(57)【要約】【課題】半導体製造装置と半導体装置の製造方法において異常放電の有無を判断すること。【解決手段】チャンバ１１内のステージ１２上にシリコン基板１１を載置するステップP1と、第１のステップの後、チャンバ１２内にプラズマ２２を発生させるステップP2と、プラズマ２２が発生している状態で、ステージ１２の電位Vsとプラズマ２２の発光強度Iとが同時に変動したときに、チャンバ１１内で異常放電が発生していたと判断するステップP5とを有する半導体装置の製造方法による。【選択図】図２
2012023105.tif 000002
【特許請求の範囲】
【請求項１】
チャンバ内のステージ上に半導体基板を載置する第１のステップと、
前記第１のステップの後、前記チャンバ内にプラズマを発生させる第２のステップと、
前記プラズマが発生している状態で、前記ステージの電位と前記プラズマの発光強度とが同時に変動したときに、前記チャンバ内で異常放電が発生していたと判断する第３のステップと、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記電位と前記発光強度とが同時に変動したときに、該電位が閾値を超えたどうかを判断する第４のステップと、
前記第４のステップで前記電位が前記閾値を越えていないと判断した場合に、歩留まりに影響は出ないと判断する第５のステップとを更に有することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記電位と前記発光強度とが同時に変動したときに、前記電位の変動の持続時間が閾値を越えたかどうかを判断する第６のステップと、
前記第６のステップで前記持続時間が前記閾値を超えていないと判断した場合に、歩留まりに影響は出ないと判断する第７のステップとを更に有することを特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。
【請求項４】
前記電位と前記発光強度とが同時に変動したときに、前記電位に変動があった時間が第１の基準時間を越えているかどうかを判断する第８のステップと、
前記第８のステップで前記時間が前記第１の基準時間を越えていないと判断した場合に、歩留まりに影響は出ないと判断する第９のステップとを更に有することを特徴とする請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
内部でプラズマが発生するチャンバと、
前記チャンバ内に設けられ、半導体基板を載置するステージと、
前記ステージの電位を測定して、該電位の測定値を含む第１の信号を出力する第１のセンサと、
前記プラズマの発光強度を測定し、該発光強度の測定値を含む第２の信号を出力する第２のセンサと、
前記第１の信号と前記第２の信号とに基づいて前記電位と前記発光強度の各々の時間変動を取得し、前記プラズマが発生している状態で前記電位と前記発光強度とが同時に変動したときに、前記チャンバ内で異常放電が発生していたと判断する判断部と、
を有することを特徴とする半導体製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体製造装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
LSI等の半導体装置の製造工程では、プラズマエッチングやプラズマCVDのようにプラズマを用いたプロセスが行われる。これらのプロセスでは、チャンバ内に半導体基板を入れた状態で、チャンバ内の雰囲気に高周波電力を印加することでプラズマを発生させる。
【０００３】
そのプラズマが正常に発生している状態では特に問題はない。しかし、プラズマから半導体基板の微小領域に局所的な放電が発生すると、プラズマから当該領域に多量の電荷が供給されて半導体基板がダメージを受けることがある。そのような放電は異常放電と呼ばれ、半導体装置の歩留まり低下の一因となる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平９−２５２０３８号公報
【特許文献２】特開平１１−１３５５８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
半導体製造装置と半導体装置の製造方法において異常放電の有無を判断することを目的とする。
【課題を解決するための手段】
【０００６】
以下の開示の一観点によれば、チャンバ内のステージ上に半導体基板を載置する第１のステップと、前記第１のステップの後、前記チャンバ内にプラズマを発生させる第２のステップと、前記プラズマが発生している状態で、前記ステージの電位と前記プラズマの発光強度とが同時に変動したときに、前記チャンバ内で異常放電が発生していたと判断する第３のステップと、を有する半導体装置の製造方法が提供される。
【０００７】
また、その開示の他の観点によれば、内部でプラズマが発生するチャンバと、前記チャンバ内に設けられ、半導体基板を載置するステージと、前記ステージの電位を測定して、該電位の測定値を含む第１の信号を出力する第１のセンサと、前記プラズマの発光強度を測定し、該発光強度の測定値を含む第２の信号を出力する第２のセンサと、前記第１の信号と前記第２の信号とに基づいて前記電位と前記発光強度の各々の時間変動を取得し、前記プラズマが発生している状態で前記電位と前記発光強度とが同時に変動したときに、前記チャンバ内で異常放電が発生していたと判断する判断部とを有する半導体製造装置が提供される。
【発明の効果】
【０００８】
以下の開示によれば、チャンバ内で異常放電が発生したときにステージの電位とプラズマの発光強度とが当時に変動する現象を利用して異常放電の発生の有無を判断することができる。
【図面の簡単な説明】
【０００９】
【図１】図１（ａ）、（ｂ）は、異常放電によって引き起こされる不具合について示す断面図である。
【図２】図２は、第１実施形態に係る半導体製造装置の構成図である。
【図３】図３（ａ）は、第１実施形態に係る半導体製造システムの機能ブロック図であり、図３（ｂ）は、判断部が設けられた第１実施形態に係る半導体製造装置の構成図である
【図４】図４は、第１実施形態におけるステージ電位と時間との関係を示す第１のグラフと、プラズマの発光強度と時間との関係を示す第２のグラフである。
【図５】図５は、異常放電が発生していない場合における第１のグラフと第２のグラフである。
【図６】図６は、図４〜図５とは別のシリコン基板を用いて得られた第１のグラフである。
【図７】図７は、ステージ電位の最小ピーク値と歩留まりとの関係を調査して得られた図である。
【図８】図８は、ステージ電位の変動の持続時間と歩留まりとの関係を調査して得られた図である。
【図９】図９は、ステージ電位の変動が起きた時間と歩留まりの低下率との関係を調査して得られた図である。
【図１０】図１０は、第１実施形態に係る半導体装置の製造方法のフローチャート（その１）である。
【図１１】図１１は、第１実施形態に係る半導体装置の製造方法のフローチャート（その２）である。
【図１２】図１２（ａ）は、第１実施形態とは異なる層をエッチングして得られた第１のグラフであり、図１２（ｂ）は、第１実施形態とは異なる品種における第１のグラフである。
【図１３】図１３（ａ）は、第１実施形態とは異なる層をエッチングして得られたステージ電位の最小ピーク値と歩留まりとの関係を示すグラフであり、図１３（ｂ）は、第１実施形態とは異なる品種におけるステージ電位の最小ピーク値と歩留まりとの関係を示すグラフである。
【図１４】図１４（ａ）は、第１実施形態とは異なる層をエッチングして得られたステージ電位の変動の持続時間と歩留まりとの関係を示すグラフであり、図１４（ｂ）は、第１実施形態とは異なる品種におけるステージ電位の変動の持続時間と歩留まりとの関係を示すグラフである。
【図１５】図１５（ａ）は、第１実施形態とは異なる層をエッチングして得られたステージ電位の変動が起きた時間と歩留まりの低下率との関係を示すグラフであり、図１５（ｂ）は、第１実施形態とは異なる品種におけるステージ電位の変動が起きた時間と歩留まりの低下率との関係を示すグラフである。
【発明を実施するための形態】
【００１０】
本実施形態の説明に先立ち、基礎となる予備的事項について説明する。
【００１１】
プラズマエッチングのようにプラズマを用いたプロセスでは、プラズマから半導体基板の微小領域に局所的に電荷が流れる異常放電が発生することがある。
【００１２】
図１（ａ）、（ｂ）は、その異常放電によって引き起こされる不具合について示す断面図である。
【００１３】
図１（ａ）の例では、レジストパターン３をマスクにしてシリコン基板１上の絶縁膜２をプラズマエッチングする場合を想定している。本来ならば、レジストパターン３の窓３ａを通じて絶縁膜２がプラズマエッチングされ、絶縁膜２に所定の大きさのホール２ａが形成される。
【００１４】
しかし、そのプラズマエッチングのときに、エッチング雰囲気からレジストパターン３に異常放電が発生すると、その放電のエネルギによってレジストパターン３が膨張し、窓３ａの直径が縮んでしまう。
【００１５】
その結果、点線のようにホール２ａの直径が設計値よりも小さくなり、最悪の場合にはホール２ａが未開口となる。
【００１６】
一方、図１（ｂ）の例では、上記のプラズマエッチングのときに発生した異常放電により、レジストパターン３の一部３ｂが剥離した場合を示している。
【００１７】
このようにレジストパターン３が剥離してしまうと、本来ならホールを形成する予定のない部分の絶縁膜２がエッチング雰囲気に曝され、当該部分の絶縁膜２に意図しないホール２ｂが形成されてしまう。
【００１８】
図１（ａ）、（ｂ）のような不具合が生じた場合、シリコン基板１に対して更に成膜プロセス等の工程を行っても、最終的に得られる半導体装置が不良になる蓋然性が高い。よって、異常放電が発生した場合には、シリコン基板１を後続の工程に払い出すのを停止するのが好ましい。
【００１９】
しかしながら、プラズマエッチング装置等の既存の半導体製造装置には、プロセス中に異常放電が発生したかどうかを直接的に判断するためのセンサがないので、異常放電を検出するのは困難である。
【００２０】
そのため、異常放電の有無は、プロセス終了後に行われるシリコン基板１の目視検査や欠陥検査工程で判断され、その判断を誤った場合には異常放電があったシリコン基板１を出荷したり、或いは異常放電がないにも関わらずシリコン基板１を破棄したりしていた。
【００２１】
本願発明者は、このような知見に鑑み、以下に説明するような実施形態に想到した。
【００２２】
（第１実施形態）
図２は、本実施形態に係る半導体製造装置１０の構成図である。
【００２３】
この半導体装置１０は、プラズマエッチング装置であって、シリコン基板１を収容するチャンバ１１を備える。
【００２４】
チャンバ１１の内部には、チラー式温度調節機構を備えたステージ１２が設けられる。ステージ１２は、静電力によってシリコン基板１を吸着する静電チャックであって、直流電源１６で発生したチャック電圧Vcが印加されるチャック電極１３を有する。
【００２５】
そのチャック電極１３には、当該電極１３の電位Vsをリアルタイムで計測するための第１のセンサ１７が接続されており、当該電位Vsの測定値を含む第１の信号S1が第１のセンサ１７から出力される。以下では、チャック電極１３の電位Vsをステージ電位と呼ぶことにする。
【００２６】
後述のように、ステージ電位Vsは、チャンバ１１内で異常放電が発生したときに変動する性質があり、本実施形態ではその性質を利用して異常放電の有無を判断する。そのような性質を有する電位は、チャック電位１３の電位だけでなく、ステージ１２の表面の電位やシリコン基板１の電位もあり、これらの電位をステージ電位Vsとして測定してもよい。
【００２７】
更に、ステージ１２には下部電極１４が設けられる。その下部電極１４には、第１の高周波電源１５で発生した第１の高周波電力が印加される。
【００２８】
また、チャンバ１１の内部には、マスフローメータ等の流量調節部１９で流量が調節されたエッチングガスをチャンバ１１内に分散させる機能を兼ねた上部電極１８が設けられ、第２の高周波電力２３で発生した第２の高周波電力がその上部電極１８に供給される。
【００２９】
チャンバ１１内にエッチングガスが供給された状態で第１の高周波電力１５と第２の高周波電力２３の各々をオン状態にすると、チャンバ１１内にエッチングガスのプラズマ２２が発生する。
【００３０】
そのプラズマ２２の発光強度Iは、チャンバ１１の側壁に設けられた第２のセンサ２０によって測定され、その発光強度Iの測定値を含む第２の信号S2が第２のセンサ２０から出力される。
【００３１】
そのような第２のセンサ２０としては、例えば、EPD(End Point Detector)やFTIR(Fourier Transform Infrared Spectroscopy)を使用し得る。
【００３２】
なお、プラズマ２２が発生している状態では、チャンバ１１の底部に設けられた排気孔１１ａからエッチングガスが排気されており、チャンバ１１内の圧力が一定の値に保持されている。
【００３３】
図３（ａ）は、上記の半導体製造装置１０を含む半導体製造システムの機能ブロック図である。
【００３４】
図３（ａ）に示されるように、半導体製造装置１０から出力された第１の信号S1と第２の信号S2はサーバ３０に入力される。
【００３５】
サーバ３０は、これらの信号S1、S2に基づいて、半導体製造装置１０におけるステージ電位Vsやプラズマの発光強度Iを監視する。なお、サーバ３０は、半導体製造装置１０だけでなく、半導体装置の量産工場における複数の半導体製造装置におけるプロセスの進行状況を管理する機能も有する。
【００３６】
そのサーバ３０にはクライアントPC３１が接続されており、上記の各信号S1、S2がサーバ３０からクライアントPC３１に出力される。クライアントPC３１は、後述のように各信号S1、S2の時間変動をグラフ化する機能を備えており、そのグラフを監視することで作業者がステージ電位Vsやプラズマの発光強度Iを把握することができる。
【００３７】
更に、クライアントPC３１は、後述のように各信号S1、S2を利用して異常放電の有無を判断する判断部としても機能する。
【００３８】
なお、このように半導体製造装置１０とは別にクライアントPC３１を設けずに、図３（ｂ）のように半導体製造装置１０に異常放電の有無を判断する判断部１０ａを設けてもよい。その場合、判断部１０ａが、後述のように各信号S1、S2を利用して異常放電の有無を判断する。
【００３９】
ところで、図１（ａ）、（ｂ）を参照して説明したように、プラズマを用いたプロセスでは異常放電によってレジストパターン等がダメージを受ける。
【００４０】
このようにダメージを受けたシリコン基板１を後続の工程に流すと、シリコン基板１に作製される半導体装置が不良となるので、シリコン基板１に対するエッチングを終えた後に、チャンバ１１内で異常放電があったかどうかを自動で判定するのが好ましい。
【００４１】
本願発明者は、異常放電の有無についての自動判断を可能とすべく、以下のような調査を行った。
【００４２】
図４は、チャンバ１１内でシリコン基板１に対してエッチングを行っているときにおける、ステージ電位Vsと時間との関係を示す第１のグラフG1と、プラズマ２２の発光強度Iと時間との関係を示す第２のグラフG2である。
【００４３】
これらのグラフG1、G2は各信号S1、S2に基づいて、クライアントPC３１（図３参照）が作成したものである。
【００４４】
なお、チャンバ１１を用いたエッチングでは、プラズマの生成ステップやエッチング開始ステップ等の複数のステップが順に行われる。本調査では、これらのステップのうち、歩留まりの低下に最も影響を与える一つのステップについて調査した。そのステップのことを以下では単に特定ステップと呼ぶ。
【００４５】
そして、図４の各グラフG1、G2の時間の原点は、その特定ステップの開始時刻である。
【００４６】
また、図４において複数本のグラフがあるのは、複数毎のシリコン基板１について調査したためである。
【００４７】
図４に示されるように、特定ステップにおいては、ステージ電位Vsや発光強度Iは常に一定ということはなく、それらが時々大きく変動することがある。
【００４８】
特に、時間T1, T2, T3では、二つのグラフG1、G2が同時に大きく変動している。本願発明者が調査したところ、これらの時間T1, T2, T3では、プラズマ２２中に異常放電が発生していることが明らかとなった。
【００４９】
一方、図５は、図４と同じ調査を別のシリコン基板１で行って得られたグラフである。
【００５０】
図５の例では、時間T4において第１のグラフG1が大きく変動しているものの、当該時間T4において第２のグラフG2に変動は見られない。
【００５１】
本願発明者が調査したところ、時間T4にはプラズマ２２中に異常放電が発生していないことが分かった。
【００５２】
これら図４、図５の結果より、異常放電の発生時には二つのグラフG1、G2が同時に変動することが明らかとなった。そして、各グラフG1、G2の一方のみが変動しているときには異常放電は発生していないことが明らかとなった。
【００５３】
よって、チャンバ１１内における異常放電を発見するには、各センサ１７、２０の出力信号S1、S2が同時に変動したかどうかを見ればよいということになる。そして、出力信号S1、S2の一方のみが変動し、他方が変動していない場合には、異常放電が発生していないと判断できる。
【００５４】
ところで、上記のように信号S1が変動しても、それがノイズによるものであって、異常放電が原因でない場合も考えられる。
【００５５】
図６は、図４〜図５とは別のシリコン基板を用いて得られたステージ電位Vsの時間変動を示す第１のグラフG1である。
【００５６】
図６に示すように、第１のグラフG1は複数の時間で変動している。そのような変動のうち、異常放電が原因で発生したもののみを選択し、ノイズが原因のものを排除するため、本例ではステージ電位Vsに閾値電圧Vthを設定してある。
【００５７】
このようにすると、第１のグラフG1が閾値電圧Vthを下回った時間で異常放電が発生したと判断できる。そして、第１のグラフG1に変動があるものの、グラフG1が閾値電圧Vthを超えている時間では、異常放電ではなくノイズが発生していると判断できる。
【００５８】
なお、本例では、異常放電があったときは図６のようにステージ電位Vsは負側に変動する。但し、半導体製造装置によっては、異常放電によってステージ電位Vsが正側に変動するものもあると考えられる。この場合は、上記とは逆にグラフが閾値電圧Vthを超えている時間で異常放電が発生したと判断し、グラフに変動があっても閾値電圧Vthを越えていない時間では異常放電が発生していないと判断できる。
【００５９】
次に、このような閾値電圧Vthの値の設定方法について説明する。
【００６０】
図７は、閾値電圧Vthの値を見つけるために本願発明者が行った調査結果を示す図である。
【００６１】
この調査では、複数毎のシリコン基板１の各々についてチャンバ１１内でエッチングを行い、そのエッチング中におけるステージ電位Vsの最小ピーク値と、そのシリコン基板１から作製された半導体装置の歩留まりとの関係を調査した。
【００６２】
図７に示されるように、ステージ電位Vsの最小ピーク値が小さいほど歩留まりが低下する傾向にある。
【００６３】
そのような歩留まりの低下は異常放電が原因と考えられるので、最小ピーク値の高低により異常放電の発生の有無を判断できる。
【００６４】
また、最小ピーク値が大きい場合には歩留まりが高い値に維持されているので、その場合には異常放電は発生しておらず、ステージ電位Vsに単にノイズが発生しているだけであると判断できる。
【００６５】
ノイズと異常放電のどちらが発生しているかは、ステージ電位Vsの最小ピーク値が既述の閾値Vthを越えているか否かで判断し得る。
【００６６】
閾値Vthの値としては、その値を下回ると経験的に異常放電が明らかに発生しているとみなせるステージ電位Vsを採用し得る。
【００６７】
或いは、歩留まりの低下がない正常な複数のシリコン基板１を母集団として考え、その母集団における最小ピーク電位の平均値Vaveと標準偏差σとを計算し、Vth＝Vave−６σにより閾値Vthの値を決めてもよい。ここで、平均値Vaveから６σを引いたのは、ノイズ成分を確実に除去するためである。
【００６８】
以上のように閾値Vthを設定することで、図６のようにステージ電位Vsが変動している場合でも、それが異常放電が原因のものか単なるノイズなのかを弁別することができる。
【００６９】
ところで、ステージ電位Vsが変動しても、その変動の持続時間が短ければシリコン基板１が受けるダメージが少なく、歩留まりが低下しないとも考えられる。
【００７０】
この点を確かめるため、本願発明者は図８に示すような調査を行った。
【００７１】
この調査では、複数毎のシリコン基板１の各々についてチャンバ１１内でエッチングを行い、エッチング中におけるステージ電位Vsの変動の持続時間Tと、そのシリコン基板１から作製された半導体装置の歩留まりとの関係を調査した。
【００７２】
図８に示されるように、持続時間Tが長いシリコン基板１の中には歩留まりが大きく低下するものが存在する。これは、異常放電に長期間曝されたことでシリコン基板１が大きくダメージを受けたためと考えられる。
【００７３】
一方、持続時間Tが短いシリコン基板１の中には歩留まりの低下が見られないものもある。
【００７４】
よって、仮に上記のようにステージ電位Vsが閾値Vthを下回っており、チャンバ１１内で異常放電が発生していたとみなせる場合でも、ステージ電位Vsの持続時間Tが短ければ歩留まりに大きな影響は出ないと考えられる。
【００７５】
そこで、本実施形態では、ステージ電位Vsが変動している持続時間Tにも閾値Tthを設け、持続時間Tが閾値Tthを超えていない場合には、歩留まりに大きな影響はないと判断し、シリコン基板１を破棄せず後続のプロセスを行うことにする。
【００７６】
閾値Tthの値は特に限定されない。本実施形態では、過去の歩留まりのデータを利用して、歩留まりが３０％以上低下すると見込まれる持続時間Tを閾値Tthとする。
【００７７】
なお、このような持続時間Tに変えて、ステージ電位Vsのグラフと横軸に平行な直線Lとで囲まれる部分も面積Sを利用して、異常放電が歩留まりに与える影響を判断してもよい。その場合においても、面積Sに閾値Sthを予め設定しておき、面積Sが閾値Sthよりも小さいときには、歩留まりに大きな影響はないと判断し得る。
【００７８】
なお、歩留まりに影響を与えるのは、持続時間Tや面積Sだけでなく、ステージ電位Vsの変動が起きた時間tもある。
【００７９】
図９は、ステージ電位Vsの変動が起きた時間tと、歩留まりの低下率との関係を調査して得られたグラフである。
【００８０】
なお、図９の横軸の時間tの原点は、図６の場合と同様に、エッチング工程における特定ステップの開始時刻である。
【００８１】
図９に示されるように、時間tと歩留まりの低下率との間には明確な相関関係があり、特定ステップを開始してから長時間を経過したときにステージ電位Vsの変動が起きると歩留まりが大きく低下することが分かる。
【００８２】
この結果から、ステージ電位Vsに変動があった時間に基づいて、半導体装置の歩留まりを推定することができる。
【００８３】
歩留まりの推定方法は特に限定されない。本実施形態では、図９に示すように第１の基準時間t1と第２の基準時間t2を設ける。
【００８４】
そして、これらの基準時間t1、t2を境にして、特定ステップを開始してから終了するまでの期間を区間R1〜R3に分ける。この例では、異常放電がない場合と比較して歩留まりの低下が実質的にない区間を第１の区間R1、歩留まりが１０％〜３０％低下する区間を第２の区間R2、歩留まりが３０％以上低下する区間を第３の区間R3としている。
【００８５】
これにより、ステージ電位Vsに変動があった時間tが第１の区間R1に含まれれば、半導体装置の歩留まりに影響はないと判断できる。
【００８６】
また、その時間tが第２の区間R2に含まれれば、異常放電が原因の歩留まりの低下率が１０％〜３０％程度であると推定できる。
【００８７】
更に、その時間tが第２の区間R3に含まれる場合には、歩留まり低下が顕著となるので、シリコン基板１を破棄すべきと判断できる。
【００８８】
次に、以上の調査結果を利用した半導体装置の製造方法について説明する。
【００８９】
図１０及び図１１は、本実施形態に係る半導体装置の製造方法のフローチャートである。
【００９０】
図１０の最初のステップP1では、チャンバ１１（図２参照）のステージ１２上にシリコン基板１を載置した後、チャック電極１３にチャック電圧Vcを印加して、ステージ１２にシリコン基板１を吸着させる。
【００９１】
次に、ステップP2に移り、チャンバ１１内にプラズマ２２を発生させて、シリコン基板１上に形成されている絶縁膜や金属膜をプラズマエッチングする。
【００９２】
そのプラズマエッチングを行っているとき、ステージ電位Vsを含む第１の信号S1と、プラズマ２２の発光強度を含む第２の信号S2が、サーバ３０（図３（ａ）参照）を介してクライアントPC３１に取り込まれる。
【００９３】
そして、ステップP3に移り、上記の各信号S1、S2を利用してクライアントPC３１が第１のグラフG1と第２のグラフG2（図４参照）を作成する。なお、本ステップは、チャンバ１１内におけるエッチングと同時に行ってもよいし、エッチングが終了に行ってもよい。
【００９４】
次いで、ステップP4に移り、クライアントPC３１が、上記の第１のグラフG1を参照して、エッチング中にステージ電位Vsに変動があったかどうかを判断する。その判断の対象となる期間は、図６で説明した特定ステップを開始してから終了するまでの期間である。
【００９５】
但し、本実施形態はこれに限定されず、エッチングの全期間について、ステージ電位Vsに変動があったかどうかを判断してもよい。
【００９６】
ここで、ステージ電位Vsに変動がない（NO）と判断した場合には、エッチング中に異常放電が発生した可能性が低いので、後述のステップP9に移る。
【００９７】
一方、ステージ電位Vsに変動があった（YES）と判断した場合にはステップP5に移る。
【００９８】
そのステップP5では、ステージ電位Vsに変動があった時間tにおいて、プラズマの発光強度Iも変動したかどうかを判断する。その判断は、クライアントPC３１が上記の各グラフG1、G2を比較して自動で行う。
【００９９】
ここで、図５を参照して説明したように、各グラフG1、G2が同時に変動していない場合には、チャンバ内では異常放電が発生していない可能性がある。
【０１００】
よって、ステップP5において変動していない（NO）と判断した場合には、後述のステップP9に移る。
【０１０１】
一方、図４を参照して説明したように、各グラフG1、G2が同時に変動している時間においては、チャンバ内で異常放電が発生している蓋然性が高い。
【０１０２】
そこで、ステップP5で各グラフG1、G2が同時に変動した（YES）と判断した場合には、チャンバ内で異常放電が発生したと判断して、次のステップP6に移る。
【０１０３】
ステップP6では、第１のグラフG1を参照することにより、クライアントPC３１が、上記の時間tにおけるステージ電圧Vsが図６で説明した閾値電圧Vthよりも小さいか否かを判断する。
【０１０４】
なお、この例では、異常放電によってステージ電圧Vsが負側に変動する場合を想定しているが、異常放電でステージ電圧Vsが正側に変動する場合には、ステップP6中の不等号の向きを逆にして当該ステップP6の判断を行えばよい。
【０１０５】
図６を参照して説明したように、ステージ電圧Vsが閾値電圧Vthよりも小さくない（NO）と判断される場合には、チャンバ内で発生したのは異常放電ではなくノイズである可能性がある。
【０１０６】
よって、この場合は後述のステップP9に移る。
【０１０７】
一方、ステップP6においてステージ電圧Vsが閾値電圧Vthよりも小さい（YES）と判断した場合には、チャンバ内で異常放電が確実に発生した可能性が高いため、ステップP7に移る。
【０１０８】
ステップP7では、クライアントPC３１が、ステージ電位Vsの変動の持続時間Tが閾値Tthを超えていたか否かを判断する。
【０１０９】
図８を参照して説明したように、閾値Tthを基準とすることで、異常放電によって実際に歩留まりが低下するか否かを判断できる。
【０１１０】
そこで、本ステップにおいてステージ電位Vsの変動の持続時間Tが閾値Tthを超えていない（NO）と判断した場合には後述のステップP9に移る。
【０１１１】
一方、本ステップにおいてステージ電位Vsの変動の持続時間Tが閾値Tthを超えている（YES）と判断した場合には、異常放電によって歩留まりが低下すると判断し、図１１の次のステップP8に移る。
【０１１２】
ステップP8では、ステージ電位Vsに変動があった時間tが、図９で説明した第１の基準時間t1よりも早いか否かが判断される。この判断は、クライアントPC３１が自動で行う。
【０１１３】
図９で説明したように、その時間tが第１の基準時間t1よりも早い場合（YES）には、異常放電が半導体装置の歩留まりに影響を与えることはないと判断できる。
【０１１４】
よって、この場合は、ステップP9に移り、半導体装置の歩留まりに影響は出ないとクライアントPC３１が判断する。同様に、既述のステップP4〜P7でNOと判断された場合にも、ステップP9に移り、半導体装置の歩留まりに影響は出ないと判断する。
【０１１５】
その後、ステップP10に移り、クライアントPC３１が、ステージ電位Vsやプラズマの発光強度Iについてのレポートを発行する。
【０１１６】
一方、ステップP8において第１の基準時間t1を超えている（NO）と判断した場合にはステップP11に移る。
【０１１７】
そのステップP11では、ステージ電位Vsに変動があった時間tが、図９で説明した第２の基準時間t2よりも早いか否かが判断される。この判断は、クライアントPC３１が自動で行う。
【０１１８】
図９を参照して説明したように、ステージ電位Vsに変動があった時間tが第２の基準時間t2よりも早い（YES）と判断される場合には、異常放電が原因の歩留まりの低下率が１０％〜３０％程度であると推定できる。
【０１１９】
そこで、ステップP11において第２の基準時間t2よりも早い（YES）と判断した場合には、ステップP12に移り、異常放電によって半導体装置の歩留まりが低下するとクライアントPC３１が判断する。
【０１２０】
その後、ステップP13に移り、クライアントPC３１が上記のように歩留まりが低下する旨のレポートを発行する。
【０１２１】
一方、ステップP11において第２の基準時間t2よりも早くない（NO）と判断した場合には、ステップP14に移る。
【０１２２】
図９を参照して説明したように、ステージ電位Vsに変動があった時間tが第２の基準時間t2を超えている場合には歩留まりの低下が顕著となる。この場合にシリコン基板１に対して後続の工程を行っても、シリコン基板１に良品の半導体装置を作製するのは困難である。
【０１２３】
よって、本ステップP14では、クライアントPC３１がシリコン基板１を破棄すべきと判断する。
【０１２４】
その後、ステップP15に移り、クライアントPC３１が破棄すべきシリコン基板１についてのレポートを発行する。
【０１２５】
そして、上記の各ステップP10、P13、P15の各々においてレポートを発行した後、ステップP16に移り、チャンバ１１でエッチングを行ったシリコン基板１を払い出す。
【０１２６】
以上により、本実施形態に係る半導体装置の基本ステップを終了する。
【０１２７】
上記した本実施形態によれば、ステップP3において、第１及び第２のセンサ１７、２２から出力される各信号S1、S2に基づいて、図４に示したようなステージ電位Vsとプラズマの発光強度Iの時間変動のグラフG1、G2を得る。
【０１２８】
そして、ステップP5において、二つのグラフG1、G2が同時に変動した場合にチャンバ１１内に異常放電があったと判断する。
【０１２９】
このように二つのセンサ１７、２０を併用することで、それらのいずれか一方のみを利用して異常放電の有無を判断する場合と比較して、判断の信頼性が高まる。
【０１３０】
特に、図４に示したように、二つのグラフG1、G2は異常放電時に同時に変動する性質があるので、上記のように各グラフG1、G2を利用することで、異常放電を見逃す危険性が減る。
【０１３１】
更に、図５に示したように、異常放電が発生してない場合には各グラフG1、G2の一方のみが変動して他方のグラフは変動しないので、上記のように同時刻を基準にして各グラフG1、G2を比較することで、誤って異常放電が発生していると判断するおそれがない。
【０１３２】
以上、本実施形態について詳細に説明したが、本実施形態は上記に限定されない。例えば、上記ではステップP3〜p15をクライアントPC３１が自動で実行したが、半導体製造装置１０に設けられた判断部１０ａ（図３（ｂ）参照）がこれらのステップを行ってもよい。
【０１３３】
更に、上記では、プラズマを用いるプロセスとしてプラズマエッチングを例に挙げたが、本実施形態を適用し得るプロセスはこれに限定されない。例えば、プラズマCVD、スパッタ法、及びプラズマ処理においても異常放電が発生する可能性があるので、これらのプロセスにも本実施形態を適用し得る。
【０１３４】
（第２実施形態）
第１実施形態では、ステージ電位Vsとプラズマの発光強度Iが同時に変動したか否かにより異常放電の有無を判断した。
【０１３５】
そのような判断手法は、エッチングの対象となる層や半導体装置の品種の如何によらず適用できると考えられる。
【０１３６】
本願発明者は、そのことを確認するため、以下のような調査を行った。
【０１３７】
図１２（ａ）は、第１実施形態と同じ半導体装置において、第１実施形態におけるのと異なる層をエッチングしたときに得られたステージ電位Vsの時間変動を示す第１のグラフG1である。
【０１３８】
また、図１２（ｂ）は、第１実施形態とは異なる半導体装置における層をエッチングしたときに得られたステージ電位Vsの時間変動を示す第１のグラフG1である。
【０１３９】
図１２（ａ）、（ｂ）に示されるように、層や品種が異なる場合でも、ステージ電位Vsが閾値Vthを下回ったか否かにより、ステージ電位Vsの変動の原因が異常放電とノイズのどちらにあるのかを弁別できる。
【０１４０】
図１３（ａ）、（ｂ）は、複数毎のシリコン基板上の層に対してエッチングを行い、そのエッチング中におけるステージ電位Vsの最小ピーク値と、そのシリコン基板から作製された半導体装置の歩留まりとの関係を調査して得られたグラフである。
【０１４１】
このうち、図１３（ａ）は、第１実施形態と同じ半導体装置において、第１実施形態におけるのとは異なる層をエッチングの対象としている。
【０１４２】
また、図１３（ｂ）は、第１実施形態とは異なる品種の半導体装置について得られたものである。
【０１４３】
第１実施形態と同様に、図１３（ａ）、（ｂ）においても、ステージ電位Vsの最小ピーク値が小さいほど歩留まりが低下する傾向にある。
【０１４４】
このことから、エッチングの対象となる層や半導体装置の品種の如何によらず、第１実施形態で説明したような閾値Vthをステージ電位Vsに設定することができる。
【０１４５】
図１４（ａ）、（ｂ）は、複数毎のシリコン基板の各々についてチャンバ内でエッチングを行い、エッチング中におけるステージ電位Vsの変動の持続時間Tと、そのシリコン基板から作製された半導体装置の歩留まりとの関係を調査して得られたグラフである。
【０１４６】
このうち、図１４（ａ）は、第１実施形態と同じ半導体装置において、第１実施形態におけるのとは異なる層をエッチングの対象としている。
【０１４７】
また、図１４（ｂ）は、第１実施形態とは異なる品種の半導体装置について得られたものである。
【０１４８】
図１４（ａ）、（ｂ）に示されるように、エッチングの対象となる層や半導体装置の品種の如何によらず、持続時間Tが長いシリコン基板１の中には歩留まりが低下するものが存在する。
【０１４９】
よって、層や品種が異なる場合でも、第１実施形態と同様に持続時間Tに閾値Tthを設定し、持続時間TがそのTthを越えているか否かにより、異常放電が歩留まりに与える影響の有無を判断することができる。
【０１５０】
図１５（ａ）、（ｂ）は、ステージ電位Vsの変動が起きた時間tと、歩留まりの低下率との関係を調査して得られたグラフである。
【０１５１】
このうち、図１５（ａ）は、第１実施形態と同じ半導体装置において、第１実施形態におけるのとは異なる層をエッチングの対象としている。
【０１５２】
一方、図１５（ｂ）は、第１実施形態とは異なる品種の半導体装置について得られたものである。
【０１５３】
なお、横軸の原点は、第１実施形態と同様に、エッチング工程に含まれる複数のステップのうち、歩留まりに最も影響を与える特定ステップの開示時間である。
【０１５４】
図１５（ａ）、（ｂ）に示されるように、エッチングの対象となる層や半導体装置の品種の如何によらず、長時間を経過した後にステージ電位Vsが変動すると歩留まりが低下する。
【０１５５】
この結果から、層や品種が異なる場合でも、第１実施形態と同様に、特定ステップの開始から終了までの期間を区間R1〜R3に分け、ステージ電位Vsに変動があった時間がこれらの区間のどれに属するかにより、半導体装置の歩留まりを推定できる。
【０１５６】
以上説明した各実施形態に関し、更に以下の付記を開示する。
【０１５７】
（付記１）  チャンバ内のステージ上に半導体基板を載置する第１のステップと、
前記第１のステップの後、前記チャンバ内にプラズマを発生させる第２のステップと、
前記プラズマが発生している状態で、前記ステージの電位と前記プラズマの発光強度とが同時に変動したときに、前記チャンバ内で異常放電が発生していたと判断する第３のステップと、
を有することを特徴とする半導体装置の製造方法。
【０１５８】
（付記２）  前記第３のステップは、
前記プラズマが発生している状態での前記電位と時間との関係を示す第１のグラフを作成し、
前記プラズマが発生している状態での該プラズマの発光強度と時間との関係を示す第２のグラフを作成し、
前記第１のグラフと前記第２のグラフとを比較することにより、前記電位に変動があった時間に、前記発光強度にも変動があったとき、前記チャンバ内で異常放電が発生していたと判断することにより行われることを特徴とする付記１に記載の半導体装置の製造方法。
【０１５９】
（付記３）  前記電位と前記発光強度とが同時に変動したときに、該電位が閾値を超えたどうかを判断する第４のステップと、
前記第４のステップで前記電位が前記閾値を越えていないと判断した場合に、歩留まりに影響は出ないと判断する第５のステップとを更に有することを特徴とする付記１又は付記２に記載の半導体装置の製造方法。
【０１６０】
（付記４）  前記電位と前記発光強度とが同時に変動したときに、前記電位の変動の持続時間が閾値を越えたかどうかを判断する第６のステップと、
前記第６のステップで前記持続時間が前記閾値を超えていないと判断した場合に、歩留まりに影響は出ないと判断する第７のステップとを更に有することを特徴とする付記１〜３のいずれかに記載の半導体装置の製造方法。
【０１６１】
（付記５）  前記電位と前記発光強度とが同時に変動したときに、前記電位に変動があった時間が第１の基準時間を越えているかどうかを判断する第８のステップと、
前記第８のステップで前記時間が前記第１の基準時間を越えていないと判断した場合に、歩留まりに影響は出ないと判断する第９のステップとを更に有することを特徴とする付記１〜４のいずれかに記載の半導体装置の製造方法。
【０１６２】
（付記６）  前記第８のステップで前記時間が前記第１の基準時間を越えていたと判断した場合に、前記時間が、前記第１の基準時間よりも後の第２の基準時間を越えているかどうかを判断する第１０のステップと、
前記第１０のステップにおいて、前記時間が前記第２の基準時間を越えていないと判断した場合に、前記異常放電によって歩留まりが低下すると判断する第１１のステップと、
前記第１０のステップにおいて、前記時間が前記第２の基準時間を越えていたと判断した場合に、前記半導体基板を破棄すべきと判断する第１２のステップを更に有することを特徴とする付記５に記載の半導体装置の製造方法。
【０１６３】
（付記７）  内部でプラズマが発生するチャンバと、
前記チャンバ内に設けられ、半導体基板を載置するステージと、
前記ステージの電位を測定して、該電位の測定値を含む第１の信号を出力する第１のセンサと、
前記プラズマの発光強度を測定し、該発光強度の測定値を含む第２の信号を出力する第２のセンサと、
前記第１の信号と前記第２の信号とに基づいて前記電位と前記発光強度の各々の時間変動を取得し、前記プラズマが発生している状態で前記電位と前記発光強度とが同時に変動したときに、前記チャンバ内で異常放電が発生していたと判断する判断部と、
を有することを特徴とする半導体製造装置。
【０１６４】
（付記８）  前記ステージは、静電チャックであることを特徴とする付記７に記載の半導体製造装置。
【０１６５】
（付記９）  前記判断部は、
前記電位と前記発光強度とが同時に変動したときに、該電位が閾値を超えていなければ歩留まりに影響は出ないと判断することを特徴とする付記７又は付記８に記載の半導体製造装置。
【０１６６】
（付記１０）  前記判断部は、前記電位と前記発光強度とが同時に変動したときに、該電位の変動の持続時間が閾値を越えていなければ歩留まりに影響は出ないと判断することを特徴とする付記７〜９のいずれかに記載の半導体製造装置。
【符号の説明】
【０１６７】
１…シリコン基板、２…絶縁膜、２ａ、２ｂ…ホール、３…レジストパターン、３ａ…窓、３ｂ…レジストパターンの一部、１０…半導体製造装置、１０ａ…判断部、１１…チャンバ、１１ａ…排気孔、１２…ステージ、１３…チャック電極、１４…下部電極、１５…第１の高周波電源、１６…直流電源、１７…第１のセンサ、１８…上部電極、１９…流量調節部、２０…第２のセンサ、２２…プラズマ、３０…サーバ、３１…クライアントPC。
【図１】
2012023105.tif 000003
【図２】
2012023105.tif 000004
【図３】
2012023105.tif 000005
【図４】
2012023105.tif 000006
【図５】
2012023105.tif 000007
【図６】
2012023105.tif 000008
【図７】
2012023105.tif 000009
【図８】
2012023105.tif 000010
【図９】
2012023105.tif 000011
【図１０】
2012023105.tif 000012
【図１１】
2012023105.tif 000013
【図１２】
2012023105.tif 000014
【図１３】
2012023105.tif 000015
【図１４】
2012023105.tif 000016
【図１５】
2012023105.tif 000017