(57)【要約】【課題】ソースドライバにおける極性切り替え時に、オーバーシュート的／アンダーシュート的な波形がソース線電圧に発生することを抑制する。【解決手段】正極出力アンプは、正極出力電圧を正極出力端子に出力する。負極出力アンプは、負極出力電圧を負極出力端子に出力する。出力スイッチ回路は、正極出力端子及び負極出力端子と表示パネルのソース線との間の電気的接続を制御する。極性切り替え時、出力スイッチ回路は、上記電気的接続をオフする。スイッチオフ期間は、出力固定期間の少なくとも一部を含む。その出力固定期間において、正極出力固定部は、正極出力端子の電圧を正極固定電圧に固定し、負極出力固定部は、負極出力端子の電圧を負極固定電圧に固定する。【選択図】図５
2012088512.tif 000002
【特許請求の範囲】
【請求項１】
正極階調電圧に応じた正極出力電圧を生成し、前記正極出力電圧を正極出力端子に出力する正極出力アンプと、
負極階調電圧に応じた負極出力電圧を生成し、前記負極出力電圧を負極出力端子に出力する負極出力アンプと、
前記正極出力端子及び前記負極出力端子と表示パネルのソース線との間の電気的接続を制御する出力スイッチ回路と、
正極出力固定部と、
負極出力固定部と
を備え、
第１駆動期間において、前記出力スイッチ回路は、前記正極出力端子を第１ソース線に電気的に接続し、前記負極出力端子を第２ソース線に電気的に接続し、
前記第１駆動期間の次の第２駆動期間において、前記出力スイッチ回路は、前記正極出力端子を前記第２ソース線に電気的に接続し、前記負極出力端子を前記第１ソース線に電気的に接続し、
前記第１駆動期間と前記第２駆動期間との間のスイッチオフ期間において、前記出力スイッチ回路は、前記電気的接続をオフし、
前記スイッチオフ期間は、出力固定期間の少なくとも一部を含み、
前記出力固定期間において、前記正極出力固定部は、前記正極出力端子の電圧を正極固定電圧に固定し、前記負極出力固定部は、前記負極出力端子の電圧を負極固定電圧に固定する
表示パネルドライバ。
【請求項２】
請求項１に記載の表示パネルドライバであって、
前記正極出力電圧の変動範囲は、正極電圧範囲であり、
前記負極出力電圧の変動範囲は、負極電圧範囲であり、
前記正極固定電圧は、前記正極電圧範囲の下限電圧であり、
前記負極固定電圧は、前記負極電圧範囲の上限電圧である
表示パネルドライバ。
【請求項３】
請求項１に記載の表示パネルドライバであって、
前記正極出力電圧の変動範囲は、正極電圧範囲であり、
前記負極出力電圧の変動範囲は、負極電圧範囲であり、
前記正極固定電圧は、前記正極電圧範囲のうちコモン電圧近傍の電圧であり、
前記負極固定電圧は、前記負極電圧範囲のうち前記コモン電圧近傍の電圧である
表示パネルドライバ。
【請求項４】
請求項２に記載の表示パネルドライバであって、
前記正極出力アンプの出力段は、プッシュプル構成の第１Ｐチャネルトランジスタ及び第１Ｎチャネルトランジスタで構成され、
前記第１Ｐチャネルトランジスタのソースには、前記正極電圧範囲の上限電圧が供給され、
前記第１Ｎチャネルトランジスタのソースには、前記正極電圧範囲の前記下限電圧が供給され、
前記出力固定期間において、前記正極出力固定部は、前記第１ＰチャネルトランジスタをＯＦＦし、前記第１ＮチャネルトランジスタをＯＮし、
前記負極出力アンプの出力段は、プッシュプル構成の第２Ｐチャネルトランジスタ及び第２Ｎチャネルトランジスタで構成され、
前記第２Ｐチャネルトランジスタのソースには、前記負極電圧範囲の前記上限電圧が供給され、
前記第２Ｎチャネルトランジスタのソースには、前記負極電圧範囲の下限電圧が供給され、
前記出力固定期間において、前記負極出力固定部は、前記第２ＰチャネルトランジスタをＯＮし、前記第２ＮチャネルトランジスタをＯＦＦする
表示パネルドライバ。
【請求項５】
請求項４に記載の表示パネルドライバであって、
前記正極出力固定部は、電源線と前記第１Ｐチャネルトランジスタのゲートとの間に接続された正極出力制御トランジスタを含み、
前記出力固定期間において、前記正極出力制御トランジスタはＯＮされ、
前記負極出力固定部は、グランド線と前記第２Ｎチャネルトランジスタのゲートとの間に接続された負極出力制御トランジスタを含み、
前記出力固定期間において、前記負極出力制御トランジスタはＯＮされる
表示パネルドライバ。
【請求項６】
請求項１乃至５のいずれか一項に記載の表示パネルドライバであって、
前記第１駆動期間及び前記第２駆動期間における前記正極階調電圧は、それぞれ、第１正極階調電圧及び第２正極階調電圧であり、
前記第２正極階調電圧が前記第１正極階調電圧よりもコモン電圧に近く、且つ、前記第１正極階調電圧と前記第２正極階調電圧との差が所定の基準を満たした場合にのみ、前記正極出力固定部は、前記出力固定期間において前記正極出力端子の電圧を前記正極固定電圧に固定し、
前記第１駆動期間及び前記第２駆動期間における前記負極階調電圧は、それぞれ、第１負極階調電圧及び第２負極階調電圧であり、
前記第２負極階調電圧が前記第１負極階調電圧よりも前記コモン電圧に近く、且つ、前記第２負極階調電圧と前記第１負極階調電圧との差が所定の基準を満たした場合にのみ、前記負極出力固定部は、前記出力固定期間において前記負極出力端子の電圧を前記負極固定電圧に固定する
表示パネルドライバ。
【請求項７】
請求項１乃至６のいずれか一項に記載の表示パネルドライバであって、
前記正極出力アンプは、前記正極階調電圧と前記正極出力端子からフィードバックされる前記正極出力電圧とを入力とする差動アンプを用いることにより、前記正極出力電圧を生成し、
前記負極出力アンプは、前記負極階調電圧と前記負極出力端子からフィードバックされる前記負極出力電圧とを入力とする差動アンプを用いることにより、前記負極出力電圧を生成する
表示パネルドライバ。
【請求項８】
表示パネルドライバの動作方法であって、
前記表示パネルドライバは、
正極階調電圧に応じた正極出力電圧を生成し、前記正極出力電圧を正極出力端子に出力する正極出力アンプと、
負極階調電圧に応じた負極出力電圧を生成し、前記負極出力電圧を負極出力端子に出力する負極出力アンプと、
前記正極出力端子及び前記負極出力端子と表示パネルのソース線との間の電気的接続を制御する出力スイッチ回路と
を備え、
前記動作方法は、
第１駆動期間において、前記正極出力端子を第１ソース線に電気的に接続し、前記負極出力端子を第２ソース線に電気的に接続するステップと、
前記第１駆動期間の次の第２駆動期間において、前記正極出力端子を前記第２ソース線に電気的に接続し、前記負極出力端子を前記第１ソース線に電気的に接続するステップと、
前記第１駆動期間と前記第２駆動期間との間のスイッチオフ期間において、前記電気的接続をオフするステップと
を含み、
前記スイッチオフ期間は、出力固定期間の少なくとも一部を含み、
前記電気的接続をオフするステップは、前記出力固定期間において、前記正極出力端子の電圧を正極固定電圧に固定し、前記負極出力端子の電圧を負極固定電圧に固定するステップを含む
表示パネルドライバの動作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示パネルドライバ及びその動作方法に関する。
【背景技術】
【０００２】
液晶表示（ＬＣＤ：Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）装置は、液晶表示パネルと、その液晶表示パネルを駆動する表示パネルドライバとを備えている。特に、液晶表示パネルのソース線を駆動する表示パネルドライバは、ソースドライバと呼ばれている。ソースドライバは、画像データ（デジタルデータ）に応じた階調電圧を生成し、その階調電圧をソース線に印加する。ここで、典型的には、フリッカの低減等のため反転駆動方式が採用され、ソース線に印加される階調電圧の極性は、“正極性”と“負極性”との間で適宜切り替えられる。
【０００３】
図１は、典型的な正極階調電圧の範囲と負極階調電圧の範囲を示している。一般的には、階調電圧の“極性”は、液晶素子の一端に印加されるコモン電圧ＶＣＯＭに対する正負として定義される。正極階調電圧はコモン電圧ＶＣＯＭより高く、負極階調電圧はコモン電圧ＶＣＯＭより低い。図１に示されるように、正極階調電圧の上限値及び下限値は、それぞれ、正極電源電圧ＶＤＤ−Ｐ及び正極グランド電圧ＶＳＳ−Ｐである。典型的には、正極電源電圧ＶＤＤ−Ｐは電源電圧ＶＤＤと等しく、正極グランド電圧ＶＳＳ−Ｐはコモン電圧ＶＣＯＭ近傍である。この正極階調電圧の変動範囲（ＶＤＤ−Ｐ〜ＶＳＳ−Ｐ）は、以下、「正極電圧範囲ＲＰ」と参照される。同様に、負極階調電圧の上限値及び下限値は、それぞれ、負極電源電圧ＶＤＤ−Ｎ及び負極グランド電圧ＶＳＳ−Ｎである。典型的には、負極電源電圧ＶＤＤ−Ｎはコモン電圧ＶＣＯＭ近傍であり、負極グランド電圧ＶＳＳ−Ｎはグランド電圧ＧＮＤと等しい。この負極階調電圧の変動範囲（ＶＤＤ−Ｎ〜ＶＳＳ−Ｎ）は、以下、「負極電圧範囲ＲＮ」と参照される。尚、正極電圧範囲ＲＰ及び負極電圧範囲ＲＮは図１で示されたものに限られない。例えば、正極電圧範囲ＲＰと負極電圧範囲ＲＮとは、部分的にオーバーラップしていてもよい。
【０００４】
ソースドライバの出力回路には、正極階調電圧を出力するための正極出力アンプと、負極階調電圧を出力するための負極出力アンプとが個別に設けられる。ここで、ソース線毎に正極出力アンプと負極出力アンプの両方を設けた場合、出力アンプの総数が増大してしまう。そのため、正極出力アンプと負極出力アンプを隣接ソース線にシェアさせることが一般的である（２アンプ２出力構成）。このような構成は、例えば、特許文献１（特開平１１−６８４７９号公報）に記載されている。
【０００５】
図２は、典型的な２アンプ２出力構成を示している。詳細には、ソースドライバの出力回路は、正極出力アンプ１００、負極出力アンプ２００、及び出力スイッチ回路３００を備えている。
【０００６】
正極出力アンプ１００は、正極入力端子ＩＮ−Ｐ、正極出力端子ＯＵＴ−Ｐ、及び差動アンプを備えている。正極入力端子ＩＮ−Ｐは、差動アンプの非反転入力に接続されている。この正極入力端子ＩＮ−Ｐには、画像データの階調に応じて正極電圧範囲ＲＰの中から選択された正極階調電圧ＶＩＮ−Ｐが入力される。一方、正極出力端子ＯＵＴ−Ｐは、差動アンプの出力及び反転入力に接続されている。この正極出力端子ＯＵＴ−Ｐの電圧は、正極出力電圧ＶＯＵＴ−Ｐであり、差動アンプの非反転入力にフィードバックされる。差動アンプは、正極出力電圧ＶＯＵＴ−Ｐが正極階調電圧ＶＩＮ−Ｐとなるように動作する。このように、正極出力アンプ１００は、正極階調電圧ＶＩＮ−Ｐに応じた正極出力電圧ＶＯＵＴ−Ｐを生成し、その正極出力電圧ＶＯＵＴ−Ｐを正極出力端子ＯＵＴ−Ｐに出力する。
【０００７】
負極出力アンプ２００は、負極入力端子ＩＮ−Ｎ、負極出力端子ＯＵＴ−Ｎ、及び差動アンプを備えている。負極入力端子ＩＮ−Ｎは、差動アンプの非反転入力に接続されている。この負極入力端子ＩＮ−Ｎには、画像データの階調に応じて負極電圧範囲ＲＮの中から選択された負極階調電圧ＶＩＮ−Ｎが入力される。一方、負極出力端子ＯＵＴ−Ｎは、差動アンプの出力及び反転入力に接続されている。この負極出力端子ＯＵＴ−Ｎの電圧は、負極出力電圧ＶＯＵＴ−Ｎであり、差動アンプの非反転入力にフィードバックされる。差動アンプは、負極出力電圧ＶＯＵＴ−Ｎが負極階調電圧ＶＩＮ−Ｎとなるように動作する。このように、負極出力アンプ２００は、負極階調電圧ＶＩＮ−Ｎに応じた負極出力電圧ＶＯＵＴ−Ｎを生成し、その負極出力電圧ＶＯＵＴ−Ｎを負極出力端子ＯＵＴ−Ｎに出力する。
【０００８】
出力スイッチ回路３００は、上記出力端子（ＯＵＴ−Ｐ，ＯＵＴ−Ｎ）と液晶表示パネルの隣接ソース線ＹＡ，ＹＢとの間に介在しており、それらの間の電気的接続を制御する。より詳細には、出力スイッチ回路３００は、正極出力端子ＯＵＴ−Ｐとソース線ＹＡとの間の電気的接続を制御するスイッチＳＷ１、負極出力端子ＯＵＴ−Ｎとソース線ＹＢとの間の電気的接続を制御するスイッチＳＷ２、正極出力端子ＯＵＴ−Ｐとソース線ＹＢとの間の電気的接続を制御するスイッチＳＷ３、及び負極出力端子ＯＵＴ−Ｎとソース線ＹＡとの間の電気的接続を制御するスイッチＳＷ４を備えている。これらスイッチＳＷ１〜ＳＷ４をＯＮ／ＯＦＦ制御することにより、各ソース線に印加される電圧の極性を制御することができる。例えば、スイッチＳＷ１、ＳＷ２がＯＮされる場合、スイッチＳＷ３、ＳＷ４はＯＦＦされる。この場合、正極出力電圧ＶＯＵＴ−Ｐがソース線ＹＡに印加され、負極出力電圧ＶＯＵＴ−Ｎがソース線ＹＢに印加されることになる。逆に、スイッチＳＷ３、ＳＷ４がＯＮされる場合、スイッチＳＷ１、ＳＷ２はＯＦＦされる。この場合、正極出力電圧ＶＯＵＴ−Ｐがソース線ＹＢに印加され、負極出力電圧ＶＯＵＴ−Ｎがソース線ＹＡに印加されることになる。
【０００９】
このような構成により、隣接ソース線ＹＡ，ＹＢには、互いに逆極性の出力電圧（階調電圧）が印加される。更に、各ソース線に印加される出力電圧（階調電圧）の極性を、必要に応じて切り替える（反転させる）ことが可能となる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平１１−６８４７９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本願発明者は、図２で示された回路構成に関して、次のような問題点を見出した。それは、極性切り替えに伴って、アンダーシュート的な電圧波形、あるいは、オーバーシュート的な電圧波形がソース線電圧に発生してしまう可能性があることである。この問題点について、図３及び図４を参照して詳しく説明する。
【００１２】
図３は、極性切り替えの一例を示している。第１駆動期間Ｐ１において、ソース線ＹＡは正極側であり、ソース線ＹＢは負極側である。第１駆動期間Ｐ１の次の第２駆動期間Ｐ２において、ソース線ＹＡは負極側であり、ソース線ＹＢは正極側である。つまり、第１駆動期間Ｐ１と第２駆動期間Ｐ２との間で、極性が切り替わる。第１駆動期間Ｐ１と第２駆動期間Ｐ２との間のスイッチオフ期間Ｐｏｆｆにおいて、出力スイッチ回路３００は、出力端子（ＯＵＴ−Ｐ，ＯＵＴ−Ｎ）とソース線ＹＡ，ＹＢとの間の電気的接続をオフする。つまり、スイッチオフ期間Ｐｏｆｆにおいて、ソース線ＹＡ，ＹＢは、出力アンプ１００，２００から電気的に切り離される。
【００１３】
負極側の電圧は、次の通りである。第１駆動期間Ｐ１において、負極出力電圧ＶＯＵＴ−Ｎ（負極階調電圧ＶＩＮ−Ｎ）の値は“ＶＮ１”である。第２駆動期間Ｐ２において、負極出力電圧ＶＯＵＴ−Ｎ（負極階調電圧ＶＩＮ−Ｎ）の値は“ＶＮ２”である。図３に示されるように、時刻ｔ１において、第１駆動期間Ｐ１が終了し、スイッチオフ期間Ｐｏｆｆが始まる。すると、ソースドライバは、次の第２駆動期間Ｐ２用の画像データに応じた負極階調電圧ＶＩＮ−Ｎ（＝ＶＮ２）を生成し、負極出力アンプ２００に入力する。負極出力アンプ２００は、第２駆動期間Ｐ２用の負極階調電圧ＶＩＮ−Ｎ（＝ＶＮ２）を受け取ると、負極出力電圧ＶＯＵＴ−Ｎが“ＶＮ２”となるように動作する。つまり、負極出力電圧ＶＯＵＴ−Ｎは、“ＶＮ１”から“ＶＮ２”へ遷移する。但し、負極出力アンプ２００中の寄生容量等の影響により、この遷移にはある程度の時間がかかる。
【００１４】
ここで、正極から負極に切り替わるソース線ＹＡに現れる電圧波形を考える。第１駆動期間Ｐ１において、ソース線ＹＡには、ある正極出力電圧ＶＯＵＴ−Ｐが印加されている。時刻ｔ１において、第１駆動期間Ｐ１が終了し、ソース線ＹＡは正極出力端子ＯＵＴ−Ｐから電気的に切り離される。時刻ｔ２において、スイッチオフ期間Ｐｏｆｆが終了すると、ソース線ＹＡは負極出力端子ＯＵＴ−Ｎに電気的に接続される。その結果、ソース線ＹＡには、負極出力電圧ＶＯＵＴ−Ｎが印加される。しかしながら、時刻ｔ２の時点でまだ負極出力電圧ＶＯＵＴ−Ｎが“ＶＮ１”から“ＶＮ２”へ遷移している最中であれば、図３に示されるように、（見た目）アンダーシュート的な波形がソース線ＹＡに現れることになる。図３から明らかなように、このアンダーシュート的な波形は、遷移量“ＶＮ２−ＶＮ１”が大きくなる程、また、スイッチオフ期間Ｐｏｆｆが短くなる程、顕著になる。
【００１５】
図４は、極性切り替えの他の例を示している。第１駆動期間Ｐ１において、ソース線ＹＡは負極側であり、ソース線ＹＢは正極側である。第１駆動期間Ｐ１の次の第２駆動期間Ｐ２において、ソース線ＹＡは正極側であり、ソース線ＹＢは負極側である。
【００１６】
正極側の電圧は、次の通りである。第１駆動期間Ｐ１において、正極出力電圧ＶＯＵＴ−Ｐ（正極階調電圧ＶＩＮ−Ｐ）の値は“ＶＰ１”である。第２駆動期間Ｐ２において、正極出力電圧ＶＯＵＴ−Ｐ（正極階調電圧ＶＩＮ−Ｐ）の値は“ＶＰ２”である。図４に示されるように、時刻ｔ１において、第１駆動期間Ｐ１が終了し、スイッチオフ期間Ｐｏｆｆが始まる。すると、ソースドライバは、次の第２駆動期間Ｐ２用の画像データに応じた正極階調電圧ＶＩＮ−Ｐ（＝ＶＰ２）を生成し、正極出力アンプ１００に入力する。正極出力アンプ１００は、第２駆動期間Ｐ２用の正極階調電圧ＶＩＮ−Ｐ（＝ＶＰ２）を受け取ると、正極出力電圧ＶＯＵＴ−Ｐが“ＶＰ２”となるように動作する。つまり、正極出力電圧ＶＯＵＴ−Ｐは、“ＶＰ１”から“ＶＰ２”へ遷移する。但し、正極出力アンプ１００中の寄生容量等の影響により、この遷移にはある程度の時間がかかる。
【００１７】
ここで、負極から正極に切り替わるソース線ＹＡに現れる電圧波形を考える。第１駆動期間Ｐ１において、ソース線ＹＡには、ある負極出力電圧ＶＯＵＴ−Ｎが印加されている。時刻ｔ１において、第１駆動期間Ｐ１が終了し、ソース線ＹＡは負極出力端子ＯＵＴ−Ｎから電気的に切り離される。時刻ｔ２において、スイッチオフ期間Ｐｏｆｆが終了すると、ソース線ＹＡは正極出力端子ＯＵＴ−Ｐに電気的に接続される。その結果、ソース線ＹＡには、正極出力電圧ＶＯＵＴ−Ｐが印加される。しかしながら、時刻ｔ２の時点でまだ正極出力電圧ＶＯＵＴ−Ｐが“ＶＰ１”から“ＶＰ２”へ遷移している最中であれば、図４に示されるように、（見た目）オーバーシュート的な波形がソース線ＹＡに現れることになる。図４から明らかなように、このオーバーシュート的な波形は、遷移量“ＶＰ１−ＶＰ２”が大きくなる程、また、スイッチオフ期間Ｐｏｆｆが短くなる程、顕著になる。
【００１８】
以上に説明されたオーバーシュート的／アンダーシュート的な電圧波形は、液晶表示パネルの表示品質を劣化させる原因となり、好ましくない。従って、極性切り替え時に、オーバーシュート的／アンダーシュート的な波形がソース線電圧に発生することを抑制することができる技術が望まれる。
【００１９】
上述の特許文献１（特開平１１−６８４７９号公報）に記載された技術よれば、出力電圧の遷移期間を短縮するために、スイッチオフ期間中だけ、出力アンプの駆動能力（スルーレート）を増大させている。しかしながら、出力アンプの内部回路の動作遅延等があるため、出力電圧の遷移期間の短縮にも限界がある。また、走査線駆動周波数の増加に伴って、スイッチオフ期間の短縮が求められている。このような状況において、出力アンプのスルーレートを時限的に増大させるだけでは、抜本的な解決とはならない。
【課題を解決するための手段】
【００２０】
本発明の１つの観点において、表示パネルドライバが提供される。表示パネルドライバは、正極出力アンプ、負極出力アンプ、出力スイッチ回路、正極出力固定部、及び負極出力固定部を備える。正極出力アンプは、正極階調電圧に応じた正極出力電圧を生成し、正極出力電圧を正極出力端子に出力する。負極出力アンプは、負極階調電圧に応じた負極出力電圧を生成し、負極出力電圧を負極出力端子に出力する。出力スイッチ回路は、正極出力端子及び負極出力端子と表示パネルのソース線との間の電気的接続を制御する。第１駆動期間において、出力スイッチ回路は、正極出力端子を第１ソース線に電気的に接続し、負極出力端子を第２ソース線に電気的に接続する。第１駆動期間の次の第２駆動期間において、出力スイッチ回路は、正極出力端子を第２ソース線に電気的に接続し、負極出力端子を第１ソース線に電気的に接続する。第１駆動期間と第２駆動期間との間のスイッチオフ期間において、出力スイッチ回路は、上記電気的接続をオフする。スイッチオフ期間は、出力固定期間の少なくとも一部を含む。その出力固定期間において、正極出力固定部は、正極出力端子の電圧を正極固定電圧に固定し、負極出力固定部は、負極出力端子の電圧を負極固定電圧に固定する。
【００２１】
本発明の他の観点において、表示パネルドライバの動作方法が提供される。表示パネルドライバは、正極出力アンプ、負極出力アンプ、及び出力スイッチ回路を備える。正極出力アンプは、正極階調電圧に応じた正極出力電圧を生成し、正極出力電圧を正極出力端子に出力する。負極出力アンプは、負極階調電圧に応じた負極出力電圧を生成し、負極出力電圧を負極出力端子に出力する。出力スイッチ回路は、正極出力端子及び負極出力端子と表示パネルのソース線との間の電気的接続を制御する。本発明に係る動作方法は、（Ａ）第１駆動期間において、正極出力端子を第１ソース線に電気的に接続し、負極出力端子を第２ソース線に電気的に接続するステップと、（Ｂ）第１駆動期間の次の第２駆動期間において、正極出力端子を第２ソース線に電気的に接続し、負極出力端子を第１ソース線に電気的に接続するステップと、（Ｃ）第１駆動期間と第２駆動期間との間のスイッチオフ期間において、上記電気的接続をオフするステップと、を含む。スイッチオフ期間は、出力固定期間の少なくとも一部を含む。上記（Ｃ）ステップは、出力固定期間において、正極出力端子の電圧を正極固定電圧に固定し、負極出力端子の電圧を負極固定電圧に固定するステップを含む。
【発明の効果】
【００２２】
本発明によれば、極性切り替え時に、オーバーシュート的／アンダーシュート的な波形がソース線電圧に発生することを抑制することが可能となる。その結果、表示パネルの表示品質が向上する。
【図面の簡単な説明】
【００２３】
【図１】図１は、典型的な正極電圧範囲と負極電圧範囲を示す概念図である。
【図２】図２は、典型的なソースドライバの出力回路の構成を概略的に示す回路図である。
【図３】図３は、図２で示された回路構成の問題点を説明するための図である。
【図４】図４は、図２で示された回路構成の問題点を説明するための図である。
【図５】図５は、本発明の実施の形態に係るソースドライバの出力回路の構成を概略的に示す回路図である。
【図６】図６は、本発明の実施の形態に係るソースドライバの動作を説明するための概念図である。
【図７】図７は、本発明の実施の形態に係るソースドライバの動作を説明するための概念図である。
【図８】図８は、本発明の第１の実施の形態における正極出力アンプの構成を示す回路図である。
【図９】図９は、本発明の第１の実施の形態における正極出力アンプの動作を説明するための回路図である。
【図１０】図１０は、本発明の第１の実施の形態における負極出力アンプの構成を示す回路図である。
【図１１】図１１は、本発明の第１の実施の形態における負極出力アンプの動作を説明するための回路図である。
【図１２】図１２は、本発明の第１の実施の形態における制御部を示すブロック図である。
【図１３】図１３は、本発明の第１の実施の形態に係るソースドライバの動作例を示すタイミングチャートである。
【図１４】図１４は、本発明の第１の実施の形態におけるソース線電圧波形の例を示すグラフ図である。
【図１５】図１５は、本発明の第２の実施の形態におけるソース線電圧波形の例を示すグラフ図である。
【図１６】図１６は、階調データと階調電圧との対応関係の一例を示す概念図である。
【図１７】図１７は、本発明の第３の実施の形態における制御部を示すブロック図である。
【図１８】図１８は、本発明の第３の実施の形態における制御部の論理を示している。
【図１９】図１９は、本発明の第３の実施の形態における制御部の回路構成の一例を示す回路図である。
【図２０】図２０は、本発明の第３の実施の形態における制御部の動作例を示すタイミングチャートである。
【発明を実施するための形態】
【００２４】
添付図面を参照して、本発明の実施の形態を説明する。
【００２５】
１．概要
本発明の実施の形態において、液晶表示装置を考える。液晶表示装置は、液晶表示パネルと、その液晶表示パネルのソース線を駆動するソースドライバ（表示パネルドライバ）とを備えている。ソースドライバは、画像データ（デジタルデータ）に応じた階調電圧を生成し、その階調電圧をソース線に印加する。本実施の形態では、反転駆動方式が採用され、図１で示されたような正極電圧範囲ＲＰ及び負極電圧範囲ＲＮが用いられるとする。
【００２６】
図５は、本実施の形態に係るソースドライバ１の出力回路の構成を概略的に示している。ソースドライバ１の出力回路は、正極出力アンプ１０、負極出力アンプ２０、出力スイッチ回路３０、正極出力固定部４０、及び負極出力固定部５０を備えている。
【００２７】
正極出力アンプ１０は、正極入力端子ＩＮ−Ｐ、正極出力端子ＯＵＴ−Ｐ、及び差動アンプを備えている。正極入力端子ＩＮ−Ｐは、差動アンプの非反転入力に接続されている。この正極入力端子ＩＮ−Ｐには、画像データの階調に応じて正極電圧範囲ＲＰの中から選択された正極階調電圧ＶＩＮ−Ｐが入力される。一方、正極出力端子ＯＵＴ−Ｐは、差動アンプの出力及び反転入力に接続されている。この正極出力端子ＯＵＴ−Ｐの電圧は、正極出力電圧ＶＯＵＴ−Ｐであり、差動アンプの非反転入力にフィードバックされる。差動アンプは、正極出力電圧ＶＯＵＴ−Ｐが正極階調電圧ＶＩＮ−Ｐとなるように動作する。このように、正極出力アンプ１０は、正極階調電圧ＶＩＮ−Ｐに応じた正極出力電圧ＶＯＵＴ−Ｐを生成し、その正極出力電圧ＶＯＵＴ−Ｐを正極出力端子ＯＵＴ−Ｐに出力する。
【００２８】
負極出力アンプ２０は、負極入力端子ＩＮ−Ｎ、負極出力端子ＯＵＴ−Ｎ、及び差動アンプを備えている。負極入力端子ＩＮ−Ｎは、差動アンプの非反転入力に接続されている。この負極入力端子ＩＮ−Ｎには、画像データの階調に応じて負極電圧範囲ＲＮの中から選択された負極階調電圧ＶＩＮ−Ｎが入力される。一方、負極出力端子ＯＵＴ−Ｎは、差動アンプの出力及び反転入力に接続されている。この負極出力端子ＯＵＴ−Ｎの電圧は、負極出力電圧ＶＯＵＴ−Ｎであり、差動アンプの非反転入力にフィードバックされる。差動アンプは、負極出力電圧ＶＯＵＴ−Ｎが負極階調電圧ＶＩＮ−Ｎとなるように動作する。このように、負極出力アンプ２０は、負極階調電圧ＶＩＮ−Ｎに応じた負極出力電圧ＶＯＵＴ−Ｎを生成し、その負極出力電圧ＶＯＵＴ−Ｎを負極出力端子ＯＵＴ−Ｎに出力する。
【００２９】
出力スイッチ回路３０は、上記出力端子（ＯＵＴ−Ｐ，ＯＵＴ−Ｎ）と液晶表示パネルの隣接ソース線ＹＡ，ＹＢとの間に介在しており、それらの間の電気的接続を制御する。より詳細には、出力スイッチ回路３０は、正極出力端子ＯＵＴ−Ｐとソース線ＹＡとの間の電気的接続を制御するスイッチＳＷ１、負極出力端子ＯＵＴ−Ｎとソース線ＹＢとの間の電気的接続を制御するスイッチＳＷ２、正極出力端子ＯＵＴ−Ｐとソース線ＹＢとの間の電気的接続を制御するスイッチＳＷ３、及び負極出力端子ＯＵＴ−Ｎとソース線ＹＡとの間の電気的接続を制御するスイッチＳＷ４を備えている。これらスイッチＳＷ１〜ＳＷ４をＯＮ／ＯＦＦ制御することにより、各ソース線に印加される電圧の極性を制御することができる。例えば、スイッチＳＷ１、ＳＷ２がＯＮされる場合、スイッチＳＷ３、ＳＷ４はＯＦＦされる。この場合、正極出力電圧ＶＯＵＴ−Ｐがソース線ＹＡに印加され、負極出力電圧ＶＯＵＴ−Ｎがソース線ＹＢに印加されることになる。逆に、スイッチＳＷ３、ＳＷ４がＯＮされる場合、スイッチＳＷ１、ＳＷ２はＯＦＦされる。この場合、正極出力電圧ＶＯＵＴ−Ｐがソース線ＹＢに印加され、負極出力電圧ＶＯＵＴ−Ｎがソース線ＹＡに印加されることになる。
【００３０】
このような構成により、隣接ソース線ＹＡ，ＹＢには、互いに逆極性の出力電圧（階調電圧）が印加される。更に、各ソース線に印加される出力電圧（階調電圧）の極性を、必要に応じて切り替える（反転させる）ことが可能となる。尚、極性は、極性信号ＰＯＬによって指定される。つまり、スイッチＳＷ１〜ＳＷ４は、極性信号ＰＯＬに応じてＯＮ／ＯＦＦ制御される。極性信号ＰＯＬがＨｉｇｈレベルからＬｏｗレベルに切り替わったとき、あるいは、ＬｏｗレベルからＨｉｇｈレベルに切り替わったとき、極性が切り替わる。
【００３１】
また、スイッチＳＷ１〜ＳＷ４は、ストローブ信号ＳＴＢにも依存している。より詳細には、ストローブ信号ＳＴＢがＨｉｇｈレベルの間、出力回路３０は、出力端子（ＯＵＴ−Ｐ，ＯＵＴ−Ｎ）とソース線ＹＡ，ＹＢとの間の電気的接続をオフする。つまり、ソース線ＹＡ，ＹＢは、出力アンプ１０，２０から電気的に切り離される。このストローブ信号ＳＴＢがＨｉｇｈレベルにある期間が、「スイッチオフ期間Ｐｏｆｆ」である。ストローブ信号ＳＴＢがＬｏｗレベルの場合、各ソース線は、極性信号ＰＯＬに応じて正極出力端子ＯＵＴ−Ｐあるいは負極出力端子ＯＵＴ−Ｎのいずれかに電気的に接続される。
【００３２】
正極出力固定部４０は、正極出力端子ＯＵＴ−Ｐに接続されている。この正極出力固定部４０は、正極出力端子ＯＵＴ−Ｐの電圧を所定の正極固定電圧ＶＦＰに強制的に固定する機能を有する。より詳細には、正極出力固定部４０は、スイッチオフ期間Ｐｏｆｆ中の所定期間、正極出力端子ＯＵＴ−Ｐの電圧を正極固定電圧ＶＦＰに固定する。その所定期間は、以下「出力固定期間」と参照される。出力固定期間は、スイッチオフ期間Ｐｏｆｆ（ＳＴＢ＝Ｈｉｇｈ）と完全に一致していてもよいし、スイッチオフ期間Ｐｏｆｆの一部であってもよいし、または、スイッチオフ期間Ｐｏｆｆの一部又は全部を含む期間であってもよい。出力固定期間とスイッチオフ期間Ｐｏｆｆは、回路設計上一致せずに前後するのが一般的である。または、設計上敢えて前後させることで、最適な効果を生み出す場合があり、これらのタイミングは製品毎に個別に設計して決めるべきものである。出力固定期間が終了すると、正極出力固定部４０は、正極出力端子ＯＵＴ−Ｐの電圧の固定を解除する。後に説明されるように、正極固定電圧ＶＦＰは、正極電圧範囲ＲＰのうちコモン電圧ＶＣＯＭに近いことが好ましい。例えば、正極固定電圧ＶＦＰは、正極電圧範囲ＲＰの下限値である正極グランド電圧ＶＳＳ−Ｐ（図１参照）である。
【００３３】
負極出力固定部５０は、負極出力端子ＯＵＴ−Ｎに接続されている。この負極出力固定部５０は、出力固定期間において、負極出力端子ＯＵＴ−Ｎの電圧を所定の負極固定電圧ＶＦＮに強制的に固定する機能を有する。出力固定期間が終了すると、負極出力固定部５０は、負極出力端子ＯＵＴ−Ｎの電圧の固定を解除する。後に説明されるように、負極固定電圧ＶＦＮは、負極電圧範囲ＲＮのうちコモン電圧ＶＣＯＭに近いことが好ましい。例えば、負極固定電圧ＶＦＮは、負極電圧範囲ＲＮの上限値である負極電源電圧ＶＤＤ−Ｎ（図１参照）である。
【００３４】
以下、極性切り替え時の正極出力固定部４０及び負極出力固定部５０の作用を、図６及び図７を参照して説明する。尚、簡単のため、出力固定期間は、スイッチオフ期間Ｐｏｆｆと一致するとする。
【００３５】
図６は、既出の図３の場合と同様の極性切り替えの例を示している。すなわち、第１駆動期間Ｐ１において、ソース線ＹＡは正極出力端子ＯＵＴ−Ｐに電気的に接続され、ソース線ＹＢは負極出力端子ＯＵＴ−Ｎに電気的に接続される。第１駆動期間Ｐ１の次の第２駆動期間Ｐ２において、ソース線ＹＡは負極出力端子ＯＵＴ−Ｎに電気的に接続され、ソース線ＹＢは正極出力端子ＯＵＴ−Ｐに電気的に接続される。第１駆動期間Ｐ１と第２駆動期間Ｐ２との間の期間が、スイッチオフ期間Ｐｏｆｆである。
【００３６】
負極側の電圧は、次の通りである。第１駆動期間Ｐ１において、負極出力電圧ＶＯＵＴ−Ｎ（負極階調電圧ＶＩＮ−Ｎ）の値は“ＶＮ１”である。時刻ｔ１において、第１駆動期間Ｐ１が終了し、スイッチオフ期間Ｐｏｆｆが始まる。すると、ソースドライバ１は、次の第２駆動期間Ｐ２用の画像データに応じた負極階調電圧ＶＩＮ−Ｎ（＝ＶＮ２）を生成し、負極出力アンプ２０に入力する。その一方で、負極出力固定部５０は、負極出力端子ＯＵＴ−Ｎの電圧を、コモン電圧ＶＣＯＭ近傍の負極固定電圧ＶＦＮに強制的に固定する。時刻ｔ２において、スイッチオフ期間Ｐｏｆｆが終了すると、負極出力固定部５０は、負極出力端子ＯＵＴ−Ｎの電圧の固定を解除する。固定解除後、負極出力アンプ２０は、負極階調電圧ＶＩＮ−Ｎ（＝ＶＮ２）と負極出力端子ＯＵＴ−Ｎからのフィードバックに基いて、負極出力電圧ＶＯＵＴ−Ｎが“ＶＮ２”となるように動作する。つまり、負極出力電圧ＶＯＵＴ−Ｎは、“コモン電圧ＶＣＯＭ近傍の負極固定電圧ＶＦＮ”から“所望電圧ＶＮ２”へ遷移する。
【００３７】
ここで、正極から負極に切り替わるソース線ＹＡに現れる電圧波形を考える。第１駆動期間Ｐ１において、ソース線ＹＡには、ある正極出力電圧ＶＯＵＴ−Ｐが印加されている。時刻ｔ１において、第１駆動期間Ｐ１が終了し、ソース線ＹＡは正極出力端子ＯＵＴ−Ｐから電気的に切り離される。時刻ｔ２において、スイッチオフ期間Ｐｏｆｆが終了すると、ソース線ＹＡは負極出力端子ＯＵＴ−Ｎに電気的に接続される。その結果、ソース線ＹＡには、負極出力電圧ＶＯＵＴ−Ｎが印加される。ここで、上述の通り、負極出力電圧ＶＯＵＴ−Ｎは、“コモン電圧ＶＣＯＭ近傍の負極固定電圧ＶＦＮ”から“所望電圧ＶＮ２”へ遷移するだけである。従って、アンダーシュート的な波形（図３参照）がソース線ＹＡに現れにくい。遷移量“ＶＮ２−ＶＮ１”がいかに大きくても、コモン電圧ＶＣＯＭ側から負極出力電圧ＶＯＵＴ−Ｎが遷移する限り、アンダーシュート的な波形の発生が抑制される。特に、負極固定電圧ＶＦＮが負極電圧範囲ＲＮの上限値である負極電源電圧ＶＤＤ−Ｎである場合、アンダーシュート的な波形の発生は完全に防止され、好適である。
【００３８】
図７は、既出の図４の場合と同様の極性切り替えの例を示している。すなわち、第１駆動期間Ｐ１において、ソース線ＹＡは負極出力端子ＯＵＴ−Ｎに電気的に接続され、ソース線ＹＢは正極出力端子ＯＵＴ−Ｐに電気的に接続される。第１駆動期間Ｐ１の次の第２駆動期間Ｐ２において、ソース線ＹＡは正極出力端子ＯＵＴ−Ｐに電気的に接続され、ソース線ＹＢは負極出力端子ＯＵＴ−Ｎに電気的に接続される。第１駆動期間Ｐ１と第２駆動期間Ｐ２との間の期間が、スイッチオフ期間Ｐｏｆｆである。
【００３９】
正極側の電圧は、次の通りである。第１駆動期間Ｐ１において、正極出力電圧ＶＯＵＴ−Ｐ（正極階調電圧ＶＩＮ−Ｐ）の値は“ＶＰ１”である。時刻ｔ１において、第１駆動期間Ｐ１が終了し、スイッチオフ期間Ｐｏｆｆが始まる。すると、ソースドライバ１は、次の第２駆動期間Ｐ２用の画像データに応じた正極階調電圧ＶＩＮ−Ｐ（＝ＶＰ２）を生成し、正極出力アンプ１０に入力する。その一方で、正極出力固定部４０は、正極出力端子ＯＵＴ−Ｐの電圧を、コモン電圧ＶＣＯＭ近傍の正極固定電圧ＶＦＰに強制的に固定する。時刻ｔ２において、スイッチオフ期間Ｐｏｆｆが終了すると、正極出力固定部４０は、正極出力端子ＯＵＴ−Ｐの電圧の固定を解除する。固定解除後、正極出力アンプ１０は、正極階調電圧ＶＩＮ−Ｐ（＝ＶＰ２）と正極出力端子ＯＵＴ−Ｐからのフィードバックに基いて、正極出力電圧ＶＯＵＴ−Ｐが“ＶＰ２”となるように動作する。つまり、正極出力電圧ＶＯＵＴ−Ｐは、“コモン電圧ＶＣＯＭ近傍の正極固定電圧ＶＦＰ”から“所望電圧ＶＰ２”へ遷移する。
【００４０】
ここで、負極から正極に切り替わるソース線ＹＡに現れる電圧波形を考える。第１駆動期間Ｐ１において、ソース線ＹＡには、ある負極出力電圧ＶＯＵＴ−Ｎが印加されている。時刻ｔ１において、第１駆動期間Ｐ１が終了し、ソース線ＹＡは負極出力端子ＯＵＴ−Ｎから電気的に切り離される。時刻ｔ２において、スイッチオフ期間Ｐｏｆｆが終了すると、ソース線ＹＡは正極出力端子ＯＵＴ−Ｐに電気的に接続される。その結果、ソース線ＹＡには、正極出力電圧ＶＯＵＴ−Ｐが印加される。ここで、上述の通り、正極出力電圧ＶＯＵＴ−Ｐは、“コモン電圧ＶＣＯＭ近傍の正極固定電圧ＶＦＰ”から“所望電圧ＶＰ２”へ遷移するだけである。従って、オーバーシュート的な波形（図４参照）がソース線ＹＡに現れにくい。遷移量“ＶＰ１−ＶＰ２”がいかに大きくても、コモン電圧ＶＣＯＭ側から正極出力電圧ＶＯＵＴ−Ｐが遷移する限り、オーバーシュート的な波形の発生が抑制される。特に、正極固定電圧ＶＦＰが正極電圧範囲ＲＰの下限値である正極グランド電圧ＶＳＳ−Ｐである場合、オーバーシュート的な波形の発生は完全に防止され、好適である。
【００４１】
以上に説明されたように、本実施の形態によれば、極性切り替え時に、オーバーシュート的／アンダーシュート的な波形がソース線電圧に発生することを抑制することが可能となる。その結果、液晶表示パネルの表示品質が向上する。
【００４２】
以下、様々な実施の形態をより詳しく説明する。
【００４３】
２．第１の実施の形態
図８は、第１の実施の形態における正極出力アンプ１０の構成を示す回路図である。定電流源ＩＣＳ１１は、ノードＮ１１とグランド線との間に接続されている。トランジスタＭＮ１１は、ノードＮ１１とノードＮ１３との間に接続され、トランジスタＭＮ１２はノードＮ１１とノードＮ１５との間に接続されている。トランジスタＭＮ１１、ＭＮ１２のゲートは、それぞれ、正極出力端子ＯＵＴ−Ｐ及び正極入力端子ＩＮ−Ｐに接続されている。定電流源ＩＣＳ１２は、ノードＮ１２と電源線との間に接続されている。トランジスタＭＰ１１は、ノードＮ１２とノードＮ１４との間に接続され、トランジスタＭＰ１２はノードＮ１２とノードＮ１６との間に接続されている。トランジスタＭＰ１１、ＭＰ１２のゲートは、それぞれ、正極出力端子ＯＵＴ−Ｐ及び正極入力端子ＩＮ−Ｐに接続されている。定電流源ＩＣＳ１３は、ノードＮ１３とノードＮ１４との間に接続されている。浮遊電流源ＩＣＳ１４は、ノードＮ１５とノードＮ１６との間に接続されている。
【００４４】
トランジスタＭＰ１３、ＭＰ１４はカレントミラー回路を構成している。詳細には、トランジスタＭＰ１３のソースは電源線に接続されており、そのゲート及びドレインはノードＮ１３に接続されている。トランジスタＭＰ１４のソースは電源線に接続されており、そのゲートはノードＮ１３に接続されており、そのドレインはノードＮ１５に接続されている。トランジスタＭＮ１３、ＭＮ１４はカレントミラー回路を構成している。詳細には、トランジスタＭＮ１３のソースはグランド線に接続されており、そのゲート及びドレインはノードＮ１４に接続されている。トランジスタＭＮ１４のソースはグランド線に接続されており、そのゲートはノードＮ１４に接続されており、そのドレインはノードＮ１６に接続されている。ノードＮ１５と正極出力端子ＯＵＴ−Ｐとの間には、帰還容量Ｃ１１が形成されている。ノードＮ１６と正極出力端子ＯＵＴ−Ｐとの間には、帰還容量Ｃ１２が形成されている。
【００４５】
プッシュプル構成のトランジスタＭＰ１５、ＭＮ１５は、正極出力アンプ１０の出力段を構成している。より詳細には、Ｐチャネル出力トランジスタＭＰ１５のゲートはノードＮ１５に接続され、そのソースは正極電源線（ＶＤＤ−Ｐ）に接続されており、そのドレインは正極出力端子ＯＵＴ−Ｐに接続されている。Ｐチャネル出力トランジスタＭＰ１５のソースには、正極電圧範囲ＲＰの上限値である正極電源電圧ＶＤＤ−Ｐが供給される。一方、Ｎチャネル出力トランジスタＭＮ１５のゲートはノードＮ１６に接続され、そのソースは正極グランド線（ＶＳＳ−Ｐ）に接続されており、そのドレインは正極出力端子ＯＵＴ−Ｐに接続されている。Ｎチャネル出力トランジスタＭＮ１５のソースには、正極電圧範囲ＲＰの下限値である正極グランド電圧ＶＳＳ−Ｐが供給される。
【００４６】
本実施の形態に係る正極出力アンプ１０は、更に、Ｐチャネルトランジスタである正極出力制御トランジスタＭＰＳＷを備えている。正極出力制御トランジスタＭＰＳＷのソースは電源線に接続されており、そのドレインはノードＮ１５（すなわち、Ｐチャネル出力トランジスタＭＰ１５のゲート）に接続されている。正極出力制御トランジスタＭＰＳＷのゲートには、正極出力制御信号ＳＴＢＨＢが供給され、正極出力制御トランジスタＭＰＳＷは正極出力制御信号ＳＴＢＨＢによってＯＮ／ＯＦＦ制御される。具体的には、出力固定期間において、正極出力制御信号ＳＴＢＨＢはＬｏｗレベルになり、正極出力制御トランジスタＭＰＳＷはＯＮする。それ以外の期間、正極出力制御信号ＳＴＢＨＢはＨｉｇｈレベルであり、正極出力制御トランジスタＭＰＳＷはＯＦＦする。
【００４７】
図９を参照して、出力固定期間における正極出力アンプ１０の動作をより詳細に説明する。出力固定期間において、正極出力制御信号ＳＴＢＨＢはＬｏｗレベルになり、正極出力制御トランジスタＭＰＳＷがＯＮする。その結果、Ｐチャネル出力トランジスタＭＰ１５のゲート電圧が上昇し、Ｐチャネル出力トランジスタＭＰ１５がＯＦＦする。更に、中間段を経由して、Ｎチャネル出力トランジスタＭＮ１５のゲート電圧も上昇する。これにより、Ｎチャネル出力トランジスタＭＮ１５はＯＮする。従って、正極出力端子ＯＵＴ−Ｐの電圧は、正極グランド電圧ＶＳＳ−Ｐ（＝正極固定電圧ＶＦＰ）に固定される。
【００４８】
図１０は、第１の実施の形態における負極出力アンプ２０の構成を示す回路図である。定電流源ＩＣＳ２１は、ノードＮ２１とグランド線との間に接続されている。トランジスタＭＮ２１は、ノードＮ２１とノードＮ２３との間に接続され、トランジスタＭＮ２２はノードＮ２１とノードＮ２５との間に接続されている。トランジスタＭＮ２１、ＭＮ２２のゲートは、それぞれ、負極出力端子ＯＵＴ−Ｎ及び負極入力端子ＩＮ−Ｎに接続されている。定電流源ＩＣＳ２２は、ノードＮ２２と電源線との間に接続されている。トランジスタＭＰ２１は、ノードＮ２２とノードＮ２４との間に接続され、トランジスタＭＰ２２はノードＮ２２とノードＮ２６との間に接続されている。トランジスタＭＰ２１、ＭＰ２２のゲートは、それぞれ、負極出力端子ＯＵＴ−Ｎ及び負極入力端子ＩＮ−Ｎに接続されている。定電流源ＩＣＳ２３は、ノードＮ２３とノードＮ２４との間に接続されている。浮遊電流源ＩＣＳ２４は、ノードＮ２５とノードＮ２６との間に接続されている。
【００４９】
トランジスタＭＰ２３、ＭＰ２４はカレントミラー回路を構成している。詳細には、トランジスタＭＰ２３のソースは電源線に接続されており、そのゲート及びドレインはノードＮ２３に接続されている。トランジスタＭＰ２４のソースは電源線に接続されており、そのゲートはノードＮ２３に接続されており、そのドレインはノードＮ２５に接続されている。トランジスタＭＮ２３、ＭＮ２４はカレントミラー回路を構成している。詳細には、トランジスタＭＮ２３のソースはグランド線に接続されており、そのゲート及びドレインはノードＮ２４に接続されている。トランジスタＭＮ２４のソースはグランド線に接続されており、そのゲートはノードＮ２４に接続されており、そのドレインはノードＮ２６に接続されている。ノードＮ２５と負極出力端子ＯＵＴ−Ｎとの間には、帰還容量Ｃ２１が形成されている。ノードＮ２６と負極出力端子ＯＵＴ−Ｎとの間には、帰還容量Ｃ２２が形成されている。
【００５０】
プッシュプル構成のトランジスタＭＰ２５、ＭＮ２５は、負極出力アンプ２０の出力段を構成している。より詳細には、Ｐチャネル出力トランジスタＭＰ２５のゲートはノードＮ２５に接続され、そのソースは負極電源線（ＶＤＤ−Ｎ）に接続されており、そのドレインは負極出力端子ＯＵＴ−Ｎに接続されている。Ｐチャネル出力トランジスタＭＰ２５のソースには、負極電圧範囲ＲＮの上限値である負極電源電圧ＶＤＤ−Ｎが供給される。一方、Ｎチャネル出力トランジスタＭＮ２５のゲートはノードＮ２６に接続され、そのソースは負極グランド線（ＶＳＳ−Ｎ）に接続されており、そのドレインは負極出力端子ＯＵＴ−Ｎに接続されている。Ｎチャネル出力トランジスタＭＮ２５のソースには、負極電圧範囲ＲＰの下限値である負極グランド電圧ＶＳＳ−Ｎが供給される。
【００５１】
本実施の形態に係る負極出力アンプ２０は、更に、Ｎチャネルトランジスタである負極出力制御トランジスタＭＮＳＷを備えている。負極出力制御トランジスタＭＮＳＷのソースはグランド線に接続されており、そのドレインはノードＮ２６（すなわち、Ｎチャネル出力トランジスタＭＮ２５のゲート）に接続されている。負極出力制御トランジスタＭＮＳＷのゲートには、負極出力制御信号ＳＴＢＨが供給され、負極出力制御トランジスタＭＮＳＷは負極出力制御信号ＳＴＢＨによってＯＮ／ＯＦＦ制御される。具体的には、出力固定期間において、負極出力制御信号ＳＴＢＨはＨｉｇｈレベルになり、負極出力制御トランジスタＭＮＳＷはＯＮする。それ以外の期間、負極出力制御信号ＳＴＢＨはＬｏｗレベルであり、負極出力制御トランジスタＭＮＳＷはＯＦＦする。
【００５２】
図１１を参照して、出力固定期間における負極出力アンプ２０の動作をより詳細に説明する。出力固定期間において、負極出力制御信号ＳＴＢＨはＨｉｇｈレベルになり、負極出力制御トランジスタＭＮＳＷがＯＮする。その結果、Ｎチャネル出力トランジスタＭＮ２５のゲート電圧が下降し、Ｎチャネル出力トランジスタＭＮ２５がＯＦＦする。更に、中間段を経由して、Ｐチャネル出力トランジスタＭＰ２５のゲート電圧も下降する。これにより、Ｐチャネル出力トランジスタＭＰ２５はＯＮする。従って、負極出力端子ＯＵＴ−Ｎの電圧は、負極電源電圧ＶＤＤ−Ｎ（＝負極固定電圧ＶＦＮ）に固定される。
【００５３】
図１２は、本実施の形態における制御部６０を示すブロック図である。制御部６０は、ストローブ信号ＳＴＢに基いて、正極出力制御信号ＳＴＢＨＢ及び負極出力制御信号ＳＴＢＨを生成する。より詳細には、ストローブ信号ＳＴＢがＬｏｗレベルの場合、制御部６０は、正極出力制御信号ＳＴＢＨＢをＨｉｇｈレベルに設定し、負極出力制御信号ＳＴＢＨをＬｏｗレベルに設定する。一方、ストローブ信号ＳＴＢがＨｉｇｈレベルとなるスイッチオフ期間Ｐｏｆｆにおいて、制御部６０は、正極出力制御信号ＳＴＢＨＢをＬｏｗレベルに設定し、負極出力制御信号ＳＴＢＨをＨｉｇｈレベルに設定する。その結果、図９及び図１１で示されたように、正極出力端子ＯＵＴ−Ｐ及び負極出力端子ＯＵＴ−Ｎの電圧が固定される。本例では、出力固定期間がスイッチオフ期間Ｐｏｆｆと一致する。尚、図５で示された正極出力固定部４０は、制御部６０と正極出力制御トランジスタＭＰＳＷを含んでいる。また、負極出力固定部５０は、制御部６０と負極出力制御トランジスタＭＮＳＷを含んでいる。
【００５４】
図１３は、本実施の形態に係るソースドライバ１の動作例を示すタイミングチャートである。図１３には、ストローブ信号ＳＴＢ、極性信号ＰＯＬ、負極出力制御信号ＳＴＢＨ、正極出力制御信号ＳＴＢＨＢ、正極階調電圧ＶＩＮ−Ｐ、負極階調電圧ＶＩＮ−Ｎ、正極出力電圧ＶＯＵＴ−Ｐ、負極出力電圧ＶＯＵＴ−Ｎ、ソース線ＹＡの電圧、及びソース線ＹＢの電圧が示されている。本動作例では、正極階調電圧ＶＩＮ−Ｐとして、正極電源電圧ＶＤＤ−Ｐと正極グランド電圧ＶＳＳ−Ｐとが交互に入力され、負極階調電圧ＶＩＮ−Ｎとして、負極電源電圧ＶＤＤ−Ｎと負極グランド電圧ＶＳＳ−Ｎとが交互に入力されている。また、各ソース線の極性は、ストローブ信号ＳＴＢ毎に切り替えられている。図１３に示されるように、極性切り替え時に、オーバーシュート的／アンダーシュート的な波形がソース線電圧に発生することが防止されている。
【００５５】
図１４は、本実施の形態におけるソース線電圧波形の例を示すグラフ図である。入力電圧条件及び極性切り替え条件は、図１３の場合と同じである。また、比較例として、図２で示された構成の場合のソース線電圧波形が、破線で表されている。比較例の場合、極性切り替えに伴って、オーバーシュート的／アンダーシュート的な波形がソース線電圧に発生している。一方、本実施の形態の場合（実線で表されている）、そのようなオーバーシュート的／アンダーシュート的な波形の発生が防止されている。
【００５６】
３．第２の実施の形態
第１の実施の形態では、出力固定期間がスイッチオフ期間Ｐｏｆｆと一致していた。しかしながら、出力固定期間は必ずしもスイッチオフ期間Ｐｏｆｆと一致している必要はない。出力固定期間がスイッチオフ期間Ｐｏｆｆの一部であっても、同様の効果が期待される。第２の実施の形態では、出力固定期間は、スイッチオフ期間Ｐｏｆｆ（ＳＴＢ＝Ｈｉｇｈ）の一部である。回路構成は、第１の実施の形態と同じであり、その説明は省略される。
【００５７】
図１５は、第１の実施の形態及び第２の実施の形態におけるソース線電圧波形の例を示すグラフ図である。破線が第１の実施の形態の場合を表し、実線が第２の実施の形態の場合を表している。入力電圧条件及び極性切り替え条件は、図１４の場合と同じである。第１の実施の形態の場合、スイッチオフ期間Ｐｏｆｆの終了まで出力電圧が固定されているため、出力電圧の遷移（立ち上がり、立ち下がり）が多少遅れてしまう（図１４参照）。第２の実施の形態では、出力固定期間がスイッチオフ期間Ｐｏｆｆの一部であるため、出力電圧の遷移の遅延を緩和することが可能となる。
【００５８】
４．第３の実施の形態
出力端子電圧の固定は、所定の条件が満たされた場合にのみ実施されてもよい。例えば、既出の図３で示された通り、極性切り替え時の負極出力電圧ＶＯＵＴ−Ｎの遷移量“ＶＮ２−ＶＮ１”が大きくなる程、アンダーシュート的な波形が発生しやすい。また、既出の図４で示された通り、極性切り替え時の正極出力電圧ＶＯＵＴ−Ｐの遷移量“ＶＰ１−ＶＰ２”が大きくなる程、オーバーシュート的な波形が発生しやすい。従って、極性切り替えが発生し、且つ、出力電圧（階調電圧）の遷移が所定の基準を満たす場合にのみ、出力端子電圧の固定を実施することが考えられる。
【００５９】
図１６を参照して、一例を説明する。第１駆動期間Ｐ１における負極階調電圧ＶＩＮ−Ｎは“ＶＮ１”であり、第２駆動期間Ｐ２における負極階調電圧ＶＩＮ−Ｎは“ＶＮ２”である。第１駆動期間Ｐ１と第２駆動期間Ｐ２とで、極性は反転する。既出の図３で示されたように、第２駆動期間Ｐ２における所望電圧“ＶＮ２”が第１駆動期間Ｐ１における電圧“ＶＮ１”よりもコモン電圧ＶＣＯＭに近く、且つ、遷移量“ＶＮ２−ＶＮ１”がある程度大きい場合に、アンダーシュート的な波形が発生しやすい。
【００６０】
このような場合を検出するためのシンプルな手法の１つとして、負極ソース線用の階調データの最上位ビットＭＳＢをモニタすることが考えられる。より詳細には、階調データと階調電圧とが図１６に示されるような対応関係にある場合、最上位ビットＭＳＢ＝「０」は、階調電圧が比較的ＶＳＳ−Ｎ側に寄っていることを意味し、最上位ビットＭＳＢ＝「１」は、階調電圧が比較的ＶＤＤ−Ｎ（ＶＣＯＭ）側に寄っていることを意味する。従って、極性切り替えを挟んで、最上位ビットＭＳＢが「０」から「１」に変化する場合、アンダーシュート的な波形が発生する可能性が高くなる。従って、極性切り替えが発生し、且つ、負極ソース線用の階調データの最上位ビットＭＳＢが「０」から「１」に変化する場合にのみ、負極出力端子ＯＵＴ−Ｎの電圧の固定が実施される。
【００６１】
正極側も同様である。極性切り替えが発生し、且つ、正極ソース線用の階調データの最上位ビットＭＳＢが「０」から「１」に変化する場合にのみ、正極出力端子ＯＵＴ−Ｐの電圧の固定が実施される。尚、正極側と負極側とは、別々に制御され得る。
【００６２】
図１７は、本実施の形態における制御部６０’を示すブロック図である。図１８は、その制御部６０’の論理を示している。本実施の形態では、図１２で示された制御部６０の代わりに、この制御部６０’が用いられる。制御部６０’は、ストローブ信号ＳＴＢ、極性信号ＰＯＬ及び階調データＤＡＴに基いて、正極出力制御信号ＳＴＢＨＢ及び負極出力制御信号ＳＴＢＨを生成する。より詳細には、制御部６０’は、極性信号ＰＯＬに基いて、極性切り替えの発生を検出する。また、制御部６０’は、階調データＤＡＴに基いて、その最上位ビットＭＳＢの「０」から「１」への変化を検出する。そして、ストローブ信号ＳＴＢがＨｉｇｈレベルであり、極性切り替えが発生し、且つ、正極の（あるいは負極の）最上位ビットＭＳＢが「０」から「１」へ変化する場合に、制御部６０’は、正極出力制御信号ＳＴＢＨＢをＬｏｗレベルに設定する（あるいは、負極出力制御信号ＳＴＢＨをＨｉｇｈレベルに設定する）。その結果、図９（あるいは図１１）に示されたように、正極出力端子ＯＵＴ−Ｐ（あるいは負極出力端子ＯＵＴ−Ｎ）の電圧が固定される。
【００６３】
図１９は、本実施の形態における制御部６０’の回路構成例を示している。例として、負極出力制御信号ＳＴＢＨを生成する回路構成が示されているが、正極側も同様である。図１９に示されるように、制御部６０’は、最上位ビット変化検出部６１、極性切り替え検出部６２、及びＡＮＤゲート６３を備えている。最上位ビット変化検出部６１は、負極ソース線用の階調データの最上位ビットＭＳＢの「０」から「１」への変化を検出する。極性切り替え検出部６２は、極性信号ＰＯＬに基いて、極性切り替えを検出する。ＡＮＤゲート６３は、最上位ビット変化検出部６１の出力信号ＤＡＴＡ１、極性切り替え検出部６２の出力信号ＤＡＴＡ２、及びストローブ信号ＳＴＢの論理積を、負極出力制御信号ＳＴＢＨとして出力する。
【００６４】
図２０は、図１９で示された制御部６０’の動作例を示すタイミングチャートである。駆動期間Ｐ１０、Ｐ１１間で、極性が切り替わり、且つ、最上位ビットＭＳＢが「０」から「１」へ変化する。従って、駆動期間Ｐ１０、Ｐ１１間のスイッチオフ期間Ｐｏｆｆ（ＳＴＢ＝Ｈｉｇｈ）において、負極出力制御信号ＳＴＢＨがＨｉｇｈレベルになる。駆動期間Ｐ１１、Ｐ１２間で、また、駆動期間Ｐ１２、Ｐ１３間で、最上位ビットＭＳＢは「０」から「１」へ変化しない。従って、負極出力制御信号ＳＴＢＨはＬｏｗレベルのままである。駆動期間Ｐ１３、Ｐ１４間では、極性が切り替わらない。従って、負極出力制御信号ＳＴＢＨはＬｏｗレベルのままである。
【００６５】
このように、本実施の形態によれば、出力端子電圧の固定処理を細かく制御することが可能となる。最上位ビットＭＳＢだけでなく他の上位ビットも用いることによって、更に細かな制御も可能である。また、第２の実施の形態と第３の実施の形態の組み合わせも可能である。
【００６６】
以上、本発明の実施の形態が添付の図面を参照することにより説明された。但し、本発明は、上述の実施の形態に限定されず、要旨を逸脱しない範囲で当業者により適宜変更され得る。
【符号の説明】
【００６７】
１    ソースドライバ
１０    正極出力アンプ
２０    負極出力アンプ
３０    出力スイッチ回路
４０    正極出力固定部
５０    負極出力固定部
６０，６０’    制御部
ＧＮＤ      グランド電圧
ＩＮ−Ｎ    負極入力端子
ＩＮ−Ｐ    正極入力端子
ＭＮ１５    Ｎチャネル出力トランジスタ
ＭＮ２５    Ｎチャネル出力トランジスタ
ＭＮＳＷ    負極出力制御トランジスタ
ＭＰ１５    Ｐチャネル出力トランジスタ
ＭＰ２５    Ｐチャネル出力トランジスタ
ＭＰＳＷ    正極出力制御トランジスタ
ＯＵＴ−Ｎ  負極出力端子
ＯＵＴ−Ｐ  正極出力端子
ＰＯＬ      極性信号
ＲＮ        負極電圧範囲
ＲＰ        正極電圧範囲
ＳＴＢ      ストローブ信号
ＳＴＢＨ    負極出力制御信号
ＳＴＢＨＢ  正極出力制御信号
ＶＣＯＭ    コモン電圧
ＶＤＤ      電源電圧
ＶＤＤ−Ｎ  負極電源電圧
ＶＤＤ−Ｐ  正極電源電圧
ＶＦＮ      負極固定電圧
ＶＦＰ      正極固定電圧
ＶＩＮ−Ｎ  負極階調電圧
ＶＩＮ−Ｐ  正極階調電圧
ＶＯＵＴ−Ｎ  負極出力電圧
ＶＯＵＴ−Ｐ  正極出力電圧
ＶＳＳ−Ｎ  負極グランド電圧
ＶＳＳ−Ｐ  正極グランド電圧
ＹＡ，ＹＢ  ソース線
【図１】
2012088512.tif 000003
【図２】
2012088512.tif 000004
【図３】
2012088512.tif 000005
【図４】
2012088512.tif 000006
【図５】
2012088512.tif 000007
【図６】
2012088512.tif 000008
【図７】
2012088512.tif 000009
【図８】
2012088512.tif 000010
【図９】
2012088512.tif 000011
【図１０】
2012088512.tif 000012
【図１１】
2012088512.tif 000013
【図１２】
2012088512.tif 000014
【図１３】
2012088512.tif 000015
【図１４】
2012088512.tif 000016
【図１５】
2012088512.tif 000017
【図１６】
2012088512.tif 000018
【図１７】
2012088512.tif 000019
【図１８】
2012088512.tif 000020
【図１９】
2012088512.tif 000021
【図２０】
2012088512.tif 000022