(57)【要約】【課題】電圧による抵抗変化の制御性が向上した記憶素子および記憶装置を提供する。【解決手段】下部電極１０、記憶層２０および上部電極３０をこの順に積層した記憶素子１において、記憶層２０は抵抗変化層２２と、抵抗変化層２２よりも高い抵抗値を示すイオン源層２１とを有する。これにより電圧または電流パルスを印加した際の低抵抗部（伝導パス）の形成速度が抑えられ抵抗変化層の抵抗値の変化を緩やかになるため、印加電圧による抵抗値の制御性が向上する。【選択図】図１
2012019042.tif 000002
【特許請求の範囲】
【請求項１】
第１電極、記憶層および第２電極をこの順に有し、
前記記憶層は、
前記第１電極側に設けられた抵抗変化層と、
前記第２電極側に設けられた、前記抵抗変化層よりも抵抗値が高いイオン源層とを備え、
前記抵抗変化層は前記第１電極および前記第２電極への電圧印加による組成変化によって抵抗値が変化する
記憶素子。
【請求項２】
前記記憶層は、前記抵抗変化層と前記第１電極との間に酸化層を備えた、請求項１に記載の記憶素子。
【請求項３】
前記抵抗変化層はテルル（Ｔｅ）を含む、請求項１または２に記載の記憶素子。
【請求項４】
前記イオン源層は、銅（Ｃｕ），アルミニウム（Ａｌ），ゲルマニウム（Ｇｅ）および亜鉛（Ｚｎ）のうちの少なくとも１種類の金属元素を含むと共に、酸素（Ｏ），テルル（Ｔｅ），硫黄（Ｓ）およびセレン（Ｓｅ）のうちの少なくとも１種類を含む、請求項１または２に記載の記憶素子。
【請求項５】
前記イオン源層は、銅（Ｃｕ），アルミニウム（Ａｌ），ゲルマニウム（Ｇｅ）および亜鉛（Ｚｎ）のうちの少なくとも１種類の金属元素を含むと共に、ジルコニウム（Ｚｒ），チタン（Ｔｉ），タングステン（Ｗ）のうちの少なくとも１種類と、酸素（Ｏ），テルル（Ｔｅ），硫黄（Ｓ）およびセレン（Ｓｅ）のうちの少なくとも一種類とを含む、請求項１または２に記載の記憶素子。
【請求項６】
前記第１電極および前記第２電極への電圧印加によって前記抵抗変化層内に前記金属元素を含む低抵抗部が形成されることにより抵抗値が変化する、請求項１または２に記載の記憶素子。
【請求項７】
第１電極、記憶層および第２電極をこの順に有する複数の記憶素子と、前記複数の記憶素子に対して選択的に電圧または電流のパルスを印加するパルス印加手段とを備え、
前記記憶層は、
前記第１電極側に設けられた抵抗変化層と、
前記第２電極側に設けられた、前記抵抗変化層よりも抵抗値が高いイオン源層とを備え、
前記抵抗変化層は前記第１電極および前記第２電極への電圧印加による組成変化によって抵抗値が変化する
記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イオン源層および抵抗変化層を含む記憶層の電気的特性の変化により情報を記憶する記憶素子および記憶装置に関する。
【背景技術】
【０００２】
データストレージ用の半導体不揮発性メモリとしてＮＯＲ型あるいはＮＡＮＤ型のフラッシュメモリが一般的に用いられている。しかし、これら半導体不揮発性メモリでは、書き込みおよび消去に大電圧が必要なこと、フローティングゲートに注入する電子の数が限られることから微細化の限界が指摘されている。
【０００３】
現在、ＲｅＲＡＭ（Resistance Random Access Memory)やＰＲＡＭ（Phase-Change Random Access Memory）などの抵抗変化型メモリが、微細化の限界を超えることが可能な次世代不揮発性メモリとして提案されている（例えば、特許文献１，非特許文献１参照）。これらのメモリは、２つの電極間に抵抗変化層を備えた単純な構造を有している。また、特許文献２のメモリでは抵抗変化層の代わりに、第１電極と第２電極との間にイオン源層および酸化膜（記憶用薄膜）を備えている。これら抵抗変化型メモリでは、原子またはイオンが熱や電界によって移動し伝導パスが形成されることにより抵抗値が変化すると考えられている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−１９６５３７号公報
【特許文献２】特開２００９−４３７５７号公報
【非特許文献】
【０００５】
【非特許文献１】Ｗａｓｅｒ他，Advanced Material，21，ｐ２９３２（２００９）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
このような抵抗変化型のメモリには、熱や電界によって陽イオンが移動して、例えば低抵抗の伝導パス（フィラメント）を形成するフィラメント型と、陰イオンが移動する非フィラメント型がある。非フィラメント型のメモリは、電流または電圧による抵抗変化が緩やかであり、抵抗値の制御が容易である。但し、低抵抗領域の抵抗はセルサイズに応じて変化する面積依存性を有しているため、微細化に限界がある。これに対し、フィラメント型のメモリは電極と抵抗変化層との界面に陽イオンの拡散および還元によって析出した金属元素の伝導パスが形成されるため、セルサイズに依存しない。このため、微細化可能なメモリとして期待されている。
【０００７】
しかしながら、フィラメント型のメモリはある一定の電圧によって抵抗が急激に変化するため、印加電圧による抵抗の制御性が悪く、安定動作を望みにくいという問題があった。
【０００８】
本発明はかかる問題点に鑑みてなされたもので、その目的は、印加電圧による抵抗変化の制御性が向上した記憶素子および記憶装置を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の記憶素子は、第１電極、記憶層および第２電極をこの順に有し、記憶層は、１電極側に設けられた抵抗変化層と、第２電極側に設けられた、抵抗変化層よりも抵抗値が高いイオン源層とを備え、抵抗変化層は第１電極および第２電極への電圧印加による組成変化によって抵抗値が変化するものである。
【００１０】
本発明の記憶装置は、第１電極、記憶層および第２電極をこの順に有する複数の記憶素子と、複数の記憶素子に対して選択的に電圧または電流のパルスを印加するパルス印加手段とを備え、記憶素子として本発明の記憶素子を用いたものである。
【００１１】
本発明の記憶素子（記憶装置）では、初期状態（高抵抗状態）の素子に対して「正方向」（例えば第１電極側を負電位、第２電極側を正電位）の電圧または電流パルスが印加されると、イオン源層に含まれる金属元素がイオン化して抵抗変化層中に拡散し、第１電極で電子と結合して析出し、あるいは抵抗変化層中に留まり不純物準位を形成する。これにより記憶層内に金属元素を含む低抵抗部（伝導パス）が形成され、抵抗変化層の抵抗が低くなる（記録状態）。この低抵抗な状態の素子に対して「負方向」（例えば第１電極側を正電位、第２電極側を負電位）へ電圧パルスが印加されると、第１電極に析出していた金属元素がイオン化してイオン源層中へ溶解する。これにより金属元素を含む伝導パスが消滅し、抵抗変化層の抵抗が高い状態となる（初期状態または消去状態）。
【００１２】
ここでは、イオン源層の抵抗値を抵抗変化層よりも高くすることにより、上記のように電圧または電流パルスを印加した際の伝導パスの形成速度が抑制され、抵抗変化層の抵抗値の変化を緩やかになる。
【発明の効果】
【００１３】
本発明の記憶素子または記憶装置によれば、抵抗変化層よりも抵抗値が高いイオン源層を設けるようにしたので、第１電極および第２電極を介して所定の電圧パルスあるいは電流パルスを印加した際の低抵抗部（伝導パス）の形成速度が抑えられ、抵抗変化の速度が緩和される。これにより印加電圧による抵抗変化層内の抵抗変化の制御性を高めることが可能となる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施の形態に係る記憶素子の構成を表す断面図である。
【図２】図１の記憶素子を用いたメモリセルアレイの構成を表す断面図である。
【図３】同じくメモリセルアレイの平面図である。
【図４】本発明の変形例に係る記憶素子の構成を表す断面図である。
【図５】実施例１の組成を表すＴＥＭ像である。
【図６】実施例に係る電流電圧特性を表す図である。
【図７】同じく実施例および比較例に係る電流電圧特性を表す図である。
【図８】ＣｕＺｒの含有量と抵抗値の関係を表す特性図である。
【図９】従来例に係る電流電圧特性を表す図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態について、以下の順に図面を参照しつつ説明する。
［実施の形態］
（１）記憶素子（記憶層がイオン源層と抵抗変化層とからなる記憶素子）
（２）記憶装置
［変形例］
（記憶層として抵抗変化層と第１電極との間に酸化層を有する記憶素子）
［実施例］
【００１６】
［実施の形態］
（記憶素子）
図１は、本発明の一実施の形態に係る記憶素子１の断面構成図である。この記憶素子１は、下部電極１０（第１電極）、記憶層２０および上部電極３０（第２電極）をこの順に有するものである。
【００１７】
下部電極１０は、例えば、後述（図２）のようにＣＭＯＳ（Complementary Metal Oxide Semiconductor）回路が形成されたシリコン基板４１上に設けられ、ＣＭＯＳ回路部分との接続部となっている。この下部電極１０は、半導体プロセスに用いられる配線材料、例えば、タングステン（Ｗ），窒化タングステン（ＷＮ），銅（Ｃｕ），アルミニウム（Ａｌ），モリブデン（Ｍｏ），タンタル（Ｔａ）およびシリサイド等により構成されている。下部電極１０がＣｕ等の電界でイオン伝導が生じる可能性のある材料により構成されている場合にはＣｕ等よりなる下部電極１０の表面を、Ｗ，ＷＮ，窒化チタン（ＴｉＮ），窒化タンタル（ＴａＮ）等のイオン伝導や熱拡散しにくい材料で被覆するようにしてもよい。また、後述のイオン源層２１にＡｌが含まれている場合には、Ａｌよりもイオン化しにくい材料、例えばクロム（Ｃｒ），Ｗ，コバルト（Ｃｏ），Ｓｉ，金（Ａｕ），パラジウム（Ｐｄ），Ｍｏ，イリジウム（Ｉｒ），チタン（Ｔｉ）等の少なくとも１種を含んだ金属膜や、これらの酸化膜または窒化膜を用いることが好ましい。
【００１８】
記憶層２０はイオン源層２１および抵抗変化層２２により構成されている。イオン源層２１は、抵抗変化層２２に拡散する可動イオン（陽イオンおよび陰イオン）となる元素を含む。陽イオン化可能な元素としては、例えばＣｕ，Ａｌ，ゲルマニウム（Ｇｅ）および亜鉛（Ｚｎ）などの金属元素を１種あるいは２種以上を含む。また、陰イオン化するイオン導電材料としては、酸素（Ｏ）またはテルル（Ｔｅ），硫黄（Ｓ）およびセレン（Ｓｅ）等のカルコゲン元素を少なくとも１種以上含む。イオン源層２１は上部電極３０側にあり、ここでは上部電極３０に接して設けられている。金属元素とカルコゲン元素とは結合し、金属カルコゲナイド層を形成している。この金属カルコゲナイド層は、主に非晶質構造を有し、イオン供給源としての役割を果たすものである。本実施の記憶素子１では、イオン源層２１の抵抗値は初期状態または消去状態の抵抗変化層２２よりも高くなっている。
【００１９】
陽イオン化可能な金属元素は、書き込み動作時にカソード電極上で還元されて金属状態の伝導パス（フィラメント）を形成するため、上記カルコゲン元素が含まれるイオン源層２１中において金属状態で存在することが可能な化学的に安定な元素が好ましい。このような金属元素としては、上記金属元素のほかに、例えば周期律表上の４Ａ，５Ａ，６Ａ族の遷移金属、すなわちＴｉ，ジルコニウム（Ｚｒ），ハフニウム（Ｈｆ），バナジウム（Ｖ），ニオブ（Ｎｂ），Ｔａ，Ｃｒ，ＭｏおよびＷが挙げられる。これら元素のうちの１種あるいは２種以上を用いることができる。この他に、銀（Ａｇ）およびＳｉなどをイオン源層２１の添加元素として用いるようにしてもよい。また、後述する抵抗変化層２２よりも高い抵抗値を示すようにＴｅ等のカルコゲン元素やＧｅ，Ｓｉを多く含むことが好ましい。
【００２０】
また、イオン源層２１に後述する抵抗変化層２２に含まれるＴｅと反応しやすい金属元素（Ｍ）を用いてＴｅ／イオン源層（金属元素Ｍを含む）という積層構造にしておくと、成膜後の加熱処理により、ＭＴｅ／イオン源層２１という構造に安定化する。Ｔｅと反応しやすい元素としては、例えばＡｌやマグネシウム（Ｍｇ）が挙げられる。
【００２１】
このようなイオン源層２１の具体的な材料としては、例えば、ＺｒＴｅＡｌ，ＴｉＴｅＡｌ，ＣｒＴｅＡｌ，ＷＴｅＡｌおよびＴａＴｅＡｌが挙げられる。また、例えば、ＺｒＴｅＡｌに対して、Ｃｕを添加したＣｕＺｒＴｅＡｌ，さらにＧｅを添加したＣｕＺｒＴｅＡｌＧｅ，更に、添加元素を加えたＣｕＺｒＴｅＡｌＳｉＧｅとしてもよい。あるいは、Ａｌの他にＭｇを用いたＺｒＴｅＭｇとしてもよい。イオン化する金属元素としては、Ｚｒの代わりに、ＴｉやＴａなどの他の遷移金属元素を選択した場合でも同様な添加元素を用いることは可能であり、例えばＴａＴｅＡｌＧｅなどとすることも可能である。更に、イオン導電材料としては、Ｔｅ以外に硫黄（Ｓ）やセレン（Ｓｅ）、あるいはヨウ素（Ｉ）を用いてもよく、具体的にはＺｒＳＡｌ，ＺｒＳｅＡｌ，ＺｅＩＡｌ，ＣｕＧｅＴｅＡｌ等を用いてもよい。また、必ずしもＡｌを含んでいる必要はなく、ＣｕＧｅＴｅＺｒ等を用いてもよい。
【００２２】
なお、イオン源層２１には、記憶層２０における高温熱処理時の膜剥がれを抑止するなどの目的で、その他の元素が添加されていてもよい。例えば、シリコン（Ｓｉ）は、保持特性の向上も同時に期待できる添加元素であり、イオン源層２１にＺｒと共に添加することが好ましい。但し、Ｓｉ添加量が少な過ぎると膜剥がれ防止効果を期待できなくなるのに対し、多過ぎると良好なメモリ動作特性が得られない。このため、イオン源層２１中のＳｉの含有量は１０〜４５原子％程度の範囲内であることが好ましい。
【００２３】
抵抗変化層２２は下部電極１０側にあり、ここでは下部電極１０に接して設けられている。この抵抗変化層２２は電気伝導上のバリアとしての機能を有している。また、イオン源層２１と比較して抵抗値は低く、下部電極１０と上部電極３０との間に所定の電圧を印加した場合にその抵抗値は変化する。本実施の形態では、この抵抗変化層２２は、陰イオン成分として挙動するＴｅを主成分とする化合物から構成されている。このような化合物としては、例えばＡｌＴｅ，ＭｇＴｅまたはＺｎＴｅなどが挙げられる。このＴｅを含有する化合物の組成は、例えばＡｌＴｅでは後述する理由によりＡｌの含有量は２０原子％以上６０原子％以下であることが好ましい。また、抵抗変化層２２の初期抵抗値は１ＭΩ以上であることが好ましい。このことから低抵抗状態における抵抗値は数１００ｋΩ以下であることが好ましい。微細化した抵抗変化型メモリの抵抗状態を高速に読み出すためには、できる限り低抵抗状態の抵抗値を低くすることが好ましい。しかし２０〜５０μＡ，２Ｖの条件で書き込んだ場合の抵抗値は４０〜１００ｋΩであるので、メモリの初期抵抗値はこの値より高いことが前提となる。更に１桁の抵抗分離幅を考慮すると、上記抵抗値が適当と考えられる。なお、抵抗変化層２２の材料は上記Ｔｅを含む材料に限らず、従来用いられているＧａＯｘ，ＡｌＯｘなどの酸化物を用いてもよい。
【００２４】
上部電極３０は、下部電極１０と同様に公知の半導体配線材料を用いることができるが、ポストアニールを経てもイオン源層２１と反応しない安定な材料が好ましい。
【００２５】
本実施の形態の記憶素子１では、図示しない電源回路（パルス印加手段）から下部電極１０および上部電極３０を介して電圧パルスあるいは電流パルスを印加すると、記憶層２０の電気的特性（抵抗値）が変化するものであり、これにより情報の書き込み，消去，更に読み出しが行われる。以下、その動作を具体的に説明する。
【００２６】
まず、上部電極３０が例えば正電位、下部電極１０側が負電位となるようにして記憶素子１に対して正電圧を印加する。これによりイオン源層２１に含まれる金属元素がイオン化して抵抗変化層２２に拡散し、下部電極１０側で電子と結合して析出する。その結果，下部電極１０と記憶層２０の界面に金属状態に還元された低抵抗の金属元素の伝導パス（フィラメント）が形成される。若しくは、イオン化した金属元素は、抵抗変化層２２中に留まり不純物準位を形成する。これにより抵抗変化層２２中に伝導パスが形成されて記憶層２０の抵抗値が低くなり、初期状態の抵抗値（高抵抗状態）よりも低い抵抗値（低抵抗状態）へ変化する。
【００２７】
その後、正電圧を除去して記憶素子１にかかる電圧をなくしても、低抵抗状態が保持される。これにより情報が書き込まれたことになる。一度だけ書き込みが可能な記憶装置、いわゆる、ＰＲＯＭ（Programmable Read Only Memory）に用いる場合には、前記の記録過程のみで記録は完結する。一方、消去が可能な記憶装置、すなわち、ＲＡＭ（Random Access Memory）あるいはＥＥＰＲＯＭ（Electronically Erasable and Programmable Read Only Memory）等への応用には消去過程が必要であるが、消去過程においては、上部電極３０が例えば負電位、下部電極１０側が正電位になるように記憶素子１に対して負電圧を印加する。これにより、記憶層２０内に形成されていた伝導パスの金属元素がイオン化し、イオン源層２１に溶解、若しくはＴｅ等と結合してＣｕ2Ｔｅ、ＣｕＴｅ等の化合物を形成する。これにより、金属元素による伝導パスが消滅、または減少して抵抗値が高くなる。
【００２８】
その後、負電圧を除去して記憶素子１にかかる電圧をなくしても、抵抗値が高くなった状態で保持される。これにより書き込まれた情報を消去することが可能になる。このような過程を繰り返すことにより、記憶素子１に情報の書き込みと書き込まれた情報の消去を繰り返し行うことができる。
【００２９】
例えば、抵抗値の高い状態を「０」の情報に、抵抗値の低い状態を「１」の情報に、それぞれ対応させると、正電圧の印加による情報の記録過程で「０」から「１」に変え、負電圧の印加による情報の消去過程で「１」から「０」に変えることができる。なお、ここでは記憶素子を低抵抗化する動作および高抵抗化する動作をそれぞれ書き込み動作および消去動作に対応させたが、その対応関係は逆に定義してもよい。
【００３０】
記録データを復調するためには、初期の抵抗値と記録後の抵抗値との比は大きいほど好ましい。但し、抵抗変化層２２の抵抗値が大き過ぎる場合には、書き込み、つまり低抵抗化することが困難となり、書き込み閾値電圧が大きくなり過ぎることから、初期抵抗値は１ＧΩ以下に調整される。抵抗変化層２２の抵抗値は、例えば、抵抗変化層２２の厚みや含まれる陰イオンの量などにより制御することが可能である。
【００３１】
本実施の形態では、抵抗変化層２２がＴｅを主成分とする化合物により形成されているため、その低抵抗化時にイオン源層２１から拡散した金属元素が抵抗変化層２２中で安定化して低抵抗状態を保持しやすくなる。また、Ｔｅは、電気陰性度の高い酸化物や共有結合であるシリコン化合物に比べて金属元素との結合力が弱く、抵抗変化層２２中に拡散した金属元素が消去電圧の印加によってイオン源層２１へ移動しやすいために消去特性が向上する。なお、電気陰性度はカルコゲナイド化合物では、テルル＜セレン＜硫黄＜酸素の順で絶対値が高くなるため、抵抗変化層２２中に酸素が少ないほど、かつ、電気陰性度の低いカルコゲナイドを用いるほど改善効果が高いと言える。
【００３２】
更に、本実施の形態では、上述したように、イオン源層２１がＺｒ，Ａｌ，Ｇｅなどを含有することが好ましい。以下、その理由について説明する。
【００３３】
イオン源層２１中にＺｒが含まれている場合には、上述した銅（Ｃｕ）などの金属元素と共に、Ｚｒがイオン化元素として働き、ＺｒとＣｕなどの上述した金属元素との混在した伝導パスが形成される。Ｚｒは、書き込み動作時にカソード電極上で還元されると共に、書き込み後の低抵抗状態では金属状態のフィラメントを形成すると考えられる。Ｚｒが還元された金属フィラメントは、Ｓ，ＳｅおよびＴｅのカルコゲン元素を含むイオン源層２１中において比較的溶解しづらいため、一度書き込み状態、すなわち低抵抗状態になった場合には、Ｃｕなどの上述した金属元素単独の伝導パスの場合よりも低抵抗状態を保持しやすい。例えばＣｕは書き込み動作によって金属フィラメントとして形成される。但し、金属状態のＣｕはカルコゲン元素を含むイオン源層２１中において溶解しやすく、書き込み電圧パルスが印加されていない状態（データ保持状態）では、再びイオン化し高抵抗状態へと遷移してしまう。そのため十分なデータ保持性能が得られない。一方、Ｚｒと適量のＣｕを組み合わせることは、非晶質化を促進すると共に、イオン源層２１の微細構造を均一に保つため、抵抗値の保持性能の向上に寄与する。
【００３４】
また、消去時の高抵抗状態の保持に関しても、Ｚｒを含んでいる場合、例えばＺｒの伝導パスが形成され、再びイオン源層２１中にイオンとして溶解している場合には、Ｚｒは少なくともＣｕよりもイオン移動度が低いので温度が上昇しても、あるいは長期間の放置でも動きづらい。そのためカソード極上で金属状態での析出が起こりにくく、室温よりも高温状態で保持した場合や長時間にわたり保持した場合でも高抵抗状態を維持する。
【００３５】
更に、イオン源層２１にＡｌが含まれている場合には、消去動作により上部電極が負の電位にバイアスされた場合、固体電解質的に振舞うイオン源層２１とアノード極の界面において安定な酸化膜を形成することにより高抵抗状態（消去状態）を安定化する。加えて、抵抗変化層の自己再生の観点から繰り返し回数の増加にも寄与する。なお、Ａｌの他に同様の働きを示すＧｅなどを含んでもよい。
【００３６】
このように、イオン源層２１にＺｒ，Ａｌ，Ｇｅなどが含まれている場合には、従来の記憶素子に比して広範囲の抵抗値保持性能、書き込み・消去の高速動作性能が向上すると共に繰り返し回数が増加する。更に、例えば低抵抗から高抵抗へと変化させる際の消去電圧を調整して高抵抗状態と低抵抗状態との間の中間的な状態を作り出せば、その状態を安定して保持することができる。よって、２値だけでなく多値のメモリを実現することが可能となる。なお、高抵抗から低抵抗へと変化させる際の書き込み電流を変更して析出する原子の量を調整することによっても中間的な状態を作り出すことが可能である。
【００３７】
ところで、このような電圧を印加する書き込み・消去動作特性と、抵抗値の保持特性と、繰り返し動作回数といったメモリ動作上の重要な諸特性は、Ｚｒ，ＣｕおよびＡｌ、更にはＧｅの添加量によって異なる。
【００３８】
例えば、Ｚｒはその含有量が多過ぎると、イオン源層２１の抵抗値が下がり過ぎてイオン源層２１に有効な電圧が印加できない、若しくはカルコゲナイド層中にＺｒを溶解することが困難となる。そのため、特に消去がしづらくなり、Ｚｒ添加量に応じて消去の閾値電圧が上昇していき、更に多過ぎる場合には書き込み、つまり低抵抗化も困難となる。一方、Ｚｒ添加量が少な過ぎると、前述のような広範囲の抵抗値の保持特性を向上させる効果が少なくなる。従って、イオン源層２１中のＺｒの含有量は７．５以上であることが好ましく、更に好ましくは２６原子％以下である。
【００３９】
また、Ｃｕは適量をイオン源層２１に添加した場合、非晶質化を促進するものの、多過ぎると金属状態のＣｕはカルコゲン元素を含むイオン源層２１中での安定性が十分でないことから書き込み保持特性が悪化したり、書き込み動作の高速性に悪影響が見られる。その一方で、ＺｒとＣｕの組み合わせは、非晶質を形成しやすく、イオン源層２１の微細構造を均一に保つという効果を有する。これにより、繰り返し動作によるイオン源層２１中の材料成分の不均一化を防ぐため、繰り返し回数が増加すると共に保持特性も向上する。上述した範囲内で十分にＺｒ量を含有している場合は、Ｃｕの伝導パスがイオン源層２１中に再溶解したとしても、金属ジルコニウム（Ｚｒ）による伝導パスが残存していると考えられるため書き込み保持特性への影響はみられない。また、おそらくは乖離してイオン化した状態の陽イオンと陰イオンの電荷量の当量関係が守られていればよいため、Ｃｕの好ましい添加量は、イオンの電荷の当量比が、
｛（Ｚｒ最大イオン価数×モル数または原子％）＋（Ｃｕイオン価数×モル数または原子％）｝／（カルコゲン元素のイオン価数×モル数または原子％) ＝０．５〜１．５
の範囲内であればよいと考えられる。
【００４０】
但し、記憶素子１の特性は実質的にはＺｒとＴｅの組成比に依存している。そのため、ＺｒとＴｅの組成比は、
Ｚｒ組成比（原子％）／Ｔｅ組成比（原子％）＝０．２〜０．７４
の範囲にあることが望ましい。これについては必ずしも明らかではないが、Ｚｒに比べてＣｕの乖離度が低いこと、イオン源層２１の抵抗値がＺｒとＴｅの組成比によって決まることから、上記の範囲にある場合に限り好適な抵抗値が得られるため、記憶素子１に印加したバイアス電圧が抵抗変化層２２の部分に有効に印加されることによると考えられる。
【００４１】
上記の範囲からずれる場合、例えば、当量比が大き過ぎる場合は、陽イオンと陰イオンの釣り合いが取れずに、存在する金属元素のうち、イオン化しない元素の量が増大する。そのために消去動作の際に書き込み動作で生じた伝導パスが効率的に除去されにくいと考えられる。同様に、当量比が小さ過ぎて陰イオン元素が過剰に存在する場合には、書き込み動作で生じた金属状態の伝導パスが金属状態で存在しづらくなるために、書き込み状態の保持性能が低下すると考えられる。
【００４２】
また、Ａｌの含有量が多過ぎると、Ａｌイオンの移動が生じやすくなり、Ａｌイオンの還元によって書き込み状態が作られてしまう。Ａｌはカルコゲナイドの固体電解質中で金属状態の安定性が低いので、低抵抗な書き込み状態の保持性能が低下する。一方、Ａｌ量が少な過ぎると、消去動作そのものや高抵抗領域の保持特性を向上させる効果が低くなり、繰り返し回数が減少する。従って、イオン源層２１中のＡｌの含有量は３０原子％以上であることが好ましく、更に好ましくは５０原子％以下である。
【００４３】
Ｇｅは必ずしも含まれていなくともよいが、Ｇｅ含有量が多過ぎる場合には書き込み保持特性が劣化することから、Ｇｅを添加する場合の含有量は１５原子％以下であることが好ましい。
【００４４】
以下、本実施の形態の記憶素子１０の製造方法について説明する。
【００４５】
まず、選択トランジスタ等のＣＭＯＳ回路が形成された基板上に、例えばＴｉＮよりなる下部電極１０を形成する。その後、必要であれば逆スパッタ等で、下部電極１０の表面上の酸化物等を除去する。続いて、抵抗変化層２２、イオン源層２１および上電極３０までを各層の材料に適応した組成からなるターゲットを用いてスパッタリング装置内で、各ターゲットを交換することにより、各層を連続して成膜する。電極径は５０−３００ｎｍφである。合金膜は構成元素のターゲットを用いて同時成膜する。
【００４６】
上部電極３０まで成膜したのち、上部電極３０に接続する配線層（図示せず）を形成し、全ての記憶素子１と共通電位を得るためのコンタクト部を接続する。そののち、積層膜にポストアニール処理を施す。以上により図１に示した記憶素子１が完成する。
【００４７】
この記憶素子１では、上述のように上部電極３０および下部電極１０にそれぞれ正電位または負電位になるように電圧を印加することによって下部電極１０と抵抗変化層２２の界面に伝導パスが形成される。これにより抵抗変化層２２の抵抗値が低くなり、書き込みが行われる。次に、上部電極３０および下部電極１０の各々に書き込み時とは逆極性の電圧を印加する。これにより抵抗変化層２２内に形成された伝導パスの金属元素が再びイオン化してイオン源層２１に溶解することによって抵抗変化層２２の抵抗値が上昇し、消去が行われる。
【００４８】
図９は動作電圧印加時においてイオン源層２１よりも抵抗変化層２２の抵抗値が高い従来の記憶素子の電流電圧特性を表したものである。この記憶素子は下部電極にＷ、抵抗変化層にＧｄＯｘ、イオン源層にＣｕＴｅ−Ｂａｓｅｄ、上部電極にＺｒを用いたものであり、陽イオン（ここではＣｕ）が下部電極側に移動することによって伝導パスを形成するフィラメント型の記憶素子である。このような記憶素子の抵抗変化は、ある電圧（ここでは＋１Ｖおよび−０．５Ｖ）において急激な電流の増減、即ち抵抗の増減が起こる。このような記憶素子では抵抗変化層の抵抗を印加電圧によって制御することは難しく、安定動作を望みにくいという問題があった。
【００４９】
これに対して、本実施の形態の記憶素子１では、抵抗変化層２２よりも抵抗値が高いイオン源層２１を設けるようにしたので、上述のように抵抗変化の緩やかな非フィラメント型に近い抵抗変化をとるようになる。即ち、抵抗変化層２２の急激な抵抗値の変化が抑えられ、後述する実施例（例えば、図７参照）にも示したように印加電圧による抵抗値の変化が緩やかになる。
【００５０】
上記のような抵抗値の違いによる伝導形態の変化は電気化学反応論における反応律速および拡散律速の論議を適用することによって説明が可能である。まず、反応律速とは電気化学反応速度が拡散による反応物質の供給速度よりも遅く、全体の反応速度が電気化学反応速度とほぼ等しい状態のことをいう。拡散律速とは電気化学反応速度が拡散による反応物質供給速度より速く、全体の反応速度が拡散律速によって決まる状態のことをいう。フィラメント型の抵抗変化は拡散律速、非フィラメント型の抵抗変化は反応律速であると考えられる。
【００５１】
下部電極と上部電極との間に抵抗変化する記憶層が設けられた記憶素子では、電気化学反応が起きる領域は下部電極近傍である。イオン源層よりも抵抗変化層の抵抗が高い従来のフィラメント型の記憶素子では、電圧は抵抗が高い抵抗変化層に集中する。下部電極付近に電圧が集中すると、ほとんど全ての電圧が電気化学反応に費やされ固体電解質中にイオン導電体を拡散するための電圧が不足し拡散律速となる。拡散律速の場合は下部電極付近に可動イオンが近付いた瞬間に電気化学反応が発生しイオンが析出またはインターカレーション反応が発生し抵抗変化層にイオンが進入するため、最も反応しやすい部分、即ち下部電極に反応が集中する。このため反応速度は制御することが難しく、図９に示したように瞬時に抵抗変化する。
【００５２】
これに対して、抵抗変化層２２よりもイオン源層２１の抵抗を高くした本実施の形態の記憶素子１では、化学反応が起こる領域はフィラメント型と同じく下部電極近傍であるが、イオン源層２１は抵抗変化層２２より抵抗が高いため下部電極１０付近に電圧が集中しない。そのため電圧のほとんどがイオン源層２１に印加され、下部電極１０側への可動イオンの移動が促進される。一方、抵抗変化層２２に印加される電圧は低く下部電極１０近傍での電気化学反応はゆっくりと進行するため、下部電極１０全体で電気化学反応が進行する。従って、抵抗変化が緩やかな非フィラメント型の抵抗変化を示すようになる。
【００５３】
以上のように本実施の形態の記憶素子１では、イオン源層２１の抵抗値を抵抗変化層２２よりも高くしたので、抵抗変化層２２の抵抗変化の速度を緩和することができる。即ち、印加電圧による抵抗変化層２２内の抵抗変化の制御性を高めることが可能となる。これにより多値化も可能となる。なお、非フィラメント型とフィラメント型と呼ばれる現象は各層の抵抗値の比を操作することによって連続的に制御することができる。即ち、フィラメントの径を制御することも可能となる。また、本実施の形態では可動イオンとして陽イオンを用いる記憶素子１を例に説明したが、これに限らず陰イオンを用いるＲｅＲＡＭにも適用することができる。
【００５４】
また、イオン源層２１にＺｒ，Ａｌ，Ｇｅなどが含まれているので、データ保持特性に優れている。また、微細化していった場合に、トランジスタの電流駆動力が小さくなった場合においても、情報の保持が可能である。従って、この記憶素子１を用いて記憶装置を構成することにより高密度化および小型化を図ることができる。
【００５５】
［記憶装置］
上記記憶素子１を多数、例えば列状やマトリクス状に配列することにより、記憶装置（メモリ）を構成することができる。このとき、各記憶素子１に、必要に応じて、素子選択用のＭＯＳトランジスタ、或いはダイオードを接続してメモリセルを構成し、更に、配線を介して、センスアンプ、アドレスデコーダ、書き込み・消去・読み出し回路等に接続すればよい。
【００５６】
図２および図３は多数の記憶素子１をマトリクス状に配置した記憶装置（メモリセルアレイ）の一例を表したものであり、図２は断面構成、図３は平面構成をそれぞれ表している。このメモリセルアレイでは、各記憶素子１に対して、その下部電極１０側に接続される配線と、その上部電極３０側に接続される配線とを交差するよう設け、例えばこれら配線の交差点付近に各記憶素子１が配置されている。
【００５７】
各記憶素子１は、抵抗変化層２２、イオン源層２１および上部電極３０の各層を共有している。すなわち、抵抗変化層２２、イオン源層２１および上部電極３０それぞれは各記憶素子１に共通の層（同一層）により構成されている。上部電極３０は、隣接セルに対して共通のプレート電極ＰＬとなっている。
【００５８】
一方、下部電極１０は、メモリセル毎に個別に設けられることにより、隣接セル間で電気的に分離されており、各下部電極１０に対応した位置に各メモリセルの記憶素子１が規定される。下部電極１０は各々対応するセル選択用のＭＯＳトランジスタＴｒに接続されており、各記憶素子１はこのＭＯＳトランジスタＴｒの上方に設けられている。
【００５９】
ＭＯＳトランジスタＴｒは、基板４１内の素子分離層４２により分離された領域に形成されたソース／ドレイン領域４３とゲート電極４４とにより構成されている。ゲート電極４４の壁面にはサイドウォール絶縁層が形成されている。ゲート電極４４は、記憶素子１の一方のアドレス配線であるワード線ＷＬを兼ねている。ＭＯＳトランジスタＴｒのソース／ドレイン領域４３の一方と、記憶素子１の下部電極１０とが、プラグ層４５、金属配線層４６およびプラグ層４７を介して電気的に接続されている。ＭＯＳトランジスタＴｒのソース／ドレイン領域４３の他方は、プラグ層４５を介して金属配線層４６に接続されている。金属配線層４６は、記憶素子１の他方のアドレス配線であるビット線ＢＬ（図３参照）に接続されている。なお、図３においては、ＭＯＳトランジスタＴｒのアクティブ領域４８を鎖線で示しており、コンタクト部５１は記憶素子１の下部電極１０、コンタクト部５２はビット線ＢＬにそれぞれ接続されている。
【００６０】
このメモリセルアレイでは、ワード線ＷＬによりＭＯＳトランジスタＴｒのゲートをオン状態として、ビット線ＢＬに電圧を印加すると、ＭＯＳトランジスタＴｒのソース／ドレインを介して、選択されたメモリセルの下部電極１０に電圧が印加される。ここで、下部電極１０に印加された電圧の極性が、上部電極３０（プレート電極ＰＬ）の電位に比して負電位である場合には、上述のように記憶素子１の抵抗値が低抵抗状態へと遷移する。これにより選択されたメモリセルに情報が書き込まれる。次に、下部電極１０に、上部電極３０（プレート電極ＰＬ）の電位に比して正電位の電圧を印加すると、記憶素子１の抵抗値が再び高抵抗状態へと遷移する。これにより選択されたメモリセルに書き込まれた情報が消去される。書き込まれた情報の読み出しを行うには、例えば、ＭＯＳトランジスタＴｒによりメモリセルを選択し、そのセルに対して所定の電圧または電流を印加する。このときの記憶素子１の抵抗状態により異なる電流または電圧を、ビット線ＢＬあるいはプレート電極ＰＬの先に接続されたセンスアンプ等を介して検出する。なお、選択したメモリセルに対して印加する電圧または電流は、記憶素子１の抵抗値の状態が遷移する電圧等の閾値よりも小さくする。
【００６１】
本実施の形態の記憶装置では、上述のように各種のメモリ装置に適用することができる。例えば、一度だけ書き込みが可能なＰＲＯＭ、電気的に消去が可能なＥＥＰＲＯＭ、或いは、高速に書き込み・消去・再生が可能な、いわゆるＲＡＭ等、いずれのメモリ形態でも適用することが可能である。
【００６２】
［変形例］
次に、上記実施の形態の変形例に係る記憶素子２について説明する。図４は記憶素子２の断面構成を表すものである。なお、記憶素子２について説明するが、上記実施の形態と同一構成部分については同一符号を付してその説明は省略する。この記憶素子３は、下部電極１０（第１電極）、記憶層６０および上部電極３０（第２電極）をこの順に有するものである。
【００６３】
記憶層６０は、上記イオン源層２１と同様の組成のイオン源層６１と、抵抗変化層６２と、下部電極１０をプラズマ酸化等を用いて酸化することにより形成された酸化層６３とにより構成されている。
【００６４】
本変形例の記憶素子２では、抵抗変化層６２と下部電極１０との間に酸化層６３を設けるようにしたので、上記実施の形態の効果に加えて下部電極の陽極酸化が抑制されるという効果を奏する。
【００６５】
［実施例］
以下、本発明の具体的な実施例について説明する。
【００６６】
（実施例１〜４，比較例１）
上記実施の形態と同様にして図１および図４に示した記憶素子１，２を作製した。まず、ＴｉＮよりなる下部電極１０を形成しプラズマ酸化したのち、下部電極１０上にスパッタリング装置を用いて記録層２０，６０および上部電極３０を形成した。電極径は５０〜３００ｎｍφとした。また、合金からなる層は、構成元素のターゲットを用いて同時に成膜した。続いて、上部電極３０の表面に対してエッチングを行い、中間電位（Ｖｄｄ／２）を与えるための外部回路接続用のコンタクト部分に接続されるように厚さ２００ｎｍの配線層（Ａｌ層）を形成した。そののち、ポストアニール処理として真空熱処理炉において、２時間、２００℃の加熱処理を施した。このようにして、図２および図３に示したメモリセルアレイを作製して組成および膜厚の異なる実施例１〜４および比較例１とした。これら実施例１〜４および比較例１において、−２Ｖ〜＋２Ｖ程度の電圧を印加して各電圧における抵抗値の変化を測定した電流電圧特性の図および抵抗電圧特性の図を図６（Ａ）〜（Ｃ）および図７（Ａ），（Ｂ）に示す。なお、図７（Ａ），（Ｂ）では抵抗電圧特性の図は省略している。また、以下に示した実施例１〜４および比較例１のイオン源層２１，６１および抵抗変化層２２，６２の組成は作製時に用いた組成である。実際のイオン源層２１，６１および抵抗変化層２２，６２の組成は、製造工程内で行われる加熱処理によってイオン源層２１，６１からＣｕ，ＺｒあるいはＡｌ等の可動イオンが抵抗変化層２２，６２内に拡散している。図５は加熱処理後の一例として実施例１の各層の組成を表すものである。また、ＴｉＮのプラズマ酸化では電極材料のＴｉとＴｅが反応を起こさないように行ったが、実際には低抵抗のＺｒＯｘまたはＴｉＯｘが形成されるだけで今回の特性には寄与しない。
【００６７】
実施例１〜４および比較例１における「下部電極／酸化層／抵抗変化層／イオン源層／上部電極」の組成および各膜厚は以下のとおりである。
（実施例１）ＴｉＮ／ＴｉＯｘ／Ｔｅ（３．５ｎｍ）／Ｃｕ１８Ｚｒ１９Ｔｅ５１Ｇｅ１２原子％（４５ｎｍ）／Ｗ
（実施例２）ＴｉＮ／ＴｉＯｘ／Ｔｅ（３．５ｎｍ）／Ｃｕ２０Ｔｅ３０Ｇｅ７Ａｌ４３原子％（４５ｎｍ）／Ｗ
（実施例３）ＴｉＮ／―／Ｔｅ（２ｎｍ）／Ｃｕ３．５Ｚｒ３．５Ｇｅ８Ｔｅ３５Ａｌ５０原子％（４５ｎｍ）／Ｗ
（実施例４）ＴｉＮ／ＴｉＯｘ／Ｔｅ（３．５ｎｍ）／Ｃｕ２Ｚｒ２Ｔｅ３７Ｇｅ８Ａｌ５１原子％（４５ｎｍ）／Ｗ
（比較例１）ＴｉＮ／ＴｉＯｘ／Ｔｅ（３．５ｎｍ）／Ｃｕ３．５Ｚｒ３．５Ｇｅ８Ｔｅ３５Ａｌ５０原子％（４５ｎｍ）／Ｗ
【００６８】
図６（Ａ）〜（Ｃ），図７（Ａ）では、従来の記憶素子の電流電圧特性を示した図７（Ｂ）と比較して閾電圧のない緩やかな抵抗変化がみられる。即ち、イオン源層２１，６１の抵抗値を抵抗変化層２２，６２よりも高くすることで、記憶素子１，２の印加電圧による抵抗値の制御性が向上したといえる。比較例１（図７（Ｂ））では、＋１Ｖおよび−１Ｖ付近で従来例と同様の急激な電流上昇（抵抗低下）および電流降下（抵抗上昇）がみられた。これは実施例３と比較してＴｅの膜厚を厚くしたことによる抵抗の上昇、即ち抵抗変化層２２の抵抗値の上昇によるものと考えられる。また、これは比較例１に対してイオン源層２１内の抵抗の低いＣｕとＺｒの比率を小さくした（合計７％から４％に減少）実施例４の抵抗変化が他の実施例と同様に緩やかなことからもわかる。これらのことから、印加電圧による抵抗変化の制御性を高めるためには、イオン源層２１，６１の材料構成よりもイオン源層２１，６１と抵抗変化層２２，６２との抵抗比率が重要であるといえる。
【００６９】
図８は、上記実施例１〜４において用いたＣｕ，Ｚｒ，Ｔｅ，ＧｅおよびＡｌを含むイオン源層２１，６１のＣｕおよびＺｒの含有量（原子％）を変化させた際のイオン源層２１，６１の抵抗の変化を表したものである。図８からわかるように、ＣｕＺｒの含有量が少なくなるとイオン源層２１，６１の抵抗値が増大していくことがわかる。また、この図８と実施例４と比較例１の組成と照らし合わせると、イオン源層２１，６１の抵抗値を高く、即ち抵抗変化層２２，６２とイオン源層２１，６１との抵抗値の差を大きくすることにより印加電圧による抵抗変化の制御性が向上することがわかる。
【００７０】
以上のことから、抵抗変化層２２，６２よりもイオン源層２１，６１の抵抗値を高くすることにより印加電圧による抵抗変化の制御性が向上することがわかる。なお、最適な構造としては特にイオン源層２１，６１にＺｒ等の遷移金属を用いることによってイオン源層のカルコゲナイド膜が安定化するので望ましい。また、Ａｌは可動イオンとしても機能するが、Ａｌ4Ｔｅ6を形成すると融点がＴｅよりも上昇するため、構造体として用いることもできる。更に、実施の形態等において陰イオンを形成するカルコゲナイド材料としてＴｅを用いたが、その他ＳあるいはＳｅを用いても構わない。但し、イオン源層２１，６１に含まれる陽イオンよりも動きにくいものが好ましい。
【００７１】
また、上記のように抵抗変化層２２，６２の印加電圧による抵抗変化の制御性は、反応律速と拡散律速の制御が重要となる。基本的には大きな電圧を印加すると反応速度が指数関数的に増大するのに対し、拡散速度は指数関数的には増大せず線形に近い。そのため、制御性を高めるためにはできる限り低い電圧でゆっくりと動作させることが望ましい。
【００７２】
以上、実施の形態および実施例を挙げて本発明を説明したが、本発明は、上記実施の形態および実施例に限定されるものではなく、種々変形することが可能である。
【００７３】
例えば、上記実施の形態および変形例では、記憶素子１，２およびメモリセルアレイの構成を具体的に挙げて説明したが、全ての層を備える必要はなく、また、他の層を更に備えていてもよい。
【００７４】
更に、例えば、上記実施の形態および実施例において説明した各層の材料、または成膜方法および成膜条件などは限定されるものではなく、他の材料としてもよく、または他の成膜方法としてもよい。例えば、イオン源層２１，６１には、上記組成比率を崩さない範囲で、他の遷移金属元素、例えばＴｉ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｃｒ，Ｍｏ，Ｗを添加してもよい。また、Ｃｕ，Ａｇまたは亜鉛Ｚｎ以外にも、ニッケル（Ｎｉ）などを添加してもよい。
【符号の説明】
【００７５】
１，２…記憶素子、１０…下部電極、２０，６０…記憶層、２１，６１…イオン源層、２２，６２…抵抗変化層、６３…酸化層、３０…上部電極、４１…半導体基板、４３…ソース／ドレイン領域、４４…ゲート電極、４５，４７…プラグ層、４６…金属配線層、４８…アクティブ領域、５１，５２…コンタクト部
【図１】
2012019042.tif 000003
【図２】
2012019042.tif 000004
【図３】
2012019042.tif 000005
【図４】
2012019042.tif 000006
【図５】
2012019042.tif 000007
【図６】
2012019042.tif 000008
【図７】
2012019042.tif 000009
【図８】
2012019042.tif 000010
【図９】
2012019042.tif 000011