(57)【要約】【課題】高いコストパフォーマンスを有する電気光学装置、及び電子機器を提供する。【解決手段】Ｎｃｈトランジスター８２と、外部接続用端子２３（２３ｂ）に接続されたＶＳＳ電源配線７５と、ＶＳＳ電源配線７５と異なる配線層に設けられた第１中継配線８５ｂと、を備え、Ｎｃｈトランジスター８２のソース８８ｄが第１中継配線８５ｂを介してＶＳＳ電源配線７５と接続されている。【選択図】図８
2012215743.tif 000002
【特許請求の範囲】
【請求項１】
周辺回路を構成するトランジスターと、
外部接続用端子に電気的に接続された定電位配線と、
前記定電位配線と同一の配線層に、前記トランジスターのソース又はドレインと電気的に接続された電極と、
前記定電位配線及び前記電極と異なる配線層に、当該定電位配線及び電極を電気的に接続する中継配線と、
を備えたことを特徴とする電気光学装置。
【請求項２】
請求項１に記載の電気光学装置であって、
複数の配線層を有し、
前記定電位配線と前記中継配線との間には、１つ以上の配線層を有することを特徴とする電気光学装置。
【請求項３】
請求項１又は請求項２に記載の電気光学装置であって、
前記トランジスターは、前記定電位配線が設けられた配線層と同じ配線層に設けられた前記電極を経由して接続されていることを特徴とする電気光学装置。
【請求項４】
請求項１乃至請求項３のいずれか一項に記載の電気光学装置であって、
前記トランジスターを含む静電気保護回路を備えたことを特徴とする電気光学装置。
【請求項５】
請求項１乃至請求項３のいずれか一項に記載の電気光学装置であって、
前記トランジスターを含むインバーター回路を備えたことを特徴とする電気光学装置。
【請求項６】
請求項１乃至請求項３のいずれか一項に記載の電気光学装置であって、
前記トランジスターを含むＮＡＮＤ回路を備えたことを特徴とする電気光学装置。
【請求項７】
請求項１乃至請求項６のいずれか一項に記載の電気光学装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置、及び電子機器に関する。
【背景技術】
【０００２】
上記電気光学装置として、例えば、画素電極をスイッチング制御する素子としてトランジスターを画素ごとに備えたアクティブマトリクス駆動方式の液晶装置がある。この液晶装置の製造方法としては、例えば、上記トランジスターを含む画素回路が形成された素子基板が複数面付けされた素子側マザー基板と、素子基板に対向配置される対向基板が同じく複数面付けされた対向側マザー基板とを液晶層を介して貼り合わせる。その後、上記一対のマザー基板を分断して個々の液晶装置を取り出す。
【０００３】
一方、上記液晶装置の組立や検査時において発生した静電気によって、周辺回路（信号線駆動回路や走査線駆動回路など）に含まれるトランジスターに過剰な電圧が印加され静電破壊されることがある。そこで、例えば、特許文献１に記載のように、周辺回路に繋がる部分に他の配線に比べて高抵抗なポリシリコンなどからなる高抵抗部分を設けることによって、液晶装置の静電気耐圧を向上させることができる方法が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−７５５０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記周辺回路だけでなく、電源と繋がる電源配線と接続されたトランジスターは、電源配線の平面的な面積が他の配線と比べて大きく電荷の帯電量が多いことから、電源配線などを形成する工程において、発生した静電気が電源配線を経由して該トランジスターに印加され、該トランジスターが静電破壊（例えば、ゲート絶縁膜）されるという課題があった。
【課題を解決するための手段】
【０００６】
本発明は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
【０００７】
［適用例１］本適用例に係る電気光学装置は、周辺回路を構成するトランジスターと、外部接続用端子に電気的に接続された定電位配線と、前記定電位配線と同一の配線層に、前記トランジスターのソース又はドレインと電気的に接続された電極と、前記定電位配線及び前記電極と異なる配線層に、当該定電位配線及び電極を電気的に接続する中継配線と、を備えたことを特徴とする。
【０００８】
この構成によれば、トランジスターのソース又はドレインが、定電位配線及び電極と異なる配線層に設けられた中継配線を介して定電位配線及び電極と接続されているので、トランジスターと直接繋がる配線の平面的な面積を、従来と比較して小さくすることができる。よって、トランジスターと直接繋がる配線に帯電する電荷を小さくすることが可能となり、製造過程において定電位配線に発生した静電気によってトランジスターが静電破壊されることを抑えることができる。なお、定電位配線とは、電気光学装置を駆動するための駆動電位や基準電位などが与えられる配線である。
【０００９】
［適用例２］上記適用例に係る電気光学装置において、複数の配線層を有し、前記定電位配線と前記中継配線との間には、１つ以上の配線層を有することが好ましい。
【００１０】
この構成によれば、中継配線が、中継配線と定電位配線との間に１つ以上の配線層を挟んで上層に設けられていることにより、中継配線より下層の配線やコンタクトホールなどを製造する際に、定電位配線に発生した静電気からトランジスターを保護することができる。
【００１１】
［適用例３］上記適用例に係る電気光学装置において、前記トランジスターは、前記定電位配線が設けられた配線層と同じ配線層に設けられた前記電極を経由して接続されていることが好ましい。
【００１２】
この構成によれば、トランジスターが電極を介して接続されているので、中継配線から直接コンタクトホールを介してトランジスターに接続する場合と比較して、コンタクトホールを深く設ける必要がなく、製造工程における負荷を軽減することができる。
【００１３】
［適用例４］上記適用例に係る電気光学装置において、前記トランジスターを含む静電気保護回路を備えたことが好ましい。
【００１４】
この構成によれば、トランジスターの静電破壊を防ぐことにより、静電気保護回路を正常に動作させることができる。
【００１５】
［適用例５］上記適用例に係る電気光学装置において、前記トランジスターを含むインバーター回路を備えたことが好ましい。
【００１６】
この構成によれば、トランジスターの静電破壊を防ぐことにより、インバーター回路を正常に動作させることができる。
【００１７】
［適用例６］上記適用例に係る電気光学装置において、前記トランジスターを含むＮＡＮＤ回路を備えたことが好ましい。
【００１８】
この構成によれば、トランジスターの静電破壊を防ぐことにより、ＮＡＮＤ回路を正常に動作させることができる。
【００１９】
［適用例７］本適用例に係る電子機器は、上記に記載の電気光学装置を備えたことを特徴とする。
【００２０】
この構成によれば、製造過程におけるトランジスターの静電破壊を防ぐことが可能となり、歩留まりよく製造可能な電気光学装置を備えているので、高いコストパフォーマンスを有する電子機器を提供することができる。
【図面の簡単な説明】
【００２１】
【図１】マザー基板の構成を示す模式平面図。
【図２】図１に示すマザー基板のＡ部を拡大して示す拡大平面図。
【図３】液晶装置の構造を示す模式平面図。
【図４】図３に示す液晶装置のＣ−Ｃ'線に沿う模式断面図。
【図５】液晶装置の電気的な構成を示す等価回路図。
【図６】第１実施形態の液晶装置の構造を示す模式断面図。
【図７】図２におけるマザー基板のＢ部の電気的な構成を示す等価回路図。
【図８】周辺回路の一部の構造を示す模式図であり、（ａ）は周辺回路の一部の構造を示す模式平面図、（ｂ）は周辺回路の一部の構造を示す模式断面図。
【図９】液晶装置を備えた電子機器の一例として液晶プロジェクターの構成を示す模式図。
【図１０】第２実施形態の電気光学装置としての液晶装置の構成を示す模式図であり、（ａ）は液晶装置の周辺回路の構造を示す模式平面図、（ｂ）は周辺回路の構造を示す模式断面図。
【図１１】周辺回路における接続方法の変形例を示す模式断面図。
【図１２】周辺回路の変形例を示す等価回路図。
【発明を実施するための形態】
【００２２】
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。
【００２３】
（第１実施形態）
＜マザー基板の構成＞
図１は、マザー基板の構成を示す模式平面図である。図２は、図１に示すマザー基板のＡ部を拡大して示す拡大平面図である。以下、マザー基板の構成を、図１及び図２を参照しながら説明する。
【００２４】
図１に示すように、マザー基板１００は、例えば、液晶装置１１（図３参照）を製造するために用いられるものであり、液晶装置１１を構成する一対の基板のうち一方の基板（例えば、素子基板）が複数個分、マトリクス状に面付けされる。マザー基板１００の大きさは、例えば、８インチである。マザー基板１００の厚みは、例えば、１．２ｍｍである。マザー基板１００の材質は、例えば、石英である。
【００２５】
なお、マザー基板１００は、平面的に円形であることに限定されず、円周の一部が切り欠かれたオリフラを有する形状であってもよい。
【００２６】
図２に示すように、各液晶装置１１には、表示領域１９の周辺に、周辺回路としての信号線駆動回路２２、走査線駆動回路２４、及び外部接続用端子２３が形成されている。信号線駆動回路２２及び走査線駆動回路２４と外部接続用端子２３とは、互いに信号配線２９によって、電気的に接続されている。以下、マザー基板１００に処理を施し、最終的に形成される液晶装置１１の構造について説明する。
【００２７】
＜電気光学装置の構成＞
図３は、電気光学装置としての液晶装置の構造を示す模式平面図である。図４は、図３に示す液晶装置のＣ−Ｃ'線に沿う模式断面図である。以下、液晶装置の構造を、図３及び図４を参照しながら説明する。
【００２８】
図３及び図４に示すように、液晶装置１１は、例えば、薄膜トランジスター（以下、「ＴＦＴ（Thin Film Transistor）素子」と称する。）を画素のスイッチング素子として用いたＴＦＴアクティブマトリクス方式の液晶装置である。液晶装置１１は、一対の基板を構成する素子基板２００と対向基板３００とが、平面視略矩形枠状のシール材１４を介して貼り合わされている。
【００２９】
素子基板２００を構成する第１基板１２及び対向基板３００を構成する第２基板１３は、例えば、ガラスや石英などの透光性材料から構成されている。液晶装置１１は、シール材１４に囲まれた領域内に液晶層１５が封入された構成になっている。なお、シール材１４には液晶を注入するための注入口１６が設けられ、注入口１６は封止材１７により封止されている。
【００３０】
液晶層１５としては、例えば、正の誘電率異方性を有する液晶材料が用いられる。液晶装置１１は、シール材１４の内周近傍に沿って遮光性材料からなる平面視矩形枠状の額縁遮光膜１８が第２基板１３に形成されており、この額縁遮光膜１８の内側の領域が表示領域１９となっている。
【００３１】
額縁遮光膜１８は、例えば、遮光性材料であるアルミ（Ａｌ）で形成されており、第２基板１３側の表示領域１９の外周を区画するように設けられている。
【００３２】
表示領域１９内には、画素領域２１がマトリクス状に設けられている。画素領域２１は、表示領域１９の最小表示単位となる１画素を構成している。シール材１４の外側の領域には、信号線駆動回路２２及び外部接続用端子２３が第１基板１２の一辺（図３における下側）に沿って形成されている。
【００３３】
また、シール材１４の内側の領域には、この一辺に隣接する二辺に沿って走査線駆動回路２４がそれぞれ形成されている。第１基板１２の残る一辺（図３における上側）には、検査回路２５が形成されている。第２基板１３側に形成された額縁遮光膜１８は、例えば、第１基板１２上に形成された走査線駆動回路２４及び検査回路２５に対向する位置（言い換えれば、平面的に重なる位置）に形成されている。
【００３４】
一方、対向基板３００の各角部（例えば、シール材１４のコーナー部の４箇所）には、素子基板２００と対向基板３００との間の電気的導通をとるための上下導通端子２６が配設されている。
【００３５】
また、図４に示すように、第１基板１２の液晶層１５側には、複数の画素電極２７が形成されており、これら画素電極２７を覆うように第１配向膜２８が形成されている。画素電極２７は、ＩＴＯ（Indium Tin Oxide）等の透明導電材料からなる導電膜である。
【００３６】
一方、第２基板１３の液晶層１５側には、格子状の遮光膜（ＢＭ：ブラックマトリクス）（図示せず）が形成され、その上に平面ベタ状の共通電極３１が形成されている。そして、共通電極３１上には、第２配向膜３２が形成されている。共通電極３１は、ＩＴＯ等の透明導電材料からなる導電膜である。
【００３７】
液晶装置１１は透過型であって、素子基板２００及び対向基板３００における光の入射側と出射側とにそれぞれ偏光板（図示せず）等が配置されて用いられる。なお、液晶装置１１の構成は、これに限定されず、反射型や半透過型の構成であってもよい。
【００３８】
図５は、液晶装置の電気的な構成を示す等価回路図である。以下、液晶装置の電気的な構成を、図５を参照しながら説明する。
【００３９】
図５に示すように、液晶装置１１は、表示領域１９を構成する複数の画素領域２１を有している。各画素領域２１には、それぞれ画素電極２７が配置されている。また、画素領域２１には、ＴＦＴ素子３３が形成されている。
【００４０】
ＴＦＴ素子３３は、画素電極２７へ通電制御を行うスイッチング素子である。ＴＦＴ素子３３のソース側には、信号線３４が電気的に接続されている。各信号線３４には、例えば、信号線駆動回路２２（図３参照）から画像信号Ｓ１，Ｓ２，…，Ｓｎが供給されるようになっている。
【００４１】
また、ＴＦＴ素子３３のゲート側には、走査線３５が電気的に接続されている。走査線３５には、例えば、走査線駆動回路２４（図３参照）から所定のタイミングでパルス的に走査信号Ｇ１，Ｇ２，…，Ｇｍが供給されるようになっている。また、ＴＦＴ素子３３のドレイン側には、画素電極２７が電気的に接続されている。
【００４２】
走査線３５から供給された走査信号Ｇ１，Ｇ２，…，Ｇｍにより、スイッチング素子であるＴＦＴ素子３３が一定期間だけオン状態となることで、信号線３４から供給された画像信号Ｓ１，Ｓ２，…，Ｓｎが、画素電極２７を介して画素領域２１に所定のタイミングで書き込まれるようになっている。
【００４３】
画素領域２１に書き込まれた所定レベルの画像信号Ｓ１，Ｓ２，…，Ｓｎは、画素電極２７と共通電極３１（図４参照）との間で形成される液晶容量で一定期間保持される。なお、保持された画像信号Ｓ１，Ｓ２，…，Ｓｎがリークするのを防止するために、画素電極２７と容量線３６との間に蓄積容量３７が形成されている。
【００４４】
このように、液晶層１５に電圧信号が印加されると、印加された電圧レベルにより、液晶分子の配向状態が変化する。これにより、液晶層１５に入射した光が変調されて、画像光が生成されるようになっている。
【００４５】
図６は、液晶装置の構造を示す模式断面図である。以下、液晶装置の構造を、図６を参照しながら説明する。なお、図６は、各構成要素の断面的な位置関係を示すものであり、明示可能な尺度で表されている。また、図６は、液晶装置を構成する素子基板及び対向基板のうち素子基板のみを示している。
【００４６】
図６に示すように、液晶装置１１は、素子基板２００と、図示しない対向基板３００とを有する。素子基板２００の第１基板１２上には、Ｔｉ（チタン）やＣｒ（クロム）等からなる下側遮光膜４１が形成されている。下側遮光膜４１は、平面的に格子状にパターニングされており、各画素領域２１の開口領域を規定している。第１基板１２及び下側遮光膜４１上には、シリコン酸化膜等からなる下地絶縁膜４２が形成されている。
【００４７】
下地絶縁膜４２上には、ＴＦＴ素子３３及び走査線３５等が形成されている。ＴＦＴ素子３３は、例えば、ＬＤＤ（Lightly Doped Drain）構造を有しており、ポリシリコン等からなる半導体層４３と、半導体層４３上に形成されたゲート絶縁膜４４と、ゲート絶縁膜４４上に形成されたポリシリコン膜等からなる走査線３５とを有する。上記したように、走査線３５は、ゲート電極として機能する。
【００４８】
半導体層４３は、チャネル領域４３ａと、低濃度ソース領域４３ｂと、低濃度ドレイン領域４３ｃと、高濃度ソース領域４３ｄと、高濃度ドレイン領域４３ｅとを備えている。チャネル領域４３ａは、走査線３５からの電界によりチャネルが形成される。ゲート絶縁膜４４上には、シリコン酸化膜等からなる第１層間絶縁膜４５が形成されている。
【００４９】
ＴＦＴ素子３３の高濃度ソース領域４３ｄは、第１層間絶縁膜４５上に形成された中継層４６と、コンタクトホール４７を介して電気的に接続されている。一方、高濃度ドレイン領域４３ｅは、中継層４６と同層に形成された中継層５１に、コンタクトホール５２を介して電気的に接続されている。
【００５０】
中継層４６は、第２層間絶縁膜５３上に形成された信号線３４と、コンタクトホール５４を介して電気的に接続されている。一方、中継層５１は、信号線３４と同層に形成された中継層５５に、コンタクトホール５６を介して電気的に接続されている。
【００５１】
中継層５５は、更に、コンタクトホール５６を介して、後述する容量電極５７と同層に設けられた中継層５８と電気的に接続されている。また中継層５８は、コンタクトホール５９を介して、画素電極２７と電気的に接続されている。即ち、ＴＦＴ素子３３の高濃度ドレイン領域４３ｅと画素電極２７とは、中継層５１、中継層５５、及び中継層５８を順に介して、電気的に中継接続されている。
【００５２】
信号線３４及び中継層５５の上層側には、第３層間絶縁膜６１を介して蓄積容量６２が形成されている。蓄積容量６２を液晶容量に並列に電気的に接続することで、画素電極２７の電圧を、実際に画像信号が印加されている時間よりも、例えば３桁も長い時間だけ保持することが可能となり、液晶素子の保持特性が改善されるため、高コントラスト比を有する液晶装置１１を実現することができる。
【００５３】
容量電極５７は、液晶容量に電気的に並列に接続された蓄積容量６２の片方の電極として機能すると共に、固定電位に保持されている。容量電極５７は、例えばＩＴＯ等の透明電極によって構成されている。このため、容量電極５７を、開口領域を含む表示領域１９に重なるように形成しても、開口領域における光透過率が低下することを抑えることができる。
【００５４】
容量電極５７上には、誘電体膜６３が形成されている。誘電体膜６３は、容量電極５７上を覆うようにベタ状に形成されている。尚、誘電体膜６３は透明な誘電性材料である窒化シリコン等で構成されるため、誘電体膜６３を、開口領域を含む表示領域１９に広く形成しても、開口領域における光透過率が低下することを抑えることができる。尚、誘電体膜６３の膜厚が薄いほうが、蓄積容量６２の容量値を高めるためにはより好ましい。
【００５５】
また容量電極５７上には、蓄積容量６２を画素間で分離するための容量分離膜６４が形成されている。蓄積容量６２の容量値は、容量分離膜６４の面積を増減させることによって、調整することができる。
【００５６】
容量分離膜６４上には、画素電極２７が形成されている。画素電極２７は、信号線３４及び走査線３５によってマトリクス状に区分けされた画素毎に、島状に形成されている。尚、ここでの図示は省略しているが、画素電極２７上には、液晶層１５（図４参照）に含まれる液晶分子の配向状態を規制するための第１配向膜２８（図４参照）が形成されている。
【００５７】
蓄積容量６２は、各々が透明な容量電極５７、誘電体膜６３及び画素電極２７によって構成されているため、開口領域を狭めることもなく、画素のうち開口領域が占める割合である開口率を低下させることもない。加えて、このような蓄積容量６２によれば、開口領域に蓄積容量６２を形成可能であるため、非開口領域にのみ蓄積容量を形成する場合に比べてその容量値を増大させることが可能である。
【００５８】
図示しないが、対向基板３００における第２基板１３の液晶層１５に面する側には、アルミニウム等からなるブラックマトリクス（ＢＭ）が形成されており、その上には、シリコン酸化膜（ＳｉＯ2）が形成されている。更に、シリコン酸化膜上には、透明な共通電極３１（図４参照）が全面に形成されており、ＩＴＯなどからなる共通電極３１を覆って第２配向膜３２（図４参照）が形成されている。
【００５９】
図７は、図２におけるマザー基板のＢ部（周辺回路）の電気的な構成を示す等価回路図である。図８は、周辺回路の一部の構造を示す模式図である。（ａ）は周辺回路の一部の構造を示す模式平面図であり、（ｂ）は周辺回路の一部の構造を示す模式断面図である。以下、周辺回路の構造を、図７及び図８を参照しながら説明する。
【００６０】
図７に示すように、液晶装置１１の周囲には、例えば、検査回路に用いられる静電気保護回路７１及びインバーター回路７２が設けられている。静電気保護回路７１は、Ｐｃｈトランジスター（ＰｃｈＴＦＴ）と、Ｎｃｈトランジスター（ＮｃｈＴＦＴ）とを有する。
【００６１】
Ｐｃｈトランジスターのソース及びゲートは、液晶装置１１を駆動するための駆動電位や基準電位などが与えられる定電位配線としてのＶＤＤ電源配線７３と接続されている。ドレインは、信号電位配線７４と接続されている。Ｎｃｈトランジスターのソース及びゲートは、定電位配線としてのＶＳＳ電源配線７５（ＧＮＤ）と接続されている。ドレインは、信号電位配線７４と接続されている。なお、信号電位配線７４は、信号端子２３ｃに接続されている。
【００６２】
インバーター回路７２も同様に、Ｐｃｈトランジスターと、Ｎｃｈトランジスターとを有する。Ｐｃｈトランジスターのソースは、ＶＤＤ電源配線７３と接続されている。ゲートは、信号電位配線７４と接続されている。Ｎｃｈトランジスターのソースは、ＶＳＳ電源配線７５（ＧＮＤ）と接続されている。ゲートは、信号電位配線７４と接続されている。
【００６３】
ＶＤＤ電源端子２３ａと接続されたＶＤＤ電源配線７３、及びＶＳＳ電源端子２３ｂと接続されたＶＳＳ電源配線７５は、他の配線と比べて平面的な面積が大きく電荷の帯電量が多い。よって、ＶＤＤ電源配線７３とトランジスター（例えば、静電気保護回路７１のＰｃｈトランジスター）との間、及びＶＳＳ電源配線７５とトランジスター（例えば、静電気保護回路７１のＮｃｈトランジスター）との間を、他の配線層の配線を介して接続することで、トランジスターと直接繋がる配線の平面的な面積を小さくすることが可能となり、配線に帯電する電荷を小さくすることができる。
【００６４】
これにより、製造過程においてＶＤＤ電源配線７３及びＶＳＳ電源配線７５で発生した静電気によって、例えば、トランジスターのゲート絶縁膜が静電破壊することを抑えることができる。以下、図８を参照しながら、静電気保護回路７１とインバーター回路７２とのうち静電気保護回路７１について、ＶＤＤ電源配線７３及びＶＳＳ電源配線７５との接続方法について説明する。
【００６５】
図８（ａ）に示すように、静電気保護回路７１は、Ｐｃｈトランジスター８１及びＮｃｈトランジスター８２と、ＶＤＤ電源配線７３及び電極としてのＶＤＤ接続配線８３と、ＶＳＳ電源配線７５及び電極としてのＶＳＳ接続配線８４とを有する。
【００６６】
ＶＤＤ電源配線７３及びＶＳＳ電源配線７５は、上記したように、外部接続用端子２３（ＶＤＤ電源端子２３ａ、ＶＳＳ電源端子２３ｂ）と繋がる電源配線であり、他の配線の平面的な面積と比較して大きな面積を有し、電荷の帯電量も他の配線と比較して多い。
【００６７】
Ｐｃｈトランジスター８１のソース８８ａ及びゲート８８ｂと接続されるＶＤＤ接続配線８３は、第１中継配線８５ａを介してＶＤＤ電源配線７３と電気的に接続されている。また、Ｎｃｈトランジスター８２のソース８８ｄ及びゲート８８ｅと接続されるＶＳＳ接続配線８４は、第１中継配線８５ｂを介してＶＳＳ電源配線７５と電気的に接続されている。なお、ソース８８ａ，８８ｄ及びドレイン８８ｃ，８８ｆは、例えば、ポリシリコンからなる半導体層８６（８６ａ，８６ｂ）の一部を構成している。
【００６８】
Ｎｃｈトランジスター８２を例に具体的に説明する。図８（ｂ）に示すように、例えば、ＶＳＳ電源配線７５は、ＶＳＳ電源配線７５と配線層が異なる配線層（第２層間絶縁膜５３上）に設けられた第１中継配線８５ｂと、ＶＳＳ電源配線７５と同層に設けられたＶＳＳ接続配線８４とを介して、Ｎｃｈトランジスター８２（半導体層８６ｂ）と電気的に接続されている。なお、上記した配線は、各コンタクトホール８７ａ，８７ｂ，８７ｃによって接続されている。
【００６９】
つまり、製造過程において、ＶＳＳ電源配線７５とＮｃｈトランジスター８２とは、電気的に接続されていない。よって、配線やコンタクトホールなどを形成する際、配線の平面的な面積が大きいＶＳＳ電源配線７５からＮｃｈトランジスター８２に静電気が流れることを防ぐことが可能となり、Ｎｃｈトランジスター８２が静電破壊することを防ぐことができる。
【００７０】
また、ＶＳＳ電源配線７５とＮｃｈトランジスター８２とは、後の製造工程において、第１中継配線８５ｂ及びＶＳＳ接続配線８４を介して電気的に接続されることになるので、静電気保護回路７１として正常に動作させることができる。
【００７１】
また、ＶＳＳ電源配線７５、ＶＳＳ接続配線８４、第１中継配線８５ｂは、アルミニウムなどの低抵抗材料が用いられるので、配線抵抗を著しく低下させることなく、静電気保護回路７１の特性が低下することを抑えることができる。
【００７２】
なお、静電気保護回路７１のＰｃｈトランジスター８１、また、インバーター回路７２についても、上記した配線構造を適用することにより、同様の効果を得ることができる。
【００７３】
＜電子機器の構成＞
図９は、上記した液晶装置を備えた電子機器の一例として液晶プロジェクターの構成を示す模式図である。以下、液晶装置を備えた液晶プロジェクターの構成を、図９を参照しながら説明する。
【００７４】
図９に示すように、液晶プロジェクター９０１は、上記した液晶装置１１が採用された液晶モジュールを３つ配置し、それぞれＲＧＢ用のライトバルブ９１１Ｒ，９１１Ｇ，９１１Ｂとして用いた構造となっている。
【００７５】
詳しくは、メタルハイドロランプ等の白色光源のランプユニット９１２から投射光が発せられると、３枚のミラー９１３及び２枚のダイクロイックミラー９１４によって、ＲＧＢの三原色に対応する光成分Ｒ，Ｇ，Ｂに分けられ、各色に対応するライトバルブ９１１Ｒ，９１１Ｇ，９１１Ｂにそれぞれ導かれる。特に光成分Ｂは、長い光路による光損失を防ぐために、入射レンズ９１５、リレーレンズ９１６、出射レンズ９１７からなるリレーレンズ系９１８を介して導かれる。
【００７６】
ライトバルブ９１１Ｒ，９１１Ｇ，９１１Ｂによりそれぞれ変調された三原色に対応する光成分Ｒ，Ｇ，Ｂは、ダイクロイックプリズム９１９により再度合成された後、投射レンズ９２０を介して、スクリーン９２１にカラー画像として投射される。
【００７７】
なお、上記したように、３つの液晶モジュールを配置した液晶プロジェクター９０１に限定されず、例えば、１つの液晶モジュールを配置した液晶プロジェクターに適用するようにしてもよい。
【００７８】
このような構成の液晶プロジェクター９０１は、上記した液晶装置１１が採用された液晶モジュールを介すことによって、かかるコストを抑え、効率よく組み立てることができる。なお、液晶装置１１を備えた電子機器は、上記した液晶プロジェクター９０１の他、高精細ＥＶＦ（Electric View Finder）、携帯電話機、モバイルコンピューター、デジタルカメラ、デジタルビデオカメラ、テレビ、ディスプレイ、車載機器、オーディオ機器、照明機器などの各種電子機器に用いることができる。
【００７９】
以上詳述したように、第１実施形態の液晶装置１１及び電子機器によれば、以下に示す効果が得られる。
【００８０】
（１）第１実施形態の液晶装置１１によれば、例えば、Ｎｃｈトランジスター８２のソース８８ｄが、ＶＳＳ電源配線７５と異なる配線層に設けられた第１中継配線８５ｂを介してＶＳＳ電源配線７５と接続されているので、Ｎｃｈトランジスター８２と直接繋がる配線（ＶＳＳ接続配線８４）の平面的な面積を、従来と比較して小さくすることができる。よって、Ｎｃｈトランジスター８２と直接繋がるＶＳＳ接続配線８４に帯電する電荷が小さくなるので、製造過程においてＶＳＳ電源配線７５に発生した静電気によってＮｃｈトランジスター８２が静電破壊されることを抑えることができる。
【００８１】
（２）第１実施形態の液晶装置１１によれば、Ｎｃｈトランジスター８２がＶＳＳ接続配線８４を介して接続されているので、第１中継配線８５ｂから直接コンタクトホールを介してＮｃｈトランジスター８２に接続する場合と比較して、コンタクトホールを深く設ける必要がなく、製造工程における負荷を軽減することができる。
【００８２】
（３）本実施形態の電子機器によれば、製造過程におけるＮｃｈトランジスター８２の静電破壊を防ぐことが可能となり、歩留まりよく製造可能な液晶装置１１を備えているので、高いコストパフォーマンスを有する電子機器を提供することができる。
【００８３】
（第２実施形態）
＜電気光学装置の構成＞
図１０は、第２実施形態の電気光学装置としての液晶装置の構成を示す模式図である。（ａ）は、液晶装置の周辺回路の構造を示す模式平面図である。（ｂ）は、周辺回路の構造を示す模式断面図である。以下、第２実施形態の液晶装置の構成を、図１０を参照しながら説明する。
【００８４】
第２実施形態の液晶装置１１１は、配線層の数が多く設けられている点が上述の第１実施形態で説明した液晶装置１１と異なっている。以下、第１実施形態と同じ構成部材には同一符号を付し、ここではそれらの説明を省略又は簡略化する。また、図１０は、周辺回路の一つである静電気保護回路７１から外部接続用端子２３までの領域の断面図を示している。なお、上記したように、静電気保護回路７１のうちＮｃｈトランジスター８２を例に具体的に説明する。
【００８５】
図１０（ｂ）に示すように、液晶装置１１１は、第１基板１２（図６参照）上に静電気保護回路７１を構成するトランジスターの一つ（例えば、Ｎｃｈトランジスター８２）が設けられている。Ｎｃｈトランジスター８２上には、第１層間絶縁膜４５を介してＶＳＳ接続配線８４及びＶＳＳ電源配線７５が設けられている。ＶＳＳ接続配線８４及びＶＳＳ電源配線７５上には、第２層間絶縁膜５３を介して第１中継配線８５ｃ，８５ｄが設けられている。第１中継配線８５ｃ，８５ｄ上には、第３層間絶縁膜６１を介して第２中継配線９１が設けられている。
【００８６】
第１層間絶縁膜４５〜第３層間絶縁膜６１は、例えば、シリコン酸化膜などによって構成されている。ＶＳＳ電源配線７５、ＶＳＳ接続配線８４、第１中継配線８５ｃ，８５ｄ、第２中継配線９１は、例えば、アルミニウムなどの低抵抗材料によって構成されている。
【００８７】
図１０（ａ）、（ｂ）に示すように、Ｎｃｈトランジスター８２のソース８８ｄは、各コンタクトホール８７ｄ，８７ｅ，８７ｆ，８７ｇ，８７ｈを介して、ＶＳＳ接続配線８４、第１中継配線８５ｃ、第２中継配線９１、第１中継配線８５ｄ、ＶＳＳ電源配線７５の順に接続され、外部接続用端子２３（ＶＳＳ電源端子２３ｂ）と電気的に接続されている。
【００８８】
このように、ＶＳＳ電源配線７５と電気的に接続されるＮｃｈトランジスター８２が、ＶＳＳ電源配線７５と異なる配線層に設けられた第１中継配線８５ｃ，８５ｄ及び第２中継配線９１を介して接続されているので、従来のように、ＶＳＳ電源配線７５とＮｃｈトランジスター８２とが直接繋がる場合と比較して、Ｎｃｈトランジスター８２と直接繋がる配線（ＶＳＳ接続配線８４）の平面的な面積を小さくすることができる。そして、ＶＳＳ接続配線８４に帯電する電荷が小さいので、製造過程において発生したＶＳＳ電源配線７５の静電気によってＮｃｈトランジスター８２が静電破壊することを抑えることができる。
【００８９】
なお、静電気保護回路７１のＰｃｈトランジスター８１、また、インバーター回路７２についても、上記した配線構造を適用することにより、同様の効果を得ることができる。
【００９０】
以上詳述したように、第２実施形態の液晶装置１１１によれば、上記した第１実施形態の（１）〜（３）の効果に加えて、以下に示す効果が得られる。
【００９１】
（４）第２実施形態の液晶装置１１１によれば、第２中継配線９１が、第２中継配線９１とＶＳＳ電源配線７５との間に第１中継配線８５ｃ，８５ｄを介して上層に設けられていることにより、第２中継配線９１より下層の配線やコンタクトホールなどを製造する際に、ＶＳＳ電源配線７５に発生した静電気からＮｃｈトランジスター８２を保護することができる。
【００９２】
なお、実施形態は上記に限定されず、以下のような形態で実施することもできる。
【００９３】
（変形例１）
上記した第２実施形態のように、Ｎｃｈトランジスター８２とＶＳＳ電源端子２３ｂとを、ＶＳＳ接続配線８４、第１中継配線８５ｃ、第２中継配線９１、第１中継配線８５ｄ、ＶＳＳ電源配線７５の順に接続することに限定されず、以下のように接続するようにしてもよい。
【００９４】
例えば、図１１に示すように、Ｎｃｈトランジスター８２とＶＳＳ電源端子２３ｂとを、ＶＳＳ接続配線８４ａ、第２中継配線９１、ＶＳＳ接続配線８４ｂ、第１中継配線８５ｅ、ＶＳＳ電源配線７５を介して電気的に接続するようにしてもよい。
【００９５】
これによれば、第２実施形態と同様に、複数の配線層の配線（第１中継配線８５ｅや第２中継配線９１など）を経由して、Ｎｃｈトランジスター８２とＶＳＳ電源端子２３ｂとが接続されているので、ＶＳＳ電源配線７５に帯電した静電気が直接Ｎｃｈトランジスター８２に流れることを防ぐことができる。よって、Ｎｃｈトランジスター８２が静電破壊することを防ぐことができる。
【００９６】
（変形例２）
上記したように、周辺回路におけるトランジスターを含む回路は、静電気保護回路７１及びインバーター回路７２であることに限定されず、例えば、図１２に示すような、ＮＡＮＤ回路９５であってもよい。これによれば、ＮＡＮＤ回路９５を構成するトランジスターがＶＤＤ電源配線７３やＶＳＳ電源配線７５と直接繋がっておらず、ＶＤＤ電源配線７３やＶＳＳ電源配線７５の配線層と異なる配線層を経由して接続されているので、ＶＤＤ電源配線７３やＶＳＳ電源配線７５に帯電した静電気が直接トランジスターに流れることを防ぐことができる。よって、トランジスターが静電破壊することを抑えることができ、ＮＡＮＤ回路９５を正常に動作させることができる。
【００９７】
（変形例３）
上記したように、静電気保護回路７１を構成するトランジスターのソースが電源配線（ＶＤＤ電源配線７３、ＶＳＳ電源配線７５）と接続されていることに代えて、ドレインが電源配線と接続される構成であってもよい。
【符号の説明】
【００９８】
１１，１１１…電気光学装置としての液晶装置、１２…第１基板、１３…第２基板、１４…シール材、１５…液晶層、１６…注入口、１７…封止材、１８…額縁遮光膜、１９…表示領域、２１…画素領域、２２…信号線駆動回路、２３…外部接続用端子、２３ａ…ＶＤＤ電源端子、２３ｂ…ＶＳＳ電源端子、２３ｃ…信号端子、２４…走査線駆動回路、２５…検査回路、２６…上下導通端子、２７…画素電極、２８…第１配向膜、２９…信号配線、３１…共通電極、３２…第２配向膜、３３…ＴＦＴ素子、３４…信号線、３５…走査線、３６…容量線、３７…蓄積容量、４１…下側遮光膜、４２…下地絶縁膜、４３…半導体層、４３ａ…チャネル領域、４３ｂ…低濃度ソース領域、４３ｃ…低濃度ドレイン領域、４３ｄ…高濃度ソース領域、４３ｅ…高濃度ドレイン領域、４４…ゲート絶縁膜、４５…第１層間絶縁膜、４６，５１，５５，５８…中継層、４７，５２，５４，５６，５９…コンタクトホール、５３…第２層間絶縁膜、５７…容量電極、６１…第３層間絶縁膜、６２…蓄積容量、６３…誘電体膜、６４…容量分離膜、７１…静電気保護回路、７２…インバーター回路、７３…定電位配線としてのＶＤＤ電源配線、７４…信号電位配線、７５…定電位配線としてのＶＳＳ電源配線、８１…Ｐｃｈトランジスター、８２…Ｎｃｈトランジスター、８３…電極としてのＶＤＤ接続配線、８４，８４ａ，８４ｂ…電極としてのＶＳＳ接続配線、８５ａ，８５ｂ，８５ｃ，８５ｄ，８５ｅ…第１中継配線、８６，８６ａ，８６ｂ…半導体層、８７ａ，８７ｂ，８７ｃ，８７ｄ…コンタクトホール、８８ａ，８８ｄ…ソース、８８ｂ，８８ｅ…ゲート、８８ｃ…ドレイン、９１…第２中継配線、、９５…ＮＡＮＤ回路、１００…マザー基板、２００…素子基板、３００…対向基板、９０１…液晶プロジェクター、９１１Ｒ，９１１Ｇ，９１１Ｂ…ライトバルブ、９１２…ランプユニット、９１３…ミラー、９１４…ダイクロイックミラー、９１５…入射レンズ、９１６…リレーレンズ、９１７…出射レンズ、９１８…リレーレンズ系、９１９…ダイクロイックプリズム、９２０…投射レンズ、９２１…スクリーン。
【図１】
2012215743.tif 000003
【図２】
2012215743.tif 000004
【図３】
2012215743.tif 000005
【図４】
2012215743.tif 000006
【図５】
2012215743.tif 000007
【図６】
2012215743.tif 000008
【図７】
2012215743.tif 000009
【図８】
2012215743.tif 000010
【図９】
2012215743.tif 000011
【図１０】
2012215743.tif 000012
【図１１】
2012215743.tif 000013
【図１２】
2012215743.tif 000014