(57)【要約】【課題】デジタル処理部からのノイズの影響を低減でき、微小電流を高精度で検出可能な電流センサを提供すること。【解決手段】本発明の電流センサ１は、電流線１１を通流する被測定電流からの誘導磁界により出力信号を出力するセンサ部１５と、センサ部１５の出力信号をアナログ処理するアナログ処理部１６と、アナログ処理部１６からの出力信号をデジタル処理するデジタル処理部１７と、センサ部１５及びアナログ処理部１６を覆うように設けられた第一の遮蔽シールド１４ａと、デジタル処理部１７を覆うように設けられた第二の遮蔽シールド１４ｂと、を具備することを特徴とする。【選択図】図１
2012088191.tif 000002
【特許請求の範囲】
【請求項１】
被測定電流からの誘導磁界により出力信号を出力するセンサ部と、前記センサ部の出力信号をアナログ処理するアナログ処理部と、前記アナログ処理部からの出力信号をデジタル処理するデジタル処理部と、前記センサ部及び前記アナログ処理部を覆うように設けられた第一の遮蔽材と、前記デジタル処理部を覆うように設けられた第二の遮蔽材と、を具備することを特徴とする電流センサ。
【請求項２】
基板と、当該基板に埋設され、被測定電流からの誘導磁界により出力信号を出力するセンサ部と、前記センサ部の出力信号をアナログ処理するアナログ処理部と、前記アナログ処理部からの出力信号をデジタル処理するデジタル処理部と、前記アナログ処理部を覆うように設けられた第一の遮蔽材と、前記デジタル処理部を覆うように設けられた第二の遮蔽材と、を具備することを特徴とする電流センサ。
【請求項３】
前記アナログ処理部と前記被測定電流を通流する電流線との間に設けられた第一のグランド層と、前記デジタル処理部と前記被測定電流を通流する電流線との間に設けられた第二のグランド層と、を具備し、前記第一の遮蔽材は、前記第一のグランド層によって接地され、前記第二の遮蔽材は、前記第二のグランド層によって接地されたことを特徴とする請求項１又は請求項２記載の電流センサ。
【請求項４】
前記センサ部と前記アナログ処理部とが、前記基板内に設けられたブラインドビアによって電気的に接続されたことを特徴とする請求項２又は請求項３記載の電流センサ。
【請求項５】
前記センサ部がベアチップで構成されたことを特徴とする請求項２から請求項４のいずれかに記載の電流センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被測定電流の大きさを測定する電流センサに関し、特に、広い測定範囲に亘って高精度で電流検出可能な電流センサに関する。
【背景技術】
【０００２】
近年、電気自動車やソーラー電池などの分野では、電気自動車やソーラー電池装置の大出力化・高性能化に伴って、取り扱う電流値が大きくなってきており、直流大電流を非接触で測定する電流センサが広く用いられている。このような電流センサとしては、導体を通流する被測定電流を、導体周囲の磁界の変化を介して検出する磁気センサを備えたものが提案されている（例えば、特許文献１参照）。
【０００３】
特許文献１記載の電流センサは、被測定電流を通流する電流線に直交して配置された基板と、この基板上に配設された一対の磁気センサと、この一対の磁気センサを覆うように基板上に設けられた遮蔽シールド（磁気シールド）とを備える。電流線に被測定電流が通流されると被測定電流からの誘導磁界により、一対の磁気センサから出力信号が出力される。一対の磁気センサから出力された出力信号は、基板上の遮蔽シールド内に設けられたアナログ処理回路（アナログ処理部）及びデジタル処理回路（デジタル処理部）に入力され、被測定電流の電流値が検出される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−２４３７６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、電気自動車のモータ駆動用の電流値を測定する場合においては、例えば、モータ駆動時には被測定電流が大電流となり、モータ停止時には被測定電流が微小電流となる。このため、大電流と微小電流とを共に高精度で測定可能な電流センサが望まれている。このように、大電流と微小電流とを共に測定する電流センサにおいて、測定精度を向上するためには、相対的にノイズの影響が大きくなる微小電流測定時のノイズ対策が必要となる。上記特許文献１記載の電流センサにおいては、一対の磁気センサを覆うように設けられた磁気シールドによって外乱電磁ノイズを吸収することにより、微小電流測定時の出力信号へのノイズを低減して測定精度を向上している。
【０００６】
しかしながら、上記特許文献１記載の電流センサにおいては、基板上に設けられたデジタル処理部からの高周波信号がアナログ処理部に電磁ノイズとして影響を及ぼす問題がある。特に、被測定電流が微小電流の場合においては、被測定電流からの誘導磁界が小さくなる一方で、電流センサ内のデジタル処理部からの高周波信号（電磁ノイズ）の影響は略一定となるため、デジタル処理部からの電磁ノイズの影響が顕著となる。このように、従来の電流センサにおいては、被測定電流が微小電流の場合には、必ずしも十分な測定精度が得られない問題があった。
【０００７】
本発明は、かかる点に鑑みてなされたものであり、デジタル処理部からの電磁ノイズの影響を低減でき、微小電流を高精度で検出可能な電流センサを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の電流センサは、被測定電流からの誘導磁界により出力信号を出力するセンサ部と、前記センサ部の出力信号をアナログ処理するアナログ処理部と、前記アナログ処理部からの出力信号をデジタル処理するデジタル処理部と、前記センサ部及び前記アナログ処理部を覆うように設けられた第一の遮蔽材と、前記デジタル処理部を覆うように設けられた第二の遮蔽材と、を具備することを特徴とする。
【０００９】
この構成によれば、第一の遮蔽材によってセンサ部及びアナログ処理部への外乱電磁ノイズと、デジタル処理部からセンサ部及びアナログ処理部への電磁ノイズとが吸収されると共に、第二の遮蔽材によってデジタル処理部から外部への電磁ノイズとデジタル処理部への外乱電磁ノイズが吸収される。したがって、被測定電流が微小電流の場合に顕著となるデジタル処理部からアナログ処理部へのノイズの影響を低減でき、微小電流を高精度で検出可能な電流センサを実現できる。
【００１０】
本発明の電流センサは、基板と、当該基板に埋設され、被測定電流からの誘導磁界により出力信号を出力するセンサ部と、前記センサ部の出力信号をアナログ処理するアナログ処理部と、前記アナログ処理部からの出力信号をデジタル処理するデジタル処理部と、前記アナログ処理部を覆うように設けられた第一の遮蔽材と、前記デジタル処理部を覆うように設けられた第二の遮蔽材と、を具備することを特徴とする。
【００１１】
この構成によれば、第一の遮蔽材によってセンサ部及びアナログ処理部への外乱電磁ノイズと、デジタル処理部からセンサ部及びアナログ処理部への電磁ノイズとが吸収されると共に、第二の遮蔽材によってデジタル処理部から外部への電磁ノイズと、デジタル処理部への外乱電磁ノイズとが吸収される。これにより、被測定電流が微小電流の場合に顕著となるデジタル処理部からアナログ処理部へのノイズの影響を軽減でき、微小電流を高精度で検出可能な電流センサを実現できる。また、センサ部が基板に埋設されることにより、例えば、センサ部を基板上に半田付けなどにより実装した場合と比較し、センサ部と被測定電流が通流される電流線との間の位置精度を向上させることができる。このため、測定精度を更に向上させることができる。
【００１２】
本発明の電流センサにおいては、前記アナログ処理部と前記被測定電流を通流する電流線との間に設けられた第一のグランド層と、前記デジタル処理部と前記被測定電流を通流する電流線との間に設けられた第二のグランド層と、を具備し、前記第一の遮蔽材は、前記第一のグランド層によって接地され、前記第二の遮蔽材は、前記第二のグランド層によって接地されることが好ましい。この構成によれば、第一の遮蔽材と第二の遮蔽材がそれぞれ接地されるので、デジタル処理部からのノイズの影響を効果的に低減することができる。
【００１３】
本発明の電流センサにおいては、前記センサ部と前記アナログ処理部とが、前記基板内に設けられたブラインドビアによって電気的に接続されることが好ましい。この構成によれば、センサ部とアナログ処理部との間の配線パターンを設けることなくセンサ部とアナログ処理部とが電気的に接続されるので、デジタル処理部からのノイズの影響をさらに低減することができる。
【００１４】
また、本発明の電流センサにおいては、前記センサ部がベアチップで構成されることが好ましい。この構成によれば、センサ部の位置精度を向上できるので、測定精度がさらに向上する。
【発明の効果】
【００１５】
本発明によれば、デジタル処理部からのノイズの影響を低減でき、微小電流を高精度で検出可能な電流センサを提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１の実施の形態に係る電流センサの斜視図である。
【図２】本発明の第１の実施の形態に係る電流センサの断面模式図である。
【図３】本発明の第２の実施の形態に係る電流センサの斜視図である。
【図４】本発明の第２の実施の形態に係る電流センサの断面模式図である。
【図５】本発明の第２の実施の形態に係る電流センサの積層構造を示す断面模式図である。
【図６】（ａ）〜（ｅ）は、本発明の第２の実施の形態に係る電流センサの製造工程の概略図である。
【図７】（ａ）は、本発明の実施例に係る電流センサにおける経過時間と電流値との関係を示す図であり、（ｂ）は、本発明の比較例に係る電流センサにおける経過時間と電流値との関係を示す図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施の形態について、添付図面を参照して詳細に説明する。
【００１８】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る電流センサ１の斜視図である。図１に示すように、本実施の形態に係る電流センサ１は、被測定電流を通流する電流線１１上に絶縁層１２を介して配置される基板１３と、基板１３上に併設され電磁ノイズを吸収する第一の遮蔽シールド（電磁シールド）１４ａ及び第二の遮蔽シールド（電磁シールド）１４ｂとを備える。第一の遮蔽シールド１４ａ及び第二の遮蔽シールド１４ｂは、下面が開口された略直方体形状を有している。
【００１９】
第一の遮蔽シールド１４ａ内部の基板１３上には、被測定電流からの誘導磁界により出力信号を出力するセンサ部１５と、センサ部１５からの出力信号をアナログ処理するアナログ処理部１６とが配設される。第二の遮蔽シールド１４ｂ内部の基板１３上には、アナログ処理部１６からの出力信号をデジタル処理するデジタル処理部１７が配設される。
【００２０】
第一の遮蔽シールド１４ａ及び第二の遮蔽シールド１４ｂは、例えば、銅、アルミニウムなどの非磁性材料で構成される。第一の遮蔽シールド１４ａは、外乱電磁ノイズ及びデジタル処理部１７からセンサ部１５及びアナログ処理部１６への電磁ノイズを吸収するように配置され、第二の遮蔽シールド１４ｂは、デジタル処理部１７から第二の遮蔽シールド１４ｂ外部への電磁ノイズ及び外乱電磁ノイズを吸収するように配置される。なお、第一の遮蔽シールド１４ａ及び第二の遮蔽シールド１４ｂは、外乱電磁ノイズ及びデジタル処理部で発生する電磁ノイズを吸収できる形状であれば、必ずしも略直方体形状を有するものでなくともよい。
【００２１】
図２は、図１のＡ−Ａ線矢視断面図である。図２に示すように、電流線１１上には、基板１３の下面を覆うように絶縁層１２が積層され、この絶縁層１２と基板１３との間には、第一のグランド層１８ａ及び第二のグランド層１９ａが設けられる。第一のグランド層１８ａ（アナロググランド）は、第一の遮蔽シールド１４ａの下面側に設けられ、第二のグランド層１９ａ（デジタルグランド）は、第二の遮蔽シールド１４ｂの下面側に設けられる。第一のグランド層１８ａと第二のグランド層１９ａはそれぞれ接地される。
【００２２】
第一の遮蔽シールド１４ａは、基板１３上面に設けられた第一のグランド層１８ｂを介して基板１３上に配設され、第二の遮蔽シールド１４ｂは、基板１３上面に設けられた第二のグランド層１９ｂを介して基板１３上に配設される。第一の遮蔽シールド１４ａ内部には、センサ部１５及びアナログ処理部１６が併設され、第二の遮蔽シールド１４ｂ内部には、デジタル処理部１７が配設される。
【００２３】
第一のグランド層１８ａ、１８ｂ及び第二のグランド層１９ａ、１９ｂは、例えば、銅などの導電材料で構成される。基板１３の下面側の第一のグランド層１８ａと基板１３の上面側の第一のグランド層１８ｂとは、基板１３内部に設けられたブラインドビア（図５参照）によって電気的に接続される。また、基板１３の下面側の第二のグランド層１９ａと基板１３の上面側の第二のグランド層１９ｂとは、基板１３内部に設けられたブラインドビア（不図示）によって電気的に接続される。
【００２４】
このように、本実施の形態に係る電流センサ１においては、第一のグランド層１８ａ、１８ｂを介して第一の遮蔽シールド１４ａが接地され、第二のグランド層１９ａ、１９ｂを介して第二の遮蔽シールド１４ｂが接地される。これにより、第一の遮蔽シールド１４ａによって吸収された外乱電磁ノイズ及びデジタル処理部で発生する電磁ノイズと、第二の遮蔽シールド１４ｂによって吸収された外乱電磁ノイズとが混合することなく除去されるので、ノイズの影響を低減することができる。
【００２５】
基板１３としては、ポリイミドなどの絶縁材料で構成された絶縁基板を用いる。また、基板１３には、配線パターン（不図示）が設けられており、この配線パターンを介してセンサ部１５とアナログ処理部１６との間及びアナログ処理部１６とデジタル処理部１７との間が電気的に接続されている。また、基板１３としては、複数の絶縁層と、銅箔などの導電材料で構成された複数の導電層とが積層された多層配線板などを用いることができる。
【００２６】
センサ部１５は、例えば、ＧＭＲ（Giant  Magneto  Resistance）素子やＴＭＲ（Tunnel  Magneto  Resistance）素子などの磁気抵抗効果素子を備えた磁気センサで構成される。また、センサ部１５は、パッケージング材（不図示）に封入され、半田などによって基板１３上に実装される。センサ部１５は、電流線１１を通流す被測定電流からの誘導磁界により、アナログ処理部１６に出力信号を出力する。
【００２７】
アナログ処理部１６は、センサ部１５の出力信号を増幅する増幅回路と、増幅回路で増幅された出力信号をアナログ−デジタル変換するＡ／Ｄコンバータとを備える。アナログ処理部１６に入力された出力信号は、フィルタリング処理及びアナログ−デジタル変換などの各種アナログ処理を経てデジタル処理部１７に出力される。
【００２８】
デジタル処理部１７は、ＣＰＵや、メモリなどの記憶手段を備える。デジタル処理部１７に入力された出力信号は、ＣＰＵで被測定電流の大きさなどが検出され、デジタル−アナログ変換、フィルタリング処理などの各種デジタル処理が行われる。デジタル処理部１７で検出された被測定電流の電流値は、インターフェースなどを介して外部装置に出力される。
【００２９】
以上説明したように、本実施の形態に係る電流センサ１においては、センサ部１５及びアナログ処理部１６への外乱電磁ノイズ及びデジタル処理部１７から発生する電磁ノイズが第一の遮蔽シールド１４ａによって吸収され、デジタル処理部１７からの電磁ノイズが第二の遮蔽シールド１４ｂによって吸収される。このように、デジタル処理部１７がセンサ部１５及びアナログ処理部１６とは異なる遮蔽シールドによって遮蔽されるので、電流センサ１の作動に伴うデジタル処理部１７からの高周波信号（電磁ノイズ成分）からセンサ部１５及びアナログ処理部１６を効果的に遮蔽することができる。したがって、微小電流測定時においても測定精度が高い電流センサを実現することができる。
【００３０】
また、第一の遮蔽シールド１４ａが第一のグランド層１８ａ、１８ｂを介して接地され、第二の遮蔽シールド１４ｂが第二のグランド層１９ａ、１９ｂを介して接地されるため、第一の遮蔽シールド１４ａによって吸収された電磁ノイズ成分と第二の遮蔽シールド１４ｂによって吸収された電磁ノイズ成分とが混合することなくそれぞれ除去される。このため、検出精度を更に向上させることができる。さらに、センサ部１５とアナログ処理部１６とを共に第一の遮蔽シールド１４ａ内部に配置することにより、センサ部１５とアナログ処理部１６とを電気的に接続する配線パターンの長さ及び面積を短縮することが可能となるので、外乱電磁ノイズ及びデジタル処理部１７からの電磁ノイズの影響を低減することができ、測定精度をさらに向上することができる。
【００３１】
（第２の実施の形態）
次に、本発明の第２の実施の形態について説明する。本実施の形態に係る電流センサ２は、以下の説明では、上記第１の実施の形態に係る電流センサ１との相違点を中心に説明し、説明の重複を避ける。
【００３２】
図３は、本発明の第２の実施の形態に係る電流センサ２の斜視図である。図３に示すように、本実施の形態に係る電流センサ２は、被測定電流を通流する電流線２１上に絶縁層２２を介して配置される基板２３と、基板２３上に併設され電磁ノイズを吸収する第一の遮蔽シールド２４ａ及び第二の遮蔽シールド２４ｂとを備える。第一の遮蔽シールド２４ａ及び第二の遮蔽シールド２４ｂは、下面が開口された略直方体形状を有している。また、本実施の形態に係る電流センサ２においては、基板２３の内部に被測定電流からの誘導磁界により出力信号を出力するセンサ部２５が埋設されている。
【００３３】
第一の遮蔽シールド２４ａ内部の基板２３上には、センサ部２５からの出力信号をアナログ処理するアナログ処理部２６が配設される。第二の遮蔽シールド２４ｂ内部の基板２３上には、アナログ処理部２６からの出力信号をデジタル処理するデジタル処理部２７が配設される。
【００３４】
図４は、図３のＢ−Ｂ線矢視断面図である。図４に示すように、電流線２１上には、基板２３の下面を覆うように絶縁層２２が積層され、この絶縁層２２と基板２３との間には、第一のグランド層２８ａ及び第二のグランド層２９ｂが設けられている。第一のグランド層２８ａ（アナロググランド）は、第一の遮蔽シールド２４ａの下面側に設けられ、第二のグランド層２９ａ（デジタルグランド）は、第二の遮蔽シールド２４ｂの下面側に設けられる。第一のグランド層２８ａと第二のグランド層２９ａはそれぞれ接地されている。基板２３内部のアナログ処理部２６の下面側に対応する領域にはセンサ部２５が埋設されている。
【００３５】
第一の遮蔽シールド２４ａは、基板２３上面に設けられた第一のグランド層２８ｂを介して基板２３上に配置され、第二の遮蔽シールド２４ｂは、基板２３上面に設けられた第二のグランド層２９ｂを介して基板２３上に配置される。第一の遮蔽シールド２４ａ内部には、アナログ処理部２６が配設され、第二の遮蔽シールド２４ｂ内部には、デジタル処理部２７が配設される。
【００３６】
センサ部２５は、ＩＣチップやＬＳＩなどのベアチップとして基板２３内に埋設される。また、センサ部２５は、基板２３内部に設けられたブラインドビア（図５参照）に充填された導電ペーストにより、アナログ処理部２６と電気的に接続される。アナログ処理部２６は、基板２３上に設けられた配線パターンによってデジタル処理部２７と電気的に接続される。
【００３７】
次に、図５を参照して本実施の形態に係る電流センサ２の基板２３の積層構造の一例について説明する。図５は、本実施の形態に係る電流センサの基板の積層構造を示す断面模式図である。
【００３８】
図５に示すように、基板２３は、ポリイミドなどの絶縁材料で構成された４層の絶縁樹脂層（ベースフィルム３１、スペーサー３２ａ、３２ｂ、第１絶縁層３３及び第２絶縁層３４）が、熱硬化性接着剤を含む接着層３５によって接着された多層配線板として構成される。ベースフィルム３１上の両端側に一対のスペーサー３２ａ、３２ｂが互いに離間して積層され、このスペーサー３２ａ、３２ｂの間にセンサ部２５が積層される。センサ部２５の上面及びスペーサー３２ａ、３２ｂの上面には、第１絶縁層３３が積層され、この第１絶縁層３３上には、第２絶縁層３４が積層される。
【００３９】
センサ部２５は、ＩＣ内蔵基板として埋設され、上面にＩＣ表面の回路を保護する絶縁樹脂層２５ａが設けられる。この絶縁樹脂層２５ａには、開口部が設けられており、この開口部に形成された導電層２５ｂによってセンサ部２５のＩＣ回路と、後述する第１絶縁層３３の導電層３３ａと、がブラインドビア３３ｂを介して電気的に接続される。スペーサー層３２ａ、３２ｂは、センサ部２５の厚みに応じて任意の厚みに形成され、センサ部２５を埋設する際の基板２３の平滑性を保つように構成される。
【００４０】
第１絶縁層３３の上面側には導電層３３ａが設けられる。また、第１絶縁層３３には、導電層３３ａとセンサ部２５の導電層２５ｂとを電気的に接続するブラインドビア（貫通孔）３３ｂが設けられる。ブラインドビア３３ｂには、導電ペーストが充填され、センサ部２５のＩＣ回路と導電層３３ａとが電気的に接続される。
【００４１】
第２絶縁層３４の上面側には導電層３４ａが設けられる。また、第２絶縁層３４には、導電層３４ａと第１絶縁層３３の導電層３３ａとを電気的に接続するブラインドビア（貫通孔）３４ｂが設けられる。ブラインドビア３４ｂには、導電ペーストが充填され、導電層３４ａと導電層３３ａとが電気的に接続される。
【００４２】
次に、図６（ａ）〜（ｅ）を参照して本実施の形態に係る電流センサ２の基板２３の製造方法の概略について簡単に説明する。図６（ａ）〜（ｅ）は、本実施の形態に係る電流センサ２の製造工程の概略図である。原料としては、ポリイミドフィルム（絶縁層４１）の一方の面上に銅箔（導電層４２）が積層された銅貼り積層板を用いる（図６（ａ）参照）。まず、この銅貼り積層板の導電層４２をエッチングして配線パターンを形成し、絶縁層４１の他方の面上に熱硬化性接着シートをラミネートして接着層４３を設ける（図６（ｂ）参照）。次に、レーザーを用いてブラインドビア４４を形成し、スクリーン印刷法などにより、導電ペーストをブラインドビア４４に充填する（図６（ｃ）参照）。以上の工程により、第２絶縁層３４、導電層３４ａ、ブラインドビア３４ｂ及び接着層３５が製造される。なお、第１絶縁層３３、導電層３３ａ、ブラインドビア３３ｂ及び接着層３５も同様にして製造する。
【００４３】
次に、ベースフィルム３１、スペーサー３２ａ、３２ｂ及びセンサ部２５、第１絶縁層３３、第２絶縁層３４を下から順に積層して一括で熱圧着する（図６（ｄ）参照）。熱圧着工程では、ベースフィルム３１、スペーサー３２ａ、３２ｂ及びセンサ部２５、第１絶縁層３３、第２絶縁層３４が各層間の接着層３５により接合・埋設されると共に、第２絶縁層３４上の絶縁層３４ａ、第１絶縁層３３上の絶縁層３３ａ、センサ部２５のＩＣ回路が導電性ペーストを介して電気的に接続される（図６（ｅ）参照）。以上の工程により、基板２３が製造される。なお、導電性ペーストとしては、熱圧着工程時に金属成分が拡散して合金を生成するタイプの各種導電ペーストを用いることができる。
【００４４】
なお、上記製造方法においては、基板の積層と共にセンサ部２５を埋設する例について説明したが、センサ部２５は、例えば、基板２３に凹部（キャビティ）を設けてセンサ部２５を配置し、絶縁性の樹脂材料で封入して埋設してもよい。また、ベアチップとしてのセンサ部２５の埋め込み位置は、多層基板を用いる場合には、下から２層目に限定されず、適時変更可能である。さらに、上記製造方法では、導電ペーストを充填したブラインドビアによってセンサ部２５とアナログ処理部２６とを電気的に接続する構成としたが、センサ部２５とアナログ処理部２６との間は、貫通孔内壁に導電メッキを施して接続してもよい。
【００４５】
以上説明したように、本実施の形態に係る電流センサ２においては、センサ部２５及びアナログ処理部２６への外乱電磁ノイズ、並びにデジタル処理部２７から発生する電磁ノイズが、第一の遮蔽シールド２４ａによって吸収され、デジタル処理部２７から発生する電磁ノイズが、第二の遮蔽シールド２４ｂによって吸収される。このように、デジタル処理部２７が、センサ部２５及びアナログ処理部２６とは異なる遮蔽シールドによって遮蔽されるので、電流センサ２の作動に伴うデジタル処理部２７から発生する電磁ノイズからセンサ部２５及びアナログ処理部２６を効果的に遮蔽することができる。したがって、微小電流測定時においても測定精度が高い電流センサを実現することができる。
【００４６】
特に、本実施の形態に係る電流センサ２においては、センサ部２５をパッケージング材などに封入することなくベアチップとして基板２３内部に埋設するので、例えば、半田を用いて基板２３上にセンサ部２５を実装する場合と比較し、センサ部２５実装時のセンサ部２５と電流線２１との間の位置精度を向上できる。このため、測定精度を更に向上させることができる。さらに、センサ部２５を基板２３に埋設することにより、基板２３の製造時における基板２３の厚みの誤差及び基板２３内のセンサ部２５と電流線２１との間の距離の誤差を低減することができので、測定精度をさらに向上させることができる。また、センサ部２５とアナログ処理部２６とがブラインドビアによって電気的に接続されるので、基板２３上にセンサ部２５とアナログ処理部２６とを電気的に接続する配線パターンを設ける必要がない。したがって、デジタル処理部２７から発生する電磁ノイズから効果的にセンサ部２５及びアナログ処理部２６を保護することができ、測定精度をさらに向上させることが可能となる。
【００４７】
次に、本発明の効果を明確にするために行った実施例について説明する。
センサ部１５及びアナログ処理部１６を第一遮蔽シールド１４ａで遮蔽し、デジタル処理部１７を第二遮蔽シールド１４ｂで遮蔽してなる電流センサ１を作製し（図１参照）、被測定電流の測定精度及び出力信号中のノイズについて調べた。また、センサ部２５を基板２３に埋設し、アナログ処理部２６を第一遮蔽シールド２４ａで遮蔽すると共に、デジタル処理部２７を第二遮蔽シールド２４ｂで遮蔽してなる電流センサ２を作製し（図３参照）、被測定電流の測定精度及び出力信号中のノイズについて調べた。これらの結果を図７（ａ）に示す。また、比較のために、センサ部、アナログ処理部及びデジタル処理部を一つの遮蔽シールドで遮蔽した電流センサを作製し、同様に被測定電流の測定精度及び出力信号中のノイズについて調べた。これらの結果を図７（ｂ）に併記する。
【００４８】
図７（ａ）から分かるように、上記実施の形態１、２に係る電流センサ１、２においては、一定電流を電流線に流した環境下では、一定時間毎にパルス状の電磁ノイズは見られるもののその他の時間においては電流値が安定であり、測定精度が高く、及びノイズを低減する効果が認められた。一方、図７（ｂ）から分かるように、比較例に係る電流センサにおいては、一定電流を電流線に流した環境下では、経過時間に対して電流値が大きく変化してしまっており、測定精度が低下し、ノイズ低減の効果は認められなかった。このように、図１及び図３に示す電流センサ１、２においては、デジタル処理部１７、２７からのノイズを第一の遮蔽シールド１４ａ、１４ａ及び第二の遮蔽シールド１４ｂ、２４ｂによって吸収されるので、測定精度が高く、ノイズが低減された電流センサ１、２を実現することが可能となる。
【００４９】
なお、本発明は上記実施の形態に限定されず、種々変更して実施することができる。例えば、上記実施の形態における各素子の接続関係、大きさなどは適宜変更して実施することが可能である。また、上記実施の形態においては、センサ部として磁気抵抗効果素子を用いた場合について説明しているが、ホール素子やその他の磁気検出素子を用いて構成してもよい。その他、本発明は、本発明の範囲を逸脱しないで適宜変更して実施することができる。
【産業上の利用可能性】
【００５０】
本発明は、電気自動車やハイブリッドカーのモータ駆動用の電流の大きさを検出する電流センサに適用することが可能である。
【符号の説明】
【００５１】
１、２  電流センサ
１１、２１  電流線
１２、２２、４１  絶縁層
１３、２３  基板
１４ａ、２４ａ  第一の遮蔽シールド
１４ｂ、２４ｂ  第二の遮蔽シールド
１５、２５  センサ部
１６、２６  アナログ処理部
１７、２７  デジタル処理部
１８ａ、１８ｂ、２８ａ、２８ｂ  第一のグランド層
１９ａ、１９ｂ、２９ａ、２９ｂ  第二のグランド層
２５ａ  絶縁樹脂層
２５ｂ、３３ａ、３４ａ、４２  導電層
３１  ベースフィルム
３２ａ、３２ｂ  スペーサー
３３  第１絶縁層
３３ｂ、３４ｂ、４４  ブラインドビア
３４  第２絶縁層
３５、４３  接着層
【図１】
2012088191.tif 000003
【図２】
2012088191.tif 000004
【図３】
2012088191.tif 000005
【図４】
2012088191.tif 000006
【図５】
2012088191.tif 000007
【図６】
2012088191.tif 000008
【図７】
2012088191.tif 000009