(57)【要約】【課題】データ駆動回路チップの数を減らし、ゲート駆動回路の集積空間を確保しながら横線視認のような表示不良を減らすことができる表示装置及びその駆動方法を提供する。【解決手段】本発明の表示装置は、行列形態に配列された複数の画素、行方向に延長された複数のゲート線、及び複数のゲート線と交差する複数のデータ線を含む表示板と、複数のゲート線にゲート信号を伝達し、表示板の互いに対向する周縁領域に位置する第１ゲート駆動部及び第２ゲート駆動部と、複数のデータ線にデータ電圧を伝達するデータ駆動部と、を備え、複数の画素は、第１色を示す複数の第１色画素行、第２色を示す複数の第２色画素行、及び第３色を示す複数の第３色画素行を含み、複数の第１色画素行は第１ゲート駆動部に連結され、複数の第２色画素行は第２ゲート駆動部に連結され、複数の第３色画素行は列方向に交互に第１ゲート駆動部及び前記第２ゲート駆動部に連結される。【選択図】図１
2012252318.tif 000002
【特許請求の範囲】
【請求項１】
行列形態に配列された複数の画素、行方向に延長された複数のゲート線、及び該複数のゲート線と交差する複数のデータ線を含む表示板と、
前記複数のゲート線にゲート信号を伝達し、前記表示板の互いに対向する周縁領域に位置する第１ゲート駆動部及び第２ゲート駆動部と、
前記複数のデータ線にデータ電圧を伝達するデータ駆動部と、を備え、
前記複数の画素は、第１色を示す複数の第１色画素、第２色を示す複数の第２色画素、及び第３色を示す複数の第３色画素を含み、
前記複数の第１色画素は前記第１ゲート駆動部に連結され、前記複数の第２色画素は前記第２ゲート駆動部に連結され、前記複数の第３色画素は前記第１ゲート駆動部に連結された少なくとも一画素及び前記第２ゲート駆動部に連結された少なくとも一画素を含むことを特徴とする表示装置。
【請求項２】
前記複数の第３色画素は、交互に前記第１ゲート駆動部及び前記第２ゲート駆動部に連結されることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記第１ゲート駆動部は、列方向に順に連結され、順にゲートオン電圧を出力する複数の第１ゲート駆動回路を含み、
前記第２ゲート駆動部は、列方向に順に連結され、順に前記ゲートオン電圧を出力する複数の第２ゲート駆動回路を含み、
前記複数の第１ゲート駆動回路及び前記第２ゲート駆動回路は、交互に前記ゲートオン電圧を出力することを特徴とする請求項２に記載の表示装置。
【請求項４】
前記第１色画素と連結されたゲート線、前記第２色画素と連結されたゲート線、及び前記第３色画素と連結されたゲート線は、順に列方向に沿って交互に配置されることを特徴とする請求項３に記載の表示装置。
【請求項５】
ｋ＝６ｊ＋１（ｊ＝０又は正の整数）であるとき、
前記データ駆動部は、第ｋ行の前記第１色画素、第（ｋ＋１）行の第２色画素、第（ｋ＋３）行の第１色画素、第（ｋ＋２）行の第３色画素、第（ｋ＋５）行の第３色画素（Ｂ）、及び第（ｋ＋４）行の第２色画素の順に当該データ電圧を前記データ線に印加することを特徴とする請求項４に記載の表示装置。
【請求項６】
前記複数の第１ゲート駆動回路及び前記複数の第２ゲート駆動回路は、前記表示板に集積され、
１つの第１ゲート駆動回路又は１つの第２ゲート駆動回路が集積される空間の列方向幅は、２つの画素行の列方向幅と略同じであることを特徴とする請求項５に記載の表示装置。
【請求項７】
前記第３色画素と連結されたゲート線、前記第１色画素と連結されたゲート線、及び前記第２色画素と連結されたゲート線は、順に列方向に沿って交互に配置されることを特徴とする請求項３に記載の表示装置。
【請求項８】
前記第１色画素と連結されたゲート線、前記第３色画素と連結されたゲート線、及び前記第２色画素と連結されたゲート線は、順に列方向に沿って交互に配置されることを特徴とする請求項３に記載の表示装置。
【請求項９】
前記第３色画素と連結されるゲート線は、前記第１ゲート駆動部及び前記第２ゲート駆動部の両方に連結されることを特徴とする請求項１に記載の表示装置。
【請求項１０】
行列形態に配列された複数の画素、行方向に延長された複数のゲート線、及び該複数のゲート線と交差する複数のデータ線を含む表示板と、前記複数のゲート線にゲート信号を伝達し、前記表示板の互いに対向する周縁領域に位置する第１ゲート駆動部及び第２ゲート駆動部と、前記複数のデータ線にデータ電圧を伝達するデータ駆動部と、を備える表示装置の駆動方法であって、
前記第１ゲート駆動部が、第１色を示す複数の第１色画素にゲートオン電圧を印加する段階と、
前記第２ゲート駆動部が、第２色を示す複数の第２色画素にゲートオン電圧を印加する段階と、
前記第１ゲート駆動部及び前記第２ゲート駆動部が、交互に又は同時に第３色を示す複数の第３色画素にゲートオン電圧を印加する段階と、を有することを特徴する表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
表示装置は、画素電極及びこれに連結されたスイッチング素子を含む複数の画素、そしてスイッチング素子を制御して画素電極に電圧を印加するためのゲート線とデータ線などの多数の信号線を含む。ゲート線はゲート駆動回路が生成したゲート信号を伝達し、データ線はデータ駆動回路が生成したデータ電圧を伝達する。スイッチング素子はゲート信号によってデータ電圧を画素電極に伝達する。
【０００３】
ゲート駆動回路及びデータ駆動回路は、多数の集積回路チップの形態であり、表示板に直接装着されたりフレキシブル回路フィルムなどに装着されたりして表示板に付着されるが、このような集積回路チップは、表示装置の製造費用に高い比率を占める。特に、データ駆動集積回路チップの場合、ゲート駆動回路チップに比べてその価格が非常に高いため、高解像度表示装置の場合にはその数を減らす必要がある。ゲート駆動回路の場合、ゲート線、データ線、及びスイッチング素子と共に表示板に集積することによってその価格を減らすことができるが、データ駆動回路はその構造が多少複雑であるため表示板に集積し難く、より一層その数を減らす必要がある。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、上記従来の問題点に鑑みてなされたものであって、本発明の目的は、表示装置に設置されるデータ駆動回路チップの数を減らし、ゲート駆動回路の集積空間を確保しながら横線視認のような表示不良を減らすことができる表示装置及びその駆動方法を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するためになされた本発明の一態様による表示装置は、行列形態に配列された複数の画素、行方向に延長された複数のゲート線、及び該複数のゲート線と交差する複数のデータ線を含む表示板と、前記複数のゲート線にゲート信号を伝達し、前記表示板の互いに対向する周縁領域に位置する第１ゲート駆動部及び第２ゲート駆動部と、前記複数のデータ線にデータ電圧を伝達するデータ駆動部と、を備え、前記複数の画素は、第１色を示す複数の第１色画素、第２色を示す複数の第２色画素、及び第３色を示す複数の第３色画素を含み、前記複数の第１色画素は前記第１ゲート駆動部に連結され、前記複数の第２色画素は前記第２ゲート駆動部に連結され、前記複数の第３色画素は前記第１ゲート駆動部に連結された少なくとも１つの画素及び前記第２ゲート駆動部に連結された少なくとも１つの画素を含む。
【０００６】
上記目的を達成するためになされた本発明の一態様による表示装置の駆動方法は、行列形態に配列された複数の画素、行方向に延長された複数のゲート線、及び該複数のゲート線と交差する複数のデータ線を含む表示板と、前記複数のゲート線にゲート信号を伝達し、前記表示板の互いに対向する周縁領域に位置する第１ゲート駆動部及び第２ゲート駆動部と、前記複数のデータ線にデータ電圧を伝達するデータ駆動部と、を備える表示装置の駆動方法であって、前記第１ゲート駆動部が、第１色を示す複数の第１色画素にゲートオン電圧を印加する段階と、前記第２ゲート駆動部が、第２色を示す複数の第２色画素にゲートオン電圧を印加する段階と、前記第１ゲート駆動部及び前記第２ゲート駆動部が、交互に又は同時に第３色を示す複数の第３色画素にゲートオン電圧を印加する段階と、を有する。
【０００７】
前記複数の第３色画素は、列方向に交互に前記第１ゲート駆動部及び前記第２ゲート駆動部に連結されてもよい。
前記第１ゲート駆動部は、列方向に順に連結され、順にゲートオン電圧を出力する複数の第１ゲート駆動回路を含み、前記第２ゲート駆動部は、列方向に順に連結され、順にゲートオン電圧を出力する複数の第２ゲート駆動回路を含み、前記複数の第１ゲート駆動回路及び前記第２ゲート駆動回路は、交互に前記ゲートオン電圧を出力してもよい。
前記第１色画素と連結されたゲート線、前記第２色画素と連結されたゲート線、及び前記第３色画素と連結されたゲート線は、順に列方向に沿って交互に配置されてもよく、ｋ＝６ｊ＋１（ｊ＝０又は正の整数）のとき、前記データ駆動部は、第ｋ行の前記第１色画素、第（ｋ＋１）行の第２色画素、第（ｋ＋３）行の第１色画素、第（ｋ＋２）行の第３色画素、第（ｋ＋５）行の第３色画素（Ｂ）、及び第（ｋ＋４）行の第２色画素の順に当該データ電圧を前記データ線に印加してもよい。
前記第３色画素と連結されたゲート線、前記第１色画素と連結されたゲート線、及び前記第２色画素と連結されたゲート線は、順に列方向に沿って交互に配置されてもよい。
前記第１色画素と連結されたゲート線、前記第３色画素と連結されたゲート線、及び前記第２色画素と連結されたゲート線は、順に列方向に沿って交互に配置されてもよい。
前記第１ゲート駆動回路及び前記第２ゲート駆動回路は前記表示板に集積され、前記第１ゲート駆動回路及び前記第２ゲート駆動回路が集積される空間の列方向幅は、２つの画素行の列方向幅と略同じであってもよい。
前記第３色画素と連結されるゲート線は、前記第１ゲート駆動部及び前記第２ゲート駆動部の両方に連結されてもよい。
【発明の効果】
【０００８】
本発明の表示装置によれば、第１色を示す画素と連結されたゲート線は全て第１ゲート駆動部に連結され、第２色を示す画素と連結されたゲート線は全て第２ゲート駆動部に連結され、第３色を示す画素と連結されたゲート線は第１及び第２ゲート駆動部に交互に又は同時に連結されることにより、横線視認のような表示不良をなくすことができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の一実施形態による表示装置の画素及び表示信号線の配置の第１実施例を示す図である。
【図２】図１に示す表示装置のゲート信号及びデータ電圧の出力順を示す波形図である。
【図３】本発明の一実施形態による表示装置の画素及び表示信号線の配置の第２実施例を示す図である。
【図４】本発明の一実施形態による表示装置の画素及び表示信号線の配置の第３実施例を示す図である。
【図５】図４に示す表示装置のゲート信号及びデータ電圧の出力順を示す波形図である。
【図６】本発明の一実施形態による表示装置の画素及び表示信号線の配置の第４実施例を示す図である。
【図７】本発明の一実施形態による表示装置の画素及び表示信号線の配置の第５実施例を示す図である。
【図８】図７に示す表示装置のゲート信号及びデータ電圧の出力順を示す波形図である。
【図９】本発明の一実施形態による表示装置の画素及び表示信号線の配置の第６実施例を示す図である。
【図１０】本発明の一実施形態による表示装置の画素及び表示信号線の配置の第７実施例を示す図である。
【図１１】本発明の一実施形態による表示装置の画素及び表示信号線の配置の第８実施例を示す図である。
【図１２】本発明の一実施形態による表示装置の画素及び表示信号線の配置の第９実施例を示す図である。
【図１３】本発明の一実施形態による表示装置の画素及び表示信号線の配置の第１０実施例を示す図である。
【図１４】本発明の一実施形態による表示装置の画素及び表示信号線の配置の第１１実施例を示す図である。
【図１５】本発明の一実施形態による表示装置の画素及び表示信号線の配置の第１２実施例を示す図である。
【図１６】本発明の一実施形態による表示装置の画素及び表示信号線の配置を示す図である。
【図１７】本発明の他の実施形態による表示装置の画素及び表示信号線の配置を示す図である。
【図１８】本発明の更に他の実施形態による表示装置の画素及び表示信号線の配置を示す図である。
【図１９】本発明の更に他の実施形態による表示装置の画素及び表示信号線の配置を示す図である。
【発明を実施するための形態】
【００１０】
以下、本発明の表示装置及びその駆動方法を実施するための形態の具体例を、図面を参照しながら詳細に説明する。しかし、本発明は多様に相違する形態で具現することができ、ここで説明する実施形態に限定されるものではない。
【００１１】
図面において、多様な層及び領域を明確に表現するために、厚さを拡大して示した。明細書全体に亘って類似する部分については、同じ図面符号を付与した。
【００１２】
先ず、図１及び図２を参照しながら、本発明の一実施形態による表示装置について説明する。
【００１３】
図１は、本発明の一実施形態による表示装置の画素及び表示信号線の配置の第１実施例を示す図であり、図２は、図１に示す表示装置のゲート信号及びデータ電圧の出力順を示す波形図である。
【００１４】
図１を参照すると、本実施形態による表示装置は、表示板３００、第１ゲート駆動部４００ａ及び第２ゲート駆動部４００ｂ、そしてデータ駆動部５００を含む。
【００１５】
表示板３００は、複数の信号線と、これに連結されてほぼ行列形態に配列された複数の画素（ＰＸ）を含む。
【００１６】
信号線は、ゲート信号（「走査信号」ともいう）を伝達する複数のゲート線（Ｇ１、Ｇ２、…）と、データ電圧を伝達する複数のデータ線（Ｄ１〜Ｄｍ）とを含む。ゲート線（Ｇ１、Ｇ２、…）は略行方向に延長されて互いに略平行であり、データ線（Ｄ１〜Ｄｍ）は略列方向に延長されて互いに略平行である。
【００１７】
各画素（ＰＸ）は、ゲート線（Ｇ１、Ｇ２、…）及びデータ線（Ｄ１〜Ｄｍ）と連結されたスイッチング素子（Ｑ）と、スイッチング素子（Ｑ）からデータ電圧が印加される画素電極（図示せず）とを含む。
【００１８】
色表示を具現するために、各画素（ＰＸ）は、基本色（ｐｒｉｍａｒｙ  ｃｏｌｏｒ）のうちの１つを固有に表示してもよく、これらの基本色の空間的な合成によって所望する色が認識されるようにする。基本色の例としては、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）などの３原色が挙げられる。本発明の一実施形態では、赤色（Ｒ）、緑色（Ｇ）、及び青色（Ｂ）を基本色の例として説明するが、これに限定されるものではない。
【００１９】
図１を参照すると、一行に位置する画素（ＰＸ）は同じ色を示す。例えば、色表示の具現のために、赤色、緑色、及び青色を示す色フィルタ（図示せず）を用いる場合、行方向に隣接した画素（ＰＸ）の色フィルタは同じ色を示し、互いに連結されて行方向に長く延長される。列方向に隣接する画素（ＰＸ）は、互いに異なる色を示す。例えば、赤色（Ｒ）を示す画素（ＰＸ）を赤色画素（Ｒ）、緑色（Ｇ）を示す画素（ＰＸ）を緑色画素（Ｇ）、そして青色（Ｂ）を示す画素（ＰＸ）を青色画素（Ｂ）とすると、赤色画素（Ｒ）行、緑色画素（Ｇ）行、及び青色画素（Ｂ）行は、順に列方向に沿って交互に配置される。
【００２０】
赤色画素（Ｒ）、緑色画素（Ｇ）、及び青色画素（Ｂ）の３画素（ＰＸ）は、映像表示の基本単位である１つのドットをなす。
【００２１】
スイッチング素子（Ｑ）は、薄膜トランジスタなどの３端子素子である。スイッチング素子（Ｑ）の制御端子はゲート線（Ｇ１、Ｇ２、…）と連結され、入力端子はデータ線（Ｄ１〜Ｄｍ）と連結され、出力端子は画素（ＰＸ）の画素電極（図示せず）と連結される。図１を参照すると、各画素列は、２つのデータ線（Ｄ１〜Ｄｍ）と隣接する。１つの画素列に位置する複数のスイッチング素子（Ｑ）は、２つのデータ線に列方向に２つずつ交互に連結される。一方、１つの画素行に位置するスイッチング素子（Ｑ）は、同じ方向に位置するデータ線（Ｄ１−Ｄｍ）に連結される。
【００２２】
第１ゲート駆動部４００ａ及び第２ゲート駆動部４００ｂは、複数の画素（ＰＸ）を中心として表示板３００の互いに対向する両側周縁領域に位置する。例えば、第１ゲート駆動部４００ａ及び第２ゲート駆動部４００ｂは、表示板３００の左側及び右側にそれぞれ配置される。
【００２３】
第１ゲート駆動部４００ａ及び第２ゲート駆動部４００ｂのそれぞれは一列に連結され、ゲート線（Ｇ１、Ｇ２、…）に順にゲートオン電圧（Ｖｏｎ）を出力する複数のゲート駆動回路４０１を含む。図１に示す第１実施例において、第１ゲート駆動部４００ａのゲート駆動回路４０１は、第２ゲート線Ｇ２、第４ゲート線Ｇ４、第６ゲート線Ｇ６などの偶数で表示されたゲート線（Ｇ２、Ｇ４、Ｇ６、…）に順に連結され、第２ゲート駆動部４００ｂのゲート駆動回路４０１は、第１ゲート線Ｇ１、第３ゲート線Ｇ３、第５ゲート線Ｇ５などの奇数で表示されたゲート線（Ｇ１、Ｇ３、Ｇ５、…）に順に連結される。ゲート駆動回路４０１は、ゲートオン電圧（Ｖｏｎ）とゲートオフ電圧（Ｖｏｆｆ）の組み合わせからなるゲート信号を生成し、それぞれ連結されているゲート線（Ｇ１、Ｇ２、…）に印加する。即ち、ゲートオン電圧（Ｖｏｎ）は、第１ゲート線Ｇ１、第２ゲート線Ｇ２、第３ゲート線Ｇ３、…のように、番号順にゲート線（Ｇ１、Ｇ２、Ｇ３、…）に順に印加される。
【００２４】
ゲート駆動回路４０１は、信号線及びスイッチング素子（Ｑ）などと共に表示板３００に集積される。
【００２５】
ゲート線（Ｇ１、Ｇ２、…）は、これらが連結された画素行が示す基本色により、そのゲート線（Ｇ１、Ｇ２、…）が連結されるゲート駆動部４００ａ、４００ｂが決定される。例えば、赤色、緑色、及び青色を示す画素（ＰＸ）のうちの少なくとも１つは、当該色を示す画素行の全てと連結されたゲート線が１つのゲート駆動部４００ａ、４００ｂと連結される。
【００２６】
より具体的に、赤色画素（Ｒ）列のスイッチング素子（Ｑ）と連結されたゲート線（Ｇ１、Ｇ３、Ｇ７、Ｇ９、…）は全て第２ゲート駆動部４００ｂと連結され、緑色画素（Ｇ）列のスイッチング素子（Ｑ）と連結されたゲート線（Ｇ２、Ｇ６、Ｇ８、Ｇ１２、…）は全て第１ゲート駆動部４００ａと連結される。また、青色画素（Ｂ）列のスイッチング素子（Ｑ）と連結されたゲート線（Ｇ４、Ｇ５、Ｇ１０、Ｇ１１、…）は、第１ゲート駆動部４００ａ及び第２ゲート駆動部４００ｂに列方向に交互に連結される。
【００２７】
これにより、画素行を基準として第ｋ行（ｋ＝６ｊ＋１、ｊ＝０、又は正の整数、以下同じ）、第（ｋ＋３）行、及び第（ｋ＋５）行の画素（ＰＸ）と連結されたゲート線（Ｇ１、Ｇ３、Ｇ５、…）は第２ゲート駆動部４００ｂに連結され、第（ｋ＋１）行、第（ｋ＋２）行、及び第（ｋ＋４）行の画素（ＰＸ）と連結されたゲート線（Ｇ２、Ｇ４、Ｇ６、…）は第１ゲート駆動部４００ａに連結される。
【００２８】
このように、２つのゲート駆動部４００ａ、４００ｂを表示板３００の両側に配置すると、各ゲート駆動部４００ａ、４００ｂに含まれるゲート駆動回路４０１を集積することができる空間、特に、列方向の空間を十分に確保することができる。図１を参照すると、各ゲート駆動回路４０１の列方向に集積可能な空間は、ほぼ２つの画素行の列方向の幅だけ確保される。従って、ゲート駆動回路４０１の集積工程時、集積空間が狭いために発生し得る多様な回路不良を減らすことができる。
【００２９】
データ駆動部５００は、表示板３００のデータ線（Ｄ１−Ｄｍ）に連結されている。データ駆動部５００は、集積回路チップの形態で表示板３００上に直接装着されたり、フレキシブル印刷回路フィルム（ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ  ｆｉｌｍ）（図示せず）上に装着されてＴＣＰ（ｔａｐｅ  ｃａｒｒｉｅｒ  ｐａｃｋａｇｅ）の形態で表示板３００に付着されたり、別途の印刷回路基板（ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ  ｂｏａｒｄ）（図示せず）上に装着されたり、ゲート駆動部４００ａ、４００ｂのように表示板３００に集積されたりしてもよい。
【００３０】
本実施形態による画素（ＰＸ）の横の長さは縦の長さよりも長いため、画素（ＰＸ）の横の長さが縦の長さよりも短い場合に比べ、各画素行に位置する画素（ＰＸ）の数を少なくすることができる。従って、データ線（Ｄ１−Ｄｍ）の全体数を減らすことができるため、データ駆動部５００の集積回路チップの数を減らし、製造原価を減らすことができる。
【００３１】
以下、図１に示す表示装置の動作について、図１及び図２を参照しながら説明する。
【００３２】
第１ゲート駆動部４００ａのゲート駆動回路４０１はゲートオン電圧（Ｖｏｎ）をゲート線（Ｇ２、Ｇ４、Ｇ６、…）に順に印加し、第２ゲート駆動部４００ｂのゲート駆動回路４０１はゲートオン電圧（Ｖｏｎ）をゲート線（Ｇ１、Ｇ３、Ｇ５、…）に順に印加する。このとき、第１ゲート駆動部４００ａと第２ゲート駆動部４００ｂは、交互にゲートオン電圧（Ｖｏｎ）を印加する。従って、図２に示すように、ゲート線（Ｇ１、Ｇ２、Ｇ３、…）の番号順にゲートオン電圧（Ｖｏｎ）が順に印加される。これにより、第ｋ行（ｋ＝６ｊ＋１、ｊ＝０、又は正の整数）から第（ｋ＋５）行までの画素（ＰＸ）だけをみると、第ｋ行の赤色画素（Ｒ）、第（ｋ＋１）行の緑色画素（Ｇ）、第（ｋ＋３）行の赤色画素（Ｒ）、第（ｋ＋２）行の青色画素（Ｂ）、第（ｋ＋５）行の青色画素（Ｂ）、そして第（ｋ＋４）行の緑色画素（Ｇ）の順にゲートオン電圧（Ｖｏｎ）が印加され、スイッチング素子（Ｑ）がターンオンされる。
【００３３】
データ駆動部５００は、表示する映像の階調に対応するデータ電圧をデータ線（Ｄ１−Ｄｍ）に印加する。データ駆動部５００から出力されるデータ電圧の出力順は、当該スイッチング素子（Ｑ）と連結されたゲート線（Ｇ１、Ｇ２、…）へのゲートオン電圧（Ｖｏｎ）の印加順に従う。例えば、ゲート線（Ｇｎ）（ｎは自然数、以下同じ）と連結された赤色画素（Ｒ）、緑色画素（Ｇ）、及び青色画素（Ｂ）に印加されるデータ電圧（ｄａｔａ）をそれぞれ「Ｒｎ」、「Ｇｎ」、及び「Ｂｎ」と表示すると、データ電圧（ｄａｔａ）はＲｋ、Ｇ（ｋ＋１）、Ｒ（ｋ＋２）、Ｂ（ｋ＋３）、Ｂ（ｋ＋４）、Ｇ（ｋ＋５）（ｋ＝６ｊ＋１、ｊ＝０、又は正の整数）の順に出力される。
【００３４】
データ電圧は、ターンオンされたスイッチング素子（Ｑ）を通じて当該画素（ＰＸ）の画素電極に充電される。液晶表示装置の場合、画素（ＰＸ）に印加されたデータ電圧の電圧と共通電圧（Ｖｃｏｍ）の差は、液晶キャパシタの充電電圧として示される。
【００３５】
第１及び第２ゲート駆動部４００ａ、４００ｂのゲート駆動回路４０１からゲート線（Ｇ１、Ｇ２、…）に伝達されるゲート信号は、ゲート線（Ｇ１、Ｇ２、…）に沿って遅延する。従って、ゲート駆動回路４０１から遠い場所に位置する画素（ＰＸ）の画素電極には、データ電圧が十分に印加されなかったり他の画素（ＰＸ）に対するデータ電圧が印加されたりすることがあり、ゲート線（Ｇ１、Ｇ２、…）に沿って画素（ＰＸ）の充電率に差が生じることがある。従って、１つの色を示す一画素行の画素（ＰＸ）が同じ階調を表わす場合でも、ゲート駆動回路４０１から遠くなるにつれて画素（ＰＸ）の輝度が低下することがある。
【００３６】
本実施形態のように、第１色（図１では赤色）の画素（ＰＸ）と連結されたゲート線は全て第２ゲート駆動部４００ｂに連結され、第２色（図１では緑色）の画素（ＰＸ）と連結されたゲート線は全て第１ゲート駆動部４００ａに連結される場合、同じ色を示す画素行において、同じ列に位置する画素間に充電率の差が生じない。従って、画素（ＰＸ）が示す色に関係なく、ゲート線（Ｇ１、Ｇ２、…）を２つのゲート駆動部４００ａ、４００ｂに単純に交互に連結する構造によって出現し得る横線のような表示不良がなくなる。本実施形態において、第１色及び第２色を除いた残りの第３色（図１では青色）の画素（ＰＸ）と連結されたゲート線は、２つのゲート駆動部４００ａ、４００ｂに交互に連結されているが、第３色画素（ＰＸ）の数は全体画素（ＰＸ）の１／３に相当するため、従来技術に比べて横線のような表示不良を減らすことができる。特に、図１及び図２に示す第１実施例のように、第３色が青色（Ｂ）の場合には、その視認性が低く（例えば１０％内外）、外部で青色画素（Ｂ）による横線模様などは殆ど感じられない。
【００３７】
一方、本実施形態によると、赤色画素（Ｒ）、緑色画素（Ｇ）、及び青色画素（Ｂ）からなるドットを含む行を基準とすると、一ドット行毎に３つのゲート線が配置され、ゲートオン電圧（Ｖｏｎ）の印加時間が不足することがある。しかし、図２に示すように、隣接するゲート線（Ｇ１、Ｇ２、Ｇ３、…）のゲートオン電圧（Ｖｏｎ）の印加時間を時間軸上で重複するようにしてデータ電圧の十分な印加時間を確保することができる。
【００３８】
全てのゲート線（Ｇ１、Ｇ２、…）に対してゲートオン電圧（Ｖｏｎ）を印加し、全ての画素（ＰＸ）にデータ電圧を印加することにより、一フレーム（ｆｒａｍｅ）の映像を表示する。一フレームが終わると次のフレームが始まるが、各画素（ＰＸ）に印加されるデータ電圧の極性が直前フレームにおける極性と反対になるように、データ駆動部５００に印加される反転信号の状態が制御される（「フレーム反転」）。このとき、一フレーム内において、反転信号の特性によって一データ線（Ｄ１−Ｄｍ）を通じて流れるデータ電圧の極性が変わったり、一画素行に印加されるデータ電圧の極性もそれぞれ異なったりすることがある。データ電圧の極性とは、共通電圧Ｖｃｏｍを基準とした極性を意味する。
【００３９】
図１に示す第１実施例では、隣接したデータ線（Ｄ１−Ｄｍ）に印加されるデータ電圧の極性が互いに反対であるが、一フレーム内の一データ線（Ｄ１−Ｄｍ）を通じて流れるデータ電圧の極性は変わらずに維持される。この場合、スイッチング素子（Ｑ）が２つの画素行ごとに交互に互いに異なるデータ線（Ｄ１−Ｄｍ）に連結されているため、外からみると反転の形態は２×１ドット反転となる。
【００４０】
次に、図３〜１６を参照しながら、本発明の他の多様な実施例による表示装置について説明する。上述した実施形態と同じ構成要素については同じ図面符号を付与し、同じ説明は省略する。
【００４１】
図３、図４、図６、図７、図９〜図１６はそれぞれ、本発明の一実施形態による表示装置の画素及び表示信号線の配置の多様な実施例を示す図である。図５は、図４に示す表示装置のゲート信号及びデータ電圧の出力順を示す波形図であり、図８は、図７に示す表示装置のゲート信号及びデータ電圧の出力順を示す波形図である。
【００４２】
図３に示す第２実施例による表示装置は、上述した図１に示す第１実施例による表示装置と大部分が同じである。しかし、第１ゲート駆動部４００ａ及び第２ゲート駆動部４００ｂに連結されたゲート線（Ｇ１、Ｇ２、…）が互いに逆になっている。即ち、赤色画素（Ｒ）列のスイッチング素子（Ｑ）と連結されたゲート線（Ｇ１、Ｇ３、Ｇ７、Ｇ９、…）は全て第１ゲート駆動部４００ａと連結されており、緑色画素（Ｇ）列のスイッチング素子（Ｑ）と連結されたゲート線（Ｇ２、Ｇ６、Ｇ８、Ｇ１２、…）は全て第２ゲート駆動部４００ｂと連結されている。また、青色画素（Ｂ）列のスイッチング素子（Ｑ）と連結されたゲート線（Ｇ４、Ｇ５、Ｇ１０、Ｇ１１、…）は、第２ゲート駆動部４００ｂ及び第１ゲート駆動部４００ａに列方向に交互に連結されている。
【００４３】
これにより、画素行を基準として第ｋ行（ｋ＝６ｊ＋１、ｊ＝０、又は正の整数）、第（ｋ＋３）行、及び第（ｋ＋５）行の画素（ＰＸ）と連結されたゲート線（Ｇ１、Ｇ３、Ｇ５、…）は第１ゲート駆動部４００ａに連結され、第（ｋ＋１）行、第（ｋ＋２）行、第（ｋ＋４）行の画素（ＰＸ）と連結されたゲート線（Ｇ２、Ｇ４、Ｇ６、…）は第２ゲート駆動部４００ｂに連結される。
【００４４】
本実施例による表示装置のその駆動方法及び駆動信号も、図２に示す波形図によるものであってもよい。上述した図１及び図２に示す表示装置の他の特徴及び効果も、図３に示す第２実施例に対して同じように適用されうる。
【００４５】
図４に示す第３実施例による表示装置は、上述した図１に示す表示装置と大部分が同じである。しかし、図１に示す第１実施例のような、赤色画素（Ｒ）及び緑色画素（Ｇ）と連結されたゲート線がそれぞれ１つのゲート駆動部４００ａ、４００ｂに連結され、青色画素（Ｂ）列と連結されたゲート線が２つのゲート駆動部４００ａ、４００ｂに列方向に交互に連結されたものとは異なり、図４に示す第３実施例では、赤色画素（Ｒ）行と連結されたゲート線（Ｇ１、Ｇ４、Ｇ７、Ｇ１０、…）が第２ゲート駆動部４００ｂ及び第１ゲート駆動部４００ａに列方向に交互に連結されている。また、緑色画素（Ｇ）行と連結されたゲート線（Ｇ２、Ｇ６、Ｇ８、Ｇ１２、…）は全て第１ゲート駆動部４００ａと連結されており、青色画素（Ｂ）列と連結されたゲート線（Ｇ３、Ｇ５、Ｇ９、Ｇ１１、…）は全て第２ゲート駆動部４００ｂと連結されている。
【００４６】
これにより、画素行を基準として第ｋ行（ｋ＝６ｊ＋１、ｊ＝０、又は正の整数）、第（ｋ＋２）行、及び第（ｋ＋５）行の画素（ＰＸ）と連結されたゲート線（Ｇ１、Ｇ３、Ｇ５、…）は第２ゲート駆動部４００ｂに連結され、第（ｋ＋１）行、第（ｋ＋３）行、及び第（ｋ＋４）行の画素（ＰＸ）と連結されたゲート線（Ｇ２、Ｇ４、Ｇ６、…）は第１ゲート駆動部４００ａに連結される。
【００４７】
図４に示す表示装置の動作も、上述した図１及び図２に示す第１実施例と大部分が同じであるため、重複する説明は省略する。しかし、図４及び図５を参照すると、第ｋ行（ｋ＝６ｊ＋１、ｊ＝０、又は正の整数）から第（ｋ＋５）行までの画素（ＰＸ）だけをみた場合、第ｋ行の赤色画素（Ｒ）、第（ｋ＋１）行の緑色画素（Ｇ）、第（ｋ＋２）行の青色画素（Ｂ）、第（ｋ＋３）行の赤色画素（Ｒ）、第（ｋ＋５）行の青色画素（Ｂ）、そして第（ｋ＋４）行の緑色画素（Ｇ）の順にゲートオン電圧（Ｖｏｎ）が印加され、スイッチング素子（Ｑ）がターンオンされる。これにより、データ線（Ｄ１−Ｄｍ）のデータ電圧も、Ｒｋ、Ｇ（ｋ＋１）、Ｂ（ｋ＋２）、Ｒ（ｋ＋３）、Ｂ（ｋ＋４）、Ｇ（ｋ＋５）（ｋ＝６ｊ＋１、ｊ＝０、又は正の整数）の順に出力される。
【００４８】
図４に示す第３実施例のように、緑色画素（Ｇ）と連結されたゲート線を全て第１ゲート駆動部４００ａに連結し、青色画素（Ｂ）と連結されたゲート線は全て第２ゲート駆動部４００ｂに連結すると、同じ色を示す複数の画素行において、同じ列に位置する画素間に充電率の差がなく、横線視認のような表示不良を改善することができる。一方、ゲート線が２つのゲート駆動部４００ａ、４００ｂに交互に連結されている赤色画素（Ｒ）は、その視認性が低い方であるため、赤色画素（Ｒ）に対してゲート信号の遅延による横線不良は殆ど感じられない。
【００４９】
上述した図１及び図２に示す第１実施例の多様な特徴及び効果は、図４及び図５に示す第３実施例に対して同じように適用されうる。
【００５０】
図６に示す第４実施例は、上述した図４に示す表示装置と大部分が同じである。しかし、第１ゲート駆動部４００ａ及び第２ゲート駆動部４００ｂと連結されたゲート線（Ｇ１、Ｇ２、…）が互いに逆になっている。即ち、緑色画素（Ｇ）列のスイッチング素子（Ｑ）と連結されたゲート線（Ｇ２、Ｇ６、Ｇ８、Ｇ１２、…）は全て第２ゲート駆動部４００ｂと連結されており、青色画素（Ｂ）列のスイッチング素子（Ｑ）と連結されたゲート線（Ｇ３、Ｇ５、Ｇ９、Ｇ１１、…）は全て第１ゲート駆動部４００ａと連結されている。また、赤色画素（Ｒ）列のスイッチング素子（Ｑ）と連結されたゲート線（Ｇ１、Ｇ４、Ｇ７、Ｇ１０、…）は、第１ゲート駆動部４００ａ及び第２ゲート駆動部４００ｂに列方向に交互に連結されている。
【００５１】
これにより、画素行を基準として第ｋ行（ｋ＝６ｊ＋１、ｊ＝０、又は正の整数）、第（ｋ＋２）行、及び第（ｋ＋５）行の画素（ＰＸ）と連結されたゲート線（Ｇ１、Ｇ３、Ｇ５、…）は第１ゲート駆動部４００ａに連結され、第（ｋ＋１）行、第（ｋ＋３）行、第（ｋ＋４）行の画素（ＰＸ）と連結されたゲート線（Ｇ２、Ｇ４、Ｇ６、…）は第２ゲート駆動部４００ｂに連結される。
【００５２】
本実施例による表示装置のその駆動方法及び駆動信号も、図５に示す波形図によるものであってもよい。また、上述した図１及び図２に示す表示装置の多様な特徴及び効果が、図６に示す第４実施例に対して同じように適用されうる。
【００５３】
図７に示す第５実施例による表示装置も、上述した図１に示す表示装置と大部分が同じである。しかし、図１に示す第１実施例のような、赤色画素（Ｒ）及び緑色画素（Ｇ）と連結されたゲート線がそれぞれ１つのゲート駆動部４００ａ、４００ｂに連結され、青色画素（Ｂ）列と連結されたゲート線が２つのゲート駆動部４００ａ、４００ｂに列方向に交互に連結されたものとは異なり、図７に示す第５実施形態では、緑色画素（Ｇ）行と連結されたゲート線（Ｇ２、Ｇ５、Ｇ８、Ｇ１１、…）が第１ゲート駆動部４００ａ及び第２ゲート駆動部４００ｂに列方向に交互に連結されている。また、赤色画素（Ｒ）行と連結されたゲート線（Ｇ１、Ｇ３、Ｇ７、Ｇ９、…）は全て第２ゲート駆動部４００ｂと連結されており、青色画素（Ｂ）列と連結されたゲート線（Ｇ４、Ｇ６、Ｇ１０、Ｇ１２、…）は全て第１ゲート駆動部４００ａと連結されている。
【００５４】
これにより、画素行を基準として第ｋ行（ｋ＝６ｊ＋１、ｊ＝０、又は正の整数）、第（ｋ＋３）行、及び第（ｋ＋４）行の画素（ＰＸ）と連結されたゲート線（Ｇ１、Ｇ３、Ｇ５、…）は第２ゲート駆動部４００ｂに連結され、第（ｋ＋１）行、第（ｋ＋２）行、及び第（ｋ＋５）行の画素（ＰＸ）と連結されたゲート線（Ｇ２、Ｇ４、Ｇ６、…）は第１ゲート駆動部４００ａに連結される。
【００５５】
図７に示す表示装置の動作も、上述した図１及び図２に示す第１実施例と大部分が同じであるため、重複する説明は省略する。しかし、図７及び図８を参照すると、第ｋ行（ｋ＝６ｊ＋１、ｊ＝０、又は正の整数）から第（ｋ＋５）行までの画素（ＰＸ）だけをみた場合、第ｋ行の赤色画素（Ｒ）、第（ｋ＋１）行の緑色画素（Ｇ）、第（ｋ＋３）行の赤色画素（Ｒ）、第（ｋ＋２）行の青色画素（Ｂ）、第（ｋ＋４）行の緑色画素（Ｇ）、そして第（ｋ＋５）行の青色画素（Ｂ）の順にゲートオン電圧（Ｖｏｎ）が印加され、スイッチング素子（Ｑ）がターンオンされる。これにより、データ線（Ｄ１−Ｄｍ）のデータ電圧も、Ｒｋ、Ｇ（ｋ＋１）、Ｒ（ｋ＋２）、Ｂ（ｋ＋３）、Ｇ（ｋ＋４）、Ｂ（ｋ＋５）（ｋ＝６ｊ＋１、ｊ＝０、又は正の整数）の順に出力される。
【００５６】
本実施例にも、上述した図１及び図２の第１実施例の多様な特徴及び効果が適用されうる。本実施例では、比較的視認性が高い緑色画素（Ｇ）行と連結されたゲート線が２つのゲート駆動部４００ａ、４００ｂに交互に連結されているが、緑色画素（Ｇ）は全体画素（ＰＸ）の１／３に相当するため、緑色画素（Ｇ）によるゲート信号の遅延による横線は殆ど視認されない。
【００５７】
図９に示す第６実施例は、上述した図７に示す表示装置と大部分が同じである。しかし、第１ゲート駆動部４００ａ及び第２ゲート駆動部４００ｂと連結されたゲート線（Ｇ１、Ｇ２、…）が互いに逆になっている。即ち、赤色画素（Ｒ）列のスイッチング素子（Ｑ）と連結されたゲート線（Ｇ１、Ｇ３、Ｇ７、Ｇ９、…）は全て第１ゲート駆動部４００ａと連結されており、青色画素（Ｂ）列のスイッチング素子（Ｑ）と連結されたゲート線（Ｇ４、Ｇ６、Ｇ１０、Ｇ１２、…）は全て第２ゲート駆動部４００ｂと連結されている。また、緑色画素（Ｇ）列のスイッチング素子（Ｑ）と連結されたゲート線（Ｇ２、Ｇ５、Ｇ８、Ｇ１１、…）は、第２ゲート駆動部４００ｂ及び第１ゲート駆動部４００ａに列方向に交互に連結されている。
【００５８】
これにより、画素行を基準として第ｋ行（ｋ＝６ｊ＋１、ｊ＝０、又は正の整数）、第（ｋ＋３）行、及び第（ｋ＋４）行の画素（ＰＸ）と連結されたゲート線（Ｇ１、Ｇ３、Ｇ５、…）は第１ゲート駆動部４００ａに連結され、第（ｋ＋１）行、第（ｋ＋２）行、第（ｋ＋５）行の画素（ＰＸ）と連結されたゲート線（Ｇ２、Ｇ４、Ｇ６、…）は第２ゲート駆動部４００ｂに連結される。
【００５９】
本実施例による表示装置のその駆動方法及び駆動信号も、図８に示す波形図によるものであってもよい。また、上述した図１及び図２に示す表示装置の多様な特徴及び効果も、図９に示す第６実施例に同じように適用されうる。
【００６０】
図１０〜図１５に示す第７〜第１２実施例は、順にそれぞれ上述した図１、図３、図４、図６、図７、及び図９に示す表示装置と大部分が同じである。しかし、上述した第１〜第６実施例とは異なり、１つの画素列に位置するスイッチング素子（Ｑ）が２つのデータ線に列方向に交互に連結されている。本実例によると、隣接したデータ線（Ｄ１−Ｄｍ）のデータ電圧の極性が互いに反対であるため、外からみた反転の形態は１×１ドット反転となる。
【００６１】
以上で説明した多様な実施例では、画素（ＰＸ）の行方向の長さが列方向の長さよりも長いものとして説明したが、図１６に示すように、画素（ＰＸ）の列方向の長さが行方向の長さよりも長くてもよい。例えば、画素（ＰＸ）の列方向の長さが行方向の長さの略３倍であってもよい。図１６に示す実施形態によると、デート駆動部５００の集積回路チップの数を減らすことはできないが、上述した多様な実施例の他の特徴及び効果は同じように適用されうる。
【００６２】
更に、以上で説明した多様な実施例では、一画素列あたり１つのデータ線が配置されている構造を有しているものとして示しているが、画素の配列とゲート線及びデータ線の配置はこれに限定されるものではない。例えば、３つのそれぞれ異なる色を示す３画素（ＰＸ）が１つのドット（ｄｏｔ）をなす場合、３画素列毎に１つのデータ線が配置されていてもよい。
【００６３】
これにより、上述したように、複数の画素列毎に１つのデータ線が配置されている本発明の他の実施形態による表示装置について説明する。上述した実施形態と同じ構成要素については同じ図面符号を付与し、差異点を中心に説明する。
【００６４】
図１７は、本発明の他の実施形態による表示装置の画素及び表示信号線の配置を示す図である。
【００６５】
図１７を参照すると、表示板３００に含まれる複数の画素（ＰＸ）は、ゲート線（Ｇ１、Ｇ２、…）及びデータ線（Ｄ１−Ｄｍ）と連結されたスイッチング素子（Ｑ）、及びスイッチング素子（Ｑ）からデータ電圧が印加される画素電極（図示せず）を含む。本実施形態では、赤色（Ｒ）、緑色（Ｇ）、及び青色（Ｂ）の３原色を基本色とする場合を例示しており、複数の画素（ＰＸ）は、赤色を示す赤色画素（Ｒ）、緑色を示す緑色画素（Ｇ）、そして青色を示す青色画素（Ｂ）を含み、これらの３画素（Ｒ、Ｇ、Ｂ）は１つのドットをなす。
【００６６】
図１７を参照すると、一画素列に位置する画素（Ｒ、Ｇ、Ｂ）は同じ色を示している。赤色画素（Ｒ）の列、緑色画素（Ｇ）の列、そして青色画素（Ｂ）の列は、順に行方向に沿って交互に配置されている。
【００６７】
また、各画素（ＰＸ）の列方向の長さが行方向の長さよりも長い。
【００６８】
１つのドット列毎に１つずつのデータ線（Ｄ１、…、Ｄｍ）が配置されており、１つの画素行毎に３つずつのゲート線（Ｇ１、Ｇ２、…）が配置されている。従って、１つのドットに属する赤色画素（Ｒ）、緑色画素（Ｇ）、及び青色画素（Ｂ）は、スイッチング素子（Ｑ）を通じて同じデータ線（Ｄ１、…、Ｄｍ）及びそれぞれ異なるゲート線（Ｇ１、Ｇ２、…）に連結されている。
【００６９】
データ線（Ｄ１、…、Ｄｍ）は、図１７に示すように、赤色画素（Ｒ）と緑色画素（Ｇ）の間を通過してもよく、赤色画素（Ｒ）の左側、緑色画素（Ｇ）と青色画素（Ｂ）の間、又は青色画素（Ｂ）の右側を通過してもよい。また、ゲート線（Ｇ１、Ｇ２、…）も、図１７に示すように、１つの画素行を基準としたゲート線（Ｇ１、Ｇ５、…）は当該画素行の上側に位置し、残りのゲート線（Ｇ２、Ｇ３、Ｇ４、Ｇ６、…）は当該画素行の下側に位置してもよいが、これに限定されるものではない。即ち、１つの画素行と連結されたゲート線は全て隣接して当該画素行の上側又は下側に位置してもよく、又は２つのゲート線が当該画素行の上側に位置し、残りのゲート線が当該画素行の下側に位置してもよい。
【００７０】
第１ゲート駆動部４００ａ及び第２ゲート駆動部４００ｂは、上述した多様な実施例、特に、図３に示す第２実施例と大部分が同じである。但し、図１７では、ゲート駆動回路を赤色画素（Ｒ）と連結されたゲート駆動回路４０１Ｒ、緑色画素（Ｇ）と連結されたゲート駆動回路４０１Ｇ、そして青色画素（Ｂ）と連結されたゲート駆動回路４０１Ｂに区分した。
【００７１】
図１７に示すものとは異なり、赤色画素（Ｒ）と連結されたゲート駆動回路４０１Ｒは全て第２ゲート駆動部４００ｂに位置し、緑色画素（Ｇ）と連結されたゲート駆動回路４０１Ｇは全て第１ゲート駆動部４００ａに位置してもよい。また、赤色画素（Ｒ）と連結されたゲート駆動回路４０１Ｒと青色画素（Ｂ）と連結されたゲート駆動回路４０１Ｂがそれぞれ１つのゲート駆動部４００ａ、４００ｂに位置しながら、緑色画素（Ｇ）と連結されたゲート駆動回路４０１Ｇが２つのゲート駆動部４００ａ、４００ｂに交互に位置してもよい。同様に、緑色画素（Ｇ）と連結されたゲート駆動回路４０１Ｇと青色画素（Ｂ）と連結されたゲート駆動回路４０１Ｂがそれぞれ１つのゲート駆動部４００ａ、４００ｂに位置しながら、赤色画素（Ｒ）と連結されたゲート駆動回路４０１Ｒが２つのゲート駆動部４００ａ、４００ｂに交互に位置してもよい。
【００７２】
この他に、ゲート線（Ｇ１、Ｇ２、…）とゲート駆動回路４０１Ｒ、４０１Ｇ、４０１Ｂの配置及びデータ電圧の出力順などは、上述した図１〜図１５に示す第１〜第１２実施例、特に、図３に示す第２実施例と同じであるため、詳細な説明は省略する。
【００７３】
図１８及び図１９はそれぞれ、本発明の更に他の実施形態による表示装置の画素及び表示信号線の配置を示す図である。
【００７４】
図１８に示す実施形態による表示装置は、上述した図１７に示す表示装置と大部分が同じである。しかし、図１８に示す実施形態では、青色画素（Ｂ）と連結されたゲート駆動回路４０１Ｂのゲート線（Ｇ３、Ｇ６、…）との連結関係が上述の実施形態と異なる。
【００７５】
図１８を参照すると、赤色画素（Ｒ）、緑色画素（Ｇ）、及び青色画素（Ｂ）のうちの互いに異なる色を示す２種類の画素と連結されたゲート駆動回路はそれぞれ互いに異なるゲート駆動部４００ａ、４００ｂに属し、残りの一種類の画素と連結されたゲート駆動回路は両側のゲート駆動部４００ａ、４００ｂの両方に属する。具体的に、赤色画素（Ｒ）と連結されたゲート駆動回路４０１Ｒと緑色画素（Ｇ）と連結されたゲート駆動回路４０１Ｇは互いに異なるゲート駆動部４００ａ、４００ｂにそれぞれ属するが、青色画素（Ｂ）と連結されたゲート駆動回路４０１Ｂは１対ずつ１つのゲート線（Ｇ３、Ｇ６、…）の両側終端に連結され、第１及び第２ゲート駆動部４００ａ、４００ｂの両方に属する。
【００７６】
一画素行に配置された青色画素（Ｂ）にゲート信号を伝達する１つのゲート線（Ｇ３、Ｇ６、…）は、両側の２つのゲート駆動回路４０１Ｂと連結されており、２つのゲート駆動回路４０１Ｂからゲート信号が印加される。従って、同じ画素列に位置する青色画素（Ｂ）の間に充電率の差がないため、横線不良などの表示不良がない。また、青色画素（Ｂ）に連結されたゲート駆動回路４０１Ｂの面積を更に減らすことができ、表示装置の領域を更に減らすことができる。
【００７７】
図１９に示す実施形態は、図１８に示す実施形態と大部分が同じであるが、赤色画素（Ｒ）と連結されたゲート駆動回路４０１Ｒと緑色画素（Ｇ）と連結されたゲート駆動回路４０１Ｇの位置が互いに入れ替わっている。即ち、赤色画素（Ｒ）と連結されたゲート駆動回路４０１Ｒは第２ゲート駆動部４００ｂに位置し、緑色画素（Ｇ）と連結されたゲート駆動回路４０１Ｇは第１ゲート駆動部４００ａに位置する。
【００７８】
図１８及び図１９に示す実施形態とは異なり、赤色画素（Ｒ）と連結されたゲート駆動回路４０１Ｒと青色画素（Ｂ）と連結されたゲート駆動回路４０１Ｂがそれぞれ１つのゲート駆動部４００ａ、４００ｂに位置しながら、緑色画素（Ｇ）と連結された一対のゲート駆動回路４０１Ｇが１つのゲート線の両端に連結され、両側のゲート駆動部４００ａ、４００ｂの両方に位置してもよい。同様に、緑色画素（Ｇ）と連結されたゲート駆動回路４０１Ｇと青色画素（Ｂ）と連結されたゲート駆動回路４０１Ｂがそれぞれ１つのゲート駆動部４００ａ、４００ｂに位置しながら、赤色画素（Ｒ）と連結された一対のゲート駆動回路４０１Ｒが１つのゲート線の両端に連結され、両側のゲート駆動部４００ａ、４００ｂの両方に位置してもよい。
【００７９】
本発明の多様な実施形態による表示装置は、液晶表示装置、有機発光表示装置、電気泳動表示装置、プラズマ表示装置などの多様な表示装置であってもよい。
【００８０】
以上、図面を参照しながら本発明の実施形態について詳細に説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【符号の説明】
【００８１】
３００    表示板
４００ａ    第１ゲート駆動部
４００ｂ    第２ゲート駆動部
４０１    ゲート駆動回路
５００    データ駆動部
【図１】
2012252318.tif 000003
【図２】
2012252318.tif 000004
【図３】
2012252318.tif 000005
【図４】
2012252318.tif 000006
【図５】
2012252318.tif 000007
【図６】
2012252318.tif 000008
【図７】
2012252318.tif 000009
【図８】
2012252318.tif 000010
【図９】
2012252318.tif 000011
【図１０】
2012252318.tif 000012
【図１１】
2012252318.tif 000013
【図１２】
2012252318.tif 000014
【図１３】
2012252318.tif 000015
【図１４】
2012252318.tif 000016
【図１５】
2012252318.tif 000017
【図１６】
2012252318.tif 000018
【図１７】
2012252318.tif 000019
【図１８】
2012252318.tif 000020
【図１９】
2012252318.tif 000021