(57)【要約】【課題】トランジスタの寄生容量の容量値の低減を図ることにより、画素回路や周辺回路が実行する回路動作を確実に行うことができるようにした表示装置、及び、当該表示装置を有する電子機器を提供する。【解決手段】画素（画素回路）を構成する画素トランジスタ８０、即ち、駆動トランジスタ及び書込みトランジスタの少なくとも一方としてＬＤＤ構造のトランジスタを用いる。そして、画素トランジスタ８０のＬＤＤ領域８７の幅Ｗ1をチャネル領域８３の幅Ｗ2よりも狭く設定することで、画素トランジスタ８０に付く寄生容量、即ち、ＬＤＤ領域８７−ゲート電極８１間に形成される寄生容量の容量値を小さくする。【選択図】図１１
2012141525.tif 000002
【特許請求の範囲】
【請求項１】
ＬＤＤ構造のトランジスタを回路構成素子として有し、
前記トランジスタは、ＬＤＤ領域の幅がチャネル領域の幅に比べて狭い
表示装置。
【請求項２】
前記ＬＤＤ構造のトランジスタを有する回路は画素回路であり、
前記画素回路は、
信号電圧を画素内に書き込む書込みトランジスタと、
前記書込みトランジスタによって書き込まれた信号電圧に応じて電気光学素子を駆動する駆動トランジスタと
を有し、
前記書込みトランジスタ及び前記駆動トランジスタの少なくとも一方は、ＬＤＤ構造のトランジスタである
請求項１に記載の表示装置。
【請求項３】
前記画素回路は、
前記駆動トランジスタのゲート電極と一方のソース／ドレイン電極との間に接続され、前記書込みトランジスタによって書き込まれた信号電圧を保持する保持容量を有し、
前記駆動トランジスタのゲート電極がフローティング状態にあるときに、前記保持容量によって保持された前記駆動トランジスタのゲート−ソース間電圧を保ったまま、当該駆動トランジスタのゲート電極の電位及び前記一方のソース／ドレイン電極の電位が上昇するブートストラップ動作を行う
請求項２に記載の表示装置。
【請求項４】
前記書込みトランジスタは、前記信号電圧を供給する信号線に一方のソース／ドレイン電極が接続され、前記駆動トランジスタのゲート電極に他方のソース／ドレイン領域が接続されており、当該他方のソース／ドレイン領域側のＬＤＤ領域の幅がチャネル領域の幅に比べて狭い
請求項３に記載の表示装置。
【請求項５】
前記書込みトランジスタのゲート電極と他方のソース／ドレイン領域との間に存在する寄生容量は、前記ブートストラップ動作のゲインを決めるパラメータの一つである
請求項４に記載の表示装置。
【請求項６】
前記駆動トランジスタは、電源が供給される他方のソース／ドレイン領域側のＬＤＤ領域の幅がチャネル領域の幅に比べて狭い
請求項３に記載の表示装置。
【請求項７】
前記駆動トランジスタのゲート電極と他方のソース／ドレイン領域との間に存在する寄生容量は、前記ブートストラップ動作のゲインを決めるパラメータの一つである
請求項６に記載の表示装置。
【請求項８】
前記駆動トランジスタの前記他方のソース／ドレイン電極は、第１電源電位と当該第１電源電位よりも低い第２電源電位とを選択的に供給する電源供給線に接続されており、
前記第１電源電位は、前記有機ＥＬ素子を発光駆動する駆動電流を前記駆動トランジスタに供給するための電源電位であり、
前記第２電源電位は、前記有機ＥＬ素子に対して逆バイアスを掛けるための電源電位である
請求項６に記載の表示装置。
【請求項９】
ＬＤＤ構造のトランジスタを回路構成素子として有し、
前記トランジスタは、ＬＤＤ領域の幅がチャネル領域の幅に比べて狭い
表示装置を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及び電子機器に関し、特に、回路構成素子としてＬＤＤ(Lightly Doped Drain)構造のトランジスタを用いる表示装置、及び、当該表示装置を有する電子機器に関する。
【背景技術】
【０００２】
平面型（フラットパネル型）の表示装置の一つとして、デバイスに流れる電流値に応じて発光輝度が変化する、所謂、電流駆動型の電気光学素子を画素の発光部（発光素子）として用いた表示装置がある。電流駆動型の電気光学素子としては、有機材料のエレクトロルミネッセンス（ＥＬ；Electroluminescence）を利用し、有機薄膜に電界をかけると発光する現象を用いた有機ＥＬ素子が知られている。
【０００３】
画素の発光部として有機ＥＬ素子を用いた有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子は、１０Ｖ以下の印加電圧で駆動できるために低消費電力である。有機ＥＬ素子は自発光素子であるために、液晶表示装置に比べて、画像の視認性が高く、しかも、バックライト等の照明部材を必要としないために軽量化及び薄型化が容易である。更に、有機ＥＬ素子は、応答速度が数μｓｅｃ程度と非常に高速であるために動画表示時の残像が発生しない。
【０００４】
有機ＥＬ表示装置では、液晶表示装置と同様に、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。アクティブマトリクス方式の表示装置は、電気光学素子が１表示フレームの期間に亘って発光を持続するために、単純マトリクス方式の表示装置に比べて、大型でかつ高精細な表示装置の実現が容易である。
【０００５】
アクティブマトリクス方式の表示装置は、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタによって制御する。絶縁ゲート型電界効果トランジスタとしては、典型的には、薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）が用いられる。
【０００６】
ところで、有機ＥＬ素子を駆動する駆動トランジスタは、閾値電圧Ｖthや移動度μ等のトランジスタ特性が経時的に変化したり、製造プロセスのばらつきによってトランジスタ特性が画素毎に異なったりする場合がある。そして、駆動トランジスタの特性が画素毎に異なると、駆動トランジスタに流れる電流値が画素毎にばらつく。
【０００７】
すると、駆動トランジスタのゲートに画素間で同じ電圧を印加しても、有機ＥＬ素子の発光輝度が画素間でばらつくため、画面の一様性（ユニフォーミティ）が損なわれる。そこで、トランジスタ特性の経時変化や、画素毎のばらつき等の影響を受けることなく、有機ＥＬ素子の発光輝度を一定に維持するために、画素回路は各々、各種の補正処理機能を備えている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００８−０８３２７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上述した有機ＥＬ表示装置等のアクティブマトリクス方式の表示装置において、画素回路や周辺回路を構成するトランジスタには、ゲート電極−ソース／ドレイン領域間などに少なからず寄生容量が存在する。そして、トランジスタに付く寄生容量の容量値が大きいと、画素回路や周辺回路が実行する回路動作に悪影響が及ぶことになる。従って、トランジスタの寄生容量としては、できるだけ容量値が小さいものが好ましい。
【００１０】
そこで、本発明は、トランジスタの寄生容量の容量値の低減を図ることにより、画素回路や周辺回路が実行する回路動作を確実に行うことができるようにした表示装置、及び、当該表示装置を有する電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記の目的を達成するために、本発明は、
ＬＤＤ構造のトランジスタを回路構成素子として有する表示装置において、
前記トランジスタのＬＤＤ領域の幅をチャネル領域の幅に比べて狭く設定する
構成を採っている。
【００１２】
上記構成の表示装置において、トランジスタのＬＤＤ領域の幅をチャネル領域の幅よりも狭く設定することで、ＬＤＤ領域−ゲート電極間に形成される寄生容量の容量値を、ＬＤＤ領域の幅がチャネル領域の幅と等しい場合の容量値に比べて小さくできる。加えて、トランジスタの導通状態では、ＬＤＤ抵抗に比べて、トランジスタのオン抵抗の方が十分に大きいため、ＬＤＤ領域の幅が狭くなることによるトランジスタの特性の低下はかなり少ない。すなわち、トランジスタのＬＤＤ領域の幅をチャネル領域の幅よりも狭く設定することにより、トランジスタの特性低下を最小限に抑えつつ、当該トランジスタに付く寄生容量の容量値を低減できる。
【発明の効果】
【００１３】
本発明によれば、ＬＤＤ構造のトランジスタを有する表示装置において、当該トランジスタに付く寄生容量の容量値を低減できるため、当該寄生容量による悪影響を最小限に抑えつつ、画素回路や周辺回路が実行する回路動作を確実に行うことができる。
【図面の簡単な説明】
【００１４】
【図１】本発明が適用されるアクティブマトリクス型有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【図２】画素（画素回路）の具体的な回路構成の一例を示す回路図である。
【図３】本発明が適用される有機ＥＬ表示装置の基本的な回路動作の説明に供するタイミング波形図である。
【図４】本発明が適用される有機ＥＬ表示装置の基本的な回路動作の動作説明図（その１）である。
【図５】本発明が適用される有機ＥＬ表示装置の基本的な回路動作の動作説明図（その２）である。
【図６】駆動トランジスタの閾値電圧Ｖthのばらつきに起因する課題の説明（Ａ）、及び、駆動トランジスタの移動度μのばらつきに起因する課題の説明（Ｂ）に供する特性図である。
【図７】ブートストラップ動作についての説明に供する図である。
【図８】駆動トランジスタ及び駆動トランジスタに存在する寄生容量を示す等価回路図である。
【図９】閾値電圧Ｖthのばらつきの再発についての説明に供するタイミング波形図である。
【図１０】有機ＥＬ素子の両端電圧Ｖoledの高電圧化による電流減少についての説明に供する図である。
【図１１】実施形態に係るＬＤＤ構造のトランジスタの具体的な構造についての説明図であり、（Ａ）はソース／ドレイン電極の配線を除いたトランジスタの平面図を示し、（Ｂ）は（Ａ）のＸ−Ｘ´線に沿った矢視断面図である。
【図１２】典型的なＬＤＤ構造のトランジスタの具体的な構造についての説明図であり、（Ａ）はソース／ドレイン電極の配線を除いたトランジスタの平面図を示し、（Ｂ）は（Ａ）のＹ−Ｙ´線に沿った矢視断面図である。
【図１３】本発明が適用されるテレビジョンセットの外観を示す斜視図である。
【図１４】本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。
【図１５】本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。
【図１６】本発明が適用されるビデオカメラの外観を示す斜視図である。
【図１７】本発明が適用される携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００１５】
以下、発明を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。なお、説明は以下の順序で行う。
１．本発明が適用される有機ＥＬ表示装置
１−１．システム構成
１−２．基本的な回路動作
１−３．ブートストラップ動作
１−４．トランジスタの寄生容量に起因する不具合
２．実施形態の説明
２−１．実施形態に係るトランジスタ構造
２−２．実施形態の作用、効果
３．適用例
４．電子機器
【００１６】
＜１．本発明が適用される有機ＥＬ表示装置＞
［１−１．システム構成］
図１は、本発明が適用されるアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。
【００１７】
アクティブマトリクス型表示装置は、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタによって制御する表示装置である。絶縁ゲート型電界効果トランジスタとしては、典型的には、ＴＦＴ（薄膜トランジスタ）が用いられる。
【００１８】
ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子を、画素（画素回路）の発光素子として用いるアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明するものとする。
【００１９】
図１に示すように、本適用例に係る有機ＥＬ表示装置１０は、有機ＥＬ素子を含む複数の画素２０と、当該画素２０が行列状に２次元配置されてなる画素アレイ部３０と、当該画素アレイ部３０の周辺に配置される駆動回路部とを有する構成となっている。駆動回路部は、書込み走査回路４０、電源供給走査回路５０及び信号出力回路６０等からなり、画素アレイ部３０の各画素２０を駆動する。
【００２０】
ここで、有機ＥＬ表示装置１０がカラー表示対応の場合は、カラー画像を形成する単位となる１つの画素（単位画素）は複数の副画素（サブピクセル）から構成され、この副画素の各々が図１の画素２０に相当することになる。より具体的には、カラー表示対応の表示装置では、１つの画素は、例えば、赤色（Ｒｅｄ；Ｒ）光を発光する副画素、緑色（Ｇｒｅｅｎ；Ｇ）光を発光する副画素、青色（Ｂｌｕｅ；Ｂ）光を発光する副画素の３つの副画素から構成される。
【００２１】
但し、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではなく、３原色の副画素に更に１色あるいは複数色の副画素を加えて１つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色（Ｗｈｉｔｅ；Ｗ）光を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。
【００２２】
画素アレイ部３０には、ｍ行ｎ列の画素２０の配列に対して、行方向（画素行の画素の配列方向）に沿って走査線３１1〜３１mと電源供給線３２1〜３２mとが画素行毎に配線されている。更に、ｍ行ｎ列の画素２０の配列に対して、列方向（画素列の画素の配列方向）に沿って信号線３３1〜３３nが画素列毎に配線されている。
【００２３】
走査線３１1〜３１mは、書込み走査回路４０の対応する行の出力端にそれぞれ接続されている。電源供給線３２1〜３２mは、電源供給走査回路５０の対応する行の出力端にそれぞれ接続されている。信号線３３1〜３３nは、信号出力回路６０の対応する列の出力端にそれぞれ接続されている。
【００２４】
画素アレイ部３０は、通常、ガラス基板などの透明絶縁基板上に形成されている。これにより、有機ＥＬ表示装置１０は、平面型（フラット型）のパネル構造となっている。画素アレイ部３０の各画素２０の駆動回路は、アモルファスシリコンＴＦＴまたは低温ポリシリコンＴＦＴを用いて形成することができる。低温ポリシリコンＴＦＴを用いる場合には、図１に示すように、書込み走査回路４０、電源供給走査回路５０、及び、信号出力回路６０についても、画素アレイ部３０を形成する表示パネル（基板）７０上に実装することができる。
【００２５】
書込み走査回路４０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ回路等によって構成されている。この書込み走査回路４０は、画素アレイ部３０の各画素２０への映像信号の信号電圧書込みに際して、走査線３１（３１1〜３１m）に対して書込み走査信号ＷＳ（ＷＳ1〜ＷＳ m）を順次供給することによって画素アレイ部３０の各画素２０を行単位で順番に走査（線順次走査）する。
【００２６】
電源供給走査回路５０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ回路等によって構成されている。この電源供給走査回路５０は、書込み走査回路４０による線順次走査に同期して、第１電源電位Ｖccpと当該第１電源電位Ｖccpよりも低い第２電源電位Ｖiniとで切り替わることが可能な電源電位ＤＳ（ＤＳ1〜ＤＳm）を電源供給線３２（３２1〜３２m）に供給する。後述するように、電源電位ＤＳのＶccp／Ｖiniの切替えにより、画素２０の発光／非発光の制御が行なわれる。
【００２７】
信号出力回路６０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖsigと基準電圧Ｖofsとを選択的に出力する。ここで、基準電圧Ｖofsは、映像信号の信号電圧Ｖsigの基準となる電位（例えば、映像信号の黒レベルに相当する電位）であり、後述する閾値補正処理の際に用いられる。
【００２８】
信号出力回路６０から出力される信号電圧Ｖsig／基準電圧Ｖofsは、信号線３３（３３1〜３３n）を介して画素アレイ部３０の各画素２０に対して、書込み走査回路４０による走査によって選択された画素行の単位で書き込まれる。すなわち、信号出力回路６０は、信号電圧Ｖsigを行（ライン）単位で書き込む線順次書込みの駆動形態を採っている。
【００２９】
（画素回路）
図２は、画素（画素回路）２０の具体的な回路構成の一例を示す回路図である。画素２０の発光部は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である有機ＥＬ素子２１から成る。
【００３０】
図２に示すように、画素２０は、有機ＥＬ素子２１と、有機ＥＬ素子２１に電流を流すことによって当該有機ＥＬ素子２１を駆動する駆動回路とによって構成されている。有機ＥＬ素子２１は、全ての画素２０に対して共通に配線（所謂、ベタ配線）された共通電源供給線３４にカソード電極が接続されている。
【００３１】
有機ＥＬ素子２１を駆動する駆動回路は、駆動トランジスタ２２、書込みトランジスタ２３、保持容量２４、及び、補助容量２５を有する構成となっている。駆動トランジスタ２２及び書込みトランジスタ２３としてＮチャネル型のＴＦＴを用いることができる。但し、ここで示した、駆動トランジスタ２２及び書込みトランジスタ２３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
【００３２】
ここで、画素２０内のトランジスタ、即ち、駆動トランジスタ２２及び書込みトランジスタ２３の少なくとも一方、好ましくは、両方のトランジスタ２２，２３として、周知のＬＤＤ構造のトランジスタが用いられる。ＬＤＤ構造によれば、ドレイン領域の近傍での電界集中が小さくなるため、ホットキャリアの発生を抑えることが可能になる。
【００３３】
駆動トランジスタ２２は、一方の電極（ソース／ドレイン電極）が有機ＥＬ素子２１のアノード電極に接続され、他方の電極（ソース／ドレイン電極）が電源供給線３２（３２1〜３２m）に接続されている。
【００３４】
書込みトランジスタ２３は、一方の電極（ソース／ドレイン電極）が信号線３３（３３1〜３３n）に接続され、他方の電極（ソース／ドレイン電極）が駆動トランジスタ２２のゲート電極に接続されている。また、書込みトランジスタ２３のゲート電極は、走査線３１（３１1〜３１m）に接続されている。
【００３５】
駆動トランジスタ２２及び書込みトランジスタ２３において、一方の電極とは、ソース／ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、ドレイン／ソース領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。
【００３６】
保持容量２４は、一方の電極が駆動トランジスタ２２のゲート電極に接続され、他方の電極が駆動トランジスタ２２の他方の電極、及び、有機ＥＬ素子２１のアノード電極に接続されている。
【００３７】
補助容量２５は、一方の電極が有機ＥＬ素子２１のアノード電極に、他方の電極が共通電源供給線３４にそれぞれ接続されている。この補助容量２５は、有機ＥＬ素子２１の容量不足分を補い、保持容量２４に対する映像信号の書込みゲインを高めるために、必要に応じて設けられるものである。すなわち、補助容量２５は必須の構成要素ではなく、有機ＥＬ素子２１の等価容量が十分に大きい場合は省略可能である。
【００３８】
ここでは、補助容量２５の他方の電極を共通電源供給線３４に接続するとしているが、他方の電極の接続先としては、共通電源供給線３４に限られるものではなく、固定電位のノードであればよい。補助容量２５の他方の電極を固定電位のノードに接続することで、有機ＥＬ素子２１の容量不足分を補い、保持容量２４に対する映像信号の書込みゲインを高めるという所期の目的を達成することができる。
【００３９】
上記構成の画素２０において、書込みトランジスタ２３は、書込み走査回路４０から走査線３１を通してゲート電極に印加されるＨｉｇｈアクティブの書込み走査信号ＷＳに応答して導通状態となる。これにより、書込みトランジスタ２３は、信号線３３を通して信号出力回路６０から供給される、輝度情報に応じた映像信号の信号電圧Ｖsigまたは基準電圧Ｖofsをサンプリングして画素２０内に書き込む。この書き込まれた信号電圧Ｖsigまたは基準電圧Ｖofsは、駆動トランジスタ２２のゲート電極に印加されるとともに保持容量２４に保持される。
【００４０】
駆動トランジスタ２２は、電源供給線３２（３２1〜３２m）の電源電位ＤＳが第１電源電位Ｖccpにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ２２は、電源供給線３２から電流の供給を受けて有機ＥＬ素子２１を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ２２は、飽和領域で動作することにより、保持容量２４に保持された信号電圧Ｖsigの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給し、当該有機ＥＬ素子２１を電流駆動することによって発光させる。
【００４１】
駆動トランジスタ２２は更に、電源電位ＤＳが第１電源電位Ｖccpから第２電源電位Ｖiniに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。これにより、駆動トランジスタ２２は、有機ＥＬ素子２１への駆動電流の供給を停止し、有機ＥＬ素子２１を非発光状態にする。すなわち、駆動トランジスタ２２は、有機ＥＬ素子２１の発光／非発光を制御するトランジスタとしての機能をも併せ持っている。
【００４２】
この駆動トランジスタ２２のスイッチング動作により、有機ＥＬ素子２１が非発光状態となる期間（非発光期間）を設け、有機ＥＬ素子２１の発光期間と非発光期間の割合（デューティ）を制御することができる。このデューティ制御により、１表示フレーム期間に亘って画素が発光することに伴う残像ボケを低減できるために、特に動画の画品位をより優れたものとすることができる。
【００４３】
電源供給走査回路５０から電源供給線３２を通して選択的に供給される第１，第２電源電位Ｖccp，Ｖiniのうち、第１電源電位Ｖccpは有機ＥＬ素子２１を発光駆動する駆動電流を駆動トランジスタ２２に供給するための電源電位である。また、第２電源電位Ｖiniは、有機ＥＬ素子２１に対して逆バイアスを掛けるための電源電位である。この第２電源電位Ｖiniは、基準電圧Ｖofsよりも低い電位、例えば、駆動トランジスタ２２の閾値電圧をＶthとするときＶofs−Ｖthよりも低い電位、好ましくは、Ｖofs−Ｖthよりも十分に低い電位に設定される。
【００４４】
［１−２．基本的な回路動作］
続いて、上記構成の有機ＥＬ表示装置１０の基本的な回路動作について、図３のタイミング波形図を基に図４及び図５の動作説明図を用いて説明する。尚、図４及び図５の動作説明図では、図面の簡略化のために、書込みトランジスタ２３をスイッチのシンボルで図示している。
【００４５】
図３のタイミング波形図には、走査線３１の電位（書込み走査信号）ＷＳ、電源供給線３２の電位（電源電位）ＤＳ、信号線３３の電位（Ｖsig／Ｖofs）、駆動トランジスタ２２のゲート電位Ｖg及びソース電位Ｖsのそれぞれの変化を示している。
【００４６】
（前表示フレームの発光期間）
図３のタイミング波形図において、時刻ｔ11以前は、前の表示フレームにおける有機ＥＬ素子２１の発光期間となる。この前表示フレームの発光期間では、電源供給線３２の電位ＤＳが第１電源電位（以下、「高電位」と記述する）Ｖccpにあり、また、書込みトランジスタ２３が非導通状態にある。
【００４７】
このとき、駆動トランジスタ２２は飽和領域で動作するように設計されている。これにより、図４（Ａ）に示すように、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsに応じた駆動電流（ドレイン−ソース間電流）Ｉdsが、電源供給線３２から駆動トランジスタ２２を通して有機ＥＬ素子２１に供給される。従って、有機ＥＬ素子２１が駆動電流Ｉdsの電流値に応じた輝度で発光する。
【００４８】
（閾値補正準備期間）
時刻ｔ11になると、線順次走査の新しい表示フレーム（現表示フレーム）に入る。そして、図４（Ｂ）に示すように、電源供給線３２の電位ＤＳが高電位Ｖccpから、信号線３３の基準電圧Ｖofsに対してＶofs−Ｖthよりも十分に低い第２電源電位（以下、「低電位」と記述する）Ｖiniに切り替わる。
【００４９】
ここで、有機ＥＬ素子２１の閾値電圧をＶthel、共通電源供給線３４の電位（カソード電位）をＶcathとする。このとき、低電位ＶiniをＶini＜Ｖthel＋Ｖcathとすると、駆動トランジスタ２２のソース電位Ｖsが低電位Ｖiniにほぼ等しくなるために、有機ＥＬ素子２１は逆バイアス状態となって消光する。
【００５０】
次に、時刻ｔ12で走査線３１の電位ＷＳが低電位側から高電位側に遷移することで、、図４（Ｃ）に示すように、書込みトランジスタ２３が導通状態となる。このとき信号出力回路６０から信号線３３に対して基準電圧Ｖofsが供給された状態にあるために、駆動トランジスタ２２のゲート電位Ｖgが基準電圧Ｖofsになる。また、駆動トランジスタ２２のソース電位Ｖsは、基準電圧Ｖofsよりも十分に低い電位、即ち、低電位Ｖiniにある。
【００５１】
このとき、駆動トランジスタ２２のゲート−ソース間電圧ＶgsはＶofs−Ｖiniとなる。ここで、Ｖofs−Ｖiniが駆動トランジスタ２２の閾値電圧Ｖthよりも大きくないと、後述する閾値補正処理を行うことができないために、Ｖofs−Ｖini＞Ｖthなる電位関係に設定する必要がある。
【００５２】
このように、駆動トランジスタ２２のゲート電位Ｖgを基準電圧Ｖofsに固定し、かつ、ソース電位Ｖsを低電位Ｖiniに固定して（確定させて）初期化する処理が、後述する閾値補正処理（閾値補正動作）を行う前の準備（閾値補正準備）の処理である。従って、基準電圧Ｖofs及び低電位Ｖiniが、駆動トランジスタ２２のゲート電位Ｖg及びソース電位Ｖsの各初期化電位となる。
【００５３】
（閾値補正期間）
次に、時刻ｔ13で、図４（Ｄ）に示すように、電源供給線３２の電位ＤＳが低電位Ｖiniから高電位Ｖccpに切り替わると、駆動トランジスタ２２のゲート電位Ｖgが基準電圧Ｖofsに保たれた状態で閾値補正処理が開始される。すなわち、ゲート電位Ｖgから駆動トランジスタ２２の閾値電圧Ｖthを減じた電位に向けて駆動トランジスタ２２のソース電位Ｖsが上昇を開始する。
【００５４】
ここでは、便宜上、駆動トランジスタ２２のゲート電位Ｖgの初期化電位Ｖofsを基準とし、当該初期化電位Ｖofsから駆動トランジスタ２２の閾値電圧Ｖthを減じた電位に向けてソース電位Ｖsを変化させる処理を閾値補正処理と呼んでいる。この閾値補正処理が進むと、やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsが駆動トランジスタ２２の閾値電圧Ｖthに収束する。この閾値電圧Ｖthに相当する電圧は保持容量２４に保持される。
【００５５】
尚、閾値補正処理を行う期間（閾値補正期間）において、電流が専ら保持容量２４側に流れ、有機ＥＬ素子２１側には流れないようにするために、有機ＥＬ素子２１がカットオフ状態となるように共通電源供給線３４の電位Ｖcathを設定しておくこととする。
【００５６】
次に、時刻ｔ14で、走査線３１の電位ＷＳが低電位側に遷移することで、図５（Ａ）に示すように、書込みトランジスタ２３が非導通状態となる。このとき、駆動トランジスタ２２のゲート電極が信号線３３から電気的に切り離されることによってフローティング状態になる。しかし、ゲート−ソース間電圧Ｖgsが駆動トランジスタ２２の閾値電圧Ｖthに等しいために、当該駆動トランジスタ２２はカットオフ状態にある。従って、駆動トランジスタ２２にドレイン−ソース間電流Ｉdsは流れない。
【００５７】
（信号書込み＆移動度補正期間）
次に、時刻ｔ15で、図５（Ｂ）に示すように、信号線３３の電位が基準電圧Ｖofsから映像信号の信号電圧Ｖsigに切り替わる。続いて、時刻ｔ16で、走査線３１の電位ＷＳが高電位側に遷移することで、図５（Ｃ）に示すように、書込みトランジスタ２３が導通状態になって映像信号の信号電圧Ｖsigをサンプリングして画素２０内に書き込む。
【００５８】
この書込みトランジスタ２３による信号電圧Ｖsigの書込みにより、駆動トランジスタ２２のゲート電位Ｖgが信号電圧Ｖsigになる。そして、映像信号の信号電圧Ｖsigによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖthが保持容量２４に保持された閾値電圧Ｖthに相当する電圧と相殺される。この閾値キャンセルの原理の詳細については後述する。
【００５９】
このとき、有機ＥＬ素子２１は、カットオフ状態（ハイインピーダンス状態）にある。従って、映像信号の信号電圧Ｖsigに応じて電源供給線３２から駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉds）は、有機ＥＬ素子２１の等価容量及び補助容量２５に流れ込む。これにより、有機ＥＬ素子２１の等価容量及び補助容量２５の充電が開始される。
【００６０】
有機ＥＬ素子２１の等価容量及び補助容量２５が充電されることにより、駆動トランジスタ２２のソース電位Ｖsが時間の経過とともに上昇していく。このとき既に、駆動トランジスタ２２の閾値電圧Ｖthの画素毎のばらつきがキャンセルされており、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsは当該駆動トランジスタ２２の移動度μに依存したものとなる。尚、駆動トランジスタ２２の移動度μは、当該駆動トランジスタ２２のチャネルを構成する半導体薄膜の移動度である。
【００６１】
ここで、映像信号の信号電圧Ｖsigに対する保持容量２４の保持電圧Ｖgsの比率、即ち、書込みゲインＧが１（理想値）であると仮定する。すると、駆動トランジスタ２２のソース電位ＶsがＶofs−Ｖth＋ΔＶの電位まで上昇することで、駆動トランジスタ２２のゲート‐ソース間電圧ＶgsはＶsig−Ｖofs＋Ｖth−ΔＶとなる。
【００６２】
すなわち、駆動トランジスタ２２のソース電位Ｖｓの上昇分ΔＶは、保持容量２４に保持された電圧（Ｖsig−Ｖofs＋Ｖth）から差し引かれるように、換言すれば、保持容量２４の充電電荷を放電するように作用する。換言すれば、ソース電位Ｖｓの上昇分ΔＶは、保持容量２４に対して負帰還がかけられたことになる。従って、ソース電位Ｖsの上昇分ΔＶは負帰還の帰還量となる。
【００６３】
このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉdsに応じた帰還量ΔＶでゲート‐ソース間電圧Ｖgsに負帰還をかけることで、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsの移動度μに対する依存性を打ち消すことができる。この打ち消す処理が、駆動トランジスタ２２の移動度μの画素毎のばらつきを補正する移動度補正処理である。
【００６４】
より具体的には、駆動トランジスタ２２のゲート電極に書き込まれる映像信号の信号振幅Ｖin（＝Ｖsig−Ｖofs）が高い程ドレイン−ソース間電流Ｉdsが大きくなるため、負帰還の帰還量ΔＶの絶対値も大きくなる。従って、発光輝度レベルに応じた移動度補正処理が行われる。
【００６５】
また、映像信号の信号振幅Ｖinを一定とした場合、駆動トランジスタ２２の移動度μが大きいほど負帰還の帰還量ΔＶの絶対値も大きくなるため、画素毎の移動度μのばらつきを取り除くことができる。従って、負帰還の帰還量ΔＶは、移動度補正処理の補正量とも言える。移動度補正の原理の詳細については後述する。
【００６６】
（発光期間）
次に、時刻ｔ17で、走査線３１の電位ＷＳが低電位側に遷移することで、図５（Ｄ）に示すように、書込みトランジスタ２３が非導通状態となる。これにより、駆動トランジスタ２２のゲート電極は、信号線３３から電気的に切り離されるためにフローティング状態になる。
【００６７】
ここで、駆動トランジスタ２２のゲート電極がフローティング状態にあるときは、駆動トランジスタ２２のゲート−ソース間に保持容量２４が接続されていることにより、駆動トランジスタ２２のソース電位Ｖsの変動に連動してゲート電位Ｖgも変動する。
【００６８】
このように、駆動トランジスタ２２のゲート電位Ｖgがソース電位Ｖsの変動に連動して変動する動作が、換言すれば、保持容量２４に保持されたゲート−ソース間電圧Ｖgsを保ったまま、ゲート電位Ｖg及びソース電位Ｖsが上昇する動作がブートストラップ動作である。このブートストラップ動作の詳細については後述する。
【００６９】
駆動トランジスタ２２のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsが有機ＥＬ素子２１に流れ始めることにより、当該電流Ｉdsに応じて有機ＥＬ素子２１のアノード電位が上昇する。
【００７０】
そして、有機ＥＬ素子２１のアノード電位がＶthel＋Ｖcathを越えると、有機ＥＬ素子２１に駆動電流が流れ始めるため有機ＥＬ素子２１が発光を開始する。また、有機ＥＬ素子２１のアノード電位の上昇は、即ち、駆動トランジスタ２２のソース電位Ｖsの上昇に他ならない。そして、駆動トランジスタ２２のソース電位Ｖsが上昇すると、保持容量２４のブートストラップ動作により、駆動トランジスタ２２のゲート電位Ｖgも連動して上昇する。
【００７１】
このとき、ブートストラップゲインが１（理想値）であると仮定した場合、ゲート電位Ｖgの上昇量はソース電位Ｖsの上昇量に等しくなる。故に、発光期間中、駆動トランジスタ２２のゲート‐ソース間電圧Ｖgsは、Ｖsig−Ｖofs＋Ｖth−ΔＶで一定に保持される。そして、時刻ｔ18で信号線３３の電位が映像信号の信号電圧Ｖsigから基準電圧Ｖofsに切り替わる。
【００７２】
以上説明した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Ｖsigの書込み（信号書込み）、及び、移動度補正の各処理動作は、１水平走査期間（１Ｈ）において実行される。また、信号書込み及び移動度補正の各処理動作は、時刻ｔ16−ｔ17の期間において並行して実行される。
【００７３】
〔分割閾値補正〕
尚、ここでは、閾値補正処理を１回だけ実行する駆動法を採る場合を例に挙げて説明したが、この駆動法は一例に過ぎず、この駆動法に限られるものではない。例えば、閾値補正処理を移動度補正及び信号書込み処理と共に行う１Ｈ期間に加えて、当該１Ｈ期間に先行する複数の水平走査期間に亘って分割して閾値補正処理を複数回実行する、所謂、分割閾値補正を行う駆動法を採ることも可能である。
【００７４】
この分割閾値補正の駆動法によれば、高精細化に伴う多画素化によって１水平走査期間として割り当てられる時間が短くなったとしても、閾値補正期間として複数の水平走査期間に亘って十分な時間を確保することができる。従って、１水平走査期間として割り当てられる時間が短くなっても、閾値補正期間として十分な時間を確保できるため、閾値補正処理を確実に実行できることになる。
【００７５】
〔閾値キャンセルの原理〕
ここで、駆動トランジスタ２２の閾値キャンセル（即ち、閾値補正）の原理について説明する。駆動トランジスタ２２は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機ＥＬ素子２１には駆動トランジスタ２２から、次式（１）で与えられる一定のドレイン−ソース間電流（駆動電流）Ｉdsが供給される。
Ｉds＝（１／２）・μ（Ｗ／Ｌ）Ｃox（Ｖgs−Ｖth）2           ……（１）
ここで、Ｗは駆動トランジスタ２２のチャネル幅、Ｌはチャネル長、Ｃoxは単位面積当たりのゲート容量である。
【００７６】
図６（Ａ）に、駆動トランジスタ２２のドレイン−ソース間電流Ｉds対ゲート−ソース間電圧Ｖgsの特性を示す。図６（Ａ）の特性図に示すように、駆動トランジスタ２２の閾値電圧Ｖthの画素毎のばらつきに対するキャンセル処理（補正処理）を行わないと、閾値電圧ＶthがＶth1のときに、ゲート−ソース間電圧Ｖgsに対応するドレイン−ソース間電流ＩdsがＩds1になる。
【００７７】
これに対して、閾値電圧ＶthがＶth2（Ｖth2＞Ｖth1）のとき、同じゲート−ソース間電圧Ｖgsに対応するドレイン−ソース間電流ＩdsがＩds2（Ｉds2＜Ｉds1）になる。すなわち、駆動トランジスタ２２の閾値電圧Ｖthが変動すると、ゲート−ソース間電圧Ｖgsが一定であってもドレイン−ソース間電流Ｉdsが変動する。
【００７８】
一方、上記構成の画素（画素回路）２０では、先述したように、発光時の駆動トランジスタ２２のゲート−ソース間電圧ＶgsはＶsig−Ｖofs＋Ｖth−ΔＶである。従って、これを式（１）に代入すると、ドレイン−ソース間電流Ｉdsは、次式（２）で表される。
Ｉds＝（１／２）・μ（Ｗ／Ｌ）Ｃox（Ｖsig−Ｖofs−ΔＶ）2     ……（２）
【００７９】
すなわち、駆動トランジスタ２２の閾値電圧Ｖthの項がキャンセルされており、駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン−ソース間電流Ｉdsは、駆動トランジスタ２２の閾値電圧Ｖthに依存しない。その結果、駆動トランジスタ２２の製造プロセスのばらつきや経時変化等により、駆動トランジスタ２２の閾値電圧Ｖthが画素毎に変動したとしても、ドレイン−ソース間電流Ｉdsが変動しないために、有機ＥＬ素子２１の発光輝度を一定に保つことができる。
【００８０】
〔移動度補正の原理〕
次に、駆動トランジスタ２２の移動度補正の原理について説明する。図６（Ｂ）に、駆動トランジスタ２２の移動度μが相対的に大きい画素Ａと、駆動トランジスタ２２の移動度μが相対的に小さい画素Ｂとを比較した状態で特性カーブを示す。駆動トランジスタ２２をポリシリコン薄膜トランジスタなどで構成した場合、画素Ａや画素Ｂのように、画素間で移動度μがばらつくことは避けられない。
【００８１】
画素Ａと画素Ｂで移動度μにばらつきがある状態で、駆動トランジスタ２２のゲート電極に対して、例えば両画素Ａ，Ｂに同レベルの信号振幅Ｖin（＝Ｖsig−Ｖofs）を書き込んだ場合を考える。この場合、何ら移動度μの補正を行わないと、移動度μの大きい画素Ａに流れるドレイン−ソース間電流Ｉds1′と移動度μの小さい画素Ｂに流れるドレイン−ソース間電流Ｉds2′との間には大きな差が生じてしまう。このように、移動度μの画素毎のばらつきに起因してドレイン−ソース間電流Ｉdsに画素間で大きな差が生じると、画面のユニフォーミティ（一様性）が損なわれる。
【００８２】
ここで、先述した式（１）のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Ｉdsが大きくなる。従って、負帰還における帰還量ΔＶは移動度μが大きくなるほど大きくなる。図６（Ｂ）に示すように、移動度μの大きな画素Ａの帰還量ΔＶ1は、移動度の小さな画素Ｂの帰還量ΔＶ2に比べて大きい。
【００８３】
そこで、移動度補正処理によって駆動トランジスタ２２のドレイン−ソース間電流Ｉdsに応じた帰還量ΔＶでゲート−ソース間電圧Ｖgsに負帰還をかけることにより、移動度μが大きいほど負帰還が大きくかかることになる。その結果、移動度μの画素毎のばらつきを抑制することができる。
【００８４】
具体的には、移動度μの大きな画素Ａで帰還量ΔＶ1の補正をかけると、ドレイン−ソース間電流ＩdsはＩds1′からＩds1まで大きく下降する。一方、移動度μの小さな画素Ｂの帰還量ΔＶ2は小さいために、ドレイン−ソース間電流ＩdsはＩds2′からＩds2までの下降となり、それ程大きく下降しない。結果的に、画素Ａのドレイン−ソース間電流Ｉds1と画素Ｂのドレイン−ソース間電流Ｉds2とはほぼ等しくなるために、移動度μの画素毎のばらつきが補正される。
【００８５】
以上をまとめると、移動度μの異なる画素Ａと画素Ｂがあった場合、移動度μの大きい画素Ａの帰還量ΔＶ１は移動度μの小さい画素Ｂの帰還量ΔＶ２に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔＶが大きく、ドレイン−ソース間電流Ｉdsの減少量が大きくなる。
【００８６】
従って、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsに応じた帰還量ΔＶで、ゲート−ソース間電圧Ｖgsに負帰還をかけることで、移動度μの異なる画素のドレイン−ソース間電流Ｉdsの電流値が均一化される。その結果、移動度μの画素毎のばらつきを補正することができる。すなわち、駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉds）に応じた帰還量（補正量）ΔＶで、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsに対して、即ち、保持容量２４に対して負帰還をかける処理が移動度補正処理となる。
【００８７】
［１−３．ブートストラップ動作］
先述したように、駆動トランジスタ２２のゲート電極がフローティング状態にあるときは、保持容量２４に保持されたゲート−ソース間電圧Ｖgsを保ったまま、ゲート電位Ｖg及びソース電位Ｖsが上昇するブートストラップ動作が行われる。ここで、このブートストラップ動作について、図７を用いて詳細に後述する。
【００８８】
信号書込み＆移動度補正期間が終了した時点ｔ17で、駆動トランジスタ２２のゲート電極には信号電圧Ｖsigが書き込まれており（Ｖg＝Ｖsig）、ソース電位Ｖsは、閾値補正完了時ｔ16からそれぞれの移動度μに応じた電位上昇量ΔＶだけ上昇した電位Ｖs1にある。電位Ｖs1は、Ｖs1＝Ｖofs−Ｖth＋ΔＶなる式で与えられる。
【００８９】
ここで、書込みトランジスタ２３が非導通状態になると、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsは保持容量２４によって保持されるため、ソース電位Ｖsは駆動トランジスタ２２のドレイン−ソース間電流Ｉdsに応じた電位Ｖoledまで上昇する。ソース電位Ｖsの上昇に伴い、ゲート電位Ｖgも保持容量２４を介して上昇する。このときの上昇量は、理想的には、ソース電位Ｖsの上昇量Ｖoled−Ｖs1と同じである。
【００９０】
［１−４．トランジスタの寄生容量に起因する不具合］
ところで、画素２０を構成するトランジスタ、即ち、駆動トランジスタ２２や駆動トランジスタ２３には、ゲート電極−ソース／ドレイン領域間などに少なからず寄生容量が存在する。そして、駆動トランジスタ２２や駆動トランジスタ２３に存在する寄生容量の容量値が大きいと、画素２０が実行する回路動作に悪影響が及ぶことになる。例えば、ブートストラップ動作の場合、寄生容量の容量値が大きいと、ソース電位Ｖsの上昇量よりもゲート電位Ｖgの上昇量が少なくなる。
【００９１】
図８に、駆動トランジスタ２２及び駆動トランジスタ２３に存在する寄生容量を示す。駆動トランジスタ２２には、ゲート電極と一方のソース／ドレイン領域との間に寄生容量Ｃgsが存在し、ゲート電極と他方のソース／ドレイン領域との間に寄生容量Ｃgdが存在する。書込みトランジスタ２３には、ゲート電極と駆動トランジスタ２２側の他方のソース／ドレイン領域との間に寄生容量Ｃwsが存在する。
【００９２】
これら寄生容量Ｃgs，Ｃgd，Ｃwsが存在することで、駆動トランジスタ２２のソース電位Ｖsが電位Ｖs1から電位Ｖs2に上昇したとすると、ゲート電位Ｖgは、（Ｃs＋Ｃgs）／（Ｃs＋Ｃgs＋Ｃgd＋Ｃws）×（Ｖs2−Ｖs1）しか上昇しない。ここで、Ｃsは保持容量２４を表わしている。このときの係数（Ｃs＋Ｃgs）／（Ｃs＋Ｃgs＋Ｃgd＋Ｃws）は必ず１以下になるため、ゲート電位Ｖgの上昇量は、ソース電位Ｖsの上昇量よりも小さくなる。
【００９３】
この係数をブートストラップゲインＧbと呼ぶことにする。すなわち、ブートストラップゲインＧbは、次式（３）で表わされる。
Ｇb＝（Ｃs＋Ｃgs）／（Ｃs＋Ｃgs＋Ｃgd＋Ｃws）            ……（３）
そして、式（３）から明らかなように、駆動トランジスタ２２のゲート電極とソース／ドレイン領域との間に存在する寄生容量Ｃgs，Ｃgdや、書込みトランジスタ２３のゲート電極と他方のソース／ドレイン領域との間に存在する寄生容量Ｃwsは、ブートストラップゲインＧbを決めるパラメータの一つとなっている。
【００９４】
このように、画素２０内のトランジスタに寄生容量が存在した場合、ブートストラップ動作によって、駆動トランジスタ２２のゲート電位Ｖgの上昇量がソース電位Ｖsの上昇量よりも少なくなる。そのため、ブートストラップ動作により、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsが移動度補正完了時点のゲート−ソース間電圧Ｖgsよりも小さくなってしまう。
【００９５】
従って、画素２０内のトランジスタの寄生容量、特に、駆動トランジスタ２２の寄生容量Ｃgd及び書込みトランジスタの寄生容量Ｃwsが大きく、ブートストラップゲインＧbが小さい場合は所望の発光輝度が得られないという不具合が発生する。
【００９６】
また、図９のタイミング波形図に示すように、駆動トランジスタ２２の閾値電圧ＶthがＶtha，Ｖthb（Ｖthb＞Ｖtha）と異なる場合を考えると、閾値補正完了後には、閾値電圧Ｖthが異なる２つのトランジスタのゲート−ソース間電圧Ｖgsの差はＶthb−Ｖthaとなる。そして、移動度補正動作でもソース電位Ｖsの上昇量は閾値電圧Ｖthに依存しないため、ゲート−ソース間電圧Ｖgsの差はＶthb−Ｖthaを維持している。
【００９７】
しかし、ブートストラップ動作時は、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsで決まる電圧Ｖoledまでソース電位Ｖsが上昇するために、２つのトランジスタのソース電位Ｖsの上昇量ΔＶsaと上昇量ΔＶsbとは、閾値電圧Ｖthの差Ｖthb−Ｖthaだけ異なる。このとき、ゲート電位Ｖgの上昇量はソース電位Ｖsの上昇量によって決まる。従って、図９に示すように、ブートストラップ動作後のゲート−ソース間電圧Ｖgsの差分は、（Ｃs＋Ｃgs）／（Ｃs＋Ｃgs＋Ｃgd＋Ｃws）×（Ｖthb−Ｖtha）になり、閾値補正後よりも小さくなってしまう。
【００９８】
その結果、閾値補正処理を行ったにも拘わらず、駆動トランジスタ２２の閾値電圧Ｖthにばらつきが発生してしまう。そして、画素２０内のトランジスタの寄生容量、特に、駆動トランジスタ２２の寄生容量Ｃgd及び書込みトランジスタの寄生容量Ｃwsが大きい場合は、閾値電圧Ｖthのばらつき（変化量）も大きくなるため、輝度むら発生の原因となり、画品位を低下させることになる。
【００９９】
一方、有機ＥＬ素子２１が劣化した場合には、図１０（Ａ）に示すように、有機ＥＬ素子２１の両端電圧Ｖoledが高電圧化する。図１０（Ａ）では、有機ＥＬ素子２１の劣化前の両端電圧をＶoled1として表わし、劣化後の両端電圧をＶoled2として表わしている。ここで、有機ＥＬ素子２１が劣化した場合について考える。
【０１００】
有機ＥＬ素子２１が劣化していない画素では、ブートストラップ動作時の駆動トランジスタ２２のソース電位Ｖsの上昇量はΔＶsaである。これに対して、有機ＥＬ素子２１が劣化した画素のソース電位Ｖsの上昇量ΔＶsbは、ΔＶsb＝ΔＶsa＋Ｖoled2−Ｖoled1になる。従って、ゲート電位Ｖgの上昇量ΔＶgbは、図１０（Ｂ）に示すように、ΔＶgb＝Ｇb（ΔＶsa＋Ｖoled2−Ｖoled1）になる。
【０１０１】
そして、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsも（Ｃgd＋Ｃws）／（Ｃs＋Ｃgs＋Ｃgd＋Ｃws）×（Ｖoled2−Ｖoled1）だけ小さくなってしまう。その結果、画素２０内のトランジスタの寄生容量、特に、駆動トランジスタ２２の寄生容量Ｃgd及び書込みトランジスタの寄生容量Ｃwsの容量値が大きいと、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsの低下量も大きくなる。つまり、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsが低下してしまうため、焼付きの原因になってしまう。
【０１０２】
＜２．実施形態の説明＞
そこで、本実施形態では、回路構成素子としてＬＤＤ構造のトランジスタを有する有機ＥＬ表示装置１０において、トランジスタの寄生容量の容量値の低減を図るために、トランジスタのＬＤＤ領域の幅をチャネル領域の幅に比べて狭く設定する構成を採るようにする。
【０１０３】
トランジスタのＬＤＤ領域の幅をチャネル領域の幅よりも狭く設定することで、ＬＤＤ領域−ゲート電極間に形成される寄生容量の容量値を、ＬＤＤ領域の幅がチャネル領域の幅と等しい場合の容量値に比べて小さくできる。加えて、トランジスタの導通状態では、ＬＤＤ抵抗に比べて、トランジスタのオン抵抗の方が十分に大きいため、ＬＤＤ領域の幅が狭くなることによるトランジスタの特性の低下はかなり少ない。
【０１０４】
すなわち、トランジスタのＬＤＤ領域の幅をチャネル領域の幅よりも狭く設定することにより、トランジスタの特性低下を最小限に抑えつつ、当該トランジスタに存在する寄生容量の容量値を低減できる。従って、トランジスタに付く寄生容量による悪影響を最小限に抑えつつ、画素回路や周辺回路が実行する回路動作を確実に行うことができる。
【０１０５】
以下では、ＬＤＤ構造のトランジスタを有する回路が画素回路（画素）２０である場合を例に挙げて説明するが、これに限られるものではない。すなわち、画素回路以外にも、画素部の周辺回路、具体的には、ブートストラップ動作を行う、ＬＤＤ構造のトランジスタを有する回路全般に対して適用可能である。
【０１０６】
［２−１．実施形態に係るトランジスタ構造］
前にも述べたように、本発明の適用例に係る有機ＥＬ表示装置１０において、画素２０を構成する駆動トランジスタ２２及び書込みトランジスタ２３の少なくとも一方、好ましくは、両方のトランジスタ２２，２３として、ＬＤＤ構造のトランジスタを用いる構成を採っている。周知の通り、ＬＤＤ構造は、ソース／ドレイン領域とチャネル領域との間に低濃度の不純物領域を設けて、ここに電界が集中しないようにした構造である。
【０１０７】
駆動トランジスタ２２及び書込みトランジスタ２３の一方、または、両方として用いられるＬＤＤ構造のトランジスタ（以下、「画素トランジスタ８０」と記述する）の具体的な構造について、図１１を用いて説明する。図１１において、（Ａ）はソース／ドレイン電極の配線を除いたトランジスタの平面図を示し、（Ｂ）は図１１（Ａ）のＸ−Ｘ´線に沿った矢視断面図である。
【０１０８】
図１１に示すように、画素トランジスタ８０は、例えば、ボトムゲート型の薄膜トランジスタ（ＴＦＴ）である。すなわち、画素トランジスタ８０は、透明絶縁基板、例えば、ガラス基板７１の上にゲート電極８１が形成され、当該ゲート電極８１の上に絶縁膜（ゲート酸化膜）７２を介してポリシリコンからなる半導体層８２が形成された構造となっている。ゲート電極８１は、モリブデン（Ｍｏ）等の電極材料によって形成されている。
【０１０９】
この画素トランジスタ８０では、半導体層８２のゲート電極８１と対向する領域がチャネル領域（ｉ層）８３となり、両端の領域が一方のソース／ドレイン領域（ｎ+層）８４及び他方のソース／ドレイン領域（ｎ+層）８５となっている。そして、チャネル領域８３とソース／ドレイン領域８４，８５との間に、低濃度の不純物領域（ｎ-層）、即ち、ソース／ドレイン領域８４，８５に比べて濃度が低いＬＤＤ領域８６，８７が形成されている。
【０１１０】
画素トランジスタ８０を含むＴＦＴ回路の上には絶縁平坦化膜７３が形成されて基板全体の平坦化が図られている。絶縁平坦化膜７３のソース／ドレイン領域８４，８５に対応する部位にはコンタクトホール７４，７５が開孔されている。そして、絶縁平坦化膜７３の上にはソース／ドレイン電極８８，８９が形成され、当該ソース／ドレイン電極８８，８９は、ソース／ドレイン領域８４，８５に対してコンタクトホール７４，７５を介して電気的に接続されている。ソース／ドレイン電極８８，８９及びその配線層は、アルミニウム（Ａｌ）等の配線材料によって形成されている。
【０１１１】
上記構成の画素トランジスタ８０において、本実施形態では、ＬＤＤ領域８６，８７のうち、例えば一方のＬＤＤ領域８７の幅Ｗ1をチャネル領域８３の幅Ｗ2に比べて狭く設定する構成を採るようにしている。ＬＤＤ領域８７の幅Ｗ1をチャネル領域８３の幅Ｗ2に比べてどの程度狭く設定するかは任意である。他方のＬＤＤ領域８６の幅はチャネル領域８３の幅Ｗ2と同じ幅に設定されている。
【０１１２】
因みに、典型的なＬＤＤ構造のトランジスタにあっては、製造プロセスの簡略化の観点から、図１２に示すように、ＬＤＤ領域８６，８７は同じ幅に、即ち、チャネル領域８３の幅Ｗ2と同一に設定されている。図１２において、図１１と同等部位には同一符号を付して示しており、（Ａ）はソース／ドレイン電極の配線を除いたトランジスタの平面図を示し、（Ｂ）は図１１（Ａ）のＹ−Ｙ´線に沿った矢視断面図である。
【０１１３】
［２−２．実施形態の作用、効果］
上述したように、画素２０を構成するトランジスタ、即ち、画素トランジスタ８０のＬＤＤ領域８７の幅Ｗ1をチャネル領域８３の幅Ｗ2よりも狭く設定することにより、次のような作用、効果を得ることができる。すなわち、ＬＤＤ領域８７−ゲート電極８１間に形成される寄生容量の容量値を、図１２に示すように、ＬＤＤ領域８７の幅Ｗ1がチャネル領域８３の幅Ｗ2と等しい場合の容量値に比べて小さくできる。
【０１１４】
加えて、画素トランジスタ８０の導通状態では、ＬＤＤ抵抗に比べて、画素トランジスタ８０のオン抵抗の方が十分に大きいため、ＬＤＤ領域８７の幅が狭くなることによるトランジスタの特性の低下はかなり少ない。従って、画素トランジスタ８０のＬＤＤ領域８７の幅Ｗ1をチャネル領域８３の幅Ｗ2よりも狭くすることで、画素トランジスタ８０の特性低下を最小限に抑えつつ、当該トランジスタ８０に付く寄生容量、即ち、ＬＤＤ領域８７−ゲート電極８１間に形成される寄生容量の容量値を低減できる。
【０１１５】
このように、画素トランジスタ８０に存在する寄生容量の容量値を低減できることで、当該寄生容量による画素回路に対する悪影響を最小限に抑えることができるため、画素２０が実行する回路動作を確実に行うことができる。以下に、画素トランジスタ８０が画素２０を構成する書込みトランジスタ２３の場合、駆動トランジスタ２２の場合の作用、効果についてより具体的に説明する。
【０１１６】
（書込みトランジスタ２３の場合）
先ず、画素トランジスタ８０が書込みトランジスタ２３の場合について説明する。この場合は、図２の画素回路との対比において、ソース／ドレイン電極８８が信号線３３に接続される一方のソース／ドレイン電極となり、ソース／ドレイン電極８９が駆動トランジスタ２２のゲート電極に接続される他方のソース／ドレイン電極となる。そして、書込みトランジスタ２３にあっては、チャネル領域８３の幅Ｗ2よりも幅Ｗ1を狭くするＬＤＤ領域８７を、駆動トランジスタ２２のゲート電極に接続されるソース／ドレイン電極側のソース／ドレイン領域とする。
【０１１７】
このように、駆動トランジスタ２２のゲート電極に接続されるソース／ドレイン電極８９側のＬＤＤ領域８７の幅Ｗ1をチャネル領域８３の幅Ｗ2よりも狭くすることにより、図８の等価回路図において、書込みトランジスタ２３の寄生容量Ｃwsの容量値を小さくできる。この寄生容量Ｃwsは、先述したように、ブートストラップゲインＧbを決めるパラメータの一つである。
【０１１８】
そして、式（３）から明らかなように、寄生容量Ｃwsの容量値が小さくなることで、ブートストラップゲインＧbを向上できる。ブートストラップゲインＧbを向上できるということは、ブートストラップゲインＧbが１（理想値）に近づくことを意味する。これにより、画素２０の回路動作における補正能力を向上できるため、書込みトランジスタ２３に存在する寄生容量の影響による発光輝度の低下を抑制できるとともに、焼付きの低減を図ることができる。
【０１１９】
（駆動トランジスタ２２の場合）
続いて、画素トランジスタ８０が駆動トランジスタ２２の場合について説明する。この場合は、図２の画素回路との対比において、ソース／ドレイン電極８８が有機ＥＬ素子２１のアノード電極に接続される一方のソース／ドレイン電極となり、ソース／ドレイン電極８９が電源供給線３２に接続される他方のソース／ドレイン電極となる。そして、駆動トランジスタ２２にあっては、チャネル領域８３の幅Ｗ2よりも幅Ｗ1を狭くするＬＤＤ領域８７を、電源供給線３２に接続されるソース／ドレイン電極側のソース／ドレイン領域とする。
【０１２０】
このように、電源供給線３２に接続される、即ち、電源が供給されるソース／ドレイン電極８９側のＬＤＤ領域８７の幅Ｗ1をチャネル領域８３の幅Ｗ2よりも狭くすることにより、図８の等価回路図において、駆動トランジスタ２２の寄生容量Ｃgdの容量値を小さくできる。この寄生容量Ｃgdは、先述したように、ブートストラップゲインＧbを決めるパラメータの一つである。
【０１２１】
そして、式（３）から明らかなように、寄生容量Ｃgdの容量値が小さくなることで、寄生容量Ｃwsの場合と同様に、ストラップゲインＧbを向上できる、即ち、ブートストラップゲインＧbを１（理想値）に近づけることができる。これにより、画素２０の回路動作における補正能力を向上できるため、駆動トランジスタ２２に存在する寄生容量の影響による発光輝度の低下を抑制できるとともに、焼付きの低減を図ることができる。
【０１２２】
＜３．適用例＞
上記実施形態では、画素回路２０が駆動トランジスタ２２および書込みトランジスタ２３の２つのトランジスタを有する回路構成の場合を例に挙げて説明したが、画素回路２０としてはこの回路構成のものに限られるものではない。すなわち、本発明は、駆動トランジスタ２２のゲート電極に繋がるトランジスタを更に有する３つ以上のトランジスタからなり、そのうちの少なくとも１つのトランジスタがＬＤＤ構造を持つ画素回路に対しても適用可能である。
【０１２３】
また、本発明は、画素回路への適用に限られるものではなく、画素回路以外にも、画素アレイ部の周辺回路、具体的には、ブートストラップ動作を行う、ＬＤＤ構造のトランジスタを回路構成素子として含む周辺回路を有する有機ＥＬ表示装置全般に対して適用可能である。
【０１２４】
更に、上記実施形態では、画素２０の電気光学素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。具体的には、本発明は、無機ＥＬ素子、ＬＥＤ素子、半導体レーザー素子など、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子（発光素子）を用いた表示装置全般に対して適用可能である。
【０１２５】
＜４．電子機器＞
以上説明した本発明による表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示部（表示装置）に適用できる。一例として、図１３〜図１７に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなどの表示部に適用することが可能である。
【０１２６】
このように、あらゆる分野の電子機器の表示部として本発明による表示装置を用いることにより、各種の電子機器の表示品位を高めることができる。すなわち、先述した実施形態の説明から明らかなように、本発明による表示装置は、トランジスタの寄生容量の影響による発光輝度の低下を抑制できるとともに、焼付きの低減を図ることができるため、各種の電子機器において、品位の高い、良好な表示画像をことができる。
【０１２７】
本発明による表示装置は、封止された構成のモジュール形状のものをも含む。一例として、画素アレイ部に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。
【０１２８】
以下に、本発明が適用される電子機器の具体例について説明する。
【０１２９】
図１３は、本発明が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビジョンセットは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本発明による表示装置を用いることにより作製される。
【０１３０】
図１４は、本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本発明による表示装置を用いることにより作製される。
【０１３１】
図１５は、本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本発明による表示装置を用いることにより作製される。
【０１３２】
図１６は、本発明が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本発明による表示装置を用いることにより作製される。
【０１３３】
図１７は、本発明が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含んでいる。そして、ディスプレイ１４４やサブディスプレイ１４５として本発明による表示装置を用いることにより、本適用例に係る携帯電話機が作製される。
【符号の説明】
【０１３４】
１０…有機ＥＬ表示装置、２０…画素（画素回路）、２１…有機ＥＬ素子、２２…駆動トランジスタ、２３…書込みトランジスタ、２４…保持容量、３０…画素アレイ部、３１（３１1〜３１m）…走査線、３２（３２1〜３２m）…電源供給線、３３（３３1〜３３n）…信号線、３４…共通電源供給線、４０…書込み走査回路、５０…電源供給走査回路、６０…信号出力回路、７０…表示パネル、７１…ガラス基板、７２…絶縁膜（ゲート酸化膜）、７３…絶縁平坦化膜、７４，７５…コンタクトホール、８０…画素トランジスタ、８１…ゲート電極、８２…半導体層、８３…チャネル領域、８４，８５…ソース／ドレイン領域、８６，８７…ＬＤＤ領域（不純物領域）、８８，８９…ソース／ドレイン電極
【図１】
2012141525.tif 000003
【図２】
2012141525.tif 000004
【図３】
2012141525.tif 000005
【図４】
2012141525.tif 000006
【図５】
2012141525.tif 000007
【図６】
2012141525.tif 000008
【図７】
2012141525.tif 000009
【図８】
2012141525.tif 000010
【図９】
2012141525.tif 000011
【図１０】
2012141525.tif 000012
【図１１】
2012141525.tif 000013
【図１２】
2012141525.tif 000014
【図１３】
2012141525.tif 000015
【図１４】
2012141525.tif 000016
【図１５】
2012141525.tif 000017
【図１６】
2012141525.tif 000018
【図１７】
2012141525.tif 000019