(57)【要約】【課題】メインスイッチＳｍのオン状態への切り替えタイミングが基準タイミングに対して有する遅延時間の制御によってオン状態への切り替えがソフトスイッチングとされるものにあって、メインスイッチＳｍに対するオン状態への切り替え指令と実際のスイッチング状態の切り替わりとの時間差のばらつきによってソフトスイッチングの制御性が低下すること。【解決手段】サブスイッチＳｓおよびメインスイッチＳｍのオン状態への切り替わりタイミングをそれらのゲートエミッタ間電圧Ｖｇｅに基づき検出し、これらから上記遅延時間の誤差を検出する。検出された誤差がゼロとなるようにサブスイッチＳｓのオン状態への切り替え指令タイミングに対するメインスイッチＳｍのオン状態への切り替え指令タイミングの遅延時間をフィードバック操作する。【選択図】      図１
2012023809.tif 000002
【特許請求の範囲】
【請求項１】
電力変換回路を構成するスイッチング素子を操作対象とし、前記スイッチング素子のスイッチング状態の切り替えタイミングが基準タイミングに対して有する遅延時間の制御によって前記スイッチング状態の切り替えをソフトスイッチングとするソフトスイッチング制御装置において、
前記ソフトスイッチング制御を行なうための前記遅延時間に対する実際の遅延時間の誤差を検出する誤差検出手段と、
該誤差検出手段によって検出された誤差をフィードバック制御によって低減すべく前記電力変換回路を構成するスイッチング素子を操作するフィードバック制御手段とを備えることを特徴とするソフトスイッチング制御装置。
【請求項２】
前記誤差検出手段は、前記スイッチング素子のスイッチング状態の切り替わりタイミングを検出することで前記誤差を検出することを特徴とする請求項１記載のソフトスイッチング制御装置。
【請求項３】
前記電力変換回路を構成するスイッチング素子は、電圧制御形のスイッチング素子であり、
前記誤差検出手段は、前記スイッチング素子の導通制御端子の電圧の変化に基づき前記スイッチング素子のスイッチング状態の切り替わりタイミングを検出することを特徴とする請求項２記載のソフトスイッチング制御装置。
【請求項４】
前記誤差検出手段は、前記スイッチング素子の入力端子および出力端子間の電圧の変化に基づき前記スイッチング素子のスイッチング状態の切り替わりタイミングを検出することを特徴とする請求項２記載のソフトスイッチング制御装置。
【請求項５】
前記誤差検出手段は、前記スイッチング素子の入力端子および出力端子間を流れる電流の変化に基づき前記スイッチング素子のスイッチング状態の切り替わりタイミングを検出することを特徴とする請求項２記載のソフトスイッチング制御装置。
【請求項６】
前記誤差検出手段は、前記スイッチング素子の入力端子および出力端子間の電圧の検出および前記スイッチング素子を流れる電流の検出の少なくとも一方に基づき、前記スイッチング状態の切り替え時の損失およびその相当量のいずれかを前記誤差として検出する損失検出手段であり、
前記フィードバック制御手段は、前記損失検出手段による検出結果に基づき前記スイッチング状態の切り替え時の損失を低減することで前記遅延時間の誤差をフィードバック制御することを特徴とする請求項１記載のソフトスイッチング制御装置。
【請求項７】
前記ソフトスイッチング制御は、前記スイッチング素子のオン状態への切り替えをゼロ電圧スイッチングとする制御を有し、
前記フィードバック制御手段は、前記ゼロ電圧スイッチングの対象となるスイッチング素子の入力端子および出力端子間の電圧変化に基づき前記スイッチング素子の操作をフィードバック補正することを特徴とする請求項６記載のソフトスイッチング制御装置。
【請求項８】
前記電力変換回路は、これを構成するスイッチング素子の入力端子および出力端子間に並列接続されるキャパシタと、インダクタとを備え、
前記ソフトスイッチング制御は、前記キャパシタと前記インダクタとの共振現象を利用して前記キャパシタを放電させた状態で前記キャパシタに並列接続されるスイッチング素子をオン操作するものであることを特徴とする請求項１〜７のいずれか１項に記載のソフトスイッチング制御装置。
【請求項９】
前記電力変換回路は、第１スイッチング素子および第２スイッチング素子を備え、
前記ソフトスイッチング制御は、前記第１スイッチング素子のスイッチング状態の切り替えタイミングと前記第２スイッチング素子のスイッチング状態の切り替えタイミングとの時間差の制御を有し、
前記フィードバック制御手段は、前記第１スイッチング素子および前記第２スイッチング素子の少なくとも一方に関するスイッチング状態の切り替え指令の出力タイミングを操作量とすることを特徴とする請求項１〜８のいずれか１項に記載のソフトスイッチング制御装置。
【請求項１０】
前記誤差検出手段は、前記ソフトスイッチング制御が実際になされているときに前記誤差を検出することを特徴とする請求項１〜９のいずれか１項に記載のソフトスイッチング制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換回路を構成するスイッチング素子を操作対象とし、前記スイッチング素子のスイッチング状態の切り替えタイミングが基準タイミングに対して有する遅延時間の制御によって前記スイッチング状態の切り替えをソフトスイッチングとするソフトスイッチング制御装置に関する。
【背景技術】
【０００２】
ソフトスイッチングを可能とする電力変換回路として、昇圧チョッパ回路の主スイッチング素子にコンデンサを並列接続するとともに、補助スイッチング素子や補助インダクタ等を設けるものが提案されている（特許文献１、非特許文献１）。具体的には、補助スイッチング素子のオン状態への切り替えタイミングに対する主スイッチング素子のオン状態への切り替えタイミングの遅延時間を制御することで、主スイッチング素子に並列接続されたコンデンサの電荷がゼロとなったタイミングで主スイッチング素子をオン状態に切り替え、ひいてはオン状態への切り替えをゼロ電圧スイッチング（ＺＶＳ）とすることが提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２８３８１５号公報
【非特許文献】
【０００４】
【非特許文献１】“次世代クリーンエネルギ応用分野における電力変換器を対象としたソフトスイッチング回路方式に関する研究”,[online]、[平成２２年６月８日検索]、インターネット＜ＵＲＬ：http://www.kawalab.dnj.ynu.ac.jp/research/power_electronics/Chopper/Chopper1.html＞
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ただし、上記ソフトスイッチングを行なうに際しては、上記遅延時間を高精度に制御することが要求される。したがって、補助スイッチング素子や主スイッチング素子に対するオン操作指令と実際にオン状態に切り替わるタイミングとの間に個体差等に起因したずれが生じる場合には、ソフトスイッチングを適切に行なうことができなくなるおそれがある。そしてこうした事態は、従来のハードスイッチングを行なう電力変換回路の駆動系を用いることで実際に生じることが発明者らによって見出されている。
【０００６】
ここで、従来のハードスイッチングを行なう電力変換回路の場合、遅延時間の調節が必要とされるのは、相補的に駆動される一対のスイッチング素子の双方をオフとするためのデッドタイムの設定に限られていた。デッドタイムの設定は、双方がオン状態となる期間の発生を確実に回避することができるものであればよいため、十分なマージンが設けられることが常であった。そして、こうしたマージン設定による制御への影響は、周知のデッドタイム補償等のスイッチング素子の操作信号の補正によって比較的容易に補償することができる。これに対し、上記遅延時間が短くても長くてもソフトスイッチングの効果は低減されるため、上記マージン設定のような手法を用いることができない。
【０００７】
なお、上記電力変換回路に限らず、スイッチング素子のスイッチング状態の切り替えタイミングが基準タイミングに対して有する遅延時間の制御によって前記スイッチング状態の切り替えがソフトスイッチングとされるものにあっては、ソフトスイッチングを適切に行なうことができなくなるおそれのあるこうした実情も概ね共通したものとなっている。
【０００８】
本発明は、上記課題を解決するためになされたものであり、その目的は、スイッチング素子のスイッチング状態の切り替えタイミングが基準タイミングに対して有する遅延時間の制御によって前記スイッチング状態の切り替えがソフトスイッチングとされるものにあって、スイッチング状態の切り替え指令と実際のスイッチング状態の切り替わりとの時間差のばらつきによるソフトスイッチングの制御性の低下を好適に抑制することのできるソフトスイッチング制御装置を提供することにある。
【課題を解決するための手段】
【０００９】
以下、上記課題を解決するための手段、およびその作用効果について記載する。
【００１０】
請求項１記載の発明は、電力変換回路を構成するスイッチング素子を操作対象とし、前記スイッチング素子のスイッチング状態の切り替えタイミングが基準タイミングに対して有する遅延時間の制御によって前記スイッチング状態の切り替えをソフトスイッチングとするソフトスイッチング制御装置において、前記ソフトスイッチング制御を行なうための前記遅延時間に対する実際の遅延時間の誤差を検出する誤差検出手段と、該誤差検出手段によって検出された誤差をフィードバック制御によって低減すべく前記電力変換回路を構成するスイッチング素子を操作するフィードバック制御手段とを備えることを特徴とする。
【００１１】
上記発明では、フィードバック制御手段を備えることで、遅延時間を、ソフトスイッチングの実現にとって適切な時間に制御することができる。
【００１２】
請求項２記載の発明は、請求項１記載の発明において、前記誤差検出手段は、前記スイッチング素子のスイッチング状態の切り替わりタイミングを検出することで前記誤差を検出することを特徴とする。
【００１３】
請求項３記載の発明は、請求項２記載の発明において、前記電力変換回路を構成するスイッチング素子は、電圧制御形のスイッチング素子であり、前記誤差検出手段は、前記スイッチング素子の導通制御端子の電圧の変化に基づき前記スイッチング素子のスイッチング状態の切り替わりタイミングを検出することを特徴とする。
【００１４】
上記発明では、電圧制御形のスイッチング素子の導通制御端子の電圧を検出することで、そのスイッチング状態を高精度に検出することができる。
【００１５】
請求項４記載の発明は、請求項２記載の発明において、前記誤差検出手段は、前記スイッチング素子の入力端子および出力端子間の電圧の変化に基づき前記スイッチング素子のスイッチング状態の切り替わりタイミングを検出することを特徴とする。
【００１６】
請求項５記載の発明は、請求項２記載の発明において、前記誤差検出手段は、前記スイッチング素子の入力端子および出力端子間を流れる電流の変化に基づき前記スイッチング素子のスイッチング状態の切り替わりタイミングを検出することを特徴とする。
【００１７】
請求項６記載の発明は、請求項１記載の発明において、前記誤差検出手段は、前記スイッチング素子の入力端子および出力端子間の電圧の検出および前記スイッチング素子を流れる電流の検出の少なくとも一方に基づき、前記スイッチング状態の切り替え時の損失およびその相当量のいずれかを前記誤差として検出する損失検出手段であり、前記フィードバック制御手段は、前記損失検出手段による検出結果に基づき前記スイッチング状態の切り替え時の損失を低減することで前記遅延時間の誤差をフィードバック制御することを特徴とする。
【００１８】
ソフトスイッチング制御を行なう上では、上記遅延時間を、損失が最小値となると想定される時間に設定することが望まれる。しかし、この時間は、スイッチング状態の切り替え指令の伝達経路や電力変換回路の個体差や経年変化等によって変化しうる。このため、制御装置においてこの正確な時間を認識することは困難である。ここで、本発明では、損失に着目する。すなわち損失は、ソフトスイッチングを行なう上で要求される遅延時間に対する実際の遅延時間の誤差と相関を有するパラメータである。このため、損失を検出することで、上記正確な時間を認識しているか否かにかかわらず、遅延時間の誤差を高精度に検出することができる。
【００１９】
請求項７記載の発明は、請求項６記載の発明において、前記ソフトスイッチング制御は、前記スイッチング素子のオン状態への切り替えをゼロ電圧スイッチングとする制御を有し、前記フィードバック制御手段は、前記ゼロ電圧スイッチングの対象となるスイッチング素子の入力端子および出力端子間の電圧変化に基づき前記スイッチング素子の操作をフィードバック補正することを特徴とする。
【００２０】
ゼロ電圧スイッチングを行なうのに適切なタイミングに対してスイッチング素子の実際のオン状態への切り替えタイミングがずれる場合、このずれが進み側のずれあるのか遅れ側のずれであるのかにかかわらず、損失が増大することがある。そしてこの場合、損失自体からは、このずれが進み側のずれあるのか遅れ側のずれであるのかを識別する情報を抽出することができない。しかし、こうした状況下、スイッチング素子の入力端子および出力端子間の電圧は、上記ずれが進み側のずれか遅れ側のずれかに応じて異なった挙動を示す傾向がある。上記発明では、この点に鑑み、上記ずれが進み側のずれか遅れ側のずれかを把握しつつフィードバック補正を行なう。
【００２１】
請求項８記載の発明は、請求項１〜７のいずれか１項に記載の発明において、前記電力変換回路は、これを構成するスイッチング素子の入力端子および出力端子間に並列接続されるキャパシタと、インダクタとを備え、前記ソフトスイッチング制御は、前記キャパシタと前記インダクタとの共振現象を利用して前記キャパシタを放電させた状態で前記キャパシタに並列接続されるスイッチング素子をオン操作するものであることを特徴とする。
【００２２】
請求項９記載の発明は、請求項１〜８のいずれか１項に記載の発明において、前記電力変換回路は、第１スイッチング素子および第２スイッチング素子を備え、前記ソフトスイッチング制御は、前記第１スイッチング素子のスイッチング状態の切り替えタイミングと前記第２スイッチング素子のスイッチング状態の切り替えタイミングとの時間差の制御を有し、前記フィードバック制御手段は、前記第１スイッチング素子および前記第２スイッチング素子の少なくとも一方に関するスイッチング状態の切り替え指令の出力タイミングを操作量とすることを特徴とする。
【００２３】
請求項１０記載の発明は、請求項１〜９のいずれか１項に記載の発明において、前記誤差検出手段は、前記ソフトスイッチング制御が実際になされているときに前記誤差を検出することを特徴とする。
【図面の簡単な説明】
【００２４】
【図１】第１の実施形態にかかるシステム構成図。
【図２】同実施形態にかかるソフトスイッチング処理を示すタイムチャート。
【図３】同実施形態にかかるソフトスイッチング処理を示すタイムチャート。
【図４】同実施形態にかかる遅延時間の誤差のフィードバック制御の処理手順を示す流れ図。
【図５】第２の実施形態にかかるシステム構成図。
【図６】同実施形態にかかる遅延時間の誤差のフィードバック制御の処理手順を示す流れ図。
【図７】第３の実施形態にかかる遅延時間の誤差のフィードバック制御の処理手順を示す流れ図。
【図８】上記各実施形態の変形例を説明するためのタイムチャート。
【図９】上記各実施形態の変形例を説明するためのインターフェースおよびドライブユニットの構成を示す図。
【発明を実施するための形態】
【００２５】
＜第１の実施形態＞
以下、本発明にかかるソフトスイッチング制御装置を車載主機との間の電力の授受を司る電力変換回路に適用した第１の実施形態について、図面を参照しつつ説明する。
【００２６】
図１に、本実施形態にかかるシステム構成を示す。
【００２７】
図示されるモータジェネレータ１０は、車載主機であり、その回転軸（回転子）は、駆動輪に機械的に連結されている。モータジェネレータ１０は、インバータ１２およびコンバータＣＶを介して高電圧バッテリ１４およびコンデンサ１６に接続されている。ここで、高電圧バッテリ１４は、その端子電圧が百Ｖ以上となる高電圧の２次電池である。
【００２８】
上記コンバータＣＶは、基本的には、メインスイッチＳｍがオン状態とされることで高電圧バッテリ１４からの電力をインダクタ２０，２２に蓄え、メインスイッチＳｍがオフされることでインダクタ２０，２２の充填エネルギをダイオード２４を介して出力端子側（コンデンサ２６）に出力する周知の昇圧チョッパ回路である。ただし本実施形態では、上記メインスイッチＳｍを絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）としていることから、これにダイオードＤｍを逆並列に接続している。なお、高電圧バッテリ１４への電力の回生を可能とするうえでは、ダイオード２４にさらにスイッチング素子を並列接続し昇降圧チョッパ回路とすることが望ましいが、以下の内容と直接関係しないためこれについての記載を省略している。
【００２９】
上記コンバータＣＶは、上記昇圧チョッパ回路に加えて、ソフトスイッチングを行なうための補助回路を備えている。すなわち、メインスイッチＳｍには、ダイオード２８およびコンデンサ３０の直列接続体が並列接続されている。そして、これらダイオード２８とコンデンサ３０との接続点（ダイオード２８のカソード）には、ダイオードＤｓを介してＩＧＢＴ（サブスイッチＳｓ）の入力端子が接続され、サブスイッチＳｓの出力端子は、インダクタ２０，２２の接続点に接続されている。
【００３０】
上記メインスイッチＳｍやサブスイッチＳｓのゲートには、ドライブユニットＤＵが接続されている。ドライブユニットＤＵは、駆動対象となるスイッチング素子のゲート電圧を操作してこれを駆動する。また、ドライブユニットＤＵは、メインスイッチＳｍやサブスイッチＳｓの備えるセンス端子Ｓｔから出力される微少電流に基づき、メインスイッチＳｍやサブスイッチＳｓを流れる電流が閾値電流以上であるか否かを判断し、閾値電流以上であると判断される場合にこれを強制的に停止する機能を有する。さらに、ドライブユニットＤＵは、駆動対象の導通制御端子の電圧（ゲートエミッタ間電圧Ｖｇｅ）を検出して出力する機能を有する。
【００３１】
上記モータジェネレータ１０やインバータ１２、コンバータＣＶ、高電圧バッテリ１４等は、車載低電圧システムから絶縁された車載高電圧システムを構成している。一方、車載低電圧システムには、高電圧バッテリ１４と比較して低い端子電圧（例えば数Ｖ〜十数Ｖ）を有する低電圧バッテリ５０を電源とする制御装置５２が備えられている。制御装置５２は、モータジェネレータ１０の制御量を制御すべくインバータ１２やコンバータＣＶを操作する。詳しくは、モータジェネレータ１０の制御量を制御する上で適切な電圧となるようにコンバータＣＶの出力電圧を制御する。この出力電圧の制御のために、制御装置５２は、メインスイッチＳｍの操作信号ｇｍとサブスイッチＳｓの操作信号ｇｓとを生成してインターフェース４０を介してドライブユニットＤＵに出力する。ドライブユニットＤＵでは、操作信号ｇｍ、ｇｓに応じてメインスイッチＳｍやサブスイッチＳｓを操作する。
【００３２】
なお、上記インターフェース４０は、低電圧システムと高電圧システムとを絶縁するものである。
【００３３】
次に、図２及び図３に基づき、本実施形態にかかるソフトスイッチング制御について説明する。ここで、図２および図３に記載したタイムチャートは、いずれも同じものであり、タイムチャート上方のモード１〜４についての電流の流れが等が図２に、またモード５〜８についての電流の流れ等が図３にそれぞれ記載されている。上記タイムチャートにおいて、（ａ）は、メインスイッチＳｍの状態を示し、（ｂ）は、サブスイッチＳｓの状態を示し、（ｃ）は、インダクタ２２の電流ｉＬと、サブスイッチＳｓを流れる電流との推移を示し、（ｄ）は、メインスイッチＳｍの入出力端子間電圧（コレクタエミッタ間電圧Ｖｃｅ）と、これを流れる電流との推移を示す。以下、モード１〜モード８について、順次説明する。
「モード１」
メインスイッチＳｍおよびサブスイッチＳｓの双方がオフ状態となる状態である。高電圧バッテリ１４からの電流がインダクタ２０，２２、ダイオード２４を介してコンデンサ２６に流入する。ここで、インダクタ２０，２２を流れる電流は、高電圧バッテリ１４の端子電圧である入力電圧ＶｉｎとコンバータＣＶの出力電圧Ｖｏｕｔとの差に比例した速度で漸減する。なお、コンデンサ３０の充電電圧は、出力電圧Ｖｏｕｔ相当となっているため、ダイオードＤｓはオフ状態となっている。
「モード２」
メインスイッチＳｍをオフ状態としたままサブスイッチＳｓをオン状態とする状態である。これにより、インダクタ２０およびインダクタ２２の接続点がコンデンサ３０の正極と短絡されるため、接続点の電圧は、出力電圧Ｖｏｕｔ相当となる。このため、インダクタ２２の両端には電圧が印加されなくなり、インダクタ２２には、モード２への切り替え時の電流が継続して流れようとする。一方、インダクタ２０の両端に印加される電圧の絶対値は、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの差に増大し、これにより、インダクタ２０を流れる電流の漸減速度が増大する。インダクタ２０を流れる電流の減少量がサブスイッチＳｓを流れる電流の増加量となる。これにより、サブスイッチＳｓ、インダクタ２２、およびダイオードＤｓを備えるループ回路に電流が流れ、この電流は漸増する。この電流は、サブスイッチＳｓがオン状態となった後、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの差をインダクタ２０のインダクタンスによって除算した値に比例して増大するため、サブスイッチＳｓをオン状態に切り替える際にこれに流れる電流は基本的にゼロとなる。このため、サブスイッチＳｓのオン状態への切り替えは、ゼロ電流スイッチング（ＺＣＳ）となる。
「モード３」
インダクタ２０を流れる電流が漸減してゼロとなった時点である。このときには、ダイオード２４を介して出力される電流もゼロとなり、インダクタ２２、ダイオードＤｓおよびサブスイッチＳｓを備えるループ回路に電流が流れる。
「モード４」
コンデンサ３０の充電電圧が高電圧バッテリ１４の端子電圧（Ｖｉｎ）よりも高いために、コンデンサ３０がインダクタ２０を介して高電圧バッテリ１４に放電する状態である。
「モード５」
コンデンサ３０の充電電荷がゼロとなり、インダクタ２０を流れる電流がゼロとなった状態である。なお、コンデンサ３０の充電電荷がゼロとなるためには、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎの定数倍だけ大きくなる必要があるが、定数倍未満の場合についての説明はここでは省略する。
「モード６」
メインスイッチＳｍをオン状態に切り替えた状態である。ここで、コンデンサ３０の充電電圧がゼロであるときには、メインスイッチＳｍの入出力端子間の電圧がゼロであるため、このときにメインスイッチＳｍをオン状態に切り替えると、オン状態への切り替えをゼロ電圧スイッチング（ＺＶＳ）とすることができる。メインスイッチＳｍのオン状態への切り替えにより、高電圧バッテリ１４、インダクタ２０，２２およびメインスイッチＳｍを備えるループ回路に電流が流れ、インダクタ２０，２２にエネルギが蓄積される。この際、インダクタ２０を流れる電流が漸増し、インダクタ２０を流れる電流の増加量だけサブスイッチＳｓを流れる電流が減少する。
「モード７」
サブスイッチＳｓを流れる電流がゼロとなった状態である。この状態となることに同期してサブスイッチＳｓをオフ状態に切り替える。この場合、サブスイッチＳｓに電流が流れていないことから、オフ状態への切り替えは、ゼロ電流スイッチング（ＺＣＳ）となる。
「モード８」
メインスイッチＳｍをオフ状態に切り替えた状態である。ここで、メインスイッチＳｍのオフ状態への切り替えによってメインスイッチＳｍの入出力端子間の電圧は上昇するが、この上昇速度はコンデンサ３０の充電速度によって制限される。このため、メインスイッチＳｍのオフ状態への切り替えは、ゼロ電圧スイッチング（ＺＶＳ）となる。メインスイッチＳｍがオフ状態に切り替えられコンデンサ３０の充電電圧が出力電圧Ｖｏｕｔ程度となることで、高電圧バッテリ１４からインダクタ２０、２２、ダイオード２４を介して電流が出力される。
【００３４】
このように、本実施形態では、メインスイッチＳｍおよびサブスイッチＳｓのスイッチング状態の切り替えを全てソフトスイッチングとすることができる。ところで、例えばコンデンサ３０が完全に放電される前にメインスイッチＳｍをオン状態に切り替える場合には、オン状態への切り替えが良好なＺＶＳとならないことから、スイッチング損失が増加する。また、コンデンサ３０が完全に放電されたタイミング（モード５となるタイミング）よりも遅れたタイミングでメインスイッチＳｍをオン状態に切り替える場合には、ダイオード２８を介したコンデンサ３０の充電が開始された後にオン状態への切り替えを行なうこととなる。このため、この場合にも、オン状態への切り替えが良好なＺＶＳとならず、スイッチング損失が増加する。
【００３５】
ここで、本実施形態では、メインスイッチＳｍをオン状態に切り替えるために、コンデンサ３０の充電電圧がゼロとなることを直接検出することはしない。代わりに、サブスイッチＳｓのオン状態への切り替えタイミングを基準タイミングとし、このタイミングからメインスイッチＳｍのオン状態への切り替えタイミングまでの遅延時間を、コンデンサ３０の充電電圧がゼロとなると想定される時間に制御する。このため、ソフトスイッチングを行なうためには、上記遅延時間を正確に制御することが望まれる。ただし、制御装置５２からの操作信号ｇｍ、ｇｓの出力タイミングと、これらに応じてメインスイッチＳｍやサブスイッチＳｓのスイッチング状態が実際に切り替わるタイミングとの間の時間差は、インターフェース４０やドライブユニットＤＵの個体差等によってばらつくおそれがある。そして、このばらつきは、上記遅延時間の誤差を生じさせる要因となる。
【００３６】
そこで本実施形態では、遅延時間の誤差を検出し、これを低減するようにフィードバック制御を行なう。以下、これについて説明する。
【００３７】
図４に、上記フィードバック制御の処理手順を示す。この処理は、制御装置５２によって、例えば所定周期で繰り返し実行される。
【００３８】
この一連の処理では、まずステップＳ１０において、サブスイッチＳｓの操作信号ｇｓがオフ操作指令からオン操作指令に切り替わったか否かを判断する。そしてステップＳ１０において肯定判断される場合、ステップＳ１２において、サブスイッチＳｓのオン状態への切り替え指令タイミングからの経過時間を計時するタイマＴＴ１の計時動作を開始するとともに、サブスイッチＳｓのゲートエミッタ間電圧Ｖｇｅの監視を開始する。続くステップＳ１４では、サブスイッチＳｓのゲートエミッタ間電圧Ｖｇｅが閾値Ｖｔｈ以上となったか否かを判断する。この処理は、サブスイッチＳｓがオン状態に切り替わるタイミングを検出するためのものである。ここで閾値Ｖｔｈは、サブスイッチＳｓがオン状態に切り替わる閾値電圧であり、例えばミラー期間におけるゲートエミッタ間電圧Ｖｇｅよりも所定量大きい値に設定される。ちなみに、本実施形態にかかるサブスイッチＳｓのオン状態への切り替えは、ゼロ電圧スイッチングともなっている。このため、サブスイッチＳｓの浮遊容量の充電電荷が無視できるため、ミラー期間等の影響も少なく、ゲートエミッタ間電圧Ｖｇｅの変化によってオン状態への切り替えタイミングを高精度に検出することができる。
【００３９】
そしてステップＳ１４において肯定判断される場合、ステップＳ１６において、そのときのタイマＴＴ１の値を、サブスイッチ用伝達時間Ｔｓに格納する。この処理は、サブスイッチＳｓに対するオン状態への切り替え指令タイミングからサブスイッチＳｓが実際にオン状態に切り替わるタイミングまでの経過時間を計測するためのものである。
【００４０】
続くステップＳ１８においては、タイマＴＴ１が遅延時間Ｔｄとなったか否かを判断する。この処理は、メインスイッチＳｍのオン状態への切り替え指令の出力タイミングであるか否かを判断するためのものである。そしてステップＳ１８において肯定判断される場合、ステップＳ２０において、メインスイッチＳｍの操作信号ｇｍをオフ操作指令からオン操作指令に切り替える。続くステップＳ２２においては、メインスイッチＳｍのオン状態への切り替え指令タイミングからの経過時間を計時するタイマＴＴ２の計時動作を開始するとともに、メインスイッチＳｍのゲートエミッタ間電圧Ｖｇｅを監視する。
【００４１】
そして、ステップＳ２４においては、メインスイッチＳｍのゲートエミッタ間電圧Ｖｇｅが閾値Ｖｔｈ以上となったか否かを判断する。この処理は、メインスイッチＳｍがオン状態に切り替わるタイミングを検出するためのものである。ここで閾値Ｖｔｈは、メインスイッチＳｍがオン状態に切り替わる閾値電圧であり、例えばミラー期間におけるゲートエミッタ間電圧Ｖｇｅよりも所定量大きい値に設定される。ちなみに、メインスイッチＳｍのオン状態への切り替えもゼロ電圧スイッチングであるため、浮遊容量の充電電荷が無視できることから、ミラー期間等の影響も少なく、ゲートエミッタ間電圧Ｖｇｅの変化によってオン状態への切り替えタイミングを高精度に検出することができる。
【００４２】
ステップＳ２４において肯定判断される場合、ステップＳ２６において、そのときのタイマＴＴ２の値を、メインスイッチ用伝達時間Ｔｍに格納する。この処理は、メインスイッチＳｍに対するオン状態への切り替え指令タイミングからメインスイッチＳｍが実際にオン状態に切り替わるタイミングまでの経過時間を計測するためのものである。続くステップＳ２８においては、サブスイッチＳｓがオン状態に切り替わるタイミングからメインスイッチＳｍがオン状態に切り替わるタイミングまでの遅延時間について、ソフトスイッチングを行ううえで適切と想定される目標値Ｔｒｇとの誤差Δを検出する。これは、「Ｔｒｇ−（Ｔｄ−Ｔｓ＋Ｔｍ）」として検出される。ここで、「Ｔｄ−Ｔｓ＋Ｔｍ」は、サブスイッチＳｓがオン状態に切り替わるタイミングからメインスイッチＳｍがオン状態に切り替わるタイミングまでの実際の遅延時間である。
【００４３】
続くステップＳ３０では、次回のステップＳ１８において利用する遅延時間Ｔｄに誤差Δを加算するとともに、タイマＴＴ１，ＴＴ２を初期化する。
【００４４】
なお、上記ステップＳ１０において否定判断される場合や、ステップＳ３０の処理が完了する場合には、この一連の処理を一旦終了する。
【００４５】
以上詳述した本実施形態によれば、以下の効果が得られるようになる。
【００４６】
（１）サブスイッチＳｓがオン状態に切り替わるタイミングからメインスイッチＳｍがオン状態に切り替わるタイミングまでの遅延時間「Ｔｄ−Ｔｓ＋Ｔｍ」の目標値Ｔｒｇに対する誤差Δをゼロにフィードバック制御すべく、メインスイッチＳｍのオン操作指令タイミングの遅延時間Ｔｄを操作した。これにより、上記遅延時間を、ソフトスイッチングの実現にとって適切な時間に制御することができる。
【００４７】
（２）誤差Δを検出するに際し、メインスイッチＳｍやサブスイッチＳｓのゲートエミッタ間電圧Ｖｇｅの変化に基づきこれらがオン状態に切り替わるタイミングを検出した。このように、ゲートエミッタ間電圧Ｖｇｅを用いることで、オン状態への切り替わりを高精度に検出することができる。
【００４８】
（３）誤差Δを入力とする積分要素の出力に基づきフィードバック操作量（遅延時間Ｔｄ）を設定した。これにより、信号伝達経路の個体差や温度変化等による回路特性のばらつきに起因した上記遅延時間の誤差Δを積分要素によって学習することができるため、定常状態において誤差Δをゼロに制御することができる。
【００４９】
（４）コンデンサ３０とインダクタ２０との共振現象を利用してコンデンサ３０の充電電圧が極小値となるタイミングでメインスイッチＳｍをオン状態に切り替えた。この場合、オン状態への切り替え指令の伝達時間のばらつきを低減することが必要となるため、誤差Δをフィードバック制御するメリットが特に大きい。
＜第２の実施形態＞
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００５０】
上記実施形態では、サブスイッチＳｓがオン状態に切り替わるタイミングからメインスイッチＳｍがオン状態に切り替わるタイミングまでの遅延時間自体を計測することで、誤差Δを検出した。この場合、誤差Δの検出精度は、制御装置５２の認識する目標値Ｔｒｇの精度に依存する。ここで、サブスイッチＳｓがオン状態に切り替わるタイミングからメインスイッチＳｍがオン状態に切り替わるタイミングまでの遅延時間として、ソフトスイッチングを行ううえで最適な時間は、コンバータＣＶや信号伝達装置の回路特性に依存する。そして、これらの回路特性は、個体差や経年変化によってばらつき、また都度の温度変化によっても変動する。このため、上記最適な時間を高精度に把握することは困難である。
【００５１】
そこで本実施形態では、メインスイッチＳｍがオン状態に切り替えられる際の電力損失を誤差Δと相関を有するパラメータとして検出する。これにより、上記最適な時間を知ることができなくても、電力損失によって誤差Δを高精度に検出することができる。
【００５２】
図５に、本実施形態にかかるシステム構成を示す。なお、図５において、先の図１に示した部材と対応する部材については、便宜上同一の符号を付している。
【００５３】
本実施形態では、メインスイッチＳｍのオン状態への切り替えに際しての電力損失を検出すべく、メインスイッチＳｍの入力端子および出力端子間の電圧（コレクタエミッタ間電圧Ｖｃｅ）を検出する電圧センサ５４を備える。そして、メインスイッチＳｍのドライブユニットＤＵは、コレクタエミッタ間電圧Ｖｃｅの検出値と、センス端子ｓｔから出力される微少電流に基づくコレクタ電流Ｉｃの検出値とをインターフェース４０を介して制御装置５２に出力する。
【００５４】
図６に、上記フィードバック制御の処理手順を示す。この処理は、制御装置５２によって、例えば所定周期で繰り返し実行される。
【００５５】
この一連の処理では、まずステップＳ４０において、サブスイッチＳｓの操作信号ｇｓがオフ操作指令からオン操作指令に切り替わったか否かを判断する。そしてステップＳ４０において肯定判断される場合、ステップＳ４２において、サブスイッチＳｓのオン状態への切り替え指令タイミングからの経過時間を計時するタイマＴＴの計時動作を開始する。続くステップＳ４４では、タイマＴＴが遅延時間Ｔｄよりも規定時間δだけ小さい値となったか否かを判断する。そしてステップＳ４４において肯定判断される場合、ステップＳ４６においてメインスイッチＳｍのコレクタエミッタ間電圧Ｖｃｅとコレクタ電流Ｉｃとを監視する。続くステップＳ４８では、タイマＴＴが遅延時間Ｔｄよりも規定時間δだけ大きい値となったか否かを判断する。ここで、規定時間δは、メインスイッチＳｍのオン状態への切り替え指令タイミングを、サブスイッチＳｓのオン状態への切り替え指令タイミングに対して遅延時間Ｔｄだけ遅延させた場合に、メインスイッチＳｍが実際にオン状態に切り替わる期間が確実に含まれるように設定される。この設定は、メインスイッチＳｍの操作信号ｇｍの信号伝達経路の回路特性のばらつき等に基づき行われる。
【００５６】
そして、大きい値となったと判断される場合、ステップＳ５０において、コレクタエミッタ間電圧Ｖｃｅとコレクタ電流Ｉｃとの積についての「ＴＴ−δ〜ＴＴ＋δ」までの時間積分値Ｉｎが閾値Ｉｔｈ以上であるか否かを判断する。この処理は、上記遅延時間の誤差Δがゼロよりも大きくなったか否かを判断するものである。ここで、時間積分値Ｉｎは、メインスイッチＳｍのオン状態への切り替えに際しての電力損失であるため、これは、遅延時間の誤差Δと相関を有するパラメータである。
【００５７】
ステップＳ５０において肯定判断される場合、遅延時間の誤差が生じたとして、ステップＳ５２に移行する。ステップＳ５２においては、「ＴＴ−δ〜ＴＴ＋δ」までの期間においてメインスイッチＳｍのコレクタエミッタ間電圧Ｖｃｅが上昇した履歴があるか否かを判断する。この処理は、実際の遅延時間がソフトスイッチングにとって最適なタイミングよりも遅かったか否かを判断するためのものである。これは、遅延時間が上記最適なタイミングよりも遅くなると、コレクタエミッタ間電圧Ｖｃｅがゼロとなった後上昇し始めることに基づくものである。
【００５８】
ステップＳ５２において肯定判断される場合、ステップＳ５４において、遅延時間Ｔｄを、時間積分値Ｉｎに基づき短縮補正する。詳しくは、時間積分値ＩｎにゲインＫを乗算した値だけ短縮補正する。これに対し、ステップＳ５２において否定判断される場合、ステップＳ５６において、遅延時間Ｔｄを、時間積分値Ｉｎに基づき伸長補正する。詳しくは、時間積分値ＩｎにゲインＫを乗算した値だけ伸長補正する。
【００５９】
上記ステップＳ５４，Ｓ５６の処理が完了する場合や、ステップＳ５０において否定判断される場合には、ステップＳ５８においてタイマＴＴを初期化する。なお、上記ステップＳ４０において否定判断される場合や、ステップＳ５８の処理が完了する場合には、この一連の処理を一旦終了する。
【００６０】
以上詳述した本実施形態によれば、先の第１の実施形態の上記（１）、（３）、（４）の各効果に準じた効果に加えて、さらに以下の効果が得られるようになる。
【００６１】
（５）メインスイッチＳｍのオン状態への切り替えに伴う損失を、サブスイッチＳｓのオン状態への切り替わりタイミングからメインスイッチＳｍのオン状態への切り替わりタイミングまでの遅延時間の誤差と相関を有するパラメータとして検出した。これにより、ソフトスイッチングにとって最適な遅延時間についての情報の有無やその精度にかかわらず、遅延時間の誤差を高精度に検出することができる。
＜第３の実施形態＞
以下、第３の実施形態について、先の第２の実施形態との相違点を中心に図面を参照しつつ説明する。
【００６２】
本実施形態では、メインスイッチＳｍのコレクタエミッタ間電圧Ｖｃｅの低下の定量値を、メインスイッチＳｍのオン状態への切り替えに伴う損失相当量として検出する。
【００６３】
図７に、本実施形態にかかる遅延時間の誤差のフィードバック制御の処理手順を示す。この処理は、制御装置５２によって、例えば所定周期で繰り返し実行される。なお、図７において、先の図６に示した処理に対応する処理については、便宜上同一のステップ番号を付している。
【００６４】
図示されるように、本実施形態では、ステップＳ４８において肯定判断される場合、ステップＳ５０ａにおいて、メインスイッチＳｍのコレクタエミッタ間電圧Ｖｃｅの変化速度が規定速度ｄＶｔｈ／ｄｔ（＜０）以下であるか否かを判断する。この処理は、サブスイッチＳｓのオン状態への切り替わりタイミングからメインスイッチＳｍのオン状態への切り替わりタイミングまでの遅延時間に誤差が生じているか否かを判断するためのものである。すなわち、遅延時間に誤差が生じると、コンデンサ３０の充電電圧がゼロよりも大きい時点でメインスイッチＳｍがオン状態に切り替わることでコレクタエミッタ間電圧Ｖｃｅが低下するため、ソフトスイッチングが適切になされた場合よりもコレクタエミッタ間電圧Ｖｃｅの低下速度が大きくなる。
【００６５】
ステップＳ５０ａにおいて肯定判断される場合、ステップＳ５２に移行し、ステップＳ５２において肯定判断される場合、ステップＳ５４ａにおいて遅延時間Ｔｄを規定量ΔＴだけ短縮補正する。一方、ステップＳ５２において否定判断される場合、ステップＳ５６ａにおいて遅延時間Ｔｄを規定量ΔＴだけ伸長補正する。
【００６６】
以上説明した本実施形態によっても、先の第２の実施形態の上記各効果に準じた効果が得られる。
＜その他の実施形態＞
なお、上記各実施形態は、以下のように変更して実施してもよい。
「誤差検出手段による検出時期について」
誤差検出手段によって検出のなされる時期としては、コンバータＣＶを実際に稼動させてソフトスイッチング制御を実行している期間に限らない。例えば、制御装置５２を搭載した制御システムの完成後であって当該制御システムの出荷前に一度行ってもよい。これにより、操作信号ｇｍ、ｇｓの信号伝達経路の個体差の影響を排除した後にコンバータＣＶを稼動させることができる。なお、この場合であっても、ソフトスイッチング制御時において逐次の計測結果に基づくフィードバック制御をすることが望ましいが、製品出荷前に行われた計測結果に基づくフィードバック制御のみを行ってもよい。この場合、フィードバック制御手段は、いわゆる学習手段とみなすことができる。もっとも、学習手段とする場合、コンバータＣＶや信号伝達経路の回路特性が温度に応じて変化すると考えられることから、温度に応じて分割された複数の領域毎に各別に遅延時間の誤差を検出し、ソフトスイッチング制御時において都度の温度に対応する検出結果を利用することが望ましい。
「損失検出手段について」
例えば、ゼロ電流スイッチングではあってもゼロ電圧スイッチングとならないものにおいて、スイッチング状態の切り替えに伴う損失を、スイッチング状態の切り替え時期における電流の変化量として検出してもよい。
「誤差検出手段について」
上記第１の実施形態において、サブスイッチ用伝達時間Ｔｓやメインスイッチ用伝達時間Ｔｍを計測することなく、サブスイッチＳｓがオン状態に切り替わるタイミングとメインスイッチＳｍがオン状態に切り替わるタイミングとを検出することで上記遅延時間を検出してもよい。
「スイッチング状態の切り替わりタイミングの検出手法について」
スイッチング状態の切り替わりタイミングを検出する手法としては、導通制御端子の電圧の変化に基づくものに限らない。例えばゼロ電圧スイッチングとならないスイッチング素子のスイッチング状態の切り替えについては、入力端子および出力端子間の電圧の低下に基づきオン状態の切り替えを検出する等、入力端子および出力端子間の電圧の変化に基づき検出してもよい。また例えばゼロ電流スイッチングとならないスイッチング素子のスイッチング状態の切り替えについては、入力端子および出力端子を流れる電流の減少に基づきオフ状態への切り替えを検出する等、入力端子および出力端子間を流れる電流の変化に基づき検出してもよい。
【００６７】
もっとも、上記メインスイッチＳｍのオン状態への切り替えのように、ゼロ電圧スイッチング且つゼロ電流スイッチングであるものであっても、入力端子および出力端子間の電圧や入力端子および出力端子間を流れる電流の検出に基づき、スイッチング状態の切り替わり時刻を計測することは可能である。すなわち、図８（ａ）に示すように、メインスイッチＳｍのコレクタエミッタ間電圧Ｖｃｅが漸減してゼロとなって安定する場合には、オン状態への切り替えタイミング（時刻）をゼロとなったタイミング（時刻）と特定することができる。また、図８（ｂ）に示すように、メインスイッチＳｍのコレクタエミッタ間電圧Ｖｃｅの減少速度が急激に上昇する場合には、オン状態への切り替えタイミング（時刻）を減少速度の急上昇タイミング（時刻）と特定することができる。また図８（ｃ）に示すように、メインスイッチＳｍのコレクタエミッタ間電圧Ｖｃｅが漸減してゼロとなった後上昇する場合には、オン状態への切り替えタイミング（時刻）を上昇後の減少開始タイミング（時刻）と特定することができる。さらに、メインスイッチＳｍのコレクタエミッタ間を流れる電流（コレクタ電流Ｉｃ）が上昇するタイミング（時刻）をオン状態への切り替えタイミング（時刻）と特定することもできる。
「誤差検出手段の入力信号を出力するセンサの配置について」
誤差検出手段の検出手法としては、上記各実施形態において例示したものに限らない。例えばメインスイッチＳｍやサブスイッチＳｓへの信号伝達経路のうちこれらのゲートよりも上流側までの信号の伝達タイミングを検出することで上記遅延時間の誤差を検出するものであってもよい。以下、これについて図９を用いて説明する。
【００６８】
図９に、メインスイッチＳｍに関するインターフェース４０およびドライブユニットＤＵの回路構成を示す。インターフェース４０は、低電圧システム側から高電圧システム側へと信号を伝達するための絶縁手段としてフォトカプラ６０を備えている。フォトカプラ６０のフォトダイオードのアノードには、電源６２の電圧が印加されており、フォトダイオードのカソードは、抵抗体６４およびＮチャネルＭＯＳトランジスタ（スイッチング素子６６）を介して接地されている。スイッチング素子６６の導通制御端子（ゲート）には、操作信号ｇｍが印加される。なお、フォトダイオードには抵抗体６８が並列接続され、フォトダイオード、抵抗体６４およびスイッチング素子６６には、コンデンサ７０が並列接続されている。
【００６９】
フォトカプラ６０のフォトトランジスタの入力端子（コレクタ）には、抵抗体７６を介して電源７２の電圧が印加されており、フォトトランジスタの出力端子（エミッタ）は、メインスイッチＳｍの出力端子（エミッタ）に接続されている。また、フォトトランジスタと抵抗体７６とには、コンデンサ７４が並列接続されている。上記フォトトランジスタには、さらに、コンデンサ８０が並列接続されている。
【００７０】
コンデンサ８０の充電電圧は、メインスイッチＳｍのスイッチング状態の指令信号として、ドライブユニットＤＵ内のバッファ回路１００に入力される。一方、ドライブユニットＤＵは、メインスイッチＳｍをオン状態とするための電荷を供給する供給手段（電源９０）を備える。電源９０は、充電用スイッチング素子９２および充電用抵抗体９４を介してメインスイッチＳｍのゲートに接続されている。メインスイッチＳｍのゲートは、放電用抵抗体９６および放電用スイッチング素子９８を介してメインスイッチＳｍの出力端子に接続されている。
【００７１】
こうした構成において、例えば、フォトカプラ６０のフォトダイオードの両端に印加される電圧Ｖ１を検出するセンサの検出値を利用してもよい。これにより、制御装置５２からフォトカプラ６０のフォトダイオードまでの信号の伝播経路における信号伝達時間のばらつきをフィードバック制御によって補償することができる。
【００７２】
また例えば、フォトカプラ６０のフォトトランジスタの両端の電圧Ｖ２を検出するセンサの検出値を利用してもよい。これにより、制御装置５２からフォトカプラ６０のフォトトランジスタまでの信号の伝播経路における信号伝達時間のばらつきをフィードバック制御によって補償することができる。
【００７３】
また例えば、コンデンサ８０の充電電圧Ｖ３を検出するセンサの検出値を利用してもよい。これにより、制御装置５２からバッファ回路１００の入力端子までの伝播経路における信号伝達時間のばらつきをフィードバック制御によって補償することができる。
【００７４】
さらに例えば、充電用スイッチング素子９２の出力端子の電圧Ｖ４を検出するセンサの検出値を利用してもよい。これにより、制御装置５２からゲート抵抗（充電用抵抗体９４）までの伝播経路における信号伝達時間のばらつきをフィードバック制御によって補償することができる。
「フィードバック制御手段について」
フィードバック制御手段としては、遅延時間の誤差を示すパラメータを入力とする積分要素の出力のみによってフィードバック操作量を算出するものに限らない。例えば上記パラメータを入力とする比例要素および積分要素の各出力の和や、比例要素、積分要素および微分要素の各出力の和によってフィードバック操作量を算出するものであってもよい。もっとも、上記パラメータを入力とする積分要素を備えるものにも限らない。
【００７５】
フィードバック制御のゲインとしては、上記実施形態で例示したものに限らない。例えば上記第２の実施形態において、上記第３の実施形態のように損失の大小にかかわりなく積分要素の入力を固定値としてもよい。また、上記第３の実施形態において、積分要素の入力を損失相当量にゲインを乗算した値とするなど、損失相当量に応じて可変設定してもよい。なお、第３の実施形態における損失相当量は、ステップＳ５０ａにおいて肯定判断される際のコレクタエミッタ間電圧Ｖｃｅの変化速度や、低下速度が規定速度（＜０）以下である期間におけるコレクタエミッタ間電圧Ｖｃｅの変化量とすればよい。
【００７６】
サブスイッチＳｓのオン状態への切り替えタイミングに対するメインスイッチＳｍのオン状態への切り替えタイミングの遅延時間のフィードバック制御としては、メインスイッチＳｍのオン状態への切り替え指令の出力タイミングをフィードバック操作量とするものに限らない。例えばサブスイッチＳｓのオン状態への切り替え指令タイミングをフィードバック操作量としてもよい。ここで、例えばフィードバック制御開始直後において、サブスイッチＳｓのオン状態への切り替え指令タイミングの初期遅延量をゼロよりも大きく設定しておくなら、フィードバック制御によってサブスイッチＳｓのオン状態への切り替え指令タイミングを早めることも可能である。
「基準タイミングについて」
上記実施形態では、サブスイッチＳｓのオン状態への切り替えタイミングを基準タイミングとし、メインスイッチＳｍのオン状態への切り替えタイミングの遅延時間を制御したがこれに限らない。例えばコンデンサ３０の電圧を検出する手段を備え、コンデンサ３０の電圧が規定電圧（＞０）まで低下したタイミングを基準タイミングとして、メインスイッチＳｍのオン状態への切り替えタイミングの遅延時間を制御してもよい。この場合、上記第１の実施形態において、サブスイッチＳｓがオン状態に切り替わったタイミングを検出しなくてもよい。
「ソフトスイッチングを行なう電力変換回路について」
ソフトスイッチングを行なう電力変換回路としては、先の図１等に例示したものに限らない。例えば、特開２００９−２１３２１５号公報に記載のものであってもよい。この公報では、電流がゼロとなった時点でスイッチング状態をオフ状態からオン状態へと切り替える旨記載されているが、高速でスイッチングをする場合には、電流がゼロとなった時点を遅延なく検出することは困難である。このため、電流が漸減してゼロとなり逆方向に流れる電流の極値を検出し、この検出タイミングからの遅延時間に基づきスイッチング状態をオン状態に切り替えるようソフトスイッチング手法を変更することも考えられる。そして、この場合、検出タイミング（基準タイミング）からの遅延時間を高精度に制御する上で本発明の適用は有効である。
【００７７】
なお、ソフトスイッチングとして、スイッチング状態の切り替えがゼロ電圧スイッチングまたはゼロ電流スイッチングのいずれか一方のみとなるものにあっては、遅延時間に誤差が生じることによる損失が大きくなることから上記第２，３の実施形態において例示したように損失を遅延時間の誤差として検出することが特に有効である。
「そのほか」
・メインスイッチＳｍやサブスイッチＳｓを流れる電流の検出手段としては、センス端子ｓｔの出力する微少電流を検出するものに限らず、例えばコレクタ電流自体を検出するホール素子等を備えたセンサであってもよい。
【００７８】
・駆動対象スイッチング素子としては、ＩＧＢＴに限らず、例えばパワーＭＯＳ型電界効果トランジスタ等の電界効果トランジスタであってもよい。
【００７９】
・電力変換回路としては、車載主機に電力を供給するためのものに限らない。例えば車載パワーステアリングに搭載される電動機に電力を供給するためのものであってもよい。
【符号の説明】
【００８０】
１０…モータジェネレータ、１２…インバータ、１４…高電圧バッテリ、２０、２２…インダクタ、３０…コンデンサ、４０…インターフェース、５２…制御装置、６０…フォトカプラ、Ｓｍ…メインスイッチ、Ｓｓ…サブスイッチ。
【図１】
2012023809.tif 000003
【図２】
2012023809.tif 000004
【図３】
2012023809.tif 000005
【図４】
2012023809.tif 000006
【図５】
2012023809.tif 000007
【図６】
2012023809.tif 000008
【図７】
2012023809.tif 000009
【図８】
2012023809.tif 000010
【図９】
2012023809.tif 000011