(57)【要約】【課題】待機モード時の消費電力を低減する光トランシーバ、その電源供給制御方法およびその制御プログラムを提供する。【解決手段】ホスト側ネットワーク装置から出力される主信号を送信側主信号補正回路５０にて補正し、これを送信側光素子回路６０にて光信号に変換し、光通信網側へ伝送する。光通信網側から受信側光素子回路６６に入力する光信号は電気信号の主信号に変換されて受信側主信号補正回路６８に入力し、補正した主信号をホスト側ネットワーク装置に出力する。通常モードから待機モードに切り替わると、ホスト側ネットワーク装置が接続されている主信号補正回路５０内の最前段回路５４と受信側主信号補正回路６８内の最後段回路７０とに対して電源供給回路５２から電源供給され続ける状態で、電源スイッチング回路５８および７４からそれぞれ後段回路５６および前段回路７２に供給される電源が遮断される。【選択図】図１
2012165081.tif 000002
【特許請求の範囲】
【請求項１】
信号発信元から入力される通信用の主信号を光通信網側へ送出する送信側回路部と、前記光通信網側から送り込まれる通信用の主信号を前記信号発信元側へ送出する受信側回路部と、前記送信側回路部の前記発信元側に位置する入力端部および前記受信側回路部の前記発信元側に位置する出力端部にそれぞれ装備された主信号補正回路とを備えた光トランシーバにおいて、
前記入力端部に装備された主信号補正回路と前記出力端部に装備された主信号補正回路とは、それぞれ、前記信号発信元側に装備された一方の信号処理回路部と前記光通信網側に装備された他方の信号処理回路部とを有し、
前記一方および他方の信号処理回路部には、予め設定された一方の電源回路と他方の電源回路とをそれぞれ個別に接続し、
前記一方および他方の主信号補正回路のそれぞれの前記他方の信号処理回路部に接続された前記他方の電源回路のオン・オフ動作を外部指令に基づいて制御する主制御部を設けたことを特徴とする光トランシーバ。
【請求項２】
請求項１に記載の光トランシーバにおいて、
前記主制御部に、当該主制御部からの指令に基づいて作動し前記他方の電源回路のオン・オフ動作を設定する電源スイッチング回路部を併設したことを特徴とする光トランシーバ。
【請求項３】
請求項２に記載の光トランシーバにおいて、
前記電源スイッチング回路部を、スイッチングＦＥＴと、当該スイッチングＦＥＴの動作点を設定するバッファとを備えて構成したことを特徴とする光トランシーバ。
【請求項４】
請求項１または２に記載の光トランシーバにおいて、
前記主制御部は、外部から通常の動作モードが設定された場合に機能して前記他方の電源回路をオン状態に設定する電源オン設定機能と、外部から待機モードが設定された場合に機能して前記他方の電源回路をオフ状態に設定する電源オフ設定機能とを備えていることを特徴とする光トランシーバ。
【請求項５】
請求項１に記載の光トランシーバにおいて、
前記入力端部に装備された主信号補正回路と前記出力端部に装備された主信号補正回路とのそれぞれの前記一方の信号処理回路を、前記主信号を増幅する信号増幅回路部をそれぞれ備えて構成したことを特徴とする光トランシーバ。
【請求項６】
信号発信元から入力される通信用の主信号を光通信網側へ送出する送信側回路部と、前記光通信網側から送り込まれる通信用の主信号を前記信号発信元側へ送出する受信側回路部と、前記送信側回路部の前記発信元側に位置する入力端部および前記受信側回路部の前記発信元側に位置する出力端部にそれぞれ装備された主信号補正回路と、これら各構成要素の動作を制御する主制御部とを備えて成る光トランシーバにあって、
前記各主信号補正回路の前記信号発信元側に予め配設された一方の信号処理回路部、および各主信号補正回路の前記光通信網側に予め配設された他方の信号処理回路部には、予め別に設定された一方の電源回路と他方の電源回路とがそれぞれ個別に接続されており、
外部指令として前記主制御部に所定の動作モード設定指令が入力された場合に機能し当該外部指令が通常モードか否かを判定し、
前記動作モード設定指令が通常モードの場合に機能し前記他方の電源回路を通常動作状態に設定し、
前記動作モード設定指令が通常モードでない場合に機能し当該外部指令が待機モードか否かを判定し、
前記動作モード設定指令が待機モードの場合に機能し前記他方の電源回路を停止状態に設定制御するようにしたことを特徴とした光トランシーバ用電源供給制御方法。
【請求項７】
請求項６に記載の光トランシーバ用電源供給制御方法において、
前記動作モード設定指令が待機モードでない場合に機能し当該動作モード設定指令が電源オフモードであるか否かを判定し、
前記動作モード設定指令が電源オフモードの場合に機能し前記一方および他方の電源回路の全体を停止状態に設定制御する構成としたことを特徴とする光トランシーバ用電源供給制御方法。
【請求項８】
信号発信元から入力される通信用の主信号を光通信網側へ送出する送信側回路部と、前記光通信網側から送り込まれる通信用の主信号を前記信号発信元側へ送出する受信側回路部と、前記送信側回路部の前記発信元側に位置する入力端部および前記受信側回路部の前記発信元側に位置する出力端部にそれぞれ装備された主信号補正回路と、これら各構成要素の動作を制御する主制御部とを備えて成る光トランシーバにあって、
前記各主信号補正回路の前記信号発信元側に予め配設された一方の信号処理回路部、および各主信号補正回路の前記光通信網側に予め配設された他方の信号処理回路部には、予め別に設定された一方の電源回路と他方の電源回路とがそれぞれ個別に接続されており、
外部指令として前記主制御部に所定の動作モード設定指令が入力された場合に機能し当該外部指令が通常モードか否かを判定する通常モード判定処理機能、
前記動作モード設定指令が通常モードの場合に機能し前記他方の電源回路を通常動作状態に設定する全体電源供給処理機能、
前記動作モード設定指令が通常モードでない場合に機能し当該外部指令が待機モードか否かを判定する待機モード判定処理機能、
および前記動作モード設定指令が待機モードの場合に機能し前記他方の電源回路を停止状態に設定制御する電源回路一部停止制御処理機能を設け、
これらを前記主制御部が備えているコンピュータに実現させるようにしたことを特徴とした光トランシーバ用電源供給制御プログラム。
【請求項９】
請求項８に記載の光トランシーバ用電源供給制御プログラムにおいて、
前記動作モード設定指令が待機モードでない場合に機能し当該動作モード設定指令が電源オフモードか否かを判定する電源オフモード判定処理機能、
および前記動作モード設定指令が電源オフモードの場合に前記一方および他方の電源回路全体を停止状態に設定制御する装置電源停止制御処理機能を備える構成としたことを特徴とする光トランシーバ用電源供給制御プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光通信網に光ファイバを介して接続する光トランシーバ、その電源供給制御方法およびそのプログラムに係り、とくに、ホスト側ネットワーク装置に接続され、そのホスト側ネットワーク装置と他の通信機器とを光通信網を介して情報の送受信を行う光トランシーバ、その電源供給制御方法およびその制御プログラムに関する。
【背景技術】
【０００２】
近年、ホスト側ネットワーク装置から光通信網を介して他の通信機器と情報の送受信を行う光通信システムが普及している。このようなシステムでは、ホスト側ネットワーク装置は光トランシーバに接続して光通信網にアクセスし、光通信網に接続された他の通信機器と情報の送受信を行う。
【０００３】
光トランシーバは、ホスト側ネットワーク装置から出力される送信データを入力し、この送信データを光ファイバで伝送するための光信号に変換して光通信網へ送信するとともに、光通信網を介して伝送される光信号を受信し、受信した受信データを電気信号に変換してホスト側ネットワーク装置へ出力する送受信機能を有する光通信装置である。大容量データを送受信するために、光トランシーバは高速化および小型化が要求され、これに対応するために複数の光トランシーバを実装する構成とすることができる。また、光トランシーバ内部の消費電力をより低減化することが求められている。
【０００４】
このような従来技術を構成する光モジュールとして、たとえば、特許文献１に記載の光モジュールでは、送信データがないときには増幅回路２と発光素子モジュール３との電源をオフにし（その公報段落００１７参照）、受信データがないときにはブロック１０の電源をオフにするものであった（その公報段落００２３ないし段落００２５参照）。
【０００５】
また、通常動作モードの他に、パワーダウンモードとシャットダウンモードとを備える光送受信モジュールが特許文献２に開示されている。この光送受信モジュールは、パワーダウンモードでは、CDR (Clock Data Recovery)回路などへの電源供給をパワーダウン制御信号に応じて全チャンネル一括で遮断する構成であった。また、この光送受信モジュールは、シャットダウンモードでは、一部または全部のTOSAの光出力を停止するために、TOSAへの電源供給をシャットダウン制御信号に応じてチャンネルごとに遮断する構成であった（その公報段落００１４および段落００２７参照）。
【０００６】
また、光信号が入力している通信時には全回路に給電し、光信号が無入力である無通信時には前置増幅回路のみに給電して、前置増幅回路以降の回路の電源を遮断する特許文献３に記載の光受信回路があった（その公報段落００１４参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−１０８９６３号公報
【特許文献２】特開２００９−０７１３４５号公報
【特許文献３】特開平０５−２５１９４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
光トランシーバを複数実装して光通信装置を構成する場合にも低消費電力化が求められる。光トランシーバを備える光通信装置では、多くの場合、通信中の光トランシーバとは別に予備の光トランシーバを備えて冗長的構成が採用されている。この場合、通信中の光トランシーバがたとえば故障するなどの際に、予備の光トランシーバを使用するように待機モードから通常動作モードに切り替えて、その予備の光トランシーバを通常動作を行う通常動作モードとすることが考えられる。
【０００９】
しかしながら、光トランシーバは、待機モードから通常動作モードへの切り替えを考慮して、ホスト側ネットワーク装置に接続されて情報のやりとりを行う主信号ラインの機能を動作状態に維持している必要がある。したがって、光トランシーバをそのまま待機モードにして動作を停止しておくことができないという問題があった。このため、従来の待機モード時において光トランシーバの消費電力を低減することが困難であった。
【００１０】
〔発明の目的〕
本発明は、このような従来の課題を解決するために、待機モード時における消費電力を低減することのできる光トランシーバ、その電源供給制御方法およびその制御プログラムを提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、本発明に係る光トランシーバは、信号発信元から入力される通信用の主信号を光通信網側へ送出する送信側回路部と、光通信網側から送り込まれる通信用の主信号を信号発信元側へ送出する受信側回路部と、送信側回路部の発信元側に位置する入力端部および受信側回路部の発信元側に位置する出力端部にそれぞれ装備された主信号補正回路とを備えた光トランシーバにおいて、入力端部に装備された主信号補正回路と出力端部に装備された主信号補正回路とは、それぞれ、信号発信元側に装備された一方の信号処理回路部と光通信網側に装備された他方の信号処理回路部とを有し、一方および他方の信号処理回路部には、予め設定された一方の電源回路と他方の電源回路とをそれぞれ個別に接続し、一方および他方の主信号補正回路のそれぞれの他方の信号処理回路部に接続された他方の電源回路のオン・オフ動作を外部指令に基づいて制御する主制御部を設けたことを特徴とする。
【００１２】
また、上記課題を解決するために、本発明に係る光トランシーバ用電源供給制御方法は、信号発信元から入力される通信用の主信号を光通信網側へ送出する送信側回路部と、光通信網側から送り込まれる通信用の主信号を信号発信元側へ送出する受信側回路部と、送信側回路部の発信元側に位置する入力端部および受信側回路部の発信元側に位置する出力端部にそれぞれ装備された主信号補正回路と、これら各構成要素の動作を制御する主制御部とを備えて成る光トランシーバにあって、各主信号補正回路の信号発信元側に予め配設された一方の信号処理回路部、および各主信号補正回路の光通信網側に予め配設された他方の信号処理回路部には、予め別に設定された一方の電源回路と他方の電源回路とがそれぞれ個別に接続されており、外部指令として主制御部に所定の動作モード設定指令が入力された場合に機能し当該外部指令が通常モードか否かを判定し、動作モード設定指令が通常モードの場合に機能し他方の電源回路を通常動作状態に設定し、動作モード設定指令が通常モードでない場合に機能し当該外部指令が待機モードか否かを判定し、動作モード設定指令が待機モードの場合に機能し他方の電源回路を停止状態に設定制御するようにしたことを特徴とする。
【００１３】
また、上記課題を解決するために、本発明に係る光トランシーバ用電源供給制御プログラムは、信号発信元から入力される通信用の主信号を光通信網側へ送出する送信側回路部と、光通信網側から送り込まれる通信用の主信号を信号発信元側へ送出する受信側回路部と、送信側回路部の発信元側に位置する入力端部および受信側回路部の発信元側に位置する出力端部にそれぞれ装備された主信号補正回路と、これら各構成要素の動作を制御する主制御部とを備えて成る光トランシーバにあって、各主信号補正回路の信号発信元側に予め配設された一方の信号処理回路部、および各主信号補正回路の光通信網側に予め配設された他方の信号処理回路部には、予め別に設定された一方の電源回路と他方の電源回路とがそれぞれ個別に接続されており、外部指令として主制御部に所定の動作モード設定指令が入力された場合に機能し当該外部指令が通常モードか否かを判定する通常モード判定処理機能、動作モード設定指令が通常モードの場合に機能し他方の電源回路を通常動作状態に設定する全体電源供給処理機能、動作モード設定指令が通常モードでない場合に機能し当該外部指令が待機モードか否かを判定する待機モード判定処理機能、および動作モード設定指令が待機モードの場合に機能し他方の電源回路を停止状態に設定制御する電源回路一部停止制御処理機能を設け、これらを主制御部が備えているコンピュータに実現させるようにしたことを特徴とする。
【発明の効果】
【００１４】
本発明は以上のように構成したので、一方の信号処理回路部に電源を供給して動作させている状態にて、他方の信号処理回路部を動作停止状態に制御することができ、これにより、待機モード中に消費される電力を大幅に削減するという優れた光トランシーバ、その電源供給制御方法およびその制御プログラムを提供することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１の実施形態における光トランシーバの構成例を示すブロック図である。
【図２】第１の実施形態における光トランシーバがホスト側ネットワーク装置と光通信網とに接続される状態を示すブロック図である。
【図３】送信側の電源スイッチング回路の構成例を示す回路図である。
【図４】受信側の電源スイッチング回路の構成例を示す回路図である。
【図５】送信側主信号補正回路の構成と接続とを示すブロック図である。
【図６】受信側主信号補正回路の構成と接続とを示すブロック図である。
【図７】第１の実施の形態における光トランシーバの動作を示すフローチャートである。
【図８】第１の実施形態における光トランシーバの動作を示すタイミングチャートである。
【図９】本発明の第２の実施形態における光トランシーバの構成例を示すブロック図である。
【図１０】第２の実施形態における電源スイッチング回路の構成例を示す回路図である。
【図１１】複数の光トランシーバをホスト側ネットワーク装置に接続する状態を示すブロック図である。
【発明を実施するための形態】
【００１６】
以下、本発明に係る光トランシーバ、その電源供給制御方法およびその制御プログラムの第１の実施形態を図１ないし図８を参照して説明する。
【００１７】
〔第１の実施形態〕
図２を参照すると同図には、ホスト側ネットワーク装置１０から接続線ＡおよびＢと、接続線ＣおよびDとを介して光トランシーバ２０が接続され、光トランシーバ２０から光ファイバＥおよびＦを介して光通信網３０と接続する光通信システム３２が示されている。光通信網３０にはホスト側ネットワーク装置１０と通信可能な他の装置として、たとえば通信機器４０および４２がそれぞれ光ファイバGおよびHを介して接続される。なお接続線ＡないしＤは、電気信号を伝達するための電線などの他に、たとえば、着脱可能に接続するための接続コネクタおよび接続端子などを含む。また、光ファイバGおよびHは、光ファイバを着脱可能に接続するための光コネクタなどを含む。
【００１８】
本実施形態における光トランシーバ２０は、情報を10 [Gbps]の速度にて高速伝送する10ギガビット・イーサネット（登録商標）着脱モジュールの標準規格XFP (10GbE(X) Form-factor Pluggable)に準拠する光トランシーバ、すなわち光モジュールである。本発明はXFPに限らず、他の標準規格に準拠する構成でもよい。
【００１９】
光トランシーバ２０は、信号発信元であるホスト側ネットワーク装置１０から出力される通信用の主信号を光信号に変換して光通信網３０に出力するとともに、光通信網３０から伝送される光信号を電気信号である主信号に変換して、この通信用の主信号をホスト側ネットワーク装置１０へ出力する送受信機能を有している。光トランシーバ２０はさらに、ホスト側ネットワーク装置１０から出力される制御情報に含まれる制御命令（外部指令）を受けて、通常動作を行う通常モードと一部機能の動作を停止させる待機モードとを切り替えて設定する動作モード設定指令機能を有している。
【００２０】
本実施形態における光トランシーバ２０の構成例を図１に示す。図示するようにホスト側ネットワーク装置１０に接続される接続線Ａは、送信側回路部の入力端部に装備された送信側主信号補正回路５０に接続されている。この送信側主信号補正回路５０は、入力信号を整形して歪みを除去する波形整形機能(reshaping)と、入力信号を正しいタイミングで送出するタイミング再生機能(Retiming)と、信号を識別する識別再生機能(Regenerating)とを有し、主信号を補正するアイオープナー(EYE-OPENER)回路である。これら３つの機能のそれぞれ英語の頭文字を取って３R機能と称している。この送信側主信号補正回路５０は集積(IC)化されており、入力信号を補正するための複数の回路部を含み、各回路部に個別の電源入力端子を有する。また、この送信側主信号補正回路５０は、通常モードと待機モードとのそれぞれに応じた電源供給を受けて動作し、とくに待機モード時において、回路部に対する選択的な電源供給を受けて低消費電力がなされる構成となっている。
【００２１】
さらに、この送信側主信号補正回路５０は、ホスト側ネットワーク装置１０（図２）側から出力される主信号が接続線Ａを介して入力される最前段に配置された最前段回路５４（一方の信号処理回路部）と、最前段回路５４の後段に接続線Jを介して接続される後段回路５６（他方の信号処理回路部）とを含む。最前段回路５４には、電源供給回路５２から直接電源供給を受ける接続線Iが接続される。最前段回路５４は、この電源供給回路５２から電源供給を受けて動作する。また、後段回路５６には、接続線Ｋを介して電源スイッチング回路５８が接続される。さらに、この後段回路５６は、この電源スイッチング回路５８から電源供給を受けて動作する。これら最前段回路５４および後段回路５６の詳細構成については後述する。
【００２２】
後段回路５６の出力は上記送信側主信号補正回路５０の出力を構成し、接続線Ｌを介して送信側光素子回路６０に接続されている。送信側光素子回路６０は、送信側主信号補正回路５０にて補正された主信号を光信号に変換する半導体レーザダイオードと光変調器とを有している。送信側光素子回路６０は、光出力制御回路６２から接続線を介して供給される制御信号に応じた出力レベルの光信号に主信号を変換する。送信側光素子回路６０は変換した光信号を光ファイバＥを介して光通信網３０に送信する。光出力制御回路６２は、接続線を介して制御回路６４に接続され、制御回路６４の制御を受けて送信側光素子回路６０が生成する光信号の出力レベルを制御する。このように、これら送信側主信号補正回路５０、送信側光素子回路６０および光出力制御回路６２は光トランシーバ２０の送信側回路部を構成している。
【００２３】
光通信網３０から光ファイバＦを介して受信側光素子回路６６が接続され、受信側光素子回路６６は、入力される光信号を電気信号に変換し、変換した電気信号を接続線Ｍを介して受信側回路部の出力端部に装備された受信側主信号補正回路６８に出力する。
【００２４】
上記受信側主信号補正回路６８は、送信側主信号補正回路５０と同様の機能構成（３R機能）を有し、受信側光素子回路６６とともに受信側回路部を構成している。また、受信側主信号補正回路６８は、各部のそれぞれに専用の電源入力端子を有し、通常モードと待機モードとのそれぞれに応じた電源供給を受けて動作する。しかし、受信側主信号補正回路６８の内部回路における電源供給に関係する構成については、上述した送信側主信号補正回路５０とは異なる。
【００２５】
この受信側主信号補正回路６８は、接続線Ｍを介して入力される主信号を補正して、ホスト側ネットワーク装置１０が接続された接続線Ｂに出力するアイオープナー回路である。この受信側主信号補正回路６８は、電源供給回路５２から直接電源供給を受けるための接続線Ｉが接続され、出力側の最後段に配置された最後段回路７０（一方の信号処理回路部）と、最後段回路７０の前段に接続線Nを介して接続される前段回路７２（他方の信号処理回路部）とを含む。前段回路７２は、接続線Ｐを介して電源スイッチング回路７４に接続され、電源スイッチング回路７４から供給される電源を受けて動作する。これら最後段回路７０および前段回路７２の詳細構成については後述する。
【００２６】
電源スイッチング回路５８および７４は、制御回路６４の制御を受けて、送信側主信号補正回路５０および受信側主信号補正回路６８への電源供給を切り替える電源切替機能を有している。電源スイッチング回路５８および７４は、通常モード時には、電源供給回路５２から供給される電源を制御回路６４の制御に応じてそれぞれ接続線ＫおよびＰを介して送信側主信号補正回路５０および受信側主信号補正回路６８に供給する。また、待機モード時には、電源スイッチング回路５８および７４は、送信側主信号補正回路５０および受信側主信号補正回路６８への電源供給を制御回路６４の制御に応じて停止する（他方の電源回路）。
【００２７】
電源供給回路５２は、接続線Ｉを介して光トランシーバ２０内の各部に直接接続されて、送信側主信号補正回路５０および受信側主信号補正回路６８と、送信側光素子回路６０と、光出力制御回路６２と、受信側光素子回路６６と、電源スイッチング回路５８および７４と、制御回路６４との各部に必要な電源を直接供給する（一方の電源回路）。電源供給回路５２は、後述する制御回路６４が電源オフモードを設定すると、各部に供給する電源をオフにする機能を有している。電源供給回路５２へ供給される元の電源は、図示はしていないがホスト側ネットワーク装置１０から供給されるとよい。
【００２８】
制御回路６４は、回路全体の動作をホスト側ネットワーク装置１０から接続線Ｃを介して送られる制御情報に含まれる制御命令等の外部指令、もしくはオペレータの指示命令等による外部指令に基づいて制御する主制御部である。とくに制御回路６４は、送信側主信号補正回路５０および受信側主信号補正回路６８をそれぞれ通常動作させる通常モードと、これら主信号補正回路５０および６８の内部を部分的に動作停止して、低消費電力動作をさせる待機モードとのいずれかの動作モードを、上記制御命令もしくは外部指令に従って設定し、通常モードと待機モードとを切り替える制御信号を接続線ＰおよびQを介して電源スイッチング回路５８および７４に出力する。さらに制御回路６４は、電源供給回路５２に対して、回路全体の電源供給を制御する全体電源制御機能を有している。この電源供給回路５２は、この制御回路６４の制御を受けて、接続線Ｉを介して電源供給を行い、制御回路６４の電源オフモード制御を受けると各部に対する電源の供給遮断を行う。制御回路６４は、ホスト側ネットワーク装置１０に対する応答を接続線Ｄに出力する。制御回路６４は、これら制御を実行するためのコンピュータ・プログラムをメモリに格納し、このプログラムを実行するコンピュータとして、CPU (Central Processing Unit)およびコンピュータ周辺回路などを含む。
【００２９】
ここで電源スイッチング回路５８の構成例を図３を参照して説明する。図示するように電源スイッチング回路５８は、制御回路６４から出力される制御信号をバッファ７６にて保持し、バッファ７６の出力をスイッチングＦＥＴ (Field Effect Transistor)７８のゲート（G）に入力して動作点を設定する構成である。スイッチングＦＥＴ７８のドレイン（D）は電源供給回路５２の出力に接続線Ｉを介して接続され、ソース（S）は３つの接続線Ｋｂ、ＫｃおよびＫｄに分岐されてそれぞれが送信側主信号補正回路５０に接続される。
【００３０】
本実施形態におけるスイッチングＦＥＴ７８は、ソース−ゲート間電圧に応じてオンまたはオフし、ソース−ドレイン間を導通状態または遮断状態とするＮ型電界効果トランジスタが適用されている。本実施形態では、通常モードにおいてバッファ７６からローレベル"0"の制御信号がスイッチングＦＥＴ７８のゲートに入力されるとオン状態となり、待機モードではバッファ７６からハイレベル"1"の制御信号がそのゲートに入力されてオフ状態となる。このような構成により、通常モードおよび待機モードに応じて送信側主信号補正回路５０への電源供給が接続線Ｋを介して制御することができる。
【００３１】
次に電源スイッチング回路７４の構成例を図４を参照して説明する。電源スイッチング回路７４は、図３に示した電源スイッチング回路５８と同様の構成でよい。つまり、電源スイッチング回路７４は、図４に示すように、制御回路６４から出力される制御信号をバッファ８０にて保持し、バッファ８０の出力をスイッチングＦＥＴ (Field Effect Transistor)８２のゲート（Ｇ）に入力して動作点を設定する構成である。スイッチングＦＥＴ８２のドレイン（D）は電源供給回路５２の出力に接続線Ｉを介して接続され、ソース（S）は３つの接続線Ｐａ、ＰｂおよびＰｃに分岐されてそれぞれが受信側主信号補正回路６８に接続される。
【００３２】
スイッチングＦＥＴ８２は、スイッチングＦＥＴ７８と同様に、Ｎ型電界効果トランジスタが適用され、通常モードではスイッチングＦＥＴ８２はオン状態となり、待機モードではスイッチングＦＥＴ８２がオフ状態となる。このような構成により、通常モードおよび待機モードに応じて受信側主信号補正回路６８への電源供給が接続線Ｐを介して制御することができる。
【００３３】
ここで図５を参照して、送信側主信号補正回路５０の内部構成例を説明する。図示するように送信側主信号補正回路５０は、主信号を処理するための複数段の回路部を含み、ホスト側ネットワーク装置１０から出力される主信号を接続線Ａを介して入力する最前段回路５４（一方の信号処理回路部）に、その主信号を増幅するリミッティングアンプ（LA）８４を備えている。リミッティングアンプ８４は、入力信号を差動増幅する演算増幅回路にて形成されて、最大信号レベルを予め設定したリミット電圧に制限して増幅し、増幅した主信号を出力する（信号増幅回路部）。リミッティングアンプ８４は、送信側回路のうち、主信号発信元側であるホスト側ネットワーク装置１０に接続される初段回路である。また、リミッティングアンプ８４は、電源供給回路５２からの電源供給を接続線Ｉを介して直接受ける電源入力を有し、この電源入力に印加される電源を受けて駆動される。リミッティングアンプ８４の出力は、最前段回路５４の出力を構成し、接続線Ｊを介して後段回路５６（他方の信号処理回路部）に接続されている。
【００３４】
後段回路５６において接続線Ｓは分岐されて、一方は位相検出回路８６に接続され、他方はD型フリップフロップ回路（D-FF）８８に接続されている。位相検出回路８６は、リミッティングアンプ８４にて増幅された主信号の位相を検出し、位相差に応じた位相差信号をループフィルタ９０に出力する。位相検出回路８６は、電源スイッチング回路５８（図１、図３）から供給される電源を接続線Ｋｂを介して受ける電源入力を有し、この電源入力に印加される電源を受けて駆動される。
【００３５】
ループフィルタ９０は、入力される位相差信号から交流分を除去した信号を制御電圧として電圧制御型発振回路９２に供給するローパスフィルタである。
【００３６】
電圧制御型発振回路９２は、ループフィルタ９０から与えられる制御電圧に応じて周波数を可変とした発振信号を生成する発振回路である。これら位相検出回路８６、ループフィルタ９０および電圧制御型発振回路９２を用いて、リミッティングアンプ８４にて増幅された主信号からクロック抽出を行う。電圧制御型発振回路９２の出力はD型フリップフロップ回路（D-FF）８８のクロック（CLK）入力に接続されている。電圧制御型発振回路９２は、電源スイッチング回路５８から供給される電源を接続線Ｋｃを介して受ける電源入力を有し、この電源入力に印加される電源を受けて駆動される。
【００３７】
D型フリップフロップ回路（D-FF）８８は、リミッティングアンプ８４の出力に接続線Ｊを介して接続され、増幅された主信号を一時保持し、クロック（CLK）入力に応じたタイミングにて主信号を遅延出力する遅延回路である。D型フリップフロップ回路（D-FF）８８の出力はバッファアンプ９４に接続されている。
【００３８】
バッファアンプ９４は、D型フリップフロップ回路８８の出力信号を入力して増幅する増幅回路である。本実施形態におけるバッファアンプ９４には２つの増幅器が備えられて、入力した主信号を増幅してそれぞれの出力に出力する。バッファアンプ９４の出力は、後段回路５６の出力を構成するとともに送信側主信号補正回路５０の出力を構成している。送信側主信号補正回路５０にて補正された主信号は接続線Ｌを介して送信側光素子回路６０（図１）に入力される。また、バッファアンプ９４は、電源スイッチング回路５８から供給される電源を接続線Ｋｄを介して受ける電源入力を有し、この電源入力に印加される電源を受けて駆動される。
【００３９】
このように送信側主信号補正回路５０は、ホスト側ネットワーク装置１０に直接接続されたリミッティングアンプ８４に対して、通常モード時および待機モード時に共通して電源供給回路５２から電源が供給される構成である。また、送信側主信号補正回路５０は、ホスト側ネットワーク装置１０に直接には接続されていない後段回路５６内の位相検出回路８６と、電圧制御型発振回路９２と、バッファアンプ９４とに対しては、通常モード時と待機モード時とでは異なる電源供給を電源スイッチング回路５８（図１）を介して受ける。送信側主信号補正回路５０は、待機モード時にこれら選択される回路に対する電源供給が遮断されて、低消費電力動作となる。このように、送信側主信号補正回路５０が通常モードと待機モードとに対応するために、２系統の電源供給経路が用意されている。
【００４０】
次に受信側主信号補正回路６８の内部構成例を図６に示す。図示するように受信側主信号補正回路６８は、前段回路７２内にリミッティングアンプ（LA）１００と、位相検出回路１０４と、ループフィルタ１０８と、電圧制御型発振回路１１２と、D型フリップフロップ回路（D-FF）１１６とを備え、最後段回路７０にバッファアンプ１２０を備えている。これらリミッティングアンプ１００、位相検出回路１０４、ループフィルタ１０８、電圧制御型発振回路１１２、D型フリップフロップ回路（D-FF）１１６およびバッファアンプ１２０は、それぞれ、図５に示した送信側主信号補正回路５０の同一名称の各構成と同様の構成でよいのでその詳細説明を省略する。しかし、最後段回路７０および前段回路７２に対する電源供給については受信側主信号補正回路６８と送信側主信号補正回路５０とは異なるので主に異なる点について説明する。
【００４１】
まず、受信側主信号補正回路６８のリミッティングアンプ１００は、光通信網３０側から伝送される光信号を電気信号に変換した主信号を入力して増幅する回路である。リミッティングアンプ１００は、電源スイッチング回路７４に接続線Ｐａを介して接続されて電源供給を受ける電源入力を有し、この電源入力に印加される電源を受けて駆動される。リミッティングアンプ１００の出力は接続線Ｔを介して位相検出回路１０４に接続され、位相検出回路１０４は電源スイッチング回路７４に接続線Ｐｂを介して接続されて電源供給を受ける電源入力を有し、この電源入力に印加される電源を受けて駆動される。
【００４２】
位相検出回路１０４の出力はループフィルタ１０８に接続され、ループフィルタ１０８の出力は電圧制御型発振回路１１２に接続されている。電圧制御型発振回路１１２は、電源スイッチング回路７４に接続線Ｐｃを介して接続されて電源供給を受ける電源入力を有し、この電源入力に印加される電源を受けて駆動される。電圧制御型発振回路１１２の出力はD型フリップフロップ回路（D-FF）１１６のクロック（CLK）入力に接続されている。
【００４３】
D型フリップフロップ回路（D-FF）１１６は、リミッティングアンプ１００の出力に接続線Ｔを介して接続され、増幅された主信号をクロック（CLK）入力に応じたタイミングにて遅延して出力する。D型フリップフロップ回路１１６の出力は前段回路７２（一方の信号処理回路部）の出力を構成し、接続線Ｎを介して最後段回路７０（一方の信号処理回路部）に配置されたバッファアンプ１２０に接続されている。
【００４４】
最後段回路７０内のバッファアンプ１２０は、受信側主信号補正回路６８の各機能部における最終段に配置された回路であり（信号増幅回路部）、その出力が接続線Ｂを介してホスト側ネットワーク装置１４（図２）に接続される。このバッファアンプ１２０は、電源供給回路５２に接続線Ｉを介して接続されて、電源供給回路５２から直接電源が供給される電源入力を有し、この電源入力に印加される電源を受けて駆動される。
【００４５】
このように、受信側主信号補正回路６８は、ホスト側ネットワーク装置１０に接続された最後段のバッファアンプ１２０に対して、通常モード時および待機モード時に共通して電源供給回路５２から電源を供給する構成である。また、受信側主信号補正回路６８は、ホスト側ネットワーク装置１０に直接接続されていない前段のリミッティングアンプ１００と、位相検出回路１０４と、電圧制御型発振回路１１２とに対しては、通常モード時と待機モード時とでは異なる電源供給を電源スイッチング回路７４（図１）を介して行う。受信側主信号補正回路６８は、待機モード時にこれら選択される回路に対する電源供給が遮断されて、低消費電力動作となる。このように受信側主信号補正回路６８が通常モードと待機モードとに対応するために、２系統の電源供給経路が用意されている。
【００４６】
また、ホスト側ネットワーク装置１０から出力された主信号を光信号に変換して光通信網３０へ送信する場合に、送信側主信号補正回路５０では、最前段回路５４を通常モードおよび待機モードの各動作モードにおいて動作状態とし、最前段よりも後に配置された後段回路５６に対しては待機モード時に電源供給を遮断して動作を停止させるようにしている。さらに、光通信網３０から伝送された光信号を電気信号の主信号に変換し、主信号補正してホスト側ネットワーク装置１０に送信する場合に、受信側主信号補正回路６８では、最終段回路７０を各動作モードにおいて動作状態とし、最終段よりも前に配置された前段回路７２に対しては待機モード時に電源供給を遮断して動作を停止させ、通常モード時に電源供給を行うようにしている。
【００４７】
このような構成により第１の実施形態では、待機モード時における低消費電力化が実現される。これとともにホスト側ネットワーク装置１０からは、待機モード中の光トランシーバ２０が正常に動作している状態であることが検出される。
【００４８】
以上のような構成で、光トランシーバ２０の電源供給動作を図７に示すフローチャートと、図８に示すタイミングチャートとを参照して説明する。
【００４９】
まず、時間ｔ１において、ホスト側ネットワーク装置１０から光トランシーバ２０に対して電源供給を受けて電源が投入（オン）されると、電源供給回路５２（図１）が各部に接続線Ｉを介して電源を供給する（図７：ステップＳ７００）。このとき、とくに送信用主信号補正回路５０内最前段回路５４のリミッティングアンプ８４（図５）動作用の電源と、受信用主信号補正回路６８内最後段回路７０のバッファアンプ１２０（図６）動作用の電源とが、電源供給回路５２から接続線Ｉを介してそれぞれ供給されて、これらの回路が動作状態となる。
【００５０】
次に、通常モードが設定されているか否かが制御回路６４にて判定される（図７：ステップＳ７０１／通常モード判定工程）。
【００５１】
ここで通常モードが設定されていると制御回路６４が判定すると、送信側主信号補正回路５０内後段回路５６の位相検出回路８６と、電圧制御型発振回路９２と、バッファアンプ９４とに対して、電源スイッチング回路５８が、それぞれ接続線Ｋｂ、ＫｃおよびＫｄを介して電源供給を開始して、これらの回路が動作状態となる。また、前段回路７２内のリミッティングアンプ１００と、位相検出回路１０４と、電圧制御型発振回路１１２とに対しては、電源スイッチング回路７４が電源供給を開始して、これらの回路が動作状態となる（図７：ステップＳ７０２／全体電源供給制御工程）。こうして送信側主信号補正回路５０および受信側主信号補正回路６８の回路全体に対し電源供給が行われると、送信側主信号補正回路５０および受信側主信号補正回路６８の全体の動作が始まり、それぞれ接続線ＡおよびＰから入力される主信号が補正される。
【００５２】
通常モードが設定されていることが制御回路６４にて判定されなかった場合には、次に、待機モードが設定されているか否かが制御回路６４にて判定される（図７：ステップＳ７０３／待機モード判定工程）。ここで時間ｔ２において、ホスト側ネットワーク装置１０が通常モードから待機モードに切り替える制御命令が制御回路６４に与えられると、待機モードが設定されたことが制御回路６４にて判定される。待機モードの設定が判定されると、制御回路６４の制御を受けた電源スイッチング回路５８が、後段回路５６内の位相検出回路８６と、電圧制御型発振回路９２と、バッファアンプ９４とに供給している電源をそれぞれ遮断して、それぞれの回路が動作停止となる（図７：ステップＳ７０４／電源回路一部停止制御工程）。しかし、リミッティングアンプ８４への電源は通常モード時と同様に電源供給回路５２が供給し続けているので、送信側主信号補正回路５０の入力側接続線Ａの電位は、たとえばホスト側ネットワーク装置１０の出力レベルに応じた電圧に保持され、ホスト側ネットワーク装置１０はこの電圧を検出することができる。
【００５３】
また、この待機モードの設定が制御回路６４にて判定されると、制御回路６４の制御を受けた電源スイッチング回路７４が、前段回路７２内のリミッティングアンプ１００と、位相検出回路１０４と、電圧制御型発振回路１１２とに対する電源供給をそれぞれ遮断して、それぞれの回路が動作停止となる（図７：ステップＳ７０４／電源回路一部停止制御工程）。しかし、出力バッファであるバッファアンプ１２０への電源は通常モード時と同様に供給され続けているので、出力側の接続線Ｂの電位は、信号出力がないレベル、たとえば出力０状態を表す所定の信号レベルに保持される。この信号レベルは、ホスト側ネットワーク装置１０が検出することができる。
【００５４】
こうして、待機モードにおける電源供給遮断がなされると、次に、電源オフモードが設定されたか否かを制御回路６４が判定する（図７：ステップＳ７０５／電源オフモード判定工程）。また、上述の待機モードが設定されていないと判定された場合（ステップＳ７０３）も同様に、電源オフモードが設定されたか否かが制御回路６４にて判定される（図７：ステップＳ７０５／電源オフモード判定工程）。
【００５５】
電源オフモードが設定されたことを制御回路６４が判定すると、制御回路６４が、電源供給回路５２と、電源スイッチング回路５８および６８との全体を動作停止状態に設定制御して、一連の処理が終了する（図７：ステップＳ７０６／装置電源停止制御工程）。また、電源オフモードが設定されたことが制御回路６４にて判定されなかった場合には、通常モードが設定されているか否かの判定処理に戻る（図７：ステップＳ７０１）。ここで、通常モードが設定されていることが制御回路６４にて判定されると、上述した通常モード時の電源供給状態となって、送信側主信号補正回路５０および受信側主信号補正回路６８全体が動作状態となる（図７：ステップＳ７０２）。
【００５６】
（第１の実施形態の効果）
以上のように、第１の実施形態の光トランシーバ２０によれば、機能ブロックごとに分けられた電源入力端子への給電を制御し、待機モード時に送信側主信号補正回路５０および受信側主信号補正回路６８内の一部回路部を動作停止状態とすることにより、待機モード中に消費される電力を削減することができる。このとき、送信側最前段の最前段回路５４に配置されたリミッティングアンプ８４と、受信側最後段の最後段回路７０に配置されたバッファアンプ１２０とはそれぞれ電源供給回路５２から直接給電されて、ホスト側ネットワーク装置１０に接続した状態でそれぞれへの電源供給が維持されている。したがって、ホスト側ネットワーク装置１０は、光トランシーバ２０内の送信側主信号補正回路５０および受信側主信号補正回路６８が制御回路６４とともに継続して動作しているように検出することができる。すなわち待機モードに切り替えても、主信号ラインの入出力機能は動作状態を維持することができ、この入出力機能を除く他の機能について、動作を停止させて電力消費を低減することができる。
【００５７】
また、待機モードが解除されて通常モードに切り替わると、送信側主信号補正回路５０および受信側主信号補正回路６８への電源が電源スイッチング回路５８および７４を介して投入される。このとき、動作が開始するまでの時間は、約10 [msec]と非常に短い時間であるので、主信号への影響がなく、光トランシーバ２０の復帰動作完了時間を十分に満足する。
【００５８】
また、本実施形態における構成例では、光トランシーバ２０の消費電力を待機モード時では通常モード時よりも約400[mW]削減することが可能となる。この場合、たとえば、伝送速度が10[Gbps]の光トランシーバであるXFPでは、待機モード時に規定されている1.5[W]の消費電力から約25パーセントもの大幅に電力を削減する効果がある。
【００５９】
〔第２の実施形態〕
（電源スイッチング回路の他の構成例）
次に、本発明の第２の実施形態について、図９および図１０を参照して説明する。図９を参照すると、本発明が適用された光トランシーバの他の構成例が示されている。同図を参照すると、各送信側主信号補正回路５０および受信側主信号補正回路６８への電源供給を１つの電源スイッチング回路９００を用いて行う光トランシーバ９０２が示されている。また、同図において、図１に示した構成と同様の構成には同じ参照符号を付すものとする。また、光トランシーバ９０２のホスト側ネットワーク装置１０と光通信網３０との接続は図２に示した接続例と同様の接続でよい。
【００６０】
図９に示すように本実施形態における電源スイッチング回路９００は、通常モード時には、電源供給回路５２から接続線Ｉを介して供給される電源を接続線ＫおよびＰを介して送信側主信号補正回路５０および受信側主信号補正回路６８に制御回路６４の制御に応じて供給する。また、待機モード時には電源スイッチング回路９００は、送信側主信号補正回路５０および受信側主信号補正回路６８への電源供給を遮断して供給停止する。
【００６１】
次に図１０を参照すると、電源スイッチング回路９００の構成例が示されている。電源スイッチング回路９００は、制御回路６４（図１）から出力される制御信号を接続線Ｑを介して入力し、これをバッファ９０４にて保持し、バッファ９０４の出力をスイッチングＦＥＴ９０６のゲート（Ｇ）に入力して動作点を設定する。スイッチングＦＥＴ９０６のドレインは電源供給回路５２の出力に接続線Ｉを介して接続され、ソース側Ｕは複数に分岐されて、一方は接続線Ｋｂ、ＫｃおよびＫｄを介して送信側主信号補正回路５０に接続され、他方は接続線Ｐａ、ＰｂおよびＰｃを介して受信側主信号補正回路６８に接続されている。
【００６２】
スイッチングＦＥＴ９０６は、通常モードではオン状態となり、待機モードではオフ状態となる。このような構成により、通常モードおよび待機モードに応じて送信側主信号補正回路５０および受信側主信号補正回路６８への電源供給をともに制御することができる。
【００６３】
本第２の実施の形態における光トランシーバ９０２の動作は、１つの電源スイッチング回路９００が、送信側主信号補正回路５０および受信側主信号補正回路６８に対し電源供給制御を行う点を除いて、図１に示した光トランシーバ２０の動作と同様の動作でよい。
【００６４】
その他の構成およびその動作は、前述した第１の実施形態と同一となっている。
【００６５】
（第２の実施形態の効果）
第２の実施形態の光トランシーバ９０２によれば、第１の実施形態と同様の効果があるとともに回路構成を簡略化することができる。
【００６６】
ここで、上記第１および第２の実施形態では、図２に示したように１つの光トランシーバ２０がホスト側ネットワーク装置１０に接続される接続例を説明したが、これに限らず、たとえば図１１に示すように、複数の光トランシーバ２０をホスト側ネットワーク装置１０と光通信網３０に接続する通信システム１０００とするとよい。この場合、それぞれの光トランシーバ２０は、たとえばホスト側ネットワーク装置１０の制御を受けて、通常モードと待機モードとを個別に設定されるとよく、この場合、一部の光トランシーバ２０を接続した状態にて待機モードに設定しておき、予備の光トランシーバ２０とすることができる。いずれかの光トランシーバ２０がたとえば故障した際には、その光トランシーバ２０を待機モードに制御するとともに、予備の光トランシーバ２０を待機モードから通常モードに切り替えて起動し、光通信網３０との通信を継続させることができる。
【００６７】
また、上述した第１および第２の実施形態では、送信側主信号補正回路５０および受信側主信号補正回路６８の内部回路に対して選択的な電源供給と、電源遮断とを実行したが、本発明はこれに限定されない。本発明は、送信側主信号補正回路５０および受信側主信号補正回路６８の内部回路に対して電源供給を完全に遮断すること以外に、たとえば印加電圧や供給電流を可変に制御し、印加電圧や供給電流を制限することで、動作を実質的に停止させることも可能である。本発明は、このような電源供給制御を行って待機モードとすることで、電力消費を低減させることを含むことができる。
【００６８】
ここで、上述した第１および第２の実施形態における動作にあって、上記各工程で実行される各実行内容をプログラム化し、そのプログラムをコンピュータに機能させるようにしてもよい。なお、この場合、本プログラムは、非一時的な記録媒体、たとえば、DVD（商標）、CD（商標）、フラッシュメモリなどに読み出し可能に記録されてもよい。その場合、本プログラムは、記録媒体からコンピュータによって読み出され、実行される。
【００６９】
上述した各実施形態については、その新規な技術内容をまとめると、以下のようになる。
なお、上記各実施形態の一部または全部は、新規な技術として以下のようにまとめられるが、本発明は必ずしもこれに限定されるものではない。
【００７０】
（付記１）信号発信元から入力される通信用の主信号を光通信網側へ送出する送信側回路部と、前記光通信網側から送り込まれる通信用の主信号を前記信号発信元側へ送出する受信側回路部と、前記送信側回路部の前記発信元側に位置する入力端部および前記受信側回路部の前記発信元側に位置する出力端部にそれぞれ装備された主信号補正回路とを備えた光トランシーバにおいて、
前記入力端部に装備された主信号補正回路と前記出力端部に装備された主信号補正回路とは、それぞれ、前記信号発信元側に装備された一方の信号処理回路部と前記光通信網側に装備された他方の信号処理回路部とを有し、
前記一方および他方の信号処理回路部には、予め設定された一方の電源回路と他方の電源回路とをそれぞれ個別に接続し、
前記一方および他方の主信号補正回路のそれぞれの前記他方の信号処理回路部に接続された前記他方の電源回路のオン・オフ動作を外部指令に基づいて制御する主制御部を設けたことを特徴とする光トランシーバ。
【００７１】
（付記２）付記１に記載の光トランシーバにおいて、
前記主制御部に、当該主制御部からの指令に基づいて作動し前記他方の電源回路のオン・オフ動作を設定する電源スイッチング回路部を併設したことを特徴とする光トランシーバ。
【００７２】
（付記３）付記２に記載の光トランシーバにおいて、
前記電源スイッチング回路部を、スイッチングＦＥＴと、当該スイッチングＦＥＴの動作点を設定するバッファとを備えて構成したことを特徴とする光トランシーバ。
【００７３】
（付記４）付記１または２に記載の光トランシーバにおいて、
前記主制御部は、外部から通常の動作モードが設定された場合に機能して前記他方の電源回路をオン状態に設定する電源オン設定機能と、外部から待機モードが設定された場合に機能して前記他方の電源回路をオフ状態に設定する電源オフ設定機能とを備えていることを特徴とする光トランシーバ。
【００７４】
（付記５）付記１に記載の光トランシーバにおいて、
前記入力端部に装備された主信号補正回路と前記出力端部に装備された主信号補正回路とのそれぞれの前記一方の信号処理回路を、前記主信号を増幅する信号増幅回路部をそれぞれ備えて構成したことを特徴とする光トランシーバ。
【００７５】
（付記６）信号発信元から入力される通信用の主信号を光通信網側へ送出する送信側回路部と、前記光通信網側から送り込まれる通信用の主信号を前記信号発信元側へ送出する受信側回路部と、前記送信側回路部の前記発信元側に位置する入力端部および前記受信側回路部の前記発信元側に位置する出力端部にそれぞれ装備された主信号補正回路と、これら各構成要素の動作を制御する主制御部とを備えて成る光トランシーバにあって、
前記各主信号補正回路の前記信号発信元側に予め配設された一方の信号処理回路部、および各主信号補正回路の前記光通信網側に予め配設された他方の信号処理回路部には、予め別に設定された一方の電源回路と他方の電源回路とがそれぞれ個別に接続されており、
外部指令として前記主制御部に所定の動作モード設定指令が入力された場合に機能し当該外部指令が通常モードか否かを判定し（通常モード判定工程）、
前記動作モード設定指令が通常モードの場合に機能し前記他方の電源回路を通常動作状態に設定し（全体電源供給制御工程）、
前記動作モード設定指令が通常モードでない場合に機能し当該外部指令が待機モードか否かを判定し（待機モード判定工程）、
前記動作モード設定指令が待機モードの場合に機能し前記他方の電源回路を停止状態に設定制御する（電源回路一部停止制御工程）ようにしたことを特徴とした光トランシーバ用電源供給制御方法。
【００７６】
（付記７）付記６に記載の光トランシーバ用電源供給制御方法において、
前記動作モード設定指令が待機モードでない場合に機能し当該動作モード設定指令が電源オフモードであるか否かを判定し（電源オフモード判定工程）、
前記動作モード設定指令が電源オフモードの場合に機能し前記一方および他方の電源回路の全体を停止状態に設定制御する（装置電源停止制御工程）構成としたことを特徴とする光トランシーバ用電源供給制御方法。
【００７７】
（付記８）信号発信元から入力される通信用の主信号を光通信網側へ送出する送信側回路部と、前記光通信網側から送り込まれる通信用の主信号を前記信号発信元側へ送出する受信側回路部と、前記送信側回路部の前記発信元側に位置する入力端部および前記受信側回路部の前記発信元側に位置する出力端部にそれぞれ装備された主信号補正回路と、これら各構成要素の動作を制御する主制御部とを備えて成る光トランシーバにあって、
前記各主信号補正回路の前記信号発信元側に予め配設された一方の信号処理回路部、および各主信号補正回路の前記光通信網側に予め配設された他方の信号処理回路部には、予め別に設定された一方の電源回路と他方の電源回路とがそれぞれ個別に接続されており、
外部指令として前記主制御部に所定の動作モード設定指令が入力された場合に機能し当該外部指令が通常モードか否かを判定する通常モード判定処理機能、
前記動作モード設定指令が通常モードの場合に機能し前記他方の電源回路を通常動作状態に設定する全体電源供給処理機能、
前記動作モード設定指令が通常モードでない場合に機能し当該外部指令が待機モードか否かを判定する待機モード判定処理機能、
および前記動作モード設定指令が待機モードの場合に機能し前記他方の電源回路を停止状態に設定制御する電源回路一部停止制御処理機能を設け、
これらを前記主制御部が備えているコンピュータに実現させるようにしたことを特徴とした光トランシーバ用電源供給制御プログラム。
【００７８】
（付記９）付記８に記載の光トランシーバ用電源供給制御プログラムにおいて、
前記動作モード設定指令が待機モードでない場合に機能し当該動作モード設定指令が電源オフモードか否かを判定する電源オフモード判定処理機能、
および前記動作モード設定指令が電源オフモードの場合に前記一方および他方の電源回路全体を停止状態に設定制御する装置電源停止制御処理機能を備える構成としたことを特徴とする光トランシーバ用電源供給制御プログラム。
【産業上の利用可能性】
【００７９】
本発明は、電気信号と光信号とを変換して通信する光トランシーバなどの光通信装置に適用され、Multi Source Agreement (MSA) Groupによる標準規格であるXFPの着脱モジュールの他に、活線挿抜可能なトランシーバ規格であるCFP (100G(C) Form-factor Pluggable)および300PIN MSA (10Gbps)の電気／光インタフェースを使用する光通信装置などに適用可能である。
【符号の説明】
【００８０】
２０  光トランシーバ
５０  送信側主信号補正回路
５２  電源供給回路（一方の電源回路）
５４  最前段回路（一方の信号処理回路部）
５６  後段回路（他方の信号処理回路部）
６０  送信側光素子回路
６２  光出力制御回路
６４  制御回路（主制御部）
６６  受信側光素子回路
６８  受信側主信号補正回路
５８、７４、９００  電源スイッチング回路（他方の電源回路）
７０  最後段回路（一方の信号処理回路部）
７２  前段回路（他方の信号処理回路部）
【図１】
2012165081.tif 000003
【図２】
2012165081.tif 000004
【図３】
2012165081.tif 000005
【図４】
2012165081.tif 000006
【図５】
2012165081.tif 000007
【図６】
2012165081.tif 000008
【図７】
2012165081.tif 000009
【図８】
2012165081.tif 000010
【図９】
2012165081.tif 000011
【図１０】
2012165081.tif 000012
【図１１】
2012165081.tif 000013