(57)【要約】【課題】多重サンプリングを適用した場合においても、小信号レベルでのＲＴＳノイズの増大を抑制する。【解決手段】画素ＰＣとカラムＡＤＣ回路３とマルチランプ波発生回路６とが設けられている。画素ＰＣは、光電変換された信号を出力する。カラムＡＤＣ回路３は、画素ＰＣから出力された信号に応じて変化する信号レベルと基準電圧ＶＲＥＦとの比較結果に基づいて、画素ＰＣの信号成分をＣＤＳにて検出する。マルチランプ波発生回路６は、信号レベルと基準電圧との比較時にランプ波ＲＷ１の平均レベルを段階的に変化させながら、各段階Ｌ１〜Ｌ４において複数のランプ波ＲＷ１を生成し、信号レベルの小さい方に対応した段階Ｌ１〜Ｌ４から各段階Ｌ１〜Ｌ４ごとに複数のランプ波ＲＷを基準電圧ＶＲＥＦとしてカラムＡＤＣ回路３に順次出力する。【選択図】      図１
2012019410.tif 000002
【特許請求の範囲】
【請求項１】
光電変換された信号を出力する画素と、
前記画素から出力された信号レベルと基準電圧となるランプ波との比較結果に基づいて、前記画素のアナログ信号をデジタル信号に変換する画素エリアの端部に配置したＡＤＣ回路と、
前記ランプ波は、振幅のことなる複数のランプ波を生成し合成するマルチランプ波発生回路とを備えることを特徴とする固体撮像装置。
【請求項２】
前記マルチランプ波発生回路は、
小振幅のランプ波を生成する第１のランプ波生成部と、
第１のランプ波の振幅より大きな振幅を階段状に生成する第２のランプ波生成部と
を備えることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記マルチランプ波発生回路は、
前記第１のランプ波の傾きを制御するための第１のランプ波制御部と、
前記第２のランプ波の階段の振幅幅を制御するための第２のランプ波制御部と
を備えることを特徴とする請求項２に記載の固体撮像装置。
【請求項４】
前記マルチランプ波発生回路は、
前記第２のランプ波の各階段の１レベル期間に、前記第１のランプ波を複数回生成する前記第１のランプ波制御部と前記第１のランプ波と前記第２のランプ波を合成する合成回路を備えることを特徴とする請求項３に記載の固体撮像装置。
【請求項５】
前記マルチランプ波発生回路は、
前記合成回路で合成したランプ波で複数回発生させた第１ランプ波の各スイープ起点のレベルを制御するスイープ起点制御部をさらに備えることを特徴とする請求項４に記載の固体撮像装置。
【請求項６】
前記第２のランプ波生成部は、
前記画素からの出力信号の増加方向と同一方向に、ランプ波の階段が順次増加するように前記第２のランプ波制御部をさらに備えることを特徴とする請求項３に記載の固体撮像装置。
【請求項７】
前記第１のランプ波生成部は、
ランプ波は上り傾斜と下り傾斜とが同一の傾きとなるように制御する、第１のランプ波制御部を備えたことを特徴とする請求項３に記載の固体撮像装置。
【請求項８】
前記マルチランプ波発生回路は、単位ランプ波で取り込む前記基準レベルの取り込み時刻と、前記信号レベルの取り込み時刻間の最小間隔と同等の期間で、前記基準レベルを複数回取り込むための複数のランプ波を発生させるためのランプ波間隔調整部をさらに備えることを特徴とする請求項１に記載の固体撮像装置。
【請求項９】
前記マルチランプ波発生回路は、単位ランプ波で取り込む前記基準レベルの取り込み時刻と、前記信号レベルの取り込み時刻間の最小間隔と同等の期間で、少なくとも前記階段ランプ波の最小信号レベルで複数回取り込むための複数のランプ波を発生させるためのランプ波間隔調整部をさらに備えることを特徴とする請求項１に記載の固体撮像装置。
【請求項１０】
前記マルチランプ波発生回路は、
前記第２のランプ波の階段レベルが大きいレベルにおいて、前記第１のランプ波生成部で生成する生成する回数を削減する前記第１ランプ波制御部をさらに備えることを
を特徴とする請求項３に記載の固体撮像装置。
【請求項１１】
前記第２のランプ波の各ステップに発生する第１のランプ波の発生回数に反して、デジタルデータを増幅する増幅回路の増幅率を制御する増幅率制御部をさらに備えることを特徴とする請求項１０に記載の固体撮像装置。
【請求項１２】
前記ADC回路は、
アナログ信号をデジタル信号に変換するコンパレータ回路と、
コンパレータ出力が変化するまでの長さをカウントするカウンタ回路を備えることを特徴とする請求項１に記載の固体撮像装置。
【請求項１３】
前記ADC回路は、
前記画素から出力される信号がない基準レベルを取り込みと、光電変換した信号レベルを取り込む前記カウンタ回路を制御するカウンタ制御部をさらに備えることを特徴とする請求項１２に記載の固体撮像装置。
【請求項１４】
前記ＡＤＣ回路は、
前記基準レベルを保存する第１のラインメモリと、
前記信号レベルを保存する第２のラインメモリと
を備えることを特徴とする請求項１２または１３のいずれか１項に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は固体撮像装置に関する。
【背景技術】
【０００２】
固体撮像装置では、多重サンプリングによりランダムノイズを低減する方法が提案されている。
【０００３】
しかしながら、多重サンプリングをＣＤＳ（相関２重サンプリング）に単純に適用すると、ＣＤＳ間隔が長くなるため、ＲＴＳノイズや１／ｆノイズが増大し、特に、小信号レベルでノイズ低減効果が少ない。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】映情学技報  情報センシング  ２００６年７月  ＶＯＬ，３０，ＮＯ．３８  Ｐ７３−７８
【非特許文献２】ＩＳＳＣＣ２０１０  ”ＩＳＳＣＣ  Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒｓ，  ｐｐ．３９６−３９８，  Ｆｅｂ．  ２０１０．
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、多重サンプリングを適用した場合においても、小信号レベルでのＲＴＳノイズの増大を抑制することが可能な固体撮像装置を提供することである。
【課題を解決するための手段】
【０００６】
実施形態の固体撮像装置によれば、画素とカラムＡＤＣ回路と基準電圧発生回路とが設けられている。画素は、光電変換された信号を出力する。カラムＡＤＣ回路は、前記画素から出力された信号に応じて変化する信号レベルと基準電圧との比較結果に基づいて、前記画素の信号成分をＣＤＳにて検出する。基準電圧発生回路は、前記信号レベルと前記基準電圧との比較時にランプ波の平均レベルを段階的に変化させながら、各段階において複数のランプ波を生成し、前記信号レベルの小さい方に対応した段階から各段階ごとに複数のランプ波を前記基準電圧として前記カラムＡＤＣ回路に順次出力する。
【図面の簡単な説明】
【０００７】
【図１】図１は、本発明の第１実施形態に係る固体撮像装置の概略構成を示すブロック図である。
【図２】図２は、図１の固体撮像装置の画素ＰＣの構成例を示す回路図である。
【図３】図３は、図１の固体撮像装置の各部の波形を示すタイミングチャートである。
【図４】図４は、本発明の第２実施形態に係る固体撮像装置の概略構成を示すブロック図である。
【図５】図５は、図４の固体撮像装置の各部の波形を示すタイミングチャートである。
【図６】図６は、本発明の第３実施形態に係る固体撮像装置の概略構成を示すブロック図である。
【図７】図７は、図６の基準電圧発生回路６ｂにて生成される基準電圧ＶＲＥＦの波形の一部を拡大して示す図である。
【図８】図８は、本発明の第４実施形態に係る固体撮像装置の基準電圧ＶＲＥＦの波形の一部を拡大して示す図である。
【図９】図９は、本発明の第５実施形態に係る固体撮像装置の概略構成を示すブロック図である。
【図１０】図１０は、本発明の第６実施形態に係る固体撮像装置の概略構成を示すブロック図である。
【図１１】図１１は、図１０の固体撮像装置の各部の波形を示すタイミングチャートである。
【図１２】図１２は、マルチランプ波発生回路の概略構成を示すブロック図である。
【発明を実施するための形態】
【０００８】
以下、本発明の実施形態に係る固体撮像装置について図面を参照しながら説明する。
【０００９】
（第１実施形態）
図１は、本発明の第１実施形態に係る固体撮像装置の概略構成を示すブロック図である。
図１において、この固体撮像装置には、光電変換した電荷を蓄積する画素ＰＣがロウ方向およびカラム方向にマトリックス状に配置された画素アレイ部１、読み出し対象となる画素ＰＣを垂直方向に走査する行走査回路２、各画素ＰＣの信号成分をＣＤＳにて検出するカラムＡＤＣ回路３、カラムＡＤＣ回路３にて検出された信号成分を水平画素分だけ記憶するラインメモリ４、記憶したラインメモリ４から信号を読み出すための水平方向に走査する水平走査回路５、各画素ＰＣから出力された信号に応じて変化する信号レベルと比較される基準電圧ＶＲＥＦを発生するマルチランプ波発生回路６およびカウンタ制御を行うカウンタ制御回路２１が設けられている。
【００１０】
ここで、画素アレイ部１において、ロウ方向には画素ＰＣの読み出し制御を行う水平制御線Ｈｌｉｎが設けられ、カラム方向には画素ＰＣから読み出された信号を伝送する垂直信号線Ｖｌｉｎが設けられている。
【００１１】
また、カラムＡＤＣ回路３には、各画素ＰＣから出力された信号の基準レベルを保持するコンデンサＣｃ、画素ＰＣからの読み出し信号と基準電圧ＶＲＥＦとを比較するコンパレータＰＡ、コンパレータＰＡの反転入力端子と出力端子を短絡するスイッチＳＷＣおよびコンパレータＰＡの比較結果に基づいてアップカウウントおよびダウンカウントを行うことでＣＤＳの基準レベルと信号レベルとの差分を算出するアップダウンカウンタＫＵがカラムごとに設けられている。
【００１２】
また、マルチランプ波発生回路６は、各画素ＰＣから出力された信号に応じて変化する信号レベルと基準電圧ＶＲＥＦとの比較時にランプ波ＲＷ１の平均レベルを段階的に変化させながら、各段階Ｌ１〜Ｌ４において複数のランプ波ＲＷ１を生成し、信号レベルの小さい方に対応した段階Ｌ１から各段階Ｌ１〜Ｌ４ごとに複数のランプ波ＲＷ１を基準電圧ＶＲＥＦとしてカラムＡＤＣ回路３に順次出力することができる。
【００１３】
ここで、マルチランプ波発生回路６には、小振幅のランプ波ＲＷ１を生成する第１のランプ波生成部１１、大振幅の階段波を生成する第２のランプ波生成部１２と同一時刻に生成した第１のランプ波と第２のランプ波を合成する合成部１３が設けられている。なお、図１の実施形態では、階段状に発生した第２のランプ波により、カラムＡＤＣ回路３にて検出される信号の検出レンジが４段階Ｌ１〜Ｌ４に分割される例を示した。
【００１４】
カラムＡＤＣ回路３の検出レンジとしては、例えば、カラムＡＤＣ回路３の最小信号入力レベルから最大信号入力レベルまでに対応させることができる。例えば、カラムＡＤＣ回路３の検出レンジが１０２４デジタル値まであるとすると、段階Ｌ１は０〜２５５デジタル値、段階Ｌ２は２５６〜５１１デジタル値、段階Ｌ３は５１２〜７６７デジタル値、段階Ｌ４は７６８〜１０２３デジタル値までの範囲に設定することができる。
【００１５】
また、カラムＡＤＣ回路３の検出レンジを分割する場合、必ずしも等分割する必要はなく、例えば、信号レベルが小さい時のＣＤＳ間隔ＴＤ１を小さくするために、段階Ｌ１の分割レンジを段階Ｌ２〜Ｌ４の分割レンジよりも小さくするようにしてもよい。
【００１６】
そして、行走査回路２にて画素ＰＣが垂直方向に走査されることで、ロウ方向の画素ＰＣが選択され、その画素ＰＣから読み出された信号は垂直信号線Ｖｌｉｎを介してカラムＡＤＣ回路３に伝送される。
【００１７】
一方、画素ＰＣから出力される基準レベル信号の検出期間Ｔｒ１では、マルチランプ波発生回路６の第１のランプ波生成部１１にて複数のランプ波ＲＷ１が生成され、コンパレータＰＡの非反転入力端子に順次入力される。また、信号レベル検出期間Ｔｓ１では、マルチランプ波発生回路６の第２のランプ生成部１２にて各段階Ｌ１〜Ｌ４ごとに複数のランプ波ＲＷ１が生成され、コンパレータＰＡの非反転入力端子に順次入力される。
【００１８】
そして、カラムＡＤＣ回路３において、各画素ＰＣの信号から基準レベルが多重サンプリングされるとともに、各画素ＰＣの信号から信号レベルに応じた段階Ｌ１〜Ｌ４において信号レベルが多重サンプリングされる。そして、多重サンプリングされた信号レベルと多重サンプリングされた基準レベルとの差分がとられることで各画素ＰＣの信号成分がＣＤＳにて検出される。
【００１９】
ここで、アップダウンカウンタＫＵでは、多重サンプリングのために各画素ＰＣからの基準レベル信号が基準電圧ＶＲＥＦのレベルとそれぞれ一致するまでダウンカウント動作が繰り返し行われる。同様に今度は各画素ＰＣからの信号レベルが基準電圧ＶＲＥＦのレベルとそれぞれ一致するまでアップカウント動作が繰り返し行われる。その結果ＣＤＳにて検出される信号成分がデジタル値ＣＯＵＴに変換され、水平画素分だけラインメモリ４に保持される。
【００２０】
なお、各画素ＰＣから読み出された信号の信号レベルが段階Ｌ１にある場合は平均的なＣＤＳ間隔はＴＤ１、各画素ＰＣから読み出された信号の信号レベルが段階Ｌ２にある場合は平均的なＣＤＳ間隔はＴＤ２、各画素ＰＣから読み出された信号の信号レベルが段階Ｌ３にある場合は平均的なＣＤＳ間隔はＴＤ３、各画素ＰＣから読み出された信号の信号レベルが段階Ｌ４にある場合は平均的なＣＤＳ間隔はＴＤ４になる。
【００２１】
このため、各画素ＰＣから読み出された信号の信号レベルが小さい時のＣＤＳ間隔ＴＤ１を、各画素ＰＣから読み出された信号の信号レベルが大きい時のＣＤＳ間隔ＴＤ４よりも短くすることができ、多重サンプリングによりランダムノイズを低下させつつ、小信号レベルでのＲＴＳノイズや１／ｆノイズの増大を抑制することが可能となる。
【００２２】
なお、図１の例では、ランプ波ＲＷ１の平均レベルをN=４段階Ｌ１〜Ｌ４に変化させる方法について説明したが、Ｎ（Ｎは２以上の整数）ならば何段階でもよい。また、図１の例では、多重サンプリングの回数Mを各段階Ｌ１〜Ｌ４ごとに４回とする方法について説明したが、Ｍ（Ｍは２以上の整数）ならば何回でもよい。また、多重サンプリングの回数を各段階Ｌ１〜Ｌ４ごとに異ならせるようにしてもよく、特に、信号レベルの大きい方に対応した段階における多重サンプリングの回数を信号レベルの小さい方に対応した段階における多重サンプリングの回より少なくするようにしてもよい。この多重サンプリングの回数の少ない分だけ大きい方の信号レベルを増幅する増幅回路を設けるようにしてもよい。
【００２３】
また、上述した実施形態では、画素ＰＣから読み出された信号をカラムＡＤＣ回路３に直接入力する方法について説明したが、画素アレイ部１とカラムＡＤＣ回路３との間にカラム増幅回路を設け、画素ＰＣから読み出された信号をカラムごとに増幅してからカラムＡＤＣ回路３に入力するようにしてもよい。
【００２４】
図２は、図１の固体撮像装置の画素ＰＣの構成例を示す回路図である。
図２（ａ）において、画素ＰＣｎには、フォトダイオードＰＤ、行選択トランジスタＴａ、増幅トランジスタＴｂ、リセットトランジスタＴｃおよび読み出しトランジスタＴｄがそれぞれ設けられている。また、増幅トランジスタＴｂとリセットトランジスタＴｃと読み出しトランジスタＴｄとの接続点には検出ノードとしてフローティングディフュージョンＦＤが形成されている。
【００２５】
そして、読み出しトランジスタＴｄのソースは、フォトダイオードＰＤに接続され、読み出しトランジスタＴｄのゲートには、読み出し信号ＲＥＡＤｎが入力される。また、リセットトランジスタＴｃのソースは、読み出しトランジスタＴｄのドレインに接続され、リセットトランジスタＴｃのゲートには、リセット信号ＲＥＳＥＴｎが入力され、リセットトランジスタＴｃのドレインは、電源電位ＶＤＤに接続されている。また、行選択トランジスタＴａのゲートには、行選択信号ＡＤＲＥＳｎが入力され、行選択トランジスタＴａのドレインは、電源電位ＶＤＤに接続されている。また、増幅トランジスタＴｂのソースは、垂直信号線Ｖｌｉｎに接続され、増幅トランジスタＴｂのゲートは、読み出しトランジスタＴｄのドレインに接続され、増幅トランジスタＴｂのドレインは、行選択トランジスタＴａのソースに接続されている。また、電流源Ｇは垂直信号線Ｖｌｉｎに接続されている。
【００２６】
なお、図１の水平制御線Ｈｌｉｎは、読み出し信号ＲＥＡＤｎ、リセット信号ＲＥＳＥＴｎおよび行選択信号ＡＤＲＥＳｎをロウごとに画素ＰＣに伝送することができる。
【００２７】
また、図２（ｂ）において、画素ＰＣｎ´では図２（ａ）の画素ＰＣｎから行選択トランジスタＴａが省略されている。なお、この画素ＰＣｎ´では、電源電位ＶＤＤとグランド電位を切り替えできるように構成されている。
【００２８】
そして、非選択行では、リセットトランジスタＴｃを介してフローティングディフュージョンＦＤの電位をグランド電位に設定し、増幅トランジスタＴｂがオフされる。一方、選択行では、リセットトランジスタＴｃを介してフローティングディフュージョンＦＤの電位を電源電位ＶＤＤに設定し、増幅トランジスタＴｂがオンされる。
【００２９】
また、図２（ｃ）において、画素ＰＣｎ´´では、読み出しトランジスタＴｄ１およびフォトダイオードＰＤ１が画素ＰＣｎに追加され、１個の増幅トランジスタＴｂがフォトダイオードＰＤの２画素で共用されている。
【００３０】
また、図２（ｄ）において、画素ＰＣｎ´´´では、読み出しトランジスタＴｄ１〜Ｔｄ３およびフォトダイオードＰＤ１〜ＰＤ３が画素ＰＣｎに追加され、１個の増幅トランジスタＴｂがフォトダイオードＰＤの４画素で共用されている。
【００３１】
図３は、図１の固体撮像装置の各部の波形を示すタイミングチャートである。なお、以下の説明では、画素ＰＣとして図２（ａ）の画素ＰＣｎを用いた場合を例にとる。
図３において、行選択信号ＡＤＲＥＳｎがロウレベルの場合、行選択トランジスタＴａがオフ状態となりソースフォロワ動作しないため、垂直信号線Ｖｌｉｎに信号は出力されない。この時、読み出し信号ＲＥＡＤｎとリセット信号ＲＥＳＥＴｎがハイレベルになると、読み出しトランジスタＴｄがオンし、フォトダイオードＰＤに蓄積されていた電荷がフローティングディフュージョンＦＤに排出される。そして、リセットトランジスタＴｃを介して電源ＶＤＤに排出される。
【００３２】
フォトダイオードＰＤに蓄積されていた電荷が電源ＶＤＤに排出された後、読み出し信号ＲＥＡＤｎがロウレベルになると、フォトダイオードＰＤでは、有効な信号電荷の蓄積が開始される。
【００３３】
次に、行選択信号ＡＤＲＥＳｎがハイレベルになると、画素ＰＣの行選択トランジスタＴａがオンし、増幅トランジスタＴｂのドレインに電源電位ＶＤＤが印加されることで、増幅トランジスタＴｂと定電流トランジスタ（定電流源G）とでソースフォロアが構成される。
【００３４】
そして、行選択トランジスタＴａがオンの状態でリセット信号ＲＥＳＥＴｎがハイレベルになると、リセットトランジスタＴｃがオンし、フローティングディフュージョンＦＤにリーク電流などで発生した余分な電荷がリセットされる。そして、フローティングディフュージョンＦＤの基準レベルに応じた電圧が増幅トランジスタＴｂのゲートにかかる。ここで、増幅トランジスタＴｂと定電流トランジスタ（定電流源G）とでソースフォロアが構成されているので、増幅トランジスタＴｂのゲートに印加された電圧に垂直信号線Ｖｌｉｎの電圧が追従し、基準レベルの出力電圧ＶＰＩＮとして垂直信号線Ｖｌｉｎに出力される。
【００３５】
ここで、画素ＰＣから読み出された信号の基準レベルが出力されている時にスイッチＳＷＣがオンされることで、コンパレータＰＡの反転入力端子の入力電圧が出力電圧でクランプされ、動作点が設定される。
【００３６】
そして、スイッチＳＷＣがオフされた後、基準レベル検出期間Ｔｒ１において基準レベルの出力電圧ＰＩＮがコンデンサＣｃを介してコンパレータＰＡに入力された状態で、基準電圧ＶＲＥＦとしてランプ波ＲＷ１が繰り返し与えられ、基準レベルの出力電圧ＰＩＮと基準電圧ＶＲＥＦとが繰り返し比較される。
【００３７】
そして、基準レベルの出力電圧ＰＩＮが基準電圧ＶＲＥＦのレベルより小さい場合は、コンパレータＰＡの出力電圧ＣＮＴがハイレベルとなり、各ランプ波ＲＷ１ごとに基準レベルの出力電圧ＰＩＮが基準電圧ＶＲＥＦのレベルと一致するとＣＮＴがロウレベルとなり、このハイ期間の長さをアップダウンカウンタＫＵにて繰り返しダウンカウントされることで、多重サンプリングされた基準レベルの出力電圧ＰＩＮがデジタル値ＣＯＵＴに変換され、アップダウンカウンタＫＵに保持される。例えば、基準レベルが４回だけ多重サンプリングされるものとすると、１回の基準レベルのサンプリングに対応したダウンカウントを４回だけ繰り返すことで、４回分の基準レベルのダウンカウント値を積算することができる。
【００３８】
次に、画素ＰＣｎの行選択トランジスタＴａがオンの状態で読み出し信号ＲＥＡＤｎがハイレベルになると、読み出しトランジスタＴｄがオンし、フォトダイオードＰＤに蓄積されていた電荷がフローティングディフュージョンＦＤに転送され、フローティングディフュージョンＦＤの信号レベルに応じた電圧が増幅トランジスタＴｂのゲートにかかる。ここで、増幅トランジスタＴｂと電流源Ｇとでソースフォロアが構成されているので、増幅トランジスタＴｂのゲートに印加された電圧に垂直信号線Ｖｌｉｎの電圧が追従し、信号レベルの出力電圧ＰＩＮとして垂直信号線Ｖｌｉｎに出力される。
【００３９】
そして、信号レベルの出力電圧ＰＩＮがコンデンサＣｃを介してコンパレータＰＡに入力された状態で、基準電圧ＶＲＥＦとしてランプ波ＲＷ１が各段階Ｌ１〜Ｌ４ごとに繰り返し与えられ、信号レベルの出力電圧ＰＩＮと基準電圧ＶＲＥＦとが繰り返し比較される。
【００４０】
そして、信号レベルの出力電圧ＰＩＮが基準電圧ＶＲＥＦのレベルより小さい場合は、コンパレータＰＡの出力電圧ＣＮＴがハイレベルとなり、各ランプ波ＲＷ１ごとに信号レベルの出力電圧ＰＩＮが基準電圧ＶＲＥＦのレベルと一致するとＣＮＴがロウレベルとなり、このハイ期間の長さをアップダウンカウンタＫＵにて今度は繰り返しアップカウントされることで、多重サンプリングされた信号レベルの出力電圧ＰＩＮと基準レベルの出力電圧ＰＩＮとの差分がデジタル値ＣＯＵＴに変換され、水平画素分だけラインメモリ４に保持される。例えば、信号レベルが４回だけ多重サンプリングされるものとすると、１回の信号レベルのサンプリングに対応したアップカウントを４回だけ繰り返すことで、４回分の信号レベルのアップカウント値を積算することができる。そして、このラインメモリ４に保持されたデジタル値ＣＯＵＴが出力データＤＯＵＴとして出力される。
【００４１】
これにより、各画素ＰＣから読み出された信号の信号レベルが小さい時のＣＤＳ間隔ＴＤ１を、各画素ＰＣから読み出された信号の信号レベルが大きい時のＣＤＳ間隔ＴＤ４よりも小さくすることができ、多重サンプリングによるランダムノイズを低下させつつ、小信号レベルでのＲＴＳノイズや１／ｆノイズの増大を抑制することが可能となる。
【００４２】
（第２実施形態）
図４は、本発明の第２実施形態に係る固体撮像装置の概略構成を示すブロック図である。
図４において、この固体撮像装置には、図１のカラムＡＤＣ回路３およびマルチランプ波発生回路６の代わりにカラムＡＤＣ回路３ａおよびマルチランプ波発生回路６ａが設けられている。
【００４３】
マルチランプ波発生回路６ａには、図１の第１のランプ波生成部１１の代わりに第１のランプ波生成部１１ａが設けられている。この第１のランプ波生成部１１ａは、複数のランプ波ＲＷ２を生成することができる。ここで、ランプ波ＲＷ２には上り傾斜と下り傾斜とが設けられている。
【００４４】
カラムＡＤＣ回路３ａには、図１のアップダウンカウンタＫＵの代わりにアップダウンカウンタＫＵａがカラムごとに設けられている。このアップダウンカウンタＫＵａは、ランプ波ＲＷ２の上り傾斜と下り傾斜の双方で、基準レベルをサンプリングするカウント動作を行ったり、信号レベルをサンプリングするカウント動作を行ったりすることができる。
【００４５】
そして、行走査回路２にて画素ＰＣが垂直方向に走査されることで、ロウ方向の画素ＰＣが選択され、その画素ＰＣから読み出された信号は垂直信号線Ｖｌｉｎを介してカラムＡＤＣ回路３ａに伝送される。
【００４６】
一方、基準レベル検出期間Ｔｒ２では、マルチランプ波発生回路６ａの第１のランプ波生成部１１aにて複数のランプ波ＲＷ２が生成され、コンパレータＰＡの非反転入力端子に順次入力される。また、信号レベル検出期間Ｔｓ２では、マルチランプ波発生回路６ａの第２のランプ生成部１２にて各段階Ｌ１〜Ｌ４ごとに複数のランプ波ＲＷ２が生成され、コンパレータＰＡの非反転入力端子に順次入力される。
【００４７】
そして、カラムＡＤＣ回路３ａにおいて、各画素ＰＣの信号から基準レベルが多重サンプリングされるとともに、各画素ＰＣの信号から信号レベルに応じた段階Ｌ１〜Ｌ４において信号レベルが多重サンプリングされる。そして、多重サンプリングされた信号レベルと多重サンプリングされた基準レベルとの差分がとられることで各画素ＰＣの信号成分がＣＤＳにて検出される。
【００４８】
ここで、アップダウンカウンタＫＵａでは、各画素ＰＣの信号から多重サンプリングされた基準レベルが基準電圧ＶＲＥＦのレベルと上り傾斜側と下り傾斜側でそれぞれ一致するまでダウンカウント動作が繰り返し行われた後、今度は各画素ＰＣの信号から多重サンプリングされた信号レベルが基準電圧ＶＲＥＦのレベルと上り傾斜側と下り傾斜側でそれぞれ一致するまでアップカウント動作が繰り返し行われることで、ＣＤＳにて検出される信号成分がデジタル値ＣＯＵＴに変換され、水平画素分だけラインメモリ４に保持される。
【００４９】
ここで、基準電圧ＶＲＥＦの上り傾斜と下り傾斜の双方を利用してサンプリングを行わせることで、各画素ＰＣから読み出された信号の信号レベルが小さい時のＣＤＳ間隔ＴＤ２１を図１の方法よりも小さくすることができ、多重サンプリングによるランダムノイズを低下させつつ、小信号レベルでのＲＴＳノイズや１／ｆノイズの増大をより一層抑制することが可能となる。
【００５０】
図５は、図４の固体撮像装置の各部の波形を示すタイミングチャートである。
図５において、行選択トランジスタＴａがオンの状態でリセット信号ＲＥＳＥＴｎがハイレベルになると、リセットトランジスタＴｃがオンし、フローティングディフュージョンＦＤの基準レベルに応じた電圧が増幅トランジスタＴｂのゲートにかかると、増幅トランジスタＴｂのゲートに印加された電圧に垂直信号線Ｖｌｉｎの電圧が追従し、基準レベルの出力電圧ＶＰＩＮとして垂直信号線Ｖｌｉｎに出力される。
【００５１】
ここで、画素ＰＣから読み出された信号の基準レベルが出力されている時にスイッチＳＷＣがオンされることで、コンパレータＰＡの反転入力端子の入力電圧が出力電圧でクランプされ、動作点が設定される。
【００５２】
そして、スイッチＳＷＣがオフされた後、基準レベル検出期間Ｔｒ２において基準レベルの出力電圧ＰＩＮがコンデンサＣｃを介してコンパレータＰＡに入力された状態で、基準電圧ＶＲＥＦとしてランプ波ＲＷ２が繰り返し与えられ、基準レベルの出力電圧ＰＩＮと基準電圧ＶＲＥＦとが繰り返し比較される。
【００５３】
そして、基準電圧ＶＲＥＦのレベルが基準レベルの出力電圧ＰＩＮより大きくなると、カウント動作が停止し、基準電圧ＶＲＥＦのレベルが基準レベルの出力電圧ＰＩＮより小さくなるとアップダウンカウンタＫＵａにて繰り返しダウンカウントされることで、多重サンプリングされた基準レベルの出力電圧ＰＩＮがデジタル値ＣＯＵＴに変換され、アップダウンカウンタＫＵａに保持される。
【００５４】
次に、画素ＰＣｎの行選択トランジスタＴａがオンの状態で読み出し信号ＲＥＡＤｎがハイレベルになると、読み出しトランジスタＴｄがオンし、フォトダイオードＰＤに蓄積されていた電荷がフローティングディフュージョンＦＤに転送される。このため、フローティングディフュージョンＦＤの信号レベルに応じた電圧が増幅トランジスタＴｂのゲートにかかり、信号レベルの出力電圧ＰＩＮとして垂直信号線Ｖｌｉｎに出力される。
【００５５】
そして、信号レベルの出力電圧ＰＩＮがコンデンサＣｃを介してコンパレータＰＡに入力された状態で、基準電圧ＶＲＥＦとしてランプ波ＲＷ２が各段階Ｌ１〜Ｌ４ごとに繰り返し与えられ、信号レベルの出力電圧ＰＩＮと基準電圧ＶＲＥＦとが繰り返し比較される。
【００５６】
そして、基準電圧ＶＲＥＦのレベルが信号レベルの出力電圧ＰＩＮより大きくなると、カウント動作が停止し、基準電圧ＶＲＥＦのレベルが基準レベルの出力電圧ＰＩＮより小さくなるとアップダウンカウンタＫＵａにて今度は繰り返しアップカウントされることで、多重サンプリングされた信号レベルの出力電圧ＰＩＮと基準レベルの出力電圧ＰＩＮとの差分がデジタル値ＣＯＵＴに変換され、水平画素分だけラインメモリ４に保持される。
【００５７】
これにより、各画素ＰＣから読み出された信号の信号レベルが小さい時のＣＤＳ間隔ＴＤ２１を短くすることができ、多重サンプリングによるランダムノイズを低下させつつ、小信号レベルでのＲＴＳノイズや１／ｆノイズの増大を抑制することが可能となる。なお、５回の多重サンプリングでは、ランダムノイズを１／√５＝１／２．２３に低減できる。
【００５８】
（第３実施形態）
図６は、本発明の第３実施形態に係る固体撮像装置の概略構成を示すブロック図である。
図６において、この固体撮像装置には、図１のマルチランプ波発生回路６の代わりにマルチランプ波発生回路６ｂが設けられている。
【００５９】
マルチランプ波発生回路６ｂには、図１のマルチランプ波発生回路６の第１のランプ波生成部１１の代わりに第１のランプ波生成部１１ｂおよびスイープ起点制御部１４が設けられている。
【００６０】
第１のランプ波生成部１１ｂは、カラムＡＤＣ回路３のＡＤ変換の分解能がその限界よりも荒くなるようにランプ波ＲＷ３の傾斜を設定することができる。スイープ起点制御部１４は、各段階Ｌ１〜Ｌ４内において各ランプ波ＲＷ３のスイープの起点を異ならせることができる。
【００６１】
なお、第１のランプ波生成部１１ｂにて設定されたＡＤ変換の分解能よりも細かくなるように各段階Ｌ１〜Ｌ４のランプ波ＲＷ３のスイープの起点を異ならせることが好ましい。
【００６２】
そして、行走査回路２にて画素ＰＣが垂直方向に走査されることで、ロウ方向の画素ＰＣが選択され、その画素ＰＣから読み出された信号は垂直信号線Ｖｌｉｎを介してカラムＡＤＣ回路３に伝送される。
【００６３】
一方、基準レベル検出期間Ｔｒ３では、マルチランプ波発生回路６ｂにおいて、各段階Ｌ１〜Ｌ４のスイープの起点が異なるように複数のランプ波ＲＷ３が生成され、コンパレータＰＡの非反転入力端子に順次入力される。また、信号レベル検出期間Ｔｓ３では、マルチランプ波発生回路６ｂの第１のランプ波生成部１１ｂもしくは第2のランプ生成部1２bにおいて、各段階Ｌ１〜Ｌ４内のスイープの起点が異なるように各段階Ｌ１〜Ｌ４ごとに複数のランプ波ＲＷ３が生成され、コンパレータＰＡの非反転入力端子に順次入力される。
【００６４】
そして、カラムＡＤＣ回路３において、各画素ＰＣの信号から基準レベルが多重サンプリングされるとともに、各画素ＰＣの信号から信号レベルに応じた段階Ｌ１〜Ｌ４において信号レベルが多重サンプリングされる。そして、多重サンプリングされた信号レベルと多重サンプリングされた基準レベルとの差分がとられることで各画素ＰＣの信号成分がＣＤＳにて検出される。
【００６５】
ここで、カラムＡＤＣ回路３のＡＤ変換の分解能がその限界よりも荒くなるようにランプ波ＲＷ３の傾斜を設定することにより、ランプ波ＲＷ３の傾斜を大きく（STEP回数を少なく）することができ、カラムＡＤＣ回路３のＡＤ変換処理を高速化することができる。
【００６６】
また、各段階Ｌ１〜Ｌ４のランプ波ＲＷ３のスイープの起点を異ならせることにより、同一の信号レベルに対して各ランプ波ＲＷ３におけるサンプリング位置を異ならせることができる。このため、カラムＡＤＣ回路３のＡＤ変換の分解能がその限界よりも荒くなるようにランプ波ＲＷ３の傾斜が設定されている場合においても、信号レベルの検出時の分解能の低下を抑制することができる。
【００６７】
図７は、図６のマルチランプ波発生回路６ｂにて生成される基準電圧ＶＲＥＦの波形の一部を拡大して示す図である。
図７において、例えば、段階Ｌ１は０〜２５５デジタル値までの範囲に設定され、段階Ｌ１のランプ波ＲＷ３として４個のランプ波ＲＷ３−１、ＲＷ３−２、ＲＷ３−３、ＲＷ３−４が発生されるものとする。
【００６８】
また、各ランプ波ＲＷ３−１、ＲＷ３−２、ＲＷ３−３、ＲＷ３−４の１ステップ分は４デジタル値分に設定され、カラムＡＤＣ回路３のＡＤ変換の分解能の１／４に対応しているものする。この場合、各ランプ波ＲＷ３−１、ＲＷ３−２、ＲＷ３−３、ＲＷ３−４の傾斜は４倍になり、カラムＡＤＣ回路３のＡＤ変換の速度は４倍になる。
【００６９】
また、ランプ波ＲＷ３−１のスイープの起点は０デジタル値に設定され、ランプ波ＲＷ３−１のスイープ範囲は０〜２５２デジタル値までの範囲に設定されている。ランプ波ＲＷ３−２のスイープの起点は１デジタル値に設定され、ランプ波ＲＷ３−２のスイープ範囲は１〜２５３デジタル値までの範囲に設定されている。ランプ波ＲＷ３−３のスイープの起点は２デジタル値に設定され、ランプ波ＲＷ３−３のスイープ範囲は２〜２５４デジタル値までの範囲に設定されている。ランプ波ＲＷ３−４のスイープの起点は３デジタル値に設定され、ランプ波ＲＷ３−４のスイープ範囲は４〜２５５デジタル値までの範囲に設定されている。
【００７０】
そして、例えば、信号レベルの出力電圧ＰＩＮが１１〜１２デジタル値の間にあるものとする。この場合、ランプ波ＲＷ３−１、ＲＷ３−２、ＲＷ３−３、ＲＷ３−４にて検出される信号レベルは８〜１２デジタル値の間にある。
【００７１】
ここで、ランプ波ＲＷ３−２は、ランプ波ＲＷ３−１に対して１デジタル値分だけスイープの起点がずれているので、もしも信号レベルが８〜９デジタル値の間にあるならば、ランプ波ＲＷ３−２にて検出される信号レベルは４〜８デジタル値の間になければならないが、実際は８〜１２デジタル値の間にあるので、信号レベルは８〜９デジタル値の間にないことが判る。
【００７２】
また、ランプ波ＲＷ３−３は、ランプ波ＲＷ３−１に対して２デジタル値分だけスイープの起点がずれているので、もしも信号レベルが９〜１０デジタル値の間にあるならば、ランプ波ＲＷ３−３にて検出される信号レベルは４〜８デジタル値の間になければならないが、実際は８〜１２デジタル値の間にあるので、信号レベルは９〜１０デジタル値の間にないことが判る。
【００７３】
また、ランプ波ＲＷ３−４は、ランプ波ＲＷ３−１に対して３デジタル値分だけスイープの起点がずれているので、もしも信号レベルが１０〜１１デジタル値の間にあるならば、ランプ波ＲＷ３−４にて検出される信号レベルは４〜８デジタル値の間になければならないが、実際は８〜１２デジタル値の間にあるので、信号レベルは１０〜１１デジタル値の間にないことが判る。
【００７４】
結局、ランプ波ＲＷ３−１、ＲＷ３−２、ＲＷ３−３、ＲＷ３−４にて検出される信号レベルは８〜１２デジタル値の間であるにもかかわらず、８〜１１デジタル値の間にないことが判るので、１１〜１２デジタル値の間にあることが判る。
【００７５】
これにより、ランプ波ＲＷ３の傾斜を大きくした場合においても、信号レベルの分解能が低下するのを抑制することができ、画質の低下を抑制しつつ、カラムＡＤＣ回路３のＡＤ変換処理を高速化することができる。
【００７６】
（第４実施形態）
図８は、本発明の第４実施形態に係る固体撮像装置の基準電圧ＶＲＥＦの波形の一部を拡大して示す図である。
図８において、図４のランプ波ＲＷ２の上り傾斜側と下り傾斜を利用してサンプリングを行う場合においても、ランプ波ＲＷ２よりも傾きが急なランプ波ＲＷ２´を生成し、ランプ波ＲＷ２´のスイープの起点を異ならせることにより、信号レベルの分解能が低下するのを抑制しつつ、カラムＡＤＣ回路３ａのＡＤ変換処理を高速化することができる。
【００７７】
（第５実施形態）
図９は、本発明の第５実施形態に係る固体撮像装置の概略構成を示すブロック図である。
図９において、この固体撮像装置には、図１のカラムＡＤＣ回路３およびラインメモリ４の代わりにカラムＡＤＣ回路３ｂ、ラインメモリ４ａ、４ｂおよび減算器７が設けられている。
【００７８】
ここで、カラムＡＤＣ回路３には、図１のアップダウンカウンタＫＵの代わりにカウンタＫＵｂが設けられている。
【００７９】
そして、カウンタＫＵｂでは、各画素ＰＣの信号から多重サンプリングされた基準レベルが基準電圧ＶＲＥＦのレベルとそれぞれ一致するまでアップカウント動作が繰り返し行われることで、各画素ＰＣの信号の基準レベルがデジタル値ＣＯＵＴに変換され、水平画素分だけラインメモリ４ａに保持される。
【００８０】
また、カウンタＫＵｂでは、各画素ＰＣの信号から多重サンプリングされた信号レベルが基準電圧ＶＲＥＦのレベルとそれぞれ一致するまでアップカウント動作が繰り返し行われることで、各画素ＰＣの信号の信号レベルがデジタル値ＣＯＵＴに変換され、水平画素分だけラインメモリ４ｂに保持される。
【００８１】
そして、減算器７において、多重サンプリングされた信号レベルのデジタル値ＣＯＵＴと多重サンプリングされた基準レベルのデジタル値ＣＯＵＴとの差分がとられることで各画素ＰＣの信号成分がＣＤＳにて検出される。
【００８２】
ここで、ラインメモリ４の代わりにラインメモリ４ａ、４ｂを設けることにより、図１のアップダウンカウンタＫＵの代わりにカウンタＫＵｂを設けた場合においても、ＣＤＳ処理を実現することができる。
【００８３】
（第６実施形態）
図１０は、本発明の第６実施形態に係る固体撮像装置の概略構成を示すブロック図である。
図１０において、この固体撮像装置には、図１のマルチランプ波発生回路６の代わりにマルチランプ波発生回路６ｃが設けられている。マルチランプ波発生回路６ｃには、マルチランプ波発生回路６にランプ波間隔制御部１５が追加されている。
【００８４】
ランプ波間隔制御部１５は、ＣＤＳにおける基準レベルの最後のサンプリング時刻から信号レベルの最初のサンプリング時刻までの時間間隔ＴＤ４１と一致するように、基準レベルのサンプリングに用いられるランプ波ＲＷ４の間隔を調整することができる。
【００８５】
また、ランプ波間隔制御部１５は、ＣＤＳにおける基準レベルの最後のサンプリング時刻から信号レベルの最初のサンプリング時刻までの時間間隔ＴＤ４１と一致するように、少なくとも信号レベルの小さい方に対応した段階Ｌ１での基準レベルのサンプリングに用いられるランプ波ＲＷ４の間隔を調整することができる。
【００８６】
また、ランプ波間隔制御部１５は、ＣＤＳにおける基準レベルの最後のサンプリング時刻から信号レベルの最初のサンプリング時刻までの時間間隔ＴＤ４１の１／２の時間間隔ＴＤ４２と一致するように、信号レベルの大きい方に対応した段階Ｌ２〜Ｌ４での基準レベルのサンプリングに用いられるランプ波ＲＷ５の間隔を調整することができる。
【００８７】
そして、行走査回路２にて画素ＰＣが垂直方向に走査されることで、ロウ方向の画素ＰＣが選択され、その画素ＰＣから読み出された信号は垂直信号線Ｖｌｉｎを介してカラムＡＤＣ回路３ａに伝送される。
【００８８】
一方、基準レベル検出期間Ｔｒ４において、複数のランプ波ＲＷ４が時間間隔ＴＤ４１で生成され、コンパレータＰＡの非反転入力端子に順次入力される。また、信号レベル検出期間Ｔｓ４において、段階Ｌ１では複数のランプ波ＲＷ４が時間間隔ＴＤ４１で生成され、コンパレータＰＡの非反転入力端子に順次入力される。また、信号レベル検出期間Ｔｓ４において、段階Ｌ２〜Ｌ４では複数のランプ波ＲＷ５が時間間隔ＴＤ４２で生成され、コンパレータＰＡの非反転入力端子に順次入力される。
【００８９】
そして、カラムＡＤＣ回路３において、各画素ＰＣの信号から基準レベルが多重サンプリングされるとともに、各画素ＰＣの信号から信号レベルに応じた段階Ｌ１〜Ｌ４において信号レベルが多重サンプリングされる。そして、多重サンプリングされた信号レベルと多重サンプリングされた基準レベルとの差分がとられることで各画素ＰＣの信号成分がＣＤＳにて検出される。
【００９０】
ここで、基準レベルおよび段階Ｌ１の信号レベルのサンプリングに用いられるランプ波ＲＷ４の時間間隔をＴＤ４１に設定することにより、基準レベルおよび段階Ｌ１の信号レベルのＲＴＳノイズを多重サンプリングにて効果的に低減させることができる。
【００９１】
また、段階Ｌ２〜Ｌ４の信号レベルのサンプリングに用いられるランプ波ＲＷ５の時間間隔をＴＤ４２に設定することにより、信号処理にかかる時間の増大を抑制しつつ、段階Ｌ２〜Ｌ４の信号レベルのＲＴＳノイズを多重サンプリングにて効果的に低減させることができる。
【００９２】
なお、図１０の例では、基準レベルおよび段階Ｌ１の信号レベルのサンプリングに用いられるランプ波ＲＷ４の時間間隔をＴＤ４１に設定し、段階Ｌ２〜Ｌ４の信号レベルのサンプリングに用いられるランプ波ＲＷ５の時間間隔をＴＤ４２に設定する方法について説明したが、段階Ｌ２〜Ｌ４の信号レベルのサンプリングに用いられるランプ波ＲＷ５の時間間隔もＴＤ４１に設定するようにしてもよい。
【００９３】
図１１は、図１０の固体撮像装置の各部の波形を示すタイミングチャートである。
図１１において、行選択トランジスタＴａがオンの状態でリセット信号ＲＥＳＥＴｎがハイレベルになると、リセットトランジスタＴｃがオンし、フローティングディフュージョンＦＤの基準レベルに応じた電圧が増幅トランジスタＴｂのゲートにかかると、増幅トランジスタＴｂのゲートに印加された電圧に垂直信号線Ｖｌｉｎの電圧が追従し、基準レベルの出力電圧ＶＰＩＮとして垂直信号線Ｖｌｉｎに出力される。
【００９４】
ここで、画素ＰＣから読み出された信号の基準レベルが出力されている時にスイッチＳＷＣがオンされることで、コンパレータＰＡの反転入力端子の入力電圧が出力電圧でクランプされ、動作点が設定される。
【００９５】
そして、スイッチＳＷＣがオフされた後、基準レベル検出期間Ｔｒ４において基準レベルの出力電圧ＰＩＮがコンデンサＣｃを介してコンパレータＰＡに入力された状態で、基準電圧ＶＲＥＦとしてランプ波ＲＷ４が繰り返し与えられ、基準レベルの出力電圧ＰＩＮと基準電圧ＶＲＥＦとが繰り返し比較される。
【００９６】
そして、基準レベルの出力電圧ＰＩＮが基準電圧ＶＲＥＦのレベルより小さい場合は、コンパレータＰＡの出力電圧ＣＮＴがハイレベルとなり、各ランプ波ＲＷ４ごとに基準レベルの出力電圧ＰＩＮが基準電圧ＶＲＥＦのレベルと一致するとＣＮＴがロウレベルとなり、このハイ期間の長さをアップダウンカウンタＫＵにて繰り返しダウンカウントされることで、多重サンプリングされた基準レベルの出力電圧ＰＩＮがデジタル値ＣＯＵＴに変換され、アップダウンカウンタＫＵに保持される。
【００９７】
次に、画素ＰＣｎの行選択トランジスタＴａがオンの状態で読み出し信号ＲＥＡＤｎがハイレベルになると、読み出しトランジスタＴｄがオンし、フォトダイオードＰＤに蓄積されていた電荷がフローティングディフュージョンＦＤに転送される。このため、フローティングディフュージョンＦＤの信号レベルに応じた電圧が増幅トランジスタＴｂのゲートにかかり、信号レベルの出力電圧ＰＩＮとして垂直信号線Ｖｌｉｎに出力される。
【００９８】
そして、信号レベルの出力電圧ＰＩＮがコンデンサＣｃを介してコンパレータＰＡに入力された状態で、基準電圧ＶＲＥＦとしてランプ波ＲＷ４が段階Ｌ１で繰り返し与えられた後、ランプ波ＲＷ５が段階Ｌ２〜Ｌ４ごとに繰り返し与えられ、信号レベルの出力電圧ＰＩＮと基準電圧ＶＲＥＦとが繰り返し比較される。
【００９９】
そして、信号レベルの出力電圧ＰＩＮが基準電圧ＶＲＥＦのレベルより小さい場合は、コンパレータＰＡの出力電圧ＣＮＴがハイレベルとなり、各ランプ波ＲＷ４、ＲＷ５ごとに信号レベルの出力電圧ＰＩＮが基準電圧ＶＲＥＦのレベルと一致するとＣＮＴがロウレベルとなり、このハイ期間の長さをアップダウンカウンタＫＵにて今度は繰り返しアップカウントされることで、多重サンプリングされた信号レベルの出力電圧ＰＩＮと基準レベルの出力電圧ＰＩＮとの差分がデジタル値ＣＯＵＴに変換され、水平画素分だけラインメモリ４に保持される。
【０１００】
これにより、多重サンプリングによるランダムノイズを低下させつつ、基準レベルおよび信号レベルのＲＴＳノイズを多重サンプリングにて効果的に低減させることができる。RTSノイズの低減できる周波数は、少なくともCDS間隔TD41とその2倍さらに4倍のTD４３で発生する３種類の揺らぎを効果的に低減させることができる。
【０１０１】
また、上述した実施形態では、デジタルCDS処理として信号の基準レベル信号と信号レベルの差を演算する回路にアップダウンカウンタと基準レベル信号と信号レベルを別々のラインメモリに保持し、読み出した出力信号の差分を演算する回路を用いた。他にも、基準レベル信号をアップカウンタでカウントし、カウント値を反転させる制御信号により値を反転させ、その後、信号レベルをアップカウントすることで２の補数を使ったカウンタ型の演算処理回路を設けるようにしてもよい。
【０１０２】
また、第１のランプ生成部でのランプ発生回数を第２のランプ生成部のランプ発生部で信号レベルが大きい時に第１のランプ波生成部で発生するランプ波の発生回数を削減することで、AD変換時間を短くすることで動作速度を早くすることができる。
さらに、前記第１のランプ波生成部で発生するランプ波の発生回数を削減したデジタル信号を増幅する増幅回路をさらに設けることで、光電変換特性を線形化することができる。
【０１０３】
図１２にマルチランプ波発生回路の実施例を示す。
マルチランプ波発生回路は、オペアンプ３１を使ったランプ波発生を実施している。
オペアンプ３１の反転入力端子には、定電流源回路Ｉｒａｍｐ１を入力している。オペアンプ３１の出力は、スイッチＳＷｒａｍｐ１を介して負入力端子に接続している。さらに、オペアンプ３１の出力は、コンデンサＣｒａｍｐ１を介して反転入力端子に接続している。スイッチＳＷｒａｍｐ１は、ランプ波間隔制御回路４１の出力パルスＰｒａｍｐで第１のランプ波の周期Ｔｒａ１を制御している。第１のランプ波の傾きは、定電流源回路Ｉｒａｍｐ１の電流量とコンデンサＣｒａｍｐ１の容量で変化させることができる。よって、第１のランプ波の振幅は、第１ランプ波制御回路４２により定電流源回路Ｉｒａｍｐ１の電流量を制御することで変化させることができる。
【０１０４】
オペアンプ３１の正入力端子には、所定の電圧例えば１．５Ｖを発生させ入力する。この電圧は、定電流源回路Ｉｒａｍｐ２と抵抗Ｒ１と抵抗Ｒ２で発生したバイアス電圧を印加している。オペアンプ３１の出力ＶＲＥＦは、この入力電圧と同じ電圧１．５Ｖが出力される。この時、スイッチＳＷｒａｍｐ１をＯＮにすると、負入力電圧も１．５Ｖにセットされる。スイッチＳＷｒａｍｐ１をＯＦＦにすると定電流源回路Ｉｒａｍｐ１で発生させた電流がコンデンサＣｒａｍｐ１へ流れ込む。オペアンプ３１の正と負の入力端子は、同じ電圧を維持するため、出力電圧が変化する。定電流源回路Ｉｒａｍｐ１が定電流で電流を流し込むため、出力は傾きが一定の第１のランプ波を発生する。
【０１０５】
時刻ｔ４では、第２ランプ波制御回路４３で抵抗Ｒ１の値を大きく変化させる。すると、Ｖｒａｍｐ２のバイアス電圧が変化する。同様に第２ランプ波制御回路４３で抵抗Ｒ１の値をさらに大きく変化させることで、階段状の第２のランプ波Ｖｒａｍｐ２を生成することができる。さらに、スイープ起点制御回路４４で、抵抗Ｒ２の値を小さく変化させることで、時刻ｔ１，ｔ２，ｔ３のように、階段状に小さく変化させることができる。オペアンプ３１の出力では、このＶＲａｍｐ２とＶＲａｍｐ１を合成したランプ波ＶＲＥＦを生成することができる。
【０１０６】
第２ランプ波制御回路４３、さらにスイープ起点制御回路４４は、ランプ波間隔制御回路４１に同期した制御を実施している。
【符号の説明】
【０１０７】
ＰＣ、ＰＣｎ、ＰＣｎ´、ＰＣｎ´´、ＰＣｎ´´´、  画素、Ｔａ  行選択トランジスタ、Ｔｂ  増幅トランジスタ、Ｔｃ  リセットトランジスタ、Ｔｄ、Ｔｄ１〜Ｔｄ３  読み出しトランジスタ、ＰＤ  フォトダイオード、ＦＤ  フローティングディフュージョン、Ｇ  電流源、Ｖｌｉｎ  垂直信号線、Ｈｌｉｎ  水平制御線、１  画素アレイ部、２  行走査回路、３、３ａ、３ｂ  カラムＡＤＣ回路、４、４ａ、４ｂ  ラインメモリ、５  水平走査回路、６、６ａ〜６ｃ  マルチランプ波発生回路、７  減算器、ＰＡ  コンパレータ、Ｃｃ  コンデンサ、ＳＷＣ  スイッチ、ＫＵ、ＫＵａ  アップダウンカウンタ、ＫＵｂ  カウンタ、１１、１１ａ、１１ｂ  第１のランプ波生成部、１２  第２のランプ波生成部、１３  合成部、１４  スイープ起点制御部、１５  ランプ波間隔制御部、２１  カウンタ制御回路
【図１】
2012019410.tif 000003
【図２】
2012019410.tif 000004
【図３】
2012019410.tif 000005
【図４】
2012019410.tif 000006
【図５】
2012019410.tif 000007
【図６】
2012019410.tif 000008
【図７】
2012019410.tif 000009
【図８】
2012019410.tif 000010
【図９】
2012019410.tif 000011
【図１０】
2012019410.tif 000012
【図１１】
2012019410.tif 000013
【図１２】
2012019410.tif 000014