(57)【要約】【課題】プログラマブルロジックに基づいた再構成可能なコンピュータシステムを提供する。【解決手段】アプリケーションを作成するためにシステム設計言語を使用する。アプリケーションは、ソフトウェア要素とプログラマブルロジックリソース要素とに自動的に分割される。システムリソースをスケジューリングおよび配分するために仮想コンピュータオペレーティングシステムが使用される仮想コンピュータオペレーティングシステムは、システム内のプログラマブルロジックリソースの能力を増加させるための仮想ロジックマネージャを含んでいる。【選択図】図１
2012252712.tif 000002
【特許請求の範囲】
【請求項１】
所与のアプリケーションを実行するためにコンピュータシステムの能力を最適化するように再構成可能なプログラマブルロジックリソースを含む再構成可能なコンピュータのリソースを管理する方法であって、
該方法は、仮想ロジックマネージャを用いて該プログラマブルロジックリソースの配分を行う間に、二次記憶装置と該プログラマブルロジックリソースとの間で構成データを交換することを含む、方法。
【請求項２】
前記再構成可能なコンピュータは、少なくとも１つのプログラマブルロジックデバイス上で実行される中央プロセッシングユニットと、該中央プロセッシングユニットに結合されたプログラマブルロジックとを備え、該プログラマブルロジックは、前記所与のアプリケーションを処理するために前記コンピュータシステムの能力を最適化するように再構成可能である、請求項１に記載の方法。
【請求項３】
前記再構成可能なコンピュータは、マイクロプロセッサ上で実行される中央プロセッシングユニットと、該中央プロセッシングユニットに結合されたプログラマブルロジックとを備え、
該プログラマブルロジックは、前記所与のアプリケーションを処理するために前記コンピュータシステムの能力を最適化するように再構成可能である、請求項１に記載の方法。
【請求項４】
前記再構成可能なコンピュータは、マイクロプロセッサ上で部分的に実行され、プログラマブルロジックデバイス上で部分的に実行される中央プロセッシングユニットと、該中央プロセッシングユニットに結合されたプログラマブルロジックとを備え、該プログラマブルロジックは、該所与のアプリケーションを処理するために該コンピュータシステムの能力を最適化するように再構成可能である、請求項１に記載の方法。
【請求項５】
前記所与のアプリケーションは、複数の機能を含み、前記プログラマブルロジックリソースは、該複数の機能を実行するように配分されている、請求項１に記載の方法。
【請求項６】
前記プログラマブルロジックリソースの配分は、リソースライブラリによって特定された前記再構成可能なコンピュータのリソースの拘束に基づいて実行される、請求項１に記載の方法。
【請求項７】
前記配分は、ランタイム中に実行される、請求項６に記載の方法。
【請求項８】
前記リソースライブラリは、前記プログラマブルロジックリソースの特性を特定する、請求項１に記載の方法。
【請求項９】
前記所与のアプリケーションは、複数の機能を含み、前記配分を行うことは、該複数の機能をソフトウェア機能およびハードウェア機能に分割することを含む、請求項１に記載の方法。
【請求項１０】
前記ハードウェア機能に分割された前記アプリケーションの機能は、前記プログラマブルロジックリソースによって実行される、請求項９に記載の方法。
【請求項１１】
所与のアプリケーションを実行するためにコンピュータシステムの能力を最適化するように再構成可能なプログラマブルロジックリソースを含む再構成可能なコンピュータのリソースを管理するシステムであって、
該システムは、仮想ロジックマネージャを用いて該プログラマブルロジックリソースの配分を行う間に、二次記憶装置と該プログラマブルロジックリソースとの間で構成データを交換する手段を含む、システム。
【請求項１２】
前記再構成可能なコンピュータは、少なくとも１つのプログラマブルロジックデバイス上で実行される中央プロセッシングユニットと、該中央プロセッシングユニットに結合されたプログラマブルロジックとを備え、該プログラマブルロジックは、前記所与のアプリケーションを処理するために前記コンピュータシステムの能力を最適化するように再構成可能である、請求項１１に記載のシステム。
【請求項１３】
前記再構成可能なコンピュータは、マイクロプロセッサ上で実行される中央プロセッシングユニットと、該中央プロセッシングユニットに結合されたプログラマブルロジックとを備え、
該プログラマブルロジックは、前記所与のアプリケーションを処理するために前記コンピュータシステムの能力を最適化するように再構成可能である、請求項１１に記載のシステム。
【請求項１４】
前記再構成可能なコンピュータは、マイクロプロセッサ上で部分的に実行され、プログラマブルロジックデバイス上で部分的に実行される中央プロセッシングユニットと、該中央プロセッシングユニットに結合されたプログラマブルロジックとを備え、該プログラマブルロジックは、該所与のアプリケーションを処理するために該コンピュータシステムの能力を最適化するように再構成可能である、請求項１１に記載のシステム。
【請求項１５】
前記所与のアプリケーションは、複数の機能を含み、前記プログラマブルロジックリソースは、該複数の機能を実行するように配分されている、請求項１１に記載のシステム。
【請求項１６】
前記プログラマブルロジックリソースの配分は、リソースライブラリによって特定された前記再構成可能なコンピュータのリソースの拘束に基づいて実行される、請求項１１に記載のシステム。
【請求項１７】
前記配分は、ランタイム中に実行される、請求項１６に記載のシステム。
【請求項１８】
前記リソースライブラリは、前記プログラマブルロジックリソースの特性を特定する、請求項１１に記載のシステム。
【請求項１９】
前記所与のアプリケーションは、複数の機能を含み、前記配分を行うことは、該複数の機能をソフトウェア機能およびハードウェア機能に分割する手段を含む、請求項１１に記載のシステム。
【請求項２０】
前記ハードウェア機能に分割された前記アプリケーションの機能は、前記プログラマブルロジックリソースによって実行される、請求項１９に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、プログラマブルロジックデバイス技術に係り、より具体的には、システム
の能力を高められるように最適化して与えられたアプリケーションを実施するようプログ
ラマブルロジックが再構成されるコンピュータシステムに関する。
【背景技術】
【０００２】
従来のコンピュータ構造における唯一のプログラマブル要素はマイクロプロセッサであ
る。マイクロプロセッサは特定のアプリケーションに対応してカスタマイズすることがで
きない固定的な命令セットをもって構成されている。マイクロプロセッサは、アプリケー
ションのいずれのソフトウェア実行機能をも仮想的に実行させることができる点において
柔軟である。しかしながら、所与の機能の実行速度は、マイクロプロセッサ上において実
行すると一般的に低下する。これは、ソフトウェアで実行される機能はマイクロプロセッ
サの一般命令セットを使用するにはかなり複雑なものであるためである。
【０００３】
従来のコンピュータ構造によれば、ソフトウェアは通常限られた範囲のプラットフォー
ム上でのみ動作する。アプリケーション技術者が所与のマイクロプロセッサ上で動作する
ようにアプリケーションを作成することを決定した場合、アプリケーション技術者が使用
することができる命令セットはマイクロプロセッサ上に永久的に常駐するものの１つとし
て限定される。従ってアプリケーション技術者は、アプリケーションがハードウェアプラ
ットフォームに適しているか、またはソフトウェアプラットフォームに適しているかを選
択する必要がある。ハードウェアに基づいたシステムが非柔軟かつ非効率的であるためし
ばしばソフトウェアプラットフォームが好まれるが、多くの場合において、マイクロプロ
セッサ上に常駐する一般命令セットが特定のタイプのアプリケーションソフトウェアに対
して不充分な性能をもたらす。例えば、グラフィックスを多用するアプリケーションは、
通常例えば３Ｄ処理等のアプリケーションのうちの特定のグラフィック要素に特別に適し
たハードウェアを必要とする。ハードウェアプラットフォーム用のプログラミングに関す
る複雑性を回避するため技術者はソフトウェアに頼るが、これによってアプリケーション
の速度が大幅に低下する危険性がある。
【０００４】
最近、プログラマブルロジックデバイスに基づいた再構成可能なコンピュータの概念が
提案された。この種のシステムは、例えば、欧州特許第Ａ−０８０１３５１号公報（イン
タナショナルコンピュータリミテッド）に記載されており、これは再構成可能な回路を有
する内蔵周辺機器コントローラを開示している。この種のシステムは、さらに国際特許出
願第ＷＯ９４／１０６２７号公報（ギガオペレーションズコーポレーション）にも記載さ
れており、これは再構成可能な回路を有する分散プロセッシングユニットを開示している
。“プログラマブルハードウェアデバイスソフトウェアアクセレーション”（エドワード
・Ｍ・Ｄ氏等によるＩＥＥ会報：コンピュータおよびデジタル技術、ＧＢ、ＩＥＥ、１９
９６年第１４３刊第１号、第５５−６３頁、ＸＰ０００５５４８２０号、ＩＳＳＮ：１３
５０−２３８７）および米国特許第５６８４９８４号公報には、ハードウェアに基づいた
機能を実行するために使用されるプログラマブルハードウェアが開示されている。再構成
可能なコンピュータの目的は、カスタマイズすることができるハードウェアを使用して並
行性ならびに高速実行時間を提供することによって従来のコンピュータより性能を向上さ
せることである。プログラマブルロジックデバイスを使用することによって柔軟性を増加
させることができ、これはこの種のプログラマブルロジックデバイスがデバイス内に新し
い構成データをロードすることによって再構成し得るためである。このことにより再構成
可能なコンピュータにおいて、従来のコンピュータのような単一の命令セットではなく多
数の命令セットを付加することができる。コンピュータが再構成可能なロジックを使用す
る場合、一定数のハードウェアを使用してより多くの機能を実行することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】欧州特許第Ａ−０８０１３５１号公報
【特許文献２】国際特許出願第ＷＯ９４／１０６２７号公報
【特許文献３】米国特許第５６８４９８４号公報
【非特許文献】
【０００６】
【非特許文献１】“プログラマブルハードウェアデバイスソフトウェアアクセレーション”（エドワード・Ｍ・Ｄ氏等によるＩＥＥ会報：コンピュータおよびデジタル技術、ＧＢ、ＩＥＥ、１９９６年第１４３刊第１号、第５５−６３頁、ＸＰ０００５５４８２０号、ＩＳＳＮ：１３５０−２３８７）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、与えられたアプリケーションを処理するコンピュータの能力を最適化
するよう再プログラムすることができるプログラマブルロジックデバイスに基づいた、改
善された再構成可能なコンピュータを提供することである。
【課題を解決するための手段】
【０００８】
本発明のこれらおよびその他の対象は、本発明の原理に従ってプログラマブルロジック
に基づいた再構成可能なコンピュータシステムを提供することによって解決される。
【０００９】
再構成可能なコンピュータのアプリケーションを開発しているアプリケーション技術者
は、そのコンピュータ上でどのリソースが使用可能であるかについて配慮する必要はない
。単一のプログラマブルロジックデバイスのサイズまたはプログラマブルロジックデバイ
スの集合に基づいたハードウェア集約が使用される。アプリケーションがコンパイルされ
ると、ハードウェア内で実行されるアプリケーションの機能は、プログラマブルロジック
デバイスと同じサイズかまたはこれより小さいサイズの、構成データを含むブロックに分
割される。
【００１０】
再構成可能なコンピュータシステムは、モジュール式かつ拡張可能である。より多くの
ハードウェアリソースが追加された場合、システムの性能が向上する。増強された性能の
利点を得るためにアプリケーションを再度コンパイルする必要はない。
【００１１】
ある実行時間中において使用可能なリソースに基づいて、どの手段が動作するかを選択
するために仮想のコンピュータオペレーティングシステムを使用する。アプリケーション
技術者が高レベルの言語を使用してプログラマブルロジックリソースを使用する再構成可
能なコンピュータシステム上で実行することができるアプリケーションのためのハードウ
ェア手段およびソフトウェア手段の両方を開発することを可能にするソフトウェア開発ツ
ールを提供することができる。これらのツールは関数からなるシステム設計言語によって
書かれた特性を自動的に分割しソフトウェア機能またはハードウェア機能に割り当てる分
割手段を備えることができる。ソフトウェア機能およびハードウェア機能は、スレッドな
らびにプログラマブルロジックリソース構成データにそれぞれコンパイルすることができ
る。これらのスレッドならびに構成データは、アプリケーションを実行するために実行時
間中において仮想コンピュータオペレーティングシステムによって使用することができる
。
【００１２】
再構成可能なコンピュータシステムは、アプリケーション技術者に対して１つのアプリ
ケーションのための性能要件を特定するメカニズムを提供する。例えば、グラフィックス
アプリケーションは、単位時間にディスプレイスクリーン上に描写される多辺形の数に応
じて特定の処理量を必要とする。秒当りに百万の多辺形を描写する必要がある場合、例え
ば、アプリケーション技術者は、仮想コンピュータオペレーティングシステムに対して、
多辺形を描写する機能が１μｓ以内のその動作を完了させる必要があることを特定するこ
とができる。
【００１３】
仮想コンピュータオペレーティングシステムは、このシステムを使用して動作するアプ
リケーションの性能（ならびに個々の機能）をモニタする能力と、特定のアプリケーショ
ンおよび個々の機能に対してより多くのリソースを再配分して性能要件を満たすことを保
持する能力を備えている。仮想コンピュータオペレーティングシステムは、特定の機能を
実行する際においてシステムの能力に従ってこの機能をソフトウェアバージョンで実行す
るかまたはハードウェアバージョンで実行するかを決定することもできる。例えば、別の
集中的な演算を要するアプリケーションを実行している際に多辺形描写機能を同時に実行
することがスケジュールされた場合、仮想コンピュータオペレーティングシステムによっ
て実行される動的な構成が、いつリソースの配分を決定するか、およびソフトウェアバー
ジョンの多辺形描写機能を使用するかまたはハードウェアバージョンの多辺形描写機能を
使用するかを考慮することができる。
【００１４】
プログラマブルロジックリソースの中からアプリケーションの機能を配分する仮想コン
ピュータオペレーティングシステムが提供される。仮想コンピュータオペレーティングシ
ステムは、仮想コンピュータ核サービス要素を含むことができる。仮想コンピュータ核サ
ービス要素は仮想ロジックリソースマネージャを含む多様なリソースマネージャを含むこ
とができる。
【００１５】
実行時間中、特定の再構成可能なコンピュータシステムが仮想ロジック能力を伴う仮想
オペレーティングシステムを有する場合、仮想ロジックマネージャはプログラマブルロジ
ックリソースと二次記憶デバイスとの間におけるプログラマブルロジック構成データおよ
びアプリケーション状態情報の交換を制御することができる。このことによって限られた
リソースしか持たない再構成可能なコンピュータシステムにおいて複雑なアプリケーショ
ンを実行することが可能になる。
【００１６】
本発明のその他の詳細、特徴、ならびに種々の利点は、添付図面を参照しながら以下に
記述する好適な実施例の詳細な説明によって明らかにされる。
【図面の簡単な説明】
【００１７】
【図１】本発明に係る説明的な再構成可能なコンピュータシステムを示すブロック線図である。
【図２】本発明に係る再構成可能なコンピュータのブートプロセス内に含まれる代表的なステップを示すフローチャートである。
【図３】本発明に係る再構成可能なコンピュータの代表的なオペレーティングシステム核サービスを示すブロック線図である。
【図４】本発明に係る再構成可能なコンピュータ内へ機能をロードするために仮想コンピュータオペレーティングシステムによって使用される代表的なステップのフローチャートである。
【図５Ａ】本発明に従って、仮想コンピュータオペレーティングシステムがユニットハードウェアに対して設計されたアプリケーションをどのように使用し、コンピュータシステム内の１つまたは複数のプログラマブルロジックリソースをアプリケーションの機能に対してどのように配分するかを示す概略図である。
【図５Ｂ】本発明に従ってプログラマブルロジックリソースがどのように複数の機能に対して配分されるかを示す概略図である。
【図６】本発明に係る再構成可能なコンピュータの代表的なソフトウェア開発の流れを示すブロック線図である。
【図７】本発明に係る再構成可能なコンピュータのための単純化された代表的なソフトウェア開発の流れを示すブロック線図である。
【発明を実施するための形態】
【００１８】
図１において、本発明に係る再構成可能なコンピュータシステムの全体的な構造が概略
図として示されている。再構成可能なコンピュータシステム５内のハードウェアリソース
は、プログラマブルロジックデバイス内で実行可能な中央演算装置（ＣＰＵ）１６、実在
のマイクロプロセッサ、またはこれらの要素の組み合わせと、メモリ１２と、入力／出力
（Ｉ／Ｏ）デバイス１８（プログラマブルロジックデバイスまたはその他の適宜なデバイ
スに基づくものとし得る）と、相互接続ネットワーク２２とからなる。
【００１９】
プログラマブルロジックデバイスは、通常プログラマブルロジック領域、ルーティング
構造、入力および出力領域、メモリ領域、ならびに構成記憶装置（すなわちプログラマブ
ルロジック領域内のロジック要素を構成するために使用される構成データを記憶するため
のメモリ）のアレーを備えている。プログラマブルロジックデバイスによって実行される
ロジック機能は、構成記憶装置内に蓄積された構成データ、構成記憶装置からロジック領
域、ルーティング構造、入力および出力領域、ならびにメモリ領域への接続によって決定
される。構成記憶装置は、例えば、実質的に無限回書き込むことができるスタティックＲ
ＡＭに基づいたものとすることができる。他方、消去可能なプログラマブルＲＯＭデバイ
ス等のプログラマブルロジックデバイスの外部のデバイスを、プログラマブルロジックデ
バイスの内部スタティックＲＡＭに代えて構成記憶装置として使用することもできる。必
要に応じて、実質的に回数を書き込むことができるその他のいずれかのメモリまたは記録
デバイスを使用することができる。従って、プログラマブルロジックデバイスによって実
行されるロジック機能は、無数回にわたって回路内で変更することができる。好適なプロ
グラマブルロジックデバイスの一例として、カリフォルニア州サンノゼ市アルテラ社によ
るフレックスＥＰＦ１０Ｋ５０デバイスが挙げられる。この型式のプログラマブルロジッ
クデバイスは単に例示的なものである。必要に応じて、その他の適宜な型式のプログラマ
ブルロジックデバイスをシステム５内において使用することができる。必要であれば、プ
ログラマブルロジックデバイスは１つまたは複数の構成記憶装置の部分的な再構成を補助
することができる。
【００２０】
不揮発ＲＡＭ１０は、初期化情報を記憶するために使用することができる。再構成可能
なコンピュータシステムに初めて電源が付加された際、コンピュータを初期化するために
初期化情報を使用することができる。このプロセスは“ブートストラッピング”として知
られている。
【００２１】
演算に使用されるメモリデバイスは、ＲＡＭデバイス１２とすることができる。これは
、スタティックまたはダイナミック集積回路メモリ技術によって形成することができる。
スタティックまたはダイナミックメモリ技術の選択は、このメモリによって実行されるこ
とを必要とする演算機能に基づいて決定することができる。スタティックＲＡＭデバイス
はダイナミックＲＡＭに比べて高速なアクセス時間を有するが、記録セルごとにより多く
のトランジスタを使用する上に、同等な記録密度でもより高い製造コストを要する。所定
の演算機能に対する好適なメモリ技術の決定において、アクセス時間、密度、ならびにコ
ストの組み合わせが要素となる。
【００２２】
相互接続ネットワーク２２は、それぞれの物理的リソースを結合するワイヤ（例えば、
バス）として形成される。相互接続ネットワーク技術は、位相幾何を動的に再構成するこ
とができるプログラマブルロジックデバイスまたはプログラマブル相互接続デバイスを使
用して形成することができる。この技術は、特定の演算機能に対して最適化される。考え
られるネットワーク位相幾何の例としては、メッシュ、全または部分クロスバー、小集団
、ハイパーキューブ、分散または共有メモリ階層構造等が挙げられる。
【００２３】
Ｉ／Ｏ接続２０は、再構成可能な演算アレーをキーボード、光学ディスプレイ、等の外
部機器、ハードディスクドライブ等の大量記憶装置に結合するか、または他の再構成可能
または再構成不可能なコンピュータシステムを含んだコンピュータネットワークに接続す
るワイヤによって形成することができる。
【００２４】
必要であれば、プログラマブルロジックデバイスは、ロジックデバイス１４に対する組
み合わせあるいは連続ロジック機能か、マイクロプロセッサ１６に対するマイクロプロセ
ッサ機能か、またはＩ／Ｏインタフェース１８に対するＩ／Ｏ機能を実行するように使用
することができる。これらの機能のうちのどれか、例えばマイクロプロセッサ機能は、必
要に応じて固定されたハードウェアによって実行することができる。
【００２５】
この種のシステムの拡張は、より多くのプログラマブルロジックデバイスの追加を含む
ことができる。システムにプログラマブルロジックデバイスを追加するに従って、処理能
力が増加する。拡張性およびモジュール性によってプログラマブルロジックデバイスリソ
ースの増加が可能となり、結果としてシステム能力の増加がもたらされる。
【００２６】
メモリ１２は、アプリケーションならびにシステムプログラムおよびデータを実行する
ためのメモリ階層構造を補助する。アプリケーションおよびシステムプログラムは、マイ
クロプロセッサコードおよびプログラマブルロジックデバイス構成データを含むことがで
きる。
【００２７】
プログラマブルロジックデバイスは、アプリケーションの継続中にのみ必要とされるア
プリケーション固有のＩ／Ｏデバイス１８を形成するよう構成することができる。この種
のデバイスは、イーザネットプロトコル、スモールコンピュータシステムズインタフェー
ス（ＳＣＳＩ）プロトコル、周辺機器相互接続（ＰＣＩ）プロトコル、ビデオドライバプ
ロトコル等のプロトコルを含むことができる。
【００２８】
相互接続ネットワーク２２は以下の機能を提供するために使用することができ、それら
は：プログラマブルロジックデバイス構成バス、アプリケーションメモリバス、およびＩ
／Ｏバスである。各バスは独立して機能することができる。プログラマブルロジック構成
バスは、システム内において各プログラマブルロジックデバイスを形成するために使用す
ることができる。プログラマブルロジックデバイス構成アドレッシングモードに従って、
このデータはプログラマブルロジックデバイスのグループまたは個別のプログラマブルロ
ジックデバイスに同時に伝送することができる。アプリケーションメモリバスは、システ
ムがプログラマブルロジックデバイスのアレーとともに共有または分散メモリシステムを
形成することを可能にする。Ｉ／Ｏバスはプログラマブルロジックデバイスを外部のＩ／
Ｏデバイスに接続することを可能にする。
【００２９】
不揮発メモリデバイス１０内の情報は、図２に示されているようにシステムをブートス
トラップするために使用される。ステップ３０においてシステムに電源が投入されると、
演算に使用されるプログラマブルロジックデバイスおよびＲＡＭ１２はいずれも前回の構
成からの情報を維持しない。不揮発メモリ１０内に記録された情報の目的は、ブートスト
ラップマネージャをロードすることである（ステップ）ブートストラップマネージャは、
続いてステップ３４においてベーシックＩ／Ｏサービス（ＢＩＯＳ）をロードし、ステッ
プ３６においてパワーオン自己検査診断プログラムをロードおよび実行し、ステップ３８
においてオペレーティングシステム核をロードおよび実行することができる。
【００３０】
不揮発メモリ１０内に記録されたブートストラップインストラクションは、ステップ３
６中において演算リソース上で実行することができる。このリソースは専用マイクロプロ
セッサ、マイクロプロセッサとして構成されたプログラマブルロジックデバイス、マイク
ロプロセッサと部分的にマイクロプロセッサとして構成されたプログラマブルロジックデ
バイスとの組み合わせ、またはプログラマブルロジックデバイスロジック回路とすること
ができる。リソースが専用のマイクロプロセッサである場合、不揮発メモリ１０は単にブ
ートストラッププロセスを実行するために必要とされるマイクロプロセッサインストラク
ションのみを含んでいる。プログラマブルロジックデバイスをマイクロプロセッサとして
構成する必要がある場合、不揮発メモリ１０はプログラマブルロジックデバイス構成デー
タならびにマイクロプロセッサインストラクションを含むことができる。その他の場合、
不揮発メモリ１０はロジック回路のためのプログラマブルロジックデバイス構成データを
含むことができ、これはブートストラッププロセスを実行するために追加的なプログラム
インストラクション必要とするものかあるいは必要としないもののいずれでも可能である
。
【００３１】
最終的なブートストラッププロセスはオペレーティングシステム核をロードすることで
ある。このローディングプロセスはプログラマブルロジックデバイスを使用して実行され
るマイクロプロセッサのインストラクションのローディングを含むか、またはプログラマ
ブルロジックデバイスに対する構成のローディングを含むことができる。いずれの構成（
マイクロプロセッサおよびインストラクション、またはインストラクションを伴っている
かあるいは伴わないロジック回路）を使用しても、オペレーティングシステムは仮想コン
ピュータオペレーティングシステム（ＶＣ−ＯＳ）と呼称することができる。
【００３２】
仮想コンピュータオペレーティングシステムの典型的な要素が図３に示されている。図
３の仮想コンピュータオペレーティングシステム４０は、従来のオペレーティングシステ
ムがランタイムマネージメントに関して提供していた基本的なサービスを提供することが
できる。加えて、仮想コンピュータオペレーティングシステムは、プログラマブルロジッ
クの使用に関してシステム５のサービスを補助する。
【００３３】
仮想コンピュータオペレーティングシステムは、与えられたアプリケーションの機能が
実行されることを保証するランタイムマネージメントツールを含んでいる。例えば、ラン
タイムマネージメント機能は、システム設計レベルで特定された機能およびタイミング条
件が満たされていることを保証する。
【００３４】
例えば、マイクロソフトウィンドウズ（登録商標）ＮＴ等の従来のオペレーティングシ
ステムは、従来のコンピュータシステムにおいてランタイム中に使用可能なリソース上に
おいて実行される機能をスケジューリングする。この種の従来のコンピュータシステム内
のリソースは、アプリケーションプログラムの要求ならびにリソースの使用可能性に基づ
いてランタイム中に動的に再配分される。各リソースは、物理メモリの再配分を行う仮想
メモリマネージャ等のリソースマネージャを備える。従来のオペレーティングシステムに
おける最も一般的なリソースマネージャは、ファイルシステムマネージャ、グラフィック
スマネージャ、Ｉ／Ｏマネージャ（大容量記録アクセスまたはキーボードあるいはマウス
等のシンプルＩ／Ｏデバイスを操作するため）、ネットワークマネージャ、および仮想メ
モリマネージャである。
【００３５】
本発明によれば、仮想コンピュータオペレーティングシステム４０は、仮想コンピュー
タオペレーティングシステム４０とこの仮想コンピュータオペレーティングシステム４０
のために書かれたアプリケーションとの間のインタフェースを提供するアプリケーション
プログラムインタフェース４４を備えている。仮想コンピュータオペレーティングシステ
ム４０は、さらにリソースマネージメント機能を提供する核サービス４２を含んでいる。
システム内の各サービスはリソースマネージャを有することができる。例えば、ファイル
リソースはファイルシステムマネージャ４６によって操作することができる。グラフィッ
クスリソースはグラフィックスマネージャ４７によって操作し、Ｉ／ＯリソースはＩ／Ｏ
マネージャ４８によって操作し、ネットワークリソースはネットワークマネージャマネー
ジャ５０によって操作し、仮想メモリリソースは仮想メモリマネージャ５２によって操作
することができる。再構成可能なコンピュータシステムは仮想ロジックを有することがで
き、これは仮想ロジックマネージャ５４によって管理することができ、この仮想ロジック
マネージャはアプリケーションによって形成されシステム５内の限られたプログラマブル
ロジックリソースにアクセスする要求を処理するものである。
【００３６】
従来のオペレーティングシステムは、ＲＡＭの制限を克服するために仮想メモリに依存
する。仮想メモリは、ランタイムデータを一時的に保存するために二次記憶装置（ハード
ディスク等）を使用することができ、そうでない場合このデータは一次記憶装置（ＲＡＭ
等）に記録される。アプリケーションによって機能およびデータが要求されると、オペレ
ーティングシステムは要求されたデータがその時点で仮想メモリ内に記録されているかど
うかを判断し、もし記録されている場合、そのデータを物理メモリ内にある他のアプリケ
ーションのためのデータをその時点で仮想メモリから要求されている機能およびデータに
置き換える。
【００３７】
しかしながら、本発明に係る仮想ロジックマネージャは、プログラマブルロジックデバ
イスのランタイム配分を行うことができる。仮想ロジックマネージャは、多様なアプリケ
ーションが要求するプログラマブルロジック内で実行される機能のランタイム要件を満た
すものである。１つのアプリケーションは、要求を処理するために存在するプログラマブ
ルロジックデバイスを使用して処理される以上の機能を要求することがあり得る。従って
、仮想ロジックマネージャは、プログラマブルロジック内で実行される機能のランタイム
交換を管理する必要がある。
【００３８】
従来の仮想メモリマネージャは、比較的少ない量の物理メモリを比較的大量の論理メモ
リとしてアプリケーションに対して提供していた。これは、物理メモリ内外のメモリペー
ジを二次記憶装置（通常はローカルハードディスク）に対して（またはここから）ランタ
イム交換することによって達成される。本発明に係る仮想ロジックマネージャ５４を使用
すれば、比較的少ない量の物理プログラマブルロジックデバイスをアプリケーションに対
しては比較的大量の論理プログラマブルロジックデバイスとして提供することができる。
これは、仮想ロジックマネージャ５４を使用してプログラマブルロジックデバイス構成メ
モリ（すなわち、構成ストア）内外のプログラマブルロジックデバイス構成データおよび
状態情報を二次記憶装置（通常ローカルハードディスクドライブ）に対して（またはここ
から）ランタイム交換することを実施することによって達成される。
【００３９】
図４には、システム内で実行する機能をロードするプロセスが示されている。このプロ
セスは、機能が実行される時間に使用される最適の機能手段（ソフトウェアまたはハード
ウェア）を選択するために使用される。
【００４０】
使用可能なシステムのハードウェア処理バンド幅ならびに使用可能なシステムのソフト
ウェア処理バンド幅がステップ１５０において決定される。ソフトウェア処理バンド幅は
、システム内の全てのマイクロプロセッサが休止中で機能を実行していない時間の総量か
ら算出される。ハードウェア処理バンド幅は、システム内の非使用のプログラマブルロジ
ックリソースと使用されているプログラマブルロジックリソースがデータを処理していな
い時間の総量とに基づいて計算される。
【００４１】
機能のために必要とされるハードウェア処理バンド幅ならびに機能のために必要とされ
るソフトウェア処理バンド幅は、ステップ１５２において決定される。これらの要求は、
アプリケーション技術者によって絶対要求として特定されるか、または前記の実行される
機能に並んで付加された追加的な小機能を実行する際のシステムの性能に基づいて特定す
ることができる。この小機能はステップ１５２で実施することができるとともにシステム
の性能を測定することができる。
【００４２】
ステップ１５４において、要求されるソフトウェア処理バンド幅がシステム内で使用可
能なバンド幅より小さいかどうかが判断される。要求されるソフトウェア処理バンド幅が
システム内で使用可能なバンド幅よりも小さい場合、ソフトウェア手段がシステムにロー
ドされステップ１６０においてマイクロプロセッサ上で実行される。ソフトウェア手段が
ハードウェア手段よりも少ないシステムリソースを使用するため、この選択がなされる。
【００４３】
ソフトウェア処理バンド幅が適正でない場合、ステップ１５６においてハードウェア手
段が評価される。使用可能なハードウェアバンド幅が許容可能である場合、ステップ１６
２において機能がシステム上にロードされてプログラマブルロジックリソース上で直接的
に実行される。ステップ１５６において、使用可能なハードウェアのバンド幅が許容不可
能であると判断され、さらにステップ１５８において性能要求が“ハード”でありつまり
性能要求を満たす必要がある場合、ユーザに対してエラーメッセージが提供されステップ
１６４において機能（およびその親機能）のロードが中止される。要求が“ハード”でな
い場合、ステップ１６２において機能がロードされ、低減された性能レベルで実行される
。
【００４４】
いずれかの機能手段がシステム内にロードされた後（どの機能が優先度が低いものであ
りこの優先度の低い機能を必要に応じて除去するかどうかを決定するために通常の手段を
使用し）、システム内の機能の性能がステップ１６６でモニタされる。バンド幅を処理す
るシステムの機能に対して与えられた優先度は、要求されるバンド幅と実現される実際の
バンド幅との差に比例する。
【００４５】
優先度マネージメントプロセスによってリソース配分に対して新しい機能がスケジュー
リングされると、仮想コンピュータオペレーティングシステムのリソース再配分ルーチン
によって実施される第１のステップは、機能の拘束を満たすことができるリソースが存在
するかどうかを判断することである。このようなリソースが存在する場合、このリソース
が前記機能に対して配分される。存在しない場合、物理リソースのプール内に存在する最
適の候補が適宜な代替法則を使用して検索される。例えば、あるアプリケーションの所定
の機能を実行するために再構成することが可能なプログラマブルロジックリソースが不充
分であると判断された場合、仮想コンピュータオペレーティングシステムは再構成が不要
なハードウェアリソース（例えば、専用マイクロプロセッサまたはＣＰＵとして動作する
よう構成されたプログラマブルロジックデバイス）を使用して所与の機能を実行し得るこ
とを保証するために使用することができる。仮想コンピュータオペレーティングシステム
は、マイクロプロセッサ上で機能を実行する前に適正なソフトウェアバージョンの機能が
アプリケーション技術者によって提供されているかどうかを保証することができる。
【００４６】
機能の拘束に従って、適宜な置換法則が使用され、これはファーストインファーストア
ウト、ラストリーセントリユースド、またはラストフリークェントリユースドを含んでい
る。ランタイムマネージメントシステムがリアルタイムインタラプト処理プロセス等の優
先度の高い機能を検出した際、極端なケースとして１番目の最適なリソースのオンデマン
ド交換があり得る。
【００４７】
リソース配分およびスケジューリングに関連して、従来のコンピュータ構造のオペレー
ティングシステムによるランタイムリソースマネージメントは、ＣＰＵスケジューリング
のための種々の技術を含んでいる。ワンバイワンベーシック上のコンピュータシステム操
作アプリケーション（ならびに同じアプリケーション下の個々の機能）を有することは極
めて非効率的となり得る。与えられたいずれかの時間に処理される与えられたいずれかの
時間に処理されるタスクに応じて、いくつかのリソースが拘束され、一方その他のリソー
スはアイドルとなり得る。結果は極めて遅いコンピュータとなる。これに対応して、従来
のオペレーティングシステムの殆どにおいては徐々にＣＰＵスケジューリングのコンセプ
トが適用されるようになってきた。
【００４８】
従来のコンピュータシステムにおけるＣＰＵスケジューリングは、リソースを配分しシ
ステムによって処理される全ての機能の順序がスケジューリングされる。ＣＰＵスケジュ
ーリングの目的は、安定したマルチタスク環境を形成することである。この環境は、優先
度、Ｉ／Ｏ遅延による機能停止、または各機能を処理する順序を決定付けるために使用さ
れるその他の要因等の各要因の組み合わせに基づいてＣＰＵリソースをアルゴリズム的に
配分することによって形成される。例えば、マイクロプロセッサがユーザの入力を待つ点
に到達している機能を処理する場合、従来のオペレーティングシステムのＣＰＵスケジュ
ーリング特性は、ユーザの入力が可能になるまでの間マイクロプロセッサのリソース（同
様に他の使用可能なシステムリソース）を使用する可能性のある他の機能を提供すること
ができる。ユーザの入力が可能になった際、最初の機能がシステム内で休止状態になって
いた際に放棄していたリソースを再び使用する。
【００４９】
本発明によれば、１つまたは複数のマイクロプロセッサ上においてプログラマブルロジ
ックデバイスが完全または部分的に構成される再構成可能なコンピュータシステムにおい
て、スケジューリングシステムの機能は従来のＣＰＵスケジューリングシステムと比べて
いくらか異なった作用をもたらす。従来のＣＰＵスケジューリングはマイクロプロセッサ
リソースを各機能に対して配分し、プログラマブルロジックスケジューリングはプログラ
マブルロジックリソース（そのうちのいくつかとすることもできる）を各機能に配分する
。プログラマブルロジックリソースはマイクロプロセッサとしてプログラムする必要はな
いが、所要の機能、例えばＩ／Ｏ機能、グラフィックス機能、ネットワーク機能等を実行
するようにプログラムすることができる。再構成可能なコンピュータのオペレーティング
システム内のこの種の特徴の目的は、複数グループのプログラマブルロジックリソース中
において多様なタスクを同時に処理するタスクを管理することを補助することである。他
方、従来のコンピュータのオペレーティングシステムにおいて、ＣＰＵスケジューリング
能力の第一の目的は、与えられたある時点において能動である種々のタスクによって高い
処理能力が要求されるために生じるマイクロプロセッサの停止を削減することである。
【００５０】
再構成可能なコンピュータに対する典型的なスケジューリングは、プログラマブルロジ
ックリソースを各アプリケーション機能に配分することができるタイムマルチプレクシン
グを使用することができる。このことは、予め設定された時間間隔における異なった機能
間の切換えを含むことができる。重要な例外は、リアルタイムインタラプトとＩ／Ｏ機能
である。
【００５１】
再構成可能なコンピュータシステムにおいてリソースが休止状態になりすぐに配分され
る機能が１つもスケジューリングされていない場合、機能先取りが、機能が要求される前
にプログラマブルリソースを構成データとともにロードし得るようにするためのプログラ
マブルロジックリソース構成オーバヘッドに関連する時間コストを最小化することを補助
する。
【００５２】
プログラマブルロジックデバイスをロードすることに関連する時間コストは、現在市販
されているプログラマブルロジックデバイスにおいてミリ秒の単位である。必要であれば
、プログラマブルロジックデバイスを構成するために必要とされる時間は、増加されたパ
イプラインおよび並列性をデバイス上において使用することによって縮小（例えば、ナノ
秒の単位まで）することができる。
【００５３】
従って、一群のプログラマブルロジックリソースに基づいた再構成可能なコンピュータ
システムは、システム内で使用することができるプログラマブルロジックの数が比較的大
きいため、比較的大きな処理能力を備えると言う利点を有する。再構成可能なシステムに
おいて、より多くの処理能力が必要とされる場合、単に相互接続ネットワーク上により多
くのプログラマブルロジックデバイスを追加すれば良い。システムにより多くのプログラ
マブルロジックデバイスを追加した後アプリケーションを再度コンパイルする必要はなく
、これはランタイムマネージャが新しいハードウェアを自動的に検出してランタイム実行
能力の中に組み込むからである。これらのデバイスの全てが仮想コンピュータオペレーテ
ィングシステムを使用して制御および監視される。
【００５４】
ソフトウェア設計者によって設定された最小および最大機能実行目標は、リソース配分
に対してスケジューリングされた次の機能を決定することができる。加えて、その時点で
実行している機能の優先度もスケジューリングされる次の機能の決定に使用される。
【００５５】
本発明の別の特徴は、プログラマブルロジックデバイスのデフラグメント能力である。
従来のコンピュータにおいて、ハードドライブ等の記憶装置はドライブ上のリソースが継
続的に配分および消去されることによって生じる問題を防止するためにデフラグメントす
ることが可能であった。従来のハードドライブ上の消去されたスペースは、連続する大き
なスペースを必要とする機能に対して再配分するために充分なスペースを有してないこと
があり得る。本発明によれば、単一のプログラマブルロジックデバイスの部分構成をデフ
ラグメントするためにプログラマブルロジックデフラグメンテーションを使用することが
できる。これによって、予め配分された多数の小さなプログラマブルロジックの領域を使
用可能なプログラマブルロジックのより大きな稼動領域を形成するために再配分すること
が可能になる。このことは、プログラマブルロジックの多様な部分への特定の各スイッチ
に対して再構成データを再配分して所要のプログラマブルロジックデバイス機能を提供す
ることを含んでいる。
【００５６】
本発明の別の特徴は、ソフトウェア開発に関するものである。ソフトウェア開発プロセ
スは、演算システムを使用する重要な部分である。複雑な機能を実行するとともにユーザ
が演算システムと相互交信するための複雑なインタフェースを形成することが重要である
。最も一般的な開発ツールは、ＪＡＶＡ（登録商標）、Ｃ＋＋、ＡＤＡ、ＬＩＳＰ、ＣＯ
ＢＯＬ、ＶＩＳＵＡＬ  ＢＡＣＩＣ等の高級プログラム言語を含んでいる。ソフトウェア
開発プロセス中における一貫性を保持するため、再構成可能なコンピュータシステムに対
する高級言語は、従来の高級プログラミング言語の原理を使用して設計されている。
【００５７】
アプリケーションは、通常複数の機能を備えている。例えば、グラフィックを多用する
アプリケーションは、ある機能をレンダリングサーフェイスのために使用し、その他の機
能を光線追跡のために使用することができる。仮想コンピュータオペレーティングシステ
ムは、プログラマブルロジックデバイスリソースをアプリケーションの機能に対して配分
する。
【００５８】
ユニットハードウェア概念が使用される。すなわち、アプリケーションエンジニアは、
そのアプリケーションを実行するいずれかの特定のシステムがいくつのプログラマブルロ
ジックデバイスリソースを有しているかを考慮する必要はない。むしろ、少なくとも１つ
のプログラマブルロジックデバイスの最小リソース要求に従って、全てのリソースを使用
可能とする概念が形成される。
【００５９】
このことは、図５Ａに示されている。ハードウェア機能１８１はユニットハードウェア
概念（すなわち、このアプリケーションに対するハードウェア描写言語は、ハードウェア
１８２のユニットとして示されているプログラマブルロジックリソースまたはプログラマ
ブルロジックリソースの集合体内で実行される構成データのブロックにコンパイルされる
と仮定する）に基づいてＨＤＬコンパイラ１８０によってコンパイルされる。ユニットハ
ードウェア１８２は、例えば、単一のプログラマブルロジックデバイスまたは単一のプロ
グラマブルロジックデバイスの一部分とすることができる。ＨＤＬコンパイラ１８０は、
構成データを伴ったＶＣ−ＯＳ１８４を構成データのブロックの形式で提供し、ここで各
ブロックはユニットハードウェア１８２に適合するものである。ＶＣ−ＯＳ１８４は必要
に応じてプログラマブルロジックデバイスリソースを前記のブロック（これらが機能を形
成し、さらにこれがアプリケーションを形成する）に配分する。
【００６０】
図５Ａの例において、ＶＣ−ＯＳ１８４はアプリケーションのブロック１に配分された
プログラマブルロジックリソース１８６を有し、アプリケーションのブロック２に配分さ
れたプログラマブルロジックリソース１８８を有し、・・・アプリケーションのブロック
ｎに配分されたプログラマブルロジックリソース１９０を有する。ロジックリソース１８
０，１８８，および１９０等のロジックリソースは、それぞれ単一のプログラマブルロジ
ックデバイスに基づくか、それぞれプログラマブルロジックデバイスの一部分に基づくか
、それぞれそのようなデバイス構成組み合わせに基づくか、またはそれぞれ他の好適なロ
ジックリソースに基づくものとすることができる。配分されるリソースはシステム毎ある
いはあるシステムにおいてもランタイム毎に変化することができるが、ＨＤＬコンパイラ
１８０は不変のユニットハードウェア概念に基づいてアプリケーションをコンパイルする
ことができる。仮想ロジックマネージャは、特定のプログラマブルロジックリソースが限
られている場合、その中の構成データのブロックを交換することができる。さらに、図５
Ｂに示されているように、ＶＣ−ＯＳは１つのプログラマブルロジックデバイスリソース
を複数の構成データのブロックに配分することができる。
【００６１】
図６には、高レベルの設計仕様またはアルゴリズムのコンパイル、ならびに再構成可能
なハードウェア構造上での実行が詳細に示されている。仕様（アルゴリズム）７０、拘束
のセット７４、およびリソースライブラリ７６がソフトウェア開発ツール１９２上に入力
として提供される。仕様は、システム設計言語で書くことができる。仕様において、アプ
リケーション技術者はシステム設計言語によって提供されるツールを使用してアプリケー
ションを書くだけで良い。アプリケーション技術者は、システム設計言語によって作成さ
れた機能のソフトウェアバージョンならびにハードウェアバージョンを考慮する必要はな
い。分割手段７２は仕様７０をソフトウェア機能７８およびハードウェア機能８０に分割
することができる。その結果、各機能は完全にソフトウェア上（例えばマイクロプロセッ
サ）で実行するか、完全にハードウェア上（例えばプログラマブルロジックデバイス）で
実行するか、またはそれらの組み合わせとすることができる。それぞれの機能的分割部分
に対してソフトウェア操作およびハードウェア操作の両方が形成され、これは所要の部分
手段を実行する決定がランタイムが開始するまで遅延する可能性があるからである。シス
テム設計言語プロファイラは、システム設計言語コード上で実行され重要なパスの分析お
よび区分の割当てを行うこともできる。
【００６２】
分割操作は拘束７４を考慮に入れることもできる。２つの一般型式の拘束７４が存在す
る。第１に、システム設計言語仕様７０の機能的限界は、機能間のタイミング関係を含む
ことができ、機能間に並行または連続的拘束が存在することも可能である。第２に、コス
ト関数はリソースライブラリ７６内のハードウェアリソースを使用することに関連付けら
れる。リソースライブラリ７６は、使用可能な各ハードウェアリソースついての詳細を含
んでいる（一般的にこれらはマイクロプロセッサ、メモリ、およびプログラマブルロジッ
クデバイス）。これらは、計算速度、待ち時間、ならびにリソースの応答時間あるいは時
間のコスト関数（通常はソフトウェア手段に対する）、エリア（通常はハードウェア手段
に対する）、または通信（時間およびエリアの両方にまたがる）等を含むことができる。
【００６３】
適合しなければならない拘束を“ハード”拘束と定義することができる。ハード拘束の
１例は、リアルタイムＩ／Ｏまたはインタラプトプロセスを含む拘束である。“ソフト”
拘束と定義される拘束もあり得る。ソフト拘束の１例は、スプレッドシート内の等差関数
に関連付けられた拘束である。これらの等差関数が特定の時間内に実行されることは重要
でなく、これらの機能が高速に実行されることと、アプリケーションの使用が簡便になる
ことが重要である。
【００６４】
リソースライブラリ７６は、各種のリソースの特性を記している。例えば、マイクロプ
ロセッサは特定のインストラクションセットおよびデータパス幅等の特性を有し、メモリ
は特定のデータパス幅を有し、プログラマブルロジックデバイスは特定のロジック容量な
らびにＩ／Ｏカウントを有することができる。分割ツール７２はリソースライブラリ７６
ならびに拘束７４の特性を考慮するが、あるシステム内に各リソースがそれぞれ何個存在
するかは考慮することができない。ランタイムリソースマネージャは、実行中のアプリケ
ーションからの要求に従って機能分割を使用可能なハードウェアリソースにマッピングす
る必要がある。
【００６５】
一度システム設計言語仕様７０がソフトウェア機能７８とハードウェア機能８０とに分
割されると、これらの機能の間においてパラメータの伝送が可能になるようインタフェー
ス機能８６が形成される。これらのインタフェース機能８６は、メモリマッピングされた
ハードウェア機能８０にパラメータを書き込むソフトウェア手段とするか、またはプログ
ラマブルロジックデバイス内にハードディスクインタフェース回路を構成してファイルシ
ステムの形成を可能にすることを含むことができる。
【００６６】
全ての機能について、ハードウェアならびにソフトウェア手段の両方を備える必要はな
い。アプリケーション技術者は、ソフトウェアおよびハードウェアの全ての機能を作成す
ることができ、両方を作成できる人とどちらか一方のみを作成できる人が存在する。しか
しながら、最適な組み合わせの機能ならびに手段を選択する際にオペレーティングシステ
ムに柔軟性を与えるために両方のバージョンを有することが好適である。
【００６７】
各機能に分割した後、ソフトウェアおよびハードウェア内の各要素は物理的実行技術に
マッピングする必要がある。このことは、高級言語コンパイラ８２を使用してソフトウェ
ア機能７８をスレッド８８にコンパイルし、ハードウェア表記言語コンパイラ８４を使用
してハードウェア機能８０を構成パターン９０にコンパイルすることを含んでいる。この
ステージにおいて、例えば一定増加（等差および幾何学の両方）、強度低下（例えば、ａ
＋ａ＝２＊ａ、これは考え得るコスト積算段を除去する）、パイプライン化、またはリソ
ース共有等の多様な最適化および節約技術が適用される。
【００６８】
実行可能な最後のコードイメージ（ソフトウェアおよびハードウェア機能ならびにパラ
メータアドレスを有するリンカ９２）は、主機能と動的に連結された機能を有し、それら
の全てがソフトウェアまたはハードウェア、あるいはその両方において実行される。シス
テム設計言語分割手段７２によって形成されるこれらの機能および拘束７４は、仮想コン
ピュータオペレーティングシステム９４への入力である。
【００６９】
他方、図７に示されているように、仕様をソフトウェア要素およびハードウェア要素に
分割することによって、ユーザは設計の流れを単純化することができる。この流れは、機
能的タイミング拘束はまったく受け継がない（これはシステム設計言語によって書かれて
ないためである）。必要であれば、拘束を考慮に入れることも可能である。制御の主的な
流れはマイクロプロセッサ１３０（またはマイクロプロセッサとしてプログラムされたプ
ログラマブルロジックデバイス）上において実行され、これはプログラマブルロジック１
３２上に存在する機能を呼び出すことができる。
【００７０】
マイクロプロセッサ１３０またはプログラマブルロジックデバイス１３２のいずれかを
目的とするアルゴリズム機能は、プログラマブルロジック１３２内で実行される機能のた
めに、高級言語１１４によって書くことができ、高級言語−ハードウェア記載言語コンパ
イラ１１８を使用してハードウェア記述言語に変換される。ソフトウェア機能とハードウ
ェア機能との間でパラメータを伝送するためのインタフェース機能１１２も高級言語で書
かれている。
【００７１】
高級言語コンパイラ１１６は、ソフトウェア機能１１０をコンパイルするとともに、リ
ンカ１２４内のハードウェア記載言語コンパイラ１２０からの構成データ１２６に連結さ
れているスレッド１２２を形成する。これらの機能は、その後仮想コンピュータオペレー
ティングシステム１２８によって使用される。
【００７２】
使用可能なリソース、アプリケーション技術者のインストラクション、および拘束に基
づいて、仮想コンピュータオペレーティングシステムは、特定のアプリケーションを実行
するためにソフトウェア手段、ハードウェア手段、またはその組み合わせのいずれかを使
用するかを決定することができる（実行時間中またはソフトウェア実行中のいずれか）。
このことにより、ソフトウェア上で実行するためにより適した機能がソフトウェアを使用
して実行されるため極めて効果的な処理が可能となり、他方プログラマブルロジックハー
ドウェアデバイスに適した機能はプログラマブルロジックリソースを使用して実行される
。
【００７３】
以上の記述は単に本発明の原理を説明する目的のものであり、当業者においては本発明
の視点および概念を逸脱することなく種々の設計変更をなし得ることが理解されよう。
【図１】
2012252712.tif 000003
【図２】
2012252712.tif 000004
【図３】
2012252712.tif 000005
【図４】
2012252712.tif 000006
【図５Ａ】
2012252712.tif 000007
【図５Ｂ】
2012252712.tif 000008
【図６】
2012252712.tif 000009
【図７】
2012252712.tif 000010