(57)【要約】【課題】  サージを熱エネルギとして消費することなく、エネルギ効率の向上を図ることが可能なスイッチング電源装置を提供することを目的とする。【解決手段】  本発明のスイッチング電源装置１１０ａ、１１０ｂの構成は、直流電源１１２の陽極側とグランドの間に接続される第１コンデンサ１１４ａと、トランス１２０の１次巻線１２０ａの陰極側とグランドの間に接続されるＮチャネルＦＥＴ１１６と、ＮチャネルＦＥＴ１１６をスイッチングさせるスイッチング回路１２６と、ＮチャネルＦＥＴ１１６のドレインとグランドとの間に接続されるサージ吸収回路１１８と、サージ吸収回路１１８に吸収させた電力を直流電源１１２の陽極側に回生する回生回路１３０と、ＮチャネルＦＥＴ１１６のＯＮに伴って上記電力を回生回路１３０に回生させるドライブ回路１３２と、を有することを特徴とする。【選択図】図１
2012023881.tif 000002
【特許請求の範囲】
【請求項１】
直流電源の陽極側とグランドとの間に接続される第１コンデンサと、
入力された電力を１次巻線から２次巻線へと伝達するトランスと、
前記１次巻線の陰極側とグランドとの間に接続されるＮチャネルＦＥＴと、
前記ＮチャネルＦＥＴのゲートに接続され、該ＮチャネルＦＥＴをスイッチングさせるスイッチング回路と、
第１ダイオードおよび該第１ダイオードを通過した電流が蓄電される第２コンデンサからなり、前記ＮチャネルＦＥＴのドレインとグランドとの間に接続されるサージ吸収回路と、
前記第１ダイオードと前記第２コンデンサとの間にソースが接続されるＰチャネルＦＥＴ、および該ＰチャネルＦＥＴのドレインから前記直流電源の陽極側に接続される第２ダイオードからなる回生回路と、
前記ＮチャネルＦＥＴのドレインと前記ＰチャネルＦＥＴのゲートとを接続するドライブ回路と、
を有することを特徴とするスイッチング電源装置。
【請求項２】
前記ドライブ回路は、前記ＮチャネルＦＥＴのドレインと前記ＰチャネルＦＥＴのゲートとの間に接続された第１抵抗と、
前記ＰチャネルＦＥＴのゲートとそのソースの間に接続された第２抵抗と、
を有することを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
直流電源の陽極側とグランドとの間に接続される第１コンデンサと、
入力された電力を１次巻線から２次巻線へと伝達するトランスと、
前記１次巻線の陰極側とグランドとの間に接続されるＮＰＮトランジスタと、
前記ＮＰＮトランジスタのベースに接続され、該ＮＰＮトランジスタをスイッチングさせるスイッチング回路と、
第１ダイオードおよび該第１ダイオードを通過した電流が蓄電される第２コンデンサからなり、前記ＮＰＮトランジスタのコレクタとグランドとの間に接続されるサージ吸収回路と、
前記第１ダイオードと前記第２コンデンサとの間にエミッタが接続されるＰＮＰトランジスタ、および該ＰＮＰトランジスタのコレクタから前記直流電源の陽極側に接続される第２ダイオードからなる回生回路と、
前記ＮＰＮトランジスタのコレクタと前記ＰＮＰトランジスタのベースとを接続するドライブ回路と、
を有することを特徴とするスイッチング電源装置。
【請求項４】
前記ＮＰＮトランジスタのベースにＮチャネルＦＥＴを組み込んで、絶縁ゲートバイポーラトランジスタを構成したことを特徴とする請求項３に記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源装置に関する。
【背景技術】
【０００２】
スイッチング電源装置の代表的な回路方式としては、フライバック方式およびフォワードコンバータ方式が知られている。図７は、従来のフライバック方式のスイッチング電源装置１０ａについて示す図である。図８は、従来のフォワードコンバータ方式のスイッチング電源装置１０ｂについて示す図である。
【０００３】
図７に示すように、フライバック方式のスイッチング電源装置１０ａでは、１次側に直流電源１２、第１コンデンサ１４ａ、トランス２０の１次巻線２０ａ、スイッチング素子１６、および過渡的な電圧上昇を抑制するスナバ回路１８が備えられている。スナバ回路１８は、第１ダイオード１８ａ、第２コンデンサ１８ｂ、電力消費抵抗１８ｃから構成される。そして、２次側には、トランス２０の２次巻線２０ｂ、第３コンデンサ１４ｂおよびダイオード（便宜上、第３ダイオード２２ａと称する）が備えられ、負荷２８が接続されている。
【０００４】
スイッチング素子１６はスイッチング回路２６によってＰＷＭ（Pulse Width Modulation）制御され、高速にスイッチング（ドレイン−ソース（コレクタ−エミッタ）間の電力の導通をＯＮ/ＯＦＦ）されることにより高周波の交流を生成する。スイッチング素子１６としては、電界効果トランジスタ(FET:Field Effect Transistor)、バイポーラトランジスタ(BT:Bipolar Transistor)、絶縁ゲートバイポーラトランジスタ(IGBT:Insulated Gate Bipolar Transistor)が例示される。
【０００５】
フライバック方式では、トランス２０の１次巻線２０ａに対し２次巻線２０ｂの巻線方向が逆向きに設定されている。また、スイッチング素子１６をＯＮしたときに２次巻線２０ｂに生じる誘導起電力とは逆方向に、２次側に第３ダイオード２２ａが備えられている。これより、スイッチング素子１６がＯＮの状態では２次側にエネルギが伝達されず、トランス２０のコアが磁化されてエネルギが蓄積される。この蓄積されたエネルギは、スイッチング素子１６がＯＦＦの状態で、第３ダイオード２２ａを介して負荷２８へと放出される。
【０００６】
図８に示すように、フォワードコンバータ方式のスイッチング電源装置１０ｂでは、トランス２０の１次巻線２０ａに対し２次巻線２０ｂの巻線方向が同一となる。また、２次側に、第３ダイオード２２ａに加えさらにもう１つのダイオード（便宜上、第４ダイオード２２ｂと称する）と、受電電力を平滑化するインダクタ２４と、第３コンデンサ１４ｂとが備えられる。フォワードコンバータ方式では、スイッチング素子１６がＯＮの状態でエネルギが２次側に伝達され、第３ダイオード２２ａを介して負荷２８へと電力が供給される。
【０００７】
上記フライバック方式またはフォワードコンバータ方式のスイッチング電源装置１０ａ、１０ｂではスイッチング素子１６が高速にスイッチングするため、トランス２０の漏れインダクタンス等を原因としてスパイク状のサージ電圧が発生するおそれがある。従来のスイッチング電源装置１０ａ、１０ｂでは、このサージ電圧をスナバ回路１８の第２コンデンサ１８ｂで吸収して電力消費抵抗１８ｃで熱として放出することで、スイッチング素子１６に耐圧以上の電圧がかかることを防止していた。これにより、スイッチング素子１６の破壊を回避していた。
【０００８】
しかし、スナバ回路１８では、第２コンデンサ１８ｂが吸収したエネルギが電力消費抵抗１８ｃで熱として放出されるため、そのエネルギ損失（熱損失）が課題となる。そこで、特許文献１には、スイッチング素子のドレインとスナバ回路の間に、所定以上の電圧（閾値以上の電圧）がかかると電流を通過させるサージ吸収ダイオードを設けた技術が開示されている。この技術によれば、その閾値を軽負荷（待機）時より少し高めに設定することで、軽負荷時のスナバ回路のサージ吸収を回避して軽負荷時のエネルギ損失を無くすとともに、重負荷時にはスナバ回路にサージを吸収させてスイッチング素子の破壊を防ぐことができるとしている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００６−８１２３４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、上記特許文献１の技術では、重負荷時にはスナバ回路にサージが吸収され、熱に変換されて放出される。すなわち、エネルギ損失（熱損失）を回避できるのは軽負荷時のみであって、根本的な解決をもたらすものではない。
【００１１】
本発明は、このような課題に鑑みてなされたものであり、サージを熱エネルギとして消費することなく、エネルギ効率の向上を図ることが可能なスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するために本発明にかかるスイッチング電源装置の代表的な構成は、直流電源の陽極側とグランドとの間に接続される第１コンデンサと、入力された電力を１次巻線から２次巻線へと伝達するトランスと、１次巻線の陰極側とグランドとの間に接続されるＮチャネルＦＥＴと、ＮチャネルＦＥＴのゲートに接続されこれをスイッチングさせるスイッチング回路と、第１ダイオードおよびこれを通過した電流が蓄電される第２コンデンサからなり、ＮチャネルＦＥＴのドレインとグランドとの間に接続されるサージ吸収回路と、第１ダイオードと第２コンデンサとの間にソースが接続されるＰチャネルＦＥＴ、およびそのドレインから直流電源の陽極側に接続される第２ダイオードからなる回生回路と、ＮチャネルＦＥＴのドレインとＰチャネルＦＥＴのゲートとを接続するドライブ回路と、を有することを特徴とする。
【００１３】
かかる構成によれば、ＮチャネルＦＥＴのＯＦＦによって発生したサージは、サージ吸収回路の第２コンデンサに吸収される。ＮチャネルＦＥＴをＯＮするとそのドレイン−ソース間が導通状態となり電位（電圧）がグランドへと近づくため、ドライブ回路によってＰチャネルＦＥＴがＯＮにされ、第２コンデンサに吸収されたエネルギ（蓄電された電荷）が第２ダイオードを通過して、入力側へと回生される（第１コンデンサに蓄電される）。これより、従来のようにサージを熱エネルギとして消費することがない、エネルギ効率および耐性に優れた自励式の簡便な回路構成を実現することができる。
【００１４】
上記ドライブ回路は、ＮチャネルＦＥＴのドレインとＰチャネルＦＥＴのゲートとの間に接続された第１抵抗と、ＰチャネルＦＥＴのゲートとそのソースの間に接続された第２抵抗と、を有するとよい。
【００１５】
かかる構成によれば、第１抵抗と第２抵抗の抵抗比の設定により、ＰチャネルＦＥＴをＯＮする際の、ＰチャネルＦＥＴのソースとＮチャネルＦＥＴのドレインの電圧の差を調整することが可能となる。したがって、ＰチャネルＦＥＴのゲート−ソース電圧を耐圧以下に収めることができ、ＰチャネルＦＥＴの保護を図ることができる。
【００１６】
上記課題を解決するために本発明にかかるスイッチング電源装置の他の代表的な構成は、直流電源の陽極側とグランドとの間に接続される第１コンデンサと、入力された電力を１次巻線から２次巻線へと伝達するトランスと、１次巻線の陰極側とグランドとの間に接続されるＮＰＮトランジスタと、ＮＰＮトランジスタのベースに接続されこれをスイッチングさせるスイッチング回路と、第１ダイオードおよびこれを通過した電流が蓄電される第２コンデンサからなり、ＮＰＮトランジスタのコレクタとグランドとの間に接続されるサージ吸収回路と、第１ダイオードと第２コンデンサとの間にエミッタが接続されるＰＮＰトランジスタ、およびそのコレクタから直流電源の陽極側に接続される第２ダイオードからなる回生回路と、ＮＰＮトランジスタのコレクタとＰＮＰトランジスタのベースとを接続するドライブ回路と、を有することを特徴とする。
【００１７】
すなわち、上記ＮチャネルＦＥＴに換えてＮＰＮトランジスタ、上記ＰチャネルＦＥＴに換えてＰＮＰトランジスタを適用することができる。これより、従来のようにサージを熱エネルギとして消費することがない、エネルギ効率および耐性に優れた自励式の簡便な回路構成を実現することができる。
【００１８】
上記ＮＰＮトランジスタのベースにＮチャネルＦＥＴを組み込んで、絶縁ゲートバイポーラトランジスタを構成してもよい。すなわち、スイッチング素子として絶縁ゲートバイポーラトランジスタを適用することも可能である。
【発明の効果】
【００１９】
本発明によれば、サージを熱エネルギとして消費せずに入力側に回生させて、エネルギ損失（熱損失）を回避し、エネルギ効率を向上させたスイッチング電源装置を提供可能である。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施形態にかかるフライバック方式のスイッチング電源装置を示す回路図である。
【図２】図１に示すスイッチング電源装置のＮチャネルＦＥＴのドレイン−ソース電圧を示す図である。
【図３】図１に示すスイッチング電源装置の第２コンデンサ１１８ｂにかかる電圧、およびＰチャネルＦＥＴのゲート電圧を示す図である。
【図４】図１に示すスイッチング電源装置のＮチャネルＦＥＴをＯＦＦにした状態を示す回路図である。
【図５】図１に示すスイッチング電源装置のＮチャネルＦＥＴをＯＮにした状態を示す回路図である。
【図６】本発明の実施形態にかかるフォワードコンバータ方式のスイッチング電源装置を示す回路図である。
【図７】従来のフライバック方式のスイッチング電源装置について示す回路図である。
【図８】従来のフォワードコンバータ方式のスイッチング電源装置について示す回路図である。
【発明を実施するための形態】
【００２１】
以下に添付図面を参照しながら、本発明の好適な実施形態について詳細に説明する。かかる実施形態に示す寸法、材料、その他具体的な数値等は、発明の理解を容易とするための例示に過ぎず、特に断る場合を除き、本発明を限定するものではない。なお、本明細書および図面において、実質的に同一の機能、構成を有する要素については、同一の符号を付することにより重複説明を省略し、また、本発明に直接関係のない要素は図示を省略する。
【００２２】
図１は、本発明の実施形態にかかるフライバック方式のスイッチング電源装置１１０ａを示す回路図である。図１に示すように、スイッチング電源装置１１０ａの１次側には電力源としての直流電源１１２が備えられる。１次側の直流電源１１２の陽極側とグランド（基準電位）との間には第１コンデンサ１１４ａが備えられる。第１コンデンサ１１４ａは、回路の電源電圧を安定化（平滑化）する役割を果たす。
【００２３】
直流電源１１２から印加された電力は、１次側から２次側へと電力を伝達するトランス１２０の１次巻線１２０ａへと供給される。１次巻線１２０ａの陰極側とグランドとの間には、スイッチング素子としてのＮチャネルＦＥＴ１１６が接続される。ＮチャネルＦＥＴ１１６のゲートには、スイッチング回路１２６が接続される。スイッチング回路１２６は、ＮチャネルＦＥＴ１１６をＰＷＭ（Pulse Width Modulation）制御し、これを高速でスイッチングさせることで高周波の交流を生成する。
【００２４】
スイッチング回路１２６がＮチャネルＦＥＴ１１６をＯＮすると、１次巻線１２０ａに流れる電流によってトランス１２０のコアが励磁される。これより、１次巻線１２０ａに対し巻線方向が逆向きに設定された２次側の２次巻線１２０ｂは誘導起電力を生じるが、２次側には電源電圧を安定化（平滑化）する第３コンデンサ１１４ｂに加え、誘導起電力がかかる方向とは逆方向の電流のみを通過させる第３ダイオード１２２ａが配置されている。そのため、ＮチャネルＦＥＴ１１６がＯＮの状態では、２次側にエネルギが出力されず、トランス１２０にエネルギが溜められるのみとなる。
【００２５】
スイッチング回路１２６がＮチャネルＦＥＴ１１６をＯＦＦすると、トランス１２０に溜められたエネルギによって２次側に電流が流れる。すなわち、２次側の負荷１２８に電流が流れる。ＮチャネルＦＥＴ１１６のＯＦＦに伴い、１次側では直流電源１１２の陽極側から陰極側へと電流が流れるようにトランス１２０の１次巻線１２０ａに逆起電力が働く。
【００２６】
図２は、スイッチング電源装置１１０ａのＮチャネルＦＥＴ１１６のドレイン−ソース電圧１４８ａ、１４８ｂを示す図である。図２（ａ）がスイッチング電源装置１１０ａのＮチャネルＦＥＴ１１６のドレイン−ソース電圧１４８ａを時間軸上に示した図であり、図２（ｂ）が比較例として後述するサージ吸収回路１１８を備えない場合のドレイン−ソース電圧１４８ｂを示した図である。
【００２７】
図２（ａ）および（ｂ）に示すように、ＮチャネルＦＥＴ１１６のＯＦＦに伴って、トランス１２０の有効インダクタンスに起因するフライバック電力（フライバック電圧１４４）に加え、漏れインダクタンスに起因するサージ（サージ電圧１４６ａ、１４６ｂ）が直流電源１１２の電源電力（電源電圧１４２）に重畳する。一般に、１次巻線１２０ａと２次巻線１２０ｂの巻線比に比例して漏れインダクタンスが増大するので、かかるサージへの対策が重要となる。
【００２８】
再び図１を参照する。上記より、本実施形態では第１ダイオード１１８ａおよびこの第１ダイオード１１８ａを通過した電流を蓄電する第２コンデンサ１１８ｂからなるサージ吸収回路１１８を、ＮチャネルＦＥＴ１１６のドレインとグランドとの間に接続する。また、第２コンデンサ１１８ｂに蓄電された電力を入力側へと放出する回生回路１３０を設ける。回生回路１３０は、第１ダイオード１１８ａと第２コンデンサ１１８ｂとの間にソースが接続されるＰチャネルＦＥＴ１３０ａ、およびＰチャネルＦＥＴ１３０ａのドレインから直流電源１１２の陽極側に接続される第２ダイオード１３０ｂから構成される。
【００２９】
ＰチャネルＦＥＴ１３０ａのゲートとＮチャネルＦＥＴ１１６のドレインとは、ドライブ回路１３２で接続される。ドライブ回路１３２には、ＮチャネルＦＥＴ１１６のドレインとＰチャネルＦＥＴ１３０ａのゲートとの間に接続された第１抵抗１３２ａと、ＰチャネルＦＥＴ１３０ａのゲートとそのソースとの間に接続された第２抵抗１３２ｂとが備えられる。
【００３０】
図３は、図１に示すスイッチング電源装置１１０ａの第２コンデンサ１１８ｂにかかる電圧１５２、およびＰチャネルＦＥＴ１３０ａのゲート電圧１６０を示す図である。図３（ａ）が第２コンデンサ１１８ｂにかかる電圧１５２を時間軸上に示した図であり、図３（ｂ）がＰチャネルＦＥＴ１３０ａのゲート電圧１６０を時間軸上に示した図である。図４は、スイッチング電源装置１１０ａのＮチャネルＦＥＴ１１６をＯＦＦにした状態を示す回路図である。
【００３１】
図３（ａ）および図４に示すように、ＮチャネルＦＥＴ１１６をＯＦＦにすると、直流電源１１２に重畳したフライバック電力やサージが第２コンデンサ１１８ｂを充電するように作用する。すなわち、第１ダイオード１１８ａ、第２コンデンサ１１８ｂ、第１コンデンサ１１４ａ、トランス１２０の１次巻線１２０ａの経路で電流が流れる（図４中、この経路を「充電経路１３４」として示す）。
【００３２】
これより、第２コンデンサ１１８ｂにサージを吸収させ、スパイク状のサージ電圧１４６ｂ（図２（ｂ）参照）が生じることを防止できる。よって、ＮチャネルＦＥＴ１１６が破壊されることを回避できる。なお、第２コンデンサ１１８ｂには、時間の経過とともに電荷が蓄電されるため、コンデンサ１１８ｂの電荷に相当する仮想電圧１５０が上昇していく。
【００３３】
図５は、スイッチング電源装置１１０ａのＮチャネルＦＥＴ１１６をＯＮにした状態を示す回路図である。図３（ｂ）および図５に示すように、スイッチング回路１２６によってＮチャネルＦＥＴ１１６がＯＮされると、ドライブ回路１３２によってＰチャネルＦＥＴ１３０ａが連動してＯＮされる。これは、ＮチャネルＦＥＴ１１６のＯＮに伴い、これに接続しているＰチャネルＦＥＴ１３０ａのゲート電圧１６０がグランドに近づいてそのソース電圧１６２より降下する、すなわちゲート−ソース電圧１５６がそのソース−ドレイン間を導通可能にするＯＮ電圧１５８より大きくなるためである。なお、スイッチング回路１２６は、２次側の電圧を検出して基準電圧と比し、ＮチャネルＦＥＴ１１６をＯＮする時間（ＯＦＦする時間）を調整することで、２次側への安定的な電圧の供給を図っている。
【００３４】
本実施形態では、ＰチャネルＦＥＴ１３０ａのゲート−ソース電圧がゲート−ソース耐圧１５４以上にならないよう、第１抵抗１３２ａと第２抵抗１３２ｂの抵抗比が設定される。すなわち、第２抵抗１３２ｂに比して第１抵抗１３２ａでの電圧降下を大きくして、第２抵抗１３２ｂでの電圧降下を小さくすることで、ＰチャネルＦＥＴ１３０ａのゲート−ソース電圧１５６を抑えるようにする。これにより、ＰチャネルＦＥＴ１３０ａの保護を図ることができる。なお、ゲート−ソース電圧１５６が耐圧１５６を超えない範囲で十分に大きくなるように抵抗比を設定することにより、サージ電圧の振動によってＰチャネルＦＥＴ１３０ａが不測にＯＮしてしまうことを防止可能であり、その動作を安定させる効果も奏する。
【００３５】
ＰチャネルＦＥＴ１３０ａに充分なゲート−ソース電圧１５６が供給され、そのソース−ドレイン間が導通可能になると、ＮチャネルＦＥＴ１１６をＯＦＦしている間に第２コンデンサ１１８ｂに蓄電されていた電力が、第２ダイオード１３０ｂを通過して入力側へと回生する。すなわち、第２コンデンサ１１８ｂ、ＰチャネルＦＥＴ１３０ａ、第１コンデンサ１１４ａの経路で電流が流れ（図５中、この経路を「放電経路１３６」として示す）、第１コンデンサ１１４ａが充電される。これより、従来のようにサージを熱エネルギとして消費することがない、エネルギ効率および耐性に優れた自励式の簡便な回路構成を実現することができる。
【００３６】
図６は、本発明の実施形態にかかるフォワードコンバータ方式のスイッチング電源装置１１０ｂを示す回路図である。図６に示すように、フォワードコンバータ方式では、２次側に第３ダイオード１２２ａに加えて、さらにもう１つのダイオード（第４ダイオード１２２ｂ）と、受電電力を平滑化するインダクタ１２４と、第３コンデンサ１１４ｂとが備えられ、トランス１２０の１次巻線１２０ａに対し２次巻線１２０ｂの巻線方向が同一になる。上記フライバック方式と同様に、フォワードコンバータ方式であっても本発明を適用することができる。
【００３７】
なお、上記ではスイッチング素子としてＮチャネルＦＥＴ１１６およびＰチャネルＦＥＴ１３０ａを用いて説明したが、これらに換えてＮＰＮトランジスタおよびＰＮＰトランジスタを適用してもよい。ただし、これらはスイッチングスピードがＮチャネルＦＥＴやＰチャネルＦＥＴよりも通常劣るため、スイッチング回路１２６の周波数（ＰＷＭ周波数）が５０ｋＨｚ以下の場合がよい。
【００３８】
また、スイッチング素子として、ＮＰＮトランジスタのベースにＮチャネルＦＥＴを組み込んだ絶縁ゲートバイポーラトランジスタを用いてもよい。これにより、大電力の高速スイッチングを行うことが可能となり、電源としての適用範囲を拡大することができる。
【００３９】
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明はかかる例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【００４０】
本発明は、スイッチング電源装置として利用することができる。
【符号の説明】
【００４１】
１１０ａ、１１０ｂ…スイッチング電源装置、１１２…直流電源、１１４ａ…第１コンデンサ、１１４ｂ…第３コンデンサ、１１６…ＮチャネルＦＥＴ、１１８…サージ吸収回路（１１８ａ…第１ダイオード、１１８ｂ…第２コンデンサ）、１２０…トランス（１２０ａ…１次巻線、１２０ｂ…２次巻線）、１２２ａ…第３ダイオード、１２２ｂ…第４ダイオード、１２４…インダクタ、１２６…スイッチング回路、１２８…負荷、１３０…回生回路（１３０ａ…ＰチャネルＦＥＴ、１３０ｂ…第２ダイオード）、１３２…ドライブ回路（１３２ａ…第１抵抗、１３２ｂ…第２抵抗）、１３４…充電経路、１３６…放電経路、１４２…電源電圧、１４４…フライバック電圧、１４６ａ、１４６ｂ…サージ電圧、１４８…ＮチャネルＦＥＴのドレイン−ソース電圧、１５０…第２コンデンサの電荷に相当する仮想電圧、１５４…ＰチャネルＦＥＴのゲート−ソース耐圧、１５６…ＰチャネルＦＥＴのゲート−ソース電圧、１５８…ＰチャネルＦＥＴのＯＮ電圧、１６０…ゲート電圧、１６２…ソース電圧
【図１】
2012023881.tif 000003
【図２】
2012023881.tif 000004
【図３】
2012023881.tif 000005
【図４】
2012023881.tif 000006
【図５】
2012023881.tif 000007
【図６】
2012023881.tif 000008
【図７】
2012023881.tif 000009
【図８】
2012023881.tif 000010