(57)【要約】【課題】基板電位を生成するためのポンプ容量素子に適したストレス電圧をポンプ容量素子に供給することが可能な半導体装置およびテスト方法を提供する。【解決手段】所定電位と前記所定電位よりも低い特定電位とを交互に出力するオシレータ回路と、オシレータ回路から出力された、所定電位と特定電位とを受けるポンプ容量素子を含み、ポンプ容量素子の充放電により、出力電位を、目標とする基板電位に下げるチャージポンプ回路と、を有する半導体装置は、ポンプ容量素子のテストの実行を指示するテスト指示信号を受け付けると、所定のストレス電圧をポンプ容量素子に供給するためのテスト電位を、ポンプ容量素子の一端に供給するテスト回路を含む。【選択図】図１
2012113771.tif 000002
【特許請求の範囲】
【請求項１】
所定電位と前記所定電位よりも低い特定電位とを交互に出力する発振回路と、前記発振回路から出力された、所定電位と特定電位とを受けるポンプ容量素子を含み、前記ポンプ容量素子の充放電により、出力電位を、目標とする目標電位に下げるチャージポンプ回路と、を有する半導体装置であって、
前記ポンプ容量素子のテストの実行を指示するテスト指示信号を受け付けると、所定のストレス電圧を前記ポンプ容量素子に供給するためのテスト電位を、前記ポンプ容量素子の一端に供給するテスト回路を含む半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記チャージポンプ回路は、
外部から前記目標電位を受けている間、所定の基準電位を前記ポンプ容量素子の他端に供給する基準電位回路をさらに含み、
前記テスト回路は、前記テスト指示信号を受け付けると、前記所定の基準電位に前記所定のストレス電圧を加算した電位を前記テスト電位として、前記ポンプ容量素子の一端に供給する、半導体装置。
【請求項３】
請求項２に記載の半導体装置において、
前記基準電位回路は、
前記目標電位を受けている間、前記目標電位を前記所定の基準電位として、前記ポンプ容量素子の他端に供給する、半導体装置。
【請求項４】
請求項２に記載の半導体装置において、
前記基準電位回路は、
前記目標電位を受けている間、前記目標電位と異なる電位を前記所定の基準電位として、前記ポンプ容量素子の他端に供給する供給素子を含む、半導体装置。
【請求項５】
請求項１に記載の半導体装置において、
前記テスト回路は、所定供給回路と特定供給回路とを含み、
前記特定供給回路は、外部から前記目標電位を受けている間、前記チャージポンプ回路への前記目標電位の供給を停止し、
前記チャージポンプ回路は、
前記特定供給回路が前記目標電位の供給を停止している間、前記所定の基準電位を前記ポンプ容量素子の他端に供給する電位生成素子をさらに含み、
前記所定供給回路は、前記テスト指示信号を受け付けると、前記所定の基準電位に前記所定のストレス電圧を加算した電位を前記テスト電位として、前記ポンプ容量素子の一端に供給する、半導体装置。
【請求項６】
所定電位と前記所定電位よりも低い特定電位とを交互に出力する発振回路と、
前記発振回路から出力された、所定電位と特定電位とを受ける第１ポンプ容量素子と、
出力電位を生成する出力容量と、
前記出力容量と前記第１ポンプ容量素子との間を導通状態または非導通状態にする切替素子と、
前記第１ポンプ容量素子への入力が前記所定電位から前記特定電位に切り替わるごとに、前記切替素子を導通状態にし、前記第１ポンプ容量素子への入力が前記特定電位から前記所定電位に切り替わるごとに、前記切替素子を非導通状態にして、前記出力電位を、目標とする目標電位に下げる第２ポンプ容量素子と、
前記第１ポンプ容量素子のテストの実行を指示するテスト指示信号を受け付けると、所定のストレス電圧を前記第１ポンプ容量素子に供給するためのテスト電位を、前記第１ポンプ容量素子の一端に供給し、前記テスト電位を、前記第２ポンプ容量素子の一端に供給するテスト回路と、を含む半導体装置。
【請求項７】
所定電位と前記所定電位よりも低い特定電位とを交互に出力する発振回路と、前記発振回路から出力された、所定電位と特定電位とを受けるポンプ容量素子を含み、前記ポンプ容量素子の充放電により、出力電位を、目標とする目標電位に下げるチャージポンプ回路と、を有する半導体装置のテスト方法であって、
前記ポンプ容量素子のテストの実行を指示するテスト指示信号を受け付けると、所定のストレス電圧を前記ポンプ容量素子に供給するためのテスト電位を、前記ポンプ容量素子の一端に供給するテストステップを含むテスト方法。
【請求項８】
請求項７に記載のテスト方法において、
前記チャージポンプ回路は、
外部から前記目標電位を受けている間、所定の基準電位を前記ポンプ容量素子の他端に供給する基準電位回路を含み、
前記テストステップでは、前記テスト指示信号を受け付けると、前記所定の基準電位に前記所定のストレス電圧を加算した電位を前記テスト電位として、前記ポンプ容量素子の一端に供給する、テスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびテスト方法に関し、特には、基板電位を生成する半導体装置およびテスト方法に関する。
【背景技術】
【０００２】
図５は、関連技術の基板電位生成回路を備える半導体装置の構成例を示す図である。
【０００３】
基板電位生成回路９０１は、オシレータ回路９１０と、チャージポンプ回路９２０と、出力容量９３０と、を備えている。
【０００４】
制御線１からＬ（Ｌｏｗ）レベルの制御信号を受け付けると、オシレータ回路９１０は、所定の周波数を有する発振信号を、チャージポンプ回路９２０に出力する。オシレータ回路９１０からの発振信号のレベルは、所定の周期で電源電位ＶＤＤと接地電位ＶＳＳとが交互に切り替わる。
【０００５】
チャージポンプ回路９２０は、オシレータ回路９１０から発振信号を受け付けると、接地電位ＶＳＳよりも低い負の基板電位ＶＢＢを、出力容量９３０に生成する。チャージポンプ回路９２０は、インバータ９２１と、ポンプ容量素子９２２および９２５と、ｐチャネルＭＯＳ（Metal Oxide Semiconductor）トランジスタ９２３および９２６と、ｎチャネルＭＯＳトランジスタ９２４と、を備えている。
【０００６】
チャージポンプ回路９２０では、オシレータ回路９１０からの発振信号が、接地電位ＶＳＳから電源電位ＶＤＤに切り替わるごとに、ポンプ容量素子９２２の一端２ａの電位が、電源電位ＶＤＤから接地電位ＶＳＳに切り替わり、ポンプ容量素子９２２の一端２ａに生じる電位降下ΔＶ（ＶＤＤ−ＶＳＳ）によって、ポンプ容量素子９２２の他端２ｂの電位が、低下する。また、オシレータ回路９１０からの発振信号が、接地電位ＶＳＳから電源電位ＶＤＤに切り替わるごとに、ｐチャネルＭＯＳトランジスタ９２３が非導通状態となる。
【０００７】
このため、出力容量９３０の一端に蓄積された電荷が、ポンプ容量素子９２２の他端２ｂに供給されるので、出力容量９３０の一端の電位が低下する。
【０００８】
一方、オシレータ回路９１０からの発振信号が、電源電位ＶＤＤから接地電位ＶＳＳに切り替わるごとに、ｎチャネルＭＯＳトランジスタ９２４が非導通状態となり、ｐチャネルＭＯＳトランジスタ９２３は導通状態となる。よって、出力容量９３０の一端が、ポンプ容量素子９２２の他端２ｂと非導通状態になると共に、ポンプ容量素子９２２の他端２ｂの電位が、接地電位ＶＳＳになる。
【０００９】
また、オシレータ回路９１０からの発振信号が、電源電位ＶＤＤから接地電位ＶＳＳに切り替わるごとに、電源電位ＶＤＤがポンプ容量素子９２２の一端２ａに供給される。このとき、ｎチャネルＭＯＳトランジスタ９２４が非導通状態となり、ｐチャネルＭＯＳトランジスタ９２３は導通状態となるので、出力容量９３０の一端の電位は維持され、ポンプ容量素子９２２には、電源電位ＶＤＤから接地電位ＶＳＳを減算した電圧（ＶＤＤ−ＶＳＳ）が印加される。
【００１０】
このため、出力容量９３０の一端の電位は、オシレータ回路９１０からの発振信号が、接地電位ＶＳＳから電源電位ＶＤＤに切り替わるたびに下がっていき、出力容量９３０の一端の電位が基板電位ＶＢＢになるまで、上述の動作が繰り返し行われる。
【００１１】
また、基板電位生成回路９０１では、回路内の電子素子の不良を検出するために、電子素子にストレス電圧を印加するストレス印加テストが行われる。
【００１２】
ストレス印加テストを行うために、ＰＡＤから基板電位ＶＢＢと同じレベルの外部電位ＶＢＢが供給される場合、基板電位生成回路９０１での基板電位ＶＢＢの生成を停止するために制御線１からＨレベルの制御信号がオシレータ回路９１０に供給される。オシレータ回路９１０は、Ｈレベルの制御信号を受け付けると、接地電位ＶＳＳを、チャージポンプ回路９２０に出力する。
【発明の概要】
【発明が解決しようとする課題】
【００１３】
図５に記載の基板電位生成回路において、ＰＡＤから供給される外部電位ＶＢＢを用いてストレス印加テストが行われる場合、ポンプ容量素子９２２には、過剰なストレス電圧が印加されてしまう。
【００１４】
ここで、ストレス印加テスト時のポンプ容量素子９２２に印加されるストレス電圧について、図５を参照して説明する。
【００１５】
基板電位生成回路９０１は、ｎチャネルＭＯＳトランジスタ９２４のゲート端子の電位をＬレベルに維持する回路を有していない。よって、ストレス印加テスト時には、ｎチャネルＭＯＳトランジスタ９２４のゲート端子の電位は、接地電位ＶＳＳからｐチャネルＭＯＳトランジスタ９２６の閾値電圧Ｖｔだけ高いＨレベルの浮遊電位（ＶＳＳ＋Ｖｔ）となる。
【００１６】
したがって、ストレス印加テスト時には、ｎチャネルＭＯＳトランジスタ９２４が導通状態となり、ＰＡＤから供給された外部電位ＶＢＢが、ポンプ容量素子９２２の他端２ｂに供給されることになる。
【００１７】
一方、ストレス印加テスト時のインバータ９２１は、オシレータ回路９１０から接地電位ＶＳＳを受けて、電源電位ＶＤＤを、ポンプ容量素子９２２の一端２ａに供給する。このため、ポンプ容量素子９２２には、電源電位ＶＤＤから外部電位ＶＢＢを減算したストレス電圧（ＶＤＤ−ＶＢＢ）が印加されることになる。
【００１８】
したがって、ストレス印加テスト時には、ポンプ容量素子９２２に実際に印加されるストレス電圧（ＶＤＤ−ＶＢＢ）が、ポンプ容量素子９２２に印加すべき電圧（ＶＤＤ−ＶＳＳ）よりも高くなってしまう。
【００１９】
このため、ストレス印加テストでは、ポンプ容量素子に過剰なストレス電圧が印加され、ポンプ容量素子が損傷する可能性があるという問題があった。
【課題を解決するための手段】
【００２０】
本発明の半導体装置は、所定電位と前記所定電位よりも低い特定電位とを交互に出力する発振回路と、前記発振回路から出力された、所定電位と特定電位とを受けるポンプ容量素子を含み、前記ポンプ容量素子の充放電により、出力電位を、目標とする目標電位に下げるチャージポンプ回路と、を有する半導体装置であって、前記ポンプ容量素子のテストの実行を指示するテスト指示信号を受け付けると、所定のストレス電圧を前記ポンプ容量素子に供給するためのテスト電位を、前記ポンプ容量素子の一端に供給するテスト回路を含む。
【００２１】
本発明の半導体装置は、所定電位と前記所定電位よりも低い特定電位とを交互に出力する発振回路と、前記発振回路から出力された、所定電位と特定電位とを受ける第１ポンプ容量素子と、出力電位を生成する出力容量と、前記出力容量と前記第１ポンプ容量素子との間を導通状態または非導通状態にする切替素子と、前記第１ポンプ容量素子への入力が前記所定電位から前記特定電位に切り替わるごとに、前記切替素子を導通状態にし、前記第１ポンプ容量素子への入力が前記特定電位から前記所定電位に切り替わるごとに、前記切替素子を非導通状態にして、前記出力電位を、目標とする目標電位に下げる第２ポンプ容量素子と、前記第１ポンプ容量素子のテストの実行を指示するテスト指示信号を受け付けると、所定のストレス電圧を前記第１ポンプ容量素子に供給するためのテスト電位を、前記第１ポンプ容量素子の一端に供給し、前記テスト電位を、前記第２ポンプ容量素子の一端に供給するテスト回路と、を含む。
【００２２】
本発明のテスト方法は、所定電位と前記所定電位よりも低い特定電位とを交互に出力する発振回路と、前記発振回路から出力された、所定電位と特定電位とを受けるポンプ容量素子を含み、前記ポンプ容量素子の充放電により、出力電位を、目標とする目標電位に下げるチャージポンプ回路と、を有する半導体装置のテスト方法であって、前記ポンプ容量素子のテストの実行を指示するテスト指示信号を受け付けると、所定のストレス電圧を前記ポンプ容量素子に供給するためのテスト電位を、前記ポンプ容量素子の一端に供給するテストステップを含む。
【発明の効果】
【００２３】
本発明によれば、所定電位と前記所定電位よりも低い特定電位とを交互に出力する発振回路と、発振回路から出力された、所定電位と特定電位とを受けるポンプ容量素子を含み、ポンプ容量素子の充放電により、出力電位を、目標とする目標電位に下げるチャージポンプ回路と、を有する半導体装置では、テスト回路が、ポンプ容量素子のテストの実行を指示するテスト指示信号を受け付けると、ポンプ容量素子に適したストレス電圧の供給のためのテスト電位を、ポンプ容量素子の一端に供給する。
【００２４】
このため、本発明によれば、ポンプ容量素子に適したストレス電圧をポンプ容量素子に供給することが可能となるので、ポンプ容量素子に過剰なストレス電圧を供給してポンプ容量素子が損傷することを抑制することが可能となる。
【図面の簡単な説明】
【００２５】
【図１】本発明の第１の実施形態における半導体装置の構成例を示す回路図である。
【図２】第２の実施形態における半導体装置の構成例を示す回路図である。
【図３】第３の実施形態における半導体装置の構成例を示す回路図である。
【図４】第４の実施形態における半導体装置の構成例を示す回路図である。
【図５】基板電位生成回路を備える半導体装置９００の構成を示す回路図である。
【発明を実施するための形態】
【００２６】
以下、本発明の各実施形態について図面を参照して説明する。
【００２７】
図１は、本発明の第１の実施形態における半導体装置の構成例を示す回路図である。
【００２８】
半導体装置１００では、装置内の電子素子の不良を検出するためのストレス印加テストが行われる。半導体装置１００は、オシレータ回路２１０と、チャージポンプ回路２２０と、テスト回路３００と、を備える。テスト回路３００は、レギュレータ３１０と、切替回路３２０と、ＰＡＤ３３０と、を備える。
【００２９】
ストレス印加テストにおいて、制御線１１には、オシレータ回路２１０を停止する停止信号が供給される。制御線１２には、チャージポンプ回路２２０に供給する電位をテスト電位Ｖｔｓに切り替える切替信号が供給される。制御線１３には、テスト電位Ｖｔｓを設定する設定信号が供給される。本実施形態では、停止信号と切替信号と設定信号とは、ストレス印加テストの実行を指示するテスト指示信号として用いられる。
【００３０】
オシレータ回路２１０は、所定の周波数を有する発振信号を切替回路３２０に出力する発振回路である。オシレータ回路２１０からの発振信号のレベルは、所定の周期で電源電位ＶＤＤと電源電位ＶＤＤよりも低い接地電位ＶＳＳとが交互に切り替わる。
【００３１】
よって、オシレータ回路２１０は、電源電位ＶＤＤと接地電位ＶＳＳとを交互に出力する。オシレータ回路２１０が出力する電源電位ＶＤＤと接地電位ＶＳＳとは、それぞれ所定電位と特定電位との一例である。
【００３２】
オシレータ回路２１０は、制御線１１から、停止信号としてＨレベルの電位を受けると、接地電位ＶＳＳを、切替回路３２０に出力する。オシレータ回路２１０は、インバータ２１１〜２１４と、ｎチャネルＭＯＳトランジスタ２１５および２１６と、を備える。
【００３３】
インバータ２１２〜２１４としては、ｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタとで構成されるＣＭＯＳ（Complementary Metal Oxide Semiconductor）インバータが用いられる。インバータ２１２〜２１４では、電源電位ＶＤＤが供給される電源線が、ＣＭＯＳインバータを構成するｐチャネルＭＯＳトランジスタのソース端子に接続され、ｎチャネルＭＯＳトランジスタ２１５のドレイン端子が、ＣＭＯＳインバータを構成するｎチャネルＭＯＳトランジスタのソース端子に接続される。
【００３４】
オシレータ回路２１０では、制御線１１から、停止信号としてＨレベルの電位を受けると、ｎチャネルＭＯＳトランジスタ２１５が非導通状態となり、ｎチャネルＭＯＳトランジスタ２１６が導通状態となる。よって、オシレータ回路２１０は、接地線２２から供給される接地電位ＶＳＳを、切替回路３２０に出力する。
【００３５】
切替回路３２０は、オシレータ回路２１０およびレギュレータ３１０のいずれか一方とチャージポンプ回路２２０との間を接続する。例えば、切替回路３２０が、オシレータ回路２１０とチャージポンプ回路２２０との間を接続している状況では、オシレータ回路２１０は、チャージポンプ回路２２０に、電源電位ＶＤＤと接地電位ＶＳＳとを交互に出力する。
【００３６】
チャージポンプ回路２２０は、オシレータ回路２１０から出力された、電源電位ＶＤＤと接地電位ＶＳＳとを受けるポンプ容量素子２２１を備える。ポンプ容量素子２２１は、ストレス印加テストにおいて、過剰なストレス電圧が印加されると、損傷し易いポンピングキャパシタである。
【００３７】
さらに、チャージポンプ回路２２０は、基準電位回路２２２と、出力容量２３０と、を備える。基準電位回路２２２は、ｎチャネルＭＯＳトランジスタ２２２ａおよび２２２ｂを備える。出力容量２３０は、出力電位を生成する。
【００３８】
チャージポンプ回路２２０は、ポンプ容量素子２２１の充放電により、出力容量２３０の一端に生成される出力電位を、基板電位ＶＢＢに下げる。すなわち、チャージポンプ回路２２０は、ポンプ容量素子２２１への入力が電源電位ＶＤＤから接地電位ＶＳＳに切り替わったことに伴うポンプ容量素子２２１の出力により、出力電位を、基板電位ＶＢＢに下げる。基板電位ＶＢＢは、目標とする目標電位であり、接地電位ＶＳＳよりも低い電位である。
【００３９】
よって、チャージポンプ回路２２０は、オシレータ回路２１０から発振信号を受け付けると、電源電位ＶＤＤから接地電位ＶＳＳへの電位降下を利用して、出力容量２３０の一端に、基板電位ＶＢＢを形成する。
【００４０】
チャージポンプ回路２２０では、切替回路３２０の出力端が、ポンプ容量素子２２１の一端１ａに接続され、ポンプ容量素子２２１の他端１ｂが、ｎチャネルＭＯＳトランジスタ２２２ａのゲート端子およびドレイン端子と、ｎチャネルＭＯＳトランジスタ２２２ｂのソース端子と、に接続される。また、ｎチャネルＭＯＳトランジスタ２２２ｂのゲート端子およびドレイン端子は、出力容量２３０の一端とＰＡＤ３３０と出力端子９とに接続される。なお、ｎチャネルＭＯＳトランジスタ２２２ａのソース端子は、接地線２３に接続される。接地線２３には、接地電位ＶＳＳが供給されている。また、出力容量２３０の他端は、接地線に接続される。接地線には、接地電位ＶＳＳが供給されている。
【００４１】
ここで、基板電位ＶＢＢの生成時のチャージポンプ回路２２０の動作について簡単に説明する。
【００４２】
チャージポンプ回路２２０では、切替回路３２０から出力された電位が、接地電位ＶＳＳから電源電位ＶＤＤに切り替わるごとに、ポンプ容量素子２２１の一端１ａで電位上昇が生じて、ポンプ容量素子２２１の他端１ｂの電位が上昇する。よって、ｎチャネルＭＯＳトランジスタ２２２ｂが非導通状態となり、ｎチャネルＭＯＳトランジスタ２２２ａは導通状態となって、ポンプ容量素子２２１の他端１ｂの電位が接地電位ＶＳＳとなる。
【００４３】
また、切替回路３２０から出力された電位が、電源電位ＶＤＤから接地電位ＶＳＳに切り替わるごとに、ポンプ容量素子２２１の他端１ｂの電位は低下する。よって、ｎチャネルＭＯＳトランジスタ２２２ａが非導通状態となり、ｎチャネルＭＯＳトランジスタ２２２ｂが導通状態となる。
【００４４】
このため、出力容量２３０の一端に蓄積された電荷が、ポンプ容量素子２２１の他端１ｂに供給され、出力容量２３０の一端の電位が低下する。そして、ポンプ容量素子２２１の他端１ｂの電位が、出力容量２３０の一端の電位からｎチャネルＭＯＳトランジスタ２２２ｂの閾値電圧を減算した電位まで上昇すると、ｎチャネルＭＯＳトランジスタ２２２ｂが非導通状態となる。
【００４５】
よって、出力容量２３０の一端の電位は、切替回路３２０から出力された電位が、電源電位ＶＤＤから接地電位ＶＳＳに切り替わるごとに下がっていき、出力容量２３０の一端の出力電位が基板電位ＶＢＢになるまで、上述の動作が繰り返し行われる。
【００４６】
テスト回路３００は、ポンプ容量素子２２１のストレス印加テストの実行を指示するテスト指示信号を受け付ける。テスト回路３００は、テスト指示信号を受け付けると、ポンプ容量素子２２１に適した所定のストレス電圧をポンプ容量素子２２１に供給するためのテスト電位Ｖｔｓを、ポンプ容量素子２２１の一端１ａに供給する。
【００４７】
ＰＡＤ３３０は、外部から供給される電位を受けるための電極パッドである。ＰＡＤ３３０には、ストレス印加テストにおいて、例えば、基板電位ＶＢＢと同じレベルの外部電位ＶＢＢが供給される。このとき、基板電位回路２２２は、ＰＡＤ３３０から外部電位ＶＢＢを受ける。
【００４８】
基板電位回路２２２では、ｎチャネルＭＯＳトランジスタ２２２ｂが、そのドレイン端子に外部電位ＶＢＢを受けている間、ポンプ容量素子２２１の他端１ｂへの外部電位ＶＢＢの供給を停止する。
【００４９】
ｎチャネルＭＯＳトランジスタ２２２ｂが、ポンプ容量素子２２１の他端１ｂへの外部電位ＶＢＢの供給を停止している間、ｎチャネルＭＯＳトランジスタ２２２ａは、ｎチャネルＭＯＳトランジスタ２２２ａの閾値電圧Ｖｔｎに接地電位ＶＳＳを加算した設定電位（ＶＳＳ＋Ｖｔｎ）を所定の基準電位として、ポンプ容量素子２２１の他端１ｂに供給する。
【００５０】
このため、基板電位回路２２２は、外部電位ＶＢＢを受けている間、所定の基準電位として、設定電位（ＶＳＳ＋Ｖｔｎ）を、ポンプ容量素子２２１の他端１ｂに供給する。
【００５１】
一方、テスト回路３００は、テスト指示信号を受け付けると、設定電位（ＶＳＳ＋Ｖｔｎ）にストレス電圧を加算した電位を、テスト電位Ｖｔｓとして、ポンプ容量素子２２１の一端１ａに供給する。このため、ポンプ容量素子２２１のストレス電圧は、Ｖｔｓ−（ＶＳＳ＋Ｖｔｎ）となる。例えば、ポンプ容量素子２２１に適したストレス電圧をＶｂとすると、レギュレータ３１０は、Ｖｂ＋（ＶＳＳ＋Ｖｔｎ）のテスト電位Ｖｔｓを出力することになる。
【００５２】
レギュレータ３１０は、制御線１３から、テスト指示信号として、設定信号を受け付けると、テスト電位Ｖｔｓを、切替回路３２０に出力する。なお、レギュレータ３１０は、設定信号のレベルが大きいほど、高いテスト電位Ｖｔｓを、切替回路３２０に出力する。
【００５３】
切替回路３２０は、制御線１２からテスト指示信号として、切替信号を受け付けると、ポンプ容量素子２２１の一端１ａとレギュレータ３１０とを接続して、レギュレータ３１０から出力された電位（Ｖｂ＋（ＶＳＳ＋Ｖｔｎ））を、テスト電位Ｖｔｓとしてポンプ容量素子２２１の一端１ａに供給する。
【００５４】
すなわち、第１の実施形態による半導体装置１００は、所定電位ＶＤＤと所定電位ＶＤＤよりも低い特定電位ＶＳＳとを交互に出力する発振回路２１０と、発振回路２１０から出力された、所定電位ＶＤＤと特定電位ＶＳＳとを受けるポンプ容量素子２２１を含み、ポンプ容量素子２２１の充放電により、出力電位を、目標とする目標電位ＶＢＢに下げるチャージポンプ回路２２０と、ポンプ容量素子２２１のテストの実行を指示するテスト指示信号を受け付けると、所定のストレス電圧をポンプ容量素子２２１に供給するためのテスト電位Ｖｔｓを、ポンプ容量素子２２１の一端１ａに供給するテスト回路３００と、を有して構成されている。
【００５５】
本発明の第１の実施形態によれば、オシレータ回路２１０から出力された、電源電位ＶＤＤと接地電位ＶＳＳとを受けるポンプ容量素子２２１を含み、ポンプ容量素子２２１の充放電により出力電位を下げるチャージポンプ回路２２０と、を有する半導体装置１００では、テスト回路３００は、ポンプ容量素子２２１のテストの実行を指示するテスト指示信号を受け付けると、ポンプ容量素子２２１に適したストレス電圧をポンプ容量素子２２１に供給するためのテスト電位Ｖｔｓを、ポンプ容量素子２２１の一端１ａに供給する。
【００５６】
チャージポンプ回路２２０内の基準電位回路２２２は、接地電位ＶＳＳよりも低い外部電位ＶＢＢを受けている間、所定の基準電位として設定電位（ＶＳＳ＋Ｖｔｎ）をポンプ容量素子２２１の他端１ｂに供給し、テスト回路３００は、テスト指示信号を受け付けると、設定電位（ＶＳＳ＋Ｖｔｎ）にストレス電圧を加算した電位をテスト電位Ｖｔｓとして、ポンプ容量素子２２１の一端１ａに供給する。
【００５７】
このため、半導体装置１００は、ポンプ容量素子２２１に適したストレス電圧（Ｖｔｓ−（ＶＳＳ＋Ｖｔｎ））をポンプ容量素子２２１に供給することが可能となるので、ポンプ容量素子２２１に過剰なストレス電圧を供給してポンプ容量素子２２１が損傷することを抑制することが可能となる。
【００５８】
図２は、第２の実施形態における半導体装置１０１の構成例を示す回路図である。図２では、半導体装置１００と同じ構成のものに同一符号を付している。
【００５９】
半導体装置１０１は、オシレータ回路２１０と、チャージポンプ回路２４０と、テスト回路３０１と、を備える。
【００６０】
チャージポンプ回路２４０は、ポンプ容量素子２２１および２４３と、基準電位回路２４０ａと、出力容量２３０と、を備える。基準電位回路２４０ａは、接地線２４および２５と、ｐチャネルＭＯＳトランジスタ２４１および２４４と、ｎチャネルＭＯＳトランジスタ２４２と、を備える。なお、接地線２４および２５には、接地電位ＶＳＳが供給されている。
【００６１】
ｎチャネルＭＯＳトランジスタ２４２は、出力容量２３０とポンプ容量素子２２１との間を導通状態または非導通状態にする。
【００６２】
ポンプ容量素子２４３は、ポンプ容量素子２２１への入力が電源電位ＶＤＤから接地電位ＶＳＳに切り替わるごとに、ｎチャネルＭＯＳトランジスタ２４２を導通状態にし、ポンプ容量素子２２１への入力が接地電位ＶＳＳから電源電位ＶＤＤに切り替わるごとに、ｎチャネルＭＯＳトランジスタ２４２を非導通状態にして、出力容量２３０の一端に生成される出力電位を、基板電位ＶＢＢに下げる。
【００６３】
チャージポンプ回路２４０では、ポンプ容量素子２２１の他端１ｂが、ｐチャネルＭＯＳトランジスタ２４１のソース端子と、ｎチャネルＭＯＳトランジスタ２４２のソース端子と、に接続される。また、ポンプ容量素子２４３の他端３ｂが、ｐチャネルＭＯＳトランジスタ２４４のソース端子と、ｎチャネルＭＯＳトランジスタ２４２のゲート端子と、ｐチャネルＭＯＳトランジスタ２４１のゲート端子と、に接続される。なお、ｐチャネルＭＯＳトランジスタ２４４のドレイン端子およびゲート端子は、接地線２５に接続される。
【００６４】
テスト回路３０１は、テスト指示信号を受け付けると、テスト電位Ｖｔｓを、ポンプ容量素子２２１の一端１ａとポンプ容量素子２４３の一端３ａとのそれぞれに供給する。
【００６５】
テスト回路３０１は、第１供給回路３０１ａと、第２供給回路３０１ｂと、を備える。第１供給回路３０１ａは、レギュレータ３１０と、切替回路３２０ａと、を備える。切替回路３２０ａは、インバータ３２１〜３２４と、ＮＡＮＤ回路３２５と、を備える。また、第２供給回路３０１ｂと接続された制御線１４には、ストレス印加テスト時にテスト指示信号として、ＨレベルまたはＬレベルの電位が供給される。
【００６６】
第２供給回路３０１ｂは、ＰＡＤ３３０から外部電位ＶＢＢを受けている間、外部電位ＶＢＢを、チャージポンプ回路２４０に供給する。または、第２供給回路３０１ｂは、外部電位ＶＢＢを受けている間、チャージポンプ回路２４０への外部電位ＶＢＢの供給を停止する。
【００６７】
本実施形態では、第２供給回路３０１ｂは、外部電位ＶＢＢを受けている間、制御線１４からテスト指示信号として、Ｌレベルの電位を受けると、外部電位ＶＢＢを基準電位回路２４０ａに供給する。一方、第２供給回路３０１ｂは、テスト指示信号としてＨレベルの電位を受けると、基準電位回路２４０ａへの外部電位ＶＢＢの供給を停止する。第２供給回路３０１ｂは、ＰＡＤ３３０と、レベルシフタ３４０と、ｎチャネルＭＯＳトランジスタ３５０と、を備える。
【００６８】
レベルシフタ３４０は、例えば、制御線１４からＬレベルの電位を受けると、ｎチャネルＭＯＳトランジスタ３５０のゲート端子に、Ｈレベルの電位として電源電位ＶＤＤを供給する。よって、ＰＡＤ３３０に外部電位ＶＢＢが供給されている状況で、レベルシフタ３４０が、制御線１４からＬレベルの電位を受けると、ｎチャネルＭＯＳトランジスタ３５０が導通状態となり、ＰＡＤ３３０から供給された外部電位ＶＢＢが、基準電位回路２４０ａに供給される。
【００６９】
基準電位回路２４０ａは、第２供給回路３０１ｂから外部電位ＶＢＢを受けている間、外部電位ＶＢＢを所定の基準電位として、ポンプ容量素子２２１の他端１ｂに供給する。
【００７０】
ストレス印加テスト時の基準電位回路２４０ａでは、ポンプ容量素子２４３の他端３ｂの電位は、ｐチャネルＭＯＳトランジスタ２４４の閾値電圧Ｖｔに、接地電位ＶＳＳを加算した浮遊電位（ＶＳＳ＋Ｖｔ）となる。よって、第２供給回路３０１ｂから外部電位ＶＢＢを受けている間は、ｎチャネルＭＯＳトランジスタ２４２が導通状態となり、ｐチャネルＭＯＳトランジスタ２４１は非導通状態となる。
【００７１】
よって、第２供給回路３０１ｂが、制御線１４からＬレベルの電位を受け、かつ、ＰＡＤ３３０から外部電位ＶＢＢを受けている状況では、基準電位回路２４０ａは、外部電位ＶＢＢを、所定の基準電位として、ポンプ容量素子２２１の他端１ｂに供給する。
【００７２】
一方、第１供給回路３０１ａは、テスト指示信号を受け付けると、外部電位ＶＢＢにストレス電圧を加算した電位を、テスト電位Ｖｔｓとして、ポンプ容量素子２２１の一端１ａに供給する。このため、ポンプ容量素子２２１のストレス電圧は、Ｖｔｓ−ＶＢＢとなる。ポンプ容量素子２２１に適したストレス電圧をＶｂとすると、レギュレータ３１０は、Ｖｂ＋ＶＢＢのテスト電位Ｖｔｓを、切替回路３２０ａを介して、ポンプ容量素子２２１の他端１ｂおよびポンプ容量素子２４３の他端３ｂに出力する。
【００７３】
また、レベルシフタ３４０は、制御線１４からＨレベルの電位を受け、かつ、ＰＡＤ３３０から外部電位ＶＢＢを受けている状況では、ｎチャネルＭＯＳトランジスタ３５０のゲート端子に、Ｌレベルの電位として外部電位ＶＢＢを供給する。よって、ｎチャネルＭＯＳトランジスタ３５０は非導通状態となり、第２供給回路３０１ｂは、ＰＡＤ３３０から供給された外部電位ＶＢＢの基準電位回路２４０ａへの供給を停止する。
【００７４】
第２供給回路３０１ｂが外部電位ＶＢＢの供給を停止している間、ｐチャネルＭＯＳトランジスタ２４１は、ｐチャネルＭＯＳトランジスタ２４１の閾値電圧Ｖｔｐに接地電位ＶＳＳの値を加算した生成電位（ＶＳＳ＋Ｖｔｐ）を、所定の基準電位として、ポンプ容量素子２２１の他端１ｂに供給する。なお、生成電位（ＶＳＳ＋Ｖｔｐ）は、外部電位ＶＢＢと異なる電位である。
【００７５】
このため、ポンプ容量素子２２１のストレス電圧は、Ｖｔｓ−（ＶＳＳ＋Ｖｔｐ）となる。例えば、ポンプ容量素子２２１に適したストレス電圧をＶｂとすると、レギュレータ３１０は、Ｖｂ＋（ＶＳＳ＋Ｖｔｐ）のテスト電位Ｖｔｓを、切替回路３２０ａを介して、ポンプ容量素子２２１の他端１ｂおよびポンプ容量素子２４３の他端３ｂに出力することになる。
【００７６】
レギュレータ３１０は、制御線１３から、テスト指示信号として設定信号を受け付けると、テスト電位Ｖｔｓを、Ｈレベルの電位として切替回路３２０ａに出力する。ストレス印加テスト後は、レギュレータ３１０は、電源電位ＶＤＤを、Ｈレベルの電位として、切替回路３２０ａに出力する。
【００７７】
切替回路３２０ａは、図１に示した切替回路３２０に対応する。
【００７８】
切替回路３２０ａは、制御線１２から、テスト指示信号として、Ｈレベルの電位を受けると、テスト電位Ｖｔｓを、ポンプ容量素子２２１および２４３のそれぞれの一端に供給する。
【００７９】
ストレス印加テスト後、切替回路３２０ａは、制御線１２からＬレベルの電位を受けると、オシレータ回路２１０から出力された発振信号を、ポンプ容量素子２２１の一端１ａに供給し、かつ、発振信号と逆相の信号をポンプ容量素子２４３の一端３ａに供給する。
【００８０】
切替回路３２０ａでは、オシレータ回路２１０の出力端が、インバータ３２１の入力端と、インバータ３２４の入力端と、に接続される。また、インバータ３２１〜３２３が直列に接続され、インバータ３２３の出力端が、ポンプ容量素子２２１の一端１ａに接続される。また、制御線１２が、ＮＡＮＤ回路３２５の第１入力端子に接続され、インバータ３２４の出力端が、ＮＡＮＤ回路３２５の第２入力端子に接続され、ＮＡＮＤ回路３２５の出力端が、ポンプ容量素子２４３の一端３ａに接続される。
【００８１】
インバータ３２１〜３２４は、接地電位ＶＳＳを受けると、レギュレータ３１０から出力されたＨレベルの電位を出力する。インバータ３２１〜３２４は、Ｈレベルの電位を受けると、接地電位ＶＳＳを出力する。
【００８２】
インバータ３２１〜３２４としては、ｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタとで構成されるＣＭＯＳインバータが用いられる。インバータ３２１〜３２４のそれぞれでは、ＣＭＯＳインバータを構成するｐチャネルＭＯＳトランジスタのソース端子が、レギュレータ３１０の出力端に接続され、ＣＭＯＳインバータを構成するｎチャネルＭＯＳトランジスタのソース端子が接地線に接続される。
【００８３】
ＮＡＮＤ回路３２５は、第１入力端子から、テスト指示信号としてＬレベルの電位を受け、かつ、第２入力端子から、Ｈレベルのテスト電位Ｖｔｓを受けると、テスト電位Ｖｔｓを、ポンプ容量素子２４３の一端３ａに供給する。
【００８４】
ストレス印加テスト後は、ＮＡＮＤ回路３２５の第１入力端子に制御線１２からＨレベルの電位が供給される。よって、ＮＡＮＤ回路３２５は、第２入力端子から、Ｈレベルの電源電位ＶＤＤを受けると、接地電位ＶＳＳをポンプ容量素子２４３の一端３ａに供給し、第２入力端子から、Ｌレベルの接地電位ＶＳＳを受けると、電源電位ＶＤＤをポンプ容量素子２４３の一端３ａに供給する。
【００８５】
ストレス印加テスト後のチャージポンプ回路２４０では、ポンプ容量素子２２１の一端１ａに発振信号が供給されるとともに、ポンプ容量素子２４３の一端３ａに発振信号と逆相の信号が供給される。このため、チャージポンプ回路２４０は、図５に示したチャージポンプ回路９２０と同様の動作を行う。よって、チャージポンプ回路２４０は、ポンプ容量素子２２１の一端１ａに生じる電位降下を利用して、出力容量２３０の一端に基板電位ＶＢＢを形成する。
【００８６】
レベルシフタ３４０は、インバータ３４１と、ｐチャネルＭＯＳトランジスタ３４２および３４３と、ｎチャネルＭＯＳトランジスタ３４４および３４５と、を備える。
【００８７】
レベルシフタ３４０では、制御線１４が、ｐチャネルＭＯＳトランジスタ３４２のゲート端子と、インバータ３４１の入力端と、に接続され、ｐチャネルＭＯＳトランジスタ３４２のドレイン端子が、ｎチャネルＭＯＳトランジスタ３５０のゲート端子と、ｎチャネルＭＯＳトランジスタ３４４のドレイン端子と、ｎチャネルＭＯＳトランジスタ３４５のゲート端子と、に接続される。
【００８８】
また、インバータ３４１の出力端が、ｐチャネルＭＯＳトランジスタ３４３のゲート端子に接続され、ｐチャネルＭＯＳトランジスタ３４３のドレイン端子が、ｎチャネルＭＯＳトランジスタ３４４のゲート端子と、ｎチャネルＭＯＳトランジスタ３４５のドレイン端子と、に接続される。
【００８９】
さらに、ｎチャネルＭＯＳトランジスタ３４４および３４５のそれぞれのソース端子が、ＰＡＤ３３０に接続される。なお、ｐチャネルＭＯＳトランジスタ３４２および３４３のそれぞれのソース端子は、電源線３１および３２に接続される。電源線３１および３２には、電源電位ＶＤＤが供給されている。
【００９０】
レベルシフタ３４０では、制御線１４からＬレベルの電位を受けると、ｐチャネルＭＯＳトランジスタ３４２が導通状態となり、ｎチャネルＭＯＳトランジスタ３５０が導通状態となる。
【００９１】
一方、制御線１４からＨレベルの電位を受けると、ｐチャネルＭＯＳトランジスタ３４３が導通状態となり、ｎチャネルＭＯＳトランジスタ３４４のゲート端子にＨレベルの電源電位ＶＤＤが供給される。よって、ｎチャネルＭＯＳトランジスタ３４４が導通状態となり、ＰＡＤ３３０からＬレベルの外部電位ＶＢＢが供給された場合には、ｎチャネルＭＯＳトランジスタ３５０が非導通状態となる。
【００９２】
すなわち、第２の実施形態による半導体装置１０１は、所定電位ＶＤＤと所定電位ＶＤＤよりも低い特定電位ＶＳＳとを交互に出力する発振回路２１０と、発振回路２１０から出力された、所定電位ＶＤＤと特定電位ＶＳＳとを受ける第１ポンプ容量素子２２１と、出力電位を生成する出力容量２３０と、出力容量２３０と第１ポンプ容量素子２２１との間を導通状態または非導通状態にする切替素子２４２と、第１ポンプ容量素子２２１への入力が所定電位ＶＤＤから特定電位ＶＳＳに切り替わるごとに、切替素子２４２を導通状態にし、第１ポンプ容量素子２２１への入力が特定電位ＶＳＳから所定電位ＶＤＤに切り替わるごとに、切替素子２４２を非導通状態にして、出力電位を、目標とする目標電位ＶＢＢに下げる第２ポンプ容量素子２４３と、第１ポンプ容量素子２２１のテストの実行を指示するテスト指示信号を受け付けると、所定のストレス電圧を第１ポンプ容量素子２２１に供給するためのテスト電位Ｖｔｓを、第１ポンプ容量素子２２１の一端１ａに供給し、テスト電位Ｖｔｓを、第２ポンプ容量素子２４３の一端３ａに供給するテスト回路３０１と、を有して構成されている。
【００９３】
さらに、第２の実施形態によるテスト回路３０１は、所定供給回路３０１ａと特定供給回路３０１ｂとを含み、特定供給回路３０１ｂは、外部から目標電位ＶＢＢを受けている間、チャージポンプ回路２４０への目標電位ＶＢＢの供給を停止し、チャージポンプ回路２４０は、特定供給回路３０１ｂが目標電位ＶＢＢの供給を停止している間、所定の基準電位（ＶＳＳ＋Ｖｔｐ）をポンプ容量素子２２１の他端１ｂに供給する電位生成素子２４１をさらに含み、所定供給回路３０１ａは、テスト指示信号を受け付けると、所定の基準電位（ＶＳＳ＋Ｖｔｐ）に所定のストレス電圧を加算した電位をテスト電位Ｖｔｓとして、ポンプ容量素子２２１の一端１ａに供給する。
【００９４】
第２の実施形態によれば、半導体装置１０１は、オシレータ回路２１０から出力された、電源電位ＶＤＤと接地電位ＶＳＳとを受けるポンプ容量素子２２１と、出力電位を生成する出力容量２３０と、出力容量２３０とポンプ容量素子２２１との間を導通状態または非導通状態にするｎチャネルＭＯＳトランジスタ２４２と、ポンプ容量素子２２１への入力が電源電位ＶＤＤから接地電位ＶＳＳに切り替わるごとに、ｎチャネルＭＯＳトランジスタ２４２を導通状態にし、ポンプ容量素子２２１への入力が接地電位ＶＳＳから電源電位ＶＤＤに切り替わるごとに、ｎチャネルＭＯＳトランジスタ２４２を非導通状態にして、出力電位を、目標とする目標電位ＶＢＢに下げるポンプ容量素子２４３と、を有する。半導体装置１０１では、テスト回路３０１が、テスト指示信号を受け付けると、所定のストレス電圧をポンプ容量素子２２１に供給するためのテスト電位Ｖｔｓを、ポンプ容量素子２２１の一端１ａに供給し、テスト電位Ｖｔｓを、ポンプ容量素子２４３の一端３ａに供給する。
【００９５】
このため、図５に示した半導体装置９００内のポンプ容量素子９２５と異なり、半導体装置１０１は、ポンプ容量素子２４３に対して、ポンプ容量素子２２１と同じレベルのテスト電位Ｖｔｓを、ポンプ容量素子２２１と同時に供給することが可能となる。よって、ポンプ容量素子２２１のストレス印加テストの際に、ポンプ容量素子２４３のストレス印加テストも同時に行うことが可能となる。
【００９６】
また、第２の実施形態では、半導体装置１０１内の基準電位回路２４０ａは、外部から外部電位ＶＢＢを受けている間、外部電位ＶＢＢを所定の基準電位として、ポンプ容量素子２２１の他端１ｂに供給する。また、テスト回路３０１は、外部電位ＶＢＢにストレス電圧を加算した電位を、テスト電位Ｖｔｓとして、ポンプ容量素子２２１の一端１ａに供給する。
【００９７】
このため、半導体装置１０１は、接地電位ＶＳＳより低い外部電位ＶＢＢをポンプ容量素子２２１の他端１ｂに供給する状況でも、ポンプ容量素子２２１に過剰なストレス電圧を供給することを防止することが可能となる。
【００９８】
また、第２の実施形態では、第２供給回路３０１ｂは、外部電位ＶＢＢを受けている間、チャージポンプ回路２４０への外部電位ＶＢＢの供給を停止することも可能である。チャージポンプ回路２４０内のｐチャネルＭＯＳトランジスタ２４１は、第２供給回路３０１ｂが外部電位ＶＢＢの供給を停止している間、所定の基準電位として、生成電位（ＶＳＳ＋Ｖｔｐ）をポンプ容量素子２２１の他端１ｂに供給する。また、第１供給回路３０１ａは、テスト指示信号を受け付けると、生成電位（ＶＳＳ＋Ｖｔｐ）にストレス電圧を加算した電位を、テスト電位としてポンプ容量素子２２１の一端１ａに供給する。
【００９９】
このため、半導体装置１０１は、ストレス印加テスト時に、適切なストレス電圧（Ｖｔｓ−（ＶＳＳ＋Ｖｔｐ））をポンプ容量素子２２１に供給することが可能となる。
【０１００】
また、第２供給回路３０１ｂは、外部電位ＶＢＢを受けている間、外部電位ＶＢＢをチャージポンプ回路２４０に供給することも可能である。このため、半導体装置１０１は、チャージポンプ回路２４０に供給する電位を外部電位ＶＢＢに切り替えることも可能である。
【０１０１】
図３は、第３の実施形態における半導体装置１０２の構成例を示す回路図である。図３では、半導体装置１０１と同じ構成のものに同一符号を付している。
【０１０２】
半導体装置１０２は、オシレータ回路２１０と、チャージポンプ回路２５０と、テスト回路３０２と、を備える。チャージポンプ回路２５０は、ポンプ容量素子２２１および２４３と、基準電位回路２５０ａと、出力容量２３０と、を備える。
【０１０３】
基準電位回路２５０ａは、図２に示した基準電位回路２４０ａの構成に加えて、ｐチャネルＭＯＳトランジスタ２５１および２５２を備える。
【０１０４】
ｐチャネルＭＯＳトランジスタ２５１は、ＰＡＤ３３０から、基板電位ＶＢＢと同じレベルの外部電位ＶＢＢを受けている間、所定の基準電位として、外部電位ＶＢＢと異なる接地電位ＶＳＳを、ポンプ容量素子２２１の他端１ｂに供給する。
【０１０５】
ｐチャネルＭＯＳトランジスタ２５２は、外部電位ＶＢＢを受けている間、所定の基準電位として、接地電位ＶＳＳを、ポンプ容量素子２４３の他端３ｂに供給する。
【０１０６】
チャージポンプ回路２５０では、ポンプ容量素子２２１の他端１ｂが、ｐチャネルＭＯＳトランジスタ２５１のソース端子に接続され、ｐチャネルＭＯＳトランジスタ２５１のゲート端子が、ｐチャネルＭＯＳトランジスタ３４２のドレイン端子に接続される。
【０１０７】
また、ポンプ容量素子２４３の他端３ｂが、ｐチャネルＭＯＳトランジスタ２５２のソース端子に接続され、ｐチャネルＭＯＳトランジスタ２５２のゲート端子が、ｐチャネルＭＯＳトランジスタ３４２のドレイン端子に接続される。
【０１０８】
なお、ｐチャネルＭＯＳトランジスタ２５１および２５２のそれぞれのドレイン端子は、接地線２６および２７に接続される。接地線２６および２７には、接地電位ＶＳＳが供給されている。
【０１０９】
すなわち、第３の実施形態による半導体装置１０２内の基準電位回路２５０ａは、外部から目標電位ＶＢＢを受けている間、目標電位ＶＢＢと異なる電位を所定の基準電位として、ポンプ容量素子２２１の他端１ｂに供給する供給素子２５１を有して構成されている。
【０１１０】
第３の実施形態によれば、基準電位回路２５０ａ内のｐチャネルＭＯＳトランジスタ２５１が、基板電位ＶＢＢと同じレベルの外部電位ＶＢＢを受けている間、外部電位ＶＢＢと異なる接地電位ＶＳＳを、ポンプ容量素子２２１の他端１ｂに供給する。また、テスト回路３０２は、接地電位ＶＳＳにストレス電圧を加算した電位を、テスト電位Ｖｔｓとしてポンプ容量素子２２１の一端１ａに供給する。
【０１１１】
このため、半導体装置１０２は、ＰＡＤ３３０から供給される外部電位ＶＢＢのレベルに関わらず、外部電位ＶＢＢを受けている間、ポンプ容量素子２２１の他端１ｂに一定の接地電位ＶＳＳを供給すること可能となる。
【０１１２】
よって、半導体装置１０２は、ＰＡＤ３３０に供給された実際の電位が、ＰＡＤ３３０に供給すべき外部電位ＶＢＢと異なる場合であっても、適切なストレス電圧をポンプ容量素子２２１に印加することが可能となる。このため、ＰＡＤ３３０から供給される外部電位ＶＢＢのレベルに応じて、ポンプ容量素子２２１の一端１ａに供給するテスト電位を調整する必要が無くなる。
【０１１３】
また、半導体装置１０２では、ｐチャネルＭＯＳトランジスタ２５１は、外部電位ＶＢＢを受けている間、接地電位ＶＳＳを、ポンプ容量素子２２１の他端１ｂに供給し、ｐチャネルＭＯＳトランジスタ２５２は、外部電位ＶＢＢを受けている間、接地電位ＶＳＳを、ポンプ容量素子２４３の他端３ｂに供給する。また、テスト回路３０２は、テスト指示信号を受け付けると、テスト電位Ｖｔｓを、ポンプ容量素子２２１の一端１ａとポンプ容量素子２４３の一端３ａとのそれぞれに供給する。
【０１１４】
このため、半導装置１０２は、ストレス印加テストにおいて、ポンプ容量素子２２１および２４３のそれぞれに均一のストレス電圧（Ｖｔｓ−ＶＳＳ）を供給することができる。
【０１１５】
図４は、第４の実施形態における半導体装置１０３の構成例を示す回路図である。図４では、図２に示した半導体装置１０１と同じ構成のものに同一符号が付されている。
【０１１６】
第１供給回路３０２ａは、図２に示した第１供給回路３０１ａに対応する。
【０１１７】
第１供給回路３０２ａは、テスト指示信号を受け付けると、テスト電位Ｖｔｓを、ポンプ容量素子２２１および２４３のそれぞれの一端に供給する。
【０１１８】
第１供給回路３０２ａは、レギュレータ３１０と、インバータ３１１と、切替回路３６０と、を備える。切替回路３６０は、インバータ３６１と、スイッチ３６２〜３６５と、を備える。
【０１１９】
第１供給回路３０２ａでは、制御線１３が、インバータ３６１の入力端と、スイッチ３６２および３６５の第１制御端子と、スイッチ３６３および３６４の第２制御端子と、に接続される。インバータ３６１の出力端は、スイッチ３６２および３６５の第２制御端子と、スイッチ３６３および３６４の第１制御端子とに接続される。
【０１２０】
また、オシレータ回路２１０の出力端が、インバータ３１１の入力端と、スイッチ３６２の一端と、に接続される。スイッチ３６２の他端は、ポンプ容量素子２４３の一端３ａと、スイッチ３６３の一端と、に接続され、スイッチ３６３の他端は、スイッチ３６４の一端と、レギュレータ３１０と、に接続される。スイッチ３６４の他端は、スイッチ３６５の一端と、ポンプ容量素子２２１の一端１ａと、に接続され、スイッチ３６５の他端が、インバータ３１１の出力端に接続される。
【０１２１】
次に、切替回路３６０の動作について簡単に説明する。
【０１２２】
まず、ストレス印加テストでは、オシレータ回路２１０が、接地電位ＶＳＳを、インバータ３１１の入力端とスイッチ３６２の一端とに供給する。インバータ３１１は、オシレータ回路２１０から接地電位ＶＳＳを受けて、電源電位ＶＤＤを、スイッチ３６５の他端に供給する。また、レギュレータ３１０は、テスト電位Ｖｔｓを、スイッチ３６３の他端とスイッチ３６４の一端とに供給する。さらに、制御線１３から、テスト指示信号として、Ｈレベルの電位が供給される。
【０１２３】
切替回路３６０では、制御線１３からＨレベルの電位を受けると、スイッチ３６３および３６４が導通状態となる。よって、切替回路３６０は、レギュレータ３１０から受けているテスト電位Ｖｔｓを、スイッチ３６３を介してポンプ容量素子２４３の一端３ａに、スイッチ３６４を介してポンプ容量素子２２１の一端１ａに、それぞれ供給する。
【０１２４】
ストレス印加テスト後は、制御線１３から、Ｌレベルの電位が供給され、スイッチ３６２および３６５が導通状態となる。よって、切替回路３６０は、オシレータ回路２１０から受けている発振信号を、スイッチ３６２を介してポンプ容量素子２４３の一端３ａに供給し、かつ、インバータ３１１から受けている発振信号と逆相の信号を、スイッチ３６５を介してポンプ容量素子２２１の一端１ａに供給する。
【０１２５】
よって、第４の実施形態によれば、半導体装置１０３は、図２に示した切替回路３２０ａの代わりに、インバータ３１１および切替回路３６０が設けられても、第２の実施形態と同様に、ポンプ容量素子２２１の一端１ａに適切なテスト電位Ｖｔｓを供給することが可能となる。
【０１２６】
以上説明した各実施形態において、図示した構成は単なる一例であって、本発明はその構成に限定されるものではない。
【符号の説明】
【０１２７】
１００、１０１、１０２、１０３  半導体装置
２１０  オシレータ回路
２２０、２４０、２５０  チャージポンプ回路
２２２、２４０ａ、２５０ａ  基準電位回路
２２１、２４３  ポンプ容量素子
２３０  出力容量
３００、３０１、３０２、３０３  テスト回路
３０１ａ、３０２ａ  第１供給回路
３０１ｂ  第２供給回路
３１０  レギュレータ
３２０、３２０ａ、３６０  切替回路
３３０  ＰＡＤ
３４０  レベルシフタ
３５０  ｎチャネルＭＯＳトランジスタ
【図１】
2012113771.tif 000003
【図２】
2012113771.tif 000004
【図３】
2012113771.tif 000005
【図４】
2012113771.tif 000006
【図５】
2012113771.tif 000007