(57)【要約】【課題】ＯＦＤＭ変調の受信時のプリアンブル相関の処理量を低減する無線通信装置を提供する。【解決手段】受信フレームに含まれる受信プリアンブルデータと、ＲＯＭ１０２に記憶された所定の保持プリアンブルデータとの相関を求めて同期タイミングを得る無線通信装置を用いる。プリアンブル相関部１５のシフトレジスタ１０１は、受信プリアンブルデータが順次蓄積される。そして、データ有無識別部１０３は、シフトレジスタ１０１の全てに受信プリアンブルデータが蓄積されたか否か判断する。また、データ符号識別部１０４は、シフトレジスタ１０１に蓄積された受信プリアンブルデータの符号と保持プリアンブルデータの符号が一致しているか否か判断する。データ符号識別部１０４は、全ての符号が一致していると判断されたとき、正の相関処理を行う一方、全ての符号が一致していないと判断されたとき、符号を反転させた負の相関処理を行う。【選択図】図２
2012019424.tif 000002
【特許請求の範囲】
【請求項１】
受信フレームに含まれる受信プリアンブルデータと所定の保持プリアンブルデータとの相関を求めて同期タイミングを得る無線通信装置において、
前記受信プリアンブルデータが順次蓄積されるシフトレジスタと、
前記シフトレジスタの全てに前記受信プリアンブルデータが蓄積されたか否か判断する第１の判断手段と、
前記第１の判断手段で前記シフトレジスタの全てに前記受信プリアンブルデータが蓄積されたと判断されたとき、前記シフトレジスタに蓄積された該受信プリアンブルデータの符号と前記保持プリアンブルデータの符号が一致しているか否か判断する第２の判断手段と、
前記第２の判断手段で前記符号が第１の所定数以上一致していると判断されたとき、正の相関処理を行う一方、前記符号が第２の所定数以上不一致であると判断されたとき、符号を反転させた負の相関処理を行う相関処理手段と
を備えることを特徴とする無線通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信装置に係り、特に、ＯＦＤＭ復調内部で実装するプリアンブル検出を行う無線装置に関する。
【背景技術】
【０００２】
近年、デジタル無線通信装置が普及している。デジタル無線通信装置のデジタル変調の方式の１種として、ＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ、直交波周波数分割多重）変調方式が存在する。
ＯＦＤＭを用いたデジタル無線通信装置では、送信するビットストリーム（ｂｉｔ  ｓｔｒｅａｍ）信号を実数部、虚数部の複素平面にマッピングし、逆ＦＦＴ（Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ、高速フーリエ変換）をかけ、Ｄ／Ａ変換行って所定の周波数に変換し、電波として送信する。この信号を受信したデジタル無線通信装置は、受信した信号をＡ／Ｄ変換し、ＦＦＴにより複素平面に逆マッピングして、デジタル化されたデータを取得する。
このように、ＯＦＤＭは直交変調を用いるため、複数の搬送波を重なり合いながらも干渉しないようにして、広帯域伝送を実現することができる。
【０００３】
また、ＯＦＤＭにおいては、信号を短いフレームといった短い信号列の単位で送受信する。このフレームは、プリアンブル・フィールドと、送信データ・フィールドの各フィールドから構成される。
ここで、ＯＦＤＭにおいて、送信信号の同期をとるためには、フレームのプリアンブル・フィールドの信号を用いる。
このプリアンブル・フィールドには、デジタル無線通信装置の周波数とチャンネルの見積もりを行うために、例えば、同様の信号の繰り返しであるショートシンボルとロングシンボルが含まれている。
このショートシンボルにて大まかな同期を行い、ロングシンボルを用いて正確な同期をすることができる。
このプリアンブル・フィールドは、受信後、取得されたＦＦＴ出力データを自己相関を用いたプリアンブル相関を行うことで認識し、フレームの受信タイミングの同期を行うことが可能である。
【０００４】
〔従来のプリアンブル相関部２５の制御構成〕
ここで、図５を参照して、従来のＯＤＦＭの復調を行うデジタル無線通信装置におけるプリアンブル相関部２５の制御構成について説明する。
図５は、従来技術のプリアンブル相関部２５のブロック図を示している。このプリアンブル相関部２５は、シフトレジスタ２０１、ＲＯＭ２０２、及び積和演算部２０５のような回路を備えている。
【０００５】
シフトレジスタ２０１は、ＦＦＴ出力データを一時格納するレジスタ（Ｒｅｇｉｓｔｅｒ）であり、少容量で高速な記憶部位である。
ＲＯＭ２０２は、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）等の不揮発性の記憶部位であり、プリアンブル・フィールドのショートシンボルやロングシンボルのデータ等を記憶する。
積和演算部２０５は、積和演算を行うブロックの回路であり、ＦＦＴ出力データとプリアンブルデータの積和演算を行う。
【０００６】
〔従来のプリアンブル相関処理〕
次に、図６を参照して、従来のプリアンブル相関処理について説明する。
従来のプリアンブル相関の処理は、図６のフローチャートのステップＳ２０１〜Ｓ２０２に示すステップにより行われる。
【０００７】
まず、ステップＳ２０１において、シフトレジスタ２０１は、シフトレジスタ処理を行う。
この処理においては、まず、シフトレジスタ２０１のＤ１に、ＦＦＴ出力されたデータが格納される。そして、Ｄ１に格納の際、シフトレジスタ２０１は、記憶しているデータを、全て１ビットずつ右にシフトする。
具体的には、シフトレジスタ２０１は、記憶しているデータの各ビットを、ＤｎにＤｎ−１のビットを代入、Ｄｎ−１にＤｎ−２のビットを代入  ……  Ｄ２にＤ１のビットを代入、Ｄ１にＦＦＴ出力されたデータのビットを代入、といったように、１ビットずつ右シフトした後で、最終的にＤ１にＦＦＴ出力されたビットのデータを代入する。
【０００８】
次に、ステップＳ２０２において、積和演算部２０５は、相関算出処理を行う。
具体的には、上述のデータの格納後、そのタイミングとＲＯＭ２０２内に記憶されているプリアンブルデータＰｎとの相関検出を行う。
積和演算部２０５は、以下の式（１）のように積和演算を行い、相関検出を行う。
相関結果  ＝  ΣＰｎＤｎ  ……  式（１）
従来の無線通信装置は、この相関結果が所定値以上になると、プリアンブル相関があったと検出し、タイミング調整を行う。
【０００９】
このような従来のプリアンブル相関を行う無線通信装置について、特許文献１を参照すると、信号中にプリアンブル及び同期ワードを有するチャネル種別と信号中にプリアンブルを有さずに同期ワードを有するチャネル種別を含む複数のチャネル種別について同期ワードのパターンを記憶する同期ワードパターン記憶手段と、信号中にプリアンブル及び同期ワードを有するチャネル種別についてプリアンブルのパターンを記憶するプリアンブルパターン記憶手段と、前記同期ワードパターン記憶手段に記憶されたそれぞれのチャネル種別毎の同期ワードのパターンと受信信号との最大相関値が最大となるチャネル種別を検出する相関値最大チャネル種別検出手段と、前記プリアンブルパターン記憶手段に記憶されたプリアンブルのパターンと受信信号との最大相関値が取得される信号位置に関する情報を検出する最大相関値位置情報検出手段と、前記相関値最大チャネル種別検出手段により検出されたチャネル種別が信号中にプリアンブル及び同期ワードを有するチャネル種別である場合に、前記最大相関値位置情報検出手段により検出された情報に基づいてシンボル同期を行うシンボル同期手段と、を備えたことを特徴とする受信機が記載されている（以下、従来技術１とする。）。
従来技術１の受信機によれば、受信信号のシンボル同期の精度を向上させることができる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００６−６７４３８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、従来技術１は、プリアンブル相関検出を行った場合、プリアンブルが長いと積和の演算回数が多くなるため、処理量が増大するという問題があった。
【００１２】
本発明は、このような状況に鑑みてなされたものであり、上述の課題を解消することを課題とする。
【課題を解決するための手段】
【００１３】
本発明の無線通信装置は、受信フレームに含まれる受信プリアンブルデータと所定の保持プリアンブルデータとの相関を求めて同期タイミングを得る無線通信装置において、前記受信プリアンブルデータが順次蓄積されるシフトレジスタと、前記シフトレジスタの全てに前記受信プリアンブルデータが蓄積されたか否か判断する第１の判断手段と、前記第１の判断手段で前記シフトレジスタの全てに前記受信プリアンブルデータが蓄積されたと判断されたとき、前記シフトレジスタに蓄積された該受信プリアンブルデータの符号と前記保持プリアンブルデータの符号が一致しているか否か判断する第２の判断手段と、前記第２の判断手段で前記符号が第１の所定数以上一致していると判断されたとき、正の相関処理を行う一方、前記符号が第２の所定数以上不一致であると判断されたとき、符号を反転させた負の相関処理を行う相関処理手段とを備えることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、相関のデータを識別して不要な積和の演算を省略するプリアンブル相関処理により、演算量を短縮する無線通信装置を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施の形態に係る無線通信装置１０の制御構成を示すブロック図である。
【図２】本発明の実施の形態に係るプリアンブル相関部１５の制御構成を示すブロック図である。
【図３】本発明の実施の形態に係るプリアンブル相関処理のフローチャートである。
【図４】本発明の実施の形態に係るデータと正相関フラグと負相関フラグの関係を説明する概念図である。
【図５】従来のプリアンブル相関部２５の制御構成を示すブロック図である。
【図６】従来のプリアンブル相関処理のフローチャートである。
【発明を実施するための形態】
【００１６】
＜実施の形態＞
〔無線通信装置１０の制御構成〕
まず、図１を参照して、本発明の実施の形態に係る無線通信装置１０の制御構成について説明する。
無線通信装置１０は、主にＲＦ部１１と、直交検波部１２と、Ａ／Ｄ変換部１３と、フィルタ部１４と、プリアンブル相関部１５と、デコーダ部１６とを含んで構成される。
【００１７】
ＲＦ部１１は、電波を受信するアンテナや入力端子を備え、アンテナから入力される信号を、例えば増幅器により増幅し、無線周波数発信器等により電波の受信信号を取得する高周波回路等の部位である。
直交検波部１２は、Ａ／Ｄ変換部１３から入力されるベースバンドのデジタル信号と、中間周波数発信器（図示せず）からの周波数を用いて、無線のキャリア周波数毎に、同相成分（Ｉ成分）及び直交成分（Ｑ成分）の信号を取得する直交検波を行う回路等の部位である。
Ａ／Ｄ変換部１３は、直交検波部１２から入力されるキャリア周波数毎の信号を同相成分と直交成分のアナログ信号を、量子化してそれぞれベースバンドのデジタル信号へ変換するＡ（アナログ）／Ｄ（デジタル）変換器等の部位である。
フィルタ部１４は、キャリア周波数毎のベースバンドのデジタル信号から、それぞれ、不要周波数成分の除去と、送信側と受信側の無線周波数の差を補正する自動周波数制御を行い、混信を防ぐためのガードインターバルを除去し、ＦＦＴ処理を行い、ＦＦＴ出力データを出力する回路等の部位である。
プリアンブル相関部１５は、フィルタ部１４からのキャリア周波数信号毎のＦＦＴ出力データを用いて、信号の符号判定等を行ってからプリアンブル相関を行う部位である。なお、このプリアンブル相関部１５は、同様の部位を、キャリア周波数毎に備えている。このプリアンブル相関部１５の構成については後述する。
デコーダ部１６は、それぞれのプリアンブル相関部１５からのプリアンブル相関を検出した後の信号から、ビットデータを取り出してフレームの信号を取得する部位である。
【００１８】
なお、フィルタ部１４、プリアンブル相関部１５、及びデコーダ部１６は、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）やＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）を用いて構成することができる。
また、無線通信装置１０は、各部を制御するためのＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）やＭＰＵ（Ｍｉｃｒｏ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）等の制御部、データを一時的に記憶するキャッシュメモリ等の記憶部、無線の状態を表示する表示部、ＬＡＮ等のネットワークにデコードされたデータを出力する出力部を更に含んで構成することもできる。
【００１９】
〔プリアンブル相関部１５の制御構成〕
次に、図２の制御ブロック図を参照して、本発明の実施の形態に係るプリアンブル相関部１５の構成について説明する。
プリアンブル相関部１５は、シフトレジスタ１０１、ＲＯＭ１０２、データ有無識別部１０３（第１の判断手段）、データ符号識別部１０４（第２の判断手段）、及び積和演算部１０５を含んで構成される。
【００２０】
シフトレジスタ１０１は、フィルタ部１４により出力されたＦＦＴ出力データを一時的に格納、記憶する部位である。シフトレジスタ１０１は、ＦＦＴ出力データから、受信フレームに含まれる受信プリアンブルデータを保持、記憶することができる。
具体的には、シフトレジスタ１０１は、従来のシフトレジスタ２０１と同様の機能を備えており、Ｄ１〜Ｄｎの各ビット等にＦＦＴ出力データを蓄積することができる。
【００２１】
ＲＯＭ１０２は、プリアンブルデータを記憶するＲＯＭ等である。このＲＯＭ１０２は、タイミング検出用のショーシンボルとチャンネル微調整用のロングシンボルの両方のプリアンブルデータ等を記憶している。
ＲＯＭ１０２は、予め保持している所定のプリアンブルデータであるＰ１〜Ｐｎの各ビットを保持、記憶することができる。
【００２２】
データ有無識別部１０３は、データ有無の識別を行う回路等である。すなわち、データ有無識別部１０３は、ＦＦＴ出力データが、シフトレジスタ１０１に記憶されているか否かを識別する部位である。
具体的に、データ有無識別部１０３は、信号を受信して、ＦＦＴ出力データがシフトレジスタ１０１のＤ１〜Ｄｎのｎビット分、すべてに記憶された際にデータありと識別する。それ以外の場合には、データが十分シフトレジスタ１０１に記憶されていないと識別する。
また、データ有無識別部１０３は、シフトレジスタ１０１内のＤ１〜Ｄｎにデータの何ビット目までデータが記憶されているか示すアドレスカウンタであるカウンタｉを備えている。このデータ有無識別部１０３のカウンタｉは、初期値を「０」等に設定する。
なお、データ有無識別部１０３は、信号を受信していない場合、又は当該キャリア周波数のＦＦＴデータが所定時間存在しない場合等に、ＦＦＴ出力データがシフトレジスタ１０１に記憶されていないと識別することもできる。
さらに、データ有無識別部１０３は、シフトレジスタ１０１の１回のシフト演算時に、ビットが「１」であるデータがＤ１〜Ｄｎ及びＦＦＴ出力データのいずれかに存在した場合に、シフトレジスタ１０１にデータが存在すると識別することもできる。
【００２３】
データ符号識別部１０４は、データ符号の識別を行う回路等である。具体的には、ＦＦＴ出力データがシフトレジスタ１０１内にある場合に、各ビットの符号を識別することができる。
また、データ符号識別部１０４は、ＲＯＭ１０２に記憶されたプリアンブルデータのＰｎの符号を、シフトレジスタ１０１のＤｎと同様に識別することができる。
また、データ符号識別部１０４は、Ｄ１〜ＤｎとＰ１〜Ｐｎの符号が一致した場合にオンにする正相関フラグ、及びＤ１〜ＤｎとＰ１〜Ｐｎの符号が一致しない場合にオン（１）に設定する負相関フラグを備えている。このデータ符号識別部１０４の正相関フラグと負相関フラグは、初期値としては、オフ（０）に設定することができる。
なお、データ符号識別部１０４は、Ｄ１〜ＤｎとＰ１〜Ｐｎの符号を２の補数や１の補数の符号にて識別することもできる。この際、シフトレジスタ１０１の最上位ビットＤｎやＲＯＭ１０２の最上位ビットＰｎを（キャリーフラグ）として識別することもできる。
また、データ符号識別部１０４は、Ｄ１やＰ１を最上位ビットとする符号の識別を行うような構成を用いることも可能である。
【００２４】
積和演算部１０５は、積和演算を行うブロックの回路等である。積和演算部１０５は、シフトレジスタ１０１に記憶されたＦＦＴ出力データであるＤ１〜ＤｎとＲＯＭ１０２に保持されたプリアンブルデータであるＰ１〜Ｐｎの積和演算を行う。
また、積和演算部１０５は、データ有無識別部１０３とデータ符号識別部１０４のイネーブル信号での指示があった場合に、積和演算部２０５と同様の積和演算を行う。
この際に、積和演算部１０５は、Ｄ１〜ＤｎとＰ１〜Ｐｎとを符号を反転せずに積和演算を行う正の相関と、Ｄ１〜ＤｎとＰ１〜Ｐｎのいずれかの符号を反転させて積和演算を行う負の相関のいずれかの演算を行うことができる。
【００２５】
〔無線通信装置１０のプリアンブル相関処理〕
ここで、図３を参照して、本発明の実施の形態に係る無線通信装置１０のプリアンブル相関部１５を用いたプリアンブル相関処理について説明する。
本発明の実施の形態に係るプリアンブル相関処理は、従来のシフトレジスタ処理と同様にシフトレジスタ１０１にＦＦＴ出力データを記憶した際のタイミングで、積和演算部１０５を用いてＲＯＭ１０２内に保持されているプリアンブルデータとの相関検出を行う。
この際、以下の条件の場合のみ積和処理を行うようにする：
・シフトレジスタ１０１のＤ１〜Ｄｎの全てにＦＦＴ出力データが入っている場合
・シフトレジスタ１０１のＤ１〜ＤｎのＦＦＴ出力データと、ＲＯＭ１０２のＰ１〜Ｐｎの符号が第１の所定数以上一致若しくは第２の所定数以上不一致の場合。ここで、第１の所定数および第２の所定数は、Ｐ１〜Ｐｎ符号の少なくとも半数以上の値に設定する。尚、第１および第２所定数は同じ値であってもよいし、Ｐ１〜Ｐｎ符号の全数であってもよい。
上述の条件に合う場合、積和演算部１０５にイネーブル信号を送信してプリアンブル相関を求める積和演算を行う。この際、シフトレジスタ１０１のＤ１〜ＤｎのＦＦＴ出力データとＲＯＭ１０２のＰ１〜Ｐｎ符号が第１の所定数以上一致する場合には、符号をそのままにした正の相関を求める。
逆に、Ｄ１〜ＤｎとＰ１〜Ｐｎの符号が第２の所定数以上不一致、すなわち半数以上の符号が反転している場合は、符号を反転させた負の相関処理を行う。
なお、上述の条件に合わない場合、すなわちＤ１〜Ｄｎの全てにＦＦＴ出力データが入っていないか、Ｄ１〜ＤｎとＰ１〜Ｐｎの一致した符号数が第１の所定数未満であり、かつ、不一致の符号数が第２の所定数未満の場合、積和ブロックにイネーブル信号を送信しないようにし、クロックの送信等、必要最小限の処理のみを行う。たとえば、「ｎ」が１０であり、第１の所定数と第２の所定数がそれぞれ７であった場合には、一致数が４〜６のときはイネーブル信号を送信しない。
このような処理により演算を少なくし、位相回転が発生して符号反転が起きたような場合にも対応できる。よって、積和演算部１０５の処理を軽減することができる。
以下で、図３のフローチャートを用いて、本実施形態のプリアンブル相関処理の各ステップについて説明する。プリアンブル相関部１５は、クロック等のタイミングを基に、ＦＦＴ出力データを入力する度にプリアンブル相関処理を実行する。
なお、図３の例では、第１のと第２の所定数をそれぞれ「ｎ」、すなわちＰ１〜Ｐｎ符号の全数に設定した。
【００２６】
まず、ステップＳ１０１において、シフトレジスタ１０１は、シフトレジスタ処理を行う。
この処理は、上述の従来のシフトレジスタ２０１によるシフトレジスタ処理と同様に行う。
具体的には、ＦＦＴ出力データをシフトレジスタ１０１のＤ１に格納、記憶する。このＤ１に格納の際、シフトレジスタ１０１の内容を全て１ビットずつ右にシフトする。すなわち、シフトレジスタ１０１に入っているデータを１ビットずつ右シフトして、Ｄ１〜Ｄｎにデータを記憶する。
つまり、ＤｎにＤｎ−１のデータを代入し、Ｄｎ−１にＤｎ−２のデータを代入し  ……  Ｄ２にＤ１のデータを代入し、Ｄ１にＦＦＴ出力データの１ビット分を代入する。
【００２７】
次に、ステップＳ１０２において、データ有無識別部１０３は、Ｄｎにデータがあるか否かを判定する。すなわち、シフトレジスタ１０１のＤ１〜Ｄｎの全てにＦＦＴ出力データが格納されているか否かを判定する。
Ｙｅｓ、すなわちＤ１〜Ｄｎの全てにＦＦＴ出力データが入っている場合、データ有無識別部１０３は、処理をステップＳ１０３に進める。
Ｎｏ、すなわちＤ１〜Ｄｎの全てにはデータがない場合には、データ有無識別部１０３は、処理をステップＳ１１０に進めてリセット処理を行う。
【００２８】
次に、ステップＳ１０３にて、データ符号識別部１０４は、シフトレジスタ１０１のＤ１〜Ｄｎのカウンタｉ番目の箇所のデータであるＤｉと、ＲＯＭ１０２のカウンタｉ番目の箇所のデータであるＰｉの符号が一致するか否か判定する。すなわち、Ｄｉ＝１でＰｉ＝１、又はＤｉ＝０でＰｉ＝０等の場合に、符号が一致すると判定する。それ以外の場合には、一致しないと判定する。この符号の一致又は不一致により、後述する相関検出方法（正の相関若しくは負の相関）を決定する。
なお、ＰｎとＤｎのみで判定する場合、Ｄｎ＝１でＰｎ＝１の場合（ＤｎとＰｎはマイナス）又はＤｎ＝０でＰｎ＝０（ＤｎとＰｎはプラスか０）の場合、同一符号と判定する。
Ｙｅｓ、すなわち符号が一致する場合、データ符号識別部１０４は、処理をステップＳ１０４に進める。
Ｎｏ、すなわち符号が一致しない場合、データ符号識別部１０４は、処理をステップＳ１０５に進める。
【００２９】
符号が一致する場合、ステップＳ１０４にて、データ符号識別部１０４は、正相関フラグオン処理を行う。
具体的には、データ符号識別部１０４は、符号が一致であれば、プリアンブルの自己相関が正相関であるように相関検出方法を設定し、正相関フラグをオンにする処理を行う。
この際、データ符号識別部１０４は、負相関フラグについては、そのままの状態を保つ。すなわち、負相関フラグは、オン（１）の場合はオンのまま、オフ（０）の場合はオフのままにする。
【００３０】
符号が一致しない場合、ステップＳ１０５にて、データ符号識別部１０４は、負相関フラグオン処理を行う。
すなわち、データ符号識別部１０４は、符号が不一致であれば、プリアンブルの自己相関が負相関であるように相関検出方法を設定し、負相関プラグをオンにする処理を行う。
この際、データ符号識別部１０４は、正相関フラグについては、そのままの状態を保つ。
【００３１】
次に、ステップＳ１０６にて、データ符号識別部１０４は、正相関フラグと負相関フラグの両方のフラグが同じ値（オン又はオフ）であるか否か判定する。すなわち、正相関フラグの値＝負相関フラグの値であるか否か判定する。
より詳細に説明すると、正相関フラグと負相関プラグの２つの相関フラグが２つともオン又は２つともオフである場合には、正と負の相関が同時に出ることはないので位相反転等が起こったとしてＹｅｓと判定する。また、正相関フラグと負相関プラグの一方のみオンであれば、それぞれ正の相関又は負の相関を算出可能であるためＮｏと判定する。
Ｙｅｓの場合、データ符号識別部１０４は、処理をステップＳ１１０に進めて、プリアンブル相関を計算せず、リセット処理のみを行う。
Ｎｏの場合、データ符号識別部１０４は、１つのイネーブル信号を積和演算部１０５に送信し、更に処理をステップＳ１０７に進める。
【００３２】
ステップＳ１０７において、データ有無識別部１０３は、アドレスカウント処理を行う。
具体的には、データ有無識別部１０３は、アドレスカウンタであるカウンタｉをインクリメントする。
【００３３】
次に、ステップＳ１０８にて、カウンタｉのアドレスが所定のビット数である最大値であるか否か判定する。この所定のビット数は、ショートシンボルやロングシンボルの周波数等を基に、ビット単位で設定することができる。
Ｙｅｓの場合、データ有無識別部１０３は、もう１つのイネーブル信号を積和演算部１０５に送信し、処理をステップＳ１０９に進める。
Ｎｏの場合、データ有無識別部１０３は、処理をステップＳ１０３に戻す。
【００３４】
ここで、図４を参照して、シフトレジスタ１０１のＤ１〜Ｄｎと、ＲＯＭ１０２の保持プリアンブルデータのＰ１〜Ｐｎと、データ符号識別部１０４の正相関フラグと負相関フラグの関係を説明する。図４は、データ有無識別部１０３のカウンタｉを１〜ｎまでインクリメントして、ステップＳ１０３〜ステップＳ１０８のループ内の処理を行った例を示している。
図４（ａ）は、Ｄ１〜Ｄｎのデータと、Ｐ１〜Ｐｎのデータが全て一致している場合の例である。この場合は、正相関フラグのみがずっとオン（１）の状態となる。このため、最終的に、正相関フラグのみがオンになる。これにより、正の相関を求められる。
図４（ｂ）は、Ｄ１〜Ｄｎのデータと、Ｐ１〜Ｐｎのデータが全て不一致の場合の例である。この場合は、負相関フラグのみがずっとオン（１）の状態となる。このため、最終的に、負相関フラグのみがオンになる。これにより、負の相関を求められる。
図４（ｃ）は、Ｄ１〜Ｄｎのデータと、Ｐ１〜Ｐｎのデータが一部不一致の場合の例である。図４（ｃ）の例の場合は、データが一致しているカウンタｉ＝３の場合まで、正相関フラグのみオン（１）になっているものの、カウンタｉ＝４のところでデータが一致せず負相関フラグもオン（１）になる。すなわち、正相関フラグと負相関フラグの両方ともオン（１）となり、異常値としてステップＳ１１０のリセット処理のみ行う。
【００３５】
ステップＳ１０９にて、積和演算部１０５は、相関算出処理を行う。
具体的には、積和演算部１０５は、データ有無識別部１０３とデータ符号識別部１０４の上述のステップＳ１０６とステップＳ１０８に係る２つのイネーブル信号での指示を受けて、積和演算を開始する。
この積和演算は、上述の正相関フラグのみがオンの場合には、シフトレジスタ１０１に蓄積されたデータは符号がすべて一致している。このため、積和演算部１０５は、正の相関を求める。
具体的には、図５の従来のプリアンブル相関部２５のステップＳ２０２の処理と同様の演算を行い、プリアンブル相関（正の相関）を求める。すなわち、積和演算部１０５は、上述の式（１）と同様の式（２）を用いて相関結果を求める：
相関結果  ＝  ΣＰｎＤｎ  ……  式（２）
【００３６】
また、上述の負相関フラグのみがオンの場合には、シフトレジスタ１０１に蓄積されたデータは符号がすべて反転している。このため、積和演算部１０５は、符号を反転させた負のプリアンブル相関（負の相関）を求める。
すなわち、積和演算部１０５は、下記の式（３）のようにＰｎかＤｎを反転させて相関結果を求める。
相関結果  ＝  Σ｛ＮＯＴ（Ｐｎ）Ｄｎ｝  ……  式（３）
【００３７】
これらの計算を行って、プリアンブル相関の相関結果を算出した後、プリアンブル相関部１５は、タイミング調整を行う。
【００３８】
次に、ステップＳ１１０において、データ有無識別部１０３とデータ符号識別部１０４とはリセット処理を行う。
具体的には、データ有無識別部１０３は、カウンタｉに０を代入する。
また、データ符号識別部１０４は、正相関フラグと負相関プラグをそれぞれオフ（０）に設定する。
以上により、本発明の実施の形態に係るプリアンブル相関処理を終了する。
【００３９】
なお、プリアンブル相関処理は、ＦＦＴデータがシフトレジスタ１０１に入力された際に適宜実行することができる。
また、ＦＦＴデータがシフトレジスタ１０１に入力されない場合には、プリアンブル相関部１５をスタンバイ状態にして消費電力を抑えることができる。
【００４０】
以上のように構成することで、以下のような効果を得ることができる。
まず、従来技術１のような従来の無線通信装置の場合、プリアンブル長が長いと、積和の演算回数が多くなり処理量が増大するという問題点があった。
これに対して、本発明の実施の形態に係る無線通信装置１０は、データ有無識別部１０３により、相関検出の際、シフトレジスタ１０１を参照し、ＦＦＴ出力データが蓄積されているか判断する。
また、データ符号識別部１０４の正相関フラグと負相関フラグを用いて、プリアンブルデータの符号が全て一致か全て不一致の場合のみプリアンブル相関を求める処理を行う。
このように構成するため、本発明の実施の形態に係る無線通信装置１０は、積和演算の処理を少なくすることができ、回路の規模を抑えて、消費電力を抑えることができる。
また、本発明の実施の形態に係る無線通信装置１０は、送受信機器の周波数発信器により、キャリア周波数の誤差が発生し、この誤差やフェージング等の影響で位相回転が発生して符号反転が起きた場合でも、負の相関の条件に沿ったプリアンブル相関の検出を行うことができる。これにより、ＯＦＤＭによる通信の信頼性を高くし、ノイズを減少させることができる。
【００４１】
また、本発明の実施の形態に係る無線通信装置１０は、受信フレームに含まれる受信プリアンブルデータであるＦＦＴ出力データとＲＯＭ１０２に記憶している保持プリアンブルデータとの相関を求めて同期タイミングを得る無線通信装置において、受信プリアンブルデータが順次蓄積されるシフトレジスタ１０１と、シフトレジスタ１０１のＤ１〜Ｄｎの全てにＦＦＴ出力データが蓄積された否か判断するデータ有無識別部１０３と、データ有無識別部１０３でシフトレジスタのＤ１〜Ｄｎの全てにＦＦＴ出力データが蓄積されたと判断されたとき、シフトレジスタ１０１に蓄積されたＤ１〜ＤｎのＦＦＴ出力データの符号とＲＯＭ１０２の保持プリアンブルデータであるＰ１〜Ｐｎの符号が一致しているか否か判断するデータ符号識別部１０４と、データ符号識別部１０４で第１の所定数以上一致していると判断されたとき、正の相関処理を行う一方、第２の所定数以上一致していないと判断されたとき、符号を反転させた負の相関処理を行う相関処理手段とを備えることを特徴とする。
【００４２】
また、本発明の実施の形態に係るプリアンブル相関の処理量短縮方法は、ディジタル復調の同期処理で行うプリアンブル検出を行うにあたり、フェージング等の影響で位相回転が発生して符号反転が起きた場合でも、正相関又は負相関にてプリアンブル相関を検出することを特徴とする。
【００４３】
なお、上記実施の形態の構成及び動作は例であって、本発明の趣旨を逸脱しない範囲で適宜変更して実行することができることは言うまでもない。
【符号の説明】
【００４４】
１０  無線通信装置
１１  ＲＦ部
１２  直交検波部
１３  Ａ／Ｄ変換部
１４  フィルタ部
１５、２５  プリアンブル相関部
１６  デコーダ部
１０１、２０１  シフトレジスタ
１０２、２０２  ＲＯＭ
１０３  データ有無識別部
１０４  データ符号識別部
１０５、２０５  積和演算部
【図１】
2012019424.tif 000003
【図２】
2012019424.tif 000004
【図３】
2012019424.tif 000005
【図４】
2012019424.tif 000006
【図５】
2012019424.tif 000007
【図６】
2012019424.tif 000008