(57)【要約】【課題】面積の増加を抑えつつ、ヒューズ構造体のデータの保持量を増加する。【解決手段】半導体装置１００は、基板（不図示）上に形成されたヒューズ構造体１２０を含む。ヒューズ構造体１２０は、第１の配線（１２２）および第２の配線（１２４）と、これらを接続するビア１２３とから構成された電気ヒューズ１２１と、一端がビア１２３の側方にビア１２３に接続して形成された抵抗配線１２８と、を含む。電気ヒューズ１２１のビア１２３は、基板の積層方向において、第１の配線（１２２）との接続箇所から抵抗配線１２８との接続箇所までの間に、面内方向の断面積が第２の配線（１２４）との接続箇所から抵抗配線１２８との接続箇所までの面内方向の断面積よりも小さい箇所を有する。【選択図】図１
2012019103.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成されたヒューズ構造体と、
を含み、
前記ヒューズ構造体は、
第１の配線と、当該第１の配線とは異なる層に形成された第２の配線と、前記第１の配線および前記第２の配線の間に設けられ、これらを接続するビアとから構成された電気ヒューズと、
前記電気ヒューズの前記第１の配線と前記第２の配線との間の当該第１の配線および前記第２の配線とは異なる層に形成され、一端が前記ビアの側方に当該ビアに接続して形成された抵抗配線と、
を含み、
前記電気ヒューズの前記ビアは、前記基板の積層方向において、前記第１の配線との接続箇所から前記抵抗配線との接続箇所までの間に、面内方向の断面積が前記第２の配線との接続箇所から前記抵抗配線との接続箇所までの面内方向の断面積よりも小さい箇所を有する半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記第２の配線から前記ビアを介して前記第１の配線に至る第１の経路の抵抗値が、前記第２の配線から前記ビアを介して前記抵抗配線の他端に至る第２の経路の抵抗値よりも小さい半導体装置。
【請求項３】
請求項１または２に記載の半導体装置において、
前記第１の配線は下層配線、前記第２の配線は上層配線であって、
前記電気ヒューズの前記ビアは、前記抵抗配線と同水準以下の下方領域では、当該抵抗配線よりも上位水準の上方領域よりも、面内方向の断面積が小さく形成された半導体装置。
【請求項４】
請求項３に記載の半導体装置において、
前記ビアは、前記抵抗配線が形成された層よりも上の領域では、当該抵抗配線の前記一端において、一部が当該抵抗配線と重なるように形成され、当該抵抗配線が形成された層以下の領域では、前記一部に対応する領域に形成されていない半導体装置。
【請求項５】
請求項１から４いずれかに記載の半導体装置において、
前記ヒューズ構造体は、
前記電気ヒューズの前記第２の配線が前記ビアを介して前記第１の配線に接続されているとともに、前記第２の配線が前記ビアを介して前記抵抗配線の他端とも電気的に接続されている非切断状態と、
前記電気ヒューズの前記ビアの前記第１の配線との接続箇所から前記抵抗配線との接続箇所までの間に空隙部が設けられるとともに、前記第２の配線が前記ビアを介して前記抵抗配線の前記他端と電気的に接続されている第１段階切断状態と、
前記電気ヒューズの前記第２の配線が、前記第１の配線および前記抵抗配線の前記他端の両方と電気的に接続されていない第２段階切断状態と、
を有する半導体装置。
【請求項６】
請求項５に記載の半導体装置において、
前記第２段階切断状態において、前記電気ヒューズの前記ビアの前記第２の配線との接続箇所から前記抵抗配線との接続箇所までの間に空隙部が設けられた半導体装置。
【請求項７】
請求項６に記載の半導体装置において、
前記第２段階切断状態において、前記空隙部は、前記電気ヒューズの前記ビアの前記第１の配線との接続箇所から前記抵抗配線との接続箇所の間から前記第２の配線との接続箇所から前記抵抗配線との接続箇所までの間にわたって設けられた半導体装置。
【請求項８】
請求項１から７いずれかに記載の半導体装置において、
前記ヒューズ構造体が形成された層より上の層に形成された耐湿性の保護絶縁膜をさらに含み、
当該保護絶縁膜には、平面視で前記抵抗配線と重なる箇所にレーザ光照射用開口部が形成されている半導体装置。
【請求項９】
請求項１から８いずれかに記載の半導体装置において、
前記抵抗配線は、前記電気ヒューズの前記ビアと平面視で重なる領域を有する半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、とくに、電気ヒューズを含む半導体装置に関する。
【背景技術】
【０００２】
近年、半導体デバイスの微細化に伴い、チップに搭載するＤＲＡＭやＳＲＡＭの数が増加する傾向にある。これに伴い、アドレス保持やリダンダンシーで用いるヒューズの搭載本数も増加している。通常のヒューズ素子は、切断前状態と切断後状態との２つの状態しかなく、２値のデータしか保持できない。そのため、ヒューズの搭載本数の増加に伴い、大きな面積が必要となっている。そこで、ヒューズ領域の占める割合を小さくするために、ヒューズを多値化することが検討されている。
【０００３】
特許文献１（特開２００５−９３５７９号公報）には、回路素子が設けられた半導体基板上に第１の導電線層からなるヒューズＦ１〜Ｆ３と第２の導電線層からなる抵抗Ｒ１〜Ｒ３とを並列接続した２組以上のヒューズ単位Ｆｕ１〜Ｆｕ３を直列接続してなるヒューズ素子を設けた構成が記載されている。ここで、３個のヒューズＦ１〜Ｆ３は、同じ層幅に形成されているが、抵抗Ｒ１は最も幅が広く、抵抗Ｒ２は中間の幅に、そして抵抗Ｒ３は最も幅が狭く形成されている。従って、抵抗Ｒ１〜Ｒ３にそれぞれ対応する抵抗値ｒ１〜ｒ３は、層の幅に逆比例して、ｒ１＜ｒ２＜ｒ３となる。ヒューズＦ１〜Ｆ３が未切断の時においては、コンタクトプラグ間の抵抗は、並列に接続されたヒューズＦ１〜Ｆ３の抵抗が支配的となり、ほとんどゼロに近いヒューズＦ１〜Ｆ３の抵抗を示すことになる。一方、ヒューズＦ１〜Ｆ３を切断した時においては、ヒューズＦ１〜Ｆ３の抵抗は無限大となるため、抵抗Ｒ１〜Ｒ３の値がコンタクトプラグ間の抵抗を支配することになる。このような構成により、ヒューズの切断状態に応じて、８通りの総抵抗値が考えられると記載されている。そのため、ヒューズ領域の占める割合を小さく、安価に、しかも、再現性よく実現できるヒューズ素子を有する半導体装置を提供できるとされている。
【０００４】
特許文献２（特開２００８−２８２９９３号公報）には、直列に接続されたｎ（ｎは２以上の整数）個のヒュ−ズ素子を具備し、前記直列接続されたｎ個のヒューズ素子の内、先頭の第１のヒュ−ズ素子は、一端に電源が取り付けられ、他端にプログラムコントロール用トランジスタが取り付けられ、残余の第２のヒュ−ズ素子乃至第ｎのヒュ−ズ素子は、それぞれ一端にプログラムコントロール用トランジスタが接続されているヒューズ装置が記載されている。これにより、トランジスタの数を減らし面積を少なくすることができると共に破壊によるヒュ−ズ素子の抵抗値の変動を大きくし破壊書き込みを確実にするヒュ−ズ装置及びデータ書き込み方法、読み出し方法が提供されるとされている。
【０００５】
一方、上層配線と下層配線と、これらの間に設けられたビアとから構成され、電流を流すことにより、ビアに切断部が形成されるビアヒューズも知られている（たとえば特許文献３（特開２００６−２５３２３７号公報）または特許文献４（特開２００７−３０５６９３号公報））。
【０００６】
さらに、特許文献５（特開２０００−１２４４１２号公報）には、ヒューズの両端にコンタクトを介して他の配線が接続された構成が記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−９３５７９号公報
【特許文献２】特開２００８−２８２９９３号公報
【特許文献３】特開２００６−２５３２３７号公報
【特許文献４】特開２００７−３０５６９３号公報
【特許文献５】特開２０００−１２４４１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、特許文献１に記載された技術では、抵抗をヒューズの下方に設ける構成としているが、レーザ光でヒューズを切断する場合、下層へのレーザ光の突き抜けの可能性があり、抵抗も切断されるおそれがある。また、複数の値とするために、各ヒューズに対応する抵抗をセットで準備する必要があり、配置面積が大きくなってしまう。
【課題を解決するための手段】
【０００９】
本発明によれば、
基板と、
前記基板上に形成されたヒューズ構造体と、
を含み、
前記ヒューズ構造体は、
第１の配線と、当該第１の配線とは異なる層に形成された第２の配線と、前記第１の配線および前記第２の配線の間に設けられ、これらを接続するビアとから構成された電気ヒューズと、
前記電気ヒューズの前記第１の配線と前記第２の配線との間の当該第１の配線および前記第２の配線とは異なる層に形成され、一端が前記ビアの側方に当該ビアに接続して形成された抵抗配線と、
を含み、
前記電気ヒューズの前記ビアは、前記基板の積層方向において、前記第１の配線との接続箇所から前記抵抗配線との接続箇所までの間に、面内方向の断面積が前記第２の配線との接続箇所から前記抵抗配線との接続箇所までの面内方向の断面積よりも小さい箇所を有する半導体装置が提供される。
【００１０】
この構成によれば、電気ヒューズの第１の配線と第２の配線との間に所定の電圧を印加してビアに電流を流したときに、ビアの面内方向の断面積が小さい箇所を選択的に切断できるようにすることができる。そのため、ヒューズ構造体を、電気ヒューズのビアの第１の配線との接続箇所から抵抗配線との接続箇所までの間に空隙部が設けられるとともに、第２の配線がビアを介して抵抗配線の他端と電気的に接続されている中間状態（第１段階切断状態）とすることができる。これにより、ヒューズ構造体が、非切断状態、第１段階切断状態、および第２の配線が第１の配線および抵抗配線の両方ともと切断された完全切断状態（第２段階切断状態）の３種類の状態を取り得るので、ヒューズ構造体が保持できるデータ量を増加することができる。また、ここで、電気ヒューズをビアが切断されるビアヒューズにより構成しているので、チップ面積の増大を抑えることもできる。これにより、アドレス保持やリダンダンシーに用いるヒューズの本数を減らすことができる。
【００１１】
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１２】
本発明によれば、面積の増加を抑えつつ、ヒューズ構造体が保持するデータ量を増加することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態における半導体装置の構成の一例を示す回路図である。
【図２】本発明の実施の形態における半導体装置の構成の一例を示す断面図である。
【図３】本発明の実施の形態におけるヒューズ構造体の平面構成を示す図である。
【図４】本発明の実施の形態におけるヒューズ構造体の平面構成を示す図である。
【図５】図２に示した半導体装置の非切断状態を示す断面図である。
【図６】図２に示した半導体装置の第１段階切断状態を示す断面図である。
【図７】図２に示した半導体装置の第２段階切断状態の一例を示す断面図である。
【図８】図２に示した半導体装置の第２段階切断状態の他の例を示す断面図である。
【図９】本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。
【図１０】本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。
【図１１】本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。
【図１２】本発明の実施の形態におけるヒューズ構造体を用いてデータの読み出しを行う構成の回路図である。
【図１３】本発明の実施の形態におけるヒューズ構造体をそれぞれ二つ用いて、一つをリダンダンシーとして救済するセルの情報を含む構成の回路図である。
【図１４】本発明の実施の形態における半導体装置の構成の他の例を示す断面図である。
【図１５】層間絶縁膜の膜厚と不良率との関係を示す図である。
【図１６】本発明の実施の形態における半導体装置の構成の他の例を示す回路図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様の構成要素には同様の符号を付し、適宜説明を省略する。
【００１５】
図１は、本実施の形態における半導体装置１００の構成を示す回路図である。
半導体装置１００は、ヒューズ構造体１２０と、切断用トランジスタ１５０と、判定回路１５２とを含む。
本実施の形態において、ヒューズ構造体１２０は、抵抗値が小さい非切断状態、抵抗値が中程度の第１段階切断状態、抵抗値が大きい第２段階切断状態の３種類の状態を取り得る構成とすることができる。
【００１６】
図１（ａ）は、非切断状態のヒューズ構造体１２０を示す。ヒューズ構造体１２０は、互いに並行な、抵抗値の異なる２つの経路（第１の経路１５４および第２の経路１５６）を有する。ここで、第１の経路１５４の抵抗値をＲ１、第２の経路１５６の抵抗値をＲ２とする（Ｒ２＞＞Ｒ１＞０）。本実施の形態において、第１の経路１５４は、第１の配線と、当該第１の配線とは異なる層に形成された第２の配線と、第１の配線および第２の配線の間に設けられ、これらを接続するビア１２３とから構成された電気ヒューズのビア１２３の一部を含む構成とすることができる。また、第２の経路１５６は、電気ヒューズの第１の配線と第２の配線との間の当該第１の配線および第２の配線とは異なる層に形成され、一端がビア１２３の側方にビア１２３に接続して形成された抵抗配線１２８を含む構成とすることができる。
【００１７】
非切断状態では、電流は抵抗の低い第１の経路１５４を支配的に流れるので、ヒューズ構造体１２０の抵抗値は合成抵抗Ｒ≒Ｒ１となり、抵抗値は「小」となる。また、ビア１２３も抵抗配線１２８も切断されていないので、それぞれ「０」、「０」となり、合計「０」となる。
【００１８】
図１（ｂ）は、第１段階切断状態のヒューズ構造体１２０を示す。
ここでは、第１の経路１５４のビア１２３の一部が選択的に切断されて第１の経路１５４が判定回路１５２から切断されるとともに、判定回路１５２と抵抗配線１２８とは電気的に接続されている。このとき、電流は第２の経路１５６を流れるので、ヒューズ構造体１２０の抵抗値は抵抗Ｒ≒Ｒ２となり、抵抗値は「中」となる。また、ビア１２３の一部が切断されているが、抵抗配線１２８は切断されていないので、それぞれ「１」、「０」となり、合計「１」となる。
【００１９】
図１（ｃ）は、第２段階切断状態のヒューズ構造体１２０を示す。
ここでは、第１の経路１５４のビア１２３の一部が選択的に切断されて第１の経路１５４が判定回路１５２から切断されるとともに、判定回路１５２と抵抗配線１２８とも電気的に切断されている。このとき、ヒューズ構造体１２０抵抗値は抵抗Ｒ≒オープンとなり、抵抗値は「大」となる。また、ビア１２３および抵抗配線１２８の両方ともが切断されており、それぞれ「１」、「１」となり、合計「２」となる。なお、ここでは第２の経路１５６の抵抗配線１２８が切断された構成を例として示しているが、第１の経路１５４および第２の経路１５６が判定回路１５２から電気的に切断される構成となっていれば、抵抗配線１２８自体は切断されていなくてもよい。たとえば、図１６に示すように、ビア１２３を大きく切断することにより、第２段階切断状態とすることもできる。
【００２０】
以上のような構成とすることにより、一つのヒューズ構造体１２０で、「０」、「１」、および「２」の３種類のデータを保持することができる。
【００２１】
次に、具体的な構成を説明する。図２は、本実施の形態における半導体装置１００の構成を示す断面図である。
半導体装置１００は、基板（不図示）と、基板上に形成されたヒューズ構造体１２０とを含む。基板は、たとえばシリコン基板等の半導体基板とすることができる。基板表面には、トランジスタ等の素子が形成された構成とすることができる。ヒューズ構造体１２０は、下層配線１２２（第１の配線）と、上層配線１２４（第２の配線）と、下層配線１２２および上層配線１２４の間に設けられ、これらを接続するビア１２３とから構成された電気ヒューズ１２１と、電気ヒューズ１２１の下層配線１２２と上層配線１２４との間の層に形成され、一端がビア１２３の側方にビア１２３に接続して形成された抵抗配線１２８と、を含む。抵抗配線１２８は、下層配線１２２および上層配線１２４とは異なる層に形成される。
【００２２】
本実施の形態において、電気ヒューズ１２１は、電流を流すことによりビア１２３が切断されるビアヒューズとすることができる。電気ヒューズ１２１のビア１２３を切断する際には、上層配線１２４に所定の電圧を印加することができる。また、ヒューズ構造体１２０への書き込み状態を読み出す際にも、上層配線１２４に所定の電圧を印加することができる。判定回路１５２は、上層配線１２４に接続された構成とすることができる。
【００２３】
具体的には、半導体装置１００は、基板上にこの順で形成された、層間絶縁膜１０４、層間絶縁膜１０６、層間絶縁膜１０８、層間絶縁膜１１０、および保護絶縁膜１１２を含む。層間絶縁膜１０４、層間絶縁膜１０８、および層間絶縁膜１１０は、多層配線構造の層間絶縁膜として通常用いられる種々の材料で構成することができ、たとえば低誘電率膜を含むこともできる。また、これらは、それぞれ複数の層の積層膜とすることもできる。保護絶縁膜１１２は、耐湿性保護膜とすることができ、たとえばシリコン窒化膜（ＳｉＮ）、酸素を含有するシリコン窒化膜（ＳｉＯＮ）、炭素を含有するシリコン窒化膜（ＳｉＣＮ）、またはフッ素を含有するシリコン酸化膜（ＳｉＯＦ）等により構成することができる。
【００２４】
下層配線１２２は層間絶縁膜１０４中に形成されている。ビア１２３は、層間絶縁膜１０６および層間絶縁膜１０８中に形成されている。また、上層配線１２４は、層間絶縁膜１１０中に形成されている。抵抗配線１２８は、層間絶縁膜１０６上に形成されている。
【００２５】
さらに、本実施の形態において、ヒューズ構造体１２０は、層間絶縁膜１０４中の下層配線１２２と同層に形成された下層配線１２５、層間絶縁膜１０６および層間絶縁膜１０８中のビア１２３と同層に形成されたビア１２６、および層間絶縁膜１１０中の上層配線１２４と同層に形成された上層配線１２７を含む。下層配線１２５と上層配線１２７とは、ビア１２６を介して接続されている。抵抗配線１２８の他端は、ビア１２６の側方にビア１２６に接続して形成されている。
【００２６】
また、本実施の形態において、層間絶縁膜１１０および保護絶縁膜１１２には、レーザ光照射用開口部１３０が設けられた構成とすることができる。
【００２７】
本実施の形態において、電気ヒューズ１２１のビア１２３は、基板の積層方向において、下層配線１２２との接続箇所から抵抗配線１２８との接続箇所までの間に、面内方向の断面積がビア１２３の上層配線１２４との接続箇所から抵抗配線１２８との接続箇所までの面内方向の断面積より小さい箇所を有する。ここで、面内方向とは、基板の面内方向のことであり、ビア１２３の軸に対し垂直な断面のことである。具体的には、電気ヒューズ１２１のビア１２３は、抵抗配線１２８と同水準以下の下方領域（以下、下方領域１２３ａと示す。）では、抵抗配線１２８よりも上位水準の上方領域（以下、上方領域１２３ｂと示す。）よりも、面内方向の断面積が小さく形成されている。
【００２８】
また、ビア１２３と同様に、ビア１２６も、抵抗配線１２８と同水準以下の下方領域（以下、下方領域１２６ａと示す。）では、抵抗配線１２８よりも上位水準の上方領域（以下、上方領域１２６ｂと示す。）よりも、面内方向の断面積が小さく形成されている。
【００２９】
図３および図４は、本実施の形態におけるヒューズ構造体１２０の平面構成を示す図である。図３では、説明のために下層配線１２２および下層配線１２５、ビア１２３およびビア１２６をそれぞれ破線で示している。図２は、図３のＡ−Ａ'断面図に該当する。また、図４（ａ）は図２のＢ−Ｂ'断面、図４（ｂ）は図２のＣ−Ｃ'断面に該当する。
【００３０】
本実施の形態において、抵抗配線１２８は、一端と他端にそれぞれ幅広部１２８ａおよび幅広部１２８ｂを有している。幅広部１２８ａおよび幅広部１２８ｂは、抵抗配線１２８の他の領域よりも幅が広く形成されている。これにより、ビア１２３やビア１２６との接続を確実に行うことができる。
【００３１】
ビア１２３は、抵抗配線１２８が形成された層よりも上の領域では、抵抗配線１２８の一端において、一部が抵抗配線１２８と重なるように形成され、抵抗配線１２８が形成された層以下の領域では、一部に対応する領域に形成されていない。
【００３２】
つまり、ビア１２３は、上層配線１２４の下面との接面から抵抗配線１２８の上面との接面までの間の上方領域１２３ｂでは、抵抗配線１２８と平面視でオーバーラップするように設けられている。同様に、ビア１２６は、上層配線１２７の下面との接面から抵抗配線１２８の上面との接面までの間の上方領域１２６ｂでは、抵抗配線１２８と平面視でオーバーラップするように設けられている。図４（ａ）は、上方領域１２３ｂおよび上方領域１２６ｂの構成を示す平面図である。ここでは、説明のために、抵抗配線１２８も破線で示している。
【００３３】
一方、ビア１２３は、抵抗配線１２８の上面との接面から下層配線１２２の上面との接面までの間の下方領域１２３ａでは、抵抗配線１２８と平面視でオーバーラップしていない。そのため、下方領域１２３ａの面内方向の断面積は、上方領域１２３ｂの面内方向の断面積よりも小さく形成されている。同様に、ビア１２６は、抵抗配線１２８の上面との接面から下層配線１２５の上面との接面までの間の下方領域１２６ａでは、抵抗配線１２８と平面視でオーバーラップしていない。そのため、下方領域１２６ａの面内方向の断面積は、上方領域１２６ｂの面内方向の断面積よりも小さく形成されている。図４（ｂ）は、下方領域１２３ａおよび下方領域１２６ａの構成を示す平面図である。ここでも、説明のために、抵抗配線１２８も破線で示している。本実施の形態において、下層配線１２５、ビア１２６、および上層配線１２７は、それぞれ下層配線１２２、ビア１２３、および上層配線１２４と、平面視で線対称な構成とすることができる。
【００３４】
図２に戻り、半導体装置１００は、下層配線１２２と同層に形成された下層配線１４０と、ビア１２３と同層に形成されたビア１４２と、上層配線１４４と同層に形成された上層配線１４４とをさらに含む。下層配線１４０と上層配線１４４とは、ビア１４２を介して接続されている。ここで、下層配線１４０、ビア１４２、および上層配線１４４は、通常のダマシン配線とすることができる。本実施の形態において、ビア１２３の上方領域１２３ｂおよびビア１２６の上方領域１２６ｂの面内方向の断面積は、ビア１４２の面内方向の断面積より広くなるように形成することができる。
【００３５】
次に、図２に示した構成のヒューズ構造体１２０でデータを保持する状態を説明する。図５は、非切断状態のヒューズ構造体１２０を示す。
ヒューズ構造体１２０は、上層配線１２４からビア１２３を介して下層配線１２２に至る第１の経路１５４と、上層配線１２４からビア１２３の一部および抵抗配線１２８を介して下層配線１２５に至る第２の経路１５６とを有する。ここで、第１の経路１５４の抵抗値は、第２の経路１５６の抵抗値よりも小さい。非切断状態では、電流は第１の経路１５４を支配的に流れるので、ヒューズ構造体１２０の抵抗値は「小」となる。この状態は、図１（ａ）の構成に対応する。
【００３６】
図６は、第１段階切断状態のヒューズ構造体１２０を示す。
本実施の形態において、ビア１２３の下方領域１２３ａは、上方領域１２３ｂよりも面内方向の断面積が小さい。そのため、ビア１２３に電流を流すと、面内方向の断面積の小さい下方領域１２３ａの方が抵抗が高いために加熱されやすくなり、切断されやすい。ビア１２３を切断する際に、上層配線１２４と下層配線１２２との間に印加する電圧を制御してビア１２３に流す電流を制御することにより、下層配線１２２とビア１２３との間に形成される空隙１３２がビア１２３と抵抗配線１２８との接続箇所に至らない程度とすることができる。これにより、上層配線１２４と下層配線１２２とが電気的に切断されておりかつ上層配線１２４と抵抗配線１２８の他端（幅広部１２８ｂ、図３参照）とが電気的に接続されている第１段階切断状態とすることができる。このとき、電流は第２の経路１５６を流れることになり、ヒューズ構造体１２０の抵抗値は抵抗配線１２８の抵抗を反映した「中」となる。この状態は、図１（ｂ）の構成に対応する。
【００３７】
通常のヒューズにおいては、抵抗が高い箇所が切断されやすいが、本実施の形態において、第１の経路１５４にビア１２３を設けることにより、第１の経路１５４の抵抗を第２の経路１５６の抵抗よりも低く保ちつつ、ビア１２３に電流を流したときに、ビア１２３が切断されやすくすることができる。
【００３８】
図７は、第２段階切断状態のヒューズ構造体１２０の一例を示す。
ビア１２３を切断する際に、上層配線１２４と下層配線１２２との間に印加する電圧を図６を参照して説明した場合よりも高くなるように制御してビア１２３に流す電流を制御することにより、下層配線１２２とビア１２３との間に形成される空隙１３４がビア１２３と抵抗配線１２８との接続箇所に至るほど大きく形成することができる。これにより、上層配線１２４と下層配線１２２とが電気的に切断されておりかつ上層配線１２４と抵抗配線１２８とも電気的に切断されている第２段階切断状態とすることができる。このとき、ヒューズ構造体１２０抵抗値は「大」となる。この状態は、図１６の構成に対応する。
【００３９】
図８は、第２段階切断状態のヒューズ構造体１２０の他の例を示す。
また、図６を参照して説明した例のように、ビア１２３に空隙１３２を形成して第１段階切断状態とした後に、抵抗配線１２８をレーザ光で切断することにより、上層配線１２４と下層配線１２２とが電気的に切断されておりかつ上層配線１２４と抵抗配線１２８とも電気的に切断されている第２段階切断状態とすることもできる。このとき、ヒューズ構造体１２０抵抗値は「大」となる。この状態は、図１（ｃ）の構成に対応する。
【００４０】
ここで、たとえば図６に示した第１段階切断状態とするためには、ビア１２３に流す電流がたとえば３００ｍＡ以上４２０ｍＡ以下となるようにすることができる。また、たとえば図７に示した第２段階切断状態とするためには、ビア１２３に流す電流がたとえば５００ｍＡ以上となるようにすることができる。また、図８に示したように抵抗配線１２８をレーザ光で切断する場合は、レーザエネルギーをたとえば０．１５μＪ以上とすることができる。
【００４１】
次に、本実施の形態における半導体装置１００の製造手順を説明する。
図９から図１１は、本実施の形態における半導体装置１００の製造手順を示す工程断面図である。
まず、基板（不図示）上に層間絶縁膜１０４を形成し、通常のダマシン手法により、層間絶縁膜１０４中に下層配線１２２、下層配線１２５、および下層配線１４０を形成する。本実施の形態において、抵抗配線１２８以外の各配線およびビアは、たとえば銅を主成分とする金属膜と当該金属膜の底面および側壁を覆うバリアメタル膜とにより構成することができる。つづいて、層間絶縁膜１０４上に層間絶縁膜１０６を形成する。次いで、層間絶縁膜１０６上に、抵抗配線１２８を形成してパターニングする。抵抗配線１２８は、たとえば、ポリシリコン（Ｓｉ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タングステン（Ｗ）、タンタル（Ｔａ）、または窒化タンタル（ＴａＮ）等により構成することができる。抵抗配線１２８は、これらの材料の積層膜により構成することもできる。図９（ａ）はこの状態を示す。その後、層間絶縁膜１０６上に層間絶縁膜１０８および層間絶縁膜１１０を形成する（図９（ｂ））。
【００４２】
つづいて、層間絶縁膜１１０上に、ビアホールを形成するための開口部１７２および開口部１７４を含むレジスト膜１７０を形成する（図１０（ａ））。ここで、開口部１７２は、開口部１７４よりも大きい開口径を有する。次いで、レジスト膜１７０をマスクとして、層間絶縁膜１１０、層間絶縁膜１０８、および層間絶縁膜１０６をエッチングして、ビアホール１６０およびビアホール１６４を形成する。この後、レジスト膜１７０を除去する（図１０（ｂ））。なお、レジスト膜１７０の開口部１７２は、平面視で抵抗配線１２８の幅広部１２８ａおよび幅広部１２８ｂの一部とそれぞれオーバーラップするように形成される。これにより、本実施の形態において、ビアホール１６０を形成する際に、抵抗配線１２８がマスクとなり、抵抗配線１２８と同水準以下の下方領域では、抵抗配線１２８よりも上位水準の上方領域よりも、ビアホール１６０の面内方向の断面積が小さくなる。
【００４３】
つづいて、通常のダマシン手法により、層間絶縁膜１１０に、ビアホール１６０およびビアホール１６４にそれぞれ接続する配線溝１６２を形成する（図１１（ａ））。次いで、配線溝１６２、ビアホール１６０およびビアホール１６４内に導電材料を埋め込み、配線溝１６２外に露出した導電材料を化学機械研磨法（ＣＭＰ：Chemical Mechanical Polishing）で除去する。これにより、ビア１２３、上層配線１２４、ビア１２６、上層配線１２７、ビア１４２、および上層配線１４４を形成する（図１２（ｂ））。なお、ここでは、配線溝よりもビアホールが先に形成されるビアファースト法を例として示したが、配線溝とビアホールの形成手順は、適宜変更可能である。また、ここではデュアルダマシン配線構造を例として示しているが、シングルダマシン構造とすることもできる。
【００４４】
なお、ヒューズに求められる主な特性として、切断前後の抵抗の安定性や、切断後の特性の安定性が求められる。ここで、下方領域１２３ａの上方領域１２３ｂに対する面内方向の断面積比が小さいほど、下方領域１２３ａを選択的に切断しやすくなり、図６に示した第１段階切断状態を形成しやすくなる。
【００４５】
一方、下方領域１２３ａの上方領域１２３ｂに対する面内方向の断面積比が小さすぎると、図７に示したように、ビア１２３の空隙１３４を大きくして第２段階切断状態とするのが困難となる。そのため、ビア１２３に空隙１３４を形成して第２段階切断状態とする構成も採用する場合は、下方領域１２６ａの面内方向の断面積：（上方領域１２６ｂの面内方向の断面積−下方領域１２６ａの面内方向の断面積）＝１：２〜２：１程度となるようにすることができる。図８に示したように、抵抗配線１２８をレーザ光で切断することにより第２段階切断状態とする構成を採用する場合は、下方領域１２３ａの上方領域１２３ｂに対する面内方向の断面積比をより小さくすることができる。
【００４６】
また、ビア１２３を切断した後に切断状態を安定的に保つためには、下層配線１２２から抵抗配線１２８までの高さ（距離）、および抵抗配線１２８から上層配線１２４までの高さ（距離）を適切に設定する必要がある。本実施の形態において、下層配線１２２から抵抗配線１２８までの高さ（距離）は、層間絶縁膜１０６の膜厚Ｄ１（図２参照）で制御することができる。また、および抵抗配線１２８から上層配線１２４までの高さ（距離）は、層間絶縁膜１０８の膜厚Ｄ２（図２参照）で制御することができる。
【００４７】
たとえば、下層配線１２２から抵抗配線１２８までの距離が短すぎると、ビア１２３を切断しても再癒着を起こすおそれが生じる。再癒着が起こると、互いの素子が容易にショートしてしまい、不良率が増大してしまう。一方、下層配線１２２から抵抗配線１２８までの距離が長すぎると、ビアホールに導電材料を埋め込む際の埋め込み性が悪化し、エレクトロマイグレーション（ＥＭ：Electron Migration）が悪化してしまう。そのため、ビア１２３を切断したくない場合でも、電流を通電することでビア１２３が切断するおそれが生じる。
【００４８】
図１５は、層間絶縁膜１０６の膜厚Ｄ１および層間絶縁膜１０８の膜厚Ｄ２と不良率との関係を示す図である。ここで、横軸は、層間絶縁膜１０６の膜厚Ｄ１または層間絶縁膜１０８の膜厚Ｄ２の膜厚（ｎｍ）、縦軸は各膜厚で形成した半導体装置１００のヒューズ構造体１２０において生じた不良率（％）を示す。ここでは、図５から図７に示した手順における電気ヒューズ１２１の不良を測定した。埋め込み不良は、図５に示した電気ヒューズ１２１の切断前の状態で測定した。また、ショート不良は、図６および図７に示した電気ヒューズ１２１を切断後の状態で測定した。なお、層間絶縁膜１０６の膜厚Ｄ１を３２０ｎｍに固定して、層間絶縁膜１０８の膜厚Ｄ２を５０ｎｍから１６００ｎｍに変化させた場合と、層間絶縁膜１０８の膜厚Ｄ２を７３０ｎｍに固定して、層間絶縁膜１０６の膜厚Ｄ１を５０ｎｍから１６００ｎｍに変化させた場合について測定した。
【００４９】
図１５に示すように、層間絶縁膜１０６の膜厚Ｄ１が５０ｎｍとなると、ショート不良が生じている。ここでは、図６に示した電気ヒューズ１２１を切断後の状態でのショート不良が生じている。また、層間絶縁膜１０８の膜厚Ｄ２が５０ｎｍの場合も、ショート不良が生じている。ここでは、図７に示した電気ヒューズ１２１を切断後の状態でのショート不良が生じている。一方、層間絶縁膜１０８の膜厚Ｄ２や層間絶縁膜１０６の膜厚Ｄ１が１０００ｎｍ以上となると、埋め込み不良やＥＭ不良が生じている。以上から、層間絶縁膜１０６の膜厚Ｄ１は、たとえば１５０ｎｍ以上５００ｎｍ以下程度とすることができる。また、層間絶縁膜１０８の膜厚Ｄ２も、たとえば１５０ｎｍ以上５００ｎｍ以下程度とすることができる。
【００５０】
ただし、図８に示したように、抵抗配線１２８をレーザ光で切断することにより第２段階切断状態とする構成を採用する場合は、保護絶縁膜１１２を加工する際のエッチングばらつきの影響を受けるため、抵抗配線１２８をできるだけ上部に配置することが安定して製造することに繋がる。そのため、この場合、層間絶縁膜１０８の膜厚Ｄ２は、たとえば３００ｎｍ以上５００ｎｍ以下程度とすることができる。
【００５１】
次に、本実施の形態におけるヒューズ構造体１２０の適用例を説明する。
図１２は、本実施の形態におけるヒューズ構造体１２０を用いてデータの読み出しを行う構成の回路図である。本実施の形態において、図１を参照して説明したように、ヒューズ構造体１２０は、「０（０，０）」、「１（１，０）」、または「２（１，１）」の３種類の異なるデータを保持することができる。これにより、図１２に示すように、入力信号ＩＮ１〜ＩＮ３と各ヒューズ構造体１２０が保持するデータＦＤ０〜ＦＤ２（０／１／２）との組み合わせによって３種類のアドレスデータＡ、Ｂ、およびＣを保持することができる。
【００５２】
図１３は、本実施の形態におけるヒューズ構造体１２０をそれぞれ二つ用いて、一つをリダンダンシーとして救済するセルの情報を含む構成の回路図である。このような構成により、たとえば、アドレスデータの他に、リダンダンシーとして救済するセルがシングルビットであるか、またはペアであるか等の救済するセルを指定する情報を保持することができる。
【００５３】
本実施の形態における半導体装置１００の構成によれば、ヒューズ構造体１２０の下層配線１２２と上層配線１２４との間に所定の電圧を印加してビア１２３に電流を流したときに、ビア１２３の面内方向の断面積が小さい箇所を選択的に切断できるようにすることができる。そのため、ヒューズ構造体１２０を、電気ヒューズ１２１のビア１２３の下層配線１２２との接続箇所から抵抗配線１２８との接続箇所までの間に空隙１３２が設けられるとともに、上層配線１２４がビア１２３を介して抵抗配線１２８の他端と電気的に接続されている中間状態（第１段階切断状態）とすることができる。これにより、ヒューズ構造体１２０が、非切断状態、第１段階切断状態、および上層配線１２４が下層配線１２２および抵抗配線１２８の両方ともと切断された完全切断状態（第２段階切断状態）の３種類の状態を取り得るので、ヒューズ構造体１２０が保持できるデータ量を増加することができる。また、ここで、電気ヒューズ１２１をビア１２３が切断されるビアヒューズにより構成しているので、チップ面積の増大を抑えることもできる。これにより、アドレス保持やリダンダンシーに用いるヒューズの本数を減らすことができる。
【００５４】
なお、上述したように、第２段階切断状態とする構成としては、図７に示したように、ビア１２３に空隙１３４を形成する場合と、図８に示したように、抵抗配線１２８をレーザ光で切断する場合とのいずれを採用することもできる。以下、各例の効果を説明する。
【００５５】
図７に示したように、ビア１２３に空隙１３４を形成して第２段階切断状態とする構成を採用する場合は、電気ヒューズ１２１のビア１２３の切断状態を制御することにより、切断状態として、抵抗値「中」と抵抗値「大」の２種類のデータを保持できるようになる。そのため、非切断状態とあわせて１つのヒューズで３種類のデータを保持できるようになる。
【００５６】
なお、以上の実施の形態においては、ヒューズ構造体１２０を第２段階切断状態とする場合に、抵抗配線１２８をレーザ光で切断することも可能とするように、層間絶縁膜１１０上に保護絶縁膜１１２を形成するとともに、下層配線１２２および層間絶縁膜１１０にレーザ光照射用開口部１３０を設けた構成を示した。しかし、図７を参照して説明した例のように、ヒューズ構造体１２０の切断を電流印加のみで行い、レーザ光の照射を想定していない場合は、図１４に示したように、層間絶縁膜１１０上には通常の層間絶縁膜１１３を設けるとともに、レーザ光照射用開口部１３０を設けない構成とすることもできる。
【００５７】
また、この場合、抵抗配線１２８はレーザ光で切断される被切断部位として機能する必要はなく、第２の経路１５６の抵抗が第１の経路１５４よりも大きくなるようにする目的のみで設けることができるので、抵抗配線１２８の面積も適宜縮小することができ、半導体装置１００のサイズをより小さくすることができる。
【００５８】
また、図８に示したように、抵抗配線１２８をレーザ光で切断して第２段階切断状態とする構成を採用する場合は、切断後の再癒着等が生じにくいようにすることができる。また、この場合も、ビアヒューズである電気ヒューズ１２１と組み合わせてヒューズ構造体１２０が３種類のデータを保持できるようになっているので、チップ面積の増大を抑えることができる。
【００５９】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【符号の説明】
【００６０】
１００ 半導体装置
１０４ 層間絶縁膜
１０６ 層間絶縁膜
１０８ 層間絶縁膜
１１０ 層間絶縁膜
１１２ 保護絶縁膜
１１３ 層間絶縁膜
１２０ ヒューズ構造体
１２１ 電気ヒューズ
１２２ 下層配線
１２３ ビア
１２３ａ 下方領域
１２３ｂ 上方領域
１２４ 上層配線
１２５ 下層配線
１２６ ビア
１２６ａ 下方領域
１２６ｂ 上方領域
１２７ 上層配線
１２８ 抵抗配線
１２８ａ 幅広部
１２８ｂ 幅広部
１３０ レーザ光照射用開口部
１３２ 空隙
１３４ 空隙
１４０ 下層配線
１４２ ビア
１４４ 上層配線
１５０ 切断用トランジスタ
１５２ 判定回路
１５４ 第１の経路
１５６ 第２の経路
１６０ ビアホール
１６２ 配線溝
１６４ ビアホール
１７０ レジスト膜
１７２ 開口部
１７４ 開口部
【図１】
2012019103.tif 000003
【図２】
2012019103.tif 000004
【図３】
2012019103.tif 000005
【図４】
2012019103.tif 000006
【図５】
2012019103.tif 000007
【図６】
2012019103.tif 000008
【図７】
2012019103.tif 000009
【図８】
2012019103.tif 000010
【図９】
2012019103.tif 000011
【図１０】
2012019103.tif 000012
【図１１】
2012019103.tif 000013
【図１２】
2012019103.tif 000014
【図１３】
2012019103.tif 000015
【図１４】
2012019103.tif 000016
【図１５】
2012019103.tif 000017
【図１６】
2012019103.tif 000018