(57)【要約】【課題】画像信号の書き込みと、フィールドシーケンシャル方式による表示とを並行して行うことが可能な液晶表示装置を、簡便な画素構成によって実現すること。【解決手段】簡便な画素構成を有する液晶表示装置において、特定の行に配設された画素に対する画像信号の書き込みに続いて該特定の行から隔離された行に配設された画素に対する画像信号の書き込みを行う。そのため、当該液晶表示装置においては、画素部全面において画像信号の書き込み及びバックライトの点灯を順次行うのではなく、画素部の特定の領域毎に画像信号の書き込み及びバックライトの点灯を順次行うことが可能である。これにより、当該液晶表示装置における画像信号の書き込み及びバックライトの点灯を並行して行うことが可能である。【選択図】図６
2012141569.tif 000002
【特許請求の範囲】
【請求項１】
ｍ行ｎ列（ｍ、ｎは、２以上の自然数）に配設された複数の画素と、
前記複数の画素のうち１行目に配設されたｎ個の画素に電気的に接続された第１の走査線、乃至、前記複数の画素のうちｍ行目に配設されたｎ個の画素に電気的に接続された第ｍの走査線と、
前記複数の画素のうち１列目に配設されたｍ個の画素に電気的に接続された第１の信号線、乃至、前記複数の画素のうちｎ列目に配設されたｍ個の画素に電気的に接続された第ｎの信号線と、
前記第１の走査線乃至前記第ｍの走査線に電気的に接続された走査線駆動回路と、
前記第１の信号線乃至前記第ｎの信号線に電気的に接続された信号線駆動回路と、を有し、
前記走査線駆動回路は、
スタートパルスをきっかけとしてシフト期間毎にシフトパルスを順次シフトする第１のパルス出力回路乃至第ｍのパルス出力回路を有し、
前記第Ａのパルス出力回路（Ａは、ｍ／２以下の自然数）は、第Ａのシフト期間に渡って前記第（Ａ＋１）のパルス出力回路に対してシフトパルスを出力する第１の出力端子と、前記第Ａのシフト期間と重畳する期間を有する第Ａの走査線選択期間において前記第Ａの走査線に対して選択信号を出力する第２の出力端子と、を有し、
前記第（Ａ＋Ｂ）のパルス出力回路（Ｂは、ｍ／２以下の自然数）は、前記第Ａのシフト期間に渡って前記第（Ａ＋Ｂ＋１）のパルス出力回路に対してシフトパルスを出力する第１の出力端子と、前記第Ａのシフト期間と重畳する期間及び前記第Ａの走査線選択期間と重畳しない期間を有する第（Ａ＋Ｂ）の走査線選択期間において前記第（Ａ＋Ｂ）の走査線に対して選択信号を出力する第２の出力端子と、を有し、
前記信号線駆動回路は、
前記第Ａのシフト期間及び前記第Ａの走査線選択期間が重畳する期間においてＡ行目に配設された画素用画像信号を前記第１の信号線乃至前記第ｎの信号線に供給し、且つ前記第（Ａ＋Ｂ）の走査線選択期間のうち前記第Ａのシフト期間及び前記第Ａの走査線選択期間が重畳しない期間において（Ａ＋Ｂ）行目に配設された画素用画像信号を前記第１の信号線乃至前記第ｎの信号線に供給する液晶表示装置。
【請求項２】
ｍ行ｎ列（ｍ、ｎは、２以上の自然数）に配設された複数の画素を有する画素部に対して異なる色を呈する光を発光する複数の光源が順次点灯し、且つ前記画素毎にそれぞれの色を呈する光の透過を制御することで前記画素部において画像を形成する液晶表示装置の駆動方法であって、
連続して設けられた、１行目に配設された画素に対して画像信号を供給し次いで（Ａ＋１）行目（Ａは、ｍ／２以下の自然数）に配設された画素に対して画像信号を供給する第１のシフト期間、乃至、Ａ行目に配設された画素に対して画像信号を供給し次いで２Ａ行目に配設された画素に対して画像信号を供給する第Ａのシフト期間内において、前記第Ｂのシフト期間（Ｂは、Ａ未満の自然数）後に１行目乃至Ｂ行目用光源及び（Ａ＋１）行目乃至（Ａ＋Ｂ）行目用光源を点灯させる液晶表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置及びその駆動方法に関する。特に、フィールドシーケンシャル方式によって表示を行う液晶表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
液晶表示装置の表示方法として、カラーフィルター方式及びフィールドシーケンシャル方式が知られている。前者によって表示を行う液晶表示装置では、各画素に、特定色を呈する光のみを透過するカラーフィルター（例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青））を有する複数の副画素が設けられる。そして、副画素毎に白色光の透過を制御し、且つ画素毎に複数の色を混色することで所望の色を形成している。一方、後者によって表示を行う液晶表示装置では、それぞれが異なる色を呈する光を発光する複数の光源（例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青））が設けられる。そして、当該複数の光源が順次発光し、且つ画素毎にそれぞれの色を呈する光の透過を制御することで所望の色を形成している。すなわち、前者は、特定色を呈する光毎に面積分割することで所望の色を形成する方式であり、後者は、特定色を呈する光毎に時間分割することで所望の色を形成する方式である。
【０００３】
フィールドシーケンシャル方式によって表示を行う液晶表示装置は、カラーフィルター方式によって表示を行う液晶表示装置と比較し、以下の利点を有する。まず、フィールドシーケンシャル方式によって表示を行う液晶表示装置では、各画素に副画素を設ける必要がない。そのため、開口率を向上させること又は画素数を増加させることが可能である。加えて、フィールドシーケンシャル方式によって表示を行う液晶表示装置では、カラーフィルターを設ける必要がない。つまり、当該カラーフィルターにおける光吸収による光の損失がない。そのため、透過率を向上させること及び消費電力を低減することが可能である。
【０００４】
特許文献１では、フィールドシーケンシャル方式によって表示を行う液晶表示装置が開示されている。具体的には、各画素に、画像信号の入力を制御するトランジスタと、該画像信号を保持する信号保持容量と、該信号保持容量から表示画素容量への電荷の移動を制御するトランジスタとが設けられた液晶表示装置が開示されている。当該構成を有する液晶表示装置は、信号保持容量に対する画像信号の書き込みと、表示画素容量が保持する電荷に応じた表示とを並行して行うことが可能である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−４２４０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
汎用されている液晶表示装置では、各画素が、画像信号の入力を制御するトランジスタ、画像信号に応じた電圧が印加されることで配向が制御される液晶素子、及び液晶素子に印加される電圧を保持するための容量素子によって構成されることが多い。これに対し、特許文献１で開示される液晶表示装置では、上述した液晶表示装置の各画素の構成に加えて、電荷の移動を制御するトランジスタが必要になる。また、該トランジスタのスイッチングを制御するための信号線も別途必要になる。そのため、特許文献１で開示される液晶表示装置では、従来の液晶表示装置と比較して画素構成が煩雑化するという問題がある。
【０００７】
そこで、本発明の一態様は、画像信号の書き込みと、フィールドシーケンシャル方式による表示とを並行して行うことが可能な液晶表示装置を、簡便な画素構成によって実現することを目的とする。
【課題を解決するための手段】
【０００８】
上述した目的は、簡便な画素構成を有する液晶表示装置において、特定の行に配設された画素に対する画像信号の書き込みに続いて該特定の行に隣接する行に配設された画素に対して画像信号の書き込みを行うのではなく、当該特定の行に配設された画素に対する画像信号の書き込みに続いて当該特定の行から隔離された行に配設された画素に対する画像信号の書き込みを行うことによって達成することが可能である。
【０００９】
すなわち、本発明の一態様は、ｍ行ｎ列（ｍ、ｎは、２以上の自然数）に配設された複数の画素と、複数の画素のうち１行目に配設されたｎ個の画素に電気的に接続された第１の走査線、乃至、複数の画素のうちｍ行目に配設されたｎ個の画素に電気的に接続された第ｍの走査線と、複数の画素のうち１列目に配設されたｍ個の画素に電気的に接続された第１の信号線、乃至、複数の画素のうちｎ列目に配設されたｍ個の画素に電気的に接続された第ｎの信号線と、第１の走査線乃至第ｍの走査線に電気的に接続された走査線駆動回路と、第１の信号線乃至第ｎの信号線に電気的に接続された信号線駆動回路と、を有し、走査線駆動回路は、スタートパルスをきっかけとしてシフト期間毎にシフトパルスを順次シフトする第１のパルス出力回路乃至第ｍのパルス出力回路を有し、第Ａのパルス出力回路（Ａは、ｍ／２以下の自然数）は、第Ａのシフト期間に渡って第（Ａ＋１）のパルス出力回路に対してシフトパルスを出力する第１の出力端子と、第Ａのシフト期間と重畳する期間を有する第Ａの走査線選択期間において第Ａの走査線に対して選択信号を出力する第２の出力端子と、を有し、第（Ａ＋Ｂ）のパルス出力回路（Ｂは、ｍ／２以下の自然数）は、第Ａのシフト期間に渡って第（Ａ＋Ｂ＋１）のパルス出力回路に対してシフトパルスを出力する第１の出力端子と、第Ａのシフト期間と重畳する期間及び第Ａの走査線選択期間と重畳しない期間を有する第（Ａ＋Ｂ）の走査線選択期間において第（Ａ＋Ｂ）の走査線に対して選択信号を出力する第２の出力端子と、を有し、信号線駆動回路は、第Ａのシフト期間及び第Ａの走査線選択期間が重畳する期間においてＡ行目に配設された画素用画像信号を第１の信号線乃至第ｎの信号線に供給し、且つ第（Ａ＋Ｂ）の走査線選択期間のうち第Ａのシフト期間及び第Ａの走査線選択期間が重畳しない期間において（Ａ＋Ｂ）行目に配設された画素用画像信号を第１の信号線乃至第ｎの信号線に供給する液晶表示装置である。
【００１０】
また、本発明の一態様は、ｍ行ｎ列（ｍ、ｎは、２以上の自然数）に配設された複数の画素を有する画素部に対して異なる色を呈する光を発光する複数の光源が順次点灯し、且つ画素毎にそれぞれの色を呈する光の透過を制御することで画素部において画像を形成する液晶表示装置の駆動方法であって、連続して設けられた、１行目に配設された画素に対して画像信号を供給し次いで（Ａ＋１）行目（Ａは、ｍ／２以下の自然数）に配設された画素に対して画像信号を供給する第１のシフト期間、乃至、Ａ行目に配設された画素に対して画像信号を供給し次いで２Ａ行目に配設された画素に対して画像信号を供給する第Ａのシフト期間内において、第Ｂのシフト期間（Ｂは、Ａ未満の自然数）後に１行目乃至Ｂ行目用光源及び（Ａ＋１）行目乃至（Ａ＋Ｂ）行目用光源を点灯させる液晶表示装置の駆動方法である。
【発明の効果】
【００１１】
本発明の一態様の液晶表示装置は、特定の行に配設された画素に対する画像信号の書き込みに続いて該特定の行から隔離された行に配設された画素に対する画像信号の書き込みを行うことが可能である。そのため、当該液晶表示装置においては、画素部全面において画像信号の書き込み及びバックライトの点灯を順次行うのではなく、画素部の特定の領域毎に画像信号の書き込み及びバックライトの点灯を順次行うことが可能である。これにより、当該液晶表示装置における画像信号の書き込み及びバックライトの点灯を並行して行うことが可能である。
【図面の簡単な説明】
【００１２】
【図１】（Ａ）液晶表示装置の構成例を示す図、（Ｂ）画素の構成例を示す図。
【図２】（Ａ）走査線駆動回路の構成例を示す図、（Ｂ）走査線駆動回路で用いられる信号の一例を示すタイミングチャート、（Ｃ）パルス出力回路の構成例を示す図。
【図３】（Ａ）パルス出力回路の一例を示す回路図、（Ｂ）〜（Ｄ）パルス出力回路の動作の一例を示すタイミングチャート。
【図４】（Ａ）信号線駆動回路の構成例を示す図、（Ｂ）信号線駆動回路の動作の一例を示す図。
【図５】バックライトの構成例を示す図。
【図６】液晶表示装置の動作例を説明する図。
【図７】（Ａ）、（Ｂ）パルス出力回路の一例を示す回路図。
【図８】（Ａ）、（Ｂ）パルス出力回路の一例を示す回路図。
【図９】（Ａ）〜（Ｆ）電子機器の一例を示す図。
【図１０】液晶表示装置の動作例を説明する図。
【図１１】液晶表示装置の動作例を説明する図。
【発明を実施するための形態】
【００１３】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００１４】
なお、以下において述べる液晶表示装置は、様々な液晶モードの液晶表示装置に対して適用することが可能である。具体的には、以下に述べる液晶表示装置として、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）型、ＶＡ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）型、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）型、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）型、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）型などを適用することが可能である。また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、カイラル剤や紫外線硬化樹脂を添加して温度範囲を改善する。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓｅｃ．以上１００μｓｅｃ．以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さいため好ましい。
【００１５】
まず、本発明の一態様の液晶表示装置について図１〜図８、図１０、及び図１１を参照して説明する。
【００１６】
＜液晶表示装置の構成例＞
図１（Ａ）は、液晶表示装置の構成例を示す図である。図１（Ａ）に示す液晶表示装置は、画素部１０と、走査線駆動回路１１と、信号線駆動回路１２と、各々が平行又は略平行に配設され、且つ走査線駆動回路１１によって電位が制御されるｍ本の走査線１３と、各々が平行又は略平行に配設され、且つ信号線駆動回路１２によって電位が制御される、ｎ本の信号線１４と、を有する。さらに、画素部１０は、３つの領域（領域１０１〜領域１０３）に分割され、領域毎にマトリクス状に配設された複数の画素を有する。なお、各走査線１３は、画素部１０においてｍ行ｎ列に配設された複数の画素のうち、いずれかの行に配設されたｎ個の画素に電気的に接続される。また、各信号線１４は、ｍ行ｎ列に配設された複数の画素のうち、いずれかの列に配設されたｍ個の画素に電気的に接続される。
【００１７】
図１（Ｂ）は、図１（Ａ）に示す液晶表示装置が有する画素１５の回路図の一例を示す図である。図１（Ｂ）に示す画素１５は、ゲートが走査線１３に電気的に接続され、ソース及びドレインの一方が信号線１４に電気的に接続されたトランジスタ１６と、一方の電極がトランジスタ１６のソース及びドレインの他方に電気的に接続され、他方の電極が容量電位を供給する配線（容量線ともいう）に電気的に接続された容量素子１７と、一方の電極（画素電極ともいう）がトランジスタ１６のソース及びドレインの他方及び容量素子１７の一方の電極に電気的に接続され、他方の電極（対向電極ともいう）が対向電位を供給する配線に電気的に接続された液晶素子１８と、を有する。なお、トランジスタ１６は、ｎチャネル型のトランジスタである。また、容量電位と対向電位を同一の電位とすることが可能である。
【００１８】
＜走査線駆動回路１１の構成例＞
図２（Ａ）は、図１（Ａ）に示す液晶表示装置が有する走査線駆動回路１１の構成例を示す図である。図２（Ａ）に示す走査線駆動回路１１は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）を供給する配線乃至第４の走査線駆動回路用クロック信号（ＧＣＫ４）を供給する配線と、第１のパルス幅制御信号（ＰＷＣ１）を供給する配線乃至第６のパルス幅制御信号（ＰＷＣ６）を供給する配線と、１行目に配設された走査線１３に電気的に接続された第１のパルス出力回路２０＿１、乃至、ｍ行目に配設された走査線１３に電気的に接続された第ｍのパルス出力回路２０＿ｍと、を有する。なお、ここでは、第１のパルス出力回路２０＿１〜第ｋのパルス出力回路２０＿ｋ（ｋは、ｍ／２未満の４の倍数）が、領域１０１に配設された走査線１３に電気的に接続され、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１〜第２ｋのパルス出力回路２０＿２ｋが、領域１０２に配設された走査線１３に電気的に接続され、第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１〜第ｍのパルス出力回路２０＿ｍが領域１０３に配設された走査線１３に電気的に接続されることとする。また、第１のパルス出力回路２０＿１乃至第ｍのパルス出力回路２０＿ｍは、第１のパルス出力回路２０＿１に入力される走査線駆動回路用スタートパルス（ＧＳＰ）をきっかけとしてシフト期間毎にシフトパルスを順次シフトする機能を有する。さらに、第１のパルス出力回路２０＿１乃至第ｍのパルス出力回路２０＿ｍにおいて複数のシフトパルスのシフトを並行して行うことが可能である。すなわち、第１のパルス出力回路２０＿１乃至第ｍのパルス出力回路２０＿ｍにおいてシフトパルスのシフトが行われている期間内であっても、第１のパルス出力回路２０＿１に走査線駆動回路用スタートパルス（ＧＳＰ）を入力することが可能である。
【００１９】
図２（Ｂ）は、上記信号の具体的な波形の一例を示す図である。図２（Ｂ）に示す第１の走査線駆動回路用クロック信号（ＧＣＫ１）は、周期的にハイレベルの電位（高電源電位（Ｖｄｄ））とロウレベルの電位（低電源電位（Ｖｓｓ））を繰り返す、デューティー比が１／４の信号である。また、第２の走査線駆動回路用クロック信号（ＧＣＫ２）は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）から１／４周期位相がずれた信号であり、第３の走査線駆動回路用クロック信号（ＧＣＫ３）は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）から１／２周期位相がずれた信号であり、第４の走査線駆動回路用クロック信号（ＧＣＫ４）は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）から３／４周期位相がずれた信号である。第１のパルス幅制御信号（ＰＷＣ１）は、周期的にハイレベルの電位（高電源電位（Ｖｄｄ））とロウレベルの電位（低電源電位（Ｖｓｓ））を繰り返す、デューティー比が１／３の信号である。また、第２のパルス幅制御信号（ＰＷＣ２）は、第１のパルス幅制御信号（ＰＷＣ１）から１／６周期位相がずれた信号であり、第３のパルス幅制御信号（ＰＷＣ３）は、第１のパルス幅制御信号（ＰＷＣ１）から１／３周期位相がずれた信号であり、第４のパルス幅制御信号（ＰＷＣ４）は、第１のパルス幅制御信号（ＰＷＣ１）から１／２周期位相がずれた信号であり、第５のパルス幅制御信号（ＰＷＣ５）は、第１のパルス幅制御信号（ＰＷＣ１）から２／３周期位相がずれた信号であり、第６のパルス幅制御信号（ＰＷＣ６）は、第１のパルス幅制御信号（ＰＷＣ１）から５／６周期位相がずれた信号である。なお、ここでは、第１の走査線駆動回路用クロック信号（ＧＣＫ１）乃至第４の走査線駆動回路用クロック信号（ＧＣＫ４）のパルス幅と第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）のパルス幅の比は、３：２とする。
【００２０】
上述した液晶表示装置においては、第１のパルス出力回路２０＿１乃至第ｍのパルス出力回路２０＿ｍとして、同一の構成を有する回路を適用することができる。ただし、パルス出力回路が有する複数の端子の電気的な接続関係は、パルス出力回路毎に異なる。具体的な接続関係について図２（Ａ）、（Ｃ）を参照して説明する。
【００２１】
第１のパルス出力回路２０＿１乃至第ｍのパルス出力回路２０＿ｍのそれぞれは、端子２１〜端子２７を有する。なお、端子２１〜端子２４及び端子２６は入力端子であり、端子２５及び端子２７は出力端子である。
【００２２】
まず、端子２１について述べる。第１のパルス出力回路２０＿１の端子２１は、走査線駆動回路用スタートパルス（ＧＳＰ）を供給する配線に電気的に接続され、第２のパルス出力回路２０＿２〜第ｍのパルス出力回路２０＿ｍの端子２１は、前段のパルス出力回路の端子２７に電気的に接続される。
【００２３】
次いで、端子２２について述べる。第（４ａ−３）のパルス出力回路（ａは、ｍ／４以下の自然数）の端子２２は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）を供給する配線に電気的に接続され、第（４ａ−２）のパルス出力回路の端子２２は、第２の走査線駆動回路用クロック信号（ＧＣＫ２）を供給する配線に電気的に接続され、第（４ａ−１）のパルス出力回路の端子２２は、第３の走査線駆動回路用クロック信号（ＧＣＫ３）を供給する配線に電気的に接続され、第４ａのパルス出力回路の端子２２は、第４の走査線駆動回路用クロック信号（ＧＣＫ４）を供給する配線に電気的に接続される。
【００２４】
次いで、端子２３について述べる。第（４ａ−３）のパルス出力回路の端子２３は、第２の走査線駆動回路用クロック信号（ＧＣＫ２）を供給する配線に電気的に接続され、第（４ａ−２）のパルス出力回路の端子２３は、第３の走査線駆動回路用クロック信号（ＧＣＫ３）を供給する配線に電気的に接続され、第（４ａ−１）のパルス出力回路の端子２３は、第４の走査線駆動回路用クロック信号（ＧＣＫ４）を供給する配線に電気的に接続され、第４ａのパルス出力回路の端子２３は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）を供給する配線に電気的に接続される。
【００２５】
次いで、端子２４について述べる。第（２ｂ−１）のパルス出力回路（ｂは、ｋ／２以下の自然数）の端子２４は、第１のパルス幅制御信号（ＰＷＣ１）を供給する配線に電気的に接続され、第２ｂのパルス出力回路の端子２４は、第４のパルス幅制御信号（ＰＷＣ４）を供給する配線に電気的に接続され、第（２ｃ−１）のパルス出力回路（ｃは、ｋ／２＋１以上ｋ以下の自然数）の端子２４は、第２のパルス幅制御信号（ＰＷＣ２）を供給する配線に電気的に接続され、第２ｃのパルス出力回路の端子２４は、第５のパルス幅制御信号（ＰＷＣ５）を供給する配線に電気的に接続され、第（２ｄ−１）のパルス出力回路（ｄは、ｋ＋１以上ｍ／２以下の自然数）の端子２４は、第３のパルス幅制御信号（ＰＷＣ３）を供給する配線に電気的に接続され、第２ｄのパルス出力回路の端子２４は、第６のパルス幅制御信号（ＰＷＣ６）を供給する配線に電気的に接続される。
【００２６】
次いで、端子２５について述べる。第ｘのパルス出力回路（ｘは、ｍ以下の自然数）の端子２５は、ｘ行目に配設された走査線１３に電気的に接続される。
【００２７】
次いで、端子２６について述べる。第ｙのパルス出力回路（ｙは、ｍ−１以下の自然数）の端子２６は、第（ｙ＋１）のパルス出力回路の端子２７に電気的に接続され、第ｍのパルス出力回路の端子２６は、第ｍのパルス出力回路用ストップ信号（ＳＴＰ）を供給する配線に電気的に接続される。なお、第ｍのパルス出力回路用ストップ信号（ＳＴＰ）は、仮に第（ｍ＋１）のパルス出力回路が設けられていれば、当該第（ｍ＋１）のパルス出力回路の端子２７から出力される信号に相当する信号である。具体的には、これらの信号は、実際にダミー回路として第（ｍ＋１）のパルス出力回路を設けること、又は外部から当該信号を直接入力することなどによって第ｍのパルス出力回路に供給することができる。
【００２８】
各パルス出力回路の端子２７の接続関係は既出である。そのため、ここでは前述の説明を援用することとする。
【００２９】
＜パルス出力回路の構成例＞
図３（Ａ）は、図２（Ａ）、（Ｃ）に示すパルス出力回路の構成例を示す図である。図３（Ａ）に示すパルス出力回路は、トランジスタ３１乃至トランジスタ３９を有する。
【００３０】
トランジスタ３１は、ソース及びドレインの一方が高電源電位（Ｖｄｄ）を供給する配線（以下、高電源電位線ともいう）に電気的に接続され、ゲートが端子２１に電気的に接続される。
【００３１】
トランジスタ３２は、ソース及びドレインの一方が低電源電位（Ｖｓｓ）を供給する配線（以下、低電源電位線ともいう）に電気的に接続され、ソース及びドレインの他方がトランジスタ３１のソース及びドレインの他方に電気的に接続される。
【００３２】
トランジスタ３３は、ソース及びドレインの一方が端子２２に電気的に接続され、ソース及びドレインの他方が端子２７に電気的に接続され、ゲートがトランジスタ３１のソース及びドレインの他方並びにトランジスタ３２のソース及びドレインの他方に電気的に接続される。
【００３３】
トランジスタ３４は、ソース及びドレインの一方が低電源電位線に電気的に接続され、ソース及びドレインの他方が端子２７に電気的に接続され、ゲートがトランジスタ３２のゲートに電気的に接続される。
【００３４】
トランジスタ３５は、ソース及びドレインの一方が低電源電位線に電気的に接続され、ソース及びドレインの他方がトランジスタ３２のゲート及びトランジスタ３４のゲートに電気的に接続され、ゲートが端子２１に電気的に接続される。
【００３５】
トランジスタ３６は、ソース及びドレインの一方が高電源電位線に電気的に接続され、ソース及びドレインの他方がトランジスタ３２のゲート、トランジスタ３４のゲート、並びにトランジスタ３５のソース及びドレインの他方に電気的に接続され、ゲートが端子２６に電気的に接続される。なお、トランジスタ３６のソース及びドレインの一方が、低電源電位（Ｖｓｓ）よりも高電位であり且つ高電源電位（Ｖｄｄ）よりも低電位である電源電位（Ｖｃｃ）を供給する配線に電気的に接続される構成とすることもできる。
【００３６】
トランジスタ３７は、ソース及びドレインの一方が高電源電位線に電気的に接続され、ソース及びドレインの他方がトランジスタ３２のゲート、トランジスタ３４のゲート、トランジスタ３５のソース及びドレインの他方、並びにトランジスタ３６のソース及びドレインの他方に電気的に接続され、ゲートが端子２３に電気的に接続される。なお、トランジスタ３７のソース及びドレインの一方が、電源電位（Ｖｃｃ）を供給する配線に電気的に接続される構成とすることもできる。
【００３７】
トランジスタ３８は、ソース及びドレインの一方が端子２４に電気的に接続され、ソース及びドレインの他方が端子２５に電気的に接続され、ゲートがトランジスタ３１のソース及びドレインの他方、トランジスタ３２のソース及びドレインの他方、並びにトランジスタ３３のゲートに電気的に接続される。
【００３８】
トランジスタ３９は、ソース及びドレインの一方が低電源電位線に電気的に接続され、ソース及びドレインの他方が端子２５に電気的に接続され、ゲートがトランジスタ３２のゲート、トランジスタ３４のゲート、トランジスタ３５のソース及びドレインの他方、トランジスタ３６のソース及びドレインの他方、並びにトランジスタ３７のソース及びドレインの他方に電気的に接続される。
【００３９】
なお、以下においては、トランジスタ３１のソース及びドレインの他方、トランジスタ３２のソース及びドレインの他方、トランジスタ３３のゲート、並びにトランジスタ３８のゲートが電気的に接続するノードをノードＡとし、トランジスタ３２のゲート、トランジスタ３４のゲート、トランジスタ３５のソース及びドレインの他方、トランジスタ３６のソース及びドレインの他方、トランジスタ３７のソース及びドレインの他方、並びにトランジスタ３９のゲートが電気的に接続するノードをノードＢとして説明する。
【００４０】
＜パルス出力回路の動作例＞
上述したパルス出力回路の動作例について図３（Ｂ）〜（Ｄ）を参照して説明する。なお、ここでは、第１のパルス出力回路２０＿１の端子２１に入力される走査線駆動回路用スタートパルスの入力タイミングを制御することで、第１のパルス出力回路２０＿１、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１、及び第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１の端子２７から同一タイミングでシフトパルスを出力する場合の動作例について説明する。具体的には、図３（Ｂ）には、走査線駆動回路用スタートパルス（ＧＳＰ）が入力される際の第１のパルス出力回路２０＿１の各端子に入力される信号の電位、並びにノードＡ及びノードＢの電位を示しており、図３（Ｃ）には、第ｋのパルス出力回路２０＿ｋからハイレベルの電位が入力される際の第（ｋ＋１）のパルス出力回路２０＿ｋ＋１の各端子に入力される信号の電位、並びにノードＡ及びノードＢの電位を示しており、図３（Ｄ）には、第２ｋのパルス出力回路２０＿２ｋからハイレベルの電位が入力される際の第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１の各端子に入力される信号の電位、並びにノードＡ及びノードＢの電位を示している。なお、図３（Ｂ）〜（Ｄ）では、各端子に入力される信号を括弧書きで付記している。また、それぞれの後段に配設されるパルス出力回路（第２のパルス出力回路２０＿２、第（ｋ＋２）のパルス出力回路２０＿ｋ＋２、第（２ｋ＋２）のパルス出力回路２０＿２ｋ＋２）の端子２５から出力される信号（Ｇｏｕｔ２、Ｇｏｕｔｋ＋２、Ｇｏｕｔ２ｋ＋２）及び端子２７の出力信号（ＳＲｏｕｔ２＝第１のパルス出力回路２０＿１の端子２６の入力信号、ＳＲｏｕｔｋ＋２＝第（ｋ＋１）のパルス出力回路２０＿ｋ＋１の端子２６の入力信号、ＳＲｏｕｔ２ｋ＋２＝第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１の端子２６の入力信号）も付記している。なお、図中において、Ｇｏｕｔは、パルス出力回路の走査線に対する出力信号を表し、ＳＲｏｕｔは、当該パルス出力回路の、後段のパルス出力回路に対する出力信号を表している。
【００４１】
まず、図３（Ｂ）を参照して、第１のパルス出力回路２０＿１に走査線駆動回路用スタートパルスが入力される場合について説明する。
【００４２】
期間ｔ１において、端子２１にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。これにより、トランジスタ３１、３５がオン状態となる。そのため、ノードＡの電位がハイレベルの電位（高電源電位（Ｖｄｄ）からトランジスタ３１のしきい値電圧分下降した電位）に上昇し、且つノードＢの電位が低電源電位（Ｖｓｓ）に下降する。これに付随して、トランジスタ３３、３８がオン状態となり、トランジスタ３２、３４、３９がオフ状態となる。以上により、期間ｔ１において、端子２７から出力される信号は、端子２２に入力される信号となり、端子２５から出力される信号は、端子２４に入力される信号となる。ここで、期間ｔ１において、端子２２及び端子２４に入力される信号は、共にロウレベルの電位（低電源電位（Ｖｓｓ））である。そのため、期間ｔ１において、第１のパルス出力回路２０＿１は、第２のパルス出力回路２０＿２の端子２１、及び画素部において１行目に配設された走査線にロウレベルの電位（低電源電位（Ｖｓｓ））を出力する。
【００４３】
期間ｔ２において、各端子に入力される信号は期間ｔ１から変化しない。そのため、端子２５及び端子２７から出力される信号も変化せず、共にロウレベルの電位（低電源電位（Ｖｓｓ））を出力する。
【００４４】
期間ｔ３において、端子２４にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。なお、ノードＡの電位（トランジスタ３１のソースの電位）は、期間ｔ１においてハイレベルの電位（高電源電位（Ｖｄｄ）からトランジスタ３１のしきい値電圧分下降した電位）まで上昇している。そのため、トランジスタ３１はオフ状態となっている。この時、端子２４にハイレベルの電位（高電源電位（Ｖｄｄ））が入力されることで、トランジスタ３８のソースとゲートの容量結合によって、ノードＡの電位（トランジスタ３８のゲートの電位）がさらに上昇する（ブートストラップ動作）。また、当該ブートストラップ動作を行うことによって、端子２５から出力される信号が端子２４に入力されるハイレベルの電位（高電源電位（Ｖｄｄ））から下降することがない。そのため、期間ｔ３において、第１のパルス出力回路２０＿１は、画素部において１行目に配設された走査線にハイレベルの電位（高電源電位（Ｖｄｄ）＝選択信号）を出力する。
【００４５】
期間ｔ４において、端子２２にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。ここで、ノードＡの電位は、ブートストラップ動作によって上昇しているため、端子２７から出力される信号が端子２２に入力されるハイレベルの電位（高電源電位（Ｖｄｄ））から下降することがない。そのため、期間ｔ４において、端子２７からは、端子２２に入力されるハイレベルの電位（高電源電位（Ｖｄｄ））が出力される。すなわち、第１のパルス出力回路２０＿１は、第２のパルス出力回路２０＿２の端子２１にハイレベルの電位（高電源電位（Ｖｄｄ）＝シフトパルス）を出力する。また、期間ｔ４において、端子２４に入力される信号はハイレベルの電位（高電源電位（Ｖｄｄ））を維持するため、第１のパルス出力回路２０＿１から画素部において１行目に配設された走査線に対して出力される信号は、ハイレベルの電位（高電源電位（Ｖｄｄ）＝選択信号）のままである。なお、期間ｔ４における当該パルス出力回路の出力信号には直接関与しないが、端子２１にロウレベルの電位（低電源電位（Ｖｓｓ））が入力されるためトランジスタ３５はオフ状態となる。
【００４６】
期間ｔ５において、端子２４にロウレベルの電位（低電源電位（Ｖｓｓ））が入力される。ここで、トランジスタ３８はオン状態を維持する。そのため、期間ｔ５において、第１のパルス出力回路２０＿１から画素部において１行目に配設された走査線に対して出力される信号は、ロウレベルの電位（低電源電位（Ｖｓｓ））となる。
【００４７】
期間ｔ６において、各端子に入力される信号は期間ｔ５から変化しない。そのため、端子２５及び端子２７から出力される信号も変化せず、端子２５からはロウレベルの電位（低電源電位（Ｖｓｓ））が出力され、端子２７からはハイレベルの電位（高電源電位（Ｖｄｄ）＝シフトパルス）が出力される。
【００４８】
期間ｔ７において、端子２３にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。これにより、トランジスタ３７がオン状態となる。そのため、ノードＢの電位がハイレベルの電位（高電源電位（Ｖｄｄ）からトランジスタ３７のしきい値電圧分下降した電位）に上昇する。つまり、トランジスタ３２、３４、３９がオン状態となる。また、これに付随して、ノードＡの電位がロウレベルの電位（低電源電位（Ｖｓｓ））へと下降する。つまり、トランジスタ３３、３８がオフ状態となる。以上により、期間ｔ７において、端子２５及び端子２７から出力される信号は、共に低電源電位（Ｖｓｓ）となる。すなわち、期間ｔ７において、第１のパルス出力回路２０＿１は、第２のパルス出力回路２０＿２の端子２１、及び画素部において１行目に配設された走査線に低電源電位（Ｖｓｓ）を出力する。
【００４９】
次いで、図３（Ｃ）を参照して、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１の端子２１に第ｋのパルス出力回路２０＿ｋからシフトパルスが入力される場合について説明する。
【００５０】
期間ｔ１及び期間ｔ２において、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１の動作は、上述した第１のパルス出力回路２０＿１と同様である。そのため、ここでは前述の説明を援用することとする。
【００５１】
期間ｔ３において、各端子に入力される信号は期間ｔ２から変化しない。そのため、端子２５及び端子２７から出力される信号も変化せず、共にロウレベルの電位（低電源電位（Ｖｓｓ））を出力する。
【００５２】
期間ｔ４において、端子２２及び端子２４にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。なお、ノードＡの電位（トランジスタ３１のソースの電位）は、期間ｔ１においてハイレベルの電位（高電源電位（Ｖｄｄ）からトランジスタ３１のしきい値電圧分下降した電位）まで上昇している。そのため、トランジスタ３１は、期間ｔ１においてオフ状態となっている。ここで、端子２２及び端子２４にハイレベルの電位（高電源電位（Ｖｄｄ））が入力されることで、トランジスタ３３のソースとゲート及びトランジスタ３８のソースとゲートの容量結合によって、ノードＡの電位（トランジスタ３３、３８のゲートの電位）がさらに上昇する（ブートストラップ動作）。また、当該ブートストラップ動作を行うことによって、端子２５及び端子２７から出力される信号が端子２２及び端子２４に入力されるハイレベルの電位（高電源電位（Ｖｄｄ））から下降することがない。そのため、期間ｔ４において、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１は、画素部において（ｋ＋１）行目に配設された走査線及び第（ｋ＋２）のパルス出力回路２０＿ｋ＋２の端子２１にハイレベルの電位（高電源電位（Ｖｄｄ）＝選択信号、シフトパルス）を出力する。
【００５３】
期間ｔ５において、各端子に入力される信号は期間ｔ４から変化しない。そのため、端子２５及び端子２７から出力される信号も変化せず、ハイレベルの電位（高電源電位（Ｖｄｄ）＝選択信号、シフトパルス）を出力する。
【００５４】
期間ｔ６において、端子２４にロウレベルの電位（低電源電位（Ｖｓｓ））が入力される。ここで、トランジスタ３８はオン状態を維持する。そのため、期間ｔ６において、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１から画素部において（ｋ＋１）行目に配設された走査線に対して出力される信号は、ロウレベルの電位（低電源電位（Ｖｓｓ））となる。
【００５５】
期間ｔ７において、端子２３にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。これにより、トランジスタ３７がオン状態となる。そのため、ノードＢの電位がハイレベルの電位（高電源電位（Ｖｄｄ）からトランジスタ３７のしきい値電圧分下降した電位）に上昇する。つまり、トランジスタ３２、３４、３９がオン状態となる。また、これに付随して、ノードＡの電位がロウレベルの電位（低電源電位（Ｖｓｓ））へと下降する。つまり、トランジスタ３３、３８がオフ状態となる。以上により、期間ｔ７において、端子２５及び端子２７から出力される信号は、共に低電源電位（Ｖｓｓ）となる。すなわち、期間ｔ７において、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１は、第（ｋ＋２）のパルス出力回路２０＿ｋ＋２の端子２１、及び画素部において（ｋ＋１）行目に配設された走査線に低電源電位（Ｖｓｓ）を出力する。
【００５６】
次いで、図３（Ｄ）を参照して、第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１の端子２１に第２ｋのパルス出力回路２０＿２ｋからシフトパルスが入力される場合について説明する。
【００５７】
期間ｔ１乃至期間ｔ３において、第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１の動作は、上述した第（ｋ＋１）のパルス出力回路２０＿ｋ＋１と同様である。そのため、ここでは前述の説明を援用することとする。
【００５８】
期間ｔ４において、端子２２にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。なお、ノードＡの電位（トランジスタ３１のソースの電位）は、期間ｔ１においてハイレベルの電位（高電源電位（Ｖｄｄ）からトランジスタ３１のしきい値電圧分下降した電位）まで上昇している。そのため、トランジスタ３１は、期間ｔ１においてオフ状態となっている。ここで、端子２２にハイレベルの電位（高電源電位（Ｖｄｄ））が入力されることで、トランジスタ３３のソースとゲートの容量結合によって、ノードＡの電位（トランジスタ３３のゲートの電位）がさらに上昇する（ブートストラップ動作）。また、当該ブートストラップ動作を行うことによって、端子２７から出力される信号が端子２２に入力されるハイレベルの電位（高電源電位（Ｖｄｄ））から下降することがない。そのため、期間ｔ４において、第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１は、第（２ｋ＋２）のパルス出力回路２０＿２ｋ＋２の端子２１にハイレベルの電位（高電源電位（Ｖｄｄ）＝シフトパルス）を出力する。なお、期間ｔ４における当該パルス出力回路の出力信号には直接関与しないが、端子２１にロウレベルの電位（低電源電位（Ｖｓｓ））が入力されるためトランジスタ３５はオフ状態となる。
【００５９】
期間ｔ５において、端子２４にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。ここで、ノードＡの電位は、ブートストラップ動作によって上昇しているため、端子２５から出力される信号が端子２４に入力されるハイレベルの電位（高電源電位（Ｖｄｄ））から下降することがない。そのため、期間ｔ５において、端子２５からは、端子２４に入力されるハイレベルの電位（高電源電位（Ｖｄｄ））が出力される。すなわち、第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１は、画素部において（２ｋ＋１）行目に配設された走査線にハイレベルの電位（高電源電位（Ｖｄｄ）＝選択信号）を出力する。また、期間ｔ５において、端子２２に入力される信号はハイレベルの電位（高電源電位（Ｖｄｄ））を維持するため、第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１から第（２ｋ＋２）のパルス出力回路２０＿２ｋ＋２の端子２１に対して出力される信号は、ハイレベルの電位（高電源電位（Ｖｄｄ）＝シフトパルス）のままである。
【００６０】
期間ｔ６において、各端子に入力される信号は期間ｔ５から変化しない。そのため、端子２５及び端子２７から出力される信号も変化せず、共にハイレベルの電位（高電源電位（Ｖｄｄ）＝選択信号、シフトパルス）を出力する。
【００６１】
期間ｔ７において、端子２３にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。これにより、トランジスタ３７がオン状態となる。そのため、ノードＢの電位がハイレベルの電位（高電源電位（Ｖｄｄ）からトランジスタ３７のしきい値電圧分下降した電位）に上昇する。つまり、トランジスタ３２、３４、３９がオン状態となる。また、これに付随して、ノードＡの電位がロウレベルの電位（低電源電位（Ｖｓｓ））へと下降する。つまり、トランジスタ３３、３８がオフ状態となる。以上により、期間ｔ７において、端子２５及び端子２７から出力される信号は、共に低電源電位（Ｖｓｓ）となる。すなわち、期間ｔ７において、第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１は、第（２ｋ＋２）のパルス出力回路２０＿２ｋ＋２の端子２１、及び画素部において（２ｋ＋１）行目に配設された走査線に低電源電位（Ｖｓｓ）を出力する。
【００６２】
図３（Ｂ）〜（Ｄ）に示すように、第１のパルス出力回路２０＿１乃至第ｍのパルス出力回路２０＿ｍでは、走査線駆動回路用スタートパルス（ＧＳＰ）がハイレベルの電位となるタイミングを制御することで、複数のシフトパルスのシフトを並行して行うことが可能である。具体的には、第ｋのパルス出力回路２０＿ｋの端子２７からシフトパルスが出力されるタイミングと同じタイミングで再度走査線駆動回路用スタートパルス（ＧＳＰ）をハイレベルの電位とすることによって、第１のパルス出力回路２０＿１及び第（ｋ＋１）のパルス出力回路２０＿ｋ＋１から同じタイミングでシフトパルスを出力させることが可能である。また、同様に走査線駆動回路用スタートパルス（ＧＳＰ）を入力することによって、第１のパルス出力回路２０＿１、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１、及び第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１から同じタイミングでシフトパルスを出力させることが可能である。
【００６３】
加えて、第１のパルス出力回路２０＿１、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１、及び第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１は、上記の動作に並行して、それぞれ異なるタイミングで走査線に対する選択信号の供給を行うことが可能である。すなわち、上述した走査線駆動回路は、固有のシフト期間を有するシフトパルスを複数シフトし且つ同一タイミングにおいてシフトパルスが入力された複数のパルス出力回路がそれぞれ異なるタイミングで走査線に対して選択信号を供給することが可能である。
【００６４】
＜信号線駆動回路１２の構成例＞
図４（Ａ）は、図１（Ａ）に示す液晶表示装置が有する信号線駆動回路１２の構成例を示す図である。図４（Ａ）に示す信号線駆動回路１２は、第１の出力端子乃至第ｎの出力端子を有するシフトレジスタ１２０と、画像信号（ＤＡＴＡ）を供給する配線と、ソース及びドレインの一方が画像信号（ＤＡＴＡ）を供給する配線に電気的に接続され、ソース及びドレインの他方が画素部において１列目に配設された信号線に電気的に接続され、ゲートがシフトレジスタ１２０の第１の出力端子に電気的に接続されたトランジスタ１２１＿１、乃至、ソース及びドレインの一方が画像信号（ＤＡＴＡ）を供給する配線に電気的に接続され、ソース及びドレインの他方が画素部においてｎ列目に配設された信号線に電気的に接続され、ゲートがシフトレジスタ１２０の第ｎの出力端子に電気的に接続されたトランジスタ１２１＿ｎと、を有する。なお、シフトレジスタ１２０は、信号線駆動回路用スタートパルス（ＳＳＰ）をきっかけとしてシフト期間毎に順次第１の出力端子乃至第ｎの出力端子からハイレベルの電位を出力する機能を有する。すなわち、トランジスタ１２１＿１乃至トランジスタ１２１＿ｎは、シフト期間毎に順次オン状態となる。
【００６５】
図４（Ｂ）は、画像信号（ＤＡＴＡ）を供給する配線に供給される画像信号のタイミングを示す図である。図４（Ｂ）に示すように、画像信号（ＤＡＴＡ）を供給する配線は、期間ｔ４において、１行目に配設された画素用画像信号（ｄａｔａ  １）を供給し、期間ｔ５において、（ｋ＋１）行目に配設された画素用画像信号（ｄａｔａ  ｋ＋１）を供給し、期間ｔ６において、（２ｋ＋１）行目に配設された画素用画像信号（ｄａｔａ  ２ｋ＋１）を供給し、期間ｔ７において、２行目に配設された画素用画像信号（ｄａｔａ  ２）を供給する。以下、同様に画像信号（ＤＡＴＡ）を供給する配線は、特定の行毎に配設された画素用画像信号を順次供給する。具体的には、ｓ行目（ｓは、ｋ未満の自然数）に配設された画素用画像信号→（ｋ＋ｓ）行目に配設された画素用画像信号→（２ｋ＋ｓ）行目に配設された画素用画像信号→（ｓ＋１）行目に配設された画素用画像信号という順序で画像信号を供給する。上述した走査線駆動回路及び信号線駆動回路が当該動作を行うことにより、走査線駆動回路が有するパルス出力回路におけるシフト期間毎に画素部に配設された３行の画素に対する画像信号の書き込みを行うことが可能である。
【００６６】
＜バックライトの構成例＞
図５は、図１（Ａ）に示す液晶表示装置の画素部１０の後方に設けられるバックライトの構成例を示す図である。図５に示すバックライトは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のいずれか一を呈する光を発光する３種の光源を備えたバックライトユニット４０を複数有する。なお、複数のバックライトユニット４０は、マトリクス状に配設されており、且つ特定の領域毎に点灯を制御することが可能である。ここでは、ｍ行ｎ列に配設された複数の画素１５に対するバックライトとして、少なくともｔ行ｎ列毎（ここでは、ｔは、ｋ／４とする）にバックライトユニット群が設けられ、該バックライトユニット群の点灯を独立に制御できることとする。すなわち、当該バックライトが、少なくとも１行目乃至ｔ行目用バックライトユニット群〜（２ｋ＋３ｔ＋１）行目乃至ｍ行目用バックライトユニット群を有し、それぞれのバックライトユニット群の点灯を独立に制御できることとする。
【００６７】
＜液晶表示装置の動作例＞
図６は、上述した液晶表示装置において、バックライトが有する１行目乃至ｔ行目用バックライトユニット群〜（２ｋ＋３ｔ＋１）行目乃至ｍ行目用バックライトユニット群において点灯される光のタイミング、及び画素部１０において１行目に配設されたｎ個の画素乃至ｍ行目に配設されたｎ個の画素に対する画像信号の走査が行われるタイミングを示す図である。具体的には、図６において、１乃至ｍは、行数を表し、実線は、該当する行において画像信号が入力されるタイミングを表している。図６に示すように当該液晶表示装置では、１行目に配設された走査線〜ｍ行目に配設された走査線に対して順次選択信号を供給するのではなく、ｋ行分隔離されて配設された走査線に対して順次選択信号を供給する（１行目に配設された走査線→（ｋ＋１）行目に配設された走査線→（２ｋ＋１）行目に配設された走査線→２行目に配設された走査線という順序で選択信号を供給する）ことが可能である。そのため、期間Ｔ１において、１行目に配設されたｎ個の画素からｔ行目に配設されたｎ個の画素を順次選択し、且つ（ｋ＋１）行目に配設されたｎ個の画素から（ｋ＋ｔ）行目に配設されたｎ個の画素を順次選択し、且つ（２ｋ＋１）行目に配設されたｎ個の画素から（２ｋ＋ｔ）行目に配設されたｎ個の画素１５を順次選択することで、各画素に画像信号を入力することが可能である。
【００６８】
また、当該液晶表示装置では、特定の領域において画像信号の書き込みが行われる合間の期間において、バックライトの点灯を行うことが可能である。すなわち、当該液晶表示装置では、画素部全面において、赤（Ｒ）の画像信号（バックライトが赤（Ｒ）を点灯する際の透過率を決める画像信号）の書き込み→赤（Ｒ）の点灯→緑（Ｇ）の画像信号の書き込み→緑（Ｇ）の点灯→青（Ｂ）の画像信号の書き込み→青（Ｂ）の点灯という動作を順次行うのではなく、画素部の特定の領域毎に当該動作を順次行うことが可能である。
【００６９】
なお、図６に示すようにバックライトユニット群を点灯する場合、隣接するバックライトユニット群が異なる色を呈する光を発光することがない。具体的には、期間Ｔ１において画像信号の書き込みが行われる領域に対して当該書き込み後にバックライト群を点灯する場合、隣接するバックライトユニット群が異なる色を呈する光を発光することがない。例えば、期間Ｔ１において、（ｋ＋１）行目に配設されたｎ個の画素から（ｋ＋ｔ）行目に配設されたｎ個の画素に対して緑（Ｇ）の画像信号の入力が終了した後に（ｋ＋１）行目乃至（ｋ＋ｔ）行目用バックライトユニット群において緑（Ｇ）を点灯させる際に、（３ｔ＋１）行目乃至ｋ行目用バックライトユニット群及び（ｋ＋ｔ＋１）行目乃至（ｋ＋２ｔ）行目用バックライトユニット群においては、緑（Ｇ）が点灯される又は点灯自体が行われない（赤（Ｒ）、青（Ｂ）が点灯されることがない）。そのため、特定の色の画像情報が入力された画素を、当該特定の色と異なる色を呈する光が透過する確率を低減することが可能である。
【００７０】
＜変形例＞
上述した構成を有する液晶表示装置は、本発明の一態様であり、当該液晶表示装置と異なる点を有する液晶表示装置も本発明には含まれる。
【００７１】
例えば、上述した液晶表示装置においては、画素部１０を３つの領域に分割し、該３つの領域に並行して画像信号を供給する構成について示したが、本発明の液晶表示装置は、当該構成に限定されない。すなわち、本発明の液晶表示装置では、画素部１０を３以外の複数の領域に分割し、該複数の領域に並行して画像信号を供給する構成とすることが可能である。なお、当該領域数を変化させる場合、当該領域数に応じて走査線駆動回路用クロック信号及びパルス幅制御信号を設定する必要があることを付記する。
【００７２】
また、上述した液晶表示装置においては、バックライトユニットが赤（Ｒ）、緑（Ｇ）、青（Ｂ）のいずれか一を呈する光を発光する３種の光源を有する構成について示したが、本発明の液晶表示装置は、当該構成に限定されない。すなわち、本発明の液晶表示装置では、任意の色を呈する光の光源を組み合わせてバックライトユニットを構成することが可能である。例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ）、白（Ｗ）の４種、赤（Ｒ）、緑（Ｇ）、青（Ｂ）、黄（Ｙ）の４種、赤（Ｒ）、緑（Ｇ）、青（Ｂ）、シアン（Ｃ）の４種、若しくは赤（Ｒ）、緑（Ｇ）、青（Ｂ）、マゼンタ（Ｍ）の４種の光源を組み合わせてバックライトユニットを構成すること、又はシアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）の３種の光源を組み合わせてバックライトユニットを構成することなどが可能である。さらに、４種の光源を組み合わせてバックライトユニットを構成する場合、画素部を４つの領域に分割し、該４つの領域に並行してそれぞれの色用の画像信号を供給することも可能である。また、淡色の赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）、並びに濃色の赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）の６種、又は赤（Ｒ）、緑（Ｇ）、青（Ｂ）、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）の６種の光源を組み合わせてバックライトユニットを構成することなども可能である。さらに、６種の光源を組み合わせてバックライトユニットを構成する場合、画素部を６つの領域に分割し、該６つの領域に並行してそれぞれの色用の画像信号を供給することも可能である。このように、より多種の色を呈する光を組み合わせて画像を形成することで、当該液晶表示装置において表現できる色域を拡大し、画質を向上させることが可能である。
【００７３】
また、上述した液晶表示装置においては、青（Ｂ）を呈する光の光源の点灯後にバックライトユニット群が有する全ての光源が消灯する期間を設ける構成（図６参照）について示したが、当該期間を設けずに連続的に赤（Ｒ）を呈する光の光源の点灯、緑（Ｇ）を呈する光の光源の点灯、青（Ｂ）を呈する光の光源の点灯を繰り返す構成（図１０参照）とすることが可能である。
【００７４】
また、上述した液晶表示装置においては、赤（Ｒ）を呈する光の光源の点灯、緑（Ｇ）を呈する光の光源の点灯、及び青（Ｂ）を呈する光の光源のそれぞれが１回点灯することで、画素部において１枚の画像を形成する構成（図６参照）について示したが、複数の光源の少なくとも一を２回以上点灯させることで、画素部において１枚の画像を形成する構成とすることも可能である。例えば、視感度の高い緑（Ｇ）を呈する光の光源を２回点灯させることで、画素部において一枚の画像を形成する構成（図１１参照）とすることが可能である。この場合、視感度の高い緑（Ｇ）を呈する光の光源の点灯周波数を向上させることができるため、フリッカーの発生を抑制することが可能である。
【００７５】
また、上述した液晶表示装置においては、液晶素子に印加される電圧を保持するための容量素子が設けられる構成（図１（Ｂ）参照）について示したが、当該容量素子を設けない構成とすることも可能である。
【００７６】
また、パルス出力回路として、図３（Ａ）に示したパルス出力回路に、ソース及びドレインの一方が高電源電位線に電気的に接続され、ソース及びドレインの他方がトランジスタ３２のゲート、トランジスタ３４のゲート、トランジスタ３５のソース及びドレインの他方、トランジスタ３６のソース及びドレインの他方、トランジスタ３７のソース及びドレインの他方、並びにトランジスタ３９のゲートに電気的に接続され、ゲートがリセット端子（Ｒｅｓｅｔ）に電気的に接続されたトランジスタ５０を付加した構成（図７（Ａ）参照）を適用することが可能である。なお、当該リセット端子には、画素部において赤（Ｒ）の画像信号の書き込み〜青（Ｂ）のバックライトの点灯が行われた後の期間においてハイレベルの電位が入力され、その他の期間においてはロウレベルの電位が入力される。すなわち、トランジスタ５０は、当該期間においてオン状態となるトランジスタである。これにより、当該期間において、各ノードの電位を初期化することができるので、誤動作を防止することが可能となる。
【００７７】
また、パルス出力回路として、図３（Ａ）に示したパルス出力回路に、ソース及びドレインの一方がトランジスタ３１のソース及びドレインの他方並びにトランジスタ３２のソース及びドレインの他方に電気的に接続され、ソース及びドレインの他方がトランジスタ３３のゲート及びトランジスタ３８のゲートに電気的に接続され、ゲートが高電源電位線に電気的に接続されたトランジスタ５１を付加した構成（図７（Ｂ）参照）を適用することも可能である。なお、トランジスタ５１は、ノードＡの電位がハイレベルの電位となる期間（図３（Ｂ）〜（Ｄ）に示した期間ｔ１〜期間ｔ６）においてオフ状態となる。そのため、トランジスタ５１を付加した構成とすることで、期間ｔ１〜ｔ６において、トランジスタ３３のゲート及びトランジスタ３８のゲートと、トランジスタ３１のソース及びドレインの他方並びにトランジスタ３２のソース及びドレインの他方との電気的な接続を遮断することが可能となる。これにより、期間ｔ１〜期間ｔ６に含まれる期間において、当該パルス出力回路で行われるブートストラップ動作時の負荷を低減することが可能である。
【００７８】
また、パルス出力回路として、図７（Ｂ）に示したパルス出力回路に、ソース及びドレインの一方がトランジスタ３３のゲート並びにトランジスタ５１のソース及びドレインの他方に電気的に接続され、ソース及びドレインの他方がトランジスタ３８のゲートに電気的に接続され、ゲートが高電源電位線に電気的に接続されたトランジスタ５２を付加した構成（図８（Ａ）参照）を適用することも可能である。なお、上述したようにトランジスタ５２を設けることによって、当該パルス出力回路で行われるブートストラップ動作時の負荷を低減することが可能である。特に、当該パルス出力回路がトランジスタ３３のソースとゲートとの容量結合のみによってノードＡの電位を上昇させる場合（図３（Ｄ）参照）、当該負荷の低減効果が大きい。
【００７９】
また、パルス出力回路として、図８（Ａ）に示したパルス出力回路からトランジスタ５１を削除し、且つソース及びドレインの一方がトランジスタ３１のソース及びドレインの他方、トランジスタ３２のソース及びドレインの他方、並びにトランジスタ５２のソース及びドレインの一方に電気的に接続され、ソース及びドレインの他方がトランジスタ３３のゲートに電気的に接続され、ゲートが高電源電位線に電気的に接続されたトランジスタ５３を付加した構成（図８（Ｂ）参照）を適用することも可能である。なお、上述したようにトランジスタ５３を設けることによって、当該パルス出力回路で行われるブートストラップ動作時の負荷を低減することが可能である。また、当該パルス出力回路に生じる不正パルスが、トランジスタ３３、３８のスイッチングに与える影響を軽減することが可能である。
【００８０】
また、上述した液晶表示装置においては、バックライトユニットとして赤（Ｒ）、緑（Ｇ）、青（Ｂ）のいずれか一を呈する光の３種の光源を横に直線的に並べる構成（図５参照）について示したが、バックライトユニットの構成は、当該構成に限定されない。例えば、当該３種の光源を３角配置しても良いし、当該３種の光源を縦に直線的に並べてもよいし、赤（Ｒ）のバックライトユニット、緑（Ｇ）のバックライトユニット、及び青（Ｂ）のバックライトユニットを別途設けても良い。また、上述した液晶表示装置においては、バックライトとして直下型方式のバックライトを適用する構成（図５参照）について示したが、当該バックライトとしてエッジライト方式のバックライトを適用することも可能である。
【００８１】
＜液晶表示装置を搭載した各種電子機器について＞
以下では、本明細書で開示される液晶表示装置を搭載した電子機器の例について図９を参照して説明する。
【００８２】
図９（Ａ）は、ノート型のパーソナルコンピュータを示す図であり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４などによって構成されている。
【００８３】
図９（Ｂ）は、携帯情報端末（ＰＤＡ）を示す図であり、本体２２１１には表示部２２１３と、外部インターフェイス２２１５と、操作ボタン２２１４等が設けられている。また、操作用の付属品としてスタイラス２２１２がある。
【００８４】
図９（Ｃ）は、電子書籍２２２０を示す図である。電子書籍２２２０は、筐体２２２１および筐体２２２３の２つの筐体で構成されている。筐体２２２１および筐体２２２３は、軸部２２３７により一体とされており、該軸部２２３７を軸として開閉動作を行うことができる。このような構成により、電子書籍２２２０は、紙の書籍のように用いることが可能である。
【００８５】
筐体２２２１には表示部２２２５が組み込まれ、筐体２２２３には表示部２２２７が組み込まれている。表示部２２２５および表示部２２２７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図９（Ｃ）では表示部２２２５）に文章を表示し、左側の表示部（図９（Ｃ）では表示部２２２７）に画像を表示することができる。
【００８６】
また、図９（Ｃ）では、筐体２２２１に操作部などを備えた例を示している。例えば、筐体２２２１は、電源２２３１、操作キー２２３３、スピーカー２２３５などを備えている。操作キー２２３３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２２２０は、電子辞書としての機能を持たせた構成としてもよい。
【００８７】
また、電子書籍２２２０は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【００８８】
図９（Ｄ）は、携帯電話機を示す図である。当該携帯電話機は、筐体２２４０および筐体２２４１の二つの筐体で構成されている。筐体２２４１は、表示パネル２２４２、スピーカー２２４３、マイクロフォン２２４４、ポインティングデバイス２２４６、カメラ用レンズ２２４７、外部接続端子２２４８などを備えている。また、筐体２２４０は、当該携帯電話機の充電を行う太陽電池セル２２４９、外部メモリスロット２２５０などを備えている。また、アンテナは筐体２２４１内部に内蔵されている。
【００８９】
表示パネル２２４２はタッチパネル機能を備えており、図９（Ｄ）には映像表示されている複数の操作キー２２４５を点線で示している。なお、当該携帯電話は、太陽電池セル２２４９から出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路を実装している。また、上記構成に加えて、非接触ＩＣチップ、小型記録装置などを内蔵した構成とすることもできる。
【００９０】
表示パネル２２４２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル２２４２と同一面上にカメラ用レンズ２２４７を備えているため、テレビ電話が可能である。スピーカー２２４３およびマイクロフォン２２４４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体２２４０と筐体２２４１はスライドし、図９（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
【００９１】
外部接続端子２２４８はＡＣアダプタやＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電やデータ通信が可能になっている。また、外部メモリスロット２２５０に記録媒体を挿入し、より大量のデータの保存および移動に対応できる。また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
【００９２】
図９（Ｅ）は、デジタルカメラを示す図である。当該デジタルカメラは、本体２２６１、表示部（Ａ）２２６７、接眼部２２６３、操作スイッチ２２６４、表示部（Ｂ）２２６５、バッテリー２２６６などによって構成されている。
【００９３】
図９（Ｆ）は、テレビジョン装置を示す図である。テレビジョン装置２２７０では、筐体２２７１に表示部２２７３が組み込まれている。表示部２２７３により、映像を表示することが可能である。なお、ここでは、スタンド２２７５により筐体２２７１を支持した構成を示している。
【００９４】
テレビジョン装置２２７０の操作は、筐体２２７１が備える操作スイッチや、別体のリモコン操作機２２８０により行うことができる。リモコン操作機２２８０が備える操作キー２２７９により、チャンネルや音量の操作を行うことができ、表示部２２７３に表示される映像を操作することができる。また、リモコン操作機２２８０に、当該リモコン操作機２２８０から出力する情報を表示する表示部２２７７を設ける構成としてもよい。
【００９５】
なお、テレビジョン装置２２７０は、受信機やモデムなどを備えた構成とするのが好適である。受信機により、一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことが可能である。
【符号の説明】
【００９６】
１０                      画素部
１１                      走査線駆動回路
１２                      信号線駆動回路
１３                      走査線
１４                      信号線
１５                      画素
１６                      トランジスタ
１７                      容量素子
１８                      液晶素子
２０＿１〜２０＿ｍ        パルス出力回路
２１〜２７                端子
３１〜３９                トランジスタ
４０                      バックライトユニット
５０〜５３                トランジスタ
１０１〜１０３            領域
１２０                    シフトレジスタ
１２１＿１〜１２１＿ｎ    トランジスタ
２２０１                  本体
２２０２                  筐体
２２０３                  表示部
２２０４                  キーボード
２２１１                  本体
２２１２                  スタイラス
２２１３                  表示部
２２１４                  操作ボタン
２２１５                  外部インターフェイス
２２２０                  電子書籍
２２２１                  筐体
２２２３                  筐体
２２２５                  表示部
２２２７                  表示部
２２３１                  電源
２２３３                  操作キー
２２３５                  スピーカー
２２３７                  軸部
２２４０                  筐体
２２４１                  筐体
２２４２                  表示パネル
２２４３                  スピーカー
２２４４                  マイクロフォン
２２４５                  操作キー
２２４６                  ポインティングデバイス
２２４７                  カメラ用レンズ
２２４８                  外部接続端子
２２４９                  太陽電池セル
２２５０                  外部メモリスロット
２２６１                  本体
２２６３                  接眼部
２２６４                  操作スイッチ
２２６５                  表示部（Ｂ）
２２６６                  バッテリー
２２６７                  表示部（Ａ）
２２７０                  テレビジョン装置
２２７１                  筐体
２２７３                  表示部
２２７５                  スタンド
２２７７                  表示部
２２７９                  操作キー
２２８０                  リモコン操作機
【図１】
2012141569.tif 000003
【図２】
2012141569.tif 000004
【図３】
2012141569.tif 000005
【図４】
2012141569.tif 000006
【図５】
2012141569.tif 000007
【図６】
2012141569.tif 000008
【図７】
2012141569.tif 000009
【図８】
2012141569.tif 000010
【図９】
2012141569.tif 000011
【図１０】
2012141569.tif 000012
【図１１】
2012141569.tif 000013