(57)【要約】 【課題】周辺論理回路領域を微細化し、かつ画素特性の劣化を防止する固体撮像装置及びその製造方法を提供する。【解決手段】本実施形態によれば、固体撮像装置の製造方法は、複数の単位画素領域を有する撮像領域と、撮像領域の周辺に設けられた周辺論理回路領域とを備える固体撮像装置の製造方法である。この方法は、半導体基板上に第１膜厚の電極膜及びブロック膜を形成する工程と、単位画素領域のトランジスタのゲート電極に対応した第１レジストパターンをマスクとして前記ブロック膜を除去し、前記電極膜を薄くする工程と、周辺論理回路領域のトランジスタのゲート電極に対応した第２レジストパターン及び前記ブロック膜をマスクとして前記電極膜を除去する工程と、を備える。【選択図】図１
2012019085.tif 000002
【特許請求の範囲】
【請求項１】
複数の単位画素領域が配置されている撮像領域と、撮像領域の周辺に設けられた周辺論理回路領域とを備える固体撮像装置の製造方法であって、
半導体基板上に第１膜厚の電極膜を形成する工程と、
前記電極膜上にブロック膜を形成する工程と、
前記ブロック膜上の、前記単位画素領域におけるトランジスタのゲート電極形成領域に第１レジストパターンを形成する工程と、
前記第１レジストパターンをマスクとして前記ブロック膜を除去する工程と、
前記第１レジストパターンをマスクとして前記電極膜を前記第１膜厚より薄い第２膜厚に加工する工程と、
前記第１レジストパターンを除去する工程と、
前記第２膜厚の前記ブロック膜上の、前記周辺論理回路領域におけるトランジスタのゲート電極形成領域に第２レジストパターンを形成する工程と、
前記ブロック膜及び前記第２レジストパターンをマスクとして前記電極膜を除去する工程と、
を備える固体撮像装置の製造方法。
【請求項２】
前記電極膜を除去する工程の後に、
前記第２レジストパターンを除去する工程と、
前記半導体基板上に、前記単位画素領域におけるトランジスタ形成領域が開口した第３レジストパターンを形成する工程と、
前記トランジスタ形成領域の前記半導体基板に、前記第１膜厚の電極膜及び当該電極膜上に形成された前記ブロック膜をマスクとしてイオンを注入する工程と、
をさらに備えることを特徴とする請求項１に記載の固体撮像装置の製造方法。
【請求項３】
前記イオンを注入する工程の後に、
前記第３レジストパターンを除去する工程と、
前記ブロック膜を除去する工程と、
前記半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜上の、前記単位画素領域のフォトダイオード上方にカラーフィルタを形成する工程と、
をさらに備えることを特徴とする請求項３に記載の固体撮像装置の製造方法。
【請求項４】
前記ブロック膜はシリコン窒化膜又はシリコン酸化膜であることを特徴とする請求項１乃至３のいずれかに記載の固体撮像装置の製造方法。
【請求項５】
複数の単位画素領域が配置されている撮像領域と、撮像領域の周辺に設けられた周辺論理回路領域と、を備える固体撮像装置であって、
前記単位画素領域は、
半導体基板の表面部に設けられたフォトダイオードと、
前記フォトダイオードの上方に設けられたカラーフィルタと、
前記フォトダイオードの信号電荷を取り出し、ゲート電極の膜厚が第１膜厚である第１トランジスタと、
を有し、
前記周辺論理回路領域は、ゲート電極の膜厚が前記第１膜厚より薄い第２膜厚である第２トランジスタを有することを特徴とする固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、固体撮像装置及びその製造方法に関する。
【背景技術】
【０００２】
ＣＭＯＳイメージセンサは、複数の単位画素領域が配置されている撮像領域と、撮像領域の周辺に設けられた周辺論理回路領域とを備える。単位画素領域は、それぞれ、特定の波長の光を通すカラーフィルタと、カラーフィルタを通過した光が入射し、入射光量に応じた信号電荷を生成するフォトダイオードと、フォトダイオードの信号電荷の読み出し等を行うＭＯＳトランジスタとを有する。また、周辺論理回路領域は、ＡＤ変換や画像処理を行う回路を有し、これらの回路を構成するＭＯＳトランジスタが設けられている。以下では、単位画素領域に設けられたＭＯＳトランジスタを画素トランジスタ、周辺論理回路領域に設けられたＭＯＳトランジスタをロジックトランジスタと呼ぶこととする。また、画素トランジスタのゲート電極膜を画素ゲート電極膜、ロジックトランジスタのゲート電極膜をロジックゲート電極膜と呼ぶこととする。
【０００３】
周辺論理回路領域の微細化に伴い、ロジックゲート電極膜が薄膜化している。ロジックゲート電極膜と同様に画素ゲート電極膜を薄膜化した場合、画素トランジスタの拡散層形成の際の注入イオンが、画素ゲート電極膜を通過してチャネル領域に到達することを防止するために、画素ゲート電極膜上に形成されるブロック膜（イオン注入時ブロック膜）を厚膜化する必要がある。
【０００４】
しかし、ブロック膜を厚膜化すると、イオン注入のためのレジストパターンを加工する際に、高アスペクト比となるスペース部分でレジスト開口性の低下に伴うレジスト残渣が発生し、画素トランジスタの拡散層が形成されず、画素特性が劣化するという問題が生じていた。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−２８３５５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、周辺論理回路領域を微細化し、かつ画素特性の劣化を防止する固体撮像装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本実施形態によれば、固体撮像装置の製造方法は、複数の単位画素領域が配置されている撮像領域と、撮像領域の周辺に設けられた周辺論理回路領域とを備える固体撮像装置の製造方法である。この方法は、半導体基板上に第１膜厚の電極膜を形成する工程と、前記電極膜上にブロック膜を形成する工程と、前記ブロック膜上の、前記単位画素領域におけるトランジスタのゲート電極形成領域に第１レジストパターンを形成する工程と、前記第１レジストパターンをマスクとして前記ブロック膜を除去する工程と、前記第１レジストパターンをマスクとして前記電極膜を前記第１膜厚より薄い第２膜厚に加工する工程と、前記第１レジストパターンを除去する工程と、前記第２膜厚の前記ブロック膜上の、前記周辺論理回路領域におけるトランジスタのゲート電極形成領域に第２レジストパターンを形成する工程と、前記ブロック膜及び前記第２レジストパターンをマスクとして前記電極膜を除去する工程と、を備える。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施形態に係る固体撮像装置の製造方法を説明する工程断面図である。
【図２】図１に続く工程断面図である。
【図３】図２に続く工程断面図である。
【図４】図３に続く工程断面図である。
【図５】図４に続く工程断面図である。
【図６】図５に続く工程断面図である。
【図７】図６に続く工程断面図である。
【図８】同実施形態に係る固体撮像装置の概略構成図である。
【図９】変形例による固体撮像装置の製造方法を説明する工程断面図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施の形態を図面に基づいて説明する。
【００１０】
図１乃至図７は本実施形態に係る固体撮像装置の製造方法を説明する工程断面図である。
【００１１】
図１に示すように、シリコン基板（半導体基板）１００の表面部に、ＳＴＩ（Shallow Trench Isolation）構造の素子分離領域１０１を形成する。例えば、シリコン基板１００上に、素子分離領域１０１を形成する領域が開口したシリコン窒化膜等からなるマスク材（図示せず）を形成し、このマスク材を用いて反応性イオンエッチング（ＲＩＥ）等の異方性エッチングによりシリコン基板１００に溝を形成する。そして、化学気相成長（ＣＶＤ）法等によりこの溝にシリコン酸化膜等からなる素子分離絶縁膜を堆積させる。そして、マスク材をストッパとして、化学的機械研磨（ＣＭＰ）法等によりエッチバックを行う。エッチバック後、マスク材を除去する。このようにして素子分離領域１０１を形成することができる。なお、素子分離領域１０１の上面は、マスク材の膜厚分だけ、シリコン基板１００の表面より高くなっている。
【００１２】
なお、素子分離領域１０１は、固体撮像装置における、複数の単位画素領域が配置されている撮像領域Ａと、撮像領域の周辺に設けられた周辺論理回路領域Ｂのそれぞれに形成される。ここで、固体撮像装置の単位画素領域は、特定の波長の光を通すカラーフィルタと、カラーフィルタを通過した光が入射し、入射光量に応じた信号電荷を生成するフォトダイオードと、フォトダイオードの信号電荷の読み出し等を行うＭＯＳトランジスタとが設けられる領域をいう。また、固体撮像装置の周辺論理回路領域Ｂは、ＡＤ変換や画像処理を行う回路を構成するＭＯＳトランジスタが設けられる領域をいう。
【００１３】
また、以下の説明では、撮像領域Ａ（単位画素領域）に設けられるＭＯＳトランジスタを画素トランジスタ、周辺論理回路領域Ｂに設けられるＭＯＳトランジスタをロジックトランジスタと称する。また、画素トランジスタのゲート電極を画素ゲート電極、ロジックトランジスタのゲート電極をロジックゲート電極と称する。
【００１４】
図２に示すように、シリコン基板１００上にトランジスタのゲート絶縁膜となる絶縁膜１０２を形成する。絶縁膜１０２は例えばシリコン酸窒化（ＳｉＯＮ）膜である。そして、絶縁膜１０２及び素子分離領域１０１上に画素ゲート電極及びロジックゲート電極となる電極膜１０３を形成する。電極膜１０３は例えば低圧ＣＶＤ（ＬＰＣＶＤ）法等により堆積された膜厚１８５ｎｍ程度のポリシリコン膜である。
【００１５】
次に、電極膜１０３上に、ブロック膜１０４を形成する。ブロック膜１０４は、後に行う画素トランジスタの拡散層を形成するためのイオン注入工程時に、イオンが画素ゲート電極を通過してシリコン基板１００に到達することを防止するための膜である。ブロック膜１０４は例えばＬＰＣＶＤ法等により堆積された膜厚１５０ｎｍ程度のシリコン窒化膜である。
【００１６】
続いて、ブロック膜１０４上にフォトレジストを塗布し、撮像領域Ａの画素ゲート電極が設けられる領域が残存するようにフォトレジストをパターン加工して、レジストパターン１１０を形成する。
【００１７】
図３に示すように、レジストパターン１１０をマスクとして、ブロック膜１０４をＲＩＥ法等によりエッチング除去する。波形モニタを用いてブロック膜１０４のエッチング終了を検出した後、エッチング条件を切り替えて、レジストパターン１１０をマスクとして電極膜１０３をエッチングし、電極膜１０３を所定膜厚に加工する。ここで所定膜厚とは、ロジックゲート電極に求められる膜厚であり、例えば１５０ｎｍ程度である。
【００１８】
図４に示すように、レジストパターン１１０をウェットエッチングで除去する。次に、電極膜１０３上にフォトレジストを塗布し、周辺論理回路領域Ｂのロジックゲート電極が設けられる領域が残存するようにフォトレジストをパターン加工して、レジストパターン１２０を形成する。
【００１９】
図５に示すように、ブロック膜１０４及びレジストパターン１２０をマスクとして、電極膜１０３をＲＩＥ法等により除去する。これにより、画素ゲート電極１０３ａと、画素ゲート電極１０３ａよりサイズの小さい（膜厚が薄い、ゲート長が短い）ロジックゲート電極１０３ｂを形成することができる。
【００２０】
図６に示すように、レジストパターン１２０をウェットエッチングで除去する。次に、シリコン基板１００上にフォトレジストを塗布し、撮像領域Ａの画素トランジスタが設けられる領域が開口するようにフォトレジストをパターン加工して、レジストパターン１３０を形成する。続いて、イオン注入法によりシリコン基板１００表面部にイオンを注入し、拡散層（イオン注入層）１０５を形成する。注入するイオンは例えばボロン又はリンである。
【００２１】
ここで、画素ゲート電極１０３ａは、ロジックゲート電極１０３ｂのように薄膜化されておらず、膜厚が厚いため、ブロック膜１０４を厚膜化しなくても、イオンが画素ゲート電極１０３ａを貫通してシリコン基板１００（画素トランジスタのチャネル領域）に到達することを防止できる。従って、画素トランジスタの特性劣化を防止できる。
【００２２】
図７に示すように、レジストパターン１３０をウェットエッチングで除去する。次に、シリコン基板１００、画素ゲート電極１０３ａ、及びロジックゲート電極１０３ｂの表面に保護膜１０６を形成する。保護膜１０６は例えばシリコン酸化膜である。そして、保護膜１０６に対してブロック膜１０４を選択的にウェットエッチングして、ブロック膜１０４を除去する。
【００２３】
その後、公知の方法で、図８に示すように、層間絶縁膜１４１の堆積、コンタクト１４２の形成、及び配線１４３の形成を繰り返すことで積層構造を形成する。そして、撮像領域Ａの層間絶縁膜１４１を配線１４３の直上までエッチングして薄膜化し、カラーフィルタ１４４及びマイクロレンズ１４５を形成する。カラーフィルタ１４４は特定の波長の光を通すものであり、例えばＲ（赤色）、Ｇ（緑色）、Ｂ（青色）の３色が１組となっている。
【００２４】
なお、カラーフィルタ１４４下方のシリコン基板１００表面部にはフォトダイオード１４６が設けられている。フォトダイオード１４６の形成については、上述の図１乃至図７に示す工程では説明しなかったが、画素ゲート電極１０３ａの形成後、ブロック膜１０４の除去前に、フォトダイオード１４６部分のみ開口するレジストパターンを形成し、シリコン基板１００にイオン注入を行うことで、フォトダイオード１４６となる不純物層を形成することができる。フォトダイオード１４６となる不純物層は、ｎ型領域及びｐ型領域からなるｐｎ接合により構成される。
【００２５】
図８は概略図であり、撮像領域Ａ及び周辺論理回路領域Ｂの構造を限定するものではない。
【００２６】
このように、本実施形態によれば、薄膜化したロジックゲート電極１０３ｂを形成して周辺論理回路領域Ｂを微細化し、かつ、画素トランジスタの特性劣化を防止した固体撮像装置を製造することができる。
【００２７】
（比較例）比較例による固体撮像装置の製造方法を図９を用いて説明する。なお、図９に示す比較例において、図１〜図８に示す実施の形態と同一部分には同一符号を付して説明は省略する。
【００２８】
比較例における画素ゲート電極２０３ａは、上記実施形態における画素ゲート電極１０３ａより膜厚が小さく、ロジックゲート電極１０３ｂの膜厚と同程度になっている。また、比較例では、画素ゲート電極１０３ａの膜厚が小さくなっているため、ブロック膜２０４が、上記実施形態におけるブロック膜１０４より膜厚が大きくなっている。ロジックゲート電極２０３ａを構成するポリシリコンは、ブロック膜２０４よりイオンの透過防止性が高い。従って、イオンがシリコン基板１００に到達することを上記実施形態と同程度に防止するためには、ロジックゲート電極２０３ａの膜厚を薄くした分より、ブロック膜２０４の膜厚を厚くした分を大きくする必要がある。従って、比較例による画素ゲート電極２０３ａ及びブロック膜２０４の膜厚の合計は、上記実施形態におけるゲート電極１０３ａ及びブロック膜１０４の膜厚の合計より大きくなっている。
【００２９】
図９に示すように、イオン注入による画素トランジスタの拡散層２０５形成のために、撮像領域Ａの画素トランジスタが設けられる領域が開口するようなレジストパターン２３０を形成する場合、画素ゲート電極２０３ａ及びブロック膜２０４の合計膜厚が大きいことで高アスペクト比となるスペース部分で、レジスト残渣２３１が発生する。
【００３０】
レジスト残渣２３１が発生すると、イオン注入を行っても、画素トランジスタの拡散層２０５が一部しか形成されず、画素特性が劣化するおそれがある。
【００３１】
また、ブロック膜２０４が窒化膜で形成されている場合、このブロック膜２０４を除去する際に形成されるマスク材（上記実施形態における保護膜１０６）は酸化膜となる。ブロック膜２０４は厚膜化しているため、マスク材の酸化膜も厚くする必要がある。一般に酸化膜を形成するプロセスは高温処理であり、厚い酸化膜のマスク材を形成するということは、トランジスタを長時間高温下におくことになり、トランジスタの特性を劣化させるおそれがある。
【００３２】
また、ブロック膜２０４を酸化膜で形成した場合、マスク材を形成しても、厚膜化したブロック膜２０４を除去する際に、素子分離領域１０１を構成する酸化膜も除去され、トランジスタの特性が劣化するおそれがある。
【００３３】
また、ブロック膜２０４を除去しないことも考えられるが、その場合、撮像領域Ａに設けられるカラーフィルタとフォトダイオードとの距離が遠くなり、フォトダイオードの感度特性が低下する。
【００３４】
このように、ロジックゲート電極１０３ｂにあわせて画素ゲート電極２０３ａを薄くし、ブロック膜２０４を厚膜化した場合、固体撮像装置の性能劣化をもたらすおそれがある。
【００３５】
一方、上記実施形態によれば、ロジックゲート電極１０３ｂを薄膜化しつつ、画素ゲート電極１０３ａは薄膜化しないため、ブロック膜１０４を厚膜化する必要はない。従って、画素特性の劣化を防止し、かつ周辺論理回路領域を微細化できる。
【００３６】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【００３７】
１００  シリコン基板
１０１  素子分離領域
１０２  絶縁膜
１０３  電極膜
１０３ａ  画素ゲート電極
１０３ｂ  ロジックゲート電極
１０４  ブロック膜
１０５  拡散層
１１０、１２０、１３０  レジストパターン
【図１】
2012019085.tif 000003
【図２】
2012019085.tif 000004
【図３】
2012019085.tif 000005
【図４】
2012019085.tif 000006
【図５】
2012019085.tif 000007
【図６】
2012019085.tif 000008
【図７】
2012019085.tif 000009
【図８】
2012019085.tif 000010
【図９】
2012019085.tif 000011