(57)【要約】【課題】ビアを形成するとともに配線を形成する半導体装置の製造方法を提供する。【解決手段】実施の形態の半導体装置の製造方法は、まず、第１のパターンを導電体上に形成された被加工材に転写することにより、第１のパターンを有する第１の溝を被加工材の上部に形成する工程を行い。次に、第１のパターンと一部が重なる第２のパターンを被加工材に転写することにより、第１および第２のパターンの和集合からなるパターンを有する第２の溝を被加工材の上部に形成し、第１および第２のパターンの積集合からなるパターンを有し、底部に導電体が露出する孔を被加工材の第２の溝の下に形成する工程を行い。孔内にビアを形成し、第２の溝内に配線を形成する工程を行う、ことを含む。【選択図】図１
2012019017.tif 000002
【特許請求の範囲】
【請求項１】
第１のパターンを導電体上に形成された被加工材に転写することにより、前記第１のパターンを有する第１の溝を前記被加工材の上部に形成する工程と、
前記第１のパターンと一部が重なる第２のパターンを前記被加工材に転写することにより、前記第１および第２のパターンの和集合からなるパターンを有する第２の溝を前記被加工材の前記上部に形成し、前記第１および第２のパターンの積集合からなるパターンを有し、底部に前記導電体が露出する孔を前記被加工材の前記第２の溝の下に形成する工程と、
前記孔内にビアを形成し、前記第２の溝内に配線を形成する工程と、
を含む半導体装置の製造方法。
【請求項２】
前記第１のパターンは、前記第２のパターンとの間隔が最小の配線幅より狭くなるパターンを有する請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第２のパターンは、前記第１のパターンとの間隔が最小の配線幅より狭くなるパターンを有する請求項１に記載の半導体装置の製造方法。
【請求項４】
前記被加工材は、第１の層間絶縁膜と、前記第１の層間絶縁膜上に形成されたエッチングストッパ膜と、前記エッチングストッパ膜上に形成された第２の層間絶縁膜と、を備える請求項１乃至３に記載の半導体装置の製造方法。
【請求項５】
前記被加工材は、層間絶縁膜と、前記層間絶縁膜上に形成されたハードマスク膜と、を備える請求項１乃至３に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施の形態は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
層間絶縁膜に開口を形成する加工処理を２回行い、形成された開口同士が重なる領域をビアホールとして利用する半導体装置の製造方法が知られている。
【０００３】
この半導体装置の製造方法によれば、微細なビアホールの形成が可能となる。しかし、この半導体装置の製造方法では、ビアホールを形成した後、追加の加工処理を行ってビアホールに繋がる配線パターンを形成しなければならない問題があった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−１５０４９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、ビアを形成するとともに配線を形成する半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
実施の形態の半導体装置の製造方法は、まず、第１のパターンを導電体上に形成された被加工材に転写することにより、第１のパターンを有する第１の溝を被加工材の上部に形成する工程を行い。次に、第１のパターンと一部が重なる第２のパターンを被加工材に転写することにより、第１および第２のパターンの和集合からなるパターンを有する第２の溝を被加工材の上部に形成し、第１および第２のパターンの積集合からなるパターンを有し、底部に導電体が露出する孔を被加工材の第２の溝の下に形成する工程を行い。孔内にビアを形成し、第２の溝内に配線を形成する工程を行う、ことを含む。
【図面の簡単な説明】
【０００７】
【図１】図１は、第１の実施の形態に係る半導体装置の配線とビアプラグのレイアウト図である。
【図２】図２（ａ）は、第１の実施の形態に係る第１のマスク膜に形成される第１のパターンの上面図であり、（ｂ）は、第２のマスク膜に形成される第２のパターンの上面図である。
【図３Ａ】図３Ａ（ａ）〜（ｃ）は、第１の実施の形態に係る半導体装置の製造工程を示す図１のIII-III線で切断した断面図である。
【図３Ｂ】図３Ｂ（ｄ）〜（ｆ）は、第１の実施の形態に係る半導体装置の製造工程を示す図１のIII-III線で切断した断面図である。
【図４】図４（ａ）〜（ｆ）は、第２の実施の形態に係る半導体装置の製造工程を示す要部断面図である。
【図５Ａ】図５Ａ（ａ）〜（ｄ）は、第３の実施の形態に係る半導体装置の製造工程を示す要部断面図である。
【図５Ｂ】図５Ｂ（ｅ）〜（ｈ）は、第３の実施の形態に係る半導体装置の製造工程を示す要部断面図である。
【図６】図６（ａ）〜（ｃ）は、第４の実施の形態に係る半導体装置の製造工程を示す上面図である。
【図７】図７（ａ）〜（ｃ）は、第５の実施の形態に係る半導体装置の製造工程を示す上面図である。
【図８】図８（ａ）〜（ｃ）は、第６の実施の形態に係る半導体装置の製造工程を示す上面図である。
【発明を実施するための形態】
【０００８】
[第１の実施の形態]
（半導体装置の構成）
図１は、第１の実施の形態に係る半導体装置の配線のレイアウト図である。図１は、半導体装置１の上層および下層に形成される配線とビアプラグのレイアウトを示すものである。図１に示す点線は、下層に形成された導電体としての配線１０ａ〜１０ｅを示している。図１に示す実線は、上層に形成された配線３０ａ〜３８ａ、４７ａを示している。また、図１に示す斜線の領域は、ビアとしてのビアプラグ２５ａ〜２５ｇを示している。
【０００９】
配線１０ａ〜１０ｅ、３０ａ〜３８ａ、４７ａは、例えば、Ｃｕ又はＡｌ等からなる。なお、配線１０ａ〜１０ｅは、例えば、配線に限定されず、トランジスタのソース・ドレイン電極、ゲート電極等の上層の配線と電気的に接続される導電体であれば良い。また、ビアプラグは、これらの導電体に電気的に接続されるビアコンタクトであっても良い。
【００１０】
ビアプラグ２５ａ〜２５ｇは、例えば、Ｃｕ又はＡｌ等からなる。
【００１１】
ビアプラグ２５ａは、下層の配線１０ａと上層の配線３１ａを電気的に接続するものである。ビアプラグ２５ｂは、下層の配線１０ｃと上層の配線３２ａを電気的に接続するものである。ビアプラグ２５ｃは、下層の配線１０ｂと上層の配線３３ａを電気的に接続するものである。ビアプラグ２５ｄは、下層の配線１０ｃと上層の配線３４ａを電気的に接続するものである。ビアプラグ２５ｅは、下層の配線１０ｄと上層の第１の配線としての配線３５ａを電気的に接続するものである。ビアプラグ２５ｆは、下層の配線１０ｅと上層の第２の配線としての配線３６ａを電気的に接続するものである。ビアプラグ２５ｇは、下層の配線１０ｃと上層の配線３７ａを電気的に接続するものである。
【００１２】
本実施の形態においては、上記に記載した配線の幅、および配線の間隔は、例えば、フォトリソグラフィ法を用いた加工処理の露光限界の幅および間隔で形成される。ただし、図１に示す間隔Ｐ１およびＰ２は、露光限界より狭い幅となっている。この間隔Ｐ１は、配線３５ａの端部３５０と配線３６ａの側部３６０の間隔である。また、間隔Ｐ２は、配線３８ａの側部３８０と配線４７ａの側部４７０の間隔である。
【００１３】
ここで、フォトリソグラフィ法等により、ビアホールのパターンを形成してから配線のパターンを形成する場合、間隔Ｐ１がデザインルールに従った間隔であっても、例えば、配線３５ａの端部３５０と配線３６ａの端部３６０のネッキングによる配線のオープン不良、ビアプラグと配線の電気的接触が途切れる不良、および配線のショート等が発生し、配線３５ａ、３６ａの仕上がり寸法の精度が低下する。
【００１４】
以下に本実施の形態に係る半導体装置の製造方法について説明する。
【００１５】
（半導体装置の製造方法）
図２（ａ）は、第１の実施の形態に係る第１のマスク膜に形成される第１のパターンの上面図であり、（ｂ）は、第２のマスク膜に形成される第２のパターンの上面図である。図３Ａ（ａ）〜（ｃ）、図３Ｂ（ｄ）〜（ｆ）は、第１の実施の形態に係る半導体装置の製造工程を示す図１のIII-III線で切断した断面図である。以下では、主に、この断面における半導体装置の製造方法について説明する。
【００１６】
まず、半導体基板上に第１の配線層１０を形成する。この第１の配線層１０は、配線１０ｃ、１０ｄと、層間絶縁膜１１と、配線１０ｃの周囲に形成されたバリアメタル１２と、配線１０ｄの周囲に形成されたバリアメタル１３と、を備えて概略構成される。この第１の配線層１０は、例えば、周知の方法により形成される。
【００１７】
層間絶縁膜１１は、例えば、ＳｉＯＣ又はＳｉＯ２等からなり、ＣＶＤ（Chemical Vapor Deposition）法等により形成される。
【００１８】
バリアメタル１２、１３は、例えば、ＴｉＮ又はＴａＮ等からなり、スパッタ法等により形成される。
【００１９】
次に、ＣＶＤ法等により、第１の配線層１０上にエッチングストッパ膜１４を形成する。このエッチングストッパ膜１４は、例えば、ＳｉＣ又はＳｉＣＮ等からなる。
【００２０】
次に、ＣＶＤ法等により、エッチングストッパ膜１４上に被加工材としての層間絶縁膜１５を形成する。この層間絶縁膜１５は、例えば、ＳｉＯＣ又はＳｉＯ２等からなる。
【００２１】
次に、図３Ａ（ａ）に示すように、フォトリソグラフィ法等により、層間絶縁膜１５上に第１のマスク膜１６を形成する。第１のマスク膜１６は、例えば、層間絶縁膜１５とエッチング比が取れる材料から形成される。本実施の形態における第１のマスク膜１６は、例えば、レジスト膜である。
【００２２】
第１のマスク膜１６には、図２（ａ）に示すように、第１のパターン３が形成されている。この第１のパターン３は、例えば、開口３０〜３８を備えて概略構成されている。この開口３０〜３８は、例えば、露光限界、又は露光限界より広い間隔で形成される。また、開口３０〜３８の幅は、例えば、露光限界の幅である。以下、この第１のパターン３を転写して形成された溝を第１の溝と呼ぶ。
【００２３】
次に、図３Ａ（ｂ）に示すように、ＲＩＥ（Reactive Ion Etching）法等により、開口３０〜３８に露出する層間絶縁膜１５を所望の深さまでエッチングして層間絶縁膜１５に第１の溝を形成し、第１のマスク膜１６を除去する。図３Ａ（ｂ）には、層間絶縁膜１５に形成された第１の溝としての開口３１０、３５ａが図示されている。開口３１０は、配線１０ｃの上方に形成される。また、開口３５０は、配線１０ｄの上方に形成される。なお、所望の深さは、例えば、層間絶縁膜１５の膜厚のおよそ半分である。
【００２４】
次に、図３Ａ（ｃ）に示すように、フォトリソグラフィ法等により、層間絶縁膜１５上に第２のマスク膜１７を形成する。第２のマスク膜１７は、例えば、層間絶縁膜１５とエッチング比が取れる材料から形成される。本実施の形態における第２のマスク膜１７は、例えば、レジスト膜である。
【００２５】
第２のマスク膜１７には、図２（ｂ）に示すように、第２のパターン４が形成されている。この第１のパターン４は、第１のパターン３との間隔が最小の配線幅より狭くなるパターンを有する。第２のパターン４は、例えば、開口４０〜４７を備えて概略構成されている。この開口４０〜４７は、例えば、露光限界、又は露光限界より広い間隔で形成される。また、開口４０〜４７の幅は、例えば、露光限界の幅である。以下、この第２のパターン４を転写して形成された溝を第２の溝と呼ぶ。ここで、最小の配線幅とは、例えば、配線幅を狭くするように工夫された従来の露光装置、又は従来のレジストプロセスを用いて達成された最小の幅を示している。
【００２６】
ここで、開口４４は、図３Ａ（ｃ）に示すように、１回目の加工処理で形成された開口３５０の底部４４ａの一部が露出するように形成される。また、開口４４には、底部４４ａと段差を有する段差部４４ｂが露出する。なお、加工処理とは、被加工膜上に開口を形成するために必要な処理である。
【００２７】
次に、図３Ｂ（ｄ）示すように、ＲＩＥ法等により、開口４４、４５に露出する層間絶縁膜１５をエッチングして層間絶縁膜１５に第２の溝を形成する。図３Ｂ（ｄ）には、第２のマスク膜１７の除去を除く第２の加工処理により、層間絶縁膜１５に形成された第２の溝としての開口４４ｃ、４５ａが図示されている。
【００２８】
開口４４に露出する層間絶縁膜１５は、エッチングストッパ膜１４が露出する底部４４ｄまで、つまり、底部４４ａの膜厚程度、エッチングされる。また、段差部４４ｂは、底部４４ａの膜厚程度、エッチングされる。このエッチングにより、層間絶縁膜１５に転写された第１および第２のパターン３、４の積集合からなるパターンが、より深くエッチングされる。
【００２９】
次に、図３Ｂ（ｅ）に示すように、ＲＩＥ法等により、開口４４に露出するエッチングストッパ膜１４を除去し、第２のマスク膜１７を除去する。層間絶縁膜１５には、開口３１０、第２の溝としての開口３５ｂ、４５ａが形成される。開口３５ｂの底部には、配線１０ｄが露出する。ここで、開口３５ｂは、層間絶縁膜１５に転写された第１および第２のパターン３、４の和集合からなるパターンにより形成された開口である。開口３５ｂは、層間絶縁膜１５に転写された第１および第２のパターン３、４の積集合からなる孔がビアホール４４ｆとなり、第２の溝が配線パターン４４ｅとなる。
【００３０】
次に、図３Ｂ（ｆ）に示すように、第２の配線層１８、エッチングストッパ膜２２および層間絶縁膜２３を順次形成する。続いて、周知の工程を経て半導体装置１を得る。
【００３１】
具体的には、まず、スパッタ法等により、開口３１０、３５ｂ、４５ａの側面にバリアメタル１９〜２１を形成する。続いて、メッキ法等により、配線材料を開口３１０、３５ｂ、４５ａに埋め込み、ＣＭＰ（Chemical Mechanical Polishing）法等により、層間絶縁膜１５上の余分な配線材料を除去して配線３１ａ、３５ａ、３６ａと、第１の配線層１０の配線１０ｄと配線３５ａを電気的に接続するビアプラグ２５ｅを形成する。続いて、ＣＶＤ法等により、第２の配線層１８上にエッチングストッパ膜２２を形成する。このエッチングストッパ膜２２は、例えば、ＳｉＣ又はＳｉＣＮ等からなる。続いて、ＣＶＤ法等により、エッチングストッパ膜２２上に層間絶縁膜２３を形成する。この層間絶縁膜２３は、例えば、ＳｉＯＣ又はＳｉＯ２等からなる。
【００３２】
（第１の実施の形態の効果）
第１の実施の形態によれば、ビアと配線を同時に形成することができる。また、第１の実施の形態によれば、最小の配線幅より狭い間隔で配線を形成することができる。
【００３３】
［第２の実施の形態］
第２の実施の形態は、１回目の加工処理におけるエッチングを正確に行うためのエッチングストッパ膜が層間絶縁膜の間に形成されている点で第１の実施の形態と異なっている。なお、以下の各実施の形態において、第１の実施の形態と同じ機能および構成を有する部分については、その説明を省略するものとする。
【００３４】
（半導体装置の製造方法）
図４（ａ）〜（ｆ）は、第２の実施の形態に係る半導体装置の製造工程を示す要部断面図である。
【００３５】
まず、半導体基板上に層間絶縁膜７０、バリアメタル７１、配線７２、エッチングストッパ膜７３、第１の層間絶縁膜７４、エッチングストッパ膜７５および第２の層間絶縁膜７６を順次形成する。
【００３６】
層間絶縁膜７０、第１および第２の層間絶縁膜７４、７６は、例えば、ＳｉＯＣ又はＳｉＯ２等からなり、ＣＶＤ法等により形成される。
【００３７】
バリアメタル７１は、例えば、ＴｉＮ又はＴａＮ等からなり、スパッタ法等により形成される。
【００３８】
配線７２は、例えば、Ｃｕ又はＡｌ等からなり、メッキ法等により形成される。
【００３９】
エッチングストッパ膜７３、７５は、例えば、ＳｉＣ又はＳｉＣＮ等からなり、ＣＶＤ法等により形成される。
【００４０】
次に、図４（ａ）に示すように、フォトリソグラフィ法等により、第２の層間絶縁膜７６上に第１のマスク膜７７を形成する。第１のマスク膜７７には、例えば、第１のパターンが形成されている。
【００４１】
第１のマスク膜７７は、例えば、層間絶縁膜７６とエッチング比が取れる材料から形成される。本実施の形態における第１のマスク膜７７は、例えば、レジスト膜である。この第１のマスク膜７７には、開口７８が形成される。
【００４２】
次に、図４（ｂ）に示すように、ＲＩＥ法等により、エッチングストッパ膜７５をストッパとして開口７８に露出する第２の層間絶縁膜７６を除去する。続いて、第１のマスク膜７７を除去する。図４（ｂ）は、第１の加工処理により、第２の層間絶縁膜７６に形成された開口としての開口７８ａが図示されている。
【００４３】
次に、図４（ｃ）に示すように、フォトリソグラフィ法等により、第２の層間絶縁膜７６上に、開口７８の底部の一部が露出する開口８０を有する第２のマスク膜７９を形成する。この第２のマスク膜７９は、例えば、レジスト膜である。第２のマスク膜７９には、例えば、第２のパターンが形成されている。
【００４４】
開口８０には、底部８０ａにエッチングストッパ膜７５が露出し、第２の層間絶縁膜７６からなる段差部８０ｂが露出している。
【００４５】
次に、図４（ｄ）に示すように、開口８０の底部８０ａに露出するエッチングストッパ膜７５を除去する。この除去により、開口８０の底部８０ｃに第１の層間絶縁膜７４が露出する。
【００４６】
次に、図４（ｅ）に示すように、開口８０に露出する第１および第２の層間絶縁膜７４、７６を除去して開口８０ｄを形成する。このエッチングにより、第１の層間絶縁膜７４下のエッチングストッパ膜７３が露出する。続いて、ＲＩＥ法等により、底部８０ｅに露出するエッチングストッパ膜７３を除去した後、第２のマスク膜７９を除去する。開口８０ｄは、転写されたパターンの積集合からなる孔がビアホール４４ｆとなり、第２の溝が配線パターン４４ｅとなる。つまり、第１の層間絶縁膜７４には、ビアホール８０ｆが形成される。第２の層間絶縁膜７６には、配線パターン８０ｅが形成される。
【００４７】
ここで、開口８０の底部８０ｃに露出する第１の層間絶縁膜７４のエッチングは、エッチングストッパ膜７３により、配線７２に到達することはない。また、段差部８０ｂのエッチングは、エッチングストッパ膜７５の表面で止まり、第１の層間絶縁膜７４に到達することはない。
【００４８】
次に、図４（ｆ）に示すように、バリアメタル８５、ビアプラグ８２および配線８３を形成した後、周知の工程を経て半導体装置を得る。
【００４９】
具体的には、スパッタ法等により、開口の側面にバリアメタル８５を形成する。続いて、メッキ法等により、配線材料を開口に埋め込み、ＣＭＰ法等により、第２の層間絶縁膜７６上の余分な配線材料を除去して配線８３と、配線７２と配線８３を電気的に接続するビアプラグ８２を形成する。
【００５０】
バリアメタル８５は、例えば、ＴｉＮ又はＴａＮ等からなる。ビアプラグ８２および配線８３は、例えば、Ｃｕ又はＡｌ等からなる。
【００５１】
（第２の実施の形態の効果）
第２の実施の形態によれば、エッチングストッパ膜７５がない場合と比べて、エッチングストッパ膜７５により、第１の層間絶縁膜７４の予期せぬエッチングを防止することができるので、配線８３を精度良く形成することができる。
【００５２】
［第３の実施の形態］
第３の実施の形態は、層間絶縁膜上にハードマスク膜を形成する点で上記の各実施の形態と異なっている。
【００５３】
図５Ａ（ａ）〜（ｄ）、図５Ｂ（ｅ）〜（ｈ）は、第３の実施の形態に係る半導体装置の製造工程を示す要部断面図である。
【００５４】
まず、半導体基板上に層間絶縁膜８４、バリアメタル８５、配線８６、エッチングストッパ膜８７、層間絶縁膜８８およびハードマスク膜８９を順次形成する。
【００５５】
層間絶縁膜８４、８８は、例えば、ＳｉＯＣ又はＳｉＯ２等からなり、ＣＶＤ法等により形成される。
【００５６】
バリアメタル８５は、例えば、ＴｉＮ又はＴａＮ等からなり、スパッタ法等により形成される。
【００５７】
配線８６は、例えば、Ｃｕ又はＡｌ等からなり、メッキ法等により形成される。
【００５８】
エッチングストッパ膜８７は、例えば、ＳｉＣ又はＳｉＣＮ等からなり、ＣＶＤ法等により形成される。
【００５９】
ハードマスク膜８９は、例えば、ＳｉＣ又はＳｉＣＮ等からなり、ＣＶＤ法等により形成される。
【００６０】
次に、図５Ａ（ａ）に示すように、フォトリソグラフィ法等により、ハードマスク膜８９上に第１のマスク膜９０を形成する。
【００６１】
本実施の形態における第１のマスク膜９０は、例えば、レジスト膜である。この第１のマスク膜９０には、開口９１が形成される。
【００６２】
次に、図５Ａ（ｂ）に示すように、ＲＩＥ法等により、開口９１に露出したハードマスク膜８９を除去する。続いて、第１のマスク膜９０を除去する。
【００６３】
次に、図５Ａ（ｃ）に示すように、フォトリソグラフィ法等により、層間絶縁膜８８とハードマスク膜８９の一部が露出する開口９３０を有する第２のマスク膜９２を形成する。
【００６４】
第２のマスク膜９２は、例えば、レジスト膜である。
【００６５】
この開口９３０には、層間絶縁膜８８が露出する底部９３０ａと、ハードマスク膜８９が露出する底部９３０ｂと、が形成される。
【００６６】
次に、図５Ａ（ｄ）に示すように、ＲＩＥ法等により、開口９３０に露出する層間絶縁膜８８を選択的にエッチングする。なお、層間絶縁膜８８のエッチングは、後述する配線９６の厚みに応じて行われる。図５Ａ（ｄ）には、第１の加工処理により、層間絶縁膜８８に形成された開口９３１が図示されている。
【００６７】
次に、図５Ｂ（ｅ）に示すように、ＲＩＥ法等により、開口９３１に露出するハードマスク膜８９を選択的に除去する。この除去により、層間絶縁膜８８の表面が底部９３０ｄとして開口９３１に露出する。
【００６８】
次に、図５Ｂ（ｆ）に示すように、第２のマスク膜９２を除去する。第２のマスク膜９２の除去により、さらに、層間絶縁膜８８の表面が底部９３０ｅとして露出して開口９３２が形成される。開口９３２は、底部９３０ｄ、９３０ｅと、底部９３０ｄ、９３０ｅより膜厚が薄い位置にある底部９３０ｃとを備える。
【００６９】
次に、図５Ｂ（ｇ）に示すように、ＲＩＥ法等により、層間絶縁膜８８を選択的にエッチングする。図５Ｂ（ｇ）には、第２の加工処理により、層間絶縁膜８８に形成された開口９３３が形成される。このエッチングにより、転写されたパターンの積集合のパターンが、深くエッチングされ、層間絶縁膜８８下のエッチングストッパ膜８７が露出する。開口９３３は、転写されたパターンの積集合がビアホール９３０ｆとなり、第２の溝が配線パターン９３０ｇとなる。続いて、ハードマスク膜８９を除去する。このエッチングにより、開口９３３の底部９３０ｃ、９３０ｄ、９３０ｅが同じ深さエッチングされる。この開口９３３の底部には、エッチングストッパ膜８７が露出する。
【００７０】
次に、図５Ｂ（ｈ）に示すように、バリアメタル９４、ビアプラグ９５および配線９６を形成した後、周知の工程を経て半導体装置を得る。
【００７１】
具体的には、スパッタ法等により、開口９３３の側面にバリアメタル９４を形成する。続いて、メッキ法等により、配線材料を開口９３３に埋め込み、ＣＭＰ法等により、層間絶縁膜８８上の余分な配線材料を除去して配線９６と、配線８６と配線９６を電気的に接続するビアプラグ９５を形成する。
【００７２】
バリアメタル９４は、例えば、ＴｉＮ又はＴａＮ等からなる。ビアプラグ９５および配線９６は、例えば、Ｃｕ又はＡｌ等からなる。
【００７３】
（第３の実施の形態の効果）
第３の実施の形態によれば、被加工材を、エッチングストッパ膜を含む３層構造としなくても、ビアホールと配線パターンを正確に形成することができる。
【００７４】
［第４の実施の形態］
第４〜第６の実施の形態では、上記の半導体装置の製造方法とは異なる製造方法を説明する。なお、以下に説明する第４〜第６の実施の形態において、第１および第２のパターンは、例えば、上記の実施の形態と同様の方法で層間絶縁膜上に形成されるものとする。また、図示しない下層の構造は、第１の実施の形態と同じであるものとする。
【００７５】
図６（ａ）〜（ｃ）は、第４の実施の形態に係る半導体装置の製造工程を示す上面図である。
【００７６】
まず、図６（ａ）に示すように、フォトリソグラフィ法等により、第１のマスク膜１００を形成する。この第１のマスク膜１００には、例えば、第１のパターン１０１が形成されている。第１のパターン１０１は、例えば、開口１０２〜１０６を有する。
【００７７】
開口１０２、１０３、１０５、１０６は、例えば、上面視で同じ矩形状となる。開口１０４は、例えば、上面視で他の開口１０２、１０３、１０５、１０６よりも長い矩形状となる。
【００７８】
また、開口１０２、１０３は、例えば、開口１０４の一方の側面に並んで形成される。開口１０５、１０６は、例えば、開口１０４の他方の側面に並んで形成される。
【００７９】
次に、ＲＩＥ法等により、開口１０２〜１０６に露出する後述する層間絶縁膜１２０を所定の深さエッチングした後、第１のマスク膜１００を除去する。
【００８０】
次に、図６（ｂ）示すように、第２のマスク膜１１０を形成する。この第２のマスク膜１１０には、例えば、第２のパターン１１１が形成されている。第２のパターン１１１は、例えば、開口１１２〜１１７を有する。なお、図６（ｂ）に点線で示す開口１０２ａ、１０３ａ、１０５ａ、１０６ａは、第１のマスク膜１００をマスクとして層間絶縁膜１２０に形成された開口である。開口１０４ａは、開口１０４に応じて層間絶縁膜１２０に形成された開口である。
【００８１】
開口１１２は、例えば、開口１０４ａと同じ形状を有し、開口１１３、１１４を介して開口１０４ａと対称の位置に形成される。また、開口１１７は、例えば、開口１０４ａと同じ形状を有し、開口１１５、１１６を介して開口１０４ａと対称の位置に形成される。
【００８２】
開口１１３は、例えば、上面視で、後述するビアプラグの領域が重なるようにずれて開口１０２ａ上に形成される。
【００８３】
開口１１４は、例えば、上面視で、後述するビアプラグの領域が重なるようにずれて開口１０３ａ上に形成される。
【００８４】
開口１１５は、例えば、上面視で、後述するビアプラグの領域が重なるようにずれて開口１０５ａ上に形成される。
【００８５】
開口１１６は、例えば、上面視で、後述するビアプラグの領域が重なるようにずれて開口１０６ａ上に形成される。
【００８６】
次に、ＲＩＥ法等により、開口１１２〜１１７に露出する第２のマスク膜１１０を所定の深さエッチングする。このエッチングにより、転写された第１および第２のパターン１０１、１１０の積集合のパターンが、深くエッチングされ、層間絶縁膜１２０下のエッチングストッパ膜が露出する。また、このエッチングにより、開口１１３〜１１６に対応した開口が層間絶縁膜１２０に形成される。
【００８７】
次に、ＲＩＥ法等により、開口１１３、１１４、１１５、１１６に露出したエッチングストッパ膜を除去してエッチングストッパ膜下の配線を露出させる。続いて、第２のマスク膜１１０を除去する。
【００８８】
次に、図６（ｃ）に示すように、バリアメタルを形成した後、配線材料を開口に埋め込んで、配線１２２〜１２８と、ビアプラグ１２９〜１３２とを形成する。
【００８９】
ビアプラグ１２９は、配線１２３と、配線１２３の下層の配線とを電気的に接続する。ビアプラグ１３０は、配線１２４と、配線１２４の下層の配線とを電気的に接続する。ビアプラグ１３１は、配線１２６と、配線１２６の下層の配線とを電気的に接続する。ビアプラグ１３２は、配線１２７と、配線１２７の下層の配線とを電気的に接続する。
【００９０】
次に、周知の工程を経て所望の半導体装置を得る。
【００９１】
［第５の実施の形態］
図７（ａ）〜（ｃ）は、第５の実施の形態に係る半導体装置の製造工程を示す上面図である。以下に、本実施の形態に係る半導体装置の製造方法を説明する。
【００９２】
まず、図７（ａ）に示すように、後述する層間絶縁膜１５０上に第１のマスク膜１４０を形成する。この第１のマスク膜１４０には、第１のパターン１４１が形成されている。
【００９３】
この第１のパターン１４１には、例えば、開口１４２〜１４４が形成されている。開口１４２、１４４は、上面視において矩形状を有する。開口１４３は、開口１４２と開口１４４の中間に形成される。開口１４３の形状は、上面視におけるビアプラグの形状となる。
【００９４】
次に、ＲＩＥ法等により、開口１４２〜１４４に露出する層間絶縁膜１５０を所定の深さエッチングし、第１のマスク膜１４０を除去する。
【００９５】
次に、図７（ｂ）示すように、第２のマスク膜１４５を形成する。この第２のマスク膜１４５には、例えば、開口１４７〜１４９が形成されている。なお、図７（ｂ）に点線で示す開口１４２ａ〜１４４ａは、第１のマスク膜１４０をマスクとして層間絶縁膜１５０に形成された開口である。
【００９６】
開口１４７、１４９は、例えば、ビアプラグを形成する開口１４２ａ、１４４ａ上の領域に形成される。
【００９７】
開口１４８は、例えば、開口１４３ａ上に形成される。開口１４８は、上面視で、開口１４２ａ、１４４ａと同じ形状を有する。
【００９８】
次に、ＲＩＥ法等により、開口１４７〜１４９に露出する層間絶縁膜１５０を所定の深さエッチングし、層間絶縁膜１５０に開口を形成する。このエッチングにより、転写された第１および第２のパターン１４１、１４６の積集合のパターンが、深くエッチングされ、層間絶縁膜１５０下のエッチングストッパ膜が露出する。
【００９９】
次に、ＲＩＥ法等により、露出したエッチングストッパ膜を除去してエッチングストッパ膜下の配線を露出させる。続いて、第２のマスク膜１４５を除去する。
【０１００】
次に、図７（ｃ）に示すように、バリアメタルを形成した後、配線材料を開口に埋め込んで、等間隔に並ぶ配線１５２〜１５４と、等間隔に並ぶビアプラグ１５５〜１５７とが形成される。
【０１０１】
ビアプラグ１５５は、配線１５２と、配線１５２の下層の配線とを電気的に接続する。ビアプラグ１５６は、配線１５３と、配線１５３の下層の配線とを電気的に接続する。ビアプラグ１５７は、配線１５４と、配線１５４の下層の配線とを電気的に接続する。
【０１０２】
次に、周知の工程を経て所望の半導体装置を得る。
【０１０３】
［第６の実施の形態］
図８（ａ）〜（ｃ）は、第６の実施の形態に係る半導体装置の製造工程を示す上面図である。以下に、本実施の形態に係る半導体装置の製造方法を説明する。
【０１０４】
まず、図８（ａ）に示すように、後述する層間絶縁膜１６９上に第１のマスク膜１６０を形成する。この第１のマスク膜１６０には、第１のパターン１６１が形成されている。
【０１０５】
この第１のパターン１６１には、例えば、開口１６２〜１６４が形成されている。開口１６２、１６４は、上面視におけるビアプラグの形状となる。開口１６３は、開口１６２と開口１６４の中間に形成される。また、第１のパターン１６１は、後述する第２のパターン１６６との間隔が最小の配線幅より狭くなるパターンを有する。
【０１０６】
次に、ＲＩＥ法等により、開口１６２〜１６４に露出する層間絶縁膜１６９を所定の深さエッチングし、第１のマスク膜１６０を除去する。
【０１０７】
次に、図８（ｂ）示すように、第２のマスク膜１６５を形成する。この第２のマスク膜１６５には、例えば、開口１６７、１６８が形成されている。なお、図８（ｂ）に点線で示す開口１６２ａ、１６４ａは、第１のマスク膜１６０をマスクとして層間絶縁膜１６９に形成された開口である。開口１６３ａは、開口１６３に応じて層間絶縁膜１６９に形成された開口と隣り合う開口である。
【０１０８】
開口１６７、１６８は、例えば、ビアプラグを形成する開口１６２ａ、１６４ａ上の領域に形成される。
【０１０９】
次に、ＲＩＥ法等により、開口１６７、１６８に露出する層間絶縁膜１６９を所定の深さエッチングする。続いて、第２のマスク膜１６５を除去する。このエッチングにより、転写された第１および第２のパターン１６１、１６５の積集合のパターンが、より深くエッチングされ、層間絶縁膜１６９下のエッチングストッパ膜が露出する。また、このエッチングにより、開口１６７、１６８に対応した開口が層間絶縁膜１６９に形成される。
【０１１０】
次に、ＲＩＥ法等により、露出したエッチングストッパ膜を除去してエッチングストッパ膜下の配線を露出させる。
【０１１１】
次に、図８（ｃ）に示すように、バリアメタルを形成した後、配線材料を開口に埋め込んで、配線１７１〜１７３と、ビアプラグ１７４、１７５とが形成される。
【０１１２】
ビアプラグ１７４は、配線１７１と、配線１７１の下層の配線とを電気的に接続する。ビアプラグ１７５は、配線１７３と、配線１７３の下層の配線とを電気的に接続する。
【０１１３】
次に、周知の工程を経て所望の半導体装置を得る。
【０１１４】
（実施の形態の効果）
以上説明した実施の形態によれば、ビアホールを形成するとともに配線パターンを形成することができる。
【０１１５】
また、以上説明した実施の形態によれば、ビアホールおよび配線パターンを最小の配線幅より狭い間隔で形成することができるので、ビアホールおよび配線パターンのレイアウトの自由度が高い。
【０１１６】
また、以上説明した実施の形態によれば、ビアホールおよび配線パターンを形成するととともに、隣り合う配線パターンを形成するので、ビアホールを形成してから配線パターンを形成する場合と比べて、配線のオープン不良、ビアプラグと配線の電気的接触が途切れる不良、および配線のショート等を抑制し、半導体装置の歩留まりを向上させることができる。
【０１１７】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１１８】
１０ｄ、７２…配線、１５…層間絶縁膜、３５ａ、４４ｃ、４５ａ、７８ａ、８０ｄ、９３１、９３３、１０２ａ、１０３ａ、１０５ａ、１０６ａ、１４２ａ〜１４４ａ、１６２ａ〜１６４ａ…開口、４４ｅ、８０ｅ、９３ｇ…配線パターン、４４ｄ、８０ｆ、９３ｆ…ビアホール、７４…第１の層間絶縁膜、７５…エッチングストッパ膜、７６…第２の層間絶縁膜
【図１】
2012019017.tif 000003
【図２】
2012019017.tif 000004
【図３Ａ】
2012019017.tif 000005
【図３Ｂ】
2012019017.tif 000006
【図４】
2012019017.tif 000007
【図５Ａ】
2012019017.tif 000008
【図５Ｂ】
2012019017.tif 000009
【図６】
2012019017.tif 000010
【図７】
2012019017.tif 000011
【図８】
2012019017.tif 000012