(57)【要約】【課題】チップサイズを大きくせずにチャージシェア動作を行う液晶表示装置駆動回路、駆動方法を提供する。【解決手段】液晶表示装置駆動回路は、第１および第２バッファ回路と第１から第４のスイッチと制御信号生成回路とを具備する。第１バッファ回路は第１のデータ線または第２のデータ線を駆動し、第２バッファ回路は第２のデータ線または第１のデータ線を駆動する。第１の制御信号に応答して、第１のスイッチは、第１バッファ回路が第１のデータ線を駆動するように閉成し、第２のスイッチは、第２バッファ回路が第２のデータ線を駆動するように閉成する。第２の制御信号に応答して、第３のスイッチは、第１バッファ回路が第２のデータ線を駆動するように閉成し、第４のスイッチは、第２バッファ回路が第１のデータ線を駆動するように閉成する。制御信号生成回路は、第１および第２の制御信号と、第１および第２バッファ回路の出力をハイインピーダンス状態にする第３の制御信号とをストローブ信号に基づいて生成する。【選択図】図４
2012088513.tif 000002
【特許請求の範囲】
【請求項１】
第１のデータ線または前記第１のデータ線に隣接する第２のデータ線を駆動する第１バッファ回路と、
前記第２のデータ線または前記第１のデータ線を駆動する第２バッファ回路と、
表示動作のタイミング基準を示すストローブ信号に基づいて生成される第１の制御信号に応答して、前記第１バッファ回路が前記第１のデータ線を駆動するように閉成する第１のスイッチと、
前記第１の制御信号に応答して、前記第２バッファ回路が前記第２のデータ線を駆動するように閉成する第２のスイッチと、
前記ストローブ信号に基づいて生成される第２の制御信号に応答して、前記第１バッファ回路が前記第２のデータ線を駆動するように閉成する第３のスイッチと、
前記第２の制御信号に応答して、前記第２バッファ回路が前記第１のデータ線を駆動するように閉成する第４のスイッチと、
前記第１および第２の制御信号と、前記第１および第２バッファ回路の出力をハイインピーダンス状態にする第３の制御信号とを前記ストローブ信号に基づいて生成する制御信号生成回路と
を具備する
液晶表示装置駆動回路。
【請求項２】
前記制御信号生成回路は、前記第３の制御信号に応答して前記第１および第２バッファ回路が出力をハイインピーダンスにするとき、前記第１、第２、第３、第４のスイッチを閉成するように前記第１および第２の制御信号を生成する
請求項１に記載の液晶表示装置駆動回路。
【請求項３】
前記第１および第２バッファ回路の出力がハイインピーダンス状態のときに、前記第１および第２のデータ線を共通ノードに接続する第５のスイッチをさらに具備する
請求項１または請求項２に記載の液晶表示装置駆動回路。
【請求項４】
前記第１および第２バッファ回路は、前記第３の制御信号に応答してゲート・ソース間を短絡してオフ状態になる出力トランジスタを備える
請求項１から請求項３のいずれかに記載の液晶表示装置駆動回路。
【請求項５】
前記第１および第２バッファ回路は、一端を出力ノードに接続され、他端を前段の出力に接続される位相補償容量を備え、
前記ハイインピーダンス状態のときに、前記他端は前記第３の制御信号に応答して所定の電源電圧に接続される
請求項４に記載の液晶表示装置駆動回路。
【請求項６】
第１制御信号に応答して、第１バッファ回路の出力を第１データ線に接続し、第２バッファ回路の出力を第２データ線に接続するステップと、
第２制御信号に応答して、前記第１バッファ回路の出力を前記第２データ線に接続し、前記第２バッファ回路の出力を前記第１データ線に接続するステップと、
前記第１および第２バッファ回路の出力が前記第１および第２データ線にともに接続されるとき、前記第１および第２バッファ回路の出力をハイインピーダンス状態にするステップと
を具備し、
前記ハイインピーダンス状態のときに隣り合う前記第１および第２データ線の電圧を共通電圧にするチャージシェア動作を行う
液晶表示装置の駆動方法。
【請求項７】
前記ハイインピーダンス状態のときに、前記第１および第２データ線を共通ノードに接続するステップをさらに具備する
請求項６に記載の液晶表示装置の駆動方法。
【請求項８】
前記第１および第２バッファ回路は、出力トランジスタを備え、
前記ハイインピーダンス状態にするステップは、前記出力トランジスタのゲート・ソース間を短絡してオフ状態にするステップを備える
請求項６または請求項７に記載の液晶表示装置の駆動方法。
【請求項９】
前記第１および第２バッファ回路は、一端を出力ノードに接続され、他端を前段の出力に接続される位相補償容量を備え、
前記ハイインピーダンス状態にするステップは、前記他端を所定の電源電圧に接続するステップを備える
請求項６から請求項８のいずれかに記載の液晶表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置駆動回路、駆動方法に関する。
【背景技術】
【０００２】
近年、高度な映像・情報化社会の進展やマルチメディアシステムの普及に伴い、液晶表示装置などのフラット表示装置の重要性はますます増大している。液晶表示装置は、低消費電力・薄型・軽量などの利点を有することから、携帯端末機器などの表示装置として幅広く応用されている。
【０００３】
液晶表示装置は、画像表示を行う液晶パネルと、この液晶パネルを駆動するための駆動回路（走査線駆動回路：ゲートドライバ、データ線駆動回路：ソースドライバ）とを備えている。そして、データ線駆動回路（ソースドライバ）の消費電力低減や輻射ノイズ対策（ＥＭＩ）、スルーレートの向上等の理由から、チャージシェア技術の採用が主流となっている。
【０００４】
特開２００７−０５２３９６号公報にチャージシェア技術を用いた液晶表示装置の駆動回路に関する技術が開示されている。図１は、その液晶表示装置の構成を示す概略図である。ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）３１２および液晶容量３１４がマトリクス状に配置される液晶パネル３００と、液晶パネル３００の走査線２８０を駆動する走査線駆動回路２００と、液晶パネル３００のデータ線を駆動するデータ線駆動回路４００とを備える。データ線駆動回路４００は、正極用階調電圧発生回路４０１、負極用階調電圧発生回路４０２、正極用階調電圧発生回路４０１が生成した階調電圧をＤＡ変換する正極用ＤＡ変換回路４０５Ｐ、負極用階調電圧発生回路４０２が生成した階調電圧をＤＡ変換する負極用ＤＡ変換回路４０５Ｍ、バッファ部４１０、切り替え部４２０、出力短絡部４３０を備える。
【０００５】
ＤＡ変換された信号は、バッファ部４１０でバッファリングされて切り替え部４２０において正極信号、負極信号が切り替えられる。出力短絡部４３０では、偶数データ線４８０とその隣り合う奇数データ線４８１とが短絡される。さらに、短絡された偶数データ線４８０と奇数データ線４８１とは、共通ノード接続スイッチ４２６を介して共通ノード４２８に接続され、偶数データ線４８０と奇数データ線４８１とは同電圧になる。
【０００６】
図２に、このデータ線駆動回路４００のＤＡ変換回路４０５Ｐ、４０５Ｍから出力までの一対のデータ線に関する部分を示す回路図が示される。一対の偶数データ線４８０、奇数データ線４８１の駆動に関係する回路は、正極用ＤＡ変換回路４０５Ｐ、負極用ＤＡ変換回路４０５Ｍ、正極用バッファ回路４１１Ｐ、負極用バッファ回路４１１Ｍ、ストレートスイッチ４２１、４２２、クロススイッチ４２３、４２４、短絡スイッチ４２５を含む（図２では共通ノード４２８および共通ノード接続スイッチ４２６は図示省略）。
【０００７】
データ線駆動回路４００は、２つのバッファ回路を切り替えて一対のデータ線を駆動する２アンプ方式である。極性の切り替えは、４つのスイッチ（４２１、４２２、４２３、４２４）で行われる。ストレートスイッチ４２１、４２２は、バッファ回路４１１Ｐが奇数データ線４８１を駆動し、バッファ回路４１１Ｍが偶数データ線４８２を駆動するように、同相でオン状態になる（閉成される）。クロススイッチ４２３、４２４は、バッファ回路４１１Ｐが偶数データ線４８２を駆動し、バッファ回路４１１Ｍが奇数データ線４８１を駆動するように、同相でオン状態になる（閉成される）。したがって、ストレートスイッチ４２１、４２２と、クロススイッチ４２３、４２４とは逆位相で動作する。
【０００８】
図３に示されるように、極性を切り替える時にチャージシェア動作が行われる。ストローブ信号ＳＴＢを表示動作のタイミング基準として（図３（ａ））、各スイッチを動作させる制御信号が切り替わる。ストレートスイッチ４２１、４２２をオンオフさせる制御信号ＳＳＴと、クロススイッチ４２３、４２４をオンオフさせる制御信号ＳＣＲとは、ストローブ信号ＳＴＢの立ち下りに同期して交互にオンし、ストローブ信号ＳＴＢの立ち上がりに同期して交互にオフする（図３（ｂ）（ｃ））。ストローブ信号ＳＴＢがハイレベルの間、短絡スイッチ４２５および共通ノード接続スイッチ４２６が閉成してチャージシェアリングが行われる（図３（ｃ）（ｄ）（ｅ））。すなわち、ストローブ信号ＳＴＢがハイレベルの期間に、スイッチ４２１〜４２４が開放状態になり、スイッチ４２５、４２６が閉成状態になってチャージシェア動作が行われる（図３（ｄ）（ｅ））。
【０００９】
チャージシェア動作では、短絡スイッチ４２５は、短時間に各偶数データ線４８０と各奇数データ線４８１の電圧を等しくするため、ある程度オン抵抗を小さくしなければならず、スイッチを構成するトランジスタの面積が大きくなる。すなわち、チャージシェア動作のための、オン抵抗が小さい短絡スイッチ４２５が必要となる。短絡スイッチ４２５は、各奇数データ線４８１・偶数データ線４８０間にあり、チップサイズが増大することになる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００７−０５２３９６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は、チップサイズを大きくせずにチャージシェア動作を行う液晶表示装置駆動回路、駆動方法を提供する。
【課題を解決するための手段】
【００１２】
以下に、［発明を実施するための形態］で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１３】
本発明の観点では、液晶表示装置駆動回路は、第１および第２バッファ回路（１１１Ｐ、１１１Ｍ）と、第１から第４のスイッチ（１２１〜１２４）と、制御信号生成回路（５００）とを具備する。第１バッファ回路（１１１Ｐ）は、第１のデータ線（１８１）または第１のデータ線に隣接する第２のデータ線（１８２）を駆動する。第２バッファ回路（１１１Ｍ）は、第２のデータ線（１８２）または第１のデータ線（１８１）を駆動する。第１のスイッチ（１２１）は、表示動作のタイミング基準を示すストローブ信号（ＳＴＢ）に基づいて生成される第１の制御信号（ＳＳＡ）に応答して、第１バッファ回路（１１１Ｐ）が第１のデータ線を駆動するように閉成する。第２のスイッチ（１２２）は、第１の制御信号（ＳＳＡ）に応答して、第２バッファ回路（１１１Ｍ）が第２のデータ線（１８２）を駆動するように閉成する。第３のスイッチ（１２３）は、ストローブ信号（ＳＴＢ）に基づいて生成される第２の制御信号（ＳＳＢ）に応答して、第１バッファ回路（１１１Ｐ）が第２のデータ線（１８２）を駆動するように閉成する。第４のスイッチ（１２４）は、第２の制御信号（ＳＳＢ）に応答して、第２バッファ回路（１１１Ｍ）が第１のデータ線（１８１）を駆動するように閉成する。制御信号生成回路（５００）は、第１および第２の制御信号（ＳＳＡ、ＳＳＢ）と、第１および第２バッファ回路の出力をハイインピーダンス状態にする第３の制御信号（ＳＳＣ・ＳＳＤ）とをストローブ信号（ＳＴＢ）に基づいて生成する。
【００１４】
本発明の他の観点では、液晶表示装置の駆動方法は、第１制御信号（ＳＳＡ）に応答して、第１バッファ回路（１１１Ｐ）の出力を第１データ線（１８１）に接続し、第２バッファ回路（１１１Ｍ）の出力を第２データ線（１８２）に接続するステップと、第２制御信号（ＳＳＢ）に応答して、第１バッファ回路（１１１Ｐ）の出力を第２データ線（１８２）に接続し、第２バッファ回路（１１１Ｍ）の出力を第１データ線（１８１）に接続するステップと、第１および第２バッファ回路（１１１Ｐ、１１１Ｍ）の出力が第１および第２データ線（１８１、１８２）にともに接続されるとき、第１および第２バッファ回路の出力をハイインピーダンス状態にするステップとを具備し、ハイインピーダンス状態のときに隣り合う第１および第２データ線の電圧を共通電圧にするチャージシェア動作を行う。
【発明の効果】
【００１５】
本発明によれば、チップサイズを大きくせずにチャージシェア動作を行う液晶表示装置駆動回路、駆動方法を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】液晶表示装置の構成例を示すブロック図である。
【図２】データ線駆動回路のＤＡ変換回路から表示パネル負荷までの信号経路を説明する図である。
【図３】各スイッチの動作を説明するタイミングチャートである。
【図４】本発明の実施の形態に係る液晶表示装置の構成例を示すブロック図である。
【図５】本発明の実施の形態に係るデータ線駆動回路のＤＡ変換回路から表示パネル負荷までの信号経路を説明する図である。
【図６】本発明の実施の形態に係るバッファ回路の構成例を示す回路図である。
【図７】本発明の実施の形態に係る各スイッチの動作を説明するタイミングチャートである。
【発明を実施するための形態】
【００１７】
図面を参照して本発明の実施の形態を説明する。
【００１８】
図４は、本発明の実施の形態に係る液晶表示装置の構成を示す図である。ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）３１２および液晶容量３１４がマトリクス状に配置される液晶パネル３００と、液晶パネル３００の走査線２８０を駆動する走査線駆動回路２００と、液晶パネル３００のデータ線１８０を駆動するデータ線駆動回路１００と、制御信号生成回路５００とを備える。
【００１９】
制御信号生成回路５００は、表示動作のタイミング基準を示すストローブ信号ＳＴＢに基づいて、データ線駆動回路１００および走査線駆動回路２００に各スイッチの動作タイミングを示す制御信号を供給する。
【００２０】
データ線１８０は、その並びの順に基づいて、奇数データ線１８１と偶数データ線１８２とを組にして制御される。すなわち、２アンプ方式のデータ線駆動回路１００は、正極用階調電圧発生回路１０１、負極用階調電圧発生回路１０２、正極用階調電圧発生回路１０１が生成した階調電圧に基づいてＤＡ変換する正極用ＤＡ変換回路１０５Ｐ、負極用階調電圧発生回路１０２が生成した階調電圧に基づいてＤＡ変換する負極用ＤＡ変換回路１０５Ｍ、バッファ部１１０、切り替え部１２０を備える。
【００２１】
ＤＡ変換された信号は、バッファ部１１０でバッファリングされて切り替え部１２０において正極信号、負極信号が切り替えられる。さらに、共通ノード接続スイッチ１２６を介して共通ノード１２８に接続されて各データ線１８０は同電圧になる。ここでは、共通ノード接続スイッチ１２６は、奇数データ線１８１に接続されているが、偶数データ線１８２に接続されてもよいし、全てのデータ線１８０に接続されてもよい。
【００２２】
図５に、このデータ線駆動回路１００のＤＡ変換回路１０５Ｐ、１０５Ｍから出力までの一対のデータ線に関する部分を示す回路図が示される。一対のデータ線１８１、１８２の駆動に関係する回路は、正極用ＤＡ変換回路１０５Ｐ、負極用ＤＡ変換回路１０５Ｍ、正極用バッファ回路１１１Ｐ、負極用バッファ回路１１１Ｍ、ストレートスイッチ１２１、１２２、クロススイッチ１２３、１２４を含む（図５では、共通ノード１２８および共通ノード接続スイッチ１２６は図示省略）。
【００２３】
データ線駆動回路１００は、２つのバッファ回路を切り替えて一対のデータ線を駆動する２アンプ方式である。極性の切り替えは、４つのスイッチ（１２１、１２２、１２３、１２４）で行う。ストレートスイッチ１２１、１２２は、バッファ回路１１１Ｐが奇数データ線１８１を駆動し、バッファ回路１１１Ｍが偶数データ線１８２を駆動するように、制御信号生成回路５００から供給される制御信号ＳＳＡに基づいて動作する。クロススイッチ１２３、１２４は、バッファ回路１１１Ｐが偶数データ線１８２を駆動し、バッファ回路１１１Ｍが奇数データ線１８１を駆動するように、制御信号生成回路５００から供給される制御信号ＳＳＢに基づいて動作する。したがって、ストレートスイッチ１２１、１２２とクロススイッチ１２３、１２４とが同時に閉成されると、奇数データ線１８１と偶数データ線１８２とは短絡される。奇数データ線１８１は奇数出力ノードＳＫを介して表示パネル負荷３３１を駆動し、偶数データ線１８２は偶数出力ノードＳＧを介して表示パネル負荷３３２を駆動する。
【００２４】
バッファ部１１０のバッファ回路１１１（ここでは、バッファ回路１１１Ｐ、１１１Ｍは同じ回路構成のバッファ回路１１１として説明する）は、図６に示されるように、入力部、加算部、出力部を備える。入力部は、入力ノードＩＮＰ、ＩＮＮから入力される差動信号を受ける相補の２つの差動増幅回路を備える。第１の差動増幅回路は、トランジスタＭＮ１、ＭＮ２および定電流源ＩＣＳ1を含み、第２の差動増幅回路は、トランジスタＭＰ１、ＭＰ２および定電流源ＩＣＳ２を含む。
【００２５】
加算部は、２つのカレントミラー回路と定電流源ＩＣＳ３と浮遊電流源ＩＣＳ４とを備える。第１の差動増幅回路に接続される第１のカレントミラー回路は、トランジスタＭＰ３〜ＭＰ６を備え、第２の差動増幅回路に接続される第２のカレントミラー回路は、トランジスタＭＮ３〜ＭＮ６を備える。定電流源ＩＣＳ３は、第１のカレントミラー回路と第２のカレントミラー回路との間に接続される。ＡＢ級バイアス制御を行う浮遊電流源ＩＣＳ４は、第１のカレントミラー回路と第２のカレントミラー回路の出力側の間に接続される。トランジスタＭＰ５、ＭＰ６のゲートにはバイアス電圧ＢＰ２が印加され、また、トランジスタＭＮ５、ＭＮ６のゲートにはバイアス電圧ＢＮ２が印加される。
【００２６】
出力部は、出力トランジスタＭＰ８、ＭＮ８と、位相補償容量Ｃ１、Ｃ２と、スイッチＳＷ１〜ＳＷ８を備える。出力トランジスタＭＰ８、ＭＮ８は、電源電圧ＶＤＤ、ＶＳＳ間に直列に接続される。出力トランジスタＭＰ８のゲートは、スイッチＳＷ１を介して電源電圧ＶＤＤに接続され、トランジスタＭＰ６と浮遊電流源ＩＣＳ４との接続ノードＮ７にスイッチＳＷ７を介して接続される。スイッチＳＷ１とスイッチＳＷ７とは、出力トランジスタＭＰ８のゲートを加算部のノードＮ７または電源電圧ＶＤＤに接続切り替えする。出力トランジスタＭＰ８のゲートが電源電圧ＶＤＤに接続されると、出力トランジスタＭＰ８はオフ状態になる。また、出力トランジスタＭＮ８のゲートは、スイッチＳＷ２を介して電源電圧ＶＳＳに接続され、トランジスタＭＮ６と浮遊電流源ＩＣＳ４との接続ノードＮ８にスイッチＳＷ８を介して接続される。スイッチ２とスイッチ８とは、出力トランジスタＭＮ８のゲートを加算部のノードＮ８または電源電圧ＶＳＳに接続切り替えする。出力トランジスタＭＮ８のゲートが電源電圧ＶＳＳに接続されると、出力トランジスタＭＮ８はオフ状態になる。
【００２７】
出力トランジスタＭＰ８のドレインと出力トランジスタＭＮ８のドレインとの接続ノードがバッファ回路１１１の出力ノードＯＵＴとなる。トランジスタＭＰ４、ＭＰ６の接続ノードＮ５と出力ノードＯＵＴとの間に位相補償容量Ｃ１が挿入される。位相補償容量Ｃ１は、スイッチＳＷ５を介して接続ノードＮ５に接続され、さらに、スイッチＳＷ３を介して電源電圧ＶＤＤに接続される。トランジスタＭＮ４、ＭＮ６の接続ノードＮ６と出力ノードＯＵＴとの間に位相補償容量Ｃ２が挿入される。位相補償容量Ｃ２は、スイッチＳＷ６を介して接続ノードＮ６に接続され、さらに、スイッチＳＷ４を介して電源電圧ＶＳＳに接続される。
【００２８】
スイッチＳＷ１〜ＳＷ８は、ストローブ信号ＳＴＢに基づいて制御される。スイッチＳＷ１〜ＳＷ４は、制御信号生成回路５００から供給される制御信号ＳＳＣに基づいて動作し、ストローブ信号ＳＴＢがハイレベルのときにスイッチＳＷ１〜ＳＷ４は回路を開放する。スイッチＳＷ５〜ＳＷ８は、制御信号生成回路５００から供給される制御信号ＳＳＤに基づいて動作し、ストローブ信号ＳＴＢがハイレベルのときにスイッチＳＷ５〜ＳＷ８は回路を閉成する。スイッチＳＷ１〜ＳＷ８は、大きな電流を流さないため、小さなトランジスタを用いることができる。このように、スイッチＳＷ１〜ＳＷ８によって、バッファ回路１１１は、ストローブ信号ＳＴＢに基づいて出力をハイインピーダンス状態にし、出力ノードＯＵＴを電源電圧ＶＤＤ、ＶＳＳの中間の電圧にすることができる。
【００２９】
図７は、データ線駆動回路１００の動作を示すタイミングチャートである。ストローブ信号ＳＴＢは、図７（ａ）に示されるように、表示動作のタイミング基準を示す信号である。制御信号ＳＳＡは、図７（ｂ）に示されるように、ストローブ信号ＳＴＢの１周期分とストローブ信号ＳＴＢがハイレベルの間、ストレートスイッチ１２１、１２２が閉成（オン）するようにハイレベルになる。制御信号ＳＳｂは、図７（ｃ）に示されるように、ストローブ信号ＳＴＢの１周期とストローブ信号ＳＴＢがハイレベルの間、クロススイッチ１２３、１２４が閉成するようにハイレベルになる。すなわち、ストローブ信号ＳＴＢがハイレベルの間、制御信号ＳＳＡ、ＳＳＢはハイレベルとなり、スイッチ１２１〜１２４は全て閉成状態になる。
【００３０】
バッファ回路１１１に供給される制御信号ＳＳＣは、図７（ｄ）に示されるように、ストローブ信号ＳＴＢがハイレベルの間ハイレベルになる。制御信号ＳＳＣがハイレベルの期間は、出力トランジスタＭＰ８のゲート、位相補償容量Ｃ１は電源電圧ＶＤＤに接続され、出力トランジスタＭＮ８のゲート、位相補償容量Ｃ２は電源電圧ＶＳＳに接続される。また、バッファ回路１１１に供給される制御信号ＳＳＤは、図７（ｅ）に示されるように、ストローブ信号ＳＴＢと逆相でストローブ信号ＳＴＢがローレベルの間ハイレベルになる。制御信号ＳＳＤがハイレベルの期間は、スイッチＳＷ５〜ＳＷ８がオン状態になる。したがって、ストローブ信号ＳＴＢがローレベルの間、スイッチＳＷ１〜ＳＷ４がオフ状態、スイッチＳＷ５〜ＳＷ８がオン状態になり、バッファ回路１１１の加算部の出力が出力部に供給され、入力に応じて出力部から出力信号が出力される。ストローブ信号ＳＴＢがハイレベルの間、スイッチＳＷ１〜ＳＷ４がオン状態、スイッチＳＷ５〜ＳＷ８がオフ状態になり、バッファ回路１１１の出力部（トランジスタＭＰ８、ＭＮ８、位相補償容量Ｃ１、Ｃ２）は、加算部と切り離される。出力トランジスタＭＰ８、ＭＮ８がオフ状態になってバッファ回路１１１の出力はハイインピーダンス状態になり、さらに、バッファ回路１１１と、奇数データ線１８１および偶数データ線１８２とを接続するスイッチ１２１〜１２４が全て閉成されるため、奇数出力ノードＳＫおよび偶数出力ノードＳＧは、同電圧になる（図７（ｆ）（ｇ））。このストローブ信号ＳＴＢがハイレベルの期間がチャージシェア動作期間となる。これまでのチャージシェア動作に必要であった短絡スイッチ４２５（図１、図２参照）を用いずにチャージシェア動作させることができる。
【００３１】
バッファ回路１１１がハイインピーダンス状態になることによりバッファ部１１０と切り替え部１２０とが切り離され、同時期に、スイッチ１２１〜１２４が閉成されるため、隣接する奇数出力ノードＳＫ、偶数出力ノードＳＧ及びこれに接続される表示パネル負荷３３１、３３２が短絡される。短絡される複数のデータ線対は、共通ノード接続スイッチ１２６により共通ノード１２８に短絡される（図４参照）。
【００３２】
このように、バッファ回路１１１が出力をハイインピーダンス状態とし、スイッチ１２１〜１２４が同時に閉成して隣接するデータ線の短絡を実現し、図１に示されるチャージシェア用の短絡スイッチ４２５を完全に削除することができる。そして、個々のスイッチ１２１、１２２、１２３、１２４の機能を損なうことなく、同時に閉成される時のオン抵抗をチャージシェア用の短絡スイッチ４２５と同等以下に設計することが可能である。そのためチャージシェア動作上の影響も無く、チャージシェア用の短絡スイッチ４２５を削除した分レイアウト面積上も有利となる。
【００３３】
バッファ回路１１１は、上記の構成に限定されず、制御信号ＳＳＣ、ＳＳＤに基づいて、出力をハイインピーダンスにすることが可能であればよい。また、制御信号ＳＳＣ、ＳＳＤに基づいて、バッファ回路１１１の出力ノードＯＵＴは、電源電圧ＶＤＤ、ＶＳＳの中間電圧等の所定の電圧に固定されることが好ましい。
【００３４】
以上、実施の形態を参照して本願発明を説明したが、本願発明は上記実施の形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
【符号の説明】
【００３５】
１００  データ線駆動回路（ソースドライバ）
１０１  正極用階調電圧発生回路
１０２  負極用階調電圧発生回路
１０５Ｐ  正極用ＤＡ変換回路
１０５Ｍ  負極用ＤＡ変換回路
１１０  バッファ部
１１１Ｐ、１１１Ｍ  バッファ回路
１２０  切り替え部
１２１、１２２  ストレートスイッチ
１２３、１２４  クロススイッチ
１２６  共通ノード接続スイッチ
１２８  共通ノード
１８０  データ線
１８１  奇数データ線
１８２  偶数データ線
２００  走査線駆動回路（ゲートドライバ）
２８０  走査線
３００  液晶パネル
３１２  ＴＦＴ
３１４  液晶容量
３３１、３３２  表示パネル負荷
４００  データ線駆動回路（ソースドライバ）
４０１  正極用階調電圧発生回路
４０２  負極用階調電圧発生回路
４０５Ｐ  正極用ＤＡ変換回路
４０５Ｍ  負極用ＤＡ変換回路
４１０  バッファ部
４１１Ｐ、４１１Ｍ  バッファ回路
４２０  切り替え部
４２１、４２２  ストレートスイッチ
４２３、４２４  クロススイッチ
４２５  短絡スイッチ
４２６  共通ノード接続スイッチ
４２８  共通ノード
４３０  出力短絡部
４８０  偶数データ線
４８１  奇数データ線
５００  制御信号生成回路
ＢＰ２、ＢＭ２  バイアス電圧
Ｃ１、Ｃ２  位相補償容量
ＩＣＳ１、ＩＣＳ２、ＩＣＳ３、ＩＣＳ４  定電流源
ＩＮＮ、ＩＮＰ  入力ノード
ＭＮ１、ＭＮ２、ＭＮ３、ＭＮ４、ＭＮ５、ＭＮ６、ＭＮ８  トランジスタ
ＭＰ１、ＭＰ２、ＭＰ３、ＭＰ４、ＭＰ５、ＭＰ６、ＭＰ８  トランジスタ
ＯＵＴ  出力ノード
ＳＫ  奇数出力ノード
ＳＧ  偶数出力ノード
【図１】
2012088513.tif 000003
【図２】
2012088513.tif 000004
【図３】
2012088513.tif 000005
【図４】
2012088513.tif 000006
【図５】
2012088513.tif 000007
【図６】
2012088513.tif 000008
【図７】
2012088513.tif 000009