(57)【要約】      （修正有）【課題】低誘電率膜を分断する際の加工コストの削減を図るとともに、半導体ウエハの表面の粗面化を防止する半導体装置の製造方法を提供する。【解決手段】低誘電率膜２１及び封止層４１が形成された半導体ウエハ６１に、封止層４１の表面から半導体ウエハ６１の表面６１ａ又は半導体ウエハ６１の途中まで溝６５を形成し、溝６５内に埋込樹脂６７を埋め込み、溝６５に沿って埋込樹脂６７及び半導体ウエハ６１を分断する。【選択図】図７
2012023259.tif 000002
【特許請求の範囲】
【請求項１】
低誘電率膜及び封止層が形成された半導体ウエハに、前記封止層の表面から前記半導体ウエハの表面又は前記半導体ウエハの途中まで溝を形成し、
前記溝内に埋込材を埋め込み、
前記溝に沿って前記埋込材及び前記半導体ウエハを分断することを特徴とする半導体装置の製造方法。
【請求項２】
前記低誘電率膜及び封止層が形成された半導体ウエハには、配線及び外部接続用電極が形成されており、前記埋込材及び前記半導体ウエハの分断に際しては、前記溝よりも幅の狭い切り込み幅で前記埋込材の表面から前記半導体ウエハの裏面まで切り込むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記埋込材及び前記半導体ウエハの分断に際しては、前記溝の幅よりも狭い切り込み幅の切り込み溝を前記埋込材の表面から前記半導体ウエハの途中まで切り込み、前記半導体ウエハの裏面を前記切り込み溝の底まで研削することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記溝の切り込みに際しては、前記溝を前記半導体ウエハの途中まで切り込み、
前記埋込材の分断の前に、前記半導体ウエハの裏面を前記埋込材まで研削することによって前記半導体ウエハを分断することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記溝の切り込みに際しては、前記溝を前記半導体ウエハの途中まで切り込み、
前記埋込材及び前記半導体ウエハの分断に際しては、前記溝の幅よりも狭い切り込み幅の切り込み溝を前記埋込材の表面から前記半導体ウエハの表面を超えるまで切り込んだ後、前記半導体ウエハの裏面を前記埋込材及び前記切り込み溝の底まで研削することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項６】
絶縁性樹脂又は絶縁性樹脂にフィラー若しくは繊維を配合した強化樹脂を前記埋込材として用いることを特徴とする請求項１から５の何れか一項に記載の半導体装置の製造方法。
【請求項７】
半導体基板と、
前記半導体基板上に成膜された低誘電率膜と、
前記低誘電率膜の上方に形成された封止層と、
前記低誘電率膜及び前記封止層を囲繞するようにして前記低誘電率膜及び前記封止層の外周側面に形成された封止枠と、
を備えることを特徴とする半導体装置。
【請求項８】
前記封止枠は、前記半導体基板を囲繞するようにして前記半導体基板の外周側面に形成されたことを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記封止枠は、絶縁性樹脂又は絶縁性樹脂にフィラー若しくは繊維を配合した強化樹脂を含むことを特徴とする請求項７又は８に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体チップのパッケージ方法として、いわゆるＷＬＰ（Wafer Level Package）法がある。ＷＬＰ法は、半導体ウエハの集積回路が形成された面に配線の形成と樹脂封止を行った後に、その半導体ウエハを封止樹脂とともにチップサイズに個片化する方法である（例えば、特許文献１）。
【０００３】
集積回路には、多層配線構造が採用されている。多層配線構造は、金属配線と層間絶縁膜を交互に積層したものであって、半導体基板の表面上に形成されている。集積回路の微細化に伴って、配線同士の距離が近くなると、近接する配線間の電気容量が大きくなり、配線を伝わる信号の遅延が増大してしまう。この点を改善するために、Ｌｏｗ−ｋ材料等と呼ばれる低誘電率材料が、層間絶縁膜に利用され始めている。層間絶縁膜の材料として一般的に用いられている酸化シリコンの比誘電率は４．２〜４．０であり、低誘電率材料の比誘電率はそれよりも低い。しかし、低誘電率材料の絶縁膜の機械的強度が低い上、低誘電率材料の絶縁膜が下地から剥離しやすいという問題がある。
【０００４】
特許文献１に記載の技術は、低誘電率膜の剥離を防止したものである。具体的には、まず、半導体ウエハ（２１）の表面に積層された低誘電率膜（４）に対してレーザー光を照射することによって、低誘電率膜（４）に格子状の溝（２３）を形成して、低誘電率膜（４）を溝（２３）によって分断する。その後、絶縁材料（１１ａ）を溝（２３）に埋め込む。その後、低誘電率膜（４）の上に配線（１２）及び外部接続用電極（１５）を形成して、それを封止樹脂（１６）で覆った後、その封止樹脂（１６）の表面を研削する。その後、溝（２３）の中心線に沿って封止樹脂（１６）、絶縁材料（１１ａ）及び半導体ウエハ（２１）を切断する。完成した半導体チップの側面では、絶縁材料（１１ａ）が露出しているが、低誘電率膜（４）が露出していないので、低誘電率膜（４）の剥離等を防止することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−１３５４２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、特許文献１の技術では、レーザー光の照射によって低誘電率膜（４）の分断をしたため、加工コストが高くなってしまう。
また、半導体ウエハの表面がレーザー光照射によって粗くなってしまう。半導体ウエハの表面に凹凸が発生し、その表面が粗くなると、その後のダイシング処理の際、ダイシングブレードが凹凸により偏磨耗し、異常摩耗が発生してしまう。
そこで、本発明が解決しようとする課題は、低誘電率膜を分断する際の加工コストの削減を図るとともに、半導体ウエハの表面の粗面化を防止することである。
【課題を解決するための手段】
【０００７】
以上の課題を解決するために、本発明に係る半導体装置の製造方法によれば、低誘電率膜及び封止層が形成された半導体ウエハに、前記封止層の表面から前記半導体ウエハの表面又は前記半導体ウエハの途中まで溝を形成し、前記溝内に埋込材を埋め込み、前記溝に沿って前記埋込材及び前記半導体ウエハを分断することとした。
【０００８】
好ましくは、前記低誘電率膜及び封止層が形成された半導体ウエハには、配線及び外部接続用電極が形成されており、前記埋込材及び前記半導体ウエハの分断に際しては、前記溝よりも幅の狭い切り込み幅で前記埋込材の表面から前記半導体ウエハの裏面まで切り込む。
好ましくは、前記埋込材及び前記半導体ウエハの分断に際しては、前記溝の幅よりも狭い切り込み幅の切り込み溝を前記埋込材の表面から前記半導体ウエハの途中まで切り込み、前記半導体ウエハの裏面を前記切り込み溝の底まで研削する。
好ましくは、前記溝の切り込みに際しては、前記溝を前記半導体ウエハの途中まで切り込み、前記埋込材の分断の前に、前記半導体ウエハの裏面を前記埋込材まで研削することによって前記半導体ウエハを分断する。
好ましくは、前記溝の切り込みに際しては、前記溝を前記半導体ウエハの途中まで切り込み、前記埋込材及び前記半導体ウエハの分断に際しては、前記溝の幅よりも狭い切り込み幅の切り込み溝を前記埋込材の表面から前記半導体ウエハの表面を超えるまで切り込んだ後、前記半導体ウエハの裏面を前記埋込材及び前記切り込み溝の底まで研削する。
好ましくは、絶縁性樹脂又は絶縁性樹脂にフィラー若しくは繊維を配合した強化樹脂を前記埋込材として用いる。
【０００９】
以上の課題を解決するために、本発明に係る半導体装置が、半導体基板と、前記半導体基板上に成膜された低誘電率膜と、前記低誘電率膜の上方に形成された封止層と、前記低誘電率膜及び前記封止層を囲繞するようにして前記低誘電率膜及び前記封止層の外周側面に形成された封止枠と、を備えることとした。
【００１０】
好ましくは、前記封止枠は、前記半導体基板を囲繞するようにして前記半導体基板の外周側面に形成されている。
好ましくは、前記封止枠は、絶縁性樹脂又は絶縁性樹脂にフィラー若しくは繊維を配合した強化樹脂を含む。
【発明の効果】
【００１１】
本発明によれば、ダイシングブレードによって溝を切り込んだので、溝の底が粗くなることはない。また、溝の切り込み加工に要するコストを削減することができる。また、封止層が低誘電率膜の上に形成された状態で、低誘電率膜を切断したらから、その切断の際に低誘電率膜が剥離することを防止することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１実施形態に係る半導体装置を一部破断した状態で示した斜視図。
【図２】同実施形態に係る半導体装置の断面図。
【図３】同実施形態の変形例に係る半導体装置の断面図。
【図４】同実施形態に係る半導体装置を製造する方法の一工程における断面図。
【図５】図４の後の工程における断面図。
【図６】図５の後の工程における断面図。
【図７】図６の後の工程における断面図。
【図８】図７の後の工程における断面図。
【図９】図８の後の工程における断面図。
【図１０】図９の後の工程における断面図。
【図１１】図１０の後の工程における断面図。
【図１２】同実施形態の変形例に係る半導体装置を製造する方法の一工程における断面図。
【図１３】本発明の第２実施形態に係る半導体装置の断面図。
【図１４】同実施形態の変形例に係る半導体装置の断面図。
【図１５】同実施形態に係る半導体装置を製造する方法の一工程における断面図。
【図１６】図１５の後の工程における断面図。
【図１７】図１６の後のおける断面図。
【図１８】同実施形態の変形例に係る半導体装置を製造する方法の一工程における断面図。
【図１９】同実施形態の変形例に係る半導体装置を製造する方法の一工程における断面図。
【発明を実施するための形態】
【００１３】
以下に、本発明を実施するための形態について、図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、本発明の範囲を以下の実施形態及び図示例に限定するものではない。
【００１４】
〔第１の実施の形態〕
図１は、半導体装置１の一部を破断した状態で示した斜視図である。図２は、この半導体装置１を示した断面図である。図１〜図２に示すように、この半導体装置１は、半導体ウエハの表面を樹脂によって封止した後に、それをチップサイズに個片化したものである。
【００１５】
半導体基板１１は半導体ウエハを個片化したものである。半導体基板１１がシリコン等からなり、半導体基板１１の表面１２には、各種の半導体素子等が形成されているとともに、半導体素子等の接続パッド１９が設けられている。半導体基板１１の表面１２には、低誘電率膜配線積層構造部２０が設けられている。低誘電率膜配線積層構造部２０は複数層の低誘電率絶縁膜（Low-K 膜）２１及び配線２２等を有する。これら低誘電率膜２１は、層間絶縁膜であって、半導体基板１１の表面１２上に積層されている。各低誘電率膜２１上に配線２２が形成されている。低誘電率膜２１には開口２４が形成され、低誘電率膜２１の上下にある配線２２，２２同士が開口２４を介して接続されている。最下層の配線２２が開口２４を介して半導体素子等の接続パッド１９に接続されている。これら配線２２と半導体素子等とによって集積回路が組まれている。
【００１６】
低誘電率膜２１の組成物は、Ｓｉ−Ｏ結合とＳｉ−Ｈ結合を有するポリシロキサン系材料（ＨＳＱ：Hydrogen silsesquioxane、比誘電率３．０）、Ｓｉ−Ｏ結合とＳｉ−ＣＨ3 結合を有するポリシロキサン系材料（ＭＳＱ：Methyl silsesquioxane、比誘電率２．７〜２．９）、炭素添加酸化シリコン（ＳｉＯＣ：Carbon doped silicon oxide、比誘電率２．７〜２．９）又は有機ポリマー系のＬｏｗ−ｋ材料等である。低誘電率膜２１の組成物としては、比誘電率が３．０以下であって、ガラス転移温度が４００℃以上であるものを用いることができる。
【００１７】
有機ポリマー系のＬｏｗ−ｋ材料としては、Dow Chemical社製の「ＳｉＬＫ（比誘電率２．６）」、Honeywell Electronic Materials社製の「ＦＬＡＲＥ（比誘電率２．８）」等が挙げられる。ここで、ガラス転移温度が４００℃以上であるということは、後述する製造工程における温度に十分に耐え得るようにするためである。なお、上記各材料のポーラス型も用いることができる。
【００１８】
また、低誘電率膜２１の組成物としては、以上のほかに、通常の状態における比誘電率が３．０よりも大きいが、ポーラス型とすることにより、比誘電率が３．０以下でガラス転移温度が４００℃以上であるものを用いることができる。例えば、フッ素添加酸化シリコン（ＦＳＧ：Fluorinated Silicate Glass、比誘電率３．５〜３．７）、ボロン添加酸化シリコン（ＢＳＧ：Boron-doped Silicate Glass、比誘電率３．５）又は酸化シリコン（比誘電率４．０〜４．２）を低誘電率膜２１の組成物に用いることができる。
【００１９】
なお、低誘電率膜配線積層構造部２０の層間絶縁膜が全て低誘電率膜２１である必要はなく、何れかの層間絶縁膜が酸化シリコン膜又は窒化シリコン膜であってもよい。また、低誘電率膜２１の層数が複数でなく、単層であってもよい。
【００２０】
最上層の低誘電率膜２１上には、パッシベーション膜２５が成膜され、最上層の配線２２がパッシベーション膜２５によって覆われている。パッシベーション膜２５上に保護膜２７が成膜されている。
【００２１】
パッシベーション膜２５は、無機材料（例えば、酸化シリコン若しくは窒化シリコン又はこれらの両方）を含有する。保護膜（絶縁膜）２１は、ポリイミド、エポキシ、フェノール、ビスマレイミド、アクリル、合成ゴム、ポリベンゾオキサイド等を主成分とした有機材料を含有する。
【００２２】
最上層の配線２２の一部が、ランド２３となっている。ランド２３は、半導体基板１１の縁に沿って周方向に配列されている。パッシベーション膜２５のうちランド２３に重なる位置には、開口２６が形成されている。保護膜２７のうちランド２３に重なる位置には、開口２８が形成されている。ランド２３の一部又は全体が開口２６，２８内に位置している。なお、保護膜２７が形成されていなくてもよい。
【００２３】
保護膜２７上（保護膜２７がない場合には、パッシベーション膜２５上）には、上層配線３０が形成されている。上層配線３０は下地金属層３１及び上部金属層３２を有し、下地金属層３１が保護膜２７上に形成され、上部金属層３２が下地金属層３１上に形成されている。下地金属層３１は、シード層を所定の形状にパターニングしたものである。下地金属層３１の一部がランド２３上に積層され、下地金属層３１が開口２６，２８を介してランド２３に接続されている。下地金属層３１は、導体からなる。例えば、下地金属層３１は、銅（Ｃｕ）の薄膜、チタン（Ｔｉ）の薄膜、チタンに銅を積層した薄膜その他の金属薄膜である。上部金属層３２は、銅メッキその他の金属メッキからなる。平面視して、上部金属層３２が所定の形状にパターニングされており、上部金属層３２の平面形状と下地金属層３１の平面形状がほぼ同じである。上部金属層３２は、下地金属層３１よりも厚い。なお、上層配線３０が、下地金属層３１、上部金属層３２の積層体でなくてもよい。例えば、上層配線３０が、導体の単層であってもよいし、更に多くの導体層を積層したものでもよい。
【００２４】
上層配線３０の一部がランド３３となっている。ランド３３上には、外部接続用電極３４が形成されている。外部接続用電極３４は、柱状に設けられたポスト電極である。外部接続用電極３４は、銅その他の金属からなる。外部接続用電極３４の高さ（厚さ）は、上部金属層３２の厚さよりも大きい。
【００２５】
遮光性の封止層４１が保護膜２７上に形成され、上層配線３０が封止層４１によって覆われ、保護されている。外部接続用電極３４の頭頂面は封止層４１によって覆われていないが、外部接続用電極３４の周側面は封止層４１によって覆われ、保護されている。封止層４１の表面は、外部接続用電極３４の頭頂面と面一に設けられているか、又は、外部接続用電極３４の頭頂面よりも僅かに高い位置にある。封止層４１は、エポキシ系樹脂、ポリイミド系樹脂その他の絶縁性樹脂を含有し、好ましくは、絶縁性樹脂（エポキシ系樹脂、ポリイミド系樹脂等）にフィラー（例えば、ガラスフィラー、シリカフィラー）又は繊維（例えば、ガラス繊維）を配合した強化樹脂からなる。
【００２６】
半田バンプ３５が外部接続用電極３４の頭頂面に形成されている。半田バンプ３５が外部接続用電極３４の頭頂面に結合することによって、半田バンプ３５と外部接続用電極３４が相互に電気的に接続している。なお、半田バンプ３５は無くてもよい。半田バンプ３５が設けられていない場合、封止層４１が厚くなって、外部接続用電極３４の頭頂面が封止層４１によって覆われていてもよいし、そうでなくてもよい。外部接続用電極３４の頭頂面が封止層４１によって覆われている場合には、半導体装置１を更に加工して用いる。例えば、半導体装置１を多層基板に埋め込んで、多層基板の表面から外部接続用電極３４にまで通じるビアを形成して用いる。
【００２７】
半導体基板１１の表面１２の全体が低誘電率膜配線積層構造部２０、パッシベーション膜２５及び保護膜２７によって覆われているわけではない。つまり、平面視して、低誘電率膜配線積層構造部２０、パッシベーション膜２５及び保護膜２７のサイズが半導体基板１１のサイズよりも小さく、半導体基板１１の表面１２のうち縁寄り部分１４が低誘電率膜配線積層構造部２０、パッシベーション膜２５及び保護膜２７によって覆われていない。半導体基板１１の表面１２の縁寄り部分１４はそれよりも内側の部分よりも低い位置にあり、縁寄り部分１４と内側の部分との間に僅かな段差が設けられている。なお、このような段差が無くてもよい。
【００２８】
半導体基板１１の表面１２の縁寄り部分１４上には、封止枠４６が形成されている。封止枠４６によって封止層４１が囲繞されている。封止層４１が封止枠４６の内側に充填され、封止層４１の周面が封止枠４６の内周面に密着している。また、低誘電率膜配線積層構造部２０、パッシベーション膜２５及び保護膜２７の周面も封止枠４６の内周面に密着している。封止層４１の表面と封止枠４６の表面が面一に設けられている。封止枠４６の外周面と半導体基板１１の周面が面一に設けられていてもよいし、封止枠４６の外周面と半導体基板１１の周面との間に僅かな段差が設けられていてもよい。
【００２９】
封止枠４６は、エポキシ系樹脂、ポリイミド系樹脂その他の絶縁性樹脂を含有し、好ましくは、絶縁性樹脂（エポキシ系樹脂、ポリイミド系樹脂等）にフィラー（例えば、ガラスフィラー、シリカフィラー）又は繊維（例えば、ガラス繊維）を配合した強化樹脂からなる。封止層４１の組成物と封止枠４６の組成物が同じであってもよいし、異なっていてもよい。封止層４１と封止枠４６の組成物が同じである場合の例として、封止層４１と封止枠４６が共にシリカ充填ポリイミド樹脂からなる。封止層４１と封止枠４６の組成物が異なる場合の例として、封止層４１がシリカ充填エポキシ樹脂からなり、封止枠４６がシリカ充填ポリイミド樹脂からなる。
【００３０】
以上のように構成された半導体装置１では、剥離しやすい低誘電率膜２１の周縁が露出しておらず、低誘電率膜２１の周縁が封止枠４６によって覆われている。そのため、低誘電率膜２１が剥離せず、高品質・高信頼性の半導体装置１を提供することができる。
また、低誘電率膜２１がグリップとなり、半導体装置１の搬送・取り扱いが容易となる。
【００３１】
なお、図３に示された半導体装置１Ａのように、外部接続用電極３４が設けられていなくてもよい。外部接続用電極３４が設けられていない場合、封止層４１及び封止枠４６が図１、図２の場合よりも薄い。更に、封止層４１のうちランド３３と重なる部分に開口４２が形成され、半田バンプ３５が開口４２内においてランド３３に接合している。以上に説明したことを除いて、図３に示された半導体装置１Ａと、図２に示された半導体装置１との間で互いに対応する部分は、同一に設けられている。また、図３に示された半導体装置１Ａと、図２に示された半導体装置１との間で互いに対応する部分には、同一の符号を付す。
【００３２】
半導体装置１，１Ａの製造方法について説明する。半導体装置１Ａの製造方法については、半導体装置１の製造方法と異なる点の説明をする。
【００３３】
半導体装置１を製造するに際しては、個片化する前の半導体ウエハ６１（図４に図示）を用いる。図４に示すように、半導体ウエハ６１は、分割予定線としての格子状の境界線６３によって複数のチップ領域６２に区画されている。これらチップ領域６２がマトリクス状に配列されている。半導体ウエハ６１の表面６１ａには、低誘電率膜配線積層構造部２０が形成され、低誘電率膜配線積層構造部２０上には、パッシベーション膜２５が成膜されている。低誘電率膜配線積層構造部２０の低誘電率膜２１及びパッシベーション膜２５は、分断されておらず、一面に設けられている。また、パッシベーション膜２５には、複数の開口２６が形成され、各開口２６を通じてランド２３が露出している。
【００３４】
まず、図５に示すように、保護膜２７をパッシベーション膜２５の上に成膜し、保護膜２７に複数の開口２８を形成する。なお、保護膜２７の形成を行わなくてもよい。
次に、上層配線３０及び外部接続用電極３４を形成する。具体的には、以下のように行う。まず、無電解メッキ法若しくは気相成長法（例えば、スパッタ法）又はこれらの組合せによって、保護膜２７（保護膜２７が無い場合には、パッシベーション膜２５）の上全体や開口２６，２８内にシード層を成長させた後、所定形状のスリットを有するレジスト等のマスクをシード層の上に設置した状態で、シード層を電極として電解メッキを行う。これにより、所定のパターンの上部金属層３２が、マスクのスリット内であってシード層上に成長する。次に、マスクの除去後、別のマスク（例えば、上部金属層３２よりも厚いドライフィルム）をシード層及び上部金属層３２の上に設置し、マスクに開口を形成し、シード層及び上部金属層３２を電極として電解メッキを行う。これにより、外部接続用電極３４が、マスクの開口内であってランド３３上に成長する。次に、マスクの除去後、シード層のうち上部金属層３２及び外部接続用電極３４に重なっていない部分をエッチングにより除去することにより、シード層を下地金属層３１に形状加工する。このとき、上部金属層３２及び外部接続用電極３４の表面が一部エッチングされるが、上部金属層３２及び外部接続用電極３４がシード層と比較して充分に厚いため、上部金属層３２及び外部接続用電極３４が残留する。
【００３５】
なお、上層配線３０や外部接続用電極３４を上述以外のサブトラクト法やアディティブ法によって形成してもよい。また、半導体装置１Ａを製造する場合には、外部接続用電極３４を形成しない。
【００３６】
次に、図６に示すように、保護膜２７（保護膜２７が無い場合には、パッシベーション膜２５）の上面全体に封止層４１を形成する。具体的には、印刷法、液滴吐出法（インクジェット法）、スピンコート法、滴下法その他の塗布法によって封止樹脂を保護膜２７（保護膜２７が無い場合には、パッシベーション膜２５）上に塗布し、その封止樹脂によって上層配線３０、外部接続用電極３４及び保護膜２７を覆って、その封止樹脂を硬化させる。なお、プリプレグを保護膜２７（保護膜２７が無い場合には、パッシベーション膜２５）に貼り付けて、そのプリプレグを硬化させて、そのプリプレグから封止層４１を形成してもよい。
【００３７】
次に、図７に示すように、ダイシングブレード６４によって封止層４１の表面側から封止層４１及び低誘電率膜２１を境界線６３に沿ってダイシングすることによって、封止層４１及び低誘電率膜２１に格子状の溝６５を形成する。ダイシングに際しては、封止層４１の表面から、最下層の低誘電率膜２１と半導体ウエハ６１の界面まで（又は、半導体ウエハ６１の途中まで）切り込むが、半導体ウエハ６１の裏面６１ｂまでは切り込まない。そのため、ダイシングの切り込み深さ（溝６５の深さ）は、封止層４１と低誘電率膜配線積層構造部２０の総厚以上である。
【００３８】
このようにダイシングブレード６４を用いて低誘電率膜２１を格子状に切り分けたから、低誘電率膜２１の切断に要するコストを削減することができる。低誘電率膜２１が封止層４１によって覆った状態で低誘電率膜２１を切断したので、ダイシングブレード６４を用いても低誘電率膜２１が剥離しない。また、ダイシングブレード６４を用いて溝６５を形成したら、溝６５の底が粗くならない。
【００３９】
次に、図８に示すように、封止層４１の上全体に封止樹脂層６６を形成するとともに、封止樹脂層６６の一部６７（以下、埋込樹脂６７という。）を溝６５に埋め込む。具体的には、印刷法、液滴吐出法、スピンコート法、滴下法その他の塗布法によって封止樹脂を封止層４１上に塗布して、塗布した封止樹脂の一部を溝６５に注入し、その封止樹脂を硬化させる。なお、液滴吐出法によって封止樹脂の液滴を溝６５内に吐出するだけで、封止層４１の表面上に対しては液滴を吐出せずに、埋込樹脂６７だけを形成してもよい。また、封止樹脂層６６（埋込樹脂６７）の代わりに、塗布ガラス等の無機材料を溝６５に埋め込むものとしてもよい。
【００４０】
次に、図９に示すように、封止樹脂層６６及び封止層４１を研削し、外部接続用電極３４の頭頂面を露出させる。この研削の際には、溝６５内の埋込樹脂６７は残留させる。なお、半導体装置１Ａを製造する場合には、上層配線３０が露出しないように、封止層４１を研削する。
更に、半導体ウエハ６１の裏面６１ｂを研削し、半導体ウエハ６１を薄くする。
【００４１】
次に、外部接続用電極３４の頭頂面を軽くエッチングする。なお、半導体装置１Ａを製造する場合には、レーザー光の照射やエッチング等によって封止層４１に複数の開口４２を形成し、開口４２を通じてランド３３を露出させる。
そして、図１０に示すように、半田バンプ３５を外部接続用電極３４の頭頂面上に形成する。半導体装置１Ａを製造する場合には、半田バンプ３５をランド３３上に形成する。なお、半田バンプ３５の形成は後述の個片化処理の後に行ってもよいし、半田バンプ３５を形成しなくてもよい。
【００４２】
次に、図１１に示すように、ダイシングブレード６８によって境界線６３に沿って埋込樹脂６７及び半導体ウエハ６１をダイシングして、複数の半導体装置１に分割する。ダイシングブレード６８は先に用いたダイシングブレード６４よりも薄く、この際の切り込み６９の幅（ストリート幅）は溝６５の幅よりも狭く、溝６５の中心線に沿って切り込み６９を形成する。
切り込み６９の形成に際しては、樹脂用ダイシングブレード６８によって埋込樹脂６７の表面から溝６５の底まで切り込むことによって、格子状の埋込樹脂６７を複数の封止枠４６に分断した後、樹脂用ダイシングブレード６８を半導体ウエハ用ダイシングブレード６８に交換する。引き続き、同じ切り込み幅で半導体ウエハ６１の裏面６１ｂまで切り込むことによって、半導体ウエハ６１を複数の半導体基板１１に分断する。なお、埋込樹脂６７と半導体ウエハ６１のどちらにも兼用できるダイシングブレードを用いて、埋込樹脂６７と半導体ウエハ６１を同時に切断してもよい。
【００４３】
ダイシングによって形成された溝６５の底が粗くなっていないから、ダイシングブレード６８に異常摩耗が発生しない。
【００４４】
個片化処理は、ＤＢＧ（Dicing Before Grinding）法であってもよい。つまり、前の工程で半導体ウエハ６１の裏面６１ｂを研削せずに、図１２に示すように、先に、ダイシングブレード６８によって境界線６３に沿って埋込樹脂６７及び半導体ウエハ６１をハーフダイシングする。この際、半導体ウエハ６１の裏面６１ｂまで切り込まず、半導体ウエハ６１の表面６１ａと裏面６１ｂの間の途中まで切り込む。また、この際のダイシングストリートの幅（切り込み溝７０の幅）は、先に説明した通り、溝６５の幅よりも狭い。
切り込み７０の形成に際しては、樹脂用ダイシングブレード６８を用いて埋込樹脂６７の表面から溝６５の底まで切り込むことによって、格子状の埋込樹脂６７を複数の封止枠４６に分断した後、樹脂用ダイシングブレード６８を同じ厚さの半導体ウエハ用ダイシングブレード６８に交換する。引き続き、半導体ウエハ用ダイシングブレード６８を用いて同じ切り込み幅で半導体ウエハ６１の途中まで切り込む。なお、ハーフダイシングの際には、埋込樹脂６７と半導体ウエハ６１のどちらにも兼用できるダイシングブレードを用いて、埋込樹脂６７の表面から半導体ウエハ６１の途中まで切り込んでもよい。
ハーフダイシング後、半導体ウエハ６１の裏面６１ｂを切り込み溝７０の底まで研削することによって、半導体ウエハ６１を複数の半導体基板１１に分断する。
【００４５】
〔第２の実施の形態〕
図１３は、半導体装置１Ｂを示した断面図である。第１実施形態に係る半導体装置１と、第２実施形態に係る半導体装置１Ｂとの間で互いに対応する部分には同一の符号を付す。
この半導体装置１Ｂでは、封止枠４６は、低誘電率膜配線積層構造部２０、パッシベーション膜２５、保護膜２７及び封止層４１のみならず、半導体基板１１をも囲繞している。半導体基板１１、低誘電率膜配線積層構造部２０、パッシベーション膜２５、保護膜２７及び封止層４１の積層体の周面が、封止枠４６の内周面に密着している。このことは、外部接続用電極３４が設けられていない場合でも、同様である（図１４に示す半導体装置１Ｃ参照）。
【００４６】
以上のように構成された半導体装置１Ｂ，１Ｃでは、低誘電率膜２１の剥離を封止枠４６によって防止することができる。更に、半導体基板１１の周面も封止枠４６によって保護することができる。
【００４７】
以上に説明したことを除いて、第１実施形態に係る半導体装置１と、第２実施形態に係る半導体装置１Ｂとの間で互いに対応する部分は、同様に設けられている。第１実施形態に係る半導体装置１Ａと、第２実施形態に係る半導体装置１Ｃとの間で互いに対応する部分についても、同様である。
【００４８】
半導体装置１Ｂの製造方法について説明する。
保護膜２７を形成する工程から封止層４１を形成する工程までは、第１実施形態に係る製造方法と同様である（図４〜図６参照）。
【００４９】
その後、第１実施形態に係る製造方法の場合と同様に、図１５に示すように、ダイシングブレード６４によって格子状の溝６５を形成する。但し、溝６５の深さを第１実施形態の場合よりも深くする。つまり、ダイシングに際しては、封止層４１の表面から、半導体ウエハ６１の表面６１ａと裏面６１ｂの間の途中まで切り込むが、半導体ウエハ６１の裏面６１ｂまでは切り込まない。
【００５０】
そして、第１実施形態に係る製造方法と同様に、埋込樹脂６７を溝６５に埋め込んで、封止樹脂層６６を形成した後に、封止樹脂層６６及び封止層４１を研削し、外部接続用電極３４の頭頂面を露出させる。更に、半導体ウエハ６１の裏面６１ｂを研削し、半導体ウエハ６１を薄くする。半導体ウエハ６１の裏面６１ｂの研削に際しては、図１６に示すように、半導体ウエハ６１の裏面６１ｂを埋込樹脂６７まで研削することによって、埋込樹脂６７を半導体ウエハ６１の裏面６１ｂ側でも露出させて、半導体ウエハ６１を複数の半導体基板１１に分断する。
【００５１】
次に、第１実施形態に係る製造方法と同様に、半田バンプ３５を形成した後、図１７に示すように、溝６５の中心線に沿って埋込樹脂６７をダイシングブレード６８で切断して、複数の半導体装置１に分割する。この際の切り込み６９の幅は、溝６５の幅よりも狭い。なお、この際、半導体ウエハ６１を切断しないから、ダイシングブレード６８の交換はしなくてもよい。
【００５２】
個片化処理は、ＤＢＧ法であってもよい。ＤＢＧ法の場合、図１８又は図１９に示すように、半導体ウエハ６１の裏面６１ｂの研削の前に、ダイシングブレード６８によって境界線６３に沿って埋込樹脂６７をハーフダイシングする。この際の切り込み溝７０の深さは、半導体ウエハ６１の表面６１ａの位置よりも深くする。切り込み溝７０の底が溝６５の底まで至っていなくてもよい（図１８参照）。又は、半導体ウエハ６１を切り込み溝７０によって完全に分断しない程度で、切り込み溝７０の底が溝６５の底まで至って半導体ウエハ６１の一部をダイシングしてもよい（図１９参照）。その後の研削では、半導体ウエハ６１の裏面６１ｂを切り込み溝７０の底及び埋込樹脂６７まで研削する。
【００５３】
図１３に示す半導体装置１Ｃの製造方法は、半導体装置１Ｂの製造方法とほぼ同様である。但し、外部接続用電極３４の形成は行わない。また、封止樹脂層６６及び封止層４１の研削後は、封止層４１に複数の開口４２を形成し、半田バンプ３５をランド３３上に形成する。
【００５４】
本実施形態の製造方法でも、封止層４１がある状態で低誘電率膜２１をダイシングしたから、低誘電率膜２１の剥離を防止することができる。また、ダイシングは、レーザー光の照射よりも低コストで行える。また、溝６５の底が粗くならず、ダイシングブレード６８に異常摩耗が発生しない。
【符号の説明】
【００５５】
１，１Ａ，１Ｂ，１Ｃ  半導体装置
１１  半導体基板
１２  表面
２０  低誘電率膜配線積層構造部
２１  低誘電率膜
３０  上層配線
３４  外部接続用電極
４６  封止枠
６１  半導体ウエハ
６１ａ  表面
６１ｂ  裏面
６３  溝
６４  ダイシングブレード
６６  封止樹脂層
６７  埋込樹脂（埋込材）
６８  ダイシングブレード
６９  切り込み
７０  切り込み溝
【図１】
2012023259.tif 000003
【図２】
2012023259.tif 000004
【図３】
2012023259.tif 000005
【図４】
2012023259.tif 000006
【図５】
2012023259.tif 000007
【図６】
2012023259.tif 000008
【図７】
2012023259.tif 000009
【図８】
2012023259.tif 000010
【図９】
2012023259.tif 000011
【図１０】
2012023259.tif 000012
【図１１】
2012023259.tif 000013
【図１２】
2012023259.tif 000014
【図１３】
2012023259.tif 000015
【図１４】
2012023259.tif 000016
【図１５】
2012023259.tif 000017
【図１６】
2012023259.tif 000018
【図１７】
2012023259.tif 000019
【図１８】
2012023259.tif 000020
【図１９】
2012023259.tif 000021