(57)【要約】【課題】２画素単位で処理を行う画像補正手段を備えた画像形成装置において、２次元画像の１ラインの画素数が奇数であっても、画像補正手段による誤処理を抑制する。【解決手段】画像形成装置４は、２次元画像の１ライン分の画素数が奇数か否かを判別する画素数判別回路４３ｂと、上記画素数が奇数と判別されたとき、１ラインの画素列データの末尾に空白画素データを挿入する空白画素挿入回路４３ｃとを備え、画像補正回路４７（画像補正手段）は、上記画素数が奇数の場合、空白画素データが挿入された画素列データに各種補正を行う。これにより、１ラインの画素数が奇数であっても、上記空白画素データの挿入により、１ライン分の画素データ数が偶数になるので、画像補正回路４７が各ラインの画素列データを誤処理することを抑制することができる。【選択図】図１
2012030450.tif 000002
【特許請求の範囲】
【請求項１】
２次元画像を１次元の画素配列に変換しランレングス圧縮して得た画素列データを解凍するデータ解凍手段と、
前記データ解凍手段により解凍された画素列データから、前記２次元画像の１ライン分の画素数だけ、画素データを抜き出し、それらの抜き出された画素データを、２次元画像の１ラインの画素列データに設定するライン画像設定手段と、
前記ライン画像設定手段により設定された画素列データから２画素分ずつ画素データを抽出し、その抽出された画素データに各種処理を施すことにより、該画素列データに各種補正を行う画像補正手段と、
前記画像補正手段により補正された画素列データを２次元画像データに展開する画像展開手段と、
前記画像展開手段により展開された２次元画像データに基づき、２次元画像を記録紙に形成する画像形成手段と、を備えた画像形成装置において、
前記１ライン分の画素数が奇数か否かを判別する画素数判別手段と、
前記画素数判別手段により前記画素数が奇数と判別されたとき、前記ライン画像設定手段により設定された１ラインの画素列データの末尾に、空白画素データを挿入し、その空白画素データが挿入された画素列データを、２次元画像の１ラインの画素列データに再設定する空白画素挿入手段と、を備え、
前記画像補正手段は、前記空白画素挿入手段により再設定された画素列データに各種補正を行うことを特徴とする画像形成装置。
【請求項２】
画素列データを記憶可能な記憶手段と、
前記記憶手段に、前記空白画素挿入手段により再設定された画素列データを書き込む書込み手段と、をさらに備え、
前記画像補正手段は、前記書込み手段により前記記憶手段に書き込まれた画素列データを読み出し、その読み出された画素列データに各種補正を行うことを特徴とする請求項１に記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２次元画像を記録紙に形成する画像形成装置に関する。
【背景技術】
【０００２】
従来から、この種の画像形成装置において、２次元画像のデータを有するパーソナルコンピュータ（以下、ＰＣという）等に伝送ケーブルを介して接続され、ＰＣ等から送信される２次元画像を受信し、受信された２次元画像を記録紙に印字するプリンタが知られている。一般に、上記ＰＣ等は、画像形成装置への画像伝送速度を上げるため、２次元画像のデータを圧縮し、その圧縮された２次元画像データを画像形成装置に送信する。プリンタは、この圧縮された２次元画像データを受信し、解凍する。
【０００３】
上記ＰＣ等は、データ圧縮処理前に、２次元画像を各ラインの画素列データに分割し、２次元画像上の最上位ラインの画素列データから最下位ラインの画素列データまでを順に繋げることにより、２次元画像を画素列データに変換する。そして、上記ＰＣ等は、上記変換により得た画素列データをランレングス圧縮する。
【０００４】
このランレングス圧縮は、データ圧縮方式の一種であり、データ列の中に、同じ値のデータが連続して並んでいる場合、その値と、その値を持つデータの個数とで、それらのデータを表現し、これによりデータを圧縮する技法である。上記画素形成装置において、この技法により上記画素列データが圧縮される際、１ライン分が纏めて圧縮されることもあれば、１ライン分よりも短いデータ長の単位で（１ライン分よりも短い画素データ毎に）圧縮されたり、又は１ライン分よりも長いデータ長の単位で圧縮されたりすることがある。
【０００５】
そこで、プリンタは、画素列データを解凍した後、解凍された画素列データ中の画素データの数をカウントし、カウントした１ライン分の画素データを、１ラインの画素列データに設定する。そして、プリンタは、設定された各ラインの画素列データを２次元画像データに展開し、その展開された２次元画像データに基づき、２次元画像を記録紙に印字する。
【０００６】
ところで、一般的なプリンタは、各種の画像補正が可能な画像補正回路を搭載しており、この画像補正回路は、上記各ラインの画素列データに各種の処理を施すが、この画像補正回路の中には、２バイト単位で（２バイト境界で）しか処理を行えないものがある。このような画素補正回路を搭載したプリンタにおいては、１画素のデータ幅が１バイトであり、かつ、印字する２次元画像の各ラインの画素数が奇数であった場合、各ラインの最後尾の画素データを処理する際に、最後尾よりも後ろの存在しないデータも画素データとして取り込まれ、処理されることになってしまう。そのため、印字の際、ライン最後尾の後ろに、不確定の内容のドットが誤印字されることがある。
【０００７】
ところで、記録紙に画像を印字する印刷ヘッドが複数のヘッドチップから成る印刷装置において、互いに隣り合うヘッドチップ同士の有効ノズル領域の前端と後端のそれぞれが段違いで揃うようにヘッドチップが配置されたものが知られている（例えば、特許文献１参照）。また、記録データがゼロである場合、そのデータをプリンタバッファに格納しないで、プリンタバッファに対してヌルフラグをセットするインクジェット記録装置において、ヌルフラグがセットされているときには、ＤＭＡ（Direct Memory Access）手段によりプリントバッファからデータを読み出してヌルデータに変換する替わりに、記録データを書き込むための書き込みブロックをゼロクリアし、これにより、ＤＭＡ転送の頻度を減らすものが知られている（例えば、特許文献２参照）。しかしながら、特許文献１に記載の印刷装置及び特許文献２に記載のインクジェット記録装置においては、上記の問題を解決することは困難である。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００７−２６１２１８号公報
【特許文献２】特開２００３−１５４６４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、上記の従来の問題を解決するためになされたものであり、２画素単位で処理を行う画像補正手段を備えた画像形成装置において、２次元画像の１ラインの画素数が奇数であっても、画像補正手段による誤処理を抑制することにより、記録紙に画像が誤形成されることを防止することができる画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために本発明の画素形成装置は、２次元画像を１次元の画素配列に変換しランレングス圧縮して得た画素列データを解凍するデータ解凍手段と、前記データ解凍手段により解凍された画素列データから、前記２次元画像の１ライン分の画素数だけ、画素データを抜き出し、それらの抜き出された画素データを、２次元画像の１ラインの画素列データに設定するライン画像設定手段と、前記ライン画像設定手段により設定された画素列データから２画素分ずつ画素データを抽出し、その抽出された画素データに各種処理を施すことにより、該画素列データに各種補正を行う画像補正手段と、前記画像補正手段により補正された画素列データを２次元画像データに展開する画像展開手段と、前記画像展開手段により展開された２次元画像データに基づき、２次元画像を記録紙に形成する画像形成手段と、を備えた画像形成装置において、前記１ライン分の画素数が奇数か否かを判別する画素数判別手段と、前記画素数判別手段により前記画素数が奇数と判別されたとき、前記ライン画像設定手段により設定された１ラインの画素列データの末尾に、空白画素データを挿入し、その空白画素データが挿入された画素列データを、２次元画像の１ラインの画素列データに再設定する空白画素挿入手段と、を備え、前記画像補正手段は、前記空白画素挿入手段により再設定された画素列データに各種補正を行うものである。
【００１１】
この画素形成装置において、画素列データを記憶可能な記憶手段と、前記記憶手段に、前記空白画素挿入手段により再設定された画素列データを書き込む書込み手段と、をさらに備え、前記画像補正手段は、前記書込み手段により前記記憶手段に書き込まれた画素列データを読み出し、その読み出された画素列データに各種補正を行うことが好ましい。
【発明の効果】
【００１２】
本発明によれば、２次元画像の１ラインの画素数が奇数であるとき、１ラインの画素列データの末尾に空白画素データが挿入され、１ライン分の画素データ数が偶数になるので、２画素分ずつ画素データを処理する画像補正手段が各ラインの画素列データを誤処理することを抑制することができる。従って、各ラインの画素列データに基づく記録紙への画像形成の際、ライン末尾に画像が誤形成されることを防ぐことができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態に係る画像形成装置を備えた画像形成システムを示す図。
【図２】上記装置の画素列調整処理のフローチャート。
【発明を実施するための形態】
【００１４】
本発明の一実施形態に係る画像形成装置を備えた画像形成システムについて図面を参照して説明する。図１は、この画像形成システムの構成を示す。画像形成システム１は、２次元画像のデータを圧縮するデータ圧縮装置２と、その圧縮された画像データを伝送する伝送ケーブル３と、その伝送された画像データを解凍し、その解凍された画像データを基に２次元画像を記録紙に形成する本実施形態の画像形成装置４とを備える。
【００１５】
データ圧縮装置２は、２次元画像を１次元の画素配列に変換し、その変換により得た画素列データをランレングス圧縮し、その圧縮された画素列データを伝送ケーブル３を介して画像形成装置４に送信する。上記変換処理においては、２次元画像を、画素列から成るライン画像に分割し、各ライン画像を、２次元画像上で最上位のものから最下位のものまで順に繋げることにより、２次元画像を画素列データに変換する。画素列データは、画素データから構成され、この画素データは、色の種類又は明るさを示すデータである。
【００１６】
また、データ圧縮装置２は、圧縮対象の２次元画像の１ライン分の画素数を示すライン画素数データもランレングス圧縮し、その圧縮されたライン画素数データを画像形成装置４に送信する。データ圧縮装置２は、データ圧縮機能を搭載したパーソナルコンピュータ等により構成される。伝送ケーブル３は、ＵＳＢケーブル等により構成することができる。画像形成装置４は、インクジェット式のプリンタにより構成され、２次元画像を記録紙に印字する。画像形成装置４は、インクジェット式に限定されず、プリンタであればよい。なお、２次元画像には、テキストも含まれる。
【００１７】
画像形成装置４は、受信回路４１と、解凍処理回路４２と、画素列調整回路４３と、ＦＩＦＯ（First In, First Out）回路４４と、メモリ４５と、データ書込み回路４６と、画像補正回路４７と、画像展開回路４８と、画像形成部４９とを備える。
【００１８】
受信回路４１は、データ圧縮装置２により送信された画素列データ及びライン画素数データを、伝送ケーブル３を介して受信する。解凍処理回路４２（データ解凍手段）は、受信回路４１により受信された画素列データ及びライン画素数データを解凍する。
【００１９】
画素列調整回路４３は、ライン画像設定回路４３ａと、画素数判別回路４３ｂと、空白画素挿入回路４３ｃとを備える。ライン画像設定回路４３ａ（ライン画像設定手段）は、解凍処理回路４２により解凍されたライン画素数データを参照し、２次元画像の１ライン分の画素数を把握する。ライン画像設定回路４３ａは、解凍処理回路４２により解凍された画素列データから、把握した１ライン分の画素数だけ、画素データを抜き出し、それらの抜き出された画素データを、２次元画像の１ラインの画素列データに設定する。画素数判別回路４３ｂ（画素数判別手段）は、受信回路４１により受信されたライン画素数データを参照して２次元画像の１ライン分の画素数を把握し、その１ライン分の画素数が奇数か否かを判別する。
【００２０】
空白画素挿入回路４３ｃ（空白画素挿入手段）は、画素数判別回路４３ｂにより上記画素数が奇数と判別されたとき、ライン画像設定回路４３ａにより設定された１ラインの画素列データの末尾に、空白画素データを挿入する。この空白画素データの値は、例えばゼロであり、無印字を指示する値である。空白画素挿入回路４３ｃは、空白画素データが挿入された上記画素列データを、２次元画像の１ラインの画素列データに再設定し、ＦＩＦＯ回路４４に転送する。空白画素挿入回路４３ｃは、画素数判別回路４３ｂにより上記画素数が偶数と判別されたときには、上記挿入処理を行わず、画素列データをそのままの状態でＦＩＦＯ回路４４に転送する。
【００２１】
ＦＩＦＯ回路４４は、空白画素挿入回路４３ｃにより転送された画素列データを一時的に記憶するバッファリング方式のフロー制御回路により構成される。画素列データの処理フローにおいて、データ書込み回路４６は空白画素挿入回路４３ｃの後段に配置されており、上記フロー制御回路は、転送された上記画素列データを、データ書込み回路４６が処理可能な状態になるまで記憶し、その後、データ書込み回路４６に出力する。この出力順は、画素列データがＦＩＦＯ回路４４に入力された順と同じ順序である。
【００２２】
メモリ４５（記憶手段）は、画素列データを記憶可能であり、ＳＤＲＡＭ等により構成される。データ書込み回路４６（書込み手段）は、ＤＭＡ  Ｉ／Ｆ（Direct Memory Access Interface）等により構成されており、空白画素挿入回路４３ｃにより再設定された画素列データをＦＩＦＯ回路４４経由で受け取り、その受け取った画素列データをメモリ４５に書き込む。
【００２３】
画像補正回路４７（画像補正手段）は、データ書込み回路４６によりメモリ４５に書き込まれた画素列データを読み出す。そして、画像補正回路４７は、その読み出された画素列データから２画素分ずつ画素データを抽出し、その抽出された画素データに各種処理を施すことにより上記画素列データに各種補正を行う。この各種補正には、画像の拡大及び縮小、画素の階調変換、及び画像のガンマ処理等のための補正が含まれる。
【００２４】
画像展開回路４８は、画像補正回路４７により補正された画素列データを２次元画像データに展開する。画像形成部４９（画像形成手段）は、インクを記録ヘッドから記録紙に向けて吐出させるインクカートリッジと、このインクカートリッジが脱着自在に搭載されるキャリッジと、このキャリッジを主走査方向に往復移動させる駆動機構と、記録紙を副走査方向に搬送する記録紙搬送機構と、制御回路とを備える。この制御回路は、画像展開回路４８により展開された２次元画像データに基づき、２次元画像が印字により記録紙に形成されるように上記記録ヘッド、駆動機構及び記録紙搬送機構を制御する。
【００２５】
図２は、画素列調整回路４３（ライン画像設定回路４３ａ、画素数判別回路４３ｂ、及び空白画素挿入回路４３ｃにより構成）における画素列調整処理の手順を示す。画素数判別回路４３ｂが、２次元画像の１ライン分の画素数が奇数と判別したとき（Ｓ１でＹｅｓ）、ライン画像設定回路４３ａは、解凍処理回路４２から入力される画素データの数のカウントを始め（Ｓ２）、カウントされた数が上記１ライン分の画素数と等しくなったとき（Ｓ３でＹｅｓ）、ライン画像設定回路４３ａは、１ライン分の画素数の画素データを、１ラインの画素列データに設定し（Ｓ４）、画素データ数のカウンタをリセットする（Ｓ５）。カウントされた画素データの数が上記１ライン分の画素数と等しくなるまで（Ｓ３でＮｏ）、Ｓ２の処理が繰り返される。
【００２６】
次に、空白画素挿入回路４３ｃが、設定された上記画素列データの末尾に空白画素データを付加し（Ｓ６）、空白画素データが付加されたその画素列データを、新たな１ラインの画素列データとして再設定する（Ｓ７）。
【００２７】
ライン画像設定回路４３ａは、全ラインの画素列データの設定が終了したと判断したとき（Ｓ８でＹｅｓ）、画素数判別回路４３ｂ及び空白画素挿入回路４３ｃに処理の終了を指示し、各回路４３ａ、４３ｂ、４３ｃが処理を終える。設定が終了したという判断は、例えば、設定された画素列データのライン数が、データ圧縮装置２から通知される２次元画像のライン数と等しくなったとき、又は、データ圧縮装置２から画素データの終了通知信号を受信したとき、若しくは、解凍処理回路４２から解凍終了通知信号を受信したときになされる。設定が終了していないと判断されたとき（Ｓ８でＮｏ）、Ｓ２〜Ｓ７の処理が繰り返し実行される。
【００２８】
また、画素数判別回路４３ｂが、２次元画像の１ライン分の画素数が偶数と判別されたときは（Ｓ１でＮｏ）、Ｓ２〜Ｓ５、Ｓ８とそれぞれ同じ内容の処理Ｓ９〜Ｓ１３が実行される。
【００２９】
本実施形態の画像形成装置４においては、２次元画像の１ラインの画素数が奇数であるとき、１ラインの画素列データの末尾に空白画素データが挿入され、１ライン分の画素データ数が偶数になるので、２画素分ずつ画素データを処理する画像補正回路４７が各ラインの画素列データを誤処理することを抑制することができる。従って、各ラインの画素列データに基づく記録紙への画像形成の際、ライン末尾に画像が誤形成されることを防ぐことができる。
【００３０】
ところで、従来の画素形成装置が持つ課題を解決する方法として、メモリ４５上で、各ラインの画素列データを展開した後、１ライン分の画素数が奇数であれば、各ラインの画素列データの末尾に空白画素データを挿入し、画素列データの格納場所を順次移動させることが考えられる。しかしながら、この方法では、空白画素データを挿入する毎に、画素列データをメモリ４５上の他の箇所又は他のメモリに退避させ、上記挿入後、復帰させる必要があるので、処理に多大の時間を要する。これに対して、本実施形態においては、画素列データがメモリ４５に格納される前に空白画素データが挿入されるので、この挿入処理より全体的な処理期間が延びることを抑えることができる。
【００３１】
なお、本発明は、上記の実施形態の構成に限定されるものでなく、使用目的に応じ、様々な変形が可能である。
【符号の説明】
【００３２】
４  画像形成装置
４２  解凍処理回路（データ解凍手段）
４３ａ  ライン画像設定回路（ライン画像設定手段）
４３ｂ  画素数判別回路（画素数判別手段）
４３ｃ  空白画素挿入回路（空白画素挿入手段）
４５  メモリ（記憶手段）
４６  データ書込み回路（書込み手段）
４７  画像補正回路（画像補正手段）
４８  画像展開回路（画像展開手段）
４９  画像形成部（画像形成手段）
【図１】
2012030450.tif 000003
【図２】
2012030450.tif 000004