(57)【要約】【課題】不具合が発生した瞬間の外部信号を観測する。【解決手段】ＡＳＩＣチップ（半導体装置）Ａは、第１の機能モジュール３及び第２の機能モジュール４と、各機能モジュールに共有される内部バス１とを備えるものであって、外部接続端子８と、内部バス１を介して通信される信号に基づいて外部信号を外部接続端子８を介して外部に出力するデバッグ支援回路（外部信号出力手段）６とを具備し、デバッグ支援回路６は、内部バス１を介して通信される信号に基づいてトリガ条件が成立したか否か判定し、トリガ条件が成立した場合には、トリガ条件成立信号を外部信号として外部接続端子８を介して外部に出力する。【選択図】図１
2012141225.tif 000002
【特許請求の範囲】
【請求項１】
複数の機能モジュールと、各機能モジュールに共有される内部バスとを備える半導体装置であって、
外部接続端子と、
前記内部バスを介して通信される信号に基づいて外部信号を前記外部接続端子を介して外部に出力する外部信号出力手段とを具備し、
前記外部信号出力手段は、前記内部バスを介して通信される信号に基づいてトリガ条件が成立したか否か判定し、トリガ条件が成立した場合には、トリガ条件成立信号を前記外部信号として前記外部接続端子を介して外部に出力することを特徴とする半導体装置。
【請求項２】
トリガ条件設定指示を受け付ける操作手段を具備し、
前記外部信号出力手段は、前記操作手段が受け付けた前記トリガ条件設定指示に基づいて前記トリガ条件を設定することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記外部信号出力手段は、前記外部接続端子を介して外部からトリガ条件情報が入力されると、トリガ条件が成立したと判定することを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記外部信号出力手段は、前記外部接続端子を介して外部から入力されたトリガ条件設定情報に基づいて前記トリガ条件を設定することを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記外部信号出力手段がトリガ条件成立信号を出力すると、前記内部バスに対して負荷となる信号を出力する負荷発生手段を具備することを特徴とする請求項１〜４のいずれかに一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
周知のように、ＡＳＩＣ(Application Specific Integrated Circuit)とは、特定の用途向けに設計された複数の機能モジュールを備える半導体装置（半導体集積回路）である。一般的に、ＡＳＩＣ内には各機能モジュールによって共有される内部バスが設けられており、各機能モジュールは内部バスを介してＣＰＵ(Central Processing Unit)等の外部制御装置との通信が可能である（例えば、下記特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２８８９３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、上記のような内部バスを備えるＡＳＩＣにおいて何らかの不具合が発生した場合、バスシステムがロックする（具体的には、内部バスと外部との間で信号の送受信を行うＩ／Ｆ回路が動作不能となる）可能性がある。このようにバスシステムがロックすると、外部からＡＳＩＣへのアクセスが不能となり、不具合の原因を特定することが困難となる。そのため、バスシステムに対し、機能モジュールのアクセス状態をモニタし、当該の機能モジュールのパラメータ群などの情報を出力する装置が存在する。そして、当該装置から出力された情報から不具合が発生する直前のアクセスやモジュールの動作状況を確認することが可能となる。
【０００５】
しかしながら、上記装置から出力された情報には、不具合が発生した瞬間のデータであるか識別可能にする識別情報がないという問題があった。例えば、当該装置にオシロスコープやロジックアナライザ等の測定器を接続し、不具合が発生した瞬間に測定器によって測定された外部信号を観測したいが、そのタイミングを把握しにくいので、観察することが困難であった。
【０００６】
本発明は、上述した事情に鑑みてなされたものであり、不具合が発生した瞬間の外部信号を観測することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明では、半導体装置に係る第１の解決手段として、複数の機能モジュールと、各機能モジュールに共有される内部バスとを備える半導体装置であって、外部接続端子と、前記内部バスを介して通信される信号に基づいて外部信号を前記外部接続端子を介して外部に出力する外部信号出力手段とを具備し、前記外部信号出力手段は、前記内部バスを介して通信される信号に基づいてトリガ条件が成立したか否か判定し、トリガ条件が成立した場合には、トリガ条件成立信号を前記外部信号として前記外部接続端子を介して外部に出力するという手段を採用する。
【０００８】
本発明では、半導体装置に係る第２の解決手段として、上記第１の解決手段において、
トリガ条件設定指示を受け付ける操作手段を具備し、前記外部信号出力手段は、前記操作手段が受け付けた前記トリガ条件設定指示に基づいて前記トリガ条件を設定するという手段を採用する。
【０００９】
本発明では、半導体装置に係る第３の解決手段として、上記第１の解決手段において、前記外部信号出力手段は、前記外部接続端子を介して外部からトリガ条件情報が入力されると、トリガ条件が成立したと判定するという手段を採用する。
【００１０】
本発明では、半導体装置に係る第４の解決手段として、上記第１の解決手段において、前記外部信号出力手段は、前記外部接続端子を介して外部からトリガ条件情報が入力されると、トリガ条件が成立したと判定するという手段を採用する。
【００１１】
本発明では、半導体装置に係る第４の解決手段として、上記第１〜第３のいずれか１つの解決手段において、前記外部信号出力手段がトリガ条件成立信号を出力すると、前記内部バスに対して負荷となる信号を出力する負荷発生手段を具備するという手段を採用する。
【発明の効果】
【００１２】
本発明によれば、外部信号出力手段は、内部バスを介して通信される信号に基づいてトリガ条件が成立したか否か判定し、トリガ条件が成立した場合には、外部接続端子を介して外部に外部信号としてトリガ条件成立信号を出力するので、トリガ条件を不具合の発生時と同じ条件にすると、トリガ条件成立信号を基準にすることで、不具合が発生した瞬間の外部信号を測定器３０上で容易に観測することができる。そして、トリガ条件を不具合の発生時と同じ条件に設定すると、トリガ条件成立信号を基準にすることで、不具合が発生した瞬間の外部信号を容易に観測することができる。
【図面の簡単な説明】
【００１３】
【図１】本実施形態に係るＡＳＩＣチップ（半導体装置）Ａの機能ブロック図である。
【図２】本実施形態に係るＡＳＩＣチップ（半導体装置）Ａのトリガ条件成立信号を示す図である。
【発明を実施するための形態】
【００１４】
以下、図面を参照して、本発明の実施形態について説明する。
本実施形態に係るＡＳＩＣチップ（半導体装置）Ａは、ＣＰＵバス１０を介してＣＰＵ２０と通信可能に接続されるとともに、オシロスコープやロジックアナライザ等の測定器３０に接続される半導体集積回路である。このようなＡＳＩＣチップＡ、内部バス１、Ｉ／Ｆ回路２、第１の機能モジュール３、第２の機能モジュール４、第３の機能モジュール５、デバッグ支援回路（外部信号出力手段）６、トリガ条件設定部（操作手段）７、外部接続端子８及び負荷発生回路９を備える。なお、デバッグ支援回路は、本実施形態における外部信号出力手段であり、また、トリガ条件設定部７は、本実施形態における操作手段である。
【００１５】
内部バス１は、Ｉ／Ｆ回路２、第１の機能モジュール３、第２の機能モジュール４、第３の機能モジュール５、デバッグ支援回路６及び負荷発生回路９によって共有される共有バスであり、複数の信号線で同時に複数のビットを伝送することができるパラレル伝送方式の信号伝送路である。
【００１６】
Ｉ／Ｆ回路２は、内部バス１とＣＰＵバス１０との間で信号の送受信を行う（言い換えれば、ＡＳＩＣチップＡとＣＰＵ２０との双方向通信を実現する）通信インターフェイスである。第１の機能モジュール３、第２の機能モジュール４及び第３の機能モジュール５は、それぞれ異なる機能を有する機能回路であり、それぞれ内部バス１及びＩ／Ｆ回路２を介してＣＰＵ２０、または内部バス１を介してお互いに通信可能である。
【００１７】
デバッグ支援回路６は、内部バス１を介して通信される信号に基づいて、内部バス１の使用状況を認識可能なバス情報を収集及び保存するものである。具体的には、このデバッグ支援回路６は、内部バス１の各信号線をモニタすることで、例えば下記に示すようなバス情報を逐次収集し、当該収集したバス情報を自身に設けられた記憶回路に保存する。
＜バス情報の一例＞
・ アクセス要求元（データ要求元）
・ アクセス送信先（データ送信先）
・ アクセスタイプ（リード／ライト、データ幅、データサイズ、バースト転送等）
・ リクエストからアクノリッジまでの時間（間隔）
【００１８】
なお、ＡＳＩＣチップＡに不具合が発生した場合には、バスシステムがロックする（Ｉ／Ｆ回路２が動作不能となる）可能性があるため、デバッグ支援回路６は、内部バス１を介さずに専用デバッグ端子である外部接続端子８を介して、保存したバス情報を測定器３０またはその他の機器に外部信号として出力する機能を有している。
【００１９】
また、デバッグ支援回路６は、内部バス１を介して通信される信号に基づいてトリガ条件が成立したか否か判定し、トリガ条件が成立した場合には、負荷発生回路９にトリガ条件成立信号を出力するとともに、外部接続端子８を介して測定器３０に外部信号としてトリガ条件成立信号を出力する。具体的には、このデバッグ支援回路６は、内部バス１の各信号線をモニタすることで、例えば、下記条件が成立した場合をトリガ条件成立と判定する。
＜トリガ条件の一例＞
・ デバッグ支援回路６の記憶回路の所定のアドレスへのライトが実行
・ アクセス要求元（データ要求元）が所定の機能モジュール
・ アクセス送信先（データ送信先）が所定の機能モジュール
・ アクセスタイプ（リード／ライト、データ幅、データサイズ、バースト転送等）
・ リクエストからアクノリッジまでの時間（間隔）
例えば、デバッグ支援回路６は、あるデューティ比のパルスを外部信号として出力している場合に、トリガ条件が成立したタイミングで、図２に示すように、トリガ条件成立信号ＴＳを出力する。
【００２０】
トリガ条件設定部７は、操作スイッチを有し、当該操作スイッチが受け付けるトリガ条件設定指示に基づくトリガ条件設定情報をデバッグ支援回路６に出力する。デバッグ支援回路６は、トリガ条件設定部７から入力されたトリガ条件情報に基づくトリガ条件を記憶し、当該トリガ条件が成立した場合に、トリガ条件成立信号を出力する。
外部接続端子８は、ＡＳＩＣチップＡと測定器３０とを接続する端子であり、外部信号を測定器３０に出力する。
【００２１】
負荷発生回路９は、内部バス１を介してデバッグ支援回路６から受信したトリガ条件成立信号に応じて、内部バス１に対して負荷となる信号を送信するものである。上記のデバッグ支援回路６を用いることで不具合の原因を特定することは可能であるが、実際に同様の不具合を再現させて対策効果の検証を行う必要がある。そこで、トリガ条件が成立したタイミングで、負荷発生回路９へ不具合を再現させることの可能な制御パラメータを負荷発生要求と共に送信させる。負荷発生回路９は、トリガ条件成立信号を受信すると、所定の負荷となる信号（例えば、アクセスのリクエストやアクノリッジ等）を生成して内部バス１へ送信する。
【００２２】
次に、上記のように構成された本実施形態に係るＡＳＩＣチップＡの動作について図１を参照して詳しく説明する。
ＡＳＩＣチップＡにおいて、デバッグ支援回路６は、内部バス１の使用状況を認識可能なバス情報を収集及び保存する。不具合が発生した場合には、上記外部接続端子を介してデバッグ支援回路６からバス情報を読み出すことにより、バスシステムがロックしていたとしても、設計者は内部バス１の使用状況を認識することができる。設計者は、この内部バス１の使用状況から、不具合が発生する直前の内部バス１へのアクセス状況や、第１の機能モジュール３、第２の機能モジュール４及び第３の機能モジュール５の動作状況を確認することができるため、不具合の原因を特定することが可能となる。
【００２３】
また、デバッグ支援回路６は、内部バス１を介して通信される信号に基づいてトリガ条件が成立したか否か判定し、トリガ条件が成立した場合には、外部接続端子８を介して測定器３０に外部信号としてトリガ条件成立信号を出力する。このように、トリガ条件成立信号を測定器に与えることにより、設計者は、トリガ条件を不具合の発生時と同じ条件に設定すると、トリガ条件成立信号を基準にすることで、ＡＳＩＣチップＡ内部で不具合対象となる信号の送信やアクセスが発生した瞬間の関連信号を測定器３０上で容易に観測することが可能となり、不具合の原因特定を容易にすることができる。
【００２４】
また、負荷発生回路９は、内部バス１を介してデバッグ支援回路６から受信したトリガ条件成立信号に応じて、内部バス１に対して負荷となる信号を送信する。このように、負荷発生回路９から内部バス１へ負荷となる信号が送信されることにより、不具合が発生した状況を再現することができる。不具合の多くは、設計者が意図しない過度な負荷状態で発生するため、デバッグ支援回路６を用いて不具合の原因（つまり不具合発生時の状況）を特定することができれば、設計者の所望のタイミング（トリガ条件の成立タイミング）で負荷発生回路９によって再現試験及び対策効果の検証を行うことが可能となる。
【００２５】
以上のように、本実施形態では、デバッグ支援回路６は、内部バス１を介して通信される信号に基づいてトリガ条件が成立したか否か判定し、トリガ条件が成立した場合には、外部接続端子８を介して測定器３０に外部信号としてトリガ条件成立信号を出力する。そして、トリガ条件を不具合の発生時と同じ条件に設定すると、トリガ条件成立信号を基準にすることで、不具合が発生した瞬間の外部信号を測定器３０上で容易に観測することができる。
【００２６】
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されることなく、例えば以下のような変形例が考えられる。
（１）本発明に係る半導体装置（ＡＳＩＣチップＡ）を適用可能なシステムとして、例えば、プリンタやコピー機、或いは複合機などの画像形成装置が挙げられる。具体的には、第１の機能モジュール３に、スキャナによって読み取られた原稿の画像データを外部メモリ（図示省略）に記憶させる機能を持たせ、第２の機能モジュール４に、外部メモリから画像データを読み出して圧縮や拡大等の画像処理を行い、画像処理後の画像データを再度外部メモリに記憶させる機能を持たせ、さらに、第３の機能モジュール５に、外部メモリから画像処理後の画像データを読み出して、レーザ露光器に送信する機能を持たせたシステムが考えられる。
【００２７】
（２）上記実施形態では、トリガ条件設定部７が受け付けたトリガ条件設定指示に基づいてトリガ条件が設定されたが、本発明はこれに限定されない。例えば、外部接続端子８を介して外部からデバッグ支援回路６にトリガ条件情報を入力し、デバッグ支援回路６は、トリガ条件情報が入力されると、トリガ条件が成立したと判定するようにしてもよい。また、別の方法として、デバッグ支援回路６は、外部接続端子８を介して外部から入力されたトリガ条件設定情報に基づいて前記トリガ条件を設定するようにしてもよい。
【符号の説明】
【００２８】
Ａ…ＡＳＩＣチップ、１…内部バス、２…Ｉ／Ｆ回路、３…第１の機能モジュール、４…第２の機能モジュール、５…第３の機能モジュール、６…デバッグ支援回路、７…トリガ条件設定部、８…外部接続端子、９…負荷発生回路
【図１】
2012141225.tif 000003
【図２】
2012141225.tif 000004