(57)【要約】【課題】製造工程を複雑化させることなく、光検出素子および駆動素子において高い特性を示すことが可能な撮像装置、表示撮像装置および電子機器を提供する。【解決手段】光検出素子３におけるＩ層３２Ｉ（チャネル領域，半導体層）と、ＴＦＴ素子２におけるＩ層２２Ｉ（チャネル領域，半導体層）とにおいて、それらの厚みおよび不純物濃度がそれぞれ互いに略等しくなっている。Ｉ層２２Ｉ，３２Ｉにおける平均トラップ順位密度がそれぞれ、２．０×１０17（ｃｍ-3）以下となっている。２種類の半導体層（Ｉ層２２Ｉ，３２Ｉ）を、同一の工程で簡易に形成することができる。また、光検出素子３およびＴＦＴ素子２における特性をそれぞれ、高い値で両立させることができる。【選択図】図１
2012019146.tif 000002
【特許請求の範囲】
【請求項１】
基板面上に配設され、チャネル領域が形成される第１の半導体層を有する複数の光検出素子と、
前記基板面上に配設され、チャネル領域が形成される第２の半導体層を有する複数の駆動素子と
を備え、
前記第１および第２の半導体層はそれぞれ、結晶化された半導体層からなり、
前記第１および第２の半導体層では、それらの厚みおよび不純物濃度がそれぞれ互いに略等しくなっており、
前記第１および第２の半導体層ではそれぞれ、ＦＥ（Field Effect）法により求められたトラップ順位密度における、真性フェルミ順位Ｅｉ±０．２ｅＶの範囲での平均値である平均トラップ順位密度が、２．０×１０17（ｃｍ-3）以下である
撮像装置。
【請求項２】
前記第１および第２の半導体層における前記平均トラップ順位密度がそれぞれ、１．２×１０17（ｃｍ-3）以下である
請求項１に記載の撮像装置。
【請求項３】
前記第１の半導体層における前記チャネル領域のチャネル長が、４．０μｍ以上である
請求項１または請求項２に記載の撮像装置。
【請求項４】
前記第１および第２の半導体層における前記平均トラップ順位密度がそれぞれ、５．６×１０16（ｃｍ-3）以上である
請求項３に記載の撮像装置。
【請求項５】
前記光検出素子は、赤外光に対して検出感度を有する
請求項１または請求項２に記載の撮像装置。
【請求項６】
前記光検出素子が、ＰＩＮ型のフォトダイオードからなると共に、前記駆動素子が、ＭＯＳ型の薄膜トランジスタ（ＴＦＴ）からなる
請求項１または請求項２に記載の撮像装置。
【請求項７】
前記薄膜トランジスタは、前記フォトダイオードを駆動するためのものである
請求項６に記載の撮像装置。
【請求項８】
基板面上に配設された複数の表示素子と、
前記基板面上に配設され、チャネル領域が形成される第１の半導体層を有する複数の光検出素子と、
前記基板面上に配設され、チャネル領域が形成される第２の半導体層を有する複数の駆動素子と
を備え、
前記第１および第２の半導体層はそれぞれ、結晶化された半導体層からなり、
前記第１および第２の半導体層では、それらの厚みおよび不純物濃度がそれぞれ互いに略等しくなっており、
前記第１および第２の半導体層ではそれぞれ、ＦＥ（Field Effect）法により求められたトラップ順位密度における、真性フェルミ順位Ｅｉ±０．２ｅＶの範囲での平均値である平均トラップ順位密度が、２．０×１０17（ｃｍ-3）以下である
表示撮像装置。
【請求項９】
表示撮像装置を備え、
前記表示撮像装置は、
基板面上に配設された複数の表示素子と、
前記基板面上に配設され、チャネル領域が形成される第１の半導体層を有する複数の光検出素子と、
前記基板面上に配設され、チャネル領域が形成される第２の半導体層を有する複数の駆動素子と
を備え、
前記第１および第２の半導体層はそれぞれ、結晶化された半導体層からなり、
前記第１および第２の半導体層では、それらの厚みおよび不純物濃度がそれぞれ互いに略等しくなっており、
前記第１および第２の半導体層ではそれぞれ、ＦＥ（Field Effect）法により求められたトラップ順位密度における、真性フェルミ順位Ｅｉ±０．２ｅＶの範囲での平均値である平均トラップ順位密度が、２．０×１０17（ｃｍ-3）以下である
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光検出素子および駆動素子を有する撮像装置および表示撮像装置、ならびにそのような表示撮像装置を備えた電子機器に関する。
【背景技術】
【０００２】
近年、液晶表示装置や有機ＥＬ表示装置などの表示装置において、表示画像の明るさやコントラストを検出して制御するため、フォトダイオードなどからなる光検出素子（受光素子）が広く用いられている。このフォトダイオードは、上記したような表示装置において、ＴＦＴ（Thin Film Transistor；薄膜トランジスタ）などからなる駆動素子および表示素子と共に搭載されるようになっている（例えば、特許文献１，２参照）。
【０００３】
また、そのようなフォトダイオードの一種として、平面形状からなるＰＩＮ型のフォトダイオードが知られている。このＰＩＮ型のフォトダイオードは、基板面上に形成された多結晶シリコン（ポリシリコン）からなるｐ型半導体領域およびｎ型半導体領域と、その間の基板面上に形成された多結晶シリコンからなるｉ型半導体（中間半導体）領域とを備えている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−９３１５４号公報
【特許文献２】特開２００９−１７７１２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、上記のように光検出素子および駆動素子が同一基板上に形成された表示装置等の撮像装置では、例えば光学式のタッチパネル等の用途の場合、光検出素子および駆動素子の特性においてそれぞれ高い値で両立させることが求められる。ところが、従来の撮像装置では、ＴＦＴ（駆動素子）のオフ時における漏れ電流を抑制するため、フォトダイオード（光検出素子）における半導体層（チャネル層）の膜厚を薄くする必要があった。このため、従来の撮像装置では、外部から光検出素子へ入射した光の多くが半導体層（光電変換層）を透過してしまい、十分な光検出感度が得られない（検出光量が低い）という問題があった。
【０００６】
そこで、上記特許文献１では、基板の下地層上に、駆動素子を構成する第１の活性層（チャネル層）を形成すると共に、この１の活性層と同じ下地層上に、光検出素子を構成する第２の活性層を、第１の活性層よりも光吸収率が高くなるように形成している。具体的には、例えば光検出素子における第２の活性層の厚みが、駆動素子における第１の活性層の厚みよりも大きくなるようにする。
【０００７】
しかしながら、上記のように第２の活性層を第１の活性層よりも厚く形成した場合、駆動素子と光検出素子との間でそれらの活性層（半導体層）を同一の工程で形成することができなくなるため、製造工程が複雑化してしまうことになる。
【０００８】
一方、上記特許文献２では、上記したＰＩＮ型のフォトダイオード（光検出素子）において、中間半導体領域に注入される不純物を例えば低濃度のｐ型に設定すると共に、所定の制御電極に正電位からなる電圧を印加するようにしている。これにより、中間半導体領域における空乏層内で発生した電子−正孔対が即座に分離され、光電流が発生し易くなる。よって、中間半導体領域のチャネル長（Ｌ長）を増加させても光電流が飽和しなくなり、光検出感度を十分に向上させることが可能となる。
【０００９】
ところがこの手法では、光検出素子の中間半導体領域（チャネル領域）に対して、駆動素子のチャネル領域よりも高濃度の不純物を添加する必要がある。すなわち、光検出素子と駆動素子との間で、それらのチャネル層（半導体層）の不純物濃度（キャリア濃度）を異ならせる必要があるため、新たな工程を追加する必要が生じ、やはり製造工程が複雑化してしまうことになる。
【００１０】
このようにして従来の手法では、同一基板上に光検出素子および駆動素子を形成する場合において、製造工程を複雑化させることなく双方の素子において高い特性を示すようにすることが困難であったため、改善するための手法の提案が望まれる。
【００１１】
本発明はかかる問題点に鑑みてなされたもので、その目的は、製造工程を複雑化させることなく、光検出素子および駆動素子において高い特性を示すことが可能な撮像装置、表示撮像装置および電子機器を提供することにある。
【課題を解決するための手段】
【００１２】
本発明の撮像装置は、基板面上に配設され、チャネル領域が形成される第１の半導体層を有する複数の光検出素子と、上記基板面上に配設され、チャネル領域が形成される第２の半導体層を有する複数の駆動素子とを備えたものである。第１および第２の半導体層はそれぞれ、結晶化された半導体層からなり、第１および第２の半導体層では、それらの厚みおよび不純物濃度がそれぞれ互いに略等しくなっている。また、第１および第２の半導体層ではそれぞれ、ＦＥ（Field Effect）法により求められたトラップ順位密度における、真性フェルミ順位Ｅｉ±０．２ｅＶの範囲での平均値である平均トラップ順位密度が、２．０×１０17（ｃｍ-3）以下である。
【００１３】
本発明の表示撮像装置は、基板面上に配設された複数の表示素子と、上記複数の光検出素子と、上記複数の駆動素子とを備えたものである。
【００１４】
本発明の電子機器は、上記本発明の表示撮像装置を備えたものである。
【００１５】
本発明の撮像装置、表示撮像装置および電子機器では、光検出素子における第１の半導体層と駆動素子における第２の半導体層とにおいて、それらの厚みおよび不純物濃度がそれぞれ互いに略等しくなっていることにより、これら２種類の半導体層が同一の工程で簡易に形成可能となる。すなわち、これら２種類の半導体層の厚みや不純物濃度を互いに異ならせる必要がなくなる。また、第１および第２の半導体層において、上記平均トラップ順位密度がそれぞれ２．０×１０17（ｃｍ-3）以下であることにより、光検出素子における特性（例えば、検出光量）と、駆動素子における特性（例えば、トランジスタのオン・オフ電流比）とがそれぞれ、高い値で両立するようになる。
【発明の効果】
【００１６】
本発明の撮像装置、表示撮像装置および電子機器によれば、光検出素子における第１の半導体層と駆動素子における第２の半導体層とにおいて、それらの厚みおよび不純物濃度がそれぞれ互いに略等しくなっていると共に、第１および第２の半導体層において上記平均トラップ順位密度がそれぞれ２．０×１０17（ｃｍ-3）以下となっているようにしたので、これら２種類の半導体層を同一の工程で簡易に形成することができると共に、光検出素子および駆動素子における特性をそれぞれ高い値で両立させることができる。よって、製造工程を複雑化させることなく、光検出素子および駆動素子において高い特性を示すことが可能となる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施の形態に係る撮像装置の概略構成例を表す断面図である。
【図２】図１に示した撮像装置における画素構成例を表す回路図である。
【図３】トラップ順位密度について説明するための模式図である。
【図４】トラップ順位密度について説明するための特性図である。
【図５】実施の形態に係る撮像装置の製造方法の一例を工程順に表す流れ図である。
【図６】図５に示した製造方法を工程順に表す断面図である。
【図７】図６に続く工程を表す断面図である。
【図８】図７に続く工程を表す断面図である。
【図９】比較例２に係る撮像装置の製造方法を工程順に表す流れ図である。
【図１０】図９に示した製造方法の一部を工程順に表す断面図である。
【図１１】比較例および実施例に係る平均トラップ順位密度を表す特性図である。
【図１２】実施例に係る平均トラップ順位密度と光検出素子およびＴＦＴ素子の特性との関係を表す特性図である。
【図１３】実施例に係る平均トラップ順位密度とＴＦＴ素子の特性との関係を表す特性図である。
【図１４】実施例および比較例に係る光検出素子におけるＬ長と可視光に対する光検出特性との関係を表す特性図である。
【図１５】実施例および比較例に係る光検出素子におけるＬ長と赤外光に対する光検出特性との関係を表す特性図である。
【図１６】図１に示した撮像装置の適用例に係る表示撮像装置の概略構成を表す断面図である。
【図１７】図１に示した撮像装置の他の適用例に係る表示撮像装置の概略構成を表す断面図である。
【図１８】表示撮像装置の適用例１の外観を表す斜視図である。
【図１９】（Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図２０】適用例３の外観を表す斜視図である。
【図２１】適用例４の外観を表す斜視図である。
【図２２】（Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態（光検出素子および駆動素子の半導体層（チャネル層）における平均トラップ順位密度が所定の範囲内に設定された撮像装置の例）
２．適用例（表示撮像装置および電子機器への適用例）
【００１９】
＜実施の形態＞
［撮像装置１の断面構成］
図１は、本発明の一実施の形態に係る撮像装置（撮像装置１）の断面構成例を表すものである。撮像装置１は、複数の撮像画素（後述する画素１０）を有している。この撮像装置１では、基板１１上に、ゲート絶縁膜１２、層間絶縁膜１３および平坦化膜１４がこの順に積層されていると共に、この基板１１上（基板面上）に、複数のＴＦＴ素子２（駆動素子）および複数の光検出素子（受光素子）３が設けられている。
【００２０】
基板１１は、例えば、ガラス、プラスチック、石英、酸化アルミニウムなどの透明（光透過性）材料を用いて構成されている。
【００２１】
ゲート絶縁膜１２は、基板１１および後述するゲート電極２１，３１と、後述するＮ＋層２２Ｎ＋、ＬＤＤ（Lightly Doped Drain）層２２Ｌ、Ｐ＋層３２Ｐ＋、Ｎ＋層３２Ｎ＋およびＩ層３２Ｉとの間に設けられている。層間絶縁膜１３は、ゲート絶縁膜１２、Ｎ＋層２２Ｎ＋、ＬＤＤ層２２Ｌ、Ｐ＋層３２Ｐ＋、Ｎ＋層３２Ｎ＋およびＩ層３２Ｉの上に設けられている。平坦化膜１４は、層間絶縁膜１３、後述するソース電極２３Ｓ、ドレイン電極２３Ｄ、アノード電極３３Ａおよびカソード電極３３Ｃの上に設けられている。これらのゲート絶縁膜１２、層間絶縁膜１３および平坦化膜１４はそれぞれ、例えば、酸窒化シリコン（ＳｉＮ）や酸化シリコン（ＳｉＯ）などの絶縁性材料や、有機系樹脂膜により構成されている。これらは単独層を積層してもよいし、複数の材料を用いて混合層としてもよい。
【００２２】
（ＴＦＴ素子２）
ＴＦＴ素子２は、後述する光検出素子３を駆動（光検出駆動，受光駆動）するための素子であり、ここでは一例として、ＭＯＳ（Metal-Oxide-Semiconductor）型のＴＦＴからなる。このＴＦＴ素子２は、ゲート電極２１、前述のゲート絶縁膜１２、一対のＮ＋層２２Ｎ＋、一対のＬＤＤ層２２Ｌ、Ｉ層２２Ｉ（第２半導体層）、ソース電極２３Ｓおよびドレイン電極２３Ｄにより構成されている。
【００２３】
ゲート電極２１は、ゲート絶縁膜１２を介してＩ層２２Ｉと対向する領域に設けられており、例えばモリブデン（Ｍｏ）などの導電性材料により構成されている。
【００２４】
一対のＮ＋層２２Ｎ＋はそれぞれ、ｎ型不純物（例えば、リン（Ｐ）など）が高濃度に注入されたｎ型半導体により構成されており、一方がソース電極２３Ｓと電気的に接続され、他方がドレイン電極２３Ｄと電気的に接続されている。このｎ型半導体は、結晶化された半導体（結晶質半導体）により構成されており、これによりキャリア（電子）の移動度を高くすることが可能となっている。この結晶質半導体としては、例えば、多結晶シリコン（ポリシリコン、ｐ−Ｓｉ）や微結晶シリコン（μ−Ｓｉ）などが挙げられる。多結晶シリコンによりなるＮ＋層２２＋は、例えば後述するように、非晶質シリコン（アモルファスシリコン，ａ−Ｓｉ）をＣＶＤ（Chemical Vapor Deposition）法などにより製膜し、エキシマレーザなどのレーザ光を照射して溶融固化する（アニール処理を行う）ことにより形成することができる。
【００２５】
一対のＬＤＤ層２２Ｌはそれぞれ、ｎ型不純物（例えば、Ｐなど）が低濃度に注入されたｎ型半導体により構成されており、一対のＮ＋層２２＋とＩ層２２Ｉとの間に設けられている。このＬＤＤ層２２Ｌもまた、Ｎ＋層２２Ｎ＋と同様に、結晶化された半導体（結晶質半導体）により構成されている。
【００２６】
Ｉ層２２Ｉは、Ｖth（閾値）調整用の不純物のみが注入されているｉ型半導体により構成されており、チャネル領域が形成されるようになっている。Ｉ層２２Ｉもまた、Ｎ＋層２２Ｎ＋と同様に、結晶化された半導体（結晶質半導体）により構成されている。このＩ層２２Ｉの厚みおよび不純物濃度はそれぞれ、後述する光検出素子３におけるＩ層３２Ｉの厚みおよび不純物濃度と互いに略等しくなっている。すなわち、Ｉ層２２ＩおよびＩ層３２Ｉでは、それらの厚みおよび不純物濃度がそれぞれ互いに略等しくなっている。具体的には、これらの層の厚みは例えば３０〜６０ｎｍ程度であり、不純物注入量は３×１０11〜８×１０11（ａｔｍ／ｃｍ2）程度である。なお、換言すると詳細は後述するが、これらのＩ層２２ＩおよびＩ層３２Ｉは互いに同一の工程により形成されるようになっている。
【００２７】
ソース電極２３Ｓおよびドレイン電極２３Ｄは、それぞれ、例えばアルミニウム（Ａｌ）や、チタン（Ｔｉ）／Ａｌ／Ｔｉ、Ｍｏ／Ａｌ／Ｍｏなど積層あるいは単層の導電性材料により構成されている。
【００２８】
（光検出素子３）
光検出素子３は、光検出部（受光部）としてのＩ層３２Ｉ（第１半導体層）へ入射する光を検出する素子であり、ここでは一例として、ＰＩＮ型のフォトダイオードからなる。この光検出素子３は、ゲート電極３１、前述のゲート絶縁膜１２、Ｐ＋層３２Ｐ＋、Ｎ＋層３２Ｎ＋、Ｉ層３２Ｉ、アノード電極３３Ａおよびカソード電極３３Ｃにより構成されている。
【００２９】
ゲート電極３１は、ゲート絶縁膜１２を介してＩ層３２Ｉと対向する領域に設けられており、前述したゲート電極２１と同様に、例えばＭｏなどの導電性材料により構成されている。
【００３０】
Ｐ＋層３２Ｐ＋は、ｐ型不純物（例えば、ホウ素（Ｂ）など）が高濃度に注入されたｐ型半導体により構成されており、アノード電極３３Ａと電気的に接続されている。このｐ型半導体は、結晶化された半導体（結晶質半導体）により構成されており、これによりキャリア（ホール，正孔）の移動度を高くすることが可能となっている。
【００３１】
Ｎ＋層３２Ｎ＋は、前述したＮ＋層２２Ｎと同様に、ｎ型不純物（例えば、Ｐなど）が高濃度に注入されたｎ型半導体により構成されており、カソード電極３３Ｃと電気的に接続されている。このｎ型半導体は、結晶化された半導体（結晶質半導体）により構成されており、これによりキャリア（電子）の移動度を高くすることが可能となっている。
【００３２】
Ｉ層３２Ｉは、前述したＩ層２２Ｉと同様に、Ｖth調整用の不純物のみが注入されているｉ型半導体により構成されており、チャネル領域が形成されるようになっている。Ｉ層３２Ｉもまた、Ｎ＋層３２Ｎ＋と同様に、結晶化された半導体（結晶質半導体）により構成されている。このＩ層３２Ｉの厚みおよび不純物濃度はそれぞれ、前述したように、ＴＦＴ素子２におけるＩ層２２Ｉの厚みおよび不純物濃度と互いに略等しくなっている。Ｉ層３２Ｉにおけるチャネル領域のチャネル長Ｌ１（Ｌ長；図１参照）は、詳細は後述するが、４．０μｍ以上であることが好ましく、また上限としては例えば４０μｍである。
【００３３】
アノード電極３３Ａおよびカソード電極３３Ｃはそれぞれ、前述したソース電極２３Ｓおよびドレイン電極２３Ｄと同様に、例えばＡｌや、Ｔｉ／Ａｌ／Ｔｉ、Ｍｏ／Ａｌ／Ｍｏなど積層あるいは単層の導電性材料により構成されている
【００３４】
［画素１０の回路構成］
次に、図２を参照して、撮像装置１における画素１０の回路構成について説明する。図２は、この画素１０の回路構成例を表したものである。各画素１０内には、上記した光検出素子３と、上記したＴＦＴ素子２としての３つのＴＦＴ素子２Ａ，２Ｂ，２Ｃと、容量素子Ｃ１とが設けられている。また、各画素１０には、電源線ＶＤＤと、光検出素子３から得られる受光信号が出力される信号線Ｌsigと、所定のリセット動作を行うためのリセット線Ｌresetと、受光信号を読み出す（出力する）動作を行うためのリード線Ｌreadとが接続されている。
【００３５】
光検出素子３のゲートおよびカソードは電源線ＶＤＤに接続され、アノードは、ＴＦＴ素子２Ａのドレイン、容量素子Ｃ１の一端およびＴＦＴ素子２Ｂのゲートに接続されている。ＴＦＴ素子２Ａのゲートはリセット線Ｌresetに接続され、ソースはグランド（接地）に接続されている。容量素子Ｃ１の他端もまた、グランドに接続されている。ＴＦＴ素子２Ｂのソースは電源線ＶＤＤに接続され、ドレインはＴＦＴ素子２Ｃのドレインに接続されている。ＴＦＴ素子２Ｃのゲートはリード線Ｌreadに接続され、ソースは信号線Ｌsigに接続されている。
【００３６】
このような回路構成により各画素１０では、以下のようにして光検出動作がなされる。すなわち、まず、リセット線Ｌresetへ入力されるリセット信号に応じてＴＦＴ素子２Ａがオン状態となることにより、容量素子Ｃ１の一端側がグランド電位（接地電位）へと初期化（リセット）される。その後、光検出素子３へ光が入射すると、この光検出素子３において光電流が発生し、この光電流の大きさに応じた電荷が容量素子Ｃ１へ蓄積される。そして、リード線Ｌreadへ入力されるリード信号に応じてＴＦＴ素子２Ｂがオン状態となると、光検出信号（受光信号）が出力される（読み出される）。具体的には、ソースフォロワ回路を構成するＴＦＴ素子２Ｂによって増幅された信号（容量素子Ｃ１に蓄積された電荷に対応する信号を増幅してなる信号）が、ＴＦＴ素子２Ｃを介して信号線Ｌsigへと出力される。
【００３７】
［トラップ順位密度について］
次に、図３および図４を参照して、撮像装置１の特徴的部分の１つである、ＴＦＴ素子２のＩ層２２Ｉおよび光検出素子３のＩ層３２Ｉ（チャネル領域）におけるトラップ順位密度について説明する。このトラップ順位密度とは、以下のようなパラメータである。
【００３８】
すなわち、まず、半導体内部の欠陥は、結晶格子の規則正しい周期性を破壊し、ドナー不純物やアクセプター不純物と同様に、禁則ギャップにエネルギー準位（トラップ準位）を導入するようになっている。これらのエネルギー準位は、伝導体と価電子帯との間でキャリア（電子および正孔）の遷移に踏み台としての役割を果たす。このときのキャリアの遷移確率は、ステップの大きさによる。したがって、トラップ準位はこのような遷移をより容易にし、キャリア寿命にドラスティックな影響を与える。そして、ある特定のトラップ準位がどの程度存在するのかを定義したのが、トラップ準位蜜度である。このように、トラップ準位密度は、チャネル領域内におけるキャリア寿命に関連するパラメータである。詳細は後述するが、キャリア寿命はトラップ準位密度に反比例し、光電流はキャリア寿命に比例するようになっている。
【００３９】
ここで本実施の形態では、以下詳述するように、ＦＥ（Field Effect）法により求められたトラップ順位密度における、真性フェルミ順位Ｅｉ±０．２ｅＶの範囲での平均値である平均トラップ順位密度を用いて、Ｉ層２２ＩおよびＩ層３２Ｉを規定している。これは、以下の理由によるものである。すなわち、まず、キャリア寿命は、不純物のドーズ量だけでなく、半導体膜に接する絶縁膜界面の状態や半導体材料やレーザ照射工程等に起因する結晶状態を含む膜質により変化する。そして、このキャリア寿命を的確に規定することができるパラメータが、平均トラップ準位密度であると考えられるためである。
【００４０】
また、以下で詳述するが、このＦＥ法では、トランプ順位密度が活性化エネルギーＥａの関数により表わすことができることから、この活性化エネルギーＥａを算出することによってトラップ順位密度を求めることが可能となっている。更に、通常、多結晶シリコンを用いた電子デバイスでは、トラップ順位密度として、多結晶シリコンの粒界に存在する粒界トラップ準位密度と、この多結晶シリコン層とゲート絶縁膜との界面に存在する界面トラップ準位とが存在する。ＦＥ法を用いた場合、このような粒界トラップ準位と界面トラップ準位との双方を考慮に入れた（合算した）トラップ準位を求めることが可能となっている。
【００４１】
ここで、このような特徴を示すパラメータであるトラップ順位密度は、具体的には以下の（１）〜（６）式により求めることができる。すなわち、まず、Ｉ層２２ＩおよびＩ層３２Ｉ（チャネル領域）における活性化エネルギーＥａ、Poisson方程式、表面電界、表面ポテンシャル、膜中電荷はそれぞれ、以下の（１）〜（５）式により求めることができる。なお、活性化エネルギーＥａは、温度特性（温度変化）に応じた電流変化を測定することにより求めることができる。そして、これらのパラメータを用いて、以下の（６）式によってトラップ順位密度Ｎ（Ｅａ）を求めることができる。また、このトラップ順位密度Ｎ（Ｅａ）を活性化エネルギーＥａの関数として表わすと、以下の（７）式により表わすことができる。このようにして、温度特性（温度変化）に応じた電流変化を測定することによって活性化エネルギーＥａを求めることにより、Ｉ層２２ＩおよびＩ層３２Ｉ（チャネル領域）におけるトラップ順位密度Ｎ（Ｅａ）を求めることが可能となる。
【００４２】
【数１】
2012019146.tif 000003
【００４３】
【数２】
2012019146.tif 000004
【００４４】
光検出素子３では、Ｉ層３２においてこのトラップ順位密度が低い場合、光電流が増加する一方、トラップ順位密度が高い場合、逆に光電流が減少する。これは、以下の理由によるものである。すなわち、まず例えば図３に模式的に示したように、光検出素子３のＩ層３２Ｉでは、強い電界は存在しないため、少数キャリア（図中に示した電子ｅおよびホール（正孔）ｈ）は、拡散によって移動する。なお、図３中のＩ層３２Ｉにおいて、「×」印は結晶の欠陥領域を示し、破線の部分は結晶の粒界を示している。このとき、連続の方程式は以下の（８）式により表わすことができ、また、境界条件は以下の（９）式および（１０）式により表わすことができる。これらの式から、以下の（１１）式を規定することができる。また、ｘ＝Ｌにおける拡散電流は、以下の（１２）式により表わすことができる。
【００４５】
【数３】
2012019146.tif 000005
【００４６】
また、キャリア寿命τｎは、トラップ順位密度に反比例し、以下の（１３）式により表わすことができる。また、上記した（１２）式により、光電流は、キャリア寿命τに反比例する。したがって、トラップ準位密度が増加するとキャリア寿命が短くなり、結果的に光電流は小さくなる。また、例えば図４に示したように、光電流が飽和するときのチャネル長（Ｌ長）は、トラップ準位密度が低くなるのに従って（光電流が大きくなるのに従って，キャリア寿命τｎが大きくなるのに従って）、短くなる。
【００４７】
【数４】
2012019146.tif 000006
【００４８】
ここで、本実施の形態の撮像装置１では、詳細は後述するが、ＴＦＴ素子２のＩ層２２Ｉおよび光検出素子３のＩ層３２Ｉ（チャネル領域）ではそれぞれ、上記した平均トラップ順位密度が、２．０×１０17（ｃｍ-3）以下となっている。これにより、後述するように、光検出素子３における特性（例えば、検出光量）と、ＴＦＴ素子２における特性（例えば、トランジスタのオン・オフ電流比）とがそれぞれ、高い値で両立するようになるからである。
【００４９】
また、これらＩ層２２およびＩ層３２Ｉにおける平均トラップ順位密度はそれぞれ、１．２×１０17（ｃｍ-3）以下となっていることが望ましい。更に、これらの層における平均トラップ順位密度はそれぞれ、５．６×１０16（ｃｍ-3）以上となっていることが望ましい。
【００５０】
［撮像装置１の製造方法］
次に、図５〜図８を参照して、撮像装置１の製造方法について説明する。図５は、この撮像装置１の製造方法の一例を工程順に流れ図で表わしたものであり、図６〜図８は、図５に示した製造方法を工程順に断面図で表わしたものである。なお、これらの図５〜図８および以下の説明では、主に撮像装置１における光検出素子３の部分の製造方法（形成方法）について述べる。また、ここでは一例として、結晶質半導体としてシリコン（Ｓｉ）を用いた場合について説明する。
【００５１】
まず、図６（Ａ）に示したように、基板１１上に、例えばスパッタ法を用いてゲート電極２１，３１をそれぞれ形成する（図５中の工程Ｓ１１）。
【００５２】
次いで、これらのゲート電極２１，３１上に、例えばＣＶＤ法を用いて、ゲート絶縁膜１２およびａ−Ｓｉ（アモルファスシリコン）層３２ａをこの順に形成する（工程Ｓ１２）。そののち、これらのゲート絶縁膜１２およびａ−Ｓｉ層３２ａに対して、所定の脱水素アニール処理を施す（工程Ｓ１３）。
【００５３】
続いて、図６（Ｂ）に示したように、ａ−Ｓｉ層３２ａに対して、例えばエキシマレーザを用いてレーザ光を照射してアニール処理を施す（レーザアニール処理を施す）ことにより再結晶化を行い、ｐ−Ｓｉ（ポリシリコン）層３２ｐを形成する（工程Ｓ１４）。
【００５４】
次に、図６（Ｃ）に示したように、ｐ−Ｓｉ層３２ｐの全面に対して、所定のイオンインプランテーション処理を施すことにより、閾値Ｖthの調整を行う（工程Ｓ１５）。
【００５５】
次いで、基板１１の裏面側（ゲート電極２１，３１等の形成面とは反対側）から露光処理（裏面露光処理）を行う（工程Ｓ１６）。これにより、例えば図７（Ａ）に示したように、ＴＦＴ素子２および光検出素子３におけるＩ層２２Ｉ，３２Ｉの形成領域にはそれぞれ、選択的にレジスト膜９が残存することになる。
【００５６】
続いて、図７（Ｂ）に示したように、ｐ−Ｓｉ層３２ｐに対して、一様に不純物ドープを行い、ＬＤＤ層２２Ｌを形成する（工程Ｓ１７）。ただし、上記したように、Ｉ層２２Ｉ，３２Ｉの形成領域には選択的にレジスト膜９が残存していることから、これらの形成領域には不純物はドープ（注入）されないことになる。これにより、Ｉ層２２Ｉ，３２Ｉがそれぞれ形成される。
【００５７】
次に、図７（Ｃ）に示したように、所定のパターンからなるレジスト膜９が残存するｐ−Ｓｉ膜３２ｐおよびＩ層２２Ｉ，３２Ｉ上に、不純物ドープ処理を行う。具体的には、Ｐ＋層３２Ｐ＋層の形成領域に対して、選択的に不純物ドープを行う。これにより、図７（Ｃ）に示したように、Ｐ＋層３２Ｐ＋が形成される（工程Ｓ１８）。
【００５８】
次いで、図８（Ａ）に示したように、所定のパターンからなるレジスト膜９が残存するｐ−Ｓｉ膜３２ｐ、Ｉ層２２Ｉ，３２ＩおよびＰ＋層３２Ｐ＋上に、不純物ドープ処理を行う。具体的には、Ｎ＋層２２Ｎ＋，３２Ｎ＋層の形成領域に対して、選択的に不純物ドープを行う。これにより、図８（Ｂ）に示したように、Ｎ＋層２２Ｎ＋，３２Ｎ＋が形成される（工程Ｓ１９）。
【００５９】
続いて、このようにして形成されたＰ＋層３２Ｐ＋、Ｎ＋層２２Ｎ＋，３２Ｎ＋およびＩ層２２Ｉ，３２Ｉに対して、不純物の活性化アニール処理を施す（工程Ｓ２０）。そののち、Ｓｉ層（半導体層）の素子分離を行う（工程Ｓ２１）と共に、例えばＣＶＤ法を用いて層間絶縁膜１３を形成する（工程Ｓ２２）。
【００６０】
次に、図８（Ｃ）に示したように、層間絶縁膜１３におけるソース電極２３Ｓ、ドレイン電極２３Ｄ、アノード電極３３Ａおよびカソード電極３３Ｃの形成領域内に、これらの電極と電気的接続を得るコンタクトを形成するためのコンタクトホール１３０を形成する（工程Ｓ２３）。
【００６１】
次いで、例えばスパッタ法を用いて、上記したコンタクト、配線層および各電極をそれぞれ形成する（工程Ｓ２４）。そののち、例えばＣＶＤ法を用いて、平坦化膜１４を形成する（工程Ｓ２５）。以上により、図１に示した撮像装置１が完成する。
【００６２】
［撮像装置１の作用・効果］
この撮像装置１では、ＴＦＴ素子２が光検出素子３に対する駆動素子として機能し、この光検出素子３における光検出動作（受光動作）に対する駆動を行う。このとき、光検出素子３では、光検出部（受光部）としてのＩ層３２に対して光が照射される（光が入射する）と、その光量に応じてＩ層３２において光電流が発生し、ｐ＋層３２Ｐ＋とｎ＋層３２Ｎ＋との間に流れ、光検出動作がなされる。
【００６３】
ところで、このように光検出素子およびその駆動素子が同一基板上に形成された撮像装置では、光検出素子および駆動素子の特性においてそれぞれ高い値で両立させることが求められる。ところが、従来の撮像装置では、ＴＦＴ（駆動素子）のオフ時における漏れ電流を抑制するため、フォトダイオード（光検出素子）における半導体層（チャネル層）の膜厚を薄くする必要があった。このため、従来の撮像装置では、外部から光検出素子へ入射した光の多くが半導体層（光電変換層）を透過してしまい、十分な光検出感度が得られない（検出光量が低い）という問題があった。
【００６４】
（比較例１）
そこで、比較例１（前述した特許文献１）に係る撮像装置では、基板の下地層上に、駆動素子を構成する第１の活性層（チャネル層）を形成すると共に、この１の活性層と同じ下地層上に、光検出素子を構成する第２の活性層を、第１の活性層よりも光吸収率が高くなるように形成している。具体的には、例えば光検出素子における第２の活性層の厚みが、駆動素子における第１の活性層の厚みよりも大きくなるようにしている。
【００６５】
しかしながら、上記のように第２の活性層を第１の活性層よりも厚く形成した場合、駆動素子と光検出素子との間でそれらの活性層（半導体層）を同一の工程で形成することができなくなるため、製造工程が複雑化してしまうことになる。
【００６６】
（比較例２）
一方、比較例２（前述した特許文献２）に係る撮像装置では、ＰＩＮ型のフォトダイオード（光検出素子）において、中間半導体領域に注入される不純物を例えば低濃度のｐ型に設定すると共に、所定の制御電極に正電位からなる電圧を印加するようにしている。これにより、中間半導体領域における空乏層内で発生した電子−正孔対が即座に分離され、光電流が発生し易くなる。よって、中間半導体領域のチャネル長（Ｌ長）を増加させても光電流が飽和しなくなり、光検出感度を十分に向上させることが可能となる。
【００６７】
ところが、この比較例２の手法では、光検出素子の中間半導体領域（チャネル領域）に対して、駆動素子のチャネル領域よりも高濃度の不純物を添加する必要がある。すなわち、光検出素子と駆動素子との間で、それらのチャネル層（半導体層）の不純物濃度を異ならせる必要があるため、新たな工程を追加する必要が生じ、やはり製造工程が複雑化してしまうことになる。
【００６８】
図９は、この比較例２に係る撮像装置の製造方法を工程順に流れ図で表わしたものである。比較例２に係る撮像装置の製造方法は、図５に示した本実施の形態の撮像装置１の製造方法（工程Ｓ１１〜Ｓ２５）において、工程Ｓ１６，Ｓ１７の代わりにそれぞれ、以下説明する工程Ｓ１０６，Ｓ１０７を設けたものとなっている。
【００６９】
すなわち、この比較例２の製造方法では、まず工程Ｓ１０６において、本実施の形態の工程Ｓ１６に対応する裏面露光処理に加え、基板１１の表面側（ゲート電極２１，３１等の形成面側）からも露光処理（表面露光処理）を行う。これにより、比較例２では図７（（Ａ）に示した本実施の形態とは異なり、光検出素子においてはレジスト膜９が除去される。具体的には、ＴＦＴ素子におけるＩ層２２Ｉの形成領域には選択的にレジスト膜９が残存する一方、例えば図１０（Ａ）に示したように、比較例２に係る光検出素子（後述する光検出素子１０３）における後述するＰ−層１０３Ｐ−の形成領域では、レジスト膜９が除去される。
【００７０】
次いで、比較例２では、光検出素子１０３の形成領域において、図１０（Ｂ）に示したようにａ−Ｓｉ層３２ｐに対して一様に不純物ドープを行い、Ｐ−層１０３Ｐを形成する（工程Ｓ１０７）。このようにして、光検出素子１０３のチャネル領域に対して、ＴＦＴ素子３のチャネル領域よりも高濃度の不純物が添加される。
【００７１】
なお、その後は本実施の形態の工程Ｓ１８〜Ｓ２５と同様の工程を行うことにより、例えば図１０（Ｃ）に示したように、光検出素子１０３を備えた比較例２に係る撮像装置が完成する。
【００７２】
このように、比較例２に係る撮像装置１０３の製造方法では、光検出素子１０３とＴＦＴ素子２との間で、それらのチャネル層（Ｉ層２２ＩおよびＰ−層１０３Ｐ−）の不純物濃度を異ならせる必要があるため、新たな工程（表面露光処理）を追加する必要が生じる。
【００７３】
以上のように、比較例１，２の手法では、同一基板上に光検出素子および駆動素子を形成する場合において、製造工程を複雑化させることなく双方の素子において高い特性を示すようにすることが困難である。
【００７４】
（本実施の形態の特徴的作用）
これに対して本実施の形態では、まず、光検出素子３におけるチャネル領域（Ｉ層３２Ｉ）とＴＦＴ素子２におけるチャネル領域（Ｉ層２２Ｉ）とにおいて、それらの厚みおよび不純物濃度がそれぞれ互いに略等しくなっている。これにより、これら２種類の半導体層（Ｉ層，チャネル領域）が同一の工程で簡易に形成可能となる。すなわち、上記比較例２のように、これら２種類の半導体層の厚みや不純物濃度を互いに異ならせる必要がなくなる。
【００７５】
また、本実施の形態の撮像装置１では、前述したように、ＴＦＴ素子２のＩ層２２Ｉおよび光検出素子３のＩ層３２Ｉ（チャネル領域）においてそれぞれ、平均トラップ順位密度が２．０×１０17（ｃｍ-3）以下となっている。これにより、以下の実施例を用いて詳述するように、光検出素子３における特性（例えば、検出光量）と、ＴＦＴ素子２における特性（例えば、トランジスタのオン・オフ電流比）とがそれぞれ、高い値で両立するようになる。
【００７６】
具体的には、まず、例えば図１１（Ａ）に示した比較例１では、例えば図１１（Ｂ）に示した本実施の形態に係る実施例（実施例１〜３）と比べ、平均トラップ順位密度（ＦＥ法により求められたトラップ順位密度における真性フェルミ順位Ｅｉ±０．２ｅＶの範囲での平均値）が高い値を示している。すなわち、図１１（Ａ）に示した比較例１では、平均トラップ順位密度が２．０×１０18（ｃｍ-3）程度となっている。一方、図１１（Ａ）に示した実施例１〜３における平均トラップ順位密度は、実施例１において７．８×１０16（ｃｍ-3）、実施例２において５．６×１０16（ｃｍ-3）、実施例３において１．２×１０17（ｃｍ-3）となっている。このように、実施例１〜３における平均トラップ順位密度はそれぞれ、上記した２．０×１０17（ｃｍ-3）以下の値となっている。なお、図示はしていないが、後述する比較例２に係る平均トラップ順位密度も、３．５×１０18（ｃｍ-3）となっており、実施例１〜３と比べて高い値となっている。
【００７７】
ここで、これらの実施例１〜３および比較例１，２では、チャネル領域（半導体層）における不純物量（ドーズ量）、膜厚、チャネル長（Ｌ長）、エキシマレーザによるレーザアニール処理の際の照射条件（フルエンス条件）および平均トラップ準位密度はそれぞれ、以下のようになっている。なお、本実施の形態では、上記した不純物量は３×１０11〜８×１０11（ａｔｍ／ｃｍ2）程度の範囲内、膜厚は３０〜６０（ｎｍ）程度の範囲内、チャネル長は４〜４０（μｍ）程度の範囲内、フルエンス条件は５１０〜５８０（ｍＪ）程度の範囲内であることが望ましい。
【００７８】
実施例１：  ……  不純物量：５×１０11（ａｔｍ／ｃｍ2）、膜厚：４０（ｎｍ）、チャネル長：可変の値（後述）、フルエンス条件：５５０（ｍＪ）、平均トラップ順位密度：７．８×１０16（ｃｍ-3）
実施例２：  ……  不純物量：３×１０11（ａｔｍ／ｃｍ2）、膜厚：６０（ｎｍ）、チャネル長：可変の値（後述）、フルエンス条件：５８０（ｍＪ）、平均トラップ順位密度：５．６×１０16（ｃｍ-3）
実施例３：  ……  不純物量：８×１０11（ａｔｍ／ｃｍ2）、膜厚：３０（ｎｍ）、チャネル長：可変の値（後述）、フルエンス条件：５１０（ｍＪ）、平均トラップ順位密度：１．２×１０17（ｃｍ-3）
比較例１：  ……  不純物量：１×１０12（ａｔｍ／ｃｍ2）、膜厚：４０（ｎｍ）、チャネル長：可変の値（後述）、フルエンス条件：５１０（ｍＪ）、平均トラップ順位密度：２．０×１０18（ｃｍ-3）
比較例２：  ……  不純物量：４×１０12（ａｔｍ／ｃｍ2）、膜厚：４０（ｎｍ）、チャネル長：可変の値（後述）、フルエンス条件：５１０（ｍＪ）、平均トラップ順位密度：３．５×１０18（ｃｍ-3）
【００７９】
なお、比較例２の手法による膜厚方向での電子正孔分離が生じるためには、キャリア密度が３×１０17（ａｔｍ／ｃｍ2）程度以上であることが必要であると考えられ、不純物量としては上記したように、４×１０12（ａｔｍ／ｃｍ2）程度以上が必要となる。これに対して本実施の形態では、上記したように好ましくは、不純物量は３×１０11〜８×１０11（ａｔｍ／ｃｍ2）程度の範囲内となっている。したがって、本実施の形態では上記比較例２と比べ、チャネル領域における不純物量がかなり低くなっている。
【００８０】
ここで、図１２は、実施例に係る平均トラップ順位密度と、光検出素子３およびＴＦＴ素子２の特性との関係を表したものである。具体的には、ここではＴＦＴ素子２の特性の一例として、トランジスタのオン・オフ電流比（Ｉdson（オン動作時のソース・ドレイン間電流）／Ｉdsoff（オフ動作時のソース・ドレイン間電流））を挙げ、光検出素子３の特性の一例として、検出光量（Ｉphoto（光電流）−Ｉdark（暗電流））を挙げている。なお、ここでは一例として、ＴＦＴ素子２における（チャネル幅Ｗ／チャネル長Ｌ）＝２０μｍ／４．２５μｍ、光検出素子３における（チャネル幅Ｗ／チャネル長Ｌ）＝１００μｍ／１０μｍ、検出光の波長＝８５０ｎｍとしている。
【００８１】
この図１２により、Ｉ層２２Ｉ，Ｉ層３２Ｉ（チャネル領域）における平均トラップ順位密度を２．０×１０17（ｃｍ-3）以下とすることにより、光検出素子３における特性（検出光量；Ｉphoto−Ｉdark）と、ＴＦＴ素子２における特性（トランジスタのオン・オフ電流比；Ｉdson／Ｉdsoff）とがそれぞれ、高い値で両立することが分かる。具体的には、平均トラップ順位密度が２．０×１０17（ｃｍ-3）以下である場合に、検出光量（Ｉphoto−Ｉdark）が急激に増加していると共に、トランジスタのオン・オフ電流比（Ｉdson／Ｉdsoff）も、良好な駆動に必要な条件（高い値）を満たしている。また、図１２により、これらＩ層２２およびＩ層３２Ｉにおける平均トラップ順位密度が、１．２×１０17（ｃｍ-3）以下となっているのが望ましいことが分かる。平均トラップ順位密度をこの値以下とすることにより、トランジスタのオン・オフ電流比（Ｉdson／Ｉdsoff）が更に急激に増加しているからである。
【００８２】
また、図１３は、実施例に係る平均トラップ順位密度と、ＴＦＴ素子２の特性（ソース・ドレイン間電流Ｉｄｓ）との関係を表したものである。
【００８３】
ここで、本実施の形態では、例えば平均トラップ順位密度およびソース・ドレイン間電流Ｉｄｓはそれぞれ、図１３中の斜線で示した領域内の値となっていることが望ましい。具体的には、Ｉ層２２およびＩ層３２Ｉにおける平均トラップ順位密度は、上記した上限値に加え、更に５．６×１０16（ｃｍ-3）以上となっていることが望ましい。この値以上であったほうが、エキシマレーザ等を用いたレーザアニール処理による半導体層の結晶化を実施し易いからである。また、ソース・ドレイン間電流Ｉｄｓは、例えば２１０（μＡ）以上となっていることが望ましい。この値以上であれば、ＴＦＴ素子２におけるオフ動作時のソース・ドレイン間電流Ｉdsoffが小さくなり（例えば、１×１０-10（Ａ）以下となり）、良好な駆動動作が実現されるためである。
【００８４】
また、本実施の形態の撮像装置１では、光検出素子３のＩ層３２Ｉにおけるチャネル長（Ｌ長）Ｌ１は、以下説明する適切な範囲内の値となっていることが望ましい。
【００８５】
ここで、図１４は、実施例１〜３および比較例１，２に係る光検出素子におけるチャネル長（Ｌ長）と、可視光（一例として波長４００ｎｍ）に対する光検出特性（検出光量；Ｉphoto−Ｉdark）との関係を表したものである。
【００８６】
この図１４により、本実施の形態では、Ｉ層３２Ｉにおけるチャネル長Ｌ１（Ｌ長）は、４．０μｍ以上であるのが望ましいことが分かる。これにより、例えば実施例１〜３のように、比較例１，２と比べて検出光量（Ｉphoto−Ｉdark）が増加するからである。また、本実施の形態では、このチャネル長Ｌ１（Ｌ長）は、検出光量（Ｉphoto−Ｉdark）が飽和している（安定化している）領域内の値（例えば、５〜８μｍ程度以上の値）となっていることが望ましい。これにより、例えば比較例２の手法（所定の制御電極に正電位からなる電圧を印加することにより、チャネル長（Ｌ長）を増加させても光電流が飽和しなくなって線形に増加するようにする手法）と比べ、安定した光検出を行うことができる。なお、この比較例２の手法では、チャネル長の増加に従って光電流（検出光量）が線形に増加するため、チャネル長のばらつきによって個々の光検出素子の特性が変動するおそれがある。
【００８７】
また、図１４により、この比較例２の手法を用いた光検出素子においても、実施例１〜３と比べて検出光量（Ｉphoto−Ｉdark）が低くなっていることが分かる。これは、不純物量が増加するとそれに伴って結晶の欠陥密度も増加するため、光電流が増加する効果と共に低下する効果も出てくることになり、結果的に検出光量がそれほど高い値を示さないものと考えられる。
【００８８】
また、図１５は、実施例１〜３および比較例１，２に係る光検出素子におけるチャネル長（Ｌ長）と、赤外光（一例として波長８５０ｎｍ）に対する光検出特性（検出光量；Ｉphoto−Ｉdark）との関係を表したものである。すなわち、ここでは、光検出素子３が赤外光に対して検出感度を有するものとなっている。
【００８９】
この図１５に示した特性を図１４に示した特性と比較すると、図１４に示した可視光の場合と比べて図１５に示した赤外光の場合のほうが、検出光量（Ｉphoto−Ｉdark）が増加する効果が大きいことが分かる。具体的には、図１４に示した可視光の場合、例えば（実施例３の検出光量／比較例２の検出光量）＝約４／３となっているのに対し、図１５に示した赤外光の場合、例えば（実施例３の検出光量／比較例２の検出光量）＝約２．０となっている。すなわち、赤外光に対しては可視光の２倍以上の受光感度が得られていることが分かる。
【００９０】
以上のように本実施の形態では、光検出素子３におけるＩ層３２Ｉ（チャネル領域，半導体層）とＴＦＴ素子２におけるＩ層２２Ｉ（チャネル領域，半導体層）とにおいて、それらの厚みおよび不純物濃度がそれぞれ互いに略等しくなっていると共に、これらＩ層２２Ｉ，３２Ｉにおいて平均トラップ順位密度がそれぞれ２．０×１０17（ｃｍ-3）以下となっているようにしたので、これら２種類の半導体層（Ｉ層２２Ｉ，３２Ｉ）を同一の工程で簡易に形成することができると共に、光検出素子３およびＴＦＴ素子２における特性をそれぞれ高い値で両立させることができる。よって、製造工程を複雑化させることなく、光検出素子３およびＴＦＴ素子２において高い特性を示すことが可能となる。
【００９１】
＜適用例＞
続いて、上記実施の形態に係る撮像装置１の適用例（表示撮像装置および電子機器への適用例）について説明する。
【００９２】
［表示撮像装置］
図１６は、撮像装置１の適用例に係る表示撮像装置としての液晶表示装置４の概略構成を断面図で表わしたものである。この液晶表示装置４は、基板１１上に、ゲート絶縁膜１２、層間絶縁膜１３および平坦化膜１４と、複数の光検出素子３と、複数のＴＦＴ素子２（例えば、図中のＴＦＴ素子２−１，２−２等）と、複数の液晶素子４０（表示素子）とを備えている。この液晶素子４０は、画素電極４２１、液晶層４３および共通電極４２２からなる。液晶表示装置４はまた、基板１１に対向する基板４１（透明基板）上に、ブラックマトリクス層４６、カラーフィルタ４７およびオーバーコート層４５を備えている。
【００９３】
また、図１７は、撮像装置１の他の適用例に係る表示撮像装置としての有機ＥＬ（Electro Luminescence）表示装置５の概略構成を断面図で表わしたものである。この有機ＥＬ表示装置５は、基板１１上に、ゲート絶縁膜１２、層間絶縁膜１３、平坦化膜１４および樹脂層５４と、複数の光検出素子３と、複数のＴＦＴ素子２（例えば、図中のＴＦＴ素子２−１，２−２等）と、複数の有機ＥＬ素子５０（表示素子）とを備えている。この有機ＥＬ素子５０は、アノード電極５２１、有機材料層からなる発光層５３、およびカソード電極５２２からなる。有機ＥＬ表示装置５はまた、基板１１に対向する基板５１（透明基板）上に、ブラックマトリクス層５６、カラーフィルタ５７およびオーバーコート層５５を備えている。
【００９４】
このような構成からなる表示撮像装置では、外部からの環境光や表示素子からの表示光を受光することが可能となる。したがって、表示データやバックライトの光量等を制御したり、タッチパネル機能や指紋入力機能、スキャナ機能などを有する多機能ディスプレイとして機能させることが可能となる。
【００９５】
［電子機器］
次に、図１８〜図２２を参照して、上記した表示撮像装置の適用例について説明する。上記表示撮像装置は、テレビジョン装置，デジタルカメラ，ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、上記表示撮像装置は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。
【００９６】
（適用例１）
図１８は、上記表示撮像装置が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル６１１およびフィルターガラス６１２を含む映像表示画面部６１０を有しており、この映像表示画面部６１０は、上記表示撮像装置により構成されている。
【００９７】
（適用例２）
図１９は、上記表示撮像装置が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部６２１、表示部６２２、メニュースイッチ６２３およびシャッターボタン６２４を有しており、その表示部６２２は、上記表示撮像装置により構成されている。
【００９８】
（適用例３）
図２０は、上記表示撮像装置が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体６３１，文字等の入力操作のためのキーボード６３２および画像を表示する表示部６３３を有しており、その表示部６３３は、上記表示撮像装置により構成されている。
【００９９】
（適用例４）
図２１は、上記表示撮像装置が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６４１，この本体部６４１の前方側面に設けられた被写体撮影用のレンズ６４２，撮影時のスタート／ストップスイッチ６４３および表示部６４４を有している。そして、その表示部６４４は、上記表示撮像装置により構成されている。
【０１００】
（適用例５）
図２２は、上記表示撮像装置が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そのディスプレイ７４０またはサブディスプレイ７５０は、上記表示撮像装置により構成されている。
【０１０１】
＜変形例＞
以上、実施の形態および適用例を挙げて本発明を説明したが、本発明はこれらの実施の形態等に限定されず、種々の変形が可能である。
【０１０２】
例えば、上記実施の形態等では、光検出素子３において検出する光として、可視光および赤外光を例に挙げて説明したが、本発明の撮像装置における光検出素子において、他の波長領域の光を検出するようにしてもよい。
【０１０３】
また、上記実施の形態では、主にシリコン薄膜を半導体層として用いた場合について説明したが、半導体層に用いる半導体材料としてはこれには限られない。すなわち、例えば、シリコンゲルマニウム（ＳｉＧｅ），ゲルマニウム（Ｇｅ），セレン（Ｓｅ），有機半導体膜、酸化物半導体膜などの半導体を用いるようにしてもよい。
【符号の説明】
【０１０４】
１…撮像装置、１０…画素、１１…基板、１２…ゲート絶縁膜、１３…層間絶縁膜、１３０…コンタクトホール、１４…平坦化膜、２，２Ａ〜２Ｃ，２−１，２−２…ＴＦＴ素子、２１…ゲート電極、２２Ｎ＋…Ｎ＋層、２２Ｉ…Ｉ層、２２Ｌ…ＬＤＤ層、２３Ｓ…ソース電極、２３Ｄ…ドレイン電極、３…光検出素子、３１…ゲート電極、３２Ｐ＋…Ｐ＋層、３２Ｎ＋…Ｎ＋層、３２Ｉ…Ｉ層、３２ａ…ａ−Ｓｉ層、３２ｐ…ｐ−Ｓｉ層、３３Ａ…アノード電極、３３Ｃ…カソード電極、４…液晶表示装置、４０…液晶素子、５…有機ＥＬ表示装置、５０…有機ＥＬ素子、Ｌ１…チャネル長（Ｌ長）、Ｃ１…容量素子、ＶＤＤ…電源線、Ｌsig…信号線、Ｌreset…リセット線、Ｌread…リード線、Ｌin…入射光、ｈ…ホール（正孔）、ｅ…電子。
【図１】
2012019146.tif 000007
【図２】
2012019146.tif 000008
【図３】
2012019146.tif 000009
【図４】
2012019146.tif 000010
【図５】
2012019146.tif 000011
【図６】
2012019146.tif 000012
【図７】
2012019146.tif 000013
【図８】
2012019146.tif 000014
【図９】
2012019146.tif 000015
【図１０】
2012019146.tif 000016
【図１１】
2012019146.tif 000017
【図１２】
2012019146.tif 000018
【図１３】
2012019146.tif 000019
【図１４】
2012019146.tif 000020
【図１５】
2012019146.tif 000021
【図１６】
2012019146.tif 000022
【図１７】
2012019146.tif 000023
【図１８】
2012019146.tif 000024
【図１９】
2012019146.tif 000025
【図２０】
2012019146.tif 000026
【図２１】
2012019146.tif 000027
【図２２】
2012019146.tif 000028