(57)【要約】【課題】不良品の見逃しリスクを減少しつつ、所定のテスト量を減らして製造コストを削減する。【解決手段】検査制御システム１００は、所定の同一条件下で製造された複数の半導体装置について、一部の半導体装置ずつ順にテストを行い、各半導体装置への検査を制御する。検査制御システム１００は、所定の同一条件下で製造された一部の半導体装置に対して所定のテスト量のテストを行った結果の良否判定の入力を受け付けるテスト結果入力受付部１０２、テスト結果入力受付部１０２が受け付けた結果に基づき、結果が良判定の場合は所定のテスト量を減少する一方、結果が不良判定の場合は所定のテスト量を増加して所定のテスト量を設定し直す設定更新部１０４、および次の一部の半導体装置に対してテストを行う際に、設定更新部１０４が設定し直した所定のテスト量のテストを行うよう制御するテスト実行制御部１０６を含む。【選択図】図１
2012088246.tif 000002
【特許請求の範囲】
【請求項１】
所定の同一条件下で製造された複数の半導体装置について、一部の半導体装置ずつ順にテストを行い、各前記半導体装置への検査を制御する検査制御システムであって、
前記所定の同一条件下で製造された前記一部の半導体装置に対して所定のテスト量の前記テストを行った結果の良否判定の入力を受け付けるテスト結果入力受付部と、
前記テスト結果入力受付部が受け付けた前記結果に基づき、前記結果が良判定の場合は前記所定のテスト量を減少する一方、前記結果が不良判定の場合は前記所定のテスト量を増加して前記所定のテスト量を設定し直す設定更新部と、
次の前記一部の半導体装置に対して前記テストを行う際に、前記設定更新部が設定し直した前記所定のテスト量のテストを行うよう制御するテスト実行制御部と、
を含み、
前記テスト結果入力受付部による前記テストを行った前記結果の良否判定の入力、前記設定更新部による前記所定のテスト量の設定し直し、および前記テスト実行制御部による前記制御を繰り返し行い、各前記複数の半導体装置の検査を制御する検査制御システム。
【請求項２】
請求項１に記載の検査制御システムにおいて、
前記一部の半導体装置ずつ順に行う前記テストにおいて、当該テストを所定数の前記半導体装置ずつ順に行う検査制御システム。
【請求項３】
請求項１または２に記載の検査制御システムにおいて、
前記所定の同一条件下で製造された前記複数の半導体装置は、同一製造日に製造された前記半導体装置、同一ロットに含まれる前記半導体装置、同一工程に含まれる前記半導体装置、または同一ウェハ上に形成される前記半導体装置のいずれかである検査制御システム。
【請求項４】
請求項１から３のいずれか一項に記載の検査制御システムにおいて、
前記設定更新部は、前記良判定の場合に前記所定のテスト量を減少させるための係数をα、前記不良判定の場合に前記所定のテスト量を増加させるための係数をβとしたとき、下式（１）により算出した新たな前記所定のテスト量に基づき、前記所定のテスト量を設定し直す検査制御システム。
【数１】
2012088246.tif 000008
（ただし、Ｌ'は新たな前記所定のテスト量、Ｌは現在の前記所定のテスト量、ｎｐは前記結果が良判定である前記半導体装置の個数、ｎｆは前記結果が不良判定である前記半導体装置の個数である。）
【請求項５】
請求項１から３のいずれか一項に記載の検査制御システムにおいて、
前記設定更新部は、下式（２）により算出した新たな前記所定のテスト量に基づき、前記所定のテスト量を設定し直す検査制御システム。
【数２】
2012088246.tif 000009
（ただし、Ｌ'は新たな前記所定のテスト量、ｋ１、ｋ２、ｆ１は前記テストの内容から統計的に決定される定数であり、また、Ｙは歩留、Ｄ０は流出不良率の上限値である。）
【請求項６】
所定の同一条件下で製造された複数の半導体装置について、一部の半導体装置ずつ順にテストを行い、各前記半導体装置の検査を行う検査方法であって、
前記一部の半導体装置に対して所定のテスト量の前記テストを行った結果が、良判定の場合は前記所定のテスト量を減少する一方、不良判定の場合は前記所定のテスト量を増加して前記所定のテスト量を設定し直す工程と、
次の前記一部の半導体装置に対して前記テストを行う際に、設定し直された前記所定のテスト量のテストを行う工程と、
を含み、
前記所定のテスト量を設定し直す工程と前記設定し直された前記所定のテスト量のテストを行う工程とを繰り返し行い、前記複数の半導体装置の検査を行う検査方法。
【請求項７】
コンピュータに、所定の同一条件下で製造された複数の半導体装置について、一部の半導体装置ずつ順にテストを行い、各前記半導体装置の検査を制御させるための検査制御プログラムであって、
コンピュータを、
前記所定の同一条件下で製造された前記複数の半導体装置について、前記一部の半導体装置ずつ、所定のテスト量の前記テストを行った結果の良否判定の入力を受け付けるテスト結果入力受付手段、
前記テスト結果入力受付手段が受け付けた前記結果に基づき、前記結果が良判定の場合は前記所定のテスト量を減少する一方、前記結果が不良判定の場合は前記所定のテスト量を増加して前記所定のテスト量を設定し直す設計更新手段、
次の前記一部の半導体装置に対して前記テストを行う際に、前記設定更新手段が更新した前記所定のテスト量のテストを行うテスト実行制御手段、
として機能させ、
前記テスト結果入力受付手段による前記テストを行った前記結果の良否判定の入力、前記設定更新手段による前記所定のテスト量の設定し直し、および前記テスト実行制御手段による前記制御を繰り返し行い、前記複数の半導体装置の検査を制御させるための検査制御プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、検査制御システム、検査方法、および検査制御プログラムに関する。
【背景技術】
【０００２】
従来から、ＬＳＩ等の半導体装置については、不良品を見つけ出して排除するために、出荷前に各装置の電気特性等の不良の有無を検査することが行われている。これにより、高い品質の装置を出荷することができ、出荷製品の歩留を向上させることができている。ここで、テスト量を多くして、より多くのテストを行うことにより出荷品の品質を高度に保つことができる一方、テスト量が多すぎると、テスト時間が長くなり、製造コストが高くなるという問題が生じる。
【０００３】
特許文献１（特表２００９−５４３３２６号公報）には、ウェハ及び／又はロットの基準ダイス及び非基準ダイスが、異なるように検査される半導体検査方法及びシステムが記載されている。当該文献には、少数の基準ダイに対して所定のテストを行い、その結果を利用することにより基準ダイ以外の非基準ダイスに対する検査手順から所定検査を除去して検査時間を短縮することが可能であるとされている。
【０００４】
特許文献２（特開平０５−１２６９１８号公報）には、ＬＳＩのテストにおいて予め設定した条件を満たしたテストを条件満足後は省略することができるＬＳＩテスタにおいて、省略した後も同テストを全く省略するのではなく、ＤＣテストならば、被測定ピンを減らし、ファンクションテストならば、テストベクトルを圧縮する技術が記載されている。これにより、テスト時間の短縮を図りながら品質も確保することができるとされている。
【０００５】
特許文献３（特開２００４−１０９００５号公報）には、ＬＳＩテスタによる検査結果データを自動で収集・解析し、製造工程の揺らぎ等も含めて考慮しながらＬＳＩテスタでのテストを自動で適正化できる半導体検査装置及び半導体デバイスの検査方法が記載されている。当該文献に記載の技術では、ロット単位で簡略化を行うか否かが判断されており、製造工程に異常があったロットについては簡略化を停止することができ、品質問題を生じさせない対応を容易にすることができるとされている。
【０００６】
特許文献４（特開平０７−１７６５７５号公報）には、最初に半導体素子について予め設定した全ての検査項目を実施する通常検査を順次に行い、該通常検査において規格値を満たす良品と判定された半導体素子が連続して予め設定した所定個数に達すると、次の半導体素子からは全検査項目のうち一部の検査項目のみを実施する簡易検査とし、簡易検査された半導体素子が所定個数に達すると再び通常検査に戻り、以上の操作を繰り返し行う半導体装置の検査方法が記載されている。また、当該文献において、簡易検査において検査し終わった半導体素子数が所定個数に達する前に半導体素子が不良と判定された場合には、その時点で簡易検査を終了して通常検査に移行することも記載されている。
【０００７】
特許文献５（特開２００４−２６６０１７号公報）には、以下の技術が記載されている。半導体ウェハをｎ個の領域に分割し、そのｎ個の領域のうちから任意にｍ個（ｎ＞ｍ）の領域を設定し、その任意のｍ個の各領域については、必須検査および選択検査をそれぞれ行い、その検査結果に基づいて良否の判定を行う。次に、（ｎ−ｍ）個の各領域については、必須検査を行うとともに、選択検査をその選択検査の累積不良率などに応じて行い、その検査結果に基づいて良否の判定を行う。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特表２００９−５４３３２６号公報
【特許文献２】特開平０５−１２６９１８号公報
【特許文献３】特開２００４−１０９００５号公報
【特許文献４】特開平０７−１７６５７５号公報
【特許文献５】特開２００４−２６６０１７号公報
【非特許文献】
【０００９】
【非特許文献１】T. W. Williams et. al.、"Defect Level as a Function of Fault Coverage"、IEEE Transactions on Computers、vol.C-30, No.12、１９８１年
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかし、以上の従来技術では、依然として以下のような課題があった。
たとえば、特許文献１に記載の技術では、非基準ダイスに対する検査精度を高めるためには、サンプルとして抽出する基準ダイの数を増やす等の必要がある。その場合、検査時間を充分に削減することができない。一方、サンプルとして抽出する基準ダイの数が充分でないと、除去すべき所定検査の量を適正に見積もることが困難で、結果としてテスト量を適切に削減できずに時間削減を効果的に行うことが困難だったり、テスト量を減らし過ぎて不良品の見逃しリスクが高まったりするという問題がある。
【００１１】
また、特許文献２に記載の技術では、同一のテストにより、あらかじめ設定された個数だけ連続してパスした場合、次の被測定ＬＳＩ以降の該同一テストのテスト内容を簡略化するため、次の被測定ＬＳＩ以降において不良品が偏在している場合に検出されにくい。したがって、不良品の見逃しリスクが高まるという問題がある。
【００１２】
また、特許文献３に記載の技術では、ロット単位で簡略化を行うか否かが決定されており、各ロット内での個々のＬＳＩについての品質を考慮した簡略化等の調整が行われていない。そのため、当該文献に記載の技術においても、依然として、テスト量を適切に削減できずに時間削減を効果的に行うことが困難だったり、テスト量を減らし過ぎて不良品の見逃しリスクが高まったりするという問題がある。
【００１３】
また、たとえば特許文献４に記載の技術では、所定個数の半導体素子に対して通常検査を行い、所定個数の半導体素子が良品と判定された場合には、簡易検査を行い、さらに所定個数の半導体素子への簡易検査が終了した場合、または途中で不良と判定される半導体素子があった場合は、再び通常検査を行っている。このように、テストの種類が通常検査と簡易検査のいずれかのみとなっていることから、通常検査を行っている間は、無駄なテストが含まれている可能性が高まり、製造コストの削減が充分に行われていないという問題がある。また、所定個数の半導体素子が連続して良品だった場合、次の半導体素子から突然簡易検査を行うと、テスト量が充分でないために、不良品の見逃しリスクが高まるという問題がある。
【００１４】
さらに、特許文献５に記載の技術でも、特許文献２と同様にして、任意のｍ個の領域において良品が続いて良判定となっており、（ｎ−ｍ）個の各領域について不良品が偏在している場合に、（ｎ−ｍ）個の各領域における選択検査が軽減されてしまうため、不良品が検出されにくい。したがって、不良品の見逃しリスクが高まるという問題がある。
【００１５】
このように、以上の従来技術では、テスト量を減らすための様々な方法が提案されているものの、不良品の見逃しリスクを適切に低減できないという課題があった。
【課題を解決するための手段】
【００１６】
本発明によれば、
所定の同一条件下で製造された複数の半導体装置について、一部の半導体装置ずつ順にテストを行い、各前記半導体装置への検査を制御する検査制御システムであって、
前記所定の同一条件下で製造された前記一部の半導体装置に対して所定のテスト量の前記テストを行った結果の良否判定の入力を受け付けるテスト結果入力受付部と、
前記テスト結果入力受付部が受け付けた前記結果に基づき、前記結果が良判定の場合は前記所定のテスト量を減少する一方、前記結果が不良判定の場合は前記所定のテスト量を増加して前記所定のテスト量を設定し直す設定更新部と、
次の前記一部の半導体装置に対して前記テストを行う際に、前記設定更新部が設定し直した前記所定のテスト量のテストを行うよう制御するテスト実行制御部と、
を含み、
前記テスト結果入力受付部による前記テストを行った前記結果の良否判定の入力、前記設定更新部による前記所定のテスト量の設定し直し、および前記テスト実行制御部による前記制御を繰り返し行い、各前記複数の半導体装置の検査を制御する検査制御システム、が提供される。
【００１７】
本発明によれば、
所定の同一条件下で製造された複数の半導体装置について、一部の半導体装置ずつ順にテストを行い、各前記半導体装置の検査を行う検査方法であって、
前記一部の半導体装置に対して所定のテスト量の前記テストを行った結果が、良判定の場合は前記所定のテスト量を減少する一方、不良判定の場合は前記所定のテスト量を増加して前記所定のテスト量を設定し直す工程と、
次の前記一部の半導体装置に対して前記テストを行う際に、設定し直された前記所定のテスト量のテストを行う工程と、
を含み、
前記所定のテスト量を設定し直す工程と前記設定し直された前記所定のテスト量のテストを行う工程とを繰り返し行い、前記複数の半導体装置の検査を行う検査方法、が提供される。
【００１８】
本発明によれば、
コンピュータに、所定の同一条件下で製造された複数の半導体装置について、一部の半導体装置ずつ順にテストを行い、各前記半導体装置の検査を制御させるための検査制御プログラムであって、
コンピュータを、
前記所定の同一条件下で製造された前記複数の半導体装置について、前記一部の半導体装置ずつ、所定のテスト量の前記テストを行った結果の良否判定の入力を受け付けるテスト結果入力受付手段、
前記テスト結果入力受付手段が受け付けた前記結果に基づき、前記結果が良判定の場合は前記所定のテスト量を減少する一方、前記結果が不良判定の場合は前記所定のテスト量を増加して前記所定のテスト量を設定し直す設計更新手段、
次の前記一部の半導体装置に対して前記テストを行う際に、前記設定更新手段が更新した前記所定のテスト量のテストを行うテスト実行制御手段、
として機能させ、
前記テスト結果入力受付手段による前記テストを行った前記結果の良否判定の入力、前記設定更新手段による前記所定のテスト量の設定し直し、および前記テスト実行制御手段による前記制御を繰り返し行い、前記複数の半導体装置の検査を制御させるための検査制御プログラム、が提供される。
【００１９】
この構成によれば、所定の同一条件下で製造された複数の半導体装置について、一部の半導体装置に所定のテスト量のテストを行った結果に応じて、次の一部の半導体装置に対して行う所定のテスト量を増減させている。所定の同一条件下で製造された半導体装置は、同様の歩留特性を有する傾向が高い。そのため、このような構成とすることにより、所定の同一条件下で製造された複数の半導体装置について、一部の半導体装置ずつ順にテストを行う際に、当該条件下の複数の半導体装置の歩留を次の一部の半導体装置に対する所定のテスト量に順次反映させていくことができる。これにより、所定のテスト量の適正化が可能となり、不良品の見逃しリスクを減少しつつ、所定のテスト量を減らして製造コストを削減することができる。
【００２０】
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置、システム、記録媒体、コンピュータプログラムなどの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２１】
本発明によれば、不良品の見逃しリスクを減少しつつ、所定のテスト量を減らして製造コストを削減することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施形態における検査制御システムの構成を示すブロック図である。
【図２】本発明の実施形態における検査制御システムの処理手順を示すフローチャートである。
【図３】本発明の実施形態における図２のステップＳ１０６の処理手順を具体的に示すフローチャートである。
【図４】本発明の実施形態の効果を説明するための図である。
【図５】本発明の実施形態の効果を説明するための図である。
【図６】本発明の実施形態の効果を説明するための図である。
【図７】本発明の実施形態の効果を説明するための図である。
【図８】本発明の実施形態の効果を説明するための図である。
【図９】本発明の実施形態における図２のステップＳ１０６の処理手順を具体的に示すフローチャートである。
【図１０】パターン長と故障検出率との関係を示す図である。
【図１１】本発明の実施形態の効果を説明するための図である。
【発明を実施するための形態】
【００２３】
以下、本発明の実施形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００２４】
（第１の実施形態）
図１は、本実施形態における検査制御システム１００の構成を示すブロック図である。検査制御システム１００は、所定の同一条件下で製造された複数の半導体装置について、一部の半導体装置ずつ順にテストを行い、各半導体装置への検査を制御する。検査制御システム１００は、テスト結果入力受付部１０２、設定更新部１０４、テスト実行制御部１０６、および設定記憶部１１０を含む。
【００２５】
本実施形態において、所定の同一条件下で製造された複数の半導体装置とは、たとえば、同一製造日に製造された半導体装置、同一ロットに含まれる半導体装置、同一工程に含まれる半導体装置、または同一ウェハ上に形成される半導体装置等とすることができる。以下では、同一ロットに含まれる半導体装置への処理手順、すなわちロット単位での処理手順を例として示す。
【００２６】
また、以下では、テスト対象の半導体装置がチップである場合を例として説明する。一部のチップずつ順に行うテストは、たとえば、ロット単位での同一所定数Ｍのチップずつ順に行うことができる。以下では、所定数Ｍのチップずつテストを行う場合を例として説明する。本実施形態において、チップに対して行うテストは、たとえばファンクションテスト、ＤＣテスト、バーンインテスト等とすることができるが、これらに限定されない。
【００２７】
図１に示した検査制御システム１００の各構成要素は、ハードウエア単位の構成ではなく、機能単位のブロックを示している。検査制御システム１００の各構成要素は、任意のコンピュータのＣＰＵ、メモリ、メモリにロードされた本図の構成要素を実現するプログラム、そのプログラムを格納するハードディスクなどの記憶ユニット、ネットワーク接続用インタフェースを中心にハードウエアとソフトウエアの任意の組合せによって実現される。そして、その実現方法、装置にはいろいろな変形例があることは、当業者には理解されるところである。
【００２８】
テスト結果入力受付部１０２は、所定数Ｍのチップに対して所定のテスト量のテストを行った結果の良否判定の入力を受け付ける。設定記憶部１１０は、初期設定として、最初の所定数Ｍのチップに対して行う所定のテスト量、テスト量の下限値および上限値、後述する計算式の条件等を記憶しておくことができる。これらの情報は、ユーザが予め設定記憶部１１０に設定登録しておくことができる。
【００２９】
設定更新部１０４は、テスト結果入力受付部１０２が受け付けた結果に基づき、結果が良判定の場合は所定のテスト量を減少する一方、結果が不良判定の場合は所定のテスト量を増加して所定のテスト量を設定し直す。設定更新部１０４は、設定し直した所定のテスト量を、次の所定数Ｍのチップに対して行う新たな所定のテスト量として設定記憶部１１０に記憶する。
【００３０】
テスト実行制御部１０６は、次の所定数Ｍのチップに対してテストを行う際に、設定記憶部１１０を参照して、設定記憶部１１０に記憶された現在の所定のテスト量のテストを行うよう制御する。つまり、たとえば設定更新部１０４が所定のテスト量を設定し直した場合、テスト実行制御部１０６は、当該設定し直した新たな所定のテスト量のテストを行うよう制御する。
【００３１】
以上のように、検査制御システム１００は、テスト結果入力受付部１０２によるテストを行った結果の良否判定の入力、設定更新部１０４による所定のテスト量の設定し直し、およびテスト実行制御部１０６による制御を繰り返し行い、複数のチップの検査を制御する。
【００３２】
図２は、本実施形態における検査制御システム１００の処理手順を示すフローチャートである。
まず、テスト対象のチップのうち、最初の所定数Ｍのチップへの所定のテスト量を設定する（ステップＳ１００）。ここで、最初の所定数Ｍのチップへの所定のテスト量は、初期設定として設定記憶部１１０に予め設定登録しておくことができる。一例として、最初の所定数Ｍのチップへの所定のテスト量は、テスト量の上限値とすることができる。
【００３３】
次いで、テスト実行制御部１０６は、設定記憶部１１０を参照して、設定記憶部１１０に現在の所定のテスト量（最初の場合は、初期設定の所定のテスト量）として設定されている所定のテスト量のテストを行うようテスタ等を制御する（ステップＳ１０２）。テスト結果入力受付部１０２は、テスタ等による、所定数Ｍのチップに対して所定のテスト量のテストを行った結果の良否判定を受け付ける（ステップＳ１０４）。
【００３４】
この後、設定更新部１０４は、テスト結果入力受付部１０２が受け付けたテスト結果に応じて、次の所定のテスト量を調整する（ステップＳ１０６）。この手順の詳細は後述する。その後、テスト実行制御部１０６は、同一ロットに含まれるチップへのテスト処理が終了したか否かを判断し（ステップＳ１０８）、同一ロットに含まれるチップへの処理が終了するまで（ステップＳ１０８のＹＥＳとなるまで）、ステップＳ１０２、ステップＳ１０４、およびステップＳ１０６の処理を繰り返し行う。
【００３５】
図３は、図２のステップＳ１０６の処理手順を詳細に示すフローチャートである。
本実施形態において、設定更新部１０４は、テスト結果入力受付部１０２が入力を受け付けた所定数Ｍのチップに対して所定のテスト量のテストを行った結果が、良判定の場合は所定のテスト量を減少する一方、結果が不良判定の場合は所定のテスト量を増加して所定のテスト量を設定し直す。
【００３６】
具体的には、図３にステップＳ１２０として示すように、テスト結果が良判定の場合に所定のテスト量を減少させるための係数を「α」、テスト結果が不良判定の場合に所定のテスト量を増加させるための係数を「β」とすると、下式（１）により算出した新たな所定のテスト量（新テスト量Ｌ'）に基づき、次の所定のテスト量を設定し直す。なお、新テスト量に基づいて次の所定のテスト量を判断する方法は、例えば、後述のように、予め設定された所定のテスト量の上限値、下限値などと比較して判断する。
【００３７】
【数１】
2012088246.tif 000003
【００３８】
ただし、「Ｌ'」は新たな所定のテスト量（新テスト量）、「Ｌ」は現在の所定のテスト量（現テスト量）、「ｎｐ」は、所定数Ｍのチップのうち、テスト結果が良判定（ｐａｓｓ）である個数、「ｎｆ」は、所定数Ｍのチップのうち、テスト結果が不良判定（ｆａｉｌ）である個数を示す。
【００３９】
すなわち、本実施形態において、一つのチップのテスト結果が良判定の場合（ｎｐ＝１）、所定のテスト量がαだけ減少し、一つのチップのテスト結果が不良判定の場合（ｎｆ＝１）、所定のテスト量がβだけ増加することになる。本実施形態において、設定記憶部１１０は、αおよびβの値も記憶することができる。なお、αおよびβの算出方法は後述する。
【００４０】
次いで、設定更新部１０４は、ステップＳ１２０で算出された新テスト量が、予め設定された所定のテスト量の下限値未満でないかを確認する（ステップＳ１２２）。新テスト量が下限値未満の場合（ステップＳ１２２のＹＥＳ）、設定更新部１０４は、新テスト量を所定のテスト量の下限値に設定して、当該所定のテスト量を次の所定のテスト量として設定記憶部１１０に記憶する（ステップＳ１２４）。
【００４１】
ステップＳ１２２で、新テスト量が下限値未満でない場合（ステップＳ１２２のＮＯ）、設定更新部１０４は、ステップＳ１２０で算出された新テスト量が、予め設定された所定のテスト量の上限値を超えていないかを確認する（ステップＳ１２６）。新テスト量が上限値を超えている場合（ステップＳ１２６のＹＥＳ）、設定更新部１０４は、新テスト量を所定のテスト量の上限値に設定して、当該所定のテスト量を次の所定のテスト量として設定記憶部１１０に記憶する（ステップＳ１２８）。
【００４２】
一方、ステップＳ１２２で新テスト量が下限値未満でなく（ステップＳ１２２のＮＯ）、ステップＳ１２６で新テスト量が上限値を超えていない場合（ステップＳ１２６のＮＯ）、設定更新部１０４は、ステップＳ１２０で算出された新テスト量を次の所定のテスト量として設定記憶部１１０に記憶する。
【００４３】
その後、図２のステップＳ１０８に進み、上述した処理を繰り返し行う。このとき、新テスト量を、随時、設定更新部１０４にて設定し直す。
【００４４】
なお、ここで、一例として、所定のテスト量は、たとえば１つのテスト項目のテストパターン長またはテスト時間等のテスト長Ｌとすることができる。また、他の例として、所定のテスト量は、テスト項目数ｔとすることもできる。なお、所定のテスト量がテスト項目数ｔで、たとえばテスト項目数ｔが小数を含む場合、切り上げ処理を行うようにすることができる。また、所定のテスト量は、テスト長Ｌとテスト項目数ｔとを合わせたものとすることもできる。
【００４５】
本実施形態において、一度にテストを行うチップの所定数Ｍは、Ｍ≧１とすることができる。所定数Ｍは２以上の数として、複数個のチップを同時にテストすることもできる。また、所定数Ｍは「１」とすることもできる。たとえば、所定数Ｍが「１」の場合、図３のステップＳ１２０の「ｎｐ」または「ｎｆ」のいずれか一方が「１」、他方が「０（ゼロ）」となる。設定記憶部１１０は、一度にテストを行うチップの所定数Ｍ、テスト対象のチップの総数Ｎ等も、ユーザが適宜設定して記憶することができる。
【００４６】
次に、本実施形態において、図３のステップＳ１２０のαおよびβを算出する手順の一例を説明する。
【００４７】
ここで、テスト結果が良判定の場合に所定のテスト量を減少させるための係数α、およびテスト結果が不良判定の場合に所定のテスト量を増加させるための係数βは、歩留Ｙ、初期設定のテスト量Ｌ０、およびテスト対象のチップの総数Ｎとすると、以下の式（３）を満たす。
【００４８】
【数２】
2012088246.tif 000004
【００４９】
ただし、式（３）に代入する歩留Ｙは、過去の生産データから統計的に算出した平均的歩留Ｙ０であっても良い。その場合は、事前に平均的歩留Ｙ０を設定記憶部１１０に記憶させておく。なお、この場合はα、βは更新されない。
【００５０】
また、式（３）に代入する歩留Ｙは、直前のテストチップまでの結果を反映させた現在の歩留Ｙであっても良い。その場合は、随時、テスト結果入力受付部１０２から得られたデータを元に、設定更新部１０４にて、現在の歩留Ｙを更新し、さらに式（３）によりα、βの設定値を更新し、設定記憶部１１０に記憶する。
【００５１】
なお、パラメータα、βの決定には、例えば、過去の生産データから統計的に類推し、製造コストや不良流出リスクなどを考慮して、あらかじめ、β＝ｋ３α（ただしｋ３＞１）あるいは、β＝ｋ４Ｙ（ただしｋ４＞１）などの条件を設定しておく。ここで、不良品の見逃しが起こらないように、ｋ３＞１、ｋ４＞１と設定しておくことが好ましい。具体的には、例えば、β＝６αと設定しておく。その場合は、事前に上記の条件を設定記憶部１１０に記憶しておくことができる。
【００５２】
これら決定されたパラメータα、βにより、所定のテスト量を決定し、テストを実施する。但し、製造プロセスの変動等により、見積もりと合わなくなり、期待効果が得られない場合がある。このため、実際のテスト結果を用いたパラメータの見直しを随時行う。
【００５３】
次に、本実施形態の効果について説明する。本実施形態によれば、一部の半導体装置に所定のテスト量のテストを行った結果に応じて、次の一部の半導体装置に対して行う所定のテスト量を増減させている。所定の同一条件下で製造された半導体装置は、同様の歩留特性を有する傾向が高い。そのため、このような構成とすることにより、所定の同一条件下で製造された複数の半導体装置について、一部の半導体装置ずつ順にテストを行う際に、当該条件下の複数の半導体装置の歩留を次の一部の半導体装置に対する所定のテスト量に順次反映させていくことができる。これにより、所定のテスト量の適正化が可能となり、不良品の見逃しリスクを減少しつつ、所定のテスト量を減らして製造コストを削減することができる。
【００５４】
図４は、本実施形態の効果を説明するための図である。ここでは、チップ番号１から２０の２０個のチップについて、テストを行う場合を例として示す。例えば、ロットＡ、ロットＢにおいて、不良チップが、それぞれ図４（ａ）、図４（ｂ）のように存在していると仮定する。不良チップには、「ＮＧ」と記載している。ロットＡでは、チップ番号４および５のチップが「ＮＧ」である。すなわち、ロットＡは、全チップ数２０個に対して不良チップ数２個であるため、歩留が９０％である。一方、ロットＢでは、チップ番号１、２、１１、１４、１６、１７、および１９のチップが「ＮＧ」である。すなわち、ロットＢは、全チップ数２０個に対して不良チップ数７個であるため、歩留が６５％である。以下、所定のテスト量の一例として、単位を％として説明する。
【００５５】
以下、各々のテストにおいて、良判定の場合は「Ｐ」（ｐａｓｓ）とし、不良判定の場合は「Ｆ」（ｆａｉｌ）と表記する。
【００５６】
下記例において、今回の全ての不良チップは、過去の生産データとは関係なく、所定のテスト量が５０％以下の場合では見逃してしまうものと仮定して説明する。その際、誤って不良チップを見逃した場合は、「（Ｐ）」（Ｐのかっこ書き）として表記する。
【００５７】
図５は、図４に示したようなロットＡ、ロットＢにおいて、本実施形態の手順で検査を行った場合の例を示す。ここで、例として、式（３）を満たすようにα、βを設定し、具体的にはα＝５、β＝３０とすることができる。まず、最初の所定のテスト量は、「１００」とする。ロットＡにおいて、図２、図３の工程に従って、チップ番号１〜３はｐａｓｓであり、所定のテスト量は５ずつ減っている。チップ番号４にてｆａｉｌしたためチップ番号５の所定のテスト量としては＋３０するのであるが、所定のテスト量の最大値１００を超えるため１００に設定されている。
【００５８】
ロットＢについても同様にして、図２、図３の工程にしたがって、チップ番号３から１０まで良品によるｐａｓｓが続いた場合には、所定のテスト量を減らしている。その後に、チップ番号１１においてｆａｉｌとなった場合においても、適切な減少係数αであったため不良チップを見逃すことなくｆａｉｌと検出できている。チップ番号１１にてｆａｉｌしたためチップ番号１２の所定のテスト量としては＋３０している。以降のチップ番号１４から１９に示すとおり、ｆａｉｌが多い箇所は所定のテスト量も十分である。
【００５９】
図６は、図４に示したようなロットＡ、ロットＢにおいて、基準チップとしてサンプリングを行う方法を用いた場合の例を示す。
【００６０】
ここで、たとえば基準チップとしてチップ番号５、１０、１５、２０を選択するものとする。ロットＡの場合、基準チップに対して１００％の所定のテスト量を実施し、チップ５をｆａｉｌと判定する。よって、ロットＡの基準チップは、基準チップ総数５個に対して不良品１個であるため、不良率２０％（歩留８０％）である。このため、基準チップ以外のチップは所定のテスト量を２０％とする。
【００６１】
一方、ロットＢの場合、基準チップではｆａｉｌが生じないので、ロットＢの基準チップは、基準チップ総数５個に対して不良チップ０個であるため、不良率０％（歩留１００％）である。したがって、ロットＢは、基準チップ以外のテストは実施されない。
【００６２】
しかし、所定のテスト量が５０％以下の場合では見逃してしまうものと仮定したため、図６の結果において、ロットＡでは、チップ番号４における所定のテスト量２０％が不十分であり不良チップ１個を見逃してしまう。一方、ロットＢでは、全部の不良チップを見逃してしまう。
【００６３】
図６の例では、基準チップ数が少ない場合、基準チップの歩留と実際の歩留のずれが大きくなり、不適当な所定のテスト量の削減により、不良チップの見逃しが多く出てしまう。一方、基準チップを多く取る場合、所定のテスト量が増大し、テスト時間削減効果が失われてしまう。
【００６４】
一方、本実施形態は、上記例とは異なり、基準チップなどのサンプリングを使用しないため、不適当な所定のテスト量の削減により、不良見逃しが生じたり、またサンプリング数が十分に確保できなかったりといった問題が生じない。
【００６５】
図７は、図４に示したようなロットＡ、ロットＢにおいて、被測定チップがあらかじめ設定された個数だけ連続してパスした場合、次の被測定チップ以降の所定のテスト量を減少させる方法を用いた例を示す。
【００６６】
この例では、被測定チップが５個以上連続してｐａｓｓした時、所定のテスト量を１０％に削減するとする。図７に示すとおり、特にロットの後半に不良品が偏在するロットＢでは、後半の５つの不良チップを見逃している。
【００６７】
この方法では、所定のテスト量における設定更新が、所定のテスト量を削減するのみであるため、上記のように不良チップが半導体ウェハの特定の箇所に偏在している場合において検出されにくい。例えば、ロットＢの例のように、ロットの後半で不良チップの偏在した箇所をテストする場合など、不良チップの見逃しリスクが高くなる。
【００６８】
一方、本実施形態は、被測定チップが連続してｐａｓｓした場合について、図７の例とほぼ同様である。しかし、被測定チップがｆａｉｌした場合には、図７の例とは異なり、所定のテスト量は「増加」の方向に変更される。これにより、被測定チップがある程度連続してｐａｓｓした後に不良チップが偏在した場合において、不良チップの見逃しが生じるリスクが改善されている。
【００６９】
図８は、図４に示したようなロットＡ、ロットＢにおいて、前のテスト結果を元に、ロット単位で簡略化を行うか否かが決定され、所定のテスト量を適正化する方法を用いた例を示す。
【００７０】
ここで、ロットＢは、ロットＡの結果を元に、所定のテスト量を適正化すると仮定する。ロットＡについては、１００％の所定のテスト量が実施される。その結果、ロットＡの歩留は上記のように９０％と高いため、ロットＢの所定のテスト量は１０％まで大幅に削減される。このため、ロットＢにおける全ての不良チップを見逃してしまう。
【００７１】
図８の例では、過去ロットデータのみに基づくため、上記に示されたように、過去のロットでは歩留が高いが、特定のロットのみが歩留が悪化した場合などに、不適当な所定のテスト量の削減によって不良チップの見逃しが生じるリスクが高くなる。
【００７２】
一方、本実施形態は、歩留データはテスト中のロットのものを使用するため、図８の例とは異なり、ロット間の変動による影響の問題が生じない。
【００７３】
（第２の実施形態）
本実施形態は、図２におけるテスト量調整工程（ステップＳ１０６）を除いて、第１の実施形態と同様である。第２の実施形態ではテスト量調整工程（ステップＳ１０６）において、後述する見積もり式（式（２））を適用する。
【００７４】
図９は、本実施形態における図２のステップＳ１０６の処理手順を詳細に示すフローチャートである。
【００７５】
まず、設定更新部１０４は、テスト結果入力受付部１０２が受け付けた結果に基づいて、現在の歩留Ｙを算出し、設定記憶部１１０に記憶する（ステップＳ１７０）。ただし、図９中のｎは、未検査チップ数であり、ｆｓｕｍは、不良チップの総数である。
【００７６】
次いで、設定更新部１０４は、現在の歩留Ｙの関数である見積もり式（後述の式（２））に従って、次の所定のチップに適用する新テスト量を決定し、設定記憶部１１０に記憶する。この見積もり式（式（２））の導出方法については、詳細を後述する。
【００７７】
次いで、第１の実施形態と同様にして、設定更新部１０４は、ステップＳ１７２で算出された新テスト量が、予め設定された所定のテスト量の下限値未満でないかを確認する（ステップＳ１７４）。新テスト量が下限値未満の場合（ステップＳ１７４のＹＥＳ）、設定更新部１０４は、新テスト量を所定のテスト量の下限値に設定して、当該所定のテスト量を次の所定のテスト量として設定記憶部１１０に記憶する（ステップＳ１７６）。
【００７８】
ステップＳ１７４で、新テスト量が下限値未満でない場合（ステップＳ１７４のＮＯ）、設定更新部１０４は、ステップＳ１７２で算出された新テスト量が、予め設定された所定のテスト量の上限値を超えていないかを確認する（ステップＳ１７８）。新テスト量が上限値を超えている場合（ステップＳ１７８のＹＥＳ）、設定更新部１０４は、新テスト量を所定のテスト量の上限値に設定して、当該所定のテスト量を次の所定のテスト量として設定記憶部１１０に記憶する（ステップＳ１８０）。
【００７９】
一方、ステップＳ１７４で新テスト量が下限値未満でなく（ステップＳ１７４のＮＯ）、ステップＳ１７８で新テスト量が上限値を超えていない場合（ステップＳ１７８のＮＯ）、設定更新部１０４は、ステップＳ１７２で算出された新テスト量を次の所定のテスト量として設定記憶部１１０に記憶する。
【００８０】
次に、本実施形態において図９のステップＳ１７２で適用する見積もり式（式（２））の導出方法について詳細を説明する。
【００８１】
まず、対象のテストにおける故障検出率Ｆの見積もり式（式（４））を決定する。故障検出率Ｆは、テストが故障を見つける確率と考えられるので、確率論を用いて以下の式（４）で表すことができる。
【００８２】
【数３】
2012088246.tif 000005
【００８３】
ここで、ｋ１およびｆ１は、テスト内容に依存する定数値であり、０から１の間の実数値である。
【００８４】
一方で、故障検出率Ｆは、設計段階において、回路データおよびテストパターン等の所定のテスト量Ｌに基づき、故障シミュレーションにより算出することができる。上記したｋ１およびｆ１は、故障シミュレーションにより算出される故障検出率曲線と整合がとれるように選択することができる。これにより、所定のテスト量Ｌと故障検出率Ｆとの関係を見積もり式として決定することができる。
【００８５】
図１０は、パターン長（所定のテスト量Ｌ）と故障検出率（Ｆ）との関係を示す図である。横軸はパターン長（所定のテスト量Ｌ）、縦軸は故障検出率（Ｆ）である。図１０は、設計段階において所定のテスト量Ｌに基づいて算出された故障シミュレーション値に対して、式（４）の見積もり式を整合させている。故障シミュレーション値と、式（４）の故障検出率Ｆとの整合には、最小２乗法による回帰分析の手法を用いることができる。たとえば、図１０に示した例では、最小２乗法による回帰分析の結果、ｋ１＝０．７５、ｆ１＝０．０００２となる。
【００８６】
次いで、対象のテストにおける流出不良率Ｄの見積もり式（式（５））を決定する。流出不良率Ｄは、テストにおいて不良品の見逃しが発生する確率であり、不良品が発生しない確率である歩留Ｙと、テストで故障を見つける確率である故障検出率Ｆに依存する。流出不良率Ｄも、確率論を用いて表すことができる。流出不良率Ｄは、たとえば、非特許文献１に記載の以下の式（５）と表すことができる。
【００８７】
【数４】
2012088246.tif 000006
【００８８】
ここで、ｋ２は、欠陥密度に依存する定数値であり、０から１の間の実数値である。ｋ２は、過去の生産データから統計的に類推することができる。その際において、過去の生産データから統計的に算出した流出不良率Ｄと、式（５）の見積もり式から算出した流出不良率Ｄとの整合には、最小２乗法による回帰分析の手法を用いることができる。
【００８９】
以上の式（４）および式（５）から、下記の式（２）のように、次のテストにおける新テスト量Ｌ'を求めるための見積もり式を導くことができる。
【００９０】
【数５】
2012088246.tif 000007
【００９１】
ただし、上記の式（２）において、テスト中に更新される変数は歩留Ｙのみで、残りのパラメータｋ１、ｋ２、ｆ１は、上記手順により、テスト前にあらかじめ決定されている。また、上記の式（２）に代入する流出不良率の上限値Ｄ０は、製造コストや不良流出リスクなどを考慮することにより、所定の条件下における流出不良率の許容できる上限としてあらかじめ決定されている。
【００９２】
このようにして、設定更新部１０４は、式（２）により算出した新たな所定のテスト量（新テスト量Ｌ'）に基づき、次の所定のテスト量を設定し直す。なお、新テスト量に基づいて次の所定のテスト量を判断する方法は、例えば、前述したステップＳ１７２、ステップＳ１７８のように、予め設定された所定のテスト量の上限値、下限値などと比較して判断する。
【００９３】
また、式（２）の計算は、あらかじめ計算された想定歩留値との差や比を用いたり、数学的な近似式を用いたりするなどの既知手法により、簡略化または短縮化することが可能である。
【００９４】
次に、第２の実施形態の効果について説明する。
図１１は、図４に示したようなロットＡ、ロットＢにおいて、本実施形態の手順で検査を行った場合の例を示す。ロットＡ、ロットＢについて、それぞれ流出不良率の上限値Ｄ０が小さい場合（Ｄ０＝１．０×１０−６)（図１１（ａ）、図１１（ｂ））と、流出不良率の上限値Ｄ０が大きい場合（Ｄ０＝１．０×１０−４)（図１１（ｃ）、図１１（ｄ））の２ケースを示している。それぞれのケースにおいて、他の定数は、ｆ１＝０．１、ｋ１＝０．１、ｋ２＝１とした。
【００９５】
図１１（ａ）、図１１（ｂ）に示すとおり、流出不良率の上限値Ｄ０が小さい場合では、不良チップの見逃しは生じない。一方、図１１（ｃ）、図１１（ｄ）に示すとおり、流出不良率の上限値Ｄ０が大きい場合では、不良チップの見逃しが生じるが、所定のテスト量における削減量は大きくなる（すなわち、コスト削減につながる）。従って、第２の実施形態では、不良チップの見逃しによるリスクなどに応じて、所定のテスト量を変えることができている。
【００９６】
一方、第１の実施形態においては、必要な所定のテスト量を歩留のみに依存させているが、不良チップの見逃しによるリスクを低減するには、流出不良率の上限値（Ｄ０）や、テスト設計時に想定していた歩留と実際の歩留の乖離も考慮したほうが良い場合がある。第２の実施形態ではこの点を改良している。
【００９７】
第２の実施形態では、ロット間、およびロット内での歩留の分布に応じて、所定のテスト量を適切なものに調整することができる。これにより、テストを効率化し、テストにかかるコストを削減することができる。また、同じコストで、より品質の高いテストを実現できるとも言える。
【００９８】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【００９９】
たとえば、上記の実施形態では、ロット単位での所定数Ｍのチップずつ順にテストを行う場合を例として示したが、同時にテストを行うチップの数は、一部のチップに行うテストごとに変化させることもできる。たとえば、前半のチップについては、１つずつテストを行い、各チップに対するテスト結果に応じて次のチップに対して行う所定のテスト量を変化させることができる。一方、後半のチップについては、たとえば所定数Ｍのチップずつ順にテストを行い、各所定数Ｍのチップに対するそれぞれのテスト結果に応じて、次の所定数Ｍのチップに対して行う所定のテスト量を変化させることができる。
【符号の説明】
【０１００】
１００  検査制御システム
１０２  テスト結果入力受付部
１０４  設定更新部
１０６  テスト実行制御部
１１０  設定記憶部
【図１】
2012088246.tif 000010
【図２】
2012088246.tif 000011
【図３】
2012088246.tif 000012
【図４】
2012088246.tif 000013
【図５】
2012088246.tif 000014
【図６】
2012088246.tif 000015
【図７】
2012088246.tif 000016
【図８】
2012088246.tif 000017
【図９】
2012088246.tif 000018
【図１０】
2012088246.tif 000019
【図１１】
2012088246.tif 000020