(57)【要約】【課題】歩留まりの低下を抑制する半導体装置及びその製造方法を提供する。【解決手段】実施の形態の半導体装置１は、配線２０を有する配線層１１ｂと、配線層１１ｂ上に形成された層間絶縁膜２６と、層間絶縁膜２６上に形成され、上部がシリサイド化されたアモルファスシリコン層２７を有するＴＦＴ１４と、ＴＦＴ１４上に、層間絶縁膜４７を介して形成された配線５０を有する配線層１２ａと、層間絶縁膜４７、アモルファスシリコン層２７及び層間絶縁膜２６を貫通し、第１及び第２の配線を電気的に接続するコンタクトプラグ３２と、を備える。【選択図】図２
2012019018.tif 000002
【特許請求の範囲】
【請求項１】
第１の配線を有する第１の配線層と、
前記第１の配線層上に形成された第１の層間絶縁膜と、
前記第１の層間絶縁膜上に形成され、上部にシリサイド化された領域を有するアクティブ領域を有する薄膜トランジスタと、
前記薄膜トランジスタ上に、第２の層間絶縁膜を介して形成された第２の配線を有する第２の配線層と、
前記第２の層間絶縁膜、前記アクティブ領域及び前記第１の層間絶縁膜を貫通し、前記第１及び第２の配線を電気的に接続するコンタクトプラグと、
を備えた半導体装置。
【請求項２】
前記アクティブ領域は、アモルファスシリコン層からなる請求項１に記載の半導体装置。
【請求項３】
前記アクティブ領域は、ポリシリコン層からなる請求項１に記載の半導体装置。
【請求項４】
第１の配線を有する第１の配線層上に第１の層間絶縁膜、上部にシリサイド化された領域を有するアクティブ領域を有する薄膜トランジスタ、及び第２の層間絶縁膜を形成し、
前記第２の層間絶縁膜、前記アクティブ領域及び前記第１の層間絶縁膜を貫通し、前記第１の配線と電気的に接続するコンタクトプラグを形成し、
前記コンタクトプラグと電気的に接続する第２の配線を有する第２の配線層を形成することを含む半導体装置の製造方法。
【請求項５】
前記アクティブ領域は、ポリシリコン層からなり、
前記ポリシリコン層は、レーザーアニール法を用いて形成される請求項４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施の形態は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、ロジック回路の上層にＴＦＴ（Thin Film Transistor）回路を備える半導体集積回路が知られている。
【０００３】
このような半導体集積回路では、ロジック回路上に形成された層間絶縁膜上にアモルファスシリコン層を形成し、このアモルファスシリコン層をアクティブ領域としてＴＦＴ回路が形成される。このロジック回路とＴＦＴ回路の電気的な接続は、層間絶縁膜を貫通するコンタクトプラグにより行われる。
【０００４】
従来、このアモルファスシリコン層とコンタクトプラグの接続では、接続電気抵抗が高くなることが予想されることから、アモルファスシリコン層をフルシリサイド化させていた。これにより、ＴＦＴ回路のアクティブ領域とコンタクトプラグの接続電気抵抗の低減を図っていた。
【０００５】
しかし、層間絶縁膜上のアモルファスシリコン層をフルシリサイド化させた場合、層間絶縁膜とアモルファスシリコン層の密着性が悪く、アモルファスシリコン層が層間絶縁膜から剥がれることで、歩留まりが低下するという問題があった。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許広報７０６４０１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、歩留まりの低下を抑制する半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
実施の形態の半導体装置は、第１の配線を有する第１の配線層と、前記第１の配線層上に形成された第１の層間絶縁膜と、前記第１の層間絶縁膜上に形成され、上部にシリサイド化された領域を有するアクティブ領域を有する薄膜トランジスタと、前記薄膜トランジスタ上に、第２の層間絶縁膜を介して形成された第２の配線を有する第２の配線層と、前記第２の層間絶縁膜、前記アクティブ領域及び前記第１の層間絶縁膜を貫通し、前記第１及び第２の配線を電気的に接続するコンタクトプラグと、を備える。
【図面の簡単な説明】
【０００９】
【図１】図１（ａ）は、第１の実施の形態に係る半導体装置の上面図であり、（ｂ）は、図１（ａ）のI（ｂ）-I（ｂ）線で切断した断面図である。
【図２】図２は、第１の実施の形態に係るＴＦＴ回路部の断面図である。
【図３】図３（ａ）〜（ｄ）は、第１の実施の形態に係る半導体装置の製造方法を示す要部断面図である。
【図４】図４（ａ）〜（ｄ）は、第２の実施の形態に係る半導体装置の製造方法を示す要部断面図である。
【図５】図５（ａ）〜（ｄ）は、第３の実施の形態に係る半導体装置の製造方法を示す要部断面図である。
【発明を実施するための形態】
【００１０】
[第１の実施の形態]
（半導体装置の構成）
図１（ａ）は、第１の実施の形態に係る半導体装置の上面図であり、（ｂ）は、図１（ａ）のI（ｂ）-I（ｂ）線で切断した断面図である。図２は、第１の実施の形態に係るＴＦＴ回路部の断面図である。図２は、ロジック回路部１０の一部構成とＴＦＴ回路部１２が図示されている。
【００１１】
この半導体装置１は、例えば、ロジック回路部１０と、ロジック回路部１０上に形成されたＴＦＴ回路部１２とを備えて概略構成されている。
【００１２】
ロジック回路部１０は、図１（ｂ）に示すように、例えば、半導体基板上に形成された複数のトランジスタ１１ａを有する。ロジック回路部１０には、例えば、この複数のトランジスタ１１ａを含むロジック回路が形成されている。また、ロジック回路部１０は、例えば、上部に第１の配線層としての配線層１１ｂを有する。
【００１３】
この配線層１１ｂは、図１（ａ）及び図２に示すように、例えば、複数の配線２０、２２、２４を有する。第１の配線としての配線２０は、例えば、その周囲にバリアメタル２１が形成されている。配線２２は、例えば、その周囲にバリアメタル２３が形成されている。配線２４は、例えば、その周囲にバリアメタル２５が形成されている。
【００１４】
配線２０、２２、２４は、例えば、Ｃｕから形成される。バリアメタル２１、２３、２５は、例えば、Ｔａ／ＴａＮの２層構造を有する。
【００１５】
ＴＦＴ回路部１２は、図２に示すように、例えば、ＴＦＴ（薄膜トランジスタ）１４と、構造体１６を有する。ＴＦＴ１４及び構造体１６は、例えば、第１の層間絶縁膜としての層間絶縁膜２６上に形成される。
【００１６】
層間絶縁膜２６は、図２に示すように、例えば、第１及び第２の絶縁膜２６ａ、２６ｂからなる。第１の絶縁膜２６ａは、例えば、ＳｉＮである。第２の絶縁膜２６ｂは、例えば、ＴＥＯＳ（Tetraethyl orthosilicate）膜である。
【００１７】
層間絶縁膜２６上には、例えば、アモルファスシリコン層２７が形成されている。アモルファスシリコン層２７は、全てがシリサイド化されず、一部のみがシリサイド化されたものである。アモルファスシリコン層２７は、例えば、シリサイド化されないノンシリサイド層２７ａと、金属材料をスパッタリングすることにより、アモルファスシリコン層２７の上部から所定の高さまでシリサイド化したシリサイド層２７ｂとから構成される。スパッタリングに用いる金属材料は、例えば、ＮｉＰｔである。
【００１８】
アモルファスシリコン層２７は、底部において、ノンシリサイド層２７ａが層間絶縁膜２６と接続する構成となる。このため、シリサイド化されたアモルファスシリコンが層間絶縁膜と接続する構成と比べ、アモルファスシリコン層２７と層間絶縁膜２６との密着性が高くなる。
【００１９】
ＴＦＴ１４は、図２に示すように、アモルファスシリコン層２７をアクティブ領域として形成される。ＴＦＴ１４のゲート絶縁膜２８は、例えば、ＴＥＯＳ膜からなる。また、ゲート電極２９は、例えば、上部がシリサイド化されたシリサイド層３０となるアモルファスシリコンからなる。このゲート絶縁膜２８、ゲート電極２９及びシリサイド層３０の側面には、例えば、ＳｉＮからなるゲート側壁３１が形成されている。なお、ＴＦＴ１４のチャネル領域は、シリサイド化されていないノンシリサイド層２７ａから構成される。
【００２０】
構造体１６は、図２に示すように、ＴＦＴ１４のアモルファスシリコン層２７上の構造体と、同様に積層されて形成される。構造体１６は、図２に示すように、例えば、素子分離膜４０上に形成され、絶縁膜４１、ノンシリサイド層４２、シリサイド層４３及び側壁膜４４を備えて概略構成されている。
【００２１】
絶縁膜４１は、例えば、ＴＦＴ１４のゲート絶縁膜２８を形成する工程にて形成される。絶縁膜４１は、ゲート絶縁膜２８と同じ材料からなる。
【００２２】
ノンシリサイド層４２は、例えば、ＴＦＴ１４のゲート電極２９を形成する工程にて形成される。ノンシリサイド層４２は、ゲート電極２９と同じ材料からなる。
【００２３】
また、シリサイド層４３は、例えば、ＴＦＴ１４のシリサイド層３０を形成する工程にて形成される。シリサイド層４３は、シリサイド層３０と同じ金属材料にてシリサイド化されたものである。
【００２４】
側壁膜４４は、例えば、ＴＦＴ１４のゲート側壁３１を形成する工程にて形成される。側壁膜４４は、ゲート側壁３１と同じ材料からなる。
【００２５】
構造体１６は、例えば、配線５４、バリアメタル５５、コンタクトプラグ４５及びバリアメタル４６を介して供給される電流を、ノンシリサイド層を介して他の素子や配線に供給するものである。例えば、構造体１６とは異なる構造体を素子分離膜４０上に作成する場合、構造体１６は、ＴＦＴ１４と同じ階層にありながら、ＴＦＴ１４と同時に作成することは困難である。しかし、構造体１６は、例えば、ＴＦＴ１４のアモルファスシリコン層２７上の構造体と同じ積層の構造を備えることにより、ＴＦＴ１４を作成する工程にて作成される。
【００２６】
素子分離膜４０は、例えば、ＴＦＴ等の素子を電気的に分離するために形成される。素子分離膜４０は、例えば、ＳｉＮからなる。
【００２７】
また、ＴＦＴ１４及び構造体１６上には、例えば、第２の層間絶縁膜としての層間絶縁膜４７が形成されている。この層間絶縁膜４７は、例えば、ＴＥＯＳ膜である。
【００２８】
ＴＦＴ回路部１２は、例えば、図２に示すように、上部に第２の配線層としての配線層１２ａを有する。この配線層１２ａは、図２に示すように、例えば、複数の配線５０、５２、５４を有する。第２の配線としての配線５０は、例えば、その周囲にバリアメタル５１が形成されている。配線５２は、例えば、その周囲にバリアメタル５３が形成されている。配線５４は、例えば、その周囲にバリアメタル５５が形成されている。
【００２９】
配線５０、５２、５４は、例えば、Ｃｕから形成される。バリアメタル５１、５３、５５は、例えば、Ｔａ／ＴａＮの２層構造を有する。
【００３０】
半導体装置１は、例えば、ロジック回路部１０の配線２０とＴＦＴ回路部１２の配線５０に、バリアメタル３３、５１を介して電気的に接続するコンタクトプラグ３２を有する。また、半導体装置１は、例えば、ロジック回路部１０の配線２４とＴＦＴ回路部１２の配線５４に、バリアメタル４６、５５を介して電気的に接続するコンタクトプラグ４５を有する。さらに、半導体装置１は、例えば、配線５２とＴＦＴ１４のシリサイド層３０に、バリアメタル３５、５３を介して電気的に接続するコンタクトプラグ３４を有する。さらにまた、半導体装置１は、例えば、ＴＦＴ回路部１２の層間絶縁膜４７からアモルファスシリコン層２７及び層間絶縁膜２６を貫通して配線２２に電気的に接続するコンタクトプラグ３６を有する。
【００３１】
コンタクトプラグ３２は、例えば、その周囲にバリアメタル３３が形成されている。コンタクトプラグ３４は、例えば、その周囲にバリアメタル３５が形成されている。コンタクトプラグ３６は、例えば、その周囲にバリアメタル３７が形成されている。コンタクトプラグ４５は、例えば、その周囲にバリアメタル４６が形成されている。
【００３２】
コンタクトプラグ３２、３４、３６、４５は、例えば、Ｗからなる。バリアメタル３３、３５、３７、４６は、例えば、Ｔｉ／ＴｉＮの２層構造を有する。
【００３３】
コンタクトプラグ３２は、例えば、バリアメタル３３を介してＴＦＴ１４のアモルファスシリコン層２７と電気的に接続している。また、コンタクトプラグ３６は、例えば、バリアメタル３７を介してアモルファスシリコン層２７と電気的に接続している。
【００３４】
層間絶縁膜４７上には、例えば、第１の絶縁膜４８ａと第２の絶縁膜４８ｂからなる層間絶縁膜４８が形成される。第１の絶縁膜４８ａは、例えば、ＳｉＨ４からなる。また、第２の絶縁膜４８ｂは、例えば、第１の絶縁膜４８ａ上に形成される。この第２の絶縁膜４８ｂは、例えば、ＴＥＯＳ膜である。
【００３５】
以下に、本実施の形態の半導体装置の製造方法について説明する。
【００３６】
（半導体装置の製造方法）
図３（ａ）〜（ｄ）は、第１の実施の形態に係る半導体装置の製造方法を示す要部断面図である。
【００３７】
まず、図３（ａ）に示すように、周知の方法により、ロジック回路部１０、層間絶縁膜２６、素子分離膜４０、ＴＦＴ１４、構造体１６及び層間絶縁膜４７を形成する。
【００３８】
次に、図３（ｂ）に示すように、コンタクトプラグ３２、３６、４５を形成する。具体的には、まず、ＰＥＰ（Photo Etching Process）法等により、配線２０、２２、２４が露出する開口を形成する。続いて、ＣＶＤ法等により、当該開口の側面及び底面にバリアメタル３３、３７、４６を形成する。続いて、ＣＶＤ法等により、バリアメタル３３、３７、４６により形成される開口にコンタクトプラグの材料を埋め込む。続いて、ＣＭＰ（Chemical Mechanical Polishing）法により、層間絶縁膜４７上の余分な材料を除去してコンタクトプラグ３２、３６、４５を形成する。
【００３９】
次に、図３（ｃ）に示すように、コンタクトプラグ３４を形成する。具体的には、まず、ＰＥＰ法等により、ＴＦＴ１４のシリサイド層３０が露出する開口を形成する。続いて、ＣＶＤ法等により、当該開口の側面及び底面にバリアメタル３５を形成する。続いて、ＣＶＤ法等により、バリアメタル３５により形成される開口にコンタクトプラグの材料を埋め込む。続いて、ＣＭＰ法により、層間絶縁膜４７上の余分な材料を除去してコンタクトプラグ３４を形成する。
【００４０】
次に、図３（ｄ）に示すように、配線層１２ａを形成する。具体的には、まず、ＣＶＤ法等により、層間絶縁膜４８を形成する。続いて、フォトリソグラフィ法等により、配線５０、５２、５４を形成するための開口を層間絶縁膜４８に形成する。この開口の底部には、コンタクトプラグ３２、３４、４５、バリアメタル３３、３５、４６及び層間絶縁膜４７が露出している。続いて、ＣＶＤ法等により、当該開口の側面及び底面にバリアメタル５１、５３、５５を形成する。続いて、ＣＶＤ法等により、バリアメタル５１、５３、５５により形成される開口に配線の材料を埋め込む。続いて、ＣＭＰ法により、層間絶縁膜４８上の余分な材料を除去して配線５０、５２、５４を形成する。続いて、周知の工程を行って半導体装置１を得る。
【００４１】
（第１の実施の形態の効果）
第１の実施の形態によれば、層間絶縁膜４７、アモルファスシリコン層２７及び層間絶縁膜２６を貫通するコンタクトプラグ３２を一括して形成するので、アモルファスシリコン層２７をフルシリサイド化する必要がない。よって、第１の実施の形態によれば、アモルファスシリコン層２７をフルシリサイド化する必要がないので、アモルファスシリコン層２７と層間絶縁膜２６の密着不良を防ぐことができ、半導体装置１の歩留まりを向上させることができる。
【００４２】
［第２の実施の形態］
第２の実施の形態は、ＴＦＴのアクティブ領域をポリシリコン層とした点で第１の実施の形態と異なっている。なお、以下の各実施の形態において、第１の実施の形態と同様の構成及び機能を有する部分は、第１の実施の形態と同じ符号を付し、その説明は省略するものとする。
【００４３】
（半導体装置の製造方法）
図４（ａ）〜（ｄ）は、第２の実施の形態に係る半導体装置の製造方法を示す要部断面図である。
【００４４】
まず、周知の方法により、ロジック回路部１０を形成する。続いて、ＣＶＤ法等により、ロジック回路部１０上に第１及び第２の絶縁膜２６ａ、２６ｂを順に形成する。
【００４５】
次に、ＣＶＤ法等により、第２の絶縁膜２６ｂ上にＳｉ膜を形成する。次に、レーザーアニール法により、Ｓｉ膜をポリシリコン層２７Ａとする。なお、他の方法として、配線２０、２２、２４に接続するコンタクトプラグを形成した後にＳｉ膜を形成し、レーザーアニールを行う方法も考えられる。しかし、レーザーアニールでは、ポリシリコン層２７Ａの表面温度は、およそ１０００℃以上となり、コンタクトプラグを介して配線２０、２２、２４に熱が伝導する。よって、配線２０、２２、２４を形成するＣｕの耐熱温度がおよそ４００℃以下であることから、配線２０、２２、２４が破壊されるという問題がある。本実施の形態では、コンタクトプラグを形成する前にレーザーアニールを行うので、配線２０、２２、２４が４００℃以上に加熱されるのを防止することができる。
【００４６】
次に、フォトリソグラフィ法及びＲＩＥ（Reactive Ion Etching）法等により、ポリシリコン層２７Ａの所定の領域が露出するレジストパターンを形成し、露出するポリシリコン層２７Ａを除去する。続いて、レジストパターンを除去する。
【００４７】
次に、図４（ａ）に示すように、ＣＶＤ法等により、ポリシリコン層２７Ａがない領域にＴＥＯＳ膜とＳｉＮ膜を順に形成する。こうして、層間絶縁膜２６上に、素子分離膜４０とポリシリコン層２７Ａを形成する。続いて、金属材料をスパッタすることにより、シリサイド化されないノンシリサイド層２７Ｂと、ポリシリコン層２７Ａの上部から所定の高さまでをシリサイド化したシリサイド層２７Ｃを形成する。
【００４８】
ここで、ポリシリコン層２７Ａで挟まれた領域である第１及び第２の領域６０、６１は、例えば、コンタクトプラグを形成するための開口を容易に形成するために形成されたものである。第１及び第２の領域６０、６１には、例えば、ポリシリコン層２７Ａがないため、開口を形成するためのエッチングを容易に行うことができる。
【００４９】
次に、図４（ｂ）に示すように、周知の方法により、ＴＦＴ１４及び構造体１６を形成する。続いて、ＣＶＤ法等により、ＴＦＴ１４及び構造体１６を覆うように層間絶縁膜４７を形成する。ここで、構造体１６は、図４（ｂ）に示すように、配線２４に接続するコンタクトプラグに対応する位置に、側壁膜４４ａが形成されている。側壁膜４４ａを形成することにより、ノンシリサイド層４２とシリサイド層４３をエッチングする必要がないので、コンタクトプラグに対応した開口を容易に形成することができる。
【００５０】
次に、図４（ｃ）に示すように、コンタクトプラグ３２、３６、４５を形成し、続いてコンタクトプラグ３４を形成する。具体的には、まず、ＰＥＰ法等により、配線２０、２２、２４が露出する開口を形成する。このとき、第１の実施の形態においては、構造体１６を貫通する開口を形成する際に、ノンシリサイド層４２、シリサイド層４３をエッチングするためのエッチング条件が必要であるが、本実施の形態においては、必要がない。続いて、ＣＶＤ法等により、当該開口の側面及び底面にバリアメタル３３、３７、４６を形成する。続いて、ＣＶＤ法等により、バリアメタル３３、３７、４６により形成される開口にコンタクトプラグの材料を埋め込む。続いて、ＣＭＰ法により、層間絶縁膜４７上の余分な材料を除去してコンタクトプラグ３２、３６、４５を形成する。続いて、ＰＥＰ法等により、ＴＦＴ１４のシリサイド層３０が露出する開口を形成する。続いて、ＣＶＤ法等により、当該開口の側面及び底面にバリアメタル３５を形成する。続いて、ＣＶＤ法等により、バリアメタル３５により形成される開口にコンタクトプラグの材料を埋め込む。続いて、ＣＭＰ法により、層間絶縁膜４７上の余分な材料を除去してコンタクトプラグ３４を形成する。
【００５１】
次に、図４（ｄ）に示すように、第１の実施の形態において、図３（ｄ）に示した工程と同じ工程により、配線層１２ａを形成する。続いて、周知の工程を行って半導体装置１を得る。
【００５２】
（第２の実施の形態の効果）
第２の実施の形態によれば、コンタクトプラグを形成する前に、レーザーアニールにより、Ｓｉ膜をポリシリコン層とする加工を行うことができるので、レーザーアニールによるロジック回路部１０の配線の破壊を防ぐことができる。
【００５３】
［第３の実施の形態］
第３の実施の形態は、配線層１１ｂから配線層１２ａまでの厚みが厚く、一度にコンタクトプラグ用の開口を形成できず、１つのコンタクトプラグを二度に分けて形成する点において、上記の他の実施の形態と異なっている。
【００５４】
（半導体装置の製造方法）
図５（ａ）〜（ｄ）は、第３の実施の形態に係る半導体装置の製造方法を示す要部断面図である。
【００５５】
まず、図５（ａ）に示すように、コンタクトプラグ３２、３６、４５を形成する。このコンタクトプラグ３２、３６、４５の形成は、例えば、第１又は第２の実施の形態におけるコンタクトプラグ３２、３６、４５を形成する工程と同様に行われる。
【００５６】
次に、図５（ｂ）に示すように、ＣＶＤ法等により、層間絶縁膜４７上に層間絶縁膜４８を形成する。この層間絶縁膜４８は、第１及び第２の絶縁膜４８ａ、４８ｂからなる。
【００５７】
次に、図５（ｃ）に示すように、コンタクトプラグ３２ａ、４５ａを形成し、続いて、コンタクトプラグ３４を形成する。このコンタクトプラグ３２ａは、例えば、周囲にバリアメタル３３ａが形成され、バリアメタル３３ａを介してコンタクトプラグ３２と電気的に接続されている。また、コンタクトプラグ４５ａは、例えば、周囲にバリアメタル４６ａが形成され、バリアメタル４６ａを介してコンタクトプラグ４５に電気的に接続されている。コンタクトプラグ３２ａ、４５ａは、例えば、コンタクトプラグ３２、４５と同じ材料から形成される。バリアメタル３３ａ、４６ａは、例えば、バリアメタル３３、４６と同じ材料から形成される。
【００５８】
具体的には、ＰＥＰ法等により、コンタクトプラグ３２ａ、４５ａに対応する開口を形成する。続いて、ＣＶＤ法等により、当該開口の側面及び底面にバリアメタル３３ａ、４６ａを形成する。続いて、ＣＶＤ法等により、バリアメタル３３ａ、４６ａにより形成される開口にコンタクトプラグの材料を埋め込む。続いて、ＣＭＰ法により、第２の絶縁膜４８ｂ上の余分な材料を除去してコンタクトプラグ３２ａ、４５ａを形成する。続いて、ＰＥＰ法等により、ＴＦＴ１４のシリサイド層３０が露出する開口を形成する。続いて、ＣＶＤ法等により、当該開口の側面及び底面にバリアメタル３５を形成する。続いて、ＣＶＤ法等により、バリアメタル３５により形成される開口にコンタクトプラグの材料を埋め込む。続いて、ＣＭＰ法により、第２の絶縁膜４８ｂ上の余分な材料を除去してコンタクトプラグ３４を形成する。
【００５９】
次に、ＣＶＤ法等により、層間絶縁膜４８上に、絶縁膜６０と絶縁膜６１を形成する。絶縁膜６０は、例えば、ＳｉＨ４からなる。絶縁膜６１は、例えば、ＴＥＯＳ膜である。
【００６０】
次に、図５（ｄ）に示すように、配線層１２ａを形成する。具体的には、まず、フォトリソグラフィ法等により、配線５０、５２、５４を形成するための開口を絶縁膜６０、６１に形成する。この開口の底部には、コンタクトプラグ３２ａ、３４、４５ａ、バリアメタル３３ａ、３５、４６ａ及び第２の絶縁膜４８ｂが露出している。続いて、ＣＶＤ法等により、当該開口の側面及び底面にバリアメタル５１、５３、５５を形成する。続いて、ＣＶＤ法等により、バリアメタル５１、５３、５５により形成される開口に配線の材料を埋め込む。続いて、ＣＭＰ法により、絶縁膜６１上の余分な材料を除去して配線５０、５２、５４を形成する。続いて、周知の工程を行って半導体装置１を得る。
【００６１】
（第３の実施の形態の効果）
第３の実施の形態によれば、配線層１１ｂから配線層１２ａまでの厚みが厚く、一度にコンタクトプラグ用の開口を形成できない場合であっても、アモルファスシリコン層をフルシリサイド化する必要がないので、半導体装置１の歩留まりを向上させることができる。
【００６２】
以上説明した実施の形態によれば、アモルファスシリコン層をフルシリサイド化する必要がないので、アモルファスシリコン層２７と層間絶縁膜２６の密着不良を防ぐことができ、半導体装置１の歩留まりを向上させることができる。
【００６３】
なお、上記した実施の形態は、一例を示したものに過ぎず、本発明を限定するものではない。上記した実施の形態は、本発明の技術思想を逸脱あるいは変更しない範囲内で種々の省略、置き換え、変形、組み合わせ、拡張及び修正等が可能である。
【００６４】
例えば、第１及び第３の実施の形態において、アモルファスシリコン層２７は、ポリシリコン層２７Ａであっても良い。
【符号の説明】
【００６５】
１…半導体装置、１１ｂ…配線層、１２ａ…配線層、２０…配線、２６…層間絶縁膜、２７…アモルファスシリコン層、２７Ａ…ポリシリコン層、２７ａ、２７Ｂ…ノンシリサイド層、２７ｂ、２７Ｃ…シリサイド層、３２…コンタクトプラグ、４７…層間絶縁膜、５０…配線
【図１】
2012019018.tif 000003
【図２】
2012019018.tif 000004
【図３】
2012019018.tif 000005
【図４】
2012019018.tif 000006
【図５】
2012019018.tif 000007