(57)【要約】【課題】消費電力を低減させると共に小型化およびコスト低減が可能な信号出力装置およびこれを用いた半導体試験装置を実現する。【解決手段】信号出力装置において、ドライバから出力される出力信号のハイレベル側の設定電圧を生成する第１のＤ／Ａ変換器と、ハイレベル側の設定電圧に正側バイアス電圧を加算した正側電源電圧を前記ドライバの正側電源端子に供給する正側電源供給部と、ドライバから出力される出力信号のローレベル側の設定電圧を生成する第２のＤ／Ａ変換器と、ローレベル側の設定電圧から負側バイアス電圧を減算した負側電源電圧を前記ドライバの負側電源端子に供給する負側電源供給部と、第１のＤ／Ａ変換器へハイレベル側の設定電圧の設定、正側電源供給部へ正側電源電圧の設定、第２のＤ／Ａ変換器へローレベル側の設定電圧の設定、および、負側電源供給部へ負側電源電圧の設定をそれぞれ行う制御部とを備える。【選択図】  図１
2012021935.tif 000002
【特許請求の範囲】
【請求項１】
正電源および負電源からそれぞれ供給される電源電圧に基づいて出力信号の電圧範囲が決定されるドライバを有する信号出力装置において、
前記ドライバから出力される出力信号のハイレベル側の設定電圧を生成する第１のＤ／Ａ変換器と、
前記ハイレベル側の設定電圧に正側バイアス電圧を加算した正側電源電圧を前記ドライバの正側電源端子に供給する正側電源供給部と、
前記ドライバから出力される出力信号のローレベル側の設定電圧を生成する第２のＤ／Ａ変換器と、
前記ローレベル側の設定電圧から負側バイアス電圧を減算した負側電源電圧を前記ドライバの負側電源端子に供給する負側電源供給部と、
前記第１のＤ／Ａ変換器へ前記ハイレベル側の設定電圧の設定、前記正側電源供給部へ前記正側電源電圧の設定、前記第２のＤ／Ａ変換器へ前記ローレベル側の設定電圧の設定、および、前記負側電源供給部へ前記負側電源電圧の設定をそれぞれ行う制御部と
を備えたことを特徴とする信号出力装置。
【請求項２】
前記正側電源供給部は、
前記ドライバから出力される出力信号のハイレベル側の設定値に所定の電圧値を加算した正側制御電圧を出力する第３のＤ／Ａ変換器と、
この第３のＤ／Ａ変換器から入力される前記正側制御電圧に応じて前記正電源を前記正側電源電圧に変換する第１の電圧変換部と
を有することを特徴とする請求項１記載の信号出力装置。
【請求項３】
前記負側電源供給部は、
前記ドライバから出力される出力信号のローレベル側の設定値から所定の電圧値を減算した負側制御電圧を出力する第４のＤ／Ａ変換器と、
この第４のＤ／Ａ変換器から入力される前記負側制御電圧に応じて前記負電源を前記負側電源電圧に変換する第２の電圧変換部と
を有することを特徴とする請求項１または２記載の信号出力装置。
【請求項４】
前記第３のＤ／Ａ変換器を複数有し、
前記複数の第３のＤ／Ａ変換器と前記第１の電圧変換部との間に設けられ、前記複数の第３のＤ／Ａ変換器からのそれぞれの出力の中から最大値を選択して前記正側制御電圧として前記第１の電圧変換部へ出力する最大値選択回路を有することを特徴とする請求項２記載の信号出力装置。
【請求項５】
前記第４のＤ／Ａ変換器を複数有し、
前記複数の第４のＤ／Ａ変換器と前記第２の電圧変換部との間に設けられ、前記複数の第４のＤ／Ａ変換器からのそれぞれの出力の中から最小値を選択して前記負側制御電圧として前記第２の電圧変換部へ出力する最小値選択回路を有することを特徴とする請求項３記載の信号出力装置。
【請求項６】
前記制御部は、
前記ハイレベル側の設定電圧と前記正側電源電圧との差が前記正側バイアス電圧より小さくならないように前記第１のＤ／Ａ変換器および前記正側電源供給部への設定順序を制御すると共に、前記ローレベル側の設定電圧と前記負側電源電圧との差が前記負側バイアス電圧より小さくならないように前記第２のＤ／Ａ変換器および前記負側電源供給部への設定順序を制御することを特徴とする請求項１〜５のいずれかに記載の信号出力装置。
【請求項７】
前記ドライバを複数有し、
前記複数のドライバのそれぞれの正側電源端子に前記正側電源供給部から同一の前記正側電源電圧を供給すると共に前記複数のドライバのそれぞれの負側電源端子に前記負側電源供給部から同一の前記負側電源電圧を供給することを特徴とする請求項１〜６のいずれかに記載の信号出力装置。
【請求項８】
請求項１〜７のいずれかに記載の信号出力装置を用いたことを特徴とする半導体試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、正電源および負電源からそれぞれ供給される電源電圧に基づいて出力信号の電圧範囲が決定されるドライバを有する信号出力装置およびこれを用いた半導体試験装置に関し、詳しくは、消費電力を低減させると共に小型化およびコスト低減が可能な信号出力装置およびこれを用いた半導体試験装置に関するものである。
【背景技術】
【０００２】
図５は、従来の信号出力装置の一例を示した構成図である。
図５において、制御部１は、ＣＰＵ（Central Processing Unit）やメモリ等から構成され、信号出力装置を統括的に制御する。Ｄ／Ａ変換器２およびＤ／Ａ変換器３は、入力されたデジタルデータをアナログ信号に変換して出力する。
【０００３】
ドライバ４は、切換部４ａおよびバッファ４ｂを有する。切換部４ａは、一方の入力端子にＤ／Ａ変換器２からのアナログ信号が入力され、他方の入力端子にＤ／Ａ変換器３からのアナログ信号が入力される。そして、切換部４ａは、制御端子に入力される波形データに応じて、Ｄ／Ａ変換器２からのアナログ信号またはＤ／Ａ変換器３からのアナログ信号のどちらか一方を選択して出力する。
【０００４】
ここで、波形データは、デジタルデータであり、信号出力装置からローレベル（負論理レベル）を出力するか、または、ハイレベル（正論理レベル）を出力するかの制御に用いられる。バッファ４ｂは、切換部４ａで選択されたアナログ信号と同じ電圧値の出力信号を出力する。正電源５は、直流電源であり、正側端子がドライバ４の正側電源端子に接続され、負側端子が共通電位に接続される。負電源６は、直流電源であり、正側端子が共通電位に接続され、負側端子がドライバ４の負側電源端子に接続される。
【０００５】
このような信号出力装置の動作を説明する。
信号出力装置のユーザが、出力信号のハイレベル（ＶＩＨ）とローレベル（ＶＩＬ）を予め設定する。この設定に基づいて、制御部１は、Ｄ／Ａ変換器２を設定し、ハイレベルのアナログ信号を出力させる。同様に、制御部１は、Ｄ／Ａ変換器３を設定し、ローレベルのアナログ信号を出力させる。
【０００６】
ドライバ４の切換部４ａは、Ｄ／Ａ変換器２からのハイレベルのアナログ信号とＤ／Ａ変換器３からのローレベルのアナログ信号がそれぞれ入力される。この状態で、切換部４は、波形データに応じて、ハイレベルのアナログ信号またはローレベルのアナログ信号のどちらか一方を選択して出力する。例えば、切換部４は、波形データが１の時にはハイレベルのアナログ信号を選択し、波形データが０の時にはローレベルのアナログ信号を選択する。そして、バッファ４ｂは、切換部４ａで選択されたアナログ信号と同じ電圧値の出力信号を出力する。
【０００７】
特許文献１には、電子デバイスを試験する試験装置、及び試験装置等に用いられる電源回路に関し、消費電力を低減した電源回路が記載されている。
【０００８】
また、特許文献２には、負荷への印加電圧が可変であっても、小型化が可能な電源装置および半導体試験システムが記載されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００６−１５５４１９号公報
【特許文献２】特開２００７−３１５８２９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかし、図５に示す従来例では、ドライバ４に供給される正電源５の電圧値とドライバ４から出力される出力信号のハイレベルの電圧値との差、または、ドライバ４に供給される負電源６の電圧値とドライバ４から出力される出力信号のローレベルの電圧値との差が大きいほど、ドライバ４での消費電力が大きくなり、発熱も多くなるという問題があった。
【００１１】
また、図５に示すドライバ４は、デジタルデータ等の信号波形を出力する用途に用いられるため、例えば、半導体試験装置に実装されている電源供給モジュールと比較すると、一般的には、出力する電流が少なく、チャンネル数（ドライバ数）が多い。このため、ドライバ４毎にドライバ駆動用の電源を設けた場合、実装する部品点数および実装面積の増大を招き、コスト低減および小型化の支障となるという問題があった。
【００１２】
そこで本発明の目的は、消費電力を低減させると共に小型化およびコスト低減が可能な信号出力装置およびこれを用いた半導体試験装置を実現することにある。
【課題を解決するための手段】
【００１３】
請求項１記載の発明は、
正電源および負電源からそれぞれ供給される電源電圧に基づいて出力信号の電圧範囲が決定されるドライバを有する信号出力装置において、
前記ドライバから出力される出力信号のハイレベル側の設定電圧を生成する第１のＤ／Ａ変換器と、
前記ハイレベル側の設定電圧に正側バイアス電圧を加算した正側電源電圧を前記ドライバの正側電源端子に供給する正側電源供給部と、
前記ドライバから出力される出力信号のローレベル側の設定電圧を生成する第２のＤ／Ａ変換器と、
前記ローレベル側の設定電圧から負側バイアス電圧を減算した負側電源電圧を前記ドライバの負側電源端子に供給する負側電源供給部と、
前記第１のＤ／Ａ変換器へ前記ハイレベル側の設定電圧の設定、前記正側電源供給部へ前記正側電源電圧の設定、前記第２のＤ／Ａ変換器へ前記ローレベル側の設定電圧の設定、および、前記負側電源供給部へ前記負側電源電圧の設定をそれぞれ行う制御部と
を備えたことを特徴とするものである。
請求項２記載の発明は、請求項１記載の発明において、
前記正側電源供給部は、
前記ドライバから出力される出力信号のハイレベル側の設定値に所定の電圧値を加算した正側制御電圧を出力する第３のＤ／Ａ変換器と、
この第３のＤ／Ａ変換器から入力される前記正側制御電圧に応じて前記正電源を前記正側電源電圧に変換する第１の電圧変換部と
を有することを特徴とするものである。
請求項３記載の発明は、請求項１または２記載の発明において、
前記負側電源供給部は、
前記ドライバから出力される出力信号のローレベル側の設定値から所定の電圧値を減算した負側制御電圧を出力する第４のＤ／Ａ変換器と、
この第４のＤ／Ａ変換器から入力される前記負側制御電圧に応じて前記負電源を前記負側電源電圧に変換する第２の電圧変換部と
を有することを特徴とするものである。
請求項４記載の発明は、請求項２記載の発明において、
前記第３のＤ／Ａ変換器を複数有し、
前記複数の第３のＤ／Ａ変換器と前記第１の電圧変換部との間に設けられ、前記複数の第３のＤ／Ａ変換器からのそれぞれの出力の中から最大値を選択して前記正側制御電圧として前記第１の電圧変換部へ出力する最大値選択回路を有することを特徴とするものである。
請求項５記載の発明は、請求項３記載の発明において、
前記第４のＤ／Ａ変換器を複数有し、
前記複数の第４のＤ／Ａ変換器と前記第２の電圧変換部との間に設けられ、前記複数の第４のＤ／Ａ変換器からのそれぞれの出力の中から最小値を選択して前記負側制御電圧として前記第２の電圧変換部へ出力する最小値選択回路を有することを特徴とするものである。
請求項６記載の発明は、請求項１〜５のいずれかに記載の発明において、
前記制御部は、
前記ハイレベル側の設定電圧と前記正側電源電圧との差が前記正側バイアス電圧より小さくならないように前記第１のＤ／Ａ変換器および前記正側電源供給部への設定順序を制御すると共に、前記ローレベル側の設定電圧と前記負側電源電圧との差が前記負側バイアス電圧より小さくならないように前記第２のＤ／Ａ変換器および前記負側電源供給部への設定順序を制御することを特徴とするものである。
請求項７記載の発明は、請求項１〜６のいずれかに記載の発明において、
前記ドライバを複数有し、
前記複数のドライバのそれぞれの正側電源端子に前記正側電源供給部から同一の前記正側電源電圧を供給すると共に前記複数のドライバのそれぞれの負側電源端子に前記負側電源供給部から同一の前記負側電源電圧を供給することを特徴とするものである。
請求項８記載の発明は、
請求項１〜７のいずれかに記載の信号出力装置を用いたことを特徴とするものである。
【発明の効果】
【００１４】
本発明によれば、以下のような効果がある。
正電源および負電源からそれぞれ供給される電源電圧に基づいて出力信号の電圧範囲が決定されるドライバを有する信号出力装置において、前記ドライバから出力される出力信号のハイレベル側の設定電圧を生成する第１のＤ／Ａ変換器と、前記ハイレベル側の設定電圧に正側バイアス電圧を加算した正側電源電圧を前記ドライバの正側電源端子に供給する正側電源供給部と、前記ドライバから出力される出力信号のローレベル側の設定電圧を生成する第２のＤ／Ａ変換器と、前記ローレベル側の設定電圧から負側バイアス電圧を減算した負側電源電圧を前記ドライバの負側電源端子に供給する負側電源供給部と、前記第１のＤ／Ａ変換器へ前記ハイレベル側の設定電圧の設定、前記正側電源供給部へ前記正側電源電圧の設定、前記第２のＤ／Ａ変換器へ前記ローレベル側の設定電圧の設定、および、前記負側電源供給部へ前記負側電源電圧の設定をそれぞれ行う制御部とを備えたことにより、ドライバでの不要な消費電力の損失を削減することができるので、ドライバでの消費電力を低減することができる。また、ドライバの消費電力が低減されることにより、ドライバのチップサイズを小さくすることができ、パッケージコストを低減できるので、小型化およびコストを低減することができる。さらに、ドライバの消費電力が低減されることにより、ドライバからの発熱も低減されてドライバの冷却方式を自然空冷にすることができ、冷却に必要な放熱器等が不要になるので、さらなる小型化およびコストを低減することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の信号出力装置の第１の実施例を示した構成図である。
【図２】図１の信号出力装置の動作を示したタイミングチャートである。
【図３】本発明の信号出力装置の第２の実施例を示した構成図である。
【図４】本発明の信号出力装置の第３の実施例を示した構成図である。
【図５】従来の信号出力装置の一例を示した構成図である。
【発明を実施するための形態】
【００１６】
以下、図面を用いて本発明の実施の形態を説明する。
［第１の実施例］
図１は、本発明の信号出力装置の第１の実施例を示した構成図である。ここで、図５と同一のものは同一符号を付し、説明を省略する。図１において、図５に示す構成と異なる点は、制御部１の代わりに制御部７が設けられている点、正側電源供給部８および負側電源供給部９が新たに設けられている点である。
【００１７】
図１において、制御部７は、図５に示す制御部１と同様であり、ＣＰＵやメモリ等から構成され、信号出力装置を統括的に制御する。正側電源供給部８は、Ｄ／Ａ変換器８ａおよび電圧変換部８ｂを有し、ドライバ４から出力される出力信号のハイレベル側の設定電圧に正側バイアス電圧を加算した正側電源電圧をドライバ４の正側電源端子に供給する。負側電源供給部９は、Ｄ／Ａ変換器９ａおよび電圧変換部９ｂを有し、ドライバ４から出力される出力信号のローレベル側の設定電圧から負側バイアス電圧を減算した負側電源電圧をドライバ４の負側電源端子に供給する。
【００１８】
Ｄ／Ａ変換器８ａは、ドライバ４から出力される出力信号のハイレベル側の設定電圧に正側バイアス電圧ΔＶＨを加算した正側制御電圧を出力する。電圧変換部８ｂは、例えば、ＤＣ／ＤＣコンバータであり、Ｄ／Ａ変換器８ａから入力される正側制御電圧に応じて、正電源５から入力される電圧をドライバ４の正側電源電圧に変換する。
【００１９】
Ｄ／Ａ変換器９ａは、ドライバ４から出力される出力信号のローレベル側の設定電圧から負側バイアス電圧ΔＶＬを減算した負側制御電圧を出力する。電圧変換部９ｂは、例えば、ＤＣ／ＤＣコンバータであり、Ｄ／Ａ変換器９ａから入力される負側制御電圧に応じて、負電源６から入力される電圧をドライバ４の負側電源電圧に変換する。
【００２０】
このような信号出力装置の動作を図２を用いて説明する。
図２は、図１の信号出力装置の動作を示したタイミングチャートである。一例として、図２に示すように、ＴＥＳＴ１〜ＴＥＳＴ３の３種類のテストを実行し、テスト毎にドライバ４から出力される出力信号の電圧値を変えるものとする。
【００２１】
ＴＥＳＴ１において、ドライバ４は、ハイレベルがＶＩＨ１、ローレベルがＶＩＬ１の出力信号を出力するものとする。制御部７は、Ｄ／Ａ変換器８ａに対して、電圧値（ＶＩＨ１＋ΔＶＨ）を出力するように設定する。ここで、正側バイアス電圧ΔＶＨは、ドライバ４へ供給される正側電源電圧の電圧値から出力信号のハイレベルの電圧値を差し引いた値であり、ドライバ４が出力信号のハイレベルを問題無く出力するのに必要な電源電圧値から求めることができる。一般的に、ドライバ４が出力信号のハイレベルを問題無く出力するのに必要な電源電圧値は、ドライバ４の仕様で規定されている。
【００２２】
同様に、制御部７は、Ｄ／Ａ変換器９ａに対して、電圧値（ＶＩＬ１−ΔＶＬ）を出力するように設定する。ここで、負側バイアス電圧ΔＶＬは、ドライバ４へ供給される負側電源電圧の電圧値から出力信号のローレベルの電圧値を差し引いた値であり、ドライバ４が出力信号のローレベルを問題無く出力するのに必要な電源電圧値から求めることができる。一般的に、ドライバ４が出力信号のローレベルを問題無く出力するのに必要な電源電圧値は、ドライバ４の仕様で規定されている。
【００２３】
Ｄ／Ａ変換器８ａは、電圧値が（ＶＩＨ１＋ΔＶＨ）である正側制御電圧を出力する。電圧変換部８ｂは、Ｄ／Ａ変換器８ａからの正側制御電圧の電圧値と電圧変換部８ｂの出力電圧（ドライバ４の正側電源電圧）が一致するように、出力電圧を出力する。
【００２４】
また、Ｄ／Ａ変換器９ａは、電圧値が（ＶＩＬ１−ΔＶＬ）である負側制御電圧を出力する。電圧変換部９ｂは、Ｄ／Ａ変換器９ａからの負側制御電圧の電圧値と電圧変換部９ｂの出力電圧（ドライバ４の負側電源電圧）が一致するように、出力電圧を出力する。
【００２５】
制御部７は、Ｄ／Ａ変換器２に対して、電圧値ＶＩＨ１を出力するように設定し、Ｄ／Ａ変換器３に対して、電圧値ＶＩＬ１を出力するように設定する。Ｄ／Ａ変換器２は、電圧値ＶＩＨ１を出力し、Ｄ／Ａ変換器３は、電圧値ＶＩＬ１を出力する。そして、波形データが切換部４ａに入力され、切換部４ａは、波形データに応じて、電圧値ＶＩＨ１または電圧値ＶＩＬ１を選択して出力する。バッファ４ｂは、切換部４ａで選択された電圧値と同じ電圧値の出力信号を出力し、ＴＥＳＴ１が実行される。
【００２６】
次に、ＴＥＳＴ２を実行するため、Ｄ／Ａ変換器１〜４の設定を変更する。図２に示すように、ＴＥＳＴ２はＴＥＳＴ１に比べて、ドライバ４から出力する出力信号のハイレベルの電圧値が上がり、ローレベルの電圧値が下がっている。このような場合には、制御部７は、ドライバ４に供給する電源電圧の電圧値を設定した後に、ドライバ４の出力信号の電圧値を設定する。
【００２７】
ＴＥＳＴ２において、ドライバ４は、ハイレベルがＶＩＨ２、ローレベルがＶＩＬ２の出力信号を出力するものとする。制御部７は、Ｄ／Ａ変換器８ａに対して、電圧値（ＶＩＨ２＋ΔＶＨ）を出力するように設定する。同様に、制御部７は、Ｄ／Ａ変換器９ａに対して、電圧値（ＶＩＬ２−ΔＶＬ）を出力するように設定する。
【００２８】
Ｄ／Ａ変換器８ａは、電圧値が（ＶＩＨ２＋ΔＶＨ）である正側制御電圧を出力する。電圧変換部８ｂは、Ｄ／Ａ変換器８ａからの正側制御電圧の電圧値と電圧変換部８ｂの出力電圧（ドライバ４の正側電源電圧）が一致するように、出力電圧を出力する。
【００２９】
また、Ｄ／Ａ変換器９ａは、電圧値が（ＶＩＬ２−ΔＶＬ）である負側制御電圧を出力する。電圧変換部９ｂは、Ｄ／Ａ変換器９ａからの負側制御電圧の電圧値と電圧変換部９ｂの出力電圧（ドライバ４の負側電源電圧）が一致するように、出力電圧を出力する。
【００３０】
制御部７は、Ｄ／Ａ変換器２に対して、電圧値ＶＩＨ２を出力するように設定し、Ｄ／Ａ変換器３に対して、電圧値ＶＩＬ２を出力するように設定する。Ｄ／Ａ変換器２は、電圧値ＶＩＨ２を出力し、Ｄ／Ａ変換器３は、電圧値ＶＩＬ２を出力する。そして、波形データが切換部４ａに入力され、切換部４ａは、波形データに応じて、電圧値ＶＩＨ２または電圧値ＶＩＬ２を選択して出力する。バッファ４ｂは、切換部４ａで選択された電圧値と同じ電圧値の出力信号を出力し、ＴＥＳＴ２が実行される。
【００３１】
次に、ＴＥＳＴ３を実行するため、Ｄ／Ａ変換器１〜４の設定を変更する。図２に示すように、ＴＥＳＴ３はＴＥＳＴ２に比べて、ドライバ４から出力する出力信号のハイレベルの電圧値が下がり、ローレベルの電圧値が上がっている。このような場合には、制御部７は、ドライバ４の出力信号の電圧値を設定した後に、ドライバ４に供給する電源電圧の電圧値を設定する。
【００３２】
ＴＥＳＴ３において、ドライバ４は、ハイレベルがＶＩＨ３、ローレベルがＶＩＬ３の出力信号を出力するものとする。制御部７は、Ｄ／Ａ変換器２に対して、電圧値ＶＩＨ３を出力するように設定し、Ｄ／Ａ変換器３に対して、電圧値ＶＩＬ３を出力するように設定する。Ｄ／Ａ変換器２は、電圧値ＶＩＨ３を出力し、Ｄ／Ａ変換器３は、電圧値ＶＩＬ３を出力する。
【００３３】
制御部７は、Ｄ／Ａ変換器８ａに対して、電圧値（ＶＩＨ３＋ΔＶＨ）を出力するように設定する。同様に、制御部７は、Ｄ／Ａ変換器９ａに対して、電圧値（ＶＩＬ３−ΔＶＬ）を出力するように設定する。
【００３４】
Ｄ／Ａ変換器８ａは、電圧値が（ＶＩＨ３＋ΔＶＨ）である正側制御電圧を出力する。電圧変換部８ｂは、Ｄ／Ａ変換器８ａからの正側制御電圧の電圧値と電圧変換部８ｂの出力電圧（ドライバ４の正側電源電圧）が一致するように、出力電圧を出力する。
【００３５】
また、Ｄ／Ａ変換器９ａは、電圧値が（ＶＩＬ３−ΔＶＬ）である負側制御電圧を出力する。電圧変換部９ｂは、Ｄ／Ａ変換器９ａからの負側制御電圧の電圧値と電圧変換部９ｂの出力電圧（ドライバ４の負側電源電圧）が一致するように、出力電圧を出力する。
【００３６】
そして、波形データが切換部４ａに入力され、切換部４ａは、波形データに応じて、電圧値ＶＩＨ３または電圧値ＶＩＬ３を選択して出力する。バッファ４ｂは、切換部４ａで選択された電圧値と同じ電圧値の出力信号を出力し、ＴＥＳＴ３が実行される。
【００３７】
以上説明したように、制御部７は、ドライバ４のハイレベル側の設定電圧ＶＩＨと正側電源電圧との差が正側バイアス電圧ΔＶＨより小さくならないようにＤ／Ａ変換器２および正側電源供給部８への設定順序を制御すると共に、ドライバ４のローレベル側の設定電圧ＶＩＬと負側電源電圧との差が負側バイアス電圧ΔＶＬより小さくならないようにＤ／Ａ変換器３および負側電源供給部９への設定順序を制御する。
【００３８】
また、制御部７は、ＴＥＳＴ１からＴＥＳＴ２への設定変更の際には、正側電源供給部８および負側電源供給部９の出力が十分静定する時間ΔＴだけ待ってから、Ｄ／Ａ変換器２およびＤ／Ａ変換器３を出力させる。同様に、制御部７は、ＴＥＳＴ２からＴＥＳＴ３への設定変更の際には、Ｄ／Ａ変換器２およびＤ／Ａ変換器３の出力が十分静定する時間ΔＴだけ待ってから、正側電源供給部８および負側電源供給部９を出力させる。
【００３９】
以下に、具体的な数値を示して、本実施例の効果を説明する。例えば、正電源５の電圧値が１０Ｖ、負電源６の電圧値が−５Ｖ、ドライバ４の出力信号の電圧値の上下限がそれぞれ６Ｖ／−２Ｖ、ドライバ４の静的消費電流が１００ｍＡ、ドライバ４の出力抵抗が５０Ω、ドライバ４の出力信号のハイレベルＶＩＨが１．８Ｖ、ローレベルＶＩＬが０Ｖ、ドライバ４の出力信号を受ける負荷側で０．９Ｖで５０Ωの終端を行うとする。また、波形データのデューティ比は５０％とする。
【００４０】
この場合、正側バイアス電圧ΔＶＨはΔＶＨ＝１０Ｖ−６Ｖ＝４Ｖとなり、負側バイアス電圧ΔＶＬはΔＶＬ＝−２Ｖ−（−５Ｖ）＝３Ｖとなる。ドライバ４からの出力信号がハイレベルでの負荷への電流は、（１．８Ｖ−０．９Ｖ）／５０Ω＝１８ｍＡとなり、ドライバ４からの出力信号がローレベルでの負荷への電流は、（０Ｖ−０．９Ｖ）／５０Ω＝−１８ｍＡとなる。
【００４１】
この条件にて、図５に示す従来例と図１に示す実施例の消費電力を比較する。
・従来例
{10V-(-5V)}×100mA+0.5×(10V-0.9V)×18mA+0.5×{0.9V-(-5V)}×18mA=1.635W
・実施例
{(1.8V+4V)-(0V-3V)}×100mA+0.5×(5.8V-0.9V)×18mA+0.5×{0.9V-(-3V)}×18mA=0.959W
上記に示すように、従来例と比較して、４０％以上の低消費電力化を実現することができる。
【００４２】
また、制御部７が、ドライバ４の電源電圧と出力信号の設定電圧との差が正側バイアス電圧ΔＶＨ、負側バイアス電圧ΔＶＬより小さくならないように制御することにより、ドライバ４が出力信号を出力するのに必要な電源電圧の電圧値を常に確保することができるので、設定変更によるドライバ４の電源電圧の変動が出力信号に与える影響を最小にすることができる。
【００４３】
このように、正側電源供給部８が、ドライバ４の出力信号のハイレベルＶＩＨに正側バイアス電圧ΔＶＨを加算した電圧値をドライバ４の正側電源に供給し、負側電源供給部９が、ドライバ４の出力信号のローレベルＶＩＬから負側バイアス電圧ΔＶＬを減算した電圧値をドライバ４の負側電源に供給することにより、ドライバ４での不要な消費電力の損失を削減することができるので、ドライバ４での消費電力を低減することができる。
【００４４】
また、ドライバ４の消費電力が低減されることにより、ドライバ４のチップサイズを小さくすることができ、パッケージコストを低減できるので、小型化およびコストを低減することができる。さらに、ドライバ４の消費電力が低減されることにより、ドライバ４からの発熱も低減されてドライバ４の冷却方式を自然空冷にすることができ、冷却に必要な放熱器等が不要になるので、さらなる小型化およびコストを低減することができる。
【００４５】
［第２の実施例］
図３は、本発明の信号出力装置の第２の実施例を示した構成図である。ここで、図１と同一のものは同一符号を付し、説明を省略する。図３において、図１に示す構成と異なる点は、ドライバ４の代わりにドライバ４１〜４４が設けられている点である。
【００４６】
ドライバ４１〜４４は、図１に示すドライバ４と同じであり、切換部４ａおよびバッファ４ｂをそれぞれ有する。正側電源供給部８の出力（電圧変換部８ｂの出力）は、ドライバ４１〜４４のそれぞれの正側電源端子に接続され、負側電源供給部９の出力（電圧変換部９ｂの出力）は、ドライバ４１〜４４のそれぞれの負側電源端子に接続される。
【００４７】
Ｄ／Ａ変換器２の出力は、ドライバ４１〜４４のそれぞれのＶＩＨ入力端子（図１の切換部４ａの一方の入力端子に相当）に接続され、Ｄ／Ａ変換器３の出力は、ドライバ４１〜４４のそれぞれのＶＩＬ入力端子（図１の切換部４ａの他方の入力端子に相当）に接続される。また、波形データは、ドライバ４１〜４４のそれぞれのデータ入力端子（図１の切換部４ａの制御端子に相当）に接続される。その他の接続に関しては、図１と同じため、説明を省略する。
【００４８】
図３に示す信号出力装置の動作は、基本的には図１に示す信号出力装置と同じである。図３の信号出力装置では、ドライバ４１〜４４から出力される出力信号は、同一となる。すなわち、それぞれの出力信号のハイレベルＶＩＨおよびローレベルＶＩＬが同一であり、入力される波形データも共有のため、波形も同じパターンとなる。さらに、ドライバ４１〜４４へ供給される正側電源電圧の電圧値（ＶＩＨ＋ΔＶＨ）および負側電源電圧の電圧値（ＶＩＬ＋ΔＶＬ）もそれぞれ同じとなる。
【００４９】
このような構成をとる例として、半導体試験装置がある。半導体試験装置では、複数の被試験対象デバイス（以下、ＤＵＴ（Device Under Test）という）を同時測定する場合が多い。この場合、予め定められたピングループ内で原則として同一の試験条件を設定するように構成され、それらのピングループは、複数のＤＵＴの同一ピンに接続される。一般に、この構成をシェアード構成と呼ぶ。
【００５０】
このように構成することにより、図１に示す実施例と同様に、ドライバ４１〜４４での不要な消費電力の損失を削減することができるので、ドライバ４１〜４４での消費電力を低減することができる。また、図１に示す実施例と同様に、ドライバ４１〜４４の消費電力が低減されることにより、小型化およびコストを低減することができる。
【００５１】
さらに、図１に示す実施例と比較して、ドライバ毎に正側電源供給部８および負側電源供給部９を設ける必要は無く、部品の個数を低減できるため、さらなる小型化およびコストを低減することができる。また、部品個数を低減できることにより、図３に示す信号出力装置の回路を実装する基板設計において、部品配置の自由度が増すので、正側電源供給部８、負側電源供給部９とドライバ４１〜４４との離間距離を稼ぐことが可能になり、ドライバ４１〜４４に影響するノイズを低減することができる。
【００５２】
［第３の実施例］
図４は、本発明の信号出力装置の第３の実施例を示した構成図である。ここで、図１と同一のものは同一符号を付し、説明を省略する。図４において、図１に示す構成と異なる点は、Ｄ／Ａ変換器２の代わりにＤ／Ａ変換器２１とＤ／Ａ変換器２２が設けられている点、Ｄ／Ａ変換器３の代わりにＤ／Ａ変換器３１とＤ／Ａ変換器３２が設けられている点、ドライバ４の代わりにドライバ４５〜４６が設けられている点、制御部７の代わりに制御部１０が設けられている点、正側電源供給部８の代わりに正側電源供給部８１が設けられている点、負側電源供給部９の代わりに負側電源供給部９１が設けられている点である。
【００５３】
制御部１０は、図１に示す制御部７と同様であり、ＣＰＵやメモリ等から構成され、信号出力装置を統括的に制御する。Ｄ／Ａ変換器２１およびＤ／Ａ変換器２２は、図１に示すＤ／Ａ変換器２と同様であり、入力されたデジタルデータをアナログ信号に変換して出力する。Ｄ／Ａ変換器３１およびＤ／Ａ変換器３２は、図１に示すＤ／Ａ変換器３と同様であり、入力されたデジタルデータをアナログ信号に変換して出力する。
【００５４】
ドライバ４５，４６は、図１に示すドライバ４と同じであり、切換部４ａおよびバッファ４ｂをそれぞれ有する。正側電源供給部８１は、Ｄ／Ａ変換器８ａ、電圧変換部８ｂ、Ｄ／Ａ変換器８ｃ、最大値選択回路８ｄを有する。最大値選択回路８ｄは、Ｄ／Ａ変換器８ａからの出力とＤ／Ａ変換器８ｃからの出力がそれぞれ入力され、これら入力のうち電圧値の大きい方を選択して出力する。
【００５５】
負側電源供給部９１は、Ｄ／Ａ変換器９ａ、電圧変換部９ｂ、Ｄ／Ａ変換器９ｃ、最大値選択回路９ｄを有する。最大値選択回路９ｄは、Ｄ／Ａ変換器９ａからの出力とＤ／Ａ変換器９ｃからの出力がそれぞれ入力され、これら入力のうち電圧値の小さい方を選択して出力する。
【００５６】
Ｄ／Ａ変換器２１の出力は、ドライバ４５のそれぞれのＶＩＨ入力端子（図１の切換部４ａの一方の入力端子に相当）に接続され、Ｄ／Ａ変換器３１の出力は、ドライバ４５のそれぞれのＶＩＬ入力端子（図１の切換部４ａの他方の入力端子に相当）に接続される。Ｄ／Ａ変換器２２の出力は、ドライバ４６のそれぞれのＶＩＨ入力端子に接続され、Ｄ／Ａ変換器３２の出力は、ドライバ４６のそれぞれのＶＩＬ入力端子に接続される。また、波形データは、ドライバ４５，４６のそれぞれのデータ入力端子（図１の切換部４ａの制御端子に相当）に接続される。
【００５７】
このような信号出力装置の動作を説明する。
例えば、あるテストにおいて、ドライバ４５は、ハイレベルがＶＩＨ１、ローレベルがＶＩＬ１の出力信号を出力するものとし、ドライバ４６は、ハイレベルがＶＩＨ２（＞ＶＩＨ１）、ローレベルがＶＩＬ２（＜ＶＩＬ１）の出力信号を出力するものとする。
【００５８】
制御部１０は、Ｄ／Ａ変換器８ａに対して、電圧値（ＶＩＨ１＋ΔＶＨ）を出力するように設定し、Ｄ／Ａ変換器８ｃに対して、電圧値（ＶＩＨ２＋ΔＶＨ）を出力するように設定する。同様に、制御部１０は、Ｄ／Ａ変換器９ａに対して、電圧値（ＶＩＬ１−ΔＶＬ）を出力するように設定し、Ｄ／Ａ変換器９ｃに対して、電圧値（ＶＩＬ２−ΔＶＬ）を出力するように設定する。ここで、正側バイアス電圧ΔＶＨおよび負側バイアス電圧ΔＶＬは、図１に示す実施例と同じため、説明を省略する。
【００５９】
最大値選択回路８ｄは、Ｄ／Ａ変換器８ａからの入力電圧とＤ／Ａ変換器８ｃからの入力電圧とを比較し、大きい方の電圧であるＤ／Ａ変換器８ｃからの入力電圧（ＶＩＨ２＋ΔＶＨ）を選択して出力する。電圧変換部８ｂは、最大値選択回路８ｄで選択された正側制御電圧の電圧値と電圧変換部８ｂの出力電圧（ドライバ４５，４６の正側電源電圧）が一致するように、出力電圧を出力する。
【００６０】
同様に、最小値選択回路９ｄは、Ｄ／Ａ変換器９ａからの入力電圧とＤ／Ａ変換器９ｃからの入力電圧とを比較し、小さい方の電圧であるＤ／Ａ変換器９ｃからの入力電圧（ＶＩＬ２−ΔＶＬ）を選択して出力する。電圧変換部９ｂは、最大値選択回路９ｄで選択された負側制御電圧の電圧値と電圧変換部９ｂの出力電圧（ドライバ４５，４６の負側電源電圧）が一致するように、出力電圧を出力する。
【００６１】
また、制御部１０は、Ｄ／Ａ変換器２１に対して、電圧値ＶＩＨ１を出力するように設定し、Ｄ／Ａ変換器３１に対して、電圧値ＶＩＬ１を出力するように設定する。同様に、制御部１０は、Ｄ／Ａ変換器２２に対して、電圧値ＶＩＨ２を出力するように設定し、Ｄ／Ａ変換器３２に対して、電圧値ＶＩＬ２を出力するように設定する。そして、波形データがドライバ４５，４６に入力され、テストが実行される。
【００６２】
本実施例は、図１や図３に示す実施例と比較して、消費電力の低減効果は限定的なものとなる。しかし、ドライバ毎に正側電源供給部および負側電源供給部を設ける場合と比較して、部品の個数を低減できるため、小型化およびコストを低減することができる。
【００６３】
なお、本発明はこれに限定されるものではなく、以下に示すようなものでもよい。
（１）図４に示す実施例において、ドライバ４５，４６の２つのドライバと、それぞれに対応したＤ／Ａ変換器２１，２２，３１，３２，８ａ，８ｃ，９ａ，９ｃがあり、最大値選択回路８ｄは、Ｄ／Ａ変換器８ａ，８ｃの出力のうち大きい方を選択し、最小値選択回路９ｄは、Ｄ／Ａ変換器９ａ，９ｃの出力のうち小さい方を選択する構成を示したが、ドライバが２つ以上でそれぞれに対応したＤ／Ａ変換器（図４の８ａ，８ｃ，９ａ，９ｃ相当）が複数あり、最大値選択回路８ｄは、複数のＤ／Ａ変換器（図４の８ａ，８ｃ相当）の出力の中から最大値を選択して出力し、最小値選択回路９ｄは、複数のＤ／Ａ変換器（図４の９ａ，９ｃ相当）の出力の中から最小値を選択して出力する構成としてもよい。
【００６４】
（２）図４に示す実施例において、最大値選択回路８ｄと最小値選択回路９ｄとを設ける構成を示したが、最大値選択回路８ｄと最小値選択回路９ｄのどちらか一方だけを設ける構成としてもよい。最大値選択回路８ｄまたは最小値選択回路９ｄを設けない場合は、図１に示すような正側電源供給部８または負側電源供給部９をドライバ４毎に設けることになる。
【００６５】
（３）図１に示す実施例において、制御部７は、ドライバ４のハイレベル側の設定電圧ＶＩＨと正側電源電圧との差が正側バイアス電圧ΔＶＨより小さくならないようにＤ／Ａ変換器２および正側電源供給部８への設定順序を制御すると共に、ドライバ４のローレベル側の設定電圧ＶＩＬと負側電源電圧との差が負側バイアス電圧ΔＶＬより小さくならないようにＤ／Ａ変換器３および負側電源供給部９への設定順序を制御する構成を示したが、連続的にテストを実行しない場合等では、必ずしも、このような設定順序の制御ができなくてもよい。一方、図３に示す制御部７や図４に示す制御部１０が、このような設定順序を制御する機能を有してもよい。
【００６６】
（４）図１〜図４に示す信号出力装置を、第２の実施例で説明した半導体試験装置に適用してもよい。
【符号の説明】
【００６７】
２，２１，２２  Ｄ／Ａ変換器（第１のＤ／Ａ変換器）
３，３１，３２  Ｄ／Ａ変換器（第２のＤ／Ａ変換器）
４，４１〜４６  ドライバ
５  正電源
６  負電源
７，１０  制御部
８，８１  正側電源供給部
８ａ，８ｃ  Ｄ／Ａ変換器（第３のＤ／Ａ変換器）
８ｂ  電圧変換部（第１の電圧変換部）
８ｄ  最大値選択回路
９，９１  負側電源供給部
９ａ，９ｃ  Ｄ／Ａ変換器（第４のＤ／Ａ変換器）
９ｂ  電圧変換部（第２の電圧変換部）
【図１】
2012021935.tif 000003
【図２】
2012021935.tif 000004
【図３】
2012021935.tif 000005
【図４】
2012021935.tif 000006
【図５】
2012021935.tif 000007