(57)【要約】【課題】エピタキシャル基板と製造方法を提供する。【解決手段】本発明のエピタキシャル基板は結晶性基板を備える。結晶性基板は微細な凹凸を備えるとともにパターニング不要のエピタキシャル表面を有する。本発明によるエピタキシャル基板は化合物半導体材料から、良好な品質のエピタキシャル層の成長を得るという利点を有する。さらに、本発明によるエピタキシャル基板の製造方法は低コストかつ製造時間短縮といった利点を有する。【選択図】図３
2012023365.tif 000002
【特許請求の範囲】
【請求項１】
エピタキシャル表面を有する結晶性基板を設ける工程と、
前記結晶性基板のエピタキシャル表面に、ある材料からなる多結晶層を堆積する工程と、
前記多結晶層の粒界を第１のウェットエッチングによってエッチングする工程と、
エッチングされた前記多結晶層をマスクとして用いることによって、前記多結晶層の前記粒界内の領域をプラズマエッチングによってエッチングする工程と、
エッチングされた前記多結晶層を第２のウェットエッチングによって除去する工程とからなり、前記結晶性基板のエピタキシャル表面はパターニングされることがなく、かつ微細の凹凸を有している、エピタキシャル基板の製造方法。
【請求項２】
前記結晶性基板は、サファイア、ＳｉＣ、ＧａＮ、ＧａＡｓ、ＺｎＯ、Ｓｉ、ＳｃＡｌＭｇＯ４、ＳｒＣｕ２Ｏ２、ＹＳＺ（イットリア安定化ジルコニア）、ＬｉＡｌＯ２、ＬｉＧａＯ２、Ｌｉ２ＳｉＯ３、ＬｉＧｅＯ３、ＮａＡｌＯ２、ＮａＧａＯ２、Ｎａ２ＧｅＯ３、Ｎａ２ＳｉＯ３、Ｌｉ３ＰＯ４、Ｌｉ３ＡｓＯ４、Ｌｉ３ＶＯ４、Ｌｉ２ＭｇＧｅＯ４、Ｌｉ２ＺｎＧｅＯ４、Ｌｉ２ＣｄＧｅＯ４、Ｌｉ２ＭｇＳｉＯ４、Ｌｉ２ＺｎＳｉＯ４、Ｌｉ２ＣｄＳｉＯ４、Ｎａ２ＭｇＧｅＯ４、Ｎａ２ＺｎＧｅＯ４、及びＮａ２ＺｎＳｉＯ４からなる群から選択された材料からなる、請求項１に記載の方法。
【請求項３】
前記多結晶層を形成するための前記材料はＧｅ、ＺｎＯ、ＺｎＳ、ＣｄＳｅ、ＣｄＴｅ、ＣｄＳ、ＺｎＳｅ、ＩｎＡｓ、ＩｎＰ、Ｓｉ、ならびに、Ａｌ、ＮｉもしくはＦｅの金属、及びＳｉＡｌ，ＳｉＺｎ、もしくはＳｉＮｉのシリサイドからなる群から選択される、請求項２に記載の方法。
【請求項４】
前記結晶性基板の前記エピタキシャル表面は１００〜４００ｎｍの平均表面粗さ（Ｒａ）を有する、請求項３に記載の方法。
【請求項５】
前記結晶性基板の前記エピタキシャル表面は５０〜３５０ｎｍの平均ＰＶ値を有する、請求項３に記載の方法。
【請求項６】
前記多結晶層は、ＬＰＣＶＤ（低圧ＣＶＤ）、ＰＥＣＶＤ（プラズマＣＶＤ）、スパッタリング、及び熱蒸着からなる群から選択されるいずれかの方法によって前記結晶性基板の前記エピタキシャル表面上に堆積され、前記多結晶層は２０〜２０００ｎｍの厚さを有する、請求項３に記載の方法。
【請求項７】
エピタキシャル表面を有した結晶性基板を備え、前記エピタキシャル表面はパターニングされることがなく、かつ微細の凹凸を有している、エピタキシャル基板。
【請求項８】
前記結晶性基板は、サファイア、ＳｉＣ、ＧａＮ、ＧａＡｓ、ＺｎＯ、Ｓｉ、ＳｃＡｌＭｇＯ４、ＳｒＣｕ２Ｏ２、ＹＳＺ（イットリア安定化ジルコニア）、ＬｉＡｌＯ２、ＬｉＧａＯ２、Ｌｉ２ＳｉＯ３、ＬｉＧｅＯ３、ＮａＡｌＯ２、ＮａＧａＯ２、Ｎａ２ＧｅＯ３、Ｎａ２ＳｉＯ３、Ｌｉ３ＰＯ４、Ｌｉ３ＡｓＯ４、Ｌｉ３ＶＯ４、Ｌｉ２ＭｇＧｅＯ４、Ｌｉ２ＺｎＧｅＯ４、Ｌｉ２ＣｄＧｅＯ４、Ｌｉ２ＭｇＳｉＯ４、Ｌｉ２ＺｎＳｉＯ４、Ｌｉ２ＣｄＳｉＯ４、Ｎａ２ＭｇＧｅＯ４、Ｎａ２ＺｎＧｅＯ４、及びＮａ２ＺｎＳｉＯ４からなる群から選択された材料からなる、請求項７に記載のエピタキシャル基板。
【請求項９】
前記結晶性基板の前記エピタキシャル表面は１００〜４００ｎｍの平均表面粗さ（Ｒａ）を有する、請求項８に記載のエピタキシャル基板。
【請求項１０】
前記結晶性基板の前記エピタキシャル表面は５０〜３５０ｎｍの平均ＰＶ値を有する、請求項８に記載のエピタキシャル基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エピタキシャル基板とその製造方法に関する。より詳細には、微細の凹凸を有し、かつパターニングされていないエピタキシャル面を有するエピタキシャル基板及びその製造方法に関する。
【背景技術】
【０００２】
化合物半導体材料、例えば、ＧａＮ,ＡｌＧａＮ，ＡｌＩｎＧａＮ，及び他のＩＩＩ‐
Ｖ族化合物、あるいは、ＣｄＴｅ，ＺｎＯ，ＺｎＳ及び他のＩＩ‐ＩＶ族化合物は、マイクロエレクトロニックデバイスのための多種にわたる基板に使用されてきた。これらデバイスには、トランジスタ、フィールドエミッション素子、及びオプトエレクトロニックデバイスが含まれるが、これらに限定されるものではない。
【０００３】
例としてＧａＮベースのマイクロエレクトロニックデバイスで説明すると、製造における主要な課題は、ＧａＮベースのマイクロエレクトロニックデバイスの性能を確保するためには、製造されたＧａＮ半導体層が低い欠陥密度を有する必要があるという点である。
【０００４】
欠陥を生じる要因の１つは基板とその基板上に成長したＧａＮ層の間の格子不整合であることが知られている。従って、ＧａＮ層をサファイア基板に成長するとしても、好適にはＧａＮ層はＳｉＣ基板上に予め形成したＡｌＮバッファ層の上に形成することによって欠陥密度、特に貫通転位を低減する。上記のような注目に値する進歩があったものの、当該技術分野における研究において欠陥密度の低減は、今でもゴールに到達することが望まれている。
【０００５】
また、エピタキシー条件を制御し、パターニングした基板を使用し、エピタキシャル成長の好適な方位を得ることによって横方向のエピタキシャル成長を達成するような制御によって、欠陥密度又は制御密度を低減することも公知である。例えば、パターニングした表面を有するサファイア基板上にＧａＮ半導体層を横方向エピタキシャル成長の態様で形成して、横方向に伸びる転位を制御し、貫通転位の密度を低減することができる。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、パターニングされた表面を有するエピタキシャル基板の製造における従来技術の全てにおいて、フォトリソグラフィ技術を用いる必要があった。パターニング表面を備えたエピタキシャル基板の製造に関する従来技術では、製造コストが高く、製造のスピードが遅いことは明確である。
【課題を解決するための手段】
【０００７】
本発明の一実施形態によると、エピタキシャル基板とその製造方法が提供される。より詳細には、本発明によるエピタキシャル基板のエピタキシャル表面はパターニングされないのも関わらず、優良な品質のエピタキシャル層を成長させ、横方向のエピタキシーを有する化合物半導体材料の利点を備える。さらに、本発明によるエピタキシャル基板の製造方法は、低コスト及び製造に要する時間短縮といった効果を奏する。
【０００８】
本発明の好適な実施形態によると、エピタキシャル表面を有した結晶性基板を備える。結晶性基板は、エピタキシャル表面を有している。エピタキシャル表面はパターニングされることがなく、かつ微細の凹凸を有している。
【０００９】
本発明の好適な実施形態によると、まず、エピタキシャル表面を有する結晶性基板を設ける。次に、結晶性基板のエピタキシャル表面に、ある材料からなる多結晶層を堆積する。そして、多結晶層の粒界を第１のウェットエッチングによってエッチングする。その後、エッチングされた前記多結晶層をマスクとして用いることによって、多結晶層の粒界内の領域をプラズマエッチングによってエッチングする。最後にエッチングされた多結晶層を第２のウェットエッチングによって除去する。結晶性基板のエピタキシャル表面はパターニングされることがなく、かつ微細の凹凸を有している。
【００１０】
一実施形態によると、結晶性基板のエピタキシャル表面は１００〜４００ｎｍの平均表面粗さ（Ｒａ）を有する。
一実施形態によると、結晶性基板のエピタキシャル表面は５０〜３５０ｎｍの平均ＰＶ値（peak-to-valley height、山から谷の高低差）を有する。
【００１１】
実用的な用途において、結晶性基板は、サファイア、ＳｉＣ、ＧａＮ、ＧａＡｓ、ＺｎＯ、Ｓｉ、ＳｃＡｌＭｇＯ４、ＳｒＣｕ２Ｏ２、ＹＳＺ（イットリア安定化ジルコニア）、ＬｉＡｌＯ２、ＬｉＧａＯ２、Ｌｉ２ＳｉＯ３、ＬｉＧｅＯ３、ＮａＡｌＯ２、ＮａＧａＯ２、Ｎａ２ＧｅＯ３、Ｎａ２ＳｉＯ３、Ｌｉ３ＰＯ４、Ｌｉ３ＡｓＯ４、Ｌｉ３ＶＯ４、Ｌｉ２ＭｇＧｅＯ４、Ｌｉ２ＺｎＧｅＯ４、Ｌｉ２ＣｄＧｅＯ４、Ｌｉ２ＭｇＳｉＯ４、Ｌｉ２ＺｎＳｉＯ４、Ｌｉ２ＣｄＳｉＯ４、Ｎａ２ＭｇＧｅＯ４、Ｎａ２ＺｎＧｅＯ４、及びＮａ２ＺｎＳｉＯ４、又は他の商業的に入手可能なエピタキシー材料から選択された材料からなる。
【００１２】
実用的な用途において、多結晶層を形成するための材料はＧｅ、ＺｎＯ、ＺｎＳ、ＣｄＳｅ、ＣｄＴｅ、ＣｄＳ、ＺｎＳｅ、ＩｎＡｓ、ＩｎＰ、Ｓｉ、ならびに、Ａｌ、ＮｉもしくはＦｅの金属、及びＳｉＡｌ，ＳｉＺｎ、もしくはＳｉＮｉのシリサイド若しくは他のシリサイドからなる群から選択される。
【００１３】
一実施形態によると、多結晶層は、ＬＰＣＶＤ（低圧ＣＶＤ）、ＰＥＣＶＤ（プラズマＣＶＤ）、スパッタリング、及び熱蒸着からなる群から選択されるいずれかの方法によって結晶性基板のエピタキシャル表面上に堆積される。
一実施形態によると、多結晶層は２０〜２０００ｎｍの厚さを有する。
従来技術に比べて、本発明によるエピタキシャル基板のエピタキシャル表面は微細の凹凸を有し、かつパターニングされないが、優良な品質をもってエピタキシャル層を成長する化合物半導体材料の利点を有する。さらに、本発明によるエピタキシャル基板の製造方法は低コスト、及び製造時間短縮の利点を有する。
【００１４】
他の利点及び本発明の精神は以下の記載及び添付の図面を参照することによって理解することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の好適な実施形態による、微細凹凸を有しパターニングされない表面を有したエピタキシャル基板を示す断面図。
【図２】図１に示されるようなエピタキシャル基板を製造するための本発明の好適な実施形態による方法を示す断面図。
【図３】本発明により製造されたサファイア基板の形状を示す原子間力顕微鏡（ＡＦＭ）画像。
【図４】本発明により製造されたサファイア基板の上に成長したアンドープＧａＮ層を示す透過型電子顕微鏡（ＴＥＭ）画像。
【図５】本発明により製造されたサファイア基板の上に成長したアンドープＧａＮ層を示す原子間力顕微鏡（ＡＦＭ）画像。
【図６】本発明により製造されたサファイア基板の上に成長し、エッチングした後のアンドープＧａＮ層を示すＳＥＭ画像。
【図７】平滑な表面を備えたサファイア基板に成長したアンドープＧａＮ層を示す原子間力顕微鏡（ＡＦＭ）画像。
【発明を実施するための形態】
【００１６】
図１を参照する。図１は本発明の好適な実施形態によるエピタキシャル基板１を示す断面図である。エピタキシャル基板１はエピタキシーの状態にある化合物半導体、例えばＧａＮ、ＡｌＧａＮ，ＡｌＩｎＧａＮ，又は他のＩＩＩ‐Ｖ族化合物、又はＣｄＴｅ，ＺｎＯ，ＺｎＳ又は他のＩＩ‐ＩＶ族化合物のために準備されている。
【００１７】
図１に示すように、本発明によるエピタキシャル基板１は結晶性基板１０を有する。結晶性基板１０はエピタキシャル表面１０２を有する。
従来技術とは異なり、結晶性基板１０のエピタキシャル表面１０２は微細の凹凸を有し、パターニングされていない。従来技術のようにパターニングされた表面を有するエピタキシャル表面と同様に、本発明によるエピタキシャル基板１は横方向のエピタキシーを備えた化合物半導体材料の利点を有する。
【００１８】
一実施形態によると、結晶性基板１０のエピタキシャル表面１０２は平均表面粗さ（Ｒａ）が１００〜４００ｎｍの範囲内にある。
一実施形態によると、結晶性基板１０のエピタキシャル表面１０２は平均ＰＶ値（Ｒｚ、peak-to-valley height、山から谷の高低差）が５０〜３５０ｎｍの範囲内にある。
【００１９】
実用的な用途において、結晶性基板１０は、サファイア、ＳｉＣ、ＧａＮ、ＧａＡｓ、ＺｎＯ、Ｓｉ、ＳｃＡｌＭｇＯ４、ＳｒＣｕ２Ｏ２、ＹＳＺ（イットリア安定化ジルコニア）、ＬｉＡｌＯ２、ＬｉＧａＯ２、Ｌｉ２ＳｉＯ３、ＬｉＧｅＯ３、ＮａＡｌＯ２、ＮａＧａＯ２、Ｎａ２ＧｅＯ３、Ｎａ２ＳｉＯ３、Ｌｉ３ＰＯ４、Ｌｉ３ＡｓＯ４、Ｌｉ３ＶＯ４、Ｌｉ２ＭｇＧｅＯ４、Ｌｉ２ＺｎＧｅＯ４、Ｌｉ２ＣｄＧｅＯ４、Ｌｉ２ＭｇＳｉＯ４、Ｌｉ２ＺｎＳｉＯ４、Ｌｉ２ＣｄＳｉＯ４、Ｎａ２ＭｇＧｅＯ４、Ｎａ２ＺｎＧｅＯ４、及びＮａ２ＺｎＳｉＯ４、又は他の商業的に入手可能なエピタキシー材料から選択された材料からなる。
【００２０】
図２（ａ）〜（ｃ）を参照すると、これらの断面図は、例えば図１に示されているような、エピタキシャル基板１を形成するための本発明の好適な実施形態による方法を示している。
【００２１】
図２(ａ)に示されるように、本発明による方法では、まず、結晶性基板１０を準備する。結晶性基板１０はエピタキシャル表面１０２を有する。
実用的な用途において、結晶性基板１０は、サファイア、ＳｉＣ、ＧａＮ、ＧａＡｓ、ＺｎＯ、Ｓｉ、ＳｃＡｌＭｇＯ４、ＳｒＣｕ２Ｏ２、ＹＳＺ（イットリア安定化ジルコニア）、ＬｉＡｌＯ２、ＬｉＧａＯ２、Ｌｉ２ＳｉＯ３、ＬｉＧｅＯ３、ＮａＡｌＯ２、ＮａＧａＯ２、Ｎａ２ＧｅＯ３、Ｎａ２ＳｉＯ３、Ｌｉ３ＰＯ４、Ｌｉ３ＡｓＯ４、Ｌｉ３ＶＯ４、Ｌｉ２ＭｇＧｅＯ４、Ｌｉ２ＺｎＧｅＯ４、Ｌｉ２ＣｄＧｅＯ４、Ｌｉ２ＭｇＳｉＯ４、Ｌｉ２ＺｎＳｉＯ４、Ｌｉ２ＣｄＳｉＯ４、Ｎａ２ＭｇＧｅＯ４、Ｎａ２ＺｎＧｅＯ４、及びＮａ２ＺｎＳｉＯ４、又は他の商業的に入手可能なエピタキシー材料から選択された材料からなる。
【００２２】
次に、本発明の方法によると、図２Ｂに示されるように結晶性基板１０のエピタキシャル表面１０２の上に、一定の材料からなる多結晶層１２を堆積させる。図２Ｂに示されているように。多結晶層１２は粒界１２２を有する。
【００２３】
実用的な用途において、多結晶層１２を形成するための材料はＧｅ、ＺｎＯ、ＺｎＳ、ＣｄＳｅ、ＣｄＴｅ、ＣｄＳ、ＺｎＳｅ、ＩｎＡｓ、ＩｎＰ、Ｓｉ、ならびに、Ａｌ、ＮｉもしくはＦｅの金属、及びＳｉＡｌ，ＳｉＺｎ、もしくはＳｉＮｉのシリサイド若しくは他のシリサイドからなる群から選択される。
【００２４】
一実施形態によると、多結晶層１２は、ＬＰＣＶＤ（低圧ＣＶＤ）、ＰＥＣＶＤ（プラズマＣＶＤ）、スパッタリング、及び熱蒸着からなる群から選択されるいずれかの方法によって結晶性基板１０のエピタキシャル表面１０２上に堆積される。
一実施形態によると、多結晶層は２０〜２０００ｎｍの厚さを有する。
【００２５】
そして、多結晶層１２の粒界１２２を第１のウェットエッチングによってエッチングする。エッチングされた多結晶層１２が図２（ｃ）に示されている。
基板１０としてサファイアを用いる場合における、多結晶層１２の粒界１２２をエッチングするための様々なエッチング溶液、及びこれらエッチング溶液の組成が表１に記載されている。表１はセッコ（Secco）液、サートル（Sirtl）液、ライト（Wright）液、サイター（Seiter）液を含む、４つのエッチング液を列挙している。
【００２６】
【表１】
2012023365.tif 000003
【００２７】
さらに、表１のエッチング溶液はサファイア基板１０をエッチングすることができないため、粒界１２２の下にあるサファイア基板１０のエピタキシャル表面１０２が露出されるまで、これらの溶液は多結晶層１２の粒界１２２をエッチングすることができる。そうでなければ、粒界１２２の下のサファイア基板１０のエピタキシャル表面１０２が露出されない場合には、これらのエッチング溶液は多結晶層１２の粒界１２２を一定の深さまでエッチングする。
その後、エッチングされた多結晶層１２をマスクとして用いることによって、多結晶層１２の粒界１２２内の領域をプラズマエッチングによってエッチングする。最後にエッチングされた多結晶層１２を第２のウェットエッチングによって除去する。結晶性基板のエピタキシャル表面はパターニングされることがなく、かつ微細の凹凸を有している。
【００２８】
第２のウェットエッチング工程で使うのは、第１のウェットエッチング工程で使用するものと同一のエッチング溶液であってもよい。
一実施形態において、結晶性基板１０のエピタキシャル表面１０２は１００〜４００ｎｍの範囲内の平均表面粗さ（Ｒａ）を有する。
一実施形態において、結晶性基板１０のエピタキシャル表面１０２は５０〜３５０ｎｍの範囲内の平均ＰＶ値（Ｒｚ、peak-to-valley height、山から谷の高低差）を有する。
実施する場合には、結晶性基板１０のエピタキシャル表面１０２は多結晶層１２の厚さ及
び粒界とエッチング条件を調節することによって、制御することができる。
サファイア基板を例に考えると、本発明により製造されたサファイア基板試料の形状が図３の原子間力顕微鏡（ＡＦＭ）画像に示してある。エピタキシャル基板の表面形状が微細の凹凸を有し、かつパターニングされていないことを明確に把握することができる。
【００２９】
本発明により製造されたサファイア基板試料（「ＮＲＳＳ」と表記している）の透過型電子顕微鏡（ＴＥＭ）画像を図４に示している。サファイア基板のエピタキシャル表面に成長した、アンドープＧａＮ層（「ｕ‐ＧａＮ」と表記している）、すなわちドーピングされていないＧａＮ層も図４に示している。図４はアンドープＧａＮ層が低密度の欠陥を有し、またこれらは貫通欠陥というよりは横方向に広がる欠陥であることを明確に示している。
【００３０】
上記のＮＲＳＳ試料上に成長したアンドープＧａＮ層のＡＦＭ画像を図５に示す。ＮＲＳＳ試料の上に成長したアンドープＧａＮ層をＫＯＨ水溶液中、１８０℃で１分間エッチングしたものを図６に示す。図６に示したエッチングされた溝は貫通欠陥の証拠を示している。統計学的な計数によれば、ＮＲＳＳ試料の上に成長したアンドープＧａＮ層の貫通欠陥の密度は約３．６×１０６ｃｍ−２である。これに対し、平滑な表面を備えたサファイア基板の上に成長したアンドープＧａＮ層のＡＦＭ画像を図７に示している。図５に比べると、図７は表面の平滑さが乏しいことが明らかである。統計学的な計数によれば、平滑な表面を備えたサファイア基板の上に成長したアンドープＧａＮ層の貫通欠陥密度は約１×１０９ｃｍ−２である。平滑なエピタキシャル表面を有するエピタキシャル基板に比べて、本発明によるエピタキシャル基板が欠陥密度、特に貫通欠陥の密度を低減することができることが明確に把握できる。
【００３１】
従来技術のパターニングされた表面を備えたエピタキシャル基板と同様に、本発明による、微細な凹凸を有し、かつパターニング不要のエピタキシャル基板１は横方向エピタキシーを有する化合物半導体材料の効果を奏し、欠陥密度を低減し、及びエピタキシャル層の品質を向上させる。表２には、本発明により製造された、微細凹凸のパターニング不要表面を備えたサファイア基板上にＧａＮ層を成長した、ＮＲＳＳと表記された試料の光電特性の計測値を示す。これに対比して、表２はパターニング表面を備えたサファイア基板の上に成長したＧａＮ層を有する、ＰＳＳと表記した試料の計測値と、平滑表面を有するサファイア基板上にＧａＮ層を成長した、ＦＳＳと表記してある試料の光電特性も示している。
【００３２】
【表２】
2012023365.tif 000004
【００３３】
表２に列記された好転特性において、本発明によるサファイア基板のＮＲＳＳ試料の光電特性は、パターニングされたサファイア基板を有するＰＳＳ試料の光電特性と近い値を
示し、平滑な表面のサファイア基板を有するＦＳＳ試料の光電特性よりも好適な値を示すことが証明された。
【００３４】
従来技術とは異なり、本発明によるエピタキシャル基板の製造方法はフォトグラフィ工程が不要であるばかりではなく、他の複雑な工程も必要としない。したがって、本発明による製造方法は低い製造コストと製造スピードが速いという利点を有する。
【００３５】
上記の実施例と説明により、本発明の特徴と本質が記載された。当業者であれば本発明から教示されることを保持しながら、多数の変更が可能であることを把握するものである。したがって、上記の開示事項は請求項に記載の範囲を制限するものと解釈されてはならない。
【図１】
2012023365.tif 000005
【図２】
2012023365.tif 000006
【図３】
2012023365.tif 000007
【図４】
2012023365.tif 000008
【図５】
2012023365.tif 000009
【図６】
2012023365.tif 000010
【図７】
2012023365.tif 000011