(57)【要約】【課題】バンドギャップ電圧を利用した回路や拡散抵抗等の温度特性や絶対値のバラツキや入力電圧依存性が大きい素子を用いずに、正の温度係数が調整可能な電圧検出回路を提供する。【解決手段】電流コンパレータ部１００の第１及び第２のｐ型ＭＯＳＦＥＴ（ＭＰ１，ＭＰ２）及び第１のｎ型ＭＯＳＦＥＴ（ＭＮ１）のゲートバイアスを設定するゲートバイアス設定部１５０の設定によって、第２のｎ型ＭＯＳＦＥＴ（ＭＮ２）に入力電圧が印加されたときに第１のｐ型ＭＯＳＦＥＴに流れる電流（ＩPTAT1）と第１のｎ型ＭＯＳＦＥＴに流れる電流との差分が一定となり及び該差分が検出部２００に流れる電流と等しくなる。環境温度に関らずに一定の検出精度を得ることができる。【選択図】図２
2012088230.tif 000002
【特許請求の範囲】
【請求項１】
第１の基準電圧（Ｖ１）及び第２の基準電圧（Ｖ２）の間に結合される電流コンパレータ部であって、前記第１及び第２の基準電圧に夫々のソースが結合される第１のｐ型ＭＯＳＦＥＴ（ＭＰ１）及び第１のｎ型ＭＯＳＦＥＴ（ＭＮ１）と、ソースが前記第１のｐ型ＭＯＳＦＥＴのドレインに、ドレインが前記第１のｎ型ＭＯＳＦＥＴのドレインに接続される第２のＰ型ＭＯＳＦＥＴ（ＭＰ２）とからなる電流コンパレータ部と、
ゲートが電圧入力端子（ＶＩＮ）に接続され、ドレインが前記第１のｐ型ＭＯＳＦＥＴと前記第２のｐ型ＭＯＳＦＥＴの接続ノードに接続される第２のｎ型ＭＯＳＦＥＴ（ＭＮ２）からなる検出部と、
を備えた電圧検出回路であって、
前記第１及び第２のｐ型ＭＯＳＦＥＴ（ＭＰ１，ＭＰ２）及び前記第１のｎ型ＭＯＳＦＥＴ（ＭＮ１）のゲートバイアスを設定する設定手段を備え、
該ゲートバイアスの設定によって、第２のｎ型ＭＯＳＦＥＴ（ＭＮ２）に入力端子より電圧が印加されたときに前記第１のｐ型ＭＯＳＦＥＴに流れる電流（ＩPTAT1）と前記第１のｎ型ＭＯＳＦＥＴに流れる電流との差分が一定となり及び該差分が前記検出部に流れる電流と等しくなるようにしたことを特徴とする電圧検出回路。
【請求項２】
請求項１に記載の電圧検出回路において、
前記設定手段は、環境温度に対して正の温度係数を有する電流を発生させるＰＴＡＴ電流源、及び、前記ＰＴＡＴ電流源に接続されるカレントミラー回路であって前記第１及び第２のｐ型ＭＯＳＦＥＴ（ＭＰ１，ＭＰ２）及び前記第１のｎ型ＭＯＳＦＥＴ（ＭＮ１）を構成要素として含むカレントミラー回路を備えることで、環境温度に対して正の温度係数を有する第１のＰＴＡＴ電流（ＩPTAT1）を前記第１のｐ型ＭＯＳＦＥＴ（ＭＰ１）に流し及び環境温度に対して正の温度係数を有す第２のＰＴＡＴ電流（ＩPTAT2）を前記第１のｎ型ＭＯＳＦＥＴ（ＭＮ１）に流すことを特徴とする電圧検出回路。
【請求項３】
請求項１または２に記載の電圧検出回路において、
前記第１の基準電圧が前記入力電圧であり、前記第２の基準電圧がグラウンド電位であることを特徴とする電圧検出回路。
【請求項４】
請求項３に記載の電圧検出回路において、
前記検出部が、アノードが第２のｎ型ＭＯＳＦＥＴ（ＭＮ２）のソースに接続されカソードがグラウンドに接続されるダイオード、一端が第２のｎ型ＭＯＳＦＥＴ（ＭＮ２）のソースに接続され他端がグラウンドに接続されるｎ型ＭＯＳＦＥＴ若しくはｐ型ＭＯＳＦＥＴのバックダイオード、及び、エミッタが第２のｎ型ＭＯＳＦＥＴ（ＭＮ２）のソースに接続されベースとコレクタがグラウンドに接続されるｐｎｐトランジスタ、からなる群より選択されたいずれかから構成される検出値調整部を含むことを特徴とする電圧検出回路。
【請求項５】
請求項４に記載の電圧検出回路において、更に、
ゲートが前記出力端子に接続され、ソースが前記第２のｎ型ＭＯＳＦＥＴ（ＭＮ２）のソースに接続され、ドレインが第２のｎ型ＭＯＳＦＥＴ（ＭＮ２）のソースに接続される第３のｐ型ＭＯＳＦＥＴ（ＭＰ３）と、
ゲートが第２のｎ型ＭＯＳＦＥＴ（ＭＮ２）のゲートに接続され、ドレインが第２のｎ型ＭＯＳＦＥＴ（ＭＮ２）のソースに接続され、ソースが前記検出値調整部に接続される第３のｎ型ＭＯＳＦＥＴ（ＭＮ３）と、
を備えることを特徴とする電圧検出回路。
【請求項６】
請求項１〜５のいずれか一項に記載の電圧検出回路において、更に、
前記出力端子と前記入力端子の間に接続された容量素子を備えることを特徴とする電圧検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電圧検出回路に関し、より詳細には入力される入力電圧が所定の電圧値になったことを検出することが可能な温度補償型の電圧検出回路に関する。
【背景技術】
【０００２】
入力される電圧が所定の電圧値になったことを検出することが可能な温度補償型の電圧検出回路として、従来、バンドギャップ電圧を利用した回路が知られていた。しかし、近年の半導体プロセスでは温度補償部にバンドギャップ電圧を利用した回路が使用出来ない場合があり、温度補償にバンドギャップ電圧を用いない温度補償型の電圧検出回路が要求されている。
【０００３】
温度補償にバンドギャップ電圧を利用した回路を用いない温度補償型の電圧検出回路の例としては、図１に示すような回路が知られている（特許文献１参照）。図１に示す回路は、所定の正の温度特性を持つ拡散抵抗と、該抵抗に接続されるｎ型ＭＯＳＦＥＴの負の温度係数を持つ閾値電圧と、ＣＭＯＳを用いることにより、少ない素子数で温度補償がなされた電圧検出を可能にするものである。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平３−２３８３６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
図１に示した回路において温度補償を達成するためには、所定の正の温度係数を持つ拡散抵抗が必須となる。拡散抵抗は不純物を拡散させた層で抵抗を形成されるものであり、一般に温度特性、絶対値のばらつきが大きいことから、精度が悪く、入力電圧依存性も有しており、温度補償の精度低下の原因となるため好ましくない。
【０００６】
そこで、本発明の目的とするところは、温度補償にバンドギャップ電圧を利用した回路や、拡散抵抗等の温度特性や絶対値のバラツキや入力電圧依存性が大きい素子を用いず、正の温度係数を調整することの可能な電圧検出回路を提供することである。
【課題を解決するための手段】
【０００７】
本発明者は上記課題を解決するために鋭意検討した結果、第１の基準電圧及び第２の基準電圧の間に結合される電流コンパレータ部であって、前記第１及び第２の基準電圧に夫々のソースが結合される第１のｐ型ＭＯＳＦＥＴ及び第１のｎ型ＭＯＳＦＥＴと、ソースが前記第１のｐ型ＭＯＳＦＥＴのドレインに、ドレインが前記第１のｎ型ＭＯＳＦＥＴのドレインに接続される第２のＰ型ＭＯＳＦＥＴとからなる電流コンパレータ部と、ゲートが電圧入力端子（ＶＩＮ）に接続され、ドレインが前記第１のｐ型ＭＯＳＦＥＴと前記第２のｐ型ＭＯＳＦＥＴの接続ノードに接続される第２のｎ型ＭＯＳＦＥＴからなる検出部と、を備えた電圧検出回路であって、前記第１及び第２のｐ型ＭＯＳＦＥＴ及び前記第１のｎ型ＭＯＳＦＥＴのゲートバイアスを設定する設定手段を備え、該ゲートバイアスの設定によって、第２のｎ型ＭＯＳＦＥＴに入力電圧が印加されたときに前記第１のｐ型ＭＯＳＦＥＴに流れる電流と前記第１のｎ型ＭＯＳＦＥＴに流れる電流との差分が一定となり及び該差分が前記検出部に流れる電流と等しくなるようにしたことを特徴とする電圧検出回路により、上記目的を達成し得ることを見出し本発明を完成させた。
【発明の効果】
【０００８】
本発明の電圧検出回路によれば温度補償にバンドギャップ電圧を利用した回路や、拡散抵抗等の温度特性や絶対値のバラツキや入力電圧依存性が大きい素子を用いずに、正の温度係数が調整可能な電圧検出回路を提供することが可能になる。
【図面の簡単な説明】
【０００９】
【図１】従来の電圧検出回路の回路図である。
【図２】本発明に係る電圧検出回路の第１実施形態の回路図である。
【図３】本発明に係る電圧検出回路の第１実施形態の改良形の回路図である。
【図４】本発明で用いるＰＴＡＴ電流源の構成例を示す回路図である。
【図５】図３における改良形に用いられる検出値調整部の構成例を示す回路図である。
【図６】第１実施形態における検出動作を説明する動作特性図である。
【図７】本発明に係る電圧検出回路の第２実施形態の回路図である。
【図８】本発明に係る電圧検出回路の第３の実施形態の回路図である。
【発明を実施するための形態】
【００１０】
〔第１実施形態〕
図２は本発明に係る第１実施形態の電圧検出回路の回路図であり、本発明のコンセプトを具現する基本形を示す。
【００１１】
図２に示す電圧検出回路は、電流コンパレータ部１００，ゲートバイアス設定部１５０，検出部２００からなる。電流コンパレータ部１００は、ソースが第１の基準電圧（Ｖ１）に接続される第１のｐ型ＭＯＳＦＥＴ（ＭＰ１）と、ソースが第１のｐ型ＭＯＳＦＥＴのドレインに接続される第２のＰ型ＭＯＳＦＥＴ（ＭＰ２）と、ソースが第２の基準電圧（Ｖ２）に接続される第１のｎ型ＭＯＳＦＥＴ（ＭＮ１）とからなり、第２のｐ型ＭＯＳＦＥＴのドレインと第１のｎ型ＭＯＳＦＥＴのドレインの間のノードを電圧ＶＤＥＴが出力される出力端子（ＯＵＴ）とする。検出部２００は、ゲートが入力電圧（ＶＩＮ）に接続され、ドレインが第１のｐ型ＭＯＳＦＥＴと第２のｐ型ＭＯＳＦＥＴの接続ノードに接続される第２のｎ型ＭＯＳＦＥＴ（ＭＮ２）からなる。この電圧検出回路においては、後述するゲートバイアス設定部１５０の機能により、第１のｐ型ＭＯＳＦＥＴ（ＭＰ１）に環境温度に対して正の温度係数を有する第１のＰＴＡＴ電流（ＩPTAT1）を流し、第１のｎ型ＭＯＳＦＥＴ（ＭＮ１）に環境温度に対して正の温度係数を有する第２のＰＴＡＴ電流（ＩPTAT2）を流し、第２のｎ型ＭＯＳＦＥＴ（ＭＮ２）に検出電圧を加えたときに検出部２００に流れる電流（Ｉ1）が、第１のＰＴＡＴ電流（ＩPTAT1）と第２のＰＴＡＴ電流（ＩPTAT2）の差分であとるように動作する。
【００１２】
第２のｎ型ＭＯＳＦＥＴ（ＭＮ２）に電圧入力端子（ＶＩＮ）より検出電圧を加えたときに検出部２００に流れる電流（Ｉ1）が、第１のＰＴＡＴ電流（ＩPTAT1）と第２のＰＴＡＴ電流（ＩPTAT2）の差分であるとは、Ｉ1とＩPTAT1−ＩPTAT2とが、環境温度によらず一定になることを意味する。Ｉ1とＩPTAT1−ＩPTAT2とは完全に一定になることが好ましいが、電圧検出回路の温度補償が実効的に十分達成される範囲で略一定であればよい。
【００１３】
第１のＰＴＡＴ電流（ＩPTAT1）および第２のＰＴＡＴ電流（ＩPTAT2）は、環境温度に応じてゲートバイアス設定部１５０が第１のｐ型ＭＯＳＦＥＴおよび第１のｎ型ＭＯＳＦＥＴ（ＭＮ１）のゲートバイアスをそれぞれ変化させることで発生させることが可能である。第２のｎ型ＭＯＳＦＥＴ（ＭＮ２）に検出電圧を加えたときに検出部２００に流れる電流（Ｉ1）が、環境温度によらず第１のＰＴＡＴ電流（ＩPTAT1）と第２のＰＴＡＴ電流（ＩPTAT2）の差分となるようなゲートバイアスが、ゲートバイアス設定部１５０によって設定される。
【００１４】
〔第１実施形態の改良形〕
図３は、図２に示した第１実施形態の基本形の改良形である、ゲートバイアス設定部１５０をカレントミラー回路３００とＰＴＡＴ電流源４００で構成した実施例を示す。
【００１５】
環境温度によって流れる電流が変化する自己バイアス生成回路であるＰＴＡＴ電流源４００を用いることで、ゲートバイアス設定部１５０は、精度よく簡易に第１のＰＴＡＴ電流（ＩPTAT1）と第２のＰＴＡＴ電流（ＩPTAT2）を発生させることができる。カレントミラー回路３００の構成要素となる第１及び第２のｐ型ＭＯＳＦＥＴ（ＭＰ１，ＭＰ２）のトランジスタサイズを調整することで、第２のｎ型ＭＯＳＦＥＴ（ＭＮ２）に検出電圧を加えたときに検出部２００に流れる電流（Ｉ1）が、環境温度によらず第１のＰＴＡＴ電流（ＩPTAT1）と第２のＰＴＡＴ電流（ＩPTAT2）の差分となるような所望の値に調整することが可能となる。また、カレントミラー回路３００の電流比率を調整することで、温度係数の調整が容易となるため好ましい。
【００１６】
なお、自己バイアス生成回路であるＰＴＡＴ電流源４００としては、公知のものを使用することが可能であり、例えば図４（ａ）〜（ｄ）に示すような回路を用いることが出来る。いずれの場合も次式（１）で表される環境温度に対して正の温度係数を有するＩＰＴＡＴ電流を流すことが可能になる。
【００１７】
【数１】
2012088230.tif 000003
【００１８】
上に示した実施形態において回路構成を簡略化するためには、第１の基準電圧（Ｖ１）が入力電圧であり、且つ、第２の基準電圧（Ｖ２）がグラウンド電位であることが好ましい。
【００１９】
Ｖ１＝ＶＩＮ且つＶ２＝０である場合、入力電圧（ＶＩＮ）が０ＶのときはＶ１＝Ｖ２＝０となり電流コンパレータ部１００が動作しない。そのため、入力電圧が所定の検出電圧に達する前の状態の出力がＨＩＧＨとなり、所定の検出電圧に達した後の出力がＬＯＷになるような場合、電流コンパレータ部１００が動作可能になる入力電圧を超えたところから検出を開始することが好ましい。
【００２０】
図３に示した改良形は、検出部２００の第２のｎ型ＭＯＳＦＥＴ（ＭＮ２）のソースとグラウンドの間に検出値調整部５１０を備えている。
【００２１】
検出値調整部５１０は、第１の基準電圧（Ｖ１）が入力電圧であり、且つ、第２の基準電圧（Ｖ２）がグラウンド電位である場合に、誤検出防止のために設けることができる。
【００２２】
検出値調整部５１０の具体的構成として例えば図５に示す例を挙げることができ、これらの例のいずれかを選択して実施することが好ましい。
【００２３】
図５（ａ）の例では、検出部２００が、アノードが第２のｎ型ＭＯＳＦＥＴのソースに接続され、カソードがグラウンドに接続されるダイオード５１１で構成される検出値調整部５１０を備えることができる。図５（ｂ）の例では、検出部２００が、一端が第２のｎ型ＭＯＳＦＥＴのソースに接続され、他端がグラウンドに接続されるｎ型ＭＯＳＦＥＴ５２２のバックダイオード５１２で構成される検出値調整部５１０を備えることができる。図５（ｃ）の例では、検出部２００が、一端が第２のｎ型ＭＯＳＦＥＴのソースに接続され、他端がグラウンドに接続されるｐ型ＭＯＳＦＥＴ５２３のバックダイオード５１３で構成される検出値調整部５１０を備えることができる。図５（ｄ）の例では、検出部２００が、エミッタが第２のｎ型ＭＯＳＦＥＴのソースに接続され、ベースとコレクタがグラウンドに接続されるｐｎｐトランジスタ５１４で構成される検出値調整部５１０を備えることができる。
【００２４】
上記構成のいずれかを有する検出値調整部５１０を有することにより、第１の基準電圧（Ｖ１）が入力電圧であり、且つ、第２の基準電圧（Ｖ２）がグラウンド電位である場合であっても、ＩPTAT1、ＩPTAT2が生成され始める入力電圧レベルまでは第２のｎ型ＭＯＳＦＥＴが動作しないように調整することが可能であり、誤検出を防止することが出来る。
【００２５】
なお、検出部２００が検出値調整部５１０を有する場合であって、検出値調整部５１０に流れる電流が環境温度依存性を有する場合は、第２のｎ型ＭＯＳＦＥＴの温度依存性および検出値調整部５１０の温度依存性の両方を考慮して、第２のｎ型ＭＯＳＦＥＴ（ＭＮ２）に検出電圧を加えたときに検出部２００に流れる電流（Ｉ1）が、第１のＰＴＡＴ電流（ＩPTAT1）と第２のＰＴＡＴ電流（ＩPTAT2）の差分となるように、ゲートバイアス設定部１５０により第１のＰＴＡＴ電流（ＩPTAT1）と第２のＰＴＡＴ電流（ＩPTAT2）を設定する。
【００２６】
次に、図２に示した電圧検出回路の動作について説明をする。
【００２７】
＜前提条件＞
図２に示した電圧検出回路では、ＩPTAT1＞ＩPTAT2となるように環境温度に対して正の温度係数を有するＰＴＡＴ電流を流すように、ゲートバイアス設定部１５０により設定をした。また、出力端子（ＯＵＴ）から分岐させた信号線に電流が流れるときは出力がＨＩＧＨ、該信号線に電流が流れないときは出力がＬＯＷとなることを利用して電圧検出を行った。
【００２８】
＜動作＞
電圧入力端子の入力電圧（ＶＩＮ）が０Ｖのときは第２のｎ型ＭＯＳＦＥＴ（ＮＭ２）のゲートには０Ｖの電圧がかかるため、第２のｎ型ＭＯＳＦＥＴ（ＮＭ２）はオフとなる。
【００２９】
一方、ＩPTAT1＞ＩPTAT2の設定より、出力端子（ＯＵＴ）から分岐させた信号線に電流が流れるので出力はＨＩＧＨとなる。
【００３０】
入力電圧（ＶＩＮ）が上昇していき、第２のｎ型ＭＯＳＦＥＴ（ＮＭ２）の閾値電圧を超えると、第２のｎ型ＭＯＳＦＥＴ（ＮＭ２）がオンし第２のｎ型ＭＯＳＦＥＴ（ＮＭ２）に電流が流れ始める。
【００３１】
第２のｎ型ＭＯＳＦＥＴに電流が流れ始めると、第１のｐ型ＭＯＳＦＥＴ（ＭＰ１）から第２のｎ型ＭＯＳＦＥＴ（ＭＮ２）側に流れていた電流のうち、第２のｎ型ＭＯＳＦＥＴ（ＭＮ２）に流れる電流分が検出部２００側に流れる。
【００３２】
入力電圧（ＶＩＮ）が更に上昇し、所定の検出電圧に達すると、第２のｐ型ＭＯＳＦＥＴ（ＭＰ２）と第１のＮ型ＭＯＳＦＥＴ（ＭＮ１）に流れる電流が同じになり、出力端子（ＯＵＴ）から分岐させた信号線に電流が流れなくなり出力はＬＯＷとなる。
【００３３】
ここでもし、第１のｐ型ＭＯＳＦＥＴに流す電流と第１のｎ型ＭＯＳＦＥＴに流す電流が固定値であると、図６（ａ）に示すように、環境温度が上昇して第２のｎ型ＭＯＳＦＥＴ（ＭＮ２）の閾値電圧Ｖｔｈが低下した場合、所定の検出電圧よりも低い入力電圧で第１のｐ型ＭＯＳＦＥＴに流す電流と第１のｎ型ＭＯＳＦＥＴに流す電流の差分に相当するドレイン電流が流れてしまい、本来検出すべき入力電圧値よりも低い電圧値で第２のｎ型ＭＯＳＦＥＴに電流が流れてしまうため、結果として、本来検出すべき入力電圧値よりも低い電圧値で出力端子（ＯＵＴ）から分岐させた信号線に電流が流れなくなり出力はＬＯＷになり、環境温度によってばらつきが大きく検出値精度が低下してしまう。
【００３４】
そこで、本発明の第１実施形態の電圧検出回路によれば、第１のＰＴＡＴ電流（ＩPTAT1）と第２のＰＴＡＴ電流（ＩPTAT2）がそれぞれ環境温度に対して正の温度係数を有するため、環境温度が上昇すると、図６（ｂ）に示すように第１のＰＴＡＴ電流（ＩPTAT1）と第２のＰＴＡＴ電流（ＩPTAT2）の差分が増大する。そして、第２のｎ型ＭＯＳＦＥＴ（ＭＮ２）に検出電圧を加えたときに検出部２００に流れる電流（Ｉ1）と第１のＰＴＡＴ電流（ＩPTAT1）と第２のＰＴＡＴ電流（ＩPTAT2）の差分が一致するように、環境温度に応じて第１のＰＴＡＴ電流（ＩPTAT1）と第２のＰＴＡＴ電流（ＩPTAT2）が定められるので、環境温度の変動により第２のｎ型ＭＯＳＦＥＴ（ＭＮ２）の閾値電圧Ｖｔｈが変動したとしても、環境温度にかかわらず入力電圧が所定の検出電圧のときに出力端子（ＯＵＴ）から分岐させた信号線に電流が流れなくなり出力がＬＯＷになるため、環境温度によって検出値精度を損なうことがない。
【００３５】
すなわち、本発明に係る電圧検出回路は、温度補償用の素子にバイポーラトランジスタを用いず、且つ、温度補償用の素子が入力電圧依存性を有さない電圧検出回路となっている。
【００３６】
なお、上記説明はＶＩＮが０Ｖから上昇していく過程における本発明回路による所定の電圧検出の動作を例に説明したが、ＶＩＮが下降していく過程における所定の電圧検出の動作においても、本発明回路は同様の効果を奏する。
【００３７】
〔第２実施形態〕
図７は本発明に係る第３実施形態の電圧検出回路の回路図である。図７に示した回路は、図３に示した電圧検出回路の変形例に、第３のｐ型ＭＯＳＦＥＴ（ＭＰ３）及び第３のｎ型ＭＯＳＦＥＴ（ＭＮ３）を追加した構成により、検出部にヒステリシス特性を持たせたものである。
【００３８】
第３のｐ型ＭＯＳＦＥＴ（ＭＰ３）のゲートが出力端子（ＯＵＴ）に接続され、ソースが第２のｎ型ＭＯＳＦＥＴ（ＭＮ２）のソースに接続され、ドレインが第２のｎ型ＭＯＳＦＥＴ（ＭＮ２）のソースに接続される。第３のｎ型ＭＯＳＦＥＴ（ＭＮ３）のゲートが第２のｎ型ＭＯＳＦＥＴ（ＭＮ２）のゲートに接続され、ドレインが第２のｎ型ＭＯＳＦＥＴ（ＭＮ２）のソースに接続され、ソースが前述した構成の検出値調整部５１０に接続される。
【００３９】
第３のｐ型ＭＯＳＦＥＴ（ＭＰ３）及び第３のｎ型ＭＯＳＦＥＴ（ＭＮ３）を更に備える本実施形態によれば、検出部がヒステリシス特性を有するので、入力電圧に対する検出信号の応答速度が向上し、かつ、検出電圧付近での入力電圧からのノイズ耐量性も向上するという効果を奏する。
【００４０】
〔第３実施形態〕
図８は本発明に係る第４実施形態の電圧検出回路の回路図である。図８に示した回路は、図３に示した電圧検出回路の変形例において、出力端子（ＯＵＴ）と電圧入力端子との間に容量素子Ｃを追加した構成により、耐ノイズのためのフィルタ特性を持たせたものである。
【００４１】
出力端子（ＯＵＴ）と電圧入力端子との間に容量素子Ｃを備える本実施形態によれば、入力電圧が一瞬だけ検出電圧を超える（または一瞬だけ検出電圧を下回る）ようなノイズをフィルタリングして該ノイズを無視することが可能になり、ノイズ耐性が高まるため好ましい。
【産業上の利用可能性】
【００４２】
本発明の電圧検出回路は、入力電圧レベルの検出や、リファレンス電流またはリファレンス電圧安定レベルの判定のための電圧検出回路として好適に用いることが出来る。
【符号の説明】
【００４３】
１００    電流コンパレータ部
１５０    ゲートバイアス設定部
２００    検出部
３００    カレントミラー回路
４００    ＰＴＡＴ電流源
５１０    検出値調整部
【図１】
2012088230.tif 000004
【図２】
2012088230.tif 000005
【図３】
2012088230.tif 000006
【図４】
2012088230.tif 000007
【図５】
2012088230.tif 000008
【図６】
2012088230.tif 000009
【図７】
2012088230.tif 000010
【図８】
2012088230.tif 000011