(57)【要約】【課題】本発明は、プローブカード用セラミック基板及びその製造方法に関する。【解決手段】本発明の一実施形態によるプローブカード用セラミック基板は、複数のビア電極が形成されたセラミック基板と、セラミック基板の一面に形成され、上記ビア電極を露出させる複数の貫通ホールを含む絶縁層と、貫通ホールの内部に形成され、ビア電極と電気的に連結される接触パッドとを含む。【選択図】図１
2012141274.tif 000002
【特許請求の範囲】
【請求項１】
複数のビア電極が形成されたセラミック基板と、
前記セラミック基板の一面に形成され、前記ビア電極を露出させる複数の貫通ホールを含む絶縁層と、
前記貫通ホールの内部に形成され、ビア電極と電気的に連結される接触パッドと、
を含むプローブカード用セラミック基板。
【請求項２】
前記絶縁層は、セラミックまたはポリイミドを含む、請求項１に記載のプローブカード用セラミック基板。
【請求項３】
前記貫通ホールの高さは、２０から３０μｍである、請求項１に記載のプローブカード用セラミック基板。
【請求項４】
前記接触パッドは、凹溝状を有するように形成される、請求項１に記載のプローブカード用セラミック基板。
【請求項５】
前記接触パッドは、メッキ方式またはスパッタリング方式により形成される、請求項１に記載のプローブカード用セラミック基板。
【請求項６】
前記接触パッドは、Ｔｉ、Ｃｕ、Ａｇ及びＮｉからなる群より選択された１つ以上からなる、請求項１に記載のプローブカード用セラミック基板。
【請求項７】
複数のビア電極が形成されたセラミック基板を設ける段階と、
前記セラミック基板の一面に絶縁層を形成する段階と、
前記ビア電極が露出するように上記絶縁層に貫通ホールを形成する段階と、
前記貫通ホールにビア電極と電気的に連結される接触パッドを形成する段階と、
を含むプローブカード用セラミック基板の製造方法。
【請求項８】
前記貫通ホールを形成する段階は、
前記絶縁層上にレジスト層を形成する段階と、
前記ビア電極が形成された領域を除いた部分のレジストを硬化させる段階と、
前記ビア電極が形成された領域のレジストと絶縁層を除去する段階と、
前記硬化されたレジストを除去する段階と、
を含む、請求項７に記載のプローブカード用セラミック基板の製造方法。
【請求項９】
前記貫通ホールは、レーザー方式により形成される、請求項７に記載のプローブカード用セラミック基板の製造方法。
【請求項１０】
前記接触パッドは、凹溝状を有するように形成される、請求項７に記載のプローブカード用セラミック基板の製造方法。
【請求項１１】
前記接触パッドは、スパッタリング方式またはメッキ方式により形成される、請求項７に記載のプローブカード用セラミック基板の製造方法。
【請求項１２】
前記絶縁層は、セラミックまたはポリイミドを含む、請求項７に記載のプローブカード用セラミック基板の製造方法。
【請求項１３】
前記貫通ホールの高さは、２０から３０μｍである、請求項７に記載のプローブカード用セラミック基板の製造方法。
【請求項１４】
前記接触パッドは、Ｔｉ、Ｃｕ、Ａｇ及びＮｉからなる群より選択された１つ以上からなる、請求項７に記載のプローブカード用セラミック基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プローブカード用セラミック基板及びその製造方法に関し、より具体的には、プローブカード用セラミック基板と印刷回路基板の接触性を向上させることができるプローブカード用セラミック基板及びその製造方法に関する。
【背景技術】
【０００２】
一般的に、半導体デバイスはウェーハ（ｗａｆｅｒ）上に回路パターン及び検査のための接触パッドを形成するファブリケイション（ｆａｂｒｉｃａｔｉｏｎ）工程と、回路パターン及び接触パッドが形成されたウェーハをそれぞれの半導体チップに組立てるアセンブリー（ａｓｓｅｍｂｌｙ）工程により製造される。
【０００３】
ファブリケイション工程とアセンブリー工程の間には、ウェーハ上に形成された接触パッドに電気信号を印加し、ウェーハの電気的特性を検査する検査工程が行われる。この検査工程は、ウェーハの不良を検査してアセンブリー工程の際に不良が発生したウェーハの一部分を除去するために行われる工程である。
【０００４】
検査工程の際には、ウェーハに電気的信号を印加するテスター（ｔｅｓｔｅｒ）という検査装備と、ウェーハとテスターの間のインターフェース（ｉｎｔｅｒｆａｃｅ）機能を行うプローブカードという検査装備が主に用いられる。この中でも、プローブカードは、テスターから印加される電気信号を受信する印刷回路基板及びウェーハ上に形成された接触パッドと接触する複数のプローブが形成されたセラミック基板とを含む。
【０００５】
特に、印刷回路基板には検査電流をセラミック基板に伝達するための媒介体であるインターポーザーが含まれ、複数のプローブを含むセラミック基板にはインターポーザーと接触する接触パッドが形成される。
【０００６】
最近では、高集積半導体チップの需要が増加するにつれ、ファブリケイション工程によりウェーハに形成される回路パターンが高集積化され、これにより隣接する接触パッド間の間隔、即ち、ピッチ（ｐｉｔｃｈ）が非常に狭く形成されている。また、半導体素子を形成するウェーハのサイズが大型化され、これにより、ウェーハに形成される半導体素子数も増加している。
【０００７】
このような微細ピッチの接触パッドを検査するために、プローブカードのプローブも微細ピッチで形成するようになる。また、半導体素子数が増加するにつれ、インターポーザーと接触パッド間のピッチが狭くなり、複数のインターポーザー及び接触パッド間のクロストーク（ｃｒｏｓｓ  ｔａｌｋ）が酷くなるという問題が発生した。
特に、半導体基板のパターン間隔が狭くなりながら、検査電流の送信速度が増加するほどクロストークはさらに酷くなった。このようなクロストークは検査電流の損失を引き起こし、ウェーハ検査の信頼度を低下させる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】韓国特許出願公開第１０−２００９−００２７３５３号
【特許文献２】韓国特許出願公開第１０−２００５−００７３２９３号
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、プローブカードとセラミック基板の接触性を向上させるために、プローブカードのインターポーザー（ｉｎｔｅｒｐｏｓｅｒ）とセラミック基板の接触パッド間の接触性を向上させることができるプローブカード用セラミック基板及びその製造方法を提供することである。
【課題を解決するための手段】
【００１０】
本発明の一実施形態によるプローブカード用セラミック基板は、複数のビア電極が形成されたセラミック基板と、セラミック基板の一面に形成され、上記ビア電極を露出させる複数の貫通ホールを含む絶縁層と、貫通ホールの内部に形成され、ビア電極と電気的に連結される接触パッドとを含む。
【００１１】
上記絶縁層はセラミックまたはポリイミドを含むことができる。
【００１２】
上記絶縁層の厚さは２０から３０μｍであることができる。
【００１３】
上記接触パッドは凹溝状を有することができる。
【００１４】
上記接触パッドは、メッキ方式またはスパッタリング方式により形成されることができる。
【００１５】
上記接触パッドは、Ｔｉ、Ｃｕ、Ａｇ及びＮｉからなる群より選択された１つ以上からなることができる。
【００１６】
本発明の他の実施形態によるプローブカード用セラミック基板の製造方法は、複数のビア電極が形成されたセラミック基板を設ける段階と、セラミック基板の一面に絶縁層を形成する段階と、ビア電極が露出するように上記絶縁層に貫通ホールを形成する段階と、貫通ホールにビア電極と電気的に連結される接触パッドを形成する段階とを含む。
【００１７】
上記貫通ホールを形成する段階は、絶縁層上にレジスト層を形成する段階と、ビア電極が形成された領域を除いた部分のレジストを硬化させる段階と、ビア電極が形成された領域のレジストと絶縁層を除去する段階と、硬化されたレジストを除去する段階とを含む。
【００１８】
上記貫通ホールはレーザー方式により形成されることができる。
【００１９】
上記接触パッドは凹溝状を有するように形成されることができる。
【００２０】
上記接触パッドはスパッタリング方式またはメッキ方式により形成されることができる。
【００２１】
上記絶縁層はセラミックまたはポリイミドを含むことができる。
【００２２】
上記絶縁層の厚さは２０から３０μｍであることができる。
【００２３】
上記接触パッドはＴｉ、Ｃｕ、Ａｇ及びＮｉからなる群より選択された１つ以上からなることができる。
【発明の効果】
【００２４】
本発明の一実施形態によると、印刷回路基板に形成されるインターポーザーとセラミック基板に形成された接触パッドの接触性が向上し、接触正確度を向上させることができるため、微細なパターンを含むプローブカードにも適用できるプローブカード用セラミック基板を提供することができる。
【００２５】
これにより、正確、且つ信頼度の高いテストを行うことができるプローブカードを提供することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の一実施形態によるプローブカード用セラミック基板を示す断面図である。
【図２】本発明の一実施形態によるプローブカード用セラミック基板の製造方法を示す工程の流れ図である。
【図３】本発明の一実施形態により、プローブカード用セラミック基板と印刷回路基板に形成されたインターポーザーが接触することを示す部分拡大図である。
【発明を実施するための形態】
【００２７】
以下では、添付の図面を参照して本発明が属する技術分野で通常の知識を有する者が容易に発明を実施できるように本発明の実施形態を詳しく説明する。しかし、本発明は様々な他の形態に具現されることができ、ここで説明する実施形態に限定されない。また、本発明を明確に説明するために、説明と関係のない部分は図面から省略し、明細書全体において、類似する部分に対しては類似する図面符号を用いる。
【００２８】
明細書全体において、ある部分が他の部分「上に」位置するということは、ある層が異なる層に接している場合だけではなく、両層の間に異なる層が存在する場合も含む。
【００２９】
また、ある部分がある構成要素を「含む」とは、特に反対する記載がない限り、他の構成要素を除くのではなく、他の構成要素をさらに含むことができるということを意味する。
【００３０】
以下では、図１から図３を参照し、本発明の一実施形態によるプローブカード用セラミック基板及びその製造方法について説明する。
【００３１】
図１は本発明の一実施形態によるプローブカード用セラミック基板を示す断面図であり、図２は本発明の一実施形態によるプローブカード用セラミック基板の製造方法を示す工程の流れ図であり、図３は本発明の一実施形態により、プローブカード用セラミック基板と印刷回路基板に形成されたインターポーザーが接触することを示す部分拡大図である。
【００３２】
図１を参照すると、本発明の一実施形態によるプローブカードは、印刷回路基板２００及びプローブカード用セラミック基板１００を含み、上記印刷回路基板にはインターポーザー３００が形成され、セラミック基板には複数のプローブ（不図示）が形成されることができる。
【００３３】
印刷回路基板に形成されたインターポーザー３００と連結されるために、セラミック基板には複数の接触パッド１２１、１２３、１２５が形成されることができる。これにより、探針状のインターポーザー３００が接触パッドと接触されて連結されることができる。
【００３４】
本発明の一実施形態によるプローブカード用セラミック基板は、複数のビア電極が形成されたセラミック基板１０と、セラミック基板１０の一面に形成され、上記ビア電極を露出させる複数の貫通ホールを含む絶縁層１３０と、貫通ホールの内部に形成され、ビア電極と電気的に連結される接触パッド１２１、１２３、１２５とを含む。
【００３５】
上記セラミック基板１０はＨＴＣＣ（Ｈｉｇｈ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｃｏｆｉｒｅｄ  Ｃｅｒａｍｉｃｓ：高温同時焼成セラミック）、またはＬＴＣＣ（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｃｏｆｉｒｅｄ  Ｃｅｒａｍｉｃｓ：低温同時焼成セラミック）で製造されることができる。
【００３６】
上記セラミック基板１０は高い誘電率を有する物質で、内部に形成された複数の導電性ビア電極１１、１３、１５、１７、１９を含むことができる。
【００３７】
上記セラミック基板１０は、印刷回路基板を通じてテスターに連結されることができ、また、セラミック基板１０の一面に形成されたプローブにより上記ウェーハに形成された素子のテストが行われることができる。
【００３８】
印刷回路基板はテスターと連結され、上記印刷回路基板２００には複数のインターポーザー３００が形成され、上記インターポーザー３００がセラミック基板のビア電極を覆うように形成された接触パッド１２１、１２３、１２５と接触することで、印刷回路基板２００とセラミック基板１０が連結されることができる。
【００３９】
また、セラミック基板１０の一面にはビア電極１１、１３、１５、１７、１９と連結されるパッド１１１、１１３、１１５が形成されることができ、パッドにはプローブが形成されてテストのために用いられることができる。
【００４０】
本発明の一実施形態によると、上記接触パッド１２１、１２３、１２５はセラミック基板の一面に形成された絶縁層１３０に形成されることができる。上記絶縁層１３０にビア電極が露出するように貫通ホールを形成した後、上記貫通ホールの内部に接触パッド１２１、１２３、１２５を形成することができる。
【００４１】
上記接触パッド１２１、１２３、１２５は凹溝状を有することができる。従って、貫通ホールの内部に形成された底面と側面を全て覆うように形成されることができる。
【００４２】
最近では、半導体素子のピッチが狭くなり、ウェーハに形成される半導体素子の数が多くなることにより、プローブカードを構成する印刷回路基板に形成されるインターポーザー３００の間隔も緻密になり、接触パッド１２１、１２３、１２５の間隔も緻密になることができる。
【００４３】
また、既存のプローブカードでは、印刷回路基板とセラミック基板を組み立てた後、インターポーザー３００とセラミック基板の接触時に、インターポーザーが接触パッドから外れる現象が発生する。
【００４４】
そのため、インターポーザー３００が正確な位置の接触パッド１２１、１２３、１２５と電気的に連結されることが非常に重要である。
【００４５】
本発明の一実施形態による接触パッド１２１、１２３、１２５は、貫通ホールの内部に形成されるため、インターポーザー３００との接触時に、貫通ホールが敷居の役割をし、インターポーザー３００が外部に形成された異なる接触パッドと結合することを防止することができる。
【００４６】
これにより、インターポーザー３００と接触パッド１２１、１２３、１２５間の連結がより正確となる。
【００４７】
本発明の一実施形態によると、上記接触パッド１２１、１２３、１２５が形成される上記絶縁層１３０はセラミックまたはポリイミドを含むことができる。
【００４８】
絶縁性に優れ、製造が容易なセラミックまたはポリイミドで製造されることができ、貫通ホール及び接触パッド１２１、１２３、１２５を形成する工程をより容易にすることができる。
【００４９】
また、貫通ホールの内部に接触パッド１２１、１２３、１２５を形成するため、接触パッド１２１、１２３、１２５が貫通ホールから外れることを防止することができる。
【００５０】
また、上記接触パッド１２１、１２３、１２５は凹溝状を有することができる。そのため、インターポーザー３００が貫通ホールの内部のある一地点と接触してもセラミック基板と印刷回路基板が連結されることができる。
【００５１】
本発明の一実施形態によると、絶縁層の内部に形成された貫通ホールの高さが２０から３０μｍであることができ、貫通ホールの内部に凹溝状の接触パッド１２１、１２３、１２５を形成する場合は、凹溝状の高さが２０から３０μｍであることができる。
【００５２】
上記貫通ホールの厚さが２０μｍ未満では、インターポーザー３００が貫通ホールの外に外れることがあり、３０μｍを超えると、セラミック基板１０が過度に厚くなる。
【００５３】
上記接触パッドはＴｉ、Ｃｕ、Ａｇ及びＮｉからなる群より選択された１つ以上からなることができる。また、上記のような金属をメッキ方式またはスパッタリング方式により塗布または付着し、接触パッドが貫通ホールの内部に形成された底面と側面を覆うように形成することができる。
【００５４】
本発明の一実施形態によると、貫通ホールの内部に接触パッドを形成するため、インターポーザー３００と接触パッドの接触性を向上させることができる。また、インターポーザー３００が接触しようとする接触パッドと正確に接触し、セラミック基板と印刷回路基板間の接触正確性を向上させることができる。
【００５５】
図２を参照し、本発明の他の実施形態によるプローブカード用セラミック基板の製造方法について説明する。
【００５６】
本発明の他の実施形態によるプローブカード用セラミック基板の製造方法は、複数のビア電極が形成されたセラミック基板を設ける段階と、セラミック基板の一面に絶縁層を形成する段階と、ビア電極が露出するように上記絶縁層に貫通ホールを形成する段階と、貫通ホールにビア電極と電気的に連結される接触パッドを形成する段階とを含む。
【００５７】
図２の（ａ）を参照すると、複数のビア電極１１、１３、１５、１７、１９が形成されたセラミック基板１０を設ける。
【００５８】
上記セラミック基板はＬＴＣＣ（低温同時焼成セラミック）、またはＨＴＣＣ（高温同時焼成セラミック）で製造されることができる。
【００５９】
本発明の一実施形態によると、一定の厚さと幅を有する低温焼成用誘電体の厚膜フィルムがロールに巻かれた形態で供給され、スリット（ｓｌｉｔｔｉｎｇ）工程により厚膜フィルムに切断されて積層され、所望する厚さを有する積層体に形成されることができる。
【００６０】
上記積層体にパンチング方式またはレーザー方式により適するサイズのビアホールを形成することができ、層間を電気的に連結するために、導電性ペーストでビアホールを充填し、複数のビア電極１１、１３、１５、１７、１９を形成することができる。
【００６１】
図２の（ａ）を参照すると、上記セラミック基板１０の一面に絶縁層１３０を形成することができる。
【００６２】
上記絶縁層１３０はビア電極を外部から絶縁するためのもので、セラミックまたはポリイミドで構成されることができる。
【００６３】
上記セラミック基板のビア電極が露出した一面にセラミックまたはポリイミドを含むペースト状の物質を塗布して絶縁層１３０を形成することができる。
【００６４】
図２の（ｂ）を参照すると、上記絶縁層１３０に複数の貫通ホールＨ１、Ｈ３を形成することができる。
【００６５】
上記貫通ホールは、レーザー加工法またはレジスト法により製造されることができる。また、上記貫通ホールは絶縁層１３０の内部に形成されたビア電極が露出するように形成されることができる。
【００６６】
本発明の一実施形態によると、レーザーを用いてセラミック基板１０上に形成された絶縁層１３０に貫通ホールＨ１、Ｈ３を形成することができる。レーザーを用いると、図２の（ｂ）のように、貫通ホールの断面がセラミック基板１０の方に向かうほど直径が小さくなるテーパー（ｔａｐｅｒ）状を有することができる。
【００６７】
レーザーを用いると、貫通ホールの位置正確度を向上させることができ、さらには、複数の貫通ホールが均一な形状を有するようにすることができる。
【００６８】
本発明の他の実施形態によると、レジスト法により上記貫通ホールを形成するために、絶縁層上にレジスト層を形成することができ、ビア電極が形成された領域を除いた部分のレジストを硬化させることができる。
【００６９】
レジストの種類によって、光硬化性レジストを使用する場合は、光照射により所望する部分のレジストを硬化させることができ、熱硬化性レジストを使用する場合は、熱を加えて所望する部分のレジストを硬化させることができる。
【００７０】
本発明の一実施形態によると、硬化されない部分である、ビア電極が形成された領域のレジストと絶縁層を除去して貫通ホールを形成することができ、その後、硬化されたレジストを除去して貫通ホールＨ１、Ｈ３が形成された絶縁層１３０を形成することができる。
【００７１】
レジストを使用する場合は、円筒状の貫通ホールが形成されるため、後に、スパッタリング工程を適用して接触パッドを形成する際、均一な接触パッドを形成することができる。
【００７２】
図２の（ｃ）を参照すると、本発明の一実施形態によると、上記接触パッドは凹溝状を有するように形成されることができ、スパッタリング方式またはメッキ方式により形成されることができる。
【００７３】
上記接触パッド１２１、１２３、１２５は、Ｔｉ、Ｃｕ、Ａｇ及びＮｉからなる群より選択された１つ以上を含む物質がスパッタリング方式またはメッキ方式により貫通ホールの内部に付着または塗布されて形成されることができる。
【００７４】
上記接触パッド１２１、１２３、１２５は、ビア電極１１、１３、１５、１７が露出するように形成された貫通ホール上に形成され、これによりビア電極１２１、１２３、１２５に電気的に連結されるように形成されることができる。
【００７５】
本発明の一実施形態によると、上記接触パッドは凹溝状を有することができ、このため、インターポーザーが貫通ホールの側面と接触しても電気的に連結させることができる。
【００７６】
本発明の一実施形態によると、上記接触パッド１２１、１２３、１２５は上記のような導電性物質を貫通ホールにスパッタリングする方式により形成されることも、貫通ホールに金属メッキする方式により形成されることもできる。
【００７７】
本発明の一実施形態によると、上記貫通ホールＨ１、Ｈ３の高さまたは貫通ホールに形成された凹溝状の接触パッドの深さは２０から３０μｍであることができる。
【００７８】
即ち、これにより、貫通ホールの側壁や凹溝状の側壁は、インターポーザーが接触パッドから外れて異なる接触パッドと連結されることを防止することができる。また、一度接触された接触パッドが貫通ホールから外れ、電気的連結が切れることを防止することができる。
【００７９】
図３を参照すると、本発明の一実施形態によるセラミック基板１０は、貫通ホールの内部に形成される接触パッド１２１を含むため、インターポーザー３００との接触性を向上させることができる。
【００８０】
セラミック基板１０とインターポーザー３００が形成された印刷回路基板を連結するにおいて、接触パッド１２１は貫通ホールの内部に形成され、且つ凹溝状を有するように製造されるため、インターポーザー３００が貫通ホールから外れて印刷回路基板とセラミック基板の連結が切れることを防止することができる。
【００８１】
また、貫通ホールにより接触パッド１２１の位置を明確に区別するため、隣接する接触パッドにインターポーザー３００が接触され、セラミック基板と印刷回路基板が間違って接続されることを防止することができる。
【００８２】
従って、本発明の一実施形態によると、微細なパターンが形成された電子部品を検査する際、回路パターンの間隔が微細でも、正確な電気的接続を保障することができ、信頼性の高いテストを行うことができる電子部品用プローブカードを提供することができる。
【図１】
2012141274.tif 000003
【図２】
2012141274.tif 000004
【図３】
2012141274.tif 000005