(57)【要約】      （修正有）【課題】比較的簡単な回路で精度のよい正弦波を生成する正弦波発生回路を提供する。【解決手段】π／２ｎ（ｎは２以上の整数）ずつ位相がずれた２ｎ−１相のクロックＣ１〜Ｃｋを発生するクロック発生回路１０と、２ｎ−１相のクロックにそれぞれ対応して設けられ、互いに所定の電流比を有する２ｎ−１個の電流源２０−１〜２０−ｋと、２ｎ−１個の電流源をそれぞれ対応する２ｎ−１相のクロックによってスイッチングする２ｎ−１個のスイッチを備え、２ｎ−１個のスイッチに流れる電流を加算する重み付け電流加算回路３０と、重み付け電流加算回路により加算された電流を入力し、高周波成分を除去する電流入力フィルタ４０と、を備える。【選択図】図１
2012023431.tif 000002
【特許請求の範囲】
【請求項１】
π／２ｎ（ｎは２以上の整数）ずつ位相がずれた２ｎ−１相のクロックを発生するクロック発生回路と、
前記２ｎ−１相のクロックにそれぞれ対応して設けられ、互いに所定の電流比を有する２ｎ−１個の電流源と、
前記２ｎ−１個の電流源をそれぞれ対応する前記２ｎ−１相のクロックによってスイッチングする２ｎ−１個のスイッチを備え、前記２ｎ−１個のスイッチに流れる電流を加算する重み付け電流加算回路と、
前記重み付け電流加算回路により加算された電流を入力し、高周波成分を除去する電流入力フィルタと、
を備えることを特徴とする正弦波発生回路。
【請求項２】
前記所定の電流比は、前記２ｎ−１個のスイッチのうち、最も位相の早いクロックによってスイッチングするスイッチと最も位相の遅いクロックによってスイッチングするスイッチを除く２ｎ−３個のスイッチのスイッチングに起因する出力波形の高調波成分が、
それぞれ、
当該スイッチに入力されるクロックの位相より位相の早いクロックによってスイッチングするスイッチのスイッチングに起因する出力波形の高調波成分と、
当該スイッチに入力されるクロックの位相より位相の遅いクロックによってスイッチングするスイッチのスイッチングに起因する出力波形の高調波成分と、
によって互いに高調波成分が打ち消しあうような電流比であることを特徴とする請求項１記載の正弦波発生回路。
【請求項３】
前記所定の電流比を有する２ｎ−１個の電流源は、それぞれ共通のバイアス電圧が与えられ、所定のサイズ比を有する電流源トランジスタを備えていることを特徴とする請求項１又は２記載の正弦波発生回路。
【請求項４】
前記ｎの値が２であって、前記所定の電流比は、前記２ｎ−１個のスイッチのスイッチングにより生じる３倍と５倍の高調波成分が互いに打ち消しあうような電流比であることを特徴とする請求項１乃至３いずれか１項記載の正弦波発生回路。
【請求項５】
前記ｎの値が２であって、前記２ｎ−１相のクロックを位相が早い順に第１乃至第３相の３相のクロックとしたときに、
前記第１乃至第３の３相のクロックにそれぞれ対応して設けられた第１乃至第３の電流源の電流比が、第１乃至第３の電流源の順番に、１：√２：１であることを特徴とする請求項１乃至４いずれか１項記載の正弦波発生回路。
【請求項６】
前記ｎの値が３であって、前記所定の電流比は、前記２ｎ−１個のスイッチのスイッチングにより生じる９倍以下の各高調波成分が互いに打ち消しあうような電流比であることを特徴とする請求項１乃至３いずれか１項記載の正弦波発生回路。
【請求項７】
前記ｎの値が３であって、前記２ｎ−１相のクロックを位相が早い順に第１乃至第７の７相のクロックとしたときに、
前記第１乃至第７の７相のクロックにそれぞれ対応して設けられた第１乃至第７の電流源の電流比が、第１乃至第７の電流源の順番に、１：√（２＋２ｃｏｓ（π／４））：１＋√２：√２＊√（２＋２ｃｏｓ（π／４））：１＋√２：√（２＋２ｃｏｓ（π／４））：１であることを特徴とする請求項１乃至３、６いずれか１項記載の正弦波発生回路。
【請求項８】
前記２ｎ−１相のクロックは、それぞれ１／２デューティーのクロックであり、
前記重み付け加算回路は、
前記２ｎ−１相のクロックのうち、それぞれ対応するクロックの第１のエッジで導通し、第２のエッジで非導通になるように制御される２ｎ−１個のスイッチを備える第１の重み付け加算回路と、
前記２ｎ−１相のクロックのうち、それぞれ対応するクロックの前記第２のエッジで導通し、前記第１のエッジで非導通になるように制御される２ｎ−１個のスイッチを備える第２の重み付け加算回路と、
を備え、
前記第１の重み付け加算回路の２ｎ−１個のスイッチと、前記第１の重み付け加算回路の２ｎ−１個のスイッチと、はそれぞれ共通の前記２ｎ−１個の電流源から電源が供給され、
前記電流入力フィルタは、
前記第１の重み付け電流加算回路により加算された電流を入力し、平滑化された正弦波電流波形を出力する第１の電流入力フィルタと、
前記第２の重み付け電流加算回路により加算された電流を入力し、前記第１の電流入力フィルタとは逆相の平滑化された正弦波電流波形を出力する第２の電流入力フィルタと、
を備えることを特徴とする請求項１乃至７いずれか１項記載の正弦波発生回路。
【請求項９】
前記電流入力フィルタの出力する正弦波電流波形を電圧値に変換して出力する正弦波出力部をさらに備えることを特徴とする請求項１乃至８いずれか１項記載の正弦波発生回路。
【請求項１０】
前記第１の電流入力フィルタの出力電流と、前記第２の電流入力フィルタの出力電流について、一方の電流から他方の電流を減算し、減算結果を電圧に変換して出力する正弦波出力部をさらに備えることを特徴とする請求項８記載の正弦波発生回路。
【請求項１１】
前記クロック発生回路は、それぞれクロック入力端子に共通の基準クロック信号が接続され、前段のデータ出力信号が後段のデータ入力信号として入力し、最終段のデータ出力信号が反転して初段のデータ入力信号として入力する２ｎ個の縦続接続されたデータフリップフロップを備えることを特徴とする請求項１乃至１０いずれか１項記載の正弦波発生回路。
【請求項１２】
前記電流入力フィルタは、
電流入力端子に入力トランジスタの電流制御端子と出力トランジスタの電流制御端子とが共通に接続されたカレントミラー回路と、
前記共通に接続された電流制御端子と基準電源との間に接続された容量とを備えた
低域通過フィルタであることを特徴とする請求項１乃至１１いずれか１項記載の正弦波発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、正弦波発生回路に関する。特に、クロック信号に同期して擬似的に高精度な正弦波波形を発生させる正弦波発生回路に関する。
【背景技術】
【０００２】
特許文献１には、比較的簡単な回路を用いて、クロック信号に同期して擬似的に正弦波波形を発生させる正弦波発生回路が記載されている。
【０００３】
図１６に特許文献１に記載の従来の正弦波発生回路のブロック図を示す。正弦波発生回路１の電圧出力回路３は、ｎ個の切換回路ＳＷ１〜ＳＷｎを備えている。ｎ個の切換回路のうち、一つの切換回路ＳＷ１は２値の電圧を切り換えて出力し、ＳＷ１以外のｎ−１個の切換回路ＳＷ２〜ＳＷｎは３値の電圧を切り換えて出力する。また、各切換回路ＳＷ１〜ＳＷｎの切換のタイミングを制御するためにパルス発生回路２が設けられる。さらに各切換回路ＳＷ１〜ＳＷｎの出力電圧を加算する加算器４が設けられている。また、ｎ＝２の場合には、３倍、５倍の高調波が除去できることが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−３３６１５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
以下の分析は本発明により与えられる。特許文献１に記載されている従来の正弦波発生回路では、各切換回路毎の正負の電圧源や電圧を加算する加算器、３値を出力する切換回路が必要になり回路の構成が複雑になる。また、正弦波の波形生成では、切換タイミングの各区間が厳密に等しくないと不必要な偶数倍の高調波成分が発生し、奇数倍の高調波の抑圧特性も劣化する。したがって、高精度なパルス発生回路が必要である。しかし、この従来の技術では、３値生成回路をスイッチングするための論理回路が複雑になり、各区間のスイッチングを高精度に行うことが困難である。各論理回路のばらつき等により各区間のスイッチング信号のタイミングが理想状態よりばらつくと、実際の回路では、特性が劣化する。
【課題を解決するための手段】
【０００６】
本発明の１つの側面による正弦波発生回路は、π／２ｎ（ｎは２以上の整数）ずつ位相がずれた２ｎ−１相のクロックを発生するクロック発生回路と、前記２ｎ−１相のクロックにそれぞれ対応して設けられ互いに所定の電流比を有する２ｎ−１個の電流源と、前記２ｎ−１個の電流源をそれぞれ対応する前記２ｎ−１相のクロックによってスイッチングする２ｎ−１個のスイッチを備え、前記２ｎ−１個のスイッチに流れる電流を加算する重み付け電流加算回路と、前記重み付け電流加算回路により加算された電流を入力し高周波成分を除去する電流入力フィルタと、を備える。
【発明の効果】
【０００７】
本発明によれば、スイッチの切換は、等間隔に位相をずらすだけでよいので、タイミング制御に複雑な回路は用いる必要がない。また、複数の電圧の電圧源は用いる必要がなく、それぞれ２値の電流を切り換えるだけでよい。したがって、より単純な回路で、高精度な正弦波を発生することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施形態１による正弦波発生回路全体のブロック図である。
【図２】本発明の実施例１においてクロック発生回路が出力するクロック信号の波形図である。
【図３】実施例１において、（ａ）クロックＣ１によりスイッチングする電流の波形図（ｂ）クロックＣ２によりスイッチングする電流の波形図（ｃ）クロックＣ３によりスイッチングする電流の波形図である。
【図４】実施例１において、図３（ａ）〜（ｃ）の電流を電流加算回路により加算した電流の波形図である。
【図５】実施例１において（ａ）３倍高調波と（ｂ）５倍高調波とが抑制される原理を説明する図面である。
【図６】実施例１におけるクロック発生回路の一例を示す回路ブロック図である。
【図７】実施例１における電流源と重み付け電流加算回路の一例を示す回路ブロック図である。
【図８】実施例２において、高調波が抑制できる原理について説明する図面である。
【図９】実施例２において、（ａ）第１群、（ｂ）第２群、（ｃ）第３群の電流出力波形図である。
【図１０】実施例２における構成の一例を示すブロック図である。
【図１１】実施例２において、（ａ）７倍高調波と（ｂ）９倍高調波とが抑制される原理を説明する図面である。
【図１２】実施例２における電流源と重み付け電流加算回路の一例を示す回路ブロック図である。
【図１３】各実施例に用いることのできる電流入力フィルタの一例を示す回路ブロック図である。
【図１４】正相と逆相の正弦波電圧波形を出力する実施例３全体の回路ブロック図である。
【図１５】実施例４の正弦波発生回路全体のブロック図である。
【図１６】特許文献１記載の従来の正弦波発生回路のブロック図である。
【発明を実施するための形態】
【０００９】
図１は、本発明の実施形態１の正弦波発生回路全体のブロック図である。実施形態１の正弦波発生回路１００の構成について説明する。実施形態１の正弦波発生回路は、基準クロック入力端子６０から動作の基準となる基準クロック信号を入力し、π／２ｎ（ｎは２以上の整数）ずつ位相がずれた２ｎ−１相のクロック（Ｃ１、Ｃ２〜Ｃｋ）を発生するクロック発生回路１０を備えている。また、２ｎ−１相のクロック（Ｃ１、Ｃ２〜Ｃｋ）にそれぞれ対応して設けられ、互いに所定の電流比を有する２ｎ−１個の電流源（２０−１〜２０−ｋ）を備えている。各電流源の電流比については、より具体的な実施例の説明の中で後述する。
【００１０】
重み付け電流加算回路３０は、２ｎ−１個の電流源（２０−１〜２０−ｋ）をそれぞれ対応する２ｎ−１相のクロック（Ｃ１〜Ｃｋ）によってスイッチングする２ｎ−１個のスイッチを備え、２ｎ−１個のスイッチに流れる電流を加算する。重み付け電流加算回路３０の内部構成についても実施例の説明の中で後述する。電流入力フィルタ４０は、重み付け電流加算回路３０により加算された電流を入力し、高周波成分を除去して出力端子７０から正弦波形を出力する。
【００１１】
以下、この実施形態１のより具体的な各実施例について、より詳しく説明する。
【実施例１】
【００１２】
実施例１は、実施形態１の正弦波発生回路において、ｎ＝２の場合の実施例である。ｎ＝２の場合には、π／４（４５度）ずつ位相がずれた３相のクロックが必要である。必要な電流源２０−１〜２０−ｋの数は３であり、少なくとも３個のスイッチが必要になる。
【００１３】
π／４（４５度）ずつ位相がずれたクロックを生成するのは、例えば、図６に示すクロック発生回路を用いることにより簡単に生成することができる。図６のクロック発生回路１０の構成について説明する。図６のクロック発生回路１０は４段に縦続接続されたデータフリップフロップ１１、１２、１３、１４を備えている。データフリップフロップ１１、１２、１３、１４には、基準クロックＣＬＫが共通に接続され、前段のデータ出力端子Ｑが後段のデータ入力端子Ｄに接続され、最終段１４のデータ出力端子Ｑがインバータ１５で位相が反転されて初段のデータ入力端子Ｄに接続されている。データフリップフロップ１１、１２、１３、１４には共通にリセット信号ｒｓｔが接続されている。
【００１４】
この図６に示すクロック発生回路１０は、リセット信号ｒｓｔ信号を解除した後、基準クロックＣＬＫを入力すると、図２の波形図に示すように基準クロックＣＬＫに同期して基準クロックＣＬＫの周期の８倍の周期のクロックを生成する。Ｃ１〜Ｃ４〜Ｃ１ｂ〜Ｃ４ｂの位相はそれぞれπ／４（４５度）ずつ位相がずれた８相のクロックを生成する。この８相のクロックのうち、位相が連続したＣ１、Ｃ２、Ｃ３の３相のクロックが重み付け電流加算回路３０に供給される。なお、ここでは、Ｃ１、Ｃ２、Ｃ３の連続する３相のクロックを重み付け電流加算回路３０に接続されているが、連続する３相のクロックがあれば、８相のクロックのうち、どの３相のクロックを用いてもよい。ただし、回路の対称性からは、Ｃ１、Ｃ２、Ｃ３または、Ｃ１ｂ、Ｃ２ｂ、Ｃ３ｂの３相のクロックを用いることが、間隔の等しい高精度なクロックを得るには好ましい。
【００１５】
なお、実施例１ではｎ＝２であるので、図６において、縦続接続されたデータフリップフロップの数は４個（データフリップフロップ１１〜１４）であるが、一般的にπ／２ｎずつ位相が遅れた２ｎ−１相のクロックを得るには、２ｎ個のデータフリップフロップを縦続接続し、その２ｎ個縦続接続されたデータフリップフロップの最終段の出力を反転させて初段に入力させればよい。
【００１６】
図７に、実施例１における３個の電流源２０−１〜２０−３と、重み付け電流加算回路３０の具体的な一例を示す。図７において、電流源２０−１〜２０−３は、それぞれソースが接地電位ＧＮＤに、ゲートが基準バイアス電圧ＶＢｉａｓ１に共通に接続されたＮＭＯＳトランジスタである電流源トランジスタを備えている。電流源２０−１〜２０−３の電流比がそれぞれ、１：ａ：１になるように電流源トランジスタのサイズ比があらかじめ設定されている。これら電流源２０−１〜２０−３となる電流源トランジスタのソースとゲートには共通の電位が与えられているので、トランジスタのサイズ比によって、高精度な電流比を得ることができる。
【００１７】
また、各電流源２０−１〜２０−３となる電流源トランジスタのドレインは、重み付け電流加算回路３０に接続され、重み付け電流加算回路３０の中で、それぞれ、一対のスイッチトランジスタ３１ａと３１ｂ、３２ａと３２ｂ、３３ａと３３ｂのソースに接続されている。スイッチトランジスタ３１ａ、３１ｂ、３２ａ、３２ｂ、３３ａ、３３ｂはそれぞれＮＭＯＳトランジスタである。
【００１８】
スイッチトランジスタ３１ａのゲートには、クロック発生回路１０（図６）の出力信号であるクロックＣ１が接続され、スイッチトランジスタ３１ａと対となるスイッチトランジスタ３１ｂのゲートには、クロックＣ１の反転信号であるクロックＣ１ｂが接続されている。同様に、スイッチトランジスタ３２ａのゲートには、クロックＣ２が接続され、対となるスイッチトランジスタ３２ｂのゲートには、Ｃ２の反転信号であるクロックＣ２ｂが接続されている。また、スイッチトランジスタ３３ａのゲートには、クロックＣ３が接続され、対となるスイッチトランジスタ３３ｂのゲートには、Ｃ３の反転信号であるクロックＣ３ｂが接続されている。
【００１９】
なお、図７では、スイッチトランジスタ３１ｂ、３２ｂ、３３ｂのゲートには、クロック発生回路１０から直接クロックＣ１ｂ、Ｃ２ｂ、Ｃ３ｂが接続されている。しかし、クロック発生回路１０からは、クロックＣ１、Ｃ２、Ｃ３のみを重み付け電流加算回路３０に接続し、重み付け電流加算回路３０の内部でクロックＣ１、Ｃ２、Ｃ３をインバータ回路により位相を反転させて、クロックＣ１、Ｃ２、Ｃ３が接続されるスイッチトランジスタ３１ａ、３２ａ、３３ａと対となるスイッチトランジスタ３１ｂ、３２ｂ、３３ｂにクロックＣ１、Ｃ２、Ｃ３の反転クロックを与えることもできる。
【００２０】
また、重み付け電流加算回路３０は、スイッチトランジスタ３１ａ、３２ａ、３３ａの各ドレインが第１ノードＮ１に共通に接続され、第１ノードＮ１に擬似正弦波電流出力信号Ｉｏｕｔを出力する。また、スイッチトランジスタ３１ｂ、３２ｂ、３３ｂのドレインを第１反転ノードＮ１ｂで共通に接続し、擬似正弦波電流出力信号Ｉｏｕｔｂとして出力する。このＩｏｕｔとＩｏｕｔｂは互いに位相が反転した擬似正弦波電流出力信号である。なお、電流の加算は、第１ノードＮ１と第１反転ノードＮ１ｂで各スイッチトランジスタ３１ａ、３２ａ、３３ａと３１ｂ、３２ｂ、３３ｂのドレインを共通に接続すればよく、特に特別な加算器等を設ける必要はない。
【００２１】
図１３に、実施例１の電流入力フィルタ４０の一部の構成を示す。図１３に示す電流入力フィルタは、カレントミラー回路を応用したものでカレントミラー対を構成するＭＯＳトランジスタ（入力トランジスタ４１と出力トランジスタ４２）のゲートと高電圧側の電源ＶＤＤとの間に容量４３を接続したものである。図１３に示すように、共にＰＭＯＳトランジスタで構成される入力トランジスタ４１と出力トランジスタ４２は共にソースが高電圧側の電源である電源ＶＤＤに、ゲートが電流入力端子ｉｎに接続されている。したがって、入力トランジスタ４１のソースドレイン間に流れる電流と出力トランジスタ４２のソースドレイン間に流れる電流は入力トランジスタ４１と出力トランジスタ４２のサイズ比に比例する電流が流れる。入力トランジスタ４１と出力トランジスタ４２のゲートと電源ＶＤＤとの間には、容量４３が接続されている。容量４３は図示するように可変容量であってもよいし、固定容量であってもよい。
【００２２】
また、入力トランジスタ４１のドレインは、ＰＭＯＳトランジスタ４４のソースに接続され、ＰＭＯＳトランジスタ４４のドレインは電流入力端子ｉｎに接続される。さらに、出力トランジスタ４２のドレインは、ＰＭＯＳトランジスタ４５のソースに接続され、ＰＭＯＳトランジスタ４５のドレインは電流出力端子ｏｕｔに接続される。そして、ＰＭＯＳトランジスタ４４と４５のゲートは基準バイアス電圧Ｖｂｉａｓ２に接続されている。基準バイアス電圧Ｖｂｉａｓ２をゲートに接続されているＰＭＯＳトランジスタ４４と４５により、入力トランジスタ４１と出力トランジスタ４２は常に飽和領域で動作し、入力トランジスタ４１のソースドレイン間に流れる電流と出力トランジスタ４２のソースドレイン間に流れる電流はトランジスタのサイズ比に精度よく比例した電流となる。また、容量４３により入力電流ｉｎの高周波成分が除去されて電流出力端子ｏｕｔから出力する。この電流入力フィルタ、１段のフィルタ帯域は、ＭＯＳトランジスタのトランスコンダクタンスと容量値によって決まる。フィルタ次数を増加させたいときは、この回路を縦続接続させればよい。
【００２３】
なお、実施例１では、図１３のフィルタ回路を２段縦続接続させて２次の低域通過フィルタとしている。なお、電流入力フィルタ４０としては、図１３の回路構成が好ましい一例であるが、図１３以外の構成の電流入力フィルタを用いてもよい。その場合、高調波成分を−４０ｄＢ以下に抑制するためには、２次の次数を持つバタワース型フィルタを用いることが好ましい。
【００２４】
次に、実施例１による正弦波発生回路の動作について説明する。図３（ａ）は図７のスイッチトランジスタ３１ａに流れる電流を縦軸（Ｙ軸）の正の側に、スイッチトランジスタ３１ｂに流れる電流を縦軸の負の側に記載している。横軸（Ｘ軸）はクロックＣ１等の周期をラジアンで表示している。図２を用いて説明したとおり、スイッチトランジスタ３１ａと３１ｂの導通、非導通を制御するクロックＣ１とクロックＣ１ｂは位相が逆の信号であり、共に１／２デューティーのクロック信号である。したがって、クロックＣ１の立ち上がりに同期してスイッチトランジスタ３１ａに電流量の相対値が１である電流が電流源２０−１からスイッチトランジスタ３１ａのドレインに電流が流れる。クロック信号Ｃ１が立ち下がるとスイッチトランジスタ３１ａが非導通となり、代わりにクロック信号Ｃ１ｂがロウレベルからハイレベルに立ち上がるので、スイッチトランジスタ３１ｂに電流量の相対値が１である電流が電流源２０−１からスイッチトランジスタ３１ｂのドレインに電流が流れる。クロックＣ１が再び立ち上がると、スイッチトランジスタ３１ｂが非導通となり、代わりにスイッチトランジスタ３１ａに電流源２０−１からスイッチトランジスタ３１ａのドレインに電流が流れるようになる。
【００２５】
同様に、図３（ｂ）には、図７のスイッチトランジスタ３２ａに流れる電流を縦軸（Ｙ軸）の正の側に、スイッチトランジスタ３２ｂに流れる電流を縦軸の負の側に記載している。なお、横軸は、図３（ａ）と共通であり、図３（ｂ）は図３（ａ）と横軸の位相を揃えて記載している。図２に示すとおり、スイッチトランジスタ３２ａと３２ｂの導通、非導通を制御するクロックＣ２とクロックＣ２ｂは位相が逆の信号であり、共に１／２デューティーのクロック信号である。また、クロックＣ２の位相はクロックＣ１の位相よりπ／４（４５度）だけ位相が遅れている。また、電流源２０−２は、電流源２０−１に対してａ倍の電流を流す電流源である。したがって、１周期を２πの繰り返し周期であるとするとπ／４から４π／５までの半周期は、電流源２０−２からスイッチトランジスタ３２ａのドレインに相対値ａの電流が流れ、スイッチトランジスタ３２ｂには電流が流れない。次に４π／５からπ／４までの次の半周期は、電流源２０−２からスイッチトランジスタ３２ｂのドレインに相対値ａの電流が流れ、スイッチトランジスタ３２ａには電流が流れない。この動作を１周期毎に繰り返す。
【００２６】
また、図３（ｃ）には、図７のスイッチトランジスタ３３ａに流れる電流を縦軸（Ｙ軸）の正の側に、スイッチトランジスタ３３ｂに流れる電流を縦軸の負の側に記載している。横軸は、図３（ａ）、（ｂ）と共通である。スイッチトランジスタ３３ａと３３ｂの導通、非導通を制御するクロックＣ３とクロックＣ３ｂは位相が逆の１／２デューティーの信号であり、クロックＣ３はクロックＣ２よりさらにπ／４（４５度）だけ位相が遅れた信号である。また、電流源２０−３の電流供給能力は、電流源２０−１と同一であり、電流源２０−２の１／ａである。クロックの周期を２πの繰り返し周期であるとすると、π／２から３π／２までの半周期は、電流源２０−３からスイッチトランジスタ３３ａのドレインに相対値１の電流が流れ、スイッチトランジスタ３３ｂには電流が流れない。次に３π／２からπ／２までの次の半周期は、電流源２０−３からスイッチトランジスタ３３ｂのドレインに相対値ａの電流が流れ、スイッチトランジスタ３３ａには電流が流れない。この動作を１周期毎に繰り返す。
【００２７】
次に、図４は、重み付け電流加算回路３０が出力する擬似正弦波電流出力信号Ｉｏｕｔ、Ｉｏｕｔｂの電流出力波形を示す。図４では、縦軸に電流Ｉｏｕｔから電流Ｉｏｕｔｂを減算した電流の値を縦軸に示す。横軸は周期をラジアンで表示している。以下の説明では、電流Ｉｏｕｔに流れる電流を正の値、電流Ｉｏｕｔｂに流れる電流を負の値として説明する。
【００２８】
（１）０〜π／４の周期では、スイッチトランジスタ３１ａに相対的な電流値１が、スイッチトランジスタ３２ｂに電流−ａが、スイッチトランジスタ３３ｂに電流−１が、流れる。したがってＩｏｕｔとＩｏｕｔｂの合計値は、−ａである。
【００２９】
（２）π／４〜π／２の周期では、スイッチトランジスタ３１ａに電流１が、スイッチトランジスタ３２ａに電流ａが、スイッチトランジスタ３３ｂに電流−１が、流れる。したがってＩｏｕｔとＩｏｕｔｂの合計値は、ａである。
【００３０】
（３）π／２〜πの周期では、スイッチトランジスタ３１ａに電流１が、スイッチトランジスタ３２ａに電流ａが、スイッチトランジスタ３３ａに電流１が、流れる。したがってＩｏｕｔとＩｏｕｔｂの合計値は、２＋ａである。
【００３１】
（４）π〜５π／４の周期では、スイッチトランジスタ３１ｂに電流−１が、スイッチトランジスタ３２ａに電流ａが、スイッチトランジスタ３３ａに電流１が、流れる。したがってＩｏｕｔとＩｏｕｔｂの合計値は、ａである。
【００３２】
（５）５π／４〜３π／２の周期では、スイッチトランジスタ３１ｂに電流−１が、スイッチトランジスタ３２ｂに電流−ａが、スイッチトランジスタ３３ａに電流１が、流れる。したがってＩｏｕｔとＩｏｕｔｂの合計値は、−ａである。
【００３３】
（６）３π／２〜２π（または０）の周期では、スイッチトランジスタ３１ｂに電流−１が、スイッチトランジスタ３２ｂに電流−ａが、スイッチトランジスタ３３ｂに電流−１が、流れる。したがってＩｏｕｔとＩｏｕｔｂの合計値は、−２−ａである。
【００３４】
周期２π（または０）以降は、上記（１）の周期に戻って同じ動作を繰り返す。したがって、図４に示すようにＩｏｕｔからＩｏｕｔｂを減算した電流出力は、図４のような電流波形となる。なお、図４では、電流ＩｏｕｔからＩｏｕｔｂを減算しているが、電流Ｉｏｕｔ、Ｉｏｕｔｂ単独でも図４と同様な電流波形が得られる。ただし、その場合、電流値は正の値にしかならず、相対的な電流値０〜２＋ａの間で振幅する。また、ＩｏｕｔとＩｏｕｔｂの電流の合計値は常に２＋ａで一定であるので、電流ＩｏｕｔとＩｏｕｔｂでは電流は逆の位相になり、電流Ｉｏｕｔがピーク電流２＋ａとなるとき、電流Ｉｏｕｔｂは０であり、電流Ｉｏｕｔｂがピーク電流２＋ａとなるとき、電流Ｉｏｕｔは０となる。
【００３５】
次に、電流源２０−１、２０−３の電流値に対して電流源２０−２の電流値ａの値をどのように決めればよいかについて説明する。一定の周波数で変化する矩形波は、その周波数の奇数倍（３、５、７、・・・）の高調波成分を含んでいることが知られている。したがって、複数のスイッチトランジスタを周期的にスイッチングさせることによりこの高調波成分を取り除く必要がある。
【００３６】
図５（ａ）にクロックＣ１、Ｃ２、Ｃ３によりスイッチトランジスタをスイッチさせることによる生じる３倍の高調波の大きさと位相をフェーザ（ベクトル）で示す。クロックＣ１、クロックＣ２、クロックＣ３はそれぞれπ／４ずつ位相が遅れているので、３倍の高調波は、その位相差が３倍になる。すなわち、クロックＣ２は、クロックＣ３に対して３π／４だけ位相が進んでおり、クロックＣ１はクロックＣ３に対して３π／２だけ位相が進んでいる。ここで、クロックＣ１、Ｃ２、Ｃ３のスイッチングによる３倍高調波のベクトルを考えると、クロックＣ１とＣ３に基づくベクトルの和は、クロックＣ２に基づくベクトルと方向が逆である。したがって、クロックＣ１、Ｃ３に基づくベクトルの和の大きさとクロックＣ２に基づくベクトルの大きさを同じにすれば、クロックＣ１、Ｃ２、Ｃ３のスイッチングにより合成した波形から３倍の高調波を取り除くことができる。ベクトルの大きさは、電流源に流す電流の大きさによって決まるので、電流源２０−１〜２０−３の電流比を１：√２：１に設定すればよい。
【００３７】
次に図５（ｂ）にクロックＣ１、Ｃ２、Ｃ３によりスイッチトランジスタをスイッチさせることによる生じる５倍の高調波の大きさと位相をフェーザ（ベクトル）で示す。３倍の高調波と同様に、クロックＣ１、クロックＣ２、クロックＣ３はそれぞれπ／４ずつ位相が遅れているので、５倍の高調波は、その位相差が５倍になる。したがって、クロックＣ２は、クロックＣ３に対して５π／４だけ位相が進んでおり、クロックＣ１は、クロックＣ３に対して５π／２だけ位相が進んでいる。ここで、クロックＣ１、Ｃ２、Ｃ３のスイッチングによる５倍高調波のベクトルを考えると、クロックＣ１とＣ３に基づくベクトルの和は、クロックＣ２に基づくベクトルと方向が逆である。したがって、クロックＣ１、Ｃ３に基づくベクトルの和の大きさとクロックＣ２に基づくベクトルの大きさを同じにすれば、クロックＣ１、Ｃ２、Ｃ３のスイッチングにより合成した波形から５倍の高調波を取り除くことができる。ベクトルの大きさは、電流源に流す電流の大きさによって決まるので、電流源２０−１〜２０−３の電流比を１：√２：１に設定すればよい。この電流比は３倍の高調波を取り除く場合と同一であり、電流比を上記値にすれば、３倍の高調波も５倍の高調波も除去することができる。目的とする正弦波の周波数に最も近い３倍と５倍の高調波を取り除くことができれば、後段のフィルタ（電流入力フィルタ）で残る高調波を取り除くことは容易になる。
【００３８】
以上、説明したように実施例１の正弦波発生回路では、３倍と５倍の高調波を少なくとも抑制できる。また、実施例１では、クロック発生回路、電流加算回路共に対称的な構成を持っているため、デバイスばらつき等の影響を受けにくく、少ない回路素子を用いて歪の少ない正弦波を得ることができる。
【実施例２】
【００３９】
実施例２では、３倍と５倍の高調波に加えて、７倍、９倍の高調波を抑圧できる実施例を示す。実施例２は、図１に示す実施形態１の正弦波発生回路において、ｎ＝３の場合の実施例である。ｎ＝３の場合には、π／２ｎ＝π／８（２２．５度）ずつ位相がずれた少なくとも２ｎ−１＝７相のクロックが必要である。必要な電流源２０−１〜２０−ｋの数は７であり、少なくとも７個のスイッチが必要になる。
【００４０】
まず、図８を用いて、実施例２において、高調波を抑制する考え方について説明する。実施例２では、π／８（２２．５度）ずつ位相がずれたクロックを生成するために、図６に示す実施例１のクロック生成回路の縦続接続されているデータフリップフロップの段数を２２＝４から２３＝８に増やす。すると図８に示すようにＣ１〜Ｃ８、Ｃ１ｂ〜Ｃ８ｂの１６相のクロックを生成することができる。図８に示すようにこの１６相のクロックのうち、位相が連続する少なくとも７相のクロックを用いる。ここでは、Ｃ１〜Ｃ７の７相のクロックを用いる。ここで、クロックＣ１〜Ｃ７の７相のクロックのうち、Ｃ１、Ｃ３、Ｃ５の３相のクロックは位相のずれがそれぞれπ／４であるから、実施例１により３倍、５倍高調波を抑制することができる。このＣ１、Ｃ３、Ｃ５のクロックを第１群とする。また、同様に、Ｃ２、Ｃ４、Ｃ６の位相のずれも同様に位相差がπ／４であるから、実施例１により３倍、５倍高調波を抑制することができる。このＣ２、Ｃ４、Ｃ６のクロックを第２群とする。さらに、Ｃ３、Ｃ５、Ｃ７の位相のずれも同様に位相差がπ／４であるから、実施例１により３倍、５倍高調波を抑制することができる。このＣ３、Ｃ５、Ｃ７のクロックを第３群とする。
【００４１】
図９（ａ）〜（ｃ）は、それぞれ、第１群、第２群、第３群のクロックを用いて実施例１の、電流源と重み付け電流加算回路により電流加算した場合の電流出力波形である。図９（ａ）〜（ｃ）では、それぞれ縦軸に相対的な電流値を示し、横軸に周期をラジアンで示す。図９（ａ）〜（ｃ）で横軸は同期して揃えて記載している。出力電流の相対的な値は、図９（ａ）の第１群のクロックＣ１、Ｃ３、Ｃ５に基づく電流出力波形と、図９（ｃ）の第３群のクロックＣ３、Ｃ５、Ｃ７に基づく電流出力波形は、電流の相対的な大きさも図４に示した実施例１の電流出力波形と同じである。ただし、第３群のクロックに基づく電流出力波形は第１群のクロックに基づく電流出力波形に対してはπ／４（４５度）だけ位相が遅れている。また、図９（ｂ）の第２群のクロックＣ２、Ｃ４、Ｃ６に基づく電流出力波形は、第１群または第３群のクロックに基づく電流出力波形に対してｃ倍した電流を流す。また、位相は、第１群のクロックに基づく電流波形と第３群のクロックに基づく電流波形の中間であり、第１群のクロックに基づく電流波形より位相がπ／８だけ位相が遅く、第３群のクロックに基づく電流波形より位相がπ／８だけ位相が早い。
【００４２】
図１０に、実施例２の正弦波発生回路の電流加算回路の構成例を示す。図１０において、第１群のクロックＣ１、Ｃ３、Ｃ５を用いる３相重み付け電流加算回路３０Ａは、実施例１の重み付け電流加算回路３０と同一構成である。また、第２群のクロックＣ２、Ｃ４、Ｃ６を用いる３相重み付け電流加算回路３０Ｂ、第３群のクロックＣ３、Ｃ５、Ｃ７を用いる３相重み付け電流加算回路３０Ｃも同様の構成である。これら３個の３相重み付け電流加算回路３０Ａ、３０Ｂ、３０Ｃをさらに電流加算回路３５により加算する。
【００４３】
図１１（ａ）は、それぞれ、位相がπ／８だけ異なるクロックＣ１、Ｃ２、Ｃ３に基づく７倍高調波のフェーザを示す。７倍の高調波は、クロックＣ１、Ｃ２、Ｃ３のクロック周波数に対して７倍の周波数であるので、位相差は、７倍に増加する。クロックＣ２に基づく電流ベクトルはクロックＣ３に基づく電流ベクトルに対して７π／８だけ位相が進んでおり、クロックＣ１に基づく電流ベクトルはクロックＣ３に基づく電流ベクトルに対して７π／４だけ位相が進んでいる。図１１（ａ）を見て理解できるように、クロックＣ１に基づく電流ベクトルとクロックＣ１に基づく電流ベクトルとＣ３に基づく電流ベクトルの和は、クロックＣ２に基づく電流ベクトルと方向が逆である。したがって、クロックＣ１ないしＣ３に基づく電流ベクトルの大きさを適切に選ぶことによりクロックＣ１〜Ｃ３に基づく７倍の高調波を抑制し、理想的には、７倍の高調波を完全に除去することができる。具体的には、Ｃ２に基づく電流ベクトルをＣ１、Ｃ３に基づく電流ベクトルのそれぞれ√（２＋２ｃｏｓ（π／４））倍とすることでクロックＣ１〜Ｃ３に基づく７倍の高調波を除去することができる。図１０において、第１群を構成する３相のクロック（Ｃ１、Ｃ３、Ｃ５）の位相と第２群の構成する３相のクロック（Ｃ２、Ｃ４、Ｃ６）の位相はそれぞれπ／８だけ異なり、第２群の構成する３相のクロック（Ｃ２、Ｃ４、Ｃ６）の位相
と第３群を構成する３相のクロック（Ｃ３、Ｃ５、Ｃ７）の位相はそれぞれπ／８だけ異なる。したがって、第２群を構成する３相のクロック（Ｃ２、Ｃ４、Ｃ６）に基づく電流ベクトルを第１群、第３群を構成する３相のクロックに基づく電流の大きさの√（２＋２ｃｏｓ（π／４））倍とすることにより、クロックＣ１〜Ｃ７の各相のクロックに起因する７倍の高調波を抑制し、理想的には、７倍の高調波を完全に除去することができる。
【００４４】
図１１（ｂ）は、それぞれ、位相がπ／８だけ異なるクロックＣ１、Ｃ２、Ｃ３に基づく９倍高調波のフェーザを示す。９倍の高調波は位相差も９倍に拡大するので、クロックＣ２に基づく電流ベクトルはクロックＣ３に基づく電流ベクトルに対して９π／８だけ位相が進んでおり、クロックＣ１に基づく電流ベクトルはクロックＣ３に基づく電流ベクトルに対して９π／４だけ位相が進んでいる。図１１（ｂ）から容易に理解できるように、９倍高調波のクロックＣ１に基づく電流ベクトルとＣ３に基づく電流ベクトルの和は、クロックＣ２に基づく電流ベクトルと方向が逆である。したがって、クロックＣ１ないしＣ３に基づく電流ベクトルの大きさを適切に選ぶことによりクロックＣ１〜Ｃ３に基づく９倍の高調波を抑制し、理想的には、９倍の高調波を完全に除去することができる。具体的には、Ｃ２に基づく電流ベクトルをＣ１、Ｃ３に基づく電流ベクトルのそれぞれ√（２＋２ｃｏｓ（π／４））倍とすることでクロックＣ１〜Ｃ３に基づく９倍の高調波を除去することができる。同様に、図１０において、第２群の３相クロック（Ｃ２、Ｃ４、Ｃ６）に基づく電流ベクトルを第１群の３相クロック（Ｃ１、Ｃ３、Ｃ５）と、第３群の３相クロック（Ｃ３、Ｃ５、Ｃ７）に基づく電流の大きさの√（２＋２ｃｏｓ（π／４））倍とすることにより、クロックＣ１〜Ｃ７の各相のクロックに起因する９倍の高調波を抑制し、理想的には、９倍の高調波を完全に除去することができる。すなわち、図１０の構成例において、３相クロック重み付け電流加算回路３０Ａ、３０Ｂ、３０Ｃはそれぞれ３倍と５倍の高調波を除去することができる。また、実施例１では特に言及していないが、１１倍と１３倍の高調波も除去できる。ただし、３相クロック重み付け電流加算回路３０Ａ、３０Ｂ、３０Ｃでは、７倍と９倍の高調波は除去できていない。しかし、さらに、電流加算回路３５を設けているので、電流加算回路３５によって、残る７倍と９倍の高調波を除去することができる。すなわち、図１０の重み付け電流加算回路３０Ａ、３０Ｂ、３０Ｃ、３５によれば、原理的には、各電流源の電流比を適切に設定することにより、３〜１３倍の高調波をすべて除去することができる。
【００４５】
図１２は、実施例２のより具体的な電流源２０−１〜２０−７と重み付け電流加算回路３０の構成を示す。図１２では、図１０の３相クロック重み付け電流加算回路３０Ａ〜３０Ｃ、電流加算回路３５の２段階に電流を加算する機能をフラットに構成した重み付け電流加算回路３０により実現している。各電流源の電流比は、電流源２０−１と２０−７が１に対して、電流源２０−２、２０−６がｃ倍（具体的には、√（２＋２ｃｏｓ（π／４））倍）、電流源２０−３、２０−５が１＋ａ倍（具体的には、１＋√２倍）、電流源２０−４がａ＊ｃ倍（具体的には、√２＊√（２＋２ｃｏｓ（π／４））倍）である。なお、電流源２０−１〜２０−７はそれぞれ、クロックＣ１〜Ｃ７がゲートに接続されるスイッチトランジスタと、クロックＣ１〜Ｃ７の逆相クロックであるＣ１ｂ〜Ｃ７ｂがゲートに接続されるスイッチトランジスタのソースに接続され、電流を供給する。その他の基本的な重み付け電流加算回路３０の構成は、スイッチトランジスタ対の数が増えていることを除いて実施例１の重み付け電流加算回路３０と同一である。なお、図１０の３相クロック重み付け電流加算回路３０Ａ〜３０Ｃ、電流加算回路３５の２段階に電流を加算する構成に比べて、図１２の重み付け電流加算回路３０は、各クロック出力に各１つの電流スイッチを対応させ、それに応じて電流スイッチの電流源サイズを変えているので、各クロック出力に対する負荷を均等にすることができる。このような構成により、各クロックの負荷が等しくしてより精度の高い正弦波を生成することができる。
【００４６】
なお、実施例１、実施例２のどちらの構成でも、１１倍の高調波と１３倍の高調波を同時に除去することができる。したがって、実施例２においては、３〜１３倍の高調波を抑制、理想的には、完全に除去することが可能であり、残るのは１５倍以上の高調波のみである。したがって、重み付け電流加算回路３０の後段に設ける電流入力フィルタの次数は、１次のフィルタでも−４０ｄＢ以下とすることができる。
【実施例３】
【００４７】
重み付け電流加算回路３０の正弦波出力電流は用途によって様々な形式に変換して出力することもできる。図１４に示す実施例３の正弦波発生回路は、実施例１や実施例２の重み付け電流加算回路３０が出力する互いに位相が反転した擬似正弦波電流出力信号Ｉｏｕｔ、Ｉｏｕｔｂをそれぞれ電流入力フィルタ４０に入力して高周波成分を除去し、その後段に電流出力波形を電圧出力波形に変換する演算増幅回路を用いた正弦波出力部５０を設け、正弦波出力部５０から互いに位相が反転した正弦波電圧出力信号ＶｏｕｔとＶｏｕｔｂをそれぞれ出力端子７０Ａと７０Ｂから出力している。
【実施例４】
【００４８】
図１５に示す実施例４の正弦波発生回路は、重み付け電流加算回路３０が出力する互いに位相が反転した擬似正弦波電流出力信号Ｉｏｕｔ、Ｉｏｕｔｂをそれぞれ電流入力フィルタ４０に入力して高周波成分を除去した後、正弦波出力部５０において、図示しない演算増幅回路によって擬似正弦波電流出力信号Ｉｏｕｔから擬似正弦波電流出力信号Ｉｏｕｔｂを減算して電圧に変換し、出力電圧Ｖｏｕｔとして出力している。
【００４９】
なお、実施形態１のπ／２ｎずつ位相がずれた２ｎ−１相のクロックを発生するクロック発生回路と、２ｎ−１相のクロックにそれぞれ対応して設けられた２ｎ−１個の電流源と、２ｎ−１個の電流源をそれぞれ対応する２ｎ−１相のクロックによってスイッチングする２ｎ−１個のスイッチを備え、２ｎ−１個のスイッチに流れる電流を加算する重み付け電流加算回路を設けた正弦波発生回路において、実施例１では、ｎ＝２として３倍と５倍の高調波を除去する実施例を示し、実施例２では、ｎ＝３として３〜１３倍までの高調波を除去する実施例を示したが、ｎの数をさらに増やせば、さらに高次の高調波を除去することができる。たとえば、ｎ＝４とすれば、３〜２９倍の高調波を除去することができる。したがって、ｎの値は必要に応じて決めることができる。
【００５０】
本発明の好ましいモード（形態）をさらに付記すると以下のとおりである。
【００５１】
（付記１）
多相クロックを出力するクロック生成回路と、
それぞれ所定の電流比を有する複数の電流源回路と、
第１ノードと、
前記複数の電流源回路と前記第１ノードとの間に接続され、前記多相クロックによってそれぞれ導通非導通が制御される複数のスイッチと、
を備え、
前記第１ノードに正弦波電流波形が得られるようにしたことを特徴とする正弦波発生回路。
【００５２】
（付記２）
電流入力端子が前記第１ノードに接続された電流入力フィルタをさらに備え、前記電流入力フィルタによって高周波成分が除去された正弦波を出力することを特徴とする付記１記載の正弦波発生回路。
【００５３】
上記付記１の正弦波発生回路によれば、クロック生成回路が出力する多相クロックにより所定の電流比を有する複数の電流源回路に流れる電流を複数のスイッチにより切り換えて正弦波電流波形を得ているので、特許文献１のように多数の電圧源を必要とせず、容易に正弦波電流波形を得ることができる。また、所定の電流比を有する電流源回路は、たとえば、カレントミラー回路を用いれば容易に得ることができる。さらに、用途によって、高周波成分を除去する必要がなければ、フィルタ回路を用いる必要はない。高周波成分を除去する必要があれば、付記２の正弦波発生回路のように電流入力フィルタを用いればよい。さらに、出力のフィルタ回路に電流入力フィルタを用いずに第１ノードの電流を電圧に変換し、その後にフィルタ回路を用いて高周波成分を除去してもよい。また、フィルタ回路は発生させる正弦波の周波数を通過させ、正弦波の周波数帯域以外の周波数成分を除去するものであれば、必ずしも低域通過フィルタに限られず、発生させる正弦波の周波数を通過させ、それ以外の周波数成分を除去する帯域通過フィルタであってもよい。
【００５４】
なお、本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【産業上の利用可能性】
【００５５】
本発明による正弦波発生回路は、各種のアナログ信号処理の分野において、広く用いることができる。
【符号の説明】
【００５６】
１、１００：正弦波発生回路
２：パルス発生回路
３：電圧出力回路
４：加算器
ＳＷ１、ＳＷ２、ＳＷ３、ＳＷｎ：切換回路
１０：クロック発生回路
１１、１２、１３、１４：データフリップフロップ
１５：インバータ
２０−１、２０−２、２０−ｋ：電流源（定電流源）
３０、３０Ａ、３０Ｂ、３０Ｃ：重み付け電流加算回路
３１ａ、３１ｂ、３２ａ、３２ｂ、３３ａ、３３ｂ：スイッチ（スイッチトランジスタ）
３５：電流加算回路
４０：電流入力フィルタ
４１、４２、４４、４５：トランジスタ（ＰＭＯＳトランジスタ）
４３：容量
５０、５０Ａ：正弦波出力部
６０：基準クロック入力端子
７０、７０Ａ、７０Ｂ：出力端子
Ｎ１：第１ノード
Ｎ１ｂ：第１反転ノード
ＣＬＫ：基準クロック
ＶＢｉａｓ１、ＶＢｉａｓ２：基準バイアス電圧
【図１】
2012023431.tif 000003
【図２】
2012023431.tif 000004
【図３】
2012023431.tif 000005
【図４】
2012023431.tif 000006
【図５】
2012023431.tif 000007
【図６】
2012023431.tif 000008
【図７】
2012023431.tif 000009
【図８】
2012023431.tif 000010
【図９】
2012023431.tif 000011
【図１０】
2012023431.tif 000012
【図１１】
2012023431.tif 000013
【図１２】
2012023431.tif 000014
【図１３】
2012023431.tif 000015
【図１４】
2012023431.tif 000016
【図１５】
2012023431.tif 000017
【図１６】
2012023431.tif 000018