(57)【要約】【課題】  圧電アクチュエータの駆動用途などに用いられる、高電圧出力が要求されるＢＴＬ方式を用いた増幅回路において、より容易にポップノイズの発生を抑制することができる増幅回路を提供する。【解決手段】  前段に低電圧で動作するＢＴＬ方式のシングル差動変換回路Ａ１、後段にシングル差動変換回路Ａ１の出力信号ＶＯＴ、ＶＯＢを増幅する増幅器Ａ２ａ、Ａ２ｂとを備えた増幅回路を構成する。シングル差動変換回路Ａ０のパワーオン時の遷移状態においては、後段の増幅器Ａ２ａ、Ａ２ｂのミュート機能を起動することで出力信号ＯＵＴＰ、ＯＵＴＮを０Ｖに固定し、出力ノイズの発生をマスクする。信号ＶＯＴ、ＶＯＢが安定した後、ミュート機能を解除する。【選択図】  図１
2012023581.tif 000002
【特許請求の範囲】
【請求項１】
ＢＴＬ方式のシングル差動変換回路と、
前記シングル差動変換回路の差動出力信号を増幅する増幅器とを有し、
前記シングル差動変換回路にはパワーオン制御信号が入力され、
前記パワーオン制御信号によって前記シングル差動変換回路がパワーオン及びパワーオフする時の前記差動出力信号の遷移状態における出力ノイズをマスクするためのミュート制御信号が、前記増幅器に入力される増幅回路。
【請求項２】
請求項１に記載の増幅回路であって、
前記ミュート制御信号は、前記増幅器のパワーオン制御信号である増幅回路。
【請求項３】
請求項１に記載の増幅回路であって、
前記増幅器に入力されるミュート制御信号、及び前記シングル差動変換回路をパワーオンするための前記パワーオン制御信号を、入力される制御信号生成用信号から、タイミング制御して生成する制御回路を有する増幅回路。
【請求項４】
請求項３に記載の増幅回路であって、
前記パワーオン制御信号が前記シングル差動変換回路に入力されるタイミングと、前記ミュート制御信号が前記増幅器に入力されるタイミングを可変にするレジスタ回路を有する増幅回路。
【請求項５】
請求項１に記載の増幅回路であって、
前記増幅器の出力部に使用される電源電圧が、前記シングル差動変換回路に使用される電源電圧より高い増幅回路。
【請求項６】
第１のタイミングで入力される第１のレベルの第１の制御信号によりパワーオンして差動出力信号を出力し、
前記第１のタイミング後の第４のタイミングで入力される第２のレベルの前記第１の制御信号によりパワーオフするシングル差動変換回路と、
前記第１のタイミングと前記第４のタイミング間の第２のタイミングで入力される第３のレベルの第２の制御信号により前記差動出力信号を増幅して出力信号を出力し、
前記第２のタイミングと前記第４のタイミング間の第３のタイミングで入力される第４のレベルの前記第２の制御信号により前記出力信号をミュートする増幅器とを有し、
前記第１のタイミングと前記第２のタイミング間は、前記第１のタイミングから前記差動出力信号が安定状態になるまでの時間より長く、
前記第３のタイミングと前記第４のタイミング間は、前記第３のタイミングから前記出力信号が安定状態になるまでの時間よりも長い増幅回路。
【請求項７】
請求項６に記載の増幅回路であって、
前記第２の制御信号は、前記シングル差動変換回路のパワーオン時及びパワーオフ時の前記差動出力信号の遷移状態における出力ノイズをマスクするためのミュート制御信号である増幅回路。
【請求項８】
請求項６に記載の増幅回路であって、
前記第２の制御信号は、前記増幅器のパワーオン及びパワーオフの制御をする信号である増幅回路。
【請求項９】
請求項６に記載の増幅回路であって、
前記第１のタイミング及び前記第２のタイミングで入力される前記第１の制御信号と、前記第３のタイミング及び前記第４のタイミングで入力される前記第２の制御信号を、入力される制御信号生成用信号から生成するための制御回路を有する増幅回路。
【請求項１０】
請求項６に記載の増幅回路であって、
前記第１のタイミング、前記第２のタイミング、前記第３のタイミング、及び前記第４のタイミングを可変にするレジスタ回路を有する増幅回路。
【請求項１１】
請求項６に記載の増幅回路であって、
前記増幅器の出力部に使用される電源電圧が、前記シングル差動変換回路に使用される電源電圧より高い増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＢＴＬ方式を用いたシングル差動変換回路に関し、特に電源投入、切断時等におけるポップノイズの発生を抑制することができる技術に関する。
【背景技術】
【０００２】
オーディオ向け増幅回路では、電源電圧の低電圧化が進む中、低電圧でも高出力を得る必要があるため、スピーカーの両端子に逆位相の音声信号を印加することにより、約２倍の振幅が得られるＢＴＬ方式が多く採用されている。
【０００３】
以前より、音声再生システムにおいては、電源投入、切断時等において、その差動出力値の変化に起因してスピーカーやヘッドホン等に不快な音を出力させるポップノイズが発生する場合があったが、上記ＢＴＬ方式では、その回路構成上から、上記ポップノイズがより発生しやすい構成となっている。
【０００４】
したがって、ＢＴＬ方式のオーディオ向け増幅器においては、従来より種々の方法によりポップノイズを抑制する方法が行われてきた。例えば、特許文献１においては、スピーカーの両端に接続されるスピーカアンプのパワーオン順序、及び接続関係を制御することにより、スピーカー両端に電位差が発生しない、あるいは電位差が発生しても可聴周波数帯域とはならないように制御する方法にてポップノイズの対策を実施している。
【０００５】
一方、特許文献２に開示されているように、タッチパネル式入力装置において、操作するユーザの指先に圧電アクチュエータにより、振動を与えて操作の感覚を触覚（Ｈａｐｔｉｃ）フィードバックすると共に、圧電アクチュエータまたは圧電アクチュエータが取り付けられたタッチパネルから音響を発生させる用途がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−９４６３５号公報
【特許文献２】特開２００９−１６９６１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１に開示されるオーディオ向け増幅器では、ＢＴＬ方式を用いたシングル差動変換回路により所望の振幅が得られるため、シングル差動変換回路とは別に増幅器を設ける必要はない。そのため、シングル差動変換回路にてポップノイズ波形が発生しないような対策を行っている。しかし、シングル差動変換回路部の出力が直接スピーカーに印加されているため、スイッチング制御時のノイズ等の影響が出力に現れてしまう可能性がある。また、ＢＴＬ方式を用いたシングル差動変換回路は、原理的に同電位であり続けることが困難である。そのため、シングル差動変換回路の差動出力に電位差が生じ、ポップノイズが発生してしまうおそれがある。仮に、シングル差動変換回路の差動出力に電位差が生じないように制御する場合、その制御方法、及び回路構成等が複雑になってしまう。
【０００８】
一方、特許文献２に開示される圧電アクチュエータの駆動電圧はその用途により様々である。例えばタッチパネル駆動用途のように、本発明の対象とする大きな触覚、大きな音量を得る必要がある場合、あるいはコストの安い単層型の圧電アクチュエータを使用する場合、４０Ｖ〜２００Ｖ以上という高電圧振幅が要求される場合がある。
【０００９】
このような高出力電圧を得るために、ＢＴＬ方式を用いたシングル差動変換回路とは別に増幅器を設けた場合、シングル差動変換回路にて発生するノイズがその増幅器で増幅されて、ポップノイズが発生してしまう。そのため、タッチパネルから不快な音を発生させたり、あるいは振動すべきではない状態で、不要なパネル振動を発生させる原因となってしまう。
【００１０】
このような事情に鑑み、本発明の目的は、例えば圧電アクチュエータの駆動用途などに用いられる、高電圧出力が要求されるＢＴＬ方式を用いた増幅回路において、より簡易な構成でポップノイズの発生を抑制することができる増幅回路を提供することにある。
【課題を解決するための手段】
【００１１】
本発明では、従来のようにシングル差動変換回路でポップノイズの発生を抑制するのではなく、シングル差動変換回路でのノイズの発生を許容し、シングル差動変換回路の後段に設ける増幅回路でノイズが出力されないように、増幅回路の出力をミュートするタイミングを制御する。
【００１２】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００１３】
ＢＴＬ方式のシングル差動変換回路と、シングル差動変換回路の差動出力信号を増幅する増幅器とを有する増幅回路である。シングル差動変換回路にはパワーオン制御信号が入力され、パワーオン制御信号によってシングル差動変換回路がパワーオン及びパワーオフする時の差動出力信号の遷移状態における出力ノイズをマスクするためのミュート制御信号が、増幅器に入力される。
【００１４】
また、第１のタイミングで入力される第１のレベルの第１の制御信号によりパワーオンして差動出力信号を出力し、第１のタイミング後の第４のタイミングで入力される第２のレベルの第１の制御信号によりパワーオフするシングル差動変換回路と、第１のタイミングと第４のタイミング間の第２のタイミングで入力される第３のレベルの第２の制御信号により差動出力信号を増幅して出力信号を出力し、第２のタイミングと第４のタイミング間の第３のタイミングで入力される第４のレベルの第２の制御信号により出力信号をミュートする増幅器とを有する増幅回路である。第１のタイミングと第２のタイミング間は、第１のタイミングから差動出力信号が安定状態になるまでの時間より長く、第３のタイミングと第４のタイミング間は、第３のタイミングから出力信号が安定状態になるまでの時間よりも長い。
【発明の効果】
【００１５】
本発明によれば、簡易な構成で、ポップノイズの発生を抑制することができる増幅回路を提供できる。
【図面の簡単な説明】
【００１６】
【図１】実施例１に係る増幅回路の構成例を示す回路図である。
【図２】実施例１に係るシングル差動変換回路の構成例を示す回路図である。
【図３】実施例１における高圧増幅器の構成例を示す回路図である。
【図４】実施例１における電源投入〜切断時における各信号のタイミングチャートの例である。
【図５】実施例２に係る増幅回路の構成例を示す回路図である。
【図６】実施例２に係る制御回路の構成例を示す回路図である。
【図７】実施例２における信号入力パターンの例である。
【図８】実施例２における各信号のタイミングチャートの例である。
【発明を実施するための形態】
【実施例１】
【００１７】
以下、本発明の実施形態１について、図面を参照しながら説明する。
【００１８】
図１は、本実施形態１に係る増幅回路の構成例を示す回路図である。本実施形態の増幅回路Ａ０は、図１に示すように、シングル入力を差動出力に変換するシングル差動変換回路Ａ１、Ａ１の差動出力信号ＶＯＴ、ＶＯＢをそれぞれ高電圧に増幅する増幅器Ａ２ａ、Ａ２ｂ、ハイパスフィルタを形成する容量Ｃ２、及び基準電圧端子ＶＲＥＦに接続する安定化容量Ｃ３から構成される。増幅器Ａ２ａ、Ａ２ｂの出力端子ＶＯＵＴＰ、ＶＯＵＴＮには、圧電アクチュエータＣＬ１が接続され、増幅器Ａ２ａ、Ａ２ｂの出力信号ＯＵＴＰ、ＯＵＴＮが入力される。高圧電源端子ＶＰＰには４０Ｖ〜２００Ｖ程度の高電圧が、低圧電源端子ＶＤＤには３Ｖ〜５．５Ｖ程度の低電圧が与えられる。
【００１９】
なお、高圧電源端子ＶＰＰに与えられる高電圧は、外部電源装置から直接与えられる場合もあるが、例えば本増幅回路を搭載するＬＳＩ内に内蔵される昇圧ＤＣ−ＤＣコンバータにより生成される電圧を入力することも可能である。携帯機器に使用される場合、外部電源装置の搭載は困難であり、後者のＤＣ−ＤＣコンバータ昇圧による方法は有効な実施手段である。
【００２０】
本実施形態１では、高電圧出力を必要とする圧電アクチュエータＣＬ１を駆動することが必要となるため、出力部には高耐圧素子を用いた出力回路が必要となる。そこで、ＢＴＬ方式のシングル差動変換回路については、低電圧で駆動する回路とし、その出力信号を高電圧に増幅する、高耐圧素子を使用した高圧増幅器を後段に設ける構成としたことを特徴とする。この構成の利点については、後で説明する本実施形態１の動作の説明により明らかになるであろう。
【００２１】
次に、図１におけるシングル差動変換回路Ａ１の構成について、図２を用いて説明する。触覚／音響入力信号ＩＮが入力されると、容量Ｃ２、抵抗Ｒ４により形成されるハイパスフィルタを介してシングル差動変換回路Ａ１に信号が入力される。前記ハイパスフィルタは、入力信号の直流成分をカットし、また低周波ノイズを除去する役割を果たす。
【００２２】
信号Ｓ１には基準電圧が与えられるが、これには端子ＶＲＥＦから外部印加するか、あるいは基準電圧生成回路Ａ１１より生成される電圧を、トランジスタＭ１を介して入力する、いずれかの手段を用いることができる。なお、このトランジスタとしては、例えばＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を使用することが可能である。
【００２３】
前者の外部印加を行う場合は、信号Ｓ３の制御によりトランジスタＭ１をオフし、後者の手段を用いる場合は、トランジスタＭ１をオンすることにより行う。基準電圧生成回路Ａ１１は、本実施例においては、電源電圧ＶＤＤを抵抗Ｒ８、Ｒ９で分圧することにより基準電圧を生成する。この基準電圧生成の手段はこの回路形式には限定されず、様々な方法が用いられて良い。容量Ｃ３は、信号Ｓ１を安定化させるための安定化容量であり、抵抗Ｒ８、Ｒ９、または端子ＶＲＥＦに外部接続される抵抗との組合せにより、ローパスフィルタを形成することにより、信号Ｓ１のノイズを低減する効果がある。
【００２４】
容量Ｃ２を介して端子ＶＩＮに入力された信号Ｓ２は、低圧アンプＡ１０１、及び抵抗Ｒ４、Ｒ５により形成された反転増幅回路により、信号ＶＯＢに入力信号Ｓ２の反転信号を出力する。信号ＶＯＢは、低圧アンプＡ１０２、及び抵抗Ｒ６、Ｒ７により形成された反転増幅回路によりさらに反転され、信号ＶＯＴに入力信号Ｓ２の正転信号を出力する。ここで、信号ＶＯＴと信号ＶＯＢの振幅は同じにする必要があるため、抵抗Ｒ６、Ｒ７は等しい抵抗値とする。
【００２５】
この結果、シングル入力の触覚／音響入力信号ＩＮは、正転信号ＶＯＴ、及び反転信号ＶＯＢの差動信号に変換される。
【００２６】
端子ＶＰＯＮ１に入力される信号ＰＯＮ１は、低圧アンプＡ１０１、Ａ１０２のパワーオン信号であり、ＬｏｗレベルとすることでＡ１０１、Ａ１０２のパワーオフ、Ｈｉｇｈレベルとすることでパワーオンをすることができる。
【００２７】
上記シングル差動変換回路Ａ１のゲインは、抵抗Ｒ４、Ｒ５の比率により決定され、Ｒ５／Ｒ４倍となる。このとき、電源ＶＤＤは低電圧であるため、ゲインは１倍〜数倍程度とするのが一般的である。
【００２８】
次に、図１における高圧増幅器Ａ２（Ａ２ａ、Ａ２ｂ）の構成について、図３を用いて説明する。Ａ２は、シングル差動回路Ａ１から出力された低電圧入力信号を受けて、高電圧出力に増幅する高圧増幅器である。低電圧入力信号ＩＮ２は、まずゲインアンプＡ２１に入力され、高圧振幅に増幅される。ゲインアンプＡ２１は高圧アンプＡ１０３と抵抗Ｒ１１、Ｒ１２により構成された非反転増幅回路である。入力信号ＩＮ２は、（Ｒ１１＋Ｒ１２）／Ｒ１２倍されて信号Ｓ４として出力される。電圧フォロアアンプＡ２２は、高圧アンプＡ１０４とトランジスタＭ２とインバータＩ１により構成され、圧電アクチュエータＣＬ１の駆動力を高めるためのものである。信号Ｓ４は、電圧フォロアアンプＡ２２にてインピーダンス変換され、信号ＯＵＴとして出力される。
【００２９】
高圧アンプＡ１０３は低圧から高圧への増幅を行うため、低圧電源ＶＤＤと高圧電源ＶＰＰに接続され、高圧アンプＡ１０４は入出力共に高圧であるため、高圧電源ＶＰＰのみに接続される。
【００３０】
端子ＶＰＯＮ２に入力される信号ＰＯＮ２は、高圧アンプＡ１０３、Ａ１０４のパワーオン信号であり、ＬｏｗレベルとすることでＡ１０３、Ａ１０４のパワーオフ、Ｈｉｇｈレベルとすることでパワーオンをすることができる。また、電圧フォロアアンプＡ２２においては、出力信号ＯＵＴとＧＮＤ間にトランジスタＭ２が接続される。トランジスタＭ２のゲートには信号ＰＯＮ２がインバータＩ１により反転された信号が入力されるため、信号ＰＯＮ２がＬｏｗレベルの時には、信号ＯＵＴとＧＮＤ間はトランジスタＭ２のオン抵抗で接続され、信号ＰＯＮ２がＨｉｇｈレベルの時には、信号ＯＵＴとＧＮＤ間は高インピーダンスとなる。つまり、信号ＰＯＮ２がＬＯＷレベルの時にはＧＮＤに放電され、信号ＰＯＮ２がＨｉｇｈレベルの時には出力信号ＯＵＴＰ、ＯＵＴＮが出力される。
【００３１】
以上のことから、本実施形態１における信号ＰＯＮ２は、高圧増幅器Ａ２ａ、Ａ２ｂにおいて、出力信号をミュートするか否かを制御する機能と、高圧増幅器Ａ２ａ、Ａ２ｂのパワーをオフするか否かを制御する機能を同時に有する信号となる。
【００３２】
次に、図１の増幅回路の電源投入、切断時の動作及び各信号の状態について、図４のタイミングチャートを用いて説明する。ここでは、低圧電源ＶＤＤ、及び高圧電源ＶＰＰは常に印加されていることとし、電源投入／切断とは、低圧／高圧アンプや、その他回路等のパワーオン／オフに該当することとする。
【００３３】
まず、電源投入時の動作について説明する。時刻ｔ１において、信号ＰＯＮ１がＨｉｇｈレベルとすると、低圧アンプＡ１０１、Ａ１０２がパワーオンされることにより、シングル差動変換回路Ａ１が動作を開始する。すると、シングル差動回路出力信号ＶＯＴ、ＶＯＢは異なる遷移状態を経ながら、時刻ｔ２までに、共に信号Ｓ１に与えられた基準電圧と同じ電圧となって安定状態となる。
【００３４】
なお、この時刻ｔ１から時刻ｔ２までの時間は、前述の容量Ｃ２により形成されるハイパスフィルタ、及び容量Ｃ３により形成されるローパスフィルタのカットオフ周波数によって決定される。通常、容量Ｃ２により形成されるハイパスフィルタのカットオフ周波数に対して容量Ｃ３により形成されるローパスフィルタのカットオフ周波数が十分小さくなるようにするほど、立上り時のポップノイズは小さくなる。しかしながら、安定状態に達するまでの立上り時間が長くなってしまうため、パワーオン時の起動時間が長くなってしまい実用的ではない。
【００３５】
上記のとおり、時刻ｔ１からｔ２の期間においては、ＶＯＴ−ＶＯＢの差動出力としてはポップノイズが発生する。そこで、本実施形態１では、時刻ｔ１からｔ２の期間においては、このポップノイズをマスクするためのミュート信号が入力されることを特徴とする。言い換えれば、後段の高圧増幅器Ａ２に入力される信号ＰＯＮ２がＬｏｗレベル、つまり出力信号ＯＵＴＰ、ＯＵＴＮが出力されない状態に制御されることを特徴とする。そのため、圧電アクチュエータＣＬ１の両端にかかる差動信号出力ＯＵＴＰ−ＯＵＴＮは０Ｖのままであり、圧電アクチュエータＣＬ１にはポップノイズは発生しない。
【００３６】
シングル差動回路出力信号ＶＯＴ、ＶＯＢの電圧が安定した時刻ｔ２から後の時刻ｔ３において、信号ＰＯＮ２をＨｉｇｈレベルにすると、高圧アンプＡ１０３、Ａ１０４がパワーオンされると同時に、図３に示すトランジスタＭ２がオフされることにより、信号ＯＵＴＰ、ＯＵＴＮが同時に立上り始める。
【００３７】
ここで、高圧増幅器Ａ２ａ、Ａ２ｂは共に図３に示す高圧増幅器Ａ２であり、全く同じ構成の回路であり、また信号ＶＯＴ、ＶＯＢは同電圧であるため、ＯＵＴＰ、ＯＵＴＮは同電圧から同じスルーレートで同時に立ち上がり、時刻ｔ４において同電圧で安定する。
【００３８】
したがって、時刻ｔ３からｔ４までの差動信号出力ＯＵＴＰ−ＯＵＴＮも０Ｖのままであり、やはりポップノイズは発生しない。
【００３９】
この後、時刻ｔ５から時刻ｔ６まで、例えば、振幅Ｖ１ｐｐ（ｐｐ：Ｐｅａｋ−ｔｏ−Ｐｅａｋ）の触覚／音響入力信号ＩＮが与えられると、前述したとおり、シングル差動変換回路での増幅、高圧増幅器での増幅、ＢＴＬ方式による増幅を合わせて、ＯＵＴＰ−ＯＵＴＮ＝Ｖ１ｐｐ×（Ｒ５／Ｒ４）×（（Ｒ１１＋Ｒ１２）／Ｒ１２）×２となる振幅を得ることができる。
【００４０】
ここで、例えばシングル差動回路Ａ１、高圧増幅器Ａ２の増幅ゲイン値は、それぞれＲ５／Ｒ４＝１、（Ｒ１１＋Ｒ１２）／Ｒ１２＝５０で構成される。この場合、ＯＵＴＰ−ＯＵＴＮ＝Ｖ１ｐｐ×１×５０×２＝Ｖ１ｐｐ×１００のゲインを得ることができる。
【００４１】
本実施形態１の方法によれば、前段のシングル差動回路出力信号ＶＯＴ、ＶＯＢが遷移状態にある状態においては、後段の高圧増幅器Ａ２ａ、Ａ２ｂに入力される信号ＰＯＮ２をオフし、出力が０Ｖに固定されるようにタイミング制御することにより、ポップノイズの発生を抑制することが出来る。この場合、前段のシングル差動変換回路出力においては、どのようなポップノイズが発生してもマスクされるため、例えば容量Ｃ２により形成されるハイパスフィルタのカットオフ周波数に対して容量Ｃ３により形成されるローパスフィルタのカットオフ周波数を大きくすることにより、起動時間を早くするようなことも可能である。
【００４２】
続いて、電源切断時の動作について説明する。時刻ｔ６において、触覚／音響入力信号ＩＮの入力が止められると、やはり出力信号ＯＵＴＰ、ＯＵＴＮの出力電圧は同じになって安定する。この状態にて、時刻ｔ７で信号ＰＯＮ２をＬｏｗレベルにすると、図３に示すトランジスタＭ２がオンされることにより、出力信号ＯＵＴＰ、ＯＵＴＮが同時に立ち下がる。このとき、時刻ｔ７からｔ８までの時間で、やはりＡ２ａ、Ａ２ｂが同じ回路であることから、同じスルーレートで０Ｖまで同時に立ち下がる。したがって、差動信号ＯＵＴＰ−ＯＵＮも０Ｖのままであり、ポップノイズは発生しない。
【００４３】
さらに、出力信号ＯＵＴＰ、ＯＵＴＮが０Ｖまで立ち下がって安定状態となった時刻ｔ８から後の時刻ｔ９において、信号ＰＯＮ１をＬＯＷレベルにすると、低圧アンプＡ１０１、Ａ１０２がパワーオフされることにより、シングル差動変換回路Ａ１が動作を停止する。電源投入時と同様、シングル差動回路出力信号ＶＯＴ、ＶＯＢは異なる遷移状態を経ながら、時刻ｔ１０までに０Ｖとなって安定状態となる。
【００４４】
時刻ｔ９からｔ１０の期間においては、ＶＯＴ−ＶＯＢの差動出力としてはポップノイズが発生する。本実施形態１では、時刻ｔ９からｔ１０の期間においては、このポップノイズをマスクするためのミュート信号が入力される。言い換えれば、後段の高圧増幅器Ａ２に入力される信号ＰＯＮ２がＬｏｗレベル、つまり出力信号ＯＵＴＰ、ＯＵＴＮが出力されない状態に制御される。そのため、圧電アクチュエータＣＬ１の両端にかかる差動信号出力ＯＵＴＰ−ＯＵＴＮは０Ｖのままであり、圧電アクチュエータＣＬ１にはポップノイズは発生しない。
【００４５】
以上のように、増幅回路Ａ０では、電源投入、切断時におけるシングル差動変換回路Ａ１でのポップノイズ発生期間においては、後段の高圧増幅器Ａ２ａ、Ａ２ｂの出力がミュートされた状態とすることで、圧電アクチュエータＣＬ１にはいかなるポップノイズも発生しないように制御する。この結果、信号ＰＯＮ１、ＰＯＮ２の容易なタイミング制御のみで、ポップノイズの発生を抑制することが可能となる。
【００４６】
さらに、信号ＰＯＮ１、ＰＯＮ２は、いずれもパワーオン制御信号であり、圧電アクチュエータの駆動が不要な間はパワーオフすることにより、消費電力を低減することができる。本実施形態１においては、信号ＰＯＮ２にパワーオン制御信号としての機能のみならず、ミュート制御信号としての機能を同時に持たせることによって、パワーオン制御信号のタイミング制御により、低消費電力化とポップノイズの低減を同時に達成することを可能としている。
【００４７】
また、後段の高圧増幅器Ａ２ａ、Ａ２ｂにおけるミュート解除、ミュート起動時におけるノイズを抑制するためには、それぞれの高圧増幅器におけるオフセット、スルーレート、ゲインの差が小さいことが必要である。これについては、それぞれの回路はもちろん全く同じ構成であるが、レイアウトについても、各信号配線長の等長化、各素子の対照配置など、ＯＵＴＰ側、ＯＵＴＮ側の対照性を良くする工夫により、実使用上の影響を及ぼさない程度までポップノイズ発生を抑制することが可能である。
【実施例２】
【００４８】
図５は、本発明の実施形態１におけるパワーオン信号の制御方法を変更した実施形態２の増幅回路Ａ１０の構成を示す回路図である。
【００４９】
本実施形態２では、制御回路ＣＴＲＬを備えていることを特徴とする。制御回路ＣＴＲＬは、遅延素子を用いた論理回路により、制御信号生成用信号ＰＯＮからシングル差動変換回路に入力される信号ＰＯＮ１、及び、増幅回路に入力される信号ＰＯＮ２をあるタイミングにて生成する機能を備える。
【００５０】
さらに、信号ＰＯＮ１、ＰＯＮ２の立上り／立下りのタイミングを調整可能にする機能も同時に備える。例えばレジスタ回路が搭載されており、装置構成により後から決定される起動時間に合わせて、制御回路ＣＴＲＬから出力される制御信号ＰＯＮ１、ＰＯＮ２のオン／オフ時刻ｔ１、ｔ３、ｔ７、ｔ９（図４内に示す）のタイミングを可変とすることが可能である。実施形態１の増幅回路Ａ０に対して用途として共通となる構成については同符号を付し、ここでの説明は割愛する。
【００５１】
図６は、実施形態２に用いられる制御回路ＣＴＲＬの一実施例の回路図である。制御回路ＣＴＲＬは、遅延回路ＤＥＬＡＹ１、ＤＥＬＡＹ２、レジスタ回路ＲＥＧ、ＯＲ回路ＯＲ１、ＡＮＤ回路ＡＮＤ１を備えている。端子ＣＰＯＮには図６の端子ＶＰＯＮが接続され、その入力信号をＰＯＮとする。端子ＣＰＯＮ１、ＣＰＯＮ２の出力信号は、それぞれ信号ＰＯＮ１、ＰＯＮ２となる。端子ＣＤＡＴＡ、ＣＣＬＫ、ＣＲＥＧ＿ＥＮは、レジスタ回路ＲＥＧの設定時に使用する信号入力端子である。
【００５２】
遅延回路ＤＥＬＡＹ１、ＤＥＬＡＹ２は、それぞれ遅延素子Ｄ１１〜Ｄ１３、Ｄ２１〜Ｄ２３、及びセレクタ回路ＳＥＬ１、ＳＥＬ２により構成され、入力信号に対して、可変ディレイ時間だけ遅延した信号を出力する回路である。例えば遅延回路ＤＥＬＡＹ１では、信号ＰＯＮ、遅延素子Ｄ１１、Ｄ１２、Ｄ１３の各出力信号がそれぞれセレクタ回路ＳＥＬ１に入力される。セレクト信号Ｓ１０により、ＳＥＬ１入力信号のいずれかを選択し、信号Ｓ５として出力する。遅延回路ＤＥＬＡＹ２も、ＤＥＬＡＹ１と同様の構成である。
【００５３】
レジスタ回路ＲＥＧは、フリップフロップ回路Ｆ１〜Ｆ４、ＡＮＤ回路ＡＮＤ２より構成される。入力端子ＣＤＡＴＡ、ＣＣＬＫ、ＣＲＥＧ＿ＥＮは、レジスタ書き込み時に使用する入力端子で、ＣＤＡＴＡは遅延時間設定用データ入力、ＣＣＬＫは書き込み用クロック入力、ＣＲＥＧ＿ＥＮは書き込みイネーブル信号入力となる。例えば、図７のような信号入力パターンにより、フリップフロップＦ１〜Ｆ４に論理値を設定する。この動作により、セレクト信号Ｓ１０、Ｓ２０の値が決定され、それぞれ遅延回路ＤＥＬＡＹ１、ＤＥＬＡＹ２の遅延時間を決定する。
【００５４】
なお、当然ながら本実施例における遅延素子段数、レジスタの段数は、一例であり、用途に応じて変化するものである。
【００５５】
次に、制御回路ＣＴＲＬの動作を、図８を用いて説明する。説明の簡単化のために、ＯＲ１、ＡＮＤ１、ＳＥＬ１、ＳＥＬ２の素子遅延時間は無いものと仮定する。
【００５６】
時刻ｔ１に信号ＰＯＮがＨｉｇｈレベルとなると、信号Ｓ５に関係無くＯＲ回路ＯＲ１の出力信号ＰＯＮ１はＨｉｇｈレベルとなる。一方、ＡＮＤ回路ＡＮＤ１の入力信号Ｓ６はＬｏｗレベルのままであるため、出力信号ＰＯＮ２はＬｏｗレベルのままである。遅延回路ＤＥＬＡＹ２の遅延時間ｔｄ２後の時刻ｔ３に、信号Ｓ６はＨｉｇｈレベルとなるため、ＡＮＤ回路ＡＮＤ１の出力信号ＰＯＮ２がＨｉｇｈレベルとなる。ここで、遅延時間ｔｄ２は、図４の信号ＶＯＴ、ＶＯＢの立上り時遷移時間より長くなるように設定される。
【００５７】
時刻ｔ７に信号ＰＯＮがＬｏｗレベルとなると、ＡＮＤ回路ＡＮＤ１の出力信号ＰＯＮ２はＬｏｗレベルとなる。一方、入力信号Ｓ５はＨｉｇｈレベルのままであるため、ＯＲ回路ＯＲ１の出力信号ＰＯＮ１はＨｉｇｈレベルのままである。遅延回路ＤＥＬＡＹ１の遅延時間ｔｄ１後の時刻ｔ９に、信号Ｓ５はＬｏｗレベルとなるため、ＯＲ回路ＯＲ１の出力信号ＰＯＮ１がＬｏｗレベルとなる。ここで、遅延時間ｔｄ１は、図４の信号ＯＵＴＰ、ＯＵＴＮの立下り時間より長くなるように設定される。
【００５８】
信号Ｓ６はｔ７から遅延時間ｔｄ２後にＬｏｗレベルとなるが、ＰＯＮ信号には関係しない。
【００５９】
以上のように、遅延回路を用いた制御回路を設けることにより、外部信号にて直接タイミングを制御することなく、パワーオン／パワーオフ信号ＰＯＮの入力のみで、あるタイミングにて信号ＰＯＮ１、ＰＯＮ２を発生させることができる。さらには、レジスタ回路を併せ持ち、タイミングを調整可能とすることにより、信号ＰＯＮ１、ＰＯＮ２を最適なタイミングにて発生させることができ、その結果、ポップノイズを発生させることなく増幅回路Ａ１０のパワーオン／パワーオフを実施することが可能となる。
【００６０】
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、種々変形実施可能であり、上述した各実施形態を適宜組み合わせることが可能であることは当業者に理解されよう。
【符号の説明】
【００６１】
Ａ０、Ａ１０…増幅回路
Ａ１…シングル差動変換回路
Ａ２（Ａ２ａ、Ａ２ｂ）…高圧増幅器
Ａ１１…基準電圧生成回路
Ａ２１…ゲインアンプ
Ａ２２…電圧フォロアアンプ
Ａ１０１〜Ａ１０２…低圧アンプ
Ａ１０３〜Ａ１０４…高圧アンプ
Ｃ２〜Ｃ３…容量
Ｒ４〜Ｒ９、Ｒ１１、Ｒ１２…抵抗
Ｍ１、Ｍ２…トランジスタ
Ｉ１…インバータ
ＣＬ１…圧電アクチュエータ
ＣＴＲＬ…制御回路
ＤＥＬＡＹ１、ＤＥＬＡＹ２…遅延回路
ＲＥＧ…レジスタ回路
ＯＲ１…ＯＲ回路
ＡＮＤ１、ＡＮＤ２…ＡＮＤ回路
Ｆ１〜Ｆ４…フリップフロップ回路
ＳＥＬ１、ＳＥＬ２…セレクタ回路
Ｄ１１〜Ｄ１３、Ｄ２１〜Ｄ２３…遅延素子
ＶＤＤ…低圧電源（端子）
ＶＰＰ…高圧電源（端子）
ＧＮＤ…ＧＮＤ（端子）
ＶＩＮ…信号入力端子、
ＶＲＥＦ…基準電圧入力端子、
ＶＯＵＴＰ、ＶＯＵＴＮ…信号出力端子
ＶＰＯＮ、ＶＰＯＮ１、ＶＰＯＮ２、ＣＰＯＮ…パワーオン信号入力端子
ＣＰＯＮ１、ＣＰＯＮ２…パワーオン信号出力端子
ＣＤＡＴＡ…遅延時間設定用データ入力端子
ＣＣＬＫ…書き込み用クロック入力端子
ＣＲＥＧ＿ＥＮ…書き込みイネーブル信号入力端子
ＩＮ、ＩＮ２…入力信号
ＶＯＴ、ＶＯＢ…シングル差動変換回路出力信号
ＯＵＴＰ、ＯＵＴＮ、ＯＵＴ…出力信号
ＰＯＮ…制御信号生成用信号
ＰＯＮ１、ＰＯＮ２…パワーオン信号
Ｓ１〜Ｓ６…信号
Ｓ１０、Ｓ２０…セレクト信号
ｔ１〜ｔ１０…時刻
ｔｄ１、ｔｄ２…遅延時間
【図１】
2012023581.tif 000003
【図２】
2012023581.tif 000004
【図３】
2012023581.tif 000005
【図４】
2012023581.tif 000006
【図５】
2012023581.tif 000007
【図６】
2012023581.tif 000008
【図７】
2012023581.tif 000009
【図８】
2012023581.tif 000010