(57)【要約】【課題】本発明は、良好なスイッチング速度を維持しつつ、ハートレー発振を抑制できる半導体装置を提供することを目的とする。【解決手段】本発明に係る半導体装置は、ゲートパッドと、該ゲートパッドに接続されたゲート配線と、該ゲートパッド及び該ゲート配線の下に形成されたゲート電極と、を備える。そして、該ゲート電極の抵抗値は、該ゲートパッドから近い場所の方が、該ゲートパッドから遠い場所よりも高いことを特徴とする。【選択図】図２
2012023234.tif 000002
【特許請求の範囲】
【請求項１】
ゲートパッドと、
前記ゲートパッドに接続されたゲート配線と、
前記ゲートパッド及び前記ゲート配線の下に形成されたゲート電極と、を備え、
前記ゲート電極の抵抗値は、前記ゲートパッドから近い場所の方が、前記ゲートパッドから遠い場所よりも高いことを特徴とする半導体装置。
【請求項２】
前記ゲート電極は、
不純物ドープされたポリシリコンであり、
前記ゲートパッドから近い場所で前記不純物が少なく、前記ゲートパッドから遠い場所で前記不純物が多いことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ゲート電極は、前記ゲートパッドから近い場所で薄く形成され、前記ゲートパッドから遠い場所で厚く形成されたことを特徴とする請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ゲートパッドを経由してゲート電極に電圧を印加する半導体装置に関する。
【背景技術】
【０００２】
特許文献１には、ゲートパッドを経由してゲート電極に電圧を印加する半導体装置が開示されている。この半導体装置は、ゲートパッドからゲート電極までの抵抗（以後、ゲート抵抗と称することがある）を低減したものである。具体的には、ゲートパッドからゲート電極までの配線の大部分を抵抗の低いアルミ配線とすることでゲート抵抗を低減している。このようにゲート抵抗を低減すると、半導体装置のスイッチング速度を高めることができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−１２３７７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、ゲート抵抗を低減すると、ゲート−コレクタ間の容量、及びブスバーや配線のインダクタンスにより半導体装置にハートレー発振回路が形成されることがあった。半導体装置にハートレー発振回路が形成されると、高周波振動や放射される電磁波の影響などにより所望のゲート制御ができないことがあった。
【０００５】
ここで、ゲート抵抗を高くすれば短絡発振（ハートレー発振回路による発振のことをいう、以下同じ）を抑制することができる。しかしその場合、半導体装置のスイッチング速度が低下してしまう。
【０００６】
本発明は、上述のような課題を解決するためになされたもので、良好なスイッチング速度を維持しつつ、短絡発振を抑制できる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る半導体装置は、ゲートパッドと、該ゲートパッドに接続されたゲート配線と、該ゲートパッド及び該ゲート配線の下に形成されたゲート電極と、を備える。そして、該ゲート電極の抵抗値は、該ゲートパッドから近い場所の方が、該ゲートパッドから遠い場所よりも高いことを特徴とする。
【発明の効果】
【０００８】
本発明によれば、良好なスイッチング速度を維持しつつ、短絡発振を抑制できる半導体装置を製造できる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態に係る半導体装置の平面図である。
【図２】図１のＩＩ−ＩＩ破線における断面図である。
【図３】図１のＩＩＩ−ＩＩＩ破線における断面図である。
【図４】図１のＩＶ−ＩＶ破線における断面図である。
【図５】半導体装置のうちゲート電極を抽出して示す平面図である。
【図６】比較例のゲート電極を示す平面図である。
【図７】比較例の半導体装置で形成され得るハートレー発振回路を示す回路図である。
【図８】比較例におけるゲート配線長と短絡発振の有無との関係を示す図である。
【図９】本発明の実施の形態に係る半導体装置におけるゲート配線長と短絡発振の有無との関係を示す図である。
【図１０】ゲート電極全体の抵抗値を高めた場合にもハートレー発振を抑制できることを示す図である。
【発明を実施するための形態】
【００１０】
実施の形態．
図１は、本発明の実施の形態に係る半導体装置の平面図である。半導体装置１０はパワーＭＯＳＦＥＴで形成されている。半導体装置１０は、耐圧維持領域１２を備えている。耐圧維持領域１２は半導体装置１０の耐圧を高めるために形成された環状の構造である。耐圧維持領域１２に囲まれた場所にはゲート配線１４が形成されている。ゲート配線１４はアルミで形成されている。ゲート配線１４と接してゲートパッド１６が接続されている。ゲートパッド１６は、ゲート配線１４と同一材料で形成されているが、ワイヤボンディングのためにゲート配線１４よりは幅が広く形成されている。耐圧維持領域１２に囲まれた場所にはさらにエミッタパッド１８が形成されている。さらに、ゲート配線１４、ゲートパッド１６、及びエミッタパッド１８の絶縁確保のために絶縁膜２０が形成されている。
【００１１】
図２は、図１のＩＩ−ＩＩ破線における断面図である。半導体装置１０は、ｎ層２８を備えている。ｎ層２８にはベース層２４とＰウェル２６が形成されている。ｎ層２８の表面側には、ベース層２４とＰウェル２６に接して、絶縁膜２０が形成されている。そして、絶縁膜２０に覆われるようにゲート電極２２が形成されている。ゲート電極２２は不純物がドープされたポリシリコンで形成されている。ゲート電極２２上には、ゲートパッド１６が形成されている。一方、ｎ層２８の裏面側にはコレクタ電極３０が形成されている。
【００１２】
図３は、図１のＩＩＩ−ＩＩＩ破線における断面図である。この部分ではゲート配線１４の下にゲート電極３２が形成されている。ゲート電極３２は不純物がドープされたポリシリコンで形成されている。ゲート電極３２は前述のゲート電極２２より不純物のドープ量が多い。そのため、ゲート電極３２の抵抗値はゲート電極２２の抵抗値よりも小さい。
【００１３】
図４は、図１のＩＶ−ＩＶ破線における断面図である。この部分ではゲート配線１４の下にゲート電極３４が形成されている。ゲート電極３４は不純物がドープされたポリシリコンで形成されている。ゲート電極３４は前述のゲート電極３２より不純物のドープ量が多い。そのため、ゲート電極３４の抵抗値はゲート電極３２の抵抗値よりも小さい。このように、ゲート電極２２、３２、及び３４の抵抗値は、ゲートパッド１６に近いものほど高くなっている。すなわち、ゲートパッド１６から近い場所におけるゲート電極の抵抗値は、前記ゲートパッドから遠い場所におけるゲート電極の抵抗値よりも高い。
【００１４】
図５は、半導体装置１０のうちゲート電極２２、３２、及び３４を抽出して示す平面図である。図５に示すようにゲート電極２２、３２、及び３４はストライプ状に形成されている。ゲート電極２２はゲートパッド１６が形成される場所の直下に形成されている。ゲート電極２２から近い場所にはゲート電極３２が形成され、ゲート電極２２から遠い場所にはゲート電極３４が形成されている。このように、ゲートパッド１６が形成される場所の直下には抵抗値の高いゲート電極２２が形成され、ゲート電極２２から近い場所にはゲート電極２２より抵抗値の低いゲート電極３２が形成され、ゲート電極２２から遠い場所にはゲート電極３２より抵抗値の低いゲート電極３４が形成されている。
【００１５】
以下、本発明の実施の形態の動作説明に先立って、理解を容易にするために、比較例について説明する。図６は比較例のゲート電極を示す平面図である。比較例のゲート電極５０は抵抗値が一様となるように形成されている。その他の構成は本発明の実施の形態に係る半導体装置の構成と同様である。
【００１６】
比較例の半導体装置の場合、ハートレー発振回路が形成され短絡発振する虞がある。図７は比較例の半導体装置で形成され得るハートレー発振回路を示す回路図である。この図で、Ｒ（Ｇａｔｅ）及びＬ（Ｇａｔｅ）は、ゲート抵抗及びゲート配線のインダクタンスを表す。また、Ｃ（配線間）はエミッタ電極−ゲート電極間の静電容量である。Ｌ（Ｂｕｓ  ｂａｒ）はパワーＭＯＳＦＥＴを接続するブスバーのインダクタンス、ＶｃｃはパワーＭＯＳＦＥＴに印加される直流電圧を表す。ハートレー発振回路のキャパシタンスは、ゲート−コレクタ間容量（Ｃｇｃ）である。この場合、ゲート抵抗Ｒ（ｇａｔｅ）が小さいほどハートレー発振回路が形成されやすい。
【００１７】
ところで、比較例のようにゲート電極の抵抗値が一様であると、ゲートパッドに近い部分ではゲート配線長が短いのでゲート抵抗が低く、ゲートパッドから遠い部分ではゲート配線長が長いのでゲート抵抗が高くなる。ゆえに、ゲート電極の抵抗値が一様であると、ゲートパッドに近い部分においてハートレー発振回路が形成され短絡発振しやすい。図８は、比較例におけるゲート配線長と短絡発振の有無との関係を示す図である。この図から、ゲート配線長が短い部分で、短絡発振が生じることが分かる。
【００１８】
ところが、本発明の実施の形態に係る半導体装置１０によれば、ハートレー発振回路が形成されることを防止できる。すなわち、半導体装置１０のゲート電極はゲートパッド１６に近いほど抵抗値が高いため、ゲートパッド１６に近い部分におけるゲート抵抗は高い。よって、ゲートパッド１６に近い部分においてハートレー発振が生じることを防止できる。
【００１９】
図９は、本発明の実施の形態に係る半導体装置１０におけるゲート配線長と短絡発振の有無との関係を示す図である。この図には、ゲートパッド１６から近くゲート配線長が短い部分においても、短絡発振を防止できることが示されている。これは、ゲート配線長の短い部分においてゲート電極の抵抗値を高めたために得られる効果である。このように、ゲート配線長の短い部分においてゲート電極の抵抗値を高めることは、図９の破線部分を実線部分へシフトすることに相当する。
【００２０】
ところで、短絡発振を防止するためにゲート電極全体の抵抗値を高めることも考えられる。図１０はゲート電極全体の抵抗値を高めた場合にも短絡発振を抑制できることを示す図である。この図ではゲート電極全体の抵抗値を高める前を破線で、同抵抗値を高めた後を実線で示す。ゲート抵抗全体の抵抗値を高めると、短絡発振を抑制できるが、半導体装置のスイッチング速度が低下する。
【００２１】
しかしながら、本発明の実施の形態に係る半導体装置１０では、ゲート電極の抵抗値は、ゲートパッド１６から近い場所で高く、ゲートパッド１６から遠い場所で低くなっている。そのため、ゲート電極全体の抵抗値を高くする場合と比べると、ゲート抵抗の上昇を抑制できている。故に、半導体装置１０の良好なスイッチング速度を維持できる。このように本発明の実施の形態に係る半導体装置１０は、良好なスイッチング速度を維持しつつ、短絡発振を抑制できる。
【００２２】
本発明は様々な変形が可能である。たとえば、ゲート電極２２、３２、及び３４への不純物ドープは、イオン注入により行っても良い。また、ゲート電極はポリシリコンに限定されず、例えばメタルゲートなどを用いても良い。さらに、半導体装置はパワーＭＯＳＦＥＴに限らず、ＩＧＢＴなどでも形成できる。
【００２３】
ゲート電極の抵抗値に差をつける方法は、不純物ドープ量の調整に限定されない。たとえば、ゲートパッドから近いゲート電極を薄く形成しその抵抗値を高め、ゲートパッドから遠いゲート電極を厚く形成しその抵抗値を低減することで、ゲート電極の抵抗値に差をつけても良い。
【００２４】
本発明の実施の形態に係る半導体装置１０では、ゲート電極としてゲート電極２２、３２、及び３４の３種類のゲート電極を用いたが、これが２種類であっても４種類以上であっても本発明の効果を得ることができる。
【符号の説明】
【００２５】
１０  半導体装置、  １２  耐圧維持領域、  １４  ゲート配線、  １６  ゲートパッド、  １８  エミッタパッド、  ２０  絶縁膜、  ２２ゲート電極、  ３２  ゲート電極、  ３４  ゲート電極
【図１】
2012023234.tif 000003
【図２】
2012023234.tif 000004
【図３】
2012023234.tif 000005
【図４】
2012023234.tif 000006
【図５】
2012023234.tif 000007
【図６】
2012023234.tif 000008
【図７】
2012023234.tif 000009
【図８】
2012023234.tif 000010
【図９】
2012023234.tif 000011
【図１０】
2012023234.tif 000012