(57)【要約】【課題】映像信号にしたがってフェイルモードに動作するソース駆動回路、ソース駆動回路を含むディスプレー装置、及びディスプレー装置の動作方法が提供される。【解決手段】本発明の実施形態によるディスプレー装置は第１代替映像信号、及びフェイル動作信号を発生するマスタタイミングコントローラ、及びフェイル動作信号に応答して第２代替映像信号を発生するスレーブタイミングコントローラを含む。【選択図】  図１
2012113284.tif 000002
【特許請求の範囲】
【請求項１】
ディスプレー装置のソース駆動回路において、
第１映像信号にしたがって、第１ソースドライバを制御するマスタタイミングコントローラと、
第２映像信号にしたがって、第２ソースドライバを制御するスレーブタイミングコントローラと、を含み、
前記マスタタイミングコントローラは前記第１映像信号がフェイルとして感知された場合に、フェイル感知信号に応答してフェイル動作信号及び第１代替映像信号を発生し、
前記スレーブタイミングコントローラは前記第２映像信号がフェイルとして感知された場合に前記フェイル感知信号を発生し、前記フェイル動作信号に応答して第２代替映像信号を発生することを特徴とするソース駆動回路。
【請求項２】
前記マスタタイミングコントローラは、
前記第１映像信号を感知するマスタフェイル感知器と、
前記マスタフェイル感知器の感知結果にしたがって前記フェイル動作信号を発生するマスタ動作信号発生器と、を含むことを特徴とする請求項１に記載のソース駆動回路。
【請求項３】
前記マスタ動作信号発生器は前記フェイル感知信号に応答して前記フェイル動作信号を発生することを特徴とする請求項２に記載のソース駆動回路。
【請求項４】
前記マスタタイミングコントローラは前記マスタ動作信号発生器から提供される前記フェイル動作信号に応答して前記第１代替映像信号を発生するマスタフェイルモード動作器をさらに含むことを特徴とする請求項２に記載のソース駆動回路。
【請求項５】
前記スレーブタイミングコントローラは
前記第２映像信号を感知して前記フェイル感知信号を伝送するスレーブフェイル感知器と、
前記フェイル動作信号を受信し、前記第２代替映像信号を発生するスレーブフェイルモード動作器と、を含むことを特徴とする請求項１に記載のソース駆動回路。
【請求項６】
前記マスタタイミングコントローラ及び前記スレーブタイミングコントローラを連結する感知ラインをさらに含み、
前記スレーブタイミングコントローラが前記感知ラインを通じて前記フェイル感知信号を伝送することを特徴とする請求項１に記載のソース駆動回路。
【請求項７】
前記マスタタイミングコントローラ及び前記スレーブタイミングコントローラを連結する動作ラインをさらに含み、
前記マスタタイミングコントローラは前記動作ラインを通じて前記フェイル動作信号を伝送することを特徴とする請求項１に記載のソース駆動回路。
【請求項８】
複数のタイミングコントローラを含むディスプレー装置の動作方法において、
外部から受信される映像信号にしたがって、前記複数のタイミングコントローラの中で少なくとも１つでフェイルが感知される時、フェイル動作信号を発生する段階と、
前記フェイル動作信号に応答して複数のタイミングコントローラの各々で代替映像信号を発生する段階と、
前記代替映像信号にしたがって代替映像を表示する段階と、を含むことを特徴とするディスプレー装置の動作方法。
【請求項９】
前記複数のタイミングコントローラはマスタタイミングコントローラと複数のスレーブタイミングコントローラとに区分され、
前記フェイル動作信号を発生する段階は、
前記複数のスレーブタイミングコントローラの中で少なくとも１つでフェイルが感知された場合にフェイル感知信号を発生する段階を含むことを特徴とする請求項８に記載のディスプレー装置の動作方法。
【請求項１０】
前記フェイル動作信号を発生する段階は
前記フェイル感知信号に応答して、前記マスタタイミングコントローラで前記フェイル動作信号を発生する段階を含むことを特徴とする請求項９に記載のディスプレー装置の動作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はディスプレー装置に係り、より具体的には映像信号にしたがって、フェイルモードに動作するソース駆動回路、ソース駆動回路を含むディスプレー装置、及びディスプレー装置の動作方法に関する。
【背景技術】
【０００２】
既存の陰極線管（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ：ＣＲＴ）に比べて重さと体積とを減らすことができる様々な平板ディスプレー装置が開発されている。このような平板ディスプレー装置としてはプラズマディスプレーパネル（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ：ＰＤＰ）、液晶ディスプレー（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ：ＬＣＤ）装置、電界放出ディスプレー（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）装置、有機発光ディスプレー（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｓｐｌａｙ）装置等がある。
【０００３】
液晶ディスプレー装置は２枚のガラス基板の間に注入された液晶に電圧を印加することによって映像を表示する。即ち、電圧が印加されることによってガラス基板の間に注入された液晶の光透過率が調節される。そして、液晶の光透過率によって映像が表示される。
有機発光ディスプレー装置は有機発光ダイオード（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ：ＯＬＥＤ）を利用して映像を表示する。有機発光ダイオードは正孔（ｈｏｌｅ）を注入するアノード（ａｎｏｄｅ）と電子（ｅｌｅｃｔｒｏｎ）を注入するカソード（ｃａｔｈｏｄｅ）との間に発光物質である有機物層を含む。そして、有機発光ダイオードは有機物層に注入される正孔と電子との再結合を通じて発光する。この時、光の明るさは有機発光ダイオードに流れる電流量によって決定される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】韓国特許第１０−０５５５３０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的はフェイルモードの時に安定する代替映像を表示するソース駆動回路、ソース駆動回路を含むディスプレー装置、及びディスプレー装置の動作方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の実施形態によるソース駆動回路は第１映像信号にしたがって、第１ソースドライバを制御するマスタタイミングコントローラと、第２映像信号にしたがって、第２ソースドライバを制御するスレーブタイミングコントローラと、を含み、前記マスタタイミングコントローラは前記第１映像信号がフェイルとして感知された場合に、フェイル感知信号に応答してフェイル動作信号、及び第１代替映像信号を発生し、前記スレーブタイミングコントローラは前記第２映像信号がフェイルとして感知された場合に前記フェイル感知信号を発生し、前記フェイル動作信号に応答して第２代替映像信号を発生させる。
【０００７】
実施形態として、前記マスタタイミングコントローラは前記第１映像信号を感知するマスタフェイル感知器と、前記マスタフェイル感知器の感知結果にしたがって前記フェイル動作信号を発生するマスタ動作信号発生器と、を含むことができる。
実施形態として、前記マスタ動作信号発生器は前記フェイル感知信号に応答して前記フェイル動作信号を発生させることができる。
【０００８】
実施形態として、前記マスタタイミングコントローラは前記第１代替映像信号を発生するマスタフェイルモード動作器をさらに含み、前記マスタ動作信号発生器は前記フェイル動作信号を伝送して前記マスタフェイルモード動作器を駆動できる。
実施形態として、前記スレーブタイミングコントローラは前記第２映像信号を感知して前記フェイル感知信号を伝送するスレーブフェイル感知器と、前記フェイル動作信号を受信して、前記第２代替映像信号を発生するスレーブフェイルモード動作器と、を含むことができる。
【０００９】
実施形態として、前記マスタタイミングコントローラ及び前記スレーブタイミングコントローラと連結される感知ラインをさらに含み、前記スレーブタイミングコントローラは前記感知ラインを通じて前記フェイル感知信号を伝送できる。
実施形態として、前記感知ラインはインピーダンス素子を通じて電源ノードに連結して、前記スレーブタイミングコントローラは前記フェイル感知信号にしたがって前記感知ラインを接地ノードと連結するトランジスタを含むことができる。
実施形態として、前記マスタタイミングコントローラは前記感知ラインの電圧レベルが減少することによって前記第１代替映像信号、及び前記フェイル動作信号を発生させることができる。
【００１０】
実施形態として、前記感知ラインはインピーダンス素子を通じて接地ノードに連結して、前記スレーブタイミングコントローラは前記フェイル感知信号にしたがって前記感知ラインを電源ノードと連結するトランジスタを含むことができる。
実施形態として、前記マスタタイミングコントローラは前記感知ラインの電圧レベルが増加することによって前記第１代替映像信号、及び前記フェイル動作信号を発生させることができる。
【００１１】
実施形態として、前記マスタタイミングコントローラ及び前記スレーブタイミングコントローラを連結する動作ラインをさらに含み、前記マスタタイミングコントローラは前記動作ラインを通じて前記フェイル動作信号を伝送できる。
前記マスタタイミングコントローラ及びスレーブタイミングコントローラは各々の第１及び第２映像信号があらかじめ決まったデータ量を含むのか否かをチェックして、チェック結果にしたがってフェイルを感知できる。
【００１２】
本発明の実施形態によるディスプレー装置は第１及び第２ディスプレー領域を構成するディスプレーパネルと、各々の第１及び第２映像信号にしたがって前記第１及び第２ディスプレー領域を駆動するソース駆動回路と、を含み、前記ソース駆動回路は、前記第１映像信号がフェイルとして感知された場合に、フェイル感知信号に応答してフェイル動作信号及び第１代替映像信号を発生させるマスタタイミングコントローラと、前記第２映像信号がフェイルとして感知された場合に前記フェイル感知信号を発生して、前記フェイル動作信号に応答して第２代替映像信号を発生するスレーブタイミングコントローラと、各々前記第１及び第２代替映像信号を受信して、各々の第１及び第２ディスプレー領域に代替映像を表示する第１及び第２ソースドライバと、を含む。
【００１３】
実施形態として、前記ソース駆動回路は前記フェイル感知信号が伝送される感知ラインと、前記フェイル動作信号が伝送される動作ラインと、を含む。
本発明の他の実施形態はディスプレー装置の動作方法に関する。本発明の実施形態によるディスプレー装置の動作方法は外部から受信される映像信号にしたがって、複数のタイミングコントローラの中で少なくとも１つでフェイルが感知される時、フェイル動作信号を発生する段階と、前記フェイル動作信号に応答して複数のタイミングコントローラの各々で代替映像信号を発生する段階と、前記代替映像信号にしたがって代替映像を表示する段階と、を含む。
【００１４】
実施形態として、前記複数のタイミングコントローラはマスタタイミングコントローラと複数のスレーブタイミングコントローラとに区分され、前記フェイル動作信号を発生する段階は前記複数のスレーブタイミングコントローラの中で少なくとも１つでフェイルが感知された場合にフェイル感知信号を発生する段階を含むことができる。
実施形態として、前記フェイル動作信号を発生する段階は前記フェイル感知信号に応答して、前記マスタタイミングコントローラで前記フェイル動作信号を発生する段階を含むことができる。
【００１５】
実施形態として、外部から制御信号を受信する段階と、前記複数のタイミングコントローラで前記映像信号が正常状態であると判別された場合、前記制御信号に応答して前記映像信号による映像を表示する段階と、をさらに含むことができる。
実施形態として、前記フェイル動作信号を発生する段階は前記制御信号にしたがって、前記複数のタイミングコントローラの中で少なくとも１つでフェイルが感知される時前記フェイル動作信号を発生する段階を含むことができる。
【発明の効果】
【００１６】
本発明の実施形態によれば、複数のタイミングコントローラの中で、いずれか１つでフェイルが感知された場合に、複数のタイミングコントローラは全てフェイルモードに動作する。したがって、フェイルモードの時に安定された代替映像を表示するソース駆動回路、ソース駆動回路を含むディスプレー装置、及びディスプレー装置の動作方法が提供される。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１実施形態によるディスプレー装置を示すブロック図。
【図２】図１の第１乃至第６タイミングコントローラを示すブロック図。
【図３】本発明の第２実施形態によるディスプレー装置を示すブロック図。
【図４Ａ】図３のディスプレー装置の動作方法を示す順序図。
【図４Ｂ】図３のディスプレー装置がフェイルモードに動作する方法を示す順序図。
【図５】図３の第１及び第２タイミングコントローラを例示的に示すブロック図。
【図６】第１スレーブフェイル感知器でフェイル感知信号が発生される場合を示す図面。
【図７】マスタフェイル感知器でフェイル感知信号が発生される場合を示す図面。
【図８】図５のマスタタイミングコントローラ及び第１スレーブタイミングコントローラでフェイルが感知される場合を示すタイミング図。
【図９】図３の第１及び第２タイミングコントローラの他の実施形態を示すブロック図。
【図１０】図９のマスタタイミングコントローラ及び第１スレーブタイミングコントローラでフェイルが感知される場合を示すタイミング図。
【図１１】本発明の第３実施形態によるディスプレー装置を示すブロック図。
【図１２】本発明の実施形態によるディスプレー装置を含むコンピュータシステムを示すブロック図。
【発明を実施するための形態】
【００１８】
前記発明の概要、及び次の詳細な説明の全ては請求された発明を例示的に示し、付加的な説明を提供するものである。参照符号が本発明の望ましい実施形態に詳細に表示され、その実施形態が参照図面に表示されている。同一の参照番号が同一又は類似の部分を参照するために説明及び図面に使用される。
【００１９】
明細書の全体で、所定の部分が他の部分と“連結”されているとする時、これは“直接的に連結”されている場合のみでなく、その中間に他の素子を間に置いて“間接的に連結”されている場合も含む。明細書の全体で、所定の部分が所定の構成要素を“含む”とする時、これは特別に反対になる記載がない限り、他の構成要素を除外することでなく他の構成要素をさらに含むことができることを意味する。
【００２０】
図１は本発明の第１実施形態によるディスプレー装置１００を示すブロック図である。ディスプレー装置１００は受信回路１１０、ソース駆動回路１２０、ゲート駆動回路（Ｇａｔｅ  Ｄｒｉｖｉｎｇ  Ｃｉｒｃｕｉｔ）１３０、及びディスプレーパネル１４０を含む。
【００２１】
受信回路１１０は外部から受信される映像信号ＲＧＢ、及び制御信号Ｈ、Ｖ、ＣＬＫをソース駆動回路１２０へ伝達する。例示的に、受信回路１１０はディスプレーパネル１４０を通じて映像を表示する電子機器の中央処理装置（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ：ＣＰＵ、図示せず）、又はグラフィック処理装置（Ｇｒａｐｈｉｃ  Ｐｒｏｃｅｓｓｏｒ  Ｕｎｉｔ：ＧＰＵ、図示せず）又は映像信号ＲＧＢ、及び制御信号Ｈ、Ｖ、ＣＬＫを受信する。例示的に、受信回路１１０はＬＶＤＳ（Ｌｏｗ  Ｖｏｌｔａｇｅ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌｉｎｇ）方式、ＴＭＤＳ（Ｔｒａｎｓｉｔｉｏｎ  Ｍｉｎｉｍｉｚｅｄ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌｉｎｇ）方式等を利用して、映像信号ＲＧＢ、及び制御信号Ｈ、Ｖ、ＣＬＫの電圧レベルを低くし、周波数を高めることができる。
受信回路１１０は映像信号ＲＧＢを第１乃至第６映像信号ＲＧＢ１〜ＲＧＢ６に分ける。そして、受信回路１１０は第１乃至第６映像信号ＲＧＢ１〜ＲＧＢ６を各々の第１乃至第６ソース駆動部１５１〜１５６へ伝送する。
【００２２】
ソース駆動回路１２０はディスプレーパネル１４０及びゲート駆動回路１３０に電気的に連結される。ソース駆動回路１２０は受信回路１１０から映像信号ＲＧＢ、及び制御信号Ｈ、Ｖ、ＣＬＫを受信する。ソース駆動回路１２０は受信された制御信号Ｈ、Ｖ、ＣＬＫに応答してディスプレーパネル１４０を駆動する。
ソース駆動回路１２０は第１乃至第６ソース駆動部１５１〜１５６を含む。第１乃至第６ソース駆動部１５１〜１５６は制御信号Ｈ、Ｖ、ＣＬＫの制御に応答して動作する。第１乃至第６ソース駆動部１５１〜１５６は各々の第１乃至第６映像信号ＲＧＢ１〜ＲＧＢ６を受信し、各々の第１乃至第６ディスプレー領域Ａｒｅａ１〜Ａｒｅａ６に映像を表示する。
【００２３】
第１乃至第６ソース駆動部１５１〜１５６は各々の第１乃至第６タイミングコントローラ１６１〜１６６を含む。そして、第１乃至第６ソース駆動部１５１〜１５６は各々の第１乃至第６ソースドライバ１７１〜１７６を含む。
第１乃至第６タイミングコントローラ１６１〜１６６の中でいずれか１つはゲート駆動回路１３０を制御する。図１で、第１タイミングコントローラ１６１がゲート駆動回路１３０を制御することが例示的に図示される。
第１タイミングコントローラ１６１は垂直同期信号Ｖに応答してゲート駆動回路１３０にゲート駆動制御信号ＧＤＣを伝送する。ゲート駆動回路１３０はゲート駆動制御信号ＧＤＣに応答してゲートラインＧＬを順次的に活性化する。
【００２４】
水平同期信号Ｈ及びメーンクロック信号ＣＬＫに応答して、第１乃至第６タイミングコントローラ１６１〜１６６は各々の第１乃至第６ソースドライバ１７１〜１７６を制御する。メーンクロック信号ＣＬＫに応答して、第１乃至第６タイミングコントローラ１６１〜１６６は各々の第１乃至第６映像信号ＲＧＢ１〜ＲＧＢ６を提供する。即ち、第１乃至第６タイミングコントローラ１６１〜１６６は各々メーンクロック信号ＣＬＫによってサンプリングされた第１乃至第６映像信号ＲＧＢ１〜ＲＧＢ６を提供する。第１乃至第６映像信号ＲＧＢ１〜ＲＧＢ６は各々の第１乃至第６ソースドライバ１７１〜１７６に提供される。
【００２５】
各タイミングコントローラは水平同期信号Ｈに応答してソースタイミング制御信号（図示せず）を各ソースドライバに提供する。各ソースドライバはソースタイミング制御信号に応答して受信された映像信号を表示する。
第１乃至第６ソースドライバ１７１〜１７６は各々の第１乃至第６ソースラインＳＬ１〜ＳＬ６を通じてディスプレーパネル１４０と連結する。第１乃至第６ソースドライバ１７１〜１７６は各々の第１乃至第６ディスプレー領域Ａｒｅａ１〜Ａｒｅａ６を駆動する。
【００２６】
供給される映像信号にしたがって、第１乃至第６ソースドライバ１７１〜１７６は各々の第１乃至第６ソースラインＳＬ１〜ＳＬ６に電圧を印加する。例示的に、ゲートラインＧＬの各々がアクティブされると、第１ソースドライバ１７１は第１映像信号ＲＧＢに基づいて第１ソースラインＳＬ１へ電圧を印加する。印加された電圧によって、第１ディスプレー領域Ａｒｅａ１内のピクセルに映像が表示される。第２乃至第６ソースドライバ１７２〜１７６も同様に構成される。
【００２７】
ディスプレーパネル１４０は第１乃至第６ディスプレー領域Ａｒｅａ１〜Ａｒｅａ６に区分される。第１乃至第６ディスプレー領域Ａｒｅａ１〜Ａｒｅａ６は各々複数のピクセル（図示せず）を含む。第１乃至第６ソースドライバ１７１〜１７６から提供される電圧レベルによって、各々の第１乃至第６ディスプレー領域Ａｒｅａ１〜Ａｒｅａ６に映像が表示される。例示的に、ディスプレーパネル１４０はプラズマディスプレーパネルＰＤＰ、液晶ディスプレーＬＣＤ、電界放出ディスプレーＦＥＤ、有機発光ディスプレーＯＬＥＤであり得る。
【００２８】
第１乃至第６タイミングコントローラ１６１〜１６６は各々の第１乃至第６映像信号ＲＧＢ１〜ＲＧＢ６を受信し、フェイル感知機能を遂行する。第１乃至第６タイミングコントローラ１６１〜１６６は制御信号Ｈ、Ｖ、ＣＬＫを受信して、フェイル感知機能を遂行できる。
【００２９】
フェイル感知機能というのは、受信された映像信号が既定の規格に合わない時、又は制御信号が正常でない時、これを認識する機能を意味する。例示的に、第１乃至第６タイミングコントローラ１６１〜１６６は各々の第１乃至第６映像信号ＲＧＢ１〜ＲＧＢ６があらかじめ決まったデータ量を含むか否かをチェックし、チェックの結果にしたがってフェイルを感知する。例示的に、第１映像信号ＲＧＢ１を利用して第１ディスプレー領域Ａｒｅａ１内部のピクセル全ての映像が表示されない場合、第１タイミングコントローラ１６１はフェイルを感知する。例えば、第１タイミングコントローラ１６１は第１映像信号ＲＧＢ１が第１領域Ａｒｅａ１の横及び縦の規格に合うか否かチェックする。例示的に、メーンクロック信号ＣＬＫの入力が中断されるか、或いは周波数が正常でない場合、第１乃至第６タイミングコントローラ１６１〜１６６はフェイルを感知する。
【００３０】
フェイルが感知された場合、第１乃至第６タイミングコントローラ１６１〜１６６は各々のフェイルモードに動作する。即ち、第１乃至第６タイミングコントローラ１６１〜１６６の各々はディスプレーパネル１４０に代替映像が表示されるように第１乃至第６ソースドライバ１７１〜１７６を制御する。例えば、ディスプレーパネル１４０に全てブラック（ａｌｌ  ｂｌａｃｋ）、又は全てホワイト（ａｌｌ  ｗｈｉｔｅ）映像が表示される。ディスプレーパネル１４０に代替映像が表示されるので、ノイズ現象が表示されない。
【００３１】
第１乃至第６タイミングコントローラ１６１〜１６６は感知ラインＤＬに連結される。そして、第１乃至第６タイミングコントローラ１６１〜１６６は動作ラインＯＬに連結される。本発明の実施形態によれば、第１乃至第６タイミングコントローラ１６１〜１６６の中でいずれか１つがフェイルを感知した場合、第１乃至第６タイミングコントローラ１６１〜１６６は全てフェイルモードに動作する。
【００３２】
第１乃至第６タイミングコントローラ１６１〜１６６の中でいずれか１つをマスタ（ｍａｓｔｅｒ）タイミングコントローラであると仮定する。そして、マスタタイミングコントローラを除外したタイミングコントローラをスレーブ（ｓｌａｖｅ）タイミングコントローラであると仮定する。図１で、第１タイミングコントローラ１６１はマスタタイミングコントローラであると仮定する。そして、第２乃至第６タイミングコントローラ１６２〜１６６はスレーブタイミングコントローラであると仮定する。
【００３３】
マスタタイミングコントローラ１６１はフェイルを感知すれば、フェイルモードに動作する。マスタタイミングコントローラ１６１はフェイルを感知すれば、動作ラインＯＬを通じてスレーブタイミングコントローラにフェイル動作信号ＦＯＳを伝送する。
スレーブタイミングコントローラ１６２〜１６６はフェイルを感知すれば、フェイル感知信号ＦＤＳを発生する。発生されたフェイル感知信号ＦＤＳは感知ラインＤＬを通じてマスタタイミングコントローラ１６１へ伝送される。図１は、第２タイミングコントローラ１６２でフェイル感知信号ＦＤＳが発生された例を示す。
【００３４】
マスタタイミングコントローラ１６１はフェイル感知信号ＦＤＳに応答してフェイルモードに動作する。そして、マスタタイミングコントローラ１６１はフェイル感知信号ＦＤＳに応答して動作ラインＯＬを通じてフェイル動作信号ＦＯＳを伝送する。
スレーブタイミングコントローラ１６２〜１６６は動作ラインＯＬを通じてフェイル動作信号ＦＯＳを受信する。スレーブタイミングコントローラ１６２〜１６６はフェイル動作信号ＦＯＳに応答してフェイルモードに動作する。
【００３５】
フェイルが感知されない場合、第１乃至第６タイミングコントローラ１６１〜１６６は各々正常（ｎｏｒｍａｌ）モードに動作する。即ち、第１乃至第６映像信号ＲＧＢ１〜ＲＧＢ６が正常状態として判別された場合、第１乃至第６タイミングコントローラ１６１〜１６６は各々正常モードに動作する。第１乃至第６タイミングコントローラ１６１〜１６６は第１乃至第６ディスプレー領域Ａｒｅａ１〜Ａｒｅａ６に各々の第１乃至第６映像信号ＲＧＢ１〜ＲＧＢ６に対応する映像が表示されるように第１乃至第６ソースドライバ１７１〜１７６を制御する。
【００３６】
本発明の実施形態によれば、第１乃至第６タイミングコントローラ１６１〜１６６の中でいずれか１つでフェイルが感知された場合、第１乃至第６タイミングコントローラ１６１〜１６６は全てフェイルモードに動作する。したがって、フェイルモードの時に、ディスプレーパネル１４０の第１乃至第６ディスプレー領域Ａｒｅａ１〜Ａｒｅａ６全てに代替映像が表示される。
【００３７】
図２は図１の第１乃至第６タイミングコントローラ１６１〜１６６を示すブロック図である。図２を参照すれば、第１乃至第６タイミングコントローラ１６１〜１６６は各々感知ラインＤＬに連結される。そして、第１乃至第６タイミングコントローラ１６１〜１６６は各々動作ラインＯＬに連結される。図１を参照して説明された通り、以下、第１タイミングコントローラ１６１はマスタタイミングコントローラで、残りのタイミングコントローラ１６２〜１６６はスレーブタイミングコントローラであると仮定する。
【００３８】
マスタタイミングコントローラ１６１はマスタフェイル感知器２１１を含む。そして、第１乃至第５スレーブタイミングコントローラ１６２〜１６６は各々の第１乃至第５スレーブフェイル感知器２１２〜２１６を含む。マスタフェイル感知器２１１、及び第１乃至第５スレーブフェイル感知器２１２〜２１６は各々の第１乃至第６映像信号ＲＧＢ１〜ＲＧＢ６に基づいてフェイルを感知する。また、マスタフェイル感知器２１１、及び第１乃至第５スレーブフェイル感知器２１２〜２１６は制御信号Ｈ、Ｖ、ＣＬＫに基づいてフェイルを感知する。
【００３９】
図２で、例示的に、第１スレーブフェイル感知器２１２でフェイル感知信号ＦＤＳが発生されることが図示される。しかし、これは例示的なこととして、マスタフェイル感知器２１１、及び第２乃至第５スレーブフェイル感知器２１３〜２１６は全てフェイル感知信号ＦＤＳを発生することができる。
【００４０】
マスタタイミングコントローラ１６１はマスタフェイルモード動作器２２１を含む。そして、第１乃至第５スレーブタイミングコントローラ１６２〜１６６は各々の第１乃至第５スレーブフェイルモード動作器２２２〜２２６を含む。マスタフェイルモード動作器２２１、及び第１乃至第５スレーブフェイルモード動作器２２２〜２２６はフェイル動作信号ＦＯＳが受信された場合に各々の第１乃至第６代替映像信号ＳＲＧＢ１〜ＳＲＧＢ６を発生させる。発生された第１乃至第６代替映像信号ＳＲＧＢ１〜ＳＲＧＢ６は各々の第１乃至第６ソースドライバ１７１〜１７６（図１参照）へ伝送される。
【００４１】
マスタタイミングコントローラ１６１はマスタ動作信号発生器２３１、マスタ感知パッド２４１、及びマスタ動作パッド２５１をさらに含む。マスタ動作信号発生器２３１はマスタ感知パッド２４１からフェイル感知信号ＦＤＳが受信された場合にフェイル動作信号ＦＯＳを発生する。また、マスタ動作信号発生器２３１はマスタフェイル感知器２１１からフェイル感知信号ＦＤＳが受信された場合にフェイル動作信号ＦＯＳを発生する。
マスタ感知パッド２４１は感知ラインＤＬを通じて受信されたフェイル感知信号ＦＤＳをマスタ動作信号発生器２３１へ伝達する。マスタ動作パッド２５１はマスタ動作信号発生器２３１で発生されたフェイル動作信号ＦＯＳを動作ラインＯＬへ伝達する。
【００４２】
第１スレーブタイミングコントローラ１６２は第１スレーブ感知パッド２４２、及び第１スレーブ動作パッド２５２をさらに含む。第１スレーブ感知パッド２４２は第１スレーブフェイル感知器２１２で発生されたフェイル感知信号ＦＤＳを感知ラインＤＬへ伝達する。第１スレーブ動作パッド２５２は動作ラインＯＬを通じて受信されたフェイル動作信号ＦＯＳを第１スレーブフェイルモード動作器２２２へ伝達する。第２乃至第５スレーブタイミングコントローラ１６３〜１６６は第１スレーブタイミングコントローラ１６２と同様に構成される。
【００４３】
第１スレーブフェイル感知器２１２でフェイルが感知された場合、第１スレーブフェイル感知器２１２でフェイル感知信号ＦＤＳが発生される。第１スレーブ感知パッド２４２は発生されたフェイル感知信号ＦＤＳを感知ラインＤＬへ伝達する。スレーブタイミングコントローラ１６２〜１６６の中で少なくとも１つでフェイル感知信号ＦＤＳが発生された場合、フェイル感知信号ＦＤＳはマスタタイミングコントローラ１６１へ伝送される。
フェイル感知信号ＦＤＳに応答して、マスタタイミングコントローラ１６１は第１代替映像信号ＳＲＧＢ１を発生する。そして、フェイル感知信号ＦＤＳに応答して、マスタタイミングコントローラ１６１はフェイル動作信号ＦＯＳを発生する。
【００４４】
具体的に、マスタ感知パッド２４１はフェイル感知信号ＦＤＳを受信し、フェイル感知信号ＦＤＳをマスタ動作信号発生器２３１へ伝達する。マスタ動作信号発生器２３１はフェイル感知信号ＦＤＳに応答してフェイル動作信号ＦＯＳを発生させる。フェイル動作信号ＦＯＳはマスタ動作パッド２５１を通じて動作ラインＯＬへ伝送される。また、フェイル動作信号ＦＯＳはマスタフェイルモード動作器２２１へ伝送される。マスタフェイルモード動作器２２１はフェイル動作信号ＦＯＳに応答して第１代替映像信号ＳＲＧＢ１を発生する。
【００４５】
第１乃至第５スレーブフェイルモード動作器２２２〜２２６は各々の第１乃至５スレーブ動作パッド２５２〜２５６を通じてフェイル動作信号ＦＯＳを受信する。フェイル動作信号ＦＯＳに応答して、第１乃至第５スレーブフェイルモード動作器２２２〜２２６は各々の第２乃至第６代替映像信号ＳＲＧＢ２〜ＳＲＧＢ６を発生する。
結果的に、第１乃至第６ソースドライバ１７１〜１７６（図１参照）は各々の第１乃至第６代替映像信号ＳＲＧＢ１〜ＳＲＧＢ６を受信する。そして、第１乃至第６ソースドライバ１７１〜１７６は各々の第１乃至第６ディスプレー領域Ａｒｅａ１〜Ａｒｅａ６に代替映像を表示する。
【００４６】
第２乃至第５スレーブフェイル感知器２１３〜２１６でフェイルが感知された場合も、第１スレーブフェイル感知器２１２でフェイルが感知された場合と同様に説明される。よって追加的な説明は省略される。
マスタフェイル感知器２１１でフェイルが感知されると仮定する。マスタフェイル感知器２１１はマスタ動作信号発生器２３１にフェイル感知信号ＦＤＳを伝送する。フェイル感知信号ＦＤＳに応答して、マスタ動作信号発生器２３１はフェイル動作信号ＦＯＳを発生する。フェイル動作信号ＦＯＳはマスタ動作パッド２５１を通じて動作ラインＯＬへ伝送される。
【００４７】
また、フェイル動作信号ＦＯＳはマスタフェイルモード動作器２２１へ伝送される。フェイル動作信号ＦＯＳに応答して、マスタフェイルモード動作器２２１は第１代替映像信号ＳＲＧＢ１を発生する。
第１乃至第５スレーブフェイルモード動作器２２２〜２２６は各々の第１乃至第５スレーブ動作パッド２５２〜２５６を通じてフェイル動作信号ＦＯＳを受信する。フェイル動作信号ＦＯＳに応答して、第１乃至第５スレーブフェイルモード動作器２２２〜２２６は各々の第２乃至第６代替映像信号ＳＲＧＢ２〜ＳＲＧＢ６を発生する。
【００４８】
図３は本発明の第２実施形態によるディスプレー装置３００を示すブロック図である。図３を参照すれば、ディスプレー装置３００は受信回路３１０、ソース駆動回路３２０、ゲート駆動回路３３０、ディスプレーパネル３４０、及びマスタ−スレーブ制御回路３９０を含む。
受信回路３１０は図１の受信回路１１０と同様に構成される。即ち、受信回路３１０は外部から受信された映像信号ＲＧＢ、及び制御信号Ｈ、Ｖ、ＣＬＫをソース駆動回路３２０へ伝達する。
【００４９】
ソース駆動回路３２０は第１乃至第６ソース駆動部３５１〜３５６を含む。ソース駆動回路３２０はマスタ−スレーブ制御回路３９０から状態制御信号ＳＣを受信する。
第１乃至第６ソース駆動部３５１〜３５６は各々の第１乃至第６タイミングコントローラ３６１〜３６６を含む。そして、第１乃至第６ソース駆動部３５１〜３５６は各々の第１乃至第６ソースドライバ３７１〜３７６を含む。
【００５０】
第１乃至第６タイミングコントローラ３６１〜３６６は状態制御信号ＳＣによってマスタタイミングコントローラと複数のスレーブタイミングコントローラとの中でいずれか１つで動作する。状態制御信号ＳＣによって、第１乃至第６タイミングコントローラ３６１〜３６６の中で１つ（例えば、３６１）はマスタタイミングコントローラであり、残り（例えば、３６２〜３６６）はスレーブタイミングコントローラである。
【００５１】
マスタタイミングコントローラ３６１でフェイルが感知された場合、マスタタイミングコントローラ３６１はフェイル動作信号ＦＯＳを提供する。そして、マスタタイミングコントローラ３６１は第１ソースドライバ３７１に第１代替映像信号（図示せず）を伝送する。スレーブタイミングコントローラ３６２〜３６６は各々のフェイル動作信号ＦＯＳに応答して第２乃至第６代替映像信号（図示せず）を発生させる。
【００５２】
スレーブタイミングコントローラ３６２〜３６６でフェイルが感知された場合、スレーブタイミングコントローラ３６２〜３６６はフェイル感知信号ＦＤＳを伝送する。マスタタイミングコントローラ３６１は感知ラインＤＬを通じてフェイル感知信号ＦＤＳを受信する。スレーブタイミングコントローラ３６２〜３６６の中で少なくとも１つでフェイルが感知されれば、マスタタイミングコントローラ３６１はフェイル感知信号ＦＤＳを受信することができる。マスタタイミングコントローラ３６１はフェイル感知信号ＦＤＳに応答してフェイル動作信号ＦＯＳを動作ラインＯＬへ伝送する。そして、マスタタイミングコントローラ３６１は第１ソースドライバ３７１へ第１代替映像信号（図示せず）を伝送する。スレーブタイミングコントローラ３６２〜３６６はフェイル動作信号ＦＯＳに応答して第２乃至第６代替映像信号（図示せず）を発生させる。
【００５３】
ゲート駆動回路３３０は図１のゲート駆動回路１３０と同様に構成される。ゲート駆動回路３３０は第１乃至第６タイミングコントローラ３６１〜３６６の中で１つの制御に応答して動作する。即ち、ゲート駆動回路３３０は第１乃至第６タイミングコントローラ３６１〜３６６の中で一つからゲート駆動制御信号ＧＤＣを受信する。そして、ゲート駆動回路３３０はゲート駆動制御信号ＧＤＣに応答してゲートラインＧＬの各々を順次的に活性化する。
【００５４】
図４Ａはディスプレー装置３００の駆動方法を示す順序図である。>図１乃至図３、及び図４Ａを参照すれば、Ｓ１００段階で、入力映像信号は複数の、例えば、６つの映像信号ＲＧＢ１〜ＲＧＢ６で分かれる。このような動作は図１の受信回路１１０又は図３の受信回路３１０によって遂行される。Ｓ１１０段階で、複数の映像信号ＲＧＢ１〜ＲＧＢ６の中で少なくとも１つが非正常（ａｂｎｏｒｍａｌ）であるか否かが判別される。このような動作は図１のソース駆動回路１２０によって遂行される。>図示しないが、判別動作は図１の受信回路１１０又は図３の受信回路３１０によって、遂行されるか、或いは受信回路及びソース駆動回路の間に位置された回路によって遂行され得る。
【００５５】
複数の映像信号ＲＧＢ１〜ＲＧＢ６が正常（ｎｏｒｍａｌ）に判別された場合に、Ｓ１２０段階が遂行される。Ｓ１２０段階で、図１のディスプレーパネル１４０又は図３のディスプレーパネル３４０はソース駆動回路１２０を通じて受信された複数の映像信号にしたがって駆動される。
複数の映像信号ＲＧＢ１〜ＲＧＢ６が非正常（ａｂｎｏｒｍａｌ）に判別された場合に、Ｓ１３０段階が遂行される。Ｓ１３０段階で、代替映像信号ＳＲＧＢ１〜ＳＲＧＢ６（図２参照）がソース駆動回路１２０によって発生される。そして、Ｓ１４０段階で、図１のディスプレーパネル１４０又は図３のディスプレーパネル３４０はソース駆動回路１２０を通じて受信された代替映像信号ＳＲＧＢ１〜ＳＲＧＢ６にしたがって駆動される。
【００５６】
図４Ｂは図３のディスプレー装置３００がフェイルモードに動作する方法を示す順序図である。
図１乃至図３、図４Ｂを参照すれば、Ｓ２００段階で、受信回路３１０から第１乃至第６映像信号ＲＧＢ１〜ＲＧＢ６が各々の第１乃至第６タイミングコントローラ３６１〜３６６へ伝送される。また、第１乃至第６タイミングコントローラ３６１〜３６６は各々の受信回路３１０から制御信号Ｈ、Ｖ、ＣＬＫを受信する。
【００５７】
第１乃至第６タイミングコントローラ３６１〜３６６は各々の第１乃至第６映像信号ＲＧＢ１〜ＲＧＢ６を感知する。第１乃至第６タイミングコントローラ３６１〜３６６は各々制御信号Ｈ、Ｖ、ＣＬＫを感知する。そして、第１乃至第６タイミングコントローラ３６１〜３６６の中で少なくとも１つでフェイル感知信号ＦＤＳが発生される（Ｓ２１０）。
第１タイミングコントローラ３６１はマスタタイミングコントローラである。第１タイミングコントローラ３６１はフェイル感知信号ＦＤＳに応答してフェイル動作信号ＦＯＳを発生する（Ｓ２２０）。
【００５８】
第２乃至第６タイミングコントローラ３６２〜３６６でフェイルが感知された場合、第１タイミングコントローラ３６１は感知ラインＤＬを通じてフェイル感知信号ＦＤＳを受信する。フェイル感知信号ＦＤＳに応答して、第１タイミングコントローラ３６１はフェイル動作信号ＦＯＳを発生する。
第１タイミングコントローラ３６１でフェイルが感知された場合に、感知ラインＤＬを通じてフェイル感知信号ＦＤＳを受信する動作無しで、第１タイミングコントローラ１６１、３６１はフェイル動作信号ＦＯＳを発生させる。
【００５９】
フェイル動作信号ＦＯＳは動作ラインＯＬを通じて第２乃至第６タイミングコントローラ３６２〜３６６へ伝送される。フェイル動作信号ＦＯＳに応答して、第２乃至第６タイミングコントローラ３６２〜３６６は各々の第２乃至第６代替映像信号ＳＲＧＢ１〜ＳＲＧＢ６を発生させる。フェイル動作信号ＦＯＳに応答して、第１タイミングコントローラ３６１は第１代替映像信号ＳＲＧＢ１を発生する。即ち、フェイル動作信号ＦＯＳに応答して、第１乃至第６タイミングコントローラ３６１〜３６６は各々の第１乃至第６代替映像信号ＳＲＧＢ１〜ＳＲＧＢ６を発生させる（Ｓ２３０）。
【００６０】
第１乃至第６ソースドライバ３７１〜３７６は各々の第１乃至第６代替映像信号ＳＲＧＢ１〜ＳＲＧＢ６を受信する。そして、第１乃至第６ソースドライバ３７１〜３７６は各々の第１乃至第６ディスプレー領域Ａｒｅａ１〜Ａｒｅａ６に代替映像を表示する（Ｓ２４０）。
以上、図４を参照した説明は図１の実施形態にも同様に適用される。本発明の実施形態によれば、マスタタイミングコントローラ３６１、及びスレーブタイミングコントローラ３６２〜３６６は全て同一の工程を通じて製造され得る。そして、状態制御信号ＳＣを利用して、マスタタイミングコントローラ３６１、及びスレーブタイミングコントローラ３６２〜３６６が区分され得る。
【００６１】
図５は図３の第１及び第２タイミングコントローラ３６１、３６２を例示的に示すブロック図である。
図３及び図５を参照すれば、第１タイミングコントローラ３６１は第１及び第２ラインＬ１１、Ｌ１２に連結される。そして第２タイミングコントローラ３６２は第１及び第２ラインＬ２１、Ｌ２２に連結される。第１及び第２ラインＬ１１、Ｌ１２を通じて伝送される論理値は状態制御信号ＳＣ（図３参照）を構成する。そして、第１及び第２ラインＬ２１、Ｌ２２を通じて伝送される論理値は状態制御信号ＳＣを構成する。
即ち、状態制御信号ＳＣは２ビットで構成され得る。図５で、第１及び第２タイミングコントローラ３６１、３６２のみが図示されるか、第３乃至第６タイミングコントローラ３６３〜３６６は第２タイミングコントローラ３６２と同様に構成され得る。
【００６２】
第１及び第２ラインＬ１１、Ｌ１２を通じて各々の論理値“ロー（ｌｏｗ）”、及び“ハイ（ｈｉｇｈ）”を受信するタイミングコントローラはマスタタイミングコントローラである。第１及び第２ラインＬ２１、Ｌ２２を通じて各々の論理値“ハイ”、及び“ロー”を受信するタイミングコントローラはスレーブタイミングコントローラである。即ち、マスタ−スレーブ制御回路３９０は第１及び第２タイミングコントローラ３６１、３６２に状態制御信号ＳＣを伝送することによって、マスタタイミングコントローラ及びスレーブタイミングコントローラを決定する。
【００６３】
図５で、例示的に第１タイミングコントローラ３６１はマスタタイミングコントローラであり、第２タイミングコントローラ３６２は第１スレーブタイミングコントローラである。図５に図示しない第３乃至第６タイミングコントローラ３６３〜３６６は、各々の第２乃至第５スレーブタイミングコントローラとして動作する。
マスタタイミングコントローラ３６１はマスタフェイル感知器４１１、マスタフェイルモード動作器４２１、マスタ動作信号発生器４３１、マスタ感知パッド４４１、及びマスタ動作パッド４５１を含む。
【００６４】
マスタフェイル感知器４１１は第１映像信号ＲＧＢ１、及び制御信号Ｈ、Ｖ、ＣＬＫを感知する。フェイルが感知されれば、マスタフェイル感知器４１１は論理値“ハイ”を有するフェイル感知信号ＦＤＳを発生する。同様に、第１スレーブフェイル感知器４１２は第２映像信号ＲＧＢ２、及び制御信号Ｈ、Ｖ、ＣＬＫを感知する。感知結果にしたがって、第１スレーブフェイル感知器４１２は論理値“ハイ”を有するフェイル感知信号ＦＤＳを出力する。図５で、第１スレーブフェイル感知器４１２でフェイルが感知されることが図示される。
【００６５】
マスタフェイルモード動作器４２１は論理値“ハイ”を有するフェイル動作信号ＦＯＳを受信すれば、第１代替映像信号ＳＲＧＢ１を発生させる。
マスタ動作信号発生器４３１は第１論理ゲートＧ１及び第１マルチプレクサＭ１を含む。第１論理ゲートＧ１はマスタフェイル感知器４１１、及びマスタ感知パッド４４１の中でいずれか１つから論理値“ハイ”を受信すれば、論理値“ハイ”を有するフェイル動作信号ＦＯＳを出力する。第１論理ゲートＧ１の出力ラインは第１マルチプレクサＭ１及び第５論理ゲートＧ５に連結される。
【００６６】
第１マルチプレクサＭ１は第２ラインＬ１２に連結される。第１マルチプレクサＭ１は第２ラインＬ１２の論理値によって第１及び第４論理ゲートＧ１、Ｇ４の中でいずれか１つの出力ラインとマスタフェイルモード動作器４２１とを連結する。第１マルチプレクサＭ１は第２ラインＬ１２を通じて論理値“ハイ”を受信する。第１マルチプレクサＭ１は第１及び第４論理ゲートＧ１、Ｇ４の出力ラインの中で第１論理ゲートＧ１の出力ラインをマスタフェイルモード動作器４２１に連結される。
【００６７】
マスタタイミングコントローラ３６１はマスタ感知パッド４４１を通じてフェイル感知信号ＦＤＳを受信する。マスタ感知パッド４４１は第２及び第３論理ゲートＧ２、Ｇ３、及び第１ＮＭＯＳトランジスタＮＴ１を含む。第２論理ゲートＧ２は第２ラインＬ１２及び感知ラインＤＬに連結される。第２論理ゲートＧ２は否定論理積（ＮＡＮＤ）演算を遂行する。第２ラインＬ１２の論理値は“ハイ”である。したがって、第２論理ゲートＧ２は感知ラインＤＬの論理値を反転させて出力する。例えば、感知ラインＤＬの論理値が“ロー”である場合、第２論理ゲートＧ２は“ハイ”を出力する。
【００６８】
第３論理ゲートＧ３は第１ラインＬ１１及びマスタフェイル感知器４１１に連結される。第３論理ゲートＧ３は論理積演算を遂行する。第１ラインＬ１１を通じて伝送される論理値は“ハイ”であるため、第３論理ゲートＧ３はマスタフェイル感知器４１１で出力される論理値に関わらず“ロー”を出力する。即ち、第３論理ゲートＧ３は非活性化される。マスタフェイル感知器４１１でフェイル感知信号ＦＤＳが出力されても、第１ＮＭＯＳトランジスタＮＴ１はターンオンされない。結果的に、マスタ感知パッド４４１は感知ラインＤＬからフェイル感知信号ＦＤＳを受信する。
【００６９】
マスタ動作パッド４５１は第１論理ゲートＧ１から受信されるフェイル動作信号ＦＯＳを動作ラインＯＬへ伝達する。マスタ動作パッド４５１は第４及び第５論理ゲートＧ４、Ｇ５を含む。第４論理ゲートＧ４は論理値“ロー”を有する第１ラインＬ１１に連結される。第４論理ゲートＧ４は論理積（ＡＮＤ）演算を遂行する。したがって、第４論理ゲートＧ４は第５論理ゲートＧ５の出力に関わらず論理値“ロー”を出力する。即ち、第４論理ゲートＧ４は非活性化される。
【００７０】
第５論理ゲートＧ５は論理値“ハイ”を有する第２ラインＬ１２に連結される。第５論理ゲートＧ５は論理積演算を遂行する。第１論理ゲートＧ１で出力される論理値によって、第５論理ゲートＧ５で出力される論理値は変更される。結果的に、マスタ動作パッド４５１はフェイル動作信号ＦＯＳを動作ラインＯＬへ伝送する。
【００７１】
第１スレーブタイミングコントローラ３６２は第１スレーブフェイル感知器４１２、第１スレーブフェイルモード動作器４２２、第１スレーブ動作信号発生器４３２、第１スレーブ感知パッド４４２、及び第１スレーブ動作パッド４５２を含む。
第１スレーブフェイル感知器４１２は第２映像信号ＲＧＢ２、及び制御信号Ｈ、Ｖ、ＣＬＫを感知する。フェイルが感知されれば、第１スレーブフェイル感知器４１２は論理値“ハイ”を有するフェイル感知信号ＦＤＳを発生させる。第１スレーブフェイルモード動作器４２２は論理値“ハイ”を有するフェイル動作信号ＦＯＳを受信すれば、第２代替映像信号ＳＲＧＢ２を発生させる。
【００７２】
第１スレーブ動作信号発生器４３２は第２マルチプレクサＭ２及び第６論理ゲートＧ６を含む。第２マルチプレクサＭ２は第２ラインＬ２２の論理値によって第６及び第９論理ゲートＧ６、Ｇ９の中でいずれか１つの出力ラインとスレーブフェイルモード動作器４２２を連結する。第２ラインＬ２２の論理値は“ロー”であるので、第２マルチプレクサＭ２は第９論理ゲートＧ９の出力ラインと第１スレーブフェイルモード動作器４２２とを連結する。したがって、第１スレーブフェイルモード動作器４２２は第６論理ゲートＧ６で出力される論理値に関わらず第９論理ゲートＧ９で出力される論理値を受信する。
【００７３】
第６論理ゲートＧ６の出力は動作ラインＯＬへ伝送されない。具体的に、第１０論理ゲートＧ１０は第２ラインＬ２２から論理値“ロー”を受信する。第６論理ゲートＧ６で出力される論理値によって、第１０論理ゲートＧ１０で出力される論理値は変更されない。
第１スレーブ感知パッド４４２は第７及び第８論理ゲートＧ７、Ｇ８、及び第２ＮＭＯＳトランジスタＮＴ２を含む。第７論理ゲートＧ７は第２ラインＬ２２から論理値“ロー”を受信する。第７論理ゲートＧ７は否定論理積（ＮＡＮＤ）演算を遂行する。したがって、第７論理ゲートＧ７で出力される論理値は感知ラインＤＬの論理値によって変更されない。
【００７４】
第８論理ゲートＧ８は第１ラインＬ２１の論理値“ハイ”を受信する。第８論理ゲートＧ８は論理積演算を遂行する。したがって、第１スレーブフェイル感知器４１２で出力される論理値によって第８論理ゲートＧ８で出力される論理値が決定される。第８論理ゲートＧ８で出力される電圧によって第２ＮＭＯＳトランジスタＮＴ２はターンオンされる。
例示的に、第１スレーブフェイル感知器４１２で論理値“ハイ”を有するフェイル感知信号ＦＤＳを発生する場合、第８論理ゲートＧ８は論理値“ハイ”を出力する。第８論理ゲートＧ８の出力電圧によって、第２ＮＭＯＳトランジスタＮＴ２はターンオンされる。そして、感知ラインＤＬは接地ノードと連結される。
【００７５】
感知ラインＤＬにインピーダンス素子を通じて電源電圧ＶＤＤが印加される。図５で、例示的に感知ラインＤＬは抵抗Ｒを通じて電源電圧ＶＤＤを受信することと図示される。即ち、フェイル感知信号ＦＤＳが発生されない場合、感知ラインＤＬの論理値は“ハイ”である。第２ＮＭＯＳトランジスタＮＴ２がターンオンされる時、感知ラインＤＬの論理値は“ロー”に変更される。
即ち、第１スレーブ感知パッド４４２は第１スレーブフェイル感知器４１２から受信されたフェイル感知信号ＦＤＳの論理値を反転させて出力する。結果的に、第１スレーブ感知パッド４４２はフェイル感知信号ＦＤＳを感知ラインＤＬへ伝送する。
【００７６】
第１スレーブ動作パッド４５２は第９及び第１０論理ゲートＧ９、Ｇ１０を含む。第９論理ゲートＧ９は第１ラインＬ２１を通じて論理値“ハイ”を受信する。第９論理ゲートＧ９は論理積演算を遂行する。したがって、動作ラインＯＬを通じて受信される論理値によって第９論理ゲートＧ９で出力される論理値が決定される。第９論理ゲートＧ９の出力は第２マルチプレクサＭ２を通じて第１スレーブフェイルモード動作器４２２へ伝送される。したがって、第１スレーブフェイルモード動作器４２２は第１スレーブ動作パッド４５２を通じてフェイル動作信号ＦＯＳを受信する。
【００７７】
第１０論理ゲートＧ１０は第２ラインＬ２２を通じて論理値“ロー”を受信する。第１０論理ゲートＧ１０で出力される論理値は第６論理ゲートＧ６で出力される論理値によって変動しない。即ち、第１０論理ゲートＧ１０は非活性化される。結果的に、第１スレーブ動作パッド４５２は動作ラインＯＬからフェイル動作信号ＦＯＳを受信する。
【００７８】
図６は第１スレーブフェイル感知器４１２でフェイル感知信号ＦＤＳが発生される場合を示す。図６を参照すれば、第１スレーブフェイル感知器４１２は論理値“ハイ”を有するフェイル感知信号ＦＤＳを発生する（(1)）。
フェイル感知信号ＦＤＳに応答して、第１スレーブ感知パッド４４２はフェイル感知信号ＦＤＳの論理値を反転させて出力する。即ち、第２ＮＭＯＳトランジスタＮＴ２はターンオンされ、論理値“ロー”を有するフェイル感知信号ＦＤＳが感知ラインＤＬへ伝送される（(2)）。感知ラインＤＬを通じてフェイル感知信号ＦＤＳが伝送される（(3)）。
【００７９】
マスタ感知パッド４４１は感知ラインＤＬを通じて受信されたフェイル感知信号ＦＤＳの論理値を反転させて出力する。即ち、第２論理ゲートＧ２は感知ラインＤＬを通じて論理値“ロー”を受信し、論理値“ハイ”を出力する（(4)）。
第１論理ゲートＧ１は第２論理ゲートＧ２から論理値“ハイ”を受信し、論理値“ハイ”を有するフェイル動作信号ＦＯＳを出力する。フェイル動作信号ＦＯＳはマスタフェイルモード動作器４２１へ伝送される（(5)）。
【００８０】
一方、第１論理ゲートＧ１から論理値“ハイ”を受信することによって、第５論理ゲートＧ５は論理値“ハイ”を出力する（(6)）。動作ラインＯＬの論理値は“ロー”から“ハイ”に変更される。即ち、マスタ動作パッド４５１はマスタ動作信号発生器４３１から受信されたフェイル動作信号ＦＯＳを動作ラインＯＬへ伝達する。動作ラインＯＬを通じて、フェイル動作信号ＦＯＳは第１スレーブ動作パッド４５２へ伝送される（(7)）。
【００８１】
第９論理ゲートＧ９は動作ラインＯＬから論理値“ハイ”を受信し、論理値“ハイ”を出力する（(8)）。即ち、第１スレーブ動作パッド４５２はフェイル動作信号ＦＯＳを第２マルチプレクサＭ２へ伝送する。そして、フェイル動作信号ＦＯＳは第２マルチプレクサＭ２を通じて第１スレーブフェイルモード動作器４２２へ伝送される（(9)）。第１スレーブフェイルモード動作器４２２はフェイル動作信号ＦＯＳに応答して、第２代替映像信号ＳＲＧＢ２を発生する。
【００８２】
図６に図示しないが、第２乃至第５スレーブタイミングコントローラ３６３〜３６６もフェイル動作信号ＦＯＳを受信する。フェイル動作信号ＦＯＳに応答して、第２乃至第５スレーブタイミングコントローラ３６３〜３６６は各々の第３乃至第６代替映像信号（図示せず）を発生させる。
【００８３】
図７はマスタフェイル感知器４１１でフェイル感知信号ＦＤＳが発生される場合を示す。図７を参照すれば、マスタフェイル感知器４１１は論理値“ハイ”を有するフェイル感知信号ＦＤＳを発生する（(1)）。
第１論理ゲートＧ１は論理値“ハイ”であるフェイル感知信号ＦＤＳに応答して論理値“ハイ”であるフェイル動作信号ＦＯＳを発生する。フェイル動作信号ＦＯＳはマスタフェイルモード動作器４２１へ伝送される（(2)）。フェイル動作信号ＦＯＳに応答して、マスタフェイルモード動作器４２１は第１代替映像信号ＳＲＧＢ１を発生させる。
【００８４】
第５論理ゲートＧ５は第１論理ゲートＧ１で出力されるフェイル動作信号ＦＯＳを受信する（(3)）。第５論理ゲートＧ５は論理値“ハイ”を出力する。即ち、マスタ動作パッド４５１はフェイル動作信号ＦＯＳを動作ラインＯＬへ伝達する。フェイル動作信号ＦＯＳは動作ラインＯＬを通じて第１スレーブ動作パッド４５２へ伝送される（(4)）。
第９論理ゲートＧ９はフェイル動作信号ＦＯＳを第２マルチプレクサＭ２へ伝送する（(5)）。フェイル動作信号ＦＯＳは第２マルチプレクサＭ２を通じて第１スレーブフェイルモード動作器４２２へ伝送される（(6)）。第１スレーブフェイルモード動作器４２２はフェイル動作信号ＦＯＳに応答して第２代替映像信号ＳＲＧＢ２を発生する。
【００８５】
図８は図５のマスタタイミングコントローラ３６１及び第１スレーブタイミングコントローラ３６２でフェイルが感知される場合を示すタイミング図である。図８を参照した説明で、第２乃至第５スレーブタイミングコントローラ３６３〜３６６でフェイルが感知されないと仮定する。
図３、図５、及び図８を参照すれば、第１乃至第２映像信号ＲＧＢ１、ＲＧＢ２が正常状態に判別された場合、マスタ、及び第１スレーブフェイル感知器４１１、４１２は論理値“ロー”を出力する。この時、第１乃至第６代替映像信号ＳＲＧＢ１〜ＳＲＧＢ６は発生しない。
【００８６】
マスタフェイル感知器４１１でフェイル感知信号ＦＤＳが発生されれば、マスタフェイル感知器４１１の出力は論理値“ロー”から“ハイ”に遷移される。そして、動作ラインＯＬの論理値は“ロー”から“ハイ”に遷移される（ａ）。即ち、マスタフェイル感知器４１１でフェイル感知信号ＦＤＳが発生すれば、マスタタイミングコントローラ３６１はフェイル動作信号ＦＯＳを発生させる。この時、第１乃至第６代替映像信号ＳＲＧＢ１〜ＳＲＧＢ６が発生される。
【００８７】
フェイル感知信号ＦＤＳの発生が中止されれば、マスタフェイル感知器４１１の出力が論理値“ロー”に遷移される。そして、フェイル動作信号ＦＯＳの発生が中止される。したがって、動作ラインＯＬの論理値は“ロー”に遷移される（ｂ）。第１乃至第６代替映像信号ＳＲＧＢ１〜ＳＲＧＢ６の発生は中止される。
【００８８】
第１スレーブフェイル感知器４１２でフェイル感知信号ＦＤＳが発生されれば、第１スレーブフェイル感知器４１２の出力が論理値“ロー”から“ハイ”に遷移される。感知ラインＤＬの論理値は“ハイ”から“ロー”に変更される（ｃ）。フェイル感知信号ＦＤＳに応答して、マスタタイミングコントローラ３６１はフェイル動作信号ＦＯＳを発生させる。動作ラインＯＬの論理値は“ハイ”に変更される。そして、第１乃至第６代替映像信号ＳＲＧＢ１〜ＳＲＧＢ６が発生される。
【００８９】
第１スレーブフェイル感知器４１２の出力は論理値“ロー”に遷移されれば、感知ラインＤＬの論理値は“ハイ”に遷移される（ｄ）。即ち、フェイル感知信号ＦＤＳの発生が中止されれば、感知ラインＤＬの論理値は“ハイ”に遷移される。マスタタイミングコントローラ３６１はフェイル動作信号ＦＯＳの発生を中止する。したがって、動作ラインＯＬの論理値を“ロー”に遷移される。第１乃至第６代替映像信号ＳＲＧＢ１〜ＳＲＧＢ６の発生は中止される。
【００９０】
第１スレーブフェイル感知器４１２でフェイル感知信号ＦＤＳがまた発生すれば、第１スレーブフェイル感知器４１２の出力は論理値“ハイ”に変更される。そして、感知ラインＤＬの論理値は“ロー”に変更される（ｅ）。感知ラインＤＬの論理値が“ロー”に変更されることによって、動作ラインＯＬの論理値は“ハイ”に変更される。第１乃至第６代替映像信号ＳＲＧＢ１〜ＳＲＧＢ６が発生される。
【００９１】
マスタフェイル感知器４１１の出力が論理値“ハイ”に変更される時、動作ラインＯＬの論理値は既に“ハイ”である。動作ラインＯＬの論理値は維持される。
第１スレーブフェイル感知器４１２の出力が論理値“ロー”に変更される時、感知ラインＤＬの論理値は“ロー”から“ハイ”に変更される（ｆ）。この時、マスタフェイル感知器４１１の出力は論理値“ハイ”であるので、動作ラインＯＬの論理値は維持される。
【００９２】
マスタフェイル感知器４１１の出力が論理値“ロー”に変更される。マスタフェイル感知器４１１、及び第１スレーブフェイル感知器４１２全てでフェイル感知信号ＦＤＳが発生されない。マスタタイミングコントローラ３６２はフェイル動作信号ＦＯＳの発生を中止する。動作ラインＯＬの論理値は“ロー”に変更される。そして、第１乃至第６代替映像信号ＳＲＧＢ１〜ＳＲＧＢ６の発生は中止される。
【００９３】
本発明の実施形態によれば、マスタ及びスレーブタイミングコントローラ３６１〜３６６の中でいずれか１つでフェイル感知信号ＦＤＳが発生された場合、マスタ及びスレーブタイミングコントローラ３６１〜３６６は全てフェイルモードに動作する。マスタ及びスレーブタイミングコントローラ３６１〜３６６全てでフェイル感知信号ＦＤＳが発生されない場合、マスタ、及びスレーブタイミングコントローラ３６１〜３６６は正常モードに動作する。
【００９４】
図９は図３の第１及び第２タイミングコントローラ３６１、３６２の他の実施形態を示すブロック図である。図９を参照すれば、マスタ感知パッド６４１を除外すれば、マスタタイミングコントローラ５６１は図５のマスタタイミングコントローラ３６１と同様に構成される。そして、第１スレーブ感知パッド６４２を除外すれば、第１スレーブタイミングコントローラ５６２は図５の第１スレーブタイミングコントローラ３６２と同様に構成される。マスタ感知パッド６４１及び第１スレーブ感知パッド６４２を除外した構成に対する詳細な説明は省略される。
【００９５】
感知ラインＤＬはインピーダンス素子を通じて接地電圧を受信する。図９で、例示的に感知ラインＤＬは抵抗Ｒを通じて接地電圧を受信する。フェイル感知信号ＦＤＳが発生される前まで、感知ラインＤＬの電圧レベルは接地電圧レベルに対応する。
第１スレーブ感知パッド６４２は第１３及び第１４論理ゲートＧ１３、Ｇ１４、及び第２ＰＭＯＳトランジスタＰＴ２を含む。第１３論理ゲートＧ１３は第２ラインＬ２２を通じて論理値“ロー”を受信する。第１３論理ゲートＧ１３は感知ラインＤＬを通じて受信される論理値に関わらず論理値“ロー”を出力する。即ち、第１３論理ゲートＧ１３は非活性化される。
【００９６】
第１４論理ゲートＧ１４は第１ラインＬ２１を通じて論理値“ハイ”を受信する。第１４論理ゲートＧ１４は否定論理積演算を遂行する。したがって、第１４論理ゲートＧ１４は第１スレーブフェイル感知器４１２で受信される論理値を反転させて出力する。
第１スレーブフェイル感知器４１２でフェイル感知信号ＦＤＳが発生されない場合、第１４論理ゲートＧ１４は論理値“ロー”を受信する。この時、第１４論理ゲートＧ１４は論理値“ハイ”を出力する。第２ＰＭＯＳトランジスタＰＴ２はターンオフされる。
【００９７】
第１スレーブフェイル感知器４１２でフェイル感知信号ＦＤＳが発生される場合、第１４論理ゲートＧ１４は論理値“ハイ”を受信する。第１４論理ゲートＧ１４は論理値“ロー”を出力する。第２ＰＭＯＳトランジスタＰＴ２はターンオンされる。そして、感知ラインＤＬに電源電圧が印加される。即ち、感知ラインＤＬを通じて論理値“ハイ”を有するフェイル感知信号ＦＤＳが伝送される。
【００９８】
マスタ感知パッド６４１は第１１及び第１２論理ゲートＧ１１、Ｇ１２、及び第１ＰＭＯＳトランジスタＰＴ１を含む。第１１論理ゲートＧ１１は第２ラインＬ２２を通じて論理値“ハイ”を受信する。第１１論理ゲートＧ１１は論理積演算を遂行する。第１１論理ゲートＧ１１の出力は感知ラインＤＬを通じて受信される論理値によって決定される。感知ラインＤＬを通じて論理値“ハイ”が受信される場合、第１１論理ゲートＧ１１は論理値“ハイ”を出力する。即ち、マスタ感知パッド６４１は感知ラインＤＬを通じて受信されるフェイル感知信号ＦＤＳをマスタ動作信号発生器４３１へ伝達する。
【００９９】
第１２論理ゲートＧ１２は第１ラインＬ２１を通じて論理値“ロー”を受信する。第１２論理ゲートＧ１２は否定論理積演算を遂行する。第１２論理ゲートＧ１２はマスタフェイル感知器４１１の出力に関わらず論理値“ハイ”を出力する。第１ＰＭＯＳトランジスタＰＴ１はターンオフ状態を維持する。
図５の第１スレーブタイミングコントローラとは異なり、図９の第１スレーブタイミングコントローラ５６２は感知ラインＤＬを通じて論理値“ハイ”を有するフェイル感知信号ＦＤＳを伝送する。
【０１００】
図１０は図９のマスタタイミングコントローラ５６１及び第１スレーブタイミングコントローラ５６２でフェイルが感知される場合を示すタイミング図である。感知ラインＤＬの論理値を除外すれば、図１０のタイミング図は図８と同様に説明される。したがって、詳細な説明は省略される。
第１スレーブフェイル感知器５６２でフェイル感知信号ＦＤＳが発生される時、第１スレーブフェイル感知器５６２の出力は論理値“ロー”から論理値“ハイ”に遷移される。この時、感知ラインＤＬの論理値は“ロー”から論理値“ハイ”に遷移される。
第１スレーブフェイル感知器５６２でフェイル感知信号ＦＤＳの発生が中止される時、第１スレーブフェイル感知器５６２の出力は論理値“ロー”に遷移される。この時、感知ラインＤＬの論理値は“ロー”に遷移される。
【０１０１】
図１１は本発明の第３実施形態によるディスプレー装置７００を示すブロック図である。図１１を参照すれば、ディスプレー装置７００は受信回路７１０、タイミング制御回路７２０、ゲート駆動回路７３０、ディスプレーパネル７４０、及び第１乃至第６ソースドライバ７７１〜７７６を含む。受信回路７１０、ゲート駆動回路７３０、及びディスプレーパネル７４０は図１の受信回路１１０、ゲート駆動回路１３０、及びディスプレーパネル１４０と同様に構成される。以下、詳細な説明は省略される。
【０１０２】
各々の第１乃至第６ソース駆動部１５１〜１５６（図１参照）に含まれないことを除外すれば、第１乃至第６タイミングコントローラ７６１〜７６６は図１のタイミングコントローラ１６１〜１６６と同様に構成される。そして、各々の第１乃至第６ソース駆動部１５１〜１５６（図１参照）に含まれないことを除外すれば、第１乃至第６ソースドライバ７７１〜７７６は図１のソースドライバ１７１〜１７６と同様に構成される。
タイミング制御回路７２０は映像信号ＲＧＢ、及び制御信号Ｈ、Ｖ、ＣＬＫを受信する。タイミング制御回路７２０は第１乃至第６タイミングコントローラ７６１〜７６６を含む。
【０１０３】
第１乃至第６タイミングコントローラ７６１〜７６６は各々の第１乃至第６映像信号ＲＧＢ１〜ＲＧＢ６を感知する。また、第１乃至第６タイミングコントローラ７６１〜７６６は制御信号Ｈ、Ｖ、ＣＬＫを感知する。
第１乃至第６タイミングコントローラ７６１〜７６６の中でいずれか１つでフェイルが感知された場合、第１乃至第６タイミングコントローラ７６１〜７６６は各々の第１乃至第６代替映像信号ＳＲＧＢ１〜ＳＲＧＢ６を発生させる。即ち、第１乃至第６タイミングコントローラ７６１〜７６６の中でいずれか１つがフェイルを感知した場合、第１乃至第６タイミングコントローラ７６１〜７６６は全てフェイルモードに動作する。
【０１０４】
第１乃至第６タイミングコントローラ７６１〜７６６全てフェイルを感知しない場合、第１乃至第６タイミングコントローラ７６１〜７６６は図１１に図示されたことと異なり、各々の第１乃至第６映像信号ＲＧＢ１〜ＲＧＢ６を発生させる。即ち、第１乃至第６タイミングコントローラ７６１〜７６６は正常モードに動作する。
【０１０５】
図１２は本発明の実施形態によるディスプレー装置１４００を含むコンピュータシステム１０００を示すブロック図である。図１２を参照すれば、コンピュータシステム１０００は中央処理装置ＣＰＵ１１００、メモリ装置１２００、システムバス１３００、ディスプレー装置１４００、オーディオ装置１５００、及び電源供給装置１６００を含む。
中央処理装置１１００はコンピュータシステム１０００の諸般動作を制御する。中央処理装置１１００はシステムバス１３００を通じてメモリ装置１２００、ディスプレー装置１４００、オーディオ装置１５００、及び電源供給装置１６００と連結される。中央処理装置１１００はモバイル電子装置を制御するためのファームウェア（ｆｉｒｍｗａｒｅ）を駆動するように構成される。ファームウエアはメモリ装置１２００からノードされる。
【０１０６】
メモリ装置１２００は揮発性メモリと不揮発性メモリとを含む。揮発性メモリは電源供給が遮断されれば格納されていたデータが消滅するメモリである。揮発性メモリにはＳＲＡＭ（Ｓｔａｔｉｃ  ＲＡＭ）、ＤＲＡＭ（Ｄｙｎａｍｉｃ  ＲＡＭ）、ＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ  ＤＲＡＭ）等がある。不揮発性メモリは電源供給が遮断されても格納されていたデータを維持するメモリ装置である。不揮発性メモリにはＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ  ＲＯＭ）、ＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｐｒｏｇｒａｍｍａｂｌｅ  ＲＯＭ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  ａｎｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  ＲＯＭ）、フラッシュメモリ、ＰＲＡＭ（Ｐｈａｓｅ−ｃｈａｎｇｅ  ＲＡＭ）、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ  ＲＡＭ）、ＲＲＡＭ（Ｒｅｓｉｓｔｉｖｅ  ＲＡＭ）、ＦＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  ＲＡＭ）等がある。メモリ装置１２００は少なくとも２以上の上に例示されたメモリの組合を含むことができる。
【０１０７】
メモリ装置１２００にはコンピュータシステム１０００の駆動に必要なデータが格納されることができる。例えば、メモリ装置１２００にはコンピュータシステム１０００を駆動するための運営体制、アプリケーションプログラム等が格納される。また、中央処理装置１１００はメモリ装置１２００に含まれる揮発性メモリ装置に運営体制、アプリケーションプログラム等をノードする。
【０１０８】
メモリ装置１２００に含まれた不揮発性メモリ装置はメモリカード（Ｍｅｍｏｒｙ  Ｃａｒｄ）、又はソリッドステートディスク（Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｄｉｓｋ、ＳＳＤ）と実質的に同一に構成されることができる。メモリ１２００はメモリアレイ（図示せず）、及びメモリアレイを制御するためのコントローラ（図示せず）を含むことができる。
ディスプレー装置１４００は図１、図３、又は図１１を参照して説明されたディスプレー装置１００、３００、７００と同様に構成される。ディスプレー装置１４００は中央処理装置１１００から映像信号、及び制御信号（図示せず）を受信する。ディスプレー装置１４００は映像信号、及び制御信号を感知し、ディスプレーパネル１４０、３４０、７４０に代替映像を表示できる。
【０１０９】
オーディオ装置１５００はスピーカＳＰＫに連結される。オーディオ装置１５００は中央処理装置１１００の制御によって音声データを再生する。電源供給器１６００はコンピュータシステム１０００の駆動に必要な電力を供給する。
図示しないが、本発明によるコンピュータシステム１０００には応用チップセット（Ａｐｐｌｉｃａｔｉｏｎ  Ｃｈｉｐｓｅｔ）、カメライメージプロセッサ（Ｃａｍｅｒａ  Ｉｍａｇｅ  Ｐｒｏｃｅｓｓｏｒ、ＣＩＳ）、モデム（Ｍｏｄｅｍ）等がさらに提供されることができる。
【０１１０】
例示的に、コンピュータシステム１０００はコンピュータ、ＵＭＰＣ（Ｕｌｔｒａ  Ｍｏｂｉｌｅ  ＰＣ）、ワークステーション、ネットブック（ｎｅｔ−ｂｏｏｋ）、ＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔｓ）、ポータブル（ｐｏｒｔａｂｌｅ）コンピュータ、ウェブタブレット（ｗｅｂｔａｂｌｅｔ）、無線電話機（ｗｉｒｅｌｅｓｓ  ｐｈｏｎｅ）、モバイルフォン（ｍｏｂｉｌｅ  ｐｈｏｎｅ）、スマートフォン（ｓｍａｒｔ  ｐｈｏｎｅ）、ｅ−ブック（ｅ−ｂｏｏｋ）、ＰＭＰ（ｐｏｒｔａｂｌｅ  ｍｕｌｔｉｍｅｄｉａ  ｐｌａｙｅｒ）、携帯用ゲーム機、ナビゲーション（ｎａｖｉｇａｔｉｏｎ）装置、ブラックボックス（ｂｌａｃｋｂｏｘ）、デジタルカメラ（ｄｉｇｉｔａｌ  ｃａｍｅｒａ）、ＤＭＢ（Ｄｉｇｉｔａｌ  Ｍｕｌｔｉｍｅｄｉａ  Ｂｒｏａｄｃａｓｔｉｎｇ）再生器、デジタル音声録音器（ｄｉｇｉｔａｌ  ａｕｄｉｏ  ｒｅｃｏｒｄｅｒ）、デジタル音声再生器（ｄｉｇｉｔａｌ  ａｕｄｉｏ  ｐｌａｙｅｒ）、デジタル映像録画器（ｄｉｇｉｔａｌ  ｐｉｃｔｕｒｅ  ｒｅｃｏｒｄｅｒ）、デジタル映像再生器（ｄｉｇｉｔａｌ  ｐｉｃｔｕｒｅ  ｐｌａｙｅｒ）、デジタル動映像録画器（ｄｉｇｉｔａｌ  ｖｉｄｅｏ  ｒｅｃｏｒｄｅｒ）、デジタル動映像再生器（ｄｉｇｉｔａｌ  ｖｉｄｅｏ  ｐｌａｙｅｒ）、情報を無線環境で送受信できる装置、ホームネットワークを構成する多様な電子装置の中で１つ、コンピュータネットワークを構成する多様な電子装置の中で１つ、テレマティクスネットワークを構成する多様な電子装置の中で１つ、ＲＦＩＤ装置等に実装できる。
【０１１１】
本発明の実施形態によれば、複数のタイミングコントローラの中でいずれか１つでフェイルが感知された場合に、複数のタイミングコントローラは全てフェイルモードに動作する。したがって、フェイルモードの時に安定した代替映像を表示するディスプレー装置が提供されている。
【０１１２】
一方、本発明の範囲、又は技術的思想を逸脱しないで本発明の構造が多様に修正されるか、或いは変更できることはこの分野に熟練された者等に自明である。詳述した内容を考慮してみる時、本発明の修正、及び変更が下の請求項、及び同等物の範疇の内に属すると、本発明がこの発明の変更、及び修正を含むことと看做される。
【符号の説明】
【０１１３】
１００、３００、７００  ディスプレー装置
１１０、３１０、７１０  受信回路
１２０、３２０  ソース駆動回路
１３０、３３０、７３０  ゲート駆動回路
１４０、３４０、７４０  ディスプレーパネル
１６１〜１６６、３６１〜３６６、７６１〜７６６  第１乃至第６タイミングコントローラ
１７１〜１７６、３７１〜３７６、７７１〜７７６  第１乃至第６ソースドライバ
ＤＬ  感知ライン
ＯＬ  動作ライン
【図１】
2012113284.tif 000003
【図２】
2012113284.tif 000004
【図３】
2012113284.tif 000005
【図４Ａ】
2012113284.tif 000006
【図４Ｂ】
2012113284.tif 000007
【図５】
2012113284.tif 000008
【図６】
2012113284.tif 000009
【図７】
2012113284.tif 000010
【図８】
2012113284.tif 000011
【図９】
2012113284.tif 000012
【図１０】
2012113284.tif 000013
【図１１】
2012113284.tif 000014
【図１２】
2012113284.tif 000015