(57)【要約】【課題】電源の出力低下を引起こさずに試験対象の半導体装置への大電流かつ高速の断続通電を可能にする。【解決手段】パワーサイクル試験装置１は、抵抗部ＤＥと電源部１０とを備える。抵抗部ＤＥは、試験対象の半導体装置ＴＥの通電時の抵抗値とほぼ等しい抵抗値を有し、試験対象の半導体装置ＴＥと並列に設けられる。電源部１０は、試験対象の半導体装置ＴＥと抵抗部ＤＥとに交互に通電する。【選択図】図１
2012088154.tif 000002
【特許請求の範囲】
【請求項１】
試験対象の半導体装置の通電時の抵抗値とほぼ等しい抵抗値を有し、前記試験対象の半導体装置と並列に設けられた抵抗部と、
前記試験対象の半導体装置と前記抵抗部とに交互に通電する電源部とを備えたパワーサイクル試験装置。
【請求項２】
前記抵抗部は可変抵抗器であり、
前記可変抵抗器の抵抗値は、前記可変抵抗器の通電時の電流値と前記試験対象の半導体装置の通電時の電流値とがほぼ等しくなるように調整される、請求項１に記載のパワーサイクル試験装置。
【請求項３】
前記抵抗部は、前記試験対象の半導体装置の通電時の抵抗値とほぼ等しい通電時の抵抗値を有する半導体装置である、請求項１に記載のパワーサイクル試験装置。
【請求項４】
前記電源部は、
正極側ノードと負極側ノードとの間に設けられた直流電源と、
前記正極側ノードと前記負極側ノードとの間に前記試験対象の半導体装置と直列に設けられた第１のスイッチと、
前記正極側ノードと前記負極側ノードとの間に前記抵抗部と直列に設けられた第２のスイッチと、
前記第１および第２のスイッチを交互に導通させる制御部とを含む、請求項１〜３のいずれか１項に記載のパワーサイクル試験装置。
【請求項５】
試験対象の半導体装置の通電時の抵抗値とほぼ等しい抵抗値を有する抵抗部と、前記試験対象の半導体装置とを互いに並列に接続するステップと、
前記試験対象の半導体装置と前記抵抗部とに交互に通電するステップとを備えたパワーサイクル試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、パワーサイクル試験装置およびパワーサイクル試験方法に関する。
【背景技術】
【０００２】
パワーサイクル試験は、ＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）などのパワー半導体装置の動作寿命を推定するために行なう断続通電試験である。この試験は、パワー半導体装置に通電および遮断の電気的負荷を繰返し与えることによってパワー半導体装置の温度を繰返し上昇および下降させ、この結果、パワー半導体装置に熱ストレスを与えるものである。
【０００３】
パワーサイクル試験装置の一例が、特開平８−４３４７８号公報（特許文献１）の図４に記載されている。同図には、被測定回路が、ＩＧＢＴ素子およびダイオードで構成されたＩＧＢＴ回路の場合が示される。ＩＧＢＴ回路と直列に設けられた半導体スイッチには、ＩＧＢＴ回路の構成部品と同じＩＧＢＴ素子が使用され、半導体スイッチによって被測定回路に流れる大電流をスイッチングできる。直流電源は、半導体スイッチを介して被測定回路と誘導性負荷に電流を流す。
【０００４】
特開平１０−１９７５９４号公報（特許文献２）の図３にも類似のパワーサイクル試験装置が記載されている。同図において、直流電源は、交流電源電圧を整流する整流回路と、整流回路の出力を平滑化するコンデンサとを含む。直流電源には、回路補助スイッチング素子が互いに並列に４個接続され、負荷としてコイルが接続される。このコイルに被試験スイッチング素子が接続され、被試験スイッチング素子がオフしたとき、コイルのエネルギーを逃がすために第１還流ダイオードが設けられる。さらに、補助スイッチング素子がオフしたとき、コイルのエネルギーにより流れる電流を還流させるために第２還流ダイオードが設けられる。補助スイッチング素子と被試験スイッチング素子とをオンおよびオフさせることで被試験スイッチング素子に高周波の大電流が通電される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平８−４３４７８号公報
【特許文献２】特開平１０−１９７５９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
このように、従来のパワーサイクル試験装置は、半導体スイッチのオンおよびオフによって測定対象のパワー半導体素子に断続通電するものである。この場合、パワー半導体素子には、たとえば１０Ｖ、４００Ａレベルの大電流が通電されので、このような大電流が高速で増減することになる。ところが、このような大きさの負荷電流が高速で増減する動作は一般の直流電源装置では想定されておらず、電源装置の内部に設けられた平滑用の電解コンデンサの劣化が進みやすい。このため、従来のパワーサイクル試験装置では、直流電源の出力低下という問題がしばしば生じる。
【０００７】
この発明は、上記の問題点を解決するためになされたものであり、その目的は、電源の出力低下を引起こさずに試験対象の半導体装置への大電流かつ高速の断続通電を可能にするパワーサイクル試験装置および方法を提供することである。
【課題を解決するための手段】
【０００８】
この発明は要約すればパワーサイクル試験装置であって、抵抗部と電源部とを備える。抵抗部は、試験対象の半導体装置の通電時の抵抗値とほぼ等しい抵抗値を有し、試験対象の半導体装置と並列に設けられる。電源部は、試験対象の半導体装置と抵抗部とに交互に通電する。
【発明の効果】
【０００９】
この発明によれば、電源部の出力電流を時間によらずほぼ一定にできるので、電源の出力低下を引起こさずに試験対象の半導体装置への大電流かつ高速の断続通電が可能になる。
【図面の簡単な説明】
【００１０】
【図１】この発明の実施の形態１によるパワーサイクル試験装置１の構成を示す図である。
【図２】図１のパワーサイクル試験装置１を用いた試験手順を示すフローチャートである。
【図３】通電時における図１の各部の電圧波形および電流波形を示す図である。
【図４】この発明の実施の形態２によるパワーサイクル試験装置２の構成を示す図である。
【図５】図４のパワーサイクル試験装置２を用いた試験手順を示すフローチャートである。
【図６】通電時における図４の各部の電圧波形および電流波形を示す図である。
【発明を実施するための形態】
【００１１】
以下、この発明の実施の形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰返さない。
【００１２】
＜実施の形態１＞
図１は、この発明の実施の形態１によるパワーサイクル試験装置１の構成を示す図である。
【００１３】
図１を参照して、パワーサイクル試験装置１は、試験対象のパワー半導体素子（以下、試験素子とも称する）ＴＥの通電時の抵抗値とほぼ等しい抵抗値を有するダミー素子ＤＥと、試験素子ＴＥとダミー素子ＤＥとに交互に通電する電源部１０とを含む。ダミー素子ＤＥは、試験素子ＴＥと並列に設けられる。
【００１４】
試験素子ＴＥは、ＩＧＢＴ、パワーＭＯＳＦＥＴ（Metal-Oxide-Semiconductor  Field-Effect  Transistor）、パワーバイポーラトランジスタ、およびパワーダイオードなど、いずれの種類の半導体素子であってもよい。もしくは、これらの半導体素子を組合わせた半導体回路やパワーモジュールなどをパワーサイクル試験の対象としてもよい（この明細書では、半導体素子、半導体回路、およびパワーモジュールなどを総称して半導体装置と記載する。）。図１の場合には試験素子ＴＥとしてＩＧＢＴが例示される。パワーサイクル試験時には、試験素子ＴＥとしてのＩＧＢＴのゲートに直流電圧Ｖ１（たとえば、１５Ｖ）が印加されることによりＩＧＢＴはオン状態にある。
【００１５】
ダミー素子ＤＥは、試験素子ＴＥのオン抵抗とほぼ等しい抵抗値を有するものであれば、試験素子ＴＥと同じ種類の半導体装置であってもよいし、異なる種類の半導体装置であってもよい。図１の場合にはダミー素子ＤＥとしてＩＧＢＴが例示される。パワーサイクル試験時には、ダミー素子ＤＥとしてのＩＧＢＴのゲートに直流電圧Ｖ２（たとえば、１５Ｖ）が印加されることによりダミー素子ＤＥはオン状態に制御される。試験素子ＴＥおよびダミー素子ＤＥのオン抵抗は、たとえば数十ｍΩ程度である（パワーサイクル試験時には、試験素子ＴＥおよびダミー素子ＤＥには、数Ｖの電圧がかかり、数百Ａの電流が流れる。）。
【００１６】
電源部１０は、直流電源ＶＳと、スイッチＳＷ１，ＳＷ２と、制御部１１とを含む。直流電源ＶＳは、正極側ノードＮＤ１と負極側ノードＮＤ２との間に接続される。たとえば、直流電源ＶＳは、交流電力を直流電力に変換する整流回路と整流回路の出力を平滑化する電解コンデンサとを含む。
【００１７】
スイッチＳＷ１は、正極側ノードＮＤ１と負極側ノードＮＤ２との間にダミー素子ＤＥと直列に接続される。スイッチＳＷ２は、正極側ノードＮＤ１と負極側ノードＮＤ２との間に試験素子ＴＥと直列に接続される。スイッチＳＷ１，ＳＷ２として、オンおよびオフを制御するための制御電極を有した半導体スイッチング素子を用いるのが望ましく、図１ではＩＧＢＴが例示される。なお、図１では、各スイッチ（ＳＷ１，ＳＷ２）は１つのＩＧＢＴで構成されているが、スイッチＳＷ１，ＳＷ２の劣化を抑制するために複数のＩＧＢＴを並列接続し、これらのＩＧＢＴを順番に循環して導通させる構成であってもよい。
【００１８】
制御部１１は、スイッチＳＷ１，ＳＷ２を交互に導通させる。図１の場合には、制御部１１は、スイッチＳＷ１，ＳＷ２としてのＩＧＢＴのゲートに互いに逆位相のパルス電圧ＰＬＳ１，ＰＬＳ２をそれぞれ出力する。たとえば、スイッチＳＷ１のオン時間は０．７秒であり、スイッチＳＷ２のオン時間は０．３秒である。
【００１９】
図２は、図１のパワーサイクル試験装置１を用いた試験手順を示すフローチャートである。
【００２０】
図１、図２を参照して、ステップＳ１で、試験素子ＴＥおよびダミー素子ＤＥがパワーサイクル試験装置に取付けられる。
【００２１】
次のステップＳ２で、試験素子ＴＥのＩＧＢＴおよびダミー素子ＤＥのＩＧＢＴの各ゲートに電圧が印加され、試験素子ＴＥおよびダミー素子ＤＥはオン状態になる。ゲート電圧の印加は、たとえば、図１の制御部１１から出力された制御信号に応答して行なわれる。
【００２２】
次のステップＳ３で、制御部１１は、スイッチＳＷ１のＩＧＢＴおよびスイッチＳＷ２のＩＧＢＴのゲートに互いに逆位相のパルス電圧ＰＬＳ１，ＰＬＳ２を供給する。これによって、試験素子ＴＥとダミー素子ＤＥが交互に通電される。すなわち、試験素子ＴＥが断続通電される。試験素子ＴＥへの断続通電は、所定の試験時間が終了するまで、もしくは、試験素子ＴＥが熱ストレスによって破壊されるまで続けられる。
【００２３】
図３は、通電時における図１の各部の電圧波形および電流波形を示す図である。図３では、上から順に、図１の制御部１１が出力するパルス電圧ＰＬＳ１，ＰＬＳ２の波形、ダミー素子ＤＥに流れる電流Ｉ１の波形、試験素子ＴＥに流れる電流Ｉ２の波形、および直流電源ＶＳの出力電流ＩＳの波形が示される。
【００２４】
図１、図３を参照して、時刻ｔ１から時刻ｔ２まで、時刻ｔ３から時刻ｔ４まで、時刻ｔ５から時刻ｔ６まで、および時刻ｔ７から時刻ｔ８までの間、ダミー素子ＤＥのゲートに供給されるパルス電圧ＰＬＳ１がハイレベル（Ｈレベル）になる。これによって、これらの時間帯にダミー素子ＤＥに大きさＩＭ１の電流Ｉ１が流れる。
【００２５】
時刻ｔ２から時刻ｔ３まで、時刻ｔ４から時刻ｔ５まで、および時刻ｔ６から時刻ｔ７までの間、試験素子ＴＥのゲートに供給されるパルス電圧ＰＬＳ２がＨレベルになる。これによって、これらの時間帯に試験素子ＴＥに大きさＩＭ２の電流Ｉ２が流れる。試験素子ＴＥのオン抵抗とダミー素子ＤＥのオン抵抗とはほぼ等しいので、電流Ｉ２の大きさＩＭ２は電流Ｉ１の大きさＩＭ１にほぼ等しい。ただし、試験素子ＴＥとダミー素子ＤＥとが同じ製品規格の半導体素子であっても製造プロセスのばらつきなどに起因してオン抵抗は完全に一致しないのが通常である。したがって、電流Ｉ１の大きさＩＭ１と電流Ｉ２の大きさＩＭ２とには通常ずれがある。
【００２６】
直流電源ＶＳの出力電流ＩＳは、電流Ｉ１，Ｉ２を加算したものである。したがって、試験素子ＴＥとダミー素子のオン抵抗のオン抵抗の違いに応じて多少のリップル（脈動）を含むものの、時間によらず出力電流ＩＳはほぼ一定になる。これによって、直流電源ＶＳに設けられた平滑用の電解コンデンサの劣化を抑制することができるので、直流電源ＶＳの出力低下を引起こさずに試験素子ＴＥへの大電流かつ高速の断続通電が可能になる。
【００２７】
＜実施の形態２＞
図４は、この発明の実施の形態２によるパワーサイクル試験装置２の構成を示す図である。図４のパワーサイクル試験装置２は、ダミー素子ＤＥに代えて可変抵抗器ＶＲを含む点で図１のパワーサイクル試験装置１と異なる。すなわち、図４のパワーサイクル試験装置２は、試験素子ＴＥと並列に設けられた可変抵抗器ＶＲと、試験素子ＴＥと可変抵抗器ＶＲとに交互に通電する電源部１０Ａとを含む。可変抵抗器ＶＲの抵抗値は、試験素子ＴＥのオン抵抗とほぼ等しい抵抗値を有するように調整可能である。
【００２８】
電源部１０Ａは、直流電源ＶＳと、スイッチＳＷ１，ＳＷ２と、制御部１１と、電流計ＡＭとを含む。実施の形態１の場合と同様に、直流電源ＶＳは、正極側ノードＮＤ１と負極側ノードＮＤ２との間に接続される。スイッチＳＷ１は、正極側ノードＮＤ１と負極側ノードＮＤ２との間にダミー素子ＤＥと直列に接続される。スイッチＳＷ２は、正極側ノードＮＤ１と負極側ノードＮＤ２との間に試験素子ＴＥと直列に接続される。制御部１１Ａは、スイッチＳＷ１，ＳＷ２としてのＩＧＢＴのゲートにパルス電圧ＰＬＳ１，ＰＬＳ２をそれぞれ出力することによって、スイッチＳＷ１，ＳＷ２を交互に導通させる。
【００２９】
電流計ＡＭは、直流電源ＶＳの出力電流ＩＳを計測する。電流計ＡＭによって計測された出力電流ＩＳに基づいて、可変抵抗器ＶＲに流れる電流Ｉ１と、試験素子ＴＥに流れる電流Ｉ２とがほぼ等しくなるように可変抵抗器ＶＲの抵抗値が調整される。可変抵抗器ＶＲの抵抗値を、電流計ＡＭの計測値に基づいて制御部１１Ａが自動的に調整するようにしてもよい。
【００３０】
図５は、図４のパワーサイクル試験装置２を用いた試験手順を示すフローチャートである。
【００３１】
図４、図５を参照して、ステップＳ１１で、試験素子ＴＥがパワーサイクル試験装置に取付けられる。次のステップＳ１２で、試験素子ＴＥのＩＧＢＴのゲートに電圧が印加され、試験素子ＴＥはオン状態になる。ゲート電圧の印加は、たとえば、図４の制御部１１Ａから出力された制御信号に応答して行なわれる。
【００３２】
次のステップＳ１３で、可変抵抗器ＶＲの抵抗値が、試験素子ＴＥのオン抵抗の規格値にほぼ等しくなるように粗調整される。可変抵抗器ＶＲの抵抗値の粗調整は、たとえば、制御部１１Ａによって行なわれる。このとき、規格値を用いずに実測によって可変抵抗器ＶＲの抵抗値を調整してもよい。具体的には、制御部１１Ａは、スイッチＳＷ１をオフ状態にし、スイッチＳＷ２をオン状態にすることによって試験素子ＴＥに通電した状態で電流計ＡＭの計測値を記憶する。次に制御部１１Ａは、スイッチＳＷ１をオン状態にし、スイッチＳＷ２をオフ状態にすることによって可変抵抗器ＶＲに通電した状態で、電流計ＡＭによる計測値が試験素子ＴＥに通電したときの計測値に等しくなるように可変抵抗器ＶＲの抵抗値を増加または減少する。
【００３３】
次のステップＳ１４で、制御部１１Ａは、スイッチＳＷ１のＩＧＢＴおよびスイッチＳＷ２のＩＧＢＴのゲートに互いに逆位相のパルス電圧ＰＬＳ１，ＰＬＳ２を供給する。これによって、試験素子ＴＥおよび可変抵抗器ＶＲが交互に通電される。すなわち、試験素子ＴＥが断続的に通電される。
【００３４】
次のステップＳ１５で、電流計ＡＭによって計測された出力電流ＩＳのリップル（脈動）が減少するように可変抵抗器ＶＲの抵抗値が微調整される。可変抵抗器ＶＲの抵抗値の微調整は、たとえば、制御部１１Ａによって行われる。ステップＳ１３で実測によって可変抵抗器ＶＲの抵抗値を調整した場合には、ステップＳ１５を省略することができる。この後、所定の試験時間が終了するまで、もしくは、試験素子ＴＥが熱ストレスによって破壊されるまで試験素子ＴＥへの断続通電が続けられる。
【００３５】
図６は、通電時における図４の各部の電圧波形および電流波形を示す図である。図６では、上から順に、図４の制御部１１Ａが出力するパルス電圧ＰＬＳ１，ＰＬＳ２の波形、可変抵抗器ＶＲに流れる電流Ｉ１の波形、試験素子ＴＥに流れる電流Ｉ２の波形、および直流電源ＶＳの出力電流ＩＳの波形（可変抵抗器ＶＲの微調整前、微調整後）が示される。
【００３６】
図４、図６を参照して、時刻ｔ１から時刻ｔ２まで、時刻ｔ３から時刻ｔ４まで、時刻ｔ５から時刻ｔ６まで、および時刻ｔ７から時刻ｔ８までの間、可変抵抗器ＶＲのゲートに供給されるパルス電圧ＰＬＳ１がハイレベル（Ｈレベル）になる。これによって、これらの時間帯に可変抵抗器ＶＲに大きさＩＭ１の電流Ｉ１が流れる。
【００３７】
時刻ｔ２から時刻ｔ３まで、時刻ｔ４から時刻ｔ５まで、および時刻ｔ６から時刻ｔ７までの間、試験素子ＴＥのゲートに供給されるパルス電圧ＰＬＳ２がＨレベルになる。これによって、これらの時間帯に試験素子ＴＥに大きさＩＭ２の電流Ｉ２が流れる。
【００３８】
直流電源ＶＳの出力電流ＩＳは、電流Ｉ１，Ｉ２を加算したものである。可変抵抗器ＶＲの抵抗値を微調整する前には、可変抵抗器ＶＲを流れる電流の大きさＩＭ１と、試験素子ＴＥを流れる電流の大きさＩＭ２とにはずれがある。このため、出力電流ＩＳにはリップル（脈動）が生じる。このリップルが減少するように可変抵抗器ＶＲを微調整することによって、直流電源ＶＳの出力電流ＩＳの大きさを時間によらずほぼ一定にすることができる。
【００３９】
このように、実施の形態１によるパワーサイクル試験装置１では、直流電源ＶＳの出力電流ＩＳには多少のリップルを含む場合があったが、実施の形態２によるパワーサイクル試験装置１では、出力電流ＩＳのリップルをほとんどなくすことができる。この結果、直流電源ＶＳに設けられた平滑用の電解コンデンサの劣化をさらに抑制することができるので、直流電源ＶＳの出力低下を引起こさずに試験素子ＴＥへの大電流かつ高速の断続通電をさらに安定して行なうことができる。
【００４０】
今回開示された実施の形態はすべての点で例示であって制限的なものでないと考えられるべきである。この発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００４１】
１，２  パワーサイクル試験装置、１０，１０Ａ  電源部、１１，１１Ａ  制御部、ＡＭ  電流計、ＤＥ  ダミー素子、ＩＳ  出力電流、ＮＤ１  正極側ノード、ＮＤ２  負極側ノード、ＰＬＳ１，ＰＬＳ２  パルス電圧、ＳＷ１，ＳＷ２  スイッチ、ＴＥ  試験素子、ＶＲ  可変抵抗器、ＶＳ  直流電源。
【図１】
2012088154.tif 000003
【図２】
2012088154.tif 000004
【図３】
2012088154.tif 000005
【図４】
2012088154.tif 000006
【図５】
2012088154.tif 000007
【図６】
2012088154.tif 000008