(57)【要約】【課題】活性層にダメージを与えることなく、動作電圧を低下させることを可能にする。【解決手段】ＩＩＩ−Ｖ族半導体からなるｎ型層と、前記ｎ型層上に設けられたＩＩＩ−Ｖ族半導体からなる活性層と、前記活性層上に設けられたＩＩＩ−Ｖ族半導体からなるｐ型第１層と、前記ｐ型第１層上に設けられたＩＩＩ−Ｖ族半導体からなるｐ型コンタクト層と、前記ｐ型第１層と前記ｐ型コンタクト層との間に設けられて上面が凹凸形状を有し、ｐ型不純物濃度が前記ｐ型コンタクト層のｐ型不純物濃度より低い、少なくともＩｎおよびＡｌを含むＩＩＩ−Ｖ族半導体とを備えた凹凸層と、を備え、前記ｐ型コンタクト層の上面は前記凹凸層の前記凹凸形状を受け継いだ凹凸形状を有する。【選択図】図１
2012019246.tif 000002
【特許請求の範囲】
【請求項１】
ＩＩＩ−Ｖ族半導体からなるｎ型層と、
前記ｎ型層上に設けられたＩＩＩ−Ｖ族半導体からなる活性層と、
前記活性層上に設けられたＩＩＩ−Ｖ族半導体からなるｐ型第１層と、
前記ｐ型第１層上に設けられたＩＩＩ−Ｖ族半導体からなるｐ型コンタクト層と、
前記ｐ型第１層と前記ｐ型コンタクト層との間に設けられて上面が凹凸形状を有し、ｐ型不純物濃度が前記ｐ型コンタクト層のｐ型不純物濃度より低い、少なくともＩｎおよびＡｌを含むＩＩＩ−Ｖ族半導体とを備えた凹凸層と、
を備え、
前記ｐ型コンタクト層の上面は前記凹凸層の前記凹凸形状を受け継いだ凹凸形状を有することを特徴とする半導体発光素子。
【請求項２】
前記ｐ型第１層と前記凹凸層との間に設けられＩＩＩ−Ｖ族半導体からなる電子オーバーフロー層と、前記電子オーバーフロー層と前記凹凸層との間に設けられＩＩＩ−Ｖ族半導体からなるｐ型第２層とを備えていることを特徴とする請求項１記載の半導体発光素子。
【請求項３】
前記ｐ型第１層と前記凹凸層との間に設けられＩＩＩ−Ｖ族半導体からなる電子オーバーフロー層と、前記凹凸層と前記ｐ型コンタクト層との間に設けられＩＩＩ−Ｖ族半導体からなるｐ型第２層とを備えていることを特徴とする請求項１記載の半導体発光素子。
【請求項４】
前記活性層と前記ｐ型第１層との間にＩＩＩ−Ｖ族半導体からなる電子オーバーフロー層が設けられていることを特徴とする請求項１記載の半導体発光素子。
【請求項５】
前記ｎ型半導体基板の前記ｎ型層と反対側に設けられた第１電極と、前記ｐ型コンタクト層上に設けられた第２電極と、を備えていることを特徴とする請求項１乃至４のいずかに記載の半導体発光素子。
【請求項６】
前記ｐ型コンタクト層から前記ｎ型層に達するまでの積層構造の一部が除去され、この除去された領域の前記ｎ型層上に設けられた第１電極と、前記ｐ型コンタクト層上に設けられた第２電極と、を備えていることを特徴とする請求項１乃至４のいずれかに記載の半導体発光素子。
【請求項７】
前記ｎ型層と前記活性層との間に設けられたｎ型クラッド層と、前記ｐ型第１層と前記凹凸層との間に設けられ凸部を有するＩＩＩ−Ｖ族半導体からなるｐ型クラッド層と、前記活性層と前記ｐ型第１層との間と、前記ｐ型第１層と前記ｐ型クラッド層との間のどちらか一方に設けられたＩＩＩ−Ｖ族半導体からなる電子オーバーフロー層と、を備え、
前記凹凸層および前記ｐ型コンタクト層は前記ｐ型クラッド層の凸部の上面に設けられていることを特徴とする請求項１記載の半導体発光素子。
【請求項８】
前記電子オーバーフロー層は前記ｐ型第１層と前記凹凸層との間に設けられ、前記電子オーバーフロー層と前記凹凸層との間に設けられたＩＩＩ−Ｖ族半導体からなるｐ型第２層を更に備えていることを特徴とする請求項７記載の半導体発光素子。
【請求項９】
前記ｐ型クラッド層の前記凸部、前記凹凸層、および前記ｐ型コンタクト層のそれぞれの側面と、前記ｐ型クラッド層の前記凸部以外の領域とを覆うように設けられた電流ブロック層と、
前記ｎ型層の前記活性層と反対側に設けられた第１電極と、
前記ｐ型コンタクト層上に設けられた第２電極と、
を備えていることを特徴とする請求項７または８記載の半導体発光素子。
【請求項１０】
前記ＩＩＩ−Ｖ族半導体は窒化物半導体であることを特徴とする請求項１乃至９のいずれかに記載の半導体発光素子。
【請求項１１】
前記凹凸層はＩｎｘＧａ1−ｘ−ｙＡｌｙＮ（０＜ｘ＜１、０＜ｙ＜１）からなることを特徴とする請求項１乃至１０のいずれかに記載の半導体発光素子。
【請求項１２】
前記凹凸層は｛１−１０１｝面、｛１−１０２｝面、｛１１−２１｝面、｛１１−２２｝面のいずれか、またはこれらが組み合わせられた面のファセットを有することを特徴とする請求項１１記載の半導体発光素子。
【請求項１３】
前記凹凸層のＡｌの組成が０．００ｌ％以上６％以下であることを特徴とする請求項１１または１２記載の半導体発光素子。
【請求項１４】
前記凹凸層の凹凸は、周期が５ｎｍ以上１００ｎｍ以下、高低差が５ｎｍ以上２００ｎｍ以下であることを特徴とする請求項１１乃至１３のいずれかに記載の半導体発光素子。
【請求項１５】
前記凹凸層におけるＩｎの組成は１％以上１０％以下であり、前記凹凸層におけるＡｌの組成は０．０１％以上３％以下であることを特徴とする請求項１乃至１４のいずれかに記載の半導体発光素子。
【請求項１６】
前記凹凸層の上面は、｛１−１０１｝面、｛１−１０２｝面、｛１１−２１｝面、および｛１１−２２｝面のいずれかファセット、またはこれらの組み合わせた面のファセットを有していることを特徴とする請求項１乃至１５のいずれかに記載の半導体発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子に関する。
【背景技術】
【０００２】
一般に、窒化ガリウム（ＧａＮ）などの窒化物系ＩＩＩ−Ｖ族化合物半導体はワイドバンドギャップを有する半導体であり、その特徴を活かし、高輝度の紫外〜青色・緑色発光ダイオード（ＬＥＤ：Light Emitting Diode）や青紫色レーザダイオード（ＬＤ：Laser Diode）などが研究・開発されている。
【０００３】
半導体発光素子のより一層の高性能化、高効率化を図るためには、半導体発光素子の動作電圧を下げることが望まれる。窒化物系ＩＩＩ−Ｖ族化合物半導体のｐ型不純物としては一般的にマグネシウム（Ｍｇ）が用いられる。しかし、Ｍｇのアクセプタ準位が深いためにＭｇはアクセプタとして活性化しにくい。その結果として、電圧の上昇を招いてしまう。ｐ型層における電圧を下げることが、半導体発光素子全体の動作電圧を低下させる点において、重要である。
【０００４】
半導体発光素子のｐ型層における電圧を下げる手段として、ｐ型コンタクト層における電圧を下げることが１つの手法である。コンタクト層にかかる電圧は、接触抵抗と直列抵抗によって決まる。中でも接触抵抗を下げるためには、接触面積を増加させることが良い。
【０００５】
また、発光ダイオード（ＬＥＤ(Light-Emitting Diode)）の発光効率を高めるためにｎ側層に凹凸をつけることが提案されている（非特許文献１参照）。
【非特許文献１】D. Morita他、「Watt-Class High-Output-Power 365 nm Ultraviolet Light-Emitting Diodes」、Japanese Journal of Applied Physics、2004年9月、第４３巻、第９Ａ号、ｐｐ．５９４５−５９５０．
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、発光効率を高めるためには、活性層により近いｐ型層側に凹凸をつけることが望ましい。しかしながら、エッチングプロセス技術でｐ型層に凹凸をつけようとすると、膜厚が薄いために活性層までダメージを加えてしまう恐れがあり、高度なエッチングプロセス技術を要する。すなわち、エッチングによる凹凸層の形成では半導体結晶に損傷を与えやすく、半導体発光素子の特性を劣化させてしまう。
【０００７】
本発明は、上記事情を考慮してなされたものであって、活性層にダメージを与えることなく、動作電圧を低下させることのできる半導体発光素子を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一態様による半導体発光素子は、ＩＩＩ−Ｖ族半導体からなるｎ型層と、前記ｎ型層上に設けられたＩＩＩ−Ｖ族半導体からなる活性層と、前記活性層上に設けられたＩＩＩ−Ｖ族半導体からなるｐ型第１層と、前記ｐ型第１層上に設けられたＩＩＩ−Ｖ族半導体からなるｐ型コンタクト層と、前記ｐ型第１層と前記ｐ型コンタクト層との間に設けられて上面が凹凸形状を有し、ｐ型不純物濃度が前記ｐ型コンタクト層のｐ型不純物濃度より低い、少なくともＩｎおよびＡｌを含むＩＩＩ−Ｖ族半導体とを備えた凹凸層と、を備え、前記ｐ型コンタクト層の上面は前記凹凸層の前記凹凸形状を受け継いだ凹凸形状を有することを特徴とする。
【発明の効果】
【０００９】
本発明によれば、活性層にダメージを与えることなく、動作電圧を低下させることができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施形態を詳細に説明する。
【００１１】
（第１実施形態）
本発明の第１実施形態による半導体発光素子の断面を図１に示す。本実施形態の半導体発光素子は発光ダイオードであって、ｎ型ＧａＮからなる半導体基板１上に形成されたｎ型ＧａＮ層２と、ｎ型ＧａＮ層２上に形成されたｎ型ＧａＮからなるｎ型ガイド層３と、ｎ型ガイド層３上に形成された活性層４と、活性層４上に形成されたｐ型ＧａＮからなるｐ型ガイド層５と、ｐ型ガイド層５上に形成されたｐ型ＧａＡｌＮからなる電子オーバーフロー防止層６と、電子オーバーフロー防止層上に形成されたｐ型ＧａＮからなるｐ型ガイド層７と、ｐ型ガイド層上に形成された凹凸層８と、凹凸層８上に形成されたｐ型ＧａＮからなるコンタクト層９と、を備えている。また、このコンタクト層９上に電極１１が設けられ、半導体基板１のｎ型ＧａＮ層２とは反対側に電極１２が設けられている。
【００１２】
次に、本実施形態の半導体発光素子の製造方法を説明する。
【００１３】
本実施形態の製造方法は、ｎ型ＧａＮからなる半導体基板１上に、上記各層を結晶成長により形成する。結晶成長には、例えば有機金属気相成長法（ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition））が用いられる。この他、分子線エピタキシー法（ＭＢＥ（Molecular Beam Epitaxy））により結晶成長を行っても良い。ｎ型不純物には、ＳｉやＧｅなど種々の元素を用いることが可能であるが、本実施形態ではＳｉを用いるものとする。Ｓｉのドーピング量としては２×１０１８ｃｍ−３程度にすれば良い。また、本実施形態で用いるｎ型ＧａＮからなる半導体基板１においては、｛０００１｝面上に上記の各層が形成され、この｛０００１｝面は、＜１−１００＞方向への傾斜角度が０°以上４５°以下であってかつ＜１１−２０＞方向への傾斜角度が０°以上１０°以下であると良い。好ましくは＜１−１００＞方向への傾斜角度が０°以上３０°以下であってかつ＜１１−２０＞方向への傾斜角度が０°以上５°以下であるとよい。さらに、好ましくは＜１−１００＞方向への傾斜角度が０°以上１０°以下であってかつ＜１１−２０＞方向への傾斜角度が０°以上３°以下であると、後述の凹凸層８の形成が可能となる。これは、基板に傾斜角度を持たせることにより、結晶成長が始まるステップ端密度を意図的に高くするためである。角度が大きくなると、ステップ端密度も高くなる。しかしながら、単純に角度があれば良いというものではなく、＜１−１００＞方向への傾斜角度が０°以上４５°以下、好ましくは０°以上３０°以下、さらに、好ましくは０°以上１０°以下がよい。角度が小さすぎると、凹凸層が形成されるのに必要なステップ端密度が得られず、平坦な膜となる。逆に角度が大きすぎると、高品質な結晶成長が困難となり、貫通転位や積層欠陥、その他の欠陥が発生してしまう。＜１１−２０＞方向についても同じことが言え、傾斜角度は０°以上１０°以下、好ましくは０°以上５°以下、さらに好ましくは０°以上３°以下が良い。
【００１４】
ここで、｛０００１｝面は（０００１）面や（０００−１）面等の等価な面を含むミラー指数の包括表現である。一方、＜１−１００＞方向は六方晶系の対称性に起因した結晶学的に等価な[１−１００]、[１０−１０]、[−１１００]、[−１０１０]、[０１−１０]、[０−１１０]方向を含む方向群の全体を集合的に表現するミラー指数である。また、＜１１−２０＞方向は[１１−２０]、[１−２１０]、[−２１１０]、[−１−１２０]、[−１２−１０]、[２−１−１０]方向を含む方向群の全体を集合的に表現するミラー指数である。そして、[１−１００]方向は、これに回転対称となる[１０−１０]方向とは区別される固有の方向であり、[１１−２０]は、これに回転対称となる[−１２−１０]方向や、[２−１−１０]方向とは区別される固有の方向を意味するミラー指数である。なお、面方位や方向において、記号−（バー）はその直後の数字に付随して用いられる。
【００１５】
本実施形態の発光ダイオードは、ＭＯＣＶＤ法により作製した。原料は、トリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）、トリメチルインジウム（ＴＭＩ）、ビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を用い、ガス原料として、アンモニア（ＮＨ３）、モノシラン（ＳｉＨ４）を用いた。さらに、キャリアガスとして水素及び窒素を用いた。
【００１６】
まず、有機洗浄、酸洗浄によって処理したｎ型ＧａＮからなる半導体基板１をＭＯＣＶＤ装置の反応室内に導入し、加熱されるサセプタ上に設置した。次いで、１１００℃まで昇温する過程においてサーマルエッチングを施し、表面にできた自然酸化膜を除去した。
【００１７】
次いで、キャリアガスとして水素と窒素を流し、その後ＴＭＧ及びＳｉＨ４の供給を開始し、ｎ型ＧａＮ層２を形成する。続いて、ｎ型ＧａＮ層２上に、ｎ型不純物が１×１０１８ｃｍ−３程度ドープされた、膜厚０．１μｍ程度のＧａＮからなるｎ型ガイド層３を結晶成長する。ｎ型ＧａＮ層２、ｎ型ガイド層３を成長させる際の成長温度はいずれも１０００℃〜１１００℃である。また、ｎ型ガイド層３として、ｎ型ＧａＮの代わりに、膜厚０．１μｍ程度のＩｎ０．０１Ｇａ０．９９Ｎを用いても良い。Ｉｎ０．０１Ｇａ０．９９Ｎ層を用いる場合の成長温度は７００℃〜８００℃である。
【００１８】
次に、ＴＭＧ及びＳｉＨ４の供給を停止して、７００℃〜８００℃まで降温した。この温度状態において、ＴＭＧ及びＴＭＩの供給を開始し、ｎ型ガイド層３上に活性層４を形成する。この活性層４は、膜厚３．５ｎｍ程度のアンドープのＩｎ０．２Ｇａ０．８Ｎからなる量子井戸層と、この量子井戸層の両側に設けられる膜厚７ｎｍ程度のアンドープのＩｎ０．０１Ｇａ０．９９Ｎからなるバリア層とからなる積層膜を複数積層した多重量子井戸（ＭＱＷ（Multiple Quantum Well））構造を有している。室温におけるフォトルミネッセンスの波長を本実施形態では４３０ｎｍに設計した。
【００１９】
次に、ＴＭＧ及びＴＭＩの供給を停止し、１０００℃〜１１００℃まで昇温する。この温度状態で、ＴＭＧ及びＣｐ２Ｍｇの供給を開始し、活性層４上にｐ型ＧａＮからなるｐ型ガイド層５を成長させる。膜厚は９０ｎｍ程度であれば良い。本実施形態ではｐ型不純物としてはＭｇを用いたが、Ｚｎなど種々の元素を用いることが可能である。Ｍｇのドーピング量としては４×１０１８ｃｍ−３程度とした。また、ｐ型ガイド層５として、ｐ型ＧａＮの代わりに、膜厚０．１μｍ程度のＩｎ０．０１Ｇａ０．９９Ｎを用いても良い。
Ｉｎ０．０１Ｇａ０．９９Ｎを用いる場合は、成長温度は７００℃〜８００℃であればよい。
【００２０】
次に、温度を１０００℃〜１１００℃に保った状態で、ＴＭＡの供給を開始し、ｐ型ガイド層５上にｐ型不純物がドープされた膜厚１０ｎｍ程度のＧａ０．８Ａｌ０．２Ｎを電子オーバーフロー防止層６として成長させる。Ｍｇのドーピング量としては４×１０１８ｃｍ−３程度であれば良い。
【００２１】
次に、このままの状態からＴＭＡのみ供給を停止し、電子オーバーフロー防止層６上に、Ｍｇが１×１０１９ｃｍ−３程度ドープされたｐ型ＧａＮからなるｐ型ガイド層７を成長する。ｐ型ガイド層７の膜厚は５０ｎｍ程度とした。
【００２２】
次に、ＴＭＧ及びＣｐ２Ｍｇの供給を停止して、７００℃〜８００℃まで降温する。その後、この温度状態で、ＴＭＩ、ＴＭＡ、及びＴＭＧの供給を開始して、ｐ型ガイド層７上にＩｎｘＧａ1−ｘ−ｙＡｌｙＮ（０＜ｘ＜１、０＜ｙ＜１）からなる凹凸層８の形成を行う。本実施形態では、凹凸層８は｛１−１０１｝面、｛１−１０２｝面、｛１１−２１｝面、｛１１−２２｝面のいずれか、またはこれらが組み合わせられた面のファセットを有している。ここで、｛１−１０１｝面、｛１−１０２｝面、｛１１−２１｝面、｛１１−２２｝面はそれぞれ、（１−１０１）面、（１−１０２）面、（１１−２１）面、（１１−２２）面と等価な面を表している。
【００２３】
本発明者らは、｛１−１０１｝面、｛１−１０２｝面、｛１１−２１｝面、｛１１−２２｝面のいずれか、またはこれらが組み合わせられた面のファセットを有する凹凸層を形成するのに成長温度が７００℃〜８００℃が良いことを見出した。これは、７００℃未満の温度で成長させた場合、不純物が著しく取り込まれて素子として機能しなくなるためである。一方、８００℃を超える温度で成長した場合、（０００１）面の成長が支配的となり平坦な２次元膜の成長となってしまうことが分かった。
【００２４】
また、ＩｎｘＧａ1−ｘ−ｙＡｌｙＮ（０＜ｘ＜１、０＜ｙ＜１）におけるＡｌの組成ｙは、０．００１％以上６％以下、好ましくは０．０１％以上３％以下、さらに好ましくは０．１％以上１％以下であることが良いことが分かった。ここで、Ａｌの組成ｙは二次イオン質量分析計（ＳＩＭＳ（Secondary Ion-microprobe Mass Spectrometry））やＸ線回折（ＸＲＤ（X-ray Diffraction））などから算出した値である。Ａｌの組成ｙが０．００１％未満である場合、たとえ成長温度が７００℃〜８００℃であったとしても、ファセットを有する３次元成長が起きないことを見出した。一方、ＩｎｘＧａ1−ｘ−ｙＡｌｙＮ（０＜ｘ＜１、０＜ｙ＜１）におけるＡｌの組成ｙが６％を超えると、３次元成長が起きすぎるために凹凸層８に結晶欠陥が誘発され、半導体発光素子として機能しないことを見出した。また、ＩｎｘＧａ1−ｘ−ｙＡｌｙＮ（０＜ｘ＜１、０＜ｙ＜１）におけるＩｎ組成ｘは、１％以上２０％以下、好ましくは１％以上１０％以下が良い。Ｉｎ組成ｘが２０％を超えると、量子井戸層で発光する光が凹凸層８で吸収されてしまうためである。ここで凹凸層８の形成には、ｎ型ＧａＮからなる半導体基板１の傾斜角度が＜１−１００＞方向への傾斜角度が０°以上４５°以下であってかつ＜１１−２０＞方向への傾斜角度が０°以上１０°以下であることにより、結晶成長表面エネルギーを変化させていることにも起因する。なお、半導体基板１は、＜１−１００＞方向および＜１１−２０＞方向の傾斜角度が共に０°であってはいけないが、一方が０°であっても良い。
【００２５】
また、凹凸層８の結晶成長時のＶ族原料／ＩＩＩ族原料のモル比は２０００以上４００００以下、さらに好ましくは４０００以上２００００以下が良い。なお、凹凸層８の最小膜厚は１０ｎｍであることが好ましく、凹凸の形状は周期が５ｎｍ以上１００ｎｍ以下、好ましくは１０ｎｍ以上８０ｎｍ以下、さらに好ましくは２０ｎｍ以上６０ｎｍであり、高低差が５ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上１００ｎｍ以下、さらに好ましくは１５ｎｍ以上６０ｎｍ以下である。凹凸層８のサイズがこの範囲にある時に、動作電圧の低減とともに、光取り出し効率の向上が可能となる。また、凹凸層８の膜厚が１０ｎｍ未満であると、凹凸がｐ型コンタクト層９の上面に引き継がれず、ｐ型コンタクト層９の表面の面積が増大しなくなるためである。なお、本実施形態では凹凸層８はｐ型不純物Ｍｇを含んでいないが、含んでいてもよい。この場合は凹凸層８の形成時に原料ガスＴＭＩ、ＴＭＡ、及びＴＭＧの他に例えばＣｐ２Ｍｇを供給する必要がある。
【００２６】
凹凸層８を形成した後、ＴＭＧ、ＴＭＩ、ＴＭＡの供給を停止して、１０００℃〜１１００℃まで昇温する。続いて、温度を保持し、ＴＭＧ及びＣｐ２Ｍｇの供給を開始して、凹凸層８上に、Ｍｇが１×１０２０ｃｍ−３程度ドープされた、膜厚６０ｎｍ程度のｐ型ＧａＮからなるｐ型コンタクト層９を成長する。ｐ型コンタクト層９の膜厚は６０ｎｍと非常に薄いため、凹凸層８のファセットや粗さがそのままｐ型コンタクト層９にも引き継がれる。このため、ｐ型コンタクト層９の表面の面積、すなわち電極１１との接触面積が増大するために、動作電圧の低減につながる。なお、ｐ型コンタクト層９として、ｐ型ＧａＮの代わりに、例えばＩｎ０．０１Ｇａ０．９９Ｎを用いてもよい。ＩｎＧａＮを成長する場合は成長温度が７００℃〜８００℃である。｛１−１０１｝面、｛１−１０２｝面、｛１１−２１｝面、｛１１−２２｝面のいずれか、またはこれらを組み合わせた面のファセット上に形成されたｐ型コンタクト層では、補償ドナーが形成されにくく、（０００１）面上のｐ型コンタクト層と比較して、同量のｐ型不純物をドープしていても、アクセプタ濃度が上昇した。このことは、更なる動作電圧の低減につながる。
【００２７】
結晶成長を行ったウェハに対して、以下のデバイスプロセスを行うことにより、最終的に発光ダイオードが作製される。
【００２８】
ｐ型ＧａＮからなるｐ型コンタクト層９上には、例えばパラジウム−白金−金（Ｐｄ／Ｐｔ／Ａｕ）の複合膜からなる電極１１が形成される。例えば、Ｐｄは膜厚０．０５μｍ、Ｐｔは膜厚０．０５μｍ、Ａｕは膜厚０．０５μｍである。なお、電極１１は、光を透過する、例えばＩＴＯからなる透明電極であってもよい。
【００２９】
電極１１の形成後、ｎ型ＧａＮ基板１側から研磨し、ウェハ厚を１００μｍ程度までに薄くする。その後、電極１２を形成する。電極１２としては、例えば、チタン−白金−金（Ｔｉ／Ｐｔ／Ａｕ）の複合膜からなる。膜厚としては、例えば、Ｔｉ膜が０．０５μｍ程度、Ｐｔ膜が０．０５μｍ程度、およびＡｕ膜が１．０μｍ程度である。
【００３０】
以上説明したように、本実施形態においては、ｐ型コンタクト層９の表面には凹凸層８の凹凸を受け継いだ凹凸が形成されるが、凹凸層の凹凸の形成にはエッチングプロセスが用いられていないので、活性層にダメージを与えることがない。
【００３１】
次に、比較例として、図２に示す発光ダイオードを作製した。この比較例の発光ダイオードは、本実施形態の発光ダイオードにおいて、凹凸層８を形成せず、ｐ型ガイド層７上にｐ型コンタクト層９を形成した構成となっている。
【００３２】
本実施形態の青色発光ダイオードと、比較例の発光ダイオードとの特性を比較した。比較例の発光ダイオードにおいては、動作電流２０ｍＡにおける動作電圧が３．２Ｖ、光出力が１５ｍＷであった。
【００３３】
これに対して、本実施形態の発光ダイオードにおいては、動作電流２０ｍＡにおける動作電圧が３．０Ｖ、光出力が２０ｍＷまでに達した。本実施形態において動作電圧が低減できたのは、比較例に比べてｐ型コンタクト層９と電極１１との接触面積が増加し、接触抵抗が下がったためと考えられる。また、本実施形態では、電極１１とｐ型コンタクト層９との界面が上述した範囲のサイズの凹凸を有しているため、光の乱反射が抑えられ、光出力が増大した。
【００３４】
以上説明したように、本実施形態によれば、活性層にダメージを与えることなく、動作電圧を低下させることができる。
【００３５】
（第２実施形態）
次に、本発明の第２実施形態による半導体発光素子の断面を図３に示す。本実施形態の半導体発光素子は、窒化物系半導体発光ダイオードであって、ｎ型ＧａＮからなる半導体基板２１１上に、ｎ型ＧａＮからなるコンタクト層２１２、ｎ型ＧａＮからなるｎ型ガイド層２１３、ＩｎＧａＮからなる多重量子井戸構造の活性層２１４、ｐ型ＧａＡｌＮからなる電子オーバーフロー防止層２１５、ｐ型ＧａＮからなるｐ型ガイド層２１６、ＩｎＧａＡｌＮからなる凹凸層２１７、ｐ型ＧａＮからなるコンタクト層２１８が、順次積層された構成を有している。
【００３６】
また、上記多層構造の一部が、ｐ型ＧａＮからなるコンタクト層２１８からｎ型ＧａＮからなるコンタクト層２１２に達するまで除去され、露出したコンタクト層２１２上にＴｉ／Ｐｔ／Ａｕからなる電極２２１が形成されている。また、ｐ型ＧａＮからなるコンタクト層２１８の表面にはＡｇからなる反射電極２２２が形成されている。この反射電極２２２は、活性層からの光を反射して効率的に光を取り出すために設けられている。
【００３７】
次に、本実施形態の発光ダイオードの製造方法について説明する。
【００３８】
本実施形態の発光ダイオードは、ＭＯＣＶＤ法により作製した。原料は、ＴＭＧ、ＴＭＡ、ＴＭＩ、Ｃｐ２Ｍｇを用い、ガス原料として、アンモニアＮＨ３、ＳｉＨ４を用いた。さらに、キャリアガスとして水素及び窒素を用いた。
【００３９】
まず、有機洗浄、酸洗浄によって処理したｎ型ＧａＮからなる半導体基板２１１をＭＯＣＶＤ装置の反応室内に導入し、加熱されるサセプタ上に設置した。次いで、１１００℃まで昇温する過程においてサーマルエッチングを施し、表面にできた自然酸化膜を除去した。本実施形態で用いたｎ型ＧａＮからなる半導体基板２１１においては、｛０００１｝面上に上記の各層が形成され、この｛０００１｝面は、＜１−１００＞方向への傾斜角度が０°以上４５°以下であってかつ＜１１−２０＞方向への傾斜角度が０°以上１０°以下であると良く、好ましくは＜１−１００＞方向への傾斜角度が０°以上３０°以下であってかつ＜１１−２０＞方向への傾斜角度が０°以上５°以下、さらに好ましくは＜１−１００＞方向への傾斜角度が０°以上１０°以下であってかつ＜１１−２０＞方向への傾斜角度が０°以上３°以下であると、第１実施形態で説明したと同様に、後述の凹凸層２１７の形成が可能となる。
【００４０】
次いで、キャリアガスとして水素と窒素を流し、その後ＴＭＧ及びＳｉＨ４の供給を開始し、ｎ型ＧａＮからなるコンタクト層２１２を形成した。ここで成長温度は１０００℃〜１１００℃である。続いて、ｎ型ＧａＮからなるガイド層２１３を成長した。ｎ型ＧａＮからなるガイド層２１３の成長温度も１０００℃〜１１００℃とした。
【００４１】
次いで、ＴＭＧ及びＳｉＨ４の供給を停止して、７００℃〜８００℃まで降温した。この温度状態において、ＴＭＧ及びＴＭＩの供給を開始し、膜厚３．５ｎｍ程度のアンドープのＩｎ０．２Ｇａ０．８Ｎからなる量子井戸層と、この量子井戸層の両側に設けられる膜厚７ｎｍ程度のアンドープのＩｎ０．０１Ｇａ０．９９Ｎからなるバリア層との積層膜を複数積層し、ＩｎＧａＮからなる多重量子井戸構造の活性層２１４を形成した。
【００４２】
次いで、ＴＭＧ、ＴＭＩの供給を停止して、１０００℃〜１１００℃まで昇温した。続いて、温度を保持し、ＴＭＧ、ＴＭＡ及びＣｐ２Ｍｇの供給を開始し、ｐ型ＧａＡｌＮからなる電子オーバーフロー防止層２１５を形成した。次いで、このままの状態からＴＭＡのみ供給を停止し、ｐ型ＧａＮからなるガイド層２１６を形成した。
【００４３】
次に、ＴＭＧ及びＣｐ２Ｍｇの供給を停止して、７００℃〜８００℃まで降温した。その後、ＴＭＩ、ＴＭＡ、及びＴＭＧの供給を開始し、この温度状態で、ＩｎｘＧａ1−ｘ−ｙＡｌｙＮ（０＜ｘ＜１、０＜ｙ＜１）からなる凹凸層２１７を形成した。ここで凹凸層２１７は、｛１−１０１｝面、｛１−１０２｝面、｛１１−２１｝面、｛１１−２２｝面のいずれか、またはこれらを組み合わせた面のファセットを有している。また、ＩｎｘＧａ1−ｘ−ｙＡｌｙＮ（０＜ｘ＜１、０＜ｙ＜１）からなる凹凸層２１７におけるＡｌの組成ｙは、０．００１％以上６％以下、好ましくは０．０１％以上３％以下、さらに好ましくは０．１％以上１％以下であることが良いことが分かった。なお、凹凸層２１７の最小膜厚は１０ｎｍであることが好ましく、凹凸の形状は、周期が５ｎｍ以上１００ｎｍ以下、好ましくは１０ｎｍ以上８０ｎｍ以下、さらに好ましくは２０ｎｍ以上６０ｎｍであり、高低差が５ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上１００ｎｍ以下、さらに好ましくは１５ｎｍ以上６０ｎｍ以下であれば良い。凹凸層のサイズがこの範囲にある時に、動作電圧の低減とともに、光取り出し効率の向上が可能となる。なお、本実施形態では凹凸層２１７はｐ型不純物Ｍｇを含んでいないが、含んでいてもよい。この場合は凹凸層２１７の形成時に原料ガスＴＭＩ、ＴＭＡ、及びＴＭＧの他に例えばＣｐ２Ｍｇを供給する必要がある。
【００４４】
次いで、ＴＭＧ、ＴＭＩ、ＴＭＡの供給を停止して、１０００℃〜１１００℃まで昇温した。続いて、温度を保持し、ＴＭＧ及びＣｐ２Ｍｇの供給を開始して、ｐ型ＧａＮからなるコンタクト層２１８を形成した。そして、有機金属原料の供給を停止し、ＮＨ３、キャリアガスのみ引き続き供給して降温した。
【００４５】
次いで、上記多層構造の一部をｎ型ＧａＮからなるコンタクト層２１２に達するまでドライエッチング法により除去し、露出したｎ型コンタクト層２１２にＴｉ／Ｐｔ／Ａｕからなる電極２２１を形成した。また、ｐ型ＧａＮからなるコンタクト層２１８上には、Ａｇからなる電極２２２を形成した。
【００４６】
次いで、上記多層構造を反転させ実装することでフリップチップ構造とした。
【００４７】
以上説明したように、本実施形態においては、ｐ型コンタクト層２１８の表面には凹凸層２１７の凹凸を受け継いだ凹凸が形成されるが、凹凸層２１７の凹凸の形成にはエッチングプロセスが用いられていないので、活性層にダメージを与えることがない。
【００４８】
本実施形態の発光ダイオードのＩ−Ｖ特性を測定したところ、良好なオーミック接触が得られた。この発光ダイオードの動作電圧は、動作電流２０ｍＡ時で３．０Ｖ、光出力は３０ｍＷとなった。
【００４９】
このように本実施形態によれば、光取り出し部である表面や半導体基板１の結晶界面に凹凸を形成するという工程なく、結晶成長過程によって凹凸構造のあるＩｎＧａＡｌＮ層を挿入することが可能となり、加工精度による光取り出し効果を低減することなく、従来の場合以上の効果を得ることが可能となった。
【００５０】
なお、本実施形態においては、半導体基板としてＧａＮを用いたが、その代わりにサファイアやＳｉＣ、ＺｎＯなどを用いることも可能である。また、発光ダイオードの形状として、上下通電構造を適応することも可能である。
【００５１】
以上説明したように、本実施形態によれば、活性層にダメージを与えることなく、動作電圧を低下させることができる。
【００５２】
（第３実施形態）
次に、本発明の第３実施形態による半導体発光素子の断面を図４に示す。本実施形態の半導体発光素子は発光ダイオードであって、ｎ型ＧａＮからなる半導体基板３０１上に形成されたｎ型ＧａＮ層３０２と、ｎ型ＧａＮ層３０２上に形成されたｎ型ＧａＮからなるｎ型ガイド層３０３と、ｎ型ガイド層３０３上に形成された多重量子井戸構造の活性層３０４と、活性層３０４上に形成されたｐ型ＧａＮからなるｐ型ガイド層３０５と、ｐ型ガイド層３０５上に形成されたｐ型ＧａＡｌＮからなる電子オーバーフロー防止層３０６と、電子オーバーフロー防止層３０６上に形成された凹凸層３０７と、凹凸層３０７上に形成されたｐ型ＧａＮからなるｐ型ガイド層３０８と、ｐ型ガイド層３０８上に形成されたｐ型ＧａＮからなるコンタクト層３０９と、を備えている。また、このコンタクト層９上に電極３１１が設けられ、半導体基板３０１のｎ型ＧａＮ層３０２とは反対側に電極３１２が設けられている。
【００５３】
次に、本実施形態の発光ダイオードの製造方法を説明する。
【００５４】
まず、ｎ型ＧａＮからなる半導体基板３０１上に、ｎ型不純物がドープされたｎ型ＧａＮ層３０２を結晶成長により形成する。結晶成長には、ＭＯＣＶＤ法を用いた。ｎ型不純物には、ＳｉやＧｅなど種々の元素を用いることが可能であるが、本実施形態ではＳｉを用いた。Ｓｉのドーピング量としては２×１０１８ｃｍ−３程度にした。また、本実施形態で用いたｎ型ＧａＮ基板３０１においては、｛０００１｝面上に上記の各層が形成され、この｛０００１｝面は、＜１−１００＞方向への傾斜角度が０°以上４５°以下であってかつ＜１１−２０＞方向への傾斜角度が０°以上１０°以下であると良く、好ましくは＜１−１００＞方向への傾斜角度が０°以上３０°以下であってかつ＜１１−２０＞方向への傾斜角度が０°以上５°以下、さらに好ましくは＜１−１００＞方向への傾斜角度が０°以上１０°以下であってかつ＜１１−２０＞方向への傾斜角度が０°以上３°以下であると、第１実施形態で説明した同様に、後述の凹凸層３０７の形成が可能となる。
【００５５】
次に、ｎ型ＧａＮ層３０２上に、ｎ型不純物が１×１０１８ｃｍ−３程度ドープされた、膜厚０．１μｍ程度のＧａＮからなるｎ型ガイド層３０３を結晶成長により形成する。
ｎ型ＧａＮ層３０２、ｎ型ガイド層３０３を成長させる際の成長温度はいずれも１０００℃〜１１００℃である。また、ｎ型ガイド層３０３として、ｎ型ＧａＮではなく、膜厚０．１μｍ程度のＩｎ０．０１Ｇａ０．９９Ｎを用いても良い。Ｉｎ０．０１Ｇａ０．９９Ｎを用いる場合の成長温度は７００℃〜８００℃である。
【００５６】
次に、ｎ型ガイド層３０３上に、膜厚３．５ｎｍ程度のアンドープのＩｎ０．２Ｇａ０．８Ｎからなる量子井戸層と、この量子井戸層の両側に設けられた膜厚７ｎｍ程度のアンドープのＩｎ０．０１Ｇａ０．９９Ｎからなるバリア層との積層構造を複数積層した多重量子井戸構造の活性層３０４を形成する。この場合の成長温度は７００℃〜８００℃である。室温におけるフォトルミネッセンスの波長をここでは４３０ｎｍに設計した。
【００５７】
次に、活性層３０４上に、ＧａＮからなるｐ型ガイド層３０５を成長させる。膜厚は９０ｎｍ程度であれば良い。ＧａＮを成長する温度は１０００℃〜１１００℃である。ｐ型不純物としては、ＭｇやＺｎなど種々の元素を用いることが可能であるが、本実施形態ではＭｇを用いた。Ｍｇのドーピング量としては４×１０１８ｃｍ−３程度とした。また、ｐ型ガイド層３０５として、ＧａＮを用いる代わりに膜厚０．１μｍ程度のＩｎ０．０１Ｇａ０．９９Ｎを用いても良い。Ｉｎ０．０１Ｇａ０．９９Ｎを用いる場合の成長温度は７００℃〜８００℃である。
【００５８】
次に、ｐ型ガイド層３０５上に、ｐ型不純物がドープされた膜厚１０ｎｍ程度のＧａ０．８Ａｌ０．２Ｎからなる電子オーバーフロー防止層３０６を成長させる。Ｍｇのドーピング量としては４×１０１８ｃｍ−３程度とした。Ｇａ０．８Ａｌ０．２Ｎの成長温度は１０００℃〜１１００℃であるが、７００℃〜８００℃に設定しても良い。
【００５９】
次に、電子オーバーフロー防止層３０６上に、ＩｎｘＧａ1−ｘ−ｙＡｌｙＮ（０＜ｘ＜１、０＜ｙ＜１）からなる凹凸層３０７の形成を行う。第１実施形態のように、凹凸層３０７の形成前に成長温度を再び７００℃〜８００℃に下げて成長を行う。本実施形態の凹凸層３０７は、｛１−１０１｝面、｛１−１０２｝面、｛１１−２１｝面、｛１１−２２｝面のいずれか、またはこれらを組み合わせた面のファセットを有している。また、ＩｎｘＧａ1−ｘ−ｙＡｌｙＮ（０＜ｘ＜１、０＜ｙ＜１）からなる凹凸層３０７におけるＡｌ組成ｙは、０．００１％以上６％以下、好ましくは０．０１％以上３％以下、さらに好ましくは０．１％以上１％以下、であることが良い。なお、凹凸層３０７の最小膜厚は１０ｎｍであることが好ましく、凹凸は、周期が５ｎｍ以上１００ｎｍ以下、好ましくは１０ｎｍ以上８０ｎｍ以下、さらに好ましくは２０ｎｍ以上６０ｎｍであり、高低差が５ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上１００ｎｍ以下、さらに好ましくは１５ｎｍ以上６０ｎｍ以下であると良い。凹凸層のサイズがこの範囲にある時に、動作電圧の低減とともに、光取り出し効率の向上が可能となる。
【００６０】
次に、凹凸層３０７上に、Ｍｇが１×１０１９ｃｍ−３程度ドープされたｐ型ＧａＮからなるｐ型ガイド層３０８を成長する。膜厚は５０ｎｍ程度あれば良い。ＧａＮを成長する温度は１０００℃〜１１００℃である。
【００６１】
最後に、凹凸層３０７上に、Ｍｇが１×１０２０ｃｍ−３程度ドープされた、膜厚６０ｎｍのｐ型ＧａＮからなるコンタクト層３０９を成長する。ｐ型ガイド層３０８とコンタクト層３０９との膜厚の合計は１１０ｎｍと非常に薄いため、凹凸層３０７のファセットや粗さがそのままｐ型ガイド層３０８とコンタクト層３０９にも引き継がれる。このため、コンタクト層３０９と電極３１１との間の接触面積が増大し、動作電圧が低減する。ここで、ＧａＮを成長する温度は１０００℃〜１１００℃である。また、コンタクト層３０９としてＧａＮの代わりに、例えばＩｎ０．０１Ｇａ０．９９Ｎを用いてもよい。ＩｎＧａＮを成長する場合は成長温度が７００℃〜８００℃である。｛１−１０１｝面、｛１−１０２｝面、｛１１−２１｝面、｛１１−２２｝面のいずれか、またはこれらを組み合わせた面のファセット上に形成されたｐ型ガイド層３０８とコンタクト層３０９の積層膜では、補償ドナーが形成されにくく、（０００１）面に形成されたｐ型コンタクト層と比較して、同量のｐ型不純物をドープしていても、アクセプタ濃度が上昇する。このため、更なる動作電圧の低減することができる。
【００６２】
以上説明したように、本実施形態においては、ｐ型コンタクト層３０９の表面には凹凸層３０７の凹凸を受け継いだ凹凸が形成されるが、凹凸層３０７の凹凸の形成にはエッチングプロセスが用いられていないので、活性層にダメージを与えることがない。
【００６３】
結晶成長を行ったウェハに対して、以下のデバイスプロセスを行うことにより、最終的に発光ダイオードが作製される。
【００６４】
ｐ型ＧａＮコンタクト層３０９上には、例えばパラジウム−白金−金（Ｐｄ／Ｐｔ／Ａｕ）の複合膜からなる電極３１１が形成される。例えば、Ｐｄ膜は膜厚が０．０５μｍ、Ｐｔ膜は膜厚が０．０５μｍ、Ａｕ膜は膜厚が０．０５μｍである。
【００６５】
電極３１１の形成後、ｎ型ＧａＮからなる半導体基板３０１側から研磨し、ウェハ厚を１００μｍ程度までに薄くする。その後、電極３１２を形成する。電極３１２としては、例えば、チタン−白金−金（Ｔｉ／Ｐｔ／Ａｕ）の複合膜からなる。膜厚としては、例えば、Ｔｉ膜は膜厚が０．０５μｍ、Ｐｔ膜は膜厚が０．０５μｍ、およびＡｕ膜は膜厚が１．０μｍである。
【００６６】
次に、比較例として、図５に示す発光ダイオードを作製した。この比較例の発光ダイオードは、本実施形態の発光ダイオードにおいて、凹凸層３０７を形成せず、電子オーバーフロー防止層３０６上にｐ型ガイド層３０８を形成し、このｐ型ガイド層３０８上にｐ型コンタクト層３０９を形成した構成となっている。
【００６７】
本実施形態の青色発光ダイオードと、比較例の発光ダイオードとの特性を比較した。比較例の発光ダイオードにおいては、動作電流２０ｍＡにおける動作電圧が３．２Ｖ、光出力が１５ｍＷであった。
【００６８】
これに対して、本実施形態の発光ダイオードにおいては、動作電流２０ｍＡにおける動作電圧が２．９５Ｖ、光出力が２２ｍＷまでに達した。本実施形態において動作電圧が低減できたのは、比較例に比べてｐ型コンタクト層３０９と電極３１１の接触面積が増加したので、接触抵抗が下がったためと考えられる。また、ｐ型ＧａＮからなるｐ型ガイド層３０８とｐ型コンタクト層３０９との界面での光の乱反射が抑えられ、光出力が増大した。
【００６９】
以上説明したように、本実施形態によれば、活性層にダメージを与えることなく、動作電圧を低下させることができる。
【００７０】
（第４実施形態）
次に、本発明の第４実施形態による半導体発光素子の断面を図６に示す。本実施形態の半導体発光素子はレーザダイオードである。このレーザダイオードは、ｎ型ＧａＮからなる半導体基板４０１上に形成されたｎ型ＧａＮ層４０２と、ｎ型ＧａＮ層４０２上に形成されたｎ型ＧａＡｌＮからなるｎ型クラッド層４０３と、ｎ型クラッド層４０３上に形成されたｎ型ＧａＮからなるｎ型ガイド層４０４と、ｎ型ガイド層４０４上に形成された多重量子井戸構造の活性層４０５と、活性層４０５上に形成されたｐ型ＧａＮからなるｐ型ガイド層４０６と、ｐ型ガイド層４０６上に形成されたｐ型ＧａＡｌＮからなる電子オーバーフロー防止層４０７と、電子オーバーフロー防止層４０７上に形成されたｐ型ＧａＮからなるｐ型ガイド層４０８と、ｐ型ガイド層４０８上に形成されたｐ型ＧａＡｌＮからなるｐ型クラッド層４０９と、ｐ型クラッド層４０９上に形成された凹凸層４１０と、凹凸層４１０上に形成されたｐ型ＧａＮからなるコンタクト層４１１と、を備えている。
【００７１】
次に、本実施形態のレーザダイオードの製造方法を説明する。
【００７２】
まず、ｎ型ＧａＮからなる半導体基板４０１上に、ｎ型不純物がドープされたｎ型ＧａＮ層４０２を結晶成長に形成する。結晶成長には、ＭＯＣＶＤ法を用いた。ｎ型不純物として、ＳｉやＧｅなど種々の元素を用いることが可能であるが、本実施形態ではＳｉを用いた。Ｓｉのドーピング量としては２×１０１８ｃｍ−３とした。また、本実施形態で用いたｎ型ＧａＮからなる半導体基板４０１においては、｛０００１｝面上に上記の各層が形成され、この｛０００１｝面は、＜１−１００＞方向への傾斜角度が０°以上４５°以下であってかつ＜１１−２０＞方向への傾斜角度が０°以上１０°以下であると良く、好ましくは＜１−１００＞方向への傾斜角度が０°以上３０°以下であってかつ＜１１−２０＞方向への傾斜角度が０°以上５°以下、さらに好ましくは＜１−１００＞方向への傾斜角度が０°以上１０°以下であってかつ＜１１−２０＞方向への傾斜角度が０°以上３°以下であると、第１実施形態で説明したと同様に、後述の凹凸層４１０の形成が可能となる。
【００７３】
次に、ｎ型ＧａＮ層４０２上に、ｎ型不純物が１×１０１８ｃｍ−３程度ドープされた、膜厚１．５μｍ程度のＧａ０．９５Ａｌ０．０５Ｎからなるｎ型クラッド層４０３を結晶成長に形成する。
【００７４】
次に、ｎ型クラッド層４０３上に、ｎ型不純物が１×１０１８ｃｍ−３程度ドープされた、膜厚０．１μｍ程度のＧａＮからなるｎ型ガイド層４０４を結晶成長により形成する。ｎ型ＧａＮ層４０２、ｎ型クラッド層４０３、ｎ型ガイド層４０４を成長させる際の成長温度はいずれも１０００℃〜１１００℃である。また、ｎ型ガイド層４０４として、ＧａＮの代わりに、膜厚０．１μｍ程度のＩｎ０．０１Ｇａ０．９９Ｎを用いても良い。Ｉｎ０．０１Ｇａ０．９９Ｎを用いる場合の成長温度は７００℃〜８００℃である。
【００７５】
次に、ｎ型ガイド層４０４上に、膜厚３．５ｎｍ程度のアンドープのＩｎ０．１Ｇａ０．９Ｎからなる量子井戸層と、この量子井戸層の両側に設けられた膜厚７ｎｍ程度のアンドープのＩｎ０．０１Ｇａ０．９９Ｎからなるバリア層との積層膜を複数積層した多重量子井戸構造の活性層４０５を形成する。量子井戸層およびバリア層の成長温度は７００℃〜８００℃である。室温におけるフォトルミネッセンスの波長をここでは４０５ｎｍに設計した。
【００７６】
次に、活性層４０５上に、ＧａＮからなるｐ型ガイド層４０６を成長させる。膜厚は９０ｎｍ程度であれば良い。ＧａＮを成長する温度は１０００℃〜１１００℃である。ｐ型不純物としては、ＭｇやＺｎなど種々の元素を用いることが可能であるが、本実施形態ではｐ型不純物としてＭｇを用いた。Ｍｇのドーピング量としては４×１０１８ｃｍ−３程度であれば良い。また、ｐ型ガイド層４０６として、ＧａＮの代わりに膜厚０．１μｍ程度のＩｎ０．０１Ｇａ０．９９Ｎを用いても良い。Ｉｎ０．０１Ｇａ０．９９Ｎを用いる場合の成長温度は７００℃〜８００℃である。
【００７７】
次に、ｐ型ガイド層４０６上に、ｐ型不純物がドープされた膜厚１０ｎｍ程度のＧａ０．８Ａｌ０．２Ｎからなる電子オーバーフロー防止層４０７を成長させる。ｐ型不純物としてＭｇのドーピング量としては４×１０１８ｃｍ−３程度であれば良い。Ｇａ０．８Ａｌ０．２Ｎの成長温度は１０００℃〜１１００℃であるが、７００℃〜８００℃に設定しても良い。
【００７８】
次に、電子オーバーフロー防止層４０７上に、Ｍｇが１×１０１９ｃｍ−３程度ドープされたｐ型ＧａＮからなるｐ型ガイド層４０８を成長する。膜厚は５０ｎｍ程度あれば良い。ＧａＮを成長する温度は１０００℃〜１１００℃である。
【００７９】
次に、ｐ型ガイド層４０８上に、Ｍｇが１×１０１９ｃｍ−３程度ドープされた、膜厚０．６μｍ程度のＧａ０．９５Ａｌ０．０５Ｎからなるｐ型クラッド層４０９を結晶成長により形成する。
【００８０】
次に、ｐ型クラッド層４０９上に、ＩｎｘＧａ1−ｘ−ｙＡｌｙＮ（０＜ｘ＜１、０＜ｙ＜１）からなる凹凸層４１０の形成を行う。第１実施形態の場合と同様に、凹凸層４１０の形成前に、成長温度を再び７００℃〜８００℃に下げて成長を行う。本実施形態の凹凸層４１０は、｛１−１０１｝面、｛１−１０２｝面、｛１１−２１｝面、｛１１−２２｝面のいずれか、またはこれらが組み合わせられた面のファセットを有している。また、ＩｎｘＧａ1−ｘ−ｙＡｌｙＮ（０＜ｘ＜１、０＜ｙ＜１）からなる凹凸層４１０におけるＡｌの組成ｙは、０．００１％以上６％以下、好ましくは０．０１％以上３％以下、さらに好ましくは０．１％以上１％以下、であることが良いことが分かった。また、凹凸層４１０の最小膜厚は１０ｎｍであることが好ましく、凹凸は、周期が５ｎｍ以上１００ｎｍ以下、好ましくは１０ｎｍ以上８０ｎｍ以下、さらに好ましくは２０ｎｍ以上６０ｎｍであり、高低差が５ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以上１００ｎｍ以下、さらに好ましくは５ｎｍ以上６０ｎｍ以下である。なお、本実施形態においては、凹凸の高低差の下限は５ｎｍであるが、これはレーザには大電流が流れ、電流密度を均一にすることが要求されるためである。
【００８１】
最後に、凹凸層４１０上に、Ｍｇが１×１０２０ｃｍ−３程度ドープされた、膜厚６０ｎｍ程度のｐ型ＧａＮからなるコンタクト層４１１を成長する。コンタクト層４１１の膜厚は６０ｎｍと非常に薄いため、凹凸層４１０のファセットや粗さがそのままコンタクト層４１１にも引き継がれる。このため、コンタクト層４１１と電極４２１との間の接触面積が増大し、動作電圧を低減することができる。本実施形態では、ＧａＮを成長する温度は１０００℃〜１１００℃である。また、コンタクト層４１１として、ＧａＮの代わりに、例えばＩｎ０．０１Ｇａ０．９９Ｎを用いてもよい。ＩｎＧａＮを成長する場合は成長温度が７００℃〜８００℃である。また、｛１−１０１｝面、｛１−１０２｝面、｛１１−２１｝面、｛１１−２２｝面のいずれか、またはこれらが組み合わせられた面のファセット上に形成されたコンタクト層４１１では、補償ドナーが形成されにくく、（０００１）面上に形成されたｐ型コンタクト層と比較して、同量のｐ型不純物をドープしていても、アクセプタ濃度が上昇する。このため、更なる動作電圧の低減をすることができる。
【００８２】
以上説明したように、本実施形態においては、ｐ型コンタクト層４１１の表面には凹凸層４１０の凹凸を受け継いだ凹凸が形成されるが、凹凸層４１０の凹凸の形成にはエッチングプロセスが用いられていないので、活性層にダメージを与えることがない。
【００８３】
結晶成長を行ったウェハに対して、以下のデバイスプロセスを行うことにより、最終的にレーザダイオードが作製される。
【００８４】
図６に示すように、ｐ型クラッド層４０９と、凹凸層４１０と、ｐ型コンタクト層４１１との積層膜をパターニングしリッジ構造を形成する。このリッジ構造は、中央にｐ型クラッド層４０９と、凹凸層４１０と、ｐ型コンタクト層４１１とからなる凸部を形成し、この凸部の周辺の平坦部がｐ型クラッド層４０９からなっている。ｐ型クラッド層４０９と、凹凸層４１０と、ｐ型コンタクト層４１１とからなる凸部は、紙面に垂直方向に延伸しており、共振器となる。なお、凸部は、図６に示すように、断面が垂直側壁を有する矩形に限定されず、メサ型の斜面を有して台形の凸部をなしても構わない。ｐ型コンタクト層４１１の幅（リッジ幅）は約２μｍである。本実施形態では、共振器方向（紙面に垂直方向）を、窒化物系ＩＩＩ−Ｖ族化合物半導体の＜１−１００＞方向に合わせる。
【００８５】
凸部の側面および凸部の周辺の平坦部となるｐ型クラッド層４０９上には、凸部を挟むように絶縁膜からなる電流ブロック層４３１が形成され、電流ブロック層４３１により横モードが制御される。電流ブロック層４３１の膜厚は設計により任意に選択できるが、０．３μｍ〜０．６μｍ程度の値、例えば、０．５μｍ程度に設定すれば良い。この電流ブロック層４３１には、ＡｌＮ膜、Ｇａ０．８Ａｌ０．２Ｎ膜等の高比抵抗半導体膜を用いても良く、プロトン照射した半導体膜、シリコン酸化膜（ＳｉＯ２膜）、酸化ジルコニウム膜（ＺｒＯ２膜）等も使用可能である。更に、例えば、ＳｉＯ２膜とＺｒＯ２膜とによる多層膜でも構わない。即ち、電流ブロック層４３１としては、活性層４０５に用いている窒化物系ＩＩＩ−Ｖ族化合物半導体よりも屈折率が低いものであれば種々の材料が使用可能である。本実施形態のリッジ導波路型レーザ構造だけでなく、絶縁膜の代わりに、ｎ型ＧａＮやｎ型ＧａＡｌＮなどｎ型の半導体層を用いて、ｐｎ接合分離して電流ブロック層として機能させた、埋め込み型レーザ構造でも良い。
【００８６】
ｐ型ＧａＮコンタクト層４１１上には、例えば、パラジウム／白金／金（Ｐｄ／Ｐｔ／Ａｕ）の複合膜（積層膜）からなる電極４２１が設けられる。ここで、例えば、Ｐｄ膜は膜厚が０．０５μｍ、Ｐｔ膜は膜厚が０．０５μｍ、Ａｕ膜は膜厚が１．０μｍである。
【００８７】
また、ｎ型ＧａＮからなる半導体基板４０１の裏面には、チタン／白金／金（Ｔｉ／Ｐｔ／Ａｕ）の複合膜（積層膜）等からなる電極４２２が設けられている。電極４２２は、例えば、Ｔｉ膜は膜厚が０．０５μｍ、Ｐｔ膜は膜厚が０．０５μｍ、Ａｕ膜は膜厚が１．０μｍである。
【００８８】
なお、共振器は劈開を用いて形成する。すなわち、劈開端面を共振器終端の両側とし、レーザの反射鏡として機能させる。本実施形態では、劈開面は窒化物系ＩＩＩ−Ｖ族化合物半導体の｛１−１００｝面である。共振器長としては例えば６００μｍにすれば良い。
【００８９】
次に、比較例として、図７に示すレーザダイオードを作製した。この比較例のレーザダイオードは、本実施形態のレーザダイオードにおいて、凹凸層４１０を形成せず、ｐ型ＧａＡｌＮからなるｐ型クラッド層４０９上にｐ型ＧａＮからなるコンタクト層４１１を成長した構成となっている。
【００９０】
本実施形態のレーザダイオードと、比較例のレーザダイオードの特性を比較した。比較例のレーザダイオードにおいては、しきい値電流が３０ｍＡであり、その時の動作電圧が３．６Ｖであった。
【００９１】
これに対して、本実施形態のレーザダイオードにおいては、しきい値電流が３０ｍＡであり、動作電圧は３．３Ｖまで低減した。動作電圧が低減できたのは、ｐ型コンタクト層４１１と電極４２１の接触面積が増加し、接触抵抗が下がったためと考えられる。しきい値電流には差が見られず、凹凸層４１０の存在の有無によらず電流が均一に注入できていることが分かる。本実施形態のように、動作電圧を低減できるということは、消費電力を低減できるということであり、種々の応用に有利である。
【００９２】
以上説明したように、本発明の各実施形態によれば、活性層にダメージを与えることなく、動作電圧を低下させることができる。
【図面の簡単な説明】
【００９３】
【図１】第１実施形態による半導体発光素子の断面図。
【図２】第１実施形態の比較例による半導体発光素子の断面図。
【図３】第２実施形態による半導体発光素子の断面図。
【図４】第３実施形態による半導体発光素子の断面図。
【図５】第３実施形態の比較例による半導体発光素子の断面図。
【図６】第４実施形態による半導体発光素子の断面図。
【図７】第４実施形態の比較例による半導体発光素子の断面図。
【符号の説明】
【００９４】
１  ｎ型半導体基板
２  ｎ型ＧａＮ層
３  ｎ型ガイド層
４  活性層
５  ｐ型ガイド層
６  電子オーバーフロー防止層
７  ｐ型ガイド層
８  凹凸層
９  ｐ型コンタクト層
１１  電極
１２  電極
２１１  ｎ型半導体基板
２１２  ｎ型ＧａＮ層
２１３  ｎ型ガイド層
２１４  活性層
２１５  電子オーバーフロー防止層
２１６  ｐ型ＧａＮガイド層
２１７  凹凸層
２１８  ｐ型ＧａＮコンタクト層
２２１  電極
２２２  電極
３０１  ｎ型半導体基板
３０２  ｎ型ＧａＮ層
３０３  ｎ型ガイド層
３０４  活性層
３０５  ｐ型ガイド層
３０６  電子オーバーフロー防止層
３０７  凹凸層
３０８  ｐ型ガイド層
３０９  ｐ型コンタクト層
３１１  電極
３１２  電極
４０１  ｎ型半導体基板
４０２  ｎ型ＧａＮ層
４０３  ｎ型クラッド層
４０４  ｎ型ガイド層
４０５  活性層
４０６  ｐ型ガイド層
４０７  電子オーバーフロー防止層
４０８  ｐ型ガイド層
４０９  ｐ型クラッド層
４１０  凹凸層
４１１  ｐ型コンタクト層
４２１  電極
４２２  電極
４３１  電流ブロック層
【図１】
2012019246.tif 000003
【図２】
2012019246.tif 000004
【図３】
2012019246.tif 000005
【図４】
2012019246.tif 000006
【図５】
2012019246.tif 000007
【図６】
2012019246.tif 000008
【図７】
2012019246.tif 000009