(57)【要約】【課題】過電流のような異常が発生することによって種々の不都合が生じるのを回避することができる電源回路を提供する。【解決手段】制御回路９は、異常を検出している間にはトランジスタ４を遮断状態に保持するので、トランジスタ３が遮断状態のときにトランジスタ４が遮断状態になると、還流電流がショットキーバリアダイオード５のみに流れ、ショットキーバリアダイオード５による電圧降下が発生する。このように電圧降下が発生することによって、コイル７の両端間の電位差が増大し、コイル７に流れる電流の減少量が増大する。このような電流の減少量は、トランジスタ３を導通状態に保持することによる電流の増大量より大きい。したがって、トランジスタ３を導通状態に保持することによりコイル７に流れる電流が増大しても、コイル７に流れる電流を、所定の値より低くすることができる。【選択図】図１
2012019628.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧を任意の直流電圧に変換して出力する電源回路であって、
直流電源に接続された主スイッチング素子と、
前記主スイッチング素子に直列接続された同期整流用スイッチング素子と、
前記主スイッチング素子に流れる電流に応じたエネルギーを蓄積する誘導性素子と、
前記誘導性素子に流れる電流が充電され、該充電量に応じた直流電流が出力される容量性素子と、
前記電源回路の異常を検知する異常検知回路と、
前記主スイッチング素子と前記同期スイッチング素子とを制御する制御回路と、を備え、
前記制御回路は、前記異常検知回路が異常を検知した場合に、前記同期整流用スイッチング素子を遮断状態に保持することを特徴とする電源回路。
【請求項２】
前記異常検知回路が、前記主スイッチング素子に過電流が生じたことを検知した場合に、前記制御回路は、前記同期整流用スイッチング素子を遮断状態に保持する請求項１に記載の電源回路。
【請求項３】
前記異常検知回路が、出力電圧が所定の値より低くなったことを検知した場合に、前記制御回路は、前記同期整流用スイッチング素子を遮断状態に保持する請求項１に記載の電源回路。
【請求項４】
前記異常検知回路が、出力電圧が所定の値より低くなったことを検知し、かつ、前記主スイッチング素子に過電流が生じたことを検知した場合に、前記制御回路は、前記同期整流用スイッチング素子を遮断状態に保持する請求項１に記載の電源回路。
【請求項５】
前記制御回路は、異常状態が第１の期間以上継続したときには前記主スイッチング素子を遮断状態にし、前記主スイッチング素子を遮断状態にしてから第２の期間を経過したときには前記主スイッチング素子を導通状態にする請求項１から４のうちのいずれか１項に記載の電源回路。
【請求項６】
前記制御回路を半導体基板上に集積した請求項１から５のうちのいずれか１項に記載の電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電圧を任意の直流電圧に変換して出力する同期整流方式の電源回路に関する。
【背景技術】
【０００２】
同期整流方式の電源回路は、直流電源に接続される電源入力部と、電源入力部に接続された主スイッチング素子と、主スイッチング素子に直列接続された同期整流用スイッチング素子と、主スイッチング素子に流れる電流に応じたエネルギーを蓄積するコイルと、コイルに流れる電流を蓄積するコンデンサと、コンデンサの両端間に現れる直流電圧を負荷に出力する電源出力部と、を有する。主スイッチング素子及び同期整流用スイッチング素子としてトランジスタのような半導体素子が用いられており、クロックに同期させながら所定のタイミングで、主スイッチング素子及び同期整流用スイッチング素子を、一方が導通状態のときに他方を遮断状態にし、一方が遮断状態のときに他方を導通状態にしている。同期整流方式の電源回路では、同期整流用スイッチング素子のオン抵抗が非常に小さいので、スイッチング時の損失電圧を非常に小さくでき、その結果、低出力電圧でも高い効率を実現することができる（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−２１０８２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
過電流のような異常が電源回路に発生することによって種々の不都合が生じる。過電流による異常を検知するために、主スイッチング素子の過電流を検知する過電流検知回路が一般的に用いられている。過電流検知回路を用いた電源回路では、過電流検知回路によって過電流が検知された場合には、主スイッチング素子を遮断状態にし、同期整流用スイッチング素子を導通状態に保持して電流を制限する機能を有する。
【０００５】
しかしながら、同期整流用スイッチング素子のオン抵抗が非常に小さいので、同期整流用スイッチング素子を導通状態に保持して電流を制限したとしても、主スイッチング素子が遮断状態である間に電源回路に流れる電流の減少量は非常に小さい。
【０００６】
また、過電流を検知するためには、過電流検知回路の遅延、主スイッチング素子のスイッチング時に発生するノイズに反応させないためのフィルタ遅延等を考慮した時間だけ主スイッチング素子を周期的に導通状態にする必要がある。このように主スイッチング素子を周期的に導通状態にすることにより、電源回路に流れる電流は、主スイッチング素子を周期的に導通状態にする度に増大する。
【０００７】
主スイッチング素子を導通状態に保持することによる電流の増大量は、同期整流用スイッチング素子を導通状態に保持することによる電流の減少量より大きくなる傾向にある。したがって、同期整流用スイッチング素子を導通状態に保持して電流を制限する機能を有するにもかかわらず、主スイッチング素子を導通状態にする度に電源回路に流れる電流が結果的に増大し、構成部品が破壊されるおそれがある。
【０００８】
本発明の目的は、過電流のような異常が発生することによって種々の不都合が生じるのを回避することができる電源回路を提供することである。
【課題を解決するための手段】
【０００９】
本発明による電源回路は、直流電圧を任意の直流電圧に変換して出力する電源回路であって、直流電源に接続された主スイッチング素子と、前記主スイッチング素子に直列接続された同期整流用スイッチング素子と、前記主スイッチング素子に流れる電流に応じたエネルギーを蓄積する誘導性素子と、前記誘導性素子に流れる電流が充電され、該充電量に応じた直流電流が出力される容量性素子と、前記電源回路の異常を検知する異常検知回路と、前記主スイッチング素子と前記同期スイッチング素子とを制御する制御回路と、を備え、前記制御回路は、前記異常検知回路が異常を検知した場合に、前記同期整流用スイッチング素子を遮断状態に保持することを特徴とする。
【発明の効果】
【００１０】
本発明によれば、異常検知回路が異常を検知した場合に、同期整流用スイッチング素子を遮断状態に保持する。このように同期整流用スイッチング素子を遮断状態にすることにより、過電流のような異常が発生することによって種々の不都合が生じるのを回避することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明による電源回路の第１の実施の形態の回路図である。
【図２】図１に示す電源回路によって生成される通常動作時及び過電流検知時の信号波形図である。
【図３】図１に示す電源回路によって生成される過電流検知時の信号波形図である。
【図４】本発明による電源回路の第２の実施の形態の回路図である。
【図５】図４に示す電源回路によって生成される通常動作時及び電圧低下検知時の信号波形図である。
【図６】図４に示す電源回路によって生成される通常動作時、電圧低下検知時及び過電流検知時の波形図である。
【図７】本発明による電源回路の第３の実施の形態の回路図である。
【図８】図７に示す電源回路によって生成される通常動作時及び電圧低下検知時の信号波形図である。
【図９】図７に示す電源回路の変形例によって生成される通常動作時及び電圧低下検知時の信号波形図である。
【発明を実施するための形態】
【００１２】
以下、本発明に係る実施の形態を、図面を参照して詳細に説明する。なお、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された発明とその均等物に及ぶ。また、本発明の趣旨を逸脱しない範囲において種々の変更を付加した形態で実施することも可能である。
【００１３】
図１は、本発明による電源回路の第１の実施の形態の回路図である。図１に示す電源回路１は、電源入力部２と、主スイッチング素子として機能するトランジスタ３と、同期整流用スイッチング素子として機能するトランジスタ４と、整流素子として機能するショットキーバリアダイオード５と、容量性素子として機能するコンデンサ６と、誘導性素子として機能するコイル７と、電源出力部８と、制御回路９と、を有する。なお、トランジスタ３，４の代わりに他の半導体素子を用いることができ、ショットキーバリアダイオード５の代わりに他のダイオードを用いることもできる。
【００１４】
電源入力部２は、直流電源（図示せず）から直流電圧が入力され、トランジスタ３の一端（ドレイン）に接続される。トランジスタ３は、他端（ソース）がトランジスタ４の一端（ドレイン）に接続され、制御回路９の制御により導通状態又は遮断状態になる。トランジスタ４は、他端（ソース）が接地され、制御回路９の制御により導通状態又は遮断状態になる。
【００１５】
ショットキーバリアダイオード５は、トランジスタ４に並列に接続され、コンデンサ６は、ショットキーバリアダイオード５に並列に接続され、コイル７は、一端がショットキーバリアダイオード５の一端に接続され、他端がコンデンサ６の一端に接続される。このような接続によって、コイル７は、トランジスタ３に流れる電流に応じたエネルギーを蓄積し、コンデンサ６は、コイル７に流れる電流によって充電され、ショットキーバリアダイオード５は、トランジスタ３が遮断状態になってからトランジスタ４が導通状態になるまでの間にコイル７間に発生したフライバックエネルギーの放出用電流路を形成する。
【００１６】
電源出力部８は、コンデンサ６の一端及びコイル７の他端に接続され、制御回路９の制御によりトランジスタ３，４を導通状態又は遮断状態にすることによって、入力直流電圧から変換された任意の直流電圧を、モータ、ＬＥＤ、マイコン等の負荷に出力する。
【００１７】
制御回路９は、通常動作時には、入力直流電圧を任意の直流電圧に変換し、変換された任意の直流電圧を電源出力部８から出力するために、クロックに同期させながら所定のタイミングで、トランジスタ３，４を、一方が導通状態のときに他方を遮断状態にし、一方が遮断状態のときに他方を導通状態にしている。このために、制御回路９は、パルス幅変調制御（ＰＷＭ）制御を行うことによって、変換される出力直流電圧に応じて設定されたデューティ比を有するパルス信号Ｑ１、Ｑ２をトランジスタ３，４にそれぞれ出力する。
【００１８】
本実施の形態では、抵抗１０を介して出力直流電圧が入力される非反転入力部及び基準電圧Ｖｒｅｆ１が入力される反転入力部を有するエラーアンプ１１を更に有する。エラーアンプ１１は、出力直流電圧と基準電圧Ｖｒｅｆ１とを常に比較しながらこれらの誤差を増幅し、増幅された誤差信号Ｓ１を制御回路９に入力し、これによって、制御回路９は、パルス信号Ｑ１，Ｑ２を制御する。なお、抵抗１０と接地点との間には抵抗１２が配置されている。
【００１９】
また、本実施の形態では、電源回路１の異常を検知するためにトランジスタ３に過電流が生じたことを検知する過電流検知回路１３を更に有する。このために、過電流検知回路１３は、一端が電源入力部２に接続されるとともに他端がトランジスタ３の一端（ドレイン）に接続された抵抗１４と、入力直流電圧が入力される反転入力部及び基準電圧Ｖｒｅｆ２が入力される非反転入力部を有するコンパレータ１５と、を有する。
【００２０】
電源回路１を流れる電流が通常の範囲である場合、抵抗１４を流れる電流ＩＲによる抵抗１４の両端部の電圧降下が基準電圧Ｖｒｅｆ２未満である。したがって、コンパレータ１５から出力される過電流検知信号Ｓ２は、ローレベルとなり、制御回路９は、通常動作を行うために、クロックに同期させながら所定のタイミングでトランジスタ３，４を、一方が導通状態のときに他方を遮断状態にし、一方が遮断状態のときに他方を導通状態にする。
【００２１】
それに対し、電源回路１に過電流が流れた場合、抵抗１４を流れる電流による抵抗１４の両端部の電圧降下が基準電圧Ｖｒｅｆ２を超える。したがって、コンパレータ１５から出力される過電流検知信号Ｓ２は、トランジスタ３が導通状態になる度にハイレベルとなり、制御回路９は、トランジスタ３が遮断状態であるときでも過電流検知信号Ｓ２がローレベルになるまでトランジスタ４を遮断状態に保持する。
【００２２】
本実施の形態では、過電流検知回路１３がトランジスタ３のドレイン電流を検知しているが、トランジスタ３のソース電流を検知するように過電流検知回路１３を配置することもできる。
【００２３】
さらに、本実施の形態では、制御回路９、エラーアンプ１１及びコンパレータ１５を半導体基板１６上に集積している。これによって、電源回路１を小型かつ高性能で実現することができる。
【００２４】
図２は、図１に示す電源回路によって生成される通常動作時及び過電流検知時の信号波形図である。図２において、パルス信号Ｑ１，Ｑ２は、過電流検知信号Ｓ２がハイになるまでは通常動作を行うために、一方がハイのときに他方をローにし、一方がローのときに他方をハイにする。過電流の検知に対応する過電流検知信号Ｓ２の立下りエッジが生じる時間ｔ１において、パルス信号Ｑ１をローにし、トランジスタ３を遮断状態にする。パルス信号Ｑ２は、パルス信号Ｑ１がローであってもローにする。したがって、トランジスタ４は、トランジスタ３が遮断状態のときにも遮断状態を保持する。
【００２５】
過電流が検知された時間ｔ１の後、スイッチ３に流れる過電流の有無を検知するために、過電流検知回路１３の遅延、トランジスタ３のスイッチング時に発生するノイズに反応させないためのフィルタ遅延等を考慮した時間間隔Ｉ１だけパルス信号Ｑ１をハイにし、トランジスタ３を周期的に導通状態にする。過電流の非検知に対応するパルス信号Ｑ１の立下りエッジが生じる時間ｔ２において、パルス信号Ｑ２をハイにし、トランジスタ４を導通状態にし、その後、通常動作を行うためにパルス信号Ｑ１，Ｑ２の一方をハイにするとともに他方をローにする。
【００２６】
図３は、図１に示す電源回路によって生成される過電流検知時の信号波形図である。抵抗１４に流れる電流ＩＲが過電流検知しきい値を超える過電流検知時に、パルス信号Ｑ１がローのときに破線で示すようにパルス信号Ｑ２をハイにすると、トランジスタ４が導通状態になり、還流電流は、トランジスタ４及びショットキーバリアダイオード５を介してコイル７に流れる。トランジスタ４のオン抵抗は低出力電圧でも高い効率を実現するためにショットキーバリアダイオード５の抵抗より低くなっている。したがって、トランジスタ４及びショットキーバリアダイオード５の並列回路による電圧降下がほとんどないためにコイル７の両端間の電位差はほとんど生じなくなり、トランジスタ３が遮断状態である間にコイル７に流れる電流ＩＬ１の減少量は、破線で示すように非常に小さい。
【００２７】
また、トランジスタ３を導通状態に保持することによる電流の増大量は、トランジスタ４を導通状態に保持することによる電流の減少量より大きくなるので、トランジスタ４を導通状態に保持して電流を制限するにもかかわらず、トランジスタ３を導通状態にする度にコイルＩＬ１に流れる電流が結果的に増大し、構成部品が破壊されるおそれがある。
【００２８】
それに対し、一点鎖線で示すような抵抗１４に流れる電流ＩＲが過電流検知しきい値を超える過電流検知時に、パルス信号Ｑ１がローのときでも実線で示すようにパルス信号Ｑ２をローに保持すると、トランジスタ４が遮断状態になり、還流電流は、ショットキーバリアダイオード５のみに流れる。トランジスタ４のオン抵抗より高い抵抗を有するショットキーバリアダイオード５による電圧降下によりコイル７の両端間の電位差は増大し、コイル７に流れる電流ＩＬ２の減少量は、実線で示すようにトランジスタ３が遮断状態である間に増大する。
【００２９】
また、トランジスタ４を遮断状態に保持することによる電流ＩＬの減少量は、トランジスタ３を導通状態に保持することによる電流の増大量より大きい。したがって、トランジスタ３を導通状態に保持することによりコイル７に流れる電流が増大したとしても、コイル７に流れる電流ＩＬ２を所定の値（例えば、過電流検知しきい値）より低くすることができる。その結果、異常検知時にトランジスタ３を導通状態に保持することによる電流の増大に起因する構成部品の破壊を防止することができる。
【００３０】
図４は、本発明による電源回路の第２の実施の形態の回路図である。図４に示す電源回路２０は、図１に示す電源回路１の構成要素の他に、電源回路１の異常を検知するために出力直流電圧の低下を検知するコンパレータ１７を更に有する。コンパレータ１７は、出力直流電圧が入力される反転入力部及び基準電圧Ｖｒｅｆ２の０．９倍の電圧が入力される非反転入力部を有し、発振防止のためにヒステリシスを持たしている。なお、コンパレータ１７も半導体基板１６上に集積されている。
【００３１】
出力直流電圧が基準電圧Ｖｒｅｆ２の０．９倍以上である場合、コンパレータ１７から出力される電流低下検知信号Ｓ３は、ローレベルとなり、制御回路９は、通常動作を行うために、クロックに同期させながら所定のタイミングでトランジスタ３，４のうちの一方を導通状態にするとともに他方を遮断状態にする。
【００３２】
それに対し、出力直流電圧が基準電圧Ｖｒｅｆ２の０．９倍未満である場合、コンパレータ１７から出力される電流低下検知信号Ｓ３は、ハイレベルとなり、制御回路９は、トランジスタ３が遮断状態であるときでも電圧低下検知信号Ｓ３がローレベルになるまでトランジスタ４を遮断状態に保持する。
【００３３】
図５は、図４に示す電源回路によって生成される通常動作時及び電圧低下検知時の信号波形図である。図５において、パルス信号Ｑ１，Ｑ２は、過電流検知信号Ｓ２がハイになるまでは通常動作を行うために、一方がハイのときに他方をローにし、一方がローのときに他方をハイにする。出力直流電圧の低下の検知に対応する電圧低下検知信号Ｓ３の立上りエッジが生じる時間ｔ３において、パルス信号Ｑ２をローにし、トランジスタ４を遮断状態にする。パルス信号Ｑ２は、パルス信号Ｑ１がローであってもローにする。したがって、トランジスタ４は、トランジスタ３が遮断状態であっても遮断状態を保持する。
【００３４】
出力直流電圧の低下が検知された時間ｔ３の後、出力直流電圧を上昇させるために、出力直流電圧低下前より広い幅に設定された時間間隔Ｉ２でパルス信号Ｑ１をハイにし、トランジスタ３を周期的に導通状態にする。なお、パルス信号Ｑ１の時間間隔Ｉ２は、誤差信号Ｓ１に応じて設定される。出力直流電圧の低下の非検知に対応する電圧低下検知信号Ｓ３の立下りエッジが生じる時間ｔ４の後、トランジスタ４を導通状態にするタイミングでパルス信号Ｑ２をハイにし、その後、通常動作を行うためにパルス信号Ｑ１，Ｑ２の一方をハイにするとともに他方をローにする。
【００３５】
本実施の形態によれば、電源回路２０の出力の異常による出力直流電圧の低下が起こると、出力直流電圧を上げるためにパルス信号Ｑ１のパルス幅を広げる。このようにパルス信号Ｑ１のパルス幅を広げることによって、電流が増大して過電流状態になるが、トランジスタ４は、トランジスタ３が遮断状態であっても遮断状態を保持しているので、電流の増大に起因する構成部品の破壊を防止することができる。
【００３６】
図６は、図４に示す電源回路によって生成される通常動作時、電圧低下検知時及び過電流検知時の波形図である。出力直流電圧の低下を検知した時間ｔ６において、パルス信号Ｑ２は、パルス信号Ｑ１がローであってもローにする。したがって、出力直流電圧の低下を検知した時間ｔ６の後、トランジスタ４は、トランジスタ３が遮断状態であっても遮断状態を保持する。
【００３７】
過電流の検知に対応する過電流検知信号Ｓ２の立下りエッジが生じる時間ｔ７の後、時間間隔Ｉ１だけパルス信号Ｑ１をハイにし、トランジスタ３を周期的に導通状態にする。出力直流電圧の低下の非検知に対応する時間ｔ８において、通常動作を行うためにパルス信号Ｑ１，Ｑ２の一方をハイにするとともに他方をローにする。
【００３８】
このように過電流と出力直流電圧の低下の両方が検知された場合にのみ時間間隔Ｉ１だけパルス信号Ｑ１をハイにすることによって、電源回路２０に接続された直流電源の起動時のように正常状態であるが出力直流電圧が低い状態であってもトランジスタ３を正常に制御することができ、直流電源の起動時等の効率を改善することができる。
【００３９】
図７は、本発明による電源回路の第３の実施の形態の回路図である。図７に示す電源回路３０は、図４に示す電源回路２０の構成要素の他に、タイマ１８を有する。タイマ１８は、コンパレータ１７によって出力直流電圧の低下を検知した時から第１の期間Ｔ１（タイマ時間）を経過したときにはトランジスタ３を遮断状態にし、トランジスタ３を遮断状態にしてから第２の期間Ｔ２（リスタート時間）を経過したときにはトランジスタ３を導通状態にするために、制御信号Ｓ４を制御回路９に出力する。なお、タイマ１８も半導体基板１６上に集積されている。
【００４０】
図８は、図７に示す電源回路によって生成される通常動作時及び電圧低下検知時の信号波形図である。図８において、パルス信号Ｑ１，Ｑ２は、電流低下検知信号Ｓ３がハイになるまでは通常動作を行うために、一方がハイのときに他方をローにし、一方がローのときに他方をハイにする。電圧低下の検知に対応する電圧低下検知信号Ｓ３の立上りエッジが生じる時間ｔ９において、パルス信号Ｑ２は、パルス信号Ｑ１がローであってもローにする。したがって、トランジスタ４は、トランジスタ３が遮断状態のときにも遮断状態を保持する。
【００４１】
電圧低下が検知された時間ｔ９の後、出力直流電圧を上昇させるために、出力直流電圧低下前より広い幅に設定された時間間隔Ｉ２でパルス信号Ｑ１をハイにし、トランジスタ３を周期的に導通状態にする。なお、パルス信号Ｑ１の時間間隔Ｉ２は、誤差信号Ｓ１に応じて設定される。電圧低下が検知された異常状態が第１の期間Ｔ１（例えば、１〜１０ｍｓ）以上継続した時間ｔ１０において、トランジスタ３を遮断状態にする。なお、第２の期間Ｔ２は、例えば、第１の期間の１０倍に設定される。
【００４２】
トランジスタ３を遮断状態にしてから第２の期間Ｔ２を経過したｔ１１の後、電圧低下の非検知に対応するパルス信号Ｑ１の立下りエッジが生じる時間ｔ１２において、パルス信号Ｑ２をハイにし、トランジスタ４を導通状態にし、その後、通常動作を行うためにパルス信号Ｑ１，Ｑ２の一方をハイにするとともに他方をローにする。
【００４３】
トランジスタ４が遮断状態を保持すると、還流電流の全てがショットキーバリアダイオード５に流れ、ショットキーバリアダイオード５の電力損失が非常に大きくなる。トランジスタ４の遮断状態が所定の期間（例えば、１〜１０ｍｓ）保持されると、ショットキーバリアダイオード５の温度が発熱により高くなり、ショットキーバリアダイオード５が破壊されるおそれがある。
【００４４】
本実施の形態のように、過電流が検知された異常状態が第１の期間Ｔ１以上継続した場合にトランジスタ３を遮断状態にし、トランジスタ３を遮断状態にしてから第２の期間Ｔ２を経過した後にトランジスタ３を周期的に導通状態にすることによって、発熱によりショットキーバリアダイオード５が破壊されるのを回避することができる。
【００４５】
図９は、図７に示す電源回路の変形例によって生成される通常動作時及び電圧低下検知時の信号波形図である。この場合、タイマ１８は、コンパレータ１７の出力部と制御回路９との間ではなくコンパレータ１５の出力部と制御回路９との間に配置される。したがって、タイマ１８は、コンパレータ１５によって過電流を検知した時から第１の期間Ｔ１（タイマ時間）を経過したときにはトランジスタ３を遮断状態にし、トランジスタ３を遮断状態にしてから第２の期間Ｔ２（リスタート時間）を経過したときにはトランジスタ３を導通状態にするために、制御信号Ｓ４を制御回路９に出力する。
【００４６】
図９において、パルス信号Ｑ１，Ｑ２は、過電流検知信号Ｓ２がハイになるまでは通常動作を行うために、一方がハイのときに他方をローにし、一方がローのときに他方をハイにする。過電流の検知に対応する過電流検知信号Ｓ２の立下りエッジが生じる時間ｔ１３において、パルス信号Ｑ１をローにし、トランジスタ３を遮断状態にする。パルス信号Ｑ２は、パルス信号Ｑ１がローであってもローにする。したがって、トランジスタ４は、トランジスタ３が遮断状態のときにも遮断状態を保持する。
【００４７】
過電流が検知された時間ｔ１３の後、スイッチ３に流れる過電流の有無を検知するために、時間間隔Ｉ１だけパルス信号Ｑ１をハイにし、トランジスタ３を周期的に導通状態にする。過電流が検知された異常状態が第１の期間Ｔ１（例えば、１〜１０ｍｓ）以上継続した時間ｔ１４において、トランジスタ３を遮断状態にする。トランジスタ３を遮断状態にしてから第２の期間Ｔ２を経過したｔ１５の後、時間間隔Ｉ１だけパルス信号Ｑ１をハイにし、トランジスタ３を周期的に導通状態にする。なお、第２の期間Ｔ２は、例えば、第１の期間の１０倍に設定される。
【００４８】
過電流の非検知に対応するパルス信号Ｑ１の立下りエッジが生じる時間ｔ１６において、パルス信号Ｑ２をハイにし、トランジスタ４を導通状態にし、その後、通常動作を行うためにパルス信号Ｑ１，Ｑ２の一方をハイにするとともに他方をローにする。
【００４９】
この場合も、過電流が検知された異常状態が第１の期間Ｔ１以上継続した場合にトランジスタ３を遮断状態にし、トランジスタ３を遮断状態にしてから第２の期間Ｔ２を経過した後にトランジスタ３を周期的に導通状態にすることによって、発熱によりショットキーバリアダイオード５が破壊されるのを回避することができる。
【符号の説明】
【００５０】
１，２０，３０    電源回路
２    電源入力部
３，４    トランジスタ
５    ショットキーバリアダイオード
６    コンデンサ
７    コイル
８    電源出力部
９    制御回路
１０，１２，１４    抵抗
１１    エラーアンプ
１３    過電流検知回路
１５，１７    コンパレータ
１６    半導体基板
１８    タイマ
Ｑ１，Ｑ２    パルス信号
Ｓ１    誤差信号
Ｓ２    過電流検知信号
Ｓ３    電圧低下検知信号
Ｓ４    制御信号
【図１】
2012019628.tif 000003
【図２】
2012019628.tif 000004
【図３】
2012019628.tif 000005
【図４】
2012019628.tif 000006
【図５】
2012019628.tif 000007
【図６】
2012019628.tif 000008
【図７】
2012019628.tif 000009
【図８】
2012019628.tif 000010
【図９】
2012019628.tif 000011