(57)【要約】【課題】プロセッサ自体に変更を加えることなく、また、割り込みベクタアドレスが書き換え不可能な領域に記憶されている場合であっても、複数の割り込み要求で１つの割り込みベクタを共有するプロセッサにおける割り込み処理の即時性を確保する。【解決手段】割り込み受付部３０は、割り込み要求を受け付けると、ＣＰＵ１２へＩＲＱ信号２６を出力すると共に、割り込み要求を識別するための割り込み要因番号２８を第１のセレクタ３２へ出力する。第１のセレクタ３２では、受信した割り込み要因番号２８に対応する割り込み処理ルーチンへのジャンプ命令を、割り込み処理ルーチンへのジャンプ命令保存領域２０に格納された命令から選択する。第２のセレクタ３４は、比較回路３８の出力に基づいて、ＣＰＵ１２が割り込みベクタアドレスを読み出したと判定すると、ＣＰＵ１２に第１のセレクタ３２で選択された割り込み処理ルーチンへのジャンプ命令を読み込ませる。【選択図】図３
2012141667.tif 000002
【特許請求の範囲】
【請求項１】
複数の割り込み要求で１つの割り込みベクタアドレスを共有し、割り込み要求信号を受信した際に前記割り込みベクタアドレスを読み出すプロセッサにおける割り込み処理を制御する割り込み制御装置であって、
割り込み要求を受け付けた際に、前記プロセッサへ割り込み要求信号を出力すると共に、受け付けた割り込み要求を識別するための識別情報を出力する受付手段と、
前記複数の割り込み要求の各々を識別する識別情報の各々に対応した割り込み処理ルーチンへのジャンプ命令の各々が格納された格納手段と、
前記プロセッサが前記割り込みベクタアドレスを読み出したか否かを判定する判定手段と、
前記受付手段から出力された識別情報を受信すると共に、前記判定手段により前記プロセッサが前記割り込みベクタアドレスを読み出したと判定された際に、受信した前記識別情報に対応した割り込み処理ルーチンへのジャンプ命令を、前記格納手段に格納された割り込み処理ルーチンへのジャンプ命令から選択して、前記プロセッサに読み込ませる選択手段と、
を含む割り込み制御装置。
【請求項２】
前記格納手段、前記判定手段、及び前記選択手段を、メモリコントローラ内に設けた請求項１記載の割り込み制御装置。
【請求項３】
複数の割り込み要求で１つの割り込みベクタアドレスを共有し、割り込み要求信号を受信した際に前記割り込みベクタアドレスを読み出すプロセッサにおける割り込み処理を制御する割り込み制御装置であって、
割り込み要求を受け付けた際に、前記プロセッサへ割り込み要求信号を出力すると共に、受け付けた割り込み要求を識別するための識別情報を出力する受付手段と、
前記複数の割り込み要求の各々を識別する識別情報の各々に対応した割り込み処理ルーチンへのジャンプ命令の各々が格納された格納手段と、
前記受付手段から出力された識別情報を受信すると共に、受信した前記識別情報に対応した割り込み処理ルーチンへのジャンプ命令を、前記格納手段に格納された割り込み処理ルーチンへのジャンプ命令から選択して、前記割り込みベクタアドレスにマッピングするリマップ手段と、
を含む割り込み制御装置。
【請求項４】
前記格納手段を、前記リマップ手段内に設けた請求項３記載の割り込み制御装置。
【請求項５】
前記プロセッサは、複数の割り込み入力信号を有し、
前記受付手段は、前記複数の割り込み入力信号の少なくとも１つに複数の割り込み要求を対応させた
請求項１〜請求項４のいずれか１項記載の割り込み制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、割り込み制御装置に係り、特に、複数の割り込み要求が１つの割り込みベクタを共有するプロセッサ（ＣＰＵ：Central Processing Unit）における割り込み処理を制御する割り込み制御装置に関する。
【背景技術】
【０００２】
割り込み処理には、割り込み要求毎に割り込みベクタを持つものと、複数の割り込み要求が１つの割り込みベクタを共有するものの２通りがある。
【０００３】
割り込み要求毎に割り込みベクタを持つものは、割り込み要求が発生すると、ＣＰＵは割り込み要求に対応したメモリ上の割り込みベクタアドレスの命令を読み出し、すぐに割り込み処理ルーチンを実行することができ、割り込みの即時性が良い。しかし、割り込み要求毎に割り込みベクタを持つ場合では、割り込みの優先順位や割り込みのマスク状態、割り込みベクタの選択など、ＣＰＵ内のハードウエア構成（回路規模）が大きくなるという問題がある。
【０００４】
一方、複数の割り込み要求が１つの割り込みベクタを共有する場合には、ＣＰＵでは、１つの割り込み入力端子のみを備えればよく、ＣＰＵ内のハードウエア構成（回路規模）を小さくする事ができる。しかし、割り込みベクタを共有する場合には、発生した割り込み要求がどの割り込みであるかを、プログラムにより判断する必要がある。よって、割り込みの即時性が失われてしまう。
【０００５】
図１０は、従来の技術である複数の割り込み要求が１つの割り込みベクタを共有する方式の一実施例を示すブロック図である。図１０に示すように、従来技術は、ＣＰＵ５１２のアドレスバス２２及びデータバス２４に接続された割り込みコントローラ５１４と、メモリコントローラ５１６とを含んで構成される。また、メモリコントローラ５１６には、メモリ５１８が接続されている。メモリ５１８のメモリ領域は、図１１に示すような構成となっている。この場合、割り込み要求５５０が発生すると、割り込み要求５５０を受け付けた割り込みコントローラ５１４が、ＩＲＱ（Interrupt Request）信号をＣＰＵ５１２へ通知し、ＣＰＵ５１２が割り込みを受け付ける。その後、ＣＰＵ５１２は、メモリ５１８内の割り込みベクタアドレス（ここでは、アドレス１８Ｈ番地）のＩＲＱ部分に格納されている命令（通常、ＩＳＲ：割り込みサービスルーチンへのジャンプ命令が格納されている）を実行し、割り込みサービスルーチンへジャンプする。この割り込みサービスルーチンの処理は、プログラムにより、どの割り込み要求が発生したかを、割り込みコントローラ５１４から読み出し、発生した割り込み要求に対応した割り込み処理ルーチン（ＩＮＴ１、ＩＮＴ２、・・・ＩＮＴｎのいずれか）を選択し、選択した割り込み処理ルーチンへジャンプする処理を行う。この様に割り込みが発生し、直ちに割り込み要求に対応した割り込み処理ルーチンへジャンプせず、一旦、割り込みサービスルーチンへジャンプし、そこでプログラムにより発生した割り込み要求を識別する処理を行ってから、割り込み要求に対応した割り込み処理ルーチンへジャンプしなければならず、割り込みの即時性が失われていた。
【０００６】
そこで、第１の方法として、割り込み発生から、割り込み要求に対応する割り込み処理ルーチンの開始までの高速化を図るために、割り込みサービスルーチンを実行することなく、メモリ上の割り込みベクタアドレスの命令を、発生した割り込み要求に対応した割り込み処理ルーチンへのジャンプ命令に書き換えて、直接対応した割り込み処理ルーチンを実行する割り込み処理装置が提案されている（例えば、特許文献１参照）。また、特許文献１には、第２の方法として、メモリ上の割り込みベクタアドレスを書き換えないで、ＣＰＵがメモリ上の割り込みベクタアドレスの命令を読み出すときに、割り込みベクタアドレスの代わりに、発生した割り込み要求に対応した割り込み処理ルーチンへのジャンプ命令が格納された割り込みコントローラ内のベクタレジスタをＣＰＵが読み出す手法も提案されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００１−５６７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記特許文献１の第１の方法では、メモリ上の割り込みベクタアドレスの命令を、発生した割り込み要求に対応した割り込み処理ルーチンへのジャンプ命令に書き換えているが、割り込みベクタアドレスがＲＯＭ（Read Only Memory）上にある場合には、割り込みベクタアドレスを書き換えることができない、という問題がある。
【０００９】
また、上記特許文献１の第２の方法では、ＣＰＵが割り込みコントローラ内のベクタレジスタの値を読み込むとき、どのようにして発生した割り込み要求に対応した割り込み処理ルーチンへのジャンプ命令を読ませるか、具体的な方法が記されていない。仮に、割り込みコントローラ内のベクタレジスタのアドレスをＣＰＵが直接読み出すとすると、ＣＰＵ自体に変更を加え、ＣＰＵが割り込み発生時に読み込むアドレス（ここでは１８Ｈ番地）を別のアドレス（割り込みコントローラ内のベクタレジスタのアドレス）に変更しなくてはならない、という問題がある。
【００１０】
本発明は、上記問題を解消するためになされたものであり、プロセッサ自体に変更を加えることなく、また、割り込みベクタアドレスが書き換え不可能な領域に記憶されている場合であっても、複数の割り込み要求で１つの割り込みベクタを共有するプロセッサにおける割り込み処理の即時性を確保することができる割り込み制御装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、第１の発明の割り込み制御装置は、複数の割り込み要求で１つの割り込みベクタアドレスを共有し、割り込み要求信号を受信した際に前記割り込みベクタアドレスを読み出すプロセッサにおける割り込み処理を制御する割り込み制御装置であって、割り込み要求を受け付けた際に、前記プロセッサへ割り込み要求信号を出力すると共に、受け付けた割り込み要求を識別するための識別情報を出力する受付手段と、前記複数の割り込み要求の各々を識別する識別情報の各々に対応した割り込み処理ルーチンへのジャンプ命令の各々が格納された格納手段と、前記プロセッサが前記割り込みベクタアドレスを読み出したか否かを判定する判定手段と、前記受付手段から出力された識別情報を受信すると共に、前記判定手段により前記プロセッサが前記割り込みベクタアドレスを読み出したと判定された際に、受信した前記識別情報に対応した割り込み処理ルーチンへのジャンプ命令を、前記格納手段に格納された割り込み処理ルーチンへのジャンプ命令から選択して、前記プロセッサに読み込ませる選択手段と、を含んで構成されている。
【００１２】
また、第２の発明の割り込み制御装置は、複数の割り込み要求で１つの割り込みベクタアドレスを共有し、割り込み要求信号を受信した際に前記割り込みベクタアドレスを読み出すプロセッサにおける割り込み処理を制御する割り込み制御装置であって、割り込み要求を受け付けた際に、前記プロセッサへ割り込み要求信号を出力すると共に、受け付けた割り込み要求を識別するための識別情報を出力する受付手段と、前記複数の割り込み要求の各々を識別する識別情報の各々に対応した割り込み処理ルーチンへのジャンプ命令の各々が格納された格納手段と、前記受付手段から出力された識別情報を受信すると共に、受信した前記識別情報に対応した割り込み処理ルーチンへのジャンプ命令を、前記格納手段に格納された割り込み処理ルーチンへのジャンプ命令から選択して、前記割り込みベクタアドレスにマッピングするリマップ手段と、を含んで構成されている。
【発明の効果】
【００１３】
以上説明したように、本発明の割り込み制御装置によれば、プロセッサ自体に変更を加えることなく、また、割り込みベクタアドレスが書き換え不可能な領域に記憶されている場合であっても、複数の割り込み要求で１つの割り込みベクタを共有するＣＰＵにおける割り込み処理の即時性を確保することができる、という効果が得られる。
【図面の簡単な説明】
【００１４】
【図１】第１の実施の形態の割り込み制御装置の概略構成を示すブロック図である。
【図２】第１の実施の形態の割り込みコントローラの概略構成を示すブロック図である。
【図３】第１の実施の形態のメモリコントローラの構成を示す概略図である。
【図４】第１の実施の形態の割り込み制御装置において実行される割り込み制御処理ルーチンの内容を示すフローチャートである。
【図５】第２の実施の形態の割り込み制御装置の構成を示す概略図である。
【図６】第２の実施の形態のリマップ回路の構成を示す概略図である。
【図７】第２の実施の形態の割り込み制御装置において実行される割り込み制御処理ルーチンの内容を示すフローチャートである。
【図８】他の例の割り込みコントローラの概略構成を示すブロック図である。
【図９】多重割り込み時の処理ルーチンの内容を示すフローチャートである。
【図１０】従来技術の概略構成を示すブロック図である。
【図１１】従来のメモリ構成を示す図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００１６】
図１は、第１の実施の形態の割り込み制御装置１０を含む概略構成を示すブロック図である。図１に示すように、第１の実施の形態は、ＣＰＵ１２のアドレスバス２２及びデータバス２４に接続された割り込みコントローラ１４と、メモリコントローラ１６とを含んで構成されている。また、メモリコントローラ１６には、メモリ１８が接続されている。
【００１７】
図２に示すように、割り込みコントローラ１４は、割り込み受付部３０を有している。割り込み受付部３０は、割り込み要求の数に対応した数の入力端子を備えており、割り込み要求５０を受け付けた時に、ＣＰＵ１２に対してＩＲＱ信号２６を出力すると共に、割り込み要求５０を識別するための割り込み要求番号２８をメモリコントローラ１６へ通知する。割り込み要求番号２８は、割り込み要求の発生要因に応じて、割り込み受付部３０のどの入力端子で受け付けた割り込み要求５０かによって生成される番号である。この割り込み要求番号２８は、通常は、ＣＰＵがＩＲＱ信号を受信後にプログラムによりデータバスを介して取得するものであるが、本実施の形態では、割り込みコントローラ１４から直接メモリコントローラ１６へ通知される。
【００１８】
図３に示すように、メモリコントローラ１６は、各割り込み処理ルーチンへのジャンプ命令保存領域２０と、第１のセレクタ３２と、第２のセレクタ３４と、比較アドレス格納レジスタ３６と、比較回路３８と、を含んで構成されている。
【００１９】
各割り込み処理ルーチンへのジャンプ命令保存領域２０は、割り込み要求の数に対応した数のレジスタまたは、ＲＡＭ（Random Access Memory）で構成されたメモリであり、各割り込み要求番号に対応した割り込み処理ルーチンへのジャンプ命令が格納される。
【００２０】
第１のセレクタ３２は、割り込みコントローラ１４から通知された割り込み要求番号２８に基づいて、各割り込み処理ルーチンへのジャンプ命令保存領域２０に格納された割り込み要求番号に対応した割り込み処理ルーチンへのジャンプ命令から１つを選択する。
【００２１】
比較回路３８は、ＣＰＵ１２が読み出しているアドレスの値と、比較アドレス格納レジスタ３６に記憶されたアドレスの値とを比較して、一致するか否かを示す信号を出力する。比較アドレス格納レジスタ３６には、ＣＰＵ１２がＩＲＱ信号２６受信時に読み出す割り込みベクタアドレスの値（ここでは、１８Ｈ番地）が記憶されている。すなわち、比較回路３８では、ＣＰＵ１２が割り込みベクタアドレスの値を読み出しているか否かを判定する。
【００２２】
第２のセレクタ３４は、比較回路３８の出力に基づいて、第１のセレクタ３２からのデータ、またはメモリ１８上のデータのいずれかを選択してＣＰＵ１２に読み出させる。比較回路３８の出力が一致を示す信号であった場合、すなわち、ＣＰＵ１２が割り込みベクタアドレスの値を読み出している場合には、第１のセレクタ３２からのデータを選択し、第１のセレクタ３２で選択された割り込み処理ルーチンへのジャンプ命令を、ＣＰＵ１２に読み出させる。一方、比較回路３８の出力が不一致を示す信号であった場合には、メモリ１８上のデータを選択してＣＰＵ１２に読み出させる。
【００２３】
次に、図４を参照して、第１の実施の形態の動作を、フローチャートで説明する。          
【００２４】
ステップ１００で、ハードウエアの初期化を行い、次にステップ１０２で、各割り込み要求番号に対応した割り込み処理ルーチンへのジャンプ命令を、メモリコントローラ１６の各割り込み処理ルーチンへのジャンプ命令保存領域２０に格納する。
【００２５】
次に、ステップ１０４で、割り込みが発生した場合には、ステップ１０６へ移行し、割り込みが発生しない場合には、割り込みが発生するまで本ステップの判定を繰り返す。
【００２６】
ステップ１０６では、割り込み受付部３０で、割り込み要求５０をいずれの入力端子により受け付けたかにより、割り込み要求番号２８を判断し、次に、ステップ１０８で、割り込み要求番号２８をメモリコントローラ１６の第１のセレクタ３２に通知する。次に、ステップ１１０で、割り込み要求番号２８受信した第１のセレクタ３２により、割り込み要求番号に対応した割り込み処理ルーチンへのジャンプ命令が選択される。
【００２７】
次に、ステップ１１２で、割り込みコントローラ１４は、ＩＲＱ信号２６をＣＰＵ１２へ通知する。ＣＰＵ１２は、ＩＲＱ信号を受信することにより、割り込みベクタアドレス（ここでは、１８Ｈ番地）を読み出しにいく。
【００２８】
次に、ステップ１１４で、比較回路３８により、ＣＰＵ１２が読み出しているアドレスの値と、比較アドレス格納レジスタ３６に記憶されたアドレスの値とを比較して、ＣＰＵ１２が割り込みベクタアドレスの値を読み出しているか否かを判定する。ＣＰＵ１２が割り込みベクタアドレスの値を読み出していると判定された場合には、ステップ１１６へ移行し、第２のセレクタ３４により第１のセレクタの出力を選択して、ＣＰＵ１２により、第１のセレクタ３２からの出力を読み出させる。これにより、ＣＰＵ１２では、第１のセレクタ３２で選択された割り込み要求番号に対応した割り込み処理ルーチンへのジャンプ命令がフェッチされ、割り込み要求に対応した割り込み処理ルーチンが即時に実行される。
【００２９】
一方、上記ステップ１１４で、ＣＰＵ１２がメモリ上のデータを読み出していると判定された場合には、ステップ１１８へ移行し、第２のセレクタ３４によりメモリ１８上のデータを選択して、ＣＰＵ１２によりメモリ１８上のデータを読み出させる。
【００３０】
以上説明したように、第１の実施の形態の割り込み制御装置によれば、メモリコントローラ内に各割り込み処理ルーチンへのジャンプ命令保存領域を備え、割り込みコントローラが割り込み要求番号をメモリコントローラに直接通知し、割り込み要求の発生から対応する割り込み処理ルーチンの開始まで、プログラムを介在することなく全てハードウエアによる処理のみで行えるため、ＣＰＵ自体に変更を加えることなく、また、割り込みベクタアドレスが書き換え不可能な領域に記憶されている場合であっても、複数の割り込み要求で１つの割り込みベクタを共有するＣＰＵにおける割り込み処理の即時性を確保することができる。
【００３１】
次に、第２の実施の形態について説明する。
【００３２】
図５は、第２の実施の形態の割り込み制御装置２１０を含む概略構成を示すブロック図である。図５に示すように、第２の実施の形態の割り込み制御装置２１０は、ＣＰＵ１２のアドレスバス２２及びデータバス２４に接続された割り込みコントローラ１４と、メモリコントローラ２１６と、リマップ回路４０と、を含んで構成されている。また、リマップ回路４０には、メモリコントローラ２１６及びメモリ１８が接続されている。
【００３３】
割り込みコントローラ１４の構成は、第１の実施の形態の割り込みコントローラ１４と同様であるので、詳細な説明を省略する。なお、第２の実施の形態では、割り込みコントローラ１４から出力される割り込み要求番号２８は、リマップ回路４０へ直接通知される。
【００３４】
メモリコントローラ２１６は、第１の実施の形態のメモリコントローラ１６が備えていた各割り込み処理ルーチンへのジャンプ命令保存領域２０と、第１のセレクタ３２と、第２のセレクタ３４と、比較アドレス格納レジスタ３６と、比較回路３８と、を有しない。すなわち、図１０に含まれるような従来既知のメモリコントローラであって、ＣＰＵ１２及びリマップ回路４０を通して、メモリ１８へのリード及びライト処理を行うコントローラである。
【００３５】
図６に示すように、リマップ回路４０は、リマップレジスタ領域２２０と、セレクタ４２とを含んで構成されている。
【００３６】
リマップレジスタ領域２２０は、割り込み要求の数に対応した数のレジスタで構成されており、各レジスタは、同一のメモリ１８上のアドレス（ここでは、割り込みベクタアドレス＝１８Ｈ番地）にマッピングされるレジスタであって、各レジスタには、割り込み要求番号に対応した割り込み処理ルーチンへのジャンプ命令が格納される。なお、リマップレジスタ領域２２０を、ＲＡＭで構成されたメモリにより構成してもよい。
【００３７】
セレクタ４２は、割り込みコントローラ１４から通知された割り込み要求番号２８に基づいて、リマップレジスタ領域２２０内のレジスタから、割り込み要求に対応した割り込み処理ルーチンへのジャンプ命令が格納されたレジスタを１つ選択して、メモリ１８上の割り込みベクタアドレスにマッピングする。
【００３８】
次に、図７を参照して、第２の実施の形態の動作を、フローチャートで説明する。なお、第１の実施の形態の動作と同一の動作については、同一の符号を付して詳細な説明を省略する。
【００３９】
ステップ１００で、ハードウエアの初期化を行い、次にステップ２０２で、アドレスバス２２及びデータバス２４を介してリマップ回路４０を操作することにより、各割り込み要求番号に対応した割り込み処理ルーチンへのジャンプ命令を、リマップ回路４０のリマップレジスタ領域２２０内の各レジスタに書き込む。
【００４０】
次に、ステップ１０４で、割り込みが発生した場合には、ステップ１０６へ移行し、割り込みが発生しない場合には、割り込みが発生するまで本ステップの判定を繰り返す。
【００４１】
ステップ１０６では、割り込み受付部３０で、割り込み要求５０をいずれの入力端子により受け付けたかにより、割り込み要求番号２８を判断し、次に、ステップ２０８で、割り込み要求番号２８をリマップ回路４０のセレクタ４２に通知する。次に、ステップ２１１で、割り込み要求番号２８受信したセレクタ４２により、割り込み要求番号に対応した割り込み処理ルーチンへのジャンプ命令が書き込まれたレジスタが選択され、選択したレジスタを割り込みベクタアドレス（ここでは、１８Ｈ番地）にマッピングする。
【００４２】
次に、ステップ１１２で、割り込みコントローラ１４は、ＩＲＱ信号２６をＣＰＵ１２へ通知する。ＣＰＵ１２は、ＩＲＱ信号２６を受信することにより、割り込みベクタアドレスを読み出しにいく。このとき、上記ステップ２１１の処理により、割り込みベクタアドレスは、割り込み要求番号に対応した割り込み処理ルーチンへのジャンプ命令がマッピングされている。
【００４３】
次に、ステップ２１７で、上記ステップ２１１でマッピングされた割り込み要求番号に対応した割り込み処理ルーチンへのジャンプ命令を、ＣＰＵ１２により読み出させる。これにより、ＣＰＵ１２では、割り込み要求番号に対応した割り込み処理ルーチンへのジャンプ命令がフェッチされ、割り込み要求に対応した割り込み処理ルーチンが即時に実行される。
【００４４】
以上説明したように、第２の実施の形態の割り込み制御装置によれば、リマップレジスタ領域を有するリマップ回路を備え、リマップレジスタ領域内の各レジスタに各割り込み処理ルーチンへのジャンプ命令を書き込み、割り込みコントローラが割り込み要求番号をリマップ回路に直接通知し、割り込み要求番号に対応する割り込み処理ルーチンへのジャンプ命令が書き込まれたレジスタを割り込みベクタアドレスにマッピングする。このように、割り込み要求の発生から対応する割り込み処理ルーチンの開始まで、プログラムを介在することなく全てハードウエアによる処理のみで行えるため、ＣＰＵ自体に変更を加えることなく、また、割り込みベクタアドレスが書き換え不可能な領域に記憶されている場合であっても、複数の割り込み要求で１つの割り込みベクタを共有するＣＰＵにおける割り込み処理の即時性を確保することができる。
【００４５】
なお、第１及び第２の実施の形態では、ＣＰＵが１本の割り込み入力信号を有している場合について説明したが、これに限定されず、ＣＰＵが複数の割り込み入力信号を有している場合でも、１本の割り込み入力信号を複数の割り込みに対応させて、割り込み本数を増やしたものにも、適用可能である。
【００４６】
例えば、図８に示すようにＣＰＵがＩＮＴ１及びＩＮＴ２の２本の割り込み信号入力を有している場合において、外部割込みＩＮＴ１１、ＩＮＴ１２、ＩＮＴ１３、ＩＮＴ１４及びＩＮＴ２の５つがある場合、ＩＮＴ１にＩＮＴ１１、ＩＮＴ１２、ＩＮＴ１３及びＩＮＴ１４の４つを割り付けて、１つの割り込みベクタアドレスを共有している場合にも適用可能である。なお、図８ではＩＮＴ２は直接ＩＮＴ２に入っているが、このＩＮＴ２にもＩＮＴ２１、ＩＮＴ２２と複数の外部割込みを割り付けることも可能である。
【００４７】
また、第１及び第２の実施の形態を、多重割り込みの場合にも適用することができる。例えば、図９に示すように、通常の多重割り込みと同じく割り込み終了時の戻りアドレス及びプログラムステータスレジスタを保存して、割り込みを許可すればよい。これは、第１及び第２の実施形態のいずれも、割り込み発生時の最初に割り込み要求に対応した割り込み処理ルーチンへのジャンプ命令を実行するだけで、以降は通常の割り込み処理と変わらないためである。
【符号の説明】
【００４８】
１０、２１０  割り込み制御装置
１２   ＣＰＵ
１４   割り込みコントローラ
１６、２１６  メモリコントローラ
１８   メモリ
２０   割り込み処理ルーチンへのジャンプ命令保存領域
２６   ＩＲＱ信号
２８   要因番号
３０   割り込み受付部
３２   第１のセレクタ
３４   第２のセレクタ
３６   比較アドレス格納レジスタ
３８   比較回路
４０   リマップ回路
４２   セレクタ
５０、５５０  割り込み要求
２２０ リマップレジスタ領域
【図１】
2012141667.tif 000003
【図２】
2012141667.tif 000004
【図３】
2012141667.tif 000005
【図４】
2012141667.tif 000006
【図５】
2012141667.tif 000007
【図６】
2012141667.tif 000008
【図７】
2012141667.tif 000009
【図８】
2012141667.tif 000010
【図９】
2012141667.tif 000011
【図１０】
2012141667.tif 000012
【図１１】
2012141667.tif 000013