(57)【要約】【課題】ＡＤ変換器を備えた温度検知回路において、温度依存性のあるアナログ電圧のように定常的で変化の遅い信号を前記ＡＤ変換器を用いて検知する場合に、そのＡＤ変換器の分解能を劣化させずに、消費電力の削減や信号処理時間の短縮を図る。【解決手段】動作開始時に一旦逐次比較型ＡＤ変換器１を動作させて、電圧発生回路ＢＧＲ１からの温度依存性のあるアナログ電圧について前記ＡＤ変換器１でＡＤ変換して、そのデジタル信号の全ビットを確定する。その後、電力制御回路２は、前記アナログ電圧の電位を挟む上下隣り合う基準電圧が入力されたコンパレータの出力変化のみを検出し、前記アナログ電圧の電位を挟む上下隣り合う基準電圧が入力されたコンパレータ以外のコンパレータへの電源供給を遮断する。【選択図】図１
2012023499.tif 000002
【特許請求の範囲】
【請求項１】
温度特性に依存するアナログ電圧を発生する電圧発生回路と、
前記電圧発生回路から前記アナログ電圧を受け、このアナログ電圧を異なる複数の基準電圧と比較する複数のコンパレータを有する逐次比較型ＡＤ変換器と、
前記ＡＤ変換器の動作を制御する電力制御回路より構成される温度検知回路であって、
前記電力制御回路は、
前記ＡＤ変換器に備える全コンパレータを動作させて温度測定を行い、前記ＡＤ変換器のデジタル信号の全ビットの値が確定した後、前記電圧発生回路から出力されたアナログ電圧の電位を挟む上下隣り合う基準電圧が入力されたコンパレータ以外のコンパレータの電源供給を遮断し、前記アナログ電圧の電位を挟む上下隣り合う基準電圧が入力されたコンパレータの出力変化を検出する
ことを特徴とするＡＤ変換器を備えた温度検知回路。
【請求項２】
前記請求項１記載のＡＤ変換器を備えた温度検知回路において、
前記電力制御回路は、
前記アナログ電圧の電位を挟む上下隣り合う基準電圧が入力されたコンパレータの出力変化を検出したとき、前記ＡＤ変換器の全コンパレータに電源を供給して再度動作させ、前記デジタル信号の全ビットの値を確定させる
ことを特徴とするＡＤ変換器を備えた温度検知回路。
【請求項３】
前記請求項１記載のＡＤ変換器を備えた温度検知回路において、
前記電力制御回路は、
前記アナログ電圧の電位を挟む上下隣り合う基準電圧のうち、高い方の基準電圧が入力されたコンパレータの出力変化を検出したとき、前記デジタル信号の値を１だけ大きくする一方、前記アナログ電圧の電位を挟む上下隣り合う基準電圧のうち、低い方の基準電圧が入力されたコンパレータの出力変化を検出したとき、前記デジタル信号の値を１だけ小さくする
ことを特徴とするＡＤ変換器を備えた温度検知回路。
【請求項４】
前記請求項１記載のＡＤ変換器を備えた温度検知回路を有する半導体集積回路であって、
高周波回路を有し、
前記高周波回路は、前記ＡＤ変換器を備えた温度検知回路からの温度検知信号を受ける
ことを特徴とする半導体集積回路。
【請求項５】
前記請求項４記載の半導体集積回路において、
前記高周波回路は、ＬＮＡ又はミキサーである
ことを特徴とする半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＡＤ変換器を備えた温度検知回路に関し、詳しくは、その消費電力の削減対策に関する。
【背景技術】
【０００２】
近年、半導体集積回路において、アナログ回路とデジタル回路とを１チップ化する取り組みが行われており、特に、無線通信分野の高周波回路を１チップ化する開発が盛んに行われている。しかし、高周波回路においては、温度、プロセス、電源電圧、デジタル雑音等のばらつきがあり、全てのバラツキ範囲内で性能を満足することは困難である。特に、ＬＮＡ（ロー・ノイズ・アンプ）、ミキサー、ＰＡ（パワー・アンプ）等のゲイン特性においては、温度による変動が大きな課題になっている。
【０００３】
そこで、従来、ＡＤ変換器を備えた温度検知回路により温度補償を行う半導体集積回路が多く開発されているが、ＡＤ変換器の動作に起因して、消費電力が大きくなるという課題があった。
【０００４】
このような消費電力の増大という課題に対して、従来、例えば特許文献１に記載される技術では、変換ビット数が可変なＡＤ変換器が提案されている。このＡＤ変換器を用いれば、例えば、ＡＤ変換器の温度測定結果に応じて、適宜、変換ビット数を可変させれば、低ビット数での動作時に消費電力を削減することが可能である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１９３７４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、前記従来の技術を温度検知回路に用いたとした場合、ＡＤ変換器の温度測定結果が閾値以下であるか否かを判定し、その判定結果に応じて変換ビット数を可変させる構成であるため、ＤＳＰでビット調整を行うデジタル処理が必要であり、その分、信号処理時間が長くなると共に、閾値以下の場合にはＡＤ変換器の分解能が劣化するという問題がある。
【０００７】
本発明は、前記の問題に鑑みてなされたものであり、その目的は、一旦、ＡＤ変換器を動作させて温度測定を行った後は、温度変化を検知するために必要なＡＤ変換器の構成部分以外の構成部分を停止状態とすることにより、消費電力を削減した温度検知回路を提供することにある。
【課題を解決するための手段】
【０００８】
前記の課題を解決するため、請求項１記載の発明のＡＤ変換器を備えた温度検知回路は、温度特性に依存するアナログ電圧を発生する電圧発生回路と、前記電圧発生回路から前記アナログ電圧を受け、このアナログ電圧を異なる複数の基準電圧と比較する複数のコンパレータを有する逐次比較型ＡＤ変換器と、前記ＡＤ変換器の動作を制御する電力制御回路より構成される温度検知回路であって、前記電力制御回路は、前記ＡＤ変換器に備える全コンパレータを動作させて温度測定を行い、前記ＡＤ変換器のデジタル信号の全ビットの値が確定した後、前記電圧発生回路から出力されたアナログ電圧の電位を挟む上下隣り合う基準電圧が入力されたコンパレータ以外のコンパレータの電源供給を遮断し、前記アナログ電圧の電位を挟む上下隣り合う基準電圧が入力されたコンパレータの出力変化を検出することを特徴とする。
【０００９】
請求項２記載の発明は、前記請求項１記載のＡＤ変換器を備えた温度検知回路において、前記電力制御回路は、前記アナログ電圧の電位を挟む上下隣り合う基準電圧が入力されたコンパレータの出力変化を検出したとき、前記ＡＤ変換器の全コンパレータに電源を供給して再度動作させ、前記デジタル信号の全ビットの値を確定させることを特徴とする。
【００１０】
請求項３記載の発明は、前記請求項１記載のＡＤ変換器を備えた温度検知回路において、前記電力制御回路は、前記アナログ電圧の電位を挟む上下隣り合う基準電圧のうち、高い方の基準電圧が入力されたコンパレータの出力変化を検出したとき、前記デジタル信号の値を１だけ大きくする一方、前記アナログ電圧の電位を挟む上下隣り合う基準電圧のうち、低い方の基準電圧が入力されたコンパレータの出力変化を検出したとき、前記デジタル信号の値を１だけ小さくすることを特徴とする。
【００１１】
請求項４記載の発明の半導体集積回路は、前記請求項１記載のＡＤ変換器を備えた温度検知回路を有する半導体集積回路であって、高周波回路を有し、前記高周波回路は、前記ＡＤ変換器を備えた温度検知回路からの温度検知信号を受けることを特徴とする。
【００１２】
請求項５記載の発明は、前記請求項４記載の半導体集積回路において、前記高周波回路は、ＬＮＡ又はミキサーであることを特徴とする。
【００１３】
以上により、請求項１〜５記載の発明では、一旦、温度検知用のＡＤ変換器を動作させて温度測定を行い、ＡＤ変換器のデジタル信号の全ビットを確定した後は、アナログ電圧の電位を挟む上下隣り合う基準電圧が入力されたコンパレータの出力変化のみを検出し、前記アナログ電圧の電位を挟む上下隣り合う基準電圧が入力されたコンパレータ以外のコンパレータの電源供給を遮断するので、消費電力を削減できると共に、ＤＳＰを用いないので、信号処理時間が短縮される。
【発明の効果】
【００１４】
以上説明したように、請求項１〜５記載の発明のＡＤ変換器を備えた温度検知回路によれば、電源発生回路から発生されるアナログ電圧のような定常的で変化の遅いアナログ電圧を用いた温度検知をＡＤ変換器を用いて行う場合に、一旦、ＡＤ変換器を動作させて温度測定を行った後は、そのアナログ電圧の電位を挟む上下隣り合う基準電圧が入力されたコンパレータ以外のコンパレータの電源供給を遮断し、そのアナログ電圧の電位を挟む上下隣り合う基準電圧が入力されたコンパレータの出力変化のみを検出するようにしたので、消費電力の削減及びＡＤ変換器の処理時間の短縮が可能になる効果を奏する。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施形態１に係る逐次比較型ＡＤ変換器を備えた温度検知回路の回路構成を示す図である。
【図２】同温度検知回路に備えるセレクタ１の内部回路を示す図である。
【図３】同温度検知回路に備えるセレクタ２の内部回路を示す図である。
【図４】同温度検知回路に備えるセレクタ３の内部回路を示す図である。
【図５】同温度検知回路に備えるセレクタ４の内部回路を示す図である。
【図６】同温度検知回路に備える検出回路の内部回路を示す図である。
【図７】同温度検知回路に備える制御回路の内部回路を示す図である。
【図８】同温度検知回路に備える電圧発生回路の具体的な内部構成を示す図である。
【図９】同温度検知回路に備える逐次比較型ＡＤ変換器１の逐次比較動作の一例を示す図である
【図１０】同検出回路の動作説明を示し、同図（ａ）はモニタービット信号の立上り時を示す図、同図（ｂ）はモニタービット信号の立下り時を示す図である。
【図１１】本発明の実施形態２に係る温度検知回路の要部構成を示す図である。
【図１２】本発明の実施形態３に係る温度検知回路の回路構成を示す図である。
【図１３】同温度検知回路に備える制御回路の内部回路を示す図である。
【図１４】本発明の実施形態４を示す半導体集積回路の概略構成を示す図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施形態について図面を参照しながら説明する。
【００１７】
（実施形態１）
図１は、本発明の実施形態１に係るＡＤ変換器を備えた温度検知回路の具体的な回路構成を示す図である。
【００１８】
同図において、本温度検知回路は、電圧発生回路ＢＧＲ１と、逐次比較型ＡＤ変換器１と、電力制御回路２とにより構成されている。ここでは、逐次比較型ＡＤ変換器１は４ビットのデジタル信号に変換する逐次比較型ＡＤ変換器であるとする。
【００１９】
前記ＡＤ変換器１は、温度依存特性のない基準電圧を発生する基準電圧回路ＢＧＲ０と、３個のセレクタＳＥＬ１〜ＳＥＬ３と、４個のコンパレータ１０〜１３と、前記各コンパレータ１０〜１３と電源ＶＤＤ間に配置された電源スイッチ２０〜２３と、前記各コンパレータ１０〜１３の出力をラッチする４個のＦＦ回路（フリップ・フロップ回路）３０〜３３とを備えている。
【００２０】
また、前記電力制御回路２は、最下位ビットのコンパレータ１０の出力Ｏ０に接続された検出回路４０と、その他のコンパレータ１１〜１３の出力Ｏ１〜Ｏ３に接続されたセレクタＳＥＬ４と、このセレクタＳＥＬ４の出力ＭＩに接続された検出回路４１と、前記検出回路４０の出力ＭＯ０と前記検出回路４１の出力ＭＯ１とを論理演算するＯＲゲート回路４２と、前記ＯＲゲート回路４２の出力信号と後述する制御回路１の出力ＭＳとが入力されるＡＮＤゲート回路４３と、制御回路１とを備えている。前記制御回路１は、前記４個のＦＦ回路３０〜３３の出力ＯＵＴ０〜ＯＵＴ３と、前記ＡＮＤゲート回路４３の出力信号ＭＯ２とを入力し、前記４個のコンパレータ１０〜１３のうち最下位ビットのコンパレータ１０を除く３個のコンパレータ１１〜１３の電源スイッチ２１〜２３とセレクタＳＥＬ４とに信号Ｓ１〜Ｓ３を出力する。
【００２１】
前記制御回路１には、前記の他に、電源投入時や強制動作時に発せられる制御信号ＳＴＡＲＴや制御信号ＣＳ１、前記２つの検出回路４０、４１の出力ＭＯ０、ＭＯ１を論理演算するためにＡＮＤゲート回路４３に出力する信号ＭＳも含まれる。
【００２２】
前記４個のコンパレータ１０〜１３は、各々、温度依存特性を有するアナログ電圧を発生する電圧発生回路ＢＧＲ１から発生されたアナログ電圧Ｖｔを受けると共に、前記基準電圧回路ＢＧＲ０から直接又はセレクタＳＥＬ１〜ＳＥＬ３を介して基準電圧ＶＲ０〜ＶＲ２、Ｖ３を受け、前記アナログ電圧Ｖｔの前記基準電圧ＶＲ０〜ＶＲ２、Ｖ３に対する大小関係に応じた全４ビットのデジタル信号Ｏ０〜Ｏ３を出力する。４個のＦＦ回路３０〜３３は、このデジタル信号Ｏ０〜Ｏ３を制御信号ＣＳ１によってラッチし、外部にデジタル信号ＯＵＴ０〜ＯＵＴ３を出力する。出力デジタル信号ＯＵＴ１〜ＯＵＴ３は前記セレクタＳＥＬ１〜ＳＥＬ３にも入力され、コンパレータ１０〜１２には、その入力されたデジタル信号ＯＵＴ１〜ＯＵＴ３の値に応じた基準電圧ＶＲ０〜ＶＲ２が入力される。
【００２３】
図２はセレクタＳＥＬ１の内部回路を示す。本回路では、基準電圧ＶＲ２は、ＦＦ回路３３の出力信号ＯＵＴ３がＨレベルのときに電圧Ｖ２＜１＞となり、出力信号ＯＵＴ３がＬレベルのときに電圧Ｖ２＜０＞となる構成である。
【００２４】
図３はセレクタＳＥＬ２の内部回路を示す。本回路では、基準電圧ＶＲ１は、デコーダＤＥＣ２により、ＦＦ回路３３の出力信号ＯＵＴ３とＦＦ回路３２の出力信号ＯＵＴ２とが共にＨレベルのときに電圧Ｖ１＜３＞となり、出力信号ＯＵＴ３がＨレベルで出力信号ＯＵＴ２がＬレベルのときに電圧Ｖ１＜２＞となり、出力信号ＯＵＴ３がＬレベルで出力信号ＯＵＴ２がＨレベルのときに電圧Ｖ１＜１＞となり、出力信号ＯＵＴ３、ＯＵＴ２が共にＬレベルのときに電圧Ｖ１＜０＞となる構成である。
【００２５】
図４はセレクタＳＥＬ３の内部回路を示す。本回路では前記と同様に、デコーダＤＥＣ３により、基準電圧ＶＲ０はＦＦ回路３１〜３３の出力信号ＯＵＴ３、ＯＵＴ２、ＯＵＴ１のＨ又はＬレベルに応じて、８種の電圧Ｖ０＜７＞〜電圧Ｖ０＜０＞を選択するようになっている。論理式は図４に示されている。
【００２６】
図５はセレクタＳＥＬ４の内部回路を示す。本回路では、制御回路１からの信号Ｓ１〜Ｓ３の何れか１つがＨレベルになると、それに対応したＦＦ回路３１〜３３の出力信号ＯＵＴ１〜ＯＵＴ３の何れかが出力信号ＭＩとなる。
【００２７】
図６は検出回路４０、４１の内部回路を示す。同図から判るように、遅延回路９０とＥＸ−ＯＲ回路９１とによって構成される。
【００２８】
図７は制御回路１の内部回路を示す。出力信号Ｓ１〜Ｓ３がＨレベルのときに対応する電源スイッチ２１〜２３がオンすると仮定すると、デコーダＤＥＣ１の出力信号Ｓ１〜Ｓ３は以下の論理式で表される。
【００２９】
Ｓ３＝ＯＵＴ３・ＮＯＵＴ２・ＮＯＵＴ１・ＮＯＵＴ０
Ｓ２＝ＯＵＴ２・ＮＯＵＴ１・ＮＯＵＴ０
Ｓ１＝ＯＵＴ１・ＮＯＵＴ０
ここで、ＮＯＵＴ２はＯＵＴ２の論理否定、ＮＯＵＴ１はＯＵＴ１の論理否定、ＮＯＵＴ０はＯＵＴ０の論理否定をそれぞれ表す。
【００３０】
図７において、ＡＮＤゲート回路４３の出力信号ＭＯ２又は制御信号ＳＴＡＲＴにＨレベルのパルスを入力すると、５個のＦＦ回路１０１〜１０５がリセットされ、ＦＦ回路１０５の出力信号ＭＳはＬレベルとなり、反転出力信号ＮＭＳはＨレベルとなる。反転出力信号ＮＭＳは３個のＯＲゲート回路１０６〜１０８に入力されているので、各ＯＲゲート回路１０６〜１０８の出力信号Ｓ１〜Ｓ３はＨレベルとなる。制御信号ＣＳ１に５クロック目の立ち上がりパルスが入力されると、ＦＦ回路１０５の出力信号ＭＳはＨレベルとなり、反転信号ＮＭＳはＬレベルとなるので、各ＯＲゲート回路１０６〜１０８の出力信号Ｓ１〜Ｓ３にはデコーダＤＥＣ１の出力信号ＤＯ１〜ＤＯ３がそのまま出力される。
【００３１】
図８は、電圧発生回路ＢＧＲ１の具体的な内部構成を示す。同図の電圧発生回路ＢＧＲ１は、コレクタ−ベース間を接続した２個のバイポーラトランジスタＱ１、Ｑ２と、これ等に異なる電流値ｎＩ、Ｉを流す電流源Ｉ１、Ｉ２と、前記両トランジスタＱ１、Ｑ２のコレクタ電圧の差ΔＶを増幅する増幅器１１０とを備えており、前記両トランジスタＱ１、Ｑ２のコレクタ電圧差ΔＶが下記式
温度係数＝ｋ／ｑ・ｌｎ（ｎ）
（ｋはボルツマン定数（１．３８×１０−２３）、ｑは電気素量（１．６×１０−１９）、ｎは正の整数である。）
で表されるように、絶対温度Ｔに比例する温度係数を有していることを利用する構成である。そして、前記コレクタ電圧差ΔＶを増幅器１１０で増幅して、温度特性を持ったアナログ電圧Ｖｔとして出力する構成である。
【００３２】
ここで、具体的に、前記ＡＤ変換器１の逐次比較動作の一例を図９に基づいて説明する。先ず、電力制御回路２の制御回路１は、各コンパレータ１０〜１３の電源スイッチ２０〜２３をオンにする。次に、基準電圧回路ＢＧＲ０において全４ビットのうち最上位ビットのコンパレータ１３に対して基準電圧Ｖ３（＝１．０８Ｖ）を供給する。そして、この最上位ビットのコンパレータ１３において、電圧発生回路ＢＧＲ１からのアナログ電圧Ｖｔを基準電圧Ｖ３と比較し、制御信号ＣＳ１によりＦＦ回路３３でラッチしデジタル信号ＯＵＴ３を出力する。
【００３３】
その比較結果の０又は１値に応じて、基準電圧回路ＢＧＲ０の基準電圧Ｖ２〈０〉（＝０．９２Ｖ）又は基準電圧Ｖ２〈１〉（＝１．２４Ｖ）をセレクタＳＥＬ１で選択し、その選択した基準電圧ＶＲ２を第３ビット目のコンパレータ１２に供給し、このコンパレータ１２において電圧発生回路ＢＧＲ１からのアナログ電圧Ｖｔを前記選択した基準電圧ＶＲ２（例えばＶ２〈１〉）と比較し、制御信号ＣＳ１によりＦＦ回路３２でラッチしデジタル信号ＯＵＴ２を出力する。
【００３４】
その後、前記比較結果の０又は１値に応じて、基準電圧回路ＢＧＲ０の基準電圧Ｖ１〈２〉（＝１．１６Ｖ）又は基準電圧Ｖ１〈３〉（＝１．３２Ｖ）をセレクタＳＥＬ２で選択し、選択した基準電圧ＶＲ１を第２ビット目のコンパレータ１１に供給し、このコンパレータ１１において電圧発生回路ＢＧＲ１からのアナログ電圧Ｖｔを前記選択した基準電圧ＶＲ１（例えばＶ１〈２〉）と比較し、制御信号ＣＳ１によりＦＦ回路３１でラッチしデジタル信号ＯＵＴ１を出力する。
【００３５】
次いで、その比較結果の０又は１値に応じて、基準電圧回路ＢＧＲ０の基準電圧Ｖ０〈４〉（＝１．１２Ｖ）又は基準電圧Ｖ０〈５〉（＝１．２０Ｖ）をセレクタＳＥＬ３で選択し、選択した基準電圧ＶＲ０を最下位ビットのコンパレータ１０に供給し、このコンパレータ１０において電圧発生回路ＢＧＲ１からのアナログ電圧Ｖｔを前記選択した基準電圧ＶＲ０（例えばＶ０〈５〉）と比較し、制御信号ＣＳ１によりＦＦ回路３０でラッチしデジタル信号ＯＵＴ０を出力する。その結果、全ビットのコンパレータ１０〜１３の出力によるデジタル信号ＯＵＴ０〜ＯＵＴ３が確定する。
【００３６】
図２に戻って、前記検出回路４０は、ＡＤ変換器１の全４ビットの出力信号ＯＵＴ０〜ＯＵＴ３のうち最下位ビットに対応するコンパレータ１０のデジタル信号Ｏ０を入力信号として受ける。また、前記検出回路４１は、制御回路１の出力信号Ｓ１〜Ｓ３に応じてセレクタＳＥＬ４によって選択する３個のコンパレータ１１〜１３からの出力信号Ｏ１〜Ｏ３の何れか１つ（モニタービット）のデジタル信号ＭＩを入力信号として受ける。前記検出回路４０、４１は、図６に示すように、前記モニタービットのデジタル信号ＭＩ又は最下位ビットのデジタル信号を入力信号Ａとして受けて所定時間τだけ遅延する遅延回路９０と、この遅延回路９０の出力信号Ｂと前記入力信号Ａとを受ける２入力ＥＸ−ＯＲ回路（イクスクルーシブＯＲ回路）９１とを備えている。
【００３７】
前記検出回路４０の出力信号ＭＯ０と検出回路４１の出力信号ＭＯ１とは、図１に示したようにＯＲゲート回路４２に入力され、このＯＲゲート回路４２の出力信号はＡＮＤゲート回路４３に入力される。ＡＮＤゲート回路４３の他方の入力には制御回路１の出力信号ＭＳが入力されており、ＡＮＤゲート回路４３の出力信号ＭＯ２は前記制御回路１に入力される。既述したように、制御回路１の出力信号ＭＳは、ＡＮＤゲート回路４３の出力信号ＭＯ２又は制御信号ＳＴＡＲＴにＨレベルのパルスが入力されると、Ｌレベルとなり、制御信号ＣＳ１に５クロック目の立ち上がりパルスが入力されると、Ｈレベルとなるので、ＡＤ変換器１が温度測定を行っている時は、検出回路４０、４１の出力をマスクする働きをしている。この検出回路４０、４１では、ＥＸ−ＯＲ回路９１の出力信号Ｙは、図１０（ａ）に示すように、最下位ビットのコンパレータ１０からの出力信号Ｏ０（最下位ビット）、又は、セレクタＳＥＬ４で選択された上位３ビットのコンパレータ１１〜１３からの出力信号Ｏ１〜Ｏ３の何れか１つ（モニタービット）のデジタル信号ＡのＬレベルからＨレベルへの立上り変化時、及び同図（ｂ）に示すように、そのＨレベルからＬレベルへの立下り変化時にＨレベルのパルスを出力する。この最下位ビット又はモニタービットのデジタル信号のＬレベルからＨレベルへの立上り変化又はＨレベルからＬレベルへの立下り変化は、図９に例示するように、検知対象のアナログ電圧が自分の電位を挟む上下に隣り合う基準電圧を超える際に生じる。例えば、検知対象のアナログ電圧Ｖｔが１．２１Ｖである場合には、このアナログ電圧Ｖｔを挟む上下に隣り合う２つの基準電圧Ｖ２＜１＞（＝１．２４Ｖ）、Ｖ０＜５＞（＝１．２０Ｖ）を越える際に生じる。尚、図９の例示では、基準電圧の分解能を０．０４Ｖとし、対応する温度の分解能を１３℃とした。
【００３８】
本実施形態１では、電源スイッチ２０は常にオン状態にしているので、電力制御回路２内の制御回路１は、電源投入時や強制動作時に発せられる制御信号ＳＴＡＲＴによる温度測定動作開始時には、上位３ビットのコンパレータ１１〜１３と電源電圧ＶＤＤとに接続された電源スイッチ２１〜２３をオンして、これ等４個のコンパレータ１０〜１３を動作させ、これにより、ＡＤ変換器１によるアナログ−デジタル変換を開始させる。
【００３９】
そして、一旦温度測定を行った後は、電力制御回路２内の制御回路１は、前記検出回路４０又は４１内のＥＸ−ＯＲ回路９１の出力信号を受け、この出力信号がＬレベルのとき、即ち、モニタービット又は最下位ビットのコンパレータのデジタル信号の値に変化がないときには、ＡＤ変換器１のうちアナログ電圧信号の電位を挟む上下隣り合う各々の基準電圧が入力された２個のコンパレータ以外の２ビットのコンパレータと電源電圧ＶＤＤとに接続された電源スイッチをオフして、これ等２個のコンパレータの動作を停止させる。例えば、電圧発生回路ＢＧＲ１からの検知対象のアナログ電圧Ｖｔが１．１０Ｖである場合には、この電位を挟む上下隣り合う２つの基準電圧Ｖ３（＝１．０８Ｖ）、Ｖ０＜４＞（＝１．１２Ｖ）が入力された２個のコンパレータ１３、１０以外の２個のコンパレータ１１、１２の電源スイッチ２１、２２をオフにする。
【００４０】
その後、前記電力制御回路２内の制御回路１は、前記検出回路４０又は４１内のＥＸ−ＯＲ回路９１の出力信号ＭＯ０、ＭＯ１を入力信号として受けるので、出力信号ＭＯ０、ＭＯ１の何れかがＨレベルに変化した時、換言すれば、検出対象のアナログ電圧Ｖｔの電位を挟む上下隣り合う基準電圧が入力された２個のコンパレータの何れかの出力変化が検出された時には、前記２ビットの停止中コンパレータの電源スイッチをオンして、これ等コンパレータの動作を再開し、再度、全４個のコンパレータ１０〜１３を用いてＡＤ変換して、全４ビットのデジタル信号を確定するように制御するのである。
【００４１】
従って、本実施形態１では、動作開始時に、ＡＤ変換器１の全コンパレータ１０〜１３を動作させて、温度測定を行った後、温度が検知温度を挟む上下隣り合う基準温度を越えない限り、アナログ電圧の電位を挟む上下隣り合う２ビットのコンパレータを除く他の２ビットのコンパレータの動作を電源スイッチのオフ制御により停止させるので、ＡＤ変換器１の分解能を全４ビット使用した高い分割能に保持しつつ、このＡＤ変換器１の消費電力を有効に削減できると共に、従来のようにＤＳＰを用いる必要がなく、信号処理時間の短縮を図ることが可能である。
【００４２】
尚、以上の説明では、ＡＤ変換器１の各コンパレータ１０〜１３への電源電圧供給経路に各々電源スイッチ２０〜２３を配置し、そのオフ動作により各コンパレータ１０〜１３の動作を停止させる構成、および各コンパレータ１０〜１３の出力値を制御信号ＣＳ１によってＦＦ回路３０〜３３でデータ保持させる構成としたが、その他の回路構成を採用することも可能である。
【００４３】
また、以上の説明では、ＡＤ変換器１の分解能は４ビットとしたが、本発明はこれに限定されず、３ビット以上の多ビットで良いのは勿論である。
（実施形態２）
次に、本発明の実施形態２に係る温度検知回路を説明する。
【００４４】
本実施形態２では、前記実施形態１の図１で説明した２個の検出回路４０、４１を、時分割動作によって１個の検出回路で実現したものである。それ以外の回路構成、動作、効果は前記実施形態１と同じである。この変更部分の具体的な回路構成を図１１に示す。
【００４５】
図１１において、セレクタＳＥＬ５は、セレクタＳＥＬ４の出力信号ＭＩと最下位ビットのコンパレータ１０の出力信号Ｏ０の反転出力とを、制御信号ＣＳ１０のＨレベルとＬレベルとによって時分割に出力する。前記セレクタＳＥＬ４の出力信号ＭＩとコンパレータ１０の出力信号Ｏ０とは、検出対象のアナログ電圧信号の電位を挟む上下隣り合う基準電圧を入力したコンパレータのデジタル信号であるので、その一方がＬレベルであれば他方はＨレベルと互いに異なる電圧レベルとなるので、何れか一方のデジタル信号を反転すると、セレクタＳＥＬ５で信号を切り替えても電圧レベルが変化しないので、共用する検出回路１２１では誤動作が起きない。
【００４６】
尚、図１１では、セレクタＳＥＬ４の出力信号ＭＩと最下位ビットのコンパレータ１０の出力信号Ｏ０の反転出力とをセレクタＳＥＬ５に入力しているが、セレクタＳＥＬ４の出力信号ＭＩの反転出力と最下位ビットのコンパレータ１０の出力信号Ｏ０とをセレクタＳＥＬ５に入力しても良いのは勿論である。
（実施形態３）
次に、本発明の実施形態３に係るＡＤ変換器を備えた温度検知回路について説明する。
【００４７】
前記実施形態１では検出回路４０、４１でコンパレータの出力変化を検出したときには、再度、一から温度測定を開始するようにしたが、本実施形態３では、温度検出前のデジタル信号の状態を基準にして、温度に連動して変化したアナログ電圧信号の変化する方向によって温度検出後のデジタル信号の状態を演算処理によって求めるようにしたものである。
【００４８】
図１２は、本実施形態３に係るＡＤ変換器を備えた温度検知回路の具体的な内部回路を示す。図１で説明した前記実施形態１とは、電力制御回路２の構成及びＡＤ変換器１からのデジタル信号について演算処理を行って外部に出力するようにした点が異なっている。なお、図１２では図１と同じ回路には同じ番号を付けた。
【００４９】
本実施形態３では、図１２に示すように、各コンパレータ１０〜１３の出力信号Ｏ０〜Ｏ３を制御信号ＣＳ１によってＦＦ回路３０〜３３でラッチし、それ等の出力信号ＯＯ０〜ＯＯ３を制御回路２に入力する。また、検出回路４０の出力信号ＭＯ０と検出回路４１の出力信号ＭＯ１とは各々ＡＮＤゲート回路１３０、１３１を介して前記制御回路２に入力される。前記２個のＡＮＤゲート回路１３０、１３１の他方の入力には前記制御回路２の出力信号ＭＳが入力される。
【００５０】
図１３は、前記制御回路２の具体的な回路構成を示す。２個のＡＮＤゲート回路１３０、１３１の出力信号ＭＯ１０、ＭＯ１１を各々ＲＳ−ラッチ１４０、１４１でラッチして、信号ＭＯ２０、ＭＯ２１を出力する。次に、以下に示すように、最下位ビットのＦＦ回路３０の出力ＯＯ０と前記２個のＲＳ−ラッチ１４０、１４１の出力ＭＯ２０、ＭＯ２１との関係より、加算演算するか減算演算するかを２個の複合ゲート回路１４３、１４４で下記の通り判断する。
【００５１】
加算演算Ａｄｄ＝ＯＯ０・ＭＯ２１＋ＮＯＯ０・ＭＯ２０
減算演算Ｓｕｂ＝ＯＯ０・ＭＯ２０＋ＮＯＯ０・ＭＯ２１
ここで、ＮＯＯ０はＯＯ０の論理否定を表す。
【００５２】
前記の論理式で判断した結果の加算出力信号Ａｄｄを用いて出力信号ＯＵＴ０〜ＯＵＴ３について加算器１４６で加算演算を行い、減算出力信号Ｓｕｂを用いて出力信号ＯＵＴ０〜ＯＵＴ３について減算器１４５で減算演算を行う。その各々得られた出力信号ＯＵＴ０〜ＯＵＴ３をセレクタＳＥＬ６によって前記加算出力信号Ａｄｄと減算出力信号Ｓｕｂとを用いて選択する。すなわち、出力信号ＯＵＴ０〜ＯＵＴ３に１を加算演算した場合は、加算演算結果をセレクタＳＥＬ６より出力し、出力信号ＯＵＴ０〜ＯＵＴ３に１を減算演算した場合は、その減算演算結果をセレクタＳＥＬ６より出力するように動作する。
【００５３】
更に、セレクタＳＥＬ６の出力信号Ｓ６Ｏ０〜Ｓ６Ｏ３とＦＦ回路３０〜３３の出力信号ＯＯ０〜ＯＯ３とをＦＦ回路１５６のＱ出力信号ＭＳを用いてセレクタＳＥＬ７で選択し、その出力データＳ７Ｏ０〜Ｓ７Ｏ３を制御信号ＣＳ２によってデータラッチ回路１４７でラッチする。そのデータラッチした信号は信号ＯＵＴ０〜ＯＵＴ３として外部出力し、さらにセレクタＳＥＬ１〜ＳＥＬ３にも入力する。
【００５４】
前記信号ＭＳは、制御信号ＳＴＡＲＴにＨレベルのパルスが入力された時（即ち、電源投入時や強制動作時）にはＬレベルになり、その後、制御信号ＣＳ１の５クロック目の立ち上がりパルスが入力されると、Ｈレベルとなるので、ＡＤ変換器１が温度測定を行っているときは、セレクタＳＥＬ７はＦＦ回路３０〜３３の出力信号ＯＯ０〜ＯＯ３を選択し、それ以外のときはセレクタＳＥＬ７はセレクタＳＥＬ６の出力Ｓ６Ｏ０〜Ｓ６Ｏ３を選択する。
【００５５】
また、第１の実施形態と同様に、データラッチ回路１４７がラッチした出力信号ＯＵＴ０〜ＯＵＴ３をデコーダＤＥＣ１でデコードして信号Ｓ１〜Ｓ３を作成し、コンパレータ１１〜１３と電源ＶＤＤ間に接続された電源スイッチ２１〜２３のオン、オフ制御とセレクタＳＥＬ４における信号Ｏ１〜Ｏ３の信号選択制御とを行う。なお、デコーダＤＥＣ１の動作は第１の実施形態のデコーダＤＥＣ１と同じであることは無論である。
【００５６】
以上説明したように、本実施形態３では、電力変換回路２内の制御回路２は、ＡＤ変換器１が温度測定を行っているときには、ＡＤ変換器１からのデジタル信号ＯＯ０〜ＯＯ３をセレクタＳＥＬ７により選択し、この選択したデジタル信号ＯＯ０〜ＯＯ３を制御信号ＣＳ２によりデータラッチ回路１４７でデータラッチして、外部にデジタル信号ＯＵＴ０〜ＯＵＴ３として出力する。
【００５７】
他方、ＡＤ変換器１が温度測定を行っていないときは、電力変換回路２内の制御回路２は、コンパレータ出力の変化を検出する前のデジタル信号ＯＵＴ０〜ＯＵＴ３の状態を基準にして、電圧発生回路ＢＧＲ１から発生された、温度に連動して変化するアナログ電圧の電位が変化する方向を基に、コンパレータ出力の変化を検出した後のデジタル信号の状態を演算処理によって求めるように制御している。
【００５８】
（実施形態４）
次に、本発明の実施形態４に係るＡＤ変換器を備えた温度検知回路を有する半導体集積回路について説明する。
【００５９】
図１４は、前記実施形態１〜３で説明したＡＤ変換器を備えた温度検知回路を有する半導体集積回路を示している。
【００６０】
この半導体集積回路では、高周波回路としてＬＮＡ１６１及びミキサー１６２を有する。これ等の高周波回路１６１、１６２は、温度に応じて特性が変動し、特に高温下で劣化する傾向がある。本実施形態では、前記実施形態１〜３で説明したＡＤ変換器を備えた温度検知回路１６０でＡＤ変換したデジタル信号ＯＵＴ０〜ＯＵＴ３を前記ＬＮＡ１６１及びミキサー１６２に入力し、温度上昇時にはこれ等のＬＮＡ１６１及びミキサー１６２の駆動電流を多くして特性を補正し、その性能を補償して、性能ばらつきを抑制するようにしている。
【産業上の利用可能性】
【００６１】
以上説明したように、本発明は、温度依存性を持った電圧発生回路から発生するアナログ電圧のような定常的で変化の遅いアナログ電圧の変化をＡＤ変換器を用いて温度検知する場合に、一旦、ＡＤ変換器を動作させて温度測定を行った後は、アナログ電圧の電位を挟む上下隣り合う基準電圧が入力されたコンパレータ以外のコンパレータの電源供給を遮断し、アナログ電圧の電位を挟む上下隣り合う基準電圧が入力されたコンパレータの出力変化のみを検出するようにしたので、消費電力の削減や信号処理時間の短縮が可能になる。特に、センサーネットワーク分野のようにボタン電池などで動作し、低消費電力が望まれる半導体集積回路分野に利用すると、非常に有用である。
【符号の説明】
【００６２】
１                                     逐次比較型ＡＤ変換器
２                                     電力制御回路
ＢＧＲ０                                基準電圧回路
ＢＧＲ１                                電圧発生回路
ＳＥＬ１〜ＳＥＬ７                         セレクタ
１０〜１３                               コンパレータ
２０〜２３                               電源スイッチ
３０〜３３、１０１〜１０５、１５２〜１５６         ＦＦ回路
４０、４１、１２１                           検出回路
４２、１０６〜１０９、１４８〜１５０              ＯＲゲート回路
４３、１３０、１３１                          ＡＮＤゲート回路
１１０、１２０、１４２、１５１                   インバータ回路
９０                                    遅延回路
９１                                    ＥＸ−ＯＲ回路
Ｉ１、Ｉ２                                 定電流源
１１０                                   増幅回路
１４０、１４１                              ＲＳ−ラッチ回路
１４３、１４４                              複合ゲート回路
１４５                                   減算回路
１４６                                   加算回路
１４７                                   データラッチ回路
１６０                                   ＡＤ変換器を備えた温度検知回路
１６１                                   ＬＮＡ（高周波回路）
１６２                                   ミキサー（高周波回路）
【図１】
2012023499.tif 000003
【図２】
2012023499.tif 000004
【図３】
2012023499.tif 000005
【図４】
2012023499.tif 000006
【図５】
2012023499.tif 000007
【図６】
2012023499.tif 000008
【図７】
2012023499.tif 000009
【図８】
2012023499.tif 000010
【図９】
2012023499.tif 000011
【図１０】
2012023499.tif 000012
【図１１】
2012023499.tif 000013
【図１２】
2012023499.tif 000014
【図１３】
2012023499.tif 000015
【図１４】
2012023499.tif 000016