(57)【要約】【課題】フィルタ回路の遮断周波数精度を悪化させること無く、回路規模を低減することができるフィルタ回路を提供する。【解決手段】駆動電流生成回路３０３は、容量Ｃ１に第１の基準電流を一定期間充電することにより生成される充電電圧を用いて、容量Ｃ１と第１の基準電流の比に比例した第１の駆動電流を生成する。ＯＴＡ３０１は、正入力端子と負入力端子間の電位差に応じて、第１の駆動電流から、容量Ｃ１と第１の基準電流の比に逆比例した第２の駆動電流を生成して電圧に変換し、この電圧に応じて第２の基準電流を分配する。ＯＴＡ３０１は、第２の基準電流を分配した電流と同量の電流を折り返して供給するカレントミラー回路を有し、正入力端子と負入力端子間の電位差に応じた電流をカレントミラー回路により折り返して負荷容量３０２に供給する。【選択図】図１
2012165339.tif 000002
【特許請求の範囲】
【請求項１】
第１の容量に第１の基準電流を一定期間充電することにより生成される充電電圧を用いて、前記第１の容量と前記第１の基準電流の比に比例した第１の駆動電流を生成する第１の差動入力回路を有する駆動電流生成回路と、
正入力端子と負入力端子間の電位差に応じて、前記第１の駆動電流から、前記第１の容量と前記第１の基準電流の前記比に逆比例した第２の駆動電流を生成する第２の差動入力回路、前記第２の駆動電流を電圧に変換する電流電圧変換回路、前記電圧に応じて第２の基準電流を分配する第３の差動入力回路、前記第２の基準電流を分配した電流と同量の電流を折り返して供給するカレントミラー回路を有し、前記電位差に応じた電流を前記カレントミラー回路により折り返して供給するＯＴＡと、
前記ＯＴＡの出力端子に接続され、前記電位差に応じた電流に応じて充放電を行う第２の容量と、
を有することを特徴とするフィルタ回路。
【請求項２】
前記第１の駆動電流は、前記第２の容量と略同一の製造バラツキを有する前記第１の容量に、前記第２の基準電流と略同一の製造バラツキを有する前記第１の基準電流を、第１のスイッチにより制御された一定期間だけ充電された電圧に基づいて生成されることを特徴とする請求項１に記載のフィルタ回路。
【請求項３】
前記第１の駆動電流は、前記第１の差動入力回路の第１の入力端子に入力される第１の電圧と、前記第１の差動入力回路の第２の入力端子に入力される第２の電圧との差に基づいて生成され、
前記第１の電圧は、前記第１の基準電流に対応する前記充電電圧に基づいて生成され、
前記第２の電圧は、前記第１の基準電流と略同一の製造バラツキをもつ第３の基準電流に対応する電圧に基づいて生成されることを特徴とする請求項１に記載のフィルタ回路。
【請求項４】
前記第２の差動入力回路の性能は、前記第１の差動入力回路の性能と略同一の製造バラツキを有することを特徴とする請求項１に記載のフィルタ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号における不要な周波数成分を遮断するフィルタ回路に関する。
【背景技術】
【０００２】
従来、ＬＳＩ内部の素子だけで構成されるフィルタ回路として、図３に示すフィルタ回路２００が知られている（非特許文献１参照）。このフィルタ回路２００は、ＯＴＡ（Operational Transconductance Amplifier）２０１と、負荷容量２０２と、駆動電流生成回路２０３とから構成される。また、ＯＴＡ２０１の出力端子（Ｖｏｕｔ）に負荷容量２０２が接続されていることにより、ＯＴＡの２つの入力端子（Ｖｉｎｐ，Ｖｉｎｎ）間に接続される差動入力回路のトランスコンダクタンス（ｇｍ）と負荷容量（Ｃ）に応じた遮断周波数（ｆｃ）を設定するＧｍＣフィルタが構成されている。ここで、駆動電流生成回路２０３からＯＴＡ２０１へ供給される基準電流を固定値とすると、ＧｍＣフィルタの遮断周波数（ｆｃ）は、（１）式で定義される。
【０００３】
【数１】
2012165339.tif 000003
【０００４】
遮断周波数（ｆｃ）の製造バラツキは、それぞれ相関の無い差動入力回路のトランスコンダクタンス（ｇｍ）と負荷容量（Ｃ）の製造バラツキに起因するため、非常に大きくなる。一例として、差動入力回路のトランスコンダクタンス（ｇｍ）の製造バラツキを±２０％、負荷容量（Ｃ）の製造バラツキを±２０％とすると、遮断周波数（ｆｃ）の製造バラツキは最大±４４％となる。なお、本明細書において、製造バラツキとは、回路の性能（電流、容量等）を示す性能値の、所定の性能値に対するバラツキ（許容誤差）を指す。
【０００５】
上記の遮断周波数（ｆｃ）の製造バラツキを解決する方法として、図４に示すフィルタ回路が知られている（特許文献１参照）。このフィルタ回路は、ＧｍＣフィルタ１０１と、周波数特性制御回路１０２とから構成されている。
【０００６】
なお、ＧｍＣフィルタ１０１は、図３に示すＯＴＡ２０１と負荷容量２０２の双方と同等の機能を有し、略同一の遮断周波数特性を実現するものとする。また、周波数特性制御回路１０２は、図３に示す駆動電流生成回路２０３と同等の機能を有し、減衰器１０３と、ＬＰＦ１０４と、バッファ１０５と、第１の整流器１０６と、第２の整流器１０７と、比較器１０８とから構成されている。
【０００７】
次に、図４に示すフィルタ回路１００の動作を説明する。周波数特性制御回路１０２は、減衰器１０３を介さずに、外部からの入力交流信号ＶＡＣをＬＰＦ１０４に入力し、ＬＰＦ１０４の遮断特性に応じて入力交流信号ＶＡＣの振幅を減衰させる。第１の整流器１０６は、減衰された入力交流信号ＶＡＣの振幅を整流し、比較器１０８へ出力する。
【０００８】
また、周波数特性制御回路１０２は、外部からの入力交流信号ＶＡＣを減衰器１０３に入力し、減衰器１０３の遮断特性に応じて入力交流信号ＶＡＣの振幅を減衰させる。バッファ１０５は、減衰された入力交流信号ＶＡＣをそのまま第２の整流器１０７へ出力する。第２の整流器１０７は、減衰された入力交流信号ＶＡＣの振幅を整流し、比較器１０８へ出力する。比較器１０８は、第１の整流器１０６と第２の整流器１０７の出力を比較し、比較結果に応じて生成された駆動電流をＧｍＣフィルタ１０１へ出力する。
【０００９】
ここで、減衰器１０３の減衰特性は製造バラツキに依存せず一定であるが、ＬＰＦ１０４の減衰特性は製造バラツキに依存して変動する。従って、ＬＰＦ１０４とＧｍＣフィルタ１０１を略同一構成とすれば、減衰特性も略同一となるため、第１の整流器１０６と第２の整流器１０７の出力を比較することにより、ＧｍＣフィルタ１０１の遮断周波数のバラツキを相殺するようにＧｍＣフィルタ１０１の駆動電流を設定することができる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００４−３１２５４４号公報
【非特許文献】
【００１１】
【非特許文献１】Reid R.Harrison, A Low-Power Low-Noise CMOS Amplifier for Neural Recording Applications, IEEE JOURNAL SOLID-STATE CIRCUITS, Vol38, No6 JUNE 2003 pp958-965
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、図４に示したフィルタ回路では、周波数特性制御回路１０２の回路規模が非常に大きく、また、外部からの入力交流信号ＶＡＣを別途用意する必要がある。
【００１３】
本発明は、上述した課題に鑑みてなされたものであって、フィルタ回路の遮断周波数精度を悪化させること無く、回路規模を低減することができるフィルタ回路を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明は、上記の課題を解決するためになされたもので、第１の容量に第１の基準電流を一定期間充電することにより生成される充電電圧を用いて、前記第１の容量と前記第１の基準電流の比に比例した第１の駆動電流を生成する第１の差動入力回路を有する駆動電流生成回路と、正入力端子と負入力端子間の電位差に応じて、前記第１の駆動電流から、前記第１の容量と前記第１の基準電流の前記比に逆比例した第２の駆動電流を生成する第２の差動入力回路、前記第２の駆動電流を電圧に変換する電流電圧変換回路、前記電圧に応じて第２の基準電流を分配する第３の差動入力回路、前記第２の基準電流を分配した電流と同量の電流を折り返して供給するカレントミラー回路を有し、前記電位差に応じた電流を前記カレントミラー回路により折り返して供給するＯＴＡと、前記ＯＴＡの出力端子に接続され、前記電位差に応じた電流に応じて充放電を行う第２の容量と、を有することを特徴とするフィルタ回路である。
【００１５】
また、本発明のフィルタ回路において、前記第１の駆動電流は、前記第２の容量と略同一の製造バラツキを有する前記第１の容量に、前記第２の基準電流と略同一の製造バラツキを有する前記第１の基準電流を、第１のスイッチにより制御された一定期間だけ充電された電圧に基づいて生成されることを特徴とする。
【００１６】
また、本発明のフィルタ回路において、前記第１の駆動電流は、前記第１の差動入力回路の第１の入力端子に入力される第１の電圧と、前記第１の差動入力回路の第２の入力端子に入力される第２の電圧との差に基づいて生成され、前記第１の電圧は、前記第１の基準電流に対応する前記充電電圧に基づいて生成され、前記第２の電圧は、前記第１の基準電流と略同一の製造バラツキをもつ第３の基準電流に対応する電圧に基づいて生成されることを特徴とする。
【００１７】
また、本発明のフィルタ回路において、前記第２の差動入力回路の性能は、前記第１の差動入力回路の性能と略同一の製造バラツキを有することを特徴とする。
【発明の効果】
【００１８】
本発明によれば、駆動電流生成回路が、第１の容量に第１の基準電流を一定期間充電することにより生成される充電電圧を用いて、ＯＴＡへ供給する第１の駆動電流を生成することにより、フィルタ回路の遮断周波数精度を悪化させること無く、回路規模を低減することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の一実施形態に係るフィルタ回路の構成を示す回路構成図である。
【図２】本発明の一実施形態に係るフィルタ回路の動作を示すタイミングチャートである。
【図３】従来のフィルタ回路の構成を示す回路構成図である。
【図４】従来のフィルタ回路の構成を示す回路構成図である。
【発明を実施するための形態】
【００２０】
＜構成概要＞
以下、図面を参照し、本発明の実施形態を説明する。図１は、本発明の一実施形態に係るフィルタ回路３００の回路構成図である。図１に示すように、フィルタ回路３００は、ＯＴＡ３０１と、負荷容量３０２と、駆動電流生成回路３０３とから構成されている。
【００２１】
なお、ＯＴＡ３０１と負荷容量３０２は、図３に示すＯＴＡ２０１と負荷容量２０２、及び図４に示すＧｍＣフィルタ１０１と同等の機能を有し、略同一の遮断周波数特性を実現するものとする。また、駆動電流生成回路３０３についても、図３に示す駆動電流生成回路２０３、及び図４に示す周波数特性制御回路１０２と同等の機能を有するものとする。
【００２２】
駆動電流生成回路３０３は、電流源Ｉ１，Ｉ２，Ｉ３，Ｉ４，Ｉ５と、容量Ｃ１，Ｃ２，Ｃ４と、トランジスタＴＲ１，ＴＲ２，ＴＲ３，ＴＲ４と、トランジスタで構成されるスイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４とから構成されている。
【００２３】
スイッチＳＷ１のゲートは外部からの制御信号（ＣＬＫ１）に接続され、ソースはＧＮＤに接続される。電流源Ｉ１の一端はＶＤＤに接続され、他端はスイッチＳＷ１のドレインに接続される。容量Ｃ１（第１の容量）の一端はスイッチＳＷ１のドレインに接続され、他端はＧＮＤ（グランド）に接続される。
【００２４】
トランジスタＴＲ１のゲートはスイッチＳＷ１のドレインに接続され、ドレインはＧＮＤに接続される。電流源Ｉ２の一端はＶＤＤに接続され、他端はトランジスタＴＲ１のソースに接続される。スイッチＳＷ２のゲートは外部からの制御信号（ＣＬＫ２）に接続され、ソースはトランジスタＴＲ１のソースに接続される。容量Ｃ２の一端はスイッチＳＷ２のドレインに接続され、他端はＧＮＤに接続される。
【００２５】
トランジスタＴＲ２のゲートはスイッチＳＷ２のドレインに接続され、ドレインはフィルタ回路３００に接続される。スイッチＳＷ３のゲートはＶＤＤに接続され、ソースはＧＮＤに接続される。電流源Ｉ３の一端はＶＤＤに接続され、他端はスイッチＳＷ３のドレインに接続される。
【００２６】
トランジスタＴＲ３のゲートはスイッチＳＷ３のドレインに接続され、ドレインはＧＮＤに接続される。電流源Ｉ４の一端はＶＤＤに接続され、他端はトランジスタＴＲ３のソースに接続される。スイッチＳＷ４のゲートは外部からの制御信号（ＣＬＫ２）に接続され、ソースはトランジスタＳＷ３のソースに接続される。
【００２７】
容量Ｃ４の一端はスイッチＳＷ４のドレインに接続され、他端はＧＮＤに接続される。トランジスタＴＲ４のゲートはスイッチＳＷ４のドレインに接続され、ドレインはＶＤＤに接続される。電流源Ｉ５の一端はトランジスタＴＲ２のソースとトランジスタＴＲ４のソースの双方に接続され、他端はＧＮＤに接続される。
【００２８】
また、ＯＴＡ３０１は、電流源Ｉ６と、トランジスタＴＲ１１，ＴＲ１２，ＴＲ１３，ＴＲ１４，ＴＲ１５，ＴＲ１６，ＴＲ１７，ＴＲ１８，ＴＲ１９，ＴＲ２０，ＴＲ２１２，ＴＲ２２とから構成されている。
【００２９】
トランジスタＴＲ１１のゲートは正入力端子（ＶＩＮＰ）に接続される。トランジスタＴＲ１２のゲートは負入力端子（ＶＩＮＮ）に接続され、ソースはトランジスタＴＲ１１のソース及び駆動電流生成回路３０３のトランジスタＴＲ２のドレインに接続される。トランジスタＴＲ１３のソースはＶＤＤに接続され、ゲートはドレイン及びトランジスタＴＲ１１のドレインに接続される。トランジスタＴＲ１４のソースはＶＤＤに接続され、ゲートはドレイン及びトランジスタＴＲ１２のドレインに接続される。
【００３０】
トランジスタＴＲ１５のゲートはトランジスタＴＲ１３のドレインに接続される。トランジスタＴＲ１６のゲートはトランジスタＴＲ１４のドレインに接続される。電流源Ｉ６の一端はＶＤＤに接続され、他端はトランジスタＴＲ１５のソース及びトランジスタＴＲ１６のソースに接続される。
【００３１】
トランジスタＴＲ１７のゲート及びドレインはトランジスタＴＲ１５のドレインに接続され、ソースはＧＮＤに接続される。トランジスタＴＲ１８のゲートはトランジスタＴＲ１７のゲートに接続され、ソースはＧＮＤに接続される。トランジスタＴＲ１９のゲート及びドレインはトランジスタＴＲ１６のドレインに接続され、ソースはＧＮＤに接続される。トランジスタＴＲ２０のゲートはトランジスタＴＲ１９のゲートに接続され、ソースはＧＮＤに接続される。
【００３２】
トランジスタＴＲ２１のソースはＶＤＤに接続され、ゲート及びドレインはトランジスタＴＲ１８のドレインに接続される。トランジスタＴＲ２２のゲートはトランジスタＴＲ２１のゲートに接続され、ソースはＶＤＤに接続される。
【００３３】
トランジスタＴＲ２０のドレインとトランジスタＴＲ２２のドレインとの共通接続点は、出力端子（ＶＯＵＴ）に接続される。また、負荷容量３０２（第２の容量）の一端はＯＴＡ３０１の出力端子（ＶＯＵＴ）に接続され、他端はＧＮＤに接続される。
【００３４】
スイッチＳＷ１とスイッチＳＷ３は同一性能を有するスイッチで構成され、スイッチＳＷ２とスイッチＳＷ４は同一性能を有するスイッチで構成される。また、トランジスタＴＲ１とトランジスタＴＲ３は同一性能を有するトランジスタで構成され、トランジスタＴＲ２とトランジスタＴＲ４とトランジスタＴＲ１１とトランジスタＴＲ１２は同一性能を有するトランジスタで構成され、トランジスタＴＲ１３とトランジスタＴＲ１４は同一性能を有するトランジスタで構成される。さらに、トランジスタＴＲ１５とトランジスタＴＲ１６は同一性能を有するトランジスタで構成され、トランジスタＴＲ１９とトランジスタＴＲ２０は同一性能を有するトランジスタで構成され、トランジスタＴＲ１７とトランジスタＴＲ１８は同一性能を有するトランジスタで構成され、トランジスタＴＲ２１とトランジスタＴＲ２２は同一性能を有するトランジスタで構成される。
【００３５】
また、容量Ｃ２と容量Ｃ４は同一性能を有する容量で構成され、容量Ｃ１と負荷容量３０２は同一性能を有する容量で構成され、電流源Ｉ１と電流源Ｉ３と電流源Ｉ５と電流源Ｉ６は同一性能を有する電流源で構成される。さらに、フィルタ回路３００は、正電源電圧をＶＤＤ、負電源電圧をＧＮＤとする。
【００３６】
上記において、同一性能を有するもの同士は、性能値が同一であり、製造バラツキも同一である。前述したように、製造バラツキとは、回路の性能（電流、容量等）を示す性能値の、所定の性能値に対するバラツキ（許容誤差）を指す。また、本実施形態の容量等の性能値は、容量等が搭載されたチップの製造時に生じたバラツキ成分を加味した性能値である。２つの素子の製造バラツキを等しくするためには、同一のチップ内で近接して配置されている２つの素子を使用すればよい。
【００３７】
＜動作概要＞
次に、以上のように構成されたフィルタ回路３００における特徴となる動作例について、タイミングチャートを併用して説明する。図２は、本実施形態に係るフィルタ回路の動作例を示すタイミングチャートである。図２には、制御信号（ＣＬＫ１，ＣＬＫ２）の波形と、スイッチＳＷ２及びトランジスタＴＲ２に接続された容量Ｃ２の一端の電圧（すなわち容量Ｃ２に保持された充電電圧）ＶＣ２（第１の電圧）の波形と、スイッチＳＷ４及びトランジスタＴＲ４に接続された容量Ｃ４の一端の電圧（すなわち容量Ｃ４に保持された充電電圧）ＶＣ４（第２の電圧）の波形とが示されている。
【００３８】
時刻Ｔ０になると、スイッチＳＷ１のゲートに、制御信号（ＣＬＫ１）として「Ｈ」レベルが印加されるため、スイッチＳＷ１がＯＮとなり、容量Ｃ１は、電流源Ｉ１からの電流（Ｉ１）（第１の基準電流）により充電されていた電荷の放電を開始する。これにより、電流源Ｉ１からの電流（Ｉ１）とスイッチＳＷ１のＯＮ抵抗（ＲＳＷ１）の積に応じた電圧（Ｉ１×ＲＳＷ１）がトランジスタＴＲ１を介してレベルシフトされ、スイッチＳＷ２を介して容量Ｃ２に印加される。この直後、スイッチＳＷ２のゲートに、制御信号（ＣＬＫ２）として「Ｌ」レベルが印加されるため、スイッチＳＷ２がＯＦＦとなり、容量Ｃ２は、スイッチＳＷ２を介して印加されていた電圧（Ｉ１×ＲＳＷ１）を保持する。
【００３９】
また、時刻Ｔ０では、電流源Ｉ３からの電流（Ｉ３）（第３の基準電流）とスイッチＳＷ３のＯＮ抵抗（ＲＳＷ３）の積に応じた電圧（Ｉ３×ＲＳＷ３）がトランジスタＴＲ３を介してレベルシフトされ、スイッチＳＷ４を介して容量Ｃ４に印加されている。この直後、スイッチＳＷ４のゲートに、制御信号（ＣＬＫ２）として「Ｌ」レベルが印加されるため、スイッチＳＷ４がＯＦＦとなり、容量Ｃ４は、スイッチＳＷ４を介して印加されていた電圧（Ｉ３×ＲＳＷ３）を保持する。
【００４０】
時刻Ｔ１になると、スイッチＳＷ１のゲートに、制御信号（ＣＬＫ１）として「Ｌ」レベルが印加されるため、スイッチＳＷ１がＯＦＦとなり、容量Ｃ１は、放電完了後、電流源Ｉ１からの電流（Ｉ１）による電荷の充電を開始する。また、スイッチＳＷ２のゲートに、制御信号（ＣＬＫ２）として引き続き「Ｌ」レベルが印加されるため、スイッチＳＷ２はＯＦＦであり、容量Ｃ２は、時刻Ｔ０においてスイッチＳＷ２を介して印加されていた電圧（Ｉ１×ＲＳＷ１）を引き続き保持する。
【００４１】
また、時刻Ｔ１では、スイッチＳＷ４のゲートに、制御信号（ＣＬＫ２）として引き続き「Ｌ」レベルが印加されるため、スイッチＳＷ４はＯＦＦであり、容量Ｃ４は、時刻Ｔ０においてスイッチＳＷ４を介して印加されていた電圧（Ｉ３×ＲＳＷ３）を引き続き保持する。
【００４２】
時刻Ｔ２になると、スイッチＳＷ１のゲートに、制御信号（ＣＬＫ１）として引き続き「Ｌ」レベルが印加されるため、スイッチＳＷ１はＯＦＦであり、容量Ｃ１は、電流源Ｉ１からの電流（Ｉ１）による電荷の充電を継続する。また、スイッチＳＷ２のゲートに、制御信号（ＣＬＫ２）として「Ｈ」レベルが印加されるため、スイッチＳＷ２がＯＮとなり、容量Ｃ２は、時刻Ｔ１において保持していた電圧（Ｉ１×ＲＳＷ１）に加算して、容量Ｃ１の充電電圧を記憶し始める。
【００４３】
また、時刻Ｔ２では、スイッチＳＷ４のゲートに、制御信号（ＣＬＫ２）として「Ｈ」レベルが印加されるため、スイッチＳＷ４がＯＮとなり、電流源Ｉ３からの電流（Ｉ３）とスイッチＳＷ３のＯＮ抵抗（ＲＳＷ３）の積に応じた電圧（Ｉ３×ＲＳＷ３）がトランジスタＴＲ３を介してレベルシフトされ、スイッチＳＷ４を介して容量Ｃ４に印加される。容量Ｃ４は、印加された電圧（Ｉ３×ＲＳＷ３）を記憶し始める。
【００４４】
時刻Ｔ３になると、スイッチＳＷ１のゲートに、制御信号（ＣＬＫ１）として「Ｈ」レベルが印加されるため、スイッチＳＷ１がＯＮとなり、容量Ｃ１は、電流源Ｉ１からの電流（Ｉ１）により充電されていた電荷の放電を開始する。これにより、電流源Ｉ１からの電流（Ｉ１）とスイッチＳＷ１のＯＮ抵抗（ＲＳＷ１）の積に応じた電圧（Ｉ１×ＲＳＷ１）がトランジスタＴＲ１を介してレベルシフトされ、スイッチＳＷ２を介して容量Ｃ２に印加される。この直後、スイッチＳＷ２のゲートに、制御信号（ＣＬＫ２）として「Ｌ」レベルが印加されるため、スイッチＳＷ２がＯＦＦとなり、容量Ｃ２は、スイッチＳＷ２を介して印加されていた電圧（Ｉ１×ＲＳＷ１）を保持する。
【００４５】
また、時刻Ｔ３では、電流源Ｉ３からの電流（Ｉ３）とスイッチＳＷ３のＯＮ抵抗（ＲＳＷ３）の積に応じた電圧（Ｉ３×ＲＳＷ３）がトランジスタＴＲ３を介してレベルシフトされ、スイッチＳＷ４を介して容量Ｃ４に印加されている。この直後、スイッチＳＷ４のゲートに、制御信号（ＣＬＫ２）として「Ｌ」レベルが印加されるため、スイッチＳＷ４がＯＦＦとなり、容量Ｃ４は、スイッチＳＷ４を介して印加されていた電圧（Ｉ３×ＲＳＷ３）を保持する。
【００４６】
時刻Ｔ４になると、スイッチＳＷ１のゲートに、制御信号（ＣＬＫ１）として「Ｌ」レベルが印加されるため、スイッチＳＷ１がＯＦＦとなり、容量Ｃ１は、放電完了後、電流源Ｉ１からの電流（Ｉ１）による電荷の充電を開始する。また、スイッチＳＷ２のゲートに、制御信号（ＣＬＫ２）として引き続き「Ｌ」レベルが印加されるため、スイッチＳＷ２はＯＦＦであり、容量Ｃ２は、時刻Ｔ０においてスイッチＳＷ２を介して印加されていた電圧（Ｉ１×ＲＳＷ１）を引き続き保持する。
【００４７】
また、時刻Ｔ４では、スイッチＳＷ４のゲートに、制御信号（ＣＬＫ２）として引き続き「Ｌ」レベルが印加されるため、スイッチＳＷ４はＯＦＦであり、容量Ｃ４は、時刻Ｔ３においてスイッチＳＷ４を介して印加されていた電圧（Ｉ３×ＲＳＷ３）を引き続き保持する。
【００４８】
時刻Ｔ５になると、スイッチＳＷ１のゲートに、制御信号（ＣＬＫ１）として引き続き「Ｌ」レベルが印加されるため、スイッチＳＷ１はＯＦＦであり、容量Ｃ１は、電流源Ｉ１からの電流（Ｉ１）による電荷の充電を継続する。また、スイッチＳＷ２のゲートに、制御信号（ＣＬＫ２）として「Ｈ」レベルが印加されるため、スイッチＳＷ２がＯＮとなり、容量Ｃ２は、時刻Ｔ４において保持していた電圧（Ｉ１×ＲＳＷ１）に加算して、容量Ｃ１の充電電圧を記憶し始める。
【００４９】
また、時刻Ｔ５では、スイッチＳＷ４のゲートに、制御信号（ＣＬＫ２）として「Ｈ」レベルが印加されるため、スイッチＳＷ４がＯＮとなり、電流源Ｉ３からの電流（Ｉ３）とスイッチＳＷ３のＯＮ抵抗（ＲＳＷ３）の積に応じた電圧（Ｉ３×ＲＳＷ３）がトランジスタＴＲ３を介してレベルシフトされ、スイッチＳＷ４を介して容量Ｃ４に印加される。容量Ｃ４は、印加された電圧（Ｉ３×ＲＳＷ３）を記憶し始める。
【００５０】
時刻Ｔ６になると、スイッチＳＷ１のゲートに、制御信号（ＣＬＫ１）として「Ｈ」レベルが印加されるため、スイッチＳＷ１がＯＮとなり、容量Ｃ１は、電流源Ｉ１からの電流により充電されていた電荷の放電を開始する。これにより、電流源Ｉ１からの電流（Ｉ１）とスイッチＳＷ１のＯＮ抵抗（ＲＳＷ１）の積に応じた電圧（Ｉ１×ＲＳＷ１）がトランジスタＴＲ１を介してレベルシフトされ、スイッチＳＷ２を介して容量Ｃ２に印加される。この直後、スイッチＳＷ２のゲートに、制御信号（ＣＬＫ２）として「Ｌ」レベルが印加されるため、スイッチＳＷ２がＯＦＦとなり、容量Ｃ２は、スイッチＳＷ２を介して印加されていた電圧（Ｉ１×ＲＳＷ１）を保持する。
【００５１】
また、時刻Ｔ６では、電流源Ｉ３からの電流（Ｉ３）とスイッチＳＷ３のＯＮ抵抗（ＲＳＷ３）の積に応じた電圧（Ｉ３×ＲＳＷ３）がトランジスタＴＲ３を介してレベルシフトされ、スイッチＳＷ４を介して容量Ｃ４に印加されている。この直後、スイッチＳＷ４のゲートに、制御信号（ＣＬＫ２）として「Ｌ」レベルが印加されるため、スイッチＳＷ４がＯＦＦとなり、容量Ｃ４は、スイッチＳＷ４を介して印加されていた電圧（Ｉ３×ＲＳＷ３）を保持する。
【００５２】
なお、時刻Ｔ０と時刻Ｔ３と時刻Ｔ６の動作は同じであり、時刻Ｔ１と時刻Ｔ４の動作は同じであり、時刻Ｔ２と時刻Ｔ５の動作は同じであり、時刻Ｔ７以降の動作は時刻Ｔ１以降の動作と同じであるため、時刻Ｔ７以降の動作の説明は省略する。また、時刻Ｔ０、時刻Ｔ３、時刻Ｔ６では、容量Ｃ２と容量Ｃ４の充電電圧に応じて駆動電流生成回路３０３の駆動電流が演算され、演算された駆動電流がＯＴＡ３０１に供給される。
【００５３】
また、ＯＴＡ３０１は、非特許文献１及び特許文献１と同様、出力端子（ＶＯＵＴ）に負荷容量３０２を接続することにより、駆動電流生成回路３０３から供給された駆動電流に基づいて、正入力端子（ＶＩＮＰ）及び負入力端子（ＶＩＮＮ）に印加された入力信号の高周波成分を、設定された遮断周波数に応じて減衰させ、出力端子（ＶＯＵＴ）から出力するＧｍＣフィルタを構成する。
【００５４】
次に、駆動電流生成回路３０３における駆動電流演算方法、及びフィルタ３００の遮断周波数について、説明する。
【００５５】
容量Ｃ２、容量Ｃ４に保持された充電電圧をＶＣ２、ＶＣ４とし、スイッチＳＷ１、スイッチＳＷ３のＯＮ抵抗をＲＳＷ１、ＲＳＷ３とし、トランジスタＴＲ１、トランジスタＴＲ３のゲート・ソース間電圧をＶＧＳ１、ＶＧＳ３とし、容量Ｃ１の容量値をＣ１とし、図２の時刻Ｔ１と時刻Ｔ３の時間差をＴｓとすると、時刻Ｔ３におけるＶＣ２、ＶＣ４は、（２）式、（３）式で定義される。なお、（２）式において、（Ｉ１／Ｃ１）×Ｔｓは、電流源Ｉ１からの電流（Ｉ１）により容量Ｃ１を時間Ｔｓだけ充電した際に生じる電圧である。
【００５６】
【数２】
2012165339.tif 000004
【００５７】
電流源Ｉ１と電流源Ｉ３は同一性能を有する電流源で構成されているため、電流源Ｉ１からの電流（Ｉ１）と電流源Ｉ３からの電流（Ｉ３）は等しい。また、スイッチＳＷ１とスイッチＳＷ３は同一性能を有するスイッチで構成されているため、スイッチＳＷ１、スイッチＳＷ３のＯＮ抵抗（ＲＳＷ１、ＲＳＷ３）は等しい。また、トランジスタＴＲ１とトランジスタＴＲ３は同一性能を有するトランジスタで構成されているため、ランジスタＴＲ１、トランジスタＴＲ３のゲート・ソース間電圧（ＶＧＳ１、ＶＧＳ３）は等しい。
【００５８】
トランジスタＴＲ２は、トランジスタＴＲ４と差動対（第１の差動入力回路）を構成し、時刻Ｔ３における充電電圧ＶＣ２と充電電圧ＶＣ４との差電圧に応じて、容量Ｃ１と電流源Ｉ１からの電流の比（Ｉ１／Ｃ１）に比例した駆動電流（第１の駆動電流）を演算し、出力する。この駆動電流はＯＴＡ３０１に供給される。ＯＴＡ３０１に供給する駆動電流をＩＡとし、トランジスタＴＲ２、トランジスタＴＲ４のトランスコンダクタンスをｇｍＡとすると、（２）式及び（３）式からＩＡは（４）式で定義される。
【００５９】
【数３】
2012165339.tif 000005
【００６０】
トランジスタＴＲ１１とトランジスタＴＲ１２は、差動対（第２の差動入力回路）を構成すると共に、正入力端子（ＶＩＮＰ）と負入力端子（ＶＩＮＮ）のそれぞれに印加される電圧の差電圧（ＶＩＮ）と、駆動電流生成回路３０３から供給される駆動電流（ＩＡ）とに基づいて、容量Ｃ１と基準電流ＩＡの比（Ｉ１／Ｃ１）に逆比例した駆動電流（第２の駆動電流）を演算し、トランジスタＴＲ１３とトランジスタＴＲ１４に供給する。トランジスタＴＲ１３とトランジスタＴＲ１４（電流電圧変換回路）は、トランジスタＴＲ１１とトランジスタＴＲ１２から供給された駆動電流を電流電圧変換し、出力電圧（ＶＯＰ、ＶＯＮ）をトランジスタＴＲ１５とトランジスタＴＲ１６へ出力する。
【００６１】
トランジスタＴＲ１５とトランジスタＴＲ１６は、差動対（第３の差動入力回路）を構成し、トランジスタＴＲ１３とトランジスタＴＲ１４によって電流電圧変換された出力電圧（ＶＯＰ、ＶＯＮ）に基づいて、電流源Ｉ６から供給される電流（Ｉ６）（第２の基準電流）を、トランジスタＴＲ１７へ供給される電流Ｉ１５とトランジスタＴＲ１９へ供給される電流Ｉ１６とに分配する。トランジスタＴＲ１７〜トランジスタＴＲ２２は、カレントミラー回路を構成しており、トランジスタＴＲ１７に流れる電流Ｉ１５と同量の電流を折り返してトランジスタＴＲ１８へ供給すると共に、トランジスタＴＲ１９に流れる電流Ｉ１６と同量の電流を折り返してトランジスタＴＲ１９へ供給することによって、負荷容量３０２を駆動する出力電流（ＩＯＵＴ）を生成する。
【００６２】
より具体的には、トランジスタＴＲ１５のゲートに印加される電圧ＶＯＰとトランジスタＴＲ１６のゲートに印加される電圧ＶＯＮに関して、ＶＯＰ＞ＶＯＮである時は、トランジスタＴＲ１６に流れるＩ１６よりもトランジスタＴＲ１５に流れる電流Ｉ１５の方が多くなるため、出力電流（ＩＯＵＴ）は負荷容量３０２を充電する方向へ流れ、ＯＴＡ３０１の出力電圧（ＶＯＵＴ）は高くなる。一方、ＶＯＰ＜ＶＯＮである時は、トランジスタＴＲ１６に流れるＩ１６よりもトランジスタＴＲ１５に流れる電流Ｉ１５の方が少なくなるため、出力電流（ＩＯＵＴ）は負荷容量３０２を放電する方向へ流れ、ＯＴＡ３０１の出力電圧（ＶＯＵＴ）は低くなる。
【００６３】
ここで、正入力端子（ＶＩＮＰ）に入力された電圧と負入力端子（ＶＩＮＮ）に入力された電圧との差電圧をＶＩＮとし、トランジスタＴＲ１１とトランジスタＴＲ１２のトランスコンダクタンスをｇｍＢとし、トランジスタＴＲ１５とトランジスタＴＲ１６のトランスコンダクタンスをｇｍＣとすると、出力電流（ＩＯＵＴ）は、（４）式を用いて、（５）式で定義される。
【００６４】
【数４】
2012165339.tif 000006
【００６５】
（５）式から、ＯＴＡ３０１のトランスコンダクタンスｇｍは、（６）式で定義される。
【００６６】
【数５】
2012165339.tif 000007
【００６７】
ここで、負荷容量３０２の容量値をＣ３０２とすると、ＯＴＡ３０１の遮断周波数（ｆｃ）は、（１）式を用いて、（７）式で定義される。
【００６８】
【数６】
2012165339.tif 000008
【００６９】
前述した通り、トランジスタＴＲ２とトランジスタＴＲ４とトランジスタＴＲ１１とトランジスタＴＲ１２は同一性能を有するトランジスタで構成され（したがってｇｍＡ＝ｇｍＢ）、容量Ｃ１と負荷容量３０２は同一性能を有する容量で構成され、電流源Ｉ１と電流源Ｉ６は同一性能を有する電流源で構成されるため、フィルタ回路３００の遮断周波数（ｆｃ）のバラツキ（ｆｃｖａｒ）は、（８）式で定義される。
【００７０】
【数７】
2012165339.tif 000009
【００７１】
上述したように、本実施形態によれば、フィルタ回路３００は、駆動電流生成回路３０３からＯＴＡ３０１へ供給する駆動電流ＩＡを、電流源Ｉ６と略同一の製造バラツキを有する電流源Ｉ１、及び負荷容量３０２と略同一の製造バラツキを有する容量Ｃ１だけを用いて生成することにより、フィルタ回路３００の遮断周波数精度を悪化させること無く、回路規模を低減することができる。一般的に、制御信号から供給されるサンプリング期間のバラツキは数％程度であるため、フィルタ回路３００の遮断周波数のバラツキは数％程度である。
【００７２】
なお、図１のＯＴＡ３０１と駆動電流生成回路３０３の規模が同一であると仮定した場合、フィルタ回路３００の回路規模は２つの回路分の規模となる。また、図４におけるＬＰＦ１０４内の２つのフィルタ（ＯＴＡ１，ＯＴＡ２）のそれぞれと、バッファ１０５内の２つのフィルタ（ＯＴＡ３，ＯＴＡ４）のそれぞれと、図４におけるＧｍＣフィルタ１０１と、図３のフィルタ回路２００の規模が同一であると仮定した場合、図４におけるフィルタ回路の回路規模は５つの回路分の規模となる。したがって、本実施形態のフィルタ回路３００の回路規模は、図４におけるフィルタ回路の回路規模よりも低減されている。
【００７３】
以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成は上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
【符号の説明】
【００７４】
３００・・・フィルタ回路、３０１・・・ＯＴＡ、３０２・・・負荷容量、３０３・・・駆動電流生成回路
【図１】
2012165339.tif 000010
【図２】
2012165339.tif 000011
【図３】
2012165339.tif 000012
【図４】
2012165339.tif 000013