(57)【要約】【課題】各ＩＣを破損させることなく、安全且つ迅速に低消費電力モードへ移行させることができる光データリンクを提供する。【解決手段】コントローラ６又はホスト側ＣＰＵ７は、光トランシーバ１を低消費電力モードに移行させる際に、複数の電源電圧生成部による電源電圧の生成を停止させるためのディセーブル信号を出力し、ローパスフィルタ１２は、このディセーブル信号のエッジ部分をなまらせて出力する。各電源電圧生成部は、電源電圧の生成を停止させる順番に応じて異なる所定の直流電位を発生させる固定電位発生回路１３，１５，１７と、ローパスフィルタ１２から出力されたディセーブル信号の電位と固定電位発生回路１３，１５，１７で発生させた所定の直流電位とを比較するコンパレータ１４，１６，１８とを備え、ディセーブル信号の電位が所定の直流電位となるタイミングで電源電圧の生成を停止する。【選択図】図１
2012019431.tif 000002
【特許請求の範囲】
【請求項１】
光素子と、該光素子と接続されたＩＣ部と、ホスト機器と通信し前記ＩＣ部を制御する制御部と、前記ＩＣ部に供給する電源電圧を生成する複数の電源電圧生成部とを備えた光データリンクであって、
前記複数の電源電圧生成部の前段にフィルタ回路を備え、
前記制御部又は前記ホスト機器は、前記光データリンクを低消費電力モードに移行させる際に、前記複数の電源電圧生成部による電源電圧の生成を停止させるためのディセーブル信号を出力し、
前記フィルタ回路は、前記制御部又は前記ホスト機器から出力されたディセーブル信号のエッジ部分をなまらせて出力し、
各前記電源電圧生成部は、電源電圧の生成を停止させる順番に応じて異なる所定の直流電位を発生させる直流電位発生部と、前記フィルタ回路から出力されたディセーブル信号の電位と前記直流電位発生部で発生させた所定の直流電位とを比較する比較部とを備え、該比較部の比較結果に基づいて、前記ディセーブル信号の電位が前記所定の直流電位となるタイミングで電源電圧の生成を停止することを特徴とする光データリンク。
【請求項２】
前記ＩＣ部は、前記制御部からの制御電圧を所定の電圧に変換するオペアンプを備え、該オペアンプは、前記電源電圧生成部が１つずつ接続された正電源及び負電源を備え、各前記直流電位発生部は、前記正電源に供給する電源電圧が前記負電源に供給する電源電圧よりも先に停止するように、所定の直流電位を発生させることを特徴とする請求項１に記載の光データリンク。
【請求項３】
前記フィルタ回路は、ローパスフィルタであることを特徴とする請求項１又は２に記載の光データリンク。
【請求項４】
前記フィルタ回路は、デジタルアナログコンバータであることを特徴とする請求項１又は２に記載の光データリンク。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ホスト機器と通信可能に接続され、少なくとも１つの光素子を備えた光データリンクに関する。
【背景技術】
【０００２】
近年、光データリンクにおいて、光通信による通信速度が加速度的に高められている。現在では、１０Ｇｂｐｓを超えて４０Ｇｂｐｓや１００Ｇｂｐｓの伝送速度が現実化されている。かかる高速伝送の光通信では、もはや単独の半導体デバイス（光デバイス、電子デバイスの双方）では追随できず、波長分割多重（ＷＤＭ：Wavelength Division Multiplexing）通信が常用手段となっている。
【０００３】
例えば、伝送速度が４０Ｇｂｐｓの光通信では、速度１０Ｇｂｐｓの互いに波長が異なる４本の光信号（４チャンネル）を多重化することによって多重化光信号が一本の光ファイバで伝送されている。また、伝送速度が１００Ｇｂｐｓの光通信では、２５Ｇｂｐｓの４本の光信号を多重化して、あるいは、１０Ｇｂｐｓの１０本の信号を多重化して、等価的に１００Ｇｂｐｓの伝送速度が実現されている。
【０００４】
また、このような光データリンクの一つである光トランシーバにおいても省エネ対策は重要な課題の一つであり、例えば、特許文献１に記載されているように、ホスト側から送信される信号に応じて、低消費電力モード（パワーダウンモードまたはシャットダウンモードともいう）と、通常運用モードとを切り替えるようにしたものが知られている。そして、１００Ｇｂｐｓイーサネット（登録商標）用光トランシーバ（１００Ｇ−ＣＦＰ）の場合には、通常運用モードでは例えば２５Ｗ、低消費電力モードでは例えば１Ｗの消費電力であることが要求される場合がある。
【０００５】
このような要求を満たすための１つの手段として、従来、上位のホストボード側から光トランシーバに対して、パワーダウンモードへの移行コマンドが送信された場合、これを受信した光トランシーバは、内部のＩＣ（Integrated Circuit）が有するディセーブル（Disable）端子をアクティブにすることが一般になされている。このとき、各ＩＣは通常運用モードより消費電力が抑えられるが、低消費電力モードが解除されたときに、直ちに通常運用モードに復帰できるようにするために、一定の待機電力を消費する。
【０００６】
図４は、従来の光トランシーバの構成を示すブロック図である。図中、１は光トランシーバを示す。光トランシーバ１は、信号増幅・再生ＩＣ２、ＰＤ（Photo Diode）などの光電気変換素子３、光素子駆動ＩＣ４、ＬＤ（Laser Diode）などの電気光変換素子５、及びコントローラ６で構成され、コントローラ６に含まれるＣＰＵ（図示せず）がＨＯＳＴ（ホスト）側ＣＰＵ７と通信可能に接続される。ホスト側ＣＰＵ７からパワーダウン要求が光トランシーバ１に送信されると、このパワーダウン要求を受けたコントローラ６は、信号増幅・再生ＩＣ２及び光素子駆動ＩＣ４にディセーブル信号を送出し、このディセーブル信号を受信した信号増幅・再生ＩＣ２及び光素子駆動ＩＣ４はそれぞれのディセーブル端子をアクティブにする。
【０００７】
しかしながら、上述の１００Ｇ−ＣＦＰのように、複数の光半導体素子を１つのモジュールにパッケージ化した多チャンネル光トランシーバの場合、搭載するＩＣがチャンネル数に応じて増加するために、個々のＩＣの待機時電力は小さくても、光トランシーバ全体でみれば、パワーダウンモードであっても消費電力はそれなりに大きくなり、十分に省電力化を図ることができないという問題がある。
【０００８】
これに対して、例えば、１００Ｇ−ＣＦＰでは、上位側から供給される電源電圧Ｖ０は単一（通常は３.３Ｖ）であるが、各チャンネルにおける種々のＩＣが必要とする電源電圧Ｖ１〜Ｖ３は正・負様々な種類があり、パワーダウンモード時に、これらの電源電圧Ｖ１〜Ｖ３を全てオフにする方法が提案されている（例えば、特許文献２を参照）。
【０００９】
この特許文献２に記載の方法によれば、パワーダウンモードに移行する際に、ホスト側からの指令に従い、トランシーバ内部のＣＰＵは、電源電圧Ｖ１〜Ｖ３を生成する電源電圧生成回路のイネーブル／ディセーブル端子を利用して、一様にシャットオフする。一方、パワーダウンモードから通常運用モードへ移行する場合や電源投入時には、トランシーバ内部のＣＰＵが、タイマにより計測される時間に基づいて、複数の異なるタイミングを生成し、これにより順番に電源電圧生成回路を立ち上げていく。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００２−１１８５６３号公報
【特許文献２】特開２００９−７１３４５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
図５は、従来の多チャンネル光トランシーバの構成を示すブロック図である。前述の図４の構成に加え、第１電源電圧生成回路８、第２電源電圧生成回路９、及び第３電源電圧生成回路１０が追加されている。なお、ここでは、１チャンネル分の構成についてだけ示しているが、実際には、チャンネル数に応じて、信号増幅・再生ＩＣ２、光電気変換素子３、光素子駆動ＩＣ４、及び電気光変換素子５が実装される。上記の各電源電圧生成回路は、例えば、スイッチングレギュレータあるいはリニアレギュレータで構成される。ホスト側ＣＰＵ７とコントローラ６との通信は、Ｉ２Ｃ（Inter-Integrated Circuit）、ＭＤＩＯ（Management Data Input/Output）などにより行われる。
【００１２】
図５において、光電気変換素子３は、外部の光ファイバ等から光信号を受けて、この光信号を電気信号に変換して出力する。信号増幅・再生ＩＣ２は、コントローラ６からの制御信号に基づいて、光電気変換素子３から出力された電気信号を増幅・再生し、データ信号としてホスト側に出力する。また、光素子駆動ＩＣ４は、コントローラ６からの制御信号に基づいて、ホスト側から入力されるデータ信号（電気信号）に応じた駆動電流を生成して電気光変換素子５に出力する。電気光変換素子５は、光素子駆動ＩＣからの駆動電流を受けて、この駆動電流を光信号に変換して外部へ出力する。
【００１３】
コントローラ６は、ホスト側ＣＰＵ７からパワーダウンモードへの移行コマンドを受信すると、電源電圧生成回路８〜１０のイネーブル／ディセーブル端子を“ディセーブル”に設定し、電源電圧生成回路８〜１０における電源電圧Ｖ１〜Ｖ３の生成を停止させる。これらの電位は一般に０Ｖ付近となることがある。
【００１４】
上記の光トランシーバ１の場合、パワーダウンモードでは、信号増幅・再生ＩＣ２及び光素子駆動ＩＣ４に対して電源電圧Ｖ１〜Ｖ３の供給が停止されるが、ホスト側ＣＰＵ７と通信する必要があるため、コントローラ６に含まれるＣＰＵ及びデジタルアナログ変換器（ＤＡＣ）には電源電圧Ｖ０が供給される。この際、各ＩＣに対する電源電圧Ｖ１〜Ｖ３は同時にシャットオフされるが、電源とＩＣとの幾何学的な配置、ＩＣの温度などの外部環境等により、ＩＣから見た電源電圧の停止順序はそれぞれわずかに異なり、同じタイミングでは停止しない。
【００１５】
図６は、パワーダウンモード時の光トランシーバの動作を説明するためのブロック図である。図中、６ａはトランシーバ側ＣＰＵ、６ｂはＤＡＣ、１１はオペアンプを示す。オペアンプ１１は、説明の便宜上、光素子駆動ＩＣ４と別に設けているが、光素子駆動ＩＣ４と一体的に設けるようにしてもよい。また、トランシーバ側ＣＰＵ６ａ及びＤＡＣ６ｂはコントローラ６に含まれるものとする。オペアンプ１１は、コントローラ６からの制御電圧を所定の電圧に変換するもので、正電源及び負電源を備え、図５の電源電圧生成回路９が正電源に、電源電圧生成回路１０が負電源にそれぞれ接続されている。
【００１６】
このように、パワーダウンモードにおいても、トランシーバ側ＣＰＵ６ａ及びＤＡＣ６ｂには電源電圧Ｖ０が供給され、動作しているため、例えば、ＤＡＣ６ｂから出力される制御信号（制御電圧）が光素子駆動ＩＣ４に入力されている状態で、光素子駆動ＩＣ４への電源電圧Ｖ２，Ｖ３の供給が停止するという事態が過渡的に生じる場合がある。この場合、光素子駆動ＩＣ４には、瞬間的に異常電圧が入力され、損傷、破壊されてしまう恐れがある。これについて以下に説明する。
【００１７】
ＤＡＣ６ｂから出力された制御電圧は、オペアンプ１１に入力される。一方、オペアンプ１１の正電源及び負電源にはそれぞれ電源電圧Ｖ２、Ｖ３が入力され、これら電源電圧Ｖ２，Ｖ３により制御電圧が光素子駆動ＩＣ４に応じた所定の電圧に変換される。ここで、前述したように、電源電圧Ｖ２、Ｖ３を同時にシャットオフした場合でも、光素子駆動ＩＣ４から見た電源電圧の停止順序はそれぞれわずかに異なり、正電源と負電源のどちらが先に停止するか分からない。
【００１８】
このため、負電源側の電源電圧Ｖ３の供給が正電源側の電源電圧Ｖ２よりも先に停止した場合、停止順序が負から正となり、制御電圧が不安定となり、この不安定な制御電圧が光素子駆動ＩＣ４の入力端子に入力される。この結果、光素子駆動ＩＣ４の入力端子の定格を超えてしまい、光素子駆動ＩＣ４が損傷、破壊されてしまう。
【００１９】
このような問題に対して、ＤＡＣ６ｂからの制御電圧の出力停止と電源電圧Ｖ２，Ｖ３の供給停止とを順番に行うことが考えられる。具体的には、トランシーバ側ＣＰＵ６ａとＤＡＣ６ｂとの間の通信後、ＤＡＣ６ｂの出力を停止させ、電源電圧生成回路８〜１０の出力停止を行うことが最も簡便で安全な方法であるが、この場合、ホスト側ＣＰＵ７によるパワーダウンモードへの移行コマンドの送信から、光トランシーバ１が実際にパワーダウンモードに移行するまでの時間が、ホスト側の一般的な要求に対してかかりすぎるという問題がある。
【００２０】
本発明は、上述のような実情に鑑みてなされたもので、各ＩＣを破損させることなく、安全且つ迅速に低消費電力モードへ移行させることができる光データリンクを提供することを目的とする。
【課題を解決するための手段】
【００２１】
本発明による光データリンクは、光素子と、光素子と接続されたＩＣ部と、ホスト機器と通信しＩＣ部を制御する制御部と、ＩＣ部に供給する電源電圧を生成する複数の電源電圧生成部とを備える。光データリンクは、複数の電源電圧生成部の前段にフィルタ回路を備え、制御部又はホスト機器は、光データリンクを低消費電力モードに移行させる際に、複数の電源電圧生成部による電源電圧の生成を停止させるためのディセーブル信号を出力し、フィルタ回路は、制御部又はホスト機器から出力されたディセーブル信号のエッジ部分をなまらせて出力する。各電源電圧生成部は、電源電圧の生成を停止させる順番に応じて異なる所定の直流電位を発生させる直流電位発生部と、フィルタ回路から出力されたディセーブル信号の電位と直流電位発生部で発生させた所定の直流電位とを比較する比較部とを備え、比較部の比較結果に基づいて、ディセーブル信号の電位が所定の直流電位となるタイミングで電源電圧の生成を停止する。
【００２２】
また、ＩＣ部は、制御部からの制御電圧を所定の電圧に変換するオペアンプを備え、オペアンプは、電源電圧生成部が１つずつ接続された正電源及び負電源を備え、各直流電位発生部は、正電源に供給する電源電圧が負電源に供給する電源電圧よりも先に停止するように、所定の直流電位を発生させる。
また、フィルタ回路は、ローパスフィルタである。
また、フィルタ回路は、デジタルアナログコンバータである。
【発明の効果】
【００２３】
本発明によれば、各ＩＣに供給する電源電圧を適切な順番で停止させることができるため、各ＩＣを破損させることなく、安全且つ迅速に低消費電力モードへ移行させることができる。
【図面の簡単な説明】
【００２４】
【図１】本発明による光トランシーバの構成例を示すブロック図である。
【図２】パワーダウンモードに移行した場合におけるＣＰＵ出力、フィルタ出力、電源電圧の状態の一例を説明するための図である。
【図３】本発明による光トランシーバの他の構成例を示すブロック図である。
【図４】従来の光トランシーバの構成を示すブロック図である。
【図５】従来の多チャンネル光トランシーバの構成を示すブロック図である。
【図６】パワーダウンモード時の光トランシーバの動作を説明するためのブロック図である。
【発明を実施するための形態】
【００２５】
以下、図１〜３を参照しながら、本発明の光データリンクに係る好適な実施の形態について説明する。なお、光データリンクの代表例として、光送受信機能を有する光トランシーバを例示して説明するが、本発明はこれに限定されず、光送信機能または光受信機能のいずれか一方のみを有するものであってもよい。また、本発明による光データリンクは、１チャンネルあるいは複数チャンネルのいずれにも適用することができる。
【００２６】
図１は、本発明による光トランシーバの構成例を示すブロック図である。前述の図５の構成に加え、コントローラ６と電源電圧生成回路８〜１０の間に、本発明のフィルタ回路の一例であるローパスフィルタ１２と、直流電位発生部に相当する第１固定電位発生回路１３，第２固定電位発生回路１５，第３固定電位発生回路１７と、比較部に相当する第１コンパレータ１４，第２コンパレータ１６，第３コンパレータ１８とが追加されている。
【００２７】
図１及び図５において、本発明の光素子は光電気変換素子３及び電気光変換素子５に相当し、ＩＣ部は信号増幅・再生ＩＣ２及び光素子駆動ＩＣ４に相当し、制御部はコントローラ６に相当する。本例では３つの電源電圧生成部を備えた構成について説明するが、１つの電源電圧生成部は、例えば、第１固定電位発生回路１３、第１コンパレータ１４、及び第１電源電圧生成回路８で構成される。
【００２８】
光素子駆動ＩＣ４は、前述の図６で説明したように、オペアンプ１１を備えており、このオペアンプ１１の正電源には第２電源電圧生成回路９より電源電圧Ｖ２が、負電源には第３電源電圧生成回路１０より電源電圧Ｖ３がそれぞれ供給されている。また、信号増幅・再生ＩＣ２には第１電源電圧生成回路８より電源電圧Ｖ１が供給されている。
【００２９】
この光トランシーバ１を低消費電力（パワーダウン）モードに移行させる場合、コントローラ６またはホスト側ＣＰＵ７は、電源電圧生成回路８〜１０による電源電圧の生成を停止させるためのディセーブル信号を出力する。このディセーブル信号は、ホスト側ＣＰＵ７からのパワーダウンモードへの移行要求に基づいて、トランシーバ側ＣＰＵ６ａが送出してもよいし、あるいは、トランシーバ側ＣＰＵ６ａを介さずに、ホスト側ＣＰＵ７が直接送出するようにしてもよい。ローパスフィルタ１２は、複数の電源電圧生成部の前段に設けられており、このディセーブル信号のエッジ部分をなまらせて後段のコンパレータ１４，１６，１８に出力する。
【００３０】
固定電位発生回路１３，１５，１７は、電源電圧の生成を停止させる順番に応じて異なる所定の直流電位を発生させる。ここでは、それぞれ第１固定電位、第２固定電位、第３固定電位を発生させるが、第１固定電位＜第２固定電位＜第３固定電位の順とする。そして、コンパレータ１４，１６，１８は、ローパスフィルタ１２から出力されたディセーブル信号の電位と、固定電位発生回路１３，１５，１７でそれぞれ発生させた第１固定電位、第２固定電位、第３固定電位とを比較する。電源電圧生成回路８〜１０は、コンパレータ１４，１６，１８の比較結果に基づいて、ディセーブル信号の電位が第１固定電位、第２固定電位、第３固定電位となるそれぞれのタイミングで電源電圧の生成を停止する。
【００３１】
本例の場合、固定電位発生回路１３，１５，１７は、オペアンプ１１の正電源に供給する電源電圧が負電源に供給する電源電圧よりも先に停止するように、直流電位（第１固定電位、第２固定電位、第３固定電位）を発生させる。つまり、正電源側の第２固定電位＜負電源側の第３固定電位の順にして、正電源側が先に停止するようにする。これについて図２に基づいて具体的に説明する。
【００３２】
図２は、パワーダウンモードに移行した場合におけるＣＰＵ出力、フィルタ出力、電源電圧の状態の一例を説明するための図である。ホスト側ＣＰＵ７からトランシーバ側ＣＰＵ６ａに対して、パワーダウンモードへの移行要求が送信されると、この移行要求を受けたトランシーバ側ＣＰＵ６ａは、電源電圧生成回路８〜１０につながるラインのＨｉｇｈ／Ｌｏｗを反転させ、ディセーブル信号を出力する。つまり、パワーダウンモードでは“Ｈｉｇｈ”となり、このときのＣＰＵ出力を図２（Ａ）に示す。
【００３３】
トランシーバ側ＣＰＵ６ａにつながるローパスフィルタ１２は、トランシーバ側ＣＰＵ６ａから出力されたディセーブル信号をなまらせる。このときのフィルタ出力を図２（Ｂ）に示す。そして、このフィルタ出力と、固定電位発生回路１３，１５，１７で発生させた第１固定電位，第２固定電位，第３固定電位とがコンパレータ１４，１６，１８にそれぞれ入力される。これらコンパレータ１４，１６，１８は、電源電圧生成回路８，９，１０のイネーブル／ディセーブル端子にそれぞれ接続されている。
【００３４】
そして、第１コンパレータ１４は、フィルタ出力が第１固定電位になるタイミングで電源電圧Ｖ１を停止、すなわち、電源電圧生成回路８のイネーブル／ディセーブル端子をディセーブルに切り替える。次に、第２コンパレータ１６は、フィルタ出力が第２固定電位になるタイミングで電源電圧Ｖ２を停止、すなわち、電源電圧生成回路９のイネーブル／ディセーブル端子をディセーブルに切り替える。最後に、第３コンパレータ１８は、フィルタ出力が第３固定電位になるタイミングで電源電圧Ｖ３を停止、すなわち、電源電圧生成回路１０のイネーブル／ディセーブル端子をディセーブルに切り替える。このときの電源電圧Ｖ１〜Ｖ３の波形を図２（Ｃ）に示す。
【００３５】
上記において、オペアンプ１１の正電源側の電源電圧Ｖ２の供給が負電源側の電源電圧Ｖ３よりも先に停止するため、停止順序が正から負となり、コントローラ６からの制御電圧が不安定となることを防止することができる。従って、この制御電圧が光素子駆動ＩＣ４の入力端子に入力されたとしても、光素子駆動ＩＣ４の入力端子の定格を超えることはなく、光素子駆動ＩＣ４の損傷、破壊を防止することができる。なお、本例では、信号増幅・再生ＩＣ２に供給される電源電圧Ｖ１を一番最初に停止させているが、これを一番最後にしてもよい。この場合、固定電位の順を、第２固定電位＜第３固定電位＜第１固定電位とすればよい。
【００３６】
このように、ＩＣに電源電圧を供給する電源電圧生成回路に対して、各固定電位発生回路で発生させる各直流電位を予め異なる値に設定しておくことにより、光トランシーバを低消費電力モードに移行させる際に、ディセーブル信号の出力が各直流電位になるタイミングで、各ＩＣへの電源電圧の供給を適切な順番で停止させることができる。これにより、各ＩＣの損傷を防止することができ、また、コントローラからの制御信号を停止させる必要がないため、迅速且つ安全に低消費電力モードに移行させることができる。
【００３７】
図３は、本発明による光トランシーバの他の構成例を示すブロック図である。このように、フィルタ回路として、図１のローパスフィルタ１２の代わりに、ＤＡＣ１９を用いてもよい。このＤＡＣ１９を用いることで、デジタル的に図２と同様のフィルタ出力を得ることができる。なお、説明の便宜上、ＤＡＣ１９を、コントローラ６に含まれるＤＡＣ６ｂと異なるものとして図示したが、ＤＡＣ１９の機能をＤＡＣ６ｂで行わせるようにしてもよい。
【００３８】
また、上記の光トランシーバ１をパワーダウンモードから復帰させる際には、逆の順番で復帰させるようにすればよい。図２の例では、電源電圧Ｖ１、Ｖ２，Ｖ３の順番で停止させたが、これを復帰させる場合、電源電圧Ｖ３，Ｖ２，Ｖ１の順番で立ち上げる（イネーブル）ようにする。これにより、パワーダウンモードから通常運用モードへの復帰を迅速に行うことができる。
【符号の説明】
【００３９】
１…光トランシーバ、２…信号振幅・再生ＩＣ、３…光電気変換素子、４…光素子駆動ＩＣ、５…電気光変換素子、６…コントローラ、６ａ…トランシーバ側ＣＰＵ、６ｂ，１９…ＤＡＣ、７…ホスト側ＣＰＵ、８…第１電源電圧生成回路、９…第２電源電圧生成回路、１０…第３電源電圧生成回路、１１…オペアンプ、１２…ローパスフィルタ、１３…第１固定電位発生回路、１４…第１コンパレータ、１５…第２固定電位発生回路、１６…第２コンパレータ、１７…第３固定電位発生回路、１８…第３コンパレータ。
【図１】
2012019431.tif 000003
【図２】
2012019431.tif 000004
【図３】
2012019431.tif 000005
【図４】
2012019431.tif 000006
【図５】
2012019431.tif 000007
【図６】
2012019431.tif 000008