(57)【要約】【課題】電源供給回路または信号伝送回路における不要なノイズの発生をより抑制することによって、より安定した動作をすることが可能な半導体パッケージを提供する。【解決手段】半導体パッケージＳＢ１は、半導体チップＴＰ、モールド樹脂ＭＲ、リードフレームＬＤ１，ＬＤ２を含む複数のリードフレームＬＤ、およびリードフレームＬＤ１とリードフレームＬＤ２と間に設けられる絶縁性樹脂ＩＲを備える。絶縁性樹脂ＩＲは、リードフレームＬＤ１のインナーリード部ＩＬ１と、リードフレームＬＤ２のインナーリード部ＩＬ２との間に設けられ、インナーリード部ＩＬ１，ＩＬ２に沿って延在する。絶縁性樹脂ＩＲの比誘電率は、モールド樹脂ＭＲの比誘電率より大きい。インナーリード部ＩＬ１，ＩＬ２と絶縁性樹脂ＩＲとによって、インナーリード部ＩＬ１，ＩＬ２を電気的に接続する等価的なコンデンサが構成される。【選択図】図４
2012023300.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップと、
前記半導体チップを封止するモールド樹脂と、
前記半導体チップの周囲に並んで配置され、第１および第２リードフレームを含む複数のリードフレームと、
前記第１リードフレームと前記第２リードフレームとの間に設けられる絶縁性樹脂と、を備え、
前記第１リードフレームは、前記モールド樹脂によって封止され且つ前記半導体チップに電気的に接続される第１インナーリード部を先端側に有し、前記第１インナーリード部が前記半導体チップに向かって延在するように前記半導体チップの周囲に配置され、
前記第２リードフレームは、前記モールド樹脂によって封止され且つ前記半導体チップに電気的に接続される第２インナーリード部を先端側に有し、前記第２インナーリード部が前記第１インナーリード部と並んで前記半導体チップに向かって延在するように前記半導体チップの周囲に配置され、
前記絶縁性樹脂は、前記第１および前記第２インナーリード部の間において、前記第１および前記第２インナーリード部の長手方向に沿って延在するように設けられ、
前記絶縁性樹脂の比誘電率は、前記モールド樹脂の比誘電率より大きく、
前記第１および前記第２インナーリード部と前記絶縁性樹脂とによって、前記第１および前記第２インナーリード部を電気的に接続する等価的なコンデンサが構成される、
半導体パッケージ。
【請求項２】
前記第１および前記第２インナーリード部のうち少なくとも一方は、前記第１および前記第２インナーリード部の他方に間隔を空けつつ対向するように前記第１および前記第２インナーリード部の他方側に向かって延在する延在部を有し、
前記延在部と、前記第１および前記第２インナーリード部の他方との間に前記絶縁性樹脂が設けられる、
請求項１に記載の半導体パッケージ。
【請求項３】
前記延在部は、前記延在部が延在する方向に直交する断面視において、略Ｌ字状に形成されている、
請求項２に記載の半導体パッケージ。
【請求項４】
前記第１および前記第２リードフレームの一方は、前記半導体チップにＶＤＤ電位を印加する電源線であり、前記第１および前記第２リードフレームの他方は、前記半導体チップにＧＮＤ電位を印加する他の電源線である、
請求項１から３のいずれかに記載の半導体パッケージ。
【請求項５】
前記第１および前記第２リードフレームの一方は、前記半導体チップにＶＤＤ電位を印加する電源線または前記半導体チップにＧＮＤ電位を印加する他の電源線であり、前記第１および前記第２リードフレームの他方は、前記半導体チップを制御するための信号を入出力する信号線である、
請求項１から３のいずれかに記載の半導体パッケージ。
【請求項６】
前記第１および前記第２リードフレームの双方は、前記半導体チップを制御するための信号を入出力する信号線である、
請求項１から３のいずれかに記載の半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体パッケージに関し、特に、複数のリードフレームを有する半導体パッケージに関する。
【背景技術】
【０００２】
一般的な半導体パッケージにおいては、ＬＳＩ（Large Scale Integration）チップ等の半導体チップが基体上に実装される。半導体チップの周囲には、複数のリードフレームが並んで配置される。半導体チップは、基体および複数のリードフレームとともにモールド樹脂によって封止される。複数のリードフレームのアウターリード部は、モールド樹脂から露出する。
【０００３】
半導体パッケージにおいては、集積密度が高くなり且つ動作速度が早くなる一方で、より低電圧の信号が使用されている。半導体集積回路が高速で動作する際、ノイズ等が原因となって半導体チップが誤って動作することを防止するために、半導体チップには安定した電源を供給する電源供給回路や、安定した信号伝送系を供給する信号伝送回路が必要となっている。
【０００４】
たとえば、高速なＬＳＩ回路動作に対して、安定していない電源回路を有する半導体パッケージを用いた場合、半導体パッケージの電源回路内に不要なノイズを発生させる原因となる。この場合、半導体パッケージのＬＳＩ回路の動作に必要十分な電圧および電流を供給することができず、ＬＳＩ回路内の動作を不安定にさせてしまう。
【０００５】
一方、ＬＳＩ回路動作に対して、安定していない信号伝送回路を有する半導体パッケージを用いた場合も、半導体パッケージの信号伝送回路内に不要なノイズを発生させる原因となる。この場合、ＬＳＩ回路と外部バスとの信号伝達が正しく行なわれずに、誤った信号が伝送されてしまい、結果としてＬＳＩ回路の動作誤りを引き起こす。したがって、半導体パッケージにおいては電源供給回路と信号伝送回路の安定化が重要な課題となっている。
【０００６】
特開平６−２１６３０９号公報（特許文献１）は、樹脂モールド層内にある２本のインナーリードから突起を交互に出してお互いに組み合せてくし歯状の構造とし、このくし歯状の部分を高誘電率材料により封止することによってデカップリングコンデンサを形成した半導体装置を開示している。同文献は、このデカップリングコンデンサが電気的ノイズを吸収できると述べている。
【０００７】
特開平７−２９７３１６号公報（特許文献２）は、金属膜が所定数で分割され、分割された金属膜をくし型形状の互いにかみ合い状態で整合させ、役割の異なる金属膜間に受動部材を実装した半導体装置を開示している。同文献は、たとえば受動部材を誘電体素子とすることによって、分割された金属膜のパターン間の静電容量が大きくなるとともにインダクタンスが低減され、ひいてはノイズの低減を図ることができると述べている。
【０００８】
特開平４−２８８８６３号公報（特許文献３）は、パッケージの電源およびパッケージの接地端子の電極間にコンデンサを備えた半導体パッケージを開示している。同文献は、電源および接地端子のインピーダンスを低下させることによって、半導体集積回路が高速で動作する際、ノイズ等が原因となって誤って動作することを防止できると述べている。
【０００９】
特開平５−１６０３３４号公報（特許文献４）は、信号層、電源層、および接地層等の複数の層が積層されることによって構成された多層リードフレームにおいて、複数の層のうち電源層と接地層との層間に、デカップリングコンデンサとして層状に形成した誘電体を配置した半導体装置を開示している。同文献は、大きな電気容量を有するデカップリングコンデンサを各層間に形成することによって、電圧変動を抑えることができると述べている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平６−２１６３０９号公報
【特許文献２】特開平７−２９７３１６号公報
【特許文献３】特開平４−２８８８６３号公報
【特許文献４】特開平５−１６０３３４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は、電源供給回路または信号伝送回路における不要なノイズの発生をより抑制することによって、より安定した動作をすることが可能な半導体パッケージを提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の第１の局面に基づく半導体パッケージは、半導体チップと、上記半導体チップを封止するモールド樹脂と、上記半導体チップの周囲に並んで配置され、第１および第２リードフレームを含む複数のリードフレームと、上記第１リードフレームと上記第２リードフレームとの間に設けられる絶縁性樹脂と、を備える。
【００１３】
上記第１リードフレームは、上記モールド樹脂によって封止され且つ上記半導体チップに電気的に接続される第１インナーリード部を先端側に有し、上記第１インナーリード部が上記半導体チップに向かって延在するように上記半導体チップの周囲に配置される。上記第２リードフレームは、上記モールド樹脂によって封止され且つ上記半導体チップに電気的に接続される第２インナーリード部を先端側に有し、上記第２インナーリード部が上記第１インナーリード部と並んで上記半導体チップに向かって延在するように上記半導体チップの周囲に配置される。
【００１４】
上記絶縁性樹脂は、上記第１および上記第２インナーリード部の間において、上記第１および上記第２インナーリード部の長手方向に沿って延在するように設けられる。上記絶縁性樹脂の比誘電率は、上記モールド樹脂の比誘電率より大きい。上記第１および上記第２インナーリード部と上記絶縁性樹脂とによって、上記第１および上記第２インナーリード部を電気的に接続する等価的なコンデンサが構成される。
【００１５】
本発明の第２の局面に基づく半導体パッケージにおいては、上記第１および上記第２インナーリード部のうち少なくとも一方は、上記第１および上記第２インナーリード部の他方に間隔を空けつつ対向するように上記第１および上記第２インナーリード部の他方側に向かって延在する延在部を有する。上記延在部と、上記第１および上記第２インナーリード部の他方との間に上記絶縁性樹脂が設けられる。
【００１６】
本発明の第３の局面に基づく半導体パッケージにおいては、上記延在部は、上記延在部が延在する方向に直交する断面視において、略Ｌ字状に形成されている。
【００１７】
本発明の第４の局面に基づく半導体パッケージにおいては、上記第１および上記第２リードフレームの一方は、上記半導体チップにＶＤＤ電位を印加する電源線であり、上記第１および上記第２リードフレームの他方は、上記半導体チップにＧＮＤ電位を印加する他の電源線である。
【００１８】
本発明の第５の局面に基づく半導体パッケージにおいては、上記第１および上記第２リードフレームの一方は、上記半導体チップにＶＤＤ電位を印加する電源線または上記半導体チップにＧＮＤ電位を印加する他の電源線であり、上記第１および上記第２リードフレームの他方は、上記半導体チップを制御するための信号を入出力する信号線である。
【００１９】
本発明の第６の局面に基づく半導体パッケージにおいては、上記第１および上記第２リードフレームの双方は、上記半導体チップを制御するための信号を入出力する信号線である。
【発明の効果】
【００２０】
本発明によれば、電源供給回路または信号伝送回路における不要なノイズの発生をより抑制することによって、より安定した動作をすることが可能な半導体パッケージを得ることができる。
【図面の簡単な説明】
【００２１】
【図１】実施の形態１における半導体パッケージを示す断面図である。
【図２】図１中における矢印ＩＩ方向からの矢視図であり、実施の形態１における半導体パッケージを透過的に示した側面図である。
【図３】図１中における矢印ＩＩＩ方向からの矢視図であり、実施の形態１における半導体パッケージを透過的に示した平面図である。
【図４】実施の形態１における半導体パッケージの斜視図（一部破断図）である。
【図５】実施の形態１における半導体パッケージのリードフレームのうち、隣り合って配置された電源線としての２つのリードフレームの等価回路図を示す図である。
【図６】一般的な半導体パッケージのリードフレームのうち、隣り合って配置された電源線としての２つのリードフレームの等価回路図を示す図である。
【図７】一般的なコンデンサにおけるインピーダンスと周波数との関係（特性）を示す図である。
【図８】実施の形態２における半導体パッケージを透過的に示した側面図である。
【図９】図８中における矢印ＩＸ方向からの矢視図であり、実施の形態２における半導体パッケージを透過的に示した平面図である。
【図１０】実施の形態２における半導体パッケージの斜視図（一部破断図）である。
【図１１】実施の形態２の他の構成における半導体パッケージを透過的に示した側面図である。
【発明を実施するための形態】
【００２２】
本発明に基づいた各実施の形態における半導体パッケージについて、以下、図面を参照しながら説明する。各実施の形態の説明において、個数、量などに言及する場合、特に記載がある場合を除き、本発明の範囲は必ずしもその個数、量などに限定されない。各実施の形態の説明において、同一の部品、相当部品に対しては、同一の参照番号を付し、重複する説明は繰り返さない場合がある。
【００２３】
［実施の形態１］
図１〜図５を参照して、本実施の形態における半導体パッケージＳＢ１について説明する。
【００２４】
図１は、半導体パッケージＳＢ１を示す断面図である。図２は、図１中における矢印ＩＩ方向からの矢視図であり、半導体パッケージＳＢ１を透過的に示した側面図である。図３は、図１中における矢印ＩＩＩ方向からの矢視図であり、半導体パッケージＳＢ１を透過的に示した平面図である。図２および図３においては、モールド樹脂ＭＲを透過的に示しており、モールド樹脂ＭＲについてはその外形のみを示している。図４は、半導体パッケージＳＢ１の斜視図であり、モールド樹脂ＭＲの一部を破断して示している。図５は、半導体パッケージＳＢ１のリードフレームＬＤのうち、リードフレームＬＤ１，ＬＤ２の等価回路図を示す図である。
【００２５】
図１〜図４（主として図４）を参照して、半導体パッケージＳＢ１は、半導体チップＴＰ、モールド樹脂ＭＲ、複数のリードフレームＬＤ、および絶縁性樹脂ＩＲを備えている。
【００２６】
半導体チップＴＰは、基体ＢＳの表面に載置されたダイパッドＤＰの表面に、接着層ＡＢ（図４参照）を挟んで固定されている。半導体チップＴＰの表面には、外部接続用の端子ＴＬが複数設けられている。なお基体ＢＳは、図１、図２および図４に記載している。
【００２７】
複数のリードフレームＬＤは、半導体チップＴＰの周囲に並んで配置されている。本実施の形態における各リードフレームＬＤは、半導体チップＴＰを挟んで図３紙面左右側に配置されている。各リードフレームＬＤは、細長い薄板状に構成され、平面視において（図３参照）半導体チップＴＰを中心として略放射状に配置されている。リードフレームＬＤの先端（後述するインナーリード部ＩＬの先端）は、ダイパッドＤＰの周縁付近にまで延在している。リードフレームＬＤ（インナーリード部ＩＬ）の先端と、端子ＴＬとはボンディングワイヤＢＷによって電気的に接続されている。
【００２８】
各リードフレームＬＤは、先端側（半導体パッケージＳＢ１の中央側）のインナーリード部ＩＬと、後端側（半導体パッケージＳＢ１の周縁側）のアウターリード部ＥＬとを有している。
【００２９】
インナーリード部ＩＬ（後述するインナーリード部ＩＬ１，ＩＬ２を含む）は、半導体チップＴＰ、ダイパッドＤＰ、基体ＢＳ、ボンディングワイヤＢＷ、および後述する絶縁性樹脂ＩＲとともに、モールド樹脂ＭＲによって封止される。インナーリード部ＩＬ（インナーリード部ＩＬ１，ＩＬ２を含む）の後端側はモールド樹脂ＭＲから露出しており、アウターリード部ＥＬ（後述するアウターリード部ＥＬ１，ＥＬ２を含む）の先端側に連続している。
【００３０】
アウターリード部ＥＬ（アウターリード部ＥＬ１，ＥＬ２を含む）は、長手方向に並ぶ２つの屈曲部ＣＰを有しており、断面視（図１参照）においては略Ｓ字状を呈している。アウターリード部ＥＬ（アウターリード部ＥＬ１，ＥＬ２を含む）を通して、半導体チップＴＰと各種のプリント基板（図示せず）上における配線とが電気的に接続される。
【００３１】
複数のリードフレームＬＤは、リードフレームＬＤ１（第１リードフレーム）およびリードフレームＬＤ２（第２リードフレーム）を含んでいる。
【００３２】
リードフレームＬＤ１は、ＶＤＤ電位を半導体チップＴＰに印加する電源線である。リードフレームＬＤ２は、ＧＮＤ電位を半導体チップＴＰに印加する電源線である。リードフレームＬＤのうち、リードフレームＬＤ１，ＬＤ２の他は、半導体チップＴＰ上に形成された各種のトランジスタを制御する信号線である。
【００３３】
リードフレームＬＤ１は、インナーリード部ＩＬ１（第１インナーリード部）およびアウターリード部ＥＬ１を有している。インナーリード部ＩＬ１は、モールド樹脂ＭＲによって封止され、且つボンディングワイヤＢＷによって半導体チップＴＰの端子ＴＬに電気的に接続される。
【００３４】
リードフレームＬＤ２は、インナーリード部ＩＬ２（第２インナーリード部）およびアウターリード部ＥＬ２を有している。インナーリード部ＩＬ２は、モールド樹脂ＭＲによって封止され、且つボンディングワイヤＢＷによって半導体チップＴＰの他の端子ＴＬに電気的に接続される。
【００３５】
各リードフレームＬＤ１，ＬＤ２は、各インナーリード部ＩＬ１，ＩＬ２が半導体チップＴＰに向かって延在するように半導体チップＴＰの周囲に並んで配置されている。各インナーリード部ＩＬ１，ＩＬ２を含む複数のインナーリード部ＩＬは、半導体チップＴＰの周囲において略同一平面上に位置している。
【００３６】
絶縁性樹脂ＩＲは、インナーリード部ＩＬ１およびインナーリード部ＩＬ２の間に設けられている。絶縁性樹脂ＩＲは、先端側（半導体パッケージＳＢ１の中央側）が比較的細い略直方体形状を呈している（図４参照）。絶縁性樹脂ＩＲは、インナーリード部ＩＬ１およびインナーリード部ＩＬ２に接した状態で、インナーリード部ＩＬ１，ＩＬ２の長手方向に沿って延在している。なお、絶縁性樹脂ＩＲがインナーリード部ＩＬ１，ＩＬ２の長手方向に沿って延在しているとは、絶縁性樹脂ＩＲがインナーリード部ＩＬ１，ＩＬ２の長手方向における一部に沿って延在している場合を含む。
【００３７】
絶縁性樹脂ＩＲは、上述のとおりモールド樹脂ＭＲによって封止される。絶縁性樹脂ＩＲの比誘電率（εｒ）は、モールド樹脂ＭＲの比誘電率より大きい。モールド樹脂ＭＲの比誘電率がたとえば５．０である場合、絶縁性樹脂ＩＲの比誘電率（εｒ）は５．０より大きい。絶縁性樹脂ＩＲの材質は、たとえばアルミナ質セラミック（比誘電率：約８〜約９）である。モールド樹脂ＭＲの材質がエポキシ樹脂（比誘電率：約３．５〜約４．０）である場合、絶縁性樹脂ＩＲの材質は、たとえばムライト質セラミック（比誘電率：約６．８）にするとよい。
【００３８】
絶縁性樹脂ＩＲ、インナーリード部ＩＬ１およびインナーリード部ＩＬ２によって、インナーリード部ＩＬ１およびインナーリード部ＩＬ２を電気的に接続する等価的なコンデンサが構成される。
【００３９】
等価的に構成されるこのコンデンサの静電容量は、絶縁性樹脂ＩＲの形状、絶縁性樹脂ＩＲの大きさ、絶縁性樹脂ＩＲの比誘電率、およびインナーリード部ＩＬ１とインナーリード部ＩＬ２との間隔によって決定される。
【００４０】
図３を参照して、実効インダクタンスを低減する観点からは、インナーリード部ＩＬ１のボンディングワイヤＢＷと接触している部分から、インナーリード部ＩＬ１のコンデンサを構成している部分までの間隔ＬＬ１は、可能な限り短く設定されているとよい。
【００４１】
同様に、実効インダクタンスを低減する観点からは、インナーリード部ＩＬ２のボンディングワイヤＢＷと接触している部分から、インナーリード部ＩＬ２のコンデンサを構成している部分までの間隔ＬＬ２は、可能な限り短く設定されているとよい。
【００４２】
実効インダクタンスを低減する観点からは、インナーリード部ＩＬ１とインナーリード部ＩＬ２との間隔も、可能な限り小さく設定されているとよい。等価的に構成されるこのコンデンサの静電容量を増加することができる。
【００４３】
（リードフレームＬＤ１，ＬＤ２の等価回路）
図５を参照して、上述のように構成されるリードフレームＬＤ１，ＬＤ２の等価回路について説明する。半導体チップＴＰに、電源線（ＶＤＤ電位）としてのリードフレームＬＤ１と、電源線（ＧＮＤ電位）としてのリードフレームＬＤ２とが接続されている。絶縁性樹脂ＩＲ（図４参照）およびインナーリード部ＩＬ１，ＩＬ２によって、インナーリード部ＩＬ１およびインナーリード部ＩＬ２を電気的に接続する等価的なコンデンサＣＮが構成されている（領域Ｒ２参照）。
【００４４】
コンデンサＣＮが構成されていない領域Ｒ１においては、リードフレームＬＤ１，ＬＤ２は、自己インダクタンス成分ＬＬをそれぞれ有している。リードフレームＬＤ１の自己インダクタンス成分ＬＬと、リードフレームＬＤ２の自己インダクタンス成分ＬＬとの間には、これらの結合によって相互インダクタンス成分Ｍ１が生じている。また、リードフレームＬＤ１とリードフレームＬＤ２との間には、キャパシタンス成分ＣＬが生じている。
【００４５】
コンデンサＣＮが構成されている領域Ｒ２においては、リードフレームＬＤ１，ＬＤ２は、コンデンサＣＮが構成されることによって残留した自己インダクタンス成分ＬＣをそれぞれ有している。リードフレームＬＤ１の自己インダクタンス成分ＬＣと、リードフレームＬＤ２の自己インダクタンス成分ＬＣとの間には、これらの結合によって相互インダクタンス成分Ｍ２が生じている。
【００４６】
ここで、リードフレームＬＤ１，ＬＤ２の配線全体としての実効インダクタンスＬｅｆｆ１は、次のように算出される。実効インダクタンスＬｅｆｆ１は、上記の自己インダクタンス成分ＬＬと、上記の相互インダクタンス成分Ｍ１とによって、Ｌｅｆｆ１＝２×ＬＬ−Ｍ１の式によって算出される。
【００４７】
（実施の形態１における比較例）
ここで図６を参照して、本実施の形態における上述の実効インダクタンスＬｅｆｆ１の比較例として、冒頭に説明した特開平６−２１６３０９号公報（特許文献１）における半導体パッケージＳＢ１００の実効インダクタンスＬｅｆｆ２について説明する。
【００４８】
図６は、同文献に開示されている半導体パッケージＳＢ１００におけるリードフレームのうち、隣接して配置された２つのリードフレームＬＤＡ，ＬＤＢの等価回路を示す図である。リードフレームＬＤＡは、半導体チップＴＰにＶＤＤ電位を印加する電源線である。リードフレームＬＤＡは、半導体チップＴＰにＧＮＤ電位を印加する電源線である。
【００４９】
半導体パッケージＳＢ１００のリードフレームＬＤＡ，ＬＤＢにおいては、各インナーリードから突起を交互に出してお互いに組み合せてくし歯状の構造としている。このくし歯状の部分を高誘電率材料により封止することによって、リードフレームＬＤＡおよびリードフレームＬＤＢを電気的に接続する等価的なコンデンサＣＮが構成されている（領域ＲＢ参照）。
【００５０】
コンデンサＣＮが構成されていない領域ＲＡにおいては、リードフレームＬＤＡ，ＬＤＢは、自己インダクタンス成分ＬＬをそれぞれ有している。リードフレームＬＤＡの自己インダクタンス成分ＬＬと、リードフレームＬＤＢの自己インダクタンス成分ＬＬとの間には、これらの結合によって相互インダクタンス成分Ｍ１が生じている。また、リードフレームＬＤＡとリードフレームＬＤＢとの間には、キャパシタンス成分ＣＬが生じている。
【００５１】
コンデンサＣＮが構成されていない領域ＲＡにおいては、リードフレームＬＤＡ，ＬＤＢの配線としての実効インダクタンスＬｅｆｆと、上記の自己インダクタンス成分ＬＬと、上記の相互インダクタンス成分Ｍ１との間には、Ｌｅｆｆ＝２×ＬＬ−Ｍ１の式が成立している。
【００５２】
コンデンサＣＮが構成されている領域ＲＢにおいては、リードフレームＬＤＡ，ＬＤＢは、コンデンサＣＮが構成されることによって残留した自己インダクタンス成分ＬＣをそれぞれ有している。リードフレームＬＤＡの自己インダクタンス成分ＬＣと、リードフレームＬＤＢの自己インダクタンス成分ＬＣとの間には、これらの結合によって相互インダクタンス成分Ｍ２が生じている。
【００５３】
コンデンサＣＮが構成されている領域ＲＢにおいては、コンデンサＣＮを構成するためにリードフレームＬＤＡ，ＬＤＢの各インナーリードの形状をくし歯状の構造に変形した部分に、自己インダクタンス成分ＬＭがそれぞれ生じている。
【００５４】
半導体パッケージＳＢ１００においては、リードフレームＬＤＡ，ＬＤＢの各インナーリードから突起を交互に出してお互いに組み合せてくし歯状の構造としているため、リードフレームＬＤＡ，ＬＤＢの各インナーリードは、コンデンサＣＮに接続されるまでの物理的な配線長が長くなっている。リードフレームＬＤＡ，ＬＤＢの配線全体としての実効インダクタンスＬｅｆｆ２は、上記の自己インダクタンス成分ＬＭの分が、寄生インダクタンス成分としてさらに加算されることになる。
【００５５】
加算された自己インダクタンス成分ＬＭがリードフレームＬＤＡ，ＬＤＢ上のコンデンサＣＮを構成している部分に対して直列に接続される。リードフレームＬＤＡ，ＬＤＢの配線全体としての実効インダクタンスＬｅｆｆ２は、結果として、上述の本実施の形態における実効インダクタンスＬｅｆｆ１に比べて大きくなる。高周波帯域においてはリードフレームＬＤＡ，ＬＤＢ間のインピーダンスが増大する（たとえば、１ｎＨ／ｍｍの残留インダクタンスを持つリードフレームが１０ｍｍの長さであると仮定すると、１０ＭＨｚ以上の帯域におけるインピーダンスは約６Ω以上になる）。結果として、特開平６−２１６３０９号公報（特許文献１）における半導体パッケージＳＢ１００は、上述の本実施の形態における半導体パッケージＳＢ１に比べて発生したノイズを抑制することができない。
【００５６】
また、コンデンサＣＮが構成されていない領域ＲＢにおいて、コンデンサＣＮの電極に相当する部分（接続用ビアの位置または接続用リードの位置等）に対して、リードフレームＬＤＡ（ＶＤＤ電位）とリードフレームＬＤＢ（ＧＮＤ電位）とが反対に配置されたとする。この場合、コンデンサＣＮにおける実効インダクタンスＬｅｆｆ３と、上記の自己インダクタンス成分ＬＬと、上記の相互インダクタンス成分Ｍ２との間には、Ｌｅｆｆ３＝２×ＬＬ＋Ｍ２の式が成立する。
【００５７】
コンデンサＣＮにおける実効インダクタンスＬｅｆｆ３は、リードフレームＬＤＡ，ＬＤＢのそれぞれの自己インダクタンス成分ＬＬに加えて、相互インダクタンス成分Ｍ２が加算される。半導体パッケージＳＢ１００においては、配線全体としての実効インダクタンスがさらに増加することによって、高周波帯域における電源系のインピーダンスも増大する。結果として、コンデンサＣＮの電極に相当する部分に対して、リードフレームＬＤＡ，ＬＤＢが反対に配置された半導体パッケージＳＢ１００においては、コンデンサＣＮにおけるノイズをバイパスさせるという機能が低下する。
【００５８】
さらに、ノードＮＤ（リードフレームＬＤＡとコンデンサＣＮとが接続されている部分）におけるコンデンサＣＮを構成している領域ＲＢの等価回路は、半導体チップＴＰのリードフレームＬＤＡ，ＬＤＢが、外部の電源ＶＤＤ，ＧＮＤへと延びる回路に対して並列に接続される。このため、リードフレームＬＤＡ，ＬＤＢにおけるインピーダンスの比によっては、分流比が変化することにより半導体チップＴＰから発生したノイズの全てをＧＮＤに対してバイパスできない場合もある。
【００５９】
一般的に、コンデンサには、図７に示すようなインピーダンスと周波数との関係（特性）がある。低周波帯域ＬＲにおいては、曲線ＣＡＰに示すようにコンデンサのインピーダンスは容量性の特性を示す。一方、高周波帯域ＨＲにおいては、コンデンサの寄生インダクタンス成分の影響から、曲線ＩＮＤに示すようにコンデンサのインピーダンスは誘導性の特性を示す。このため、コンデンサをリードフレーム付近に構成した場合、高周波帯域においてノイズの発生を抑制するためには、寄生インダクタンス成分を低減することが必要となる。
【００６０】
（実施の形態１における効果）
本実施の形態における半導体パッケージＳＢ１によれば、リードフレームＬＤ１，ＬＤ２の配線全体としての実効インダクタンスＬｅｆｆ１は、上述のとおりＬｅｆｆ１＝２×ＬＬ−Ｍ１の式によって算出される。
【００６１】
本実施の形態における実効インダクタンスＬｅｆｆ１は、上記の特開平６−２１６３０９号公報（特許文献１）における実効インダクタンスよりも低い。この点については、本実施の形態における実効インダクタンスＬｅｆｆ１と、上記の特開平７−２９７３１６号公報（特許文献２）における実効インダクタンスとを比較した場合であっても同様のことが言える。半導体パッケージＳＢ１によれば、ノイズの発生をより抑制することができ、より安定した電源を半導体チップＴＰに供給することが可能となる。
【００６２】
なお、冒頭に説明した特開平４−２８８８６３号公報（特許文献３）においては、リードフレーム間に等価的に構成されたコンデンサが、リードフレーム面の層間に位置している。一般的に、リードフレーム面上には、電源線用のリードフレーム以外の他の信号線用のリードフレームが配置される。同文献において、仮に、電源線用のリードフレームと信号線用のリードフレームとの間を絶縁体で絶縁しても、等価的な他のコンデンサが電源線用のリードフレームと信号線用のリードフレームとの間に形成される。電源線用のリードフレームに発生したノイズが、コンデンサを通して信号線用のリードフレームに混入してしまう。これは、冒頭に説明した特開平５−１６０３３４号公報（特許文献４）においても同様である。
【００６３】
本実施の形態における半導体パッケージＳＢ１によれば、半導体チップＴＰの周囲に並んで配置されるリードフレームＬＤ１およびリードフレームＬＤ２の間に絶縁性樹脂ＩＲ（図４参照）が設けられている。各インナーリード部ＩＬ１，ＩＬ２を含む複数のインナーリード部ＩＬは、半導体チップＴＰの周囲において略同一平面上に位置している。半導体パッケージＳＢ１によれば、電源線用のリードフレームＬＤ１，ＬＤ２において発生したノイズが、コンデンサを介して信号線用のリードフレームＬＤに混入することはない。
【００６４】
［実施の形態２］
図８〜図１０を参照して、本実施の形態における半導体パッケージＳＢ２について説明する。ここでは、上述の実施の形態１における半導体パッケージＳＢ１との相違点について説明する。
【００６５】
図８は、半導体パッケージＳＢ２を透過的に示した側面図である。図９は、図８中における矢印ＩＸ線方向から半導体パッケージＳＢ２を透過的に示した平面図である。図８および図９においては、モールド樹脂ＭＲを透過的に示しており、モールド樹脂ＭＲについてはその外形のみを示している。図１０は、半導体パッケージＳＢ２の斜視図であり、モールド樹脂ＭＲの一部を破断して示している。
【００６６】
図８を参照して、半導体パッケージＳＢ２においては、リードフレームＬＤ１が延在部ＰＰ１を有し、リードフレームＬＤ２が延在部ＰＰ２を有している。延在部ＰＰ１，ＰＰ２は、延在部ＰＰ１，ＰＰ２が延在する方向（詳細は次述する）に直交する断面視において略Ｌ字状に形成されている。
【００６７】
図９および図１０を参照して、延在部ＰＰ１は、リードフレームＬＤ１のインナーリード部ＩＬ１の長手方向に沿って延在している。延在部ＰＰ１は、インナーリード部ＩＬ１の表面の幅方向における略中心の位置から立ち上がり、立ち上がった先で折れ曲がり、リードフレームＬＤ２側に向かって延在している。
【００６８】
延在部ＰＰ１は、長手方向においては、インナーリード部ＩＬ１の表面の一部に設けられている。インナーリード部ＩＬ１の表面における半導体チップＴＰ寄りの先端側には、ボンディングワイヤＢＷと接続されるために延在部ＰＰ１は形成されておらず、この先端側の部分は平坦となっている（図１０参照）。インナーリード部ＩＬ１の表面におけるアウターリード部ＥＬ１寄りの後端側にも延在部ＰＰ１は形成されておらず、この後端側の部分は平坦となっている。
【００６９】
延在部ＰＰ２は、リードフレームＬＤ２のインナーリード部ＩＬ２の長手方向に沿って延在している。延在部ＰＰ２は、インナーリード部ＩＬ２の裏面の幅方向における略中心の位置から垂れ下がり、垂れ下がった先で折れ曲がり、リードフレームＬＤ１側に向かって延在している。
【００７０】
延在部ＰＰ２は、長手方向においては、インナーリード部ＩＬ２の表面（裏面）の一部に設けられている。インナーリード部ＩＬ２の表面における半導体チップＴＰ寄りの先端側には、ボンディングワイヤＢＷと接続されるために延在部ＰＰ２は形成されておらず、この先端側の部分は平坦となっている。インナーリード部ＩＬ２の表面におけるアウターリード部ＥＬ２寄りの後端側にも延在部ＰＰ２は形成されておらず、この後端側の部分は平坦となっている。
【００７１】
延在部ＰＰ１がリードフレームＬＤ２に向かって延在している部分と、延在部ＰＰ２のリードフレームＬＤ１に向かって延在している部分とは対向し、これらの間に略直方体形状の絶縁性樹脂ＩＲが配設されている。
【００７２】
（実施の形態２における効果）
半導体パッケージＳＢ２によれば、リードフレームＬＤ１に延在部ＰＰ１が設けられ、リードフレームＬＤ２に延在部ＰＰ２が設けられている。リードフレームＬＤ１とリードフレームＬＤ２とが対向する面積は、半導体パッケージＳＢ２の方が、上述の実施の形態１における半導体パッケージＳＢ１よりも大きい。半導体パッケージＳＢ２によれば、等価的に構成されるコンデンサの静電容量の値を増加させることが可能となる。
【００７３】
半導体パッケージＳＢ２によれば、リードフレームＬＤ１およびリードフレームＬＤ２の形状をくし歯状に変更することなく、リードフレームＬＤ１およびリードフレームＬＤ２が対向する面積を拡大することが可能となる。このため、半導体パッケージＳＢ２におけるリードフレームＬＤ１，ＬＤ２の配線全体としての実効インダクタンスＬｅｆｆ１は、上述の実施の形態１と同様に、Ｌｅｆｆ１＝２×ＬＬ−Ｍ１の式が成立する。
【００７４】
本実施の形態における実効インダクタンスＬｅｆｆ１は、上記の特開平６−２１６３０９号公報（特許文献１）における実効インダクタンスよりも低い。これは、本実施の形態における実効インダクタンスＬｅｆｆ１と、上記の特開平７−２９７３１６号公報（特許文献２）における実効インダクタンスとを比較した場合であっても同様である。したがって、半導体パッケージＳＢ２によれば、ノイズの発生をより抑制することができ、より安定した電源を半導体チップＴＰに供給することが可能となる。
【００７５】
なお、上述の説明においては、延在部ＰＰ１が断面視略Ｌ字形状であるという態様に基づいて説明したが、延在部ＰＰ１は、リードフレームＬＤ２側に向かって間隔を空けて延在するという形状であれば、他の構成であってもよい。
【００７６】
延在部ＰＰ１は、たとえば、リードフレームＬＤ２側に向かってリードフレームＬＤ２と間隔を空けて断面視半円弧状に延在する形状であってもよく、リードフレームＬＤ２側に向かってリードフレームＬＤ２と間隔を空けて断面視直線状に延在する形状であってもよい。延在部ＰＰ２ついても同様である。
【００７７】
延在部ＰＰ１，ＰＰ２の形状は、リードフレームＬＤ１のインナーリード部ＩＬ１とリードフレームＬＤ２のインナーリード部ＩＬ２とが対向する面積を、より増大させるように設計されるとよい。
【００７８】
［実施の形態２の他の構成］
図１１を参照して、実施の形態２の他の構成における半導体パッケージＳＢ２Ａについて説明する。ここでは、ここでは、上述の実施の形態２における半導体パッケージＳＢ２との相違点について説明する。
【００７９】
図１１は、半導体パッケージＳＢ２を透過的に示した側面図である。図１１においては、モールド樹脂ＭＲを透過的に示しており、モールド樹脂ＭＲについてはその外形のみを示している。
【００８０】
上述の実施の形態２における半導体パッケージＳＢ２においては、インナーリード部ＩＬ１に延在部ＰＰ１が設けられ、インナーリード部ＩＬ２に延在部ＰＰ２が設けられていた。
【００８１】
図１１に示すように、インナーリード部ＩＬ１に延在部ＰＰ１が設けられていれば、インナーリード部ＩＬ２には延在部が設けられていなくてもよい。この場合、延在部ＰＰ１は、インナーリード部ＩＬ２の表面と間隔を空けつつ、インナーリード部ＩＬ２の表面上方に到達するまで延在しているとよい。延在部ＰＰ１は、たとえば断面視略Ｌ字状に形成される。
【００８２】
インナーリード部ＩＬ２側に延在している延在部ＰＰ１の裏面と、インナーリード部ＩＬ２の表面との間に絶縁性樹脂ＩＲが配設される。
【００８３】
この態様によっても、上述の実施の形態２と同様の作用効果を得ることが可能となる。なお、この態様とは反対に、インナーリード部ＩＬ１に延在部が設けられておらず、インナーリード部ＩＬ２にのみ上記同様の延在部が設けられていてもよい。
【００８４】
［実施の形態１および２に共通する変形例］
上述の各実施の形態においては、リードフレームＬＤ１は、ＶＤＤ電位を半導体チップＴＰに印加する電源線であり、リードフレームＬＤ２は、ＧＮＤ電位を半導体チップＴＰに印加する電源線であるという態様に基づいて説明した。リードフレームＬＤ１は、ＧＮＤ電位を半導体チップＴＰに印加する電源線であり、リードフレームＬＤ２は、ＶＤＤ電位を半導体チップＴＰに印加する電源線であってもよい。
【００８５】
上述の各実施の形態においては、リードフレームＬＤ１は、ＶＤＤ電位を半導体チップＴＰに印加する電源線であり、リードフレームＬＤ２は、ＧＮＤ電位を半導体チップＴＰに印加する電源線であり、これらの間に等価的なコンデンサを構成するという態様に基づいて説明した。等価的なコンデンサは、これらの電源線としてのリードフレームＬＤ１およびリードフレームＬＤ２の間以外にも、任意の他のリードフレーム間に構成されることができる。
【００８６】
たとえば、リードフレームＬＤ１およびリードフレームＬＤ２の一方が、ＶＤＤ電位を半導体チップＴＰに印加する電源線またはＧＮＤ電位を半導体チップＴＰに印加する電源線であり、リードフレームＬＤ１およびリードフレームＬＤ２の他方が、半導体チップＴＰを制御する（トランジスタのＯＮ／ＯＦＦの）ための信号を入出力する信号線であってもよい。換言すると、電源線としてのリードフレームＬＤ１および信号線としてのリードフレームＬＤ２の間に絶縁性樹脂ＩＲが配設され、これによって等価的なコンデンサが形成されるよう構成されてもよい。
【００８７】
ＬＳＩ回路の動作によって、電源線としてのリードフレームＬＤ１と信号線としてのリードフレームＬＤ２との間に同相ノイズ（コモンモードノイズ）が発生することがある。リードフレームＬＤ１とリードフレームＬＤ２との間に等価的なコンデンサが形成されることによって、同相ノイズが信号線に伝搬し、信号線に重畳してしまうことを抑制することが可能となる。この場合、リードフレームＬＤ１とリードフレームＬＤ２との間の等価的なコンデンサは、その機能からいわゆる差動信号伝送系のＹコンデンサの構造を呈していることになる。
【００８８】
また、リードフレームＬＤ１およびリードフレームＬＤ２の双方が、半導体チップＴＰを制御する（トランジスタのＯＮ／ＯＦＦの）ための信号を入出力する信号線であってもよい。換言すると、信号線としてのリードフレームＬＤ１および信号線としてのリードフレームＬＤ２の間に絶縁性樹脂ＩＲが配設され、これによって等価的なコンデンサが形成されるよう構成されてもよい。
【００８９】
対象とする２つの信号線が差動伝送系を構成している場合、ＬＳＩ回路の動作によって２つの信号線間に差動ノイズ（ディファレンシャルモードノイズまたはノーマルモードノイズ）が発生することがある。２つの信号線間に等価的なコンデンサを形成することによって、信号線間に発生した差動ノイズが差動伝送系の信号線に伝搬し、信号線に重畳してしまうことを抑制することが可能となる。この場合、リードフレームＬＤ１とリードフレームＬＤ２との間の等価的なコンデンサは、その機能からいわゆる差動信号伝送系のＸコンデンサの構造を呈していることになる。
【００９０】
以上、本発明に基づいた各実施の形態における半導体パッケージについて説明したが、今回開示された各実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。したがって、本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００９１】
ＡＢ  接着層、ＢＳ  基体、ＢＷ  ボンディングワイヤ、ＣＡＰ，ＩＮＤ  曲線、ＣＬ  キャパシタンス成分、ＣＮ  コンデンサ、ＣＰ  屈曲部、ＤＰ  ダイパッド、ＥＬ，ＥＬ１，ＥＬ２  アウターリード部、ＨＲ  高周波帯域、ＩＬ，ＩＬ１，ＩＬ２  インナーリード部、ＩＲ  絶縁性樹脂、ＬＣ，ＬＬ，ＬＭ  自己インダクタンス成分、ＬＤ，ＬＤ１，ＬＤ２，ＬＤＡ，ＬＤＢ  リードフレーム、Ｌｅｆｆ，Ｌｅｆｆ１〜Ｌｅｆｆ３  実効インダクタンス、ＬＬ１，ＬＬ２  間隔、ＬＲ  低周波帯域、Ｍ１，Ｍ２  相互インダクタンス成分、ＭＲ  モールド樹脂、ＮＤ  ノード、ＰＰ１，ＰＰ２  延在部、Ｒ１，Ｒ２，ＲＡ，ＲＢ  領域、ＳＢ１，ＳＢ２，ＳＢ２Ａ，ＳＢ１００  半導体パッケージ、ＴＬ  端子、ＴＰ  半導体チップ。
【図１】
2012023300.tif 000003
【図２】
2012023300.tif 000004
【図３】
2012023300.tif 000005
【図４】
2012023300.tif 000006
【図５】
2012023300.tif 000007
【図６】
2012023300.tif 000008
【図７】
2012023300.tif 000009
【図８】
2012023300.tif 000010
【図９】
2012023300.tif 000011
【図１０】
2012023300.tif 000012
【図１１】
2012023300.tif 000013