(57)【要約】【課題】逆方向の漏洩電流を防止し、製作コストを減少させた窒化物系半導体素子及びその製造方法を提供する。【解決手段】本発明は窒化物系半導体素子及びその製造方法に関するものであり、本発明による窒化物系半導体素子はＰＮ接合構造を有するベース基板、前記ベース基板上に配置されるエピ成長膜、そして前記エピ成長膜上に配置された電極部を含む。【選択図】図１
2012019183.tif 000002
【特許請求の範囲】
【請求項１】
ＰＮ接合構造を有するベース基板；
前記ベース基板上に配置されるエピ成長膜；及び
前記エピ成長膜上に配置された電極部を含む窒化物系半導体素子。
【請求項２】
前記ＰＮ接合構造は、
第１タイプの半導体基板；及び
前記半導体基板の上部に第２タイプの不純物イオンをドーピングして形成された第２タイプの不純物ドーピング層を含む請求項１に記載の窒化物系半導体素子。
【請求項３】
前記第１タイプはＮ型であり、
前記第２タイプはＰ型である請求項２に記載の窒化物系半導体素子。
【請求項４】
前記半導体基板は１ｋオーム未満の抵抗値を有するシリコン基板であり、
前記ベース基板は１ｋオーム以上の抵抗値を有する請求項２に記載の窒化物系半導体素子。
【請求項５】
前記ＰＮ接合構造は、前記窒化物系半導体素子の逆方向の動作時に前記電極部から前記ベース基板への電流の流れを遮断させるダイオードに用いられる請求項１から４のいずれか１つに記載の窒化物系半導体素子。
【請求項６】
前記ベース基板は前記ベース基板と前記エピ成長膜の間に介されたバッファ層をさらに含み、
前記バッファ層は超格子層を含む請求項１から５のいずれか１つに記載の窒化物系半導体素子。
【請求項７】
前記超格子層はインシュレーター層と半導体層が相互に積層される請求項６に記載の窒化物系半導体素子。
【請求項８】
前記エピ成長膜は、
前記ベース基板上の第１窒化膜；及び
前記第１窒化膜上に配置されて、前記第１窒化膜に比べて広いエネルギーバンドギャップを有する第２窒化膜を含み、
前記第１窒化膜と前記第２窒化膜の境界には２次元電子ガスが生成される請求項１から７のいずれか１つに記載の窒化物系半導体素子。
【請求項９】
前記電極部は、
前記エピ成長膜の上部中央に配置されて、前記エピ成長膜とショットキー接触を成すショットキー電極；
前記エピ成長膜の上部端に配置されて、前記エピ成長膜とオーミック接触を成す第１オーミック電極；及び
前記ベース基板の下部面を覆う第２オーミック電極を含む請求項１から８のいずれか１つに記載の窒化物系半導体素子。
【請求項１０】
ＰＮ接合構造を有するベース基板を準備する段階；
前記ベース基板をシード層に用いて、前記ベース基板上にエピ成長膜を形成する段階；及び
前記エピ成長膜上に電極部を形成する段階を含む窒化物系半導体素子の製造方法。
【請求項１１】
前記ベース基板を準備する段階は、
第１タイプの半導体基板を準備する段階；及び
前記エピ成長膜に対向される前記半導体基板の上部に第２タイプの不純物イオンをドーピング処理する段階を含む請求項１０に記載の窒化物系半導体素子の製造方法。
【請求項１２】
前記第１タイプはＮ型であり、
前記第２タイプはＰ型である請求項１１に記載の窒化物系半導体素子の製造方法。
【請求項１３】
前記半導体基板を準備する段階は、１ｋオーム未満の抵抗値を有するシリコン基板を準備する段階を含み、前記ベース基板を準備する段階は、１ｋオーム以上の抵抗値を有するＰＮ接合構造を形成する段階を含む請求項１１に記載の窒化物系半導体素子の製造方法。
【請求項１４】
前記ＰＮ接合構造は、前記窒化物系半導体素子の逆方向の動作時に前記電極部から前記ベース基板への電流の流れを遮断させるダイオードに用いられる請求項１０から１３のいずれか１つに記載の窒化物系半導体素子の製造方法。
【請求項１５】
前記エピ成長膜を形成する段階は、
前記ベース基板をシード層にして、前記ベース基板上に第１窒化膜を成長させる段階；及び、
前記第１窒化膜をシード層にして、前記第１窒化膜上に前記第１窒化膜に比べて広いエネルギーバンドギャップを有する第２窒化膜を成長させる段階を含み、
前記第１窒化膜と前記第２窒化膜の境界には２次元電子ガスが生成される請求項１０から１４のいずれか１つに記載の窒化物系半導体素子の製造方法。
【請求項１６】
前記電極部を形成する段階は、
前記エピ成長膜の上部中央にショットキー電極を形成する段階；
前記エピ成長膜の上部端に前記ショットキー電極と離隔される第１オーミック電極を形成する段階；及び
前記ベース基板の下部面を覆う第２オーミック電極を形成する段階を含む請求項１０から１５のいずれか１つに記載の窒化物系半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体素子及びその製造方法に関し、より詳細には、逆方向の漏洩電流を減少させた窒化物系半導体素子及びその製造方法に関する。
【背景技術】
【０００２】
一般的に、ガリウム（Ｇａ）、アルミニウム（Ａｌ）及びインジウム（Ｉｎ）などのIII族元素と窒素（Ｎ）を含むIII族窒化物系半導体は、広いエネルギーバンドギャップ、高い電子移動度及び飽和電子速度、そして高い熱化学的安定性などのような特性を有する。このようなIII族窒化物系半導体を基にする電界効果トランジスタ（Ｎｉｔｒｉｄｅ−ｂａｓｅｄ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：Ｎ−ＦＥＴ）は、広いエネルギーバンドギャップを有する半導体物質、例えばガリウム窒化物（ＧａＮ）、アルミニウムガリウム窒化物（ＡｌＧａＮ）、インジウムガリウム窒化物（ＩｎＧａＮ）、そしてアルミニウムインジウムガリウム窒化物（ＡｌＩｎＧａＮ）などのような物質を基に製造される。
【０００３】
一般的な窒化物系電界効果トランジスタは、ベース基板、前記ベース基板上に形成されたエピ成長膜、そして前記エピ成長膜上に配置されたショットキー電極及びオーミック電極を備える。このような窒化物系半導体素子は、前記エピ成長膜の内部に電流の移動経路に用いられる２次元電子ガス（２−Ｄｉｍｅｎｓｉｏｎａｌ  Ｅｌｅｃｔｒｏｎ  Ｇａｓ：２ＤＥＧ）が生成されて、前記２次元電子ガスをキャリア移動経路に用いて、順方向及び逆方向の動作を遂行することができる。
【０００４】
上述の窒化物系半導体素子のうちショットキーダイオード構造を有する素子は、金属と半導体のショットキー接合を用いる素子である。このような窒化物系半導体素子は、早い速度のスイッチング動作が可能であり、低い順方向の電圧で駆動されることができる。通常、ショットキーダイオードのような窒化物系半導体素子は、アノード電極にショットキー接触を成すショットキー電極を有して、カソード電極にオーミック接触を成すオーミック電極を有する。
【０００５】
しかし、このような構造のショットキーダイオードは素子の逆方向の動作時、前記ショットキー電極から前記ベース基板への漏洩電流が発生される。このような逆方向の漏洩電流の防止のために、一般的な窒化物系半導体素子のベース基板には、約１ｋオーム（ｏｈｍ）以上の抵抗値を有するシリコン基板、シリコンカーバイド基板、スピネル基板、そしてサファイア基板を用いる。しかし、上述のような高抵抗値を有する基板を用いても、前記漏洩電流の発生を根本的に防止することはできない。また、このような高抵抗値を有する基板は相対的に高価である。特に、一般的に広く用いられる１ｋオーム（ｏｈｍ）以上の高抵抗値を有するシリコン基板は他の基板に比べて非常に高価であるため、前記窒化物系半導体素子の製造コストを増加させる要因となる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】韓国公開特許第１０−２００５−００８４６８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明が解決しようとする課題は逆方向の漏洩電流を防止する窒化物系半導体素子を提供することである。
【０００８】
本発明が解決しようとする課題は製作コストを減少させた窒化物系半導体素子を提供することである。
【０００９】
本発明が解決しようとする課題は逆方向の漏洩電流を防止する窒化物系半導体素子の製造方法を提供することである。
【００１０】
本発明が解決しようとする課題は製作コストを減少させた窒化物系半導体素子の製造方法を提供することである。
【課題を解決するための手段】
【００１１】
本発明による窒化物系半導体素子はＰＮ接合構造を有するベース基板、前記ベース基板上に配置されるエピ成長膜、そして前記エピ成長膜上に配置された電極部を含む。
【００１２】
本発明の実施形態によると、前記ＰＮ接合構造は第１タイプの半導体基板及び前記半導体基板の上部に第２タイプの不純物イオンをドーピングして形成された第２タイプの不純物ドーピング層を含むことができる。
【００１３】
本発明の実施形態によると、前記第１タイプはＮ型であり、前記第２タイプはＰ型であることができる。
【００１４】
本発明の実施形態によると、前記半導体基板は１ｋオーム（ｏｈｍ）未満の抵抗値を有するシリコン基板であり、前記ベース基板は１ｋオーム（ｏｈｍ）以上の抵抗値を有することができる。
【００１５】
本発明の実施形態によると、前記ＰＮ接合構造は前記窒化物系半導体素子の逆方向の動作時に前記電極部から前記ベース基板への電流の流れを遮断させるダイオードに用いられることができる。
【００１６】
本発明の実施形態によると、前記ベース基板は前記ベース基板と前記エピ成長膜の間に介されたバッファ層をさらに含み、前記バッファ層は超格子層（ｓｕｐｅｒ−ｌａｔｔｉｃｅ  ｌａｙｅｒ）を含むことができる。
【００１７】
本発明の実施形態によると、前記超格子層はインシュレーター層と半導体層が相互に積層されることができる。
【００１８】
本発明の実施形態によると、前記エピ成長膜は前記ベース基板上の第１窒化膜及び前記第１窒化膜上に配置されて、前記第１窒化膜に比べて広いエネルギーバンドギャップを有する第２窒化膜を含み、前記第１窒化膜と前記第２窒化膜の境界には２次元電子ガス（２−Ｄｉｍｅｎｓｉｏｎａｌ  Ｅｌｅｃｔｏｒｎ  Ｇａｓ：２ＤＥＧ）が生成されることができる。
【００１９】
本発明の実施形態によると、前記電極部は前記エピ成長膜の上部中央に配置されて、前記エピ成長膜とショットキー接触を成すショットキー電極、前記エピ成長膜の上部端に配置されて、前記エピ成長膜とオーミック接触を成す第１オーミック電極、そして前記ベース基板の下部面を覆う第２オーミック電極を含むことができる。
【００２０】
本発明による窒化物系半導体素子の製造方法は、ＰＮ接合構造を有するベース基板を準備する段階、前記ベース基板をシード層（ｓｅｅｄ  ｌａｙｅｒ）に用いて、前記ベース基板上にエピ成長膜を形成する段階、そして前記エピ成長膜上に電極部を形成する段階を含むことができる。
【００２１】
本発明の実施形態によると、前記ベース基板を準備する段階は第１タイプの半導体基板を準備する段階及び前記エピ成長膜に対向される前記半導体基板の上部に第２タイプの不純物イオンをドーピング処理する段階を含むことができる。
【００２２】
本発明の実施形態によると、前記第１タイプはＮ型であり、前記第２タイプはＰ型であることができる。
【００２３】
本発明の実施形態によると、前記半導体基板を準備する段階は、１ｋオーム（ｏｈｍ）未満の抵抗値を有するシリコン基板を準備する段階を含み、前記ベース基板を準備する段階は、１ｋオーム（ｏｈｍ）以上の抵抗値を有するＰＮ接合構造を形成する段階を含むことができる。
【００２４】
本発明の実施形態によると、前記ＰＮ接合構造は前記窒化物系半導体素子の逆方向の動作時に前記電極部から前記ベース基板への電流の流れを遮断させるダイオードに用いられることができる。
【００２５】
本発明の実施形態によると、前記エピ成長膜を形成する段階は、前記ベース基板をシード層にして前記ベース基板上に第１窒化膜を成長させる段階及び、前記第１窒化膜をシード層にして前記第１窒化膜上に前記第１窒化膜に比べて広いエネルギーバンドギャップを有する第２窒化膜を成長させる段階を含み、前記第１窒化膜と前記第２窒化膜の境界には２次元電子ガス（２−Ｄｉｍｅｎｓｉｏｎａｌ  Ｅｌｅｃｔｏｒｎ  Ｇａｓ：２ＤＥＧ）が生成されることができる。
【００２６】
本発明の実施形態によると、前記電極部を形成する段階は、前記エピ成長膜の上部中央にショットキー電極を形成する段階、前記エピ成長膜の上部端に前記ショットキー電極と離隔される第１オーミック電極を形成する段階、そして前記ベース基板の下部面を覆う第２オーミック電極を形成する段階を含むことができる。
【発明の効果】
【００２７】
本発明による窒化物系半導体素子は、ＰＮ接合構造を有するベース基板、２次元電子ガス（２ＤＥＧ）を有するエピ成長膜、そして電極部を備え、前記ＰＮ接合構造は、前記電極部のショットキー電極とオーミック電極の間に逆方向の電圧の印加時、ショットキー電極から前記ベース基板への電流の流れを遮断させるダイオードに用いられることができる。これにより、本発明による窒化物系半導体素子は、逆方向の漏洩電流を防止して、素子の逆方向の耐圧を増加させ、窒化物系半導体素子の量産効率を増加させることができる。
【００２８】
本発明の実施形態による窒化物系半導体素子は、ＰＮ接合構造を有するベース基板、２次元電子ガス（２ＤＥＧ）を有するエピ成長膜、そして 電極部を備えることができる。これにより、本発明による窒化物系半導体素子は、逆方向の漏洩電流を遮断させるＰＮ接合構造を有するベース基板を備えることによって、相対的に高抵抗値の基板を用いる素子に比べて、逆方向の漏洩電流を根本的に防止するとともに、素子の製作コストを減少させることができる。
【００２９】
本発明の実施形態による窒化物系半導体素子の製造方法は、ＰＮ接合構造を有するベース基板、前記ベース基板の上部にエピ成長されて形成されたエピ成長膜、そして電極部を含み、前記ＰＮ接合構造は、前記窒化物系半導体素子の逆方向の動作時に電極部のショットキー電極から前記ベース基板への電流移動を防止するダイオードに用いられることができる。これにより、本発明の実施形態による窒化物系半導体素子の製造方法は、逆方向の漏洩電流を防止して、耐圧を増加させ、量産効率を向上させた窒化物系半導体素子を製造することができる。
【００３０】
また、本発明の実施形態による窒化物系半導体素子の製造方法は、ＰＮ接合構造を有するベース基板、前記ベース基板の上部にエピ成長されて形成されたエピ成長膜、そして電極部を含み、前記ベース基板は相対的に低価である低抵抗値のシリコン基板上に不純物イオンをドーピング処理して形成されることができる。これにより、本発明の実施形態による窒化物系半導体素子の製造方法は、相対的に高価である高抵抗値シリコン基板、シリコンカーバイド基板、スピネル基板、そしてサファイア基板を用いる場合に比べて、逆方向の漏洩電流を防止するとともに、製作コストを減少させることができる。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施形態による窒化物系半導体素子を示す回路図である。
【図２】本発明の実施形態による窒化物系半導体素子を示す側面図である。
【図３】本発明の実施形態による窒化物系半導体素子の製造方法を示すフローチャートである。
【図４】本発明の実施形態による窒化物系半導体素子の製造過程を説明するための図面である。
【図５】本発明の実施形態による窒化物系半導体素子の製造過程を説明するための図面である。
【図６】本発明の実施形態による窒化物系半導体素子の製造過程を説明するための図面である。
【発明を実施するための形態】
【００３２】
本発明の利点及び特徴、そしてそれらを果たす方法は、添付図面とともに詳細に後述された実施形態を参照すると明確になるであろう。しかし、本発明は以下で開示される実施形態に限定されず、相異なる多様な形態で具現されることができる。本実施形態は、本発明の開示が完全になるとともに、本発明が属する技術分野にて通常の知識を有する者に発明の範疇を完全に伝達するために提供されることができる。明細書全体において、同一参照符号は同一構成要素を示す。
【００３３】
本明細書で用いられる用語は、実施形態を説明するためのものであり、本発明を限定しようとするものではない。本明細書で、単数型は文句で特別に言及しない限り複数型も含む。明細書で用いられる「含む（ｃｏｍｐｒｉｓｅ）」及び／または「含んでいる（ｃｏｍｐｒｉｓｉｎｇ）」は言及された構成要素、段階、動作及び／または素子は一つ以上の他の構成要素、段階、動作及び／または素子の存在または追加を排除しない。
【００３４】
以下、添付された図面を参照して、本発明による窒化物系半導体素子及びその製造方法に対して詳細に説明する。
【００３５】
図１は本発明の実施形態による窒化物系半導体素子を示す回路図であり、図２は本発明の実施形態による窒化物系半導体素子を示す側面図である。
【００３６】
図１及び図２を参照すると、本発明の実施形態による窒化物系半導体素子１００はショットキーバリアダイオード（Ｓｃｈｏｔｔｋｙ  Ｂａｒｒｉｅｒ  Ｄｉｏｄｅ：ＳＢＤ）構造を有するパワー素子であることができる。例えば、前記窒化物系半導体素子１００は、ベース基板１１０、エピ成長膜１２０、そして電極部１４０を含むことができる。
【００３７】
前記ベース基板１１０は高電子移動度トランジスタ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ：以下、「ＨＥＭＴ」という）構造体を有する窒化物系半導体素子を形成するためのプレートであることができる。前記ベース基板１１０はＰＮ接合構造（ＰＮ  ｊｕｎｃｔｉｏｎ  ｓｔｒｕｃｔｕｒｅ）を有することができる。例えば、前記ベース基板１１０は、第１タイプの半導体層１１２及び第２タイプの半導体層１１４が上下に接合された構造を有することができる。一例として、前記第１タイプはＮ型であり、前記第２タイプはＰ型であることができる。前記ＰＮ接合構造は、前記第１タイプの半導体層（以下、Ｎ型半導体層１１２）の上部にＰ型半導体不純物イオンを注入して、前記Ｎ型半導体層１１２上に第２タイプの半導体層（以下、Ｐ型半導体層１１４）を形成させて形成されることができる。または、前記ＰＮ接合構造は、前記Ｎ型半導体層１１２をシード層にして、前記Ｎ型半導体層１１２上に前記Ｐ型半導体層１１４を成長させて形成されることができる。ここで、前記ベース基板１１０は相対的に低い抵抗値を有する基板をベースにして製作されたものである。即ち、前記Ｎ型半導体基板には１ｋオーム（ｏｈｍ）未満の低抵抗値を有するシリコン基板が用いられることができる。前記ベース基板１１０の製作過程に対する詳細な説明は後述する。
【００３８】
一方、前記ベース基板１１０上にはバッファ層１１８がさらに形成されることができる。前記バッファ層１１８は超格子層（ｓｕｐｅｒ−ｌａｔｔｉｃｅ  ｌａｙｅｒ）構造を有することができる。超格子層は異種材質の薄膜が相互に積層された構造を有することができる。一例として、前記バッファ層１１８はインシュレーター層（ｉｎｓｕｌａｔｏｒ  ｌａｙｅｒ）と半導体層（ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｌａｙｅｒ）が相互に成長された多層構造を有することができる。上述のようなバッファ層１１８はベース基板１１０と前記エピ成長膜１２０間の格子不一致による欠陥の発生を減少させることができる。
【００３９】
前記エピ成長膜１２０は前記ベース基板１１０上に配置されることができる。一例として、前記エピ成長膜１２０は前記ベース基板１１０上に順次に積層された第１窒化膜１２２及び第２窒化膜１２４を含むことができる。前記第２窒化膜１２４は前記第１窒化膜１２２に比べて広いエネルギーバンドギャップを有する物質からなることができる。これに加えて、前記第２窒化膜１２４は前記第１窒化膜１２２に比べて相異なる格子定数を有する物質からなることができる。例えば、前記第１窒化膜１２２及び前記第２窒化膜１２４は、III族窒化物系物質を含む膜であることができる。より具体的には、前記第１窒化膜１２２は、ガリウム窒化物（ＧａＮ）、アルミニウムガリウム窒化物（ＡｌＧａＮ）、インジウムガリウム窒化物（ＩｎＧａＮ）、そしてアルミニウムインジウムガリウム窒化物（ＡｌＩｎＧａＮ）のうち何れか一つで形成され、前記第２窒化膜１２４は、ガリウム窒化物（ＧａＮ）、アルミニウムガリウム窒化物（ＡｌＧａＮ）、インジウムガリウム窒化物（ＩｎＧａＮ）、そしてアルミニウムインジウムガリウム窒化物（ＡｌＩｎＧａＮ）のうち他の一つで形成されることができる。一例として、前記第１窒化膜１２２はガリウム窒化膜（ＧａＮ）であり、前記第２窒化膜１２４はアルミニウムガリウム窒化膜（ＡｌＧａＮ）であることができる。
【００４０】
上述のような構造のエピ成長膜１２０には、前記第１窒化膜１２２と前記第２窒化膜１２４の境界に２次元電子ガス（２−Ｄｉｍｅｎｓｉｏｎａｌ  Ｅｌｅｃｔｏｒｎ  Ｇａｓ：２ＤＥＧ）が生成されることができる。前記半導体素子１００の動作時に電流の流れは前記２次元電子ガス（２ＤＥＧ）を通じてなされることができる。
【００４１】
前記電極部１４０はショットキー電極１４２及びオーミック電極１４４を含むことができる。前記ショットキー電極１４２は前記窒化物系半導体素子１００の陽極（ａｎｏｄｅ）に用いられ、前記オーミック電極１４４は陰極（ｃａｔｈｏｄｅ）に用いられることができる。
【００４２】
前記ショットキー電極１４２は前記エピ成長膜１２０上に配置され、前記エピ成長膜１２０の第２窒化膜１２４とショットキー接触を成すことができる。前記ショットキー電極１４２は大体円板または四角板の形状を有することができる。前記オーミック電極１４４は前記エピ成長膜１２０の上部に配置され、前記ショットキー電極１４２と離隔されて配置される第１オーミック電極１４４ａを含むことができる。前記第１オーミック電極１４４ａは前記第２窒化膜１２４とオーミック接触を成すことができる。前記第１オーミック電極１４４ａは前記ショットキー電極１４２を取り囲んだり、前記ショットキー電極１４２を基準に前記ショットキー電極１４２の両側に配置されることができる。
【００４３】
また、前記オーミック電極１４４は前記ベース基板１１０の下部に配置される第２オーミック電極１４４ｂをさらに含むことができる。前記第２オーミック電極１４４ｂは前記ベース基板１１０の下部面を均一な厚さで覆う構造を有することができる。前記第２オーミック電極１４４ｂは前記ベース基板１１０のＮ型半導体層１１２とオーミック接触を成すことができる。前記第２オーミック電極１４４ｂは前記第１オーミック電極１４４ａと電気的に連結されることができる。これにより、前記第１及び第２オーミック電極１４４ａ、１４４ｂは窒化物系半導体素子１００の順方向及び逆方向の動作時、同時に電圧が印加されるように構成されることができる。
【００４４】
上述のように、本発明の実施形態による窒化物系半導体素子１００は、ＰＮ接合構造を有するベース基板１１０、２次元電子ガス（２ＤＥＧ）を有するエピ成長膜１２０、そして電極部１４０を備えることができる。前記ベース基板１１０のＰＮ接合構造は、前記電極部１４０のショットキー電極１４２とオーミック電極１４４の間に逆方向の電圧の印加時、ショットキー電極１４２から前記ベース基板１１０への電流の流れを遮断させるダイオードに用いられることができる。これにより、本発明による窒化物系半導体素子１００は、逆方向の漏洩電流を防止して、素子の逆方向の耐圧を増加させ、窒化物系半導体素子１００の量産効率を増加させることができる。
【００４５】
また、本発明の実施形態による窒化物系半導体素子１００は、ＰＮ接合構造を有するベース基板１１０、２次元電子ガス（２ＤＥＧ）を有するエピ成長膜１２０、そして電極部１４０を備えることができる。これにより、本発明による窒化物系半導体素子１００は、逆方向の漏洩電流を遮断させるＰＮ接合構造を有するベース基板１１０を備えることにより、相対的に高抵抗値の基板を用いる素子に比べて、逆方向の漏洩電流を根本的に防止するとともに、素子の製作コストを減少させることができる。
【００４６】
以下、本発明の実施形態による窒化物系半導体素子の製造方法に対して詳細に説明する。ここで、上述の本発明の実施形態による窒化物系半導体素子１００に対して重複される内容は省略または簡素化することができる。
【００４７】
図３は本発明の実施形態による窒化物系半導体素子の製造方法を示すフローチャートである。図４から図６は本発明の実施形態による窒化物系半導体素子の製造過程を説明するための図面である。
【００４８】
図３及び図４を参照すると、ＰＮ接合構造を有するベース基板１１０を準備することができる（Ｓ１１０）。一例として、前記ベース基板１１０を準備する段階は、低抵抗値を有するＮ型シリコン基板であるＮ型半導体層１１２を準備する段階及び、前記Ｎ型半導体層１１２にＰ型不純物イオンをドーピング処理し、前記Ｎ型シリコン基板１１２上にＰ型半導体層１１４を形成する段階を含むことができる。または、前記ベース基板１１０を準備する段階は、低抵抗値を有するＮ型シリコン基板であるＮ型半導体層１１２を準備する段階及び前記Ｎ型半導体層１１２をシード層にし、前記Ｎ型半導体層１１２上にＰ型半導体層１１４を形成する段階を含むことができる。
【００４９】
一方、前記ベース基板１１０は、高価である高抵抗値のシリコン基板、シリコンカーバイド基板、スピネル基板、そしてサファイア基板に代り、相対的に１ｋオーム（ｏｈｍ）未満の低抵抗値のＮ型シリコン基板を用いて形成されたものであることができる。より具体的には、一般的な窒化物系半導体素子１００は、逆方向の漏洩電流の防止のために、約１ｋオーム（ｏｈｍ）以上の高抵抗値を有するシリコン基板、シリコンカーバイド基板、スピネル基板、そしてサファイア基板のうち何れか一つを用いる。しかし、上述のような基板、特に１ｋオーム（ｏｈｍ）以上の高抵抗値を有するシリコン基板は相対的に高価であるため、窒化物系半導体素子１００の製作コストを増加させる大きい要因となる。従って、本発明による窒化物系半導体素子１００は、前記ベース基板１１０を相対的に低い１ｋオーム（ｏｈｍ）未満の抵抗値を有するＮ型シリコン基板をベースにし、前記Ｎ型シリコン基板にＰ型不純物イオンを注入して製造することによって、前記窒化物系半導体素子１００の製作コストを減少させることができる。この際、製造された前記ベース基板１１０の抵抗値は１ｋオーム（ｏｈｍ）以上であることができる。特に、前記ベース基板１１０はＰＮダイオード構造を有するため、ＰＮダイオードの特性上、非常に高い抵抗値を有することができる。
【００５０】
本実施形態ではＮ型シリコン基板上にＰ型不純物イオンをドーピング処理して、前記ベース基板１１０を準備する場合を例と説明したが、前記ベース基板１１０を準備する段階はＰ型シリコン基板上にＮ型不純物イオンをドーピング処理してなされることもできる。
【００５１】
一方、前記ベース基板１１０を準備する段階は、前記Ｐ型半導体層１１４を覆うバッファ層１１８を形成する段階をさらに含むことができる。前記バッファ層１１８を形成する段階は、前記Ｐ型半導体層１１４上に超格子層（ｓｕｐｅｒ−ｌａｔｔｉｃｅ  ｌａｙｅｒ）を形成する段階を含むことができる。前記超格子層を形成する段階は、前記Ｐ型半導体層１１４上にインシュレーター層（ｉｎｓｕｌａｔｏｒ  ｌａｙｅｒ）と半導体層（ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｌａｙｅｒ）を繰り返して相互に形成してなされることができる。
【００５２】
図３及び図５を参照すると、ベース基板１１０をシード層にして、前記ベース基板１１０上にエピ成長膜１２０を形成することができる（Ｓ１２０）。前記エピ成長膜１２０を形成する段階は、前記ベース基板１１０上に第１窒化膜１２２を形成する段階及び、前記第１窒化膜１２２上に第２窒化膜１２４を形成する段階を含むことができる。一例として、前記エピ成長膜１２０を形成する段階は、前記ベース基板１１０をシード層（ｓｅｅｄ  ｌａｙｅｒ）に用いて前記第１窒化膜１２２をエピタキシャル成長させた後、前記第１窒化膜１２２をシード層（ｓｅｅｄ  ｌａｙｅｒ）に用いて前記第２窒化膜１２４をエピタキシャル成長させてなされることができる。前記第１及び第２窒化膜１２２、１２４を形成するためのエピタキシャル成長工程（Ｅｐｉｔａｘｉａｌ  Ｇｒｏｗｔｈ  Ｐｒｏｃｅｓｓ）には、分子ビームエピタキシャル成長工程（Ｍｏｌｅｃｕｌａｒ  ｂｅａｍ  ｅｐｉｔａｘｉａｌ  ｇｒｏｗｔｈ  Ｐｒｏｃｅｓｓ）、原子層エピタキシャル成長工程（Ａｔｏｍｉｃ  ｌａｙｅｒ  ｅｐｉｔａｘｉａｌ  ｇｒｏｗｔｈ  Ｐｒｏｃｅｓｓ）、フローモジュレーション有機金属気相エピタキシャル成長工程（ｆｌｏｗ  ｍｏｄｕｌａｔｉｏｎ  Ｏｒｇａｎｏｍｅｔａｌｌｉｃ  ｖａｐｏｒ  Ｐｈａｓｅ  ｅｐｉｔａｘｉａｌ  ｇｒｏｗｔｈ  Ｐｒｏｃｅｓｓ）、有機金属気相エピタキシャル成長工程（ｆｌｏｗ  ｍｏｄｕｌａｔｉｏｎ  Ｏｒｇａｎｏｍｅｔａｌｌｉｃ  ｖａｐｏｒ  Ｐｈａｓｅ  ｅｐｉｔａｘｉａｌ  ｇｒｏｗｔｈ  Ｐｒｏｃｅｓｓ）、ハイブリッド気相エピタキシャル成長工程（Ｈｙｂｒｉｄ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｉａｌ  ｇｒｏｗｔｈ  Ｐｒｏｃｅｓｓ）のうち少なくとも何れか一つが用いられることができる。または、他の例として、前記第１及び第２窒化膜１２２、１２４を形成するための工程には、化学気相蒸着工程（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ  Ｐｒｏｃｅｓｓ）及び物理的気相蒸着工程（Ｐｈｉｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ  Ｐｒｏｃｅｓｓ）のうち何れか一つが用いられることができる。
【００５３】
図３及び図６を参照すると、電極部１４０を形成することができる（Ｓ１３０）。前記電極部１４０を形成する段階は、前記エピ成長膜１２０の上部中央にショットキー電極１４２を形成する段階及び、前記エピ成長膜１２０の上部端に第１オーミック電極１４４ａを形成する段階を含むことができる。これに加えて、前記電極部１４０を形成する段階は、前記ベース基板１１０の下部面を覆う第２オーミック電極１４４ｂを形成する段階をさらに含むことができる。
【００５４】
前記電極部１４０を形成する段階は、前記ベース基板１１０の下部及び前記エピ成長膜１２０の上部を覆う導電膜を形成する段階及び、前記エピ成長膜１２０の上部を覆う導電膜を選択的にパターニングする段階を含むことができる。前記導電膜を形成する段階は、前記ベース基板１１０の下部及び前記エピ成長膜１２０の上部に対して、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、金（Ａｕ）、ニッケル（Ｎi）、白金（Ｐｔ）、チタン（Ｔｉ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ロジウム（Ｒｈ）、コバルト（Ｃｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、銅（Ｃｕ）、そして亜鉛（Ｚｎ）のうち少なくとも何れか一つを含む金属膜を形成してなされることができる。
【００５５】
前記エピ成長膜１２０の上部中央に形成された金属膜は前記エピ成長膜１２０の第２窒化膜１２４とショットキー接触して、ショットキー電極１４２に用いられることができる。前記エピ成長膜１２０の上部端に形成された金属膜は前記エピ成長膜１２０の第２窒化膜１２４とオーミック接触して、第１オーミック電極１４４ａに用いられることができる。そして、前記ベース基板１１０の下部面を覆う金属膜は前記ベース基板１１０のＮ型半導体層１１２とオーミック接触して、第２オーミック電極１４４ｂに用いられることができる。前記第１及び第２オーミック電極１４４ａ、１４４ｂは互いに電気的に連結され、素子１００の順方向及び逆方向の動作時、同時に電圧が印加されることができる。
【００５６】
上述のように、本発明の実施形態による窒化物系半導体素子の製造方法は、ＰＮ接合構造を有するベース基板１１０、前記ベース基板１１０の上部にエピ成長されて形成されたエピ成長膜１２０、そして電極部１４０を含み、前記ＰＮ接合構造は、前記窒化物系半導体素子の逆方向の動作時に電極部１４０のショットキー電極１４２から前記ベース基板１１０への電流移動を防止するダイオードに用いられることができる。これにより、本発明の実施形態による窒化物系半導体素子の製造方法は、逆方向の漏洩電流を防止して、耐圧を増加させ、量産効率を向上させた窒化物系半導体素子を製造することができる。
【００５７】
また、本発明の実施形態による窒化物系半導体素子の製造方法は、ＰＮ接合構造を有するベース基板１１０、前記ベース基板１１０の上部にエピ成長されて形成されたエピ成長膜１２０、そして電極部１４０を含み、前記ベース基板１１０は相対的に低価である低抵抗値のＮ型シリコン基板上にＰ型不純物イオンをドーピング処理して形成されることができる。これにより、本発明の実施形態による窒化物系半導体素子の製造方法は、相対的に高価である高抵抗値シリコン基板、シリコンカーバイド基板、スピネル基板、そしてサファイア基板を用いる場合に比べて、逆方向の漏洩電流を根本的に防止するとともに、素子の製作コストを減少させることができる。
【００５８】
以上の詳細な説明は本発明を例示するものである。また、上述の内容は本発明の好ましい実施形態を示して説明するものに過ぎず、本発明は多様な他の組合せ、変更及び環境で用いることができる。即ち、本明細書に開示された発明の概念の範囲、述べた開示内容と均等な範囲及び／または当業界の技術または知識の範囲内で変更または修正が可能である。上述の実施形態は本発明を実施するにおいて最善の状態を説明するためのものであり、本発明のような他の発明を用いるにおいて当業界に公知された他の状態での実施、そして発明の具体的な適用分野及び用途で要求される多様な変更も可能である。従って、以上の発明の詳細な説明は開示された実施状態に本発明を制限しようとする意図ではない。また、添付された特許請求の範囲は他の実施状態も含むと解釈されるべきであろう。
【符号の説明】
【００５９】
１００  半導体素子
１１０  ベース基板
１１２  Ｎ型半導体層
１１４  Ｐ型半導体層
１２０  エピ成長膜
１２２  第１窒化膜
１２４  第２窒化膜
１４０  電極部
１４２  ショットキー電極
１４４  オーミック電極
【図１】
2012019183.tif 000003
【図２】
2012019183.tif 000004
【図３】
2012019183.tif 000005
【図４】
2012019183.tif 000006
【図５】
2012019183.tif 000007
【図６】
2012019183.tif 000008