(57)【要約】【課題】小型の積層型の固体撮像装置を提供する。【解決手段】単位画素セル１３と垂直信号線１７を備え、単位画素セル１３は、半導体基板上に形成された光電変換膜６と、半導体基板上に形成され、光電変換膜６と接する画素電極５と、半導体基板内に形成されたトランジスタであって、画素電極５と結線されたゲート電極を有し、画素電極５の電位に応じた信号電圧を出力する増幅トランジスタ１０と、半導体基板内に形成されたトランジスタであって、増幅トランジスタ１０のゲート電極の電位をリセットするリセットトランジスタ１１と、半導体基板内に形成されたトランジスタであって、増幅トランジスタ１０と垂直信号線１７との間に設けられ、単位画素セル１３から垂直信号線１７に信号電圧を出力させるアドレストランジスタ１２とを有し、リセットトランジスタ１１のゲート電極とアドレストランジスタ１２のゲート電極とが電気的に結合されている。【選択図】図１
2012019169.tif 000002
【特許請求の範囲】
【請求項１】
２次元状に配列された複数の単位画素セルと、
前記単位画素セルの列に対応して設けられ、対応する列の前記単位画素セルの信号電圧を伝達する垂直信号線とを備え、
前記単位画素セルは、
半導体基板上に形成され、入射光を光電変換する光電変換膜と、
前記半導体基板上に形成され、前記光電変換膜と接する画素電極と、
前記半導体基板内に形成されたトランジスタであって、前記画素電極と結線されたゲート電極を有し、前記画素電極の電位に応じた信号電圧を出力する増幅トランジスタと、
前記半導体基板内に形成されたトランジスタであって、前記増幅トランジスタのゲート電極の電位をリセットするリセットトランジスタと、
前記半導体基板内に形成されたトランジスタであって、前記増幅トランジスタと前記垂直信号線との間に設けられ、前記単位画素セルから前記垂直信号線に信号電圧を出力させるアドレストランジスタとを有し、
前記リセットトランジスタのゲート電極と前記アドレストランジスタのゲート電極とが電気的に結合されている
固体撮像装置。
【請求項２】
前記リセットトランジスタの閾値電圧が前記アドレストランジスタの閾値電圧より高い
請求項１に記載の固体撮像装置。
【請求項３】
前記固体撮像装置は、さらに、前記リセットトランジスタのゲート電極と前記アドレストランジスタのゲート電極とに３値の駆動パルスを供給する垂直走査部を備える
請求項２に記載の固体撮像装置。
【請求項４】
前記リセットトランジスタのゲート電極と前記アドレストランジスタのゲート電極とが共通のゲート電極で形成されている
請求項１〜３のいずれか１項に記載の固体撮像装置。
【請求項５】
前記共通のゲート電極は、前記複数の単位画素セルを電気的に接続する配線を形成する
請求項４に記載の固体撮像装置。
【請求項６】
列方向に隣接する前記複数の単位画素セルは、前記増幅トランジスタのソース領域及びドレイン領域のいずれかを共有している
請求項１〜５のいずれか１項に記載の固体撮像装置。
【請求項７】
列方向に隣接する前記複数の単位画素セルは、前記アドレストランジスタのソース領域及びドレイン領域のいずれかを共有している
請求項１〜５のいずれか１項に記載の固体撮像装置。
【請求項８】
前記単位画素セルは、列方向に隣接する前記単位画素セルの一方と前記アドレストランジスタのソース領域及びドレイン領域のいずれかを共有し、列方向に隣接する前記単位画素セルの他方と前記増幅トランジスタのソース領域及びドレイン領域のいずれかを共有している
請求項７に記載の固体撮像装置。
【請求項９】
列方向に隣接する前記複数の単位画素セルは、前記リセットトランジスタのソース領域及びドレイン領域のいずれかを共有している
請求項１〜８のいずれか１項に記載の固体撮像装置。
【請求項１０】
前記単位画素セルでは、前記アドレストランジスタ及び前記増幅トランジスタのソース領域及びドレイン領域が前記半導体基板内の第１の活性領域内に形成され、前記リセットトランジスタのソース領域及びドレイン領域が前記第１の活性領域と行方向に並んで配置された前記半導体基板内の第２の活性領域内に形成されている
請求項１〜９のいずれか１項に記載の固体撮像装置。
【請求項１１】
列方向に隣接する前記複数の単位画素セルは、前記第１の活性領域を共有している
請求項１０に記載の固体撮像装置。
【請求項１２】
２次元状に配列された複数の単位画素セルと、
前記単位画素セルの列に対応して設けられ、対応する列の前記単位画素セルの信号電圧を伝達する垂直信号線とを備え、
前記単位画素セルは、
半導体基板上に形成され、入射光を光電変換する光電変換膜と、
前記半導体基板上に形成され、前記光電変換膜と接する画素電極と、
前記半導体基板内に形成されたトランジスタであって、前記画素電極と結線されたゲート電極を有し、前記画素電極の電位に応じた信号電圧を出力する増幅トランジスタと、
前記半導体基板内に形成されたトランジスタであって、前記増幅トランジスタと電気的に接続された複数のトランジスタとを有し、
前記複数のトランジスタのうちの閾値電圧の異なる２つのトランジスタのゲート電極が電気的に結合されている
固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関し、特に積層型の固体撮像装置に関する。
【背景技術】
【０００２】
一般的な固体撮像装置では、受光部として埋め込みフォトダイオード構造のものが用いられている。
【０００３】
また、特許文献１は、固体増幅装置を構成する制御電極の上に光電変換層を形成しこの上に透明電極層を設け、ここに印加した電圧の作用を、光電変換層を介して制御電極に及ぼすことにより良好なＳＮ比で光情報を電気信号に変える装置、いわゆる、積層型の固体撮像装置を開示している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開昭５５−１２０１８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
積層型の固体撮像装置は、画素回路が形成された半導体基板の上に絶縁膜を介して光電変換膜が形成された構成を有している。このため、光電変換膜にアモルファスシリコン等の光吸収係数が大きい材料を用いることが可能となる。例えば、アモルファスシリコンの場合、波長５５０ｎｍの緑色の光は、０．４ｎｍ程度の厚さでほとんど吸収される。
【０００６】
また埋め込みフォトダイオード構造が用いられないため、光電変換部の容量を大きくすることが可能であり、飽和電荷量を大きくできる。さらに、電荷を完全転送しないため付加容量を積極的に付加することも可能であり、微細化された単位画素セルにおいても十分な大きさの容量が実現でき、さらに、ダイナミックランダムアクセスメモリにおけるスタックセルのような構造とすることも可能である。
【０００７】
しかし、特許文献１に示された積層型の固体撮像装置は、単位画素セルあたり３つのトランジスタを有するため、単位画素セルを縮小化することが困難である。
【０００８】
そこで、本発明は、かかる問題に鑑み、小型の積層型の固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明の一態様に係る固体撮像装置は、２次元状に配列された複数の単位画素セルと、前記単位画素セルの列に対応して設けられ、対応する列の前記単位画素セルの信号電圧を伝達する垂直信号線とを備え、前記単位画素セルは、半導体基板上に形成され、入射光を光電変換する光電変換膜と、前記半導体基板上に形成され、前記光電変換膜と接する画素電極と、前記半導体基板内に形成されたトランジスタであって、前記画素電極と結線されたゲート電極を有し、前記画素電極の電位に応じた信号電圧を出力する増幅トランジスタと、前記半導体基板内に形成されたトランジスタであって、前記増幅トランジスタのゲート電極の電位をリセットするリセットトランジスタと、前記半導体基板内に形成されたトランジスタであって、前記増幅トランジスタと前記垂直信号線との間に設けられ、前記単位画素セルから前記垂直信号線に信号電圧を出力させるアドレストランジスタとを有し、前記リセットトランジスタのゲート電極と前記アドレストランジスタのゲート電極とが電気的に結合されていることを特徴とする。
【００１０】
ここで、前記リセットトランジスタの閾値電圧が前記アドレストランジスタの閾値電圧より高くてもよい。
【００１１】
また、前記固体撮像装置は、さらに、前記リセットトランジスタのゲート電極と前記アドレストランジスタのゲート電極とに３値の駆動パルスを供給する垂直走査部を備えてもよい。
【００１２】
本態様によれば、リセットトランジスタのゲート電極の配線とアドレストランジスタのゲート電極の配線とを共通にできるので、単位画素セル１つに対して配線を１つ減らして小型の積層型の固体撮像装置を実現できる。
【００１３】
また、前記リセットトランジスタのゲート電極と前記アドレストランジスタのゲート電極とが共通のゲート電極で形成されていてもよい。
【００１４】
本態様によれば、１つの単位画素セルに対してゲート電極を１つ減らすことができるので、単位画素セルを微細化できる。
【００１５】
また、前記共通のゲート電極は、前記複数の単位画素セルを電気的に接続する配線を形成してもよい。
【００１６】
本態様によれば、リセットトランジスタ及びアドレストランジスタのゲート電極を配線に用いることができるので、配線を減らすことができる。
【００１７】
また、列方向に隣接する前記複数の単位画素セルは、前記増幅トランジスタのソース領域及びドレイン領域のいずれかを共有していてもよい。
【００１８】
本態様によれば、増幅トランジスタのソース領域及びドレイン領域のいずれかを２つの単位画素セルに対して１つ減らすことができるので、単位画素セルを微細化できる。
【００１９】
また、列方向に隣接する前記複数の単位画素セルは、前記アドレストランジスタのソース領域及びドレイン領域のいずれかを共有していてもよい。
【００２０】
本態様によれば、アドレストランジスタのソース領域及びドレイン領域のいずれかを２つの単位画素セルに対して１つ減らすことができるので、単位画素セルを微細化できる。
【００２１】
また、前記単位画素セルは、列方向に隣接する前記単位画素セルの一方と前記アドレストランジスタのソース領域及びドレイン領域のいずれかを共有し、列方向に隣接する前記単位画素セルの他方と前記増幅トランジスタのソース領域及びドレイン領域のいずれかを共有していてもよい。
【００２２】
本態様によれば、アドレストランジスタのソース領域及びドレイン領域のいずれかを２つの単位画素セルに対して１つ減らし、かつ増幅トランジスタのソース領域及びドレイン領域のいずれかを２つの単位画素セルに対して１つ減らすことができるので、単位画素セルを微細化できる。
【００２３】
また、列方向に隣接する前記複数の単位画素セルは、前記リセットトランジスタのソース領域及びドレイン領域のいずれかを共有していてもよい。
【００２４】
本態様によれば、リセットトランジスタのソース領域及びドレイン領域のいずれかを２つの単位画素セルに対して１つ減らすことができるので、単位画素セルを微細化できる。
【００２５】
また、前記単位画素セルでは、前記アドレストランジスタ及び前記増幅トランジスタのソース領域及びドレイン領域が前記半導体基板内の第１の活性領域内に形成され、前記リセットトランジスタのソース領域及びドレイン領域が前記第１の活性領域と行方向に並んで配置された前記半導体基板内の第２の活性領域内に形成されていてもよい。
【００２６】
本態様によれば、活性領域がアドレストランジスタと増幅トランジスタとで共用されるので、単位画素セルを微細化できる。
【００２７】
また、列方向に隣接する前記複数の単位画素セルは、前記第１の活性領域を共有していてもよい。
【００２８】
本態様によれば、異なる単位画素セルで活性領域が共用されるので、単位画素セルを微細化できる。
【００２９】
また、本発明の一態様に係る固体撮像装置は、２次元状に配列された複数の単位画素セルと、前記単位画素セルの列に対応して設けられ、対応する列の前記単位画素セルの信号電圧を伝達する垂直信号線とを備え、前記単位画素セルは、半導体基板上に形成され、入射光を光電変換する光電変換膜と、前記半導体基板上に形成され、前記光電変換膜と接する画素電極と、前記半導体基板内に形成されたトランジスタであって、前記画素電極と結線されたゲート電極を有し、前記画素電極の電位に応じた信号電圧を出力する増幅トランジスタと、前記半導体基板内に形成されたトランジスタであって、前記増幅トランジスタと電気的に接続された複数のトランジスタとを有し、前記複数のトランジスタのうちの閾値電圧の異なる２つのトランジスタのゲート電極が電気的に結合されていることを特徴とする。
【００３０】
本態様によれば、単位画素セルの２つのトランジスタのゲート電極を共通にできるので、単位画素セル１つに対して配線を１つ減らして小型の積層型の固体撮像装置を実現できる。
【発明の効果】
【００３１】
本発明の一態様によれば、積層型のイメージセンサにおいて、小型化を実現できる。
【図面の簡単な説明】
【００３２】
【図１】本発明の第１の実施形態に係る固体撮像装置の回路構成を示す図である。
【図２】本発明の第１の実施形態に係る固体撮像装置の駆動パルスの一例を示す図である。
【図３】本発明の第１の実施形態に係る固体撮像装置の単位画素セルの詳細な構成を示す断面図である。
【図４】本発明の第２の実施形態に係る固体撮像装置の回路構成を示す図である。
【図５】本発明の第３の実施形態に係る固体撮像装置の単位画素セルの詳細な構成を示す平面図である。
【図６】本発明の第３の実施形態に係る固体撮像装置の単位画素セルの詳細な構成を示す平面図である。
【図７】本発明の第４に実施形態に係る固体撮像装置の単位画素セルの詳細な構成を示す平面図である。
【図８】本発明の第４に実施形態に係る固体撮像装置の単位画素セルの詳細な構成を示す平面図である。
【図９】本発明の第５に実施形態に係る固体撮像装置の単位画素セルの詳細な構成を示す平面図である。
【図１０】本発明の第６に実施形態に係る固体撮像装置の回路構成を示す図である。
【図１１】本発明の第７の実施形態に係る固体撮像装置の単位画素セルの回路構成を示す図である。
【図１２】本発明の実施形態の比較例に係る固体撮像装置の回路構成を示す図である。
【図１３】本発明の実施形態の比較例に係る固体撮像装置の単位画素セルの詳細な構成を示す平面図である。
【図１４】本発明の実施形態の比較例に係る固体撮像装置の回路構成を示す図である。
【図１５】本発明の実施形態の比較例に係る固体撮像装置の単位画素セルの詳細な構成を示す平面図である。
【発明を実施するための形態】
【００３３】
（第１の実施形態）
以下、図面を参照しながら、本発明の第１の実施形態に係る固体撮像装置について説明する。
【００３４】
図１は、本発明の第１の実施形態に係る固体撮像装置の回路構成を示す図である。
【００３５】
この固体撮像装置は、単位画素セル１３内のトランジスタに関する要素部品を共有する、つまりリセットトランジスタ１１のゲート電極の配線とアドレストランジスタ１２のゲート電極の配線とを共通化することを特徴としている。
【００３６】
この固体撮像装置は、積層型の固体撮像装置であって、図１に示されるように、２次元状に配列された複数の単位画素セル１３と、垂直走査部（行選択部）１５と、光電変換膜制御線１６と、垂直信号線（垂直信号線配線）１７と、負荷部１８と、カラム信号処理部１９と、水平信号読み出し部２０と、電源配線２１とを備える。
【００３７】
単位画素セル１３は、光電変換膜部９と、増幅トランジスタ１０と、リセットトランジスタ１１と、アドレストランジスタ（行選択トランジスタ）１２とを有する。単位画素セル１３では、リセットトランジスタ１１のゲート電極とアドレストランジスタ１２のゲート電極とが電気的に結合している。
【００３８】
光電変換膜部９は、入射光を光電変換し、入射光の光量に応じた信号電荷を生成及び蓄積する。増幅トランジスタ１０は、光電変換膜部９で生成された信号電荷量に応じた信号電圧を出力する。リセットトランジスタ１１は、光電変換膜部９、言い換えると増幅トランジスタ１０のゲート電圧をリセット（初期化）する。アドレストランジスタ１２は、垂直信号線１７に所定行の単位画素セル１３の信号電圧を選択的に出力させる。リセットトランジスタ１１の閾値電圧はアドレストランジスタ１２の閾値電圧より高い。
【００３９】
垂直走査部１５は、垂直方向（列方向）に単位画素セル１３の行を走査し、垂直信号線１７に信号電圧を出力させる単位画素セル１３の行を選択する。垂直走査部１５は、リセットトランジスタ１１のゲート電極とアドレストランジスタ１２のゲート電極とに３値の駆動パルスを供給する。
【００４０】
光電変換膜制御線１６は、複数の単位画素セル１３に共通に接続され、複数の光電変換膜部９に同じ電圧を印加する。
【００４１】
垂直信号線１７は、行方向に複数配され、単位画素セル１３つまりアドレストランジスタ１２のソースに接続される。垂直信号線１７は、単位画素セル１３の各列に対応して設けられ、対応する列の単位画素セル１３から出力された信号電圧を垂直方向（列方向）に伝達する。
【００４２】
負荷部１８は、各垂直信号線１７に対応して設けられ、対応する垂直信号線１７に接続されている。
【００４３】
カラム信号処理部１９は、相関２重サンプリングに代表される雑音抑圧信号処理及びＡＤ変換（アナログ−デジタル変換）等を行う。カラム信号処理部１９は、各垂直信号線１７に対応して設けられ、対応する垂直信号線１７に接続されている。
【００４４】
水平信号読み出し部２０は、水平方向（行方向）に配された複数のカラム信号処理部１９の信号を順次水平共通信号線に読み出す。
【００４５】
電源配線２１は、増幅トランジスタ１０及びリセットトランジスタ１１のドレインに接続され、単位画素セル１３の配列領域（撮像領域）で垂直方向（図１の紙面の上下方向）に配線される。これは、単位画素セル１３が列ごとにアドレスされるため、ドレイン配線を列方向（垂直方向）に配線すると、一列の画素駆動電流がすべて一本の配線に流れて電圧降下が大きくなるためである。
【００４６】
図１の構成の場合、リセットトランジスタ１１とアドレストランジスタ１２とが同じ閾値電圧ならば信号電圧の読み出し動作ができないので、両者の閾値電圧に差をつける必要がある。すなわち、リセットトランジスタ１１をＯＦＦ状態とし、かつアドレストランジスタ１２をＯＮ状態として垂直信号線１７に単位画素セル１３の信号電圧を読み出すためには、リセットトランジスタ１１の閾値電圧をアドレストランジスタ１２の閾値電圧より高くする必要がある。そして、これらのトランジスタのゲート電極に印加する駆動電圧は３レベルの駆動パルスとする必要がある。その駆動パルスの一例を図２に示す。アドレストランジスタ１２をＯＮ状態とする幅の広いアドレスパルス３３に、リセットトランジスタ１１をＯＮ状態とする幅の狭いリセットパルス２６が重畳している。リセットパルス２６が印加される直前の時刻ｔ1で信号電圧が垂直信号線１７に読み出され、リセットパルス２６が印加された直後の時刻ｔ2で雑音が読み出される。この信号電圧と雑音とはカラム信号処理部１９に取り込まれ信号処理される。このような動作が可能になるのは、リセットトランジスタ１１をＯＮ状態にしている期間は必ずアドレストランジスタ１２がＯＮ状態となっているためである。アドレストランジスタ１２がＯＦＦ状態で、リセットトランジスタ１１をＯＮ状態にするような動作が必要な場合は図１のような構成で信号電圧の読み出し動作はできない。
【００４７】
図３は、１つの単位画素セル１３の詳細な構造を示す断面図である。
【００４８】
単位画素セル１３では、図３に示されるように、ｐ型半導体基板としてのｐ型シリコン基板１内に形成されたｎ型拡散層領域８Ａ及び８Ｂと、シリコン基板１上に形成されたゲート電極４とからリセットトランジスタ１１が形成されている。同様に、ｐ型シリコン基板１内に形成されたｎ型拡散層領域８Ｂ及び８Ｃと、ｐ型シリコン基板１上に形成されたゲート電極３とから増幅トランジスタ１０が形成されている。さらに、ｐ型シリコン基板１内に形成されたｎ型拡散層領域８Ｃ及び８Ｄと、ｐ型シリコン基板１上に形成されたゲート電極２とからアドレストランジスタ１２が形成されている。
【００４９】
単位画素セル１３の間には単位画素セル間を電気的に分離する素子分離領域が形成されている。
【００５０】
ｎ型拡散層領域８Ａはリセットトランジスタ１１のソースとして機能し、ｎ型拡散層領域８Ｂはリセットトランジスタ１１及び増幅トランジスタ１０のドレインとして機能している。ｎ型拡散層領域８Ｃは増幅トランジスタ１０のソース及びアドレストランジスタ１２のドレインとして機能し、ｎ型拡散層領域８Ｄはアドレストランジスタ１２のソースとして機能している。
【００５１】
３つのトランジスタで構成される回路、つまりアドレストランジスタ１２、増幅トランジスタ１０及びリセットトランジスタ１１からなる画素回路の上方には、層間絶縁膜、画素電極５、光電変換膜６及び透明電極７が順次積層されている。
【００５２】
アモルファスシリコン等からなる光電変換膜６と、画素電極５と、光電変換膜６の上面に形成された透明電極７と、ｎ型拡散層領域８Ａとは、光電変換膜部９を構成している。画素電極５は、コンタクトを介して増幅トランジスタ１０のゲート電極３及びリセットトランジスタ１１のソースとして機能しているｎ型拡散層領域８Ａと接続されている。画素電極５と接続されたｎ型拡散層領域８Ａは蓄積ダイオードとしても機能する。
【００５３】
光電変換膜６は、ｐ型シリコン基板１上に形成され、入射光を光電変換する。画素電極５は、ｐ型シリコン基板１上（光電変換膜６のシリコン基板１側の面上）に形成され、光電変換膜６と接し、光電変換膜６で発生した信号電荷を収集する。透明電極７は、ｐ型シリコン基板１上（光電変換膜６のシリコン基板１側の面と反対側の面上）に形成され、光電変換膜６の信号電荷を画素電極５に読み出すために、光電変換膜６に定電圧を印加する。増幅トランジスタ１０は、ｐ型シリコン基板１内の画素電極５の下方に形成されたトランジスタであって、画素電極５と結線されたゲート電極３を有し、画素電極５の電位に応じた信号電圧を出力する。リセットトランジスタ１１は、ｐ型シリコン基板１内の画素電極５の下方に形成されたトランジスタであって、増幅トランジスタ１０のゲート電極３の電位をリセットする。アドレストランジスタ１２は、ｐ型シリコン基板１内の画素電極５の下方に形成されたトランジスタであって、増幅トランジスタ１０と垂直信号線１７との間に設けられ、単位画素セル１３から垂直信号線１７に信号電圧を出力させる。
【００５４】
以上、説明したように、本発明の第１の実施形態に係る固体撮像装置によれば、単位画素セル１３を構成するリセットトランジスタ１１及びアドレストランジスタ１２のゲート電極の配線（駆動パルスを供給するための配線）を共通にすることにより、１つの単位画素セル１３に対して配線を１本少なくし、固体撮像装置の面積を小さくして小型化できる。
【００５５】
（第２の実施形態）
以下、図面を参照しながら、本発明の第２の実施形態に係る固体撮像装置について説明する。
【００５６】
図４は、本発明の第２の実施形態に係る固体撮像装置の回路構成を示す図である。
【００５７】
本実施形態に係る固体撮像装置は、図４に示されるように、第１の実施形態の固体撮像装置に対して、リセットトランジスタ１１のゲート電極とアドレストランジスタ１２のゲート電極とを共通配線した構成で共通するが、リセットトランジスタ１１で発生する熱雑音をリセットトランジスタ１１のソースに負帰還フィードバックする経路が形成されている構成で異なる。
【００５８】
この固体撮像装置は、図４に示されるように、単位画素セル１３と、垂直走査部１５と、光電変換膜制御線１６と、垂直信号線１７と、負荷部１８と、カラム信号処理部１９と、水平信号読み出し部２０と、電源配線２１と、フィードバックアンプ２３と、フィードバック線２４とを備える。
【００５９】
フィードバックアンプ２３は、各垂直信号線１７に対応して設けられ、対応する垂直信号線１７に接続されている。フィードバック線２４は、各フィードバックアンプ２３に対応して設けられ、対応するフィードバックアンプ２３の出力に一端が接続され、他端が同じ列の単位画素セル１３のリセットトランジスタ１１のソースに共通に接続されている。
【００６０】
図４の固体撮像装置では、リセットトランジスタ１１及びアドレストランジスタ１２の閾値電圧及び駆動の方法は第１の実施形態の固体撮像装置と同じである。
【００６１】
図４の構成では、リセットトランジスタ１１がＯＮ状態の時にリセットトランジスタ１１で発生する熱雑音は増幅トランジスタ１０、アドレストランジスタ１２、垂直信号線１７、フィードバックアンプ２３及びフィードバック線２４を介して、リセットトランジスタ１１のソースに負帰還フィードバックされる。これにより、リセットトランジスタ１１の熱雑音が相殺されて、ランダム雑音が抑圧される。この場合も図１の構成と同様にリセットトランジスタ１１がＯＮ状態の時にアドレストランジスタ１２は必ずＯＮ状態となっているため、リセットトランジスタ１１のゲート電極とアドレストランジスタ１２のゲート電極とを共通配線し、３レベルの駆動パルスで信号電圧の読み出し動作をさせることが可能である。
【００６２】
以上、説明したように、本発明の第２の実施形態に係る固体撮像装置によれば、第１の実施形態の固体撮像装置と同様の理由により、１つの単位画素セル１３に対して配線を１本少なくし、固体撮像装置の小型化が可能である。
【００６３】
また、一般的な積層型センサでは、信号電荷をリセットするときに雑音が発生し、それに次の信号電荷が加算されるためにリセット雑音の重畳された信号電荷が読み出されることになり、ランダム雑音が大きいという課題がある。しかしながら、本発明の第２の実施形態に係る固体撮像装置によれば、リセットトランジスタ１１で発生する熱雑音をそのソースに負帰還フィードバックできるため、積層型センサの課題であるリセットトランジスタ１１のスイッチング動作にかかわるランダム雑音を抑圧することが可能である。
【００６４】
（第３の実施形態）
以下、図面を参照しながら、本発明の第３の実施形態に係る固体撮像装置について説明する。
【００６５】
図５は本実施形態に係る固体撮像装置の単位画素セル１３の詳細な構成を示す平面図である。
【００６６】
本実施形態に係る固体撮像装置は、単位画素セル１３においてアドレストランジスタ１２のゲート電極とリセットトランジスタ１１のゲート電極とが共通（同一）のゲート電極４２で形成されている点で第２の実施形態の固体撮像装置と異なる。また、共通のゲート電極４２が複数の単位画素セル１３を電気的に接続する配線を形成している点でも第２の実施形態の固体撮像装置と異なる。さらに、単位画素セル１３内では、アドレストランジスタ１２及び増幅トランジスタ１０の活性領域が半導体基板内の同一の第１の活性領域２２内に形成され、リセットトランジスタ１１の活性領域が第１の活性領域２２と行方向に並んで配置された半導体基板内の第２の活性領域２５内に形成されている点でも第２の実施形態の固体撮像装置と異なる。
【００６７】
単位画素セル１３では、半導体基板に形成された第１の活性領域２２内部に増幅トランジスタ１０及びアドレストランジスタ１２の活性領域が形成され、半導体基板に形成された第２の活性領域２５内部にリセットトランジスタ１１の活性領域が形成されている。活性領域とはソース拡散層領域、ドレイン拡散層領域及びゲート領域（チャネル領域）を示す。第１の活性領域２２上には、アドレストランジスタ１２のゲート電極４２、及び増幅トランジスタ１０のゲート電極３が設けられている。第２の活性領域２５上には、リセットトランジスタ１１のゲート電極４２が設けられている。各ゲート電極３及び４２は、ポリシリコン等から構成されており、コンタクトホール（図５の黒い四角）を介してＡｌ（アルミニウム）及びＣｕ（銅）等から構成される配線（図５の太い線）と接続されている。
【００６８】
アドレストランジスタ１２のソースに垂直信号線１７が接続されており、増幅トランジスタ１０のドレインは電源配線２１に接続されている。リセットトランジスタ１１のドレインはフィードバック線２４に接続されている。
【００６９】
単位画素セル１３の上面形状をほぼ正方形にするため、第１の活性領域２２と第２の活性領域２５とが行方向に並んで配置され、リセットトランジスタ１１のゲート電極とアドレストランジスタ１２のゲート電極とが連続する電極とされて共通にされている。ここでゲート電極４２の材料であるポリシリコンを水平方向（図５の紙面横方向）に走る配線に用い、この配線により同一行の複数の単位画素セル１３のゲート電極４２に共通の駆動パルスを供給すると、Ａｌ及びＣｕ等の配線が不要になるため第２の実施形態の固体撮像装置よりもさらに１本の配線が不要となり、さらに固体撮像装置の小型化が可能となる。これをわかりやすく説明するために図６を用いる。所定の単位画素セル１３内部のリセットトランジスタ１１及びアドレストランジスタ１２の共通のゲート電極４２を、そのまま所定の単位画素セル１３に隣接する単位画素セル１３のリセットトランジスタ１１及びアドレストランジスタ１２のゲート電極４２と接続するための配線として使用できる。アドレストランジスタ１２及びリセットトランジスタ１１のゲート電極を共通にしてもその配線として、Ａｌ及びＣｕを用いれば１本の配線は必要であったが、ゲート電極４２のポリシリコンをそのまま配線として用いることで、固体撮像装置の小型化を実現できる。
【００７０】
以上、説明したように、本発明の第３の実施形態に係る固体撮像装置によれば、第１の実施形態の固体撮像装置と同様の理由により、１つの単位画素セル１３に対して配線を１本少なくし、固体撮像装置の小型化が可能である。
【００７１】
また、本発明の第３の実施形態に係る固体撮像装置によれば、第２の実施形態の固体撮像装置と同様の理由により、リセットトランジスタ１１のスイッチング動作にかかわるランダム雑音を抑圧することが可能である。
【００７２】
また、本発明の第３の実施形態に係る固体撮像装置によれば、リセットトランジスタ１１及びアドレストランジスタ１２でゲート電極が共通にされるため、ゲート電極を削減し、単位画素セルを微細化できる。
【００７３】
また、本発明の第３の実施形態に係る固体撮像装置によれば、リセットトランジスタ１１及びアドレストランジスタ１２に駆動パルスを供給するための配線を単位画素セル１３内のゲート電極４２により構成する。従って、駆動パルス供給のための配線を削減し、固体撮像装置を小型化できる。
【００７４】
（第４の実施形態）
以下、図面を参照しながら、本発明の第４の実施形態に係る固体撮像装置について説明する。
【００７５】
図７は本実施形態に係る固体撮像装置の単位画素セル１３の詳細な構成を示す平面図である。
【００７６】
本実施形態に係る固体撮像装置は、垂直方向に隣接する複数の単位画素セル１３（図７の紙面の上下方向に配置された２つの単位画素セル１３）でトランジスタが垂直方向に反転して配置され、垂直方向に隣接する複数の単位画素セル１３がリセットトランジスタ１１のドレイン拡散層領域とアドレストランジスタ１２のソース拡散層領域とを共有している点で第３の実施形態の固体撮像装置と異なる。また、垂直方向に隣接する複数の単位画素セル１３（図７の紙面の上下方向に配置された２つの単位画素セル１３）で、第１の活性領域２２及び第２の活性領域２５が共有され、コンタクトホール及び素子分離領域が共有されている点で第３の実施形態の固体撮像装置と異なる。第１の活性領域２２は、複数の単位画素セル１３について垂直方向に切れ目なくつながっている。
【００７７】
以上、説明したように、本発明の第４の実施形態に係る固体撮像装置によれば、第１の実施形態の固体撮像装置と同様の理由により、１つの単位画素セル１３に対して配線を１本少なくし、固体撮像装置の小型化が可能である。
【００７８】
また、本発明の第４の実施形態に係る固体撮像装置によれば、第２の実施形態の固体撮像装置と同様の理由により、リセットトランジスタ１１のスイッチング動作にかかわるランダム雑音を抑圧することが可能である。
【００７９】
また、本発明の第４の実施形態に係る固体撮像装置によれば、第３の実施形態の固体撮像装置と同様の理由により、ゲート電極を削減し、単位画素セルを微細化できる。
【００８０】
また、本発明の第４の実施形態に係る固体撮像装置によれば、図８に示されるように、リセットトランジスタ１１及びアドレストランジスタ１２に駆動パルスを供給するための配線が単位画素セル１３内のゲート電極４２により構成される。従って、駆動パルス供給のための配線を削減し、固体撮像装置を小型化できる。
【００８１】
また、本発明の第４の実施形態に係る固体撮像装置によれば、図５の構成と比較して、垂直方向に隣接する単位画素セル１３でコンタクトホール、ソース拡散層領域、ドレイン拡散層領域、及び素子分離領域をそれぞれ１個ずつ削減できるため、単位画素セル１３を垂直方向に微細化できる。
【００８２】
なお、本発明の第４の実施形態に係る固体撮像装置では、単位画素セル１３においてアドレストランジスタ１２のゲート電極とリセットトランジスタ１１のゲート電極とが共通のゲート電極４２で形成されるとした。しかし、単位画素セル１３の垂直方向の微細化のみを行う場合には、単位画素セル１３においてアドレストランジスタ１２のゲート電極とリセットトランジスタ１１のゲート電極とが別々の独立したゲート電極により形成されてもよい。同様に、アドレストランジスタ１２及びリセットトランジスタ１１への駆動パルス供給のための配線がゲート電極とは別に形成されてもよい。
【００８３】
（第５の実施形態）
以下、図面を参照しながら、本発明の第５の実施形態に係る固体撮像装置について説明する。
【００８４】
図９は本実施形態に係る固体撮像装置の単位画素セル１３の詳細な構成を示す平面図である。
【００８５】
本実施形態に係る固体撮像装置は、垂直方向に隣接する複数の単位画素セル１３（図９の紙面の上下方向に配置された２つの単位画素セル１３）が増幅トランジスタ１０のドレイン拡散層領域を共有している点で第４の実施形態の固体撮像装置と異なる。言い換えると、単位画素セル１３が、垂直方向に隣接する単位画素セル１３の一方とアドレストランジスタ１２のソース拡散層領域を共有し、垂直方向に隣接する単位画素セル１３の他方と増幅トランジスタ１０のドレイン拡散層領域を共有している点で第４の実施形態の固体撮像装置と異なる。
【００８６】
垂直方向に隣接する２つの単位画素セル１３では、第２の活性領域２５が共有されている。これに対し、垂直方向に隣接する４つの単位画素セル１３では、第１の活性領域２２が共有されている。第１の活性領域２２は上下方向に切れ目なくつながるレイアウトとなる。
【００８７】
以上、説明したように、本発明の第５の実施形態に係る固体撮像装置によれば、第１の実施形態の固体撮像装置と同様の理由により、１つの単位画素セル１３に対して配線を１本少なくし、固体撮像装置の小型化が可能である。
【００８８】
また、本発明の第５の実施形態に係る固体撮像装置によれば、第２の実施形態の固体撮像装置と同様の理由により、リセットトランジスタ１１のスイッチング動作にかかわるランダム雑音を抑圧することが可能である。
【００８９】
また、本発明の第４の実施形態に係る固体撮像装置によれば、第３の実施形態の固体撮像装置と同様の理由により、駆動パルス供給のための配線を削減し、固体撮像装置を小型化できる。また、ゲート電極を削減し、単位画素セルを微細化できる。
【００９０】
また、本発明の第５の実施形態に係る固体撮像装置によれば、図５の構成と比較して、垂直方向に隣接する４つの単位画素セル１３でコンタクトホール、ソース拡散層領域、ドレイン拡散層領域及び素子分離領域をそれぞれ２個以上削減できるため、単位画素セル１３を垂直方向に微細化できる。
【００９１】
なお、本発明の第５の実施形態に係る固体撮像装置では、増幅トランジスタ１０のドレイン拡散層領域は垂直方向に隣接する２つの単位画素セル１３で共有されるとしたが、水平方向（図９の紙面の左右方向）に隣接する２つの単位画素セル１３で共有されてもよい。この場合、水平方向に隣接する２つの単位画素セル１３は、トランジスタが水平方向に反転して配置される、つまり第１の活性領域２２及び第２の活性領域２５の水平方向の位置関係が逆転するように配置される。
【００９２】
また、本発明の第５の実施形態に係る固体撮像装置では、単位画素セル１３においてアドレストランジスタ１２のゲート電極とリセットトランジスタ１１のゲート電極とが共通のゲート電極４２で形成されるとした。しかし、単位画素セル１３の垂直方向の微細化のみを行う場合には、単位画素セル１３においてアドレストランジスタ１２のゲート電極とリセットトランジスタ１１のゲート電極とが別々の独立したゲート電極により形成されてもよい。同様に、アドレストランジスタ１２及びリセットトランジスタ１１への駆動パルス供給のための配線がゲート電極とは別に形成されてもよい。
【００９３】
（第６の実施形態）
以下、図面を参照しながら、本発明の第６の実施形態に係る固体撮像装置について説明する。
【００９４】
図１０は、本発明の第６の実施形態に係る固体撮像装置の回路構成を示す図である。
【００９５】
本実施形態に係る固体撮像装置は、ゲート電極が共通に配線された第１のフィードバックトランジスタ２９及び第２のフィードバックトランジスタ３０を単位画素セル１３が備える点で第１の実施形態の固体撮像装置と異なる。言い換えると、単位画素セル１３が半導体基板内に形成されたトランジスタであって、増幅トランジスタ１０と電気的に接続された閾値電圧の異なる第１のフィードバックトランジスタ２９及び第２のフィードバックトランジスタ３０を有し、第１のフィードバックトランジスタ２９及び第２のフィードバックトランジスタ３０のゲート電極が電気的に結合されている点で第１の実施形態の固体撮像装置と異なる。
【００９６】
第１のフィードバックトランジスタ２９と第２のフィードバックトランジスタ３０とは、リセットトランジスタ１１と同じように増幅トランジスタ１０のゲート電圧のリセット（信号のリセット）を行う機能を有している。フィードバックトランジスタは次のように動作する。すなわち、まず第１のフィードバックトランジスタ２９と第２のフィードバックトランジスタ３０とが同時にＯＮ状態とされ、信号のリセットが行われる。次に第２のフィードバックトランジスタ３０のみがＯＦＦ状態とされてフィードバック動作が行われる。このような動作を実現するために、第２のフィードバックトランジスタ３０の閾値電圧は、第１のフィードバックトランジスタ２９の閾値電圧より大きく、第１のフィードバックトランジスタ２９及び第２のフィードバックトランジスタ３０を図２のような３レベルの駆動パルスで駆動する必要がある。
【００９７】
このように１つの単位画素セル１３内の２つのトランジスタについて、一方の第１トランジスタのＯＮ状態の期間が他方の第２トランジスタのＯＮ状態の期間に含まれる動作をするものは、第１トランジスタの閾値電圧を第２トランジスタの閾値電圧より高くすることで、共通のゲート電極で配線し３レベルの駆動パルスで駆動することが可能である。第１のフィードバックトランジスタ２９と第２のフィードバックトランジスタ３０とはこの関係にあるため、ゲート電極の配線を共通にすることができる。
【００９８】
一般的には、２つのトランジスタについて、一方のトランジスタのＯＮ状態の期間が他方のトランジスタのＯＮ状態の期間を包含すれば、ゲート電極の共通化は可能であり、３つのトランジスタがこの関係にあるときは、３つのトランジスタを閾値電圧が異なるように設定することで、４レベルの駆動パルスで駆動することも可能である。しかし、これはあくまでも一般論であって実施に際しては２つのトランジスタのゲート電極を共通にして、２つのトランジスタを３レベルの駆動パルスで駆動するのが現実的である。
【００９９】
以上、説明したように、本発明の第６の実施形態に係る固体撮像装置によれば、単位画素セル１３を構成する第１のフィードバックトランジスタ２９及び第２のフィードバックトランジスタ３０のゲート電極の配線（駆動パルスを供給するための配線）を共通にすることにより、１つの単位画素セル１３に対して配線を１本少なくし、単位画素セル１３の面積を小さくできる。
【０１００】
（第７の実施形態）
以下、図面を参照しながら、本発明の第７の実施形態に係る固体撮像装置について説明する。
【０１０１】
図１１は、本発明の第７の実施形態に係る固体撮像装置の単位画素セル１３の回路構成を示す図である。
【０１０２】
本実施形態に係る固体撮像装置は、ゲート電極が共通に配線された第３のフィードバックトランジスタ３１及び第４のフィードバックトランジスタ３２を備える点で第１の実施形態の固体撮像装置と異なる。
【０１０３】
第３のフィードバックトランジスタ３１と第４のフィードバックトランジスタ３２とは、リセットトランジスタ１１と同じように信号のリセットを行う機能を有している。フィードバックトランジスタは次のように動作する。まず第３のフィードバックトランジスタ３１と第４のフィードバックトランジスタ３２とが同時にＯＮ状態とされ、信号のリセットが行われる。次に第４のフィードバックトランジスタ３２のみがＯＦＦ状態とされてフィードバック動作が行われる。このような動作を実現するために、第４のフィードバックトランジスタ３２の閾値電圧は第３のフィードバックトランジスタ３１の閾値電圧より大きく、第３のフィードバックトランジスタ３１及び第４のフィードバックトランジスタ３２を図２のような３レベルの駆動パルスで駆動する必要がある。
【０１０４】
以上、説明したように、本発明の第７の実施形態に係る固体撮像装置によれば、単位画素セル１３を構成する第３のフィードバックトランジスタ３１及び第４のフィードバックトランジスタ３２のゲート電極の配線（駆動パルスを供給するための配線）を共通にすることにより、１つの単位画素セル１３に対して配線を１本少なくし、単位画素セル１３の面積を小さくできる。
【０１０５】
（比較例）
以下、図面を参照しながら、本発明の実施形態の比較例に係る固体撮像装置について説明する。
【０１０６】
図１２は、本実施形態の比較例に係る固体撮像装置の回路構成を示す図である。
【０１０７】
この固体撮像装置は、２次元状に配列された複数の単位画素セル１１３と、垂直走査部１１５と、光電変換膜制御線１１６と、垂直信号線１１７と、負荷部１１８と、カラム信号処理部１１９と、水平信号読み出し部１２０と、電源配線１２１とを備える。
【０１０８】
単位画素セル１１３は、光電変換膜部１０９と、増幅トランジスタ１１０と、リセットトランジスタ１１１と、アドレストランジスタ１１２とを有する。
【０１０９】
光電変換膜制御線１１６は、複数の単位画素セル１１３に共通に接続され、複数の光電変換膜部１０９に同じ電圧を印加する。
【０１１０】
垂直信号線１１７は、行方向に複数配され、単位画素セル１１３つまりアドレストランジスタ１１２のソースに接続される。
【０１１１】
負荷部１１８は、各垂直信号線１１７に対応して設けられ、対応する垂直信号線１１７に接続されている。
【０１１２】
カラム信号処理部１１９は、相関２重サンプリングに代表される雑音抑圧信号処理及びＡＤ変換等を行う。カラム信号処理部１１９は、各垂直信号線１１７に対応して設けられ、対応する垂直信号線１１７に接続されている。
【０１１３】
水平信号読み出し部１２０は、水平方向に配された複数のカラム信号処理部１１９の信号を順次水平共通信号線に読み出す。
【０１１４】
電源配線１２１は、増幅トランジスタ１１０及びリセットトランジスタ１１１のドレインに接続され、単位画素セル１１３の配列領域で垂直方向（図１２の紙面の上下方向）に配線される。これは、単位画素セル１１３が列ごとにアドレスされるため、ドレイン配線を列方向（垂直方向）に配線すると、一列の画素駆動電流がすべて一本の配線に流れて電圧降下が大きくなるためである。
【０１１５】
図１３は１つの単位画素セル１１３の詳細な構成を示す平面図である。
【０１１６】
単位画素セル１１３では、半導体基板に形成された第１の活性領域１２２内部に増幅トランジスタ１１０、リセットトランジスタ１１１及びアドレストランジスタ１１２の活性領域が形成される。活性領域とはソース拡散層領域、ドレイン拡散層領域及びゲート領域を示す。第１の活性領域１２２上には、アドレストランジスタ１２のゲート電極１０２、及び増幅トランジスタ１１０のゲート電極１０３、リセットトランジスタ１１１のゲート電極１０４が設けられている。各ゲート電極１０２、１０３及び１０４は、ポリシリコン等から構成されており、コンタクトホール（図１３の黒い四角）を介してＡｌ（アルミニウム）及びＣｕ（銅）等から構成される配線（図１３の太い線）と接続されている。
【０１１７】
アドレストランジスタ１１２のソースに垂直信号線１１７が接続されており、増幅トランジスタ１１０およびリセットトランジスタ１１１のドレインは共通領域になっており電源配線１２１に接続されている。
【０１１８】
リセットトランジスタ１１１のソースと増幅トランジスタ１１０のゲートとは共通に半導体基板上方に引き出され、画素電極に接続されている。このとき、積層型センサ（積層型の固体撮像装置）でない半導体基板内部にフォトダイオードを持つ埋め込み型イメージセンサ（埋め込み型の固体撮像装置）では、画素電極でなくフォトダイオードが接続される。入射光を効率よく利用するためにはフォトダイオードの面積をなるべく大きく設計するため、積層型センサと埋め込み型センサとは単位画素セルのレイアウトの方法が全く異なる。積層型センサでは、フォトダイオードの面積が不要となり、積層型センサに特有の設計となってくる。積層型センサでは、フォトダイオードの面積が不要なため回路部の面積を小さくした場合の微細化の効果はフォトダイオードがある場合に比べ格段に上昇する。これは埋め込み型センサではフォトダイオードの面積を単位画素セルの面積の半分以上は確保したいという要求があるためである。積層型センサの場合、光電変換部の面積は単位画素セルの面積とほぼ同等であるため微細化の効果は絶大である。
【０１１９】
図１２の構成では信号をリセットする際、リセットトランジスタ１１１から大きな熱雑音が発生する。この雑音を抑えるために図１４の構成の固体撮像装置が考えられる。図１４の構成では、リセットトランジスタ１１１のドレインが増幅トランジスタ１１０のドレインから切り離され、カラムごとに設けられた差動増幅器１２３で反転増幅された垂直信号線１１７の出力信号がリセットトランジスタソース線１２４を介しリセットトランジスタ１１１のソースに返されている。このような構成とすることによりリセットトランジスタ１１１で発生する雑音の負帰還による抑圧が期待できる。
【０１２０】
図１５は図１４の構成の固体撮像装置の単位画素セル１１３の詳細な構成を示す平面図である。
【０１２１】
リセットトランジスタ１１１のドレインを増幅トランジスタ１１０のドレインから分離するために、第２の活性領域１２５とリセットトランジスタソース線１２４とが新たに必要となってくる。図１５の構成は配線が１本増えただけのように見えるが単位画素セル１１３の面積は図１３と比較すると１．５倍程度の増加となる。
【０１２２】
図１２及び図１４の固体撮像装置では、単位画素セル１１３内で、アドレストランジスタ１１２及びリセットトランジスタ１１１は独立に駆動する必要があり、それらのゲート電極１０２及び１０４の配線は別々で配する必要がある。したがって、本比較例に係る固体撮像装置は小型化が出来ないという課題を有している。
【０１２３】
図１５の単位画素セル１１３は、長い長方形のセルとなる。これに対し、第３〜第５の実施形態の固体撮像装置の単位画素セル１３では、第１の活性領域２２と第２の活性領域２５とが並置され、リセットトランジスタ１１のゲート電極とアドレストランジスタ１２のゲート電極とが共通にされているため、単位画素セル１３はほぼ正方形となる。
【０１２４】
以上、本発明の固体撮像装置について、実施の形態に基づいて説明したが、本発明は、これらの実施形態に限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。また、発明の趣旨を逸脱しない範囲で、複数の実施の形態における各構成要素を任意に組み合わせてもよい。
【０１２５】
例えば、上記実施形態において、シリコン基板１の導電型はｐ型であり、各トランジスタはｎ−チャネル型であるとしたが、シリコン基板１の導電型はｎ型であり、各トランジスタはｐ−チャネル型でもかまわない。
【０１２６】
この場合は電圧電位の符号が逆になる。また、第４の実施形態の固体撮像装置では、垂直方向に隣接する複数の単位画素セル１３がリセットトランジスタ１１のソース拡散層領域とアドレストランジスタ１２のドレイン拡散層領域とを共有することになる。また、第５の実施形態の固体撮像装置では、垂直方向に隣接する複数の単位画素セル１３が増幅トランジスタ１０のソース拡散層領域を共有することになる。
【産業上の利用可能性】
【０１２７】
本発明は、固体撮像装置に利用でき、特に小型の画像ピックアップ装置等に利用することができる。
【符号の説明】
【０１２８】
１    シリコン基板
２、３、４、４２、１０２、１０３、１０４    ゲート電極
５    画素電極
６    光電変換膜
７    透明電極
８Ａ、８Ｂ、８Ｃ、８Ｄ    ｎ型拡散層領域
９、１０９    光電変換膜部
１０、１１０    増幅トランジスタ
１１、１１１    リセットトランジスタ
１２、１１２    アドレストランジスタ
１３、１１３    単位画素セル
１５、１１５    垂直走査部
１６、１１６    光電変換膜制御線
１７、１１７    垂直信号線
１８、１１８    負荷部
１９、１１９    カラム信号処理部
２０、１２０    水平信号読み出し部
２１、１２１    電源配線
２２、１２２    第１の活性領域
２３    フィードバックアンプ
２４    フィードバック線
２５、１２５    第２の活性領域
２６    リセットパルス
２９    第１のフィードバックトランジスタ
３０    第２のフィードバックトランジスタ
３１    第３のフィードバックトランジスタ
３２    第４のフィードバックトランジスタ
３３    アドレスパルス
１２３    差動増幅器
１２４    リセットトランジスタソース線
【図１】
2012019169.tif 000003
【図２】
2012019169.tif 000004
【図３】
2012019169.tif 000005
【図４】
2012019169.tif 000006
【図５】
2012019169.tif 000007
【図６】
2012019169.tif 000008
【図７】
2012019169.tif 000009
【図８】
2012019169.tif 000010
【図９】
2012019169.tif 000011
【図１０】
2012019169.tif 000012
【図１１】
2012019169.tif 000013
【図１２】
2012019169.tif 000014
【図１３】
2012019169.tif 000015
【図１４】
2012019169.tif 000016
【図１５】
2012019169.tif 000017