(57)【要約】【課題】スピン偏極装置と他の素子の電気的な接続が、より容易に行えるようにする【解決手段】第３半導体層１０５の上に形成されて第２半導体層１０４に電界を印加する電界印加電極１０６と、基板１０１の平面方向に電界印加電極１０６を挟んで配置されて第２半導体層１０４に接続する第１オーミック電極１０７および第２オーミック電極１０８とを備える。また、第１オーミック電極１０７は、電界印加電極１０６との間の第２半導体層１０４に電界印加電極１０６による電界が印加されない領域が形成される範囲に電界印加電極１０６と離間して形成されている。また、第２半導体層１０４には、電界が印加されると、第２半導体層１０４の層厚方向の中央部に両脇より伝導帯端のポテンシャルが高い領域が形成される構成となっている。【選択図】  図１
2012023265.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に形成された第１半導体層と、
この第１半導体層の上に形成された前記第１半導体層よりバンドギャップエネルギーが小さい第２半導体層と、
この第２半導体層の上に形成された前記第２半導体層よりバンドギャップエネルギーが大きい第３半導体層と、
この第３半導体層の上に形成されて前記第２半導体層に電界を印加する電界印加電極と、
前記基板の平面方向に前記電界印加電極を挟んで配置されて前記第２半導体層に接続する第１オーミック電極および第２オーミック電極と、
前記基板と前記第１半導体層との間および前記第３半導体層と前記電界印加電極との間の少なくとも一方に形成された電子供給層と
を少なくとも備え、
前記第１オーミック電極は、前記電界印加電極との間の前記第２半導体層に前記電界印加電極による電界が印加されない領域が形成される範囲に前記電界印加電極と離間し、
前記第２半導体層は、電界が印加されると、前記第２半導体層の層厚方向の中央部にこの両脇より伝導帯端のポテンシャルが高い領域が形成される
ことを特徴とするスピン偏極装置。
【請求項２】
請求項１記載のスピン偏極装置において、
前記第２半導体層は、層厚方向の中央部に、前記第２半導体層よりバンドギャップエネルギーの大きい第４半導体層を備えることを特徴とするスピン偏極装置。
【請求項３】
請求項１または２記載のスピン偏極装置において、
前記第１オーミック電極は、強磁性体から構成されていることを特徴とするスピン偏極装置。
【請求項４】
請求項３記載のスピン偏極装置において、
前記第１オーミック電極は、前記第２半導体層の側部に接続して形成されていることを特徴とするスピン偏極装置。
【請求項５】
請求項３または４記載のスピン偏極装置において、
前記第１オーミック電極の磁化の方向を制御する磁場制御手段を備えることを特徴とするスピン偏極装置。
【請求項６】
請求項１〜５のいずれか１項に記載のスピン偏極装置において、
前記電界印加電極は、前記第２オーミック電極を囲う形状に形成され、
前記第１オーミック電極は、前記電界印加電極を囲う形状に形成されている
ことを特徴とするスピン偏極装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子のスピンを操作するスピン偏極装置に関するものである。
【背景技術】
【０００２】
電子が電荷とともに備えているスピンを利用した素子（スピン偏極装置）が、開発されている（特許文献１，特許文献２，特許文献３参照）。例えば、特許文献１のスピン偏極装置（半導体スピンフィルター）は、図２７の断面図に示すように、基板（不図示）の上に、Ｉｎ0.53Ｇａ0.47Ａｓソース層２７０１、Ｉｎ0.52Ａｌ0.48Ａｓ障壁層２７０２、Ｉｎ0.53Ｇａ0.47Ａｓ井戸層２７０３、ＩｎＰ障壁層２７０４、Ｉｎ0.53Ｇａ0.47Ａｓ井戸層２７０５、Ｉｎ0.52Ａｌ0.48Ａｓ障壁層２７０６、Ｉｎ1-xＧａxＡｓドレイン層２７０７を積層し、Ｉｎ1-xＧａxＡｓドレイン層２７０７の上に金属電極２７０８を接続し、Ｉｎ0.53Ｇａ0.47Ａｓソース層２７０１に金属電極２７０９を接続している。
【０００３】
このスピン偏極装置は、Ｉｎ0.53Ｇａ0.47Ａｓ井戸層２７０３およびＩｎ0.53Ｇａ0.47Ａｓ井戸層２７０５による２つの量子井戸を、Ｉｎ0.52Ａｌ0.48Ａｓ障壁層２７０２、ＩｎＰ障壁層２７０４、Ｉｎ0.52Ａｌ0.48Ａｓ障壁層２７０６による３つの障壁で挟み、２つの量子井戸の間で、スピン−軌道相互作用の向きが反対方向になる３重障壁構造を形成した構成である。この構成により、材料の磁気的性質を用いることを不要にすると共に、高いスピン偏極率を得ることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−３４３９５８号公報
【特許文献２】特開２００４−１６５４２６号公報
【特許文献３】特開２００４−１６５４３８号公報
【非特許文献】
【０００５】
【非特許文献１】Jian-Gang Zhu and Youfeng Zheng, "Ultrahigh density vertical magnetoresistive random access memory (invited)", Journal of Applied Physics, vol.87, no.9, pp.6668-6673, 2000.
【非特許文献２】Supriyo Datta and Biswajit Das, "Electric analog of the electro-optic modulator", Appl. Phys. Lett. , vol.56, no.7, pp665-667, 1990.
【非特許文献３】H.C.Koo, et al. , "Control of Spin Precession in a Spin-Injected Field Effect Transistor", Science, vol.325, pp.1515-1518, 2009.
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述したスピン偏極装置では、各層を積層している方向にスピン偏極した電子による電流（スピン偏極電流）を取り出す構造となる。このため、上述したスピン偏極装置と基板の上に集積されている他の素子との電気的な接続を得るためには、複雑な構造（配線構造）が必要となるという問題がある。
【０００７】
本発明は、以上のような問題点を解消するためになされたものであり、スピン偏極装置と他の素子の電気的な接続が、より容易に行えるようにすることを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係るスピン偏極装置は、基板の上に形成された第１半導体層と、この第１半導体層の上に形成された第１半導体層よりバンドギャップエネルギーが小さい第２半導体層と、この第２半導体層の上に形成された第２半導体層よりバンドギャップエネルギーが大きい第３半導体層と、この第３半導体層の上に形成されて第２半導体層に電界を印加する電界印加電極と、基板の平面方向に電界印加電極を挟んで配置されて第２半導体層に接続する第１オーミック電極および第２オーミック電極と、基板と第１半導体層との間および第３半導体層と電界印加電極との間の少なくとも一方に形成された電子供給層とを少なくとも備え、第１オーミック電極は、電界印加電極との間の第２半導体層に電界印加電極による電界が印加されない領域が形成される範囲に電界印加電極と離間し、第２半導体層は、電界が印加されると、第２半導体層の層厚方向の中央部にこの両脇より伝導帯端のポテンシャルが高い領域が形成される。
【０００９】
上記スピン偏極装置において、第２半導体層は、層厚方向の中央部に、第２半導体層よりバンドギャップエネルギーの大きい第４半導体層を備えるようにしてもよい。
【００１０】
上記スピン偏極装置において、第１オーミック電極は、強磁性体から構成してもよい。例えば、第１オーミック電極は、第２半導体層の側部に接続して形成してもよい。この場合、第１オーミック電極の磁化の方向を制御する磁場制御手段を備えるようにしてもよい。
【００１１】
上記スピン偏極装置において、電界印加電極は、第２オーミック電極を囲う形状に形成され、第１オーミック電極は、電界印加電極を囲う形状に形成されていてもよい。
【発明の効果】
【００１２】
以上説明したことにより、本発明によれば、スピン偏極装置と他の素子の電気的な接続が、より容易に行えるようになるという優れた効果が得られる。
【図面の簡単な説明】
【００１３】
【図１】図１は、本発明の実施の形態１におけるスピン偏極装置の構成を示す断面図である。
【図２】図２は、本発明の実施の形態１におけるスピン偏極装置の動作を説明するための説明図である。
【図３】図３は、本発明の実施の形態１における他のスピン偏極装置の動作を説明するための説明図である。
【図４】図４は、本発明の実施の形態２におけるスピン偏極装置の構成を示す平面図である。
【図５】図５は、本発明の実施の形態３におけるスピン偏極装置の構成を示す断面図である。
【図６】図６は、本発明の実施の形態３におけるスピン偏極装置の構成を示す平面図である。
【図７】図７は、本発明の実施の形態４におけるスピン偏極装置の構成を示す断面図である。
【図８】図８は、本発明の実施の形態４におけるスピン偏極装置の構成を示す平面図である。
【図９】図９は、本発明の実施の形態４におけるスピン偏極装置の構成を示す断面図である。
【図１０】図１０は、本発明の実施の形態４におけるスピン偏極装置の構成を示す平面図である。
【図１１】図１１は、本発明の実施の形態４における他のスピン偏極装置の構成を示す断面図である。
【図１２】図１２は、本発明の実施の形態５におけるスピン偏極装置の構成を示す断面図である。
【図１３】図１３は、本発明の実施の形態５におけるスピン偏極装置の構成を示す平面図である。
【図１４】図１４は、本発明の実施の形態５におけるスピン偏極装置の構成を示す断面図である。
【図１５】図１５は、本発明の実施の形態５におけるスピン偏極装置の構成を示す平面図である。
【図１６】図１６は、本発明の実施の形態５における他のスピン偏極装置の構成を示す断面図である。
【図１７】図１７は、本発明の実施の形態６におけるスピン偏極装置の構成を示す断面図である。
【図１８】図１８は、本発明の実施の形態６におけるスピン偏極装置の構成を示す平面図である。
【図１９】図１９は、本発明の実施の形態６におけるスピン偏極装置の構成を示す断面図である。
【図２０】図２０は、本発明の実施の形態６におけるスピン偏極装置の構成を示す平面図である。
【図２１】図２１は、本発明の実施の形態６における他のスピン偏極装置の構成を示す断面図である。
【図２２】図２２は、本発明の実施の形態７におけるスピン偏極装置の構成を示す断面図である。
【図２３】図２３は、本発明の実施の形態７におけるスピン偏極装置の構成を示す平面図である。
【図２４】図２４は、本発明の実施の形態７におけるスピン偏極装置の構成を示す断面図である。
【図２５】図２５は、本発明の実施の形態７におけるスピン偏極装置の構成を示す平面図である。
【図２６】図２６は、本発明の実施の形態７における他のスピン偏極装置の構成を示す断面図である。
【図２７】図２７は、半導体スピンフィルターの構成を示す断面図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について図を参照して説明する。
【００１５】
［実施の形態１］
はじめに、本発明の実施の形態１について説明する。図１は、本発明の実施の形態１におけるスピン偏極装置の構成を示す断面図である。このスピン偏極装置は、まず、基板１０１の上に形成された電子供給層１０２と、電子供給層１０２の上に形成された第１半導体層１０３と、第１半導体層１０３の上に形成された第１半導体層１０３よりバンドギャップエネルギーが小さい第２半導体層１０４と、第２半導体層１０４の上に形成された第２半導体層１０４よりバンドギャップエネルギーが大きい第３半導体層１０５とを備える。
【００１６】
また、このスピン偏極装置は、第３半導体層１０５の上に形成されて一部の第２半導体層１０４に電界を印加する電界印加電極１０６と、基板１０１の平面方向に電界印加電極１０６を挟んで配置されて第２半導体層１０４に接続する第１オーミック電極１０７および第２オーミック電極１０８とを備える。なお、第２半導体層１０４は、基板１０１の上に他の層とともに積層されており、第１オーミック電極１０７および第２オーミック電極１０８は、第２半導体層１０４の平面方向に、電界印加電極１０６を挟んで配置されている。本実施の形態では、第１オーミック電極１０７および第２オーミック電極１０８は、第３半導体層１０５の上に配置され、合金層を形成することで、第２半導体層１０４に電気的に接続している。
【００１７】
加えて、第１オーミック電極１０７は、電界印加電極１０６との間の第２半導体層１０４に電界印加電極１０６による電界が印加されない領域が形成される範囲に電界印加電極１０６と離間して形成されている。従って、電界印加電極１０６と第１オーミック電極１０７と間の第２半導体層１０４に、電界印加電極１０６により電界が印加されない領域が設けられる。また、第２半導体層１０４には、電界が印加されると、第２半導体層１０４の層厚方向の中央部に、層厚方向の両端部より伝導帯端のポテンシャルが高い領域が形成される構成となっている。
【００１８】
例えば、基板１０１は、高抵抗ＩｎＰから構成すればよい。また、電子供給層１０２は、ｎ型としたＩｎＡｌＡｓから構成すればよい。また、第１半導体層１０３は、ＩｎＡｌＡｓから構成すればよい。また、第２半導体層１０４は、ＩｎＧａＡｓから構成すればよく、層厚は１０〜２０ｎｍ程度とすればよい。また、第３半導体層１０５は、第１半導体層１０３と同様であり、ＩｎＡｌＡｓから構成すればよい。これらの各層は、例えば、有機金属気相成長法（Metal Organic Chemical Vapor Deposition：ＭＯＣＶＤ）および分子線エピタキシー法（Molecular Beam Epitaxy：ＭＢＥ）などの、半導体の結晶成長技術により形成することができる。
【００１９】
また、電界印加電極１０６は、Ａｕから構成すればよく、例えば、第３半導体層１０５にショットキー接続させればよい。また、第１オーミック電極１０７および第２オーミック電極１０８は、ＡｕＧｅＮｉ／Ａｕから構成すればよく、第２半導体層１０４にまで合金領域が形成されていればよい。これらの電極は、例えば、真空蒸着法やスパッタ法などの堆積技術を用いたリフトオフ法により形成することができる。
【００２０】
本実施の形態におけるスピン偏極装置は、量子井戸層となる第２半導体層１０４において、図２の（ａ）に示すように、電界印加電極１０６により電界が印加された状態では、層厚方向の中央部に層厚方向の両端部より伝導帯端のポテンシャルが高い領域が形成され、層厚方向の両端部に、よりポテンシャルの低い２つの井戸（電子に対する井戸）が形成されるところに、第１の特徴がある。この状態は、図２の（ａ）のポテンシャルの図において、実線で示している。
【００２１】
このように２つの井戸が形成される二重量子井戸構造とすることで、任意の１つの向きに流れる電子に対し、一方の井戸では、スピン・ダウンの電子のエネルギーがスピン・アップの電子のエネルギーよりも大きく、他方の井戸では、スピン・アップの電子のエネルギーがスピン・ダウンの電子のエネルギーよりも大きい状態となる。この状態は、図２の（ａ）のポテンシャルの図において、点線で示している。この結果、電界印加電極１０６により電界が印加される領域では、電子供給層１０２より供給される電子は、第２半導体層１０４の層厚方向の２つの領域に、各々異なる方向にスピン偏極して偏在するようになる。
【００２２】
上述した状態で、第１オーミック電極１０７と第２オーミック電極１０８との間に、ある特定の電圧を印加すると、この電圧印加によって発生する電子の流れの反対方向に、電流を流すことが可能となる。従って、図２の（ａ）に示す電界印加電極１０６による電界が印加される領域（電界印加電極１０６の下の領域）では、第１オーミック電極１０７と第２オーミック電極１０８との間に電圧が印加されている状態で、電界印加電極１０６による電界が印加されると、スピン偏極した電流を流せる状態となる。
【００２３】
また、本実施の形態におけるスピン偏極装置は、図２の（ｂ）に示す、電界印加電極１０６の電界が印加されない領域（電界印加電極１０６と第１オーミック電極１０７との間の領域）では、層厚方向の中央部に層厚方向の両端部より伝導帯端のポテンシャルが高い領域は形成されないようにするところに、第２の特徴がある。言い換えると、層厚方向に、第１半導体層１０３の側（もしくは第３半導体層１０５の側）に、１つの井戸（電子に対する井戸）が形成されるところに特徴がある。この状態は、図２の（ｂ）のポテンシャルの図において、実線で示している。
【００２４】
このため、電界印加電極１０６による電界が印加されない電界印加電極１０６と第１オーミック電極１０７との間の領域では、電子供給層１０２より供給される電子によるチャネルが形成されるようになる。従って、図２の（ｂ）に示す電界印加電極１０６と第１オーミック電極１０７との間の領域では、電子が移動できる状態となり、電流が流れる状態となっている。
【００２５】
上述したことからわかるように、本実施の形態によれば、第１オーミック電極１０７と第２オーミック電極１０８との間に印加する電圧を制御し、電界印加電極１０６により電界を印加することで、第１オーミック電極１０７と第２オーミック電極１０８との間に、スピン偏極させた電流が流せるようになる。例えば、このスピン偏極装置において、第１オーミック電極１０７に対して正の電圧が印加されるように、第１オーミック電極１０７および第２オーミック電極１０８の間に電圧を印加する。この状態で、電界印加電極１０６に正の電圧を印加すると、第２半導体層１０４の電界印加電極１０６と第１オーミック電極１０７との間の領域で、図１の紙面で奥の方向にスピンの方向が揃った（偏極した）電子が、第１オーミック電極１０７に向かって図１に示すように走行するようになる。
【００２６】
ところで、上述では、１つの層からなる第２半導体層１０４を、電界の印加により層厚方向の中央部に層厚方向の両端部より伝導帯端のポテンシャルが高い領域が形成される構成としたが、これに限るものではない。例えば、図３に示すように、第１半導体層１０３よりバンドギャップエネルギーが小さい量子井戸層１４１および量子井戸層１４２で、量子井戸層１４１および量子井戸層１４２よりバンドギャップエネルギーの大きい障壁層１４３を挟む構成としてもよい。これは、第２半導体層１０４の層厚方向の中央部に、第２半導体層１０４よりバンドギャップエネルギーの大きい第４半導体層（障壁層）を備えるようにした構成と同じである。
【００２７】
このように、量子井戸層１４１，量子井戸層１４２，および障壁層１４３からなる２重量子井戸構造としても、前述した実施の形態と同様である。この構成としても、量子井戸層１４１，量子井戸層１４２，および障壁層１４３の全体としては、図３の（ａ）に示すように、電界印加電極１０６により電界が印加された状態では、層厚方向の中央部に層厚方向の両端部より伝導帯端のポテンシャルが高い領域（障壁層１４３）が形成され、層厚方向の両端部（量子井戸層１４１，量子井戸層１４２）に、よりポテンシャルの低い２つの井戸が形成される。この状態は、図３の（ａ）のポテンシャルの図において、実線で示している。
【００２８】
従って、量子井戸層１４１，量子井戸層１４２，および障壁層１４３からなる２重量子井戸構造としても、図３の（ａ）のポテンシャルの図に点線で示すように、２つの電子エネルギー状態が形成され、電界印加電極１０６により電界が印加される領域では、電子供給層１０２より供給される電子は、量子井戸層１４１，量子井戸層１４２の２つの領域に、各々異なる方向にスピン偏極して偏在するようになる。
【００２９】
また、図３の（ｂ）に示す、電界印加電極１０６の電界が印加されない領域（電界印加電極１０６と第１オーミック電極１０７との間の領域）では、層厚方向に、第１半導体層１０３の側の量子井戸層１４１に、１つの井戸が形成されるようになる。この状態は、図３の（ｂ）のポテンシャルの図において、実線で示している。
【００３０】
このため、電界印加電極１０６による電界が印加されない電界印加電極１０６と第１オーミック電極１０７との間の領域では、前述同様にチャネルが形成されて電流が流れる状態となっている。
【００３１】
従って、量子井戸層１４１，量子井戸層１４２，および障壁層１４３からなる２重量子井戸構造としても、第１オーミック電極１０７と第２オーミック電極１０８との間に印加する電圧を制御し、電界印加電極１０６により電界を印加することで、第１オーミック電極１０７と第２オーミック電極１０８との間に、スピン偏極させた電流が流せるようになる。なお、量子井戸層１４１，量子井戸層１４２，および障壁層１４３とする構成は、後述する他の実施の形態にも適用可能であることは、いうまでもない。
【００３２】
上述した本実施の形態によれば、半導体層の平面方向にスピン偏極電流が流せるので、集積されている他の素子に対してスピン偏極装置を基板の平面方向に並べて配置すれば、これらの間の電気的な接続が容易にできる。このように、本実施の形態によれば、スピン偏極装置と他の素子の電気的な接続が、より容易に行えるようになる。
【００３３】
［実施の形態２］
次に、本発明の実施の形態２について説明する。図４は、本発明の実施の形態２におけるスピン偏極装置の構成を示す平面図である。本実施の形態では、複数のスピン偏極装置を並列に配置している。図４に示すように、第１オーミック電極１０７および第２オーミック電極１０８の間に、複数の素子部４０１を配列している。素子部４０１は、図１を用いて説明したように、電子供給層１０２、第１半導体層１０３、第２半導体層１０４、第３半導体層１０５、および電界印加電極１０６を備える。図４では、電子供給層１０２、第１半導体層１０３、および第２半導体層１０４は、示していない。
【００３４】
また、各素子部４０１は、基板１０１の上で、各々離間し、第１オーミック電極１０７および第２オーミック電極１０８を共通に備えている。なお、図４のＹＹ線の断面が、図１に相当する。
【００３５】
このスピン偏極装置において、第１オーミック電極１０７に対して正の電圧が印加されるように、第１オーミック電極１０７および第２オーミック電極１０８の間に電圧を印加する。この状態で、電界印加電極１０６に正の電圧（ゲート電圧）を印加すると、電界印加電極１０６の下の領域の第２半導体層１０４（図４には不図示）は２重量子井戸状態となり、図４の紙面の左右の方向にスピンの方向が揃った（偏極した）電子が、第２オーミック電極１０８から第１オーミック電極１０７にかけて走行するようになる。
【００３６】
このように、本実施の形態によれば、半導体層の平面方向にスピン偏極電流が流せるので、基板１０１の平面上に並べて形成した第１オーミック電極１０７および第２オーミック電極１０８を共通とした簡単な構成で、複数の素子部４０１を配列させて接続することが容易である。
【００３７】
［実施の形態３］
次に、本発明の実施の形態３について説明する。図５は、本発明の実施の形態３におけるスピン偏極装置の構成を示す断面図である。また、図６は、本発明の実施の形態３におけるスピン偏極装置の構成を示す平面図である。このスピン偏極装置は、まず、第１半導体層５０１と、第１半導体層５０１の上に形成された第１半導体層５０１よりバンドギャップエネルギーが小さい第２半導体層５０２と、第２半導体層５０２の上に形成された第２半導体層５０２よりバンドギャップエネルギーが大きい第３半導体層５０３とを備える。なお、図５では、基板および電子供給層を省略しているが、これらの構成は前述した実施の形態１と同様である。
【００３８】
また、このスピン偏極装置は、第３半導体層５０３の上に形成されて第２半導体層５０２に電界を印加する電界印加電極５０４と、基板（不図示）の平面方向に電界印加電極５０４を挟むように配置されて第２半導体層５０２に接続する第１オーミック電極５０５および第２オーミック電極５０６とを備える。なお、第２半導体層５０２は、基板（不図示）の上に他の層とともに積層されており、第１オーミック電極５０５および第２オーミック電極５０６は、第２半導体層５０２の平面方向に、電界印加電極５０４を挟んで配置されている。
【００３９】
ここで、本実施の形態では、電界印加電極５０４は、第２オーミック電極５０６を囲う形状に形成され、第１オーミック電極５０５は、電界印加電極５０４を囲う形状に形成されている。例えば、図６に示すように、平面視円形に形成された第２オーミック電極５０６の周囲に、平面視円環状に形成された電界印加電極５０４が配置されている。また、電界印加電極５０４の周囲に、平面視円環状に形成された第１オーミック電極５０５が配置されている。
【００４０】
また、第１オーミック電極５０５は、電界印加電極５０４との間の下の第２半導体層５０２に電界印加電極５０４による電界が印加されない領域が形成される範囲に、電界印加電極５０４と離間して形成されている。従って、電界印加電極５０４と第１オーミック電極５０５と間の第２半導体層５０２に、電界印加電極５０４により電界が印加されない領域が設けられる。また、第２半導体層５０２には、電界が印加されると、第２半導体層５０２の層厚方向の中央部に層厚方向の両端部より伝導帯端のポテンシャルが高い領域が形成される構成となっている。
【００４１】
例えば、基板（不図示）は、高抵抗ＩｎＰから構成すればよい。また、電子供給層（不図示）は、ｎ型としたＩｎＡｌＡｓから構成すればよい。また、第１半導体層５０１は、ＩｎＡｌＡｓから構成すればよい。また、第２半導体層５０２は、ＩｎＧａＡｓから構成すればよく、層厚は１０〜２０ｎｍ程度とすればよい。また、第３半導体層５０３は、第１半導体層５０１と同様であり、ＩｎＡｌＡｓから構成すればよい。また、電界印加電極５０４は、Ａｕから構成すればよく、例えば、第３半導体層５０３にショットキー接続させればよい。また、第１オーミック電極５０５および第２オーミック電極５０６は、ＡｕＧｅＮｉ／Ａｕから構成すればよく、第２半導体層５０２にまで合金領域が形成されていればよい。
【００４２】
本実施の形態におけるスピン偏極装置においても、前述した実施の形態と同様であり、量子井戸層となる第２半導体層５０２において、電界印加電極５０４により電界が印加された状態では、層厚方向の中央部に層厚方向の両端部より伝導帯端のポテンシャルが高い領域が形成され、層厚方向の両端部に、よりポテンシャルの低い２つの井戸が形成される。この結果、電界印加電極５０４により電界が印加される領域では、電子供給層（不図示）より供給される電子は、第２半導体層５０２の層厚方向の２つの領域に、各々異なる方向にスピン偏極して偏在するようになる。
【００４３】
上述した状態で、第１オーミック電極５０５と第２オーミック電極５０６との間に、ある特定の電圧を印加すると、この電圧印加によって発生する電子の流れの反対方向に、電流を流すことが可能となる。この結果、電界印加電極５０４の下の領域では、第１オーミック電極５０５と第２オーミック電極５０６との間に電圧が印加されている状態で、電界印加電極５０４による電界が印加されると、スピン偏極した電流を流せる状態となる。
【００４４】
また、本実施の形態におけるスピン偏極装置においても、前述した実施の形態と同様であり、電界印加電極５０４の電界が印加されない領域（電界印加電極５０４と第１オーミック電極５０５との間の領域）では、層厚方向に、第１半導体層５０１の側（もしくは第３半導体層５０３の側）に、１つの井戸（電子に対する井戸）が形成される。この結果、電界印加電極５０４と第１オーミック電極５０５との間の領域では、電子が移動できる状態となり、スピン偏極した電流が流れる状態となっている。
【００４５】
従って、本実施の形態においても、第１オーミック電極５０５と第２オーミック電極５０６との間に印加する電圧を制御し、電界印加電極５０４により電界を印加することで、第１オーミック電極５０５と第２オーミック電極５０６との間に、スピン偏極させた電流が流せるようになる。
【００４６】
また、本実施の形態では、電界印加電極５０４および第１オーミック電極５０５を、平面視円環形状としているので、上述したスピン偏極電流は、円環形状の中心部に配置されている第２オーミック電極５０６より、放射状に流れるようになる。例えば、このスピン偏極装置において、第１オーミック電極５０５に対して正の電圧が印加されるように、第１オーミック電極５０５および第２オーミック電極５０６の間に電圧を印加する。この状態で、電界印加電極５０４に正の電圧（ゲート電圧）を印加すると、第２半導体層５０２の電界印加電極５０４と第１オーミック電極５０５との間の領域で、図６の紙面上で反時計回りにスピンの方向が揃った（偏極した）電子が、第１オーミック電極５０５に向かって図６に示すように放射状に走行するようになる。
【００４７】
このように、本実施の形態においても、半導体層の平面方向にスピン偏極電流が流せるので、基板（不図示）の平面上に並べて形成した他の素子と接続することが容易である。
【００４８】
［実施の形態４］
次に、本発明の実施の形態４について説明する。図７は、本発明の実施の形態４におけるスピン偏極装置の構成を示す断面図である。また、図８は、本発明の実施の形態４におけるスピン偏極装置の構成を示す平面図である。このスピン偏極装置は、まず、第１半導体層７０１と、第１半導体層７０１の上に形成された第１半導体層７０１よりバンドギャップエネルギーが小さい第２半導体層７０２と、第２半導体層７０２の上に形成された第２半導体層７０２よりバンドギャップエネルギーが大きい第３半導体層７０３とを備える。なお、図７では、基板および電子供給層を省略しているが、これらの構成は、前述した実施の形態と同様である。
【００４９】
また、このスピン偏極装置は、第３半導体層７０３の上に形成されて第２半導体層７０２に電界を印加する電界印加電極７０４と、基板（不図示）の平面方向に電界印加電極７０４を挟むように配置されて第２半導体層７０２に接続する第１オーミック電極７０５および第２オーミック電極７０６とを備える。なお、第２半導体層７０２は、基板（不図示）の上に他の層とともに積層されており、第１オーミック電極７０５および第２オーミック電極７０６は、第２半導体層７０２の平面方向に、電界印加電極７０４を挟んで配置されている。
【００５０】
また、電界印加電極７０４は、第２オーミック電極７０６を囲う形状に形成され、第１オーミック電極７０５は、電界印加電極７０４を囲う形状に形成されている。例えば、図８に示すように、平面視円形に形成された第２オーミック電極７０６の周囲に、平面視円環状に形成された電界印加電極７０４が配置されている。また、電界印加電極７０４の周囲に、平面視円環状に形成された第１オーミック電極７０５が配置されている。
【００５１】
また、第１オーミック電極７０５は、電界印加電極７０４との間の下の第２半導体層７０２に電界印加電極７０４による電界が印加されない領域が形成される範囲に、電界印加電極７０４と離間して形成されている。従って、電界印加電極７０４と第１オーミック電極７０５と間の第２半導体層７０２に、電界印加電極７０４により電界が印加されない領域が設けられる。また、第２半導体層７０２には、電界が印加されると、第２半導体層７０２の層厚方向の中央部に層厚方向の両端部より伝導帯端のポテンシャルが高い領域が形成される構成となっている。
【００５２】
加えて、本実施の形態では、第１オーミック電極７０５を強磁性体から構成し、また、第１オーミック電極７０５が、第２半導体層７０２の側部に接続して形成されているようにした。従って、本実施の形態では、第１オーミック電極７０５は、第２半導体層７０２に直接接触することで接続している。
【００５３】
例えば、基板（不図示）は、高抵抗ＩｎＰから構成すればよい。また、電子供給層（不図示）は、ｎ型としたＩｎＡｌＡｓから構成すればよい。また、第１半導体層７０１は、ＩｎＡｌＡｓから構成すればよい。また、第２半導体層７０２は、ＩｎＧａＡｓから構成すればよく、層厚は１０〜２０ｎｍ程度とすればよい。また、第３半導体層７０３は、第１半導体層７０１と同様であり、ＩｎＡｌＡｓから構成すればよい。
【００５４】
また、電界印加電極７０４は、Ａｕから構成すればよく、例えば、第３半導体層７０３にショットキー接続させればよい。また、第２オーミック電極７０６は、ＡｕＧｅＮｉ／Ａｕから構成すればよく、第２半導体層７０２にまで合金領域が形成されていればよい。第２オーミック電極７０６は、例えば、真空蒸着法やスパッタ法などの堆積技術を用いたリフトオフ法により形成することができる。一方、第１オーミック電極７０５は、ニッケルと鉄との合金（パーマロイ）およびコバルトなどの強磁性体金属から構成すればよい。第１オーミック電極７０５は、例えば、第１半導体層７０１，第２半導体層７０２，および第３半導体層７０３を積層して形成した後、第１半導体層７０１に到達する溝部を形成し、この溝部に、上述した金属を充填するように堆積して形成すればよい。
【００５５】
本実施の形態におけるスピン偏極装置においても、前述した実施の形態と同様であり、第１オーミック電極７０５と第２オーミック電極７０６との間に印加する電圧を制御し、電界印加電極７０４により電界を印加することで、第１オーミック電極７０５と第２オーミック電極７０６との間に、スピン偏極させた電流が流せるようになる。
【００５６】
また、本実施の形態でも、電界印加電極７０４および第１オーミック電極７０５を、平面視円環形状としているので、上述したスピン偏極電流は、円環形状の中心部に配置されている第２オーミック電極７０６より、放射状に流れるようになる。例えば、このスピン偏極装置において、第１オーミック電極７０５に対して正の電圧が印加されるように、第１オーミック電極７０５および第２オーミック電極７０６の間にソース・ドレイン電圧を印加する。この状態で、電界印加電極７０４に正の電圧（ゲート電圧）を印加すると、第２半導体層７０２の電界印加電極７０４と第１オーミック電極７０５との間の領域で、図８の紙面で反時計回りにスピンの方向が揃った（偏極した）電子が、第１オーミック電極７０５に向かって図８に示すように放射状に走行するようになる。
【００５７】
加えて、本実施の形態では、第１オーミック電極７０５を強磁性体で構成しているので、第１オーミック電極７０５の磁化の状態を制御すれば、第１オーミック電極７０５における電子のスピンの方向を偏極させることができる。この磁化の制御は、磁場制御部７１１により行う。磁場制御部７１１は、第１オーミック電極７０５の平面方向の磁化方向を制御する。この磁化制御により、上述したように第１オーミック電極７０５および第２オーミック電極７０６の間を走行するスピン偏極させた電子が、第１オーミック電極７０５に対して入り込みやすい状態と、入り込みにくい状態との２つの状態を構成することが可能となる。電子が入り込みやすい状態は、第１オーミック電極７０５および第２オーミック電極７０６の間が低抵抗な状態であり、電子が入り込みにくい状態は、第１オーミック電極７０５および第２オーミック電極７０６の間が高抵抗な状態となる。
【００５８】
例えば、図７および図８に示すように、磁場制御部７１１の制御により、電界印加電極７０４の形成されている側より見て、円環状の第１オーミック電極７０５が反時計回りに磁化された状態とする。この状態で、電界印加電極７０４に正の電圧を印加した状態で、第１オーミック電極７０５の側が正となるように、第１オーミック電極７０５および第２オーミック電極７０６の間に電圧を印加すると、第１オーミック電極７０５および第２オーミック電極７０６の間が低抵抗な状態となる。
【００５９】
一方、図９および図１０に示すように、磁場制御部７１１の制御により、電界印加電極７０４の形成されている側より見て、円環状の第１オーミック電極７０５が時計回りに磁化された状態とする。この状態で、電界印加電極７０４に正の電圧を印加した状態で、第１オーミック電極７０５の側が正となるように、第１オーミック電極７０５および第２オーミック電極７０６の間に電圧を印加すると、第１オーミック電極７０５および第２オーミック電極７０６の間が高抵抗な状態となる。
【００６０】
上述したように２つの状態をとることができるので、本実施の形態におけるスピン偏極装置は、メモリ（強磁性体メモリ）として用いることができる。第１オーミック電極７０５の磁界の方向の違いが、記憶される２値であり、これらの違いは、第１オーミック電極７０５および第２オーミック電極７０６の間の抵抗の違いとして読み出すことができる。また、本実施の形態によれば、円環状の第１オーミック電極７０５の磁界の方向により、２つの状態（２値）を形成しており、漏れ磁場が少ないために高集積が可能である（非特許文献１参照）。ところで、このように円環形状により漏れ磁場が少ない場合、磁場の状態を検出することには困難が伴う。しかしながら、本実施の形態によれば、磁界の方向の違いを、電気的な抵抗値の違いとして読み出すので、磁場を読み出す場合に比較して読み出しが容易である。
【００６１】
ところで、上述した実施の形態４では、第１オーミック電極７０５を第２半導体層７０２の側部に接続して形成されているようにしたが、これに限るものではない。例えば、図１１に示すように、強磁性体金属からなる第１オーミック電極１１０５を第３半導体層７０３の上に配置してもよい。この場合、第２半導体層７０２にまで合金領域が形成されていればよい。また、このように構成しても、前述同様にメモリとして機能させることができる。図１１では、電界印加電極７０４の形成されている側より見て、円環状の第１オーミック電極１１０５が反時計回りに磁化され、第１オーミック電極１１０５および第２オーミック電極７０６の間が低抵抗な状態を示している。
【００６２】
［実施の形態５］
次に、本発明の実施の形態５について説明する。図１２は、本発明の実施の形態５におけるスピン偏極装置の構成を示す断面図である。また、図１３は、本発明の実施の形態５におけるスピン偏極装置の構成を示す平面図である。このスピン偏極装置は、まず、第１半導体層１２０１と、第１半導体層１２０１の上に形成された第１半導体層１２０１よりバンドギャップエネルギーが小さい第２半導体層１２０２と、第２半導体層１２０２の上に形成された第２半導体層１２０２よりバンドギャップエネルギーが大きい第３半導体層１２０３とを備える。なお、図１２では、基板および電子供給層を省略しているが、これらの構成は前述した実施の形態と同様である。
【００６３】
また、このスピン偏極装置は、第３半導体層１２０３の上に形成されて第２半導体層１２０２に電界を印加する電界印加電極１２０４と、基板（不図示）の平面方向に電界印加電極１２０４を挟むように配置されて第２半導体層１２０２に接続する第１オーミック電極１２０５および第２オーミック電極１２０６とを備える。なお、第２半導体層１２０２は、基板（不図示）の上に他の層とともに積層されており、第１オーミック電極１２０５および第２オーミック電極１２０６は、第２半導体層１２０２の平面方向に、電界印加電極１２０４を挟んで配置されている。
【００６４】
また、電界印加電極１２０４は、第２オーミック電極１２０６を囲う形状に形成され、第１オーミック電極１２０５は、電界印加電極１２０４を囲う形状に形成されている。例えば、図１３に示すように、平面視円形に形成された第２オーミック電極１２０６の周囲に、平面視円環状に形成された電界印加電極１２０４が配置されている。また、電界印加電極１２０４の周囲に、平面視円環状に形成された第１オーミック電極１２０５が配置されている。
【００６５】
また、第１オーミック電極１２０５は、電界印加電極１２０４との間の下の第２半導体層１２０２に電界印加電極１２０４による電界が印加されない領域が形成される範囲に、電界印加電極１２０４と離間して形成されている。従って、電界印加電極１２０４と第１オーミック電極１２０５と間の第２半導体層１２０２に、電界印加電極１２０４により電界が印加されない領域が設けられる。また、第２半導体層１２０２には、電界が印加されると、第２半導体層１２０２の層厚方向の中央部に層厚方向の両端部より伝導帯端のポテンシャルが高い領域が形成される構成となっている。
【００６６】
加えて、本実施の形態では、第１オーミック電極１２０５を強磁性体から構成し、また、第１オーミック電極１２０５が、第２半導体層１２０２の側部に接続して形成されているようにした。従って、本実施の形態では、第１オーミック電極１２０５は、第２半導体層１２０２に直接接触することで接続している。
【００６７】
例えば、基板（不図示）は、高抵抗ＩｎＰから構成すればよい。また、電子供給層（不図示）は、ｎ型としたＩｎＡｌＡｓから構成すればよい。また、第１半導体層１２０１は、ＩｎＡｌＡｓから構成すればよい。また、第２半導体層１２０２は、ＩｎＧａＡｓから構成すればよく、層厚は１０〜２０ｎｍ程度とすればよい。また、第３半導体層１２０３は、第１半導体層１２０１と同様であり、ＩｎＡｌＡｓから構成すればよい。
【００６８】
また、電界印加電極１２０４は、Ａｕから構成すればよく、例えば、第３半導体層１２０３にショットキー接続させればよい。また、第２オーミック電極１２０６は、ＡｕＧｅＮｉ／Ａｕから構成すればよく、第２半導体層１２０２にまで合金領域が形成されていればよい。一方、第１オーミック電極１２０５は、ニッケルと鉄との合金（パーマロイ）およびコバルトなどの強磁性体の金属から構成すればよい。これらの構成は、前述した実施の形態４と同様である。
【００６９】
本実施の形態におけるスピン偏極装置においても、前述した実施の形態と同様であり、第１オーミック電極１２０５と第２オーミック電極１２０６との間に印加する電圧を制御し、電界印加電極１２０４により電界を印加することで、第１オーミック電極１２０５と第２オーミック電極１２０６との間に、スピン偏極させた電流が流せるようになる。
【００７０】
また、本実施の形態でも、電界印加電極１２０４および第１オーミック電極１２０５を、平面視円環形状としているので、上述したスピン偏極電流は、円環形状の中心部に配置されている第２オーミック電極１２０６より、放射状に流れるようになる。例えば、このスピン偏極装置において、第１オーミック電極１２０５に対して正の電圧が印加されるように、第１オーミック電極１２０５および第２オーミック電極１２０６の間にソース・ドレイン電圧を印加する。この状態で、電界印加電極１２０４に正の電圧（ゲート電圧）を印加すると、第２半導体層１２０２の電界印加電極１２０４と第１オーミック電極１２０５との間の領域で、図１３の紙面で反時計回りにスピンの方向が揃った（偏極した）電子が、第１オーミック電極１２０５に向かって図１３に示すように放射状に走行するようになる。
【００７１】
加えて、本実施の形態では、第１オーミック電極１２０５を強磁性体で構成し、この磁化の方向を、例えば、電界印加電極１２０４の形成されている側より見て反時計回りの状態に一定とした。この結果、本実施の形態によれば、電界印加電極１２０４に印加する電圧を制御することで、第１オーミック電極１２０５および第２オーミック電極１２０６の間の抵抗状態を制御することができる。
【００７２】
例えば、図１２および図１３に示すように、電界印加電極１２０４に正の電圧を印加する。この場合、電子のスピンは、電界印加電極１２０４の形成されている側より見て反時計回りの方向に偏極する。この状態で、第１オーミック電極１２０５の側が正となるように、第１オーミック電極１２０５および第２オーミック電極１２０６の間に電圧を印加すると、第１オーミック電極１２０５および第２オーミック電極１２０６の間が低抵抗な状態となる。
【００７３】
一方、図１４および図１５に示すように、電界印加電極１２０４に負の電圧を印加すると、電子のスピンは、電界印加電極１２０４の形成されている側より見て時計回の方向に偏極する。この状態で、第１オーミック電極１２０５の側が正となるように、第１オーミック電極１２０５および第２オーミック電極１２０６の間に電圧を印加すると、第１オーミック電極１２０５および第２オーミック電極１２０６の間が高抵抗な状態となる。
【００７４】
上述したように、電界印加電極１２０４に印加する電圧を制御することで、第１オーミック電極１２０５および第２オーミック電極１２０６の間の電流が制御できるので、本実施の形態におけるスピン偏極装置は、所謂スピントランジスタとして用いることができる。本実施の形態では、電界印加電極１２０４に印加する電圧の制御でスピン偏極電流のスピンの向きを反転させているスピントランジスタである。この場合、電界印加電極１２０４が、ゲート電極であり、第１オーミック電極１２０５および第２オーミック電極１２０６が、ソースおよびドレインとなる。
【００７５】
また、本実施の形態によれば、電圧の制御によりスピン偏極電流のスピン方向を反転させているので、ソースとドレインの両方に強磁性体が必要なスピントランジスタ（非特許文献２参照）に比較して、高集積化が可能となる。また、本実施の形態においても、第１オーミック電極１２０５を円環状としているので、漏れ磁場が少なく、この点においても高集積が可能である。
【００７６】
ところで、上述した実施の形態５では、第１オーミック電極１２０５を第２半導体層１２０２の側部に接続して形成されているようにしたが、これに限るものではない。例えば、図１６に示すように、強磁性体金属からなる第１オーミック電極１６０５を第３半導体層１２０３の上に配置してもよい。この場合、第２半導体層１２０２にまで合金領域が形成されていればよい。また、このように構成しても、前述同様にスピントランジスタとして機能させることができる。図１６では、電界印加電極１２０４に正の電圧が印加され、電界印加電極１２０４の形成されている側より見て、電子のスピンが反時計回の方向に偏極し、第１オーミック電極１６０５および第２オーミック電極１２０６の間が低抵抗な状態を示している。
【００７７】
［実施の形態６］
次に、本発明の実施の形態６について説明する。図１７は、本発明の実施の形態６におけるスピン偏極装置の構成を示す断面図である。また、図１８は、本発明の実施の形態６におけるスピン偏極装置の構成を示す平面図である。このスピン偏極装置は、まず、第１半導体層１７０１と、第１半導体層１７０１の上に形成された第１半導体層１７０１よりバンドギャップエネルギーが小さい第２半導体層１７０２と、第２半導体層１７０２の上に形成された第２半導体層１７０２よりバンドギャップエネルギーが大きい第３半導体層１７０３とを備える。なお、図１７では、基板および電子供給層を省略しているが、これらの構成は前述した実施の形態と同様である。
【００７８】
また、このスピン偏極装置は、第３半導体層１７０３の上に形成されて第２半導体層１７０２に電界を印加する電界印加電極１７０４と、基板（不図示）の平面方向に電界印加電極１７０４を挟むように配置されて第２半導体層１７０２に接続する第１オーミック電極１７０５および第２オーミック電極１７０６とを備える。なお、第２半導体層１７０２は、基板（不図示）の上に他の層とともに積層されており、第１オーミック電極１７０５および第２オーミック電極１７０６は、第２半導体層１７０２の平面方向に、電界印加電極１７０４を挟んで配置されている。
【００７９】
また、第１オーミック電極１７０５は、電界印加電極１７０４との間の下の第２半導体層１７０２に電界印加電極１７０４による電界が印加されない領域が形成される範囲に、電界印加電極１７０４と離間して形成されている。従って、電界印加電極１７０４と第１オーミック電極１７０５との間の第２半導体層１７０２に、電界印加電極１７０４により電界が印加されない領域が設けられる。また、第２半導体層１７０２には、電界が印加されると、第２半導体層１７０２の層厚方向の中央部に層厚方向の両端部より伝導帯端のポテンシャルが高い領域が形成される構成となっている。
【００８０】
また、本実施の形態では、複数のスピン偏極装置を並列に配置している。図１８に示すように、第１オーミック電極１７０５および第２オーミック電極１７０６の間に、複数の素子部１７２１を配列している。素子部１７２１は、図１７を用いて説明したように、電子供給層（不図示）、第１半導体層１７０１、第２半導体層１７０２、第３半導体層１７０３、および電界印加電極１７０４を備える。図１８では、第１半導体層１７０１および第２半導体層１７０２は、示していない。
【００８１】
また、各素子部１７２１は、基板１７１１の上で各々離間し、第１オーミック電極１７０５および第２オーミック電極１７０６を共通に備えている。なお、図１８のＹＹ線の断面が、図１７に相当する。
【００８２】
加えて、本実施の形態では、第１オーミック電極１７０５を強磁性体から構成し、また、第１オーミック電極１７０５が、第２半導体層１７０２の側部に接続して形成されているようにした。第１オーミック電極１７０５は、複数の素子部１７２１の第２半導体層１７０２の側部に、共通して接続している。従って、本実施の形態では、第１オーミック電極１７０５は、各々の素子部１７２１の第２半導体層１７０２に直接接触することで接続している。
【００８３】
例えば、基板（不図示）は、高抵抗ＩｎＰから構成すればよい。また、電子供給層（不図示）は、ｎ型としたＩｎＡｌＡｓから構成すればよい。また、第１半導体層１７０１は、ＩｎＡｌＡｓから構成すればよい。また、第２半導体層１７０２は、ＩｎＧａＡｓから構成すればよく、層厚は１０〜２０ｎｍ程度とすればよい。また、第３半導体層１７０３は、第１半導体層１７０１と同様であり、ＩｎＡｌＡｓから構成すればよい。
【００８４】
また、電界印加電極１７０４は、Ａｕから構成すればよく、例えば、第３半導体層１７０３にショットキー接続させればよい。また、第２オーミック電極１７０６は、ＡｕＧｅＮｉ／Ａｕから構成すればよく、第２半導体層１７０２にまで合金領域が形成されていればよい。一方、第１オーミック電極１７０５は、ニッケルと鉄との合金（パーマロイ）およびコバルトなどの強磁性体の金属から構成すればよい。
【００８５】
本実施の形態におけるスピン偏極装置においても、前述した実施の形態と同様であり、第１オーミック電極１７０５と第２オーミック電極１７０６との間に印加する電圧を制御し、電界印加電極１７０４により電界を印加することで、第１オーミック電極１７０５と第２オーミック電極１７０６との間に、スピン偏極させた電流が流せるようになる。
【００８６】
また、本実施の形態では、第１オーミック電極１７０５を強磁性体で構成し、この磁化の方向を、例えば、図１７においては、紙面の奥の方向へ、図１８においては、右から左の方向へ一定としてある。従って、本実施の形態においても、電界印加電極１７０４に印加する電圧を制御することで、第１オーミック電極１７０５および第２オーミック電極１７０６の間の抵抗状態を制御することができる。
【００８７】
例えば、図１７および図１８に示すように、電界印加電極１７０４に正の電圧を印加する。この場合、電子のスピンは、図１７においては、紙面の奥の方向へ、図１８においては、右から左の方向へ偏極する。これは、電子スピンの方向と第１オーミック電極１７０５における磁化方向とが一致する状態である。この状態で、第１オーミック電極１７０５の側が正となるように、第１オーミック電極１７０５および第２オーミック電極１７０６の間に電圧を印加すると、第１オーミック電極１７０５および第２オーミック電極１７０６の間が低抵抗な状態となる。
【００８８】
一方、図１９および図２０に示すように、電界印加電極１７０４に負の電圧を印加すると、電子のスピンは、図１９においては、紙面の手前の方向へ、図２０においては、左から右の方向へ偏極する。従って、電子スピンの方向が、第１オーミック電極１７０５における磁化方向と異なる状態となる。この結果、第１オーミック電極１７０５の側が正となるように、第１オーミック電極１７０５および第２オーミック電極１７０６の間に電圧を印加すると、第１オーミック電極１７０５および第２オーミック電極１７０６の間が高抵抗な状態となる。
【００８９】
上述したように、電界印加電極１７０４に印加する電圧を制御することで、第１オーミック電極１７０５および第２オーミック電極１７０６の間の電流が制御できるので、本実施の形態におけるスピン偏極装置も、スピントランジスタとして用いることができる。本実施の形態では、電界印加電極１７０４に印加する電圧の制御でスピン偏極電流のスピン方向を反転させているスピントランジスタである。この場合、電界印加電極１７０４が、ゲート電極であり、第１オーミック電極１７０５および第２オーミック電極１７０６が、ソースおよびドレインとなる。
【００９０】
また、本実施の形態によれば、電圧の制御によりスピン偏極電流のスピンの向きを反転させているので、ソースとドレインの両方に強磁性体が必要なスピントランジスタ（非特許文献２参照）に比較して、高集積化が可能となる。
【００９１】
ところで、上述した実施の形態６では、第１オーミック電極１７０５を第２半導体層１７０２の側部に接続して形成されているようにしたが、これに限るものではない。例えば、図２１に示すように、強磁性体金属からなる第１オーミック電極２１０５を第３半導体層１７０３の上に配置してもよい。この場合、第２半導体層１７０２にまで合金領域が形成されていればよい。また、このように構成しても、前述同様にスピントランジスタとして機能させることができる。
【００９２】
［実施の形態７］
次に、本発明の実施の形態７について説明する。図２２は、本発明の実施の形態７におけるスピン偏極装置の構成を示す断面図である。また、図２３は、本発明の実施の形態７におけるスピン偏極装置の構成を示す平面図である。このスピン偏極装置は、まず、第１半導体層２２０１と、第１半導体層２２０１の上に形成された第１半導体層２２０１よりバンドギャップエネルギーが小さい第２半導体層２２０２と、第２半導体層２２０２の上に形成された第２半導体層２２０２よりバンドギャップエネルギーが大きい第３半導体層２２０３とを備える。なお、図２２では、基板および電子供給層を省略しているが、これらの構成は前述した実施の形態と同様である。
【００９３】
また、このスピン偏極装置は、第３半導体層２２０３の上に形成されて第２半導体層２２０２に電界を印加する電界印加電極２２０４と、基板（不図示）の平面方向に電界印加電極２２０４を挟むように配置されて、第２半導体層２２０２に接続する第１オーミック電極２２０５および第２オーミック電極２２０６とを備える。なお、第２半導体層２２０２は、基板（不図示）の上に他の層とともに積層されており、第１オーミック電極２２０５および第２オーミック電極２２０６は、第２半導体層２２０２の平面方向に、電界印加電極２２０４を挟んで配置されている。
【００９４】
また、第１オーミック電極２２０５は、電界印加電極２２０４との間の下の第２半導体層２２０２に電界印加電極２２０４による電界が印加されない領域が形成される範囲に、電界印加電極２２０４と離間して形成されている。従って、電界印加電極２２０４と第１オーミック電極２２０５と間の第２半導体層２２０２に、電界印加電極２２０４により電界が印加されない領域が設けられる。また、第２半導体層２２０２には、電界が印加されると、第２半導体層２２０２の層厚方向の中央部に層厚方向の両端部より伝導帯端のポテンシャルが高い領域が形成される構成となっている。
【００９５】
また、本実施の形態では、複数のスピン偏極装置を並列に配置している。図２３に示すように、第１オーミック電極２２０５および第２オーミック電極２２０６の間に、複数の素子部２２２１を配列している。素子部２２２１は、図２２を用いて説明したように、電子供給層（不図示）、第１半導体層２２０１、第２半導体層２２０２、第３半導体層２２０３、および電界印加電極２２０４を備える。図２３では、第１半導体層２２０１および第２半導体層２２０２は、示していない。
【００９６】
また、各素子部２２２１は、基板２２１１の上で各々離間し、第１オーミック電極２２０５および第２オーミック電極２２０６を共通に備えている。なお、図２３のＹＹ線の断面が、図２２に相当する。
【００９７】
加えて、本実施の形態では、第１オーミック電極２２０５を強磁性体から構成し、また、第１オーミック電極２２０５が、第２半導体層２２０２の側部に接続して形成されているようにした。第１オーミック電極２２０５は、複数の素子部２２２１の第２半導体層２２０２の側部に、共通して接続している。従って、本実施の形態では、第１オーミック電極２２０５は、第２半導体層２２０２に直接接触することで接続している。
【００９８】
例えば、基板（不図示）は、高抵抗ＩｎＰから構成すればよい。また、電子供給層（不図示）は、ｎ型としたＩｎＡｌＡｓから構成すればよい。また、第１半導体層２２０１は、ＩｎＡｌＡｓから構成すればよい。また、第２半導体層２２０２は、ＩｎＧａＡｓから構成すればよく、層厚は１０〜２０ｎｍ程度とすればよい。また、第３半導体層２２０３は、第１半導体層２２０１と同様であり、ＩｎＡｌＡｓから構成すればよい。
【００９９】
また、電界印加電極２２０４は、Ａｕから構成すればよく、例えば、第３半導体層２２０３にショットキー接続させればよい。また、第２オーミック電極２２０６は、ＡｕＧｅＮｉ／Ａｕから構成すればよく、第２半導体層２２０２にまで合金領域が形成されていればよい。一方、第１オーミック電極２２０５は、ニッケルと鉄との合金（パーマロイ）およびコバルトなどの強磁性体の金属から構成すればよい。
【０１００】
本実施の形態におけるスピン偏極装置においても、前述した実施の形態と同様であり、第１オーミック電極２２０５と第２オーミック電極２２０６との間に印加する電圧を制御し、電界印加電極２２０４により電界を印加することで、第１オーミック電極２２０５と第２オーミック電極２２０６との間に、スピン偏極させた電流が流せるようになる。
【０１０１】
加えて、本実施の形態では、第１オーミック電極２２０５を強磁性体で構成しているので、第１オーミック電極２２０５の磁化の状態を制御すれば、第１オーミック電極２２０５における電子のスピンの方向を偏極させることができる。この磁化の制御は、磁場制御部２２３１により行う。磁場制御部２２３１は、素子部２２２１の配列方向における、第１オーミック電極２２０５の磁化方向を制御する。この磁化制御により、上述したように第１オーミック電極２２０５および第２オーミック電極２２０６の間を走行するスピン偏極させた電子が、第１オーミック電極２２０５に対して入り込みやすい状態と、入り込みにくい状態との２つの状態を構成することが可能となる。電子が入り込みやすい状態は、第１オーミック電極２２０５および第２オーミック電極２２０６の間が低抵抗な状態であり、電子が入り込みにくい状態は、第１オーミック電極２２０５および第２オーミック電極２２０６の間が高抵抗な状態となる。
【０１０２】
例えば、図２２および図２３に示すように、磁場制御部２２３１の制御により、図２２においては、紙面の奥の方向へ、図２３においては、右から左の方向へ、第１オーミック電極２２０５の磁化方向を制御する。この状態で、電界印加電極２２０４に正の電圧を印加する。この場合、電子スピンは、図２２においては、紙面の奥の方向へ、図２３においては、右から左の方向へ偏極する。これは、電子スピンの方向と第１オーミック電極２２０５における磁化方向とが一致する状態である。この状態で、第１オーミック電極２２０５の側が正となるように、第１オーミック電極２２０５および第２オーミック電極２２０６の間に電圧を印加すると、第１オーミック電極２２０５および第２オーミック電極２２０６の間が低抵抗な状態となる。
【０１０３】
一方、図２４および図２５に示すように、磁場制御部２２３１の制御により、図２４においては、紙面の手前の方向へ、図２５においては、左から右の方向へ、第１オーミック電極２２０５の磁化方向を制御する。この状態で、電界印加電極２２０４に正の電圧を印加する。この場合、電子スピンは、図２４においては、紙面の奥の方向へ、図２５においては、右から左の方向へ偏極し、第１オーミック電極２２０５における磁化方向と一致しない状態である。この状態で、第１オーミック電極２２０５の側が正となるように、第１オーミック電極２２０５および第２オーミック電極２２０６の間に電圧を印加すると、第１オーミック電極２２０５および第２オーミック電極２２０６の間が高抵抗な状態となる。
【０１０４】
上述したように２つの状態をとることができるので、本実施の形態におけるスピン偏極装置は、メモリ（強磁性体メモリ）として用いることができる。第１オーミック電極２２０５の磁界の方向の違いが、記憶される２値であり、これらの違いは、第１オーミック電極２２０５および第２オーミック電極２２０６の間の抵抗の違いとして読み出すことができる。
【０１０５】
ところで、上述した実施の形態７では、第１オーミック電極２２０５を第２半導体層２２０２の側部に接続して形成されているようにしたが、これに限るものではない。例えば、図２６に示すように、強磁性体金属からなる第１オーミック電極２６０５を第３半導体層２２０３の上に配置してもよい。この場合、第２半導体層２２０２にまで合金領域が形成されていればよい。また、このように構成しても、前述同様にメモリとして機能させることができる。
【０１０６】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの組み合わせおよび変形が実施可能であることは明白である。例えば、本発明は、スピンを用いた半導体量子ビットの情報読み取りデバイス（非特許文献３参照）へ応用することも可能である。
【０１０７】
また、上述では、ＩｎＰ基板を用い、ＩｎＡｌＡｓおよびＩｎＧａＡｓなどの化合物半導体を用いるようにしたが、これに限るものではなく、他の半導体を用いるようにしてもよい。例えば、第１半導体層および第３半導体層をＡｌＳｂから構成し、第２半導体層をＩｎＡｓから構成してもよい。また、電子供給層を第１半導体層の基板側に配置するようにしたが、これに限るものではなく、第３半導体層の電極形成側に電子供給層を配置してもよい。また、両方に、電子供給層を配置してもよい。電子供給層は、基板と第１半導体層との間および第３半導体層と電界印加電極との間の少なくとも一方に形成されていればよい。また、基板の上に、バッファ層を介して各層を結晶成長させるようにしてもよい。例えば、ＩｎＰ基板を用いる場合、ＩｎＧａＡｓからなるバッファ層を形成し、この上に、各層を形成（エピタキシャル成長）させてもよい。
【符号の説明】
【０１０８】
１０１…基板、１０２…電子供給層、１０３…第１半導体層、１０４…第２半導体層、１０５…第３半導体層、１０６…電界印加電極、１０７…第１オーミック電極、１０８…第２オーミック電極。
【図１】
2012023265.tif 000003
【図２】
2012023265.tif 000004
【図３】
2012023265.tif 000005
【図４】
2012023265.tif 000006
【図５】
2012023265.tif 000007
【図６】
2012023265.tif 000008
【図７】
2012023265.tif 000009
【図８】
2012023265.tif 000010
【図９】
2012023265.tif 000011
【図１０】
2012023265.tif 000012
【図１１】
2012023265.tif 000013
【図１２】
2012023265.tif 000014
【図１３】
2012023265.tif 000015
【図１４】
2012023265.tif 000016
【図１５】
2012023265.tif 000017
【図１６】
2012023265.tif 000018
【図１７】
2012023265.tif 000019
【図１８】
2012023265.tif 000020
【図１９】
2012023265.tif 000021
【図２０】
2012023265.tif 000022
【図２１】
2012023265.tif 000023
【図２２】
2012023265.tif 000024
【図２３】
2012023265.tif 000025
【図２４】
2012023265.tif 000026
【図２５】
2012023265.tif 000027
【図２６】
2012023265.tif 000028
【図２７】
2012023265.tif 000029