(57)【要約】【課題】システムの安定性が向上し、輻射ノイズを低減でき、クロック生成回路の故障にも対応できるリニアソレノイド制御装置を提供することにある。【解決手段】第1のクロック生成回路１０は、第1のソレノイドドライバ４１Ａを駆動する第1のクロック信号を生成する。第２のクロック生成回路１１は、第２のソレノイドドライバ４１Ｂを駆動するとともに、前記第1のクロック信号とは異なるクロック周波数を有する第２のクロック信号を生成する。故障検出保護回路１６は、第１若しくは第２のクロック生成回路１０，１１の故障を検出し、ソレノイドドライバ４１Ａ，４１Ｂに供給するクロック信号を切り替える。【選択図】図１
2012252395.tif 000002
【特許請求の範囲】
【請求項１】
電磁負荷である第１のリニアソレノイドを駆動する第１のソレノイドドライバと、
電磁負荷である第２のリニアソレノイドを駆動する第２のソレノイドドライバと、
前記第1のソレノイドドライバを駆動する第1のクロック信号を生成する第1のクロック生成回路と、
前記第２のソレノイドドライバを駆動するとともに、前記第1のクロック信号とは異なるクロック周波数を有する第２のクロック信号を生成する第２のクロック生成回路と、
シリアル通信手段を使って前記第1や第２のソレノイドドライバを制御する演算処理装置と、
前記第１若しくは第２のクロック生成回路の故障を検出し、前記第１のクロック生成回路の故障時には、前記第２のクロック生成回路が生成する第２のクロック信号を前記第1のソレノイドドライバに供給し、前記第２のクロック生成回路の故障時には、前記第１のクロック生成回路が生成する第１のクロック信号を前記第２のソレノイドドライバに供給するように、前記ソレノイドドライバに供給するクロック信号を切り替える故障検出保護回路とを備えることを特徴とするリニアソレノイドドライバ制御装置。
【請求項２】
請求項１記載のリニアソレノイド制御装置において、
前記故障検出保護回路は、
前記第１のクロック生成回路の故障を検出する第1の故障検出手段と、
前記第２のクロック生成回路の故障を検出する第２の故障検出手段とを備え、
前記第1若しくは第２の故障検出手段で検出された故障検出信号を、前記シリアル通信手段によって前記演算処理装置に出力することを特徴とするリニアソレノイドドライバ制御装置。
【請求項３】
請求項１記載のリニアソレノイド制御装置において、
前記第1の故障検出手段及び第２の故障検出手段は、それぞれ、
前記クロック信号を平滑化してクロックモニタ信号とするローパスフィルタと、
該ローパスフィルタにより生成される前記クロックモニタ信号と故障検出閾値と比較する比較器と、
該比較器により検出された故障検出信号を遅延させて出力するフィルタ回路とから構成されることを特徴とするリニアソレノイドドライバ制御装置。
【請求項４】
請求項３記載のリニアソレノイド制御装置において、
前記故障検出保護回路は、
前記ソレノイドドライバに供給するクロック信号を切り替える切替手段を備え、
前記故障検出手段が出力する故障検出信号に基づいて、前記第1のクロック信号と第２のクロック信号を切り替えて前記ソレノイドドライバに供給することを特徴とするリニアソレノイドドライバ制御装置。
【請求項５】
請求項２記載のリニアソレノイド制御装置において、
前記故障検出保護回路は、前記第1若しくは第２の故障検出手段で検出された故障検出信号の論理和を算出する比較回路を備え、
該比較回路の出力をクロック故障検出判定信号として、前記シリアル通信回路のレジスタに入力することを特徴とするリニアソレノイドドライバ制御装置。
【請求項６】
請求項１記載のリニアソレノイド制御装置において、
前記第１のソレノイドドライバ，前記第２のソレノイドドライバ，前記第1のクロック生成回路，前記第２のクロック生成回路，前記演算処理装置，前記故障検出保護回路は、集積化されていることを特徴とするリニアソレノイドドライバ制御装置。
【請求項７】
請求項１記載のリニアソレノイド制御装置において、
前記第1のクロック生成回路及び第２のクロック生成回路は、それぞれ、前記クロック周波数を微調整する微調整手段を備え、
前記第1のクロック生成回路の微調整手段若しくは前記第２のクロック生成回路の微調整手段を調整して、前記第１のクロック信号と前記第２のクロック信号の周波数を僅かに異ならせることを特徴とするリニアソレノイド制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リニアソレノイド制御装置に係り、特に、自動変速機や無段変速機などに用いるリニアソレノイドを制御するに好適なリニアソレノイド制御装置に関する。
【背景技術】
【０００２】
近年、車載用自動変速機や無段変速機は、燃費性能の向上やドライビングプレジャーの提供といった年々高まる市場ニーズに対応するため、多様化する傾向にある。これにより、ギア比のクロス化と変速比幅の拡大を実施し、低・中速領域では力強い発進・加速をサポートすると共に、高速領域では燃費性能の向上と走行時の静粛性の両立を実現させている。
【０００３】
この様な市場ニーズを受けて、自動変速機制御装置には制御の高機能化・多様化はもとより軽量・コンパクト・そして低コスト・高品質が求められている。特に、車載用変速機では、高い制御性能が必要とされているため、安定した変速機用リニアソレノイド駆動が要求されている。
【０００４】
一般に、車載用変速機のリニアソレノイド制御装置は、複数のリニアソレノイドを駆動制御する。そのために、各リニアソレノイドに対応した複数のソレノドドライバが備えられる。一方、複数のソレノドドライバには、一つのクロック生成回路から、同一周波数のクロック信号が供給される。
【０００５】
各リニアソレノイドの供給電源としては、全でのリニアソレノイドで同じ電源を使用しているため、同じ周波数のクロック信号により、複数チャネルのソレノイドドライバが駆動されると、駆動周波数が同期した場合、電源電圧が低下もしくは変動することになる。電源電圧が低下もしくは変動すると、リニアソレノイドのインダクタンス成分と抵抗成分によって通電される出力特性が変動するため、結果的にシステムの安定性が低下することになる。
【０００６】
また、同じ周波数で駆動し、各ソレノイドドライバの出力駆動周波数が同期した場合、出力される出力電流の変動幅の増大により、変速機用リニアソレノイド制御装置から発生する輻射ノイズを増大させる恐れがある。
【０００７】
また、リニアソレノイド制御装置が駆動中に、クロック生成回路が何らかの原因で故障したりすると、各ソレノイドドライバに供給するための駆動信号もすべてが停止することになる。駆動信号が停止すると、全てのリニアソレノイドが停止することになり、変速機システム全体が停止する恐れがある。
【０００８】
それに対して、２チャンネルのクロック生成回路を備えたものが知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００９−２３７８４９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、特許文献１記載のものは、異なる第２のクロック信号に同期動作させ、双方のデータ処理ユニットによる処理結果を比較回路で比較するものであり、１方のクロック生成回路が故障した場合については、何ら開示していないものである。
【００１１】
本発明の目的は、システムの安定性が向上し、輻射ノイズを低減でき、クロック生成回路の故障にも対応できるリニアソレノイド制御装置を提供することにある。
【課題を解決するための手段】
【００１２】
（１）上記目的を達成するために、本発明は、電磁負荷である第１のリニアソレノイドを駆動する第１のソレノイドドライバと、電磁負荷である第２のリニアソレノイドを駆動する第２のソレノイドドライバと、前記第1のソレノイドドライバを駆動する第1のクロック信号を生成する第1のクロック生成回路と、前記第２のソレノイドドライバを駆動するとともに、前記第1のクロック信号とは異なるクロック周波数を有する第２のクロック信号を生成する第２のクロック生成回路と、シリアル通信手段を使って前記第1や第２のソレノイドドライバを制御する演算処理装置と、前記第１若しくは第２のクロック生成回路の故障を検出し、前記第１のクロック生成回路の故障時には、前記第２のクロック生成回路が生成する第２のクロック信号を前記第1のソレノイドドライバに供給し、前記第２のクロック生成回路の故障時には、前記第１のクロック生成回路が生成する第１のクロック信号を前記第２のソレノイドドライバに供給するように、前記ソレノイドドライバに供給するクロック信号を切り替える故障検出保護回路とを備えるようにしたものである。  
かかる構成により、システムの安定性が向上し、輻射ノイズを低減でき、クロック生成回路の故障にも対応できるものとなる。
【００１３】
（２）上記（１）において、好ましくは、前記故障検出保護回路は、前記第１のクロック生成回路の故障を検出する第1の故障検出手段と、前記第２のクロック生成回路の故障を検出する第２の故障検出手段とを備え、前記第1若しくは第２の故障検出手段で検出された故障検出信号を、前記シリアル通信手段によって前記演算処理装置に出力するようにしたものである。
【００１４】
（３）上記（１）において、好ましくは、前記第1の故障検出手段及び第２の故障検出手段は、それぞれ、前記クロック信号を平滑化してクロックモニタ信号とするローパスフィルタと、該ローパスフィルタにより生成される前記クロックモニタ信号と故障検出閾値と比較する比較器と、該比較器により検出された故障検出信号を遅延させて出力するフィルタ回路とから構成されるものである。
【００１５】
（４）上記（３）において、好ましくは、前記故障検出保護回路は、前記ソレノイドドライバに供給するクロック信号を切り替える切替手段を備え、前記故障検出手段が出力する故障検出信号に基づいて、前記第1のクロック信号と第２のクロック信号を切り替えて前記ソレノイドドライバに供給するようにしたものである。
【００１６】
（５）上記（２）において、好ましくは、前記故障検出保護回路は、前記第1若しくは第２の故障検出手段で検出された故障検出信号の論理和を算出する比較回路を備え、該比較回路の出力をクロック故障検出判定信号として、前記シリアル通信回路のレジスタに入力するようにしたものである。
【００１７】
（６）上記（１）において、好ましくは、前記第１のソレノイドドライバ，前記第２のソレノイドドライバ，前記第1のクロック生成回路，前記第２のクロック生成回路，前記演算処理装置，前記故障検出保護回路は、集積化されているものである。
【００１８】
（７）上記（１）において、好ましくは、前記第1のクロック生成回路及び第２のクロック生成回路は、それぞれ、前記クロック周波数を微調整する微調整手段を備え、前記第1のクロック生成回路の微調整手段若しくは前記第２のクロック生成回路の微調整手段を調整して、前記第１のクロック信号と前記第２のクロック信号の周波数を僅かに異ならせるものである。
【発明の効果】
【００１９】
本発明によれば、システムの安定性が向上し、輻射ノイズを低減でき、クロック生成回路の故障にも対応できるものとなる。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施形態によるリニアソレノイド制御装置の全体構成を示すブロック図である。
【図２】本発明の一実施形態によるリニアソレノイド制御装置に用いる故障検出保護回路の動作を説明するタイミングチャートである。
【図３】本発明の一実施形態によるリニアソレノイド制御装置に用いる故障検出保護回路の詳細構成を示すブロック図である。
【図４】本発明の一実施形態によるリニアソレノイド制御装置に用いる故障検出保護回路の動作を示すタイミングチャートである。
【図５】本発明の一実施形態によるリニアソレノイド制御装置に用いるクロック生成回路の詳細構成を示すブロック図である。
【図６】本発明の他の実施形態によるリニアソレノイド制御装置の全体構成を示すブロック図である。
【発明を実施するための形態】
【００２１】
以下、図１〜図５を用いて、本発明の一実施形態によるリニアソレノイド制御装置の構成及び動作について説明する。  
最初に、図１を用いて、本実施形態によるリニアソレノイド制御装置の全体構成について説明する。  
図１は、本発明の一実施形態によるリニアソレノイド制御装置の全体構成を示すブロック図である。
【００２２】
車載変速機用のリニアソレノイド制御装置１は、電磁負荷であるリニアソレノイド２Ａ，２Ｂに流す電流を制御する。リニアソレノイド制御装置１は、半導体装置３と、演算処理装置４とを備えている。半導体装置３は、複数のソレノイドドライバ３８Ａ，３８Ｂと、シリアル通信手段６と、クロック生成回路１０，１１と、故障検出保護回路１６とで構成されている。これらのリニアソレノイド制御装置１を構成する各回路や各装置は集積化されている。
【００２３】
ソレノイドドライバ３８Ａはリニアソレノイド２Ａに流す電流を制御し、ソレノイドドライバ３８Ｂはニアソレノイド２Ｂに流す電流を制御する。ソレノイドドライバ３８Ａと、ソレノイドドライバ３８Ｂとは同一構成となっている。例えば、ソレノイドドライバ３８Ａは、バッテリ電源電圧ＶＢに接続されたリニアソレノイド２Ａを駆動する半導体スイッチ素子４１Ａと、リニアソレノイド２Ａをオフしたときに発生する逆起エネルギーを還流させる整流素子４２Ａとで構成される。ソレノイドドライバ３８Ｂも同様に構成されている。
【００２４】
シリアル通信手段６は、ソレノイドドライバ３８Ａ，３８Ｂの駆動条件の調整や自己診断結果を出力する。クロック生成回路１０及びクロック生成回路１１は、それぞれ、ソレノイドドライバ３８Ａ，３８Ｂに供給する駆動信号（クロック信号）を生成する。故障検出保護回路１６は、クロック生成回路１０，１１の異常を検出し、異常検出時には、正常なクロック生成回路のクロック信号をソレノイドドライバ３８Ａ，３８Ｂに供給するようにする。
【００２５】
演算処理装置４は、シリアル通信手段６を使ってソレノイドドライバ３８Ａ，３８Ｂを制御する。
【００２６】
本発明の課題としては、前述したように、次の２つがある。１）同じ周波数による電源ドロップや輻射ノイズ発生の問題と、２）クロック生成回路の故障、駆動信号断線によるシステム全停止の問題がある。
【００２７】
第1の課題に対して、本実施形態では、リニアソレノイド制御装置１は、各リニアソレノイドドライバ３８Ａ，３８Ｂに入力する駆動信号の周波数が同じ周波数とならないように、クロック生成回路１０，１１は周波数微調整回路１３Ａ，１３Ｂを備えている。かつ、クロック生成回路として、クロック生成回路１０，１１の２チャネルを備えている。
【００２８】
例えば、各クロック生成回路１０，１１で生成される基準クロックを４．０ＭＨｚとして設計した場合を考える。一方の電磁負荷２を駆動する駆動信号の駆動周波数ｆ１を５００．００Ｈｚ（周期Ｔｓ１＝ｆ１００μｓ）で出力する場合、もう一方の駆動周波数の調整分解能は基準クロックの１クロック分（周期Ｔｓ０＝０．２５μｓ）しか調整できない。つまり、もう一方の周波数ｆ２は、５００．０６２５Ｈｚ（周期Ｔｓ２＝１９９９μｓ）となる。
【００２９】
しかし、本実施形態では、上記の調整分解能Ｔｓ０よりも高分解能を必要とするため、クロック生成回路１０，１１が備えた周波数微調整回路１３は、クロック生成回路で使用する基準電流を調整することで、クロック周波数の微調整をする。また、周波数微調整回路１３の調整具合は、演算装置４からのシリアル通信信号ＳＲ１によって、シリアル通信回路６のレジスタ９を変更可能とすることで、ソフトウェアによる調整を可能である。クロック生成回路１０，１１の駆動周波数ｆ１、ｆ２を微調整し、違う周波数に調整することで、上述した電源電圧ＶＢ変動の低減と輻射ノイズの低減することができ、システムの安定性を確保することができる。なお、クロック生成回路１０，１１の詳細構成については、図５を用いて後述する。
【００３０】
また、第２の課題を解決するために、本実施形態のリニアソレノイド制御装置１は、クロック生成回路の故障、駆動信号断線によるシステム全停止を防ぐための故障検出保護回路１６を備えている。
【００３１】
ここで、図２を用いて、本実施形態によるリニアソレノイド制御装置に用いる故障検出保護回路１６の動作について説明する。  
図２は、本発明の一実施形態によるリニアソレノイド制御装置に用いる故障検出保護回路の動作を説明するタイミングチャートである。
【００３２】
図２において、横軸は時間を示している。図２（Ａ）の縦軸は図1のクロック生成回路１０が出力するクロック信号ｆ１を示し、図２（Ｂ）の縦軸は図1のクロック生成回路１１が出力するクロック信号ｆ２を示している。図２（Ｃ）の縦軸は図1の故障検出保護回路１６がソレノイドドライバ３８Ａに出力する駆動信号ＤＲ１を示し、図２（Ｄ）の縦軸は図1の故障検出保護回路１６がソレノイドドライバ３８Ｂに出力する駆動信号ＤＲ２を示している。図２（Ｅ）の縦軸は、図1の比較回路１８が出力する故障診断信号ＦＤ１を示している。
【００３３】
例えば、クロック信号の異常とは、基準電流生成用抵抗Ｒｆの実装不良や、クロック生成回路１０やクロック生成回路１１の故障や、クロック信号ｆ１，ｆ２の配線の断線などによるクロック信号ｆ１，ｆ２の出力異常が発生した場合がある。
【００３４】
図１に示すように、クロック生成回路１０は、故障検出回路１７Ａ，１７Ｂと、比較回路１８と、ＳＷ回路１９とを備えている。故障検出回路１７Ａ，１７Ｂは、それぞれ、クロック信号ｆ１，ｆ２の停止を検出する。比較回路１８は、故障検出回路１７Ａ，１７Ｂの出力に基づいて、クロック信号ｆ１，ｆ２の故障を確定する信号ＦＤ１を出力する。駆動信号切替ＳＷ回路１９には、故障検出信号ＦＤ１とクロック信号ｆ１，ｆ２が入力されており、故障検出信号ＦＤ１の状態によって出力する駆動信号ＤＲ１，ＤＲ２を切り換えることができる。駆動信号ＤＲ１，ＤＲ２は、クロック信号ｆ１が故障した場合、切替ＳＷ回路１９によりクロック信号ｆ２を出力することになり、クロック信号ｆ２が故障した場合、クロック信号ｆ１を出力することになる。
【００３５】
また、図２の時刻ｔ１において、クロック信号故障が発生したとすると、同時に故障診断信号ＦＤ１が、図１に示したシリアル通信回路６のレジスタ７に入力されることにより、シリアル通信信号ＳＲ１で演算装置４に出力することができる。
【００３６】
以上の動作により、電源電圧ＶＢ変動の低減と輻射ノイズの低減は損なわれることになるが、応急駆動を可能とすることで全てのリニアソレノイドの停止を防ぎ、かつ変速機システム全体の停止を防ぐことができる。
【００３７】
次に、図３及び図４を用いて、本実施形態によるリニアソレノイド制御装置に用いる故障検出保護回路１６の詳細構成について説明する。  
図３は、本発明の一実施形態によるリニアソレノイド制御装置に用いる故障検出保護回路の詳細構成を示すブロック図である。なお、図１と同一符号は同一部分を示している。図４は、本発明の一実施形態によるリニアソレノイド制御装置に用いる故障検出保護回路の動作を示すタイミングチャートである。
【００３８】
図３にしめすように、故障検出保護回路１６は、２チャネルの故障検出回路１７Ａ，１７Ｂと、比較回路１８と、駆動信号切替ＳＷ回路１９とで構成されている。
【００３９】
故障検出回路１７Ａは、クロック信号ｆ１に接続されたフィルタ用抵抗４４Ａと、フィルタ用容量４５Ａと、故障検出閾値電源３４Ａと、比較器４６Ａと、フィルタ回路４７Ａと、で構成されている。ここで、フィルタ用抵抗４４Ａと、フィルタ用容量４５Ａとにより、フィルタ回路が構成される。故障検出回路１７Ｂは、クロック信号ｆ２に接続されたフィルタ用抵抗４４Ｂと、フィルタ用容量４５Ｂと、故障検出閾値電源３４Ｂと、比較器４６Ｂと、フィルタ回路４７Ｂと、で構成されている。
【００４０】
比較回路１８は、オア回路ＯＲ１を備えている。駆動信号切替ＳＷ回路１９は、切替ＳＷ素子４８，４９とで構成されている。
【００４１】
次に、図４を用いて、故障検出保護回路１６の動作について説明する。
【００４２】
図４において、横軸は時間を示している。図４（Ａ）の縦軸は、図１のクロック生成回路１０から出力するクロック信号ｆ１を示している。図４（Ｂ）の縦軸は、図１のクロック生成回路１１から出力するクロック信号ｆ２を示している。
【００４３】
図４（Ｃ）の縦軸は、図３の比較器４６Ａに入力するクロックモニタ信号ＣＭ１を示している。図４（Ｄ）の縦軸は、図３の比較器４６Ａが出力する故障検出信号ＦＤ−Ａ１を示している。図４（Ｅ）の縦軸は、図３の故障検出回路１７Ａが出力する切替ＳＷ信号ＳＷ１を示している。
【００４４】
図４（Ｆ）の縦軸は、図３の比較器４６Ｂに入力するクロックモニタ信号ＣＭ２を示している。図４（Ｇ）の縦軸は、図３の比較器４６Ｂが出力する故障検出信号ＦＤ−Ａ２を示している。図４（Ｈ）の縦軸は、図３の故障検出回路１７Ｂが出力する切替ＳＷ信号ＳＷ２を示している。
【００４５】
図４（Ｉ）の縦軸は、図３の駆動信号切替ＳＷ回路１９から出力するリニアソレノイド駆動信号ＤＲ１を示している。図４（Ｊ）の縦軸は、図３の駆動信号切替ＳＷ回路１９から出力するリニアソレノイド駆動信号ＤＲ２を示している。図４（Ｋ）の縦軸は、図３の比較回路１８から出力する故障診断信号ＦＤ１を示している。
【００４６】
図４（Ａ）に示すように、クロック信号ｆ１は、周波数ｆ１でスイッチングしている。図４（Ｂ）に示すように、クロック信号ｆ２は、周波数ｆ２でスイッチングしている。図４（Ｉ）に示すように、正常時の電磁負荷駆動信号ＤＲ１は、クロック信号ｆ１を用いた駆動周波数である。図４（Ｊ）に示すように、正常時の電磁負荷駆動信号ＤＲ２は、クロック信号ｆ２を用いた駆動信号である。
【００４７】
図４（Ａ）に示すクロック信号ｆ１の電圧幅Ｖ１は、図３に示したフィルタ用抵抗４４Ａとフィルタ用容量４５Ａによって、図４（Ｄ）に示すクロックモニタ信号ＣＭ１として電圧幅Ｖ１’に平滑化される。ここでは、フィルタ時定数を調整することにより、クロックモニタ信号の電圧幅Ｖ１’＝クロック信号ＣＭ１の電圧幅÷２とする。
【００４８】
ここで、図４（Ａ）に示すように、時刻ｔａのとき、クロック信号ｆ１が何らかの故障により停止したとする。クロック信号ｆ１が停止すると、図４（Ｃ）に示すように、クロックモニタ信号ＣＭ１が下がり始める。時刻ｔｂのとき、クロックモニタ信号ＣＭ１が故障検出閾値ＴＨ１を下回ったとき、図３の比較器４６で比較され、図４（Ｄ）に示す故障検出信号ＦＤ−Ａ１がロウからハイに切り替わる。故障検出信号ＦＤ−Ａ１の立上りエッジからフィルタ時間ＦＴ１後の時刻ｔ０のとき、クロック信号ｆ１の故障が確定し、図４（Ｅ）に示す切替ＳＷ信号ＳＷ１が図３の切替ＳＷ素子４８に入力され、図４（Ｉ）に示すように、電磁負荷駆動信号ＤＲ１はクロック信号ｆ１からクロック信号ｆ２に切り替わる。同時に、オア回路ＯＲ１による切替ＳＷ信号ＳＷ１，ＳＷ２との論理和により、図４（Ｋ）に示す故障診断信号ＦＤ１をロウからハイに切替、シリアル通信回路６に入力する。
【００４９】
次に、図５を用いて、本実施形態によるリニアソレノイド制御装置に用いるクロック生成回路１０の詳細構成について説明する。  
図５は、本発明の一実施形態によるリニアソレノイド制御装置に用いるクロック生成回路の詳細構成を示すブロック図である。なお、図１と同一符号は同一部分を示している。
【００５０】
クロック周波数生成回路１０は、周波数微調整器１３と、３チャネルの差動対回路７２Ａ，７２Ｂ，７２Ｃと、比較器７６と、分周器７８とを備えている。３チャネルの差動対回路７２Ａ，７２Ｂ，７２Ｃは、リング発振器を構成する。例えば、差動対回路７２Ａは、バイアス用スイッチ素子７３と、差動対回路用スイッチ素子Ｍ６，Ｍ７，Ｍ８，Ｍ９とで構成される。他の差動対回路７２Ｂ，７２Ｃも、差動対回路７２Ａと同じ構成となっている。
【００５１】
比較器７６は、３チャネルの差動対回路７２Ａ，７２Ｂ，７２Ｃで構成されるリング発振器のループ信号ＬＯ１，ＬＯ２を比較して、基準クロック信号ＲＣ１に出力する。分周器７８は、基準クロック信号ＲＣ１を分周して、クロック信号ｆ１を出力する。分周器７８の分周率は、図１に示したシリアル通信回路６のレジスタ８による周波数設定値ＦＳ１によって可変可能である。
【００５２】
ここで、差動対回路７２Ａ，７２Ｂ，７２Ｃの出力特性は、バイアス電流Ｉｂによって変化し、クロック信号ｆ１の周波数を可変にすることができる。
【００５３】
バイアス用スイッチ素子７３に流れるバイアス電流Ｉｂは、基準電源電圧Ｖｒｅｆと、参照電流生成用抵抗Ｒｆとの間に流れる基準電流Ｉｒｅｆを基準に生成される。基準電流Ｉｒｅｆを流す手段であるスイッチ素子Ｍ１がオンになると、同時にスイッチ素子Ｍ４もオン（スイッチ素子６４，６５はオフ状態）になり、カレントミラーにより基準電流Ｉｒｅｆと同じ電流Ｉｃが、バイアス電流Ｉｂとして流れることになる。
【００５４】
周波数微調整回路１３は、セレクタ回路６１と、スイッチ素子６４，６５と、スイッチ素子Ｍ２，Ｍ３，Ｍ４とから構成される。セレクタ回路６１には、図１に示したシリアル通信回路６からの周波数微設定値ＦＳ２が入力する。セレクタ回路６１は、周波数微設定値ＦＳ２に応じて、セレクト信号ＳＥ１，ＳＥ２を切り換える。例えば、セレクト信号ＳＥ１がオンの場合、スイッチ素子６５がオンになるため、電流Ｉｍ２が流れることになる。バイアス電流Ｉｂはカレントミラー回路により、スイッチ素子Ｍ２，Ｍ３，Ｍ４に流れる電流の総和になるため、電流Ｉｍ２が流れた場合のバイアス電流Ｉｂは、電流Ｉｍ２と電流Ｉｃとの和（Ｉｍ２＋Ｉｃ）になる。このように、周波数微調整器１３及びセレクト回路６１により、バイアス電流Ｉｂを可変可能とし、クロック生成回路１０の出力であるクロック信号ｆ１の周波数を可変できる。ここで、Ｉｃ＝Ｉｍ２＝Ｉｍ３とした場合、スイッチ素子６４，６５がオフ時のバイアス電流Ｉｂ＝Ｉｃに対して、スイッチ素子６４をオンし、スイッチ素子５５をオフとしたとき、電流Ｉｂ＝２・Ｉｃとなる。バイアス電流ＩｂがＩｃの時の、クロック生成生成回路１０が出力するクロック周波数ｆ１が５００．０００Ｈｚとすると、バイアス電流Ｉｂが２・Ｉｃの時の、クロック生成生成回路１０が出力するクロック周波数ｆ１が５００．０１０Ｈｚとなるように、クロック生成回路１０は構成されている。また、スイッチ素子６４，６５をオンした時、バイアス電流Ｉｂは、３・Ｉｃとなる。この時の、クロック生成生成回路１０が出力するクロック周波数ｆ１が５００．０２０Ｈｚとなるように、クロック生成回路１０は構成されている。
【００５５】
前述のように、クロック生成回路１０で生成される基準クロックを４．０ＭＨｚとして設計し、電磁負荷２の駆動周波数ｆ１を５００．００Ｈｚ（周期Ｔｓ１＝ｆ１００μｓ）で出力する場合、他の駆動周波数の調整分解能は基準クロックの１クロック分とした場合に比べて、本実施形態のクロック生成回路１０（クロック生成回路１１も同様）は、より駆動周波数を微調整できる。クロック生成回路１０と、クロック生成回路１１が出力する駆動周波数は、できるだけ近い方が、供給電源の変動および輻射ノイズ低減する際に効果的であるため、本実施形態の方がより供給電源の変動および輻射ノイズを低減できるものとなる。
【００５６】
なお、図１に示したクロック生成回路１１も、クロック生成回路１０と同様の構成であり、同様に動作するものである。
【００５７】
なお、以上の説明では、負荷２の個数は２個であり、電磁ソレノイドドライバ３８も２個であり、クロック生成回路１０，１１も２個としている。しかし、負荷及び電磁ソレノイドドライバが３個以上の場合には、次のように構成する。例えば、負荷２の個数は３個であり、電磁ソレノイドドライバ３８が３個の場合には、クロック生成回路を３個とする。そして、３個のクロック生成回路が出力する駆動周波数は、５００．０００Ｈｚ，５００．０１０Ｈｚ，５００．０２０Ｈｚのように、僅かずつずらすようにする。また、負荷２の個数は４個であり、電磁ソレノイドドライバ３８が４個の場合には、クロック生成回路を２個とする。そして、第1のクロック生成回路の駆動クロックを、第１及び第２の負荷を駆動する電磁ソレノイドドライバに供給し、第２のクロック生成回路の駆動クロックを、第３及び第４の負荷を駆動する電磁ソレノイドドライバに供給する。この場合、２個のクロック生成回路が出力する駆動周波数は、５００．０００Ｈｚ，５００．０１０Ｈｚのように、僅かにずらしている。
【００５８】
以上説明したように、本実施形態では、変速機等の制御に用いるリニアソレノイド制御装置において、供給電源の変動および輻射ノイズ低減をできるものとなる。また、駆動周波数生成回路が故障した場合に正常なクロックに切替えることで応急駆動を可能とし、安定したシステムを提供することができる。
【００５９】
次に、図６を用いて、本発明の他の実施形態によるリニアソレノイド制御装置の構成及び動作について説明する。  
図６は、本発明の他の実施形態によるリニアソレノイド制御装置の全体構成を示すブロック図である。なお、図１と同一符号は、同一部分を示している。
【００６０】
本実施形態のリニアソレノイド制御装置１’は、半導体装置３’と、ＣＰＵ４’とを備えている。半導体装置３’が、図１に示した半導体装置３と相違する点は、図１の半導体装置３が内部に備えていたクロック生成回路１０を備えていない点である。そして、一方では、ＣＰＵ４’は、その内部にクロック生成回路５１を備えている。クロック生成回路５１は、クロック信号ｆ１を出力し、故障検出保護回路１６に入力する。
【００６１】
なお、その他の構成及び動作は、図１にて説明したものと同様である。
【００６２】
本実施形態によっても、変速機等の制御に用いるリニアソレノイド制御装置において、供給電源の変動および輻射ノイズ低減をできるものとなる。また、駆動周波数生成回路が故障した場合に正常なクロックに切替えることで応急駆動を可能とし、安定したシステムを提供することができる。
【符号の説明】
【００６３】
１，１’…電磁負荷制御装置
２Ａ，２Ｂ…電磁負荷
３，３’…半導体装置
４，４’…演算装置
６…シリアル通信回路
７，８，９…レジスタ
１０，１１，５１…クロック生成回路
１３…周波数微調整回路
１６…故障検出保護回路
１７Ａ，１７Ｂ…故障検出回路
１８…比較回路
１９…駆動信号切替ＳＷ回路
３８Ａ，３８Ｂ…ソレノイドドライバ
４１Ａ，４１Ｂ…出力用半導体スイッチ素子
４２Ａ，４２Ｂ…整流素子
４４Ａ，４４Ｂ…フィルタ用抵抗
４５Ａ，４５Ｂ…フィルタ用容量
４６Ａ，４６Ｂ…比較器
４７Ａ，４７Ｂ…フィルタ回路
４８，４９…切替ＳＷ素子
【図１】
2012252395.tif 000003
【図２】
2012252395.tif 000004
【図３】
2012252395.tif 000005
【図４】
2012252395.tif 000006
【図５】
2012252395.tif 000007
【図６】
2012252395.tif 000008