(57)【要約】      （修正有）【課題】耐高電圧スイッチ回路を通常のＭＯＳトランジスタを用いて構成するとともに、論理回路を停止する時間を大幅に削減して低電力性能を向上させるために、初期化を高速に行うことができるＤＣ−ＤＣコンバータを提供する【解決手段】チャージポンプ回路１と、その電源のオン・オフを行う第１のスイッチ用ＭＯＳトランジスタ３から構成されるＤＣ−ＤＣコンバータにおいて、チャージポンプ回路１の電源オフ時に、チャージポンプ回路の出力端子の寄生容量に充電された電荷を直列接続された第２および第３のスイッチ用ＭＯＳトランジスタ４，５を介して放電する構成である。【選択図】図１
2012223007.tif 000002
【特許請求の範囲】
【請求項１】
チャージポンプ回路と、その電源のオン・オフを行う第１のスイッチ用ＭＯＳトランジスタから構成されるＤＣ−ＤＣコンバータにおいて、
前記チャージポンプ回路の電源オフ時に、前記チャージポンプ回路の出力端子の寄生容量に充電された電荷を直列接続された第２および第３のスイッチ用ＭＯＳトランジスタを介して放電する構成である
ことを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
請求項１に記載のＤＣ−ＤＣコンバータにおいて、
前記チャージポンプ回路がオンのときに、電源電位よりも高い電位を出力する正のチャージポンプ回路であり、
前記第１のスイッチ用ＭＯＳトランジスタは、前記チャージポンプ回路の電源端子と電源電位との間に接続され、ゲートに入力する接地電位または電源電位の制御信号に応じて前記チャージポンプ回路をオン・オフするＰＭＯＳトランジスタであり、
前記第２のスイッチ用ＭＯＳトランジスタは、ゲートに電源電位が接続され、ドレインに前記チャージポンプ回路の出力端子が接続され、ソースに前記第３のスイッチ用ＭＯＳトランジスタのドレインが接続されたＮＭＯＳトランジスタであり、
前記第３のスイッチ用ＭＯＳトランジスタは、ゲートに前記制御信号が入力され、ドレインに前記第２のスイッチ用ＭＯＳトランジスタのソースが接続され、ソースに接地電位が接続されたＮＭＯＳトランジスタであり、
前記制御信号が電源電位になって前記チャージポンプ回路がオフのときに、前記第２および第３のスイッチ用ＭＯＳトランジスタがオンで前記チャージポンプ回路の出力端子と接地電位との間に直接回路を形成する構成である
ことを特徴とするＤＣ−ＤＣコンバータ。
【請求項３】
請求項２に記載のＤＣ−ＤＣコンバータにおいて、
前記チャージポンプ回路はオンのときに、前記電源電位の 1.2倍から 2.5倍の高い電位を出力する構成である
ことを特徴とするＤＣ−ＤＣコンバータ。
【請求項４】
請求項１に記載のＤＣ−ＤＣコンバータにおいて、
前記チャージポンプ回路がオンのときに、接地電位よりも低い電位を出力する負のチャージポンプ回路であり、
前記第１のスイッチ用ＭＯＳトランジスタは、前記チャージポンプ回路の電源端子と接地電位との間に接続され、ゲートに入力する電源電位または接地電位の制御信号に応じて前記チャージポンプ回路をオン・オフするＮＭＯＳトランジスタであり、
前記第２のスイッチ用ＭＯＳトランジスタは、ゲートに接地電位が接続され、ドレインに前記チャージポンプ回路の出力端子が接続され、ソースに前記第３のスイッチ用ＭＯＳトランジスタのドレインが接続されたＰＭＯＳトランジスタであり、
前記第３のスイッチ用ＭＯＳトランジスタは、ゲートに前記制御信号が入力され、ドレインに前記第２のスイッチ用ＰＯＳトランジスタのソースが接続され、ソースに電源電位が接続されたＰＭＯＳトランジスタであり、
前記制御信号が接地電位になって前記チャージポンプ回路がオフのときに、前記第２および第３のスイッチ用ＭＯＳトランジスタがオンで前記チャージポンプ回路の出力端子と電源電位との間に直接回路を形成する構成である
ことを特徴とするＤＣ−ＤＣコンバータ。
【請求項５】
請求項４に記載のＤＣ−ＤＣコンバータにおいて、
前記チャージポンプ回路はオンのときに、前記接地電位よりも前記電源電位の 0.2倍から 1.5倍の低い電位を出力する構成である
ことを特徴とするＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、間欠動作する論理回路の電源制御回路（スイッチ制御回路）として用いるＤＣ−ＤＣコンバータに関する。なお、間欠動作する論理回路とは、例えばＲＦＩＤシステムや携帯型無線端末に使用される高周波アナログ回路を想定しているが、一般に集積回路における論理回路や演算回路も含むものとする。
【背景技術】
【０００２】
待機時のＣＭＯＳ回路のリーク電流を低減する従来方法として、図３、図４に示すＤＣ−ＤＣコンバータを用いた電源制御回路（特許文献１）がある。
【０００３】
図３(a) に示す論理回路１１が動作時（ＯＮ時）には、ＮＭＯＳトランジスタ１２のゲート電位はＤＣ−ＤＣコンバータ１４の昇圧動作により正の電源電位Ｖddよりも高い電位（例えば２Ｖdd）に制御され、スイッチ１６がオフ、スイッチ１７がオンでＰＭＯＳトランジスタ１３のゲート電位が接地電位（０Ｖ）に制御され、両トランジスタは導通して論理回路１１に電流が供給される。このとき、ＮＭＯＳトランジスタ１２のゲート電位が電源電位よりも高くなるので、電源電位が低い場合でも論理回路１１に十分な電流を供給することができる。
【０００４】
一方、図３(b) に示す論理回路１１が待機時（ＯＦＦ時）には、ＤＣ−ＤＣコンバータ１４の動作が停止してＮＭＯＳトランジスタ１２のゲート電位が接地電位（０Ｖ）になり、スイッチ１６がオン、１７がオフでＰＭＯＳトランジスタ１３のゲート電位が正の電源電位Ｖddに制御され、両トランジスタは非導通となる。このとき、両トランジスタのソース電位は中間電位（〜Ｖdd／２）になる。このため、両トランジスタともにゲート／ソース間は逆バイアス状態になり、リーク電流が大幅に低減する。
【０００５】
図４(a) に示す論理回路１１が動作時（ＯＮ時）には、ＰＭＯＳトランジスタ１３のゲート電位はＤＣ−ＤＣコンバータ１５の降圧動作により接地電位（０Ｖ）よりも低い電位（例えば−Ｖdd）に制御され、スイッチ１６がオン、スイッチ１７がオフでＮＭＯＳトランジスタ１２のゲート電位が正の電源電位Ｖddに制御され、両トランジスタは導通して論理回路１１に電流が供給される。このとき、ＰＭＯＳトランジスタ１３のゲート電位が接地電位より低くなるので、電源電位が低い場合でも論理回路１１に十分な電流を供給することができる。
【０００６】
一方、図４(b) に示す論理回路１１が待機時（ＯＦＦ時）には、ＤＣ−ＤＣコンバータ１５が動作を停止してＰＭＯＳトランジスタ１３のゲート電位が正の電源電位Ｖddになり、スイッチ１６がオフ、スイッチ１７がオンでＮＭＯＳトランジスタ１２のゲート電位が接地電位（０Ｖ）に制御され、両トランジスタは非導通となる。このとき、両トランジスタのソース電位は中間電位（〜Ｖdd／２）になる。このため、両トランジスタともにゲート／ソース間は逆バイアス状態になり、リーク電流が大幅に低減する。
【０００７】
このように、パワースイッチにＮＭＯＳトランジスタ１２とＰＭＯＳトランジスタ１３を用いることで待機時のリーク電流を大幅に低減することができる。また、動作時にＤＣ−ＤＣコンバータ１４，１５を用いてパワースイッチに用いるＮＭＯＳトランジスタ１２またはＰＭＯＳトランジスタ１３のゲート電位を電源電位よりも高く、あるいは接地電位よりも低くすることで充分な電流を論理回路１１に供給することができる。
【０００８】
図５は、ＤＣ−ＤＣコンバータ１４の構成例を示す。
図５において、ＤＣ−ＤＣコンバータ１４は、正のチャージポンプ回路１とスイッチ用のＰＭＯＳトランジスタおよびＮＭＯＳトランジスタから構成される。図７(1) に正のチャージポンプ回路１の一例を示す。ＤＣ−ＤＣコンバータ１４では、動作時に入力端子から入力されるクロック信号によりチャージポンピングが行われ、電源電位Ｖddよりも約２倍程度高い電位（２Ｖdd）を出力し、待機時にはスイッチ切り替えにより接地電位が出力される。
【０００９】
図６は、ＤＣ−ＤＣコンバータ１５の構成例を示す。
図６において、ＤＣ−ＤＣコンバータ１５は、負のチャージポンプ回路２とスイッチ用のＰＭＯＳトランジスタおよびＮＭＯＳトランジスタから構成される。図７(2) に負のチャージポンプ回路２の一例を示す。ＤＣ−ＤＣコンバータ１５では、動作時に入力端子から入力されるクロック信号によりチャージポンピングが行われ、接地電位よりも電源電圧程度低い電位（−Ｖdd）を出力し、待機時にはスイッチ切り替えにより電源電位が出力される。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００８−０４２８７０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかし、図５のＤＣ−ＤＣコンバータ１４または図６のＤＣ−ＤＣコンバータ１５において、動作時から待機時に状態を変える場合、出力端子の寄生容量に貯まった電荷がチャージポンプを通って抜けるため、ＤＣ−ＤＣコンバータの出力電位が所望の値に変化するのに多くの時間が必要である。このため、図３または図４に示す論理回路１１を停止するのに時間がかかり、平均消費電流を充分に低減することができない問題があった。
【００１２】
また、上記問題を解決するため、例えば図８に示すようなＮＭＯＳトランジスタをＤＣ−ＤＣコンバータの出力端子と接地電位間に付けると、ＤＣ−ＤＣコンバータの動作時にＮＭＯＳスイッチのゲート／ドレイン間にかかる電圧が電源電圧の２倍程度になり、スイッチの信頼性が確保できない問題があった。
【００１３】
本発明は、以上の２つの問題点を考慮し、耐高電圧スイッチ回路を通常のＭＯＳトランジスタを用いて構成するとともに、論理回路を停止する時間を大幅に削減して低電力性能を向上させるために、初期化を高速に行うことができるＤＣ−ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明は、チャージポンプ回路と、その電源のオン・オフを行う第１のスイッチ用ＭＯＳトランジスタから構成されるＤＣ−ＤＣコンバータにおいて、チャージポンプ回路の電源オフ時に、チャージポンプ回路の出力端子の寄生容量に充電された電荷を直列接続された第２および第３のスイッチ用ＭＯＳトランジスタを介して放電する構成である。
【００１５】
本発明のＤＣ−ＤＣコンバータにおいて、チャージポンプ回路がオンのときに、電源電位よりも高い電位を出力する正のチャージポンプ回路であり、第１のスイッチ用ＭＯＳトランジスタは、チャージポンプ回路の電源端子と電源電位との間に接続され、ゲートに入力する接地電位または電源電位の制御信号に応じてチャージポンプ回路をオン・オフするＰＭＯＳトランジスタであり、第２のスイッチ用ＭＯＳトランジスタは、ゲートに電源電位が接続され、ドレインにチャージポンプ回路の出力端子が接続され、ソースに第３のスイッチ用ＭＯＳトランジスタのドレインが接続されたＮＭＯＳトランジスタであり、第３のスイッチ用ＭＯＳトランジスタは、ゲートに制御信号が入力され、ドレインに第２のスイッチ用ＭＯＳトランジスタのソースが接続され、ソースに接地電位が接続されたＮＭＯＳトランジスタであり、制御信号が電源電位になってチャージポンプ回路がオフのときに、第２および第３のスイッチ用ＭＯＳトランジスタがオンでチャージポンプ回路の出力端子と接地電位との間に直接回路を形成する構成である。
【００１６】
このチャージポンプ回路はオンのときに、電源電位の 1.2倍から 2.5倍の高い電位を出力する構成である。
【００１７】
本発明のＤＣ−ＤＣコンバータにおいて、チャージポンプ回路がオンのときに、接地電位よりも低い電位を出力する負のチャージポンプ回路であり、第１のスイッチ用ＭＯＳトランジスタは、チャージポンプ回路の電源端子と接地電位との間に接続され、ゲートに入力する電源電位または接地電位の制御信号に応じてチャージポンプ回路をオン・オフするＮＭＯＳトランジスタであり、第２のスイッチ用ＭＯＳトランジスタは、ゲートに接地電位が接続され、ドレインにチャージポンプ回路の出力端子が接続され、ソースに第３のスイッチ用ＭＯＳトランジスタのドレインが接続されたＰＭＯＳトランジスタであり、第３のスイッチ用ＭＯＳトランジスタは、ゲートに制御信号が入力され、ドレインに第２のスイッチ用ＰＯＳトランジスタのソースが接続され、ソースに電源電位が接続されたＰＭＯＳトランジスタであり、制御信号が接地電位になってチャージポンプ回路がオフのときに、第２および第３のスイッチ用ＭＯＳトランジスタがオンでチャージポンプ回路の出力端子と電源電位との間に直接回路を形成する構成である。
【００１８】
このチャージポンプ回路はオンのときに、接地電位よりも電源電位の 0.2倍から 1.5倍の低い電位を出力する構成である。
【発明の効果】
【００１９】
本発明のＤＣ−ＤＣコンバータは、各スイッチ用ＭＯＳトランジスタの端子間にかかる電圧を電源電位以下とすることにより高信頼な回路を実現できるとともに、チャージポンプ回路の電源オフ時にチャージポンプ回路の出力を短時間の内に初期化することができる。これにより、このＤＣ−ＤＣコンバータを電源制御回路として用いる論理回路を停止する時間を大幅に削減し、低電力性能を向上させることができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施例１のＤＣ−ＤＣコンバータの構成例を示す図である。
【図２】本発明の実施例２のＤＣ−ＤＣコンバータの構成例を示す図である。
【図３】論理回路の電源制御回路の第１の構成例を示す図である。
【図４】論理回路の電源制御回路の第２の構成例を示す図である。
【図５】ＤＣ−ＤＣコンバータ１４の構成例を示す図である。
【図６】ＤＣ−ＤＣコンバータ１５の構成例を示す図である。
【図７】正のチャージポンプ回路１、負のチャージポンプ回路２の構成例を示す図である。
【図８】ＤＣ−ＤＣコンバータ１４の変更例を示す図である。
【発明を実施するための形態】
【実施例１】
【００２１】
図１は、本発明の実施例１のＤＣ−ＤＣコンバータの構成例を示す。本実施例のＤＣ−ＤＣコンバータは、図３に示す論理回路の電源制御回路として用いられるＤＣ−ＤＣコンバータ１４として置き換えが可能なものである。
【００２２】
図１において、実施例１のＤＣ−ＤＣコンバータは、電源電位Ｖddの２倍程度の出力がある正のチャージポンプ回路１と、スイッチ用ＭＯＳトランジスタ３，４，５から構成される。
【００２３】
スイッチ用ＭＯＳトランジスタ３はＰＭＯＳＦＥＴであり、そのゲートが制御信号端子に接続され、ソースおよびドレインが電源電位Ｖddおよびチャージポンプ回路１の電源端子にそれぞれ接続される。スイッチ用ＭＯＳトランジスタ４はＮＭＯＳＦＥＴであり、そのゲートが電源電位Ｖddに接続され、ドレインおよびソースがチャージポンプ出力およびスイッチ用ＭＯＳトランジスタ５のドレイン端子にそれぞれ接続される。スイッチ用ＭＯＳトランジスタ５はＮＭＯＳＦＥＴであり、そのゲートが制御信号端子に接続され、ドレインおよびソースがスイッチ用ＭＯＳトランジスタ４のソース端子および接地電位にそれぞれ接続される。
【００２４】
動作時（ＯＮ時）には、制御信号が接地電位（０Ｖ）、チャージポンプ回路１にクロック入力があり、チャージポンプ出力が電源電位の約２倍（ 1.2倍から 2.5倍）の電位（例えば２Ｖdd）である。この時、スイッチ用ＭＯＳトランジスタ３のゲート、ソース、ドレイン端子電圧は、それぞれ０、Ｖdd、Ｖddである。また、スイッチ用ＭＯＳトランジスタ４のゲート、ソース、ドレイン端子電圧は、それぞれＶdd、Ｖdd、２Ｖddである。さらに、スイッチ用ＭＯＳトランジスタ５のゲート、ソース、ドレイン端子電圧は、それぞれ０、０、Ｖddである。したがって、スイッチ用ＭＯＳトランジスタ３，４，５の全ての端子間にかかる電圧は高々電源電位Ｖddであり、信頼性の問題は起こらない。また、スイッチ用ＭＯＳトランジスタ３はＯＮ状態、スイッチ用ＭＯＳトランジスタ４，５はＯＦＦ状態である。
【００２５】
待機時（ＯＦＦ時）には、制御信号が電源電位Ｖddになり、スイッチ用ＭＯＳトランジスタ３がＯＦＦ状態になると共に、スイッチ用ＭＯＳトランジスタ４，５はＯＮ状態になるため、チャージポンプ出力は短時間の内に接地電位（０Ｖ）に変化する。よって、本実施例のＤＣ−ＤＣコンバータを図３のＤＣ−ＤＣコンバータ１４として用いれば、短時間の内にパワースイッチのバイアス状態を制御して高速な初期化動作が可能になり、論理回路の平均消費電力を低減することができる。
【実施例２】
【００２６】
図２は、本発明の実施例１のＤＣ−ＤＣコンバータの構成例を示す。本実施例のＤＣ−ＤＣコンバータは、図４に示す論理回路の電源制御回路として用いられるＤＣ−ＤＣコンバータ１５として置き換えが可能なものである。
【００２７】
図２において、実施例２のＤＣ−ＤＣコンバータは、接地電位よりも電源電位Ｖdd程度の低い出力（−Ｖdd）の負のチャージポンプ回路２と、スイッチ用ＭＯＳトランジスタ６，７，８から構成される。
【００２８】
スイッチ用ＭＯＳトランジスタ６はＮＭＯＳＦＥＴであり、そのゲートが制御信号端子に接続され、ソースおよびドレインが接地電位およびチャージポンプ回路２の電源端子にそれぞれ接続される。スイッチ用ＭＯＳトランジスタ７はＰＭＯＳＦＥＴであり、そのゲートが接地電位に接続され、ドレインおよびソースがチャージポンプ出力およびスイッチ用ＭＯＳトランジスタ８のドレイン端子にそれぞれ接続される。スイッチ用ＭＯＳトランジスタ８はＰＭＯＳＦＥＴであり、そのゲートが制御信号端子に接続され、ドレインおよびソースがスイッチ用ＭＯＳトランジスタ７のソース端子および電源電位Ｖddにそれぞれ接続される。
【００２９】
動作時（ＯＮ時）には、制御信号が電源電位Ｖdd、チャージポンプ回路２にクロック入力があり、チャージポンプ出力が接地電位より電源電位程度（電源電位の 0.2倍から 1.5倍）低い電位（例えば−Ｖdd）である。この時、スイッチ用ＭＯＳトランジスタ６のゲート、ソース、ドレイン端子電圧は、それぞれＶdd、０、０である。また、スイッチ用ＭＯＳトランジスタ７のゲート、ソース、ドレイン端子電圧は、それぞれ０、０、−Ｖddである。さらに、スイッチ用ＭＯＳトランジスタ８のゲート、ソース、ドレイン端子電圧は、それぞれＶdd、Ｖdd、０である。したがって、スイッチ用ＭＯＳトランジスタ６，７，８の全ての端子間にかかる電圧は高々電源電位Ｖddであり、信頼性の問題は起こらない。またスイッチ用ＭＯＳトランジスタ６はＯＮ状態、スイッチ用ＭＯＳトランジスタ７，８はＯＦＦ状態である。
【００３０】
待機時（ＯＦＦ時）には、制御信号が接地電位（０Ｖ）になるため、スイッチ用ＭＯＳトランジスタ６がＯＦＦ状態になると共に、スイッチ用ＭＯＳトランジスタ７，８はＯＮ状態になるため、チャージポンプ出力は短時間の内に電源電位Ｖddに変化する。よって、本実施例のＤＣ−ＤＣコンバータを図４のＤＣ−ＤＣコンバータ１５として用いれば、短時間の内にパワースイッチのバイアス状態を制御して高速な初期化動作が可能になり、論理回路の平均消費電力を低減することができる。
【符号の説明】
【００３１】
１  正のチャージポンプ回路
２  負のチャージポンプ回路
３  スイッチ用ＭＯＳトランジスタ（ＰＭＯＳＦＥＴ）
４  スイッチ用ＭＯＳトランジスタ（ＮＭＯＳＦＥＴ）
５  スイッチ用ＭＯＳトランジスタ（ＮＭＯＳＦＥＴ）
６  スイッチ用ＭＯＳトランジスタ（ＮＭＯＳＦＥＴ）
７  スイッチ用ＭＯＳトランジスタ（ＰＭＯＳＦＥＴ）
８  スイッチ用ＭＯＳトランジスタ（ＰＭＯＳＦＥＴ）
１１  論理回路
１２  ＮＭＯＳトランジスタ
１３  ＰＭＯＳトランジスタ
１４，１５  ＤＣ−ＤＣコンバータ
１６，１７  スイッチ
【図１】
2012223007.tif 000003
【図２】
2012223007.tif 000004
【図３】
2012223007.tif 000005
【図４】
2012223007.tif 000006
【図５】
2012223007.tif 000007
【図６】
2012223007.tif 000008
【図７】
2012223007.tif 000009
【図８】
2012223007.tif 000010