(57)【要約】【課題】電極部材に対して安定した品質のはんだ付けを行うことを可能にする電極部材のはんだ付け方法を提供することを課題とする。【解決手段】電極部材のはんだ付け方法によると、固体状のはんだ材１及び該はんだ材１上に設けられるリード２を、基板４にはんだ付けされた半導体素子３の上方に該半導体素子３と間隔を空けて配置するステップと、はんだ材１を加熱するステップとによって、リード２が半導体素子３にはんだ付けされる。【選択図】図２
2012023125.tif 000002
【特許請求の範囲】
【請求項１】
固体状のはんだ材及び前記はんだ材上に設けられる電極部材を接合対象部材の上方に前記接合対象部材と間隔を空けて配置するステップと、
前記はんだ材を加熱するステップとを含む電極部材のはんだ付け方法。
【請求項２】
前記はんだ材は、前記電極部材の下面と対向して配置される底部と前記電極部材の一側面と対向して配置される側部とを有し、
前記はんだ材の体積は、前記電極部材における前記はんだ材の底部と対向する第１の領域と前記接合対象部材における前記第１の領域と対向する第２の領域との間の間隙を充填するために必要な体積より大きい体積を有する請求項１に記載の電極部材のはんだ付け方法。
【請求項３】
前記はんだ材は前記電極部材に組み付けられる請求項１または請求項２に記載の電極部材のはんだ付け方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電極部材のはんだ付け方法に関する。
【背景技術】
【０００２】
従来のリード（電極部材）をはんだ付けにより接合する方法として、例えば特許文献１に、半導体装置における多ピンパッケージのＩＣの本体部から延びる複数のリードを基板（接合対象部材）にはんだ付けするものが記載されている。特許文献１では、リードには、はんだメッキ層が被覆されており、基板は、合成樹脂板からなる基材の上に銅箔からなる導体が貼り付けられ、さらに、導体の上にカバーフィルムが貼り付けられて形成されている。なお、カバーフィルムは部分的に取り除かれて導体が露出しており、この露出した導体にリードが接触するようにＩＣの本体部を位置合わせして基板上に載せ、この状態でリードに向けて加熱空気を吹き付けることで、リード表面のはんだメッキ層を溶融させ、この溶融したはんだでリードと導体とを接合している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平８−４６１１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、ＩＣの本体部の各リードには製造時の公差があり、各リードにおける導体と接触させる部位では、ＩＣの本体部に対する上下方向の相対位置が同一とはならずにばらつきを有している。このため、基板の上に位置合わせして載せたＩＣの本体部のリードには、導体に接触するもの、及び、導体と接触しないものが混在する場合がある。
この場合、特許文献１の構成では、メッキ処理で形成可能なはんだメッキ層の厚さには限界があるため、リードと導体との間が大きく空いてしまうとリードと導体との間を充填できず、リードと導体が接合できなくなるという問題がある。
一方、はんだ量の不足を防ぐために、リードの全てを導体に接触するようにして本体部を配置すると、リードの中には導体に強い力で押し付けられるものがあり、このようなリードには、導体からの反力によりはんだ付け後に残留応力が残り、リード及び接合部の耐久性が低下するという問題がある。よって、特許文献１に記載される方法では、リードの公差によりはんだ付けの品質が影響を受けるという問題、すなわち、公差を吸収することのできる安定した品質のはんだ付けを確保することができないという問題がある。
【０００５】
この発明は、このような問題点を解決するためになされたものであり、電極部材に対して安定した品質のはんだ付けを行うことを可能にする電極部材のはんだ付け方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係る電極部材のはんだ付け方法は、固体状のはんだ材及びはんだ材上に設けられる電極部材を接合対象部材の上方に接合対象部材と間隔を空けて配置するステップと、はんだ材を加熱するステップとを含む。なお、はんだ材は、固体状に限らず、ペースト状であってもよい。
【０００７】
また、はんだ材は、電極部材の下面と対向して配置される底部と電極部材の一側面と対向して配置される側部とを有し、はんだ材の体積は、電極部材におけるはんだ材の底部と対向する第１の領域と接合対象部材における第１の領域と対向する第２の領域との間の間隙を充填するために必要な体積より大きい体積を有してよい。
また、上記方法において、はんだ材は電極部材に組み付けられてもよい。
【発明の効果】
【０００８】
この発明によれば、電極部材に対して安定した品質のはんだ付けを行うことができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態に係る電極部材のはんだ付け方法における、リードのはんだ付け前後の状態を示す模式側面図である。
【図２】図１のＩＩａ−ＩＩａ線、及びＩＩｂ−ＩＩｂ線に沿った模式断面図である。
【図３】図１のリードの変形例を示す斜視図である。
【図４】図１の状態（ａ）のリード及び半導体素子が複数ある場合の例を示す斜視図である。
【発明を実施するための形態】
【００１０】
以下に、この発明の実施の形態について、添付図面に基づいて説明する。
実施の形態
図１〜２を用いて、この発明の実施の形態にかかる電極部材のはんだ付け方法を説明する。なお、本実施の形態では、基板上にはんだ付けされた半導体素子の上に電極部材をはんだ付けするものについて説明する。
図１の状態（ａ）及び図２の状態（ａ）を参照すると、この発明の実施の形態に係る電極部材のはんだ付け方法において、電極部材であるリード２がはんだ付けされる前の状態が示されている。
【００１１】
図１の状態（ａ）を参照すると、まず、基板４がその上面４ａにチップ状の半導体素子３がはんだ付けされた状態で配置されており、はんだ付けされた半導体素子３及び基板４は、第二組立体２０を構成している。
ここで、第二組立体２０について詳述すると、基板４の上面４ａに、固体で板状をした又はペースト状であるはんだ材１１が載せられ、さらに、このはんだ材１１の上に半導体素子３が載せられ、そして、はんだ材１１が加熱される。これによって、はんだ材１１が溶融し、溶融したはんだ材１１が基板４と半導体素子３とを接合し、第二組立体２０が形成される。このとき、半導体素子３と基板４とは、はんだ材１１によって電気的に接続されている。
ここで、半導体素子３は、接合対象部材を構成している。
【００１２】
次に、配置された第二組立体２０に対して、その上方に、先端付近に固体のはんだ材１が取り付けられた板状のリード２が配置される。
図２の状態（ａ）を参照すると、はんだ材１は、四角板状の底部１ａと該底部１ａの側端部から垂直に延びる側部１ｂ、１ｃとから構成されており、断面コの字状に形成されている。
底部１ａの上面１ｄａにおける側部１ｂ、１ｃが設けられる側の辺と直交する辺の長さＢ１は、リード２の短辺の長さＢ２より若干短く形成されており、底部１ａと側部１ｂ、１ｃとで形成される凹部１ｄにリード２を嵌め込んでかしめることによって、はんだ材１がリード２に組み付けられる。したがって、はんだ材１の底部１ａは、リード２の下面２ｄと対向して配置されるとともに、はんだ材の側部１ｂ、１ｃは、リードの側面２ｂ、２ｃとそれぞれ対向して配置される。そして、リード２に組み付けられたはんだ材１及びリード２は、第一組立体１０を構成している。
【００１３】
第一組立体１０について詳述すると、本実施の形態では、はんだ材１の底部１ａは、リード２の下面２ｄの一部（領域Ｄ）を下方から覆い、はんだ材１の側部１ｂ及び１ｃがそれぞれ、リード２の両側面２ｂ及び２ｃに沿って上方に延びリード２の上面２ａより上方に突出している。なお、第一組立体１０では、リード２の下面２ｄとはんだ材１の底部１ａの上面である凹部１ｄの底面１ｄａとは接触している。
ここで、領域Ｄは、リード２の第１の領域を構成している。
【００１４】
そして、第一組立体１０は、はんだ材１の底部１ａの下面１ａａが第二組立体２０の半導体素子３の上面３ａとの間に間隙Ｇａを有するようにして、半導体素子３の上方に配置される。
第二組立体２０に対する第一組立体１０の配置後、はんだ材１が加熱される。
これによって、はんだ材１が溶融して、溶融したはんだ材１は、間隙Ｇａの間を自重落下し、半導体素子３の上面３ａにおける領域Ｄと対向する領域Ｅおよびその周辺に落下する。
【００１５】
詳述すると、はんだ材１の底部１ａは、領域Ｅに自重落下する。はんだ材１の側部１ｂ及び１ｃは、溶融した底部１ａと共に領域Ｅの周辺に自重落下するとともに、底部１ａが落下することによって生じるリード２の下面２ｄとはんだ材１との間の空隙を埋めるようにして流れる。よって、溶融した底部１ａ並びに側部１ｂ及び１ｃが、リード２の領域Ｄと半導体素子３の領域Ｅとの間の間隙Ｇｂ［図２の状態（ｂ）参照］を充填する。なお、側部１ｂ及び１ｃのうち、間隙Ｇｂを充填する以外のものは領域Ｅの周囲に堆積する。
ここで、領域Ｅは、半導体素子３の第２の領域を構成している。
【００１６】
そして、はんだ材１が冷却されて固化することによって、リード２の下面２ｄが少なくとも領域Ｄではんだ材１と接合され、半導体素子３の上面３ａが少なくとも領域Ｅ（領域Ｄと同形状）ではんだ材１と接合される。すなわち、リード２がはんだ材１を介して半導体素子３に接合され、図１の状態（ｂ）及び図２の状態（ｂ）に示す状態となる。
このとき、リード２は、少なくともはんだ材１によって下方を覆われていた領域Ｄの接合面積ではんだ材１を介して半導体素子３と接合し、リード２と半導体素子３とは、はんだ材１によって電気的に接続される。
【００１７】
以上説明した電極部材のはんだ付け方法によれば、以下の効果を奏する。
はんだ材１は、溶融時に重力によって自重落下するため、間隙Ｇｂを充填する際にリード２に対して上方に押し上げる力を与えない。さらに、はんだ材１は、溶融時に落下する際にリード２に対して下方に押し下げる力を与えることなく、間隙Ｇｂを充填することができる。また、はんだ材１が間隙Ｇｂを十分に充填することができるため、はんだ材１の内部張力がリード２に作用せず、リード２には内部張力による下方に押し下げられる力も与えられない。このため、はんだ材１の固化後、リード２に残留応力が残らない。
【００１８】
また、リード２は、半導体素子３の上方への配置時に半導体素子３と直接的及び間接的に接触していないため、半導体素子３から力を受けていない。さらに、加熱により溶融したはんだ材１は、半導体素子３の上面３ａに自重落下するが、上面３ａに落下したはんだ材１は、重力の作用によって流動するため、リード２に対して上方に押し上げる力を与えることがない。よって、はんだ付け後のリード２での残留応力の発生を抑えることができる。また、はんだ材１の体積を調節することによって、確実にリード２及び半導体素子３の間の間隙Ｇｂを充填することができる。したがって、リード２に対して安定した品質のはんだ付けを行うことを可能にする。
【００１９】
また、はんだ材１は、リード２の下面２ｄと対向して配置される底部１ａとリード２の側面２ｂ及び２ｃとそれぞれ対向して配置される側部１ｂ及び１ｃとを有し、はんだ材１の体積は、リード２の下面２ｄにおけるはんだ材１の底部１ａと対向する領域Ｄと、半導体素子３の上面３ａにおける領域Ｄと対向する領域Ｅとの間の間隙Ｇｂを充填するために必要な体積より大きい体積を有している。これによって、確実に間隙Ｇｂを充填できるため、リード２には、はんだ材１の内部張力により下方に押し下げられる力が作用しない。よって、リード２の接合面積を確保すると共に、はんだ付け後にリード２に残留応力が存在しないようにすることが可能になる。
【００２０】
また、はんだ材１は、リード２の側方を上方に向かって延びる側部１ｂ、１ｃを有する。これによって、底部１ａが自重落下したときに発生する空隙を充填することができると共に、側方のはんだ材１の厚さを変更することで、はんだ材１の体積の調節を容易に行うことができる。
【００２１】
また、実施の形態に係る電極部材のはんだ付け方法において、はんだ材１はリード２の下面２ｄに組み付けられている。これによって、はんだ材１の位置決めのための治具を使用せずに、半導体素子３に対するはんだ材１の位置決めができるため、位置決め作業が容易になり、コストを低減することが可能になる。
【００２２】
また、本実施の形態において、リード２に取り付けられたはんだ材１は、凹部１ｄの底面１ｄａがリード２の下面２ｄと接触していたが、リード２の下面２ｄとの間に間隙があってもよい。このとき、はんだ材１は、底部１ａ、側部１ｂ及び側部１ｃからなる体積がリード２の領域Ｄと半導体素子３の領域Ｅとの間の間隙Ｇｂを充填するために必要な体積に対して十分な余剰分を含む大きさとなるように設けられることにより、領域Ｄ及び領域Ｅの間の間隙Ｇｂを十分に充填することができる。
【００２３】
また、本実施の形態において、リード２に取り付けられるはんだ材１は、リード２の下面２ｄ並びに側面２ｂ及び２ｃを覆うように設けられていたが、これに限定されるものでない。はんだ材１は、リード２の上面２ａにも設けられてよい。
【００２４】
なお、本実施の形態では、はんだ材１の側部１ｂの上端１ｂ１及び側部１ｃの上端１ｃ１がそれぞれリード２の上面２ａより上方に突出していたが、これに限定されるものでない。はんだ材１の側部１ｂの上端１ｂ１及び側部１ｃの上端１ｃ１がリード２の上面２ａと同一の高さ又は上面２ａより下方になっていてもよい。このとき、はんだ材１は、その底部１ａ、側部１ｂ及び側部１ｃからなる体積がリード２の領域Ｄと半導体素子３の領域Ｅとの間の間隙Ｇｂを充填するために必要な体積より大きい体積となるように設けられることにより、領域Ｄ及び領域Ｅの間の間隙Ｇｂを充填することができる。
【００２５】
また、本実施の形態において、リード２に取り付けられるはんだ材１は、固体であったが、ペーストであってもよい。すなわち、ペースト状のはんだ材１を下面２ｄ並びに側面２ｂ及び２ｃに塗布したリード２を、はんだ材１と半導体素子３とがその間に間隙を有するように配置した後、加熱することによってはんだ材１をさらに溶融させ、溶融したはんだ材１を自重落下させてリード２及び半導体素子３を接合するようにしてもよい。
【００２６】
また、本実施の形態において、半導体素子３が基板４にはんだ付けされた後でリード２を半導体素子３にはんだ付けしていたが、これに限定されるものでない。基板４の上面４ａにはんだ材１１を載せ、さらに、はんだ材１１の上に半導体素子３を載せ、そして、はんだ材１が取り付けたられたリード２を、はんだ材１の下面１ａａと半導体素子３の上面３ａとが間隙Ｇａを有するように、半導体素子３の上方に配置し、リード２、はんだ材１、半導体素子３、はんだ材１１及び基板４を一緒に加熱してもよい。このとき、はんだ材１及びはんだ材１１がそれぞれ溶融し、リード２及び半導体素子３、並びに、半導体素子３及び基板４をはんだ付けする。
【００２７】
また、本実施の形態では、リード２を半導体素子３にはんだ付けする場合について記載されているが、これに限定されるものでない。本実施の形態にかかる電極部材のはんだ付け方法は、リード２を基板４に直接はんだ付けする場合、及びリード２を基板４上の電極等にはんだ付けする場合にも適用することができる。
【００２８】
また、リード２の変形例として、図３に示すように、側面２２ｂ及び２２ｃのそれぞれに矩形状の切欠部２２ｅ及び２２ｆが形成されたリード２２を使用してもよい。このとき、切欠部２２ｅ及び２２ｆのそれぞれに側部１ｂ及び１ｃを嵌め込むようにして、はんだ材１がリード２２に取り付けられ、半導体素子３［図２の状態（ａ）参照］の上方へのリード２２の配置後、はんだ材１が加熱される。これにより、溶融した側部１ｂ及び１ｃはそれぞれ切欠部２２ｅ及び２２ｆに案内されて下方に流れるため、はんだ材１が、切欠部２２ｅ及び２２ｆの外部に流出して拡がることが抑えられつつ、間隙Ｇｂ［図２の状態（ｂ）参照］を充填することができる。さらに、溶融したはんだ材１は、切欠部２２ｅ及び２２ｆにも付着して固化し、リード２２に対する接合面積を増大させるため、リード２２及び半導体素子３の接合強度を増大させることができる。また、切欠部２２ｅ及び２２ｆを設けることによって、はんだ材１をリード２２に取り付ける際の位置決めが容易になる。
【００２９】
また、図４を参照すると、電源装置から延びるバッテリ端子等の１つの装置３０から延びる複数のリード３２１〜３２７のそれぞれを、基板４にはんだ付けされた半導体素子３３１〜３３７にはんだ付けする場合の例が示されている。この例の場合も、各リード３２１〜３２７のはんだ材３１１〜３１７と各半導体素子３３１〜３３７とがそれぞれの間に間隙を有するように、装置３０が位置決めされる。
【００３０】
このとき、各リード３２１〜３２７には、装置３０への取り付けに伴って生じる装置３０に対する上下方向の相対位置の公差がある。また、各リード３２１〜３２７に取り付けられた各はんだ材３１１〜３１７には、各リード３２１〜３２７への取付時に生じる各リード３２１〜３２７に対する上下方向の相対位置の公差がある。さらに、基板４にはんだ付けされた各半導体素子３３１〜３３７には、はんだ付け時に生じる基板４に対する上下方向の相対位置の公差がある。よって、装置３０の位置決め後における各リード３２１〜３２７に取り付けられたはんだ材３１１〜３１７と各半導体素子３３１〜３３７との間の間隙ｇ１〜ｇ７は、上述の３つ公差によって変動する。
【００３１】
しかしながら、各リード３２１〜３２７に取り付けるはんだ材３１１〜３１７の体積を、３つの公差に起因する間隙ｇ１〜ｇ７の変動に関わらず各リード３２１〜３２７と各半導体素子３３１〜３３７との間を十分に充填できるだけの大きさにすることによって、各リード３２１〜３２７に対して接合面積を確保し且つ残留応力を残すことなく、各リード３２１〜３２７を各半導体素子３３１〜３３７に安定した品質ではんだ付けをすることができる。
従って、本実施の形態にかかる電極部材のはんだ付け方法によれば、複数のリード３２１〜３２７のそれぞれを、基板４にはんだ付けされた複数の半導体素子３３１〜３３７にはんだ付けする場合に、各リード３２１〜３２７の取付、各はんだ材３１１〜３１７の取付、及び、各半導体素子３３１〜３３７の取付に起因するそれぞれの公差を吸収して、各リード３２１〜３２７を各半導体素子３３１〜３３７に安定した品質ではんだ付けをすることができる。
【符号の説明】
【００３２】
１  はんだ材、１ｂ，１ｃ  側部、１ｄ  底部、２  リード（電極部材）、２ｂ，２ｃ  側面（電極部材の側面）、２ｄ  下面（電極部材の下面）、３  半導体素子（接合対象部材）、２２  リード（電極部材）、２２ｂ，２２ｃ  側面（電極部材の側面）、２２ｅ，２２ｆ  切欠部（電極部材の側面）、３１１〜３１７  はんだ材、３２１〜３２７  リード（電極部材）、３３１〜３３７  半導体素子（接合対象部材）、Ｄ  領域（第１の領域）、Ｅ  領域（第２の領域）、Ｇａ  間隙、ｇ１〜ｇ７  間隙。
【図１】
2012023125.tif 000003
【図２】
2012023125.tif 000004
【図３】
2012023125.tif 000005
【図４】
2012023125.tif 000006