(57)【要約】      （修正有）【課題】一部の単位素子の情報のみを必要とする素子選択モード時には通常モード時よりも消費電力を低減する。【解決手段】素子アレイ部における１行分の単位素子の内の一部の単位素子の情報のみを必要とする素子選択モード時には、必要とされない単位素子と対応する信号処理回路が通常動作モード時よりも低消費電力状態となるように当該信号処理回路の機能を制御する。好ましくは、素子選択モード時に必要でない単位素子と対応する読出し信号の転送を禁止する。例えば、電源を供給したままで低消費電力状態となるように当該機能を制御してもよいし、電流源との関係がある機能部では電流源の電流を低減する方式を採用してもよい。電源の供給自体を停止することで当該機能を制御してもよい。電源を供給したままで当該機能を制御するよりも、電源の供給自体を停止する方が、消費電力の削減効果が高い。【選択図】図１５
2012165168.tif 000002
【特許請求の範囲】
【請求項１】
単位素子が行列状に配された素子アレイ部と、
単位素子から出力された単位信号に基づいて予め定められた信号処理を行なう信号処理回路を列ごとに具備する信号処理部、
とを備え、
素子アレイ部における１行分の単位素子の内の一部の単位素子の情報のみを必要とする素子選択モード時には、必要とされない単位素子と対応する信号処理回路が通常動作モード時よりも低消費電力状態となるように当該信号処理回路の機能が制御される
半導体装置。
【請求項２】
素子選択モード時には、信号処理回路への電源供給が停止される
請求項１に記載の半導体装置。
【請求項３】
素子選択モード時には、信号処理回路への電源供給がなされた状態で、通常動作モード時よりも低消費電力状態となるように当該信号処理回路の機能が制御される
請求項１に記載の半導体装置。
【請求項４】
信号処理回路は、レベルが漸次変化する参照信号と単位信号とを比較する比較処理部と、ＡＤ変換用の計数クロックを使用して比較部の比較結果に基づきアナログの単位信号をデジタルデータに変換するための計数動作を行なう計数処理部とを有し、
素子選択モード時には、比較処理部と計数処理部の少なくとも一方が、通常動作モード時よりも低消費電力状態となるように当該機能が制御される
請求項１乃至請求項３の何れか１項に記載の半導体装置。
【請求項５】
単位素子が単位信号を出力するための動作電流を供給する電流源を列ごとに具備する動作電流供給部を更に備え、
素子選択モード時には、必要とされない単位素子と対応する電流源による動作電流が通常動作モード時よりも少なく設定される
請求項１乃至請求項４の何れか１項に記載の半導体装置。
【請求項６】
物理量の変化を検知する検知部と当該検知部で検知した物理量の変化に基づいて単位信号を出力信号線を介して出力する単位信号生成部とを含む単位素子が行列状に配された素子アレイ部と、
物理量についての所定の検知条件の元で取得された単位信号に基づいて、予め定められた信号処理を行なうことで、所定目的用の物理情報を取得する信号処理回路を列ごとに具備する信号処理部、
とを備え、
素子アレイ部における１行分の単位素子の内の一部の単位素子の情報のみを必要とする素子選択モード時には、必要とされない単位素子と対応する信号処理回路が通常動作モード時よりも低消費電力状態となるように当該信号処理回路の機能が制御される
物理情報取得装置。
【請求項７】
単位素子が行列状に配された素子アレイ部と、単位素子から出力された単位信号に基づいて予め定められた信号処理を行なう信号処理回路を列ごとに具備する信号処理部、とを備えた装置を使用し、単位信号に基づく信号を読み出す信号読出し方法であって、
素子アレイ部における１行分の単位素子の内の一部の単位素子の情報のみを必要とする素子選択モードが指定されたときには、必要とされない単位素子と対応する信号処理回路が通常動作モード時よりも低消費電力状態となるように当該信号処理回路の機能を制御する
信号読出し方法。
【請求項８】
単位素子が予め定められた方向に配された素子部と、
記憶部が縦続接続されており、各単位素子から出力された単位信号と対応する読出し信号を各記憶部に保持し、記憶部に保持した読出し信号を順次後段へ転送する転送部、
とを備え、
素子部における一部の単位素子の情報のみを必要とする素子選択モード時には、必要とされない単位素子と対応する読出し信号の転送が禁止される
半導体装置。
【請求項９】
素子部は、単位素子が行列状に配された素子アレイ部であり、
単位素子から出力された単位信号に基づいて予め定められた信号処理を行ない読出し信号を生成する信号処理回路を列ごとに具備する信号処理部を更に備え、
素子選択モード時には、必要とされない単位素子と対応する読出し信号の転送が禁止される
請求項８に記載の半導体装置。
【請求項１０】
信号処理回路は、レベルが漸次変化する参照信号と単位信号とを比較する比較処理部と、ＡＤ変換用の計数クロックを使用して比較部の比較結果に基づきアナログの単位信号をデジタルデータに変換するための計数動作を行なう計数処理部とを有し、
転送部は、単位信号のデジタルデータを読出し信号として転送する
請求項８又は請求項９に記載の半導体装置。
【請求項１１】
物理量の変化を検知する検知部と当該検知部で検知した物理量の変化に基づいて単位信号を出力信号線を介して出力する単位信号生成部とを含む単位素子が予め定められた方向に配された素子部と、
記憶部が縦続接続されており、各単位素子から出力された単位信号と対応する所定目的用の物理情報を各記憶部に保持し、記憶部に保持した物理情報を順次後段へ転送する転送部、
とを備え、
素子部における一部の単位素子の情報のみを必要とする素子選択モード時には、必要とされない単位素子と対応する物理情報の転送が禁止される
物理情報取得装置。
【請求項１２】
単位素子が予め定められた方向に配された素子部と、記憶部が縦続接続されており、各単位素子から出力された単位信号と対応する読出し信号を各記憶部に保持し、記憶部に保持した読出し信号を順次後段へ転送する転送部、とを備えた装置を使用し、単位信号に基づく信号を読み出す信号読出し方法であって、
素子部における一部の単位素子の情報のみを必要とする素子選択モードが指定されたときには、必要とされない単位素子と対応する読出し信号の転送を禁止する
信号読出し方法。
【請求項１３】
単位素子が行列状に配された素子アレイ部と、
単位素子から出力された単位信号に基づいて予め定められた信号処理を行ない読出し信号を生成する信号処理回路を列ごとに具備する信号処理部と、
単位素子が単位信号を出力するための動作電流を供給する電流源を列ごとに具備する動作電流供給部と、
信号処理回路で生成された読出し信号を順次転送する転送部、
とを備え、
素子アレイ部における１行分の単位素子の内の一部の単位素子の情報のみを必要とする素子選択モード時には、
必要とされない単位素子と対応する信号処理回路と電流源の少なくとも一方が通常動作モード時よりも低消費電力状態となるように当該機能が制御され、かつ、
必要とされない単位素子と対応する読出し信号の転送が禁止される
半導体装置。
【請求項１４】
転送部は、記憶部が縦続接続されており、各信号処理回路から出力された読出し信号を各記憶部に保持し、記憶部に保持した読出し信号を順次後段へ転送する
請求項１３に記載の半導体装置。
【請求項１５】
転送部は、各信号処理回路に共通に使用される信号線を有し、各信号処理回路から順に信号線に読出し信号を読み出すことにより、読出し信号の転送を行なう
請求項１３に記載の半導体装置。
【請求項１６】
素子選択モード時には、信号処理回路への電源供給が停止される
請求項１３又は請求項１４に記載の半導体装置。
【請求項１７】
素子選択モード時には、信号処理回路への電源供給がなされた状態で、通常動作モード時よりも低消費電力状態となるように当該信号処理回路の機能が制御される
請求項１３又は請求項１４に記載の半導体装置。
【請求項１８】
信号処理回路は、レベルが漸次変化する参照信号と単位信号とを比較する比較処理部と、ＡＤ変換用の計数クロックを使用して比較部の比較結果に基づきアナログの単位信号をデジタルデータに変換するための計数動作を行なう計数処理部とを有し、
素子選択モード時には、比較処理部と計数処理部の少なくとも一方が、通常動作モード時よりも低消費電力状態となるように当該機能が制御される
請求項１３乃至請求項１７の何れか１項に記載の半導体装置。
【請求項１９】
物理量の変化を検知する検知部と当該検知部で検知した物理量の変化に基づいて単位信号を出力信号線を介して出力する単位信号生成部とを含む単位素子が行列状に配された素子アレイ部と、
物理量についての所定の検知条件の元で取得された単位信号に基づいて、予め定められた信号処理を行なうことで、所定目的用の物理情報を生成する信号処理回路を列ごとに具備する信号処理部と、
単位素子が単位信号を出力するための動作電流を供給する電流源を列ごとに具備する動作電流供給部と、
信号処理回路で生成された物理情報を順次転送する転送部、
とを備え、
素子アレイ部における１行分の単位素子の内の一部の単位素子の情報のみを必要とする素子選択モード時には、
必要とされない単位素子と対応する信号処理回路と電流源の少なくとも一方が通常動作モード時よりも低消費電力状態となるように当該機能が制御され、かつ、
必要とされない単位素子と対応する物理情報の転送が禁止される
物理情報取得装置。
【請求項２０】
単位素子が行列状に配された素子アレイ部と、単位素子から出力された単位信号に基づいて予め定められた信号処理を行ない読出し信号を生成する信号処理回路を列ごとに具備する信号処理部と、単位素子が単位信号を出力するための動作電流を供給する電流源を列ごとに具備する動作電流供給部と、信号処理回路で生成された読出し信号を順次転送する転送部、とを備えた装置を使用し、単位信号に基づく信号を読み出す信号読出し方法であって、
素子アレイ部における１行分の単位素子の内の一部の単位素子の情報のみを必要とする素子選択モードが指定されたときには、
必要とされない単位素子と対応する信号処理回路と電流源の少なくとも一方に関して、通常動作モード時よりも低消費電力状態となるように当該機能を制御し、かつ、
必要とされない単位素子と対応する読出し信号の転送を禁止する
信号読出し方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、半導体装置（固体撮像装置を含む）、物理情報取得装置（撮像装置を含む）、及び、信号読出し方法に関する。
【背景技術】
【０００２】
単位素子が配された素子部（好ましくは行列状に単位素子が配された素子アレイ部）の全ての単位素子の情報を必要とする全素子モード（通常モードとも称する）以外に、所定の間隔ごとの単位素子の情報を必要とする間引きモードや、特定領域の単位素子の情報を必要とする切出しモード等、一部の単位素子の情報のみを必要とするモード（素子選択モードと称する）も知られている。又、行列状に単位素子が配された素子アレイ部の各単位素子から信号を読み出す際に、１行分を同時にアクセスして行単位で信号を読み出す方式（いわゆるカラム読出し方式）が用いられることもある。素子選択モードとカラム読出し方式とを併用する場合は列選択モードと称する。例えば、特開２００１−２９８７４８号公報や特開２００７−１４２７３８号公報に、カラム読出し方式や列選択モードの技術が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−２９８７４８号公報
【特許文献２】特開２００７−１４２７３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特開２００１−２９８７４８号公報では、列選択モード時に選択対象とならない非選択列の信号を水平転送しない（読み飛ばす）手法が記載されているに過ぎない。特開２００７−１４２７３８号公報では、列選択モードにおける消費電力低減についても記載されているが、選択対象とならない非選択列の出力信号線（垂直信号線）の動作電流を低減する手法が記載されているに過ぎない。更には、特開２００１−２９８７４８号公報及び特開２００７−１４２７３８号公報の何れも、全列共通の水平信号線を使用する場合での適用に過ぎない。
【０００５】
本開示は、素子選択モード時に、出力信号線の動作電流を低減しなくても通常モード時よりも消費電力を低減できる技術を提供することを第１の目的とする。本開示は、全列共通の水平信号線を使用しない構成を採用しつつ、素子選択モード時に必要とされない単位素子と対応する信号を読み飛ばすことができる技術を提供することを第２の目的とする。本開示は、素子選択モード時に、消費電力を低減しつつ、必要とされない単位素子と対応する信号を読み飛ばすことができる特開２００７−１４２７３８号公報に記載の技術とは異なる技術を提供することを第３の目的とする。
【課題を解決するための手段】
【０００６】
本開示の第１の態様に係る半導体装置は、単位素子が行列状に配された素子アレイ部と、単位素子から出力された単位信号に基づいて予め定められた信号処理を行なう信号処理回路を列ごとに具備する信号処理部、とを備える。素子アレイ部における１行分の単位素子の内の一部の単位素子の情報のみを必要とする素子選択モード時には、必要とされない単位素子と対応する信号処理回路が通常動作モード時よりも低消費電力状態となるように当該信号処理回路の機能が制御される。本開示の第１の態様に係る半導体装置の従属項に記載された各半導体装置は、本開示の第１の態様に係る半導体装置のさらなる有利な具体例を規定する。
【０００７】
本開示の第２の態様に係る物理情報取得装置は、物理量の変化を検知する検知部と当該検知部で検知した物理量の変化に基づいて単位信号を出力信号線を介して出力する単位信号生成部とを含む単位素子が行列状に配された素子アレイ部と、物理量についての所定の検知条件の元で取得された単位信号に基づいて、予め定められた信号処理を行なうことで、所定目的用の物理情報を取得する信号処理回路を列ごとに具備する信号処理部、とを備える。素子アレイ部における１行分の単位素子の内の一部の単位素子の情報のみを必要とする素子選択モード時には、必要とされない単位素子と対応する信号処理回路が通常動作モード時よりも低消費電力状態となるように当該信号処理回路の機能が制御される。本開示の第１の態様に係る半導体装置の従属項に記載された各構成を、本開示の第２の態様に係る物理情報取得装置にも同様に適用することで、本開示の第２の態様に係る物理情報取得装置のさらなる有利な具体例を規定することができる。
【０００８】
本開示の第３の態様に係る信号読出し方法は、単位素子が行列状に配された素子アレイ部と、単位素子から出力された単位信号に基づいて予め定められた信号処理を行なう信号処理回路を列ごとに具備する信号処理部、とを備えた装置を使用して、単位信号に基づく信号を読み出す。素子アレイ部における１行分の単位素子の内の一部の単位素子の情報のみを必要とする素子選択モードが指定されたときには、必要とされない単位素子と対応する信号処理回路が通常動作モード時よりも低消費電力状態となるように当該信号処理回路の機能を制御する。本開示の第１の態様に係る半導体装置の従属項に記載された各構成を、本開示の第３の態様に係る信号読出し方法にも同様に適用することで、本開示の第３の態様に係る信号読出し方法のさらなる有利な具体例を規定することができる。
【０００９】
本開示の第４の態様に係る半導体装置は、単位素子が予め定められた方向に配された素子部と、記憶部が縦続接続されており、各単位素子から出力された単位信号と対応する読出し信号を各記憶部に保持し、記憶部に保持した読出し信号を順次後段へ転送する転送部、とを備える。素子部における一部の単位素子の情報のみを必要とする素子選択モード時には、必要とされない単位素子と対応する読出し信号の転送が禁止される。本開示の第４の態様に係る半導体装置の従属項に記載された各半導体装置は、本開示の第４の態様に係る半導体装置のさらなる有利な具体例を規定する。
【００１０】
本開示の第５の態様に係る物理情報取得装置は、物理量の変化を検知する検知部と当該検知部で検知した物理量の変化に基づいて単位信号を出力信号線を介して出力する単位信号生成部とを含む単位素子が予め定められた方向に配された素子部と、記憶部が縦続接続されており、各単位素子から出力された単位信号と対応する所定目的用の物理情報を各記憶部に保持し、記憶部に保持した物理情報を順次後段へ転送する転送部、とを備える。素子部における一部の単位素子の情報のみを必要とする素子選択モード時には、必要とされない単位素子と対応する物理情報の転送が禁止される。本開示の第４の態様に係る半導体装置の従属項に記載された各構成を、本開示の第５の態様に係る物理情報取得装置にも同様に適用することで、本開示の第５の態様に係る物理情報取得装置のさらなる有利な具体例を規定することができる。
【００１１】
本開示の第６の態様に係る信号読出し方法は、単位素子が予め定められた方向に配された素子部と、記憶部が縦続接続されており、各単位素子から出力された単位信号と対応する読出し信号を各記憶部に保持し、記憶部に保持した読出し信号を順次後段へ転送する転送部、とを備えた装置を使用して、単位信号に基づく信号を読み出す。素子部における一部の単位素子の情報のみを必要とする素子選択モードが指定されたときには、必要とされない単位素子と対応する読出し信号の転送を禁止する。本開示の第４の態様に係る半導体装置の従属項に記載された各構成を、本開示の第６の態様に係る信号読出し方法にも同様に適用することで、本開示の第６の態様に係る信号読出し方法のさらなる有利な具体例を規定することができる。
【００１２】
本開示の第７の態様に係る半導体装置は、単位素子が行列状に配された素子アレイ部と、単位素子から出力された単位信号に基づいて予め定められた信号処理を行ない読出し信号を生成する信号処理回路を列ごとに具備する信号処理部と、単位素子が単位信号を出力するための動作電流を供給する電流源を列ごとに具備する動作電流供給部と、信号処理回路で生成された読出し信号を順次転送する転送部、とを備える。素子アレイ部における１行分の単位素子の内の一部の単位素子の情報のみを必要とする素子選択モード時には、必要とされない単位素子と対応する信号処理回路と電流源の少なくとも一方が通常動作モード時よりも低消費電力状態となるように当該機能が制御され、かつ、必要とされない単位素子と対応する読出し信号の転送が禁止される。本開示の第７の態様に係る半導体装置の従属項に記載された各半導体装置は、本開示の第７の態様に係る半導体装置のさらなる有利な具体例を規定する。
【００１３】
本開示の第８の態様に係る物理情報取得装置は、物理量の変化を検知する検知部と当該検知部で検知した物理量の変化に基づいて単位信号を出力信号線を介して出力する単位信号生成部とを含む単位素子が行列状に配された素子アレイ部と、物理量についての所定の検知条件の元で取得された単位信号に基づいて、予め定められた信号処理を行なうことで、所定目的用の物理情報を生成する信号処理回路を列ごとに具備する信号処理部と、単位素子が単位信号を出力するための動作電流を供給する電流源を列ごとに具備する動作電流供給部と、信号処理回路で生成された物理情報を順次転送する転送部、とを備える。素子アレイ部における１行分の単位素子の内の一部の単位素子の情報のみを必要とする素子選択モード時には、必要とされない単位素子と対応する信号処理回路と電流源の少なくとも一方が通常動作モード時よりも低消費電力状態となるように当該機能が制御され、かつ、必要とされない単位素子と対応する物理情報の転送が禁止される。本開示の第７の態様に係る半導体装置の従属項に記載された各構成を、本開示の第８の態様に係る物理情報取得装置にも同様に適用することで、本開示の第８の態様に係る物理情報取得装置のさらなる有利な具体例を規定することができる。
【００１４】
本開示の第９の態様に係る信号読出し方法は、単位素子が行列状に配された素子アレイ部と、単位素子から出力された単位信号に基づいて予め定められた信号処理を行ない読出し信号を生成する信号処理回路を列ごとに具備する信号処理部と、単位素子が単位信号を出力するための動作電流を供給する電流源を列ごとに具備する動作電流供給部と、信号処理回路で生成された読出し信号を順次転送する転送部、とを備えた装置を使用して、単位信号に基づく信号を読み出す。素子アレイ部における１行分の単位素子の内の一部の単位素子の情報のみを必要とする素子選択モードが指定されたときには、必要とされない単位素子と対応する信号処理回路と電流源の少なくとも一方に関して、通常動作モード時よりも低消費電力状態となるように当該機能を制御し、かつ、必要とされない単位素子と対応する読出し信号の転送を禁止する。本開示の第７の態様に係る半導体装置の従属項に記載された各構成を、本開示の第９の態様に係る信号読出し方法にも同様に適用することで、本開示の第９の態様に係る信号読出し方法のさらなる有利な具体例を規定することができる。
【発明の効果】
【００１５】
本開示の第１の態様に係る半導体装置、本開示の第２の態様に係る物理情報取得装置、及び、本開示の第３の態様に係る信号読出し方法によれば、素子選択モード時に、出力信号線の動作電流を低減しなくても、必要とされない単位素子と対応する信号処理回路を低消費電力状態とすることで、全体の消費電力を通常モード時よりも低減できる。
【００１６】
本開示の第４の態様に係る半導体装置、本開示の第５の態様に係る物理情報取得装置、及び、本開示の第６の態様に係る信号読出し方法によれば、全列共通の水平信号線を使用しない構成を採用しつつ、素子選択モード時に必要とされない単位素子と対応する信号を読み飛ばすことができる。
【００１７】
本開示の第７の態様に係る半導体装置、本開示の第８の態様に係る物理情報取得装置、及び、本開示の第９の態様に係る信号読出し方法によれば、素子選択モード時に、特開２００７−１４２７３８号公報に記載の技術とは異なる手法で、全体の消費電力を低減できるし、必要とされない単位素子と対応する信号を読み飛ばすことができる。
【図面の簡単な説明】
【００１８】
【図１】図１は、ＣＭＯＳ型の固体撮像装置の基本構成図である。
【図２】図２は、比較部の入力段の構成と動作を説明する図である。
【図３】図３は、ＡＤ変換処理とＣＤＳ処理に着目した固体撮像装置の簡易的な回路構成図である。
【図４】図４は、固体撮像装置を使用した撮像装置の概略構成図である。
【図５】図５は、本実施形態の水平読み飛ばし処理の基本概念を説明する図である。
【図６】図６は、カラム停止機能の第１例を説明する図であって、水平走査レートでのタイミングチャートとカラム停止機能のイメージ図である。
【図７】図７は、カラム停止機能の第１例におけるカラム停止信号の生成手法を説明する図である。
【図８】図８は、カラム停止機能の第２例を説明する図であって、水平走査レートでのタイミングチャートとカラム停止機能のイメージ図である。
【図９】図９は、カラム停止機能の第２例における切り出しアドレス指定信号の生成手法を説明する図である。
【図１０】図１０は、カラムスタンバイ信号を生成する際のタイミングチャートである。
【図１１】図１１は、カラムスタンバイ信号生成部の第１例を説明する図である。
【図１２】図１２（Ａ）〜図１２（Ｂ）は、カラムスタンバイ信号生成部の第２例を説明する図である。
【図１３】図１３（Ａ）〜図１３（Ｂ）は、機能停止制御回路の構成例を示す図である。
【図１４】図１４は、水平走査読み飛ばし処理を実現するための読み出し開始位置制御を説明する図である。
【図１５】図１５は、非選択列のカラム停止機能と水平走査読み飛ばし機能とを併用する場合の、水平走査レートでのタイミングチャートと、カラム停止機能及び水平走査読み飛ばし機能のイメージ図である。
【図１６】図１６は、本実施形態の水平走査読み飛ばし処理を説明する概念図である。
【図１７】図１７（Ａ）〜図１７（Ｂ）は、読出開始位置信号を生成する手法を説明する図である。
【図１８】図１８は、非選択列の機能停止とカラムＡＤ変換処理との関係を説明する図である。
【図１９】図１９は、実施例１の水平読み飛ばし処理を説明する図である。
【図２０】図２０は、実施例２の水平読み飛ばし処理を説明する図である。
【図２１】図２１は、実施例３の水平読み飛ばし処理を説明する図である。
【図２２】図２２は、実施例４の水平転送部の概略構成を示す図である。
【図２３】図２３は、実施例４の水平転送部の詳細構成を示す図（その１）である。
【図２４】図２４は、実施例４の水平転送部の詳細構成を示す図（その２）である。
【図２５】図２５は、実施例５の水平読み飛ばし処理を説明する図（第１例）である。
【図２６】図２６は、実施例５の水平読み飛ばし処理を説明する図（第２例）である。
【図２７】図２７は、実施例６の水平転送部の構成を説明する図である。
【図２８】図２８（Ａ）〜図２８（Ｂ）は、実施例６の水平転送部の動作を説明する図である。
【発明を実施するための形態】
【００１９】
以下、図面を参照して本明細書で開示する技術の実施形態について詳細に説明する。各機能要素について形態別に区別する際には、Ａ，Ｂ，Ｃ，…等のようにアルファベットの参照子を付して記載し、特に区別しないで説明する際にはこの参照子を割愛して記載する。図面においても同様である。
【００２０】
説明は以下の順序で行なう。
１．全体概要
２．固体撮像装置：基本構成と動作
３．撮像装置
４．水平読み飛ばし処理
５．具体的な構成例
実施例１：切出しモード、シフトレジスタで水平転送、先頭側読飛ばしなし
実施例２：切出しモード、シフトレジスタで水平転送、先頭側読飛ばしあり
実施例３：切出しモード、水平信号線で水平転送、先頭側読飛ばしあり
実施例４：切出しモード、水平信号線で水平転送、先頭側読飛ばしあり
実施例５：間引きモード、シフトレジスタで水平転送
実施例６：間引きモード、水平信号線で水平転送
【００２１】
＜全体概要＞
［半導体装置、物理情報取得装置、信号読出し方法］
先ず、基本的な事項について以下に説明する。本開示の第１の態様に係る半導体装置、本開示の第２の態様に係る物理情報取得装置、及び、本開示の第３の態様に係る信号読出し方法と対応する本実施形態の第１の構成においては、素子選択モードが指定されたときには、素子選択モードで必要とされない単位素子と対応する信号処理回路を低消費電力状態とする。出力信号線の動作電流を低減しなくても、全体の消費電力を低減できる。
【００２２】
具体的には、半導体装置の場合は、単位素子が行列状に配された素子アレイ部と、単位素子から出力された単位信号に基づいて予め定められた信号処理を行なう信号処理回路を列ごとに具備する信号処理部、とを備える。物理情報取得装置の場合は、物理量の変化を検知する検知部と当該検知部で検知した物理量の変化に基づいて単位信号を出力信号線を介して出力する単位信号生成部とを含む単位素子が行列状に配された素子アレイ部と、物理量についての所定の検知条件の元で取得された単位信号に基づいて、予め定められた信号処理を行なうことで、所定目的用の物理情報を取得する信号処理回路を列ごとに具備する信号処理部、とを備える。そして、素子アレイ部における１行分の単位素子の内の一部の単位素子の情報のみを必要とする素子選択モード時には、必要とされない単位素子と対応する信号処理回路が通常動作モード時よりも低消費電力状態となるように当該信号処理回路の機能を制御する。
【００２３】
「素子選択モード」とは、全ての単位素子の信号を読み出す全素子モード以外で、ある特定の単位素子の信号のみを必要とするモードであり、素子選択モードの具体的な例としては、所定の間隔列ごとに画素信号を読み出すいわゆる間引きモードや、ある領域を区切って読み出す切出しモード等が該当する。間引きモードと切出しモードとを併用してもよい。後述の本実施形態の第２の構成及び第３の構成においても同様である。
【００２４】
本実施形態の第１の構成において、必要とされない単位素子と対応する信号処理回路が通常動作モード時よりも低消費電力状態となるように信号処理回路の機能を制御するに当たっては、低消費電力状態となるようにする形態である限りどのような方式を採用してもよい。例えば、電源を供給したままで低消費電力状態となるように当該機能を制御してもよいし、電流源との関係がある機能部では電流源の電流を低減する方式を採用してもよい。電源の供給自体を停止することで当該機能を制御してもよい。電源を供給したままで当該機能を制御するよりも、電源の供給自体を停止する方が、消費電力の削減効果が高い。
【００２５】
電源を供給したままで当該機能を制御するには、信号処理回路の構成に応じた対処を行なう。電源の供給を停止するには、電源供給をオン・オフするスイッチを設ければよい。この際には、各機能部の入力側に接続される前段回路の出力段或いは出力側に接続される後段回路の入力段に対して弊害を及ぼさない対処をしておくとよい。電源の供給を停止したことで、前段回路や後段回路がラッチアップ等の問題を起こさないようにするためである。換言すると、電源を供給したままで当該機能を制御する手法は、ラッチアップ等の弊害を気にせずに電力消費を低減できる。
【００２６】
本実施形態の第１の構成において、信号処理回路は、アナログ処理を行なってアナログの読出し信号を生成する構成でもよいが、好適には、アナログの単位信号をデジタルデータに変換するＡＤ変換部（Analog to Digital Conversion）を備えるとよい。アナログ信号で後段回路に読み出すよりも、デジタルデータとして信号を後段回路に読み出す方が対ノイズ性が有利である。ＡＤ変換部の構成としては種々のものを採用し得るが、好適には、レベルが漸次変化する参照信号と単位信号とを比較する比較処理部と、ＡＤ変換用の計数クロックを使用して比較部の比較結果に基づきアナログの単位信号をデジタルデータに変換するための計数動作を行なう計数処理部とを備えた、いわゆる参照信号比較型を採用するとよい。この場合、素子選択モード時には、比較処理部と計数処理部の何れか一方が通常動作モード時よりも低消費電力状態となるように当該機能を制御するとよく、好適には、比較処理部と計数処理部の双方が通常動作モード時よりも低消費電力状態となるように当該機能を制御するとよい。
【００２７】
本実施形態の第１の構成においては、単位素子が単位信号を出力するための動作電流を供給する電流源を列ごとに具備する動作電流供給部を更に備えてもよい。この場合、素子選択モード時には、必要とされない単位素子と対応する電流源による動作電流を、通常動作モード時よりも少なく設定するとよい。
【００２８】
動作電流を通常動作モード時よりも少なく設定するには、例えば電流路をオン／オフ切替可能なスイッチを設けることで、動作電流をゼロにするとよい。或いは、各出力信号線について電流源を設け、電流源を制御することにより、必要とされない単位素子の電流源を直接に制御してもよい。この場合、制御量を調整することで、必要とされない単位素子の電流源の電流をゼロにすることもできるし、通常モード時（換言すると、必要とされる単位素子の出力信号線）の電流よりも少ない微少電流を維持させてもよい。必要とされない単位素子の電流源の電流をゼロにする際には、必要とされない単位素子の出力信号線の動作点電位を所定値にする基準電圧供給部を設けるとよい。
【００２９】
本開示の第４の態様に係る半導体装置、本開示の第５の態様に係る物理情報取得装置、及び、本開示の第６の態様に係る信号読出し方法と対応する本実施形態の第２の構成においては、記憶部が縦続接続されており、各単位素子から出力された単位信号と対応する読出し信号を各記憶部に保持し、記憶部に保持した読出し信号を順次後段へ転送する転送部を備える。因みに、半導体装置の場合は、単位素子が予め定められた方向に配された素子部を備えるし、物理情報取得装置の場合は、物理量の変化を検知する検知部と当該検知部で検知した物理量の変化に基づいて単位信号を出力信号線を介して出力する単位信号生成部とを含む単位素子が予め定められた方向に配された素子部を備える。そして、素子部における一部の単位素子の情報のみを必要とする素子選択モード時には、必要とされない単位素子と対応する読出し信号の転送を禁止する。したがって、全列共通の水平信号線を使用しない構成となるが、素子選択モード時に必要とされない単位素子と対応する信号を読み飛ばすことができる。
【００３０】
切出しモードでは、切出し範囲外における転送の先頭側と後尾側の双方の読出し信号の転送を禁止することは必須ではなく、少なくとも一方の読出し信号の転送を禁止すればよい。転送の先頭側の読出し信号の転送を禁止する際には、禁止する記憶部をパス（ショートカット）して転送するスイッチを設けてもよい。
【００３１】
間引きモードでは、間引き数に応じた数の入力端と１つの出力端を持つスイッチを記憶部の各段間に配置するとよい。この場合、各入力端は、順に前段の記憶部の出力を入力し、間引きモードでのスイッチによる選択は、間引き数に応じた数だけ前段の記憶部の出力とする。或いは又、間引き数に関わらず２つの入力端と１つの出力端を持つスイッチを間引き数ごとの記憶部の段間に配置して、一方の入力端は直前の記憶部の出力を入力し、他方の入力端には、間引き数に応じた数だけ前段の記憶部の出力を入力し、間引きモードでのスイッチによる選択は、間引き数に応じた数だけ前段の記憶部の出力とする。間引き数の設定との関係で、最終段の記憶部が最後の読出用とならない場合は、最後の読出用となるまでの分の実質的に使用しない記憶部をパス（ショートカット）して転送するスイッチを設けるとよい。
【００３２】
本実施形態の第２の構成においては、素子部は、単位素子が行列状に配された素子アレイ部であってもよい。この場合、単位素子から出力された単位信号に基づいて予め定められた信号処理を行ない読出し信号を生成する信号処理回路を列ごとに具備する信号処理部を更に設ける。そして、素子選択モード時には、必要とされない単位素子と対応する読出し信号の転送を禁止する。
【００３３】
本実施形態の第２の構成において、信号処理回路は、アナログの単位信号をデジタルデータに変換するＡＤ変換部を備えるとよい。アナログ信号で後段回路に読み出すよりも、デジタルデータとして信号を後段回路に読み出す方が対ノイズ性が有利である。ＡＤ変換部の構成としては種々のものを採用し得るが、好適には、前述のいわゆる参照信号比較型を採用するとよい。この場合、転送部は、単位信号のデジタルデータを読出し信号として転送する。
【００３４】
本開示の第７の態様に係る半導体装置、本開示の第８の態様に係る物理情報取得装置、及び、本開示の第９の態様に係る信号読出し方法と対応する本実施形態の第３の構成においては、素子選択モード時に、特開２００７−１４２７３８号公報に記載の技術とは異なる手法で、全体の消費電力を低減でき、かつ、必要とされない単位素子と対応する信号を読み飛ばすことができる構成にする。基本的な考え方は、素子選択モード時に低消費電力状態とする第１の構成の手法と、素子選択モード時に必要とされない単位素子と対応する読出し信号の転送を禁止する第２の構成の手法とを併用するのである。但し、第１の構成においては、素子選択モード時に低消費電力状態とする対象が信号処理回路であったし、第２の構成においては、記憶部が縦続接続された転送部を使用したが、第３の構成では、これらの限定は不要である。即ち、非選択素子と対応する機能部の機能停止と、非選択素子の信号の読み飛ばしが併用されている限り、様々な構成を採り得る。
【００３５】
具体的には、半導体装置の場合は、単位素子が行列状に配された素子アレイ部と、単位素子から出力された単位信号に基づいて予め定められた信号処理を行ない読出し信号を生成する信号処理回路を列ごとに具備する信号処理部と、単位素子が単位信号を出力するための動作電流を供給する電流源を列ごとに具備する動作電流供給部と、信号処理回路で生成された読出し信号を順次転送する転送部、とを備える。物理情報取得装置の場合は、物理量の変化を検知する検知部と当該検知部で検知した物理量の変化に基づいて単位信号を出力信号線を介して出力する単位信号生成部とを含む単位素子が行列状に配された素子アレイ部と、物理量についての所定の検知条件の元で取得された単位信号に基づいて、予め定められた信号処理を行なうことで、所定目的用の物理情報を生成する信号処理回路を列ごとに具備する信号処理部と、単位素子が単位信号を出力するための動作電流を供給する電流源を列ごとに具備する動作電流供給部と、信号処理回路で生成された物理情報を順次転送する転送部、とを備える。そして、素子アレイ部における１行分の単位素子の内の一部の単位素子の情報のみを必要とする素子選択モード時には、必要とされない単位素子と対応する信号処理回路と電流源の少なくとも一方が通常動作モード時よりも低消費電力状態となるように当該機能を制御し、かつ、必要とされない単位素子と対応する読出し信号の転送を禁止する。切出しモードや間引きモードで、必要とされない単位素子と対応する読出し信号の転送を禁止する際の具体的な対処については、第２の構成と同様の手法を採用すればよい。
【００３６】
本実施形態の第３の構成においては、好ましくは、第２の構成と同様に、転送部は、記憶部が縦続接続されており、各単位素子から出力された単位信号と対応する読出し信号を各記憶部に保持し、記憶部に保持した読出し信号を順次後段へ転送するとよい。或いは、これに限らず、全列共通の水平信号線を使用する形態、即ち、転送部は、各信号処理回路に共通に使用される信号線を有し、各信号処理回路から順に信号線に読出し信号を読み出すことにより、読出し信号の転送を行なってもよい。
【００３７】
本実施形態の第３の構成においては、必要とされない単位素子と対応する信号処理回路と電流源の少なくとも一方が通常動作モード時よりも低消費電力状態となるように当該機能を制御するに当たっては、低消費電力状態となるようにする形態である限りどのような方式を採用してもよい。例えば、電源を供給したままで低消費電力状態となるように当該機能を制御してもよいし、電流源との関係がある機能部では電流源の電流を低減する方式を採用してもよい。電源の供給自体を停止することで当該機能を制御してもよい。基本的には、第１の構成で採用している手法を同様に適用できる。
【００３８】
本実施形態の第３の構成において、信号処理回路は、第１の構成と同様に、アナログの単位信号をデジタルデータに変換するＡＤ変換部を備えるとよく、好適には、いわゆる参照信号比較型を採用するとよい。この場合、第１の構成と同様に、素子選択モード時には、比較処理部と計数処理部の何れか一方が通常動作モード時よりも低消費電力状態となるように当該機能を制御するとよく、好適には、比較処理部と計数処理部の双方が通常動作モード時よりも低消費電力状態となるように当該機能を制御するとよい。
【００３９】
固体撮像装置は、電磁波に対して感応性をする電荷検出部（典型的には光電変換部）を備えており、電荷検出部を利用して画像を取り込む画像取込部に適用可能であり、当該固体撮像装置を用いる撮像装置や電子機器全般に搭載して用いられる。例えば、デジタルスチルカメラやビデオカメラ等の撮像装置（カメラシステム）に使用されるし、電子機器としては、携帯電話機等の撮像機能を有する携帯端末装置、画像読取部に固体撮像装置或いは撮像装置を用いる複写装置等が挙げられる。固体撮像装置及び撮像装置はリニアセンサ及びエリアセンサを含む。固体撮像装置は、光や放射線等の外部から入力される電磁波に対して感応性をする単位構成要素（例えば画素）をライン状もしくはマトリクス状に複数個配列してなる物理量分布検知半導体装置の一態様と捉えることもできるし、撮像装置は物理量分布検知半導体装置を利用した物理情報取得装置（物理量分布検知装置）の一態様と捉えることもできる。
【００４０】
本実施形態の構成は、光や放射線等の外部から入力される電磁波に対して感応性をする電荷検出部を備えた固体撮像装置に限らず、各種の物理量の変化を電荷量の変化として検知するあらゆるものに適用できる。例えば指紋に関する情報を圧力に基づく電気的特性の変化や光学的特性の変化に基づき指紋の像を検知する指紋認証装置等、その他の物理的な変化を検知する装置に適用することができる。例えば、タッチパネルにおける検出部に本開示の技術を適用できる。或いは、コンピュータ機器の分野では、指紋に関する情報を圧力に基づく電気的特性の変化や光学的特性の変化に基づき指紋の像を検知する指紋認証装置等が使われているが、これらは、単位構成要素（固体撮像装置にあっては画素）によって電気信号に変換された物理量分布を電気信号として読み出すものであり、本開示の技術を適用できる。電子機器に搭載されるカメラモジュールを撮像装置と称する場合もある。以下で説明する構成は、固体撮像装置及びこれを搭載した撮像装置で代表的に説明するが、これに限らず、撮像機能を有する各種の電子機器にも適用可能である。
【００４１】
このことから理解されるように、請求項に記載の技術に限らず、半導体装置、固体撮像装置、物理量分布検知半導体装置、撮像装置、物理情報取得装置等と同様の機能部を備えた電子機器を、本明細書で開示する技術として抽出することもできる。因みに、本明細書では、特段の断り（例えばここで区別して説明した点）のない限り、半導体装置には固体撮像装置を含み、物理情報取得装置には撮像装置を含む。
【００４２】
＜固体撮像装置：基本構成と動作＞
以下においては、Ｘ−Ｙアドレス型の固体撮像装置の一例である、ＣＭＯＳ型の固体撮像装置をデバイスとして使用した場合を例に説明する。特に断りのない限り、ＣＭＯＳ型の固体撮像装置は、全ての単位画素がｎＭＯＳ（ｎチャネル型のＭＯＳトランジスタ）よりなり、信号電荷は負電荷（電子）であるものとして説明する。但しこれは一例であって、対象となるデバイスはＭＯＳ型の固体撮像装置に限らないし、単位画素がｐＭＯＳ（ｐチャネル型のＭＯＳトランジスタ）で構成されていてもよいし、信号電荷は正電荷（正孔・ホール）であってもよい。光や放射線等の外部から入力される電磁波に対して感応性をする単位画素をライン状もしくはマトリクス状に複数個配列してなりアドレス制御にて信号を読み出す物理量分布検知用の半導体装置の全てに、後述する全ての形態が同様に適用できる。
【００４３】
［基本構成］
図１は、固体撮像装置の一実施形態であるＣＭＯＳ型の固体撮像装置（ＣＭＯＳイメージセンサ）の基本構成図である。固体撮像装置も半導体装置の一例である。固体撮像装置１は、複数個の単位画素３が２次元マトリクス状に配列された画素アレイ部１０を有する。固体撮像装置１は、例えばＲ、Ｇ、Ｂの色フィルタがベイヤー配列とされている色分解（色分離）フィルタを使用することで、画素アレイ部１０をカラー撮像対応にすることができる。図１では、簡単のため行及び列の一部を省略して示しているが、現実には、各行や各列には、数十から数千の単位画素３が配置される。後述するように、単位画素３は検知部の一例である受光素子（電荷生成部）としてのフォトダイオードの他に例えば、電荷転送用やリセット用や増幅用等の３個或いは４個のトランジスタを有する画素内アンプを有する。画素アレイ部１０は、２次元に単位画素３が配列されていればよく、その配列形態は２次元格子状に限らず、斜め格子状に単位画素３を配列した画素ずらしのものでもよいしハニカム状に単位画素３を配列したものでもよい。
【００４４】
単位画素３からは、列ごとに垂直信号線１９を介して画素信号電圧Ｖｘが出力される。垂直信号線１９の画素信号電圧Ｖｘは、時間系列として、基準レベルとしての画素信号の雑音を含むリセットレベルＳrst（暗時信号）の後に信号レベルＳsig（受光信号）が現れる。例えばリセットレベルＳrstはフィードスルーレベルＳfeedにリセット成分Ｖrstを加えたレベルである。信号レベルＳsigはリセットレベルＳrstに信号成分Ｖsigを加えたレベルであり、Ｓsig（＝Ｓrst＋Ｖsig）−Ｓrstで信号成分Ｖsigが得られる。この差分処理がいわゆるＣＤＳ（Correlated Double Sampling；相関２重サンプリング）処理に該当する。暗時信号と受光信号を取得し、その差分（レベル差）を取得することで、ノイズ成分は暗時信号と光信号の両方に同じようにのることから、差分に含まれるノイズは非常に小さくなる。
【００４５】
垂直信号線１９の一端がカラム部２６側に延在するとともに、その経路において、読出電流源部２４が接続され動作電流（読出電流）が垂直信号線１９に供給される。動作電流供給部２４は、電流源２４０を垂直信号線１９（列）ごとに備えるとともに、各列共通に使用される基準電流源部２４８を備える。ここで、本構成の特徴点として、電流源２４０には、電流源２４０のオン・オフを制御するカラム停止信号CLMSTPn（詳細は後述する）が列別に入力される。画素データの水平転送が不要な非選択列の電流源２４０の機能が停止されることで消費電力の低減が図られる。
【００４６】
カラム部２６は、ＣＤＳ処理機能やデジタル変換機能をなすＡＤ変換部２５０が列並列に設けられている。つまり、固体撮像装置１には、列ごとに、電流源２４０とＡＤ変換部２５０とが設けられている。詳細は後述するが、カラム部２６には、比較部２５２、カウント動作期間制御部２５３、計数部２５４が設けられ、それぞれの１列分の機能部の集合でＡＤ変換部２５０が構成される。“列並列”とは、垂直列の垂直信号線１９（列信号線の一例）に対し並列に複数のＣＤＳ処理機能部やデジタル変換部（ＡＤ変換部）等の機能要素（本例ではＡＤ変換部２５０）が設けられていることを意味する。このような読出方式をカラム読出方式と称する。典型的なカラム読出方式では、垂直信号線１９とＡＤ変換部２５０が一対一で配置されるが、これに限らず、予め決められた複数列に対して１つのＡＤ変換部２５０を設けた、いわゆるカラム共有の構成を採ってもよい。この場合、図示しないが、カラム部２６は、予め決められた複数列に対して１つの垂直信号線１９を選択する垂直線選択部を設ける。カラム共有の構成を採ることで、コンパレータやカウンタを複数列で共有することができ、カラム部２６がセンサチップ上に占有する面積を低減でき、製造費用が安くなる等の利点が得られる。
【００４７】
固体撮像装置１は更に、駆動制御部７、単位画素３に画素信号読出用の動作電流（読出電流）を供給する読出電流源部２４と、カラム部２６にＡＤ変換用の参照信号SLP_ADCを供給する参照信号生成部２７と、出力部２８を備えている。
【００４８】
駆動制御部７は、画素アレイ部１０の信号を順次読み出すための制御回路機能の実現のため水平転送部１１と、垂直走査部１４（行走査回路）と、通信・タイミング制御部２０とを備えている。水平転送部１１は、通信・タイミング制御部２０からの制御信号ＣＮ２に応答して列の走査を開始し、データ転送動作時に読み出すべきデータのカラム位置を指示しつつ、カラム部２６で取得される画素データを水平方向へ転送する。垂直走査部１４は、行アドレスや行走査を制御する垂直アドレス設定部１４ａや垂直駆動部１４ｂを有する。垂直走査部１４は、画素アレイ部１０の行を選択し、その行に必要なパルスを供給するものであり、通信・タイミング制御部２０からの制御信号ＣＮ１に応答して行の走査を開始する。垂直アドレス設定部１４ａは、信号を読み出す行（読出し行：選択行や信号出力行とも称する）の他に、電子シャッタ用の行等も選択する。
【００４９】
ここで、詳細は後述するが、本実施形態の水平転送部１１は、水平方向の全画素のデータを水平転送する通常の読出し処理の他に、水平方向の一部分の画素（列）の画素データのみを水平転送する水平方向の部分読出し処理も可能になっている点に特徴がある。
【００５０】
単位画素３は、行選択のための行制御線１５を介して垂直走査部１４と、また垂直信号線１９を介してカラム部２６の垂直列ごとに設けられているＡＤ変換部２５０と、それぞれ接続される。行制御線１５は垂直走査部１４から画素に入る配線全般を示す。
【００５１】
通信・タイミング制御部２０は、端子５ａを介して入力されるマスタークロックCLK0に同期したクロックをデバイス内の各部（水平転送部１１、垂直走査部１４、カラム部２６等）に供給するタイミングジェネレータ（読出アドレス制御装置の一例）の機能ブロックを備える。更に、端子５ａを介して外部の主制御部から供給されるマスタークロックCLK0を受け取り、また端子５ｂを介して外部の主制御部から供給される動作モード等を指令するデータを受け取り、更に固体撮像装置１の情報を含むデータを外部の主制御部に出力する通信インタフェースの機能ブロックを備える。例えば、通信・タイミング制御部２０は、内部クロックを生成するクロック変換部の機能を持つクロック変換部２０ａ及び通信機能や各部を制御する機能を持つシステム制御部２０ｂ等を有する。クロック変換部２０ａは、端子５ａを介して入力されるマスタークロックCLK0に基づき、マスタークロックCLK0よりも高速周波数のパルスを生成する逓倍回路を内蔵しており、カウントクロックＣＫcnt1やカウントクロックＣＫdac1等の内部クロックを生成する。
【００５２】
出力部２８は、信号増幅部４０２（センスアンプＳ・Ａ）と、固体撮像装置１と外部とのインタフェース機能をなすデジタルインタフェース部４０６（ＤＩＦ）とを有する。信号増幅部４０２は、水平転送部１１との間のデータ転送用の信号線（転送配線）である水平信号線１８上の信号（デジタルデータではあるが小振幅）を検出する。出力部２８は、信号増幅部４０２とデジタルインタフェース部４０６との間に、各種のデジタル演算処理を行なうデジタル演算部４０４（ＳＩＧ）を必要に応じて設けてもよい。デジタルインタフェース部４０６は、信号増幅部４０２と外部回路の間に介在し外部回路とのインタフェース機能をなす。デジタルインタフェース部４０６の出力は出力端５ｃに接続されており、映像データが後段回路に出力される。
【００５３】
［カラムＡＤ回路と参照信号生成部の詳細］
ＡＤ変換部２５０におけるＡＤ変換方式としては、回路規模や処理速度（高速化）や分解能等の観点から様々な方式が考えられているが、一例として、参照信号比較型、スロープ積分型、或いはランプ信号比較型等とも称されるＡＤ変換方式を採用する。この手法は、簡単な構成でＡＤ変換器が実現できるため、並列に設けても回路規模が大きくならないという特徴を有している。参照信号比較型のＡＤ変換に当たっては、変換開始（比較処理の開始）から変換終了（比較処理の終了）までの時間に基づいてカウント動作有効期間Ｔenを決定し（ここではその期間を示すカウントイネーブル信号ENとする）、その期間のクロック数に基づき処理対象信号をデジタルデータに変換する。
【００５４】
比較処理によって得られる情報は、アナログ信号（ここでは画素信号電圧Ｖｘ）の大きさに対応した時間情報を持つパルス情報である。参照信号比較型のＡＤ変換処理では、この比較処理で得られるパルス情報（時間情報）に基づき、計数処理の有効期間を決定し、その計数処理の有効期間に一定の割合で値を変化させる計数処理を行なう。典型例としては、カウンタを使用して、基準クロック周期で最下位桁を１ずつ変化させる。これによって得たカウント値をアナログ信号の大きさに応じたデジタルデータとして取得する。もちろん、一定の割合で値を変化させる計数処理を行なうことができればよく、カウンタを使用した構成に限らず、様々な変形が可能である。例えば、いわゆる加算器や加減算器とその結果を基準クロック周期で保持するデータ保持部（ラッチ）を使用して巡回型に構成し、各回の変化値を一定の割合（典型例は１）にするように構成してもよい。
【００５５】
参照信号比較型ＡＤ変換方式を採用する場合に、考え方としては、参照信号生成部２７もＡＤ変換部２５０ごとに設けることも考えられる。例えば、ＡＤ変換部２５０ごとに比較器と参照信号発生器を設け、比較器の比較結果を基に、逐次、参照信号の値を対応する列の参照信号発生器で変化させていく構成を採る場合である。しかしながらこれでは回路規模や消費電力が増える。そこで、本実施形態では、参照信号生成部２７を全てのＡＤ変換部２５０に共通に使用する構成を採り、参照信号生成部２７から発生される参照信号SLP_ADCを各ＡＤ変換部２５０が共通に使用する構成にする。
【００５６】
このため、参照信号生成部２７は、ＤＡ変換部２７０（ＤＡＣ；Digital Analog Converter）を有し、通信・タイミング制御部２０からの制御データＣＮ４で示される初期値からカウントクロックＣＫdac1に同期して、制御データＣＮ４で示される傾き（変化率）の参照信号SLP_ADCを生成する。カウントクロックＣＫdac1は計数部２５４の計数処理用のカウントクロックＣＫcnt1と同一にしてもよい。参照信号SLP_ADCは、全体的にある傾きを持って線形に変化する波形を持つものであればよく、その変化が滑らかなスロープ状を呈するものであってもよいし、階段状に順次変化するものであってもよい。
【００５７】
参照信号比較型のＡＤ変換に当たっては、比較部２５２による参照信号SLP_ADCと画素信号電圧Ｖｘとの比較結果に基づいてカウント動作有効期間Ｔen（その期間を示す信号をカウントイネーブル信号ENと称する）を決定し、カウントイネーブル信号ENがアクティブな期間のカウントクロックＣＫcnt1のクロック数に基づきアナログの処理対象信号をデジタルデータに変換する。基準レベル（リセットレベルＳrst）についての処理をプリチャージ相（Ｐ相と省略して記すこともある）の処理と称し、信号レベルＳsigについての処理をデータ相（Ｄ相と省略して記すこともある）の処理と称する。Ｐ相の処理後にＤ相の処理を行なう場合、Ｄ相の処理はリセットレベルＳrstに信号成分Ｖsigを加えた信号レベルＳsigについての処理となる。カウント動作有効期間Ｔenとしては、Ｐ相・Ｄ相とも比較出力が反転するまで計数する前半カウント方式、Ｐ相・Ｄ相とも比較出力が反転してから計数する後半カウント方式、Ｐ相・Ｄ相の何れか一方では比較出力が反転するまで計数するが他方では比較出力が反転してから計数する前後半カウント方式がある。又、それぞれにおいて、Ｐ相・Ｄ相のカウントモードを巧みに組み合わせることやＰ相処理開始時の初期値設定を制御することで、カラム内でＣＤＳ処理を行なうようにすることもできる。これら、カウント動作有効期間Ｔenをどうとるかや、ＡＤ変換部２５０内で差分処理（ＣＤＳ処理）を行なうか否か等、本出願人は、参照信号比較型のＡＤ変換方式を種々提案しており、それらも基本的には後述する各実施形態で採用し得る。
【００５８】
何れの処理例においても、原理的には、電圧比較器に参照信号SLP_ADCを供給し、垂直信号線１９を介して入力されたアナログの画素信号を参照信号SLP_ADCと比較する。カウント動作有効期間Ｔenに入るとクロック信号でのカウント（計数）を開始することによって、指定されているカウント動作有効期間Ｔenにおけるクロック数をカウントすることでＡＤ変換を行なう。
【００５９】
参照信号比較型のＡＤ変換を行なうため、本実施形態のカラム部２６の各列のＡＤ変換部２５０は、比較処理部３２２（COMP：電圧比較部、コンパレータ）、カウンタ制御信号生成部３３２（ＥＮ生成部）、計数処理部３５１を備える。本実施形態のカラム部２６は、カウント動作期間制御部２５３（カウンタ制御信号生成部３３２）を比較部２５２（比較処理部３２２）と計数部２５４（計数処理部３５１）の間に配置している。好ましくは計数処理部３５１はアップカウントモードとダウンカウントモードを切替可能なもの（アップダウンカウンタ）にする。アップダウンカウンタを用いることにより、回路規模を大きくすることなく高フレームレート化を達成できる。各ＡＤ変換部２５０の比較処理部３２２の集合で比較部２５２が構成される。各ＡＤ変換部２５０のカウンタ制御信号生成部３３２の集合でカウント動作期間制御部２５３が構成される。各ＡＤ変換部２５０の計数処理部３５２の集合で計数部２５４が構成される。
【００６０】
比較部２５２（比較処理部３２２）は、参照信号生成部２７（ＤＡ変換部２７０）で生成された参照信号SLP_ADCと選択行の単位画素３から垂直信号線１９（Ｈ１，Ｈ２，…，Ｈｈ）を経由し得られるアナログの画素信号電圧Ｖｘを比較する。比較処理部３２２は、参照信号SLP_ADCと画素信号電圧Ｖｘが一致したとき比較パルスCo（コンパレート出力）を反転する。
【００６１】
カウント動作期間制御部２５３のカウンタ制御信号生成部３３２は、比較出力Coと通信・タイミング制御部２０からの制御情報に基づきカウントイネーブル信号ENを生成して計数処理部３５１に供給し、計数処理部３５１のカウント動作期間を制御する。ここで、本構成の特徴点として、カウンタ制御信号生成部３３２には、カウント動作期間制御のオン・オフを制御するカラム停止信号CLMSTPn（詳細は後述する）が列別に入力される。画素データの水平転送が不要な非選択列のカウント動作期間制御機能が停止されることで消費電力の低減が図られる。
【００６２】
通信・タイミング制御部２０から各ＡＤ変換部２５０の計数処理部３５１には、計数処理部３５１がＰ相・Ｄ相のカウント処理をダウンカウントモードで動作するのかアップカウントモードで動作するのかや、Ｐ相のカウント処理における初期値Ｄiniの設定やリセット処理等、その他の制御情報を指示する制御信号ＣＮ５が入力されている。
【００６３】
比較処理部３２２の一方の入力端子（＋）は、他の比較処理部３２２の入力端子（＋）と共通に、参照信号生成部２７で生成される参照信号SLP_ADCが入力される。比較処理部３２２の他方の入力端子（−）には、それぞれ対応する垂直列の垂直信号線１９が接続され、画素アレイ部１０からの画素信号電圧Ｖｘが個々に入力される。ここで、本構成の特徴点として、比較処理部３２２には、比較動作のオン・オフを制御するカラム停止信号CLMSTPn（詳細は後述する）が列別に入力される。画素データの水平転送が不要な非選択列の比較機能が停止されることで消費電力の低減が図られる。
【００６４】
計数処理部３５１のクロック端CKには、他の計数処理部３５１のクロック端CKと共通に通信・タイミング制御部２０からカウントクロックＣＫcnt1が入力される。計数処理部３５１は、カウント結果を保持するラッチ機能を有する。ここで、本構成の特徴点として、計数処理部３５１には、カウント動作のオン・オフを制御するカラム停止信号CLMSTPnが列別に入力される。画素データの水平転送が不要な非選択列のカウント機能が停止されることで消費電力の低減が図られる。
【００６５】
本実施形態では、計数部２５４（の計数処理部３５１）にてＣＤＳ処理を行なう基本構成とするが、これに限らず、リセットレベルＳrstのＰ相データと信号レベルＳsigのＤ相データを個別に出力部２８側に転送し、ＡＤ変換部２５０の後段のデジタル演算部４０４でＣＤＳ処理を行なってもよい。
【００６６】
水平転送部１１や垂直走査部１４等の駆動制御部７の各要素は、画素アレイ部１０とともに、半導体集積回路製造技術と同様の技術を用いて単結晶シリコン等の半導体領域に一体的に形成されたいわゆる１チップもの（同一の半導体基板上に設けられているもの）として、本実施形態の固体撮像装置１が構成される。固体撮像装置１は、このように各部が半導体領域に一体的に形成された１チップとして形成された形態であってもよいし、図示を割愛するが、画素アレイ部１０、駆動制御部７、カラム部２６等の各種の信号処理部の他に、撮影レンズ、光学ローパスフィルタ、或いは赤外光カットフィルタ等の光学系をも含む状態で、これらを纏めてパッケージングされた撮像機能を有するモジュール状の形態としてもよい。
【００６７】
個々のＡＤ変換部２５０（詳しくは計数部２５４の計数処理部３５１）の出力側は水平転送部１１と接続される。水平転送部１１の詳細については後述する。尚、いわゆるパイプライン水平転送を可能にするため、計数処理部３５１の後段に、計数処理部３５１の保持したカウント結果を保持するラッチを具備したメモリ装置としてのデータ記憶部を備える構成を採ることもできる。ラッチは、決められたタイミングで計数処理部３５１から出力されたカウントデータを保持・記憶する。パイプライン水平転送とは、ＡＤ変換部２５０でのカラム処理（ＡＤ変換やＣＤＳ処理）と画素データの水平転送を並行して行なう処理のことである。
【００６８】
［比較部の入力段］
図２は、比較部２５２の入力段の構成と動作を説明する図である。比較部２５２は、回路構成を工夫することで、単位画素３ごとのリセット成分ΔＶのばらつきに左右されずに比較期間を設定できるようにする点に特徴を有する。
【００６９】
比較部２５２の基本構成は、一般に良く知られている差動アンプ構成を採用しており、差動トランジスタ対部３５２と、負荷トランジスタ対部３６０と、電流源部３７０とを備え、更に本構成の特徴点として、動作点リセット部３８０も備えている。差動トランジスタ対部３５２は、ＮＭＯＳ型のトランジスタ３５３とトランジスタ３５４とを有し、トランジスタ３５３とトランジスタ３５４のソース同士が接続されている。差動トランジスタ対部３５２の出力（図示した例ではトランジスタ３５４のドレイン）は、図示しないアンプ機能を有したバッファ部（非反転型・反転型の何れでもよい）に接続され、十分な増幅がなされた後、比較パルスCoとして出力されるようになっている。
【００７０】
負荷トランジスタ対部３６０は、差動トランジスタ対部３５２の能動（アクティブ）負荷となるように接続されたＰＭＯＳ型のトランジスタ３６２とトランジスタ３６４とが電源側に配されている。具体的には、トランジスタ３５３とトランジスタ３６２のドレイン同士が接続されており、更に、トランジスタ３５４とトランジスタ３６４のドレイン同士がトランジスタ３６２とトランジスタ３６４の各ゲート同士と接続されている。
【００７１】
電流源部３７０は、差動トランジスタ対部３５２と負荷トランジスタ対部３６０に一定の動作電流を供給するもので、接地（ＧＮＤ）側に配された定電流源３７２を有する。更に、本構成の特徴点として、電流源部３７０は、“画素信号を必要としない非選択列の比較処理部３２２に流れる動作電流を減少させる”構成を備える。基本的には、後述の動作電流供給部２４における電流源２４０についての構成と同様の構成を採用することができる。例えば、図示のように、動作電流供給部２４の各列の電流源２４０は、定電流源３７２の電流路上に（図の例は定電流源３７２とトランジスタ３５３及びトランジスタ３５４のソース）との間にＮＭＯＳ型のスイッチトランジスタ３７４を有する。定電流源３７２の制御入力端には、ＤＣゲート電圧ＶＧ_ADCが各列共通に入力される。スイッチトランジスタ３７４のゲートには、トランジスタ３７４のオン・オフを制御するカラム停止信号CLMSTPnが列別に入力される。画素データの水平転送が不要な非選択列のスイッチトランジスタ３７４へのカラム停止信号CLMSTPnがＬレベルとなることでスイッチトランジスタ３７４がオフされて、比較部２５２の機能が停止され消費電力の低減が図られる。
【００７２】
動作点リセット部３８０は、ＰＭＯＳ型のスイッチトランジスタ３８２とスイッチトランジスタ３８４とを有する。スイッチトランジスタ３８２とスイッチトランジスタ３８４の各ゲートには共通にオートゼロ信号AZが比較器リセット信号として供給される。オートゼロ信号AZがアクティブ（本例ではＬレベル）となるタイミングは、単位画素３のリセットトランジスタのゲート端に供給されるリセット信号RSTがアクティブからインアクティブに変化した後の画素信号電圧ＶｘがリセットレベルＳrstとなる期間内とする。或いは、単位画素３のリセットトランジスタ３６のゲート端に供給されるリセット信号RSTがアクティブの期間内とする。これらの期間は、参照信号SLP_ADCはランプ状への変化開始レベルである初期値よりも少し低いリセットレベルにあるとする。
【００７３】
トランジスタ３５３のゲート（入力端子）には、容量素子３８６を介して画素信号Ｖｘが供給され、トランジスタ３５４のゲート（入力端子）には、図示しない参照信号生成部２７から参照信号SLP_ADCが容量素子３８８を介して供給されるようになっている。動作点リセット部３８０は、容量素子３８６及び容量素子３８８を介して入力される各信号に対してサンプル／ホールド機能を発揮する。すなわち、画素信号Ｖｘと参照信号SLP_ADCとの比較を開始する直前だけオートゼロ信号AZをアクティブＬにし、差動トランジスタ対部３５２の動作点をドレイン電圧（基準成分や信号成分を読み出す動作基準値）にリセットする。その後、容量素子３８６を介して画素信号Ｖｘをトランジスタ３５３へ、容量素子３８８を介して参照信号SLP_ADCをトランジスタ３５４へ入力し、画素信号Ｖｘと参照信号SLP_ADCが同電位となるまで比較する。画素信号Ｖｘと参照信号SLP_ADCとが同電位となると出力が反転する。比較処理開始の当初は、画素信号Ｖｘよりも参照信号SLP_ADCが高く、例えば比較部２５２の出力（比較パルスCo）はＬレベルにある。その後、画素信号Ｖｘと参照信号SLP_ADCの同電位時に比較部２５２の出力はＬレベルからＨレベルへ反転する。この比較パルスCoは、図示を割愛したカウント動作期間制御部２５３に供給される。
【００７４】
単位画素３のリセットトランジスタのゲート端にはリセット信号RST（のアクティブ状態）を供給してリセットする。このとき、画素信号電圧Ｖｘは、リセット信号RSTがアクティブ状態の期間では比較的大きな電圧レベルのノイズパルスが生じ、その後、リセット信号RSTがアクティブからインアクティブに変化するとリセットレベルＳrstに落ち着く。このリセットアクティブ時のノイズパルスのレベルとその後のリセットレベルＳrstは単位画素３ごとにばらつく。電荷生成部で検出された信号電荷に応じた信号レベルＳsigはリセットレベルＳrstに重畳され、画素信号電圧Ｖｘとしては信号レベルＳsigとして現われる。よって、リセットレベルＳrstがばらつくと信号レベルＳsigもばらつく。このとき、信号レベルＳsigそのものにはばらつきの影響は存在しない。ＣＤＳ処理では、この点を勘案して、リセットレベルＳrstと信号レベルＳsigの差分をとることでばらつきの影響が存在しない信号レベルＳsigを取得する。
【００７５】
リセットレベルＳrstはばらつきを持ち、レベルが参照信号SLP_ADCの比較可能範囲を超えると正しい比較できなくなることが起こり得る。これを避けるべく、Ｐ相処理時に、電圧比較部２５２をリセットレベルＳrstを読み出す動作基準値にリセットし、その後、比較部２５２に参照信号SLP_ADCを供給してから比較処理とカウント処理を開始する。すなわち、比較部２５２では、オートゼロ信号AZを供給して差動トランジスタ対部３０２のトランジスタ３０３及びトランジスタ３０４のゲートとドレインを一時的に接続してダイオード接続とする。そして、単位画素３の増幅用トランジスタ４２の入力にトランジスタ３０４のオフセット成分を加えたものをトランジスタ３０４の入力端子（ゲート）に保持した後に参照信号SLP_ADCを入力して、画素信号Ｖｘと参照信号SLP_ADCとの比較を開始する。こうすることで、単位画素３ごとに、画素信号の読出電位で電圧比較部２５２の動作点が設定されるので、リセットレベルＳrstのばらつきの影響を受け難くなる。但し、比較部２５２を動作基準値にリセットするとｋＴＣ雑音の発生が懸念されるので、Ｄ相処理時には、比較部２５２のリセットを行なわない（オートゼロをしない）で、直ちに比較部２５２に参照信号SLP_ADCを供給して比較処理とカウント処理を開始する。
【００７６】
［固体撮像装置の基本動作］
図３は、ＡＤ変換処理とＣＤＳ処理に着目した固体撮像装置１の簡易的な回路構成図である。カウント動作期間制御部２５３は割愛して示している。
【００７７】
単位画素３は、電荷生成部３２の他に、４個のトランジスタ（読出選択用トランジスタ３４、リセットトランジスタ３６、垂直選択用トランジスタ４０、増幅用トランジスタ４２）を画素信号生成部５を構成する基本素子として備える。転送部を構成する読出選択用トランジスタ３４は、転送信号TRGで駆動される。初期化部を構成するリセットトランジスタ３６は、リセット信号RSTで駆動される。垂直選択用トランジスタ４０は、垂直選択信号VSELで駆動される。
【００７８】
電荷生成部３２は、フォトダイオード等の受光素子で構成される検知部の一例である。電荷生成部３２は、受光素子のアノードが低電位側の基準電位Ｖssに接続され、カソード側が読出選択用トランジスタ３４のソースに接続されている。基準電位Ｖssは接地電位GNDとしてもよい。読出選択用トランジスタ３４（転送ゲート）は、ドレインがリセットトランジスタ３６とフローティングディフュージョン３８と増幅用トランジスタ４２とが接続される接続ノードに接続される。リセットトランジスタ３６は、ソースがフローティングディフュージョン３８に、ドレインがリセット電源Ｖrd（通常は電源Ｖddと共通にする）にそれぞれ接続される。
【００７９】
垂直選択用トランジスタ４０は、一例として、ドレインが増幅用トランジスタ４２のソースに、ソースが画素線５１にそれぞれ接続され、ゲート（特に垂直選択ゲートSELVという）が垂直選択線５２に接続される。増幅用トランジスタ４２は、ゲートがフローティングディフュージョン３８に接続され、ドレインが電源Ｖddに接続され、ソースは垂直選択用トランジスタ４０を介して画素線５１に接続され、更に画素線５１が垂直信号線１９に接続される。他の接続例として、垂直選択用トランジスタ４０は、ドレインを電源Ｖddに接続し、ソースを増幅用トランジスタ４２のドレインに接続し、増幅用トランジスタ４２のソースを画素線５１に接続してもよい。
【００８０】
垂直信号線１９は、一端がカラム部２６側に延在するとともに、その経路において、読出電流源部２４が接続されている。動作電流供給部２４の各列の電流源２４０は、垂直列に対して負荷ＭＯＳトランジスタを有し、各列共通に使用される基準電流源部２４８と負荷ＭＯＳトランジスタとの間でゲート同士が接続されカレントミラー回路を構成し、垂直信号線１９に対し定電流源２４２として機能するようになっている。そして、増幅用トランジスタ４２との間で、略一定の動作電流（読出電流）が供給されるソースフォロワ構成が採られる。
【００８１】
更に、本構成の特徴点として、動作電流供給部２４は、“画素信号を必要としない非選択列の垂直信号線１９に流れる電流を減少させる”構成を備える。電流源としての負荷ＭＯＳトランジスタと垂直信号線１９との間に、画素信号を必要としない列の電流を流さないようにする機構を設けてもよい。この構成は、画素信号を必要としない列の画素信号を読み出す機能を完全に果たさなくすることができ、その分、消費電力の低減を図ることができる。“画素信号を必要としない列の電流を流さないようにする機構”としては、例えば、トランジスタなどの半導体製のスイッチを設ける等、電流路をオン／オフ切替えする（導通状態と非導通状態とを切り替える）切替手段を設ければよい。
【００８２】
或いは、動作電流供給部２４は、“画素信号を必要としない非選択列の垂直信号線１９に流れる電流を減少させる”構成として、画素信号を必要としない列の垂直信号線１９に接続されている電流源としての負荷ＭＯＳトランジスタを直接に制御することにより電流量を減少させてもよい。この構成でも、画素信号を必要としない列の画素信号を読み出す機能を果たさなくすることができ、その分、消費電力の低減を図ることができる。
【００８３】
画素信号を必要としない列について“電流量を減少させる”際には、通常の読取時の負荷電流よりも小さくすればよく、電流源としての負荷ＭＯＳトランジスタの活性（能動）状態を維持することで小さな電流を流しておいてもよいし、電流源としての負荷ＭＯＳトランジスタそのものを完全にオフ（非導通状態）状態にすることで電流を完全に流さない状態にしてもよい。因みに、画素信号を必要としない列の垂直信号線１９に電流を流さない状態にすると、場合によっては、該当列の垂直信号線１９の電位が不定状態となり、系が不安定になることが懸念される。この問題を解消するには、画素信号を必要としない列の垂直信号線１９に電流を流さない状態にするのに対応して、読み出さない列の垂直信号線１９をある電位に固定する構成を設けるとよい。
【００８４】
例えば、図示した構成では、定電流源２４２の電流路上に（図の例は定電流源２４２と垂直信号線１９）との間にＮＭＯＳ型のスイッチトランジスタ２４４を有する。スイッチトランジスタ２４４のゲートには、スイッチトランジスタ２４４のオン・オフを制御するカラム停止信号CLMSTPnが列別に入力される。画素データの水平転送が不要な非選択列のスイッチトランジスタ２４４へのカラム停止信号CLMSTPnがＬレベルとなることで、スイッチトランジスタ２４４がオフされて読出電流供給機能が停止される。電流源としての負荷ＭＯＳトランジスタそのものを完全にオフ（非導通状態）状態にすることで消費電力の低減が図られる。
【００８５】
参照信号生成部２７は、ＤＡ変換部２７０と抵抗部３４０とを有する。図示しないが、ＤＡ変換部２７０は、定電流源の組合せで構成されている電流源部、カウンタ部、オフセット生成部、電流源制御部、規定電流Ｉ_0を設定する基準電流源部を備え、電流出力型のＤＡ変換回路となっている。電流源部の電流出力端には、抵抗値Ｒ_340の抵抗部３４０が電流電圧変換部として接続されている。電流源部、電流源制御部、抵抗部３４０で、電流電圧変換部が構成され、電流源部と抵抗部３４０との接続点の発生する電圧が参照信号SLP_ADCとして利用される。
【００８６】
各カラムの垂直信号線１９は、比較処理部３２２の一方の端子（この例では反転入力端）に接続されている。これによって、垂直信号線１９を介して、画素信号電圧Ｖｘがカラム部２６のＡＤ変換部２５０に供給される。ＡＤ変換部２５０では、単位画素３から垂直信号線１９に読み出した画素信号電圧Ｖｘを、ＡＤ変換部２５０の比較処理部３２２で参照信号SLP_ADCと比較する。そして、図示を割愛したカウンタ制御信号生成部３３２が計数処理部３５１をカウントイネーブル信号ENに基づき動作させ、そのカウント動作と１対１の対応をとりながらを参照信号電位を変化させ、垂直信号線１９の画素信号電圧Ｖｘをデジタルデータに変換する。
【００８７】
＜撮像装置＞
図４は、固体撮像装置１を使用した撮像装置の概略構成図である。これは、前述の固体撮像装置１に採用していたＡＤ変換処理及び画素データの水平転送処理を、物理情報取得装置の一例である撮像装置に適用した形態である。主要な構成要素について説明すると次の通りである（主要なもの以外は説明を割愛する）。
【００８８】
撮像装置８は、撮影レンズ８０２、光学ローパスフィルタ８０４、色フィルタ群８１２、画素アレイ部１０、駆動制御部７、カラム部２６、参照信号生成部２７、カメラ信号処理部８１０を備えている。図中に破線で示すように、光学ローパスフィルタ８０４と合わせて、赤外光成分を低減させる赤外光カットフィルタ８０５を設けることもできる。カラム部２６の後段に設けられたカメラ信号処理部８１０は、撮像信号処理部８２０と、撮像装置８の全体を制御する主制御部として機能するカメラ制御部９００を有する。撮像信号処理部８２０は、信号分離部８２２と、色信号処理部８３０と、輝度信号処理部８４０と、エンコーダ部８６０を有する。
【００８９】
カメラ制御部９００は、マイクロプロセッサ（microprocessor）９０２、読出専用の記憶部であるＲＯＭ（Read Only Memory）９０４、ＲＡＭ９０６（Random Access Memory）、図示を割愛したその他の周辺部材を有している。マイクロプロセッサ９０２は、コンピュータが行なう演算と制御の機能を超小型の集積回路に集約させたＣＰＵ（Central Processing Unit）を代表例とする電子計算機の中枢をなすものと同様である。ＲＡＭ９０６は、随時書込み及び読出しが可能であるとともに揮発性の記憶部の一例である。マイクロプロセッサ９０２、ＲＯＭ９０４、及びＲＡＭ９０６を纏めて、マイクロコンピュータ（microcomputer）とも称する。
【００９０】
カメラ制御部９００は、システム全体を制御するものであり、カウントクロックＣＫcnt1及びカウントクロックＣＫdac1の周波数や、参照信号SLP_ADCの傾き等を調整する機能を有している。ＲＯＭ９０４にはカメラ制御部９００の制御プログラム等が格納されているが、特に本例では、カメラ制御部９００によって、参照信号比較型のＡＤ変換処理や水平方向の部分読出し処理や非選択列の機能停止処理を制御するためのプログラムが格納されている。ＲＡＭ９０６にはカメラ制御部９００が各種処理を行なうためのデータ等が格納されている。カメラ制御部９００は、メモリカード等の記録媒体９２４を挿脱可能に構成し、またインターネット等の通信網との接続が可能に構成している。例えば、カメラ制御部９００は、マイクロプロセッサ９０２、ＲＯＭ９０４、及びＲＡＭ９０６の他に、メモリ読出部９０７及び通信Ｉ／Ｆ（インタフェース）９０８を備える。
【００９１】
記録媒体９２４は、マイクロプロセッサ９０２にソフトウェア処理をさせるためのプログラムデータや、輝度信号処理部８４０からの輝度系信号に基づく測光データＤＬの収束範囲や露光制御処理（電子シャッタ制御を含む）を登録する等のために利用される。特に、本実施形態では、水平方向の部分読出し処理や非選択列の機能停止処理を行なうための各種の制御情報の設定値等の様々なデータを登録するためにも利用される。メモリ読出部９０７は、記録媒体９２４から読み出したデータをＲＡＭ９０６に格納（インストール）する。通信Ｉ／Ｆ９０８は、インターネット等の通信網との間の通信データの受け渡しを仲介する。
【００９２】
撮像装置８は、駆動制御部７及びカラム部２６を、画素アレイ部１０と別体にしてモジュール状のもので示しているが、これらが画素アレイ部１０と同一の半導体基板上に一体的に形成されたワンチップものを利用してもよい。図は、画素アレイ部１０や駆動制御部７やカラム部２６や参照信号生成部２７やカメラ信号処理部８１０の他に、撮影レンズ８０２、光学ローパスフィルタ８０４、あるいは赤外光カットフィルタ８０５等の光学系をも含む状態で撮像装置８を示している。この態様は、これらを纏めてパッケージングされた撮像機能を有するモジュール状の形態とする場合に好適である。このような撮像装置８は、「撮像」を行なうための、例えば、カメラや撮像機能を有する携帯機器等の電子機器として提供される。「撮像」は、通常のカメラ撮影時の像の撮り込みだけではなく、広義の意味として、指紋検出や、タッチパネル等の物理量分布検知半導体装置或いは物理情報取得装置（物理量分布検知装置）において物理量分布として圧力を利用して像情報を取得すること等も含む。
【００９３】
このような構成の撮像装置８も、後述の水平方向の部分読出し処理や非選択列の機能停止処理を適用することで、全体の消費電力を低減できるし、素子選択モード時に必要とされない単位素子と対応する信号を読み飛ばすことができる。
【００９４】
＜水平読み飛ばし処理＞
以下に、水平方向の部分読出し処理（水平読み飛ばし処理）及びこれと関連する技術の具体的な実施例を説明する。因みに、実施例１〜実施例３は、切出しモードでの水平方向切出し処理の適用例であり、実施例５〜実施例６は、間引きモードでの水平方向間引き処理の適用例である。一定の行周期で画素行を読み飛ばし、残りの画素行の画素から信号を読み出す行方向に関しての間引き読出しや行方向についての切り出し処理も併用する場合で説明するが、このことは必須でない。
【００９５】
図５は、本実施形態の水平読み飛ばし処理の基本概念を説明する図である。詳細には、図５（Ａ）は、本実施形態に対する比較例の水平読み飛ばし処理を説明する図であり、図５（Ｂ）は、本実施形態の水平読み飛ばし処理を説明する図である。
【００９６】
本実施形態の水平読み飛ばし処理は、水平転送部１１がシフトレジスタを備え、水平転送用のクロックが入る都度、画素データ（読出し信号）を順次後段へシフトすることによって画素データの水平方向の読出し（水平転送）を行なう場合における水平方向切出し処理の適用例である。
【００９７】
図５（Ａ）に示す比較例の固体撮像装置１Ｚにおいて、水平転送部１１Ｚは、レジスタ５１２Ｚ（記憶部の一例）が一定方向に縦続接続されたシフトレジスタ５１０Ｚ（転送部の一例）を備え、データの水平転送そのものにシフトレジスタ５１０Ｚを使用して、水平転送用のクロックが入る都度、読み出し信号（画素データ）を順次後段へシフトする。シフトレジスタ５１０Ｚは、各単位画素３から出力された画素信号と対応するＡＤ変換部２５０で処理した画素データ（読出し信号の一例）を各レジスタ５１２Ｚに保持し、レジスタ５１２Ｚに保持した画素データを順次後段へ転送する。固体撮像装置１Ｚは、シフトレジスタ５１０を制御する各種の制御信号を生成する水平転送制御部１３Ｚを有する。水平転送制御部１３Ｚは、ゲート回路その他のロジック回路で構成されている。固体撮像装置１Ｚは、切出し範囲外の不要な列（非選択列と称する）の分も含めて、各列のＡＤ変換部２５０で取得された画素データの全てを水平方向に読み出し（「水平転送」とも称する）、出力部２８を介して後段のデータ処理ブロック（信号処理部：例えば出力部２８のデジタル演算部４０４）で非選択列の不要な画素データを捨てる。この場合、非選択列の電流源２４０及びＡＤ変換部２５０で費やす消費電力が、全画素読出し時と同等になり、消費電力の点でメリットがない。又、非選択列の水平転送に必要な時間は、全画素読出し時と同等になり、高速化の面でもメリットがない。
【００９８】
一方、図５（Ｂ）に示す本実施形態の固体撮像装置１Ａにおいて、水平転送部１１Ａは、レジスタ５１２Ａ（記憶部の一例）が一定方向に縦続接続されたシフトレジスタ５１０Ａ（転送部の一例）を備え、データの水平転送そのものにシフトレジスタ５１０Ａを使用して、水平転送用のクロックが入る都度、読み出し信号（画素データ）を順次後段へシフトする。シフトレジスタ５１０Ａは、各単位画素３から出力された画素信号と対応するＡＤ変換部２５０で処理した画素データ（読出し信号の一例）を各レジスタ５１２Ａに保持し、レジスタ５１２Ａに保持した画素データを順次後段へ転送する。固体撮像装置１Ａは、シフトレジスタ５１０Ａを制御する各種の制御信号を生成する水平転送制御部１３Ａを有する。水平転送制御部１３Ａも、ゲート回路その他のロジック回路で構成されている。固体撮像装置１Ａの構成そのものは、比較例の固体撮像装置１Ｚと同様に見えるが、構成している各機能部の詳細構成や動作に相違がある。即ち、本実施形態の固体撮像装置１Ａでは、各列のＡＤ変換部２５０で取得されたデータの内、非選択列の分は水平転送せず、切出し範囲内の必要な列（選択列と称する）の分のみを水平転送する。このような選択的な水平方向のデータ読出し（転送）処理を、（非選択列の）水平読み飛ばし処理と称する。こうすることで、非選択列の水平転送に要する電力を削減することができる（低消費電力化を実現できる）し、非選択列の水平転送に必要な時間を削減することができるので水平転送の高速化も実現できる。
【００９９】
このとき、好ましくは、動作電流供給部２４（電流源２４０）やカラム部２６（ＡＤ変換部２５０）の非選択列が低消費電力状態となるように当該機能を制御する。このことを、非選択列をスタンバイ状態にすると称する。こうすることで、非選択列の動作電流供給部２４やＡＤ変換部２５０の動作に要する電力を削減することができる。付加的な効果として、電力消費熱による熱電流（暗電流）が抑制されるので、画素データ及びデータ転送時のノイズが低減される。又、非選択列の水平読み飛ばしにより、選択列の水平転送に要する時間を短縮できるので、水平方向の部分読出し処理の高速化が可能になる。このとき、許容される場合（詳細は後述する）には、１水平期間を短くすることで、全体の処理の高速化が可能になる。
【０１００】
好ましくは、電流源２４０とＡＤ変換部２５０の双方の非選択列を対象に低消費電力状態となるように当該機能を制御するのがよいが、これには限定されない。但し、構成によっては、少なくともＡＤ変換部２５０の非選択列を対象とし、更に好ましくは電流源２４０の非選択列も対象とする。更に詳しくは、好適には、動作電流供給部２４の非選択列の電流源２４０及びカラム部２６の非選択列のＡＤ変換部２５０の各機能部（比較処理部３２２、カウンタ制御信号生成部３３２、計数処理部３５１）の全当該機能を制御させるのがよいが、このことは必須でなく、ＡＤ変換部２５０については、それを構成する各機能部の少なくとも何れか１つが低消費電力状態となるように当該機能を制御してもよい。
【０１０１】
「当該機能を制御」するに当たっては、低消費電力状態となるようにする形態である限りどのような方式を採用してもよく、電源を供給したままで低消費電力状態となるように当該機能を制御してもよいし、電流源２４０等のように電流源との関係がある機能部では電流源の電流を低減する方式を採用してもよい。又、電源の供給自体を停止することで当該機能を制御してもよい。「電源を供給したままで当該機能を制御」するには、回路構成に応じた対処を行なう。その一例については後述する。「電源の供給を停止」する際には、好ましくは、各機能部の入力側に接続される前段回路の出力段或いは出力側に接続される後段回路の入力段に対して弊害を及ぼさない対処をしておくとよい。「電源を供給したままで当該機能を制御」するよりも、「電源の供給を停止」する方が、消費電力の削減効果が高い。例えば、回路規模増大が許されれば、読み飛ばしたカラムにパワースイッチを負荷することによって、更なる低消費電力化が可能である。
【０１０２】
［非選択列の動作停止制御：第１例］
図６〜図７は、水平方向切り出し時の非選択列のカラム回路を停止させる機能（カラム停止機能）の第１例を説明する図である。ここで、図６は、水平走査レートでのタイミングチャートとカラム停止機能のイメージ図である。詳しくは、水平同期信号と、転送データの切り出しスタート及び切り出しエンドのタイミングと、カラム停止信号と、対応する画素切り出し部のタイミングチャートのイメージ図が示されている。図７は、カラム停止機能の第１例におけるカラム停止信号の生成手法を説明する図である。
【０１０３】
第１例のカラム停止機能は、切り出し部分のスタート位置やエンド位置を示す制御信号をＬ／Ｈの論理で示す点に特徴がある。因みに、“Ｌ”はローレベルを意味し、“Ｈ”はハイレベルを意味する。図５（Ｂ）に示した本実施形態の固体撮像装置１Ａの構成も参照して説明を続ける。水平方向切り出し時の非選択列のカラム回路を停止させる制御信号を水平転送制御部１３Ａ_1で生成し、水平方向で使用しない画素データ（灰色部）を生成する非選択列のカラム回路の動作を停止させる。水平転送制御部１３Ａ_1には、通信・タイミング制御部２０から切り出し部分のスタート位置を指示する制御信号（切り出しスタート設定信号）と切り出し部分のエンド位置を指示する制御信号（切り出しエンド設定信号）とが供給される。例えば図６に示すように、切り出しスタート設定信号は水平同期信号（アクティブＬ）の開始点から切り出し部分のスタート位置までがアクティブＨでその他はインアクティブＬであり、切り出しエンド設定信号は、切り出し部分のエンド位置から水平ブランキング期間の開始位置までがアクティブＨでその他はインアクティブＬである。切り出し部分のスタート位置及びエンド位置の設定は、例えばレジスタ等で設定可能である。切出し範囲を決め打ち設定ではなく、任意での範囲指定が可能である。切り出しスタート設定信号及び切り出しエンド設定信号のタイミング及び論理は、図６に示したものに限定されない。
【０１０４】
第１例が適用される水平転送制御部１３Ａ_1は、図７に示すように、２入力型のＯＲゲート５２２を１つとカラム数分のラッチ部５２４とを備える。ＯＲゲート５２２の入力端には切り出しスタート設定信号と切り出しエンド設定信号とが供給される。ＯＲゲート５２２は、切り出しスタート設定信号と切り出しエンド設定信号との論理和をとりカラム停止信号を生成し、このカラム停止信号を各列用のラッチ部５２４に供給する。各ラッチ部５２４のラッチタイミング制御入力端には画素毎に水平方向の転送を行なう際のトリガを出す信号（例えば水平読出制御パルスHSELn）が供給される。例えば、カラム停止信号を生成するために、垂直ブランキングの読出し期間中に１ライン分は全ての画素（切り出し画素＋切り出し部分以外の画素）も読み出す。このとき、各ラッチ部５２４はＯＲゲート５２２から出力されたカラム停止信号を水平読出制御パルスHSELnに同期して各別に取り込み、物理的な値として値を保存し、全ての画素の読み出しが終わるまでラッチ（保持）しておく。ラッチ部５２４がラッチした物理的な値の信号をカラムスタンバイ信号とする。
【０１０５】
［非選択列の動作停止制御：第２例］
図８〜図９は、水平方向切り出し時の非選択列のカラム回路を停止させる機能（カラム停止機能）の第２例を説明する図である。ここで図８は、図６と同様に、水平走査レートでのタイミングチャートとカラム停止機能のイメージ図であり、詳しくは、水平同期信号と、転送データの切り出しスタート及び切り出しエンドのタイミングと、カラム停止信号と、対応する画素切り出し部のタイミングチャートのイメージ図が示されている。図９は、カラム停止機能の第２例における切り出しアドレス指定信号の生成手法を説明する図である。
【０１０６】
第２例のカラム停止機能は、アドレスの概念を用いて、水平方向のアドレス情報を付加することで、切り出し部分のスタート位置やエンド位置を示す制御信号（切り出しアドレス指定信号）を、水平方向に各画素のアドレスを指定する信号から作成する点に特徴がある。第２例が適用される水平転送制御部１３Ａ_2には、通信・タイミング制御部２０から、水平方向のアドレス信号と切り出し部分のスタート位置を指示するアドレス信号（切り出しスタートアドレス設定信号）と切り出し部分のエンド位置を指示するアドレス信号（切り出しエンドアドレス設定信号）とが供給される。
【０１０７】
水平転送制御部１３Ａ_2は、図９に示すように、デジタルコンパレータ５３２及びデジタルコンパレータ５３４と、ＲＳラッチ５３８（ＲＳ型のフリップフロップ）とを備える。デジタルコンパレータ５３２及びデジタルコンパレータ５３４は、２入力型のＡＮＤゲート５３６をビット数分有するとともに、ビット数分の入力端を持つＡＮＤゲート５３７を有する。デジタルコンパレータ５３２のビット別のＡＮＤゲート５３６は、一方の入力端にアドレス指定信号の対応するビットデータが供給され、他方の入力端に切り出しスタートアドレス設定信号の対応するビットデータが供給される。デジタルコンパレータ５３４のビット別のＡＮＤゲート５３６は、一方の入力端にアドレス指定信号の対応するビットデータが供給され、他方の入力端に切り出しエンドアドレス設定信号の対応するビットデータが供給される。デジタルコンパレータ５３２及びデジタルコンパレータ５３４の何れにおいても、各ＡＮＤゲート５３６の出力はＡＮＤゲート５３７の各入力端に供給されており、各ＡＮＤゲート５３６の出力が全てＨのときＡＮＤゲート５３７の出力がＨとなる。ＲＳラッチ５３８のプリセット端には水平同期信号（アクティブＬ）が供給される。デジタルコンパレータ５３２の出力はＲＳラッチ５３８のリセット入力端Ｒに接続されており、デジタルコンパレータ５３４の出力はＲＳラッチ５３８のセット入力端Ｓに接続されている。
【０１０８】
ＲＳラッチ５３８は、セット入力端ＳがＬのときにリセット入力端ＲがＨになるとリセットされ非反転出力がＬになり、リセット入力端ＲがＬのときにセット入力端ＳがＨになるとセットされ非反転出力がＨになる。例えば、１ライン分の信号処理時に、先ず水平同期信号（アクティブＬ）によりＲＳラッチ５３８はプリセットされ非反転出力がＨになる。その後、水平転送の画素位置に応じてアドレス指定信号（が示すアドレスデータ）が順次変化し、アドレス指定信号が切り出しスタートアドレス設定信号と一致したとき、デジタルコンパレータ５３２の各ＡＮＤゲート５３６の出力が全てＨとなるのでＡＮＤゲート５３７の出力（つまりＲＳラッチ５３８のリセット入力端Ｒ）がＨとなり、ＲＳラッチ５３８はリセットされ非反転出力がＬになる。その後更に、水平転送の画素位置に応じてアドレス指定信号（が示すアドレスデータ）が順次変化し、アドレス指定信号が切り出しエンドアドレス設定信号と一致したとき、デジタルコンパレータ５３４の各ＡＮＤゲート５３６の出力が全てＨとなるのでＡＮＤゲート５３７の出力（つまりＲＳラッチ５３８のセット入力端Ｓ）がＨとなり、ＲＳラッチ５３８はセットされ非反転出力がＨになる。これにより、図８に示すように、ＲＳラッチ５３８の非反転出力端Ｑから、カラム停止信号と同じタイミングの切り出しアドレス指定信号が出力される。
【０１０９】
このように、第２例の手法のように、切り出す画素のアドレスが明らかなら、カラム停止信号を生成する必要がなくなる。換言すると、第１例では、垂直ブランキング期間中に少なくとも１水平走査期間は切り出し部分以外の画素のカラムＡＤＣを行なわなければならないが、第２例ではそのような必要はない。但し、図７と図９との比較から理解できるように、第１例の水平転送制御部１３Ａ_1よりも第２例の水平転送制御部１３Ａ_2の方が回路規模が大きくなるので、第２例は回路規模増大が許されるときに採用し得る。
【０１１０】
［スタンバイ信号生成］
図１０〜図１２は、カラムスタンバイ信号を生成する手法を説明する図である。ここで、図１０は、カラムスタンバイ信号を生成する際のタイミングチャートである。図１１は、カラムスタンバイ信号生成部の第１例を説明する図である。図１２は、カラムスタンバイ信号生成部の第２例を説明する図である。
【０１１１】
ここでは、図６〜図７に示した第１例の非選択列の動作停止制御を適用して生成されるカラム停止信号に基づいてカラムスタンバイ信号を生成する手法を説明する。そのため、図１０では、カラム停止信号から、カラムスタンバイ信号を作成する例を示したタイミングチャートが示されている。図８〜図９に示した第２例の非選択列の動作停止制御を適用する場合には、第１例のカラム停止信号に代えて切り出しアドレス指定信号を使用すればよい。
【０１１２】
画素毎に水平方向の転送を行なう際のトリガを出す信号（例えば水平読出制御パルスHSELn）と垂直ブランキング期間の読み出し処理時に生成したカラム停止信号CLMSTPとで論理をとり、動作電流供給部２４の電流源２４０nやカラム部２６のＡＤ変換部２５０nをスタンバイ状態にし得る列ごとのカラムスタンバイ信号CLMSTBnを生成する。水平読出制御パルスHSELについては後述の実施例３を参照するとよい。例えば、カラム停止信号がＨのときは、水平読出制御パルスHSELnのパルスと論理をとり、カラムスタンバイ信号CLMSTBnをＨレベルにして、電流源２４０n及びＡＤ変換部２５０nをスタンバイ状態にする。カラム停止信号がＬのときは、水平読出制御パルスHSELnのパルスと論理をとっても、カラムスタンバイ信号CLMSTBnをＬレベルにして、電流源２４０n及びＡＤ変換部２５０nをスタンバイ状態にしないで、画素データを出力する。この制御により、画素の切り出し部分（選択列）では電流源２４０n及びＡＤ変換部２５０nが動作し、それ以外の部分（非選択列）は電流源２４０n及びＡＤ変換部２５０nの当該機能を制御させることができる。非選択列の電流源２４０n及びＡＤ変換部２５０nの当該機能を制御させると、切り出し部分以外ではカラムＡＤＣ処理が行なわれないため、低消費電力化に貢献できる。
【０１１３】
画素毎に水平方向の転送を行う際のトリガを出す水平読出制御パルスHSELnとカラム停止信号CLMSTPとで論理を取り、カラムをスタンバイ状態にするカラムスタンバイ信号を生成する。カラム停止信号CLMSTPが例えばアクティブＨのときは水平読出制御パルスHSELnと論理をとり、カラムスタンバイ信号をアクティブＨ（カラムがスタンバイ状態）にする。カラム停止信号CLMSTPがインアクティブＬのときは、水平読出制御パルスHSELnとの論理をとっても、カラムスタンバイ信号がインアクティブＬ（カラムをスタンバイ状態にしない）のままとなるようにする。例えば、図１１には、水平転送制御部１３Ａに備えられる第１例のカラムスタンバイ信号生成部５５０Ａ（図７との対応ではラッチ部５２４に相当する）の構成が示されている。第１例のカラムスタンバイ信号生成部５５０Ａは、水平読出制御パルスHSELnが入ったときのみカラム停止信号CLMSTPを取り込み保持する構成であり、具体的には、２入力型のセレクタ５５２と、Ｄ型のフリップフロップ５５４とを、列（つまりカラム部２３）ごとに備える。セレクタ５５２は、図７に示したＯＲゲート５２２から出力されたカラム停止信号CLMSTPが一方の入力端（「１］側）に入力され、フリップフロップ５５４の非反転出力信号Ｑが他方の入力端（「０］側）に入力される。セレクタ５５２の制御入力端に水平読出制御パルスHSELnが供給される。各フリップフロップ５５４は、データ入力端Ｄにセレクタ５５２の出力信号が入力され、クロック入力端に水平転送用のクロック（水平転送クロックCK_H）が供給される。動作開始時には（例えば垂直走査の開始時）、フリップフロップ５５４のリセット端ＲＳＴにリセット信号が供給されて非反転出力信号ＱがＬがリセットされる。
【０１１４】
このような構成では、セレクタ５５２は、水平読出制御パルスHSELnが、アクティブ（この例では「１］（Ｈ）レベル）のときには「１］側の入力信号であるカラム停止信号CLMSTPを選択して出力し、インアクティブ（この例では「０］（Ｌ）レベル）のときには「０］側の入力信号を選択して出力する。この選択出力された信号をフリップフロップ５５４で取り込むので、一旦、カラム停止信号CLMSTPのＨレベル（切出し範囲外を示す）を取り込むと、このＨレベルを維持することができる。その結果、フリップフロップ５５４の非反転出力端Ｑからは、図１０に示されたようなカラムスタンバイ信号CLMSTBnが出力される。
【０１１５】
図１２には、水平転送制御部１３Ａに備えられる第２例のカラムスタンバイ信号生成部５５０Ｂの構成が示されている。図１２（Ａ）に示すように、第２例のカラムスタンバイ信号生成部５５０Ｂは、レジスタ５６２（記憶部の一例）が縦続接続されたシフトレジスタ５６０（転送部の一例）と、停止判定部５６６とを備える。レジスタ５６２及びシフトレジスタ５６０は、後述の実施例３におけるレジスタ６６２及びシフトレジスタ６６０と対応する。ここでは、その詳細説明を割愛する。シフトレジスタ６６０は、水平走査に伴い、水平読出制御パルスHSELnを順次、次の段のレジスタ５６２に供給するシフト動作を行なう。
【０１１６】
図１２（Ｂ）に示すように、停止判定部５６６は、Ｄラッチ５６８（Ｄ型のフリップフロップ）を列ごとに有する。Ｄラッチ５６８のデータ入力端Ｄにはカラム停止信号CLMSTPが各列共通に供給される。Ｄラッチ５６８のクロック入力端CKには対応する列の水平読出制御パルスHSELnが供給される。Ｄラッチ５６８は、水平読出制御パルスHSELnの立上りエッジでカラム停止信号CLMSTPの値（Ｌ又はＨ）を取り込み保持することで非反転出力端Ｑにカラムスタンバイ信号CLMSTBnを出力し、対応する列の電流源２４０やＡＤ変換部２５０に供給する。これにより、図１０に示すように、切り出し範囲外の非選択列のカラムスタンバイ信号CLMSTBnはＨレベルであり、切り出し範囲内の選択列のカラムスタンバイ信号CLMSTBnはＬレベルである。因みに、ＡＤ変換部２５０に供給される水平読出制御パルスHSELnは、例えば画素データの読出し対象となるＡＤ変換部２５０を選択するために利用される。
【０１１７】
［機能停止制御回路］
図１３は、列ごとに生成したカラムスタンバイ信号CLMSTBnを使用して動作電流供給部２４の電流源２４０nやカラム部２６のＡＤ変換部２５０nの機能を列別にオン・オフする機能停止制御回路の構成例を示す図である。図１、図２、及び、図３でも説明したように、電流源２４０のスイッチトランジスタ２４４、比較部２５２のスイッチトランジスタ３７４、カウンタ制御信号生成部３３２、計数処理部３５１には、各機能のオン・オフを制御するカラム停止信号CLMSTPnが列別に入力される。カラム停止信号CLMSTPnはカラムスタンバイ信号CLMSTBnをインバータ５７２で論理反転して生成すればよい。電流源２４０nの当該機能を制御させる機能停止制御回路は、図２に示したように、定電流源２４２にスイッチトランジスタ２４４を設けてカラム停止信号CLMSTPn（のＬレベル）よって電流供給を抑える構成で実現される。比較処理部３２２nの当該機能を制御させる機能停止制御回路は、図３に示したように、定電流源３７２にスイッチトランジスタ３７４を設けてカラム停止信号CLMSTPn（のＬレベル）によって電流供給を抑える構成で実現される。計数処理部３５１nの当該機能を制御させる機能停止制御回路は、図１３（Ｂ）に示すように、カラム停止信号CLMSTPnとカウントクロックＣＫcnt1との論理積をＡＮＤゲート５７６でとり、計数処理部３５１のアップダウンカウンタ５７８のクロック入力端CKに供給するクロック（カウントクロックＣＫcnt1と同じ論理）を停止させる構成で実現される。或いは、図示しないが、アップダウンカウンタ５７８内のカウントイネーブル信号ENと論理をとり、クロック供給を停止させる構成にしてもよい。通常は、カウントイネーブル信号ENがアクティブのときのみカウントするが、カラム停止信号と論理をとることにより、カウントイネーブル信号ENがアクティブにならないように制御する構成にする。図示しないが、カウンタ制御信号生成部３３２の当該機能を制御させる機能停止制御回路は、カウントイネーブル信号ENを生成する当該機能を制御させるものであればよく、カウンタ制御信号生成部３３２の構成に応じた構成を採用すればよい。このように、画素データの水平転送が不要な非選択列の電流源２４０やＡＤ変換部２５０の機能が停止されることで、消費電力の削減につながる。
【０１１８】
［水平走査読み飛ばし処理］
図１４及び図１５は、画素データの水平転送時に、切り出し範囲外の非選択列の画素データの水平転送を行なわない（読出し信号の転送が禁止される）、つまり、水平転送において非選択列の画素データを読み飛ばす処理（水平走査読み飛ばし処理と称する）を説明する図である。ここで、図１４は、水平走査読み飛ばし処理を実現するための読み出し開始位置制御を説明する図である。図１５は、非選択列のカラム停止機能と水平走査読み飛ばし機能とを併用する場合の、水平走査レートでのタイミングチャートと、カラム停止機能及び水平走査読み飛ばし機能のイメージ図である。
【０１１９】
図１４において、破線で示すパルスが読み飛ばしを行なわないときのパルスであり、実線が水平読出制御パルスHSELの制御を行なって、水平走査読み飛ばし処理を行なったときのパルスである。画素の読み出し（画素データの水平転送）を行なうときは、１画素単位に水平読出制御パルスHSELを出して画素の読み出しタイミングの制御を行なう。このとき、水平走査読み飛ばし処理のための水平読出制御パルスHSELの読み飛ばしの制御は、水平読出制御パルスHSELの最初の出力を、切り出しスタートに対応する画素ビットから開始することで実現する。これにより、図１５に示すように、切り出しスタート以前の画素データを読み飛ばす（読み出さない）ことができる。
【０１２０】
［読出し開始位置制御］
図１６は、本実施形態の水平走査読み飛ばし処理を説明する概念図である。図１６に示すように、読み出し開始位置が設定されると、設定された動作電流供給部２４の電流源２４０やカラム部２６のＡＤ変換部２５０から画素データが出力される。クロックが入る都度、読み出し信号を順次シフトレジストすることによって、画素の読み出し（画素データの水平転送）を行なう。又、画素の切り出し部分の読み出しが終了したら、スキャン終了信号（スキャンが終わったことを示すトリガ信号）と論理を取り水平読出制御パルスHSELの出力を止めること（例えばリセット）で、それ以降の画素を読み飛ばす（画素データを読み出さない）ことが可能である。
【０１２１】
前述したように水平方向にアドレスの概念が加われば、水平読出制御パルスHSELの制御に画素切り出し部分のスタートアドレス及びエンドアドレスを設定することにより、読み飛ばしを行なうことが可能（指定したアドレスから水平読出制御パルスHSELの出力を始める）となる。
【０１２２】
［読出し開始位置信号の生成手法］
図１７は、読出開始位置信号を生成する手法を説明する図である。ここで、図１７（Ａ）は、読出開始位置信号生成部の構成例を示す図であり、図１７（Ｂ）は、読出開始位置信号生成部の動作例を説明するタイミングチャートである。
【０１２３】
読出開始位置信号生成部５８０は、Ｄ型のフリップフロップ５８２、インバータ５８３、２入力型のＡＮＤゲート５８４、２入力型のセレクタ５８６、Ｄ型のフリップフロップ５８８を、列（つまりカラム部２３）ごとに備える。動作開始時には（例えば垂直走査の開始時）、フリップフロップ５８２及びフリップフロップ５８８のリセット端ＲＳＴにリセット信号が供給されて非反転出力信号ＱがＬにリセットされる。フリップフロップ５８２は、図７に示したＯＲゲート５２２から出力されたカラム停止信号CLMSTPがデータ入力端Ｄに入力され、水平転送クロックCK_Hがクロック入力端に供給される。ＡＮＤゲート５８４は、一方の入力端にカラム停止信号CLMSTPをインバータ５８３で論理反転した信号が入力され、他方の入力端にフリップフロップ５８２の非反転出力信号Ｑが入力される。セレクタ５８６とフリップフロップ５８８は、水平読出制御パルスHSELnが入ったときのみ原読出開始位置信号を取り込み保持する構成である。セレクタ５８６は、ＡＮＤゲート５８４の出力信号（原読出開始位置信号ST）が一方の入力端（「１］側）に入力され、フリップフロップ５８８の非反転出力信号Ｑが他方の入力端（「０］側）に入力される。セレクタ５８６の制御入力端に水平読出制御パルスHSELnが供給される。セレクタ５８５は、水平読出制御パルスHSELnが、アクティブ（この例では「１］（Ｈ）レベル）のときには「１］側の入力信号を選択して出力し、インアクティブ（この例では「０］（Ｌ）レベル）のときには「０］側の入力信号を選択して出力する。各フリップフロップ５８８は、データ入力端Ｄにセレクタ５８６の出力信号が入力され、クロック入力端に水平転送クロックCK_Hが供給される。
【０１２４】
このような構成では、図１７（Ｂ）に示すように、カラム停止信号CLMSTPとカラム停止信号CLMSTPをフリップフロップ５８２でラッチした信号とを用いて、ＡＮＤゲート５８４にてエッジ検出することにより、読み出しスタート位置を示す原読出開始位置信号STを生成する。この原読出開始位置信号STを、フリップフロップ５８８にて、水平転送クロックCK_Hに同期してラッチすることにより、カラムごとの読出開始位置信号STnを生成して保持する。その結果、フリップフロップ５８８の非反転出力端Ｑからは、図１７（Ｂ）に示されたような読出開始位置信号STnが出力される。因みに、読出開始位置信号STnは、例えばＶブランキング中に作成することを想定しているため、Ｖグランキング中の１ラインは、読み飛ばし動作を行なうことはできないが、切り出し範囲の画像は、読飛ばしを行なって画素データを出力させることが可能である。
【０１２５】
［カラムＡＤ変換処理との関係］
図１８は、非選択列の機能停止とカラムＡＤ変換処理との関係を説明する図である。非選択列（ここでは切出し画素以外）のカラム回路（動作電流供給部２４の定電流源２４２をなす負荷ＭＯＳトランジスタ及びＡＤ変換部２５０）の当該機能を制御させることにより画素読出し時の消費電力の削減が図られるし、非選択列の画素データの水平転送を止める（画素を読み飛ばす）機能を付加することにより水平切出し期間の短縮が図られる。但し、図１８に示すように、読み出す１ラインの水平走査期間の短縮はカラムＡＤ変換処理（参照信号比較型のＡＤ変換処理）に必要な期間に律速するので、必要な期間を越えての期間短縮は不可能という制限は付く。換言すると、カラムＡＤ変換処理に必要な期間の長さまでしか非選択列の水平読み飛ばしを行なうことはできない。
【０１２６】
例えば、図中に示したカラムＡＤＣ期間１は、カラムＡＤ変換処理に必要な期間が切り出し部分の期間よりも長い場合であり、この場合、読み飛ばし可能範囲は、切り出し範囲外の全てではなく、その一部分に制限されるので、水平方向間引き処理における実際の読み飛ばし処理はこの一部分（＝読み飛ばし可能範囲）に限られる。一方、図中に示したカラムＡＤＣ期間２は、カラムＡＤ変換処理に必要な期間が切り出し部分の期間よりも短い場合であり、この場合、読み飛ばし可能範囲は、切り出し範囲外の全てを含むので、水平方向間引き処理における実際の読み飛ばし処理は切り出し範囲外の全てが対象となる。
【０１２７】
＜具体的な構成例＞
以下に、前述の本実施形態の水平読み飛ばし処理を行なう具体的な構成例について説明する。
【実施例１】
【０１２８】
［水平転送部の構成例］
図１９は、実施例１の水平転送部１１の概略構成を示す図であり、図１８は、実施例１の水平転送部１１の詳細構成を示す図である。図は、図中の左側が読出しの先頭側となる形態で示す。
【０１２９】
実施例１の水平読み飛ばし処理は、後述の実施例２と同様に、水平転送部１１がシフトレジスタを備え、水平転送用のクロック（水平転送クロックCK_H）が入る都度、読出し信号（画素データ）を順次後段へシフトすることによって、画素データの水平方向の読出し（つまり、画素データの水平転送）を行なう場合における水平読み飛ばし処理の適用例である。具体的には、実施例１の水平転送部１１は、レジスタ６１２が縦続接続され、画素データを順次後段へシフトするシフトレジスタ６１０を備える。実施例１のシフトレジスタ６１０としては、カラム部２６の各列のＡＤ変換部２５０から一斉に取り込んだパラレルデータをシリアルデータとして出力部２８側へ出力する形態のもの（いわゆるパラレル入力／シリアル出力用のシフトレジスタ：パラシリ変換器）を使用する。シフトレジスタ６１０は、各段のレジスタ６１２のシリアル出力端SOが次段のレジスタ６１２のシリアル入力端SIに接続されており、パラレル入力端（各レジスタ６１２のデータ入力端DI）が各列のＡＤ変換部２５０（の計数部２５４）と接続されている。又、シフトレジスタ６１０（の各レジスタ６１２）は、クロック入力端CKに水平転送用のクロック（水平転送クロックCK_H）が入力され、モード設定端SLにシフトモードとロードモードとを切り替えるモード制御信号ＳＬが入力され、クリア端CL（リセット端）にクリア信号ＣＬが入力される。シフトレジスタ６１０全体としてのシリアル出力端DOUTが出力部２８と接続される。水平転送クロックCK_H、モード制御信号ＳＬ、クリア信号ＣＬはそれぞれ、通信・タイミング制御部２０から供給される。
【０１３０】
水平走査の開始時には、先ずクリア信号ＣＬにより各レジスタ６１２の保持データがリセットされ、その後、モード制御信号ＳＬがロードモードを指示する状態になることでカラム部２６の各計数部２５４のデータがレジスタ６１２に取り込まれる。この後、モード制御信号ＳＬがシフトモードを指示する状態になると、水平転送クロックCK_Hが入る都度、レジスタ６１２に取り込んだ画素データ（読出し信号）を順次後段へシフトすることによって、画素データの水平方向の読出し（画素データの水平転送）を行なう。レジスタ６１２は、計数部２５４の保持したカウント結果を保持するラッチ機能をなすので、ＡＤ変換部２５０でのＡＤ変換処理と画素データの水平転送を並行して行なういわゆるパイプライン動作に対応することができる。
【０１３１】
ここで、実施例１では、通常の水平転送時に限らず切出し読出しをする際にも、先頭側から出力部２８へ画素データが転送される。このため、実施例１の水平読み飛ばし処理では、シフトレジスタの先頭側（つまり、切出しスタート以前の画素データ）については読み飛ばすことができないが、切出しエンド以降の画素データを読み飛ばすことができる。つまり、切出しエンドの列の画素データが読出しバッファから出力されると（画素の切出し部分の読出しが終了したら）、水平転送クロックCK_Hの供給を停止して水平転送を停止することで、それ以降の画素データを読み飛ばす（読み出さない）ことが可能である。
【実施例２】
【０１３２】
図２０は、実施例２の水平読み飛ばし処理を説明する図である。図は、図中の左側が読出しの先頭側となる形態で示す。実施例１に対する水平転送の変形例であり、非選択列の動作停止制御に関しては実施例１と同様でよい。
【０１３３】
実施例２の水平読み飛ばし処理は、実施例１と同様に、水平転送部１１がシフトレジスタを備え、水平転送用のクロック（水平転送クロックCK_H）が入る都度、読出し信号（画素データ）を順次後段へシフトすることによって、画素データの水平方向の読出し（つまり、画素データの水平転送）を行なう場合における水平読み飛ばし処理の適用例である。実施例２の水平読み飛ばし処理は、シフトレジスタの先頭側に出力セレクタを設けることで、切出しスタート以前の画素データを読み飛ばすことを簡易に実現する点が実施例１と相違する。
【０１３４】
具体的には、シフトレジスタ６１０において、水平読み飛ばし処理時に、先頭側の非選択列となり得る範囲（図中のＡＤＪで示している範囲）のレジスタ６１２に関してはシリアル出力端SOに出力バッファ６１４が設けられている。各出力バッファ６１４のシリアル出力端DOは共通にシフトレジスタ６１０全体としてのシリアル出力端DOUTに接続されている。各出力バッファ６１４には、どの出力バッファ６１４の出力を出力部２８に供給するか、換言すると、どの出力バッファ６１２を読出しバッファとするかを指示する制御信号（読出しバッファ指示信号Ｈrd_k：参照子ｋは最終段側からの列番号）が各別に読出し列制御信号生成部６９０から供給される。読出し列制御信号生成部６９０は、読出しバッファ位置判定部６９４を有する。読出しバッファ位置判定部６９４には切出しスタートアドレス指定信号が通信・タイミング制御部２０から供給されている。読出しバッファ位置判定部６９４は、切出しスタートアドレス指定信号に基づいて読出しバッファの列を特定し、読出しバッファとなる列番号のもののみがアクティブ（例えばＨレベルとする）であり、その他はインアクティブ（例えばＬレベルとする）である読出しバッファ指示信号Ｈrd_kを生成する。読出しバッファ指示信号Ｈrd_kがインアクティブの出力バッファ６１４はシリアル出力端SOがハイインピーダンス状態になり、読出しバッファ指示信号Ｈrd_kがアクティブの出力バッファ６１４（読出しバッファ）は、画素データをシリアル出力端DOUTから順次出力部２８へ転送する。
【０１３５】
実施例１では、通常の水平転送時に限らず切出し読出しをする際にも、先頭側から出力部２８へ画素データが転送される一方、実施例２で切出し読出しをする際には、読出しバッファから出力部２８へ画素データが転送される。これにより、先頭側の非選択列の画素データは水平転送されることがなく、読出し開始位置からの選択列の画素データが順次、水平転送される。そして、切出しエンドの列の画素データが読出しバッファから出力されると、つまり、画素の切出し部分の読出しが終了したら、実施例１と同様に、水平転送を停止することで、それ以降の画素データを読み飛ばす（読み出さない）ことが可能である。因みに、実施例２で通常の水平転送を行なう際には、先頭の出力バッファ６１４（つまりレジスタ６１２）から出力部２８へ画素データが転送されるので不都合はない。
【実施例３】
【０１３６】
図２１は、実施例３の水平読み飛ばし処理を説明する図である。図は、図中の左側が読出しの先頭側となる形態で示す。実施例１に対する水平転送の変形例であり、非選択列の動作停止制御に関しては実施例１と同様でよい。
【０１３７】
実施例３の水平読み飛ばし処理は、実施例１及び実施例２とは異なり、水平転送クロックCK_Hが入る都度画素データ（読出し信号）を順次後段へシフトレジスタで転送するのではなく、水平走査部１２の制御により、水平方向の読出し開始位置と終了位置を規定し、水平走査位置を順次シフトする点に特徴がある。つまり、画素データの水平転送を行なう際には、１画素単位に水平読出制御パルスHSELを出して画素データの読出しタイミングの制御を行なう。そして、水平読み飛ばしの制御は、水平読出制御パルスHSELの出力を切出しスタートに対応する位置から開始することで切出しスタート以前の画素データを読み飛ばす（読み出さない）。例えば、読出し開始位置が設定されると、設定された水平位置のＡＤ変換部２５０から画素データが出力され、水平転送クロックCK_Hが入る都度、水平読出制御パルスHSEL（アクティブＨとする）をシフトすることにより水平方向の読出し位置がシフトされ（つまり読出し開始位置から水平読出制御パルスHSELのスキャンを始め）、これによって画素データの水平転送が行なわれる。切出し部分の読出しが終了したら、水平読出制御パルスHSELの出力を止めることで、それ以降の画素データを読み飛ばす（読み出さない）。
【０１３８】
例えば、水平転送部１１は、画素アレイ部１０の信号を順次水平方向に読み出すための制御回路機能の実現のため水平走査部１２（列走査回路）と水平信号線１８とを備えている。水平走査部１２は、データ転送動作時に読み出すべきデータのカラム位置を指示する。具体的には、水平走査部１２は、列アドレスや列走査を制御する水平アドレス設定部１２ａや水平駆動部１２ｂを有する。水平走査部１２は、通信・タイミング制御部２０からの制御信号ＣＮ２に応答して列の走査を開始する。
【０１３９】
個々のＡＤ変換部２５０の出力側は、例えば計数部２５４の出力を水平信号線１８に接続することができる。或いは、図示のように、計数部２５４の後段に、この計数部２５４の保持したカウント結果を保持するラッチを具備したメモリ装置としてのデータ記憶部２５６を備える構成を採ることでパイプライン処理に対応してもよい。データ記憶部２５６は、決められたタイミングで計数部２５４から出力されたカウントデータを保持・記憶する。以下では、データ記憶部２５６を備える場合で説明する。
【０１４０】
水平走査部１２は、カラム部２６の各比較部２５２と計数部２５４とが、それぞれが担当する処理を行なうのと並行して、各データ記憶部２５６が保持していたカウント値を読み出す読出走査部の機能を持つ。
【０１４１】
各データ記憶部２５６は、例えばＤ型フリップフロップ６５２と出力バッファ６５４とを備える。Ｄ型フリップフロップ６５２は、データ入力端Ｄが計数部２５４の出力端と接続されており、非反転出力端Ｑが出力バッファ６６４の入力端に接続されている。出力バッファ６５４の出力端は水平信号線１８に接続されている。Ｄ型フリップフロップ６５２のクロック入力端CKには、水平読出制御パルスHSELが水平走査部１２（の水平駆動部１２ｂ）から供給される。出力バッファ６５４はＬ／Ｈ（ローレベルＬとハイレベルＨ）の他に、ハイインピーダンス状態をとり得るタイプのものであり、水平読出制御パルスHSELがアクティブＨのときにはＤ型フリップフロップ６５２の非反転出力端Ｑ（Ｌ／Ｈ）をそのまま水平信号線１８に出力するが、水平読出制御パルスHSELがインアクティブＬのときには出力端をハイインピーダンス状態とする。これにより、水平読出制御パルスHSELがアクティブＨの列の画素データのみが水平信号線１８を介して出力部２８の伝達されるようになり画素データの水平転送が実現可能になっている。
【０１４２】
水平信号線１８は、ＡＤ変換部２５０のビット幅分もしくはその２倍幅分（例えば相補出力とするとき）の信号線を有し、それぞれの出力線に対応した信号増幅部４０２を有する出力部２８に接続される。計数部２５４、データ記憶部２５６、及び水平信号線１８はそれぞれ、Ｎビットに対応した構成を採っている。
【０１４３】
水平走査部１２は、レジスタ６６２（例えばＤ型フリップフロップ）が縦続接続されたシフトレジスタ６６０を水平アドレス設定部１２ａとして備え、水平走査開始を指示するスタートパルスH_STが入力されると、そのスタートパルスH_STと対応する水平読出制御パルスHSELを順次、次の段に供給するシフト動作を行なう。例えば、スタートパルスH_STは、水平転送クロックCK_Hの１周期よりも短い期間だけＨレベルであり、かつ、そのＨレベルを水平転送クロックCK_Hの立上りエッジでラッチできる信号とする。レジスタ６６２は、前段から転送されてきた水平読出制御パルスHSEL（初段はスタートパルスH_ST）を水平転送クロックCK_Hの立上りでラッチし、立下りでホールドして後段に転送する。水平転送クロックCK_Hのデューティに依存することなくその周期に応じてスタートパルスH_STに対応した水平転送クロックCK_Hの１周期分のアクティブ期間（Ｈレベル）を有する水平読出制御パルスHSELを転送可能である。この水平読出制御パルスHSELのシフト動作（つまり水平読出制御パルスHSELの水平転送動作）については、例えば後述の実施例６を参照するとよい。
【０１４４】
ここで、実施例３の水平走査部１２は、レジスタ６６２の出力とＡＤ変換部２５０（詳しくはデータ記憶部２５６）との間に水平駆動部１２ｂをなすゲート回路を備えるとともに、ゲート回路を制御するための（換言すると読み出し列を規定するための）切出し制御信号を生成する切出し制御信号生成部６９６を具備した読出し列制御信号生成部６９０を備える。ゲート回路としては、水平読出制御パルスHSELがアクティブＨで、切出し範囲を規定する切出し制御信号のＨ期間が切出し範囲（アクティブ期間）を指示する場合、例えば２入力型のＡＮＤゲート６７２を使用する。因みに、水平読出制御パルスHSELや切出し制御信号のアクティブ期間の論理がこれらと異なる場合には、ゲート回路もそれに応じたものを使用する。
【０１４５】
ＡＮＤゲート６７２は、一方の入力端にレジスタ６６２から出力された水平読出制御パルスHSELが供給され、他方の入力端に切出し範囲を規定する切出し制御信号が切出し制御信号生成部６９６から供給される。この切出し制御信号は、列別の信号でもよいし、例えば図６や図１０のカラム停止信号CLMSTPを論理反転した信号を共通に使用してもよい。前者は図７に示したカラム停止信号CLMSTPをラッチした信号を使用できる。つまり、切出し制御信号生成部６９６は、図７に示したカラム停止信号生成部の構成の一部或いは全部を利用することができる。
【０１４６】
このような実施例３では、切出し制御信号がアクティブＨの期間のみ画素データが水平転送される。因みに、図１４や実施例１及び実施例２に示したように、水平読出制御パルスHSELの出力を切出しスタートに対応する位置から開始する読出し開始位置の制御も行なうと、切出しスタート以前の非選択列の画素データを読み飛ばす（読み出さない）ことができる。
【実施例４】
【０１４７】
図２２〜図２４は、実施例４の水平読み飛ばし処理を説明する図である。ここで、図２２は、実施例４の水平転送部１１の概略構成を示す図である。図２３及び図２４は、実施例４の水平転送部１１の詳細構成を示す図である。図２２に示すように、実施例４の水平転送部１１は、スイッチ回路６４４を内蔵した水平転送制御部６４０を列ごとに備える。スイッチ回路６４４nには、読出開始位置信号生成部５８０から読出開始位置信号STnが入力され、又、通信・タイミング制御部２０から水平転送制御信号が制御入力端に供給される。水平転送制御部６４０nには、カラムスタンバイ信号CLMSTBnが供給される。水平転送制御部６４０nは、水平読出制御パルスHSELを、順次後段へ転送するとともに、対応する列のデータ記憶部２５６に供給する。データ記憶部２５６の出力端が水平信号線１８に接続されている。図示しないが、データ記憶部２５６は、実施例３と同様に、Ｄ型フリップフロップ６５２と出力バッファ６５４とを備え、水平読出制御パルスHSELがアクティブＨのときには保持したデータを水平信号線１８に出力するが、水平読出制御パルスHSELがインアクティブＬのときには出力端をハイインピーダンス状態とする。
【０１４８】
図２３及び図２４に示すように、水平転送制御部６４０は、Ｄ型のフリップフロップ６４２（レジスタ）と、２入力型のスイッチ６４５及びスイッチ６４６を有するスイッチ回路６４４とを備える。スイッチ回路６４４（のスイッチ６４５）の制御入力端には、水平読出制御パルスHSELを次のシフトレジスタに転送する方向（ルート）を切替える水平転送制御信号が供給される。
【０１４９】
スイッチ６４５nは、前段のフリップフロップ６４２n-1から出力された水平読出制御パルスHSELn-1が一方の入力端（「０］側）に入力され、次段のフリップフロップ６４２n+1から出力された水平読出制御パルスHSELn+1が他方の入力端（「１］側）に入力されている。尚、初段のスイッチ６４５0の一方の入力端（「０］側）及び最終段のスイッチ６４５Hの他方の入力端（「１］側）はＬレベル或いはＨレベルに固定される。スイッチ６４５nは、水平転送制御信号が「０：Ｌレベル」のときには「０］側の入力信号を選択して出力し、「１：Ｈレベル」のときには「１］側の入力信号を選択して出力する。例えば、正転読出しの場合には「０：Ｌレベル」側へスイッチして、反転時には「１：Ｈレベル」側にスイッチする。スイッチ６４６nは、スイッチ６４５nの出力信号が一方の入力端（「０］側）に入力され、読出開始位置信号STnに相当する読み出しスタート位置信号ｎが他方の入力端（「１］側）に入力され、水平同期信号に相当する水平走査スタートパルスが制御入力端に入力されている。因みに、図２３は、水平走査スタートパルスがＨレベルのときの状態を示し、図２４は、水平走査スタートパルスがＬレベルのときの状態を示している。フリップフロップ６４２nは、スイッチ６４６nの出力信号がＤ入力端に入力され、水平転送クロックCK_Hがクロック入力端に供給され、カラムスタンバイ信号CLMSTBnがリセット端ＲＳＴに供給され、非反転出力端Ｑから水平読出制御パルスHSELnを出力する。
【０１５０】
このような構成においては、スイッチ６４６nは、水平走査スタートパルスで、水平転送信号１サイクル（水平同期信号が入った時）だけ読み出しスタート位置信号ｎ（切出し信号）を取り込む方へスイッチする。これにより、読み出しスタート位置信号ｎがＨのカラムから、水平読出制御パルスHSELnの転送がスタートする。具体的には、先ず、図２３に示すように、水平走査スタートパルス（水平同期信号）がＨレベルのときに、スイッチ６４６nは、「１］側に切り替えられ、読み出しスタート位置信号ｎを選択して、フリップフロップ６４２nのＤ入力端に供給する。フリップフロップ６４２nは、水平転送クロックCK_Hに同期して読み出しスタート位置信号ｎ（スタート開始位置のカラムのみＨになっている信号）を取り込み、水平読出制御パルスHSELnとして保持する。図２４に示すように、水平走査スタート信号がＬレベルになったとき（水平転送クロックCK_Hで１サイクル後）、水平転送クロックCK_Hが入力される都度、水平読出制御パルスHSELnをシフトレジストする。これにより、スタート開始位置から順に水平読出制御パルスHSELnがＨレベルとなるので、対応する列のデータ記憶部２５６の画素データが順に選択されて水平信号線１８を介して転送される。つまり、読み出しスタート位置信号ｎがＨのカラムのスイッチ６４６nを制御し、そのカラムからシフト動作による読出しを開始する。これにより、切出しスタート以前の画素データの読飛ばしが可能となる。読出しスタート位置から、水平読出制御パルスHSELnをシフトレジストすることにより、読飛ばしを行なう構成となる。因みに、読み出さない画素列のフリップフロップ６４２nについては、カラムスタンバイ信号CLMSTBnによってリセットされることで、動作を停止する。
［水平方向間引き処理］
【実施例５】
【０１５１】
図２５〜図２６は、実施例５の水平読み飛ばし処理を説明する図である。実施例５は、実施例１に対する水平転送の変形例であり、非選択列の動作停止制御に関しては実施例１と同様でよい。
【０１５２】
実施例５の水平読み飛ばし処理は、水平方向切出し処理の適用例である実施例１〜実施例４とは異なり、水平方向間引き処理の適用例であって、水平転送クロックCK_Hが入る都度画素データ（読出し信号）を順次後段へシフトレジスタで転送する構成をベースに（この点は実施例１或いは実施例２と同様）、水平方向間引き処理に適用するように対処する点に特徴がある。因みに、水平方向間引き処理は、カラム数ｍ（ｍは間引き数であって、２以上の正の整数である）ごとに画素データを水平信号線１８側へ転送する形態であり、以下では、これを１／ｍ間引きと称する。詳細な説明は割愛するが、動作電流供給部２４やカラム部２６は、読出し対象とならない非選択列の動作を停止させることで消費電力を低減するとよい。
【０１５３】
図２５に示す第１例では、任意の間引き数ｍの１／ｍ間引きに対応できるように、水平転送部１１は、シフトレジスタ６１０の各レジスタ６１２の間（つまり段間に）に水平方向間引き処理に対応するためのセレクタ６２２を有するスイッチ部６２０を備える。セレクタ６２２としては、任意の間引き数ｍの１／ｍ間引きに対応できるように、ｍ入力−１出力型のスイッチを使用する。
【０１５４】
作図の都合で、全体図ではセレクタ６２２nの入力端への信号線の接続を割愛して示しているが、図中の特記部分に示すように、ｎ段目のレジスタ６１２nの入力側に配されたセレクタ６２２nは、出力端OUTがレジスタ６１２nの入力側に接続され、第１の入力端IN1が直前（つまりｎ−１段目）のレジスタ６１２n-1の出力端に接続され、第２の入力端IN2が更に前段（つまりｎ−２段目）のレジスタ６１２n-2の出力端に接続され、以下同様にして、最後の第ｍの入力端INmがｎ−ｍ段目のレジスタ６１２n-mの出力端に接続される。ｎ−１段目のレジスタ６１２n-1の入力側に配されたセレクタ６２２n-1は、出力端OUTがレジスタ６１２n-1の入力側に接続され、第１の入力端IN1が直前（つまりｎ−２段目）のレジスタ６１２n-2の出力端に接続され、第２の入力端IN2が更に前段（つまりｎ−３段目）のレジスタ６１２n-3の出力端に接続され、以下同様にして、最後の第ｍの入力端INmがｎ−ｍ−１段目のレジスタ６１２n-m-1の出力端に接続される。他の段についても同様である。
【０１５５】
セレクタ６２２は、制御入力端に間引き数ｍを制御する制御信号Ｍが通信・タイミング制御部２０から入力され、１／２間引き時には第２の入力端IN2が選択されるように制御され、以下同様にして、１／ｍ間引き時には第ｍの入力端INmが選択されるように制御される。この結果、ｎ±ｍ・α（αは任意の整数）段目のレジスタ６１２の出力のみが選択的に出力部２８側へ転送されるので、間引き数ｍごとに画素データを水平信号線１８側へ転送することができる。因みに、通常の読出し処理時には第１の入力端IN1が選択されるように制御されるので不都合はない。
【０１５６】
図２６に示す第２例では、間引き数ｍが固定でよい場合であり、間引き数ｍごとに２入力−１出力型のスイッチを使用する。ｎ段目のレジスタ６１２nの入力側に配されたセレクタ６２２nは、出力端OUTがレジスタ６１２nの入力側に接続され、第１の入力端IN1が直前（つまりｎ−１段目）のレジスタ６１２n-1の出力端に接続され、第２の入力端IN2がｎ−ｍ段目のレジスタ６１２n-mの出力端に接続される。他のｎ±ｍ・α（αは任意の整数）段目についても同様である。
【０１５７】
セレクタ６２２の制御入力端には、水平方向間引き処理を行なうか否かを制御する制御信号が入力される。１／ｍ間引き時には第２の入力端IN2が選択されるように制御される。この結果、ｎ±ｍ・α（αは任意の整数）段目のレジスタ６１２の出力のみが選択的に出力部２８側へ転送されるので、間引き数ｍごとに画素データを水平信号線１８側へ転送することができる。因みに、通常の読出し処理時には第１の入力端IN1が選択されるように制御されるので不都合はない。
【０１５８】
尚、第１例及び第２例の何れでも、シフトレジスタ６１０の先頭側（出力部２８側）については、例えば不要な分が発生しないようにｎ段目（あるいは任意のｎ±ｍ・α段目）を最終段（つまり読出しバッファ）とするとよい。これらを最終段としない場合には、不要な分を読み飛ばす構成にするとよい。実施例２と同様の考え方である。即ち、シフトレジスタ６１０において、水平間引き処理時に、先頭側の非選択列となり得る範囲（例えばｎ段目からｎ＋ｍ−１段目までの範囲）のレジスタ６１２に関しては出力側に出力バッファ６８０を設ける。各出力バッファ６８０の出力端は共通にシフトレジスタ６１０全体としてのシリアル出力端DOUTに接続される。各出力バッファ６８０には、間引き数ｍを指示する制御信号Ｍ_jが各別に読出し列制御信号生成部６９０から供給される。読出し列制御信号生成部６９０は、読出しバッファ位置判定部６９７を有する。読出しバッファ位置判定部６９７には間引き数ｍを制御する制御信号Ｍが通信・タイミング制御部２０から供給される。読出しバッファ位置判定部６９７は、制御信号Ｍに基づいて読出しバッファの列を特定し、読出しバッファとなる列番号のもののみがアクティブ（例えばＨレベルとする）であり、その他はインアクティブ（例えばＬレベルとする）である制御信号Ｍ_j（読出しバッファ指示信号Ｈrd_kと等価）を生成する。制御信号Ｍ_jは、ｎ段目のみがアクティブ（例えばＨレベルとする）であり、その他はインアクティブ（例えばＬレベルとする）である。制御信号Ｍ_jがインアクティブの出力バッファは出力端がハイインピーダンス状態になり、制御信号Ｍ_jがアクティブの出力バッファ（読出しバッファ）は、その出力を出力部２８へ転送する。これにより、先頭側の非選択列の画素データは水平転送されることがない。因みに、通常の水平転送を行なう際には先頭の出力バッファから出力部２８へ画素データが転送されるので不都合はない。
【実施例６】
【０１５９】
図２７〜図２８は、実施例６の水平読み飛ばし処理を説明する図である。ここで、図２７は、実施例６の水平転送部１１の構成を説明する図である。図２８は、実施例６の水平転送部１１の動作を説明する図である。実施例１に対する水平転送の変形例であり、非選択列の動作停止制御に関しては実施例１と同様でよい。
【０１６０】
実施例６の水平読み飛ばし処理は、実施例３と同様に水平方向間引き処理の適用例であって、水平走査部１２の制御により（この点は実施例３と同様）、水平方向間引き処理に適用するように対処する点に特徴がある。基本的な構成は実施例３と同様であり、ゲート回路６７０に対する制御信号が異なるのみである。具体的には、実施例６の水平走査部１２は、レジスタ６６２の出力とＡＤ変換部２５０（詳しくはデータ記憶部２５６）との間に水平駆動部１２ｂをなすゲート回路を備えるとともに、ゲート回路を制御するための（換言すると読み出し列を規定するための）間引き制御信号を生成する間引き制御信号生成部６９８を具備した読出し列制御信号生成部６９０を備える。
【０１６１】
ＡＮＤゲート６７２は、一方の入力端にレジスタ６６２から出力された水平読出制御パルスHSELが供給され、他方の入力端に間引き位置を規定する間引き制御信号が間引き制御信号生成部６９８から供給される。間引き制御信号は、間引き位置（画素データの読出し列）のみがアクティブＨとなる信号である。この結果、ｎ±ｍ・α（αは任意の整数）段目のデータ記憶部２５６の出力のみが選択的に水平信号線１８を介して出力部２８側へ転送されるので、間引き数ｍごとに画素データを水平信号線１８側へ転送することができる。因みに、通常の読出し処理時には全ての列の間引き制御信号がアクティブＨとなるよに制御されるので不都合はない。詳細な説明は割愛するが、動作電流供給部２４やカラム部２６は、読出し対象とならない非選択列の動作を停止させることで消費電力を低減するとよい。
【０１６２】
例えば、図２８（Ａ）に示す第１例は、スタートパルスH_STのＨレベル期間が、水平転送クロックCK_Hの１周期よりも短く、かつ、そのＨレベルを水平転送クロックCK_Hの立上りエッジでラッチできる信号の場合の動作例であり、１／２間引きの例で示している。図では、偶数番目（０番目を含む）の列の画素データのみが選択的に水平信号線１８を介して出力部２８に転送され、偶数番目（０番目を含む）の列を選択しているときには画素データの転送がなされない。
【０１６３】
これに対して、図２８（Ｂ）に示す第２例は、１／ｍ間引き時におけるスタートパルスH_STのＨレベル期間が、水平転送クロックCK_Hの“ｍ−１”周期よりも長くかつｍ周期よりも短く、更に、そのＨレベルを水平転送クロックCK_Hの立上りエッジでラッチできる信号の場合の動作例であり、１／２間引き（ｍ＝２）の例で示している。通常時のスタートパルスH_STは第１例と同様にする。この場合、レジスタ６６２は、前段から転送されてきた水平読出制御パルスHSEL（初段はスタートパルスH_ST）を水平転送クロックCK_Hの立上りでラッチし、立下りでホールドして後段に転送する。水平転送クロックCK_Hのデューティに依存することなくその周期に応じてスタートパルスH_STに対応した水平転送クロックCK_Hのｍ周期分のアクティブ期間（Ｈレベル）を有する水平読出制御パルスHSELを転送可能である。
【０１６４】
図では、偶数番目（０番目を含む）の列の画素データのみが選択的に水平信号線１８を介して出力部２８に転送され、偶数番目（０番目を含む）の列を選択しているときには画素データの転送がなされない。因みに、レジスタ６６２から出力される各水平読出制御パルスHSELそのものは隣接する列のものと水平転送クロックCK_Hの“ｍ−１”周期分のオーバーラップを有するが、１／ｍ間引きを制御する信号が間引き制御信号生成部６９８から出力されＡＮＤゲート６７２でゲートされることで、水平信号線１８上で転送される画素データのオーバーラップは起きない。又、１／ｍ間引き時における水平転送クロックCK_Hの周期を通常動作時の１／ｍにする（換言するとクロックレートをｍ倍にする）と、読出し時間を通常時の１／ｍにすることができる。
【０１６５】
以上、本明細書で開示する技術について実施形態を用いて説明したが、本明細書で開示する技術の技術的範囲は前記実施形態に記載の範囲には限定されない。本明細書で開示する技術の要旨を逸脱しない範囲で前記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本明細書で開示する技術の技術的範囲に含まれる。前記の実施形態は、請求項に係る技術を限定するものではなく、実施形態の中で説明されている特徴の組合せの全てが、本明細書で開示する技術が対象とする課題の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の技術が含まれており、開示される複数の構成要件における適宜の組合せにより種々の技術を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、本明細書で開示する技術が対象とする課題と対応した効果が得られる限りにおいて、この幾つかの構成要件が削除された構成も、本明細書で開示する技術として抽出され得る。
【符号の説明】
【０１６６】
１…固体撮像装置、１０…画素アレイ部、１１…水平転送部、１２…水平走査部、１４…垂直走査部、１５…行制御線１５、１８…水平信号線、１９…垂直信号線、２０…通信・タイミング制御部、２４…動作電流供給部、２４０…電流源、２４２…定電流源、２４４…スイッチトランジスタ、２５０…ＡＤ変換部、２５２…比較部、２５３…カウント動作期間制御部、２５４…計数部、２５６…データ記憶部、２６…カラム部、２７…参照信号生成部、２７０…ＤＡ変換部、２８…出力部、３…単位画素、３２２…比較処理部、３３２…カウンタ制御信号生成部、３５１…計数処理部、５…画素信号生成部、５１０…シフトレジスタ（転送部の一例）、５１２…レジスタ（記憶部の一例）、５５０…カラムスタンバイ信号生成部、５６０…カラムスタンバイ信号生成部、５６０…シフトレジスタ（転送部の一例）、５６２…レジスタ（記憶部の一例）、６１０…シフトレジスタ（転送部の一例）、６１２…レジスタ（記憶部の一例）、６６０…シフトレジスタ（転送部の一例）、６６２…レジスタ（記憶部の一例）、６９０…読出し列制御信号生成部、７…駆動制御部、８…撮像装置、９００…カメラ制御部
【図１】
2012165168.tif 000003
【図２】
2012165168.tif 000004
【図３】
2012165168.tif 000005
【図４】
2012165168.tif 000006
【図５】
2012165168.tif 000007
【図６】
2012165168.tif 000008
【図７】
2012165168.tif 000009
【図８】
2012165168.tif 000010
【図９】
2012165168.tif 000011
【図１０】
2012165168.tif 000012
【図１１】
2012165168.tif 000013
【図１２】
2012165168.tif 000014
【図１３】
2012165168.tif 000015
【図１４】
2012165168.tif 000016
【図１５】
2012165168.tif 000017
【図１６】
2012165168.tif 000018
【図１７】
2012165168.tif 000019
【図１８】
2012165168.tif 000020
【図１９】
2012165168.tif 000021
【図２０】
2012165168.tif 000022
【図２１】
2012165168.tif 000023
【図２２】
2012165168.tif 000024
【図２３】
2012165168.tif 000025
【図２４】
2012165168.tif 000026
【図２５】
2012165168.tif 000027
【図２６】
2012165168.tif 000028
【図２７】
2012165168.tif 000029
【図２８】
2012165168.tif 000030