(57)【要約】【課題】高精細度パネルにおいて十分なサブフィールド数を確保するとともに、低コストでかつ輝度差の発生しにくいプラズマディスプレイパネルの駆動回路を提供する。【解決手段】プラズマディスプレイパネルの駆動回路は、複数の維持電極を第１維持電極グループ及び第２維持電極グループに分割し、維持期間において維持パルスを印加し、次の構成要素を含む。維持パルス発生回路は、維持パルスを発生する。所定電圧印加回路は、所定電圧を第１維持電極グループへの第１電極経路及び第２維持電極グループへの第２電極経路に、それぞれ所定のタイミングで印加する。分離スイッチ回路は、維持パルス発生回路と第１電極経路及び第２電極経路との間に接続され、維持パルス発生回路と、第１電極経路又は第２電極経路のうち少なくとも一方の電極経路とを電気的に遮断する。【選択図】図７
2012008337.tif 000002
【特許請求の範囲】
【請求項１】
プラズマディスプレイパネルを構成する複数の維持電極を、少なくとも第１維持電極グループ及び第２維持電極グループに分割し、維持期間において維持パルスを印加する、プラズマディスプレイパネルの駆動回路であって、
前記維持パルスを発生する維持パルス発生回路と、
所定電圧を、前記第１維持電極グループへの第１電極経路及び前記第２維持電極グループへの第２電極経路に、それぞれ所定のタイミングで印加する所定電圧印加回路と、
前記維持パルス発生回路と前記第１電極経路及び前記第２電極経路との間に接続され、前記維持パルス発生回路と、前記第１電極経路又は前記第２電極経路のうち少なくとも一方の電極経路とを電気的に遮断する分離スイッチ回路と、を有し、
前記分離スイッチ回路は、前記維持パルス発生回路からの前記維持パルスを、前記第１電極経路又は前記第２電極経路のうちいずれか一方の電極経路に印加している間、前記維持パルス発生回路と他方の電極経路とを電気的に遮断するプラズマディスプレイパネルの駆動回路。
【請求項２】
前記分離スイッチ回路は、前記維持パルス発生回路と、前記第１電極経路又は前記第２電極経路のうち少なくとも一方との間に、２つのスイッチング素子を含み、
前記２つのスイッチング素子のうち、一方のスイッチング素子及び他方のスイッチング素子は、互いに直列に接続され、
前記一方のスイッチング素子の順方向及び前記他方のスイッチング素子の順方向がおなじ方向であり、前記２つのスイッチング素子の中点が前記電極経路に接続した構成であることを特徴とする、請求項１に記載のプラズマディスプレイパネルの駆動回路。
【請求項３】
前記所定電圧印加回路は、所定電圧を発生する所定電圧源、第１スイッチ部、及び第２スイッチ部を含み、
前記第１スイッチ部は、前記所定電圧源と前記第１電極経路との間に接続され、オンされることにより、前記所定電圧を前記第１電極経路に印加し、
前記第２スイッチ部は、前記所定電圧源と前記第２電極経路との間に接続され、オンされることにより、前記所定電圧を前記第２電極経路に印加する、請求項１に記載のプラズマディスプレイパネルの駆動回路。
【請求項４】
前記維持パルス発生回路は、
前記容量性負荷より大きい容量を持つ回収コンデンサと、
第１スイッチ素子を含み、前記回収コンデンサからの電荷を放電する放電経路と、
第２スイッチ素子を含み、前記回収コンデンサへ電荷を充電する充電経路と、
を有する請求項１に記載のプラズマディスプレイパネルの駆動回路。
【請求項５】
請求項１に記載の前記プラズマディスプレイパネルと、
請求項１に記載の前記プラズマディスプレイパネルの駆動回路と、を含む、プラズマディスプレイ装置。
【請求項６】
容量性負荷を有するプラズマディスプレイパネルに設けた複数の維持電極を、少なくとも第１維持電極グループ及び第２維持電極グループに分割し、維持期間において、前記第１維持電極グループへの第１電極経路を介して容量性負荷に第１維持パルス群を印加すると共に、第１維持パルス群の後に、前記第２維持電極グループへの第２電極経路を介して容量性負荷に第２維持パルス群を印加する、プラズマディスプレイパネルの駆動回路であって、
前記容量性負荷より大きい容量を持つ回収コンデンサと、
第１スイッチ素子を含み、回収コンデンサからの電荷を放電する放電経路と、
第２スイッチ素子を含み、回収コンデンサへ電荷を充電する充電経路と、
前記放電経路と、前記第１電極経路との間に設けた第１分離スイッチ部と、
前記充電経路と、前記第１電極経路との間に設けた第２分離スイッチ部と、
前記放電経路と、前記第２電極経路との間に設けた第３分離スイッチ部と、
前記充電経路と、前記第２電極経路との間に設けた第４分離スイッチ部と、
前記第１スイッチ素子、第２スイッチ素子、第１分離スイッチ部、第２分離スイッチ部、第３分離スイッチ部、第４分離スイッチ部のそれぞれにスイッチ制御信号を供給するタイミング発生回路を有する、プラズマディスプレイパネルの駆動回路。
【請求項７】
前記放電経路は、第１インダクタを含む一方、前記充電経路は、第２インダクタを含む、請求項６に記載のプラズマディスプレイパネルの駆動回路。
【請求項８】
前記放電経路に含む第１スイッチ素子と、前期充電経路に含む第２スイッチ素子は、別個の素子である、請求項６に記載のプラズマディスプレイパネルの駆動回路。
【請求項９】
前記放電経路に含む第１スイッチ素子と、前期充電経路に含む第２スイッチ素子は、共通の素子である、請求項６に記載のプラズマディスプレイパネルの駆動回路。
【請求項１０】
前記放電経路には、高電圧クランプ部が接続されている一方、前記充電経路には、低電圧クランプ部が接続されている、請求項６に記載のプラズマディスプレイパネルの駆動回路。
【請求項１１】
更に、前記第１電極経路及び第２電極経路に、それぞれ所定のタイミングで所定電圧を印加する印加する所定電圧印加回路を有する、請求項６に記載のプラズマディスプレイパネルの駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルの駆動回路及びプラズマディスプレイ装置に関し、さらに詳しくはプラズマディスプレイパネルを駆動する駆動回路及びこの駆動回路を用いたプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
プラズマディスプレイパネル（以下、「パネル」と略記する）として代表的な交流面放電型パネルでは、対向配置された前面基板と背面基板との間に多数の放電セルが形成されている。
前面基板には走査電極と維持電極とからなる表示電極対が互いに平行に複数対形成され、背面基板にはデータ電極が平行に複数形成されている。そして、表示電極対とデータ電極とが立体交差するように前面基板と背面基板とが対向配置されて密封され、内部の放電空間には放電ガスが封入されている。ここで表示電極対とデータ電極との対向する部分に放電セルが形成される。
【０００３】
パネルを駆動する構成としては、１フィールドを複数のサブフィールドに分割した上で、サブフィールドの組み合わせによって階調表示を行うサブフィールド法による構成が用いられる。各サブフィールドは、初期化期間、書き込み期間、及び維持期間を有する。初期化期間では初期化放電を発生し、続く書き込み動作に必要な壁電荷を形成する。書き込み期間では、表示する画像に応じて選択的に放電セルで書き込み放電を発生し壁電荷を形成する。そして維持期間では、表示電極対に交互に維持パルスを印加して維持放電を発生させ、対応する放電セルの蛍光体層を発光させることにより画像表示を行う。
サブフィールド法の中でも、すべての放電セルに対する維持期間の位相を揃えることにより書き込み期間と維持期間とが重ならないように時間的に分離した、書き込み・維持分離方式が一般的に用いられている。書き込み・維持分離方式では、書き込み放電を発生させる放電セルと維持放電を発生させる放電セルとが共存するタイミングが存在しないので、書き込み期間には書き込み放電に最適な条件で、維持期間には維持放電に最適な条件でパネルを駆動することができる。そのため放電制御が比較的簡単であり、またパネルの駆動マージンも大きく設定することができる。
【０００４】
その反面、書き込み・維持分離方式では書き込み期間を除く期間に維持期間を設定するため、パネルの高精細度化等により書き込み期間に要する時間が長くなると、画像表示品質を向上するための十分なサブフィールド数が確保できなくなるという問題があった。
このような問題を解決するために、表示電極対を複数のグループに分け、複数のグループのうち２つ以上のグループに対する書き込み期間が時間的に重ならないように、それぞれのグループに対するサブフィールドの開始時間をずらして駆動する構成が開示されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−１５７３３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら特許文献１に記載の駆動回路によれば、表示電極対グループの数と同数の走査電極駆動回路及び維持電極駆動回路がそれぞれ必要となる。このため、制御信号を含めた駆動回路のレイアウト等の回路設計が煩雑になり、駆動回路の製造コストが増大するといった課題があった。さらに、複数の維持電極駆動回路を用いてパネルを駆動する場合、それぞれの維持電極駆動回路のばらつきにより輝度差が発生し、画像表示品質が低下するという課題があった。
本発明は上述した課題に鑑みてなされたものであり、高精細度パネルにおいて十分なサブフィールド数を確保するとともに、低コストでかつ輝度差の発生しにくいプラズマディスプレイパネルの駆動回路及びプラズマディスプレイ装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述した目的を達成するために本発明のパネルの駆動回路は、プラズマディスプレイパネルを構成する複数の維持電極を、少なくとも第１維持電極グループ及び第２維持電極グループに分割し、維持期間において維持パルスを印加する、プラズマディスプレイパネルの駆動回路であって、前記維持パルスを発生する維持パルス発生回路と、所定電圧を、前記第１維持電極グループへの第１電極経路及び前記第２維持電極グループへの第２電極経路に、それぞれ所定のタイミングで印加する所定電圧印加回路と、前記維持パルス発生回路と前記第１電極経路及び前記第２電極経路との間に接続され、前記維持パルス発生回路と、前記第１電極経路又は前記第２電極経路のうち少なくとも一方の電極経路とを電気的に遮断する分離スイッチ回路と、を有し、前記分離スイッチ回路は、前記維持パルス発生回路からの前記維持パルスを、前記第１電極経路又は前記第２電極経路のうちいずれか一方の電極経路に印加している間、前記維持パルス発生回路と他方の電極経路とを電気的に遮断する。
また本発明のプラズマディスプレイ装置は、上記プラズマディスプレイパネルと、上記プラズマディスプレイパネルの駆動回路と、を含む。
【発明の効果】
【０００８】
本発明のプラズマディスプレイパネルの駆動回路及びプラズマディスプレイ装置によれば、分離スイッチ回路を備えることにより、単一の維持パルス発生回路が維持パルスを複数の維持電極グループへ、それぞれ異なる維持期間において印加することができる。これにより、高精細度パネルにおいて十分なサブフィールド数及び維持パルス数を確保することができるので、プラズマディスプレイパネルを高精細度化かつ高輝度化させることが可能となる。それとともに、部品点数を少なくし、回路構成を簡素化することができるので、駆動回路を低コスト化することが可能となる。さらに、単一の維持パルス発生回路による構成を可能にすることにより、輝度差を抑制し、画像表示品質を向上することが可能となる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態１におけるプラズマディスプレイ装置のプラズマディスプレイパネルの分解斜視図
【図２】同プラズマディスプレイ装置のプラズマディスプレイパネルの電極配列図
【図３】同プラズマディスプレイ装置のサブフィールド構成を示すタイミング図
【図４】同プラズマディスプレイ装置のプラズマディスプレイパネルの各電極に印加する駆動電圧波形を示す波形図
【図５】同プラズマディスプレイ装置のブロック図
【図６】同プラズマディスプレイ装置の走査電極駆動回路の回路図
【図７】同プラズマディスプレイ装置の維持電極駆動回路の回路図
【図８】同プラズマディスプレイ装置の維持電極駆動回路の動作を示す波形図
【図９】本発明の実施の形態２におけるプラズマディスプレイ装置の維持電極駆動回路の回路図
【図１０ａ】実施の形態１における維持電極駆動回路の動作を示す波形図
【図１０ｂ】実施の形態１における維持電極駆動回路の動作を示す波形図
【図１１ａ】実施の形態２における維持電極駆動回路の動作を示す波形図
【図１１ｂ】実施の形態２における維持電極駆動回路の動作を示す波形図
【発明を実施するための形態】
【００１０】
以下、本発明を実施するための形態に関するいくつかの例について、図面を参照しながら説明する。図面において、実質的に同一の構成、動作、及び効果を表す要素については、同一の符号を付す。また、以下において記述される数字は、すべて本発明を具体的に説明するために例示するものであり、本発明は例示された数字に制限されない。さらに、オン／オフにより表されるスイッチング状態は、本発明を具体的に説明するために例示するものであり、例示された論理レベル又はスイッチング状態の異なる組み合わせにより、同等な結果を得ることも可能である。また、構成要素間の接続関係は、本発明を具体的に説明するために例示するものであり、本発明の機能を実現する接続関係はこれに限定されない。さらに、以下の実施形態は、ハードウェア及び／又はソフトウェアを用いて構成されるが、ハードウェアを用いる構成は、ソフトウェアを用いても構成可能であり、ソフトウェアを用いる構成は、ハードウェアを用いても構成可能である。
【００１１】
（実施の形態１）
図１は、プラズマディスプレイ装置のプラズマディスプレイパネル１０（以下、「パネル」と略記する）の分解斜視図である。ガラス製の前面基板２１上には走査電極２２と維持電極２３とで構成された表示電極対２４が複数形成されている。そして表示電極対２４を覆うように誘電体層２５が形成され、その誘電体層２５上に保護層２６が形成されている。
背面基板３１上にはデータ電極３２が複数形成され、データ電極３２を覆うように誘電体層３３が形成され、さらにその上に井げた状の隔壁３４が形成されている。そして、隔壁３４の側面及び誘電体層３３上には赤色、緑色及び青色の各色に発光する蛍光体層３５が設けられている。
【００１２】
これら前面基板２１と背面基板３１とは、微小な放電空間を挟んで表示電極対２４とデータ電極３２とが交差するように対向配置され、その外周部をガラスフリット等の封着材によって封着されている。そして放電空間には、例えばネオン、アルゴン、キセノン、といった希ガスあるいは、これらの混合ガスが放電ガスとして封入されている。放電空間は隔壁３４によって複数の区画に仕切られており、表示電極対２４とデータ電極３２とが交差する位置のそれぞれに放電セルが構成されている。そしてこれらの放電セルが放電、発光することにより画像が表示される。
なお、パネル１０の構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。
【００１３】
図２は、プラズマディスプレイ装置のパネル１０の電極配列図である。パネル１０には、行方向に長いｎ本の走査電極ＳＣ１、ＳＣ２、・・・、ＳＣｎ（図１の走査電極２２）及びｎ本の維持電極ＳＵ１、ＳＵ２、・・・、ＳＵｎ（図１の維持電極２３）が配列され、列方向に長いｍ本のデータ電極Ｄ１、Ｄ２、・・・、Ｄｍ（図１のデータ電極３２）が配列されている。そして、１つの走査電極ＳＣｉ（ｉ＝１、２、・・・、ｎ）及び１つの維持電極ＳＵｉ（ｉ＝１〜ｎ）で構成される１対の表示電極対と、１つのデータ電極Ｄｊ（ｊ＝１、２、・・・、ｍ）とが交差した部分に、放電セルＣｉｊ（ｉ＝１〜ｎ、ｊ＝１〜ｍ）が形成される。放電セルＣｉｊは、放電空間内にｍ×ｎ個形成されている。表示電極対の数について特に制限はないが、一例として、ｎ＝２１６０（＝１０８０×２）として説明する。
【００１４】
走査電極ＳＣ１〜ＳＣ２１６０及び維持電極ＳＵ１〜ＳＵ２１６０からなる２１６０対の表示電極対は、複数の表示電極対グループＤＧ１、ＤＧ２、・・・、ＤＧＮに分けられている。表示電極対グループの数Ｎの決め方については後述することとして、一例として、パネルを上下に２分割し、２つの表示電極対グループＤＧ１、ＤＧ２に分けたとして説明する。図２に示したように、パネルの上半分に位置する表示電極対を表示電極対グループＤＧ１とし、パネルの下半分に位置する表示電極対を表示電極対グループＤＧ２とする。また、１０８０本の走査電極ＳＣ１〜ＳＣ１０８０を走査電極グループＳＧ１とし、１０８０本の維持電極ＳＵ１〜ＳＵ１０８０を維持電極グループＵＧ１とする。さらに、１０８０本の走査電極ＳＣ１０８１〜ＳＣ２１６０を走査電極グループＳＧ２とし、１０８０本の維持電極ＳＵ１０８１〜ＳＵ２１６０を維持電極グループＵＧ２とする。すなわち、走査電極グループＳＧ１及び維持電極グループＵＧ１が表示電極対グループＤＧ１に属し、走査電極グループＳＧ２及び維持電極グループＵＧ２が表示電極対グループＤＧ２に属している。
【００１５】
次に、パネル１０を駆動するための駆動構成について説明する。一例として、初期化期間を除き、書き込み動作が連続して行われるように走査パルス及び書き込みパルスのタイミングを設定している。その結果、１フィールド期間内に最大限の数のサブフィールドを設定することができる。以下に、その詳細について、例をあげて説明する。
【００１６】
図３は、プラズマディスプレイ装置のサブフィールド構成を示すタイミング図である。図３（ａ）、図３（ｂ）、図３（ｃ）、及び図３（ｄ）の縦軸は走査電極ＳＣ１〜ＳＣ２１６０を示し、横軸は時間ｔを示している。また、書き込み動作を行うタイミングを表す書き込みタイミングｔＷは太い実線で示し、維持期間及び後述する消去期間のタイミングを表す維持消去期間タイミングｔＳＥはハッチングで示している。なお以下の説明では、１フィールド期間Ｔｆを１６．７ｍｓとした。
まず、図３（ａ）に示すように、１フィールド期間Ｔｆの最初に、すべての放電セルで一斉に初期化放電を発生させる初期化期間Ｔｉｎを設ける。一例として、初期化期間Ｔｉｎを５００μｓと設定した。
【００１７】
次に、図３（ｂ）に示すように、走査電極ＳＣ１〜ＳＣ２１６０のすべてに走査パルスを順次印加する（すなわち、走査電極ＳＣ１〜ＳＣ２１６０のすべてに書き込み動作を１回行う）ために要する期間を表す全書き込み期間Ｔｗを見積もる。このとき、書き込み動作が連続して行われるように走査パルスを可能な限り短くかつ可能な限り連続して印加することが望ましい。一例として、走査電極１本あたりの書き込み動作に要する期間を０．７μｓとした。走査電極の数が２１６０本であるため、全書き込み期間Ｔｗは、０．７×２１６０＝１５１２μｓである。
【００１８】
次に、サブフィールド数を見積もる。当初は、消去期間を無視する。１フィールド期間Ｔｆから初期化期間Ｔｉｎを引いて、全書き込み期間Ｔｗで割ると、（１６．７−０．５）／１．５＝１０．８回となる。その結果、図３（ｃ）に示すように、最大で１０個のサブフィールドＳＦ１、ＳＦ２、・・・、ＳＦ１０を確保できることがわかる。
次に、必要な維持パルス数にもとづき、表示電極対グループＤＧ１、ＤＧ２、・・・、ＤＧＮの数を表す表示電極対グループ数Ｎを決める。一例として、サブフィールドＳＦ１〜ＳＦ１０においてそれぞれ「６０」、「４４」、「３０」、「１８」、「１１」、「６」、「３」、「２」、「１」、「１」の個数の維持パルスを、走査電極ＳＣ１〜ＳＣ２１６０に印加するものと仮定する。維持パルスを印加するために要する期間を表す維持期間Ｔｓ１、Ｔｓ２、・・・、Ｔｓ１０は、それぞれサブフィールドＳＦ１〜ＳＦ１０における上述した維持パルスの個数に、維持パルス周期を掛けたものとなる。維持パルス周期を１０μｓとすると、最大の維持期間を表す最大維持期間Ｔｓ１は、１０×６０＝６００μｓとなる。
【００１９】
図３（ｄ）（及び後述する図４）において、書き込み期間Ｔｗ１は、全書き込み期間Ｔｗのうちの各表示電極対グループＤＧ１〜ＤＧＮの書き込み動作に要する期間を表し、式１により求められる。
Ｔｗ１＝Ｔｗ／Ｎ                                                  （１）
【００２０】
維持期間Ｔｓ１〜Ｔｓ１０は、それぞれのサブフィールドＳＦ１〜ＳＦ１０において、書き込み期間Ｔｗ１の後に設けられる。表示電極対グループＤＧ１〜ＤＧＮのうちｐ番目（ｐ＝１〜Ｎ）の表示電極対グループＤＧｐに対するｑ番目（ｑ＝１〜１０）のサブフィールドＳＦｑの維持期間は、各表示電極対グループＤＧ（ｐ＋１）〜ＤＧＮ（ここで、ｐ＝１、２、・・・、Ｎ−１）に対するサブフィールドＳＦｑの書き込み期間Ｔｗ１と時間的に並行して設定される。さらに、表示電極対グループＤＧｐに対するサブフィールドＳＦｑの維持期間は、各表示電極対グループＤＧ１〜ＤＧ（ｐ−１）（ここで、ｐ＝２、３、・・・、Ｎ）に対するサブフィールドＳＦ（ｑ＋１）（ここで、ｑ＝１〜９）の書き込み期間Ｔｗ１と、時間的に並行して設定される。
【００２１】
表示電極対グループ数Ｎは、全書き込み期間Ｔｗと最大維持期間Ｔｓ１を用いて、以下の式２を満たす最小の整数として求められる。
Ｎ≧Ｔｗ／（Ｔｗ−Ｔｓ１）                                        （２）
ここで、式２の導出を説明する。式２の元の式は、
Ｔｓ１≦Ｔｗ×（Ｎ−１）／Ｎ                                      （３）
である。式３は、全書き込み期間Ｔｗからグループ単位書き込み期間Ｔｗ／Ｎを引いた残りの期間を、最大維持期間Ｔｓ１が超えてはならないことを示している。言い換えれば、最大維持期間Ｔｓ１よりも、式３の右辺で表される期間（Ｔｗ×（Ｎ−１）／Ｎ）が長くなるように、表示電極対グループ数Ｎを決める必要がある。例えば、式３が成立しない小さなＮを選択する場合、表示電極対グループＤＧＮに対するサブフィールドＳＦｑの書き込み動作が終了した時点で、表示電極対グループＤＧ（Ｎ−１）に対するサブフィールドＳＦｑの維持期間が終了していないことになる。その結果、表示電極対グループＤＧ１に対するサブフィールドＳＦ（ｑ＋１）の書き込み動作が、直ちには行えない。したがって、次のサブフィールドに向けて連続した書き込み動作が実現せず、駆動時間が短縮できない。よって、式３が成立する自然数Ｎを選択する必要がある。式２は、式３のこのような導出理由の結果として表される。
【００２２】
上述したように、Ｔｗ＝１５１２μｓ、Ｔｓ１＝６００μｓであるので、式２から、
１５１２／（１５１２−６００）＝１．６６                          （４）
となり、表示電極対グループ数Ｎは２となる。
【００２３】
以上の考察にもとづき、図２に示したように表示電極対を２つの表示電極対グループＤＧ１、ＤＧ２に分ける。この場合、Ｎ＝２、Ｔｗ＝１５１２μｓ、Ｔｓ１＝６００μｓであるので、
Ｔｗ×（Ｎ−１）／Ｎ＝７５６≧６００                              （５）
となり、もちろん式３の条件を満たしている。
【００２４】
以上のようにして、パネル１０を駆動するための駆動構成及び表示電極対グループ数Ｎを決めることができる。なお、以上においては、消去期間を無視して計算を進めたが、いずれかの表示電極対グループが消去期間であるときには書き込み動作を行わないことが望ましい。これは、消去期間では壁電圧を消去するだけでなく、次の書き込み期間Ｔｗ１の書き込み動作に備えてデータ電極上の壁電圧を調整する期間でもあるため、データ電極の電圧を固定しておくことが望ましいからである。
【００２５】
次に、駆動電圧波形の詳細とその動作について説明する。
図４は、プラズマディスプレイ装置のパネル１０の各電極に印加する駆動電圧波形を示す波形図である。図４は、上から順に、データ電極Ｄ１〜Ｄｍの駆動電圧波形と、表示電極対グループＤＧ１に属する走査電極グループＳＧ１及び維持電極グループＵＧ１の駆動電圧波形と、表示電極対グループＤＧ２に属する走査電極グループＳＧ２及び維持電極グループＵＧ２の駆動電圧波形とを示している。１フィールド期間Ｔｆの最初に、各放電セルＣｉｊで初期化放電を発生させる初期化期間Ｔｉｎを設ける。さらに、１フィールド期間Ｔｆ内の初期化期間Ｔｉｎの後に、図３（ｄ）と同様に表示電極対グループＤＧ１、ＤＧ２毎にサブフィールドＳＦ１〜ＳＦ１０を設ける。サブフィールドＳＦｑは、書き込み期間Ｔｗ１、維持期間Ｔｓｑ、及び消去期間Ｔｅの順序で構成される（ｑ＝１〜１０）。消去期間Ｔｅは、各維持期間Ｔｓ１〜Ｔｓ１０の後に、その維持期間で放電した放電セルに対して消去放電を発生させる期間である。図３（ｄ）において上述したように、表示電極対グループＤＧ２に対するサブフィールドＳＦ１〜ＳＦ１０は、表示電極対グループＤＧ１に対するサブフィールドＳＦ１〜ＳＦ１０に比べて、全体的に書き込み期間Ｔｗ１だけ遅れている。その結果、表示電極対グループＤＧ１の維持期間Ｔｓｑ及び消去期間Ｔｅは、表示電極対グループＤＧ２に対するサブフィールドＳＦｑの書き込み期間Ｔｗ１と時間的に並行することになる（ｑ＝１〜１０）。
【００２６】
まず、初期化期間Ｔｉｎについて説明する。
初期化期間Ｔｉｎでは、データ電極Ｄ１〜Ｄｍ及び維持電極ＳＵ１〜ＳＵ２１６０にそれぞれ電圧０（Ｖ）を印加する。走査電極ＳＣ１〜ＳＣ２１６０には、それぞれ維持電極ＳＵ１〜ＳＵ２１６０に対する正の放電開始電圧よりも低い正の電圧Ｖｉ１から、放電開始電圧を超える正の電圧Ｖｉ２に向かって緩やかに上昇する傾斜波形電圧を印加する。この傾斜波形電圧が上昇する間に、走査電極ＳＣ１〜ＳＣ２１６０と、維持電極ＳＵ１〜ＳＵ２１６０及びデータ電極Ｄ１〜Ｄｍとの間でそれぞれ微弱な初期化放電が発生する。そして、走査電極ＳＣ１〜ＳＣ２１６０上に負の壁電圧が蓄積されるとともに、データ電極Ｄ１〜Ｄｍ上及び維持電極ＳＵ１〜ＳＵ２１６０上には正の壁電圧が蓄積される。ここで、電極上の壁電圧とは、電極を覆う誘電体層上、保護層上、及び蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。なお、この期間はデータ電極Ｄ１〜Ｄｍに電圧Ｖｄを印加してもよい。
【００２７】
次に、データ電極Ｄ１〜Ｄｍに電圧０（Ｖ）を印加し、維持電極ＳＵ１〜ＳＵ２１６０に正の所定電圧Ｖｅ１を印加し、走査電極ＳＣ１〜ＳＣ２１６０には、それぞれ維持電極ＳＵ１〜ＳＵ２１６０に対する正の放電開始電圧よりも低い正の電圧Ｖｉ３から、負の放電開始電圧を負方向に超える負の電圧Ｖｉ４に向かって、緩やかに下降する傾斜波形電圧を印加する。この間に、走査電極ＳＣ１〜ＳＣ２１６０と、維持電極ＳＵ１〜ＳＵ２１６０及びデータ電極Ｄ１〜Ｄｍとの間でそれぞれ微弱な初期化放電が発生する。そして、走査電極ＳＣ１〜ＳＣ２１６０上の負の壁電圧及び維持電極ＳＵ１〜ＳＵ２１６０上の正の壁電圧が弱められ、データ電極Ｄ１〜Ｄｍ上の正の壁電圧は書き込み動作に適した値に調整される。その後、走査電極ＳＣ１〜ＳＣ２１６０に電圧Ｖｃを印加する。以上により、すべての放電セルに対して初期化放電を行う初期化動作が終了する。
【００２８】
次に表示電極対グループＤＧ１に対するサブフィールドＳＦ１の書き込み期間Ｔｗ１について説明する。
維持電極グループＵＧ１に、所定電圧Ｖｅ１よりも高い正の所定電圧Ｖｅ２を印加する。そして１行目に対応する走査電極ＳＣ１に負の電圧Ｖａを持つ走査パルスを印加するとともに、発光すべき放電セルに対応するデータ電極Ｄｊ（ｊ＝１〜ｍ）に、正の電圧Ｖｄを持つ書き込みパルスを印加する。するとデータ電極Ｄｊ上と走査電極ＳＣ１上との交差部の電圧差は、外部印加電圧の差（Ｖｄ−Ｖａ）に、データ電極Ｄｊ上の壁電圧と走査電極ＳＣ１上の壁電圧との差が加算されたものとなり、放電開始電圧を超える。そして、データ電極Ｄｊと走査電極ＳＣ１との間で放電が開始し、維持電極ＳＵ１と走査電極ＳＣ１との間の放電に進展して書き込み放電が発生する。その結果、走査電極ＳＣ１上に正の壁電圧が蓄積され、維持電極ＳＵ１上に負の壁電圧が蓄積され、データ電極Ｄｊ上にも負の壁電圧が蓄積される。このようにして、１行目に発光させるべき放電セルにおいて書き込み放電が発生し、各電極上に壁電圧を蓄積する書き込み動作が行われる。一方、書き込みパルスを印加しなかったデータ電極Ｄ１〜Ｄｍと走査電極ＳＣ１との交差部の電圧は放電開始電圧を超えないので、書き込み放電は発生しない。
次に、２行目の走査電極ＳＣ２に走査パルスを印加するとともに、発光すべき放電セルに対応するデータ電極Ｄｊに書き込みパルスを印加する。すると走査パルスと書き込みパルスとが同時に印加された２行目の放電セルでは書き込み放電が発生し、書き込み動作が行われる。
【００２９】
以上の書き込み動作を１０８０行目の放電セルに至るまで繰り返し、発光すべき放電セルに対して選択的に書き込み放電を発生させて壁電荷を形成する。
表示電極対グループＤＧ１に対するサブフィールドＳＦ１の書き込み期間Ｔｗ１において、走査電極グループＳＧ２には電圧Ｖｃが、維持電極グループＵＧ２には所定電圧Ｖｅ１がそれぞれ印加されたままである。この書き込み期間Ｔｗ１は、表示電極対グループＤＧ２に対しては放電の発生しない休止期間である。ただし、表示電極対グループＤＧ２に属する各電極に印加する電圧は上述した電圧に限定されるものではなく、放電を発生しない範囲の、他の電圧を印加してもよい。
【００３０】
次に表示電極対グループＤＧ２に対するサブフィールドＳＦ１の書き込み期間Ｔｗ１について説明する。
維持電極グループＵＧ２に正の所定電圧Ｖｅ２を印加する。そして走査電極ＳＣ１０８１に走査パルスを印加するとともに、発光すべき放電セルに対応するデータ電極Ｄｊに書き込みパルスを印加する。するとデータ電極Ｄｊと走査電極ＳＣ１０８１との間、維持電極ＳＵ１０８１と走査電極ＳＣ１０８１との間で書き込み放電が発生する。次に、走査電極ＳＣ１０８２に走査パルスを印加するとともに、発光すべき放電セルに対応するデータ電極Ｄｊに書き込みパルスを印加する。すると走査パルスと書き込みパルスとが同時に印加された１０８２行目の放電セルで、書き込み放電が発生する。以上の書き込み動作を２１６０行目の放電セルに至るまで繰り返し、発光すべき放電セルに対して選択的に書き込み放電を発生させて壁電荷を形成する。
表示電極対グループＤＧ２に対するサブフィールドＳＦ１の書き込み期間Ｔｗ１は、表示電極対グループＤＧ１に対してはサブフィールドＳＦ１の維持期間Ｔｓ１に対応する。すなわち、走査電極グループＳＧ１へ「６０」個の維持パルス、及び維持電極グループＵＧ１へ「６０」個の維持パルスを、１個ずつ交互に印加して書き込み放電を行い、放電セルを発光させる。
【００３１】
具体的には、まず走査電極グループＳＧ１に正の維持パルスＶｓを印加するとともに、維持電極グループＵＧ１に電圧０（Ｖ）を印加する。すると書き込み放電を発生させた放電セルでは、走査電極ＳＣｉ上の壁電圧と維持電極ＳＵｉ上の壁電圧との差に維持パルスＶｓ（走査電極ＳＣｉに加えられる維持パルスＶｓであるので、走査電極用維持パルスＶｓとも言う。）が加算され、走査電極ＳＣｉ上と維持電極ＳＵｉ上との電圧差が放電開始電圧を超える。そのため走査電極ＳＣｉと維持電極ＳＵｉとの間に維持放電が発生し、このとき発生した紫外線により蛍光体層３５が発光する。そして走査電極ＳＣｉ上に負の壁電圧が蓄積され、維持電極ＳＵｉ上に正の壁電圧が蓄積される。書き込み期間Ｔｗ１において書き込み放電を発生させなかった放電セルでは維持放電は発生せず、初期化期間Ｔｉｎの終了時における壁電圧が保たれる。
続いて、走査電極グループＳＧ１には電圧０（Ｖ）を、維持電極グループＵＧ１には正の維持パルスＶｓ（維持電極ＳＵｉに加えられる維持パルスＶｓであるので、維持電極用維持パルスとも言う。）をそれぞれ印加する。すると、維持放電を発生した放電セルでは、維持電極ＳＵｉ上と走査電極ＳＣｉ上との電圧差が放電開始電圧を超えるので、再び維持電極ＳＵｉと走査電極ＳＣｉとの間で維持放電が発生し、維持電極ＳＵｉ上に負の壁電圧が蓄積され走査電極ＳＣｉ上に正の壁電圧が蓄積される。以降同様に、走査電極グループＳＧ１と維持電極グループＵＧ１とに交互に維持パルスを印加し、表示電極対の電極間に電位差を与えることにより、書き込み期間Ｔｗ１において書き込み放電を発生した放電セルにおいて維持放電が継続して発生し、放電セルが発光する。走査電極用維持パルスＶｓと、維持電極用維持パルスＶｓは、いずれも維持期間Ｔｓ１〜Ｔｓ１０で出力されるが、両者には、約１８０度の位相差がある。
維持期間Ｔｓ１の後には、消去期間Ｔｅが設けられている。消去期間Ｔｅでは、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間にいわゆる細幅パルス状の電圧差を与えて、データ電極Ｄｊ上の正の壁電圧を残したまま、走査電極ＳＣｉ及び維持電極ＳＵｉ上の壁電圧を消去している。
【００３２】
次に表示電極対グループＤＧ１に対するサブフィールドＳＦ２の書き込み期間Ｔｗ１について説明する。
維持電極グループＵＧ１に正の所定電圧Ｖｅ２を印加する。そして走査電極グループＳＧ１に対しては、サブフィールドＳＦ１の書き込み期間Ｔｗ１と同様に走査パルスを順次印加するとともに、データ電極Ｄｊに書き込みパルスを印加して、１〜１０８０行目の放電セルで書き込み動作を行う。
表示電極対グループＤＧ１に対するサブフィールドＳＦ２の書き込み期間Ｔｗ１は、表示電極対グループＤＧ２に対してはサブフィールドＳＦ１の維持期間Ｔｓ１に対応する。すなわち、走査電極グループＳＧ２及び維持電極グループＵＧ２には、それぞれ「６０」個の維持パルスを、１個ずつ交互に印加して書き込み放電を行い、放電セルを発光させる。
【００３３】
そして、維持期間Ｔｓ１の後の消去期間Ｔｅでは、走査電極グループＳＧ２と維持電極グループＵＧ２との間に細幅パルス状の電圧差を与えて、データ電極Ｄｊ上の正の壁電圧を残したまま、走査電極ＳＣｉ上及び維持電極ＳＵｉ上の壁電圧を消去している。
以降同様に、表示電極対グループＤＧ２に対するサブフィールドＳＦ２の書き込み期間Ｔｗ１、表示電極対グループＤＧ１に対するサブフィールドＳＦ３の書き込み期間Ｔｗ１、・・・、表示電極対グループＤＧ２に対するサブフィールドＳＦ１０の書き込み期間Ｔｗ１と続き、この後、最後に表示電極対グループＤＧ２に対するサブフィールドＳＦ１０の維持期間Ｔｓ１０及び消去期間Ｔｅと続いて１フィールド期間Ｔｆを終える。
表示電極対グループＤＧ１の維持電極グループＵＧ１に印加される維持パルスを第１維持パルス群と言い、表示電極対グループＤＧ２の維持電極グループＵＧ２に印加される維持パルスを第２維持パルス群と言う。
【００３４】
このように、初期化期間Ｔｉｎの後に、表示電極対グループＤＧ１、ＤＧ２のうちいずれか一方のグループにおいて書き込み動作が連続して行われるように、走査パルス及び書き込みパルスのタイミングを設定している。すなわち、式６に示すように、１フィールド期間Ｔｆは、初期化期間Ｔｉｎと、１０個の書き込み期間Ｔｗで構成されるサブフィールドＳＦ１〜ＳＦ１０の期間（Ｔｗ×１０）と、サブフィールドＳＦ１０の維持期間Ｔｓ１０と、サブフィールドＳＦ１０の消去期間Ｔｅとの総和以上であればよい。
Ｔｆ≧（Ｔｉｎ＋Ｔｗ×１０＋Ｔｓ１０＋Ｔｅ）                        （６）
【００３５】
サブフィールドＳＦ１〜ＳＦ９における維持期間Ｔｓ１〜Ｔｓ９及び消去期間Ｔｅは、全書き込み期間のサブフィールドＳＦ１〜ＳＦ１０相当分（Ｔｗ×１０）と時間的に並行しているため、実質的に無視することができる。
その結果、１フィールド期間Ｔｆ内に１０個のサブフィールドＳＦ１〜ＳＦ１０を設定することができる。このサブフィールドＳＦ１〜ＳＦ１０の数は、上述したように、１フィールド期間Ｔｆ内に設定できる最大の数である。
【００３６】
また上述したように、最後に表示電極対グループＤＧ２に対する維持期間Ｔｓ１０及び消去期間Ｔｅで１フィールド期間Ｔｆを終える（式６を参照）。そのために、最後のサブフィールドＳＦ１０に輝度重みの最も小さい維持期間Ｔｓ１０を配置することで、式６の維持期間Ｔｓ１０を短縮することができる。
なお、上述したように消去期間Ｔｅでは、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間に細幅パルス状の電圧差を与えて消去動作を行うものとし、消去期間Ｔｅを無視してサブフィールド構成及び表示電極対グループ数Ｎを決めた。また、表示電極対グループＤＧ１、ＤＧ２のうちいずれか一方のグループが消去期間Ｔｅであっても書き込み動作を行うものとして説明した。しかし、消去動作を行うためにはある程度の消去期間Ｔｅが必要であり、また上述したように、表示電極対グループＤＧ１、ＤＧ２のうちいずれか一方のグループが消去期間Ｔｅであるときには書き込み動作を行わないことが望ましい。
【００３７】
次に、プラズマディスプレイ装置の駆動回路について説明する。
図５は、プラズマディスプレイ装置４０のブロック図である。プラズマディスプレイ装置４０は、プラズマディスプレイパネルの駆動回路４６及びパネル１０を備えている。プラズマディスプレイパネルの駆動回路４６は、画像信号処理回路４１、データ電極駆動回路４２、走査電極駆動回路４３ａ、走査電極駆動回路４３ｂ、維持電極駆動回路４４、タイミング発生回路４５、及び各回路ブロックに必要な電源を供給する電源回路（図示せず）を備えている。
【００３８】
タイミング発生回路４５は、画像信号の水平同期信号及び垂直同期信号にもとづいて各回路の動作を制御する各種のタイミング信号Ｓ４５を発生し、それぞれの回路へ供給する。タイミング信号Ｓ４５には種々のタイミング信号が含まれ、後で説明する種々のスイッチング素子等のオン・オフ制御を行う。画像信号処理回路４１は、タイミング信号Ｓ４５にもとづいて、画像信号を、サブフィールド毎の発光・非発光を示す画像データに変換する。データ電極駆動回路４２は、ｍ本のデータ電極Ｄ１〜Ｄｍのそれぞれに電圧Ｖｄ又は電圧０（Ｖ）を印加するためのｍ個のスイッチを備えている。そしてデータ電極駆動回路４２は、タイミング信号Ｓ４５にもとづいて、画像信号処理回路４１から出力された画像データを各データ電極Ｄ１〜Ｄｍに対応する書き込みパルスに変換し、各データ電極Ｄ１〜Ｄｍに印加する。
走査電極駆動回路４３ａはタイミング信号Ｓ４５にもとづいて走査電極グループＳＧ１を駆動し、走査電極駆動回路４３ｂはタイミング信号Ｓ４５にもとづいて、走査電極グループＳＧ２を駆動する。また維持電極駆動回路４４は、タイミング信号Ｓ４５にもとづいて維持電極グループＵＧ１、ＵＧ２を駆動する。
【００３９】
図６は、プラズマディスプレイ装置４０の走査電極駆動回路４３ａの回路図である。走査電極駆動回路４３ａは、維持パルス発生回路５０、初期化波形発生回路６０、及び走査パルス発生回路７０を備えている。
維持パルス発生回路５０は、電力回収部５１及び電圧クランプ部５５を有し、走査電極グループＳＧ１に維持パルスを印加する。
【００４０】
電力回収部５１は、電力回収用のコンデンサＣ５１、スイッチング素子Ｑ５１、Ｑ５２、逆流防止用のダイオードＤ５１及びダイオードＤ５２、並びに共振用のインダクタＬ５１を有する。電力回収部５１は、表示電極間の１０８０個の電極間容量とインダクタＬ５１とをＬＣ共振させて、維持パルスの立ち上がり及び立ち下がりを行う。電力回収部５１は、維持パルスの立ち上がり時には、電力回収用のコンデンサＣ５１に蓄えられている電荷（または電力）を、スイッチング素子Ｑ５１、ダイオードＤ５１、インダクタＬ５１、及び走査電極グループＳＧ１を介して、１０８０個の電極間容量に供給する。一方、電力回収部５１は、維持パルスの立ち下がり時には、１０８０個の電極間容量に蓄えられた電荷（または電力）を、走査電極グループＳＧ１から、インダクタＬ５１、ダイオードＤ５２、及びスイッチング素子Ｑ５２を介して、電力回収用のコンデンサＣ５１に回収する。このように、電力回収部５１は電源から電力を供給されることなくＬＣ共振によって走査電極グループＳＧ１の駆動を行うため、理想的には消費電力が「０」となる。なお、電力回収用のコンデンサＣ５１は１０８０個の電極間容量に比べて十分に大きい容量を持ち、電力回収部５１の電源として働くように、維持放電用に供給される電源電圧Ｖｓの半分の約Ｖｓ／２に充電されている。
【００４１】
電圧クランプ部５５は、スイッチング素子Ｑ５５、Ｑ５６を有する。走査電極グループＳＧ１は、スイッチング素子Ｑ５５を介して電源に接続され、スイッチング素子Ｑ５５がオンされると電源電圧Ｖｓにクランプされる。また走査電極グループＳＧ１は、スイッチング素子Ｑ５６を介して接地され、スイッチング素子Ｑ５６がオンされると電圧０（Ｖ）にクランプされる。したがって、電圧印加時における電圧クランプ部５５のインピーダンスは小さく、強い維持放電による大きな放電電流を安定して流すことができる。
こうして維持パルス発生回路５０は、タイミング信号Ｓ４５にもとづいてスイッチング素子Ｑ５１、Ｑ５２、Ｑ５５、Ｑ５６が制御されることによって、走査電極グループＳＧ１に、維持パルスを印加する。なお、これらのスイッチング素子Ｑ５１、Ｑ５２、Ｑ５５、Ｑ５６は、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：金属酸化膜半導体電界効果トランジスタ）及びＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲートバイポーラトランジスタ）等のトランジスタ素子を用いて構成することができる。図６には、スイッチング素子として例えばＭＯＳＦＥＴを用いた回路構成を示した。また、図面を見やすくするために、ＭＯＳＦＥＴのボディーダイオードは省略した。
【００４２】
初期化波形発生回路６０は、ミラー積分回路６１、ミラー積分回路６２、スイッチング素子Ｑ６３、及びスイッチング素子Ｑ６４を備えている。ミラー積分回路６１は、初期化期間Ｔｉｎにおいて、走査電極グループＳＧ１に、緩やかに上昇する傾斜波形電圧を印加する。ミラー積分回路６２は、緩やかに下降する傾斜波形電圧を印加する。スイッチング素子Ｑ６３、Ｑ６４は分離スイッチであり、維持パルス発生回路５０及び初期化波形発生回路６０を構成するスイッチング素子の寄生ダイオードを介して電流が逆流するのを防止するために設けられている。このように初期化波形発生回路６０は、走査電極グループＳＧ１に初期化パルスを印加する。
【００４３】
走査パルス発生回路７０は、負の電圧Ｖａの走査パルスを走査電極ＳＣ１に印加するためのスイッチング素子Ｑ７１Ｈ１及びＱ７１Ｌ１と、走査電極ＳＣ２に印加するためのスイッチング素子Ｑ７１Ｈ２及びＱ７１Ｌ２と、・・・、走査電極ＳＣ１０８０に印加するためのスイッチング素子Ｑ７１Ｈ１０８０及びＱ７１Ｌ１０８０とを有する。さらに走査パルス発生回路７０は、負の電圧Ｖａを発生する電圧源７２を有する。走査パルス発生回路７０は、タイミング信号Ｓ４５にもとづいて、スイッチング素子Ｑ７１Ｈｉがオンからオフへ、同時にスイッチング素子Ｑ７１Ｌｉがオフからオンへ変化することによって、負の電圧Ｖａの走査パルスを走査電極ＳＣｉに印加する（ｉ＝１〜１０８０）。このように走査パルス発生回路７０は、走査電極グループＳＧ１に、上述したタイミングで走査パルスを順次印加する。
走査電極駆動回路４３ｂは走査電極駆動回路４３ａと同様の構成であり、走査電極グループＳＧ２に、維持パルス、初期化波形、及び走査パルスを印加する。
【００４４】
図７は、プラズマディスプレイ装置４０の維持電極駆動回路４４の回路図である。プラズマディスプレイパネル１０を構成する複数の維持電極ＳＵ１〜ＳＵ２１６０は、維持電極グループＵＧ１及び維持電極グループＵＧ２に分割される。維持電極駆動回路４４は、維持期間Ｔｓ１〜Ｔｓ１０において維持パルスを、維持電極グループＵＧ１及び維持電極グループＵＧ２に印加する。維持電極駆動回路４４は、維持パルス発生回路８０、所定電圧印加回路９０、分離スイッチ回路１００、電極経路ＲＧ１、及び電極経路ＲＧ２を備えている。分離スイッチ回路１００は、スイッチ回路の一例である。維持電極駆動回路４４は、電極経路ＲＧ１を介して維持電極グループＵＧ１と接続され、電極経路ＲＧ２を介して維持電極グループＵＧ２と接続される。電極経路ＲＧ１は、維持電極駆動回路４４において、維持電極グループＵＧ１への出力経路又は維持電極グループＵＧ１からの入力経路を表す。電極経路ＲＧ２は、維持電極駆動回路４４において、維持電極グループＵＧ２への出力経路又は維持電極グループＵＧ２からの入力経路を表す。
維持パルス発生回路８０は、電力回収部８１、高電圧クランプ部８５ａ及び低電圧クランプ部８５ｂを有する。高電圧クランプ部８５ａ及び低電圧クランプ部８５ｂの両方を合わせて電圧クランプ部８５と言う。電力回収部８１は、電力回収用のコンデンサＣ８１、スイッチング素子Ｑ８１及びＱ８２、逆流防止用のダイオードＤ８１及びＤ８２、並びに共振用のインダクタＬ８１及びＬ８２を有する。高電圧クランプ部８５ａは、スイッチング素子Ｑ８５及びダイオードＤ８５を有する。低電圧クランプ部８５ｂは、スイッチング素子Ｑ８６及びダイオードＤ８６を有する。
【００４５】
さらに、スイッチング素子Ｑ８１、ダイオードＤ８１、インダクタＬ８１の直列に接続されているブロックはその順序を変更しても動作可能である。例えば、スイッチング素子Ｑ８１のエミッタ端子とインダクタＬ８１を接続し、インダクタＬ８１のもう一方の端子とダイオードＤ８１のアノードを接続する構成である。
また、維持パルス発生回路８０を構成するスイッチング素子としてＭＯＳＦＥＴやＩＧＢＴ等のトランジスタ素子を用いることができる。図７には、ＩＧＢＴを用いた回路構成を示した。特に高電圧クランプ部８５ａ及び低電圧クランプ部８５ｂを構成するスイッチング素子Ｑ８５、Ｑ８６としてＩＧＢＴを用いる場合には、制御される電流の順方向（すなわち、コレクタからエミッタへ流れる順方向の電流方向）とは逆の方向の電流経路を設けてＩＧＢＴの逆耐圧特性を確保する必要がある。そのために、ダイオードＤ８５はスイッチング素子Ｑ８５に対して電流の順方向が互いに逆となるように並列に接続され、ダイオードＤ８６はスイッチング素子Ｑ８６に対して電流の順方向が互いに逆となるように並列に接続されている。
【００４６】
また図７には示していないが、ＩＧＢＴを保護するためにスイッチング素子Ｑ８１及びスイッチング素子Ｑ８２のそれぞれに並列にダイオードを接続してもよい。
維持パルス発生回路８０の動作は、維持パルス発生回路５０の動作と同様である。すなわち、電力回収部８１は、維持パルスの立ち上がり時には、電力回収用のコンデンサＣ８１に蓄えられている電荷（または電力）を、スイッチング素子Ｑ８１、ダイオードＤ８１、インダクタＬ８１、分離スイッチ回路１００、及び電極経路ＲＧ１、ＲＧ２のうちのいずれか一方の電極経路を介して、維持期間中の維持電極グループに属する１０８０本の維持電極の電極間容量に供給する。一方、電力回収部８１は、維持パルスの立ち下がり時には、維持期間中の維持電極グループに属する１０８０本の維持電極の電極間容量に蓄えられた電荷（または電力）を、電極経路ＲＧ１、ＲＧ２のうちのいずれか一方の電極経路、分離スイッチ回路１００、インダクタＬ８２、ダイオードＤ８２、及びスイッチング素子Ｑ８２を介して、電力回収用のコンデンサＣ８１に回収する。また高電圧クランプ部８５ａでは、維持期間中の維持電極グループに属する１０８０本の維持電極は、スイッチング素子Ｑ８５を介して電源に接続され、スイッチング素子Ｑ８５がオンされると電源電圧Ｖｓにクランプされる。また低電圧クランプ部８５ｂでは、維持期間中の維持電極グループに属する１０８０本の維持電極は、スイッチング素子Ｑ８６を介して接地され、スイッチング素子Ｑ８６がオンされると電圧０（Ｖ）にクランプされる。電源電圧Ｖｓは維持パルスのパルス尖頭電圧に対応し、電圧０（Ｖ）は維持パルスのパルス基準電圧に対応する。電圧クランプ部８５は、維持パルスのパルス尖頭電圧又はパルス基準電圧を発生し、維持期間中の維持電極グループに属する１０８０本の維持電極を、維持パルスのパルス尖頭電圧又はパルス基準電圧にそれぞれ設定する。
【００４７】
こうして維持パルス発生回路８０は、タイミング信号Ｓ４５にもとづいてスイッチング素子Ｑ８１、Ｑ８２、Ｑ８５、Ｑ８６が制御されることによって維持パルスを発生し、分離スイッチ回路１００を介して、維持電極グループＵＧ１又は維持電極グループＵＧ２に維持パルスを印加する。
分離スイッチ回路１００は、直列に接続された一方向スイッチＱ１０１及びＱ１０２（分離スイッチとも言う。）を有する。分離スイッチＱ１０１は、高電圧クランプ部８５ａのスイッチング素子Ｑ８５と接続され、分離スイッチＱ１０２は、低電圧クランプ部８５ｂのスイッチング素子Ｑ８６と接続される。分離スイッチＱ１０１と分離スイッチＱ１０２とが接続された接続点Ｊ１に維持電極グループＵＧ１（すなわち、電極経路ＲＧ１）が接続されている。さらに、分離スイッチ回路１００は、直列に接続された分離スイッチＱ１０３とＱ１０４を有する。分離スイッチＱ１０３は、高電圧クランプ部８５ａのスイッチング素子Ｑ８５と接続され、分離スイッチＱ１０４は、低電圧クランプ部８５ｂのスイッチング素子Ｑ８６と接続される。分離スイッチＱ１０３と分離スイッチＱ１０４とが接続された接続点Ｊ２に維持電極グループＵＧ２（すなわち、電極経路ＲＧ２）が接続されている。分離スイッチＱ１０１，Ｑ１０２，Ｑ１０３，Ｑ１０４のそれぞれには、直列で、かつ順方向のダイオードを接続しても良い。
分離スイッチＱ１０１，Ｑ１０２，Ｑ１０３，Ｑ１０４のそれぞれには、直列で、かつ順方向のダイオードが接続されている。分離スイッチＱ１０１，Ｑ１０２，Ｑ１０３，Ｑ１０４は、その付属部品（たとえばダイオード）と合わせて、それぞれ分離スイッチ部１０１、１０２、１０３及び分離スイッチ部１０４を構成する。
【００４８】
図４に示すように、維持電極グループＵＧ１の維持期間Ｔｓ１〜Ｔｓ１０に分離スイッチＱ１０１，Ｑ１０２がオン状態にされると共に、分離スイッチＱ１０３，Ｑ１０４は、オフ状態にされる。また、維持電極グループＵＧ２の維持期間Ｔｓ１〜Ｔｓ１０に分離スイッチＱ１０３，Ｑ１０４がオン状態にされると共に、分離スイッチＱ１０１，Ｑ１０２は、オフ状態にされる。ここで分離スイッチＱ１０１，Ｑ１０２が継続的にオン状態にされる変わりに断続的にオン状態にされることも可能である。断続的にオン状態にされる場合については、後で図１１ａ，図１１ｂを用いて、詳述する。
【００４９】
図４に示すように、分離スイッチＱ１０１及びＱ１０２は、維持電極グループＵＧ１の維持期間Ｔｓ１〜Ｔｓ１０（消去期間Ｔｅは、含めても良いし、除いても良い。実施の形態では除いた場合を説明する。）においてオンされることにより、接続点Ｊ１に表れる維持パルスＶｓを維持電極グループＵＧ１に印加する。同様に、分離スイッチＱ１０３及びＱ１０４は、維持電極グループＵＧ２の維持期間Ｔｓ１〜Ｔｓ１０においてオンされることにより、接続点Ｊ２に表れる維持パルスを維持電極グループＵＧ２に印加する。分離スイッチＱ１０１及びＱ１０２がオンされて、維持パルスを維持電極グループＵＧ１に印加している間、分離スイッチＱ１０３及びＱ１０４はオフされ、維持パルス発生回路８０と維持電極グループＵＧ２とを電気的に遮断する。
【００５０】
同様に、分離スイッチＱ１０３及びＱ１０４がオンされ、維持パルスを維持電極グループＵＧ２に印加している間、分離スイッチＱ１０１及びＱ１０２はオフされ、維持パルス発生回路８０と維持電極グループＵＧ１とを電気的に遮断する。
表示電極対グループＤＧ１の維持期間では、分離スイッチＱ１０１、Ｑ１０２がオン状態にされ、その期間において維持電極用維持パルスＶｓが生成される電流の流れは次の通りである。維持パルスＶｓの立ち上がり時には、一点鎖線で示すように、コンデンサＣ８１に蓄えられた電荷は、スイッチング素子Ｑ８１、ダイオードＤ８１、インダクタＬ８１、分離スイッチＱ１０１、接続点Ｊ１、電極経路ＲＧ１を経由して維持電極グループＵＧ１に印加されると共に、高電圧クランプ部８５ａのスイッチング素子Ｑ８５を介して不足の電力が供給され、電極経路ＲＧ１における電圧がＶｓにクランプされる。これにより、一つのプラズマ放電がなされる。続いて、維持パルスＶｓの立ち下がり時には、二点鎖線で示すように、維持電極グループＵＧ１から回収される電荷は、電極経路ＲＧ１、接続点Ｊ１、分離スイッチＱ１０２、インダクタＬ８２、ダイオードＤ８２、スイッチング素子Ｑ８２を介してコンデンサＣ８１に蓄えられると共に、低電圧クランプ部８５ｂのスイッチング素子Ｑ８６を介して、電圧０にクランプされる。
【００５１】
同様に、表示電極対グループＤＧ２の維持期間では、分離スイッチＱ１０３、Ｑ１０４がオン状態にされ、その期間において維持電極用維持パルスＶｓが生成される電流の流れは次の通りである。維持パルスＶｓの立ち上がり時には、コンデンサＣ８１に蓄えられた電荷は、スイッチング素子Ｑ８１、ダイオードＤ８１、インダクタＬ８１、分離スイッチＱ１０３、接続点Ｊ２、電極経路ＲＧ２を経由して維持電極グループＵＧ２に印加されると共に、高電圧クランプ部８５ａのスイッチング素子Ｑ８５を介して不足の電力が供給され、電極経路ＲＧ２における電圧がＶｓにクランプされる。これにより、一つのプラズマ放電がなされる。続いて、維持パルスＶｓの立ち下がり時には、維持電極グループＵＧ２から回収される電荷は、電極経路ＲＧ２、接続点Ｊ２、分離スイッチＱ１０４、インダクタＬ８２、ダイオードＤ８２、スイッチング素子Ｑ８２を介してコンデンサＣ８１に蓄えられると共に、低電圧クランプ部８５ｂのスイッチング素子Ｑ８６を介して、電圧０にクランプされる。
【００５２】
別の角度から維持パルス発生回路８０、分離スイッチ回路１００を見た場合を説明する。
コンデンサＣ８１には、放電経路と充電経路が接続されている。放電経路は、スイッチング素子Ｑ８１、ダイオードＤ８１、インダクタＬ８１が順方向に直列接続されて構成され、コンデンサＣ８１に充電された電荷が放電される経路である。充電経路は、インダクタＬ８２、ダイオードＤ８２、スイッチング素子Ｑ８２が順方向に直列接続されて構成され、コンデンサＣ８１に電荷を充電する経路である。放電経路には、高電圧クランプ部８５ａからの接続線が合流している。また、充電経路には、低電圧クランプ部８５ｂからの接続線が合流している。放電経路は、電極経路ＲＧ１，ＲＧ２のそれぞれと、個別に制御される分離スイッチ部１０１，１０３を介して接続されている。また、充電経路は、電極経路ＲＧ１，ＲＧ２のそれぞれと、個別に制御される分離スイッチ部１０２，１０４を介して接続されている。プラズマディスプレイパネルにある容量性負荷に充電された電荷が放電される時は、充電経路を介してコンデンサＣ８１が充電され、電荷が回収される。コンデンサＣ８１に回収された電荷は、放電経路を介してプラズマディスプレイパネルにある容量性負荷に充電される。
【００５３】
所定電圧印加回路９０は、電源経路Ｒ１、電源経路Ｒ２、スイッチング素子Ｑ９１、スイッチング素子Ｑ９２、スイッチング素子Ｑ９５、スイッチング素子Ｑ９６、所定電圧スイッチ部９３、及び所定電圧スイッチ部９７を有する。所定電圧スイッチ部９３及び所定電圧スイッチ部９７は、スイッチ部の一例である。所定電圧スイッチ部９３はスイッチング素子Ｑ９３及びスイッチング素子Ｑ９４を有し、所定電圧スイッチ部９７はスイッチング素子Ｑ９７及びスイッチング素子Ｑ９８を有する。所定電圧源Ｅ１は所定電圧Ｖｅ１を発生し、電源経路Ｒ１は所定電圧Ｖｅ１を受ける。同様に、所定電圧源Ｅ２は所定電圧Ｖｅ２を発生し、電源経路Ｒ２は所定電圧Ｖｅ２を受ける。スイッチング素子Ｑ９１は、電源経路Ｒ１と所定電圧スイッチ部９３の一端との間に接続され、スイッチング素子Ｑ９２は、電源経路Ｒ２と所定電圧スイッチ部９３の一端との間に接続される。スイッチング素子Ｑ９５は、電源経路Ｒ１と所定電圧スイッチ部９７の一端との間に接続され、スイッチング素子Ｑ９６は、電源経路Ｒ２と所定電圧スイッチ部９７の一端との間に接続される。所定電圧スイッチ部９３の他端は維持電極グループＵＧ１（すなわち、電極経路ＲＧ１）に接続され、所定電圧スイッチ部９７の他端は維持電極グループＵＧ２（すなわち、電極経路ＲＧ２）に接続される。
【００５４】
スイッチング素子Ｑ９３とスイッチング素子Ｑ９４とは、制御される電流の順方向（すなわち、ドレインからソースへ又はコレクタからエミッタへ流れる順方向の電流方向）が互いに逆になるように、直列接続された双方向のスイッチを形成している。所定電圧スイッチ部９３は、スイッチング素子Ｑ９３及びスイッチング素子Ｑ９４が同時にオン状態の場合にオン状態となり、同時にオフ状態の場合にオフ状態となる。同様に、スイッチング素子Ｑ９７とスイッチング素子Ｑ９８とは、制御される電流の順方向が互いに逆になるように、直列接続された双方向のスイッチを形成している。所定電圧スイッチ部９７は、スイッチング素子Ｑ９７及びスイッチング素子Ｑ９８が同時にオン状態の場合にオン状態となり、同時にオフ状態の場合にオフ状態となる。
所定電圧印加回路９０は、所定電圧スイッチ部９３がオン状態の場合、スイッチング素子Ｑ９１がオンされることにより所定電圧Ｖｅ１を維持電極グループＵＧ１に印加し、スイッチング素子Ｑ９２がオンされることにより所定電圧Ｖｅ２を維持電極グループＵＧ１に印加する。同様に、所定電圧印加回路９０は、所定電圧スイッチ部９７がオン状態の場合、スイッチング素子Ｑ９５がオンされることにより所定電圧Ｖｅ１を維持電極グループＵＧ２に印加し、スイッチング素子Ｑ９６がオンされることにより所定電圧Ｖｅ２を維持電極グループＵＧ２に印加する。所定電圧スイッチ部９３は、オフされることにより、各電源経路Ｒ１、Ｒ２と維持電極グループＵＧ１とを電気的に遮断する。同様に、所定電圧スイッチ部９７は、オフされることにより、各電源経路Ｒ１、Ｒ２と維持電極グループＵＧ２とを電気的に遮断する。
【００５５】
なお、これらの所定電圧印加回路９０を構成するスイッチング素子も、ＭＯＳＦＥＴやＩＧＢＴ等のトランジスタ素子を用いて構成することができる。図７には、ＭＯＳＦＥＴ及びＩＧＢＴを用いた回路構成を示した。スイッチング素子Ｑ９４、Ｑ９８にはＩＧＢＴを用いており、双方向スイッチとするためには制御される電流の順方向とは逆の方向の電流経路を設けてＩＧＢＴの逆耐圧特性を確保する必要がある。そのために、ダイオードＤ９４はスイッチング素子Ｑ９４に対して電流の順方向が互いに逆となるように並列に接続され、ダイオードＤ９８はスイッチング素子Ｑ９８に対して電流の順方向が互いに逆となるように並列に接続されている。
また、スイッチング素子Ｑ９４は維持電極グループＵＧ１から所定電圧源Ｅ１、Ｅ２に向かって電流を流すために設けられているが、所定電圧源Ｅ１、Ｅ２から維持電極グループＵＧ１に向かってのみ電流を流す場合にはスイッチング素子Ｑ９４を省略してもよい。スイッチング素子Ｑ９８についても同様に、所定電圧源Ｅ１、Ｅ２から維持電極グループＵＧ２に向かってのみ電流を流す場合には省略することができる。
また、スイッチング素子Ｑ９３のゲート・ドレイン間にコンデンサＣ９３が接続され、スイッチング素子Ｑ９７のゲート・ドレイン間にコンデンサＣ９７が接続されている。これらのコンデンサＣ９３、Ｃ９７は所定電圧Ｖｅ１、Ｖｅ２印加時の立ち上がりを緩やかにするために設けられているが、必ずしも必要なものではない。特に、所定電圧Ｖｅ１、Ｖｅ２をステップ状に変化させる場合は、これらのコンデンサＣ９３、Ｃ９７は不要である。
【００５６】
また図７には、ＭＯＳＦＥＴのボディーダイオードを明記した。
図８は、プラズマディスプレイ装置４０の維持電極駆動回路４４の動作を示す波形図である。図８の上半部は、維持電極グループＵＧ１及び維持電極グループＵＧ２に印加する駆動電圧波形を示している。図８の下半部は、スイッチング素子Ｑ９１及びＱ９２、所定電圧スイッチ部９３、スイッチング素子Ｑ９５及びＱ９６、所定電圧スイッチ部９７、並びに分離スイッチ部１０１，１０２，１０３及び１０４のオン／オフ状態を示している。図８、並びに後述する図１０ａ、図１０ｂ、図１１ａ及び図１１ｂでは、オン状態がＯＮ、オフ状態がＯＦＦのように示される。
初期化期間Ｔｉｎにおいて維持電極グループＵＧ１、ＵＧ２に電圧０（Ｖ）を印加するには、維持パルス発生回路８０のスイッチング素子Ｑ８６をオンにする。そして所定電圧スイッチ部９３、９７をオフにする。さらに分離スイッチ部１０２をオンにして維持電極グループＵＧ１を接地するとともに、分離スイッチ部１０４をオンにして維持電極グループＵＧ２を接地する。
【００５７】
次に維持電極グループＵＧ１、ＵＧ２に所定電圧Ｖｅ１を印加するには、分離スイッチ部Ｑ１０１、Ｑ１０２、Ｑ１０３及びＱ１０４をオフにする。そしてスイッチング素子Ｑ９１及び所定電圧スイッチ部９３をオンにして維持電極グループＵＧ１に所定電圧Ｖｅ１を印加する。そして、スイッチング素子Ｑ９５及び所定電圧スイッチ部９７をオンにして維持電極グループＵＧ２に所定電圧Ｖｅ１を印加する。
維持電極グループＵＧ１におけるサブフィールドＳＦ１の書き込み期間Ｔｗ１において、スイッチング素子Ｑ９１をオフ、スイッチング素子Ｑ９２をオンにして、維持電極グループＵＧ１に、スイッチング素子Ｑ９２及び所定電圧スイッチ部９３を介して所定電圧Ｖｅ２を印加する。この間、維持電極グループＵＧ２には所定電圧Ｖｅ１が継続して印加される。
【００５８】
続く、維持電極グループＵＧ１におけるサブフィールドＳＦ１の維持期間Ｔｓ１において、所定電圧スイッチ部９３をオフにするとともに分離スイッチＱ１０１、Ｑ１０２をオンにする。そして、維持パルス発生回路８０で発生させた維持パルスを維持電極グループＵＧ１に印加する。
維持パルス発生回路８０で維持パルスを発生させるには、まず、スイッチング素子Ｑ８１、Ｑ８５、Ｑ８６をオフにした後、スイッチング素子Ｑ８２をオンにして、ＬＣ共振により維持電極グループＵＧ１の電圧を電圧０（Ｖ）付近まで低下させる。その後、スイッチング素子Ｑ８６をオンにして、維持電極グループＵＧ１を電圧０（Ｖ）にクランプする。次に、スイッチング素子Ｑ８２、Ｑ８６をオフにした後、スイッチング素子Ｑ８１をオンにして、ＬＣ共振により維持電極グループＵＧ１の電圧を電圧Ｖｓ付近まで上昇させる。その後、スイッチング素子Ｑ８５をオンにして、維持電極グループＵＧ１を電圧Ｖｓにクランプする。以上の動作を繰り返すことにより、維持パルス発生回路８０は維持パルスを発生させることができる。
【００５９】
この間、維持電極グループＵＧ２はサブフィールドＳＦ１の書き込み期間Ｔｗ１の状態にあるので、スイッチング素子Ｑ９５をオフ、スイッチング素子Ｑ９６をオンにして維持電極グループＵＧ２に所定電圧Ｖｅ２を印加する。
続く維持電極グループＵＧ１におけるサブフィールドＳＦ１の消去期間Ｔｅにおいて、分離スイッチＱ１０１、Ｑ１０２をオフにする。そしてスイッチング素子Ｑ９２及び所定電圧スイッチ部９３をオンにして、維持電極グループＵＧ１に所定電圧Ｖｅ２を印加する。その後、維持電極グループＵＧ１におけるサブフィールドＳＦ２の書き込み期間Ｔｗ１において、各スイッチング素子のオン・オフ状態を継続する。
維持電極グループＵＧ１におけるサブフィールドＳＦ２の書き込み期間Ｔｗ１では、維持電極グループＵＧ２はサブフィールドＳＦ１の維持期間Ｔｓ１の状態にあるので、所定電圧スイッチ部９７をオフにするとともに分離スイッチＱ１０３、Ｑ１０４をオンにする。そして、維持パルス発生回路８０で発生させた維持パルスを、維持電極グループＵＧ２に印加する。
【００６０】
以下同様に、書き込み期間Ｔｗ１となる維持電極グループに属する維持電極には、分離スイッチ回路１００の対応する分離スイッチ部をオフとするとともに、所定電圧印加回路９０の対応するスイッチング素子及び所定電圧スイッチ部をオンとして所定電圧Ｖｅ２を印加する。そして維持期間となる維持電極グループに属する維持電極には、所定電圧印加回路９０の対応するスイッチング素子及び所定電圧スイッチ部をオフとするとともに、対応する分離スイッチ回路１００の分離スイッチ部をオンとして、維持パルス発生回路８０で発生させた維持パルスを印加する。
維持パルス発生回路８０の動作について図１０ａ、図１０ｂを用いながら説明する。
【００６１】
本実施例において分離スイッチ回路１００の動作が後述する回収動作と連携しているため図に列記している。
図１０ａを用い、まず、維持電極グループＵＧ１が維持期間であり、維持電極グループＵＧ２に一定電圧を印加している期間について説明する。
ある時刻ｔ１において、維持電極グループＵＧ１の電圧をゼロからＶｓへ上昇させるために、スイッチング素子Ｑ８６をオフし、分離スイッチＱ１０２をオフし、スイッチング素子Ｑ８１をオンさせる。このとき分離スイッチ回路１０１はオンしたままであるので、回収コンデンサＣ８１からスイッチング素子Ｑ８１、ダイオードＤ８１、インダクタＬ１８、分離スイッチＱ１０１の経路を通りＣ８１に蓄積された電荷を維持期間中の維持電極グループＵＧ１に属する１０８０本の維持電極のうちの１本についての電極間容量に供給する。
維持電極の電極間容量がほぼＶｓまで上昇する時刻ｔ２において、スイッチング素子Ｑ８１をオフし、スイッチング素子Ｑ８５をオンさせる。よって、維持期間中の維持電極グループＵＧ１に属する１０８０本のうちの１本の維持電極は、スイッチング素子Ｑ８５を介して電源に接続され、電源電圧Ｖｓにクランプされる。
【００６２】
維持期間中のＶｓ印加時間が終了する時刻ｔ３において、スイッチング素子Ｑ８５をオフさせ、スイッチング素子Ｑ８２をオンさせる。維持電極の電極間容量に蓄積されている電圧を、維持電極グループＵＧ１、分離スイッチＱ１０２、インダクタＬ８２、ダイオードＤ８２、スイッチング素子Ｑ８２、コンデンサＣ８１の経路で回収させ、回収コンデンサＣ８１へ電荷を蓄積させる。
維持電極グループ１の電圧がほぼゼロになる時刻ｔ４において、スイッチング素子Ｑ８２をオフし、スイッチング素子Ｑ８６をオンさせる。この動作によって維持期間中の維持電極グループに属する１０８０本の維持電極は、スイッチング素子Ｑ８６を介して接地され電圧０（Ｖ）にクランプされる。電源電圧Ｖｓは維持パルスのパルス尖頭電圧に対応し、電圧０（Ｖ）は維持パルスのパルス基準電圧に対応する。
【００６３】
以降は、時刻ｔ１〜ｔ４の動作を繰り返すことで、所望の数の維持パルスを発生させることができる。
図１０ｂを用い、維持電極グループＵＧ２が維持期間であり、維持電極グループＵＧ１に一定電圧を印加している期間について説明する。
【００６４】
ある時刻ｔ５において、維持電極グループＵＧ２の電圧をゼロからＶｓへ上昇させるために、スイッチング素子Ｑ８６をオフし、スイッチング素子Ｑ８１をオンさせる。このとき分離スイッチ回路１０３はオンしたままであるので、回収コンデンサＣ１８１からスイッチング素子Ｑ８１、ダイオードＤ８１、インダクタＬ８１、分離スイッチＱ１０３の経路を通りＣ８１に蓄積された電荷を維持期間中の維持電極グループに属する１０８０本のうちの１本の維持電極の電極間容量に供給する。
維持電極の電極間容量はほぼＶｓまで上昇しているタイミングである時刻ｔ６において、スイッチング素子Ｑ８１をオフし、スイッチング素子Ｑ８５をオンさせる。よって、維持期間中の維持電極グループに属する１０８０本の維持電極は、スイッチング素子Ｑ８５および分離スイッチＱ１０３を介して電源に接続され、電源電圧Ｖｓにクランプされる。
維持期間中のＶｓ印加時間が終了する時刻ｔ７において、スイッチング素子Ｑ８５をオフさせ、スイッチング素子Ｑ８２をオンさせる。維持電極の電極間容量に蓄積されている電圧を、維持電極グループＵＧ２、分離スイッチＱ１０４、インダクタＬ８２、ダイオードＤ８２、スイッチング素子Ｑ８２、コンデンサＣ８１の経路で回収させ、回収コンデンサＣ８１へ電荷を蓄積させる。
【００６５】
維持電極グループＵＧ２の電圧がほぼゼロになる時刻ｔ８において、スイッチング素子Ｑ８２をオフし、スイッチング素子Ｑ８６をオンさせる。よって維持期間中の維持電極グループに属する１０８０本のうちの１本の維持電極は、スイッチング素子Ｑ８６を介して接地され電圧０（Ｖ）にクランプされる。電源電圧Ｖｓは維持パルスのパルス尖頭電圧に対応し、電圧０（Ｖ）は維持パルスのパルス基準電圧に対応する。
以降は、時刻ｔ５〜ｔ８の動作を繰り返すことで、所望の数の維持パルスを発生させることができる。
こうして維持パルス発生回路８０は、タイミング信号Ｓ４５にもとづいてスイッチング素子Ｑ８１、Ｑ８２、Ｑ８５、Ｑ８６、分離スイッチＱ１０１、Ｑ１０２、Ｑ１０３、Ｑ１０４が制御されることによって維持パルスを発生し、分離スイッチ回路１００を介して、維持電極グループＵＧ１又は維持電極グループＵＧ２に維持パルスを印加する。
【００６６】
以上の動作を繰り返すことにより、図８に示した駆動電圧波形を各維持電極グループＵＧ１、ＵＧ２に属する維持電極に印加することができる。
このように、維持電極駆動回路４４は、維持電極グループＵＧ１、ＵＧ２に維持パルスを印加する維持パルス発生回路８０と、各維持電極グループＵＧ１、ＵＧ２に属する維持電極に所定電圧Ｖｅ１、Ｖｅ２を印加する所定電圧印加回路９０と、維持パルス発生回路８０と維持電極グループに属する維持電極とを電気的に導通又は遮断する分離スイッチ回路１００とを有する。そして維持パルス発生回路８０で発生させた維持パルスを各維持電極グループＵＧ１、ＵＧ２に属する維持電極に印加することで、簡素でかつ輝度差の発生しにくい維持電極駆動回路４４を実現している。
【００６７】
このように、実施の形態１におけるプラズマディスプレイパネルの駆動回路によれば、分離スイッチ回路１００を備えることにより、単一の維持パルス発生回路８０が維持パルスを２つの維持電極グループＵＧ１、ＵＧ２へ、それぞれ異なる維持期間において印加することができる。これにより、高精細度パネルにおいて十分なサブフィールド数及び維持パルス数を確保することができるため、プラズマディスプレイパネルを高精細度化かつ高輝度化させることが可能となる。それとともに、部品点数を少なくし、回路構成を簡素化できるので、駆動回路を低コスト化することが可能となる。さらに、単一の維持パルス発生回路８０による構成を可能にすることにより、輝度差を抑制し、画像表示品質を向上することが可能となる。
さらに、維持パルス発生回路８０からパネルに流れる維持電流は、分離スイッチＱ１０２及びＱ１０４には流れないため、放電電流による分離回路の損失を少なくすることが可能である。同様に、パネルから維持パルス発生回路８０へ流れ込む維持電流は、分離スイッチＱ１０１及びＱ１０３に流れないため、放電電流による分離回路の損失を少なくすることが可能である。
【００６８】
以上のように、実施の形態１においては、維持電極グループＵＧ１及びＵＧ２に、維持パルス、所定電圧Ｖｅ１、及び所定電圧Ｖｅ２のうちいずれかの駆動電圧波形を任意のタイミングで印加することができる維持電極駆動回路４４の回路構成について説明した。特に、各維持電極グループＵＧ１、ＵＧ２は、所定電圧Ｖｅ１、Ｖｅ２のうち、同時に互いに異なる所定電圧となることができる。
【００６９】
（実施の形態２）
図９は、プラズマディスプレイ装置４０の維持電極駆動回路１４４の回路図である。維持電極駆動回路１４４は、維持パルス発生回路1８０、所定電圧印加回路９０、及び分離スイッチ回路１００を備えている。維持パルス発生回路1８０は、電力回収部１８１、高電圧クランプ部８５ａ及び低電圧クランプ部８５ｂを有する。維持電極駆動回路１４４が維持電極駆動回路４４と異なる点は、電力回収部１８１の構成が、４素子のダイオードＤ１８１，Ｄ１８２，Ｄ１８３，Ｄ１８４と一つの半導体スイッチＱ１８１で構成されている点である。以下では、実施の形態１における電力回収部８１に比べて、実施の形態２における電力回収部１８１の異なる点のみを説明する。維持電極駆動回路１４４におけるその他の構成及び動作は維持電極駆動回路４４と同等であるので、説明を省略する。
電力回収部１８１は、電力回収用のコンデンサＣ１８１、スイッチング素子Ｑ１８１、逆流防止用のダイオードＤ１８１、Ｄ１８３、Ｄ１８４及びＤ１８２、並びに共振用のインダクタＬ１８１及びＬ１８２を有する。
【００７０】
さらに、直列に接続されているダイオードＤ１８１と、インダクタＬ１８１はその順序を入れ替えても動作可能である。例えば、スイッチング素子Ｑ１８１のエミッタ端子とインダクタＬ１８１を接続し、インダクタＬ１８１のもう一方の端子とダイオードＤ１８１のアノードを接続しても良い。ダイオードＤ１８２と、インダクタＬ１８２についても、同様である。
また、維持パルス発生回路１８０を構成するスイッチング素子としてＭＯＳＦＥＴやＩＧＢＴ等のトランジスタ素子を用いることができる。図９には、ＩＧＢＴを用いた回路構成を示した。
また図９には示していないが、ＩＧＢＴを保護するためにスイッチング素子Ｑ１８１に並列にダイオードを接続してもよい。
【００７１】
別の角度から維持パルス発生回路１８０、分離スイッチ回路１００を見た場合を説明する。
コンデンサＣ１８１には、放電経路と充電経路が接続されている。放電経路は、ダイオードＤ１８３、スイッチング素子Ｑ１８１、インダクタＬ１８１、ダイオードＤ１８１が順方向に直列接続されて構成され、コンデンサＣ１８１に充電された電荷が放電される経路である。充電経路は、ダイオードＤ１８２、インダクタＬ１８２、スイッチング素子Ｑ１８１ダイオードＤ１８４、が順方向に直列接続されて構成され、コンデンサＣ１８１に電荷を充電する経路である。後は、第１の実施の形態と同様である。
維持パルス発生回路１８０の動作について図１１ａ、図１１ｂを用いながら説明する。
【００７２】
本実施例において分離スイッチ回路１００の動作が後述する回収動作と連携しているため図に列記している。
まず、維持電極グループＵＧ１が維持期間であり、維持電極グループＵＧ２に一定電圧を印加している期間について説明する。
ある時刻ｔ１において、維持電極グループＵＧ１の電圧をゼロからＶｓへ上昇させるために、スイッチング素子Ｑ８６をオフし、分離スイッチＱ１０２をオフし、スイッチング素子Ｑ１８１をオンさせる。このとき分離スイッチ回路１０１はオンしたままであるので、回収コンデンサＣ１８１からダイオードＤ１８３、スイッチング素子Ｑ１８１、インダクタＬ１８１、ダイオードＤ１８１、分離スイッチＱ１０１の経路を通りコンデンサＣ１８１に蓄積された電荷を維持期間中の維持電極グループに属する１０８０本の維持電極のうちの１本についての電極間容量に供給する。
【００７３】
このとき、分離スイッチＱ１０２をオフさせる。その理由は、維持電極グループＵＧ１の電圧を上昇させていき、Ｖｓ／２に達する時、インダクタＬ１８１に発生する逆起電力によって、Ｄ１８２が順バイアスとなり、分離スイッチＱ１０２をオンさせたままだと、インダクタＬ１８１、ダイオードＤ１８１、分離スイッチＱ１０１、分離スイッチＱ１０２、ダイオードＤ１８２、インダクタＬ１８２、スイッチング素子Ｑ１８１のループで電流が流れてしまい、コンデンサＣ１８１から維持電極グループＵＧ１へ供給すべく蓄積エネルギーが失われ、時刻ｔ１終了時点で維持電極グループＵＧ１をＶｓの電圧まで上昇させることができなくなる。その結果、時刻ｔ２の開始時にスイッチング素子Ｑ８５をオンさせる時にスイッチング素子Ｑ８５に電位差が生ずるため、スイッチング素子Ｑ８５のスイッチング損失が増大し、回収効率が低下する原因となる。
【００７４】
本実施例では、時刻ｔ１で分離スイッチＱ１０２をオフさせているため、前述のダイオードＤ１８２が順バイアスになっても、分離スイッチＱ１０２がループ電流を阻止するため、回収効率の低下を防ぐことが可能である。
維持電極の電極間容量はほぼＶｓまで上昇しているタイミングである時刻ｔ２において、スイッチング素子Ｑ１８１をオフし、スイッチング素子Ｑ８５をオンさせる。よって、維持期間中の維持電極グループに属する１０８０本のうちの１本についての維持電極は、スイッチング素子Ｑ８５を介して電源に接続され、電源電圧Ｖｓにクランプされる。
維持期間中のＶｓ印加時間が終了する時刻ｔ３において、スイッチング素子Ｑ８５をオフさせ、再びスイッチング素子Ｑ１８１をオンさせる。このとき、分離スイッチ回路Ｑ１０１をオフさせる。維持電極の電極間容量に蓄積されている電圧を、維持電極グループＵＧ１、分離スイッチＱ１０２、ダイオードＤ１８２、インダクタＬ１８２、スイッチング素子Ｑ１８１、ダイオードＤ１８４、コンデンサＣ１８１の経路で回収させ、回収コンデンサＣ１８１へ電荷を蓄積させる。
【００７５】
維持電極グループＵＧ１の電圧がほぼゼロになる時刻ｔ４において、スイッチング素子Ｑ１８１をオフし、スイッチング素子Ｑ８６をオンさせる。さらに分離スイッチＱ１０１をオンさせる。この動作によって維持期間中の維持電極グループに属する１０８０本のうちの１本についての維持電極は、スイッチング素子Ｑ８６を介して接地され電圧０（Ｖ）にクランプされる。電源電圧Ｖｓは維持パルスのパルス尖頭電圧に対応し、電圧０（Ｖ）は維持パルスのパルス基準電圧に対応する。
このとき、分離スイッチＱ１０１をオフさせる。その理由は、維持電極グループＵＧ１の電圧を下降させていき、Ｖｓ／２に達する時、インダクタＬ１８２に発生する逆起電力によって、ダイオードＤ１８１が順バイアスとなり、分離スイッチＱ１０１をオンさせたままだと、インダクタＬ１８２、ダイオードＤ１８２、分離スイッチＱ１８１、インダクタＬ１８１、ダイオードＤ１８１、分離スイッチＱ１０１のループで電流が流れてしまい、維持電極グループＵＧ１からコンデンサＣ１８１へ回収すべくエネルギーが失われ、時刻ｔ４で維持電極グループＵＧ１をゼロの電圧まで下降させることができなくなる。その結果、時刻ｔ４の開始時にスイッチング素子Ｑ８６をオンさせる時にスイッチング素子Ｑ８６に電位差が生ずるため、スイッチング素子Ｑ８６のスイッチング損失が増大し、回収効率が低下する原因となる。
【００７６】
本実施例では、時刻ｔ３で分離スイッチＱ１０１をオフさせているため、前述のダイオードＤ１８１が順バイアスになっても、分離スイッチＱ１０１がループ電流を阻止するため、回収効率の低下を防ぐことが可能である。
以上、説明したように、分離スイッチＱ１０１，Ｑ１０２は、断続的にオン状態にされる。ここで断続的にオン状態にされるとは、分離スイッチＱ１０１，Ｑ１０２が、位相はずれているが、維持パルスＶｓの周波数と同じ周波数でオン・オフを繰り返す状態を言う。分離スイッチＱ１０３，Ｑ１０４についても同様である。分離スイッチＱ１０１，Ｑ１０２（又は分離スイッチＱ１０３，Ｑ１０４）の継続的なオン状態、又は断続的にオン状態をここでは、動作状態と言う。
【００７７】
以降は、ｔ１〜ｔ４を繰り返すことで、所望の維持パルスを発生させる。
続いて、維持電極グループＵＧ２が維持期間であり、維持電極グループＵＧ１に一定電圧を印加している期間について説明する。
ある時刻ｔ５において、維持電極グループＵＧ２の電圧をゼロからＶｓへ上昇させるために、スイッチング素子Ｑ８６をオフし、分離スイッチＱ１０４をオフし、スイッチング素子Ｑ１８１をオンさせる。このとき分離スイッチ回路１０３はオンしたままであるので、回収コンデンサＣ１８１からダイオードＤ１８３、スイッチング素子Ｑ１８１、インダクタＬ１８１、ダイオードＤ１８１、分離スイッチＱ１０３の経路を通りコンデンサＣ１８１に蓄積された電荷を維持期間中の維持電極グループに属する１０８０本の維持電極の電極間容量に供給する。
【００７８】
このとき、分離スイッチＱ１０４をオフさせる理由は、維持電極グループＵＧ２の電圧を上昇させていき、Ｖｓ／２に達する時、インダクタＬ１８１に発生する逆起電力によって、ダイオードＤ１８２が順バイアスとなり、分離スイッチＱ１０４をオンさせたままだと、インダクタＬ１８１、ダイオードＤ１８１、分離スイッチＱ１０３、分離スイッチＱ１０４、ダイオードＤ１８２、インダクタＬ１８２、スイッチング素子Ｑ１８１のループで電流が流れてしまい、Ｃ１８１から維持電極グループＵＧ２へ供給すべく蓄積エネルギーが失われ、時刻ｔ６で維持電極グループＵＧ２をＶｓの電圧まで上昇させることができなくなる。その結果、ｔ６のタイミングでスイッチング素子Ｑ８５をオンさせる時にスイッチング素子Ｑ８５に電位差が生ずるため、スイッチング素子Ｑ８５のスイッチング損失が増大し、回収効率が低下する原因となる。
【００７９】
本実施例では、時刻ｔ５で分離スイッチＱ１０４をオフさせているため、前述のダイオードＤ１８２が順バイアスになっても、分離スイッチＱ１０４がループ電流を阻止するため、回収効率の低下を防ぐことが可能である。
維持電極の電極間容量はほぼＶｓまで上昇しているタイミングである時刻ｔ６において、スイッチング素子Ｑ１８１をオフし、スイッチング素子Ｑ８５をオンさせる。よって、維持期間中の維持電極グループに属する１０８０本のうちの１本についての維持電極は、スイッチング素子Ｑ８５および分離スイッチＱ１０３を介して電源に接続され、電源電圧Ｖｓにクランプされる。
【００８０】
維持期間中のＶｓ印加時間が終了する時刻ｔ７において、スイッチング素子Ｑ８５をオフさせ、再びスイッチング素子Ｑ１８１をオンさせる。このとき、分離スイッチＱ１０３をオフさせる。
維持電極の電極間容量に蓄積されている電圧を、維持電極グループＵＧ２、分離スイッチＱ１０４、ダイオードＤ１８２、インダクタＬ１８２、スイッチング素子Ｑ１８１、ダイオードＤ１８４、コンデンサＣ１８１の経路で回収させ、回収コンデンサＣ１８１へ電荷を蓄積させる。
維持電極グループＵＧ２の電圧がほぼゼロになる時刻ｔ８において、スイッチング素子Ｑ１８１をオフし、スイッチング素子Ｑ８６をオンさせる。さらに分離スイッチＱ１０３をオンさせる。よって維持期間中の維持電極グループに属する１０８０本のうちの１本についての維持電極は、スイッチング素子Ｑ８６を介して接地され電圧０（Ｖ）にクランプされる。電源電圧Ｖｓは維持パルスのパルス尖頭電圧に対応し、電圧０（Ｖ）は維持パルスのパルス基準電圧に対応する。
【００８１】
以降は、ｔ５〜ｔ８を繰り返すことで、所望の維持パルスを発生させる。
このとき、分離スイッチＱ１０３をオフさせる理由は、維持電極グループＵＧ２の電圧を下降させていき、Ｖｓ／２に達する時、インダクタＬ１８２に発生する逆起電力によって、ダイオードＤ１８１が順バイアスとなり、分離スイッチＱ１０３をオンさせたままだと、インダクタＬ１８２、ダイオードＤ１８２、スイッチング素子Ｑ１８１、インダクタＬ１８１、ダイオードＤ１８１、分離スイッチＱ１０３のループで電流が流れてしまい、維持電極グループＵＧ２からコンデンサＣ１８１へ回収すべくエネルギーが失われ、時刻ｔ８で維持電極グループＵＧ２をゼロの電圧まで下降させることができなくなる。その結果、時刻ｔ８の開始時にスイッチング素子Ｑ８６をオンさせる時にスイッチング素子Ｑ８６に電位差が生ずるため、スイッチング素子Ｑ８６のスイッチング損失が増大し、回収効率が低下する原因となる。
【００８２】
本実施例では、時刻ｔ７で分離スイッチＱ１０３をオフさせているため、前述のダイオードＤ１８１が順バイアスになっても、分離スイッチＱ１０３がループ電流を阻止するため、回収効率の低下を防ぐことが可能である。
こうして維持パルス発生回路１８０は、タイミング信号Ｓ４５にもとづいてスイッチング素子Ｑ１８１、Ｑ８５、Ｑ８６、分離スイッチＱ１０１、Ｑ１０２、Ｑ１０３、Ｑ１０４が制御されることによって維持パルスを発生し、分離スイッチ回路１００を介して、維持電極グループＵＧ１又は維持電極グループＵＧ２に維持パルスを印加する。
このように、実施の形態２におけるプラズマディスプレイパネルの駆動回路によれば、単一の回収スイッチング素子Ｑ１８１と分離スイッチ回路の組み合わせによって、回収動作を実現することがでる。このため、実施の形態２におけるプラズマディスプレイパネルの駆動回路は、電力回収部８１に比較してスイッチング素子数が低減された電力回収部１８１を備えることができ、さらにコストを低減することができる。
【００８３】
（実施の形態のまとめ）
なお、実施の形態１、２においては、図３に示したように、すべてのサブフィールドにおいて、維持電極グループＵＧ１と維持電極グループＵＧ２とのサブフィールドの位相をずらしたサブフィールド構成を例に説明した。しかしながら本発明は上述したサブフィールド構成に限定されるものではなく、例えば、すべての放電セルに対する維持期間の位相を揃えた書き込み・維持分離方式のサブフィールドをいくつか含むサブフィールド構成であっても適用することができる。
なお、すべての放電セルに対して維持パルスを同時に印加する場合は、維持パルスの立ち上がり及び立ち下がりにおける電極間容量は２１６０本の維持電極にて形成された電極間容量となる。したがって、電力回収部８１での共振用のインダクタとのＬＣ共振周期は１つの表示電極対グループ（１０８０本の維持電極）に維持パルスを印加する場合に比べて増大するため、適宜、タイミング信号を変更することが望ましい。
【００８４】
なお、実施の形態１及び２においては、表示電極対グループが２グループの場合について一例を記載したが、３グループ以上の場合であっても回路を一部追加することで対応可能である。すなわち、Ｎグループの場合には、分離スイッチ回路１００に、分離スイッチ部１０１と同様のスイッチング素子で構成された分離スイッチ部をＮ個並列に設ける。Ｎ個の分離スイッチ部の一端は、維持パルス発生回路８０に共通に接続される。Ｎ個の分離スイッチ部の他端は、それぞれ電極経路ＲＧ１、ＲＧ２、・・・、ＲＧＮに接続される。所定電圧印加回路には、所定電圧スイッチ部９３と同様のスイッチング素子で構成された所定電圧スイッチ部をＮ個並列に設ける。Ｎ個の所定電圧スイッチ部の一端は、１つの電源経路に共通に接続されるようにしても良い。又は、Ｎ個の電源経路Ｒ１、Ｒ２、・・・、ＲＮにそれぞれスイッチング素子を介して接続されるようにしても良い。Ｎ個の所定電圧スイッチ部の他端は、それぞれ電極経路ＲＧ１、ＲＧ２、・・・、ＲＧＮに接続される。１つの電源経路は１つの所定電圧源に接続されるようにしても良い。又は、Ｎ個の電源経路Ｒ１、Ｒ２、・・・、ＲＮは、それぞれＮ個の所定電圧源に接続される。電極経路ＲＧ１、ＲＧ２、・・・、ＲＧＮは、それぞれ維持電極グループＵＧ１、ＵＧ２、・・・、ＵＧＮに接続されるようにしても良い。このような回路構成とすることで、表示電極対グループがＮ個の場合であっても単一の維持パルス発生回路から各表示電極対グループに維持パルスを印加することができるので、回路構成が簡単になり、駆動回路の製造コストを低減することが可能となる。さらに、輝度差を抑制し、画像表示品質を向上することが可能となる。なお、実施の形態１及び２において用いた具体的な各数値は、単に一例を挙げたに過ぎず、パネルの特性やプラズマディスプレイ装置の仕様等にあわせて、適宜最適な値に設定することが望ましい。
【００８５】
本発明は、高精細度パネルであっても十分なサブフィールド数を確保することができ、簡素でかつ輝度差の発生しにくいプラズマディスプレイパネルの駆動回路を提供することができるので、プラズマディスプレイ装置として有用である。
【００８６】
以上のように、実施の形態におけるプラズマディスプレイパネルの駆動回路によれば、分離スイッチ回路１００を備えることにより、単一の維持パルス発生回路８０又は１８０が維持パルスを複数の維持電極グループＵＧ１、ＵＧ２へ、それぞれ異なる維持期間において印加することができる。これにより、高精細度パネルにおいて十分なサブフィールド数及び維持パルス数を確保することができるため、プラズマディスプレイパネルを高精細度化かつ高輝度化させることが可能となる。それとともに、部品点数を少なくし、回路構成を簡素化することができるので、駆動回路を低コスト化することが可能となる。さらに、単一の維持パルス発生回路８０又は１８０による構成を可能にすることにより、輝度差を抑制し、画像表示品質を向上することが可能となる。
以上、実施の形態におけるこれまでの説明は、すべて本発明を具体化した一例であって、本発明はこれらの例に限定されず、本発明の技術を用いて当業者が容易に構成可能な種々の例に展開可能である。
【産業上の利用可能性】
【００８７】
本発明は、プラズマディスプレイパネルの駆動回路及びプラズマディスプレイ装置に利用できる。
【符号の説明】
【００８８】
１０    プラズマディスプレイパネル
２２    走査電極
２３    維持電極
２４    表示電極対
３２    データ電極
４０    プラズマディスプレイ装置
４１    画像信号処理回路
４２    データ電極駆動回路
４３ａ、４３ｂ    走査電極駆動回路
４４、１４４  維持電極駆動回路
４５    タイミング発生回路
４６    プラズマディスプレイパネルの駆動回路
５０、８０、１８０    維持パルス発生回路
５１、８１、１８１    電力回収部
５５、８５    電圧クランプ部
６０    初期化波形発生回路
７０    走査パルス発生回路
９０、１９０  所定電圧印加回路
９３、９７    所定電圧スイッチ部  
１００    分離スイッチ回路
１０１、１０３、１０２、１０４    分離スイッチ部
ＤＧ１、ＤＧ２    表示電極対グループ
Ｅ１、Ｅ２    所定電圧源
Ｒ１、Ｒ２    電源経路
ＳＧ１、ＳＧ２    走査電極グループ
ＵＧ１、ＵＧ２    維持電極グループ
【図１】
2012008337.tif 000003
【図２】
2012008337.tif 000004
【図３】
2012008337.tif 000005
【図４】
2012008337.tif 000006
【図５】
2012008337.tif 000007
【図６】
2012008337.tif 000008
【図７】
2012008337.tif 000009
【図８】
2012008337.tif 000010
【図９】
2012008337.tif 000011
【図１０ａ】
2012008337.tif 000012
【図１０ｂ】
2012008337.tif 000013
【図１１ａ】
2012008337.tif 000014
【図１１ｂ】
2012008337.tif 000015