(57)【要約】      （修正有）【課題】第２半導体材料と絶縁材料とを含む基板上に、第１半導体材料を選択的に堆積する方法の提供。【解決手段】第１半導体材料が第２半導体材料上に選択的に堆積され、この方法は、ａ）炭素および／またはハロゲン含有ガスから形成されたプラズマを用いて基板を前処理する工程と、ｂ）化学気相堆積により、基板上に第１半導体材料を堆積する工程とを含む。【効果】特に、半導体デバイス機構の製造のための改良された方法に関する。【選択図】図３
2012039114.tif 000002
【特許請求の範囲】
【請求項１】
第２半導体材料と絶縁材料とを含む基板上に、第１半導体材料を選択的に堆積する方法であって、これにより第１半導体材料が第２半導体材料上に選択的に堆積され、この方法は以下の工程：
ａ）炭素および／またはハロゲン含有ガスから形成されたプラズマを用いて基板を前処理する工程、および、
ｂ）化学気相堆積により、前処理した基板上に第１半導体材料を堆積する工程、
を含む方法。
【請求項２】
前処理した基板上への第１半導体材料の堆積工程は、炭素および／またはハロゲン含有ガスから形成されたプラズマを用いて基板を前処理する工程の直後に行われる請求項１に記載の方法。
【請求項３】
基板を前処理する工程は、炭素およびハロゲン含有ガスから形成されたプラズマを用いて行われ、より好適にはプラズマは炭素およびフッ素含有ガスから形成される請求項１または２に記載の方法。
【請求項４】
基板は、絶縁材料を含む層の中に形成されたトレンチまたはバイアを備え、第２半導体材料は、トレンチまたはバイアの底部で少なくとも部分的に露出し、これによりトレンチまたはバイアは少なくとも部分的に第１半導体材料により埋められる請求項１〜３のいずれかに記載の方法。
【請求項５】
基板は、第２半導体材料を含む層の中に形成されたトレンチまたはバイアを備え、絶縁材料は、トレンチまたはバイアの底部で少なくとも部分的に露出し、これによりトレンチまたはバイアは少なくとも部分的に第１半導体材料を用いて狭くされる請求項１〜４のいずれかに記載の方法。
【請求項６】
炭素および／またはハロゲン含有ガスから形成されたプラズマを用いた基板の前処理工程と、化学気相堆積による基板上への第１半導体材料の堆積工程とは、少なくとも１回繰り返される請求項１〜５のいずれかに記載の方法。
【請求項７】
炭素および／またはハロゲン含有ガスから形成されたプラズマを用いた基板の前処理工程は、プラズマ堆積チャンバ中で、好適にはＰＥＣＶＤチャンバ中で、その場で行われる請求項１〜６のいずれかに記載の方法。
【請求項８】
炭素および／またはハロゲン含有ガスから形成されたプラズマを用いた基板の前処理工程からなる工程の継続時間は、０．５秒と３００秒との間、好適には１秒と２００秒との間、より好適には２秒と１００秒との間、更に好適には３秒と５０秒との間、最も好適には４秒と３０秒との間、に含まれる請求項１〜７のいずれかに記載の方法。
【請求項９】
炭素および／またはハロゲン含有ガスから形成されたプラズマを用いた基板の前処理工程は、１０ｓｃｃｍと２０００ｓｃｃｍとの間、好適には５０ｓｃｃｍと１０００ｓｃｃｍとの間、より好適には１００ｓｃｃｍと６００ｓｃｃｍとの間、更に好適には１５０ｓｃｃｍと３００ｓｃｃｍとの間、最も好適には１５０ｓｃｃｍと２５０ｓｃｃｍとの間、に含まれる炭素および／またはハロゲン含有ガス流量を供給して行われる請求項１〜８のいずれかに記載の方法。
【請求項１０】
第１半導体材料は、シリコン、ゲルマニウム、シリコン−ゲルマニウム、炭化シリコン、およびそれらの組み合わせからなるグループから選択され、好適には、第１半導体材料は、シリコン−ゲルマニウムを含む請求項１〜９のいずれかに記載の方法。
【請求項１１】
絶縁材料は、酸化シリコン、窒化シリコン、およびそれらの組み合わせからなるグループから選択され、好適には、絶縁材料は酸化シリコンを含む請求項１〜１０のいずれかに記載の方法。
【請求項１２】
炭素および／またはハロゲン含有ガスは、ＣＦ４、Ｃ２Ｆ６、ＮＦ３、ＣＯＦ２、ＳｉＦ４、ＳＦ６、Ｃｌ２、ＨＣｌ、ＨＢｒ、ＣＯ、ＣＨ４、ＣＨＦ３、ＣＨＣｌ３、ＣＦＣｌ３、ＣＦ３Ｃｌ、ＣＦ３Ｂｒ、およびそれらの混合からなるグループから選択され、より好適には、炭素および／またはハロゲン含有ガスは、ＣＦ４、Ｃ２Ｆ６、ＣＯＦ２、ＣＨＦ３、およびそれらの混合からなるグループから選択され、更に好適には、炭素および／またはハロゲン含有ガスは、ＣＦ４を含む請求項１〜１１のいずれかに記載の方法。
【請求項１３】
第２半導体材料は、少なくとも部分的に第１半導体材料を含み、好適には、第２半導体材料は、第１半導体材料と同一である請求項１〜１２のいずれかに記載の方法。
【請求項１４】
半導体デバイスの製造のための、好適にはＭＥＭＳデバイスの製造のための、請求項１〜１３に記載の方法の使用。
【請求項１５】
半導体デバイス機構の製造のための、好適には相互接続の製造のための、請求項１４に記載の方法の使用。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体プロセスの分野に関する。特に、本発明は、混合基板上への半導体材料の選択堆積に関する。
【背景技術】
【０００２】
今日、異種の集積に向かうデバイスは、同じシリコンチップ上での、異なる機能モジュール（例えば、デジタルＣＭＯＳ、アナログＣＭＯＳ、マイクロエレクトロメカニカルシステム、および光学部品）の相互接続の問題を提起している。結果としての相互接続の増加は、コストを下げ、プロセス製造時間を短縮し、生産量を最大にするために、存在する材料および／またはプロセス技術の簡素化や適合を必要とする。加えて、多くの機能的モジュール（例えば、アナログＣＭＯＳまたはＭＥＭＳ）は、一般には高価なリソグラフィ技術やプラズマエッチング処理により形成される、深いトレンチや高アスペクト比を有するトレンチを必要とする。
【０００３】
相互接続レベルでの従来のバイア形成プロセスは、表面平坦化のために化学機械平坦化（ＣＭＰ）を必要とする。後者は、比較的高コストと欠陥の追加のような多くの制限を有することで知られている。これは、続いて、シリコンウエハ上の完全に機能するダイスのパーセンテージで規定されるプロセス生残量を減らす。
【０００４】
この文脈では、ＣＭＰを使用しない代わりの処理方法を見出すことが、それゆえに有効な選択肢として現れる。
【０００５】
米国特許５，４３１，９６４には、タングステンの選択気相堆積に使用することを意図した堆積チャンバの前処理の方法が開示され、この方法は、集積回路の製造、特に金属層間接続を形成するために使用できることが主張されている。
【０００６】
従来のこのプロセスに関わらず、半導体材料と絶縁材料とを含む混合基板上に、半導体材料の選択堆積を行う有効な方法が未だに必要とされる。
【０００７】
有利には、本発明の方法は、高価なフォトリソグラフィプロセスや、高アスペクト比のエッチング技術を用いることなく、狭いトレンチを形成することや、トレンチを狭くすることを可能にする。他の形態では、本発明の方法は、ＣＭＰ技術を必要とせずに、コンタクトやバイアの隙間の充填を行うために使用できるであろう。
【０００８】
本発明の他の利点は、以下の説明から当業者に直ぐに分かるであろう。
【発明の概要】
【０００９】
本発明の１の形態では、第２半導体材料と絶縁材料とを含む基板上に、第１半導体材料を（選択的に）堆積する方法であって、これにより、第１半導体材料が第２半導体材料上に選択的に堆積され、この方法は以下の工程：
ａ）炭素および／またはハロゲン含有ガスから形成されたプラズマを用いて基板を前処理する工程、および、
ｂ）化学気相堆積により、前処理した基板上に第１半導体材料を堆積する工程、
を含む（または、からなる）。
【００１０】
好適には、上述のように、本発明の方法では、基板は、絶縁材料を含む層の中に形成されたトレンチまたはバイアを備え、第２半導体材料は、トレンチまたはバイアの底部で少なくとも部分的に露出し、これによりトレンチまたはバイアは（少なくとも部分的に）第１半導体材料により埋められる。
【００１１】
代わりに、上述のように、本発明の方法では、基板は、第２半導体材料を含む層の中に形成されたトレンチまたはバイアを備え、絶縁材料は、トレンチまたはバイアの底部で（少なくとも部分的に）露出し、これによりトレンチまたはバイアは（少なくとも部分的に）第１半導体材料を用いて狭くされる。
【００１２】
他の形態では、本発明はまた半導体デバイス機構を形成する方法に関し、この方法は以下の工程：
ａ）第２半導体材料と絶縁材料とを含む基板を提供する工程であって、基板は、絶縁材料を含む層の中に形成されたトレンチまたはバイアを備え、第２半導体材料は、トレンチまたはバイアの底部で（少なくとも部分的に）露出する工程、
ｂ）炭素および／またはハロゲン含有ガスから形成されたプラズマを用いて基板を前処理する工程、および、
ｃ）トレンチまたはバイアの中に第１半導体材料を堆積し、これによりトレンチまたはバイアを（少なくとも部分的に）充填する工程、
を含む（または、からなる）。
【００１３】
更に他の形態では、本発明はまた半導体デバイス機構を形成する方法に関し、この方法は以下の工程：
ａ）第２半導体材料と絶縁材料とを含む基板を提供する工程であって、基板は、第２半導体材料を含む層の中に形成されたトレンチまたはバイアを備え、絶縁材料は、トレンチまたはバイアの底部で（少なくとも部分的に）露出する工程、
ｂ）炭素および／またはハロゲン含有ガスから形成されたプラズマを用いて基板を前処理する工程、および、
ｃ）第２半導体材料を含む層の上に、好適にはトレンチまたはバイアの側壁の上に、第１半導体材料を堆積し、これによりトレンチまたはバイアを（少なくとも部分的に）狭くする工程、
を含む（または、からなる）。
【００１４】
好適には、上述のように、本発明の方法では、半導体デバイス機構は相互接続である。
【００１５】
好適には、上述のように、本発明の方法では、前処理した基板上への第１半導体材料の堆積工程は、炭素および／またはハロゲン含有ガスから形成されたプラズマを用いて基板を前処理する工程の直後に行われる。
【００１６】
好適には、上述のように、本発明の方法では、基板を前処理する工程は、炭素およびハロゲン含有ガスから形成されたプラズマを用いて行われる。
【００１７】
代わりに、上述のように、本発明の方法では、基板を前処理する工程は、ハロゲン含有ガスから形成されたプラズマを用いて行われる。
【００１８】
更に代わりに、上述のように、本発明の方法では、基板を前処理する工程は、炭素含有ガスから形成されたプラズマを用いて行われる。
【００１９】
好適には、上述のように、本発明の方法では、基板を前処理する工程は、炭素および／またはハロゲン含有ガスから形成されたプラズマを用いて行われ、より好適には、プラズマは、炭素およびフッ素含有ガスから形成される。
【００２０】
好適には、上述のように、本発明の方法では、炭素および／またはハロゲン含有ガスから形成されたプラズマを用いた基板の前処理工程と、化学気相堆積による前処理された基板上への第１半導体材料の堆積工程とは、少なくとも１回、好適には数回、更に好適には２、３、４、５、６、７、８、９、または１０回の少なくともいずれかの回、繰り返される。
【００２１】
好適には、上述のように、本発明の方法では、炭素および／またはハロゲン含有ガスから形成されたプラズマを用いた基板の前処理工程は、プラズマ堆積チャンバ中で、好適には、ＣＶＤにより前処理された基板上に第１半導体材料を堆積させるために実質的に使用されるのと同じプラズマ堆積チャンバ中で（その場で）、行われる。
【００２２】
更に好適には、上述のように、本発明の方法では、炭素および／またはハロゲン含有ガスから形成されたプラズマを用いた基板の前処理工程は、ＰＥＣＶＤチャンバ中で行われる。代わりに、炭素および／またはハロゲン含有ガスから形成されたプラズマを用いた基板の前処理工程は、ＲＦプラズマエッチチャンバ中で行われる。
【００２３】
好適には、上述のように、本発明の方法では、炭素および／またはハロゲン含有ガスから形成されたプラズマを用いた基板の前処理工程からなる工程の継続時間は、（約）０．５秒と（約）３００秒との間、好適には（約）１秒と（約）２００秒との間、より好適には（約）２秒と（約）１００秒との間、更に好適には（約）３秒と（約）５０秒との間、最も好適には（約）４秒と（約）３０秒との間、に含まれる。
【００２４】
好適には、上述のように、本発明の方法では、炭素および／またはハロゲン含有ガスから形成されたプラズマを用いた基板の前処理工程は、（約）１０ｓｃｃｍと（約）２０００ｓｃｃｍとの間、好適には（約）５０ｓｃｃｍと（約）１０００ｓｃｃｍとの間、より好適には（約）１００ｓｃｃｍと（約）６００ｓｃｃｍとの間、更に好適には（約）１５０ｓｃｃｍと（約）３００ｓｃｃｍとの間、最も好適には（約）１５０ｓｃｃｍと（約）２５０ｓｃｃｍとの間、に含まれる炭素および／またはハロゲン含有ガス流量を供給して行われる。
【００２５】
好適には、上述のように、本発明の方法では、第１半導体材料は、シリコン、ゲルマニウム、シリコン−ゲルマニウム、炭化シリコン、およびそれらの組み合わせからなるグループから選択される。より好適には、第１半導体材料は、シリコン−ゲルマニウムを含む。最も好適には、第１半導体材料は、シリコン−ゲルマニウムからなる。
【００２６】
好適には、上述のように、本発明の方法では、絶縁材料は、酸化シリコン、窒化シリコン、およびそれらの組み合わせからなるグループから選択される。より好適には、絶縁材料はシリコン酸化物を含む。更に好適には、絶縁材料はシリコン酸化物からなる。
【００２７】
好適には、上述のように、本発明の方法では、炭素および／またはハロゲン含有ガスは、ＣＦ４、Ｃ２Ｆ６、ＮＦ３、ＣＯＦ２、ＳｉＦ４、ＳＦ６、Ｃｌ２、ＨＣｌ、ＨＢｒ、ＣＯ、ＣＨ４、ＣＨＦ３、ＣＨＣｌ３、ＣＦＣｌ３、ＣＦ３Ｃｌ、ＣＦ３Ｂｒ、およびそれらの組み合わせまたは混合からなるグループから選択される。
【００２８】
好適には、上述のように、本発明の方法では、炭素および／またはハロゲン含有ガスは、ＣＦ４、Ｃ２Ｆ６、ＣＯＦ２、ＣＨＦ３、およびそれらの組み合わせまたは混合からなるグループから選択される。より好適には、炭素および／またはハロゲン含有ガスは、ＣＦ４を含む。より好適には、炭素および／またはハロゲン含有ガスは、ＣＦ４からなる。
【００２９】
好適には、上述のように、本発明の方法では、ハロゲン含有ガスは、ＮＦ３、ＳｉＦ４、ＳＦ６、Ｃｌ２、ＨＣｌ、ＨＢｒ、およびそれらの混合からなるグループから選択される。より好適には、ハロゲン含有ガスは、ＮＦ３になるように選択される。
【００３０】
好適には、上述のように、本発明の方法では、炭素含有ガスは、ＣＯおよびＣＨ４、およびそれらの混合からなるグループから選択される。より好適には、炭素含有ガスは、ＣＨ４になるように選択される。
【００３１】
好適には、上述のように、本発明の方法では、第２半導体材料は、少なくとも部分的に第１半導体材料を含む。より好適には、第２半導体材料は、第１半導体材料と同一である。
【００３２】
代わりに、上述のように、本発明の方法では、第２半導体材料と第１半導体材料は、異なる材料である。
【００３３】
他の形態では、本発明は、半導体デバイス、好適にはＭＥＭＳデバイスの製造のための、上述の方法の使用である。
【００３４】
好適な形態では、本発明は、半導体デバイス機構（semiconductor device feature）の製造のための、好適には相互接続の製造のための、上述の方法の使用である。
【図面の簡単な説明】
【００３５】
全ての図面は、本発明の幾つかの形態と具体例を記載することを意図する。装置は明確化のために、単純化する方法で記載される。全ての代わりおよび選択肢が示されるわけではなく、それゆえに、本発明は、添付された図面の内容に限定されるものではない。
【００３６】
【図１】（ａ）、（ｂ）、（ｃ）、および（ｄ）は、気体状ＣＦ４から形成されたプラズマを用いて前処理されたＨＤＰ酸化物表面の上に、（ａ）８６０秒から、（ｂ）１１６０秒、（ｃ）１４６０秒、（ｄ）１７６０秒まで堆積させた後の、ＣＶＤＳｉＧｅ核形成層の漸次の形成を示す断面ＳＥＭ像である。（ｄ）に示すように、１７６０秒の堆積後でさえも、核形成層は、ＨＤＰ酸化物表面の上に完全には形成されていない。
【図２】基板がＣＦ４から形成されたプラズマを用いて前処理された場合に、ＳｉＧｅ含有基板材料の上（曲線２）、およびＨＤＰ酸化物含有基板材料の上（曲線１）への、ＣＶＤ材料の堆積の選択性を表すグラフ表示である。図２に示すように、１７６０秒の堆積後に、７００ｎｍのＣＶＤＳｉＧｅ材料が、ＳｉＧｅ含有基板材料上に堆積され、一方単に１００ｎｍが、ＨＤＰ酸化物含有基板材料上に堆積される。
【図３】本発明の方法の１つの具体例を行う間の、ＨＤＰ酸化シリコン（３）を含む基板上へのＳｉＧｅ材料のＣＶＤ堆積と比較した場合の、ＳｉＧｅ（２）を含む基板機構（突出部／ライン部）中へのＳｉＧｅ材料（１）のＣＶＤ堆積の比較進化を示す断面ＳＥＭ像である。
【図４】ＨＤＰ（高密度プラズマ）酸化シリコン層（３）とＳｉＧｅ層（２）を含む基板中に形成されたトレンチ中の、ＳｉＧｅＣＶＤ堆積（１）を示す断面ＳＥＭ像である。トレンチはＨＤＰ酸化層を通って形成され、ＳｉＧｅ層（２）はトレンチの底部に露出する。
【図５】本発明の１の好適な形態にかかる方法の、プロセス工程のシーケンスを模式的に示すフローチャートを表す。
【発明を実施するための形態】
【００３７】
化学気相堆積（ＣＶＤ）は、それがその上に堆積される基板の性質（材料、組成）に関して、堆積の選択性が無いか非常に限定されたことが知られている。
【００３８】
プラズマ強化化学気相堆積（ＰＥＣＶＤ）は、（一般に、垂直表面上より、水平表面上でより高い堆積速度を有する）方向性のある堆積技術として知られている。しかしながら、この技術は、露出した基板の性質に対して選択性はない。
【００３９】
このように、ＣＶＤまたはＰＥＣＶＤで堆積された材料は、露出した基板の性質によらず、基板のどこにでも堆積する。例えば、隙間の充填が行われる場合、充填材料は隙間（トレンチまたはバイアホール）の中にのみ堆積されるのではなく、基板上にも堆積される。続くＣＭＰのような研磨工程が、不要な堆積材料を除去し、表面を平坦化するために、一般に必要となる。
【００４０】
選択堆積という技術で、いくらかの発展が行われたにもかかわらず、半導体材料と絶縁材料とを含む混合基板上に、半導体材料の選択堆積を行う効果的な方法は、今のところ開示されていない。
【００４１】
本発明の１つの形態では、それゆえに、第１半導体材料と絶縁材料とを含む第１半導体材料の（選択）堆積のための方法が提供され、これにより、第１半導体材料が第２半導体材料の上に選択的に堆積される。この方法は以下の工程：
ａ）炭素および／またはハロゲン含有ガスから形成されたプラズマを用いて基板を前処理する工程、および、
ｂ）化学気相堆積により、前処理された基板上に第１半導体材料を堆積する工程、
を含む（またはからなる）。
【００４２】
本発明の文脈では、「炭素および／またはハロゲン含有ガスから形成されたプラズマ」は、対応するプラズマの正確な組成を言いまたは記載することを意味するのではなく、単に、（すべてのその構成粒子／元素を含む）好適なプラズマが、好適なプラズマ製造デバイスを用いて、炭素および／またはハロゲン含有ガス供給源から生成または形成されることを意味する。
【００４３】
本発明の方法で使用するための、好適な炭素および／またはハロゲン含有ガスから形成された好適なプラズマは、過度の負担無しに、当業者の能力の範囲内である。
【００４４】
本発明のこの文脈では、「炭素および／またはハロゲン含有ガス」の表現は、炭素含有ガス、またはハロゲン含有ガス、または炭素およびハロゲンの含有ガスのいずれかを言うことを意味する。
【００４５】
本発明の文脈では、炭素および／またはハロゲン含有ガスから形成されたプラズマを用いて、第２半導体材料と絶縁材料とを含む混合基板の前処理を行った場合に、第１半導体材料が第２半導体材料の上に選択的に堆積することが、驚くべきことに見出された。本発明の方法の好適な形態では、基板の絶縁材料上で起きる（または残る）いずれの堆積も無しに、第１半導体材料は、第２半導体材料の上に独占的に堆積される。
【００４６】
本発明の文脈では、本発明の方法が行われる間に、６００ｎｍまでのＳｉＧｅが、ＳｉＧｅ基板上にＣＶＤで堆積され、一方、絶縁基板（酸化シリコン）の上にはＳｉＧｅの堆積が実質的に観察されないことが、驚くことに発見された。
【００４７】
理論に縛られることを望むものでは無いが、堆積の選択性の十分な増加は、プラズマを用いて前処理した基板の表面上での、（好適なプラズマを生成するために選択されたガスの正確な組成に依存した）炭素および／またはハロゲンの原子／ラジカルの取り込み／付加によるものと思われる。更に、基板表面上での炭素および／またはハロゲンの原子／ラジカルの付加／取り込みは、半導体材料の堆積に有害な影響を与える、核形成層の形成の形成を遅らせると考えられる。
【００４８】
本発明のこの文脈では、核形成層の形成の遅れは、（第２）半導体材料に対するより、絶縁材料に対して、より顕著であり、これが本発明にかかる方法を行う場合に得られる改良された堆積に選択性を説明できることが驚くべきことに発見された。改良された堆積の選択性は、（第２）半導体材料の表面上に（第１半導体材料の）核形成層を全体に形成するのに必要な場合に比較して、絶縁材料の表面上に（第１半導体材料の）核形成層を全体に形成するのに必要な、より延期された潜伏時間によると思われる。
【００４９】
この驚くべき効果は、気体状ＣＦ４から形成されたプラズマを用いて前処理されたＨＤＰ酸化物表面の上に、８６０秒から１７６０秒まで堆積させた後の、ＣＶＤＳｉＧｅ核形成層の漸次の形成を示す図１（ａ）、（ｂ）、（ｃ）および（ｄ）に例示される。図１（ｄ）に示すように、１７６０秒の堆積後でさえも、核形成層はまだＨＤＰ酸化物表面上の全体に形成されていない。
【００５０】
本発明の文脈中では、出願人は、ＣＶＤＳｉＧｅの堆積前にＣＦ４プラズマの前処理を行うと、約１５０秒から１７６０秒を越えて、酸化材料の上へのＳｉＧｅ堆積の潜伏時間が大きく延びることを、驚くべきことに発見した。ここで、潜伏時間は、酸化物の表面上に核形成層を完全に形成するのに必要な時間として知られている。一旦、核形成層が形成されれば、実際のＳｉＧｅ堆積が始まる。図２に示すように、潜伏時間の間、約７００ｎｍのＣＶＤＳｉＧｅ材料の層がＳｉＧｅ層の上に堆積される。
【００５１】
、
本発明の方法は、様々な集積回路製造応用で特に使用できることを見出した。特に、本発明の方法は、驚くべきことに、高価なフォトリソグラフィ技術や高アスペクト比エッチング技術を必要としないで、効果的にトレンチを狭くすることに使用でき（図３）、ＣＭＰ処理の使用を必要とせずに、効果的な隙間（トレンチまたはバイア）の充填に使用できる（図４）。
【００５２】
図３は、実際に、気体状のＣＦ４から形成されたプラズマを用いた基板の前処理を含む本発明の方法の１つの具体例を行う間の、ＨＤＰ酸化シリコン（３）を含む基板上へのＳｉＧｅ材料のＣＶＤ堆積と比較した場合の、ＳｉＧｅ（２）を含む基板機構（突出部／ライン部）中へのＳｉＧｅ材料（１）のＣＶＤ堆積の比較進化を示す。図３は、露出したＳｉＧｅ表面（２）の上に、ＣＶＤＳｉＧｅ材料（１）が最も排他的に堆積し、一方で、露出した酸化物の表面（３）の上でＣＶＤＳｉＧｅの堆積は殆ど起きないことを明確に示す。
【００５３】
図４は、トレンチ充填のための本発明の方法の使用を示し、図４は、ＨＤＰ（高密度プラズマ）酸化シリコン層（３）とＳｉＧｅ層（２）を含む基板中に形成されたトレンチ中のＳｉＧｅＣＶＤ堆積（１）を示す。ここではトレンチはＨＤＰ酸化層（３）を通って形成され、ＳｉＧｅ層（２）はトレンチの底部に露出する。
【００５４】
図４に示された例示のバイア（トレンチ）は、約３ミクロンの深さと約１ミクロンの幅を有する。このトレンチの型は、一般には深いトレンチ（deep trench）と呼ばれ、一般にはＭＥＭＳ製造フローで出くわす。
【００５５】
好適には、本発明の方法では、基板は、絶縁材料を含む層の中に形成されたトレンチまたはバイアを有し、第２半導体材料はトレンチまたはバイアの底部で少なくとも部分的に露出し、トレンチまたはバイアは第１半導体材料で少なくとも部分的に充填される。より好適には、トレンチまたはバイアは、第１半導体材料で完全に充填される。
【００５６】
代わりに、本発明の方法の他の好適な形態では、基板は、第２半導体材料を含む層中に形成されたトレンチまたはバイアを有し、絶縁材料はトレンチまたはバイアの底部で少なくとも部分的に露出し、トレンチまたはバイアは第１半導体材料により少なくとも部分的に狭くなる。
【００５７】
他の形態では、本発明はまた半導体デバイス機構を形成する方法であり、この方法は以下の工程：
ａ）第２半導体材料と絶縁材料とを含む基板を提供する工程であって、基板は、絶縁材料を含む層の中に形成されたトレンチまたはバイアを備え、第２半導体材料は、トレンチまたはバイアの底部で少なくとも部分的に露出する工程、
ｂ）炭素および／またはハロゲン含有ガスから形成されたプラズマを用いて基板を前処理する工程、および、
ｃ）トレンチまたはバイアの中に第１半導体材料を堆積し、これによりトレンチまたはバイアを少なくとも部分的に充填する工程、を含む。
【００５８】
好適には、上述のように本発明の方法では、トレンチまたはバイアは、第１半導体材料で完全に充填される。
【００５９】
他の形態では、本発明は半導体デバイス機構を形成する方法に関し、この方法は以下の工程：
ａ）第２半導体材料と絶縁材料とを含む基板を提供する工程であって、基板は、第２半導体材料を含む層の中に形成されたトレンチまたはバイアを備え、絶縁材料は、トレンチまたはバイアの底部で少なくとも部分的に露出する工程、
ｂ）炭素および／またはハロゲン含有ガスから形成されたプラズマを用いて基板を前処理する工程、および、
ｃ）第２半導体材料を含む層の上に、好適にはトレンチまたはバイアの側壁の上に、第１半導体材料を堆積し、これによりトレンチまたはバイアを少なくとも部分的に狭くする工程、を含む。
【００６０】
好適には、上述のように、本発明の方法では、半導体デバイス機構は相互接続である。
【００６１】
好適には、上述のように、本発明の方法では、前処理した基板上への第１半導体材料の堆積工程は、炭素および／またはハロゲン含有ガスから形成されたプラズマを用いて基板を前処理する工程の直後に行われる。
【００６２】
本発明の文脈では、「直後（immediately after）」の表現により、他の追加のプロセスが２つの対応するプロセス工程の間で行われないことを意味する。
【００６３】
好適には、上述のように、本発明の方法では、基板を前処理する工程は、炭素およびハロゲン含有ガスから形成されたプラズマを用いて行われる。
【００６４】
代わりに、上述のように、本発明の方法では、基板を前処理する工程は、ハロゲン含有ガスから形成されたプラズマを用いて行われる。
【００６５】
更に代わりに、上述のように、本発明の方法では、基板を前処理する工程は、炭素含有ガスから形成されたプラズマを用いて行われる。
【００６６】
好適には、上述のように、本発明の方法では、基板を前処理する工程は、炭素および／またはハロゲン含有ガスから形成されたプラズマを用いて行われ、より好適には、プラズマは、炭素およびフッ素の含有ガスから形成される。
【００６７】
好適には、上述のように、本発明の方法では、炭素および／またはハロゲン含有ガスから形成されたプラズマを用いた基板の前処理工程と、化学気相堆積による前処理された基板上への第１半導体材料の堆積工程とは、少なくとも１回、好適には数回、より好適には２、３、４、５、６、７、８、９、または１０回の少なくともいずれかの回、反復される（繰り返される）。
【００６８】
特に、核形成層が絶縁材料（例えば酸化シリコン）の上に全体に形成される前に、（例えば、気体状のＣＦ４から形成されたプラズマを用いた）プラズマ前処理が繰り返されて、絶縁材料の上に潜在的に形成される核形成層を除去し、Ｃおよび／またはハロゲンの原子／ラジカルを用いて表面を回復させ、堆積が回復される。
【００６９】
炭素および／またはハロゲン含有ガス（例えば気体状のＣＦ４）から形成されたプラズマを用いた基板の前処理工程と、化学気相堆積による前処理された基板上への第１半導体材料（例えばＳｉＧｅ）の堆積工程とからなるシーケンスは、第２半導体材料（例えばＳｉＧｅ）上に、最終の所望の膜厚の第１半導体材料が得られるまで、必要な回数繰り返される。
【００７０】
一旦、所望の最終膜厚が達成されれば、最終前処理を任意的に行って、絶縁材料表面の上に形成された部分的な核形成層を除去しても良い。炭素含有ガスから形成されたプラズマが本発明の方法で使用された場合に、この最終前処理は特に好ましい。この特別の形態では、ハロゲン含有ガスから形成されたプラズマを用いた最終前処理が特に好ましい。
【００７１】
（一般には１または数ミクロンの深さと幅を有する）（深い）トレンチまたはバイアを充填するこの文脈では、炭素および／またはハロゲン含有ガスから形成されたプラズマを用いた基板の前処理工程と、化学気相堆積による前処理された基板上への第１半導体材料の堆積工程とからなるシーケンスの繰り返し（反復）は、従来の非選択堆積技術で深いトレンチが充填された後に一般に使用される、ＣＭＰ（化学機械研磨）プロセスを用いる必要性を無くす。
【００７２】
図５は、本発明の１の好適な形態にかかる方法の、プロセス工程のシーケンスを模式的に示すフローチャートを表す。図５は、炭素および／またはハロゲン含有ガスから形成されたプラズマを用いた基板の前処理工程と、化学気相堆積による前処理された基板上への第１半導体材料の堆積工程とからなるシーケンスの任意的な繰り返しを示す。
【００７３】
好適には、本発明の方法では、炭素および／またはハロゲン含有ガスから形成されたプラズマを用いた基板の前処理工程は、プラズマ堆積チャンバ中で、好適には、ＣＶＤにより前処理された基板上に第１半導体材料を堆積させるために実質的に使用されるのと同じプラズマ堆積チャンバ中で、その場で行われる。
【００７４】
より好適には、本発明の方法では、炭素および／またはハロゲン含有ガスから形成されたプラズマを用いた基板の前処理工程は、ＰＥＣＶＤチャンバ中で行われる。代わりに、炭素および／またはハロゲン含有ガスから形成されたプラズマを用いた基板の前処理工程は、ＲＦプラズマエッチチャンバ中で行われる。
【００７５】
代わりに、炭素および／またはハロゲン含有ガスから形成されたプラズマを用いた基板の前処理工程は、ＣＶＤにより前処理された基板上に第１半導体材料を堆積させるために使用されるのと（明確に）異なるプラズマチャンバやプラズマ形成デバイス中で行われる。
【００７６】
好適には、本発明の方法では、炭素および／またはハロゲン含有ガスから形成されたプラズマを用いた基板の前処理工程からなる工程の継続時間は、０．５秒と３００秒との間、好適には１秒と２００秒との間、より好適には２秒と１００秒との間、更に好適には３秒と５０秒との間、最も好適には４秒と３０秒との間、に含まれる。
【００７７】
方法が、炭素および／またはハロゲン含有ガスから形成されたプラズマを用いた基板の前処理工程と、化学気相堆積による前処理された基板上への第１半導体材料の堆積工程とからなるシーケンスの繰り返しを含む本発明の好適な形態では、（堆積が行われる前の）最初の（即ち、第１回の）前処理の継続時間は、好適には、その後に続く前処理シーケンスより短い。理論に縛られることを望むものではないが、これは、その後に続く前処理シーケンスが、絶縁材料の上に潜在的に形成される核形成層を、もっぱらそして最初にエッチング（除去）することにより説明できる。それに続く前処理時間は、好適には、最初の前処理時間より、２、３、５、または１０倍までの時間長い。それに続く前処理時間は、また、追求する応用の機能、即ち隙間の充填またはトレンチの狭窄、として最適化される。これらは、当業者の実施の範囲内にある。
【００７８】
好適には、本発明の方法では、炭素および／またはハロゲン含有ガスから形成されたプラズマを用いた基板の前処理工程は、１０ｓｃｃｍと２０００ｓｃｃｍとの間、好適には５０ｓｃｃｍと１０００ｓｃｃｍとの間、より好適には１００ｓｃｃｍと６００ｓｃｃｍとの間、更に好適には１５０ｓｃｃｍと３００ｓｃｃｍとの間、最も好適には１５０ｓｃｃｍと２５０ｓｃｃｍとの間、に含まれる、炭素および／またはハロゲン含有ガス流量を供給して行われる。
【００７９】
好適には、本発明の方法では、第１半導体材料は、シリコン、ゲルマニウム、シリコン−ゲルマニウム、炭化シリコン、およびそれらの組み合わせからなるグループから選択される。より好適には、第１半導体材料は、シリコン−ゲルマニウムを含み、シリコン−ゲルマニウムは、一般式：ＳｉｘＧｅ１−ｘ（０＜ｘ＜１）で表されても良い。最も好適には、第１半導体材料は、シリコン−ゲルマニウムからなる。
【００８０】
好適には、本発明の方法では、絶縁材料は、酸化シリコン、窒化シリコン、ＳＩＯＮ酸窒化シリコン、およびそれらの組み合わせからなるグループから選択される。より好適には、絶縁材料はシリコン酸化物を含む。更に好適には、絶縁材料はシリコン酸化物からなる。
【００８１】
好適には、上述のように、本発明の方法では、炭素および／またはハロゲン含有ガスは、ＣＦ４、Ｃ２Ｆ６、ＮＦ３、ＣＯＦ２、ＳｉＦ４、ＳＦ６、Ｃｌ２、ＨＣｌ、ＨＢｒ、ＣＯ、ＣＨ４、ＣＨＦ３、ＣＨＣｌ３、ＣＦＣｌ３、ＣＦ３Ｃｌ、ＣＦ３Ｂｒ、およびそれらの組み合わせまたは混合からなるグループから選択される。
【００８２】
好適には、上述のように、本発明の方法では、炭素および／またはハロゲン含有ガスは、ＣＦ４、Ｃ２Ｆ６、ＣＯＦ２、ＣＨＦ３、およびそれらの組み合わせまたは混合からなるグループから選択される。より好適には、炭素および／またはハロゲン含有ガスは、ＣＦ４を含む。最も好適には、炭素および／またはハロゲン含有ガスは、ＣＦ４からなる。
【００８３】
好適には、本発明の方法では、ハロゲン含有ガスは、ＮＦ３、ＳｉＦ４、ＳＦ６、Ｃｌ２、ＨＣｌ、ＨＢｒ、およびそれらの組み合わせおよび混合からなるグループから選択される。より好適には、ハロゲン含有ガスは、ＮＦ３になるように選択される。
【００８４】
好適には、本発明の方法では、炭素含有ガスは、ＣＯおよびＣＨ４、およびそれらの組み合わせまたは混合からなるグループから選択される。より好適には、炭素含有ガスは、ＣＨ４になるように選択される。
【００８５】
好適には、本発明の方法では、第２半導体材料は、少なくとも部分的に第１半導体材料を含む。より好適には、第２半導体材料は、第１半導体材料と同一である。
【００８６】
代わりに、上述のように、本発明の方法では、第１半導体材料と第２半導体材料は、異なる材料である。
【００８７】
代わりに、上述のように、本発明の方法では、第２半導体材料と第１半導体材料とは、同じ材料を含むが、異なる組成（例えば、異なるＳｉ／Ｇｅ比）を有する。
【００８８】
本発明の方法を行う間、好ましくは実質的に完全な選択性が達成され、これは第１半導体材料の堆積が、絶縁材料の上で実質的に得られないことを暗示する。このような実質的に完全な選択性は、絶縁材料の上に潜在的に形成された核形成層が、適当なプラズマ前処理でエッチング時間に除去された場合に、好適には達成される。
【００８９】
代わりに、炭素および／またはハロゲン含有ガスから形成されたプラズマを用いた基板の前処理工程と、化学気相堆積による前処理された基板上への第１半導体材料の堆積工程とからなるサイクルを繰り返すシーケンスの最後に、核形成層が同時に除去された場合、実質的に完全な選択性が好適には達成される。
【００９０】
本発明にかかる方法の好適な形態では、絶縁材料に対する、第２材料上の第１半導体材料の核形成層形成の選択性は、約１００：１であり、好適には２００：１であり、より好適には３００：１であり、更に好適には４００：１であり、より好適には５００：１であり、最も好適には６００：１である。
【００９１】
一般に、絶縁材料に対する、第２半導体材料上の第１半導体材料の核形成層形成の選択性が高いほど、半導体材料上の堆積はより長く行われ、前処理はより必要でなくなる。
【００９２】
本発明の文脈では、絶縁材料に対する、第２半導体材料上の第１半導体材料の堆積の選択性は、（説明中のどこかで述べられた制限の範囲内では）炭素および／またはハロゲン含有ガス（例えばＣＦ４）の量、ＲＦパワーの量、またはプラズマ処理の時間を代えても、増加または減少しない。これは、達成される最大堆積選択性のために必要とされる絶縁基板上のＣおよび／またはハロゲンの原子／ラジカルの量は、炭素および／またはハロゲン含有ガスから形成されたプラズマを用いた前処理の最初の段階で得られることを示唆する。この最初の段階の後、炭素および／またはハロゲンの結合速度は、酸化物の除去速度により制限されると考えられる。
【００９３】
このように、本発明の方法は、炭素および／またはハロゲン含有ガスの量、ＲＦパワーの量、またはプラズマ処理の時間には、有利なことに依存しないと考えられる。
【００９４】
しかしながら、所望の膜厚を達成するために、複数のプラズマ前処理／堆積のサイクルを含むシーケンスが行われた場合、それぞれの堆積後の（例えば、気体状のＣＦ４から形成されたプラズマを用いた）プラズマ前処理時間は、先の堆積工程中に潜在的に形成された核形成層を除去するのに、十分に長いことが好ましい。一般には、第１プラズマ前処理は好適には非常に短く、絶縁表面を予め調整するのに十分な時間であり、一方、繰り返しプラズマ前処理は、好適には第１プラズマ前処理より２、３、５、または１０倍長く、このように核形成層を除去するために十分に長い。
【００９５】
他の形態では、本発明は、半導体装置、好適にはＭＥＭＳ後処理デバイスの製造のための、上述のような方法の使用に関する。
【００９６】
好適な形態では、本発明は半導体デバイス機構の製造、好適には相互接続の製造のための、上述の方法の使用に関する。
【実施例】
【００９７】
実施例１：トレンチの狭窄
２ミクロンの膜厚（高さ）を有するトレンチが、アモルファスＳｉＧｅの層の中に形成され、（図３に示すように）その底部に酸化シリコンが露出する。
【００９８】
以下のシーケンス／プロトコル：
１）酸化基板の状態を整えるための、気体状のＣＦ４から形成されたプラズマを用いた４０秒間の前処理、続いて、
２）側壁の上および露出したＳｉＧｅトレンチの上部の上への４００ｎｍＳｉＧｅのＣＶＤの選択堆積、続いて、
３）酸化シリコン上に形成された核形成層を除去し、酸化基板の状態を整えるための、気体状のＣＦ４から形成されたプラズマを用いた６０秒間の前処理、続いて、
４）所望のトレンチ幅を達成するために必要な回数の、工程（２）／工程（３）シーケンスを繰り返すとともに、酸化シリコン上への最後の堆積工程中に形成された核形成層を除去するために、最後の工程はＣＦ４の前処理とする、
が行われる。
【００９９】
ＣＶＤＳｉＧｅプロセスは、以下のガス：１５ｓｃｃｍＳｉＨ４、１６６ｓｃｃｍＧｅＨ４、および１０ｓｃｃｍＢ２Ｈ６を供給して行われ、堆積時間は８７０秒である。前処理工程中、５６０ｓｃｃｍのＣＦ４ガス流が使用され、ＲＦ生成パワーは５６０Ｗである。チャンバ洗浄は、全てのシーケンスの最後に行われる。
【０１００】
図３に示すように、約６４０ｎｍのＳｉＧｅ材料により、両側でＳｉＧｅトレンチが狭くなる。
【０１０１】
実施例２：隙間充填
バイアは、酸化シリコン中に形成され、約１ミクロンの幅と、約３ミクロンの深さを有し、これにより、（図４に示すように）バイアの底部でＳｉＧｅが露出する。
【０１０２】
以下のシーケンス：
１）酸化物の上面と側壁の状態を整えるための、気体状のＣＦ４から形成されたプラズマを用いた３０秒間の前処理、続いて、
２）バイアの底部に露出したＳｉＧｅ上への６００ｎｍＳｉＧｅのＣＶＤの選択堆積、続いて、
３）酸化シリコン上の核形成層を除去し、露出した酸化物の表面の状態を整えるための、気体状のＣＦ４から形成されたプラズマを用いた５０秒間の前処理、続いて、
４）バイアの充填に必要な回数の、工程（２）／工程（３）シーケンスを繰り返すとともに、最後に、酸化シリコン上への最後の堆積工程中に形成された核形成層を除去するために、気体状のＣＦ４から形成されたプラズマを用いた４０秒間の前処理が行われる、
が行われる。
【０１０３】
ＣＶＤＳｉＧｅプロセスは、以下のガス：１５ｓｃｃｍＳｉＨ４、１６６ｓｃｃｍＧｅＨ４、および１０ｓｃｃｍＢ２Ｈ６を供給して行われ、堆積時間は１１７０秒である。前処理工程中、５６０ｓｃｃｍのＣＦ４ガス流が使用され、ＲＦ生成パワーは５６０Ｗである。チャンバ洗浄は、全てのシーケンスの最後に行われる。
【０１０４】
図４に示すように、酸化シリコン層中に形成されたバイアは、有利には、ＣＭＰ処理を必要とせずに、ＳｉＧｅ材料で充填される。
【図１】
2012039114.tif 000003
【図２】
2012039114.tif 000004
【図３】
2012039114.tif 000005
【図４】
2012039114.tif 000006
【図５】
2012039114.tif 000007
【外国語明細書】
2012039114.tif 000008
2012039114.tif 000009
2012039114.tif 000010
2012039114.tif 000011
2012039114.tif 000012
2012039114.tif 000013
2012039114.tif 000014
2012039114.tif 000015
2012039114.tif 000016
2012039114.tif 000017
2012039114.tif 000018
2012039114.tif 000019
2012039114.tif 000020
2012039114.tif 000021
2012039114.tif 000022
2012039114.tif 000023
2012039114.tif 000024
2012039114.tif 000025
2012039114.tif 000026
2012039114.tif 000027
2012039114.tif 000028
2012039114.tif 000029
2012039114.tif 000030
2012039114.tif 000031
2012039114.tif 000032
2012039114.tif 000033
2012039114.tif 000034
2012039114.tif 000035
2012039114.tif 000036
2012039114.tif 000037
2012039114.tif 000038
2012039114.tif 000039
2012039114.tif 000040