(57)【要約】【課題】短時間で検査できる少端子マイクロコンピュータおよびその検査方法を提供する。【解決手段】入力端子Ｐ１ｉ，Ｐ２ｉと出力端子Ｐ１ｏ，Ｐ２ｏがＣＰＵ７１の動作ビット数より少ない数で配置され、テストモードとユーザモードで、入力端子Ｐ１ｉ，Ｐ２ｉからそれぞれのシリアルデータを独立して入力し、出力端子Ｐ１ｏ，Ｐ２ｏからそれぞれのシリアルデータを独立して出力可能に構成されてなる少端子マイクロコンピュータであって、入力モード切り替え回路７４ｉと入力回路７３ｉの間におけるテストモードの入力経路に挿入され、入力される３以上の多値符号のシリアルデータを入力回路７３ｉで処理可能な２値符号のシリアルデータに変換して出力する入力変換回路１０ｉを有してなる少端子マイクロコンピュータ１００とする。【選択図】図１
2012008928.tif 000002
【特許請求の範囲】
【請求項１】
入力端子と出力端子がＣＰＵの動作ビット数より少ない数で配置され、テストモードとユーザモードで、前記入力端子からそれぞれのシリアルデータを独立して入力し、前記出力端子からそれぞれのシリアルデータを独立して出力可能に構成されてなる少端子マイクロコンピュータであって、
前記ＣＰＵの前段に配置され、前記テストモードとユーザモードで、それぞれの２値符号のシリアルデータを独立してデコードしＣＰＵの動作ビット数のパラレルデータに変換する入力回路と、
前記入力端子と前記入力回路の間に配置され、前記テストモードとユーザモードで、前記入力端子からのそれぞれのシリアルデータの前記入力回路への入力経路を切り替える入力モード切り替え回路と、
前記ＣＰＵの後段に配置され、前記テストモードとユーザモードで、ＣＰＵから出力されるパラレルデータをそれぞれの２値符号のシリアルデータに独立してエンコードする出力回路と、
前記出力端子と前記出力回路の間に配置され、前記テストモードとユーザモードで、前記出力回路からのそれぞれのシリアルデータの前記出力端子への出力経路を切り替える出力モード切り替え回路と、
前記入力モード切り替え回路と前記入力回路の間における前記テストモードの入力経路に挿入され、入力される３以上の多値符号のシリアルデータを前記入力回路で処理可能な２値符号のシリアルデータに変換して出力する入力変換回路とを有してなることを特徴とする少端子マイクロコンピュータ。
【請求項２】
前記入力端子の数と前記出力端子の数が同じ数であり、前記入力モード切り替え回路と前記出力モード切り替え回路が一体化され、前記入力端子と前記出力端子を共用するように構成されてなることを特徴とする請求項１に記載の少端子マイクロコンピュータ。
【請求項３】
前記入力変換回路が、
前記多値符号のシリアルデータにおける各パルス値をパラレルデータに変換する比較回路と、前記パラレルデータを前記入力回路へ出力する２値符号のシリアルデータに変換するデコーダとからなることを特徴とする請求項１または２に記載の少端子マイクロコンピュータ。
【請求項４】
前記出力モード切り替え回路と前記出力回路の間における前記テストモードの出力経路に挿入され、入力される前記出力回路からの２値符号のシリアルデータを３以上の多値符号のシリアルデータに変換して出力する出力変換回路を有してなることを特徴とする請求項１乃至３のいずれか一項に記載の少端子マイクロコンピュータ。
【請求項５】
前記出力変換回路が、
前記出力回路から出力される２値符号のシリアルデータをパラレルデータに変換するエンコーダと、前記パラレルデータを前記出力端子へ出力する多値符号のシリアルデータにおける各パルス値に変換するスイッチ回路とからなることを特徴とする請求項４に記載の少端子マイクロコンピュータ。
【請求項６】
請求項１乃至３のいずれか一項に記載の少端子マイクロコンピュータの検査方法であって、
前記テストモードにおいて、前記入力端子から３以上の多値符号のシリアルデータからなるテスト命令を入力して、該少端子マイクロコンピュータを検査することを特徴とする少端子マイクロコンピュータの検査方法。
【請求項７】
請求項４または５に記載の少端子マイクロコンピュータの検査方法であって、
前記テストモードにおいて、前記入力端子から３以上の多値符号のシリアルデータからなるテスト命令を入力し、
前記出力端子から３以上の多値符号のシリアルデータからなるテスト結果を出力して、該少端子マイクロコンピュータを検査することを特徴とする少端子マイクロコンピュータの検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＰＵの動作ビット数より少ない数の入力端子または出力端子を有する少端子マイクロコンピュータおよびその検査方法に関する。
【背景技術】
【０００２】
ＣＰＵの動作ビット数より少ない数の入力端子または出力端子を有する少端子マイクロコンピュータ（以下、マイコンと略す）およびその検査方法が、例えば、特開２００６−３９６７号公報（特許文献１）に開示されている。
【０００３】
図７は、特許文献１に開示されている少端子マイコン９０とそのテストモードを示す図で、図７（ａ）は、マイコン９０の概略的な構成を示した図であり、図７（ｂ）は、マイコン９０のテストモードでの使用例を示した図である。
【０００４】
図７（ａ）に示すマイコン９０は、ＣＰＵ９１、ユーザ用記憶手段としてのユーザＲＯＭ、ＲＡＭ、プログラム記憶手段としてのテストＲＯＭ９２、入出力回路９３（ポートブロックＰ（入出力ポートに相当））を備えている。ポートブロックＰは、５本の入出力汎用ポートＰＢ０〜ＰＢ４、クロック入力端子ＣＬＫ、動作モード設定端子ＭＤ０，ＭＤ１を備えている。ＣＰＵ９１の動作ビット数より少ない数の入力端子および出力端子（５本の入出力汎用ポートＰＢ０〜ＰＢ４）を有する少端子マイコン９０は、通常、ポートブロックＰに対して外部にアプリケーション機器（図示せず）が接続されることにより、シリアル通信可能に構成されている。
【０００５】
図７（ａ）に示すマイコン９０のＣＰＵ９１は、動作モード設定端子ＭＤ０およびＭＤ１に与えられるハイロウ信号（「Ｈ」「Ｌ」）に応じて、ユーザモード、テストモードおよび解析モードの３種類の動作モードが設定されるようになっている。
【０００６】
ユーザモードは、ユーザＲＯＭに記憶された内容にしたがって、ＣＰＵ９１が通常の演算処理の動作を実行する。
【０００７】
テストモードは、動作テスト、内部状態の確認等に使用される。テストモードの使用例を示す図７（ｂ）では、入出力汎用ポートＰＢ４〜ＰＢ０に対してテスト用機器として外部機器（テスタ）８０が接続されており、この外部機器８０がマイコン９０にテスト信号を与えることにより、マイコン９０をテストする。
【０００８】
テストモードにおいては、ＣＰＵ９１は、テストＲＯＭ９２に記憶されたテストプログラムに基づいて動作する。テストＲＯＭ９２には、入出力汎用ポートＰＢ４〜ＰＢ０に与えられるシリアルデータをＲＡＭに転送し、転送終了後にＲＡＭに記憶されたプログラムを実行するように設定したプログラムが書き込まれている。そこで、図７（ｂ）に示すように、入出力汎用ポートＰＢ４〜ＰＢ０およびクロック入力端子ＣＬＫに外部機器８０が接続された状態において、ＣＰＵ９１がテストＲＯＭ９２に記憶されたプログラムを実行することにより、外部機器８０から任意のプログラムをＲＡＭに転送することができる。したがって、プログラムカウンタ（ＰＣ）等のレジスタ情報を入出力汎用ポートＰＢ４〜ＰＢ０を通じて外部機器８０に出力する動作テストプログラムを外部機器８０に記憶させた状態で、ＣＰＵ９１がテストＲＯＭ９２を実行することにより、外部機器８０がＣＰＵ９１のレジスタ情報を取得することができるようになる。このように、テストモードは、ＣＰＵ９１に動作テストプログラムを実行させることにより、ＣＰＵ９１のプログラムカウンタ（ＰＣ）等のレジスタ情報を外部機器８０が取得することができるモードである。
【０００９】
また、解析モードは、ＣＰＵ９１が１ステップ毎にプログラムを実行した結果、ＣＰＵ９１に内蔵されたプログラムカウンタ（ＰＣ）等のレジスタ情報がどのように変化しているのかを外部機器８０により解析可能なモードである。主に不良解析時に使用される。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００６−３９６７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
図８と図９は、上記した少端子マイコンにおけるテストモードを具体的に説明する図である。図８は、図７に示した少端子マイコン９０と同様の少端子マイコン７０について、入力部と出力部およびテストモードとユーザモードを分離した構成で示した図である。また、図９（ａ），（ｂ）は、それぞれ、図８の少端子マイコン７０のテストモードにおいて、テスト命令の入力形態とテスト結果の出力形態を示した図である。
【００１２】
図８に示す少端子マイコン７０は、入力端子Ｐ１ｉ，Ｐ２ｉと出力端子Ｐ１ｏ，Ｐ２ｏが、ＣＰＵ７１の動作ビット数より少ない数で配置され、テストモードとユーザモードで、入力端子Ｐ１ｉ，Ｐ２ｉからそれぞれのシリアルデータを独立して入力し、出力端子Ｐ１ｏ，Ｐ２ｏからそれぞれのシリアルデータを独立して出力可能に構成されている。図８では、１６ビットで動作するＣＰＵ７１と２個ずつの入力端子Ｐ１ｉ，Ｐ２ｉと出力端子Ｐ１ｏ，Ｐ２ｏを持った少端子マイコンが例示されている。
【００１３】
図８に示す少端子マイコン７０は、ＣＰＵ７１の前段に配置される入力回路７３ｉ、入力端子Ｐ１ｉ，Ｐ２ｉと入力回路７３ｉの間に配置される入力モード切り替え回路７４ｉ、ＣＰＵ７１の後段に配置される出力回路７３ｏ、および出力端子Ｐ１ｏ，Ｐ２ｏと出力回路７３ｏの間に配置される出力モード切り替え回路７４ｏを有している。
【００１４】
入力回路７３ｉは、テストモードとユーザモードで、それぞれの２値符号のシリアルデータを独立してデコードし、ＣＰＵ７１の動作ビット数のパラレルデータに変換する。入力モード切り替え回路７４ｉは、テストモードとユーザモードで、入力端子Ｐ１ｉ，Ｐ２ｉからのそれぞれのシリアルデータの入力回路７３ｉへの入力経路を切り替える。出力回路７３ｏは、テストモードとユーザモードで、ＣＰＵ７１から出力されるパラレルデータをそれぞれの２値符号のシリアルデータに独立してエンコードする。出力モード切り替え回路７４ｏは、テストモードとユーザモードで、出力回路７３ｏからのそれぞれのシリアルデータの出力端子Ｐ１ｏ，Ｐ２ｏへの出力経路を切り替える。
【００１５】
尚、図７（ａ）に示したマイコン９０における入出力汎用ポートＰＢ０〜ＰＢ４は、図８に示す少端子マイコン７０の入力端子Ｐ１ｉ，Ｐ２ｉと出力端子Ｐ１ｏ，Ｐ２ｏを共用して、入力と出力を時分割で動作させるものである。また、図７（ａ）のマイコン９０における入出力回路９３は、図８の少端子マイコン７０の入力回路７３ｉ、入力モード切り替え回路７４ｉ、出力回路７３ｏ、および出力モード切り替え回路７４ｏを一体化したものである。
【００１６】
パラレルデータを入出力する少端子化されていない１６ビットマイコンでは、入力端子と出力端子を共用する場合であっても、１６本の入出力端子が必要である。一方、図８に示す少端子マイコン７０のように入力端子と出力端子をＣＰＵの動作ビット数より少ない数で配置する場合には、入出力のための端子数を少なくできる反面、シリアルデータの入出力が必要で、入出力に要する時間が長くなる。
【００１７】
図９（ａ）に例示したテスト命令Ｔ１の入力形態からわかるように、少端子マイコン７０においては、１６ビットのテスト命令Ｔ１を２本の入力端子Ｐ１ｉ，Ｐ２ｉへ入力する場合、１６ビットのテスト命令Ｔ１を８ビットのシリアルデータＴ１１、Ｔ１２に分割して入力する。そして、入力回路（デコーダ）７３ｉにおいて、再びＣＰＵ７１が読み込み可能な１６ビットのテスト命令Ｔ１に再生する。上記２本の入力端子Ｐ１ｉ，Ｐ２ｉを介した８ビットのシリアルデータＴ１１、Ｔ１２の入力には８クロック必要で、１６本の入力端子でパラレル入力する場合に較べて８倍の時間を要する。
【００１８】
図９（ｂ）に例示したテスト結果Ｒ１の出力形態の場合も同様で、少端子マイコン７０においては、ＣＰＵ７１から出力される１６ビットのテスト結果Ｒ１を出力回路（エンコーダ）７３ｏで８ビットのシリアルデータＲ１１、Ｒ１２に分割する。そして、該シリアルデータＲ１１、Ｒ１２を２本の出力端子Ｐ１ｏ，Ｐ２ｏからそれぞれ出力し、少端子マイコン７０の外部で１６ビットのテスト結果Ｒ１に再生する。従って、上記２本の出力端子Ｐ１ｏ，Ｐ２ｏを介した８ビットのシリアルデータＲ１１、Ｒ１２の出力には８クロック必要で、１６本の出力端子でパラレル出力する場合に較べて８倍の時間を要する。
【００１９】
以上示したように、図８に示す少端子マイコン７０は、１６本の入出力端子でパラレル入出力する少端子化されていないマイコンに較べて、製造後に行なう検査に多大な時間を要してしまう。
【００２０】
そこで本発明は、入力端子と出力端子がＣＰＵの動作ビット数より少ない数で配置され、テストモードとユーザモードで、入力端子からそれぞれのシリアルデータを独立して入力し、出力端子からそれぞれのシリアルデータを独立して出力可能に構成されてなる少端子マイクロコンピュータおよびその検査方法であって、短時間で検査できる少端子マイクロコンピュータおよびその検査方法を提供することを目的としている。
【課題を解決するための手段】
【００２１】
請求項１に記載の発明は、入力端子と出力端子がＣＰＵの動作ビット数より少ない数で配置され、テストモードとユーザモードで、前記入力端子からそれぞれのシリアルデータを独立して入力し、前記出力端子からそれぞれのシリアルデータを独立して出力可能に構成されてなる少端子マイクロコンピュータであって、前記ＣＰＵの前段に配置され、前記テストモードとユーザモードで、それぞれの２値符号のシリアルデータを独立してデコードしＣＰＵの動作ビット数のパラレルデータに変換する入力回路と、前記入力端子と前記入力回路の間に配置され、前記テストモードとユーザモードで、前記入力端子からのそれぞれのシリアルデータの前記入力回路への入力経路を切り替える入力モード切り替え回路と、前記ＣＰＵの後段に配置され、前記テストモードとユーザモードで、ＣＰＵから出力されるパラレルデータをそれぞれの２値符号のシリアルデータに独立してエンコードする出力回路と、前記出力端子と前記出力回路の間に配置され、前記テストモードとユーザモードで、前記出力回路からのそれぞれのシリアルデータの前記出力端子への出力経路を切り替える出力モード切り替え回路と、前記入力モード切り替え回路と前記入力回路の間における前記テストモードの入力経路に挿入され、入力される３以上の多値符号のシリアルデータを前記入力回路で処理可能な２値符号のシリアルデータに変換して出力する入力変換回路とを有してなることを特徴としている。
【００２２】
上記少端子マイクロコンピュータは、従来の少端子マイクロコンピュータと異なり、入力モード切り替え回路と入力回路の間におけるテストモードの入力経路に挿入される入力変換回路を有している点に特徴がある。該入力変換回路は、入力される３以上の多値符号のシリアルデータを入力回路で処理可能な２値符号のシリアルデータに変換して出力する機能を有しているため、テストモードで、入力端子から該３以上の多値符号のシリアルデータからなるテスト命令を入力することが可能である。該多値符号のシリアルデータは、１クロックで取りうる電圧レベルを多く設定することにより、１クロックで送信できるデータ量を増やすことができる。例えば、４つの電圧レベルを設定すれば、１本の入力端子で１クロック当り２ビットのデータを入力することができ、１６の電圧レベルを設定すれば、１本の入力端子で１クロック当り４ビットのデータを入力することができる。従って、例えば２本の入力端子と１６ビットで動作するＣＰＵで構成される従来の少端子マイクロコンピュータでは、１６ビットのテスト命令を２本の入力端子に分割して入力しても、各入力端子当たり８ビットのシリアルデータの入力が必要で、８クロック分の時間を要する。これに対し、上記少端子マイクロコンピュータにおいて、１６の電圧レベルを有する多値符号のシリアルデータの処理が可能な入力変換回路を準備すれば、１本の入力端子で１クロック当り４ビットのデータを入力することができるため、２クロック分の時間で入力することができ、入力時間を１／４に短縮することができる。
【００２３】
以上のようにして、上記した少端子マイクロコンピュータは、入力端子と出力端子がＣＰＵの動作ビット数より少ない数で配置され、テストモードとユーザモードで、入力端子からそれぞれのシリアルデータを独立して入力し、出力端子からそれぞれのシリアルデータを独立して出力可能に構成されてなる少端子マイクロコンピュータであって、短時間で検査できる少端子マイクロコンピュータとすることができる。
【００２４】
上記少端子マイクロコンピュータは、請求項２に記載のように、前記入力端子の数と前記出力端子の数が同じ数であり、前記入力モード切り替え回路と前記出力モード切り替え回路が一体化され、前記入力端子と前記出力端子を共用する構成であってよい。
【００２５】
この場合には、入力端子と出力端子を共用しない場合に較べて、端子数を１／２にすることができる。尚、入力と出力は、従来の入力端子と出力端子を共用する少端子マイクロコンピュータと同様に、時分割で動作させる。
【００２６】
上記少端子マイクロコンピュータにおける入力変換回路は、例えば請求項３に記載のように、前記多値符号のシリアルデータにおける各パルス値をパラレルデータに変換する比較回路と、前記パラレルデータを前記入力回路へ出力する２値符号のシリアルデータに変換するデコーダとからなる簡単な回路で構成することができる。
【００２７】
また、上記少端子マイクロコンピュータは、請求項４に記載のように、前記出力モード切り替え回路と前記出力回路の間における前記テストモードの出力経路に挿入され、入力される前記出力回路からの２値符号のシリアルデータを３以上の多値符号のシリアルデータに変換して出力する出力変換回路を有してなることが好ましい。
【００２８】
上記出力変換回路は、入力される出力回路からの２値符号のシリアルデータを３以上の多値符号のシリアルデータに変換して出力する機能を有しているため、テストモードで、出力端子から該３以上の多値符号のシリアルデータからなるテスト結果を出力することが可能である。従って、当該少端子マイクロコンピュータにおいては、テスト命令の入力時間の短縮だけでなく、テスト結果の出力時間も同じように短縮することができる。
【００２９】
上記少端子マイクロコンピュータにおける出力変換回路は、例えば請求項５に記載のように、前記出力回路から出力される２値符号のシリアルデータをパラレルデータに変換するエンコーダと、前記パラレルデータを前記出力端子へ出力する多値符号のシリアルデータにおける各パルス値に変換するスイッチ回路とからなる簡単な回路で構成することができる。
【００３０】
請求項６と請求項７に記載の発明は、上記した少端子マイクロコンピュータの検査方法に関する。
【００３１】
請求項６に記載の発明は、請求項１乃至３のいずれか一項に記載の少端子マイクロコンピュータの検査方法であって、前記テストモードにおいて、前記入力端子から３以上の多値符号のシリアルデータからなるテスト命令を入力して、該少端子マイクロコンピュータを検査することを特徴としている。
【００３２】
また、請求項７に記載の発明は、請求項４または５に記載の少端子マイクロコンピュータの検査方法であって、前記テストモードにおいて、前記入力端子から３以上の多値符号のシリアルデータからなるテスト命令を入力し、前記出力端子から３以上の多値符号のシリアルデータからなるテスト結果を出力して、該少端子マイクロコンピュータを検査することを特徴としている。
【００３３】
尚、これら少端子マイクロコンピュータの検査方法によって得られる効果については、前述したとおりであり、その説明は省略する。
【００３４】
以上のようにして、上記した少端子マイクロコンピュータおよびその検査方法は、入力端子と出力端子がＣＰＵの動作ビット数より少ない数で配置され、テストモードとユーザモードで、入力端子からそれぞれのシリアルデータを独立して入力し、出力端子からそれぞれのシリアルデータを独立して出力可能に構成されてなる少端子マイクロコンピュータおよびその検査方法であって、短時間で検査できる少端子マイクロコンピュータおよびその検査方法とすることができる。
【図面の簡単な説明】
【００３５】
【図１】本発明の一例である、少端子マイコン１００の構成を示した図である。
【図２】図１の少端子マイコン１００における、入力変換回路１０ｉの構成例を示した図である。
【図３】図１の少端子マイコン１００のテストモードにおける、テスト命令の入力形態を示した図である。
【図４】別の例で、少端子マイコン１１０の構成を示した図である。
【図５】図４の少端子マイコン１１０における、出力変換回路１０ｏの構成例を示した図である。
【図６】図４の少端子マイコン１１０のテストモードにおける、テスト結果の出力形態を示した図である。
【図７】特許文献１に開示されている少端子マイコン９０とそのテストモードを示す図で、（ａ）は、マイコン９０の概略的な構成を示した図であり、（ｂ）は、マイコン９０のテストモードでの使用例を示した図である。
【図８】図７に示した少端子マイコン９０と同様の少端子マイコン７０について、入力部と出力部およびテストモードとユーザモードを分離した構成で示した図である。
【図９】（ａ），（ｂ）は、それぞれ、図８の少端子マイコン７０のテストモードにおいて、テスト命令の入力形態とテスト結果の出力形態を示した図である。
【発明を実施するための形態】
【００３６】
本発明は、入力端子と出力端子がＣＰＵの動作ビット数より少ない数で配置され、テストモードとユーザモードで、前記入力端子からそれぞれのシリアルデータを独立して入力し、前記出力端子からそれぞれのシリアルデータを独立して出力可能に構成されてなる、少端子マイクロコンピュータ（以下、少端子マイコンと略す）およびその検査方法に関する。以下、本発明を実施するための形態を、図に基づいて説明する。
【００３７】
図１は、本発明の一例である、少端子マイコン１００の構成を示した図である。図２は、図１の少端子マイコン１００における、入力変換回路１０ｉの構成例を示した図である。また、図３は、図１の少端子マイコン１００のテストモードにおける、テスト命令の入力形態を示した図である。尚、図１に示す少端子マイコン１００において、図８に示した少端子マイコン７０と同様の部分については、同じ符号を付した。
【００３８】
図１に示す少端子マイコン１００は、図８に示した少端子マイコン７０と較べて入力変換回路１０ｉが追加されている点だけが異なっており、その他は同じ構成である。図１に示す少端子マイコン１００は、入力変換回路１０ｉを追加することによって、後で詳述するように、少端子マイコン１００を検査する際のテストモードにおいて、入力端子Ｐ１ｉ，Ｐ２ｉから３以上の多値符号のシリアルデータ（ＭＳＤ）からなるテスト命令を入力できるようにしている。
【００３９】
図１に示す少端子マイコン１００は、図８に示した少端子マイコン７０と同様に、入力端子Ｐ１ｉ，Ｐ２ｉと出力端子Ｐ１ｏ，Ｐ２ｏが、ＣＰＵ７１の動作ビット数より少ない数で配置され、テストモードとユーザモードで、入力端子Ｐ１ｉ，Ｐ２ｉからそれぞれのシリアルデータを独立して入力し、出力端子Ｐ１ｏ，Ｐ２ｏからそれぞれのシリアルデータを独立して出力可能に構成されている。図１では、１６ビットで動作するＣＰＵ７１と２個ずつの入力端子Ｐ１ｉ，Ｐ２ｉと出力端子Ｐ１ｏ，Ｐ２ｏを持った少端子マイコンが例示されている。
【００４０】
図１に示す少端子マイコン１００は、ＣＰＵ７１の前段に配置される入力回路７３ｉ、入力端子Ｐ１ｉ，Ｐ２ｉと入力回路７３ｉの間に配置される入力モード切り替え回路７４ｉ、ＣＰＵ７１の後段に配置される出力回路７３ｏ、および出力端子Ｐ１ｏ，Ｐ２ｏと出力回路７３ｏの間に配置される出力モード切り替え回路７４ｏを有している。
【００４１】
入力回路７３ｉは、テストモードとユーザモードで、それぞれの２値符号のシリアルデータを独立してデコードし、ＣＰＵ７１の動作ビット数のパラレルデータに変換する。入力モード切り替え回路７４ｉは、テストモードとユーザモードで、入力端子Ｐ１ｉ，Ｐ２ｉからのそれぞれのシリアルデータの入力回路７３ｉへの入力経路を切り替える。出力回路７３ｏは、テストモードとユーザモードで、ＣＰＵ７１から出力されるパラレルデータをそれぞれの２値符号のシリアルデータに独立してエンコードする。出力モード切り替え回路７４ｏは、テストモードとユーザモードで、出力回路７３ｏからのそれぞれのシリアルデータの出力端子Ｐ１ｏ，Ｐ２ｏへの出力経路を切り替える。
【００４２】
尚、図７（ａ）に示したマイコン９０における入出力汎用ポートＰＢ０〜ＰＢ４は、図１に示す少端子マイコン１００の入力端子Ｐ１ｉ，Ｐ２ｉと出力端子Ｐ１ｏ，Ｐ２ｏを共用して、入力と出力を時分割で動作させるものである。また、図７（ａ）のマイコン９０における入出力回路９３は、図１の少端子マイコン１００の入力回路７３ｉ、入力モード切り替え回路７４ｉ、出力回路７３ｏ、および出力モード切り替え回路７４ｏを一体化したものである。
【００４３】
一方、図１に示す少端子マイコン１００は、図８に示した少端子マイコン７０と異なり、入力変換回路１０ｉを有している。図１の少端子マイコン１００における入力変換回路１０ｉは、入力モード切り替え回路７４ｉと入力回路７３ｉの間におけるテストモードの入力経路に挿入され、入力される３以上の多値符号のシリアルデータ（ＭＳＤ）を入力回路７３ｉで処理可能な２値符号のシリアルデータ（８ｂｉｔＳＤ）に変換して出力する。
【００４４】
図２に例示したように、少端子マイコン１００における入力変換回路１０ｉは、前記多値符号のシリアルデータ（ＭＳＤ）における各パルス値をパラレルデータ（ＰＤ）に変換する比較回路Ｃ１，Ｃ２と、前記パラレルデータ（ＰＤ）を入力回路７３ｉへ出力する２値符号のシリアルデータ（８ｂｉｔＳＤ）に変換するデコーダＤ１，Ｄ２とからなる簡単な回路で構成することができる。
【００４５】
以上のように、図１に示す少端子マイコン１００は、図８に示した従来の少端子マイコン７０と異なり、入力モード切り替え回路７４ｉと入力回路７３ｉの間におけるテストモードの入力経路に挿入される入力変換回路１０ｉを有している点に特徴がある。該入力変換回路１０ｉは、入力される３以上の多値符号のシリアルデータ（ＭＳＤ）を入力回路７３ｉで処理可能な２値符号のシリアルデータ（８ｂｉｔＳＤ）に変換して出力する機能を有しているため、テストモードで、入力端子から該３以上の多値符号のシリアルデータ（ＭＳＤ）からなるテスト命令を入力することが可能である。該多値符号のシリアルデータ（ＭＳＤ）は、１クロックで取りうる電圧レベルを多く設定することにより、１クロックで送信できるデータ量を増やすことができる。例えば、４つの電圧レベルを設定すれば、１本の入力端子で１クロック当り２ビットのデータを入力することができ、１６の電圧レベルを設定すれば、１本の入力端子で１クロック当り４ビットのデータを入力することができる。従って、例えば図８に示した２本の入力端子Ｐ１ｉ，Ｐ２ｉと１６ビットで動作するＣＰＵ７１で構成される従来の少端子マイコン７０では、１６ビットのテスト命令を２本の入力端子Ｐ１ｉ，Ｐ２ｉに分割して入力しても、各入力端子Ｐ１ｉ，Ｐ２ｉ当たり８ビットのシリアルデータ（８ｂｉｔＳＤ）の入力が必要で、８クロック分の時間を要する。これに対し、図１に示す少端子マイコン１００において、図２と図３に示す１６の電圧レベルを有する多値符号のシリアルデータ（ＭＳＤ）の処理が可能な入力変換回路１０ｉを準備すれば、１本の入力端子で１クロック当り４ビットのデータを入力することができるため、２クロック分の時間で入力することができ、入力時間を１／４に短縮することができる。
【００４６】
次に、図１〜図３を参照して、少端子マイコン１００のテストモードにおけるテスト命令Ｔ２の入力形態を具体的に説明する。
【００４７】
図３に示すように、１６ビットのパラレルデータ（１６ｂｉｔＰＤ）からなるテスト命令Ｔ２が、テスタから出力されるとする。該テスト命令Ｔ２は、少端子マイコン１００の外部で、４個の４ビットのデータＴ２１〜Ｔ２４に分割されて、各データＴ２１〜Ｔ２４に対応する電圧レベルが割り当てられ、１６の電圧レベルを有する２クロック分の多値符号のシリアルデータ（ＭＳＤ）ＴＭ１，ＴＭ２として、図１に示すように、少端子マイコン１００の入力端子Ｐ１ｉ，Ｐ２ｉからそれぞれ入力される。
【００４８】
次に、入力された多値符号のシリアルデータＴＭ１，ＴＭ２は、入力モード切り替え回路７４ｉを介して入力変換回路１０ｉに送られ、該入力変換回路１０ｉで、図２と図３に示す８ビットのシリアルデータ（８ｂｉｔＳＤ）Ｔ２ａ，Ｔ２ｂに変換される。多値符号のシリアルデータＴＭ１の電圧レベル３．１２５Ｖの信号を例にとってより詳細に説明すると、入力変換回路１０ｉに入力されたシリアルデータＴＭ１の電圧レベル３．１２５Ｖの信号は、図２に示す比較回路Ｃ１において、基準電位が３．１２５Ｖより下の下段にある差動増幅器の出力が全て「０」で、基準電位が３．１２５Ｖ以上の上段にある差動増幅器の出力が全て「１」からなる、１６ビットのパラレルデータ（ＰＤ）に変換されて、デコーダＤ１に入力される。そして、該１６ビットのパラレルデータ（ＰＤ）が、デコーダＤ１において、４ビットのデータＴ２１に変換され、次に入ってくるシリアルデータＴＭ１の電圧レベル４．６８８Ｖの信号に対応した４ビットのデータＴ２３と合わせて、８ビットのシリアルデータＴ２ａとして入力回路７３ｉへ出力される。
【００４９】
次に、８ビットのシリアルデータＴ２ａ，Ｔ２ｂが、入力回路７３ｉで変換されて、ＣＰＵ７１が読み取り可能な１６ビットのパラレルデータ（１６ｂｉｔＰＤ）からなるテスト命令Ｔ２に再生される。
【００５０】
以上に示したように、図１の少端子マイコン１００を用いた図３の入力形態によれば、テスト命令Ｔ２を２クロック分で入力することができ、図８の少端子マイコン７０を用いた図９（ａ）の入力形態によるテスト命令Ｔ１の入力に要する８クロック分に較べて、入力時間を１／４に短縮することができる。
【００５１】
尚、図１の少端子マイコン１００における出力側の回路は、図８の少端子マイコン７０における出力側の回路と同様であり、図９（ｂ）に例示した出力形態で、２本の出力端子Ｐ１ｏ，Ｐ２ｏからテスト結果Ｒ１の８ビットのシリアルデータＲ１１、Ｒ１２が出力される。
【００５２】
図４は、別の例で、少端子マイコン１１０の構成を示した図である。図５は、図４の少端子マイコン１１０における、出力変換回路１０ｏの構成例を示した図である。また、図６は、図４の少端子マイコン１１０のテストモードにおける、テスト結果の出力形態を示した図である。尚、図４に示す少端子マイコン１１０において、図１に示した少端子マイコン１００と同様の部分については、同じ符号を付した。
【００５３】
図４に示す少端子マイコン１１０においては、図１に示した少端子マイコン１００の構成に出力変換回路１０ｏが追加されており、その他は同じ構成である。図４に示す少端子マイコン１１０は、出力変換回路１０ｏを追加することによって、少端子マイコン１１０を検査する際のテストモードにおいて、図１の少端子マイコン１００のようなテスト命令の入力だけでなく、３以上の多値符号のシリアルデータ（ＭＳＤ）からなるテスト結果を出力端子Ｐ１ｏ，Ｐ２ｏから出力できるようにしている。
【００５４】
図４の少端子マイコン１１０における出力変換回路１０ｏは、出力モード切り替え回路７４ｏと出力回路７３ｏの間におけるテストモードの出力経路に挿入され、入力される出力回路７３ｏからの２値符号のシリアルデータ（８ｂｉｔＳＤ）を３以上の多値符号のシリアルデータ（ＭＳＤ）に変換して出力する。
【００５５】
図５に例示したように、少端子マイコン１１０における出力変換回路１０ｏは、前記出力回路７３ｏから出力される２値符号のシリアルデータ（８ｂｉｔＳＤ）をパラレルデータ（ＰＤ）に変換するエンコーダＥ１，Ｅ２と、前記パラレルデータ（ＰＤ）を出力端子Ｐ１ｏ，Ｐ２ｏへ出力する多値符号のシリアルデータ（ＭＳＤ）における各パルス値に変換するスイッチ回路Ｓ１，Ｓ２とからなる簡単な回路で構成することができる。
【００５６】
上記出力変換回路１０ｏは、入力される出力回路７３ｏからの２値符号のシリアルデータ（８ｂｉｔＳＤ）を３以上の多値符号のシリアルデータ（ＭＳＤ）に変換して出力する機能を有しているため、テストモードで、出力端子Ｐ１ｏ，Ｐ２ｏから該３以上の多値符号のシリアルデータ（ＭＳＤ）からなるテスト結果を出力することが可能である。従って、少端子マイコン１１０においては、テスト命令の入力時間の短縮だけでなく、テスト結果の出力時間も同じように短縮することができる。
【００５７】
次に、図４〜図６を参照して、少端子マイコン１１０のテストモードにおけるテスト結果Ｒ２の出力形態を具体的に説明する。
【００５８】
図６に示すように、１６ビットのパラレルデータ（１６ｂｉｔＰＤ）からなるテスト結果Ｒ２が、ＣＰＵ７１から出力されるとする。該テスト結果Ｒ２は、出力回路７３ｏで８ビットのシリアルデータ（８ｂｉｔＳＤ）Ｒ２ａ，Ｒ２ｂに変換されて、出力変換回路１０ｏに送られる。次に、出力変換回路１０ｏでは、入力される該８ビットのシリアルデータＲ２ａ，Ｒ２ｂを、４個の４ビットのデータＲ２１〜Ｒ２４に分割して、各データＲ２１〜Ｒ２４に対応する電圧レベルを割り当て、１６の電圧レベルを有する２クロック分の多値符号のシリアルデータ（ＭＳＤ）ＲＭ１，ＲＭ２に変換する。８ビットのシリアルデータＲ２ａを例にとってより詳細に説明すると、出力変換回路１０ｏに入力された８ビットのシリアルデータＲ２ａは、図５に示すエンコーダＥ１において、４ビットのデータＲ２１，Ｒ２３に変換された後、それぞれ４ビットのデータＲ２１，Ｒ２３に対応した１６ビットのパラレルデータ（ＰＤ）を出力する。図６に示す４ビットのデータＲ２１に対応した１６ビットのパラレルデータ（ＰＤ）は、スイッチ回路Ｓ１の基準電位が０．９３８ＶとなるスイッチだけＯＮとなる「１」で、その他は全て「０」からなるパラレルデータである。同様に、４ビットのデータＲ２３に対応した１６ビットのパラレルデータ（ＰＤ）は、スイッチ回路Ｓ１の基準電位が２．５００ＶとなるスイッチだけＯＮとなる「１」で、その他は全て「０」からなるパラレルデータである。以上のようにして、図５のエンコーダＥ１から順次出力される４ビットのデータＲ２１，Ｒ２３が、スイッチ回路Ｓ１において、多値符号のシリアルデータＲＭ１に変換されて出力される。次に、出力変換回路１０ｏから出力される該多値符号のシリアルデータＲＭ１，ＲＭ２は、出力モード切り替え回路７４ｏを介して、出力端子Ｐ１ｏ，Ｐ２ｏからそれぞれ出力される。最後に、少端子マイコン１１０の外部で、出力端子Ｐ１ｏ，Ｐ２ｏから出力される多値符号のシリアルデータＲＭ１，ＲＭ２を変換して、１６ビットのパラレルデータ（１６ｂｉｔＰＤ）からなるテスト結果Ｒ２が再生される。
【００５９】
以上に示したように、図４の少端子マイコン１１０を用いた図６の出力形態によれば、テスト結果Ｒ２を２クロック分で出力することができ、図１の少端子マイコン１００を用いた図９（ｂ）の出力形態によるテスト結果Ｒ１の出力に要する８クロック分に較べて、出力時間を１／４に短縮することができる。
【００６０】
以上に例示した少端子マイコン１００，１１０は、入力端子Ｐ１ｉ，Ｐ２ｉの数と出力端子Ｐ１ｏ，Ｐ２ｏの数が同じ数であり、入力モード切り替え回路７４ｉと出力モード切り替え回路７４ｏが一体化され、入力端子Ｐ１ｉ，Ｐ２ｉと出力端子Ｐ１ｏ，Ｐ２ｏを共用する構成であってよい。この場合には、入力端子Ｐ１ｉ，Ｐ２ｉと出力端子Ｐ１ｏ，Ｐ２ｏを共用しない場合に較べて、端子数を１／２にすることができる。尚、入力と出力は、従来の入力端子と出力端子を共用する少端子マイコンと同様に、時分割で動作させる。
【００６１】
以上のようにして、上記した少端子マイクロコンピュータおよびその検査方法は、入力端子と出力端子がＣＰＵの動作ビット数より少ない数で配置され、テストモードとユーザモードで、入力端子からそれぞれのシリアルデータを独立して入力し、出力端子からそれぞれのシリアルデータを独立して出力可能に構成されてなる少端子マイクロコンピュータおよびその検査方法であって、短時間で検査できる少端子マイクロコンピュータおよびその検査方法となっている。
【符号の説明】
【００６２】
７０，９０，１００，１１０  少端子マイクロコンピュータ（少端子マイコン）
７１  ＣＰＵ
Ｐ１ｉ，Ｐ２ｉ  入力端子
Ｐ１ｏ，Ｐ２ｏ  出力端子
７４ｉ  入力モード切り替え回路
７４ｏ  出力モード切り替え回路
７３ｉ  入力回路
７３ｏ  出力回路
１０ｉ  入力変換回路
Ｃ１，Ｃ２  比較回路
Ｄ１，Ｄ２  デコーダ
１０ｏ  出力変換回路
Ｅ１，Ｅ２  エンコーダ
Ｓ１，Ｓ２  スイッチ回路
【図１】
2012008928.tif 000003
【図２】
2012008928.tif 000004
【図３】
2012008928.tif 000005
【図４】
2012008928.tif 000006
【図５】
2012008928.tif 000007
【図６】
2012008928.tif 000008
【図７】
2012008928.tif 000009
【図８】
2012008928.tif 000010
【図９】
2012008928.tif 000011