(57)【要約】【課題】光センシング装置及びその駆動方法を提供する。【解決手段】光センシング画素内の光センサートランジスタとスイッチトランジスタとが、それぞれ同じ構造の酸化物半導体トランジスタで形成される光センシング装置、及び前記光センシング装置の動作信頼性を向上させることができる駆動方法が提供される。光センシング装置によれば、光センシング画素内の光センサートランジスタとスイッチトランジスタとは、一つの基板上で同じ構造に隣接して形成され、スイッチトランジスタへの光の入射を防止するために、スイッチトランジスタの光入射面には光遮蔽膜がさらに配される。また、光センシング装置の駆動方法によれば、経時的なスイッチトランジスタのしきい電圧シフトを防止するために、光遮蔽膜には負（−）のバイアス電圧が印加される。【選択図】図１
2012231138.tif 000002
【特許請求の範囲】
【請求項１】
光を感知するための光センサートランジスタ、前記光センサートランジスタからデータを出力するためのスイッチトランジスタ、及び前記スイッチトランジスタの光入射面に配された導電性光遮蔽膜をそれぞれ備える、複数の光センシング画素のアレイと、
それぞれの光センシング画素にゲート電圧及び負のバイアス電圧を提供するための第１ゲートドライバと、
それぞれの光センシング画素から光センシング信号を受けてデータ信号を出力するための信号出力部と、を備える光センシング装置。
【請求項２】
前記第１ゲートドライバは、それぞれの光センシング画素内のスイッチトランジスタのゲート電極に連結されてゲート電圧を提供するゲートライン、及びそれぞれの光センシング画素内の導電性光遮蔽膜に連結されて負のバイアス電圧を提供するバイアスラインを備える請求項１に記載の光センシング装置。
【請求項３】
前記光センシング画素のアレイは、複数の列及び行で配列された複数の光センシング画素を含み、前記第１ゲートドライバは、行方向に沿って配列されている複数のゲートラインを備え、それぞれのゲートラインは、同じ行に沿って配列されている複数の光センシング画素にゲート電圧を提供する請求項２に記載の光センシング装置。
【請求項４】
前記第１ゲートドライバは、行方向に沿って配列されている複数のバイアスラインを備え、それぞれのバイアスラインは、同じ行に沿って配列されている複数の光センシング画素に負のバイアス電圧を提供する請求項３に記載の光センシング装置。
【請求項５】
前記第１ゲートドライバのバイアスラインは、すべての光センシング画素に同時に同じ負のバイアス電圧を提供するように構成された請求項２に記載の光センシング装置。
【請求項６】
それぞれの光センシング画素にリセット信号を提供するための第２ゲートドライバをさらに備える請求項１に記載の光センシング装置。
【請求項７】
前記第２ゲートドライバは、それぞれの光センシング画素内の光センサートランジスタのゲート電極に連結されて、リセット信号を提供するリセットラインを備える請求項６に記載の光センシング装置。
【請求項８】
前記光センシング画素のアレイは、複数の列及び行で配列された複数の光センシング画素を含み、前記第２ゲートドライバは、行方向に沿って配列されている複数のリセットラインを備え、それぞれのリセットラインは、同じ行に沿って配列されている複数の光センシング画素にリセット信号を提供する請求項７に記載の光センシング装置。
【請求項９】
前記光センサートランジスタ及び前記スイッチトランジスタは、チャネル膜として酸化物半導体材料を使用する酸化物半導体トランジスタである請求項１に記載の光センシング装置。
【請求項１０】
前記光センサートランジスタ及び前記スイッチトランジスタに使われる酸化物半導体材料は互いに同一である請求項９に記載の光センシング装置。
【請求項１１】
前記酸化物半導体材料は、ＺｎＯ、ＩｎＯ、ＳｎＯ、ＩｎＺｎＯ、ＺｎＳｎＯまたはＩｎＳｎＯを含む酸化物半導体材料であるか、または前記ＺｎＯ、ＩｎＯ、ＳｎＯ、ＩｎＺｎＯ、ＺｎＳｎＯまたはＩｎＳｎＯにＨｆ、Ｚｒ、Ｔｉ、Ｔａ、Ｇａ、Ｎｂ、Ｖ、Ａｌ、Ｇａ及びＳｎのうち少なくとも一つの材料がさらに含まれた酸化物半導体材料である請求項９に記載の光センシング装置。
【請求項１２】
前記光センシング画素は、
基板と、
前記基板上に部分的に形成された第１ゲート電極及び第２ゲート電極と、
前記基板と第１及び第２ゲート電極とを覆うように形成されたゲート絶縁膜と、
前記ゲート絶縁膜上で前記第１ゲート電極と対向して配された第１チャネル膜と、
前記ゲート絶縁膜上で前記第２ゲート電極と対向して配された第２チャネル膜と、
前記第１チャネル膜の第１側面に形成された第１ソース／ドレイン電極と、
前記第１チャネル膜の第２側面と前記第２チャネル膜の第１側面との間に形成された第２ソース／ドレイン電極と、
前記第２チャネル膜の第２側面に形成された第３ソース／ドレイン電極と、
前記第１ないし第３ソース／ドレイン電極と前記第１及び第２チャネル膜とを覆うように形成された透明絶縁層と、を含む請求項１に記載の光センシング装置。
【請求項１３】
前記光センサートランジスタは、前記第１ゲート電極、ゲート絶縁膜、第１チャネル膜、第１及び第２ソース／ドレイン電極及び透明絶縁層を含み、前記スイッチトランジスタは、前記第２ゲート電極、ゲート絶縁膜、第２チャネル膜、第２及び第３ソース／ドレイン電極及び透明絶縁層を含む請求項１２に記載の光センシング装置。
【請求項１４】
前記光遮蔽膜は、前記第２チャネル膜を遮蔽するように前記透明絶縁層上に部分的に形成されている請求項１２に記載の光センシング装置。
【請求項１５】
前記第１ゲートドライバは、前記光センシング装置の動作時間と前記スイッチトランジスタのしきい電圧との関係に関する予め測定されたデータ、前記スイッチトランジスタの基準しきい電圧に関するデータ、及び前記光遮蔽膜に印加された負のバイアス電圧と前記スイッチトランジスタのしきい電圧との関係に関する予め測定されたデータをさらに含む請求項１に記載の光センシング装置。
【請求項１６】
それぞれの光センシング画素は、前記光センサートランジスタのチャネル膜と前記スイッチトランジスタのチャネル膜とを連結する共通電極を含む請求項１に記載の光センシング装置。
【請求項１７】
それぞれの光センシング画素は、
前記光センサートランジスタ内の第１ゲート電極と、
第１ゲート電極上に配された前記光センサートランジスタのチャネル膜と、
前記スイッチトランジスタ内の第２ゲート電極と、
前記第２ゲート電極と前記導電性光遮蔽膜との間に配された前記スイッチトランジスタのチャネル膜と、を含む請求項１に記載の光センシング装置。
【請求項１８】
前記光センサートランジスタのチャネル膜と前記スイッチトランジスタのチャネル膜とのうち少なくとも一つは、下部チャネル膜、上部チャネル膜、及び前記下部チャネル膜と前記上部チャネル膜との間に配された中心チャネル膜を含む請求項１７に記載の光センシング装置。
【請求項１９】
前記下部チャネル膜と前記上部チャネル膜とのうち少なくとも一つは、
酸化物半導体材料と、
ＩＩＩ族、ＩＶ族、ＸＩＩＩ族及びＸＩＶ族元素のうち少なくとも一つの材料と、を含む請求項１８に記載の光センシング装置。
【請求項２０】
前記光センシング画素のアレイは、列及び行に配列された光センシング画素を含み、
前記信号出力部は、列方向に配列された複数のデータラインを含み、
それぞれのデータラインは、同じ列に沿って配列されたすべての光センシング画素に連結されている請求項１に記載の光センシング装置。
【請求項２１】
光センシング画素の光センシングデータ出力を制御するスイッチトランジスタ、及び前記スイッチトランジスタに対向して配された導電性光遮蔽膜を含む光センシング装置が動作する段階と、
前記スイッチトランジスタのしきい電圧が基準しきい電圧より低いかどうかを確認する段階と、
前記スイッチトランジスタのしきい電圧が基準しきい電圧より低ければ、前記導電性光遮蔽膜に負のバイアス電圧を印加して、前記スイッチトランジスタのしきい電圧を正の方向に移動させる段階と、を含む光センシング装置の駆動方法。
【請求項２２】
前記負のバイアス電圧は、前記スイッチトランジスタにゲート電圧が印加される時に前記光遮蔽膜に印加され、前記スイッチトランジスタへのゲート電圧の印加が中断される時に、前記光遮蔽膜への負のバイアス電圧の印加が中断される請求項２１に記載の光センシング装置の駆動方法。
【請求項２３】
前記光センシング装置は、複数の列及び行で配列された複数の光センシング画素のアレイを含み、前記ゲート電圧及び負のバイアス電圧は、前記複数の光センシング画素内の前記スイッチトランジスタ及び前記光遮蔽膜に１行ずつ順次にそれぞれ提供される請求項２２に記載の光センシング装置の駆動方法。
【請求項２４】
前記光センシング装置が動作する間に、前記光遮蔽膜に持続的に負のバイアス電圧が印加される請求項２１に記載の光センシング装置の駆動方法。
【請求項２５】
前記スイッチトランジスタのしきい電圧が基準しきい電圧より低いかどうかを確認する段階は、
前記光センシング装置の動作時間をモニタリングする段階と、
前記光センシング装置の動作時間と前記スイッチトランジスタのしきい電圧との関係に関する予め測定されたデータを参照して、前記スイッチトランジスタのしきい電圧を予測する段階と、
前記予測されたしきい電圧と基準しきい電圧とを比較する段階と、を含む請求項２１に記載の光センシング装置の駆動方法。
【請求項２６】
前記スイッチトランジスタのしきい電圧が基準しきい電圧より低いかどうかを確認する段階は、
前記光センシング装置が動作する間に前記スイッチトランジスタのしきい電圧を測定する段階と、
前記測定されたしきい電圧と基準しきい電圧とを比較する段階と、を含む請求項２１に記載の光センシング装置の駆動方法。
【請求項２７】
前記しきい電圧の測定は、既定の一定の時間間隔で行われる請求項２６に記載の光センシング装置の駆動方法。
【請求項２８】
前記しきい電圧は、前記光センシング装置の第１ゲートドライバを使用して測定される請求項２６に記載の光センシング装置の駆動方法。
【請求項２９】
前記導電性光遮蔽膜に負のバイアス電圧を印加して前記スイッチトランジスタのしきい電圧を正の方向に移動させる段階は、前記光遮蔽膜に印加された負のバイアス電圧と前記スイッチトランジスタのしきい電圧との関係に関する、予め測定されたデータを参照して前記負のバイアス電圧を調節する段階を含む請求項２１に記載の光センシング装置の駆動方法。
【請求項３０】
前記導電性光遮蔽膜に負のバイアス電圧を印加して、前記スイッチトランジスタのしきい電圧を正の方向に移動させる段階は、
前記スイッチトランジスタのしきい電圧が基準しきい電圧と同一であるか、またはそれより大きくなるまで、
既定の一定の増分ほど負のバイアス電圧を増加させた後、前記導電性光遮蔽膜に負のバイアス電圧を印加する段階と、
前記スイッチトランジスタのしきい電圧が基準しきい電圧より低いかどうかを確認する段階と、を反復する請求項２１に記載の光センシング装置の駆動方法。
【請求項３１】
前記スイッチトランジスタは、チャネル膜として酸化物半導体材料を使用する酸化物半導体トランジスタである請求項２１に記載の光センシング装置の駆動方法。
【請求項３２】
前記酸化物半導体材料は、ＺｎＯ、ＩｎＯ、ＳｎＯ、ＩｎＺｎＯ、ＺｎＳｎＯまたはＩｎＳｎＯを含む酸化物半導体材料であるか、または前記ＺｎＯ、ＩｎＯ、ＳｎＯ、ＩｎＺｎＯ、ＺｎＳｎＯまたはＩｎＳｎＯにＨｆ、Ｚｒ、Ｔｉ、Ｔａ、Ｇａ、Ｎｂ、Ｖ、Ａｌ、Ｇａ及びＳｎのうち少なくとも一つの材料がさらに含まれた酸化物半導体材料である請求項３１に記載の光センシング装置の駆動方法。
【請求項３３】
前記光センシング装置の第１ゲートドライバを使用して前記導電性光遮蔽膜に負のバイアス電圧を印加する請求項２１に記載の光センシング装置の駆動方法。
【請求項３４】
前記光センシング装置は複数のスイッチトランジスタを含み、前記方法は、
前記光センシング装置が動作する間に、前記複数のスイッチトランジスタのうち一部のしきい電圧を測定する段階と、
前記少なくとも一つの測定されたしきい電圧を基準しきい電圧と比較する段階と、
もし測定されたしきい電圧のうち少なくとも一つが基準しきい電圧より低ければ、前記複数のスイッチトランジスタのうち少なくとも一つの導電性光遮蔽膜に負のバイアス電圧を印加して、前記複数のスイッチトランジスタのうち少なくとも一つのしきい電圧を正の方向に移動させる段階と、をさらに含む請求項２１に記載の光センシング装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光センシング装置及びその駆動方法に係り、さらに詳細には、光センシング画素内の光センサートランジスタ及びスイッチトランジスタが、それぞれ同じ構造の酸化物半導体トランジスタで形成される光センシング装置、及び前記光センシング装置の動作信頼性を向上させる駆動方法に関する。
【背景技術】
【０００２】
酸化物半導体トランジスタは、チャネルの材料として酸化物半導体を使用するトランジスタである。例えば、酸化物半導体トランジスタは、基板、基板上に配されたゲート、ゲートの周囲を覆うように基板及びゲート上に配されたゲート絶縁膜、ゲート絶縁膜上に配された酸化物半導体チャネル層、及び前記チャネル層の両側を覆うように配されたソース及びドレインを備える。これらの酸化物半導体トランジスタは、チャネル層として使われる酸化物半導体の材料によって、光に敏感な特性を持つ。例えば、光に敏感な酸化物半導体材料として、ＺｎＯ系列の酸化物半導体、例えば、ＺｎＯ、ＴａＺｎＯ、ＩｎＺｎＯ（ＩＺＯ）、ＧａＩｎＺｎＯ（ＧＩＺＯ）などを挙げられる。これらの酸化物半導体材料をチャネル層として使用する場合、酸化物半導体トランジスタは、入射光の波長や光量によってしきい電圧及びドレイン電流が変わる特性があるため、光センシング素子として活用できる。
【０００３】
前述した特性により、酸化物半導体トランジスタは、現在光センシング素子として広く使われているＰＮ接合構造のフォトダイオードを代替できる。特に、酸化物半導体トランジスタはフォトダイオードより大きい光電流を発生させることができるため、酸化物半導体トランジスタを光センシング素子として使用する場合、光電流により発生した電荷を一定時間蓄積するために、光センシング画素内で一般的に使われるキャパシタを省略できる。例えば、光センシング画素は、光を感知するための酸化物半導体トランジスタと、データを出力するためのスイッチトランジスタだけでも簡単に構成できる。したがって、酸化物半導体トランジスタは、光を感知する多様な機器、例えば、撮像装置や光タッチスクリーンパネルなどで有効に使われる。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、光センシング画素内の光センサートランジスタとスイッチトランジスタとが、それぞれ同じ構造の酸化物半導体トランジスタで形成される光センシング装置を提供することである。
また、本発明が解決しようとする課題は、前記光センシング装置の動作信頼性を向上させる駆動方法を提供することである。
【課題を解決するための手段】
【０００５】
本発明の一態様による光センシング装置は、光を感知するための光センサートランジスタ、前記光センサートランジスタからデータを出力するためのスイッチトランジスタ、及び前記スイッチトランジスタの光入射面に配された導電性光遮蔽膜をそれぞれ備える、複数の光センシング画素のアレイと、それぞれの光センシング画素にゲート電圧及び負のバイアス電圧を提供するための第１ゲートドライバと、それぞれの光センシング画素から光センシング信号を受けてデータ信号を出力するための信号出力部と、を備える。
【０００６】
また、前記第１ゲートドライバは、それぞれの光センシング画素内のスイッチトランジスタのゲート電極に連結されてゲート電圧を提供するゲートライン、及びそれぞれの光センシング画素内の導電性光遮蔽膜に連結されて負のバイアス電圧を提供するバイアスラインを備える。
前記光センシング画素のアレイは、複数の列及び行で配列された複数の光センシング画素を含み、前記第１ゲートドライバは、行方向に沿って配列されている複数のゲートラインを備え、それぞれのゲートラインは、同じ行に沿って配列されている複数の光センシング画素にゲート電圧を提供する。
【０００７】
一実施態様によれば、前記第１ゲートドライバは、行方向に沿って配列されている複数のバイアスラインを備え、それぞれのバイアスラインは、同じ行に沿って配列されている複数の光センシング画素に負のバイアス電圧を提供する。
別の実施態様によれば、前記第１ゲートドライバのバイアスラインは、すべての光センシング画素に同時に同じ負のバイアス電圧を提供するように構成される。
【０００８】
また、前記光センシング装置は、それぞれの光センシング画素にリセット信号を提供するための第２ゲートドライバをさらに備える。
前記第２ゲートドライバは、それぞれの光センシング画素内の光センサートランジスタのゲート電極に連結されて、リセット信号を提供するリセットラインを備える。
また、前記第２ゲートドライバは、行方向に沿って配列されている複数のリセットラインを備え、それぞれのリセットラインは、同じ行に沿って配列されている複数の光センシング画素にリセット信号を提供する。
【０００９】
一実施態様によれば、前記光センサートランジスタ及び前記スイッチトランジスタは、チャネル膜として酸化物半導体材料を使用する酸化物半導体トランジスタである。
また、前記光センサートランジスタ及び前記スイッチトランジスタに使われる酸化物半導体材料は互いに同一である。
例えば、前記酸化物半導体材料は、ＺｎＯ、ＩｎＯ、ＳｎＯ、ＩｎＺｎＯ、ＺｎＳｎＯまたはＩｎＳｎＯを含む酸化物半導体材料であるか、または前記ＺｎＯ、ＩｎＯ、ＳｎＯ、ＩｎＺｎＯ、ＺｎＳｎＯまたはＩｎＳｎＯにＨｆ、Ｚｒ、Ｔｉ、Ｔａ、Ｇａ、Ｎｂ、Ｖ、Ａｌ、Ｇａ及びＳｎのうち少なくとも一つの材料がさらに含まれた酸化物半導体材料である。
【００１０】
一実施態様によれば、前記光センシング画素は、基板と、前記基板上に部分的に形成された第１ゲート電極及び第２ゲート電極と、前記基板と第１及び第２ゲート電極とを覆うように形成されたゲート絶縁膜と、前記ゲート絶縁膜上で前記第１ゲート電極と対向して配された第１チャネル膜と、前記ゲート絶縁膜上で前記第２ゲート電極と対向して配された第２チャネル膜と、前記第１チャネル膜の第１側面に形成された第１ソース／ドレイン電極と、前記第１チャネル膜の第２側面と前記第２チャネル膜の第１側面との間に形成された第２ソース／ドレイン電極と、前記第２チャネル膜の第２側面に形成された第３ソース／ドレイン電極と、前記第１ないし第３ソース／ドレイン電極と前記第１及び第２チャネル膜とを覆うように形成された透明絶縁層と、を含む。
【００１１】
ここで、前記光センサートランジスタは、前記第１ゲート電極、ゲート絶縁膜、第１チャネル膜、第１及び第２ソース／ドレイン電極及び透明絶縁層を含み、前記スイッチトランジスタは、前記第２ゲート電極、ゲート絶縁膜、第２チャネル膜、第２及び第３ソース／ドレイン電極及び透明絶縁層を含む。
また、前記光遮蔽膜は、前記第２チャネル膜を遮蔽するように前記透明絶縁層上に部分的に形成されている。
また、前記第１ゲートドライバは、前記光センシング装置の動作時間と前記スイッチトランジスタのしきい電圧との関係に関する予め測定されたデータ、前記スイッチトランジスタの基準しきい電圧に関するデータ、及び前記光遮蔽膜に印加された負のバイアス電圧と前記スイッチトランジスタのしきい電圧との関係に関する予め測定されたデータをさらに含む。
【００１２】
一方、本発明の別の態様による光センシング装置の駆動方法は、光センシング画素の光センシングデータ出力を制御するスイッチトランジスタ、及び前記スイッチトランジスタに対向して配された導電性光遮蔽膜を含む光センシング装置が動作する段階と、前記スイッチトランジスタのしきい電圧が基準しきい電圧より低いかどうかを確認する段階と、前記スイッチトランジスタのしきい電圧が基準しきい電圧より低ければ、前記導電性光遮蔽膜に負のバイアス電圧を印加して、前記スイッチトランジスタのしきい電圧を正の方向に移動させる段階と、を含む。
【００１３】
一実施態様において、前記負のバイアス電圧は、前記スイッチトランジスタにゲート電圧が印加される時に前記光遮蔽膜に印加され、前記スイッチトランジスタへのゲート電圧の印加が中断される時に、前記光遮蔽膜への負のバイアス電圧の印加が中断される。
前記光センシング装置は、複数の列及び行で配列された複数の光センシング画素のアレイを含み、前記ゲート電圧及び負のバイアス電圧は、前記複数の光センシング画素内の前記スイッチトランジスタ及び前記光遮蔽膜に１行ずつ順次にそれぞれ提供される。
別の実施態様において、前記光センシング装置が動作する間に、前記光遮蔽膜に持続的に負のバイアス電圧が印加される。
【００１４】
一実施態様において、前記スイッチトランジスタのしきい電圧が基準しきい電圧より低いかどうかを確認する段階は、前記光センシング装置の動作時間をモニタリングする段階と、前記光センシング装置の動作時間と前記スイッチトランジスタのしきい電圧との関係に関する予め測定されたデータを参照して、前記スイッチトランジスタのしきい電圧を予測する段階と、前記予測されたしきい電圧と基準しきい電圧とを比較する段階と、を含む。
別の実施態様において、前記スイッチトランジスタのしきい電圧が基準しきい電圧より低いかどうかを確認する段階は、前記光センシング装置が動作する間に前記スイッチトランジスタのしきい電圧を測定する段階と、前記測定されたしきい電圧と基準しきい電圧とを比較する段階と、を含む。
例えば、前記しきい電圧の測定は、既定の一定の時間間隔で行われる。
【００１５】
一実施態様において、前記導電性光遮蔽膜に負のバイアス電圧を印加して前記スイッチトランジスタのしきい電圧を正の方向に移動させる段階は、前記光遮蔽膜に印加された負のバイアス電圧と前記スイッチトランジスタのしきい電圧との関係に関する、予め測定されたデータを参照して前記負のバイアス電圧を調節する段階を含む。
別の実施態様において、前記導電性光遮蔽膜に負のバイアス電圧を印加して、前記スイッチトランジスタのしきい電圧を正の方向に移動させる段階は、前記スイッチトランジスタのしきい電圧が基準しきい電圧と同一であるか、またはそれより大きくなるまで、既定の一定の増分ほど負のバイアス電圧を増加させた後、前記導電性光遮蔽膜に負のバイアス電圧を印加する段階と、前記スイッチトランジスタのしきい電圧が基準しきい電圧より低いかどうかを確認する段階と、を反復する。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施形態による光センシング装置の一つの光センシング画素の構造を概略的に示す断面図である。
【図２】図１に示した本発明の一実施形態による光センシング装置の一つの光センシング画素についての概略的な回路図である。
【図３】経時的な酸化物半導体トランジスタのしきい電圧シフト現象を示すグラフである。
【図４】光遮蔽膜に負（−）のバイアス電圧を印加した時、スイッチトランジスタのしきい電圧が正（＋）の方向にシフトされる現象を示すグラフである。
【図５】本発明の一実施形態による光センシング装置の駆動方法を示すタイミング図である。
【図６】本発明の別の実施形態による光センシング装置の駆動方法を示すタイミング図である。
【図７】図５に示した方法で駆動される、本発明の一実施形態による光センシング装置の概略的な構成を例示的に示すブロック図である。
【図８】図６に示した方法で駆動される、本発明の別の実施形態による光センシング装置の概略的な構成を例示的に示すブロック図である。
【図９】動作時間とスイッチトランジスタのしきい電圧との関係を例示的に示すグラフである。
【図１０】光遮蔽膜に印加された負のバイアス電圧とスイッチトランジスタのしきい電圧との関係を例示的に示すグラフである。
【図１１】光遮蔽膜に適宜な負のバイアス電圧が印加されるようにバイアス電圧を調節するための、本発明の一実施形態による方法を示すフローチャートである。
【図１２】光遮蔽膜に適宜な負のバイアス電圧が印加されるようにバイアス電圧を調節するための、本発明の別の実施形態による方法を示すフローチャートである。
【発明を実施するための形態】
【００１７】
以下、添付した図面を参照して、光センシング装置及びその駆動方法について詳細に説明する。以下の図面で同じ参照符号は同じ構成要素を称し、図面上で各構成要素のサイズは、説明の明瞭性及び便宜のため誇張している。
【００１８】
図１は、本発明の一実施形態による光センシング装置の一つの光センシング画素１００の構造を概略的に示す断面図である。図１を参照すれば、光センシング画素１００は、一つの基板１０１上に形成されたスイッチトランジスタ１３０と、光センサートランジスタ１４０とを備える。図１に示したように、スイッチトランジスタ１３０と光センサートランジスタ１４０とは、基板１０１上で直列に連結されている。例えば、スイッチトランジスタ１３０と光センサートランジスタ１４０とは、一つの共通ソース／ドレイン電極１０９を持つ。また、スイッチトランジスタ１３０と光センサートランジスタ１４０とは、同じ光敏感性の酸化物半導体トランジスタ構造を持つ。ただし、スイッチトランジスタ１３０の動作が入射光により影響されないように、スイッチトランジスタ１３０の光入射面には、入射光を遮断するための光遮蔽膜１１４がさらに配される。
【００１９】
さらに具体的に説明すれば、光センシング画素１００は、基板１０１、基板１０１上にそれぞれ部分的に形成された第１ゲート電極１０２と第２ゲート電極１０３、前記基板１０１と第１及び第２ゲート電極１０２，１０３上に全体的に塗布されたゲート絶縁膜１０４、第１ゲート電極１０２と対向するゲート絶縁膜１０４上の位置に形成された第１チャネル膜１０６、第２ゲート電極１０３と対向するゲート絶縁膜１０４上の位置に形成された第２チャネル膜１０７、第１チャネル膜１０６及び第２チャネル膜１０７の両側にそれぞれ形成された第１ないし第３ソース／ドレイン電極１０８，１０９，１１０、前記第１ないし第３ソース／ドレイン電極１０８，１０９，１１０と第１及び第２チャネル膜１０６，１０７上に全体的に形成された透明絶縁層１１９、透明絶縁層１１９を貫通して第１ソース／ドレイン電極１０８に連結された第１配線１１２、透明絶縁層１１９を貫通して第３ソース／ドレイン電極１１０に連結された第２配線１１３、及びスイッチトランジスタ１３０の第２チャネル膜１０７を遮蔽するように透明絶縁層１１９上に形成された光遮蔽膜１１４を含む。
【００２０】
このような光センシング画素１００の構造で、第１ゲート電極１０２、ゲート絶縁膜１０４、第１チャネル膜１０６、第１及び第２ソース／ドレイン電極１０８，１０９及び第１配線１１２は、光センサートランジスタ１４０を構成する。また、第２ゲート電極１０３、ゲート絶縁膜１０４、第２チャネル膜１０６、第２及び第３ソース／ドレイン電極１０９，１１０及び第２配線１１３は、スイッチトランジスタ１３０を構成できる。したがって、ゲート絶縁膜１０４と第２ソース／ドレイン電極１０９とは、光センサートランジスタ１４０及びスイッチトランジスタ１３０により共有される。図１に示したように、第１ソース／ドレイン電極１０８は、第１チャネル膜１０６の左側一部領域と、前記第１チャネル膜１０６の左側にあるゲート絶縁膜１０４とを覆うように形成される。また、第２ソース／ドレイン電極１０９は、第１チャネル膜１０６の右側一部領域と第２チャネル膜１０７の左側一部領域、及び前記第１チャネル膜１０６と第２チャネル膜１０７との間のゲート絶縁膜１０４を覆うように形成される。そして、第３ソース／ドレイン電極１１０は、第２チャネル膜１０７の右側一部領域と、前記第２チャネル膜１０７の右側にあるゲート絶縁膜１０４とを覆うように形成される。
【００２１】
基板１０１及びゲート絶縁膜１０４は絶縁性材料からなる。もし、本発明による光センシング装置がディスプレイパネルのディスプレイ画素内に統合されるか、またはディスプレイパネルの表面上に付着される光タッチスクリーンパネルとして使われる場合、基板１０１及びゲート絶縁膜１０４は透明な絶縁性材料からなる。例えば、基板１０１はガラスからなり、ゲート絶縁膜１０４は、ＳｉＯ２などの透明な絶縁性材料からなる。しかしながら、本発明による光センシング装置が一般的な撮像素子として使われる場合、基板１０１及びゲート絶縁膜１０４が透明な必要はない。また、第１ないし第３ソース／ドレイン電極１０８，１０９，１１０は、導電性金属または導電性金属酸化物材料からなる。本発明による光センシング装置が光タッチスクリーンパネルとして使われる場合、前記第１ないし第３ソース／ドレイン電極１０８，１０９，１１０は、例えば、ＩＴＯなどの透明な導電性材料からなる。透明絶縁層１１９は、例えば、ＳｉＯ２などの透明な絶縁性材料からなる。また、第１配線１１２、第２配線１１３及び光遮蔽膜１１４は同じ導電性材料、例えば、金属や導電性金属酸化物からなる。特に、光遮蔽膜１１４の厚さは、光が透過できないようにその材料の表皮深さより厚い。
【００２２】
一方、第１及び第２チャネル膜１０６，１０７は、光に敏感な酸化物半導体材料からなる。例えば、かかる酸化物半導体チャネル材料として、ＺｎＯ、ＩｎＯ、ＳｎＯ、ＩｎＺｎＯ、ＺｎＳｎＯ、ＩｎＳｎＯなどの酸化物半導体材料を使用するか、または前述した酸化物半導体材料にＨｆ、Ｚｒ、Ｔｉ、Ｔａ、Ｇａ、Ｎｂ、Ｖ、Ａｌ、Ｇａ、ＳｎなどのＩＩＩ族、ＩＶ族、ＸＩＩＩ族またはＸＩＶ族元素の材料が一つ以上さらに混合された材料を使用できる。第１及び第２チャネル膜１０６，１０７は、それぞれ単一の酸化物半導体層で形成されてもよいが、図１に示したように、多層構造で形成されてもよい。例えば、図１には、それぞれのチャネル膜１０６，１０７が、下部チャネル膜１０６ａ，１０７ａ、中心チャネル膜１０６ｂ，１０７ｂ及び上部チャネル膜１０６ｃ，１０７ｃを含む３層構造で形成された例を図示している。
【００２３】
例えば、中心チャネル膜１０６ｂ，１０７ｂは、前述したチャネル材料のうち光に対する敏感度の最も高いＺｎＯ、ＩｎＯ、ＳｎＯ、ＩｎＺｎＯ、ＺｎＳｎＯまたはＩｎＳｎＯからなりうる。下部チャネル膜１０６ａ，１０７ａは、中心チャネル膜１０６ｂ，１０７ｂの材料によりトランジスタのしきい電圧が過度に低くなることを防止するためのしきい電圧調節層である。例えば、下部チャネル膜１０６ａ，１０７ｂは、ＸＺｎＯ、ＸＩｎＯ、ＸＳｎＯ、ＸＩｎＺｎＯ、ＸＺｎＳｎＯまたはＸＩｎＳｎＯ（ここで、Ｘは、Ｈｆ、Ｚｒ、Ｔｉ、Ｔａ、Ｇａ、Ｎｂ、Ｖ、Ａｌ、Ｇａ、Ｓｎのうち少なくとも一つ）からなりうる。トランジスタのしきい電圧は、下部チャネル膜１０６ａ，１０７ｂの材料及び厚さによって０Ｖに近く調節される。また、上部チャネル膜１０６ｃ，１０７ｃは、中心チャネル膜１０６ｂ，１０７ｂを保護する保護膜の役割を行える。例えば、ソース／ドレイン電極１０８，１０９，１１０を形成する間に、上部チャネル膜１０６ｃ，１０７ｃはエッチング阻止膜の役割を行える。また、前記上部チャネル膜１０６ｃ，１０７ｃは、外部の物質による中心チャネル膜１０６ｂ，１０７ｂの変形を防止するためのパッシベーション膜の役割を行える。これらの上部チャネル膜１０６ｃ，１０７ｃは、例えば、ＭＺｎＯ、ＭＩｎＯ、ＭＳｎＯ、ＭＩｎＺｎＯ、ＭＺｎＳｎＯまたはＭＩｎＳｎＯ（ここで、Ｍは、Ｈｆ、Ｚｒ、Ｔｉ、Ｔａ、Ｇａ、Ｎｂ、Ｖ、Ａｌ、Ｇａ、Ｓｎのうち少なくとも一つ）からなりうる。
【００２４】
図２は、図１に示した本発明の一実施形態による光センシング装置の一つの光センシング画素１００についての回路図を概略的に示している。図２を参照すれば、光センシング画素１００は、互いに直列に連結された光センサートランジスタ１４０及びスイッチトランジスタ１３０を備える。例えば、光センサートランジスタ１４０及びスイッチトランジスタ１３０は、図１の第２ソース／ドレイン電極１０９を通じて互いに連結されうる。光センサートランジスタ１４０は、入射光を感知するための光センシング素子の役割を行い、スイッチトランジスタ１３０は、光センシング信号を出力させるためのスイッチの役割を行う。また、図２に示したように、光センシング画素１００は、スイッチトランジスタ１３０のゲート電極１０３に連結されるゲートラインＧａｔｅ、スイッチトランジスタ１３０の第３ソース／ドレイン電極１１０に連結されるデータラインＤａｔａ、光センサートランジスタ１４０の第１ソース／ドレイン電極１０８に連結される駆動電圧ラインＶｄｄ、及び光センサートランジスタ１４０のゲート電極１０２に連結されるリセットラインＶｒｅｓｅｔをさらに含む。例えば、データラインＤａｔａは、第２配線１１３を通じて第３ソース／ドレイン電極１１０に電気的に連結され、駆動電圧ラインＶｄｄは、第１配線１１２を通じて第１ソース／ドレイン電極１０８に電気的に連結される。また、スイッチトランジスタ１３０のしきい電圧シフト現象を防止するために、光センシング画素１００は、光遮蔽膜１１４に負（−）のバイアス電圧を印加するためのバイアスラインＶｂｉａｓをさらに含む。
【００２５】
このような光センシング画素１００の構造で、ゲートラインＧａｔｅを通じてスイッチトランジスタ１３０にゲート電圧が印加されれば、スイッチトランジスタ１３０がＯＮ状態になる。すると、スイッチトランジスタ１３０を通じて、光センサートランジスタ１４０からデータラインＤａｔａに電流が流れる。この時、光センサートランジスタ１４０からデータラインＤａｔａに流れる電流の量は、光センサートランジスタ１４０に入射する光の強度によって変化する。したがって、データラインＤａｔａを通じて流れる電流の量を測定すれば、光センサートランジスタ１４０に入射する光の強度を計算できる。一方、スイッチトランジスタ１３０にゲート電圧が印加されない間には、スイッチトランジスタ１３０がＯＦＦ状態になるので、データラインＤａｔａに電流が流れなくなる。
【００２６】
ところが、チャネルの材料として酸化物半導体を使用する酸化物半導体トランジスタでは、光と電気によるストレスのため、経時的にしきい電圧が順次負の方向に移動する現象が発生しうる。もし、光センシング画素１００のスイッチトランジスタ１３０でこれらの現象が発生する場合、スイッチトランジスタ１３０のＯＮ／ＯＦＦ動作が不正確に行われる恐れがある。例えば、ゲート電圧が印加されなくてもスイッチトランジスタ１３０がＯＦＦ状態ではなくＯＮ状態に留まる可能性もある。これは、光センシング画素１００の動作信頼性を低下させる原因となる。特に、本発明による光センシング装置が光タッチスクリーンパネルとして使われる場合、ディスプレイパネルから入射する光（例えば、液晶ディスプレイパネルの場合、バックライト光）により、このようなしきい電圧シフト現象が加速化する。図３は、経時的な酸化物半導体トランジスタのしきい電圧シフト現象を例示的に示すグラフである。例えば、約６０℃の温度で、酸化物半導体トランジスタに約−２０Ｖのゲート電圧及び約１０Ｖの駆動電圧が印加される間に、約１０，０００ｎｉｔ（ｃｄ／ｍ２）の光が酸化物半導体トランジスタに照射されれば、図３のグラフに示したように、経時的に酸化物半導体のしきい電圧が負の方向に移動することが分かる。
【００２７】
したがって、スイッチトランジスタ１３０でしきい電圧シフト現象の発生を防止するために、光遮蔽膜１１４に負（−）のバイアス電圧を印加できる。これは、図１を参照する時、ゲート電極１０３の上側に負電位が形成されれば、エネルギーバンド理論によってスイッチトランジスタ１３０をＯＮさせるために、ゲート電極１０３に印加されるべき電圧が増大せねばならないためである。図４は、光遮蔽膜１１４に負のバイアス電圧を印加した時、スイッチトランジスタ１３０のしきい電圧が正（＋）の方向にシフトされる現象を例示的に示すグラフである。図４のグラフを参照すれば、ゲート電極１０３の幅が約２μｍ、長さが約５０μｍ、ゲート絶縁膜１０４の厚さが約１５ｎｍである時、光遮蔽膜１１４に印加される負のバイアス電圧が大きくなるほど、スイッチトランジスタ１３０のしきい電圧がさらに正の方向に移動するということが分かる。図４で、Ｖｄｓは、スイッチトランジスタ１３０のドレインとソース間の電圧を表す。したがって、スイッチトランジスタ１３０のしきい電圧が負の方向にシフトされる分ほど光遮蔽膜１１４に印加される負のバイアス電圧を増大させれば、しきい電圧の負の方向の移動を相殺させることができる。結果的に、光遮蔽膜１１４に負のバイアス電圧を印加することによって、スイッチトランジスタ１３０のしきい電圧が固定される。
【００２８】
前述した構造の光センシング画素１００を持つ光センシング装置で、光遮蔽膜１１４に負のバイアス電圧を印加する方式は、２つの方式がありうる。例えば、図５に示したように、スイッチトランジスタ１３０をＯＮさせるために、スイッチトランジスタ１３０にゲート電圧が印加される間のみに光遮蔽膜１１４に負のバイアス電圧が印加される。図５を参照すれば、光センシング画素１００から光センシングデータを読み込むために、光センシング画素１００のゲートラインＧａｔｅを通じてスイッチトランジスタ１３０にゲート電圧が所定の時間の間に印加される。これと同時に、スイッチトランジスタ１３０の光遮蔽膜１１４に負のバイアス電圧を印加することで、スイッチトランジスタ１３０のしきい電圧を正の方向に移動させる。すると、光及び電気的ストレスによりスイッチトランジスタ１３０のしきい電圧が負の方向に移動したとしても、光遮蔽膜１１４に負のバイアス電圧が印加される間に再び正の方向に移動するので、スイッチトランジスタ１３０は、最初に設計されたゲート電圧でＯＮになりうる。次いで、スイッチトランジスタ１３０へのゲート電圧の印加が中断されれば、それと同時に光遮蔽膜１１４への負のバイアス電圧の印加も中断される。光センシング画素１００から光センシングデータを読み込んだ後には、図５に示したように、リセットラインＶｒｅｓｅｔを通じて、光センサートランジスタ１４０のゲート電極１０２に正のリセット信号を印加する。リセット信号は、光に露出された間に光センサートランジスタ１４０のチャネル膜１０６の境界面に蓄積された電荷を除去することで、光センサートランジスタ１４０を初期化するための信号である。リセット信号により光センサートランジスタ１４０は、光を受ける前の初期状態に戻る。
【００２９】
さらに別の方式で、図６に示したように、光センシング装置が動作する間に光遮蔽膜１１４に持続的に負のバイアス電圧が印加されてもよい。図６を参照すれば、スイッチトランジスタ１３０と光センサートランジスタ１４０とに、それぞれゲート電圧とリセット信号とを印加する方式は、図５で説明した方式と同一である。しかしながら、図６に示した方式は、スイッチトランジスタ１３０に対するゲート電圧の印加如何とは関係なく、常に光遮蔽膜１１４に負のバイアス電圧が印加されるという点で、図５に示した方式と差がある。
【００３０】
一方、光センシング装置は、複数の前述した光センシング画素１００のアレイと、前記複数の光センシング画素１００をそれぞれ駆動させるための駆動回路とを備える。図７は、図５に示した方式で駆動される、本発明の一実施形態による光センシング装置２００の概略的な構成を例示的に示すブロック図である。図７を参照すれば、本発明の一実施形態による光センシング装置２００は、入射光を感知する複数の光センシング画素１００のアレイ、ゲート電圧と負のバイアス電圧とを前記複数の光センシング画素１００にそれぞれ順次に提供するための第１ゲートドライバ２１０、前記複数の光センシング画素１００にリセット信号をそれぞれ順次に提供するための第２ゲートドライバ２２０、及びそれぞれの光センシング画素１００から光センシングデータを受けて出力するための信号出力部２３０を備える。
【００３１】
図７に示したように、図１及び図２に示した構造を持つ複数の光センシング画素１００は、複数の列（ｃｏｌｕｍｎ）及び行（ｒｏｗ）に配列される。例えば、複数の光センシング画素１００は、ｎ個の行及びｍ個の列を持つアレイの形態で配列される。第１ゲートドライバ２１０は、それぞれの光センシング画素１００を個別的に活性化させて、それぞれの光センシング画素１００から光センシングデータが出力されるように制御する役割を行う。このために、第１ゲートドライバ２１０は、行方向に沿って配列された複数のゲートラインを備える。それぞれのゲートラインは、同じ行に沿って配列されているすべての光センシング画素１００、特に、光センシング画素１００内のスイッチトランジスタ１３０のゲート電極１０３に連結される。また、第１ゲートドライバ２１０は、スイッチトランジスタ１３０のしきい電圧シフトを防止するために、負のバイアス電圧をそれぞれの光センシング画素１００に提供する役割を行う。このために、第１ゲートドライバ２１０は、行方向に沿って配列された複数のバイアスラインを備える。それぞれのバイアスラインは、同じ行に沿って配列されている光センシング画素１００、特に、光センシング画素１００内のスイッチトランジスタ１３０の光遮蔽膜１１４に連結される。
【００３２】
また、第２ゲートドライバ２２０は、それぞれの光センシング画素１００から光センシングデータを読み込んだ後、光センシング画素１００内の光センサートランジスタ１４０を初期化させる役割を行う。このために、第２ゲートドライバ２２０は、行方向に沿って配列された複数のリセットラインを備える。それぞれのリセットラインは、同じ行に沿って配列されているすべての光センシング画素１００、特に、光センシング画素１００内の光センサートランジスタ１４０のゲート電極１０２に連結される。そして、信号出力部２３０は、それぞれの光センシング画素１００から発生する光センシングデータを受けて信号を出力する役割を行う。このために、信号出力部２３０は、列方向に沿って配列された複数のデータラインを備える。それぞれのデータラインは、同じ列に沿って配列されているすべての光センシング画素１００、特に、光センシング画素１００内のスイッチトランジスタ１３０の第３ソース／ドレイン電極１１０に連結される。
【００３３】
これらの光センシング装置２００の構造で、第１ゲートドライバ２１０は、複数のゲートライン及びバイアスラインを通じて光センシング画素１００に、図５に示したようなゲート電圧及び負のバイアス電圧を、光センシング画素１００に１行ずつ順次に提供する。例えば、第１ゲートドライバ２１０は、ｎ番目行の光センシング画素１００にゲート電圧と負のバイアス電圧とを同時に提供した後、ｎ＋１番目行の光センシング画素１００にゲート電圧と負のバイアス電圧とを同時に提供する。一方、第２ゲートドライバ２２０は、第１ゲートドライバ２１０がｎ＋１番目行の光センシング画素１００にゲート電圧と負のバイアス電圧とを提供する間に、図５に示したように、ｎ番目行の光センシング画素１００にリセット信号を提供する。
【００３４】
図８は、図６に示した方式で駆動される、本発明の別の実施形態による光センシング装置２００´の概略的な構成を例示的に示すブロック図である。図８に示した光センシング装置２００´は、図７の光センシング装置２００と同様に、入射光を感知する複数の光センシング画素１００のアレイ、複数の光センシング画素１００にゲート電圧と負のバイアス電圧とを提供するための第１ゲートドライバ２１０´、複数の光センシング画素１００にリセット信号を提供するための第２ゲートドライバ２２０、及びそれぞれの光センシング画素１００から光センシングデータを受けて出力するための信号出力部２３０を備える。図８に示した光センシング装置２００´の場合、第１ゲートドライバ２１０´のバイアスラインがすべての光センシング画素１００に一度に連結されているという点で、図７に示した光センシング装置２００と差がある。したがって、図８に示した光センシング装置２００´で、すべての光センシング装置２００には同時に同じ負のバイアス電圧が印加される。例えば、図６に示したように、第１ゲートドライバ２１０´は、スイッチトランジスタ１３０に対するゲート電圧の印加如何と関係なく、常に負のバイアス電圧をすべての光センシング装置２００に同時に印加できる。図８に示した光センシング装置２００´の残りの構成及び動作は、図７で説明した光センシング装置２００の構成及び動作と同一でありうる。
【００３５】
本発明の一実施形態によれば、光遮蔽膜１１４に印加される負のバイアス電圧は、スイッチトランジスタ１３０のしきい電圧シフト程度によって変化する。前述したように、酸化物半導体を含むスイッチトランジスタ１３０のしきい電圧は、経時的に負の方向に順次移動する。したがって、光遮蔽膜１１４に印加される負のバイアス電圧も、それにより増大する必要がある。また、光センシング装置２００，２００´の動作初期には、スイッチトランジスタ１３０のしきい電圧シフトがほとんどない状態であるため、動作初期から光遮蔽膜１１４に負のバイアス電圧を印加する必要はない。また、光遮蔽膜１１４に印加される負のバイアス電圧を毎瞬間調節する必要はなく、スイッチトランジスタ１３０のしきい電圧が一定の限界を外れる時にのみ光遮蔽膜１１４に印加される負のバイアス電圧を調節することもできる。
【００３６】
例えば、光センシング装置２００，２００´の動作時間とスイッチトランジスタ１３０のしきい電圧との関係を例示的に示す図９のグラフを参照すれば、動作初期にスイッチトランジスタ１３０のしきい電圧は、元々設計されたしきい電圧Ｖｔｈ０を維持する。そして、時間ｔ１でスイッチトランジスタ１３０のしきい電圧はＶｔｈ１に落ちる。次いで、光センシング装置２００，２００´が動作する間に、時間ｔ２でスイッチトランジスタ１３０のしきい電圧はＶｔｈ２に落ち、時間ｔ３でしきい電圧はＶｔｈ３まで落ちる。また、光遮蔽膜１１４に印加された負のバイアス電圧とスイッチトランジスタ１３０のしきい電圧との関係を例示的に示す図１０のグラフを参照すれば、負のバイアス電圧がＶ１である時にスイッチトランジスタ１３０のしきい電圧はΔＶｔｈ１ほど増加し、Ｖ２である時はΔＶｔｈ２ほど、Ｖ３である時はΔＶｔｈ２ほどそれぞれ増加する。したがって、ΔＶｔｈ１＝Ｖｔｈ０−Ｖｔｈ１、ΔＶｔｈ２＝Ｖｔｈ０−Ｖｔｈ２、ΔＶｔｈ３＝Ｖｔｈ０−Ｖｔｈ３とそれぞれ仮定する時、時間ｔ１では、光遮蔽膜１１４にＶ１のバイアス電圧を印加し、時間ｔ２では、Ｖ２のバイアス電圧を印加し、時間ｔ３では、Ｖ３のバイアス電圧を印加する。このように、光遮蔽膜１１４に印加される負のバイアス電圧を調節することで、スイッチトランジスタ１３０の結果的なしきい電圧を常に一定に維持させる。
【００３７】
図１１は、前述した原理によって、光遮蔽膜１１４に適宜な負のバイアス電圧が印加されるようにバイアス電圧を調節するための、本発明の一実施形態による方法を示すフローチャートである。図１１のフローチャートを参照すれば、光センシング装置２００，２００´が動作し始めれば、段階Ｓ１０で光センシング装置２００，２００´が動作し始めれば、光センシング装置２００，２００´の動作時間をリアルタイムでモニタリングする。これらの過程は、例えば、光センシング装置２００，２００´の第１ゲートドライバ２１０，２１０´で行われる。次いで、段階Ｓ１１で、図９に示したような光センシング装置２００，２００´の動作時間とスイッチトランジスタ１３０のしきい電圧との関係を利用して、スイッチトランジスタ１３０のしきい電圧を予測する。光センシング装置２００，２００´の動作時間とスイッチトランジスタ１３０のしきい電圧との関係は、予め実験を通じて測定される。測定された結果データは、例えば、第１ゲートドライバ２１０，２１０´内のメモリ（図示せず）に保存される。第１ゲートドライバ２１０，２１０´は、メモリに保存された関係データを参照して、現在時間でスイッチトランジスタ１３０のしきい電圧を予測できる。
【００３８】
次いで、段階Ｓ１２で、スイッチトランジスタ１３０の予測されたしきい電圧が許容範囲を外れたかどうかを確認する。例えば、第１ゲートドライバ２１０，２１０´のメモリには、基準しきい電圧に関するデータが保存されている。第１ゲートドライバ２１０，２１０´は、予測されたしきい電圧と基準しきい電圧とを比較した後、予測されたしきい電圧が基準しきい電圧より低いならば、段階Ｓ１３で、光遮蔽膜１１４に印加される負のバイアス電圧を増加させる。もし、予測されたしきい電圧が許容範囲内にあるならば、光遮蔽膜１１４に印加される負のバイアス電圧をそのまま維持する。例えば、図９及び図１０の例を参照すれば、まだ時間ｔ０が過ぎていなければ、光遮蔽膜１１４に印加される負のバイアス電圧を０Ｖに維持する。そして、光センシング装置２００，２００´の動作時間がｔ１に到達すれば、第１ゲートドライバ２１０，２１０´は、光遮蔽膜１１４に印加される負のバイアス電圧をＶ１に増加させる。このような動作を行うために、第１ゲートドライバ２１０，２１０´のメモリには、光遮蔽膜１１４に印加された負のバイアス電圧とスイッチトランジスタ１３０のしきい電圧との関係に関する、予め測定された結果データが保存されている。
【００３９】
一方、スイッチトランジスタ１３０のしきい電圧を実際に測定して負のバイアス電圧を調節することもできる。図１２は、スイッチトランジスタ１３０のしきい電圧を直接測定して光遮蔽膜１１４に印加される負のバイアス電圧を調節する、本発明のさらに別の実施形態による方法を示すフローチャートである。図１２を参照すれば、光センシング装置２００，２００´が動作する間に、段階Ｓ２０で、第１ゲートドライバ２１０，２１０´は、スイッチトランジスタ１３０のしきい電圧を測定する。しきい電圧の測定は、例えば、毎瞬間にリアルタイムで行われてもよい。しかしながら、スイッチトランジスタ１３０のしきい電圧シフトは、比較的長時間にかけて徐々に起きるため、既定の一定の時間間隔でしきい電圧の測定が行われてもよい。また、しきい電圧の測定は、光センシング装置２００，２００´内のすべてのスイッチトランジスタ１３０に対して行われる必要はなく、予め選択された複数個（例えば、３ないし１２個）のスイッチトランジスタ１３０のしきい電圧のみを測定してもよい。
【００４０】
次いで、段階Ｓ２１で、第１ゲートドライバ２１０，２１０´は、測定されたスイッチトランジスタ１３０のしきい電圧が許容範囲を外れたかどうかを確認する。前述したように、第１ゲートドライバ２１０，２１０´のメモリには、基準しきい電圧に関するデータが保存されている。第１ゲートドライバ２１０，２１０´は、測定されたしきい電圧と基準しきい電圧とを比較した後、予測されたしきい電圧が基準しきい電圧より低いならば、段階Ｓ２２で、光遮蔽膜１１４に印加される負のバイアス電圧を増加させる。バイアス電圧の増加量は、メモリに予め保存されている図１０の関係データを参照して定められるか、または、既定の量ほどのみバイアス電圧を増加させる。次いで、段階Ｓ２３で、スイッチトランジスタ１３０の変化したしきい電圧を再び測定する。そして、段階Ｓ２４で、スイッチトランジスタ１３０の変化したしきい電圧を基準しきい電圧と再び比較する。もし、しきい電圧が依然として許容範囲を外れれば、段階Ｓ２２に戻って、光遮蔽膜１１４に印加される負のバイアス電圧を再び増加させる。このような方式で、スイッチトランジスタ１３０のしきい電圧が許容範囲内に入るまで、すなわち、スイッチトランジスタ１３０のしきい電圧が基準しきい電圧と同一であるか、またはそれより大きくなるまで、段階Ｓ２２ないし段階Ｓ２４を反復できる。
【００４１】
これまで、本発明の理解を助けるために、光センシング装置及びその駆動方法についての例示的な実施形態が説明され、かつ添付した図面に図示された。しかしながら、これらの実施形態は単に本発明を例示するためのものであり、これを制限しないという点が理解されねばならない。そして、本発明は、図示または説明に限定されないという点が理解されねばならない。これは、多様な他の変形が当業者により行われうるためである。
【産業上の利用可能性】
【００４２】
本発明は、光センシング装置関連の技術分野に好適に用いられる。
【符号の説明】
【００４３】
１００  光センシング画素
１０１  基板
１０２  第１ゲート電極
１０３  第２ゲート電極
１０４  ゲート絶縁膜
１０６  第１チャネル膜
１０６ａ，１０７ａ  下部チャネル膜
１０６ｂ，１０７ｂ  中心チャネル膜
１０６ｃ，１０７ｃ  上部チャネル膜
１０８  第１ソース／ドレイン電極
１０９  第２ソース／ドレイン電極
１１０  第３ソース／ドレイン電極
１１２  第１配線
１１３  第２配線
１１４  光遮蔽膜
１１９  透明絶縁層
１３０  スイッチトランジスタ
１４０  光センサートランジスタ
【図１】
2012231138.tif 000003
【図２】
2012231138.tif 000004
【図３】
2012231138.tif 000005
【図４】
2012231138.tif 000006
【図５】
2012231138.tif 000007
【図６】
2012231138.tif 000008
【図７】
2012231138.tif 000009
【図８】
2012231138.tif 000010
【図９】
2012231138.tif 000011
【図１０】
2012231138.tif 000012
【図１１】
2012231138.tif 000013
【図１２】
2012231138.tif 000014