(57)【要約】【課題】水素を用いた熱分解において、水素濃度を規定してエッチング速度を制御することで、半導体装置の製造方法の加工精度を向上させる。【解決手段】半導体装置１の製造方法は、基板１０に窒化物半導体で形成された第１層（障壁層２５）および第２層（キャップ層２６）を順に堆積させる堆積工程と、窒素および水素の混合雰囲気中で加熱して第２層をエッチングする熱エッチング工程とを備える。熱エッチング工程では、水素濃度が１％以上２０％以下であることが望ましい。【選択図】図１Ｇ
2012231081.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に窒化物半導体で形成された第１層および第２層が堆積された半導体装置の製造方法であって、
前記基板に前記第１層および前記第２層を順に堆積させる堆積工程と、
窒素および水素の混合雰囲気中で加熱して前記第２層をエッチングする熱エッチング工程とを備え、
前記熱エッチング工程では、水素濃度が１％以上２０％以下であること
を特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法であって、
前記熱エッチング工程は、前記基板の温度を７００℃以上９００℃以下にして処理されること
を特徴とする半導体装置の製造方法。
【請求項３】
請求項１または請求項２に記載の半導体装置の製造方法であって、
前記第１層は、窒化アルミニウムガリウムで形成され、
前記第２層は、窒化インジウムガリウムで形成されていること
を特徴とする半導体装置の製造方法。
【請求項４】
請求項１から請求項３までのいずれか１つに記載の半導体装置の製造方法であって、
前記熱エッチング工程でエッチングされた領域は、前記第１層が露出していること
を特徴とする半導体装置の製造方法。
【請求項５】
請求項１から請求項４までのいずれか１つに記載の半導体装置の製造方法であって、
前記堆積工程において、前記基板と前記第１層との間に、チャネルを形成するチャネル層を堆積させること
を特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物半導体が堆積された半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、窒化物半導体は、従来から用いられているシリコンに対して、物性定数が優れているため、トランジスタの高耐圧化、大電流化に有効であると考えられ、研究が進められている。窒化物半導体のヘテロ接合を用いたＨＦＥＴ（Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ；ヘテロ構造電界効果トランジスタ）は、ゲート電極に電圧を印加しないときに、ソース電極とドレイン電極との間に電流が流れ続ける、いわゆるノーマリーオンの動作をする。近年では、パワーエレクトロニクスの分野において、ゲート電極に電圧を印加しないときに、ソース電極とドレイン電極との間に電流が流れない、いわゆるノーマリーオフの動作をする電界効果トランジスタが望まれている。
【０００３】
このような背景から、ヘテロ接合を有する電界効果トランジスタにおいて、ノーマリーオフの動作を実現する方法として、障壁層の上にｐ型半導体層を積層し、ゲート電極直下の領域を保護した状態で、ｐ型半導体層をエッチングすることが考えられている（例えば、特許文献１参照。）。つまり、ゲート電極直下の領域にのみｐ型半導体層を設けることで、２次元電子ガス層が分断されている。
【０００４】
また、窒化物半導体をエッチングする方法として、窒素、アンモニア、ヘリウム、アルゴン、キセノン、およびネオンのうち少なくとも１種と水素との混合雰囲気中で、窒化物半導体が積層された半導体装置を加熱することが考えられている（例えば、特許文献２参照。）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−３３９５６１号公報
【特許文献２】特開２００７−２８１５２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、特許文献１には、ｐ型半導体層をエッチングする方法として、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅ−Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）エッチングなどのプラズマエッチングが挙げられている。しかしながら、エッチング方法として他の方法を適用することができれば、製造装置の選択の自由度を向上させることができる。
【０００７】
また、特許文献２に記載の方法では、エッチング速度について考慮されていないため、過剰なエッチングによって、エッチングストップ層がエッチングされることや、エッチングマスク層で保護された領域がエッチングされること（サイドエッチング）が生じる虞がある。
【０００８】
本発明は、上記の課題を解決するためになされたものであり、水素を用いた熱分解において、水素濃度を規定してエッチング速度を制御することで、半導体装置の製造方法の加工精度を向上させることを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る半導体装置の製造方法は、基板の上に窒化物半導体で形成された第１層および第２層が堆積された半導体装置の製造方法であって、前記基板に前記第１層および前記第２層を順に堆積させる堆積工程と、窒素および水素の混合雰囲気中で加熱して前記第２層をエッチングする熱エッチング工程とを備え、前記熱エッチング工程では、水素濃度が１％以上２０％以下であることを特徴とする。
【００１０】
この構成によると、水素を用いた熱分解によって、制御性に優れたエッチングを行うことができる。つまり、水素濃度を規定してエッチング速度を制御することで、半導体装置の製造方法の加工精度を向上させることができる。なお、適切なエッチング速度を確保するため、水素濃度を１％以上とすることが望ましい。また、過剰な反応を防ぐため、水素濃度を２０％以下とすることが望ましい。
【００１１】
本発明に係る半導体装置の製造方法では、前記熱エッチング工程は、前記基板の温度を７００℃以上９００℃以下にして処理されることを特徴とする。
【００１２】
この構成によると、基板の温度を規定することによって、さらに制御性を向上させることができる。つまり、基板の温度を７００℃以上とすることによって、水素を用いた熱分解を促すのに必要なエネルギーを確保できる。また、高温にすると、過剰な熱分解によって制御性が乏しくなるため、基板の温度を９００℃以下とすることが望ましい。さらに、反応を促進させるために温度を上昇させると基板が溶融する虞がある。
【００１３】
本発明に係る半導体装置の製造方法では、前記第１層は、窒化アルミニウムガリウムで形成され、前記第２層は、窒化インジウムガリウムで形成されていることを特徴とする。
【００１４】
この構成によると、結合力の異なる材質を積層することによって、選択的なエッチングを行うことができる。つまり、窒化アルミニウムガリウムは、アルミニウムを含むため窒素との結合力が強くなり、窒化インジウムガリウムより熱分解を生じにくい。そのため、第２層がエッチングされて第１層が露出しても、反応速度が遅くなり過剰なエッチングを防止することができる。
【００１５】
本発明に係る半導体装置の製造方法では、前記熱エッチング工程でエッチングされた領域は、前記第１層が露出していることを特徴とする。
【００１６】
この構成によると、第２層が確実にエッチングされ、第１層より下の層が露出していない状態とされている。第１層で過剰なエッチングを停止させることによって、エッチング速度の誤差などを無視することができる。
【００１７】
本発明に係る半導体装置の製造方法では、前記堆積工程において、前記基板と前記第１層との間に、チャネルを形成するチャネル層を堆積させることを特徴とする。
【００１８】
この構成によると、半導体装置を電界効果トランジスタとして構成することができる。
【発明の効果】
【００１９】
本発明によると、水素を用いた熱分解によって、制御性に優れたエッチングを行うことができる。つまり、水素濃度を規定してエッチング速度を制御することで、半導体装置の製造方法の加工精度を向上させることができる。なお、適切なエッチング速度を確保するため、水素濃度を１％以上とすることが望ましい。また、過剰な反応を防ぐため、水素濃度を２０％以下とすることが望ましい。
【図面の簡単な説明】
【００２０】
【図１Ａ】本発明の実施の形態に係る半導体装置の製造方法の堆積工程を説明する概略断面図である。
【図１Ｂ】本発明の実施の形態に係る半導体装置の製造方法の酸化膜形成工程を説明する概略断面図である。
【図１Ｃ】本発明の実施の形態に係る半導体装置の製造方法のゲートパターニング工程を説明する概略断面図である。
【図１Ｄ】本発明の実施の形態に係る半導体装置の製造方法の熱エッチング工程を説明する概略断面図である。
【図１Ｅ】本発明の実施の形態に係る半導体装置の製造方法のオーミックパターニング工程を説明する概略断面図である。
【図１Ｆ】本発明の実施の形態に係る半導体装置の製造方法のリセスエッチング工程を説明する概略断面図である。
【図１Ｇ】本発明の実施の形態に係る半導体装置の製造方法の電極形成工程を説明する概略断面図である。
【図２】エッチング速度の測定方法を説明する説明図である。
【図３】水素濃度とエッチング速度との関係を示す特性図である。
【図４】図３のグラフの具体的な数値を示す特性図表である。
【図５】基板温度とエッチング速度との関係を示す特性図である。
【図６】図５のグラフの具体的な数値を示す特性図表である。
【図７】窒化物半導体の組成とエッチング速度との関係を示す特性図である。
【図８】図７のグラフの具体的な数値を示す特性図表である。
【発明を実施するための形態】
【００２１】
図１Ａないし図１Ｇに基いて、本発明の実施の形態に係る半導体装置の製造方法について説明する。なお、図１Ａないし図１Ｇでは、図の見易さを考慮してハッチングを省略する。
【００２２】
半導体装置の製造工程である、堆積工程、酸化膜形成工程、ゲートパターニング工程、熱エッチング工程、オーミックパターニング工程、リセスエッチング工程、および電極形成工程について順に説明する。
【００２３】
図１Ａは、本発明の実施の形態に係る半導体装置の製造方法の堆積工程を説明する概略断面図である。
【００２４】
本発明の実施の形態に係る半導体装置１の製造方法では、堆積工程において、基板１０の上にバッファ層、チャネル層２４、障壁層２５（第１層）、およびキャップ層２６（第２層）を積層する。なお、バッファ層は、順に基板１０の上に積層された第１シード層２１、第２シード層２２、および超格子層２３で構成されている。また、以下では説明のため、完成前を含めて半導体装置１と呼ぶ。
【００２５】
基板１０は、シリコン（Ｓｉ）で形成されている。なお、本発明はこれに限定されず、基板１０は、シリコン、サファイア（Ａｌ2Ｏ3）、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、またはホウ化ジルコニウム（ＺｒＢ2）で形成されていてもよい。
【００２６】
第１シード層２１は、窒化アルミニウム（ＡｌＮ）で形成され、膜厚が１００ｎｍである。
【００２７】
第２シード層２２は、Ａｌ組成２０％の窒化アルミニウムガリウム（Ａｌ0.20Ｇａ0.80Ｎ）で形成され、膜厚が５０ｎｍである。
【００２８】
超格子層２３は、窒化アルミニウムで形成され、膜厚が３ｎｍの第１層と、窒化ガリウムで形成され、膜厚が２０ｎｍの第２層とが、交互に積層された構造である。本実施の形態では、超格子層２３は、第１層と第２層とが、それぞれ１００回積層されており、第１層と第２層とを合計した膜厚が２．３μｍである。
【００２９】
チャネル層２４は、窒化ガリウムで形成され、膜厚が１．０μｍである。
【００３０】
障壁層２５は、Ａｌ組成２０％の窒化アルミニウムガリウムで形成され、膜厚が２５ｎｍである。
【００３１】
チャネル層２４と障壁層２５との界面には、ソース電極４１（後述する図１Ｇ参照）とドレイン電極４２（後述する図１Ｇ参照）との間に電子を流すチャネルとして、２次元電子ガス層２ＤＥＧが形成される。
【００３２】
キャップ層２６は、Ｉｎ組成１０％の窒化インジウムガリウム（Ｉｎ0.10Ｇａ0.90Ｎ）で形成され、膜厚が１０ｎｍである。なお、キャップ層２６には、ｐ型不純物がドーピングされており、キャリア濃度が１×１０18ｃｍ-3である。
【００３３】
堆積工程では、基板１０は、有機金属気相成長装置（ＭＯＣＶＤ）に導入されて結晶成長が行われる。次に、各層の成長条件について説明する。
【００３４】
第１シード層２１、第２シード層２２、および超格子層２３は、成長圧力を１０ｋＰａとし、基板温度を１１００℃で成膜した。チャネル層２４は、成長圧力を１００ｋＰａとし、基板温度を１１００℃で成膜した。障壁層２５は、成長圧力を１０ｋＰａとし、基板温度を１１００℃で成膜した。キャップ層２６は、成長圧力を１００ｋＰａとし、基板温度を８５０℃で成膜した。
【００３５】
図１Ｂは、本発明の実施の形態に係る半導体装置の製造方法の酸化膜形成工程を説明する概略断面図である。
【００３６】
酸化膜形成工程では、キャップ層２６の上に、酸化膜層３０ａが堆積される。
【００３７】
酸化膜層３０ａは、酸化珪素（ＳｉＯ2）で形成され、膜厚が５０ｎｍである。なお、酸化膜層３０ａは、既存の方法で形成することができ、例えば、ＣＶＤ法やスパッタ法などを適用することができる。
【００３８】
図１Ｃは、本発明の実施の形態に係る半導体装置の製造方法のゲートパターニング工程を説明する概略断面図である。
【００３９】
ゲートパターニング工程では、酸化膜層３０ａの一部を残して除去し、キャップ層２６のうち熱エッチング工程でエッチングされる部分を露出させる。
【００４０】
酸化膜層３０ａは、フォトリソグラフィーによって一部の領域が保護され、残りの領域がバッファードフッ酸（ＢＨＦ）で除去される。つまり、平面視において、ゲート電極４３（後述する図１Ｇ参照）と一致する領域のみ酸化膜層３０ａで保護し、キャップ層２６の一部を露出させる。なお、以下では、ゲート電極４３と一致する領域をゲート領域と呼ぶことがある。
【００４１】
図１Ｄは、本発明の実施の形態に係る半導体装置の製造方法の熱エッチング工程を説明する概略断面図である。
【００４２】
熱エッチング工程では、キャップ層２６のうちゲートパターニング工程で露出していた部分がエッチングされる。つまり、積層したキャップ層２６をゲート領域にのみ残すことで、半導体装置１をノーマリーオフの動作をするトランジスタとすることができる。
【００４３】
熱エッチング工程において、半導体装置１は、熱処理炉へ導入される。熱処理炉には窒素が供給され、半導体装置１は昇温されて、基板温度を８００℃とした。基板１０の温度が安定した後、水素濃度が１０％となるように熱処理炉に水素を供給する。窒素と水素との混合雰囲気中で加熱状態を保持することによって、キャップ層２６がエッチングされる。
【００４４】
本実施の形態では、加熱状態を４分間保持した。基板温度を８００℃として水素濃度を１０％としたとき、エッチング速度は３ｎｍ／ｍｉｎであるため、膜厚が１０ｎｍであるキャップ層２６は確実にエッチングされ、障壁層２５が露出する。ここで、熱処理条件を調整して、キャップ層２６と障壁層２５との選択的なエッチングを行うことによって、障壁層２５の過剰なエッチングを防止することができる。なお、熱処理条件とエッチング速度との関係については、後述する図３ないし図８に基いて説明する。
【００４５】
熱エッチング工程の後、ゲート領域に残っている酸化膜層３０ａが除去され、新たに、キャップ層２６および障壁層２５の上に酸化膜層３０ｂが形成される。
【００４６】
なお、酸化膜層３０ｂは、酸化膜層３０ａと同様に、酸化珪素（ＳｉＯ2）で形成され、膜厚が５０ｎｍであって、酸化膜層３０ａと同様の方法で形成することができる。
【００４７】
図１Ｅは、本発明の実施の形態に係る半導体装置の製造方法のオーミックパターニング工程を説明する概略断面図である。
【００４８】
オーミックパターニング工程では、酸化膜層３０ｂの一部を除去し、障壁層２５のうちリセスエッチング工程でエッチングされる部分を露出させる。
【００４９】
酸化膜層３０ｂは、フォトリソグラフィーによって一部の領域が保護され、残りの領域が除去される。つまり、平面視において、ソース電極４１またはドレイン電極４２と一致する領域の酸化膜層３０ｂを除去して、障壁層２５の一部を露出させる。なお、後述する図１Ｇに示すように、ゲート電極４３は、ソース電極４１とドレイン電極４２との間に配置される。
【００５０】
図１Ｆは、本発明の実施の形態に係る半導体装置の製造方法のリセスエッチング工程を説明する概略断面図である。
【００５１】
リセスエッチング工程では、障壁層２５のうちオーミックパターニング工程で露出していた部分がエッチングされる。
【００５２】
リセスエッチング工程では、塩素（Ｃｌ2）ガスを用いたＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）によって、障壁層２５をエッチングし、チャネル層２４の一部を露出させる。ここでは、チャネル層２４が露出されることが重要であって、エッチングする膜厚を厳密に制御する必要はない。
【００５３】
リセスエッチング工程の後、キャップ層２６および障壁層２５の上に形成された酸化膜層３０ｂは除去される。
【００５４】
図１Ｇは、本発明の実施の形態に係る半導体装置の製造方法の電極形成工程を説明する概略断面図である。
【００５５】
電極形成工程では、リセスエッチング工程で露出されたチャネル層２４の上にソース電極４１およびドレイン電極４２が形成され、熱エッチング工程の際に保護されていたキャップ層２６の上にゲート電極４３が形成される。なお、ソース電極４１、ドレイン電極４２、およびゲート電極４３は、フォトリソグラフィーによって、形成する位置を決定することができる。
【００５６】
ソース電極４１およびドレイン電極４２は、Ｔｉ／Ａｕで形成され、膜厚が１６ｎｍ／２００ｎｍである。ソース電極４１およびドレイン電極４２を形成した後、半導体装置１は、窒素雰囲気中で５８０℃に加熱され、オーミック接合を形成する。
【００５７】
ゲート電極４３は、ＷＮ（窒化タングステン）で形成され、膜厚が５０ｎｍである。
【００５８】
ソース電極４１、ドレイン電極４２、およびゲート電極４３は、既存の方法で形成することができ、例えば、蒸着法やスパッタ法などを適用することができる。
【００５９】
上述したように、本発明の実施の形態に係る半導体装置１の製造方法は、基板１０に窒化物半導体で形成された第１層（障壁層２５）および第２層（キャップ層２６）を順に堆積させる堆積工程と、窒素および水素の混合雰囲気中で加熱して第２層をエッチングする熱エッチング工程とを備える。熱エッチング工程では、水素濃度が１％以上２０％以下であることが望ましい。
【００６０】
この構成によると、水素を用いた熱分解によって、制御性に優れたエッチングを行うことができる。つまり、水素濃度を規定してエッチング速度を制御することで、半導体装置１の製造方法の加工精度を向上させることができる。なお、適切なエッチング速度を確保するため、水素濃度を１％以上とすることが望ましい。また、過剰な反応を防ぐため、水素濃度を２０％以下とすることが望ましい。
【００６１】
熱エッチング工程は、基板１０の温度を７００℃以上９００℃以下にして処理されることが望ましい。この構成によると、基板１０の温度を規定することによって、さらに制御性を向上させることができる。つまり、基板１０の温度を７００℃以上とすることによって、水素を用いた熱分解を促すのに必要なエネルギーを確保できる。また、高温にすると、過剰な熱分解によって制御性が乏しくなるため、基板１０の温度を９００℃以下とすることが望ましい。さらに、反応を促進させるために温度を上昇させると基板１０が溶融する虞がある。
【００６２】
第１層（障壁層２５）は、窒化アルミニウムガリウムで形成され、第２層（キャップ層２６）は、窒化インジウムガリウムで形成されていることが望ましい。この構成によると、結合力の異なる材質を積層することによって、選択的なエッチングを行うことができる。つまり、窒化アルミニウムガリウムは、アルミニウムを含むため窒素との結合力が強くなり、窒化インジウムガリウムより熱分解を生じにくい。そのため、第２層がエッチングされて第１層が露出しても、反応速度が遅くなり過剰なエッチングを防止することができる。
【００６３】
熱エッチング工程でエッチングされた領域は、第１層が露出していることが望ましい。この構成によると、第２層が確実にエッチングされ、第１層より下の層が露出していない状態とされている。第１層で過剰なエッチングを停止させることによって、エッチング速度の誤差などを無視することができる。
【００６４】
堆積工程において、基板１０と第１層との間に、チャネルを形成するチャネル層２４を堆積させることが望ましい。この構成によると、半導体装置１を電界効果トランジスタとして構成することができる。
【００６５】
＜実験結果＞
次に、熱処理条件とエッチング速度との関係について、実験した結果を説明する。
【００６６】
図２は、エッチング速度の測定方法を説明する説明図である。
【００６７】
エッチング速度を測定するためのサンプルを、以下の手順で作成した。まず、ベース基板Ｓｕｂに窒化物半導体層Ｓｅｍを堆積し、窒化物半導体層Ｓｅｍの上に保護膜Ｍａｓを形成した。なお、窒化物半導体層Ｓｅｍは、ＩｎＧａＮまたはＡｌＧａＮのいずれか一方で形成されており、保護膜Ｍａｓは、ＳｉＯ2で形成されている。また、ベース基板Ｓｕｂと窒化物半導体層Ｓｅｍとの間に、下地層などが堆積されていてもよい。つまり、保護膜Ｍａｓを除去したとき、窒化物半導体層Ｓｅｍが露出される構造とするために、積層する順番を適宜調整すればよい。
【００６８】
窒化物半導体層Ｓｅｍなどが積層されたベース基板Ｓｕｂは、フォトリソグラフィーを用いて保護膜Ｍａｓの一部が除去され、窒化物半導体層Ｓｅｍの一部が露出される。そして、熱エッチングを所定の時間行って窒化物半導体層Ｓｅｍをエッチングした後、残っている保護膜Ｍａｓを除去する。ここで、窒化物半導体層Ｓｅｍの下の層が露出しないように、熱エッチングを行う時間を調整する。なお、熱エッチングを行う際の熱処理条件（水素濃度および基板温度）は、それぞれサンプルごとに異なり、後述する図３ないし図８に基いて説明する。
【００６９】
上述した方法で作成されたサンプルに対して、段差測定器などを用いて、保護膜Ｍａｓで保護されていてエッチングされなかった部分の窒化物半導体層Ｓｅｍ（測定点Ｐ１）と、熱エッチングされた部分の窒化物半導体層Ｓｅｍ（測定点Ｐ２）との段差を測定することで、エッチングされた膜厚が測定できる。また、エッチングされた膜厚とエッチングした時間との関係から、エッチング速度を算出する。
【００７０】
図３は、水素濃度とエッチング速度との関係を示す特性図であって、図４は、図３のグラフの具体的な数値を示す特性図表である。
【００７１】
水素濃度とエッチング速度との関係を評価するため、基板温度を一定（７５０℃）とし、異なる水素濃度とした熱処理条件で、熱エッチングを行ったサンプルを用意した。なお、窒化物半導体層ＳｅｍはＩｎＧａＮで形成されている。
【００７２】
水素濃度が０．５％の場合、エッチング速度は０．０６ｎｍ／ｍｉｎであった。水素濃度が１％の場合、エッチング速度は０．１２ｎｍ／ｍｉｎであった。水素濃度が１０％の場合、エッチング速度は０．８９ｎｍ／ｍｉｎであった。水素濃度が２０％の場合、エッチング速度は１．８ｎｍ／ｍｉｎであった。水素濃度が３０％の場合、エッチング速度は５０ｎｍ／ｍｉｎであった。
【００７３】
上述した結果によると、水素濃度を増加させるとエッチング速度が増加し、水素濃度が２０％を越えるとエッチング速度が急激に増加することがわかる。
【００７４】
図５は、基板温度とエッチング速度との関係を示す特性図であって、図６は、図５のグラフの具体的な数値を示す特性図表である。
【００７５】
基板温度とエッチング速度との関係を評価するため、３種類の水素濃度（１％、１０％、および２０％）に対して、それぞれ基板温度を変更したときのエッチング速度を測定した。さらに、水素によって熱分解が促進されることを確認するため、水素濃度を０％とし、熱処理炉に窒素のみを供給して熱エッチングを行った。なお、窒化物半導体層ＳｅｍはＩｎＧａＮで形成されている。
【００７６】
水素濃度を「０％」とした場合では、基板温度を７５０℃としたとき、エッチング速度は０．００１ｎｍ／ｍｉｎであり、基板温度を８００℃としたとき、エッチング速度は０．００１ｎｍ／ｍｉｎであり、基板温度を８５０℃としたとき、エッチング速度は０．００１ｎｍ／ｍｉｎであり、基板温度を９００℃としたとき、エッチング速度は０．０１ｎｍ／ｍｉｎであり、基板温度を９５０℃としたとき、エッチング速度は０．２ｎｍ／ｍｉｎであり、基板温度を１０００℃としたとき、エッチング速度は３０ｎｍ／ｍｉｎであった。
【００７７】
水素濃度を「１％」とした場合では、基板温度を７００℃としたとき、エッチング速度は０．１ｎｍ／ｍｉｎであり、基板温度を７５０℃としたとき、エッチング速度は０．１２ｎｍ／ｍｉｎであり、基板温度を８５０℃としたとき、エッチング速度は０．５ｎｍ／ｍｉｎであり、基板温度を９００℃としたとき、エッチング速度は２．５ｎｍ／ｍｉｎであり、基板温度を９５０℃としたとき、エッチング速度は１００ｎｍ／ｍｉｎであった。
【００７８】
水素濃度を「１０％」とした場合では、基板温度を７５０℃としたとき、エッチング速度は０．８９ｎｍ／ｍｉｎであり、基板温度を８００℃としたとき、エッチング速度は３ｎｍ／ｍｉｎであり、基板温度を８５０℃としたとき、エッチング速度は１０ｎｍ／ｍｉｎであり、基板温度を９００℃としたとき、エッチング速度は５０ｎｍ／ｍｉｎであった。
【００７９】
水素濃度を「２０％」とした場合では、基板温度を７００℃としたとき、エッチング速度は１ｎｍ／ｍｉｎであり、基板温度を７５０℃としたとき、エッチング速度は１．８ｎｍ／ｍｉｎであり、基板温度を８００℃としたとき、エッチング速度は６ｎｍ／ｍｉｎであり、基板温度を８５０℃としたとき、エッチング速度は２２ｎｍ／ｍｉｎであり、基板温度を９００℃としたとき、エッチング速度は１２０ｎｍ／ｍｉｎであり、基板温度を９５０℃としたとき、エッチング速度は８００ｎｍ／ｍｉｎであった。
【００８０】
上述した結果によると、基板温度を上昇させるとエッチング速度が上昇し、基板温度が９００℃を越えるとエッチング速度が急激に増加することがわかる。つまり、基板温度を９００℃とした場合と、基板温度を９５０℃とした場合とで大きくエッチング速度が異なっている。また、窒素だけを供給した場合に比べて、水素を供給することで、エッチング速度が確実に増加することがわかる。
【００８１】
図７は、窒化物半導体の組成とエッチング速度との関係を示す特性図であって、図８は、図７のグラフの具体的な数値を示す特性図表である。
【００８２】
窒化物半導体の組成とエッチング速度との関係を評価するため、窒化物半導体層Ｓｅｍを異なる材質（ＩｎＧａＮまたはＡｌＧａＮ）で形成した場合について比較した。用意したサンプルは、水素濃度を一定（２０％）とし、異なる基板温度とした熱処理条件で、熱エッチングが行われた。
【００８３】
窒化物半導体層Ｓｅｍを「ＩｎＧａＮ」で形成した場合は、図５および図６の水素濃度を「２０％」とした場合と同様であるので、説明を省略する。
【００８４】
窒化物半導体層Ｓｅｍを「ＡｌＧａＮ」で形成した場合では、基板温度を７００℃としたとき、エッチング速度は０．０１ｎｍ／ｍｉｎであり、基板温度を９００℃としたとき、エッチング速度は０．５ｎｍ／ｍｉｎであり、基板温度を９５０℃としたとき、エッチング速度は２ｎｍ／ｍｉｎであり、基板温度を１０００℃としたとき、エッチング速度は５０ｎｍ／ｍｉｎであった。
【００８５】
上述した結果によると、基板温度を上昇させることで、ＡｌＧａＮをエッチングするのに充分なエッチング速度となるが、ＩｎＧａＮをエッチングするのに適した温度とは異なっていることがわかる。
【００８６】
また、窒化物半導体層Ｓｅｍの材質によってエッチング速度が異なることを明確にするため、窒化物半導体の組成に対する選択比を算出した。なお、選択比は、同じ熱処理条件としたときのエッチング速度に基いて、「ＩｎＧａＮのエッチング速度÷ＡｌＧａＮのエッチング速度＝選択比」として算出した。つまり、選択比が高ければ、ＡｌＧａＮのエッチング速度よりＩｎＧａＮのエッチング速度が明らかに速いことを示しており、より確実に選択的なエッチングができるとわかる。
【００８７】
水素濃度を１％とし、基板温度を７００℃としたときの選択比は、「１０」であった。水素濃度を１％とし、基板温度を９００℃としたときの選択比は、「２５０」であった。水素濃度を２０％とし、基板温度を７００℃としたときの選択比は、「１００」であった。水素濃度を２０％とし、基板温度を９００℃としたときの選択比は、「２４０」であった。
【００８８】
図１Ｇに示す半導体装置１では、熱エッチング工程において、障壁層２５（ＡｌＧａＮ）がエッチングされて膜厚が薄くなることによって、２次元電子ガス層２ＤＥＧの濃度が低減するため、障壁層２５がエッチングされる膜厚を低減させることが望ましい。例えば、障壁層２５の膜厚が１ｎｍ（割合で示すと、２〜３％程度）薄くなると、２次元電子ガス層２ＤＥＧの濃度が２×１０11ｃｍ-2程度減少するが、トランジスタの特性には影響しない。選択比が「１０」以上であれば、確実に選択的なエッチングを行うことができる。
【符号の説明】
【００８９】
１  半導体装置
１０  基板
２１  第１シード層
２２  第２シード層
２３  超格子層
２４  チャネル層
２５  障壁層（第１層）
２６  キャップ層（第２層）
３０ａ、３０ｂ  酸化膜層
４１  ソース電極
４２  ドレイン電極
４３  ゲート電極
２ＤＥＧ  ２次元電子ガス層
【図１Ａ】
2012231081.tif 000003
【図１Ｂ】
2012231081.tif 000004
【図１Ｃ】
2012231081.tif 000005
【図１Ｄ】
2012231081.tif 000006
【図１Ｅ】
2012231081.tif 000007
【図１Ｆ】
2012231081.tif 000008
【図１Ｇ】
2012231081.tif 000009
【図２】
2012231081.tif 000010
【図３】
2012231081.tif 000011
【図４】
2012231081.tif 000012
【図５】
2012231081.tif 000013
【図６】
2012231081.tif 000014
【図７】
2012231081.tif 000015
【図８】
2012231081.tif 000016