(57)【要約】【課題】機器に必要な機能の維持と小型化、低コスト化とを両立させる。【解決手段】制御部は、外部から音声信号を入力するための音声入力ポートと、デバッグのための通信処理に用いられるデバッグ通信用ポートとを有し、機器側接続端子は、信号線を介して音声入力ポートとデバッグ通信用ポートとのそれぞれと接続しており、制御部は、機器側接続端子に外部側接続端子が接続されたと判定した場合に、信号線における信号を検出することにより音声入力のための外部側接続端子が接続されたか上記通信処理のための外部側接続端子が接続されたかを判定し、音声入力のための外部側接続端子が接続されたと判定した場合には機器側接続端子および音声入力ポートを介して音声入力を受け、上記通信処理のための外部側接続端子が接続されたと判定した場合には機器側接続端子およびデバッグ通信用ポートを介して上記通信処理を実行する構成とした。【選択図】図２
2012039464.tif 000002
【特許請求の範囲】
【請求項１】
外部装置が備える外部側接続端子と接続するための機器側接続端子と、機器側接続端子に外部側接続端子が接続されたか否かを判定可能な制御部とを備える電子機器であって、
上記制御部は、外部から音声信号を入力するための音声入力ポートと、所定のデバッグのための通信処理に用いられるデバッグ通信用ポートとを有し、
上記機器側接続端子は、信号線を介して上記音声入力ポートとデバッグ通信用ポートとのそれぞれと接続しており、
上記制御部は、上記機器側接続端子に外部側接続端子が接続されたと判定した場合に、上記信号線における信号を検出することにより、上記音声入力のための外部側接続端子が接続されたか上記通信処理のための外部側接続端子が接続されたかを判定し、上記音声入力のための外部側接続端子が接続されたと判定した場合には上記機器側接続端子および音声入力ポートを介して音声入力を受け、上記通信処理のための外部側接続端子が接続されたと判定した場合には上記機器側接続端子およびデバッグ通信用ポートを介して上記通信処理を実行する、ことを特徴とする電子機器。
【請求項２】
上記制御部は、上記信号線における信号レベルを所定周期で検出し、所定値以上のレベルが連続して所定の複数回検出された場合に上記通信処理のための外部側接続端子が接続されたと判定し、当該複数回の連続した当該所定値以上のレベルの検出ができない場合に上記音声入力のための外部側接続端子が接続されたと判定することを特徴とする請求項１に記載の電子機器。
【請求項３】
外部装置が備えるプラグと接続するためのジャックと、当該ジャックにプラグが接続されたか否かを判定可能なＣＰＵとを備えるテレビジョンであって、
上記ＣＰＵは、外部から音声信号を入力するための音声入力ポートと、テレビジョンのデバッグのための通信処理に用いられるデバッグ通信用ポートと、所定の信号線における信号を検出するための信号検出用ポートと、上記ジャックにプラグが接続されたか否かを検出するための接続検出用ポートとを有し、
上記ジャックは、第一の信号線を介して上記音声入力ポートとデバッグ通信用ポートとのそれぞれと接続し、第二の信号線を介して上記接続検出用ポートと接続しており、
上記信号検出用ポートは、第三の信号線を介して上記第一の信号線と接続しており、
上記ＣＰＵは、上記第二の信号線および接続検出用ポートを介して上記ジャックにプラグが接続されたことを認識した場合に、上記第三の信号線および信号検出用ポートを介して上記第一の信号線における信号レベルを所定周期で検出し、所定のハイレベルの信号が連続して所定の複数回検出された場合に上記通信処理のためのプラグが上記ジャックに接続されたと判定し、上記ジャック、第一の信号線およびデバッグ通信用ポートを介して上記通信処理を実行し、当該複数回の連続したハイレベルの検出ができない場合に上記音声入力のためのプラグが上記ジャックに接続されたと判定し、上記ジャック、第一の信号線および音声入力ポートを介して音声入力を受ける、ことを特徴とするテレビジョン。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部装置が備える接続端子と接続するための接続端子を有する電子機器およびテレビジョンに関する。
【背景技術】
【０００２】
一般にテレビジョン等の電子機器は、例えば、音声入力を受け付けるための音声入力端子、映像入力を受け付けるための映像入力端子、機器のデバッグを行なうためにデバッグ用の外部装置（ＰＣ）を接続するための接続端子など、外部と接続するための端子を複数備える。
【０００３】
外部機器が着脱可能に接続される接続手段であって外部機器への情報送信が可能なアクティブ状態と外部機器への情報送信が不可能な非アクティブ状態とを切換え可能な接続手段と、接続手段に外部機器が接続されているか否かを判定する判定手段と、接続手段に外部機器が接続されるとき接続手段をアクティブ状態に切換え、接続手段から外部機器が離脱されるとき接続手段を非アクティブ状態に切換える接続制御手段とを備えた電子装置が知られている（特許文献１参照。）。
半導体集積回路に設けられた外部端子に外部デバイス制御部が接続され、外部デバイス制御部が半導体集積回路の動作をチェックしデバッグのための命令を設定する構成が知られている（特許文献２参照。）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５‐２５３６０号公報
【特許文献２】特開２０００‐６６９１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
電子機器においては、上述した各種端子は機器の各機能を保つ上でそれぞれに必要な存在であるが、それら各機能に応じた数の端子を機器に設けると、機器や機器内部の基板の小型化が難しく、結果、機器のコストダウンを図ることが難しい。また上記文献は、このように端子数が多くなる（減らせない）ことによる小型化およびコストダウンの困難性を解消するものではない。
【０００６】
本発明は上記課題を解決するためになされたものであり、機器に必要な所定機能を維持しつつ、小型化および低コスト化を実現することが可能な電子機器およびテレビジョンを提供する。
【課題を解決するための手段】
【０００７】
本発明の態様の一つは、外部装置が備える外部側接続端子と接続するための機器側接続端子と、機器側接続端子に外部側接続端子が接続されたか否かを判定可能な制御部とを備える電子機器であって、上記制御部は、外部から音声信号を入力するための音声入力ポートと、所定のデバッグのための通信処理に用いられるデバッグ通信用ポートとを有し、上記機器側接続端子は、信号線を介して上記音声入力ポートとデバッグ通信用ポートとのそれぞれと接続しており、上記制御部は、上記機器側接続端子に外部側接続端子が接続されたと判定した場合に、上記信号線における信号を検出することにより、上記音声入力のための外部側接続端子が接続されたか上記通信処理のための外部側接続端子が接続されたかを判定し、上記音声入力のための外部側接続端子が接続されたと判定した場合には上記機器側接続端子および音声入力ポートを介して音声入力を受け、上記通信処理のための外部側接続端子が接続されたと判定した場合には上記機器側接続端子およびデバッグ通信用ポートを介して上記通信処理を実行する、構成としてある。
【０００８】
当該構成によれば、一つの機器側接続端子を、音声入力のための外部側接続端子とデバッグの通信処理のための外部側接続端子とで共用することができる。つまり、電子機器が上記音声入力とデバッグの通信処理とのために備えるべき接続端子は一つで済むため、これら音声入力や通信処理の機能を維持しつつ機器や機器内部の基板（機器側接続端子を実装する基板）の小型化に寄与でき、機器のコストダウンが実現される。
【０００９】
本発明による技術的思想は、物の発明だけでなく方法やプログラムの発明としても把握可能である。つまり、上記のような信号検出や、検出結果に応じた判定、判定に従った処理の分岐といった各工程を有する方法や、これら各工程をコンピュータに実行させるプログラムなどが発明として把握される。
【図面の簡単な説明】
【００１０】
【図１】電子機器の概略構成を示すブロック図である。
【図２】ジャックとＣＰＵとの接続態様を示す図である。
【図３】ＣＰＵによる処理を示すフローチャートである。
【発明を実施するための形態】
【００１１】
本発明の実施形態として、上記制御部は、上記信号線における信号レベルを所定周期で検出し、所定値以上のレベルが連続して所定の複数回検出された場合に上記通信処理のための外部側接続端子が接続されたと判定し、当該複数回の連続した当該所定値以上のレベルの検出ができない場合に上記音声入力のための外部側接続端子が接続されたと判定する構成としてもよい。
また、本発明の実施形態として、外部装置が備えるプラグと接続するためのジャックと、当該ジャックにプラグが接続されたか否かを判定可能なＣＰＵとを備えるテレビジョンであって、上記ＣＰＵは、外部から音声信号を入力するための音声入力ポートと、テレビジョンのデバッグのための通信処理に用いられるデバッグ通信用ポートと、所定の信号線における信号を検出するための信号検出用ポートと、上記ジャックにプラグが接続されたか否かを検出するための接続検出用ポートとを有し、上記ジャックは、第一の信号線を介して上記音声入力ポートとデバッグ通信用ポートとのそれぞれと接続し、第二の信号線を介して上記接続検出用ポートと接続しており、上記信号検出用ポートは、第三の信号線を介して上記第一の信号線と接続しており、上記ＣＰＵは、上記第二の信号線および接続検出用ポートを介して上記ジャックにプラグが接続されたことを認識した場合に、上記第三の信号線および信号検出用ポートを介して上記第一の信号線における信号レベルを所定周期で検出し、所定のハイレベルの信号が連続して所定の複数回検出された場合に上記通信処理のためのプラグが上記ジャックに接続されたと判定し、上記ジャック、第一の信号線およびデバッグ通信用ポートを介して上記通信処理を実行し、当該複数回の連続したハイレベルの検出ができない場合に上記音声入力のためのプラグが上記ジャックに接続されたと判定し、上記ジャック、第一の信号線および音声入力ポートを介して音声入力を受ける、構成としてもよい。
【００１２】
以下、図面を参照しながら本発明の実施形態を説明する。
図１は、本実施形態にかかる電子機器１０の概略構成を示している。図１に示した電子機器１０はテレビジョンである。なお本発明の構成は、外部からのデバッグおよび音声入力を受ける電子機器であれば、テレビジョン以外にもあらゆる機器に適用することができる。電子機器１０は、マイクロコンピュータ１１、チューナ回路１２、映像処理回路１３、パネル駆動回路１４、表示パネル１５、音声処理回路１６、スピーカ１７、ジャック１８などを備える。
【００１３】
マイクロコンピュータ１１は、電子機器１０を構成する各部、各回路とバスを介して接続しており、ＣＰＵ１１ａ、ＲＡＭ１１ｂ、ＲＯＭ１１ｃを備え、ＣＰＵ１１ａがＲＡＭ１１ｂをワークエリアとしつつＲＯＭ１１ｃに記憶された所定のプログラムに従った処理を実行し電子機器１０全体を制御する。マイクロコンピュータ１１あるいはＣＰＵ１１ａは制御部に該当する。チューナ回路１２は、マイクロコンピュータ１１による制御によりアンテナを介して放送信号を受信し、放送信号から映像音声信号を復調し、映像信号を映像処理回路１３へ出力し、音声信号を音声処理回路１６へ出力する。映像処理回路１３は、映像信号に対する画質調整、スケーリング処理などを行なって表示パネル１５の一画面分の映像信号（フレーム）を生成し、パネル駆動回路１４に出力する。パネル駆動回路１４は、供給されたフレームに基づいて表示パネル１５を駆動させ、フレームに基づく映像を表示パネル１５に表示させる。音声処理回路１６は、音声信号に対する増幅処理等を行なった上でスピーカ１７に供給し、スピーカ１７から音声を出力させる。
【００１４】
ジャック１８は、外部装置２０と接続するための接続端子（機器側接続端子）であり、例えば３．５ミリ径のジャックである。ジャック１８は、マイクロコンピュータ１１（ＣＰＵ１１ａ）と接続している。ジャック１８は、外部装置２０が備えるケーブルの先端の接続端子（外部側接続端子）であるプラグ２１の挿入を受けることで（図２参照）、外部装置２０と接続可能である。プラグ２１は、外部装置２０が電子機器１０にステレオ音声信号を入力させるためのプラグか、外部装置２０が電子機器１０のデバッグを実行するために接続するプラグのいずれかであり、ユーザによっていずれか一方のプラグがジャック１８に挿入される。外部装置２０は、例えばＰＣである。ステレオ音声信号を電子機器１０へ出力する外部装置と、デバッグを実行する外部装置とは、同じ装置であってもよいし別の装置であってもよい。
【００１５】
図２は、電子機器１０内部でのジャック１８とＣＰＵ１１ａとの接続態様を示す図である。ＣＰＵ１１ａは、構成の一部として少なくともポート１１ａ１，１１ａ２，１１ａ３，１１ａ４，１１ａ５，１１ａ６を有している。ポート１１ａ１は外部装置２０からのステレオ音声信号の左（Ｌ）チャンネルを入力するための音声入力ポートであり、ポート１１ａ２は外部装置２０からのステレオ音声信号の右（Ｒ）チャンネルを入力するための音声入力ポートである。ポート１１ａ３はテレビジョンのデバッグのための通信処理に用いられるデバッグ通信用ポートであり、ここではＵＡＲＴ(Universal Asynchronous Receiver Transmitter)のＲｘ線に対応したポートであり、ポート１１ａ４は当該デバッグのための通信処理に用いられるデバッグ通信用ポートであり、ここではＵＡＲＴのＴｘ線に対応したポートである。図２に示すように、ジャック１８からは２本の信号線がＣＰＵ１１ａに向かって延出しており、当該２本の信号線はそれぞれポート１１ａ３，１１ａ４に接続し、かつ当該２本の信号線はそれぞれが途中で枝分かれしてポート１１ａ１，１１ａ２に接続している。このようにジャック１８とポート１１ａ１，１１ａ２，１１ａ３，１１ａ４とを繋ぐ信号線をまとめて信号線Ｌ１（第一の信号線）と呼ぶ。
【００１６】
ポート１１ａ５は、信号線Ｌ１に流れる信号を検出するための信号検出用ポートであり、信号線Ｌ３を介して信号線Ｌ１（信号線Ｌ１の一つ）と接続している。ポート１１ａ６は、ジャック１８にプラグ２１が接続（挿入）されたか否かを検出するための接続検出用ポートであり、信号線Ｌ２（第二の信号線）を介してジャック１８と接続している。
ここで、上記ステレオ音声信号の入力のためのプラグ２１がジャック１８に接続された場合と、上記デバッグを実行するために接続されるプラグ２１がジャック１８に接続された場合とでは、信号線Ｌ１を流れる信号のレベルが異なる。そこで本実施形態では、ＣＰＵ１１ａは、ポート１１ａ５を介して検出されるこのような信号レベルの違いに応じて、ジャック１８に対し上記ステレオ音声入力のためのプラグ２１が接続されているのか上記デバッグの通信処理のためのプラグ２１が接続されているのかを判定する。
【００１７】
図３は、ＣＰＵ１１ａが所定のプログラムに従って実行する本実施形態にかかる処理をフローチャートにより示している。当該処理は、電子機器１０の電源が投入されてから開始される。ステップＳ１００では、ＣＰＵ１１ａは電子機器１０を起動させるための所定の起動プログラムを実行する。この起動プログラムの処理の中では、ＣＰＵ１１ａは、ジャック１８をデバッグ用のコネクタとして認識し、それまでに所定のメモリに記録されていた電子機器１０の動作に関するログデータを、ポート１１ａ３，１１ａ４からジャック１８側に対して出力可能な状態（デバッグモード）とする。次にＣＰＵ１１ａは、所定のメインプログラムを実行しつつ、ステップＳ１１０としてポート１１ａ６を監視することによりジャック１８にプラグ２１が接続されたか否かを判定する。ステップＳ１１０における判定手法は特に限られず、例えば、ジャック１８にプラグ２１が挿入されたか否かで信号線Ｌ２およびポート１１ａ６を介して検出される電圧レベルが異なるようにし、かかる電圧レベルの違いに従ってプラグ接続の有無を判定すればよい。
【００１８】
ジャック１８にプラグ２１が接続されていないと判定した場合、ＣＰＵ１１ａは、ステップＳ１２０において、それまでのデバッグモードから、音声信号の入力を待機する状態（音声入力待機モード）に移行する。つまりＣＰＵ１１ａは、ジャック１８をステレオ音声入力用のコネクタとして認識し、ジャック１８およびポート１１ａ１，１１ａ２を介して音声信号が入力されるのを待つ。ステップＳ１２０の後は、再びポート１１ａ６を監視してジャック１８にプラグ２１が接続されたか否かを判定し（ステップＳ１１０）、接続されていないと判定する間は音声入力待機モードのままでいる。
【００１９】
一方、ジャック１８にプラグ２１が接続されていると判定した場合、ＣＰＵ１１ａは、ステップＳ１３０において、信号線Ｌ３およびポート１１ａ５を介して信号線Ｌ１における信号レベルを所定周期で検出する処理を開始する。ここで言う所定周期とは特に限定されないが、例えば、１００ｍＳである。仮に上記ステレオ音声信号の入力のためのプラグ２１がジャック１８に接続されている場合、信号線Ｌ１における信号レベルは、音声信号が無入力状態の間は所定のロー（Ｌ）レベルであるし、音声信号が入力されている間は音声信号のレベルは一定ではないためばらつく。一方、仮に外部装置２０が上記デバッグを実行するためのプラグ２１がジャック１８に接続されている場合、電子機器１０側（ＣＰＵ１１ａ）から外部へのデータ送信が開始されるまでの間（下記ステップＳ１５０を未実行であるとき）は、信号線Ｌ１には外部装置２０側から所定レベル以上の一定電圧、つまりハイ（Ｈ）レベルの信号が供給され続ける。
【００２０】
そこでＣＰＵ１１ａは、ステップＳ１４０では、上記所定周期で信号線Ｌ１における信号レベルを検出した結果、Ｈレベルの信号が連続して所定の複数回（例えば３回。ただし３回に限られない。）検出された場合に、上記デバッグの通信処理のためのプラグ２１がジャック１８に接続されたと判定し、ステップＳ１５０に進む。一方、上記所定周期による検出を既定回数繰り返しても、上記所定の複数回の連続したＨレベルの検出ができない場合には、上記ステレオ音声入力のためのプラグ２１がジャック１８に接続されたと判定し、ステップＳ１６０に進む。
【００２１】
ステップＳ１５０では、ＣＰＵ１１ａは、ジャック１８をデバッグ用のコネクタとして認識し、上記ログデータをポート１１ａ３，１１ａ４、信号線Ｌ１、ジャック１８を介して外部装置２０へ出力する。ログデータを受信した外部装置２０側では、ログデータを基に所定の解析を実行し、適宜、プラグ２１を介して電子機器１０側へコマンドを送信することにより、電子機器１０の状態に合わせたデバッグを実行する。つまり、ジャック１８を介して電子機器１０と外部装置２０との間でデバッグのための通信処理が実行される。一方、ステップＳ１６０では、ＣＰＵ１１ａは、ジャック１８をステレオ音声入力用のコネクタとして認識し、ジャック１８、信号線Ｌ１、ポート１１ａ１，１１ａ２を介して音声信号を入力し、入力した音声信号を音声処理回路１６へ出力し、スピーカ１７から音声を出力させる。なおＣＰＵ１１ａは、ステップＳ１１０で“Ｙｅｓ”の判定をした以降に、プラグ２１がジャック１８から離脱したことをポート１１ａ６における電圧の変化により検出した場合、再びステップＳ１１０から処理を繰り返すとしてもよい。
【００２２】
このように本実施形態によれば、電子機器１０は、音声入力用のコネクタおよびデバッグ用のコネクタを一つでまかなうジャック１８を備える。そして、ジャック１８と、ＣＰＵ１１ａの音声入力ポート、デバッグ通信用ポートとをつなぐ信号線Ｌ１における信号レベルに応じて、ジャック１８に音声入力のためのプラグ２１が接続されたのかデバッグの通信処理のためのプラグ２１が接続されたのかを判定し、音声入力のためのプラグ２１が接続された場合にはジャック１８を介して外部から音声入力し、デバッグの通信処理のためのプラグ２１が接続された場合にはデバッグのための通信処理を実行する。つまり、電子機器１０が音声入力とデバッグの通信処理のために備えるべきジャックが一つで済むため、電子機器１０の機能を落とすことなく、機器や機器内部の基板（ジャック１８を実装する基板）の小型化が可能となり、機器のコストダウンが実現される。
【符号の説明】
【００２３】
１０…電子機器、１１…マイクロコンピュータ、１１ａ…ＣＰＵ、１１ａ１，１１ａ２，１１ａ３，１１ａ４，１１ａ５，１１ａ６…ポート、１６…音声処理回路、１７…スピーカ、１８…ジャック、２０…外部装置、２１…プラグ
【図１】
2012039464.tif 000003
【図２】
2012039464.tif 000004
【図３】
2012039464.tif 000005