(57)【要約】【課題】絶縁膜の接続孔側壁の寸法制御を高精度に且つ低コストで行うことができる半導体装置を提供する。【解決手段】半導体装置１は、基材１０の主面を被覆し、下部電極１１の上面に達する接続孔１２ｈを有する絶縁膜１２を備える。絶縁膜１２の膜密度は、基材１０の主面から絶縁膜１２の厚み方向に離れるに従って低減する。接続孔１２ｈの内径は、絶縁膜１２の膜密度の低減に伴って拡大する。【選択図】図３
2012038965.tif 000002
【特許請求の範囲】
【請求項１】
基材と、
前記基材の主面上に形成された下部電極と、
前記基材の主面を被覆し、前記下部電極の上面に達する接続孔を有する絶縁膜と、
を備え、
前記絶縁膜の膜密度は、前記基材の主面から前記絶縁膜の厚み方向に離れるに従って低減し、
前記接続孔の内径は、前記膜密度の低減に伴って拡大する
ことを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記下部電極の上面と前記接続孔の側壁とに連続的に形成された下地金属膜と、
前記下地金属膜上に形成された上部電極と、
をさらに備えることを特徴とする半導体装置。
【請求項３】
請求項１または２に記載の半導体装置であって、前記絶縁膜は窒化膜を含むことを特徴とする半導体装置。
【請求項４】
請求項１から３のうちのいずれか１項に記載の半導体装置であって、前記上部電極は、前記下地金属膜を析出核として形成されたメッキ膜であることを特徴とする半導体装置。
【請求項５】
請求項１から４のうちのいずれか１項に記載の半導体装置であって、
前記基材は、半導体基板であり、
前記半導体基板の主面上に半導体素子が形成されている
ことを特徴とする半導体装置。
【請求項６】
下部電極が形成された主面を有する基材の当該主面と前記下部電極とを被覆するように、時間経過とともに成膜条件を変化させつつ絶縁膜を成膜する工程と、
前記絶縁膜を選択的にエッチングすることにより、前記下部電極に達する接続孔を前記絶縁膜に形成する工程と、
を備え、
前記成膜条件は、前記時間経過とともに前記絶縁膜の膜密度が低減するように変化させられる
ことを特徴とする半導体装置の製造方法。
【請求項７】
請求項６に記載の半導体装置の製造方法であって、
前記下部電極の露出面と前記接続孔の側壁とに下地金属膜を連続的に形成する工程と、
前記下地金属膜上に上部電極を形成する工程と、
をさらに備えることを特徴とする半導体装置の製造方法。
【請求項８】
請求項６または７に記載の半導体装置の製造方法であって、前記絶縁膜は、プラズマ化学気相成長装置を用いて成膜されることを特徴とする半導体装置の製造方法。
【請求項９】
請求項８に記載の半導体装置の製造方法であって、
前記プラズマ化学気相成長装置は、
互いに対向して離間配置された一対の電極と、
前記絶縁膜用の原料ガスを供給するガス供給部と、
前記一対の電極の少なくとも一方に交流電力を供給してプラズマを生成することにより前記原料ガスを分解して反応活性種を生成する交流電源と、
を備え、
前記交流電源は、前記時間経過とともに前記交流電力を低下させることにより前記成膜条件を変化させる
ことを特徴とする半導体装置の製造方法。
【請求項１０】
請求項９に記載の半導体装置の製造方法であって、
前記交流電源は、
低周波電力を供給する低周波電源と、
前記低周波電力よりも高い周波数を有する高周波電力を供給する高周波電源と、
前記低周波電力と前記高周波電力とを合成して前記交流電力を生成する電力合成器と、
を含み、
前記低周波電源は、前記時間経過とともに前記低周波電力を低下させることにより前記成膜条件を変化させる
ことを特徴とする半導体装置の製造方法。
【請求項１１】
請求項９または１０に記載の半導体装置の製造方法であって、前記ガス供給部は、窒化膜を形成するための前記原料ガスを供給することを特徴とする半導体装置の製造方法。
【請求項１２】
請求項６から１１のうちのいずれか１項に記載の半導体装置の製造方法であって、前記下地金属膜は、スパッタリング法により形成されることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁膜を成膜するための半導体製造技術に関する。
【背景技術】
【０００２】
一般に、半導体デバイスの表面には、下層の半導体集積回路や内部配線を外気や湿気や衝撃などから保護するためにパッシベーション膜が形成される。このパッシベーション膜には、電極パッドなどの下部電極をバリアメタル膜を介して外部接続用電極と電気的に接続するための接続孔（コンタクトホール）が形成されている。この接続孔における段差部分でのバリアメタル膜の被覆性（段差被覆性）が低いと、たとえば、接続孔の底部でバリアメタル膜が均一な膜厚で成膜されず、外部接続用電極の構成材料や不純物が下層に拡散して半導体デバイスの電気的特性が劣化するという問題がある。
【０００３】
図１（Ａ），（Ｂ）は、下部電極１０２上に接続孔（開口部）１０１ｈを有するパッシベーション膜１０１の例を概略的に示す断面図である。パッシベーション膜１０１は、たとえば、プラズマＣＶＤ法（プラズマ化学気相成長法）により窒化膜を全面に成膜し、この窒化膜をドライエッチングプロセスによりパターニングして接続孔１０１ｈを形成することにより形成される。このとき、図１（Ａ）に示されるように、接続孔１０１ｈの側壁は、下部電極１０２の上面に対してほぼ垂直となるか、あるいは、図１（Ｂ）に示されるように、接続孔１０１ｈの底部でパッシベーション膜１０１がオーバエッチングされてノッチ部１０１ｎが形成される場合がある。図２（Ａ），（Ｂ）は、それぞれ、図１（Ａ），（Ｂ）の接続孔１０１ｈを被覆するバリアメタル膜１０３の形状を概略的に例示する図である。バリアメタル膜１０３は、たとえば、スパッタリング法によりチタン（Ｔｉ）やタングステン（Ｗ）などの高融点金属材料を堆積することにより成膜される。図２（Ａ）に示されるように、パッシベーション膜１０１の平坦面上に形成されるバリアメタル膜１０３の膜厚と比べると、接続孔１０１ｈの底部に形成されるバリアメタル膜１０３の膜厚が薄くなりやすい。また、図２（Ｂ）に示されるように、パッシベーション膜１０１のノッチ部１０１ｎにバリアメタル膜１０３が成膜されないことが起こりうる。図２（Ａ），（Ｂ）のいずれの場合も、接続孔１０１ｈにおけるバリアメタル膜１０３の段差被覆性が低く、半導体デバイスの電気的特性を劣化させる。
【０００４】
半導体デバイスの層間絶縁膜にも、下層配線と上層配線とを電気的に接続するための接続孔（コンタクトホールやスルーホール）が形成されるので、パッシベーション膜の場合と同様の問題が起こりうる。
【０００５】
パッシベーション膜や層間絶縁膜の接続孔における段差被覆性を向上させる手段として、接続孔の内壁をテーパ形状にする技術が特開２００５−５７１０１号公報（特許文献１）に開示されている。特許文献１には、絶縁膜上にフォトレジストを形成し、このフォトレジストに開口部を形成した後、フォトレジストに紫外光の照射と加熱処理とを施すことにより、前記開口部部分の段差部がなだらかな形状となるようにフォトレジストを変形させる技術が開示されている。このようなフォトレジストをマスクとしたドライエッチングを実行することにより、開口部部分でフォトレジストが後退しながらエッチングが進行するため、テーパ形状の側壁を有する接続孔を絶縁膜に形成することが可能となる。
【０００６】
特開平５−１０２１０６号公報（特許文献２）にも、絶縁膜の接続孔（凹部）を側壁をテーパ形状にする技術が開示されている。特許文献２に開示されている技術は、開口寸法の異なる複数の露光用マスクを使用して露光工程を複数回実行することによりテーパ形状の側壁を有する接続孔を形成するものである。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−５７１０１号公報（段落０００２〜０００８など）
【特許文献２】特開平５−１０２１０６号公報（段落００１８，図２など）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上記特許文献１の方法では、フォトレジストに紫外光の照射と加熱処理とを施してフォトレジストを変形させるプロセスが必要である。しかしながら、このプロセスを採用すると、製造工程数の増加により製造コストが嵩むという問題がある。また、このプロセスでは、フォトレジストを所望の形状に高精度に変形させることがむずかしく、接続孔のテーパ形状を高い精度で制御することがむずかしいという問題がある。一方、上記特許文献２の方法を採用すると、複数の露光用マスクを用いて露光工程を複数回実行する必要があるため、製造コストが大幅に増加するという問題がある。また、露光工程の回数を少なくすると、接続孔のテーパ形状の寸法制御がむずかしくなる。
【０００９】
上記に鑑みて本発明の目的は、絶縁膜の接続孔側壁の寸法制御を高精度に且つ低コストで行うことができる半導体装置及びその製造方法を提供することである。
【課題を解決するための手段】
【００１０】
本発明による半導体装置は、基材と、前記基材の主面上に形成された下部電極と、前記基材の主面を被覆し、前記下部電極の上面に達する接続孔を有する絶縁膜と、を備え、前記絶縁膜の膜密度は、前記基材の主面から前記絶縁膜の厚み方向に離れるに従って低減し、前記接続孔の内径は、前記膜密度の低減に伴って拡大することを特徴とする。
【００１１】
本発明による半導体装置の製造方法は、下部電極が形成された主面を有する基材の当該主面と前記下部電極とを被覆するように、時間経過とともに成膜条件を変化させつつ絶縁膜を成膜する工程と、前記絶縁膜を選択的にエッチングすることにより、前記下部電極に達する接続孔を前記絶縁膜に形成する工程と、を備え、前記成膜条件は、前記時間経過とともに前記絶縁膜の膜密度が低減するように変化させられることを特徴とする。
【発明の効果】
【００１２】
上記のとおり、絶縁膜の膜密度は、基材の主面から厚み方向に離れるに従って低減する。この絶縁膜にエッチングが施されるので、絶縁膜の膜密度に応じたエッチングレートの違いを利用して、基材の主面から厚み方向に離れるに従って内径が大きくなる接続孔を絶縁膜に形成することができる。それ故、接続孔の側壁の寸法制御を高精度に且つ低コストで行うことができる。
【図面の簡単な説明】
【００１３】
【図１】従来のパッシベーション膜を概略的に示す断面図である。
【図２】従来のパッシベーション膜の接続孔における段差被覆性を説明するための図である。
【図３】本発明の実施の形態に係る半導体装置の構成を概略的に示す断面図である。
【図４】本実施の形態に係るパッシベーション膜の成膜工程で使用されるプラズマＣＶＤ装置の構成の一例を概略的に示す図である。
【図５】本実施の形態に係る半導体装置の第１の製造工程を概略的に示す断面図である。
【図６】本実施の形態に係る半導体装置の第２の製造工程を概略的に示す断面図である。
【図７】本実施の形態に係る半導体装置の第３の製造工程を概略的に示す断面図である。
【図８】本実施の形態に係る半導体装置の第４の製造工程を概略的に示す断面図である。
【図９】本実施の形態に係る半導体装置の第５の製造工程を概略的に示す断面図である。
【図１０】本実施の形態に係る半導体装置の第６の製造工程を概略的に示す断面図である。
【図１１】パッシベーション膜の膜応力と低周波電力との相関を示すグラフである。
【発明を実施するための形態】
【００１４】
以下、本発明に係る実施の形態について図面を参照しつつ説明する。
【００１５】
図３は、本実施の形態に係る半導体装置１の構成を概略的に示す断面図である。半導体装置１は、被成膜基材である半導体基板１０と、この半導体基板１０の主面を被覆するパッシベーション膜１２と、半導体基板１０の主面上に形成された下部電極（電極パッド）１１と、この下部電極１１上に下地金属膜１３，１４を介して形成された上部電極（バンプ電極）２０とを備えている。半導体基板１０の主面には、図示されない半導体素子（電界効果トランジスタや容量素子など）や内部配線が形成されている。半導体基板１０としては、たとえば、シリコンなどの単結晶半導体、多結晶半導体あるいは化合物半導体からなる構造を含むバルク基板やＳＯＩ（Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ）基板が挙げられる。
【００１６】
下部電極１１は半導体素子と電気的に接続されている。下部電極１１は、たとえば、アルミニウム（Ａｌ）などの金属材料で構成され、一辺が数μｍ〜数十μｍ程度の矩形状の上面を有するようにパターン形成されている。
【００１７】
パッシベーション膜１２は、下層の半導体素子や内部配線を外気や湿気や衝撃などから保護する機能を有する。パッシベーション膜１２は、平行平板型（容量結合型）または誘導結合型のプラズマＣＶＤ装置を用いて、シリコン窒化膜、シリコン酸化膜あるいはシリコン酸窒化膜などの絶縁膜を成膜し、この絶縁膜にフォトリソグラフィ及び異方性エッチングを施して接続孔１２ｈを形成することで形成される。プラズマＣＶＤ装置を用いた絶縁膜の成膜工程では、時間経過とともに反応活性種のラジカル密度が段階的または連続的に変化するように、成膜条件である制御パラメータの一部が段階的または連続的に変化させられる。これにより、時間経過とともに絶縁膜の膜密度（緻密度）を段階的または連続的に低減させることが可能となる。制御パラメータとしては、たとえば、プラズマ生成のために反応容器（チャンバ）内に投入される交流電力、原料ガスの流量比、基板温度、並びにチャンバ内圧力が挙げられる。
【００１８】
図３に示されるように、パッシベーション膜１２は、下部電極１１の上面に達する接続孔（コンタクトホール）１２ｈを有し、この接続孔１２ｈはテーパ形状の側壁を有する。上記のように、パッシベーション膜１２の膜密度は、半導体基板１０の主面から厚み方向（半導体基板１０の主面に対して垂直方向）に離れるに従って低減する。接続孔１２ｈの内径は、絶縁膜の膜密度が低減するほど、言い換えれば、半導体基板１０の主面から厚み方向に離れるほど大きくなり、接続孔１２ｈの側壁はテーパ形状（階段形状を含む。）をなしている。
【００１９】
また、接続孔１２ｈにおいては、ＵＢＭ（Ｕｎｄｅｒ  Ｂｕｍｐ  Ｍｅｔａｌ）膜である下地金属膜１３，１４が下部電極１１の上面と接続孔１２ｈの側壁とに連続的に成膜されている。これら下地金属膜１３，１４は、スパッタリング法により順次形成することができる。下方の下地金属膜１３は、バンプ電極２０の構成材料が下部電極１１に拡散して金属間化合物を形成することを防止し、バンプ電極２０と下部電極１１との間の密着性向上を図るために形成されるものである。下地金属膜１３は、たとえば、チタン（Ｔｉ）、タングステン（Ｗ）、ニッケル（Ｎｉ）などの高融点金属材料、あるいは、これら高融点金属材料の２種以上からなる合金を含む単層膜または積層膜とすることができる。上方の下地金属膜１４は、たとえば、Ａｕ膜とすることができる。
【００２０】
上記のように接続孔１２ｈの側壁はテーパ形状を有するので、下地金属膜１３，１４をほぼ均一な膜厚で成膜することができる。このため、接続孔１２ｈにおける下地金属膜１３，１４の段差被覆性（ステップカバレッジ）は良好である。
【００２１】
バンプ電極（柱状電極）２０は、下地金属膜１３，１４を介して下部電極１１上に形成されている。バンプ電極２０の厚みは、数μｍ〜数十μｍとすることができる。また、バンプ電極２０の構成材料としては、たとえば、金（Ａｕ）、銀（Ａｇ）あるいは銅（Ｃｕ）などの金属やそれらの合金を使用することができる。バンプ電極２０は、たとえば、電解メッキ法、無電解メッキ法あるいは物理的蒸着法を用いて形成することができる。
【００２２】
図４は、パッシベーション膜１２の成膜工程で使用される平行平板型のプラズマＣＶＤ装置３０の構成の一例を概略的に示す図である。なお、本実施の形態では、膜密度（緻密度）が厚み方向に段階的または連続的に変化するパッシベーション膜１２を成膜するために平行平板型プラズマＣＶＤ装置３０が使用されるが、これに限定されるものではない。平行平板型プラズマＣＶＤ装置３０に代えて、誘導結合型プラズマＣＶＤ装置を用いて本実施の形態に係るパッシベーション膜１２を成膜することも可能である。
【００２３】
図４に示されるように、プラズマＣＶＤ装置３０は、チャンバ（反応容器）３１と、チャンバ３１内に配置されウエハ状態の半導体基板（半導体ウエハ）１０を支持するサセプタ（支持台）３２と、このサセプタ３２と対向配置されたシャワーヘッド３５とを備えている。チャンバ３１の排気口３１ａは、配管４５及び制御バルブ４６を介して真空ポンプ（図示せず）に接続されている。制御バルブ４６の開度を制御することでチャンバ３１内の圧力を適宜調整することができる。
【００２４】
シャワーヘッド３５は、配管３７を通して供給された反応ガスをチャンバ３１内に導入するシャワープレート３６を有する。シャワープレート３６には、反応ガスをチャンバ３１内に均一に噴出するための多数の細孔が形成されている。反応ガス供給部４８は、パッシベーション膜１２を形成するための原料ガスと不活性ガス（キャリアガス）とを混合して得られる反応ガスを、配管３７を通して反応ガス導入口３６ａからシャワープレート３６に供給する。反応ガス供給部４８は、原料ガスと不活性ガスの流量を個別に制御する機能をも有している。
【００２５】
シャワーヘッド３５は、プラズマ発生用の交流電力が印加される上部電極としての機能も有する。ＲＦ合成器４２は、高周波電源４０から出力された高周波電力（たとえば、周波数１３．５６ＭＨｚ）と、低周波電源４１から出力された低周波電力（たとえば、周波数４３０ｋＨｚ）とを合成して交流電力を生成し、電力供給部材４３を介して上部電極であるシャワーヘッド３５に供給する。高周波電力と低周波電力のそれぞれの大きさは、コントローラ（図示せず）によって制御される。
【００２６】
一方、サセプタ３２は、上部電極であるシャワーヘッド３５と対向配置されており、下部電極としての機能を有する。サセプタ３２は接地されている。このサセプタ３２上には、半導体ウエハ１０を固定するためのトッププレート３３が設けられている。また、サセプタ３２には、半導体ウエハ１０を加熱するためのヒータ（図示せず）が埋設されている。温度制御部４７は、このヒータの発熱温度を制御することで半導体ウエハ１０の温度（基板温度）を所定範囲（たとえば３００℃〜４２０℃の範囲）内で調整することができる。
【００２７】
上記構成を有する半導体装置１の製造方法を図５〜図１０を参照しつつ以下に説明する。図５〜図１０は、それぞれ、半導体装置１の好適な製造工程を概略的に示す断面図である。
【００２８】
まず、図５に示されるように、上記プラズマＣＶＤ装置３０を用いて、半導体ウエハ１０の主面を被覆するように全面に亘ってシリコン窒化膜１２Ｃを成膜する。この成膜工程では、まず、プラズマＣＶＤ装置３０のチャンバ３１内のサセプタ３２上に半導体ウエハ１０を載置する。その後、制御バルブ４６がチャンバ３１内の圧力を設定値に調整するともに、温度制御部４７がサセプタ３２の内部ヒータ（図示せず）を制御して基板温度を設定温度まで加熱する。基板温度が安定した後に、反応ガス供給部４８は、シランガス、アンモニアガス及びＮ２ガスを主成分とする反応ガスをシャワーヘッド３５を介してチャンバ３１内のプラズマ生成領域ＲＡに導入する。
【００２９】
反応ガスの導入開始後、ＲＦ合成器４２は、高周波電力と低周波電力とが重畳された交流電力をシャワーヘッド（上部電極）３５に印加する。これにより、プラズマ生成領域ＲＡにプラズマが発生し、このプラズマにより原料ガス（シラン及びアンモニア）が分解して反応活性種（活性化した化学種）が生成される。このようにして生成された反応活性種のうち半導体基板１０の表面に到達した反応活性種が半導体ウエハ１０上に吸着することでシリコン窒化膜１２Ｃが成膜される。
【００３０】
成膜時間は、シリコン窒化膜１２Ｃの厚み（数千オングストローム）に合わせて１分〜１分３０秒程度に設定すればよい。この成膜時間の間に、シャワーヘッド３５に印加される交流電力（単位：ワット）が段階的または連続的に低下させられる。これにより、プラズマ生成領域ＲＡにおける反応活性種の密度が経過時間とともに変化するので、緻密度（膜密度）が半導体基板１０の主面から離れるに従って段階的または連続的に低減するシリコン窒化膜１２Ｃを成膜することができる。なお、パッシベーション膜１２の膜密度（緻密度）は、膜中のＳｉ−Ｎ結合密度の増加とともに増加し、逆に、膜中のＳｉ−Ｎ結合密度が低下してＳｉ−Ｈ結合密度やＮ−Ｈ結合密度が増加すれば、低下する。
【００３１】
保護膜としてのシリコン窒化膜１２Ｃは、圧縮方向の膜応力（圧縮応力）を有している。圧縮応力が大きいほど（すなわち、圧縮応力の絶対値が高いほど）、シリコン窒化膜の緻密度は高くなる。図１０は、低周波電力（単位：ワット）の変化に対するシリコン窒化膜の膜応力（単位：ＭＰａ）の測定結果を示すグラフである。このときの成膜条件は、高周波電力５５０Ｗ、高周波電力の周波数１３．５６ＭＨｚ、低周波電力の周波数４３０ｋＨｚ、シラン（ＳｉＨ４）ガスの流量２４０ｓｃｃｍ、アンモニア（ＮＨ３）ガスの流量１３００ｓｃｃｍ、窒素（Ｎ２）ガスの流量６００ｓｃｃｍ、基板温度４００℃、チャンバ内圧力３４５．７Ｐａ、である。
【００３２】
図１０のグラフに示されるように、低周波電力を高くするほど、シリコン窒化膜の圧縮応力が大きくなる（すなわち、圧縮応力の絶対値が高くなる）。よって、低周波電力を高くするほど、シリコン窒化膜の緻密度が向上することが分かる。半導体デバイスの最上層のメタル配線に対するストレスマイグレーションなどの問題発生を確実に回避する観点からは、シリコン窒化膜の圧縮応力の下限を−６５０ＭＰａ程度にすることが望ましい。図１０のグラフによれば、−６５０ＭＰａの圧縮応力に対応する低周波電力は３００Ｗ程度と推測される。よって、プラズマＣＶＤ装置３０を用いてシリコン窒化膜１２Ｃを成膜する際には、低周波電力を３００Ｗから始めて２５０Ｗ程度まで段階的または連続的に低下させることが望ましい。ここで、低周波電力の安定性及び接続孔１２ｈの寸法制御を良好にするためには、低周波電力を５Ｗ程度（１０ＭＰａ相当）のステップ幅で変化させることが望ましい。
【００３３】
シリコン窒化膜１２Ｃ（図５）が成膜された後は、フォトリソグラフィとドライエッチング（異方性エッチング）によりこのシリコン窒化膜１２Ｃをパターニングして接続孔１２ｈを形成する（図６）。このとき、シリコン窒化膜１２Ｃに対するエッチングレートは緻密度に応じて異なり、エッチングは、緻密度の高い膜より緻密度の低い膜のほうが早く進行するので、図６に示されるように、接続孔１２ｈの内径は、半導体基板１０の主面から厚み方向に離れるに従って拡大する。したがって、接続孔１２ｈの内壁形状がテーパ状になる。
【００３４】
その後、スパッタリング法により、接続孔１２ｈの内壁と下部電極１１の露出とを含む全面に亘って、ＴｉＷ（チタン・タングステン合金）膜などの下地金属膜１３Ｃを成膜し、この下地金属膜１３Ｃ上にＡｕ膜などの下地金属膜１４Ｃを成膜する（図７）。
【００３５】
次に、図７の構造上に感光性樹脂膜を塗布し、この感光性樹脂膜をフォトリソグラフィによりパターニングして開口部１５ｈを有するレジスト膜１５を形成する（図８）。その後、たとえばシアン化金カリウムや亜硫酸金ナトリウムといっためっき溶液に半導体基板１０を浸し、電解めっき法により下地金属膜１４Ｃを析出核として開口部１５ｈの中にバンプ電極２０を形成する（図９）。
【００３６】
その後、灰化処理によりレジスト膜１５を除去する（図１０）。次いで、バンプ電極２０をエッチングマスクとし、ヨウ素−ヨウ化カリウム水溶液などのエッチング溶液を用いたウエットエッチングにより下地金属膜１４Ｃを選択的に除去する。さらに、バンプ電極２０をエッチングマスクとし、過酸化水素水などのエッチング溶液を用いたウエットエッチングにより下地金属膜１３Ｃを選択的に除去する。この結果、図３に示した本実施の形態の半導体装置１が作製される。
【００３７】
上記したように本実施の形態の半導体装置１のパッシベーション膜１２は、半導体基板１０の主面から厚み方向に離れるに従って段階的または連続的に低減する膜密度を有する。接続孔１２ｈがエッチングにより形成される際には、膜密度に応じたエッチングレートの違いを利用してテーパ状側壁を有する接続孔１２ｈを形成することができる。それ故、接続孔１２ｈの側壁のテーパ形状の寸法制御を高精度に行うことができる。
【００３８】
また、本実施の形態に係る半導体装置の製造方法によれば、パッシベーション膜１２の膜密度の変化は、プラズマＣＶＤプロセスにおける成膜条件を変えることで実現されるので、従来技術と比べると、製造工程数を増やすことなく低コストで、テーパ状側壁を有する接続孔１２ｈをパッシベーション膜１２に形成することができる。
【００３９】
以上、図面を参照して本発明に係る実施の形態について述べたが、これらは本発明の例示であり、上記以外の様々な形態を採用することもできる。たとえば、半導体デバイスの層間絶縁膜にも、下層配線と上層配線とを電気的に接続するための接続孔（コンタクトホールやスルーホール）が形成される。よって、層間絶縁膜の膜密度を厚み方向に段階的または連続的に変化させて、層間絶縁膜に形成される接続孔側壁の形状をテーパ状にしてもよい。
【００４０】
また、上記パッシベーション膜１２の接続孔１２ｈに下地金属膜１３，１４を介して上部電極（バンプ電極）２を形成する代わりに、ウエハレベルＣＳＰ（Ｗａｆｅｒ−ｌｅｖｅｌ  Ｃｈｉｐ  Ｓｃａｌｅ  Ｐａｃｋａｇｉｎｇ）工程により下地金属膜を介して再配線層（上部電極）を形成してもよい。ウエハレベルＣＳＰは、ウエハから半導体チップを分離することなく、ウエハ状態のままパッケージングを行う技術である。
【符号の説明】
【００４１】
１  半導体装置、  １０  半導体基板、  １１  下部電極（電極パッド）、  １２  パッシベーション膜（絶縁膜）、  １２ｈ  接続孔、  １３，１４  下地金属膜、  ２０  バンプ電極（上部電極）、  ３０  プラズマＣＶＤ装置、  ３１  チャンバ（反応容器）、  ３２  サセプタ（支持台）、  ３３  トッププレート、  ３４  シールドプレート、  ３５  シャワーヘッド、  ３６  シャワープレート、  ４０  高周波電源、  ４１  低周波電源、  ４２  ＲＦ合成器、  ４６  制御バルブ、  ４７  温度制御部、  ４８  反応ガス供給部。
【図１】
2012038965.tif 000003
【図２】
2012038965.tif 000004
【図３】
2012038965.tif 000005
【図４】
2012038965.tif 000006
【図５】
2012038965.tif 000007
【図６】
2012038965.tif 000008
【図７】
2012038965.tif 000009
【図８】
2012038965.tif 000010
【図９】
2012038965.tif 000011
【図１０】
2012038965.tif 000012
【図１１】
2012038965.tif 000013