(57)【要約】【課題】光電子装置を提供する。【解決手段】光電子装置は、半導体基板内に形成されたｐドーピング領域とｎドーピング領域と、ｐドーピング領域とｎドーピング領域との間に形成された光導波路コア領域と、光導波路コア領域とｐドーピング領域との間に形成され、それぞれが第１距離だけ離隔して形成され、光導波路コア領域の厚さと同じ厚さを有する複数の第１スラブと、光導波路コア領域とｎドーピング領域との間に形成され、それぞれが第２距離だけ離隔して形成され、光導波路コア領域の厚さと同じ厚さを有する複数の第２スラブと、を含む。【選択図】  図３
2012063769.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板内に形成されたｐドーピング領域とｎドーピング領域と、
前記ｐドーピング領域と前記ｎドーピング領域との間に形成された光導波路コア領域と、
前記光導波路コア領域と前記ｐドーピング領域との間に形成され、それぞれが第１距離だけ離隔して形成され、前記光導波路コア領域の厚さと同じ厚さを有する複数の第１スラブと、
前記光導波路コア領域と前記ｎドーピング領域との間に形成され、それぞれが第２距離だけ離隔して形成され、前記光導波路コア領域の厚さと同じ厚さを有する複数の第２スラブと、
を含むことを特徴とする光電子装置。
【請求項２】
前記複数の第１スラブのそれぞれの第１領域は、ｐ型ドーパントでドーピングされ、前記複数の第２スラブのそれぞれの第２領域は、ｎ型ドーパントでドーピングされることを特徴とする請求項１に記載の光電子装置。
【請求項３】
前記光導波路コア領域の縁部と前記ｐ型ドーパントでドーピングされた前記複数の第１スラブのそれぞれの前記第１領域との距離は、０〜２００ｎｍであり、前記光導波路コア領域の縁部と前記ｎ型ドーパントでドーピングされた前記複数の第２スラブのそれぞれの前記第２領域との距離は、０〜２００ｎｍであることを特徴とする請求項１に記載の光電子装置。
【請求項４】
前記複数の第１スラブのそれぞれは、前記半導体基板を貫通する複数の第１貫通ホールのそれぞれの間に配され、前記複数の第２スラブのそれぞれは、前記半導体基板を貫通する複数の第２貫通ホールのそれぞれの間に配されることを特徴とする請求項１に記載の光電子装置。
【請求項５】
前記複数の第１スラブのそれぞれの幅の範囲と前記複数の第２スラブのそれぞれの幅との範囲は、１０ｎｍ〜１０００ｎｍであることを特徴とする請求項１に記載の光電子装置。
【請求項６】
前記第１距離と前記第２距離は、互いに同一であることを特徴とする請求項１に記載の光電子装置。
【請求項７】
前記第１距離と前記第２距離は、互いに異なることを特徴とする請求項１に記載の光電子装置。
【請求項８】
前記第１距離の範囲と前記第２距離の範囲のそれぞれは、０．１μｍ〜２μｍであることを特徴とする請求項１に記載の光電子装置。
【請求項９】
前記複数の第１スラブのそれぞれと前記複数の第２スラブのそれぞれは、ジグザグに配されることを特徴とする請求項１に記載の光電子装置。
【請求項１０】
前記複数の第１スラブのそれぞれの長さの範囲と前記複数の第２スラブのそれぞれの長さの範囲のそれぞれは、１００ｎｍ〜１０００ｎｍであることを特徴とする請求項１に記載の光電子装置。
【請求項１１】
第１半導体基板をエッチングして、下部クラッディングを生成する段階と、
前記下部クラッディングの上部に積層された第２半導体基板に少なくとも一対のスラブと前記少なくとも一対のスラブとの間に配された光導波路コア領域を同時に形成する段階と、
を含むことを特徴とする光電子装置の製造方法。
【請求項１２】
前記少なくとも一対のスラブのそれぞれの厚さと前記光導波路コア領域の厚さは、互いに同一であることを特徴とする請求項１１に記載の光電子装置の製造方法。
【請求項１３】
前記少なくとも一対のスラブは、互いに対向するように配されることを特徴とする請求項１１に記載の光電子装置の製造方法。
【請求項１４】
前記少なくとも一対のスラブは、互いに交差するように配されることを特徴とする請求項１１に記載の光電子装置の製造方法。
【請求項１５】
半導体基板内に形成された光導波路コア領域と、
それぞれが前記半導体基板内で前記光導波路コア領域の厚さと同じ厚さに、前記光導波路コア領域の両側に形成された複数の垂直スラブと、
を含むことを特徴とする光電子装置。
【請求項１６】
前記複数の垂直スラブのうち第１グループの垂直スラブのそれぞれは、第１間隔で前記光導波路コア領域の一側に一列に形成され、前記複数の垂直スラブのうち第２グループの垂直スラブのそれぞれは、第２間隔で前記光導波路コア領域の他側に一列に形成されることを特徴とする請求項１５に記載の光電子装置。
【請求項１７】
前記第１グループの垂直スラブのそれぞれは、前記半導体基板を貫通する複数の第１貫通ホールのそれぞれの間に配され、前記第２グループの垂直スラブのそれぞれは、前記半導体基板を貫通する複数の第２貫通ホールのそれぞれの間に配されることを特徴とする請求項１６に記載の光電子装置。
【請求項１８】
前記第１間隔と前記第２間隔は、互いに同様に形成されるか、または互いに異って形成されることを特徴とする請求項１６に記載の光電子装置。
【請求項１９】
前記第１グループの垂直スラブのそれぞれと前記第２グループの垂直スラブのそれぞれとは、互いに対向するように配されることを特徴とする請求項１６に記載の光電子装置。
【請求項２０】
前記第１グループの垂直スラブのそれぞれと前記第２グループの垂直スラブのそれぞれとは、互いに交差するように配されることを特徴とする請求項１６に記載の光電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電子装置（ｏｐｔｏｅｌｅｃｔｒｏｎｉｃ  ｄｅｖｉｃｅ）に係り、特に、互いに同じ厚さを有する光導波路コア（ｃｏｒｅ）領域と複数の垂直スラブ（ｖｅｒｔｉｃａｌ  ｓｌａｂｓ）とを含む光電子装置、その製造方法、及びそれを含む光変調器に関する。
【背景技術】
【０００２】
一般的に、光変調器（ｏｐｔｉｃａｌ  ｍｏｄｕｌａｔｏｒ）は、変調されていない光信号（ｕｎｍｏｄｕｌａｔｅｄ  ｏｐｔｉｃａｌ  ｓｉｇｎａｌ）の位相を変調するための位相シフタ（ｐｈａｓｅ  ｓｈｉｆｔｅｒ）を含む。
【０００３】
位相シフタは、光信号を伝送するための光導波路コアと、光導波路コアに電荷、例えば、電子とホール（ｈｏｌｅ）とを注入するための電荷通路とを含む。光導波路コアの光導波機能に影響を与えないようにするために、光導波路コアの下端に薄い電荷通路、例えば、水平スラブ（ｌａｔｅｒａｌ  ｓｌａｂ）が使われている。
【０００４】
水平スラブを含む構造では、光導波路コア領域を形成するための光導波路コア用マスク（ｍａｓｋ）以外に、水平スラブを形成するための水平スラブ用マスクが別途に必要であるので、位相シフタを製造するためには、少なくとも２つのマスクが必要である。したがって、位相シフタを製造する工程は、複雑である。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする技術的な課題は、互いに同じ高さを有する光導波路コア領域と複数の垂直スラブとを含む光電子装置、該光電子装置の製造方法、及び該光電子装置を含む光変調器を提供するところにある。
【課題を解決するための手段】
【０００６】
本発明の実施形態による光電子装置は、半導体基板内に形成されたｐドーピング領域とｎドーピング領域と、ｐドーピング領域とｎドーピング領域との間に形成された光導波路コア領域と、光導波路コア領域とｐドーピング領域との間に形成され、それぞれが第１距離だけ離隔して形成され、光導波路コア領域の厚さと同じ厚さを有する複数の第１スラブと、光導波路コア領域とｎドーピング領域との間に形成され、それぞれが第２距離だけ離隔して形成され、光導波路コア領域の厚さと同じ厚さを有する複数の第２スラブと、を含む。
【０００７】
複数の第１スラブのそれぞれの第１領域は、ｐ型ドーパントでドーピングされ、複数の第２スラブのそれぞれの第２領域は、ｎ型ドーパントでドーピングされる。
光導波路コア領域の縁部とｐ型ドーパントでドーピングされた複数の第１スラブのそれぞれの第１領域との距離は、０〜２００ｎｍであり、光導波路コア領域の縁部とｎ型ドーパントでドーピングされた複数の第２スラブのそれぞれの第２領域との距離は、０〜２００ｎｍである。
【０００８】
複数の第１スラブのそれぞれは、半導体基板を貫通する複数の第１貫通ホールのそれぞれの間に配され、複数の第２スラブのそれぞれは、半導体基板を貫通する複数の第２貫通ホールのそれぞれの間に配される。
複数の第１スラブのそれぞれの幅の範囲と複数の第２スラブのそれぞれの幅の範囲は、１０ｎｍ〜１０００ｎｍである。
【０００９】
実施形態によって、第１距離と第２距離は、互いに同一である。他の実施形態によって、第１距離と第２距離は、互いに異なる。第１距離の範囲と第２距離の範囲のそれぞれは、０．１μｍ〜２μｍである。
実施形態によって、複数の第１スラブのそれぞれと複数の第２スラブのそれぞれは、ジグザグに配される。複数の第１スラブのそれぞれの長さの範囲と複数の第２スラブのそれぞれの長さの範囲のそれぞれは、１００ｎｍ〜１０００ｎｍである。
【００１０】
本発明の実施形態による光電子装置の製造方法は、第１半導体基板をエッチングして、下部クラッディングを生成する段階と、下部クラッディングの上部に積層された第２半導体基板に少なくとも一対のスラブと少なくとも一対のスラブとの間に配された光導波路コア領域を同時に形成する段階と、を含む。
【００１１】
少なくとも一対のスラブのそれぞれの厚さと光導波路コア領域の厚さは、互いに同一である。実施形態によって、少なくとも一対のスラブは、互いに対向するように配される。他の実施形態によって、少なくとも一対のスラブは、互いに交差するように配される。
本発明の実施形態による光電子装置は、半導体基板内に形成された光導波路コア領域と、それぞれが半導体基板内で光導波路コア領域の厚さと同じ厚さに、光導波路コア領域の両側に形成された複数の垂直スラブと、を含む。
【００１２】
複数の垂直スラブのうち第１グループの垂直スラブのそれぞれは、第１間隔で光導波路コア領域の一側に一列に形成され、複数の垂直スラブのうち第２グループの垂直スラブのそれぞれは、第２間隔で光導波路コア領域の他側に一列に形成される。
第１グループの垂直スラブのそれぞれは、半導体基板を貫通する複数の第１貫通ホールのそれぞれの間に配され、第２グループの垂直スラブのそれぞれは、半導体基板を貫通する複数の第２貫通ホールのそれぞれの間に配される。
【００１３】
実施形態によって、第１間隔と第２間隔は、互いに同様に形成されるか、または互いに異なって形成される。実施形態によって、第１グループの垂直スラブのそれぞれと第２グループの垂直スラブのそれぞれは、互いに対向するように配される。他の実施形態によって、第１グループのスラブのそれぞれと第２グループのスラブのそれぞれは、互いに交差するように配される。
【発明の効果】
【００１４】
本発明の実施形態による光電子装置の製造方法は、互いに同じ厚さを有する光導波路コア領域と複数のスラブとを同時に形成することができる。
【図面の簡単な説明】
【００１５】
本発明の詳細な説明で引用される図面をより十分に理解するために、各図面の詳細な説明が提供される。
【図１】本発明の一実施形態による位相シフタの斜視図を示す。
【図２】図１に示された位相シフタの平面図を示す。
【図３】図１に示された位相シフタをＡ−Ａ’方向に沿って切断した斜視図を示す。
【図４】図３に示された位相シフタの正面図を示す。
【図５】図１に示された位相シフタをＢ−Ｂ’方向に沿って切断した斜視図を示す。
【図６】図５に示された位相シフタの正面図を示す。
【図７】図３に示された位相シフタと下部クラッディングと上部クラッディングとを含む位相シフタの斜視図を示す。
【図８】本発明の他の実施形態による位相シフタの斜視図を示す。
【図９】図８に示された位相シフタの平面図を示す。
【図１０】本発明のまた他の実施形態による位相シフタの斜視図を示す。
【図１１】図１０に示された位相シフタの平面図を示す。
【図１２】図１、図８、または図１０に示された位相シフタを含む光変調器のブロック図を示す。
【図１３】図１、図８、または図１０に示された位相シフタの製造方法を説明するためのフローチャートである。
【図１４Ａ】図７に示された位相シフタを生成する段階を示す（その１）。
【図１４Ｂ】図７に示された位相シフタを生成する段階を示す（その２）。
【図１４Ｃ】図７に示された位相シフタを生成する段階を示す（その３）。
【図１４Ｄ】図７に示された位相シフタを生成する段階を示す（その４）。
【図１４Ｅ】図７に示された位相シフタを生成する段階を示す（その５）。
【図１４Ｆ】図７に示された位相シフタを生成する段階を示す（その６）。
【図１４Ｇ】図７に示された位相シフタを生成する段階を示す（その７）。
【図１４Ｈ】図７に示された位相シフタを生成する段階を示す（その８）。
【発明を実施するための形態】
【００１６】
以下、添付した図面を参照して、本発明を詳しく説明する。
【００１７】
図１は、本発明の一実施形態による位相シフタの斜視図を示し、図２は、図１に示された位相シフタの平面図を示す。
【００１８】
図１と図２とを参照すると、光電子装置、例えば、光変調器の一部として具現可能な位相変調器または位相シフタ１００は、シリコン（ｓｉｌｉｃｏｎ；Ｓｉ）で具現された第１半導体基板１０２、第１半導体基板１０２の上部に形成された下部クラッディング（ｃｌａｄｄｉｎｇ）１０４、及び下部クラッディング１０４の上部に形成された第２半導体基板１１０を含む。下部クラッディング１０４は、二酸化ケイ素（ｓｉｌｉｃｏｎ  ｏｘｉｄｅ；ＳｉＯ２）で具現可能であり、第２半導体基板１１０は、シリコン（Ｓｉ）で具現可能である。
【００１９】
図１では、説明の便宜上、第２半導体基板１１０内に多数個の第１垂直スラブ１１４と多数個の第２垂直スラブ１１８とを形成するための一つのマスク１０１を共に図示する。ここで、スラブ（ｓｌａｂ）とは、光導波路コア領域１１２に電子またはホールを注入することができる電荷経路を意味する。
【００２０】
多数個の第１垂直スラブ１１４のそれぞれと多数個の第２垂直スラブ１１８のそれぞれとは、例えば、一つのマスク１０１を用いて、第２半導体基板１１０を貫通する多数個の第１貫通ホール１１６のそれぞれと多数個の第２貫通ホール１２０のそれぞれとが、同時に形成されるにつれて、同時に形成される。
【００２１】
第２半導体基板１１０は、光信号を伝送するための光導波路コア領域１１２、光導波路コア領域１１２の一側に形成された多数個の第１垂直スラブ１１４、光導波路コア領域１１２の他側に形成された多数個の第２垂直スラブ１１８、ｐドーピング領域（ｐ−ｄｏｐｅｄ  ｒｅｇｉｏｎ）１２２、及びｎドーピング領域（ｎ−ｄｏｐｅｄ  ｒｅｇｉｏｎ）１２４を含む。
【００２２】
多数個の第１垂直スラブ１１４のそれぞれの幅Ｌ１１の範囲は、１０ｎｍ〜１０００ｎｍである。また、多数個の第２垂直スラブ１１８のそれぞれの幅Ｌ２１の範囲は、１０ｎｍ〜１０００ｎｍである。多数個の第１垂直スラブ１１４のそれぞれの距離Ｌ１２の範囲は、０．１μｍ〜２μｍである。また、多数個の第２垂直スラブ１１８のそれぞれの距離Ｌ２２の範囲は、０．１μｍ〜２μｍである。多数個の第１垂直スラブ１１４のそれぞれの長さＬ１３の範囲は、１００ｎｍ〜１０００ｎｍである。また、多数個の第２垂直スラブ１１８のそれぞれの長さＬ２３の範囲は、１００ｎｍ〜１０００ｎｍである。
【００２３】
図１に示したように、多数個の第１垂直スラブ１１４のそれぞれと多数個の第２垂直スラブ１１８のそれぞれとは、光導波路コア領域１１２に平行に同一な間隔で具現可能である。
【００２４】
図２に示したように、多数個の第１垂直スラブ１１４のそれぞれと多数個の第２垂直スラブ１１８のそれぞれとは、互いに対向するように配される。すなわち、対を成す２つの垂直スラブ１１４、１１８は、互いに対向するように配置される。例えば、多数個の第１垂直スラブ１１４と多数個の第２垂直スラブ１１８とは、光導波路コア領域１１２の長辺（ｌｏｎｇ  ｅｄｇｅ）に沿って光導波路コア領域１１２の両側に配される。
図３は、図１に示された位相シフタをＡ−Ａ’方向に沿って切断した斜視図を示し、図４は、図３に示された位相シフタの正面図を示す。
【００２５】
図３に示された位相シフタ１００は、図１に示された位相シフタ１００に、ｐドーピング領域１２２と第１電極パッド（ｐａｄ）１３４とを接続するための複数の第１メタル（ｍｅｔａｌ）電極１３０と、ｎドーピング領域１２４と第２電極パッド１３６とを接続するための複数の第２メタル電極１３２とをさらに含む。光導波路コア領域１１２の屈折率を制御するために、電源電圧＋Ｖは、第１電極パッド１３４に供給され、接地電圧ＧＮＤは、第２電極パッド１３６に供給される。例えば、電源電圧＋Ｖは、変調された電圧信号であり得る。
【００２６】
また、構造を明確にするために、図３に示された位相シフタ１００では、図７に示された位相シフタ１００から下部クラッディング１０４と上部クラッディング１０５とが除去された。しかし、図４の正面図では、下部クラッディング１０４と上部クラッディング１０５とが共に図示されている。
【００２７】
図４に示したように、光導波路コア領域１１２の高さ（または、‘深さ’とも言う）Ｄ１、多数個の第１垂直スラブ１１４のそれぞれの高さ、及び多数個の第２垂直スラブ１１８のそれぞれの高さは、互いに同様に形成される。ここで、同一であるということは、完全に同一であるということはもちろん、与えられた誤差範囲内で同一であるということを意味する。
【００２８】
すなわち、図１に示したように、光導波路コア領域１１２、多数個の第１垂直スラブ１１４、及び多数個の第２垂直スラブ１１８が、例えば、一つのマスク１０１を用いて単一エッチング（ｅｔｃｈｉｎｇ）過程を通じて同時に具現可能であるので、光導波路コア領域１１２の高さＤ１、多数個の第１垂直スラブ１１４のそれぞれの高さ、及び多数個の第２垂直スラブ１１８のそれぞれの高さは、互いに同様に形成される。
【００２９】
また、単一エッチング過程を通じて光導波路コア領域１１２、多数個の第１垂直スラブ１１４、及び多数個の第２垂直スラブ１１８が形成されうるので、図１に示された位相シフタ１００を製造する工程は、水平スラブを含む位相シフタを製造する工程に比べて、マスクの数を減らすことができる効果がある。
【００３０】
また、単一エッチング過程を通じて光導波路コア領域１１２、多数個の第１垂直スラブ１１４、及び多数個の第２垂直スラブ１１８が形成されうるので、位相シフタ１００を製造するためのコストを節減できるだけではなく、製造工程が単純になる効果がある。
光導波路コア領域１１２の高さＤ１、ｐドーピング領域１２２の高さ、及びｎドーピング領域１２４の高さも、互いに同様に形成される。
【００３１】
多数個の第１垂直スラブ１１４のそれぞれは、ｐ型ドーパント（ｐ−ｔｙｐｅ  ｄｏｐａｎｔ）でドーピング（ｄｏｐｉｎｇ）され、多数個の第２垂直スラブ１１８のそれぞれは、ｎ型ドーパントでドーピングされうる。
【００３２】
この際、光導波路コア領域１１２の縁部とｐ型ドーパントでドーピングされた多数個の第１垂直スラブ１１４のそれぞれの縁部との距離Ｌ３１の範囲は、０ｎｍ〜２００ｎｍである。また、光導波路コア領域１１２の縁部とｎ型ドーパントでドーピングされた多数個の第２垂直スラブ１１８のそれぞれの縁部との距離Ｌ３２の範囲は、０ｎｍ〜２００ｎｍである。
【００３３】
電源から供給されたホールは、ｐドーピング領域１２２、第１垂直スラブ（または、一定部分が、ｐ型ドーパントでドーピングされた第１垂直スラブ）１１４、光導波路コア領域１１２、第２垂直スラブ（または、一定部分が、ｎ型ドーパントでドーピングされた第２垂直スラブ）１１８、ｎドーピング領域１２４を通じて接地に伝送することができる。接地から供給された電子は、ホールと逆方向に伝送することができる。
【００３４】
図５は、図１に示された位相シフタをＢ−Ｂ’方向に沿って切断した斜視図を示し、図６は、図５に示された位相シフタの正面図を示す。
構造を明確にするために、図５に示された位相シフタ１００では、図７に示された位相シフタ１００から下部クラッディング１０４と上部クラッディング１０５とが除去された。しかし、図６では、下部クラッディング１０４と上部クラッディング１０５とが共に図示されている。
【００３５】
図６に示したように、光導波路コア領域１１２の高さ（または、‘深さ’とも言う）Ｄ１、多数個の第１貫通ホール１１６のそれぞれの高さ、及び多数個の第２貫通ホール１２０のそれぞれの高さが、互いに同様に形成される。
図７は、図３に示された位相シフタと下部クラッディングと上部クラッディングとを含む位相シフタの斜視図を示す。図７に示された位相シフタ１００は、第２半導体基板１１０を取り囲む下部クラッディング１０４と上部クラッディング１０５とを含む。
【００３６】
図８は、本発明の他の実施形態による位相シフタの斜視図を示し、図９は、図８に示された位相シフタの平面図を示す。
図８と図９とを参照すると、光電子装置、例えば、光変調器の一部として具現可能な位相シフタ２００は、シリコン（Ｓｉ）で具現された第１半導体基板２０２、第１半導体基板２０２の上部に形成された下部クラッディング２０４、及び下部クラッディング２０４の上部に形成された第２半導体基板２０５を含む。
【００３７】
多数個の第１垂直スラブ２１２のそれぞれと多数個の第２垂直スラブ２１６のそれぞれは、図１で説明したように、例えば、一つのマスクを用いて第２半導体基板２０５に多数個の第１貫通ホール２１４のそれぞれと多数個の第２貫通ホール２１８のそれぞれとが、同時に形成されるにつれて、同時に形成される。
【００３８】
第２半導体基板２０５は、光信号を伝送するための光導波路コア領域２０６、光導波路コア領域２０６の一側に形成された多数個の第１垂直スラブ２１２、光導波路コア領域２０６の他側に形成された多数個の第２垂直スラブ２１６、ｐドーピング領域２０８、及びｎドーピング領域２１０を含む。
【００３９】
多数個の第１垂直スラブ２１２のそれぞれの幅Ｌ４１の範囲は、１０ｎｍ〜１０００ｎｍである。また、多数個の第２垂直スラブ２１６のそれぞれの幅Ｌ５１の範囲は、１０ｎｍ〜１０００ｎｍである。多数個の第１垂直スラブ２１２のそれぞれの距離Ｌ４２の範囲は、０．１μｍ〜２μｍである。また、多数個の第２垂直スラブ２１６のそれぞれの距離Ｌ５２の範囲は、０．１μｍ〜２μｍである。多数個の第１垂直スラブ２１２のそれぞれの長さＬ４３の範囲は、１００ｎｍ〜１０００ｎｍである。また、多数個の第２垂直スラブ２１６のそれぞれの長さＬ５３の範囲は、１００ｎｍ〜１０００ｎｍである。
【００４０】
多数個の第１垂直スラブ２１２のそれぞれは、ｐ型ドーパントでドーピングされ、多数個の第２垂直スラブ２１６のそれぞれは、ｎ型ドーパントでドーピングされうる。この際、ｐ型ドーパントでドーピングされうる領域の範囲とｎ型ドーパントでドーピングされうる領域の範囲とは、図４を参照して説明した通りである。
【００４１】
図８と図９とに示したように、多数個の第１垂直スラブ２１２のそれぞれと多数個の第２垂直スラブ２１６のそれぞれは、互いに交差して（例えば、ジグザグ（ｚｉｇｚａｇ））配される。すなわち、対を成す２つの垂直スラブ２１２、２１６は、互いに交差して配置される。例えば、多数個の第１垂直スラブ２１２と多数個の第２垂直スラブ２１６とは、光導波路コア領域２０６の長辺に沿って光導波路コア領域２０６の両側に配される。
【００４２】
図９のように具現された位相シフタ２００は、光導波路コア領域２０６に各スラブ２１２、２１６が及ぼす影響を減少させることができるので、光導波路コア領域２０６を通じて伝送される光信号の損失を減らすことができる。
図１０は、本発明のまた他の実施形態による位相シフタの斜視図を示し、図１１は、図１０に示された位相シフタの平面図を示す。
【００４３】
図１０と図１１とを参照すると、光電子装置、例えば、光変調器の一部として具現可能な位相シフタ３００は、シリコン（Ｓｉ）で具現された第１半導体基板３０２、第１半導体基板３０２の上部に形成された下部クラッディング３０４、及び下部クラッディング３０４の上部に形成された第２半導体基板３０５を含む。
【００４４】
多数個の第１垂直スラブ３１２のそれぞれと多数個の第２垂直スラブ３１６のそれぞれは、図１で説明したように、例えば、一つのマスクを用いて第２半導体基板３０５に多数個の第１貫通ホール３１４のそれぞれと多数個の第２貫通ホール３１８のそれぞれとが、同時に形成されるにつれて、同時に形成される。
【００４５】
第２半導体基板３０５は、光信号を伝送するための光導波路コア領域３０６、光導波路コア領域３０６の一側に形成された多数個の第１垂直スラブ３１２、光導波路コア領域３０６の他側に形成された多数個の第２垂直スラブ３１６、ｐドーピング領域３０８、及びｎドーピング領域３１０を含む。
【００４６】
図１１に示された多数個の第１垂直スラブ３１２のそれぞれの幅と長さは、図２に示された多数個の第１垂直スラブ１１４のそれぞれの幅と長さと同一であり、図１１に示された多数個の第２垂直スラブ３１６のそれぞれの幅と長さは、図２に示された多数個の第２垂直スラブ１１８のそれぞれの幅と長さと同一である。
【００４７】
図１１に示された多数個の第１垂直スラブ３１２のそれぞれの距離Ｌ６２の範囲は、１０ｎｍ〜１０００ｎｍであり、多数個の第２垂直スラブ３１６のそれぞれの距離Ｌ７２の範囲は、１０ｎｍ〜１０００ｎｍである。
【００４８】
多数個の第１垂直スラブ３１２のそれぞれは、ｐ型ドーパントでドーピングされ、多数個の第２垂直スラブ３１６のそれぞれは、ｎ型ドーパントでドーピングされうる。この際、ｐ型ドーパントでドーピングされうる領域の範囲とｎ型ドーパントでドーピングされうる領域の範囲とは、図４を参照して説明した通りである。
【００４９】
図１１に示したように、多数個の第１垂直スラブ３１２のそれぞれの距離Ｌ６２と多数個の第２垂直スラブ３１６のそれぞれの距離Ｌ７２とは、互いに異なる。すなわち、多数個の第１垂直スラブ３１２のそれぞれが配される間隔Ｌ６２と多数個の第２垂直スラブ３１６のそれぞれが配される間隔Ｌ７２とは、互いに異なる。このような構造によって、図１０のような具現された位相シフタ３００は、光導波路コア領域３０６に注入される電子の密度とホールの密度とを非対称的に調節することができる。
【００５０】
図１２は、図１、図８、または図１０に示された位相シフタを含む光変調器のブロック図を示す。図１２を参照すると、光変調器４００は、光スプリッタ（ｓｐｌｉｔｅｒ）４０３、位相シフタ４０９、及び光結合器４１１を含む。光変調器４００は、マッハツェンダ干渉計（Ｍａｃｈ−Ｚｅｈｎｄｅｒ  Ｉｎｔｅｒｆｅｒｏｍｅｔｅｒ、ＭＺＩ）であり得る。
【００５１】
光スプリッタ４０３は、変調されていない光信号４０１を変調されていない第１光信号４０５と変調されていない第２光信号４０７とに分離する。
【００５２】
図１、図８、または図１０に示された位相シフタ１００、２００、または３００の構造を含む位相シフタ４０９は、制御電圧Ｖｃｔｒによって変調されていない第２光信号４０７の位相を変調して、位相変調された光信号４１０を生成する。制御電圧Ｖｃｔｒは、電−光変換を制御するために、位相シフタ１００、２００、または３００に供給される少なくとも一つの電圧（例えば、＋ＶとＧＮＤ）を意味する。光結合器４１１は、変調されていない第１光信号４０５と位相変調された光信号４１０とを結合し、出力光信号４１３を生成する。
【００５３】
図１３は、図１、図８、または図１０に示された位相シフタの製造方法を説明するためのフローチャートである。図１、図８、図１０、及び図１３を参照すると、第１半導体基板１０２、２０２、または３０２をエッチングして、下部クラッディング１０４、２０４、または３０４が生成される（ステップＳ１０）。
【００５４】
下部クラッディング１０４、２０４、または３０４の上部に積層された第２半導体基板１１０、２０５、または３０５を、例えば、一つのマスクを用いてエッチングして、少なくとも一対のスラブ１１４と１１８、２１２と２１６、または３１２と３１６と少なくとも一対のスラブとの間に配された光導波路コア領域１１２、２０６、または３０６を同時に形成する（ステップＳ２０）。
【００５５】
少なくとも一対のスラブのそれぞれの厚さと光導波路コア領域の厚さとは、互いに同一である。マスクが如何に具現されたかによって、図１に示したように、少なくとも一対のスラブ１１４と１１８とが互いに対向するように配されるか、図８に示したように、少なくとも一対のスラブ２１２と２１６とが互いに交差するように配置される。
【００５６】
図１４Ａから図１４Ｈは、図７に示された位相シフタを生成する段階を詳しく示す。図６、図７、及び図１４Ａから図１４Ｈを参照し、位相シフタを生成する方法を詳しく説明する。
【００５７】
第１半導体基板１０２が準備され（図１４Ａ）、トレンチエッチング（ｔｒｅｎｃｈ  ｅｔｃｈｉｎｇ）を通じて第１半導体基板１０２の上部がエッチングされる（図１４Ｂ）。下部クラッディング１０４を形成するために、エッチングされた部分にＳｉＯ２を形成する（図１４Ｃ）。第１半導体基板１０２の上部と下部クラッディング１０４の上部とに無定形シリコン（ａｍｏｒｐｈｏｕｓ  ｓｉｌｉｃｏｎ）が形成され、結晶化される（図１４Ｄ）。
【００５８】
光導波路コア領域１１２と複数の垂直スラブ１１４、１１８とを含む位相シフタを形成するために、第２半導体基板１１０がエッチングされる（図１４Ｅ）。ｐドーピング領域１２２を形成するために、ｐ型ドーパントが第２半導体基板１２２に注入され、ｎドーピング領域１２４を形成するために、ｎ型ドーパントが第２半導体基板１２４に注入される（図１４Ｆ）。
【００５９】
上部クラッディング１０５が、第２半導体基板１１０の上部とエッチングされた部分とに堆積される（ｄｅｐｏｓｉｔ）（図１４Ｇ）。そして、ｐドーピング領域１２２に第１メタル電極１３０が接続され、ｎドーピング領域１２４に第２メタル電極１３２が接続され、第１メタル電極１３０と第１電極パッド１３４とが接続され、第２メタル電極１３２と第２電極パッド１３６とが接続される（図１４Ｈ）。図８と図１０のそれぞれに示された位相シフタの製造方法は、図１４Ａから図１４Ｈに示された過程と類似している。
【産業上の利用可能性】
【００６０】
本発明は、光電子装置、例えば、光変調器に具現可能である。
【符号の説明】
【００６１】
１０２、２０２、３０２：第１半導体基板
１０４：下部クラッディング
１０５：上部クラッディング
１１２、２０６、３０６：光導波路コア領域
１１４、２１２、３１２：第１垂直スラブ
１１８、２１６、３１６：第２垂直スラブ
１２２、２０８、３０８：ｐドーピング領域
１２４、２１０、３１０：ｎドーピング領域
【図１】
2012063769.tif 000003
【図２】
2012063769.tif 000004
【図３】
2012063769.tif 000005
【図４】
2012063769.tif 000006
【図５】
2012063769.tif 000007
【図６】
2012063769.tif 000008
【図７】
2012063769.tif 000009
【図８】
2012063769.tif 000010
【図９】
2012063769.tif 000011
【図１０】
2012063769.tif 000012
【図１１】
2012063769.tif 000013
【図１２】
2012063769.tif 000014
【図１３】
2012063769.tif 000015
【図１４Ａ】
2012063769.tif 000016
【図１４Ｂ】
2012063769.tif 000017
【図１４Ｃ】
2012063769.tif 000018
【図１４Ｄ】
2012063769.tif 000019
【図１４Ｅ】
2012063769.tif 000020
【図１４Ｆ】
2012063769.tif 000021
【図１４Ｇ】
2012063769.tif 000022
【図１４Ｈ】
2012063769.tif 000023