(57)【要約】【課題】閾値電圧が上昇するのを防止または抑制でき、フラットバンド電圧が低下するのを防止または抑制できる半導体装置およびその製造方法を提供する。【解決手段】半導体基板１０上に形成されたゲート絶縁膜３０と、ゲート絶縁膜上に形成されたＴｉＮ膜４１と、ＴｉＮ膜４１上に形成されたＴｉＡｌＮ膜４３と、ＴｉＡｌＮ膜４３上に形成されたシリコン膜４５と、を有する。【選択図】図１
2012231123.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成された導電性の第１の金属含有膜と、
前記第１の金属含有膜上に形成され、アルミニウムを添加してなる導電性の第２の金属含有膜と、
前記第２の金属含有膜上に形成されたシリコン膜と、
を有する半導体装置。
【請求項２】
半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に導電性の第１の金属含有膜を形成する工程と、
前記第１の金属含有膜上に、アルミニウムを添加してなる導電性の第２の金属含有膜を形成する工程と、
前記第２の金属含有膜上にシリコン膜を形成する工程と、
を有する半導体装置の製造方法。
【請求項３】
半導体基板上にゲート絶縁膜を形成する第１の処理部と、
前記ゲート絶縁膜上に導電性の第１の金属含有膜を形成する第２の処理部と、
前記第１の金属含有膜上に、アルミニウムを添加してなる導電性の第２の金属含有膜を形成する第３の処理部と、
前記第２の金属含有膜上にシリコン膜を形成する第４の処理部と、
を有する基板処理システム。
【請求項４】
基板処理システムの第１の処理部で半導体基板上にゲート絶縁膜を形成する手順と、
前記基板処理システムの第２の処理部で前記ゲート絶縁膜上に導電性の第１の金属含有膜を形成する手順と、
前記基板処理システムの第３の処理部で前記第１の金属含有膜上に、アルミニウムを添加してなる導電性の第２の金属含有膜を形成する手順と、
前記基板処理システムの第４の処理部で前記第２の金属含有膜上にシリコン膜を形成する手順と、
をコンピュータに実行させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、半導体装置の製造方法、基板処理システムおよびプログラムに関し、特に、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor  Field  Effect  Transistor）、その製造方法、基板処理システムおよびプログラムに関する。
【背景技術】
【０００２】
ＭＯＳＦＥＴの高集積化及び高性能化に合わせて、ゲート絶縁膜の薄膜化（ＥＯＴ（Effective Oxide Thickness）スケーリング化）が行われている。従来、ゲート絶縁膜にはＳｉＯ２膜が用いられてきたが、ゲート絶縁膜を薄膜化していくとゲートリーク電流の増大が顕著となる。そこで、ゲートリーク電流を低減するために、現在は、ＳｉＯ２膜よりも高い誘電率を有する絶縁膜（High-k絶縁膜）がゲート絶縁膜に適用され始めている。その中でも、ＨｆＯ２膜が有望視されている。一方、ゲート電極材料としては、従来は多結晶シリコン（Poly-Si）が用いられてきたが、多結晶シリコン電極を使用すると、空乏化層が形成されその分実効的なゲート絶縁膜の厚さが厚くなってしまい、ゲート絶縁膜の薄膜化に反してしまう。そこで、空乏化層が生じない金属（メタル）材料をゲート電極に使用することが検討されている。
【０００３】
近年、このような金属ゲート電極とHigh-kゲート絶縁膜とを用いたＭＯＳＦＥＴスタック構造であって、ゲート絶縁膜と多結晶シリコンゲート電極との間に金属ゲート電極を挿入したＭＩＰＳ (Metal Inserted Poly Silicon)構造のゲート電極を用い、ゲート電極形成後にソース／ドレイン領域の活性化アニールを行うゲートファーストプロセスが注目されている（非特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【非特許文献１】"A Highly Manufacturable MIPS (Metal Inserted Poly-Si Stack) Technology with Novel Threshold Voltage Control" 2005 Symposium on VLSI Technology Digest of Technical Papers pp. 232-233
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、このＭＩＰＳ構造では、ソース／ドレイン領域の活性化アニール中に、多結晶シリコン中のＳｉが金属膜を通過して金属電極とHigh-kゲート絶縁膜との界面にまで到達し、フェルミレベルピニングと呼ばれる現象を引き起こし、閾値電圧が上昇する（フラットバンド電圧が低下する）という問題があった。
【０００６】
本発明の主な目的は、閾値電圧が上昇するのを防止または抑制でき、フラットバンド電圧が低下するのを防止または抑制できる半導体装置、半導体装置の製造方法、当該半導体装置の製造に好適に使用される基板処理システム、および当該基板処理システムで好適に使用されるプログラムを提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一態様によれば、
半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成された導電性の第１の金属含有膜と、
前記第１の金属含有膜上に形成され、アルミニウムを添加してなる導電性の第２の金属含有膜と、
前記第２の金属含有膜上に形成されたシリコン膜と、
を有する半導体装置が提供される。
【０００８】
本発明の他の態様によれば、
半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に導電性の第１の金属含有膜を形成する工程と、
前記第１の金属含有膜上に、アルミニウムを添加してなる導電性の第２の金属含有膜を形成する工程と、
前記第２の金属含有膜上にシリコン膜を形成する工程と、
を有する半導体装置の製造方法が提供される。
【０００９】
本発明のさらに他の態様によれば、
半導体基板上にゲート絶縁膜を形成する第１の処理部と、
前記ゲート絶縁膜上に導電性の第１の金属含有膜を形成する第２の処理部と、
前記第１の金属含有膜上に、アルミニウムを添加してなる導電性の第２の金属含有膜を形成する第３の処理部と、
前記第２の金属含有膜上にシリコン膜を形成する第４の処理部と、
を有する基板処理システムが提供される。
【００１０】
本発明のさらに他の態様によれば、
基板処理システムの第１の処理部で半導体基板上にゲート絶縁膜を形成する手順と、
前記基板処理システムの第２の処理部で前記ゲート絶縁膜上に導電性の第１の金属含有膜を形成する手順と、
前記基板処理システムの第３の処理部で前記第１の金属含有膜上に、アルミニウムを添加してなる導電性の第２の金属含有膜を形成する手順と、
前記基板処理システムの第４の処理部で前記第２の金属含有膜上にシリコン膜を形成する手順と、
をコンピュータに実行させるためのプログラムが提供される。
【発明の効果】
【００１１】
本発明によれば、閾値電圧が上昇するのを防止または抑制でき、フラットバンド電圧が低下するのを防止または抑制できる半導体装置、半導体装置の製造方法、当該半導体装置の製造に好適に使用される基板処理システム、および当該基板処理システムで好適に使用されるプログラムが提供される。
【図面の簡単な説明】
【００１２】
【図１】図１は、本発明の好ましい一実施の形態のＭＯＳＦＥＴを説明するための概略縦断面図である。
【図２】図２は、本発明の好ましい一実施の形態のＭＯＳＦＥＴの製造方法を説明するためのフローチャートである。
【図３】図３は、本発明の好ましい一実施の形態のＭＯＳＦＥＴを説明するための概略縦断面図である。
【図４】図４は、本発明の好ましい一実施の形態のＭＯＳＦＥＴ用の評価サンプルを説明するための概略縦断面図である。
【図５】図５は、比較例のＭＯＳＦＥＴ用の評価サンプルを説明するための概略縦断面図である。
【図６】図６は、比較例のＭＯＳＦＥＴ用の評価サンプルの製造方法を説明するためのフローチャートである。
【図７】図７は、本発明の好ましい一実施の形態のＭＯＳＦＥＴ用の評価サンプルのＣ−Ｖ特性の図である。
【図８】図８は、比較例のＭＯＳＦＥＴ用の評価サンプルのＣ−Ｖ特性の図である。
【図９】図９は、本発明の好ましい一実施の形態のＭＯＳＦＥＴ用の評価サンプルと、比較例のＭＯＳＦＥＴ用の評価サンプルの、ＥＯＴ（等価酸化膜厚）とＶｆｂ（フラットバンド電圧）を示す表である。
【図１０】図１０は、他の比較例のＭＯＳＦＥＴ用の評価サンプルを説明するための概略縦断面図である。
【図１１】図１１は、本発明の好ましい他の実施の形態のＭＯＳＦＥＴを説明するための概略縦断面図である。
【図１２】図１２は、本発明の好ましい一実施の形態のＭＯＳＦＥＴを製造する際に好適に使用されるクラスタ装置の一例を説明するための概略図である。
【図１３】図１３は、図１２、図１４のクラスタ装置に使用されるコントローラを説明するための概略図である。
【図１４】図１４は、本発明の好ましい一実施の形態のＭＯＳＦＥＴを製造する際に好適に使用されるクラスタ装置の他の例を説明するための概略図である。
【発明を実施するための形態】
【００１３】
以下、本発明の好ましい実施の形態について図面を参照しながら説明する。
【００１４】
図１を参照すれば、本発明の好ましい一実施の形態の半導体装置（デバイス）としてのＭＯＳＦＥＴ１００は、半導体基板であるシリコン基板１０と、シリコン基板１０の一主面１１の表面に設けられたゲート絶縁膜３０と、ゲート絶縁膜３０上に設けられたゲート電極４０と、ゲート電極４０の両側のシリコン基板１０の一主面１１にそれぞれ設けられたソース領域２１およびドレイン領域２２とを備えている。
【００１５】
ゲート絶縁膜３０は、シリコン基板１０の一主面１１上に設けられたＳｉＯ２膜３１とＳｉＯ２膜３１上に設けられた高誘電率（High-k）絶縁膜であるＨｆＯ２膜３２とを備えている。高誘電率絶縁膜であるＨｆＯ２膜３２を使用することにより、ゲートリーク電流を低減している。
【００１６】
ゲート電極４０は、ゲート絶縁膜３０のＨｆＯ２膜３２上に設けられたＴｉＮ膜４１と、ＴｉＮ膜４１上に設けられたＴｉＡｌＮ膜４３と、ＴｉＡｌＮ膜４３上に設けられたＰをドーピングした多結晶シリコン膜（Ｐ  Ｄｏｐｅｄ  Ｐｏｌｙ−Ｓｉ膜）４５とを備えている。ＨｆＯ２膜３２上に金属膜であるＴｉＮ膜４１を使用しているので、空乏化層が生じることはなく、実効的なゲート絶縁膜の厚さが厚くなってしまうことを防止している。また、多結晶シリコン膜４５とＴｉＮ膜４１との間にＴｉＡｌＮ膜４３を設けているので、ゲート電極４０の形成後にソース領域２１およびドレイン領域２２の活性化アニールを行う際に、多結晶シリコン膜４５中のＳｉが金属膜であるＴｉＮ膜４１中に拡散するのを防止できる。その結果、多結晶シリコン膜４５中のＳｉがＴｉＮ膜４１中を通過してＴｉＮ膜４１と高誘電率ゲート絶縁膜であるＨｆＯ２膜３２との界面にまで到達するのを防止でき、閾値電圧が上昇するのを防止あるいは抑制でき、フラットバンド電圧が低下するのを防止あるいは抑制できる。
【００１７】
次に、図２を参照して、本発明の好ましい一実施の形態のＭＯＳＦＥＴの製造方法を説明する。
【００１８】
まず、シリコン基板１０を、例えば、１％ＨＦ水溶液で処理して、シリコン基板１０の一主面１１の犠牲酸化膜を除去する（ステップＳ１０１）。
【００１９】
次に、シリコン基板１０の一主面１１の表面に、シリコン系絶縁膜としての酸化シリコン膜（ＳｉＯ２膜）３１を熱酸化により形成する（ステップＳ１０２）。ＳｉＯ２膜３１は、シリコン基板１０と、その後に形成する高誘電率絶縁膜であるＨｆＯ２膜３２と、の界面における界面層として形成される。ＳｉＯ２膜３１は、ゲート絶縁膜３０の一部を構成することとなる。
【００２０】
具体的には、例えば、酸化炉を用い、酸化炉の処理室内にシリコン基板１０を収容し、この処理室内にＯ２ガス等の酸化性ガスを供給して、熱酸化（ドライ酸化）によりシリコン基板１０の一主面１１の表面に、界面層としてＳｉＯ２膜３１を形成する。処理条件は、例えば、下記のとおりである。
シリコン基板１０の温度：８５０〜１０００℃
処理室内圧力：１〜１０００Ｐａ
Ｏ２ガス供給流量：１０〜１０００ｓｃｃｍ
ＳｉＯ２膜３１の膜厚：０．４〜１．５ｎｍ
【００２１】
なお、ドライ酸化の他に、ウェット酸化、減圧酸化、プラズマ酸化等によりＳｉＯ２膜３１を形成するようにしてもよい。
【００２２】
次に、ＳｉＯ２膜３１上に、高誘電率絶縁膜（High-k膜）として、酸化ハフニウム膜（ＨｆＯ２膜）３２を成膜する（ステップＳ１０３）。ＨｆＯ２膜３２はゲート絶縁膜３０として形成される。
【００２３】
具体的には、例えば、ＡＬＤ（Atomic layer Deposition）炉を用い、ＡＬＤ炉の処理室内に、ＳｉＯ２膜３１形成後のシリコン基板１０を収容し、この処理室内へのＴＤＭＡＨガスとＯ３ガスとの交互供給（ＴＤＭＡＨガス供給→Ｎ２パージ→Ｏ３ガス供給→Ｎ２パージを１サイクルとしてこのサイクルを所定回数繰り返すこと）によりＳｉＯ２膜３１上にゲート絶縁膜としてＨｆＯ２膜３２を形成する。処理条件は、例えば下記のとおりである。
シリコン基板１０の温度：１００〜４００℃
処理室内圧力：１〜２０００Ｐａ
ＴＤＭＡＨガス供給流量：１０〜２０００ｓｃｃｍ
Ｏ３ガス供給流量：１０〜２０００ｓｃｃｍ
Ｎ２ガス供給流量：１０〜１００００ｓｃｃｍ
ＨｆＯ２膜３２の膜厚：０．９〜４ｎｍ
【００２４】
Ｈｆを含む原料としては、テトラキスジメチルアミノハフニウム（Ｈｆ［Ｎ（ＣＨ３）２］４、略称：ＴＤＭＡＨ）の他、テトラキスエチルメチルアミノハフニウム（Ｈｆ［Ｎ（Ｃ２Ｈ５）（ＣＨ３）］４、略称：ＴＥＭＡＨ）、テトラキスジエチルアミノハフニウム（Ｈｆ［Ｎ（Ｃ２Ｈ５）２］４、略称：ＴＤＥＡＨ）などの有機原料や、ハフニウムテトラクロライド（ＨｆＣｌ４）などの無機原料を用いることができる。酸化剤としては、Ｏ３ガスの他、Ｈ２Ｏガス等の酸化性ガス（酸素含有ガス）を用いることができる。パージガス（不活性ガス）としては、Ｎ２ガスの他、Ａｒ、Ｈｅ、Ｎｅ、Ｘｅ等の希ガスを用いることができる。なお、ＴＤＭＡＨ等のように常温常圧下で液体状態である液体原料を用いる場合は、液体原料を気化器やバブラ等の気化システムにより気化して、原料ガスとして供給することとなる。
【００２５】
ＨｆＯ２膜３２の成膜後、ＰＤＡ（Post Deposition Annealing）が行われる（ステップＳ１０４）。具体的には、例えば、熱処理炉（例えばＲＴＰ（Rapid Thermal Process）装置）を用い、ＲＴＰ装置の処理室内にＨｆＯ２膜３２形成後のシリコン基板１０を収容し、この処理室内にＮ２ガスを供給してアニールを行う。ＰＤＡは、ＨｆＯ２膜３２中の不純物除去、ＨｆＯ２膜３２の緻密化もしくは結晶化を目的として行う。処理条件は、例えば下記のとおりである。
シリコン基板１０の温度：４００〜８００℃
処理室内圧力：１〜１０００Ｐａ
Ｎ２ガス供給流量：１０〜１００００ｓｃｃｍ
アニール時間：１０〜６０秒
【００２６】
次に、ＰＤＡ後のＨｆＯ２膜３２上に、第１の金属膜、すなわち、導電性の第１の金属含有膜として窒化チタン膜（ＴｉＮ膜）４１を形成する（ステップＳ１０５）。ＴｉＮ膜４１はゲート電極４０の一部を構成することとなる。
【００２７】
具体的には、例えば、ＡＬＤ炉を用い、ＡＬＤ炉の処理室内にＰＤＡ後のシリコン基板１０を収容し、この処理室内へのＴｉＣｌ４ガスとＮＨ３ガスとの交互供給（ＴｉＣｌ４ガス供給→Ｎ２パージ→ＮＨ３ガス供給→Ｎ２パージを１サイクルとしてこのサイクルを所定回数繰り返すこと）により、ＰＤＡ後のＨｆＯ２膜３２上にＴｉＮ膜４１を形成する。処理条件は、例えば下記のとおりである。
シリコン基板１０の温度：３００〜４５０℃
処理室内圧力：１〜１００００Ｐａ
ＴｉＣｌ４ガス供給流量：１０〜１００００ｓｃｃｍ
ＮＨ３ガス供給流量：１０〜５００００ｓｃｃｍ
Ｎ２ガス供給流量：１０〜１００００ｓｃｃｍ
ＴｉＮ膜４１の膜厚：５〜２０ｎｍ
【００２８】
Ｔｉを含む原料としては、無機原料であるチタニウムテトラクロライド（ＴｉＣｌ４）の他、テトラキスエチルメチルアミノチタニウム（Ｔｉ［Ｎ（Ｃ２Ｈ５）（ＣＨ３）］４、略称：ＴＥＭＡＴ）、テトラキスジメチルアミノチタニウム（Ｔｉ［Ｎ（ＣＨ３）２］４、略称：ＴＤＭＡＴ）、テトラキスジエチルアミノチタニウム（Ｔｉ［Ｎ（Ｃ２Ｈ５）２］４、略称：ＴＤＥＡＴ）などの有機原料を用いることができる。窒化剤としては、アンモニア（ＮＨ３）ガスの他、ジアジン（Ｎ２Ｈ２）ガス、ヒドラジン（Ｎ２Ｈ４）ガス、Ｎ３Ｈ８ガス等の窒化性ガス（窒素含有ガス）を用いることができる。パージガス（不活性ガス）としては、Ｎ２ガスの他、Ａｒ、Ｈｅ、Ｎｅ、Ｘｅ等の希ガスを用いることができる。なお、ＴｉＣｌ４等のように常温常圧下で液体状態である液体原料を用いる場合は、液体原料を気化器やバブラ等の気化システムにより気化して、原料ガスとして供給することとなる。
【００２９】
次に、ＴｉＮ膜４１上に、第２の金属膜、すなわち、導電性の第２の金属含有膜として窒化アルミニウムチタン膜（ＴｉＡｌＮ膜）４３を形成する（ステップＳ１０６）。ＴｉＡｌＮ膜４３は、ＴｉＮ膜にアルミニウム（Ａｌ）を添加した導電性の金属含有膜であり、その後に形成する多結晶シリコン膜４５からＴｉＮ膜４１とＨｆＯ２膜３２との界面へのシリコン（Ｓｉ）の拡散を防止する拡散防止膜、すなわち、Ｓｉ拡散ブロック層として機能する。このＴｉＡｌＮ膜４３により、多結晶シリコン膜４５中のＳｉがＴｉＮ膜４１を通過して、ＴｉＮ膜４１とＨｆＯ２膜３２との界面にまで到達するのを防止できる。ＴｉＡｌＮ膜４３は、図１に示すように、多結晶シリコン膜４５とＴｉＮ膜４１との界面に形成されることとなる。
【００３０】
ＴｉＡｌＮ膜４３はＴｉＮ膜４１と共にゲート電極４０の一部を構成することとなる。なお、ＴｉＮ膜４１とＴｉＡｌＮ膜４３は、異なる成膜装置、すなわち異なる処理室にて別々に形成してもよいが、両膜は同様なコンディション下で成膜できることから、同一の処理室内でｉｎ−ｓｉｔｕにて連続的に形成するのが好ましい。
【００３１】
具体的には、例えば、ＡＬＤ炉を用い、ＡＬＤ炉の処理室内にＴｉＮ膜４１形成後のシリコン基板１０を収容し、この処理室内へのＴｉＣｌ４ガスとＴＭＡガスとＮＨ３ガスとの交互供給（ＴｉＣｌ４ガス供給→Ｎ２パージ→ＮＨ３ガス供給→Ｎ２パージを１サイクルとしてこのサイクルを所定回数（ｍ回）行ってＴｉＮを形成後、ＴＭＡガス供給→Ｎ２パージ→ＮＨ３ガス供給→Ｎ２パージを１サイクルとしてこのサイクルを１回行ってＡｌＮを形成し、このＴｉＮの形成とＡｌＮの形成を１サイクルとしてこのサイクルを所定回数（ｎ回）行うこと）によりＴｉＮ膜４１上にＴｉＮとＡｌＮが交互に積層されてなるＴｉＡｌＮ膜４３を形成する。なお、ＴｉＮ膜４１とＴｉＡｌＮ膜４３は、同一の処理室内でｉｎ−ｓｉｔｕにて連続的に形成する。処理条件は、例えば下記のとおりである。
シリコン基板１０の温度：３００〜４５０℃
処理室内圧力：１〜１００００Ｐａ
ＴｉＣｌ４ガス供給流量：１０〜１００００ｓｃｃｍ
ＴＭＡガス供給流量：１０〜１００００ｓｃｃｍ
ＮＨ３ガス供給流量：１０〜５００００ｓｃｃｍ
Ｎ２ガス供給流量：１０〜１００００ｓｃｃｍ
ＴｉＡｌＮ膜４３の膜厚：３〜２０ｎｍ、好ましくは５〜１０ｎｍ
【００３２】
ＴｉＡｌＮ膜４３の膜厚を薄くして、３ｎｍ未満とすると、Ｓｉ拡散のブロック効果が低下し、Ｓｉの拡散を十分に抑制できなくなることがある。ＴｉＡｌＮ膜４３の膜厚を３ｎｍ以上とすれば、十分なＳｉ拡散のブロック効果が得られ、Ｓｉの拡散を十分に抑制することが可能となる。ＴｉＡｌＮ膜４３の膜厚を５ｎｍ以上とすれば、Ｓｉの拡散をより十分に抑制することが可能となる。一方、ＴｉＡｌＮ膜４３の膜厚を２０ｎｍより大きくすると、ＴｉＮの抵抗率よりもＴｉＡｌＮの抵抗率が大きいので、ゲート電極４０全体での抵抗率が必要以上に上がってしまうことがある。ＴｉＡｌＮ膜４３の膜厚を２０ｎｍ以下とすることでこれを防止できる。特に、ＴｉＡｌＮ膜４３の膜厚を１０ｎｍ以下とすることで、ゲート電極４０全体での抵抗率の上昇をより抑えることが可能となり、より適正な値とすることが可能となる。よって、ＴｉＡｌＮ膜４３の膜厚は、好ましくは３〜２０ｎｍ、より好ましくは５〜１０ｎｍとするのがよい。また、ＴｉＡｌＮ膜４３のＡｌ濃度を１０％未満とすると、Ａｌ濃度が低くなり過ぎて、Ｓｉ拡散のブロック効果が低下し、Ｓｉの拡散を十分に抑制できなくなることがある。ＴｉＡｌＮ膜４３のＡｌ濃度を１０％以上とすれば、十分なＳｉ拡散のブロック効果が得られ、Ｓｉの拡散を十分に抑制することが可能となる。一方、ＴｉＡｌＮ膜４３のＡｌ濃度を２０％より大きくすると、ＴｉＡｌＮ膜４３の絶縁性が強くなり、抵抗率が大きくなり、ゲート電極４０全体での抵抗率が必要以上に大きくなってしまうことがある。ＴｉＡｌＮ膜４３のＡｌ濃度を２０％以下とすることでこれを防止できる。よって、ＴｉＡｌＮ膜４３のＡｌ濃度は、好ましくは１０〜２０％とするのがよい。
【００３３】
なお、Ｔｉを含む原料、窒化剤、パージガス（不活性ガス）としては、ＴｉＮ膜４１の成膜工程（ステップＳ１０５）におけるそれらと同様のものを用いることができる。Ａｌを含む原料としては、有機原料であるトリメチルアルミニウム（Ａｌ（ＣＨ３）３、略称：ＴＭＡ）の他、トリクロロアルミニウム（ＡｌＣｌ３）などの無機原料を用いることができる。なお、ＴＭＡ等のように常温常圧下で液体状態である液体原料を用いる場合は、液体原料を気化器やバブラ等の気化システムにより気化して、原料ガスとして供給することとなる。
【００３４】
なお、ＴｉＡｌＮ膜４３は、図３に示すようにＴｉＮ膜４１中、すなわち上側のＴｉＮ膜４１と下側のＴｉＮ膜４１との間に形成するようにしてもよい。但し、この場合、図３に示すように、ＴｉＡｌＮ膜４３はＨｆＯ２膜３２から２ｎｍ以上離間させることが好ましい。ＴｉＡｌＮ膜４３とＨｆＯ２膜３２との距離を２ｎｍ未満、例えば１ｎｍとすると、ＴｉＡｌＮ膜４３の仕事関数の影響が出てしまい、Ｖｆｂ（フラットバンド電圧）に影響を及ぼすことがあるからである。ＴｉＡｌＮ膜４３をＨｆＯ２膜３２から２ｎｍ以上離せば、その影響がなくなる。
【００３５】
次に、ＴｉＡｌＮ膜４３上に、多結晶シリコン膜４５、すなわち、ポリシリコン膜（Ｐｏｌｙ−Ｓｉ膜）４５を形成する（ステップＳ１０７）。Ｐｏｌｙ−Ｓｉ膜４５には、後述するイオン注入工程において、不純物（ドーパント）としてリン（Ｐ）もしくはボロン（Ｂ）がドーピングされ、Ｐｏｌｙ−Ｓｉ膜４５は、リンドープポリシリコン膜（Ｐ  Ｄｏｐｅｄ  Ｐｏｌｙ−Ｓｉ膜）もしくはボロンドープポリシリコン膜（Ｂ  Ｄｏｐｅｄ  Ｐｏｌｙ−Ｓｉ膜）となる。本実施の形態では、リンドープポリシリコン膜（Ｐ  Ｄｏｐｅｄ  Ｐｏｌｙ−Ｓｉ膜）を形成している。Ｐｏｌｙ−Ｓｉ膜４５はＴｉＡｌＮ膜４３およびＴｉＮ膜４１と共にゲート電極４０の一部を構成することとなる。
【００３６】
具体的には、例えば、ＣＶＤ炉を用い、ＣＶＤ炉の処理室内にＴｉＡｌＮ膜４３形成後のシリコン基板１０を収容し、この処理室内へのモノシラン（ＳｉＨ４）ガスの連続供給により、ＴｉＡｌＮ膜４３上にＰｏｌｙ−Ｓｉ膜４５を形成する。シリコン原料ガスとしては、ＳｉＨ４ガスの他、ジシラン（Ｓｉ２Ｈ６）ガスやジクロロシラン（ＳｉＨ２Ｃｌ２）ガス等のシラン系ガスを用いてもよい。このとき、希釈ガスとしてＮ２ガス等の不活性ガスを同時に供給してもよい。処理条件は、例えば下記のとおりである。
シリコン基板１０の温度：６００〜７００℃
処理室内圧力：１０〜４８０００Ｐａ
ＳｉＨ４ガス供給流量：１０〜２００００ｓｃｃｍ
Ｎ２ガス供給流量：１０〜１００００ｓｃｃｍ
Ｐｏｌｙ−Ｓｉ膜４５の膜厚：５０〜２００ｎｍ
【００３７】
その後、ゲート電極４０の上に選択的に形成されたレジスト（図示せず）をマスクにして、ゲート電極４０のフォトリソグラフィ技術を用いたパターニング（Ｐａｔｔｅｒｎｉｎｇ）およびドライエッチング技術を用いたパターンエッチング（Ｅｔｃｈｉｎｇ）を行う（ステップＳ１０８）。その後、レジスト（図示せず）を除去する（ステップＳ１０９）。このように、ゲート電極４０を加工した後、ゲート絶縁膜３０も同様に加工し、シリコン基板１０の一主面１１の表面を露出させる。なお、ゲート絶縁膜３０の加工は、別途、ウェットエッチングにより行うようにしてもよい。
【００３８】
次に、Ｐｏｌｙ−Ｓｉ膜４５上に、ＳｉＯ２膜（図示せず）を形成する（ステップＳ１１０）。具体的には、例えば、ＣＶＤ炉を用い、ＣＶＤ炉の処理室内に、パターニング、エッチングおよびレジスト除去後のシリコン基板１０を収容し、この処理室内に、ＴＥＯＳガスを供給してＰｏｌｙ−Ｓｉ膜４５上にＳｉＯ２膜を形成する。ＳｉＯ２膜は、次のイオン注入工程においてＰｏｌｙ−Ｓｉ膜４５に注入されるリン（Ｐ）のＰｏｌｙ−Ｓｉ膜４５からのアウトディフュージョン（外方拡散）を防止するキャップ膜として形成される。ＳｉＯ２膜は、また、ソース領域２１およびドレイン領域２２が形成されることとなるシリコン基板１０の一主面１１の表面上にも形成され、ソース領域２１およびドレイン領域２２用にイオン注入する際のチャネリング防止膜等としても機能する。Ｐｏｌｙ−Ｓｉ膜４５の膜厚とイオン注入工程における注入エネルギーにもよるが、ＳｉＯ２膜の膜厚は例えば、５〜２０ｎｍとする。
【００３９】
次に、イオン注入装置にてイオン注入法によりＳｉＯ２膜越しにソース領域２１、ドレイン領域２２やＰｏｌｙ−Ｓｉ膜４５に不純物（ドーパント）を注入する（ステップＳ１１１）。本実施の形態では、Ｐｏｌｙ−Ｓｉ膜４５にリン（Ｐ）を注入する。これにより、Ｐｏｌｙ−Ｓｉ膜４５はリンドープポリシリコン膜（Ｐ  Ｄｏｐｅｄ  Ｐｏｌｙ−Ｓｉ膜）となる。また、ソース領域２１やドレイン領域２２には、リン（Ｐ）またはボロン（Ｂ）を注入する。例えば、リンを注入する際は、リンの固体ソースを用いる。ソース領域２１、ドレイン領域２２の不純物の濃度分布等やＰｏｌｙ−Ｓｉ膜４５中の不純物の濃度等に応じて複数回イオン注入を行う。リンをイオン注入する際の注入エネルギーは例えば３０ｋｅＶとする。なお、ポリシリコン膜（Ｐｏｌｙ−Ｓｉ膜）４５を形成する工程（ステップＳ１０７）にて、ＣＶＤ炉で、ＳｉＨ４ガスとＰＨ３とを用いて、Ｐ  Ｄｏｐｅｄ  Ｐｏｌｙ−Ｓｉ膜４５を形成することも可能である。
【００４０】
次に、ソース領域２１、ドレイン領域２２およびＰ  Ｄｏｐｅｄ  Ｐｏｌｙ−Ｓｉ膜４５の活性化アニールを行う（ステップＳ１１２）。具体的には、例えば、熱処理炉（アニール装置）を用い、アニール装置の処理室内にイオン注入後のシリコン基板１０を収容し、この処理室内に、Ｎ２ガスを供給して、１０００℃で活性化アニールを行う。処理条件は、例えば下記のとおりである。
シリコン基板１０の温度：９５０〜１０５０℃の範囲内、例えば１０００℃
処理室内圧力：１〜１０００Ｐａ（なお、加熱するのが目的なので、大気圧でもよい）  Ｎ２ガス供給流量：１０〜１００００ｓｃｃｍ
アニール時間：０．０５秒（５０ｍｓｅｃ）〜２０秒
【００４１】
なお、本実施の形態では、多結晶シリコン膜４５とＴｉＮ膜４１との間にＴｉＡｌＮ膜４３が形成されているので、この活性化アニールの際に、多結晶シリコン膜４５中のＳｉがＴｉＮ膜４１を通過して、ＴｉＮ膜４１とＨｆＯ２膜３２との界面にまで到達するのを防止できる。すなわち、本実施の形態におけるＴｉＡｌＮ膜４３は、Ｓｉの拡散をブロックするＳｉ拡散ブロック層（Ｓｉ拡散バリア層）として機能する。
【００４２】
その後、４００℃、１０分の水素ガスアニーリング等のＦＧＡ（Ｆｏｒｍｉｎｇ ｇａｓ ａｎｎｅａｌｉｎｇ）処理を行う（ステップＳ１１３）。このようにして、ＭＩＰＳ構造のＭＯＳ構造を形成する。
【００４３】
次に、図１１を参照して、本発明の好ましい他の実施の形態を説明する。上述した、好ましい一実施の形態のＭＯＳＦＥＴ１００では、ゲート絶縁膜３０として、シリコン基板１０の一主面１１上に設けられたＳｉＯ２膜３１とＳｉＯ２膜３１上に設けられた高誘電率絶縁膜であるＨｆＯ２膜３２とを備えていたが、本発明の好ましい他の実施の形態のＭＯＳＦＥＴ１０２では、ゲート絶縁膜３０として、シリコン基板１０の一主面１１上に設けられた高誘電率絶縁膜であるＨｆＯ２膜３２のみを備え、ＳｉＯ２膜３１を備えていない点が一実施の形態のＭＯＳＦＥＴ１００と異なるが、他の点は同じである。
【００４４】
本実施の形態においても、高誘電率絶縁膜であるＨｆＯ２膜３２を使用することにより、ゲートリーク電流を低減している。また、ゲート電極４０は、ゲート絶縁膜３０のＨｆＯ２膜３２上に設けられたＴｉＮ膜４１と、ＴｉＮ膜４１上に設けられたＴｉＡｌＮ膜４３と、ＴｉＡｌＮ膜４３上に設けられたＰをドーピングした多結晶シリコン膜４５とを備えており、ＨｆＯ２膜３２上に金属膜であるＴｉＮ膜４１を使用しているので、空乏化層が生じることはなく、実効的なゲート絶縁膜の厚さが厚くなってしまうことを防止している。また、多結晶シリコン膜４５とＴｉＮ膜４１との間にＴｉＡｌＮ膜４３を設けているので、ゲート電極４０の形成後にソース領域２１およびドレイン領域２２の活性化アニールを行う際に、多結晶シリコン膜４５中のＳｉが金属膜であるＴｉＮ膜４１中に拡散するのを防止できる。その結果、多結晶シリコン膜４５中のＳｉがＴｉＮ膜４１中を通過してＴｉＮ膜４１と高誘電率ゲート絶縁膜であるＨｆＯ２膜３２との界面にまで到達するのを防止でき、閾値電圧が上昇するのを防止あるいは抑制でき、フラットバンド電圧が低下するのを防止あるいは抑制できる。
【００４５】
上記本発明の好ましい実施の形態においては、シリコン基板と高誘電率絶縁膜であるＨｆＯ２膜との界面層としてのシリコン系絶縁膜として、ＳｉＯ２膜を用いたが、ＳｉＯ２膜の他、酸窒化シリコン膜（ＳｉＯＮ膜）を用いてもよい。また、高誘電率ゲート絶縁膜として、ＨｆＯ２膜を用いたが、ＨｆＯ２膜の他、酸化ジルコニウム膜（ＺｒＯ２膜）、酸化チタン膜（ＴｉＯ２膜）、酸化ニオブ膜（Ｎｂ２Ｏ５膜）、酸化タンタル膜（Ｔａ２Ｏ５膜）、ハフニウムシリケート膜（ＨｆＳｉＯｘ膜）、ジルコニウムシリケート膜（ＺｒＳｉＯｘ膜）、ハフニウムアルミネート膜（ＨｆＡｌＯｘ膜）、ジルコニウムアルミネート膜（ＺｒＡｌＯｘ膜）や、これらを組み合わせたり混合させたりした膜を用いてもよい。
【００４６】
ゲート電極の一部を構成することとなる、高誘電率ゲート絶縁膜上の金属含有膜としては、ＴｉＮ膜の他、窒化ハフニウム膜（ＨｆＮ膜）、窒化ジルコニウム膜（ＺｒＮ）、窒化タンタル膜（ＴａＮ膜）、タングステン膜（Ｗ膜）、窒化タングステン膜（ＷＮ膜）等を用いてもよい。
【００４７】
また、ゲート電極の一部を構成することとなり、Ｓｉ拡散防止膜として用いられる金属含有膜としては、ＴｉＡｌＮ膜の他、ＴａＡｌＮ膜やＴａＣＡｌＮ膜、ＴｉＣＡｌＮ膜、ＴａＣＡｌ膜、ＴｉＣＡｌ膜、ＨｆＡｌＮ膜、ＺｒＡｌＮ膜などの窒素および炭素のうち少なくとも一方とＡｌを含む金属膜や、Ｗ膜やＴａ膜、Ｔｉ膜などの金属膜中へＡｌを添加したものも用いることができる。
【００４８】
なお、本明細書では、金属膜という用語は、金属原子を含む導電性の物質で構成される膜、すなわち、導電性の金属含有膜を意味しており、これには、金属単体で構成される導電性の金属単体膜の他、導電性の金属窒化膜、導電性の金属酸化膜、導電性の金属酸窒化膜、導電性の金属炭化膜（金属カーバイド膜）、導電性の金属炭窒化膜、導電性の金属複合膜、導電性の金属合金膜、導電性の金属シリサイド膜等も含まれる。なお、ＴｉＮ膜は導電性の金属窒化膜であり、ＴｉＡｌＮ膜は導電性の金属複合膜である。
【００４９】
上記実施形態におけるステップＳ１０２〜Ｓ１０７の少なくとも一部のステップについては、基板処理システムとしてのクラスタ装置を用いて連続的に行うようにしてもよい。      
【００５０】
例えば、ステップＳ１０２〜Ｓ１０３までをクラスタ装置を用いて連続的に行うようにしてもよく、また例えば、ステップＳ１０２〜Ｓ１０４までをクラスタ装置を用いて連続的に行うようにしてもよく、また例えば、ステップＳ１０２〜Ｓ１０５までをクラスタ装置を用いて連続的に行うようにしてもよく、また例えば、ステップＳ１０２〜Ｓ１０６までをクラスタ装置を用いて連続的に行うようにしてもよく、また例えば、ステップＳ１０２〜Ｓ１０７までをクラスタ装置を用いて連続的に行うようにしてもよい。
【００５１】
また、例えば、ステップＳ１０３〜Ｓ１０４までをクラスタ装置を用いて連続的に行うようにしてもよく、また例えば、ステップＳ１０３〜Ｓ１０５までをクラスタ装置を用いて連続的に行うようにしてもよく、また例えば、ステップＳ１０３〜Ｓ１０６までをクラスタ装置を用いて連続的に行うようにしてもよく、また例えば、ステップＳ１０３〜Ｓ１０７までをクラスタ装置を用いて連続的に行うようにしてもよい。
【００５２】
また、例えば、ステップＳ１０５〜Ｓ１０６までをクラスタ装置を用いて連続的に行うようにしてもよく、また例えば、ステップＳ１０５〜Ｓ１０７までをクラスタ装置を用いて連続的に行うようにしてもよい。
【００５３】
例えば、ステップＳ１０２〜Ｓ１０７の全てのステップをクラスタ装置を用いて連続的に行う場合、図１２に示すようなクラスタ装置２００を用いて行うことができる。
【００５４】
基板処理システムとしてのクラスタ装置２００は、シリコン基板１０を処理する処理部としての処理室２０１、２０２、２０３、２０４、２０５、シリコン基板１０をクラスタ装置２００に搬入する搬入室２０８、シリコン基板１０をクラスタ装置２００から搬出する搬出室２０９、シリコン基板１０を冷却する冷却室２０６、２０７、処理室２０１、２０２、２０３、２０４、２０５、搬入室２０８、搬出室２０９、冷却室２０６、２０７が取り付けられ、シリコン基板１０をこれらの室の間で移載する移載機２１１が設けられた移載室２１０を備えている。移載室２１０と、処理室２０１、２０２、２０３、２０４、２０５、搬入室２０８、搬出室２０９との間には、ゲートバルブ２０１ａ、２０２ａ、２０３ａ、２０４ａ、２０５ａ、２０８ａ、２０９ａがそれぞれ設けられている。搬入室２０８、搬出室２０９には、ゲートバルブ２０８ａ、２０９ａと反対側にゲートバルブ２０８ｂ、２０９ｂがそれぞれ設けられている。
【００５５】
クラスタ装置２００は、また、処理室２０１、２０２、２０３、２０４、２０５内にガス配管３３４を介して処理ガスや不活性ガスを供給し、移載室２１０、搬入室２０８、搬出室２０９、冷却室２０６、２０７内にガス配管３３４を介して不活性ガスを供給するガス供給系３３３と、処理室２０１、２０２、２０３、２０４、２０５、移載室２１０、搬入室２０８、搬出室２０９、冷却室２０６、２０７内を排気配管３３７を介して排気する排気系３３６と、を備えている。
【００５６】
図１２、図１３を参照すれば、クラスタ装置２００は、さらに、ゲートバルブ２０１ａ、２０２ａ、２０３ａ、２０４ａ、２０５ａ、２０８ａ、２０９ａ、２０８ｂ、２０９ｂの開閉動作を制御するゲートバルブ制御部２３１、移載機２１１の動作を制御する移載機制御部２３２、ガス供給系３３３を制御するガス供給系制御部２３３、排気系３３６を制御する排気系制御部２３６、処理室２０１、２０２、２０３、２０４、２０５内の温度を制御する温度制御部２３７、処理室２０１、２０２、２０３、２０４、２０５、移載室２１０、搬入室２０８、搬出室２０９、冷却室２０６、２０７内の圧力を制御する圧力制御部２３８等を備えている。図１３を参照すれば、クラスタ装置２００は、さらに、コントローラ２２０を備えている。コントローラ２２０については、後に詳述する。
【００５７】
このクラスタ装置２００では、例えば、次のようにしてシリコン基板１０を処理する。
【００５８】
ゲートバルブ２０８ｂを開き、搬入用予備室としての搬入室（ロードロック室）２０８内にシリコン基板１０としてのウエハ１０を搬入する。搬入後、ゲートバルブ２０８ｂを閉じ、搬入室２０８内を真空排気する。搬入室２０８内が所定の圧力になると、ゲートバルブ２０８ａが開かれる。なお、移載室２１０内は予め真空排気され、所定の圧力に維持されている。
【００５９】
ゲートバルブ２０８ａが開かれると、ウエハ１０がウエハ移載機２１１によりピックアップされ、搬入室２０８内から移載室２１０内に取り出される。その後、ゲートバルブ２０８ａが閉じられる。ゲートバルブ２０８ａが閉じられると、ゲートバルブ２０１ａが開かれ、ウエハ１０がウエハ移載機２１１により、移載室２１０内から第１の処理室２０１内に搬入される。搬入後、ゲートバルブ２０１ａが閉じられ、処理室２０１内でウエハ１０上にＳｉＯ２膜を形成する処理が行われる（ステップＳ１０２）。
【００６０】
その後、ゲートバルブ２０１ａが開かれ、ＳｉＯ２膜を形成した後のウエハ１０が、ウエハ移載機２１１によりピックアップされ、処理室２０１内から移載室２１０内に取り出される。その後、ゲートバルブ２０１ａが閉じられる。ゲートバルブ２０１ａが閉じられると、ゲートバルブ２０２ａが開かれ、ＳｉＯ２膜を形成した後のウエハ１０が、ウエハ移載機２１１により、移載室２１０内から処理室２０２内に搬入される。搬入後、ゲートバルブ２０２ａが閉じられ、処理室２０２内で、ウエハ１０上のＳｉＯ２膜上にＨｆＯ２膜を形成する処理が行われる（ステップＳ１０３）。
【００６１】
その後、ゲートバルブ２０２ａが開かれ、ＨｆＯ２膜を形成した後のウエハ１０が、ウエハ移載機２１１によりピックアップされ、処理室２０２内から移載室２１０内に取り出される。その後、ゲートバルブ２０２ａが閉じられる。ゲートバルブ２０２ａが閉じられると、ゲートバルブ２０３ａが開かれ、ＨｆＯ２膜を形成した後のウエハ１０が、ウエハ移載機２１１により、移載室２１０内から処理室２０３内に搬入される。搬入後、ゲートバルブ２０３ａが閉じられ、処理室２０３内で、ウエハ１０上のＨｆＯ２膜に対してＰＤＡ処理が行われる（ステップＳ１０４）。
【００６２】
その後、ゲートバルブ２０３ａが開かれ、ＰＤＡ後のウエハ１０が、ウエハ移載機２１１によりピックアップされ、処理室２０３内から移載室２１０内に取り出される。その後、ゲートバルブ２０３ａが閉じられる。ゲートバルブ２０３ａが閉じられると、ゲートバルブ２０４ａが開かれ、ＰＤＡ後のウエハ１０が、ウエハ移載機２１１により、移載室２１０内から処理室２０４内に搬入される。搬入後、ゲートバルブ２０４ａが閉じられ、処理室２０４内で、ウエハ１０上のＰＤＡ後のＨｆＯ２膜上に、ＴｉＮ膜を形成する処理と、ＴｉＡｌＮ膜を形成する処理と、がｉｎ−ｓｉｔｕにて連続的に行われる（ステップＳ１０５、Ｓ１０６）。このとき、ＴｉＮ膜とＴｉＡｌＮ膜は、図１のように積層して形成してもよいし、図３のように積層して形成してもよい。
【００６３】
その後、ゲートバルブ２０４ａが開かれ、ＴｉＮ膜およびＴｉＡｌＮ膜形成後のウエハ１０が、ウエハ移載機２１１によりピックアップされ、処理室２０４内から移載室２１０内に取り出される。その後、ゲートバルブ２０４ａが閉じられる。ゲートバルブ２０４ａが閉じられると、ゲートバルブ２０５ａが開かれ、ＴｉＮ膜およびＴｉＡｌＮ膜形成後のウエハ１０が、ウエハ移載機２１１により、移載室２１０内から処理室２０５内に搬入される。搬入後、ゲートバルブ２０５ａが閉じられ、処理室２０５内で、ウエハ１０上のＴｉＡｌＮ膜（図１参照）またはＴｉＮ膜（図３参照）上に、Ｐｏｌｙ−Ｓｉ膜を形成する処理が行われる（ステップＳ１０７）。
【００６４】
その後、ゲートバルブ２０５ａが開かれ、Ｐｏｌｙ−Ｓｉ膜形成後のウエハ１０が、ウエハ移載機２１１によりピックアップされ、処理室２０５内から移載室２１０内に取り出される。その後、ゲートバルブ２０５ａが閉じられる。ゲートバルブ２０５ａが閉じられると、ゲートバルブ２０９ａが開かれ、ステップＳ１０２〜Ｓ１０７の一連の処理を終えたウエハ１０が、ウエハ移載機２１１により、移載室２１０内から搬出用予備室としての搬出室（ロードロック室）２０９内に搬送される。搬送後、ゲートバルブ２０９ａが閉じられ、搬出室２０９内が大気圧に戻された後、ゲートバルブ２０９ｂが開かれ、一連の処理後のウエハ１０が取り出される。
【００６５】
なお、上記各ステップを実施した後のウエハ１０は、必要に応じて、冷却室２０６、冷却室２０７内に搬送され、冷却される場合もある。その場合、ウエハ１０は、所定の温度となるまで冷却室２０６または冷却室２０７内にて待機させられ、所定の温度まで冷却された後、次のステップを行うための処理室内に搬送され、あるいは搬出室２０９を介して搬出されることとなる。
【００６６】
次に、ステップＳ１０２〜Ｓ１０７の全てのステップを連続的に行うクラスタ装置の他の例を、図１４を参照して説明する。図１２に示すクラスタ装置２００は、５つの処理室
処理室２０１、２０２、２０３、２０４、２０５を備えていたが、図１４に示すクラスタ装置３００は、６つの処理室２０１、２０２、２０３、２０４、２５４、２０５を備えている点が図１２に示すクラスタ装置２００と異なるが他の点は同様である。
【００６７】
図１４に示すクラスタ装置３００では、移載室２１０と、処理室２５４との間に、ゲートバルブ２５４ａが設けられている。処理室２５４内には、ガス配管３３４を介して処理ガスや不活性ガスがガス供給系３３３から供給される。処理室２５４内は、排気配管３３７を介して排気系３３６によって排気される。ゲートバルブ２５４ａの開閉動作は、ゲートバルブ制御部２３１によって制御され、処理室２５４内の温度は、温度制御部２３７によって制御される。処理室２５４内の圧力は圧力制御部２３８によって制御される。
【００６８】
図１２に示すクラスタ装置２００では、処理室２０４内で、ウエハ１０上のＰＤＡ後のＨｆＯ２膜上に、ＴｉＮ膜を形成する処理と、ＴｉＡｌＮ膜を形成する処理と、を連続的に行ったが、図１４に示すクラスタ装置３００では、処理室２０４内で、ＴｉＮ膜を形成する処理を行い、処理室２５４内で、ＴｉＡｌＮ膜を形成する処理を行う。
【００６９】
なお、上記一連の処理は、クラスタ装置２００、３００を構成する各部の動作を、コントローラ２２０により制御することで行われる。
【００７０】
図１３を参照すれば、制御部（制御手段）であるコントローラ２２０は、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）１２１ａ、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）１２１ｂ、記憶装置１２１ｃ、Ｉ／Ｏポート１２１ｄを備えたコンピュータとして構成されている。ＲＡＭ１２１ｂ、記憶装置１２１ｃ、Ｉ／Ｏポート１２１ｄは、内部バス１２１ｅを介して、ＣＰＵ１２１ａとデータ交換可能なように構成されている。コントローラ２２０には、例えばタッチパネル等として構成された入出力装置１２２が接続されている。
【００７１】
記憶装置１２１ｃは、例えばフラッシュメモリ、ＨＤＤ（Ｈａｒｄ  Ｄｉｓｋ  Ｄｒｉｖｅ）等から構成されている。記憶装置１２１ｃ内には、クラスタ装置２００の動作を制御する制御プログラムや、上述の一連のウエハ処理の手順や条件などが記載されたプロセスレシピ等が、読み出し可能に格納されている。なお、プロセスレシピは、上述の一連のウエハ処理における各手順（各ステップ）をコントローラ２２０に実行させ、所定の結果を得ることが出来るように組み合わされたものであり、プログラムとして機能する。以下、このプロセスレシピや制御プログラム等を総称して、単にプログラムともいう。なお、本明細書においてプログラムという言葉を用いた場合は、プロセスレシピ単体のみを含む場合、制御プログラム単体のみを含む場合、または、その両方を含む場合がある。また、ＲＡＭ１２１ｂは、ＣＰＵ１２１ａによって読み出されたプログラムやデータ等が一時的に保持されるメモリ領域（ワークエリア）として構成されている。
【００７２】
Ｉ／Ｏポート１２１ｄは、バス２４０を介して、上述のゲートバルブ制御部２３１、移載機制御部２３２、ガス供給系制御部２３３、排気系制御部２３６、温度制御部２３７、圧力制御部２３８等に接続されている。
【００７３】
ＣＰＵ１２１ａは、記憶装置１２１ｃから制御プログラムを読み出して実行すると共に、入出力装置１２２からの操作コマンドの入力等に応じて記憶装置１２１ｃからプロセスレシピを読み出すように構成されている。そして、ＣＰＵ１２１ａは、読み出したプロセスレシピの内容に沿うように、ゲートバルブ制御部２３１、移載機制御部２３２、ガス供給系制御部２３３、排気系制御部２３６、温度制御部２３７、圧力制御部２３８等を制御して、ゲートバルブ２０１ａ、２０２ａ、２０３ａ、２０４ａ、２５４ａ、２０５ａ、２０８ａ、２０９ａ、２０８ｂ、２０９ｂ、移載機２１１、ガス供給系３３３、排気系３３６、処理室２０１、２０２、２０３、２０４、２５４、２０５を加熱するヒータ（図示せず）等の動作を制御するように構成されている。
【００７４】
なお、コントローラ２２０は、専用のコンピュータとして構成されている場合に限らず、汎用のコンピュータとして構成されていてもよい。例えば、上述のプログラムを格納した外部記憶装置（例えば、磁気テープ、フレキシブルディスクやハードディスク等の磁気ディスク、ＣＤやＤＶＤ等の光ディスク、ＭＯ等の光磁気ディスク、ＵＳＢメモリやメモリカード等の半導体メモリ）１２３を用意し、係る外部記憶装置１２３を用いて汎用のコンピュータにプログラムをインストールすること等により、本実施形態に係るコントローラ２２０を構成することができる。なお、コンピュータにプログラムを供給するための手段は、外部記憶装置１２３を介して供給する場合に限らない。例えば、インターネットや専用回線等の通信手段を用い、外部記憶装置１２３を介さずにプログラムを供給するようにしてもよい。なお、記憶装置１２１ｃや外部記憶装置１２３は、コンピュータ読み取り可能な記録媒体として構成される。以下、これらを総称して、単に記録媒体ともいう。なお、本明細書において記録媒体という言葉を用いた場合は、記憶装置１２１ｃ単体のみを含む場合、外部記憶装置１２３単体のみを含む場合、または、その両方を含む場合がある。
【００７５】
なお、基板処理システムとして、クラスタ装置の代わりに、各ステップにおける処理をそれぞれ単独で行うスタンドアローンタイプの装置をそれぞれ準備して、これらの一連の処理を行うようにしてもよい。また、上述の各実施形態や各応用例等は、適宜組み合わせて用いることができる。
【００７６】
また、本発明は、例えば、既存の基板処理システムのプロセスレシピを変更することでも実現できる。プロセスレシピを変更する場合は、本発明に係るプロセスレシピを電気通信回線や当該プロセスレシピを記録した記録媒体を介して既存の基板処理システムにインストールしたり、また、既存の基板処理システムの入出力装置を操作し、そのプロセスレシピ自体を本発明に係るプロセスレシピに変更することも可能である。
【実施例１】
【００７７】
本発明の好ましい一実施の形態のＭＯＳＦＥＴ用の評価サンプルと、比較例の評価サンプルを作成し、それらの電気的特性等の特性を比較した。
【００７８】
まず、図４を参照して、本発明の好ましい一実施の形態のＭＯＳＦＥＴ用の評価サンプル２００を説明する。図１の本発明の好ましい一実施の形態のＭＯＳＦＥＴ１００では、ソース領域２１およびドレイン領域２２が存在したが、この評価サンプル２００ではソース領域２１およびドレイン領域２２が存在しない点が一実施の形態のＭＯＳＦＥＴ１００と異なるが、他の点は同じであるので、説明は省略する。また、製造方法も、図２を参照して説明した製造方法と同様であるので、説明は省略する。但し、評価サンプル２００の製造では、ＦＧＡ処理（ステップＳ１１３）の後に、酸化防止等の目的で、シリコン基板１０の裏面へのＡｌ成膜を行った。
【００７９】
次に、図５を参照して、比較例の評価サンプル２０２を説明する。図４の本発明の好ましい一実施の形態のＭＯＳＦＥＴ用の評価サンプルでは、ＴｉＡｌＮ膜４３が存在したが、比較例の評価サンプル２０２では、ＴｉＡｌＮ膜４３がなく、多結晶シリコン膜４５とＴｉＮ膜４１からなるゲート電極４２を備える点が一実施の形態のＭＯＳＦＥＴ用の評価サンプルと異なる。他の点は同じであるので、説明は省略する。また、この評価サンプル２０２の製造方法も、評価サンプル２００の製造方法において、ＴｉＡｌＮ膜４３を成膜するステップＳ１０６がないだけで、それ以外は同じなので、説明は省略する（図６参照）。
【００８０】
図７は、本発明の好ましい一実施の形態のＭＯＳＦＥＴ用の評価サンプル２００のＣ−Ｖ特性を示す図であり、図８は、比較例に係る評価サンプル２０２のＣ−Ｖ特性を示す図である。図７、図８の横軸は、Ｃ−Ｖ特性の測定に際してゲート電極に印加したゲート電圧Ｖｇ（Ｖ）を示しており、縦軸は、静電容量Ｃ（μＦ／ｃｍ２）を示している。図７、図８中の●印は１０００℃の活性化アニール処理を行わなかった場合（以下、１０００℃処理無し、ともいう）、□印は１０００℃活性化アニール処理を行った場合（以下、１０００℃処理有り、ともいう）を示している。図９は、図７、図８に示すそれぞれのＣ−Ｖカーブから抽出したＥＯＴ（等価酸化膜厚）およびＶｆｂ（フラットバンド電圧）を示した表である。
【００８１】
図７、８、９より、比較例では、１０００℃処理無しの場合と比較し、１０００℃処理有りの場合ではＥＯＴは増加し、かつ、Ｖｆｂは負方向へシフトしていることがわかる。これは、多結晶シリコン膜４５中のＳｉがＴｉＮ膜４１中に拡散し、ＴｉＮ膜４１とＨｆＯ２膜３２との界面にまで到達したことによって、その界面においてＳｉ−Ｏ結合が生じ、その結果、ＥＯＴが増加したものと考えられる。また、多結晶シリコン膜４５中のＳｉがＴｉＮ膜４１とＨｆＯ２膜３２との界面にまで到達したことによって、フェルミレベルピニング現象が生じ、その結果、仕事関数が低下してＶｆｂが負方向へシフトしたものと考えられる。なお、Ｖｆｂが負方向へシフトすると、閾値電圧が増加してしまう。一方、本発明の好ましい一実施の形態による構造では、１０００℃処理無しの場合と比較し、１０００℃処理有りの場合ではＥＯＴは薄くなり、かつ、Ｖｆｂは正方向へシフトしていることがわかる。Ｖｆｂが正方向へシフトすると、閾値電圧が減少する。ＥＯＴの薄膜化は、１０００℃処理によるＨｆＯ２膜３２の緻密化によるものと考えられる。このように、ＴｉＮ膜４１上にＴｉＡｌＮ膜４３を設けることで、多結晶シリコン膜４５からのＳｉ拡散を防止または抑制でき、それにより、多結晶シリコン膜４５中のＳｉがＴｉＮ膜４１とＨｆＯ２膜３２との界面にまで到達することを防止または抑制できる。そしてそれにより、閾値電圧が上昇するのを防止または抑制でき、Ｖｆｂの低下を防止または抑制できる。
【００８２】
次に、図１０を参照して、他の比較例の評価サンプル２０４を説明する。この比較例に係る評価サンプル２０４では、ＴｉＮ膜４１を設けずに、ＨｆＯ２膜３２上にＴｉＡｌＮ膜４３を設け、ＴｉＡｌＮ膜４３上に多結晶シリコン膜４５を設けている。この場合には、多結晶シリコン膜４５からのＳｉの拡散は、ＴｉＡｌＮ膜４３で阻止される。しかしながら、ＴｉＡｌＮ膜４３中のＡｌがＨｆＯ２膜３２内に拡散してＥＯＴを増加させてしまう。また、ＴｉＡｌＮの仕事関数がＴｉＮより小さいため、ゲートリーク電流が大きくなってしまう。これに対して、図４を参照して説明した、本発明の好ましい一実施の形態のＭＯＳＦＥＴ用の評価サンプル２００では、ＴｉＡｌＮ膜４３を設けているので、多結晶シリコン膜４５からのＳｉの拡散を阻止できるだけでなく、ＴｉＡｌＮ膜４３とＨｆＯ２膜３２との間にＴｉＮ膜４１を設けているので、ＴｉＡｌＮ膜４３中のＡｌがＨｆＯ２膜３２内に拡散するのを防止または抑制でき、その結果、ＥＯＴが増加するのを防止または抑制できる。さらに、ゲート絶縁膜であるＨｆＯ２膜３２上には、ＴｉＮ膜４１が存在し、ＴｉＮの仕事関数がＴｉＡｌＮより大きいため、ゲートリーク電流は小さくなる。
【００８３】
（本発明の好ましい態様）
以下に、本発明の好ましい態様について付記する。
【００８４】
（付記１）
本発明の好ましい一態様によれば、
半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成された導電性の第１の金属含有膜と、
前記第１の金属含有膜上に形成され、アルミニウムを添加してなる導電性の第２の金属含有膜と、
前記第２の金属含有膜上に形成されたシリコン膜と、
を有する半導体装置が提供される。
【００８５】
（付記２）
付記１の半導体装置であって、好ましくは、前記第２の金属含有膜は、前記第１の金属含有膜にアルミニウムを添加してなる導電性の金属含有膜である。
【００８６】
（付記３）
付記１または２の半導体装置であって、好ましくは、前記ゲート絶縁膜は高誘電率絶縁膜を含む。
【００８７】
（付記４）
付記１または２の半導体装置であって、好ましくは、前記ゲート絶縁膜は、シリコン系絶縁膜と、該シリコン系絶縁膜上に形成された高誘電率絶縁膜と、を含む。
【００８８】
（付記５）
付記１〜４のいずれかの半導体装置であって、好ましくは、前記第２の金属含有膜はＴｉＡｌＮ膜を含む。
【００８９】
（付記６）
付記１〜４のいずれかの半導体装置であって、好ましくは、前記第１の金属含有膜はＴｉＮ膜を含み、前記第２の金属含有膜はＴｉＡｌＮ膜を含む。
【００９０】
（付記７）
本発明の好ましい他の態様によれば、
半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に導電性の第１の金属含有膜を形成する工程と、
前記第１の金属含有膜上に、アルミニウムを添加してなる導電性の第２の金属含有膜を形成する工程と、
前記第２の金属含有膜上にシリコン膜を形成する工程と、
を有する半導体装置の製造方法が提供される。
【００９１】
（付記８）
付記７の半導体装置の製造方法であって、好ましくは、前記第２の金属含有膜は、前記第１の金属含有膜にアルミニウムを添加してなる導電性の金属含有膜である。
【００９２】
（付記９）
付記７または８半導体装置の製造方法であって、好ましくは、前記ゲート絶縁膜は高誘電率絶縁膜を含む。
【００９３】
（付記１０）
付記７または８の半導体装置の製造方法であって、好ましくは、前記ゲート絶縁膜は、シリコン系絶縁膜と、該シリコン系絶縁膜上に形成された高誘電率絶縁膜と、を含む。
【００９４】
（付記１１）
付記７〜１０のいずれかの半導体装置の製造方法であって、好ましくは、前記第２の金属含有膜はＴｉＡｌＮ膜を含む。
【００９５】
（付記１２）
付記７〜１０のいずれかの半導体装置の製造方法であって、好ましくは、前記第１の金属含有膜はＴｉＮ膜を含み、前記第２の金属含有膜はＴｉＡｌＮ膜を含む。
【００９６】
（付記１３）
付記７〜１２のいずれかの半導体装置の製造方法であって、好ましくは、前記シリコン膜を形成する工程の後に、活性化アニールを行う工程を有する。
【００９７】
（付記１４）
本発明のさらに好ましい他の態様によれば、
半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成された導電性の金属含有膜と、
前記金属含有膜上に形成されたシリコン膜と、を有し、
前記金属含有膜と前記シリコン膜との間には、前記シリコン膜から前記金属含有膜中へのシリコンの拡散を防止する拡散防止膜が設けられている半導体装置が提供される。
【００９８】
（付記１５）
本発明のさらに好ましい他の態様によれば、
半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成された導電性の金属含有膜と、
前記金属含有膜上に形成されたシリコン膜と、を有し、
前記金属含有膜中には、前記シリコン膜から前記金属含有膜と前記絶縁膜との界面へのシリコンの拡散を防止する拡散防止膜が設けられている半導体装置が提供される。
【００９９】
（付記１６）
付記１４または１５の半導体装置であって、好ましくは、前記拡散防止膜は、前記シリコン膜と接触するように設けられる。
【０１００】
（付記１７）
付記１４または１５の半導体装置であって、好ましくは、前記拡散防止膜は、前記金属含有膜と前記シリコン膜との界面に設けられる。
【０１０１】
（付記１８）
付記１４〜１７のいずれかの半導体装置であって、好ましくは、前記ゲート絶縁膜は高誘電率絶縁膜を含む。
【０１０２】
（付記１９）
付記１４〜１７のいずれかの半導体装置であって、好ましくは、前記ゲート絶縁膜はシリコン系絶縁膜と、該シリコン系絶縁膜上に形成された高誘電率絶縁膜と、を含む。
【０１０３】
（付記２０）
付記１４〜１９のいずれかの半導体装置であって、好ましくは、前記拡散防止膜が前記金属含有膜にアルミニウムを添加した導電性の金属含有膜である。
【０１０４】
（付記２１）
付記２０の半導体装置であって、好ましくは、前記拡散防止膜はＴｉＡｌＮ膜を含む。
【０１０５】
（付記２２）
付記１４〜２０のいずれかの半導体装置であって、好ましくは、前記金属含有膜はＴｉＮ膜を含み、前記拡散防止膜はＴｉＡｌＮ膜を含む。
【０１０６】
（付記２３）
本発明のさらに好ましい他の態様によれば、
半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に導電性の金属含有膜を形成する工程と、
前記金属含有膜上にシリコン膜を形成する工程と、を有し、
前記金属含有膜と前記シリコン膜との間に、前記シリコン膜から前記金属含有膜中へのシリコンの拡散を防止する拡散防止膜を形成する工程を有する半導体装置の製造方法が提供される。
【０１０７】
（付記２４）
本発明のさらに好ましい他の態様によれば、
半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に導電性の金属含有膜を形成する工程と、
前記金属含有膜上にシリコン膜を形成する工程と、を有し、
前記金属含有膜を形成する工程では、前記金属含有膜中に、前記シリコン膜から前記金属含有膜と前記ゲート絶縁膜との界面へのシリコンの拡散を防止する拡散防止膜を形成する半導体装置の製造方法が提供される。
【０１０８】
（付記２５）
付記２３または２４の半導体装置の製造方法であって、好ましくは、前記拡散防止膜は、前記シリコン膜と接触するように設けられる。
【０１０９】
（付記２６）
付記２３または２４の半導体装置の製造方法であって、好ましくは、前記拡散防止膜は、前記金属含有膜と前記シリコン膜との界面に設けられる。
【０１１０】
（付記２７）
付記２３〜２６のいずれかの半導体装置の製造方法であって、好ましくは、前記ゲート絶縁膜は高誘電率絶縁膜を含む。
【０１１１】
（付記２８）
付記２３〜２６のいずれかの半導体装置の製造方法であって、好ましくは、前記ゲート絶縁膜はシリコン系絶縁膜と、該シリコン系絶縁膜上に形成された高誘電率絶縁膜と、を含む。
【０１１２】
（付記２９）
付記２３〜２８のいずれかの半導体装置の製造方法であって、好ましくは、前記拡散防止膜が前記金属含有膜にアルミニウムを添加した導電性の金属含有膜である。
【０１１３】
（付記３０）
付記２９の半導体装置の製造方法であって、好ましくは、前記拡散防止膜はＴｉＡｌＮ膜を含む。
【０１１４】
（付記３１）
付記２３〜２９のいずれかの半導体装置の製造方法であって、好ましくは、前記金属含有膜はＴｉＮ膜を含み、前記拡散防止膜はＴｉＡｌＮ膜を含む。
【０１１５】
（付記３２）
付記２３〜３１のいずれかの半導体装置の製造方法であって、好ましくは、前記シリコン膜を形成する工程の後に、活性化アニールを行う工程を有する。
【０１１６】
（付記３３）
本発明のさらに好ましい他の態様によれば、
半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成され、電圧を印加した場合に空乏化層が生じない導電性膜と、
前記導電性膜上に形成されたシリコン膜と、を有し、
前記導電性膜と前記シリコン膜との間には、前記シリコン膜から前記導電性膜中へのシリコンの拡散を防止する拡散防止膜が設けられている半導体装置が提供される。
【０１１７】
（付記３４）
本発明のさらに好ましい他の態様によれば、
半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成され、電圧を印加した場合に空乏化層が生じない導電性膜と、
前記導電性膜上に形成されたシリコン膜と、を有し、
前記導電性膜中には、前記シリコン膜から前記導電性膜と前記絶縁膜との界面へのシリコンの拡散を防止する拡散防止膜が設けられている半導体装置が提供される。
【０１１８】
（付記３５）
本発明のさらに好ましい他の態様によれば、
半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、電圧を印加した場合に空乏化層が生じない導電性膜を形成する工程と、
前記導電性膜上にシリコン膜を形成する工程と、を有し、
前記導電性膜と前記シリコン膜との間に、前記シリコン膜から前記導電性膜中へのシリコンの拡散を防止する拡散防止膜を形成する工程を有する半導体装置の製造方法が提供される。
【０１１９】
（付記３６）
本発明のさらに好ましい他の態様によれば、
半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、電圧を印加した場合に空乏化層が生じない導電性膜を形成する工程と、
前記導電性膜上にシリコン膜を形成する工程と、を有し、
前記導電性膜を形成する工程では、前記導電性膜中に、前記シリコン膜から前記導電性膜と前記ゲート絶縁膜との界面へのシリコンの拡散を防止する拡散防止膜を形成する半導体装置の製造方法が提供される。
【０１２０】
（付記３７）
本発明のさらに好ましい他の態様によれば、
基板上に形成された高誘電率絶縁膜と、
前記高誘電率絶縁膜上に形成されたＴｉＮ膜と、
前記ＴｉＮ膜上に形成されたＴｉＡｌＮ膜と、
前記ＴｉＡｌＮ膜上に形成されたシリコン膜と、
を有する半導体装置が提供される。
【０１２１】
（付記３８）
本発明のさらに好ましい他の態様によれば、
基板上に高誘電率絶縁膜を形成する工程と、
前記高誘電率絶縁膜上にＴｉＮ膜を形成する工程と、
前記ＴｉＮ膜上にＴｉＡｌＮ膜を形成する工程と、
前記ＴｉＡｌＮ膜上にシリコン膜を形成する工程と、
を有する半導体装置の製造方法が提供される。
【０１２２】
（付記３９）
本発明のさらに好ましい他の態様によれば、
半導体基板上にゲート絶縁膜を形成する第１の処理部と、
前記ゲート絶縁膜上に導電性の第１の金属含有膜を形成する第２の処理部と、
前記第１の金属含有膜上に、アルミニウムを添加してなる導電性の第２の金属含有膜を形成する第３の処理部と、
前記第２の金属含有膜上にシリコン膜を形成する第４の処理部と、
を有する基板処理システムが提供される。
【０１２３】
（付記４０）
付記３９の基板処理システムであって、好ましくは、前記第２の処理部と前記第３の処理部は同一の処理部である。
【０１２４】
（付記４１）
本発明のさらに好ましい他の態様によれば、
基板処理システムの第１の処理部で半導体基板上にゲート絶縁膜を形成する手順と、
前記基板処理システムの第２の処理部で前記ゲート絶縁膜上に導電性の第１の金属含有膜を形成する手順と、
前記基板処理システムの第３の処理部で前記第１の金属含有膜上に、アルミニウムを添加してなる導電性の第２の金属含有膜を形成する手順と、
前記基板処理システムの第４の処理部で前記第２の金属含有膜上にシリコン膜を形成する手順と、
をコンピュータに実行させるためのプログラムが提供される。
【０１２５】
（付記４２）
本発明のさらに好ましい他の態様によれば、
基板処理システムの第１の処理部で半導体基板上にゲート絶縁膜を形成する手順と、
前記基板処理システムの第２の処理部で前記ゲート絶縁膜上に導電性の第１の金属含有膜を形成する手順と、
前記基板処理システムの第３の処理部で前記第１の金属含有膜上に、アルミニウムを添加してなる導電性の第２の金属含有膜を形成する手順と、
前記基板処理システムの第４の処理部で前記第２の金属含有膜上にシリコン膜を形成する手順と、
をコンピュータに実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体が提供される。
【０１２６】
以上、本発明の種々の典型的な実施の形態を説明してきたが、本発明はそれらの実施の形態に限定されない。従って、本発明の範囲は、次の特許請求の範囲によってのみ限定されるものである。
【符号の説明】
【０１２７】
１０  シリコン基板
１１  一主面
２１  ソース領域
２２  ドレイン領域
３０  ゲート絶縁膜
３１  ＳｉＯ２膜
３２  ＨｆＯ２膜
４０  ゲート電極
４１  ＴｉＮ膜
４３  ＴｉＡｌＮ膜
４５  多結晶シリコン膜
１００、１０２  ＭＯＳＦＥＴ
２００、２０２、２０４  評価サンプル
【図２】
2012231123.tif 000003
【図３】
2012231123.tif 000004
【図４】
2012231123.tif 000005
【図５】
2012231123.tif 000006
【図６】
2012231123.tif 000007
【図７】
2012231123.tif 000008
【図８】
2012231123.tif 000009
【図９】
2012231123.tif 000010
【図１０】
2012231123.tif 000011
【図１１】
2012231123.tif 000012
【図１２】
2012231123.tif 000013
【図１３】
2012231123.tif 000014
【図１４】
2012231123.tif 000015
【図１】
2012231123.tif 000016