(57)【要約】【課題】無負荷時または軽負荷時においても安定した高精度の定電圧制御を可能とする。【解決手段】ＰＷＭ制御信号を入力してＰＷＭ駆動信号を出力する駆動信号生成回路２４において、電圧ＶｂがＨからＬに変化した時、電源線２７からトランジスタＴＰ２と抵抗２９を通してコンデンサ３０に充電電流が流れるので、電圧Ｖｃの立ち上がる傾きが減少してＨへの反転タイミングが遅れる。電圧ＶｂがＬからＨに変化した時には、コンデンサ３０の放電経路に抵抗２９が介在しないのでＬへの反転タイミングに遅れは生じない。遅延回路３１を設けたことにより電圧ＶｃのＨパルス幅が狭まり、極めて幅狭のオンパルスを出力できる。【選択図】図２
2012239285.tif 000002
【特許請求の範囲】
【請求項１】
主トランジスタの制御端子に与えるＰＷＭ駆動信号のパルス幅を変化させることにより出力電圧を制御するスイッチング電源装置において、
出力電圧の目標値と検出値との差分に応じたパルス幅を有するＰＷＭ制御信号を出力する制御回路と、
第１電源線と第２電源線との間に出力ノードを挟んで直列に接続されるとともに各制御端子が共通の入力ノードに接続された第１トランジスタおよび第２トランジスタからなるバッファ回路が複数段に縦続接続され、前記ＰＷＭ制御信号を入力して前記ＰＷＭ駆動信号を出力する駆動信号生成回路とを備え、
前記駆動信号生成回路は、少なくとも１つのバッファ回路についてその出力ノードにおける前記主トランジスタのオン期間に対応するパルス幅が狭まるように当該出力ノードの前記第１電源線への電圧変化および前記第２電源線への電圧変化の何れか一方の電圧変化を遅延させる遅延回路を備えていることを特徴とするスイッチング電源装置。
【請求項２】
前記遅延回路は、前記第１電源線と前記バッファ回路の出力ノードとの間に前記第１トランジスタと直列に接続された電流制限素子と、前記出力ノードと前記第２電源線との間に接続されたコンデンサとから構成されていることを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記遅延回路は、前記バッファ回路の出力ノードと前記第２電源線との間に前記第２トランジスタと直列に接続された電流制限素子と、前記出力ノードと前記第２電源線との間に接続されたコンデンサとから構成されていることを特徴とする請求項１記載のスイッチング電源装置。
【請求項４】
前記遅延回路は、前記第１電源線と前記バッファ回路の出力ノードとの間に前記第１トランジスタと直列に接続された定電流回路と、前記出力ノードと前記第２電源線との間に接続されたコンデンサとから構成されていることを特徴とする請求項１記載のスイッチング電源装置。
【請求項５】
前記遅延回路は、前記バッファ回路の出力ノードと前記第２電源線との間に前記第２トランジスタと直列に接続された定電流回路と、前記出力ノードと前記第２電源線との間に接続されたコンデンサとから構成されていることを特徴とする請求項１記載のスイッチング電源装置。
【請求項６】
前記バッファ回路を構成する第１および第２トランジスタの電流出力能力を異ならせることにより前記遅延回路として動作させることを特徴とする請求項１記載のスイッチング電源装置。
【請求項７】
前記遅延回路は、前記バッファ回路の出力ノードの電圧を入力とし、その第１電源線への電圧変化および第２電源線への電圧変化の何れか一方の電圧変化を遅延させる遅延タイマにより構成されていることを特徴とする請求項１記載のスイッチング電源装置。
【請求項８】
前記遅延タイマは、前記バッファ回路の出力ノードの電圧を遅延させて出力する反転回路と、前記バッファ回路の出力ノードの電圧と前記反転回路の出力電圧を入力とするＲＳフリップフロップとから構成されていることを特徴とする請求項７記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主トランジスタの制御端子に与えるＰＷＭ駆動信号のパルス幅を変化させることにより出力電圧を制御するスイッチング電源装置に関する。
【背景技術】
【０００２】
図１６は、降圧型シリーズレギュレータの形式を持つスイッチング電源装置の構成を示している。スイッチング電源装置１の入力端子２にはバッテリ３が接続され、出力端子４から定電圧Ｖccが出力される。主回路は、トランジスタ５、リアクトル６、ダイオード７、コンデンサ８および出力電圧検出回路９から構成されている。制御回路１０は、オペアンプ１１、三角波発生回路１２およびコンパレータ１３から構成されており、ＰＷＭ制御信号を生成する。駆動信号生成回路１４は、ＰＷＭ制御信号を入力して反転したＰＷＭ駆動信号を出力する。
【０００３】
駆動信号生成回路１４は、例えば図１７に示すように５段のバッファ回路ＢＦ１〜ＢＦ５が縦続接続されて構成されている（特許文献１参照）。１段目のバッファ回路ＢＦ１は制御用の電源電圧Ｖccにより動作し、２段目以降のバッファ回路ＢＦ２〜ＢＦ５はバッテリ電圧ＶBATにより動作する。このため、１段目のバッファ回路ＢＦ１と２段目のバッファ回路ＢＦ２との間にレベルシフト回路１５を備えている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特表２００４−５２０７９４号公報（図４）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述したスイッチング電源装置１は、出力電圧Ｖccが一定となるようにフィードバック制御を行う。すなわち、出力電圧Ｖccが目標電圧よりも低下したときにはトランジスタ５のオン期間に対応するＰＷＭ制御信号のオンパルス幅を増加させ、出力電圧Ｖccが目標電圧よりも上昇したときにはＰＷＭ制御信号のオンパルス幅を減少させる。この定電圧制御は、駆動信号生成回路１４がＰＷＭ制御信号をバッファリングして反転した波形を持つＰＷＭ駆動信号を出力することを前提として成立する。
【０００６】
ところが、実際のスイッチング電源装置１におけるＰＷＭ制御信号とＰＷＭ駆動信号のオンパルス幅には差異が生じる場合がある。この原因には、バッファ回路ＢＦ１〜ＢＦ５を構成するトランジスタＴＰ１〜ＴＰ５、ＴＮ１〜ＴＮ５のしきい値電圧のばらつき、トランジスタＴＰ１、ＴＰ２、…とトランジスタＴＮ１、ＴＮ２、…との電流出力能力の差、配線抵抗や寄生容量による波形のなまりなどが考えられる。
【０００７】
出力するＰＷＭ駆動信号のオンパルス幅が入力したＰＷＭ制御信号のオンパルス幅よりも狭まる場合には、フィードバック制御によりＰＷＭ制御信号のオンパルス幅が自動的に広がるので、出力可能な上限電圧が若干低下することを除けば定電圧制御への影響はない。しかし、ＰＷＭ駆動信号のオンパルス幅がＰＷＭ制御信号のオンパルス幅よりも広がる場合には、フィードバック制御が機能しても出力可能な最小のオンパルス幅が広がり、極めて幅狭のオンパルス幅を出力できなくなる。その結果、極めて幅狭のオンパルス幅が必要となる無負荷時または軽負荷時において、安定した高精度の定電圧制御が困難になるという問題が生じる。
【０００８】
本発明は上記事情に鑑みてなされたもので、その目的は、無負荷時または軽負荷時においても安定した高精度の定電圧制御が可能となるスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【０００９】
請求項１に記載した手段によれば、制御回路は、出力電圧の目標値と検出値との差分に応じたパルス幅（主トランジスタのオンに対応したオンパルス幅）を有するＰＷＭ制御信号を出力する。駆動信号生成回路は、第１電源線と第２電源線との間に出力ノードを挟んで直列に接続されるとともに各制御端子が共通の入力ノードに接続された第１トランジスタおよび第２トランジスタからなるバッファ回路が複数段に縦続接続された構成を備え、ＰＷＭ制御信号を入力してＰＷＭ駆動信号を出力する。主トランジスタはＰＷＭ駆動信号に従ってオンオフ動作し、そのデューティ比に応じて出力電圧が制御されて目標電圧に近付く。
【００１０】
駆動信号生成回路は、複数段のバッファ回路のうち、少なくとも１つのバッファ回路についてその出力ノードにおける主トランジスタのオン期間に対応するパルス幅（オンパルス幅）が狭まるように当該出力ノードの第１電源線への電圧変化および第２電源線への電圧変化の何れか一方の電圧変化を遅延させる遅延回路を備えている。
【００１１】
このようにバッファ回路の出力ノードにおける特定の向きの電圧変化を選択的に遅延させることにより、ＰＷＭ制御信号のオンパルス幅に対してＰＷＭ駆動信号のオンパルス幅が広がることを極力防止できる。その結果、ＰＷＭ制御信号に従って極めて幅狭のオンパルス幅を出力することができ、無負荷時または軽負荷時において安定した高精度の定電圧制御が可能となる。
【００１２】
請求項２に記載した手段によれば、遅延回路は、第１電源線とバッファ回路の出力ノードとの間に第１トランジスタと直列に接続された電流制限素子と、出力ノードと第２電源線との間に接続されたコンデンサとから構成されている。第１トランジスタがオフ、第２トランジスタがオンの状態から、第１トランジスタがオン、第２トランジスタがオフの状態に移行するとき、コンデンサの充電経路に電流制限素子が介在するので、出力ノードの電圧が第１電源線の電圧に変化するときの傾きが減少し出力反転タイミングが遅れる。
【００１３】
一方、第１トランジスタがオン、第２トランジスタがオフの状態から、第１トランジスタがオフ、第２トランジスタがオンの状態に移行するときには、コンデンサの放電経路に電流制限素子が介在しないので、出力ノードの電圧が第２電源線の電圧に変化するときの電圧変化の傾きは減少せず出力反転タイミングに遅れは生じない。その結果、当該出力ノードが第１電源線の電圧である時に対応して主トランジスタがオンするように構成することで、ＰＷＭ制御信号のオンパルス幅に対してＰＷＭ駆動信号のオンパルス幅が広がることを極力防止できる。
【００１４】
請求項３に記載した手段によれば、遅延回路は、バッファ回路の出力ノードと第２電源線との間に第２トランジスタと直列に接続された電流制限素子と、出力ノードと第２電源線との間に接続されたコンデンサとから構成されている。第１トランジスタがオン、第２トランジスタがオフの状態から、第１トランジスタがオフ、第２トランジスタがオンの状態に移行するとき、コンデンサの放電経路に電流制限素子が介在するので、出力ノードの電圧が第２電源線の電圧に変化するときの傾きが減少し出力反転タイミングが遅れる。
【００１５】
一方、第１トランジスタがオフ、第２トランジスタがオンの状態から、第１トランジスタがオン、第２トランジスタがオフの状態に移行するときには、コンデンサの充電経路に電流制限素子が介在しないので、出力ノードの電圧が第１電源線の電圧に変化するときの電圧変化の傾きは減少せず出力反転タイミングに遅れは生じない。その結果、当該出力ノードが第２電源線の電圧である時に対応して主トランジスタがオンするように構成することで、ＰＷＭ制御信号のオンパルス幅に対してＰＷＭ駆動信号のオンパルス幅が広がることを極力防止できる。
【００１６】
請求項４に記載した手段によれば、遅延回路は、第１電源線とバッファ回路の出力ノードとの間に第１トランジスタと直列に接続された定電流回路と、出力ノードと第２電源線との間に接続されたコンデンサとから構成されている。第１トランジスタがオフ、第２トランジスタがオンの状態から、第１トランジスタがオン、第２トランジスタがオフの状態に移行するとき、コンデンサの充電経路に定電流回路が介在するので充電速度が制限され、出力ノードの電圧が第１電源線の電圧に変化するときの傾きが減少し出力反転タイミングが遅れる。
【００１７】
一方、第１トランジスタがオン、第２トランジスタがオフの状態から、第１トランジスタがオフ、第２トランジスタがオンの状態に移行するときには、コンデンサの放電経路に定電流回路が介在しないので、出力ノードの電圧が第２電源線の電圧に変化するときの電圧変化の傾きは減少せず出力反転タイミングに遅れは生じない。その結果、当該出力ノードが第１電源線の電圧である時に対応して主トランジスタがオンするように構成することで、ＰＷＭ制御信号のオンパルス幅に対してＰＷＭ駆動信号のオンパルス幅が広がることを極力防止できる。
【００１８】
請求項５に記載した手段によれば、遅延回路は、バッファ回路の出力ノードと第２電源線との間に第２トランジスタと直列に接続された定電流回路と、出力ノードと第２電源線との間に接続されたコンデンサとから構成されている。第１トランジスタがオン、第２トランジスタがオフの状態から、第１トランジスタがオフ、第２トランジスタがオンの状態に移行するとき、コンデンサの放電経路に定電流回路が介在するので放電速度が制限され、出力ノードの電圧が第２電源線の電圧に変化するときの傾きが減少し出力反転タイミングが遅れる。
【００１９】
一方、第１トランジスタがオフ、第２トランジスタがオンの状態から、第１トランジスタがオン、第２トランジスタがオフの状態に移行するときには、コンデンサの充電経路に定電流回路が介在しないので、出力ノードの電圧が第１電源線の電圧に変化するときの電圧変化の傾きは減少せず出力反転タイミングに遅れは生じない。その結果、当該出力ノードが第２電源線の電圧である時に対応して主トランジスタがオンするように構成することで、ＰＷＭ制御信号のオンパルス幅に対してＰＷＭ駆動信号のオンパルス幅が広がることを極力防止できる。
【００２０】
請求項６に記載した手段によれば、バッファ回路を構成する第１および第２トランジスタの電流出力能力が異なる。例えば第１トランジスタの電流出力能力が第２トランジスタの電流出力能力よりも低い場合、第１トランジスタがオン、第２トランジスタがオフの状態に移行するときの電圧変化時間は、第１トランジスタがオフ、第２トランジスタがオンの状態に移行するときの電圧変化時間に比べ長くなる。その結果、当該出力ノードが第１電源線の電圧である時に対応して主トランジスタがオンするように構成することで、ＰＷＭ制御信号のオンパルス幅に対してＰＷＭ駆動信号のオンパルス幅が広がることを極力防止できる。
【００２１】
逆に第２トランジスタの電流出力能力が第１トランジスタの電流出力能力よりも低い場合には、当該出力ノードが第２電源線の電圧である時に対応して主トランジスタがオンするように構成することで、ＰＷＭ制御信号のオンパルス幅に対してＰＷＭ駆動信号のオンパルス幅が広がることを極力防止できる。
【００２２】
請求項７に記載した手段によれば、遅延回路は、バッファ回路の出力ノードの電圧を入力とし、その第１電源線への電圧変化および第２電源線への電圧変化の何れか一方の電圧変化を遅延させる遅延タイマにより構成されている。第１電源線への電圧変化を遅延させる場合には、当該出力ノードが第１電源線の電圧である時に対応して主トランジスタがオンするように構成し、第２電源線への電圧変化を遅延させる場合には、当該出力ノードが第２電源線の電圧である時に対応して主トランジスタがオンするように構成することで、ＰＷＭ制御信号のオンパルス幅に対してＰＷＭ駆動信号のオンパルス幅が広がることを極力防止できる。
【００２３】
請求項８に記載した手段によれば、遅延タイマは、バッファ回路の出力ノードの電圧を遅延させて出力する反転回路と、バッファ回路の出力ノードの電圧と反転回路の出力電圧を入力とするＲＳフリップフロップとから構成されている。この構成によれば、ＲＳフリップフロップへのリセット入力時およびセット入力時の何れか一方の時にのみリセット動作またはセット動作の遅延が生じるので、ＰＷＭ制御信号のオンパルス幅に対してＰＷＭ駆動信号のオンパルス幅が広がることを極力防止できる。
【図面の簡単な説明】
【００２４】
【図１】本発明の第１の実施形態を示すスイッチング電源装置の構成図
【図２】駆動信号生成回路の構成図
【図３】（ａ）遅延回路を設けた場合および（ｂ）遅延回路を設けない場合の駆動信号生成回路の電圧波形図
【図４】バッファ回路のしきい値電圧が異なる３つの場合における入出力波形図
【図５】トランジスタの電流出力能力の違いに起因してバッファ回路の出力信号の変化割合が異なる３つの場合における入出力波形図
【図６】配線抵抗や寄生容量に起因してバッファ回路の出力信号の変化割合が異なる２つの場合における入出力波形図
【図７】本発明の第２の実施形態を示す図２相当図
【図８】駆動信号生成回路の電圧波形図
【図９】本発明の第３の実施形態を示す図２相当図
【図１０】本発明の第４の実施形態を示す図２相当図
【図１１】本発明の第５の実施形態を示す図８相当図
【図１２】図８相当図
【図１３】本発明の第６の実施形態を示す図２相当図
【図１４】図８相当図
【図１５】本発明の第７の実施形態に係るタイマ回路を具体的に示す図２相当図
【図１６】従来技術を示す図１相当図
【図１７】図２相当図
【発明を実施するための形態】
【００２５】
各実施形態において実質的に同一部分には同一符号を付して説明を省略する。
（第１の実施形態）
以下、本発明の第１の実施形態について図１ないし図６を参照しながら説明する。
【００２６】
図１は、車両のＥＣＵ（Electronic Control Unit）に搭載されているスイッチング電源装置の全体構成図であり、図１６と同一部分には同一符号を付している。このスイッチング電源装置２１は、入力端子２２に繋がるバッテリ３からバッテリ電圧ＶBATを入力し、出力端子２３から定電圧Ｖcc（例えば５Ｖ）を出力する降圧型シリーズレギュレータである。
【００２７】
入力端子２２から出力端子２３に至る経路には、Ｐチャネル型ＭＯＳトランジスタ５（主トランジスタ）とリアクトル６が直列に接続されている。リアクトル６の入力端とグランドとの間には還流用のダイオード７が接続され、リアクトル６の出力端とグランドとの間には平滑用のコンデンサ８が接続されている。出力端子２３とグランドとの間には、分圧抵抗９ａ、９ｂからなる出力電圧検出回路９が接続されている。
【００２８】
制御回路１０は、オペアンプ１１、三角波発生回路１２およびコンパレータ１３から構成されている。オペアンプ１１は、目標電圧（５Ｖ）に相当する基準電圧Ｖrefと出力電圧検出回路９から出力される検出電圧とを差動増幅する誤差増幅器である。コンパレータ１３は、オペアンプ１１の出力電圧と三角波発生回路１２から出力される三角波電圧とを比較してＰＷＭ制御信号を生成する。駆動信号生成回路２４は、ＰＷＭ制御信号を入力してＰＷＭ駆動信号を出力するバッファ回路である。
【００２９】
図２は駆動信号生成回路２４の構成を示しており、図１７と同一部分には同一符号を付している。駆動信号生成回路２４は、５段のバッファ回路ＢＦ１〜ＢＦ５が縦続接続されて構成されている。１段目のバッファ回路ＢＦ１は、電圧Ｖccの電源線２５とグランド線２６（ＧＮＤ１）から電源供給を受けて動作し、２段目から５段目のバッファ回路ＢＦ２〜ＢＦ５は、電圧ＶBATの電源線２７とグランド線２８（ＧＮＤ２）から電源供給を受けて動作する。電源線２５、２７は第１電源線に相当し、グランド線２６、２８は第２電源線に相当する。１段目のバッファ回路ＢＦ１と２段目のバッファ回路ＢＦ２との間にはレベルシフト回路１５が設けられている。なお、グランド線２６（ＧＮＤ１）とグランド線２８（ＧＮＤ２）は互いに接続されている。
【００３０】
１段目のバッファ回路ＢＦ１は、電源線２５とグランド線２６との間に出力ノードを挟んで直列に接続されたＰチャネル型ＭＯＳトランジスタＴＰ１とＮチャネル型ＭＯＳトランジスタＴＮ１とから構成されている。トランジスタＴＰ１、ＴＮ１のゲート（制御端子）は、共通の入力ノード（電圧Ｖａ）に接続されている。
【００３１】
２段目のバッファ回路ＢＦ２は、電源線２７とグランド線２８との間に出力ノード（電圧Ｖｃ）を挟んで直列に接続されたＰチャネル型ＭＯＳトランジスタＴＰ２とＮチャネル型ＭＯＳトランジスタＴＮ２とから構成されている。バッファ回路ＢＦ２には、抵抗２９（電流制限素子）とコンデンサ３０とからなる遅延回路３１が設けられている。抵抗２９は、電源線２７とバッファ回路ＢＦ２の出力ノードとの間にトランジスタＴＰ２と直列に接続されている。コンデンサ３０は、バッファ回路ＢＦ２の出力ノードとグランド線２８との間に接続されている。
【００３２】
３段目以降のバッファ回路ＢＦｎ（ｎ＝３、４、５）も同様に、電源線２７とグランド線２８との間に出力ノードを挟んで直列に接続されたＰチャネル型ＭＯＳトランジスタＴＰｎとＮチャネル型ＭＯＳトランジスタＴＮｎとから構成されている。上述したトランジスタＴＰ１〜ＴＰ５は第１トランジスタに相当し、トランジスタＴＮ１〜ＴＮ５は第２トランジスタに相当する。
【００３３】
次に、本実施形態の作用について図３ないし図６を参照しながら説明する。
一般に、反転特性を持つバッファ回路ＢＦ１〜ＢＦ５からなる駆動信号生成回路では、理想的には入力したＰＷＭ制御信号と出力するＰＷＭ駆動信号のパルス幅は相等しく、論理が反転した関係となるはずである。しかしながら、実際には既述したように両パルス幅に差異が生じる場合がある。
【００３４】
この原因を説明するため、図４ないし図６にＨパルス入力時（つまりＬパルス出力時）のバッファ回路ＢＦｎ（ｎ＝１〜５）の入出力波形を示す。波形の違いを明確に示すため、各波形はやや誇張して示している。図中に示す電圧ＶＰは、電圧Ｖcc（バッファ回路ＢＦ１）または電圧ＶBAT（バッファ回路ＢＦ２〜ＢＦ５）である。以下の説明において、Ｈパルスはトランジスタ５のオン期間に対応して電圧ＶＰとなるパルスであり、Ｌパルスはトランジスタ５のオン期間に対応してグランド電位（０Ｖ）となるパルスである。また、ＭＯＳトランジスタのしきい値電圧を絶対値で表すものとする。
【００３５】
図４は、トランジスタＴＰｎとＴＮｎのしきい値電圧の違いに起因してバッファ回路ＢＦｎのしきい値電圧Ｖthが異なる場合を示している。図４（ａ）は、トランジスタＴＰｎとＴＮｎのしきい値電圧が等しく、バッファ回路ＢＦｎのしきい値電圧ＶthがＶＰ／２に等しい場合である。この場合には、他の原因がない限りＨパルス入力時およびＬパルス入力時における入出力信号のパルス幅は相等しくなる。
【００３６】
図４（ｂ）は、トランジスタＴＮｎのしきい値電圧がトランジスタＴＰｎのしきい値電圧よりも高いため、バッファ回路ＢＦｎのしきい値電圧ＶthがＶＰ／２よりも高くなる場合である。この場合には、Ｈパルス入力時において出力信号のパルス幅は入力信号のパルス幅よりも狭まり、Ｌパルス入力時において出力信号のパルス幅は入力信号のパルス幅よりも広がる。
【００３７】
図４（ｃ）は、トランジスタＴＮｎのしきい値電圧がトランジスタＴＰｎのしきい値電圧よりも低いため、バッファ回路ＢＦｎのしきい値電圧ＶthがＶＰ／２よりも低くなる場合である。この場合には、Ｈパルス入力時において出力信号のパルス幅は入力信号のパルス幅よりも広がり、Ｌパルス入力時において出力信号のパルス幅は入力信号のパルス幅よりも狭まる。
【００３８】
図５は、バッファ回路ＢＦｎを構成するトランジスタＴＰｎとＴＮｎの電流出力能力の違いに起因して出力信号の変化割合（傾き）が異なる場合を示している。図５（ａ）は、トランジスタＴＰｎとＴＮｎの電流出力能力が等しい場合である。この場合には、他の原因がない限りＨパルス入力時およびＬパルス入力時における入出力信号のパルス幅は相等しくなる。
【００３９】
図５（ｂ）は、トランジスタＴＰｎの電流出力能力が小さい場合である。この場合には、Ｈパルス入力時において出力信号のパルス幅は入力信号のパルス幅よりも広がり、Ｌパルス入力時において出力信号のパルス幅は入力信号のパルス幅よりも狭まる。図５（ｃ）は、トランジスタＴＮｎの電流出力能力が小さい場合である。この場合には、Ｈパルス入力時において出力信号のパルス幅は入力信号のパルス幅よりも狭まり、Ｌパルス入力時において出力信号のパルス幅は入力信号のパルス幅よりも広がる。
【００４０】
図６は、配線抵抗や寄生容量による波形のなまりに起因して出力信号の変化割合（傾き）が異なる場合を示している。図６（ａ）は、出力信号の立ち上がり時と立ち下がり時のなまりが何れも小さい場合である。この場合には、他の原因がない限りＨパルス入力時およびＬパルス入力時における入出力信号のパルス幅は相等しくなる。
【００４１】
図６（ｂ）は、出力信号の立ち上がり時と立ち下がり時になまりが生じた場合である。この場合、出力信号の立ち上がり時のなまりが立ち下がり時のなまりよりも大きければ、Ｈパルス入力時において出力信号のパルス幅は入力信号のパルス幅よりも広がり、Ｌパルス入力時において出力信号のパルス幅は入力信号のパルス幅よりも狭まる。逆に出力信号の立ち上がり時のなまりが立ち下がり時のなまりよりも小さければ、Ｈパルス入力時において出力信号のパルス幅は入力信号のパルス幅よりも狭まり、Ｌパルス入力時において出力信号のパルス幅は入力信号のパルス幅よりも広がる。
【００４２】
このように、駆動信号生成回路は、製造に用いるプロセスや製造上のばらつきなどにより、入力したＰＷＭ制御信号と出力するＰＷＭ駆動信号のパルス幅が異なる場合がある。ここで問題となるのは、既述したようにトランジスタ５のオン期間に対応するＰＷＭ駆動信号のオンパルス幅がＰＷＭ制御信号のオンパルス幅に対して広がる場合である。そこで、駆動信号生成回路２４は、５段構成のうち少なくとも１つのバッファ回路例えばＢＦ２について、その出力ノードにおけるオンパルス幅が狭まるように当該出力ノードの電源線２７への電圧変化（立ち上がり）を遅延させる遅延回路３１を備えている。
【００４３】
図３（ａ）は、図２に示す駆動信号生成回路２４の電圧Ｖａ〜Ｖｄ、Ｖｆの波形を示している。また、参考のため、図３（ｂ）は、遅延回路３１を持たない従来の駆動信号生成回路１４（図１７参照）の電圧Ｖａ〜Ｖｄ、Ｖｆの波形を示している。入力するＰＷＭ制御信号は、コンパレータ１３が出力可能な最小幅を持つＨパルスである。
【００４４】
ＰＷＭ駆動信号のオンパルス幅が広がる原因状況を反映するため、１段目のバッファ回路ＢＦ１とレベルシフト回路１５においてパルス幅が広がり、２段目のバッファ回路ＢＦ２のしきい値電圧ＶthがＶBAT／２よりも高く、トランジスタＴＮ２の電流出力能力が小さく、３段目のバッファ回路ＢＦ３の出力電圧Ｖｄの立ち上がりが配線抵抗や寄生容量によりなまる場合を想定している。
【００４５】
遅延回路３１が存在すると、図３（ａ）に示すように、電圧ＶｂがＨレベルからＬレベルに変化した時に、電源線２７からトランジスタＴＰ２と抵抗２９を通してコンデンサ３０に充電電流が流れる。これにより、電圧Ｖｃの立ち上がる傾きが減少してＨレベルへの反転タイミングが遅れる。一方、電圧ＶｂがＬレベルからＨレベルに変化した時には、コンデンサ３０の放電経路に抵抗２９が介在しないので、電圧Ｖｃの立ち下がりはトランジスタＴＮ２の電流出力能力が小さいことによる影響のみを受ける。
【００４６】
その結果、遅延回路３１を設けたことにより電圧ＶｃのＨパルス幅が狭まり、最終的にトランジスタ５のオン期間に対応するＰＷＭ駆動信号（電圧Ｖｆ）のＬパルス幅（オンパルス幅）が狭まる。従来波形を示す図３（ｂ）では、電圧ＶｂがＨレベルからＬレベルに変化した時に電圧Ｖｃの立ち上がる傾きが大きいままであり、オンパルス幅を狭める作用は生じない。
【００４７】
以上説明したように本実施形態によれば、ＰＷＭ制御信号を入力してＰＷＭ駆動信号を出力する駆動信号生成回路２４において、複数段のうちの少なくとも１つのバッファ回路ＢＦ２に遅延回路３１を備えた。この遅延回路３１は、当該バッファ回路ＢＦ２の出力ノードにおけるオンパルス幅が狭まるように出力ノードの立ち上がりを遅延させる。
【００４８】
このようにバッファ回路ＢＦ２の出力ノードにおける特定の向き（ここでは電源線２７の電圧ＶBATへの向き）の電圧変化を選択的に遅延させることにより、ＰＷＭ制御信号のオンパルス幅に対してＰＷＭ駆動信号のオンパルス幅が広がることを極力防止できる。その結果、無負荷時または軽負荷時において、制御回路１０が最小幅を持つＰＷＭ制御信号を出力したときでも、その最小幅に応じた極めて幅狭のＰＷＭ駆動信号でトランジスタ５を駆動することができ、安定した高精度の定電圧制御が可能となる。
【００４９】
（第２の実施形態）
次に、図７および図８を参照しながら第２の実施形態を説明する。図７に示す駆動信号生成回路３２は、図１に示したスイッチング電源装置２１において駆動信号生成回路２４に替えて適用できる。５段のバッファ回路ＢＦ１〜ＢＦ５のうち３段目のバッファ回路ＢＦ３には、抵抗２９とコンデンサ３０とからなる遅延回路３３が設けられている。抵抗２９は、バッファ回路ＢＦ３の出力ノードとグランド線２８との間にトランジスタＴＮ３と直列に接続されている。コンデンサ３０は、バッファ回路ＢＦ３の出力ノードとグランド線２８との間に接続されている。
【００５０】
図８は、駆動信号生成回路３２の電圧Ｖａ、Ｖｃ〜Ｖｆの波形を示している。入力するＰＷＭ制御信号は最小幅を持つＨパルスである。ＰＷＭ駆動信号のオンパルス幅が広がる原因状況を反映するため、１段目、２段目のバッファ回路ＢＦ１、ＢＦ２とレベルシフト回路１５においてパルス幅が広がり、３段目のバッファ回路ＢＦ３のしきい値電圧ＶthがＶBAT／２よりも低く、トランジスタＴＰ３の電流出力能力が小さく、４段目のバッファ回路ＢＦ４の出力電圧Ｖｅの立ち下がりが配線抵抗や寄生容量によりなまる場合を想定している。
【００５１】
遅延回路３３が存在すると、電圧ＶｃがＬレベルからＨレベルに変化した時に、コンデンサ３０から抵抗２９とトランジスタＴＮ３を通してグランド線２８に放電電流が流れる。これにより、電圧Ｖｄの立ち下がる傾きが減少してＬレベルへの反転タイミングが遅れる。一方、電圧ＶｃがＨレベルからＬレベルに変化した時には、コンデンサ３０の充電経路に抵抗２９が介在しないので、電圧Ｖｄの立ち上がりはトランジスタＴＰ３の電流出力能力が小さいことによる影響のみを受ける。
【００５２】
これにより、電圧ＶｄのＬパルス幅が狭まり、最終的にトランジスタ５のオン期間に対応するＰＷＭ駆動信号のＬパルス幅（オンパルス幅）が狭まる。遅延回路３３を備えた本実施形態によっても、ＰＷＭ制御信号のオンパルス幅に対してＰＷＭ駆動信号のオンパルス幅が広がることを極力防止でき、第１の実施形態と同様の効果が得られる。
【００５３】
（第３の実施形態）
図９に示す駆動信号生成回路３４は、図１に示したスイッチング電源装置２１において駆動信号生成回路２４に替えて適用できる。２段目のバッファ回路ＢＦ２には、定電流回路３５とコンデンサ３０とからなる遅延回路３６が設けられている。定電流回路３５は、電源線２７とバッファ回路ＢＦ２の出力ノードとの間にトランジスタＴＰ２と直列に接続されている。コンデンサ３０は、バッファ回路ＢＦ２の出力ノードとグランド線２８との間に接続されている。
【００５４】
駆動信号生成回路３４の電圧波形は図３（ａ）と同様となる。遅延回路３６が存在すると、電圧ＶｂがＨレベルからＬレベルに変化した時に、電源線２７から定電流回路３５とトランジスタＴＰ２を通してコンデンサ３０に充電電流が流れる。電圧Ｖｃの立ち上がり時の傾きは、定電流回路３５の出力電流値に基づいて定まるので、その定電流値を下げることにより電圧Ｖｃの立ち上がる傾きが減少してＨレベルへの反転タイミングが遅れる。
【００５５】
一方、電圧ＶｂがＬレベルからＨレベルに変化した時には、コンデンサ３０の放電経路に定電流回路３５が介在しないので、電圧Ｖｃの立ち下がりはその他の影響例えばトランジスタＴＮ２の電流出力能力が小さいことによる影響のみを受ける。その結果、遅延回路３６を設けたことにより電圧ＶｃのＨパルス幅が狭まり、最終的にトランジスタ５のオン期間に対応するＰＷＭ駆動信号のＬパルス幅（オンパルス幅）が狭まる。本実施形態によっても第１の実施形態と同様の効果が得られる。
【００５６】
（第４の実施形態）
図１０に示す駆動信号生成回路３７は、図１に示したスイッチング電源装置２１において駆動信号生成回路２４に替えて適用できる。３段目のバッファ回路ＢＦ３には、定電流回路３５とコンデンサ３０とからなる遅延回路３８が設けられている。定電流回路３５は、バッファ回路ＢＦ３の出力ノードとグランド線２８との間にトランジスタＴＮ３と直列に接続されている。コンデンサ３０は、バッファ回路ＢＦ３の出力ノードとグランド線２８との間に接続されている。
【００５７】
駆動信号生成回路３７の電圧波形は図８と同様となる。遅延回路３８が存在すると、電圧ＶｃがＬレベルからＨレベルに変化した時に、コンデンサ３０から定電流回路３５とトランジスタＴＮ３とを通してグランド線２８に放電電流が流れる。定電流回路３５の出力電流値を下げることにより、電圧Ｖｄの立ち下がる傾きが減少してＬレベルへの反転タイミングが遅れる。
【００５８】
一方、電圧ＶｃがＨレベルからＬレベルに変化した時には、コンデンサ３０の充電経路に定電流回路３５が介在しないので、電圧Ｖｄの立ち上がりはその他の影響例えばトランジスタＴＰ３の電流出力能力が小さいことによる影響のみを受ける。その結果、遅延回路３８を設けたことにより電圧ＶｄのＬパルス幅が狭まり、最終的にトランジスタ５のオン期間に対応するＰＷＭ駆動信号のＬパルス幅（オンパルス幅）が狭まる。本実施形態によっても第１の実施形態と同様の効果が得られる。
【００５９】
（第５の実施形態）
図１１、図１２は第５の実施形態を示す波形図である。本実施形態のスイッチング電源装置は、図１と同じ構成の主回路および制御回路１０を備えている。駆動信号生成回路は、５段のバッファ回路ＢＦ１〜ＢＦ５が縦続接続されて構成されているが、上記各実施形態で説明した抵抗（電流制限素子）、定電流回路およびコンデンサは備えていない。これに替えて、何れかのバッファ回路ＢＦｎ（ｎ＝１〜５）を構成するトランジスタＴＰｎとＴＮｎの電流出力能力を異ならせることにより遅延回路として動作させている。
【００６０】
図１１は、２段目のバッファ回路ＢＦ２のトランジスタＴＰ２の電流出力能力をトランジスタＴＮ２の電流出力能力よりも低くなるように設定したときの電圧波形である。ＰＷＭ駆動信号のオンパルス幅が広がる原因状況を反映するため、１段目のバッファ回路ＢＦ１とレベルシフト回路１５においてパルス幅が広がり、２段目のバッファ回路ＢＦ２のしきい値電圧ＶthがＶBAT／２よりも高い場合を想定している。
【００６１】
トランジスタＴＰ２の電流出力能力が低いので、電圧ＶｂがＨレベルからＬレベルに変化した時に、電圧Ｖｃの立ち上がる傾きが減少してＨレベルへの反転タイミングが遅れる。一方、トランジスタＴＮ２の電流出力能力は高いので、電圧ＶｂがＬレベルからＨレベルに変化した時に、電圧Ｖｃの立ち下がる傾きは減少せずＬレベルへの反転タイミングは遅れない。これにより、電圧ＶｃのＨパルス幅が狭まり、最終的にトランジスタ５のオン期間に対応するＰＷＭ駆動信号のＬパルス幅（オンパルス幅）が狭まる。
【００６２】
図１２は、３段目のバッファ回路ＢＦ３のトランジスタＴＮ３の電流出力能力をトランジスタＴＰ３の電流出力能力よりも低くなるように設定している。ＰＷＭ駆動信号のオンパルス幅が広がる原因状況を反映するため、１段目のバッファ回路ＢＦ１とレベルシフト回路１５においてパルス幅が広がり、３段目のバッファ回路ＢＦ３のしきい値電圧ＶthがＶBAT／２よりも低い場合を想定している。
【００６３】
トランジスタＴＮ３の電流出力能力が低いので、電圧ＶｃがＬレベルからＨレベルに変化した時に、電圧Ｖｄの立ち下がる傾きが減少してＬレベルへの反転タイミングが遅れる。一方、トランジスタＴＰ３の電流出力能力は高いので、電圧ＶｃがＨレベルからＬレベルに変化した時に、電圧Ｖｄの立ち上がる傾きは減少せずＨレベルへの反転タイミングは遅れない。これにより、電圧ＶｄのＬパルス幅が狭まり、最終的にトランジスタ５のオン期間に対応するＰＷＭ駆動信号のＬパルス幅（オンパルス幅）が狭まる。
【００６４】
以上説明したように、本実施形態では何れかのバッファ回路ＢＦｎを構成するトランジスタＴＰｎとＴＮｎの電流出力能力を異ならせることにより遅延回路として動作させるので、遅延回路を構成する抵抗、定電流回路およびコンデンサが不要となる。その他、第１の実施形態と同様の効果が得られる。
【００６５】
（第６の実施形態）
次に、図１３および図１４を参照しながら第６の実施形態を説明する。図１３に示す駆動信号生成回路３９は、図１に示したスイッチング電源装置２１において駆動信号生成回路２４に替えて適用できる。５段のバッファ回路ＢＦ１〜ＢＦ５のうち２段目のバッファ回路ＢＦ２と３段目のバッファ回路ＢＦ３との間には、タイマ回路４０（遅延タイマ、遅延回路）が設けられている。
【００６６】
このタイマ回路４０は、クロック信号ＣＬＫに同期して動作する。タイマ回路４０の入力電圧がＬレベルからＨレベルに変化すると、所定の遅延時間に対応した数のクロックが入力された後に出力電圧がＬレベルからＨレベルに変化する。タイマ回路４０の入力電圧がＨレベルからＬレベルに変化したときには遅延は生じない。すなわち、一方向の電圧変化（エッジ）のみを遅延させるタイマ動作を行う。
【００６７】
図１４は、駆動信号生成回路３９の電圧Ｖａ〜Ｖｄ、Ｖｆの波形を示している。入力するＰＷＭ制御信号は最小幅を持つＨパルスである。ＰＷＭ駆動信号のオンパルス幅が広がる原因状況を反映するため、１段目のバッファ回路ＢＦ１とレベルシフト回路１５においてパルス幅が広がり、２段目のバッファ回路ＢＦ２のしきい値電圧ＶthがＶBAT／２よりも高く、トランジスタＴＮ２の電流出力能力が小さく、３段目のバッファ回路ＢＦ３の出力電圧Ｖｄの立ち上がりが配線抵抗や寄生容量によりなまる場合を想定している。
【００６８】
バッファ回路ＢＦ２の入力電圧ＶｂがＨレベルからＬレベルに変化すると、その出力電圧は反転してＬレベルからＨレベルに変化する。この時、タイマ回路４０は、その出力電圧ＶｃのＬレベルからＨレベルへの変化タイミングを所定の遅延時間だけ遅らせる。一方、電圧ＶｂがＬレベルからＨレベルに変化した時には、タイマ回路４０は、その出力電圧ＶｃのＨレベルからＬレベルへの変化タイミングを遅延させない。その結果、遅延時間だけ電圧ＶｃのＨパルス幅が狭まり、最終的にトランジスタ５のオン期間に対応するＰＷＭ駆動信号のＬパルス幅（オンパルス幅）が狭まる。本実施形態によっても第１の実施形態と同様の効果が得られる。
【００６９】
（第７の実施形態）
図１５は、タイマ回路４０の具体的構成例を示す第７の実施形態を示している。タイマ回路４０は、バッファ回路ＢＦ２の出力電圧を遅延させて出力する反転回路４１と、ＮＡＮＤゲート４２、４３からなるＲＳフリップフロップ４４と、インバータ４５とから構成されている。反転回路４１は、遅延時間を生成するために奇数段のインバータ４１ａ、４１ｂ、…、４１ｎから構成されている。バッファ回路ＢＦ２の出力電圧と反転回路４１の出力電圧は、それぞれＲＳフリップフロップ４４のリセット入力端子であるＮＡＮＤゲート４２とセット入力端子であるＮＡＮＤゲート４３に入力されている。
【００７０】
バッファ回路ＢＦ２の出力電圧がＬレベルにあるとき、タイマ回路４０の出力電圧ＶｃはＬレベルとなっている。この状態からバッファ回路ＢＦ２の出力電圧がＨレベルに変化すると（リセット入力時）、反転回路４１の遅延時間が経過した後にタイマ回路４０の出力電圧ＶｃがＨレベルに変化する。一方、バッファ回路ＢＦ２の出力電圧がＨレベルからＬレベルに変化すると（セット入力時）、タイマ回路４０の出力電圧Ｖｃは直ちにＬレベルに変化する。
【００７１】
この構成によれば、バッファ回路ＢＦ２の入力電圧ＶｂがＬレベルからＨレベルに変化するエッジに対してのみ遅延が生じ、駆動信号生成回路３９が出力するＰＷＭ駆動信号のオンパルス幅を極力狭めることができる。この遅延時間は、反転回路４１を構成するインバータの段数に応じて適宜設定できる。
【００７２】
（その他の実施形態）
以上、本発明の好適な実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲内で種々の変形、拡張を行うことができる。
【００７３】
遅延回路３１、３３、３６、３８およびタイマ回路４０は、バッファ回路ＢＦｎ（ｎ＝１〜５）のうちトランジスタ５のオン期間に対応するパルス幅が狭まるように、少なくとも１つのバッファ回路に設ければよい。また、バッファ回路ＢＦｎ（ｎ＝１〜５）のうちトランジスタ５のオン期間に対応するパルス幅が狭まるように、少なくとも１つのバッファ回路を構成する第１トランジスタＴＰｎと第２トランジスタＴＮｎの電流出力能力を異ならせればよい。これによれば以下のような変形が可能である。
【００７４】
第１の実施形態において、バッファ回路ＢＦ２に替えてまたはバッファ回路ＢＦ２とともに、バッファ回路ＢＦ４に遅延回路３１を備えてもよい。第２の実施形態において、バッファ回路ＢＦ３に替えてまたはバッファ回路ＢＦ３とともに、バッファ回路ＢＦ１、ＢＦ５の何れかまたは両者に遅延回路３３を備えてもよい。第３の実施形態において、バッファ回路ＢＦ２に替えてまたはバッファ回路ＢＦ２とともに、バッファ回路ＢＦ４に遅延回路３６を備えてもよい。第４の実施形態において、バッファ回路ＢＦ３に替えてまたはバッファ回路ＢＦ３とともに、バッファ回路ＢＦ１、ＢＦ５の何れかまたは両者に遅延回路３８を備えてもよい。
【００７５】
第５の実施形態において、バッファ回路ＢＦ２に替えてまたはバッファ回路ＢＦ２とともに、バッファ回路ＢＦ４のトランジスタＴＰ４の電流出力能力をトランジスタＴＮ４の電流出力能力よりも低くなるように設定してもよい。また、バッファ回路ＢＦ３に替えてまたはバッファ回路ＢＦ３とともに、バッファ回路ＢＦ１、ＢＦ５の何れかまたは両者のトランジスタＴＮ１、ＴＮ５の電流出力能力をトランジスタＴＰ１、ＴＰ５の電流出力能力よりも低くなるように設定してもよい。
【００７６】
第６の実施形態において、２段目のバッファ回路ＢＦ２と３段目のバッファ回路ＢＦ３との間に替えてまたは当該間とともに、４段目のバッファ回路ＢＦ４と５段目のバッファ回路ＢＦ５との間にタイマ回路４０を設けてもよい。また、１段目のバッファ回路ＢＦ１と２段目のバッファ回路ＢＦ２との間、３段目のバッファ回路ＢＦ３と４段目のバッファ回路ＢＦ４との間、５段目のバッファ回路ＢＦ５の後の何れかにタイマ回路を設けてもよい。この場合のタイマ回路は、入力電圧がＨレベルからＬレベルに変化するときに出力を遅延させるものである。
【００７７】
以上説明した各実施形態および変形例は互いに組み合わせて用いることができる。
グランド線２６、２８を第１電源線とし、電源線２５、２７を第２電源線とした構成としてもよい。この場合のコンデンサ３０は、バッファ回路ＢＦｎの出力ノードと電源線２５、２７との間に接続される。
【００７８】
主トランジスタの制御端子に与えるＰＷＭ駆動信号のパルス幅を変化させることにより出力電圧を制御するスイッチング電源装置であれば、チョッパ形式の降圧型に限らず昇圧型、コンバータ形式のフライバック型（ＲＣＣ型を含む）、フォワード型、フルブリッジ型、ハーフブリッジ型など種々の回路形態に適用できる。
【符号の説明】
【００７９】
図面中、５はＭＯＳトランジスタ（主トランジスタ）、１０は制御回路、２１はスイッチング電源装置、２４、３２、３４、３７、３９は駆動信号生成回路、２５、２７は電源線（第１電源線）、２６、２８はグランド線（第２電源線）、２９は抵抗（電流制限素子）、３０はコンデンサ、３１、３３、３６、３８は遅延回路、３５は定電流回路、４０はタイマ回路（遅延タイマ、遅延回路）、４１は反転回路、４４はＲＳフリップフロップ、ＢＦ１〜ＢＦ５はバッファ回路、ＴＰ１〜ＴＰ５はＭＯＳトランジスタ（第１トランジスタ）、ＴＮ１〜ＴＮ５はＭＯＳトランジスタ（第２トランジスタ）である。
【図１】
2012239285.tif 000003
【図２】
2012239285.tif 000004
【図３】
2012239285.tif 000005
【図４】
2012239285.tif 000006
【図５】
2012239285.tif 000007
【図６】
2012239285.tif 000008
【図７】
2012239285.tif 000009
【図８】
2012239285.tif 000010
【図９】
2012239285.tif 000011
【図１０】
2012239285.tif 000012
【図１１】
2012239285.tif 000013
【図１２】
2012239285.tif 000014
【図１３】
2012239285.tif 000015
【図１４】
2012239285.tif 000016
【図１５】
2012239285.tif 000017
【図１６】
2012239285.tif 000018
【図１７】
2012239285.tif 000019