(57)【要約】【課題】コネクタの端子間の接続の過渡状態をより正確に判別することのできるコネクタ半挿検出装置、コネクタ接続警告方法およびコネクタ接続警告プログラムを得ること。【解決手段】第１の回路部１１の試験モード時印加手段１１ｂは、第１のコネクタ１１ａの特定の端子に２値の論理レベルの電圧を交互に複数回印加する。第１のコネクタ１１ａと嵌合する第２のコネクタ１２ａを折り返した信号は接続良否判別手段１１ｃでチェックし、印加した電圧波形との関係からコネクタの接続の良否を判別する。【選択図】図１
2012008028.tif 000002
【特許請求の範囲】
【請求項１】
複数の端子を配置し、このうちの予め定めた１または複数の特定端子が所定の抵抗を介して２値の論理レベルの一方の電位に保持された第１のコネクタと、前記複数の端子における前記特定端子の１つずつとペアとなる予め定めたペア用端子に、特定の試験モード時に、前記２値の論理レベルの前記一方の電位と他方の電位を時間の経過と共に複数回切り替えて印加する試験モード時印加手段と、前記試験モード時に前記特定端子に現われる電位と前記ペア用端子に印加される電位との関係から前記第１のコネクタとこの第１のコネクタと接続状態となる第２のコネクタとの端子間の接続の良否を判別する接続良否判別手段とを備えた第１の回路部と、
前記第１のコネクタの前記複数の端子とそれぞれ１対１で接続する複数の端子を配置し、これらの各端子が前記第１のコネクタの前記複数の端子と１対１で接触する前記第２のコネクタと、この第２のコネクタにおける前記第１のコネクタの前記特定端子とペアとなる前記ペア用端子にそれぞれ対応する２つずつの端子間を電気的に導通する導通手段とを備えた第２の回路部
とを具備することを特徴とするコネクタ半挿検出装置。
【請求項２】
前記試験モード時印加手段は、所定のデューティ比で論理レベルが反転する論理レベルの信号を繰り返し所定期間印加する繰り返し印加手段であることを特徴とする請求項１記載のコネクタ半挿検出装置。
【請求項３】
前記接続良否判別手段は、前記所定のデューティ比で論理レベルが反転することが前記所定期間にわたって確認されたとき、前記第１のコネクタと前記第２のコネクタが正常に接続されていると判別することを特徴とする請求項２記載のコネクタ半挿検出装置。
【請求項４】
前記接続良否判別手段は、前記所定期間の間に前記所定のデューティ比を基とした予め定めた許容範囲外のデューティ比で論理レベルが反転することが少なくとも１回検出されたとき、前記第１のコネクタと前記第２のコネクタが半挿状態で接続されていると判別することを特徴とする請求項２記載のコネクタ半挿検出装置。
【請求項５】
前記接続良否判別手段は、前記試験モード時印加手段が前記２値の論理レベルのいずれを印加しても前記特定端子の電位が前記一方の電位に保持されているとき前記第１のコネクタと前記第２のコネクタが半挿状態で接続されていると判別することを特徴とする請求項２記載のコネクタ半挿検出装置。
【請求項６】
前記第１のコネクタはその両端部に前記特定端子と前記ペア用端子を１つずつ配置していることを特徴とする請求項１記載のコネクタ半挿検出装置。
【請求項７】
第１のコネクタを複数配置した基板における前記第１のコネクタの特定の端子に所定の電位を加えたときにこの特定の端子とペアになる予め定めたペア用端子に現われる電位を監視することで、前記特定の端子および前記ペア用端子とそれぞれ対応する２つの端子間に導体を接続した第２のコネクタを配置したカード装置が前記基板の前記第１のコネクタに取り付けを開始されたことを、前記第１のコネクタの前記特定の端子に信号を送出し前記ペア用端子に折り返された信号を検出することで検出するカード装置装着開始検出ステップと、
このカード装置装着開始検出ステップで前記カード装置が前記基板に取り付けを開始されたことを検出してから予め定めた第１の時間が経過するまでに前記第１のコネクタの全部について対応する前記第２のコネクタが接続されたことが検出されなかったとき、前記カード装置の未装着が存在する旨の警告を出力する未装着警告ステップと、
前記第１の時間が経過するまでに前記第１のコネクタの全部について対応する前記第２のコネクタが接続されたことが検出されたとき、この接続状態で前記第１のコネクタの前記特定の端子に所定のデューティ比で論理レベルが反転する信号を複数周期分連続して印加し、このときに前記ペア用端子に現われる信号の論理レベルの変化の様子が所定の許容範囲内で前記複数周期分同一となっていないとき前記第１のコネクタと前記第２のコネクタの不完全な接続状態としての半挿状態が判別されたとして警告を出力する半挿状態警告ステップ
とを具備することを特徴とするコネクタ接続警告方法。
【請求項８】
前記第１の時間が経過するまでに前記第１のコネクタの全部について対応する前記第２のコネクタが接続されたときで、この接続状態で前記第１のコネクタの前記特定の端子に前記所定のデューティ比で論理レベルが反転する信号を複数周期分連続して印加し、このときに前記ペア用端子に現われる信号の論理レベルの変化の様子が所定の許容範囲内で前記複数周期分同一となっていたとき、前記第２のコネクタの前記第１のコネクタに対する接続が正常に完了したことを通知する完了通知ステップを更に具備することを特徴とする請求項７記載のコネクタ接続警告方法。
【請求項９】
コンピュータに、
第１のコネクタを複数配置した基板における前記第１のコネクタの特定の端子に所定の電位を加えたときにこの特定の端子とペアになる予め定めたペア用端子に現われる電位を監視することで、前記特定の端子および前記ペア用端子とそれぞれ対応する２つの端子間に導体を接続した第２のコネクタを配置したカード装置が前記基板の前記第１のコネクタに取り付けを開始されたことを、前記第１のコネクタの前記特定の端子に信号を送出し前記ペア用端子に折り返された信号を検出することで検出するカード装置装着開始検出処理と、
このカード装置装着開始検出処理で前記カード装置が前記基板に取り付けを開始されたことを検出してから予め定めた第１の時間が経過するまでに前記第１のコネクタの全部について対応する前記第２のコネクタが接続されたことが検出されなかったとき、前記カード装置の未装着が存在する旨の警告を出力する未装着警告処理と、
前記第１の時間が経過するまでに前記第１のコネクタの全部について対応する前記第２のコネクタが接続されたことが検出されたとき、この接続状態で前記第１のコネクタの前記特定の端子に所定のデューティ比で論理レベルが反転する信号を複数周期分連続して印加し、このときに前記ペア用端子に現われる信号の論理レベルの変化の様子が所定の許容範囲内で前記複数周期分同一となっていないとき前記第１のコネクタと前記第２のコネクタの不完全な接続状態としての半挿状態が判別されたとして警告を出力する半挿状態警告処理
とを実行させることを特徴とするコネクタ接続警告プログラム。
【請求項１０】
前記第１の時間が経過するまでに前記第１のコネクタの全部について対応する前記第２のコネクタが接続されたときで、この接続状態で前記第１のコネクタの前記特定の端子に前記所定のデューティ比で論理レベルが反転する信号を複数周期分連続して印加し、このときに前記ペア用端子に現われる信号の論理レベルの変化の様子が前記所定の許容範囲内で前記複数周期分同一となっていたとき、前記第２のコネクタの第１のコネクタに対する接続が正常に完了したことを通知する完了通知処理を更に実行させることを特徴とする請求項９記載のコネクタ接続警告プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の回路をコネクタ同士で接続するとき、これらコネクタ同士の接続が不十分で端子の接続に不具合が生じる半挿状態を検出するコネクタ半挿検出装置、コネクタの接続の不具合に対して警告を行うコネクタ接続警告方法およびコネクタ接続警告プログラムに関する。
【背景技術】
【０００２】
たとえばコンピュータの装置本体内部に備えられたマザーボードには、カード接続用の雌型コネクタが幾つか配置されている。ユーザは、所望のカードに付属した雄型コネクタを、これらの雌型コネクタに１つずつ装着して、これらのカードによる回路機能を装置本体に付加するようになっている。
【０００３】
ところでコネクタ同士を不完全に接続すると、たとえば電源端子（ピン）同士が接続されずにカード側に電源が供給されなかったり、一部の信号が伝達されないという不具合が発生する可能性がある。本明細書ではコネクタ同士を不完全に装着する結果として、コネクタを構成する少なくとも一部の端子に接続上の不具合が生じる状態を「半挿状態」と表現することにする。
【０００４】
本発明の第１の関連技術として、第１のプリント基板から第２のプリント基板に監視信号を送出し、戻ってきた信号の論理状態を調べることが提案されている（たとえば特許文献１参照）。また、本発明の第２の関連技術として、主制御基板に配置された複数のコネクタにそれぞれ装着される制御基板同士でコネクタの実装状態を判別することが提案されている（たとえば特許文献２参照）。
【０００５】
第２の関連技術では、主制御基板には、主制御基板上に配置された１対のコネクタの特定の１つずつの端子同士を接続する配線が施されている。これら１対のコネクタの他の特定の端子同士は、共に接地されている。主制御基板上に配置された１対のコネクタに装着される第１の制御基板のコネクタの方には、前記した特定の端子と接触する端子および接地する端子と接触する端子の間を導通するパターンが予め印刷されている。主制御基板上に配置された１対のコネクタに装着される第２の制御基板のコネクタの方には、前記した特定の端子と接触する端子および接地する端子と接触する端子のそれぞれに印加する電源と、これらの電源による電圧の印加をモニタするＣＰＵ（Central Processing Unit）が配置されている。
【０００６】
このように第１および第２の関連技術では、直接接続された１対のコネクタあるいは主制御基板を仲介して接続された１対のコネクタにおける各端子の接続の良否を、測定時の電圧の論理レベルがＨ(ハイ)レベルであったか、Ｌ（ロー）レベルであったかによって判別するようにしている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】再公表特許ＷＯ２００７／０９１３３２（第００６７段落〜第００７１段落、図９）
【特許文献２】特開２００２−３７２５６４号公報（第００２７段落〜第００３８段落、第００４３段落、図２）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、雄型のコネクタの各端子が雌型のコネクタに完全に押し込まれずに、コネクタ同士の接続が不完全な状態であったとする。このような場合には、コネクタを構成する大部分の端子同士が電気的に確実に接続していても、一部の端子は対向する端子との接続が不安定な状態となっていることがある。
【０００９】
このような場合に第１あるいは第２の関連技術を用いて測定を行うと、ある時点の測定ではコネクタの未挿入または半挿入の状態が存在しないという正常な結果を得られるが、他の時点ではコネクタの未挿入または半挿入の状態が存在するとして異常な結果が得られてしまう。このため、コネクタの接続状態によっては、第１あるいは第２の関連技術を用いた測定結果が信頼の置けないものとなる。
【００１０】
そこで本発明の目的は、コネクタが半挿入されたような端子間の接続の過渡状態をより正確に判別することのできるコネクタ半挿検出装置、コネクタ接続警告方法およびコネクタ接続警告プログラムを提供することにある。
【課題を解決するための手段】
【００１１】
本発明では、（イ）複数の端子を配置し、このうちの予め定めた１または複数の特定端子が所定の抵抗を介して２値の論理レベルの一方の電位に保持された第１のコネクタと、前記した複数の端子における前記した特定端子の１つずつとペアとなる予め定めたペア用端子に、特定の試験モード時に、前記した２値の論理レベルの前記した一方の電位と他方の電位を時間の経過と共に複数回切り替えて印加する試験モード時印加手段と、前記した試験モード時に前記した特定端子に現われる電位と前記したペア用端子に印加される電位との関係から前記した第１のコネクタとこの第１のコネクタと接続状態となる第２のコネクタとの端子間の接続の良否を判別する接続良否判別手段とを備えた第１の回路部と、（ロ）前記した第１のコネクタの前記した複数の端子とそれぞれ１対１で接続する複数の端子を配置し、これらの各端子が前記した第１のコネクタの前記した複数の端子と１対１で接触する前記した第２のコネクタと、この第２のコネクタにおける前記した第１のコネクタの前記した特定端子とペアとなる前記したペア用端子にそれぞれ対応する２つずつの端子間を電気的に導通する導通手段とを備えた第２の回路部とをコネクタ半挿検出装置が具備する。
【００１２】
また、本発明では、（イ）第１のコネクタを複数配置した基板における前記した第１のコネクタの特定の端子に所定の電位を加えたときにこの特定の端子とペアになる予め定めたペア用端子に現われる電位を監視することで、前記した特定の端子および前記したペア用端子とそれぞれ対応する２つの端子間に導体を接続した第２のコネクタを配置したカード装置が前記した基板の前記した第１のコネクタに取り付けを開始されたことを、前記した第１のコネクタの前記した特定の端子に信号を送出し前記したペア用端子に折り返された信号を検出することで検出するカード装置装着開始検出ステップと、（ロ）このカード装置装着開始検出ステップで前記したカード装置が前記した基板に取り付けを開始されたことを検出してから予め定めた第１の時間が経過するまでに前記した第１のコネクタの全部について対応する前記した第２のコネクタが接続されたことが検出されなかったとき、前記したカード装置の未装着が存在する旨の警告を出力する未装着警告ステップと、（ハ）前記した第１の時間が経過するまでに前記した第１のコネクタの全部について対応する前記した第２のコネクタが接続されたことが検出されたとき、この接続状態で前記した第１のコネクタの前記した特定の端子に所定のデューティ比で論理レベルが反転する信号を複数周期分連続して印加し、このときに前記したペア用端子に現われる信号の論理レベルの変化の様子が所定の許容範囲内で前記した複数周期分同一となっていないとき前記した第１のコネクタと前記した第２のコネクタの不完全な接続状態としての半挿状態が判別されたとして警告を出力する半挿状態警告ステップとをコネクタ接続警告方法が具備する。
【００１３】
更に本発明では、コンピュータに、コネクタ接続警告プログラムとして、（イ）第１のコネクタを複数配置した基板における前記した第１のコネクタの特定の端子に所定の電位を加えたときにこの特定の端子とペアになる予め定めたペア用端子に現われる電位を監視することで、前記した特定の端子および前記したペア用端子とそれぞれ対応する２つの端子間に導体を接続した第２のコネクタを配置したカード装置が前記した基板の前記した第１のコネクタに取り付けを開始されたことを、前記した第１のコネクタの前記した特定の端子に信号を送出し前記したペア用端子に折り返された信号を検出することで検出するカード装置装着開始検出処理と、（ロ）このカード装置装着開始検出処理で前記したカード装置が前記した基板に取り付けを開始されたことを検出してから予め定めた第１の時間が経過するまでに前記した第１のコネクタの全部について対応する前記した第２のコネクタが接続されたことが検出されなかったとき、前記したカード装置の未装着が存在する旨の警告を出力する未装着警告処理と、（ハ）前記した第１の時間が経過するまでに前記した第１のコネクタの全部について対応する前記した第２のコネクタが接続されたことが検出されたとき、この接続状態で前記した第１のコネクタの前記した特定の端子に所定のデューティ比で論理レベルが反転する信号を複数周期分連続して印加し、このときに前記したペア用端子に現われる信号の論理レベルの変化の様子が所定の許容範囲内で前記した複数周期分同一となっていないとき前記した第１のコネクタと前記した第２のコネクタの不完全な接続状態としての半挿状態が判別されたとして警告を出力する半挿状態警告処理とを実行させることを特徴としている。
【発明の効果】
【００１４】
以上説明したように本発明によれば、試験モード時に２値の論理レベルの電圧を複数回切り替えながら端子に印加して端子間の接続状態を検出する。したがって、経時的な変化だけでなく、震動の生じている環境や温度変化が生じている環境等の各種の環境におけるコネクタの接続の良否を正確に判別することができる。
【００１５】
また、本発明によれば、コネクタの装着が開始した時点を検出して、これを起点としてコネクタの未装着や半挿状態の判別を行うので、カード装置を自動的に基板に組み込んだり半自動で組み込むような場合のカード装置の接続の良否の判別を効率的に行うことができる。
【図面の簡単な説明】
【００１６】
【図１】本発明のコネクタ半挿検出装置のクレーム対応図である。
【図２】本発明のコネクタ接続警告方法のクレーム対応図である。
【図３】本発明のコネクタ接続警告プログラムのクレーム対応図である。
【図４】本発明の実施の形態によるカードの半挿検出システムのシステム構成図である。
【図５】本実施の形態で使用する半挿検出用ＬＳＩの構成の概要を表わしたブロック図である。
【図６】本実施の形態で使用する出力信号生成部の出力する出力信号の波形変化を表わした波形図である。
【図７】本実施の形態で第１の雄型コネクタの対応する端子が接続されていない状態で第１の雌型コネクタに現われる電位の変化を示した説明図である。
【図８】本実施の形態で第１の雄型コネクタの対応する端子が接続されている状態で第１の雌型コネクタに現われる電位の変化を示した説明図である。
【図９】本実施の形態でコネクタの接続が正常に行われ、カード半挿状態ではないと判定される場合の半挿検出用ＬＳＩへの入力信号の波形を示した説明図である。
【図１０】本実施の形態でカード半挿状態であると判定される場合の半挿検出用ＬＳＩへの入力信号の波形の一例を示した説明図である。
【図１１】本実施の形態で装置側背面基板にカードの実装を開始した時点から開始するコネクタの接続のチェックを行う制御の第１段階を示した流れ図である。
【図１２】本実施の形態で第２段階としての未実装のカードの有無を判定する処理を表わした流れ図である。
【図１３】本実施の形態で第３段階の処理として実装されたカードが正常に端子を接触させているか、半挿状態で端子を接触させているかを判定する処理を表わした流れ図である。
【発明を実施するための形態】
【００１７】
図１は、本発明のコネクタ半挿検出装置のクレーム対応図を示したものである。本発明のコネクタ半挿検出装置１０は、第１の回路部１１と、第２の回路部１２を備えている。ここで、第１の回路部１１は、第１のコネクタ１１ａと、試験モード時印加手段１１ｂと、接続良否判別手段１１ｃを備えている。第１のコネクタ１１ａは、複数の端子を配置し、このうちの予め定めた１または複数の特定端子が所定の抵抗を介して２値の論理レベルの一方の電位に保持されている。試験モード時印加手段１１ｂは、前記した複数の端子における前記した特定端子の１つずつとペアとなる予め定めたペア用端子に、特定の試験モード時に、２値の論理レベルの前記した一方の電位と他方の電位を時間の経過と共に複数回切り替えて印加する手段である。接続良否判別手段１１ｃは、前記した試験モード時に前記した特定端子に現われる電位と前記したペア用端子に印加される電位との関係から第１のコネクタ１１ａとこの第１のコネクタ１１ａ接続状態となる第２のコネクタ１２ａとの端子間の接続の良否を判別する。また、第２の回路部１２は、第２のコネクタ１２ａと、導通手段１２ｂを備えている。第２のコネクタ１２ａは第１のコネクタ１１ａの前記した複数の端子とそれぞれ１対１で接続する複数の端子を配置し、これらの各端子が前記した第１のコネクタ１１ａの前記した複数の端子と１対１で接触する。導通手段１２ｂは、第２のコネクタ１２ａにおける第１のコネクタ１１ａの特定端子とペアとなる前記したペア用端子にそれぞれ対応する２つずつの端子間を電気的に導通する。
【００１８】
図２は、本発明のコネクタ接続警告方法のクレーム対応図を示したものである。本発明のコネクタ接続警告方法２０は、カード装置装着開始検出ステップ２１と、未装着警告ステップ２２と、半挿状態警告ステップ２３を備えている。ここで、カード装置装着開始検出ステップ２１では、第１のコネクタを複数配置した基板における前記した第１のコネクタの特定の端子に所定の電位を加えたときにこの特定の端子とペアになる予め定めたペア用端子に現われる電位を監視することで、前記した特定の端子および前記したペア用端子とそれぞれ対応する２つの端子間に導体を接続した第２のコネクタを配置したカード装置が前記した基板の前記した第１のコネクタに取り付けを開始されたことを、前記した第１のコネクタの前記した特定の端子に信号を送出し前記したペア用端子に折り返された信号を検出することで検出する。未装着警告ステップ２２では、カード装置装着開始検出ステップ２１で前記したカード装置が前記した基板に取り付けを開始されたことを検出してから予め定めた第１の時間が経過するまでに前記した第１のコネクタの全部について対応する前記した第２のコネクタが接続されたことが検出されなかったとき、前記したカード装置の未装着が存在する旨の警告を出力する。半挿状態警告ステップ２３では、前記した第１の時間が経過するまでに前記した第１のコネクタの全部について対応する前記した第２のコネクタが接続されたことが検出されたとき、この接続状態で前記した第１のコネクタの前記した特定の端子に所定のデューティ比で論理レベルが反転する信号を複数周期分連続して印加し、このときに前記したペア用端子に現われる信号の論理レベルの変化の様子が所定の許容範囲内で前記した複数周期分同一となっていないとき前記した第１のコネクタと第２のコネクタの不完全な接続状態としての半挿状態が判別されたとして警告を出力する。
【００１９】
図３は、本発明のコネクタ接続警告プログラムのクレーム対応図を示したものである。本発明のコネクタ接続警告プログラム３０は、コンピュータに、カード装置装着開始検出処理３１と、未装着警告処理３２と、半挿状態警告処理３３を実行させるようにしている。ここで、カード装置装着開始検出処理３１では、第１のコネクタを複数配置した基板における前記した第１のコネクタの特定の端子に所定の電位を加えたときにこの特定の端子とペアになる予め定めたペア用端子に現われる電位を監視する。そして、前記した特定の端子および前記したペア用端子とそれぞれ対応する２つの端子間に導体を接続した第２のコネクタを配置したカード装置が前記した基板の前記した第１のコネクタに取り付けを開始されたことを、前記した第１のコネクタの前記した特定の端子に信号を送出し前記したペア用端子に折り返された信号を検出することでカード装置装着開始を検出する。未装着警告処理３２では、カード装置装着開始検出処理３１で前記したカード装置が前記した基板に取り付けを開始されたことを検出してから予め定めた第１の時間が経過するまでに前記した第１のコネクタの全部について対応する第２のコネクタが接続されたことが検出されなかったとき、前記したカード装置の未装着が存在する旨の警告を出力する。半挿状態警告処理３３では、前記した第１の時間が経過するまでに前記した第１のコネクタの全部について対応する前記した第２のコネクタが接続されたことが検出されたとき、この接続状態で前記した第１のコネクタの前記した特定の端子に所定のデューティ比で論理レベルが反転する信号を複数周期分連続して印加する。そして、このときに前記したペア用端子に現われる信号の論理レベルの変化の様子が所定の許容範囲内で前記した複数周期分同一となっていないとき前記した第１のコネクタと前記した第２のコネクタの不完全な接続状態としての半挿状態が判別されたとして警告を出力する。
【００２０】
＜発明の実施の形態＞
【００２１】
次に本発明の実施の形態を説明する。
【００２２】
図４は、本発明の実施の形態によるカードの半挿検出システムを表わしたものである。本実施の形態のカードの半挿検出システム１００で、マザーボード等の装置側背面基板１０１には、第１〜第Ｍの雌型コネクタ１０２1〜１０２Mが取り付けられている。ただし、Ｍは１以上の整数である。第１〜第Ｍの雌型コネクタ１０２1〜１０２Mには、第１〜第Ｍのカード１０３1〜１０３Mにそれぞれ１つずつ取り付けられた第１〜第Ｍの雄型コネクタ１０４1〜１０４Mを接続することができる。
【００２３】
もちろん、第１〜第Ｍの雌型コネクタ１０２1〜１０２Mのすべてに第１〜第Ｍの雄型コネクタ１０４1〜１０４Mを１つずつ接続する必要がない場合もある。また、第１〜第Ｍの雌型コネクタ１０２1〜１０２Mのうちの端子の配置状態が同一のものについては、第１〜第Ｍの雄型コネクタ１０４1〜１０４Mのうちの端子の配置状態が同一のもののいずれを接続してもよい場合も多い。
【００２４】
装置側背面基板１０１には、第１〜第Ｍの雌型コネクタ１０２1〜１０２Mの他に、各種の回路やデバイスが実装されている。ここでは、カードの半挿検出のための回路やデバイスのみを図示することにする。本実施の形態では、第１〜第Ｍの雌型コネクタ１０２1〜１０２Mに対応して設けられたプルアップ抵抗（１１１11、……、１１１1K）、……、（１１１M1、……、１１１MK）と、半挿検出用ＬＳＩ（Large Scale Integration）１１２および半挿警報ＬＥＤ（Light Emitting Diode）１１３がこれらに該当する。
【００２５】
第１〜第Ｍのカード１０３1〜１０３Mにおける第１の雄型コネクタ１０４1については、第１の端子Ｐ1と第２の端子Ｐ2の間にジャンパ線１２１1Aが接続され、第Ｋ−１の端子ＰK-1と第Ｋの端子ＰKの間にジャンパ線１２１1Bが接続されている。第２〜第Ｍの雄型コネクタ１０４2（図示せず）〜１０４Mについても同様である。ただし、Ｋは１つのコネクタの有する端子Ｐの数であり、５以上の整数である。
【００２６】
したがって、第Ｍのカード１０３Mについては、第１の端子Ｐ1と第２の端子Ｐ2の間にジャンパ線１２１KAが接続され、第Ｋ−１の端子ＰK-1と第Ｋの端子ＰKの間にジャンパ線１２１KBが接続されている。このように第１〜第Ｍの雄型コネクタ１０４1〜１０４Mの両端部にジャンパ線１２１1A、１２１1B、……、１２１KA、１２１KBがそれぞれ接続している。これは第１〜第Ｍの雄型コネクタ１０４1〜１０４Mが第１〜第Ｍの雌型コネクタ１０２1〜１０２Mに対して傾いた状態で装着された場合に、その状態を検出しやすくするためである。
【００２７】
装置側背面基板１０１側の第１の雌型コネクタ１０２1における第１の端子Ｐ1に一端を接続されたライン１３１11Aの他端は、半挿検出用ＬＳＩ１１２の信号送出端子１３２11Aに接続されている。また、第２の端子Ｐ2に一端を接続したライン１３１11Bの他端は、半挿検出用ＬＳＩ１１２の信号受信端子１３２11Bに接続されている。ライン１３１11Bには、プルアップ抵抗１１１11の一端が接続されており、プルアップ抵抗１１１11の他端は電源ライン１３３に接続されている。
【００２８】
また、第１の雌型コネクタ１０２1における第Ｋ−１の端子ＰK-1に一端を接続されたライン１３１KAの他端は、半挿検出用ＬＳＩ１１２の信号送出端子１３２1KAに接続されている。また、第Ｋの端子ＰKに一端を接続したライン１３１1KBの他端は、半挿検出用ＬＳＩ１１２の信号受信端子１３２1KBに接続されている。ライン１３１1KBには、プルアップ抵抗１１１1Kの一端が接続されており、プルアップ抵抗１１１1Kの他端は電源ライン１３３に接続されている。
【００２９】
以下同様である。したがって、装置側背面基板１０１側の第Ｍの雌型コネクタ１０２Mにおける第１の端子Ｐ1に一端を接続されたライン１３１M1Aの他端は、半挿検出用ＬＳＩ１１２の信号送出端子１３２M1Aに接続されている。また、第２の端子Ｐ2に一端を接続したライン１３１M1Bの他端は、半挿検出用ＬＳＩ１１２の信号受信端子１３２M1Bに接続されている。ライン１３１M1Bには、プルアップ抵抗１１１M1の一端が接続されており、プルアップ抵抗１１１M1の他端は電源ライン１３３に接続されている。
【００３０】
また、第Ｍの雌型コネクタ１０２Mにおける第Ｋ−１の端子ＰK-1に一端を接続されたライン１３１MKAの他端は、半挿検出用ＬＳＩ１１２の信号送出端子１３２MKAに接続されている。また、第Ｋの端子ＰKに一端を接続したライン１３１MKBの他端は、半挿検出用ＬＳＩ１１２の信号受信端子１３２MKBに接続されている。ライン１３１MKBには、プルアップ抵抗１１１MKの一端が接続されており、プルアップ抵抗１１１MKの他端は電源ライン１３３に接続されている。
【００３１】
カード半挿警報ＬＥＤ１１３は、ライン１３４によって半挿検出用ＬＳＩ１１２のＬＥＤ信号用端子１３６と接続されている。カード半挿警報ＬＥＤ１１３は、カードの半挿検出システム１００におけるランプの点灯が外部から見やすい位置に配置されており、図示しないアース端子との間を流れる電流によって点灯するようになっている。
【００３２】
図５は、半挿検出用ＬＳＩの構成の概要を表わしたものである。半挿検出用ＬＳＩ１１２は、カード間インタフェース部１４１と出力信号生成部１４２と入力信号正常性チェック部１４３を備えている。
【００３３】
カード間インタフェース部１４１は、外部インタフェース機能を有し、第１〜第Ｍのカード１０３1〜１０３Mとの間でデータの送受信を行う。出力信号生成部１４２は、第１〜第Ｍのカード１０３1〜１０３Mについての実装正常性確認用の試験データを生成する。入力信号正常性チェック部１４３は、カード間インタフェース部１４１を介して第１〜第Ｍのカード１０３1〜１０３Mから返ってきたデータの正常性をチェックする。入力信号正常性チェック部１４３による実装状態の判断出力は、ＬＥＤ信号用端子１３６からカード半挿警報ＬＥＤ１１３に送出されるようになっている。
【００３４】
図６は、出力信号生成部の出力する出力信号の波形変化を表わしたものである。図５に示した出力信号生成部１４２は、後に詳しく説明するカード半挿検査モードに設定されると、デューティ比Ｄが５０パーセントの矩形波を、装置側背面基板１０１に装着したカード１０３1〜１０３Mのすべてに対して個数Ｑだけ連続して出力する。具体的には、Ｌ（ロー）レベルの波形部分１５１と、Ｈ（ハイ）レベルの波形部分１５２の長さがそれぞれ等しく、これらが交互に切り替えられてＱ周期繰り返される長さが、出力信号の１単位分の波形変化となる。
【００３５】
Ｑは「１」以上の任意の整数である。Ｑが「１」の場合には、１つのカード１０３のＫ個の端子Ｐ1〜ＰKに対してデューティ比Ｄが５０パーセントの矩形波が一斉に１回だけ加えられることになり、Ｑが「２」以上の複数の場合には、この矩形波が一斉に「Ｑ」回加えられることになる。したがって、後者の場合には各端子の接続状況をより正確に判断することができる。
【００３６】
図７および図８は、コネクタにおける端子の接続状況の違いよる半挿検出用ＬＳＩから出力される信号と半挿検出用ＬＳＩに戻ってくる信号の論理関係を表わしたものである。ここでは、一例として図４に示す第１のカード１０３1における第１の端子Ｐ1と第２の端子Ｐ2の間の関係として説明する。
【００３７】
図７で、第１の雌型コネクタ１０２1と第１の雄型コネクタ１０４1における第１の端子Ｐ1同士の接触、あるいは第２の端子Ｐ2同士の接触が完全に絶たれていたとする。第１の端子Ｐ1同士と第２の端子Ｐ2同士の双方の接触が同時に完全に絶たれている場合も含まれる。このような接続状況で、図４に示す半挿検出用ＬＳＩ１１２の信号送出端子１３２11Aに、図６に示したようなデューティ比Ｄが５０パーセントの矩形波がＨレベルからＬレベルに切り替わる形で１周期分印加されたとする。
【００３８】
第１の雌型コネクタ１０２1と第１の雄型コネクタ１０４1の間のこのような接続状況は、図７で×印で示すように第１の端子Ｐ1と第２の端子Ｐ2の間が導通していない（切断されている）のと同じ結果をもたらす。したがって、信号送出端子１３２11Aにどのような論理状態の信号が入力されるかに係わらず、半挿検出用ＬＳＩ１１２の信号受信端子１３２11B側には、電源ライン１３３に接続されたプルアップ抵抗１１１11のＨレベルの信号が入力されることになる。
【００３９】
次に、図８で示すように、第１の雌型コネクタ１０２1と第１の雄型コネクタ１０４1における第１の端子Ｐ1同士の接触と第２の端子Ｐ2同士の接触が共に完全であるとする。この接続状態で、半挿検出用ＬＳＩ１１２の信号送出端子１３２11Aに、図６に示したようなデューティ比Ｄが５０パーセントの矩形波がＨレベルからＬレベルに切り替わる形で印加されたとする。
【００４０】
この場合、前半の周期で信号送出端子１３２11AにＨレベルの信号が印加されると、この状態でプルアップ抵抗１１１11の第２の端子Ｐ2側の電位はＨレベルとなる。したがって、プルアップ抵抗１１１11には電流が流れず、信号受信端子１３２11B側もＨレベルに保たれる。
【００４１】
後半の周期では信号送出端子１３２11AにＬレベルの信号が印加される。この状態でプルアップ抵抗１１１11の第２の端子Ｐ2側の電位はＬレベルとなる。したがって、プルアップ抵抗１１１11にＨレベルとＬレベルの電位差を生じさせる電流が流れ、信号受信端子１３２11B側はＬレベルに変化する。このように図８に示す例の場合には、信号送出端子１３２11Aと信号受信端子１３２11Bの双方に現われ論理レベルの変化は全く同一となる。
【００４２】
図９は、コネクタの接続が正常に行われ、カード半挿状態ではないと判定される場合の半挿検出用ＬＳＩへの入力信号の波形を示したものである。図４に示した第１〜第Ｍの雌型コネクタ１０２1〜１０２Mと第１〜第Ｍの雄型コネクタ１０４1〜１０４Mのそれぞれの端子Ｐ1〜ＰKについての全部でＱ周期の波形におけるＨレベルのデューティ比Ｄが以下の（１）式で表わされるとき、コネクタの接続が正常に行われていると判定する。
【００４３】
４８パーセント≦Ｄ≦５２パーセント……（１）
【００４４】
図１０は、カード半挿状態であると判定される場合の半挿検出用ＬＳＩへの入力信号の波形の一例を示したものである。図４に示した第１〜第Ｍの雌型コネクタ１０２1〜１０２Mと第１〜第Ｍの雄型コネクタ１０４1〜１０４Mのそれぞれの端子Ｐ1〜ＰKについての全部でＱ周期の波形を測定したとき、Ｈレベルのデューティ比Ｄのいずれか１つ以上が、次の（２）式で示されたとする。この場合、該当するコネクタ１０２、１０４の組で半挿状態が検出されたことになる。
【００４５】
Ｄ＜４８パーセントあるいはＤ＞５２パーセント……（２）
【００４６】
図１０に示した例では、ある周期について特定の端子ＰでＨレベルのデューティ比Ｄが７０パーセントとなっている。このように（１）式を満たさない（（２）式を満足する）Ｈレベルのデューティ比Ｄが存在する端子を有するコネクタ１０２、１０４の組については、半挿状態であると判定されることになる。本実施の形態では、第１〜第Ｍの雌型コネクタ１０２1〜１０２Mと第１〜第Ｍの雄型コネクタ１０４1〜１０４Mの全端子Ｐ1〜ＰKのいずれかついて（１）式を満たさない場合が存在したとき、その装置側背面基板１０１には半挿状態のコネクタが存在すると判定されることになる。
【００４７】
もちろん、コネクタの接続が正常か半挿状態にあるかの判定基準は、（１）式あるいは（２）式で示す変動値の範囲に限定されるものではない。
【００４８】
なお、図１０でデューティ比Ｄが７０パーセントとなっているＨレベルの箇所は、たとえば、次のような原因で生じる。図１０でデューティ比Ｄが７０パーセントとなっているＨレベルの期間の後半で、端子同士の接触が非接触となる。すると、５０パーセントの期間を超えても入力信号はＨレベルを保持されるが、１周期の７０パーセントが経過する時点で端子同士が再び接触したとする。すると、この時点から入力信号は再びＨレベルからＬレベルに変化する。このようにして、デューティ比Ｄが７０パーセントのＨレベルの箇所が発生する。
【００４９】
一方、図１０でデューティ比Ｄが７０パーセントとなっているＨレベルの箇所のすぐ後に、デューティ比Ｄが２０パーセント程度のＨレベルの区間が存在している。このような波形は、たとえばＬレベルの信号受信時に、瞬間的に非接触となった場合に現われるもので、デューティ比Ｄが７０パーセントの場合と同様に雌型コネクタ１０２と雄型コネクタ１０４の端子の接触が不安定な場合に発生する。
【００５０】
図１１は、装置側背面基板にカードの実装を開始した時点から開始するコネクタの接続が正常に行われたかをチェックする制御の第１段階を示したものである。図４、図５、図７および図８と共に説明する。活線挿抜な装置側背面基板１０１を有する装置におけるこの第１段階の制御では、装置側背面基板１０１が通電している状態で、第１〜第Ｍのカード１０３1〜１０３Mの装着が開始した時点の検出が行われる。
【００５１】
装置側背面基板１０１側では図示しないＣＰＵ（Central Processing Unit；中央演算処理ユニット）が、同じく図示しないメモリに格納された制御プログラムを実行することで、第１〜第Ｍの雌型コネクタ１０２1〜１０２Mに対して第１〜第Ｍの雄型コネクタ１０４1〜１０４Mの装着作業が開始するのを待機している。この初期段階で前記したＣＰＵは図５に示した出力信号生成部１４２から全期間でＬレベルとなる信号を生成させる（ステップＳ２０１）。
【００５２】
この状態で第１〜第Ｍのカード１０３1〜１０３Mの指定のためのパラメータｍを「１」に初期化する（ステップＳ２０２）。そして、第ｍのカード（この時点ではパラメータｍが「１」になっているので、第１のカード１０３1）の第１の端子Ｐ1および第Ｋ−１の端子ＰK-1）に対して信号送出端子１３２（ここでは信号送出端子１３２11A、１３２1KAから出力信号生成部１４２の生成したＬレベルの信号を送出させる（ステップＳ２０３）。
【００５３】
この状態で、第１のカード１０３1がまだ第１の雌型コネクタ１０２1に装着されていなかったならば、カード間インタフェース部１４１から第１の雌型コネクタ１０２1を経由してカード間インタフェース部１４１に折り返す信号は存在しない。このため、図７で説明したように信号受信端子１３２11B、１３２1KBに現われる信号レベルはすべてＨレベルとなる。
【００５４】
このように信号受信端子１３２11B、１３２1KBに現われる信号レベルがすべてＨレベルであれば（ステップＳ２０４：Ｙ）、パラメータｍがカード１０３の総数Ｍ以上であるかの判別が行われる（ステップＳ２０５）。この例の場合、パラメータｍは「１」であり、カード１０３の総数Ｍが複数であればこの条件を満たさない（Ｎ）。そこで、この例の場合にはパラメータｍを「１」だけカウントアップする（ステップＳ２０６）。そして、処理をステップＳ２０３に戻す。
【００５５】
以上のようにして第１〜第Ｍのカード１０３1〜１０３Mが第１〜第Ｍの雌型コネクタ１０２1〜１０２Mに装着されているかを順にチェックする。第Ｍのカード１０３Mまでチェックして、その時点で信号受信端子１３２M1B、１３２MKBに現われる信号レベルがすべてＨレベルであったとする（ステップＳ２０４：Ｙ）。この場合には、次のステップＳ２０５でパラメータｍがカード１０３の総数Ｍ以上となるので（Ｙ）、ステップＳ２０２に進んでパラメータｍが再び「１」に初期化される。
【００５６】
このようにして第１〜第Ｍのカード１０３1〜１０３Mが第１〜第Ｍの雌型コネクタ１０２1〜１０２Mに装着されているかを繰り返しチェックして、時間の経過により、あるカードＸ（ただし１≦Ｘ≦Ｍ）のチェックが行われたとする。この時点で第Ｘのカード１０３Xの第Ｘの雄型コネクタ１０４Xが第Ｘの雌型コネクタ１０２Xに装着されていたとする。すると、信号受信端子１３２X1B、１３２XKBに現われる信号レベルの少なくとも一方はＬレベルに低下する（ステップＳ２０４：Ｎ）。これは、図示しないジャンパ線１２１XA、１２１XBの少なくとも一方でＬレベルの信号が第Ｘの雄型コネクタ１０４Xから第Ｘの雌型コネクタ１０２Xに折り返されて、信号受信端子１３２X1B、１３２XKBの該当するものが強制的にＬレベルに固定されるからである。これにより、第１段階のカード装着検出処理が終了する（エンド）。
【００５７】
次に、第２段階の処理について説明する。図４に示す装置側背面基板１０１に対する第１〜第Ｍのカード１０３1〜１０３Mの装着の作業が開始したことが第１段階の処理で検出された。このため、この直後から開始する第２段階の処理は、第１〜第Ｍのカード１０３1〜１０３Mの装着についての作業が開始してから終了するまでの最大想定時間ＴMAXが経過した時点で、まだ装置側背面基板１０１に装着されていないカード１０３を検知して、未実装とすることである。ただし、最大想定時間ＴMAXが経過する以前であっても第１〜第Ｍのカード１０３1〜１０３Mのすべてについて実装が確認されれば、その時点で第２段階の処理は終了し、第３段階の処理を開始させることができる。
【００５８】
図１１は、第２段階としての未実装のカードの有無を判定する処理の流れを表わしたものである。図４、図５、図７および図８と共に説明する。
【００５９】
まず、前記したＣＰＵは図５に示した出力信号生成部１４２から全期間でＬレベルとなる信号の生成を開始させると共に、図示しないタイマの計時も開始させる（ステップＳ２２１）。この状態で第１〜第Ｍのカード１０３1〜１０３Mの指定のためのパラメータｍを「１」に初期化する（ステップＳ２２２）。そして、第ｍのカード（この時点ではパラメータｍが「１」になっているので、第１のカード１０３1）の第１の端子Ｐ1および第Ｋ−１の端子ＰK-1に対して信号送出端子１３２（ここでは信号送出端子１３２11A、１３２1KA）から出力信号生成部１４２の生成したＬレベルの信号を送出させる（ステップＳ２２３）。
【００６０】
この状態で、第１のカード１０３1がまだ第１の雌型コネクタ１０２1に装着されていなかったならば、カード間インタフェース部１４１から第１の雌型コネクタ１０２1を経由してカード間インタフェース部１４１に折り返す信号は存在しない。このため、図７で説明したように信号受信端子１３２11B、１３２1KBに現われる信号レベルはすべてＨレベルとなる。
【００６１】
このように信号受信端子１３２11B、１３２1KBに現われる信号レベルの少なくとも一方がＬレベルでないこと、すなわち双方がＨレベルであれば（ステップＳ２２４：Ｎ）、前記したタイマによる計時が最大想定時間ＴMAXに到達する前であれば到達を待機する（ステップＳ２２５）。そして、最大想定時間ＴMAXに到達する前の所定の時点で信号受信端子１３２11B、１３２1KBに現われる信号レベルの少なくとも一方がＬレベルになったら（ステップＳ２２４：Ｙ）、パラメータｍがカード１０３の総数Ｍ以上であるかの判別が行われる（ステップＳ２２６）。この例の場合、パラメータｍは「１」であり、カード１０３の総数Ｍが複数であればこの条件を満たさない（Ｎ）。そこで、この例の場合にはパラメータｍを「１」だけカウントアップする（ステップＳ２２７）。そして、処理をステップＳ２２３に戻す。
【００６２】
以上のようにして第１〜第Ｍのカード１０３1〜１０３Mが第１〜第Ｍの雌型コネクタ１０２1〜１０２Mに装着されていることを最大想定時間ＴMAXに到達する前であれば順にチェックする。その結果、仮に最大想定時間ＴMAXに到達する前に第Ｍのカード１０３Mについて信号受信端子１３２M1B、１３２MKBに現われる信号レベルの少なくとも一方がＬレベルであることが確認されたとする（ステップＳ２２４：Ｙ）。この場合には次のステップＳ２２６でパラメータｍがカード１０３の総数Ｍ以上であると判別される（Ｙ）。
【００６３】
これにより、第１〜第Ｍのカード１０３1〜１０３Mのすべてが第１〜第Ｍの雌型コネクタ１０２1〜１０２Mに装着されていることが確認されたので、カード未実装なしのフラグが立てられて（ステップＳ２２８）、第２段階の処理が終了する（エンド）。カード未実装なしのフラグが立った場合には、次に説明する第３段階の処理が行われることになる。
【００６４】
一方、第１〜第Ｍのカード１０３1〜１０３Mについて順にステップＳ２２４で実装の有無がチェックされている時点で経過時間が最大想定時間ＴMAXに到達した場合には（ステップＳ２２５：Ｙ）、未実装のカード１０３が少なくとも１枚存在する状態で制限時間に到達したことになる。そこで、この場合には入力信号正常性チェック部１４３からカード未実装ありの通知がカード半挿警報ＬＥＤ１１３に送出され（ステップＳ２２９）、第２段階の処理が終了する（エンド）。この場合には、第２段階の処理が、いわば異常終了したことになるので、次に説明する第３段階の処理には進まない。第３段階の処理に進むには、再度、第２段階の処理をスタートさせて、カード未実装なしのフラグが立つことを要する。
【００６５】
次に、第３段階の処理を説明する。第３段階の処理では、図４における第１〜第Ｍのカード１０３1〜１０３Mのすべてが第１〜第Ｍの雌型コネクタ１０２1〜１０２Mに装着されていることを前提として、これらに半挿状態が存在しないかを判別することになる。これは、第１〜第Ｍのカード１０３1〜１０３Mの実装が時間的に安定性をもって行われているかについてのチェックでもある。
【００６６】
図１３は、第３段階の処理として実装されたカードが正常に端子を接触させているか、半挿状態で端子を接触させているかを判定する処理の流れを表わしたものである。図４、図５、図７および図８と共に説明する。また、図１３では説明を簡略化するために第１のカード１０３1についての処理のみを図示することにする。第２〜第Ｍのカード１０３2（図示せず）〜１０３Mにおける処理もこれと同じであり、前記したＣＰＵは前記したパラメータｍを「１」から順にカウントアップして処理を行えばよい。
【００６７】
図１３に示す処理では、まず周期Ｑを計数するパラメータｑが初期値「１」に設定される（ステップＳ２４１）。そして、図５に示した出力信号生成部１４２で図６に示すデューティ比Ｄが５０パーセントのテストパターンを発生させる（ステップＳ２４２）。続いて、前記したＣＰＵは、第１の周期（ｑ＝１）として、第１の端子Ｐ1に一端を接続したライン１３１11Aから出力する出力信号におけるＨレベルの立ち上がりが行われる時点を待機する（ステップＳ２４３）。
【００６８】
出力信号が立ち上がったら（Ｙ）、この出力信号がＨレベルとなっている時間を既知の１周期と比較してデューティ比Ｄを測定する（ステップＳ２４４）。そして、測定したこのデューティ比Ｄがコネクタ１０２1、１０４1の接続を正常と判定する許容範囲内であるかをチェックする（ステップＳ２４５）。具体的にはデューティ比Ｄが前記した（１）式を満足するかを判定する。
【００６９】
デューティ比Ｄが（１）式を満足していれば、すなわち許容範囲内であれば（ステップＳ２４５：Ｙ）、そのときのパラメータｑがテストパターンの出力の最終となる周期Ｑに達していないかを判別する（ステップＳ２４６）。パラメータｑが周期Ｑに達していない場合には（Ｎ）、パラメータｑを「１」だけ加算して（ステップＳ２４７）、ステップ２４３に戻る。そして、次の周期について出力信号がＨレベルとなっている時間を既知の１周期と比較してデューティ比Ｄを測定することになる。
【００７０】
このような処理が繰り返されて、ある時点でパラメータｑが周期Ｑに達したら（ステップＳ２４６：Ｙ）、すべての周期でデューティ比Ｄが（１）式を満足していることになる。そこで、該当する端子Ｐは半挿状態でないと判定して（ステップＳ２４８）、その端子Ｐについての処理を終了する（エンド）。
【００７１】
これに対して、パラメータｑが周期Ｑに到達する前に、ある周期でデューティ比Ｄが（１）式を満足しなかった場合（ステップＳ２４５：Ｎ）、該当する端子Ｐは半挿状態であると判定して（ステップＳ２４９）、その端子Ｐについての処理を終了する（エンド）。
【００７２】
以上、第３段階の処理として第１のカード１０３1における特定のコネクタ１０２1、１０４1の１つの端子Ｐについての処理を説明した。半挿検出用ＬＳＩ１１２では、第１〜第Ｍの雌型コネクタ１０２1〜１０２Mと第１〜第Ｍの雄型コネクタ１０４1〜１０４Mの端子Ｐ1、Ｐ2、ＰK-1、ＰKについてのデューティ比Ｄが（１）式を満足する以外の事態が発生したとき、図４に示すＬＥＤ信号用端子１３６から警報信号を出力してカード半挿警報ＬＥＤ１１３を点灯させる。
【００７３】
図１３のステップＳ２４９に基づくカード半挿警報ＬＥＤ１１３の点灯と、図１２におけるステップＳ２２９でカード未実装ありとする通知がカード半挿警報ＬＥＤ１１３に送られたときの点灯とは、点灯する光の波長や点灯する周期等の点灯状態を変えることで両者を区別することが可能である。また、同様に第１〜第Ｍのカード１０３1〜１０３Mのどれが半挿状態であるかも、カード半挿警報ＬＥＤ１１３の点灯状態の態様を変えることで区別可能である。もちろん、カード半挿警報ＬＥＤ１１３を液晶ディスプレイ等のディスプレイに置き換えることで、このような警告表示を更に分かりやすく表示することが可能になる。
【００７４】
以上説明した本発明の実施の形態では、次のような効果がある。
【００７５】
第１の特徴として、特定の端子Ｐについて、一定期間連続的に信号を印加して接続の良否をチェックすることにした。これにより、コネクタ１０２、１０４の任意の数の端子Ｐが経時的に不安定な接続状態を保っている場合に、これを半挿状態として正確に検出することができる。
【００７６】
第２の特徴として、カード１０３にジャンパ線１２１を設けてコネクタ１０２、１０４の嵌合状態をカード１０３側の信号の折り返しでチェックすることにした。これにより、カード１０３側で特別の制御が不要である。また、試験パターンのデューティ比を調べることで、クロックを不要とする１信号のみでのチェックが可能である。更に、一度に１対の端子Ｐの嵌合状態をチェックできるので、処理の軽減を図ることができる。
【００７７】
第３の特徴として、コネクタ１０２、１０４の嵌合状態をチェックする機能部や、半挿状態通知部が、カード１０３側ではなく装置側背面基板１０１側にある。したがって、カード１０３の状態に係わらず、正確な情報を装置本体側一目で把握することができる。
【００７８】
また、実施の形態で示したようにコネクタ１０２、１０４の両端の２つの端子である第１の端子Ｐ1と第２の端子Ｐ2の間と、第Ｋ−１の端子ＰK-1と第Ｋの端子ＰKの間にジャンパ線１２１A、１２１Bを配置することができる。これにより、コネクタ１０２、１０４の一端に隙間が生じた接続を原因とする半挿状態を正確に検出することができるという効果もある。
【００７９】
＜発明の変形可能性＞
【００８０】
以上説明した実施の形態では、製品の製造の過程で図４における装置側背面基板１０１に第１〜第Ｍのカード１０３1〜１０３Mを取り付ける際の作業を想定した説明を行った。本発明はこのような場合に限定されることなく適用可能である。たとえば、各種の情報処理装置の起動時等の予め定めたタイミングで、基板に所定枚数のカードが正常に取り付けられているかをチェックするとき、本発明を適用してもよい。また、情報処理装置の管理者が所望のタイミングで、情報処理装置に取り付けられたカードのチェックを行えるようになっていてもよい。
【００８１】
また、実施の形態では半挿検出用ＬＳＩ１１２を装置本体側の装置側背面基板１０１に配置したが、これを第１〜第Ｍのカード１０３1〜１０３M側に配置するようにしてもよい。この場合には、装置側背面基板１０１側に設けた第１〜第Ｍの雌型コネクタ１０２1〜１０２Mにジャンパ線に代わる折り返し用のパターンを配置して、第１〜第Ｍの雌型コネクタ１０２1〜１０２M側からの信号を折り返すようにすればよい。これにより、実施の形態と同様の半挿状態の検出が可能になる。
【００８２】
また、装置側背面基板１０１側と第１〜第Ｍのカード１０３1〜１０３M側の双方に半挿検出用ＬＳＩ１１２を配置することも可能である。この場合には、装置側背面基板１０１側と第１〜第Ｍのカード１０３1〜１０３M側に対して信号を１対１で接続し、双方向での半挿状態の検出が可能になる。
【００８３】
更に実施の形態では図６に示したようなデューティ比Ｄが５０パーセントの波形パターンを第１〜第Ｍの雌型コネクタ１０２1〜１０２Mに送出することにしたが、これに限るものではない。たとえば、指定時間内に特定のパルスを第１〜第Ｍの雌型コネクタ１０２1〜１０２Mに対して多数送出し、折り返して検出されるパルスの数を計数して、これにより半挿状態の有無の判別を行うようにしてもよい。
【００８４】
更にまた、実施の形態では２つ以上のカードを装着するマザーボード等の基板に本発明を適用したが、１枚しかカードを装着しない基板に対しても本発明を同様に適用することができる。
【００８５】
以上説明した実施の形態の一部または全部は、以下の付記のようにも記載されるが、以下の記載に限定されるものではない。
【００８６】
（付記１）
複数の端子を配置し、このうちの予め定めた１または複数の特定端子が所定の抵抗を介して２値の論理レベルの一方の電位に保持された第１のコネクタと、前記複数の端子における前記特定端子の１つずつとペアとなる予め定めたペア用端子に、特定の試験モード時に、前記２値の論理レベルの前記一方の電位と他方の電位を時間の経過と共に複数回切り替えて印加する試験モード時印加手段と、前記試験モード時に前記特定端子に現われる電位と前記ペア用端子に印加される電位との関係から前記第１のコネクタとこの第１のコネクタと接続状態となる第２のコネクタとの端子間の接続の良否を判別する接続良否判別手段とを備えた第１の回路部と、
前記第１のコネクタの前記複数の端子とそれぞれ１対１で接続する複数の端子を配置し、これらの各端子が前記第１のコネクタの前記複数の端子と１対１で接触する前記第２のコネクタと、この第２のコネクタにおける前記第１のコネクタの前記特定端子とペアとなる前記ペア用端子にそれぞれ対応する２つずつの端子間を電気的に導通する導通手段とを備えた第２の回路部
とを具備することを特徴とするコネクタ半挿検出装置。
【００８７】
（付記２）
前記試験モード時印加手段は、所定のデューティ比で論理レベルが反転する論理レベルの信号を繰り返し所定期間印加する繰り返し印加手段であることを特徴とする付記１記載のコネクタ半挿検出装置。
【００８８】
（付記３）
前記接続良否判別手段は、前記所定のデューティ比で論理レベルが反転することが前記所定期間にわたって確認されたとき、前記第１のコネクタと前記第２のコネクタが正常に接続されていると判別することを特徴とする付記２記載のコネクタ半挿検出装置。
【００８９】
（付記４）
前記接続良否判別手段は、前記所定期間の間に前記所定のデューティ比を基とした予め定めた許容範囲外のデューティ比で論理レベルが反転することが少なくとも１回検出されたとき、前記第１のコネクタと前記第２のコネクタが半挿状態で接続されていると判別することを特徴とする付記２記載のコネクタ半挿検出装置。
【００９０】
（付記５）
前記接続良否判別手段は、前記試験モード時印加手段が前記２値の論理レベルのいずれを印加しても前記特定端子の電位が前記一方の電位に保持されているとき前記第１のコネクタと前記第２のコネクタが半挿状態で接続されていると判別することを特徴とする付記２記載のコネクタ半挿検出装置。
【００９１】
（付記６）
前記第１のコネクタはその両端部に前記特定端子と前記ペア用端子を１つずつ配置していることを特徴とする付記１記載のコネクタ半挿検出装置。
【００９２】
（付記７）
前記第１のコネクタおよび前記第２のコネクタはそれぞれの回路部に複数ずつ配置されていることを特徴とする付記１記載のコネクタ半挿検出装置。
【００９３】
（付記８）
第１のコネクタを複数配置した基板における前記第１のコネクタの特定の端子に所定の電位を加えたときにこの特定の端子とペアになる予め定めたペア用端子に現われる電位を監視することで、前記特定の端子および前記ペア用端子とそれぞれ対応する２つの端子間に導体を接続した第２のコネクタを配置したカード装置が前記基板の前記第１のコネクタに取り付けを開始されたことを、前記第１のコネクタの前記特定の端子に信号を送出し前記ペア用端子に折り返された信号を検出することで検出するカード装置装着開始検出ステップと、
このカード装置装着開始検出ステップで前記カード装置が前記基板に取り付けを開始されたことを検出してから予め定めた第１の時間が経過するまでに前記第１のコネクタの全部について対応する前記第２のコネクタが接続されたことが検出されなかったとき、前記カード装置の未装着が存在する旨の警告を出力する未装着警告ステップと、
前記第１の時間が経過するまでに前記第１のコネクタの全部について対応する前記第２のコネクタが接続されたことが検出されたとき、この接続状態で前記第１のコネクタの前記特定の端子に所定のデューティ比で論理レベルが反転する信号を複数周期分連続して印加し、このときに前記ペア用端子に現われる信号の論理レベルの変化の様子が所定の許容範囲内で前記複数周期分同一となっていないとき前記第１のコネクタと前記第２のコネクタの不完全な接続状態としての半挿状態が判別されたとして警告を出力する半挿状態警告ステップ
とを具備することを特徴とするコネクタ接続警告方法。
【００９４】
（付記９）
前記第１の時間が経過するまでに前記第１のコネクタの全部について対応する前記第２のコネクタが接続されたときで、この接続状態で前記第１のコネクタの前記特定の端子に前記所定のデューティ比で論理レベルが反転する信号を複数周期分連続して印加し、このときに前記ペア用端子に現われる信号の論理レベルの変化の様子が所定の許容範囲内で前記複数周期分同一となっていたとき、前記第２のコネクタの前記第１のコネクタに対する接続が正常に完了したことを通知する完了通知ステップを更に具備することを特徴とする付記８記載のコネクタ接続警告方法。
【００９５】
（付記１０）
コンピュータに、
第１のコネクタを複数配置した基板における前記第１のコネクタの特定の端子に所定の電位を加えたときにこの特定の端子とペアになる予め定めたペア用端子に現われる電位を監視することで、前記特定の端子および前記ペア用端子とそれぞれ対応する２つの端子間に導体を接続した第２のコネクタを配置したカード装置が前記基板の前記第１のコネクタに取り付けを開始されたことを、前記第１のコネクタの前記特定の端子に信号を送出し前記ペア用端子に折り返された信号を検出することで検出するカード装置装着開始検出処理と、
このカード装置装着開始検出処理で前記カード装置が前記基板に取り付けを開始されたことを検出してから予め定めた第１の時間が経過するまでに前記第１のコネクタの全部について対応する前記第２のコネクタが接続されたことが検出されなかったとき、前記カード装置の未装着が存在する旨の警告を出力する未装着警告処理と、
前記第１の時間が経過するまでに前記第１のコネクタの全部について対応する前記第２のコネクタが接続されたことが検出されたとき、この接続状態で前記第１のコネクタの前記特定の端子に所定のデューティ比で論理レベルが反転する信号を複数周期分連続して印加し、このときに前記ペア用端子に現われる信号の論理レベルの変化の様子が所定の許容範囲内で前記複数周期分同一となっていないとき前記第１のコネクタと前記第２のコネクタの不完全な接続状態としての半挿状態が判別されたとして警告を出力する半挿状態警告処理
とを実行させることを特徴とするコネクタ接続警告プログラム。
【００９６】
（付記１１）
前記第１の時間が経過するまでに前記第１のコネクタの全部について対応する前記第２のコネクタが接続されたときで、この接続状態で前記第１のコネクタの前記特定の端子に前記所定のデューティ比で論理レベルが反転する信号を複数周期分連続して印加し、このときに前記ペア用端子に現われる信号の論理レベルの変化の様子が前記所定の許容範囲内で前記複数周期分同一となっていたとき、前記第２のコネクタの第１のコネクタに対する接続が正常に完了したことを通知する完了通知処理を更に実行させることを特徴とする付記１０記載のコネクタ接続警告プログラム。
【符号の説明】
【００９７】
１０  コネクタ半挿検出装置
１１  第１の回路部
１１ａ  第１のコネクタ
１１ｂ  試験モード時印加手段
１１ｃ  接続良否判別手段
１２  第２の回路部
１２ａ  第２のコネクタ
１２ｂ  導通手段
２０  コネクタ接続警告方法
２１  カード装置装着開始検出ステップ
２２  未装着警告ステップ
２３  半挿状態警告ステップ
３０  コネクタ接続警告プログラム
３１  カード装置装着開始検出処理
３２  未装着警告処理
３３  半挿状態警告処理
１００  カードの半挿検出システム
１０１  装置側背面基板
１０２  雌型コネクタ
１０３  カード
１０４  雄型コネクタ
１１１  プルアップ抵抗
１１３  半挿警報ＬＥＤ
１２１  ジャンパ線
１３１  ライン
１３２  半挿検出用ＬＳＩの信号受信端子
１３３  電源ライン
１４１  カード間インタフェース部
１４２  出力信号生成部
１４３  入力信号正常性チェック部
Ｐ  端子
【図１】
2012008028.tif 000003
【図２】
2012008028.tif 000004
【図３】
2012008028.tif 000005
【図４】
2012008028.tif 000006
【図５】
2012008028.tif 000007
【図６】
2012008028.tif 000008
【図７】
2012008028.tif 000009
【図８】
2012008028.tif 000010
【図９】
2012008028.tif 000011
【図１０】
2012008028.tif 000012
【図１１】
2012008028.tif 000013
【図１２】
2012008028.tif 000014
【図１３】
2012008028.tif 000015