(57)【要約】【課題】クロック生成回路の回路規模を抑制しつつ、クロック信号の周波数スペクトルを好適に拡散する。【解決手段】クロック生成回路１の電流制御発振部１３は、供給される電流に応じた遅延量で信号を遅延する複数の電流制御遅延回路１１を含む閉ループ１２によりクロック信号を生成する。位相制御部１５〜１８は、クロック信号と基準信号とを比較する比較器１５を有し、これらの信号の位相差を減らすように変化する制御電流を、複数の電流制御遅延回路１１に供給する電流として出力する。拡散電流生成部１９は、複数の電流制御遅延回路１１の一部に対して、制御電流の替わりに、制御電流と異なる電流値のスペクトラム拡散電流を供給する。【選択図】図１
2012039496.tif 000002
【特許請求の範囲】
【請求項１】
供給される電流に応じた遅延量で信号を遅延する複数の電流制御遅延回路を含む複数の遅延回路が閉ループに接続され、前記閉ループによるクロック信号を出力する電流制御発振部と、
前記クロック信号と基準信号とを比較する比較器を有し、これらの信号の位相差を減らすように変化する制御電流を、前記複数の電流制御遅延回路に供給する電流として出力する位相制御部と、
前記複数の電流制御遅延回路の一部に対して、前記制御電流の替わりに、前記制御電流と異なる電流値のスペクトラム拡散電流を供給する拡散電流生成部と
を有するクロック生成回路。
【請求項２】
前記複数の電流制御遅延回路の一部には、
前記制御電流と前記スペクトラム拡散電流とが時分割で供給される
請求項１記載のクロック生成回路。
【請求項３】
前記位相制御部は、
前記複数の電流制御遅延回路の各々へ供給するための複数の制御電流を出力し、
前記拡散電流生成部は、
前記複数の電流制御遅延回路の一部と前記位相制御部との間に接続され、接続された一部の電流制御遅延回路に対して、前記制御電流と前記スペクトラム拡散電流とを時分割に供給する
請求項１または２記載のクロック生成回路。
【請求項４】
前記位相制御部は、
前記複数の電流制御遅延回路の各々へ供給する制御電流として、前記クロック信号と前記基準信号との位相差を減らすように変化する第１制御電流を出力し、
前記拡散電流生成部は、
前記複数の電流制御遅延回路の一部と前記位相制御部との間に接続された電流ＤＡコンバータと、
前記電流ＤＡコンバータを制御する変調制御部と
を有し、
前記変調制御部は、
前記電流ＤＡコンバータに接続された一部の電流制御遅延回路に対して、前記第１制御電流と前記スペクトラム拡散電流とを時分割に供給するように制御し、
前記拡散電流生成部が接続されている一部の電流制御遅延回路には、前記第１制御電流または前記スペクトラム拡散電流が時分割で供給され、
前記拡散電流生成部が接続されていない残りの電流制御遅延回路には、前記第１制御電流が供給される
請求項３記載のクロック生成回路。
【請求項５】
前記位相制御部は、
前記複数の電流制御遅延回路の各々へ供給する制御電流として、前記クロック信号と基準信号との位相差に応じて変化する第１制御電流および第２制御電流を出力し、
前記拡散電流生成部は、
前記複数の電流制御遅延回路の一部と前記位相制御部との間に接続された電流ＤＡコンバータと、
前記電流ＤＡコンバータを制御する変調制御部と
を有し、
前記変調制御部は、
前記電流ＤＡコンバータに接続された一部の電流制御遅延回路に対して、前記第１制御電流と前記スペクトラム拡散電流とを時分割に供給し、
前記拡散電流生成部が接続されている一部の電流制御遅延回路には、前記第２制御電流とともに、前記第１制御電流または前記スペクトラム拡散電流が時分割で供給され、
前記拡散電流生成部が接続されていない残りの電流制御遅延回路には、前記第１制御電流および前記第２制御電流が供給される
請求項３記載のクロック生成回路。
【請求項６】
前記拡散電流生成部は、
前記スペクトラム拡散電流が供給される電流制御遅延回路を、前記複数の電流制御遅延回路の間で時分割に切り替える
請求項３から５のいずれか一項記載のクロック生成回路。
【請求項７】
前記拡散電流生成部は、
前記複数の電流制御遅延回路の各々に接続される複数の第１切替部と、
前記複数の第１切替部の各々に接続され、前記位相制御部から前記制御電流が入力される複数の第２切替部と、
前記複数の第１切替部および前記複数の第２切替部を制御する切替制御部と
前記複数の第１切替部および前記複数の第２切替部に接続され、前記第２切替部から入力される前記制御電流を設定値に応じた割合で変化させてスペクトラム拡散電流を生成して前記第１切替部へ出力する電流ＤＡコンバータと、
前記電流ＤＡコンバータを制御する変調制御部と
を有し、
前記切替制御部は、
前記拡散電流生成部が前記複数の電流制御遅延回路に対して時分割で一部ずつ順番に接続されるように、前記複数の第１切替部および前記複数の第２切替部を互いに接続された組毎に順番に切り替え制御し、
前記変調制御部は、
前記制御電流および前記スペクトラム拡散電流が時分割で生成されるように前記電流ＤＡコンバータの設定値を時分割で切り替える
請求項３から６のいずれか一項記載のクロック生成回路。
【請求項８】
前記位相制御部は、
前記クロック信号と前記基準信号とを比較する前記比較器の他に、
前記比較器の出力信号に応じた電圧を出力するチャージポンプと、
前記チャージポンプの出力電圧を平滑化するループフィルタと、
前記ループフィルタにより平滑化された出力電圧を前記制御電流へ変換する複数の電圧電流変換回路と
を有する請求項１から７のいずれか一項記載のクロック生成回路。
【請求項９】
基準信号に同期した位相を有するクロック信号を生成するクロック生成回路と、
前記クロック信号が入力される被入力部と
を有し、
前記クロック生成回路は、
供給される電流に応じた遅延量で信号を遅延する複数の電流制御遅延回路を含む複数の遅延回路が閉ループに接続され、前記閉ループによるクロック信号を出力する電流制御発振部と、
前記クロック信号と基準信号とを比較する比較器を有し、これらの信号の位相差を減らすように変化する制御電流を、前記複数の電流制御遅延回路に供給する電流として出力する位相制御部と、
前記複数の電流制御遅延回路の一部に対して、前記制御電流の替わりに、前記制御電流と異なる電流値のスペクトラム拡散電流を供給する拡散電流生成部と
を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロック信号を生成するクロック生成回路および電子機器に関する。
【背景技術】
【０００２】
近年の電子機器では、処理の高速化、多機能化のために、高い周波数のクロック信号が利用されている。
クロック信号を生成するクロック生成回路には、ＶＣＯ（Voltage Controlled Oscillator）、位相比較器、チャージポンプ、ループフィルタを有するＰＬＬ（Phase Locked Loop）回路がある。
位相比較器は、ＶＣＯから出力されるクロック信号と基準信号とを比較する。
チャージポンプは、それらの信号の位相差に応じた電圧を出力する。
ＶＣＯは、ループフィルタにより平滑化された出力電圧が入力され、この平滑化された出力電圧に応じた周波数のクロック信号を発振する。
これにより、ＰＬＬ回路は、基準信号に同期したクロック信号を生成する。
【０００３】
クロック信号が高周波化されると、電子機器から、クロック信号による電磁波が放射される可能性がある。
このため、たとえばＶＣＯの電圧電流変換回路と電流制御発振回路との間に、電流用のＤＡ（Digital to Analog）コンバータを設ける。また、電流ＤＡコンバータは、電流制御発振回路へ供給する電流を微妙に変動させる（特許文献１、２）。
これにより、クロック信号の周波数スペクトルを拡散し、クロック信号による電磁放射のピークを抑えることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−１０４６５５号公報
【特許文献２】特開２００４−２０８１９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１、２のように、電圧電流変換回路と電流制御発振回路との間に電流ＤＡコンバータを配置し、この電流ＤＡコンバータにより電流制御発振回路へ供給する電流そのものを変動させた場合、以下のような問題がある。
特許文献１では、電圧電流変換回路の出力電流は、そのまま、電流ＤＡコンバータに入力され、次に電流制御発振回路へ供給される。この場合、電流ＤＡコンバータは、電流制御発振回路へ供給される電流を微妙に変動させるために、電圧電流変換回路の出力電流の調整範囲を所望の分解能で分解可能な大きなビット数を必要とする。
特許文献２では、２個の電流ＤＡコンバータを用いる。これにより、特許文献２では、特許文献１と比べて総ビット数を減らすことが可能である。
しかしながら、この特許文献２であっても、電流の変調プロファイルをなめらかにするためには、電流制御発振回路へ供給される電流を微調整可能にする必要があるため、各電流ＤＡコンバータについて高い分解能が必要となる。
このようにスペクトラム拡散のためにクロック生成回路に採用される電流ＤＡコンバータの回路規模は、電流の調整範囲と分解能とに応じて大きくなる。
【０００６】
このようにクロック生成回路では、その回路規模を抑制しつつ、クロック信号の周波数スペクトルを好適に拡散することが求められている。
【課題を解決するための手段】
【０００７】
本発明の第１の観点のクロック生成回路は、供給される電流に応じた遅延量で信号を遅延する複数の電流制御遅延回路を含む複数の遅延回路が閉ループに接続され、閉ループによるクロック信号を出力する電流制御発振部と、クロック信号と基準信号とを比較する比較器を有し、これらの信号の位相差を減らすように変化する制御電流を、複数の電流制御遅延回路に供給する電流として出力する位相制御部と、複数の電流制御遅延回路の一部に対して、制御電流の替わりに、制御電流と異なる電流値のスペクトラム拡散電流を供給する拡散電流生成部とを有する。
【０００８】
第１の観点では、複数の電流制御遅延回路の一部には、拡散電流生成部により、制御電流の替わりに、制御電流と異なる電流値のスペクトラム拡散電流が供給される。
よって、第１の観点では、複数の電流制御遅延回路を含む複数の遅延回路による閉ループは、すべての電流制御遅延回路に対して制御電流が供給されている場合と異なる周波数のクロック信号を生成する。
また、第１の観点では、複数の電流制御遅延回路の一部にスペクトラム拡散電流を供給しているため、閉ループ内の複数の電流制御遅延回路のすべてにスペクトラム拡散電流を供給する場合に比べて、クロック信号の周波数の変動幅が小さい。
よって、拡散電流生成部は、電流調整範囲の大小にかかわらず、小さい分解能でクロック信号の周波数を調整し、スペクトルを拡散することができる。
その結果、第１の観点では、拡散電流生成部の回路規模を小さくすることが可能になる。
【０００９】
本発明の第２の観点の電子機器は、基準信号に同期した位相を有するクロック信号を生成するクロック生成回路と、クロック信号が入力される被入力部とを有する。クロック生成回路は、供給される電流に応じた遅延量で信号を遅延する複数の電流制御遅延回路を含む複数の遅延回路が閉ループに接続され、閉ループによるクロック信号を出力する電流制御発振部と、クロック信号と基準信号とを比較する比較器を有し、これらの信号の位相差を減らすように変化する制御電流を、複数の電流制御遅延回路に供給する電流として出力する位相制御部と、複数の電流制御遅延回路の一部に対して、制御電流の替わりに、制御電流と異なる電流値のスペクトラム拡散電流を供給する拡散電流生成部とを有する。
【発明の効果】
【００１０】
本発明によれば、クロック生成回路の回路規模を抑制しつつ、クロック信号の周波数スペクトルを好適に拡散することができる。
【図面の簡単な説明】
【００１１】
【図１】図１は、本発明の第１の実施形態に係るＰＬＬ回路のブロック図である。
【図２】図２は、図１のＰＬＬ回路の回路図である。
【図３】図３は、図１の第１電流制御遅延回路の回路図である。
【図４】図４は、図１のチャージポンプの回路図である。
【図５】図５は、図１の第１電圧電流変換回路の回路図である。
【図６】図６は、図１の電流ＤＡコンバータの回路図である。
【図７】図７は、比較例のＰＬＬ回路のブロック図である。
【図８】図８は、第２の実施形態に係るＰＬＬ回路の回路図である。
【図９】図９は、図８の第２電流制御遅延回路の回路図である。
【図１０】図１０は、第３の実施形態に係るＰＬＬ回路の模式的なブロック図である。
【図１１】図１１は、図１０のＰＬＬ回路の回路図である。
【図１２】図１２は、第４の実施形態に係るＰＬＬ回路の回路図である。
【図１３】図１３は、第５の実施形態に係る放送信号受信装置のブロック図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態を図面に関連付けて説明する。
説明は以下の順に行う。
１．第１の実施形態（一部の電流制御遅延回路にスペクトラム拡散電流を供給するクロック生成回路の例。）
２．比較例（すべての電流制御遅延回路にスペクトラム拡散電流を供給するクロック生成回路の例。）
３．第２の実施形態（一部の電流制御遅延回路にスペクトラム拡散電流および第２制御電流を供給するクロック生成回路の例。）
４．第３の実施形態（スペクトラム拡散電流の供給先を複数の電流制御遅延回路の間で切り替えるクロック生成回路の例。）
５．第４の実施形態（スペクトラム拡散電流および第２制御電流の供給先を複数の電流制御遅延回路の間で切り替えるクロック生成回路の例。）
６．第５の実施形態（電子機器の例。）
【００１３】
＜１．第１の実施形態＞
［ＰＬＬ回路１の構成］
図１は、本発明の第１の実施形態に係るＰＬＬ回路１のブロック図である。
図２は、図１のＰＬＬ回路１の回路図である。
図１または図２のＰＬＬ回路１は、クロック信号を生成して出力する。
ＰＬＬ回路１は、複数の第１電流制御遅延回路１１による閉ループ１２を有するリング発振部１３、分周回路１４、位相比較器１５、チャージポンプ１６、ループフィルタ１７、複数の第１電圧電流変換回路１８、および拡散電流生成部１９を有する。
拡散電流生成部１９は、電流ＤＡコンバータ２１、および変調制御部２２を有する。
【００１４】
ＰＬＬ回路１は、複数の第１電流制御遅延回路１１のうちの１個の第１電流制御遅延回路１１に、第１電圧電流変換回路１８による第１制御電流と、当該第１制御電流とは異なる電流値のスペクトラム拡散電流とを時分割に供給する。
また、ＰＬＬ回路１は、残りの第１電流制御遅延回路１１に、第１電圧電流変換回路１８による第１制御電流を供給する。
これにより、クロック信号の閉ループ１２での遅延時間は、電流の変化に応じて時分割で変動する。
リング発振部１３により生成されるクロック信号の周波数は、所望の周波数およびその近傍において微妙に変動する。
クロック信号のスペクトルは、その変動する周波数範囲に拡散する。
【００１５】
図３は、図１の第１電流制御遅延回路１１の回路図である。
図３の第１電流制御遅延回路１１は、入力されるクロック信号を遅延して出力する。
【００１６】
第１電流制御遅延回路１１は、第１トランジスタ３１および第２トランジスタ３２を有する。また、第１電流制御遅延回路１１は、入力端子３３、出力端子３４、および第１電流端子３５を有する。
【００１７】
第１トランジスタ３１は、たとえばＰｃｈのＭＯＳ（Metal Oxide Semiconductor）トランジスタである。
第１トランジスタ３１のゲート電極は、入力端子３３に接続される。ソース電極は、第１電圧源（ＶＤＤ）に接続される。ドレイン電極は、出力端子３４に接続される。
【００１８】
第２トランジスタ３２は、たとえばＮｃｈのＭＯＳトランジスタである。
第２トランジスタ３２のゲート電極は、入力端子３３に接続される。ソース電極は、第１電流端子３５に接続される。ドレイン電極は、出力端子３４に接続される。
【００１９】
以上の接続により、第１トランジスタ３１と第２トランジスタ３２とは、ＣＭＯＳ構造を形成する。
【００２０】
そして、たとえば入力端子３３がハイレベルである場合、第２トランジスタ３２がオン状態になる。第１トランジスタ３１はオフ状態になる。
これにより、第２トランジスタ３２は、第１電流端子３５から供給される電流を、出力端子３４に流すことができる。
その結果、出力端子３４は、ローレベルになる。
【００２１】
また、入力端子３３がローレベルである場合、第２トランジスタ３２がオフ状態になる。また、第１トランジスタ３１はオン状態になる。
これにより、第１トランジスタ３１は、ＶＤＤ電源から供給される電流を、出力端子３４に流すことができる。
その結果、出力端子３４は、ハイレベルになる。
【００２２】
第１電流制御遅延回路１１は、第１トランジスタ３１および第２トランジスタ３２のスイッチング動作により、入力端子３３に入力される信号を反転して出力端子３４から出力する。
入力端子３３に入力される信号が変化してから、出力端子３４から出力される信号が変化するまでの時間は、出力端子３４に流す電流に応じたスイッチング動作時間により律せられる。
【００２３】
リング発振部１３は、クロック信号を生成する。
リング発振部１３は、図１に示すように、３個の第１電流制御遅延回路１１が３段の直列に接続される。
最終段の第１電流制御遅延回路１１の出力端子３４は、初段の第１電流制御遅延回路１１の入力端子３３に接続される。
これにより、閉ループ１２が構成される。
【００２４】
そして、図１に示すように３段の第１電流制御遅延回路１１により閉ループ１２を構成した場合、最終段の出力端子３４がローレベルである場合、初段の出力端子３４はハイレベルとなり、２段目の出力端子３４は、ローレベルを出力する。そのため、最終段の出力端子３４はハイレベルに変化する。
このようにして図１の３段の第１電流制御遅延回路１１による閉ループ１２は、３段の第１電流制御遅延回路１１の合計の信号遅延時間に応じて決まる周期のクロック信号を生成する。
【００２５】
位相比較器１５は、リング発振部１３の最終段の第１電流制御遅延回路１１の出力端子３４に接続される。また、位相比較器１５には、図示しない水晶発振器が接続される。水晶発振器は、基準信号を出力する。
位相比較器１５には、リング発振部１３が生成したクロック信号と、水晶発振器が生成する基準信号とが入力される。
そして、位相比較器１５は、クロック信号と基準信号との位相を比較し、位相差の方向および大きさを示す信号を出力する。
【００２６】
図４は、図１のチャージポンプ１６の回路図である。
チャージポンプ１６は、充電定電流源４１、充電トランジスタ４２、放電トランジスタ４３、放電定電流源４４を有する。また、チャージポンプ１６は、充電入力端子４５、放電入力端子４６、出力端子４７を有する。
【００２７】
充電トランジスタ４２は、たとえばＰｃｈのＭＯＳトランジスタである。
そして、充電定電流源４１は、ＶＤＤ電源ラインと、充電トランジスタ４２のソース電極との間に接続される。
充電トランジスタ４２のゲート電極は、充電入力端子４５に接続される。充電トランジスタ４２のドレイン電極は、出力端子４７に接続される。
【００２８】
放電トランジスタ４３は、たとえばＮｃｈのＭＯＳトランジスタである。
そして、放電定電流源４４は、グランドと、放電トランジスタ４３のソース電極との間に接続される。
放電トランジスタ４３のゲート電極は、放電入力端子４６に接続される。放電トランジスタ４３のドレイン電極は、出力端子４７に接続される。
【００２９】
チャージポンプ１６の充電入力端子４５および放電入力端子４６は、位相比較器１５に接続される。
充電入力端子４５および放電入力端子４６には、位相比較器１５が生成した信号が入力される。
【００３０】
そして、チャージポンプ１６は、位相比較器１５での比較に応じた信号を出力する。チャージポンプ１６が出力する信号は、位相比較器１５での比較に応じた値の電流を含む。
具体的にはたとえば基準信号よりクロック信号の位相が遅れている場合、チャージポンプ１６の充電入力端子４５はローレベルに制御される。
これにより充電トランジスタ４２がオン状態となり、チャージポンプ１６は、出力端子４７から充電電流を流す。
基準信号よりクロック信号の位相が進んでいる場合、チャージポンプ１６の放電入力端子４６はハイレベルに制御される。
これにより放電トランジスタ４３がオン状態となり、チャージポンプ１６は、出力端子４７から充電電流を引き込む。
基準信号とクロック信号との位相が揃っている場合、チャージポンプ１６では、充電トランジスタ４２および放電トランジスタ４３は共にオフ状態となる。
この場合、チャージポンプ１６は、出力端子４７から充電電流を出力しない。
このようにチャージポンプ１６は、基準信号とクロック信号との位相差に応じた電流を出力する。
【００３１】
ループフィルタ１７は、たとえばキャパシタを有する。
キャパシタの一方の電極は、チャージポンプ１６の出力に接続され、他方の電極はグランドに接続される。
キャパシタは、チャージポンプ１６の充電電流により充放電される。
これにより、キャパシタは、チャージポンプ１６の出力信号の充電電流から交流成分を除いた直流的な電圧を生成する。
ループフィルタ１７は、チャージポンプ１６の出力信号を平滑化した電圧を生成する。
【００３２】
図５は、図１の複数の第１電圧電流変換回路１８の回路図である。
図５の第１電圧電流変換回路１８は、電流トランジスタ５１を有する。
電流トランジスタ５１は、たとえばＮｃｈのＭＯＳトランジスタである。
電流トランジスタ５１のゲート電極は、ループフィルタ１７に接続される。ソース電極は、グランドに接続される。
電流トランジスタ５１のドレイン電極は、図１に示すように、配線により、第１電流制御遅延回路１１の第２トランジスタ３２のソース電極に接続される。
電流トランジスタ５１は、リング発振部１３の第１電流制御遅延回路１１とたとえば１対１対応で接続される。
そして、電流トランジスタ５１は、ループフィルタ１７により平滑化された電圧に応じたチャネルを形成する。
これにより、電流トランジスタ５１は、第１電流制御遅延回路１１の第２トランジスタ３２に、平滑化された電圧に応じた第１制御電流を供給する。
ループフィルタ１７により平滑化された電圧が高いほど、第１制御電流は大きくなる。
【００３３】
図６は、図１の電流ＤＡコンバータ２１の一例の回路図である。
図６の電流ＤＡコンバータ２１は、入力側ミラー回路６１、複数個のスイッチングトランジスタ６２、複数個の出力側ミラー回路６３を有する。電流ＤＡコンバータ２１は、入力端子６４、出力端子６５を有する。
【００３４】
スイッチングトランジスタ６２は、たとえばＮｃｈのＭＯＳトランジスタである。
スイッチングトランジスタ６２のゲート電極は、変調制御部２２に接続される。
【００３５】
出力側ミラー回路６３は、たとえばカレントミラー接続された一対のＮｃｈのＭＯＳトランジスタを有する。
カレントミラーを構成するために、一対のＮｃｈのＭＯＳトランジスタのソース電極は、グランドに接続される。入力側のＭＯＳトランジスタのドレイン電極は、Ｎｃｈのスイッチングトランジスタ６２のソース電極に接続される。一対のＮｃｈのＭＯＳトランジスタのゲート電極は、互いに接続される。また、入力側のＭＯＳトランジスタは、ゲートとドレインとがダイオード接続される。
そして、出力側ミラー回路６３の出力側のＭＯＳトランジスタのドレイン電極は、出力端子６５に接続される。
【００３６】
入力側ミラー回路６１は、たとえば複数組のＰｃｈのＭＯＳトランジスタによるカレントミラー構造を有する。
すべてのＰｃｈのＭＯＳトランジスタのソース電極は、ＶＤＤ電源ラインに接続される。複数組のＰｃｈのＭＯＳトランジスタのゲート電極は、互いに接続される。
そして、出力側のＰｃｈのＭＯＳトランジスタのドレイン電極は、各スイッチングトランジスタ６２のドレイン電極に接続される。
また、入力側のＰｃｈのＭＯＳトランジスタのドレイン電極は、入力端子６４に接続される。
【００３７】
そして、電流ＤＡコンバータ２１の入力端子６４は、図１に示すように、１個の第１電圧電流変換回路１８に接続される。
また、電流ＤＡコンバータ２１の出力端子６５は、その第１電圧電流変換回路１８に対応する１個の第１電流制御遅延回路１１に接続される。
電流ＤＡコンバータ２１は、１組の第１電圧電流変換回路１８と第１電流制御遅延回路１１との間に接続される。
【００３８】
入力端子６４に入力される第１制御電流は、入力側ミラー回路６１により折り返される。
そして、たとえばすべてのスイッチングトランジスタ６２がオン状態である場合、この折り返されたすべての電流は、複数のスイッチングトランジスタ６２を経由して、複数個の出力側ミラー回路６３に入力する。
複数個の出力側ミラー回路６３は、電流を折り返す。
複数個の出力側ミラー回路６３の出力電流は、出力端子６５で合成される。
よって、電流ＤＡコンバータ２１の出力端子６５から第１電流制御遅延回路１１へ第１制御電流が供給される。
【００３９】
一部のスイッチングトランジスタ６２がオフ状態である場合、第１制御電流の一部が、複数個の出力側ミラー回路６３に入力する。電流が入力された出力側ミラー回路６３は、その電流を折り返す。
複数個の出力側ミラー回路６３の出力電流は、出力端子６５で合成される。
よって、電流ＤＡコンバータ２１の出力端子６５から第１電流制御遅延回路１１へ、第１制御電流より小さい電流が供給される。
以下、この第１制御電流より小さい電流を、スペクトラム拡散電流と呼ぶ。
スペクトラム拡散電流は、オン状態にあるスイッチングトランジスタ６２の割合などに応じた電流値となる。
このように電流ＤＡコンバータ２１は、複数のスイッチングトランジスタ６２のオンオフ状態に応じて、第１電流制御遅延回路１１へ第１制御電流またはスペクトラム拡散電流を供給する。
【００４０】
なお、図６の電流ＤＡコンバータ２１では、入力側ミラー回路６１において、入力側のＰｃｈのＭＯＳトランジスタの個数と、出力側のＰｃｈのＭＯＳトランジスタの個数とが同数とされている。
このため、図６の電流ＤＡコンバータ２１では、第１電流制御遅延回路１１へ供給される電流は、最小の０アンペアから、入力端子に入力される第１制御電流までの範囲の電流となる。
図６の電流ＤＡコンバータ２１が第１電流制御遅延回路１１へ供給する電流は、この電流範囲内で離散的に変化する。
【００４１】
これに対して、入力側ミラー回路６１における入力側のＰｃｈのＭＯＳトランジスタと比べて、出力側のＰｃｈのＭＯＳトランジスタの個数を増やしてもよい。
また、出力側ミラー回路６３およびスイッチングトランジスタ６２の個数を図６より増やしてもよい。
これらの変形例の場合、図６の電流ＤＡコンバータ２１は、０アンペアから、第１制御電流より大きい電流までの範囲の電流を、供給することができる。
第１制御電流より大きい電流を、第１電流制御遅延回路１１へ供給することができる。
【００４２】
［ＰＬＬ回路１の動作］
次に、以上の構成を有するＰＬＬ回路１の動作を説明する。
【００４３】
ＰＬＬ回路１に電力供給を開始した初期状態では、変調制御部２２は、電流ＤＡコンバータ２１のすべてのスイッチングトランジスタ６２をオン状態に制御する。
変調制御部２２は、すべてのスイッチングトランジスタ６２をオン状態にする設定値を電流ＤＡコンバータ２１へ出力する。
この場合、電流ＤＡコンバータ２１は、第１電圧電流変換回路１８から供給される第１制御電流を、第１電流制御遅延回路１１へ供給する。
閉ループ１２を構成するすべての第１電流制御遅延回路１１には、第１制御電流が供給される。
よって、閉ループ１２は、複数の第１電流制御遅延回路１１のすべてが第１制御電流に応じた時間で信号を遅延することによる周期のクロック信号を生成する。
【００４４】
また、閉ループ１２が生成したクロック信号は、位相比較器１５において、基準信号との位相差が比較される。
チャージポンプ１６は、この位相差に応じた電流を出力する。
クロック信号の位相が基準信号より進んでいる場合、チャージポンプ１６は電流を引き込む。
クロック信号の位相が基準信号より遅れている場合、チャージポンプ１６は電流を出力する。
これにより、ループフィルタ１７のキャパシタの充電電圧は、位相差を減らすように調整される。
複数の第１電圧電流変換回路１８は、キャパシタの充電電圧に対応する第１制御電流を出力する。
【００４５】
以上の制御により、ＰＬＬ回路１は、基準信号に同期した周波数のクロック信号を出力する。
クロック信号は、基準信号に同期した状態に安定する。
このとき、第１制御電流は、所望の電流値に安定する。
【００４６】
ＰＬＬ回路１のクロック信号が安定した後、変調制御部２２は、たとえば図示しないタイマの計測時間などの割り込みに基づいて、電流ＤＡコンバータ２１の複数のスイッチングトランジスタ６２のオンオフ制御を開始する。
【００４７】
変調制御部２２は、１個の第１電流制御遅延回路１１に対して第１制御電流とスペクトラム拡散電流とを時分割で供給するように、複数のスイッチングトランジスタ６２のオンオフ状態を制御する。
変調制御部２２は、すべてのスイッチングトランジスタ６２をオン状態にする設定値と、一部のスイッチングトランジスタ６２をオン状態にする設定値とを、時分割で切り替えて電流ＤＡコンバータ２１へ出力する。
【００４８】
また、変調制御部２２は、複数のスペクトラム拡散電流を時分割で供給するように、複数のスイッチングトランジスタ６２のオンオフ状態の組み合わせを時分割で切り替える。
変調制御部２２は、一部のスイッチングトランジスタ６２をオン状態にする設定値の値を時分割で切り替えて電流ＤＡコンバータ２１へ出力する。
第１制御電流の替わりにスペクトラム拡散電流が供給されると、第１電流制御遅延回路１１での信号の遅延時間が変化する。
たとえばスペクトラム拡散電流が第１制御電流より小さい場合、第１電流制御遅延回路１１の信号の遅延時間は長くなる。
スペクトラム拡散電流が第１制御電流より大きい場合、第１電流制御遅延回路１１の信号の遅延時間は短くなる。
この１個の第１電流制御遅延回路１１による信号の遅延時間の変動により、閉ループ１２が生成するクロック信号の周期および周波数も変動する。
【００４９】
以上のように、第１実施形態では、閉ループ１２を構成する複数の第１電流制御遅延回路１１のうちの１個に、第１制御電流とスペクトラム拡散電流とを時分割で供給する。
よって、第１実施形態では、複数の第１電流制御遅延回路１１による閉ループ１２は、すべての第１電流制御遅延回路１１に対して第１制御電流が供給されている場合と異なる周波数のクロック信号を出力する。
閉ループ１２は、すべての第１電流制御遅延回路１１に第１制御電流が供給される状態と、その一部に第１制御電流と異なる電流値のスペクトラム拡散電流が供給される状態とで発振する。
その結果、クロック信号のスペクトルは、基準信号に同期した所望の周波数のスペクトルと、それから若干ずれた周波数のスペクトルとになる。
クロック信号のスペクトルは、拡散する。
スペクトルが分散することにより、スペクトルのピークは低くなる。
【００５０】
また、第１の態様でのクロック信号の周波数の変動幅は、閉ループ１２内の複数の第１電流制御遅延回路１１のすべてに対してスペクトラム拡散電流を供給する場合に比べて小さい。
電流ＤＡコンバータ２１の分解能は、閉ループ１２内の第１電流制御遅延回路１１の段数分により小さくなる。３段の場合、３分の一になる。
拡散電流生成部１９は、電流調整範囲の大小にかかわらず、スペクトラム拡散のために必要とされる小さい分解能でクロック信号の周波数を時分割で変動させ、スペクトルを拡散することができる。
その結果、拡散電流生成部１９の電流ＤＡコンバータ２１の回路規模は、小さくなる。
【００５１】
＜２．比較例＞
［比較例のＰＬＬ回路１の構成および動作］
図７は、比較例のＰＬＬ回路１のブロック図である。
図７のＰＬＬ回路１の各構成要素は、第１実施形態の構成要素に対応する。このため、図７の各構成要素には第１実施形態と同一の符号を付し、その説明を省略する。
図７の比較例のＰＬＬ回路１では、電流ＤＡコンバータ２１は、閉ループ１２を構成するすべての第１電流制御遅延回路１１に接続される。
【００５２】
そして、比較例のＰＬＬ回路１では、変調制御部２２が電流ＤＡコンバータ２１の複数のスイッチングトランジスタ６２のオンオフ制御を開始すると、すべての第１電圧電流変換回路１８にスペクトラム拡散電流が供給される。
すべての第１電圧電流変換回路１８による信号の遅延時間が変動する。
その結果、比較例のＰＬＬ回路１では、閉ループ１２が生成するクロック信号の周期および周波数は、電流ＤＡコンバータ２１の分解能そのままに大きく変動する。
電流ＤＡコンバータ２１の分解能がそのまま、遅延時間の分解能となる。
【００５３】
このため、比較例のＰＬＬ回路１において、スペクトラム拡散のために必要とされる小さい分解能でクロック信号の周波数を時分割で変動させるためには、電流ＤＡコンバータ２１の分解能を高くしなければならない。
電流ＤＡコンバータ２１の分解能を、スペクトラム拡散効果が得られる分解能にしなければならない。
【００５４】
ところで、電流ＤＡコンバータ２１の分解能は、出力側ミラー回路６３およびスイッチングトランジスタ６２の個数により決まる。
よって、比較例のＰＬＬ回路１において、スペクトラム拡散のために必要とされる小さい分解能でクロック信号の周波数を変動させるためには、電流ＤＡコンバータ２１の出力側ミラー回路６３およびスイッチングトランジスタ６２の個数を増やす必要がある。
出力側ミラー回路６３およびスイッチングトランジスタ６２の個数は、０から第１制御電流までの範囲を、スペクトラム拡散のために必要とされる小さい分解能で分割する程度に増やす必要がある。
【００５５】
その結果、比較例のＰＬＬ回路１において、発振周波数の大幅な変動を抑えつつ、スペクトラム拡散の効果を得ようとする場合、電流ＤＡコンバータ２１の回路規模が非常に大きくなる。
特に、近年の高周波のクロック信号を生成する場合、発振周波数が高いので、その回路規模は、非常に大きくなる。
【００５６】
＜３．第２の実施形態＞
［ＰＬＬ回路１の構成］
図８は、本発明の第２の実施形態に係るＰＬＬ回路１の回路図である。
図８のＰＬＬ回路１は、複数の第２電流制御遅延回路２３による閉ループ１２を有するリング発振部１３を有する。また、ＰＬＬ回路１は、分周回路１４、位相比較器１５、チャージポンプ１６、ループフィルタ１７、複数の第１電圧電流変換回路１８、複数の第２電圧電流変換回路２４、および拡散電流生成部１９を有する。
拡散電流生成部１９は、電流ＤＡコンバータ２１、変調制御部２２を有する。
第２の実施形態において第１実施形態と対応する構成要素には、第１実施形態と同一の符号を付し、その説明を省略する。
【００５７】
そして、第２の実施形態のＰＬＬ回路１は、閉ループ１２を構成する複数の第２電流制御遅延回路２３の一部に、スペクトラム拡散電流および第２制御電流を時分割で供給する。
【００５８】
図９は、図８の第２電流制御遅延回路２３の回路図である。
図９の第２電流制御遅延回路２３は、第１トランジスタ３１、第２トランジスタ３２および第３トランジスタ３６を有する。第１電流制御遅延回路１１は、入力端子３３、出力端子３４、第１電流端子３５、および第２電流端子３７を有する。
【００５９】
第３トランジスタ３６は、たとえばＮｃｈのＭＯＳトランジスタである。
第３トランジスタ３６のゲート電極は、入力端子３３に接続される。ソース電極は、第２電流端子３７に接続される。ドレイン電極は、出力端子３４に接続される。
第３トランジスタ３６は、第２トランジスタ３２と並列に接続される。
第３トランジスタ３６および第２トランジスタ３２は、第１トランジスタ３１とＣＭＯＳ構造を形成する。
第１トランジスタ３１、第２トランジスタ３２および第３トランジスタ３６のスイッチング動作により、第２電流制御遅延回路２３は、入力端子３３に入力される信号を反転して出力端子３４から出力する。
そして、３個の第２電流制御遅延回路２３は、図８に示すように、３段の直列に接続されて、閉ループ１２を構成する。
【００６０】
第１電圧電流変換回路１８は、第２電流制御遅延回路２３の第１電流端子３５に接続される。
第１電圧電流変換回路１８から第２電流制御遅延回路２３へ第１制御電流が供給される。
【００６１】
第２電圧電流変換回路２４は、図５に示す第１電圧電流変換回路１８と同様に、電流トランジスタ５１を有する。
第２電圧電流変換回路２４は、第２電流制御遅延回路２３の第２電流端子３７に接続される。
第２電圧電流変換回路２４から第２電流制御遅延回路２３へ第２制御電流が供給される。
【００６２】
電流ＤＡコンバータ２１は、１個の第１電圧電流変換回路１８と、それに対応する第２電流制御遅延回路２３の第１電流端子３５との間に接続される。
【００６３】
［ＰＬＬ回路１の動作］
次に、以上の構成を有するＰＬＬ回路１の動作を説明する。
【００６４】
初期状態において、変調制御部２２は、電流ＤＡコンバータ２１のすべてのスイッチングトランジスタ６２をオン状態に制御し、ＰＬＬ回路１のクロック信号を安定させる。
ＰＬＬ回路１のクロック信号が安定した後、変調制御部２２は、たとえば図示しないタイマの計測時間などの割り込みに基づいて、電流ＤＡコンバータ２１の複数のスイッチングトランジスタ６２のオンオフ制御を開始する。
変調制御部２２は、１個の第２電流制御遅延回路２３に対して第１制御電流とスペクトラム拡散電流とを時分割で供給するように、複数のスイッチングトランジスタ６２のオンオフを制御する。
また、変調制御部２２は、複数のの周波数のスペクトラム拡散電流を時分割で供給するように、複数のスイッチングトランジスタ６２のオンオフ状態の組み合わせを制御する。
【００６５】
１個の第１電圧電流変換回路１８には、スペクトラム拡散電流と第２制御電流とが時分割で供給される。当該第１電圧電流変換回路１８による信号の遅延時間は、経時的に変動する。
この１個の第１電圧電流変換回路１８による信号の遅延時間の変動により、閉ループ１２が生成するクロック信号の周期および周波数も変動する。
クロック信号のスペクトルは、複数の周波数に好適に拡散する。スペクトルのピークは低くなる。
【００６６】
以上のように、第２実施形態では、第１制御電流とスペクトラム拡散電流とを時分割で供給される第２電流制御遅延回路２３には、常に、第２制御電流が供給されている。
よって、第２実施形態の電流ＤＡコンバータ２１は、所望の周波数のクロック信号を得るために第２電流制御遅延回路２３に供給する必要があるトータルの制御電流の一部の電流分を調整可能なものであればよい。
電流ＤＡコンバータ２１は、０アンペアから、トータルの制御電流までの範囲で調整可能なものでなくてよい。
その結果、第２実施形態の電流ＤＡコンバータ２１は、スペクトラム拡散効果を得るために必要とされる周波数の変動範囲において所望の分解能を得ることができるものであればよく、第１実施形態と比べても回路規模を削減できる。
【００６７】
＜４．第３の実施形態＞
［ＰＬＬ回路１の構成］
図１０は、本発明の第３の実施形態に係るＰＬＬ回路１の模式的なブロック図である。
図１１は、図１０のＰＬＬ回路１の回路図である。
図１０または図１１のＰＬＬ回路１は、複数の第１電流制御遅延回路１１による閉ループ１２を有するリング発振部１３を有する。また、ＰＬＬ回路１は、分周回路１４、位相比較器１５、チャージポンプ１６、ループフィルタ１７、複数の第１電圧電流変換回路１８、および拡散電流生成部１９を有する。
拡散電流生成部１９は、電流ＤＡコンバータ２１、変調制御部２２、複数の第１切替スイッチ７１、複数の第２切替スイッチ７２、切替制御部７３を有する。
第３の実施形態において第１実施形態と対応する構成要素には、第１実施形態と同一の符号を付し、その説明を省略する。
【００６８】
ＰＬＬ回路１は、閉ループ１２を構成する複数の第１電流制御遅延回路１１に対して、スペクトラム拡散電流を時分割で一部ずつ順番に供給する。
これにより、各タイミングでは、一部の第１電流制御遅延回路１１による信号の遅延時間が変動する。
リング発振部１３により生成されるクロック信号の周波数は、微妙に変化する。
クロック信号のスペクトルは、拡散する。
【００６９】
第１切替スイッチ７１は、１入力２出力スイッチである。
第１切替スイッチ７１は、１個の入力端子８１と、２個の出力端子８２，８３とを有する。
第１切替スイッチ７１は、２個の出力端子８２，８３の一方を選択し、入力端子８１に接続する。
第１切替スイッチ７１の入力端子８１は、第１電圧電流変換回路１８に接続される。
一方の出力端子８２は、第２切替スイッチ７２に接続される。
他方の出力端子８３は、電流ＤＡコンバータ２１の入力端子６４に接続される。
【００７０】
第２切替スイッチ７２は、２入力１出力スイッチである。
第２切替スイッチ７２は、２個の入力端子８５，８６と、１個の出力端子８７とを有する。
第２切替スイッチ７２は、２個の入力端子８５，８６の一方を選択し、出力端子８７に接続する。
第２切替スイッチ７２の出力端子８７は、第１電流制御遅延回路１１の第１電流端子３５に接続される。
一方の入力端子８５は、第１切替スイッチ７１の一方の出力端子８２に接続される。
他方の入力端子８６は、電流ＤＡコンバータ２１の出力端子６５に接続される。
【００７１】
切替制御部７３は、複数の第１切替スイッチ７１、および複数の第２切替スイッチ７２に接続される。
そして、切替制御部７３は、複数の第１切替スイッチ７１および複数の第２切替スイッチ７２の切替動作を制御する。
たとえば、切替制御部７３は、互いに接続された第１切替スイッチ７１および第２切替スイッチ７２の複数組について、その内の１組が電流ＤＡコンバータ２１を順番に選択するように、切替動作を制御する。
【００７２】
［ＰＬＬ回路１の動作］
第３の実施形態のＰＬＬ回路１において、変調制御部２２は、まず、電流ＤＡコンバータ２１のすべてのスイッチングトランジスタ６２をオン状態に制御する。
また、切替制御部７３は、すべての第１切替スイッチ７１および第２切替スイッチ７２に、互いを選択するように制御する。
この状態で、ＰＬＬ回路１は、発振動作を開始する。
【００７３】
ＰＬＬ回路１のクロック信号が安定した後、変調制御部２２は、たとえば図示しないタイマの計測時間などの割り込みに基づいて、電流ＤＡコンバータ２１の複数のスイッチングトランジスタ６２のオンオフ制御を開始する。
変調制御部２２は、第１制御電流とスペクトラム拡散電流とを時分割で供給するように、複数のスイッチングトランジスタ６２のオンオフを制御する。
また、変調制御部２２は、複数の周波数のスペクトラム拡散電流を時分割で供給するように、複数のスイッチングトランジスタ６２のオンオフ状態の組み合わせを制御する。
【００７４】
また、ＰＬＬ回路１のクロック信号が安定した後、切替制御部７３は、第１切替スイッチ７１および第２切替スイッチ７２の制御を開始する。
切替制御部７３は、複数組の第１切替スイッチ７１および第２切替スイッチ７２について、その内の１組が電流ＤＡコンバータ２１を順番に選択するように、切替動作を制御する。
【００７５】
以上のように、第３実施形態では、閉ループ１２を構成する複数の第１電流制御遅延回路１１に対して、時分割で１つずつ順番に、スペクトラム拡散電流が供給される。
また、各第１電流制御遅延回路１１に供給されるスペクトラム拡散電流は、それに対応する第１電圧電流変換回路１８により生成された第１制御電流に基づくものである。
【００７６】
ここで、たとえば第１実施形態のように、閉ループ１２を構成する一部の第１電流制御遅延回路１１に対してスペクトラム拡散電流を固定的に供給する場合を考える。
この場合、その一部の第１電流制御遅延回路１１の遅延特性が、他の第１電流制御遅延回路１１の遅延特性に対してばらつくことがある。
また、第１電圧電流変換回路１８のばらつきにより、その第１制御電流が、他の第１制御電流に対してばらつくことがある。
その結果、スペクトルが望みどおりに拡散しない可能性がある。スペクトルを好適に拡散させることができない可能性がある。
【００７７】
これに対して、本実施形態では、スペクトラム拡散電流が供給される第１電流制御遅延回路１１は、閉ループ１２を構成する複数の第１電流制御遅延回路１１の間で順番に切り替えられる。
スペクトルは、第１電流制御遅延回路１１の遅延特性などのばらつきに影響されることなく、好適に拡散する。
クロック信号のスペクトルを望みどおりに分散させて、クロック信号による電磁放射のピークを好適に抑えることができる。
【００７８】
＜５．第４の実施形態＞
［ＰＬＬ回路１の構成］
図１２は、本発明の第４の実施形態に係るＰＬＬ回路１の回路図である。
図１２のＰＬＬ回路１は、複数の第２電流制御遅延回路２３を有するリング発振部１３を有する。また、ＰＬＬ回路１は、分周回路１４、位相比較器１５、チャージポンプ１６、ループフィルタ１７、複数の第１電圧電流変換回路１８、複数の第２電圧電流変換回路２４、および拡散電流生成部１９を有する。
拡散電流生成部１９は、電流ＤＡコンバータ２１、変調制御部２２、複数の第１切替スイッチ７１、複数の第２切替スイッチ７２、切替制御部７３を有する。
第４の実施形態において第２実施形態または第３実施形態と対応する構成要素には、第１実施形態と同一の符号を付し、その説明を省略する。
【００７９】
第１電圧電流変換回路１８は、第１切替スイッチ７１の入力端子８１に接続される。
第１切替スイッチ７１の一方の出力端子８２は、第２切替スイッチ７２の一方の入力端子８５に接続される。
第２切替スイッチ７２の出力端子８７は、第２電流制御遅延回路２３の第１電流端子３５に接続される。
第１電圧電流変換回路１８から第２電流制御遅延回路２３へ第１制御電流が供給される。
第２電圧電流変換回路２４は、第２電流制御遅延回路２３の第２電流端子３７に接続される。
第２電圧電流変換回路２４から第２電流制御遅延回路２３へ第２制御電流が供給される。
【００８０】
第１切替スイッチ７１の他方の出力端子８３は、電流ＤＡコンバータ２１の入力端子６４に接続される。
第２切替スイッチ７２の他方の入力端子８６は、電流ＤＡコンバータ２１の出力端子６５に接続される。
【００８１】
［ＰＬＬ回路１の動作］
第４の実施形態のＰＬＬ回路１において、変調制御部２２は、まず、電流ＤＡコンバータ２１のすべてのスイッチングトランジスタ６２をオン状態に制御する。
また、切替制御部７３は、すべての第１切替スイッチ７１および第２切替スイッチ７２に、互いを選択するように制御する。
この状態で、ＰＬＬ回路１は、発振動作を開始する。
【００８２】
ＰＬＬ回路１のクロック信号が安定した後、変調制御部２２は、たとえば図示しないタイマの計測時間などの割り込みに基づいて、電流ＤＡコンバータ２１の複数のスイッチングトランジスタ６２のオンオフ制御を開始する。
変調制御部２２は、第１制御電流と、スペクトラム拡散電流とを時分割で供給するように、複数のスイッチングトランジスタ６２のオンオフを制御する。
また、変調制御部２２は、複数の周波数のスペクトラム拡散電流を時分割で供給するように、複数のスイッチングトランジスタ６２のオンオフ状態の組み合わせを制御する。
【００８３】
また、ＰＬＬ回路１のクロック信号が安定した後、切替制御部７３は、第１切替スイッチ７１および第２切替スイッチ７２の制御を開始する。
切替制御部７３は、複数組の第１切替スイッチ７１および第２切替スイッチ７２について、その内の１組が電流ＤＡコンバータ２１を順番に選択するように、切替動作を制御する。
【００８４】
以上のように、第４実施形態では、閉ループ１２を構成する複数の第２電流制御遅延回路２３に対して、時分割で１つずつ順番に、スペクトラム拡散電流が供給される。
また、各第２電流制御遅延回路２３に供給されるスペクトラム拡散電流は、それに対応する第１電圧電流変換回路１８により生成された第１制御電流に基づくものである。
その結果、第４実施形態では、一部の第２電流制御遅延回路２３に対してスペクトラム拡散電流を固定的に供給する場合と比べて、スペクトルを好適に拡散することができる。
所望のスペクトルの分布により、クロック信号による電磁放射のピークを好適に抑えることができる。
【００８５】
＜６．第５の実施形態＞
［放送信号受信装置１０１の構成および動作］
図１３は、本発明の第５の実施形態に係る放送信号受信装置１０１のブロック図である。
図１３の放送信号受信装置１０１は、ＰＬＬ回路１が生成したクロック信号をローカル信号の生成に利用する電子機器の例である。
放送信号受信装置１０１は、アンテナ１０２、入力回路１０３、チューナ１０４を有する。
【００８６】
アンテナ１０２は、たとえばパラボラアンテナなどである。アンテナ１０２は、放送信号を受信する。
放送信号には、たとえば衛星放送信号がある。
日本で利用可能な衛星放送信号としては、たとえばＢＳ（Broadcast Satellite）放送衛星が中継する信号と、ＣＳ（Communications Satellite）通信衛星が中継する信号がある。
【００８７】
入力回路１０３は、アンテナ１０２に接続される。
入力回路１０３は、バンドパスフィルタ１１１と、高周波アンプ１１２とを有する。
バンドパスフィルタ１１１は、アンテナ１０２が受信した信号から、放送帯域成分を取り出す。バンドパスフィルタ１１１は、たとえば９５０〜２１５０ＭＨｚの帯域の信号成分を取り出す。
高周波アンプ１１２は、バンドパスフィルタ１１１により抽出した信号成分を増幅する。
【００８８】
チューナ１０４は、ＡＧＣ（Auto Gain Controller）回路１２１、受信回路１２２、第１ローパスフィルタ１２３、第２ローパスフィルタ１２４、ディジタル復調部１２５、水晶発振器１２６、制御部１２７を有する。
受信回路１２２は、ＰＬＬ回路１、局部発振器１３１、位相変換回路１３２、第１ミキサ１３３、第２ミキサ１３４を有する。
【００８９】
ＡＧＣ回路１２１は、入力回路１０３の高周波アンプ１１２に接続される。
そして、ＡＧＣ回路１２１は、増幅された信号成分を自動増幅し、一定レベルの受信信号を生成する。
【００９０】
ＰＬＬ回路１は、第１から第４のいずれかの実施形態に係るＰＬＬ回路１である。
ＰＬＬ回路１は、水晶発振器１２６に接続される。
そして、ＰＬＬ回路１は、水晶発振器１２６が生成する信号を基準信号として、この基準信号に同期したクロック信号を生成する。
【００９１】
局部発振器１３１は、ＰＬＬ回路１に接続される。
そして、局部発振器１３１は、ＰＬＬ回路１が発生したクロック信号に基づいて、ローカル信号を生成する。
【００９２】
位相変換回路１３２は、局部発振器１３１に接続される。
そして、位相変換回路１３２は、ローカル信号の位相をずらす。
【００９３】
第１ミキサ１３３は、ＡＧＣ回路１２１と局部発振器１３１に接続される。
そして、第１ミキサ１３３は、ＡＧＣ回路１２１から入力される受信信号と、ローカル信号とを混合する。これにより、受信信号の周波数が変換される。
【００９４】
第１ローパスフィルタ１２３は、第１ミキサ１３３に接続される。
そして、第１ローパスフィルタ１２３は、第１ミキサ１３３により周波数変換された信号から、不要な高調波成分を除き、Ｉ信号（同相信号）を生成する。
【００９５】
第２ミキサ１３４は、ＡＧＣ回路１２１と位相変換回路１３２に接続される。
そして、第２ミキサ１３４は、ＡＧＣ回路１２１から入力される受信信号と、９０度位相がずれたローカル信号とを混合する。
これにより、受信信号の周波数が変換される。
【００９６】
第２ローパスフィルタ１２４は、第２ミキサ１３４に接続される。
そして、第２ローパスフィルタ１２４は、第２ミキサ１３４により周波数変換された信号から、不要な高調波成分を除き、Ｑ信号（直交信号）を生成する。
【００９７】
以上の受信回路１２２の処理により、Ｉ信号およびＱ信号からなるベースバンド信号が生成される。
ディジタル復調部１２５は、第１ローパスフィルタ１２３と第２ローパスフィルタ１２４に接続される。そして、ディジタル復調部１２５は、Ｉ信号およびＱ信号をディジタル復調する。
これにより、ディジタル復調部１２５は、放送信号に含まれるデジタルストリーミング信号を生成する。デジタルストリーミング信号にはＭＰＥＧ−ＴＳ（Moving Picture Expert Group - Transport Stream）信号などがある。
このデジタルストリーミング信号は、たとえば放送信号受信装置１０１に接続された液晶モニタなどに送信される。
また、液晶モニタは、デジタルストリーミング信号に含まれる音声データ信号および映像データ信号を再生する。
これにより、放送信号に含まれる音声コンテンツおよび映像コンテンツが再生できる。
【００９８】
［ＰＬＬ回路１の働き］
このような受信動作において、制御部１２７は、ＰＬＬ回路１に接続され、ＰＬＬ回路１に制御信号を出力する。
制御部１２７は、たとえば受信する放送チャネルを選択すると、その放送チャネルに対応するローカル信号を生成するために、ＰＬＬ回路１に制御信号を出力する。
これにより、ＰＬＬ回路１は、基準信号に同期したクロック信号として、制御信号に応じた周波数のクロック信号を発振する。
また、ＰＬＬ回路１は、発振周波数が安定した後、変調制御部２２または切替制御部７３の制御により、クロック信号の周波数を微妙に変化させる。
【００９９】
以上の各実施形態は、本発明の好適な実施形態の例であるが、本発明は、これに限定されるものではなく、発明の要旨を逸脱しない範囲において種々の変形または変更が可能である。
【０１００】
たとえば上述した各実施形態では、ＰＬＬ回路１のリング発振部１３は、３段の電流制御遅延回路１１，２３による１個の閉ループ１２を有する。
この他にもたとえばリング発振部１３の閉ループ１２は、１段または５段以上の電流制御遅延回路１１，２３を有してもよい。
この他にもたとえば、閉ループ１２は、電流制御遅延回路１１，２３と、遅延時間が固定化されている遅延回路との組み合わせにより構成されてもよい。
【０１０１】
また、リング発振部１３は、複数の閉ループ１２を有し、クロック信号の発振に使用する閉ループ１２を切り替えられるものであってもよい。
たとえば、複数段の電流制御遅延回路１１，２３の出力をセレクタに個別に接続し、このセレクタにより選択された信号を初段の電流制御遅延回路１１，２３に戻す構成であればよい。
この場合、セレクタにより選択された信号を切り替えることにより、クロック信号の発振に使用する閉ループ１２を切り替えることができる。
【０１０２】
上記実施形態では、変調制御部２２または切替制御部７３は、ＰＬＬ回路１の発振周波数が安定した後に、スペクトルを拡散させるための各々の制御を開始している。
この他にもたとえば、変調制御部２２または切替制御部７３は、ＰＬＬ回路１の起動時から各々の制御を開始してもよい。
【０１０３】
第５の実施形態は、ＰＬＬ回路１を放送信号受信装置１０１に使用した例である。
この他にも例えば、ＰＬＬ回路１は、送信機、受信機、画像処理装置などの電子機器に使用できる。
この場合において、ＰＬＬ回路１のクロック信号は、受信回路１２２でのローカル信号を生成する以外の目的に使用されてもよい。
たとえばクロック信号から送信信号を生成したり、同期信号と同期するタイミング信号をクロック信号から生成してもよい。
【符号の説明】
【０１０４】
１…ＰＬＬ回路（クロック生成回路）、１１…第１電流制御遅延回路（電流制御遅延回路）、１２…閉ループ、１３…リング発振部（電流制御発振部）、１５…位相比較器（比較器、位相制御部）、１６…チャージポンプ（位相制御部）、１７…ループフィルタ（位相制御部）、１８…第１電圧電流変換回路（位相制御部）、１９…拡散電流生成部、２１…電流ＤＡコンバータ、２２…変調制御部、２３…第２電流制御遅延回路（電流制御遅延回路）、７１…第１切替スイッチ（第１切替部）、７２…第２切替スイッチ（第２切替部）、７３…切替制御部、１０１…放送信号受信装置（電子機器）、１３１…局部発振器（被入力部）
【図１】
2012039496.tif 000003
【図２】
2012039496.tif 000004
【図３】
2012039496.tif 000005
【図４】
2012039496.tif 000006
【図５】
2012039496.tif 000007
【図６】
2012039496.tif 000008
【図７】
2012039496.tif 000009
【図８】
2012039496.tif 000010
【図９】
2012039496.tif 000011
【図１０】
2012039496.tif 000012
【図１１】
2012039496.tif 000013
【図１２】
2012039496.tif 000014
【図１３】
2012039496.tif 000015