(57)【要約】【課題】半導体装置の安定した製造を行いつつも、はんだバンプの表面モフォロジーが悪化することを抑制する。【解決手段】半導体装置１０の製造方法は、電極パッド４０上において、電解めっき法によりはんだバンプ２０を形成する工程を備え、はんだバンプ２０を形成する工程は、電極パッド４０上に第１層２２を形成する工程と、第１層２２上に第２層２４を形成する工程と、を有し、第１層２２と第２層２４は、Ａｇを添加したＳｎにより構成され、第１層２２は、第２層２４よりもＡｇ濃度が高く、第２層２４は、Ａｇ濃度が２ｗｔ％未満である。【選択図】図１
2012038752.tif 000002
【特許請求の範囲】
【請求項１】
電極パッド上において、電界めっき法によりはんだバンプを形成する工程を備え、
前記はんだバンプを形成する工程は、
前記電極パッド上に第１層を形成する工程と、
前記第１層上に第２層を形成する工程と、
を有し、
前記第１層と前記第２層は、Ａｇを添加したＳｎにより構成され、
前記第１層は、前記第２層よりもＡｇ濃度が高く、
前記第２層は、Ａｇ濃度が２ｗｔ％未満である半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記第１層のＡｇ濃度は、０．１ｗｔ％以上２０ｗｔ％以下である半導体装置の製造方法。
【請求項３】
請求項１または２に記載の半導体装置の製造方法において、
前記第２層を形成する工程における電流密度は、前記第１層を形成する工程における電流密度よりも１０％以上大きい半導体装置の製造方法。
【請求項４】
請求項１ないし３いずれか１項に記載の半導体装置の製造方法において、
前記第２層を形成する工程における攪拌速度は、前記第１層を形成する工程における攪拌速度よりも１０％以上遅い半導体装置の製造方法。
【請求項５】
請求項１ないし４いずれか１項に記載の半導体装置の製造方法において、
前記はんだバンプを形成する工程は、前記第２層を形成する工程の後において、電解液を除去する工程をさらに有しており、
前記電解液を除去する工程中、前記第１層を形成する工程時に印加される電圧と同一方向の電圧を印加する半導体装置の製造方法。
【請求項６】
請求項５に記載の半導体装置の製造方法において、
前記電解液を除去する工程中に印加される電圧を一定に制御する半導体装置の製造方法。
【請求項７】
請求項１ないし６いずれか１項に記載の半導体装置の製造方法において、
前記はんだバンプを形成する工程は、前記第２層を形成する工程の後であって、前記電解液を除去する工程の前において、前記第１層を形成する工程時に印加された電圧と逆方向の電圧を印加する工程をさらに有する半導体装置の製造方法。
【請求項８】
請求項１ないし７いずれか１項に記載の半導体装置の製造方法において、
前記はんだバンプを形成する工程は、前記第１層を形成する工程の後であって、前記第２層を形成する工程の前において、前記第１層を形成する工程時に印加される電圧と逆方向の電圧を印加する工程をさらに有する半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置のフリップチップ接続に用いられるはんだバンプは、鉛フリーはんだにより構成される場合がある。これにより環境負荷の低減を図ることができる。またはんだバンプは、電解めっき法を用いて形成することで、印刷やボールに比べて、半導体装置の微細化を図ることができる。
【０００３】
電解めっき法を用いて、鉛フリーはんだによってはんだバンプを形成する技術には、特許文献１〜３に記載のものがある。特許文献１に記載の技術は、はんだバンプとＮｉ層との間にＣｕ層を設け、Ｎｉ層の崩壊を防ぐというものである。特許文献２に記載の技術は、低温融解性金属析出電気めっきにおいて、析出電流波形を調整し、均一かつ平滑な電気めっき被膜を得るというものである。特許文献３に記載の技術は、純錫又は鉛を含まない錫合金を用いて、電気めっき法によりはんだバンプを形成するというものである。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−４０６９１号公報
【特許文献２】特開２０００−１００８５０号公報
【特許文献３】特開２００１−３０８１２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献３に記載されるように、鉛フリーはんだとしてＳｎとＡｇを用いる場合、Ａｇ濃度が２０ｗｔ％以下であることが好ましい。これは一定の融点を保ち、半導体装置の安定した製造を行うためである。一方で、めっき膜中のＡｇとＳｎとの間において、局部電池効果が生じる場合がある。この場合めっき膜中のＳｎが溶解され、はんだバンプの表面モフォロジーは悪化してしまう。はんだバンプの表面モフォロジーが悪化することで、その後の工程において汚れが付着しやすく、かつ汚れが除去しにくくなる。
【課題を解決するための手段】
【０００６】
本発明によれば、電極パッド上において、電界めっき法によりはんだバンプを形成する工程を備え、
前記はんだバンプを形成する工程は、
前記電極パッド上に第１層を形成する工程と、
前記第１層上に第２層を形成する工程と、
を有し、
前記第１層と前記第２層は、ＳｎとＡｇにより構成され、
前記第１層は、前記第２層よりもＡｇ濃度が高く、
前記第２層は、Ａｇ濃度が２ｗｔ％未満である半導体装置の製造方法が提供される。
【０００７】
本発明によれば、Ａｇを添加したＳｎによって構成されるはんだバンプにおいて、電極パッド上に設けられた第１の層上に、Ａｇ濃度が２ｗｔ％未満である第２の層が設けられている。このため、めっき膜中のＡｇとＳｎとの間において、局部電池効果が生じることを抑制できる。また第１層は、第２層よりもＡｇ濃度が高い。このため、はんだバンプの融点を一定に保つことが可能となる。従って、半導体装置の安定した製造を行いつつも、はんだバンプの表面モフォロジーが悪化することを抑制できる。
【発明の効果】
【０００８】
本発明によれば、半導体装置の安定した製造を行いつつも、はんだバンプの表面モフォロジーが悪化することを抑制できる。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図２】比較例に係る半導体装置の製造方法を示す断面図である。
【図３】図１に示す半導体装置と、比較例に係る半導体装置の製造方法を示すグラフである。
【図４】図１に示す半導体装置と、比較例に係る半導体装置の製造方法を示すグラフである。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１１】
図１は、第１の実施形態に係る半導体装置１０の製造方法を示す断面図である。半導体装置１０の製造方法は、電極パッド４０上において、電解めっき法によりはんだバンプ２０を形成する工程を備えている。はんだバンプ２０を形成する工程は、電極パッド４０上に第１層２２を形成する工程と、第１層２２上に第２層２４を形成する工程と、を有している。第１層２２と第２層２４は、Ａｇを添加したＳｎにより構成されている。第１層２２は、第２層２４よりもＡｇ濃度が高い。第２層２４は、Ａｇ濃度が２ｗｔ％である。
【００１２】
図１を用いて半導体装置１０の構成について説明する。図１に示すように、電極パッド４０上には、はんだバンプ２０が形成されている。はんだバンプ２０は、電極パッド４０上に形成された第１層２２と、第１層２２上に形成された第２層２４により構成されている。第１層２２の厚さは、例えば２５ｕｍ以上２００ｕｍ以下である。また第１層２２のＡｇ濃度は、例えば０．１ｗｔ％以上２０ｗｔ％以下である。第２層２４の厚さは、例えば０．１ｕｍ以上５ｕｍ以下である。
【００１３】
また図１に示すように、製造の途中における半導体装置１０は、絶縁膜５０と、バリアメタル膜５２と、レジスト膜５４を備える。絶縁膜５０は、パッシベーション膜であり、電極パッド４０の上面が露出するように基板（図示せず）上に設けられている。この基板には、トランジスタ（図示せず）、及び多層配線層（図示せず）が形成されている。そして最上層の配線層上に電極パッド４０が形成されている。電極パッド４０上、および絶縁膜５０上には、バリアメタル膜５２が形成されている。バリアメタル膜５２上には、開口部５６を有するレジスト膜５４が設けられている。はんだバンプ２０は、開口部５６の内部に設けられている。
【００１４】
次に、図１、図３（ａ）、及び図４（ａ）を用いて、半導体装置１０の製造方法を詳細に説明する。図３（ａ）、及び図４（ａ）は、図１に示す半導体装置１０の製造方法を示すグラフである。なお、本実施形態におけるはんだバンプの成膜では、Ｓｎが反応律速となり、Ａｇが拡散律速となる条件において成膜される。両方を反応律速とすると、Ａｇの過剰析出が発生し、Ａｇ濃度を２０％以下とすることができないためである。また両方を拡散律速とすると、他のイオンとの電解反応が発生して析出効率が低下するためである。
【００１５】
まず、電解めっき法を用いて、電極パッド４０上に第１層２２を成膜する。本実施形態では、図３（ａ）に示すように電極（図示せず）間に正バイアスの電圧を印加することで、電極パッド４０上にめっき膜を成膜する。第１層２２の成膜工程における電流密度は、例えば１２Ａ／ｄｍ２以下である。また第１層２２の成膜工程における電解液の攪拌速度は、例えば１００〜３００ｍｍ／ｓｅｃである。
【００１６】
次いで図３（ａ）に示すように、第１層２２の成膜工程時に印加された電圧と逆方向の電圧を印加する。すなわち、電極間に逆バイアスの電圧を印加する。これにより、第１層２２の表面をエッチングする。この場合、エッチングは電界が集中する凸部において優先的に生じるため、第１層２２の表面は平坦となる。第１層２２のエッチング工程における電流密度は、例えば−１３〜−５Ａ／ｄｍ２である。また第１層２２のエッチング工程は、例えば０．１〜２０ｓの間行われる。
【００１７】
次いで、第１層２２の成膜工程時に印加された電圧と同一方向の電圧を印加する。すなわち、電極間に正バイアスの電圧を印加する。これにより、第１層２２上に、第２層２４を成膜する。第２層２４の成膜工程における電流密度は、第１層２２の成膜工程における電流密度よりも１０％以上大きく、例えば１３Ａ／ｄｍ２以上である。これにより第１層２２の成膜工程よりもＳｎ析出が促進され、Ａｇ濃度が２ｗｔ％未満である第２層２４が形成される。
【００１８】
また電流密度を上昇させることに代えて、第２層２４の成膜工程における攪拌速度を第１層２２の成膜工程における攪拌速度よりも１０％以上遅くしてもよい。これにより、第１層２２の成膜工程よりもＡｇの拡散速度は遅くなり、Ａｇ濃度が２ｗｔ％未満である第２層２４が形成される。このとき第２層２４の成膜工程における攪拌速度は、めっき膜の異常成長が発生することを抑制するため、５ｍｍ／ｓｅｃ以上であることが好ましい。さらには、電流密度の上昇と、攪拌速度の低減を共に行ってもよい。
【００１９】
次いで図３（ａ）に示すように、第１層２２の成膜工程時に印加された電圧と逆方向の電圧を印加する。すなわち、電極間に逆バイアスの電圧を印加する。これにより、第２層２４の表面をエッチングする。この場合エッチングは、電界が集中する凸部において優先的に生じるため、第２層２４の表面は平坦となる。第２層２４のエッチング工程における電流密度は、例えば−１３〜−５Ａ／ｄｍ２である。また第２層２４のエッチング工程は、例えば０．１〜２０ｓの間行われる。
【００２０】
次いで、電解液を除去する。図３（ａ）に示すように電解液を除去する工程中に、第１層２２の成膜工程時に印加される電圧と同一方向の電圧を印加する。すなわち、電極間に正バイアスの電圧を印加して、図４（ａ）に示すように電解液に電流を印加する。このとき第２層２４のＳｎ電位は、電解液中のＡｇ電位よりも高くなる。このため、電解液中のＡｇが第２層２４のＳｎを溶解して置換めっきすることを抑制できる。電解液を除去する工程中に、電解液に印加される電流を生じさせるための電圧は、例えば一定に制御される。これにより、電流集中によるめっき焼けを回避することができる。上記のようにして、図１に示す半導体装置１０が形成される。
【００２１】
次に、本実施形態の効果を説明する。図２は、比較例に係る半導体装置１５の製造方法を示す断面図である。また図３（ｂ）、及び図４（ｂ）は、比較例に係る半導体装置１５の製造方法を示すグラフである。図２に示すように、半導体装置１５におけるはんだバンプ２０は、単一の濃度を有した一つの層のみから構成される。これに対し、本実施形態に係る半導体装置１０では、第１層２２上に、Ａｇ濃度が２ｗｔ％未満である第２層２４が設けられている。このため、めっき膜中のＡｇとＳｎとの間において、局部電池効果が生じることを抑制できる。また第１層２２は、第２層２４よりもＡｇ濃度が高い。このため、はんだバンプの融点を一定に保つことが可能となる。従って、半導体装置の安定した製造を行いつつも、はんだバンプの表面モフォロジーが悪化することを抑制できる。
【００２２】
また比較例では、図３（ｂ）及び図４（ｂ）に示すように、電解液を除去する工程中に電圧を印加しない。このため、電解液中のＡｇははんだバンプ２０中のＳｎを溶解して置換めっきする。この場合、はんだバンプ２０の表面モフォロジーは悪化する。さらに、半導体装置の生産性を向上させるためには電解めっきによる成膜速度を高くすることが求められるも、成膜速度の上昇には拡散律速により成膜されるＡｇの高濃度化が必要となる。この場合、Ａｇによる置換めっきは著しくなり、表面モフォロジーはさらに悪化する。
【００２３】
これに対し本実施形態では、図３（ａ）及び図４（ａ）に示すように、電解液を除去する工程中、第１層２２の成膜工程時に印加される電圧と同一方向の電圧を印加する。これにより、電解液を除去する工程において、電解液中のＡｇが第２層２４のＳｎを溶解して置換めっきすることを抑制できる。よってはんだバンプの表面モフォロジーが悪化することを抑制しつつ、半導体装置の生産性の向上を図ることができる。さらに、電解液を除去する工程中に印加される電圧は一定に制御される。これにより、電流集中によるめっき焼けを回避することができる。
【００２４】
また本実施形態では、図３（ａ）及び図４（ａ）に示すように、第１層２２の成膜工程後であって第２層２４の成膜工程前において、また第２層２４の成膜工程後において、第１層２２の成膜工程時に印加された電圧と逆方向の電圧が印加される。よって第１層２２、又は第２層２４の表面はエッチングされ、平坦となる。よってはんだバンプの表面モフォロジーを改善することができる。
【００２５】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【符号の説明】
【００２６】
１０  半導体装置
１５  半導体装置
２０  はんだバンプ
２２  第１層
２４  第２層
４０  電極パッド
５０  絶縁膜
５２  バリアメタル膜
５４  レジスト膜
５６  開口部
【図１】
2012038752.tif 000003
【図２】
2012038752.tif 000004
【図３】
2012038752.tif 000005
【図４】
2012038752.tif 000006