(57)【要約】【課題】静電気耐量を高めた半導体試験装置を提供する。【解決手段】測定対象デバイスに電気信号を出力する１または複数個の信号出力部と、信号出力部に対応して設けられ、信号出力部と測定対象デバイスとの間の電気的接続のオンオフを切り替える半導体リレーと、測定対象デバイスとの直接的あるいは間接的な接続の前に、半導体リレーをオンにする制御部とを備えた半導体試験装置。測定対象デバイスとの直接的あるいは間接的な接続の前に、さらに、信号出力部から０Ｖの電圧を出力させるようにしてもよい。【選択図】図１
2012103102.tif 000002
【特許請求の範囲】
【請求項１】
測定対象デバイスに電気信号を出力する１または複数個の信号出力部と、
前記信号出力部に対応して設けられ、前記信号出力部と前記測定対象デバイスとの間の電気的接続のオンオフを切り替える半導体リレーと、
前記測定対象デバイスとの直接的あるいは間接的な接続の前に、前記半導体リレーをオンにする制御部と、
を備えたことを特徴とする半導体試験装置。
【請求項２】
前記制御部は、
前記測定対象デバイスとの直接的あるいは間接的な接続の前に、さらに、前記信号出力部から０Ｖの電圧を出力させることを特徴とする請求項１に記載の半導体試験装置。
【請求項３】
測定対象デバイスに電気信号を出力する１または複数個の信号出力部と、前記信号出力部に対応して設けられ、前記信号出力部と前記測定対象デバイスとの間の電気的接続のオンオフを切り替える半導体リレーとを備えた半導体試験装置における静電気保護方法であって、
前記半導体リレーをオンにした状態で前記測定対象デバイスとの直接的あるいは間接的な接続を実行することを特徴とする半導体試験装置における静電気保護方法。
【請求項４】
前記半導体リレーをオンにした状態に加え、前記信号出力部から０Ｖの電圧を出力させた状態で前記測定対象デバイスとの直接的あるいは間接的な接続を実行することを特徴とする請求項３に記載の静電気保護方法。
【請求項５】
前記半導体リレーをオンにする動作、前記測定対象デバイスと直接的あるいは間接的に接続する動作、前記半導体リレーをオフにする動作を連続的に行なうことを特徴とする請求項３に記載の静電気保護方法。
【請求項６】
前記半導体リレーをオンにする動作、前記測定対象デバイスと直接的あるいは間接的に接続する動作、前記半導体リレーをオフにする動作は、サブルーチン化されていることを特徴とする請求項５に記載の静電気保護方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体試験装置に係り、特に、静電気耐量を高めた半導体試験装置および半導体試験装置における静電気保護方法に関する。
【背景技術】
【０００２】
半導体デバイスの製造工程において、半導体デバイスの性能・機能等を試験するために半導体試験装置が用いられている。図６は、従来の半導体試験装置と、検査対象の半導体デバイスであるＤＵＴ（Device Under Test）と、これらを接続するためのインターフェイス部の要部構成を示すブロック図である。
【０００３】
本図に示すように、インターフェイス部３００を介して接続されるＤＵＴ２００に対する試験を行なう半導体試験装置４００は、ピンエレクトロニクス部４１０と、ピンエレクトロニクス部４１０を制御する制御部４２０とを備えている。ピンエレクトロニクス部４１０は、ＤＵＴ２００のチャネル数に対応して設けられる。
【０００４】
ピンエレクトロニクス部４１０は、ＤＵＴ２００に印加する信号を出力するドライバ（ＤＲＶ）４１１と、ドライバ４１１とＤＵＴ２００との接続／非接続を切り替える出力スイッチ４１２と、ＤＵＴ２００への電源供給や直流試験を行なうＤＣ回路４１５と、ＤＣ回路４１５とＤＵＴ２００との接続／非接続を切り替えるＤＣフォーススイッチ４１３およびＤＣセンススイッチ４１４を備えている。これらのスイッチは、ドライバ４１１およびＤＣ回路４１５と外部との予期せぬ電気的な接触等を防ぐため初期状態でオフとなっている。
【０００５】
ドライバ４１１は、半導体試験装置４００内部で生成された論理パターンを所定の電圧レベルに変換し、テストパターンとしてＤＵＴ２００に出力する。ドライバ４１１は、通常は経路の特性インピーダンスと合致した抵抗値で終端されている。
【０００６】
ＤＵＴ２００に対して直流試験を行なうＤＣ回路４１５は、電圧測定、電圧印加電流測定、電流印加電圧測定およびＤＵＴ２００への電流印加、電圧印加を主に行なう。
【０００７】
インターフェイス部３００は、ＤＵＴ２００を半導体試験装置４００と接続するための同軸線３１０およびプローブピン／コネクタを備えて構成される。一般に、インターフェイス部３００は、ＤＵＴ２００の種類に対応させて複数種類準備される。
【０００８】
半導体試験装置４００を用いたＤＵＴ２００の試験の手順は以下の通りである。まず、半導体試験装置４００とインターフェイス部３００とを接続し、その後、インターフェイス部３００とＤＵＴ２００とを接続する。なお、ＤＵＴ２００と同種のＤＵＴを繰り返し試験する場合には、半導体試験装置４００にインターフェイス部３００を実装したままＤＵＴのみ交換が行なわれるが、試験を行なうＤＵＴの種類が変わった場合には、必要に応じてインターフェイス部３００の交換を行なう。
【０００９】
インターフェイス部３００の交換の有無にかかわらず、ＤＵＴ２００が未接続の状態では、出力スイッチ４１２、ＤＣフォーススイッチ４１３、ＤＣセンススイッチ４１４は、初期状態のオフとなっている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００８−３０９７３４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
近年、出力スイッチ４１２、ＤＣフォーススイッチ４１３、ＤＣセンススイッチ４１４には、実装面積が小さく、高信頼性で低価格な半導体リレーが使用されるようになってきている。
【００１２】
しかしながら、半導体リレーは、従来使用されてきたメカニカルリレーに比べて、一般的に静電気耐量が低く、外部からの静電気による故障が問題となっている。具体的には、半導体試験装置４００とインターフェイス部３００との接続時、あるいは、それらとＤＵＴ２００との接続に、前者の場合はインターフェイス部３００から、後者の場合はＤＵＴ２００から印加される静電気によって故障が発生する場合がある。
【００１３】
図７は、インターフェイス部３００あるいはＤＵＴ２００からの静電気により、出力スイッチ４１２が損傷する様子を表わした模式図である。ここでは、ドライバ４１１に接続された出力スイッチ４１２のオフ時の結合容量が、ＤＣフォーススイッチ４１３、ＤＣセンススイッチ４１４のオフ時の結合容量よりも小さいものとする。
【００１４】
インターフェイス部３００あるいはＤＵＴ２００からの静電気が半導体試験装置４００に印加されると、オフ時の結合容量の小さい出力スイッチ４１２が瞬時電圧ＶＢでブレイクダウンする。この結果、パルス状の電流ＩＢが出力スイッチ４１２の経路に流れる。静電気のエネルギーが大きい場合は、この放電電流により出力スイッチ４１２の内部が損傷を受け、静電気の放電が完了した後でも、絶縁不良等が継続して観測される場合がある。これは、状況に応じてＤＣフォーススイッチ４１３、ＤＣセンススイッチ４１４においても起こり得る。
【００１５】
このように半導体リレーが損傷を受けた場合、半導体試験において誤判定が生じたり、試験の際にＤＵＴ２００に悪影響を与えたりするおそれがある。また、半導体試験装置４００の修理・復旧に時間を要すことになり、結果的に試験への信頼性低下や半導体試験装置４００の稼働率の低下を生じる。
【００１６】
そこで、本発明は、静電気耐量を高めた半導体試験装置および半導体試験装置における静電気保護方法を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記課題を解決するため、本発明の第１の態様である半導体試験装置は、測定対象デバイスに電気信号を出力する１または複数個の信号出力部と、前記信号出力部に対応して設けられ、前記信号出力部と前記測定対象デバイスとの間の電気的接続のオンオフを切り替える半導体リレーと、前記測定対象デバイスとの直接的あるいは間接的な接続の前に、前記半導体リレーをオンにする制御部と、を備えたことを特徴とする。
【００１８】
ここで、前記制御部は、前記測定対象デバイスとの直接的あるいは間接的な接続の前に、さらに、前記信号出力部から０Ｖの電圧を出力させるようにしてもよい。
【００１９】
上記課題を解決するため、本発明の第２の態様である半導体試験装置における静電気保護方法は、測定対象デバイスに電気信号を出力する１または複数個の信号出力部と、前記信号出力部に対応して設けられ、前記信号出力部と前記測定対象デバイスとの間の電気的接続のオンオフを切り替える半導体リレーとを備えた半導体試験装置における静電気保護方法であって、前記半導体リレーをオンにした状態で前記測定対象デバイスとの直接的あるいは間接的な接続を実行することを特徴とする。
【００２０】
ここで、前記半導体リレーをオンにした状態に加え、前記信号出力部から０Ｖの電圧を出力させた状態で前記測定対象デバイスとの直接的あるいは間接的な接続を実行するようにしてもよい。
【００２１】
また、前記半導体リレーをオンにする動作、前記測定対象デバイスと直接的あるいは間接的に接続する動作、前記半導体リレーをオフにする動作を連続的に行なうことができる。
【００２２】
この場合、前記半導体リレーをオンにする動作、前記測定対象デバイスと直接的あるいは間接的に接続する動作、前記半導体リレーをオフにする動作は、サブルーチン化することができる。
【発明の効果】
【００２３】
本発明によれば、静電気耐量を高めた半導体試験装置および半導体試験装置における静電気保護方法が提供される。
【図面の簡単な説明】
【００２４】
【図１】本実施形態の半導体試験装置とＤＵＴとインターフェイス部の要部構成を示すブロック図である。
【図２】ドライバの出力部をモデル化したブロック図である。
【図３】本実施形態の半導体試験装置の作用についてさらに詳しく説明するための図である。
【図４】本発明の実施形態の別例の要部構成を示すブロック図である。
【図５】本発明の実施形態の別例の処理手順を説明するフローチャートである。
【図６】従来の半導体試験装置とＤＵＴとインターフェイス部の要部構成を示すブロック図である。
【図７】インターフェイス部あるいはＤＵＴからの静電気により、出力スイッチが損傷する様子を表わした模式図である。
【発明を実施するための形態】
【００２５】
本発明の実施の形態について図面を参照して説明する。図１は、本実施形態に係る半導体試験装置と、検査対象の半導体デバイスであるＤＵＴ（Device Under Test）と、これらを接続するためのインターフェイス部の要部構成を示すブロック図である。基本的な構成は従来と同様であるため、簡略に説明する。
【００２６】
本図に示すように、インターフェイス部３００を介して接続されるＤＵＴ２００に対する試験を行なう半導体試験装置１００は、ピンエレクトロニクス部１１０と、ピンエレクトロニクス部１１０を制御する制御部１２０とを備えている。
【００２７】
ピンエレクトロニクス部１１０は、ドライバ（ＤＲＶ）１１１と、ドライバ１１１とＤＵＴ２００との接続／非接続を切り替える出力スイッチ１１２と、ＤＵＴ２００への電源供給や直流試験を行なうＤＣ回路１１５と、ＤＣ回路１１５とＤＵＴ２００との接続／非接続を切り替えるＤＣフォーススイッチ１１３およびＤＣセンススイッチ１１４を備えている。出力スイッチ１１２、ＤＣフォーススイッチ１１３、ＤＣセンススイッチ１１４には、半導体リレーが用いられている。
【００２８】
ドライバ１１１は、半導体試験装置１００内部で生成された論理パターンを所定の電圧レベルに変換し、テストパターンとしてＤＵＴ２００に出力する。
【００２９】
ＤＵＴ２００に対して直流試験を行なうＤＣ回路１１５は、電圧測定、電圧印加電流測定、電流印加電圧測定およびＤＵＴ２００への電流印加、電圧印加を主に行なう。
【００３０】
ドライバ１１１およびＤＣ回路１１５は、信号出力部として機能し、テストパターンや電圧等の信号を出力するため、出力部にＤＡコンバータおよび増幅器を備えている。図２は、ドライバ１１１の出力部をモデル化したブロック図であるが、ＤＣフォーススイッチ１１３、ＤＣセンススイッチ１１４に接続されるＤＣ回路１１５の２つの出力部も基本的には同様の構成とすることができる。
【００３１】
本図に示すように、ドライバ１１１の出力部は、種々の構成が考えられるが、一般的に、ＤＵＴ２００に出力するテストパターンを生成するＤＡＣ１１１１と、ＤＡＣ１１１１の出力電圧を増幅して出力スイッチ１１２側に出力する増幅器１１１２を備えているものと見なすことができる。増幅器１１１２には、＋Ｖａおよび−Ｖｂの電源電圧が供給される。
【００３２】
インターフェイス部３００は、ＤＵＴ２００を半導体試験装置１００と接続するための同軸線３１０およびプローブピン／コネクタを備えて構成される。
【００３３】
上記構成の半導体試験装置１００において、制御部１２０は、インターフェイス部３００との接続前に、出力スイッチ１１２、ＤＣフォーススイッチ１１３、ＤＣセンススイッチ１１４をオンにするとともに、ドライバ１１１およびＤＣ回路１１５の出力電圧が０Ｖとなるように設定する。そして、この状態で半導体試験装置１００とインターフェイス部３００との接続を実行する。なお、ドライバ１１１の出力電圧が０Ｖとなるように設定するためには、例えば、ＤＡＣ１１１１の出力が０になるようなデジタル信号をＤＡＣ１１１１に入力すればよい。
【００３４】
これにより、インターフェイス部３００からの静電気の放電電流はオン状態の各スイッチを流れ、ドライバ１１１およびＤＣ回路１１５に入力される。ドライバ１１１およびＤＣ回路１１５では、入力された放電電流を、増幅器１１１２等の内部素子または保護素子、寄生素子等を介して、＋Ｖａ・−Ｖｂを供給する電源やＧＮＤへ流すことができる。これらの電流は接地回路を介して帯電部位の電荷を放電し、最終的に帯電部位の電位は半導体試験装置１００のＧＮＤ電位とほぼ等しくなる。
【００３５】
なお、半導体試験装置１００にインターフェイス部３００を接続した後、ＤＵＴ２００を接続する場合の手順も同様とする。すなわち、出力スイッチ１１２、ＤＣフォーススイッチ１１３、ＤＣセンススイッチ１１４をオンにするとともに、ドライバ１１１およびＤＣ回路１１５の出力電圧が０Ｖとなるように設定する。そして、この状態でインターフェイス部３００を介して半導体試験装置１００とＤＵＴ２００との接続を実行する。
【００３６】
図３を用いて、本実施形態における半導体試験装置１００の作用についてさらに詳しく説明する。一般に、半導体リレーのオン状態の等価回路は、内部ＭＯＳのオン抵抗で表わすことができる。ここでは、出力スイッチ１１２のオン状態をＲ１で表わし、フォーススイッチ１１３のオン状態をＲ２で表わし、センススイッチ１１４のオン状態をＲ３で表わすものとする。
【００３７】
この状態で、インターフェイス部３００あるいはＤＵＴ２００との接続を実行すると、以下に示すように静電気耐量が向上することになる。なお、ドライバ１１１およびＤＣ回路１１５の出力電圧を０Ｖとするのは、スイッチオンの状態で接続されるＤＵＴ２００等への影響を考慮したものであり、静電気耐量向上の絶対要件ではない。
【００３８】
各スイッチがオンの状態でインターフェイス部３００あるいはＤＵＴ２００との接続を実行すると、帯電電荷に起因する放電電流ＩＢは、各スイッチ経路に按分される。このとき、出力スイッチ１１２、ＤＣフォーススイッチ１１３、ＤＣセンススイッチ１１４の経路を流れる電流をそれぞれＩＢ１、ＩＢ２、ＩＢ３とする。
【００３９】
インターフェイス部３００あるいはＤＵＴ２００の帯電部位の帯電量が図７に示した従来例と同一であるとすると、従来例では、出力スイッチ４１２に電流ＩＢが流れていたのに対して、図３に示した実施形態例では、各スイッチには電流ＩＢよりも小さい電流ＩＢ１、ＩＢ２、ＩＢ３が流れることになり、各スイッチに対する悪影響が軽減されることになる。
【００４０】
また、図７に示した従来例では、放電時に、出力スイッチ４１２の両端に生じる電圧は、出力スイッチ４１２のブレイクダウンを招くＶＢであったが、図３に示した実施形態例では、各スイッチがオン状態のため、それぞれのスイッチの両端に生じる電圧は、Ｒ１ＩＢ１、Ｒ２ＩＢ２、Ｒ３ＩＢ３となる。これらの電圧は、ＶＢよりも小さいため、放電電荷による各スイッチの電力損失が減少し、悪影響が軽減されることになる。
【００４１】
本実施形態における半導体試験装置１００は、実際に、ＥＳＤ（Electrostatic Discharge：静電気放電）シミュレータを用いて静電気耐量を評価した結果、従来方式と比較して数倍以上の静電気耐量があることが確認された。
【００４２】
次に、本発明の実施形態の別例について説明する。図４は、本発明の実施形態の別例の要部構成を示すブロック図である。本図の例は、ウェハプローバ３２０を使用して、ウェハプローバ３２０に載置されたＤＵＴ２００と半導体試験装置１００との接続を行なう場合の構成である。
【００４３】
本構成では、テスタコントローラ（ＴＳＣ）３３０が使用される。テスタコントローラ３３０は、ウェハプローバ３２０および半導体試験装置１００とそれぞれ専用のバスで接続されており、専用のバスを経由してウェハプローバ３２０に接続命令を送出し、ＤＵＴ２００と、ウェハプローバ３２０を介した半導体試験装置１００との接続を行なう。
【００４４】
したがって、半導体試験装置１００とウェハプローバ３２０との接続の際、あるいは、ウェハプローバ３２０を介した半導体試験装置１００とＤＵＴ２００との接続の際に、上記実施形態と同様の静電気発生の問題が生じることになる。このため、半導体試験装置１００内のスイッチをオンにし、出力電圧を０Ｖに設定した状態で接続を実施することが有効となる。
【００４５】
ここで、ＤＵＴ２００とウェハプローバ３２０との接続命令は、通常は、半導体試験装置１００のアプリケーションエンジニアやＤＵＴ２００のテストエンジニアにより開発された制御プログラムをテスタコントローラ３３０上で実行することにより行なわれる。この制御プログラムは、半導体試験装置１００やＤＵＴ２００の種類に応じて、個別に開発されることが多い。
【００４６】
本発明を適用するにあたって、これらの制御プログラム内で、本発明の動作、すなわち、各スイッチをオン状態にし、各出力を０Ｖに設定するための動作を記述することが考えられるが、半導体試験装置１００やＤＵＴ２００の種類毎に半導体試験装置１００のアプリケーションエンジニアやＤＵＴ２００のテストエンジニアが個別に開発することは、工数を要し、煩雑であり不具合の発生等につながるおそれがある。
【００４７】
そこで、以下に示すような手順で本実施形態の別例を実現することが有効である。すなわち、従来と同様の動作である半導体試験装置１００とウェハプローバ３２０あるいはＤＵＴ２００との接続命令を行なう一連のシーケンスを定義した関数を作成してサブルーチン化しておく。この関数を「関数１」とする。
【００４８】
また、本発明を適用した動作、すなわち、各スイッチをオン状態にし、各出力を０Ｖに設定する動作を定義した関数を作成してサブルーチン化しておく。この関数を「関数２」とする。さらに、接続時に関数２が行なった動作によって変更された状態を、スイッチオフ、出力なしの従来の状態に復帰させるための動作、例えば、ハードウェアリセットを定義した関数を作成して関数３とする。
【００４９】
これらの関数を、関数２、関数１、関数３の順番で動作を行なう一連の接続命令として定義し、半導体試験装置１００とＤＵＴ２００との接続時に、テスタコントローラ３３０から半導体試験装置１００およびウェハプローバ３２０に動作を実行させればよい。
【００５０】
この結果、図５のフローチャートに示すように、ＤＵＴ接続命令開始（Ｓ１０１）、半導体試験装置１００の出力部のスイッチをオンにして、出力電圧を０Ｖに設定（Ｓ１０２）、ウェハプローバ３２０あるいはＤＵＴ２００と半導体試験装置との接続（Ｓ１０３）、状態復帰（Ｓ１０４）、ＤＵＴ接続命令終了（Ｓ１０５）という一連の接続処理を実行することができ、接続後、ＤＵＴ２００の試験を実行することが可能となる（Ｓ１０６）。
【００５１】
このようにすることで、ウェハプローバ３２０およびＤＵＴ２００固有の制御プログラムは、必要に応じて関数１のみを作成すれば足り、半導体試験装置１００に固有の制御プログラムは、関数２および関数３のみを半導体試験装置１００のメーカから提供することで足りる。これにより、アプリケーションエンジニアやテストエンジニアの開発工数の増加や不具合発生を抑制することができるようになる。
【００５２】
また、従来から生産されている制御プログラムに本実施形態の別例を適用する場合、関数３の実行により、ＤＵＴ２００の試験直前には、半導体試験装置１００は従来の接続時と同じ状態に復帰する。このため、本実施形態の別例を適用することによる手順相違等の煩雑さも抑止することができる。
【００５３】
なお、上記の例では、本発明による接続手順をピンエレクトロニクス部１１０に適用した場合について説明したが、本発明は、半導体リレーを、ＤＵＴ２００との接続部分に用いたすべての半導体試験装置のリソース、例えば、ＤＰＳ（Device Power Supply）等に適用することができる。
【符号の説明】
【００５４】
１００…半導体試験装置
１１０…ピンエレクトロニクス部
１１１…ドライバ
１１２…出力スイッチ
１１３…ＤＣフォーススイッチ
１１４…ＤＣセンススイッチ
１１５…ＤＣ回路
１２０…制御部
３００…インターフェイス部
３１０…同軸線
３２０…ウェハプローバ
３３０…テスタコントローラ
４００…半導体試験装置
４１０…ピンエレクトロニクス部
４１１…ドライバ
４１２…出力スイッチ
４１３…ＤＣフォーススイッチ
４１４…ＤＣセンススイッチ
４１５…ＤＣ回路
４２０…制御部
１１１１…ＤＡＣ
１１１２…増幅器
【図１】
2012103102.tif 000003
【図２】
2012103102.tif 000004
【図３】
2012103102.tif 000005
【図４】
2012103102.tif 000006
【図５】
2012103102.tif 000007
【図６】
2012103102.tif 000008
【図７】
2012103102.tif 000009