(57)【要約】【課題】安定した電源電圧を供給する。【解決手段】メイン電源１０は、ＤＵＴ１の電源端子Ｐ１に電力を供給する。電源補償回路２０は、メイン電源１０からＤＵＴ１に流れる電源電流ＩＤＤから、補償電流ＩＣＭＰ’をＤＵＴ１とは別経路に引きこむ。補償電流ＩＣＭＰ’は、それとＤＵＴ１の電源端子Ｐ１に流れ込む動作電流ＩＯＰとの和が実質的に一定となるように生成される。電源補償回路２０は、試験状態においてＤＵＴ１と熱的に結合されるように配置される。【選択図】図６
2012122967.tif 000002
【特許請求の範囲】
【請求項１】
被試験デバイスを試験する試験装置であって、
前記被試験デバイスの電源端子に電力を供給するメイン電源と、
制御信号に応じて制御されるスイッチ素子を有し、当該スイッチ素子のオン、オフ状態に応じて補償電流を生成し、前記メイン電源から前記被試験デバイスへ流れる電源電流から、前記補償電流を前記被試験デバイスとは別経路に引きこむように構成された電源補償回路と、
を備え、
前記補償電流は、それと前記被試験デバイスの電源端子に流れ込む動作電流との和が実質的に一定となるように生成され、
前記電源補償回路は、試験状態において前記被試験デバイスと熱的に結合されるように配置されることを特徴とする試験装置。
【請求項２】
被試験デバイスを試験する試験装置であって、
前記被試験デバイスの電源端子に電力を供給するメイン電源と、
制御信号に応じて制御されるスイッチ素子を有し、当該スイッチ素子のオン、オフ状態に応じて補償電流を生成し、前記メイン電源から前記被試験デバイスへ流れる電源電流から、前記補償電流を前記被試験デバイスとは別経路に引きこむように構成された電源補償回路と、
を備え、
前記電源補償回路は、その消費電力と前記被試験デバイスの消費電力との和が実質的に一定となるように制御され、
前記電源補償回路は、試験状態において前記被試験デバイスと熱的に結合されるように配置されることを特徴とする試験装置。
【請求項３】
前記電源補償回路と前記被試験デバイスは、共通の冷却手段を介して接続されることを特徴とする請求項１または２に記載の試験装置。
【請求項４】
前記冷却手段は、ヒートシンクを含むことを特徴とする請求項３に記載の試験装置。
【請求項５】
前記冷却手段は、ペルチェ素子を含むことを特徴とする請求項３に記載の試験装置。
【請求項６】
前記被試験デバイスが装着されるソケットが実装されるボードをさらに備え、
前記電源補償回路は、前記ボードの前記ソケットと同じ面であって、前記ソケットと隣接する位置に実装され、
前記電源補償回路と前記被試験デバイスは、前記メイン電源と前記被試験デバイスの前記電源端子の間を電気的に接続する電源ラインを介して、熱的に結合されることを特徴とする請求項１または２に記載の試験装置。
【請求項７】
前記被試験デバイスが装着されるソケットが実装されるボードをさらに備え、
前記電源補償回路は、前記ボードの前記ソケットとは反対の面であって、前記ソケットとオーバーラップする位置に実装されていることを特徴とする請求項１または２に記載の試験装置。
【請求項８】
前記電源補償回路は、前記電源端子と接地端子の間に設けられたソーススイッチを含み、前記ソーススイッチをノーマリオンとして電流を発生させ、スイッチングによって前記ソーススイッチをオフしたときの電流の変化量を、ソース補償電流として前記被試験デバイスの前記電源端子に注入することを特徴とする請求項１から７のいずれかに記載の試験装置。
【請求項９】
前記電源補償回路は、
前記電源端子と接地端子の間に設けられたシンクスイッチをさらに含み、前記シンクスイッチをノーマリオフとし、スイッチングによって前記シンクスイッチをオンしたときに流れる電流を、前記被試験デバイスとは別経路に引きこむことを特徴とする請求項８に記載の試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源の安定化技術に関する。
【背景技術】
【０００２】
ＣＭＯＳ（Complementary Metal Oxide Semiconductor）テクノロジを用いたＣＰＵ（Central Processing Unit）、ＤＳＰ（Digital Signal Processor）、メモリなどの半導体集積回路（以下、ＤＵＴという）を試験する際、ＤＵＴ内のフリップフロップやラッチは、クロックが供給される動作中は電流が流れ、クロックが停止すると回路が静的な状態となって電流が減少する。したがって、ＤＵＴの動作電流（負荷電流）の合計は、試験の内容などに応じて時々刻々と変動する。
【０００３】
ＤＵＴに電力を供給する電源回路はたとえばレギュレータを用いて構成され、理想的には負荷電流にかかわらず一定の電力を供給可能である。しかしながら実際の電源回路は、無視できない出力インピーダンスを有し、また電源回路とＤＵＴの間にも無視できないインピーダンス成分が存在するため、負荷変動によって電源電圧が変動してしまう。
【０００４】
電源電圧の変動は、ＤＵＴの試験マージンに深刻な影響を及ぼす。また電源電圧の変動は、試験装置内のその他の回路ブロック、たとえばＤＵＴに供給するパターンを生成するパターン発生器や、パターンの遷移タイミングを制御するためのタイミング発生器の動作に影響を及ぼし、試験精度を悪化させる。
【０００５】
特許文献２に記載の技術では、被試験デバイスに電源電圧を供給するメインの電源に加えて、ドライバの出力によってオン、オフが制御されるスイッチを含む補償回路が設けられる。そして、被試験デバイスに供給されるテストパターンに応じて発生しうる電源電圧の変動をキャンセルするように、スイッチ素子に対する補償用の制御パターンをテストパターンに対応付けて定義しておく。実試験時には、テストパターンを被試験デバイスに供給しつつ、補償回路のスイッチを制御パターンに応じてスイッチングすることにより、電源電圧を一定に保つことができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−２０５８１３号公報
【特許文献２】国際公開第１０／０２９７０９Ａ１号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１に開示される技術では、ＤＵＴに印加するテストパターンを読み取ってから電源電圧を補償するため、急峻な電源電圧に追従できず、試験パターンに対して電源電圧補償の遅れが生ずる可能性がある。また電源補償回路が電源回路の一部として構成されるため、電源回路とＤＵＴの間のインピーダンスにより制限された周波数帯域でしか補償することができない。また、補償する電源変動の可変量、分解能に応じた多ビットのＤ／Ａコンバータが必要となる。
【０００８】
本発明は係る状況に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、被試験デバイスに安定した電源電圧を供給可能な試験装置の提供にある。
【課題を解決するための手段】
【０００９】
本発明のある態様は、被試験デバイスを試験する試験装置に関する。試験装置は、被試験デバイスの電源端子に電力を供給するメイン電源と、電源補償回路と、を備える。電源補償回路は、制御信号に応じて制御されるスイッチ素子を有し、当該スイッチ素子のオン、オフ状態に応じて補償電流を生成し、メイン電源から被試験デバイスへ流れる電源電流から、補償電流を被試験デバイスとは別経路に引きこむように構成される。補償電流は、それと被試験デバイスの電源端子に流れ込む動作電流との和が実質的に一定となるように生成される。電源補償回路は、試験状態において被試験デバイスと熱的に結合されるように配置される。
【００１０】
この態様によると、被試験デバイスに流れる動作電流と、補償電流の和が一定に保たれるため、一方が増加するとき他方は減少する関係が成り立つ。つまり電源補償回路の消費電力と被試験デバイスの消費電力とはトレードオフの関係にあり、一方の発熱量が大きくなるとき他方の発熱量は減少する。被試験デバイスと電源補償回路を熱的に結合することにより、一方の発熱量が大きい場合に、その熱量が他方へと伝搬するため、被試験デバイスと電源補償回路の温度が一定に保たれるように熱的なフィードバックがかかる。その結果、被試験デバイスの温度変動を抑制することができ、動作電流の変動を抑制でき、電源補償回路によって、安定した動作電流に応じて定められた補償電流を供給することにより、電源電圧の変動を一定に保つことができる。
【００１１】
電源補償回路と被試験デバイスは、共通の冷却手段を介して接続されてもよい。
【００１２】
冷却手段は、ヒートシンクを含んでもよい。冷却手段は、ペルチェ素子を含んでもよい。
【００１３】
被試験デバイスが装着されるソケットが実装されるボードをさらに備えてもよい。電源補償回路は、ボードのソケットと同じ面であって、ソケットと隣接する位置に実装され、電源補償回路と被試験デバイスは、メイン電源と被試験デバイスの電源端子の間を電気的に接続する電源ラインを介して、熱的に結合されてもよい。
【００１４】
被試験デバイスが装着されるソケットが実装されるボードをさらに備えてもよい。電源補償回路は、ボードのソケットとは反対の面であって、ソケットとオーバーラップする位置に実装されていてもよい。
【００１５】
電源補償回路は、電源端子と接地端子の間に設けられたソーススイッチを含み、ソーススイッチをノーマリオンとして電流を発生させ、スイッチングによってソーススイッチをオフしたときの電流の変化量を、ソース補償電流として被試験デバイスの電源端子に注入してもよい。
【００１６】
電源補償回路は、電源端子と接地端子の間に設けられたシンクスイッチをさらに含み、シンクスイッチをノーマリオフとし、スイッチングによってシンクスイッチをオンしたときに流れる電流を、被試験デバイスとは別経路に引きこんでもよい。
【００１７】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置などの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１８】
本発明のある態様によれば、温度変動を抑制し、電源電圧を安定化できる。
【図面の簡単な説明】
【００１９】
【図１】実施の形態に係る試験装置の構成を示す回路図である。
【図２】ソーススイッチにより生成される補償パルス電流を示す波形図である。
【図３】制御パターンを計算する方法の一例を示すフローチャートである。
【図４】動作電流、電源電流、ソース補償電流およびソースパルス電流の一例を示す波形図である。
【図５】消費電力を低減するための制御方法を示す波形図である。
【図６】図６（ａ）、（ｂ）は、ＤＵＴと電源補償回路の第１の配置例を示す図である。
【図７】ＤＵＴと電源補償回路の第２の配置例を示す図である。
【図８】ＤＵＴと電源補償回路の第３の配置例を示す図である。
【発明を実施するための形態】
【００２０】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２１】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００２２】
図１は、実施の形態に係る試験装置２の構成を示す回路図である。図１には試験装置２に加えて、試験対象の半導体デバイス（以下、ＤＵＴと称す）１が示される。
【００２３】
ＤＵＴ１は、複数のピンを備え、その中の少なくともひとつが電源電圧ＶＤＤを受けるための電源端子Ｐ１であり、別の少なくともひとつが接地端子Ｐ２である。複数の入出力（Ｉ／Ｏ）端子Ｐ３は、外部からのデータを受け、あるいは外部にデータを出力するために設けられており、試験時においては、試験装置２から出力される試験信号（テストパターン）ＳＴＥＳＴを受け、あるいは試験信号ＳＴＥＳＴに応じたデータを試験装置２に対して出力する。図１には、試験装置２の構成のうち、ＤＵＴ１に対して試験信号を与える構成が示されており、ＤＵＴ１からの信号を評価するための構成は省略されている。
【００２４】
試験装置２は、メイン電源１０、パターン発生器ＰＧ、複数のタイミング発生器ＴＧおよび波形整形器ＦＣ、複数のドライバＤＲ、電源補償回路２０を備える。
【００２５】
試験装置２は複数ｎ個のチャンネルＣＨ１〜ＣＨｎを備えており、その中のいくつか（ＣＨ１〜ＣＨ４）がＤＵＴ１の複数のＩ／Ｏ端子Ｐ３に割り当てられる。図１では、ｎ＝６の場合が示されるが、実際の試験装置２のチャンネル数は、数百〜数千のオーダーである。
【００２６】
メイン電源１０は、ＤＵＴ１の電源端子Ｐ１に供給すべき電源電圧ＶＤＤを生成する。たとえばメイン電源１０は、リニアレギュレータやスイッチングレギュレータなどで構成され、電源端子Ｐ１に供給される電源電圧ＶＤＤを、目標値と一致するようにフィードバック制御する。キャパシタＣｓは、電源電圧ＶＤＤを平滑化するために設けられる。メイン電源１０は、ＤＵＴ１に対する電源電圧の他、試験装置２内部のその他のブロックに対する電源電圧も生成する。メイン電源１０からＤＵＴ１の電源端子Ｐ１への出力電流を、電源電流ＩＤＤと称する。
【００２７】
メイン電源１０は、有限の応答速度を有する電圧・電流源であるため、その負荷電流、つまりＤＵＴ１の動作電流ＩＯＰの急峻な変化に追従できない場合がある。たとえば動作電流ＩＯＰがステップ状に変化するとき、電源電圧ＶＤＤはオーバーシュート、あるいはアンダーシュートしたり、その後のリンギングをともなったりする。電源電圧ＶＤＤの変動は、ＤＵＴ１の正確な試験を妨げる。なぜならＤＵＴ１にエラーが検出されたとき、それがＤＵＴ１の製造不良によるものなのか、電源電圧ＶＤＤの変動によるものなのかを区別することができないからである。
【００２８】
電源補償回路２０は、メイン電源１０の応答速度を補うために設けられる。ＤＵＴ１の設計者は、ある既知の試験信号ＳＴＥＳＴ（テストパターンＳＰＴＮ）が供給された状態において、ＤＵＴ１の内部回路の動作率の時間推移を推定可能であるから、ＤＵＴ１の動作電流ＩＯＰの時間波形を正確に予測することができる。ここでの予測とは、コンピュータシミュレーションを用いた計算や、同じ構成を有するデバイスを対象とした実測などが含まれ、特にその手法は限定されない。
【００２９】
一方、メイン電源１０の応答速度（利得、フィードバック帯域）が既知であれば、予測される動作電流ＩＯＰに応答してメイン電源１０が生成する電源電流ＩＤＤもまた予測することができる。そうすると、予測される動作電流ＩＯＰと電源電流ＩＤＤの差分を、電源補償回路２０によって補うことにより、電源電圧ＶＤＤを安定化することができる。
なお電源電圧ＶＤＤ’と電源電流ＩＤＤの間には微分、もしくは積分関係が成り立つ。具体的には、メイン電源１０ならびにメイン電源１０から電源端子Ｐ１までの経路のインピーダンスが、容量性、誘導性、抵抗性のいずれが支配的であるかによって、電圧と電流の微分、積分の関係が定まる。
【００３０】
電源補償回路２０は、ソース補償回路２０ａ、シンク補償回路２０ｂを備える。たとえばソース補償回路２０ａは、電源端子Ｐ１と接地端子の間に設けられたソーススイッチＳＷ１を含む。同様にたとえばシンク補償回路２０ｂは、電源端子Ｐ１と接地端子の間に設けられたシンクスイッチＳＷ２を含む。ソーススイッチＳＷ１、シンクスイッチＳＷ２はそれぞれ、ＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を利用したスイッチであり、制御信号ＳＣＮＴ１、ＳＣＮＴ２に応じて制御される。なお、ソーススイッチＳＷ１と直列に電流源を設けてもよいし、シンクスイッチＳＷ２と直列に電流源を設けてもよい。
【００３１】
ソーススイッチＳＷ１は、電源電圧ＶＤＤの低下を抑制するために、動作電流ＩＯＰに対して電源電流ＩＤＤが不足する電流成分を、補償パルス電流ＩＳＲＣ（ソースパルス電流）としてＤＵＴ１の電源端子Ｐ１に注入する。ソーススイッチＳＷ１は、メイン電源１０ａの出力端子と接地端子の間に設けられ、そのゲートには、制御信号ＳＣＮＴ１が入力される。ソーススイッチＳＷ１はノーマリオンであり、定常的なオン状態において所定レベルＩＤＣの電流を発生する。
つまりメイン電源１０の出力電流ＩＤＤは、定常的に、以下の式で与えられる。
ＩＤＤ＝ＩＯＰ＋ＩＤＣ
【００３２】
ソーススイッチＳＷ１が制御信号ＳＣＮＴ１に応じてオフすると、ソーススイッチＳＷ１に流れる電流Ｉｓは急峻にゼロとなる。メイン電源１０の応答は、ソーススイッチＳＷ１のスイッチングに追従できないため、ソーススイッチＳＷ１に流れる電流Ｉｓの減少分が、補償パルス電流ＩＳＲＣとしてＤＵＴ１に注入される。
【００３３】
図２は、ソーススイッチＳＷ１により生成される補償パルス電流ＩＳＲＣ（ＩＣＭＰ）を示す波形図である。ソーススイッチＳＷ１は、制御信号ＳＣＮＴ１がハイレベルのときオン、ローレベルのときオフする。電源補償回路２０は、ソースパルス電流ＩＳＲＣをメイン電源１０とは別経路から電源端子Ｐ１に注入する。実効的な補償電流ＩＣＭＰの波形は、補償パルス電流ＩＣＭＰの時間平均により与えられる。
【００３４】
一方、シンクスイッチＳＷ２は、電源電圧ＶＤＤの上昇を抑制するために、動作電流ＩＯＰに対して過剰な電源電流ＩＤＤをＤＵＴ１とは別経路に引きこむ。シンクスイッチＳＷ２は、ソーススイッチＳＷ１と同様に、メイン電源１０ａの出力端子と接地端子の間に設けられ、そのゲートには、制御信号ＳＣＮＴ２が入力される。シンクスイッチＳＷ２はノーマリオフである。シンクスイッチＳＷ２が制御信号ＳＣＮＴ２に応じてオンすると、補償パルス電流ＩＳＩＮＫ（シンクパルス電流ともいう）が生成される。メイン電源１０は、シンクスイッチＳＷ２の急速なオフに追従できないため、電源端子Ｐ１に流れ込む電源電流ＩＤＤから、シンクパルス電流ＩＳＩＮＫがＤＵＴ１とは別経路に引きこまれる。
【００３５】
ＤＵＴ１の電源端子Ｐ１に流れ込む動作電流ＩＯＰ、メイン電源１０が出力する電源電流ＩＤＤ、および電源補償回路２０が出力する補償電流ＩＣＭＰの間には、電流保存則から、式（１）、（２）が成り立つ。
ＩＯＰ＝ＩＤＤ＋ＩＣＭＰ    …（１）
ＩＣＭＰ＝ＩＳＲＣ−ＩＳＩＮＫ      …（２）
【００３６】
つまり、補償電流ＩＣＭＰの正の成分が、ソースパルス電流ＩＳＲＣとしてソーススイッチＳＷ１から供給され、補償電流ＩＣＭＰの負の成分が、シンクパルス電流ＩＳＩＮＫとしてシンクスイッチＳＷ２から供給される。
【００３７】
ドライバＤＲ１〜ＤＲ６のうち、ドライバＤＲ６は、ソーススイッチＳＷ１に割り当てられ、ドライバＤＲ５はシンクスイッチＳＷ２に割り当てられる。別の少なくともひとつのドライバＤＲ１〜ＤＲ４は、それぞれ、ＤＵＴ１の少なくともひとつのＩ／Ｏ端子Ｐ３に割り当てられる。
【００３８】
波形整形器ＦＣおよびタイミング発生器ＴＧをインタフェース回路４と総称する。複数の４１〜４６は、チャンネルＣＨ１〜ＣＨ６ごと、言い換えればドライバＤＲ１〜ＤＲ６ごとに設けられる。ｉ番目（１≦ｉ≦６）のインタフェース回路４ｉは、入力されたパターン信号ＳＰＴＮｉをドライバＤＲに適した信号形式に整形し、対応するドライバＤＲｉへと出力する。
【００３９】
パターン発生器ＰＧは、テストプログラムにもとづき、インタフェース回路４１〜４６に対するパターン信号ＳＰＴＮを生成する。具体的にパターン発生器ＰＧは、ＤＵＴ１のＩ／Ｏ端子Ｐ３に割り当てられたドライバＤＲ１〜ＤＲ４に対しては、各ドライバＤＲｉが生成すべき試験信号ＳＴＥＳＴｉを記述するテストパターンＳＰＴＮｉを、そのドライバＤＲｉに対応するインタフェース回路４ｉに対して出力する。テストパターンＳＰＴＮｉは、試験信号ＳＴＥＳＴｉの各サイクル（ユニットインターバル）におけるレベルを示すデータと、信号レベルが遷移するタイミングを記述するデータを含む。
【００４０】
またパターン発生器ＰＧは、必要な補償電流ＩＣＭＰに応じて定められた補償用の制御パターンＳＰＴＮ＿ＣＭＰを生成する。制御パターンＳＰＴＮ＿ＣＭＰは、ソーススイッチＳＷ１に割り当てられたドライバＤＲ６が生成すべき制御信号ＳＣＮＴ１を記述する制御パターンＳＰＴＮ＿ＣＭＰ１と、シンクスイッチＳＷ２に割り当てられたドライバＤＲ５が生成すべき制御信号ＳＣＮＴ２を記述する制御パターンＳＰＴＮ＿ＣＭＰ２を含む。制御パターンＳＰＴＮ＿ＣＭＰ１、ＳＰＴＮ＿ＣＭＰ２はそれぞれ、各サイクルにおけるソーススイッチＳＷ１、シンクスイッチＳＷ２のオン、オフ状態を指定するデータと、オンオフを切りかえるタイミングを記述するデータを含む。
【００４１】
パターン発生器ＰＧは、テストパターンＳＰＴＮ１〜ＳＰＴＮ４にもとづいて、つまりＤＵＴ１の動作電流の変動に応じて、それを補償しうる制御パターンＳＰＴＮ＿ＣＭＰ１、ＳＰＴＮ＿ＣＭＰ２を生成し、対応するインタフェース回路４６、４５に出力する。
【００４２】
上述のように、テストパターンＳＰＴＮ１〜ＳＰＴＮ４が既知であれば、ＤＵＴ１の動作電流ＩＯＰの時間波形が予測でき、電源電圧ＶＤＤを一定に保つために発生すべき補償電流ＩＣＭＰ、すなわちＩＳＲＣ、ＩＳＩＮＫの時間波形を計算することができる。
予測される動作電流ＩＯＰが電源電流ＩＤＤより大きい場合、電源補償回路２０はソース補償電流ＩＳＲＣを発生して不足する電流を補う。ソース補償電流ＩＳＲＣに必要な電流波形は予測可能であるから、それが適切に得られるようにソーススイッチＳＷ１を制御する。たとえばソーススイッチＳＷ１を、パルス幅変調によって制御してもよい。あるいはパルス振幅変調、ΔΣ変調、パルス密度変調、パルス周波数変調などを利用してもよい。
【００４３】
図３は、制御パターンを計算する方法の一例を示すフローチャートである。ＤＵＴ１に与えるテストパターン、回路情報にもとづいて、ＤＵＴ１の動作電流ＩＯＰが推定される（Ｓ１００）。またメイン電源１０に負荷としてＤＵＴ１が接続された状態において、ＤＵＴ１にそのイベントが発生したときに、メイン電源１０から出力される電源電流ＩＤＤを計算する（Ｓ１０２）。そして、理想電源を実現したい場合には、推定される動作電流ＩＯＰと電源電流ＩＤＤの差分を、電源補償回路２０によって生成すべき補償電流ＩＣＭＰとする（Ｓ１０４）。
【００４４】
そして、生成すべき補償電流ＩＣＭＰの波形に、ΔΣ変調、ＰＷＭ（パルス幅変調）、ＰＤＭ（パルス密度変調）、ＰＡＭ（パルス振幅変調）、ＰＦＭ（パルス周波数変調）などを施すことにより、ビットストリームの制御パターンＳＰＴＮ＿ＣＭＰを生成する（Ｓ１０６）。たとえば、補償電流ＩＣＭＰをテストサイクルごとにサンプリングし、サンプリングされた補償電流ＩＣＭＰをパルス変調してもよい。
【００４５】
以上が試験装置２の構成である。続いてその動作を説明する。
図４では、ソーススイッチＳＷ１が生成する定常的な電流ＩＤＣの影響は無視している。図４は、動作電流ＩＯＰ、電源電流ＩＤＤ、ソース補償電流ＩＳＲＣおよびソースパルス電流ＩＳＲＣの一例を示す波形図である。ある試験信号ＳＴＥＳＴが供給されたＤＵＴ１の動作電流ＩＯＰがステップ状に増加したとする。これに応答して、メイン電源１０から電源電流ＩＤＤが供給されるが、それは応答速度の制限から、理想的なステップ波形とはならず、ＤＵＴ１に供給すべき電流が不足する。その結果、補償電流ＩＳＲＣを供給しなければ、電源電圧ＶＤＤは破線で示すように低下する。
【００４６】
電源補償回路２０は、動作電流ＩＯＰと電源電流ＩＤＤの差分に対応するソース補償電流ＩＣＭＰを生成する。ソース補償電流ＩＣＭＰは、制御信号ＳＣＮＴ１に応じて生成されるソースパルス電流ＩＳＲＣで与えられる。ソース補償電流ＩＣＭＰは、動作電流ＩＯＰの変化直後に最大量必要であり、その後、徐々に低下させる必要がある。そこで、たとえばＰＷＭ（パルス幅変調）を用いてソーススイッチＳＷ１のオン時間（デューティ比）を、時間とともに低下させることにより、必要なソース補償電流ＩＣＭＰを生成できる。
【００４７】
試験装置２のすべてのチャンネルがテストレートに応じて同期動作する場合、制御信号ＳＣＮＴ１の周期は、ＤＵＴ１に供給されるデータの周期（ユニットインターバル）、もしくはその整数倍、あるいは整数分の１に相当する。たとえばユニットインターバルが４ｎｓのシステムにおいて、制御信号ＳＣＮＴ１の周期が４ｎｓであれば、制御信号ＳＣＮＴ１に含まれる各パルスのオン期間ＴＯＮが、０〜４ｎｓの間で調節されうる。メイン電源１０の応答速度は数百ｎｓ〜数μｓのオーダーであるため、補償電流ＩＣＭＰの波形は、制御信号ＳＣＮＴ１に含まれる数百個のパルスによって制御できる。ソース補償電流ＩＳＲＣの波形から、それを生成するために必要な制御信号ＳＣＮＴ１を導出する方法については後述する。
【００４８】
反対に動作電流ＩＯＰが電源電流ＩＤＤより小さい場合、電源補償回路２０はシンク補償電流ＩＣＭＰが得られるように、シンクパルス電流ＩＳＩＮＫを発生して、過剰な電流を引き抜く。
【００４９】
以上が試験装置２の動作である。
このように、電源補償回路２０を設けることにより、メイン電源１０の応答速度の不足を補い、図４に実線で示すように、電源電圧ＶＤＤを一定に保つことができる。この試験装置２は、以下の利点を有する。
【００５０】
第１に、図１の試験装置２では、単一のメイン電源１０を利用して、シンクとソース両方の補償電流を生成することができる。つまり、メイン電源１０とは別の電源が不要となるため、システムが簡素化され、コストを下げることができる。
【００５１】
また、ソーススイッチＳＷ１およびシンクスイッチＳＷ２は、ＮチャンネルＭＯＳＦＥＴで構成され、そのソースは接地される。したがって、ＭＯＳＦＥＴのゲートソース間電圧ＶＧＳは制御信号ＳＣＮＴの電圧と一致し、電源電圧ＶＤＤの変動の影響を受けにくい。つまりＭＯＳＦＥＴのオン抵抗が、電源電圧ＶＤＤの変動の影響を受けにくい。ＭＯＳＦＥＴのオン抵抗が変動すると、設計通りの補償電流ＩＣＭＰを生成できなり、さらなる電源電圧ＶＤＤの変動を引き起こすことになる。これに対して図１の試験装置２によれば、電源電圧ＶＤＤが変動したとしても、補償電流ＩＣＭＰの変動を防止できる。
【００５２】
また、ＮチャンネルＭＯＳＦＥＴは、同サイズのＰチャンネルＭＯＳＦＥＴに比べて、オン抵抗が低いため、電源補償回路２０を小型化できるという利点がある。
【００５３】
なお、図１の電源補償回路２０において、ソーススイッチＳＷ１に流れる定常的な電流ＩＤＣは無駄な電流であり、メイン電源１０の消費電力を増加させるという問題がある。この問題は、以下の処理により低減できる。
図５は、消費電力を低減するための制御方法を示す波形図である。初期状態において電流Ｉｓ、ＩＯＰ、ＩＤＤはいずれもゼロである。時刻ｔ１に、ＤＵＴ１の動作電流が変化することが既知であるとき、パターン発生器ＰＧはそれに先だつ時刻ｔ０から、制御信号ＳＣＮＴ１のデューティ比を徐々に上昇させ、ソーススイッチＳＷ１に流れる電流Ｉｓを、メイン電源１０が追従可能な速度にて、ゼロから所定電流ＩＤＣまで増加させる。これにともない、メイン電源１０の出力電流ＩＤＤも増加する。この間の補償電流ＩＣＭＰはゼロとなる。
【００５４】
時刻ｔ１〜ｔ２の間の動作は、図２を参照して説明した通りである。時刻ｔ２に補償動作が完了すると、ソーススイッチＳＷ１に流れる電流ＩＤＣが無駄となる。そこで、パターン発生器ＰＧは、制御信号ＳＣＮＴ１のデューティ比を徐々に低下させ、ソーススイッチＳＷ１に流れる電流Ｉｓを、メイン電源１０が追従可能な速度でゼロまで低下させる。
図５の制御を行えば、無駄な電流（ハッチング）を減らすことができる。
【００５５】
図１に戻る。図１の試験装置２においては、以下の式が成り立つ。
ＩＤＤ＝ＩＯＰ＋（ＩＤＣ−ＩＳＲＣ）＋ＩＳＩＮＫ    …（３）
【００５６】
式（３）の右辺に現れる電流（ＩＤＣ−ＩＳＲＣ）＋ＩＳＩＮＫは、電源補償回路２０が、メイン電源１０からＤＵＴ１へ流れる電源電流ＩＤＤから、ＤＵＴ１とは別経路に引きこむ電流（以下、補償電流ＩＣＭＰ’という）を表す。この補償電流ＩＣＭＰ’は、式（２）の補償電流ＩＣＭＰとは異なる量であることに注意すべきである。
ＩＣＭＰ’＝（ＩＤＣ−ＩＳＲＣ）＋ＩＳＩＮＫ      …（４）
そして、電源補償回路２０に与えられる制御パターンＳＰＴＮ＿ＣＭＰは、動作電流ＩＯＰと補償電流ＩＣＭＰ’の和が実質的に一定となるように定められている。
【００５７】
図１において、ＤＵＴ１の消費電力ＰＤＵＴ、ソース補償回路２０ａの消費電力ＰＳＲＣ、シンク補償回路２０ｂの消費電力ＰＳＩＮＫはそれぞれ、以下の式で与えられる。
ＰＤＵＴ＝ＶＤＤ×ＩＯＰ
ＰＳＲＣ＝ＶＤＤ×（ＩＤＣ−ＩＳＲＣ）
ＰＳＩＮＫ＝ＶＤＤ×ＩＳＩＮＫ
【００５８】
ソース補償回路２０ａおよびシンク補償回路２０ｂの消費電力ＰＳＲＣ、ＰＳＩＮＫの合計、つまり電源補償回路２０の消費電力ＰＣＭＰは、
ＰＣＭＰ＝ＰＳＲＣ＋ＰＳＩＮＫ
＝ＶＤＤ×（ＩＤＣ−ＩＳＲＣ）＋ＶＤＤ×ＩＳＩＮＫ
＝ＶＤＤ×（ＩＤＣ−ＩＳＲＣ＋ＩＳＩＮＫ）＝ＶＤＤ×ＩＣＭＰ’
で与えられる。
【００５９】
ここで、ＤＵＴ１の消費電力ＰＤＵＴと電源補償回路２０の消費電力ＰＣＭＰに着目する。
ＰＤＵＴ＋ＰＣＭＰ＝ＶＤＤ×ＩＯＰ＋ＶＤＤ×ＩＣＭＰ’＝ＶＤＤ×（ＩＯＰ＋ＩＣＭＰ’）
上述のように、動作電流ＩＯＰと補償電流ＩＣＭＰ’の和は一定に保たれるため、ＤＵＴ１と電源補償回路２０の消費電力の合計は一定に保たれる。
言い換えれば、電源補償回路２０は、その消費電力ＰＣＭＰとＤＵＴ１の消費電力ＰＤＵＴとの和が実質的に一定となるように制御される。
【００６０】
そしてＤＵＴ１と電源補償回路２０それぞれの発熱量ＱＤＵＴ、ＱＣＭＰは、それぞれの消費電力ＰＤＵＴ、ＰＣＭＰに比例すると近似することができる。つまり、ＤＵＴ１と電源補償回路２０の発熱量の合計も、実質的に一定に保たれると考えてよい。
【００６１】
このような試験装置２において、電源補償回路２０は、ＤＵＴ１と熱的に結合されるように配置されることが好ましい。つまり、ＤＵＴ１と電源補償回路２０は、相互に発生した熱量を交換する。ＤＵＴ１と電源補償回路２０は、一方の発熱量が大きくなると、他方の発熱量が小さくなり、その合計が一定に保たれる関係が成り立つ。したがって、ＤＵＴ１と電源補償回路２０を熱的に結合することにより、ＤＵＴ１と電源補償回路２０の温度の変動を抑制できる。
【００６２】
ＤＵＴ１および電源補償回路２０の温度変動を抑制することにより、以下の効果を得ることができる。
ＤＵＴ１の動作電流ＩＯＰは温度に依存して変化する。したがって電源電圧ＶＤＤの変動を抑制するためには、補償電流ＩＣＭＰ’の量も、温度に依存して変化させる必要がある。したがってもし、ＤＵＴ１と電源補償回路２０が熱的に結合されていなければ、ＤＵＴ１の温度が変動すると、それに応じて補償電流ＩＣＭＰ’を適切なレベルに調節しなければならない。さもなければ、動作電流ＩＯＰと補償電流ＩＣＭＰ’の和が一定に保たれず、電源電圧ＶＤＤが変動してしまう。
【００６３】
これに対して実施の形態では、ＤＵＴ１と電源補償回路２０が熱的に結合されているため、ＤＵＴ１および電源補償回路２０の温度変動が抑制される。その結果、温度に依存した補償電流ＩＣＭＰ’の調整が不要となり、あるいは調節が必要であってもその幅が小さくて済むという利点がある。
【００６４】
続いて、ＤＵＴ１と電源補償回路２０を熱的に結合する配置について、好適な具体例をもとに説明する。
図６（ａ）、（ｂ）は、ＤＵＴ１と電源補償回路２０の第１の配置例を示す図である。図６（ａ）は、斜視図、図６（ｂ）は断面図を示す。
ボード３０上には、ＤＵＴ１を着脱可能に装着するためのソケット３２が実装されている。またボード３０上には、電源補償回路２０も実装される。ＤＵＴ１の電源端子Ｐ１とメイン電源１０（不図示）の間は、ボード３０に形成された電源ラインＬＶＤＤを介して接続される。また、電源ラインＬＶＤＤの途中から、補償電流ＩＣＭＰ’を分岐するようにして、電源補償回路２０が配置される。そして電源補償回路２０とＤＵＴ１は、共通の冷却手段（図６（ａ）において不図示）を介して接続される。
【００６５】
図６（ｂ）は、図６（ａ）の試験装置２の断面図を示す。ＤＵＴ１と電源補償回路２０は、共通の冷却手段３４に接続されている。たとえば冷却手段３４は、ヒートシンクであってもよいし、ペルチェ素子であってもよい。図６（ａ）、（ｂ）の構成によれば、電源補償回路２０とＤＵＴ１の間で、電源補償回路２０とＤＵＴ１の温度が実質的に一定となるように熱交換が行われる。その結果、ＤＵＴ１の温度変動を抑制することができる。
【００６６】
図７は、ＤＵＴ１と電源補償回路２０の第２の配置例を示す図である。図７において、ＤＵＴ１と電源補償回路２０は、近接して配置され、両者は主として電源ラインＬＶＤＤを介して熱的に結合される。電源ラインＬＶＤＤを介して熱交換するためには、ＤＵＴ１と電源補償回路２０の距離が十分に短ければよい。ボード上の配線は、銅とそれに対するメッキ（たとえば金メッキ）で形成されるため、その熱伝導率はきわめて高い。したがって、両者の間隔ｄが数ｍｍ程度であれば、電源ラインＬＶＤＤを介して十分な熱交換が可能となり、ＤＵＴ１と電源補償回路２０を熱的に結合することができる。
【００６７】
図８は、ＤＵＴ１と電源補償回路２０の第３の配置例を示す図である。電源補償回路２０は、ボード３０のソケット３２とは反対の面に、ソケット３２とオーバーラップする位置に実装される。そして、ＤＵＴ１と電源補償回路２０は、主として、ボード３０を貫通するスルーホール３６を介して電気的および熱的に結合される。図８には単一のスルーホール３６のみが示されるが、現実的には、ＤＵＴ１と電源補償回路２０は、多数の並列なスルーホールを介して接続されるため、ＤＵＴ１と電源補償回路２０は、十分な熱交換が可能となる。
【００６８】
実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【００６９】
ソース補償回路２０ａのみ設ける場合、ソース補償回路２０ａに定常的な電流ＩＤＣを発生させてもよい。そして、電源電流ＩＤＤが動作電流ＩＯＰに対して不足するときは、ソース補償回路２０ａが発生する電流ＩＳＲＣを、定常的な電流ＩＤＣから相対的に増加させてもよい。反対に、電源電流ＩＤＤが動作電流ＩＯＰに対して過剰なときは、ソース補償回路２０ａが発生する電流ＩＳＲＣを、定常的な電流ＩＤＣから相対的に減少させてもよい。
シンク補償回路２０ｂのみ設ける場合、シンク補償回路２０ｂに定常的な電流ＩＤＣを発生させてもよい。そして、電源電流ＩＤＤが動作電流ＩＯＰに対して不足するときは、シンク補償回路２０ｂが発生する電流ＩＳＩＮＫを、定常的な電流ＩＤＣから相対的に減少させてもよい。反対に、電源電流ＩＤＤが動作電流ＩＯＰに対して過剰なときは、シンク補償回路２０ｂが発生する電流ＩＳＩＮＫを、定常的な電流ＩＤＣから相対的に増加させてもよい。
これにより、試験装置全体の消費電流は、定常的な電流ＩＤＣ分増加するが、それと引きかえに、単一のスイッチのみで、補償電流ＩＳＲＣ、ＩＳＩＮＫを発生させることができる。
【符号の説明】
【００７０】
１…ＤＵＴ、２…試験装置、ＰＧ…パターン発生器、ＴＧ…タイミング発生器、ＦＣ…波形整形器、４…インタフェース回路、ＤＲ…ドライバ、１０…メイン電源、１２ａ…補助電源、ＳＷ１…ソーススイッチ、ＳＷ２…シンクスイッチ、Ｐ１…電源端子、Ｐ２…接地端子、Ｐ３…Ｉ／Ｏ端子、２０…電源補償回路、２０ａ…ソース補償回路、２０ｂ…シンク補償回路、３０…ボード、３２…ソケット、３４…冷却手段。
【図１】
2012122967.tif 000003
【図２】
2012122967.tif 000004
【図３】
2012122967.tif 000005
【図４】
2012122967.tif 000006
【図５】
2012122967.tif 000007
【図６】
2012122967.tif 000008
【図７】
2012122967.tif 000009
【図８】
2012122967.tif 000010