(57)【要約】      （修正有）【課題】意図しない低周波信号の入力を防止し、規格値を超過するドレイン電流が発生することのない接合形電界トランジスタを用いた増幅回路装置を提供する。【解決手段】Ｊ−ＦＥＴの封止部材内で、ゲートと直列に容量を付加し、当該容量とＪ−ＦＥＴのゲート−ソース間に接続される抵抗とによってハイパスフィルタを構成する。ハイパスフィルタの遮断周波数を２０Ｈｚ未満に設定することで、音声信号を低下させることなく、可聴周波数帯の下限より低い周波数を遮断できるので、定常状態での外部要因によるゲート電位の変動の影響を低減できる。【選択図】図１
2012039408.tif 000002
【特許請求の範囲】
【請求項１】
ゲート、ソースおよびドレインを有する接合型電界効果トランジスタと、
前記ゲートとソース間に接続された抵抗と、
前記ゲートに直列に接続された容量と、を具備し、
前記容量と前記抵抗によってハイパスフィルタを構成したことを特徴とする増幅回路装置。
【請求項２】
前記ハイパスフィルタは可聴周波数帯域の下限付近の遮断周波数を有することを特徴とする請求項１に記載の増幅回路装置。
【請求項３】
前記容量の静電容量と前記抵抗の抵抗値を用いてあらわされる前記ハイパスフィルタの電圧利得は、可聴周波数帯域において０．９以上であることを特徴とする請求項１または請求項２に記載の増幅回路装置。
【請求項４】
前記静電容量は、１ｐＦから５０ｐＦであることを特徴とする請求項３に記載の増幅回路装置。
【請求項５】
前記容量は前記接合型電界効果トランジスタと同一の封止部材内に設けられることを特徴とする請求項１から請求項４のいずれかに記載の増幅回路装置。
【請求項６】
前記ゲートとソース間に接続されたダイオードを有することを特徴とする請求項１から請求項５のいずれかに記載の増幅回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅回路装置に係り、特に接合型電界効果トランジスタを用いた増幅回路装置に関する。
【背景技術】
【０００２】
携帯電話等に用いられるエレクトレットコンデンサマイクロフォン（Electret  Condenser  Microphone：以下ＥＣＭ）のインピーダンス変換および増幅を行うために、接合型電界効果トランジスタ（Junction  Field  Effect  Transistor：以下Ｊ−ＦＥＴ）が採用される場合がある。
【０００３】
図６は、Ｊ−ＦＥＴ２０１を用いた増幅回路装置２００の一例を示す回路図である。Ｊ−ＦＥＴ２０１はゲートＧが、例えばＥＣＭ（不図示）の一端と接続する。ドレインＤは例えば電源（不図示）と接続する。また、Ｊ−ＦＥＴ２０１のゲートＧ−ソースＳ間には抵抗２０２とｐｎ接合ダイオード２０３がそれぞれ並列に接続されている。抵抗２０２は例えば抵抗値が１ＧΩ程度の高抵抗体である。
【０００４】
この増幅回路装置２００は、電源投入時にはソースＳ−抵抗２０２−ゲートＧの経路で電流が流れるので、電源投入から入力電圧（ゲート電位）の変動が安定し定常状態になるまでの時間を短縮することができ、良好な過渡特性が得られる。また、ｐｎ接合ダイオード２０３によって、静電破壊耐量を高めることができる（例えば特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開昭６１−１６０９６３号公報  （第３頁  第１図）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
増幅回路装置に採用されるＪ−ＦＥＴ２０１は、電源投入から過渡状態を経過した後の定常状態、すなわちドレイン電流の飽和領域で使用することが一般的である。
【０００７】
図６に示す増幅回路装置２００では、抵抗２０２の抵抗値を適切に選択することにより、電源投入時直後の過渡状態におけるゲート電位を接地（ＧＮＤに吸収）させ、短期間でゲート電位を安定化させて定常状態にすることができる。
【０００８】
しかし定常状態においても、増幅回路装置２００の封止部材（パッケージ）外部からの要因で入力電圧が変動し、すなわち意図しない（増幅すべきでない）ゲート電位の変動が生じる場合がある。例えば、高湿度環境下などにおいては特に顕著に、封止部材の外部に導出するゲート端子のゲート電位が変動する場合がある。このようなゲート電位の変動（大きくて１００ｍＶ）は、可聴周波数より低周波の信号が入力信号（例えば１０ｍＶ）とは無関係にＪ−ＦＥＴのゲートに入力されることを意味し、これによってドレイン電流が規格値を大きく超えてしまう問題があった。
【課題を解決するための手段】
【０００９】
本発明はかかる課題に鑑みてなされ、ゲート、ソースおよびドレインを有する接合型電界効果トランジスタと、前記ゲートとソース間に接続された抵抗と、前記ゲートに直列に接続された容量と、を具備し、前記容量と前記抵抗によってハイパスフィルタを構成したことにより解決するものである。
【発明の効果】
【００１０】
本発明によれば、以下の効果が得られる。
【００１１】
第１に、Ｊ−ＦＥＴのゲート−ソース間に抵抗を接続し、ゲートと直列に容量を接続して、抵抗と容量によってハイパスフィルタを構成する。ハイパスフィルタの遮断周波数を可聴周波数帯域の下限付近に設定することにより、増幅回路装置の封止部材（パッケージ）外部の要因（例えば湿度など）によって、封止部材外部のゲート端子においてゲート電位の変動が生じても、封止部材内のハイパスフィルタで遮断し、入力信号とは無関係な低周波の信号がＪ−ＦＥＴのゲートに入力されることを防止できる。増幅すべき入力信号は、可聴周波数帯域の音声信号であり、容量若しくはハイパスフィルタで遮断されることはなく、意図しない低周波信号の入力を防止し、これにより規格値を超過するドレイン電流が発生することを回避できる。
【００１２】
第２に、容量の静電容量と抵抗の抵抗値を適宜選択し、これらを用いてあらわされるハイパスフィルタの電圧利得を、可聴周波数帯域において０．９以上とすることにより増幅すべき入力信号（音声信号）の感度を低下させることなく、入力信号とは無関係に発生する可聴周波数を下回る低周波信号のゲートへの入力を防止できる。
【００１３】
第３に、ハイパスフィルタは、従来、ゲート電位の安定化のために設けられていた抵抗を用いて、これに容量を１つ付加するのみで構成できるので、増幅回路装置の素子の外形（封止部材の外形）の増大を押さえることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の増幅回路装置を説明する図であり、（Ａ）は増幅回路装置の使用例を示す回路図であり、（Ｂ）は増幅回路装置の回路図であり、（Ｃ）はハイパスフィルタの回路図である。
【図２】本発明の増幅回路装置を説明する特性図である。
【図３】本発明の増幅回路装置を説明する特性図である。
【図４】本発明の増幅回路装置を説明する特性図である。
【図５】本発明の増幅回路装置を説明する特性図である。
【図６】従来技術を説明するための回路図である。
【発明を実施するための形態】
【００１５】
本発明の実施の形態について、図１から図５を参照して説明する。
【００１６】
図１は、本実施形態の増幅回路装置１０を説明するための回路図であり、図１（Ａ）が増幅回路装置１０の使用の一例を示す回路図、図１（Ｂ）が増幅回路装置１０の回路図、図１（Ｃ）がハイパスフィルタ５の回路図である。
【００１７】
図１（Ａ）を参照して、本実施形態の増幅回路装置１０は、例えば、エレクトレットコンデンサマイクロフォン（Electret  Condenser  Microphone：以下ＥＣＭ）１５に接続して用いられる。
【００１８】
ＥＣＭ１５は、振動膜（振動板）と、これと対向する電極を筐体内に配置したものであり、振動膜は例えば高分子材料などにより構成され、エレクトレット効果により振動膜に電荷を持続させたものである。ＥＣＭ１５は、音による振動膜の動きが振動膜および電極間の静電容量の変化として取り出され、これが増幅回路装置１０によって増幅される。
【００１９】
増幅回路装置１０は、接合型電界効果トランジスタ（Junction  Field  Effect  Transistor：以下Ｊ−ＦＥＴ）１と、抵抗２と、ダイオード３と、容量４と、を有する。
【００２０】
Ｊ−ＦＥＴ１は、ゲートＧ、ソースＳおよびドレインＤの３つの端子を有し、ゲートＧがＥＣＭ１５の一端と接続し、ドレインＤは負荷抵抗ＲＬを介して電源６に接続し、ソースＳが接地される。負荷抵抗ＲＬの抵抗値は、例えば１ｋΩ〜１５ｋΩ程度である。ゲートＧは入力側となり、直流的にゲートＧが開放の状態で使用する。増幅は主に、Ｊ−ＦＥＴ１の定常状態（ゲートＧの電位が安定した状態、ドレイン電流の飽和領域）において行われる。ドレインＤは出力側となる。
【００２１】
詳細には、ＥＣＭ１５の容量変化（電圧変化）が入力電圧Ｖｉｎ（ゲートＧ−ソースＳ間電圧ＶＧＳ）の変化としてＪ−ＦＥＴ１のゲートＧに印加され、Ｊ−ＦＥＴ１に流れるドレイン電流が制御される。ドレインＤに流れるドレイン電流が増幅回路装置１０により増幅される。増幅後の電流（消費電流）は負荷抵抗ＲＬによって電圧変換され、Ｊ−ＦＥＴ１のドレインＤから出力電圧ＶｏｕｔのＡＣ成分として取り出すことができる。
【００２２】
図１（Ａ）（Ｂ）を参照して、Ｊ−ＦＥＴ１は、例えばｎチャネルのデプレッション型Ｊ−ＦＥＴである。すなわち、ｎ型のチャネル領域とｐ型のゲート領域及びｐ型のバックゲート領域及びそれぞれｎ型のソース領域及びドレイン領域を有する。
【００２３】
抵抗２は、ゲートＧ−ソースＳ間に並列に接続する。抵抗２は、抵抗値Ｒが例えば１ＧΩ〜３０ＧΩ（より好適には１ＧΩ〜３ＧΩ）であり、電源６を投入直後のＪ−ＦＥＴ１の過渡状態の期間中に、ソースＳ−抵抗２−ゲートＧの経路に電流を流すことにより、ゲート電位を短期間で安定化させるために接続される。
【００２４】
また、ダイオード３が、ゲートＧ−ソースＳ間に並列に接続する。ダイオード３は、ｐｎ接合ダイオードであり、アノード（ソースＳ）側に負電圧を印加する（逆方向バイアスが印加される）ように接続することにより、ゲートＧ−ソースＳ間に印加される静電気を放電し、静電破壊耐量を向上させている。
【００２５】
容量４は、Ｊ−ＦＥＴ１のゲートＧに直列に接続される。容量４の静電容量は例えば、１ｐＦ〜５０ｐＦである。
【００２６】
Ｊ−ＦＥＴ１、抵抗２、ダイオード３および容量４は全て単一の封止部材７内に収められ、増幅回路装置１０を構成している。封止部材７は例えば封止樹脂パッケージであるが、メタルキャンパッケージやセラミックパッケージも採用できる。また、一例として、Ｊ−ＦＥＴ１、抵抗２、ダイオード３および容量４は、全て同一の半導体基板（チップ）に集積化される。
【００２７】
図１（Ｂ）（Ｃ）を参照して、本実施形態の増幅回路装置１０は、ゲートＧ、および抵抗２の一端と直列接続する容量４を有し、これによりゲートＧに直列に、抵抗２と容量４によるハイパスフィルタ５が接続された構成となっている。
【００２８】
ハイパスフィルタ５は、可聴周波数帯域（例えば２０Ｈｚ〜２万Ｈｚ（２０ＫＨｚ））の下限付近の遮断周波数を有する。これにより、例えば２０Ｈｚより低い周波数の信号を遮断できる。つまり、Ｊ−ＦＥＴ１の定常状態において、増幅回路装置１０の使用環境などの外部要因によって意図しないゲート電位の変動が生じ、それが信号として増幅回路装置１０に入力された場合であっても、増幅する前にその変動（信号）を低減できる。
【００２９】
具体的に説明すると、例えば高湿度環境下での使用などによって、定常状態においても増幅すべき入力電圧Ｖｉｎの変化（入力信号または音声信号）とは無関係に、ゲート電位が変動する場合がある。この場合のゲート電位の変動は、可聴周波数帯域の下限（２０Ｈｚ）より大幅に低い周波数の信号として、Ｊ−ＦＥＴ１のゲートＧに入力される。本実施形態ではこの低周波数の信号によって図１（Ｂ）のＩ１点のゲート電位が変動した場合であっても、これをハイパスフィルタ５で遮断できるので、Ｉ２点でのゲート電位の変動を低減できる。一方で、増幅すべき可聴周波数帯域の高周波の入力信号はほとんど損失（低下）することなく、Ｉ２点に到達させることができる。
【００３０】
増幅すべき高周波の入力信号の損失の大きさは、ハイパスフィルタ５の電圧利得Ｇａｉｎによって算出され、電圧利得Ｇａｉｎの周波数特性は、以下の式で表される。
【００３１】
【数１】
2012039408.tif 000003
ここで、Ｖｉｎ：入力電圧［Ｖ］、Ｖｏｕｔ：出力電圧［Ｖ］、ω：角周波数［ｒａｄ］（＝２πｆ（ｆ：周波数［Ｈｚ］））、Ｃ：静電容量［ｐＦ］、Ｒ：抵抗［Ω］である。
【００３２】
本実施形態では、上式であらわされるハイパスフィルタ５の電圧利得Ｇａｉｎが、可聴周波数帯域において０．９以上となるように、抵抗２の抵抗値Ｒと容量４の静電容量Ｃとを選択する。これにより、増幅すべき入力信号（音声信号）の感度はほとんど低下させることなく、増幅すべき入力信号とは無関係に発生する低周波の信号が、Ｊ−ＦＥＴ１のゲートＧに入力されることを防止できる。
【００３３】
図２から図５は、上式を用いて計算した電圧利得Ｇａｉｎおよび周波数ｆの、容量４の依存性を示す特性図である。いずれもＹ軸が電圧利得Ｇａｉｎ、Ｘ軸が周波数ｆ［Ｈｚ］であり、図２から図４はそれぞれ容量４の静電容量Ｃが０．１ｐＦ、１ｐＦ、５ｐＦ、１０ｐＦ、３０ｐＦ、５０ｐＦの６つの場合について、図５は容量４の静電容量Ｃが０．１ｐＦ、０．５ｐＦ、１ｐＦ、２ｐＦ、５ｐＦ、１０ｐＦ、３０ｐＦ、５０ｐＦの８つの場合について抵抗２の抵抗値Ｒを変えて依存性を算出した。図２は抵抗２の抵抗値Ｒ＝１ＧΩ（１．００Ｅ０９Ω）、図３は抵抗値Ｒ＝３ＧΩ、図４は抵抗値Ｒ＝１０ＧΩ、図５は抵抗値Ｒ＝３０ＧΩの場合である。またいずれも破線が可聴周波数帯域の下限付近を示し、矢印で示した破線より周波数の高い領域（２万Ｈｚ程度まで）が、可聴周波数帯域である。
【００３４】
図２を参照して、抵抗２の抵抗値Ｒが１ＧΩの場合、可聴周波数帯域の下限付近において電圧利得Ｇａｉｎが０．９以上となるのは、容量４の静電容量Ｃが３０ｐＦ以上の場合であり、５０ｐＦでは電圧利得Ｇａｉｎがほぼ１となる。これより静電容量Ｃが小さい場合は、高い周波数では電圧利得Ｇａｉｎが０．９以上となるものの、可聴周波数帯域の下限付近では電圧利得Ｇａｉｎが０．９を下回り、ゲートＧに入力される低周波の信号の遮断はできても、可聴周波数帯域の損失が大きくなりすぎてしまう。
【００３５】
同様に、図３を参照して、抵抗２の抵抗値Ｒが３ＧΩの場合、可聴周波数帯域の下限付近において電圧利得Ｇａｉｎが０．９以上となるのは、容量４の静電容量が５ｐＦより大きい場合であり、静電容量Ｃが１０ｐＦ以上では電圧利得Ｇが０．９５以上となる。
【００３６】
更に図４を参照して、抵抗２の抵抗値Ｒが１０ＧΩの場合には、静電容量Ｃが５ｐＦ以上であれば可聴周波数帯域の下限付近において電圧利得Ｇａｉｎが０．９５以上でほぼ１に近くなる。
【００３７】
更に図５を参照して、抵抗２の抵抗値Ｒが３０ＧΩの場合には、静電容量Ｃが１ｐＦ以上であれば可聴周波数帯域の下限付近において電圧利得Ｇａｉｎが０．９５以上となる。
【００３８】
これらから明らかなように、抵抗２の抵抗値Ｒが大きいほど、小さい静電容量Ｃで可聴周波数帯域において良好な電圧利得Ｇａｉｎが得られる。一方で、抵抗２の抵抗値Ｒは過渡状態の期間においてゲート電位が安定するまでの時間に影響し、抵抗値Ｒが大きくなるほどソースＳ−抵抗２−ゲートＧ間に電流が流れにくくなり、ゲート電位が安定するまでの時間がかかることになる。つまり、過渡状態の期間におけるゲート電位の安定化に適切な抵抗値Ｒが例えば１ＧΩ〜３ＧΩであるとすると、静電容量Ｃは３０ｐＦ以上が望ましいといえる。
【００３９】
また、静電容量Ｃは、大きいほど可聴周波数帯域の広範囲において損失を少なくすることができるといえるが、極端に大きくなると、容量４を追加しない従来構造に近づき、すなわち低周波の信号を遮断できない。本実施形態においては静電容量Ｃの上限値は、例えば、３０ｐＦ〜５０ｐＦ程度までである。この値は、理論上、低周波の信号を遮断できなくなる静電容量よりも小さく、現実的な容量４のサイズに制約される。
【００４０】
すなわち、容量４をゲートＧに直列に接続する増幅回路装置１０の具体的なデバイスとしては、以下の構成が考えられる。例えばＪ−ＦＥＴ１のチップを構成し、バックゲート領域となるｐ＋型半導体基板の裏面に絶縁層を設け、ゲート電位が印加される導電部材（例えばリードフレーム）と当該絶縁層、およびＪ−ＦＥＴ１のｐ＋型半導体基板とで容量４を構成するものである。また、Ｊ−ＦＥＴ１のｐ＋型半導体基板の裏面にｎ型半導体層を設けるなどして、ｐｎ接合容量による容量４を接続する構造であってもよい。更には、少なくとも同一の封止部材７内に収めるのであれば、容量４はＪ−ＦＥＴ１と別異の素子（チップ）としてもよい。
【００４１】
いずれにしても、Ｊ−ＦＥＴ１のチップサイズまたは封止部材７の外形のサイズの制約があるため、例えばチップサイズが０．３ｍｍ角程度の場合、静電容量Ｃが５０ｐＦを超えるような容量４を作りこむことは現実的でない。つまり、本実施形態の容量４の静電容量Ｃの上限値は、増幅回路装置１０の外形サイズによって決定される（例えばチップサイズが０．３ｍｍ角程度の場合で、静電容量Ｃは５０ｐＦ）。これに対し、静電容量Ｃを小さくすると、可聴周波数帯域の電圧利得Ｇａｉｎが低下してしまうので、下限は適切な値を選択する必要がある。つまり、抵抗２の抵抗値Ｒも考慮すると、本実施形態の容量４の下限は、１ｐＦ程度が望ましい。
【００４２】
このように、本実施形態では、Ｊ−ＦＥＴ１の封止部材７内で、ゲートＧと直列に容量４を付加し、容量４とＪ−ＦＥＴ１のゲート−ソース間に接続される抵抗２とによってハイパスフィルタ５を構成する。ハイパスフィルタ５の遮断周波数を２０Ｈｚ未満に設定することで、増幅すべき入力信号（音声信号）を低下させることなく、可聴周波数帯の下限より低い周波数を遮断できるので、定常状態での外部要因による意図しないゲート電位の変動の影響を低減できる。
【００４３】
以上、本実施形態ではｎチャネルのＪ−ＦＥＴを例示したが、導電型を逆にしたＪ―ＦＥＴであっても同様に実施でき、同様の効果が得られる。
【符号の説明】
【００４４】
１      Ｊ−ＦＥＴ
２      抵抗
３      ダイオード
４      容量
５      ハイパスフィルタ
７      封止部材
【図１】
2012039408.tif 000004
【図２】
2012039408.tif 000005
【図３】
2012039408.tif 000006
【図４】
2012039408.tif 000007
【図５】
2012039408.tif 000008
【図６】
2012039408.tif 000009