(57)【要約】【課題】マザーボードの面積を増大することなく、または、ＣＰＵとメモリモジュール間のバス長を増大することなく、メモリモジュールの搭載枚数を増やすこと。【解決手段】本発明は、複数のメモリ１１がモジュール基板１２上に実装されてなるメモリモジュール１０と、マザーボード３０に実装され、メモリモジュール１０を搭載するモジュールソケット２０と、を有するメモリシステムに適用される。ここで、モジュールソケット２０は、２次元的に配列された複数のピン２１を有し、該複数のピンのそれぞれがマザーボード３０に対して垂直方向に立つように実装されるピンソケットである。また、メモリモジュール１０は、複数のピン２１にそれぞれ対応してモジュール基板１２上に配列され、対応するピン２１が挿入されて該ピン２１をモジュール基板１２上の配線と接続する複数のスルーホール１４を具備するコンタクト部１３を有する。【選択図】図１
2012008695.tif 000002
【特許請求の範囲】
【請求項１】
複数のメモリがモジュール基板上に実装されてなるメモリモジュールと、マザーボードに実装され、前記メモリモジュールを搭載するモジュールソケットと、を有してなるメモリシステムであって、
前記モジュールソケットは、
２次元的に配列された複数のピンを有し、該複数のピンのそれぞれが前記マザーボードに対して垂直方向に立つように実装されるピンソケットであり、
前記メモリモジュールは、
前記複数のピンにそれぞれ対応して前記モジュール基板上に配列され、対応するピンが挿入されて該ピンを前記モジュール基板上の配線と接続する複数のスルーホールを具備するコンタクト部を有する、メモリシステム。
【請求項２】
前記モジュールソケットは、
前記メモリモジュールを固定するためのノッチを具備する支柱を有し、
前記メモリモジュールは、
前記モジュール基板上に配置され、前記支柱が挿入されて該支柱に具備される前記ノッチと係合するホールを有する、請求項１に記載のメモリシステム。
【請求項３】
前記モジュールソケットは、
前記マザーボードにおけるＣＰＵが実装された面と同一面に実装されている、請求項１または２に記載のメモリシステム。
【請求項４】
前記モジュールソケットは、
前記マザーボードにおけるＣＰＵが実装された面の裏面において前記ＣＰＵと対向する位置に実装されている、請求項１または２に記載のメモリシステム。
【請求項５】
前記メモリモジュールは、
前記モジュール基板上において、前記コンタクト部の周辺に該コンタクト部を取り囲むように前記複数のメモリが実装されている、請求項１から４のいずれか１項に記載のメモリシステム。
【請求項６】
前記モジュールソケットには、複数の前記メモリモジュールが実装され、
前記複数のメモリモジュールは、前記マザーボードに対して水平に重ねて実装されている、請求項１から５のいずれか１項に記載のメモリシステム。
【請求項７】
複数のメモリがモジュール基板上に実装されてなり、モジュールソケットに搭載されるメモリモジュールであって、
前記モジュール基板上に２次元的に配列された複数のスルーホールを具備するコンタクト部を有し、
前記複数のスルーホールのそれぞれは、前記モジュールソケットを構成しマザーボードに対して垂直方向に立つように実装される複数のピンのうち対応するピンが挿入され、該ピンを前記モジュール基板上の配線と接続する、メモリモジュール。
【請求項８】
前記モジュール基板上に配置され、前記モジュールソケットを構成する支柱が挿入されて該支柱に具備されるノッチと係合するホールを有する、請求項７に記載のメモリモジュール。
【請求項９】
前記モジュール基板上において、前記コンタクト部の周辺に該コンタクト部を取り囲むように前記複数のメモリが実装されている、請求項７または８に記載のメモリモジュール。
【請求項１０】
複数のメモリがモジュール基板上に実装されてなるメモリモジュールを、マザーボードに実装された状態で搭載するモジュールソケットであって、
２次元的に配列された複数のピンを有し、該複数のピンのそれぞれが前記マザーボードに対して垂直方向に立つように実装されるピンソケットであり、
前記複数のピンのそれぞれは、前記モジュール基板上に配列された複数のスルーホールのうち対応するスルーホールに挿入され、該スルーホールを介して前記モジュール基板上の配線と接続される、モジュールソケット。
【請求項１１】
前記メモリモジュールを固定するためのノッチを具備する支柱を有し、該支柱が、前記モジュール基板上に配置されたホールに挿入され、該支柱に具備される前記ノッチが、該ホールと係合する、請求項１０に記載のモジュールソケット。
【請求項１２】
前記マザーボードにおけるＣＰＵが実装された面と同一面に実装されている、請求項１０または１１に記載のモジュールソケット。
【請求項１３】
前記マザーボードにおけるＣＰＵが実装された面の裏面において前記ＣＰＵと対向する位置に実装されている、請求項１０または１１に記載のモジュールソケット。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のメモリが実装されたメモリモジュールを、モジュールソケットに搭載するための技術に関する。
【背景技術】
【０００２】
従来、ＤＲＡＭ（Dynamic Random Access Memory）等のメモリを大量に使用するメモリシステムにおいては、複数のメモリをメモリモジュールのモジュール基板上に実装し、そのメモリモジュールを、マザーボード上に実装されたモジュールソケットに搭載することが多い。また、モジュールソケットの形状としては、特許文献１，２に開示されたように、マザーボードに対して垂直に１つのメモリモジュールを搭載する形状が一般的である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２９４８６４号公報
【特許文献２】特開２０１０−０２７１３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、近年、デスクトップ型のパーソナルコンピュータは、小型化・薄型化を図るため、マザーボードをＭｉｃｒｏＡＴＸやＭｉｎｉＩＴＸといった小型のマザーボードにする傾向にあり、この傾向は、メモリシステムとしても主流になりつつある。
【０００５】
しかしながら、現在の一般的なモジュールソケットの形状では、メモリモジュールの搭載枚数を増やす場合、その分モジュールソケットを増やすことになるため、マザーボードにはモジュールソケット分の面積が必要になる。これは、マザーボードの小型化という傾向に逆行することになる。
【０００６】
また、メモリモジュールの搭載枚数を増やす場合、上述のように、その分モジュールソケットを増やすことになるが、この場合、モジュールソケットの配置位置はモジュールソケットの厚さやモジュールソケット周辺の配線等の制約を受ける。そのため、ＣＰＵから離れた位置にあるモジュールソケットに搭載されたメモリモジュールほどＣＰＵとの間のバス長が長くなり、このバス長がメモリシステムの高速化を図る上でのボトルネックになる。
【０００７】
以上のように、メモリシステムにおいては、マザーボードの面積を増大することなく、メモリモジュールの搭載枚数を増やすことが課題となっている。また、メモリシステムにおいては、ＣＰＵとメモリモジュール間のバス長を増大することなく、メモリモジュールの搭載枚数を増やすことが課題となっている。
【課題を解決するための手段】
【０００８】
本発明のメモリシステムは、
複数のメモリがモジュール基板上に実装されてなるメモリモジュールと、マザーボードに実装され、前記メモリモジュールを搭載するモジュールソケットと、を有してなるメモリシステムであって、
前記モジュールソケットは、
２次元的に配列された複数のピンを有し、該複数のピンのそれぞれが前記マザーボードに対して垂直方向に立つように実装されるピンソケットであり、
前記メモリモジュールは、
前記複数のピンにそれぞれ対応して前記モジュール基板上に配列され、対応するピンが挿入されて該ピンを前記モジュール基板上の配線と接続する複数のスルーホールを具備するコンタクト部を有する。
【０００９】
本発明のメモリモジュールは、
複数のメモリがモジュール基板上に実装されてなり、モジュールソケットに搭載されるメモリモジュールであって、
前記モジュール基板上に２次元的に配列された複数のスルーホールを具備するコンタクト部を有し、
前記複数のスルーホールのそれぞれは、前記モジュールソケットを構成しマザーボードに対して垂直方向に立つように実装される複数のピンのうち対応するピンが挿入され、該ピンを前記モジュール基板上の配線と接続する。
【００１０】
本発明のモジュールソケットは、
複数のメモリがモジュール基板上に実装されてなるメモリモジュールを、マザーボードに実装された状態で搭載するモジュールソケットであって、
２次元的に配列された複数のピンを有し、該複数のピンのそれぞれが前記マザーボードに対して垂直方向に立つように実装されるピンソケットであり、
前記複数のピンのそれぞれは、前記モジュール基板上に配列された複数のスルーホールのうち対応するスルーホールに挿入され、該スルーホールを介して前記モジュール基板上の配線と接続される。
【発明の効果】
【００１１】
本発明のメモリシステムによれば、モジュールソケットを、２次元的に配列された複数のピンがマザーボードに対して垂直に実装されるピンソケットとし、メモリモジュールのモジュール基板上には、複数のピンがそれぞれ挿入される複数のスルーホールを設ける。
【００１２】
したがって、メモリモジュールを、マザーボードに対して水平になるように、モジュールソケットに搭載することができ、メモリモジュールの搭載枚数を増やす場合は、メモリモジュールを重ねてモジュールソケットに挿入していけばよい。
【００１３】
よって、単一のモジュールソケットで複数のメモリモジュールを搭載可能であるため、マザーボードの面積を増大することなく、メモリモジュールの搭載枚数を増やすことができるという効果が得られる。
【００１４】
また、単一のモジュールソケットで複数のメモリモジュールを搭載可能であるため、モジュールソケットの厚さやモジュールソケット周辺の配線等の制約を受けなくなることから、モジュールソケットを配置する自由度が増え、ＣＰＵから最短位置に実装することもできる。それにより、ＣＰＵとメモリモジュール間のバス長を増大することなく、メモリモジュールの搭載枚数を増やすことができるという効果が得られる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態のメモリシステムの構成例を示す斜視図である。
【図２】図１に示したメモリモジュールの構成例を示す上面図である。
【図３】図１に示したモジュールソケットの構成例を示す断面図である。
【図４】図１に示したピンとスルーホールとの接触方法の例を説明する図である。
【図５】図１に示したピンとスルーホールとの接触方法の例を説明する図である。
【図６】図１に示したピンとスルーホールとの接触方法の例を説明する図である。
【図７】図１に示したピンとスルーホールとの接触方法の例を説明する図である。
【図８】図１に示したモジュール基板に横方向からの圧力を作用させる方法の例を説明する図である。
【図９】図１に示したモジュールソケットとＣＰＵとの位置関係の例を説明する図である。
【図１０】図１に示したモジュールソケットとＣＰＵとの位置関係の例を説明する図である。
【図１１】図１に示したメモリシステムの効果の例を説明する図である。
【図１２】図１に示したメモリシステムの効果の例を説明する図である。
【図１３】図１に示したメモリシステムの効果の例を説明する図である。
【発明を実施するための形態】
【００１６】
以下に、本発明を実施するための形態について図面を参照して説明する。
（１）メモリシステムの構成
まず、本実施形態のメモリシステムの構成について図１を参照して説明する。なお、図１は、メモリモジュール１０およびモジュールソケット２０周辺の構成のみを抜粋して図示したものである。
【００１７】
図１に示すように、本実施形態のメモリシステムは、複数のメモリ１１がモジュール基板１２上に実装されてなるメモリモジュール１０と、マザーボード３０に実装され、メモリモジュール１０を搭載するモジュールソケット２０と、を有する。
【００１８】
ここで、モジュールソケット２０は、２次元的に配列された複数のピン２１を有し、複数のピン２１のそれぞれがマザーボード３０に対して垂直な方向に立つように実装されて、マザーボード３０上の配線に接続されるピンソケットになっている。なお、垂直とは、完全な垂直に限らず、実質的に垂直とみなせるものも含むものとする。
【００１９】
また、メモリモジュール１０は、複数のピン２１にそれぞれ対応してモジュール基板１２上に２次元的に配列され、対応するピン２１が挿入されてそのピン２１をモジュール基板１２上の配線と接続する複数のスルーホール１４を具備するコンタクト部１３を有している。よって、メモリ１１に対しては、ピン２１からスルーホール１４を介して電源や信号が供給されることになる。なお、各スルーホール１４は、上述のように電極として使用されるため、内壁が導電材によりメッキまたはコーティングされており、また、ピン２１を挿入することができるように、ピン２１のピン径よりも大きな径を有している。
【００２０】
本実施形態のメモリシステムは、以上のように構成されているため、メモリモジュール１０を、マザーボード３０に対して水平になるように、モジュールソケット２０に搭載することができる。また、複数のメモリモジュール１０をモジュールソケット２０に搭載する場合は、メモリモジュール１０を重ねて、モジュールソケット２０のピン２１にメモリモジュール１０のスルーホール１４を挿入していけばよい。
【００２１】
本実施形態において、上記図１を用いて説明したように、マザーボード３０に対して水平に複数のメモリモジュール１０を搭載できることの効果に関しては、下記（７−１）にて詳しく説明する。
（２）メモリモジュール１０の構成
次に、メモリモジュール１０の詳細構成について図２を参照して説明する。
【００２２】
図２に示すように、モジュール基板１２においては、略中央部にコンタクト部１３が配置され、コンタクト部１３の周辺にコンタクト部１３を取り囲むように複数のメモリ１１が実装されている。また、モジュール基板１２においては、メモリモジュール１０をモジュールソケット２０に固定するためのモジュール固定用ホール１５が設けられている。
【００２３】
本実施形態において、上記図２を用いて説明したように、モジュール基板１２中央のコンタクト部１３の周辺に複数のメモリ１１を実装できることの効果に関しては、下記（７−２）にて詳しく説明する。
（３）モジュールソケット２０の構成
次に、モジュールソケット２０の詳細構成について図３を参照して説明する。
【００２４】
図３に示すように、モジュールソケット２０においては、複数のピン２１の他、メモリモジュール１０をモジュールソケット２０に固定するためのノッチ２３を具備するモジュール固定用支柱２２が設けられている。
【００２５】
メモリモジュール１０のモジュールソケット２０への搭載時には、ピン２１がスルーホール１４に挿入されるとともに、モジュール固定用支柱２２がモジュール固定用ホール１５に挿入される。そして、モジュール固定用ホール１５がノッチ２３と係合することで、メモリモジュール１０がモジュールソケット２０に固定されることになる。
【００２６】
なお、ピン２１の長さや、各モジュール固定用支柱２２が具備するノッチ２３の数は、モジュールソケット２０に搭載するメモリモジュール１０の枚数に応じて決まり、図３は、２枚のメモリモジュール１０を搭載することを想定した構成になっている。
（４）ピン２１とスルーホール１４との接触方法
次に、ピン２１をスルーホール１４の内壁と接触させる方法について図４〜図７を参照して説明する。
【００２７】
図４の例では、メモリモジュール１０のモジュールソケット２０への搭載時に、モジュール基板１２に作用する横方向からの圧力によりピン２１をたわませ、ピン２１をスルーホール１４の内壁と接触させている。
【００２８】
図５の例では、ピン２１自身を予め曲げておき、メモリモジュール１０のモジュールソケット２０への搭載時に、モジュール基板１２に作用する横方向からの圧力によりピン２１をスルーホール１４の内壁と接触させている。
【００２９】
図６の例では、ピン２１とスルーホール１４とを半田４１により半田付けすることで、ピン２１をスルーホール１４の内壁と接触させている。
【００３０】
図７の例では、可動域を持つ三角錐形の金属製の接触用部材４２をピン２１に取り付けることで、メモリモジュール１０をモジュールソケット２０に搭載する際にモジュール基板１２に作用する上方向からの圧力により、接触用部材４２を介してピン２１とスルーホール１４の内壁とを接触させている。
（５）モジュール基板１２に横方向からの圧力を作用させる方法
次に、図４および図５を用いて説明したようなメモリモジュール１０に対する横方向からの押圧方法について、特に、段別に異なる方向に押圧する方法について説明する。
【００３１】
モジュール基板１２に対し、段別に異なる方向に横方向から押圧する手段としては、スプリング等を用いる構成も考えられる。
【００３２】
これに対して、図８に示すように、モジュール固定用支柱２２自身をノッチ２３の設置位置の間において予め曲げておき、段別にメモリモジュール１０の固定位置をずらすことでも、上記押圧手段を実現できる。このような簡単な構成によっても、段別に異なる方向に圧力を作用させることが可能である。
（６）モジュールソケット２０とＣＰＵ５０との位置関係
次に、モジュールソケット２０とＣＰＵ５０との位置関係について図９〜図１０を参照して説明する。
【００３３】
図９の例では、モジュールソケット２０は、マザーボード３０におけるＣＰＵ５０が実装された面と同一面に実装されている。
【００３４】
図１０の例では、モジュールソケット２０は、マザーボード３０におけるＣＰＵ５０が実装された面の裏面において、ＣＰＵ５０と対向する位置に実装されている。
【００３５】
本実施形態において、上記図９および上記図１０を用いて説明したような位置関係で、モジュールソケット２０およびＣＰＵ５０を配置できることの効果に関しては、下記（７−１）にて詳しく説明する。
（７）本実施形態のメモリシステムの効果
（７−１）第１の効果
本実施形態によれば、モジュールソケット２０を、２次元的に配列された複数のピン２１がマザーボード３０に対して垂直な方向に立つように実装されるピンソケットとし、メモリモジュール１０のモジュール基板１２上には、複数のピン２１がそれぞれ挿入される複数のスルーホール１４を設ける。
【００３６】
そのため、マザーボード３０の面積が増大することなく、また、ＣＰＵ５０とメモリモジュール１０間のバス長が増大することなく、メモリモジュール１０の搭載枚数を増やすことができるという第１の効果が得られる。この第１の効果について図１１を用いて詳しく説明する。なお、図１１において、（ａ）は、本発明者が検討した一般的なメモリシステムの構成を示し、（ｂ）は、図９に示した本発明のメモリシステムの構成を示し、（ｃ）は、図１０に示した本発明のメモリシステムの構成を示している。
【００３７】
図１１（ａ）に示すように、一般的なメモリシステムでは、モジュールソケット２００は、マザーボード３０に対してモジュール基板が垂直となるようにメモリモジュール１００を搭載する形状である。そのため、メモリモジュール１００の搭載枚数を増やす場合、その分モジュールソケット２００を増やすことになるため、マザーボード３０の面積が増える。また、モジュールソケット２００の厚さやモジュールソケット２００周辺の配線等の制約を受けるため、各モジュールソケット２００は近接して配置し難く、ＣＰＵ５０とメモリモジュール１００間のバス配線６０の長さ（以下、単にバス長）は、モジュールソケット２００の配置位置に依存する。
【００３８】
これに対して、図１１（ｂ）および（ｃ）に示すように、本発明のメモリシステムでは、メモリモジュール１０を、マザーボード３０に対して水平になるように、モジュールソケット２０に搭載することができる。また、複数のメモリモジュール１０をモジュールソケット２０に搭載する場合は、メモリモジュール１０を重ねて、モジュールソケット２０のピン２１をメモリモジュール１０のスルーホール１４に挿入する。
【００３９】
よって、単一のモジュールソケット２０で複数のメモリモジュール１０を搭載可能であるため、マザーボード３０の面積が増大することなく、メモリモジュール１０の搭載枚数を増やすことができる。
【００４０】
また、単一のモジュールソケット２０で複数のメモリモジュール１０を搭載可能であるため、複数のメモリモジュール１０それぞれの配置間隔がモジュールソケット２０の配置位置の制約に依存しなくなり、ＣＰＵ５０により近い位置に複数のメモリモジュール１０を実装することができる。それにより、ＣＰＵ５０とメモリモジュール１０間のバス長を増大することなく、メモリモジュール１０の搭載枚数を増やすことができる。
【００４１】
また、図１１（ｃ）に示すように、モジュールソケット２０を、マザーボード３０におけるＣＰＵ５０が実装された面の裏面において、ＣＰＵ５０と対向する位置に実装した場合には、ＣＰＵ５０とメモリモジュール１０間のバス長が最短になる。
（７−２）第２の効果
また、本実施形態によれば、メモリモジュール１０では、コンタクト部１３の周辺にコンタクト部１３を取り囲むように複数のメモリ１１を実装している。
【００４２】
そのため、コンタクト部１３とメモリ１１間のＳｔｕｂ長（スタブ長）を短くすることができるという第２の効果が得られる。この第２の効果について図１２および図１３を用いて詳しく説明する。なお、図１２において、（ａ）は、本発明者が検討した一般的なメモリモジュール（ＤＤＲ３：Double Data Rate 3）１００の構成を示し、（ｂ）は、本発明のメモリモジュール（ＤＤＲ３）１０の構成を示している。また、図１３において、（ａ）は、本発明者が検討した一般的なメモリモジュール（ＤＤＲ２：Double Data Rate 2）１００の構成を示し、（ｂ）は、本発明のメモリモジュール（ＤＤＲ２）１０の構成を示している。
【００４３】
図１２に示すように、ＤＤＲ３の場合、ＣＬＫ（clock）配線およびＣＡ（command address）系配線の分岐は不可となる。そのため、図１２（ａ）に示すように、一般的なＤＤＲ３では、コンタクト部１３０からのＣＬＫ配線およびＣＡ系配線をモジュール基板１２０の一方の基板端にあるメモリ１１まで引き回さなければならない。これに対して、図１２（ｂ）に示すように、本発明のＤＤＲ３では、その必要がないため、Ｓｔｕｂ長を短くすることができる。
【００４４】
一方、図１３に示すように、ＤＤＲ２の場合、ＣＬＫ配線およびＣＡ系配線の分岐が可能である。しかし、図１３（ａ）に示すように、一般的なＤＤＲ２では、コンタクト部１３０からのＣＬＫ配線およびＣＡ系配線を１箇所でのみ分岐させざるを得ないため、モジュール基板１２０の両基板端にあるメモリ１１までのＳｔｕｂ長が長くなる。これに対して、図１３（ｂ）に示すように、本発明のＤＤＲ２では、ＣＬＫ配線およびＣＡ系配線を複数個所で分岐させることができるため、Ｓｔｕｂ長を約半分に短くすることができる。
【００４５】
なお、ＤＤＲ２およびＤＤＲ３のいずれの場合においても、ＤＱ（data）配線およびＤＱＳ（DQ strobe）配線のＳｔｕｂ長については同じであるため、説明を省略する。
（７−３）その他の効果
また、本実施形態によれば、単一のモジュールソケット２０で複数のメモリモジュール１０を搭載可能であるため、マザーボード３０上のバス配線領域を小さくすることができるという効果が得られる。また、モジュール基板１２の基板長がコンタクト部（図１２（ａ）および図１３（ａ）のコンタクト部１３０参照）に依存することがなくなるため、モジュール基板１２の面積の縮小が容易になるという効果が得られる。
【００４６】
また、本実施形態によれば、モジュールソケット２０を、２次元的に配列された複数のピン２１を有するピンソケットとし、メモリモジュール１０のモジュール基板１２上には、複数のピン２１にそれぞれ対応する複数のスルーホール１３を設けている。このため、ピン数が増えた場合にも、２次元的にピン２１およびスルーホール１３を増やすことで対応可能であり、マザーボード３０およびモジュール基板１２の面積の増大を抑えることができるという効果が得られる。
【００４７】
また、本実施形態のメモリモジュールでは、一般的なメモリモジュールでコンタクト部として使用されていた金端子（図１２（ａ）および図１３（ａ）のコンタクト部１３０参照）を用いない。このため、金端子の破壊による不具合（例えば、タイバーショートなど）を懸念する必要がなくなる。また、金使用量の削減によってモジュール基板１２の基板コストを低減できるという効果が得られる。
【符号の説明】
【００４８】
１０    メモリモジュール
１１    メモリ
１２    モジュール基板
１３    コンタクト部
１４    スルーホール
１５    モジュール固定用ホール
２０    モジュールソケット
２１    ピン
２２    モジュール固定用支柱
２３    ノッチ
３０    マザーボード
４１    半田
４２    接触用部材
５０    ＣＰＵ
【図１】
2012008695.tif 000003
【図２】
2012008695.tif 000004
【図３】
2012008695.tif 000005
【図４】
2012008695.tif 000006
【図５】
2012008695.tif 000007
【図６】
2012008695.tif 000008
【図７】
2012008695.tif 000009
【図８】
2012008695.tif 000010
【図９】
2012008695.tif 000011
【図１０】
2012008695.tif 000012
【図１１】
2012008695.tif 000013
【図１２】
2012008695.tif 000014
【図１３】
2012008695.tif 000015