(57)【要約】【課題】印加可能な交流定電圧値を複数持ち、それぞれを切り替えて印加した際に流れる交流電流値を検知し、基準電流を上回りかつ最小となる交流定電圧値を画像形成時の帯電交流ピーク間電圧として採用し、さらには画像形成時の帯電交流ピーク間電圧より一段階低い電圧を画像形成時の前回転動作時に印加し画像形成時の電圧を決定する画像形成装置において、プロセススピードを切り替えて使う場合にも帯電不良が発生しにくいような画像形成装置を提供する。【解決手段】プロセススピードが高くなった場合には、画像形成時の前回転動作時に印加する交流定電圧値を選択されている交流定電圧値もしくはそれよりも高い交流定電圧値とする。【選択図】図１
2012008448.tif 000002
【特許請求の範囲】
【請求項１】
異なるスピードの少なくとも２種類以上のプロセススピードの内の選択されたプロセススピードで画像形成動作が可能な画像形成装置であって、
潜像担持体と、
前記潜像担持体に接触する接触帯電手段と、
１つの電圧昇圧手段で、
ｎ（ｎ≧３）段階の交流ピーク間電圧Ｖｐｐ−（１）、・・・、Ｖｐｐ−（ｎ）
（但し、Ｖｐｐ−（１）＜・・・＜Ｖｐｐ−（ｎ））
の１つと直流電圧との重畳バイアス電圧を帯電バイアスとして前記接触帯電手段に印加する帯電バイアス電源回路と、
前記接触帯電手段に対する帯電バイアス印加時に前記潜像担持体に流れる交流電流を検知する帯電交流電流検知手段と、
を有し、非画像形成時の少なくとも一部で、前記接触帯電手段に対して前記帯電バイアス電源回路により前記ｎ（ｎ≧３）段階の交流ピーク間電圧を順次に印加した時に前記潜像担持体に流れる帯電交流電流を検知し、必要最小電流以上であり、なおかつ最も小さな値を検出した交流ピーク間電圧を画像形成時の帯電交流電圧として選択し、画像形成前の準備回転動作の少なくとも一部で、前回選択された交流ピーク間電圧よりも一段階低い交流ピーク間電圧を印加し、必要最小交流電流を満たすか否かの判定を行う画像形成装置において、
プロセススピードがそれまでのスピードよりも速いスピードに切り替わった際には、準備回転動作の少なくとも一部で印加する交流ピーク間電圧を前回選択された交流ピーク間電圧かそれよりも大きくすることを特徴とする画像形成装置。
【請求項２】
プロセススピードがそれまでのスピードよりも速いスピードに切り替わったとき、その変化幅によって、準備回転動作の少なくとも一部で印加する交流ピーク間電圧の上げ幅を変えることを特徴とする請求項１に記載の画像形成装置。
【請求項３】
最も交流ピーク間電圧の値が小さいＶｐｐ−（１）は、重畳される直流電圧Ｖｄｃに対し、Ｖｐｐ−（１）≧２×｜Ｖｄｃ｜なる関係を満たすことを特徴とする請求項１または２に記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子写真方式を採用するプリンタや複写機等の画像形成装置に関するものである。
【背景技術】
【０００２】
電子写真方式を採用するレーザビームプリンタや複写機などの画像形成装置は、一様に帯電させた電子写真感光体に、画像情報に対応した光（レーザ光など）を照射することで静電潜像を形成する。そして、この静電潜像に現像手段により現像剤（トナー）を供給して現像剤像（トナー像）として顕像化し、更に感光体から紙に代表される記録材へ像を転写することで、記録材上に画像を形成し、出力している。
【０００３】
感光体の帯電装置としては、ローラ型、ブレード型などの帯電部材を感光ドラム表面に接触させ、該接触帯電部材に電圧を印加して感光ドラム表面の帯電を行う接触帯電方式が広く採用されている。特に、ローラ型の帯電部材（帯電ローラ）を用いた接触帯電方式は、長期にわたって、安定した帯電を行うことができる点で優れている。
【０００４】
接触帯電部材としての帯電ローラに対しては、帯電バイアス印加手段から帯電バイアス電圧が印加される。該帯電バイアス電圧は直流電圧のみでも良いが、特許文献１のように、所望のドラム上暗電位Ｖｄに相当する直流電圧Ｖｄｃに、直流電圧印加時放電開始電圧の２倍以上のピーク間電圧（Ｖｐｐ）をもつ交流電圧を重畳したバイアス電圧が用いられる場合が多い。この帯電方法は、感光ドラム上を均一帯電するのに優れており、直流電圧に対して交流電圧を重畳印加することによって感光ドラム上の局所的な電位ムラが解消され、感光ドラム表面の帯電電位Ｖｄは、直流印加電圧値Ｖｄｃに均一に収束する。
【０００５】
一方、交流ピーク間電圧を大きくしすぎると、感光ドラム表面の荒れが大きくなって画像上に縦スジが発生するなどの点から、帯電不良が発生しない程度の必要最小の交流ピーク間電圧を印加するのが好ましい。なかでも、特許文献２、特許文献３に記載の方法は、電源回路の低コスト化とより適した帯電バイアス印加を両立できる、優れた方法である。この方法は、複数の交流ピーク間電圧を印加して、感光ドラムに流れる交流電流を検知して、基準電流以上かつ最も小さい電流値となる交流ピーク間電圧を画像形成時の帯電バイアスとして選択するものである。
【０００６】
一方、電子写真方式を採用する画像形成装置においては、装置自体の静音化や多彩なメディア対応など様々な観点から、動作可能なプロセススピードを複数備えたものも増えてきている。このような画像形成装置において、交流電圧を重畳したバイアス電圧を印加する接触帯電方式を用いる場合、帯電ムラが画像に現れないようにする必要がある。そのため、特許文献４のように、プロセススピードが速いほど印加する交流電圧の周波数を大きくしているのが普通である。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開昭６３−１４９６６９号公報
【特許文献２】特許第３９０２９７３号公報
【特許文献３】特許第３９０２９７４号公報
【特許文献４】特開２００２−０９１０９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献２、特許文献３の方法を用いる際、動作可能な複数のプロセススピードを切り替えて使う場合、以下に述べるようなことが起こり得る。即ち、直流に交流ピーク間電圧を重畳した帯電バイアスを印加する場合、先にも述べたようにプロセススピードが速いほど高い帯電周波数を用いるのが普通である。しかし、遅いプロセススピードから速いプロセススピードに切り替えたときに、遅いプロセススピード時に選択された交流ピーク間電圧のままでは、帯電不良が発生しない充分な交流電流が得られない可能性がある。これを防ぐためには、プロセススピードが切り替わったときに、新たに検知シーケンスを設けることが考えられるが、その検知シーケンスの分だけ時間がかかることになり不便になってしまう。
【０００９】
従って、本発明の目的は、プロセススピードが切り替わった場合においても速やかに適切な帯電バイアス印加を可能にする画像形成装置を提供することにある。
【００１０】
本発明の他の目的は、切り替わったプロセススピードに応じてそれぞれ適切な帯電バイアス印加を可能にする画像形成装置を提供することにある。
【００１１】
本発明の更に他の目的は、帯電バイアス電源回路の低コスト化が図れる画像形成装置を提供することにある。
【課題を解決するための手段】
【００１２】
上記の目的を達成するための本発明に係る画像形成装置の代表的な構成は、異なるスピードの少なくとも２種類以上のプロセススピードの内の選択されたプロセススピードで画像形成動作が可能な画像形成装置であって、潜像担持体と、前記潜像担持体に接触する接触帯電手段と、１つの電圧昇圧手段で、ｎ（ｎ≧３）段階の交流ピーク間電圧Ｖｐｐ−（１）、・・・、Ｖｐｐ−（ｎ）（但し、Ｖｐｐ−（１）＜・・・＜Ｖｐｐ−（ｎ））の１つと直流電圧（Ｖｄｃ）との重畳バイアス電圧を帯電バイアスとして前記接触帯電手段に印加する帯電バイアス電源回路と、前記接触帯電手段に対する帯電バイアス印加時に前記潜像担持体に流れる交流電流を検知する帯電交流電流検知手段と、を有し、非画像形成時の少なくとも一部で、前記接触帯電手段に対して前記帯電バイアス電源回路により前記ｎ（ｎ≧３）段階の交流ピーク間電圧を順次に印加した時に前記潜像担持体に流れる帯電交流電流を検知し、必要最小電流以上であり、なおかつ最も小さな値を検出した交流ピーク間電圧を画像形成時の帯電交流電圧として選択し、画像形成前の準備回転動作の少なくとも一部で、前回選択された交流ピーク間電圧よりも一段階低い交流ピーク間電圧を印加し、必要最小交流電流を満たすか否かの判定を行う画像形成装置において、プロセススピードがそれまでのスピードよりも速いスピードに切り替わった際には、準備回転動作の少なくとも一部で印加する交流ピーク間電圧を前回選択された交流ピーク間電圧かそれよりも大きくすることを特徴とする。
【発明の効果】
【００１３】
本発明によれば、プロセススピードが切り替わった場合においても、特に、プロセススピードがそれまでのスピードよりも速いスピードに切り替わった際に、速やかに適切な帯電バイアス印加が可能である。即ち、画像形成装置のプロセススピードが遅い場合から速い場合に切り替わった場合でも、画像形成前に帯電バイアスが適切か否かをより確実に判断できるので、より帯電不良が発生しにくい帯電バイアスを印加出来る画像形成装置とすることができる。
【図面の簡単な説明】
【００１４】
【図１】実施例１において、前回のプロセススピードがＶｘ１であった場合の帯電バイアス印加のフローチャートを示したものである。
【図２】（ａ）は実施例１の画像形成装置の概略図、（ｂ）は装置の動作工程図である。
【図３】（ａ）は帯電バイアス電源回路の概略図、（ｂ）は印加可能な交流ピーク間電圧と、出力可能な直流電圧との関係を示した相関図である。
【図４】（ａ）は電圧−電流特性及び帯電不良が発生しなくなる基準電流値を模式的に示した図、（ｂ）はプロセススピード、帯電周波数の違いで電圧−電流特性、及び帯電不良が発生しなくなる基準電流値が変わることを説明した図である。
【図５】電源投入時に行う帯電バイアス決定シーケンスを示したフローチャートである。
【図６】（ａ）は帯電バイアス決定シーケンスにおける、帯電バイアス選択の様子を表した図、（ｂ）は画像形成動作を行う際の帯電及び駆動シーケンスを示した図である。
【図７】前回のプロセススピードがＶｘ２であった場合の帯電バイアス印加のフローチャートを示したものである。
【図８】実施例２において、前回のプロセススピードがＶｘ１であった場合の帯電バイアス印加のフローチャートを示したものである。
【発明を実施するための形態】
【００１５】
［実施例１］
（画像形成装置の概要）
図２の（ａ）は本実施例における画像形成装置１００の断面模式図を示したものである。この装置１００は転写式電子写真プロセスを用いた、プロセスカートリッジ着脱方式のレーザプリンタである。即ち、ホスト装置２００からエンジンコントローラ（制御回路部）１０１に入力する電気的な画像情報に基づいてシート状の記録材Ｐに画像を形成して出力することができる。コントローラ１０１は装置１００の動作を統括的に制御しており、ホスト装置２００や操作部１０２からのプリント指令に応じて所定の画像形成シーケンスに従って装置１００の画像形成動作を実行する。本実施例の装置１００は、後述するように、異なるスピードの少なくとも２種類以上のプロセススピードの内の選択されたプロセススピードで画像形成動作が可能である。ホスト装置２００はコントローラ１０１にインターフェイスを介して接続されたパソコン、イメージリーダー、ファクシミリ装置などである。
【００１６】
Ｃはプロセスカートリッジであり、装置本体１００Ａ内のカートリッジ装着機構部（不図示）に対して取り外し可能に装着されている。本実施例におけるカートリッジＣは、カートリッジ枠体６に対して、潜像担持体としての回転ドラム型の電子写真感光体１と、それに作用するプロセス手段としての、接触帯電装置２、現像装置４、クリーニング装置５を所定の配置関係をもって組付けたものである。接触帯電装置２は回転する電子写真感光体（以下、ドラムと記す）１に接触してドラム表面を所定の極性・電位に一様に帯電する接触帯電手段であり、本実施例ではドラム１の回転に従動して回転する帯電ローラを用いている。現像装置４はドラムに形成された静電潜像を現像剤（トナー）により現像剤像（トナー像）として現像（可視化）する現像手段であり、現像剤を担持してドラム１との対向部（現像部）に搬送してドラムの静電潜像を現像する現像ローラ（現像剤担持体）４ａを有する。また、現像装置４は、現像剤（不図示）を収容した現像剤収容部４ｂ、現像剤収容部４ｂの現像剤を攪拌しながら現像ローラ４ａに供給する攪拌部材４ｃ、現像ローラ４ａに担持された現像剤の層厚を規制する現像ブレード４ｄなどを有している。クリーニング装置５は記録材Ｐに対するトナー像転写後のドラム１の表面から転写残トナーや紙粉等の付着残留物を除去してドラム面を清掃するクリーニング手段である。本実施例では、クリーニング部材としてクリーニングブレード５ａを用いたブレードクリーニング装置である。ブレード５ａによりドラム面から掻き落された転写残トナー等は廃トナー収容部５ｂに収容される。カートリッジＣは装置本体１００Ａに対して所定に装着されている状態において、カートリッジ側駆動入力部（不図示）に装置本体側駆動出力部（不図示）が結合している。また、カートリッジ側バイアス入力部（不図示）に装置本体側バイアス出力部（不図示）が結合している。これにより、装置１００は画像形成動作が可能となる。
【００１７】
コントローラ１０１は、プリント開始信号の入力に基づいて、駆動源（メインモータ）Ｍを起動してドラム１を所定のプロセススピードにて矢印の時計方向に回転駆動（ドラム駆動−ＯＮ）する。そして、所定の制御タイミングにて、後述する帯電バイアス電源回路Ａ（図３の（ａ））から帯電ローラ２に対して所定の帯電バイアスを印加する。これにより、ドラム１の表面が所定の極性・電位（暗部電位Ｖｄ）に一様に帯電される。また、コントローラ１０１は、所定の制御タイミングにて、ドラム１の帯電面に対して露光装置（露光手段）３による画像露光Ｌを行う。本実施例における露光装置３はレーザスキャナである。この装置は３、画像情報に基づいて変調されたレーザ光Ｌをドラム１に表面に照射（主走査露光）して照射部分の電荷を除去し、照射部分の明部電位Ｖｌと非照射部分（非露光部分）の暗部電位Ｖｄとの静電コントラストによりドラム面に静電潜像を形成する。そして、その静電潜像が現像装置４によりトナー像として現像される。画像形成方式としては、バックグランド露光方式と正規現像方式とによる方式と、イメージ露光方式と反転現像方式とによる方式とが有る。前者は、帯電したドラム表面に画像情報のバックグランド部に対応して露光し、バックグランド部以外の部分を現像する方式である。後者は、画像情報部に対応して露光し、非露光部分を現像する方式である。それぞれの特徴を生かして用いられている。
【００１８】
ドラム１に形成されたトナー像は、転写装置（転写手段）としての転写ローラ７によって記録材Ｐに転写される。記録材Ｐは、給紙部８に積載して収納されている。給紙ローラ９が所定の制御タイミングで駆動されることで、給紙部８の記録材Ｐが一枚分離給送されてシートパス１０を通ってレジストローラ１１に至る。そして、その記録材Ｐは、ローラ１１によりドラム１上のトナー像と同期をとってドラム１とローラ７との圧接部である転写ニップ部Ｎに導入されて挟持搬送される。ローラ７には記録材Ｐがニップ部Ｎを挟持搬送されている間、転写バイアス電源回路（不図示）からトナーの帯電極性とは逆極性で所定電位のＤＣ電圧である転写バイアスが摺動接点を介して印加される。これにより、ドラム１上のトナー像が記録材Ｐ上に順次に静電転写される。ニップ部Ｎを出た記録材Ｐはドラム１から分離されて定着装置（定着手段）１２へ搬送される。また、記録材分離後のドラム１は表面に残ったトナー・紙粉等の残留物がクリーニング装置５によって除去されて清掃され、繰り返して画像形成に供される。定着装置１２に搬送された記録材Ｐは、定着ローラ１２ａと加圧ローラ１２ｂとの圧接部である定着ニップ部で加熱、加圧を受けて、未定着トナー像が固着像として定着される。トナー像定着後の記録材Ｐａは画像形成物（プリント、コピー）として排出ローラ１３により装置本体外部の排紙トレイ１４に排出される。
【００１９】
＜装置１００の動作工程＞
図２の（ｂ）に，コントローラ１０１が行う上記装置１００の動作工程図を示した。
【００２０】
１）前多回転動作（プレ回転）：装置１００の始動（起動）動作（ウォーミング）である。装置１００のメイン電源スイッチのＯＮにより、装置１００のメインモータＭを起動させて、所要のプロセス機器の準備回転動作を実行する。
【００２１】
２）スタンバイ：所定の始動動作終了後、メインモータＭの駆動を停止させて、プリントジョブ開始信号が入力されるまで装置１００をスタンバイ（待機）状態に保持する。
【００２２】
３）前回転動作：プリントジョブ開始信号の入力に基づいて、メインモータＭを再駆動させて、所要のプロセス機器のプリントジョブ前動作（画像形成前の準備回転動作）を実行する。より実際的は、ａ：装置１００がプリントジョブ開始信号を受信、ｂ：フォーマッタで画像を展開（画像のデータ量やフォーマッタの処理速度により展開時間は変わる）、ｃ：前回転動作開始、という順序になる。
【００２３】
なお、前記１）の前多回転動作中にプリントジョブ開始信号が入力している場合は、前多回転動作の終了後、前記２）のスタンバイ無しに、引き続き前回転動作に移行する。
【００２４】
４）プリントジョブ実行：所定の前回転工程が終了すると、引き続いて前記の画像形成プロセスが実行されて、画像形成済みの記録材が出力される。マルチプリントジョブ（連続プリントジョブ）の場合は前記の画像形成プロセスが繰返えされて所定枚数分の画像形成済みの記録材が順次に出力される。
【００２５】
５）紙間：マルチプリントジョブの場合において、一の記録材Ｐの後端と次の記録材Ｐの先端との間隔工程であり、転写部や定着装置においては非通紙状態期間である。
【００２６】
６）後回転動作：１枚だけのモノプリントジョブの場合にその画像形成済みの記録材が出力された後、あるいはマルチプリントジョブの場合に最後の画像形成済みの記録材が出力された後もメインモータを引き続き所定の時間駆動させる。これにより所要のプロセス機器のプリントジョブ後動作を実行する。
【００２７】
７）スタンバイ：所定の後回転動作終了後、メインモータＭの駆動が停止し、次のプリントジョブ開始信号が入力されるまで画像形成装置をスタンバイ状態に保持する。
【００２８】
上記において、４）のプリントジョブ実行時が画像形成時であり、１）の前多回転動作、３）の前回転動作、６）の後回転動作が、非画像形成時である。また、４）のプリントジョブ実行時においてマルチプリントジョブの場合の紙間も非画像形成時である。
【００２９】
（帯電バイアス印加方法）
本実施例の帯電バイアス印加方法について説明する。図３の（ｂ）は帯電ローラ２に対して帯電バイアスを印加する帯電バイアス電源回路（高圧電源回路）Ａの概略のブロック回路図である。回路Ａは、１つの電圧昇圧手段Ｔ１で、ｎ（ｎ≧３）段階の交流ピーク間電圧Ｖｐｐ−（１）、・・・、Ｖｐｐ−（ｎ）（但し、Ｖｐｐ−（１）＜・・・＜Ｖｐｐ−（ｎ））の１つと直流電圧Ｖｄｃとの重畳バイアス電圧を帯電バイアスとして帯電ローラ２に印加する。より具体的には、本実施例の回路Ａは、コントローラ１０１により制御される交流発振出力部２１から４種類の交流ピーク間電圧Ｖｐｐ（Ｖｐｐ−（１）＜Ｖｐｐ−（２）＜Ｖｐｐ−（３）＜Ｖｐｐ−（４））を出力できるようにしている。交流発振出力部２１から出力された出力電圧は、増幅回路２２で増幅される。そして、オペアンプ・抵抗・コンデンサなどからなる正弦電圧変換回路２３で正弦変換された後、コンデンサＣ１を介して直流成分をゼロにカットされ、交流電圧昇圧手段たる昇圧トランスＴ１に入力される。トランスＴ１に入力された電圧は、トランスの巻き数に応じた正弦電圧に昇圧される。
【００３０】
他方、コンデンサＣ２には、前記の昇圧された正弦電圧が整流回路Ｄ１で整流された後、ピークチャージされる。これによって、ある一定の直流電圧Ｖｄｃ１が発生する。さらに、コントローラ１０１により制御される直流発振出力部２４からは、印字濃度になどによって決まる出力電圧が出力され、整流回路２５で整流された後、一定電圧ＶａとしてオペアンプＩＣ１のマイナス入力端子に入力される。また、同時にオペアンプＩＣ１のプラス入力端子にはトランスＴ１の一方の端子電圧を抵抗Ｒ１と抵抗Ｒ２で分圧された電圧Ｖｂが入力され、両者（ＶａとＶｂ）の値が等しくなるようにトランジスタＱ１を駆動する。これによって、抵抗Ｒ１と抵抗Ｒ２には電流が流れ電圧降下が生じ、直流電圧Ｖｄｃ２が発生する。以上に説明した直流電圧Ｖｄｃ１、Ｖｄｃ２を足し合わせて所望の直流電圧Ｖｄｃ（Ｖｄｃ１＋Ｖｄｃ２）が得られる。この直流電圧Ｖｄｃが、トランスＴ１の２次側で前述した交流電圧（正弦電圧）と重畳された振動電圧が帯電バイアスとして帯電ローラ２に印加される。ここで説明した方式では、電圧昇圧手段であるトランスＴ１は１つで済むので、帯電バイアス電源回路Ａのコストダウンが図れる。
【００３１】
ここで、最も大きなピーク間電圧となるＶｐｐ−（４）に関しては、あらゆる場合においてドラム１の帯電不良の発生しないピーク間電圧としておく必要がある。一般には、ドラム１の電荷輸送層の膜厚が厚い状態である使用初期、かつ電流が流れにくくなる低温環境において、帯電ローラ２や印加ピーク間電圧のばらつきを考慮しても帯電不良を引き起こさないようなピーク間電圧をＶｐｐ−（４）として用いる必要がある。一方、耐久によりドラム１の電荷輸送層の膜厚が減少してくると大きな電流が流れるようになる。そのため、他のＶｐｐ−（１）、Ｖｐｐ−（２）及びＶｐｐ−（３）では、Ｖｐｐ−（４）よりも低いピーク間電圧として、ドラム１に大きな電流が流れつづけることがないようにしている。
【００３２】
さらに、本方式では、交流電圧昇圧手段であるトランスＴ１を用いて直流電圧Ｖｄｃ１を作製しているので、直流電圧Ｖｄｃ１は交流ピーク間電圧Ｖｐｐに対して従属の関係にある。つまり、所望の直流電圧Ｖｄｃ’を得るためには、トランスＴ１によってコンデンサＣ２に一定水準の電荷をチャージさせる必要がある。図３の（ｂ）に示されるように、所望の直流電圧Ｖｄｃ’を得るためには、交流ピーク間電圧Ｖｐｐは、２×｜Ｖｄｃ’｜以上でなければならない。交流ピーク間電圧Ｖｐｐが、２×｜Ｖｄｃ’｜よりも小さい領域では、コンデンサＣ２は十分にチャージしきれないため所望の直流電圧Ｖｄｃ’を得ることができない。そのため、ドラム上電位（ドラム表面電位、暗部電位）Ｖｄを所望の値に帯電させることができなくなり、良好な画像を得ることができない。なお、ここは図３の（ｂ）の説明なので、所望の直流電圧Ｖｄｃ’と印加可能な直流電圧Ｖｄｃを区別する必要があり、Ｖｄｃに「’」を追加している。一般的な直流電圧ＶｄｃとＶｐｐの関係においてはＶｄｃ’という記載はしない。
【００３３】
他方、コンデンサＣ２の静電容量を大きくすれば電荷チャージ量を多くして直流電圧Ｖｄｃを大きくとれる方向だが、コンデンサＣ２に電荷がチャージされる時間が長くなり、帯電波形が安定化するのに要する時間が長くなる。そのため、ドラム上電位Ｖｄにムラが生じる場合がある。
【００３４】
ゆえに、本例においては、交流ピーク間電圧Ｖｐｐの出力できる範囲の最小値Ｖｐｐ−（１）が、所望の直流電圧Ｖｄｃに対してＶｐｐ−（１）≧２×｜Ｖｄｃ｜なる関係が成り立つように設定している。最も交流ピーク間電圧の値が小さいＶｐｐ−（１）は、重畳される直流電圧Ｖｄｃに対し、Ｖｐｐ−（１）≧２×｜Ｖｄｃ｜なる関係を満たすことで、電源回路の低コスト化を図れる画像形成装置とすることができる。
【００３５】
（帯電交流電流値の測定）
続いて、帯電交流電流値の測定方法について図３の（ａ）を用いて説明する。回路Ａは帯電ローラ２に対する帯電バイアス印加時にドラム１に流れる交流電流Ｉａｃを検知する交流電流検知回路（帯電交流電流検知手段）２６を有する。コントローラ１０１は、非画像形成時の少なくとも一部で、帯電ローラ２に対して回路Ａによりｎ（ｎ≧３）段階の交流ピーク間電圧を順次に印加する。その時にドラム１に流れる帯電交流電流Ｉａｃを回路２６で検知する。そして、コントローラ１０１は、必要最小電流以上であり、なおかつ最も小さな値を検出した交流ピーク間電圧Ｖｐｐを画像形成時の帯電交流電圧として選択する。また、画像形成前の準備回転動作の少なくとも一部で、前回選択された交流ピーク間電圧よりも一段階低い交流ピーク間電圧を印加し、必要最小交流電流を満たすか否かの判定を行う。
【００３６】
上記についてより具体的に説明する。帯電ローラ２に帯電バイアス電圧（振動電圧）が印加されると、交流電流Ｉａｃは帯電ローラ２、ドラム１を経て回路ＡのＧＮＤに流れる。このとき、交流電流検知回路２６は、この交流電流Ｉａｃを抵抗・コンデンサなどからなる不図示のフィルタ回路で帯電周波数に等しい周波数をもった交流電流のみを抽出し、これを電圧変換して、この電圧値をコントローラ１０１へ入力する。なお、この交流電流検知回路２６は、抵抗、コンデンサ、ダイオードなどから構成することができるので、回路Ａのコスト増加、および、スペース拡大の影響は少ない。この変換された電圧と交流電流の関係をあらかじめ調べておけば、測定された電圧を検知することで交流電流値の検知が可能になる。
【００３７】
ここで、あらかじめ図４の（ａ）のような電圧−電流特性を調べておき、さらに帯電不良が消える電流と画像の対応を取っておくことにより、帯電不良が発生しないような基準の電流値（図中でのＩａｃ−ｘ）を定めることができる。本実施例では、このようにして定めた基準電流を元に帯電バイアスの制御を行っている。また、電圧−電流特性で線形性から外れる図のΔＩｃにあたる部分の電流は、放電による電流（以下、放電電流と記す）と考えられ、帯電性と強い相関が見られることが知られている。
【００３８】
（帯電バイアス制御方法）
次に、実際の帯電バイアス制御方法を説明する。本実施例の装置１００においては、異なるスピードの少なくとも２種類以上のプロセススピードの内の選択されたプロセススピードで画像形成動作が可能である。プロセススピードの選択は、ホスト装置２００あるいは操作部１０２で行うことができ、その選択信号がコントローラ１０１に入力する。コントローラ１０１は入力した選択信号に対応したプロセススピードにて画像形成動作を実行する。
【００３９】
本実施例においては、動作可能なプロセススピードとしては、標準スピード（遅いスピード）Ｖｘ１と、それよりも速いスピードＶｘ２（Ｖｘ１＜Ｖｘ２）の２段階を持つものとする。帯電ムラが画像に現れないようにする必要があることから、それぞれのプロセススピードＶｘ１、Ｖｘ２での帯電周波数ｆはそれぞれ、ｆ１、ｆ２（ｆ１＜ｆ２）とする。プロセススピードが遅いときでも速いときの帯電周波数ｆ２を用いることは可能であるが、一般に帯電周波数ｆを高くするとドラム表面が荒れやすくなるため、ここで示したようにプロセススピードに応じて帯電周波数ｆを変更する場合が多い。
【００４０】
本例の場合は、それぞれのプロセススピードＶｘ１、Ｖｘ２毎に、先に説明したように帯電不良が発生しない電流値以上となるような基準の交流電流値Ｉａｃを定める。実際、それぞれのプロセススピードＶｘ１、Ｖｘ２、帯電周波数ｆ１、ｆ２で電圧−電流特性を取った結果を図５に示す。プロセススピードＶｘ１−帯電周波数ｆ１の時を細線で、プロセススピードＶｘ２−帯電周波数ｆ２の時を太線で示した。図４の（ｂ）からも判るように、プロセススピード、帯電周波数が高い方（Ｖｘ２−ｆ２）が、帯電不良が発生しなくなる基準電流値Ｉａｃ−ｘ２が大きくなることが判る。また、基準電流値における放電電流もプロセススピード、帯電周波数が高いほど大きくなっており、帯電性が厳しくなっていることが判る。それぞれ、プロセススピードＶｘ１の時の基準電流値をＩａｃ−ｘ１、プロセススピードＶｘ２のときの基準電流値をＩａｃ−ｘ２と定める。
【００４１】
まず、電源投入時に行われる準備動作時である前多回転工程（プレ回転）における帯電バイアス制御フローチャートを図５に示した。このときのプロセススピードはＶｘ２で行うものとする（ステップＳ１）。最も低い電圧であるＶｐｐ−（１）から印加していき、その時に流れる交流電流Ｉａｃ（１）を測定する（ステップＳ２）。同様に、Ｖｐｐ−（２）、Ｖｐｐ−（３）、Ｖｐｐ−（４）を印加し、それぞれ交流電流Ｉａｃ（２）、Ｉａｃ（３）、Ｉａｃ（４）を得る（ステップＳ４、Ｓ６、Ｓ８）。それぞれのＩａｃ（１）、Ｉａｃ（２）、Ｉａｃ（３）、Ｉａｃ（４）を、プロセススピードＶｘ２時の基準電流値Ｉａｃ−ｘ２と比較する（ステップＳ３、Ｓ５、Ｓ７）。そして、Ｉａｃ（ｎ）≧Ｉａｃ−ｘ２、ｎ＝１、２、３、４、を満たす最小のＶｐｐ−（ｎ）を交流電圧に決定する（ステップＳ１１、Ｓ１２、Ｓ１３、Ｓ９）。図６の（ａ）に交流電圧選択の一例を示したが、この場合はＶｐｐ−（３）印加時のＩａｃ（３）が基準電流値Ｉａｃ−ｘ２を上回りかつ最小となるため、Ｖｐｐ−（３）を画像形成動作時の交流電圧として選択することになる。
【００４２】
次に、その直後に画像形成動作を行う際のシーケンスについて図６の（ｂ）に示す。前回の画像形成動作で選択された交流電圧をＶｐｐ−（ｎ）とする。このシーケンスの特徴としては、画像形成動作前の少なくとも一部において（以下、「画像形成前の準備回転」と記す）、前回選択された交流電圧Ｖｐｐ−（ｎ）よりも一段階低いＶｐｐ−（ｎ−１）を印加する。そして、Ｖｐｐ−（ｎ−１）印加時に流れるＩａｃ（ｎ−１）が基準電流値Ｉａｃ−ｘ以上であれば、画像形成時の交流電圧をＶｐｐ−（ｎ−１）とし、Ｉａｃ（ｎ−１）が基準電流値Ｉａｘ−ｘに満たなければ画像形成時の交流電圧をＶｐｐ−（ｎ）とする。こうすることにより、画像形成動作時の交流電圧を徐々に下げていくことが可能になる。
【００４３】
ここで、直前に図５のシーケンスが行われている場合は、前回のプロセススピードがＶｘ２であり、その時選択された交流電圧が前回の交流電圧になる。一方、直前に前回の画像形成動作が行われている場合はその時のプロセススピード、交流電圧が、それぞれ前回のプロセススピード、交流電圧となる。
【００４４】
前回の画像形成動作時のプロセススピードがＶｘ２であったときの、今回の画像形成動作時のフローチャートを図７に示す。今回のプロセススピードもＶｘ２のとき（ステップＳ３のＹｅｓ、ステップＳ１８）、選択電圧がＶｐｐ−（１）であれば（ステップＳ１９のＹｅｓ）、画像形成前の準備回転時も画像形成時もＶｐｐ−（１）を交流電圧として用いる（ステップＳ２８〜３１）。Ｖｐｐ−（１）以外であれば（ステップＳ１９のＮｏ）、先にも説明したように画像形成前の準備回転時に前回選択された電圧Ｖｐｐ−（ｎ）よりも一段低いＶｐｐ−（ｎ−１）を印加し、流れる交流電流Ｉａｃ（ｎ−１）を検知する（ステップＳ２０）。Ｉａｃ（ｎ−１）が、基準電流値Ｉａｃ−ｘ１よりも大きければ（ステップＳ２１のＹｅｓ）、画像形成時の交流電圧をＶｐｐ−（ｎ−１）に下げることが可能になる（ステップＳ２５〜２７）。一方、基準電流値を下回れば（ステップＳ２１のＮｏ）、Ｖｐｐ−（ｎ）のままとすればよい（ステップＳ２２〜２４）。今回のプロセススピードがＶｘ１の場合も（ステップＳ３のＮｏ、Ｓ４）、基準電流値がＩａｃ−ｘ２（ステップＳ７）になるだけで動作はほぼ同じである（ステップＳ４〜Ｓ１７）。
【００４５】
次に前回のプロセススピードがＶｘ１であったときの画像形成動作時のフローチャートを図１に示す。今回（次）のプロセススピードがＶｘ１のままであるならば（ステップＳ３のＮｏ）、動作（ステップＳ４〜Ｓ１７）は図７の場合（ステップＳ４〜Ｓ１７）とほぼ変わらない。一方、プロセススピードが遅いスピードＶｘ１から速いスピードＶｘ２に変わったときは（ステップＳ３のＹｅｓ、Ｓ１８）、画像形成前の準備回転時に印加する交流電圧をＶｐｐ−（ｎ−１）ではなく、Ｖｐｐ−（ｎ）としている（ステップＳ１９）。これにより、画像形成時に印加する可能性がある交流電圧は、Ｖｐｐ−（ｎ）（ステップＳ２４）およびＶｐｐ−（ｎ＋１）（ステップＳ２１）としている。
【００４６】
この理由について説明する。一般に、プロセススピードが高くなると、帯電ムラが画像上に現れないようにするために周波数も高くしており、その分だけでも同じ交流電圧を印加した際に流れる交流電流値は大きくなる。一方では、図４の（ｂ）でも説明したように微小な帯電不良が起こりやすくなると考えられる。そのため、必要な放電電流値は大きくなることを考えると、プロセススピードＶｘ１時に、プロセススピードＶｘ２時で選択された交流電圧Ｖｐｐ−（ｎ）をそのまま印加したときに流れる電流Ｉａｃ（ｎ）が、基準電流値Ｉａｃ−ｘ１を上回らない可能性もある。これを解決するために、本実施例では画像形成前の準備回転時に通常のＶｐｐ−（ｎ−１）よりも大きな交流電圧Ｖｐｐ−（ｎ）を印加する（ステップＳ１９）。これにより、Ｖｐｐ−（ｎ）印加でＩａｃ（ｎ）＜Ｉａｃ−ｘ１となる場合（ステップＳ２０のＮｏ）に、画像形成時にＶｐｐ−（ｎ＋１）を印加出来るようにしている（ステップＳ２１）。
【００４７】
逆に、プロセススピードＶｘ１時に、プロセススピードＶｘ２時に選択された交流電圧Ｖｐｐ−（ｍ）を印加したときに流れる電流Ｉａｃ（ｍ）については、プロセススピードが低下することで少なくとも必要な放電電流値が大きくはならないと考えられる。そのため、同じＶｐｐ−（ｍ）のままでも基準電流Ｉａｃ−ｘ２を下回る可能性は非常に小さく、Ｖｐｐ−（ｍ）のままで問題無いと考えられる。
【００４８】
以上から、プロセススピードが上がった場合についてのみ画像形成前の準備回転時に印加する交流電圧を高い電圧にするような制御を行うことで、より帯電不良が発生しにくい構成とすることができる。なお、高い電圧を印加する必要がない場合も考えられるが、次の画像形成動作の際に、図１ないしは図７のシーケンスを行うことで、電圧を一段階下げることができるので、高い交流電圧を印加し続ける可能性は小さく、とくに問題はない。
【００４９】
一方、プロセススピードが切り替わった際に、図５で示したような印加シーケンスを改めてそのプロセススピードで行うことも考えられる。しかし、本実施例は画像形成動作中に補正が可能であるのに対し、画像形成動作とは別に上記シーケンスが入ることで、画像形成動作完了まで余分に時間がかかってしまうことから、本実施例の方が優れているといえる。
【００５０】
なお、本実施例では、電源投入時のシーケンス（図５）をプロセススピードＶｘ２で行った場合について示したが、Ｖｘ１で行った場合についても今まで述べてきた構成で適用可能である。また、本実施例ではプロセススピードが高くなったとき、選択された交流電圧に対し、一段階高い値を選択したが、印加可能な交流ピーク間電圧同士の差分が小さい場合は、必要な放電電流値上昇に見合う電流値増加にならないことも考えられる。そこで、二段階以上上げることも可能であり、この場合はむしろ好適である。
【００５１】
［実施例２］
今までは、動作可能なプロセススピードが２種類での場合であったが、動作可能なプロセススピードが３種類以上であっても、同様に実施することが可能である。
【００５２】
ここでは、プロセススピードがＶｘ１＜Ｖｘ２＜Ｖｘ３の３段階とした場合について説明する。電源投入時のシーケンスについては、図５と同様に、あるプロセススピードで印加可能な交流電圧を印加し、その時に流れる交流電流を検知しながら画像形成時に用いる交流電圧を選択すればよいので、ここでは説明を省略する。
【００５３】
よって、帯電交流電圧の選択結果が既にある場合について図８を用いて説明を行う。ここでは前回のプロセススピードがＶｘ１であった場合（ステップＳ２）の電圧選択フローチャートを示した。本実施例では、プロセススピードがＶｘ１からＶｘ２になった場合は（ステップＳ１９）は、画像形成前の準備回転時の交流電圧を一段階（ステップＳ２０）大きくしている。また、Ｖｘ１からＶｘ３になった場合は（ステップＳ２８）、画像形成前の準備回転時の交流電圧を二段階（ステップＳ２９）大きくしているのが特徴である。
【００５４】
すなわち、プロセススピードの変化具合に応じて、画像形成前の準備回転時に印加する定電圧値の変化幅を変えることで、実施例１と同様の効果を動作可能なプロセススピードが３段階あっても発揮することが可能になる。つまり、プロセススピードがそれまでのスピードよりも速いスピードに切り替わったとき、その変化幅によって、準備回転動作の少なくとも一部で印加する交流ピーク間電圧の上げ幅を変える。これにより、プロセススピードの変化に応じて、より適切な帯電バイアスを印加出来る画像形成装置とすることができる。
【００５５】
また、ここには特に図示しなかったが、プロセススピードがＶｘ２からＶｘ３になった場合は例えば一段階大きくすればよい。ここでも同様に、プロセススピードが上がったときに、画像形成前の準備回転時の交流電圧を何段階上げるかは印加可能な交流ピーク間電圧の差分や、プロセススピードの値などを考慮して決めれば良く、本例で示した様態に限られるものではない。
【符号の説明】
【００５６】
１００・・画像形成装置、１・・潜像担持体、２・・接触帯電手段、Ｔ１・・電圧昇圧手段、Ａ・・帯電バイアス電源回路、２６・・帯電交流電流検知手段
【図１】
2012008448.tif 000003
【図２】
2012008448.tif 000004
【図３】
2012008448.tif 000005
【図４】
2012008448.tif 000006
【図５】
2012008448.tif 000007
【図６】
2012008448.tif 000008
【図７】
2012008448.tif 000009
【図８】
2012008448.tif 000010