(57)【要約】【課題】プログラミングの通電を必要最小限とすることができ、ヒューズヴィアの切断不良による論理回路の歩留りの低下も改善することができる半導体装置を提供する。【解決手段】ヒューズヴィアの切断の要否が未定の部分にはヴィア切断型電気ヒューズ３が形成されており、切断の必要が確定している部分にはヒューズヴィアが省略されたヴィア切断型電気ヒューズ５が形成されている。【選択図】図１
2012039046.tif 000002
【特許請求の範囲】
【請求項１】
ヴィア切断型電気ヒューズのヒューズヴィアの切断の有無で論理回路がプログラミングされる半導体装置であって、
切断の要否が未定の部分には前記ヒューズヴィアを有する前記ヴィア切断型電気ヒューズが形成されており、
切断の必要が確定している部分には前記ヒューズヴィアが省略された前記ヴィア切断型電気ヒューズが形成されている半導体装置。
【請求項２】
ヴィア切断型電気ヒューズのヒューズヴィアの切断の有無で論理回路がプログラミングされる半導体装置の製造方法であって、
製造段階で切断の要否が未定の部分には前記ヒューズヴィアを有する前記ヴィア切断型電気ヒューズを形成し、
製造段階で切断の必要が確定している部分には前記ヒューズヴィアが省略された前記ヴィア切断型電気ヒューズを形成する半導体装置の製造方法。
【請求項３】
ヴィア切断型電気ヒューズのヒューズヴィアの切断の有無で論理回路がプログラミングされる半導体装置のプログラミング方法であって、
製造段階では未定であった切断の必要が確定した前記ヴィア切断型電気ヒューズは通電により前記ヒューズヴィアを切断し、
製造段階から切断が確定していた前記ヴィア切断型電気ヒューズには通電しない半導体装置のプログラミング方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ヴィア切断型電気ヒューズで論理回路が形成されている半導体装置、その製造方法およびプログラミング方法、に関する。
【背景技術】
【０００２】
近年の半導体回路の微細化の進展により、半導体装置に搭載されるＳＲＡＭ(Static Random Access Memory)規模が飛躍的に増大し、歩留り向上のためにＳＲＡＭに冗長回路を設けて不良発生時に冗長セルに置き換えることにより歩留り向上を図る必要性が上がっている。
【０００３】
また大規模メモリとしてエンべデットＤＲＡＭ(Dynamic Random Access Memory)の搭載や、トレーサビリティ確保のために、チップＩＤ(Identity)を搭載する必要性が高まっている。このようなメモリの冗長回路の切り替えやチップＩＤの論理素子としてヴィア切断型電気ヒューズがある(特許文献１)。
【０００４】
しかし、ヴィア切断型電気ヒューズを用いた場合、切断不良や切断不十分が生じると、歩留り低下を起こす。従って、切断するヒューズ素子を最低限にする必要がある。
【０００５】
また、ヴィア切断型電気ヒューズは電流による発熱によりヒューズヴィアを切断するので、必然的に切断に時間がかかることになり、切断するヒューズ素子を最低限にする必要がある。
【０００６】
図６にヴィア切断型電気ヒューズを備えた半導体装置の回路図を示す。図２に未切断のヴィア切断型電気ヒューズ３の断面図を、図３に正常に切断されたヴィア切断型電気ヒューズ４の断面図を示す。図９にヒューズ素子のプログラミング方法および読み出し方法のフローチャートを示す。
【０００７】
論理判定回路および切断回路１は、選択回路２で装置固有論理回路６とチップ個別論理回路７との複数のヴィア切断型電気ヒューズ３に接離自在に接続されている。
【０００８】
切断回路１が必要により選択的に選択回路２で接続されたヴィア切断型電気ヒューズ３のヒューズヴィアを切断することで、装置固有論理回路６とチップ個別論理回路７とがプログラミングされる。
【０００９】
ヒューズ素子の論理はヴィアが切断されて読み出し時の電圧印加の際の電流が閾値以下となる場合を反転論理(０)、未切断で読み出し時の電圧印加の際の電流が閾値以上となる場合を正論理(１)と定義する。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００７−３０５６９３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
図９のフローチャートに示すプログラミング方法を用いた場合、特定の半導体装置固有で論理値が決まるような装置固有論理回路６も反転論理(０)箇所はヴィア切断型電気ヒューズ３を切断する必要がある。
【００１２】
そのため、図７に示すようなヴィア切断不良残り部１７が生じた場合、上層配線１１と下層配線１２が繋がったままになり、読み出し時に電流が閾値以上に流れて判定不良を起こし歩留り低下が生じるという課題がある。
【００１３】
また、図８に示すようなヴィア切断不十分部１８が生じた場合、半導体装置の組み立て時や基盤への取り付け時のリフロー熱によりヴィア切断不十分部１８が下層配線１２と再癒着することにより図７の状態となり、同じく読み出し時に電流が閾値以上に流れて判定不良を起こし歩留り低下が生じるという課題がある。
【課題を解決するための手段】
【００１４】
本発明の半導体装置は、ヴィア切断型電気ヒューズのヒューズヴィアの切断の有無で論理回路がプログラミングされる半導体装置であって、切断の要否が未定の部分にはヒューズヴィアを有するヴィア切断型電気ヒューズが形成されており、切断の必要が確定している部分にはヒューズヴィアが省略されたヴィア切断型電気ヒューズが形成されている。
【００１５】
本発明の半導体装置では、ヒューズヴィアの切断の要否が未定の部分にはヴィア切断型電気ヒューズが形成されている。このため、必要によりヒューズヴィアを電熱で切断してプログラミングすることができる。切断の必要が確定している部分にはヒューズヴィアが省略されたヴィア切断型電気ヒューズが形成されている。このため、プログラミングするときにヒューズヴィアを切断するために通電する必要がない。
【００１６】
本発明の半導体装置の製造方法は、ヴィア切断型電気ヒューズのヒューズヴィアの切断の有無で論理回路がプログラミングされる半導体装置の製造方法であって、製造段階で切断の要否が未定の部分にはヒューズヴィアを有するヴィア切断型電気ヒューズを形成し、製造段階で切断の必要が確定している部分にはヒューズヴィアが省略されたヴィア切断型電気ヒューズを形成する。
【００１７】
本発明の半導体装置のプログラミング方法は、ヴィア切断型電気ヒューズのヒューズヴィアの切断の有無で論理回路がプログラミングされる半導体装置のプログラミング方法であって、製造段階では未定であった切断の必要が確定したヴィア切断型電気ヒューズは通電によりヒューズヴィアを切断し、製造段階から切断が確定していたヴィア切断型電気ヒューズには通電しない。
【発明の効果】
【００１８】
本発明の半導体装置では、ヒューズヴィアの切断の要否が未定の部分にはヴィア切断型電気ヒューズが形成されている。このため、必要によりヒューズヴィアを電熱で切断してプログラミングすることができる。切断の必要が確定している部分にはヒューズヴィアが省略されたヴィア切断型電気ヒューズが形成されている。このため、プログラミングするときにヒューズヴィアを切断するために通電する必要がない。従って、プログラミングの通電を必要最小限とすることができ、ヒューズヴィアの切断不良による論理回路の歩留りの低下も改善することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施の形態の半導体装置を示す模式的な回路図である。
【図２】従来と共通のヒューズヴィアを有するヴィア切断型電気ヒューズの内部構造を示す模式的な縦断側面図である。
【図３】ヒューズヴィアが切断された状態のヴィア切断型電気ヒューズの内部構造を示す模式的な縦断側面図である。
【図４】ヒューズヴィアを有しないヴィア切断型電気ヒューズの内部構造を示す模式的な縦断側面図である。
【図５】半導体装置のプログラミング方法および回路読出方法を示すフローチャートである。
【図６】一従来例の半導体装置を示す模式的な回路図である。
【図７】ヒューズヴィアに切断不良が発生した状態のヴィア切断型電気ヒューズの内部構造を示す模式的な縦断側面図である。
【図８】ヒューズヴィアに切断不良が発生した状態のヴィア切断型電気ヒューズの内部構造を示す模式的な縦断側面図である。
【図９】ヒューズ素子のプログラミング方法および読み出し方法を示すフローチャートである。
【発明を実施するための形態】
【００２０】
本発明の実施の一形態を図面を参照して以下に説明する。ただし、本実施の形態に関して前述した一従来例と同一の部分は、同一の名称および符号を使用して詳細な説明は省略する。
【００２１】
図１に本実施の形態のヴィア切断型電気ヒューズを備えた半導体装置の回路図を示す。図２に従来と共通のヴィア切断型電気ヒューズ３の断面図を示す。図３に従来と共通の切断されたヴィア切断型電気ヒューズ４の断面図を示す。図４に本実施の形態のヴィア切断型電気ヒューズ５(ヒューズヴィアなし)の断面図を示す。
【００２２】
本実施の形態の半導体装置は、ヴィア切断型電気ヒューズ３のヒューズヴィア１３の切断の有無で論理回路６，７がプログラミングされる。ただし、図１に示すように、本実施の形態の半導体装置では、切断の要否が未定の部分にはヒューズヴィア１３を有するヴィア切断型電気ヒューズ３が形成されており、切断の必要が確定している部分にはヒューズヴィア１３が省略されたヴィア切断型電気ヒューズ５が形成されている。
【００２３】
このような半導体装置の製造方法としては、製造段階で切断の要否が未定の部分にはヒューズヴィア１３を有するヴィア切断型電気ヒューズ３を形成し、製造段階で切断の必要が確定している部分にはヒューズヴィア１３が省略されたヴィア切断型電気ヒューズ５を形成する。
【００２４】
このように製造された半導体装置のプログラミング方法としては、図５に示すように、製造段階では未定であった切断の必要が確定したヴィア切断型電気ヒューズ３は通電によりヒューズヴィア１３を切断し、製造段階から切断が確定していたヴィア切断型電気ヒューズ５には通電しない。
【００２５】
このように製造されてプログラミングされることで、図１に示すように、ヴィア切断型電気ヒューズ３，５で論理回路６，７がプログラミングされた半導体装置が形成される。
【００２６】
より具体的には、本実施の形態の半導体装置では、ヴィア切断型電気ヒューズ３は、図２に示すように、厚さ０．２２μｍの上層配線１１、厚さ０．２μｍの下層配線１２が絶縁膜１４中に銅配線で形成されている。
【００２７】
これらの上下配線１１，１２間を接続する径０．０９μｍのヒューズヴィア１３が設けられている。このヒューズヴィア１３は、従来と同様に、図３に示すように、必要により電熱により選択的に切断される。
【００２８】
一方、ヴィア切断型電気ヒューズ(ヒューズヴィアなし)５は、図４に示すように、厚さ０．２２μｍの上層配線１１、厚さ０．２μｍの下層配線１２が絶縁膜１４中に銅配線で形成されている。
【００２９】
しかし、図示するように、これらの上下配線１１，１２を接続するヒューズヴィア１３は最初から形成されておらず、上下配線１１，１２は０．１７μｍの絶縁膜厚で物理的に分離されている。
【００３０】
本実施の形態の半導体装置では、前述のように製造段階で切断の要否が未定の部分にはヴィア切断型電気ヒューズ３を形成しておき、切断の必要が確定している部分にはヴィア切断型電気ヒューズ５を形成しておく。
【００３１】
本発明では絶縁膜１４を成膜した後、ダマシン法を用いて下層配線１２を構成する溝を加工し、メッキにより溝を埋設してＣＭＰ法により下層配線１２を形成する。その後、絶縁膜１４を再度成長したのちデュアルダマシン法を用いて上層配線１１の溝およびヴィア切断型電気ヒューズ３および４のヴィアを形成する。
【００３２】
その際、ヴィア切断型電気ヒューズ(ヒューズヴィアなし)５のヴィア部は予めフォトマスクパターンでヴィアを形成しないようにマスクを変更しておく、その後、メッキにより溝およびヴィアを埋設してＣＭＰ法により下層配線１２およびヒューズ３のヴィア部にヴィア(ヒューズ部)１３を形成する。
【００３３】
図３に示されたヴィア切断型電気ヒューズ４の断面図と比較すると、従来では切断ヴィア１５および空洞(ヒューズ部)１６が存在するのに対してヴィアを製造時に予めフォトマスクで形成していないためヒューズヴィアなし(ヒューズ部）１９は絶縁膜１４で形成されている(図４を参照)。
【００３４】
この構成をとることにより、図５に示すプログラミング方法の通り、装置固有論理回路６の反転論理(０)は切断回路１を用いずに予め反転論理が決まっているため、装置固有部はプログラムを行う必要がない。
【００３５】
そのため装置固有論理回路６では従来例のような切断動作に伴うヴィア切断不良残り部１７やヴィア切断不十分部１８が生じることがない。そのため装置固有論理回路６の反転論理(０)の誤判定が発生することがなくなり歩留りが向上する効果が得られる。
【００３６】
また、装置固有論理回路６の反転論理(０)箇所をプログラムをする必要がなくなるためプログラムにかかる時間が短縮できる効果が得られる。
【００３７】
本実施の形態の半導体装置では、装置固有部の反転論理部のヴィア切断型電気ヒューズ３，５はヒューズヴィア１３の有無のみの違いであり、ヴィア切断型電気ヒューズ３，５の抵抗値により決まる電流値で決定する論理判定回路および切断回路１であるため、従来の素子と同一の論理判定回路および切断回路１を用いることができる。
【００３８】
しかも、ヒューズヴィア１３の有無はヴィア形成工程のフォトマスクの変更のみで行えるため容易に変更が可能である。また同一の判定回路で判定できることにより別の判定回路が不要なため別の判定回路を設けることによるチップサイズの増大を防ぐことができ、読み出しも容易である。
【００３９】
本実施の形態の半導体装置では、上述のようにヒューズヴィア１３の切断の要否が未定の部分にはヴィア切断型電気ヒューズ３が形成されている。このため、必要によりヒューズヴィア１３を電熱で切断してプログラミングすることができる。
【００４０】
切断の必要が確定している部分にはヒューズヴィア１３が省略されたヴィア切断型電気ヒューズ５が形成されている。このため、プログラミングするときにヒューズヴィア１３を切断するために通電する必要がない。従って、プログラミングの通電を必要最小限とすることができ、ヒューズヴィア１３の切断不良による論理回路６，７の歩留りの低下も改善することができる。
【００４１】
なお、本発明は本実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で各種の変形を許容する。また、上述した実施の形態では、各部の構造などを具体的に説明したが、その構造などは本願発明を満足する範囲で各種に変更することができる。
【符号の説明】
【００４２】
１    論理判定回路および切断回路
２    選択回路
３    ヴィア切断型電気ヒューズ
４    切断されたヴィア切断型電気ヒューズ
５    ヴィア切断型電気ヒューズ(ヒューズヴィアなし)
６    装置固有論理回路
７    チップ個別論理回路
１１    上層配線
１２    下層配線
１３    ヒューズヴィア
１４    絶縁膜
１５    切断ヴィア
１６    空洞(ヒューズ部)
１７    ヴィア切断不良残り部
１８    ヴィア切断不十分部
１９    ヒューズ部(ヒューズヴィアなし)
【図１】
2012039046.tif 000003
【図２】
2012039046.tif 000004
【図３】
2012039046.tif 000005
【図４】
2012039046.tif 000006
【図５】
2012039046.tif 000007
【図６】
2012039046.tif 000008
【図７】
2012039046.tif 000009
【図８】
2012039046.tif 000010
【図９】
2012039046.tif 000011