(57)【要約】      （修正有）【課題】光学的ディエンファシス駆動方式を使うことができる光変調器とその信号生成方法とを提供する。【解決手段】光変調器５０は、第１位相変調器５２によって位相変調された第１光信号を伝送するための第１光導波路５８−１と、第１位相変調器の長さより短い長さを有する第２位相変調器５４によって位相変調された第２光信号を伝送するための第２光導波路５８−２と、を含み、第２光導波路の長さは、第１光導波路の長さより長い。【選択図】図１
2012063768.tif 000002
【特許請求の範囲】
【請求項１】
第１位相変調器によって位相変調された第１光信号を伝送するための第１光導波路と、
前記第１位相変調器の長さより短い長さを有する第２位相変調器によって位相変調された第２光信号を伝送するための第２光導波路と、を含み、
前記第２光導波路の長さは、前記第１光導波路の長さより長いことを特徴とする光変調器。
【請求項２】
前記第２光導波路の長さは、前記位相変調された第２光信号をＮ（ここで、Ｎは、実数）ビット遅延させるための長さだけ前記第１光導波路の長さより長いことを特徴とする請求項１に記載の光変調器。
【請求項３】
前記第１位相変調器と前記第２位相変調器のそれぞれは、同じ入力データストリームによって、前記位相変調された第１光信号と前記位相変調された第２光信号のそれぞれを生成することを特徴とする請求項１に記載の光変調器。
【請求項４】
前記光変調器は、前記位相変調された第１光信号と前記位相変調された第２光信号とを結合して、ディエンファシス（ｄｅ−ｅｍｐｈａｓｉｓ）波形を有する出力光信号を生成するための光結合器（ｏｐｔｉｃａｌ  ｃｏｕｐｌｅｒ）をさらに含むことを特徴とする請求項１に記載の光変調器。
【請求項５】
前記光変調器は、
持続波形（ｃｏｎｔｉｎｕｏｕｓ  ｗａｖｅｆｏｒｍ）を有する光信号を出力するための光源と、
前記光信号を同様に２つにパワー分離（ｐｏｗｅｒ−ｓｐｌｉｔｔｉｎｇ）し、パワー分離された前記光信号のそれぞれを前記第１位相変調器と前記第２位相変調器のそれぞれに出力するための光分離器と、
をさらに含むことを特徴とする請求項１に記載の光変調器。
【請求項６】
第１データストリームによって位相変調された第１光信号を生成するための第１位相変調器と、
前記第１データストリームの位相と振幅とを調節するための調節器と、
前記調節器から出力された第２データストリームによって位相変調された第２光信号を生成するための第２位相変調器と、
を含むことを特徴とする光変調器。
【請求項７】
前記調節器は、前記第１データストリームをＮ（ここで、Ｎは、実数）ビット遅延させ、前記第２データストリームを生成することを特徴とする請求項６に記載の光変調器。
【請求項８】
前記光変調器は、前記位相変調された第１光信号と前記位相変調された第２光信号とを結合して、ディエンファシス波形を有する出力光信号を生成するための光結合器をさらに含むことを特徴とする請求項６に記載の光変調器。
【請求項９】
第１位相変調器によって位相変調された第１光信号を、第１光導波路を通じて伝送する段階と、
前記第１位相変調器の長さより短い長さを有する第２位相変調器によって位相変調された第２光信号を、第２光導波路を通じて伝送する段階と、
前記位相変調された第１光信号と前記位相変調された第２光信号とを結合して、ディエンファシス波形を有する出力光信号を生成する段階と、
を含むことを特徴とする光変調器の光変調信号生成方法。
【請求項１０】
前記第２光導波路の長さは、前記第１光導波路の長さより長いことを特徴とする請求項９に記載の光変調器の光変調信号生成方法。
【請求項１１】
第１位相変調器を用いて第１データストリームによって位相変調された第１光信号を生成する段階と、
前記第１データストリームの位相と振幅とを調節して第２データストリームを生成する段階と、
第２位相変調器を用いて前記第２データストリームによって位相変調された第２光信号を生成する段階と、
前記位相変調された第１光信号と前記位相変調された第２光信号とを結合して、ディエンファシス波形を有する出力光信号を生成する段階と、
を含むことを特徴とする光変調器の光変調信号生成方法。
【請求項１２】
前記第２データストリームを生成する段階は、前記第１データストリームをＮ（ここで、Ｎは、実数）ビット遅延させ、前記第２データストリームを生成することを特徴とする請求項１１に記載の光変調器の光変調信号生成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光変調器に係り、特に、光学的ディエンファシス信号を生成することができる光変調器及びその方法に関する。
【背景技術】
【０００２】
光変調器（ｏｐｔｉｃａｌ  ｍｏｄｕｌａｔｏｒ）は、光のビーム（ｂｅａｍ）を変調するために使われる装置である。ビームは、自由空間、光繊維、または光導波路を通じて伝送される。操作される光のビームのパラメータ（ｐａｒａｍｅｔｅｒ）によって、変調器は、振幅変調器、位相変調器、または極性変調器などに分類される。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明が解決しようとする技術的な課題は、光学的ディエンファシス駆動方式を使うことができる光変調器と該光変調器の信号生成方法とを提供するところにある。
【課題を解決するための手段】
【０００４】
本発明の実施形態による光変調器は、第１位相変調器によって位相変調された第１光信号を伝送するための第１光導波路と、第１位相変調器の長さより短い長さを有する第２位相変調器によって位相変調された第２光信号を伝送するための第２光導波路と、を含む。
第２光導波路の長さは、第１光導波路の長さより長い。
【０００５】
第２光導波路の長さは、位相変調された第２光信号をＮ（ここで、Ｎは、実数）ビット遅延させるための長さだけ第１光導波路の長さより長い。
実施形態によって、第１位相変調器と第２位相変調器のそれぞれは、同じ入力データストリームによって、位相変調された第１光信号と位相変調された第２光信号のそれぞれを生成する。
【０００６】
他の実施形態によって、第１位相変調器は、第１入力データストリームによって、位相変調された第１光信号を生成し、第２位相変調器は、第２入力データストリームによって、位相変調された第２光信号を生成する。
第２入力データストリームは、第１入力データストリームよりＮ（ここで、Ｎは、実数）ビットだけ遅延される。
【０００７】
光変調器は、第１入力データストリームをＮ（ここで、Ｎは、実数）ビットだけ遅延させ、第２データストリームを生成するためのビット遅延ユニットをさらに含む。
光変調器は、位相変調された第１光信号と位相変調された第２光信号とを結合して、ディエンファシス波形を有する出力光信号を生成するための光結合器をさらに含む。
【０００８】
光変調器は、位相変調された第２光信号をＮ（ここで、Ｎは、実数）ビットだけ遅延させるためのビット遅延ユニットをさらに含む。
光変調器は、持続波形を有する光信号を出力するための光源と、光信号を同様に２つにパワー分離し、該パワー分離された光信号のそれぞれを第１位相変調器と第２位相変調器のそれぞれに出力するための光分離器と、をさらに含む。
【０００９】
本発明の他の実施形態による光変調器は、第１データストリームによって位相変調された第１光信号を生成するための第１位相変調器と、第１データストリームの位相と振幅とを調節するための調節器と、調節器から出力された第２データストリームによって位相変調された第２光信号を生成するための第２位相変調器と、を含む。
【００１０】
調節器は、第１データストリームをＮ（ここで、Ｎは、実数）ビット遅延させ、第２データストリームを生成する。
光変調器は、持続波形を有する光信号を出力するための光源と、光信号を同様に２つにパワー分離し、該パワー分離された光信号のそれぞれを第１位相変調器と第２位相変調器のそれぞれに出力するための光分離器と、をさらに含む。
光変調器は、位相変調された第１光信号と位相変調された第２光信号とを結合して、ディエンファシス波形を有する出力光信号を生成するための光結合器をさらに含む。
【００１１】
本発明のまた他の実施形態による光変調器は、第１データストリームによって位相変調された第１光信号を生成するための第１位相変調器と、第１データストリームの振幅を減衰させるための減衰器と、減衰器から出力された第２データストリームによって位相変調された第２光信号を生成するための第２位相変調器と、第２位相変調器から出力され、位相変調された第２光信号を遅延させるための遅延ユニットと、を含む。
【００１２】
光変調器は、位相変調された第１光信号を伝送するための第１光導波路と、位相変調された第２光信号を伝送するための第２光導波路と、をさらに含み、遅延ユニットは、第２光導波路の一部として具現される。
遅延ユニットが形成された第２光導波路の長さは、第１光導波路の長さより長い。
遅延ユニットは、位相変調された第２光信号をＮ（ここで、Ｎは、実数）ビット遅延させる。
【００１３】
光変調器は、持続波形を有する光信号を出力するための光源と、光信号を同様に２つにパワー分離し、該パワー分離された光信号のそれぞれを第１位相変調器と第２位相変調器のそれぞれに出力するための光分離器と、をさらに含む。
光変調器は、位相変調された第１光信号と位相変調された第２光信号とを結合して、ディエンファシス波形を有する出力光信号を生成するための光結合器をさらに含む。
【００１４】
第１データストリームは、第１入力信号と第２入力信号との差によって生成される。
本発明の実施形態による光変調器の光変調信号生成方法は、第１位相変調器によって位相変調された第１光信号を、第１光導波路を通じて伝送する段階と、第１位相変調器の長さより短い長さを有する第２位相変調器によって位相変調された第２光信号を、第２光導波路を通じて伝送する段階と、位相変調された第１光信号と位相変調された第２光信号とを結合して、ディエンファシス波形を有する出力光信号を生成する段階と、を含む。
【００１５】
第２光導波路の長さは、第１光導波路の長さより長い。
本発明の他の実施形態による光変調器の光変調信号生成方法は、第１位相変調器を用いて第１データストリームによって位相変調された第１光信号を生成する段階と、第１データストリームの位相と振幅とを調節して第２データストリームを生成する段階と、第２位相変調器を用いて第２データストリームによって位相変調された第２光信号を生成する段階と、位相変調された第１光信号と位相変調された第２光信号とを結合して、ディエンファシス波形を有する出力光信号を生成する段階と、を含む。
【００１６】
第２データストリームを生成する段階は、第１データストリームをＮ（ここで、Ｎは、実数）ビット遅延させ、第２データストリームを生成する。
【００１７】
本発明のまた他の実施形態による光変調器の光変調信号生成方法は、第１位相変調器を用いてデータストリームによって位相変調された第１光信号を生成する段階と、データストリームの振幅を減衰させる段階と、第２位相変調器を用いて振幅減衰されたデータストリームによって位相変調された第２光信号を生成する段階と、位相変調された第２光信号を遅延させる段階と、位相変調された第１光信号と位相変調された第２光信号とを結合して、ディエンファシス波形を有する出力光信号を生成する段階と、を含む。
【００１８】
位相変調された第２光信号を遅延させる段階は、位相変調された第２光信号をＮ（ここで、Ｎは、実数）ビット遅延させる。
【発明の効果】
【００１９】
本発明の実施形態による光変調器は、光学的ディエンファシス波形を有する出力光信号を生成することができるので、変調速度を改善することができる。
【図面の簡単な説明】
【００２０】
本発明の詳細な説明で引用される図面をより十分に理解するために、各図面の詳細な説明が提供される。
【図１】本発明の一実施形態による光変調器の概略的な回路図を示す。
【図２】本発明の他の実施形態による光変調器の概略的な回路図を示す。
【図３】本発明のまた他の実施形態による光変調器の概略的な回路図を示す。
【図４】本発明のさらに他の実施形態による光変調器の概略的な回路図を示す。
【図５】本発明のさらに他の実施形態による光変調器の概略的な回路図を示す。
【図６】図１から図５に示された光変調器のうちの何れか一つを含む本発明の一実施形態によるデータ処理システムのブロック図を示す。
【図７】図１から図５に示された光変調器のうちの何れか一つを含む本発明の他の実施形態によるデータ処理システムのブロック図を示す。
【図８】図１から図５に示された光変調器のうちの何れか一つを含む本発明のまた他の実施形態によるデータ処理システムのブロック図を示す。
【図９】図１から図５に示された光変調器のうちの何れか一つを含む本発明のさらに他の実施形態によるデータ処理システムのブロック図を示す。
【図１０】図１から図５に示された光変調器のうちの何れか一つを含む本発明のさらに他の実施形態によるデータ処理システムのブロック図を示す。
【図１１】図１から図５に示された光変調器のうちの何れか一つを含む本発明のさらに他の実施形態によるデータ処理システムのブロック図を示す。
【図１２】図１から図５に示された光変調器のうちの何れか一つを含む本発明のさらに他の実施形態によるデータ処理システムのブロック図を示す。
【図１３】図１から図５に示された光変調器のうちの何れか一つを含む本発明のさらに他の実施形態によるデータ処理システムのブロック図を示す。
【図１４】図１から図５に示された光変調器のうちの何れか一つを含む本発明のさらに他の実施形態によるデータ処理システムのブロック図を示す。
【図１５】図１から図５に示された光変調器のうちの何れか一つを含む本発明のさらに他の実施形態によるデータ処理システムのブロック図を示す。
【発明を実施するための形態】
【００２１】
以下、添付した図面を参照して、本発明を詳しく説明する。
【００２２】
図１は、本発明の一実施形態による光変調器の概略的な回路図を示す。図１を参照すると、マッハツェンダ干渉計（Ｍａｃｈ−Ｚｅｈｎｄｅｒ  ｉｎｔｅｒｆｅｒｏｍｅｔｅｒ）またはマッハツェンダ変調器（Ｍａｃｈ−Ｚｅｈｎｄｅｒ  ｍｏｄｕｌａｔｏｒ）として具現可能な光変調器５０は、第１位相変調器５２、第２位相変調器５４、光分離器５６、及び光結合器６０を含む。
【００２３】
位相シフタ（ｐｈａｓｅ  ｓｈｉｆｔｅｒ）の機能を行える第１位相変調器５２は、入力データストリーム（ｄａｔａ  ｓｔｒｅａｍ）によって第１光信号の位相を変調し、該位相変調された第１光信号を第１光導波路５８−１に伝送する。位相シフタの機能を行える第２位相変調器５４は、入力データストリームによって第２光信号の位相を変調し、該位相変調された第２光信号を第２光導波路５８−２に伝送する。
【００２４】
入力データストリームは、各位相変調器５２、５４の第１電極５２−１、５４−１に供給される第１電気信号Ｅ１と各位相変調器５２、５４の第２電極５２−２、５４−２に供給される第２電気信号Ｅ２との差によって発生したデータストリームを意味する。第１電気信号Ｅ１は、同じ振幅を有する２つの信号に分離され、第２電気信号Ｅ２は、同じ振幅を有する２つの信号に分離される。
【００２５】
光分離器５６は、光源５３から出力された持続波形（ｃｏｎｔｉｎｕｏｕｓ  ｗａｖｅｆｏｒｍ）を有する光信号を受信し、これを同様に２つにパワー分離（ｐｏｗｅｒ−ｓｐｌｉｔｔｉｎｇ）し、該パワー分離された光信号のそれぞれを第１位相変調器５２内に形成された光導波路（ｏｐｔｉｃａｌ  ｗａｖｅｇｕｉｄｅ）と第２位相変調器５４内に形成された光導波路のそれぞれに伝送する。
【００２６】
第２光信号の位相を変調することができる第２位相変調器５４の長さＬ２は、第１光信号の位相を変調することができる第１位相変調器５２の長さＬ１より短く形成される。位相変調器の長さが短ければ短いほど同じ光信号に対して位相変調（または、位相シフト）の量も少なくなる。したがって、光信号に対する減衰が発生する。
【００２７】
第１位相変調器５２によって位相変調された第１光信号は、第１光導波路５８−１を通じて光結合器６０に伝送され、第２位相変調器５４によって位相変調された第２光信号は、第２光導波路５８−２を通じて光結合器６０に伝送される。
【００２８】
図１に示したように、第１光導波路５８−１の長さ（より具体的に、第１位相変調器５２内に形成された光導波路を除いた長さ）は、第２光導波路５８−２の長さ（より具体的に、第２位相変調器５４内に形成された光導波路を除いた長さ）より短い。例えば、第１位相変調器５２の相対的な長さが２であり、第１光導波路５８−１の相対的な長さが８である時、第２位相変調器５４の相対的な長さが１であり、第２光導波路５８−２の相対的な長さは９である。
【００２９】
第２光導波路５８−２の長さを調節することによって、第２光導波路５８−２を通じて伝送される位相変調された第２光信号は、第１光導波路５８−１を通じて伝送される位相変調された第１光信号より一定時間またはＮビット遅延されうる。この際、Ｎは、実数である。他の実施形態によって、第１光導波路５８−１の長さと第２光導波路５８−２の長さとが互いに同様に具現される時、光変調器５０は、第２光導波路５８−２を通じて伝送される位相変調された第２光信号をＮビット（ｂｉｔ）遅延させるためのビット遅延ユニット（ｕｎｉｔ）を含みうる。
【００３０】
光結合器６０は、第１光導波路５８−１を通じて伝送された位相変調された第１光信号と、第２光導波路５８−２を通じて伝送されながらＮビット遅延された位相変調された第２光信号とを結合して、ディエンファシス（ｄｅ−ｅｍｐｈａｓｉｓ）波形を有する出力光信号を生成する。前述したように、光変調器５０は、別途の電気的ディエンファシス駆動回路なしでも、第２位相変調器５４と第２光導波路５８−２とを用いて、ディエンファシス波形を有する出力光信号を生成することができる効果がある。
【００３１】
図２は、本発明の他の実施形態による光変調器の概略的な回路図を示す。図２を参照すると、マッハツェンダ干渉計またはマッハツェンダ変調器として具現可能な光変調器７０は、第１位相変調器７２、第２位相変調器７４、光分離器７６、及び光結合器８０を含む。
【００３２】
位相シフタの機能を行える第１位相変調器７２は、第１データストリームによって第１光信号の位相を変調し、該位相変調された第１光信号を第１光導波路７８−１に伝送する。第１データストリームは、第１位相変調器７２の第１電極７２−１に供給される第１電気信号Ｅ１と第１位相変調器７２の第２電極７２−２に供給される第２電気信号Ｅ２との差によって発生したデータストリームを意味する。
【００３３】
位相シフタの機能を行える第２位相変調器７４は、第２入力データストリームによって第２光信号の位相を変調し、該位相変調された第２光信号を第２光導波路７８−２に伝送する。第２データストリームは、第２位相変調器７４の第１電極７４−１に供給される第３電気信号と第２位相変調器７４の第２電極７４−２に供給される第４電気信号との差によって発生したデータストリームを意味する。
【００３４】
光変調器７０は、第１データストリームの位相と振幅とを調節するための調節器８２をさらに含む。調節器８２は、第１データストリームを所定時間またはＮ（ここで、Ｎは、実数）ビット遅延させ、第１データストリームの振幅（または、パワー（ｐｏｗｅｒ））を減衰させることができる。調節器８２は、遅延と減衰とを同時に、または順次に行うことができる。調節器８２は、遅延を減衰より先に行うか、または後で行うことができる。
【００３５】
調節器８２は、第１電気信号Ｅ１と第２電気信号Ｅ２のそれぞれの位相と振幅とを調節し、第３電気信号と第４電気信号のそれぞれを生成することができる。第１電気信号Ｅ１は、同じ振幅（または、パワー）を有する２つの信号に分離され、該分離された２つの信号のうちの何れか一つは調節器８２に入力される。また、第２電気信号Ｅ２は、同じ振幅（または、パワー）を有する２つの信号に分離され、該分離された２つの信号のうちの何れか一つは調節器８２に入力される。
【００３６】
光分離器７６は、光源７３から出力された持続波形を有する光信号を受信し、これを同様に２つにパワー分離し、該パワー分離された光信号のそれぞれを第１位相変調器７２内に形成された光導波路と第２位相変調器７４内に形成された光導波路のそれぞれに伝送する。この際、第１位相変調器７２の長さＬ１は、第２位相変調器７４の長さＬ１と同一である。
【００３７】
光結合器８０は、第１光導波路７８−１を通じて伝送された位相変調された第１光信号と第２光導波路７８−２を通じて伝送された位相変調された第２光信号とを結合して、ディエンファシス波形を有する出力光信号を生成する。したがって、光変調器７０は、電気的ディエンファシス駆動回路より簡単な調節器８２を使って、ディエンファシス波形を有する出力光信号を生成することができる効果がある。
【００３８】
図３は、本発明のさらに他の実施形態による光変調器の概略的な回路図を示す。図３を参照すると、マッハツェンダ干渉計またはマッハツェンダ変調器として具現可能な光変調器９０は、第１位相変調器９２、第２位相変調器９４、光分離器９６、及び光結合器１００を含む。
【００３９】
位相シフタの機能を行える第１位相変調器９２は、第１データストリームによって第１光信号の位相を変調し、該位相変調された第１光信号を第１光導波路９８−１に伝送する。第１データストリームは、第１位相変調器９２の第１電極９２−１に供給される第１電気信号Ｅ１と第１位相変調器９２の第２電極９２−２に供給される第２電気信号Ｅ２との差によって発生したデータストリームを意味する。
【００４０】
位相シフタの機能を行える第２位相変調器９４は、第２入力データストリームによって第２光信号の位相を変調し、該位相変調された第２光信号を第２光導波路９８−２に伝送する。第２データストリームは、第２位相変調器９４の第１電極９４−１に供給される第３電気信号と第２位相変調器９４の第２電極９４−２に供給される第４電気信号との差によって発生したデータストリームを意味する。
【００４１】
光変調器９０は、第１データストリームの振幅（または、パワー）を減衰させるための減衰器（ａｔｔｅｎｕａｔｏｒ）１０２をさらに含む。減衰器１０２は、第１データストリーム振幅を減衰させ、第２データストリームを生成する。例えば、減衰器１０２は、第１電気信号Ｅ１と第２電気信号Ｅ２のそれぞれの振幅を減衰させ、第３電気信号と第４電気信号のそれぞれを生成することができる。
【００４２】
第１電気信号Ｅ１は、同じ振幅を有する２つの信号に分離され、該分離された２つの信号のうちの何れか一つは減衰器１０２に入力される。また、第２電気信号Ｅ２は、同じ振幅を有する２つの信号に分離され、該分離された２つの信号のうちの何れか一つは減衰器（または、調節器）１０２に入力される。
【００４３】
光分離器９６は、光源９３から出力された持続波形を有する光信号を受信し、これを同様に２つにパワー分離し、該パワー分離された光信号のそれぞれを第１位相変調器９２内に形成された光導波路と第２位相変調器９４内に形成された光導波路のそれぞれに伝送する。この際、第１位相変調器９２の長さＬ１は、第２位相変調器９４の長さＬ１と同一である。第１位相変調器９２によって位相変調された第１光信号は、第１光導波路９８−１に沿って光結合器１００に伝送され、第２位相変調器９２によって位相変調された第２光信号は、第２光導波路９８−２に沿って光結合器１００に伝送される。
【００４４】
図３に示したように、第１光導波路９８−１の長さは、第２光導波路９８−２の長さより短い。第２光導波路９８−２の長さを調節することによって、第２光導波路９８−２を通じて伝送される位相変調された第２光信号は、第１光導波路９８−１を通じて伝送される位相変調された第１光信号よりＮビット遅延されうる。
【００４５】
他の実施形態によって、第１光導波路９８−１の長さと第２光導波路９８−２の長さとが互いに同様に具現される時、光変調器９０は、第２光導波路９８−２を通じて伝送される位相変調された第２光信号をＮ（ここで、Ｎは、実数）ビット遅延させるためのビット遅延ユニットをさらに含みうる。
【００４６】
光結合器１００は、第１光導波路９８−１を通じて伝送され、位相変調された第１光信号と、第２光導波路９８−２を通じて伝送されながらＮ（Ｎは、実数）ビット遅延され、位相変調された第２光信号とを結合して、ディエンファシス波形を変調された出力光信号を生成することができる効果がある。すなわち、光変調器９０は、第１データストリームの振幅（または、パワー）を減衰させるための減衰器１０２と第１光導波路９８−１の長さより長い長さを有する第２光導波路９８−２とを用いて、ディエンファシス波形を有する変調された出力光信号を生成することができる効果がある。
【００４７】
図４は、本発明のさらに他の実施形態による光変調器の概略的な回路図を示す。図４を参照すると、マッハツェンダ干渉計またはマッハツェンダ変調器として具現可能な光変調器１１０は、第１位相変調器１１２、第２位相変調器１１４、光分離器１１６、及び光結合器１２０を含む。
【００４８】
位相シフタの機能を行える第１位相変調器１１２は、第１入力データストリームによって第１光信号の位相を変調し、該位相変調された第１光信号を第１光導波路１１８−１に伝送する。前記第１入力データストリームは、第１位相変調器１１２の第１電極１１２−１に供給される第１電気信号Ｅ１と第１位相変調器１１２の第２電極１１２−１に供給される第２電気信号Ｅ２との差によって発生したデータストリームを意味する。
【００４９】
位相シフタの機能を行える第２位相変調器１１４は、第２入力データストリームによって第２光信号の位相を変調し、該位相変調された第２光信号を第２光導波路１１８−２に伝送する。第２データストリームは、第２位相変調器１１４の第１電極１１４−１に供給される第３電気信号と第２位相変調器１１４の第２電極１１４−２に供給される第４電気信号との差によって発生したデータストリームを意味する。
【００５０】
光変調器１１０は、第１データストリームの位相をＮ（Ｎは、実数）ビット遅延させるためのビット遅延ユニット１２２をさらに含む。ビット遅延ユニット１２２は、第１データストリームの位相をＮ（Ｎは、実数）ビット遅延させ、第２データストリームを生成する。例えば、ビット遅延ユニット１２２は、第１電気信号Ｅ１と第２電気信号Ｅ２のそれぞれの位相をＮビット遅延させ、第３電気信号と第４電気信号のそれぞれを生成することができる。
【００５１】
第１電気信号Ｅ１は、同じ振幅を有する２つの信号に分離され、該分離された２つの信号のうちの何れか一つはビット遅延ユニット１２２に入力される。第２電気信号Ｅ２は、同じ振幅を有する２つの信号に分離され、該分離された２つの信号のうちの何れか一つはビット遅延ユニット１２２に入力される。
【００５２】
光分離器１１６は、光源１１３から出力された持続波形を有する光信号を受信し、これを同様に２つにパワー分離し、該パワー分離された光信号のそれぞれを第１位相変調器１１２内に形成された光導波路と第２位相変調器１１４内に形成された光導波路のそれぞれに伝送する。
【００５３】
第２光信号を変調するための第２位相変調器１１４の長さＬ２は、第１光信号を変調するための第１位相変調器１１２の長さＬ１より短い。位相変調器の長さが短ければ短いほど同じ光信号に対して位相変調（または、位相シフト）の量も少なくなる。したがって、前記光信号に対する減衰が発生する。
【００５４】
第１位相変調器１１２によって位相変調された第１光信号は、第１光導波路１１８−１を通じて光結合器１２０に伝送され、第２位相変調器１１４によって位相変調された第２光信号は、第２光導波路１１８−２を通じて光結合器１２０に伝送される。この際、第１光導波路１１８−１の長さ（より具体的に、第１位相変調器１１２に形成された光導波路を除いた長さ）と第２光導波路１１８−２の長さ（より具体的に、第１位相変調器１１２に形成された光導波路を除いた長さ）は、互いに同一である。
【００５５】
光結合器１２０は、第１光導波路１１８−１を通じて伝送され、位相変調された第１光信号と第２光導波路１１８−２を通じて伝送され、位相変調された第２光信号とを結合して、ディエンファシス波形を有する変調された出力光信号を生成する。すなわち、光結合器１２０は、第１データストリームを遅延させるためのビット遅延ユニット１２２と第１位相変調器１１２の長さＬ１より短い長さＬ２を有する第２位相変調器１１４とを用いて、ディエンファシス波形を有する変調された出力光信号を生成することができる効果がある。
【００５６】
図５は、本発明のさらに他の実施形態による光変調器の概略的な回路図を示す。図５に示された光変調器３０は、ディエンファシス方法を用いて光−電変換を行う。ディエンファシス方法は、ローレベルからハイレベルに遷移するか、またはハイレベルからローレベルに遷移する遷移ビット（ｔｒａｎｓｉｔｉｏｎ  ｂｉｔ）は、そのまま置き、残りのビットのそれぞれの変調振幅を減らして、変調特性を改善する方法を意味する。
【００５７】
図５を参照すると、光変調器３０は、第１位相変調器３２、第２位相変調器３４、光分離器３６、及び光結合器３８を含む。光分離器３６から出力された第１光信号は、第１位相変調器３２に供給され、光分離器３６から出力された第２光信号は、第２位相変調器３４に供給される。
【００５８】
第１ディエンファシス信号は、第１位相変調器３２の２つの電極３２−１、３２−２に供給され、第２ディエンファシス信号は、第２位相変調器３４の２つの電極３４−１、３４−２に供給される。第１ディエンファシス信号と第２ディエンファシス信号は、経時的に同期され、第１ディエンファシス信号の位相は、第２ディエンファシス信号の位相と逆である。
【００５９】
光結合器３８は、第１位相変調器３２によって位相変調された第１光信号と第２位相変調器３４によって位相変調された第２光信号とを結合して、ディエンファシス波形を有する出力光信号を出力する。ディエンファシス方式を使う光変調器３０は、変調速度を改善することができる。
【００６０】
図６は、図１から図５に示された光変調器のうちの何れか一つを含む本発明の一実施形態によるデータ処理システムのブロック図を示す。図６を参照すると、データ処理システム２００は、第１装置２１０と第２装置２２０とを含む。第１装置２１０と第２装置２２０とは、シリアル通信を通じてディエンファシス波形を光信号で通信することができる。
【００６１】
第１装置２１０は、第１光源２１２、電−光変換（ｅｌｅｃｔｒｉｃａｌ  ｔｏ  ｏｐｔｉｃａｌ  ｃｏｎｖｅｒｓｉｏｎ）動作を行える第１光変調器２１４、及び光−電変換（ｏｐｔｉｃａｌ  ｔｏ  ｅｌｅｃｔｒｉｃａｌ  ｃｏｎｖｅｒｓｉｏｎ）動作を行える第１光復調器（ｏｐｔｉｃａｌ  ｄｅ−ｍｏｄｕｌａｔｏｒ）２１６を含む。
【００６２】
第１光源２１２は、持続波形を有する光信号を出力する。第１光源２１２は、図１から図４に示された光源５３、７３、９３、及び１１３のうちの何れか一つで具現可能である。第１光変調器２１４は、図１から図５に示された光変調器５０、７０、９０、１１０、及び３０のうちの何れか一つで具現可能である。第１光復調器２１６は、第２装置２２０の第２光変調器２２４から出力されたディエンファシス波形を有する出力光信号を受信して復調し、該復調された電気信号を出力する。
【００６３】
第２装置２２０は、第２光源２２２、第２光変調器２２４、及び第２光復調器２２６を含む。第２光源２２２は、持続波形を有する光信号を出力する。第２光源２２２は、図１から図４に示された光源５３、７３、９３、及び１１３のうちの何れか一つで具現可能である。第２光変調器２２４は、図１から図５に示された光変調器５０、７０、９０、１１０、及び３０のうちの何れか一つで具現可能である。第２光復調器２２６は、第１装置２１０の第１光変調器２１４から出力されたディエンファシス波形を有する出力光信号を受信して復調し、該復調された電気信号を出力する。
【００６４】
図７は、図１から図５に示された光変調器のうちの何れか一つを含む本発明の他の実施形態によるデータ処理システムのブロック図を示す。図７に示されたＭＯＤ（Ｅ／Ｏ）は、電−光変換器として使われる光変調器を意味するものであって、光変調器ＭＯＤ（Ｅ／Ｏ）は、図１から図５に示された光変調器５０、７０、９０、１１０、及び３０のうちの何れか一つで具現可能である。
【００６５】
図７を参照すると、データ処理システム３００は、ＣＰＵ３１０、複数のデータバス３０１−１〜３０１−３、及び複数のメモリモジュール３４０を含む。複数のメモリモジュール３４０のそれぞれは、複数のデータバス３０１−１〜３０１−３のそれぞれに接続された複数のカプラ３１１−１、３１１−２、及び３１１−３のそれぞれを通じてディエンファシス波形を有する光信号を送受信することができる。実施形態によって、複数のカプラ３１１−１、３１１−２、及び３１１−３のそれぞれは、電気的なカプラ（ｅｌｅｃｔｒｉｃａｌ  ｃｏｕｐｌｅｒ）または光学的なカプラ（ｏｐｔｉｃａｌ  ｃｏｕｐｌｅｒ）で具現可能である。
【００６６】
ＣＰＵ３１０は、少なくとも一つの光変調器ＭＯＤ（Ｅ／Ｏ）と少なくとも一つの光復調器ＤＥＭ（Ｏ／Ｅ）とを含む第１光送受信器３１６、及びメモリコントローラ３１２を含む。少なくとも一つの光復調器ＤＥＭ（Ｏ／Ｅ）は、光−電変換器として使われる。
【００６７】
メモリコントローラ３１２は、ＣＰＵ３１０の制御下で第１光送受信器３１６の動作、例えば、送信動作または受信動作を制御することができる。例えば、ライト動作時に、第１光送受信器３１６の第１光変調器ＭＯＤ（Ｅ／Ｏ）は、メモリコントローラ３１２の制御下でアドレスと制御信号とを図２から図６を参照して説明したように、ディエンファシス波形を有する変調された光信号を生成し、該生成された光信号ＡＤＤ／ＣＴＲＬを光通信バス３０１−３に伝送しうる。
【００６８】
第１光送受信器３１６が、光信号ＡＤＤ／ＣＴＲＬを光通信バス３０１−３に伝送した後、第１光送受信器３１６の第２光変調器ＭＯＤ（Ｅ／Ｏ）は、ディエンファシス波形を有する変調された光ライトデータＷＤＡＴＡを生成し、該生成された光ライトデータＷＤＡＴＡを光通信バス３０１−２に伝送しうる。
【００６９】
各メモリモジュール３４０は、第２光送受信器３３０及び複数のメモリ装置３３５を含む。各メモリモジュール３４０は、光学的ＤＩＭＭ（ｏｐｔｉｃａｌ  ｄｕａｌ  ｉｎ−ｌｉｎｅ  ｍｅｍｏｒｙ  ｍｏｄｕｌｅ）、光学的Ｆｕｌｌｙ  Ｂｕｆｆｅｒｅｄ  ＤＩＭＭ、光学的ＳＯ−ＤＩＭＭ（ｓｍａｌｌ  ｏｕｔｌｉｎｅ  ｄｕａｌ  ｉｎ−ｌｉｎｅ  ｍｅｍｏｒｙ  ｍｏｄｕｌｅ）、Ｏｐｔｉｃａｌ  ＲＤＩＭＭ（Ｒｅｇｉｓｔｅｒｅｄ  ＤＩＭＭ）、Ｏｐｔｉｃａｌ  ＬＲＤＩＭＭ（Ｌｏａｄ  Ｒｅｄｕｃｅｄ  ＤＩＭＭ）、ＵＤＩＭＭ（Ｕｎｂｕｆｆｅｒｅｄ  ＤＩＭＭ）、光学的ＭｉｃｒｏＤＩＭＭ、または光学的ＳＩＭＭ（ｓｉｎｇｌｅ  ｉｎ−ｌｉｎｅ  ｍｅｍｏｒｙ  ｍｏｄｕｌｅ）として具現可能である。
【００７０】
図７を参照すると、第２光送受信器３３０に具現された光復調器ＤＥＭ（Ｏ／Ｅ）は、光通信バス３０１−２を通じて入力された光ライトデータＷＤＡＴＡを復調し、該復調された電気信号を複数のメモリ装置３３５のうちの少なくとも一つのメモリ装置に伝送しうる。
【００７１】
実施形態によって、各メモリモジュール３４０は、光復調器ＤＥＭ（Ｏ／Ｅ）から出力された電気信号をバッファリング（ｂｕｆｆｅｒｉｎｇ）するための電気的なバッファ（ｂｕｆｆｅｒ）３３３をさらに含みうる。例えば、電気的なバッファ３３３は、復調された電気信号をバッファリングし、該バッファリングされた電気信号を複数のメモリ装置３３５のうちの少なくとも一つのメモリ装置に伝送しうる。
【００７２】
複数のメモリ装置３３５のそれぞれは、複数のメモリセル（ｍｅｍｏｒｙ  ｃｅｌｌｓ）を含むメモリアレイ（ｍｅｍｏｒｙ  ａｒｒａｙ）３３７、メモリアレイ３３７にアクセス（ａｃｃｅｓｓ）できるアクセス回路３３９、及びアクセス回路３３９の動作を制御することができるコントロールロジック（ｃｏｎｔｒｏｌ  ｌｉｇｉｃ；図示せず）を含みうる。
【００７３】
リード（ｒｅａｄ）動作時に、メモリ装置３３５から出力された電気信号は、第２光送受信器３３０に具現された光変調器ＭＯＤ（Ｅ／Ｏ）によってディエンファシス波形を有する光リードデータ（ｒｅａｄ  ｄａｔａ）ＲＤＡＴＡに変調される。光リードデータＲＤＡＴＡは、光通信バス３０１−１を通じてＣＰＵ３１０に具現された第１光復調器ＤＥＭ（Ｏ／Ｅ）に伝送される。第１光復調器ＤＥＭは、光リードデータＲＤＡＴＡを復調し、該復調された電気信号をメモリコントローラ３１２に伝送する。
【００７４】
図８は、図１から図５に示された光変調器のうちの何れか一つを含む本発明のさらに他の実施形態によるデータ処理システム（ｓｙｓｔｅｍ）のブロック図を示す。
図８に示されたＭＯＤ（Ｅ／Ｏ）は、電−光変換機能を行う光変調器であって、光変調器ＭＯＤ（Ｅ／Ｏ）は、図１から図５に示された光変調器５０、７０、９０、１１０、及び３０のうちの何れか一つで具現可能である。
【００７５】
図８を参照すると、データ伝送システム４００は、ＣＰＵ４１０、複数のデータバス（ｄａｔａ  ｂｕｓｅｓ）４０１−１、４０１−２、及び４０１−３、及び複数のメモリモジュール（ｍｅｍｏｒｙ  ｍｏｄｕｌｅ）４４０を含む。複数のデータバス４０１−１、４０１−２、及び４０１−３のそれぞれは、電気的または光学的に信号を伝送しうる。
複数のメモリモジュール４４０のそれぞれは、複数のメモリ装置４４１を含み、複数のメモリ装置４４１のそれぞれは、第２光送受信器４４５を含む。
【００７６】
また、複数のメモリ装置４４１のそれぞれは、複数のメモリセルを含むメモリアレイ４４３、メモリアレイ４４３にアクセスできるアクセス回路（図示せず）、及びアクセス回路の動作を制御することができるコントロールロジック（図示せず）を含みうる。
データ処理システム４００のライト（ｗｒｉｔｅ）動作が説明される。まず、ライト動作を行うためのアドレス（ａｄｄｒｅｓｓｅｓ）と制御信号ＡＤＤ／ＣＴＲＬは、対応するデータバス４０１−３を通じて既に複数のメモリ装置４４１のうちの少なくとも一つに伝送されたと仮定する。
【００７７】
ＣＰＵ４１０の第１光送受信器４１６内の光変調器ＭＯＤ（Ｅ／Ｏ）は、メモリコントローラ４１２の制御下でディエンファシス波形を有する光ライトデータＷＤＡＴＡをデータバス４０１−２に接続された光学的カプラ４１１−２を通じて第１メモリモジュール４４０の第２光送受信器４４５の光復調器ＤＥＭ（Ｏ／Ｅ）に伝送する。
【００７８】
第２光送受信器４４５の光復調器ＤＥＭ（Ｏ／Ｅ）は、光ライトデータＷＤＡＴＡを復調し、該復調された電気信号を発生させる。アクセス回路は、コントロールロジックの制御下で、電気信号をメモリアレイ４４３にライトする。
データ処理システム４００のリード動作が説明される。
【００７９】
まず、リード動作を行うためのアドレスと制御信号ＡＤＤ／ＣＴＲＬとは、対応するデータバス４０１−３を通じて既に複数のメモリ装置４４１のうちの何れか一つのメモリ装置に伝送されたと仮定する。メモリ装置４４１の第２光送受信器４４５内の光変調器ＭＯＤ（Ｅ／Ｏ）は、メモリアレイ４４３から出力された電気信号を、ディエンファシス波形を有する光リードデータＲＤＡＴＡに変調し、これをデータバス４０１−１に接続された光学的カプラ４１１−１を通じてＣＰＵ４１０の第１光送受信器４１６の復調器ＤＥＭ（Ｏ／Ｅ）に伝送する。第１光送受信器４１６の第１光復調器ＤＥＭ（Ｏ／Ｅ）は、光リードデータＲＤＡＴＡを電気信号に復調し、該復調された電気信号をメモリコントローラ４１２に出力する。
【００８０】
図９は、図１から図５に示された光変調器のうちの何れか一つを含む本発明のさらに他の実施形態によるデータ処理システムのブロック図を示す。図９を参照すると、データ処理システム５００は、第１装置５１０と第２装置５３０とを含む。図９に示されたＭＯＤ（Ｅ／Ｏ）は、光変調器を意味するものであって、光変調器ＭＯＤ（Ｅ／Ｏ）は、図１から図５に示された光変調器５０、７０、９０、１１０、及び３０のうちの何れか一つで具現可能である。
【００８１】
第１装置５１０と第２装置５３０のそれぞれは、シリアル（ｓｅｒｉａｌ）通信プロトコル（ｐｒｏｔｏｃｏｌ）を用いてデータを送受信することができる装置を意味する。シリアル通信プロトコルは、その実施形態として、ＵＡＲＴ（Ｕｎｉｖｅｒｓａｌ  Ａｓｙｎｃｈｒｏｎｏｕｓ  Ｒｅｃｅｉｖｅｒ  Ｔｒａｎｓｍｉｔｔｅｒ）、ＳＰＩ（Ｓｅｒｉａｌ  Ｐｅｒｉｐｈｅｒａｌ  Ｉｎｔｅｒｆａｃｅ）、Ｉ２Ｃ（Ｉｎｔｅｒ−ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）、ＳＭＢｕｓ（Ｓｙｓｔｅｍ  Ｍａｎａｇｅｍｅｎｔ  Ｂｕｓ）、ＣＡＮ（Ｃｏｎｔｒｏｌｌｅｒ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）、ＩＣ（Ｉｎｔｅｒ−ｃｈｉｐ）−ＵＳＢ、ＭＩＰＩ（登録商標）（ｍｉｂｉｌｅ  ｉｎｄｕｓｔｒｙ  ｐｒｏｃｅｓｓｏｒ  ｉｎｔｅｒｆａｃｅ）で規定するＣＳＩ（ｃａｍｅｒａ  ｓｅｒｉａｌ  ｉｎｔｅｒｆａｃｅ）、ＭＩＰＩ（登録商標）で規定するＤＳＩ（ｄｉｓｐｌａｙ  ｓｅｒｉａｌ  ｉｎｔｅｒｆａｃｅ）、ＭＤＤＩ（ＭｏｂｉｌｅＤｉｓｐｌａｙ  Ｄｉｇｉｔａｌ  Ｉｎｔｅｒｆａｃｅ）、またはＬＩＮ（Ｌｏｃａｌ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  Ｎｅｔｗｏｒｋ）を支援するデータ通信プロトコルであり得る。
【００８２】
図９を参照すると、第１装置５１０に具現された第１光送受信５１２の第１光変調器５１８は、第１マイクロプロセッサ５１４の制御下でディエンファシス波形を有する変調された光信号を、データバスを通じて第２装置５３０の第２光送受信器５３２の第２光復調器５４０に伝送する。第２光復調器５４０は、受信された光信号を電気信号に復調する。第２マイクロプロセッサ（ｍｉｃｒｏｐｒｏｃｅｓｓｏｒ）５３４は、第２光復調器５４０から出力され、復調された電気信号を処理する。例えば、ライト動作時に、第２マイクロプロセッサ５３４は、電気信号をメモリアレイにライトすることができる。
【００８３】
第２装置５３０の第２光送受信器５３２の第２光変調器５３８は、第２マイクロプロセッサ５３４の制御下でディエンファシス波形を有する変調された光信号を、データバスを通じて第１装置５１０の第１光送受信器５１２の第１光復調器５２０に伝送する。第１光復調器５２０は、受信された光信号を電気信号に復調する。
【００８４】
第１マイクロプロセッサ５１４は、第１光復調器５２０から出力され、復調された電気信号を処理する。例えば、リード動作時に、第１マイクロプロセッサ５１４は、電気信号をリードデータとして処理することができる。各マイクロプロセッサ５１４、５３４は、その名称にもかかわらず、各装置５１０、５３０の動作、例えば、ライト動作またはリード動作を制御することができるプロセッサを意味する。
【００８５】
図１０は、図１から図５に示された光変調器のうちの何れか一つを含む本発明のさらに他の実施形態によるデータ処理システムのブロック図を示す。図１０を参照すると、ＳＰＩ（ｓｅｒｉａｌ  ｐｅｒｉｐｈｅｒａｌ  ｉｎｔｅｒｆａｃｅ）通信プロトコルを使って、シリアルデータを送受信することができるデータ処理システム７００は、ＳＰＩマスタ（ｍａｓｔｅｒ）７１０と少なくとも一つのＳＰＩスレーブ（ｓｌａｖｅ）７２０、７３０、７４０、及び７５０を含む。
【００８６】
図１０に示されたＭＯＤ（Ｅ／Ｏ）は、光変調器を意味するものであって、光変調器ＭＯＤ（Ｅ／Ｏ）は、図２から図６に示された光変調器５０、７０、９０、１１０、及び３０のうちの何れか一つで具現可能である。
【００８７】
複数のＳＰＩスレーブ７２０、７３０、７４０、及び７５０のうちの何れか一つは、シフトレジスタ（ｓｈｉｆｔ  ｒｅｇｉｓｔｅｒ）、メモリチップ（ｍｅｍｏｒｙ  ｃｈｉｐ）、ポート拡張器（ｐｏｒｔ  ｅｘｐａｎｄｅｒ）、ディスプレイドライバ（ｄｉｓｐｌａｙｄｒｉｖｅｒ）、データ変換器（ｄａｔａ  ｃｏｎｖｅｒｔｅｒ）、プリンタ（ｐｒｉｎｔｅｒ）、データ保存装置（ｄａｔａ  ｓｔｏｒａｇｅ）、センサ（ｓｅｎｓｏｒ）、またはマイクロプロセッサであり得る。
【００８８】
第１光送受信器７１２と各第２光送受信器７２２、７３２、７４２、または７５２は、対応する光学的データバスを通じてディエンファシス波形を有する光信号（ＭＯＳＩ（Ｍａｓｔｅｒ  Ｏｕｔ  Ｓｌａｖｅ  Ｉｎ）またはＭＩＳＯ（Ｍａｓｔｅｒ  Ｉｎ  Ｓｌａｖｅ  Ｏｕｔ）を送受信することができる。ＳＰＩマスタ７１０は、第１光送受信器７１２の動作を制御することができるマイクロプロセッサ（図示せず）を含み、複数のＳＰＩスレーブ７２０、７３０、７４０、及び７５０のそれぞれは、第２光送受信器７２２、７３２、７４２、または７５０の動作を制御することができるマイクロプロセッサ（図示せず）を含む。
【００８９】
また、第１光送受信器７１２は、シリアルクロック信号ＣＬＫを電気的なデータバスまたは光学的データバスを通じて各第２光送受信器７２２、７３２、７４２、または７５２に伝送しうる。各ＳＰＩスレーブ７２０、７３０、７４０、及び７５０は、各チップ選択信号ＳＳ０、ＳＳ１、ＳＳ２、及びＳＳ３によって選択されうる。この場合、各チップ選択信号ＳＳ０、ＳＳ１、ＳＳ２、及びＳＳ３は、電気的なデータバスまたは光学的データバスを通じて各第２光送受信器７２２、７３２、７４２、または７５２に伝送することができる。
【００９０】
図１１は、図１から図５に示された光変調器のうちの何れか一つを含む本発明のさらに他の実施形態によるデータ処理システムのブロック図を示す。ＳＡＴＡ（Ｓｅｒｉａｌ  Ａｄｖａｎｃｅｄ  Ｔｅｃｈｎｏｌｏｇｙ  Ａｔｔａｃｈｍｅｎｔ）通信プロトコルを使って、シリアルデータを送受信することができるデータ処理システム８００は、ＳＡＴＡホスト８１０とＳＡＴＡ装置８３０とを含む。図１１に示されたＭＯＤ（Ｅ／Ｏ）は、光変調器を意味するものであって、光変調器ＭＯＤ（Ｅ／Ｏ）は、図１から図５に示された光変調器５０、７０、９０、１１０、及び３０のうちの何れか一つで具現可能である。
【００９１】
ＳＡＴＡホスト８１０は、ホストＣＰＵ８１１、データバス８１３、メモリ８１５、ＤＭＡコントローラ８１７、及び第１ＳＡＴＡインタフェース８１９を含む。ホストＣＰＵ８１１は、ＤＭＡコントローラ（ｄｉｒｅｃｔ  ｍｅｍｏｒｙ  ａｃｃｅｓｓ  ｃｏｎｔｒｏｌｌｅｒ）８１７または第１ＳＡＴＡインタフェース８１９の動作を制御する。第１ＳＡＴＡインタフェース８１９は、第１光変調器ＭＯＤ（Ｅ／Ｏ）と第１光復調器ＤＥＭ（Ｏ／Ｅ）とを含む。
【００９２】
ＳＡＴＡホスト８１０は、第１ＳＡＴＡインタフェース８１９の動作を制御することができるコントローラを含みうる。実施形態によって、コントローラは、第１ＳＡＴＡインタフェース８１９の内部に具現されることもあり、ホストＣＰＵ８１１が、コントローラの機能を行える。ＳＡＴＡ装置８３０は、ハードディスクコントローラ８４０とメモリ装置８５０、及び磁気的記録媒体８６０を含む。ハードディスクコントローラ８４０は、ＭＣＵ（ｍａｉｎ  ｃｏｎｔｒｏｌ  ｕｎｉｔ）８４１、データバス８４３、第２ＳＡＴＡインタフェース８４５、バッファ８４７、及びディスクコントローラ８４９を含む。
【００９３】
ＭＣＵ８４１は、第２ＳＡＴＡインタフェース８４５、バッファ８４７、及びディスクコントローラ８４９のうちの少なくとも一つの動作を制御する。
第２ＳＡＴＡインタフェース８４５は、第２光変調器ＭＯＤ（Ｏ／Ｅ）と第２光復調器ＤＥＭ（Ｅ／Ｏ）とを含む。ＳＡＴＡ装置８３０は、第２ＳＡＴＡインタフェース８４５の動作を制御することができるコントローラを含みうる。実施形態によって、コントローラは、第２ＳＡＴＡインタフェース８４５の内部に具現されることもあり、ＭＣＵ８４１が、コントローラの機能を行える。
【００９４】
ライト動作時に、メモリ８１５に保存されたライトデータは、ＤＭＡコントローラ８１７の制御下で第１ＳＡＴＡインタフェース８１９の第１光変調器ＭＯＤ（Ｅ／Ｏ）に伝送される。
【００９５】
第１光変調器ＭＯＤ（Ｅ／Ｏ）は、ライトデータによってディエンファシス波形を有する光ライトデータを生成し、該生成された光ライトデータを、データバスを通じて第２ＳＡＴＡインタフェース８４５の第２光復調器ＤＥＭ（Ｏ／Ｅ）に伝送する。第２光復調器ＤＥＭ（Ｅ／Ｏ）は、光ライトデータを電気信号に復調することができる。バッファ８４７は、電気信号をバッファリングし、該バッファされた電気信号をメモリ装置８５０に一時的に保存する。
【００９６】
ディスクコントローラ（ｄｉｓｋ  ｃｏｎｔｒｏｌｌｅｒ）８４９は、メモリ装置８５０に保存された電気信号をリードして、ライトアドレスによって指定された磁気的記録媒体８６０、例えば、ディスク（ｄｉｓｋ）にライトする。
リード動作時に、ディスクコントローラ８４９は、リードアドレスによって指定された磁気的記録媒体８６０からデータをリードし、該リードされたデータを、バッファ８４７を通じてメモリ装置８５０に保存する。
【００９７】
第２ＳＡＴＡインタフェース８４５の第２変調器ＭＯＤ（Ｅ／Ｏ）は、バッファ８４７を通じてメモリ装置８５０からデータによってディエンファシス波形を有する光リードデータを生成し、該生成された光リードデータを、データバスを通じて第１ＳＡＴＡインタフェース８１９の第１光復調器ＤＥＭ（Ｏ／Ｅ）に伝送する。第２光復調器ＤＥＭ（Ｏ／Ｅ）は、受信された光リードデータを電気信号に復調する。ＤＭＡコントローラ８１７は、第２光復調器ＤＥＭ（Ｏ／Ｅ）によって復調された電気信号をメモリ８１５に保存する。
【００９８】
図１２は、図１から図５に示された光変調器のうちの何れか一つを含む本発明のさらに他の実施形態によるデータ処理システムのブロック図を示す。ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）通信プロトコルまたはＩＣ−ＵＳＢ通信プロトコルを使って、シリアルデータを送受信することができるデータ処理システム９００は、ＵＳＢホスト９１０とＵＳＢ装置９２０とを含む。図１２に示されたＭＯＤ（Ｅ／Ｏ）は、光変調器を意味するものであって、光変調器ＭＯＤ（Ｅ／Ｏ）は、図１から図５に示された光変調器５０、７０、９０、１１０、及び３０のうちの何れか一つで具現可能である。
【００９９】
ＵＳＢホスト９１０の第１光送受信器９１２の第１光変調器ＭＯＤ（Ｅ／Ｏ）によって生成されたディエンファシス波形を有する光信号は、データバス９００−１を通じてＵＳＢ装置９２０の第２光送受信器９１４の第２光復調器ＤＥＭ（Ｏ／Ｅ）に伝送され、ＵＳＢ装置９２０の第２光復調器ＤＥＭ（Ｏ／Ｅ）は、受信された光信号を復調して電気信号を生成する。
【０１００】
ＵＳＢホスト９１０は、第１光送受信器９１２の動作を制御することができるマイクロコントローラ（図示せず）をさらに含みうる。
ＵＳＢ装置９２０の第２光送受信器９１４の第２変調器ＭＯＤ（Ｅ／Ｏ）によって生成されたディエンファシス波形を有する光信号は、データバス９００−２を通じてＵＳＢホスト９１０の第１光送受信器９１２の第１復調器ＤＥＭ（Ｏ／Ｅ）に伝送され、ＵＳＢホスト９１０の第１光復調器ＤＥＭ（Ｏ／Ｅ）は、受信された光信号を復調して電気信号を生成する。
【０１０１】
ＵＳＢ装置９２０は、第１光送受信器９１２の動作を制御することができるマイクロコントローラ（図示せず）をさらに含みうる。
【０１０２】
図１３は、図１から図５に示された光変調器のうちの何れか一つを含む本発明のさらに他の実施形態によるデータ処理システムのブロック図を示す。図１３に示されたＳｏＣ（ｓｙｓｔｅｍ  ｏｎ  ｃｈｉｐ）１０００は、複数のマスタ１０１０、１０２０、複数のスレーブ１０３０、１０４０、及び複数のバス１００１を含む。複数のマスタ１０１０、１０２０のそれぞれと複数のスレーブ１０３０、１０４０のそれぞれは、光変調器ＭＯＤ（Ｅ／Ｏ）と光復調器ＤＥＭ（Ｏ／Ｅ）とを含む。複数のバス１００１のそれぞれは、光導波路として具現可能である。
【０１０３】
各光変調器ＭＯＤ（Ｅ／Ｏ）によって変調された光信号は、それぞれが光導波路として具現された複数のバス１００１のうち対応するバスを通じて各光復調器ＤＥＭ（Ｏ／Ｅ）に伝送され、各光復調器ＤＥＭ（Ｏ／Ｅ）は、受信された光信号を復調して電気信号を発生させる。
【０１０４】
図１４は、図１から図５に示された光変調器のうちの何れか一つを含む本発明のさらに他の実施形態によるデータ処理システムのブロック図を示す。図１４に示されたデータ処理システム１１００は、複数のレイヤ（ｌａｙｅｒｓ）１１１０、１１２０を含む積層構造で形成される。
【０１０５】
第１レイヤ１１１０は、第１光送受信器１１１１と第１光送受信器１１１１の動作を制御することができる第１データプロセッシング（ｄａｔａ  ｐｒｏｃｅｓｓｉｎｇ）回路１１１３とを含む。
【０１０６】
第１光送受信器１１１１の第１光変調器ＭＯＤ（Ｅ／Ｏ）は、ディエンファシス波形を有する光信号を光伝送手段、例えば、光導波路、ＴＳＶ（ｔｈｒｏｕｇｈ  ｓｉｌｉｃｏｎｖｉａ）、または光纎維を通じて第２レイヤ１１２０の第２光復調器ＤＥＭ（Ｏ／Ｅ）に伝送する。第２光復調器ＤＥＭ（Ｏ／Ｅ）によって復調された電気信号は、第２データプロセッシング回路１１２３によって処理される。
【０１０７】
第２光送受信器１１２１の第２光変調器ＭＯＤ（Ｅ／Ｏ）は、ディエンファシス波形を有する光信号を光伝送手段、例えば、光導波路、ＴＳＶ、または光纎維を通じて第１レイヤ１１１０の第１光復調器ＤＥＭ（Ｏ／Ｅ）に伝送する。第１光復調器ＤＥＭ（Ｏ／Ｅ）によって復調された電気信号は、第１データプロセッシング回路１１１３によって処理される。
【０１０８】
図１５は、図１から図５に示された光変調器のうちの何れか一つを含む本発明のさらに他の実施形態によるデータ処理システムのブロック図を示す。図１５に示されたデータ処理システム１２００は、ＭＩＰＩ（登録商標）（Ｍｏｂｉｌｅ  Ｉｎｄｕｓｔｒｙ  Ｐｒｏｃｅｓｓｏｒ  Ｉｎｔｅｒｆａｃｅ）を使用または支援することができるデータ処理装置、例えば、携帯電話機（ｍｏｂｉｌｅ  ｐｈｏｎｅ）、スマートフォン（ｓｍａｒｔ  ｐｈｏｎｅ）、ＰＤＡ（ｐｅｒｓｏｎａｌ  ｄｉｇｉｔａｌ  ａｓｓｉｓｔａｎｔ）、ＰＭＰ（ｐｏｒｔａｂｌｅ  ｍｅｄｉａ  ｐｌａｙｅｒ）、または移動通信装置として具現可能である。
【０１０９】
データ処理システム１２００は、アプリケーションプロセッサ１２１０、イメージセンサ１２４０、及びディスプレイ１２５０を含む。アプリケーションプロセッサ１２１０に具現されたＣＳＩホスト１２２０は、カメラシリアルインタフェース（ｃａｍｅｒａｓｅｒｉａｌ  ｉｎｔｅｒｆａｃｅ、ＣＳＩ）を通じてイメージセンサ１２４０のＣＳＩ装置１２４１とシリアル通信することができる。例えば、ＣＳＩホスト１２２０には、光復調器ＤＥＭが具現され、ＣＳＩ装置１２４１の光変調器ＭＯＤは、図２から図６に示された光変調器５０、７０、９０、１１０、及び３０のうちの何れか一つが具現可能である。
【０１１０】
アプリケーションプロセッサ１２１０に具現されたＤＳＩホスト１２３０は、ディスプレイシリアルインタフェース（ｄｉｓｐｌａｙ  ｓｅｒｉａｌ  ｉｎｔｅｒｆａｃｅ、ＤＳＩ）を通じてディスプレイ１２５０のＤＳＩ装置１２５１とシリアル通信することができる。例えば、ＤＳＩホスト１２３０の光変調器ＭＯＤは、図２から図６に示された光変調器５０、７０、９０、１１０、及び３０のうちの何れか一つが具現可能である。
【０１１１】
データ処理システム１２００は、アプリケーションプロセッサ１２１０と通信することができるＲＦチップ１２６０をさらに含みうる。データ処理システム１２００のＰＨＹとＲＦチップ１２６０のＰＨＹは、ＭＩＰＩ  ＤｉｇＲＦによってデータを送受信することができる。データ処理システム１２００は、ストレージ１２７０、マイク１２８０、及びスピーカ１２９０のうちの少なくとも一つをさらに含みうる。
【０１１２】
本明細書に使われた電気信号は、直列電気信号または並列電気信号を意味し、また電気信号は、直列データまたは並列データを意味する。
本発明は、図面に示された一実施形態を参考にして説明されたが、これは例示的なものに過ぎず、当業者ならば、これより多様な変形及び均等な他実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決定されるべきである。
【産業上の利用可能性】
【０１１３】
本発明は、光変調器に使われる。
【符号の説明】
【０１１４】
５０：光変調器
５２：第１位相変調器
５４：第２位相変調器
５８−１：第１光導波路
５８−２：第２光導波路
８２：調節器
１０２：減衰器
１２２：ビット遅延ユニット
【図１】
2012063768.tif 000003
【図２】
2012063768.tif 000004
【図３】
2012063768.tif 000005
【図４】
2012063768.tif 000006
【図５】
2012063768.tif 000007
【図６】
2012063768.tif 000008
【図７】
2012063768.tif 000009
【図８】
2012063768.tif 000010
【図９】
2012063768.tif 000011
【図１０】
2012063768.tif 000012
【図１１】
2012063768.tif 000013
【図１２】
2012063768.tif 000014
【図１３】
2012063768.tif 000015
【図１４】
2012063768.tif 000016
【図１５】
2012063768.tif 000017