(57)【要約】【課題】簡易な構成でプロセス入出力基板のバス入出力回路の切替を行うことができるコンピュータ装置の提供を目的とする。【解決手段】コンピュータ装置１は、ＰＩＯバス２と、演算回路７と、第１バス入出力回路８ａと、第２バス入出力回路８ｂとを有するＰＩＯ基板４と、ＰＩＯ基板制御基板５と、操作部１０とを備え、ＰＩＯ基板制御基板５は、操作部１０から受信した総合演算指令信号によって演算指令信号１００を送信し、第１バス入出力回路８ａは、演算指令信号１００に基づき演算回路７を演算させ、演算結果信号１０１を送信し、さらにＰＩＯ基板制御基板５は、演算結果信号１０１を受信し、総合演算結果信号１２１を操作部１０へ送信し、さらに演算結果信号１０１によって第１バス入出力回路８ａの異常判定を行い、バス入出力回路切替信号１１０を送信し、第１バス入出力回路８ａから第２バス入出力回路８ｂへの切替を行う。【選択図】図１
2012008741.tif 000002
【特許請求の範囲】
【請求項１】
信号の伝送経路となるプロセス入出力バスと、
演算回路と、第１バス入出力回路と、第２バス入出力回路とを有し、前記プロセス入出力バスに接続される複数のプロセス入出力基板と、
前記プロセス入出力バスに接続されるプロセス入出力基板制御基板と、
複数の前記プロセス入出力基板の全体の演算指令である総合演算指令信号を前記プロセス入出力基板制御基板に送信する操作部とを備え、
前記プロセス入出力基板制御基板は、前記操作部から前記総合演算指令信号を受信し、複数の前記プロセス入出力基板ごとの演算指令信号として振り分けて前記プロセス入出力バスに送信し、
各々の前記プロセス入出力基板において、前記第１バス入出力回路は、前記演算指令信号を前記プロセス入出力バスから受信し、前記演算指令信号に基づき前記演算回路を演算させ、この演算結果を統合した演算結果信号を前記プロセス入出力バスへ送信し、
さらに前記プロセス入出力基板制御基板は、前記プロセス入出力バスから前記プロセス入出力基板ごとの前記演算結果信号を受信し、この演算結果信号を統合して複数の前記プロセス入出力基板の全体の総合演算結果信号として操作部へ送信し、さらに前記演算結果信号を用いて、各前記プロセス入出力基板の前記第１バス入出力回路の異常判定を行い、この異常判定がされた場合には、異常判定された前記第１バス入出力回路の前記プロセス入出力基板ごとのバス入出力回路切替信号を前記プロセス入出力バスへ送信し、
異常判定された前記第１バス入出力回路の前記プロセス入出力基板において、前記第１バス入出力回路および前記第２バス入出力回路は、前記バス入出力回路切替信号を前記プロセス入出力バスから受信し、前記第１バス入出力回路から前記第２バス入出力回路への切替を行い、前記第２バス入出力回路によって前記演算回路を演算させ、この演算結果を前記演算結果信号として統合して前記プロセス入出力バスへ送信させることを特徴としたコンピュータ装置。
【請求項２】
前記プロセス入出力バスは２重化された第１プロセス入出力バスと第２プロセス入出力バスとからなり、
複数の前記プロセス入出力基板および前記プロセス入出力基板制御基板は、前記第１プロセス入出力バスおよび前記第２プロセス入出力バスの各々に接続され、
前記プロセス入出力基板制御基板は、前記演算結果信号を用いて前記第１プロセス入出力バスの異常判定を行い、前記第１プロセス入出力バスの異常判定がされた場合には、プロセス入出力バス切替信号を前記第２プロセス入出力バスへ送信し、
前記第１バス入出力回路および前記第２バス入出力回路は、前記プロセス入出力バス切替信号を前記第２プロセス入出力バスから受信し、前記演算結果信号を前記第１プロセス入出力バスから前記第２プロセス入出力バスに切替えて送信する機能をさらに備えたことを特徴とした請求項１に記載のコンピュータ装置。
【請求項３】
前記第１バス入出力回路および前記第２バス入出力回路は、さらに自身の健全性を示す健全性確認信号を前記プロセス入出力バスへ送信し、前記プロセス入出力基板制御回路は、前記演算結果信号に代え、前記健全性確認信号を用いて異常判定を行うことを特徴とした請求項１または請求項２に記載のコンピュータ装置。
【請求項４】
前記プロセス入出力基板制御回路は前記健全性確認信号の送信指令を前記第１バス入出力回路および前記第２バス入出力回路に前記プロセス入出力バスを介して送信し、前記第１バス入出力回路および前記第２バス入出力回路は、前記送信指令の応答として前記健全性確認信号を送信することを特徴とした請求項３に記載のコンピュータ装置。
【請求項５】
前記プロセス入出力基板制御回路の異常判定結果を表示する表示部をさらに備えたことを特徴とする請求項１乃至請求項４の何れか一項に記載のコンピュータ装置。
【請求項６】
信号の伝送経路となるプロセス入出力バスに、
演算回路と第１バス入出力回路および第２バス入出力回路を有し、前記プロセス入出力バスに接続される複数のプロセス入出力基板と、
前記プロセス入出力バスに接続されるプロセス入出力基板制御基板とを接続し、
さらに操作部を前記プロセス入出力基板制御基板に接続し、
前記操作部に、複数の前記プロセス入出力基板の全体の演算指令である総合演算指令信号を前記プロセス入出力基板制御基板に送信させ、
前記プロセス入出力基板制御基板に、前記操作部から前記総合演算指令信号を受信し、複数の前記プロセス入出力基板ごとの演算指令信号として振り分けて前記プロセス入出力バスに送信させ、
各々の前記プロセス入出力基板において、前記第１バス入出力回路に、前記演算指令信号を前記プロセス入出力バスから受信し、前記演算指令信号に基づき前記演算回路を演算させ、この演算結果を統合した演算結果信号を前記プロセス入出力バスへ送信させ、
さらに前記プロセス入出力基板制御基板に、前記プロセス入出力バスから前記プロセス入出力基板ごとの前記演算結果信号を受信させ、この演算結果信号を統合して複数の前記プロセス入出力基板の全体の総合演算結果信号として操作部へ送信させ、さらに前記演算結果信号を用いて、各前記プロセス入出力基板の前記第１バス入出力回路の異常判定を行わせ、この異常判定がされた場合には、異常判定された前記第１バス入出力回路の前記プロセス入出力基板ごとのバス入出力回路切替信号を前記プロセス入出力バスへ送信させ、
異常判定された前記第１バス入出力回路の前記プロセス入出力基板において、前記第１バス入出力回路および前記第２バス入出力回路に、前記バス入出力回路切替信号を前記プロセス入出力バスから受信させ、前記第１バス入出力回路から前記第２バス入出力回路への切替を行わせ、前記第２バス入出力回路によって前記演算回路を演算させ、この演算結果を前記演算結果信号として統合して前記プロセス入出力バスへ送信させることを特徴としたコンピュータ装置の制御方法。 
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プロセス入出力バスにプロセス入出力基板が接続されたコンピュータ装置およびその制御方法に関する。
【背景技術】
【０００２】
信号の伝送経路となるプロセス入出力バス（以下、ＰＩＯバスと記す。）に、演算回路を有した複数のプロセス入出力基板（以下、ＰＩＯ基板と記す。）およびこのＰＩＯ基板を制御するＰＩＯ基板制御回路を接続して構成するコンピュータ装置がある。ＰＩＯ基板制御回路は、ＰＩＯバスを通して各ＰＩＯ基板へ演算指令を送信し、各ＰＩＯ基板はこの演算指令を用いてＰＩＯ基板内の演算回路に演算させ、演算結果をＰＩＯバスを通してＰＩＯ基板制御回路へ送信し、ＰＩＯ基板制御回路は、各ＰＩＯ基板から演算結果を受信し統合してコンピュータ装置全体としての演算結果を得る。
【０００３】
この種のコンピュータ装置は、ＰＩＯ基板の数やＰＩＯ基板内の演算回路ならびにＰＩＯ基板制御回路の演算指令などを自由に換装しカスタマイズすることができるため、発電所内の現場センサの監視システムなど、主に産業用途の需要がある。
【０００４】
そして、この種のコンピュータ装置のシステムの冗長化および信頼性向上のためには、複数のＰＩＯ基板の各々を２重化して設け、ＰＩＯ基板について異常判定を行って、ＰＩＯ基板の切替を行うことが一般的である。
【０００５】
しかし、複数のＰＩＯ基板の各々を構成する回路の全てを２重化することは設備の増大を招く。そこで、ＰＩＯ基板内において、ＰＩＯ基板内の演算回路とＰＩＯバスを接続し、演算回路とＰＩＯ基盤制御回路との演算指令および演算結果の入出力を行うバス入出力回路について２重化を施して、入出力回路の異常判定を行い、切替を行う技術が開発されている（例えば、特許文献１、２参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０００−８２０１８号公報
【特許文献２】特開２０００−２０７３７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述した特許文献１に記載の技術は、２重化されたバス入出力回路につき１つの異常判定部を設けているために、複数のＰＩＯ基板の各々についてバス入出力回路の２重化を行うと、２重化された複数のＰＩＯ基板と同数の異常判定部が必要となり、設備の増大を招く課題がある。上述した特許文献２に記載の技術も、２重化されたバス入出力回路のそれぞれに異常判定のための機能を持たせ、相互に異常判定を行っているために、同様の設備の増大を招く課題がある。
【０００８】
そこで本発明は、上記課題を解決するためになされたもので、簡易な構成でプロセス入出力基板のバス入出力回路の切替を行うことができるコンピュータ装置の提供を目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明のコンピュータ装置は、信号の伝送経路となるプロセス入出力バスと、演算回路と、第１バス入出力回路と、第２バス入出力回路とを有し、プロセス入出力バスに接続される複数のプロセス入出力基板と、プロセス入出力バスに接続されるプロセス入出力基板制御基板と、複数のプロセス入出力基板の全体の演算指令である総合演算指令信号をプロセス入出力基板制御基板に送信する操作部とを備え、プロセス入出力基板制御基板は、操作部から総合演算指令信号を受信し、複数のプロセス入出力基板ごとの演算指令信号として振り分けてプロセス入出力バスに送信し、各々のプロセス入出力基板において、第１バス入出力回路は、演算指令信号をプロセス入出力バスから受信し、演算指令信号に基づき演算回路を演算させ、この演算結果を統合した演算結果信号をプロセス入出力バスへ送信し、さらにプロセス入出力基板制御基板は、プロセス入出力バスからプロセス入出力基板ごとの演算結果信号を受信し、この演算結果信号を統合して複数のプロセス入出力基板の全体の総合演算結果信号として操作部へ送信し、さらに演算結果信号を用いて、各プロセス入出力基板の第１バス入出力回路の異常判定を行い、この異常判定がされた場合には、異常判定された第１バス入出力回路のプロセス入出力基板ごとのバス入出力回路切替信号をプロセス入出力バスへ送信し、異常判定された第１バス入出力回路のプロセス入出力基板において、第１バス入出力回路および第２バス入出力回路は、バス入出力回路切替信号をプロセス入出力バスから受信し、第１バス入出力回路から第２バス入出力回路への切替を行い、第２バス入出力回路によって演算回路を演算させ、この演算結果を演算結果信号として統合してプロセス入出力バスへ送信させることを特徴とする。
【００１０】
また、上記目的を達成するために、本発明のコンピュータ装置の制御方法は、信号の伝送経路となるプロセス入出力バスに、演算回路と第１バス入出力回路および第２バス入出力回路を有し、プロセス入出力バスに接続される複数のプロセス入出力基板と、プロセス入出力バスに接続されるプロセス入出力基板制御基板とを接続し、さらに操作部をプロセス入出力基板制御基板に接続し、操作部に、複数のプロセス入出力基板の全体の演算指令である総合演算指令信号をプロセス入出力基板制御基板に送信させ、プロセス入出力基板制御基板に、操作部から総合演算指令信号を受信し、複数のプロセス入出力基板ごとの演算指令信号として振り分けてプロセス入出力バスに送信させ、各々のプロセス入出力基板において、第１バス入出力回路に、演算指令信号をプロセス入出力バスから受信し、演算指令信号に基づき演算回路を演算させ、この演算結果を統合した演算結果信号をプロセス入出力バスへ送信させ、さらにプロセス入出力基板制御基板に、プロセス入出力バスからプロセス入出力基板ごとの演算結果信号を受信させ、この演算結果信号を統合して複数のプロセス入出力基板の全体の総合演算結果信号として操作部へ送信させ、さらに演算結果信号を用いて、各プロセス入出力基板の第１バス入出力回路の異常判定を行わせ、この異常判定がされた場合には、異常判定された第１バス入出力回路のプロセス入出力基板ごとのバス入出力回路切替信号をプロセス入出力バスへ送信させ、異常判定された第１バス入出力回路のプロセス入出力基板において、第１バス入出力回路および第２バス入出力回路に、バス入出力回路切替信号をプロセス入出力バスから受信させ、第１バス入出力回路から第２バス入出力回路への切替を行わせ、第２バス入出力回路によって演算回路を演算させ、この演算結果を演算結果信号として統合してプロセス入出力バスへ送信させることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、コンピュータ装置において、簡易な構成でプロセス入出力基板のバス入出力回路の切替を行うことができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１の実施形態に係るコンピュータ装置の概略図。
【図２】本発明の第２の実施形態に係るコンピュータ装置の概略図。
【発明を実施するための形態】
【００１３】
以下、本発明の実施形態を説明する。
【００１４】
（第１の実施形態）
（構成）
以下、本発明の第１の実施形態に係るコンピュータ装置について図１を参照して説明する。図１は、本発明の第１の実施形態に係るコンピュータ装置の概略図である。
【００１５】
コンピュータ装置１は、ＰＩＯバス２と、ＰＩＯ基板制御基板３と、複数のＰＩＯ基板４と、操作部１０と、表示部１１から構成される。そして、ＰＩＯ基板制御基板３は、ＰＩＯ基板制御回路５と、入出力切替回路６から構成される。さらに、ＰＩＯ基板４は、演算回路７と、第１バス入出力回路８ａと、第２バス入出力回路８ｂから構成される。
【００１６】
ＰＩＯ基板制御基板３は、コネクタ２０を介して、ＰＩＯバス２に接続される。このとき、ＰＩＯ基板制御回路５は、ＰＩＯバス２に演算指令信号１００を送信し、ＰＩＯバス２から演算結果信号１０１を受信できるように、ＰＩＯバス２とＰＩＯ基板制御回路５は電気的に接続され、さらに、入出力切替回路６が、ＰＩＯバス２にバス入出力回路切替信号１１０を送信できるように、ＰＩＯバス２に入出力切替回路６が電気的に接続される。
【００１７】
さらに、ＰＩＯ基板制御基板３内において、ＰＩＯ基板制御回路５は、入出力切替回路６にバス入出力回路切替信号１１０を送信させることができるように、ＰＩＯ基板制御回路５と入出力切替回路６は電気的に接続される。
【００１８】
また、ＰＩＯ基板制御回路５は、操作部１０から総合演算指令信号１２０を受信し、操作部１０へ総合演算結果信号１２１を送信できるように、ＰＩＯ基板制御回路５と操作部１０は電気的に接続される。さらに、ＰＩＯ基板制御回路５は、表示部１１に第１バス入出力回路８ａから第２バス入出力回路８ｂへの切替状況を表示させることができるように、ＰＩＯ基板制御回路５と表示部１１は電気的に接続される。
【００１９】
ＰＩＯ基板４は、コネクタ２１を介して、ＰＩＯバス２に接続される。このとき、第１バス入出力回路８ａおよび第２バス入出力回路８ｂは、ＰＩＯバス２から演算指令信号１００を受信し、ＰＩＯバス２へ演算結果信号１０１を送信できるように、第１バス入出力回路８ａおよび第２バス入出力回路８ｂとＰＩＯバス２は電気的に接続される。
【００２０】
また、第１バス入出力回路８ａおよび第２バス入出力回路８ｂは、演算指令信号１００によって演算回路７を演算させ、演算回路７から演算結果を受信することができるように、第１バス入出力回路８ａおよび第２バス入出力回路８ｂとＰＩＯ基板回路７は電気的に接続される。
【００２１】
（作用）
以下、本発明の第１の実施形態の作用について説明する。操作部１０は、予め定められた演算プログラムや運転員の操作に従って、複数のＰＩＯ基板４全体の演算指令である総合演算指令信号１２０をＰＩＯ基板制御回路５に送信する。
【００２２】
ＰＩＯ基板制御回路５は、操作部１０から総合演算指令信号１２０を受信し、これを各ＰＩＯ基板４ごとの演算指令に分類して振り分け、各ＰＩＯ基板４についての演算指令信号１００としてＰＩＯバス２に送信する。ここで、演算指令信号１００とは、各ＰＩＯ基板４内の演算回路７の演算に係るパラメータや演算を行うタイミング等の指令である。
【００２３】
ＰＩＯ基板４内の第１バス入出力回路８ａは、ＰＩＯバス２から演算指令信号１００を受信し、演算指令信号１００を演算回路７内のＣＰＵや素子、カウンタ等に振り分けて演算させ、演算回路７内のＣＰＵや素子、カウンタ等からの演算結果を演算結果信号１０１として統合する。
【００２４】
さらに、第１バス入出力回路８ａは、第１バス入出力回路８ａの健全性を示す健全性確認信号を演算結果信号１０１に付加して、ＰＩＯ基板４についての演算結果信号１０１をＰＩＯバス２に送信する。ここで、第１バス入出力回路８ａの健全性とは、第１バス入出力回路８ａが正常に動作し、第１バス入出力回路８ａがＰＩＯバス２および演算回路７と正常に接続されていることである。健全性確認信号としてパリティ信号やレディ信号などの一般的な異常判定に用いられる信号を適用することができる。
【００２５】
ＰＩＯ基板制御回路５は、各ＰＩＯ基板４ごとの演算結果信号１０１をＰＩＯバス２から受信し、統合して、ＰＩＯ基板４全体の演算結果である総合演算結果信号１２１として操作部１０に送信するとともに、演算結果信号１０１に付加された健全性確認信号の異常判定を行うことによって、各ＰＩＯ基板４の第１バス入出力回路８ａの異常判定を行う。
【００２６】
第１バス入出力回路８ａの異常判定がされた場合には、ＰＩＯ基板制御回路５は、入出力切替回路６に、異常判定された第１バス入出力回路８ａを含むＰＩＯ基板４ごとのバス入出力回路切替信号１１０をＰＩＯバス２に送信させる。
【００２７】
異常判定された第１バス入出力回路８ａを含むＰＩＯ基板４において、第１バス入出力回路８ａおよび第２バス入出力回路８ｂは、ＰＩＯバス２からバス入出力回路切替信号１１０を受信し、第１バス入出力回路８ａから第２バス入出力回路８ｂへの切替を行う。
【００２８】
第１バス入出力回路８ａから第２バス入出力回路８ｂへの切替が行われると、第２バス入出力回路８ｂが、演算指令信号１００をＰＩＯバス２から受信し、演算回路７に演算させ、演算結果を統合して演算結果信号１０１としてＰＩＯバス２に送信する。
【００２９】
表示部１１は、ＰＩＯ基板制御回路５から第１バス入出力回路８ａの異常判定結果１３０を受信し、表示装置に異常判定がされた第１バス入出力回路８ａおよび切替を行った第１バス入出力回路８ａのＰＩＯ基板４を表示装置に表示する。
【００３０】
なお、第１バス入出力回路８ａの異常判定方法は、演算結果信号１０１に健全性確認信号を付加してＰＩＯ基板制御回路５において監視する方法に限られない。例えば、ＰＩＯ基板制御回路５が第１バス入出力回路８ａに健全性確認信号を送信させる送信指令を送信し、第１バス入出力回路８ａはこの送信指令の応答として健全性確認信号をＰＩＯ基板制御回路５へ送信してもよいし、第１バス入出力回路８ａが独立して定期的に健全性確認信号をＰＩＯ基板制御回路５へ送信してもよい。
【００３１】
さらに、第１バス入出力回路８ａが健全性確認信号の付加または送信を行わずに、ＰＩＯ基板制御回路５は演算結果に係る演算結果信号１０１からバス入出力回路８の異常判定を行うこともできる。この異常判定の方法として、ＰＩＯ基板制御回路５が受信する演算結果信号１０１が途絶えたときなどは、第１バス入出力回路８ａの故障やコネクタ２１の抜けによる異常と判定して、第１バス入出力回路８ａから第２バス入出力回路８ｂへの切替を行う。
【００３２】
（効果）
本発明の第１の実施形態によれば、１つのＰＩＯ基板制御回路５において、複数のＰＩＯ基板４の第１バス入出力回路８ａの異常判定を行い、第１バス入出力回路８ａから第２バス入出力回路８ｂへの切替を行うことによって、簡易な構成でＰＩＯ基板４のバス入出力回路の切替を行うことができる。
【００３３】
さらに、ＰＩＯ基板制御回路５が、表示部１１に異常判定された第１バス入出力回路８ａを表示させることで、ＰＩＯ基板４を直接確認しなくとも、第１バス入出力回路８ａの異常の有無や第１バス入出力回路８ａから第２バス入出力回路８ｂへの切替状況を確認することができる。
【００３４】
（第２の実施形態）
（構成）
以下、本発明の第２の実施形態に係るコンピュータ装置について図２を参照して説明する。第１の実施形態の各部と同一部分は同一符号で示し、重複する説明は省略する。
【００３５】
図２は、本発明の第２の実施形態に係るコンピュータ装置の概略図である。第２の実施形態が、第１の実施形態と異なる点は、ＰＩＯバス２を２重化して第１ＰＩＯバス２ａおよび第２ＰＩＯバス２ｂとして２重化して設け、入出力切替回路６がＰＩＯバス切替信号１１１を送信する機能を新たに備えている点である。
【００３６】
（作用）
以下、第２の実施形態の作用について説明する。ＰＩＯ基板制御回路５は、操作部１０から総合演算指令信号１２０を受信し、各ＰＩＯ基板４についての演算指令信号１００を第１ＰＩＯバス２ａに送信する。
【００３７】
ＰＩＯ基板４内の第１バス入出力回路８ａは、第１ＰＩＯバス２ａから演算指令信号１００を受信し、演算指令信号１００によって演算回路７に演算させ、演算結果を演算結果信号１０１として統合する。さらに、第１バス入出力回路８ａは、第１バス入出力回路８ａの健全性を示す健全性確認信号を演算結果信号１０１に付加して第１ＰＩＯバス２ａへ送信する。
【００３８】
ＰＩＯ基板制御回路５は、演算結果信号１０１を第１ＰＩＯバス２ａから受信し統合して、総合演算結果信号１２１として操作部１０へ送信するとともに、健全性確認信号の異常判定を行う。
【００３９】
健全性確認信号の異常判定がされた場合には、第１の実施形態と同様に、ＰＩＯ基板制御回路５は、入出力切替回路６に第１バス入出力回路８ａから第２バス入出力回路８ｂへ切替えるべきバス入出力回路切替信号１１０を第１ＰＩＯバス２ａに送信させる。
【００４０】
第１バス入出力回路８ａおよび第２バス入出力回路８ｂは、第１ＰＩＯバス２ａからバス入出力回路切替信号１１０を受信し、第１バス入出力回路８ａから第２バス入出力回路８ｂへの切替を行う。切替が行われると、第２バス入出力回路８ｂは、演算指令信号１００を第１ＰＩＯバス２ａから受信し、演算回路７に演算させ、演算結果を演算結果信号１０１として統合し、さらに健全性信号を付加して第１ＰＩＯバス２ａに送信する。
【００４１】
第２バス入出力回路８ｂへの切替を行ってもなお、ＰＩＯ基板制御回路５において健全性確認信号の異常判定がされる場合には、ＰＩＯ基板制御回路５は、第１ＰＩＯバス２ａの異常と判定し、ＰＩＯ基板制御回路５は、演算指令信号１００を第２ＰＩＯバス２ｂに送信するとともに、入出力切替回路６に演算結果信号１０１の送信先を第１ＰＩＯバス２ａから第２ＰＩＯバス２ｂへ切替えるべきＰＩＯバス切替信号１１１をＰＩＯバス２ｂに送信させる。
【００４２】
第２バス入出力回路８ｂは、演算指令信号１００を第２ＰＩＯバス２ｂから受信し、演算回路７に演算させ、演算結果を演算結果信号１０１として統合する。さらに、第２バス入出力回路８ｂは、第２ＰＩＯバス２ｂからＰＩＯバス切替信号１１１を受信し、演算結果信号１０１の送信先を第１ＰＩＯバス２ａから第２ＰＩＯバス２ｂに切替えて送信する。
【００４３】
ＰＩＯ基板制御回路５は、演算結果信号１０１を第２ＰＩＯバス２ｂから受信し統合して、総合演算結果信号１２１として、操作部１０に送信する。
【００４４】
表示部１１は、ＰＩＯ基板制御回路５から第１バス入出力回路８ａおよび第１ＰＩＯバス２ａの異常判定結果１３０を受信し、表示装置に異常判定を行った第１バス入出力回路８ａおよび第１ＰＩＯバス２ａ、ならびにそれらに係るＰＩＯ基板４を表示装置に表示する。
【００４５】
なお、第１バス入出力回路８ａを切替えた後に第１ＰＩＯバス２ａを切替える方法に限られず、第１ＰＩＯバス２ａを切替えた後に第１バス入出力回路８ａを切替えてもよい。さらに、第１の実施形態と同様に、健全性確認信号は、演算結果信号１０１と独立して送信してもよいし、健全性確認信号を用いずに演算結果信号１０１によって異常判定を行ってもよい。
【００４６】
（効果）
本実施形態によれば、１つのＰＩＯ基板制御回路５において、複数のＰＩＯ基板４の第１バス入出力回路８ａおよび第１ＰＩＯバス２ａの異常判定を行い、第１バス入出力回路８ａおよび第１ＰＩＯバス２ａの切替の指令を行うことによって、簡易な構成でＰＩＯ基板４のバス入出力回路およびＰＩＯバスの切替を行うことができる。
【００４７】
なお、本発明の実施形態は上述した実施形態に限られないことは言うまでもない。例えば、ＰＩＯバス２に接続されるＰＩＯ基板４の数はコンピュータ制御装置の用途や目的によって適宜変更されうるものである。
【００４８】
また、入出力切替回路６とＰＩＯ基板制御回路５の機能をＰＩＯ基板制御基板３として１つにまとめた構成としてもよい。
【００４９】
さらに、ＰＩＯ基板制御回路は、第２バス入出力回路８ｂおよび第２ＰＩＯバス２ｂについて異常判定を行うことも勿論可能である。この場合、第２バス入出力回路８ｂについて異常判定された場合には、第２バス入出力回路８ｂから第１バス入出力回路８ａへ切替えるべきバス入出力回路切替信号１１０を送信し、第２ＰＩＯバス２ｂについて異常判定された場合には、第２ＰＩＯバス２ｂから第１ＰＩＯバス２ａへ切替えるべきＰＩＯバス切替信号１１１を送信することによって、本実施形態の効果を得ることができる。
【符号の説明】
【００５０】
１・・・コンピュータ装置
２・・・ＰＩＯ（プロセス入出力）バス
２ａ・・・第１ＰＩＯ（プロセス入出力）バス
２ｂ・・・第２ＰＩＯ（プロセス入出力）バス
３・・・ＰＩＯ（プロセス入出力）基板制御基板
４・・・ＰＩＯ（プロセス入出力）基板
５・・・ＰＩＯ（プロセス入出力）基板制御回路
６・・・入出力切替回路
７・・・演算回路
８ａ・・・第１バス入出力回路
８ｂ・・・第２バス入出力回路
１０・・・操作部
１１・・・表示部
２０、２１・・・コネクタ
１００・・・演算指令信号
１０１・・・演算結果信号
１１０・・・バス入出力回路切替信号
１１１・・・ＰＩＯ（プロセス入出力）バス切替信号
１２０・・・総合演算指令信号
１２１・・・総合演算結果信号
１３０・・・異常判定結果 
【図１】
2012008741.tif 000003
【図２】
2012008741.tif 000004