(57)【要約】【課題】ソース電極とドレイン電極との間のオン抵抗をより低減させる。【解決手段】半導体装置は、第１導電形のドリフト層の表面側から内部にかけて選択的に設けられた第２導電形のベース領域と、前記ベース領域の表面側から内部にかけて選択的に設けられた第１導電形のソース領域と、前記ドリフト層の表面に対して略平行な方向に、前記ソース領域の一部から、前記ソース領域の前記一部に隣接する前記ベース領域を貫通して、前記ドリフト層にまで到達するゲート電極と、前記ソース領域および前記ドリフト層の少なくともいずれかに隣接して設けられたトレンチと、トレンチの側面に接続された複数のカーボンナノチューブと、を備える。【選択図】図１
2012038888.tif 000002
【特許請求の範囲】
【請求項１】
第１導電形のドリフト層の表面側から内部にかけて選択的に設けられた第２導電形のベース領域と、
前記ベース領域の表面側から内部にかけて選択的に設けられた第１導電形のソース領域と、
前記ドリフト層の表面に対して略平行な方向に、前記ソース領域の一部から、前記ソース領域の前記一部に隣接する前記ベース領域を貫通して、前記ドリフト層にまで到達するゲート電極と、
前記ソース領域および前記ドリフト層の少なくともいずれかに隣接して設けられたトレンチと、
前記トレンチの側面に接続された複数のカーボンナノチューブと、
を備えたことを特徴とする半導体装置。
【請求項２】
前記ドリフト層に前記トレンチが隣接していない場合には、前記ドリフト層は、前記ドリフト層よりも高い不純物濃度を含む第１導電形のドレイン層の表面側から内部にかけて選択的に設けられたことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記ドリフト層の前記表面に対して垂直な方向からみて、前記ベース領域と、前記ゲート電極と、は、交互に配列していることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記ソース領域に設けられた前記トレンチの前記側面に接続された前記複数のカーボンナノチューブのそれぞれは、前記ソース領域に設けられた前記トレンチの前記側面から前記ドリフト層の前記表面側に延在していることを特徴とする請求項１〜３のいずれか１つに記載の半導体装置。
【請求項５】
前記ソース領域に設けられた前記トレンチは、前記ベース領域と、前記ゲート電極と、が交互に配列する方向に対して略平行に延在していることを特徴とする請求項１〜４のいずれか１つに記載の半導体装置。
【請求項６】
前記ドリフト層に設けられた前記トレンチの前記側面に接続された前記複数のカーボンナノチューブのそれぞれは、前記ドリフト層に設けられた前記トレンチの前記側面から前記ドリフト層の裏面側に延在していることを特徴とする請求項１記載の半導体装置。
【請求項７】
前記ドリフト層に設けられた前記トレンチは、前記ベース領域と、前記ゲート電極と、が交互に配列する方向に対して略平行に延在していることを特徴とする請求項１または６に記載の半導体装置。
【請求項８】
ドリフト層の表面側から内部にかけてベース領域を選択的に形成する工程と、
前記ベース領域および前記ベース領域に隣接する前記ドリフト層の一部の表面側から内部にかけて、ゲート電極を選択的に形成する工程と、
前記ベース領域の表面側から内部にかけて、ソース領域を選択的に形成する工程と、
前記ソース領域の表面側から内部にかけて第１トレンチを選択的に形成し、前記第１トレンチの側面から、複数のカーボンナノチューブを成長させる工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項９】
前記ドリフト層の裏面側から内部にかけて、前記第１トレンチに対向する第２トレンチを形成し、前記第２トレンチの側面から複数のカーボンナノチューブを成長させることを特徴とする請求項８記載の半導体装置の製造方法。
【請求項１０】
前記ドリフト層を前記ドリフト層よりも不純物濃度が高い第１導電形のドレイン層の表面側から内部にかけて選択的に形成することを特徴とする請求項８記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
パワー半導体素子の性能指数に、ソース電極とドレイン電極との間のオン抵抗（Ｒｏｎ）の単位面積あたりの値がある。オン抵抗は、パワー半導体素子の低損失化のためには、より低いほうが望ましい。例えば、縦型のパワー半導体素子では、半導体基板の表面にトレンチ型のゲート電極を形成し、トレンチ側壁に接する半導体層をチャネル領域としている。トレンチ型のゲート電極の微細化を図ることによって、チャネル密度を増加させ、オン抵抗の低減を図っている。しかし、ゲート電極の微細化には製造プロセス上の限界があり、ゲート電極の微細化の手段によってオン抵抗を低減する方策には限界が生じている。
【０００３】
これに対し、ドリフト領域、ベース領域、ソース領域、およびゲート電極を半導体基板の表面側から内部にかけて形成した３次元ＭＯＳＦＥＴ（３Ｄ−ＭＯＳＦＥＴ）がある。３次元ＭＯＳＦＥＴでは、半導体基板の表面側から深さ方向に、ドリフト領域、ベース領域、ソース領域、およびゲート電極のそれぞれをトレンチ状に延在させるので、チャネル密度が飛躍的に増加する。
【０００４】
しかしながら、ソース電極とドレイン電極との間に流れる電流は、半導体層中でなるべく低抵抗な経路をとるために、電流は、半導体基板の主面に対して平行に流れず、ベース領域に形成される反転層には、通電経路として寄与しない無効領域が含まれる。このため、３次元ＭＯＳＦＥＴでは、ソース電極とドレイン電極との間のオン抵抗が低減しないという問題がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１０３４５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の実施形態は、ソース電極とドレイン電極との間のオン抵抗がより低減する半導体装置およびその製造方法を提供する。
【課題を解決するための手段】
【０００７】
本実施形態の半導体装置は、第１導電形のドリフト層の表面側から内部にかけて選択的に設けられた第２導電形のベース領域と、前記ベース領域の表面側から内部にかけて選択的に設けられた第１導電形のソース領域と、前記ドリフト層の表面に対して略平行な方向に、前記ソース領域の一部から、前記ソース領域の前記一部に隣接する前記ベース領域を貫通して、前記ドリフト層にまで到達するゲート電極と、前記ソース領域および前記ドリフト層の少なくともいずれかに隣接して設けられたトレンチと、前記トレンチの側面に接続された複数のカーボンナノチューブと、を備える。
【０００８】
また、本実施形態の半導体装置の製造方法は、ドリフト層の表面側から内部にかけてベース領域を選択的に形成する工程と、前記ベース領域および前記ベース領域に隣接する前記ドリフト層の一部の表面側から内部にかけて、ゲート電極を選択的に形成する工程と、前記ベース領域の表面側から内部にかけて、ソース領域を選択的に形成する工程と、前記ソース領域の表面側から内部にかけて第１トレンチを選択的に形成し、前記第１トレンチの側面から、複数のカーボンナノチューブを成長させる工程と、を備える。
【図面の簡単な説明】
【０００９】
【図１】第１の実施の形態に係る半導体装置の要部模式図であり、（ａ）は、（ｂ）のＡ−Ｂ切断面を上からみた要部平面模式図、（ｂ）は、（ａ）のＸ−Ｙの位置における要部断面模式図、（ｃ）は、（ａ）のＷ−Ｚの位置における要部断面模式図である。
【図２】第１の実施の形態に係る半導体装置の製造過程を説明するための要部断面模式図であり、（ａ）は、半導体基板の要部断面模式図、（ｂ）は、半導体基板をエッチングする過程の要部断面模式図である。
【図３】第１の実施の形態に係る半導体装置の製造過程を説明するための要部模式図であり、（ａ）は、半導体基板内に、ベース領域を形成する過程の要部断面模式図、（ｂ）は、（ａ）のＡ−Ｂ切断面を上からみた要部平面模式図である。
【図４】第１の実施の形態に係る半導体装置の製造過程を説明するための要部模式図であり、（ａ）は、半導体基板内に、ゲート電極用のトレンチを形成する過程の要部断面模式図、（ｂ）は、（ａ）のＡ−Ｂ切断面を上からみた要部平面模式図である。
【図５】第１の実施の形態に係る半導体装置の製造過程を説明するための要部模式図であり、（ａ）は、半導体基板内に、ゲート電極を形成する過程の要部平面模式図、（ｂ）は、（ａ）のＸ−Ｙ位置における要部断面模式図、（ｃ）は、（ａ）のＷ−Ｚ位置における要部断面模式図、（ｄ）は、（ｂ）および（ｃ）のＡ−Ｂ切断面を上からみた要部平面模式図である。
【図６】第１の実施の形態に係る半導体装置の製造過程を説明するための要部模式図であり、（ａ）は、トレンチを形成する過程の要部断面模式図、（ｂ）は、（ａ）のＡ−Ｂ切断面を上からみた要部平面模式図である。
【図７】第１の実施の形態に係る半導体装置の製造過程を説明するための要部模式図であり、（ａ）は、ソース領域を形成する過程の要部断面模式図、（ｂ）は、（ａ）のＡ−Ｂ切断面を上からみた要部平面模式図である。
【図８】第１の実施の形態に係る半導体装置の製造過程を説明するための要部模式図であり、（ａ）は、トレンチ内に、カーボンナノチューブを形成する過程の要部断面模式図、（ｂ）は、（ａ）を上からみた要部平面模式図である。
【図９】メタル膜が凝集した場合の例を説明する要部断面模式図である。
【図１０】第１の実施の形態に係る半導体装置の製造過程を説明するための要部模式図であり、（ａ）は、半導体基板内に、トレンチを形成する過程の要部断面模式図、（ｂ）は、半導体基板を裏面側からみた要部平面模式図である。
【図１１】第１の実施の形態に係る半導体装置の製造過程を説明するための要部模式図であり、（ａ）は、トレンチ内に、カーボンナノチューブを形成する過程の要部断面模式図、（ｂ）は、半導体基板を裏面側からみた要部平面模式図である。
【図１２】比較例に係る半導体装置の要部模式図であり、（ａ）は、（ｂ）のＡ−Ｂ切断面を上からみた要部平面模式図、（ｂ）は、（ａ）のＸ−Ｙの位置における要部断面模式図である。
【図１３】第１の実施の形態に係る半導体装置の作用効果を説明するための要部模式図であり、（ａ）は、（ｂ）のＡ−Ｂ切断面を上からみた要部平面模式図、（ｂ）は、（ａ）のＸ−Ｙの位置における要部断面模式図である。
【図１４】第２の実施の形態に係る半導体装置の要部模式図であり、（ａ）は、（ｂ）のＡ−Ｂ切断面を上からみた要部平面模式図、（ｂ）は、（ａ）のＸ−Ｙの位置における要部断面模式図、（ｃ）は、（ａ）のＷ−Ｚの位置における要部断面模式図である。
【図１５】第２の実施の形態に係る半導体装置の製造過程を説明するための要部断面模式図であり、（ａ）は、半導体基板の要部断面模式図、（ｂ）は、半導体基板をエッチングする過程の要部断面模式図である。
【図１６】第２の実施の形態に係る半導体装置の製造過程を説明するための要部模式図であり、（ａ）は、半導体基板内に、ドリフト層およびベース領域を形成する過程の要部断面模式図、（ｂ）は、（ａ）のＡ−Ｂ切断面を上からみた要部平面模式図である。
【図１７】第２の実施の形態に係る半導体装置の製造過程を説明するための要部模式図であり、（ａ）は、半導体基板内に、ゲート電極用のトレンチを形成する過程の要部断面模式図、（ｂ）は、（ａ）のＡ−Ｂ切断面を上からみた要部平面模式図である。
【図１８】第２の実施の形態に係る半導体装置の製造過程を説明するための要部模式図であり、（ａ）は、半導体基板内に、ゲート電極を形成する過程の要部平面模式図、（ｂ）は、（ａ）のＸ−Ｙ位置における要部断面模式図、（ｃ）は、（ａ）のＷ−Ｚ位置における要部断面模式図、（ｄ）は、（ｂ）および（ｃ）のＡ−Ｂ切断面を上からみた要部平面模式図である。
【図１９】第２の実施の形態に係る半導体装置の製造過程を説明するための要部模式図であり、（ａ）は、トレンチを形成する過程の要部断面模式図、（ｂ）は、（ａ）のＡ−Ｂ切断面を上からみた要部平面模式図である。
【図２０】第２の実施の形態に係る半導体装置の製造過程を説明するための要部模式図であり、（ａ）は、ソース領域を形成する過程の要部断面模式図、（ｂ）は、（ａ）のＡ−Ｂ切断面を上からみた要部平面模式図である。
【図２１】第２の実施の形態に係る半導体装置の製造過程を説明するための要部模式図であり、（ａ）は、トレンチ内に、カーボンナノチューブを形成する過程の要部断面模式図、（ｂ）は、（ａ）を上からみた要部平面模式図である。
【図２２】第１の実施の形態に係る半導体装置の作用効果を説明するための要部模式図であり、（ａ）は、（ｂ）のＡ−Ｂ切断面を上からみた要部平面模式図、（ｂ）は、（ａ）のＸ−Ｙの位置における要部断面模式図である。
【発明を実施するための形態】
【００１０】
以下、図面を参照しつつ、本実施の形態について説明する。  
（第１の実施の形態）  
図１は、第１の実施の形態に係る半導体装置の要部模式図であり、（ａ）は、（ｂ）のＡ−Ｂ切断面を上からみた要部平面模式図、（ｂ）は、（ａ）のＸ−Ｙの位置における要部断面模式図、（ｃ）は、（ａ）のＷ−Ｚの位置における要部断面模式図である。
【００１１】
半導体装置１は、３次元ＭＯＳＦＥＴ（３Ｄ−ＭＯＳＦＥＴ）である。図１（ｂ）には、３次元ＭＯＳＦＥＴの中の単位セルが並列接続された状態が示されている。
【００１２】
半導体装置１においては、ｎ−形のドリフト層１０の表面側から内部にかけて、ｐ形のベース領域１２が選択的に設けられている。ベース領域１２の表面側から内部にかけては、ｎ＋形のソース領域１３が設けられている。ドリフト層１０の表面に対して略平行な方向において、ソース領域１３の一部から、ソース領域１３の前記一部に隣接するベース領域１２を貫通して、ドリフト層１０にまでは、ゲート絶縁膜２０を介して、ピラー状、あるいはプラグ状のゲート電極２１が選択的に設けられている。
【００１３】
ゲート電極２１は、ゲート絶縁膜２０を介して、ベース領域１２に隣接している。ドリフト層１０の表面に対して、垂直な方向からみて、ベース領域１２とゲート電極２１とは、交互に配列している。ソース領域１３は、ベース領域１２およびゲート電極２１に隣接している。ソース領域１３は、ベース領域１２とゲート電極２１とが交互に配列する方向に延在している。
【００１４】
ソース領域１３の表面側から内部にかけては、ソース領域１３に隣接するように、第１のトレンチ３０が設けられている。第１のトレンチ３０は、ベース領域１２とゲート電極２１とが交互に配列する方向に対して、略平行に延在している。ドリフト層１０が設けられた領域外のドリフト層１０の裏面側から内部にかけては、ドリフト層１０に隣接するよに、第２のトレンチ４０が選択的に設けられている。第２のトレンチ４０は、ベース領域１２とゲート電極２１とが交互に配列する方向に対して略平行に延在している。第１のトレンチ３０と、第２のトレンチ４０とは、互いに対向している。
【００１５】
第１のトレンチ３０がベース領域１２およびゲート電極２１に対向する側面３０ｗと、第２のトレンチ４０がベース領域１２およびゲート電極２１に対向する側面４０ｗと、は互いに対向している。第１のトレンチ３０の側面３０ｗには、メタル膜３１が設けられている。第２のトレンチ４０の側面４０ｗには、メタル膜４１が設けられている。
【００１６】
第１のトレンチ３０の側面３０ｗには、メタル膜３１を介して、複数のカーボンナノチューブ３２のそれぞれの端部が接続されている。第２のトレンチ４０の側面４０ｗには、メタル膜４１を介して、複数のカーボンナノチューブ４２のそれぞれの端部が接続されている。換言すれば、第１のトレンチ３０の側面３０ｗからは、メタル膜３１を介して複数のカーボンナノチューブ３２が延在している。また、第２のトレンチ４０の側面４０ｗからは、メタル膜４１を介して複数のカーボンナノチューブ４２が延在している。ここで、「カーボンナノチューブの端部」とは、カーボンナノチューブの終端のほか、カーボンナノチューブが折り曲がった部分を含む。
【００１７】
複数のカーボンナノチューブ３２の群は、半導体装置１のソース電極３３として機能する。複数のカーボンナノチューブ４２の群は、半導体装置１のドレイン電極４３として機能する。
【００１８】
なお、第１のトレンチ３０と、第２のトレンチ４０と、に関しては、いずれか一方を半導体装置１に形成してもよい。すなわち、ソース領域１３の表面側から内部、および、ドリフト層１０の裏面側から内部の少なくともいずれかにトレンチが設けられる形態も、本実施の形態に含まれる。例えば、側面３０ｗおよび側面４０ｗに、複数のカーボンナノチューブの端部を接続させるほか、側面３０ｗと、側面４０ｗとのいずれかに、複数のカーボンナノチューブのそれぞれの端部を接続させてもよい。この場合、複数のカーボンナノチューブが設けられないトレンチ３０、４０内には、タングステン（Ｗ）、ポリシリコン等の導電層が形成される。
【００１９】
第１のトレンチ３０の側面３０ｗに接続された複数のカーボンナノチューブ３２のそれぞれは、側面３０ｗからドリフト層１０の表面側に延在している。表面側に引き出された複数のカーボンナノチューブ３２の他方の端部は、引き出し電極６０に接続されている。第２のトレンチ４０の側面４０ｗに接続された複数のカーボンナノチューブ４２のそれぞれは、側面４０ｗからドリフト層１０の表面側とは反対側の裏面に延在している。そして、複数のカーボンナノチューブ４２の他方の端部は、ドリフト層１０の下側に設けられた引き出し電極６１に接続されている。
【００２０】
ドリフト層１０、第２のトレンチ４０、ベース領域１２、およびソース領域１３の表面には、層間絶縁膜９１が設けられている。これにより、ソース電極３３に接続された引き出し電極６０と、ドリフト層１０とは、絶縁されている。層間絶縁膜９１の上には、さらに層間絶縁膜５０が設けられている。層間絶縁膜５０内には、図１（ｃ）に示すように、ゲート配線２３が形成されている。このゲート配線２３は、ゲート電極２１の上端から延在したゲート配線２３（図１（ｂ）参照）に接続されている。すなわち、それぞれのゲート電極２１は、層間絶縁膜５０内に埋め込まれたゲート配線２３によって電気的に接続されている。ゲート配線２３と、ベース領域１２と、は層間絶縁膜９１によって絶縁されている。
【００２１】
カーボンナノチューブ３２、４２のそれぞれは、単層構造のシングルウォールナノチューブ（ＳＷＮＴ）であってもよく、二層構造のダブルウォールナノチューブ（ＤＷＮＴ）でもよい。あるいは、カーボンナノチューブ３２、４２のそれぞれは、多層構造のマルチウォールナノチューブ（ＭＷＮＴ）であってもよい。カーボンナノチューブ３２、４２が延在する方向に、カーボンナノチューブ３２、４２を略垂直に切断した径は、１ｎｍ〜数１０ｎｍである。また、カーボンナノチューブ３２、４２の長さは、１μｍ〜数１００μｍである。
【００２２】
カーボンナノチューブ３２、４２が金属的な伝導性を示す場合、カーボンナノチューブ３２、４２を通じて流れる電子は、ナノチューブ内を無散乱で伝導することができる（バリスティック伝導）。この場合、カーボンナノチューブ３２、４２を通じて流れる電子の抵抗は、カーボンナノチューブ３２、４２の長さには依存しない量子抵抗値（６．４５ｋΩ）を有する。
【００２３】
第１の実施の形態では、例えば、数１０ｎｍ径のカーボンナノチューブ３２、４２が半導体装置１の平面１ｃｍ２当たりに、１×１０１０個程度配置されている。従って、カーボンナノチューブ３２、４２をソース電極３３、ドレイン電極４３とすることにより、銅（Ｃｕ）、アルミニウム（Ａｌ）等の金属と同等の抵抗値を有する。
【００２４】
ドリフト層１０、ベース領域１２、およびソース領域１３の主成分は、例えば、シリコン（Ｓｉ）を含む半導体である。メタル膜３１、４１の主成分は、例えば、コバルト（Ｃｏ）、ニッケル（Ｎｉ）等である。層間絶縁膜５０、６０の主成分は、例えば、酸化シリコン（ＳｉＯ２）である。引き出し電極６０、６１の主成分は、銅（Ｃｕ）、アルミニウム（Ａｌ）等である。
【００２５】
次に、半導体装置１の製造方法について説明する。  
図２は、第１の実施の形態に係る半導体装置の製造過程を説明するための要部断面模式図であり、（ａ）は、半導体基板の要部断面模式図、（ｂ）は、半導体基板をエッチングする過程の要部断面模式図である。
【００２６】
先ず、図２（ａ）に示すように、ドリフト層１０の基材となるｎ形の半導体基板を準備する。基板状のドリフト層１０の不純物濃度は、例えば、１×１０１２ｃｍ−３以上である。続いて、ドリフト層１０の表面には、選択的にマスク９０を形成する。マスク９０の材質は、酸化シリコン（ＳｉＯ２）である。
【００２７】
次に、図２（ｂ）に示すように、マスク９０から開口されたドリフト層１０に選択的なエッチング処理を施す。これにより、ドリフト層１０の表面側から内部にかけてトレンチ１０ｔが形成される。
【００２８】
図３は、第１の実施の形態に係る半導体装置の製造過程を説明するための要部模式図であり、（ａ）は、半導体基板内に、ベース領域を形成する過程の要部断面模式図、（ｂ）は、（ａ）のＡ−Ｂ切断面を上からみた要部平面模式図である。
【００２９】
図３（ａ）に示すように、トレンチ１０ｔの内部に、エピタキシャル成長法によって、ｐ形のベース領域１２を形成する。ベース領域１２の不純物濃度は、例えば、１×１０１２ｃｍ−３〜１×１０１３ｃｍ−３である。これにより、ドリフト層１０の表面側から内部にかけてベース領域１２が形成される。
【００３０】
その後、ドリフト層１０およびベース領域１２の表面について、ＣＭＰ（Chemical Mechanical Polishing）研磨を施す。マスク９０についてもＣＭＰ研磨で除去する。このＣＭＰ研磨によって、ドリフト層１０およびベース領域１２の表面が面一になるように調整される。図３（ｂ）に示すように、ベース領域１２については、それぞれがストライプ状に延在している。
【００３１】
図４は、第１の実施の形態に係る半導体装置の製造過程を説明するための要部模式図であり、（ａ）は、半導体基板内に、ゲート電極用のトレンチを形成する過程の要部断面模式図、（ｂ）は、（ａ）のＡ−Ｂ切断面を上からみた要部平面模式図である。図４（ａ）には、図４（ｂ）のＸ−Ｙ位置における要部断面が示されている。
【００３２】
図４（ａ）に示すように、ドリフト層１０およびベース領域１２の表面に、選択的に層間絶縁膜９１を形成する。層間絶縁膜９１の材質は、酸化シリコン（ＳｉＯ２）である。この層間絶縁膜９１は、製造工程中にはマスクとして機能する。続いて、層間絶縁膜９１から開口されたドリフト層１０およびベース領域１２のそれぞれの一部に選択的なエッチング処理を施す。これにより、図４（ｂ）に示すように、ベース領域１２およびベース領域１２に隣接するドリフト層１０の一部に、例えば、トレンチ２０ｔが形成される。
【００３３】
図５は、第１の実施の形態に係る半導体装置の製造過程を説明するための要部模式図であり、（ａ）は、半導体基板内に、ゲート電極を形成する過程の要部平面模式図、（ｂ）は、（ａ）のＸ−Ｙ位置における要部断面模式図、（ｃ）は、（ａ）のＷ−Ｚ位置における要部断面模式図、（ｄ）は、（ｂ）および（ｃ）のＡ−Ｂ切断面を上からみた要部平面模式図である。
【００３４】
トレンチ２０ｔ内を高温下で、酸化性雰囲気に晒す。これにより、トレンチ２０ｔの側面および底面にゲート絶縁膜２０が形成される。ゲート絶縁膜２０の材質は、酸化シリコン（ＳｉＯ２）である。続いて、トレンチ２０ｔ内に、ゲート絶縁膜２０を介して、ＣＶＤ（Chemical Vapor Deposition）によってゲート電極２１を形成する。これにより、ベース領域１２、およびベース領域１２に隣接するドリフト層１０の一部の表面側から内部にかけて、ゲート電極２１が選択的に形成される。ゲート電極２１の材質は、例えば、ポリシリコン（ｐｏｌｙ−Ｓｉ）である。ゲート電極２１については、トレンチ２０ｔに埋め込まれた部分以外を除去する。ゲート電極２１が形成された後、層間絶縁膜９１の上側に、トレンチ２０ｔ内のゲート電極２１同士を電気的に接続するゲート配線２３を形成する。ゲート配線２３の材質は、例えば、ポリシリコンである。なお、ゲート電極２１と、ゲート配線２３と、は一体的に形成してもよい。
【００３５】
図６は、第１の実施の形態に係る半導体装置の製造過程を説明するための要部模式図であり、（ａ）は、トレンチを形成する過程の要部断面模式図、（ｂ）は、（ａ）のＡ−Ｂ切断面を上からみた要部平面模式図である。図６（ａ）には、図６（ｂ）のＸ−Ｙ位置における要部断面が示されている。
【００３６】
層間絶縁膜９１およびゲート配線２３の表面に、選択的に層間絶縁膜５０を形成する。この段階では、層間絶縁膜５０を層間絶縁膜９１よりも厚く形成する。層間絶縁膜５０の材質は、酸化シリコン（ＳｉＯ２）である。次いで、層間絶縁膜５０をマスクとして、層間絶縁膜５０から開口された、層間絶縁膜９１およびベース領域１２にエッチング処理を施し、第１のトレンチ３０を形成する。これにより、ベース領域１２の表面側から内部にかけて、第１のトレンチ３０が形成される。
【００３７】
図７は、第１の実施の形態に係る半導体装置の製造過程を説明するための要部模式図であり、（ａ）は、ソース領域を形成する過程の要部断面模式図、（ｂ）は、（ａ）のＡ−Ｂ切断面を上からみた要部平面模式図である。図７（ａ）には、図７（ｂ）のＸ−Ｙ位置における要部断面が示されている。
【００３８】
図７（ａ）に示すように、第１のトレンチ３０の側壁および底面に、選択的なイオン注入を行う。例えば、リン（Ｐ）を第１のトレンチ３０の側壁および底面に注入し、第１のトレンチ３０の内壁に、ｎ＋形のソース領域１３を形成する。これにより、ベース領域１２の表面側から内部にかけて、ソース領域１３が選択的に形成される。図７（ｂ）に示すように、ソース領域１３はベース領域１２が延在する方向に沿って形成される。
【００３９】
図８は、第１の実施の形態に係る半導体装置の製造過程を説明するための要部模式図であり、（ａ）は、トレンチ内に、カーボンナノチューブを形成する過程の要部断面模式図、（ｂ）は、（ａ）を上からみた要部平面模式図である。図８（ａ）には、図８（ｂ）のＸ−Ｙ位置における要部断面が示されている。
【００４０】
第１のトレンチ３０の内壁および底面に、ＣＶＤまたはスパッタリング法によってメタル膜３１を形成する。メタル膜３１の材質は、例えば、コバルト（Ｃｏ）、ニッケル（Ｎｉ）等の遷移金属である。メタル膜３１については、第１のトレンチ３０の底面に形成せず、第１のトレンチ３０の側面に選択的に形成してもよい。
【００４１】
続いて、メタル膜３１から、複数のカーボンナノチューブ３２を成長させる。例えば、メタル膜３１を触媒として、半導体装置１に所定の電圧を印加しつつ、アセチレン（Ｃ２Ｈ２）をグロー放電法で分解することによって、このメタル膜３１から複数のカーボンナノチューブ３２を形成する。それぞれのカーボンナノチューブ３２については、メタル膜３１から上方に成長させて、第１のトレンチ３０からそれぞれのカーボンナノチューブ３２の終端を表出させる。
【００４２】
この場合、メタル膜３１の厚みについては、一様な厚みとせず、メタル膜３１に凝集化（シンタリング）を引き起こしてもよい。  
図９は、メタル膜が凝集した場合の例を説明する要部断面模式図である。  
例えば、一様な厚みのメタル膜３１を形成した後、このメタル膜３１に加熱処理を施す。すなわち、メタル膜３１の凝集化によって、第１のトレンチ３０の内壁に、メタル粒３１ａが密になって形成される。そして、メタル粒３１ａを核として、メタル粒３１ａからカーボンナノチューブ３２を成長させる。このような製造過程も第１の実施の形態に含まれる。
【００４３】
カーボンナノチューブ３２は、自己整合的に、径が１ｎｍ〜数１０ｎｍ程度の円筒状の形状を有する。このため、第１のトレンチ３０が高アスペクト比であっても、カーボンナノチューブ３２は、第１のトレンチ３０内に容易に埋め込まれる。また、第１のトレンチ３０の底面にも、メタル膜３１もしくはメタル粒３１ａを形成することによって、カーボンナノチューブ３２をより高密度に形成することができる。
【００４４】
図１０は、第１の実施の形態に係る半導体装置の製造過程を説明するための要部模式図であり、（ａ）は、半導体基板内に、トレンチを形成する過程の要部断面模式図、（ｂ）は、半導体基板を裏面側から（Ａ−Ｂ方向から）みた要部平面模式図である。
【００４５】
図１０（ａ）に示すように、ドリフト層１０、ベース領域１２、ゲート電極２１、およびソース領域１３の上側に、層間絶縁膜５０を介して、引き出し電極６０を形成する。層間絶縁膜５０の上側に引き出し電極６０を形成することにより、複数のカーボンナノチューブ３２の他方の端部が引き出し電極６０に電気的に接続される。
【００４６】
続いて、ドリフト層１０の裏面側にマスク９４を選択的に形成し、マスク９４から開口されたドリフト層１０に選択的なエッチング処理を施す。これにより、ベース領域１２が設けられた領域外のドリフト層１０の裏面側から内部にかけて、第１のトレンチ３０に対向する第２のトレンチ４０が選択的に形成される。第２のトレンチ４０は、図１０（ｂ）に示すように、ゲート電極２１およびベース領域１２が交互に配列する方向に沿って形成される。第２のトレンチ４０を形成した後、マスク９４を除去する。
【００４７】
図１１は、第１の実施の形態に係る半導体装置の製造過程を説明するための要部模式図であり、（ａ）は、トレンチ内に、カーボンナノチューブを形成する過程の要部断面模式図、（ｂ）は、半導体基板を裏面側から（Ａ−Ｂ方向から）みた要部平面模式図である。
【００４８】
第２のトレンチ４０の内壁および底面に、ＣＶＤまたはスパッタリング法によってメタル膜４１を形成する。メタル膜４１の材質は、例えば、コバルト（Ｃｏ）、ニッケル（Ｎｉ）等の遷移金属である。メタル膜４１については、第２のトレンチ４０の側面に選択的に形成してもよい。
【００４９】
続いて、メタル膜４１から、複数のカーボンナノチューブ４２を成長させる。例えば、メタル膜４１を触媒として、半導体装置１に所定の電圧を印加しつつ、アセチレン（Ｃ２Ｈ２）をグロー放電法で分解することによって、このメタル膜４１からカーボンナノチューブ４２を形成する。それぞれのカーボンナノチューブ４２については、メタル膜４１から下方に成長させて、それぞれのカーボンナノチューブ４２の終端を、第２のトレンチ４０の底面であるドリフト層１０に接触させる。  
この場合、メタル膜４１については、一様な厚みのメタル膜とせず、図９を用いて説明したように、メタル膜４１に凝集化を引き起こしてもよい。
【００５０】
このような製造過程によって、互いに対向する、第１のトレンチ３０の側面３０ｗおよび第２のトレンチ４０の側面４０ｗから、複数のカーボンナノチューブが成長する。なお、側面３０ｗと、側面４０ｗとのいずれかから、複数のカーボンナノチューブを成長させてもよい。この場合、複数のカーボンナノチューブが設けられないトレンチ３０、４０内には、タングステン（Ｗ）、ポリシリコン等の導電層を形成する。
【００５１】
そして、この後においては、図１に示すように、ドリフト層１０の下側に、引き出し電極６１を形成し、複数のカーボンナノチューブ４２の他方の端部を引き出し電極６１に電気的に接続する。このような過程で、半導体装置１が形成される。
【００５２】
次に、半導体装置１の作用効果について説明する。半導体装置１の作用効果を説明する前に、比較例に係る半導体装置１００の作用効果について説明する。  
図１２は、比較例に係る半導体装置の要部模式図であり、（ａ）は、（ｂ）のＡ−Ｂ切断面を上からみた要部平面模式図、（ｂ）は、（ａ）のＸ−Ｙの位置における要部断面模式図である。
【００５３】
半導体装置１００は、半導体装置１と略同じ構成を有する。但し、トレンチ３０、４０内には、カーボンナノチューブが埋め込まれておらず、タングステン（Ｗ）等の金属が形成されている。すなわち、第１のトレンチ３０内には、タングステン（Ｗ）等の金属からなるソース電極３２０と、第２のトレンチ４０内には、タングステン（Ｗ）等の金属からなるドレイン電極４２０が設けられている。
【００５４】
さらに、半導体装置１００では、ソース電極３２０を構成する金属が半導体層に拡散するのを防止するために、第１のトレンチ３０の内壁に、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）等のバリアメタル膜３１０が設けられている。同様に、ドレイン電極４２０を構成する金属が半導体層に拡散するのを防止するために、第２のトレンチ４０の内壁に、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）等のバリアメタル膜４１０が設けられている。バリアメタル膜３１０、４１０については、単層とは限らず、多層になる場合もある。
【００５５】
半導体装置１００の製造プロセスでは、高アスペクト比のトレンチ３０、４０内にバリアメタル膜３１０、４１０を形成した後に、ソース電極３２０、ドレイン電極４２０を埋め込む過程を経る。従って、ソース電極３２０、ドレイン電極４２０をトレンチ３０、４０内に形成する際には、トレンチ３０、４０の実質的なアスペクト比がさらに高くなってしまう。これにより、半導体装置１００を製造するプロセスでは、ソース電極３２０またはドレイン電極４２０を構成する金属をトレンチ３０、４０内に充分に埋め込むことができない。従って、半導体装置１００では、ソース電極３２０およびドレイン電極４２０の電気抵抗が必然的に高くなる場合がある。
【００５６】
ソース電極３２０、ドレイン電極４２０を構成する材料として、高ドーズ量の単結晶シリコンや、高ドーズ量のポリシリコンを用いる方法がある。しかし、単結晶シリコンや、ポリシリコンへのドーズ量を増加させても、その抵抗は、１×１０−３Ω・ｃｍ前後であり、数ミクロンオーダー幅のトレンチ３０、４０に、１０μｍ程度の厚みで単結晶シリコン、ポリシリコンを埋め込んでも、その抵抗は低減し難い。
【００５７】
また、半導体装置１００では、高アスペクト比のトレンチ３０、４０内にバリアメタル膜３１０、４１０、ソース電極３２０、ドレイン電極４２０を形成したために、トレンチ３０、４０内の応力が増加してしまう。その結果、長時間に渡り、半導体装置１００を使用すると、バリアメタル膜３１０、４１０、ソース電極３２０、ドレイン電極４２０がトレンチ３０、４０の内壁から剥離する場合がある。
【００５８】
また、ソース電極３２０とドレイン電極４２０との間に所定の電圧を印加し、半導体装置１００のゲート電極２１の電位を閾値電圧以上にして、半導体装置１００をオン状態にした場合のソース電極３２０とドレイン電極４２０との間の電流経路の例を図１２（ａ）に示す。電流は、図１２（ａ）の平面図で見る限り、ゲート電極２１に対向するベース領域１２を通過する。
【００５９】
ところが、ソース電極３２０には、例えば、グランド電位または負電位が印加され、ドレイン電極４２０には、正電位が印加されている。この場合、ドレイン電極４２０に注入された電流は、半導体層中で成るべく低抵抗な経路をとるために、図１２（ｂ）に示すごとく、半導体装置１００の主面に対し平行に流れず、傾いてしまう。
【００６０】
例えば、図１２（ｂ）では、電流の大きさを矢印の太さで表している。半導体装置１００では、引き出し電極６１側に近い電流経路１１０ａに流れる電流が最も大きくなり、電流経路１１０ｂの上側の電流経路１１０ｂに流れる電流は、電流経路１１０ａを流れる電流よりも弱くなる。その上の電流経路１１０ｃに流れる電流は、電流経路１１０ｂを流れる電流よりもさらに弱くなる。そして、それぞれの電流がチャネル領域に到達すると、チャネル領域においては、電流経路１１０ａ、１１０ｂ、１１０ｃの向きは、益々傾いてしまう。従って、ゲート電極２１の上側部分および下側部分に近接するベース領域１２は、その部分に反転層が形成されても、実質的には通電経路として寄与しない無効領域を含む場合がある。
【００６１】
半導体装置１の作用効果について、図１３を用いて説明する。  
図１３は、第１の実施の形態に係る半導体装置の作用効果を説明するための要部模式図であり、（ａ）は、（ｂ）のＡ−Ｂ切断面を上からみた要部平面模式図、（ｂ）は、（ａ）のＸ−Ｙの位置における要部断面模式図である。
【００６２】
半導体装置１では、比較例に係る半導体装置１００のように、バリアメタル膜３１０、４１０をトレンチ３０、４０内に設ける必要がない。このため、カーボンナノチューブ３２、４２をトレンチ３０、４０内に形成する際には、トレンチ３０、４０の実質的なアスペクト比は高くなることはなく、カーボンナノチューブ３２、４２をトレンチ３０、４０の側面または底面から満遍なく成長させることができる。半導体装置１では、カーボンナノチューブ３２、４２を単にビア配線として使用するのではなく、互いに対向する、第１のトレンチ３０の側面３０ｗおよび第２のトレンチ４０の側面４０ｗの少なくともいずれかに、複数のカーボンナノチューブ３２、４２のそれぞれの端部が接続している。
【００６３】
カーボンナノチューブの群が延在する方向に対して非平行な方向のカーボンナノチューブの群の抵抗は、カーボンナノチューブの群が延在する方向に対する方向のカーボンナノチューブの群の抵抗よりも高くなる。カーボンナノチューブの群が延在する方向と非平行な方向のカーボンナノチューブの群の抵抗は、カーボンナノチューブの密度が低くなるほど高くなる。従って、ドレイン電極４３に注入された電流は、隣接するカーボンナノチューブ４２の間では、電流の跳躍は起き難く、それぞれのカーボンナノチューブ４２の経路に沿って流れる。すなわち、ドレイン電極４３に注入された電流は、それぞれのカーボンナノチューブ４２を経由して第２のトレンチ４０の側面４０ｗに均等に到達する。
【００６４】
半導体装置１をオン状態にした場合のソース電極３３とドレイン電極４３との間の電流経路９５を、図１３に示す。図示する電流経路９５は、電流経路の一部を表示したものであり、図中の本数に限られない。
【００６５】
ソース電極３３には、例えば、グランド電位または負電位が印加され、ドレイン電極４３には、正電位が印加されている。それぞれのカーボンナノチューブ４２は、バリスティック伝導を有するので、ドレイン電極４３に注入された電流は、それぞれのカーボンナノチューブ４２の長さに係わらず、それぞれのカーボンナノチューブ４２を経由して第２のトレンチ４０の側面４０ｗに均等に到達する。そして、側面４０ｗから放出された電流は、ソース電極３３に向かう。半導体装置１においては、ソース電極３３の側面３０ｗにおいても、複数のカーボンナノチューブ３２の端部が均等に接続されているため、側面４０ｗから放出された電流は、ソース電極３３の側面３０ｗに均等に注入される。これにより、半導体装置１においては、ソース電極３３とドレイン電極４３との間に流れる電流が半導体装置１の主面に対し略平行に流れる。
【００６６】
すなわち、半導体装置１においては、比較例に係る半導体装置１００に比べ、ゲート電極２１に近接するベース領域１２に形成される反転層の無効領域が減少する。従って、第１の実施の形態の半導体装置１においては、チャネル密度がより増加し、ソース電極とドレイン電極との間のオン抵抗がより低減する。
【００６７】
また、半導体装置１においては、ソース電極３３を構成する複数のカーボンナノチューブ３２のそれぞれが空間（所定の距離）を隔てて第１のトレンチ３０内で分散している。ドレイン電極４３を構成する複数のカーボンナノチューブ４２のそれぞれが空間を隔てて第２のトレンチ４０内で分散している。従って、半導体装置１のトレンチ３０、４０内の応力は、半導体装置１００のトレンチ３０、４０内の応力に比べ緩和される。このため、長時間に渡り、半導体装置１を使用しても、半導体装置１００に比べ、ソース電極３３、ドレイン電極４３は、トレンチ壁から剥離し難くなる。
【００６８】
次に、半導体装置の他の実施例について説明する。以下の説明では、半導体装置１と同一の部材には同一の符号を付し、同一の部材については適宜その説明を省略する。
【００６９】
（第２の実施の形態）  
図１４は、第２の実施の形態に係る半導体装置の要部模式図であり、（ａ）は、（ｂ）のＡ−Ｂ切断面を上からみた要部平面模式図、（ｂ）は、（ａ）のＸ−Ｙの位置における要部断面模式図、（ｃ）は、（ａ）のＷ−Ｚの位置における要部断面模式図である。
【００７０】
半導体装置２は、３次元ＭＯＳＦＥＴ（３Ｄ−ＭＯＳＦＥＴ）である。図１４（ｂ）には、３次元ＭＯＳＦＥＴの中の単位セルが並列接続された状態が示されている。
【００７１】
半導体装置２においては、ｎ−形のドリフト層１０がｎ＋形のドレイン層１１の表面側から内部にかけて、選択的に設けられている。ドリフト層１０には、上述したトレンチ４０が設けられていない。すなわち、上述したトレンチ４０がドリフト層１０に隣接していない。ドレイン層１１の不純物濃度は、ドリフト層１０の不純物濃度よりも高い。ドレイン層１１の主成分は、例えば、シリコン（Ｓｉ）を含む半導体である。
【００７２】
ドリフト層１０の表面側から内部にかけては、ドレイン層１１とは離間して、ｐ形のベース領域１２が選択的に設けられている。ベース領域１２の表面側から内部にかけては、ｎ＋形のソース領域１３が設けられている。ドリフト層１０の表面に対して略平行な方向において、ソース領域１３の一部から、ソース領域１３の前記一部に隣接するベース領域１２を貫通して、ドリフト層１０にまでは、ゲート絶縁膜２０を介して、ゲート電極２１が選択的に設けられている。ゲート電極２１は、ゲート絶縁膜２０を介して、ベース領域１２に隣接している。ドレイン層１１の表面に対して、垂直な方向からみて、ベース領域１２とゲート電極２１とは、交互に配列している。ソース領域１３は、ベース領域１２およびゲート電極２１に隣接している。ソース領域１３は、ベース領域１２とゲート電極２１とが交互に配列する方向に延在している。
【００７３】
ソース領域１３の表面側から内部にかけては、トレンチ３０が設けられている。トレンチ３０は、ベース領域１２とゲート電極２１とが交互に配列する方向に対して、略平行に延在している。
【００７４】
トレンチ３０がベース領域１２およびゲート電極２１に対向する側面３０ｗと、ドレイン層１１と、は互いに対向している。トレンチ３０の側面３０ｗには、メタル膜３１が設けられている。
【００７５】
トレンチ３０の側面３０ｗには、メタル膜３１を介して、複数のカーボンナノチューブ３２のそれぞれの端部が接続されている。トレンチ３０の側面３０ｗからは、メタル膜３１を介して複数のカーボンナノチューブ３２が延在している。複数のカーボンナノチューブ３２の群は、半導体装置２のソース電極３３として機能する。
【００７６】
トレンチ３０の側面３０ｗに接続された複数のカーボンナノチューブ３２のそれぞれは、側面３０ｗからドレイン層１１の表面側に延在している。表面側に引き出された複数のカーボンナノチューブ３２の他方の端部は、引き出し電極６０に接続されている。ドレイン層１１の下側は、引き出し電極６１に接続されている。
【００７７】
ドレイン層１１、ドリフト層１０、ベース領域１２、およびソース領域１３の表面には、層間絶縁膜９１が設けられている。これにより、ソース電極３３に接続された引き出し電極６０と、ドレイン層１１およびドリフト層１０とは、絶縁されている。層間絶縁膜９１の上には、さらに層間絶縁膜５０が設けられている。層間絶縁膜５０内には、図１４（ｃ）に示すように、ゲート配線２３が形成されている。このゲート配線２３は、ゲート電極２１の上端から延在したゲート配線２３（図１４（ｂ）参照）に接続されている。すなわち、それぞれのゲート電極２１は、層間絶縁膜５０内に埋め込まれたゲート配線２３によって電気的に接続されている。
【００７８】
次に、半導体装置２の製造方法について説明する。  
図１５は、第２の実施の形態に係る半導体装置の製造過程を説明するための要部断面模式図であり、（ａ）は、半導体基板の要部断面模式図、（ｂ）は、半導体基板をエッチングする過程の要部断面模式図である。
【００７９】
先ず、図１５（ａ）に示すように、ドレイン層１１の基材となるｎ＋形の半導体基板を準備する。基板状のドレイン層１１の不純物濃度は、例えば、１×１０１８ｃｍ−３以上である。続いて、ドレイン層１１の表面には、選択的にマスク９０を形成する。
【００８０】
次に、図１５（ｂ）に示すように、マスク９０から開口されたドレイン層１１に選択的なエッチング処理を施す。これにより、ドレイン層１１の表面側から内部にかけてトレンチ１０ｔが形成される。
【００８１】
図１６は、第２の実施の形態に係る半導体装置の製造過程を説明するための要部模式図であり、（ａ）は、半導体基板内に、ドリフト層およびベース領域を形成する過程の要部断面模式図、（ｂ）は、（ａ）のＡ−Ｂ切断面を上からみた要部平面模式図である。
【００８２】
図１６（ａ）に示すように、トレンチ１０ｔの内部に、エピタキシャル成長法によって、ドリフト層１０を形成する。さらに、ドリフト層１０の成長を途中で止め、トレンチ１０ｔの内部に、ｐ形のベース領域１２を形成する。これにより、ドレイン層１１の表面側から内部にかけてドリフト層１０が選択的に形成される。ドリフト層１０の表面側から内部にかけてベース領域１２が選択的に形成される。
【００８３】
その後、ドレイン層１１、ドリフト層１０およびベース領域１２の表面について、ＣＭＰ研磨を施す。マスク９０についてもＣＭＰ研磨で除去する。このＣＭＰ研磨によって、ドレイン層１１、ドリフト層１０およびベース領域１２の表面が面一になるように調整される。図１６（ｂ）に示すように、ドリフト層１０、ベース領域１２については、それぞれがストライプ状に延在している。
【００８４】
図１７は、第２の実施の形態に係る半導体装置の製造過程を説明するための要部模式図であり、（ａ）は、半導体基板内に、ゲート電極用のトレンチを形成する過程の要部断面模式図、（ｂ）は、（ａ）のＡ−Ｂ切断面を上からみた要部平面模式図である。図１７（ａ）には、図１７（ｂ）のＸ−Ｙ位置における要部断面が示されている。
【００８５】
図１７（ａ）に示すように、ドレイン層１１、ドリフト層１０およびベース領域１２の表面に、選択的に層間絶縁膜９１を形成する。続いて、層間絶縁膜９１から開口されたドリフト層１０およびベース領域１２のそれぞれの一部に選択的なエッチング処理を施す。これにより、図１７（ｂ）に示すように、ベース領域１２およびベース領域１２に隣接するドリフト層１０の一部に、例えば、トレンチ２０ｔが形成される。
【００８６】
図１８は、第２の実施の形態に係る半導体装置の製造過程を説明するための要部模式図であり、（ａ）は、半導体基板内に、ゲート電極を形成する過程の要部平面模式図、（ｂ）は、（ａ）のＸ−Ｙ位置における要部断面模式図、（ｃ）は、（ａ）のＷ−Ｚ位置における要部断面模式図、（ｄ）は、（ｂ）および（ｃ）のＡ−Ｂ切断面を上からみた要部平面模式図である。
【００８７】
トレンチ２０ｔ内を高温下で、酸化性雰囲気に晒す。これにより、トレンチ２０ｔの側面および底面にゲート絶縁膜２０が形成される。ゲート絶縁膜２０の材質は、酸化シリコン（ＳｉＯ２）である。続いて、トレンチ２０ｔ内に、ゲート絶縁膜２０を介して、ＣＶＤによってゲート電極２１を形成する。これにより、ベース領域１２、およびベース領域１２に隣接するドリフト層１０の一部の表面側から内部にかけて、ゲート電極２１が選択的に形成される。ゲート電極２１については、トレンチ２０ｔに埋め込まれた部分以外を除去する。ゲート電極２１が形成された後、層間絶縁膜９１の上側に、トレンチ２０ｔ内のゲート電極２１同士を電気的に接続するゲート配線２３を形成する。ゲート電極２１と、ゲート配線２３と、は一体的に形成してもよい。
【００８８】
図１９は、第２の実施の形態に係る半導体装置の製造過程を説明するための要部模式図であり、（ａ）は、トレンチを形成する過程の要部断面模式図、（ｂ）は、（ａ）のＡ−Ｂ切断面を上からみた要部平面模式図である。図１９（ａ）には、図１９（ｂ）のＸ−Ｙ位置における要部断面が示されている。
【００８９】
層間絶縁膜９１およびゲート配線２３の表面に、選択的に層間絶縁膜５０を形成する。次いで、層間絶縁膜５０から開口された、層間絶縁膜９１およびベース領域１２にエッチング処理を施し、トレンチ３０を形成する。これにより、ベース領域１２の表面側から内部にかけて、トレンチ３０が形成される。
【００９０】
図２０は、第２の実施の形態に係る半導体装置の製造過程を説明するための要部模式図であり、（ａ）は、ソース領域を形成する過程の要部断面模式図、（ｂ）は、（ａ）のＡ−Ｂ切断面を上からみた要部平面模式図である。図２０（ａ）には、図２０（ｂ）のＸ−Ｙ位置における要部断面が示されている。
【００９１】
図２０（ａ）に示すように、トレンチ３０の側壁および底面に、選択的なイオン注入を行う。例えば、リン（Ｐ）をトレンチ３０の側壁および底面に注入することによって、トレンチ３０の内壁に、ｎ＋形のソース領域１３を形成する。これにより、ベース領域１２の表面側から内部にかけて、ソース領域１３が選択的に形成される。図２０（ｂ）に示すように、ソース領域１３はベース領域１２が延在する方向に沿って形成される。
【００９２】
図２１は、第２の実施の形態に係る半導体装置の製造過程を説明するための要部模式図であり、（ａ）は、トレンチ内に、カーボンナノチューブを形成する過程の要部断面模式図、（ｂ）は、（ａ）を上からみた要部平面模式図である。図２１（ａ）には、図２１（ｂ）のＸ−Ｙ位置における要部断面が示されている。
【００９３】
トレンチ３０の内壁および底面に、ＣＶＤまたはスパッタリング法によってメタル膜３１を形成する。メタル膜３１については、トレンチ３０の内壁に選択的に形成してもよい。
【００９４】
続いて、メタル膜３１から、複数のカーボンナノチューブ３２を成長させる。例えば、メタル膜３１を触媒として、半導体装置２に所定の電圧を印加しつつ、アセチレン（Ｃ２Ｈ２）をグロー放電法で分解することによって、このメタル膜３１から複数のカーボンナノチューブ３２を形成する。それぞれのカーボンナノチューブ３２については、メタル膜３１から上方に成長させて、トレンチ３０からそれぞれのカーボンナノチューブ３２の終端を表出させる。
【００９５】
メタル膜３１の厚みについては、一様な厚みとせず、上述したように、メタル膜３１に凝集化を引き起こしてもよい。そして、この後においては、図１４に示すように、ドレイン層１１、ドリフト層１０、ベース領域１２、ゲート電極２１、およびソース領域１３の上側に、層間絶縁膜５０を介して、引き出し電極６０を形成する。層間絶縁膜５０の上側に引き出し電極６０を形成することにより、複数のカーボンナノチューブ３２の他方の端部が引き出し電極６０に電気的に接続される。続いて、ドレイン層１１の裏面側に引き出し電極６１を形成する。このような製造過程によって、半導体装置２が形成される。
【００９６】
半導体装置２の作用効果について、図２２を用いて説明する。  
図２２は、第２の実施の形態に係る半導体装置の作用効果を説明するための要部模式図であり、（ａ）は、（ｂ）のＡ−Ｂ切断面を上からみた要部平面模式図、（ｂ）は、（ａ）のＸ−Ｙの位置における要部断面模式図である。
【００９７】
半導体装置２をオン状態にした場合のソース電極３３とドレイン層１１との間の電流経路９６を、図２２に示す。図示する電流経路９６は、電流経路の一部を表示したものであり、図中の本数に限られない。
【００９８】
引き出し電極６１からドレイン層１１に注入された電流は、ドリフト層１０よりも抵抗が低く、面積が広いドレイン層１１に満遍なく拡がる。そして、トレンチ３０に対向するドレイン層１１から放出された電流は、ソース電極３３に向かう。半導体装置２においては、ソース電極３３の側面３０ｗにおいて、複数のカーボンナノチューブ３２の端部が均等に接続されているため、側面４０ｗから放出された電流は、ソース電極３３の側面３０ｗに均等に注入される。これにより、半導体装置２においては、ソース電極３３とドレイン層１１との間に流れる電流が半導体装置２の主面に対し略平行に流れる。
【００９９】
すなわち、半導体装置２においても、半導体装置１と同様に、比較例に係る半導体装置１００に比べ、ゲート電極２１に近接するベース領域１２に形成される反転層の無効領域が減少する。従って、第１の実施の形態の半導体装置２においては、チャネル密度がより増加し、ソース電極とドレイン電極との間のオン抵抗がより低減する。
【０１００】
また、半導体装置２においては、ソース電極３３を構成する複数のカーボンナノチューブ３２のそれぞれが空間を隔ててトレンチ３０内で分散している。従って、半導体装置２のトレンチ３０内の応力は、半導体装置１と同様に、緩和される。このため、長時間に渡り、半導体装置２を使用しても、半導体装置１と同様に、ソース電極３３は、トレンチ壁から剥離し難くなる。
【０１０１】
半導体装置２では、半導体装置１のように、トレンチ４０を設けていない。従って、製造プロセスが簡略化されるとともに、半導体装置１よりも、狭ピッチ化が可能になる。
【０１０２】
以上、具体例を参照しつつ本実施の形態について説明した。しかし、本実施の形態はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、本実施の形態の特徴を備えている限り、本実施の形態の範囲に包含される。それそれの実施の形態については、複合することができる。さらに、前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することもできる。
【符号の説明】
【０１０３】
１、２、１００  半導体装置
１０  ドリフト層
１０ｔ、２０ｔ  トレンチ
１１  ドレイン層
１２  ベース領域
１３  ソース領域
２０  ゲート絶縁膜
２１  ゲート電極
２３  ゲート配線
３０  トレンチ（第１のトレンチ）
３０ｗ  側面
３１  メタル膜
３１ａ  メタル粒
３２、４２  カーボンナノチューブ
３３  ソース電極
４０  トレンチ（第２のトレンチ）
４０ｗ  側面
４１  メタル膜
４３  ドレイン電極
５０  層間絶縁膜
６０、６１  引き出し電極
９０、９４  マスク
９１  層間絶縁膜
９５、９６  電流経路
１１０ａ、１１０ｂ、１１０ｃ  電流経路
３１０、４１０  バリアメタル膜
３２０  ソース電極
４２０  ドレイン電極
【図１】
2012038888.tif 000003
【図２】
2012038888.tif 000004
【図３】
2012038888.tif 000005
【図４】
2012038888.tif 000006
【図５】
2012038888.tif 000007
【図６】
2012038888.tif 000008
【図７】
2012038888.tif 000009
【図８】
2012038888.tif 000010
【図９】
2012038888.tif 000011
【図１０】
2012038888.tif 000012
【図１１】
2012038888.tif 000013
【図１２】
2012038888.tif 000014
【図１３】
2012038888.tif 000015
【図１４】
2012038888.tif 000016
【図１５】
2012038888.tif 000017
【図１６】
2012038888.tif 000018
【図１７】
2012038888.tif 000019
【図１８】
2012038888.tif 000020
【図１９】
2012038888.tif 000021
【図２０】
2012038888.tif 000022
【図２１】
2012038888.tif 000023
【図２２】
2012038888.tif 000024