(57)【要約】【課題】電力変換効率の改善を図った電力変換器を提供する。【解決手段】スイッチング素子Ｑと、該スイッチング素子Ｑに逆並列に接続された環流用整流素子Ｄと、によって構成されるスイッチング回路ＳＷが複数個並列接続された回路ブロックＧを備えた電力変換器１００において、前記スイッチング素子Ｑの駆動を制御する制御装置ＣＴを備え、前記制御装置ＣＴは、前記スイッチング素子Ｑの動作特性に対応して最良の電力変換効率となるように、単一又は複数個のスイッチング素子Ｑを時系列で選択する選択方法を決定し、該選択方法に従って前記スイッチング素子Ｑを選択して駆動させる。【選択図】図１
2012231630.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子と、該スイッチング素子に逆並列に接続された環流用整流素子と、によって構成されるスイッチング回路が複数個並列接続された回路ブロックを備えた電力変換器において、
前記スイッチング素子の駆動を制御する制御装置を備え、
前記制御装置は、電力変換効率が最大となるように単一又は複数個のスイッチング素子を時系列で選択する選択方法を決定し、該選択方法に従って、前記スイッチング素子を選択して駆動させることを特徴とする電力変換器。
【請求項２】
前記制御装置に入力される指令電流の瞬時値の変化に対応して、駆動させる前記スイッチング素子の個数が変化するように前記スイッチング素子を選択する選択形式が、前記制御装置に予め設定され、該選択形式の中から前記選択方法が決定されることを特徴とする請求項１に記載の電力変換器。
【請求項３】
前記制御装置に入力される指令電流の振幅値に対応して、駆動させる前記スイッチング素子の個数が変化するように前記スイッチング素子を選択する選択形式が、前記制御装置に予め設定され、該選択形式の中から前記選択方法が決定されることを特徴とする請求項１に記載の電力変換器。
【請求項４】
駆動させる前記スイッチング素子を、一定時間ごとに切り替える選択形式が、前記制御装置に予め設定され、該選択形式の中から前記選択方法が決定されることを特徴とする請求項１に記載の電力変換器。
【請求項５】
駆動させる前記スイッチング素子を、前記制御装置に入力される指令電流の周期ごとに切り替える選択形式が、前記制御装置に予め設定され、該選択形式の中から前記選択方法が決定されることを特徴とする請求項１に記載の電力変換器。
【請求項６】
前記制御装置は、前記回路ブロックを構成する複数の前記スイッチング素子の単位時間当たりの駆動時間が均等になるように、前記選択方法を決定することを特徴とする請求項１から請求項５のいずれか一項に記載の電力変換器。
【請求項７】
前記指令電流は、前記電力変換器の負荷側に出力される電流を計測することによって得られる計測値に基づいて、前記制御装置に入力されることを特徴とする請求項１から請求項６のいずれか一項に記載の電力変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のスイッチング素子を備えた電力変換器に関する。
【背景技術】
【０００２】
インバータやコンバータなどの電力変換器は、パワーＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)やＩＧＢＴ(Insulated Gate Bipolar Transistor)やＧＴＯ(Gate Turn Off Thyristor)等のスイッチング素子を備えて構成されている。このような電力変換器は、それらのスイッチング素子のオン／オフを制御することにより、所望の電流を出力側に供給することができる。
【０００３】
一般的に、電力変換器が備える各スイッチング素子に導通する電流量を、それらのスイッチング素子の導通可能な最大の電流許容量で除した値を、電流利用率と定義している。例えば、電源から供給される電力が小さい場合や低負荷時には、スイッチング素子に導通する電流量が少なくなるため、スイッチング素子の電流利用率が低くなる。
【０００４】
このような低負荷時や低電力出力時での電流利用率の低下を改善するための技術として、例えば、特許文献１には、単位インバータ及び単位コンバータからなるＵＰＳモジュールを複数台並列接続して構成された電力変換器において、負荷容量に応じて前記ＵＰＳモジュールの並列台数を調整することによって、スイッチング素子の電流利用率を改善する技術が開示されている。
【０００５】
また、特許文献２には、負荷の力行動作モード及び回生動作モードに応じて、並列接続数の異なるスイッチング素子及び環流ダイオードを使い分けることで、各スイッチング素子の電流利用率の改善を図る電力変換装置について記載されている。つまり、特許文献２に記載の技術では、電力変換装置から負荷へ供給するときの電流量の大きさ、及び負荷から電力変換装置へ回生されるときの電流量の大きさに応じて、スイッチング素子及び環流ダイオードの並列接続数を変えることによって、各スイッチング素子の電流利用率の改善を図っている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平５−３３６６８３号公報
【特許文献２】特開２００９−１０６０９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に記載の技術では、負荷に供給される電流の実効値の大きさに応じて電流利用率の改善を図っているため、交流出力電流の一周期内の時間領域における電流利用率の改善を図ることはできない。つまり、指令電流の瞬時値に応じて駆動するスイッチング素子の個数を変化させることができない。また、特許文献１に記載の技術は、電力変換システムにおける個々のＵＰＳモジュール単位で起動／停止の制御を行っているため、きめ細かく電流利用率を改善するためには、小容量のＵＰＳモジュールを多数並列接続して冗長化する必要がある。
【０００８】
また、特許文献２に記載の技術は、力行動作モード及び回生動作モードに応じて並列接続数の異なるスイッチング素子を使い分けるものであり、直流電流成分を導通する零相電力変換器のみに適用可能な電流利用率の改善策である。また、特許文献２に記載の技術では、負荷に供給される電流の実効値に応じて、電力変換装置を構成するスイッチング素子の並列数を予め設計しておく必要がある。
【０００９】
以上のように、特許文献１や特許文献２で記載された技術では、スイッチング素子の並列接続数を変更する場合の変更の仕方や、並列接続数を変更する場合の適用条件（低負荷時や動作モード等）に所定の制約がある。
【００１０】
本発明は、このような事情に鑑みてなされたものであり、電力変換効率の改善を図った電力変換器を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明は、スイッチング素子の駆動を制御する制御装置を備え、前記制御装置は、電力変換器が達成すべき所定の電力変換効率が外部から入力されると、前記電力変換効率に対応して、単一又は複数個のスイッチング素子を時系列で選択する選択方法を決定し、該選択方法に従って、前記スイッチング素子を選択して駆動させることを特徴とする。
【発明の効果】
【００１２】
本発明によれば、電力変換効率の改善を図った電力変換器を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１実施形態に係る電力変換器の構成を示す図である。
【図２】（ａ）は図１に示す電力変換器の構成を示す概略図であり、（ｂ）は（ａ）に示す回路ブロックＧ１の構成を示す図である。
【図３】図２（ａ）に示す電力変換器の構成のうち、回路ブロックＧ１及び制御装置ＣＴ１を取り出した部分構成図であり、Ｎ＝４の場合である。
【図４】電力変換器のスイッチング素子を制御する制御装置の動作タイミングを示す図であり、（ａ）は制御装置に入力される指令電流の瞬時値を示す図であり、（ｂ）は前記指令電流の奇数周期目における素子選択スイッチのオン／オフ制御を示す図であり、（ｃ）は前記指令電流の偶数周期目における素子選択スイッチのオン／オフ制御を示す図である。
【図５】図１に示す電力変換器の構成のうち、一相分を供給する回路を取り出した部分構成図であり、Ｎ＝４の場合である。
【図６】電力変換器の制御装置によるスイッチング素子の選択形式を示す図であり、（ａ）は指令電流ｉの振幅値でアーム数を選択する場合であり、（ｂ）は駆動するアームを一定時間ごとに変更する場合であり、（ｃ）は駆動するアームを一定周期ごとに変更する場合である。
【図７】本発明の第１実施形態に係る電力変換器の部分構成図であり、（ａ）はサイリスタとダイオードによってスイッチング回路を構成した場合であり、（ｂ）はＭＯＳＦＥＴとダイオードによってスイッチング回路を構成した場合である。
【図８】本発明の第２実施形態に係る電力変換器の部分構成図であり、（ａ）は逆並列に接続されたサイリスタによってスイッチング回路を構成した場合であり、（ｂ）はＩＧＢＴとサイリスタによってスイッチング回路を構成した場合である。
【図９】（ａ）は本発明の第３実施形態に係る電力変換器の構成を示す概略図であり、（ｂ）は（ａ）に示す回路ブロックＧ１の構成を示す図である。
【図１０】本発明の第４実施形態に係る電力変換器の構成を示す概略図である。
【図１１】本発明の第５実施形態に係る電力変換器の構成を示す概略図である。
【発明を実施するための形態】
【００１４】
以下、本発明に係る電力変換器の実施形態について図面を参照しながら詳細に説明する。なお、各図において、共通する部分には同一の符号を付し、重複した説明を省略する。
【００１５】
《第１実施形態》
図１は、本発明の第１実施形態に係る電力変換器の構成を示す図である。図１に示すように、電力変換器１００は、電圧型２レベルフルブリッジ電力変換器として構成されている。ＩＧＢＴ素子(以下、スイッチング素子と称する。)Ｑ１１，Ｑ１２，…，Ｑ１Ｎ，Ｑ２１，Ｑ２２，…，Ｑ２Ｎにおいて、スイッチング素子Ｑ１１，Ｑ１２，…，Ｑ１Ｎのエミッタとスイッチング素子Ｑ２１，Ｑ２２，…，Ｑ２Ｎのコレクタとがそれぞれ接続され、各接続線に負荷ＬＤが接続されている。また、各スイッチング素子Ｑ１１，Ｑ１２，…，Ｑ１Ｎ，Ｑ２１，Ｑ２２，…，Ｑ２Ｎには、それぞれ環流用整流素子であるダイオードＤ１１，Ｄ１２，…，Ｄ１Ｎ，Ｄ２１，Ｄ２２，…，Ｄ２Ｎが逆並列接続されている。
【００１６】
同様にして、スイッチング素子Ｑ３１，Ｑ３２，…，Ｑ３Ｎ，Ｑ４１，Ｑ４２，…，Ｑ４Ｎにおいて、スイッチング素子Ｑ３１，Ｑ３２，…，Ｑ３Ｎのエミッタとスイッチング素子Ｑ４１，Ｑ４２，…，Ｑ４Ｎのコレクタとがそれぞれ接続され、その接続線に負荷ＬＤが接続されている。また、各スイッチング素子Ｑ３１，Ｑ３２，…，Ｑ３Ｎ，Ｑ４１，Ｑ４２，…，Ｑ４Ｎには、それぞれ環流用整流素子であるダイオードＤ３１，Ｄ３２，…，Ｄ３Ｎ，Ｄ４１，Ｄ４２，…，Ｄ４Ｎが逆並列接続されている。
なお、Ｖは直流電源であり、Ｃは平滑コンデンサである。
【００１７】
図１に示すように、スイッチング素子Ｑ１１，Ｑ１２，…，Ｑ１Ｎのそれぞれのゲートへの入力信号は、制御装置ＣＴ１によって制御される。スイッチング素子Ｑ１１，Ｑ１２，…，Ｑ１Ｎには、素子選択スイッチＳ１１，Ｓ１２，…，Ｓ１Ｎがそれぞれ接続されている。また、各素子選択スイッチＳ１１，Ｓ１２，…，Ｓ１Ｎを介して、各スイッチング素子Ｑ１１，Ｑ１２，…，Ｑ１Ｎを駆動する駆動信号Ｐ１が、例えばＰＷＭ変調（Pulse Width Modulation）に基づいて入力される。また、素子選択スイッチＳ１１，Ｓ１２，…，Ｓ１Ｎのオン／オフを制御する制御装置ＣＴ１の素子選択制御部Ｍ１には、指令電流ｉ１と、更新信号Ｈ１とが外部から入力される。
【００１８】
更新信号Ｈ１は一定周期の矩形波信号であり、更新信号Ｈ１の立ち上がり又は立ち下がりに同期して、素子選択スイッチＳ１１，Ｓ１２，…，Ｓ１Ｎのオン／オフを更新することによって、スイッチング素子Ｑ１１，Ｑ１２，…，Ｑ１Ｎの動作中にゲート信号の遮断が起こることを防止するために入力される。
また、図１に記載の指令電流ｉ１は、外部から入力されるものとする。ただし、電力変換器１００の起動時では、指令電流ｉ１を外部から入力し、所定時間が経過した後は、負荷ＬＤに対して出力される電流の計測値を指令電流ｉ１として、素子選択制御部Ｍ１に入力してもよい。
なお、指令電流ｉ１として、その実効値及び位相を素子選択制御部Ｍ１に入力してもよい。
【００１９】
同様にして、スイッチング素子Ｑ２１，Ｑ２２，…，Ｑ２Ｎの各ゲートへの入力信号は制御装置ＣＴ２によって制御され、スイッチング素子Ｑ３１，Ｑ３２，…，Ｑ３Ｎの各ゲートへの入力信号は制御装置ＣＴ３によって制御され、スイッチング素子Ｑ４１，Ｑ４２，…，Ｑ４Ｎの各ゲートへの入力信号は制御装置ＣＴ４によって制御される。
【００２０】
図２（ａ）は図１に示す電力変換器の構成を示す概略図であり、（ｂ）は（ａ）に示すＧ１の構成を示す図である。
図２（ｂ）に示すように、並列接続されたスイッチング素子Ｑ１１，Ｑ１２，…，Ｑ１Ｎと、各スイッチング素子に逆並列接続されたダイオードＤ１１，Ｄ１２，…，Ｄ１Ｎからなる構成を、回路ブロックＧ１とする（図１参照）。同様にして、回路ブロックＧ２，Ｇ３，Ｇ４を定義すると、図１に示す回路は、図２（ａ）に示す構成として表される。なお、以下の記載では、各スイッチング素子を指す場合に、単にスイッチング素子Ｑと記載することがあるものとする。同様にして、ダイオードＤ、制御装置ＣＴ、素子選択スイッチＳ、指令電流ｉ、回路ブロックＧ等と記載することがあるものとする。
【００２１】
電力変換器１００は、図２（ａ）に示すように、回路ブロックＧ１と回路ブロックＧ２とを直列接続し、ＣＴ１，ＣＴ２によって各回路ブロックに設置されたスイッチング素子Ｑのオン／オフを制御することによって、単相交流電圧を発生させる。また、回路ブロックＧ３と回路ブロックＧ４とを直列接続し、ＣＴ３，ＣＴ４によって各回路ブロックに設置されたスイッチング素子Ｑのオン／オフを制御することによって、上記の単相交流電圧とは位相が異なる単相交流電圧を発生させる。さらに回路ブロックＧ１，Ｇ２と、回路ブロックＧ３，Ｇ４とを直流電源Ｖに対して並列接続することで、２レベルフルブリッジ回路の構成となっている。
なお、一つの制御装置ＣＴによって回路ブロックＧ１，Ｇ２を一括して制御してもよい。回路ブロックＧ３，Ｇ４についても同様である。
【００２２】
本実施形態に係る電力変換器１００の制御装置ＣＴには、当該制御装置ＣＴが各スイッチング素子Ｑを駆動させる際の選択形式が少なくとも一つ、その製造段階で設定され、制御装置ＣＴの図示しない記憶部に記憶されている。
ここで、「選択形式」とは、スイッチング素子Ｑを選択する際の選択モードであり、例えば指令電流ｉの瞬時値に応じて、駆動するスイッチング素子Ｑの個数を変化させる選択形式等がある（選択形式の詳細については後記する）。
また、以下に記載する「選択方法」とは、特定の選択形式を採用した場合に、スイッチング素子Ｑを選択する具体的な方法を指すものとする。例えば、指令電流ｉの瞬時値に応じて、駆動するスイッチング素子Ｑの個数を変化させる選択形式を採用した場合でも、スイッチング素子Ｑの具体的な選択方法は複数ある（選択方法の詳細については後記する）。
【００２３】
＜選択形式１＞
次に、スイッチング素子Ｑを選択する際の各選択形式について説明する。まず、選択形式１として、指令電流ｉの瞬時値に応じて、駆動するスイッチング素子Ｑの個数を変化させる場合について説明する。
この場合、図２に示す回路ブロックＧ１を構成するスイッチング素子Ｑ１１，Ｑ１２，…，Ｑ１Ｎに関して、オンするスイッチング素子Ｑのオン時間を制御することによって負荷ＬＤに流れる正の電流を制御し、その個数を制御することによってその駆動個数に応じた電流が、選択された各スイッチング素子Ｑ１１，Ｑ１２，…，Ｑ１Ｎに導通される。回路ブロックＧ２，Ｇ３，Ｇ４についても上記と同様である。
【００２４】
図３は、図２（ａ）に示す電力変換器の構成のうち、回路ブロックＧ１及び制御装置ＣＴ１を取り出した部分構成図であり、Ｎ＝４の場合である。図１を参照すると、回路ブロックＧ１は、Ｎ個のスイッチング素子Ｑと、これに対応するＮ個のダイオードＤからなる構成となっているが、図３では４個のスイッチング素子Ｑ１１，Ｑ１２，Ｑ１３，Ｑ１４と、これに対応する４個のダイオードＤ１１，Ｄ１２，Ｄ１３，Ｄ１４を備える構成となっている。
なお、各スイッチング素子Ｑ１１，Ｑ１２，Ｑ１３，Ｑ１４へのゲート信号は、制御装置ＣＴ１の素子選択制御部Ｍ１から出力される。
【００２５】
次に、選択形式１を採用した場合に、図３に示す回路ブロックＧ１を制御する際の具体的な選択方法について説明する。
図４は、電力変換器のスイッチング素子を制御する制御装置の動作タイミングを示す図であり、（ａ）は制御装置に入力される指令電流の瞬時値を示す図であり、（ｂ）は前記指令電流の奇数周期目における素子選択スイッチのオン／オフ制御を示す図であり、（ｃ）は前記指令電流の偶数周期目における素子選択スイッチのオン／オフ制御を示す図である。
図４（ａ）に示すｉｍａｘとは、各スイッチング素子Ｑの定格電流から、安全性を考慮して所定の余裕をとった値である。つまり、ｉｍａｘは、各スイッチング素子Ｑに流れる電流の最大許容値である。
【００２６】
図４（ａ）に示すように、例えば、時間０〜ｔ１では、指令電流の瞬時値ｉ１が０〜ｉｍａｘの値をとっている。したがって、時間０〜ｔ１では、図３に示す回路ブロックＧ１のスイッチング素子Ｑのうち少なくとも１個を駆動させなければならない。つまり、図３に示す回路ブロックＧ１のスイッチング素子Ｑのうち４個、３個、２個、１個のいずれを駆動させてもよい。この場合に制御装置ＣＴ１が、駆動させるスイッチング素子Ｑを選択する仕方として、４Ｃ４＋４Ｃ３＋４Ｃ２＋４Ｃ１通りの選択方法がある。制御装置ＣＴ１は予め決定された処理手順に従って、この中から一つ選択方法を決定する。なお、上記処理手順の詳細については後記する。
図４（ｂ）では、時間０〜ｔ１では、制御装置ＣＴ１は、Ｑ１１のみを選択し、Ｑ１２，Ｑ１３，Ｑ１４を非選択としている。
【００２７】
また、図４（ａ）に示すように、時間ｔ１〜ｔ２では、指令電流の瞬時値ｉ１がｉｍａｘ〜２ｉｍａｘの値をとっている。したがって、時間ｔ１〜ｔ２では、駆動させるスイッチング素子として、４Ｃ４＋４Ｃ３＋４Ｃ２通りの選択方法がある。図４（ｂ）では時間ｔ１〜ｔ２において、制御装置ＣＴ１は素子選択スイッチＳ１１，Ｓ１２をオンにし、素子選択スイッチＳ１３，Ｓ１４をオフとしている。時間ｔ２以後についても同様である。
本実施形態では、上記のように、制御装置ＣＴ１が、指令電流ｉの瞬時値に応じて駆動するスイッチング素子Ｑの個数を制御する。したがって、制御装置ＣＴ１に入力される指令電流の瞬時値ｉ１の値に関わらず、常に全てのスイッチング素子Ｑを駆動する場合と比較して、各スイッチング素子Ｑの電流利用率を向上させることができる。したがって、電力変換器１００の電力変換効率を向上させることができる。
【００２８】
また、電力変換器１００の制御装置ＣＴ１において、常に図４（ｂ）のような制御を行った場合には、スイッチング素子Ｑ１１の負担が過大となる一方、スイッチング素子Ｑ１４の負担は過少となり、各スイッチング素子Ｑの負担が不均衡となる。また、このような不均衡は、時間が経過するにつれて顕著になり、熱の発生が特定のスイッチング素子Ｑ(図４（ｂ）では、スイッチング素子Ｑ１１)に集中することとなる。
したがって、例えば、制御装置ＣＴ１は、入力される電流ｉ１の奇数周期目には、図４（ｂ）のような制御を行い、入力される電流ｉ１の偶数周期目には、図４（ｃ）のような制御を行うこととすると、各スイッチング素子Ｑの駆動が均等化される。結果的に、スイッチング素子Ｑにおける熱の発生を分散させることができる。
【００２９】
なお、図３、図４を用いた上記の説明では、指令電流の瞬時値ｉ１に対して必要最小限の個数のスイッチング素子Ｑを駆動させることとしたが、必ずしも必要最小限の個数である必要はない。また、駆動させるスイッチング素子Ｑの選択方法や、各スイッチング素子Ｑの駆動を均等化する方法についても、上記に限定させるものではなく、種々の方法が考えられる。
また、上記の説明では、電力変換器１００によって出力される電流のうち、制御装置ＣＴ１が回路ブロックＧ１を制御することによって、正の値の交流電流が出力される場合について説明したが、制御装置ＣＴ２が回路ブロックＧ２を制御することによって、負の値の交流電流を出力することができる。ちなみに、負荷ＬＤに流れる電流が正の場合には回路ブロックＧ１，Ｇ４が使用され、負の時には回路ブロックＧ２，Ｇ３が使用される。
なお、上記では制御装置ＣＴ１，ＣＴ２がそれぞれ回路ブロックＧ１，Ｇ２を制御することとしたが、回路ブロックＧ１，Ｇ２を一つの制御装置ＣＴで一括して制御することとしてもよい。
【００３０】
また、上記では、１つの回路ブロックＧ１が４個のスイッチング素子を備える場合について説明したが（図３、図４参照）、一般に、回路ブロックＧがＮ個のスイッチング素子Ｑを備える場合には、次のように考えることができる。すなわち、制御装置ＣＴに指令電流ｉの瞬時値が入力された場合に、｜ｉ／ｉｍａｘ｜以上である最小の整数をｎとすると（ｉは指令電流の瞬時値を指すことがあるものとする。）、駆動すべきスイッチング素子Ｑの個数は、ｎ≦ｘ≦Ｎを満たす整数値である必要がある。例えば、制御装置ＣＴに入力される指令電流ｉの瞬時値が９Ａであり、１０個のスイッチング素子Ｑのそれぞれの許容電流値ｉｍａｘを２Ａとすると、｜ｉ／ｉｍａｘ｜＝４．５であるので、ｎ＝５となる。すなわち、この場合には、少なくとも５個のスイッチング素子Ｑを駆動させる必要がある。したがって、駆動すべきスイッチング素子の個数ｘは、５≦ｘ≦１０の範囲となる。
【００３１】
一方、制御装置ＣＴは、ＮＣＮ＋ＮＣＮ−１＋…＋ＮＣｎ通りの組み合わせ(上の例では、１０Ｃ１０＋１０Ｃ９＋…＋１０Ｃ５通りの組み合わせ)で存在するスイッチング素子Ｑの選択方法の中から一つを選択し、素子選択スイッチＳ１，Ｓ２，…，ＳＮをＯＮ／ＯＦＦ制御する。ここで、ＮＣＮの組み合わせに該当する選択方法は１通りであり、これは並列接続されたスイッチング素子Ｑ１，Ｑ２，…ＱＮを全て駆動する場合である。
【００３２】
一方、入力される指令電流ｉの瞬時値に対応して、少なくとも１個のスイッチング素子Ｑをオフとする場合には、ＮＣＮ−１＋…＋ＮＣｎ通りの選択方法が存在する。制御装置ＣＴが、上記選択方法の中からどの選択方法を採用するかは、電力変換器１００が達成すべき電力変換効率により決定され、当該電力変換効率はユーザによって入力される。当該電力変換効率が入力されると、制御装置ＣＴは、電力変換器１００の回路配置、スイッチング素子Ｑの特性、入力される指令電流ｉの値等に従って、所定の選択方法を決定する（詳細については後記する）。
なお、上記のＮＣＮ＋ＮＣＮ−１＋…＋ＮＣｎ通りの選択方法からは、Ｎ個のスイッチング素子Ｑからｎ個を選択する場合において、スイッチング素子Ｑの電流利用率が最も高くなる。ただし、｜ｉ／ｉｍａｘ｜以上である最小の整数ｎは、指令電流の瞬時値ｉに対応して刻々と変化するものであり、ｎの値の変化に対応して、駆動されるスイッチング素子Ｑの個数も変化するものとする。
【００３３】
次に、図５、図６を用いて、駆動させるスイッチング素子Ｑの他の選択形式について説明する。図５は、図１に示す電力変換器の構成のうち、一相分を供給する回路を取り出した部分構成図であり、Ｎ＝４の場合である。図５に示す回路のうち、スイッチング素子Ｑ１１，Ｑ２１，ダイオードＤ１１，Ｄ１２に相当する部分をアームＡ１とする。同様にして、アームＡ２，Ａ３，Ａ４を定義する。
【００３４】
＜選択形式２＞
図６は、電力変換器の制御装置によるスイッチング素子の選択形式を示す図であり、（ａ）は指令電流の振幅値でアーム数を選択する場合である。
選択形式２では、図６（ａ）に示すように、指令電流ｉの振幅値がｉ１ｍａｘのように大きい場合には、図５に示すアームＡ１，Ａ２，Ａ３，Ａ４の各スイッチング素子Ｑを駆動する。一方、指令電流ｉの振幅値がｉ２ｍａｘのように小さい場合には、図５に示すアームＡ１，Ａ２の各スイッチング素子Ｑを駆動する。なお、上記の駆動するアームＡの数は例示であり、指令電流の瞬時値に応じて適宜変更することができる。
上記のような選択形式は、例えば、電力変換器１００が、風力発電システムや太陽光発電システムなどのように、出力電力が変動する電源等に用いられる場合に有効である。このような場合、発電システム全体の効率向上の観点から考えると、定格負荷時の電力変換効率のみならず定格負荷以外の部分負荷状態での電力変換効率も重要となるからである。
【００３５】
＜選択形式３＞
図６（ｂ）は、駆動するアームを一定時間ごとに変更する選択形式を示す図である。図６（ｂ）に示すように、例えば、駆動するアーム（図５参照）を、制御装置ＣＴに入力する指令電流ｉの１／８周期ごとに変更する選択形式を採用してもよい。このような選択形式は、主に、制御装置ＣＴに入力する指令電流ｉが低周波である場合に有効であり、導通するスイッチング素子Ｑを分散させることによって、スイッチング素子Ｑの発熱を低減させることができる。
なお、駆動するアームＡを変更する時間は例示であり、適宜変更することができる。また、変更周期ごとに駆動させるアームの個数は１つである必要はなく、複数でもよい。
【００３６】
＜選択形式４＞
図６（ｃ）は駆動するアームを一定周期ごとに変更する場合を示す図である。図６（ｃ）に示すように、例えば、制御装置ＣＴに入力される指令電流ｉの奇数周期目はアームＡ１，Ａ２を駆動させ、偶数周期目にはＡ３，Ａ４を駆動させる選択形式をとる。このような選択形式を採用することによって、各スイッチング素子Ｑの駆動が均等化される。したがって、スイッチング素子Ｑにおける熱の発生を分散させることができる。
なお、上記では、電流ｉの各周期ごとに２つのアームを交互に駆動させているが、駆動させるアームの数や各アームを駆動する時間は、適宜変更することができる。また、例えば、アームＡ１，Ａ２を駆動させる場合に、制御装置ＣＴに入力される指令電流ｉの瞬時値の値に応じて、駆動させるアームＡの個数を調整してもよい。
【００３７】
＜選択形式及び選択方法について＞
以上のように、駆動させるスイッチング素子Ｑを選択する方式として、種々の選択形式が考えられる。その中の一つ又は複数の選択形式（例えば、図３〜図６を用いて説明した４つの選択形式）が、電力変換器１００の製造段階で予め設定され、制御装置ＣＴの記憶部（図示せず）に記憶されている。また、各々の選択形式において、電力変換器１００の回路配置や、その回路に設置されたスイッチング素子Ｑ（図１ではＩＧＢＴ素子）の素子特性（スイッチング損失や導通損失）、入力される指令電流の値等に応じて、電力変換効率の値に対応したスイッチング素子Ｑの選択方法が設定されている。
つまり、ある選択形式を採用し、外部から指令電流ｉが入力される場合に所定の電力変換効率を実現するためには、何個のスイッチング素子Ｑを、どのタイミングで駆動させればよいかという選択方法について（例えば図４（ｂ）、（ｃ）参照）、予め設定されているものとする。
【００３８】
このような電力変換効率の計算は、使用するスイッチング素子（例えば、図１ではＩＧＢＴ素子）の素子特性に対応して、数式から求めることができる。また、予めシミュレーション又は実験を行うことによって、電力変換効率を求めることもできる。電力変換器１００の製造段階において、電力変換器１００の用途等に応じて一つ又は複数の選択形式（図４、図６参照）が予め設定されている。制御装置ＣＴは、設定された選択形式について電力変換効率が最大となるようにスイッチング素子Ｑを時系列で選択する選択方法を決定する。
なお、上記の電力変換効率は、その回路で実現される電力変換効率の最高値の他、当該最高値より小さい所定の値も含んでいる。
【００３９】
また、制御装置ＣＴの設定においては、スイッチング素子Ｑの選択方法に対応して、オン／オフ制御を行うためのプログラムが、制御装置ＣＴの記憶部（図示せず）に記述される。制御装置ＣＴは、当該プログラムを演算部（図示せず）に読み込ませて実行することによって、例えば図４に示すように各スイッチング素子の駆動を制御する。
また、例えば、ユーザが入力部（図示せず）を介して、所望の電力変換効率を制御装置ＣＴに入力した場合に、制御部（図示せず）がデータベースを参照することによって、スイッチング素子Ｑの選択方法として可能なものを一つ又は複数、表示部（図示せず）に表示させ、ユーザに選択を促すこととしてもよい。上記のデータベースには、スイッチング素子Ｑの素子特性（スイッチング損失や導通損失）に対応した所定の数式、及び、電力変換効率に対応したスイッチング素子Ｑの選択方法等が記憶されている。
【００４０】
例えば、ユーザが所望の電力変換効率及び指令電流ｉの実効値等を制御装置ＣＴに入力すると、指令電流ｉの瞬時値に対応して何個のスイッチング素子Ｑを駆動させる必要があるかを制御装置ＣＴに記憶されたデータベースを用いて計算することができる。
また、どのスイッチング素子Ｑをどのタイミングで駆動させればよいかということも、予め設定されたデータベースを参照することによって決定することができる。
【００４１】
例えば、図１に示す制御装置ＣＴ１に入力される指令電流の瞬時値ｉ１に対応して、駆動するスイッチング素子Ｑ１１，Ｑ１２，…Ｑ１Ｎの個数（ｘ個とする）を変化させる場合(図４参照)、制御器ＣＴ１は、Ｎ個のスイッチング素子Ｑ１，Ｑ２，…ＱＮ中からｘ個のスイッチング素子Ｑ１，Ｑ２，…Ｑｘを選択して駆動させる。そして、制御装置ＣＴ１は、Ｎ個のスイッチング素子Ｑ１，Ｑ２，…ＱＮのそれぞれについて、単位時間あたりの駆動時間がほぼ均等になるように、素子選択スイッチＳ１〜ＳＮの動作を制御する。
【００４２】
なお、図１に示す制御装置ＣＴ１は、Ｎ個のスイッチング素子Ｑ１１，Ｑ１２，…Ｑ１Ｎのうち、いずれのスイッチング素子Ｑを選択駆動させるかというアーム選択機能を備えている。しかし、例えば、制御装置ＣＴ１からゲートドライバ(図示せず)へ一括してゲート信号を送信し、当該ゲートドライバがスイッチング素子Ｑの選択機能を持つ構成としてもよい。
このようにして、本実施形態に係る電力変換装置１００は、駆動させるスイッチング素子Ｑを制限することにより、スイッチング素子Ｑのスイッチング損失を低減させることができる。
【００４３】
＜他のスイッチング素子を用いた場合＞
図７は、本発明の第１実施形態に係る電力変換器の部分構成図であり、（ａ）はサイリスタとダイオードによってスイッチング回路を構成した場合であり、（ｂ）はＭＯＳＦＥＴとダイオード（寄生ダイオードも含む）の組み合わせによってスイッチング回路を構成した場合である。すなわち、図７（ａ）では、図１に示す電圧型２レベルフルブリッジの電力変換器１００の構成のうち、各回路ブロックＧ１，Ｇ２，Ｇ３，Ｇ４が、サイリスタと当該サイリスタに逆並列接続されたダイオードからなる場合を示している。なお、制御装置ＣＴによる制御は、図１〜図６で説明したものと同様であるため、説明を省略する。
この場合には、例えば、制御装置ＣＴが電力変換装置１００に入力される指令電流ｉの瞬時値に応じて素子選択スイッチＳ１〜ＳＮを個別にオン／オフ制御することによって、電力変換効率を高くすることができる。
【００４４】
また、図７（ｂ）では、図１に示す電圧型２レベルフルブリッジの電力変換器１００の構成のうち、各回路ブロックＧ１，Ｇ２，Ｇ３，Ｇ４が、ＭＯＳＦＥＴと当該ＭＯＳＦＥＴに逆並列接続されたダイオード（寄生ダイオードも含む）からなる場合を示している。
なお、制御装置ＣＴによる制御は、図１〜図６で説明したものと同様であるため、説明を省略する。
この場合には、例えば、制御装置ＣＴが電力変換器１００に流れる指令電流ｉの瞬時値に応じて素子選択スイッチＳ１〜ＳＮを個別にオン／オフ制御することによって、電力変換効率を高くすることができる。
【００４５】
本実施形態に係る電力変換器１００によれば、入力される指令電流ｉの瞬時値に応じて、複数のスイッチング素子のうち一部又は全てのスイッチング回路を選択的に駆動する。これにより、電力変換器１００の電流実効値や動作モードによらず、各スイッチング素子の電流利用率の改善を図ることができる。特に、指令電流ｉの瞬時値が小さい時間領域、つまり、出力される交流電流の値がゼロとなる近傍（ゼロクロス点付近）において、駆動する電力用半導素子の個数を制限することにより、スイッチング素子Ｑの電流利用率を高くすることが可能となる。結果的に電力変換器１００全体としての電力変換効率を高くすることができる。
【００４６】
また、本実施形態に係る電力変換装置１００よれば、制御装置ＣＴは、外部から入力される指令電流ｉの波形に応じて、駆動するスイッチング素子Ｑの選択形式を設定することができる。また、特定の選択形式を採用した場合にも、所望の電力変換効率に応じてスイッチング素子Ｑの選択方法を適宜設定することが可能となる。したがって、電力変換器１００は操作性を向上させ、ユーザの負担を軽減することができる。
さらに、本発明の実施形態によれば、制御装置ＣＴが、並列接続するスイッチング素子Ｑの駆動タイミングを時間領域で分散させることにより、スイッチング素子Ｑの熱発生箇所を分散させ、特定のスイッチング素子Ｑが過度に発熱するという事態を回避することができる。
【００４７】
《第２実施形態》
図８は、本発明の第２実施形態に係る電力変換器の部分構成図であり、（ａ）は逆並列に接続されたサイリスタによってスイッチング回路を構成した場合である。
図８（ａ）では、図１に示すような電圧型２レベルフルブリッジの電力変換器１００の構成のうち、各回路ブロックＧ１，Ｇ２，Ｇ３，Ｇ４が、サイリスタの逆並列の組み合わせからなるスイッチング回路ＳＷ１，ＳＷ２，…，ＳＷＮを備える場合を示している。
なお、制御装置ＣＴによる制御は、図１〜図６で説明したものと同様であるため、説明を省略する。
【００４８】
この場合、順方向のサイリスタ群にはそれぞれ素子選択スイッチＳ１ａ〜ＳＮａが接続され、逆方向のサイリスタ群にはそれぞれ素子選択スイッチＳ１ｂ〜ＳＮｂが接続されている。
なお、スイッチング回路ＳＷ１〜ＳＷＮにおけるそれぞれの逆方向サイリスタは、半サイクル導通のダイオードとしての機能を果たしている。素子選択制御部Ｍは、素子選択スイッチＳ１ａＳ２ａ，…，ＳＮａ，Ｓ１ｂＳ２ｂ，…，ＳＮｂのオン／オフを制御することによって、各スイッチング回路ＳＷ１，ＳＷ２，…，ＳＷＮの動作を制御する。
図８（ａ）に示す構成の場合にも第１実施形態の場合と同様に、制御装置ＣＴが、例えば、指令電流ｉの瞬時値に応じて素子選択スイッチＳ１ａＳ２ａ，…，ＳＮａ，Ｓ１ｂＳ２ｂ，…，ＳＮｂを個別にオン／オフ制御することによって、電力変換効率を高くすることができる。
【００４９】
図８（ｂ）は、本発明の第２実施形態に係る電力変換器の部分構成図であり、ＩＧＢＴとサイリスタの組み合わせによってスイッチング回路を構成した場合である。
図８（ｂ）では、図１に示すような電圧型２レベルフルブリッジの電力変換器１００の構成のうち、各回路ブロックＧ１，Ｇ２，Ｇ３，Ｇ４が、ＩＧＢＴとサイリスタの組み合わせからなるスイッチング回路ＳＷ１，ＳＷ２，…，ＳＷＮを備える場合を示している。
なお、制御装置ＣＴによる制御は、図１〜図６で説明したものと同様であるため、説明を省略する。
図８（ｂ）に示す構成の場合にも図８（ａ）の場合と同様に、制御装置ＣＴが、例えば、指令電流ｉの瞬時値に応じて素子選択スイッチＳ１ａ〜ＳＮａ，Ｓ１ｂ〜ＳＮｂを個別にオン／オフ制御することによって、電力変換効率を高くすることができる。
【００５０】
《第３実施形態》
図９（ａ）は、本発明の第３実施形態に係る電力変換器の構成を示す概略図であり、（ｂ）は（ａ）に示すＧ１の構成を示す図である。
なお、図９（ａ）では、各回路ブロックＧ１，Ｇ２，…，Ｇ６を構成するスイッチング素子Ｑは、それぞれ、図示しない制御装置ＣＴ１，ＣＴ２，…，ＣＴ６によって、その駆動が制御されるものとする。また、図９（ｂ）では、図９（ａ）の回路ブロックＧ１の構成を示しているが、他の回路ブロックＧ２，Ｇ３，…，Ｇ６も同様の構成を備えている。
第１実施形態に係る電力変換器１００は、図２（ａ）に示すように、単相交流電圧を発生させる２レベルフルブリッジ回路である。これに対して、本実施形態に係る電力変換器１００Ａは、図９（ａ）に示すように、三相交流電圧を発生させる２レベルフルブリッジ回路である。
【００５１】
なお、図示しない制御装置ＣＴ１，ＣＴ２，…，ＣＴ６が、各回路ブロックＧ１，Ｇ２，…，Ｇ６を構成するスイッチング素子Ｑの駆動を制御する方法については、第１実施形態で説明したものと同様であるため、説明を省略する。また、各相に対応する回路ブロック（例えば、Ｇ１，Ｇ２）を一つの制御装置ＣＴで一括して制御することとしてもよい。
また、図９では、各回路ブロックＧ１，Ｇ２，…，Ｇ６が、ＩＧＢＴとダイオードの組み合わせからなる場合について説明したが、図７、図８に示すように他のスイッチング素子によって、各回路ブロックＧ１，Ｇ２，…，Ｇ６を構成することとしてもよい。
図９に示す電力変換器１００Ａでは、三相交流電圧を発生させることができ、さらに、制御装置ＣＴ（図示せず）が、例えば、指令電流ｉの瞬時値に応じて素子選択スイッチＳを個別にオン／オフ制御することによって、電力変換効率を高くすることができる。
【００５２】
《第４実施形態》
図１０は、本発明の第４実施形態に係る電力変換器の構成を示す概略図である。本実施形態に係る電力変換装置１００Ｂは、各回路ブロックＧを２並列して３相電力変換器を構成した場合を示している。図１０に示す回路ブロックＧ１は、図９（ｂ）に示す構成を備え、他の回路ブロックＧ２，Ｇ３，…，Ｇ１２についても同様である。ちなみに、各相に対応する回路ブロック（例えば、Ｇ１，Ｇ２）を一つの制御装置ＣＴで一括して制御することとしてもよい。
なお、図１０では、回路ブロックＧ１，Ｇ３を構成するスイッチング素子Ｑが、図示しない制御装置ＣＴ１によって制御され、回路ブロックＧ２，Ｇ４を構成するスイッチング素子Ｑが、図示しない制御装置ＣＴ２によって制御されるものとし、他の回路ブロックについても同様である。
また、図示しない制御装置ＣＴが、各回路ブロックＧを構成するスイッチング素子Ｑの駆動を制御する方法については、第１実施形態で説明したものと同様であるため、説明を省略する。
【００５３】
また、図１０では、各回路ブロックＧ１，Ｇ２，…，Ｇ１２が、ＩＧＢＴとダイオードの組み合わせからなる場合について説明したが、図７、図８に示すように他のスイッチング素子によって、各回路ブロックＧ１，Ｇ２，…，Ｇ１２を構成することとしてもよい。
図１０に示す電力変換器１００Ｂによっても、三相交流電圧を発生させることができ、さらに、制御装置ＣＴ（図示せず）が、例えば、指令電流ｉの瞬時値に応じて素子選択スイッチＳを個別にオン／オフ制御することによって、電力変換効率を高くすることができる。また、本実施形態に係る電力変換器１００Ｂの場合は、図９に示す電力変換器１００Ａの場合より、さらに大きな電流を出力することができるため、負荷ＬＤが要求する電流が大きくなった場合にも対応することができる。
【００５４】
《第５実施形態》
図１１は、本発明の第５実施形態に係る電力変換器の構成を示す概略図である。本実施形態に係る電力変換装置１００Ｃは、各回路ブロックＧを２直列２並列して３相電力変換器を構成した場合を示している。図１１に示す回路ブロックＧ１は、図９（ｂ）に示す構成を備え、他の回路ブロックＧについても同様である。
なお、図１１では、回路ブロックＧ１，Ｇ２，Ｇ３，Ｇ４を構成するスイッチング素子Ｑが、図示しない制御装置ＣＴ１によって制御され、回路ブロックＧ５，Ｇ６，Ｇ７，Ｇ８を構成するスイッチング素子Ｑが、図示しない制御装置ＣＴ２によって制御されるものとし、他の回路ブロックについても同様である。ちなみに、各相に対応する回路ブロック（例えば、Ｇ１，Ｇ２，…，Ｇ８）を一つの制御装置ＣＴで一括して制御することとしてもよい。
また、図示しない制御装置ＣＴが、各回路ブロックＧを構成するスイッチング素子Ｑの駆動を制御する方法については、第１実施形態で説明したものと同様であるため、説明を省略する。
【００５５】
また、図１１では、各回路ブロックＧが、ＩＧＢＴとダイオードの組み合わせからなる場合について説明したが、図７、図８に示すように他のスイッチング素子によって、各回路ブロックＧを構成することとしてもよい。
図１１に示す電力変換器１００Ｃによっても、三相交流電圧を発生させることができ、さらに、制御装置ＣＴ（図示せず）が、例えば、指令電流ｉの瞬時値に応じて素子選択スイッチＳを個別にオン／オフ制御することによって、電力変換効率を高くすることができる。また、本実施形態に係る電力変換器１００Ｃの場合は、図９に示す電力変換器１００Ａの場合よりさらに大きな電流を出力することができるとともに、図１０に示す電力変換器１００Ｂの場合より、入力電圧が高くなった際にも適切に対応することができる。
【００５６】
《他の実施形態について》
以上、本発明を各実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、その要旨を逸脱しない範囲で種々の変更が可能である。例えば、図３、図７、又は図８に示す回路ブロックＧを任意の数だけ直列接続又は並列接続して（例えば図１１のＸ１，Ｘ２を参照）、各アームを構成してもよい。また、上記では単相電力変換器又は３相電力変換器について説明したが、４相以上の電力変換器や多レベルの電力変換器にも適用することができる。
【符号の説明】
【００５７】
１００，１００Ａ，１００Ｂ，１００Ｃ  電力変換器
ＣＴ  制御装置
Ｍ  素子選択制御部
Ｓ  素子選択スイッチ
Ｑ  スイッチング素子
Ｄ  ダイオード（環流用整流素子）
Ｇ  回路ブロック
ＳＷ  スイッチング回路
Ｃ  平滑コンデンサ
Ｖ  電源
ＬＤ  負荷
Ｐ  駆動パルス
Ｈ  更新信号
ｉ  指令電流
【図１】
2012231630.tif 000003
【図２】
2012231630.tif 000004
【図３】
2012231630.tif 000005
【図４】
2012231630.tif 000006
【図５】
2012231630.tif 000007
【図６】
2012231630.tif 000008
【図７】
2012231630.tif 000009
【図８】
2012231630.tif 000010
【図９】
2012231630.tif 000011
【図１０】
2012231630.tif 000012
【図１１】
2012231630.tif 000013