(57)【要約】【課題】低消費電力であり、信頼性の高い不揮発性のメモリ素子を提供する。【解決手段】電極１１上に絶縁層１２を間にして非晶質半導体層１３が設けられ、非晶質半導体層１３表面には電極１４および電極１５が設けられる。電極１５と非晶質半導体層１３との間には固体電解質層１６が介在している。電極１１にパルス電圧を印加すると、可動イオンが固体電解質層１６と非晶質半導体層１３との間で移動し、非晶質半導体層１３の一部の伝導型が変化する。電極１４と電極１５との間の抵抗状態を選択でき、多値記録が可能である。抵抗変化の原理が第二種相転移であるので、潜熱の放出・吸収、非晶質半導体層の融点を超える温度上昇および体積変化を伴わず、消費電力が低減されると共に、信頼性が向上する。【選択図】図１
2012039042.tif 000002
【特許請求の範囲】
【請求項１】
第１伝導型の非晶質半導体層と、
可動イオンを含むと共に、前記非晶質半導体層の一方の面の一部に接する固体電解質層
と、
前記固体電解質層を介して前記非晶質半導体層に電気的に接続された第１電極と、
前記非晶質半導体層の一方の面に電気的に接続された第２電極と、
前記非晶質半導体層の他方の面に絶縁層を間にして設けられた第３電極とを備え、
前記第３電極への電圧印加時に、前記非晶質半導体層の少なくとも一部が第２伝導型に
可逆的に変化する
メモリ素子。
【請求項２】
前記第３電極への電圧印加時に、前記非晶質半導体層に蓄積層が形成されると共に前記固体電解質層から前記非晶質半導体層へ可動イオンが移動することにより前記非晶質半導体層の伝導型が変化する
請求項１に記載のメモリ素子。
【請求項３】
前記第１電極と第２電極との間に印加する電圧の大きさおよび時間を調整することにより、前記第１電極と第２電極との間の抵抗値の大きさを制御する
請求項１または２に記載のメモリ素子。
【請求項４】
前記抵抗値の大きさを制御することで、少なくとも１ビット記憶することができる
請求項３に記載のメモリ素子。
【請求項５】
前記非晶質半導体層におけるトラップ濃度がドナー濃度またはアクセプタ濃度以上である
請求項１乃至４のうちのいずれか１項に記載のメモリ素子。
【請求項６】
前記固体電解質層に含まれる可動イオンの可動温度が３００Ｋ以上であり、
３００Ｋでの前記固体電解質層における前記可動イオンの濃度が前記非晶質半導体
層におけるトラップ濃度以下である
請求項１乃至５のうちのいずれか１項に記載のメモリ素子。
【請求項７】
前記第１電極と前記固体電解質層との間、前記第２電極と前記非晶質半導体層との間の少なくとも一方に熱バリア層を有する
請求項１乃至６のうちのいずれか１項に記載のメモリ素子。
【請求項８】
前記非晶質半導体層がカルコゲン元素（Ｓ，Ｓｅ，Ｔｅ）またはその合金を含む
請求項１乃至７のうちのいずれか１項に記載のメモリ素子。
【請求項９】
前記非晶質半導体層がＧｅＸ Ｔｅ１００−Ｘ （１０≦Ｘ≦６０）からなる
請求項８に記載のメモリ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非晶質半導体層の伝導型の変化によりデータの書き込み・消去を行うメモリ
素子、特にＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor ）構造のメモリ素子に関する。
【背景技術】
【０００２】
情報通信機器、特に携帯端末などの個人用小型機器の飛躍的な普及に伴い、これを構成するメモリやロジックなどの素子には、高集積化、高速化、低電力化など、一層の高性能化が要請されている。半導体フラッシュメモリやＦｅＲＡＭ（Ferroelectric Random Access Memory）などの不揮発性メモリは、更なる高性能化に向けて、活発な研究開発が行われている。
【０００３】
近年、不揮発性メモリの中でも有力視されているものの一つが相変化メモリである（例えば非特許文献１）。相変化メモリは一方の電極が選択ダイオードまたは選択トランジスタに接続された二つの電極間にカルコゲナイド半導体層を有し、カルコゲナイド半導体層の一部は一方の電極と接している。電極との界面でカルコゲナイド半導体層は、ジュール熱の発生により、電気抵抗の低い結晶状態から電気抵抗の高い非晶質（アモルファス）状態へ、または非晶質状態から結晶状態へと変化する。結晶状態を“１”、非晶質状態を“０”とすると、この抵抗状態の変化を読み取ることにより、“１”と“０”の判別を行うことができる。“１”と“０”のそれぞれの状態に対応する抵抗値ヒストグラムが抵抗分離特性であり、メモリ性能を図る重要な特性となっている。
【０００４】
相変化メモリで用いられる非晶質カルコゲナイドは、カルコゲン元素（Ｓ，Ｓｅ，Ｔｅ）を含むガラスであり、Ｇｅ2Ｓｂ2Ｔｅ5等がその代表である。ガラスと非晶質はほぼ同義であり、両者とも固体でありながら、液体のように結晶構造の遠距離秩序が存在しない。ガラス転移点が明確に存在しない場合をここでは非晶質と定義する。
【０００５】
このカルコゲナイド半導体層における非晶質状態と結晶状態との間の相転移は、必ず潜熱の出入りを伴うため、所謂第一種相転移に分類される。ここで定義する第一種相転移はギブス自由エネルギーＧの一階微分（下記数式（１））が不連続になる場合をいい、この時、体積あるいはエンタルピーの不連続が生じる。なお、数式（１）においてｐは系の圧力、Ｔは系の絶対温度を表す。第一種相転移に要する潜熱はエンタルピーの不連続に等しく、系の圧力一定または温度一定のまま、吸熱反応や発熱反応が起こる。
【数１】
2012039042.tif 000003
【０００６】
また、カルコゲナイド半導体は、かつてＴＦＴ（Thin Film Transistor；薄膜トランジスタ）のチャネル層として利用され、特にＴｅ（テルル）を用いた薄膜トランジスタではホール移動度が２５０ｃｍ2／Ｖｓ程度と、比較的良好な特性を得ていた。しかし、Ｔｅのもつ毒性、ｐ型薄膜トランジスタのみに制限されること、リーク電流の大きさという問題を抱えていたため、水素化アモルファスシリコン半導体の出現により、カルコゲナイド半導体はチャネル層として用いられなくなった。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】MRS Bulletin November ８２９（２００４）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
第一種相転移を原理とする相変化メモリでは、カルコゲナイド半導体層が結晶状態から非晶質状態に変化する際に、投入したジュール熱のおよそ半分が潜熱として吸収される。つまり、従来の相変化メモリでは、潜熱よりも高いジュール熱を発生させなければならず、消費電力を大きく低減させることは原理上、困難であった。
【０００９】
また、第一種相転移では、カルコゲナイド半導体の融点を越える温度上昇が必要であり、これによりカルコゲナイド半導体層周辺の材料は、非常に大きな熱的ダメージを受けていた。
【００１０】
更に、第一種相転移は、相転移の前後で結晶状態―非晶質状態の再構成に対応した数％程度の大きな体積変化を伴うので、カルコゲナイド半導体層と電極の熱膨張係数の違いによる膜剥がれ現象を生じる。このような温度上昇や体積変化が書き換え回数や信頼性を制限していた。
【００１１】
相変化メモリにカルコゲナイド半導体を用いる場合、殆どが単層膜として利用されている。上述のように薄膜トランジスタのチャネル層としてカルコゲナイド半導体が用いられたこともあった。しかし、例えば、複雑なＭＩＳＦＥＴ構造としても、第一種相転移による抵抗変化を原理とする限り、上記のような消費電力や信頼性の問題が生じることは避けられず、現実的なメリットが得られなかった。
【００１２】
本発明はかかる問題点に鑑みてなされたもので、その目的は、低消費電力であり、且つ信頼性の高い不揮発性のメモリ素子を提供することにある。
【課題を解決するための手段】
【００１３】
本発明のメモリ素子は、第１伝導型の非晶質半導体層と、可動イオンを含むと共に、非
晶質半導体層の一方の面の一部に接する固体電解質層と、固体電解質層を介して非晶質半導体層に電気的に接続された第１電極と、非晶質半導体層の一方の面に電気的に接続された第２電極と、非晶質半導体層の他方の面に絶縁層を間にして設けられた第３電極とを備
え、第３電極への電圧印加時に、非晶質半導体層の少なくとも一部が第２伝導型に可逆的に変化するものである。
【００１４】
このメモリ素子では、第３電極へ所定の電圧が印加されることにより、非晶質半導体
層の表面に蓄積層が形成されると共に固体電解質層から非晶質半導体層へ可動イオンが移動する。これにより非晶質半導体層の一部の伝導型が変化し、ｐｎ接合が形成され、第１
電極と第２電極との間の抵抗値が変化する。この抵抗値の変化によりデータの書き込み・消去が可能になる。また、第１電極および第２電極への印加電圧の大きさおよび時間を調整することにより，非晶質半導体層に形成されるｐｎ接合の位置を調整でき、第１電極と第２電極との間の抵抗値の大きさを選択することが可能である。即ち、多値記録が可能となる。
【発明の効果】
【００１５】
本発明のメモリ素子によれば、固体電解質層と非晶質半導体層との間で可動イオンを移
動させ非晶質半導体層の伝導型を変化させるようにしたので、データの書き込み・消去およびこれらの状態の保持が可能になる。この非晶質状態における伝導型の変化は潜熱の放出・吸収および体積変化を伴わず、非晶質半導体層の融点を超える温度上昇も不要な第二種相転移によるものであるため、消費電力が低減されると共に信頼性が向上する。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施の形態に係るメモリ素子の構成を表す断面図である。
【図２】電極に電圧を印加したときのチャネル部のエネルギーバンド概念図である。
【図３】第二種相転移の前後の非晶質半導体層の状態を表す模式図である。
【図４】セット状態のメモリ素子の概念図である。
【図５】リセット状態のメモリ素子の概念図である。
【図６】変形例に係るメモリ素子の構成を表す断面図である。
【図７】メモリスイッチングの特徴を示す特性図である。
【図８】スレッショルドスイッチングの特徴を示す特性図である。
【図９】Ｓ字型の負性抵抗を表す特性図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施の形態について図面を参照して詳細に説明する。なお、説明は以下
の順序で行う。
１．実施の形態
ＭＩＳＦＥＴ構造のメモリ素子
２．変形例
熱バリア層を有するメモリ素子
【００１８】
〔実施の形態〕
図１は、本発明の一実施の形態に係るメモリ素子１の断面構成を表すものである。メモ
リ素子１は、基板１０上に電極１１（第３電極）を有し、この電極１１上に絶縁層１２を間にして非晶質半導体層１３が設けられている。非晶質半導体層１３の表面には電極１４（第２電極）および電極１５（第１電極）が設けられている。電極１５と非晶質半導体層１３との間には固体電解質層１６が設けられている。非晶質半導体層１３上の電極１４と電極１５との間には絶縁層１７が設けられている。即ち、このメモリ素子１は電極１１をゲート電極、電極１４をソース電極、電極１５をドレイン電極とするＭＩＳＦＥＴ構造を有するものである。
【００１９】
基板１０は例えばシリコンなどの半導体により構成されている。絶縁層１２および絶縁層１７は、例えば二酸化シリコン（ＳｉＯ2）により構成されている。
【００２０】
非晶質半導体層１３は、電極１４と電極１５との間においてキャリアの流れるチャネル
部として機能するものである。この非晶質半導体層１３は、初期状態ではｎ型またはｐ型の伝導型（第１伝導型）を有し、電極１１への電圧印加時に固体電解質層１６から可動イオンが移動してくることにより少なくともその一部の伝導型が第２伝導型に可逆的に変化するものである。即ち，蓄積層を形成しながら、固体電解質層１６から非晶質半導体層１３へ、または非晶質半導体層１３から固体電解質層１６へと可動イオンが移動することにより、非晶質半導体層１３の少なくとも一部の伝導型がｎ型からｐ型あるいはｐ型からｎ型というように変化する。これにより電極１４と電極１５との間の抵抗状態（抵抗値）が変化し、データの書き込み・消去、およびこれらの状態の保持がなされるようになっている。
【００２１】
更に、本実施の形態では、後述のように電極１４と電極１５との間に印加する電圧の大きさと時間を調整し、非晶質半導体層１３内に形成されるｐｎ接合の位置を変化させることにより電極１４と電極１５との間の抵抗値を制御することが可能である。
【００２２】
このような非晶質半導体層１３としては、Ｓ，Ｓｅ，Ｔｅなどのカルコゲン元素またはその合金を含むカルコゲナイド半導体を用いることが望ましい。
【００２３】
非晶質半導体層１３の伝導型は電極１１に印加される電圧の極性により変化する。図２
（Ａ）乃至（Ｃ）は薄膜トランジスタの電極に電圧を印加した場合におけるチャネル部のエネルギーバンド概念図を表すものである。チャネル部の表面には電極に印加される電圧Ｖgsの極性により、電子またはホールが蓄積され、チャネル部の表面のエネルギーバンドは電圧により曲げられる。この現象が所謂バンドベンディングである。本来のチャネル部の伝導型が逆転している状態を反転状態、バンドベンディングが限界に達し空乏層がこれ以上広がらない状態を強反転状態という。強反転状態では膨大な数のキャリアが生成される。メモリ素子１ではこのバンドベンディングの概念を利用することで、非晶質半導体層１３に後述の第二種相転移が生じるようにしている。
【００２４】
非晶質半導体層１３と電極１５との間の固体電解質層１６は、正または負の可動イオンを非晶質半導体層１３に供給し、または非晶質半導体層１３から可動イオンを受け取る機能を有している。固体電解質層１６としては、適度に電気伝導性を備え、かつ高強度・高耐食性の材料を用いることが望ましく、例えば、金属元素を主成分とした合金である、金属ガラスまたは金属非晶質が望ましい。特にＺｒ基金属ガラスおよびＺｒＣｕＡｌ基金属ガラスは比較的粘度が高く、非晶質半導体層１３への可動イオン供給量を緻密に制御するのに適している。また、非晶質半導体層１３への可動イオンの移動を容易にするため、固体電解質層１６と非晶質半導体層１３の粘性流体としての性質が近いことが望ましい。具体的には粘度ηを決定する温度特性を表す数式（２）において、活性化エネルギーＥａが固体電解質層１６と非晶質半導体層１３共に２ｅＶ以上であることが望ましい。但し、式（２）でη０ は比例定数、ｋＢ はボルツマン定数、Ｔは絶対温度である。
【数２】
2012039042.tif 000004
【００２５】
可動イオンは、イオン半径が非晶質半導体層１３の格子間を通過できる程度に小さな単
原子イオンが望ましい。例えば、ｐ型の非晶質半導体層１３を用いた場合、固体電解質層１６は１価の正イオンＨ+ ，（Ｄ+ とＴ+ を含むｈｙｄｒｏｎ）Ｌｉ+ ，Ｎａ+ ，Ｋ+ ，Ａｇ+ ，Ｃｕ+ ，Ｈｇ+ ，Ｔｉ+ ，Ｒｂ+ ，Ｃｓ+ 、２価の正イオンＭｇ2+，Ｃａ2+，Ｓｒ2+，Ｂａ2+，Ｃｄ2+，Ｎｉ2+，Ｚｎ2+，Ｃｕ2+，Ｈｇ2+，Ｆｅ2+，Ｃｏ2+，Ｓｎ2+，Ｐｂ2+，Ｍｎ2+、３価の正イオンＡｌ3+，Ｆｅ3+，Ｃｒ3+，４価の正イオンＳｎ4+等のいずれかを含むことが望ましい。また、例えば、ｎ型の非晶質半導体層１３を用いた場合は１価の負イオンＨ- （ｈｙｄｒｉｄｅ），Ｆ- ，Ｃｌ- ，Ｂｒ- ，Ｉ- 、２価の負イオンＯ2-，Ｓ2-等のいずれかを含むことが望ましい。また、イオンが可動となる動作温度が３００Ｋ以上であって、常温での固体電解質層１６における可動イオンの濃度が非晶質半導体層１３のトラップ濃度以下であることが望ましい。製造工程において、固体電解質層１６を非晶質半導体層１３上に積層した後に、アニール処理等で非晶質半導体層１３内に可動イオンが過剰に拡散して、非晶質半導体層１３の伝導型の変化を阻害してしまうことを防止するためである。
【００２６】
電極１１および電極１５は、例えばアルミニウム（Ａｌ）または銅（Ｃｕ）などの低抵抗の金属により構成され、電極１４は、非晶質半導体層１３の昇温を容易にするために、例えばタングステン（Ｗ）または窒化チタン（ＴｉＮ）により構成されている。
【００２７】
本実施の形態のメモリ素子１では、電極１１にパルス電圧Ｖｇ（ゲート電圧）を印加すると、固体電解質層１６と非晶質半導体層１３との間で可動イオンが移動し、非晶質半導体層１３の表面に蓄積層を形成しながら非晶質半導体層１３の一部領域の伝導型が変化する。この非晶質半導体層１３の伝導型の変化によりデータの書き込み・消去が行われる。以下、非晶質半導体層１３における伝導型の変化について詳細に説明する。
【００２８】
非晶質半導体層１３の伝導型の変化は、非晶質状態の２つの区別できる状態間で生じる第二種相転移によるものである。まず、この非晶質状態で存在する２つの状態について説明する。
【００２９】
カルコゲン元素（Ｓ，Ｓｅ，Ｔｅ）またはその合金を含むカルコゲナイド半導体では、
２種類の電気的なスイッチッグ特性を示すことが知られている（P.G.Le Comber and J.Mort,"Electronic and Structural Properties of   Amorphous Semiconductors",Academic press,1973 ）。
【００３０】
一つ目は、図７に示した“メモリスイッチング”と呼ばれる電圧対電流特性である。Ｇｅ２ Ｓｂ２ Ｔｅ５ やＴｅ８１Ｇｅ５１Ｘ４ 等は柔軟なガラス構造となっており、印加電圧がしきい電圧Ｖｔｈを越えると、非常に短時間に非晶質状態から結晶状態に変化する。このときの電圧対電流特性が“メモリスイッチング”である。これに対し、Ｔｅ３０Ａｓ３０Ｓｉ１０Ｇｅ１０等は強固なテトラヘドラル構造をとるため結晶化しにくく、非晶質状態のまま図８に示したようなスイッチング現象を示す。これがもう一つの“スレッショルドスイッチング”と呼ばれる電圧対電流特性である。
【００３１】
しかし、通常メモリスイッチングを示すＧｅ２ Ｓｂ２ Ｔｅ５であっても、結晶化時間よりも短い時間で加える電圧を掃引することによりスレッショルドスイッチングを示すようになる。このスレッショルドスイッチングで現れる２つの非晶質状態、即ち高抵抗な非晶質状態と低抵抗な非晶質状態とが本発明に関与している。次に、この高抵抗な非晶質状態と低抵抗な非晶質状態とが出現するメカニズムについて説明する。
【００３２】
Ｇｅ２ Ｓｂ２ Ｔｅ５ が結晶化するためには十分なジュール熱が必要であり、ジュール熱を発生するための大電流は低抵抗な非晶質状態があってはじめて流すことができる。低抵抗な非晶質状態が出現するときに見られる電圧対電流特性は図９のような“Ｓ”字型の負性抵抗を示すため“Ｓ字型負性電流（ＳＮＤＣ）”と呼ばれる。ＳＮＤＣ出現メカニズムはフィラメントと呼ばれる電流密度の粗密分布の形成と関係しており、衝突電離によって引き起こされる（E.Scholl,"Non-equilibrium Phase Transition in Semiconductors",Springer-Verlag,1987）。衝突電離は電界によって加速されたキャリアが格子に衝突して新たなキャリアが生まれることを指す。衝突電離が繰り返されることによりキャリア数の自己触媒的な増倍が開始されて、最終的に電気的な絶縁が失われる現象は、半導体ではアバランシェ降伏と呼ばれる（Y.Okuto,"Threshold energy effect on avalanche breakdown voltage in semiconductor junction",Solid-state Electronics,18,161(1975) ）。
【００３３】
カルゴゲナイド半導体ではカルコゲン元素が持つ未配位の孤立電子対（ダングリングボンド）が作るトラップ（捕獲）準位が衝突電離に関与する。低抵抗な非晶質状態は電界を加えている間だけ安定に存在するので電離平衡状態と呼ばれることもある。カルコゲナイド半導体は２つの安定な非晶質状態をとり、その安定状態が電界によって決定されるので、E.Schollは非晶質状態間の状態遷移のことを、電界を秩序変数とする所謂第二種相転移に分類した。ここでの第二種相転移はギブス自由エネルギーＧの２階微分（下記数式（３））が不連続になる現象を指す。但し、数式（３）においてｐは系の圧力、Ｔは系の絶対温度を表す。構造相転移、磁気相転移、常伝導から超伝導状態への転移、液体ヘリウムの超流動状態などは全てこの第二種相転移であり、秩序変数が秩序―無秩序へと転移することによって現れる。二次あるいは高次の相転移ではギブス自由エネルギーの１階微分は連続であるため、潜熱は発生せず、比容積の不連続点も発生しない。本発明は、この第二種相転移をメモリ素子における抵抗変化の原理としているため、第一種相転移によりデータの書き込み・消去を行うメモリ素子の問題点であった、潜熱の放出・吸収および体積変化を伴わず、カルコゲナイド半導体の融点を越える温度上昇も不要となる。次に、２つの非晶質状態間の第二種相転移により伝導型が変化する理由について説明する。
【数３】
2012039042.tif 000005
【００３４】
カルコゲナイド半導体においてトラップ準位を介した衝突電離が起こると、本来の多数
キャリア（カルコゲナイド半導体の殆どはホール）がトラップに捕捉されて空間的な移動を行うことができない。電気的中性条件を満足するために、衝突電離によって対生成された別のキャリア（カルコゲナイド半導体では殆どの場合電子）だけが電流に寄与することができる。これが、低抵抗な非晶質状態と高抵抗な非晶質状態とで、伝導型が変化するメカニズムである。多数キャリアが電子の場合はｎ型半導体、ホールの場合はｐ型半導体に分類される。カルコゲナイド半導体は、多くの場合ｐ型であり、ｎ型のシリコン半導体を積層するとスレッショルドスイッチングにダイオード特性を持たせることができることが知られている（K.E.Petersen, “On state of amorphous threshold switches”J.Appl.Phys.,47,256(1976) ）。高抵抗の非晶質状態がｐ型、低抵抗の非晶質状態がｎ型に変わるからこそスレッショルドスイッチングにダイオード特性が表れる。
【００３５】
しかし、上述のように低抵抗な非晶質状態は電界を加えている間だけ安定に存在するものであり、電界を零にすると高抵抗な非晶質状態へと戻ってしまうので、このままメモリ素子へと適用することはできない。本実施の形態では、以下のような、電界を零にしても低抵抗な非晶質状態を持続できる仕組みを有するものである。
【００３６】
非晶質半導体の粘性は組成と温度によって変化するため、非晶質半導体の温度を上昇させながら、電界加速によってイオンを導入するとガラスネットワークの一部をイオンで置換することができる（R.Fairman and B.Ushkov,"Semiconducting Chalcogenide Glass
・",Elsevier Academic press,2004）。このようなイオン注入の方式を置換型ドープという。また、アバランシェ降伏が生じなくとも、上述のように反転状態または強反転状態の
バンドベンディングによって低抵抗な非晶質状態を出現させることが可能である。本実施の形態のメモリ素子１は、非晶質半導体層１３を、可動イオンを含んだ固体電解質層１６に接して形成し、固体電解質層１６から非晶質半導体層１３へとバンドベンディングした反転領域に沿って可動イオンが導入される。即ち置換型ドープおよびバンドベンディングの概念を利用するものである。図３（Ａ）および（Ｂ）は、非晶質半導体層１３がＧｅＴｅ，正イオンがＣｕ2+であった場合の、第二種相転移する前後の状態の模式図を表している。
【００３７】
本実施の形態のメモリ素子１では電極１１にパルス電圧Ｖｇ（ゲート電圧）を印加する
と、固体電解質層１６と非晶質半導体層１３との間で可動イオンが移動し、非晶質半導  体層１３の表面に蓄積層を形成しながら、非晶質半導体層１３の一部の伝導型が変化する。即ち、非晶質半導体層１３内にｐｎ接合が生じ、電極１４と電極１５との間の抵抗状態が変化してデータの書き込み・消去を行う。以下、非晶質半導体層１３における高抵抗な非晶質状態（本来の伝導型）をリセット状態、少なくとも一部が低抵抗な非晶質状態（逆の伝導型）となっている状態をセット状態と定義し、その動作を具体的に説明する。
【００３８】
例えば、非晶質半導体層１３をｐ型のカルコゲナイド半導体とし、まず、電極１１にパルス電圧Ｖｇを印加すると、非晶質半導体層１３にジュール熱が発生し、温度が上昇すると共に、電界加速によって固体電解質層１６から非晶質半導体層１３へと可動イオンが供給される。ｐ型の非晶質半導体層１３に、固体電解質層１６から正イオンが電界加速により注入されると、カルコゲン元素が持つ未配位の孤立電子対の一部は注入された正イオンをトラップするのに利用され、非晶質半導体層１３の少なくとも一部の伝導型はｎ型へと変化する。可動イオンは非晶質半導体層１３の表面のバンドベンディングした反転領域に沿って非晶質状態半導体層１３の内部へと導入され、非晶質半導体層１３内にｐｎ接合が生じる。
【００３９】
図４は、セット状態のメモリ素子１の概念図を表すものである。可動イオンの移動は電
極１４および電極１５に印加する電圧によって加速されるため、電極１４と電極１５に印加する電圧の大きさと時間を調整することで、非晶質半導体層１３において可動イオンがどこまでドリフトするかを制御できる。即ち、非晶質半導体層１３に形成されるｐｎ接合の位置を制御することができ、電極１４と電極１５との間の抵抗値を任意に調節して多値情報を保持することが可能となる。例えば抵抗状態が４値となるように電極１４と電極１５に印加する電圧の大きさと時間の組み合わせを４通り選べば、２ビットの多値記録ができる。電極１１に電圧Ｖｇを印加したときに流れるセンス電流は選択した抵抗状態の数だけ段階的に変化する。
【００４０】
このように伝導型が変化する第二種相転移を生じさせるためには、まず、固体電解質層
１６は非晶質半導体層１３がｐ型であれば、正イオンの可動イオンを含み、非晶質半導体層１３がｎ型であれば、負イオンの可動イオンを含んでいなければならない。更に、可動イオンの移動により、非晶質半導体層１３におけるトラップ濃度がドナー濃度またはアクセプタ濃度以上となるようにしなけらばならない。カルコゲン元素またはその合金を含む非晶質半導体は、非常に多くの未配位の孤立電子対を持ち、異種原子をトラップする性質に優れているので、非晶質半導体層１３として望ましい。非晶質半導体層１３としては例えばテルル化ゲルマニウム（ＧｅＸ Ｔｅ１００−Ｘ ）を用いることができる。ＧｅＸ Ｔｅ１００−Ｘ 中のＧｅ原子の原子百分率をＸ（ａｔ％）として、Ｘ＝１０〜６０ａｔ％の範囲がより望ましい。
【００４１】
例えば、非晶質半導体層１３にＧｅ２ Ｓｂ２ Ｔｅ５ を  用いたとき、トラップ濃度は１０2 1 ｃｍ-3、ドナー濃度およびアクセプタ濃度は１０17〜１０19ｃｍ-3程度存在すると推測されているので（A.Pirovano,"Electronic Switching in PCM",Trans.El ectron.Devices,51,452(2004) ）固体電解質層１６から導入される正イオン濃度は、少なくともトラップ濃度の０．０１〜１％以上必要である。
【００４２】
一方、リセット状態となると、カルコゲン元素が持つ未配位の孤立電子対はガラスネットワークを形成するか、多数キャリアであるホールをトラップするのに利用されるようになる。図５に示したように非晶質半導体層１３の伝導型は本来の伝導型であるｐ型で、固体電解質層１６から非晶質半導体層１３へと可動イオンが導入されない状態では電極１４および電極層１５間の抵抗は非常に高いので、電極１１に電圧Ｖｇを印加したときに流れるセンス電流はわずかである。
【００４３】
非晶質半導体層１３は容易に結晶化しない材料からなることが望ましい。非晶質半導体
層１３において第二種相転移が生じる以前に第一種相転移が生じたり、第二種相転移と第一種相転移とが同時に起こることを防止するためである。また、非晶質半導体層１３が第一種相転移するのに必要な結晶化時間より短時間のうちに第二種相転移を起こすか、温度上昇が結晶化温度または融点よりも十分低い温度で止まるように熱発生を工夫して第一種相転移を防止してもよい。
【００４４】
以下、本実施の形態のメモリ素子１の製造方法について説明する。
【００４５】
まず、例えばシリコンからなる基板１０上に、例えばスパッタリング法により、電極１
１を形成した後、二酸化シリコンからなる絶縁層１２を、例えばプラズマＣＶＤ（Chemical Vapor Deposition ；化学気相成長）法を用いて形成する。次いで、例えばスパッタリング法により、非晶質半導体層１３としてＧｅ２０Ｔｅ８０膜を形成し、フォトリソグラフィおよびエッチングにより所定の形状に形成する。続いて、スパッタリング法により二酸化シリコン膜を形成し、選択的にエッチングして絶縁層１７とした後、Ｚｒ２０Ｃｕ２０Ａｌ４０（ＧｅＴｅ）２０膜を形成し、選択的にエッチングして固体電解質層１６とする。そののち、真空蒸着法あるいはスパッタリング法あるいはＣＶＤ法により、電極１４および電極１５を選択的に形成する。以上により図１に示したメモリ素子１が完成する。
【００４６】
本実施の形態のメモリ素子１では、電極１１（ゲート電極）へパルス電圧を印加すると
、固体電解質層１６と非晶質半導体層１３との間を可動イオンが移動し、非晶質半導体層１３の少なくとも一部の伝導型が変化する。これにより電極１４と電極１５との間の抵抗状態が変化し、データの書き込み・消去がなされる。
【００４７】
また、本実施の形態のメモリ素子１では、電極１４および電極１５への印加電圧の大き
さ・印加時間を制御することにより非晶質半導体層１３に形成されるｐｎ接合の位置を調整し、電極１４と電極１５との間の抵抗状態（抵抗値）を選択することができる。即ち、多値記録が可能となる。更に、この非晶質半導体層１３の伝導型の変化は潜熱の放出・吸収および体積変化を伴わず、非晶質半導体の融点を超える温度上昇も不要な第二種相転移によるものであるため、消費電力が低減されると共に、信頼性が向上する。
【００４８】
以下，上記実施の形態の変形例について説明する。
【００４９】
（変形例）
図６に示したように固体電解質層１６と電極１５との間および非晶質半導体層１３と電極１４との間に膜厚２ｎｍ以下の熱バリア層１８Ａ，１８Ｂを設けてもよい。熱バリア層１８Ａ，１８Ｂの材料としては、例えば酸化チタン（Ｔｉ2Ｏ3），アルミナ（Ａｌ2Ｏ3）あるいはシリカ（ＳｉＯ2）等を用いることができる。非晶質半導体層１３の温度を上昇させながら、可動イオンの電界加速を行うと、固体電解質層１６と非晶質半導体層１３との間の移動時間を短くすることができる。熱バリア層１８Ａ，１８Ｂは熱的な障壁層として働き、非晶質半導体層１３と固体電解質層１６の温度上昇に寄与する。一方、熱バリア層１８Ａ，１８Ｂの膜厚は２ｎｍ以下であるため、トンネル効果によりメモリ素子１に電気的な影響を及ぼすおそれはない。
【００５０】
以上、実施の形態および変形例を挙げて本発明を説明したが、本発明は、上記実施の形態等に限定されるものではなく、種々変形することが可能である。例えば、上記実施の形態等の薄膜トランジスタは、インバーテッド・スタガード型ＴＦＴに分類されるが、スタガード型ＴＦＴ，コプレーナー型ＴＦＴ，インバーテッド・コプレーナー型ＴＦＴ等のいずれであってもよい。
【００５１】
また、上記実施の形態等では固体電解質層１６は電極１５側に設けられているが、固体電解質層１６の位置は電極１４および電極１５に印加される電圧の極性によって決まるので、電極１４および電極１５のどちら側に設けられていてもよい。
【００５２】
更に、上記実施の形態および変形例において説明した各層の材料、または成膜方法およ
び成膜条件などは限定されるものではなく、他の材料としてもよく、または他の成膜方法としてもよい。例えば、可動イオンの移動により、トラップ濃度がドナー濃度またはアクセプタ濃度以上となるようにできれば、非晶質半導体層１３として酸化物半導体や窒化物半導体を用いることも可能である。また、例えば上記第１の実施の形態およびその変形例では、メモリ素子１の構成を具体的に挙げて説明したが、他の層を更に備えていてもよい。
【符号の説明】
【００５３】
１・・・ メモリ素子、１０・・・ 基板、１１，１４，１５・・・ 電極、１２，１７・・・ 絶縁層、１３・・・ 非晶質半導体層、１６・・・ 固体電解質層、１８Ａ，１８Ｂ・・・ 熱バリア層
【図１】
2012039042.tif 000006
【図２】
2012039042.tif 000007
【図３】
2012039042.tif 000008
【図４】
2012039042.tif 000009
【図５】
2012039042.tif 000010
【図６】
2012039042.tif 000011
【図７】
2012039042.tif 000012
【図８】
2012039042.tif 000013
【図９】
2012039042.tif 000014