(57)【要約】【課題】配線の数を抑制できる発光装置等を提供することを目的とする。【解決手段】発光装置６５の回路基板６２には、発光チップ群＃ａに属する発光チップＣａ１〜Ｃａ２０および発光チップ群＃ｂに属する発光チップＣｂ１〜Ｃｂ２０および信号発生回路１１０が搭載されている。信号発生回路１１０は、発光チップ群＃ａおよび＃ｂに対して許可信号φＥを送信する許可信号発生部１３０と、発光チップ群＃ａの発光チップＣａと発光チップ群＃ｂの発光チップＣｂとを組にして、組毎に書込信号φＷ１〜φＷ２０を送信する書込信号発生部１５０とを備えている。【選択図】図４
2012020498.tif 000002
【特許請求の範囲】
【請求項１】
それぞれが複数の発光素子を備えるとともに、第１の電位レベルで点灯が許可される、複数の第１の発光チップを備える第１の発光チップ群と、
それぞれが複数の発光素子を備えるとともに、第２の電位レベルで点灯が許可される、複数の第２の発光チップを備える第２の発光チップ群と、
前記第１の発光チップ群に属する前記複数の第１の発光チップおよび前記第２の発光チップ群に属する前記複数の第２の発光チップに、前記第１の電位レベルの期間と前記第２の電位レベルの期間とを有する許可信号を、共通に送信する許可信号供給手段と、
それぞれが前記第１の発光チップ群に属する第１の発光チップと、前記第２の発光チップ群に属する第２の発光チップとから構成される、複数の組に対して、前記第１の電位レベルの期間において、当該第１の発光チップ群に属する当該第１の発光チップの発光素子が点灯または非点灯に設定され、前記第２の電位レベルの期間において、当該第２の発光チップ群に属する当該第２の発光チップの発光素子が点灯または非点灯に設定される書込信号を、当該組毎に共通に送信する書込信号供給手段と
を備えた発光装置。
【請求項２】
前記第１の発光チップ群に属する前記複数の第１の発光チップに、当該複数の第１の発光チップのそれぞれの発光素子を、順に点灯または非点灯の対象に指定する第１の転送信号を、共通に送信する第１の転送信号供給手段と、
前記第２の発光チップ群に属する前記複数の第２の発光チップに、当該複数の第２の発光チップのそれぞれの発光素子を、順に点灯または非点灯の対象に指定する第２の転送信号を、共通に送信する第２の転送信号供給手段と
をさらに備えることを特徴とする請求項１に記載の発光装置。
【請求項３】
前記第２の転送信号供給手段は、前記第１の転送信号供給手段の送信する前記第１の転送信号に対して、時間軸上のおけるタイミングをずらして、前記第２の転送信号を送信することを特徴とする請求項２に記載の発光装置。
【請求項４】
前記第１の発光チップ群に属する前記複数の第１の発光チップに、点灯のための電力を供給する第１の点灯信号を、共通に送信する第１の点灯信号供給手段と、
前記第２の発光チップ群に属する前記複数の第２の発光チップに、点灯のための電力を供給する第２の点灯信号を、共通に送信する第２の点灯信号供給手段と
をさらに備えることを特徴とする請求項１ないし３のいずれか１項に記載の発光装置。
【請求項５】
前記第２の点灯信号供給手段は、前記第１の点灯信号供給手段の送信する前記第１の点灯信号に対して、時間軸上のおけるタイミングをずらして、前記第２の点灯信号を送信することを特徴とする請求項４に記載の発光装置。
【請求項６】
前記第１の発光チップは、
基板と、
前記基板上に設けられ、それぞれが第１のゲート端子、第１のアノード端子、第１のカソード端子を有する複数の転送サイリスタと、
前記基板上に設けられ、前記複数の転送サイリスタのそれぞれの転送サイリスタの前記第１のゲート端子をそれぞれ相互に接続する複数の第１の電気的手段と、
前記基板上に設けられ、それぞれが第２のゲート端子、第２のアノード端子、第２のカソード端子を有し、前記複数の転送サイリスタのそれぞれの転送サイリスタの前記第１のゲート端子と、当該第２のゲート端子とがそれぞれ第２の電気的手段を介して接続された複数の書込サイリスタと、
前記基板上に設けられ、それぞれが第３のゲート端子、第３のアノード端子、第３のカソード端子を有し、前記複数の書込サイリスタのそれぞれの書込サイリスタの前記第２のゲート端子と、当該第３のゲート端子とがそれぞれ第３の電気的手段を介して接続された複数の発光サイリスタと、
前記基板上に設けられ、前記複数の書込サイリスタのそれぞれの書込サイリスタの前記第２のアノード端子または前記第２のカソード端子のいずれか一方を接続する書込信号線の一端と前記書込信号が送信される書込信号端子との間に設けられた書込抵抗と、
前記基板上に設けられ、前記書込信号線の一端と前記許可信号が送信される許可信号端子との間に直列に接続されて設けられた第１の許可抵抗および第２の許可抵抗と、
前記基板上に設けられ、第４のゲート端子、第４のアノード端子、第４のカソード端子を有し、当該第４のアノード端子または当該第４のカソード端子のいずれか一方が、前記第１の許可抵抗および前記第２の許可抵抗との接続点に接続された第１の許可サイリスタと
を備えることを特徴とする請求項１ないし５のいずれか１項に記載の発光装置。
【請求項７】
前記第２の発光チップは、
基板と、
前記基板上に設けられ、それぞれが第１のゲート端子、第１のアノード端子、第１のカソード端子を有する複数の転送サイリスタと、
前記基板上に設けられ、前記複数の転送サイリスタのそれぞれの転送サイリスタの前記第１のゲート端子をそれぞれ相互に接続する複数の第１の電気的手段と、
前記基板上に設けられ、それぞれが第２のゲート端子、第２のアノード端子、第２のカソード端子を有し、前記複数の転送サイリスタのそれぞれの転送サイリスタの前記第１のゲート端子と、当該第２のゲート端子とがそれぞれ第２の電気的手段を介して接続された複数の書込サイリスタと、
前記基板上に設けられ、それぞれが第３のゲート端子、第３のアノード端子、第３のカソード端子を有し、前記複数の書込サイリスタのそれぞれの書込サイリスタの前記第２のゲート端子と、当該第３のゲート端子とがそれぞれ第３の電気的手段を介して接続された複数の発光サイリスタと、
前記基板上に設けられ、前記複数の書込サイリスタのそれぞれの書込サイリスタの前記第２のアノード端子または前記第２のカソード端子のいずれか一方を接続する書込信号線の一端と前記書込信号が送信される書込信号端子との間に設けられた書込抵抗と、
前記基板上に設けられ、前記書込信号線の一端と前記許可信号が送信される許可信号端子との間に直列に接続されて設けられた第３の許可抵抗および許可ダイオードと、
前記基板上に設けられ、第５のゲート端子、第５のアノード端子、第５のカソード端子を有し、当該第５のゲート端子が、前記第３の許可抵抗と許可ダイオードとの接続点に第４の許可抵抗を介して接続された第２の許可サイリスタと、
前記第５のゲート端子と、前記許可信号が送信される許可信号端子との間に設けられた第５の許可抵抗と
を備えることを特徴とする請求項１ないし５のいずれか１項に記載の発光装置。
【請求項８】
それぞれが複数の発光素子を備えるとともに、第１の電位レベルで点灯が許可される、複数の第１の発光チップを備える第１の発光チップ群と、それぞれが複数の発光素子を備えるとともに、第２の電位レベルで点灯が許可される、複数の第２の発光チップを備える第２の発光チップ群と、当該第１の発光チップ群に属する当該複数の第１の発光チップおよび当該第２の発光チップ群に属する当該複数の第２の発光チップに、当該第１の電位レベルの期間と当該第２の電位レベルの期間とを有する許可信号を、共通に送信する許可信号供給手段と、それぞれが当該第１の発光チップ群に属する第１の発光チップと、当該第２の発光チップ群に属する第２の発光チップとから構成される、複数の組に対して、当該第１の電位レベルの期間において、当該第１の発光チップ群に属する当該第１の発光チップの発光素子が点灯または非点灯に設定され、当該第２の電位レベルの期間において、当該第２の発光チップ群に属する当該第２の発光チップの発光素子が点灯または非点灯に設定される書込信号を、当該組毎に共通に送信する書込信号供給手段とを備え、像保持体を露光して静電潜像を形成する露光手段と、
前記露光手段から照射される光を前記像保持体上に結像させる光学手段と
を備えるプリントヘッド。
【請求項９】
像保持体を帯電する帯電手段と、
それぞれが複数の発光素子を備えるとともに、第１の電位レベルで点灯が許可される、複数の第１の発光チップを備える第１の発光チップ群と、それぞれが複数の発光素子を備えるとともに、第２の電位レベルで点灯が許可される、複数の第２の発光チップを備える第２の発光チップ群と、当該第１の発光チップ群に属する当該複数の第１の発光チップおよび当該第２の発光チップ群に属する当該複数の第２の発光チップに、当該第１の電位レベルの期間と当該第２の電位レベルの期間とを有する許可信号を、共通に送信する許可信号供給手段と、それぞれが当該第１の発光チップ群に属する第１の発光チップと、当該第２の発光チップ群に属する第２の発光チップとから構成される、複数の組に対して、当該第１の電位レベルの期間において、当該第１の発光チップ群に属する当該第１の発光チップの発光素子が点灯または非点灯に設定され、当該第２の電位レベルの期間において、当該第２の発光チップ群に属する当該第２の発光チップの発光素子が点灯または非点灯に設定される書込信号を、当該組毎に共通に送信する書込信号供給手段とを備え、前記像保持体を露光して静電潜像を形成する露光手段と、
前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、
前記像保持体に形成された前記静電潜像を現像する現像手段と、
前記像保持体に現像された画像を被転写体に転写する転写手段と
を備える画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光装置、プリントヘッドおよび画像形成装置に関する。
【背景技術】
【０００２】
電子写真方式を採用した、プリンタや複写機、ファクシミリ等の画像形成装置では、帯電された感光体上に、画像情報を光記録手段により照射することにより静電潜像を得た後、この静電潜像にトナーを付加して可視化し、記録紙上に転写して定着することによって画像形成が行われる。かかる光記録手段として、レーザを用い、主走査方向にレーザ光を走査させて露光する光走査方式の他、近年では、装置の小型化の要請を受けて発光素子としての発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）を主走査方向に複数、配列してなる、ＬＥＤプリントヘッド（ＬＰＨ：ＬＥＤ  Ｐｒｉｎｔ  Ｈｅａｄ）を用いた記録装置が採用されている。
【０００３】
特許文献１には、発光素子チップに点灯信号が入ったときに発光するかしないかをコントロールする端子を設け、汎用のシフトレジスタＩＣを使うことにより、１本のデータ線に複数チップの発光のためのデータを多重化した自己走査型発光素子アレイが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−２１９５９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、自己走査型発光素子アレイ（ＳＬＥＤ：Ｓｅｌｆ−ｓｃａｎｎｉｎｇ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｅｖｉｃｅ）チップを複数用いたＬＰＨによる記録装置において、ＳＬＥＤチップに点灯信号を送信する配線は、点灯のための電流を供給するため、低抵抗であることが求められる。そこで、複数のＳＬＥＤチップを並行して点灯させるために、複数のＳＬＥＤチップのそれぞれに点灯のための配線を設けると、複数のＳＬＥＤチップを搭載した回路基板上に、幅広の低抵抗の点灯信号を送信する多数の配線を設けることになり、回路基板の幅が広くなって小型化の障害になる。また、回路基板の幅を狭めるため配線を多層に構成すると、低コスト化の障害となる。
【０００６】
本発明は、配線の数を抑制できる発光装置等を提供することを目的とする。
【課題を解決するための手段】
【０００７】
請求項１に記載の発明は、それぞれが複数の発光素子を備えるとともに、第１の電位レベルで点灯が許可される、複数の第１の発光チップを備える第１の発光チップ群と、それぞれが複数の発光素子を備えるとともに、第２の電位レベルで点灯が許可される、複数の第２の発光チップを備える第２の発光チップ群と、前記第１の発光チップ群に属する前記複数の第１の発光チップおよび前記第２の発光チップ群に属する前記複数の第２の発光チップに、前記第１の電位レベルの期間と前記第２の電位レベルの期間とを有する許可信号を、共通に送信する許可信号供給手段と、それぞれが前記第１の発光チップ群に属する第１の発光チップと、前記第２の発光チップ群に属する第２の発光チップとから構成される、複数の組に対して、前記第１の電位レベルの期間において、当該第１の発光チップ群に属する当該第１の発光チップの発光素子が点灯または非点灯に設定され、前記第２の電位レベルの期間において、当該第２の発光チップ群に属する当該第２の発光チップの発光素子が点灯または非点灯に設定される書込信号を、当該組毎に共通に送信する書込信号供給手段とを備えた発光装置である。
請求項２に記載の発明は、前記第１の発光チップ群に属する前記複数の第１の発光チップに、当該複数の第１の発光チップのそれぞれの発光素子を、順に点灯または非点灯の対象に指定する第１の転送信号を、共通に送信する第１の転送信号供給手段と、前記第２の発光チップ群に属する前記複数の第２の発光チップに、当該複数の第２の発光チップのそれぞれの発光素子を、順に点灯または非点灯の対象に指定する第２の転送信号を、共通に送信する第２の転送信号供給手段とをさらに備えることを特徴とする請求項１に記載の発光装置である。
請求項３に記載の発明は、前記第２の転送信号供給手段は、前記第１の転送信号供給手段の送信する前記第１の転送信号に対して、時間軸上のおけるタイミングをずらして、前記第２の転送信号を送信することを特徴とする請求項２に記載の発光装置である。
請求項４に記載の発明は、前記第１の発光チップ群に属する前記複数の第１の発光チップに、点灯のための電力を供給する第１の点灯信号を、共通に送信する第１の点灯信号供給手段と、前記第２の発光チップ群に属する前記複数の第２の発光チップに、点灯のための電力を供給する第２の点灯信号を、共通に送信する第２の点灯信号供給手段とをさらに備えることを特徴とする請求項１ないし３のいずれか１項に記載の発光装置である。
請求項５に記載の発明は、前記第２の点灯信号供給手段は、前記第１の点灯信号供給手段の送信する前記第１の点灯信号に対して、時間軸上のおけるタイミングをずらして、前記第２の点灯信号を送信することを特徴とする請求項４に記載の発光装置である。
【０００８】
請求項６に記載の発明は、前記第１の発光チップは、基板と、前記基板上に設けられ、それぞれが第１のゲート端子、第１のアノード端子、第１のカソード端子を有する複数の転送サイリスタと、前記基板上に設けられ、前記複数の転送サイリスタのそれぞれの転送サイリスタの前記第１のゲート端子をそれぞれ相互に接続する複数の第１の電気的手段と、前記基板上に設けられ、それぞれが第２のゲート端子、第２のアノード端子、第２のカソード端子を有し、前記複数の転送サイリスタのそれぞれの転送サイリスタの前記第１のゲート端子と、当該第２のゲート端子とがそれぞれ第２の電気的手段を介して接続された複数の書込サイリスタと、前記基板上に設けられ、それぞれが第３のゲート端子、第３のアノード端子、第３のカソード端子を有し、前記複数の書込サイリスタのそれぞれの書込サイリスタの前記第２のゲート端子と、当該第３のゲート端子とがそれぞれ第３の電気的手段を介して接続された複数の発光サイリスタと、前記基板上に設けられ、前記複数の書込サイリスタのそれぞれの書込サイリスタの前記第２のアノード端子または前記第２のカソード端子のいずれか一方を接続する書込信号線の一端と前記書込信号が送信される書込信号端子との間に設けられた書込抵抗と、前記基板上に設けられ、前記書込信号線の一端と前記許可信号が送信される許可信号端子との間に直列に接続されて設けられた第１の許可抵抗および第２の許可抵抗と、前記基板上に設けられ、第４のゲート端子、第４のアノード端子、第４のカソード端子を有し、当該第４のアノード端子または当該第４のカソード端子のいずれか一方が、前記第１の許可抵抗および前記第２の許可抵抗との接続点に接続された第１の許可サイリスタとを備えることを特徴とする請求項１ないし５のいずれか１項に記載の発光装置である。
請求項７に記載の発明は、前記第２の発光チップは、基板と、前記基板上に設けられ、それぞれが第１のゲート端子、第１のアノード端子、第１のカソード端子を有する複数の転送サイリスタと、前記基板上に設けられ、前記複数の転送サイリスタのそれぞれの転送サイリスタの前記第１のゲート端子をそれぞれ相互に接続する複数の第１の電気的手段と、前記基板上に設けられ、それぞれが第２のゲート端子、第２のアノード端子、第２のカソード端子を有し、前記複数の転送サイリスタのそれぞれの転送サイリスタの前記第１のゲート端子と、当該第２のゲート端子とがそれぞれ第２の電気的手段を介して接続された複数の書込サイリスタと、前記基板上に設けられ、それぞれが第３のゲート端子、第３のアノード端子、第３のカソード端子を有し、前記複数の書込サイリスタのそれぞれの書込サイリスタの前記第２のゲート端子と、当該第３のゲート端子とがそれぞれ第３の電気的手段を介して接続された複数の発光サイリスタと、前記基板上に設けられ、前記複数の書込サイリスタのそれぞれの書込サイリスタの前記第２のアノード端子または前記第２のカソード端子のいずれか一方を接続する書込信号線の一端と前記書込信号が送信される書込信号端子との間に設けられた書込抵抗と、前記基板上に設けられ、前記書込信号線の一端と前記許可信号が送信される許可信号端子との間に直列に接続されて設けられた第３の許可抵抗および許可ダイオードと、前記基板上に設けられ、第５のゲート端子、第５のアノード端子、第５のカソード端子を有し、当該第５のゲート端子が、前記第３の許可抵抗と許可ダイオードとの接続点に第４の許可抵抗を介して接続された第２の許可サイリスタと、前記第５のゲート端子と、前記許可信号が送信される許可信号端子との間に設けられた第５の許可抵抗とを備えることを特徴とする請求項１ないし５のいずれか１項に記載の発光装置である。
【０００９】
請求項８に記載の発明は、それぞれが複数の発光素子を備えるとともに、第１の電位レベルで点灯が許可される、複数の第１の発光チップを備える第１の発光チップ群と、それぞれが複数の発光素子を備えるとともに、第２の電位レベルで点灯が許可される、複数の第２の発光チップを備える第２の発光チップ群と、当該第１の発光チップ群に属する当該複数の第１の発光チップおよび当該第２の発光チップ群に属する当該複数の第２の発光チップに、当該第１の電位レベルの期間と当該第２の電位レベルの期間とを有する許可信号を、共通に送信する許可信号供給手段と、それぞれが当該第１の発光チップ群に属する第１の発光チップと、当該第２の発光チップ群に属する第２の発光チップとから構成される、複数の組に対して、当該第１の電位レベルの期間において、当該第１の発光チップ群に属する当該第１の発光チップの発光素子が点灯または非点灯に設定され、当該第２の電位レベルの期間において、当該第２の発光チップ群に属する当該第２の発光チップの発光素子が点灯または非点灯に設定される書込信号を、当該組毎に共通に送信する書込信号供給手段とを備え、像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段とを備えるプリントヘッドである。
【００１０】
請求項９に記載の発明は、像保持体を帯電する帯電手段と、それぞれが複数の発光素子を備えるとともに、第１の電位レベルで点灯が許可される、複数の第１の発光チップを備える第１の発光チップ群と、それぞれが複数の発光素子を備えるとともに、第２の電位レベルで点灯が許可される、複数の第２の発光チップを備える第２の発光チップ群と、当該第１の発光チップ群に属する当該複数の第１の発光チップおよび当該第２の発光チップ群に属する当該複数の第２の発光チップに、当該第１の電位レベルの期間と当該第２の電位レベルの期間とを有する許可信号を、共通に送信する許可信号供給手段と、それぞれが当該第１の発光チップ群に属する第１の発光チップと、当該第２の発光チップ群に属する第２の発光チップとから構成される、複数の組に対して、当該第１の電位レベルの期間において、当該第１の発光チップ群に属する当該第１の発光チップの発光素子が点灯または非点灯に設定され、当該第２の電位レベルの期間において、当該第２の発光チップ群に属する当該第２の発光チップの発光素子が点灯または非点灯に設定される書込信号を、当該組毎に共通に送信する書込信号供給手段とを備え、前記像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、前記像保持体に形成された前記静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備える画像形成装置である。
【発明の効果】
【００１１】
請求項１の発明によれば、複数の発光チップを群および組に分けないで駆動する場合に比較して、配線の数を抑制できる。
請求項２の発明によれば、本構成を有していない場合に比較して、発光チップの群毎に点灯または非点灯の制御ができる。
請求項３の発明によれば、本構成を有していない場合に比較して、駆動のための信号を設定するマージンを広くできる。
請求項４の発明によれば、本構成を有していない場合に比較して、点灯のための電流を供給する配線の数を抑制できる。
請求項５の発明によれば、本構成を有していない場合に比較して、発光チップの群毎に点灯期間を設定できる。
請求項６、７の発明によれば、本構成を有していない場合に比較して、発光チップがより容易に構成できる。
請求項８の発明によれば、本構成を有していない場合に比較して、プリントヘッドをより小型にできる。
請求項９の発明によれば、本構成を有していない場合に比較して、画像形成装置をより小型にできる。
【図面の簡単な説明】
【００１２】
【図１】第１の実施の形態が適用される画像形成装置の全体構成の一例を示した図である。
【図２】プリントヘッドの構成を示した断面図である。
【図３】発光装置の上面図である。
【図４】発光チップにおける発光素子の並び、ボンディングパッドの構成および発光装置における信号発生回路の構成、回路基板上の配線構成を示した図である。
【図５】発光装置の発光チップ群＃ａに属する発光チップおよび発光チップ群＃ｂに属する発光チップをマトリクスの各要素として配置して示した図である。
【図６】自己走査型発光素子アレイ（ＳＬＥＤ）である発光チップＣａの回路構成を説明するための等価回路図である。
【図７】発光チップＣａの平面レイアウト図および断面図である。
【図８】自己走査型発光素子アレイ（ＳＬＥＤ）である発光チップＣｂの回路構成を説明するための等価回路図である。
【図９】発光チップＣｂの平面レイアウト図および断面図である。
【図１０】発光チップＣａにおいて、φＥ端子の電位（φＥ）およびφＷ端子の電位（φＷ）と、書込信号線の電位（φＷＬ（Ｃａ））との関係について説明する図である。
【図１１】発光チップＣｂにおいて、φＥ端子の電位（φＥ）およびφＷ端子の電位（φＷ）と、書込信号線の電位（φＷＬ（Ｃｂ））との関係について説明する図である。
【図１２】発光チップＣａおよびＣｂについて、φＥ端子の電位（φＥ）およびφＷ端子の電位（φＷ）と、書込信号線の電位（φＷＬ（Ｃａ）およびφＷＬ（Ｃｂ））との関係を示すタイミングチャートである。
【図１３】第１の実施の形態における発光装置の動作を説明するためのタイミングチャートである。
【図１４】第２の実施の形態における発光装置の動作を説明するためのタイミングチャートである。
【発明を実施するための形態】
【００１３】
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
［第１の実施の形態］
（画像形成装置１）
図１は第１の実施の形態が適用される画像形成装置１の全体構成の一例を示した図である。図１に示す画像形成装置１は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置１は、各色の画像データに対応して画像形成を行なう画像形成プロセス部１０、画像形成プロセス部１０を制御する画像出力制御部３０、例えばパーソナルコンピュータ（ＰＣ）２や画像読取装置３に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部４０を備えている。
【００１４】
画像形成プロセス部１０は、予め定められた間隔を置いて並列に配置される複数のエンジンを含む画像形成ユニット１１を備えている。この画像形成ユニット１１は、４つの画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋから構成されている。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれ、静電潜像を形成してトナー像を保持する像保持体の一例としての感光体ドラム１２、感光体ドラム１２の表面を予め定められた電位で帯電する帯電手段の一例としての帯電器１３、帯電器１３によって帯電された感光体ドラム１２を露光するプリントヘッド１４、プリントヘッド１４によって得られた静電潜像を現像する現像手段の一例としての現像器１５を備えている。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれがイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）のトナー像を形成する。
また、画像形成プロセス部１０は、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋの感光体ドラム１２にて形成された各色のトナー像を被転写体の一例としての記録用紙２５に多重転写させるために、この記録用紙２５を搬送する用紙搬送ベルト２１と、用紙搬送ベルト２１を駆動させるロールである駆動ロール２２と、感光体ドラム１２のトナー像を記録用紙２５に転写させる転写手段の一例としての転写ロール２３と、記録用紙２５にトナー像を定着させる定着器２４とを備えている。
【００１５】
この画像形成装置１において、画像形成プロセス部１０は、画像出力制御部３０から供給される各種の制御信号に基づいて画像形成動作を行う。そして、画像出力制御部３０による制御の下で、パーソナルコンピュータ（ＰＣ）２や画像読取装置３から受信された画像データは、画像処理部４０によって画像処理が施され、画像形成ユニット１１に供給される。そして、例えば黒（Ｋ）色の画像形成ユニット１１Ｋでは、感光体ドラム１２が矢印Ａ方向に回転しながら、帯電器１３により予め定められた電位に帯電され、画像処理部４０から供給された画像データに基づいて発光するプリントヘッド１４により露光される。これにより、感光体ドラム１２上には、黒（Ｋ）色画像に関する静電潜像が形成される。そして、感光体ドラム１２上に形成された静電潜像は現像器１５により現像され、感光体ドラム１２上には黒（Ｋ）色のトナー像が形成される。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃにおいても、それぞれイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）の各色トナー像が形成される。
【００１６】
各画像形成ユニット１１で形成された感光体ドラム１２上の各色トナー像は、矢印Ｂ方向に移動する用紙搬送ベルト２１の移動に伴って供給された記録用紙２５に、転写ロール２３に印加された転写電界により、順次静電転写され、記録用紙２５上に各色トナーが重畳された合成トナー像が形成される。
その後、合成トナー像が静電転写された記録用紙２５は、定着器２４まで搬送される。定着器２４に搬送された記録用紙２５上の合成トナー像は、定着器２４によって熱および圧力による定着処理を受けて記録用紙２５上に定着され、画像形成装置１から排出される。
【００１７】
（プリントヘッド１４）
図２は、プリントヘッド１４の構成を示した断面図である。このプリントヘッド１４は、ハウジング６１、感光体ドラム１２を露光する複数の発光素子を備えた発光部６３を含む露光手段の一例としての発光装置６５、発光部６３から出射された光を感光体ドラム１２表面に結像させる光学手段の一例としてのロッドレンズアレイ６４を備えている。
発光装置６５は、発光部６３、発光部６３を駆動するための信号を発生する信号発生回路Ｍ等を搭載する回路基板６２を備えている。
【００１８】
ハウジング６１は、例えば金属で形成され、回路基板６２およびロッドレンズアレイ６４を支持し、発光部６３の発光素子における発光点の像が、ロッドレンズアレイ６４の焦点面に形成されるように設定されている。また、ロッドレンズアレイ６４は、感光体ドラム１２の軸方向（主走査方向）に沿って配置されている。
【００１９】
（発光装置６５）
図３は、発光装置６５の上面図である。
図３に示すように、本実施の形態における発光装置６５では、発光部６３は、回路基板６２上に、２０個の発光チップＣａ１〜Ｃａ２０（第１の発光チップ群の一例としての発光チップ群＃ａ）と、同じく２０個の発光チップＣｂ１〜Ｃｂ２０（第２の発光チップ群の一例としての発光チップ群＃ｂ）とを、主走査方向に二列に千鳥状に配置して構成されている。すなわち、本実施の形態では、２つの発光チップ群（発光チップ群＃ａと発光チップ群＃ｂ）を備えている。ここでは、発光チップ群を群と略すことがある。なお、発光チップ群＃ａと発光チップ群＃ｂとの向かい合わせについての詳細は後述する。
本明細書では、「〜」は、番号によってそれぞれが区別される複数の構成要素を示すもので、「〜」の前後に記載されたものを含み、その間の番号のものを含むことを意味する。例えば、発光チップＣａ１〜Ｃａ２０は、発光チップＣａ１から番号順に発光チップＣａ２０を含む。
【００２０】
そして、発光装置６５は、前述したように、発光部６３を駆動する信号発生回路１１０を搭載している。
なお、発光チップＣａ１〜Ｃａ２０の構成は同一であり、発光チップＣｂ１〜Ｃｂ２０の構成は同一である。しかし、後述するように、発光チップＣａ１〜Ｃａ２０の構成と発光チップＣｂ１〜Ｃｂ２０の構成とは異なっている。よって、発光チップＣａ１〜Ｃａ２０をそれぞれ区別しないときは第１の発光チップの一例としての発光チップＣａ、発光チップＣｂ１〜Ｃｂ２０をそれぞれ区別しないときは第２の発光チップの一例としての発光チップＣｂと表記する。
なお、本実施の形態では、発光チップＣａおよびＣｂの数として、それぞれ２０個を用いたが、これに限定されない。
【００２１】
（発光チップＣａ／Ｃｂおよび回路基板６２）
図４は、発光チップＣａおよびＣｂにおける発光素子の並び、ボンディングパッドの構成および発光装置６５における信号発生回路１１０の構成、回路基板６２上の配線構成を示した図である。図４（ａ）は、発光チップＣａおよびＣｂ（図４（ａ）では発光チップＣａ／Ｃｂと表記する。）を示した図である。図４（ｂ）は、発光装置６５における信号発生回路１１０の構成、回路基板６２上の配線構成を示した図である。発光チップＣａおよびＣｂにおいて、発光素子の並び、ボンディングパッドの構成は同じである。
【００２２】
はじめに、図４（ａ）に示す発光チップＣａおよびＣｂにおける発光素子の並び、ボンディングパッドの構成を説明する。
発光チップＣａおよびＣｂは、矩形の基板８０上において、基板８０の一方の長辺に沿って列状に設けられた複数の発光素子（本実施の形態では発光サイリスタＬ１、Ｌ２、Ｌ３、…）から構成される発光素子列１０２を備えている。なお、発光サイリスタＬ１、Ｌ２、Ｌ３、…をそれぞれ区別しないときは発光サイリスタＬと表記する。
さらに、発光チップＣａおよびＣｂは、基板８０の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである端子（φＥ端子、φ１端子、Ｖｇａ端子、φ２端子、φＷ端子、φＩ端子）を備えている。なお、これらの端子は、基板８０の一端部からφＥ端子、φ１端子、Ｖｇａ端子の順に設けられ、基板８０の他端部からφＩ端子、φＷ端子、φ２端子の順に設けられている。そして、発光素子列１０２は、Ｖｇａ端子とφ２端子との間に設けられている。
なお、発光チップＣａおよびＣｂは、それぞれ基板８０の裏面に電位の基準を設定するためのＶｓｕｂ端子（図示せず）を備えている。
【００２３】
次に、図４（ｂ）により、発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成を説明する。
前述したように、発光装置６５の回路基板６２には、信号発生回路１１０および発光チップ群＃ａに属する発光チップＣａ１〜Ｃａ２０および発光チップ群＃ｂに属する発光チップＣｂ１〜Ｃｂ２０が搭載され、信号発生回路１１０と発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０とを相互に接続する配線が設けられている。
【００２４】
まず、信号発生回路１１０の構成について説明する。
信号発生回路１１０には、図示しないが、画像出力制御部３０および画像処理部４０（図１参照）より、画像処理された画像データおよび各種の制御信号が送信される。信号発生回路１１０は、これらの画像データおよび各種の制御信号に基づいて、画像データの並び替えや光量の補正等を行う。
そして、信号発生回路１１０は、各種の制御信号に基づき、発光チップ群＃ａに属する発光チップＣａ１〜Ｃａ２０に対して、第１の転送信号の一例としての第１転送信号φ１ａと第２転送信号φ２ａとを送信する第１の転送信号供給手段の一例としての転送信号発生部１２０ａと、発光チップ群＃ｂに属する発光チップＣｂ１〜Ｃｂ２０に対して、第２の転送信号の一例としての第１転送信号φ１ｂと第２転送信号φ２ｂとを送信する第２の転送信号供給手段の一例としての転送信号発生部１２０ｂとを備えている。
ここでは、転送信号発生部１２０ａの発生する第１転送信号φ１ａと第２転送信号φ２ａとをまとめて第１の転送信号と、転送信号発生部１２０ｂの発生する第１転送信号φ１ｂと第２転送信号φ２ｂとをまとめて第２の転送信号と表記する。
【００２５】
さらに、信号発生回路１１０は、各種の制御信号に基づき、発光チップ群＃ａに属する発光チップＣａ１〜Ｃａ２０および発光チップ群＃ｂに属する発光チップＣｂ１〜Ｃｂ２０に対して、共通に許可信号φＥを送信する許可信号供給手段の一例としての許可信号発生部１３０を備えている。
【００２６】
さらにまた、信号発生回路１１０は、各種の制御信号に基づき、発光チップ群＃ａに属する発光チップＣａ１〜Ｃａ２０に対して、第１の点灯信号の一例としての点灯信号φＩａを送信する第１の点灯信号供給手段の一例としての点灯信号発生部１４０ａと、発光チップ群＃ｂに属する発光チップＣｂ１〜Ｃｂ２０に対して、第２の点灯信号の一例としての点灯信号φＩｂを送信する第２の点灯信号供給手段の一例としての点灯信号発生部１４０ｂとを備えている。
そして、信号発生回路１１０は、各種の制御信号に基づき、発光チップ群＃ａに属する一つの発光チップＣａと発光チップ群＃ｂに属する一つの発光チップＣｂとを一つの発光チップの組（発光チップ組）として、発光チップ組毎に書込信号φＷ１〜φＷ２０を送信する書込信号供給手段の一例としての書込信号発生部１５０を備えている。ここでは、発光チップ組を組と表記することがある。
例えば、書込信号発生部１５０は、発光チップ群＃ａに属する発光チップＣａ１と発光チップ群＃ｂに属する発光チップＣｂ１とが構成する発光チップ組＃１に対して、書込信号φＷ１を送信する。発光チップ群＃ａに属する発光チップＣａ２と発光チップ群＃ｂに属する発光チップＣｂ２とが構成する発光チップ組＃２に対して、書込信号φＷ２を送信する。以下同様にして、発光チップ群＃ａに属する発光チップＣａ２０と発光チップ群＃ｂに属する発光チップＣｂ２０とが構成する発光チップ組＃２０に対して、書込信号φＷ２０を送信する。
【００２７】
図４では、転送信号発生部１２０ａと転送信号発生部１２０ｂとを分けて示したが、これらをまとめて転送信号発生部１２０と表記する。
同様に、点灯信号発生部１４０ａと点灯信号発生部１４０ｂとを分けて示したが、これらをまとめて点灯信号発生部１４０と表記する。
さらに同様に、第１転送信号φ１ａと第１転送信号φ１ｂとを区別しない場合には第１転送信号φ１と表記し、第２転送信号φ２ａと第２転送信号φ２ｂとを区別しない場合には第２転送信号φ２と表記する。同様に、点灯信号φＩａと点灯信号φＩｂとを区別しない場合には点灯信号φＩと、書込信号φＷ１〜φＷ２０これらをまとめて書込信号φＷと表記する。
【００２８】
次に、発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０の配列について説明する。
発光チップ群＃ａに属する発光チップＣａ１〜Ｃａ２０は、回路基板６２上に、それぞれ基板８０の長辺方向に列状に配列されている。発光チップ群＃ｂに属する発光チップＣｂ１〜Ｃｂ２０も、同様にそれぞれ基板８０の長辺方向に一列に配列されている。そして、発光チップ群＃ａに属する発光チップＣａ１〜Ｃａ２０と発光チップ群＃ｂに属する発光チップＣｂ１〜Ｃｂ２０とが互いに向かい合い、発光素子が主走査方向であるＸ方向に予め定められた間隔で並ぶように、千鳥状に配列されている。
【００２９】
信号発生回路１１０と発光チップ群＃ａに属する発光チップＣａ１〜Ｃａ２０および発光チップ群＃ｂに属する発光チップＣｂ１〜Ｃｂ２０とを相互に接続する配線について説明する。
回路基板６２には、発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０のそれぞれの基板８０の裏面に設けられたＶｓｕｂ端子（後述の図７および図９参照）に接続され、基準電位Ｖｓｕｂを与える電源ライン２００ａが設けられている。そして、発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０に設けられたＶｇａ端子に接続され、電力供給のための電源電位Ｖｇａを与える電源ライン２００ｂが設けられている。
【００３０】
また、回路基板６２には、信号発生回路１１０の転送信号発生部１２０ａから、発光チップ群＃ａに属する発光チップＣａ１〜Ｃａ２０のφ１端子に、第１転送信号φ１ａを送信する第１転送信号ライン２０１ａ、および発光チップ群＃ａに属する発光チップＣａ１〜Ｃａ２０のφ２端子に、第２転送信号φ２ａを送信するための第２転送信号ライン２０２ａが設けられている。第１転送信号φ１ａおよび第２転送信号φ２ａは、発光チップ群＃ａに属する発光チップＣａ１〜Ｃａ２０に共通（並列）に送信される。
同様に、信号発生回路１１０の転送信号発生部１２０ｂから、発光チップ群＃ｂに属する発光チップＣｂ１〜Ｃｂ２０のφ１端子に、第１転送信号φ１ｂを送信するための第１転送信号ライン２０１ｂ、および発光チップ群＃ｂに属する発光チップＣｂ１〜Ｃｂ２０のφ２端子に、第２転送信号φ２ｂを送信するための第２転送信号ライン２０２ｂが設けられている。第１転送信号φ１ｂおよび第２転送信号φ２ｂは、発光チップ群＃ｂに属する発光チップＣｂ１〜Ｃｂ２０に共通（並列）に送信される。
【００３１】
そして、回路基板６２には、信号発生回路１１０の許可信号発生部１３０から、発光チップ群＃ａに属する発光チップＣａ１〜Ｃａ２０および発光チップ群＃ｂに属する発光チップＣｂ１〜Ｃｂ２０のφＥ端子に、許可信号φＥを送信するための許可信号ライン２０３が設けられている。許可信号φＥは、発光チップ群＃ａに属する発光チップＣａ１〜Ｃａ２０および発光チップ群＃ｂに属する発光チップＣｂ１〜Ｃｂ２０に共通（並列）に送信される。
【００３２】
さらに、回路基板６２には、信号発生回路１１０の点灯信号発生部１４０ａから、発光チップ群＃ａに属する発光チップＣａ１〜Ｃａ２０のφＩ端子に、点灯信号φＩａを送信するための点灯信号ライン２０４ａが設けられている。点灯信号φＩａは、発光チップＣａ１〜Ｃａ２０のそれぞれに対して設けられた電流制限抵抗ＲＩを介して、発光チップ群＃ａに属する発光チップＣａ１〜Ｃａ２０に共通（並列）に送信される。
同様に、信号発生回路１１０の点灯信号発生部１４０ｂから、発光チップ群＃ｂに属する発光チップＣｂ１〜Ｃｂ２０のφＩ端子に、点灯信号φＩｂを送信するための点灯信号ライン２０４ｂが設けられている。点灯信号φＩｂは、発光チップＣｂ１〜Ｃｂ２０のそれぞれに対して設けられた電流制限抵抗ＲＩを介して、発光チップ群＃ｂに属する発光チップＣｂ１〜Ｃｂ２０に共通（並列）に送信される。
【００３３】
さらにまた、回路基板６２には、信号発生回路１１０の書込信号発生部１５０から、発光チップ群＃ａに属する一つの発光チップＣａと発光チップ群＃ｂに属する一つの発光チップＣｂとで構成される発光チップ組毎に書込信号φＷ１〜φＷ２０を送信する書込信号ライン２０５〜２２４が設けられている。
例えば、書込信号ライン２０５は、発光チップ群＃ａに属する発光チップＣａ１のφＷ端子と発光チップ群＃ｂに属する発光チップＣｂ１のφＷ端子とに接続され、発光チップＣａ１と発光チップＣｂ１とで構成する発光チップ組＃１に対して書込信号φＷ１を送信する。書込信号ライン２０６は、発光チップ群＃ａに属する発光チップＣａ２のφＷ端子と発光チップ群＃ｂに属する発光チップＣｂ２のφＷ端子とに接続され、発光チップＣａ２と発光チップＣｂ２とで構成する発光チップ組＃２に対して書込信号φＷ２を送信する。以下同様にして、書込信号ライン２２４は、発光チップ群＃ａに属する発光チップＣａ２０のφＷ端子と発光チップ群＃ｂに属する発光チップＣｂ２０のφＷ端子とに接続され、発光チップＣａ２０と発光チップＣｂ２０とで構成する発光チップ組＃２０に対して書込信号φＷ２０を送信する。
【００３４】
以上説明したように、回路基板６２上のすべての発光チップＣａ１〜Ｃａ２０およびＣｂ１〜Ｃｂ２０に、基準電位Ｖｓｕｂと電源電位Ｖｇａが共通に供給される。
また、許可信号φＥも、発光チップ群＃ａ、＃ｂに関わらず、回路基板６２上のすべての発光チップＣａ１〜Ｃａ２０およびＣｂ１〜Ｃｂ２０に共通に送信される。
そして、第１転送信号φ１ａ、第２転送信号φ２ａ、点灯信号φＩａは、発光チップ群＃ａに属する発光チップＣａ１〜Ｃａ２０に対して共通に送信される。そして、第１転送信号φ１ｂ、第２転送信号φ２ｂ、点灯信号φＩｂは、発光チップ群＃ｂに属するＣｂ１〜Ｃｂ２０に対して共通に送信される。
一方、書込信号φＷ１〜φＷ２０は、発光チップ群＃ａに属する一つの発光チップＣと発光チップ群＃ｂに属する一つの発光チップＣとの構成する発光チップ組＃１〜＃２０のそれぞれに対して共通に送信される。
【００３５】
図５は、第１の実施の形態における発光装置６５の発光チップ群＃ａに属する発光チップＣａ１〜Ｃａ２０および発光チップ群＃ｂに属する発光チップＣｂ１〜Ｃｂ２０をマトリクスの各要素として配置して示した図である。
図５では、発光チップ群＃ａに属する発光チップＣａ１〜Ｃａ２０および発光チップ群＃ｂに属する発光チップＣｂ１〜Ｃｂ２０を２行×２０列のマトリクスの各要素として配置するとともに、信号発生回路１１０から発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０に送信される信号（第１転送信号φ１ａ、φ１ｂ、第２転送信号φ２ａ、φ２ｂ、点灯信号φＩａ、φＩｂ、許可信号φＥ、書込信号φＷ１〜φＷ２０）の配線（ライン）を示している。
上述したように、第１転送信号φ１ａ、第２転送信号φ２ａ、点灯信号φＩａは、発光チップ群＃ａに属する発光チップＣａ１〜Ｃａ２０に対して共通に送信される。そして、第１転送信号φ１ｂ、第２転送信号φ２ｂ、点灯信号φＩｂは、発光チップ群＃ｂに属する発光チップＣｂ１〜Ｃｂ２０に対して共通に送信されることが容易に理解できる。
一方、書込信号φＷ１〜φＷ２０は、発光チップ群＃ａに属する一つの発光チップＣａと発光チップ群＃ｂに属する一つの発光チップＣｂとが構成する発光チップ組＃１〜＃２０のそれぞれに対して共通に送信されることが容易に理解できる。
これに対し、許可信号φＥは、発光チップ群＃ａに属する発光チップＣａ１〜Ｃａ２０および発光チップ群＃ｂに属する発光チップＣｂ１〜Ｃｂ２０に共通に送信されることが容易に理解できる。
【００３６】
ここで、回路基板６２における配線（ライン）の数について説明する。
本実施の形態では、図４および５に示したように、発光チップ群を２個としたので、点灯信号ライン２０４ａ、２０４ｂの２本を用いる。さらに、第１転送信号ライン２０１ａおよび２０１ｂ、第２転送信号ライン２０２ａおよび２０２ｂ、電源ライン２００ａ、２００ｂに加え、許可信号ライン２０３、書込信号ライン２０５〜２２４を用いる。よって、配線の数は２９本となる。
なお、点灯信号ライン２０４ａおよび２０４ｂは、発光サイリスタＬに点灯のための電流を送信するため、抵抗が小さいことを要する。このため、点灯信号ライン２０４ａおよび２０４ｂには、幅の広い配線が必要になる。本実施の形態を適用する場合では、点灯信号ライン２０４ａおよび２０４ｂの２本であるので、発光装置６５の回路基板６２の面積が大きくなることが抑制される。
書込信号φＷ１〜φＷ２０は、後述する書込サイリスタＭ１、Ｍ２、Ｍ３、…のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…（後述する図６および図８参照）の電位を変化させるためのものであって、点灯信号ライン２０４ａおよび２０４ｂに比べ、流れる電流の値は小さい。よって、書込信号ライン２０５〜２２４には、幅の広い配線を要しない。すなわち、発光装置６５の回路基板６２の面積が大きくなることが抑制される。
【００３７】
本実施の形態を適用しない場合、すなわち発光装置６５の発光チップＣａ１〜Ｃａ２０およびＣｂ１〜Ｃｂ２０を群および組に分けない場合には、点灯信号φＩは、発光チップＣａ１〜Ｃａ２０およびＣｂ１〜Ｃｂ２０毎に送信される。発光チップＣａ１〜Ｃａ２０およびＣｂ１〜Ｃｂ２０の数を４０個とすると、点灯信号ライン２０４（図４の点灯信号ライン２０４ａおよび２０４ｂに相当）は４０本必要になる。これに加え、第１転送信号ライン２０１（図４の第１転送信号ライン２０１ａおよび２０１ｂに相当）が１本、第２転送信号ライン２０２（図４の第２転送信号ライン２０２ａおよび２０２ｂに相当）が１本、これに加え電源ライン２００ａ、２００ｂが必要となる。よって、発光装置６５に設けられる配線の数は４４本となる。
なお、本実施の形態を適用しない場合は、群および組を設けないため、許可信号ライン２０３および書き込み信号ライン２０５〜２２４を要しない。
しかし、前述したように発光サイリスタＬに点灯のための電流を送信する点灯信号ライン２０４は抵抗が小さいことを要する。よって、点灯信号ライン２０４には、幅の広い配線が必要になる。このため、本実施の形態を適用しない場合には、発光装置６５の回路基板６２上に幅の広い配線を４０本設けることになり、回路基板６２の面積が大きくなってしまう。
【００３８】
以上説明したように、本実施の形態を適用した場合には、本実施の形態を適用しない場合に比べ、配線の数が３／４になるとともに、回路基板６２の面積の増大を抑制しうる。
【００３９】
（発光チップＣａ）
図６は、自己走査型発光素子アレイ（ＳＬＥＤ）である発光チップＣａの回路構成を説明するための等価回路図である。なお、図６では、端子（Ｖｇａ端子、φ１端子、φ２端子、φＥ端子、φＷ端子、φＩ端子）を除いて、以下に説明する各素子は、後述する図７で説明するように、発光チップＣａ上のレイアウトに基づいて配置されている。
ここでは、発光チップＣａ１を例に、発光チップＣａを説明する。そこで、図６において、発光チップＣａを発光チップＣａ１（Ｃａ）と表記する。他の発光チップＣａ２〜Ｃａ２０の構成は、発光チップＣａ１と同じである。
なお、端子（Ｖｇａ端子、φ１端子、φ２端子、φＥ端子、φＷ端子、φＩ端子）の位置は、図４（ａ）と異なるが、説明の便宜上、図中左端に示した。また、基板８０の裏面にＶｓｕｂ端子が設けられている。
【００４０】
発光チップＣａ１（Ｃａ）は、前述したように基板８０（後述する図７参照）上に列状に配列された発光素子の一例としての発光サイリスタＬ１、Ｌ２、Ｌ３、…から構成される発光サイリスタ列（発光素子列１０２（図４参照））を備えている。
さらに、発光チップＣａ１（Ｃａ）は、発光サイリスタ列と同様に列状に配列された転送サイリスタＴ１、Ｔ２、Ｔ３、…から構成される転送サイリスタ列および同様に列状に配列された書込サイリスタＭ１、Ｍ２、Ｍ３、…から構成される書込サイリスタ列を備えている。
ここでは、転送サイリスタＴ１、Ｔ２、Ｔ３、…をそれぞれ区別しないときは、転送サイリスタＴと、書込サイリスタＭ１、Ｍ２、Ｍ３、…をそれぞれ区別しないときは書込サイリスタＭと表記する。
【００４１】
また、発光チップＣａ１（Ｃａ）は、転送サイリスタＴ１、Ｔ２、Ｔ３、…をそれぞれ番号順に２つをペアにしてそれぞれの間に第１の電気的手段の一例としての結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…を備えている。そして、転送サイリスタＴ１、Ｔ２、Ｔ３、…と書込サイリスタＭ１、Ｍ２、Ｍ３、…との間に第２の電気的手段の一例としての接続ダイオードＤｙ１、Ｄｙ２、Ｄｙ３、…を備えている。さらに、書込サイリスタＭ１、Ｍ２、Ｍ３、…と発光サイリスタＬ１、Ｌ２、Ｌ３、…との間に第３の電気的手段の一例としての接続ダイオードＤｚ１、Ｄｚ２、Ｄｚ３、…を備えている。
さらに、発光チップＣａ１（Ｃａ）は、電源線抵抗Ｒｇｘ１、Ｒｇｘ２、Ｒｇｘ３、…、電源線抵抗Ｒｇｙ１、Ｒｇｙ２、Ｒｇｙ３、…、電源線抵抗Ｒｇｚ１、Ｒｇｚ２、Ｒｇｚ３、…を備えている。
【００４２】
ここで、発光サイリスタＬなどと同様に、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…、接続ダイオードＤｙ１、Ｄｙ２、Ｄｙ３、…、接続ダイオードＤｚ１、Ｄｚ２、Ｄｚ３、…、電源線抵抗Ｒｇｘ１、Ｒｇｘ２、Ｒｇｘ３、…、電源線抵抗Ｒｇｙ１、Ｒｇｙ２、Ｒｇｙ３、…、電源線抵抗Ｒｇｚ１、Ｒｇｚ２、Ｒｇｚ３、…のそれぞれを区別しないときは、結合ダイオードＤｘ、接続ダイオードＤｙ、接続ダイオードＤｚ、電源線抵抗Ｒｇｘ、電源線抵抗Ｒｇｙ、電源線抵抗Ｒｇｚと表記する。
【００４３】
なお、発光サイリスタ列の発光サイリスタＬ１、Ｌ２、Ｌ３、…、転送サイリスタ列の転送サイリスタＴ１、Ｔ２、Ｔ３、…、書込サイリスタ列の書込サイリスタＭ１、Ｍ２、Ｍ３、…は、図６中において、左側から番号順に配列されている。さらに、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…、接続ダイオードＤｙ１、Ｄｙ２、Ｄｙ３、…、接続ダイオードＤｙ１、Ｄｙ２、Ｄｙ３、…、電源線抵抗Ｒｇｘ１、Ｒｇｘ２、Ｒｇｘ３、…、電源線抵抗Ｒｇｙ１、Ｒｇｙ２、Ｒｇｙ３、…、電源線抵抗Ｒｇｚ１、Ｒｇｚ２、Ｒｇｚ３、…も、同様に、図中左側から番号順に配列されている。
そして、発光サイリスタ列、転送サイリスタ列、書込サイリスタ列は、図６中上から、転送サイリスタ列、書込サイリスタ列、発光サイリスタ列の順に並べられている。
【００４４】
なお、図６では発光サイリスタ列において発光サイリスタＬ１〜Ｌ６の部分を中心に示しているが、発光サイリスタ列における発光サイリスタＬの数は、予め定められた個数とすればよい。本実施の形態で、発光サイリスタＬの数を例えば１２８個とすると、転送サイリスタＴ、書込サイリスタＭのそれぞれの数も１２８個である。同様に、接続ダイオードＤｙ、接続ダイオードＤｚ、電源線抵抗Ｒｇｘ、電源線抵抗Ｒｇｙ、電源線抵抗Ｒｇｚの数も１２８個である。しかし、結合ダイオードＤｘの数は、転送サイリスタＴの数より１少ない１２７個である。
なお、転送サイリスタＴおよび書込サイリスタＭのそれぞれの数は、発光サイリスタＬの数より多くてもよい。
【００４５】
そして、発光チップＣａ１（Ｃａ）は、１個のスタートダイオードＤｘ０を備えている。さらに、後述する第１転送信号φ１を送信する第１転送信号線７２と第２転送信号φ２を送信する第２転送信号線７３とに過剰な電流が流れるのを防止するための電流制限抵抗Ｒ１および電流制限抵抗Ｒ２を備えている。
さらにまた、第１の許可サイリスタの一例としての許可サイリスタＳａ、電源線抵抗Ｒｇａ、第１の許可抵抗の一例としての許可抵抗Ｒａ、第２の許可抵抗の一例としての許可抵抗Ｒｂ、書込抵抗ＲＷを備えている。
【００４６】
なお、上記のサイリスタ（発光サイリスタＬ、転送サイリスタＴ、書込サイリスタＭ、許可サイリスタＳａ）は、アノード端子、カソード端子、ゲート端子の３端子を有する半導体素子である。
ここでは、転送サイリスタＴのアノード端子を第１のアノード端子、カソード端子を第１のカソード端子、ゲート端子を第１のゲート端子と表記することがある。同様に、書込サイリスタＭのアノード端子を第２のアノード端子、カソード端子を第２のカソード端子、ゲート端子を第２のゲート端子と表記することがある。さらに、発光サイリスタＬのアノード端子を第３のアノード端子、カソード端子を第３のカソード端子、ゲート端子を第３のゲート端子と表記することがある。許可サイリスタＳａのアノード端子を第４のアノード端子、カソード端子を第４のカソード端子、ゲート端子を第４のゲート端子と表記することがある。
【００４７】
次に、発光チップＣａ１（Ｃａ）における各素子の電気的な接続について説明する。
転送サイリスタＴのアノード端子、書込サイリスタＭのアノード端子、発光サイリスタＬのアノード端子、許可サイリスタＳａのアノード端子は、発光チップＣａ１（Ｃａ）の基板８０に接続されている（アノードコモン）。
そして、これらのアノード端子は、基板８０裏面に設けられた裏面電極８５（後述の図７参照）であるＶｓｕｂ端子を介して電源ライン２００ａ（図４参照）に接続されている。この電源ライン２００ａには、基準電位Ｖｓｕｂが供給される。
【００４８】
転送サイリスタＴの配列に沿って、奇数番号の転送サイリスタＴ１、Ｔ３、Ｔ５、…のカソード端子は、第１転送信号線７２に接続されている。そして、第１転送信号線７２は、転送サイリスタＴ１側において、電流制限抵抗Ｒ１を介して、φ１端子に接続されている。このφ１端子には、第１転送信号ライン２０１ａ（図４参照）が接続され、第１転送信号φ１ａが送信される。
【００４９】
一方、転送サイリスタＴの配列に沿って、偶数番号の転送サイリスタＴ２、Ｔ４、Ｔ６、…のカソード端子は、第２転送信号線７３に接続されている。そして、第２転送信号線７３は、転送サイリスタＴ２側において、電流制限抵抗Ｒ２を介して、φ２端子に接続されている。このφ２端子には、第２転送信号ライン２０２ａ（図４参照）が接続され、第２転送信号φ２ａが送信される。
【００５０】
書込サイリスタＭのカソード端子は、書込信号線７４に接続されている。そして、書込信号線７４は、書込サイリスタＭ１側において、書込抵抗ＲＷを介して、書込信号端子の一例としてのφＷ端子に接続されている。発光チップＣａ１では、このφＷ端子に書込信号ライン２０５（図４参照）が接続され、書込信号φＷ１が送信される。
なお、図４に示したように、他の発光チップＣａ２〜Ｃａ２０のφＷ端子には、それぞれ書き込み信号ライン２０６〜２２４が接続され、書込信号φＷ２〜φＷ２０が送信される。
【００５１】
書込信号線７４は、書込サイリスタＭ１と書込抵抗ＲＷとの間において分岐し、直列接続された許可抵抗ＲｂおよびＲａをこの順に介して、許可信号端子の一例としてのφＥ端子に接続されている。このφＥ端子には、許可信号ライン２０３（図４参照）が接続され、許可信号φＥが送信される。
【００５２】
発光サイリスタＬのカソード端子は、点灯信号線７５に接続されている。そして、点灯信号線７５は、発光サイリスタＬ１側において、φＩ端子に接続されている。このφＩ端子には、点灯信号ライン２０４ａ（図４参照）が接続され、点灯信号φＩａが送信される。
なお、点灯信号発生部１４０ａとφＩ端子との間には、図４で示したように、電流制限抵抗ＲＩが設けられているが、図６では記載を省略している。
【００５３】
転送サイリスタＴのゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…は、同じ番号の書込サイリスタＭ１、Ｍ２、Ｍ３、…のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…に、１対１で、それぞれ接続ダイオードＤｙ１、Ｄｙ２、Ｄｙ３、…を介して接続されている。すなわち、接続ダイオードＤｙ１、Ｄｙ２、Ｄｙ３、…のアノード端子は、転送サイリスタＴ１、Ｔ２、Ｔ３、…のゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…に接続され、接続ダイオードＤｙ１、Ｄｙ２、Ｄｙ３、…のカソード端子は、書込サイリスタＭ１、Ｍ２、Ｍ３、…のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…に接続されている。
【００５４】
一方、書込サイリスタＭ１、Ｍ２、Ｍ３、…のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…は、同じ番号の発光サイリスタＬ１、Ｌ２、Ｌ３、…のゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、…に、１対１で、それぞれ接続ダイオードＤｚ１、Ｄｚ２、Ｄｚ３、…を介して接続されている。すなわち、接続ダイオードＤｚ１、Ｄｚ２、Ｄｚ３、…のアノード端子は、書込サイリスタＭ１、Ｍ２、Ｍ３、…のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…に接続され、接続ダイオードＤｚ１、Ｄｚ２、Ｄｚ３、…のカソード端子は、発光サイリスタＬ１、Ｌ２、Ｌ３、…のゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、…に接続されている。
【００５５】
ここでも、ゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…、ゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…、ゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、…のそれぞれを区別しないときは、ゲート端子Ｇｔ、ゲート端子Ｇｍ、ゲート端子Ｇｌと表記する。
接続ダイオードＤｙは、転送サイリスタＴのゲート端子Ｇｔから、書込サイリスタＭのゲート端子Ｇｍに電流が流れる方向で接続されている。同様に、接続ダイオードＤｚは、書込サイリスタＭのゲート端子Ｇｍから、発光サイリスタＬのゲート端子Ｇｌに電流が流れる方向で接続されている。
【００５６】
転送サイリスタＴ１、Ｔ２、Ｔ３、…のそれぞれのゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…を番号順に２個ずつペアとしたゲート端子Ｇｔ間に、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…がそれぞれ接続されている。すなわち、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…はそれぞれがゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…で順に挟まれるように直列接続されている。そして、結合ダイオードＤｘ１の向きは、ゲート端子Ｇｔ１からゲート端子Ｇｔ２に向かって電流が流れる方向に接続されている。他の結合ダイオードＤｘ２、Ｄｘ３、Ｄｘ４、…についても同様である。
転送サイリスタＴのゲート端子Ｇｔは、転送サイリスタＴのそれぞれに対応して設けられた電源線抵抗Ｒｇｘを介して電源線７１に接続されている。そして、電源線７１はＶｇａ端子に接続されている。Ｖｇａ端子は電源ライン２００ｂ（図４参照）に接続されて、電源電位Ｖｇａが供給される。
書込サイリスタＭのゲート端子Ｇｍは、書込サイリスタＭのそれぞれに対応して設けられた電源線抵抗Ｒｇｙを介して電源線７１に接続されている。
発光サイリスタＬのゲート端子Ｇｌは、発光サイリスタＬのそれぞれに対応して設けられた電源線抵抗Ｒｇｚを介して電源線７１に接続されている。
【００５７】
そして、転送サイリスタ列の一端側の転送サイリスタＴ１のゲート端子Ｇｔ１は、スタートダイオードＤｘ０のカソード端子に接続されている。一方、スタートダイオードＤｘ０のアノード端子は、第２転送信号線７３に接続されている。
【００５８】
さらに、許可サイリスタＳａのゲート端子Ｇｓａは、電源線抵抗Ｒｇａを介して電源線７１に接続されている。さらに、許可サイリスタＳａのカソード端子Ｋｓａは直列接続された許可抵抗ＲａとＲｂとの間に接続されている。
【００５９】
図７は、発光チップＣａの平面レイアウト図および断面図である。図７は、図６と異なって、信号発生回路１１０との接続関係を示していないので、発光チップＣａ１を例とすることを要しない。よって、図７では、発光チップＣａと表記する。図７（ａ）は、発光チップＣａの平面レイアウト図であって、発光サイリスタＬ１〜Ｌ４、書込サイリスタＭ１〜Ｍ４、転送サイリスタＴ１〜Ｔ４を中心とした部分を示している。図７（ｂ）は、図７（ａ）に示したＶＩＩＢ−ＶＩＩＢ線での断面図である。よって、図７（ｂ）の断面図には、図中下より発光サイリスタＬ１、接続ダイオードＤｚ１、電源線抵抗Ｒｇｚ１、電源線抵抗Ｒｇｙ１、接続ダイオードＤｙ１、転送サイリスタＴ１、結合ダイオードＤｘ１の断面が示されている。なお、図７（ａ）および（ｂ）の図中には、主要な素子や端子を名前により表記している。
図７（ａ）では、各素子間を接続する配線を、電源線７１を除いて、実線で示している。また、図７（ｂ）では、各素子間を接続する配線の記載を省略している。
【００６０】
発光チップＣａは、図７（ｂ）に示すように、例えばＧａＡｓやＧａＡｌＡｓなどの化合物半導体から構成されている。すなわち、発光チップＣａは、ｐ型の基板８０上に基板８０に接して設けられたｐ型の第１半導体層８１、ｐ型の第１半導体層８１上に第１半導体層８１に接して設けられたｎ型の第２半導体層８２、ｎ型の第２半導体層８２上に第２半導体層８２に接して設けられたｐ型の第３半導体層８３、ｐ型の第３半導体層８３上に第３半導体層８３に接して設けられたｎ型の第４半導体層８４が、基板８０を除いた部分において、相互に分離されて構成された複数の島（アイランド）（第１アイランド３０１〜第１１アイランド３１１）を備えている。なお、一部のアイランドは、最上層のｎ型の第４半導体層８４を備えていない。
【００６１】
図７（ａ）に示すように、第１アイランド３０１には、発光サイリスタＬ１が設けられている。第２アイランド３０２には、書込サイリスタＭ１および接続ダイオードＤｚ１が設けられている。
第３アイランド３０３は、図７（ａ）に示すように、図中において左右に延びた幹部と幹部から分かれた複数の枝部とから構成されている。そして、幹部に電源線７１が設けられ、枝部に電源線抵抗Ｒｇｘ、Ｒｇｙ、Ｒｇｚ、Ｒｇａが設けられている。
第４アイランド３０４には、転送サイリスタＴ１、結合ダイオードＤｘ１、接続ダイオードＤｙ１が設けられている。第５アイランド３０５には、スタートダイオードＤｘ０が設けられている。第６アイランド３０６には電流制限抵抗Ｒ１、第７アイランド３０７には電流制限抵抗Ｒ２、第８アイランド３０８には許可抵抗Ｒｂ、第９アイランド３０９には許可サイリスタＳａ、第１０アイランド３１０には許可抵抗Ｒａが設けられている。第１１アイランド３１１には書込抵抗ＲＷが設けられている。
そして、発光チップＣａには、第１アイランド３０１、第２アイランド３０２、第４アイランド３０４と同様なアイランドが、並列して形成されている。これらのアイランドには、発光サイリスタＬ２、Ｌ３、Ｌ４、…、書込サイリスタＭ２、Ｍ３、Ｍ４、…、転送サイリスタＴ２、Ｔ３、Ｔ４、…等が、第１アイランド３０１、第２アイランド３０２、第４アイランド３０４と同様に設けられている。これらについては、説明を省略する。
そしてまた、図７（ｂ）に示すように、基板８０の裏面にはＶｓｕｂ端子となる裏面電極８５が設けられている。
【００６２】
さらに、図７（ａ）および図７（ｂ）により、第１アイランド３０１〜第１１アイランド３１１について詳細に説明する。
第１アイランド３０１に設けられた発光サイリスタＬ１は、基板８０をアノード端子、ｎ型の第４半導体層８４の領域１１１上に形成されたｎ型オーミック電極１２１をカソード端子、ｎ型の第４半導体層８４を除去して露出させたｐ型の第３半導体層８３上に形成されたｐ型オーミック電極１３１をゲート端子Ｇｌ１とする。そして、ｎ型オーミック電極１２１の部分を除くｎ型の第４半導体層８４の領域１１１の表面から光を放出する。
【００６３】
第２アイランド３０２に設けられた書込サイリスタＭ１は、基板８０をアノード端子、ｎ型の第４半導体層８４上に形成されたｎ型オーミック電極１２３をカソード端子、ｎ型の第４半導体層８４を除去して露出させたｐ型の第３半導体層８３上のｐ型オーミック電極１３２をゲート端子Ｇｍ１とする。
同じく第２アイランド３０２に設けられた接続ダイオードＤｚ１は、ｎ型の第４半導体層８４の領域１１２上に設けられたｎ型オーミック電極１２２をカソード端子、ｐ型の第３半導体層８３上に形成されたｐ型オーミック電極１３２（ゲート端子Ｇｍ１）をアノード端子として形成されている。
【００６４】
第３アイランド３０３に設けられた電源線抵抗Ｒｇｘ、Ｒｇｙ、Ｒｇｚ、Ｒｇａは、ｐ型の第３半導体層８３上に形成された２つのｐ型オーミック電極間に形成されている。そして、２つのｐ型オーミック電極間のｐ型の第３半導体層８３を抵抗として用いている。例えば、電源線抵抗Ｒｇｚ１は、ｐ型の第３半導体層８３上に設けられたｐ型オーミック電極１３３と１３４との間のｐ型の第３半導体層８３を抵抗として形成されている。電源線抵抗Ｒｇｘ１は、ｐ型の第３半導体層８３上に設けられたｐ型オーミック電極１３４と１３５との間のｐ型の第３半導体層８３を抵抗として形成されている。電源線抵抗Ｒｇｙ１は、ｐ型の第３半導体層８３上に設けられたｐ型オーミック電極１３４と１３６との間のｐ型の第３半導体層８３を抵抗として形成されている。電源線抵抗Ｒｇａは、ｐ型の第３半導体層８３上に設けられたｐ型オーミック電極１３４と１６１との間のｐ型の第３半導体層８３を抵抗として形成されている。
【００６５】
第４アイランド３０４に設けられた転送サイリスタＴ１は、基板８０をアノード端子、ｎ型の第４半導体層８４の領域１１４上に形成されたｎ型オーミック電極１２５をカソード端子、ｎ型の第４半導体層８４を除去して露出させたｐ型の第３半導体層８３上に形成されたｐ型オーミック電極１３７をゲート端子Ｇｔ１とする。
同じく第４アイランド３０４に設けられた接続ダイオードＤｙ１は、ｎ型の第４半導体層８４の領域１１３上に設けられたｎ型オーミック電極１２４をカソード端子、ｐ型の第３半導体層８３上に形成されたｐ型オーミック電極１３７（ゲート端子Ｇｔ１）をアノード端子として形成されている。
さらに、同じく第４アイランド３０４に設けられた結合ダイオードＤｘ１は、ｎ型の第４半導体層８４の領域１１５上に設けられたｎ型オーミック電極１２６をカソード端子、ｐ型の第３半導体層８３上に形成されたｐ型オーミック電極１３７（ゲート端子Ｇｔ１）をアノード端子として形成されている。
【００６６】
第５アイランド３０５に設けられたスタートダイオードＤｘ０は、ｎ型の第４半導体層８４上に設けられたｎ型オーミック電極１２７をカソード端子、ｎ型の第４半導体層８４を除去して露出させたｐ型の第３半導体層８３上に形成されたｐ型オーミック電極１３８をアノード端子として形成されている。
第６アイランド３０６に設けられた電流制限抵抗Ｒ１、第７アイランド３０７に設けられた電流制限抵抗Ｒ２、第８アイランド３０８に設けられた許可抵抗Ｒｂ、第１０アイランド３１０に設けられた許可抵抗Ｒａ、第１１アイランド３１１に設けられた書込抵抗ＲＷは、電源線抵抗Ｒｇｘ１、Ｒｇｙ１、Ｒｇｚ１、Ｒｇａと同様に、ｐ型の第３半導体層８３上に形成された一組のｐ型オーミック電極（符号なし）間のｐ型の第３半導体層８３を抵抗として用いている。
【００６７】
第９アイランド３０９に設けられた許可サイリスタＳａは、ｎ型の第４半導体層８４上に設けられたｎ型オーミック電極１２８をカソード端子、ｎ型の第４半導体層８４を除去して露出させたｐ型の第３半導体層８３上に設けられたｐ型オーミック電極１３９をゲート端子Ｇｓａとして形成されている。
【００６８】
図７（ａ）において、発光チップＣａにおける各素子間の接続関係を説明する。
第１アイランド３０１の発光サイリスタＬ１のカソード端子であるｎ型オーミック電極１２１は点灯信号線７５に接続されている。点灯信号線７５はφＩ端子に接続されている。発光サイリスタＬ１のゲート端子Ｇｌ１であるｐ型オーミック電極１３１は、第２アイランド３０２の接続ダイオードＤｚ１のカソード端子であるｎ型オーミック電極１２２に接続されている。説明を省略するが、発光サイリスタＬ２、Ｌ３、Ｌ４、…についても同様である。
【００６９】
第２アイランド３０２の書込サイリスタＭ１のカソード端子であるｎ型オーミック電極１２３は、書込信号線７４に接続されている。そして、書込信号線７４は、第１１アイランド３１１に設けられた書込抵抗ＲＷの一方の端子に接続されている。書込抵抗ＲＷの他方の端子は、φＷ端子に接続されている。
書込抵抗ＲＷの一方の端子は、第８アイランド３０８に設けられた許可抵抗Ｒｂの一方の端子に接続されている。許可抵抗Ｒｂの他方の端子は、第９アイランド３０９に設けられた許可サイリスタＳａのカソード端子であるｎ型オーミック電極１２８に接続されている。そして、許可サイリスタＳａのカソード端子であるｎ型オーミック電極１２８は、第１０アイランド３１０に設けられた許可抵抗Ｒａの一方の端子に接続されている。許可抵抗Ｒａの他方の端子は、φＥ端子に接続されている。
【００７０】
第２アイランド３０２の接続ダイオードＤｚ１のカソード端子であるｎ型オーミック電極１２２は第３アイランド３０３に設けられた電源線抵抗Ｒｇｚ１のｐ型オーミック電極１３３に接続されている。
第２アイランド３０２の書込サイリスタＭ１のゲート端子Ｇｍ１であるｐ型オーミック電極１３２は、第３アイランド３０３に設けられた電源線抵抗Ｒｇｙ１のｐ型オーミック電極１３６に接続されている。電源線抵抗Ｒｇｙ１のｐ型オーミック電極１３６は、第４アイランド３０４に設けられた接続ダイオードＤｙ１のカソード端子であるｎ型オーミック電極１２４に接続されている。
【００７１】
そして、第３アイランド３０３に設けられた電源線抵抗Ｒｇｘ１のｐ型オーミック電極１３５は、第４アイランド３０４に設けられた転送サイリスタＴ１のゲート端子Ｇｔ１であるｐ型オーミック電極１３７に接続されている。
さらに、第３アイランド３０３に設けられたｐ型オーミック電極１３４はＶｇａ端子に接続されている。
【００７２】
第４アイランド３０４に設けられた転送サイリスタＴ１のカソード端子であるｎ型オーミック電極１２５は、第１転送信号線７２に接続されている。第１転送信号線７２は、第６アイランド３０６に設けられた電流制限抵抗Ｒ１を介してφ１端子に接続されている。
そして、第４アイランド３０４に設けられた結合ダイオードＤｘ１のカソード端子であるｎ型オーミック電極１２６は、隣接して設けられた転送サイリスタＴ２のゲート端子Ｇｔ２であるｐ型オーミック電極（符号なし）に接続されている。
一方、第４アイランド３０４に設けられた転送サイリスタＴ１のゲート端子Ｇｔ１であるｐ型オーミック電極１３７は、第５アイランド３０５に設けられたスタートダイオードＤｘ０のカソード端子であるｎ型の第４半導体層８４上に形成されたｎ型オーミック電極１２７に接続されている。
【００７３】
第５アイランド３０５に設けられたスタートダイオードＤｘ０のアノード端子であるｐ型の第３半導体層８３上に形成されたｐ型オーミック電極１３８は、偶数番号の転送サイリスタＴのカソード端子であるｎ型の第４半導体層８４上に形成されたｎ型オーミック電極（符号なし）と接続されるとともに、第７アイランド３０７に設けられた電流制限抵抗Ｒ２を介してφ２端子に接続されている。
第９アイランド３０９のｐ型の第３半導体層８３上に形成されたｐ型オーミック電極１３９は、第３アイランド３０３のｐ型の第３半導体層８３上に形成されたｐ型オーミック電極１６１に接続されている。
ここでは説明を省略するが、他の発光サイリスタＬ、転送サイリスタＴ、書込サイリスタＭ、結合ダイオードＤｘ、接続ダイオードＤｙ、Ｄｚについても同様である。
このようにして、図６に示した発光チップＣａ１（Ｃａ）の回路構成が形成される。
【００７４】
（発光チップＣｂ）
図８は、自己走査型発光素子アレイ（ＳＬＥＤ）である発光チップＣｂの回路構成を説明するための等価回路図である。なお、図８では、端子（Ｖｇａ端子、φ１端子、φ２端子、φＥ端子、φＷ端子、φＩ端子）を除いて、以下に説明する各素子は、後述する図９で説明するように、発光チップＣｂ上のレイアウトに基づいて配置されている。
ここでは、発光チップＣｂ１を例に、発光チップＣｂを説明する。そこで、図８において、発光チップＣｂを発光チップＣｂ１（Ｃｂ）と表記する。他の発光チップＣｂ２〜Ｃｂ２０の構成は、発光チップＣｂ１と同じである。
なお、端子（Ｖｇａ端子、φ１端子、φ２端子、φＥ端子、φＷ端子、φＩ端子）の位置は、図４（ａ）と異なるが、説明の便宜上、図中左端に示した。また、基板８０の裏面にＶｓｕｂ端子が設けられている。
【００７５】
発光チップＣｂ１（Ｃｂ）は、図６において説明した発光チップＣａ１（Ｃａ）における、φＥ端子に接続された許可抵抗Ｒａ、Ｒｂおよび許可サイリスタＳａ（電源線抵抗Ｒｇａを含む。）の代わりに、第２の許可サイリスタの一例としての許可サイリスタＳｂ（電源線抵抗Ｒｇｂを含む。）、許可ダイオードＤｓおよび第３の許可抵抗の一例としての許可抵抗Ｒｃ、第４の許可抵抗の一例としての許可抵抗Ｒｄ、第５の許可抵抗の一例としての許可抵抗Ｒｅを備えている。
発光チップＣｂ１（Ｃｂ）の他の構成は、図６に示した発光チップＣａ１（Ｃａ）と同様である。よって、以下では、発光チップＣｂ１（Ｃｂ）において、発光チップＣａ１（Ｃａ）と異なる部分を説明し、同様の部分には、同じ符号を付して詳細な説明を省略する。
【００７６】
発光チップＣｂ１（Ｃｂ）における許可サイリスタＳｂ、許可ダイオードＤｓおよび許可抵抗Ｒｃ、Ｒｄ、Ｒｅの電気的な接続について説明する。
転送サイリスタＴのアノード端子、書込サイリスタＭのアノード端子、発光サイリスタＬのアノード端子、許可サイリスタＳｂのアノード端子は、発光チップＣｂ１（Ｃｂ）の基板８０に接続されている（アノードコモン）。
書込サイリスタＭのカソード端子が接続された書込信号線７４は、書込サイリスタＭ１側において、書込抵抗ＲＷを介して、書込信号端子の一例としてのφＷ端子に接続されている。発光チップＣｂ１では、このφＷ端子に書込信号ライン２０５（図４参照）が接続され、書込信号φＷ１が送信される。
なお、図４に示したように、他の発光チップＣｂ２〜Ｃｂ２０のφＷ端子には、それぞれ書き込み信号ライン２０６〜２２４が接続され、書込信号φＷ２〜φＷ２０が送信される。
【００７７】
書込信号線７４は、書込サイリスタＭ１と書込抵抗ＲＷとの間で分岐し、許可抵抗Ｒｃを介して、許可ダイオードＤｓのアノード端子Ａｓに接続されている。許可ダイオードＤｓのカソード端子は、許可信号端子の一例としてのφＥ端子に接続されている。このφＥ端子には、許可信号ライン２０３（図４参照）が接続され、許可信号φＥが送信される。
許可ダイオードＤｓのアノード端子Ａｓは、許可抵抗Ｒｄを介して許可サイリスタＳｂのゲート端子Ｇｓｂに接続されている。許可ダイオードＤｓのカソード端子は、許可抵抗Ｒｅを介して、許可サイリスタＳｂのゲート端子Ｇｓｂに接続されている。
さらに、許可サイリスタＳｂのカソード端子Ｋｓｂは、電源線抵抗Ｒｇｂを介して電源線７１に接続されている。
【００７８】
なお、発光チップＣｂ１（Ｃｂ）のφ１端子には、第１転送信号ライン２０１ｂ（図４参照）が接続され、第１転送信号φ１ｂが送信される。φ２端子には、第２転送信号ライン２０２ｂ（図４参照）が接続され、第２転送信号φ２ｂが送信される。
また、発光チップＣｂ１（Ｃｂ）のφＩ端子には、点灯信号ライン２０４ｂ（図４参照）が接続され、点灯信号φＩｂが送信される。
なお、点灯信号発生部１４０ｂとφＩ端子との間には、図４で示したように、電流制限抵抗ＲＩが設けられているが、図８では記載を省略している。
許可サイリスタＳｂのアノード端子を第５のアノード端子、カソード端子を第５のカソード端子、ゲート端子を第５のゲート端子と表記することがある。
【００７９】
図９は、発光チップＣｂの平面レイアウト図および断面図である。図９は、図８と異なって、信号発生回路１１０との接続関係を示していないので、発光チップＣｂ１を例とすることを要しない。よって、図９では、発光チップＣｂと表記する。図９（ａ）は、発光チップＣｂの平面レイアウト図であって、発光サイリスタＬ１〜Ｌ４、書込サイリスタＭ１〜Ｍ４、転送サイリスタＴ１〜Ｔ４を中心とした部分を示している。図９（ｂ）は、図９（ａ）に示したＩＸＢ−ＩＸＢ線での断面図である。なお、後述するように、図９（ａ）のＩＸＢ−ＩＸＢ線の部分は、図７（ａ）のＶＩＩＢ−ＶＩＩＢ線の部分と同じである。よって、図９（ｂ）に示す発光チップＣｂの断面図は、図７（ｂ）に示した発光チップＣａの断面図と同じである。
なお、図９（ａ）および（ｂ）の図中には、主要な素子や端子を名前により表記している。そして、図９（ａ）では、各素子間を接続する配線を、電源線７１を除いて、実線で示している。また、図９（ｂ）では、各素子間を接続する配線の記載を省略している。
【００８０】
図８で説明したように、図９に示す発光チップＣｂは、図７に示した発光チップＣａにおける、φＥ端子に接続された許可抵抗Ｒａ、Ｒｂおよび許可サイリスタＳａ（電源線抵抗Ｒｇａを含む。）の代わりに、許可サイリスタＳｂ（電源線抵抗Ｒｇｂを含む。）、許可ダイオードＤｓおよび許可抵抗Ｒｃ、Ｒｄ、Ｒｅを備えている。よって、以下では、許可サイリスタＳｂ、許可ダイオードＤｓおよび許可抵抗Ｒｃ、Ｒｄ、Ｒｅについて説明し、同様なものについては、同じ符号を付して説明を省略する。
【００８１】
発光チップＣｂは、発光チップＣａにおける許可抵抗Ｒａ、Ｒｂおよび許可サイリスタＳａを備えていないので、図７に示した、発光チップＣａにおける第８アイランド３０８、第９アイランド３０９、第１０アイランド３１０を備えていない。その代わり、発光チップＣｂは、図９に示すように、第１２アイランド３１２、第１３アイランド３１３、第１４アイランド３１４、第１５アイランド３１５を備えている。
第１２アイランド３１２には、許可サイリスタＳｂが設けられている。第１３アイランド３１３には、許可ダイオードＤｓおよび許可抵抗Ｒｃが設けられている。第１４アイランド３１４には許可抵抗Ｒｄが、第１５アイランド３１５には許可抵抗Ｒｅが設けられている。
よって、図９に示す、発光チップＣｂにおける第１アイランド３０１、第２アイランド３０２、第３アイランド３０３、第４アイランド３０４、第５アイランド３０５、第６アイランド３０６、第７アイランド３０７は、図７に示した、発光チップＣａにおける第１アイランド３０１、第２アイランド３０２、第３アイランド３０３、第４アイランド３０４、第５アイランド３０５、第６アイランド３０６、第７アイランド３０７とそれぞれ同じである。よって、図９（ｂ）に示すＩＸＢ−ＩＸＢ線の断面図は、図７（ｂ）に示したＶＩＩＢ−ＶＩＩＢ線の断面図と同じである。
【００８２】
第１２アイランド３１２に設けられた許可サイリスタＳｂは、ｎ型の第４半導体層８４上のｎ型オーミック電極１５１をカソード端子とし、ｎ型の第４半導体層８４を除去して露出させたｐ型の第３半導体層８３上に形成されたｐ型オーミック電極１６２をゲート端子Ｇｓｂとして構成されている。
第１３アイランド３１３に設けられた許可ダイオードＤｓは、ｎ型の第４半導体層８４上のｎ型オーミック電極１５２をカソード端子とし、ｎ型の第４半導体層８４を除去して露出させたｐ型の第３半導体層８３上に形成されたｐ型オーミック電極１６３をアノード端子Ａｓとして構成されている。また、許可抵抗Ｒｃは、ｐ型オーミック電極１６３と、ｎ型の第４半導体層８４を除去して露出させたｐ型の第３半導体層８３上に形成されたｐ型オーミック電極１６４との間のｐ型の第３半導体層８３を抵抗として用いている。
第１４アイランド３１４に設けられた許可抵抗Ｒｄおよび第１５アイランド３１５に設けられた許可抵抗Ｒｅは、前述の電流制限抵抗Ｒ１、Ｒ２または書込抵抗ＲＷと同様に、ｐ型の第３半導体層８３上に設けられた一対のｐ型オーミック電極間のｐ型の第３半導体層８３を抵抗として構成されている。
なお、図７に示した発光チップＣａにおける電源線抵抗Ｒｇａは、図９の発光チップＣｂにおいては電源線抵抗Ｒｇｂである。
【００８３】
次に、図９（ａ）において、許可サイリスタＳｂ、許可ダイオードＤｓおよび許可抵抗Ｒｃ、Ｒｄ、Ｒｅの接続関係を説明する。
発光チップＣｂにおいても、発光チップＣａと同様に、書込サイリスタＭ１のカソード端子であるｎ型の第４半導体層８４上のｎ型オーミック電極１２３は書込信号線７４に接続されている。書込信号線７４は、第１１アイランド３１１に設けられた書込抵抗ＲＷの一方の端子であるｐ型オーミック電極（符号なし）に接続されている。書込抵抗ＲＷの他方の端子であるｐ型オーミック電極（符号なし）はφＷ端子に接続されている。
書込信号線７４は、第１３アイランド３１３に設けられた許可抵抗Ｒｃの一方の端子であるｐ型オーミック電極１６４に接続されている。許可抵抗Ｒｃの他方の端子であるｐ型オーミック電極１６３は、第１４アイランド３１４に設けられた許可抵抗Ｒｄの一方の端子であるｐ型オーミック電極（符号なし）に接続されている。許可抵抗Ｒｄの他方の端子であるｐ型オーミック電極（符号なし）は第１２アイランド３１２に設けられた許可サイリスタＳｂのゲート端子Ｇｓｂであるｐ型オーミック電極１６２に接続されている。さらに、許可サイリスタＳｂのゲート端子Ｇｓｂであるｐ型オーミック電極１６２は、第１５アイランド３１５に設けられた許可抵抗Ｒｅの一方の端子であるｐ型オーミック電極（符号なし）に接続されている。許可抵抗Ｒｅの他方の端子であるｐ型オーミック電極（符号なし）はφＥ端子に接続されている。また、許可抵抗Ｒｅの他方の端子であるｐ型オーミック電極（符号なし）は、第１３アイランド３１３に設けられた許可ダイオードＤｓのカソード端子であるｎ型オーミック電極１５２に接続されている。そして、許可ダイオードＤｓのアノード端子であるｐ型オーミック電極１６３は、許可抵抗Ｒｃの他方の端子を兼ねている。
第１２アイランド３１２に設けられた許可サイリスタＳｂのカソード端子Ｋｓｂであるｎ型オーミック電極１５１は、第３アイランド３０３の枝部に設けられた電源線抵抗Ｒｇｂの一方の端子であるｐ型オーミック電極１６１に接続されている。
電源線抵抗Ｒｇｂの他方の端子であるｐ型オーミック電極１３４は、電源線７１を構成し、Ｖｇａ端子に接続されている。
以上説明したようにして、図８に示した発光チップＣｂ１（Ｃｂ）の回路構成が形成される。
【００８４】
（発光装置６５の動作）
次に、発光装置６５の動作について説明する。
発光装置６５は発光チップ群＃ａに属する発光チップＣａ１〜Ｃａ２０と発光チップ群＃ｂに属する発光チップＣｂ１〜Ｃｂ２０とを備えている（図３、４、５参照）。
図４に示したように、回路基板６２上のすべての発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０には、基準電位Ｖｓｕｂと電源電位Ｖｇａとが共通に供給される。
また、回路基板６２上のすべての発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０には、許可信号φＥが共通に送信される。
【００８５】
そして、発光チップ群＃ａに属する発光チップＣａ１〜Ｃａ２０には、第１転送信号φ１ａ、第２転送信号φ２ａ、点灯信号φＩａが共通に送信される。よって、発光チップ群＃ａに属する発光チップＣａ１〜Ｃａ２０は、並行して駆動される。
同様に、発光チップ群＃ｂに属する発光チップＣｂ１〜Ｃｂ２０には、第１転送信号φ１ｂ、第２転送信号φ２ｂ、点灯信号φＩｂが共通に送信される。よって、発光チップ群＃ｂに属する発光チップＣｂ１〜Ｃｂ２０、は並行して駆動される。
【００８６】
一方、書込信号φＷ１〜φＷ２０（φＷ）は、発光チップ群＃ａに属する一つの発光チップＣａと発光チップ群＃ｂに属する一つの発光チップＣｂとが構成する発光チップ組＃１〜＃２０のそれぞれに対して共通に送信される。例えば、発光チップ群＃ａに属する発光チップＣａ１と発光チップ群＃ｂに属する発光チップＣｂ１とを発光チップ組＃１として、書込信号φＷ１が共通に送信される。また、２０個の書込信号φＷ１〜φＷ２０は、同じタイミングで送信される。よって、発光チップ組＃１〜＃２０は並行して駆動される。
【００８７】
以上説明したように、発光チップ群＃ａに属する発光チップＣａ２〜Ｃａ２０は発光チップＣａ１と並行して駆動され、発光チップ群＃ｂの発光チップＣｂ２〜Ｃｂ２０は発光チップＣｂ１と並行して駆動されるので、発光チップ組＃１に属する発光チップＣａ１およびＣｂ１の動作を説明すれば足りる。なお、発光チップＣａ１とＣｂ１とは、発光チップ組＃１を構成し、発光チップ組＃２〜＃２０は発光チップ組＃１と並行して駆動されるので、発光チップ組＃１を構成する発光チップＣａ１とＣｂ１とを説明すれば足りる。
なお、上記においては、書込信号φＷ１〜φＷ２０は同じタイミングで送信されるとしたが、後述するように、書込信号φＷ１〜φＷ２０は、タイミングを互にずらして送信されてもよい。
【００８８】
＜サイリスタの動作＞
発光チップＣａ１およびＣｂ１の動作を説明する前に、サイリスタ（転送サイリスタＴ、書込サイリスタＭ、発光サイリスタＬ、許可サイリスタＳａ、Ｓｂ）の基本的な動作を説明する。サイリスタは、前述したように、アノード端子、カソード端子、ゲート端子の３端子を有する半導体素子である。
以下では、例として、図６、図７、図８、図９に示したようにサイリスタのアノード端子であるＶｓｕｂ端子に供給される基準電位Ｖｓｕｂを０Ｖ（ハイレベルの電位であって「Ｈ」と表記する。）、Ｖｇａ端子に供給される電源電位Ｖｇａを−３．３Ｖ（ローレベルの電位であって「Ｌ」と表記する。）とする。そして、サイリスタは、図７および図９に示したように、ＧａＡｓ、ＧａＡｌＡｓ等の化合物半導体によるｐ型半導体層、ｎ型半導体層を積層して構成されているとし、ｐｎ接合の拡散電位（順方向電位）Ｖｄを１．５Ｖとする。
【００８９】
アノード端子とカソード端子との間に流れる電流が小さいオフ状態のサイリスタは、しきい電圧より低い電位（絶対値が大きい負の電位）がカソード端子に供給されるとオン状態に移行（ターンオン）する。サイリスタは、ターンオンすると、アノード端子とカソード端子との間にオフ状態に比べ流れる電流が大きい状態（オン状態）になる。ここで、サイリスタのしきい電圧は、ゲート端子（転送サイリスタＴではゲート端子Ｇｔ、書込サイリスタＭではゲート端子Ｇｍ、発光サイリスタＬではゲート端子Ｇｌ、許可サイリスタＳａではゲート端子Ｇｓａ、許可サイリスタＳｂではゲート端子Ｇｓｂ）の電位から拡散電位Ｖｄを引いた値である。例えば、サイリスタのゲート端子の電位が−１．５Ｖであると、しきい電圧は−３Ｖとなる。すなわち、−３Ｖより低い電圧、例えば「Ｌ」である−３．３Ｖがカソード端子に送信されると、サイリスタがターンオンする。
オン状態のサイリスタは、ゲート端子がサイリスタのアノード端子の電位に近い電位になる。以下では、アノード端子を０Ｖ（「Ｈ」）に設定しているので、オン状態のサイリスタのゲート端子の電位は０Ｖ（「Ｈ」）となるとして説明する。また、オン状態のサイリスタのカソード端子はｐｎ接合の拡散電位Ｖｄに近い値となる。ここでは、カソード端子の電位は−１．７Ｖとなるとして説明する。
【００９０】
オン状態のサイリスタは、カソード端子の電位が、オン状態を維持するために必要な電位であれば、オン状態を維持しつづける。逆に、オン状態を維持するために必要な電位より高い電位（絶対値が小さい負の電位または正の電位）になると、オフ状態に移行（ターンオフ）する。
すなわち、オン状態のサイリスタのカソード端子の電位は上述したように−１．７Ｖであるので、オン状態のサイリスタは、カソード端子に−１．７Ｖより低い電位が継続的に印加され、オン状態を維持しうる電流が供給されると、オン状態が維持される。
一方、オン状態のサイリスタは、カソード端子に−１．７Ｖより高い電位が印加されると、ターンオフする。
以下の説明において、オン状態のサイリスタのカソード端子の電位を「Ｈ」（０Ｖ）にしてサイリスタをターンオフすることがあるが、「Ｈ」（０Ｖ）は、オン状態のサイリスタのカソード端子の電位である−１．７Ｖより高い電位であるとともに、カソード端子がアノード端子と同電位になることで、サイリスタがターンオフする。
【００９１】
以上のことから、サイリスタは、オン状態になると電流が流れた状態を維持し、ゲート端子の電位を変化させてもオフ状態に移行しない。すなわち、サイリスタはオン状態を維持（記憶、保持）する機能を有している。
【００９２】
上述したように、サイリスタのオン状態を維持するためにカソード端子に印加し続ける電位である−１．７Ｖは、ゲート端子の電位が−１．５Ｖであるときにサイリスタのしきい電圧である−３Ｖより、高い電位である。
なお、発光サイリスタＬは、ターンオンすると点灯（発光）し、ターンオフすると消灯（非点灯）する。オン状態の発光サイリスタＬの発光出力（光量）は、カソード端子とアノード端子間に流す電流によって決められる。
【００９３】
＜書込信号線７４の電位＞
次に、発光チップＣａおよびＣｂについて、φＥ端子の電位（φＥ）およびφＷ端子の電位（φＷ）と、書込信号線７４の電位（φＷＬ（Ｃａ））との関係について説明する。
まず、発光チップＣａについて説明する。
図１０は、発光チップＣａにおいて、φＥ端子の電位（φＥ）およびφＷ端子の電位（φＷ）と、書込信号線７４の電位（φＷＬ（Ｃａ））との関係について説明する図である。図１０（ａ）は、図６に示した発光チップＣａ１（Ｃａ）の等価回路から、φＥ端子、φＷ端子、Ｖｇａ端子とこれらに接続された許可サイリスタＳａ、許可抵抗Ｒａ、Ｒｂ、電源線抵抗Ｒｇａ、書込抵抗ＲＷの部分を取り出して示した等価回路である。図１０（ｂ）は、φＥ端子の電位（φＥ）およびφＷ端子の電位（φＷ）と、書込信号線７４の電位（φＷＬ（Ｃａ））との関係を示す図である。
なお、図１０（ｂ）に示すφＥ端子の電位（φＥ）およびφＷ端子の電位（φＷ）と、書込信号線７４の電位（φＷＬ（Ｃａ））との関係は、許可抵抗Ｒａ、Ｒｂの抵抗値を１ｋΩ、書込抵抗ＲＷの抵抗値を２ｋΩ、電源線抵抗Ｒｇａの抵抗値を２０ｋΩとして求めている。図１０（ｂ）では、φＷＬ（Ｃａ）は小数点２桁を四捨五入して示している。
【００９４】
ここでは、カソード端子が書込信号線７４に接続された書込サイリスタＭ（図６参照）はいずれもオフ状態にある場合を考える。すなわち、書込信号線７４の電位は、書込サイリスタＭに影響されることなく、φＥおよびφＷの電位によって決まる。
φＥ端子に送信される許可信号φＥは、「Ｈ」（０Ｖ）と、第１の電位レベル（以下、「Ｅ１」と記す。）と、第２の電位レベル（以下、「Ｅ２」と記す。）との３つの電位レベルを有する信号である。そして、例として「Ｅ１」を「Ｌ」である−３．３Ｖに、「Ｅ２」を−５．３Ｖとする。
一方、書込信号φＷは、「Ｈ」（０Ｖ）と、「Ｌ」（−３．３Ｖ）との２つの電位レベルを有する信号である。
【００９５】
図１０（ａ）に示すように、許可サイリスタＳａのゲート端子Ｇｓａは、電源線抵抗Ｒｇａを介して電源線７１に接続され、電源電位Ｖｇａ（「Ｌ」の−３．３Ｖ）が供給されている。よって、許可サイリスタＳａのしきい電圧はゲート端子Ｇｓａの電位からｐｎ接合の拡散電位Ｖｄ（−１．５Ｖ）を引いた−４．８Ｖである。すなわち、オフ状態の許可サイリスタＳａはカソード端子Ｋｓａに−４．８Ｖより低い電位（≦−４．８Ｖ）が印加されるとターンオンする。一方、オフ状態の許可サイリスタＳａはカソード端子Ｋｓａに−４．８Ｖより高い電位（＞−４．８Ｖ）が印加されてもターンオンせず、オフ状態を維持する。
【００９６】
図１０（ｂ）において、φＷが「Ｈ」（０Ｖ）およびφＥが「Ｈ」（０Ｖ）の場合、許可サイリスタＳａのカソード端子Ｋｓａも０Ｖであるので、しきい電圧が−４．８Ｖである許可サイリスタＳａはターンオンできず、オフ状態にある。よって、φＷＬ（Ｃａ）も「Ｈ」（０Ｖ）である。
次に、φＷが「Ｈ」（０Ｖ）でφＥが「Ｅ１」（−３．３Ｖ）である場合、許可サイリスタＳａのカソード端子Ｋｓａは、φＥが「Ｈ」（０Ｖ）から「Ｅ１」（−３．３Ｖ）に移行したタイミングにおいて−３．３Ｖになる。しかし、しきい電圧が−４．８Ｖである許可サイリスタＳａはターンオンできず、オフ状態にある。よって、φＷＬ（Ｃａ）は、「Ｈ」（０Ｖ）のφＷと「Ｅ１」（−３．３Ｖ）のφＥとの電位差が、許可抵抗Ｒａ、Ｒｂおよび書込抵抗ＲＷにより分圧されて−１．７Ｖとなる。
さらに、φＷが「Ｈ」（０Ｖ）でφＥが「Ｅ２」（−５．３Ｖ）である場合、許可サイリスタＳａのカソード端子Ｋｓａは、φＥが「Ｈ」（０Ｖ）から「Ｅ２」（−５．３Ｖ）に移行したタイミングにおいて−５．３Ｖになる。すると、しきい電圧が−４．８Ｖである許可サイリスタＳａがターンオンして、オン状態になる。これにより、許可サイリスタＳａのカソード端子Ｋｓａの電位が−１．７Ｖになる。よって、φＷＬ（Ｃａ）は、「Ｈ」（０Ｖ）のφＷと−１．７Ｖのカソード端子Ｋｓａとの電位差が、許可抵抗Ｒｂと書込抵抗ＲＷとで分圧された電位である−０．６Ｖとなる。
【００９７】
一方、図１０（ｂ）において、φＷが「Ｌ」（−３．３Ｖ）でφＥが「Ｈ」（０Ｖ）である場合、しきい電圧が−４．８Ｖである許可サイリスタＳａはターンオンできず、オフ状態にある。よって、φＷＬ（Ｃａ）は、「Ｌ」（−３．３Ｖ）のφＷと「Ｈ」（０Ｖ）のφＥとの電位差が、許可抵抗Ｒａ、Ｒｂおよび書込抵抗ＲＷにより分圧された電位である−１．７Ｖとなる。
次に、φＷが「Ｌ」（−３．３Ｖ）でφＥが「Ｅ１」（−３．３Ｖ）である場合、上述したように、しきい電圧が−４．８Ｖである許可サイリスタＳａはターンオンできず、オフ状態にある。φＷＬ（Ｃａ）は、φＷとφＥとが共に−３．３Ｖであるので、−３．３Ｖとなる。
さらに、φＷが「Ｌ」（−３．３Ｖ）でφＥが「Ｅ２」（−５．３Ｖ）である場合、上述したように許可サイリスタＳａがターンオンして、オン状態になる。これにより、許可サイリスタＳａのカソード端子Ｋｓａの電位が−１．７Ｖになる。よって、φＷＬ（Ｃａ）は、「Ｌ」（−３．３Ｖ）のφＷと−１．７Ｖのカソード端子Ｋｓａとの電位差が、許可抵抗Ｒｂと書込抵抗ＲＷとで分圧された電位である−２．２Ｖとなる。
【００９８】
以上説明したように、発光チップＣａでは、φＥが「Ｅ１」（−３．３Ｖ）で、φＷが「Ｌ」（−３．３Ｖ）の場合、φＷＬ（Ｃａ）が「Ｌ」（−３．３Ｖ）になる。すなわち、発光チップＣａは後述するように、φＥが「Ｅ１」（−３．３Ｖ）になることにより点灯が許可され、φＷが「Ｌ」（−３．３Ｖ）になることによって点灯（発光）する。
なお、φＷが「Ｌ」（−３．３Ｖ）でφＥが「Ｈ」（０Ｖ）の場合は、後述する発光装置６５の動作において表れない。
【００９９】
さて、発光チップＣｂについて説明する。
図１１は、発光チップＣｂにおいて、φＥ端子の電位（φＥ）およびφＷ端子の電位（φＷ）と、書込信号線７４の電位（φＷＬ（Ｃｂ））との関係について説明する図である。図１１（ａ）は、図８に示した発光チップＣｂ１（Ｃｂ）の等価回路から、φＥ端子、φＷ端子、Ｖｇａ端子とこれらに接続された許可サイリスタＳｂ、許可ダイオードＤｓ、許可抵抗Ｒｃ、Ｒｄ、Ｒｅ、書込抵抗ＲＷとを取り出して示した等価回路である。図１１（ｂ）は、φＥ端子の電位（φＥ）およびφＷ端子の電位（φＷ）と、書込信号線７４の電位（φＷＬ（Ｃｂ））との関係を示す図である。
なお、図１１（ｂ）に示すφＥ端子の電位（φＥ）およびφＷ端子の電位（φＷ）と、書込信号線７４の電位（φＷＬ（Ｃｂ））との関係は、許可抵抗Ｒｃおよび書込抵抗ＲＷの抵抗値を２ｋΩ、許可抵抗Ｒｄの抵抗値を４ｋΩ、許可抵抗Ｒｅの抵抗値を２０ｋΩ、電源線抵抗Ｒｇｂの抵抗値を２ｋΩとして求めている。そして、図１１（ｂ）ではφＷＬ（Ｃｂ）は小数点２桁を四捨五入して示している。
【０１００】
図１１（ａ）から分かるように、許可サイリスタＳｂのゲート端子Ｇｓｂは、許可抵抗Ｒｅを介して許可ダイオードＤｓのカソード端子に接続されるとともに、φＥ端子に接続されている。また、許可サイリスタＳｂのゲート端子Ｇｓｂは、許可抵抗Ｒｄを介して許可ダイオードＤｓのアノード端子Ａｓに接続され、さらに許可抵抗Ｒｃを介して書込信号線７４に接続されている。書込信号線７４は、書込抵抗ＲＷを介してφＷ端子に接続されている。
許可サイリスタＳｂのカソード端子Ｋｓｂは、電源線抵抗Ｒｇｂを介して電源線７１に接続され、電源電位Ｖｇａ（「Ｌ」の−３．３Ｖ）が供給されている。許可サイリスタＳｂは、ゲート端子Ｇｓｂの電位が−１．８Ｖより高い電位（≧−１．８Ｖ）となると、しきい電圧が−３．３Ｖより高い値（≧−３．３Ｖ）となって、ターンオンする。
後述するように、発光装置６５を動作状態にする初期状態において、Ｖｇａ端子が「Ｌ」（−３．３Ｖ）に設定されるとともに、φＥ端子（φＥ）およびφＷ端子(φＷ)は「Ｈ」（０Ｖ）に設定される。φＥおよびφＷが「Ｈ」（０Ｖ）となると、ゲート端子Ｇｓｂの電位も「Ｈ」（０Ｖ）になるので、許可サイリスタＳｂのしきい電圧は−３．３Ｖより高い−１．５Ｖになる。これにより、許可サイリスタＳｂがターンオンする。そして、許可サイリスタＳｂは、カソード端子Ｋｓｂに電源電位Ｖｇａ（−３．３Ｖ）が供給されているので、オン状態を維持し続ける。これにより、許可サイリスタＳｂのゲート端子Ｇｓｂの電位は「Ｈ」（０Ｖ）になる。
【０１０１】
図１１（ｂ）において、まずφＷが「Ｈ」（０Ｖ）およびφＥが「Ｈ」（０Ｖ）である場合、φＥ、φＷ、ゲート端子Ｇｓｂの電位が「Ｈ」（０Ｖ）であるので、φＷＬ（Ｃｂ）も「Ｈ」（０Ｖ）になる。
次に、φＷが「Ｈ」（０Ｖ）でφＥが「Ｅ１」（−３．３Ｖ）である場合、許可ダイオードＤｓのカソード端子が−３．３Ｖとなって、アノード端子Ａｓが０Ｖに近い値であるので、ｐｎ接合が順方向にバイアスされた状態（順バイアス）になる。これにより、許可ダイオードＤｓは、ｐｎ接合の拡散電位Ｖｄである−１．５Ｖの電位差を生じることになる。アノード端子Ａｓの電位は、オン状態の許可サイリスタＳｂおよび順バイアスの許可ダイオードＤｓの抵抗等を考慮して求めると−１．４Ｖとなる。よって、φＷＬ（Ｃｂ）は、「Ｈ」（０Ｖ）のφＷと−１．４Ｖのアノード端子Ａｓとの電位差が、許可抵抗Ｒｃおよび書込抵抗ＲＷにより分圧されて−０．６Ｖとなる。
さらに、φＷが「Ｈ」（０Ｖ）でφＥが「Ｅ２」（−５．３Ｖ）である場合、許可ダイオードＤｓは順バイアスであって、許可ダイオードＤｓのアノード端子Ａｓの電位は、オン状態の許可サイリスタＳｂおよび順バイアスの許可ダイオードＤｓの抵抗等を考慮して求めると−３．３Ｖとなる。よって、φＷＬ（Ｃｂ）は、「Ｈ」（０Ｖ）のφＷと−３．３Ｖのアノード端子Ａｓとの電位差が、許可抵抗Ｒｃと書込抵抗ＲＷとで分圧されて−１．５Ｖとなる。
【０１０２】
一方、図１１（ｂ）において、φＷが「Ｌ」（−３．３Ｖ）でφＥが「Ｈ」（０Ｖ）である場合、許可ダイオードＤｓのカソード端子の電位は０Ｖで、アノード端子Ａｓの電位は０Ｖに近い電位であるので、ｐｎ接合が逆方向にバイアスされた状態（逆バイアス）になる。よって、φＷＬ（Ｃｂ）は、「Ｌ」（−３．３Ｖ）のφＷと０Ｖのゲート端子Ｇｓｂの電位差が、許可抵抗Ｒｄ、Ｒｃと書込抵抗ＲＷとで分圧された−１．７Ｖとなる。
次に、φＷが「Ｌ」（−３．３Ｖ）でφＥが「Ｅ１」（−３．３Ｖ）である場合、上述したように、許可ダイオードＤｓはカソード端子が−３．３Ｖ、アノード端子Ａｓが−１．４Ｖの順バイアスになる。よって、φＷＬ（Ｃｂ）は、「Ｌ」（−３．３Ｖ）のφＷと−１．４Ｖのアノード端子Ａｓとの電位差が、許可抵抗Ｒｃおよび書込抵抗ＲＷにより分圧されて−２．５Ｖとなる。
さらに、φＷが「Ｌ」（−３．３Ｖ）でφＥが「Ｅ２」（−５．３Ｖ）である場合、上述したように、許可ダイオードＤｓは順バイアスとなって、アノード端子Ａｓの電位が−３．３Ｖとなる。よって、φＷとアノード端子Ａｓとが共に−３．３Ｖであるので、φＷＬ（Ｃｂ）は−３．３Ｖとなる。
【０１０３】
以上説明したように、発光チップＣｂでは、φＥが「Ｅ２」（−５．３Ｖ）で、φＷが「Ｌ」（−３．３Ｖ）の場合、φＷＬ（Ｃｂ）が「Ｌ」（−３．３Ｖ）になる。すなわち、発光チップＣｂは後述するように、φＥが「Ｅ２」（−５．３Ｖ）になることにより点灯が許可され、φＷが「Ｌ」（−３．３Ｖ）になることによって点灯（発光）する。
なお、φＷが「Ｌ」（−３．３Ｖ）で、φＥが「Ｈ」（０Ｖ）の状態は、後述する動作において表れない。
【０１０４】
図１２は、発光チップＣａおよびＣｂについて、φＥ端子の電位（φＥ）およびφＷ端子の電位（φＷ）と、書込信号線７４の電位（φＷＬ（Ｃａ）およびφＷＬ（Ｃｂ））との関係を示すタイミングチャートである。
図１２において、時刻ｔ１から時刻ｔ９まで、番号順に時間が経過するとする。
そして、φＥは、時刻ｔ１から時刻ｔ２において「Ｈ」（０Ｖ）であって、時刻ｔ２において「Ｈ」（０Ｖ）から「Ｅ１」（−３．３Ｖ）に移行する。そして、時刻ｔ５において、「Ｅ１」（−３．３Ｖ）から「Ｅ２」（−５．３Ｖ）に移行する。そして、時刻ｔ８において、「Ｅ２」（−５．３Ｖ）から「Ｈ」（０Ｖ）に移行し、時刻ｔ９まで、「Ｈ」（０Ｖ）を維持する。
一方、φＷは、時刻ｔ１から時刻ｔ３において、「Ｈ」（０Ｖ）であって、時刻ｔ３で「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。そして、時刻ｔ４において、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行し、時刻ｔ６において、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行し、時刻ｔ７において、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。そして、時刻ｔ９まで、「Ｈ」（０Ｖ）を維持する。
【０１０５】
まず、図１０（ｂ）を参照しつつ、発光チップＣａの書込信号線７４の電位（φＷＬ（Ｃａ））について説明する。
時刻ｔ１から時刻ｔ２では、φＥおよびφＷがともに「Ｈ」（０Ｖ）であるので、φＷＬ（Ｃａ）は「Ｈ」（０Ｖ）である。時刻ｔ２から時刻ｔ３では、φＥが「Ｅ１」（−３．３Ｖ）でφＷが「Ｈ」（０Ｖ）であるので、φＷＬ（Ｃａ）は−１．７Ｖである。時刻ｔ３から時刻ｔ４では、φＥが「Ｅ１」（−３．３Ｖ）でφＷが「Ｌ」（−３．３Ｖ）であるので、φＷＬ（Ｃａ）は−３．３Ｖになる。そして、時刻ｔ４から時刻ｔ５では、φＥが「Ｅ１」（−３．３Ｖ）でφＷが「Ｈ」（０Ｖ）であるので、φＷＬ（Ｃａ）は−１．７Ｖに戻る。
一方、時刻ｔ５から時刻ｔ６では、φＥが「Ｅ２」（−５．３Ｖ）でφＷが「Ｈ」（０Ｖ）であるので、φＷＬ（Ｃａ）は−０．６Ｖになる。なお、前述したように、時刻ｔ５において、許可サイリスタＳａがターンオンして、オン状態になっている。時刻ｔ６から時刻ｔ７では、φＥが「Ｅ２」（−５．３Ｖ）でφＷが「Ｌ」（−３．３Ｖ）であるので、φＷＬ（Ｃａ）は−２．２Ｖになる。このときも、許可サイリスタＳａはオン状態を維持している。そして、時刻ｔ７から時刻ｔ８では、φＥが「Ｅ２」（−５．３Ｖ）でφＷが「Ｌ」（−３．３Ｖ）であるので、φＷＬ（Ｃａ）は−０．６Ｖに戻る。このときも、許可サイリスタＳａはオン状態を維持している。
そして、時刻ｔ８から時刻ｔ９では、φＥおよびφＷがともに「Ｈ」（０Ｖ）であるので、φＷＬ（Ｃａ）が「Ｈ」（０Ｖ）に戻る。なお、時刻ｔ８において、許可サイリスタＳａは、カソード端子Ｋｓａの電位がアノード端子の電位と同じ「Ｈ」（０Ｖ）になるので、ターンオフする。
【０１０６】
次に、図１１（ｂ）を参照しつつ、発光チップＣｂの書込信号線７４の電位（φＷＬ（Ｃｂ））について説明する。
時刻ｔ１において、電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））が供給されるとする。φＥおよびφＷがともに「Ｈ」（０Ｖ）であるので、許可サイリスタＳｂがターンオンして、ゲート端子Ｇｓｂの電位を「Ｈ」（０Ｖ）にする。許可サイリスタＳｂは電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））が供給されている間、オン状態を維持する。
時刻ｔ１から時刻ｔ２では、φＥおよびφＷがともに「Ｈ」（０Ｖ）であるので、φＷＬ（Ｃｂ）は「Ｈ」（０Ｖ）である。時刻ｔ２から時刻ｔ３では、φＥが「Ｅ１」（−３．３Ｖ）でφＷが「Ｈ」（０Ｖ）であるので、φＷＬ（Ｃｂ）は−０．６Ｖである。時刻ｔ３から時刻ｔ４では、φＥが「Ｅ１」（−３．３Ｖ）でφＷが「Ｌ」（−３．３Ｖ）であるので、φＷＬ（Ｃｂ）は−２．５Ｖになる。そして、時刻ｔ４から時刻ｔ５では、φＥが「Ｅ１」（−３．３Ｖ）でφＷが「Ｈ」（０Ｖ）であるので、φＷＬ（Ｃｂ）は−０．６Ｖに戻る。
一方、時刻ｔ５から時刻ｔ６では、φＥが「Ｅ２」（−５．３Ｖ）でφＷが「Ｈ」（０Ｖ）であるので、φＷＬ（Ｃｂ）は−１．５Ｖになる。時刻ｔ６から時刻ｔ７では、φＥが「Ｅ２」（−５．３Ｖ）でφＷが「Ｌ」（−３．３Ｖ）であるので、φＷＬ（Ｃｂ）は−３．３Ｖになる。そして、時刻ｔ７から時刻ｔ８では、φＥが「Ｅ２」（−５．３Ｖ）でφＷが「Ｌ」（−３．３Ｖ）であるので、φＷＬ（Ｃｂ）は−１．５Ｖに戻る。
そして、時刻ｔ８から時刻ｔ９では、φＥおよびφＷがともに「Ｈ」（０Ｖ）であるので、φＷＬ（Ｃｂ）が「Ｈ」（０Ｖ）に戻る。
なお、許可サイリスタＳｂは、時刻ｔ１においてターンオンし、時刻ｔ９においてもオン状態を維持している。
【０１０７】
以上説明したように、φＷＬ（Ｃａ）またはφＷＬ（Ｃｂ）が「Ｌ」（−３．３Ｖ）になるφＥおよびφＷの組み合わせ、すなわちタイミングが異なることが分かる。
φＷＬ（Ｃａ）は、φＥが「Ｅ１」（−３．３Ｖ）で、φＷが「Ｌ」（−３．３Ｖ）の場合に、φＷＬ（Ｃｂ）は、φＥが「Ｅ２」（−５．３Ｖ）で、φＷが「Ｌ」（−３．３Ｖ）の場合に、「Ｌ」（−３．３Ｖ）になる。すなわち、φＷ端子の電位が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）になるタイミングにおけるφＥ端子の電位（φＥ）が「Ｅ１」（−３．３Ｖ）または「Ｅ２」（−５．３Ｖ）のいずれにあるかにより、後述するように発光チップＣａまたはＣｂを選択して、点灯することを許可できる。
なお、上記した「Ｈ」、「Ｌ」、「Ｅ１」、「Ｅ２」の電位および許可抵抗Ｒａ、Ｒｂ、Ｒｃ、Ｒｄ、Ｒｅ、電源線抵抗Ｒｇａ、Ｒｇｂの抵抗値は、一例であって、他の値を用いてもよい。
【０１０８】
図１３は、第１の実施の形態における発光装置６５の動作を説明するためのタイミングチャートである。図１３では、発光チップ組＃１（発光チップＣａ１およびＣｂ１）に加えて、発光チップ組＃２（発光チップＣａ２およびＣｂ２）の動作を説明するタイミングチャートを示している。そして、図１３では、それぞれの発光チップＣａ１、Ｃｂ１、Ｃａ２、Ｃｂ２において、発光サイリスタＬ１〜Ｌ４の４個の発光サイリスタＬの点灯または非点灯を制御する部分のタイミングチャートを示している。
なお、以下では、発光サイリスタＬの点灯または非点灯を制御することを点灯制御と呼ぶ。
【０１０９】
そして、発光チップ組＃１（発光チップＣａ１およびＣｂ１）では、それぞれの発光サイリスタＬ１〜Ｌ４をすべて点灯させるとした。発光チップ組＃２（発光チップＣａ２およびＣｂ２）では、発光チップＣａ２の発光サイリスタＬ２、Ｌ３、Ｌ４を点灯させるとし、発光チップＣｂ２の発光サイリスタＬ１、Ｌ３、Ｌ４を点灯させるとした。発光チップＣａ２の発光サイリスタＬ１および発光チップＣｂ２の発光サイリスタＬ２は非点灯とした。
ただし、以下では、発光チップＣａ１およびＣｂ１の動作を中心に説明する。
【０１１０】
図１３において、時刻ａから時刻ｙへとアルファベット順に時刻が経過するとする。発光チップ群＃ａに属する発光チップＣａ１の発光サイリスタＬ１は、時刻ｃから時刻ｏの期間Ｔａ（１）において点灯制御される。発光チップＣａ１の発光サイリスタＬ２は、時刻ｏから時刻ｕの期間Ｔａ（２）において点灯制御される。発光チップＣａ１の発光サイリスタＬ３は、時刻ｕから時刻ｗの期間Ｔａ（３）において点灯制御される。発光チップＣａ１の発光サイリスタＬ４は、時刻ｗから時刻ｙの期間Ｔａ（４）において点灯制御される。以下、同様にして番号が５以上の発光サイリスタＬが点灯制御される。
一方、発光チップ群＃ｂの発光チップＣｂ１の発光サイリスタＬ１は、時刻ｈから時刻ｒの期間Ｔｂ（１）において点灯制御される。発光チップＣｂ１の発光サイリスタＬ２は、時刻ｒから時刻ｖの期間Ｔｂ（２）において点灯制御される。発光チップＣｂ１の発光サイリスタＬ３は、時刻ｖから時刻ｘの期間Ｔｂ（３）において点灯制御される。以下、同様にして番号が４以上の発光サイリスタＬが点灯制御される。
【０１１１】
本実施の形態では、期間Ｔａ（１）、Ｔａ（２）、Ｔａ（３）、…および期間Ｔｂ（１）、Ｔｂ（２）、Ｔｂ（３）、…は同じ長さの期間とし、それぞれを区別しないときは期間Ｔと表記する。
そして、発光チップ群＃ａに属する発光チップＣａ（発光チップＣａ１〜Ｃａ２０）を制御する期間Ｔａ（１）、Ｔａ（２）、Ｔａ（３）、…と、発光チップ群＃ｂに属する発光チップＣｂ（発光チップＣｂ１〜Ｃｂ２０）を制御する期間Ｔｂ（１）、Ｔｂ（２）、Ｔｂ（３）、…とは、期間Ｔの半分の長さ（位相でいうと１８０°）ずれているとする。すなわち、期間Ｔｂ（１）は、期間Ｔａ（１）が開始したのち、期間Ｔの１／２の期間が経過したときに開始する。
したがって、以下では、発光チップ群＃ａに属する発光チップＣａ１を制御する期間Ｔａ（１）、Ｔａ（２）、Ｔａ（３）、…について説明する。
なお、以下に説明する信号の相互の関係が維持されるようにすれば、期間Ｔの長さを可変としてもよい。
【０１１２】
期間Ｔａ（１）、Ｔａ（２）、Ｔａ（３）、…における信号波形は、画像データによって変化する書込信号φＷ（φＷ１〜φＷ２０）を除いて、同じ波形の繰り返しである。
なお、時刻ａから時刻ｃまでの期間は、発光チップＣａ１（Ｃ）が動作を開始する期間である。この期間の信号については、動作の説明において説明する。
【０１１３】
期間Ｔａ（１）および期間Ｔａ（２）において、第１転送信号φ１ａ、第２転送信号φ２ａの信号波形を説明する。なお、第１転送信号φ１ａ、第２転送信号φ２ａは、発光チップ群＃ａに属する発光チップＣａに共通に送信される。
第１転送信号φ１ａは、期間Ｔａ（１）の開始時刻ｃで「Ｌ」（−３．３Ｖ）であって、時刻ｍで「Ｌ」（−３．３Ｖ）から「Ｈ」に移行し、期間Ｔａ（１）の終了時刻ｏ（期間Ｔａ（２）の開始時刻ｏ）で「Ｈ」を維持している。そして、時刻ｓで「Ｈ」から「Ｌ」に移行し、期間Ｔａ（２）の終了時刻ｕで「Ｌ」を維持している。
第２転送信号φ２ａは、期間Ｔａ（１）の開始時刻ｃで「Ｈ」（０Ｖ）であって、時刻ｌで「Ｈ」から「Ｌ」（−３．３Ｖ）に移行し、期間Ｔａ（１）の終了時刻ｏ（期間Ｔａ（２）の開始時刻ｏ）で「Ｌ」を維持している。そして、時刻ｔで「Ｌ」から「Ｈ」（０Ｖ）に移行し、期間Ｔａ（２）の終了時刻ｕで「Ｈ」を維持している。
【０１１４】
ここで、第１転送信号φ１ａと第２転送信号φ２ａとを比較すると、期間Ｔａ（１）における第１転送信号φ１ａの波形が、期間Ｔａ（２）における第２転送信号φ２ａの波形になっている。そして、期間Ｔａ（１）における第２転送信号φ２ａの波形が、期間Ｔａ（２）における第１転送信号φ１ａの波形になっている。
すなわち、第１転送信号φ１ａと第２転送信号φ２ａとは期間Ｔの２倍の期間（２Ｔ）を単位として繰り返す信号波形である。そして、時刻ｌから時刻ｍまでの期間のように、共に「Ｌ」（−３．３Ｖ）となる期間を挟んで、交互に「Ｈ」（０Ｖ）と「Ｌ」（−３．３Ｖ）とを繰り返している。そして、時刻ａから時刻ｂまでの期間を除いて、第１転送信号φ１と第２転送信号φ２とは、同時に「Ｈ」（０Ｖ）となる期間を有さない。
第１転送信号φ１ａと第２転送信号φ２ａとの一組の転送信号により、図６に示した発光チップＣａ１の転送サイリスタＴが、後述するように、順番にオン状態になって、点灯または非点灯の制御対象である（点灯制御する）発光サイリスタＬを指定する。
なお、発光チップ群＃ｂに属する発光チップＣｂに共通に送信される第１転送信号φ１ｂおよび第２転送信号φ２ｂは、前述したように、それぞれ第１転送信号φ１ａおよび第２転送信号φ２ａを期間Ｔの１／２の期間、時間軸上で後ろにずれている。第１転送信号φ１ａおよび第２転送信号φ２ａ、第１転送信号φ１ｂおよび第２転送信号φ２ｂの周期が２Ｔであるので、第１転送信号φ１ａおよび第２転送信号φ２ａと第１転送信号φ１ｂおよび第２転送信号φ２ｂとは、位相としては９０°ずれていることになる。
【０１１５】
期間Ｔａ（１）において、点灯信号φＩａを説明する。点灯信号φＩａは、発光チップ群＃ａに属する発光チップＣａに共通に送信される。
点灯信号φＩａは、期間Ｔａ（１）の開始時刻ｃで、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行し、時刻ｎにおいて、「Ｌ」から「Ｈ」に移行する。そして、期間Ｔａ（１）の終了時刻ｏにおいて「Ｈ」を維持する。そして、点灯信号φＩａは、期間Ｔａ（１）における信号波形が、期間Ｔａ（２）、Ｔａ（３）、Ｔａ（４）、…において繰り返す。
点灯信号φＩａは、後述するように発光サイリスタＬに点灯（発光）のための電流を供給する信号である。
なお、発光チップ群＃ｂに属する発光チップＣｂに共通に送信される点灯信号φＩｂは、前述したように、点灯信号φＩａを期間Ｔの１／２の期間、時間軸上で後ろにずれている。すなわち、点灯信号φＩａおよびφＩｂは周期がＴであるので、位相としては１８０°ずれていることになる。
【０１１６】
期間Ｔａ（１）において、許可信号φＥを説明する。許可信号φＥは、発光チップ群＃ａ、＃ｂに関わらず、すべての発光チップＣａ（発光チップＣａ１〜Ｃａ２０）および発光チップＣｂ（発光チップＣｂ１〜Ｃｂ２０）に共通に送信される。
許可信号φＥは、期間Ｔａ（１）の開始時刻ｃで「Ｈ」（０Ｖ）であって、時刻ｄで「Ｈ」（０Ｖ）から「Ｅ１」（−３．３Ｖ）に移行し、時刻ｉにおいて「Ｅ２」（−５．３Ｖ）に移行する。そして、期間Ｔａ（１）の終了時刻ｏ（期間Ｔａ（２）の開始時刻ｏ）で「Ｅ２」（−５．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
この期間Ｔａ（１）における許可信号φＥは、図１２に示した時刻ｔ１から時刻ｔ８の波形に当たる。そして、許可信号φＥは、期間Ｔａ（１）における信号波形が、期間Ｔａ（２）、Ｔａ（３）、Ｔａ（４）、…において繰り返す。
許可信号φＥは、後に詳述するように、発光チップＣａおよび発光チップＣｂが点灯することを許可（イネーブル）する信号である。
【０１１７】
次に、期間Ｔａ（１）において、書込信号φＷ１を説明する。書込信号φＷ１は、発光チップ組＃１を構成する発光チップＣａ１およびＣｂ１に共通に送信される。
書込信号φＷ１は、期間Ｔａ（１）の開始時刻ｃで「Ｈ」（０Ｖ）であって、時刻ｅで「Ｈ」から「Ｌ」（−３．３Ｖ）に移行し、時刻ｆで「Ｌ」から「Ｈ」に移行する。さらに、時刻ｊで「Ｈ」から「Ｌ」に移行し、時刻ｋで「Ｌ」から「Ｈ」に移行する。そして、期間Ｔａ（１）の終了時刻ｏにおいて、「Ｈ」を維持している。
すなわち、書込信号φＷ１は、期間Ｔａ（１）において、「Ｌ」になる期間を２つ有している。
そして、書込信号φＷ１と許可信号φＥとの関係を見ると、期間Ｔａ（１）において、書込信号φＷ１が初めに「Ｌ」となる期間（時刻ｅから時刻ｆ）は、許可信号φＥが「Ｅ１」（−３．３Ｖ）である時刻ｄから時刻ｉまでの期間に含まれる。期間Ｔａ（１）において、書込信号φＷ１が後に「Ｌ」となる期間（時刻ｊから時刻ｋ）は、許可信号φＥが「Ｅ２」（−５．３Ｖ）である時刻ｉから時刻ｏまでの期間に含まれる。
そして、期間Ｔａ（１）において、書込信号φＷ１が初めに「Ｌ」となる期間（時刻ｅから時刻ｆ）は、時刻ｃから時刻ｏまでの期間Ｔａ（１）に含まれ、書込信号φＷ１が後に「Ｌ」となる期間（時刻ｊから時刻ｋ）は、時刻ｈから時刻ｒまでの期間Ｔｂ（１）に含まれる。
【０１１８】
後述するように、書込信号φＷ１が初めに「Ｌ」となる期間（時刻ｅから時刻ｆ）は、発光チップ群＃ａに属する発光チップＣａ１の発光サイリスタＬ１を点灯（発光）させるための信号である。書込信号φＷ１が後に「Ｌ」となる期間（時刻ｊから時刻ｋ）は、発光チップ群＃ｂの発光チップＣｂ１の発光サイリスタＬ１を点灯（発光）させるための信号である。
【０１１９】
では、図４、図６、図８、図１０、図１１、図１２を参照しつつ、図１３に示したタイミングチャートにしたがって、発光装置６５の動作を説明する。
（１）時刻ａ
発光装置６５に基準電位Ｖｓｕｂおよび電源電位Ｖｇａの供給を開始した時刻ａでの状態（初期状態）について説明する。
＜発光装置６５＞
図１３に示したタイミングチャートの時刻ａにおいて、電源ライン２００ａは「Ｈ」（０Ｖ）の基準電位Ｖｓｕｂに設定され、電源ライン２００ｂは「Ｌ」（−３．３Ｖ）の電源電位Ｖｇａに設定される（図４参照）。よって、すべての発光チップＣａおよび発光チップＣｂのそれぞれのＶｓｕｂ端子は「Ｈ」に設定され、それぞれのＶｇａ端子は「Ｌ」に設定される（図６および図８参照）。
【０１２０】
そして、信号発生回路１１０の転送信号発生部１２０ａは第１転送信号φ１ａ、第２転送信号φ２ａをそれぞれ「Ｈ」に、転送信号発生部１２０ｂは第１転送信号φ１ｂ、第２転送信号φ２ｂをそれぞれ「Ｈ」に設定する。すると、第１転送信号ライン２０１ａ、２０１ｂおよび第２転送信号ライン２０２ａ、２０２ｂが「Ｈ」になる（図４参照）。これにより、発光チップＣａおよび発光チップＣｂのそれぞれのφ１端子およびφ２端子が「Ｈ」になる。電流制限抵抗Ｒ１を介してφ１端子に接続されている第１転送信号線７２の電位も「Ｈ」になり、電流制限抵抗Ｒ２を介してφ１端子に接続されている第２転送信号線７３も「Ｈ」になる（図６、図８参照）。
【０１２１】
さらに、信号発生回路１１０の許可信号発生部１３０は許可信号φＥを「Ｈ」に設定する。すると、許可信号ライン２０３が「Ｈ」になる（図４参照）。これにより、発光チップＣａおよび発光チップＣｂのφＥ端子が「Ｈ」になる（図６、図８参照）。
さらにまた、信号発生回路１１０の点灯信号発生部１４０ａは点灯信号φＩａを「Ｈ」に、点灯信号発生部１４０ｂは点灯信号φＩｂを「Ｈ」に設定する。すると、点灯信号ライン２０４ａ、２０４ｂが「Ｈ」になる（図４参照）。これにより、発光チップＣａおよび発光チップＣｂのφＩ端子が「Ｈ」になる。φＩ端子に接続されている点灯信号線７５も「Ｈ」になる（図６、図８参照）。
【０１２２】
信号発生回路１１０の書込信号発生部１５０は書込信号φＷ１〜φＷ２０を「Ｈ」に設定する。すると、書込信号ライン２０５〜２２４が「Ｈ」になる（図４参照）。これにより、発光チップＣａおよび発光チップＣｂのφＷ端子が「Ｈ」になる（図６、図８参照）。
なお、図１３および以下における説明では、各端子の電位がステップ状に変化するとしているが、各端子の電位は徐々に変化する。よって、電位変化の間であっても、下記に示す条件が満たされれば、サイリスタは、ターンオンおよびターンオフなどの状態の変化を生じる。
【０１２３】
次に、発光チップＣａおよび発光チップＣｂの動作を、発光チップ組＃１に属する発光チップＣａ１とＣｂ１とを中心に説明する。
＜発光チップＣａ１＞
φＥ端子およびφＷ端子が「Ｈ」であるので、図１０（ｂ）に示したように、書込信号線７４の電位（図１０（ａ）のφＷＬ（Ｃａ））は「Ｈ」（０Ｖ）になっている。
転送サイリスタＴ、書込サイリスタＭおよび発光サイリスタＬのアノード端子はＶｓｕｂ端子に接続されているので、「Ｈ」に設定される。
奇数番号の転送サイリスタＴ１、Ｔ３、Ｔ５、…のそれぞれのカソード端子は、第１転送信号線７２に接続され、「Ｈ」に設定されている。偶数番号の転送サイリスタＴ２、Ｔ４、Ｔ６、…のそれぞれのカソード端子は、第２転送信号線７３に接続され、「Ｈ」に設定されている。よって、転送サイリスタＴのアノード端子およびカソード端子はともに「Ｈ」となり、転送サイリスタＴはオフ状態にある。
【０１２４】
同様に、書込サイリスタＭのカソード端子は、書込信号線７４に接続され、前述したように、「Ｈ」に設定されている。よって、書込サイリスタＭのアノード端子およびカソード端子はともに「Ｈ」となり、書込サイリスタＭはオフ状態にある。
さらに、発光サイリスタＬのカソード端子は、点灯信号線７５に接続され、「Ｈ」に設定されている。よって、発光サイリスタＬのアノード端子およびカソード端子はともに「Ｈ」となり、発光サイリスタＬはオフ状態にある。
【０１２５】
転送サイリスタＴのゲート端子Ｇｔは、電源線抵抗Ｒｇｘを介して電源線７１に接続されている。電源線７１は「Ｌ」（−３．３Ｖ）の電源電位Ｖｇａに設定されている。よって、後述するゲート端子Ｇｔ１およびＧｔ２を除いて、ゲート端子Ｇｔの電位は「Ｌ」（−３．３Ｖ）になっている。
そして、書込サイリスタＭのゲート端子Ｇｍは、電源線抵抗Ｒｇｙを介して電源線７１に接続されている。よって、後述するゲート端子Ｇｍ１を除いて、ゲート端子Ｇｍの電位は「Ｌ」になっている。
さらに、発光サイリスタＬのゲート端子Ｇｌは、電源線抵抗Ｒｇｚを介して電源線７１に接続されている。よって、ゲート端子Ｇｌの電位は「Ｌ」になっている。
以上のことから、後述する転送サイリスタＴ１、Ｔ２、書込サイリスタＭ１を除いて、転送サイリスタＴ、書込サイリスタＭおよび発光サイリスタＬのしきい電圧はそれぞれのゲート端子Ｇｔ、Ｇｍ、Ｇｌの電位（「Ｌ」（−３．３Ｖ））からｐｎ接合の拡散電位Ｖｄ（１．５Ｖ）を引いた値（−４．８Ｖ）となっている。
【０１２６】
図６中の転送サイリスタ列の一端のゲート端子Ｇｔ１は、前述したように、スタートダイオードＤｘ０のカソード端子に接続されている。そして、スタートダイオードＤｘ０のアノード端子は、第２転送信号線７３に接続されている。第２転送信号線７３は「Ｈ」に設定されている。すると、スタートダイオードＤｘ０は、そのカソード端子が「Ｌ」でそのアノード端子が「Ｈ」となって、順バイアスされている。これにより、スタートダイオードＤｘ０のカソード端子（ゲート端子Ｇｔ１）は、スタートダイオードＤｘ０のアノード端子の「Ｈ」（０Ｖ）からスタートダイオードＤｘ０の拡散電位Ｖｄ（１．５Ｖ）を引いた値（−１．５Ｖ）になる。よって、転送サイリスタＴ１のしきい電圧は、ゲート端子Ｇｔ１の電位（−１．５Ｖ）から拡散電位Ｖｄ（１．５Ｖ）を引いた−３Ｖとなる。
【０１２７】
そして、転送サイリスタＴ１に隣接する転送サイリスタＴ２のゲート端子Ｇｔ２は、ゲート端子Ｇｔ１に結合ダイオードＤｘ１を介して接続されている。転送サイリスタＴ２のゲート端子Ｇｔ２の電位は、ゲート端子Ｇｔ１の電位（−１．５Ｖ）から結合ダイオードＤｘ１の拡散電位Ｖｄ（１．５Ｖ）を引いた−３Ｖになる。よって、転送サイリスタＴ２のしきい電圧は−４．５Ｖになる。
なお、番号が３以上の転送サイリスタＴのしきい電圧は、前述したように−４．８Ｖである。
【０１２８】
一方、書込サイリスタＭ１のゲート端子Ｇｍ１はゲート端子Ｇｔ１に接続ダイオードＤｙ１を介して接続されているため、書込サイリスタＭ１のゲート端子Ｇｍ１の電位は、ゲート端子Ｇｔ１の電位（−１．５Ｖ）から接続ダイオードＤｙ１の拡散電位Ｖｄ（１．５Ｖ）を引いた−３Ｖになる。よって、書込サイリスタＭ１のしきい電圧は−４．５Ｖになる。
なお、番号が２以上の書込サイリスタＭのしきい電圧は、前述したように−４．８Ｖである。
また、発光サイリスタＬのしきい電圧は、前述したように−４．８Ｖである。
【０１２９】
＜発光チップＣｂ１＞
φＥ端子およびφＷ端子の電位が「Ｈ」（０Ｖ）であるので、図１１（ａ）および（ｂ）において説明したように、許可サイリスタＳｂがターンオンしてオン状態になる。これにより、許可サイリスタＳｂのゲート端子Ｇｓｂの電位は「Ｈ」（０Ｖ）が維持されている。そして、書込信号線７４の電位（図１１（ａ）のφＷＬ（Ｃｂ））は「Ｈ」（０Ｖ）になっている。許可サイリスタＳｂは、電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））が印加されている間、オン状態を維持する。よって、以下において、許可サイリスタＳｂがオン状態にあることを記載しない。
なお、発光チップＣｂ１においても、転送サイリスタＴ，書込サイリスタＭ、発光サイリスタＬの状態は、発光チップＣａ１と同じであるので、説明を省略する。
【０１３０】
（２）時刻ｂ
図１３に示す時刻ｂにおいて、発光チップ群＃ａに送信される第１転送信号φ１ａが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。これにより発光装置６５は動作状態に入る。
＜発光チップＣａ１＞
しきい電圧が−３Ｖである転送サイリスタＴ１がターンオンする。しかし、転送サイリスタＴ３以降の奇数番号の転送サイリスタＴは、しきい電圧が−４．８Ｖであるので、オン状態に移行できない。一方、しきい電圧が−４．５Ｖである転送サイリスタＴ２は、第２転送信号φ２ａが「Ｈ」（０Ｖ）であるので、ターンオンできない。
【０１３１】
転送サイリスタＴ１がターンオンすると、ゲート端子Ｇｔ１の電位は、アノード端子の「Ｈ」（０Ｖ）になる。そして、転送サイリスタＴ１のカソード端子（図６の第１転送信号線７２）の電位は−１．７Ｖになる。すると、カソード端子（ゲート端子Ｇｔ２）が−３Ｖであった結合ダイオードＤｘ１は、そのアノード端子（ゲート端子Ｇｔ１）が「Ｈ」（０Ｖ）になるので、順バイアスである。よって、結合ダイオードＤｘ１のカソード端子（ゲート端子Ｇｔ２）の電位は、そのアノード端子（ゲート端子Ｇｔ１）の「Ｈ」（０Ｖ）から拡散電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。これにより、転送サイリスタＴ２のしきい電圧は−３Ｖになる。
転送サイリスタＴ２のゲート端子Ｇｔ２に結合ダイオードＤｘ２を介して接続されたゲート端子Ｇｔ３の電位は−３Ｖになる。これにより、転送サイリスタＴ３のしきい電圧は−４．５Ｖになる。番号が４以上の転送サイリスタＴは、ゲート端子Ｇｔの電位が「Ｌ」の電源電位Ｖｇａであるので、しきい電圧は−４．８Ｖが維持される。
【０１３２】
一方、転送サイリスタＴ１がターンオンして、接続ダイオードＤｙ１のアノード端子（ゲート端子Ｇｔ１）の電位が「Ｈ」（０Ｖ）となる。すると、カソード端子（ゲート端子Ｇｍ１）が−３Ｖであった接続ダイオードＤｙ１は、順バイアスである。よって、接続ダイオードＤｙ１のカソード端子（ゲート端子Ｇｍ１）の電位は、アノード端子（ゲート端子Ｇｔ１）の電位（０Ｖ）からｐｎ接合の拡散電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。これにより、書込サイリスタＭ１のしきい電圧は−３Ｖになる。
なお、書込サイリスタＭ２のゲート端子Ｇｍ２の電位は−３Ｖになり、書込サイリスタＭ２のしきい電圧は−４．５Ｖになる。番号が３以上の書込サイリスタＭは、−４．８Ｖのしきい電圧が維持される。
しかし、書込信号線７４の電位は「Ｈ」（０Ｖ）であるので、いずれの書込サイリスタＭもオン状態に移行しない。
【０１３３】
接続ダイオードＤｙ１のカソード端子（ゲート端子Ｇｍ１）は接続ダイオードＤｚ１のアノード端子（ゲート端子Ｇｍ１）である。よって、接続ダイオードＤｚ１のアノード端子（ゲート端子Ｇｍ１）の電位が−１．５Ｖになる。すると、接続ダイオードＤｚ１は、カソード端子（ゲート端子Ｇｌ１）の電位が−３．３Ｖであったので、順バイアスである。よって、接続ダイオードＤｚ１のカソード端子（ゲート端子Ｇｌ１）の電位は、そのアノード端子（ゲート端子Ｇｍ１）の電位（−１．５Ｖ）からｐｎ接合の拡散電位Ｖｄ（１．５Ｖ）を引いた−３Ｖになる。これにより、発光サイリスタＬ１のしきい電圧は−４．５Ｖになる。
一方、ゲート端子Ｇｍ２の電位が−３Ｖになっても、発光サイリスタＬ２はしきい電圧−４．８Ｖが維持される。番号が３以上の発光サイリスタＬは、同様に、しきい電圧−４．８Ｖが維持される。
そして、点灯信号線７５が「Ｈ」であるので、いずれの発光サイリスタＬもオン状態に移行しない。
【０１３４】
すなわち、時刻ｂにおいて、転送サイリスタＴ１がターンオンする。そして、時刻ｂの直後（ここでは、時刻ｂにおける信号の電位の変化によってサイリスタなどの変化が生じた後、定常状態になったときをいう。）において、転送サイリスタＴ１がオン状態にある。他の転送サイリスタＴ、すべての書込サイリスタＭおよび発光サイリスタＬはオフ状態にある。
【０１３５】
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号は変化しないので、発光チップＣｂ１は時刻ａでの状態（初期状態）が維持されている。
【０１３６】
以上説明したように、サイリスタ（転送サイリスタＴ、書込サイリスタＭ、発光サイリスタＬ）のゲート端子（ゲート端子Ｇｔ、Ｇｍ、Ｇｌ）はダイオード（結合ダイオードＤｘ、接続ダイオードＤｙ、Ｄｚ）によって相互に接続されている。よって、ゲート端子の電位が変化すると、電位が変化したゲート端子に、順バイアスのダイオードを介して接続されたゲート端子の電位が変化する。そして、変化したゲート端子を有するサイリスタのしきい電圧が変化する。そして、しきい電圧が「Ｌ」より高くなると、サイリスタがターンオンする。
【０１３７】
さらに具体的に説明する。電位が「Ｈ」（０Ｖ）になったゲート端子と、順バイアスのダイオード１個で接続されたゲート端子の電位は−１．５Ｖになり、そのゲート端子を有するサイリスタのしきい電圧は−３Ｖになる。このしきい電圧は「Ｌ」（−３．３Ｖ）より高い（絶対値が小さい負の値）ので、サイリスタがターンオンする。
一方、電位が「Ｈ」（０Ｖ）になったゲート端子と、順バイアスのダイオード２個で接続されたゲート端子の電位は−３Ｖになり、そのゲート端子を有するサイリスタのしきい電圧は−４．５Ｖになる。このしきい電圧は「Ｌ」（−３．３Ｖ）より低い（絶対値が大きい負の値）ため、サイリスタはターンオンできず、オフ状態を維持する。
以下では、ターンオンできるようにしきい電圧が変化するサイリスタ（転送サイリスタＴ、書込サイリスタＭ、発光サイリスタＬ）を中心に説明し、他の変化については説明を省略する。
【０１３８】
（３）時刻ｃ
時刻ｃにおいて、発光チップ群＃ａに属する発光チップＣａに送信される点灯信号φＩａが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
点灯信号線７５が「Ｌ」（−３．３Ｖ）になっても、発光サイリスタＬ１のしきい電圧は−４．５Ｖ、番号が２以上の発光サイリスタＬのしきい電圧は−４．８Ｖであるので、いずれの発光サイリスタＬもターンオンしない。
よって、時刻ｃの直後においては、転送サイリスタＴ１がオン状態にある。
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに属する発光チップＣｂに送信される信号は変化しないので、発光チップＣｂ１は時刻ａでの状態（初期状態）が維持されている。
【０１３９】
（４）時刻ｄ
時刻ｄにおいて、発光チップＣａおよび発光チップＣｂに共通に送信される許可信号φＥが、「Ｈ」（０Ｖ）から「Ｅ１」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
許可信号φＥが「Ｅ１」（−３．３Ｖ）に移行するので、発光チップＣａ１のφＥ端子の電位（φＥ）が−３．３Ｖとなる。一方、書込信号φＷ１は「Ｈ」（０Ｖ）であるので、発光チップＣａ１のφＷ端子の電位（φＷ）は０Ｖである。すると、図１０（ｂ）に示したように、書込信号線７４の電位（図１０（ａ）のφＷＬ（Ｃａ））は、−１．７Ｖとなる。
このとき、書込サイリスタＭ１はしきい電圧が−３Ｖ、書込サイリスタＭ２はしきい電圧が−４．５Ｖ、番号が３以上の書込サイリスタＭはしきい電圧が−４．８Ｖであるので、いずれの書込サイリスタＭもターンオンできない。
よって、時刻ｄの直後において、転送サイリスタＴ１がオン状態にある。
【０１４０】
＜発光チップＣｂ１＞
発光チップＣｂ１のφＥ端子の電位（φＥ）が−３．３Ｖとなる。一方、書込信号φＷ２は「Ｈ」（０Ｖ）であるので、発光チップＣｂ１のφＷ端子の電位（φＷ）は０Ｖである。すると、図１１（ｂ）に示したように、書込信号線７４の電位（図１１（ａ）のφＷＬ（Ｃｂ））は、−０．６Ｖとなる。
このとき、書込サイリスタＭ１はしきい電圧が−４．５Ｖ、番号が２以上の書込サイリスタＭはしきい電圧が−４．８Ｖであるので、いずれの書込サイリスタＭもターンオンできない。
【０１４１】
（５）時刻ｅ
時刻ｅにおいて、発光チップ群＃ａに属する発光チップＣａ１と発光チップ群＃ｂに属する発光チップＣｂ１とが構成する発光チップ組＃１に送信される書込信号φＷ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
許可信号φＥは、時刻ｄにおいて、「Ｅ１」（−３．３Ｖ）に移行している。よって、発光チップＣａ１のφＥ端子の電位（φＥ）が−３．３Ｖ、φＷ端子の電位（φＷ）が−３．３Ｖになる。すると、図１０（ｂ）に示したように、書込信号線７４の電位（図１０（ａ）のφＷＬ（Ｃａ））は、−３．３Ｖとなる。
すると、しきい電圧が−３Ｖである書込サイリスタＭ１がターンオンする。一方、書込サイリスタＭ２は、しきい電圧が−４．５Ｖ、番号が３以上の書込サイリスタＭは、しきい電圧が−４．８Ｖであるので、ターンオンできない。
【０１４２】
書込サイリスタＭ１がターンオンすると、ゲート端子Ｇｍ１は「Ｈ」（０Ｖ）になる。そして、書込信号線７４の電位（図１０（ａ）のφＷＬ（Ｃａ））は、−３．３Ｖから−１．７Ｖになる。
【０１４３】
これにより、接続ダイオードＤｚ１は、そのアノード端子（ゲート端子Ｇｍ１）が「Ｈ」（０Ｖ）となる。すると、接続ダイオードＤｚ１は、カソード端子（ゲート端子Ｇｔ１）が−３Ｖであったので、順バイアスである。よって、接続ダイオードＤｚ１のカソード端子（ゲート端子Ｇｌ１）は、−１．５Ｖになり、発光サイリスタＬ１のしきい電圧は−３Ｖになる。
なお、番号が２以上の発光サイリスタＬのしきい電圧は−４．８Ｖが維持されている。
【０１４４】
点灯信号線７５は、時刻ｃにおいて「Ｌ」（−３．３Ｖ）に移行している。すると、書込信号φＷ１の「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）への移行するタイミング（時刻ｅ）において、発光サイリスタＬ１がターンオンして、点灯（発光）する。なお、番号が２以上の発光サイリスタＬはしきい電圧が−４．８Ｖであるので、ターンオンできない。
よって、時刻ｅの直後においては、転送サイリスタＴ１、書込サイリスタＭ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
【０１４５】
＜発光チップＣｂ１＞
発光チップＣｂ１のφＥ端子の電位（φＥ）が−３．３Ｖ、φＷ端子の電位（φＷ）が−３．３Ｖになる。すると、図１１（ｂ）に示したように、書込信号線７４の電位（図１１（ａ）のφＷＬ（Ｃｂ））は、−２．５Ｖとなる。
書込サイリスタＭ１は、しきい電圧が−４．５Ｖ、番号が２以上の書込サイリスタＭは、しきい電圧が−４．８Ｖであるので、いずれの書込サイリスタＭもターンオンできない。
【０１４６】
（６）時刻ｆ
時刻ｆにおいて、発光チップ群＃ａに属する発光チップＣａ１と発光チップ群＃ｂに属する発光チップＣｂ１とが構成する発光チップ組＃１に送信される書込信号φＷ１が、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
発光チップＣａ１のφＥ端子の電位（φＥ）が−３．３Ｖ、φＷ端子の電位（φＷ）が０Ｖになる。すると、図１０（ｂ）に示したように、書込信号線７４の電位（図１０（ａ）のφＷＬ（Ｃａ））は、−１．７Ｖとなる。
書込信号線７４に接続された書込サイリスタＭ１はオン状態になっている。書込サイリスタＭ１のオン状態を維持するための書込信号線７４の電位（図１０（ａ）のφＷＬ（Ｃａ））は、−１．７Ｖより低ければよい（≦−１．７Ｖ）。よって、書込サイリスタＭ１は引き続きオン状態を維持する。
よって、時刻ｆの直後においては、転送サイリスタＴ１、書込サイリスタＭ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
【０１４７】
＜発光チップＣｂ１＞
発光チップＣｂ１のφＥ端子の電位（φＥ）が−３．３Ｖ、φＷ端子の電位（φＷ）が０Ｖになる。すると、図１１（ｂ）に示したように、書込信号線７４の電位（図１１（ａ）のφＷＬ（Ｃｂ））は、−０．６Ｖとなる。
【０１４８】
（７）時刻ｇ
時刻ｇにおいて、発光チップ群＃ｂに送信される第１転送信号φ１ｂが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
発光チップ群＃ａに属する発光チップＣａ１に送信される信号には変化がないので、時刻ｆの直後の状態が維持される。
＜発光チップＣｂ１＞
発光チップＣｂ１の動作は、時刻ｂにおける発光チップＣａ１の動作と同様である。すなわち、転送サイリスタＴ１がターンオンする。これにより、第１転送信号線７２の電位が−１．７Ｖになる。さらに、転送サイリスタＴ２のしきい電圧が−３Ｖ、書込サイリスタＭ１のしきい電圧が−３Ｖになる。
つまり、発光チップＣｂ１は、発光チップＣａ１の動作を時間軸上で期間Ｔの１／２の期間ずれたタイミング（位相が１８０°ずれた関係）で動作する。
時刻ｇの直後においては、転送サイリスタＴ１、許可サイリスタＳｂがオン状態にある。
【０１４９】
（８）時刻ｈ
時刻ｈにおいて、発光チップ群＃ｂに送信される点灯信号φＩｂが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
発光チップ群＃ａに属する発光チップＣａ１に送信される信号に変化がないので、時刻ｆの直後の状態が維持される。
＜発光チップＣｂ１＞
発光チップＣｂ１の動作は、時刻ｃにおける発光チップＣａ１の動作と同様であるので、詳細な説明を省略する。
時刻ｈの直後においては、転送サイリスタＴ１がオン状態にある。
ここでは、時刻ｃと時刻ｈとで、期間Ｔの１／２の期間ずれている。
【０１５０】
（９）時刻ｉ
時刻ｉにおいて、発光チップＣａおよび発光チップＣｂに共通に送信される許可信号φＥが、「Ｅ１」（−３．３Ｖ）から「Ｅ２」（−５．３Ｖ）に移行する。
＜発光チップＣａ１＞
許可信号φＥが「Ｅ２」（−５．３Ｖ）であるので、発光チップＣａ１のφＥ端子の電位（φＥ）が−５．３Ｖとなる。すると、前述したように、許可サイリスタＳａがターンオンして、オン状態になる。一方、書込信号φＷ１は「Ｈ」（０Ｖ）であるので、発光チップＣａ１のφＷ端子の電位（φＷ）は０Ｖである。すると、図１０（ｂ）に示したように、書込信号線７４の電位（図１０（ａ）のφＷＬ（Ｃａ））は、−０．６Ｖとなる。
書込信号線７４の電位（図１０（ａ）のφＷＬ（Ｃａ））が−０．６Ｖになると、書込サイリスタＭ１はもはやオン状態を維持することができず、ターンオフする。なお、転送サイリスタＴ１がオン状態にあることから、書込サイリスタＭ１のしきい電圧は−３Ｖである。
しかし、オン状態の発光サイリスタＬ１は、点灯信号φＩａが「Ｌ」（−３．３Ｖ）であるので、オン状態を維持する。
よって、時刻ｉの直後においては、転送サイリスタＴ１、許可サイリスタＳａがオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
【０１５１】
＜発光チップＣｂ１＞
許可信号φＥが「Ｅ２」（−５．３Ｖ）であるので、発光チップＣｂ１のφＥ端子の電位（φＥ）が−５．３Ｖとなる。一方、書込信号φＷ２は「Ｈ」（０Ｖ）であるので、発光チップＣｂ１のφＷ端子の電位（φＷ）は０Ｖである。すると、図１１（ｂ）に示したように、書込信号線７４の電位（図１１（ａ）のφＷＬ（Ｃｂ））は、−１．５Ｖとなる。
しかし、このとき、書込サイリスタＭ１はしきい電圧が−３Ｖ、書込サイリスタＭ２はしきい電圧が−４．５Ｖ、番号が３以上の書込サイリスタＭはしきい電圧が−４．８Ｖであるので、いずれの書込サイリスタＭもターンオンできない。
時刻ｉの直後においては、転送サイリスタＴ１がオン状態にある。
【０１５２】
（１０）時刻ｊ
時刻ｊにおいて、発光チップ群＃ａに属する発光チップＣａ１と発光チップ群＃ｂに属する発光チップＣｂ１とが構成する発光チップ組＃１に送信される書込信号φＷ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
許可信号φＥが「Ｅ２」（−５．３Ｖ）であるので、発光チップＣａ１のφＥ端子の電位（φＥ）は−５．３Ｖである。一方、書込信号φＷ１が「Ｌ」（−３．３Ｖ）であるので、発光チップＣａ１のφＷ端子の電位（φＷ）は−３．３Ｖである。すると、図１０（ｂ）に示したように、書込信号線７４の電位（図１０（ａ）のφＷＬ（Ｃａ））は、時刻ｉでの−０．６Ｖから−２．２Ｖに移行する。
このとき、書込サイリスタＭ１のしきい電圧は−３Ｖ、書込サイリスタＭ２のしきい電圧は−４．５Ｖ、番号が３以上の書込サイリスタＭのしきい電圧は−４．８Ｖであるので、いずれの書込サイリスタＭもターンオンしない。
よって、時刻ｊの直後においては、転送サイリスタＴ１、許可サイリスタＳａがオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
【０１５３】
＜発光チップＣｂ１＞
許可信号φＥが「Ｅ２」（−５．３Ｖ）であるので、発光チップＣｂ１のφＥ端子の電位（φＥ）は−５．３Ｖである。一方、書込信号φＷ１が「Ｌ」（−３．３Ｖ）であるので、発光チップＣｂ１のφＷ端子の電位（φＷ）は−３．３Ｖである。すると、図１１（ｂ）に示したように、書込信号線７４の電位（図１１（ａ）のφＷＬ（Ｃｂ））は、時刻ｉでの−１．５Ｖから−３．３Ｖに移行する。
すると、しきい電圧が−３Ｖである書込サイリスタＭ１がターンオンする。一方、書込サイリスタＭ２は、しきい電圧は−４．５Ｖ、番号が３以上の書込サイリスタＭは、しきい電圧は−４．８Ｖであるので、ターンオンできない。
【０１５４】
書込サイリスタＭ１がターンオンすると、ゲート端子Ｇｍ１は「Ｈ」（０Ｖ）になる。そして、書込信号線７４の電位（図１１（ａ）のφＷＬ（Ｃｂ））は、−３．３Ｖから−１．７Ｖになる。
【０１５５】
これにより、接続ダイオードＤｚ１は、そのアノード端子（ゲート端子Ｇｍ１）が「Ｈ」（０Ｖ）となる。すると、接続ダイオードＤｚ１は、カソード端子（ゲート端子Ｇｔ１）が−３Ｖであったので、順バイアスである。よって、接続ダイオードＤｚ１のカソード端子（ゲート端子Ｇｌ１）は、−１．５Ｖになり、発光サイリスタＬ１のしきい電圧は−３Ｖになる。
なお、番号が２以上の発光サイリスタＬのしきい電圧は−４．８Ｖが維持されている。
【０１５６】
点灯信号線７５は、時刻ｈにおいて「Ｌ」（−３．３Ｖ）に移行している。すると、書込信号φＷ１の「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）への移行するタイミング（時刻ｊ）において、発光サイリスタＬ１がターンオンして、点灯（発光）する。なお、番号が２以上の発光サイリスタＬはしきい電圧が−４．８Ｖであるので、ターンオンできない。
よって、時刻ｊの直後においては、転送サイリスタＴ１、書込サイリスタＭ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
【０１５７】
（１１）時刻ｋ
時刻ｋにおいて、発光チップ群＃ａに属する発光チップＣａ１と発光チップ群＃ｂに属する発光チップＣｂ１とが構成する発光チップ組＃１に送信される書込信号φＷ１が、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
発光チップＣａ１のφＥ端子の電位（φＥ）は−５．３Ｖになっている。一方、書込信号φＷ１が「Ｈ」（０Ｖ）になるので、発光チップＣａ１のφＷ端子の電位（φＷ）は０Ｖである。すると、図１０（ｂ）に示したように、書込信号線７４の電位（図１０（ａ）のφＷＬ（Ｃａ））は、時刻ｉでの−２．２Ｖから−０．６Ｖに移行する。
このとき、書込サイリスタＭ１のしきい電圧は−３Ｖ、書込サイリスタＭ２のしきい電圧は−４．５Ｖ、番号が３以上の書込サイリスタＭのしきい電圧は−４．８Ｖであるので、いずれの書込サイリスタＭもターンオンしない。
よって、時刻ｋの直後においては、転送サイリスタＴ１、許可サイリスタＳａがオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
【０１５８】
＜発光チップＣｂ１＞
発光チップＣｂ１のφＥ端子の電位（φＥ）は−５．３Ｖとなっている。一方、書込信号φＷ１が「Ｈ」（０Ｖ）になるので、発光チップＣｂ１のφＷ端子の電位（φＷ）は０Ｖである。すると、図１１（ｂ）に示したように、書込信号線７４の電位（図１１（ａ）のφＷＬ（Ｃｂ））は、時刻ｊでの−３．３Ｖから−１．５Ｖに移行する。
書込信号線７４に接続された書込サイリスタＭ１はオン状態になっている。書込サイリスタＭ１のオン状態を維持するための書込信号線７４の電位（図１１（ａ）のφＷＬ（Ｃｂ））は、−１．７Ｖより低い（≦−１．７Ｖ）ことを要する。よって、書込サイリスタＭ１はオン状態を維持できず、ターンオフする。そして、転送サイリスタＴ１がオン状態であるので、書込サイリスタＭ１のしきい電圧は−３Ｖになる。
なお、書込サイリスタＭ１がターンオフしても、点灯信号φＩｂは「Ｌ」（−３．３Ｖ）を維持しているので、発光サイリスタＬ１はオン状態を維持する。
よって、時刻ｋの直後においては、転送サイリスタＴ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
【０１５９】
（１２）時刻ｌ
時刻ｌにおいて、発光チップ群＃ａに送信される第２転送信号φ２ａが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
しきい電圧が−３Ｖである転送サイリスタＴ２がターンオンする。しかし、番号が４以上の偶数番号の転送サイリスタＴは、しきい電圧が−４．８Ｖであるので、ターンオンできない。
【０１６０】
転送サイリスタＴ２がターンオンすると、ゲート端子Ｇｔ２は「Ｈ」（０Ｖ）になる。すると、転送サイリスタＴ２のゲート端子Ｇｔ２に結合ダイオードＤｘ２を介して接続されたゲート端子Ｇｔ３の電位は−１．５Ｖになる。これにより、転送サイリスタＴ３のしきい電圧は−３Ｖになる。
そして、第２転送信号線７３（図６参照）の電位は−１．７Ｖになる。
【０１６１】
一方、転送サイリスタＴ２がターンオンしてゲート端子Ｇｔ２が「Ｈ」になると、接続ダイオードＤｙ２を介して、ゲート端子Ｇｍ１の電位が−１．５Ｖになる。これにより、書込サイリスタＭ２のしきい電圧が−３Ｖになる。しかし、発光チップＣａ１のφＥ端子の電位（φＥ）は−５．３Ｖ、φＷ端子の電位（φＷ）は０Ｖであるので、図１０（ｂ）に示したように、書込信号線７４の電位（図１０（ａ）のφＷＬ（Ｃａ））は、−０．６Ｖである。よって、書込サイリスタＭ２はターンオンできない。
【０１６２】
さらに、接続ダイオードＤｚ２を介して、ゲート端子Ｇｌ２の電位が−３Ｖになる。これにより、発光サイリスタＬ２のしきい電圧が−４．５Ｖになる。このとき、点灯信号線７５の電位は、オン状態の発光サイリスタＬ１により−１．７Ｖとなっているので、発光サイリスタＬ２はターンオンしない。
【０１６３】
すなわち、時刻ｌにおいて、ターンオンできるのは転送サイリスタＴ２である。
そして、時刻ｌの直後においては、転送サイリスタＴ１、転送サイリスタＴ２、許可サイリスタＳａがオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
【０１６４】
＜発光チップＣｂ１＞
発光チップ群＃ｂに属する発光チップＣｂに送信される信号に変化がないので、時刻ｋの直後の状態が維持される。
【０１６５】
（１３）時刻ｍ
時刻ｍにおいて、発光チップ群＃ａに属する発光チップＣａに送信される第１転送信号φ１ａが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
オン状態にあった転送サイリスタＴ１は、カソード端子およびアノード端子がともに「Ｈ」となるので、ターンオフする。これにより、ゲート端子Ｇｔ１が「Ｈ」から「Ｌ」（−３．３Ｖ）に移行し、転送サイリスタＴ１のしきい電圧が−４．８Ｖになる。また、結合ダイオードＤｘ１は、アノード端子（ゲート端子Ｇｔ１）が「Ｌ」となって、カソード端子（ゲート端子Ｇｔ２）が「Ｈ」であるので、逆バイアスになる。
同様に、接続ダイオードＤｙ１も、アノード端子（ゲート端子Ｇｔ１）が「Ｌ」（−３．３Ｖ）となる。すると、接続ダイオードＤｙ１は、カソード端子（ゲート端子Ｇｍ１）が−１．５Ｖであったので、逆バイアスになる。これにより、接続ダイオードＤｙ１のカソード端子（ゲート端子Ｇｍ１）が「Ｌ」に移行し始める。
さらに、接続ダイオードＤｚ１は、カソード端子（ゲート端子Ｇｍ１）が「Ｌ」に移行すると、オン状態にある発光サイリスタＬ１により、カソード端子（ゲート端子Ｇｌ１）が「Ｈ」であるので、逆バイアスになる。よって、書込サイリスタＭ１は、ゲート端子Ｇｍ１が「Ｌ」になって、しきい電圧が−４．８Ｖになる。
時刻ｍの直後においては、転送サイリスタＴ２、許可サイリスタＳａがオン状態であって、発光サイリスタＬ１がオン状態で点灯（発光）している。
なお、「Ｈ」（０Ｖ）になったゲート端子に逆バイアスのダイオードで接続されたゲート端子には、「Ｈ」（０Ｖ）になった影響が及ばず、サイリスタのしきい電圧は高く（絶対値が小さい負または０の値に）ならない。
【０１６６】
＜発光チップＣｂ１＞
発光チップ群＃ｂに属する発光チップＣｂ１に送信される信号に変化がないので、時刻ｋの状態が維持される。
【０１６７】
（１４）時刻ｎ
時刻ｎにおいて、発光チップ群＃ａ属する発光チップＣａに送信される点灯信号φＩａが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
点灯信号φＩａが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行すると、オン状態にあった発光サイリスタＬ１は、カソード端子およびアノード端子がともに「Ｈ」となってターンオフし、消灯する（非点灯になる）。これにより、ゲート端子Ｇｌ１が「Ｌ」に向かって移行する。そして、発光サイリスタＬ１のしきい電圧は−４．８Ｖになる。
すなわち、発光チップＣａ１の発光サイリスタＬ１は、時刻ｅの書込信号φＷ１が「Ｈ」から「Ｌ」に移行するタイミングで点灯（発光）（ターンオン）し、時刻ｎの点灯信号φＩａが「Ｌ」から「Ｈ」に移行するタイミングで消灯（ターンオフ）する。時刻ｅから時刻ｎまでの期間が、発光チップＣａ１の発光サイリスタＬ１の点灯（発光）期間に対応する。
時刻ｎの直後においては、転送サイリスタＴ２、許可サイリスタＳａがオン状態になっている。
【０１６８】
＜発光チップＣｂ１＞
発光チップ群＃ｂに属する発光チップＣｂ１に送信される信号に変化がないので、時刻ｋの状態が維持される。
【０１６９】
（１５）時刻ｏ
時刻ｏにおいて、発光チップＣａおよび発光チップＣｂに共通に送信される許可信号φＥが「Ｅ２」（−５．３Ｖ）から「Ｈ」（０Ｖ）に移行する。また、発光チップ群＃ａに属する発光チップＣａに送信される点灯信号φＩａが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
許可信号φＥが「Ｅ２」（−５．３Ｖ）から「Ｈ」（０Ｖ）に移行すると、発光チップＣａ１のφＥ端子の電位（φＥ）が０Ｖになる。一方、書込信号φＷ１は「Ｈ」（０Ｖ）となっているので、発光チップＣａ１のφＷ端子の電位（φＷ）は０Ｖである。前述したように、許可サイリスタＳａがターンオフして、図１０（ｂ）に示したように、書込信号線７４の電位（図１０（ａ）のφＷＬ（Ｃａ））は、時刻ｎでの−０．６Ｖから０Ｖに移行する。しかし、いずれの書込サイリスタＭもオフ状態であったので、状態の変化を生じない。
また、点灯信号φＩａが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行するが、発光サイリスタＬ１は、しきい電圧が−４．８Ｖ、発光サイリスタＬ２のしきい電圧は−４．５Ｖ、番号が３以上の発光サイリスタＬのしきい電圧は−４．８Ｖであるので、いずれの発光サイリスタＬも点灯しない。
よって、時刻ｏの直後においては、転送サイリスタＴ２がオン状態になっている。
なお、オン状態にあった発光サイリスタＬ１は、時刻ｎにおいてターンオフし、ゲート端子Ｇｌ１の電位が０Ｖから「Ｌ」（−３．３Ｖ）へと変化する。このとき、ゲート端子Ｇｌ１の電位が−１．８Ｖより高い値であるときに、点灯信号φＩａを「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）にすると、発光サイリスタＬ１が再度点灯することになる。よって、時刻ｎと時刻ｏとの間隔は、発光サイリスタＬ１のしきい電圧が−３．３Ｖより低くなるまでとすることが好ましい。
時刻ｏの直後においては、転送サイリスタＴ２がオン状態になっている。
【０１７０】
時刻ｏからは、発光チップＣａ１の発光サイリスタＬ２の点灯制御の期間Ｔａ（２）に入る。
第１転送信号φ１ａおよび第２転送信号φ２ａは、期間Ｔａ（１）およびＴａ（２）を周期として変化するため、これらの信号の波形は異なるが、発光チップＣａ１の動作は、時刻ｃから時刻ｏまでの期間Ｔａ（１）の繰り返しとなる。よって、期間Ｔａ（２）では、第１転送信号φ１ａ、第２転送信号φ２ａおよびこれらに関連する転送サイリスタＴの説明を除き、発光チップＣａ１の動作の説明を省略する。
【０１７１】
＜発光チップＣｂ１＞
許可信号φＥが「Ｅ２」（−５．３Ｖ）から「Ｈ」（０Ｖ）に移行すると、発光チップＣｂ１のφＥ端子の電位（φＥ）は０Ｖになる。一方、書込信号φＷ１は「Ｈ」（０Ｖ）になっているので、発光チップＣｂ１のφＷ端子の電位（φＷ）は０Ｖである。すると、図１１（ｂ）に示したように、書込信号線７４の電位（図１１（ａ）のφＷＬ（Ｃｂ））は、時刻ｋでの−１．５Ｖから０Ｖに移行する。しかし、いずれの書込サイリスタＭもオフ状態であったので、状態の変化を生じない。
よって、時刻ｏの直後においては、転送サイリスタＴ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
【０１７２】
なお、時刻ｏにおいて、許可信号φＥの「Ｅ２」（−５．３Ｖ）から「Ｈ」（０Ｖ）への移行と、点灯信号φＩａの「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）への移行とを並行して行っているが、いずれを先に行ってもよい。これは、許可信号φＥを変化させても、発光チップＣａ１および発光チップＣｂ１のいずれの書込サイリスタＭもターンオンしないためであり、点灯信号φＩａを変化させても、発光チップＣａ１のいずれの発光サイリスタＬもターンオンしないためである。
【０１７３】
（１６）時刻ｐ
時刻ｐにおいて、時刻ｄでと同様に、発光チップＣａおよび発光チップＣｂに共通に送信される許可信号φＥが、「Ｈ」（０Ｖ）から「Ｅ１」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
許可信号φＥが「Ｅ１」（−３．３Ｖ）に移行するので、発光チップＣａ１のφＥ端子の電位（φＥ）が−３．３Ｖとなる。一方、書込信号φＷ１は「Ｈ」（０Ｖ）であるので、発光チップＣａ１のφＷ端子の電位（φＷ）は０Ｖである。すると、図１０（ｂ）に示したように、書込信号線７４の電位（図１０（ａ）のφＷＬ（Ｃａ））は、−１．７Ｖとなる。
このとき、書込サイリスタＭ１はしきい電圧が−４．８Ｖ、書込サイリスタＭ２はしきい電圧が−３Ｖ、書込サイリスタＭ３はしきい電圧が−４．５Ｖ、番号が４以上の書込サイリスタＭはしきい電圧が−４．８Ｖであるので、いずれの書込サイリスタＭもターンオンできない。
よって、時刻ｐの直後において、転送サイリスタＴ２がオン状態にある。
【０１７４】
＜発光チップＣｂ１＞
発光チップＣｂ１のφＥ端子の電位（φＥ）が−３．３Ｖとなる。一方、書込信号φＷ２は「Ｈ」（０Ｖ）であるので、発光チップＣｂ１のφＷ端子の電位（φＷ）は０Ｖである。すると、図１１（ｂ）に示したように、書込信号線７４の電位（図１１（ａ）のφＷＬ（Ｃｂ））は、−０．６Ｖとなる。
このとき、書込サイリスタＭ１はしきい電圧が−４．５Ｖ、番号が２以上の書込サイリスタＭはしきい電圧が−４．８Ｖであるので、いずれの書込サイリスタＭもターンオンできない。
よって、時刻ｐの直後において、転送サイリスタＴ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
【０１７５】
（１７）時刻ｑ
時刻ｑにおいて、発光チップ群＃ｂに属する発光チップＣｂに送信される点灯信号φＩｂが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
時刻ｇにおける状態と同様であって、時刻ｑの直後においては、転送サイリスタＴ２、書込サイリスタＭ２がオン状態にあって、発光サイリスタＬ２がオン状態で点灯（発光）している。
＜発光チップＣｂ１＞
時刻ｎにおける発光チップＣａ１と同様に、点灯信号φＩｂが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行すると、オン状態にあった発光サイリスタＬ１は、カソード端子およびアノード端子がともに「Ｈ」となってオフ状態に移行し、消灯する。これにより、ゲート端子Ｇｌ１が「Ｌ」に向かって移行する。そして、発光サイリスタＬ１のしきい電圧は−４．８Ｖになる。
すなわち、発光チップＣｂ１の発光サイリスタＬ１は、時刻ｊの書込信号φＷ１が「Ｈ」から「Ｌ」に移行するタイミングで点灯（発光）（ターンオン）し、時刻ｑの点灯信号φＩｂが「Ｌ」から「Ｈ」に移行するタイミングで消灯（ターンオフ）する。時刻ｋから時刻ｑまでの期間が、発光チップＣｂ１の発光サイリスタＬ１の点灯（発光）期間に対応する。
時刻ｑの直後においては、転送サイリスタＴ２がオン状態になっている。
【０１７６】
（１８）時刻ｒ
時刻ｒにおいて、発光チップ群＃ｂの発光サイリスタＬ１を制御する期間Ｔｂ（１）が終了する。
【０１７７】
（１９）時刻ｓ
時刻ｓにおいて、発光チップ群＃ａに属する発光チップＣａに送信される第１転送信号φ１ａが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
しきい電圧が−３Ｖであった転送サイリスタＴ３がターンオンする。これにより、ゲート端子Ｇｔ３は「Ｈ」（０Ｖ）になる。これにより、書込サイリスタＭ３のしきい電圧がー３Ｖに、発光サイリスタＬ４のしきい電圧が−４．５Ｖになる。また、ゲート端子Ｇｔ４の電位は−１．５Ｖになる。これにより、転送サイリスタＴ４のしきい電圧は−３Ｖになる。
なお、時刻ｓの直後においては、転送サイリスタＴ２、Ｔ３、許可サイリスタＳａがオン状態になっていて、発光サイリスタＬ２がオン状態で点灯（発光）している。
＜発光チップＣｂ１＞
発光チップ群＃ｂに属する発光チップＣｂ１に送信される信号には変化がないので、状態の変化はない。
なお、時刻ｓの直後においては、転送サイリスタＴ２がオン状態であって、発光サイリスタＬ２がオン状態で点灯（発光）している。
【０１７８】
（２０）時刻ｔ
時刻ｔにおいて、発光チップ群＃ａに属する発光チップＣａ１へ送信される第２転送信号φ２ａが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
オン状態にあった転送サイリスタＴ２は、カソード端子およびアノード端子がともに「Ｈ」となるので、ターンオフする。すると、転送サイリスタＴ２のゲート端子Ｇｔ２が「Ｌ」に移行する。そして、書込サイリスタＭ２のゲート端子Ｇｍ２および発光サイリスタＬ２のゲート端子Ｇｌ２も「Ｈ」に移行する。そして、転送サイリスタＴ２、書込サイリスタＭ２のしきい電圧が−４．８Ｖになる。
時刻ｔの直後においては、転送サイリスタＴ３がオン状態であって、発光サイリスタＬ２がオン状態で点灯（発光）している。
＜発光チップＣｂ１＞
発光チップ群＃ｂに属する発光チップＣｂ１に送信される信号に変化がないので、状態の変化はない。
なお、時刻ｔの直後においては、転送サイリスタＴ２、書込サイリスタＭ２がオン状態であって、発光サイリスタＬ２がオン状態で点灯（発光）している。
【０１７９】
（２１）その他
時刻ｕにおいて、発光チップ群＃ａに属する発光チップＣａの発光サイリスタＬ２を制御する期間Ｔａ（２）が終了する。時刻ｖにおいて、発光チップ群＃ｂに属する発光チップＣｂの発光サイリスタＬ２を制御する期間Ｔｂ（２）が終了する。時刻ｗにおいて、発光チップ群＃ａに属する発光チップＣａの発光サイリスタＬ３を制御する期間Ｔａ（３）が終了する。時刻ｘにおいて、発光チップ群＃ｂに属する発光チップＣｂの発光サイリスタＬ３を制御する期間Ｔｂ（３）が終了する。そして、時刻ｙにおいて、発光チップ群＃ａに属する発光チップＣａの発光サイリスタＬ４を制御する期間Ｔａ（４）が終了する。以下同様に、発光チップＣａおよび発光チップＣｂのすべての発光サイリスタＬの点灯制御を行う。
【０１８０】
以上説明した発光装置６５の発光チップＣａおよびＣｂの動作をまとめて説明する。
はじめに転送サイリスタＴの動作を説明する。
第１の実施の形態における発光チップＣａおよびＣｂでは、２相の転送信号（第１転送信号φ１および第２転送信号φ２）により、転送サイリスタＴのオン状態を順に移行させている。
すなわち、２相の転送信号の内の一方の転送信号が「Ｌ」（−３．３Ｖ）になることにより、一方の転送信号がカソード端子に送信された転送サイリスタＴがオン状態になり、そのゲート端子Ｇｔが「Ｈ」（０Ｖ）になる。「Ｈ」（０Ｖ）になったゲート端子Ｇｔと順バイアスの結合ダイオードＤｘで接続された隣接する転送サイリスタＴのゲート端子Ｇｔの電位が−１．５Ｖになる。これにより、隣接する転送サイリスタＴは、しきい電圧が上昇（本実施の形態では、−４．５Ｖから−３Ｖ）し、他方の転送信号が「Ｌ」（−３．３Ｖ）となるタイミングでオン状態になる。
つまり、２相の転送信号（第１転送信号φ１および第２転送信号φ２）を、「Ｌ」（−３．３Ｖ）の期間が重なる（図１３における時刻ｌから時刻ｍまでの期間）ように、位相をずらして送信することにより、転送サイリスタＴを順次オン状態に設定する。
【０１８１】
そして、転送サイリスタＴがオン状態になって、ゲート端子Ｇｔが「Ｈ」（０Ｖ）になると、ゲート端子Ｇｔに接続ダイオードＤｙを介して接続された書込サイリスタＭのゲート端子Ｇｍの電位が−１．５Ｖになり、書込サイリスタＭのしきい電圧が−３Ｖとなる。
【０１８２】
そして、許可信号φＥと書込信号φＷ（φＷ１〜φＷ２０）との組み合わせによって、書込信号線７４の電位が「Ｌ」（−３．３Ｖ）になると、書込サイリスタＭがターンオンする。
【０１８３】
書込サイリスタＭがオン状態になると、書込サイリスタＭのゲート端子Ｇｍが「Ｈ」（０Ｖ）になり、ゲート端子Ｇｍに接続ダイオードＤｚを介して接続されたゲート端子Ｇｌの電位が−１．５Ｖになる。これにより、発光サイリスタＬのしきい電圧が−３Ｖになる。
許可信号φＥと書込信号φＷ（φＷ１〜φＷ２０）との組み合わせによって、書込信号線７４の電位が「Ｌ」（−３．３Ｖ）になる時刻の前に、点灯信号φＩ（φＩａまたはφＩｂ）を「Ｌ」（−３．３Ｖ）に設定すると、書込信号線７４の電位が「Ｌ」（−３．３Ｖ）になるタイミング（時刻）において、発光サイリスタＬがターンオンして、点灯（発光）する。
【０１８４】
このように、発光サイリスタＬが点灯（発光）している点灯期間は、許可信号φＥと書込信号φＷ（φＷ１〜φＷ２０）との組み合わせによって、書込信号線７４の電位が「Ｌ」（−３．３Ｖ）になるタイミング（時刻）から、点灯信号φＩ（φＩａまたはφＩｂ）が「Ｌ」から「Ｈ」になる時刻（図１３における時刻ｅから時刻ｎまたは時刻ｊから時刻ｑ）までとなる。
【０１８５】
一方、書込信号線７４の電位が「Ｌ」（−３．３Ｖ）でない期間では、書込サイリスタＭはターンオンせず、発光サイリスタＬもターンオンしない。
【０１８６】
そして、本実施の形態では、許可信号φＥが「Ｅ１」（−３．３Ｖ）であって、書込信号φＷ（φＷ１〜φＷ２０）が「Ｌ」（−３．３Ｖ）であると、発光チップ群＃ａに属する発光チップＣａ１〜Ｃａ２０の発光サイリスタＬが点灯する。一方、許可信号φＥが「Ｅ２」（−５．３Ｖ）であって、書込信号φＷ（φＷ１〜φＷ２０）が「Ｌ」（−３．３Ｖ）であると、発光チップ群＃ｂに属する発光チップＣｂの発光サイリスタＬが点灯する。
すなわち、許可信号φＥの電位のレベルによって、発光チップ群が選択されて制御される。
【０１８７】
よって、本実施の形態では、許可信号φＥに「Ｅ１」（−３．３Ｖ）の期間と、「Ｅ２」（−５．３Ｖ）の期間とを設けている。そして、発光チップ群＃ａに属する１つの発光チップＣａと発光チップ群＃ｂに属する１つの発光チップＣｂから構成される発光チップ組（＃１〜＃２０）のそれぞれに共通に送信する書込信号φＷ（φＷ１〜φＷ２０）に「Ｌ」の期間を２つ設けている（図１３に示すφＷ１では、時刻ｅから時刻ｆまでの期間および時刻ｊから時刻ｋまでの期間）。すなわち、時間軸上の前の「Ｌ」の期間は発光チップ群＃ａに属する発光チップＣａに対して、時間軸上の後の「Ｌ」の期間は発光チップ群＃ｂに属する発光チップＣｂに対して、点灯の開始を設定する。
【０１８８】
そして、本実施の形態では、発光チップ群＃ａと発光チップ群＃ｂとで、それぞれに送信する転送信号（第１転送信号φ１ａ、φ１ｂおよび第２転送信号φ２ａ、φ２ｂ）および点灯信号φＩ（φＩａおよびφＩｂ）のタイミングをＴの１／２の期間ずらしている。これにより、書込信号φＷ（φＷ１〜φＷ２０）に設ける２つの「Ｌ」の期間が設定される期間の幅（マージン）が最大になるようにしている。
すなわち、書込信号φＷに設ける２つの「Ｌ」の時刻は、それぞれ期間Ｔａの前半の１／２の期間と後半の１／２の期間に設ければよいことになる。
【０１８９】
許可信号φＥおよび書込信号φＷ（φＷ１〜φＷ２０）は、組み合わせにより、書込信号線７４の電位が「Ｌ」（−３．３Ｖ）となることにより、発光サイリスタＬを点灯対象として選択される。
なお、書込信号線７４の電位が「Ｌ」（−３．３Ｖ）となるとき、点灯させたい発光サイリスタＬに点灯のための電流を供給する点灯信号φＩａまたはφＩｂが「Ｌ」（−３．３Ｖ）になっている。
【０１９０】
次に、発光チップ組＃２に属する発光チップＣａ２およびＣｂ２の動作について説明する。前述したように、発光チップＣａ２は、発光チップＣａ１と並行に動作し、発光チップＣａ１と同様に動作する。発光チップＣｂ２は、発光チップＣｂ１と並行して動作し、発光チップＣｂ１と同様に動作する。
そこで、発光チップ組＃２に属する発光チップＣａ２およびＣｂ２においては、発光サイリスタＬのいくつかを点灯させない場合について説明する。
【０１９１】
前述したように、発光チップ組＃２では、発光チップＣａ２の発光サイリスタＬ２、Ｌ３、Ｌ４を点灯させるとし、発光チップＣｂ２の発光サイリスタＬ１、Ｌ３、Ｌ４を点灯させるとした。発光チップＣａ２の発光サイリスタＬ１および発光チップＣｂ２の発光サイリスタＬ２は非点灯のままとした。
発光チップＣａ２の発光サイリスタＬ１を非点灯のままとする（点灯させない）ときは、発光チップ組＃１の発光サイリスタＬ１を点灯させるために書込信号φＷ１を「Ｌ」にする時刻ｅから時刻ｆまでの期間において、書込信号φＷ２を「Ｈ」のままに維持する。
すなわち、許可信号φＥが「Ｅ１」（−３．３Ｖ）であるので、発光チップＣａ２のφＥ端子の電位（φＥ）が−３．３Ｖである。一方、書込信号φＷ２が「Ｈ」（０Ｖ）であるので、発光チップＣｂ１のφＷ端子の電位（φＷ）は０Ｖである。すると、図１０（ｂ）に示したように、書込信号線７４の電位（図１０（ａ）のφＷＬ（Ｃａ））は、−１．７Ｖとなる。書込サイリスタＭ１はしきい電圧が−３Ｖであるので、ターンオンしない。さらに、発光サイリスタＬ１もしきい電圧が−４．５Ｖのままであるので、ターンオンしない。
よって、発光チップＣａ２の発光サイリスタＬ１は非点灯のままとなる。
【０１９２】
発光チップＣｂ２の発光サイリスタＬ２においても、同様に書込信号φＷ２を「Ｈ」のままに維持する。許可信号φＥが「Ｅ２」（−５．３Ｖ）であるので、発光チップＣｂ２のφＥ端子の電位（φＥ）が−５．３Ｖである。一方、書込信号φＷ２が「Ｈ」（０Ｖ）であるので、発光チップＣｂ１のφＷ端子の電位（φＷ）は０Ｖである。すると、図１１（ｂ）に示したように、書込信号線７４の電位（図１１（ａ）のφＷＬ（Ｃｂ））は、−１．５Ｖとなる。書込サイリスタＭ１はしきい電圧が−３Ｖであるので、ターンオンしない。さらに、発光サイリスタＬ１もしきい電圧が−４．５Ｖのままであるので、ターンオンしない。
よって、発光チップＣａ２の発光サイリスタＬ１は非点灯のままとなる。
【０１９３】
一方、発光サイリスタＬの光量は、製造条件のばらつきなどにより、発光チップＣａまたはＣｂ間、発光サイリスタＬ間で異なることがある。このため、発光サイリスタＬは、光量を補正（光量補正）して用いられる。光量補正の方法には、発光サイリスタＬに流す電流を調整して行う方法と、発光サイリスタＬの点灯期間を調整して行う方法とがある。
前述したように、発光サイリスタＬの点灯期間は、書込信号線７４の電位が「Ｌ」（−３．３Ｖ）となって発光サイリスタＬがターンオンする時刻から、点灯信号φＩ（φＩａまたはφＩｂ）が「Ｌ」から「Ｈ」に移行して発光サイリスタＬをターンオフ（消灯）する時刻までである。
【０１９４】
図１３に示すように、発光チップＣｂ１の発光サイリスタＬ１は、時刻ｊにおいて、書込信号φＷ１を「Ｌ」にすることにより、ターンオンし、点灯（発光）する。これに対し、発光チップＣｂ２の発光サイリスタＬ１は、時刻ｊと時刻ｋの間の時刻において、書込信号φＷ１を「Ｌ」にすることにより、ターンオンし、点灯（発光）している。
すなわち、発光チップＣｂ２の発光サイリスタＬ１の点灯期間は、発光チップＣｂ１の発光サイリスタＬ１の点灯期間より短くなっている。
このように、書込信号φＷを「Ｌ」に移行する時刻を調整することで、点灯期間を長く、または短くできる。
【０１９５】
以上説明したように、許可信号φＥは、発光チップＣａまたはＣｂが点灯することを許可する信号であって、書込信号φＷは、発光チップＣａまたはＣｂを点灯または非点灯に設定する信号である。
【０１９６】
［第２の実施の形態］
第２の実施の形態では、許可信号φＥの信号の波形が、第１の実施の形態でと異なっている。
前述したように、発光チップＣａに設けた許可サイリスタＳａは、φＥ端子に「Ｅ２」（−５．３Ｖ）が送信されたときに、ターンオンして、オン状態になる。このオン状態の許可サイリスタＳａは、φＥ端子が「Ｌ」（−３．３Ｖ）に移行しても、オン状態が維持される。すなわち、φＷ端子の電位（φＷ）が「Ｈ」（０Ｖ）または「Ｌ」（−３．３Ｖ）のいずれであっても、オン状態となって、もはや書込信号線７４の電位（図１０（ａ）のφＷＬ（Ｃａ））は「Ｌ」（−３．３Ｖ）になりえない。
よって、第１の実施の形態では、図１３に示したように、時刻ｏにおいて、許可信号φＥを「Ｅ２」（−５．３Ｖ）から「Ｈ」（０Ｖ）に移行させ、オン状態の許可サイリスタＳａをターンオフしていた。
このため、許可信号φＥを「Ｅ１」（−３．３Ｖ）から「Ｅ２」（−５．３）へと階段状に変化させ、発光チップ群＃ａの発光チップＣａを先に、発光チップ群＃ｂの発光チップＣｂを後に点灯制御するようにしていた。
【０１９７】
第２の実施の形態では、発光チップ群＃ｂに属する発光チップＣｂを先に、発光チップ群＃ａに属する発光チップＣａを後に点灯制御することができる。
図１４は、第２の実施の形態における発光装置６５の動作を説明するためのタイミングチャートである。
ここでは、発光チップ群＃ｂに属する発光チップＣｂを先に点灯制御し、発光チップ群＃ａに属する発光チップＣａを後に点灯制御している。
このため、第１転送信号φ１ａ、第２転送信号φ２ａ、点灯信号φＩａと、第１転送信号φ１ｂ、第２転送信号φ２ｂ、点灯信号φＩｂとを入れ替えている。
そして、時刻ｄにおいて、許可信号φＥは、「Ｈ」（０Ｖ）から「Ｅ２」（−５．３Ｖ）に移行し、時刻ｈにおいて、「Ｅ２」（−５．３Ｖ）から「Ｈ」（０Ｖ）に移行している。そして、時刻ｉにおいて、「Ｈ」（０Ｖ）から「Ｅ１」（−３．３Ｖ）に移行し、時刻ｏにおいて、「Ｅ１」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行している。
すなわち、許可信号φＥは、「Ｅ１」（−３．３Ｖ）または「Ｅ２」（−５．３Ｖ）への移行後、「Ｈ」（０Ｖ）に移行している。オン状態の許可サイリスタＳａは、「Ｈ」（０Ｖ）への移行により、ターンオフする。これにより、発光チップ群＃ｂに属する発光チップＣｂを先に点灯制御し、発光チップ群＃ａに属する発光チップＣａを後に点灯制御している。
【０１９８】
第２の実施の形態における発光装置６５の動作は、第１の実施の形態において説明したと同様であるので、説明を省略する。
【０１９９】
なお、第１の実施の形態において、許可信号φＥの「Ｅ１」（−３．３Ｖ）である期間（例えば時刻ｄから時刻ｉ）の後に、「Ｈ」（０Ｖ）の期間を設けてもよい。
【０２００】
以上説明したように、第１の実施の形態および第２の実施の形態では、発光チップ群＃ａの発光チップＣａおよび発光チップ群＃ｂの発光チップＣｂを用いるとともに、発光チップ群＃ａに属する１つの発光チップＣａと、発光チップ群＃ｂに属する１つの発光チップＣｂとを発光チップ組にし、それぞれの発光チップ群に一組の信号（第１転送信号φ１、第２転送信号φ２、点灯信号φＩ）を共通に送信している。そして、許可信号φＥと各発光チップ組に送信される書込信号φＷ１〜φＷ２０との組み合わせにより、発光チップＣａおよびＣｂの書込信号線７４の電位を制御する。書込信号線７４の電位が「Ｌ」（−３．３Ｖ）になることで、発光チップ群＃ａまたは＃ｂを選択して、発光装置６５を駆動する。
これにより、点灯（発光）のための大きな電流を流すための点灯信号ライン２０４を発光チップ群で共通にするとともに、配線の数を抑制している。これにより、発光装置６５の回路基板６２の大きさ（サイズ）が抑制される。
【０２０１】
第１および第２の実施の形態において、転送サイリスタＴは、第１転送信号φ１と第２転送信号φ２の２相で駆動したが、転送サイリスタＴを３個毎に３相の転送信号を送信して駆動してもよい。同様にして、４相以上の転送信号を送信しても駆動してもよい。
また、第１および第２の実施の形態において、第１の電気的手段として結合ダイオードＤｘを用いたが、第１の電気的手段は、一方の端子の電位の変化が他方の端子の電位の変化を生じるものであればよく、抵抗などを用いてもよい。
さらに、第２の電気的手段として接続ダイオードＤｙを、第３の電気的手段として接続ダイオードＤｚを用いた。接続ダイオードＤｙおよびＤｚは電位降下を生じさせて電位をシフトさせている。よって、第２の電気的手段および第３の電気的手段は、電位降下を生じさせるものであればよく、抵抗などであってもよい。
【０２０２】
なお、第１から第２の実施の形態において、発光チップＣａおよびＣｂには、それぞれ自己走査型発光素子アレイ（ＳＬＥＤ）が１個搭載されているとしたが、２個以上であってもよい。２個以上搭載されている場合には、それぞれの自己走査型発光素子アレイ（ＳＬＥＤ）を発光チップＣａまたはＣｂと置き換えればよい。
また、発光素子列１０２の発光点（発光サイリスタＬ）の数を１２８であるとして説明したが、この個数は任意に設定しうる。
【０２０３】
そして、第１から第２の実施の形態において、発光チップ群＃ａおよび＃ｂを構成する発光チップＣａおよびＣｂの数および発光チップ組を構成する発光チップＣａおよびＣｂの数を同じとしたが、異なっていてもよい。
【０２０４】
さらに、第１から第２の実施の形態では、サイリスタ（転送サイリスタＴ、書込サイリスタＭ、発光サイリスタＬ、許可サイリスタＳａ、Ｓｂ）のアノード端子を基板８０にとって共通にしたアノードコモンとして説明した。カソード端子を基板８０としたカソードコモンにおいても、回路の極性を変更することによって用いうる。
【符号の説明】
【０２０５】
１…画像形成装置、１０…画像形成プロセス部、１１…画像形成ユニット、１２…感光体ドラム、１４…プリントヘッド、３０…画像出力制御部、４０…画像処理部、６２…回路基板、６３…発光部、６４…ロッドレンズアレイ、６５…発光装置、１１０…信号発生回路、１２０…転送信号発生部、１３０…許可信号発生部、１４０…点灯信号発生部、１５０…書込信号発生部、φ１（φ１ａ、φ１ｂ）…第１転送信号、φ２（φ２ａ、φ２ｂ）…第２転送信号、φＥ…許可信号、φＷ（φＷ１〜φＷ２０）…書込信号、φｅ…消去信号、φＩ（φＩａ、φＩｂ）…点灯信号、Ｃａ１〜Ｃａ２０、Ｃｂ１〜Ｃｂ２０…発光チップ、Ｌ…発光サイリスタ、Ｔ…転送サイリスタ、Ｍ…書込サイリスタ、Ｓａ、Ｓｂ…許可サイリスタ、Ｄｘ…結合ダイオード、Ｄｙ…接続ダイオード、Ｄｚ…接続ダイオード、Ｖｇａ…電源電位、Ｖｓｕｂ…基準電位
【図１】
2012020498.tif 000003
【図２】
2012020498.tif 000004
【図３】
2012020498.tif 000005
【図４】
2012020498.tif 000006
【図５】
2012020498.tif 000007
【図６】
2012020498.tif 000008
【図７】
2012020498.tif 000009
【図８】
2012020498.tif 000010
【図９】
2012020498.tif 000011
【図１０】
2012020498.tif 000012
【図１１】
2012020498.tif 000013
【図１２】
2012020498.tif 000014
【図１３】
2012020498.tif 000015
【図１４】
2012020498.tif 000016