(57)【要約】【課題】高い発光効率で駆動しながら回路効率の低下を抑制することが可能なプラズマディスプレイパネル装置を提供することを目的とする。【解決手段】負荷容量を有する表示パネルに所定の電圧を印加する前後で、前記表示パネルの負荷容量に対する電力の供給と回収を行うため、前記表示パネルに誘導素子とスイッチとコンデンサを接続して一時的にＬＣ共振回路を形成するプラズマディスプレイパネル駆動回路において、前記コンデンサは複数のコンデンサから構成され、前記複数のコンデンサを直列接続することによって、前記複数のコンデンサに蓄積された電荷を前記表示パネルに電力を供給する電力供給源に回収する。【選択図】図５
2012008322.tif 000002
【特許請求の範囲】
【請求項１】
プラズマディスプレイパネルに設けられた複数の電極に対して駆動信号を印加して当該プラズマディスプレイパネルを駆動するプラズマディスプレイパネル駆動回路であって、当該プラズマディスプレイパネル駆動回路においては、
前記プラズマディスプレイパネルの容量性負荷に蓄積された電力をＬＣ共振により回収コンデンサに回収し、回収された電力を前記回収コンデンサから前記プラズマディスプレイパネルの電極に供給する電力回収回路、を備え、
前記回収コンデンサが複数のコンデンサで構成され、
前記プラズマディスプレイパネルに蓄積された電力の回収時、及び回収された電力の前記プラズマディスプレイパネルの電極への供給時においては、前記複数のコンデンサが並列接続されるとともに、前記複数のコンデンサに蓄積された余剰電力を電源へ回生する時においては、前記複数のコンデンサが直列接続されるよう構成されたプラズマディスプレイパネル駆動回路。
【請求項２】
前記電力回収回路は、前記プラズマディスプレイパネルの容量性負荷に蓄積された電力を前記回収コンデンサに回収する径路と、回収された電力を前記回収コンデンサから前記プラズマディスプレイパネルの電極に供給する径路とを兼用する径路に第１の誘導素子が設けられた請求項１に記載のプラズマディスプレイパネル駆動回路。
【請求項３】
前記電力回収回路は、前記プラズマディスプレイパネルの容量性負荷に蓄積された電力を前記回収コンデンサに回収する径路に設けた第１の誘導素子と、回収された電力を前記回収コンデンサから前記プラズマディスプレイパネルの電極に供給する径路に設けた第２の誘導素子と、を備え、
前記第１の誘導素子と前記第２の誘導素子が異なるインダクタンスを有する請求項１に記載のプラズマディスプレイパネル駆動回路。
【請求項４】
前記電力回収回路は、前記プラズマディスプレイパネルの容量性負荷に蓄積された電力を前記回収コンデンサに回収する径路に設けた第１の誘導素子と、回収された電力を前記回収コンデンサから前記プラズマディスプレイパネルの電極に供給する径路に設けた第２の誘導素子と、を備え、
前記第２の誘導素子が前記複数のコンデンサに回収されていた電力を前記電源に回生する径路に設けられて、前記第２の誘導素子を用いて前記複数のコンデンサに回収されていた電力を前記電源に回生するよう構成された請求項１に記載のプラズマディスプレイパネル駆動回路。
【請求項５】
前記電力回収回路は、前記プラズマディスプレイパネルの容量性負荷に蓄積された電力を前記回収コンデンサに回収する径路に設けた第１の誘導素子と、回収された電力を前記回収コンデンサから前記プラズマディスプレイパネルの電極に供給する径路に設けた第２の誘導素子と、を備え、
前記第２の誘導素子が前記複数のコンデンサに回収されていた電力を前記電源に回生する径路に設けられて、前記第２の誘導素子を用いて前記複数のコンデンサに回収されていた電力を前記電源に回生するよう構成されており、
前記第１の誘導素子から前記電源への径路に前記第２の誘導素子が介在しないよう構成された請求項１に記載のプラズマディスプレイパネル駆動回路。
【請求項６】
前記プラズマディスプレイパネルに設けられた電極に印加される駆動波形において、電源から所定電圧を印加する毎に前記複数のコンデンサを直列接続して、前記複数のコンデンサに蓄積された電力を前記電源に回生するよう構成された請求項１乃至５のいずれか一項に記載のプラズマディスプレイパネル駆動回路。
【請求項７】
前記プラズマディスプレイパネルに設けられた電極に印加される駆動波形において、電源から所定電圧を複数回印加する毎に前記複数のコンデンサを直列接続して、前記複数のコンデンサに蓄積された電力を前記電源に回生するよう構成された請求項１乃至５のいずれか一項に記載のプラズマディスプレイパネル駆動回路。
【請求項８】
前記プラズマディスプレイパネルに設けられた電極に印加される駆動信号における初期化期間、書込み期間、及び維持期間を有するサブフィールドの各期間において、前記複数のコンデンサを直列接続して、前記複数のコンデンサに蓄積された電力を前記電源に回生するよう構成された請求項１乃至５のいずれか一項に記載のプラズマディスプレイパネル駆動回路。
【請求項９】
プラズマディスプレイパネルと、請求項１乃至８に記載のプラズマディスプレイパネル駆動回路とを含む、プラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示デバイスであるプラズマディスプレイパネル（以下、ＰＤＰと略称）を駆動するプラズマディスプレイパネル駆動回路、及びその駆動回路を用いたプラズマディスプレイ装置に関するものである。
【背景技術】
【０００２】
ＰＤＰの形式には、大別して、駆動形式としてＡＣ型とＤＣ型があり、放電形式として面放電型と対向放電型がある。現状においては、高精細化、大画面化及び製造の簡便性から、走査電極、維持電極及びデータ電極を持つ３電極構造のＡＣ型の面放電型のＰＤＰが主流である。
【０００３】
この面放電型のＰＤＰの構造は、前面側と背面側の一対の基板が対向配置されており、少なくとも前面側の基板が透明な材質により構成されている。対向配置された基板間には放電空間が形成されるとともに、この放電空間を複数に仕切るための隔壁が形成されている。隔壁により仕切られた放電空間において放電するように、それぞれの基板には複数の電極で構成された電極群が配置されている。このように配置された電極間の放電により赤色、緑色、青色に発光する蛍光体層が隔壁間に形成されて、複数の放電セルが構成されている。電極間の放電により発生する波長の短い紫外線により、放電セル内の蛍光体層が励起されて、赤色、緑色、青色の可視光が放電セルから放出され、カラー表示が行われる。
【０００４】
このように構成されたＰＤＰは、液晶表示パネルに比べて、高速の表示が可能であるとともに、視野角が広いこと、大型化が容易であること、自発光型であるため表示品質が高いことなどの理由から、フラットパネルディスプレイの分野において最近特に注目を集めている。また、ＰＤＰは、多くの人が集まる場所における表示装置、及び家庭において大画面の映像を楽しむための表示装置などとして各種の用途に使用されている。
【０００５】
このようなＰＤＰを駆動するプラズマディスプレイパネル駆動回路では、その消費電力を削減するため、様々な消費電力削減技術が提案されている。
消費電力を削減する技術の一つとしては、ＰＤＰが容量性の負荷であることに着目し、インダクタを構成要素に含む共振回路によってそのインダクタとＰＤＰの容量性負荷とをＬＣ共振させて、ＰＤＰの容量性負荷に蓄えられた電力を電力回収用のコンデンサに回収し、回収した電力をＰＤＰの駆動に再利用する、いわゆる電力回収回路がある（例えば、特許文献１参照）。
【０００６】
図１１は、従来の電力回収回路を示す回路図である。図１１において、従来の電力回収回路１５４は、コイルＬ１０１と回収コンデンサＣ１０１とスイッチ素子Ｓ１０１，Ｓ１０２と逆流防止用ダイオードＤ１０１，Ｄ１０２とを有する。電力回収回路１５４は、インダクタンス素子であるコイルＬ１０１を用いることによりＰＤＰ１０の容量性負荷とコイルＬ１０１とをＬＣ共振させて、電力の回収及び供給を行っている。電力回収時には、ＰＤＰ１０の容量性負荷に蓄えられた電力を、電流の逆流防止用ダイオードＤ１０２及びスイッチ素子Ｓ１０２を介して回収コンデンサＣ１０１に移動させて蓄える。電力供給時には、回収コンデンサＣ１０１に蓄えられた電力を、スイッチ素子Ｓ１０１及び逆流防止用ダイオードＤ１０１を介してＰＤＰ１０に供給する。このように、電力回収回路１５４は、スイッチ素子Ｓ１０１，Ｓ１０２及び逆流防止用ダイオードＤ１０１，Ｄ１０２で構成された複数の単方向制御スイッチを用いてＰＤＰ１０の容量性負荷からの電力回収とＰＤＰ１０への電力供給を行っていた。
【０００７】
また、電力回収用のコンデンサに蓄えられた電力を電源側に回生させる方式も提案されている。例えば、前述の電力回収回路に昇圧コンバータを設けて、コンデンサに蓄えられた電力を電源側に回生させる構成である（特許文献２参照）。図１２は、電力回収回路に昇圧コンバータを設けた特許文献２に開示された構成を示す回路図である。図１２に示す電力回収回路１５４Ａは、図１１に示した電力回収回路１５４にコイルＬ１０３と昇圧スイッチ素子Ｓ１１３とダイオードＤ１０５を追加して昇圧コンバータを構成し、回収コンデンサＣ１０１に蓄えられた電力を維持電圧電源Ｖ５に回生するよう構成されている。
【０００８】
なお、ＰＤＰ１０を駆動する構成としては、１フィールドを複数のサブフィールドに分割した上で、サブフィールドの組み合わせによって階調表示を行うサブフィールド法が用いられる。各サブフィールドは、初期化期間、書込み期間、及び維持期間を有する。初期期間では初期化放電を発生させて、続く書込み期間の書込み動作において必要な壁電荷を蓄積する。書込み期間では、表示する画像に応じて選択的に放電セルにおいて書込み放電を発生させて壁電荷を形成する。維持期間では、走査電極と維持電極に交互に維持パルス電圧を印加して維持放電を発生させ、対応する放電セルの蛍光体層を発光させることにより画像表示が行われる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開昭６３−１０１８９７号公報
【特許文献２】特許第４３３８７６６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
前述のように、従来のプラズマディスプレイ装置には電力回収回路が設けられており、ＰＤＰの容量性負荷に蓄えられた電力を電力回収用のコンデンサに回収し、回収した電力をＰＤＰの駆動に再利用している。このような電力回収回路において、維持期間の維持パルス電圧波形における立上りの期間と立下りの期間が異なる場合がある。このように、維持パルス電圧波形の立上り期間と立下り期間が異なる場合には、電力回収用のコンデンサに充電する電力と放電する電力が異なってしまい、その結果、ＰＤＰの容量性負荷に蓄えられた電力を十分に回収できなくなる場合があった。また、図１２に示すように、電力回収回路に昇圧コンバータを用いる方式は有効であるが、この方式では昇圧コンバータの昇圧スイッチ素子Ｓ１１３に電流が流れている状態において、当該昇圧スイッチ素子Ｓ１１３をオフ状態に切り替える、いわゆるハードスイッチング動作を行う必要がある。このように、余剰電力を電源側に回生させる場合には、昇圧スイッチ素子Ｓ１１３においてハードスイッチング動作を行う必要があるため、図１２に示すような電力回収回路においてはスイッチング損失が大きくなるという問題があった。
本発明は、上記のような従来技術における課題に鑑みなされたものであり、電力回収効率の低下を抑制しつつ高い発光効率で駆動することが可能なプラズマディスプレイパネル駆動回路及びそれを用いたプラズマディスプレイ装置の提供を目的とする。
【課題を解決するための手段】
【００１１】
従来技術の課題を解決して前記の目的を達成するために、本発明に係る第１の態様においては、プラズマディスプレイパネルに設けられた複数の電極に対して駆動信号を印加して当該プラズマディスプレイパネルを駆動するプラズマディスプレイパネル駆動回路であって、当該プラズマディスプレイパネル駆動回路においては、
前記プラズマディスプレイパネルの容量性負荷に蓄積された電力をＬＣ共振により回収コンデンサに回収し、回収された電力を前記回収コンデンサから前記プラズマディスプレイパネルの電極に供給する電力回収回路、を備え、
前記回収コンデンサが複数のコンデンサで構成され、
前記プラズマディスプレイパネルに蓄積された電力の回収時、及び回収された電力の前記プラズマディスプレイパネルの電極への供給時において、前記複数のコンデンサが並列接続され、そして前記プラズマディスプレイパネルの電極に電源から所定電圧が供給されている場合において、前記複数のコンデンサに回収されていた電力を前記電源に回生するため前記複数のコンデンサが直列接続されるよう構成されている。このように構成された第１の態様のプラズマディスプレイパネル駆動回路は、電力回収効率の低下を抑制しつつ高い発光効率で駆動することが可能であり、回収コンデンサの電位が規定値よりも高くなった時においても、電源に対して効率高く電力を回生することができる。
【００１２】
本発明に係る第２の態様のプラズマディスプレイパネル駆動回路において、前記の第１の態様における前記電力回収回路は、前記プラズマディスプレイパネルの容量性負荷に蓄積された電力を前記回収コンデンサに回収する径路と、回収された電力を前記回収コンデンサから前記プラズマディスプレイパネルの電極に供給する径路とを兼用する径路に第１の誘導素子を設けた構成としてもよい。このように構成された第２の態様のプラズマディスプレイパネル駆動回路は、効率の高い電力回収及び発光が可能となる。
【００１３】
本発明に係る第３の態様のプラズマディスプレイパネル駆動回路において、前記の第１の態様における前記電力回収回路は、前記プラズマディスプレイパネルの容量性負荷に蓄積された電力を前記回収コンデンサに回収する径路に設けた第１の誘導素子と、回収された電力を前記回収コンデンサから前記プラズマディスプレイパネルの電極に供給する径路に設けた第２の誘導素子と、を備え、
前記第１の誘導素子と前記第２の誘導素子が異なるインダクタンスを有する構成としてもよい。このように構成された第３の態様のプラズマディスプレイパネル駆動回路は、前記の第１の態様の構成による効果の他に、駆動信号のパルス電圧波形における立上りの期間と立下りの期間の調整が可能となり、更に効率の高い電力回収及び発光が可能となる。
【００１４】
本発明に係る第４の態様のプラズマディスプレイパネル駆動回路において、前記の第１の態様における前記電力回収回路は、前記プラズマディスプレイパネルの容量性負荷に蓄積された電力を前記回収コンデンサに回収する径路に設けた第１の誘導素子と、回収された電力を前記回収コンデンサから前記プラズマディスプレイパネルの電極に供給する径路に設けた第２の誘導素子と、を備え、
前記第２の誘導素子が前記複数のコンデンサに回収されていた電力を前記電源に回生する径路に設けられて、前記第２の誘導素子を用いて前記複数のコンデンサに回収されていた電力を前記電源に回生するよう構成してもよい。このように構成された第４の態様のプラズマディスプレイパネル駆動回路は、前記の第１の態様の構成による効果の他に、誘導素子が共用できる構成となり、部品点数が削減され、回路の簡素化を図ることができる。
【００１５】
本発明に係る第５の態様のプラズマディスプレイパネル駆動回路において、前記の第１の態様における前記電力回収回路は、前記プラズマディスプレイパネルの容量性負荷に蓄積された電力を前記回収コンデンサに回収する径路に設けた第１の誘導素子と、回収された電力を前記回収コンデンサから前記プラズマディスプレイパネルの電極に供給する径路に設けた第２の誘導素子と、を備え、
前記第２の誘導素子が前記複数のコンデンサに回収されていた電力を前記電源に回生する径路に設けられて、前記第２の誘導素子を用いて前記複数のコンデンサに回収されていた電力を前記電源に回生するよう構成されており、
前記第１の誘導素子から前記電源への径路に前記第２の誘導素子が介在しないよう構成してもよい。このように構成された第５の態様のプラズマディスプレイパネル駆動回路は、前記の第１の態様の構成による効果の他に、第１の誘導素子に蓄えられた磁気エネルギーを速やかに電源に回生することができ、サージ電圧の発生を防止することができる。
【００１６】
本発明に係る第６の態様のプラズマディスプレイパネル駆動回路は、前記の第１乃至第５の態様の前記プラズマディスプレイパネルに設けられた電極に印加される駆動波形において、電源から所定電圧を印加する毎に前記複数のコンデンサを直列接続して、前記複数のコンデンサに蓄積された電力を前記電源に回生するよう構成してもよい。このように構成された第６の態様のプラズマディスプレイパネル駆動回路は、複数のコンデンサの電位が増加する度に、電源に対して効率高く電力を回生することができるため、高精度に複数のコンデンサの電位を規定値に抑制することが可能となり、容量の小さいコンデンサを用いて構成することが可能となる。
【００１７】
本発明に係る第７の態様のプラズマディスプレイパネル駆動回路は、前記の第１乃至第５の態様の前記プラズマディスプレイパネルに設けられた電極に印加される駆動波形において、電源から所定電圧を複数回印加する毎に前記複数のコンデンサを直列接続して、前記複数のコンデンサに蓄積された電力を前記電源に回生するよう構成してもよい。このように構成された第７の態様のプラズマディスプレイパネル駆動回路は、複数のコンデンサの電荷を電源に回生するために発生する回路損失を低下させることができる。
【００１８】
本発明に係る第８の態様のプラズマディスプレイパネル駆動回路は、前記の第１乃至第５の態様の前記プラズマディスプレイパネルに設けられた電極に印加される駆動信号における初期化期間、書込み期間、及び維持期間を有するサブフィールドの各期間において、前記複数のコンデンサを直列接続して、前記複数のコンデンサに蓄積された電力を前記電源に回生するよう構成してもよい。このように構成された第８の態様のプラズマディスプレイパネル駆動回路は、複数のコンデンサと電源との間に接続する電流制限用のインダクタの容量を大きく設定することが可能となり、複数のコンデンサの電荷を電源に回生するために発生する回路損失を低下させることができる。
【００１９】
本発明に係る第９の態様のプラズマディスプレイ装置は、プラズマディスプレイパネルと、前記の第１乃至第８の態様のプラズマディスプレイパネル駆動回路とを含んで構成されている。このように構成された本発明に係る第９の態様のプラズマディスプレイ装置においては、プラズマディスプレイパネル駆動回路が電力回収効率の低下を抑制しつつ高い発光効率で駆動するため、省エネルギー化が図られた効率の高いカラー表示が可能となる。
【発明の効果】
【００２０】
本発明によれば、電力回収効率の低下を抑制しつつ高い発光効率で駆動することが可能なプラズマディスプレイパネル駆動回路及びプラズマディスプレイ装置を得ることができる。
【図面の簡単な説明】
【００２１】
【図１】本発明に係る実施の形態１のプラズマディスプレイ装置におけるプラズマディスプレイパネル（ＰＤＰ）の分解斜視図
【図２】本発明に係る実施の形態１のプラズマディスプレイ装置におけるＰＤＰの電極配列図
【図３】本発明に係る実施の形態１のプラズマディスプレイ装置におけるＰＤＰの各電極に対して１サブフィールド期間中に印加する電圧波形を示す波形図
【図４】本発明に係る実施の形態１のプラズマディスプレイ装置の構成を機能ブロック毎に構成を示したブロック図
【図５】本発明に係る実施の形態１のプラズマディスプレイ装置におけるプラズマディスプレイパネル駆動回路（ＰＤＰ駆動回路）における走査電極駆動回路及び維持電極駆動回路を示す回路図
【図６】本発明に係る実施の形態１のプラズマディスプレイ装置におけるＰＤＰ駆動回路の動作を示す波形図
【図７】本発明の実施の形態１におけるＰＤＰの各電極に対して１サブフィールド期間中に印加する電圧波形、及び電力回収回路に含まれる回収スイッチ素子のオンオフのタイミングを示す波形図
【図８】本発明に係る実施の形態２のプラズマディスプレイ装置におけるＰＤＰ駆動回路に含まれる電力回収回路の回路図
【図９】本発明に係る実施の形態３のプラズマディスプレイ装置におけるＰＤＰ駆動回路に含まれる電力回収回路の回路図
【図１０】本発明に係る実施の形態４のプラズマディスプレイ装置におけるＰＤＰ駆動回路に含まれる電力回収回路の回路図
【図１１】従来のＰＤＰ駆動回路に含まれる電力回収回路の回路図
【図１２】従来のＰＤＰ駆動回路に含まれる昇圧コンバータを有する電力回収回路の回路図
【発明を実施するための形態】
【００２２】
以下、本発明を実施するための形態について、図面を参照しながら説明する。図面において、実質的に同一の構成、動作、及び効果を表す要素については、同一の符号を付す。また、以下において記述される数字は、すべて本発明を具体的に説明するために例示するものであり、本発明は例示された数字に制限されるものではない。さらに、オン状態／オフ状態により表されるスイッチング状態は、本発明を具体的に説明するために例示するものであり、例示された論理レベル又はスイッチング状態の異なる組み合わせにより、同等な結果を得ることも可能である。また、構成要素間の接続関係は、本発明を具体的に説明するために例示するものであり、本発明の機能を実現する接続関係はこれに限定されない。さらに、以下の実施形態は、ハードウェア及び／又はソフトウェアを用いて構成されるが、ハードウェアを用いる構成は、ソフトウェアを用いても構成可能であり、ソフトウェアを用いる構成は、ハードウェアを用いても構成可能である。
【００２３】
（実施の形態１）
以下、本発明に係る実施の形態１のプラズマディスプレイ装置について添付の図１から図７を用いて説明する。
【００２４】
＜ＰＤＰの構造＞
図１は、プラズマディスプレイ装置におけるプラズマディスプレイパネル（以下、「ＰＤＰ」と略記する）１０の分解斜視図である。図１に示すように、ＰＤＰ１０は前面板２０と背面板３０を有しており、実施の形態１における説明において、前面板側を上側、背面板側を下側とする。
【００２５】
ＰＤＰ１０において、ガラス製の前面板２０の下には走査電極２２と維持電極２３で構成された表示電極対２１がストライプ状に複数対形成されている。誘電体層２４は表示電極対２１を覆うように形成されており、その誘電体層２４の下には保護層２５が形成されている。
背面板３０上には複数のデータ電極３２がストライプ状に形成されている。誘電体層３３はデータ電極３２を覆うように形成されている。誘電体層３３上には隔壁３４が形成されている。隔壁３４の側面及び誘電体層３３上には赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）に発光する蛍光体層３５が設けられている。
【００２６】
前面板２０、表示電極対２１、誘電体層２４及び保護層２５を含む前面部と、背面基板３０、データ電極３２、誘電体層３３、隔壁３４及び蛍光体層３５を含む背面部とは、微小な放電空間を挟んで表示電極対２１とデータ電極３２が交差してマトリックスを形成するように対向配置され、その外周部がガラスフリットなどの封着材により封着されている。封着された前面部と背面部の内部にある放電空間には、例えばネオン（Ｎｅ）、アルゴン（Ａｒ）、キセノン（Ｘｅ）などの希ガス、或いはこれらの混合ガスが放電ガスとして封入されている。放電空間は隔壁３４により複数の区画に仕切られており、各区画には赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）の各色に発光する蛍光体層３５が順次配置されている。表示電極対２１とデータ電極３２が交差する部分に放電セルが形成され、各色に発光する蛍光体層３５が形成された隣接する３つの放電セルにより１つの画素が構成される。この画素を構成する放電セルが形成された領域が画像表示領域となり、画像表示領域の周囲は、ガラスフリットが形成された領域等のように画像表示が行われない非表示領域となる。これらの放電セルが、放電、発光することにより、画像表示が行われる。
なお、本発明におけるＰＤＰの構造としては、前述の構造に限定されるものではなく、各種構造を含むものであり、例えば井桁形状の隔壁を備えた構造等が含まれる。
【００２７】
＜ＰＤＰの電極配列＞
図２は、プラズマディスプレイ装置におけるＰＤＰ１０の電極配列図である。図２に示すように、ＰＤＰ１０の各電極は、行方向にｎ行の走査電極ＳＣ１〜ＳＣｎ（図１の走査電極２２）とｎ行の維持電極ＳＵ１〜ＳＵｎ（図１の維持電極２３）とが交互に配列され、列方向にはｍ列のデータ電極Ｄ１〜Ｄｍ（図１のデータ電極３２）が配列されている。一対の走査電極ＳＣｉ（ｉ＝１〜ｎ）と維持電極ＳＵｉ（ｉ＝１〜ｎ）で構成される１つの表示電極対２１と、１つのデータ電極Ｄｊ（ｊ＝１〜ｍ）が交差する位置の放電セルＣｉ，ｊが放電空間内に形成されている。放電セルＣｉ，ｊの総数は（ｍ×ｎ）個になる。
【００２８】
このように構成されたＰＤＰ１０における各放電セルにおいては、ガス放電により紫外線を発生させ、その紫外線でＲ，Ｇ，Ｂの各色の蛍光体層３５を励起して発光させることによりカラー表示を行っている。また、ＰＤＰ１０は、１フィールド期間を複数のサブフィールドに分割し、発光させるサブフィールドの組み合わせによって駆動されることにより階調表示が行われている。各サブフィールドは初期化期間、書込み期間及び維持期間からなり、画像データを表示するために、初期化期間、書込み期間及び維持期間でそれぞれ異なる駆動電圧波形を有する駆動信号を各電極に印加している。
【００２９】
＜ＰＤＰの駆動信号＞
図３は、ＰＤＰ１０の各電極に印加する駆動信号を示すタイミングチャートである。図３に示すように、各サブフィールドは初期化期間、書込み期間、及び維持期間を有している。なお、それぞれのサブフィールドにおいて、発光期間の重みを変えるために維持期間における維持パルスの数を異ならせている以外はほぼ同様の動作を行い、各サブフィールドにおける動作原理もほぼ同様である。このため、ここでは１つのサブフィールドについてのみ動作を説明する。
【００３０】
まず、初期化期間では、例えば、正のパルス電圧を全ての走査電極ＳＣ１〜ＳＣｎに印加し、走査電極ＳＣ１〜ＳＣｎ及び維持電極ＳＵ１〜ＳＵｎを覆う誘電体層２４下の保護層２５及び蛍光体層３５に必要な壁電荷を蓄積する。加えて、初期化期間における壁電荷を蓄積は、放電遅れを小さくし書込み放電を安定して発生させるためのプライミング（放電のための起爆剤＝励起粒子）を発生させるという働きを持つ。
【００３１】
具体的には、初期化期間前半部において、データ電極Ｄ１〜Ｄｍ及び維持電極ＳＵ１〜ＳＵｎをそれぞれ０（Ｖ）に保持し、走査電極ＳＣ１〜ＳＣｎには、データ電極Ｄ１〜Ｄｍに対して放電開始電圧以下の電圧Ｖｉ１から、放電開始電圧を超える電圧Ｖｉ２に向かって緩やかに上昇する傾斜波形電圧（スロープ電圧）を印加する。この傾斜波形電圧が上昇する期間において、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間、及び走査電極ＳＣ１〜ＳＣｎとデータ電極Ｄ１〜Ｄｍとの間でそれぞれ１回目の微弱な初期化放電が発生する。そして、走査電極ＳＣ１〜ＳＣｎ上部に負の壁電圧が蓄積されるとともに、データ電極Ｄ１〜Ｄｍ上部及び維持電極ＳＵ１〜ＳＵｎ上部には正の壁電圧が蓄積される。ここで、電極上部の壁電圧とは電極を覆う誘電体層上に蓄積された壁電荷により生じる電圧を表す。
【００３２】
初期化期間後半部では、維持電極ＳＵ１〜ＳＵｎを正電圧Ｖｅに保ち、走査電極ＳＣ１〜ＳＣｎには、維持電極ＳＵ１〜ＳＵｎに対して放電開始電圧以下となる電圧Ｖｉ３から放電開始電圧を超える電圧Ｖｉ４に向かって緩やかに下降する傾斜波形電圧を印加する。この傾斜波形電圧が下降する期間において、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間、及び走査電極ＳＣ１〜ＳＣｎとデータ電極Ｄ１〜Ｄｍとの間でそれぞれ２回目の微弱な初期化放電が発生する。そして、走査電極ＳＣ１〜ＳＣｎ上部の負の壁電圧及び維持電極ＳＵ１〜ＳＵｎ上部の正の壁電圧が弱められ、データ電極Ｄ１〜Ｄｍ上部の正の壁電圧は書込み動作に適した値に調整される。以上により初期化動作が終了する。以下、初期化期間に各電極に印加される駆動電圧波形を「初期化波形」と略記する。
【００３３】
次に、書込み期間では、全ての走査電極ＳＣ１〜ＳＣｎに順次、負の走査パルスを印加することによって走査を行う。走査電極ＳＣ１〜ＳＣｎを走査している期間において、表示データに基づきデータ電極Ｄ１〜Ｄｍに正の書込みパルス電圧（Ｖｄ）を印加する。こうして走査電極ＳＣ１〜ＳＣｎとデータ電極Ｄ１〜Ｄｍとの間に書込み放電が発生し、走査電極ＳＣ１〜ＳＣｎ上の保護層２５の表面に壁電荷が形成される。
【００３４】
具体的には、書込み期間では、走査電極ＳＣ１〜ＳＣｎを一旦電圧Ｖｓｃｎに保持する。次に、放電セルＣｐ，１〜Ｃｐ，ｍ（ｐは１〜ｎの整数）の書込み動作では、走査電極ＳＣｐに走査パルス電圧Ｖａｄを印加するとともに、データ電極Ｄ１〜Ｄｍのうちｐ行目に表示すべき映像信号に対応するデータ電極Ｄｑ（ＤｑはＤ１〜Ｄｍのうち映像信号に基づき選択されるデータ電極）に正の書込みパルス電圧Ｖｄを印加する。こうして、書込みパルス電圧が印加されたデータ電極Ｄｑと走査パルス電圧が印加された走査電極ＳＣｐとの交差部に対応する放電セルＣｐ，ｑで書込み放電が発生する。この書込み放電により放電セルＣｐ，ｑの走査電極ＳＣｐ上部に正電圧が蓄積され、維持電極ＳＵｐ上部に負電圧が蓄積されて、書込み動作が終了する。以下、同様の書込み動作をｎ行目の放電セルＣｎ，ｑに至るまで行い、書込み動作が終了する。
【００３５】
続く維持期間では、一定の期間、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間に放電を維持するのに充分な電圧を印加する。これにより、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間に放電プラズマが生成され、一定の期間、蛍光体層３５を励起発光させる。このとき、書込み期間において書込みパルス電圧が印加されなかった放電空間では、放電は発生せず蛍光体層３５の励起発光は起こらない。
【００３６】
具体的には、維持期間では、走査電極ＳＣ１〜ＳＣｎを０（Ｖ）に一旦戻した後、維持電極ＳＵ１〜ＳＵｎを０（Ｖ）に戻す。その後、走査電極ＳＣ１〜ＳＣｎに正の維持パルス電圧Ｖｓｕｓを印加する。このとき、書込み放電を起こした放電セルＣｐ，ｑにおける走査電極ＳＣｐ上部と維持電極ＳＵｐ上部との間の電圧は、正の維持パルス電圧Ｖｓｕｓに加えて、書込み期間において走査電極ＳＣｐ上部及び維持電極ＳＵｐ上部に蓄積された壁電圧が加算されて、放電開始電圧より大きくなり、１回目の維持放電が発生する。そして、維持放電を起こした放電セルＣｐ，ｑでは、維持放電発生時における走査電極ＳＣｐと維持電極ＳＵｐとの電位差を打ち消すように走査電極ＳＣｐ上部に負電圧が蓄積され、維持電極ＳＵｐ上部に正電圧が蓄積される。こうして、１回目の維持放電が終了する。１回目の維持放電の後、走査電極ＳＣ１〜ＳＣｎを０（Ｖ）に戻し、その後、維持電極ＳＵ１〜ＳＵｎにＶｓｕｓを印加する。このとき、１回目の維持放電を起こした放電セルＣｐ，ｑにおける走査電極ＳＣｐ上部と維持電極ＳＵｐ上部との間の電圧は、正の維持パルス電圧Ｖｓｕｓに加えて、１回目の維持放電において走査電極ＳＣｐ上部及び維持電極ＳＵｐ上部に蓄積された壁電圧が加算されて放電開始電圧より大きくなり、２回目の維持放電が発生する。以降同様に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとに維持パルスを交互に印加することにより、書込み放電を起こした放電セルＣｐ，ｑに対して維持パルスの回数だけ維持放電が継続して行われる。なお、書込み放電を起こしていない放電セルは、壁電荷が存在しないため、放電空間内の電圧は維持パルス電圧Ｖｓｕｓが印加されても放電開始電圧に到達せず、放電することはない。
【００３７】
なお、実施の形態１のプラズマディスプレイ装置における走査電極と維持電極に印加される維持パルス波形は、例えば、後述の図６の波形図に示すように、立上りと立下りとではその期間が異なっている。このような維持パルス波形を形成して走査電極と維持電極に入力することによって、高い発光効率でＰＤＰ１０を発光させることができる。
【００３８】
＜プラズマディスプレイ装置の構成＞
次に、上記のように構成されたＰＤＰ１０を組み込んだ実施の形態１のプラズマディスプレイ装置について説明する。
図４は、ＰＤＰ１０を組み込んだプラズマディスプレイ装置の電気的構成を示すブロック図である。図４に示すプラズマディスプレイ装置は、ＡＤコンバータ１、映像信号処理回路２、サブフィールド処理回路３、データ電極駆動回路４、走査電極駆動回路５、維持電極駆動回路６、及びＰＤＰ１０を備えている。
【００３９】
ＡＤコンバータ１は、入力されたアナログの映像信号をデジタルの映像信号に変換する。映像信号処理回路２は、入力されたデジタルの映像信号を発光期間の重みの異なる複数のサブフィールドの組み合わせによってＰＤＰ１０に発光表示するため、１フィールドの映像信号から各サブフィールドの制御を行うサブフィールドデータに変換し、出力する。サブフィールド処理回路３は、映像信号処理回路２で作成されたサブフィールドデータから、データ電極駆動回路用制御信号、走査電極駆動回路用制御信号及び維持電極駆動回路用制御信号を生成し、データ電極駆動回路４、走査電極駆動回路５、維持電極駆動回路６へそれぞれ出力する。
【００４０】
ＰＤＰ１０は、前述したように、行方向にｎ行の走査電極ＳＣ１〜ＳＣｎ（図１の走査電極２２）とｎ行の維持電極ＳＵ１〜ＳＵｎ（図１の維持電極２３）とが交互に配列され、列方向にｍ列のデータ電極Ｄ１〜Ｄｍ（図１のデータ電極３２）が配列されている。そして、一対の走査電極ＳＣｉと維持電極ＳＵｉ（ｉ＝１〜ｎ）の表示電極対２１と、１つのデータ電極Ｄｊ（ｊ＝１〜ｍ）が立体交差する位置の放電セルＣｉ，ｊが放電空間内に（ｍ×ｎ）個形成され、赤色、緑色及び青色の各色に発光する３つの放電セルにより１つの画素が構成される。
【００４１】
データ電極駆動回路４は、データ電極駆動回路用制御信号に基づいて、各データ電極Ｄｊを独立して駆動する。走査電極駆動回路５は、各走査電極ＳＣ１〜ＳＣｎをそれぞれ独立して駆動することができ、走査電極駆動回路用制御信号に基づいて各走査電極ＳＣ１〜ＳＣｎを独立して駆動する。維持電極駆動回路６は、ＰＤＰ１０の全ての維持電極ＳＵ１〜ＳＵｎをまとめて駆動することができ、維持電極駆動回路用制御信号に基づいて維持電極ＳＵ１〜ＳＵｎを駆動する。
【００４２】
＜ＰＤＰ駆動回路の回路構成＞
以上のように構成された実施の形態１のプラズマディスプレイ装置において、各電極に対する駆動信号である駆動パルスを形成して印加するためのプラズマディスプレイパネル駆動回路（以下、ＰＤＰ駆動回路と略称）の具体的な回路構成について、図５を参照して説明する。図５は、実施の形態１のプラズマディスプレイ装置におけるＰＤＰ駆動回路の一部である走査電極駆動回路５と維持電極駆動回路６を示す回路図である。
【００４３】
図５に示すように、走査電極駆動回路５は、維持回路５１、初期化回路５２、書込み回路５３及び電力回収回路５４Ａを備えている。維持回路５１は、ハイサイド維持スイッチ素子Ｓ５と、ローサイド維持スイッチ素子Ｓ６と、電圧Ｖｓｕｓを供給する第１の電圧源である電源Ｖ１とを有する。この維持回路５１は、電圧Ｖｓｕｓの電源Ｖ１からハイサイド維持スイッチ素子Ｓ５を介して走査電極ＳＣ１〜ＳＣｎに電力を供給して走査電極ＳＣ１〜ＳＣｎを電圧Ｖｓｕｓ（ハイサイド）にクランプしている。一方、維持回路５１は、走査電極ＳＣ１〜ＳＣｎをローサイド維持スイッチ素子Ｓ６を介して接地電位（ローサイド）にクランプしている。このように、維持回路５１は、走査電極ＳＣ１〜ＳＣｎをハイサイドとローサイドに交互にクランプすることにより、走査電極ＳＣ１〜ＳＣｎに対する駆動を行う。したがって、維持回路５１による走査電極ＳＣ１〜ＳＣｎに対する駆動時においては、電力供給のインピーダンスが非常に小さく、維持パルスの立上り、立下りは急峻になるが、電源Ｖ１から電力が供給されることによる消費電力が発生する。
【００４４】
電力回収回路５４Ａは、誘導素子であるインダクタＬ１と、回収コンデンサＣ１Ａ，Ｃ１Ｂと、ハイサイド回収スイッチ素子Ｓ１と、ローサイド回収スイッチ素子Ｓ２と、ハイサイド回収ダイオードＤ１と、ローサイド回収ダイオードＤ２と、スイッチ素子Ｓ１３と、ダイオードＤ１Ａ，Ｄ１Ｂを有する。
【００４５】
電力回収回路５４Ａは、ＰＤＰ１０の容量性負荷（走査電極ＳＣ１〜ＳＣｎに生じた容量性負荷）とインダクタＬ１とをＬＣ共振させて、電力の回収及び供給を行うものである。走査電極ＳＣ１〜ＳＣｎに生じた容量性負荷に蓄えられた電力は、回収コンデンサＣ１Ａ，Ｃ１Ｂとともにローサイド回収ダイオードＤ２、ダイオードＤ１Ａ，Ｄ１Ｂ、ローサイド回収スイッチ素子Ｓ２、及びインダクタＬ１で構成される回路により、主放電径路Ｘを介して回収コンデンサＣ１Ａ，Ｃ１Ｂに回収される。
【００４６】
一方、回収コンデンサＣ１Ａ，Ｃ１Ｂに蓄えられた電力は、回収コンデンサＣ１Ａ，Ｃ１Ｂとともにハイサイド回収ダイオードＤ１、ダイオードＤ１Ａ，Ｄ１Ｂ、ハイサイド回収スイッチ素子Ｓ１、及びインダクタＬ１で構成される回路により、主放電径路Ｘを介してＰＤＰ１０（走査電極ＳＣ１〜ＳＣｎ）に供給される。
【００４７】
上記のように、維持期間における走査電極ＳＣ１〜ＳＣｎに対する駆動が行われる。したがって、電力回収回路５４Ａでは、維持期間において、上記のような駆動が行われている期間では、電源から走査電極ＳＣ１〜ＳＣｎに対して電力を供給されることがなく、ＬＣ共振によって走査電極ＳＣ１〜ＳＣｎの駆動が行われる。このため、この期間においては、理論的には消費電力は０となる。
【００４８】
図５に示す電力回収回路５４Ａの構成において、前述の図１１に示した従来の電力回収回路１５４と異なる点は、回収コンデンサ（図１１のＣ１０１）がＣ１Ａ，Ｃ１Ｂの２つに分割されており、２つに分割された回収コンデンサＣ１Ａ，Ｃ１Ｂを直列接続または並列接続するためのスイッチ素子Ｓ１３、ダイオードＤ１Ａ，Ｄ１Ｂが設けられている点である。
【００４９】
図５に示すように、電力回収回路５４Ａにおいて、回収コンデンサＣ１Ａの一端がダイオードＤ１Ａのカソード及びハイサイド回収スイッチ素子Ｓ１のドレイン端子に接続され、他端はダイオードＤ１Ｂのカソード、スイッチ素子Ｓ１３のソース端子、及びローサイド回収スイッチ素子Ｓ２のドレイン端子に接続されている。また、回収コンデンサＣ１Ｂの一端がダイオードＤ１Ａのアノード、スイッチ素子Ｓ１３のドレイン端子、及びローサイド回収ダイオードＤ２のカソードに接続され、他端はダイオードＤ１Ｂのアノード及びハイサイド回収ダイオードＤ１のカソードに接続されている。ハイサイド回収ダイオードＤ１のアノード、及びローサイド回収スイッチ素子Ｓ２のソース端子は接地されている。
また、電力回収回路５４Ａには維持電圧電源Ｖ５（Ｖｓｕｓ）に接続された回生ダイオードＤ５及び回生インダクタＬ３が設けられている。図５に示すように、回生ダイオードＤ５は、カソードが維持電圧電源Ｖ５に接続され、アノードが回生インダクタＬ３の一端に接続されている。回生インダクタＬ３の他端は、回収コンデンサＣ１Ａに接続され、且つダイオードＤ１Ａを介して回収コンデンサＣ１Ｂに接続されている。このように、回収コンデンサＣ１Ａ，Ｃ１Ｂに蓄積されている電荷が維持電圧電源Ｖ５に回生されるように、回収コンデンサＣ１Ａ，Ｃ１Ｂは、回生インダクタＬ３及び回生ダイオードＤ５を介して維持電圧電源Ｖ５に接続されている。
なお、実施の形態１においてはダイオードＤ１Ａ，ダイオードＤ１Ｂを用いた構成であるが、これらの機能をスイッチ素子を用いて行う構成でもよい。
【００５０】
図５に示す電力回収回路５４Ａにおいては、スイッチ素子Ｓ１３をオン状態とすることにより、２つの回収コンデンサＣ１Ａ，Ｃ１Ｂを直列接続し、回収コンデンサＣ１Ａ，Ｃ１Ｂに蓄えられた余剰電荷を維持電圧電源Ｖ５に回生することができる回路構成となる。
【００５１】
前述の図１２に示したように、従来のプラズマディスプレイ装置においても電力回収回路１５４Ａに昇圧コンバータを用いて、回収コンデンサ（図１２のＣ１０１）の余剰電荷を維持電圧電源に回生する構成は提案されているが、従来の構成では、電流が流れている状態で昇圧スイッチ素子（図１２のＳ１１３）をオフ状態に強制的に切り替える、いわゆるハードスイッチング動作を行っている。このため、従来の電力回収回路の構成により余剰電荷を維持電圧電源に回生させる場合には、スイッチング損失が大きくなり、回路効率が悪くなるという問題を有している。
【００５２】
本発明に係る実施の形態１のプラズマディスプレイ装置においては、後述するように、余剰電荷を維持電圧電源Ｖ５に回生させる場合、電力回収回路５４Ａにおけるスイッチ素子をハードスイッチング動作する必要がないため、スイッチング損失を大幅に抑制することが可能な構成となる。
【００５３】
実施の形態１のプラズマディスプレイ装置において、維持回路５１及び電力回収回路５４Ａは、それぞれの要素に設けられたスイッチ素子Ｓ１，Ｓ２，Ｓ５，Ｓ６，Ｓ１３による切替え動作により、電力の回収と供給、並びに電圧クランプをハイサイドとローサイドに切替えて、走査電極ＳＣ１〜ＳＣｎに印加するための維持パルスを発生させるとともに、回収コンデンサＣ１Ａ，Ｃ１Ｂにおける余剰電荷を維持電圧電源Ｖ５に回生させている。
【００５４】
なお、実施の形態１における維持回路５１及び電力回収回路５４Ａに設けられた各スイッチ素子Ｓ１，Ｓ２，Ｓ５，Ｓ６，Ｓ１３は、ＭＯＳＦＥＴ等のスイッチング動作を行う一般的に知られた素子により構成されている。ＭＯＳＦＥＴは、一般にボディダイオードと呼ばれる寄生ダイオード（ＭＯＳＦＥＴの構造に寄生して発生するダイオード）が、スイッチング動作を行う部分に対して並列に、かつスイッチング動作を行う部分に対してアノード、カソードが逆向きに生成される（以下、このような構成を「逆並列」と称す）。そのため、これらのスイッチ素子は、スイッチング動作が遮断状態であっても、ボディダイオードに対して順方向となる電流を流すことができる。また、これらのスイッチ素子は、ＭＯＳＦＥＴではなくＩＧＢＴ等のスイッチング動作を行う素子を用いて、逆並列ダイオードを別途備えたものであってもよい。
【００５５】
実施の形態１のプラズマディスプレイ装置において、走査電極駆動回路５の初期化回路５２は、ハイサイド初期化スイッチ素子Ｓ１１、ローサイド初期化スイッチ素子Ｓ１２、第１の分離スイッチ素子Ｓ９、及び第２の分離スイッチ素子Ｓ１０とともに、負の電圧（−Ｖａｄ）を供給する第２の電圧源である電源Ｖ２、及び電圧Ｖｓｅｔを供給する第３の電圧源である電源Ｖ３を有している。初期化回路５２は、電源Ｖ３からハイサイド初期化スイッチ素子Ｓ１１を介して走査電極ＳＣ１〜ＳＣｎにハイサイドの電位（Ｖｓｅｔ）となる電力を供給し、または、電源Ｖ２からローサイド初期化スイッチ素子Ｓ１２を介して走査電極ＳＣ１〜ＳＣｎにローサイドの負の電位（−Ｖａｄ）となる電力を供給することにより、初期化波形を生成している。
【００５６】
また、第２の分離スイッチ素子Ｓ１０は、ハイサイド初期化スイッチ素子Ｓ１１が導通状態（以下、スイッチ素子の導通状態を「オン状態」と略記する）のときに、電源Ｖ３から主放電経路Ｘを通じてハイサイド維持スイッチ素子Ｓ５のボディダイオード（ＩＧＢＴの場合は逆並列ダイオード）を通って電源Ｖ１に電流が流れ込むのを防ぐ機能を有する。主放電経路Ｘとは、維持回路５１、初期化回路５２、書込み回路５３、回収回路５４Ａが共通して接続され、走査電極ＳＣ１〜ＳＣｎへ供給する電力及び走査電極ＳＣ１〜ＳＣｎから回収する電力が流れる経路を言う。すなわち、第２の分離スイッチ素子Ｓ１０は、上記のような電流を遮断状態（以下、スイッチ素子の遮断状態を「オフ状態」と略記する）とするべく配置されており、ハイサイド初期化スイッチ素子Ｓ１１がオン状態である期間は、第２の分離スイッチ素子Ｓ１０はオフ状態になる。同様に、第１の分離スイッチ素子Ｓ９は、ローサイド初期化スイッチ素子Ｓ１２がオン状態の時、ローサイド維持スイッチ素子Ｓ６のボディダイオードを通って、接地電位から主放電経路Ｘを通じて電源Ｖ２に電流が流れ込むのを防ぐ機能を有する。すなわち、第１の分離スイッチ素子Ｓ９は上記のような電流をオフ状態とするべく配置され、ローサイド初期化スイッチ素子Ｓ１２がオン状態である期間は、第１の分離スイッチ素子Ｓ９はオフ状態となる。
【００５７】
初期化回路５２においては、図３に示したような初期化波形の駆動信号を生成して、走査電極ＳＣ１〜ＳＣｎへ供給する。図３に示すように、初期化回路５２は、初期化期間の前半部において、データ電極Ｄ１〜Ｄｍに対する放電開始電圧以下である電圧Ｖｉ１から、放電開始電圧を超える電圧Ｖｉ２、すなわちＶｓｅｔに向かって緩やかに上昇する傾斜波形を発生させる。そして、初期化期間の後半部においては、維持電極ＳＵ１〜ＳＵｎに対する放電開始電圧以下となる電圧Ｖｉ３から放電開始電圧を超える電圧Ｖｉ４、すなわち−Ｖａｄに向かって緩やかに下降する傾斜波形を発生させる。
【００５８】
実施の形態１のプラズマディスプレイ装置において、走査電極駆動回路５の書込み回路５３（図５参照）は、２つの入力端を有して、スイッチング動作により２つの入力端に入力された電力のいずれか一方の電力を出力し、走査電極ＳＣ１〜ＳＣｎに対する駆動電圧波形である走査パルス波形を生成するスキャンドライバであるＩＣ１を備えている。
【００５９】
図３に示すように、書込み期間においては、全ての走査電極ＳＣ１〜ＳＣｎに順次負の走査パルスを印加することによって走査を行っている。書込み期間において、スキャンドライバＩＣ１の一方の入力端には、第４の電圧源である電源Ｖ４から供給される電圧Ｖｓｃｎの電力が入力される。また、スキャンドライバＩＣ１の他方の入力端には、初期化回路５２のローサイド初期化スイッチ素子Ｓ１２をオン状態として、電源Ｖ２から負の電圧（−Ｖａｄ）の電力が入力される。そして、電源Ｖ４から供給される電力と電源Ｖ２から供給される電力のいずれか一方の電力がスキャンドライバＩＣ１において選択されて、走査電極ＳＣ１〜ＳＣｎに供給される。すなわち、スキャンドライバＩＣ１は、走査パルス波形において、負の電圧（−Ｖａｄ）が印加されるタイミングでは電源Ｖ２からの電力を選択し、それ以外の時には電源Ｖ４からの電力（Ｖｓｃｎ）を選択して、走査電極ＳＣ１〜ＳＣｎに供給するようにスイッチング動作を行っている。
【００６０】
なお、前述したように、維持回路５１を初期化回路５２から電気的に分離するために、維持回路５１と初期化回路５２との間に、第１の分離スイッチ素子Ｓ９及び第２の分離スイッチ素子Ｓ１０が直列に接続され、かつ第１の分離スイッチ素子Ｓ９及び第２の分離スイッチ素子Ｓ１０の各ボディダイオードが互いに逆方向となるようにして挿入されている。上記のように、第１の分離スイッチ素子Ｓ９及び第２の分離スイッチ素子Ｓ１０は、ダイオード同士が互いに逆方向となるように接続されており、いわゆる「バックトゥバック接続」されている。このように、維持回路５１と初期化回路５２との間に第１の分離スイッチＳ９及び第２の分離スイッチＳ１０を設けることにより、第１の分離スイッチＳ９及び第２の分離スイッチＳ１０を同時にオフ状態とすれば、維持回路５１から初期化回路５２のハイサイド初期化スイッチ素子Ｓ１１やローサイド初期化スイッチ素子Ｓ１２へ流れる電流、及び初期化回路５２のハイサイド初期化スイッチ素子Ｓ１１やローサイド初期化スイッチ素子Ｓ１２から維持回路５１へ流れる電流のいずれの電流も確実に遮断することができる。
【００６１】
上記のように維持回路５１と初期化回路５２を電気的に分離するのは、初期化回路５２の電源Ｖ３（Ｖｓｅｔ）からの電力供給時に、それよりも電位の低い維持回路５１の電源Ｖ１（Ｖｓｕｓ）の影響を受けないようにするためであるとともに、初期化回路５２における負の電位の電源Ｖ２（−Ｖａｄ）からの電力供給時に、それよりも高い電位、すなわち維持回路５１のローサイドクランプ部の接地電位（ＧＮＤ）の影響を受けないようにするためである。
【００６２】
電源Ｖ３による電力供給時において、電圧Ｖｓｅｔの電源Ｖ３から、それよりも電位の低い電源Ｖ１（Ｖｓｕｓ）へ主放電経路Ｘを介して電流が流れ込む恐れがある。そのような場合には主放電経路Ｘの電位が電源Ｖ３の電位（Ｖｓｅｔ）よりも低下してしまい、本来の駆動電圧波形を生成することが困難となる。また、負の電圧値（−Ｖａｄ）の電源Ｖ２による電力供給時において、電源Ｖ２よりも電位の高いローサイドクランプ部（ＧＮＤ）から電源Ｖ２へ主放電経路Ｘを介して電流が流れ込む恐れがある。そのような場合には、主放電経路Ｘの電位が電源Ｖ２の負の電位（−Ｖａｄ）よりも上昇してしまい、本来の駆動電圧波形を生成することが困難となる。
【００６３】
しかしながら、実施の形態１のプラズマディスプレイ装置における走査電極駆動回路５の初期化回路５２では、走査電極ＳＣ１〜ＳＣｎの駆動が行われる初期化期間において、第１の分離スイッチＳ９、及び第２の分離スイッチＳ１０をオフ状態とすることにより、維持回路５１を初期化回路５２の電源Ｖ２及び電源Ｖ３から電気的に分離しており、主放電経路Ｘを介しての電流の流れ込みを確実に遮断している。したがって、初期化回路５２においては、第１の分離スイッチ素子Ｓ９及び第２の分離スイッチＳ１０を、維持回路５１によって走査電極ＳＣ１〜ＳＣｎの駆動が行われる期間のみオン状態とし、それ以外の初期化期間等ではオフ状態としている。
【００６４】
なお、維持回路５１によって走査電極ＳＣ１〜ＳＣｎの駆動が行われる期間は、ハイサイド初期化スイッチ素子Ｓ１１、及びローサイド初期化スイッチ素子Ｓ１２をオフ状態とすることにより、電源Ｖ２及び電源Ｖ３を主放電経路Ｘから電気的に分離することができる。これは、電源Ｖ３が電源Ｖ１よりも電位が高く、かつボディダイオードが電源Ｖ３から主放電経路Ｘへ流れる電流を遮断するようにハイサイド初期化スイッチ素子Ｓ１１が配置されているからである。また、電源Ｖ２がＧＮＤよりも電位が低く、かつボディダイオードが主放電経路Ｘから電源Ｖ２へ流れる電流を遮断するようにローサイド初期化スイッチ素子Ｓ１２が配置されているから、電源Ｖ２が主放電径路Ｘから電気的に分離される。
【００６５】
なお、維持電極駆動回路６においても、走査電極駆動回路５と同様の維持回路６１及び電力回収回路６２Ａを有する。維持回路６１は、ハイサイド維持スイッチ素子Ｓ７と、ローサイド維持スイッチ素子Ｓ８と、電圧Ｖｓｕｓを供給する電源Ｖ１とから構成されている。電力回収回路６２Ａは、インダクタＬ２と、回収コンデンサＣ２Ａ，Ｃ２Ｂと、ハイサイド回収スイッチ素子Ｓ３と、ローサイド回収スイッチ素子Ｓ４と、ハイサイド回収ダイオードＤ３と、ローサイド回収ダイオードＤ４と、スイッチ素子Ｓ１４と、ダイオードＤ２Ａ，Ｄ２Ｂから構成されている。維持電極駆動回路６においても、ＰＤＰ１０の容量性負荷（維持電極ＳＵ１〜ＳＵｎに生じた容量性負荷）とインダクタＬ２とでＬＣ共振させて、回収コンデンサＣ２Ａ，Ｃ２Ｂと、ＰＤＰ１０との間で電力の回収及び供給を行っている。また、電力回収回路６２Ａは、回生ダイオードＤ６と回生インダクタＬ４を有しており、回収コンデンサＣ２Ａ，Ｃ２Ｂにおける余剰電荷を維持電圧電源Ｖ５に回生するよう構成されている。
【００６６】
図５に示すように、電力回収回路６２Ａにおいて、回収コンデンサＣ２Ａの一端がダイオードＤ２Ａのカソード及びハイサイド回収スイッチ素子Ｓ３のドレイン端子に接続され、他端はダイオードＤ２Ｂのカソード、スイッチ素子Ｓ１４のソース端子、及びローサイド回収スイッチ素子Ｓ４のドレイン端子に接続されている。また、回収コンデンサＣ２Ｂの一端がダイオードＤ２Ａのアノード、スイッチ素子Ｓ１４のドレイン端子、及びローサイド回収ダイオードＤ４のカソードに接続され、他端はダイオードＤ２Ｂのアノード及びハイサイド回収ダイオードＤ３のカソードに接続されている。
電力回収回路６２Ａには維持電圧電源Ｖ５に接続された回生ダイオードＤ６及び回生インダクタＬ４が設けられており、ダイオードＤ２Ａのカソードに接続されている回収コンデンサＣ２Ａの一端は、回収コンデンサＣ２Ａに蓄積されている電荷を維持電圧電源Ｖ５に回生できるように、回生インダクタＬ４及び回生ダイオードＤ６を介して維持電圧電源Ｖ５に接続されている。ハイサイド回収ダイオードＤ３のアノード、及びローサイド回収スイッチ素子Ｓ４のソース端子は接地されている。
なお、実施の形態１においてはダイオードＤ２Ａ，ダイオードＤ２Ｂを用いて電力回収回路６２Ａが構成されているが、これらのダイオードの機能をスイッチ素子を用いて行う構成でもよい。
【００６７】
図５に示す維持電極駆動回路６における電力回収回路６２Ａにおいては、スイッチ素子Ｓ１４をオン状態とすることにより、２つの回収コンデンサＣ２Ａ，Ｃ２Ｂを直列接続し、回収コンデンサＣ２Ａ，Ｃ２Ｂに蓄えられた余剰電荷を維持電圧電源Ｖ５に回生することができる回路構成となる。その動作は、走査電極駆動回路５における維持回路５１及び電力回収回路５４Ａと同様であるので、ここではその説明を省略する。
【００６８】
＜ＰＤＰ駆動回路の維持期間動作＞
次に、実施の形態１におけるＰＤＰ駆動回路の維持期間の動作について図６を参照して説明する。図６は、ＰＤＰ１０の走査電極ＳＣ１〜ＳＣｎに対して維持期間中に印加する駆動電圧波形と、走査電極駆動回路５における維持回路５１及び電力回収回路５４Ａの各スイッチ素子（Ｓ１，Ｓ２，Ｓ５，Ｓ６，Ｓ１３）のオンオフ状態を示す波形図である。
【００６９】
維持期間においては、ＰＤＰ１０の走査電極ＳＣ１〜ＳＣｎ及び維持電極ＳＵ１〜ＳＵｎに維持電圧を交互に印加する動作、並びにＰＤＰ１０の静電容量に蓄えられた電力の回収動作と、回収された電力の再供給動作とを繰り返す。ここでは、維持期間における１回の繰り返し動作をモードＩからモードＩＶの期間に分けて説明する。なお、図６に示す各スイッチ素子のオンオフ状態については、実線の斜線部分がオン状態を示し、破線の斜線部分がオン状態とオフ状態のいずれの状態でもよいことを示す。また、各スイッチ素子において、実線と破線の斜線部分以外の期間はオフ状態を示す。
【００７０】
＜モードＩ＞
モードＩにおいては、電力回収回路５４Ａのハイサイド回収スイッチ素子Ｓ１をオン状態とし、それ以外のスイッチ素子はオフ状態とする。ハイサイド回収スイッチ素子Ｓ１をオン状態とすることにより、ＰＤＰ１０の静電容量とインダクタＬ１とでＬＣ共振回路を形成し、回収コンデンサＣ１Ａ，Ｃ１ＢからＰＤＰ１０に電力が供給される。その結果、ＰＤＰ１０の走査電極ＳＣ１〜ＳＣｎの電圧は上昇する。モードＩの期間中、維持電極駆動回路６による維持電極ＳＵ１〜ＳＵｎの電位は接地電位である。
【００７１】
＜モードＩＩ＞
モードＩＩにおいては、維持回路５１のハイサイド維持スイッチ素子Ｓ５をオン状態とする。このときハイサイド回収スイッチ素子Ｓ１はオンオフのいずれの状態でもよいが、モードＩＩＩに移行する前にはオフ状態とする。ハイサイド維持スイッチ素子Ｓ５をオン状態とすることにより、維持電圧Ｖｓｕｓが電源Ｖ１から走査電極ＳＣ１〜ＳＣｎに供給される。
【００７２】
従来のＰＤＰ駆動回路においては、ハイサイド維持スイッチ素子をオン状態とするタイミング、すなわち、ハイサイド回収スイッチ素子をオン状態としてからハイサイド維持スイッチ素子をオン状態とするまでの期間（Ｔ１）は、ＰＤＰ１０の静電容量とインダクタ（Ｌ１０１）で決まる共振時間とほぼ同じに設定されていた。
【００７３】
一方、実施の形態１におけるＰＤＰ駆動回路においては、ハイサイド回収スイッチ素子Ｓ１をオン状態としてからハイサイド維持スイッチ素子Ｓ５をオン状態とするまでの期間Ｔ１が、ＰＤＰ１０の静電容量とインダクタＬ１で決まる共振時間よりも、常に短いタイミングでハイサイド維持スイッチ素子Ｓ５をオン状態としている。すなわち、実施の形態１におけるＰＤＰ駆動回路においては、従来のＰＤＰ駆動回路と比べて、共振時間に到達する前にハイサイド維持スイッチ素子Ｓ５をオン状態とする点が異なっている。
【００７４】
実施の形態１におけるＰＤＰ駆動回路が上記のように期間Ｔ１が設定されているため、ＰＤＰ１０の走査電極ＳＣ１〜ＳＣｎに供給する電圧が放電開始電圧に到達する前においては電力回収回路５４Ａから電圧が供給されており、放電開始電圧を超えて放電が開始する時には、電源Ｖ１からハイサイド維持スイッチ素子Ｓ５を経由して維持電圧Ｖｓｕｓが走査電極ＳＣ１〜ＳＣｎに供給される。したがって、実施の形態１におけるＰＤＰ駆動回路は、放電に必要な電流が電力回収回路５４ＡのインダクタＬ１によって制限されることがないため、ＰＤＰ１０が必要とする放電電流を確実に供給することができる。この結果、実施の形態１におけるＰＤＰ駆動回路を用いることにより、ＰＤＰ１０を常に発光効率の高い状態で発光させることができるため、高効率で消費電力の小さいプラズマディスプレイ装置を提供することができる。なお、モードＩＩの期間中、維持電極駆動回路６による維持電極ＳＵ１〜ＳＵｎの電位は接地電位である。
【００７５】
＜モードＩＩＩ＞
モードＩＩＩにおいては、ハイサイド維持スイッチ素子Ｓ５をオフ状態とし、ローサイド回収スイッチ素子Ｓ２をオン状態とする。ローサイド回収スイッチ素子Ｓ２をオン状態とすることにより、ＰＤＰ１０の静電容量とインダクタＬ１とでＬＣ共振回路を形成し、ＰＤＰ１０から回収コンデンサＣ１Ａ，Ｃ１Ｂへ電力が供給される。その結果、ＰＤＰ１０の走査電極ＳＣ１〜ＳＣｎの電圧は下降する。なお、モードＩＩＩの期間中、維持電極駆動回路６による維持電極ＳＵ１〜ＳＵｎの電位は接地電位である。
【００７６】
＜モードＩＶ＞
モードＩＶにおいては、ローサイド維持スイッチ素子Ｓ６をオン状態とする。ローサイド維持スイッチ素子Ｓ６をオン状態とするタイミング、すなわち、ローサイド回収スイッチ素子Ｓ２がオン状態としてから、ローサイド維持スイッチ素子Ｓ６をオン状態とするまでの期間Ｔ０は、モードＩの期間Ｔ１と同じに設定してもよいし、若しくは従来のＰＤＰ駆動回路と同様にＬＣ共振時間と同じ時間に設定してもよい。これは、モードＩＩＩからモードＩＶに移行するタイミングにおいて、ＰＤＰ１０が放電しないためである。なお、モードＩＶにおけるローサイド回収スイッチ素子Ｓ２は、オンオフいずれの状態でもよいが、モードＩに移行する前にオフ状態とする。
【００７７】
そして、モードＩＶの期間中において、スイッチ素子Ｓ１３をオン状態とする。モードＩＶの期間において、スイッチ素子Ｓ１３は、オン状態となった後、所定期間経過（Ｔ２）後にオフ状態となる。スイッチ素子Ｓ１３がオン状態となることにより、回収コンデンサＣ１Ａ，Ｃ１Ｂは、直列接続状態となり、電圧が加算される。この加算された電圧は、回生インダクタＬ３及び回生ダイオードＤ５を経由して電源Ｖ５に供給される（回生動作）。この回生動作は、モードＩＶの期間中において１回または複数回実施して、回収コンデンサＣ１Ａ，Ｃ１Ｂの電圧を所望の電圧に制御することができる。この結果、モードＩＶからモードＩに移行する時点での回収コンデンサＣ１Ａ及びＣ２Ａの電圧は、モードＩＶの時点での電圧よりも低下させることが可能となる。
【００７８】
一方、モードＩＶの期間における維持電極駆動回路６において、維持回路６１及び電力回収回路６２Ａは、図６に示したモードＩからモードＩＩＩにおける走査電極駆動回路５の動作と同様の動作を行ってもよい。すなわち、維持電極駆動回路６の電力回収回路６２Ａにおけるハイサイド回収スイッチ素子Ｓ３をオン状態とすることにより、モードＩと同様のＬＣ共振動作により維持電極ＳＵ１〜ＳＵｎの電圧を上昇させる。維持電極ＳＵ１〜ＳＵｎの電圧が放電開始電圧に到達して放電が開始するまでに、維持回路６１のハイサイド維持スイッチ素子Ｓ７をオン状態とすることにより、維持電極ＳＵ１〜ＳＵｎに維持電圧Ｖｓｕｓを供給する（前述のモードＩＩと同様の動作）。このとき、維持電極側から走査電極側に放電電流が流れる。放電が終了した後、維持電極駆動回路６の電力回収回路６２Ａにおけるローサイド回収スイッチ素子Ｓ４をオン状態とすることにより、前述のモードＩＩＩにおける走査電極駆動回路５の動作と同様に、ＬＣ共振動作により維持電極ＳＵ１〜ＳＵｎの電圧を下降させる。
【００７９】
上記のように、モードＩＶの期間における維持電極駆動回路６の動作は、モードＩからモードＩＩＩにおける走査電極駆動回路５と同様の動作を行ってもよい。維持電極駆動回路６をこのように動作させることにより、維持電極側から走査電極側に放電電流が流れる場合においても、上記モードＩＩで説明したのと同様の理由によりＰＤＰ１０を高効率に駆動することが可能となる。
【００８０】
また、モードＩＶにおけるスイッチ素子Ｓ１３のオンオフ動作については、図６に示したスイッチ素子Ｓ１３のスイッチング動作に制限されるものではない。回収コンデンサＣ１Ａ，Ｃ１Ｂが所望の電位となるようにスイッチ素子Ｓ１３をオンオフ動作させるように、スイッチング回数、オン時間（Ｔ２）を適宜設定することにより対応することができる。したがって、スイッチ素子Ｓ１３をオン状態とする時点、オフ状態とする時点、及びオンオフ状態とする回数に制限はない。また、１回の維持動作において必ずしも１回以上オンオフ状態とする必要もない。また、スイッチ素子Ｓ１３のオンオフ動作は、モードＩＩの期間に実施してもよい。
【００８１】
モードＩＩＩのＬＣ共振動作時間（Ｔ０）を設定時において所望の時間に決定できるため、モードＩＩＩにおいてＰＤＰ１０から回収コンデンサＣ１Ａ，Ｃ１Ｂに回収する電力を予め知ることが可能である。したがって、モードＩを開始する時点における回収コンデンサＣ１Ａ，Ｃ１Ｂの望ましい電圧と、モードＩＩＩで回収する電力とから、モードＩＩＩを開始する時点における回収コンデンサＣ１Ａ，Ｃ１Ｂの望ましい電圧を計算することが可能である。それにより、モードＩＩＩを開始する時点において回収コンデンサＣ１Ａ，Ｃ１Ｂが望ましい電圧となるように、モードＩＩの期間においてスイッチ素子Ｓ１３のオンオフ動作を実施してもよい。また、図７に示すように、初期化期間や書込み期間にスイッチ素子Ｓ１３をオンオフ動作してもよく、維持期間においては、予め決定された規定の維持回数毎にスイッチ素子Ｓ１３をオンオフ動作を行って、回収コンデンサＣ１Ａ，Ｃ１Ｂが所望の電圧になるよう回生動作を行ってもよい。
【００８２】
なお、電力回収回路５４Ａにおける電源Ｖ５の電圧は、回収コンデンサＣ１Ａ，Ｃ１Ｂに印加される電圧の最大値よりも大きい電圧であれば、適宜設定することができる。したがって、電源Ｖ５としては、例えば、データ電極駆動回路４（図４参照）に対して電圧Ｖｄを供給する電源であってもよいし、維持回路５１に対して維持電圧Ｖｓｕｓを供給する電源Ｖ１であってもよい。
【００８３】
上記のように、実施の形態１におけるＰＤＰ駆動回路においては、放電開始電圧以下の時には電力回収回路５４Ａ，６２ＡにＬＣ共振動作を実行させて、放電開始電圧を超えてから実際に放電が開始するまでの放電遅れの期間に、維持回路５１，６１のハイサイド維持スイッチ素子Ｓ５，Ｓ７をオン状態としてＰＤＰ１０に印加する電圧を確実に維持電圧Ｖｓｕｓにする。それにより、ＰＤＰ１０を高効率に発光させることが可能となる。また、実施の形態１におけるＰＤＰ駆動回路は、回収コンデンサＣ１Ａ，Ｃ１Ｂ，Ｃ２Ａ，Ｃ２Ｂに充電された余剰電力を高効率に電源に回生させることができる。したがって、実施の形態１におけるＰＤＰ駆動回路を用いることにより、ＰＤＰ１０の発光効率及び回路効率が高くなり、消費電力の小さいプラズマディスプレイ装置を提供することができる。
【００８４】
なお、初期化期間及び書込み期間における初期化回路５２並びに書込み回路５３の具体的な回路構成については、従来のＰＤＰ駆動回路における技術と同様の構成でもよく、初期化回路並びに書込み回路と同様の機能を有し、同様の効果を奏するものであれば用いることができる。実施の形態１における初期化期間や書込み期間における駆動電圧波形や駆動回路は、前述した波形や構成に限定されるものではなく、従来技術において用いられているものや、同様の機能を発揮するために一般的に用いられている技術を適用することができる。
【００８５】
（実施の形態２）
以下、本発明に係る実施の形態２のプラズマディスプレイ装置について説明する。実施の形態２のプラズマディスプレイ装置の構成において、プラズマディスプレイパネル駆動回路（以下、ＰＤＰ駆動回路と略称）における電力回収回路以外の構成は、前述の実施の形態１のプラズマディスプレイ装置と同様である。図８は、実施の形態２のプラズマディスプレイ装置における電力回収回路５４Ｂを示す回路図である。実施の形態２において、ＰＤＰ駆動回路の電力回収回路５４Ｂ以外の部分は、前述の実施の形態１のプラズマディスプレイ装置と同様であるため、ここでは電力回収回路５４Ｂについて説明し、その他の構成についての説明は省略する。また、実施の形態２の説明において、実施の形態１のプラズマディスプレイ装置における構成要素と同じ機能、構成を有するものには同じ符号を付して、その説明は省略する。
【００８６】
図８に示す電力回収回路５４Ｂにおいて、実施の形態１におけるＰＤＰ駆動回路の電力回収回路５４Ａと異なる点は、回収インダクタＬ５Ａが追加されている点と、電力回収径路に第１の誘導素子として回収インダクタＬ１が設けられ、電力供給径路に追加された回収インダクタＬ５Ａが第２の誘導素子として設けられている点である。すなわち、電力回収回路５４Ｂにおいては、ＰＤＰ１０の容量性負荷から回収コンデンサＣ１Ａ，Ｃ１Ｂに電力を回収する径路に回収インダクタＬ１が設けられており、回収された電力をＰＤＰ１０に供給する径路に回収インダクタＬ５Ａが設けられている。このように構成された実施の形態２におけるＰＤＰ駆動回路は、維持パルス波形における立上りのＬＣ共振時間と立下りのＬＣ共振時間を個別に調整することができる。したがって、例えば、放電に寄与する立上りのＬＣ共振時間を短く設定し、放電に寄与しない立下りのＬＣ共振時間を長くする設定することができるため、放電に関する制約と回路に関する制約を個別に調整することができる。
【００８７】
この結果、実施の形態２のプラズマディスプレイ装置においては、維持パルス波形における立上りを短く設定することができるため、画質の向上を図ることができるとともに、立下りを長く設定することができるため、電力回収効率を高くすることが可能となる。
【００８８】
（実施の形態３）
以下、本発明に係る実施の形態３のプラズマディスプレイ装置について説明する。実施の形態３のプラズマディスプレイ装置の構成において、プラズマディスプレイパネル駆動回路（以下、ＰＤＰ駆動回路と略称）における電力回収回路以外の構成は、前述の実施の形態１のプラズマディスプレイ装置と同様である。図９は、実施の形態３のプラズマディスプレイ装置における電力回収回路５４Ｃを示す回路図である。実施の形態３において、ＰＤＰ駆動回路の電力回収回路５４Ｃ以外の部分は、前述の実施の形態１のプラズマディスプレイ装置と同様であるため、ここでは電力回収回路５４Ｃについて説明し、その他の構成についての説明は省略する。また、実施の形態３の説明において、実施の形態１のプラズマディスプレイ装置における構成要素と同じ機能、構成を有するものには同じ符号を付して、その説明は省略する。
【００８９】
図９に示す電力回収回路５４Ｃにおいて、実施の形態２における電力回収回路５４Ｂと異なる点は、回生インダクタＬ３（図８参照）の機能と回収インダクタＬ５Ａ（図８参照）の機能とを集約した回収インダクタＬ５Ｂを設けた点である。電力回収回路５４Ｃにおいて、回収インダクタＬ５Ｂが第２の誘導素子として電力供給径路及び電力回生径路の両方を兼用する径路に設けられている。具体的には、図９に示すように、回収インダクタＬ５Ｂは、ハイサイド回収スイッチ素子Ｓ１のドレインと回生ダイオードＤ５のアノードとの接続点と、ダイオードＤ１Ａのカソードと回収コンデンサＣ１Ａとの接続点との間に挿入されている。このように構成された実施の形態３のプラズマディスプレイ装置は、立上りのＬＣ共振時間と立下りのＬＣ共振時間を個別に調整することが可能な構成であり、かつ回収インダクタＬ３（図５，図８参照）を削減できる構成となり、回路の簡素化を図ることができる。
【００９０】
（実施の形態４）
以下、本発明に係る実施の形態４のプラズマディスプレイ装置について説明する。実施の形態４のプラズマディスプレイ装置の構成において、プラズマディスプレイパネル駆動回路（以下、ＰＤＰ駆動回路と略称）における電力回収回路以外の構成は、前述の実施の形態１のプラズマディスプレイ装置と同様である。図１０は、実施の形態４のプラズマディスプレイ装置における電力回収回路５４Ｄを示す回路図である。実施の形態４において、ＰＤＰ駆動回路の電力回収回路５４Ｄ以外の部分は、前述の実施の形態１のプラズマディスプレイ装置と同様であるため、ここでは電力回収回路５４Ｄについて説明し、その他の構成についての説明は省略する。また、実施の形態４の説明において、実施の形態１のプラズマディスプレイ装置における構成要素と同じ機能、構成を有するものには同じ符号を付して、その説明は省略する。
【００９１】
図１０に示す電力回収回路５４Ｄにおいて、実施の形態３における電力回収回路５４Ｃと異なる点は、回収インダクタＬ５Ｂ（図９参照）の接続箇所を変更した点である。図１０に示すように、電力回収回路５４Ｄにおいて、第２の誘導素子として回収インダクタＬ５Ｃがハイサイド回収ダイオードＤ１のアノードと接地（ＧＮＤ）との間に挿入されている。このように構成された実施の形態４のプラズマディスプレイ装置は、維持パルス波形における立下り回収動作の途中においてローサイド回収スイッチ素子Ｓ２をオフ状態としたときに、回収インダクタＬ１に蓄えられた磁気エネルギーを速やかに電源Ｖ５に回生することができ、ローサイド回収スイッチ素子Ｓ２及びハイサイド回収ダイオードＤ１に発生するサージ電圧を防止することができる。
【００９２】
以上、実施の形態を用いて説明したように、本発明におけるＰＤＰ駆動回路は、発光効率の高いプラズマディスプレイ装置を提供する観点から、特に走査電極、維持電極及びデータ電極を持つ３電極構造のＡＣ型の面放電型のＰＤＰを駆動する回路として有用である。
【００９３】
なお、本発明のプラズマディスプレイ装置において、走査電極駆動回路の構成要素である初期化回路及び書込み回路に関しては、実施の形態１において説明した構成に限定されるものではなく、当分野において一般的、若しくは従来においてに用いられている構成を使用することが可能であることは言うまでもない。本発明のプラズマディスプレイ装置においては、維持期間中の維持回路及び電力回収回路の動作、並びにそれらの回路構成において特徴があるものであり、初期化回路及び書込み回路の回路構成、並びに初期化期間、書込み期間の駆動波形に関しては制限されないからである。
【００９４】
また、前述の各実施の形態では、維持期間において走査電極と維持電極の電位が重ならない維持パルスを交互に印加する場合、および立上り放電の場合について説明したが、本発明の適用はこのような動作に限定されるものではなく、走査電極と維持電極の電位の一部が重なる維持パルスを交互に印加する場合や、立下り放電の場合などの当プラズマディスプレイ装置の分野において通常用いられる駆動信号に対して本発明は適用され得る。
【００９５】
また、前述の実施の形態１から実施の形態４のいずれのプラズマディスプレイ装置においても、回路構成におけるスイッチ素子としてはＭＯＳＦＥＴを前提として説明しているが、ＩＧＢＴなどのトランジスタを用いてもよいことは言うまでもない。さらに、スイッチ素子としてはＳｉＣやＧａＮなどのＳｉとは異なる素材を用いたトランジスタを用いてもよく、電流を導通あるいは遮断する機能を有する素子であれば、種々のものを用いることが可能である。
【００９６】
以上のように、本発明のプラズマディスプレイ装置におけるＰＤＰ駆動回路によれば、共振時間が経過するよりも早い段階で維持回路のスイッチ素子をオン状態として、維持電圧を供給することにより、放電開始電圧を上回って放電が始まる時点ですでに放電電流経路のインピーダンスを小さく設定できるため、ＰＤＰが必要とする放電電流を充分に供給することができる。また、本発明におけるＰＤＰ駆動回路によれば、回収コンデンサに充電された余剰電力を高効率で電源に回生させることができる。したがって、本発明によれば、ＰＤＰを高い発光効率及び少ない電力回収効率で駆動することができ、消費電力が少ないプラズマディスプレイ装置を提供することができる。
【産業上の利用可能性】
【００９７】
本発明は、壁掛けテレビや大型のモニター等に用いられるプラズマディスプレイパネルを少ない消費電力で駆動することができるため、プラズマディスプレイパネル駆動回路及びプラズマディスプレイ装置における技術として高い利用価値を有する。
【符号の説明】
【００９８】
１  Ａ／Ｄコンバータ
２  映像信号処理回路
３  サブフィールド処理回路
４  データ電極駆動回路
５  走査電極駆動回路
６  維持電極駆動回路
１０  ＰＤＰ
２０  前面板
２１  表示電極対
２２  走査電極
２３  維持電極
２４  誘電体層
２５  保護層
３０  背面板
３２  データ電極
３３  誘電体層
３４  隔壁
３５  蛍光体層
５１、６１  維持回路
５２  初期化回路
５３  書込み回路
５４Ａ、５４Ｂ、５４Ｃ、５４Ｄ、６２Ａ  電力回収回路
【図１】
2012008322.tif 000003
【図２】
2012008322.tif 000004
【図３】
2012008322.tif 000005
【図４】
2012008322.tif 000006
【図５】
2012008322.tif 000007
【図６】
2012008322.tif 000008
【図７】
2012008322.tif 000009
【図８】
2012008322.tif 000010
【図９】
2012008322.tif 000011
【図１０】
2012008322.tif 000012
【図１１】
2012008322.tif 000013
【図１２】
2012008322.tif 000014