(57)【要約】【課題】高電圧発生回路における昇圧回路による過剰な昇圧を抑制する。【解決手段】クロック信号発生回路は電流調整回路とオシレータ回路とを有している。電流調整回路は、外部電源電圧と第１の基準電圧を比較し、外部電源電圧が第１の基準電圧以上のとき、外部電源電圧を降圧することで生成された定電圧信号の電流値を、外部電源電圧に応じて低減する。オシレータ回路は、電流調整回路による電流値の調整を経た定電圧信号を入力として、その電流値に応じたクロック速度の、昇圧回路に供給するクロック信号を発生させる。【選択図】図１
2012231594.tif 000002
【特許請求の範囲】
【請求項１】
外部電源電圧と第１の基準電圧を比較し、前記外部電源電圧が前記第１の基準電圧以上のとき、前記外部電源電圧を降圧することで生成された定電圧信号の電流値を、前記外部電源電圧に応じて低減する電流調整回路と、
前記電流調整回路による電流値の調整を経た前記定電圧信号を入力として、該定電圧信号の電流値に応じたクロック速度のクロック信号を発生させるオシレータ回路と、を有するクロック信号発生回路。
【請求項２】
前記外部電源電圧を降圧することで一定電圧の前記定電圧信号を生成する降圧回路を更に有する、請求項１に記載のクロック信号発生回路。
【請求項３】
前記電流調整回路は、前記外部電源電圧が前記第１の基準電圧以上のとき、前記外部電源電圧に比例して、前記定電圧信号の電流値を減少させる、請求項１または２に記載のクロック信号発生回路。
【請求項４】
前記降圧回路が前記外部電源電圧を降圧するのに用いる第２の基準電圧と、前記電流調整回路が前記外部電源電圧と比較する前記第１の基準電圧とが同一の基準電圧信号による電圧である、請求項１から３のいずれか一項に記載のクロック信号発生回路。
【請求項５】
外部電源電圧を降圧することで一定電圧の定電圧信号を生成する降圧回路と、
前記外部電源電圧と第１の基準電圧を比較し、前記外部電源電圧が前記第１の基準電圧以上のとき、前記外部電源電圧に応じて、前記定電圧信号の電流値を低減する電流調整回路と、
前記電流調整回路による電流値の調整を経た前記定電圧信号を入力として、該定電圧信号の電流値に応じたクロック速度のクロック信号を発生させるオシレータ回路と、
前記オシレータ回路が発生させた前記クロック信号により、前記外部電源電圧を昇圧することで高電圧信号を発生させる昇圧回路と、を有する高電圧発生回路。
【請求項６】
前記電流調整回路は、前記外部電源電圧が前記第１の基準電圧以上のとき、前記外部電源電圧に比例して、前記定電圧信号の電流値を減少させる、請求項５に記載の高電圧発生回路。
【請求項７】
前記降圧回路が前記外部電源電圧を降圧するのに用いる第２の基準電圧と、前記電流調整回路が前記外部電源電圧と比較する前記第１の基準電圧とが同一の基準電圧信号による電圧である、請求項５または６に記載の高電圧発生回路。
【請求項８】
前記高電圧信号の電圧を検知し、検知した電圧の値に基づいて、前記オシレータ回路から前記昇圧回路に供給される前記クロック信号を制御する検知回路を更に有する、請求項５から７のいずれか一項に記載の高電圧発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高電圧発生回路に関し、特に高電圧発生回路のポンプ回路にクロック信号を供給するクロック信号発生回路に関する。
【背景技術】
【０００２】
外部電源電圧でオシレータ回路を動作させ、発生したクロック信号をポンプ回路に供給し、ポンプ回路から高電圧信号を発生させる高電圧発生回路がある。この種の高電圧発生回路では、高電圧信号を検知し、オシレータ回路にフィードバックすることで、高電圧信号の電圧を一定に保とうとする構成が採られる場合がある。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
しかしながら、外部電源電圧が高くなると、オシレータ回路がポンプ回路に供給するクロック信号の周期が短くなり、またポンプ回路が一周期の動作で発生するポンプ能力（昇圧能力）が大きくなる。その結果、ポンプ回路が発生する高電圧信号が過剰に昇圧される場合があった。
【課題を解決するための手段】
【０００４】
本発明のクロック信号発生回路は、
外部電源電圧と第１の基準電圧を比較し、前記外部電源電圧が前記第１の基準電圧以上のとき、前記外部電源電圧を降圧することで生成された定電圧信号の電流値を、前記外部電源電圧に応じて低減する電流調整回路と、
前記電流調整回路による電流値の調整を経た前記定電圧信号を入力として、該定電圧信号の電流値に応じた周期のクロック信号を発生させるオシレータ回路と、を有している。
【０００５】
本発明の高電圧発生回路は、
外部電源電圧を降圧することで一定電圧の定電圧信号を生成する降圧回路と、
前記外部電源電圧と第１の基準電圧を比較し、前記外部電源電圧が前記第１の基準電圧以上のとき、前記外部電源電圧に応じて、前記定電圧信号の電流値を低減する電流調整回路と、
前記電流調整回路による電流値の調整を経た前記定電圧信号を入力として、該定電圧信号の電流値に応じた周期のクロック信号を発生させるオシレータ回路と、
前記オシレータ回路が発生させた前記クロック信号により、前記外部電源電圧を昇圧することで高電圧信号を発生させる昇圧回路と、を有している。
【発明の効果】
【０００６】
本発明によれば、外部電源電圧高いときには、昇圧回路に供給するクロック信号の周期を長くするので、昇圧回路による過剰な昇圧を抑制することができる。
【図面の簡単な説明】
【０００７】
【図１】本実施形態による高電圧発生回路の構成示すブロック図である。
【図２】クロック信号発生回路１２の概略の回路図である。
【図３】外部電源電圧ＶＤＤに対する電流Ｉ３の変化を示すグラフである。
【発明を実施するための形態】
【０００８】
本発明を実施するための形態について図面を参照して詳細に説明する。
【０００９】
図１は、本実施形態による高電圧発生回路の構成示すブロック図である。図１を参照すると、高電圧発生回路は、降圧回路１１、クロック信号発生回路１２、昇圧回路１３、および検知回路１４を有している。本高電圧発生回路には外部電源電圧ＶＤＤが供給されており、方電圧発生回路はその外部電源電圧ＶＤＤを昇圧した高電圧信号を負荷回路１５に供給する。
【００１０】
降圧回路１１は、外部電源電圧ＶＤＤを降圧して一定電圧の定電圧信号ＶＰＥＲＩを生成する。
【００１１】
クロック信号発生回路１２は、外部電源電圧ＶＤＤと基準電圧ＶＲＥＦを比較し、外部電源電圧ＶＤＤが基準電圧ＶＲＥＦ以上のとき、定電圧信号ＶＰＥＲＩの電流値を、外部電源電圧ＶＤＤに応じて低減することで調整し、電流値を調整した定電圧信号ＶＰＥＲＩを入力として、その電流値に応じたクロック速度のクロック信号ＰＵＭＰＣＫを発生させる。これにより、定電圧信号ＶＰＥＲＩの電流値が低いほどクロック信号ＰＵＭＰＣＫのクロック速度が遅く、つまり周期が長くなる。
【００１２】
昇圧回路１３は、クロック信号発生回路１２が発生させたクロック信号ＰＵＭＰＣＫにより、外部電源電圧ＶＤＤを昇圧することで高電圧信号を発生させる。高電圧信号は、高電圧発生回路の内部の検知回路１４に送られると共に外部の負荷回路１５にも供給される。
【００１３】
検知回路１４は、昇圧回路１３からの高電圧信号の電圧を検知し、検知した電圧の値に基づいて、クロック信号発生回路１２から昇圧回路１３に供給されるクロック信号ＰＵＭＰＣＫを制御する。より具体的には、検知回路１４は、高電圧信号の電圧が高いときにはクロック信号ＰＵＭＰＣＫを非活性化し、高電圧信号の電圧が低いときにはクロック信号ＰＵＭＰＣＫを活性化するようなイネーブル信号ＥＮをクロック信号発生回路１２に供給することで、高電圧信号の電圧を一定に保とうとする。
【００１４】
本実施形態によれば、外部電源電圧ＶＤＤが基準電圧ＶＲＥＦ以上の高いときには、クロック信号発生回路１２が昇圧回路１３に供給するクロック信号ＰＵＭＰＣＫの周期を長くするので、昇圧回路１３による過剰な昇圧を抑制することができる。例えば、基準電圧ＶＲＥＦを１Ｖとすると、外部電源電圧ＶＤＤが１Ｖ以上のときには、クロック信号ＰＵＭＰＣＫの周期は、外部電源電圧ＶＤＤの増加に応じて長くなる。その結果、昇圧回路１３による過剰な昇圧を抑制することができる。
【００１５】
また、外部電源電圧ＶＤＤが基準電圧ＶＲＥＦより低いときには、クロック信号ＰＵＭＰＣＫの周期は一定である。例えば、基準電圧ＶＲＥＦを１Ｖとすると、外部電源電圧ＶＤＤが１Ｖより低いときには、クロック信号ＰＵＭＰＣＫの周期は一定である。これにより、外部電源電圧ＶＤＤが低いときに、クロック信号ＰＵＭＰＣＫの周期が短くなり過ぎて昇圧回路１３内部のノードが十分に充放電できなくなり、ポンプ能力が却って低下してしまうのを防止することができる。
【００１６】
図２は、クロック信号発生回路１２の概略の回路図である。図２を参照すると、クロック信号発生回路１２は電流調整回路２１とオシレータ回路２２を有している。
【００１７】
電流調整回路２１は、外部電源電圧ＶＤＤと基準電圧ＶＲＥＦを比較する。外部電源電圧ＶＤＤが基準電圧ＶＲＥＦ以上のときだけ、降圧回路１１が生成した定電圧信号ＶＰＥＲＩの電流値を、外部電源電圧ＶＤＤに応じて低減する。
【００１８】
トランジスタＴｒ１のスレッシホルドをＶｔｈとすると、ゲートに基準電圧ＶＲＥＦが印加され、抵抗Ｒ２と直列接続されたトランジスタＴｒ１には電流Ｉ１＝（ＶＲＥＦ−Ｖｔｈ）／Ｒ２が流れる。
【００１９】
一方、ゲートに基準電圧ＶＲＥＦが印加されたトランジスタＴｒ２と、ゲートに外部電源電圧ＶＤＤが印加されたトランジスタＴｒ３とが並列接続された回路では、定電圧信号ＶＲＥＦと外部電源電圧ＶＤＤとが比較される。外部電源電圧ＶＤＤが基準電圧ＶＲＥＦ以上のときには、その回路に電流Ｉ２が流れる。電流Ｉ２＝（ＭＡＸ（ＶＤＤ，ＶＲＥＦ）−Ｖｔｈ）／Ｒ３と表すことができる。電流Ｉ２は、外部電源電圧ＶＤＤが基準電圧ＶＲＥＦより低いときには一定であり、外部電源電圧ＶＤＤが基準電圧ＶＲＥＦ以上のときには外部電源電圧ＶＤＤの増加に応じて増加する。
【００２０】
その結果、オシレータ回路２２を駆動する電流はＩ３＝Ｉ１−Ｉ２は、図３に示すように、外部電源電圧ＶＤＤが基準電圧ＶＲＥＦより低いときには一定であり、外部電源電圧ＶＤＤが基準電圧ＶＲＥＦ以上のときには外部電源電圧ＶＤＤの増加に応じて減少する。図３を参照すると、外部電源電圧ＶＤＤが基準電圧ＶＲＥＦ以上のとき、外部電源電圧ＶＤＤに比例して、電流Ｉ３が減少している。
【００２１】
オシレータ回路２２は、電流調整回路２１による調整を経た定電圧信号ＶＰＥＲＩで駆動され、その電流値に応じたクロック信号ＶＰＥＲＩを発生させる。
【００２２】
また、電流調整回路２１およびオシレータ回路２２は、検知回路１４からのイネーブル信号ＥＮがオンのとき活性化され、オフのとき非活性化される。活性化された状態ではオシレータ回路２２からクロック信号ＰＵＭＰＣＫが出力され、非活性化された状態ではオシレータ回路２２からクロック信号ＰＵＭＰＣＫが出力されない。
【００２３】
なお、ここでは、トランジスタＴｒ１とトランジスタＴｒ２のゲートには同じ基準電圧ＶＲＥＦが印加されているが、本発明がこれに限定されるものではない。トランジスタＴｒ１とトランジスタＴｒ２のゲートに異なる基準電圧が印加されてもよい。
【符号の説明】
【００２４】
１１  降圧回路
１２  クロック信号発生回路
１３  昇圧回路
１４  検知回路
１５  負荷回路
２１  電流調整回路
２２  オシレータ回路
【図１】
2012231594.tif 000003
【図２】
2012231594.tif 000004
【図３】
2012231594.tif 000005