(57)【要約】【課題】適切な過電流保護特性を実現でき、ＥＳＲの小さな出力コンデンサを利用した場合においても安定動作が可能であり、且つロードレギュレーション特性の良好なスイッチング電源装置を提供する。【解決手段】ハイサイドＭＯＳＦＥＴ１１と、ランプ信号を生成するランプジェネレータ１８と、ランプ信号の振幅に応じた振幅信号Ｃｏｍｐを生成する振幅信号生成部（第２フィードバック制御回路２）と、第２ランプ信号を第１基準電圧に重畳させて重畳信号を生成する重畳回路３と、ハイサイドＭＯＳＦＥＴ１１のオンタイミングとオン幅とを制御する第１フィードバック制御回路１と、出力負荷に流れる電流が過電流であるか否かを検知する過電流検知部と、ハイサイドスイッチを強制的にオフする期間を決定して強制オフ信号を生成するオフタイマー２６とを備え、第１フィードバック制御回路１は、過電流が検知された場合にハイサイドＭＯＳＦＥＴ１１をオフするとともに、強制オフ信号に基づいて所定期間ハイサイドＭＯＳＦＥＴ１１を強制的にオフする。【選択図】図１
2012039761.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧とインダクタとの間に接続されたハイサイドスイッチと、
前記ハイサイドスイッチのスイッチング周波数に同期したランプ信号を生成するランプ信号生成部と、
前記ランプ信号生成部により生成されたランプ信号の振幅及び周波数に対応した正の傾斜を有する第２ランプ信号を生成するとともに、生成した第２ランプ信号を第１基準電圧に重畳させて重畳信号を生成する重畳回路と、
前記重畳回路により生成された重畳信号と出力電圧に応じた大きさのフィードバック信号とを比較し、前記フィードバック信号が前記重畳信号を下回った場合に前記ハイサイドスイッチがオンするようにオンタイミングを制御する制御部と、
出力負荷に流れる電流が過電流であるか否かを検知する過電流検知部と、
前記過電流検知部による検知結果と前記入力電圧と前記出力電圧とに基づいて、前記ハイサイドスイッチを強制的にオフする期間を決定し、決定した期間に基づく強制オフ信号を生成するオフタイマーとを備え、
前記制御部は、前記過電流検知部により過電流が検知された場合に前記ハイサイドスイッチをオフするとともに、前記オフタイマーにより生成された強制オフ信号に基づいて前記オフタイマーにより決定された期間、前記ハイサイドスイッチを強制的にオフすることを特徴とするスイッチング電源装置。
【請求項２】
前記過電流検知部は、前記ハイサイドスイッチに流れる電流が所定のしきい値以上であるか否かに基づいて過電流を検知することを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記インダクタとグランドとの間に接続されたローサイドスイッチを備え、
前記過電流検知部は、前記ローサイドスイッチに流れる電流が所定のしきい値以上であるか否かに基づいて過電流を検知することを特徴とする請求項１記載のスイッチング電源装置。
【請求項４】
前記過電流検知部は、前記ローサイドスイッチがオンの期間に前記ローサイドスイッチに流れる電流に応じたローサイドスイッチ電流信号をサンプルホールドし、前記ハイサイドスイッチがオンの期間にサンプルホールドしたローサイドスイッチ電流信号に基づいて過電流検知を行うことを特徴とする請求項３記載のスイッチング電源装置。
【請求項５】
前記入力電圧に反比例するとともに前記出力電圧に比例するフィードフォワード電流を生成するフィードフォワード部を備え、
前記オフタイマーは、前記フィードフォワード部により生成されたフィードフォワード電流と前記過電流検知部による検知結果とに基づいて、前記ハイサイドスイッチを強制的にオフする期間を決定し、決定した期間に基づく強制オフ信号を生成することを特徴とする請求項１乃至請求項４のいずれか１項記載のスイッチング電源装置。
【請求項６】
前記ランプ信号生成部により生成されたランプ信号の振幅に応じた振幅信号を生成する振幅信号生成部を備え、
前記制御部は、前記振幅信号生成部により生成された振幅信号に基づいて、前記ランプ信号生成部により生成されたランプ信号の振幅が所定の値を維持するように前記ハイサイドスイッチのオン幅を制御することを特徴とする請求項１乃至請求項５のいずれか１項記載のスイッチング電源装置。
【請求項７】
前記ランプ信号生成部により生成されたランプ信号の振幅に応じた振幅信号を生成する振幅信号生成部を備え、
前記制御部は、前記振幅信号生成部により生成された振幅信号に基づいて、前記ランプ信号生成部により生成されたランプ信号の振幅が所定の値未満の場合に前記ハイサイドスイッチのオン幅を広げるように制御するとともに、前記ランプ信号生成部により生成されたランプ信号の振幅が所定の値以上の場合に前記ハイサイドスイッチのオン幅を狭めるように制御することを特徴とする請求項１乃至請求項６のいずれか１項記載のスイッチング電源装置。
【請求項８】
前記振幅信号生成部は、
前記ランプ信号生成部により生成されたランプ信号の谷電圧を保持するサンプルホールド回路と、
前記サンプルホールド回路により保持された谷電圧と第２基準電圧とを比較し、比較結果に応じた誤差増幅信号を生成して振幅信号として出力する誤差増幅器と、
を有することを特徴とする請求項６又は請求項７記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流安定化電圧を供給するスイッチング電源装置に関する。
【背景技術】
【０００２】
画像エンジンやＣＰＵ等のデジタル信号処理ＬＳＩの電源電圧を供給するＤＣ・ＤＣコンバーターには、ダイナミックに変動するデジタル負荷に対して、出力電圧の変動幅を極力抑え込む高い負荷応答性能が求められるが、出力電圧と基準電圧との比較のためにエラーアンプを搭載したＤＣ・ＤＣコンバーターは、当該エラーアンプが遅れ要素の主要因となり、負荷応答性能が悪化するという問題点を有する。そこで、遅れ要素の主要因であるエラーアンプを搭載しないことにより、デジタル負荷の要求に対する負荷応答性能を向上させたＰＦＭ（周波数変調）制御のリップルコンバーターが提案され広く用いられている。
【０００３】
古典的なＰＦＭリップルコンバーターは、出力電圧のリップル電圧を検出して制御を行う方式であるために、十分なリップル信号を得るために出力コンデンサにはＥＳＲ（Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｒｅｓｉｓｔａｎｃｅ：等価直列抵抗）の大きい電解コンデンサ等が必要であり、システムの小型化の妨げになっていた。
【０００４】
近年に至っては、先行技術の一例と示した特許文献１，２のように、ＥＳＲによるリップルを想定したＲａｍｐ信号を、フィードバック電圧あるいは基準電圧側に重畳することで、ＥＳＲの小さなセラミックコンデンサを出力コンデンサとして用いた場合でも安定動作できる製品が多く提案され、製品化されつつある。
【０００５】
図１８は、特許文献１，２に記載の内容を含む従来のスイッチング電源装置の構成を示す回路図である。また、図１９は、従来のスイッチング電源装置の動作を示すタイミングチャートである。これらの図を参照して、一般的なオン幅固定型のリップル制御方式を採用したスイッチング電源装置の動作について説明する。なお、特許文献１，２には、共にＲａｍｐ信号をフィードバック信号に重畳する方式が開示されているが、この方式はＲａｍｐ信号を基準電圧に重畳する方式と動作的に等価であるため、後々の説明を簡略化するために、Ｒａｍｐ信号を基準電圧に重畳する方式に変更して説明する。
【０００６】
図１８において、Ｒａｍｐジェネレータ１８は、ＥＳＲのリップル信号を想定したＲａｍｐ信号を生成し、重畳回路３に出力する。重畳回路３は、第１基準電圧ＲＥＦに対して、正の傾斜を持つＲａｍｐ信号を重畳した第２基準電圧ＲＥＦ２を生成し、フィードバックコンパレータ４の正入力に対して出力する。
【０００７】
一方、フィードバック電圧ＦＢは、フィードバックコンパレータ４の負入力に対して出力される。このフィードバック電圧ＦＢは、出力電圧Ｖｏｕｔをフィードバック分圧抵抗１６と１７とによって分圧した電圧である。フィードバック電圧ＦＢが第２基準電圧ＲＥＦ２を下回ると、フィードバックコンパレータ４は、即座にＦＢ_ＴＲＧ信号を１Ｓｈｏｔ回路５ａに対して出力する。
【０００８】
１Ｓｈｏｔ回路５ａは、フィードバックコンパレータ４により出力されたＦＢ_ＴＲＧ信号を受けて、一定時間幅のＯＮ_ＴＲＧ信号を生成し、オンタイマー７ｂのＳｅｔ端子に対して出力する。
【０００９】
一方、フィードフォワード回路６ｂは、入力電圧Ｖｉｎや出力電圧Ｖｏｕｔの設定が変わっても、一定のスイッチング周波数を維持するために、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとを検出し、Ｖｉｎに比例してＶｏｕｔに反比例するフィードフォワード信号Ｉｔｏｎを生成し、オンタイマー７ｂのＡｄｊ端子に出力する。
【００１０】
オンタイマー７ｂは、１Ｓｈｏｔ回路５ａにより出力されたＯＮ_ＴＲＧ信号をトリガーとして、フィードフォワード信号Ｉｔｏｎに応じたＴｏｎ信号をドライブロジック８に対して出力する。フィードフォワード信号Ｉｔｏｎが大きくなるほど、Ｔｏｎ信号の時間幅は狭くなる。
【００１１】
ドライブロジック８は、オンタイマー８により出力されたＴｏｎ信号に基づいて、ハイサイドドライバ９の駆動信号Ｈｏｎとローサイドドライバ１０の駆動信号Ｌｏｎとを出力すると同時に、回生期間が終了してインダクタ１３に流れる電流ＩＬの極性が反転したことをＳＷ信号で検出し、駆動信号ＬｏｎをＨｉｇｈからＬｏｗへ切り替えることで、ローサイドＭＯＳＦＥＴ１２をオフさせて、インダクタ電流ＩＬの過大な逆流を防止することで、無用な損失の発生を防ぐ機能を備えている。
【００１２】
ハイサイドドライバ９は、ドライブロジック８により出力されたＨｏｎ信号に基づいて、ハイサイドＭＯＳＦＥＴ１１のゲートを駆動することで、インダクタ１３を介して出力コンデンサ１４と出力負荷１５とに対してエネルギーを供給する。
【００１３】
ローサイドドライバ１０は、ドライブロジック８により出力されたＬｏｎ信号に基づいて、ローサイドＭＯＳＦＥＴ１２のゲートを駆動し、ハイサイドＭＯＳＦＥＴ１１がオフした後のインダクタ電流ＩＬの回生期間に、ローサイドＭＯＳＦＥＴ１２をオンさせることで、導通損失を低減させる。
【００１４】
このように、図１８に示す従来のスイッチング電源装置は、上述した一連の動作によって、出力負荷電流Ｉｏｕｔが軽負荷から重負荷へ急変して出力電圧Ｖｏｕｔが低下した際に、即座にハイサイドＭＯＳＦＥＴをオンさせることで高い負荷応答性を実現し、さらに、古典的なリップル制御方式では不可能だった出力コンデンサのセラコン化を実現することができる。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】米国特許第６５８３６１０号明細書
【特許文献２】特開２００８−７２８９１２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
しかしながら、特許文献１，２に示すような一定傾斜のＲａｍｐ信号をフィードバック電圧ＦＢあるいは基準電圧ＲＥＦに重畳する方式は、出力負荷電流Ｉｏｕｔが変化してスイッチング周波数が変化した際に、Ｒａｍｐ信号の振幅が変化することに伴って、出力電圧Ｖｏｕｔも変動し、ＤＣ・ＤＣコンバーターの重要特性であるロードレギュレーションが悪化してしまうという欠点を有する。具体的には図１９に示すタイミングチャートを用いて説明する。
【００１７】
出力負荷電流Ｉｏｕｔが重負荷から軽負荷に急変すると、出力電圧Ｖｏｕｔは瞬間的に跳ね上がる。その後、時間の経過とともに出力電圧Ｖｏｕｔが低下し、Ｒａｍｐ信号が重畳された第２基準電圧ＲＥＦ２の頂点電位をフィードバック信号ＦＢが下回った時に、１Ｓｈｏｔ回路５ａは、オントリガー信号ＯＮ_ＴＲＧを出力する。これによってハイサイドＭＯＳＦＥＴ１１はオンするものの、出力負荷電流Ｉｏｕｔが少ないほど、ハイサイドＭＯＳＦＥＴ１１のオンタイミングは遅くなる。すなわち、出力負荷電流Ｉｏｕｔが少ないほど、ハイサイドＭＯＳＦＥＴ１１のスイッチング周波数は低くなる。
【００１８】
スイッチング周波数が低くなると、第１基準電圧ＲＥＦに重畳されるＲａｍｐ信号の振幅が相対的に増加するため、第２基準電圧ＲＥＦ２は、重負荷時と比べて大きな値となる。この結果、ロードレギュレーション特性は悪化することになる。図１９に示すように、出力電圧Ｖｏｕｔは、軽負荷から重負荷に変化した場合においても急落し、その後においても回復しないため、軽負荷時と重負荷時とで大きな電圧差を有していると言うことができ、ロードレギュレーション特性が良いとは言い難い。
【００１９】
ロードレギュレーションを改善するためには第２基準電圧ＲＥＦ２に重畳されるＲａｍｐ振幅量を減らす必要があるが、この場合におけるスイッチング電源装置は、セラミックコンデンサなどの低ＥＳＲのコンデンサを出力コンデンサとして用いた結果、動作が不安定になってしまうという問題点が再浮上する。
【００２０】
また、ＤＣ・ＤＣコンバータの重要な機能の一つとして、過電流保護機能が挙げられる。これは、重負荷時あるいは出力負荷短絡のようなアブノーマル状態の時に、ハイサイドＭＯＳＦＥＴ１１又はローサイドＭＯＳＦＥＴ１２に流れるドレイン電流やインダクタ１３に流れる電流に基づいて過電流を検出し、パルス・バイ・パルスでスイッチング動作を停止させ、パワーＭＯＳＦＥＴのオンデューティ幅を狭めることで破壊を防止する機能である。スイッチング電源装置は、理想的な過電流保護特性を実現するために適切な過電流保護回路を備えている必要がある。
【００２１】
本発明は上述した従来技術の問題点を解決するもので、適切な過電流保護特性を実現でき、ＥＳＲの小さな出力コンデンサを利用した場合においても安定動作が可能であり、且つロードレギュレーション特性の良好なスイッチング電源装置を提供することを課題とする。
【課題を解決するための手段】
【００２２】
本発明に係るスイッチング電源装置は、上記課題を解決するために、入力電圧とインダクタとの間に接続されたハイサイドスイッチと、前記ハイサイドスイッチのスイッチング周波数に同期したランプ信号を生成するランプ信号生成部と、前記ランプ信号生成部により生成されたランプ信号の振幅及び周波数に対応した正の傾斜を有する第２ランプ信号を生成するとともに、生成した第２ランプ信号を第１基準電圧に重畳させて重畳信号を生成する重畳回路と、前記重畳回路により生成された重畳信号と出力電圧に応じた大きさのフィードバック信号とを比較し、前記フィードバック信号が前記重畳信号を下回った場合に前記ハイサイドスイッチがオンするようにオンタイミングを制御する制御部と、出力負荷に流れる電流が過電流であるか否かを検知する過電流検知部と、前記過電流検知部による検知結果と前記入力電圧と前記出力電圧とに基づいて、前記ハイサイドスイッチを強制的にオフする期間を決定し、決定した期間に基づく強制オフ信号を生成するオフタイマーとを備え、前記制御部は、前記過電流検知部により過電流が検知された場合に前記ハイサイドスイッチをオフするとともに、前記オフタイマーにより生成された強制オフ信号に基づいて前記オフタイマーにより決定された期間前記ハイサイドスイッチを強制的にオフすることを特徴とする。
【発明の効果】
【００２３】
本発明によれば、適切な過電流保護特性を実現でき、ＥＳＲの小さな出力コンデンサを利用した場合においても安定動作が可能であり、且つロードレギュレーション特性の良好なスイッチング電源装置を提供することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施例１の形態のスイッチング電源装置の構成を示す回路図である。
【図２】本発明の実施例１の形態のスイッチング電源装置におけるランプジェネレータの詳細な構成を示す回路図である。
【図３】本発明の実施例１の形態のスイッチング電源装置における重畳回路の詳細な構成を示す回路図である。
【図４】本発明の実施例１の形態のスイッチング電源装置におけるサンプルホールド回路の詳細な構成を示す回路図である。
【図５】本発明の実施例１の形態のスイッチング電源装置におけるフィードフォワード回路の詳細な構成を示す回路図である。
【図６】本発明の実施例１の形態のスイッチング電源装置におけるオンタイマーの詳細な構成を示す回路図である。
【図７】本発明の実施例１の形態のスイッチング電源装置におけるフィードフォワード回路の詳細な構成を示す回路図である。
【図８】本発明の実施例１の形態のスイッチング電源装置におけるオフタイマーの詳細な構成を示す回路図である。
【図９】本発明の実施例１の形態のスイッチング電源装置において従来の過電流保護回路を採用した場合の構成を示す回路図である。
【図１０】本発明の実施例１の形態のスイッチング電源装置において従来の過電流保護回路を採用した場合のオンタイマーの詳細な構成を示す回路図である。
【図１１】本発明の実施例１の形態のスイッチング電源装置の動作を示すタイミングチャートである。
【図１２】本発明の実施例１の形態のスイッチング電源装置において従来の過電流保護回路を採用した場合における過電流時の動作を示すタイミングチャートである。
【図１３】本発明の実施例１の形態のスイッチング電源装置における過電流時の動作を示すタイミングチャートである。
【図１４】本発明の実施例１の形態のスイッチング電源装置における過電流保護特性を示す図である。
【図１５】本発明の実施例２の形態のスイッチング電源装置の構成を示す回路図である。
【図１６】本発明の実施例２の形態のスイッチング電源装置における第２サンプルホールド回路の詳細な構成を示す回路図である。
【図１７】ローサイドＭＯＳＦＥＴのドレイン電流を用いて過電流検出を行う場合の利点を説明するタイミングチャートである。
【図１８】従来のスイッチング電源装置の構成を示す回路図である。
【図１９】従来のスイッチング電源装置の動作を示すタイミングチャートである。
【発明を実施するための形態】
【００２５】
以下、本発明のスイッチング電源装置の実施の形態を、図面に基づいて詳細に説明する。
【実施例１】
【００２６】
以下、本発明の実施例について図面を参照しながら説明する。まず、本実施の形態の構成を説明する。図１は、本発明の実施例１のスイッチング電源装置の構成を示す回路図である。なお、図１において、図１８における従来装置の構成要素と同一ないし均等のものは、前記と同一符号を以て示し、重複した説明を省略する。
【００２７】
このスイッチング電源装置は、図１に示すように、第１フィードバック制御回路１、第２フィードバック制御回路２、重畳回路３、ハイサイドＭＯＳＦＥＴ１１、ローサイドＭＯＳＦＥＴ１２、インダクタ１３、出力平滑コンデンサ１４、出力負荷１５、フィードバック抵抗１６、フィードバック抵抗１７、及び過電流保護回路２３により構成される。
【００２８】
また、第１フィードバック制御回路１は、フィードバックコンパレータ４、フィードフォワード回路７、オンタイマー５、ドライブロジック８、ハイサイドドライバ９、及びローサイドドライバ１０により構成される。
【００２９】
さらに、第２フィードバック制御回路２は、ランプジェネレータ１８、サンプルホールド回路１９、エラーアンプ２０、位相補償抵抗２１、及び位相補償コンデンサ２２により構成される。
【００３０】
すなわち、本実施例のスイッチング電源装置は、図１８に示す従来のスイッチング電源装置に対して、第２フィードバック制御回路２、及び過電流保護回路２３を備える点で異なる。
【００３１】
ハイサイドＭＯＳＦＥＴ１１は、本発明のハイサイドスイッチに対応し、入力電圧Ｖｉｎとインダクタ１３との間に接続されている。具体的には、ハイサイドＭＯＳＦＥＴ１１は、ドレイン端子が入力電圧Ｖｉｎに接続されている。また、ハイサイドＭＯＳＦＥＴ１１のソース端子は、ローサイドＭＯＳＦＥＴ１２のドレイン端子に接続されているとともに、インダクタ１３を介して出力負荷１５に接続されている。すなわち、本実施例のスイッチング電源装置は、ハイサイドＭＯＳＦＥＴ１１とローサイドＭＯＳＦＥＴ１２とのスイッチング動作により入力電圧を所定の電圧に変換して出力負荷１５に供給する。
【００３２】
メジャーループである第１フィードバック制御回路１は、出力負荷１５が軽負荷から重負荷へ急変した場合等、ダイナミックに変化する負荷に対して、エラーアンプを介さず高速に動作することで出力電圧Ｖｏｕｔの変化幅を最小限に抑える働きをする。
【００３３】
これに対して、マイナーループである第２フィードバック制御回路２は、ランプジェネレータ１８により生成されたランプ信号の振幅を検知し、この振幅が、出力負荷電流Ｉｏｕｔに寄らず一定となるよう、ハイサイドＭＯＳＦＥＴ１１のオン幅を最適制御することで、スイッチング周波数Ｆｓｗを一定に保つ。この結果、スタティックな負荷変動に対しては、第２基準電圧ＲＥＦ２のピーク電圧は常時一定に保たれるため、先行技術の問題点であったロードレギュレーション特性を、制御安定性を犠牲にすることなく大幅に改善できる。
【００３４】
ランプジェネレータ１８は、本発明のランプ信号生成部に対応し、ハイサイドスイッチのスイッチング周波数に同期したランプ信号（Ｒａｍｐ）を生成する。図２は、本実施例のスイッチング電源装置におけるランプジェネレータ１８の詳細な構成を示す回路図である。ランプジェネレータ１８は、図２に示すように、１ＳＨＯＴ回路１８１、インバータ１８２、ＰｃｈＭＯＳＦＥＴ１８３、コンデンサ１８４、定電流Ｉ１、及び下限クランプ電圧Ｖ２により構成されている。
【００３５】
１ＳＨＯＴ回路１８１は、ハイサイドドライバ９により出力された駆動信号Ｈｏｎを受け、ＨｏｎがＨｉｇｈに切り替わった時に、ＰｃｈＭＯＳＦＥＴ１８３を例えば１００ｎｓ程度の極短い期間だけオンさせる。これにより、コンデンサ１８４は、電源電圧ＲＥＧまで瞬時に充電される。
【００３６】
その後、ＰｃｈＭＯＳＦＥＴ１８３がオフすると、コンデンサ１８４に蓄えられた電荷は、定電流Ｉ１によって徐々に引き抜かれる。その結果、ランプジェネレータ１８は、ＥＳＲのリップル信号を想定したランプ信号を生成することができ、生成したランプ信号を重畳回路３とサンプルホールド回路１９とに出力する。
【００３７】
重畳回路３は、ランプジェネレータ１８により生成されたランプ信号（図１中のＲａｍｐ）の振幅及び周波数に対応した正の傾斜を有する第２ランプ信号を生成するとともに、生成した第２ランプ信号を第１基準電圧（図１中のＲＥＦ：０．５Ｖ）に重畳させて重畳信号（図１中のＲＥＦ２）を生成する。
【００３８】
図３は、本実施例のスイッチング電源装置における重畳回路３の詳細な構成を示す回路図である。重畳回路３は、ＮＰＮトランジスタ３１、ＰＮＰトランジスタ３２、抵抗３３、ＮｃｈＭＯＳＦＥＴ３４，３５、ＰｃｈＭＯＳＦＥＴ３６，３７、抵抗３８、及び定電流源Ｉ２により構成される。
【００３９】
ランプジェネレータ１８により生成されたランプ信号は、ＮＰＮトランジスタ３１とＰＮＰトランジスタ３２によるバッファー回路によりインピーダンス変換され、ＰＮＰトランジスタ３２のエミッタにランプ信号とほぼ同一電圧レベルのＲａｍｐ２信号が出力される。このため、抵抗３３の両端には、ＲＥＧ−Ｒａｍｐ２の電位差が発生し、ランプ信号の変化に応じた電流信号Ｉ３が生成される。この電流信号Ｉ３は、ＮｃｈＭＯＳＦＥＴ３４，３５によるカレントミラー回路と、ＰｃｈＭＯＳＦＥＴ３６，３７によるカレントミラー回路とを介して、抵抗３８に出力されることで電圧変換される。
【００４０】
これにより、重畳回路３は、抵抗３８の高電位側端子において、直流安定電圧である第１基準電圧ＲＥＦに対してＲａｍｐに対応した正の傾斜を有する第２ランプ信号を重畳させ、第２基準電圧ＲＥＦ２（本発明の第１重畳信号に対応）を生成し、フィードバックコンパレータ４の正入力端子に出力する。
【００４１】
第２フィードバック制御回路２に設けられたサンプルホールド回路１９、エラーアンプ２０、位相補償抵抗２１、及び位相補償コンデンサ２２は、本発明の振幅信号生成部に対応し、ランプジェネレータ１８により生成されたランプ信号の振幅に応じた振幅信号（図１中のＣｏｍｐ）を生成する。
【００４２】
サンプルホールド回路１９は、ランプジェネレータ１８により生成されたランプ信号の谷電圧を保持する。図４は、本実施例のスイッチング電源装置におけるサンプルホールド回路１９の詳細な構成を示す回路図である。サンプルホールド回路１９は、図４に示すように、バッファー回路１９１、スイッチ１９２、及びコンデンサ１９３により構成される。
【００４３】
バッファー回路１９１は、ランプ信号をインピーダンス変換した信号を出力し、ランプ信号が谷電圧となるタイミングに合わせて、オンタイマー５によるサンプリング信号Ｓｐｌに基づいてスイッチ１９２が一定のサンプリング時間オンすることで、コンデンサ１９３を充電する。このため、コンデンサ１９３は、次のサンプリング期間が来るまでの間、ランプ信号の谷電圧値Ｖａｌｌｅｙを保持する。
【００４４】
エラーアンプ２０は、本発明の誤差増幅器に対応し、サンプルホールド回路１９により保持された谷電圧Ｖａｌｌｅｙと第２基準電圧（図１中のＶ１）とを比較し、比較結果に応じた誤差増幅信号を生成して振幅信号（Ｃｏｍｐ）として出力する。すなわち、エラーアンプ２０は、谷電圧Ｖａｌｌｅｙと基準電圧Ｖ１とを比較し、抵抗２１とコンデンサ２２によって位相補償された誤差増幅信号Ｃｏｍｐをフィードフォワード回路７に出力する。
【００４５】
第１フィードバック制御回路１は、本発明の制御部に対応し、重畳回路３により生成された重畳信号ＲＥＦ２と出力電圧Ｖｏｕｔに応じた大きさのフィードバック信号ＦＢとを比較し、フィードバック信号ＦＢが重畳信号ＲＥＦ２を下回った場合にハイサイドスイッチがオンするようにオンタイミングを制御するとともに、振幅信号生成部により生成された振幅信号Ｃｏｍｐと入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとに基づいてハイサイドスイッチのオン幅を制御する。
【００４６】
図５は、本実施例のスイッチング電源装置におけるフィードフォワード回路７の詳細な構成を示す回路図である。フィードフォワード回路７は、図５に示すように、電圧電流変換回路６１、６２、６３と、除算回路６４、６５の組み合わせによって構成されている。
【００４７】
電圧電流変換回路６１は、入力電圧Ｖｉｎを電流変換することで電流信号Ｉｖｉｎを生成する。また、電圧電流変換回路６２は、出力電圧Ｖｏｕｔを電流変換することで電流信号Ｉｖｏｕｔを生成する。同様に、電圧電流変換回路６３は、振幅信号（誤差増幅電圧Ｃｏｍｐ）を電流変換することで電流信号Ｉｃｏｍｐを生成する。
【００４８】
除算回路６４は、電流信号Ｉｖｉｎを電流信号Ｉｖｏｕｔで割り算した電流信号Ｉｆｗを後段の除算回路６５に対して出力する。除算回路６５は、電流信号Ｉｆｗを電流信号Ｉｃｏｍｐで割り算した電流信号Ｉｔｏｎを生成する。このＩｔｏｎの計算式は、Ｉｔｏｎ＝Ｋ×Ｖｉｎ／（Ｖｏｕｔ×Ｃｏｍｐ）で与えられる。ここで、Ｋは、入力電圧Ｖｉｎ、出力電圧Ｖｏｕｔ、誤差増幅信号Ｃｏｍｐを電流信号へ変換した際の変換係数であり、抵抗値に反比例する次元を持っている。
【００４９】
このようにして、フィードフォワード回路７は、入力電圧Ｖｉｎに比例し、出力電圧Ｖｏｕｔに反比例した出力電流Ｉｔｏｎをオンタイマー５のＡｄｊ端子に出力する。フィードフォワード回路７の動作により、第１フィードバック制御回路１は、スイッチング周波数が入出力条件に依らず一定となるようにハイサイドＭＯＳＦＥＴ１１のオン幅を制御し、さらに、第２フィードバック制御回路により出力された振幅信号（誤差増幅信号Ｃｏｍｐ）に反比例する特性をＩｔｏｎに持たせることで、ランプ信号の谷電圧Ｖａｌｌｅｙが基準電圧Ｖ１に等しくなるようにハイサイドＭＯＳＦＥＴ１１のオン幅を制御する。
【００５０】
第１フィードバック制御回路１は、フィードフォワード回路７を有することにより、振幅信号生成部により出力された振幅信号（誤差増幅信号）Ｃｏｍｐに基づいて、ランプジェネレータ１８により生成されたランプ信号の振幅が所定の値を維持するようにハイサイドスイッチであるハイサイドＭＯＳＦＥＴ１１のオン幅を制御する。
【００５１】
フィードバックコンパレータ４は、フィードバック電圧ＦＢと第２基準電圧ＲＥＦ２とを比較し、フィードバック電圧ＦＢが第２基準電圧ＲＥＦ２の頂上電圧を下回った時に、ＦＢ＿ＴＲＧ信号を出力する。この第２基準電圧ＲＥＦ２に重畳される電圧信号ΔＲＥＦは、ランプ信号の振幅を一定に保つフィードバック制御によって、出力負荷条件によらず一定に保たれるので、良好なロードレギュレーション特性を実現する。
【００５２】
図６は、本実施例のスイッチング電源装置におけるオンタイマー５の詳細な構成を示す回路図である。オンタイマー５は、図６に示すように、ＡＮＤ回路５１、１ＳＨＯＴ回路５２、スイッチ５３、コンデンサ５４、コンパレータ５５、ＡＮＤ回路５６、１ＳＨＯＴ回路５７、ＡＮＤ回路５８、ＯＲ回路５９，６０、ＳＲフリップフロップ６６、及びＡＮＤ回路６７により構成される。
【００５３】
１ＳＨＯＴ回路５２は、フィードバックコンパレータ４により出力されたＦＢ＿ＴＲＧ信号がＬｏｗからＨｉｇｈに切り替わると、一定時間幅のＯＮ＿ＴＲＧ信号を生成する。
【００５４】
スイッチ５３は、ＯＮ_ＴＲＧ信号に基づいて、一定時間オンする。コンデンサ５４は、スイッチ５３がオンすることにより、蓄えた電荷を瞬時に放電する。これによってコンパレータ５５の論理出力レベルがＨｉｇｈとなり、１ＳＨＯＴ回路５７は、一定時間のサンプリング信号Ｓｐｌを出力する。
【００５５】
サンプリング期間中にセット端子にＨｉｇｈレベルのサンプリング信号Ｓｐｌが入力されるため、ＳＲフリップフロップ６６は、Ｈｉｇｈレベルの信号をＡＮＤ回路６７に出力する。したがって、１ＳＨＯＴ回路５７によるサンプリング期間終了後に、ＡＮＤ回路６７は、出力信号であるドライブロジック制御信号ＴｏｎをＨｉｇｈにする。その後、コンデンサ５４は、フィードフォワード電流信号Ｉｔｏｎによって充電を開始する。コンデンサ５４の電位がしきい値Ｖ３に達すると、コンパレータ５５が出力レベルをＬｏｗに切り替えるので、ＡＮＤ回路６７は、ドライブロジック制御信号ＴｏｎをＬｏｗにする。
【００５６】
ドライブロジック８は、オンタイマー５により出力されたドライブロジック制御信号Ｔｏｎに基づいて、ハイサイドドライバ９の駆動信号Ｈｏｎと、当該駆動信号Ｈｏｎと逆相のローサイドドライバ１０の駆動信号Ｌｏｎを出力する。さらに、ドライブロジック８は、インダクタ１３の回生期間が終了してインダクタ１３に流れる電流ＩＬの極性が反転したことをＳＷ電圧に基づいて検出し、ローサイド駆動信号ＬｏｎをＬｏｗに切り替える。これによってローサイドＭＯＳＦＥＴ１２がオフされるので、スイッチング電源装置は、インダクタ電流ＩＬの過大な逆流を抑え、無用な損失発生を防止する。
【００５７】
ハイサイドドライバ９は、ドライブロジック８により出力されたＨｏｎ信号に基づいてハイサイドＭＯＳＦＥＴ１１のゲートを駆動し、インダクタ１３を介して出力コンデンサ１４及び出力負荷１５に対してエネルギーを供給する。
【００５８】
ローサイドドライバ１０は、ドライブロジック８により出力されたＬｏｎ信号に基づいてローサイドＭＯＳＦＥＴ１２のゲートを駆動し、ハイサイドＭＯＳＦＥＴ１１がオフした後のインダクタ電流ＩＬの回生期間にローサイドＭＯＳＦＥＴ１２をオンさせることで、導通損失を低減させる。
【００５９】
過電流保護回路２３は、カレントセンスアンプ２４、過電流検出コンパレータ２５、オフタイマー２６、第２フィードフォワード回路２７、及びＦＢ低下検出コンパレータ２８により構成されている。
【００６０】
カレントセンスアンプ２４は、ハイサイドＭＯＳＦＥＴ１１がオンのときに、ドレイン−ソース間の電位差に基づいてドレイン電流に比例するＶｓｎｓ信号を生成し、過電流検出コンパレータ２５の正入力端子に出力する。
【００６１】
過電流検出コンパレータ２５は、Ｖｓｎｓ信号としきい値ＯＣＰ_ＶＴＨとを比較し、ＶｓｎｓがＯＣＰ_ＶＴＨを上回ったときに、Ｈｉｇｈレベルの過電流検出信号ＯＣＰを生成し、オンタイマー５とオフタイマー２６とに出力する。
【００６２】
すなわち、カレントセンスアンプ２４と過電流検出コンパレータ２５とは、本発明の過電流検知部に対応し、出力負荷１５に流れる電流が過電流であるか否かを検知する。具体的には、カレントセンスアンプ２４と過電流検出コンパレータ２５とは、過電流検知部として、ハイサイドＭＯＳＦＥＴ１１に流れる電流が所定のしきい値以上であるか否かに基づいて過電流を検知する。
【００６３】
第２フィードフォワード回路２７は、本発明のフィードフォワード部に対応し、入力電圧Ｖｉｎに反比例するとともに出力電圧Ｖｏｕｔに比例するフィードフォワード電流Ｉｔｏｆｆを生成し、オフタイマー２６に出力する。
【００６４】
図７は、本実施例のスイッチング電源装置における第２フィードフォワード回路２７の詳細な構成を示す回路図である。第２フィードフォワード回路２７は、図７に示すように、電圧電流変換回路２７１、２７２と、除算回路２７３の組み合わせによって構成されている。
【００６５】
電圧電流変換回路２７２は、入力電圧Ｖｉｎを電流変換することで電流信号Ｉｖｉｎを生成する。また、電圧電流変換回路２７１は、出力電圧Ｖｏｕｔを電流変換することで電流信号Ｉｖｏｕｔを生成する。
【００６６】
除算回路２７３は、電流信号Ｉｖｏｕｔを電流信号Ｉｖｉｎで割り算した電流信号Ｉｔｏｆｆを生成する。このＩｔｏｆｆの計算式は、Ｉｔｏｆｆ＝Ｖｏｕｔ×Ｋ／Ｖｉｎで与えられる。ここで、Ｋは、入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔを電流信号へ変換した際の変換係数である。
【００６７】
これにより、第２フィードフォワード回路２７は、Ｖｏｕｔが低下するのに伴って、Ｉｔｏｆｆを減少させることで、オフ期間を拡大し、スイッチング周波数を低下させる。
【００６８】
オフタイマー２６は、過電流検知部による検知結果と入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとに基づいて、ハイサイドＭＯＳＦＥＴ１１を強制的にオフする期間を決定し、決定した期間に基づく強制オフ信号Ｔｏｆｆを生成する。ただし、本実施例におけるオフタイマー２６は、直接的に入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとを扱うわけではなく、第２フィードフォワード回路２７により生成されたフィードフォワード電流Ｉｔｏｆｆと過電流検知部による検知結果とに基づいて、ハイサイドＭＯＳＦＥＴ１１を強制的にオフする期間を決定し、決定した期間に基づく強制オフ信号Ｔｏｆｆを生成する。
【００６９】
図８は、本実施例のスイッチング電源装置におけるオフタイマー２６の詳細な構成を示す回路図である。オフタイマー２６は、図８に示すように、ＳＲフリップフロップ２６１、インバータ２６２、スイッチ２６３、コンデンサ２６４、及びコンパレータ２６５により構成される。
【００７０】
オフタイマー２６は、Ｈｉｇｈレベルの過電流検出信号ＯＣＰを受けた際に、ＳＲフリップフロップ２６１をセット状態とするので、インバータ２６２を介して強制オフ信号Ｔｏｆｆの論理レベルをＨｉｇｈからＬｏｗに切り替え、オンタイマー５に出力すると同時に、スイッチ２６３をオフする。
【００７１】
その後、第２フィードフォワード回路２７により供給される電流Ｉｔｏｆｆは、コンデンサ２６４を充電する。コンデンサ２６４の電圧Ｖｔｏｆｆが基準電圧Ｖ４を上回ったときに、コンパレータ―２６５の出力レベルは、ＬｏｗからＨｉｇｈに切り替わる。このため、ＳＲフリップフロップ２６１がリセット状態となり、強制オフ信号ＴｏｆｆがＬｏｗからＨｉｇｈに切り替わるので、スイッチ２６３はオンする。
【００７２】
第１フィードバック制御回路１は、過電流検知部により過電流が検知された場合にハイサイドＭＯＳＦＥＴ１１をオフするとともに、オフタイマー２６により生成された強制オフ信号Ｔｏｆｆに基づいてオフタイマー２６により決定された期間ハイサイドＭＯＳＦＥＴ１１を強制的にオフする。
【００７３】
具体的には、第１フィードバック制御回路１内のオンタイマー５は、図６に示すように、Ｈｉｇｈレベルの過電流検出信号ＯＣＰを受けた場合に、ＯＲ回路６０を介してＳＲフリップフロップ６６をリセットし、ドライブロジック制御信号Ｔｏｎを即座にＨｉｇｈからＬｏｗに切り替える。これによって、過電流保護を実現している。
【００７４】
また、オンタイマー５は、過電流状態となって強制オフ信号ＴｏｆｆがＬｏｗとなっている期間に、ＡＮＤ回路５１，５６によってサンプリング信号Ｓｐｌが出力されるのを妨げると同時に、ドライブロジック制御信号Ｔｏｎがドライブロジック回路８に伝達するのを妨げ、過電流検出状態時にハイサイドＭＯＳＦＥＴ１１が再びオンするのを防止する。
【００７５】
さらに、過電流により出力電圧Ｖｏｕｔが低下している期間に、フィードフォワード回路７の作用によって、ハイサイドＭＯＳＦＥＴ１１のオン幅が狭くなるよう制御されるのを防止するために、ＦＢ低下検出コンパレータ２８は、フィードバック電圧ＦＢを監視し、フィードバック電圧ＦＢが基準電圧ＦＢ_ＶＴＨ以下に低下したときにＨｉｇｈレベルのＦＢ＿ＬＯＷ信号を生成し、出力する。出力されたＨｉｇｈレベルのＦＢ＿ＬＯＷ信号は、オンタイマー５内のＯＲ回路５９による出力レベルをＨｉｇｈにし、ＳＲフリップフロップ６６が過電流検出信号ＯＣＰ以外の信号でリセットされるのを防止する。
【００７６】
次に、上述のように構成された本実施の形態の作用を説明する。特に、本実施例の過電流保護回路２３の作用をわかりやすく説明するために、従来用いられてきた過電流保護回路と対比する形で説明する。図９は、本実施例のスイッチング電源装置において、従来の過電流保護回路２３ｃを採用した場合の構成を示す回路図であり、本発明の過電流保護回路２３と異なる点は、オフタイマー２６、第２フィードフォワード回路２７、及びＦＢ低下検出コンパレータ２８を備えていない点である。
【００７７】
また、第１フィードバック制御回路１内に設けられたオンタイマー５ｂの内部構成もわずかに異なる。図１０は、本実施例のスイッチング電源装置において従来の過電流保護回路２３ｃを採用した場合のオンタイマー５ｂの詳細な構成を示す回路図である。オンタイマー５ｂは、図１０に示すように、１ＳＨＯＴ回路５２、スイッチ５３、コンデンサ５４、コンパレータ５５、１ＳＨＯＴ回路５７、ＡＮＤ回路５８、ＯＲ回路６０、ＳＲフリップフロップ６６、及びＡＮＤ回路６７により構成される。すなわち、オンタイマー５ｂは、ＡＮＤ回路５１、ＡＮＤ回路５６、及びＯＲ回路５９を備えていない点で図６のオンタイマー５と異なる。
【００７８】
この場合において、ランプ信号の振幅が一定になるように制御することで、ロードレギュレーション特性が大幅に向上するメカニズムについて図１１を参照して説明する。
【００７９】
図１１は、本実施例のスイッチング電源装置の動作を示すタイミングチャートである。出力負荷電流Ｉｏｕｔが軽負荷、且つ、一定の状態では、サンプルホールド回路１９、エラーアンプ２０、及びフィードフォワード回路７の動作により、ランプ信号（Ｒａｍｐ）の谷電圧Ｖａｌｌｅｙと基準電圧Ｖ１とは等しくなるように制御される。
【００８０】
次に、出力負荷電流Ｉｏｕｔが重負荷へ急変すると、出力電圧Ｖｏｕｔの低下に伴って、フィードバック電圧ＦＢは低下する。フィードバック電圧ＦＢが第２基準電圧ＲＥＦ２以下になると、フィードバックコンパレータ４の比較結果に基づいて、オンタイマー５ｂ内の１ＳＨＯＴ回路５２はＯＮ_ＴＲＧ信号を出力する。このＯＮ＿ＴＲＧ信号をきっかけとして、ハイサイドＭＯＳＦＥＴ１１は即座にオンする。この時に、ランプ信号の谷電圧Ｖａｌｌｅｙが上昇するため、Ｖａｌｌｅｙと基準電圧Ｖ１との間に誤差が発生する。
【００８１】
第２フィードバック制御回路２内のエラーアンプ２０は、この誤差を打ち消すように、誤差増幅信号Ｃｏｍｐを上昇させて出力する。誤差増幅信号Ｃｏｍｐの上昇に反比例して、フィードフォワード回路７によるフィードフォワード電流Ｉｔｏｎは低下する。オンタイマー５ｂは、フィードフォワード信号Ｉｔｏｎが低下しているので、Ｔｏｎ信号の時間幅を広げて出力する。
【００８２】
結果として、第１フィードバック制御回路１は、ハイサイドＭＯＳＦＥＴ１１のオン幅が広がる方向に制御を行う。すなわち、第１フィードバック制御回路１は、振幅信号生成部により生成された振幅信号（Ｃｏｍｐ）に基づいて、ランプジェネレータ１８により生成されたランプ信号の振幅が所定の値未満の場合に、ハイサイドスイッチであるハイサイドＭＯＳＦＥＴ１１のオン幅を広げるように制御する。
【００８３】
ハイサイドＭＯＳＦＥＴ１１のオン幅が広がると、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの比率で概ね決定されるオンデューティーを一定に保つよう、スイッチング周波数が低下し、結果として、軽負荷時のスイッチング周波数Ｆｓｗ１と重負荷時のスイッチング周波数Ｆｓｗ２とは等しくなるように制御される。これによって、ランプ信号の谷電圧Ｖａｌｌｅｙは基準電圧Ｖ１に等しくなるため、第２基準電圧ＲＥＦ２に重畳されるΔＲＥＦの振幅も、負荷電流Ｉｏｕｔに依存せず一定になるよう制御される（図１１でいうΔＲＥＦ１＝ΔＲＥＦ２）。
【００８４】
逆に、フィードバック電圧ＦＢが上昇し、ランプ信号の谷電圧Ｖａｌｌｅｙが下降してＶａｌｌｅｙと基準電圧Ｖ１との間に誤差が発生した場合においても、第２フィードバック制御回路２内のエラーアンプ２０は、この誤差を打ち消すように、振幅信号Ｃｏｍｐを下降させて出力する。その結果、第１フィードバック制御回路１は、ハイサイドＭＯＳＦＥＴ１１のオン幅が狭まる方向に制御を行う。すなわち、第１フィードバック制御回路１は、振幅信号生成部により生成された振幅信号（Ｃｏｍｐ）に基づいて、ランプジェネレータ１８により生成されたランプ信号の振幅が所定の値以上の場合に、ハイサイドスイッチであるハイサイドＭＯＳＦＥＴ１１のオン幅を狭めるように制御する。
【００８５】
ハイサイドＭＯＳＦＥＴ１１のオン幅が狭まると、スイッチング周波数が上昇し、結果として軽負荷時のスイッチング周波数Ｆｓｗ１と重負荷時のスイッチング周波数Ｆｓｗ２とは等しくなるように制御される。これによって、ランプ信号の谷電圧Ｖａｌｌｅｙは基準電圧Ｖ１に等しくなるため、第２基準電圧ＲＥＦ２に重畳されるΔＲＥＦの振幅も、負荷電流Ｉｏｕｔに依存せず一定になるよう制御される。
【００８６】
このように、負荷急変等のダイナミックな負荷変動に対しては、メジャーループである第１フィードバック制御回路が、エラーアンプを介さず高速に反応することで出力電圧Ｖｏｕｔの変化を最小限に抑え込み、逆に、スタティックな負荷変化に対しては、エラーアンプ２０を用いてランプ信号の振幅が一定に保つように制御することによって、本実施例のスイッチング電源装置は、従来の問題点であったロードレギュレーション特性を制御の安定性を犠牲にすることなく大幅に改善できる。
【００８７】
次に、過電流保護動作について説明する。過電流保護回路２３ｃは、カレントセンスアンプ２４、及び過電流検出コンパレータ２５により構成されている。カレントセンスアンプ２４は、ハイサイドＭＯＳＦＥＴ１１がオンのときに、ドレイン−ソース間の電位差に基づいてドレイン電流に比例するＶｓｎｓ信号を生成し、過電流検出コンパレータ２５の正入力端子に出力する。
【００８８】
過電流検出コンパレータ２５は、Ｖｓｎｓ信号としきい値ＯＣＰ_ＶＴＨとを比較し、ＶｓｎｓがＯＣＰ_ＶＴＨを上回ったときに、Ｈｉｇｈレベルの過電流検出信号ＯＣＰを生成し、オンタイマー５ｂに出力する。
【００８９】
第１フィードバック制御回路１内のオンタイマー５ｂは、図１０に示すように、Ｈｉｇｈレベルの過電流検出信号ＯＣＰを受けた場合に、ＯＲ回路６０を介してＳＲフリップフロップ６６をリセットし、ドライブロジック制御信号Ｔｏｎを即座にＨｉｇｈからＬｏｗに切り替える。これによって、過電流保護を実現している。
【００９０】
しかしながら、一般的な過電流検出保護回路２３ｃを搭載したスイッチング電源装置は、過電流時にハイサイドＭＯＳＦＥＴ１１を即座にオフさせることで保護を行うが、その後に出力電圧Ｖｏｕｔが低下し、フィードバック電圧ＦＢが第２基準電圧ＲＥＦ２まで低下すると、再びハイサイドＭＯＳＦＥＴ１１がオンしてしまう。図１２は、本実施例のスイッチング電源装置において従来の過電流保護回路２３ｃを採用した場合における過電流時の動作を示すタイミングチャートである。上述したように、過電流時においてハイサイドＭＯＳＦＥＴ１１のオン／オフ動作が繰り返され、図１２に示すようにハイサイドＭＯＳＦＥＴ１１のオフ期間が短くなり、相対的にオンデューティーは広がるので、出力電圧Ｖｏｕｔはほとんど低下しないばかりか、発熱によりパワーＭＯＳＦＥＴ１１のオン抵抗が上昇し、最悪は破壊に至るおそれがある。
【００９１】
そこで、図１に示す本実施例の過電流保護回路２３は、過電流を検出したときに、ハイサイドＭＯＳＦＥＴ１１を強制オフさせると同時に、オフタイマー２６が有効となり強制オフ信号Ｔｏｆｆを生成することで、一定時間、ハイサイドＭＯＳＦＥＴ１１の再オンを禁止する。
【００９２】
強制オフ期間Ｔｏｆｆは、第２フィードフォワード回路２７により出力された電流信号Ｉｔｏｆｆに基づいて制御される。すなわち、第２フィードフォワード回路２７及びオフタイマー２６は、出力電圧Ｖｏｕｔが低下すればするほど強制オフ期間Ｔｏｆｆを広げる方向で動作する。このため、出力電圧Ｖｏｕｔの低下に伴ってスイッチング周波数が低下することで、過電流保護回路２３は、理想的な過電流保護特性を実現できる。
【００９３】
図１３は、本実施例のスイッチング電源装置における過電流時の動作を示すタイミングチャートである。図１３を用いて過電流時における本実施例の過電流保護回路２３の具体的な動作を説明する。最初に、カレントセンスアンプ２４は、ハイサイドＭＯＳＦＥＴ１１がオンのときに、ドレイン−ソース間の電位差に基づいてドレイン電流に比例するＶｓｎｓ信号を生成し、過電流検出コンパレータ２５の正入力端子に出力する。過電流検出コンパレータ２５は、Ｖｓｎｓ信号としきい値ＯＣＰ_ＶＴＨとを比較し、ＶｓｎｓがＯＣＰ_ＶＴＨを上回ったときに、図１３に示す「過電流保護動作」となり、Ｈｉｇｈレベルの過電流検出信号ＯＣＰを生成し、オンタイマー５とオフタイマー２６とに出力する。
【００９４】
オンタイマー５は、Ｈｉｇｈレベルの過電流検出信号ＯＣＰが入力されることにより、ＯＲ回路６０を介してＳＲフリップフロップ６６をリセットする。したがって、ＡＮＤ回路６７により出力されるドライブロジック制御信号Ｔｏｎは、即座にＨｉｇｈからＬｏｗに切り替わる。これによって本実施例のスイッチング電源装置は、過電流保護を実現している。
【００９５】
一方で、第２フィードフォワード回路２７は、入力電圧Ｖｉｎに反比例するとともに出力電圧Ｖｏｕｔに比例するフィードフォワード電流Ｉｔｏｆｆを生成し、オフタイマー２６に出力する。
【００９６】
オフタイマー２６は、Ｈｉｇｈレベルの過電流検出信号ＯＣＰを受けた際に、ＳＲフリップフロップ２６１をセット状態とするので、インバータ２６２を介して強制オフ信号Ｔｏｆｆの論理レベルをＨｉｇｈからＬｏｗに切り替え、オンタイマー５に出力すると同時に、スイッチ２６３をオフする。その後、第２フィードフォワード回路２７により供給される電流Ｉｔｏｆｆは、コンデンサ２６４を充電する。コンデンサ２６４の電圧Ｖｔｏｆｆが基準電圧Ｖ４を上回ったときに、コンパレータ―２６５の出力レベルは、ＬｏｗからＨｉｇｈに切り替わる。このため、ＳＲフリップフロップ２６１がリセット状態となり、強制オフ信号ＴｏｆｆがＬｏｗからＨｉｇｈに切り替わるので、スイッチ２６３はオンする。
【００９７】
オンタイマー５は、過電流状態となって強制オフ信号ＴｏｆｆがＬｏｗとなっている期間に、ＡＮＤ回路５１，５６によってサンプリング信号Ｓｐｌが出力されるのを妨げると同時に、ドライブロジック制御信号Ｔｏｎがドライブロジック回路８に伝達するのを妨げ、過電流検出状態時にハイサイドＭＯＳＦＥＴ１１が再びオンするのを防止する。
【００９８】
さらに、過電流により出力電圧Ｖｏｕｔが低下している期間に、フィードフォワード回路７の作用によって、ハイサイドＭＯＳＦＥＴ１１のオン幅が狭くなるよう制御されるのを防止するために、ＦＢ低下検出コンパレータ２８は、フィードバック電圧ＦＢを監視し、フィードバック電圧ＦＢが基準電圧ＦＢ_ＶＴＨ以下に低下したときにＨｉｇｈレベルのＦＢ＿ＬＯＷ信号を生成し、出力する。出力されたＨｉｇｈレベルのＦＢ＿ＬＯＷ信号は、オンタイマー５内のＯＲ回路５９による出力レベルをＨｉｇｈにし、ＳＲフリップフロップ６６が過電流検出信号ＯＣＰ以外の信号でリセットされるのを防止する。
【００９９】
本実施例のスイッチング電源装置は、以上の一連の動作により、出力負荷電流Ｉｏｕｔが上昇し、過電流状態となったときに、ハイサイドＭＯＳＦＥＴ１１をターンオフさせると同時に、オフタイマー２６を有効にして強制オフ期間Ｔｏｆｆを挿入することで、ハイサイドＭＯＳＦＥＴ１１のオンデューティーが上昇するのを防ぐ。同時に、過電流保護回路２３は、ハイサイドＭＯＳＦＥＴ１１のオン幅を一定に保った状態で、出力電圧Ｖｏｕｔ低下に対して反比例するように強制オフ期間Ｔｏｆｆを延ばすことにより、ハイサイドＭＯＳＦＥＴ１１のオンデューティーを狭めるように制御を行う。
【０１００】
図１４は、本実施例のスイッチング電源装置における過電流保護特性を示す図である。図１４に示すように、従来の過電流保護回路２３ｃを採用した場合には、過電流状態になるとオフ期間が短くなるように動作するためにオンデューティーが上昇し、基本的にはＶｏｕｔが低下しない。その後、Ｉｏｕｔが増えると発熱によりパワーＭＯＳＦＥＴのオン抵抗が上昇するためにＶｏｕｔが徐々に低下し、最悪は破壊に至る。一方、本実施例の過電流保護回路２３を備えている場合には、理想的な垂下特性を実現でき、パワーＭＯＳＦＥＴの破壊を防止できる。
【０１０１】
上述のとおり、本発明の実施例１の形態に係るスイッチング電源装置によれば、適切な過電流保護特性を実現でき、ＥＳＲの小さな出力コンデンサを利用した場合においても安定動作が可能であり、且つ良好なロードレギュレーション特性を実現することができる。
【０１０２】
特に、本実施例のスイッチング電源装置は、過電流時において強制オフ期間Ｔｏｆｆを挿入することによりハイサイドＭＯＳＦＥＴ１１のオンデューティーが上昇するのを防ぐとともに、出力電圧Ｖｏｕｔ低下に対して反比例するように強制オフ期間Ｔｏｆｆを延ばすことによりハイサイドＭＯＳＦＥＴ１１のオンデューティーを狭めるように制御を行うので、出力電圧Ｖｏｕｔの低下に伴ってスイッチング周波数を低下し、理想的な垂下特性による過電流保護を実現することができ、発熱によるパワーＭＯＳＦＥＴのオン抵抗上昇あるいは破壊を防止することができる。
【実施例２】
【０１０３】
図１５は、本発明の実施例２のスイッチング電源装置の構成を示す回路図である。図１に示す実施例１のスイッチング電源装置の構成と異なる点は、カレントセンスアンプ２４の入力信号の接続先としてハイサイドＭＯＳＦＥＴ１１の代わりにローサイドＭＯＳＦＥＴ１２のドレイン・ソースを使用している点と、過電流保護回路２３ｂ内に新たに第２サンプルホールド回路２９を追加した点である。ここで、ローサイドＭＯＳＦＥＴ１２は、本発明のローサイドスイッチに対応し、インダクタ１３とグランドとの間に接続されている。
【０１０４】
カレントセンスアンプ２４は、ローサイドＭＯＳＦＥＴ１１がオンした直後のドレイン−ソース間の電位差に基づいて、ドレイン電流に比例するＶｓｎｓ２信号を生成し、第２サンプルホールド回路２９に出力する。
【０１０５】
図１６は、本実施例のスイッチング電源装置における第２サンプルホールド回路２９の詳細な構成を示す回路図である。第２サンプルホールド回路２９は、図１６に示すように、スイッチ２９１、１ＳＨＯＴ回路２９２、コンデンサ２９３、及びスイッチ２９４により構成される。
【０１０６】
ローサイドドライバ１０の駆動信号ＬｏｎがＬｏｗからＨｉｇｈに切り替わると、１ＳＨＯＴ回路２９２は、サンプリング信号Ｓｐｌ２を出力して、スイッチ２９１を一定期間オンさせる。これにより、第２サンプルホールド回路２９は、ローサイドＭＯＳＦＥＴ１１のドレイン電流に比例したＶｓｎｓ信号を生成し、コンデンサ２９３を充電することで、ピーク値をサンプルホールドする。
【０１０７】
その後、ハイサイドドライバの駆動信号ＨｏｎがＬｏｗからＨｉｇｈに切り替わると、スイッチ２９４がオンされるので、第２サンプルホールド回路２９は、Ｖｓｎｓ信号を過電流検出コンパレータ２５に出力する。
【０１０８】
過電流検出コンパレータ２５は、Ｖｓｎｓ信号としきい値ＯＣＰ_ＶＴＨとを比較し、ＶｓｎｓがＯＣＰ_ＶＴＨを上回ったときに、Ｈｉｇｈレベルの過電流検出信号ＯＣＰを生成し、オンタイマー５とオフタイマー２６とに出力する。
【０１０９】
以上説明したように、本実施例においては、カレントセンスアンプ２４、過電流検出コンパレータ２５、及びサンプルホールド回路２９は、本発明の過電流検知部に対応し、ローサイドＭＯＳＦＥＴ１２に流れる電流が所定のしきい値以上であるか否かに基づいて過電流を検知する。
【０１１０】
すなわち、過電流検知部は、ローサイドＭＯＳＦＥＴ１２がオンの期間にローサイドＭＯＳＦＥＴ１２に流れる電流に応じたローサイドスイッチ電流信号をサンプルホールドし、ハイサイドＭＯＳＦＥＴ１１がオンの期間にサンプルホールドしたローサイドスイッチ電流信号に基づいて過電流検知を行う。
【０１１１】
その他の構成は実施例１と同様であり、重複した説明を省略する。
【０１１２】
次に、上述のように構成された本実施の形態の作用を説明する。ハイサイドＭＯＳＦＥＴ１１の代わりにローサイドＭＯＳＦＥＴ１２のドレイン電流を用いて過電流検出が行われる点を除けば、基本的な動作は、実施例１と同様である。
【０１１３】
図１７は、ローサイドＭＯＳＦＥＴ１２のドレイン電流を用いて過電流検出を行う場合の利点を説明するタイミングチャートであり、ハイサイドＭＯＳＦＥＴ１１のＶｄｓ電圧波形ｖ１１、電流波形ｉ１１、ローサイドＭＯＳＦＥＴ１２のＶｄｓ電圧波形ｖ１２、電流波形ｉ１２、リアクトル電流ＩＬ波形、Ｌｏｎ信号（スイッチ２９１のオンオフ）波形を示す。
【０１１４】
図１７に示すように、ハイサイドＭＯＳＦＥＴ１１のオン抵抗から電流検出を行う場合には、ローサイドＭＯＳＦＥＴ１２のＤ−Ｓ間の寄生容量により、ハイサイドＭＯＳＦＥＴ１１のターンオン時（時刻ｔ１）にサージ電流が発生するため、過電流検知部は、ターンオン時のサージ電流により電流検出値に誤差を生じる。
【０１１５】
このようなサージ電流の影響を無くすため、電流検出のタイミングをハイサイドＭＯＳＦＥＴ１１のターンオン時から遅延させて検出する方法が一般的にとられる。その場合には、過電流検知部は、時刻ｔ１より遅延させた時刻ｔ１´の時刻以降に電流検出測定を行う必要がある。
【０１１６】
しかしながら、スイッチング周波数が数ＭＨｚに達する場合では、遅延時間を考えると、サージ電流が流れる期間と過電流状態時のハイサイドＭＯＳＦＥＴ１１のオン時間との差が僅差となり、電流検出時間を安定に得ることが困難になる。
【０１１７】
このため、ローサイドＭＯＳＦＥＴ１２のＤ−Ｓ間のオン抵抗により電流を検出手法がとられることがある。ローサイドＭＯＳＦＥＴ１２のターンオン時の時刻ｔ２においては、サージ電流が流れず、誤差は生じない。
【０１１８】
上述のとおり、本発明の実施例２の形態に係るスイッチング電源装置によれば、実施例１と同様の効果を得ることができる。特に、ハイサイド側にはサージ電流が発生する場合が考えられるため、高周波動作を行うような場合には過電流の誤検出を避けるためにマスク回路が必要となるケースも考えられるが、本実施例のスイッチング電源装置は、ローサイドＭＯＳＦＥＴ１２のドレイン電流を利用して過電流検知を行っているため、サージ電流対策が不要である点についても利点を有する。
【産業上の利用可能性】
【０１１９】
本発明に係るスイッチング電源装置は、安定した電力供給を要する電気機器等に使用されるスイッチング電源装置に利用可能である。
【符号の説明】
【０１２０】
１      第１フィードバック制御回路
２      第２フィードバック制御回路
３      重畳回路
４      フィードバックコンパレータ
５，５ｂ  オンタイマー
５ａ    １ＳＨＯＴ回路
６ｂ，７  フィードフォワード回路
７ｂ    オンタイマー
８      ドライブロジック
９      ハイサイドドライバ
１０    ローサイドドライバ
１１    ハイサイドＭＯＳＦＥＴ
１２    ローサイドＭＯＳＦＥＴ
１３    インダクタ
１４    出力平滑コンデンサ
１５    出力負荷
１６，１７  フィードバック抵抗
１８    ランプジェネレータ
１９    サンプルホールド回路
２０    エラーアンプ
２１    位相補償抵抗
２２    位相補償コンデンサ
２３，２３ｂ，２３ｃ  過電流保護回路
２４    カレントセンスアンプ
２５    過電流検出コンパレータ
２６    オフタイマー
２７    第２フィードフォワード回路
２８    ＦＢ低下検出コンパレータ
２９    第２サンプルホールド回路
３１    ＮＰＮトランジスタ
３２    ＰＮＰトランジスタ
３３    抵抗
３４，３５  ＮｃｈＭＯＳＦＥＴ
３６，３７  ＰｃｈＭＯＳＦＥＴ
３８    抵抗
５１    ＡＮＤ回路
５２    １ＳＨＯＴ回路
５３    スイッチ
５４    コンデンサ
５５    コンパレータ
５６    ＡＮＤ回路
５７    １ＳＨＯＴ回路
５８    ＡＮＤ回路
５９    ＯＲ回路
６０    ＯＲ回路
６１，６２，６３  電圧電流変換回路
６４，６５  除算回路
６６    ＳＲフリップフロップ
６７    ＡＮＤ回路
７１    コンデンサ
７２    コンパレータ
７３    ＡＮＤ回路
７４    １ＳＨＯＴ回路
７５    インバータ回路
７６    スイッチ
１８１  １ＳＨＯＴ回路
１８２  インバータ
１８３  ＰｃｈＭＯＳＦＥＴ
１８４  コンデンサ
１９１  バッファー回路
１９２  スイッチ
１９３  コンデンサ
２６１  ＳＲフリップフロップ
２６２  インバータ
２６３  スイッチ
２６４  コンデンサ
２６５  コンパレータ
２７１，２７２  電圧電流変換回路
２７３  除算回路
２９１  スイッチ
２９２  １ＳＨＯＴ回路
２９３  コンデンサ
２９４  スイッチ
Ｉ１，Ｉ２  定電流源
Ｖｉｎ  入力電圧
Ｖｏｕｔ  出力電圧
Ｖ２    下限クランプ電圧
【図１】
2012039761.tif 000003
【図２】
2012039761.tif 000004
【図３】
2012039761.tif 000005
【図４】
2012039761.tif 000006
【図５】
2012039761.tif 000007
【図６】
2012039761.tif 000008
【図７】
2012039761.tif 000009
【図８】
2012039761.tif 000010
【図９】
2012039761.tif 000011
【図１０】
2012039761.tif 000012
【図１１】
2012039761.tif 000013
【図１２】
2012039761.tif 000014
【図１３】
2012039761.tif 000015
【図１４】
2012039761.tif 000016
【図１５】
2012039761.tif 000017
【図１６】
2012039761.tif 000018
【図１７】
2012039761.tif 000019
【図１８】
2012039761.tif 000020
【図１９】
2012039761.tif 000021