(57)【要約】【課題】プローブの先端が電極パッドから外れてしまうことによる測定不良を十分に抑制する。【解決手段】半導体装置（例えば、半導体ウェハ２００）は、複数層の配線層と、相互に隣り合う配線層の間に介在する層間絶縁膜と、を含む多層配線層９０を有する。更に、多層配線層９０上に形成された無機絶縁膜（例えば、酸化膜４と酸化窒化膜５との積層膜）と、無機絶縁膜上に形成された有機絶縁膜６とを有する。更に、多層配線層９０の複数層の配線層のうち、最上層でない配線層（例えば、最下層の配線層）に形成された電極パッド４０と、有機絶縁膜６、無機絶縁膜、及び、多層配線層９０において、電極パッド４０上に位置する部位に形成された開口４１と、を有する。【選択図】図１
2012038899.tif 000002
【特許請求の範囲】
【請求項１】
複数層の配線層と、相互に隣り合う配線層の間に介在する層間絶縁膜と、を含む多層配線層と、
前記多層配線層上に形成された無機絶縁膜と、
前記無機絶縁膜上に形成された有機絶縁膜と、
前記多層配線層の前記複数層の配線層のうち、最上層でない配線層に形成された電極パッドと、
前記有機絶縁膜、前記無機絶縁膜、及び、前記多層配線層において、前記電極パッド上に位置する部位に形成された開口と、
を有することを特徴とする半導体装置。
【請求項２】
前記開口の深さは、前記電極パッドの径の２０％以上であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記電極パッドは、前記多層配線層の前記複数層の配線層のうち、最下層の配線層に形成されていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記開口の深さは、１５μｍ以上であることを特徴とする請求項１乃至３の何れか一項に記載の半導体装置。
【請求項５】
複数層の配線層と、相互に隣り合う配線層の間に介在する層間絶縁膜と、を含む多層配線層を形成する工程と、
前記多層配線層上に無機絶縁膜を形成する工程と、
前記無機絶縁膜上に有機絶縁膜を形成する工程と、
を有し、
前記多層配線層を形成する工程では、前記多層配線層の前記複数層の配線層のうち、最上層でない配線層に、電極パッドを形成し、
更に、前記有機絶縁膜、前記無機絶縁膜、及び、前記多層配線層において、前記電極パッド上に位置する部位に開口を形成する工程を有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体デバイスでは、電気的特性の測定時にプローブが接触される電極パッドは、該半導体デバイスの最上層配線に形成されることが多い。最上層配線に電極パッドを形成する点は、例えば、特許文献１、２に記載されている。
【０００３】
また、特許文献３には、最下層の配線層に電極パッド（ＴＥＧ用パッド）を形成する点が記載されている。ただし、この電極パッドを用いて測定を行った後、この電極パッド上に別の配線層を形成する。同様に、特許文献４の技術では、最上層ではない配線層に電極パッドを形成し、この電極パッドを用いて測定を行った後、電極パッド上に別の配線層を形成する。つまり、特許文献３、４の技術でも、電極パッドを用いて測定を行う段階では、電極パッドは最上層に位置する。
【０００４】
また、特許文献５には、複数の配線層にそれぞれ電極パッドを形成し、一部の電極パッドは最下層の金属配線により構成することが記載されている。同文献では、最下層の電極パッドの周囲を囲む側壁において、チップ中央側の部分は層間絶縁膜と保護膜との２層構造であるが、チップ端側の部分は１層の層間絶縁膜のみにより構成されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１１−２１４３８９号公報
【特許文献２】国際公開第２００７／１０２２１４号パンフレット
【特許文献３】特開２００６−１２０８９６号公報
【特許文献４】特開２００７−１６５５７７号公報
【特許文献５】特開平０４−２０８５４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１及び２の技術では、最上層の配線層の電極パッドを用いて測定を行うため、パッドの周囲を囲む側壁の高さが不足し、プローブの先端が電極パッドからずれてしまうことによる測定不良が発生する可能性がある。
【０００７】
特許文献３、４の技術では、測定段階において電極パッドが最上層に位置するだけでなく、そもそも測定段階において電極パッドの周囲を囲む側壁が存在しないと考えられる。このため、電極パッドからのプローブの先端のずれが一層発生しやすいと考えられる。
【０００８】
特許文献５の技術でも、電極パッドの周囲を囲む側壁の高さが不足し、電極パッドからのプローブの先端のずれが発生する可能性がある。特に、チップ端側の側壁は１層の層間絶縁膜のみにより構成されるため、特に電極パッドのチップ端側においてプローブの先端のずれが発生しやすいと考えられる。
【０００９】
このように、プローブの先端が電極パッドから外れてしまうことによる測定不良を十分に抑制することは困難だった。
【課題を解決するための手段】
【００１０】
本発明は、複数層の配線層と、相互に隣り合う配線層の間に介在する層間絶縁膜と、を含む多層配線層と、
前記多層配線層上に形成された無機絶縁膜と、
前記無機絶縁膜上に形成された有機絶縁膜と、
前記多層配線層の前記複数層の配線層のうち、最上層でない配線層に形成された電極パッドと、
前記有機絶縁膜、前記無機絶縁膜、及び、前記多層配線層において、前記電極パッド上に位置する部位に形成された開口と、
を有することを特徴とする半導体装置を提供する。
【００１１】
この半導体装置によれば、電極パッドが最上層でない配線層に形成されている。このため、電極パッド上の開口は、多層配線層の少なくとも１層ずつの配線層及び層間絶縁膜と、その上の無機絶縁膜及び有機絶縁膜と、を貫通するように形成される。このため、開口の深さ、すなわち開口の周囲に位置する側壁の高さを容易に十分な高さとすることができる。これにより、プローブの先端が電極パッドから外れてしまうことを十分抑制することができる。よって、プローブの先端が電極パッドから外れてしまうことによる測定不良を十分に抑制することができる。
【００１２】
また、本発明は、複数層の配線層と、相互に隣り合う配線層の間に介在する層間絶縁膜と、を含む多層配線層を形成する工程と、
前記多層配線層上に無機絶縁膜を形成する工程と、
前記無機絶縁膜上に有機絶縁膜を形成する工程と、
を有し、
前記多層配線層を形成する工程では、前記多層配線層の前記複数層の配線層のうち、最上層でない配線層に、電極パッドを形成し、
更に、前記有機絶縁膜、前記無機絶縁膜、及び、前記多層配線層において、前記電極パッド上に位置する部位に開口を形成する工程を有することを特徴とする半導体装置の製造方法を提供する。
【発明の効果】
【００１３】
本発明によれば、プローブの先端が電極パッドから外れてしまうことによる測定不良を十分に抑制することができる。
【図面の簡単な説明】
【００１４】
【図１】実施形態に係る半導体装置（半導体ウェハの状態）を示す模式的な断面図である。
【図２】図１の半導体装置の電極パッドにプローブを接触させた状態を示す模式的な断面図である。
【図３】図１の半導体ウェハを個片化することにより得られた半導体装置（半導体チップ）をワイヤボンディングした状態を示す模式的な断面図である。
【図４】図４の半導体装置（半導体チップ）を含む半導体装置（半導体パッケージ）の構成を示す模式的な断面図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施形態について、図面を用いて説明する。なお、すべての図面において、同様の構成要素には同一の符号を付し、適宜に説明を省略する。
【００１６】
図１は実施形態に係る半導体装置（半導体ウェハ２００の状態）の構成を示す模式的な断面図である。図２は半導体ウェハ２００の電極パッド４０にプローブ３０を接触させて半導体ウェハ２００を検査する状態を示す模式的な断面図である。図３は半導体ウェハ２００を個片化することにより得られた半導体装置（半導体チップ１００）をワイヤボンディングした状態を示す模式的な断面図である。図４は半導体チップ１００を含む半導体装置（半導体パッケージ３００）の構成を示す模式的な断面図である。
【００１７】
本実施形態に係る半導体装置（例えば、半導体ウェハ２００）は、複数層の配線層（例えば、配線１１〜１８をそれぞれ含む配線層）と、相互に隣り合う配線層の間に介在する層間絶縁膜（例えば、層間絶縁膜２１〜２７の各々の上部）と、を含む多層配線層９０と、多層配線層９０上に形成された無機絶縁膜（例えば、酸化膜４と酸化窒化膜５との積層膜）と、無機絶縁膜上に形成された有機絶縁膜６と、多層配線層９０の複数層の配線層のうち、最上層でない配線層（例えば、最下層の配線層）に形成された電極パッド４０と、有機絶縁膜６、無機絶縁膜、及び、多層配線層９０において、電極パッド４０上に位置する部位に形成された開口４１と、を有する。以下、詳細に説明する。
【００１８】
先ず、半導体チップ１００となる前の半導体ウェハ２００の構成について、図１を参照して説明する。
【００１９】
図１に示すように、半導体ウェハ２００は、半導体基板１と、この半導体基板１上に形成されたトランジスタ等の素子（不図示）と、この半導体基板１上に形成された素子分離膜としての絶縁膜（ＳｉＯ２）２と、この絶縁膜２上に形成された層間絶縁膜３と、この層間絶縁膜３に形成されたコンタクト（不図示）と、この層間絶縁膜３上に形成された多層配線層９０と、この多層配線層９０上に形成された酸化膜（ＳｉＯ２膜）４と、この酸化膜４上に形成された酸化窒化膜（ＳｉＯＮ膜）５と、この酸化窒化膜５上に形成された有機絶縁膜（例えばポリイミド膜）６と、を有する。
【００２０】
多層配線層９０は、それぞれ配線１１〜１８を含む複数層の配線層と、これら配線層の間に介在する層間絶縁膜（層間絶縁膜２１〜２７の各々の上部）と、これら層間絶縁膜に形成されたビア３１〜３７と、を含む。
【００２１】
多層配線層９０の最上層でない配線層、具体的には、例えば最下層の配線層の配線１１には、測定用の電極パッド４０と、外部接続用の電極パッド５０（図３）と、が形成されている。電極パッド４０と電極パッド５０とは、平面視において異なる位置に形成され、且つ、互いに電気的に接続されている。
【００２２】
電極パッド４０、５０の上面は、有機絶縁膜６、酸化窒化膜５、酸化膜４及び多層配線層９０に形成された開口４１、５１を介して、それぞれ露出している。つまり、開口４１、５１は、多層配線層９０の少なくとも１層ずつの配線層及び層間絶縁膜と、その上の無機絶縁膜（酸化膜４及び酸化窒化膜５）及び有機絶縁膜６と、を貫通するように形成される。
【００２３】
よって、開口４１、５１の周囲を囲む部分である側壁７は、多層配線層９０の少なくとも１層ずつの配線層及び層間絶縁膜と、その上の無機絶縁膜（酸化膜４及び酸化窒化膜５）及び有機絶縁膜６とを含む積層構造を有している。
【００２４】
なお、多層配線層９０の配線１２〜１８及びビア３１〜３７は、開口４１、５１を避けた位置に配置されている。
【００２５】
開口４１の深さＡ（図１）は、電極パッド４０の径Ｂの２０％以上に設定されていることが好ましい。なお、径Ｂは、電極パッド４０の直径、又は、電極パッド４０の一辺の長さである。深さＡは、１５μｍ以上であることが好ましい。
【００２６】
また、半導体チップ１００（図３、図４）は、半導体ウェハ２００を個片化することにより得られる。
【００２７】
また、図４に示すように、半導体パッケージ３００は、半導体チップ１００と、この半導体チップ１００が搭載されたダイパッド７１と、複数のリード７２と、これらリード７２と半導体チップ１００とを相互に電気的に接続するボンディングワイヤ６１と、封入樹脂８０と、を有している。
【００２８】
図３に示すように、ボンディングワイヤ６１は、半導体チップ１００の電極パッド５０（測定用でない電極パッド）に接続されている。
【００２９】
封入樹脂８０は、半導体チップ１００と、ダイパッド７１と、ボンディングワイヤ６１と、リード７２の一部分と、を内部に封入している。
【００３０】
次に、本実施形態に係る半導体装置の製造方法を説明する。
【００３１】
本実施形態に係る半導体装置の製造方法は、複数層の配線層（例えば、配線１１〜１８をそれぞれ含む配線層）と、相互に隣り合う配線層の間に介在する層間絶縁膜（例えば、層間絶縁膜２１〜２７の各々の上部）と、を含む多層配線層９０を形成する工程と、多層配線層９０上に無機絶縁膜（例えば、酸化膜４と酸化窒化膜５との積層膜）を形成する工程と、無機絶縁膜上に有機絶縁膜６を形成する工程と、を有し、多層配線層９０を形成する工程では、多層配線層９０の複数層の配線層のうち、最上層でない配線層に、電極パッド４０を形成し、更に、有機絶縁膜６、無機絶縁膜、及び、多層配線層９０において、電極パッド４０上に位置する部位に開口４１を形成する工程を有する。
以下、詳細に説明する。
【００３２】
先ず、半導体基板１上に、素子分離膜としての絶縁膜２を形成し、トランジスタ等の素子（不図示）を形成する。次に、素子及び絶縁膜２を覆うように半導体基板１上に層間絶縁膜３を形成する。次に、この層間絶縁膜３にコンタクト（不図示）を形成する。
【００３３】
次に、層間絶縁膜３上に最下層の配線層の配線１１（以下、最下層配線１１）を形成する。このためには、先ず、最下層配線１１を構成する金属膜（例えば少量のＣｕを含有するＡｌ）を層間絶縁膜３上に成長させる。次に、この金属膜上にレジスト（図示略）を塗布し、このレジストをフォトリソグラフィーによりパターニングすることによって、マスクパターン（図示略）を形成する。次に、このマスクパターンをマスクとして金属膜をドライエッチングすることによって、金属膜を所望のパターン形状の最下層配線１１に加工する。その後、マスクパターンを除去する。
【００３４】
次に、層間絶縁膜３上及び最下層配線１１上にＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）酸化膜を形成し、このＣＶＤ酸化膜をＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈ）により平坦化することにより、層間絶縁膜２１を形成する。この層間絶縁膜２１は、最下層の配線層の配線層絶縁膜と、この最下層の配線層の上層の層間絶縁膜（最下層の配線層と第２層の配線層との間の層間絶縁膜）と、を構成する。
【００３５】
次に、層間絶縁膜２１上にレジスト（不図示）を塗布し、このレジストをフォトリソグラフィーによりパターニングすることによって、マスクパターン（不図示）を形成する。次に、このマスクパターンをマスクとして層間絶縁膜２１をエッチングすることにより、最下層の配線層の上層の層間絶縁膜に、ビア３１の形成用のビアホールを形成する。
【００３６】
次に、このビアホールに金属膜（例えばタングステン）を埋設し、この金属膜をＣＭＰによって平坦化することにより、ビア３１を形成する。
【００３７】
以下、同様の工程を繰り返すことにより、第２層の配線層の配線１２と、層間絶縁膜２２と、ビア３２と、第３層の配線層の配線１３と、層間絶縁膜２３と、ビア３３と、第４層の配線層の配線１４と、層間絶縁膜２４と、ビア３４と、第５層の配線層の配線１５と、層間絶縁膜２５と、ビア３５と、第６層の配線層の配線１６と、層間絶縁膜２６と、ビア３６と、第７層の配線層の配線１７と、層間絶縁膜２７と、ビア３７と、第８層の配線層の配線１８と、を形成する。
【００３８】
更に、配線１８を覆うように層間絶縁膜２７上にＣＶＤ酸化膜を形成し、このＣＶＤ酸化膜をＣＭＰにより平坦化することによって、配線層絶縁膜２８を形成する。
【００３９】
なお、層間絶縁膜２２は、第２層の配線層の配線層絶縁膜と、この第２層の配線層の上層の層間絶縁膜（第２層の配線層と第３層の配線層との間の層間絶縁膜）と、を構成する。同様に、層間絶縁膜２３は、第３層の配線層の配線層絶縁膜と、この第３層の配線層の上層の層間絶縁膜（第３層の配線層と第４層の配線層との間の層間絶縁膜）と、を構成する。同様に、層間絶縁膜２４は、第４層の配線層の配線層絶縁膜と、この第４層の配線層の上層の層間絶縁膜（第４層の配線層と第５層の配線層との間の層間絶縁膜）と、を構成する。同様に、層間絶縁膜２５は、第５層の配線層の配線層絶縁膜と、この第５層の配線層の上層の層間絶縁膜（第５層の配線層と第６層の配線層との間の層間絶縁膜）と、を構成する。同様に、層間絶縁膜２６は、第６層の配線層の配線層絶縁膜と、この第６層の配線層の上層の層間絶縁膜（第６層の配線層と第７層の配線層との間の層間絶縁膜）と、を構成する。同様に、層間絶縁膜２７は、第７層の配線層の配線層絶縁膜と、この第７層の配線層の上層の層間絶縁膜（第７層の配線層と第８層の配線層との間の層間絶縁膜）と、を構成する。
【００４０】
次に、配線層絶縁膜２８及び配線１８上に酸化膜（ＳｉＯ２）４を成膜し、更に、この酸化膜４上に酸化窒化膜（ＳｉＯＮ）５を成膜する。
【００４１】
次に、酸化窒化膜５上に感光性ポリイミドを塗布し、この感光性ポリイミドをフォトリソグラフィーによってパターニングする。このパターニングの際には、電極パッド４０、５０及びスクライブ線（不図示）とそれぞれ対応する開口が形成されるようにする。なお、図１に示す開口６ａは、測定用の電極パッド４０と対応する開口であり、図３に示す開口６ｂは、外部接続用の電極パッド５０と対応する開口である。スクライブ線領域と対応する開口は図示していない。
【００４２】
次に、熱処理を行うことによって、感光性ポリイミドをイミド化させる。これにより、有機絶縁膜６が形成される。
【００４３】
次に、有機絶縁膜６をマスクとして、酸化窒化膜５と、酸化膜４と、最下層配線１１の上に位置する各層の層間絶縁膜２１〜２７と、配線層絶縁膜２８と、をエッチングにより除去する。これにより、開口４１、５１を形成し、最下層配線１１において電極パッド４０、５０となる部分の表面を露出させる（以上、図１）。
【００４４】
以上により、図１に示す半導体ウェハ２００を製造することができる。
【００４５】
次に、図２に示すように、プローブ３０の先端を電極パッド４０に接触させ、半導体ウェハ２００の電気的特性を検査する。ここで、開口４１が十分な深さを有するため、プローブ３０の先端部を電極パッド４０に対して垂直に近い角度で当てることが好ましい。
【００４６】
次に、半導体ウェハ２００をダイシングにより個片化することによって、半導体ウェハ２００から複数の半導体チップ１００（図４参照）を得る。
【００４７】
その後、半導体チップ１００を含む半導体パッケージ３００（図４）を製造する。
【００４８】
このためには、先ず、半導体チップ１００をリードフレーム７０のダイパッド７１上にマウントする（図４参照）。
【００４９】
次に、図３に示すように、ボンディングワイヤ６１を介して半導体チップ１００をリードフレーム７０のリード７２に対しワイヤボンディングする。ここで、ボンディングワイヤ６１は、外部接続用の電極パッド５０に接続する。
【００５０】
次に、モールド封入を行うことによって、半導体チップ１００と、ダイパッド７１と、ボンディングワイヤ６１と、リード７２の一部分と、を封入樹脂８０内に封入する。更に、リード７２において封入樹脂８０から露出する部分に対するめっき等の仕上げ処理を行う。
【００５１】
以上により、半導体パッケージ３００を製造することができる。その後、半導体パッケージ３００の良否判定を行う。
【００５２】
次に、図２に示す測定時の動作についてより詳しく説明する。
【００５３】
プローブ３０の先端は、電極パッド４０の中央部に当てて、なるべく開口４１の側壁７にプローブ３０が接触しないようにすることが好ましい。しかし、プローブ３０が電極パッド４０上を滑って位置ずれし、プローブ３０の先端が電極パッド４０の端部へ移動することがある。
【００５４】
ただし、本実施形態の場合、側壁７が十分な高さに形成されているので、プローブ３０が側壁７に乗り上げてしまう可能性を低減できる。よって、プローブ３０と電極パッド４０との接触状態を好適に維持することができる。
【００５５】
以上のような実施形態によれば、電極パッド４０が最上層でない配線層に形成されている。このため、電極パッド４０上の開口４１は、多層配線層９０の少なくとも１層ずつの配線層及び層間絶縁膜と、その上の無機絶縁膜（酸化膜４、酸化窒化膜５）及び有機絶縁膜６と、を貫通するように形成される。このため、開口４１の深さ、すなわち開口４１の周囲に位置する側壁７の高さを容易に十分な高さとすることができる。これにより、プローブ３０の先端が電極パッドから外れてしまうことを十分抑制することができる。よって、プローブ３０の先端が電極パッド４０から外れてしまうことによる測定不良を十分に抑制することができる。
【００５６】
また、プローブ３０の先端が電極パッド４０上からはみ出すことを抑制できることから、プローブ３０の先端によって電極パッド４０の周辺の絶縁膜（有機絶縁膜６、無機絶縁膜）にダメージが加えられてしまうことを抑制できるので、半導体チップ１００及び半導体パッケージ３００の歩留まりを向上させることができる。
【００５７】
なお、開口４１の深さＡを、電極パッド４０の径Ｂの２０％以上に設定することにより、或いは、開口４１の深さを１５μｍ以上とすることにより、より確実にこれらの効果が得られる。
【００５８】
なお、上記の実施形態では、最下層の配線１１により電極パッド４０、５０を構成する例を説明したが、最下層以外の配線（ただし、最上層ではない配線、すなわち、配線１２、１３、１４、１５、１６、１７の何れか）により電極パッドを構成しても良い。
【００５９】
また、上記の実施形態では、配線１１〜１８をダマシン法（シングルダマシン法、或いはデュアルダマシン法）により形成しても良いのは勿論である。
【００６０】
また、上記の実施形態では、測定用の電極パッド４０と外部接続用の電極パッド５０とを別個に設ける例を説明したが、一の電極パッド（例えば電極パッド４０）を測定用と外部接続用に共用としても良い。
【符号の説明】
【００６１】
１ 半導体基板
２ 絶縁膜
３ 層間絶縁膜
４ 酸化膜
５ 酸化窒化膜
６ 有機絶縁膜
６ａ 開口
６ｂ 開口
７ 側壁
１１、１２、１３、１４、１５、１６、１７、１８ 配線
２１、２２、２３、２４、２５、２６、２７ 層間絶縁膜
２８ 配線層絶縁膜
３０ プローブ
３１、３２、３３、３４、３５、３６、３７ ビア
４０ 電極パッド
４１ 開口
５０ 電極パッド
５１ 開口
６１ ボンディングワイヤ
７０ リードフレーム
７１ ダイパッド
７２ リード
８０ 封入樹脂
９０ 多層配線層
１００ 半導体チップ（半導体装置）
２００ 半導体ウェハ（半導体装置）
３００ 半導体パッケージ（半導体装置）
【図１】
2012038899.tif 000003
【図２】
2012038899.tif 000004
【図３】
2012038899.tif 000005
【図４】
2012038899.tif 000006