(57)【要約】【課題】パターンデータのビット数を増加させずに、データレートが増加したデバイスを試験する。【解決手段】被試験デバイスの複数の端子に対するパターンデータを記憶するパターン記憶部と、複数の端子のそれぞれに対してパターンデータ中の異なるビットを割り当てるか、複数の端子のうち２以上の端子に対して共通してパターンデータ中の同じビットを割り当てるかを切り替える分配部と、複数の端子に対応して設けられ、それぞれが分配部により割り当てられたパターンデータに基づき被試験デバイスの対応する端子との間で信号を入力または出力する複数の信号入出力部と、を備える試験装置を提供する。【選択図】図１
2012103016.tif 000002
【特許請求の範囲】
【請求項１】
被試験デバイスを試験する試験装置であって、
前記被試験デバイスの複数の端子に対するパターンデータを記憶するパターン記憶部と、
前記複数の端子のそれぞれに対して前記パターンデータ中の異なるビットを割り当てるか、前記複数の端子のうち２以上の端子に対して共通して前記パターンデータ中の同じビットを割り当てるかを切り替える分配部と、
前記複数の端子に対応して設けられ、それぞれが前記分配部により割り当てられた前記パターンデータに基づき前記被試験デバイスの対応する端子との間で信号を入力または出力する複数の信号入出力部と、
を備える試験装置。
【請求項２】
前記分配部は、前記複数の端子のうち２以上の端子に対して共通して前記パターンデータ中の同じビットを割り当てる共通パターンモードにおいて、前記複数の端子を２以上の端子ずつに分割した各グループの端子に対して、前記パターンデータ中の同じビットを割り当てる請求項１に記載の試験装置。
【請求項３】
前記分配部は、前記共通パターンモードにおいて、前記複数の端子のそれぞれに対して前記パターンデータ中の異なるビットを割り当てる個別パターンモードと比較して、より多くのビットを各端子に割り当てる請求項２に記載の試験装置。
【請求項４】
前記複数の信号入出力部のそれぞれは、端子対応パターンデータとして、前記被試験デバイスの端子に対する信号出力または信号入力を指定する入出力指定ビットと、信号レベルを指定するレベル指定ビットとを受け取る請求項３に記載の試験装置。
【請求項５】
前記分配部は、
前記個別パターンモードにおいて、各信号入出力部に対して前記パターンデータ中の互いに異なるビットを前記入出力指定ビットおよび前記レベル指定ビットとして割り当て、
前記共通パターンモードにおいて、同一グループ内の各信号入出力部に対して共通して、前記パターンデータ中の同じビットを前記入出力指定ビットとして割り当て、前記パターンデータ中の互いに異なるビットを前記レベル指定ビットとして割り当て、
同一グループに属する２以上の前記信号入出力部は、
前記個別パターンモードにおいて、前記パターンデータ中の異なるビットに応じた前記入出力指定ビットに基づいて、信号出力または信号入力を個別に切り替え、
前記共通パターンモードにおいて、前記パターンデータ中の同じビットに応じた前記入出力指定ビットに基づいて、信号出力または信号入力を共通して切り替える
請求項４に記載の試験装置。
【請求項６】
前記分配部は、前記被試験デバイスの入力端子に対応する信号入出力部に対しては、前記入出力指定ビットとして信号出力を指示するビット値を固定で割り当てる請求項４または５に記載の試験装置。
【請求項７】
前記分配部は、前記被試験デバイスの出力端子に対応する信号入出力部に対しては、前記入出力指定ビットとして信号入力を指示するビット値を固定で割り当てる請求項４から６のいずれか１項に記載の試験装置。
【請求項８】
前記複数の信号入出力部のそれぞれは、前記共通パターンモードにおいて、前記個別パターンモードと比較してより多くの前記入出力指定ビットおよび前記レベル指定ビットの組を受け取り、受け取った前記入出力指定ビットおよび前記レベル指定ビットの組のそれぞれに応じて信号を変化させる請求項４から７のいずれか１項に記載の試験装置。
【請求項９】
被試験デバイスを試験する試験方法であって、
前記被試験デバイスの複数の端子に対するパターンデータを記憶するパターン記憶段階と、
前記複数の端子のそれぞれに対して前記パターンデータ中の異なるビットを割り当てるか、前記複数の端子のうち２以上の端子に対して共通して前記パターンデータ中の同じビットを割り当てるかを切り替える分配段階と、
前記分配段階により割り当てられた前記パターンデータに基づき前記被試験デバイスの対応する端子との間で信号を入力または出力する信号入出力段階と、
を備える試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試験装置および試験方法に関する。
【背景技術】
【０００２】
従来、メモリ等のデバイスは、クロック信号の立ち上がりエッジと立ち下がりエッジの両方に同期してデータを出力して、同期するクロックの周波数を上げることなくデータ転送速度を向上させたＤＤＲ（Double Data Rate）方式を用いるものがあり、半導体試験装置は、このようなデバイスを試験する場合があった（例えば、特許文献１参照）。
特許文献１  特開２０００−１１６９２
【発明の概要】
【発明が解決しようとする課題】
【０００３】
このような半導体試験装置は、例えば、被試験デバイスに出力するデータがハイ（１）であるのかロー（０）であるのか、また、被試験デバイスの応答信号がハイ（Ｈ）であるのかロー（Ｌ）であるのか等を、パターンデータで表現する。しかしながら、半導体試験装置は、クロック信号の１サイクルに２つのエッジがあるＤＤＲ方式のデバイスを試験する場合、パターンデータで表現すべき状態数が増加するため、パターンデータのビット数を増加させなければならなかった。
【課題を解決するための手段】
【０００４】
上記課題を解決するために、本発明の第１の態様においては、被試験デバイスを試験する試験装置であって、被試験デバイスの複数の端子に対するパターンデータを記憶するパターン記憶部と、複数の端子のそれぞれに対してパターンデータ中の異なるビットを割り当てるか、複数の端子のうち２以上の端子に対して共通してパターンデータ中の同じビットを割り当てるかを切り替える分配部と、複数の端子に対応して設けられ、それぞれが分配部により割り当てられたパターンデータに基づき被試験デバイスの対応する端子との間で信号を入力または出力する複数の信号入出力部と、を備える試験装置を提供する。
【０００５】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【０００６】
【図１】本実施形態に係る試験装置１００の構成例を被試験デバイス１０と共に示す。
【図２】本実施形態に係るパターン発生部１２０、分配部１３０および入出力グループ部１４０の構成例を示す。
【図３】本実施形態に係る試験装置１００の動作フローを示す。
【図４】本実施形態に係る試験装置１００の個別パターンモードにおいて、被試験デバイス１０に送信する信号波形の一例を示す。
【図５】本実施形態に係る試験装置１００の個別パターンモードにおいて、被試験デバイス１０から受信する信号波形の一例を示す。
【図６】本実施形態に係る試験装置１００の個別パターンモードにおけるパターンデータとニーモニックの対応例を示す。
【図７】本実施形態に係る試験装置１００の個別パターンモードにおいて、被試験デバイス１０の４つの端子へ送信する３ビットのパターンデータの構成例を示す。
【図８】本実施形態に係る試験装置１００の共通パターンモードにおいて、被試験デバイス１０に送信する信号波形の一例を示す。
【図９】本実施形態に係る試験装置１００の共通パターンモードにおいて、被試験デバイス１０から受信する信号波形の一例を示す。
【図１０】本実施形態に係る試験装置１００の共通パターンモードにおいて、被試験デバイス１０の４つの端子へ送信する６ビットのパターンデータの構成例を示す。
【図１１】本実施形態に係る試験装置１００の共通パターンモードにおいて、図１０のパターンデータの構成方法で得られるパターンデータとニーモニックの対応例を示す。
【図１２】本実施形態に係る試験装置１００の共通パターンモードにおいて、被試験デバイス１０の３つの端子へ送信する６ビットのパターンデータの構成例を示す。
【図１３】本実施形態に係る試験装置１００の共通パターンモードにおいて、図１２のパターンデータの構成方法で得られるパターンデータとニーモニックの対応例を示す。
【図１４】本実施形態に係る試験装置１００の共通パターンモードにおいて、被試験デバイス１０の２つの端子へ送信する６ビットのパターンデータの構成例を示す。
【図１５】本実施形態に係る試験装置１００の共通パターンモードにおいて、図１４のパターンデータの構成方法で得られるパターンデータとニーモニックの対応例を示す。
【発明を実施するための形態】
【０００７】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【０００８】
図１は、本実施形態に係る試験装置１００の構成例を被試験デバイス１０と共に示す。試験装置１００は、アナログ回路、デジタル回路、メモリ、およびシステム・オン・チップ（ＳＯＣ）等の被試験デバイス１０を試験する。試験装置１００は、被試験デバイス１０を試験するための試験パターンに基づく試験信号を被試験デバイス１０に入力して、試験信号に応じて被試験デバイス１０が出力する出力信号に基づいて被試験デバイス１０の良否を判定する。
【０００９】
試験装置１００は、試験サイクルの１サイクルに１つ以下の立ち上がりまたは立ち下がりのエッジを含むパターンデータを処理する個別パターンモードと、試験サイクルの１サイクルに立ち上がりまたは立ち下がりのエッジを最大で２つ含むパターンデータを処理する共通パターンモードとを切り替えて、パターンデータのビット数を変えずに被試験デバイス１０を試験する。ここで試験サイクルは、被試験デバイスに供給すべきクロック信号等に合わせて設定された基準周期をいう。例えば、試験装置１００は、ＤＤＲ方式の被試験デバイスを試験する場合、被試験デバイスのクロック信号の周期と試験サイクルを略同一に合わせてよい。
【００１０】
また、例えば、データ入力端子とデータ出力端子を分離して、それぞれをＤＤＲ方式で動作させつつ、読み出しと書き込みを同時に行うＱＤＲ（Quad Data Rate）方式の被試験デバイスを試験する場合、試験装置１００は、被試験デバイスのクロック信号の１周期と２つの試験サイクルとを略同一に合わせてよい。また、試験装置１００は、データ信号列にクロック信号が重畳されたクロックエンベデッド方式の被試験デバイスを試験する場合は、被試験デバイスと送受信するデータパケットと、複数の試験サイクルとを略同一に合わせてもよい。試験装置１００は、パターン記憶部１１０と、パターン発生部１２０と、分配部１３０と、入出力グループ部１４０とを備える。
【００１１】
パターン記憶部１１０は、被試験デバイス１０の複数の端子に対するパターンデータを記憶する。パターン記憶部１１０は、被試験デバイス１０を試験する試験プログラムに応じたパターンデータを記憶する。パターン記憶部１１０は、被試験デバイス１０の複数の端子にそれぞれ送信する試験パターンと、試験パターンに基づく試験信号を被試験デバイス１０に入力して、試験信号に応じて被試験デバイス１０が出力する出力信号の期待値パターンとをパターンデータとして記憶してよい。パターン記憶部１１０は、パターンデータを予め定められたビット数の単位で記憶してよい。
【００１２】
パターン発生部１２０は、パターン記憶部１１０に記憶されたパターンデータを読み出して、パターンデータを発生させる。パターン発生部１２０は、被試験デバイス１０の複数の端子に対応する複数のパターンデータをそれぞれ発生させ、分配部１３０にそれぞれ送信してよい。図中のパターン発生部１２０は、被試験デバイス１０の１２の端子に対応する１２のパターンデータを発生させ、被試験デバイス１０の１２の端子に対応する２つの分配部１３０にそれぞれ送信する例を示す。
【００１３】
分配部１３０は、被試験デバイス１０の複数の端子のそれぞれに対してパターンデータ中の異なるビットを割り当てるか、複数の端子のうち２以上の端子に対して共通してパターンデータ中の同じビットを割り当てるかを切り替える。分配部１３０は、パターン発生部１２０から受信した被試験デバイス１０の複数の端子に対応する複数のパターンデータをそれぞれ受信して、パターンデータを処理するモードに応じてパターンデータの割り当てを切り替えてよい。分配部１３０は、試験装置１００に複数備わってよく、被試験デバイス１０の複数の端子に接続された入出力グループ部１４０に、被試験デバイス１０の端子毎に割り当てを切り替えたパターンデータをそれぞれ送信する。
【００１４】
例えば、図中の１つの分配部１３０は、被試験デバイス１０の４つの端子にそれぞれ接続された２つの入出力グループ部１４０に、パターン発生部から受信した８のパターンデータを、モードに応じて割り当てを切り替えてそれぞれ送信する例を示す。また、図中の他方の分配部１３０は、被試験デバイス１０の４つの端子に接続された１つの入出力グループ部１４０に、パターン発生部から受信した４のパターンデータをモードに応じて割り当てを切り替えて送信する例を示す。
【００１５】
入出力グループ部１４０は、受信したパターンデータに基づく試験信号を被試験デバイス１０に入力して、試験信号に応じて被試験デバイス１０が出力する出力信号を受信する。入出力グループ部１４０は、受信した被試験デバイス１０の出力信号と、パターンデータに基づく期待値とを比較して被試験デバイス１０の良否を判定してよい。
【００１６】
図２は、本実施形態に係るパターン発生部１２０、分配部１３０および入出力グループ部１４０の構成例を示す。パターン発生部１２０は、複数のパターン信号源２１０を有する。パターン発生部１２０は、信号を送受信すべき被試験デバイス１０の複数の端子の数と同数のパターン発生部１２０を有してよい。例えば、試験装置１００が被試験デバイス１０のｎ個の端子に試験信号を送信して、同じｎ個の端子から試験信号に応じた出力信号を受信する場合、ｎ個のパターン信号源２１０は、被試験デバイス１０のｎ個の端子にそれぞれ対応するパターンデータをそれぞれ分配部１３０に出力する。
【００１７】
分配部１３０は、選択部２２０を有する。選択部２２０は、被試験デバイス１０の複数の端子に対応するパターンデータを複数のパターン信号源２１０から受け取り、被試験デバイス１０の複数の端子に対応する入出力グループ部１４０にパターンデータを送信する。ここで選択部２２０は、送信するパターンデータのビット単位のデータ構造を、処理するモードに応じて切り替えて送信する。
【００１８】
図中の選択部２２０は、被試験デバイス１０の４つの端子に対応するパターンデータを、被試験デバイス１０の４つの端子に接続された入出力グループ部１４０にそれぞれ送信する例を示す。また、選択部２２０は、固定のビットデータを更に受信して、パターンデータおよび固定データを選択して入出力グループ部１４０にパターンデータとして送信してもよい。
【００１９】
入出力グループ部１４０は、接続される被試験デバイス１０の複数の端子の数と同数の信号入出力部２３０を有する。入出力グループ部１４０は、同一グループの複数の信号入出力部２３０を有してよい。信号入出力部２３０は、被試験デバイス１０の１つの端子に接続され、接続した端子に対応するパターンデータを受信するように選択部２２０の１つの出力端子に接続される。図中の入出力グループ部１４０は、信号入出力部２３０を４つ有し、被試験デバイス１０の４つの端子にそれぞれ接続され、かつ、選択部２２０の４つの端子にそれぞれ接続されて対応するパターンデータをそれぞれ受信する例を示す。入出力グループ部１４０は、試験装置１００に複数備わってよい。
【００２０】
信号入出力部２３０は、複数の被試験デバイス１０の複数の端子に対応して設けられ、それぞれが分配部１３０により割り当てられたパターンデータに基づき被試験デバイス１０の対応する端子との間で信号を入力または出力する。信号入出力部２３０は、受信したパターンデータから、接続された端子に送信すべき試験パターンを判別して、試験パターンに基づく試験信号を接続された端子に送信する。
【００２１】
また、信号入出力部２３０は、受信したパターンデータから、接続された端子より受信すべき期待値を判別して、接続された端子から受信する出力信号の論理値と比較する。これによって、信号入出力部２３０は、受信したパターンデータに基づき、被試験デバイス１０の１つの端子に試験信号を送信するか、同一の端子から出力される応答信号を受信するかを切り替えることができる。
【００２２】
ここで、信号入出力部２３０は、予め定められた期間、受信したパターンデータに試験パターンは含まれるが期待値が含まれない場合、その期間は試験信号を出力する出力源として機能する。また、信号入出力部２３０は、予め定められた期間、受信したパターンデータに試験パターンが含まれずに期待値が含まれる場合、その期間は端子の出力信号を受信して期待値と比較する比較器として機能する。
【００２３】
これによって、信号入出力部２３０は、例えば、被試験デバイス１０の１つの端子に試験信号を送信して、試験信号に応じて他の端子から出力される応答信号を、他の信号入出力部２３０が受信することができる。信号入出力部２３０は、波形記憶部２４０と、タイミング発生部２５０と、ドライバ部２６０と、アナログ比較部２７０とを含む。
【００２４】
波形記憶部２４０は、選択部２２０から受信したパターンデータを記憶する。タイミング発生部２５０は、波形記憶部２４０に記憶されたパターンデータを読み出して、パターンデータのビット情報からパターンデータに含まれる情報が試験パターンであるか、期待値であるのかを判別する。タイミング発生部２５０は、パターンデータが試験パターンの情報を含む場合、予め定められたタイミングで試験パターンをドライバ部２６０に送信する。ここで、タイミング発生部２５０は、個別パターンモードまたは共通パターンモードに応じたタイミングで、試験パターンをドライバ部２６０に送信してよい。
【００２５】
また、タイミング発生部２５０は、パターンデータが期待値の情報を含む場合、予め定められたタイミングで端子から出力される出力信号を受信すべくアナログ比較部２７０にタイミング信号を送信する。ここで、タイミング発生部２５０は、個別パターンモードまたは共通パターンモードに応じたタイミングで、アナログ比較部２７０にタイミング信号を送信してよい。このように、タイミング発生部２５０は、パターンデータに応じて試験パターンを送信するか、端子からの出力信号を受信するかを判別して信号入出力部２３０の機能を切り替える。
【００２６】
ドライバ部２６０は、タイミング発生部２５０から受信した試験パターンに応じた試験信号を接続された被試験デバイス１０の端子に出力する。例えば、ドライバ部２６０は、試験パターンのビット値がハイ（１）またはロー（０）の場合に、予め定められたそれぞれの論理値に対応する電圧レベルを出力する。
【００２７】
アナログ比較部２７０は、タイミング発生部２５０から受信したタイミング信号に応じて、被試験デバイス１０の端子から出力される出力信号を受信する。アナログ比較部２７０は、受信した信号レベルを、予め定められた電圧レベルと比較して、受信信号を論理値に変換してよい。例えば、アナログ比較部２７０は、受信信号とハイ（Ｈ）およびロー（Ｌ）に対応する予め定められた２つの電圧レベルとを比較して、受信信号をハイ（Ｈ）、ロー（Ｌ）、または不定値（Ｘ）等の論理値に変換する。アナログ比較部２７０は、変換した論理値を論理比較部２８０に送信する。
【００２８】
論理比較部２８０は、波形記憶部２４０に記憶されたパターンデータを読み出して、パターンデータのビット情報に期待値が含まれている場合に、当該期待値とアナログ比較部２７０から受信する論理値とを比較する。論理比較部２８０は、比較結果に応じて、被試験デバイス１０の良否を判定する。論理比較部２８０は、比較結果を試験装置１００内の記憶装置に記憶してよく、また、試験装置１００に備わる表示装置に表示させてもよい。
【００２９】
図３は、本実施形態に係る試験装置１００の動作フローを示す。試験装置１００は、実行する試験の試験プログラムに応じて、パターンデータをパターン記憶部１１０に記憶する。パターン発生部１２０は、パターン記憶部１１０に記憶されたパターンデータを読み出して分配部１３０に送信する（Ｓ３００）。分配部１３０は、被試験デバイス１０を共通パターンモードで試験するか否かに応じて、パターンデータの分配方法を切り替える（Ｓ３１０）。ここで分配部１３０は、試験プログラムに予め定められた試験モードによって共通パターンモードで試験するか否かを判断してよく、これに代えて、試験装置１００の作業者から指示された試験モードによっていずれかを判断してよい。
【００３０】
分配部１３０は、個別パターンモードで試験をする場合、パターンデータを個別パターンモードに応じて分配すべく、複数の端子のそれぞれに対してパターンデータ中の異なるビットを割り当てる（Ｓ３２０）。例えば、分配部１３０は、被試験デバイス１０の４つの端子に接続された入出力グループ部１４０に対して、１つの端子当たり３ビットのパターンデータを送信する場合、パターン発生部１２０内の４つのパターン信号源２１０からそれぞれ３ビットのパターンデータを受信して、そのまま４つの端子に対応する入出力グループ部１４０内の４つの信号入出力部２３０にそれぞれパターンデータを送信する。
【００３１】
信号入出力部２３０は、受信したパターンデータに応じて、試験信号を接続された端子に送信するか、または試験信号に応じた被試験デバイス１０の出力信号を受信してパターンデータに基づく期待値と比較する（Ｓ３３０）。試験装置１００は、以上のステップＳ３００からステップＳ３３０を繰り返して、個別パターンモードの試験を実行する。一例として、試験装置１００は、最初に被試験デバイス１０の複数の端子にそれぞれ個別パターンモードの試験信号を送信して、次に被試験デバイス１０の複数の端子から出力される個別パターンモードの応答信号を受信して、期待値と比較して被試験デバイス１０の良否を判定する。
【００３２】
分配部１３０は、共通パターンモードで試験をする場合、パターンデータを共通パターンモードに応じて分配すべく、複数の端子のうち２以上の端子に対して共通してパターンデータ中の同じビットを割り当てて、信号入出力部２３０に送信する（Ｓ３４０）。例えば、分配部１３０は、共通パターンモードに応じて、被試験デバイス１０の４つの端子に接続された入出力グループ部１４０に対して、１つの端子当たり６ビットのパターンデータを送信する。ここで分配部１３０は、パターン発生部１２０内の４つのパターン信号源２１０からそれぞれ３ビットのパターンデータを受信して、合計１２ビットのデータから４つの端子に対応する４つの６ビットのパターンデータを形成して入出力グループ部１４０内の信号入出力部２３０にそれぞれ送信する。
【００３３】
信号入出力部２３０は、受信したパターンデータに応じて、試験信号を接続された端子に送信するか、または試験信号に応じた被試験デバイス１０の出力信号を受信してパターンデータに基づく期待値と比較する（Ｓ３５０）。試験装置１００は、以上のステップＳ３００、ステップＳ３４０、およびステップＳ３５０を繰り返して、共通パターンモードの試験を実行する。
【００３４】
例えば、試験装置１００は、最初に被試験デバイス１０の複数の端子にそれぞれ共通パターンモードの試験信号を送信して、次に被試験デバイス１０の複数の端子から出力される共通パターンモードの応答信号を受信して、期待値と比較して被試験デバイス１０の良否を判定する。試験装置１００は、以上の２つの試験モードに応じた試験を、試験終了まで繰り返し実行する（Ｓ３７０）。
【００３５】
図４は、本実施形態に係る試験装置１００の個別パターンモードにおいて、被試験デバイス１０に送信する信号波形の一例を示す。図中の水平方向は時間軸を、垂直方向は信号電圧軸を示す。時間軸は４つに分割され、分割された時間軸のそれぞれの領域はクロックの１サイクルを示す。
【００３６】
個別パターンモードは、試験サイクルの１サイクルに１つ以下の立ち上がりまたは立ち下がりのエッジを含む。例えば、時間Ｔ１１を含むサイクルにおいて、信号波形は、時間Ｔ１１で立ち上がりエッジを含む。また、時間Ｔ１２を含むサイクルにおいて、信号波形は、時間Ｔ１２で立ち下がりエッジを含む。ここで、立ち上がりエッジの論理値を１、立ち下がりエッジの論理値を０、エッジを含まない場合は直前の論理値とすることで、図中の信号波形は「１００１」と表現できる。
【００３７】
ドライバ部２６０は、このような「１００１」と表現された論理値の試験パターンに基づき、図中に示された信号波形を、予め定められたそれぞれの論理値に対応する電圧レベルで形成し、被試験デバイス１０に供給すべきクロック信号と同期した試験信号として被試験デバイス１０に出力する。このように、試験装置１００は、試験信号を形成する場合、立ち上がりエッジと立ち下がりエッジの２つの状態を、対応するハイおよびローの２つの論理値で表現してよい。
【００３８】
図５は、本実施形態に係る試験装置１００の個別パターンモードにおいて、被試験デバイス１０から受信する信号波形の一例を示す。図４と同様に、図中の水平方向は時間軸を、垂直方向は信号電圧軸を示し、分割された時間軸のそれぞれの領域はクロックの１サイクルを示す。
【００３９】
例えば、アナログ比較部２７０は、タイミング発生部２５０が発生する試験サイクルに同期したタイミングＴ２１〜Ｔ２４で被試験デバイス１０の出力信号を受信信号として受信する。アナログ比較部２７０は、論理値ハイ（Ｈ）に対応する予め定められた電圧レベルＶＯＨと受信信号とを比較して、受信信号が電圧レベルＶＯＨよりも大きい場合に論理値ハイ（Ｈ）としてよい。同様に、アナログ比較部２７０は、論理値ロー（Ｌ）に対応する予め定められた電圧レベルＶＯＬと受信信号とを比較して、受信信号が電圧レベルＶＯＬよりも小さい場合に論理値ロー（Ｌ）としてよい。
【００４０】
また、アナログ比較部２７０は、受信信号が電圧レベルＶＯＨよりも小さく、電圧レベルＶＯＬよりも大きい場合、不定値（Ｘ）としてよい。このように、アナログ比較部２７０は、受信信号を、ハイ、ロー、および不定値の３つの論理値で表現してよい。論理比較部２８０は、この３つの論理値と、期待値を比較することで被試験デバイス１０の良否を判断するので、期待値もこのハイ、ロー、および不定値の３つの論理値を含んでよい。
【００４１】
また、試験装置１００は、受信信号が論理値ハイ（Ｈ）または論理値ロー（Ｌ）にはなるが、論理比較部２８０に論理比較させない場合等に対して、ハイ・インピーダンス（Ｚ）の論理値を更にパターンデータとして用いてよい。以上より、試験装置１００は、試験を実行するための状態（ここではニーモニックと呼ぶ）として、試験信号を送信する２つの論理値と、応答信号を受信する４つの論理値を用いるので、例えば、図６のように、３ビットのデータをパターンデータとして６の論理値を表現する。
【００４２】
図６は、本実施形態に係る試験装置１００の個別パターンモードにおけるパターンデータとニーモニックの対応例を示す。ここで、試験装置１００は、３ビットのパターンデータの２番目と３番目のビットデータを被試験デバイス１０の端子に対する信号出力または信号入力を指定する入出力指定ビットとし、１番目のビットデータを信号入力または出力する信号レベルを指定するレベル指定ビットとしてよい。試験装置１００が試験信号のローを出力するニーモニックはパターンデータ「０００」が対応して、ハイを出力するニーモニックには「００１」が対応する。
【００４３】
また、受信信号の期待値をローとするニーモニックは「１００」が対応し、期待値をハイとするニーモニックには「１０１」が対応する。同様に、期待値として不定値およびハイ・インピーダンスもそれぞれ図中の個別の値が対応する。このように、試験装置１００は、複数のニーモニックのそれぞれに個別のパターンデータを対応させるので、パターンデータを受信した信号入出力部２３０は、ニーモニックに対応する機能を実行することができる。
【００４４】
図７は、本実施形態に係る試験装置１００の個別パターンモードにおいて、被試験デバイス１０の４つの端子へ送信する３ビットのパターンデータの構成例を示す。分配部１３０は、個別パターンモードにおいて、被試験デバイス１０の複数の端子のそれぞれに対してパターンデータ中の異なるビットを割り当てる。図中は、分配部１３０がパターンデータ４００を被試験デバイス１０の４つの端子にパターンデータを割り当てる例を示す。
【００４５】
分配部１３０は、個別パターンモードにおいて、各信号入出力部２３０に対してパターンデータ中の互いに異なるビットを入出力指定ビットおよびレベル指定ビットとして割り当てる。パターンデータ４００は、例えば、４つの端子に対応するそれぞれ３ビットのパターンデータを含むので、Ｄ１からＤ１２の合計１２ビットのデータを含む。分配部１３０は、パターンデータ４００の１２ビットのデータから、４つの端子にそれぞれ異なるビットデータを割り当てる。
【００４６】
一例として、端子１にはＤ１〜Ｄ３、端子２にはＤ４〜Ｄ６、端子３にはＤ７〜Ｄ９、端子４にはＤ１０〜Ｄ１２と、それぞれ３ビットのパターンデータを割り当て、端子１〜端子４にそれぞれ接続された複数の信号入出力部２３０に割り当てたパターンデータをそれぞれ送信する。ここで、分配部１３０は、図６に示された、１番目のビットデータをレベル指定ビット、２番目と３番目のビットデータを入出力指定ビットとしたパターンデータを送信する。
【００４７】
同一グループに属する２以上の信号入出力部２３０は、個別パターンモードにおいて、パターンデータ中の異なるビットに応じた入出力指定ビットに基づいて、信号出力または信号入力を個別に切り替える。即ち、端子１〜端子４のグループに属する４つの信号入出力部２３０のそれぞれは、受信した３ビットのパターンデータで表現されたニーモニックをそれぞれ実行する。ここで分配部１３０は、１２ビットのデータから４つの３ビットのデータに分配するので、４つのパターンデータはそれぞれ試験プログラムに応じて自由に設定することができる。
【００４８】
図８は、本実施形態に係る試験装置１００の共通パターンモードにおいて、被試験デバイス１０に送信する信号波形の一例を示す。図４と同様に、図中の水平方向は時間軸を、垂直方向は信号電圧軸を示し、分割された時間軸のそれぞれの領域はクロックの１サイクルを示す。
【００４９】
共通パターンモードは、試験サイクルの１サイクルに立ち上がりまたは立ち下がりのエッジを最大で２つ含む。例えば、時間Ｔ１５を含むサイクルにおいて、信号波形は、時間Ｔ１５で立ち上がりエッジと、時間Ｔ１６で立ち下がりエッジとを含む。したがって、図中の信号波形は、１サイクルで「１１」、「００」、「１０」、および「０１」の４つの状態を表現する。
【００５０】
図９は、本実施形態に係る試験装置１００の共通パターンモードにおいて、被試験デバイス１０から受信する信号波形の一例を示す。図８と同様に、図中の水平方向は時間軸を、垂直方向は信号電圧軸を示し、分割された時間軸のそれぞれの領域はクロックの１サイクルを示す。
【００５１】
被試験デバイス１０は、一例として、図８のような試験信号に対応して、クロック信号の１サイクルに立ち上がりまたは立ち下がりのエッジを最大で１つずつ含む応答信号を発生させる。このように、同期するクロックの周波数を上げることなく、データ転送速度を向上させたＤＤＲ方式を用いた被試験デバイス１０は、ＤＤＲ−ＳＤＲＡＭ、Ｒｕｍｂｕｓ  ＤＲＡＭ、ＳＬＤＲＡＭ等がある。
【００５２】
アナログ比較部２７０は、タイミング発生部２５０が発生する試験サイクルに同期したタイミングＴ２１〜Ｔ２８で被試験デバイス１０の出力信号を受信信号として受信してよい。アナログ比較部２７０は、個別パターンモードと同様に、予め定められた電圧レベルと受信信号とを比較して、受信信号を論理値ハイ（Ｈ）、ロー（Ｌ）、および不定値（Ｘ）としてよい。ここで、アナログ比較部２７０は、１サイクルにエッジの数が最大で２つあるので、１サイクルの論理値として、ＬＬ、ＬＨ、ＨＬ、ＨＨ、ＬＸ、ＸＬ、ＨＸ、ＸＨ、およびＸＸの９通りで表現してよい。
【００５３】
試験装置１００は、上記の９つの論理値に加えて、ハイ・インピーダンス（Ｚ）の論理値（ＬＺ、ＺＬ、ＨＺ、ＺＨ、ＸＺ、ＺＸ、ＺＺ）をさらに用いてよく、合計１６の論理値を期待値に含めてよい。したがって、試験装置１００は、ニーモニックとして合計２０の論理値をパターンデータとして用いてよいが、この場合、３ビットのデータに１対１で対応させることはできない。
【００５４】
図１０は、本実施形態に係る試験装置１００の共通パターンモードにおいて、被試験デバイス１０の４つの端子へ送信する６ビットのパターンデータの構成例を示す。分配部１３０は、被試験デバイス１０の複数の端子のうち２以上の端子に対して共通してパターンデータ中の同じビットを割り当てる共通パターンモードにおいて、複数の端子を２以上の端子ずつに分割した各グループの端子に対して、パターンデータ中の同じビットを割り当てる。図中は、分配部１３０がパターンデータ４００を被試験デバイス１０の４つの端子にパターンデータを割り当てる例を示す。
【００５５】
パターンデータ４００は、例えば、４つの端子に対応するそれぞれ３ビットのパターンデータを含むように、Ｄ１からＤ１２の合計１２ビットのデータを含む。分配部１３０は、パターンデータ４００の１２ビットのデータから、４つの端子に共通してパターンデータ４００中の同じビットデータを割り当てる。
【００５６】
一例として、分配部１３０は、端子１の１番目のエッジのパターンデータとして、Ｄ１、Ｄ９、およびＤ１０を、端子２にはＤ３、Ｄ９、およびＤ１０を、端子３にはＤ５、Ｄ９、およびＤ１０を、端子４にはＤ７、Ｄ９、およびＤ１０を割り当てる。分配部１３０は、いずれの端子のパターンデータも、２番目と３番目のビットデータはＤ９、Ｄ１０と、共通してパターンデータ４００中の同じビットデータを割り当てる。また、分配部１３０は、いずれの端子のパターンデータも、１番目のデータは個別のビットデータを割り当てる。
【００５７】
分配部１３０は、共通パターンモードにおいて、同一グループ内の各信号入出力部２３０に対して共通して、パターンデータ中の同じビットを入出力指定ビットとして割り当て、パターンデータ中の互いに異なるビットをレベル指定ビットとして割り当てる。例えば、試験装置１００は、パターンデータの２番目と３番目のデータから、被試験デバイス１０に試験信号を送信するニーモニックであるか否かを判別するようにパターンデータを対応させる。この場合、試験装置１００は、１番目の値を、試験信号として送信するエッジのハイ（１）またはロー（０）を記述するデータとしてよい。
【００５８】
また、試験装置１００は、パターンデータの２番目と３番目のデータから、被試験デバイス１０に応答信号を受信するニーモニックであるか否かを判別するようにパターンデータを対応させてよい。この場合、試験装置１００は、１番目の値を、応答信号として受信する期待値のハイ（Ｈ）またはロー（Ｌ）を記述するデータとしてよい。これによって試験装置１００は、例えば、図１１のように、３ビットのデータをパターンデータとして８のニーモニックを対応させる。
【００５９】
図１１は、本実施形態に係る試験装置１００の共通パターンモードにおいて、図１０のパターンデータの構成方法で得られるパターンデータとニーモニックの対応例を示す。試験装置１００は、パターンデータの２番目と３番目のデータが「００」の場合、不定値（Ｘ）のニーモニックを対応させ、１番目のデータは応答信号の論理値を対応させる。したがって、試験装置１００は、パターンデータ４００の９番目と１０番目のデータを共に「０」にすることで、端子１から端子４のニーモニックを共通して不定値（Ｘ）とする。また、試験装置１００は、各端子の応答信号の論理値である１番目のデータを個別に設定する。
【００６０】
試験装置１００は、パターンデータの２番目と３番目のデータが「０１」の場合、応答信号を受信するニーモニックを対応させ、１番目のデータは期待値の論理値を対応させる。したがって、試験装置１００は、パターンデータ４００の９番目のデータを「０」、１０番目のデータを「１」にすることで、端子１から端子４のニーモニックを共通して応答信号の受信（（Ｌ）または（Ｈ））とする。また、試験装置１００は、各端子の応答信号の期待値である１番目のデータを個別に設定する。
【００６１】
試験装置１００は、パターンデータの２番目と３番目のデータが「１０」の場合、試験信号を送信するニーモニックを対応させ、１番目のデータはエッジの論理値を対応させる。したがって、試験装置１００は、パターンデータ４００の９番目のデータを「１」、１０番目のデータを「０」にすることで、端子１から端子４のニーモニックを共通して試験信号の送信（（０）または（１））とする。また、試験装置１００は、各端子の試験信号のエッジの情報である１番目のデータを個別に設定する。
【００６２】
試験装置１００は、パターンデータの２番目と３番目のデータが「１１」の場合、ハイ・インピーダンス（Ｚ）のニーモニックを対応させ、１番目のデータは応答信号の論理値を対応させる。したがって、試験装置１００は、パターンデータ４００の９番目と１０番目のデータを共に「１」にすることで、端子１から端子４のニーモニックを共通してハイ・インピーダンス（Ｚ）とする。また、試験装置１００は、各端子の応答信号の論理値である１番目のデータを個別に設定する。
【００６３】
このように、分配部１３０は、共通パターンモードにおいて、被試験デバイス１０の複数の端子のそれぞれに対してパターンデータ４００中の異なるビットを割り当てる個別パターンモードと比較して、より多くのビットを各端子に割り当てる。即ち、試験装置１００は、複数の端子を、エッジのハイ／ローまたは期待値のＨ／Ｌの情報以外のニーモニックを共通にした２以上の端子ずつに分割して、分割した各グループの端子に対してニーモニックを共通したパターンデータを送信する。
【００６４】
これによって、分配部１３０は、１２ビットのパターンデータ４００のデータのうち６ビットを用いて、４つの端子に対して１番目のエッジまたは期待値に対応する３ビットのパターンデータをそれぞれ送信することができる。分配部１３０は、１２ビットのパターンデータ４００のデータのうちの残りの６ビットを図１０のように分配して、４つの端子に対する２番目のエッジの３ビットのパターンデータをそれぞれ送信する。分配部１３０は、１番目のエッジ同様に、２番目のエッジのパターンデータをエッジのハイ／ローまたは期待値のＨ／Ｌの情報以外のニーモニックを共通にして送信する。
【００６５】
複数の信号入出力部２３０のそれぞれは、端子対応パターンデータとして、被試験デバイス１０の端子に対する信号出力または信号入力を指定する入出力指定ビットと、信号レベルを指定するレベル指定ビットとを受け取る。図１０の例において、信号入出力部２３０は、１番目のビットデータがレベル指定ビット、２番目と３番目のビットデータが入出力指定ビットとして、１番目と２番目のエッジに対応する合計６ビットのパターンデータを受信する。
【００６６】
同一グループに属する２以上の信号入出力部２３０は、共通パターンモードにおいて、パターンデータ中の同じビットに応じた入出力指定ビットに基づいて、信号出力または信号入力を共通して切り替える。即ち、端子１から端子４に属する４つの信号入出力部２３０のそれぞれは、受信した６ビットのパターンデータで表現されたニーモニックをそれぞれ実行する。これによって、信号入出力部２３０は、接続された被試験デバイス１０の端子に対して、共通パターンモードの試験信号の送信、または共通パターンモードの受信信号と期待値との比較を実行することができる。
【００６７】
以上の本実施例の試験装置１００は、被試験デバイス１０の４つの端子を入出力グループ部１４０に接続して、個別パターンモードまたは共通パターンモードに応じてパターンデータを分配することを説明した。これに代えて、試験装置１００は、被試験デバイス１０の３つの端子をグループとして入出力グループ部１４０に接続して、個別パターンモードまたは共通パターンモードに応じてパターンデータを分配してもよい。
【００６８】
図１２は、本実施形態に係る試験装置１００の共通パターンモードにおいて、被試験デバイス１０の３つの端子へ送信する６ビットのパターンデータの構成例を示す。分配部１３０は、個別パターンモードにおいて、パターンデータ中の異なるビットを分配して、３つの端子にそれぞれ３ビットのパターンデータを送信するので、パターンデータ４１０は少なくとも９ビットのパターンデータを含む。例えば、分配部１３０は、個別パターンモードにおいて、端子１にＤ１〜Ｄ３、端子２にＤ４〜Ｄ６、端子３にＤ７〜Ｄ９のビットデータを分配する。
【００６９】
分配部１３０は、パターンデータ４１０の９ビットのデータから、３つの端子に共通してパターンデータ４１０中の同じビットデータを割り当てる。一例として、分配部１３０は、端子１の１番目のエッジのパターンデータとして、Ｄ１、Ｄ７、およびＤ８を、端子２にはＤ３、Ｄ７、およびＤ８を、端子３にはＤ５、Ｄ７、およびＤ８を割り当てる。分配部１３０は、いずれの端子のパターンデータも、２番目と３番目のビットデータはＤ７、Ｄ８と、共通してパターンデータ４１０中の同じビットデータを入出力指定ビットとして割り当てる。
【００７０】
また、分配部１３０は、いずれの端子のパターンデータも、１番目のデータは個別のビットデータをレベル指定ビットとして割り当てる。これによって、分配部１３０は、９ビットのパターンデータ４１０のデータのうち５ビットを用いて、３つの端子に対して１番目のエッジに対応する３ビットのパターンデータをそれぞれ送信することができる。
【００７１】
分配部１３０は、９ビットのパターンデータ４１０のデータのうちの残りの４ビットと、１番目のエッジのパターンデータの分配で用いた１つのビットを共通して用いることで、２番目のエッジのパターンデータを分配する。例えば、分配部１３０は、端子１の１番目のエッジのパターンデータとして、Ｄ２、Ｄ７、およびＤ９を、端子２にはＤ４、Ｄ７、およびＤ９を、端子３にはＤ６、Ｄ７、およびＤ９を割り当てる。分配部１３０は、いずれの端子のパターンデータも、２番目のビットデータはＤ７と、１番目のエッジと共通してパターンデータ４１０中の同じビットデータを入出力指定ビットとして割り当てる。
【００７２】
図１３は、本実施形態に係る試験装置１００の共通パターンモードにおいて、図１２のパターンデータの構成方法で得られるパターンデータとニーモニックの対応例を示す。ここで、パターンデータとニーモニックの対応例は、図１１と同様になるが、分配部１３０は、１番目と２番目のエッジのパターンデータの２番目のビットデータを同じにする。したがって、分配部１３０は、１番目と２番目のエッジのニーモニックをビットデータが「０」の場合は、（Ｘ）、（Ｌ）、（Ｈ）のいずれかに、ビットデータが「１」の場合は（０）、（１）、（Ｚ）のいずれかに共通化させる。
【００７３】
即ち、試験装置１００は、ＤＤＲ方式の被試験デバイス１０を試験する場合に、例えば、１番目のエッジと２番目のエッジを、試験信号の送信、または受信信号と期待値との比較のいずれかのニーモニックに共通して試験することによって、３つの端子に用いるパターンデータのビット数を変えずに、試験モードを切り替えることができる。試験装置１００は、複数の入出力グループ部１４０を備え、各入出力グループ部１４０毎に接続する端子数を変えて、各入出力グループ部１４０に端子数に応じたパターンデータを分配して試験を実行してよい。
【００７４】
以上の本実施形態の試験装置１００によれば、予め設定された個別パターンモードまたは共通パターンモードに応じてパターンデータを分配することで、パターンデータのビット数を変えることなしに、ＤＤＲ方式の被試験デバイス１０の試験を実行することができる。試験装置１００は、複数の被試験デバイス１０に接続して、複数の被試験デバイス１０を試験してよく、この場合、各被試験デバイス１０の試験モードに応じたパターンデータを分配することで、各被試験デバイス１０を異なる試験モードで試験することもできる。
【００７５】
以上の本実施例の分配部１３０は、個別パターンモードまたは共通パターンモードに応じてパターンデータを分配することを説明した。これに代えて、分配部１３０は、被試験デバイス１０の入力端子に対応する信号入出力部２３０に対しては、入出力指定ビットとして信号出力を指示するビット値を固定で割り当ててよい。これに代えて、分配部１３０は、被試験デバイス１０の出力端子に対応する信号入出力部２３０に対しては、信号入出力指定ビットとして信号入力を指示するビット値を固定で割り当ててよい。
【００７６】
分配部１３０内の選択部２２０は、複数のパターン信号源２１０から出力されるパターンデータの他に、「１」、「０」等の固定の論理値を受信して、信号入出力部２３０に信号出力を指示するビット値を固定で割り当てて分配してもよい。これによって、試験装置１００は、被試験デバイス１０の入力端子に対応する信号入出力部２３０を、試験信号を出力する出力源として機能させることができる。また、分配部１３０は、固定値のビットデータを、信号入力を指示するビット値として固定で割り当ててよい。これによって試験装置１００は、被試験デバイス１０の出力端子に対応する信号入出力部２３０を、出力信号を受信して期待値と比較する比較器として機能させることができる。
【００７７】
また、試験装置１００は、このような固定値を用いることで、被試験デバイス１０の２つの端子をグループとして入出力グループ部１４０に接続して、個別パターンモードまたは共通パターンモードに応じてパターンデータを分配することができる。図１４は、本実施形態に係る試験装置１００の共通パターンモードにおいて、被試験デバイス１０の２つの端子へ送信する６ビットのパターンデータの構成例を示す。図１５は、本実施形態に係る試験装置１００の共通パターンモードにおいて、図１４のパターンデータの構成方法で得られるパターンデータとニーモニックの対応例を示す。
【００７８】
分配部１３０は、個別パターンモードにおいて、パターンデータ中の異なるビットを分配して、２つの端子にそれぞれ２ビットのパターンデータを送信するので、パターンデータ４２０は少なくとも６ビットのパターンデータを含む。例えば、分配部１３０は、個別パターンモードにおいて、端子１にＤ１〜Ｄ３、端子２にＤ４〜Ｄ６のビットデータを分配する。
【００７９】
分配部１３０は、パターンデータ４２０の６ビットのデータのうち３ビットのデータと、固定値「１」、「０」のビットデータを１番目のエッジのパターンデータとして割り当てる。一例として、分配部１３０は、端子１の１番目のエッジのパターンデータとして、Ｄ１、「１」、および「０」を、端子２にはＤ３、「０」、およびＤ５を割り当てる。また、分配部１３０は、端子１の２番目のエッジのパターンデータとして、Ｄ２、「１」、および「０」を、端子２にはＤ４、「０」、およびＤ６を割り当てる。
【００８０】
これによって、分配部１３０は、端子１のパターンデータの入出力指定ビットを固定値「１０」として、試験信号を出力する出力源として機能させる。この場合、試験装置１００は、出力信号レベルをＤ１およびＤ２で指定する。同様に、分配部１３０は、端子２のパターンデータの２番目のビットデータを固定値「０」として、応答信号を入力するように指示する。この場合、試験装置１００は、Ｄ５およびＤ６のビットデータをそれぞれ「１」にすることで、２つのエッジの受信信号を期待値と比較するように指示できる。分配部１３０は、このようなパターンデータを複数の信号入出力部２３０に送信する。
【００８１】
複数の信号入出力部２３０のそれぞれは、共通パターンモードにおいて、個別パターンモードと比較してより多くの入出力指定ビットおよびレベル指定ビットの組を受け取り、受け取った入出力指定ビットおよびレベル指定ビットの組のそれぞれに応じて信号を変化させてよい。これによって複数の信号入出力部２３０のそれぞれは、パターン信号源２１０および固定値入力を分配させて割り当てられたパターンデータを実行することができる。また、この場合においても、試験装置１００は、パターンデータのビット数を変えずに個別パターンモードおよび共通パターンモードの試験を切り替えて実行することができる。
【００８２】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００８３】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００８４】
１０  被試験デバイス、１００  試験装置、１１０  パターン記憶部、１２０  パターン発生部、１３０  分配部、１４０  入出力グループ部、２１０  パターン信号源、２２０  選択部、２３０  信号入出力部、２４０  波形記憶部、２５０  タイミング発生部、２６０  ドライバ部、２７０  アナログ比較部、２８０  論理比較部、４００  パターンデータ、４１０  パターンデータ、４２０  パターンデータ
【図１】
2012103016.tif 000003
【図２】
2012103016.tif 000004
【図３】
2012103016.tif 000005
【図４】
2012103016.tif 000006
【図５】
2012103016.tif 000007
【図６】
2012103016.tif 000008
【図７】
2012103016.tif 000009
【図８】
2012103016.tif 000010
【図９】
2012103016.tif 000011
【図１０】
2012103016.tif 000012
【図１１】
2012103016.tif 000013
【図１２】
2012103016.tif 000014
【図１３】
2012103016.tif 000015
【図１４】
2012103016.tif 000016
【図１５】
2012103016.tif 000017