(57)【要約】【課題】サーミスタを用いた過熱保護回路を備える放電制御回路において、過放電時に過熱保護回路で用いるコンパレータで電力を消費し過放電がさらに進行するという問題があった。また、通常動作時、サーミスタに流れる消費電流が大きいという課題があった。【解決手段】外部に接続されるサーミスタに流れる電流を制御するスイッチ回路と、そのスイッチ回路を間欠動作するタイミング回路と、サーミスタの出力電圧と定電圧回路の出力電圧を比較するコンパレータを備え、過放電時にスイッチ回路、タイミング回路、及びコンパレータをオフする構成とした。【選択図】図１
2012095438.tif 000002
【特許請求の範囲】
【請求項１】
二次電池の充放電を制御する充放電制御回路であって、
外部に接続されるサーミスタに流れる電流を制御するスイッチ回路と、
前記サーミスタの電圧検出を制御する検出制御回路と、
前記スイッチ回路と前記検出制御回路のオンオフを制御するタイミング回路と、
前記検出制御回路の出力と定電圧回路の出力を比較するコンパレータと、
過放電時に、前記検出制御回路と前記タイミング回路と前記コンパレータをオフさせる論理回路と、を備えたことを特徴とする充放電制御回路。
【請求項２】
前記検出制御回路は、入力端子が前記サーミスタと抵抗の接続点に接続され、出力端子が前記コンパレータの第一入力端子に接続され、
前記タイミング回路は、第一の出力端子が前記スイッチ回路に接続され、第二の出力端子が前記検出制御回路に接続され、
前記コンパレータは、第二入力端子が前記定電圧回路に接続され、出力端子が前記論理回路に接続され、
前記論理回路は、第一の出力端子が前記検出制御回路と、前記コンパレータと、前記タイミング回路と、放電制御スイッチに接続され、第二の出力端子が充電制御スイッチに接続され、たことを特徴とする請求項１に記載の充放電制御回路。
【請求項３】
充放電が可能な二次電池と、
前記二次電池の充放電経路に設けられた充放電制御スイッチと、
前記二次電池の電圧を監視し、前記充放電制御スイッチを開閉することによって前記二次電池の充放電を制御する請求項１または２に記載の充放電制御回路と、
前記二次電池に熱結合したサーミスタと、を備えたバッテリ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、二次電池の電圧や異常を検知し過熱保護機能を有する充放電制御回路及びバッテリ装置に関し、特に低消費電力化を可能とする充放電制御回路及びバッテリ装置に関する。
【背景技術】
【０００２】
図２に、従来の充放電制御回路２２０を備えたバッテリ装置の回路図を示す。従来のバッテリ装置は、二次電池１０１と、抵抗１０２、１０５、２０１と、容量１０３と、充放電制御回路２２０と、ＮＭＯＳＦＥＴ１０６及び１０７と、サーミスタ１０４と、を備えている。充放電制御回路２２０は、過充電検出回路２１２と、過放電検出回路２１３と、過電流検出回路２１４と、定電圧回路２１５と、コンパレータ２１６と、不感能時間設定回路２１７と、論理回路２１８と、ＮＭＯＳトランジスタ２１１と、を備えている。
【０００３】
二次電池１０１は、正極が抵抗１０２及び外部端子１６１に接続され、負極が容量１０３及び端子１５４及びＮＭＯＳＦＥＴ１０６のソースに接続される。抵抗１０２のもう一方の接続は、容量１０３及びサーミスタ１０４及び端子１５１を介して過充電検出回路２１２及び過放電検出回路２１３に接続される。サーミスタ１０４のもう一方の接続は抵抗１０５及び端子１５２を介してコンパレータ２１６の非反転端子に接続される。抵抗１０５のもう一方の接続は端子１５３を介してＮＭＯＳトランジスタ２１１のドレインに接続される。端子１５４は、ＮＭＯＳトランジスタ２１１のソース及び過充電検出回路２１２及び過放電検出回路２１３及び過電流検出回路２１４及び定電圧回路２１５の負極に接続される。コンパレータ２１６は、反転端子は定電圧回路２１５の正極に接続され、出力端子は不感能時間設定回路２１７に接続される。論理回路２１８は、不感能時間設定回路２１７の出力端子、過充電検出回路２１２の出力端子、過放電検出回路２１３の出力端子、及び、過電流検出回路２１４の出力端子が接続される。論理回路２１８の１番目の出力端子は、ＮＭＯＳトランジスタ２１１のゲート及び端子１５５を介してＮＭＯＳＦＥＴ１０６のゲートに接続され、２番目の出力端子は端子１５６を介してＮＭＯＳＦＥＴ１０７のゲートに接続される。ＮＭＯＳＦＥＴ１０７はドレインがＮＭＯＳＦＥＴ１０６のドレインに接続され、ソースが外部端子１６２及び抵抗２０１に接続される。抵抗２０１のもう一方の接続は端子２５６を介して過電流検出回路２１４に接続される。
【０００４】
次に、従来の充放電制御回路２２０の動作について説明する。過放電検出回路２１３は、二次電池１０１の過放電を検出すると、過放電検出信号を論理回路２１８に出力する。論理回路２１８は、端子１５５を介してＬｏの信号をＮＭＯＳＦＥＴ１０６のゲートに出力して、ＮＭＯＳＦＥＴ１０６をオフさせる。そして、二次電池１０１の負荷に対する放電を停止する。また、論理回路２１８は、Ｌｏの信号をＮＭＯＳトランジスタ２１１のゲートに出力して、ＮＭＯＳトランジスタ２１１も同時にオフさせる。こうして、充放電制御回路２２０は、二次電池１０１の過放電を検出すると、過放電検出後サーミスタ１０４に流れる電流を遮断し、二次電池１０１からの放電を停止させることができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−４４８２４号公報（図３）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら従来の技術では、過放電時にコンパレータで電力を消費し過放電がさらに進行するという問題があった。また、通常動作時、サーミスタに流れる消費電流が大きいという課題があった。
【０００７】
本発明は、以上のような課題を解決するために考案されたものであり、過放電時の消費電力を低減することでさらに過放電が進行することを防止することができ、通常時もサーミスタに流れる消費電流を低減することができる充放電制御回路路及びバッテリ装置を提供するものである。
【課題を解決するための手段】
【０００８】
従来の課題を解決するために、本発明の充放電制御回路を備えたバッテリ装置は以下のような構成とした。
【０００９】
二次電池の充放電を制御する充放電制御回路であって、外部に接続されるサーミスタに流れる電流を制御するスイッチ回路と、前記サーミスタの電圧検出を制御する検出制御回路と、前記スイッチ回路と前記検出制御回路のオンオフを制御するタイミング回路と、前記検出制御回路の出力と定電圧回路の出力を比較するコンパレータと、過放電時に、前記検出制御回路と前記タイミング回路と前記コンパレータをオフさせる論理回路と、を備えたことを特徴とする充放電制御回路。
【発明の効果】
【００１０】
本発明の充放電制御回路を備えたバッテリ装置によれば、過放電時にコンパレータ、タイミング回路などの動作を停止し、サーミスタに流れる電流を遮断することで過放電検出後の消費電力を低減することができる。また、通常時はサーミスタに流れる電流を間欠動作することで通常時に流れる電流も低減させる事ができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態の充放電制御回路を備えたバッテリ装置の回路図である。
【図２】従来の充放電制御回路を備えたバッテリ装置の回路図である。
【発明を実施するための形態】
【００１２】
本発明を実施するための形態について、図面を参照して説明する。
【実施例１】
【００１３】
図１は、本実施形態の充放電制御回路１２０を備えたバッテリ装置の回路図である。
本実施形態のバッテリ装置は、二次電池１０１と、充放電制御回路１２０と、サーミスタ１０４と、抵抗１０２、１０５と、容量１０３と、ＮＭＯＳＦＥＴ１０６及び１０７と、外部端子１６１及び１６２で構成されている。充放電制御回路１２０は、検出制御回路１１２と、タイミング回路１１７と、定電圧回路１１８と、コンパレータ１１５と、過充電検出回路１１３と、過放電検出回路１１４と、論理回路１１６と、端子１５１、１５２、１５３、１５４、１５５、１５６で構成されている。
【００１４】
二次電池１０１は、正極が抵抗１０２及び外部端子１６１に接続され、負極がＮＭＯＳＦＥＴ１０６のソース及び充放電制御回路１２０の端子１５４に接続される。抵抗１０２のもう一方は充放電制御回路１２０の端子１５１に接続される。容量１０３は、一方は充放電制御回路１２０の端子１５１に接続され、もう一方は充放電制御回路１２０の端子１５４に接続される。サーミスタ１０４は、一方は充放電制御回路１２０の端子１５１に接続され、もう一方は充放電制御回路１２０の端子１５２に接続される。抵抗１０５は、一方は充放電制御回路１２０の端子１５２に接続され、もう一方は充放電制御回路１２０の端子１５３に接続される。ＮＭＯＳＦＥＴ１０６は、ゲートは充放電制御回路１２０の端子１５５に接続され、ドレインはＮＭＯＳＦＥＴ１０７のドレインに接続される。ＮＭＯＳＦＥＴ１０７は、ゲートは充放電制御回路１２０の端子１５６に接続され、ソースは外部端子１６２に接続される。
【００１５】
次に、充放電制御回路１２０の接続に関して説明する。端子１５１は過充電検出回路１１３及び過放電検出回路１１４に接続される。端子１５４は、過充電検出回路１１３及び過放電検出回路１１４及びＮＭＯＳトランジスタ１１１のソース及び定電圧回路１１８の負極に接続される。ＮＭＯＳトランジスタ１１１は、ゲートがタイミング回路１１７の第一の出力端子に接続され、ドレインが端子１５３に接続される。検出制御回路１１２は、第一の入力端子が端子１５２に接続され、第２の入力端子がタイミング回路１１７の第２の出力端子に接続され、出力端子がコンパレータ１１５の非反転入力端子に接続される。コンパレータ１１５は、反転入力端子が定電圧回路１１８の正極に接続され、出力端子が論理回路１１６に接続される。論理回路１１６は、過充電検出回路１１３の出力端子及び、過放電検出回路１１４の出力端子に接続され、第一の出力端子が端子１５５とコンパレータ１１５と検出制御回路１１２とタイミング回路１１７に接続され、第２の出力端子が端子１５６に接続される。
【００１６】
次に、充放電制御回路１２０を備えたバッテリ装置の動作について説明する。
ここで、サーミスタ１０４は、温度が高くなると電気抵抗が小さくなるＮＴＣサーミスタである。そして、サーミスタ１０４は、二次電池１０１に熱結合することで、二次電池１０１の温度を検出する。タイミング回路１１７は、クロック信号を出力し、ＮＭＯＳトランジスタ１１１と電圧制御回路１１２のオンオフ動作を制御している。
【００１７】
通常動作時において、タイミング回路１１７からクロック信号が出力される。クロック信号によって、ＮＭＯＳトランジスタ１１１と検出制御回路１１２がオンの時は、検出制御回路１１２は端子１５２の電圧を検出してコンパレータ１１５の非反転入力端子に端子１５２の電圧を出力する。端子１５２の電圧は、二次電池１０１の温度が上がると電圧が高くなり、二次電池１０１の温度が下がると電圧が低くなる。端子１５２の電圧が定電圧回路１１８の電圧より高くなると、コンパレータ１１５は論理回路１１６の第２の出力端子を介してＮＭＯＳＦＥＴ１０７をオフさせる信号を出力する。こうして、二次電池１０１の温度が高くなったときＮＭＯＳＦＥＴ１０７をオフさせて過熱保護をかけることができる。端子１５２の電圧が定電圧回路１１８の電圧より低いと、コンパレータ１１５は論理回路１１６の第２の出力端子を介してＮＭＯＳＦＥＴ１０７をオンさせる信号を出力する。このとき過熱保護はかからず通常動作を続ける。
【００１８】
また、タイミング回路１１７からのクロック信号によって、ＮＭＯＳトランジスタ１１１と検出制御回路１１２がオフの時は、サーミスタ１０４に流れる電流が遮断され低消費電力化が行われる。この時、電池電圧１０１の温度、即ち端子１５２の電圧検出は行われず、検出制御回路１１２はオンしていたときの信号を出力する。
【００１９】
上述のように充放電制御回路１２０は、通常動作時において、タイミング回路１１７のクロック信号によりＮＭＯＳトランジスタ１１１と検出制御回路１１２を間欠動作して、低消費電力で動作する。
【００２０】
二次電池１０１の過充電時において、過充電検出回路１１３が二次電池１０１の過充電状態を検出して、論理回路１１６にＮＭＯＳＦＥＴ１０７をオフさせる信号を出力する。論理回路１１６は第二の出力端子から信号を出力しＮＭＯＳＦＥＴ１０７をオフさせ過充電を防止する。
【００２１】
二次電池１０１の過放電時において、過放電検出回路１１４が二次電池１０１の過放電状態を検出して、論理回路１１６にＮＭＯＳＦＥＴ１０６をオフさせる信号を出力する。論理回路１１６は、第一の出力端子から信号を出力し、ＮＭＯＳＦＥＴ１０６をオフさせ過放電を防止する。同時に、第一の出力端子からの信号によって、タイミング回路１１７、検出制御回路１１２、コンパレータ１１５などをオフさせる。タイミング回路１１７は、オフするときにＮＭＯＳトランジスタ１１１と検出制御回路１１２をオフさせる信号を出力し、サーミスタ１０４に流れる電流を遮断する。こうして、過放電検出時にタイミング回路１１７、検出制御回路１１２、コンパレータ１１５の消費電流を削減させ、サーミスタ１０４に流れる電流を遮断し、二次電池１０１の過放電がさらに進行する事を防ぐことができる。
【００２２】
以上に説明したように、本実施形態の充放電制御回路１２０を備えたバッテリ装置によれば、過放電状態を検出した時にサーミスタ１０４に流れる電流を遮断し、タイミング回路１１７、検出制御回路１１２、コンパレータ１１５をオフさせることで低消費電力化を行い、さらに過放電が進行する事を防ぐことができる。
【００２３】
なお、ＮＭＯＳトランジスタ１１１はサーミスタ１０４に流れる電流を遮断する素子として用いているが、他の構成のスイッチ回路を用いて電流を遮断してもよい。
【符号の説明】
【００２４】
１０１  二次電池
１０２  制御回路
１０４  サーミスタ
１０６、１０７  ＮＭＯＳＦＥＴ
１１２  検出制御回路
１１３  過充電検出回路
１１４  過放電検出回路
１１５  コンパレータ
１１６  論理回路
１１７  タイミング回路
１１８  定電圧回路
１２０  充放電制御回路
１６１、１６２  外部端子
【図１】
2012095438.tif 000003
【図２】
2012095438.tif 000004