(57)【要約】【課題】利得の低下を防止して、高利得、高出力、高効率及び広帯域特性を実現することができる分布形増幅器を得ることを目的とする。【解決手段】並列に接続されている複数のトランジスタ１ａ〜１ｊと、複数のトランジスタ１ａ〜１ｊに対して入力側バイアス電圧を供給する電圧源２と、複数のトランジスタ１ａ〜１ｊに対して出力側バイアス電圧を供給する電圧源５，７とを備え、電圧源５，７から複数のトランジスタ１ａ〜１ｊに供給される出力側バイアス電圧のうち、トランジスタ１ａに供給される出力側バイアス電圧が、トランジスタ１ｂ〜１ｊに供給される出力側バイアス電圧と異なるように構成する。【選択図】図１
2012231392.tif 000002
【特許請求の範囲】
【請求項１】
並列に接続されている複数のトランジスタと、上記複数のトランジスタに対して入力側バイアス電圧を供給する入力側バイアス電圧供給手段と、上記複数のトランジスタに対して出力側バイアス電圧を供給する出力側バイアス電圧供給手段とを備えた分布形増幅器において、
上記出力側バイアス電圧供給手段から上記複数のトランジスタに供給される出力側バイアス電圧のうち、或るトランジスタに供給される出力側バイアス電圧が、その他のトランジスタに供給される出力側バイアス電圧と異なっていることを特徴とする分布形増幅器。
【請求項２】
並列に接続されている複数のトランジスタと、上記複数のトランジスタに対して入力側バイアス電圧を供給する入力側バイアス電圧供給手段と、上記複数のトランジスタに対して出力側バイアス電圧を供給する出力側バイアス電圧供給手段とを備えた分布形増幅器において、
上記入力側バイアス電圧供給手段から上記複数のトランジスタに供給される入力側バイアス電圧のうち、或るトランジスタに供給される入力側バイアス電圧が、その他のトランジスタに供給される入力側バイアス電圧と異なっていることを特徴とする分布形増幅器。
【請求項３】
並列に接続されている複数のトランジスタと、上記複数のトランジスタに対して入力側バイアス電圧を供給する入力側バイアス電圧供給手段と、上記複数のトランジスタに対して出力側バイアス電圧を供給する出力側バイアス電圧供給手段とを備えた分布形増幅器において、
上記出力側バイアス電圧供給手段から上記複数のトランジスタに供給される出力側バイアス電圧のうち、或るトランジスタに供給される出力側バイアス電圧が、その他のトランジスタに供給される出力側バイアス電圧と異なっており、
上記入力側バイアス電圧供給手段から上記複数のトランジスタに供給される入力側バイアス電圧のうち、或るトランジスタに供給される入力側バイアス電圧が、その他のトランジスタに供給される入力側バイアス電圧と異なっていることを特徴とする分布形増幅器。
【請求項４】
出力側バイアス電圧供給手段は、その他のトランジスタが２個以上ある場合、２個以上のその他のトランジスタに対して、同一又は異なる出力側バイアス電圧を供給することを特徴とする請求項１または請求項３記載の分布形増幅器。
【請求項５】
入力側バイアス電圧供給手段は、その他のトランジスタが２個以上ある場合、２個以上のその他のトランジスタに対して、同一又は異なる入力側バイアス電圧を供給することを特徴とする請求項２または請求項３記載の分布形増幅器。
【請求項６】
或るトランジスタのゲート幅が、その他のトランジスタのゲート幅と異なっていることを特徴とする請求項１から請求項５のうちのいずれか１項記載の分布形増幅器。
【請求項７】
出力側バイアス電圧供給手段と複数のトランジスタの出力側とが、高周波信号の通過を阻止するＲＦカットを介して接続されており、
或るトランジスタの出力側とその他のトランジスタの出力側とが、直流成分の通過を阻止するＤＣカットを介して接続されている
ことを特徴とする請求項１または請求項３記載の分布形増幅器。
【請求項８】
入力側バイアス電圧供給手段と複数のトランジスタの入力側とが、高周波信号の通過を阻止するＲＦカットを介して接続されており、
或るトランジスタの入力側とその他のトランジスタの入力側とが、直流成分の通過を阻止するＤＣカットを介して接続されている
ことを特徴とする請求項２または請求項３記載の分布形増幅器。
【請求項９】
ＤＣカットがコンデンサ又は結合容量で構成されており、ＲＦカットがインダクタ又は伝送線路で構成されていることを特徴とする請求項７または請求項８記載の分布形増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、高利得、高出力、高効率、広帯域な特性が得られる分布形増幅器に関するものである。
【背景技術】
【０００２】
図１９は以下の非特許文献１に開示されている分布形増幅器を示す構成図である。
図１９の分布形増幅器では、複数個のトランジスタ１０１ａ〜１０１ｊが並列に接続されている。
電圧源１０２は、トランジスタ１０１ａ〜１０１ｊに対して入力側バイアス電圧を供給する入力側バイアス電圧供給手段であり、高周波信号の通過を阻止するＲＦカット１０３を介して、トランジスタ１０１ａ〜１０１ｊの入力側と接続されている。
なお、トランジスタ１０１ａ〜１０１ｊの入力側同士が、伝送線路１０４などの周辺回路を介して接続されている。
【０００３】
電圧源１０５は、トランジスタ１０１ａ〜１０１ｊに対して出力側バイアス電圧を供給する出力側バイアス電圧供給手段であり、高周波信号の通過を阻止するＲＦカット１０６を介して、トランジスタ１０１ａ〜１０１ｊの出力側と接続されている。
なお、トランジスタ１０１ａ〜１０１ｊの出力側同士が、伝送線路１０７などの周辺回路を介して接続されている。
【０００４】
図１９の分布形増幅器は、高出力化を実現すること、出力インピーダンスと終端インピーダンスを揃えること、トランジスタ１０１ａに接続されている伝送線路１０７の特性インピーダンスを下げることを目的として、トランジスタ１０１ａのゲート幅を、トランジスタ１０１ｂ〜１０１ｊのゲート幅より大きくしている。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】C. Campbell，C. Lee; V. Williams，M. Kao; H. Tserng，and P. Saunier，“A Wideband Power Amplifier MMIC Utilizing GaN on SiC HEMT Technology，”30th IEEE Compound Semiconductor IC Symposium，I.１，October，2008.
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来の分布形増幅器は以上のように構成されているので、トランジスタ１０１ａのゲート幅がトランジスタ１０１ｂ〜１０１ｊのゲート幅より大きい。そのため、トランジスタ１０１ａの単位ゲート幅当たりのソースインダクタが大きくなり、トランジスタ１０１ａの利得が低下する。一方で、特に不均一型の分布形増幅器では、各トランジスタ１０１の出力電力を不平衡が無いように分配合成する必要があるため、トランジスタ１０１ａ〜１０１ｊの中で、最も利得が低いトランジスタ１０１に、他のトランジスタ１０１の利得を合わせるように、回路を構成する必要がある。そのため、トランジスタ１０１ａが大きいほど、分布形増幅器の利得が低下してしまう（所望の利得が得られる高域端の周波数が低下してしまう）などの課題があった。
【０００７】
この発明は上記のような課題を解決するためになされたもので、利得の低下を防止して、高利得、高出力、高効率及び広帯域特性を実現することができる分布形増幅器を得ることを目的とする。
【課題を解決するための手段】
【０００８】
この発明に係る分布形増幅器は、並列に接続されている複数のトランジスタと、複数のトランジスタに対して入力側バイアス電圧を供給する入力側バイアス電圧供給手段と、複数のトランジスタに対して出力側バイアス電圧を供給する出力側バイアス電圧供給手段とを備え、出力側バイアス電圧供給手段から複数のトランジスタに供給される出力側バイアス電圧のうち、或るトランジスタに供給される出力側バイアス電圧が、その他のトランジスタに供給される出力側バイアス電圧と異なるようにしたものである。
【発明の効果】
【０００９】
この発明によれば、並列に接続されている複数のトランジスタと、複数のトランジスタに対して入力側バイアス電圧を供給する入力側バイアス電圧供給手段と、複数のトランジスタに対して出力側バイアス電圧を供給する出力側バイアス電圧供給手段とを備え、出力側バイアス電圧供給手段から複数のトランジスタに供給される出力側バイアス電圧のうち、或るトランジスタに供給される出力側バイアス電圧が、その他のトランジスタに供給される出力側バイアス電圧と異なるように構成したので、利得の低下を防止して、高利得、高出力、高効率及び広帯域特性を実現することができる効果がある。
【図面の簡単な説明】
【００１０】
【図１】この発明の実施の形態１による分布形増幅器を示す構成図である。
【図２】トランジスタ１ａ〜１ｊの特性を示す説明図である。
【図３】図２に示しているゲートソース間容量Ｃｇｓ、ソースフィンガのインダクタンス成分Ｌｓ及びビアホール１個当たりのインダクタンスＶＩＡだけを考慮する場合のトランジスタ１ａ〜１ｊの内部を示す回路図である。
【図４】ドレイン電圧が３０Ｖであるときの従来の分布形増幅器の計算例を示す説明図である。
【図５】ドレイン電圧が２５Ｖであるときの従来の分布形増幅器の計算例を示す説明図である。
【図６】ドレイン電圧が２０Ｖであるときの従来の分布形増幅器の計算例を示す説明図である。
【図７】電圧振幅Ｖｉｎに対する電圧振幅ＶＣｇｓの比とゲート幅の関係を示すグラフ図である。
【図８】ゲート幅と最大周波数の関係を示すグラフ図である。
【図９】分布形増幅器の出力電力と最大動作周波数の関係を示すグラフ図である。
【図１０】ドレイン電圧が２０，３０Ｖであるときの図１の分布形増幅器の計算例を示す説明図である。
【図１１】図１０の計算結果を図９のグラフにプロットしているグラフ図である。
【図１２】この発明の実施の形態２による分布形増幅器を示す構成図である。
【図１３】トランジスタ１ａ〜１ｊのトランスコンダクタンスｇｍの特性を示す説明図である。
【図１４】この発明の実施の形態３による分布形増幅器を示す構成図である。
【図１５】この発明の実施の形態４による分布形増幅器を示す構成図である。
【図１６】この発明の実施の形態５による分布形増幅器を示す構成図である。
【図１７】この発明の実施の形態６による分布形増幅器を示す構成図である。
【図１８】この発明の実施の形態７による分布形増幅器を示す構成図である。
【図１９】非特許文献１に開示されている分布形増幅器を示す構成図である。
【発明を実施するための形態】
【００１１】
実施の形態１．
図１はこの発明の実施の形態１による分布形増幅器を示す構成図である。
図１の分布形増幅器では、１０個のトランジスタ１ａ〜１ｊが並列に接続されている。
図１の例では、１０個のトランジスタ１ａ〜１ｊが接続されているが、トランジスタ１の個数は２個以上であればよく、１０個に限るものではない。
図１において、電圧源２は、トランジスタ１ａ〜１ｊに対して入力側バイアス電圧を供給する入力側バイアス電圧供給手段であり、高周波信号の通過を阻止するＲＦカット３を介して、トランジスタ１ａ〜１ｊの入力側と接続されている。
図１の例では、電圧源２は固定電圧源であるものを想定しているが、入力側バイアス電圧を可変できる可変電圧源であってもよい。
また、電圧源２は、固定電圧源とＤＣ／ＤＣコンバータから構成されていてもよい。
なお、トランジスタ１ａ〜１ｊの入力側同士が、伝送線路４などの周辺回路を介して接続されている。
【００１２】
電圧源５は、トランジスタ１ａに対して出力側バイアス電圧を供給する出力側バイアス電圧供給手段であり、高周波信号の通過を阻止するＲＦカット６を介して、トランジスタ１ａの入力側と接続されている。
図１の例では、電圧源５は固定電圧源であるものを想定しているが、出力側バイアス電圧を可変できる可変電圧源であってもよい。
また、電圧源５は、固定電圧源とＤＣ／ＤＣコンバータから構成されていてもよい。
【００１３】
電圧源７は、トランジスタ１ｂ〜１ｊに対して出力側バイアス電圧を供給する出力側バイアス電圧供給手段であり、高周波信号の通過を阻止するＲＦカット８を介して、トランジスタ１ｂ〜１ｊの入力側と接続されている。
図１の例では、電圧源５は固定電圧源であるものを想定しているが、出力側バイアス電圧を可変できる可変電圧源であってもよい。
また、電圧源７は、固定電圧源とＤＣ／ＤＣコンバータから構成されていてもよい。
なお、トランジスタ１ａ〜１ｊの出力側同士が、伝送線路９などの周辺回路を介して接続されている。
また、トランジスタ１ａの出力側とトランジスタ１ｂの出力側とは、直流成分の通過を阻止するＤＣカット１０を介して接続されている。
【００１４】
次に動作について説明する。
最初に、トランジスタ１ａ〜１ｊの特性について説明する。
ここでは、説明の便宜上、トランジスタ１ａ〜１ｊとして、以下の非特許文献２に記載されているトランジスタを用いるものとする。
［非特許文献２］TriQuint Semiconductor Datasheet: TGF２０２３-０１
【００１５】
図２はトランジスタ１ａ〜１ｊの特性を示す説明図である。
図２において、Ｒｐ，ＲＦｐｏｗｅｒ，Ｃｇｓ，Ｌｓ，ＶＩＡ，ＲＬは、トランジスタ１ａ〜１ｊの特性を示すパラメータである。
また、Ｖｄはドレイン電圧であり、Ｒｐ，ＲＦｐｏｗｅｒはドレイン電圧のバイアス依存性を有しているため、ドレイン電圧毎に示している。
【００１６】
Ｒｐはゲート幅が１ｍｍのトランジスタの最適負荷抵抗である。
ＲＦｐｏｗｅｒはゲート幅が１ｍｍのトランジスタの出力電力である。
Ｃｇｓはトランジスタのゲートソース間容量である。
Ｌｓはトランジスタのソースフィンガのインダクタンス成分である。
ＶＩＡはビアホール１個当たりのインダクタンスである。
ＲＬは分布形増幅器の終端インピーダンスである。
以降の検討では、伝送線路４，９の特性インピーダンスが、最大でも２００Ωであるものとする。
【００１７】
図３は図２に示しているゲートソース間容量Ｃｇｓ、ソースフィンガのインダクタンス成分Ｌｓ及びビアホール１個当たりのインダクタンスＶＩＡだけを考慮する場合のトランジスタ１ａ〜１ｊの内部を示す回路図である。
図３において、１１はゲートソース間容量Ｃｇｓ、１２はソースフィンガのインダクタンス成分Ｌｓ、１３はビアホール１個当たりのインダクタンスＶＩＡ、１４はトランジスタの入力端子である。
【００１８】
上記の非特許文献１には、ドレイン電圧が３０Ｖであるときの分布形増幅器の計算例が示されている。
図４はドレイン電圧が３０Ｖであるときの従来の分布形増幅器の計算例を示す説明図である。
また、図５はドレイン電圧が２５Ｖであるときの従来の分布形増幅器の計算例を示す説明図であり、図６はドレイン電圧が２０Ｖであるときの従来の分布形増幅器の計算例を示す説明図である。
図４，図５及び図６の計算結果を比較すると、ドレイン電圧が高いほど、トランジスタ１０１ａ〜１０１ｊのゲート幅が大きくなっていることが分かる。
このことは、図１の分布形増幅器におけるトランジスタ１ｂ〜１ｊについても共通である。
【００１９】
一方、トランジスタ１ａ〜１ｊ，１０１ａ〜１０１ｊのゲート幅が大きくなると、ソースインダクタとビアホールのインダクタンスに起因する直列帰還が原因で利得が低下する。即ち、入力電圧振幅に対する出力電流が減少する。
トランジスタ１ａ〜１ｊ，１０１ａ〜１０１ｊの出力電流Ｉｄｓは、下記の式（１）で与えられる。
Ｉｄｓ＝−ｇｍ×ＶＣｇｓ                              （１）
式（１）において、ｇｍはトランスコンダクタンスであり、ゲート幅に比例して増加するパラメータである。
したがって、トランジスタ１ａ〜１ｊ，１０１ａ〜１０１ｊの出力電流Ｉｄｓは、トランスコンダクタンスｇｍに比例して増加する。
しかし、ゲートソース間容量１１の両端の電圧振幅ＶＣｇｓは異なる振る舞いを示す。
【００２０】
トランジスタ１ａ〜１ｊ，１０１ａ〜１０１ｊに入力される電圧振幅がＶｉｎであるとすると、電圧振幅Ｖｉｎに対する電圧振幅ＶＣｇｓの比（以下、「ＶＣｇｓ比」と称する）とゲート幅の関係は、図７に示すようになる。
図７より、高い周波数になる程、ＶＣｇｓ比が小さくなり、ゲート幅が大きくなる程、ＶＣｇｓ比の低下量が大きくなることが分かる。
また、式（１）より、このＶＣｇｓ比の低下は、利得の低下と等価であると言える。
また、ＶＣｇｓ比が等しい値同士で比較すると、ゲート幅を増加させると、最大動作周波数が低下することが分かる。
【００２１】
例えば、ＶＣｇｓ比が０．８５となる周波数を最大動作周波数と規定すると、ゲート幅と最大周波数の関係は、図８に示すようになる。
ここで、図４〜６に示している分布形増幅器の出力電力とトランジスタのゲート幅との関係、図８に示しているゲート幅と最大動作周波数の関係を結び付けると、分布形増幅器の出力電力と最大動作周波数の関係は、図９に示すようになる。
図９より、出力電力を大きくすると、最大動作周波数が低下し、最大動作周波数を上げると、出力電力が低下することが分かる。
【００２２】
図１の分布形増幅器では、トランジスタ１ａ〜１ｊに対するバイアス電圧として、トランジスタ１ａと、トランジスタ１ｂ〜１ｊに対して、別々のバイアス電圧を印加することができる。
即ち、トランジスタ１ａ〜１ｊに対する入力側バイアス電圧として、入力側バイアス電圧供給手段である電圧源２から同一値の電圧が供給されるが、トランジスタ１ａ〜１ｊに対する出力側バイアス電圧として、出力側バイアス電圧供給手段である電圧源５から、所定値の電圧Ｖｄ（例えば、Ｖｄ＝２０Ｖ）がトランジスタ１ａに供給され、出力側バイアス電圧供給手段である電圧源７から、所定値の電圧Ｖｄ（例えば、Ｖｄ＝３０Ｖ）がトランジスタ１ｂ〜１ｊに供給される。
【００２３】
図１０はドレイン電圧が２０，３０Ｖであるときの図１の分布形増幅器の計算例を示す説明図である。
出力側バイアス電圧供給手段である電圧源７が、３０Ｖの出力側バイアス電圧をトランジスタ１ｂ〜１ｊに供給し、出力側バイアス電圧供給手段である電圧源５が、トランジスタ１ｂ〜１ｊに供給される出力側バイアス電圧よりも低い２０Ｖの出力側バイアス電圧をトランジスタ１ａに供給すると、図１０に示すように、伝送線路４，９の特性インピーダンスを２００Ω以下にしつつ、分布形増幅器の出力インピーダンスを５０Ωとし、更に、トランジスタ１ａのゲート幅を小さくすることができる。
【００２４】
また、トランジスタ１ｂ〜１ｊに着目すると、トランジスタ１ｂ〜１ｊは、トランジスタ１ａよりも大きな３０Ｖのバイアス電圧で動作しているため、出力電力を大きく取ることができる。
そのため、分布形増幅器の全体では、大きな出力電力（７．８Ｗの電力）を得ることができる。
図１１は図１０の計算結果を図９のグラフにプロットしているグラフ図であり、図１の分布形増幅器では、従来の分布形増幅器と比較して、高出力化、高周波化を実現していることが分かる。
また、同じ出力電力同士で比較すると、図１の分布形増幅器は、高利得であることが分かる。また、利得を改善すると、電力負荷効率が上がるため、図１の分布形増幅器は、高効率であることが分かる。
【００２５】
以上で明らかなように、この実施の形態１によれば、並列に接続されている複数のトランジスタ１ａ〜１ｊと、複数のトランジスタ１ａ〜１ｊに対して入力側バイアス電圧を供給する電圧源２と、複数のトランジスタ１ａ〜１ｊに対して出力側バイアス電圧を供給する電圧源５，７とを備え、電圧源５，７から複数のトランジスタ１ａ〜１ｊに供給される出力側バイアス電圧のうち、トランジスタ１ａに供給される出力側バイアス電圧が、トランジスタ１ｂ〜１ｊに供給される出力側バイアス電圧と異なるように構成したので、利得の低下を防止して、高利得、高出力、高効率及び広帯域特性を実現することができる効果を奏する。
【００２６】
この実施の形態１では、電圧源７が同一値の出力側バイアス電圧をトランジスタ１ｂ〜１ｊに供給しているものを示したが、トランジスタ１ｂ〜１ｊに対して、異なる電圧値の出力側バイアス電圧を供給するようにしてもよい。
この場合、出力電圧が異なる電圧源７を複数用意すればよい。
例えば、トランジスタ１ｂ〜１ｆに供給する出力側バイアス電圧と、トランジスタ１ｇ〜１ｊに供給する出力側バイアス電圧とを異なる電圧値にする場合、出力電圧が異なる２個の電圧源７を用意（トランジスタ１ｂ〜１ｆに対して出力側バイアス電圧を供給する電圧源７と、トランジスタ１ｇ〜１ｊに対して出力側バイアス電圧を供給する電圧源７とを用意）し、トランジスタ１ｆの出力側と、トランジスタ１ｇの出力側とをＤＣカット１０を介して接続すればよい。
【００２７】
実施の形態２．
図１２はこの発明の実施の形態２による分布形増幅器を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
電圧源２１は、トランジスタ１ａに対して入力側バイアス電圧を供給する入力側バイアス電圧供給手段であり、高周波信号の通過を阻止するＲＦカット２２を介して、トランジスタ１ａの入力側と接続されている。
図１２の例では、電圧源２１は固定電圧源であるものを想定しているが、入力側バイアス電圧を可変できる可変電圧源であってもよい。
また、電圧源２１は、固定電圧源とＤＣ／ＤＣコンバータから構成されていてもよい。
【００２８】
電圧源２３は、トランジスタ１ｂ〜１ｊに対して入力側バイアス電圧を供給する入力側バイアス電圧供給手段であり、高周波信号の通過を阻止するＲＦカット２４を介して、トランジスタ１ｂ〜１ｊの入力側と接続されている。
図１２の例では、電圧源２３は固定電圧源であるものを想定しているが、入力側バイアス電圧を可変できる可変電圧源であってもよい。
また、電圧源２３は、固定電圧源とＤＣ／ＤＣコンバータから構成されていてもよい。
なお、トランジスタ１ａの入力側とトランジスタ１ｂの入力側とは、直流成分の通過を阻止するＤＣカット２５を介して接続されている。
【００２９】
電圧源２６は、トランジスタ１ａ〜１ｊに対して出力側バイアス電圧を供給する出力側バイアス電圧供給手段であり、高周波信号の通過を阻止するＲＦカット２７を介して、トランジスタ１ａ〜１ｊの出力側と接続されている。
図１２の例では、電圧源２６は固定電圧源であるものを想定しているが、出力側バイアス電圧を可変できる可変電圧源であってもよい。
また、電圧源２６は、固定電圧源とＤＣ／ＤＣコンバータから構成されていてもよい。
【００３０】
次に動作について説明する。
上記実施の形態１では、トランジスタ１ｂ〜１ｊに供給する出力側バイアス電圧よりもトランジスタ１ａに供給する出力側バイアス電圧を低くすることで、トランジスタ１ａのゲート幅を小さくしているものを示したが、トランジスタ１ａ〜１ｊのトランスコンダクタンスｇｍは、図１３に示すように、入力側バイアス電圧に依存する特性を有している。図１３が示す特性は、非特許文献１に開示されている。
【００３１】
そこで、この実施の形態２では、トランジスタ１ａ〜１ｊに対する入力側バイアス電圧として、トランジスタ１ａと、トランジスタ１ｂ〜１ｊに対して、別々のバイアス電圧を印加するようにしている。
即ち、トランジスタ１ａ〜１ｊに対する出力側バイアス電圧として、出力側バイアス電圧供給手段である電圧源２６から同一値の電圧が供給されるが、トランジスタ１ａ〜１ｊに対する入力側バイアス電圧として、入力側バイアス電圧供給手段である電圧源２１から、所定値の電圧がトランジスタ１ａに供給され、入力側バイアス電圧供給手段である電圧源２３から、トランジスタ１ａに供給される電圧と異なる電圧がトランジスタ１ｂ〜１ｊに供給される。
【００３２】
トランジスタ１ａと、トランジスタ１ｂ〜１ｊに対して、別々の入力側バイアス電圧を供給するに際して、トランジスタ１ａ〜１ｊのトランスコンダクタンスｇｍとＶＣｇｓ比の積が等しくなるように、入力側バイアス電圧を設定することで、上記実施の形態１と同様の効果を奏することができる。
つまり、従来の分布形増幅器よりも利得の低下を防止して、高利得、高出力、高効率及び広帯域特性を実現することができる。
【００３３】
この実施の形態２では、電圧源２３が同一値の入力側バイアス電圧をトランジスタ１ｂ〜１ｊに供給しているものを示したが、トランジスタ１ｂ〜１ｊに対して、異なる電圧値の入力側バイアス電圧を供給するようにしてもよい。
この場合、入力電圧が異なる電圧源２３を複数用意すればよい。
例えば、トランジスタ１ｂ〜１ｇに供給する入力側バイアス電圧と、トランジスタ１ｈ〜１ｊに供給する入力側バイアス電圧とを異なる電圧値にする場合、出力電圧が異なる２個の電圧源２３を用意（トランジスタ１ｂ〜１ｇに対して入力側バイアス電圧を供給する電圧源２３と、トランジスタ１ｈ〜１ｊに対して入力側バイアス電圧を供給する電圧源２３とを用意）し、トランジスタ１ｇの入力側と、トランジスタ１ｈの入力側とをＤＣカット２５を介して接続すればよい。
【００３４】
実施の形態３．
上記実施の形態１では、トランジスタ１ａに供給する出力側バイアス電圧とトランジスタ１ｂ〜１ｊに供給する出力側バイアス電圧とが異なるものを示し、上記実施の形態２では、トランジスタ１ａに供給する入力側バイアス電圧とトランジスタ１ｂ〜１ｊに供給する入力側バイアス電圧とが異なるものを示したが、現実のトランジスタは多種多様であり、出力側バイアス電圧、あるいは、入力側バイアス電圧だけを別々の電圧値にしても、十分に利得を制御し切れないトランジスタも存在する。
【００３５】
そこで、この実施の形態３では、図１４に示すように、トランジスタ１ａと、トランジスタ１ｂ〜１ｊに対して、別々の出力側バイアス電圧を供給する電圧源５，７を実装するとともに（実施の形態１の構成）、トランジスタ１ａと、トランジスタ１ｂ〜１ｊに対して、別々の入力側バイアス電圧を供給する電圧源２１，２３を実装するようにしている（実施の形態２の構成）。
【００３６】
これにより、出力側バイアス電圧と入力側バイアス電圧の双方が制御されるため、出力側バイアス電圧や入力側バイアス電圧に対する感度が悪いトランジスタであっても、トランジスタの利得を揃えることができるようになり、その結果、従来の分布形増幅器よりも利得の低下を防止して、高利得、高出力、高効率及び広帯域特性を実現することができる効果を奏する。
【００３７】
図１４の例では、電圧源７が同一値の出力側バイアス電圧をトランジスタ１ｂ〜１ｊに供給しているものを示したが、トランジスタ１ｂ〜１ｊに対して、異なる電圧値の出力側バイアス電圧を供給するようにしてもよい。
また、図１４の例では、電圧源２３が同一値の入力側バイアス電圧をトランジスタ１ｂ〜１ｊに供給しているものを示したが、トランジスタ１ｂ〜１ｊに対して、異なる電圧値の入力側バイアス電圧を供給するようにしてもよい。
【００３８】
実施の形態４．
上記実施の形態１，３では、例えば、トランジスタ１ａの出力側とトランジスタ１ｂの出力側とがＤＣカット１０を介して接続されており、上記実施の形態２，３では、例えば、トランジスタ１ａの入力側とトランジスタ１ｂの入力側とがＤＣカット２５を介して接続されているものを示したが、図１５に示すように、ＤＣカット１０，２５として、コンデンサ３１を利用するようにしてもよく、上記実施の形態１〜３と同様の効果を奏することができる。
【００３９】
ＤＣカット１０，２５として、コンデンサ３１を利用する場合、例えば、最高動作周波数が低い分布形増幅器では、安価なチップコンデンサを利用することが可能になり、分布形増幅器の低コスト化を実現することができる。
また、最高動作周波数が高い分布形増幅器では、ＭＭＩＣプロセスのＭＩＭキャパシタを利用することが可能になり、分布形増幅器の小型化を実現することができる。
【００４０】
実施の形態５．
上記実施の形態１，３では、例えば、トランジスタ１ａの出力側とトランジスタ１ｂの出力側とがＤＣカット１０を介して接続されており、上記実施の形態２，３では、例えば、トランジスタ１ａの入力側とトランジスタ１ｂの入力側とがＤＣカット２５を介して接続されているものを示したが、図１６に示すように、ＤＣカット１０，２５として、結合容量３２を利用するようにしてもよく、上記実施の形態１〜３と同様の効果を奏することができる。
【００４１】
ＤＣカット１０，２５として、結合容量３２を利用することで、コンデンサなどの部品が不要になるため、安価に分布形増幅器を構築することができる。
また、ＭＩＭプロセスなどが不要になるため、分布形増幅器の製造が容易になる。
【００４２】
実施の形態６．
上記実施の形態１では、電圧源２，５，７がＲＦカット３，６，８を介してトランジスタ１と接続され、上記実施の形態２では、電圧源２１，２３，２６がＲＦカット２２，２４，２７を介してトランジスタ１と接続され、上記実施の形態３では、電圧源５，７，２１，２３がＲＦカット６，８，２２，２４を介してトランジスタ１と接続されているものを示したが、図１７に示すように、ＲＦカット６，８，２２，２４として、インダクタ３３を利用するようにしてもよく、上記実施の形態１〜３と同様の効果を奏することができる。
【００４３】
ＲＦカット６，８，２２，２４として、インダクタ３３を利用する場合、例えば、最高動作周波数が低い分布形増幅器では、安価なチップインダクタを利用することが可能になり、分布形増幅器の低コスト化を実現することができる。
また、最高動作周波数が高い分布形増幅器では、ワイヤなどを利用することが可能になり、分布形増幅器の小型化を実現することができる。
【００４４】
実施の形態７．
上記実施の形態１では、電圧源２，５，７がＲＦカット３，６，８を介してトランジスタ１と接続され、上記実施の形態２では、電圧源２１，２３，２６がＲＦカット２２，２４，２７を介してトランジスタ１と接続され、上記実施の形態３では、電圧源５，７，２１，２３がＲＦカット６，８，２２，２４を介してトランジスタ１と接続されているものを示したが、図１８に示すように、ＲＦカット６，８，２２，２４として、伝送線路３４を利用するようにしてもよく、上記実施の形態１〜３と同様の効果を奏することができる。
【００４５】
ＲＦカット６，８，２２，２４として、伝送線路３４を利用することで、インダクタなどの部品が不要になるため、安価に分布形増幅器を構築することができる。
また、長いワイヤが不要になるため、分布形増幅器の製造バラつきを小さくすることができる。
【００４６】
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【符号の説明】
【００４７】
１ａ〜１ｊ  トランジスタ、２  電圧源（入力側バイアス電圧供給手段）、３  ＲＦカット、４  伝送線路、５  電圧源（出力側バイアス電圧供給手段）、６  ＲＦカット、７  電圧源（出力側バイアス電圧供給手段）、８  ＲＦカット、９  伝送線路、１０  ＤＣカット、１１  ゲートソース間容量Ｃｇｓ、１２  ソースフィンガのインダクタンス成分Ｌｓ、１３  ビアホール１個当たりのインダクタンスＶＩＡ、１４  トランジスタの入力端子、２１  電圧源（入力側バイアス電圧供給手段）、２２  ＲＦカット、２３  電圧源（入力側バイアス電圧供給手段）、２４  ＲＦカット、２５  ＤＣカット、２６  電圧源（出力側バイアス電圧供給手段）、２７  ＲＦカット、３１  コンデンサ、３２  結合容量、３３  インダクタ、３４  伝送線路、１０１ａ〜１０１ｊ  トランジスタ、１０２  電圧源、１０３  ＲＦカット、１０４  伝送線路、１０５  電圧源、１０６  ＲＦカット、１０７  伝送線路。
【図１】
2012231392.tif 000003
【図２】
2012231392.tif 000004
【図３】
2012231392.tif 000005
【図４】
2012231392.tif 000006
【図５】
2012231392.tif 000007
【図６】
2012231392.tif 000008
【図７】
2012231392.tif 000009
【図８】
2012231392.tif 000010
【図９】
2012231392.tif 000011
【図１０】
2012231392.tif 000012
【図１１】
2012231392.tif 000013
【図１２】
2012231392.tif 000014
【図１３】
2012231392.tif 000015
【図１４】
2012231392.tif 000016
【図１５】
2012231392.tif 000017
【図１６】
2012231392.tif 000018
【図１７】
2012231392.tif 000019
【図１８】
2012231392.tif 000020
【図１９】
2012231392.tif 000021