(57)【要約】【課題】半導体装置において、プロービング領域にて発生したクラック部から侵入した水分をシールリングでブロックし、シールリングより半導体装置の内側に配置されているボンディング領域の下に配線やトランジスタを配置できるようにする。【解決手段】半導体装置の外縁寄りに配置したプロービング用パッド領域の内側にシールリングを配置し、その内側にボンディング用パッド領域を配置する。なお、プロービング用パッド領域とボンディング用パッド領域は、兼用パッド領域をシールリングで分割したものでも良い。【選択図】図３
2012038817.tif 000002
【特許請求の範囲】
【請求項１】
プロービング用パッド領域と、
ボンディング用パッド領域と、
前記プロービング用パッド領域と前記ボンディング用パッド領域とを分割するシールリングと
を具備する
半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記プロービング用パッド領域と前記ボンディング用パッド領域とは、共に兼用パッド領域に設けられ、
前記シールリングは、前記兼用パッド領域を、前記プロービング用パッド領域と前記ボンディング用パッド領域とに分割する
半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置であって、
前記プロービング用パッド領域と前記ボンディング用パッド領域とは、ダイシングラインに対して垂直方向に順番に配置されている
半導体装置。
【請求項４】
請求項１又は２に記載の半導体装置であって、
前記プロービング用パッド領域と前記ボンディング用パッド領域とは、ダイシングラインに対して水平方向に順番に配置されている
半導体装置。
【請求項５】
請求項１乃至４のいずれか一項に記載の半導体装置であって、
前記シールリングは、前記プロービング用パッド領域と前記ボンディング用パッド領域の間ではダイシングラインに対して垂直方向に配置され、他の箇所ではダイシングラインに対して水平方向に配置されている
半導体装置。
【請求項６】
コンピュータにより実施される半導体装置のレイアウト方法であって、
半導体装置にプロービング用パッド領域を配置することと、
前記半導体装置にボンディング用パッド領域を配置することと、
前記半導体装置に前記プロービング用パッド領域と前記ボンディング用パッド領域とを分割するシールリングを配置することと
を含む
半導体装置のレイアウト方法。
【請求項７】
請求項６に記載の半導体装置のレイアウト方法であって、
前記プロービング用パッド領域と前記ボンディング用パッド領域とを、共に兼用パッド領域に設けることと、
前記シールリングにより、前記兼用パッド領域を、前記プロービング用パッド領域と前記ボンディング用パッド領域とに分割することと
を更に含む
半導体装置のレイアウト方法。
【請求項８】
請求項６又は７に記載の半導体装置のレイアウト方法であって、
前記プロービング用パッド領域と前記ボンディング用パッド領域とを、ダイシングラインに対して垂直方向に順番に配置すること
を更に含む
半導体装置のレイアウト方法。
【請求項９】
請求項６又は７に記載の半導体装置のレイアウト方法であって、
前記プロービング用パッド領域と前記ボンディング用パッド領域とを、ダイシングラインに対して水平方向に順番に配置すること
を更に含む
半導体装置のレイアウト方法。
【請求項１０】
請求項６乃至９のいずれか一項に記載の半導体装置のレイアウト方法であって、
前記シールリングを、前記プロービング用パッド領域と前記ボンディング用パッド領域の間ではダイシングラインに対して垂直方向に配置し、他の箇所ではダイシングラインに対して水平方向に配置すること
を更に含む
半導体装置のレイアウト方法。
【請求項１１】
半導体装置にプロービング用パッド領域を配置するステップと、
前記半導体装置にボンディング用パッド領域を配置するステップと、
前記半導体装置に前記プロービング用パッド領域と前記ボンディング用パッド領域とを分割するシールリングを配置するステップと
をコンピュータに実行させるための
プログラム。
【請求項１２】
請求項１１に記載のプログラムであって、
前記プロービング用パッド領域と前記ボンディング用パッド領域とを、共に兼用パッド領域に設けるステップと、
前記シールリングにより、前記兼用パッド領域を、前記プロービング用パッド領域と前記ボンディング用パッド領域とに分割するステップと
を更にコンピュータに実行させるための
プログラム。
【請求項１３】
請求項１１又は１２に記載のプログラムであって、
前記プロービング用パッド領域と前記ボンディング用パッド領域とを、ダイシングラインに対して垂直方向に順番に配置するステップ
を更にコンピュータに実行させるための
プログラム。
【請求項１４】
請求項１１又は１２に記載のプログラムであって、
前記プロービング用パッド領域と前記ボンディング用パッド領域とを、ダイシングラインに対して水平方向に順番に配置するステップ
を更にコンピュータに実行させるための
プログラム。
【請求項１５】
請求項１１乃至１４のいずれか一項に記載のプログラムであって、
前記シールリングを、前記プロービング用パッド領域と前記ボンディング用パッド領域の間ではダイシングラインに対して垂直方向に配置し、他の箇所ではダイシングラインに対して水平方向に配置するステップ
を更にコンピュータに実行させるための
プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に銅配線と低誘電率層間絶縁膜を用いた半導体装置に関する。
【背景技術】
【０００２】
近年の半導体装置では、配線に比抵抗が小さく、エレクトロマイグレーション（Ｅｌｅｃｔｒｏｍｉｇｒａｔｉｏｎ）やストレスマイグレーション（Ｓｔｒｅｓｓｍｉｇｒａｔｉｏｎ）の耐性が高い銅配線を採用し、また、配線容量の低減の為に層間絶縁膜や配線間絶縁膜に低誘電率絶縁膜を採用し、高性能化を実現している。ここで用いられる低誘電率絶縁膜は、ポーラス構造が採られており、耐水性に乏しく、水分が浸入しやすい性質を持っている。また、水分が浸入すると低誘電率絶縁膜の誘電率が変化し、半導体装置の動作不良を引き起こす可能性がある。
【０００３】
この対策として、低誘電率絶縁膜が露出するダイシングライン部からの吸湿を防止する為に半導体装置外縁部へシールリングを配置することが特開２０００−１５０４２９号公報（特許文献１）にて提案されている。
【０００４】
半導体装置の検査は、プローブカードの針をパッドに接触させて行う。この際、安定した接触が得られるように荷重をかけ、パッドに傷を付ける事になるが、  荷重が大きかったり、何度も荷重をかけたりするとパッドの傷が大きくなり、場合によってはパッド下部にクラックが生じてしまう事がある。
【０００５】
従って、特開２０００−１５０４２９号公報（特許文献１）の実施例では半導体装置の検査時のプロービングによってパッド部にクラックが発生すると、クラック部からの水分の浸入をブロックできない。
【０００６】
クラックが発生しないようにプロービング条件を制限したり、パッド構造を最適化する努力が行われているが、半導体装置の品質向上の要請の為に異なる温度での検査を実施するようになったり、高機能化の為にロジック領域とメモリ領域を分けて検査を実施するようになるなど、半導体装置の検査の為に多数回プロービングする機会が多くなり、ブロービング時のパッド部のクラックの防止が困難になってきている。
【０００７】
半導体装置の検査時のプロービングでパッド部にクラックを発生させた場合、クラックを不良として認識し、確実に除去する事は非常に困難であり、吸湿による低誘電率絶縁膜の誘電率の変化は年月を経て進行した場合、市場不良として顕在化する可能性がある。
【０００８】
また、特開２００７−３３５４２９号公報（特許文献２）では、パッド部と内部回路の間にシールリングを配置する事例が提案されている。
【０００９】
本事例を従来技術として、図１に、従来技術における半導体装置のパッド領域概念図を示す。
従来技術における半導体装置１は、シールリング４と、ダイシングライン５と、パッドメタル２６と、プロービング・ボンディング兼用パッド開口部（兼用パッド領域）８を備える。
【００１０】
本実施形態においては、半導体装置１に配置されるパッドとして、パッドメタル２６が用意され、パッドメタル２６上にプロービング・ボンディング兼用パッド開口部８が設けられている。プロービング・ボンディング兼用パッド開口部８と内部回路（図示しない）の間にシールリング４が配置され、プロービング・ボンディング兼用パッド開口部８はシールリング４より半導体装置１の外縁寄りに配置されている。半導体装置１の外側には、ダイシングライン５が存在している。
【００１１】
図２Ａに、従来技術におけるパッド部の平面図を示す。
この平面図において、従来技術における半導体装置１は、シールリング４と、プロービング・ボンディング兼用パッド開口部８と、パッドメタル２６と、パッシベーション膜２７を備える。
【００１２】
図２Ｂに、従来技術におけるパッド部の断面図を示す。
この断面図において、従来技術における半導体装置１は、プロービング・ボンディング兼用パッド開口部８と、シールリング領域９と、基板１１と、素子分離絶縁膜１２と、第１層間絶縁膜１３と、第１接続層１４と、第１配線間絶縁膜１５と、第１配線１６と、第２層間絶縁膜１７と、第２接続層１８と、第２配線間絶縁膜１９と、第２配線２０と、第３層間絶縁膜２１と、第３接続層２２と、第３配線間絶縁膜２３と、第３配線２４と、第４層間絶縁膜２５と、パッドメタル２６と、パッシベーション膜２７を備える。
【００１３】
シールリング領域９には、シールリング４を形成することが可能である。
【００１４】
基板１１には、部分的に素子分離絶縁膜１２が形成されている。
【００１５】
素子分離絶縁膜１２の上には、第１層間絶縁膜１３が形成されている。
【００１６】
第１層間絶縁膜１３の上には、大部分に第１配線間絶縁膜１５が形成され、一部分に第１配線１６が形成されている。すなわち、第１層間絶縁膜１３の上には、第１配線間絶縁膜１５と第１配線１６が形成されている。
【００１７】
また、基板１１と第１配線１６の間には、電気的に接続させる為の第１接続層１４が配置されている。
【００１８】
第１配線間絶縁膜１５と第１配線１６の上には、第２層間絶縁膜１７が形成されている。
【００１９】
第２層間絶縁膜１７の上には、大部分に第２配線間絶縁膜１９が形成され、一部分に第２配線２０が形成されている。すなわち、第２層間絶縁膜１７の上には、第２配線間絶縁膜１９と第２配線２０が形成されている。
【００２０】
また、第１配線１６と第２配線２０の間には、電気的に接続させる為の第２接続層１８が配置されている。
【００２１】
第２配線間絶縁膜１９と第２配線２０の上には、第３層間絶縁膜２１が形成されている。
【００２２】
第３層間絶縁膜２１の上には、大部分に第３配線間絶縁膜２３が形成され、一部分に第３配線２４が形成されている。すなわち、第３層間絶縁膜２１の上には、第３配線間絶縁膜２３と第３配線２４が形成されている。
【００２３】
また、第２配線２０と第３配線２４の間には、電気的に接続させる為の第３接続層２２が配置されている。
【００２４】
第３配線間絶縁膜２３と第３配線２４の上には、第４層間絶縁膜２５が形成されている。
【００２５】
第４層間絶縁膜２５の上には、パッドメタル２６が形成されている。
【００２６】
第４層間絶縁膜２５とパッドメタル２６の上には、パッシベーション２７が形成されるが、パッド開口部（プロービング・ボンディング兼用パッド開口部８）では除去され、パッドメタル２６が露出している。
【００２７】
この事例の様に、パッド部と内部回路の間にシールリングを配置する事で、半導体装置の検査時に行われるプロービングによってパッド部にクラックが発生したとしても、クラックから浸入した水分はシールリングによりブロックされ、影響が内部回路へ及ぶのを防止する事が可能となっている。
【先行技術文献】
【特許文献】
【００２８】
【特許文献１】特開２０００−１５０４２９号公報
【特許文献２】特開２００７−３３５４２９号公報
【発明の概要】
【発明が解決しようとする課題】
【００２９】
しかし、上記の事例では、内部回路領域への水分の浸入を防止するシールリングより半導体装置の外縁寄りにパッドを配置している為、パッドの下部領域に内部回路の配線やトランジスタ等の素子を配置する事ができず、内部回路領域とは別にパッド領域を設ける必要があり、半導体装置の面積が増大し、コストが増加する問題がある。
【００３０】
特に、多数回のプロービングを実施したパッドは、プロービングによるパッドの損傷跡が大きく、プロービング跡の上に金属ワイヤーのボンディングを安定的に行うのが困難となっており、プロービング用パッドとボンディング用パッドを分けたり、プロービング・ボンディング兼用パッドでプロービング領域とボンディング領域を分けたりする事が行なわれ、パッド領域の面積が増大する傾向にあり、ますます半導体装置の面積が大きくなってしまう傾向にある。
【課題を解決するための手段】
【００３１】
本発明では、半導体装置において、プロービング用パッド領域とボンディング用パッド領域との間に、シールリングを配置する。
【００３２】
本発明の半導体装置は、プロービング用パッド領域と、ボンディング用パッド領域と、プロービング用パッド領域とボンディング用パッド領域とを分割するシールリングとを具備する。
【００３３】
本発明の半導体装置のレイアウト方法は、コンピュータにより実施される。この半導体装置のレイアウト方法では、半導体装置にプロービング用パッド領域を配置する。また、半導体装置にボンディング用パッド領域を配置する。また、半導体装置にプロービング用パッド領域とボンディング用パッド領域とを分割するシールリングを配置する。
【００３４】
本発明のプログラムは、半導体装置にプロービング用パッド領域を配置するステップと、半導体装置にボンディング用パッド領域を配置するステップと、半導体装置にプロービング用パッド領域とボンディング用パッド領域とを分割するシールリングを配置するステップとをコンピュータに実行させるためのプログラムである。なお、このプログラムは、記憶装置や記憶媒体に格納することが可能である。
【００３５】
このように、本発明では、半導体装置の外縁寄りに配置したプロービング用パッドの内側にシールリングを配置し、その内側にボンディング用パッドを配置する。又は、プロービング用とボンディング用の兼用パッドをプロービング領域とボンディング領域に区分けし、半導体装置の外縁寄りをプロービング領域、半導体装置の内部寄りをボンディング領域とし、プロービング領域の内側でボンディング領域の外側にシールリングを配置する。
【発明の効果】
【００３６】
プロービング領域の内側でボンディング領域の外側にシールリングを配置すると、プロービング領域にて発生したクラック部から侵入した水分はシールリングでブロックされるので、シールリングより半導体装置の内側に配置されているボンディング領域の下に配線やトランジスタを配置することが可能となる。
【図面の簡単な説明】
【００３７】
【図１】従来技術における半導体装置のパッド領域概念図である。
【図２Ａ】従来技術におけるパッド部の平面図である。
【図２Ｂ】従来技術におけるパッド部の断面図である。
【図３】本発明の第１実施形態における半導体装置のパッド領域概念図である。
【図４Ａ】本発明の第１実施形態におけるパッド部の平面図である。
【図４Ｂ】本発明の第１実施形態におけるパッド部の断面図である。
【図５】本発明の第２実施形態における半導体装置のパッド領域概念図である。
【図６Ａ】本発明の第２実施形態におけるパッド部の平面図である。
【図６Ｂ】本発明の第２実施形態におけるパッド部の断面図である。
【図７】本発明の第３実施形態における半導体装置のパッド領域概念図である。
【図８】本発明の第４実施形態における半導体装置のパッド領域概念図である。
【発明を実施するための形態】
【００３８】
＜第１実施形態＞
以下に、本発明の第１実施形態について添付図面を参照して説明する。
【００３９】
図３に、本発明の第１実施形態における半導体装置のパッド領域概念図を示す。
本発明の半導体装置１は、パッドメタル２６と、プロービング用パッド開口部（プロービング用パッド領域）２と、ボンディング用パッド開口部（ボンディング用パッド領域）３と、シールリング４と、ダイシングライン５を備える。
【００４０】
本実施形態においては、半導体装置１に配置されるパッド開口部として、パッドメタル２６が用意され、パッドメタル２６上にプロービング用パッド開口部２とボンディング用パッド開口部３が別々に設けられ、お互いに電気的に接続されている。プロービング用パッド開口部２とボンディング用パッド開口部３の間にシールリング４が配置され、プロービング用パッド開口部２はシールリング４より半導体装置１の外縁寄り、ボンディング用パッド開口部３はシールリング４より半導体装置１の内側に配置されている。半導体装置１の外側には、ダイシングライン５が存在している。
【００４１】
図４Ａに、本発明の第１実施形態におけるパッド部の平面図を示す。
この平面図において、本発明の半導体装置１は、プロービング用パッド開口部２と、ボンディング用パッド開口部３と、シールリング４と、パッドメタル２６と、パッシベーション膜２７を備える。
【００４２】
図４Ｂに、本発明の第１実施形態におけるパッド部の断面図を示す。
この断面図において、本発明の半導体装置１は、プロービング用パッド開口部２と、ボンディング用パッド開口部３と、シールリング領域９と、基板１１と、素子分離絶縁膜１２と、第１層間絶縁膜１３と、第１接続層１４と、第１配線間絶縁膜１５と、第１配線１６と、第２層間絶縁膜１７と、第２接続層１８と、第２配線間絶縁膜１９と、第２配線２０と、第３層間絶縁膜２１と、第３接続層２２と、第３配線間絶縁膜２３と、第３配線２４と、第４層間絶縁膜２５と、パッドメタル２６と、パッシベーション膜２７を備える。
【００４３】
シールリング領域９には、シールリング４を形成することが可能である。
【００４４】
基板１１には、部分的に素子分離絶縁膜１２が形成されている。
【００４５】
素子分離絶縁膜１２の上には、第１層間絶縁膜１３が形成されている。
【００４６】
第１層間絶縁膜１３の上には、大部分に第１配線間絶縁膜１５が形成され、一部分に第１配線１６が形成されている。すなわち、第１層間絶縁膜１３の上には、第１配線間絶縁膜１５と第１配線１６が形成されている。
【００４７】
また、基板１１と第１配線１６の間には、電気的に接続させる為の第１接続層１４が配置されている。
【００４８】
第１配線間絶縁膜１５と第１配線１６の上には、第２層間絶縁膜１７が形成されている。
【００４９】
第２層間絶縁膜１７の上には、大部分に第２配線間絶縁膜１９が形成され、一部分に第２配線２０が形成されている。すなわち、第２層間絶縁膜１７の上には、第２配線間絶縁膜１９と第２配線２０が形成されている。
【００５０】
また、第１配線１６と第２配線２０の間には、電気的に接続させる為の第２接続層１８が配置されている。
【００５１】
第２配線間絶縁膜１９と第２配線２０の上には、第３層間絶縁膜２１が形成されている。
【００５２】
第３層間絶縁膜２１の上には、大部分に第３配線間絶縁膜２３が形成され、一部分に第３配線２４が形成されている。すなわち、第３層間絶縁膜２１の上には、第３配線間絶縁膜２３と第３配線２４が形成されている。
【００５３】
また、第２配線２０と第３配線２４の間には、電気的に接続させる為の第３接続層２２が配置されている。
【００５４】
第３配線間絶縁膜２３と第３配線２４の上には、第４層間絶縁膜２５が形成されている。
【００５５】
第４層間絶縁膜２５の上には、パッドメタル２６が形成されている。
【００５６】
第４層間絶縁膜２５とパッドメタル２６の上には、パッシベーション２７が形成されるが、パッド開口部（プロービング用パッド開口部２及びボンディング用パッド開口部３）では除去され、パッドメタル２６が露出している。
【００５７】
また、半導体装置の各構成要素については、例えば以下の様な素材が用いられる。
【００５８】
基板１１には、シリコンが用いられる。
【００５９】
第１〜３配線（第１配線１６、第２配線２０、第３配線２４）には、比抵抗が小さく、エレクトロマイグレーションやストレスマイグレーションの耐性に優れる銅が主要構成要素となっている銅配線が用いられる。
【００６０】
第１〜３層間絶縁膜（第１層間絶縁膜１３、第２層間絶縁膜１７、第３層間絶縁膜２１）や第１〜３配線間絶縁膜（第１配線間絶縁膜１５、第２配線間絶縁膜１９、第３配線間絶縁膜２３）には、低誘電率の絶縁膜が用いられる。絶縁膜の一部が低誘電率の絶縁膜となっている積層構造を採っても良い。
【００６１】
第４層間絶縁膜２５には、酸化ケイ素膜が用いられる。
【００６２】
第１〜３接続層（第１接続層１４、第２接続層１８、第３接続層２２）には、タングステン又は銅が主要構成要素となっている金属材料が用いられる。
【００６３】
パッドメタル２６には、アルミニウムが主要構成要素となっている金属材料が用いられる。
【００６４】
パッシベーション膜２７には、酸化ケイ素膜、窒化ケイ素膜、ポリイミドの積層構造が用いられる。
【００６５】
但し、実際には、これらの例に限定されない。例えば、例示した素材と同一又は類似の特性を持つ代替可能な他の素材を用いても良い。
【００６６】
シールリング４は、第１接続層１４、第１配線１６、第２接続層１８、第２配線２０、第３接続層２２、第３配線２４が積み重なった構成となっている。低誘電率絶縁膜を用いている第１〜３層間絶縁膜（第１層間絶縁膜１３、第２層間絶縁膜１７、第３層間絶縁膜２１）と、第１〜３第１〜３配線間絶縁膜（第１配線間絶縁膜１５、第２配線間絶縁膜１９、第３配線間絶縁膜２３）は、シールリング４によって分断されている。
【００６７】
なお、本図では、説明の簡略化のため、シールリング４を１本としているが、実際には、シールリング４を複数本としても構わない。
【００６８】
また、シールリング４は、ダイシングライン５からの水分の浸入をブロックする為に半導体装置の外縁部に配置されるシールリングなど、別のシールリングと併用しても構わない。
【００６９】
本図では、プロービング用パッド開口部２はパッドメタル単層、ボンディング用パッド開口部３はパッドメタル下に第３配線が配置される構造で図示しているが、プロービング用パッド開口部２ではプロービング時にクラックが発生し難い構造にして、ボンディング用パッド開口部３ではボンディング時に剥がれが発生し難い構造にする必要がある。これらの構造では、絶縁膜材料やパッドメタル膜厚などによって半導体装置毎に最適な構造がとられれば良い。
【００７０】
なお、本図では、金属配線層が３層、パッドメタル層が１層の構成としているが、金属配線層は何層あっても構わない。また、トランジスタや抵抗素子の図示は省略している。
【００７１】
本実施形態では、半導体装置の検査時に実施されるプロービングにてプロービング用パッド開口部２の領域にクラックが生じ、そこから水分が浸入したとしても、その水分はプロービング用パッド開口部２とボンディング用パッド開口部３の間に配置されているシールリング４によりブロックされ、シールリング４よりも半導体装置の内部に配置されている内部回路領域に水分が浸入する事はない。従って、シールリング４よりも半導体装置の内側領域には、配線やトランジスタの配置が可能となる。ボンディングパッド下の領域も配線やトランジスタが配置されることで、半導体装置の面積の縮小が可能となり低コストで高品質の半導体装置の提供が可能となる。
【００７２】
＜第２実施形態＞
図５に、本発明の第２実施形態における半導体装置のパッド領域概念図を示す。
本発明の半導体装置１は、シールリング４と、ダイシングライン５と、パッドメタル２６と、プロービング・ボンディング兼用パッド開口部（兼用パッド領域）８を備える。
【００７３】
本実施形態においては、半導体装置１に配置されるパッドとして、パッドメタル２６が用意され、パッドメタル２６上にプロービング・ボンディング兼用パッド開口部８が設けられている。プロービング・ボンディング兼用パッド開口部８を複数の領域（プロービング用パッド領域とボンディング用パッド領域）に分割するようにシールリング４が配置されている。ここでは、半導体装置１の外縁寄りをプロービング用パッド領域、半導体装置１の内部寄りをボンディング用パッド領域とする。分割されたプロービング・ボンディング兼用パッド開口部８の一方はシールリング４より半導体装置１の外縁寄りに配置され、分割されたプロービング・ボンディング兼用パッド開口部８の他方はシールリング４より半導体装置１の内側に配置されている。半導体装置１の外側には、ダイシングライン５が存在している。
【００７４】
図６Ａに、本発明の第２実施形態におけるパッド部の平面図を示す。
この平面図において、本発明の第２実施形態における半導体装置１は、シールリング４と、パッドのプロービング領域（プロービング用パッド領域）６と、パッドのボンディング領域（ボンディング用パッド領域）７と、プロービング・ボンディング兼用パッド開口部８と、パッドメタル２６と、パッシベーション膜２７を備える。
【００７５】
図６Ｂに、本発明の第２実施形態におけるパッド部の断面図を示す。
この断面図において、本発明の第２実施形態における半導体装置１は、パッドのプロービング領域６と、パッドのボンディング領域７と、プロービング・ボンディング兼用パッド開口部８と、シールリング領域９と、基板１１と、素子分離絶縁膜１２と、第１層間絶縁膜１３と、第１接続層１４と、第１配線間絶縁膜１５と、第１配線１６と、第２層間絶縁膜１７と、第２接続層１８と、第２配線間絶縁膜１９と、第２配線２０と、第３層間絶縁膜２１と、第３接続層２２と、第３配線間絶縁膜２３と、第３配線２４と、第４層間絶縁膜２５と、パッドメタル２６と、パッシベーション膜２７を備える。
【００７６】
パッドのプロービング領域６は、プロービング・ボンディング兼用パッド開口部８の全領域のうち、プロービング用パッドとして使用される領域である。
【００７７】
パッドのボンディング領域７は、プロービング・ボンディング兼用パッド開口部８の全領域のうち、ボンディング用パッドとして使用される領域である。
【００７８】
シールリング領域９には、シールリング４を形成することが可能である。
【００７９】
基板１１には、部分的に素子分離絶縁膜１２が形成されている。
【００８０】
素子分離絶縁膜１２の上には、第１層間絶縁膜１３が形成されている。
【００８１】
第１層間絶縁膜１３の上には、大部分に第１配線間絶縁膜１５が形成され、一部分に第１配線１６が形成されている。すなわち、第１層間絶縁膜１３の上には、第１配線間絶縁膜１５と第１配線１６が形成されている。
【００８２】
また、基板１１と第１配線１６の間には、電気的に接続させる為の第１接続層１４が配置されている。
【００８３】
第１配線間絶縁膜１５と第１配線１６の上には、第２層間絶縁膜１７が形成されている。
【００８４】
第２層間絶縁膜１７の上には、大部分に第２配線間絶縁膜１９が形成され、一部分に第２配線２０が形成されている。すなわち、第２層間絶縁膜１７の上には、第２配線間絶縁膜１９と第２配線２０が形成されている。
【００８５】
また、第１配線１６と第２配線２０の間には、電気的に接続させる為の第２接続層１８が配置されている。
【００８６】
第２配線間絶縁膜１９と第２配線２０の上には、第３層間絶縁膜２１が形成されている。
【００８７】
第３層間絶縁膜２１の上には、大部分に第３配線間絶縁膜２３が形成され、一部分に第３配線２４が形成されている。すなわち、第３層間絶縁膜２１の上には、第３配線間絶縁膜２３と第３配線２４が形成されている。
【００８８】
また、第２配線２０と第３配線２４の間には、電気的に接続させる為の第３接続層２２が配置されている。
【００８９】
第３配線間絶縁膜２３と第３配線２４の上には、第４層間絶縁膜２５が形成されている。
【００９０】
第４層間絶縁膜２５の上には、パッドメタル２６が形成されている。
【００９１】
第４層間絶縁膜２５とパッドメタル２６の上には、パッシベーション２７が形成されるが、パッド開口部（プロービング・ボンディング兼用パッド開口部８）では除去され、パッドメタル２６が露出している。
【００９２】
なお、第１実施形態と共通の部分は、基本的に第１実施形態と同じである。
【００９３】
第２実施形態において、パッド開口部はプロービング用とボンディング用とで兼用されたパッド開口部として用意され、パッド開口部内でプロービング用領域とボンディング用領域に区分けされている。プロービング用とボンディング用を兼用したパッドのプロービング領域とボンディング領域の間にシールリング４が配置され、プロービング領域はシールリング４より半導体装置の外縁寄り、ボンディング領域はシールリング４より半導体装置の内側に配置されている。
【００９４】
第２実施形態の断面構造は、第１実施形態の断面構造と同様であり、第１実施形態ではパッド開口部がプロービング用パッド開口部２とボンディング用パッド開口部３に分かれていたものが、第２実施形態ではプロービング用とボンディング用の兼用パッド開口部になっている。
【００９５】
第１実施形態では、プロービング用パッド開口部２とボンディング用パッド開口部３を別々に用意しているため、レイアウトの自由度は高いが、パッド領域の占める面積の増大を招いている。
【００９６】
一方、第２実施形態では、プロービング用とボンディング用との兼用パッド開口部とし、その中でプロービング領域とボンディング領域とを区分けする事で、パッドとパッドの分離間隔を取る必要が無くなり、パッド領域の占める面積を第１実施形態に対して小さくする事が可能となる。
【００９７】
但し、第２実施形態では、パッドに対するプローブカードの針の接触位置管理を厳密に行う必要があり、プロービング領域を超えて針が接触してはならない。
【００９８】
＜第３実施形態＞
図７に、本発明の第３実施形態における半導体装置のパッド領域概念図を示す。
本発明の半導体装置１は、パッドメタル２６と、プロービング用パッド開口部２と、ボンディング用パッド開口部３と、シールリング４と、ダイシングライン５を備える。
【００９９】
本実施形態においては、半導体装置１に配置されるパッドとして、パッドメタル２６が用意され、パッドメタル２６上にプロービング用パッド開口部２とボンディング用パッド開口部３が別々に設けられ、お互いに電気的に接続されている。プロービング用パッド開口部２とボンディング用パッド開口部３は、半導体装置１の外縁に沿って順番に（交互に）配置されており、プロービング用パッド開口部２とボンディング用パッド開口部３とを区切るように、シールリング４がダイシングライン５に沿って蛇行して配置されている。このとき、シールリング４は、プロービング用パッド開口部２とボンディング用パッド開口部３の間ではダイシングライン５に対して垂直方向に配置され、それ以外ではダイシングライン５に対して水平方向に配置されている。半導体装置１の外側には、ダイシングライン５が存在している。
【０１００】
本発明の第３実施形態におけるパッド部の平面図は、図６Ａと同様である。また、本発明の第３実施形態におけるパッド部の断面図は、図６Ｂと同様である。
【０１０１】
第１実施形態では、プロービング用パッド開口部２とボンディング用パッド開口部３を半導体装置１のダイシングライン５に対して垂直方向に順番に配置した場合であるが、第３実施形態はプロービング用パッド開口部２とボンディング用パッド開口部３をダイシングライン５に対して水平方向に並べて配置した場合である。
【０１０２】
第１実施形態では、半導体装置のパッド数が少ない場合に、パッドが配置されない非効率な領域が発生するが、第３実施形態の様に配置することで、パッドが配置されない非効率な領域の発生を抑制する事ができる。
【０１０３】
＜第４実施形態＞
図８に、本発明の第４実施形態における半導体装置のパッド領域概念図を示す。
本発明の半導体装置１は、シールリング４と、ダイシングライン５と、パッドメタル２６と、プロービング・ボンディング兼用パッド開口部８を備える。
【０１０４】
本実施形態においては、半導体装置１に配置されるパッド開口部として、パッドメタル２６が用意され、パッドメタル２６上にプロービング・ボンディング兼用パッド開口部８が設けられている。プロービング・ボンディング兼用パッド開口部８をパッドのプロービング領域（プロービング用パッド領域）６と、パッドのボンディング領域（ボンディング用パッド領域）７に分割するようにシールリング４が配置されている。ここでは、プロービング・ボンディング兼用パッド開口部８は、半導体装置１の外縁に沿って順番に配置されており、個々のプロービング・ボンディング兼用パッド開口部８をダイシングライン５に対して水平方向に分割するように、シールリング４がダイシングライン５に沿って蛇行して配置されている。このとき、シールリング４は、プロービング・ボンディング兼用パッド開口部８上ではダイシングライン５に対して垂直方向に配置され、それ以外ではダイシングライン５に対して水平方向に配置されている。半導体装置１の外側には、ダイシングライン５が存在している。
【０１０５】
なお、上記において、個々のプロービング・ボンディング兼用パッド開口部８をダイシングライン５に対して「垂直方向」に分割するようにしても良い。本質的に同じだからである。この場合、図示しないが、プロービング・ボンディング兼用パッド開口部８は、半導体装置１の外縁に沿って順番に配置され、個々のプロービング・ボンディング兼用パッド開口部８のプロービング用パッド領域とボンディング用パッド領域は、ダイシングライン５に対して垂直方向に並べて配置されることになる。また、シールリング４は、プロービング・ボンディング兼用パッド開口部８上ではダイシングライン５に対して水平方向に配置され、それ以外ではダイシングライン５に対して垂直方向に配置されている。
【０１０６】
本発明の第４実施形態におけるパッド部の平面図は、図６Ａと同様である。また、本発明の第４実施形態におけるパッド部の断面図は、図６Ｂと同様である。
【０１０７】
第２実施形態では、プロービング用とボンディング用の兼用パッド開口部のプロービング領域とボンディング領域を半導体装置１のダイシングライン５に対して垂直方向に順番に配置した場合であるが、第４実施形態はプロービング用とボンディング用の兼用パッド開口部のプロービング用パッド領域とボンディング用パッド領域をダイシングライン５に対して水平方向に並べて配置した場合である。
【０１０８】
第４実施形態の効果は、第３実施形態と同様に、半導体装置のパッド数が少ない場合に、パッドが配置されない非効率な領域の発生を抑制する事ができる事である。
【０１０９】
本発明により、多数回のプロービングによる検査を実施する半導体装置において、プロービング時に発生するパッド部のクラックから浸入する水分による品質低下を招くことなく、半導体装置の面積の増大を抑制した低コストな半導体装置を提供することが可能となる。
【０１１０】
＜各実施形態の組み合わせ＞
なお、上記の各実施形態は、組み合わせて実施することも可能である。例えば、同一の半導体装置において、場所によって、第１実施形態のようにしたり、第３実施形態のようにしたりするなど、パッド部やシールリングのレイアウトを任意に変更するようにしても良い。
【０１１１】
また、本発明の各実施形態における半導体装置のレイアウトを、コンピュータにより設計することが考えられる。このようなコンピュータの例として、ＰＣ（パソコン）、シンクライアントサーバ、ワークステーション、メインフレーム、スーパーコンピュータ等が考えられる。但し、実際には、これらの例に限定されない。
【０１１２】
ここでは、コンピュータによるレイアウト設計を、本発明の半導体装置のレイアウト方法とする。また、コンピュータに本発明の半導体装置のレイアウト方法を実行させるために、本発明の半導体装置のレイアウト用のプログラムを使用する場合も考えられる。なお、実際には、レイアウト方法に限らず、当該レイアウトに基づく半導体の製造方法であっても良い。
【０１１３】
図示しないが、上記のようなコンピュータは、プログラムで駆動される処理装置等のハードウェアと、そのハードウェアを駆動して所望の処理を実行するソフトウェアと、そのソフトウェアや各種データを格納する記憶装置によって実現される。これらは、一般的なコンピュータの基本構成である。
【０１１４】
上記の処理装置の例として、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、マイクロプロセッサ（ｍｉｃｒｏｐｒｏｃｅｓｓｏｒ）、マイクロコントローラ、或いは、同様の機能を有する半導体集積回路（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ（ＩＣ））等が考えられる。但し、実際には、これらの例に限定されない。
【０１１５】
上記の記憶装置の例として、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  ａｎｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）やフラッシュメモリ等の半導体記憶装置、ＨＤＤ（Ｈａｒｄ  Ｄｉｓｋ  Ｄｒｉｖｅ）やＳＳＤ（Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｄｒｉｖｅ）等の補助記憶装置、又は、ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｋ）やメモリカード等の記憶媒体（メディア）等が考えられる。但し、実際には、これらの例に限定されない。
【０１１６】
＜まとめ＞
以上説明したように、本発明は、銅配線と低誘電率層間絶縁膜を用いた半導体装置において、プロービングを行うパッドとシールリングの配置位置を工夫した点を特徴とする。
【０１１７】
具体的には、本発明では、銅配線と低誘電率層間絶縁膜を用いた半導体装置において、シールリングより半導体装置の外縁寄りのダイシングライン側にプロービング用パッドを配置した点を特徴とする。
【０１１８】
或いは、本発明では、銅配線と低誘電率層間絶縁膜を用いた半導体装置において、シールリングより半導体装置の外縁寄りのダイシングライン側にプロービング用とボンディング用との兼用パッドのプロービング用領域を配置した点を特徴とする。
【０１１９】
本発明では、半導体装置の外縁寄りに配置したプロービング用パッドの内側にシールリングを配置し、その内側にボンディング用パッドを配置する。又は、プロービング用とボンディング用の兼用パッドをプロービング領域とボンディング領域に区分けし、半導体装置の外縁寄りをプロービング領域、半導体装置の内部寄りをボンディング領域とし、プロービング領域の内側でボンディング領域の外側にシールリングを配置する。
【０１２０】
この様にシールリングを配置すると、プロービング用パッド又はプロービング領域部にて発生したクラック部から侵入した水分はシールリングでブロックされるので、シールリングより半導体装置の内側に配置されているボンディング用パッド又はボンディング領域の下には配線やトランジスタの配置が可能となる。
【０１２１】
以上、本発明の実施形態を詳述してきたが、実際には、上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。
【符号の説明】
【０１２２】
１…  半導体装置
２…  プロービング用パッド開口部（プロービング用パッド領域）
３…  ボンディング用パッド開口部（ボンディング用パッド領域）
４…  シールリング
５…  ダイシングライン
６…  パッドのプロービング領域（プロービング用パッド領域）
７…  パッドのボンディング領域（ボンディング用パッド領域）
８…  プロービング・ボンディング兼用パッド開口部（兼用パッド領域）
９…  シールリング領域
１１…  基板
１２…  素子分離絶縁膜
１３…  第１層間絶縁膜
１４…  第１接続層
１５…  第１配線間絶縁膜
１６…  第１配線
１７…  第２層間絶縁膜
１８…  第２接続層
１９…  第２配線間絶縁膜
２０…  第２配線
２１…  第３層間絶縁膜
２２…  第３接続層
２３…  第３配線間絶縁膜
２４…  第３配線
２５…  第４層間絶縁膜
２６…  パッドメタル
２７…  パッシベーション膜
【図１】
2012038817.tif 000003
【図２Ａ】
2012038817.tif 000004
【図２Ｂ】
2012038817.tif 000005
【図３】
2012038817.tif 000006
【図４Ａ】
2012038817.tif 000007
【図４Ｂ】
2012038817.tif 000008
【図５】
2012038817.tif 000009
【図６Ａ】
2012038817.tif 000010
【図６Ｂ】
2012038817.tif 000011
【図７】
2012038817.tif 000012
【図８】
2012038817.tif 000013