(57)【要約】【課題】電源電圧の変動を抑制する。【解決手段】電源補償回路２０は、スイッチ素子ＳＷ１、ＳＷ２のオン、オフに応じて補償パルス電流ＩＳＲＣ、ＩＳＩＮＫを生成する。パターン発生器ＰＧは、ドライバＤＲ１〜ＤＲ４が出力すべき試験信号ＳＴＥＳＴを記述するテストパターンＳＰＴＮ１〜ＳＰＴＮ４と、ドライバＤＲ５、ＤＲ６が出力すべき制御信号ＳＣＮＴｂ、ＳＣＮＴａを記述する制御パターンＳＰＴＮ＿ＣＭＰｂ、ＳＰＴＮ＿ＣＭＰａを生成する。電流調節部３０は、温度に応じて補償パルス電流ＩＳＲＣ、ＩＳＩＮＫを調節する。【選択図】図１
2012122759.tif 000002
【特許請求の範囲】
【請求項１】
被試験デバイスを試験する試験装置であって、
前記被試験デバイスの電源端子に電力を供給するメイン電源と、
制御信号に応じて制御されるスイッチ素子を有し、当該スイッチ素子のオン、オフ状態に応じて補償パルス電流を生成し、前記補償パルス電流を前記メイン電源とは別経路から前記電源端子に注入するように構成されたソース補償回路と、制御信号に応じて制御されるスイッチ素子を有し、当該スイッチ素子のオン、オフ状態に応じて補償パルス電流を生成し、前記メイン電源から前記被試験デバイスへ流れる電源電流から、前記補償パルス電流を前記被試験デバイスとは別経路に引きこむように構成されたシンク補償回路と、の少なくとも一方を含む電源補償回路と、
それぞれが前記電源補償回路の前記スイッチ素子に割り当てられるドライバと、それぞれが前記被試験デバイスの少なくともひとつの入出力端子に割り当てられる少なくともひとつのドライバと、を含む複数のドライバと、
それぞれが前記ドライバごとに設けられた複数のインタフェース回路であって、それぞれが入力されたパターン信号を整形して対応するドライバへと出力する、複数のインタフェース回路と、
前記被試験デバイスの入出力端子に割り当てられた前記ドライバが出力すべき試験信号を記述するテストパターンを、そのドライバに対応する前記インタフェース回路に対して出力するとともに、前記スイッチ素子に割り当てられた前記ドライバが出力すべき前記スイッチ素子に対する前記制御信号を記述する制御パターンであって、前記テストパターンに応じてあらかじめ定められた制御パターンを、そのドライバに対応する前記インタフェース回路に対して出力するパターン発生器と、
温度に応じて前記補償パルス電流を調節する電流調節部と、
を備えることを特徴とする試験装置。
【請求項２】
前記電流調節部は、補償パルス電流を、温度の１次関数として調節することを特徴とする請求項１に記載の試験装置。
【請求項３】
前記電流調節部は、温度に応じて前記補償パルス電流の振幅を調節することを特徴とする請求項１または２に記載の試験装置。
【請求項４】
前記スイッチ素子のオンの程度は、前記制御信号の電圧レベルに応じて可変であり、
前記電流調節部は、温度に応じて、前記ドライバの振幅レベルを調節することを特徴とする請求項１または２に記載の試験装置。
【請求項５】
前記電源補償回路は、
可変電圧を生成する補助電源と、
前記補助電源の出力端子と前記電源端子の間に設けられた前記スイッチ素子と、
を含み、
前記電流調節部は、温度に応じて、前記可変電圧のレベルを調節することを特徴とする請求項１または２に記載の試験装置。
【請求項６】
前記スイッチ素子は、並列に設けられた複数のサブスイッチを含んでおり、
前記電流調節部は、温度に応じて、前記制御信号に応じて制御される前記サブスイッチの個数を調節することを特徴とする請求項１または２に記載の試験装置。
【請求項７】
前記電流調節部は、温度に応じて前記補償パルス電流のパルス幅を調節することを特徴とする請求項１または２に記載の試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源の安定化技術に関する。
【背景技術】
【０００２】
ＣＭＯＳ（Complementary Metal Oxide Semiconductor）テクノロジを用いたＣＰＵ（Central Processing Unit）、ＤＳＰ（Digital Signal Processor）、メモリなどの半導体集積回路（以下、ＤＵＴという）を試験する際、ＤＵＴ内のフリップフロップやラッチは、クロックが供給される動作中は電流が流れ、クロックが停止すると回路が静的な状態となって電流が減少する。したがって、ＤＵＴの動作電流（負荷電流）の合計は、試験の内容などに応じて時々刻々と変動する。
【０００３】
ＤＵＴに電力を供給する電源回路はたとえばレギュレータを用いて構成され、理想的には負荷電流にかかわらず一定の電力を供給可能である。しかしながら実際の電源回路は、無視できない出力インピーダンスを有し、また電源回路とＤＵＴの間にも無視できないインピーダンス成分が存在するため、負荷変動によって電源電圧が変動してしまう。
【０００４】
電源電圧の変動は、ＤＵＴの試験マージンに深刻な影響を及ぼす。また電源電圧の変動は、試験装置内のその他の回路ブロック、たとえばＤＵＴに供給するパターンを生成するパターン発生器や、パターンの遷移タイミングを制御するためのタイミング発生器の動作に影響を及ぼし、試験精度を悪化させる。
【０００５】
特許文献２に記載の技術では、被試験デバイスに電源電圧を供給するメインの電源に加えて、ドライバの出力によってオン、オフが制御されるスイッチを含む補償回路が設けられる。そして、被試験デバイスに供給されるテストパターンに応じて発生しうる電源電圧の変動をキャンセルするように、スイッチ素子に対する補償用の制御パターンをテストパターンに対応付けて定義しておく。実試験時には、テストパターンを被試験デバイスに供給しつつ、補償回路のスイッチを制御パターンに応じてスイッチングすることにより、電源電圧を一定に保つことができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−２０５８１３号公報
【特許文献２】国際公開第１０／０２９７０９Ａ１号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１に開示される技術では、ＤＵＴに印加するテストパターンを読み取ってから電源電圧を補償するため、急峻な電源電圧に追従できず、試験パターンに対して電源電圧補償の遅れが生ずる可能性がある。また電源補償回路が電源回路の一部として構成されるため、電源回路とＤＵＴの間のインピーダンスにより制限された周波数帯域でしか補償することができない。また、補償する電源変動の可変量、分解能に応じた多ビットのＤ／Ａコンバータが必要となる。
【０００８】
本発明は係る状況に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、被試験デバイスに安定した電源電圧を供給可能な試験装置の提供にある。
【課題を解決するための手段】
【０００９】
本発明のある態様は、被試験デバイスを試験する試験装置に関する。この試験装置は、被試験デバイスの電源端子に電力を供給するメイン電源と、電源補償回路と、複数のドライバと、複数のインタフェース回路と、パターン発生器と、電流調節部と、を備える。
電源補償回路は、ソース補償回路、シンク補償回路の少なくとも一方を備える。ソース補償回路は、制御信号に応じて制御されるスイッチ素子を有し、当該スイッチ素子のオン、オフ状態に応じて補償パルス電流を生成し、補償パルス電流をメイン電源とは別経路から電源端子に注入するように構成される。シンク補償回路は、制御信号に応じて制御されるスイッチ素子を有し、当該スイッチ素子のオン、オフ状態に応じて補償パルス電流を生成し、メイン電源から被試験デバイスへ流れる電源電流から、補償パルス電流を被試験デバイスとは別経路に引きこむように構成される。
複数のドライバは、それぞれが電源補償回路のスイッチ素子に割り当てられるドライバと、それぞれが被試験デバイスの少なくともひとつの入出力端子に割り当てられる少なくともひとつのドライバと、を含む。
複数のインタフェース回路は、それぞれがドライバごとに設けられ、それぞれが入力されたパターン信号を整形して対応するドライバへと出力する。
パターン発生器は、被試験デバイスの入出力端子に割り当てられたドライバが出力すべき試験信号を記述するテストパターンを、そのドライバに対応するインタフェース回路に対して出力するとともに、スイッチ素子に割り当てられたドライバが出力すべきスイッチ素子に対する制御信号を記述する制御パターンであって、テストパターンに応じてあらかじめ定められた制御パターンを、そのドライバに対応するインタフェース回路に対して出力する。電流調節部は、温度に応じて補償パルス電流を調節する。
【００１０】
テストパターンが既知であるとき、そのテストパターンが供給された被試験デバイスの内部回路の動作率は推定可能であるため、被試験デバイスの動作電流の時間波形は予測することができる。そして、予測される動作電流に応じて制御パターンを規定することにより、メイン電源では追従しきれない成分を補償パルス電流によって補うことができ、あるいはメイン電源で追従できない成分を意図的に補償パルス電流により注入することができる。その結果、電源端子の電源電圧を一定に保つことができ、あるいは故意に電源電圧変動を引き起こすことにより、任意の電源環境をエミュレートすることができる。
さらに半導体デバイスの試験は、常温のみでなく、高温、あるいは低温でも行われ、いずれの温度範囲においても、電源電圧は安定していることが望ましい。そして、被試験デバイスに流れる動作電流は、温度に応じて変化する。この態様の試験装置によれば、温度に応じて補償パルス電流を調節することにより、環境温度によらずに、電源電圧を安定化し、あるいは意図した電源電圧変動を引き起こすことができる。
【００１１】
電流調節部は、補償パルス電流を、温度の１次関数として調節してもよい。
【００１２】
電流調節部は、温度に応じて補償パルス電流の振幅を調節してもよい。
【００１３】
スイッチ素子のオンの程度は、制御信号の電圧レベルに応じて可変であり、電流調節部は、温度に応じて、ドライバの振幅レベルを調節してもよい。
【００１４】
電源補償回路は、可変電圧を生成する補助電源と、補助電源の出力端子と電源端子の間に設けられたスイッチ素子と、を含んでもよい。電流調節部は、温度に応じて、可変電圧のレベルを調節してもよい。
【００１５】
スイッチ素子は、並列に設けられた複数のサブスイッチを含んでおり、電流調節部は、温度に応じて、制御信号に応じて制御されるサブスイッチの個数を調節してもよい。
【００１６】
電流調節部は、温度に応じて補償パルス電流のパルス幅を調節してもよい。
【００１７】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置などの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１８】
本発明のある態様によれば、電源電圧を安定化できる。
【図面の簡単な説明】
【００１９】
【図１】実施の形態に係る試験装置の構成を示す回路図である。
【図２】制御パターンを計算する方法の一例を示すフローチャートである。
【図３】動作電流ＩＯＰ、電源電流ＩＤＤ、ソース補償電流ＩＣＭＰおよびソースパルス電流ＩＳＲＣの一例を示す波形図である。
【図４】図４（ａ）、（ｂ）は、電源補償回路の構成例を示す回路図である。
【図５】図５（ａ）〜（ｃ）は、電源補償回路の別の構成例を示す回路図である。
【図６】例示的な半導体デバイスの動作電流と、温度の関係を示す図である。
【発明を実施するための形態】
【００２０】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２１】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００２２】
図１は、実施の形態に係る試験装置２の構成を示す回路図である。図１には試験装置２に加えて、試験対象の半導体デバイス（以下、ＤＵＴと称す）１が示される。
【００２３】
ＤＵＴ１は、複数のピンを備え、その中の少なくともひとつが電源電圧ＶＤＤを受けるための電源端子Ｐ１であり、別の少なくともひとつが接地端子Ｐ２である。複数の入出力（Ｉ／Ｏ）端子Ｐ３は、外部からのデータを受け、あるいは外部にデータを出力するために設けられており、試験時においては、試験装置２から出力される試験信号（テストパターン）ＳＴＥＳＴを受け、あるいは試験信号ＳＴＥＳＴに応じたデータを試験装置２に対して出力する。図１には、試験装置２の構成のうち、ＤＵＴ１に対して試験信号を与える構成が示されており、ＤＵＴ１からの信号を評価するための構成は省略されている。
【００２４】
試験装置２は、メイン電源１０、パターン発生器ＰＧ、複数のタイミング発生器ＴＧおよび波形整形器ＦＣ、複数のドライバＤＲ、電源補償回路２０を備える。
【００２５】
試験装置２は複数ｎ個のチャンネルＣＨ１〜ＣＨｎを備えており、その中のいくつか（ＣＨ１〜ＣＨ４）がＤＵＴ１の複数のＩ／Ｏ端子Ｐ３に割り当てられる。図１では、ｎ＝６の場合が示されるが、実際の試験装置２のチャンネル数は、数百〜数千のオーダーである。
【００２６】
メイン電源１０は、ＤＵＴ１の電源端子Ｐ１に供給すべき電源電圧ＶＤＤを生成する。たとえばメイン電源１０は、リニアレギュレータやスイッチングレギュレータなどで構成され、電源端子Ｐ１に供給される電源電圧ＶＤＤを、目標値と一致するようにフィードバック制御する。キャパシタＣｓは、電源電圧ＶＤＤを平滑化するために設けられる。メイン電源１０は、ＤＵＴ１に対する電源電圧の他、試験装置２内部のその他のブロックに対する電源電圧も生成する。メイン電源１０からＤＵＴ１の電源端子Ｐ１への出力電流を、電源電流ＩＤＤと称する。
【００２７】
メイン電源１０は、有限の応答速度を有する電圧・電流源であるため、その負荷電流、つまりＤＵＴ１の動作電流ＩＯＰの急峻な変化に追従できない場合がある。たとえば動作電流ＩＯＰがステップ状に変化するとき、電源電圧ＶＤＤはオーバーシュート、あるいはアンダーシュートしたり、その後のリンギングをともなったりする。電源電圧ＶＤＤの変動は、ＤＵＴ１の正確な試験を妨げる。なぜならＤＵＴ１にエラーが検出されたとき、それがＤＵＴ１の製造不良によるものなのか、電源電圧ＶＤＤの変動によるものなのかを区別することができないからである。
【００２８】
電源補償回路２０は、メイン電源１０の応答速度を補うために設けられる。ＤＵＴ１の設計者は、ある既知の試験信号ＳＴＥＳＴ（テストパターンＳＰＴＮ）が供給された状態において、ＤＵＴ１の内部回路の動作率などの時間推移を推定可能であるから、ＤＵＴ１の動作電流ＩＯＰの時間波形を正確に予測することができる。ここでの予測とは、コンピュータシミュレーションを用いた計算や、同じ構成を有するデバイスを対象とした実測などが含まれ、特にその手法は限定されない。
【００２９】
一方、メイン電源１０の応答速度（利得、フィードバック帯域）が既知であれば、予測される動作電流ＩＯＰに応答してメイン電源１０が生成する電源電流ＩＤＤもまた予測することができる。そうすると、予測される動作電流ＩＯＰと電源電流ＩＤＤの差分を、電源補償回路２０によって補うことにより、電源電圧ＶＤＤを安定化することができる。
なお電源電圧ＶＤＤ’と電源電流ＩＤＤの間には微分、もしくは積分関係が成り立つ。具体的には、メイン電源１０ならびにメイン電源１０から電源端子Ｐ１までの経路のインピーダンスが、容量性、誘導性、抵抗性のいずれが支配的であるかによって、電圧と電流の微分、積分の関係が定まる。
【００３０】
電源補償回路２０は、ソース補償回路２０ａおよびシンク補償回路２０ｂを備える。ソース補償回路２０ａは、制御信号ＳＣＮＴａに応じてオン、オフが切りかえ可能となっている。ソース補償回路２０ａが制御信号ＳＣＮＴａに応じてオンすると、補償パルス電流（ソースパルス電流ともいう）ＩＳＲＣが生成される。電源補償回路２０は、ソースパルス電流ＩＳＲＣをメイン電源１０とは別経路から電源端子Ｐ１に注入する。
【００３１】
同様にシンク補償回路２０ｂは制御信号ＳＣＮＴｂに応じてオン、オフが切りかえ可能となっている。シンク補償回路２０ｂが制御信号ＳＣＮＴｂに応じてオンすると、補償パルス電流ＩＳＩＮＫ（シンクパルス電流ともいう）が生成される。電源補償回路２０は、電源端子Ｐ１に流れ込む電源電流ＩＤＤから、シンクパルス電流ＩＳＩＮＫを、ＤＵＴ１とは別経路に引きこむ。
【００３２】
ＤＵＴ１の電源端子Ｐ１に流れ込む動作電流ＩＯＰ、メイン電源１０が出力する電源電流ＩＤＤ、および電源補償回路２０が出力する補償電流ＩＣＭＰの間には、電流保存則から、式（１）、（２）が成り立つ。
ＩＯＰ＝ＩＤＤ＋ＩＣＭＰ    …（１）
ＩＣＭＰ＝ＩＳＲＣ−ＩＳＩＮＫ      …（２）
つまり、補償電流ＩＣＭＰの正の成分が、ソースパルス電流ＩＳＲＣとしてソース補償回路２０ａから供給され、補償電流ＩＣＭＰの負の成分が、シンクパルス電流ＩＳＩＮＫとしてシンク補償回路２０ｂから供給される。
【００３３】
ドライバＤＲ１〜ＤＲ６のうち、ドライバＤＲ６は、ソース補償回路２０ａに割り当てられ、ドライバＤＲ５はシンク補償回路２０ｂに割り当てられる。別の少なくともひとつのドライバＤＲ１〜ＤＲ４は、それぞれ、ＤＵＴ１の少なくともひとつのＩ／Ｏ端子Ｐ３に割り当てられる。パターン発生器ＰＧおよびドライバＤＲ５、ＤＲ６、インタフェース回路４５、４６は、電源補償回路２０を制御する制御回路と把握することができる。
【００３４】
波形整形器ＦＣおよびタイミング発生器ＴＧをインタフェース回路４と総称する。複数の４１〜４６は、チャンネルＣＨ１〜ＣＨ６ごと、言い換えればドライバＤＲ１〜ＤＲ６ごとに設けられる。ｉ番目（１≦ｉ≦６）のインタフェース回路４ｉは、入力されたパターン信号ＳＰＴＮｉをドライバＤＲに適した信号形式に整形し、対応するドライバＤＲｉへと出力する。
【００３５】
パターン発生器ＰＧは、テストプログラムにもとづき、インタフェース回路４１〜４６に対するパターン信号ＳＰＴＮを生成する。具体的にパターン発生器ＰＧは、ＤＵＴ１のＩ／Ｏ端子Ｐ３に割り当てられたドライバＤＲ１〜ＤＲ４に対しては、各ドライバＤＲｉが生成すべき試験信号ＳＴＥＳＴｉを記述するテストパターンＳＰＴＮｉを、そのドライバＤＲｉに対応するインタフェース回路４ｉに対して出力する。テストパターンＳＰＴＮｉは、試験信号ＳＴＥＳＴｉの各サイクル（ユニットインターバル）におけるレベルを示すデータと、信号レベルが遷移するタイミングを記述するデータを含む。
【００３６】
またパターン発生器ＰＧは、必要な補償電流ＩＣＭＰに応じて定められた補償用の制御パターンＳＰＴＮ＿ＣＭＰを生成する。制御パターンＳＰＴＮ＿ＣＭＰは、ソース補償回路２０ａに割り当てられたドライバＤＲ６が生成すべき制御信号ＳＣＮＴａを記述する制御パターンＳＰＴＮ＿ＣＭＰａと、シンク補償回路２０ｂに割り当てられたドライバＤＲ５が生成すべき制御信号ＳＣＮＴｂを記述する制御パターンＳＰＴＮ＿ＣＭＰｂを含む。制御パターンＳＰＴＮ＿ＣＭＰａ、ＳＰＴＮ＿ＣＭＰｂはそれぞれ、各サイクルにおけるソース補償回路２０ａ、シンク補償回路２０ｂのオン、オフ状態を指定するデータと、オンオフを切りかえるタイミングを記述するデータを含む。
【００３７】
パターン発生器ＰＧは、テストパターンＳＰＴＮ１〜ＳＰＴＮ４にもとづいて、つまりＤＵＴ１の動作電流の変動に応じて、それを補償しうる制御パターンＳＰＴＮ＿ＣＭＰａ、ＳＰＴＮ＿ＣＭＰｂを生成し、対応するインタフェース回路４６、４５に出力する。
【００３８】
上述のように、テストパターンＳＰＴＮ１〜ＳＰＴＮ４が既知であれば、ＤＵＴ１の動作電流ＩＯＰの時間波形が予測でき、電源電圧ＶＤＤを一定に保つために発生すべき補償電流ＩＣＭＰ、すなわちＩＳＲＣ、ＩＳＩＮＫの時間波形を計算することができる。
予測される動作電流ＩＯＰが電源電流ＩＤＤより大きい場合、電源補償回路２０はソース補償電流ＩＳＲＣを発生して不足する電流を補う。ソース補償電流ＩＳＲＣに必要な電流波形は予測可能であるから、それが適切に得られるようにソース補償回路２０ａを制御する。たとえばソース補償回路２０ａを、パルス幅変調によって制御してもよい。あるいはパルス振幅変調、ΔΣ変調、パルス密度変調、パルス周波数変調などを利用してもよい。
【００３９】
図２は、制御パターンを計算する方法の一例を示すフローチャートである。ＤＵＴ１に入力されるテストパターンや回路情報にもとづいて、ＤＵＴ１の動作電流ＩＯＰが推定される（Ｓ１００）。またメイン電源１０に負荷としてＤＵＴ１が接続された状態において、ＤＵＴ１にそのイベントが発生したときに、メイン電源１０から出力される電源電流ＩＤＤを計算する（Ｓ１０２）。そして、理想電源を実現したい場合には、推定される動作電流ＩＯＰと電源電流ＩＤＤの差分を、電源補償回路２０によって生成すべき補償電流ＩＣＭＰとする（Ｓ１０４）。
【００４０】
そして、生成すべき補償電流ＩＣＭＰの波形に、ΔΣ変調、ＰＷＭ（パルス幅変調）、ＰＤＭ（パルス密度変調）、ＰＡＭ（パルス振幅変調）、ＰＦＭ（パルス周波数変調）などを施すことにより、ビットストリームの制御パターンＳＰＴＮ＿ＣＭＰを生成する（Ｓ１０６）。たとえば、補償電流ＩＣＭＰをテストサイクルごとにサンプリングし、サンプリングされた補償電流ＩＣＭＰをパルス変調してもよい。
【００４１】
図３は、動作電流ＩＯＰ、電源電流ＩＤＤ、ソース補償電流ＩＣＭＰおよびソースパルス電流ＩＳＲＣの一例を示す波形図である。ある試験信号ＳＴＥＳＴが供給されたＤＵＴ１の動作電流ＩＯＰがステップ状に増加したとする。これに応答して、メイン電源１０から電源電流ＩＤＤが供給されるが、それは応答速度の制限から、理想的なステップ波形とはならず、ＤＵＴ１に供給すべき電流が不足する。その結果、補償電流ＩＳＲＣを供給しなければ、電源電圧ＶＤＤは破線で示すように低下する。
【００４２】
電源補償回路２０は、動作電流ＩＯＰと電源電流ＩＤＤの差分に対応するソース補償電流ＩＣＭＰを生成する。ソース補償電流ＩＣＭＰは、制御信号ＳＣＮＴａに応じて生成されるソースパルス電流ＩＳＲＣで与えられる。ソース補償電流ＩＣＭＰは、動作電流ＩＯＰの変化直後に最大量必要であり、その後、徐々に低下させる必要がある。そこで、たとえばＰＷＭ（パルス幅変調）を用いてソース補償回路２０ａのオン時間（デューティ比）を、時間とともに低下させることにより、必要なソース補償電流ＩＣＭＰを生成できる。
【００４３】
試験装置２のすべてのチャンネルがテストレートに応じて同期動作する場合、制御信号ＳＣＮＴａの周期は、ＤＵＴ１に供給されるデータの周期（ユニットインターバル）、もしくはその整数倍、あるいは整数分の１に相当する。たとえばユニットインターバルが４ｎｓのシステムにおいて、制御信号ＳＣＮＴaの周期が４ｎｓであれば、制御信号ＳＣＮＴａに含まれる各パルスのオン期間ＴＯＮが、０〜４ｎｓの間で調節されうる。メイン電源１０の応答速度は数百ｎｓ〜数μｓのオーダーであるため、補償電流ＩＣＭＰの波形は、制御信号ＳＣＮＴａに含まれる数百個のパルスによって制御できる。ソース補償電流ＩＳＲＣの波形から、それを生成するために必要な制御信号ＳＣＮＴａを導出する方法については後述する。
【００４４】
反対に動作電流ＩＯＰが電源電流ＩＤＤより小さい場合、電源補償回路２０はシンク補償電流ＩＣＭＰが得られるように、シンクパルス電流ＩＳＩＮＫを発生して、過剰な電流を引き抜く。
【００４５】
電源補償回路２０を設けることにより、メイン電源１０の応答速度の不足を補い、図３に実線で示すように、電源電圧ＶＤＤを一定に保つことができる。また上述したように、電源補償回路２０は安定した振幅のパルス電流を生成できるため、高い精度で電源電圧を補償できる。
【００４６】
以上が試験装置２の全体の説明である。
【００４７】
続いて電源補償回路２０の具体的な構成例について説明する。
図４（ａ）、（ｂ）は、電源補償回路２０の構成例を示す回路図である。
図４（ａ）を参照する。ソース補償回路２０ａは、電源電圧ＶＤＤより高い電圧Ｖｘを生成する電圧源２２と、ソーススイッチＳＷ１を含む。ソーススイッチＳＷ１は、電圧源２２の出力端子と電源端子Ｐ１の間に設けられる。
電圧Ｖｘおよび電源電圧ＶＤＤが一定であれば、ソーススイッチＳＷ１がオンの状態において、ソース電流ＩＳＲＣの振幅は、
ＩＳＲＣ＝（Ｖｘ−ＶＤＤ）／ＲＯＮ１
で与えられる。ＲＯＮ１はソーススイッチＳＷ１のオン抵抗である。図４（ａ）、（ｂ）では、電源補償回路２０を小さく構成できるという利点がある。
【００４８】
シンク補償回路２０ｂは、電源端子Ｐ１と接地端子の間に設けられたシンクスイッチＳＷ２を含む。電源電圧ＶＤＤが一定であれば、シンクスイッチＳＷ２がオンした状態において、シンク電流ＩＳＩＮＫの振幅は、
ＩＳＩＮＫ＝ＶＤＤ／ＲＯＮ２
で与えられる。ＲＯＮ２はシンクスイッチＳＷ２のオン抵抗である。
【００４９】
図４（ｂ）に移る。ソース補償回路２０ａは、ソース電流源２４ａおよびソーススイッチＳＷ１を含む。ソース電流源２４ａは、ソースパルス電流ＩＳＲＣの振幅を規定する基準電流を生成する。ソーススイッチＳＷ１はソース電流源２４ａからの基準電流の経路上に設けられる。
シンク補償回路２０ｂは、シンクスイッチＳＷ２およびシンク電流源２４ｂを含む。シンク電流源２４ｂは、シンクパルス電流ＩＳＩＮＫの振幅を規定する基準電流を生成する。シンクスイッチＳＷ２は、シンク電流源２４ｂからの基準電流の経路上に設けられる。
【００５０】
ソースパルス電流ＩＳＲＣ、シンクパルス電流ＩＳＩＮＫの振幅は、数Ａ程度が必要とされる場合がある。この場合、図４（ａ）、（ｂ）におけるソーススイッチＳＷ１、シンクスイッチＳＷ２のサイズは大きくなり、そのゲート容量も大きくなる。このゲート容量によってソーススイッチＳＷ１、シンクスイッチＳＷ２のスイッチングの応答速度が低下し、所望の電流を生成できなくなる可能性がある。
また、ソーススイッチＳＷ１、シンクスイッチＳＷ２のオン抵抗ＲＯＮ１、ＲＯＮ２がばらついたり、制御信号ＳＣＮＴａ、ＳＣＮＴｂの振幅が変動すると、各スイッチのオンの程度が変動し、パルス電流ＩＳＲＣ、ＩＳＩＮＫの振幅が変動するおそれがある。
【００５１】
このよう問題が顕著となる場合、それを解決するために以下の技術を用いてもよい。図５（ａ）〜（ｃ）は、電源補償回路２０の別の構成例を示す回路図である。
図５（ａ）のソース補償回路２０ａは、電流Ｄ／Ａコンバータ２６ａ、第１トランジスタＭ１ａ、第２トランジスタＭ２ａ、ソーススイッチＳＷ１を備える。
【００５２】
電流Ｄ／Ａコンバータ２６ａは、デジタル設定信号ＤＳＥＴに応じた基準電流ＩＲＥＦを生成する。第１トランジスタＭ１ａおよび第２トランジスタＭ２ａは、カレントミラー回路を形成し、基準電流ＩＲＥＦを所定係数（ミラー比Ｋ）倍したシンクパルス電流ＩＳＩＮＫを生成する。
【００５３】
具体的に第１トランジスタＭ１ａは、ＰチャンネルＭＯＳＦＥＴであり、基準電流ＩＲＥＦの経路上に設けられる。第２トランジスタＭ２もＰチャンネルＭＯＳＦＥＴであり、そのゲートは、第１トランジスタＭ１ａのゲートおよびドレインと共通に接続される。
【００５４】
図５（ａ）において、ソーススイッチＳＷ１は、第１トランジスタＭ１ａのゲートと、第２トランジスタＭ２ａのゲートの間に設けられる。たとえばソーススイッチＳＷ１は、図５（ａ）のようなトランスファゲートで構成してもよいし、ＮチャンネルＭＯＳＦＥＴのみで構成してもよいし、ＰチャンネルＭＯＳＦＥＴのみで構成してもよい。ソーススイッチＳＷ１のオン、オフ状態は、制御信号ＳＣＮＴaに応じて切りかえられる。
【００５５】
図５（ａ）において、第１トランジスタＭ１ａのドレインＮ２は、ソーススイッチＳＷ１の第１トランジスタＭ１ａのゲート側の端子Ｎ１と接続される。
【００５６】
制御信号ＳＣＮＴａがハイレベルの期間、ソーススイッチＳＷ１がオンとなる。そうするとソース補償回路２０ａの出力端子Ｐ４から、基準電流ＩＲＥＦに比例したソースパルス電流ＩＳＲＣが吐き出される。制御信号ＳＣＮＴａがローレベルの期間、ソーススイッチＳＷ１がオフとなり、カレントミラー回路が動作しなくなるため、ソースパルス電流ＩＳＲＣがゼロとなる。
【００５７】
このように図５（ａ）のソース補償回路２０ａによれば、制御信号ＳＣＮＴａに応じてスイッチングするソースパルス電流ＩＳＲＣを生成できる。
図５（ａ）のソース補償回路２０ａによれば、ソースパルス電流ＩＳＲＣの振幅の安定性を高めることができる。また、ドライバＤＲの駆動対象は、大電流が流れるスイッチではなく、カレントミラー回路のゲートに設けられたスイッチであるため、高速なスイッチングが可能となる。
【００５８】
また、図５（ａ）のソース補償回路２０ａでは、ソーススイッチＳＷ１がオフ状態においても、基準電流ＩＲＥＦが第１トランジスタＭ１ａに流れ続け、第１トランジスタＭ１ａのバイアス状態が維持される。したがって、ソーススイッチＳＷ１のスイッチングに対するソース補償回路２０ａのスイッチングの応答速度が高いという利点がある。
【００５９】
シンク補償回路２０ｂは、ソース補償回路２０ａのトランジスタの導電性を入れ替え、天地反転することで構成できる。図５（ａ）には、シンク補償回路２０ｂの構成例が示される。シンク補償回路２０ｂは、電流Ｄ／Ａコンバータ２６ｂ、ＮチャンネルＭＯＳＦＥＴのトランジスタＭ１ｂ、Ｍ２ｂおよびシンクスイッチＳＷ２を含む。シンク補償回路２０ｂは、ソース補償回路２０ａと同様の利点を有する。
【００６０】
図５（ｂ）、（ｃ）には、シンク補償回路２０ｂの構成のみが示され、ソース補償回路２０ａは省略されている。
図５（ｂ）では、シンクスイッチＳＷ２の位置が、図５（ａ）と異なっている。図５（ｂ）では、第１トランジスタＭ１ｂのドレインＮ２は、シンクスイッチＳＷ２の第２トランジスタＭ２ｂのゲート側の端子Ｎ３と接続される。
この構成によっても、図５（ａ）の構成と同様に、安定した振幅を有し、高速にスイッチングするシンクパルス電流ＩＳＩＮＫを生成できる。
また、図５（ｂ）では、シンクスイッチＳＷ２がオフのとき、基準電流ＩＲＥＦは遮断される。したがって回路の消費電流を低減できるという利点がある。
【００６１】
図５（ｃ）において、シンクスイッチＳＷ２は、第１トランジスタＭ１ｂおよび第２トランジスタＭ２ｂの共通接続されるゲートＮ４と、接地端子をはじめとする固定電圧端子の間に設けられる。制御信号ＳＣＮＴｂ＃（＃は論理反転を示す）がハイレベルの期間、シンクスイッチＳＷ２がオンすると、第１トランジスタＭ１、第２トランジスタＭ２のゲート電圧が接地電圧となるため、カレントミラー回路がオフし、シンクパルス電流ＩＳＩＮＫが遮断する。制御信号ＳＣＮＴｂ＃がローレベルのとき、シンクスイッチＳＷ２がオフすると、カレントミラー回路がオンし、シンクパルス電流ＩＳＩＮＫが流れる。
【００６２】
図５（ｃ）の構成によれば、図５（ａ）、（ｂ）と同様に、安定した振幅を有し、高速にスイッチングするシンクパルス電流ＩＳＩＮＫを生成できる。図５（ｂ）、（ｃ）の変形が、ソース補償回路２０ａにも適用可能であることはいうまでもない。
さらに図５（ｃ）の構成を、図５（ａ）もしくは（ｂ）の構成と組み合わせてもよい。
【００６３】
また、ＤＵＴ１を構成する内部素子に流れる電流、つまり動作電流ＩＯＰは、プロセスばらつきによって変動する。つまり、あるテストパターンが供給されたＤＵＴ１の動作電流の波形は、プロセスばらつきによって増減する。そこで、ＤＵＴ１の試験工程に先立ち、キャリブレーション工程を行いって補償パルス電流の振幅を調節することにより、プロセスばらつきによってＤＵＴ１の動作電流ＩＯＰがばらついたとしても、電源環境を一定に保つことができる。このキャリブレーションは、電流Ｄ／Ａコンバータ２６ａ、２６ｂに対するデジタル設定値ＤＳＥＴの値を変更することで実現できる。
【００６４】
以上が電源補償回路２０の構成例である。
【００６５】
ＤＵＴ１の動作電流は、温度に応じて変動する。つまり実際のＤＵＴ１に流れる動作電流ＩＯＰは、ある温度を仮定して予測された動作電流ＩＯＰに比べて増加または減少する。式（３）が成り立つとき、ＤＵＴ１の動作電流ＩＯＰは、温度に応じてその波形そのものは保存しながら、振幅レベルが変化すると考えてよい。
【００６６】
図３を参照する。図３には、温度Ｔによって動作電流ＩＯＰが増加する様子が、一点鎖線（ii）で示される。一点鎖線（ii）の動作電流ＩＯＰに応答して、メイン電源１０の出力電流ＩＤＤも、一点鎖線（iii）で示すように変化する。したがって、このＤＵＴ１に対して供給すべきソース補償電流ＩＣＭＰ１は、理想デバイスに対して計算された波形ではなく、一点鎖線（iv）で示される波形となる。もし、このＤＵＴ１に対して、計算された実線のソース補償電流ＩＣＭＰ１を供給したとすれば、電源電圧ＶＤＤは一点鎖線（v）で示すように低下してしまう。
【００６７】
図１に戻る。この問題を解消するために、試験装置２は、電流調節部３０をさらに備える。電流調節部３０は、ＤＵＴ１の温度（デバイス温度）あるいはＤＵＴ１の周囲温度（環境温度）のいずれかの温度Ｔを示す温度信号を受け、それに応じて、電源補償回路２０が生成するパルス補償電流ＩＳＲＣ、ＩＳＩＮＫの量を調節する。温度は、ＤＵＴ１あるいはその周囲の温度を測定する温度センサから取得してもよいし、ＤＵＴ１の温度を管理するヒーターあるいはクーラーに対する指令値から取得してもよい。あるいはＤＵＴ１がその内部に温度センサを備える場合、ＤＵＴ１から出力される温度を示す信号から取得してもよい。
【００６８】
図６は、例示的な半導体デバイスの動作電流と、温度の関係を示す図である。一般的に、動作電流は、温度Ｔの一次関数で与えられる。基準となる温度Ｔ０（たとえば常温の２７°Ｃ）における動作電流をＩＯＰ０、温度係数をＫとするとき、式（３）が成り立つ。
ＩＯＰ（Ｔ）＝ＩＯＰ０＋（Ｔ−Ｔ０）×Ｋ    …（３）
【００６９】
通常半導体デバイスの温度係数Ｋは、１（％／℃）程度であり、試験時の温度変動の影響はそれほど大きくはないが、高温試験、あるいは低温試験を行う場合には、無視し得ない影響を及ぼす。そこで電流調節部３０は、補償パルス電流ＩＳＲＣ、ＩＳＩＮＫを、温度Ｔの１次関数として調節する。
ＩＳＲＣ（Ｔ）＝ＩＳＲＣ０＋（Ｔ−Ｔ０）×Ｋ
ＩＳＩＮＫ（Ｔ）＝ＩＳＩＮＫ０＋（Ｔ−Ｔ０）×Ｋ
ＩＳＲＣ０、ＩＳＩＮＫ０はそれぞれ、基準となる温度Ｔ０において適正な基準補償パルス電流を示す。ＩＳＲＣ０、ＩＳＩＮＫ０および係数Ｋは、シミュレーションによって取得してもよい。あるいは、ある代表的なＤＵＴについて、動作電流ＩＯＰの温度依存性を測定し、測定された動作電流から、係数Ｋを計算してもよい。
【００７０】
補償パルス電流ＩＳＲＣ、ＩＳＩＮＫは、以下のいずれかの方法、あるいは複数の方法の組み合わせで調節することができる。
【００７１】
（第１の調節方法）
電流調節部３０は、温度Ｔに応じて補償パルス電流ＩＳＲＣの振幅を調節する。たとえばある温度において必要とされる補償電流ＩＳＲＣ（Ｔ）が、基準となる温度Ｔ０において必要とされる基準補償電流ＩＳＲＣ０の９０％である場合、電流調節部３０は、補償パルス電流ＩＳＲＣの振幅を、ＩＳＲＣ０の０．９倍とする。シンクパルス電流ＩＳＩＮＫについても同様である。
【００７２】
たとえばソース補償回路２０ａ、シンク補償回路２０ｂが図４（ａ）のように構成される場合、ソーススイッチＳＷ１、シンクスイッチＳＷ２はＭＯＳＦＥＴであるため、それらのオンの程度（オン抵抗）は、それらのゲート電圧、つまり制御信号ＳＣＮＴａ、ＳＣＮＴｂの電圧レベルに応じて調節可能である。そこで電流調節部３０は、温度Ｔに応じて、ドライバＤＲ６、ＤＲ５の出力電圧レベル（振幅レベル）を調節することにより、パルス電流ＩＳＲＣ、ＩＳＩＮＫの振幅を調節してもよい。
【００７３】
（第２の調節方法）
図４（ａ）のソース補償回路２０ａにおいて、電圧源２２を可変電圧源として構成する場合、電流調節部３０は、温度Ｔに応じて電圧源２２の出力電圧Ｖｘを変化させることにより、ソースパルス電流ＩＳＲＣの振幅を調節してもよい。
【００７４】
また、図４（ａ）のシンク補償回路２０ｂにおいて、シンクスイッチＳＷ２の接地端子側に電圧源を設け、その電圧源の出力電圧を温度Ｔに応じて制御することにより、シンクパルス電流ＩＳＩＮＫの振幅を制御することができる。
【００７５】
（第３の調節方法）
ソース補償回路２０ａ、シンク補償回路２０ｂが図４（ｂ）のように構成される場合、電流調節部３０は、温度Ｔに応じてソース電流源２４ａ、シンク電流源２４ｂの出力電流を制御することにより、パルス電流ＩＳＲＣ、ＩＳＩＮＫの振幅を制御してもよい。
同様に、ソース補償回路２０ａ、シンク補償回路２０ｂが図５（ａ）〜（ｃ）のように構成される場合、電流調節部３０は、温度Ｔに応じて電流Ｄ／Ａコンバータ２６ａ、２６ｂのデジタル入力値を調節してもよい。
【００７６】
（第４の調節方法）
ソーススイッチＳＷ１を、並列に設けられた複数のサブトランジスタ（ＭＯＳＦＥＴ）に分割して構成し、制御信号ＳＣＮＴａに応じて制御されるサブトランジスタの個数が調節可能としてもよい。つまりソーススイッチＳＷ１は、実効的なトランジスタサイズが調節可能に構成される。電流調節部３０は、温度Ｔに応じて、制御信号ＳＣＮＴａに応じて制御されるソーススイッチＳＷ１を構成するサブトランジスタの個数を調節する。シンクスイッチＳＷ２についても同様である。
【００７７】
（第５の調節方法）
第１〜第４の補償方法では、ソースパルス電流ＩＳＲＣ、シンクパルス電流ＩＳＩＮＫの振幅を制御することにより、補償電流ＩＣＭＰを調節した。第５の補償方法では、ソースパルス電流ＩＳＲＣ、シンクパルス電流ＩＳＩＮＫのパルス幅を補正する。
【００７８】
たとえば制御信号ＳＣＮＴａ、ＳＣＮＴｂがパルス幅変調されているとする。この場合、電流調節部３０は、制御信号ＳＣＮＴａ、ＳＣＮＴｂのパルス幅を調節する。制御信号ＳＣＮＴａ、ＳＣＮＴｂのパルス幅を変化させる第１の方法は、パターン発生器ＰＧが生成する制御パターンＳＰＴＮ＿ＣＭＰａ、ＳＰＴＮ＿ＣＭＰｂを変更することである。制御パターンＳＰＴＮ＿ＣＭＰａ、ＳＰＴＮ＿ＣＭＰｂは、ソーススイッチＳＷ１、シンクスイッチＳＷ２のオン、オフを切りかえるタイミングを指定するタイミング設定データを含んでいる。したがって、電流調節部３０によって、パルス幅が変化するようにパターン発生器ＰＧが生成するタイミング設定データを変更することにより、パルス電流ＩＳＲＣ、ＩＳＩＮＫのパルス幅を調節できる。
【００７９】
この場合、制御パターンＳＰＴＮ＿ＣＭＰａ、ＳＰＴＮ＿ＣＭＰｂそれぞれについて、パルス幅が異なる複数のパターンを用意しておき、温度に応じて使用するパターンを選択してもよい。あるいはパターン発生器ＰＧが、電流調節部３０からのデータにもとづき、タイミング設定データを変化させてもよい。
【００８０】
（第６の調節方法）
第５の補償方法では、制御パターンＳＰＴＮ＿ＣＭＰａ、ＳＰＴＮ＿ＣＭＰｂを変更することにより、パルス電流ＩＳＲＣ、ＩＳＩＮＫのパルス幅を変更したが、制御パターンＳＰＴＮ＿ＣＭＰａ、ＳＰＴＮ＿ＣＭＰｂの修正は、ソフトウェアあるいはハードウェアの負荷が大きくなる。そこで第６の補償方法では、制御パターンＳＰＴＮ＿ＣＭＰａ、ＳＰＴＮ＿ＣＭＰｂを修正せずに、パルス電流ＩＳＲＣ、ＩＳＩＮＫのパルス幅を変更する。
【００８１】
たとえばインタフェース回路４５、４６のタイミング発生器ＴＧは、所定のタイミングのセットを生成可能に構成される。そして、複数のタイミングを組み合わせることにより、制御パターンＳＰＴＮ＿ＣＭＰａ、ＳＰＴＮ＿ＣＭＰｂに応じた任意のパルス幅を生成する。タイミングのセットは、たとえば基準パルス幅の定数倍（１倍、２倍、４倍、…、１／２倍、１／４倍、…）で構成される。
一例として、基準パルス幅が１００ｐｓであり、タイミングセットが、４００ｐｓ、２００ｐｓ、１００ｐｓ、５０ｐｓであり、制御パターンＳＰＴＮ＿ＣＭＰａのタイミング設定データは、４ビットを含むとする。タイミング設定データの最上位ビットは４００ｐｓに対応し、最下位ビットは５０ｐｓに対応する。タイミング設定データが、［１１１１］のときパルス幅は７５０ｐｓとなり、［０００１］のときパルス幅は５０ｐｓとなる。
【００８２】
そして電流調節部３０は、温度に応じて基準パルス幅を変更することにより、パルス電流ＩＳＲＣ、ＩＳＩＮＫのパルス幅を調節する。たとえば基準パルス幅（基準タイミング）を１００ｐｓから、８０ｐｓに変更すれば、パルス幅は２０％減少し、１２０ｐｓに変更すれば、パルス幅を２０％増加させることができる。
【００８３】
（第７の調節方法）
インタフェース回路４５、４６のタイミング発生器ＴＧは、所定のタイミングのセットを生成可能に構成される。そして、タイミング発生器ＴＧには、切りかえ可能な複数のタイミングのセットが用意されている。
たとえば第１のセットは、（４００ｐｓ、２００ｐｓ、１００ｐｓ、５０ｐｓ）であり、第２のセットは、各タイミングが第１のセットより小さな（３００ｐｓ、１５０ｐｓ、７５ｐｓ、２５ｐｓ）であり、第３のセットは、各タイミングが第１のセットより大きな（５００ｐｓ、３００ｐｓ、１５０ｐｓ、７５ｐｓ）である。
タイミング設定データ［１１１１］に対するパルス幅は、第１のセットを用いるとき７５０ｐｓであるのに対して、第２のセットを用いたとき５５０ｐｓ、第３のセットを用いるとき１０２５ｐｓとなる。
【００８４】
このように、タイミング発生器ＴＧにおいて利用するタイミングのセットを切りかえることにより、制御パターンＳＰＴＮ＿ＣＭＰａ、ＳＰＴＮ＿ＣＭＰｂを修正せずとも、パルス電流ＩＳＲＣ、ＩＳＩＮＫのパルス幅を修正できる。
【００８５】
以上が補償方法の具体例である。上述の、あるいは後述の補償方法は、任意に組み合わせて利用してもよい。
【００８６】
このように、実施の形態に係る試験装置２によれば、温度に応じて補償電流の量を調節することにより、幅広い温度範囲において、電源電圧ＶＤＤを安定化できる。
【００８７】
実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【００８８】
実施の形態では、補償電流ＩＣＭＰによって、電源電圧の変動がゼロであるような、つまり出力インピーダンスがゼロの理想電源の環境を実現する場合を説明したが、本発明はそれに限定されない。つまり、意図的な電源電圧変動を引き起こすような補償電流ＩＣＭＰの波形を計算し、その補償電流波形が得られるように制御パターンＳＰＴＮ＿ＣＭＰを規定しておいてもよい。この場合、制御パターンＳＰＴＮ＿ＣＭＰに応じて任意の電源環境をエミュレートすることが可能となる。
【００８９】
実施の形態では、電源補償回路２０がソース補償回路２０ａとシンク補償回路２０ｂを含む場合を説明したが、本発明はそれには限定されず、いずれか一方のみの構成としてもよい。
【００９０】
ソース補償回路２０ａのみ設ける場合、ソース補償回路２０ａに定常的な電流ＩＤＣを発生させてもよい。そして、電源電流ＩＤＤが動作電流ＩＯＰに対して不足するときは、ソース補償回路２０ａが発生する電流ＩＳＲＣを、定常的な電流ＩＤＣから相対的に増加させてもよい。反対に、電源電流ＩＤＤが動作電流ＩＯＰに対して過剰なときは、ソース補償回路２０ａが発生する電流ＩＳＲＣを、定常的な電流ＩＤＣから相対的に減少させてもよい。
シンク補償回路２０ｂのみ設ける場合、シンク補償回路２０ｂに定常的な電流ＩＤＣを発生させてもよい。そして、電源電流ＩＤＤが動作電流ＩＯＰに対して不足するときは、シンク補償回路２０ｂが発生する電流ＩＳＩＮＫを、定常的な電流ＩＤＣから相対的に減少させてもよい。反対に、電源電流ＩＤＤが動作電流ＩＯＰに対して過剰なときは、シンク補償回路２０ｂが発生する電流ＩＳＩＮＫを、定常的な電流ＩＤＣから相対的に増加させてもよい。
これにより、試験装置全体の消費電流は、定常的な電流ＩＤＣ分増加するが、それと引きかえに、単一のスイッチのみで、補償電流ＩＳＲＣ、ＩＳＩＮＫを発生させることができる。
【００９１】
実施の形態では、ＤＵＴ１に流れる動作電流ＩＯＰは、温度に応じて波形そのものは保存しながら、振幅レベルが変化するものとして説明したが、本発明の適用範囲は、かかる場合に限定されない。たとえば温度が大きく変化すると、動作電流ＩＯＰの電流値が温度に応じて大きく変化し、これによってＤＵＴ１内部のトランジスタの動作特性、具体的には信号の伝搬遅延が変化する。この伝搬遅延の変化は、動作電流ＩＯＰの波形の変化となって現れる場合も考えられる。この場合、温度の変化による動作電流ＩＯＰの波形の変化に応じて、ＤＵＴ１に対して供給すべき補償電流ＩＣＭＰをあらかじめ求めておき、動作温度に応じて適切な補償電流ＩＣＭＰを供給してもよい。このとき電流調節部３０は、補償パルス電流ＩＳＲＣ、ＩＳＩＮＫの振幅とパルス幅の両方を調節してもよいし、制御パターンＳＰＴＮ＿ＣＭＰａ、ＳＰＴＮ＿ＣＭＰｂを変更してもよい。
【符号の説明】
【００９２】
１…ＤＵＴ、２…試験装置、ＰＧ…パターン発生器、ＴＧ…タイミング発生器、ＦＣ…波形整形器、４…インタフェース回路、ＤＲ…ドライバ、１０…メイン電源、２０…電源補償回路、２０ａ…ソース補償回路、２０ｂ…シンク補償回路、３０…電流調節部、Ｐ１…電源端子、Ｐ２…接地端子、Ｐ３…Ｉ／Ｏ端子、ＳＷ１…ソーススイッチ、ＳＷ２…シンクスイッチ、２２…電圧源、２４ａ…ソース電流源、２４ｂ…シンク電流源、２６…電流Ｄ／Ａコンバータ、Ｍ１…第１トランジスタ、Ｍ２…第２トランジスタ。
【図１】
2012122759.tif 000003
【図２】
2012122759.tif 000004
【図３】
2012122759.tif 000005
【図４】
2012122759.tif 000006
【図５】
2012122759.tif 000007
【図６】
2012122759.tif 000008