(57)【要約】【課題】素子面積を減少させることができるとともに、製造コストを低減することができるＭＥＭＳ素子を提供する。【解決手段】半導体基板２０と、半導体基板２０の主面２０ａに、半導体基板２０と相対変位可能に設けられた可動部３３と、半導体基板２０の主面２０ａ上に、可動部３３を覆うように設けられた蓋部５０と、半導体基板２０の主面２０ａであって、かつ、蓋部５０の外側の領域に設けられた第１の電極端子４１と、蓋部５０の半導体基板２０と対向する面に形成されており、第１の電極端子４１と可動部３３とを電気的に接続する第１の配線５１とを有する。【選択図】図２
2012122838.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の主面に、前記半導体基板に対して相対変位可能に設けられた可動部と、
前記半導体基板の前記主面上に、前記可動部を覆うように設けられた蓋部と、
前記半導体基板の前記主面であって、前記蓋部の外側の領域に設けられた第１の電極端子と、
前記蓋部の前記半導体基板と対向する面に形成されており、前記第１の電極端子と前記可動部とを電気的に接続する第１の配線と
を有する、ＭＥＭＳ素子。
【請求項２】
前記蓋部は、前記半導体基板と対向する面に凹部が形成されており、
前記第１の配線は、前記凹部内に形成されている、請求項１に記載のＭＥＭＳ素子。
【請求項３】
前記凹部は、開口径が深さ方向に減少するものである、請求項２に記載のＭＥＭＳ素子。
【請求項４】
前記蓋部は、熱圧着接合、半田接合又は共晶結合により前記半導体基板に接合されたものである、請求項１から請求項３のいずれかに記載のＭＥＭＳ素子。
【請求項５】
前記半導体基板の前記主面に設けられており、前記半導体基板に固定された固定部と、
前記半導体基板の前記主面であって、前記蓋部の外側の領域に設けられた第２の電極端子と、
前記蓋部の前記半導体基板と対向する面に形成されており、前記第２の電極端子と前記固定部とを電気的に接続する第２の配線と
を有し、
前記蓋部は、前記半導体基板の前記主面上に、前記可動部と前記固定部とを覆うように設けられている、請求項１から請求項４のいずれかに記載のＭＥＭＳ素子。
【請求項６】
半導体基板の主面に、前記半導体基板に対して相対変位可能な可動部を形成する可動部形成工程と、
前記半導体基板の前記主面であって、蓋部が設けられる領域の外側に第１の電極端子を形成する電極端子形成工程と、
前記蓋部の一の面に前記第１の電極端子と前記可動部とを電気的に接続するための第１の配線を形成する配線形成工程と、
前記第１の配線が形成された前記蓋部を、前記蓋部の前記一の面が前記半導体基板の前記主面と対向した状態で前記蓋部が前記可動部を覆うとともに、前記第１の電極端子と前記可動部とが前記第１の配線を介して電気的に接続されるように、前記半導体基板に接合する接合工程と
を有する、ＭＥＭＳ素子の製造方法。
【請求項７】
前記蓋部の前記一の面に凹部を形成する凹部形成工程を有し、
前記配線形成工程は、前記凹部内に前記第１の配線を形成するものである、請求項６に記載のＭＥＭＳ素子の製造方法。
【請求項８】
前記凹部形成工程は、シリコン基板よりなる前記蓋部の前記一の面をアルカリ性のエッチング液によりエッチングすることによって、開口径が深さ方向に減少するように、前記凹部を形成するものである、請求項７に記載のＭＥＭＳ素子の製造方法。
【請求項９】
前記接合工程は、前記蓋部を、熱圧着接合、半田接合又は共晶結合により前記半導体基板に接合するものである、請求項６から請求項８のいずれかに記載のＭＥＭＳ素子の製造方法。
【請求項１０】
前記可動部形成工程は、前記半導体基板の前記主面に、前記可動部とともに、前記半導体基板に固定された固定部を形成するものであり、
前記電極端子形成工程は、前記蓋部が設けられる領域の外側に、前記第１の電極端子とともに第２の電極端子を形成するものであり、
前記配線形成工程は、前記蓋部の前記一の面に、前記第１の配線とともに、前記第２の電極端子と前記固定部とを電気的に接続するための第２の配線を形成するものであり、
前記接合工程は、前記第１の配線と前記第２の配線とが形成された前記蓋部を、前記蓋部の前記一の面が前記半導体基板の前記主面と対向した状態で前記蓋部が前記可動部と前記固定部とを覆うとともに、前記第１の電極端子と前記可動部とが前記第１の配線を介して電気的に接続され、前記第２の電極端子と前記固定部とが前記第２の配線を介して電気的に接続されるように、前記半導体基板に接合するものである、請求項６から請求項９のいずれかに記載のＭＥＭＳ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＥＭＳ素子及びＭＥＭＳ素子の製造方法に関する。
【背景技術】
【０００２】
例えば、加速度センサ、振動子、メカニカルフィルタ等の機能を有するＭＥＭＳ素子が開発されている。
【０００３】
ＭＥＭＳ素子として、例えばＳＯＩ基板よりなる半導体基板に形成されているものがある。ＳＯＩ基板は、支持基板上に絶縁層が形成されており、絶縁層上に導体層（活性層）が形成されている。支持基板は、例えばＳｉより形成され、絶縁層は、例えばＳｉＯ２より形成されている。さらに、絶縁層上に形成されている導体層は、例えば導電性シリコンより形成されている。
【０００４】
このようなＳＯＩ基板よりなる半導体基板に形成されているＭＥＭＳ素子として、半導体基板と、台座支持部と、梁と、可動部と、端子部と、配線部と、台座部と、キャップとを備えたＭＥＭＳ素子の例が開示されている（例えば特許文献１参照）。台座支持部は、半導体基板に固定され、所定領域を囲むように形成されている。梁は、半導体基板に接続され、所定領域内に形成されている。可動部は、梁に接続され、かつ、所定領域内の空間に懸架されている。端子部は、台座支持部に囲まれた所定領域の外側に形成されている。配線部は、可動部と端子部とを台座支持部を貫通して接続する。台座部は、台座支持部及び配線部上に形成され、所定領域を囲むように形成されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−０４６０７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところが、上記したＭＥＭＳ素子には、以下のような問題がある。
【０００７】
ＭＥＭＳ素子には、アルミニウム（Ａｌ）とポリシリコン（Ｓｉ）よりなり、端子部と可動部とを電気的に接続する配線が形成される。配線は、例えば可動部が接続されている梁等を含む本体素子に形成されることがある。
【０００８】
ところが、例えば加速度センサの高機能化に伴って、可動部の本数が増加する等、可動部のパターンが複雑化することがある。従って、端子部から一の可動部との間に、例えば他の可動部が形成されていることがある。このような配置において、本体素子に配線を形成するときは、端子部と一の可動部とを接続する配線を、他の可動部を避けるように配置する必要があるため、配線パターンが複雑になるとともに、ＭＥＭＳ素子の面積が大きくなるという問題がある。
【０００９】
他の可動部を避けるように、容易に配線を配置するためには、蓋部（キャップ）に開口部を形成し、開口部に可動部と電気的に接続された貫通電極を設けるとともに、蓋部の上面に貫通電極と端子部とを電気的に接続するための配線を形成することが考えられる。しかし、蓋部に開口部を形成し、開口部に貫通電極を設ける工程を有するため、製造コストが増大するという問題がある。
【００１０】
本発明は上記の点に鑑みてなされたものであり、素子面積を減少させることができるとともに、製造コストを低減することができるＭＥＭＳ素子を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
【００１２】
第１の発明に係るＭＥＭＳ素子は、半導体基板と、前記半導体基板の主面に、前記半導体基板に対して相対変位可能に設けられた可動部と、前記半導体基板の前記主面上に、前記可動部を覆うように設けられた蓋部と、前記半導体基板の前記主面であって、前記蓋部の外側の領域に設けられた第１の電極端子と、前記蓋部の前記半導体基板と対向する面に形成されており、前記第１の電極端子と前記可動部とを電気的に接続する第１の配線とを有する。
【００１３】
第２の発明は、第１の発明に係るＭＥＭＳ素子において、前記蓋部は、前記半導体基板と対向する面に凹部が形成されており、前記第１の配線は、前記凹部内に形成されている。
【００１４】
第３の発明は、第２の発明に係るＭＥＭＳ素子において、前記凹部は、開口径が深さ方向に減少するものである。
【００１５】
第４の発明は、第１の発明から第３の発明のいずれかに係るＭＥＭＳ素子において、前記蓋部は、熱圧着接合、半田接合又は共晶結合により前記半導体基板に接合されたものである。
【００１６】
第５の発明は、第１の発明から第４の発明のいずれかに係るＭＥＭＳ素子において、前記半導体基板の前記主面に設けられており、前記半導体基板に固定された固定部と、前記半導体基板の前記主面であって、前記蓋部の外側の領域に設けられた第２の電極端子と、前記蓋部の前記半導体基板と対向する面に形成されており、前記第２の電極端子と前記固定部とを電気的に接続する第２の配線とを有し、前記蓋部は、前記半導体基板の前記主面上に、前記可動部と前記固定部とを覆うように設けられている。
【００１７】
第６の発明に係るＭＥＭＳ素子の製造方法は、半導体基板の主面に、前記半導体基板に対して相対変位可能な可動部を形成する可動部形成工程と、前記半導体基板の前記主面であって、蓋部が設けられる領域の外側に第１の電極端子を形成する電極端子形成工程と、前記蓋部の一の面に前記第１の電極端子と前記可動部とを電気的に接続するための第１の配線を形成する配線形成工程と、前記第１の配線が形成された前記蓋部を、前記蓋部の前記一の面が前記半導体基板の前記主面と対向した状態で前記蓋部が前記可動部を覆うとともに、前記第１の電極端子と前記可動部とが前記第１の配線を介して電気的に接続されるように、前記半導体基板に接合する接合工程とを有する。
【００１８】
第７の発明は、第６の発明に係るＭＥＭＳ素子の製造方法において、前記蓋部の前記一の面に凹部を形成する凹部形成工程を有し、前記配線形成工程は、前記凹部内に前記第１の配線を形成するものである。
【００１９】
第８の発明は、第７の発明に係るＭＥＭＳ素子の製造方法において、前記凹部形成工程は、シリコン基板よりなる前記蓋部の前記一の面をアルカリ性のエッチング液によりエッチングすることによって、開口径が深さ方向に減少するように、前記凹部を形成するものである。
【００２０】
第９の発明は、第６の発明から第８の発明のいずれかに係るＭＥＭＳ素子の製造方法において、前記接合工程は、前記蓋部を、熱圧着接合、半田接合又は共晶結合により前記半導体基板に接合するものである。
【００２１】
第１０の発明は、第６の発明から第９の発明のいずれかに係るＭＥＭＳ素子の製造方法において、前記可動部形成工程は、前記半導体基板の前記主面に、前記可動部とともに、前記半導体基板に固定された固定部を形成するものであり、前記電極端子形成工程は、前記蓋部が設けられる領域の外側に、前記第１の電極端子とともに第２の電極端子を形成するものであり、前記配線形成工程は、前記蓋部の前記一の面に、前記第１の配線とともに、前記第２の電極端子と前記固定部とを電気的に接続するための第２の配線を形成するものであり、前記接合工程は、前記第１の配線と前記第２の配線とが形成された前記蓋部を、前記蓋部の前記一の面が前記半導体基板の前記主面と対向した状態で前記蓋部が前記可動部と前記固定部とを覆うとともに、前記第１の電極端子と前記可動部とが前記第１の配線を介して電気的に接続され、前記第２の電極端子と前記固定部とが前記第２の配線を介して電気的に接続されるように、前記半導体基板に接合するものである。
【発明の効果】
【００２２】
本発明によれば、素子面積を減少させることができるとともに、製造コストを低減することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の第１の実施の形態に係るＭＥＭＳ素子の構成を模式的に示す平面図である。
【図２】本発明の第１の実施の形態に係るＭＥＭＳ素子の構成を模式的に示す断面図（その１）である。
【図３】本発明の第１の実施の形態に係るＭＥＭＳ素子の構成を模式的に示す断面図（その２）である。
【図４】本発明の第１の実施の形態に係るＭＥＭＳ素子の構成を模式的に示す断面図（その３）である。
【図５】本発明の第１の実施の形態に係るＭＥＭＳ素子の構成を模式的に示す断面図（その４）である。
【図６】本発明の第１の実施の形態に係るＭＥＭＳ素子が加速度センサとして動作している状態を模式的に示す平面図である。
【図７】本発明の第１の実施の形態に係るＭＥＭＳ素子の製造方法を模式的に示す断面図（その１）である。
【図８】本発明の第１の実施の形態に係るＭＥＭＳ素子の製造方法を模式的に示す断面図（その２）である。
【図９】本発明の第１の実施の形態に係るＭＥＭＳ素子の製造方法を模式的に示す断面図（その３）である。
【図１０】本発明の第１の実施の形態に係るＭＥＭＳ素子の製造方法を模式的に示す断面図（その４）である。
【図１１】本発明の第１の実施の形態に係るＭＥＭＳ素子の製造方法を模式的に示す断面図（その５）である。
【図１２】本発明の第１の実施の形態に係るＭＥＭＳ素子の製造方法を模式的に示す断面図（その６）である。
【図１３】本発明の第１の実施の形態に係るＭＥＭＳ素子の製造方法を模式的に示す断面図（その７）である。
【図１４】本発明の第１の実施の形態に係るＭＥＭＳ素子の製造方法を模式的に示す断面図（その８）である。
【図１５】本発明の第１の実施の形態に係るＭＥＭＳ素子の製造方法を模式的に示す断面図（その９）である。
【図１６】比較例１に係るＭＥＭＳ素子の構成を模式的に示す平面図である。
【図１７】比較例１に係るＭＥＭＳ素子の構成を模式的に示す断面図である。
【図１８】比較例２に係るＭＥＭＳ素子の構成を模式的に示す断面図である。
【図１９】本発明の第２の実施の形態に係るＭＥＭＳ素子の構成を模式的に示す平面図である。
【図２０】本発明の第２の実施の形態に係るＭＥＭＳ素子の構成を模式的に示す断面図（その１）である。
【図２１】本発明の第２の実施の形態に係るＭＥＭＳ素子の構成を模式的に示す断面図（その２）である。
【図２２】本発明の第２の実施の形態に係るＭＥＭＳ素子の構成を模式的に示す断面図（その３）である。
【図２３】本発明の第２の実施の形態に係るＭＥＭＳ素子の構成を模式的に示す断面図（その４）である。
【図２４】本発明の第２の実施の形態に係るＭＥＭＳ素子の製造方法を模式的に示す断面図（その１）である。
【図２５】本発明の第２の実施の形態に係るＭＥＭＳ素子の製造方法を模式的に示す断面図（その２）である。
【図２６】本発明の第２の実施の形態に係るＭＥＭＳ素子の製造方法を模式的に示す断面図（その３）である。
【図２７】本発明の第２の実施の形態に係るＭＥＭＳ素子の製造方法を模式的に示す断面図（その４）である。
【図２８】本発明の第２の実施の形態に係るＭＥＭＳ素子の製造方法を模式的に示す断面図（その５）である。
【図２９】本発明の第２の実施の形態に係るＭＥＭＳ素子の製造方法を模式的に示す断面図（その６）である。
【図３０】本発明の第２の実施の形態に係るＭＥＭＳ素子の製造方法を模式的に示す断面図（その７）である。
【図３１】本発明の第２の実施の形態に係るＭＥＭＳ素子の製造方法を模式的に示す断面図（その８）である。
【図３２】本発明の第２の実施の形態に係るＭＥＭＳ素子の製造方法を模式的に示す断面図（その９）である。
【発明を実施するための形態】
【００２４】
次に、本発明を実施するための形態について図面と共に説明する。なお、以下において、図示を容易にするために、平面図であっても断面図と同一のハッチングを施す場合がある。
（第１の実施の形態）
始めに、本発明の第１の実施の形態に係る微小電気機械システム素子（以下「ＭＥＭＳ素子」という。）及びＭＥＭＳ素子の製造方法を説明する。
【００２５】
最初に、図１から図５を参照し、本実施の形態に係るＭＥＭＳ素子を説明する。
【００２６】
図１は、本実施の形態に係るＭＥＭＳ素子の構成を模式的に示す平面図である。
【００２７】
ＭＥＭＳ素子１０は、半導体基板２０、支持部３０、第１の梁部３１、第２の梁部３２、可動部３３、固定部３４、第１の電極端子４１、第２の電極端子４２、蓋部５０、第１の配線５１及び第２の配線５２を有する。また、半導体基板２０の主面２０ａであって、第１の梁部３１、第２の梁部３２、可動部３３及び固定部３４が形成されている領域を、素子形成領域ＤＡと称する。素子形成領域ＤＡに形成されている部分は、本体素子に相当する。
【００２８】
なお、図１では、図示を容易にするために、蓋部５０、第１の配線５１及び第２の配線５２の図示を省略している。ただし、図１において、半導体基板２０の主面２０ａであって、蓋部５０が設けられている領域を、点線で囲まれた領域Ｉで示す。そして、蓋部５０の第１の配線５１が形成されている領域を、点線で囲まれた領域IIで示し、蓋部５０の第２の配線５２が形成されている領域を、点線で囲まれた領域IIIで示す。
【００２９】
支持部３０は、半導体基板２０の主面２０ａであって、素子形成領域ＤＡを囲むように形成されている。
【００３０】
第１の梁部３１及び第２の梁部３２は、素子形成領域ＤＡに形成されている。第１の梁部３１及び第２の梁部３２は、下層の半導体基板２０に固定されている。図１に示すように、第１の梁部３１は、支持部３０の後述する第１の電極端子４１が形成されている側と直接接続されていなくてもよく、第２の梁部３２は、支持部３０の後述する第２の電極端子４２が形成されている側と直接接続されていなくてもよい。
【００３１】
可動部３３は、素子形成領域ＤＡに複数設けられており、複数の可動部３３が第１の梁部３１に接続されている。可動部３３は、半導体基板２０に対して相対変位可能に設けられており、例えば加速度センサの質量部として機能する。
【００３２】
固定部３４は、素子形成領域ＤＡに複数設けられており、複数の固定部３４が第２の梁部３２に接続されている。固定部３４は、半導体基板２０に固定されている。複数の可動部３３及び固定部３４は、交互に配置されており、隣り合う固定部３４がそれぞれ可動部３３を挟み込むように設けられている。可動部３３と固定部３４とは、容量素子を構成しており、可動部３３がＹ方向に変位するときに、可動部３３と固定部３４との間の容量が変化することによって、Ｙ方向の加速度を検出できるように構成されている。
【００３３】
第１の梁部３１が接続されている支持部３０の上面には、可動部側電極３５が形成されており、第２の梁部３２が接続されている支持部３０の上面には、固定部側電極３６が形成されている。可動部側電極３５は、後述する第１の配線５１に電気的に接続されており、固定部側電極３６は、後述する第２の配線５２に電気的に接続されている。可動部側電極３５は、第１の梁部３１の上面及び可動部３３の上面にも形成されていてもよく、固定部側電極３６は、第２の梁部３２の上面及び固定部３４の上面にも形成されていてもよい。
【００３４】
支持部３０の上面には、素子形成領域ＤＡから領域Ｉの外側の領域へ延在するように、配線部４３、４４が形成されている。配線部４３は、後述する第１の配線５１と電気的に接続されており、配線部４４は、後述する第２の配線５２と電気的に接続されている。
【００３５】
第１の電極端子４１は、半導体基板２０の主面２０ａであって、蓋部５０が設けられている領域Ｉの外側の領域に形成されている。第１の電極端子４１は、後述する第１の配線５１により、可動部側電極３５と電気的に接続されている。すなわち、可動部３３は、可動部側電極３５、第１の配線５１を介し、第１の電極端子４１と電気的に接続されている。
【００３６】
第２の電極端子４２は、半導体基板２０の主面２０ａであって、蓋部５０が設けられている領域Ｉの外側の領域に形成されている。第２の電極端子４２は、後述する第２の配線５２により、固定部側電極３６と電気的に接続されている。すなわち、固定部３４は、固定部側電極３６、第２の配線５２を介し、第２の電極端子４２と電気的に接続されている。
【００３７】
なお、第１の電極端子４１、第２の電極端子４２、配線部４３及び配線部４４は、主面２０ａ上に、図示しない絶縁膜を介して形成されていてもよい。これにより、各電極端子及び各配線部の半導体基板２０との電気的な絶縁性を確保することができる。
【００３８】
図２から図５は、本実施の形態に係るＭＥＭＳ素子の構成を模式的に示す断面図である。図２から図５は、それぞれ図１におけるＡ−Ａ線、Ｂ−Ｂ線、Ｃ−Ｃ線、Ｄ−Ｄ線に沿う断面図である。
【００３９】
半導体基板２０として、ＳＯＩ（Silicon  On  Insulator）基板が用いられている。ＳＯＩ基板は、支持基板２１上に絶縁層２２が形成されており、絶縁層２２上に導体層（活性層）２３が形成されている。支持基板２１は、例えば、シリコン（Ｓｉ）により形成することができる。絶縁層２２は、例えば、酸化シリコン（ＳｉＯ２）により形成することができる。導体層２３は、例えば導電性シリコン（Ｓｉ）により形成することができる。
【００４０】
支持基板２１の厚さは、例えば、数十〜数百μｍとすることができる。絶縁層２２の厚さは、例えば、数〜数十μｍとすることができる。導体層２３の厚さは、例えば、数十〜数百μｍとすることができる。本実施の形態では、ＳＯＩ基板を用いた例を説明するが、半導体基板２０としてＳＯＩ基板に限定されるものではなく、例えば、表面ＭＥＭＳ技術を用いた導電性ポリシリコン、または、例えば、ニッケル（Ｎｉ）等のめっき金属を導体層として用いてもよい。
【００４１】
図２から図５に示すように、導体層２３及び絶縁層２２を加工することによって、支持部３０、第１の梁部３１、第２の梁部３２、可動部３３及び固定部３４が形成されている。すなわち、導体層２３及び絶縁層２２をパターニングして、支持部３０、第１の梁部３１、第２の梁部３２、可動部３３及び固定部３４が形成されている。
【００４２】
第１の梁部３１、第２の梁部３２及び固定部３４では、導体層２３が下層の絶縁層２２を介して支持基板２１に固定されている。一方、可動部３３では、導体層２３の下層に形成されている絶縁層２２は除去され、空間に懸架された状態となっている。従って、可動部３３は、半導体基板２０の素子形成領域ＤＡに、第１の梁部３１、第２の梁部３２及び固定部３４に対して相対変位可能に設けられている。
【００４３】
蓋部５０は、半導体基板２０の主面２０ａ上に、素子形成領域ＤＡを覆うように形成されている。蓋部５０の半導体基板２０と対向する面には、凹部５３が形成されている。蓋部５０は、例えばシリコン基板、ガラス基板等の各種の基板により形成することができる。
【００４４】
蓋部５０は、例えば熱圧着接合、半田接合、共晶結合等により、支持部３０と接合されている。このとき、素子形成領域ＤＡは、気密封止されていることが好ましい。
【００４５】
第１の配線５１は、蓋部５０の半導体基板２０と対向する面に形成されている。また、第１の配線５１は、凹部５３内、すなわち凹部５３の底面に形成されている。前述したように、第１の配線５１は、配線部４３と可動部側電極３５とを電気的に接続するように形成されている。
【００４６】
第２の配線５２は、蓋部５０の半導体基板２０と対向する面に形成されている。また、第２の配線５２は、凹部５３内、すなわち凹部５３の底面に形成されている。前述したように、第２の配線５２は、配線部４４と固定部側電極３６とを電気的に接続するように形成されている。
【００４７】
凹部５３の深さは、凹部５３の底面に第１の配線５１及び第２の配線５２が形成された場合でも、蓋部５０が第１の梁部３１、第２の梁部３２、可動部３３及び固定部３４と接触しないような深さを有することが好ましい。
【００４８】
また、凹部５３は、凹部５３の開口径が深さ方向に徐々に減少するテーパ形状を有することが好ましい。凹部５３がテーパ形状を有することにより、凹部５３の側壁に第１の配線５１及び第２の配線５２を容易に形成することができるからである。後述するように、蓋部５０が、例えば半導体基板２０と対向する面が（１００）面方位を有するシリコン単結晶基板であるときに、このようなテーパ形状を有する凹部５３を容易に形成することができる。
【００４９】
次に、図６を参照し、本実施の形態に係るＭＥＭＳ素子の動作について説明する。
【００５０】
図６は、本実施の形態に係るＭＥＭＳ素子が加速度センサとして動作している状態を模式的に示す平面図である。
【００５１】
加速度がＹ方向に印加されると、可動部３３が弾性変形してＹ方向に移動する。これにより、可動部３３と固定部３４の間のＹ方向の距離が変化する。従って、可動部３３と固定部３４とで構成される容量素子の静電容量が変化する。この静電容量の変化を外部電気回路などにより検知することによって、加速度を測定することができる。可動部３３は、第１の配線５１を介して第１の電極端子４１に接続されており、固定部３４は、第２の配線５２を介して第２の電極端子４２に接続されている。従って、ＭＥＭＳ素子１０と別の容量計測用回路に第１の電極端子４１及び第２の電極端子４２を電気的に接続することによって、可動部３３と固定部３４との間の静電容量の変化を計測することができる。あるいは、ＭＥＭＳ素子１０と同一の半導体基板２０上に、容量計測用回路を形成し、この容量計測用回路に第１の電極端子４１及び第２の電極端子４２、又は可動部側電極３５及び固定部側電極３６を電気的に接続するようにしてもよい。
【００５２】
次に、図７から図１５を参照し、本実施の形態に係るＭＥＭＳ素子の製造方法について説明する。図７から図１５は、本実施の形態に係るＭＥＭＳ素子の製造方法を模式的に示す断面図である。なお、図７及び図１５は、図１におけるＡ−Ａ線に沿う断面図を示し、図８、図９及び図１４は、図１におけるＢ−Ｂ線に沿う断面図を示し、図１０から図１３は、図１におけるＣ−Ｃ線に沿う断面図を示す。なお、図７から図１５において、図１から図５と同一部分については、同一符号を付し、その説明は省略する場合がある。
【００５３】
始めに、図７に示す工程では、導体層２３上に、例えばスパッタリング法により、例えばアルミニウム（Ａｌ）よりなる導電膜を形成した後、フォトリソグラフィ技術及びエッチング技術を用いることにより、導電膜をパターニングする。これにより、半導体基板２０の主面２０ａに、可動部側電極３５、配線部４３及び第１の電極端子４１を形成する（電極端子形成工程）。また、図示を省略するが、図１に示す固定部側電極３６、配線部４４及び第２の電極端子４２も、導電膜をパターニングすることにより形成される。そして、第１の電極端子４１と第２の電極端子４２とは、蓋部５０が設けられる領域Ｉの外側の領域に形成される。
【００５４】
導電膜の材料として、アルミニウム（Ａｌ）に限定されるものではなく、例えば金（Ａｕ）線、半田等のボンディング材との組み合わせにより、例えば、金（Ａｕ）、銅（Ｃｕ）等の各種の金属材料等を用いることができる。
【００５５】
次いで、図８に示す工程では、フォトリソグラフィ技術及びエッチング技術を用いることにより、導体層２３をパターニングし、支持部３０及び可動部３３を形成する。また、図示を省略するが、図１に示す第１の梁部３１、第２の梁部３２及び固定部３４も、導体層２３をパターニングすることにより形成される。
【００５６】
次いで、図９に示す工程では、可動部３３の下層における絶縁層２２をエッチングにより除去することにより、可動部３３を空間に懸架する。これにより、図１のＹ方向に移動可能な可動部３３を形成することができる（可動部形成工程）。一方、第１の梁部３１、第２の梁部３２及び固定部３４の下層における絶縁層２２は除去しない。これにより、第１の梁部３１、第２の梁部３２及び固定部３４を、絶縁層２２を介して支持基板２１に固定することができる。
【００５７】
次いで、図１０に示す工程では、蓋部５０の半導体基板２０と対向する面（下面）に凹部５３を形成する（凹部形成工程）。
【００５８】
蓋部５０が例えばシリコン基板よりなるときは、例えば水酸化カリウム（ＫＯＨ）、テトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）等のアルカリ性のエッチング液を用いたウェットエッチングにより、蓋部５０の半導体基板２０と対向する面（下面）に凹部５３を形成することができる。
【００５９】
更に、蓋部５０が、下面が（１００）面方位を有するシリコン単結晶基板よりなり、上記したアルカリ性のエッチング液を用いてエッチングするときは、エッチング速度の異方性に起因し、シリコン単結晶基板は、（１１１）面が露出するようにエッチングされる。これにより、凹部５３の開口径が深さ方向に徐々に減少するテーパ形状を有するように形成することができ、後述する導電膜５４が凹部５３の側壁を被覆できず、導電膜５４が凹部５３の側壁で途切れることを防止できる。
【００６０】
あるいは、蓋部５０が例えばガラス基板よりなるときは、例えばフッ酸等のエッチング液を用いたウェットエッチングにより、蓋部５０の下面に凹部５３を形成することができる。
【００６１】
次いで、図１１に示す工程では、蓋部５０の半導体基板２０と対向する面に、導電膜５４を形成する。
【００６２】
例えばスパッタリング法により、例えばアルミニウム（Ａｌ）よりなる導電膜５４を形成する。
【００６３】
蓋部５０が例えばシリコン基板よりなるときは、蓋部５０の半導体基板２０と対向する面に、予め、例えばＣＶＤ（Chemical  Vapor  Deposition）法により、例えば酸化シリコンよりなる絶縁膜を形成しておき、絶縁膜を介して導電膜５４を形成するようにしてもよい。
【００６４】
次いで、図１２に示す工程では、導電膜５４が形成されている蓋部５０の半導体基板２０と対向する面に、レジスト膜５５を形成し、フォトリソグラフィ技術を用いることにより、レジスト膜５５をパターニングする。これにより、第１の配線５１及び第２の配線５２を形成するためのマスクパターンを形成する。
【００６５】
次いで、図１３に示す工程では、レジスト膜５５よりなるマスクパターンを用いたエッチング技術により、導電膜５４をパターニングする。これにより、第１の配線５１及び第２の配線５２を形成することができる（配線形成工程）。
【００６６】
導電膜５４が例えばアルミニウム（Ａｌ）よりなるときは、エッチング技術として、アルカリ性のエッチング液を用いたウェットエッチング、又は、例えば塩素ガス（Ｃｌ２）等のエッチングガスを用いたドライエッチングを用いることができる。
【００６７】
次いで、図１４及び図１５に示す工程では、蓋部５０を半導体基板２０の支持部３０に接合する（接合工程）。接合方法として、例えば熱圧着接合、プラズマやイオンによる表面活性化を用いた常温接合等の直接接合を用いることができる。また、例えば半田接合、共晶結合等の間接接合を用いることができる。更に、例えばガラスフリット等の接着剤による接合を用いることができる。
【００６８】
例えば、蓋部５０を、凹部５３が形成された面が半導体基板２０の主面２０ａと対向した状態で蓋部５０が素子形成領域ＤＡを覆うように、半導体基板２０の支持部３０上に配置し、蓋部５０を支持部３０に加圧した状態で熱処理することによって、蓋部５０を支持部３０に接合する。このとき、図１におけるＢ−Ｂ線に沿う断面では、図１４に示すように、蓋部５０の第１の配線５１が形成されていない部分と、支持部３０の可動部側電極３５が形成されていない部分とが接合される。また、図１におけるＡ−Ａ線に沿う断面では、図１５に示すように、第１の配線５１と、可動部側電極３５が接合されるとともに、第１の配線５１と、配線部４３が接合される。その結果、図１におけるＢ−Ｂ線に沿う断面では、図３に示すように、蓋部５０と支持部３０とが接合される。そして、図１におけるＡ−Ａ線に沿う断面では、図２に示すように、第１の配線５１と可動部側電極３５とが接合されるとともに、第１の配線５１と配線部４３とが接合される。また、図示を省略するが、第２の配線５２と固定部側電極３６とが接合されるとともに、第２の配線５２と配線部４４とが接合される。
【００６９】
蓋部５０を熱圧着接合、半田接合又は共晶結合により支持部３０に接合することによって、第１の電極端子４１と可動部側電極３５とを、第１の配線５１を介して電気的に良好に接続することができる。また、蓋部５０を熱圧着接合、半田接合又は共晶結合により支持部３０に接合することによって、第２の電極端子４２と固定部側電極３６とを、第２の配線５２を介して電気的に良好に接続することができる。
【００７０】
また、蓋部５０を支持部３０に接合する際、真空中等の減圧雰囲気下で接合することによって、素子形成領域ＤＡを真空封止してもよい。あるいは、例えば窒素（Ｎ２）ガス等の不活性雰囲気ガス中で接合することによって、素子形成領域ＤＡを不活性雰囲気下で封止してもよい。
【００７１】
また、上記した工程は、素子ごとに、すなわちチップレベルで行ってもよい。しかし、素子を個片化していない状態で、すなわちウェハレベルで行ってもよい。そして、上記の工程をウェハレベルで行った後、ダイシングして素子ごとに個片化するようにしてもよい。
【００７２】
次に、図１６及び図１７を参照し、本実施の形態に係るＭＥＭＳ素子が、素子面積を減少させることができる作用効果について、比較例１と対比しながら説明する。
【００７３】
図１６は、比較例１に係るＭＥＭＳ素子の構成を模式的に示す平面図である。図１７は、比較例１に係るＭＥＭＳ素子の構成を模式的に示す断面図である。図１７は、図１６におけるＢ−Ｂ線に沿う断面図である。
【００７４】
比較例１に係るＭＥＭＳ素子１１０は、第１の実施の形態に係るＭＥＭＳ素子１０と同様に、半導体基板１２０、支持部１３０、第１の梁部１３１、第２の梁部１３２、可動部１３３、固定部１３４、可動部側電極１３５、固定部側電極１３６、第１の電極端子１４１、第２の電極端子１４２、配線部１４３、１４４、蓋部１５０、第１の配線１５１及び第２の配線１５２を有する。また、半導体基板１２０は、支持基板１２１、絶縁層１２２及び導体層（活性層）１２３を有する。
【００７５】
半導体基板１２０、支持部１３０、可動部１３３、固定部１３４、可動部側電極１３５、固定部側電極１３６、第１の電極端子１４１、第２の電極端子１４２及び配線部１４３、１４４は、第１の実施の形態に係るＭＥＭＳ素子１０の半導体基板２０、支持部３０、可動部３３、固定部３４、可動部側電極３５、固定部側電極３６、第１の電極端子４１、第２の電極端子４２及び配線部４３、４４とそれぞれ同一構造であり、説明を省略する。また、支持基板１２１、絶縁層１２２及び導体層（活性層）１２３は、第１の実施の形態に係るＭＥＭＳ素子１０の支持基板２１、絶縁層２２及び導体層（活性層）２３とそれぞれ同一構造であり、説明を省略する。
【００７６】
比較例１に係るＭＥＭＳ素子１１０では、第１の電極端子１４１と可動部側電極１３５とを接続する第１の配線１５１は、第１の梁部１３１の上面に形成されている。従って、図１６に示すように、第１の電極端子１４１と第１の梁部１３１とが一直線上にないときなど、可動部１３３を迂回して第１の配線１５１を形成するために、第１の梁部１３１と支持部１３０とを接続する接続部１３７を設ける必要がある。例えば、接続部１３７を形成するために、素子形成領域ＤＡのＹ方向の長さを、図１に示したＹ０から図１６に示したＹ０＋Ｙ１に増加させる必要がある。そして、素子形成領域ＤＡのＸ方向の長さを、図１に示したＸ０と同一とする場合、素子面積がＸ０×Ｙ１だけ大きくなる。
【００７７】
一方、第１の実施の形態に係るＭＥＭＳ素子１０では、第１の電極端子４１と可動部側電極３５とを接続する第１の配線５１は、蓋部５０の半導体基板２０と対向する面に形成されている。従って、比較例１に係るＭＥＭＳ素子１１０における接続部１３７を設ける必要がなく、素子面積をＸ０×Ｙ１だけ小さくすることができる。
【００７８】
次に、図１８を参照し、本実施の形態に係るＭＥＭＳ素子が、製造コストを低減することができる作用効果について、比較例２と対比しながら説明する。
【００７９】
図１８は、比較例２に係るＭＥＭＳ素子の構成を模式的に示す断面図である。
【００８０】
比較例２に係るＭＥＭＳ素子２１０は、蓋部２５０以外の構造は、第１の実施の形態に係るＭＥＭＳ素子１０と同一構造であり、ＭＥＭＳ素子１０と同一の符号を付して、説明を省略する。
【００８１】
比較例２に係るＭＥＭＳ素子２１０では、第１の電極端子４１と可動部側電極３５とを接続する第１の配線２５１は、蓋部２５０の上面、すなわち、半導体基板２０と対向する面と反対側の面に形成されている。また、蓋部２５０の可動部側電極３５と平面視で重なる部分には、開口部２５５が形成されており、開口部２５５に、第１の配線２５１と可動部側電極２３５とを電気的に接続する貫通電極２３９が設けられている。従って、蓋部２５０に開口部２５５を形成する工程が必要となり、製造コストが増大する。
【００８２】
一方、第１の実施の形態に係るＭＥＭＳ素子１０では、第１の電極端子４１と可動部側電極３５とを接続する第１の配線５１は、蓋部５０の半導体基板２０と対向する面に形成されている。従って、比較例２に係るＭＥＭＳ素子２１０における蓋部２５０の開口部２５５を形成する必要もなく、製造コストを低減することができる。
【００８３】
また、図１に示すように、第１の梁部３１が支持部３０の第１の電極端子４１が形成されている側と直接接続されていないときも、第１の梁部３１に接続されている可動部３３と第１の電極端子４１とを電気的に接続する第１の配線５１の配線長を短くすることができる。また、第２の梁部３２が支持部３０の第２の電極端子４２が形成されている側と直接接続されていないときも、第２の梁部３２に接続されている固定部３４と第２の電極端子４２とを電気的に接続する第２の配線５２の配線長を短くすることができる。
【００８４】
また、本実施の形態では、第２の梁部３２、固定部３４が設けられている例を示したが、例えば支持部３０を固定部として機能させる等により、第２の梁部３２、固定部３４が設けられていなくてもよい。
（第２の実施の形態）
次に、本発明の第２の実施の形態に係るＭＥＭＳ素子及びＭＥＭＳ素子の製造方法を説明する。
【００８５】
最初に、図１９から図２３を参照し、本実施の形態に係るＭＥＭＳ素子を説明する。
【００８６】
本実施の形態に係るＭＥＭＳ素子は、蓋部には凹部が設けられていない点で、実施の形態に係るＭＥＭＳ素子と相違する。
【００８７】
図１９は、本実施の形態に係るＭＥＭＳ素子の構成を模式的に示す平面図である。図２０から図２３は、本実施の形態に係るＭＥＭＳ素子の構成を模式的に示す断面図である。図２０から図２３は、それぞれ図１９におけるＡ−Ａ線、Ｂ−Ｂ線、Ｃ−Ｃ線、Ｄ−Ｄ線に沿う断面図である。
【００８８】
ＭＥＭＳ素子１０ａは、半導体基板２０、支持部３０、第１の梁部３１、第２の梁部３２、可動部３３、固定部３４、第１の電極端子４１、第２の電極端子４２、蓋部５０ａ、第１の配線５１及び第２の配線５２を有する。半導体基板２０の主面２０ａであって、第１の梁部３１、第２の梁部３２、可動部３３及び固定部３４が形成されている領域を、素子形成領域ＤＡと称するのは、第１の実施の形態と同様である。
【００８９】
なお、図１９では、図示を容易にするために、蓋部５０ａ、第１の配線５１及び第２の配線５２の図示を省略している。ただし、図１９において、半導体基板２０の主面２０ａであって、蓋部５０ａが設けられている領域を、台座部３８が設けられている領域と同一の領域Ｉで示す。そして、蓋部５０ａの第１の配線５１が形成されている領域を、点線で囲まれた領域IIで示し、蓋部５０ａの第２の配線５２が形成されている領域を、点線で囲まれた領域IIIで示す。
【００９０】
半導体基板２０、可動部３３、固定部３４、第１の電極端子４１及び第２の電極端子４２は、第１の実施の形態に係るＭＥＭＳ素子１０の半導体基板２０、可動部３３、固定部３４、第１の電極端子４１及び第２の電極端子４２と同一構造であり、説明を省略する。
【００９１】
支持部３０は、支持部３０上に台座部３８が設けられている点で、第１の実施の形態に係るＭＥＭＳ素子１０の支持部３０と相違する。台座部３８は、例えばポリシリコン膜よりなる。また、可動部側電極３５、固定部側電極３６、配線部４３、４４は、台座部３８の上に形成されている。
【００９２】
蓋部５０ａは、台座部３８上に、素子形成領域ＤＡを覆うように形成されている。蓋部５０ａの半導体基板２０と対向する面には、凹部が形成されていない。蓋部５０ａは、例えばガラス基板により形成することができる。
【００９３】
蓋部５０ａは、第１の実施の形態と同様に、例えば熱圧着接合、半田接合、共晶結合等により、台座部３８と接合されている。このとき、素子形成領域ＤＡは、気密封止されていることが好ましい。
【００９４】
第１の配線５１は、蓋部５０ａの半導体基板２０と対向する面に、配線部４３と可動部側電極３５とを電気的に接続するように、形成されている。また、第２の配線５２は、蓋部５０ａの半導体基板２０と対向する面に、配線部４４と固定部側電極３６とを電気的に接続するように、形成されている。
【００９５】
台座部３８の高さは、蓋部５０ａの半導体基板２０と対向する面に第１の配線５１及び第２の配線５２が形成された場合でも、蓋部５０ａが第１の梁部３１、第２の梁部３２、可動部３３及び固定部３４と接触しないような高さを有することが好ましい。
【００９６】
本実施の形態に係るＭＥＭＳ素子の動作も、第１の実施の形態に係るＭＥＭＳ素子の動作と同様である。
【００９７】
次に、図２４から図３２を参照し、本実施の形態に係るＭＥＭＳ素子の製造方法について説明する。図２４から図３２は、本実施の形態に係るＭＥＭＳ素子の製造方法を模式的に示す断面図である。なお、図２４及び図３２は、図１９におけるＡ−Ａ線に沿う断面図を示し、図２５、図２６及び図３１は、図１９におけるＢ−Ｂ線に沿う断面図を示し、図２７から図３０は、図１９におけるＣ−Ｃ線に沿う断面図を示す。なお、図２４から図３２において、図１９から図２３と同一部分については、同一符号を付し、その説明は省略する場合がある。
【００９８】
始めに、図２４に示す工程では、例えばＣＶＤ法により、例えばポリシリコンよりなる台座膜を形成した後、フォトリソグラフィ技術及びエッチング技術を用いることにより、台座膜をパターニングする。これにより、台座部３８を形成する。また、台座部３８上に、例えばスパッタリング法により、例えば第１の実施の形態で例示したアルミニウム（Ａｌ）等よりなる導電膜を形成した後、フォトリソグラフィ技術及びエッチング技術を用いることにより、導電膜をパターニングする。これにより、半導体基板２０の主面２０ａに、台座部３８を介し、可動部側電極３５、配線部４３及び第１の電極端子４１を形成する（電極端子形成工程）。また、図示を省略するが、図１９に示す固定部側電極３６、配線部４４及び第２の電極端子４２も、導電膜をパターニングすることにより形成される。そして、第１の電極端子４１と第２の電極端子４２とは、蓋部５０ａが設けられる領域Ｉの外側の領域に形成される。
【００９９】
次いで、図２５に示す工程では、フォトリソグラフィ技術及びエッチング技術を用いることにより、導体層２３をパターニングし、支持部３０及び可動部３３を形成する。また、図示を省略するが、図１９に示す第１の梁部３１、第２の梁部３２及び固定部３４も、導体層２３をパターニングすることにより形成される。
【０１００】
次いで、図２６に示す工程では、可動部３３の下層における絶縁層２２をエッチングにより除去することにより、可動部３３を空間に懸架する。これにより、図１９のＹ方向に移動可能な可動部３３を形成することができる（可動部形成工程）。一方、第１の梁部３１、第２の梁部３２及び固定部３４の下層における絶縁層２２は除去しない。これにより、第１の梁部３１、第２の梁部３２及び固定部３４を、絶縁層２２を介して支持基板２１に固定することができる。
【０１０１】
次いで、図２７に示す工程では、蓋部５０ａを準備する。前述したように、例えばガラス基板よりなる蓋部５０ａを準備する。
【０１０２】
次いで、図２８〜図３０に示す工程では、図１１〜図１３に示した工程と同様に、蓋部５０ａの半導体基板２０と対向する面に、導電膜５４を形成し、レジスト膜５５を形成してマスクパターンを形成し、エッチング技術により、導電膜５４をパターニングする。これにより、第１の配線５１及び第２の配線５２を形成することができる（配線形成工程）。
【０１０３】
次いで、図３１及び図３２に示す工程では、蓋部５０ａを半導体基板２０の台座部３８に接合する（接合工程）。接合方法は、第１の実施の形態における接合方法と同様にすることができる。
【０１０４】
図１９におけるＢ−Ｂ線に沿う断面では、図３１に示すように、蓋部５０ａの第１の配線５１が形成されていない部分と、台座部３８の可動部側電極３５が形成されていない部分とが熱圧着接合される。また、図１におけるＡ−Ａ線に沿う断面では、図３２に示すように、第１の配線５１と、可動部側電極３５が接合されるとともに、第１の配線５１と、配線部４３が接合される。
【０１０５】
また、第１の実施の形態と同様に、蓋部５０ａを台座部３８に接合する際、素子形成領域ＤＡを真空封止してもよく、素子形成領域ＤＡを不活性雰囲気下で封止してもよい。また、上記した工程を、チップレベルで行ってもよく、ウェハレベルで行ってもよい。
【０１０６】
本実施の形態に係るＭＥＭＳ素子も、第１の電極端子４１と可動部側電極３５とを接続する第１の配線５１が、蓋部５０ａの半導体基板２０と対向する面に形成されているため、素子面積を小さくすることができる。
【０１０７】
また、本実施の形態に係るＭＥＭＳ素子も、第１の電極端子４１と可動部側電極３５とを接続する第１の配線５１が、蓋部５０ａの半導体基板２０と対向する面に形成されているため、製造コストを低減することができる。
【０１０８】
また、本実施の形態でも、例えば支持部３０を固定部として機能させる等により、第２の梁部３２、固定部３４が設けられていなくてもよい。
【０１０９】
以上、本発明の好ましい実施の形態について記述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【０１１０】
１０  ＭＥＭＳ素子
２０  半導体基板
２０ａ  主面
２１  支持基板
２２  絶縁層
２３  導体層
３０  支持部
３３  可動部
３４  固定部
３５  可動部側電極
３６  固定部側電極
４１  第１の電極端子
４２  第２の電極端子
５０  蓋部
５１  第１の配線
５２  第２の配線
５３  凹部
【図１】
2012122838.tif 000003
【図２】
2012122838.tif 000004
【図３】
2012122838.tif 000005
【図４】
2012122838.tif 000006
【図５】
2012122838.tif 000007
【図６】
2012122838.tif 000008
【図７】
2012122838.tif 000009
【図８】
2012122838.tif 000010
【図９】
2012122838.tif 000011
【図１０】
2012122838.tif 000012
【図１１】
2012122838.tif 000013
【図１２】
2012122838.tif 000014
【図１３】
2012122838.tif 000015
【図１４】
2012122838.tif 000016
【図１５】
2012122838.tif 000017
【図１６】
2012122838.tif 000018
【図１７】
2012122838.tif 000019
【図１８】
2012122838.tif 000020
【図１９】
2012122838.tif 000021
【図２０】
2012122838.tif 000022
【図２１】
2012122838.tif 000023
【図２２】
2012122838.tif 000024
【図２３】
2012122838.tif 000025
【図２４】
2012122838.tif 000026
【図２５】
2012122838.tif 000027
【図２６】
2012122838.tif 000028
【図２７】
2012122838.tif 000029
【図２８】
2012122838.tif 000030
【図２９】
2012122838.tif 000031
【図３０】
2012122838.tif 000032
【図３１】
2012122838.tif 000033
【図３２】
2012122838.tif 000034