(57)【要約】【課題】カラムＡＤＣ回路の直線性を安定して評価することが可能な固体撮像装置を提供する。【解決手段】光電変換された画素信号ＶＳＩＧを出力する画素ＰＣと、画素ＰＣから出力された画素信号ＶＳＩＧをデジタル値に変換するカラムＡＤＣ回路１２と、カラムＡＤＣ回路１２を検査する検査信号ＤＡＣを発生する検査信号発生部６と、画素ＰＣから出力された画素信号ＶＳＩＧと、検査信号発生部６にて発生された検査信号ＤＡＣとを切り替えてカラムＡＤＣ回路１２に入力する切替回路１１とを備える。【選択図】      図１
2012039299.tif 000002
【特許請求の範囲】
【請求項１】
光電変換された画素信号を出力する画素と、
前記画素から出力された画素信号をデジタル値に変換するＡＤＣ回路と、
前記ＡＤＣ回路を検査する検査信号を発生する検査信号発生部と、
前記画素から出力された画素信号と、前記検査信号発生部にて発生された検査信号とを切り替えて前記ＡＤＣ回路に入力する切替回路とを備えることを特徴とする固体撮像装置。
【請求項２】
前記切替回路は、前記画素を介して撮像を行う時は前記画素信号に切り替え、前記ＡＤＣ回路の検査を行う時は前記検査信号に切り替えることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記切替回路にて前記画素信号に切り替えられた時は前記画素信号の出力タイミングに基づいて前記ＡＤＣ回路を動作させ、前記切替回路にて前記検査信号に切り替えられた時は前記検査信号の出力タイミングに基づいて前記ＡＤＣ回路を動作させる制御回路をさらに備えることを特徴とする請求項２に記載の固体撮像装置。
【請求項４】
前記ＡＤＣ回路の動作時に前記画素信号および前記検査信号と比較される基準電圧を発生する基準電圧発生部をさらに備えることを特徴とする請求項３に記載の固体撮像装置。
【請求項５】
前記検査信号発生部は、前記画素からの信号レベルの読み出しタイミングに同期して前記検査信号をリセットレベルから信号レベルに移行させることを特徴とする請求項１から４のいずれか１項に記載の固体撮像装置。
【請求項６】
前記検査信号の電圧出力範囲は、前記画素信号の電圧出力範囲よりも大きいことを特徴とする請求項１から５のいずれか１項に記載の固体撮像装置。
【請求項７】
前記検査信号発生部は、水平同期信号に同期して各行ごとに一定値ずつ出力電圧を異ならせることを特徴とする請求項１から５のいずれか１項に記載の固体撮像装置。
【請求項８】
前記検査信号発生部は、垂直同期信号に同期して出力電圧を初期化することを特徴とする請求項７に記載の固体撮像装置。
【請求項９】
前記検査信号発生部は、各行ごとの出力電圧の変化量が可変であることを特徴とする請求項８に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は固体撮像装置に関する。
【背景技術】
【０００２】
ＣＭＯＳイメージセンサでは、画素から読み出された信号をカラムごとにデジタル変換するカラムＡＤＣ回路を備えたものがある。ＣＭＯＳイメージセンサの高画質化を図るには、このカラムＡＤＣ回路の直線性を評価する必要があり、安定した評価手法が求められている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−４１５２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の一つの実施形態の目的は、カラムＡＤＣ回路の直線性を安定して評価することが可能な固体撮像装置を提供することである。
【課題を解決するための手段】
【０００５】
実施形態の固体撮像装置によれば、画素と、ＡＤＣ回路と、検査信号発生部と、切替回路とが設けられている。画素は、光電変換された画素信号を出力する。ＡＤＣ回路は、前記画素から出力された画素信号をデジタル値に変換する。検査信号発生部は、前記ＡＤＣ回路を検査する検査信号を発生する。切替回路は、前記画素から出力された画素信号と、前記検査信号発生部にて発生された検査信号とを切り替えて前記ＡＤＣ回路に入力する。
【図面の簡単な説明】
【０００６】
【図１】図１は、第１実施形態に係る固体撮像装置の概略構成を示すブロック図である。
【図２】図２は、図１の固体撮像装置の詳細な構成例を示すブロック図である。
【図３】図３は、図１の固体撮像装置の各部の波形を示すタイミングチャートである。
【図４】図４は、第２実施形態に係る固体撮像装置に用いられる検査信号の波形を示すタイミングチャートである。
【図５】図５（ａ）は、図４の検査信号を用いた時に得られる１フレーム分の画像の一例を示す図、図５（ｂ）は、図４の検査信号を用いた時の垂直方向の出力レベルの一例を示す図である。
【発明を実施するための形態】
【０００７】
以下、実施形態に係る固体撮像装置について図面を参照しながら説明する。なお、これらの実施形態により本発明が限定されるものではない。
【０００８】
（第１実施形態）
図１は、第１実施形態に係る固体撮像装置の概略構成を示すブロック図である。
図１において、この固体撮像装置には、光電変換した電荷を蓄積する画素ＰＣがロウ方向およびカラム方向にマトリックス状に配置された画素アレイ部１、読み出し対象となる画素ＰＣを垂直方向に選択する行選択回路２、各画素ＰＣの信号成分をＣＤＳにて検出しデジタル値に変換するカラムＡＤＣ回路群４、カラムＡＤＣ回路群４を検査する検査信号ＤＡＣを発生する検査信号発生部６、画素ＰＣから出力された画素信号ＶＳＩＧと検査信号発生部６にて発生された検査信号ＤＡＣとを切り替えてカラムＡＤＣ回路群４に入力する切替回路群３、カラムＡＤＣ回路群４の動作時に画素信号ＶＳＩＧおよび検査信号ＤＡＣと比較される基準電圧ＶＲＥＦを発生する基準電圧発生部７ならびに行選択回路２、切替回路群３、カラムＡＤＣ回路群４、検査信号発生部６および基準電圧発生部７を制御する制御回路５が設けられている。
【０００９】
なお、画素アレイ部１、行選択回路２、切替回路群３、カラムＡＤＣ回路群４、制御回路５、検査信号発生部６および基準電圧発生部７は、同一の半導体チップに形成することができる。
【００１０】
ここで、画素アレイ部１において、ロウ方向には画素ＰＣの読み出し制御を行う水平制御線Ｈｌｉｎが設けられ、カラム方向には画素ＰＣから読み出された信号を伝送する垂直信号線Ｖｌｉｎが設けられている。
【００１１】
カラムＡＤＣ回路群４には、カラムＡＤＣ回路１２がカラムごとに設けられ、各カラムＡＤＣ回路１２は、各画素ＰＣの信号成分をＣＤＳにてカラムごとに検出しデジタル値に変換することができる。
【００１２】
切替回路群３には、切替回路１１がカラムごとに設けられ、各切替回路１１は、画素ＰＣから出力された画素信号ＶＳＩＧと検査信号発生部６にて発生された検査信号ＤＡＣとをカラムごとに切り替えてカラムＡＤＣ回路１２に入力することができる。また、各切替回路１１は、画素ＰＣを介して撮像を行う時は画素信号ＶＳＩＧに切り替え、各カラムＡＤＣ回路１２の検査を行う時は検査信号ＤＡＣに切り替えることができる。
【００１３】
検査信号発生部６は、画素ＰＣからの信号レベルの読み出しタイミングに同期して検査信号ＤＡＣをリセットレベルから信号レベルに移行させることができる。なお、検査信号発生部６は、検査信号ＤＡＣの電圧出力範囲は、画素信号ＶＳＩＧの電圧出力範囲よりも大きくすることができる。
【００１４】
制御回路５は、切替回路１１にて画素信号ＶＳＩＧに切り替えられた時は画素信号ＶＳＩＧの出力タイミングに基づいてカラムＡＤＣ回路１２を動作させ、切替回路１１にて検査信号ＤＡＣに切り替えられた時は検査信号ＤＡＣの出力タイミングに基づいてカラムＡＤＣ回路１２を動作させることができる。
【００１５】
そして、画素ＰＣを介して撮像を行う時は、カラムＡＤＣ回路１２に画素信号ＶＳＩＧが入力されるように切替回路１１にて切り替えられる。そして、行選択回路２にて画素ＰＣが垂直方向に走査されることで、ロウ方向の画素ＰＣが選択され、その画素ＰＣから読み出された画素信号ＶＳＩＧは垂直信号線Ｖｌｉｎを介してカラムＡＤＣ回路１２に伝送される。
【００１６】
そして、カラムＡＤＣ回路１２において、リセット時および信号読み出し時の画素信号ＶＳＩＧが基準電圧ＶＲＥＦと比較されることで、各画素ＰＣの画素信号ＶＳＩＧからリセットレベルおよび信号読み出しレベルがサンプリングされる。そして、リセットレベルと信号読み出しレベルとの差分がとられることで各画素ＰＣの信号成分がＣＤＳにて検出され、デジタル値に変換されることで、出力データＤｏが生成される。
【００１７】
一方、カラムＡＤＣ回路１２の検査を行う時は、カラムＡＤＣ回路１２に検査信号ＤＡＣが入力されるように切替回路１１にて切り替えられる。
【００１８】
そして、カラムＡＤＣ回路１２において、画素ＰＣからの信号レベルの読み出しタイミングに同期して検査信号ＤＡＣからリセットレベルおよび信号読み出しレベルがサンプリングされる。そして、リセットレベルと信号読み出しレベルとの差分がとられることで検査信号ＤＡＣの信号レベルがＣＤＳにて検出され、デジタル値に変換されることで、出力データＤｏが生成される。
【００１９】
図２は、図１の固体撮像装置の詳細な構成例を示すブロック図である。
図２において、画素ＰＣには、フォトダイオードＰＤ、行選択トランジスタＴａ、増幅トランジスタＴｂ、リセットトランジスタＴｃおよび読み出しトランジスタＴｄがそれぞれ設けられている。また、増幅トランジスタＴｂとリセットトランジスタＴｃと読み出しトランジスタＴｄとの接続点には検出ノードとしてフローティングディフュージョンＦＤが形成されている。
【００２０】
そして、読み出しトランジスタＴｄのソースは、フォトダイオードＰＤに接続され、読み出しトランジスタＴｄのゲートには、読み出し信号ＲＥＡＤが入力される。また、リセットトランジスタＴｃのソースは、読み出しトランジスタＴｄのドレインに接続され、リセットトランジスタＴｃのゲートには、リセット信号ＲＥＳＥＴが入力され、リセットトランジスタＴｃのドレインは、電源電位ＶＤＤに接続されている。また、行選択トランジスタＴａのゲートには、行選択信号ＡＤＲＥＳが入力され、行選択トランジスタＴａのドレインは、電源電位ＶＤＤに接続されている。また、増幅トランジスタＴｂのソースは、垂直信号線Ｖｌｉｎに接続され、増幅トランジスタＴｂのゲートは、読み出しトランジスタＴｄのドレインに接続され、増幅トランジスタＴｂのドレインは、行選択トランジスタＴａのソースに接続されている。
【００２１】
なお、図１の水平制御線Ｈｌｉｎは、読み出し信号ＲＥＡＤ、リセット信号ＲＥＳＥＴおよび行選択信号ＡＤＲＥＳをロウごとに画素ＰＣに伝送することができる。
【００２２】
また、カラムＡＤＣ回路１２には、カラムＡＤＣ回路１２を垂直信号線Ｖｌｉｎに接続するスイッチＳ１、各画素ＰＣから出力された信号のリセットレベルを保持するコンデンサＣｃ、画素信号ＶＳＩＧおよび検査信号ＤＡＣを基準電圧ＶＲＥＦと比較するコンパレータＰＡおよびコンパレータＰＡの比較結果に基づいてアップカウントおよびダウンカウントを行うことでＣＤＳのリセットレベルと信号読み出しレベルとの差分を算出するカウンタＫＵがカラムごとに設けられている。
【００２３】
また、切替回路１１には、垂直信号線ＶｌｉｎをカラムＡＤＣ回路１２に接続したり切り離したりするスイッチＳ２および検査信号発生部６をカラムＡＤＣ回路１２に接続したり切り離したりするスイッチＳ３が設けられている。
【００２４】
図３は、図１の固体撮像装置の各部の波形を示すタイミングチャートである。
図３において、画素ＰＣを介して撮像を行う時は、スイッチＳ３がオフされることで、検査信号発生部６がカラムＡＤＣ回路１２と切り離されるとともに、スイッチＳ２がオンされることで、垂直信号線ＶｌｉｎがカラムＡＤＣ回路１２に接続される。また、カラム選択のタイミングに同期してスイッチＳ１がオンされる。
【００２５】
そして、行選択信号ＡＤＲＥＳがロウレベルの場合、行選択トランジスタＴａがオフ状態となり、垂直信号線Ｖｌｉｎに画素信号ＶＳＩＧは出力されない。この時、読み出し信号ＲＥＡＤとリセット信号ＲＥＳＥＴがハイレベルになると、読み出しトランジスタＴｄがオンし、フォトダイオードＰＤに蓄積されていた電荷がフローティングディフュージョンＦＤに排出される。そして、リセットトランジスタＴｃを介して電源ＶＤＤに排出される。
【００２６】
フォトダイオードＰＤに蓄積されていた電荷が電源ＶＤＤに排出された後、読み出し信号ＲＥＡＤがロウレベルになると、フォトダイオードＰＤでは、有効な信号電荷の蓄積が開始される。
【００２７】
次に、行選択信号ＡＤＲＥＳがハイレベルになると、画素ＰＣの行選択トランジスタＴａがオンし、増幅トランジスタＴｂのドレインに電源電位ＶＤＤが印加される。
【００２８】
そして、行選択トランジスタＴａがオンの状態でリセット信号ＲＥＳＥＴがハイレベルになると、リセットトランジスタＴｃがオンし、フローティングディフュージョンＦＤにリーク電流などで発生した余分な電荷がリセットされる。そして、フローティングディフュージョンＦＤのリセットレベルに応じた電圧が増幅トランジスタＴｂのゲートにかかり、増幅トランジスタＴｂのゲートに印加された電圧に垂直信号線Ｖｌｉｎの電圧が追従することで、リセットレベルＬＲ１の画素信号ＶＳＩＧが垂直信号線Ｖｌｉｎに出力される。
【００２９】
そして、リセットレベルＬＲ１の画素信号ＶＳＩＧはコンデンサＣｃを介してコンパレータＰＡに入力され、基準電圧ＶＲＥＦと比較される。そして、その比較結果に基づいてカウンタＫＵがダウンカウント動作することで、リセットレベルＬＲ１の画素信号ＶＳＩＧがデジタル値に変換され、カウンタＫＵに保持される。
【００３０】
次に、画素ＰＣの行選択トランジスタＴａがオンの状態で読み出し信号ＲＥＡＤがハイレベルになると、読み出しトランジスタＴｄがオンし、フォトダイオードＰＤに蓄積されていた電荷がフローティングディフュージョンＦＤに転送される。そして、フローティングディフュージョンＦＤの信号読み出しレベルに応じた電圧が増幅トランジスタＴｂのゲートにかかり、増幅トランジスタＴｂのゲートに印加された電圧に垂直信号線Ｖｌｉｎの電圧が追従することで、信号読み出しレベルＬＳ１の画素信号ＶＳＩＧが垂直信号線Ｖｌｉｎに出力される。
【００３１】
そして、信号読み出しレベルＬＳ１の画素信号ＶＳＩＧはコンデンサＣｃを介してコンパレータＰＡに入力され、基準電圧ＶＲＥＦと比較される。そして、その比較結果に基づいてカウンタＫＵがアップカウント動作することで、リセットレベルＬＲ１の画素信号ＶＳＩＧと信号読み出しレベルＬＳ１の画素信号ＶＳＩＧとの差分がデジタル値に変換され、カウンタＫＵを介して出力データＤｏとして出力される。
【００３２】
一方、カラムＡＤＣ回路１２の検査を行う時は、スイッチＳ３がオンされることで、検査信号発生部６がカラムＡＤＣ回路１２と接続されるとともに、スイッチＳ２がオフされることで、垂直信号線ＶｌｉｎがカラムＡＤＣ回路１２と切り離される。また、カラム選択のタイミングに同期してスイッチＳ１がオンされる。
【００３３】
また、行選択信号ＡＤＲＥＳにてカラム選択が行われるタイミングでは検査信号ＤＡＣはリセットレベルＬＲ２に設定され、コンデンサＣｃを介してコンパレータＰＡに入力される。そして、リセット信号ＲＥＳＥＴが立ち下がってから読み出し信号ＲＥＡＤが立ち上がるまでの期間において、基準電圧ＶＲＥＦとの比較結果に基づいてカウンタＫＵがダウンカウント動作することで、リセットレベルＬＲ２の検査信号ＤＡＣがデジタル値に変換され、カウンタＫＵに保持される（Ｐ１）。
【００３４】
次に、読み出し信号ＲＥＡＤが立ち上がるタイミングで検査信号ＤＡＣがセットレベルＬＲ２から信号読み出しレベルＬＳ２に遷移され、コンデンサＣｃを介してコンパレータＰＡに入力される。そして、読み出し信号ＲＥＡＤが立ち下がった後に基準電圧ＶＲＥＦとの比較結果に基づいてカウンタＫＵがアップカウント動作することで、リセットレベルＬＲ２の検査信号ＤＡＣと信号読み出しレベルＬＳ２の検査信号ＤＡＣとの差分がデジタル値に変換され、カウンタＫＵを介して出力データＤｏとして出力される。
【００３５】
ここで、カラムＡＤＣ回路１２の出力データＤｏのリニアリティを調べる場合、検査信号ＤＡＣのリセットレベルＬＲ２と信号読み出しレベルＬＳ２との差分を直線的に変化させ、その時の出力データＤｏの値が直線的に変化しているかどうかを検査することができる。
【００３６】
これにより、カラムＡＤＣ回路１２の出力データＤｏのリニアリティを調べるために、カラムＡＤＣ回路１２の動作タイミングに合わせて検査信号ＤＡＣを固体撮像装置の外部から印加する必要がなくなる。このため、検査信号ＤＡＣを印加する外部印治具を固体撮像装置の入力端子に接続する必要がなくなり、寄生容量や接触抵抗などに起因して入力電圧がばらつくのを防止することが可能となることから、カラムＡＤＣ回路１２の直線性を安定して評価することができる。
【００３７】
（第２実施形態）
図４は、第２実施形態に係る固体撮像装置に用いられる検査信号の波形を示すタイミングチャートである。
図４において、検査信号ＤＡＣは、水平同期信号ＳＤＨに同期して各行ごとに一定値ずつ出力電圧が異なるように設定されている。検査信号ＤＡＣは、垂直同期信号ＳＤＶに同期して出力電圧が元のレベルに初期化されている。
【００３８】
なお、この時の出力電圧の変化量は、１ビット分の値であってもよいし、２ビット分以上の値であってもよい。また、各行ごとの出力電圧の変化量が可変であってもよい。また、この変化量を指定するためのレジスタを制御回路５に設けるようにしてもよい。
【００３９】
図５（ａ）は、図４の検査信号を用いた時に得られる１フレーム分の画像の一例を示す図、図５（ｂ）は、図４の検査信号を用いた時の垂直方向の出力レベルの一例を示す図である。
図５において、図４の検査信号ＤＡＣは、最初の数行分の領域Ｒ１では、カラムＡＤＣ回路１２からの出力レベルが直線状になるように設定され、残りの数行分の領域Ｒ２では、カラムＡＤＣ回路１２からの出力レベルが飽和するように設定されている。
【００４０】
そして、図４の検査信号ＤＡＣをカラムＡＤＣ回路１２に入力した時のカラムＡＤＣ回路１２からの出力レベルを調べることにより、１フレーム分の処理をカラムＡＤＣ回路群４に行わせることで、カラムＡＤＣ回路群４の直線性をカラムごとに検査することができる。また、垂直同期信号ＳＤＶに同期して検査信号ＤＡＣの出力電圧を元のレベルに初期化することにより、フレームメモリを用意することなく、カラムＡＤＣ回路１２に検査信号ＤＡＣを入力した時の画像を連続して表示させることができる。
【００４１】
なお、上述した第２実施形態では、行番号が増大するに従ってカラムＡＤＣ回路１２からの領域Ｒ１の出力レベルが上昇するように検査信号ＤＡＣを生成する方法について説明したが、番号が増大するに従ってカラムＡＤＣ回路１２からの領域Ｒ１の出力レベルが下がるように検査信号ＤＡＣを生成するようにしてもよい。
【００４２】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４３】
ＰＣ  画素、Ｔａ  行選択トランジスタ、Ｔｂ  増幅トランジスタ、Ｔｃ  リセットトランジスタ、Ｔｄ  読み出しトランジスタ、ＰＤ  フォトダイオード、ＦＤ  フローティングディフュージョン、Ｖｌｉｎ  垂直信号線、１  画素アレイ部、２  行選択回路、３  切替回路群、１１  切替回路、４  カラムＡＤＣ回路群、１２  カラムＡＤＣ回路、５  制御回路、６  検査信号発生部、７  基準電圧発生部、ＰＡ  コンパレータ、Ｃｃ  コンデンサ、ＫＵ  カウンタ、Ｓ１〜Ｓ３  スイッチ
【図１】
2012039299.tif 000003
【図２】
2012039299.tif 000004
【図３】
2012039299.tif 000005
【図４】
2012039299.tif 000006
【図５】
2012039299.tif 000007