(57)【要約】【課題】安全性が高いＢ／Ｉテスト工程を含んだ半導体装置の製造方法を提供する。【解決手段】Ｂ／Ｉテスト工程の際に、Ｂ／Ｉテスト装置からＢ／ＩボードＢＩＢＤに供給する最大電流リミットＩｌｍｔ（ｍａｘ）を被テストデバイスＤＵＴの最大動作電流Ｉｃｃ（ｍａｘ）とＢＩＢＤ上のＤＵＴの搭載数Ｎとばらつきを加味した余裕度αに基づいて設定する。Ｂ／Ｉテスト装置は、ＢＩＢＤに供給している電源電流値を監視し、この値が最大電流リミットＩｌｍｔ（ｍａｘ）を超えた場合に、アラームの発生や当該電源供給の遮断等を行う。【選択図】図２
2012207958.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）半導体ウエハの主面に複数の半導体チップを形成する工程と、
（ｂ）前記半導体ウエハを前記複数の半導体チップ別に分断する工程と、
（ｃ）前記分断される前記複数の半導体チップをそれぞれ半導体装置としてパッケージに組み立てる工程と、
（ｄ）複数の前記半導体装置をテストする工程と、を備え、
前記（ｄ）工程は、
（ｄ１）複数のＩＣソケットが実装されるバーンインボードを準備する工程と、
（ｄ２）前記複数のＩＣソケットに単数または複数の前記半導体装置を挿入する工程と、
（ｄ３）前記バーンインボードを前記バーンインテスト装置に電気的に接続し、前記バーンインテスト装置の電源出力端子を前記複数のＩＣソケットの電源入力端子に共通に接続する工程と、
（ｄ４）前記バーンインテスト装置の前記電源出力端子から出力される電源電流に最大制限値を設定し、前記バーンインテスト装置を用いて、前記バーンインボードに搭載される前記半導体装置を対象にバーンインテストを行う工程と、を有し、
前記最大制限値は、予め設定される前記半導体装置の最大動作電流の値と、前記バーンインボードに搭載される前記半導体装置の個数とに応じて可変に設定されることを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記（ｄ２）工程は挿抜機によって行われ、
前記最大制限値を定める前記半導体装置の個数は、前記挿抜機が生成する前記半導体装置の挿入情報から取得されることを特徴とする半導体装置の製造方法。
【請求項３】
請求項１記載の半導体装置の製造方法において、
前記（ｄ３）工程と前記（ｄ４）工程の間に、更に、（ｄ５）前記バーンインテスト装置を用いて、前記バーンインボードに搭載される前記半導体装置を対象に前記ＩＣソケットと前記半導体装置との間のコンタクトチェックを行う工程を有し、
前記最大制限値を定める前記半導体装置の個数は、前記コンタクトチェックの結果から取得されることを特徴とする半導体装置の製造方法。
【請求項４】
請求項１記載の半導体装置の製造方法において、
前記（ｄ４）工程では、更に、前記バーンインテスト装置の前記電源出力端子から出力される電源電流に最小制限値が設定され、
前記最小制限値は、予め設定される前記半導体装置の最小動作電流の値と、前記バーンインボードに搭載される前記半導体装置の個数とに応じて可変に設定されることを特徴とする半導体装置の製造方法。
【請求項５】
（ａ）半導体ウエハの主面に複数の半導体チップを形成する工程と、
（ｂ）前記半導体ウエハを前記複数の半導体チップ別に分断する工程と、
（ｃ）前記分断される前記複数の半導体チップをそれぞれ半導体装置としてパッケージに組み立てる工程と、
（ｄ）複数の前記半導体装置をテストする工程と、を備え、
前記（ｄ）工程は、
（ｄ１）複数のＩＣソケットが実装されるバーンインボードを準備する工程と、
（ｄ２）前記複数のＩＣソケットに単数または複数の前記半導体装置を挿入する工程と、
（ｄ３）前記バーンインボードを前記バーンインテスト装置に電気的に接続し、前記バーンインテスト装置の電源出力端子を前記複数のＩＣソケットの電源入力端子に共通に接続する工程と、
（ｄ４）前記バーンインテスト装置の前記電源出力端子から出力される電源電流に第１最大制限値を設定し、前記バーンインテスト装置を用いて、前記バーンインボードに搭載される前記半導体装置を対象に第１条件でバーンインテストを行うと共に良品・不良品の判定を行う工程と、
（ｄ５）前記バーンインテスト装置の前記電源出力端子から出力される電源電流に第２最大制限値を設定し、前記バーンインテスト装置を用いて、前記バーンインボードに搭載される前記半導体装置を対象に第２条件でバーンインテストを行うと共に良品・不良品の判定を行う工程と、を有し、
前記第１最大制限値は、予め設定される前記半導体装置の第１最大動作電流の値と、前記バーンインボードに搭載される前記半導体装置の個数とに応じて可変に設定され、
前記第２最大制限値は、予め設定される前記半導体装置の第２最大動作電流の値と、前記（ｄ４）工程で得られる前記良品の数とに応じて可変に設定されることを特徴とする半導体装置の製造方法。
【請求項６】
請求項５記載の半導体装置の製造方法において、
前記（ｄ２）工程は挿抜機によって行われ、
前記第１最大制限値を定める前記半導体装置の個数は、前記挿抜機が生成する前記半導体装置の挿入情報から取得されることを特徴とする半導体装置の製造方法。
【請求項７】
請求項５記載の半導体装置の製造方法において、
前記（ｄ３）工程と前記（ｄ４）工程の間に、更に、（ｄ６）前記バーンインテスト装置を用いて、前記バーンインボードに搭載される前記半導体装置を対象に前記ＩＣソケットと前記半導体装置との間のコンタクトチェックを行う工程を有し、
前記第１最大制限値を定める前記半導体装置の個数は、前記コンタクトチェックの結果から取得されることを特徴とする半導体装置の製造方法。
【請求項８】
請求項５記載の半導体装置の製造方法において、
前記（ｄ４）工程では、更に、前記バーンインテスト装置の前記電源出力端子から出力される電源電流に第１最小制限値が設定され、
前記（ｄ５）工程では、更に、前記バーンインテスト装置の前記電源出力端子から出力される電源電流に第２最小制限値が設定され、
前記第１最小制限値は、予め設定される前記半導体装置の第１最小動作電流の値と、前記バーンインボードに搭載される前記半導体装置の個数とに応じて可変に設定され、
前記第２最小制限値は、予め設定される前記半導体装置の第２最小動作電流の値と、前記（ｄ４）工程で得られる前記良品の数とに応じて可変に設定されることを特徴とする半導体装置の製造方法。
【請求項９】
（ａ）半導体ウエハの主面に複数の半導体チップを形成する工程と、
（ｂ）前記半導体ウエハを前記複数の半導体チップ別に分断する工程と、
（ｃ）前記分断される前記複数の半導体チップをそれぞれ半導体装置としてパッケージに組み立てる工程と、
（ｄ）複数の前記半導体装置をテストする工程と、を備え、
前記（ｄ）工程は、
（ｄ１）複数のＩＣソケットが実装されるバーンインボードを準備する工程と、
（ｄ２）前記複数のＩＣソケットに単数または複数の前記半導体装置を挿入する工程と、
（ｄ３）前記バーンインボードを前記バーンインテスト装置に電気的に接続し、前記バーンインテスト装置の電源出力端子を前記複数のＩＣソケットの電源入力端子に共通に接続する工程と、
（ｄ４）前記バーンインテスト装置の前記電源出力端子から出力される電源電流に最小制限値を設定し、前記バーンインテスト装置を用いて、前記バーンインボードに搭載される前記半導体装置を対象にバーンインテストを行う工程と、を有し、
前記最小制限値は、予め設定される前記半導体装置の最小動作電流の値と、前記バーンインボードに搭載される前記半導体装置の個数とに応じて可変に設定されることを特徴とする半導体装置の製造方法。
【請求項１０】
請求項９記載の半導体装置の製造方法において、
前記（ｄ２）工程は挿抜機によって行われ、
前記最小制限値を定める前記半導体装置の個数は、前記挿抜機が生成する前記半導体装置の挿入情報から取得されることを特徴とする半導体装置の製造方法。
【請求項１１】
請求項９記載の半導体装置の製造方法において、
前記（ｄ３）工程と前記（ｄ４）工程の間に、更に、（ｄ５）前記バーンインテスト装置を用いて、前記バーンインボードに搭載される前記半導体装置を対象に前記ＩＣソケットと前記半導体装置との間のコンタクトチェックを行う工程を有し、
前記最小制限値を定める前記半導体装置の個数は、前記コンタクトチェックの結果から取得されることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、バーンインテスト工程を含む半導体装置の製造方法に適用して有効な技術に関する。
【背景技術】
【０００２】
例えば、特許文献１には、バーンインボード上に遅延回路を備え、バーンインボード上の一部の半導体装置の動作タイミングと他の一部の半導体装置の動作タイミングに差を持たせることで消費電流のピークを分散させた半導体製造検査装置が示されている。また、特許文献２には、電源部と複数のＩＣチップ間にそれぞれリレーを備え、あるＩＣチップに過電流が流れた場合に対応するリレーを開成するバーンイン装置が示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−１６８９０３号公報
【特許文献２】特開平６−５３２９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体装置の製造工程には、主に半導体装置の初期不良を排除する目的で、半導体装置に所定の時間、高温および高電圧の負荷を印加するバーンイン（Ｂ／Ｉ）テストと呼ばれる工程が備わっている。Ｂ／Ｉテストの中には、半導体装置を所定の時間、高温下で実際に動作させるダイナミックＢ／Ｉテストと呼ばれるものや、ダイナミックＢ／Ｉテストの過程で適宜半導体装置の良否判定を行うモニタＢ／Ｉテストと呼ばれるものが知られている。このようなＢ／Ｉテストは、通常、Ｂ／Ｉボード上に例えば数十個レベルの半導体装置を搭載すると共に複数のＢ／ＩボードをＢ／Ｉ検査装置における高温漕内の複数のスロットにそれぞれ装着することで行われ、同時に多数の半導体装置を対象として行われる。
【０００５】
一方、例えば、Ｂ／Ｉテスト中の不良サンプルによって、又は半導体装置内やあるいはＢ／Ｉボード上に接触不良が発生することによってショート状態が生じると、Ｂ／Ｉ検査装置から当該Ｂ／Ｉボードに向けて大電流が流れ、これに伴い半導体装置やＢ／Ｉボードの焼損や、場合によってはＢ／Ｉ検査装置の故障が生じる恐れがある。したがって、Ｂ／Ｉ検査装置に対しては特に電源供給系の安全機構を設けることが重要となる。具体的には、例えば、Ｂ／Ｉ検査装置の各スロット（各Ｂ／Ｉボード）毎に電源供給部を設けると共に、各電源供給部に供給電流値を監視させることが望ましい。この場合、Ｂ／Ｉ検査装置は、各電源供給部の供給電流値が所定のリミット値を超えた際には、アラームの発生や、該当するスロットへの電源供給の遮断等を行う。
【０００６】
図１０（ａ）、（ｂ）は、本発明の前提として検討した半導体装置の製造方法において、そのＢ／Ｉテスト工程における電流リミット値の設定方法の一例を示す概念図である。図１０（ａ）、（ｂ）には、３６個のＩＣソケットＳＫＴが実装されたＢ／ＩボードＢＩＢＤが示されている。図１０（ａ）のＢＩＢＤにはＳＫＴを介して３６個の被テストデバイス（半導体装置）ＤＵＴが搭載されている。通常、各ＢＩＢＤ毎（各スロット毎）の最大電流リミット値は、全てのＳＫＴにＤＵＴが挿入された場合を想定し、各ＤＵＴの最大動作電流Ｉｃｃ（ｍａｘ）とＳＫＴの実装数Ｍと電流ばらつきを加味した余裕度αを用いて、「Ｉｃｃ（ｍａｘ）×Ｍ×α」で定められる。図１０（ａ）では、この最大電流リミット値が例えば１０Ａとなっている。ここで、この電流リミット値は全てのＢＩＢＤ（全てのスロット）に対して一律に設定される。具体的には、例えば、Ｂ／Ｉ検査装置で用いるテストプログラム上の記載等で、予め「最大電流リミット値＝１０Ａ」といったように固定的に設定される。
【０００７】
しかしながら、Ｂ／Ｉテスト工程は、デバイス管理の観点から、ロットと呼ばれる単位で行われることが多い。１個のロットに含まれる被テストデバイスＤＵＴの数は、必ずしも前述したＩＣソケットＳＫＴの実装数Ｍの整数倍とはならず、Ｍより小さい端数（すなわち空のＳＫＴ）が生じ得る。また、予め故障が判明している一部のＳＫＴを除外し、正常なＳＫＴのみにＤＵＴを挿入してＢ／Ｉテストを行うことでも端数が生じ得る。このような場合、図１０（ｂ）に示すように、ＢＩＢＤ上にＳＫＴを介して例えば１３個のＤＵＴが搭載された状態でＢ／Ｉテストが行われる。ただし、当該ＢＩＢＤに対する最大電流リミット値は図１０（ａ）の場合と同じ１０Ａに設定されているため、実際よりも過大な電流を許容することになり、前述したような安全性を十分に確保できない恐れがある。
【０００８】
本発明は、このようなことを鑑みてなされたものであり、その目的の一つは、Ｂ／Ｉテスト工程を含んだ半導体装置の製造方法において、その安全性を向上させることにある。本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
本願において開示される発明のうち、代表的な実施の形態の概要を簡単に説明すれば、次のとおりである。
【００１０】
本実施の形態による半導体装置の製造方法は、前工程プロセス、ダイシング、ならびにパッケージングが行われた半導体装置を対象にＢ／Ｉテストを行う工程を含んでいる。Ｂ／Ｉテストを行う工程では、まず、（ｄ１）複数のＩＣソケットが実装されるＢ／Ｉボードが準備される。次いで、（ｄ２）複数のＩＣソケットに単数または複数の半導体装置が挿入される。続いて、（ｄ３）Ｂ／ＩボードがＢ／Ｉテスト装置に電気的に接続され、Ｂ／Ｉテスト装置の電源出力端子が複数のＩＣソケットの電源入力端子に共通に接続される。次いで、（ｄ４）Ｂ／Ｉテスト装置の電源出力端子から出力される電源電流に最大制限値が設定され、Ｂ／Ｉテスト装置を用いて、Ｂ／Ｉボードに搭載される半導体装置を対象にＢ／Ｉテストが行われる。この際に、前述した最大制限値は、予め設定される半導体装置の最大動作電流の値と、Ｂ／Ｉボードに搭載される半導体装置の個数とに応じて可変に設定されることが特徴となっている。
【００１１】
このような製造方法を用いることで、Ｂ／Ｉテストの際に、Ｂ／Ｉテスト装置からＢ／Ｉボードに供給する電源電流の最大制限値を適切な値に設定することが可能になり、Ｂ／Ｉボード、半導体装置、Ｂ／Ｉテスト装置等の適切な保護が図れる。その結果、Ｂ／Ｉテスト工程の安全性を向上させることが可能になる。
【００１２】
また、本実施の形態による半導体装置の製造方法は、前述した最大制限値に加えて、最大制限値と同様に最小制限値が設定されるものとなっている。これによって、ＩＣソケットに半導体装置が挿入されているにも関わらず、動作を行っていない半導体装置が存在していることを検知することができ、Ｂ／Ｉテスト工程の信頼性を向上させることが可能になる。
【発明の効果】
【００１３】
本願において開示される発明のうち、代表的な実施の形態によって得られる効果を簡単に説明すると、Ｂ／Ｉテスト工程を含んだ半導体装置の製造方法において、その安全性を向上させることが可能になる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態１による半導体装置の製造方法において、その処理内容の一例を示すフロー図である。
【図２】（ａ）、（ｂ）は、図１のＢ／Ｉテスト工程で行われる最大電流リミット値の設定方法の一例を示す概念図である。
【図３】図１のＢ／Ｉテスト工程で用いられる半導体テストシステムの構成例を示す概略図である。
【図４】（ａ）は、図３の半導体テストシステムにおけるＢ／Ｉテスト装置の構成例を示す概略図であり、（ｂ）は、（ａ）における電源生成部の構成例を示す概略図である。
【図５】図１のＢ／Ｉテスト工程における処理内容の一例を示すフロー図である。
【図６】本発明の実施の形態２による半導体装置の製造方法において、図１のＢ／Ｉテスト工程における処理内容の一例を示すフロー図である。
【図７】本発明の実施の形態３による半導体装置の製造方法において、図１のＢ／Ｉテスト工程における一部の処理内容の一例を示すフロー図である。
【図８】本発明の実施の形態４による半導体装置の製造方法において、図４（ｂ）の電源生成部の変形例を示す概略図である。
【図９】（ａ）、（ｂ）は、図１のＢ／Ｉテスト工程で行われる最小電流リミット値の設定方法の一例を示す概念図である。
【図１０】（ａ）、（ｂ）は、本発明の前提として検討した半導体装置の製造方法において、そのＢ／Ｉテスト工程における電流リミット値の設定方法の一例を示す概念図である。
【発明を実施するための形態】
【００１５】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００１６】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１７】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１８】
（実施の形態１）
《半導体装置の製造フロー》
図１は、本発明の実施の形態１による半導体装置の製造方法において、その処理内容の一例を示すフロー図である。図１においては、まず、半導体ウエハが準備されたのち（Ｓ１０００）、当該半導体ウエハに対して各種半導体製造装置を用いて成膜工程が行われる（Ｓ１００１）。成膜工程（Ｓ１００１）では、薄膜形成処理（Ｓ１００１ａ）、フォトリソグラフィ処理（Ｓ１００１ｂ）、エッチング処理（Ｓ１００１ｃ）、不純物添加処理（Ｓ１００１ｄ）、熱処理（Ｓ１００１ｅ）、ＣＭＰ（Chemical Mechanical Polishing）処理（Ｓ１００１ｆ）、洗浄処理（Ｓ１００１ｇ）が適宜組み合わされると共に繰り返し実行される。これによって、所定の形状を備えた薄膜が複数層に渡って堆積され、半導体ウエハ上に所定の回路が形成される。
【００１９】
薄膜形成処理（Ｓ１００１ａ）では、ＣＶＤ（Chemical Vapor Deposition）装置やスパッタ装置等を用いて半導体ウエハの主面に所定の膜が形成される。フォトリソグラフィ処理（Ｓ１００１ｂ）では、形成された薄膜上にレジストが塗布され、マスク（レチクル）を用いた露光ならびに現像によってレジスト上に回路パターンが転写される。エッチング処理（Ｓ１００１ｃ）では、エッチング装置によってレジストを介して薄膜が加工され、薄膜上に所定の回路パターンが形成される。不純物添加処理（Ｓ１００１ｄ）では、半導体ウエハ又は薄膜に対してイオン注入が行われる。熱処理（Ｓ１００１ｅ）では、酸化膜の形成やアニール（リフローや結晶性の回復等）が行われる。ＣＭＰ処理（Ｓ１００１ｆ）では、ＣＭＰ装置によって半導体ウエハの主面が化学的・機械的に研磨され、平坦化される。洗浄処理（Ｓ１００１ｇ）では、薬品を用いたウエット方式やガス等を用いたドライ方式によって前述した各種処理によって生じる様々な汚染（コンタミネーション、パーティクル等）が洗浄される。
【００２０】
このような成膜工程（Ｓ１００１）を経て半導体ウエハの加工が完成すると、当該半導体ウエハを対象にプローブカードやプローブ検査装置等を用いたプローブテスト工程が行われる（Ｓ１００２）。次いで、半導体ウエハが各半導体チップに分断（ダイシング）され、前述したプローブテスト工程で良品と判定された半導体チップを対象にパッケージへの組み立て工程が行われる（Ｓ１００３）。続いて、パッケージングされた半導体チップ（パッケージ品）を対象に、詳細は後述するが、バーンイン（Ｂ／Ｉ）テスト工程が行われる（Ｓ１００４）。なお、図１では省略しているが、Ｂ／Ｉテスト工程と前述した組み立て工程の間に、組み立て不良を検出するための電気的テストが行われる場合もある。次いで、Ｂ／Ｉテスト工程で良品と判定されたパッケージ品を対象に、テスタ等と呼ばれる半導体検査装置を用いて、機能や電気的特性等の詳細をテストするための最終テスト工程が行われる（Ｓ１００５）。
【００２１】
なお、最終テスト工程で良品となったパッケージ品は市場に出荷され、最終テスト工程やＢ／Ｉテスト工程で不良となったパッケージ品は不良解析の対象として使用される。当該不良解析結果は、前述した成膜工程や、場合によっては、その前段階の設計工程に反映される。特に、製品の開発初期段階では、Ｂ／Ｉテスト工程による不良が比較的多く生じる可能性があり、Ｂ／Ｉテスト工程での安全性が求められる。また、当該Ｂ／Ｉテスト工程に伴う不良解析結果を早期に反映することで、信頼性が高い半導体装置の製造フローを早期に構築することが重要となる。
【００２２】
《本実施の形態１の基本概念》
図２（ａ）、（ｂ）は、図１のＢ／Ｉテスト工程で行われる最大電流リミット値の設定方法の一例を示す概念図である。図２（ａ）、（ｂ）に示すように、本実施の形態１による半導体装置の製造方法は、Ｂ／Ｉテスト工程において、Ｂ／ＩボードＢＩＢＤ上に搭載する被テストデバイスＤＵＴの数に応じて電流リミット値を可変設定することが主要な特徴となっている。図２（ａ）、（ｂ）には、３６個のＩＣソケットＳＫＴが実装されたＢ／ＩボードＢＩＢＤが示されている。図２（ａ）のＢＩＢＤにはＳＫＴを介して３６個の被テストデバイス（半導体装置）ＤＵＴが搭載され、図２（ｂ）のＢＩＢＤにはＳＫＴを介して１３個の被テストデバイス（半導体装置）ＤＵＴが搭載される。
【００２３】
ここで、各Ｂ／ＩボードＢＩＢＤ毎の最大電流リミット値Ｉｌｍｔ（ｍａｘ）は、各ＤＵＴの最大動作電流Ｉｃｃ（ｍａｘ）とＤＵＴの搭載数Ｎと電流ばらつきを加味した余裕度α（α＞１）を用いて、「Ｉｃｃ（ｍａｘ）×Ｎ×α」で定められる。例えば、Ｉｃｃ（ｍａｘ）＝１００ｍＡ、α＝２とすると、図２（ａ）の場合にはＮ＝３６であるためＩｌｍｔ（ｍａｘ）＝７．２Ａとなり、図２（ｂ）の場合にはＮ＝１３であるためＩｌｍｔ（ｍａｘ）＝２．６Ａとなる。各ＢＩＢＤに供給する電源の電流値が当該最大電流リミット値Ｉｌｍｔ（ｍａｘ）を超えた場合には、アラームの発生や、当該ＢＩＢＤに対する電源供給の遮断が行われる。
【００２４】
このように、最大電流リミット値をＤＵＴの搭載数に応じて可変設定することで、前述した図１０（ａ）、（ｂ）の場合と異なり、Ｂ／Ｉテスト工程の安全性を向上させることが可能になる。すなわち、Ｂ／Ｉテスト工程は、デバイス管理の観点から、例えば図１の組み立て工程等で定められるロットと呼ばれる単位で行われることが多く、１ロット内のＤＵＴの数は必ずしもＢＩＢＤ上に搭載されたＩＣソケットＳＫＴの実装数Ｍ（図２（ａ）、（ｂ）の場合には３６個）の整数倍とはならない。また、予め故障が判明している一部のＳＫＴを除外し、正常なＳＫＴのみにＤＵＴを挿入してＢ／Ｉテストが行われることがある。このような場合、図２（ｂ）に示すように、ＢＩＢＤ上のＤＵＴの数にＭより小さい端数（すなわち空のＳＫＴ）が生じ得るが、この際にも最大電流リミット値は適切な値に設定されることになる。
【００２５】
《Ｂ／Ｉテストシステムの構成》
図３は、図１のＢ／Ｉテスト工程で用いられる半導体テストシステムの構成例を示す概略図である。図３に示す半導体テストシステム（Ｂ／Ｉテストシステム）は、ホストコンピュータＨＳＴと、挿抜機（ＩＣハンドラ）ＨＤＬ１，ＨＤＬ２と、Ｂ／Ｉテスト装置ＢＩＥＱ［１］〜ＢＩＥＱ［ｎ］と、これらを相互に接続する通信ネットワークＮＷを備えている。ＨＳＴは、ＮＷを介してＩＣハンドラおよびＢ／Ｉテスト装置を適宜制御し、Ｂ／Ｉテスト工程の全体管理を行う。
【００２６】
ＨＤＬ１は、前段の工程（図１の例では組み立て工程）から搬送されたトレイＴＲ内から各被テストデバイスＤＵＴを取り出し、Ｂ／ＩボードＢＩＢＤ［ｍ］上のソケットに順次挿入する。ＢＩＥＱ［１］〜ＢＩＥＱ［ｎ］のそれぞれは、ＢＩＢＤ［ｍ］上のＤＵＴを対象に、高温条件下で劣化試験（Ｂ／Ｉテスト）を実行する。ＨＤＬ２は、ＢＩＢＤ［ｍ］から各ＤＵＴを取り外し、Ｂ／Ｉテストの結果に基づいて各ＤＵＴを良品用のトレイＴＲｐと不良品用のトレイＴＲｆに分別して格納する。
【００２７】
図４（ａ）は、図３の半導体テストシステムにおけるＢ／Ｉテスト装置の構成例を示す概略図であり、図４（ｂ）は、図４（ａ）における電源生成部の構成例を示す概略図である。図４（ａ）に示すＢ／Ｉテスト装置ＢＩＥＱ（図３のＢＩＥＱ［１］〜ＢＩＥＱ［ｎ］のそれぞれ）は、モニタＢ／Ｉテスト装置となっており、装置本体部ＢＩＥＱＵと高温漕ＴＣによって構成される。ＴＣ内には、Ｂ／ＩボードＢＩＢＤ（図３のＢＩＢＤ［ｍ］）が挿入され、また、ＴＣ内を所定の温度に設定するための温度制御部ＴＣＴＬＢが備わっている。
【００２８】
ＢＩＢＤ上には、複数のＩＣソケットＳＫＴが実装され、各ＳＫＴには適宜ＤＵＴが挿入される。ＢＩＢＤ上には、共通の電源配線ＬＮ＿Ｐおよび共通の入力信号配線ＬＮ＿Ｉと、個別の出力信号配線ＬＮ＿Ｏ［ｊ］が形成されている。ＬＮ＿ＰはＢＩＢＤ上の各ＳＫＴが備える電源入力端子に共通に接続され、ＬＮ＿ＩはＢＩＢＤ上の各ＳＫＴが備える信号入力端子に共通に接続される。各ＳＫＴに挿入された各ＤＵＴは、ＬＮ＿Ｐ，ＬＮ＿Ｉを介して電源および入力信号が共通に印加される。一方、ＬＮ＿Ｏ［ｊ］は、ＢＩＢＤ上の各ＳＫＴが備える信号出力端子に個別に接続され、各ＳＫＴに挿入された各ＤＵＴからの出力信号は、各ＬＮ＿Ｏ［ｊ］を介して個別に伝送される。
【００２９】
装置本体部ＢＩＥＱＵは、電源生成部ＰＷＧＥＮと、パターン発生部ＰＮＧＥＮと、比較・判定結果記憶部ＲＳＵＴＢと、制御部ＣＴＬＢと、ドライバ回路ＤＲＶと、複数のコンパレータ回路ＣＭＰを備えている。各ＣＭＰは、各ＳＫＴ（ＤＵＴ）に対応してそれぞれ設けられる。ＰＷＧＥＮは、所定の電源電圧を生成し、当該電源電圧をＢＩＢＤ上の共通の電源配線ＬＮ＿Ｐに供給する。ＰＮＧＥＮは、所定のパターン信号を生成し、当該パターン信号をＤＲＶを介してＢＩＢＤ上の共通の入力信号配線ＬＮ＿Ｉに出力する。ＢＩＢＤ上の各ＤＵＴは、このパターン信号に応じた動作を行い、各出力信号配線ＬＮ＿Ｏ［ｊ］に所定の出力を行う。この各ＬＮ＿Ｏ［ｊ］上の出力信号は、各ＣＭＰにおける２入力の一方に印加される。各ＣＭＰにおける２入力の他方には、ＰＮＧＥＮによって別途生成された所定の期待値信号が印加されており、各ＣＭＰは、各出力信号を期待値信号を基準として比較・判定する。ＲＳＵＴＢは、この各ＣＭＰによる比較・判定結果を記憶する。ＣＴＬＢは、前述したＰＷＧＥＮ，ＰＮＧＥＮ，ＲＳＵＴＢ，ＴＣＴＬＢを適宜制御すると共に、図３の通信ネットワークＮＷを介した通信の制御を行う。
【００３０】
ここで、電源生成部ＰＷＧＥＮは、図４（ｂ）に示すように、電圧源ＶＧと、電源スイッチＰＳＷと、電流計ＭＥＡＳと、監視部ＭＯＮＩ等を備えている。ＶＧから生成された電源電圧ＶＤＤは、ＰＳＷならびに電源出力端子Ｐｖｄｄを介してＢ／ＩボードＢＩＢＤ上の共通の電源配線ＬＮ＿Ｐに供給される。この際に、ＶＧから生成された電源電流は、ＭＥＡＳによって計測され、ＭＯＮＩは、この電源電流の計測値が予め設定された最大電流リミット値Ｉｌｍｔ（ｍａｘ）を超えた際に、アラームを発生したり、ＰＳＷをオフに駆動する。なお、ＰＷＧＥＮにおけるＶＤＤの値や、前述したＰＮＧＥＮにおけるパターン信号や期待値信号の値などは、Ｂ／Ｉテストプログラム上で適宜設定可能となっている。特に限定はされないが、Ｉｌｍｔ（ｍａｘ）の値も、このＢ／Ｉテストプログラム上で適宜設定される。
【００３１】
また、ここでは、１枚のＢ／ＩボードＢＩＢＤに対して１個の電流計ＭＥＡＳおよび１個の電源スイッチＰＳＷが備わっている。図４（ａ）では省略しているが、実際には、高温漕ＴＣ内には複数のスロットが備わっており、各スロットに１枚ずつＢＩＢＤが挿入できる構成となっている。この場合、各スロット（各Ｂ／Ｉボード）毎に１個のＭＥＡＳおよびＰＳＷが設けられ、各スロット毎に電流値の検出や電源の供給・遮断の制御が行われると共に、各スロット（各ＭＥＡＳ）毎に最大電流リミット値の設定が可能となる。なお、勿論、このような割り付け方に限定されるものではなく、例えば、２個のスロット毎に１個のＭＥＡＳおよびＰＳＷを設けたり、場合によっては１個のスロットに対して２個のＭＥＡＳおよびＰＳＷを設ける（すなわち１個のＢ／Ｉボード上に共通の電源配線ＬＮ＿Ｐを２本設ける）ことも可能である。ただし、電源生成部の電源供給能力や電源管理の容易性などの観点からは、１個のスロットに１個のＭＥＡＳおよびＰＳＷを割り付けることが望ましい。いずれにしても、各ＭＥＡＳ毎に、当該ＭＥＡＳが検出対象としているＤＵＴの数に応じた最大電流リミット値を設定することで、Ｂ／Ｉテスト工程の安全性を向上させることが可能になる。
【００３２】
《Ｂ／Ｉテストフロー［１］》
図５は、図１のＢ／Ｉテスト工程における処理内容の一例を示すフロー図である。図５では、まず、図３のホストコンピュータＨＳＴに対して被テストデバイスＤＵＴの基本情報が登録される（Ｓ２０００）。基本情報の中には、ＤＵＴの品種やロットＮｏに関連付けて、当該ＤＵＴのＢ／Ｉテストプログラム等を含んだＢ／Ｉテスト条件の情報が含まれている。具体的には例えば、Ｂ／Ｉテストの際の電源電圧値や、パターン信号及び期待値信号の値や、高温漕ＴＣ内の設定温度や、テスト時間等が含まれている。そして更に、この基本情報の中には、設計段階等で予め判明しているＤＵＴの最大動作電流が含まれている。
【００３３】
次いで、図３のＩＣハンドラＨＤＬ１が、トレイＴＲ内のＤＵＴをＢ／ＩボードＢＩＢＤ［ｍ］上のＩＣソケットＳＫＴに順次挿入する（Ｓ２００１）。この際に、各ＢＩＢＤ［ｍ］には例えば個別のＩＤが備わっているため、ＨＤＬ１は、どのＩＤのＢＩＢＤ［ｍ］に対してどのようにＤＵＴを挿入したかを把握することができる。ＨＤＬ１は、各ＢＩＢＤ［ｍ］毎のＤＵＴの挿入情報（挿入個数、挿入箇所等）をホストコンピュータＨＳＴに向けて送信する（Ｓ２００２）。続いて、各ＢＩＢＤ［ｍ］がＢ／Ｉテスト装置（図３（ｂ）のＢＩＥＱ［１］）内の各スロットに装着される（Ｓ２００３）。
【００３４】
一方、ＨＳＴは、前述したＤＵＴの基本情報に基づき、Ｂ／Ｉテスト装置（ＢＩＥＱ［１］）に向けてＢ／Ｉテスト条件（Ｂ／Ｉテストプログラムを含む）を送信する。この際に、ＨＳＴは、Ｓ２０００におけるＤＵＴの最大動作電流と、Ｓ２００２におけるＤＵＴの挿入情報に基づき、図２（ａ）、（ｂ）で述べたようにして、各ＢＩＢＤ［ｍ］（各スロット）毎に設定する最大電流リミット値Ｉｌｍｔ（ｍａｘ）を算出する。ＨＳＴは、この算出した各スロット毎の最大電流リミット値を、Ｂ／Ｉテスト条件の一部として、例えばＢ／Ｉテストプログラム中に書き込むこと等で送信する（Ｓ２００４）。なお、ここでは、Ｉｌｍｔ（ｍａｘ）をＨＳＴで算出しているが、場合によっては、必要な情報をＢ／Ｉテスト装置に送信することでＢ／Ｉテスト装置で算出することも可能である。
【００３５】
次いで、Ｂ／Ｉテスト装置（ＢＩＥＱ［１］）は、ＨＳＴからの送信されたＢ／Ｉテスト条件（Ｂ／Ｉテストプログラムを含む）に基づいて、高温漕ＴＣを所定の温度に設定し、各ＢＩＢＤ［ｍ］上の各ＤＵＴに対してＢ／Ｉテストプログラムを実行する（Ｓ２００５）。この際に、図４（ｂ）に示した電源生成部ＰＷＧＥＮ内の監視部ＭＯＮＩにはＨＳＴ等によって算出された最大電流リミット値Ｉｌｍｔ（ｍａｘ）が設定される。これによって、Ｂ／Ｉテスト工程の安全性が確保される。Ｂ／Ｉテストプログラムの実行が終了すると、ＢＩＥＱ［１］は、ＨＳＴに向けてＢ／Ｉテスト結果（図４（ａ）のＲＳＵＴＢの内容）を送信する（Ｓ２００６）。また、各ＢＩＢＤ［ｍ］がＢＩＥＱ［１］から取り外される（Ｓ２００７）。図３（ａ）のＩＣハンドラＨＤＬ２は、各ＢＩＢＤ［ｍ］から各ＤＵＴを取り外すと共に、ＨＳＴを介してＢ／Ｉテスト結果を取得し、これに基づいて、取り外した各ＤＵＴを良品用のトレイＴＲｐか不良品用のトレイＴＲｆに分別して格納する（Ｓ２００８）。
【００３６】
このようなＢ／Ｉテストシステム並びにＢ／Ｉテストフローを用いることで、図２（ａ）、（ｂ）で述べたような電流リミット値の設定を自動的に行えることから、前述したＢ／Ｉテスト工程の安全性の向上と共に、Ｂ／Ｉテスト工程の効率化あるいは容易化を図ることが可能になる。なお、ここでは、良否判定機能を備えたモニタＢ／Ｉテスト装置を用いたが、良否判定機能を備えないダイナミックＢ／Ｉテスト装置を用いることも可能である。この場合、例えば図５のＳ２００７とＳ２００８の間で、テスタ等を用いた良否判定処理が行われることになる。
【００３７】
（実施の形態２）
《Ｂ／Ｉテストフロー［２］》
図６は、本発明の実施の形態２による半導体装置の製造方法において、図１のＢ／Ｉテスト工程における処理内容の一例を示すフロー図である。図６に示すＢ／Ｉテストフローは、図５で説明したＳ２０００〜Ｓ２００３の処理の後に、Ｓ３０００の処理が行われ、その後、図５で説明したＳ２００７，Ｓ２００８の処理が行われるものとなっている。ただし、詳細は後述するが、Ｓ２００２における被テストデバイスＤＵＴの挿入情報の送信処理は必ずしも必要ではない。以下、図５のフローとの違いに着目して説明を行う。
【００３８】
図６のＳ３０００においては、まず、図３（ａ）のホストコンピュータＨＳＴがＢ／Ｉテスト装置（ＢＩＥＱ［１］）に向けてＤＵＴに対応するＢ／Ｉテスト条件（Ｂ／Ｉテストプログラムを含む）を送信する（Ｓ３０００−１）。この際には、図５のＳ２００４の場合と異なり、最大電流リミット値の送信は行われない。続いて、ＢＩＥＱ［１］が各Ｂ／Ｉボード（図３のＢＩＢＤ［ｍ］）上の各ＤＵＴに対してコンタクトチェック（具体的にはＤＵＴとＩＣソケットＳＫＴの導通確認）を実行する（Ｓ３０００−２）。コンタクトチェックは、モニタＢ／Ｉテスト装置が、例えば各ＤＵＴに対して簡単なパターン信号を入力し、これに応じた各ＤＵＴからの出力信号を良否判定すること等で行われる。このコンタクトチェックによって、各ＢＩＢＤ［ｍ］毎のＤＵＴの挿入情報（挿入個数、挿入箇所等）が判明する。
【００３９】
次いで、Ｂ／Ｉテスト装置（ＢＩＥＱ［１］）は、ＨＳＴからＤＵＴの最大動作電流を取得し、この最大動作電流と前述したコンタクトチェックの結果に基づいて、図２（ａ）、（ｂ）で述べたような各Ｂ／ＩボードＢＩＢＤ［ｍ］毎の最大電流リミット値Ｉｌｍｔ（ｍａｘ）を算出し、自身の電源生成部に設定する（Ｓ３０００−３）。続いて、図５のＳ２００５およびＳ２００６と同様に、ＢＩＥＱ［１］が所定の温度条件の下でＢ／Ｉテストプログラムを実行し、そのテスト結果をＨＳＴに送信する（Ｓ３０００−４，Ｓ３０００−５）。
【００４０】
このようなＢ／Ｉテストフローを用いることで、図５の場合と同様に、図２（ａ）、（ｂ）で述べたような電流リミット値の設定を自動的に行えることから、前述したＢ／Ｉテスト工程の安全性の向上と共に、Ｂ／Ｉテスト工程の効率化あるいは容易化を図ることが可能になる。更に、図５の場合と異なり、コンタクトチェックによってＤＵＴとＩＣソケットＳＫＴの導通状態を実際に確認した上で最大電流リミット値を定めていることから、最大電流リミット値をより適切な値に定めることが可能になる。すなわち、ＳＫＴとの接触が不完全であり、実動作を行わないＤＵＴを除外して最大電流リミット値を定めることができる。
【００４１】
（実施の形態３）
《Ｂ／Ｉテストフロー［３］》
図７は、本発明の実施の形態３による半導体装置の製造方法において、図１のＢ／Ｉテスト工程における一部の処理内容の一例を示すフロー図である。本実施の形態３によるＢ／Ｉテストフローは、図６に示したＢ／Ｉテストフロー内のＳ３０００の処理が図７に示すＳ３０００ａの処理に置き換わったものとなっている。このＳ３０００ａの処理は、例えばスクリーニング性の向上等を目的として、それぞれパターン信号、電源電圧、温度、時間等が異なる複数のＢ／Ｉテスト条件（Ｂ／Ｉテストプログラムを含む）を用いてＢ／Ｉテストを行うものとなっている。以下、このＳ３０００ａの処理内容について説明を行う。
【００４２】
図７のＳ３０００ａにおいては、まず、図３（ａ）のホストコンピュータＨＳＴがＢ／Ｉテスト装置（ＢＩＥＱ［１］）に向けてＤＵＴに対応するＢ／Ｉテスト条件［１］（Ｂ／Ｉテストプログラム［１］を含む）を送信する（Ｓ３０００ａ−１）。続いて、ＢＩＥＱ［１］が、図６のＳ３０００−２の場合と同様に、各Ｂ／Ｉボード（図３のＢＩＢＤ［ｍ］）上の各ＤＵＴに対してコンタクトチェック（具体的にはＤＵＴとＩＣソケットＳＫＴの導通確認）を実行する（Ｓ３０００ａ−２）。ここで、コンタクト不良がある場合には、作業者等によって該当するＤＵＴの再挿入が行われ、再びコンタクトチェックが行われる（Ｓ３０００ａ−３，Ｓ３０００ａ−４）。このコンタクト不良の有無を識別するため、本実施の形態３によるＢ／Ｉテストフローでは、図６のＳ２００２における各ＢＩＢＤ［ｍ］毎のＤＵＴの挿入情報（挿入個数、挿入箇所等）が必要となる。
【００４３】
Ｓ３０００ａ−３においてコンタクト不良が無い場合には、図６のＳ３０００−３の場合と同様に、ＢＩＥＱ［１］が、ＨＳＴからＤＵＴの最大動作電流［１］を取得し、この最大動作電流［１］と前述したコンタクトチェックの結果に基づいて、各ＢＩＢＤ［ｍ］毎の最大電流リミット値［１］を算出し、自身の電源生成部に設定する（Ｓ３０００ａ−５）。次いで、ＢＩＥＱ［１］は、図６のＳ３０００−４，Ｓ３０００−５の場合と同様に、所定の温度条件［１］の下でＢ／Ｉテストプログラム［１］を実行し、そのＢ／Ｉテスト結果［１］をＨＳＴに送信する（Ｓ３０００ａ−６，Ｓ３０００ａ−７）。
【００４４】
続いて、ＨＳＴは、ＢＩＥＱ［１］に向けて前述したＢ／Ｉテスト条件［１］（Ｂ／Ｉテストプログラム［１］を含む）とは異なるＢ／Ｉテスト条件［２］（Ｂ／Ｉテストプログラム［２］を含む）を送信する（Ｓ３０００ａ−８）。次いで、ＢＩＥＱ［１］は、ＨＳＴからＤＵＴの最大動作電流［２］を取得し、この最大動作電流［２］と前述したＢ／Ｉテスト結果［１］（すなわちＢ／Ｉテストプログラム［１］で良品と判定された数）に基づいて、各ＢＩＢＤ［ｍ］毎の最大電流リミット値［２］を算出し、自身の電源生成部に設定する（Ｓ３０００ａ−９）。その後、ＢＩＥＱ［１］は、図６のＳ３０００−４，Ｓ３０００−５の場合と同様に、所定の温度条件［２］の下でＢ／Ｉテストプログラム［２］を実行し、そのＢ／Ｉテスト結果［２］をＨＳＴに送信する（Ｓ３０００ａ−１０，Ｓ３０００ａ−１１）。
【００４５】
以降同様にして、ＨＳＴは、ＢＩＥＱ［１］に向けて更に異なるＢ／Ｉテスト条件［ｋ］（Ｂ／Ｉテストプログラム［ｋ］を含む）を送信する（Ｓ３０００ａ−１２）。そして、ＢＩＥＱ［１］は、ＨＳＴからＤＵＴの最大動作電流［ｋ］を取得し、この最大動作電流［ｋ］と前回のＢ／Ｉテスト結果［ｋ−１］に基づいて、各ＢＩＢＤ［ｍ］毎の最大電流リミット値［ｋ］を算出し、自身の電源生成部に設定する（Ｓ３０００ａ−１３）。その後、ＢＩＥＱ［１］は、図６のＳ３０００−４，Ｓ３０００−５の場合と同様に、所定の温度条件［ｋ］の下でＢ／Ｉテストプログラム［ｋ］を実行し、そのＢ／Ｉテスト結果［ｋ］をＨＳＴに送信する（Ｓ３０００ａ−１４，Ｓ３０００ａ−１５）。
【００４６】
このように、図７のＢ／Ｉテストフローは、Ｂ／Ｉテスト条件（Ｂ／Ｉテストプログラムを含む）を変えながら、各条件毎に、予め定められるＤＵＴの最大動作電流値と直前に行われたテスト結果（コンタクトチェック結果又はＢ／Ｉテスト結果）を用いて各ＢＩＢＤ［ｍ］（各スロット）毎の最大電流リミット値を設定するものとなっている。Ｂ／Ｉテスト条件が変わると、その条件下にて動作異常となるＤＵＴが新たに発生したり、また例えばＤＵＴとＩＣソケットＳＫＴの接触状態が変化することで、図７のＢ／Ｉテストフローの実行過程で動作を行わないＤＵＴが突如発生する場合がある。図７のＢ／Ｉテストフローを用いると、このようなＤＵＴを対象外としつつ各Ｂ／Ｉテスト条件毎に異なり得るＤＵＴの最大動作電流値を用いて最大電流リミット値を設定できるため、最大電流リミット値の更なる最適化が図れる。
【００４７】
その結果、Ｂ／Ｉテスト工程の安全性を更に向上させることが可能になる。特に、Ｂ／Ｉテスト中の各ＤＵＴの電流量は、実行されるプログラムの内容によって大きく異なる場合がある。このため、各プログラム単位で、各プログラム毎に規定されるＤＵＴの最大動作電流値を反映して最大電流リミット値を設定できることは、Ｂ／Ｉテスト工程の安全性を高める上で非常に有効となる。また、図７のＢ／Ｉテストフローを用いることで、図５等の場合と同様に、電流リミット値の設定を自動的に行えることから、Ｂ／Ｉテスト工程の効率化あるいは容易化を図ることが可能になる。なお、ここでは、Ｂ／Ｉテスト装置が最大電流リミット値を算出するものとしたが、勿論、図２の場合と同様にして、ホストコンピュータＨＳＴに算出させることも可能である。また、ここでは、各Ｂ／Iテストプログラム[１]〜「ｋ]が実行直前に個別に送信されるフローとしたが、勿論、ＢＩＥＱ側に十分な格納容量があれば、最初の段階で一度に送信されるようなフローを用いることも可能である。
【００４８】
（実施の形態４）
《Ｂ／Ｉテスト装置の電源生成部の変形例》
図８は、本発明の実施の形態４による半導体装置の製造方法において、図４（ｂ）の電源生成部の変形例を示す概略図である。図８に示す電源生成部ＰＷＧＥＮ１は、図４（ｂ）の電源生成部ＰＷＧＥＮと比較して、監視部ＭＯＮＩに対して最大電流リミットＩｌｍｔ（ｍａｘ）に加えて最小電流リミットＩｌｍｔ（ｍｉｎ）を設定可能な構成となっている。これ以外の構成に関しては図４（ｂ）と同様であるため、詳細な説明は省略する。ＭＯＮＩは、電流計ＭＥＡＳによって計測した電源電流値がＩｌｍｔ（ｍｉｎ）よりも小さい場合に例えばアラーム等を発生する。このＩｌｍｔ（ｍｉｎ）の値は、これまでの各実施の形態で述べたＩｌｍｔ（ｍａｘ）の場合と、例えば、被テストデバイスＤＵＴの最小動作電流値を予め設定しておくこと等で定められる。
【００４９】
《本実施の形態４の基本概念》
図９（ａ）、（ｂ）は、図１のＢ／Ｉテスト工程で行われる最小電流リミット値の設定方法の一例を示す概念図である。図９（ａ）、（ｂ）に示すように、本実施の形態４による半導体装置の製造方法は、前述した図２（ａ）、（ｂ）の場合と同様に、Ｂ／Ｉテスト工程において、Ｂ／ＩボードＢＩＢＤ上に搭載する被テストデバイスＤＵＴの数に応じて電流リミット値を可変設定することが主要な特徴となっている。ただし、図２（ａ）、（ｂ）の場合と異なり、ここでは最小電流リミット値が可変設定される。図９（ａ）、（ｂ）には、３６個のＩＣソケットＳＫＴが実装されたＢ／ＩボードＢＩＢＤが示されている。図９（ａ）のＢＩＢＤにはＳＫＴを介して３６個の被テストデバイス（半導体装置）ＤＵＴが搭載され、図９（ｂ）のＢＩＢＤにはＳＫＴを介して１３個の被テストデバイス（半導体装置）ＤＵＴが搭載される。
【００５０】
ここで、各Ｂ／ＩボードＢＩＢＤ毎の最小電流リミット値Ｉｌｍｔ（ｍｉｎ）は、各ＤＵＴの最小動作電流Ｉｃｃ（ｍｉｎ）とＤＵＴの搭載数Ｎと電流ばらつきを加味した余裕度β（β＜１）を用いて、「Ｉｃｃ（ｍｉｎ）×Ｎ×β」で定められる。例えば、Ｉｃｃ（ｍｉｎ）＝８０ｍＡ、β＝０．８とすると、図９（ａ）の場合にはＮ＝３６であるためＩｌｍｔ（ｍｉｎ）＝２．３Ａとなり、図９（ｂ）の場合にはＮ＝１３であるためＩｌｍｔ（ｍｉｎ）＝０．８Ａとなる。各ＢＩＢＤに供給する電源の電流値が当該最小電流リミット値Ｉｌｍｔ（ｍｉｎ）を下回った場合には、アラームの発生等が行われる。
【００５１】
このように、最大電流リミット値に加えて最小電流リミット値をＤＵＴの搭載数に応じて可変設定することで、Ｂ／Ｉテスト工程の信頼性を向上させることが可能になる。すなわち、図２（ａ）、（ｂ）の場合と同様に、ＢＩＢＤ上のＤＵＴの搭載数が端数の場合を考慮して適切な最小電流リミット値が設定できることに加えて、最小電流リミット値の設定によって、ＩＣソケットＳＫＴにＤＵＴを挿入しているにも関わらず当該ＤＵＴが動作していないような状況を検出することができる。これによって各ＤＵＴに対してＢ／Ｉテストが確実に行われていることを保証することができる。なお、ここでは、最大電流リミット値に加えて最小電流リミット値を設定したが、場合によっては最小電流リミット値のみを設定することも可能である。また、当該最小電流リミット値は、勿論、前述した実施の形態１〜３の最大電流リミット値と組み合わせる形で適用することが可能である。
【００５２】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
【００５３】
例えば、ここでは、Ｂ／Ｉテスト装置が複数の被テストデバイスＤＵＴに対して共通に電源供給を行う場合を例に説明を行ったが、本実施の形態による半導体装置の製造方法は、例えば、プローブ検査装置やテスタ等が複数のＤＵＴに対して共通に電源供給を行いながら所定のテストを行うような場合にも同様に適用可能である。
【産業上の利用可能性】
【００５４】
本実施の形態による半導体装置の製造方法は、特に、Ｂ／Ｉテスト工程を含む半導体装置の製造方法に適用して有益なものであり、これに限らず、Ｂ／Ｉテスト装置ならびにＢ／Ｉテスト装置を含んだ半導体テストシステムを含めて広く適用可能である。
【符号の説明】
【００５５】
ＢＩＢＤ  Ｂ／Ｉボード
ＢＩＥＱ  Ｂ／Ｉテスト装置
ＢＩＥＱＵ  装置本体部
ＣＭＰ  コンパレータ回路
ＣＴＬＢ  制御部
ＤＲＶ  ドライバ回路
ＤＵＴ  被テストデバイス
ＨＤＬ  ＩＣハンドラ
ＨＳＴ  ホストコンピュータ
ＬＮ  配線
ＭＥＡＳ  電流計
ＭＯＮＩ  監視部
ＮＷ  通信ネットワーク
Ｐ  端子
ＰＮＧＥＮ  パターン発生部
ＰＳＷ  電源スイッチ
ＰＷＧＥＮ  電源生成部
ＲＳＵＴＢ  比較・判定結果記憶部
ＳＫＴ  ＩＣソケット
ＴＣ  高温漕
ＴＣＴＬＢ  温度制御部
ＴＲ  トレイ
ＶＧ  電圧源
【図１】
2012207958.tif 000003
【図２】
2012207958.tif 000004
【図３】
2012207958.tif 000005
【図４】
2012207958.tif 000006
【図５】
2012207958.tif 000007
【図６】
2012207958.tif 000008
【図７】
2012207958.tif 000009
【図８】
2012207958.tif 000010
【図９】
2012207958.tif 000011
【図１０】
2012207958.tif 000012