(57)【要約】【課題】簡素な回路構造でありながら、低電圧でも安定して駆動させることができるＰＡＭ制御方式のモータを提供する。【解決手段】複数の電流入出配線７を通じてコイル６に駆動電流を供給する駆動装置４を備え、駆動電圧Ｖｍが変化するＰＡＭ制御方式のモータ１である。駆動装置４は、電流入出配線７を切り替える上流側パワー素子２１及び下流側パワー素子２２やこれらに制御電圧Ｖｇを印加する制御回路３１、制御回路３１と上流側パワー素子２１との間に設けられて駆動電圧Ｖｍを分圧して制御電圧Ｖｇを形成する制御電圧形成回路４１を有している。上流側パワー素子２１にＰチャネルＭＯＳＦＥＴが用いられ、制御電圧形成回路４１には、制御電圧Ｖｇが所定値以下に低下した場合に、制御電圧Ｖｇを高く変化させる低電圧補助回路５０が設けられている。【選択図】    図４
2012070540.tif 000002
【特許請求の範囲】
【請求項１】
回転自在に支持されたロータと、
複数のコイルと、これらコイルに接続される３つ以上の電流入出経路とを有するモータ本体と、
前記電流入出経路の少なくともいずれか２つを通じて前記コイルに駆動電流を供給し、前記ロータを回転駆動する駆動装置と、
を備え、
駆動電圧が変化するＰＡＭ制御方式のモータであって、
前記駆動装置は、
並列に配置される複数の切替経路を含み、前記モータ本体に前記駆動電流を供給する電流供給経路と、
前記切替経路の高電位側にそれぞれ接続される上流側パワー素子及び前記切替経路の低電位側にそれぞれ配置される下流側パワー素子を含み、前記電流入出経路を切り替える複数のパワー素子と、
前記上流側パワー素子及び前記下流側パワー素子のそれぞれをオンオフ制御するために、所定のタイミングで制御信号を出力する制御装置と、
前記制御装置と前記上流側パワー素子との間に設けられ、前記上流側パワー素子の制御電圧を前記駆動電圧から形成する制御電圧形成装置と、
を有し、
前記制御電圧形成装置は、
前記駆動電圧が印加され、高電位側から順に直列に接続される第１抵抗及び第２抵抗を有する分圧経路と、
前記第１抵抗と前記第２抵抗との間の電位を前記上流側パワー素子に出力する第１の電位出力経路と、
を有する分圧回路を含み、
前記上流側パワー素子にＰチャネルＭＯＳＦＥＴが用いられ、
前記制御電圧形成装置に、前記制御電圧が所定値以下に低下した場合に、当該制御電圧を高く変化させる低電圧補助回路が設けられているモータ。
【請求項２】
請求項１に記載のモータにおいて、
前記低電圧補助回路が、
第１分圧比と、当該第１分圧比よりも前記制御電圧が高くなる低電圧用の第２分圧比と、に切り替え可能な分圧比可変回路を有しているモータ。
【請求項３】
請求項２に記載のモータにおいて、
前記分圧比可変回路は、前記分圧回路に加え、
前記分圧経路における前記第１抵抗よりも高電位側の部分に直列に接続される第３抵抗と、
前記分圧経路における前記第３抵抗及び前記第１抵抗が設けられた部分と並列に接続され、高電位側から順に直列に接続される第４抵抗及びスイッチ素子を有する副分圧経路と、
を有し、
前記スイッチ素子にＮチャネルＭＯＳＦＥＴが用いられ、
前記分圧経路と前記副分圧経路との間に、前記第３抵抗と前記第１抵抗との間の電位を前記スイッチ素子に出力する第２の電位出力経路が設けられているモータ。
【請求項４】
請求項１に記載のモータにおいて、
前記低電圧補助回路は、
前記制御電圧が所定値以下に低下したか否かを比較する比較回路と、
前記制御電圧が所定値以下に低下した場合に、前記比較回路からの指示に基づいて最小電位を前記上流側パワー素子に出力する最小電位出力回路と、
を有しているモータ。
【請求項５】
請求項４に記載のモータにおいて、
前記比較回路は、比較結果に応じて電位出力端子から所定の電位を出力する比較器を有し、
前記最小電位出力回路は、
一端が前記分圧経路における前記第２抵抗よりも低電位側に接続され、他端が前記上流側パワー素子に接続される最小電位出力経路と、
前記最小電位出力経路の途中に設けられるスイッチ素子と、
を有し、
前記スイッチ素子にＮチャネルＭＯＳＦＥＴが用いられ、
前記比較回路と前記最小電位出力経路との間に、前記電位出力端子の電位を前記スイッチ素子に出力する第３の電位出力経路が設けられているモータ。
【請求項６】
請求項２に記載のモータにおいて、
更に、請求項４に記載の前記比較回路及び前記最小電位出力回路を有しているモータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＡＭ（Pulse Amplitude Modulation)制御方式のモータに関する。
【背景技術】
【０００２】
この種のモータでは、回転速度を可変制御するために、印加される駆動電圧が大小に変化する。従って、駆動電圧の高い高電圧領域から駆動電圧の低い低電圧領域まで広い範囲で安定して回転駆動できる性能が求められる。
【０００３】
モータを回転駆動する際には、コイルに所定パターンの電流を供給する必要があるが、その制御は、一般に、パワー素子（ＭＯＳＦＥＴ：Metal Oxide Semiconductor Field Effect Transistor）をオンオフ制御することによって行われる場合が多い。
【０００４】
ＭＯＳＦＥＴには、ＮチャネルＭＯＳＦＥＴとＰチャネルＭＯＳＦＥＴとがある。ＮチャネルＭＯＳＦＥＴの場合、ゲート電極に正極側の電位を印加することで、ソース電極とドレイン電極との間に電流が流れるようになり（オン状態）、ＰチャネルＭＯＳＦＥＴの場合、ゲート電極に負極側の電位を印加することでオン状態になる。閾値電圧付近ではソース電極とドレイン電極との間を流れる電流量はゲート電極に印加される電位の大きさの影響を受ける。
【０００５】
ＮチャネルＭＯＳＦＥＴをパワー素子に用いたモータ駆動回路が開示されている（特許文献１）。
【０００６】
このモータ駆動回路には、駆動電圧を昇圧させるチャージポンプ回路が設けられていて、このチャージポンプ回路で昇圧した昇圧電圧は、レギュレート回路で定電圧化したレギュレート電圧に変換される。そして、この変換したレギュレート電圧がパワー素子のゲートに出力されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００８−２５９３４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
従来より、駆動電圧を一定の分圧比で低下させ、その低下した電圧を利用してパワー素子に制御電圧を出力することが行われている。しかし、この場合、駆動電圧を低下させていくと、その駆動電圧の低下に応じてパワー素子に出力される制御電圧も低下するため、駆動電圧を大きく低下させると、パワー素子のオンオフ動作が不安定になり、回転数やトルクの低下など、本来のモータ性能が得られなくなるという問題がある。
【０００９】
図１に、パワー素子１００の駆動回路の概略を示す。同図は、パワー素子１００にＰチャネルＭＯＳＦＥＴを用いた場合を表している。このパワー素子１００の場合、Ｎ型半導体１０１の上に離れて２つのＰ型領域（ソース電極１０２とドレイン電極１０３）が形成され、これら１０２，１０３の間のチャネル領域には酸化膜１０４を介してゲート電極１０５が積層されている。
【００１０】
パワー素子１００は、コイルに電流を供給する電流供給線１０６の途中に接続されていて、電源側（高電位側）がソース電極１０２に接続され、コイル側（低電位側）がドレイン電極１０３に接続されている。電流供給線１０６には駆動電圧Ｖｍが印加されている。
【００１１】
パワー素子１００に制御電圧を印加する分圧回路１１０は、直列に接続された第１抵抗１１１と第２抵抗１１２とを有し、この分圧回路１１０にも駆動電圧Ｖｍが印加されている。そして、ゲート電極１０５の電位が第１抵抗１１１と第２抵抗１１２との間の電位と同電位になるように電気的に接続されている。
【００１２】
分圧回路１１０が通電していない時にはゲート電極１０５に電位は出力されないため、チャネル領域は導通しないが（オフ状態）、同図に示すように分圧回路１１０が通電することでゲート電極１０５に負極側の電位が出力され、電圧降下によって生じる制御電圧がゲート電極１０５に印加される（ゲート電圧Ｖｇ）。そうなると、チャネル領域が導通してソース電極１０２からドレイン電極１０３に電流が流れるようになる（オン状態）。
【００１３】
ところが、駆動電圧Ｖｍを低下させていくと、図２に示すように、それに伴ってゲート電圧Ｖｇも低下する。パワー素子１００には、安定して機能するゲート電圧Ｖｇの下限値ＶｇＬがあり、それを下回ると、ゲート電圧Ｖｇが印加されてもオン状態にならなくなるなど、オンオフ動作が不安定になる。また、オン状態になってもチャネル部の電気抵抗が大きいために適正な電流量が得られず、回転数やトルクの低下など、本来のモータ性能が得られなくなってしまう。
【００１４】
この点、特許文献１のモータ駆動回路では、チャージポンプ回路で駆動電圧を昇圧させているので、駆動電圧が低下してもゲート電圧の過度な低下を防ぐことができる。しかし、回路構造が複雑なため、部材コストや信頼性の面で不利がある。
【００１５】
そこで、本発明の目的は、簡素な回路構造でありながら、低電圧でも安定して駆動させることができるＰＡＭ制御方式のモータを提供することにある。
【課題を解決するための手段】
【００１６】
本発明のモータは、回転自在に支持されたロータと、複数のコイルと、これらコイルに接続される３つ以上の電流入出経路とを有するモータ本体と、前記電流入出経路の少なくともいずれか２つを通じて前記コイルに駆動電流を供給し、前記ロータを回転駆動する駆動装置とを備え、駆動電圧が変化するＰＡＭ制御方式のモータである。
【００１７】
前記駆動装置は、並列に配置される複数の切替経路を含み、前記モータ本体に前記駆動電流を供給する電流供給経路と、前記切替経路の高電位側にそれぞれ接続される上流側パワー素子及び前記切替経路の低電位側にそれぞれ配置される下流側パワー素子を含み、前記電流入出経路を切り替える複数のパワー素子と、前記上流側パワー素子及び前記下流側パワー素子のそれぞれをオンオフ制御するために、所定のタイミングで制御信号を出力する制御装置と、前記制御装置と前記上流側パワー素子との間に設けられ、前記上流側パワー素子の制御電圧を前記駆動電圧から形成する制御電圧形成装置とを有している。
【００１８】
前記制御電圧形成装置は、前記駆動電圧が印加され、高電位側から順に直列に接続される第１抵抗及び第２抵抗を有する分圧経路と、前記第１抵抗と前記第２抵抗との間の電位を前記上流側パワー素子に出力する第１の電位出力経路と、を有する分圧回路を含んでいる。
【００１９】
そして、前記上流側パワー素子にＰチャネルＭＯＳＦＥＴが用いられ、前記制御電圧形成装置に、前記制御電圧が所定値以下に低下した場合に、当該制御電圧を高く変化させる低電圧補助回路が設けられている。
【００２０】
このような構成のモータによれば、上流側パワー素子にＰチャネルＭＯＳＦＥＴが用いられているので、そのゲート電極に負極側の電位を出力することで上流側パワー素子をオン状態にすることができる。駆動電圧が低下した場合、それに伴って制御電圧も低下するが、それよりも更に低い電位をゲート電極に出力することで、制御電圧を高く変化させることができる。
【００２１】
そして、制御電圧形成装置には、制御電圧が所定値以下に低下した場合に、その制御電圧を高く変化させる低電圧補助回路が設けられているので、低下した駆動電圧の下でも制御電圧を高めることができる。従って、複雑な回路構造を設けなくても低電圧で安定して上流側パワー素子を駆動させることができ、モータ性能を安定して発揮させることができる。
【００２２】
例えば、前記低電圧補助回路が、第１分圧比と、当該第１分圧比よりも前記制御電圧が高くなる低電圧用の第２分圧比と、に切り替え可能な分圧比可変回路を有するように構成できる。
【００２３】
そうすれば、既存の回路に少しの回路を追加するだけで低電圧補助回路を形成することができる。
【００２４】
具体的には、前記分圧比可変回路は、前記分圧回路に加え、前記分圧経路における前記第１抵抗よりも高電位側の部分に直列に接続される第３抵抗と、前記分圧経路における前記第３抵抗及び前記第１抵抗が設けられた部分と並列に接続され、高電位側から順に直列に接続される第４抵抗及びスイッチ素子を有する副分圧経路と、を有し、前記スイッチ素子にＮチャネルＭＯＳＦＥＴが用いられ、前記分圧経路と前記副分圧経路との間に、前記第３抵抗と前記第１抵抗との間の電位を前記スイッチ素子に出力する第２の電位出力経路が設けられているようにすればよい。
【００２５】
また、前記低電圧補助回路は、前記制御電圧が所定値以下に低下したか否かを比較する比較回路と、前記制御電圧が所定値以下に低下した場合に、前記比較回路からの指示に基づいて最小電位を前記上流側パワー素子に出力する最小電位出力回路と、を有するように構成することもできる。
【００２６】
この場合にも、制御電圧が所定値以下に低下した場合、更に低い最小電位をゲート電極に出力することができるので、よりいっそう制御電圧を高く変化させることができる。
【００２７】
例えば、前記比較回路は、比較結果に応じて電位出力端子から所定の電位を出力する比較器を有し、前記最小電位出力回路は、一端が前記分圧経路における前記第２抵抗よりも低電位側に接続され、他端が前記上流側パワー素子に接続される最小電位出力経路と、前記最小電位出力経路の途中に設けられるスイッチ素子と、を有し、前記スイッチ素子にＮチャネルＭＯＳＦＥＴが用いられ、前記比較回路と前記最小電位出力経路との間に、前記電位出力端子の電位を前記スイッチ素子に出力する第３の電位出力経路が設けられているようにすればよい。
【００２８】
更には、上述した分圧比可変回路や比較回路、最小電位出力回路を組み合わせることもできる。
【００２９】
そうすれば、制御電圧をよりきめ細かく制御できるので、低電圧領域でもよりいっそう安定して上流側パワー素子を駆動させることができ、モータ性能を安定して発揮させることができる。
【発明の効果】
【００３０】
以上説明したように、本発明によれば、低電圧領域でも安定して駆動させることができるＰＡＭ制御方式のモータを簡素な回路構造で実現できる。
【図面の簡単な説明】
【００３１】
【図１】パワー素子の駆動回路の一例を示す概略図である。
【図２】駆動電圧Ｖｍと制御電圧Ｖｇとの関係を示すグラフである。
【図３】第１実施形態のモータを示す概略図である。
【図４】駆動装置の回路構成を表した概略図である。
【図５】制御電圧形成回路を表した概略図である。
【図６】（ａ）、（ｂ）は、制御電圧形成回路の動作を説明するための図である。
【図７】駆動電圧と制御電圧との関係を表した概略図である。
【図８】第２実施形態のモータにおける駆動装置の回路構成を表した概略図である。
【図９】最小電位出力回路の回路構成を表した概略図である。
【図１０】比較回路の回路構成を表した概略図である。
【図１１】変形例のモータにおける駆動装置の回路構成を表した概略図である。
【図１２】変形例のモータにおける低電圧補助回路の要部を表した概略図である。
【発明を実施するための形態】
【００３２】
以下、本発明の実施形態を図面に基づいて詳細に説明する。ただし、以下の説明は、本質的に例示に過ぎず、本発明、その適用物あるいはその用途を制限するものではない。
【００３３】
＜第１実施形態＞
図３に、本発明を適用した本実施形態のモータ１の概略を示す。このモータ１は、例えば、送風機のファンなどに用いられる、ＰＡＭ制御方式の３相ブラシレスＤＣモータである。モータ１には、ロータ２やモータ本体３、駆動装置４等が備えられている。
【００３４】
ロータ２は、モータケース５にシャフトを介して回転自在に支持されており、このロータ２を回転駆動するモータ本体３は、モータケース５に収容されている。モータ本体３の構造は、従来のモータと同様である。例えば、インナーロータ型であれば、ロータ２は、外周に複数の磁石を有する円柱状に形成されている。そして、そのロータ２の外側に僅かな隙間を隔てて、複数のコイル６（図４参照）を有する円環状のステータが配置されている。
【００３５】
コイル６は、例えばＵ，Ｖ，Ｗの３相のコイル６ｕ，６ｖ，６ｗからなり、これらコイル６ｕ，６ｖ，６ｗは、モータの仕様に応じてＹ結線やデルタ結線により結線されている。ちなみに本実施形態では、Ｙ結線されている。モータ本体３には、電流入出配線７（電流入出経路）が設けられていて、これを通じて駆動装置４からこれらコイル６ｕ，６ｖ，６ｗに所定の順序で駆動電流が供給される。
【００３６】
そうすることで、順次励磁される各コイル６ｕ，６ｖ，６ｗと永久磁石との作用でトルクが発生し、ロータ２が回転する。その回転速度を変えるために、ＰＡＭ制御方式により、駆動電圧Ｖｍが大小に変化される。
【００３７】
駆動装置４は、例えば、ＩＣ等で構成された回路基板であり、モータケース５の内部に組み込まれている。駆動装置４は、電源等の供給を受けるために、外部の装置８に接続されていている。モータ本体３の近傍には、ロータ２の位置（回転角度）を検出するホール素子等の位置センサ９が配置されている。位置センサ９によって検出されるロータ２の位置データは駆動装置４へ出力される。
【００３８】
図４に、駆動装置４の回路構成を表した概略図を示す。同図に示すように、駆動装置４には、電流供給配線１１（電流供給経路）やパワー素子２１，２２、制御回路３１（制御装置）、制御電圧形成回路４１（制御電圧形成装置）が備えられている。そして、制御電圧形成回路４１には、分圧回路４７や低電圧補助回路５０が備えられており、低電圧補助回路５０には分圧比可変回路５１が設けられている。
【００３９】
電流供給配線１１は、一端が駆動電源側に接続される高電位側配線１２と、高電位側配線１２の他端から分岐して並列に配置される３つの切替配線１３ａ，１３ｂ，１３ｃ（切替経路）と、これら切替配線１３ａ，１３ｂ，１３ｃの低電位側に一端が接続される低電位側配線１４とを有している。低電位側配線１４の他端は、下部抵抗１５を介して接地されており、モータ１の駆動時には、電流供給配線１１に駆動電圧Ｖｍが印加されるように構成されている。
【００４０】
パワー素子２１，２２は、オンオフ制御可能なスイッチ素子であり、３つの切替配線１３ａ，１３ｂ，１３ｃのそれぞれに２つずつ直列に接続されている。これらパワー素子２１，２２には、高電位側に配置されるパワー素子２１（上流側パワー素子２１ａ，２１ｂ，２１ｃ）と、低電位側に配置されるパワー素子２２（下流側パワー素子２２ａ，２２ｂ，２２ｃ）とが含まれていて、上流側パワー素子２１にはＰチャネルＭＯＳＦＥＴが用いられ、下流側パワー素子２２にはＮチャネルＭＯＳＦＥＴが用いられている。
【００４１】
電流入出配線７は３つの電流入出配線７ａ，７ｂ，７ｃで構成されており、各切替配線１３ａ，１３ｂ，１３ｃにおける上流側パワー素子２１と下流側パワー素子２２との間の部分に、これら電流入出配線７ａ，７ｂ，７ｃがそれぞれ接続されている。そして、上流側パワー素子２１ａ，２１ｂ，２１ｃのいずれか１つがオン制御され、かつ、下流側パワー素子２２ａ，２２ｂ，２２ｃのいずれか１つがオン制御されることで駆動電圧Ｖｍが印加された１つの閉回路が形成される。
【００４２】
すなわち、３つの電流入出配線７ａ，７ｂ，７ｃのうち２つの電流入出配線７，７を通じ、所定の順序で所定のコイル６に所定の流れの駆動電流が供給される。例えば、上流側パワー素子２１ａがオンされ、下流側パワー素子２２ｃがオンされた時には、切替配線１３ａ、電流入出配線７ａ、コイル６ｗ、コイル６ｖ、電流入出配線７ｃ、切替配線１３ｃの順に駆動電流が流れる。
【００４３】
制御回路３１は、これらパワー素子２１，２２をオンオフ制御するために、所定のタイミングで通電信号（制御信号）を出力する。制御回路３１には、位置検出入力部３２やタイミング制御部３３、通電信号形成部３４、上アーム駆動回路部３５、下アーム駆動回路部３６等が備えられている。なお、制御回路３１の駆動には、駆動電圧Ｖｍよりも低い回路用電圧Ｖｃｃが用いられている。
【００４４】
位置検出入力部３２は、位置センサ９が出力する位置データを入力し、その位置データを位置信号に変換してタイミング制御部３３に出力する。タイミング制御部３３は、その位置信号と、予め記憶されたタイミングチャートとに基づき、各パワー素子２１，２２をオンオフするオンオフ信号を生成し、そのオンオフ信号を通電信号形成部３４に出力する。通電信号形成部３４は、オンオフ信号に基づき、所定のタイミングで各パワー素子２１，２２をオンオフ動作させるための通電信号（具体的には回路用電圧Ｖｃｃに基づく電位）を生成し、上アーム駆動回路部３５及び下アーム駆動回路部３６のそれぞれと協働してその通電信号を電流供給配線１１側に出力する。
【００４５】
下アーム駆動回路部３６からは、通電信号が所定の下流側パワー素子２２のゲート電極に出力される。それに対し、上アーム駆動回路部３５からは、制御回路３１と上流側パワー素子２１との間に設けられた制御電圧形成回路４１に通電信号が出力される。
【００４６】
図５に、その制御電圧形成回路４１の回路構成を示す。制御電圧形成回路４１は、上流側パワー素子２１を制御する制御電圧（第１制御電圧Ｖｇともいう）を形成するために設けられている。制御電圧形成回路４１は、上流側パワー素子２１ａ，２１ｂ，２１ｃごとに設けられていて、同図はその１つの構成を表している。制御電圧形成回路４１の上流側には駆動電源が接続されていて、制御電圧形成回路４１には駆動電圧Ｖｍが印加される。制御電圧形成回路４１では、その駆動電圧Ｖｍを所定の分圧比で分圧することによって第１制御電圧Ｖｇが形成される。
【００４７】
特に、この制御電圧形成回路４１には、駆動電圧Ｖｍの低下に伴って第１制御電圧Ｖｇが所定値以下に低下した場合に、第１制御電圧Ｖｇを高く変化させる低電圧補助回路５０が設けられている。本実施形態では、その低電圧補助回路５０として、通常電圧用の第１分圧比と、これよりも第１制御電圧Ｖｇが高くなる低電圧用の第２分圧比とに切り替え可能な分圧比可変回路５１が設けられている。
【００４８】
まず、制御電圧形成回路４１には、高電位側から順に直列に接続される第１抵抗４３と第２抵抗４４とを有する分圧配線４５（分圧経路）と、上流側パワー素子２１に第１制御電圧Ｖｇを印加するために、これら第１抵抗４３と第２抵抗４４との間の電位を上流側パワー素子２１に出力する電位出力配線４６（第１の電位出力経路）とを有する分圧回路４７が設けられている。
【００４９】
第２抵抗４４よりも低電位側の部分は、スイッチ素子（第１スイッチ素子４８ともいう）を介して接地されている。第１スイッチ素子４８はＮチャネルＭＯＳＦＥＴであり、これのゲート電極は制御配線４９を介して上アーム駆動回路部３５と接続されており、そこから出力される通電信号によって第１スイッチ素子４８はオンオフ制御される。
【００５０】
分圧比可変回路５１は、分圧回路４７に加え、第３抵抗５２や第４抵抗５３、スイッチ素子（第２スイッチ素子５４ともいう）などで構成されている。第３抵抗５２は、分圧配線４５における第１抵抗４３よりも高電位側の部分に直列に接続されている。この第３抵抗５２と第１抵抗４３とが設けられた部分（分圧抵抗部ともいう）と並列に、副分圧配線５５（副分圧経路）が接続されていて、そこに高電位側から順に第４抵抗５３と第２スイッチ素子５４とが直列に接続されている。
【００５１】
本実施形態の第２スイッチ素子５４もまたＮチャネルＭＯＳＦＥＴである。第２スイッチ素子５４に制御電圧（第２制御電圧ともいう）を印加するために、分圧配線４５における第３抵抗５２と第１抵抗４３との間の部分と第２スイッチ素子５４のゲート電極とが電位出力配線５６（第２の電位出力経路）で接続されていて、第３抵抗５２と第１抵抗４３との間の電位が第２スイッチ素子５４のゲート電極に出力される。そうして、第２スイッチ素子５４に第２制御電圧が印加されると、第２スイッチ素子５４はオンになり、副分圧配線５５は通電状態になる。
【００５２】
第３抵抗５２や第１抵抗４３等の抵抗値は、第２スイッチ素子５４や上流側パワー素子２１のゲート電極の性能に応じて適宜設定される。
【００５３】
また、分圧抵抗部や副分圧配線５５と並列してツェナーダイオード５７（過電圧防止装置）が設けられている。これにより、第２スイッチ素子５４や上流側パワー素子２１のゲート電極に所定値以上の電圧が印加されないように制限している。
【００５４】
図６を参照しながら、このような構成の制御電圧形成回路４１の動作について説明する。ＰＡＭ制御によって通常の駆動電圧Ｖｍの下でモータ１が駆動されている場合には、第２スイッチ素子５４が安定したオン状態となるように、第３抵抗５２等の抵抗値が設定されているため、副分圧配線５５は通電状態になり、通常電圧用の第１分圧比を生じる同図の（ａ）に示す回路構成となる。
【００５５】
駆動電圧Ｖｍの低下に伴って第２スイッチ素子５４がオフになった場合、副分圧配線５５は遮断され、低電圧用の第２分圧比を生じる同図の（ｂ）に示す回路構成となる。
【００５６】
この場合、分圧抵抗部及び副分圧配線５５の部分は、第１分圧比よりも総抵抗が増加するため、電圧降下量が大きくなり、第１抵抗４３と第２抵抗４４との間の電位は更に低下する。従って、第２分圧比では、第１分圧比の場合よりも上流側パワー素子２１のゲート電極に印加される第１制御電圧Ｖｇは高くなる。
【００５７】
そして、再度、通常の駆動電圧Ｖｍに戻れば、第２スイッチ素子５４がオンになり、第１分圧比を生じる回路構成に切り替わる。
【００５８】
図７に、これらの駆動電圧Ｖｍと第１制御電圧Ｖｇとの関係を示す。同図中、破線が通常電圧用の第１分圧比の場合、実線が低電圧用の第２分圧比の場合を表している。低電圧領域では、第２分圧比が適用されるため、駆動電圧Ｖｍに対する第１制御電圧Ｖｇの値は相対的に高くなる。従って、駆動電圧Ｖｍを大きく低下させても、第１制御電圧Ｖｇを高く保持できるので、上流側パワー素子２１のオンオフ動作を安定させることができ、モータ性能も安定して発揮させることができる。
【００５９】
＜第２実施形態＞
本実施形態では、低電圧補助回路５０として、分圧比可変回路５１に代えて比較回路６１等を用い、低電圧領域になった場合に第１制御電圧Ｖｇを最小電位に切り替えるようにした。なお、本実施形態も基本的な構成は第１実施形態と同様であるため、同様の構成については同じ符号を用いてその説明は省略し、異なる点について詳しく説明する。
【００６０】
図８に、本実施形態のモータ１における駆動装置４の回路構成を表した概略図を示す。同図に示すように、この駆動装置４の制御電圧形成回路４１には、比較回路６１や最小電位出力回路７１が設けられている。この制御電圧形成回路４１には、駆動電圧Ｖｍだけでなく回路用電圧Ｖｃｃも印加される。
【００６１】
図９に、最小電位出力回路７１の回路構成を示す。最小電位出力回路７１は、上流側パワー素子２１のオン状態が不安定になるおそれのある所定値（閾値ともいう）以下に第１制御電圧Ｖｇが低下した場合に、０Ｖ（このモータ１で設定された最小電位）を上流側パワー素子２１に出力するために設けられている。
【００６２】
具体的には、最小電位出力回路７１は、最小電位出力配線７２（最小電位出力経路）と、スイッチ素子（第３スイッチ素子７３ともいう）とを有している。
【００６３】
最小電位出力配線７２は、一端が分圧配線４５における第２抵抗４４よりも低電位側の接地と同電位になる部分に接続され、他端が分圧配線４５における第１抵抗４３と第２抵抗４４との間の部分に接続されている。ちなみに、この部分は上流側パワー素子２１のゲート電極に接続されている。第３スイッチ素子７３は、この最小電位出力配線７２の途中に設けられ、第２抵抗４４と並列になっている。第３スイッチ素子７３にはＮチャネルＭＯＳＦＥＴが用いられていて、そのゲート電極に制御電圧（第３制御電圧ともいう）を印加するために、電位出力配線７４（第３の電位出力経路）の一端が接続されている。
【００６４】
図１０に、比較回路６１の回路構成を示す。比較回路６１は、第１制御電圧Ｖｇが所定値以下に低下したか否かを比較するために設けられている。比較回路６１は、第１分圧配線６２や第２分圧配線６３、コンパレータ６４（比較器）で構成されている。
【００６５】
第１分圧配線６２には、高電位側から順に第５抵抗６５と第６抵抗６６とが直列に接続されている。また、第２分圧配線６３には、高電位側から順に第７抵抗６７と第８抵抗６８とが直列に接続されている。第１分圧配線６２には回路用電圧Ｖｃｃが印加されている。第２分圧配線６３には駆動電圧Ｖｍが印加されている。なお、第５抵抗６５等の抵抗値は、上流側パワー素子２１のゲート電極やコンパレータ６４の性能に応じて適宜設定される。
【００６６】
そして、第１分圧配線６２における第５抵抗６５と第６抵抗６６との間の部分がコンパレータ６４の高電位側の端子６４ａに接続され、第２分圧配線６３における第７抵抗６７と第８抵抗６８との間の部分がコンパレータ６４の低電位側の端子６４ｂに接続されている。コンパレータ６４の出力端子６４ｃ（電位出力端子）には電位出力配線７４の他端が接続されている。
【００６７】
コンパレータ６４は、高電位側の端子６４ａの電位と低電位側の端子６４ｂの電位とを比較して、閾値以下に第１制御電圧Ｖｇが低下したか否かを比較する。そして、第１制御電圧Ｖｇが閾値以下に低下した場合には、コンパレータ６４は、電位出力配線７４を通じて第３スイッチ素子７３のゲート電極に、第３制御電圧を印加するＨレベルの電位を出力し、第３スイッチ素子７３をオンにする。
【００６８】
そうすると、最小電位出力配線７２は通電状態となるため、上流側パワー素子２１のゲート電極に０Ｖの電位が出力され、第１制御電圧Ｖｇは更にいっそう高くなる。従って、このモータ１でも、駆動電圧Ｖｍが大きく低下した場合に、上流側パワー素子２１のオンオフ動作を安定させることができ、モータ性能も安定して発揮させることができる。
【００６９】
一方、第１制御電圧Ｖｇが閾値を上回っている場合には、コンパレータ６４は、電位出力配線７４を通じて第３スイッチ素子７３のゲート電極にＬレベルの電位（例えば、０Ｖ）を出力し、第３スイッチ素子７３をオフにする。従って、この場合には、最小電位出力配線７２は遮断されるため、上流側パワー素子２１は通常の分圧回路４７の下で生成される第１制御電圧Ｖｇが印加される。
【００７０】
（変形例）
本変形例のモータ１では、第１実施形態のモータ１の分圧比可変回路５１と、第２実施形態のモータ１の比較回路６１及び最小電位出力回路７１とを組み合わせることにより、低電圧補助回路５０が構成されている。
【００７１】
図１１に、本変形例のモータ１における駆動装置４の回路構成を示す。このモータ１における分圧比可変回路５１等の各構成は上述した各実施形態と同様であるため、同じ符号を用いてその説明は省略する。
【００７２】
図１２に、本変形例の低電圧補助回路５０において、比較回路６１を除いた部分を示す（比較回路６１は第２実施形態と同様）。このモータ１の場合、低電圧領域における第１制御電圧Ｖｇの切替を２段階で行うことができる。
【００７３】
例えば、第１基準電圧と第１基準電圧よりも低圧の第２基準電圧とを設定し、第１基準電圧に基づいて分圧比可変回路５１を制御し、第２基準電圧に基づいて比較回路６１等を制御する。そうすることで、低電圧領域における上流側パワー素子２１のオンオフ動作を更にきめ細かく制御することができるので、上流側パワー素子２１のオンオフ動作をよりいっそう安定させることができ、モータ１性能もよりいっそう安定して発揮させることができるようになる。
【００７４】
なお、本発明のモータは、上述した実施形態に限定されず、それ以外の種々の構成をも包含する。例えば、モータ１は、アウターロータ型であってもよい。スイッチ素子（第２スイッチ５４）は、ＭＯＳＦＥＴに限らず、その他のトランジスタであってもよい。
【符号の説明】
【００７５】
１  モータ
２  ロータ
３  モータ本体
４  駆動装置
６  コイル
７  電流入出配線（電流入出経路）
１１  電源供給配線（電源供給経路）
１３ａ，１３ｂ，１３ｃ  切替配線（切替経路）
２１，２２  パワー素子
２１ａ，２１ｂ，２１ｃ  上流側パワー素子
２２ａ，２２ｂ，２２ｃ  下流側パワー素子
３１  制御回路（制御装置）
４１  制御電圧形成回路（制御電圧形成装置）
４３  第１抵抗
４４  第２抵抗
４５  分圧配線（分圧経路）
４６  電位出力配線（第１の電位出力経路）
４７  分圧回路
４８  スイッチ素子
５０  低電圧補助回路
５１  分圧比可変回路
５２  第３抵抗
５３  第４抵抗
５４  スイッチ素子
５５  副分圧配線（副分圧経路）
５６  電位出力配線（第２の電位出力経路）
６１  比較回路
６２  第１分圧配線
６３  第２分圧配線
６４  コンパレータ（比較器）
６４ｃ  出力端子（電位出力端子）
７１  最小電位出力回路
７２  最小電位出力配線（最小電位出力経路）
７３  スイッチ素子
７４  電位出力配線（第３の電位出力経路）
Ｖｍ  駆動電圧
Ｖｇ  第１制御電圧
【図１】
2012070540.tif 000003
【図２】
2012070540.tif 000004
【図３】
2012070540.tif 000005
【図４】
2012070540.tif 000006
【図５】
2012070540.tif 000007
【図６】
2012070540.tif 000008
【図７】
2012070540.tif 000009
【図８】
2012070540.tif 000010
【図９】
2012070540.tif 000011
【図１０】
2012070540.tif 000012
【図１１】
2012070540.tif 000013
【図１２】
2012070540.tif 000014