(57)【要約】【課題】ピーク電流を抑制することができる、半導体集積回路装置及び半導体集積回路装置の動作方法を提供すること。【解決手段】リフレッシュ動作を行うことを示すリフレッシュコマンドの発行を検出し、リフレッシュ検出信号を生成する、リフレッシュコマンド検出回路と、前記リフレッシュ検出信号に基づいて、リフレッシュ動作時に駆動される複数の昇圧回路の動作を制御するための制御信号群を生成する、台数決定回路とを具備する。前記台数決定回路は、前記リフレッシュ検出信号の生成間隔に基づいて、リフレッシュ動作時に駆動される前記昇圧回路の台数を決定し、決定した台数の前記昇圧回路を駆動させる信号群を、前記制御信号群として生成する。【選択図】図２
2012185866.tif 000002
【特許請求の範囲】
【請求項１】
リフレッシュ動作を行うことを示すリフレッシュコマンドの発行を検出し、リフレッシュ検出信号を生成する、リフレッシュコマンド検出回路と、
前記リフレッシュ検出信号に基づいて、リフレッシュ動作時に駆動される複数の昇圧回路の動作を制御するための制御信号群を生成する、台数決定回路と、
を具備し、
前記台数決定回路は、前記リフレッシュ検出信号の生成間隔に基づいて、リフレッシュ動作時に駆動される前記昇圧回路の台数を決定し、決定した台数の前記昇圧回路を駆動させる信号群を、前記制御信号群として生成する
昇圧回路用制御回路。
【請求項２】
請求項１に記載された昇圧回路用制御回路であって、
前記台数決定回路は、
前記リフレッシュ検出信号の生成間隔を示す間隔信号群を生成する、間隔検出回路と、
現サイクルに生成された前記間隔信号群に基づいて、次サイクルにおける前記制御信号群を生成する、制御信号群生成回路と、
現サイクルにおける前記制御信号群に基づいて、現サイクルにおいて駆動している前記昇圧回路の台数を示す状態信号群を生成する、状態信号群生成回路とを備え、
前記制御信号群生成回路は、前記状態信号群に基づいて、次サイクルにおいて駆動される前記昇圧回路の台数を決定する
昇圧回路用制御回路。
【請求項３】
請求項２に記載された昇圧回路用制御回路であって、
前記制御信号群生成回路は、前記制御信号群として、前記複数の昇圧回路を第１状態乃至第３状態のいずれかで駆動させる信号群を生成し、
前記第１状態は、基本台数の前記昇圧回路が駆動される状態であり、
前記第２状態は、中間台数の前記昇圧回路が駆動される状態であり、
前記第３状態は、最大台数の前記昇圧回路が駆動される状態であり、
前記中間台数は、前記基本台数より多く、前記最大台数よりも少ない
昇圧回路用制御回路。
【請求項４】
請求項３に記載された昇圧回路用制御回路であって、
前記間隔検出回路は、第１信号を前記間隔信号群に含まれる信号の一つとして生成する、第１信号生成回路を含み、
前記第１信号は、前サイクルと現サイクルとで連続して前記リフレッシュ検出信号が生成されたことを示す信号である
昇圧回路用制御回路。
【請求項５】
請求項４に記載された昇圧回路用制御回路であって、
前記制御信号群生成回路は、前記第１信号を取得した場合に、次サイクルにおける前記制御信号群として、前記第３状態で前記複数の昇圧回路が駆動されるような信号群を、生成する
昇圧回路用制御回路。
【請求項６】
請求項３乃至５のいずれかに記載された昇圧回路用制御回路であって、
前記間隔検出回路は、第２信号を前記間隔信号群に含まれる信号の一つとして生成する、第２信号生成回路を含み、
前記第２信号は、１サイクル間隔で前記リフレッシュ検出信号が生成されたことを示す信号である
昇圧回路用制御回路。
【請求項７】
請求項６に記載された昇圧回路用制御回路であって、
前記制御信号群生成回路は、前記複数の昇圧回路の状態が前記第１状態であるときに前記第２信号を取得した場合に、次サイクルにおいて、前記制御信号群として、前記複数の昇圧回路を前記第２状態で動作させるような信号群を生成する
昇圧回路用制御回路。
【請求項８】
請求項３乃至７のいずれかに記載された昇圧回路用制御回路であって、
前記間隔検出回路は、第３信号を前記間隔信号群に含まれる信号の一つとして生成する、第３信号生成回路を含み、
前記第３信号は、予め定められたサイクル数の間において前記リフレッシュ検出信号が生成されなかったことを示す信号である
昇圧回路用制御回路。
【請求項９】
請求項８に記載された昇圧回路用制御回路であって、
前記制御信号群生成回路は、前記複数の昇圧回路の状態が前記第２状態であり、前記第３信号を取得した場合に、次サイクルにおいて、前記制御信号群として、前記複数の昇圧回路を前記第１状態で動作させるような信号群を生成する
昇圧回路用制御回路。
【請求項１０】
リフレッシュ動作を行うことを示すリフレッシュコマンドの発行を検出し、リフレッシュ検出信号を生成するステップと、
前記リフレッシュ検出信号に基づいて、リフレッシュ動作時に駆動される複数の昇圧回路の動作を制御する制御信号群を生成するステップと、
を具備し、
前記制御信号群を生成するステップは、前記リフレッシュ検出信号の生成間隔に基づいて、リフレッシュ動作時に駆動される前記昇圧回路の台数を決定し、決定した台数の前記昇圧回路を駆動させる信号群を、前記制御信号群として生成するステップを含んでいる
半導体集積回路装置の動作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、昇圧回路用制御回路及び半導体集積回路装置の動作方法に関し、特に半導体集積回路装置のチャージポンプの制御回路の分野に関する。
【背景技術】
【０００２】
大容量ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）においては、微細化によりチップサイズが縮小し、寄生容量が減少している。その結果、ノイズを抑えるために、ピーク電流の低減が求められている。ＤＲＡＭにおいては、電荷の漏洩によって保持されるデータが消失することを防ぐために、リフレッシュ動作が行われる。一般的に、ＤＲＡＭにおいては、内部昇圧電源を発生させるためにチャージポンプ回路（昇圧回路）が用いられている。リフレッシュ動作時には、内部昇圧電源において電荷が消費される。消費された電荷を補うために、チャージポンプ回路が活性化する。これが、ピーク電流の増大の要因となっている。
【０００３】
関連技術が、特許文献１（特開平９−２８２８７５号公報）に記載されている。図１は、特許文献１に記載された内部昇圧電源制御方法を示す構成ブロック図である。特許文献１には、制御信号ＰＲ、昇圧電圧アクティブキッカー制御信号ＰＡＫ、及びリフレッシュサイクル信号Ｒｅｆを用いて、複数の昇圧電圧アクティブキッカー１１５、１１７、１１９、１２１の動作サイクルを制御する点が記載されている。特許文献１の記載によれば、昇圧電圧アクティブキッカー数を減少させて過多な供給電荷量を防止することができる。
【０００４】
また、他の関連技術が、特許文献２（特開２００５−０７１５５９号公報）に記載されている。特許文献２には、電源電圧より高い第１ポンピング電圧を生成して周辺回路に供給するための第１ポンピング電圧発生部と、第１動作モードから電流消費の増加する第２動作モードへの移行時に、第２動作モード信号に従って前記電源電圧より高い第２ポンピング電圧を生成して前記第１ポンピング電圧発生部の出力端子へ供給するための第２ポンピング電圧発生部とを備えてなる高電圧供給回路が開示されている。
【０００５】
更に他の関連技術が、特許文献３（特開２００５−３３２５８１号公報）に記載されている。特許文献３には、メモリセルが行列状に配列されたメモリセルアレイと、各行ごとのメモリセルにそれぞれ接続する複数のワード線と、ワード線を選択するロウデコーダと、メモリセルのデータを検知し増幅するセンスアンプとを各々が含む複数のメモリマットと、各前記メモリマットにそれぞれ接続され、外部から与えられる電源電位を変換して内部電源電位を生成し、該接続されたメモリマットのロウデコーダおよびセンスアンプへ該生成した内部電源電位を供給する複数の内部降圧回路とを備える、半導体記憶装置が開示されている。
【０００６】
更に他の関連技術が、特許文献４（特開２００６−０４０５３４号公報）、及び特許文献５（特開２００６−０４０５３5号公報）に記載されている。特許文献４及び５には、矩形領域に分散して配置されるメモリマットそれぞれに対応して、内部降圧回路（ＶＤＣ０−ＶＤＣ３）を配置する点が開示されている。
【０００７】
更に他の関連技術が、特許文献６（特開平２−１８７９８７号公報）に記載されている。特許文献６には、セルフリフレッシュモードにおいて同時に動作状態とされるメモリアレイの数が、通常の書込み及び読み出しモードならびにオートリフレッシュモードにおいて同時に動作状態とされるメモリアレイの数と比較して多くされる点が記載されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平９−２８２８７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ＤＲＡＭにおいて、リフレッシュ動作が実行されるタイミングは、固定的ではない。リフレッシュ動作の発生間隔は、広い場合もあれば、狭い場合もある。リフレッシュ動作の発生間隔が広い場合、消費される電荷量は少なく、昇圧回路が生成する電流は少なくて済むと考えられる。
【００１０】
しかしながら、特許文献１に記載された技術では、リフレッシュ動作の発生間隔が考慮されていない。従って、リフレッシュ動作の発生間隔が広い場合であっても、昇圧回路によって多量の電流が生成され、ピーク電流が増大してしまう、という問題点があった。
【００１１】
また、特許文献２乃至６のいずれにおいても、リフレッシュ動作の発生間隔については、考慮されていない。
【００１２】
そこで、本発明の課題は、ピーク電流を抑制することができる、半導体集積回路装置及び半導体集積回路装置の動作方法を提供することにある。
【課題を解決するための手段】
【００１３】
本発明に係る昇圧回路用制御回路は、リフレッシュ動作を行うことを示すリフレッシュコマンドの発行を検出し、リフレッシュ検出信号を生成する、リフレッシュコマンド検出回路と、前記リフレッシュ検出信号に基づいて、リフレッシュ動作時に駆動される複数の昇圧回路の動作を制御するための制御信号群を生成する、台数決定回路とを具備する。前記台数決定回路は、前記リフレッシュ検出信号の生成間隔に基づいて、リフレッシュ動作時に駆動される前記昇圧回路の台数を決定し、決定した台数の前記昇圧回路を駆動させる信号群を、前記制御信号群として生成する。
【００１４】
本発明によれば、台数決定回路が設けられているため、リフレッシュ検出信号の生成間隔に応じて、駆動される昇圧回路の台数が決定される。すなわち、リフレッシュ動作の実行間隔に応じて、昇圧回路の台数を適切に調整することが可能となり、ピーク電流の増大を有効に抑えることができる。
【００１５】
本発明に係る半導体集積回路装置の動作方法は、リフレッシュ動作を行うことを示すリフレッシュコマンドの発行を検出し、リフレッシュ検出信号を生成するステップと、前記リフレッシュ検出信号に基づいて、リフレッシュ動作時に駆動される複数の昇圧回路の動作を制御する制御信号群を生成するステップとを具備する。前記制御信号群を生成するステップは、前記リフレッシュ検出信号の生成間隔に基づいて、リフレッシュ動作時に駆動される前記昇圧回路の台数を決定し、決定した台数の前記昇圧回路を駆動させる信号群を、前記制御信号群として生成するステップを含んでいる。
【発明の効果】
【００１６】
本発明によれば、ピーク電流を抑制することができる、昇圧回路用制御回路及び半導体集積回路装置の動作方法が提供される。
【図面の簡単な説明】
【００１７】
【図１】特許文献１に記載された内部昇圧電源制御方法を示す構成ブロック図である。
【図２】実施形態に係る半導体集積回路装置を示す全体構成図である。
【図３】リフレッシュコマンド検出回路を示す構成図である。
【図４】台数決定回路の概略動作を示す図である。
【図５】台数決定回路の一例を示す回路図である。
【図６】半導体集積回路装置の動作例を示すタイミングチャートである。
【図７】実施例における動作タイミングを示すタイミングチャートである。
【図８】比較例１の動作タイミングを示す図である。
【発明を実施するための形態】
【００１８】
以下に、図面を参照しつつ、本発明の実施形態について説明する。
【００１９】
図２は、本実施形態に係る半導体集積回路装置１を示す全体構成図である。図２に示されるように、半導体集積回路装置１は、昇圧回路用制御回路２、昇圧電圧発生部３、及びメモリアレイ４を備えている。
【００２０】
メモリアレイ４は、電荷を蓄えることによりデータを保持する部分である。本実施形態では、メモリアレイ４は、ＤＲＡＭに含まれるメモリセルアレイ部分であるものとする。メモリアレイ４には、リフレッシュ動作制御回路（図示せず）が接続されている。メモリアレイ４に電荷を補充するために、リフレッシュ動作制御回路により、メモリアレイ４のリフレッシュ動作が実行される。リフレッシュ動作時には、昇圧電圧発生部３から内部昇圧電源を介してメモリアレイ４に電流が供給される。
【００２１】
昇圧電圧発生部３は、昇圧電圧を発生させ、内部昇圧電源に対して電流を供給する部分である。昇圧電圧発生部３から内部昇圧電源に供給される電流が、電流ＩＣＰとして記載される。昇圧電圧発生部３は、出力端ＶＢＯＯＴ、及び複数のチャージポンプ回路（昇圧回路）７−１〜７−５を有している。各チャージポンプ回路７−１〜７−５の出力端は、出力端ＶＢＯＯＴに接続されている。駆動しているチャージポンプ回路の台数が多ければ多いほど、電流ＩＣＰは大きくなる。本実施形態において、チャージポンプ回路７−１、７−２は、リフレッシュ動作時に常に駆動される。一方、チャージポンプ回路７−３〜７−５の駆動は、昇圧回路用制御回路２によって制御される。
【００２２】
昇圧回路用制御回路２は、昇圧電圧発生部３の動作を制御する回路である。昇圧回路用制御回路２は、リフレッシュコマンド検出回路５、及び台数決定回路６を有している。
【００２３】
リフレッシュコマンド検出回路５は、リフレッシュコマンドの発行を検出し、検出結果を示すリフレッシュ検出信号ＲＩＮを生成する機能を有している。リフレッシュコマンド検出回路５は、制御信号ＣＳＢ（チップ選択信号）、制御信号ＲＥＦＢ（反転リフレッシュ制御信号）、及び制御信号ＷＥＢ（反転ライトイネーブル信号）に基づいて、リフレッシュ検出信号ＲＩＮを生成する。これらの制御信号ＣＳＢ、ＲＥＦＢ、ＲＩＮは、例えば、リフレッシュ動作制御回路により、生成される。
【００２４】
図３は、リフレッシュコマンド検出回路５を示す構成図である。図３に示されるように、リフレッシュコマンド検出回路５は、インバータ８、インバータ９、及び３入力型ＮＡＮＤ回路１０を有している。インバータ８の入力端には、制御信号ＣＳＢが供給される。インバータ９の入力端には、制御信号ＲＥＦＢが供給される。３入力型ＮＡＮＤ回路１０の３つの入力端には、インバータ８の出力信号、インバータ９の出力信号、及び制御信号ＷＥＢが供給される。３入力型ＮＡＮＤ回路１０の出力端からは、リフレッシュ検出信号ＲＩＮが出力される。本実施形態では、リフレッシュコマンドが発行された場合に、リフレッシュ検出信号ＲＩＮとして、グランドレベル（以下、Ｌレベル）の信号が生成される。
【００２５】
台数決定回路６（図２参照）は、昇圧電圧発生部３において駆動されるチャージポンプ回路の台数を決定する機能を有している。台数決定回路６は、基準クロック信号ＣＬＫ及びリフレッシュ検出信号ＲＩＮに基づいて、リフレッシュコマンドの発生間隔を検出し、検出結果に基づいて、制御信号群（制御信号ＣＰＣ１及び制御信号ＣＰＣ２）を生成する。制御信号群（ＣＰＣ１、ＣＰＣ２）は、各チャージポンプ回路の動作を制御するための信号群である。制御信号ＣＰＣ１は、チャージポンプ回路７−４及び７−５に供給され、制御信号ＣＰＣ２は、チャージポンプ回路７−３に供給される。本実施形態では、制御信号ＣＰＣ１として電源レベル（以下、Ｈレベルと記載する）の信号が供給されたときに、チャージポンプ回路７−４及び７−５が駆動される。また、制御信号ＣＰＣ２として、Ｈレベルの信号が供給されたときに、チャージポンプ回路７−３が駆動されるものとする。
【００２６】
本実施形態では、上述のように、台数決定回路６が設けられていることにより、リフレッシュコマンドの発生間隔に応じて、駆動されるチャージポンプ回路の台数を調整することが可能である。そのため、リフレッシュ動作の発生間隔に応じて、必要最低限の台数のチャージポンプ回路だけを動作させることが可能となり、ピーク電流の増大を抑制することが可能となる。
【００２７】
続いて、台数決定回路６について詳細に説明する。
【００２８】
まず、図４を参照し、台数決定回路６の概略動作について説明する。図４は、台数決定回路６の動作方法を概略的に示す状態遷移図である。台数決定回路６は、昇圧電圧発生部３を、第１状態Ｓ１乃至第３状態Ｓ３のいずれかになるように、制御する。
【００２９】
ここで、第１状態Ｓ１は、基本台数のチャージポンプ回路が駆動する状態を示す。制御信号ＣＰＣ１及び制御信号ＣＰＣ２が共にＬレベルである場合、基本台数（２台）のチャージポンプ回路７−１及び７−２のみが駆動され、昇圧電圧発生部３は第１状態Ｓ１になる。
【００３０】
第２状態Ｓ２は、中間台数（本実施形態では３台）のチャージポンプ回路が駆動する状態を示す。制御信号ＣＰＣ１がＬレベルであり、制御信号ＣＰＣ２がＨレベルである場合、チャージポンプ回路７−１〜７−３が駆動され、チャージポンプ回路７−４及び７−５は駆動されない。その結果、３台のチャージポンプ回路が駆動され、昇圧電圧発生部３は第２状態Ｓ２になる。
【００３１】
第３状態Ｓ３は、最大台数（本実施形態では５台）のチャージポンプ回路が駆動する状態を示す。制御信号ＣＰＣ１及び制御信号ＣＰＣ２がともにＨレベルである場合、全てのチャージポンプ回路７−１〜７−５が駆動される。その結果、昇圧電圧発生部３は第２状態Ｓ３になる。
【００３２】
図４に示されるように、台数決定回路６は、条件Ａ１乃至Ａ５が成立した場合に、昇圧電圧発生部３の状態を変更する。
【００３３】
条件Ａ１は、リフレッシュコマンドが、１クロックサイクルの間隔を空けて生成された場合に、成立する。条件Ａ１が成立すると、昇圧電圧発生部３の状態は、第１状態Ｓ１から第２状態Ｓ２に遷移する。
【００３４】
条件Ａ２は、２クロックサイクル間で連続してリフレッシュコマンドが発行された場合に、成立する。条件Ａ２が成立すると、昇圧電圧発生部３の状態は、第１状態Ｓ１から第３状態Ｓ３に遷移する。
【００３５】
条件Ａ３は、現クロックサイクルを含めて３クロックサイクルの間、リフレッシュコマンドが発行されなかった場合に、成立する。条件Ａ３が成立すると、昇圧電圧発生部３の状態は、第２状態Ｓ２から第１状態Ｓ１に遷移する。
【００３６】
条件Ａ４は、２クロックサイクル間で連続してリフレッシュコマンドが発行された場合に、成立する。条件Ａ４が成立すると、昇圧電圧発生部３の状態は、第２状態Ｓ１から第３状態Ｓ３に遷移する。
【００３７】
条件Ａ５は、現クロックサイクルにおいて、リフレッシュコマンドが発行されなかった場合に、成立する。条件Ａ５が成立すると、昇圧電圧発生部３の状態は、第３状態Ｓ３から第２状態Ｓ２に遷移する。
【００３８】
次いで、上述のような機能を実現するための台数決定回路６の構成の一例について、詳述する。図５は、台数決定回路６の一例を示す回路図である。
【００３９】
図５に示されるように、台数決定回路６は、間隔検出回路１１、制御信号群生成回路１２、及び状態信号群生成回路１３を備えている。
【００４０】
間隔検出回路１１は、リフレッシュ検出信号ＲＩＮに基づいて、間隔信号群（ＲＸ２、ＲＷＲ、ＤＮＢ）を生成する回路である。間隔信号群（ＲＸ２、ＲＷＲ、ＤＮＢ）は、リフレッシュコマンドの発行間隔を示す信号群である。間隔信号群は、ＲＸ２信号（第１信号）、ＲＷＲ信号（第２信号）、及びＤＮＢ信号（第３信号）を含んでいる。ＲＸ２信号は、連続してリフレッシュコマンドが発行されたのか否かを示す信号であり、連続してリフレッシュコマンドが発行された場合にＨレベルになる。ＲＷＲ信号は、リフレッシュコマンドが１クロックサイクルの間隔を空けて生成されたのか否かを示す信号であり、リフレッシュコマンドが１クロックサイクルの間隔を空けて生成された場合に、Ｈレベルになる。ＤＮＢ信号は、現クロックサイクルを含めて３クロックサイクルの間、リフレッシュコマンドが検出されなかったのか否かを示す信号であり、リフレッシュコマンドが３クロックサイクルの間検出されなかった場合に、Ｌレベルになる。
【００４１】
状態信号群生成回路１３は、状態信号群（状態信号ＣＰ２、状態信号ＣＰ３）を生成する回路である。状態信号群は、現在の昇圧電圧発生部３の状態を示す信号群である。状態信号群生成回路１３は、現クロックサイクルにおける制御信号群（ＣＰ１及びＣＰ２）に基づいて、状態信号群（ＣＰ２及びＣＰ３）を生成する。
【００４２】
制御信号群生成回路１２は、制御信号群（ＣＰＣ１及びＣＰＣ２）を生成する回路である。制御信号群生成回路１２は、現クロックサイクルにおける間隔信号群（ＲＸ２、ＰＷＲ、ＤＮＢ）、及び状態信号群（ＣＰ２及びＣＰ３）に基づいて、次のクロックサイクルにおいて出力される制御信号群（ＣＰＣ１及びＣＰＣ２）を生成する。
【００４３】
続いて、台数決定回路６に含まれる各回路の構成について、詳細に説明する。
【００４４】
まず、間隔検出回路１１について説明する。間隔検出回路１１は、ＲＸ２信号生成回路１９、ＲＷＲ信号生成回路２０、及びＤＮＢ信号生成回路２１を有している。ＲＸ２信号はＲＸ２信号生成回路１９により生成され、ＲＷＲ信号はＲＷＲ信号生成回路２０により生成され、ＤＮＢ信号はＤＮＢ信号生成回路２１により生成される。
【００４５】
ＲＸ２信号生成回路１９は、インバータ１５、Ｄフリップフロップ回路１６、２入力型ＮＡＮＤ回路１７、及びインバータ１８を有している。インバータ１５の入力端には、リフレッシュ検出信号ＲＩＮが供給される。Ｄフリップフロップ回路１６の入力端は、インバータ１５の出力端に接続されている。Ｄフリップフロップ回路１６は、基準クロック信号ＣＬＫに同期して動作し、現クロックサイクルにおいて取り込んだ信号を、次のクロックサイクルにおいて出力する。２入力型ＮＡＮＤ回路１７の一方の入力端は、インバータ１５の出力端に接続されている。２入力型ＮＡＮＤ回路１７の他方の入力端は、Ｄフリップフロップ回路１６の出力端に接続されている。２入力型ＮＡＮＤ回路１７の出力端は、インバータ１８の入力端に接続されている。ＲＸ２信号は、インバータ１８の出力端から出力される。
【００４６】
このような構成を採用することにより、直前のクロックサイクル及び現クロックサイクルの双方においてリフレッシュコマンドが検出された場合（リフレッシュ検出信号ＲＩＮがＬレベルであった場合）に、ＲＸ２信号としてＨレベルの信号が生成されることになる。
【００４７】
ＲＷＲ信号生成回路２０は、２入力型ＮＡＮＤ回路２２、インバータ２３、Ｄフリップフロップ回路２４、２入力型ＮＡＮＤ回路２５、及びインバータ２６を有している。２入力型ＮＡＮＤ回路２２の一方の入力端には、リフレッシュ検出信号ＲＩＮが供給される。２入力型ＮＡＮＤ回路２２の他方の入力端は、Ｄフリップフロップ回路１６の出力端に接続されている。２入力型ＮＡＮＤ回路２２の出力端は、インバータ２３を介して、Ｄフリップフロップ回路２４の入力端に接続されている。Ｄフリップフロップ回路２４の出力端は、２入力型ＮＡＮＤ回路２５における一方の入力端に接続されている。２入力型ＮＡＮＤ回路２５における他方の入力端は、インバータ１５の出力端に接続されている。２入力型ＮＡＮＤ回路２５の出力端は、インバータ２６の入力端に接続されている。ＲＷＲ信号は、インバータ２６の出力端から出力される。
【００４８】
このような構成を採用することにより、１クロックサイクルの間隔を空けてリフレッシュコマンドが検出された場合に、ＲＷＲ信号としてＨレベルの信号が生成されることになる。
【００４９】
ＤＮＢ信号生成回路２１は、２入力型ＮＡＮＤ回路２７、インバータ２８、Ｄフリップフロップ回路２９、２入力型ＮＡＮＤ回路３０、インバータ３１、Ｄフリップフロップ回路３２、及び２入力型ＮＡＮＤ回路３３を有している。２入力型ＮＡＮＤ回路２７の一方の入力端には、リフレッシュ検出信号ＲＩＮが供給される。２入力型ＮＡＮＤ回路２７の他方の入力端は、インバータ１４の出力端に接続されている。尚、インバータ１４は、状態信号ＣＰＣ１を反転させて出力するように構成されている。２入力型ＮＡＮＤ回路２７の出力端は、インバータ２８を介して、Ｄフリップフロップ回路２９の入力端に接続されている。Ｄフリップフロップ回路２９の出力端は、２入力型ＮＡＮＤ回路３０における一方の入力端に接続されている。２入力型ＮＡＮＤ回路３０における他方の入力端には、リフレッシュ検出信号ＲＩＮが供給される。２入力型ＮＡＮＤ回路３０の出力端は、インバータ３１を介して、Ｄフリップフロップ回路３２の入力端に接続されている。Ｄフリップフロップ回路３２の出力端は、２入力型ＮＡＮＤ回路３３における一方の入力端に接続されている。２入力型ＮＡＮＤ回路３３における他方の入力端には、リフレッシュ検出信号ＲＩＮが供給される。２入力型ＮＡＮＤ回路３３の出力端からは、ＤＮＢ信号が出力される。
【００５０】
このような構成を採用することにより、３クロックサイクルの間リフレッシュコマンドが検出されなかった場合に、ＤＮＢ信号としてＬレベルの信号が生成されることになる。
【００５１】
続いて、状態信号群生成回路１３の構成を詳細に説明する。状態信号群生成回路１３は、２入力型ＮＯＲ回路４２、２入力型ＮＯＲ回路４３、及びインバータ４４を有している。２入力型ＮＯＲ回路４２における一方の入力端には、制御信号ＣＰＣ１が供給される。２入力型ＮＯＲ回路４２における他方の入力端には、制御信号ＣＰＣ２が供給される。２入力型ＮＯＲ回路４２の出力端からは、状態信号ＣＰ２が出力される。インバータ４４は、制御信号ＣＰＣ２を反転させて出力するように構成されている。２入力型ＮＯＲ回路４３における一方の入力端には、制御信号ＣＰＣ１が供給される。２入力型ＮＯＲ回路４３における他方の入力端は、インバータ４４の出力端に接続されている。
【００５２】
このような構成を採用することにより、制御信号ＣＰＣ１及び制御信号ＣＰＣ２がともにＬレベルのとき（第１状態Ｓ１のとき）、状態信号ＣＰ２としてＨレベルの信号が生成される。また、制御信号ＣＰＣ１がＬレベルであり、制御信号ＣＰＣ２がＨレベルである場合（第２状態Ｓ２の場合）、状態信号ＣＰ３としてＨレベルの信号が生成される。
【００５３】
続いて、制御信号群生成回路１２の構成を詳細に説明する。制御信号群生成回路１２は、Ｄフリップフロップ回路３５、Ｄフリップフロップ回路４１、２入力型ＮＯＲ回路３４、２入力型ＮＡＮＤ回路３６、インバータ３７、２入力型ＮＡＮＤ回路３８、２入力型ＮＡＮＤ回路３９、及びインバータ４０を有している。Ｄフリップフロップ回路３５の入力端には、ＲＸ２信号が供給される。Ｄフリップフロップ回路３５の出力端からは、制御信号ＣＰＣ１が出力される。２入力型ＮＯＲ回路３４には、一方の入力端からＲＸ２信号が供給され、他方の入力端からＲＷＲ信号が供給される。２入力型ＮＯＲ回路３４の出力端からは、ＵＰＢ信号が出力される。２入力型ＮＡＮＤ回路３６の一方の入力端は、２入力型ＮＯＲ回路３４の出力端に接続されている。２入力型ＮＡＮＤ回路３６の他方の入力端には、状態信号ＣＰ２が供給される。２入力型ＮＡＮＤ回路３６の出力端は、２入力型ＮＡＮＤ回路３９の一方の入力端に接続されている。インバータ３７の入力端には、ＤＮＢ信号が供給される。インバータ３７の出力端は、２入力型ＮＡＮＤ回路３８における一方の入力端に接続されている。２入力型ＮＡＮＤ回路３８における他方の入力端には、状態信号ＣＰ３が供給される。２入力型ＮＡＮＤ回路３８の出力端は、２入力型ＮＡＮＤ回路３９における他方の入力端に接続されている。２入力型ＮＡＮＤ回路３９の出力端は、インバータ４０を介して、Ｄフリップフロップ回路４１の入力端に接続されている。Ｄフリップフロップ回路４１の出力端からは、制御信号ＣＰＣ２が出力される。
【００５４】
このような構成を採用することにより、ＲＸ２信号としてＨレベルの信号が生成された場合（リフレッシュコマンドが連続して検出された場合）、次のクロックサイクルにおいて、Ｄフリップフロップ回路３５から、制御信号ＣＰＣ１としてＨレベルの信号が出力される。一方、ＲＸ２信号がＬレベル信号である場合には、次のクロックサイクルにおける制御信号ＣＰＣ１は、Ｌレベルになる。
【００５５】
また、ＲＸ２信号及びＲＷＲ信号のうちの何れか一方がＨレベルである場合には、２入力型ＮＡＮＤ回路３４が、ＵＰＢ信号として、Ｌレベルの信号を出力する。この場合、Ｄフリップフロップ回路４１には、Ｈレベルの信号が取り込まれ、次のクロックサイクルにおいて、制御信号ＣＰＣ２としてＨレベルの信号が出力される。
【００５６】
また、ＤＮＢ信号としてＬレベルの信号が供給された場合（３クロックサイクルの間リフレッシュコマンドが検出されなかった場合）、Ｄフリップフロップ回路４１には、Ｌレベルの信号が取り込まれる。この場合、次のクロックサイクルにおいて、Ｄフリップフロップ回路４１は、Ｌレベルの信号を制御信号ＣＰＣ２として出力する。
【００５７】
以上説明した回路構成を採用することにより、台数決定回路６によって、図４に示した動作方法を実現することが可能になる。
【００５８】
次に、本実施形態に係る半導体集積回路装置１の動作方法について、詳細に説明する。図６は、本実施形態に係る半導体集積回路装置の動作例を示すタイミングチャートである。
【００５９】
図６には、クロックサイクルＣ０〜Ｃ８までの波形が示されている。図６には、基準クロック信号ＣＬＫ、制御信号（ＣＳＢ、ＷＥＢ、ＲＥＦＢ）、リフレッシュコマンド検出信号ＲＩＮ、制御信号群（ＣＰＣ１及びＣＰＣ２）、ＲＷＲ信号、ＲＸ２信号、ＵＰＢ信号、ＤＮＢ信号、及び状態信号群（ＣＰ２及びＣＰ３）の波形が示されている。また、図６には、昇圧電圧発生部３の状態（Ｓｔａｔｅ）、及び電流ＩＣＰの波形も示されている。電流ＩＣＰは、既述のように、昇圧電圧発生部３の出力端ＶＢＯＯＴからメモリアレイ４に流れる電流である。第１状態Ｓ１の場合のピーク電流がＰｅａｋ１として示され、第２状態Ｓ２におけるピーク電流がＰｅａｋ２として示され、第３状態Ｓ３におけるピーク電流がＰｅａｋ３として示されている。
【００６０】
以下に、各クロックサイクルＣ０〜Ｃ８における動作について説明する。尚、初期状態では、制御信号ＣＰＣ１及びＣＰＣ２はいずれもＬレベルであり、昇圧電圧発生部３の状態は第１状態である。この場合には、昇圧電圧発生部３において、２台のチャージポンプ回路７−１、７−２（図２参照）のみが動作する。
【００６１】
クロックサイクルＣ０において、リフレッシュコマンドが発行される。尚、リフレッシュコマンドの発行時には、次にクロック信号ＣＬＫが立ち上がる時刻よりもセットアップ時間ｔ１だけ前の時刻において、制御信号［ＣＳＢ、ＷＥＢ、ＲＥＦＢ］として、［Ｌレベル、Ｈレベル、Ｌレベル］の信号が入力される。これにより、リフレッシュコマンド検出回路５が、リフレッシュコマンドの発行を検出し、リフレッシュ検出信号ＲＩＮとしてＬレベルの信号を生成する。ここで、クロックサイクルＣ０において発行されたリフレッシュコマンドが、１クロックサイクル間隔で発行されたリフレッシュコマンドであるものとする。このとき、台数決定回路６では、ＲＷＲ信号としてＨレベルの信号が生成される。その結果、ＵＰＢ信号がＬレベルになる。その結果、次のクロックサイクルＣ１において、制御信号ＣＰＣ２がＨレベルになる。従って、クロックサイクルＣ１では、昇圧電圧発生部３の状態が第２状態Ｓ２になり、３台のチャージポンプ回路（７−１〜７−３）が動作する。このとき、電流ＩＣＰは、３台のチャージポンプ回路（７−１〜７−３）によって出力される電流の合計値、ピーク電流はＰｅａｋ２になる。
【００６２】
クロックサイクルＣ１においても、リフレッシュコマンドが発行される。すなわち、リフレッシュ検出信号ＲＩＮとして、Ｌレベルの信号が生成される。この場合、ＲＸ２信号が、Ｈレベルになる。そのため、次のクロックサイクルＣ２において、制御信号ＣＰＣ１がＨレベルになる。また、ＲＸ２信号がＨレベルになることにより、ＵＰＢ信号がＬレベルになる。そのため、次のクロックサイクルＣ２において、制御信号ＣＰＣ２もＨレベルになる。従って、クロックサイクルＣ２においては、昇圧電圧発生部３の状態が第３状態Ｓ３になり、全てのチャージポンプ回路（７−１〜７−５）が動作する。このとき、電流ＩＣＰのピークは最も高くなり、ピーク電流はＰｅａｋ３になる。
【００６３】
クロックサイクルＣ２では、リフレッシュコマンドが発行されない。この場合、リフレッシュコマンド検出回路６は、リフレッシュ検出信号ＲＩＮとして、Ｈレベルの信号を出力する。この場合、ＲＸ２信号はＬレベルとなる。そのため、次のクロックサイクルＣ３においては、制御信号ＣＰＣ１がＬレベルになる。一方、ＤＮＢ信号はＨレベルのままであるので、次のクロックサイクルＣ３において、制御信号ＣＰＣ２はＨレベルのままである。従って、次のクロックサイクルＣ３において、昇圧電圧発生部３の状態が第３状態Ｓ３から第２状態Ｓ２に遷移する。
【００６４】
クロックサイクルＣ３においても、リフレッシュコマンドが発行されない。この場合、ＤＮＢ信号はＨレベルのままとなり、次のクロックサイクルＣ４における昇圧電圧発生部３の状態は、第２状態Ｓ２のままになる。
【００６５】
クロックサイクルＣ４においても、リフレッシュコマンドが発行されない。この場合、ＤＮＢ信号はＨレベルのままとなり、次のクロックサイクルＣ５における昇圧電圧発生部３の状態は、第２状態Ｓ２のままになる。
【００６６】
クロックサイクルＣ５においても、リフレッシュコマンドが発行されない。この場合、クロックサイクルＣ５を含めて３クロックサイクルの間、リフレッシュ検出信号ＲＩＮがＨレベルのままとなる。そのため、ＤＮＢ信号として、Ｌレベルの信号が出力される。その結果、次のクロックサイクルＣ６においては、制御信号ＣＰＣ２がＬレベルになり、昇圧電圧発生部３は、第２状態Ｓ２から第１状態Ｓ１に遷移する。
【００６７】
クロックサイクルＣ６においては、リフレッシュコマンドが発行される。この場合、リフレッシュ検出信号ＲＩＮとして、Ｌレベルの信号が生成される。しかしながら、ＲＸ２信号及びＲＷＲ信号は、いずれもＬレベルとなる。また、ＤＮＢ信号として、Ｈレベルの信号が出力される。したがって、次のクロックサイクルＣ７における昇圧電圧発生部３の状態は、第１状態Ｓ１のままになる。
【００６８】
クロックサイクルＣ７においては、リフレッシュコマンドが発行されない。この場合、リフレッシュ検出信号ＲＩＮとして、Ｈレベルの信号が生成される。ＲＸ２信号及びＲＷＲ信号は、いずれもＬレベルとなる。また、ＤＮＢ信号として、Ｈレベルの信号が出力される。従って、次のクロックサイクルＣ８における昇圧電圧発生部３の状態は、第１状態Ｓ１のままになる。
【００６９】
以上説明したように、本実施形態によれば、リフレッシュコマンドの発行間隔に応じて、駆動されるチャージポンプ回路の台数が調整される。具体的には、リフレッシュコマンドの発行間隔が広い場合には、駆動するチャージポンプ回路の台数が減らされ、リフレッシュコマンドの発行間隔が狭い場合には、駆動するチャージポンプ回路の台数が増やされる。すなわち、リフレッシュコマンドの発行間隔が小さい場合には、駆動するチャージポンプ回路の台数が増やされ、十分な量の電荷を内部昇圧電源に供給することができる。一方、発行間隔が大きい場合には、駆動するチャージポンプ回路の台数が減らされ、ピーク電流ＩＣＰを抑制することができる。
【００７０】
次に、本実施形態に係る効果を詳しく説明するため、実施例及び比較例について説明する。
【００７１】
（実施例１）
実施例１では、本実施形態に係る半導体集積回路１の動作例の一例について説明する。図７は、本実施例における動作タイミングを示すタイミングチャートである。図７には、基準クロック信号ＣＬＫ、制御信号（ＣＳＢ、ＷＥＢ、ＲＥＦＢ）、リフレッシュコマンド検出信号ＲＩＮ、制御信号群（ＣＰＣ１及びＣＰＣ２）、及び電流ＩＣＰの波形が示されている。尚、図７には、リフレッシュサイクル（ＲＥＦ＿ＣＹＣＬＥ）１〜リフレッシュサイクル４までの間の各信号の波形が示されている。尚、各リフレッシュサイクルには、複数のクロックサイクルが含まれている。
【００７２】
ＲＥＦ＿ＣＹＣＬＥ１では、クロックサイクルＣ1−１及びクロックサイクルＣ１−２において、リフレッシュコマンドの発行が連続して検出されている。尚、クロックサイクルＣ１−２は、ＲＥＦ＿ＣＹＣＬＥ１における最後のクロックサイクルであり、クロックサイクルＣ１−１は、クロックサイクルＣ１−２の直前のクロックサイクルである。この場合、ＲＥＦ＿ＣＹＣＬＥ２における最初のクロックサイクルにおいては、制御信号群（ＣＰＣ１、ＣＰＣ２）が、いずれもＨレベルになる。昇圧電圧発生回路３では、全てのチャージポンプ回路が駆動される。そのため、電流ＩＣＰのピークは、Ｐｅａｋ３になる。
【００７３】
また、ＲＥＦ＿ＣＹＣＬＥ２における最後のクロックサイクルＣ２−２において、リフレッシュコマンドが検出されている。しかしながら、このときのリフレッシュコマンドと前回のリフレッシュコマンドとの間の発行間隔は、３クロックサイクル以上である。従って、ＲＥＦ＿ＣＹＣＬＥ３においては、制御信号ＣＰＣ１及び制御信号ＣＰＣ２が共にＬレベルになる。その結果、昇圧電圧発生回路３では、２台のチャージポンプ回路のみが駆動され、電流ＩＣＰのピークは、Ｐｅａｋ１になる。
【００７４】
また、ＲＥＦ＿ＣＹＣＬＥ３における最後のクロックサイクルＣ３−２において、リフレッシュコマンドが発行されている。この場合も、リフレッシュコマンドの発行間隔は３クロックサイクル以上である。従って、昇圧電圧発生回路３では、２台のチャージポンプ回路のみが駆動され、電流ＩＣＰのピークは、Ｐｅａｋ１になる。
【００７５】
（比較例１）
続いて、比較例１について説明する。比較例１では、リフレッシュコマンドの発行間隔に関わらず、同一リフレッシュサイクルにおいて駆動されるチャージポンプ回路の台数は一定であるものとする。図８は、実施例と同じタイミングでリフレッシュコマンドが発行された場合における比較例１の動作タイミングを示す図である。図８に示されるように、ＲＥＦ＿ＣＹＣＬＥ３においては、リフレッシュ間隔が広いのにも関わらず、電流ＩＣＰのピークは、Ｐｅａｋ３である。ＲＥＦ＿ＣＹＣＬＥ４においても、同様である。
【００７６】
実施例１を比較例１と比較すれば、実施例１では、リフレッシュサイクルが一定であったとしても、リフレッシュコマンドの間隔が広い場合には、駆動するチャージポンプの台数が抑制されることが理解される。その結果、ピーク電流を減らす事ができる。
【００７７】
加えて、従来技術（特許文献１）では、リフレッシュサイクルの設定入力を行なうための端子が専用に必要となる。これに対して、本実施形態によれば、リフレッシュモードの入力端子だけ設けられていれば、動作するチャージポンプの台数を制御することが可能である。
【００７８】
以上、本発明について、実施形態、実施例、及び比較例を用いて説明した。但し、本発明は、上述の実施形態に限定されるものではなく、リフレッシュコマンドの発行の検出間隔に応じて昇圧電圧発生部３の動作が制御されるように構成されていれば、他の構成を採用することも可能である。例えば、本実施形態では、図４に示される条件Ａ１乃至Ａ５に基づいて、昇圧電圧発生部３の状態が遷移する場合について説明した。但し、これらの条件が成立するか否かを判断する際に用いられるリフレッシュコマンドの発行間隔の基準値は、一例である。また、本実施形態では、昇圧電圧発生部３が、第１状態Ｓ１乃至第３状態Ｓ３のいずれかの状態を取りうる場合について説明した。但し、各状態におけるチャージポンプ回路の駆動台数は、必要に応じて変更されてもよい。
【符号の説明】
【００７９】
１  半導体集積回路装置
２  昇圧回路用制御回路
３  昇圧電圧発生部
４  メモリアレイ
５  リフレッシュコマンド検出回路
６  台数決定回路
７−１〜７−５  チャージポンプ回路（昇圧回路）
８  インバータ
９  インバータ
１０  ３入力ＮＡＮＤ回路
１１  間隔検出回路
１２  制御信号群生成回路
１３  状態信号群生成回路
１４、１５、１８、２３、２６、２８、３１、３７、４０、４４  インバータ
１６、２４、２９、３２、４１  Ｄフリップフロップ
１７、２２、２５、２７、３０、３３、３６、３８、３９  ２入力ＮＡＮＤ回路
１９  ＲＸ２信号生成回路（第１信号生成回路）
２０  ＲＷＲ信号生成回路（第２信号生成回路）
２１  ＤＮＢ信号生成回路（第３信号生成回路）
３４、４２、４３、  ２入力ＮＯＲ回路
１１５、１１７、１１９、１２１  昇圧電圧アクティブキッカー
ＣＬＫ  入力クロック信号
ＣＳＢ、ＷＥＢ、ＲＥＦＢ、ＰＲ  制御信号
ＣＰＣ１、ＣＰＣ２  制御信号群
ＶＢＯＯＴ  出力端
ＩＣＰ  昇圧電圧ＶＢＯＯＴの出力電流
ＲＩＮ  リフレッシュ検出信号
ＲＸ２、ＲＷＲ，ＵＰＢ、ＤＮＢ、ＣＰ２、ＣＰ３  中間ノード
【図１】
2012185866.tif 000003
【図２】
2012185866.tif 000004
【図３】
2012185866.tif 000005
【図４】
2012185866.tif 000006
【図５】
2012185866.tif 000007
【図６】
2012185866.tif 000008
【図７】
2012185866.tif 000009
【図８】
2012185866.tif 000010