(57)【要約】【課題】一画面の垂直走査期間より短いサブフィールド期間で画素を駆動し、表示が暗くなるのを防ぐ。【解決手段】表示領域を上下２つの領域に分割し、第１領域についてサブフィールドｓｆ１のデータを画素内メモリーに書き込む。書き込みが終了すると、第１領域のサブフィールドｓｆ１の表示を行うと共に、サブフィールドｓｆ２のデータを画素内メモリーに書き込む。第１領域についてサブフィールドｓｆ２のデータの書き込みが終了すると、第１領域のサブフィールドｓｆ１の表示を行うと共に、第２領域のサブフィールドｓｆ１のデータを画素内メモリーに書き込む。書き込みが終了すると、第２領域のサブフィールドｓｆ２の表示を行うと共に、サブフィールドｓｆ２のデータを画素内メモリーに書き込む。【選択図】図９
2012145783.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と複数のデータ線との各交差に対応して設けられた複数の画素と、
１フレームを複数に分割したサブフィールドを単位とし、階調レベルに応じたビット配列で構成されたサブフィールドデータに従って前記画素にデータを書き込む駆動回路と
を備え、
前記画素は、
前記走査線と前記データ線に接続され、前記走査線が選択された時に前記データ線に供給されたデータを記憶する第１メモリーと、
前記第１メモリーに記憶されたデータを記憶する第２メモリーと、
前記第２メモリーに記憶されたデータに応じて前記画素をオン駆動またはオフ駆動する画素駆動回路と
を有し、
前記駆動回路は、前記複数の走査線を複数のグループに分け、前記複数のグループを予め定められた順番で選択し、前記複数の画素のうち選択された画素の前記第１メモリーへ前記サブフィールドデータに基づくビットを書き込み、当該書き込みが終了した後、前記選択された画素の前記第２メモリーへ前記第１メモリーの内容を記憶させ、
前記複数のサブフィールド期間は、少なくとも２つの異なる重み付けがされており、前記複数のサブフィールド期間が前記複数のグループのそれぞれに対して異なるタイミングで割り当てられること
を特徴とする電気光学装置。
【請求項２】
前記グループにおいては、一のグループに属する複数の走査線の間に他のグループに属する走査線が位置することを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記画素は、交流駆動され、
前記サブフィールドデータにおいて１フレーム中の最後のサブフレームに対応したビットは、前記画素をオフ駆動するビットであること
を特徴とする請求項１または請求項２のいずれかに記載の電気光学装置。
【請求項４】
複数の走査線と複数のデータ線との各交差に対応して設けられ、第１メモリーと第２メモリーとを含む複数の画素を有する電気光学装置の駆動方法であって、
前記複数の走査線を、複数のグループに分け、
前記複数のグループを予め定められた順番で選択し、前記複数の画素のうち選択された画素の前記第１メモリーへ前記サブフィールドデータに基づくビットを書き込み、当該書き込みが終了した後、前記選択された画素の前記第２メモリーへ前記第１メモリーの内容を記憶させ、
前記複数のサブフィールド期間は、少なくとも２つの異なる重み付けがされており、前記複数のサブフィールド期間が前記複数のグループのそれぞれに対して異なるタイミングで割り当てられること
を特徴とする電気光学装置の駆動方法。
【請求項５】
請求項１乃至請求項３のいずれかに記載の電気光学装置を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サブフィールド駆動により階調制御を行う技術に関する。
【背景技術】
【０００２】
画素として液晶素子を有する電気光学装置においては、サブフィールド駆動により中間階調を表現するものがある。サブフィールド駆動は、フレームを複数に分割したサブフィールド毎に画素をオン駆動またはオフ駆動するものであり、オン駆動またはオフ駆動するサブフィールドや、オン駆動またはオフ駆動する時間の割合を変化させて各階調を表現する。このようにサブフィールド駆動で高い階調表現を行う際には、短いサブフィールド期間が要求されるが、短いサブフィールド期間を実現する技術として、特許文献１に開示された技術がある。
特許文献１に開示された表示装置は、走査線の行数が０行から１０７９行までである場合、サブフィールド期間を０行目から１０７９行目までの走査期間より短くする場合には、まず、一端画面を黒表示とした後、順次０行目から５３９行目までを駆動し、５３９行目の駆動が終了すると、順次０行目から５３９行目までを黒表示とする。次に、順次５４０行目から１０７９行目までを駆動し、１０７９行目の駆動が終了すると、順次５４０行目から１０７９行目までを黒表示とする。即ち、特許文献１に開示された表示装置は、表示領域を上下に複数領域に分割し、分割した各領域で黒表示を行った後、各領域のサブフィールド期間を１画面の走査期間の半分の時間としている。ここで、各領域においては、サブフィールド期間は、０行目から１０７９行目までの走査期間より短いため、特許文献１に開示された表示装置は、表示領域を分割しないでサブフィールド駆動を行う構成と比較して、短いサブフィールド期間が実現され、より階調を表現することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−３３７６４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、特許文献１に開示された表示装置においては、サブフィールド期間を一画面の水平走査期間より短くする際には、分割した領域を駆動する前に必ず黒表示を行うため表示が暗くなるという問題がある。
【０００５】
本発明は、上述した事情に鑑みてなされたものであり、その目的の一つは、一画面の垂直走査期間より短いサブフィールド期間で画素を駆動し、表示が暗くなるのを防ぐことである。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明に係る電気光学装置は、複数の走査線と複数のデータ線との各交差に対応して設けられた複数の画素と、１フレームを複数に分割したサブフィールドを単位とし、階調レベルに応じたビット配列で構成されたサブフィールドデータに従って前記画素にデータを書き込む駆動回路とを備え、前記画素は、前記走査線と前記データ線に接続され、前記走査線が選択された時に前記データ線に供給されたデータを記憶する第１メモリーと、前記第１メモリーに記憶されたデータを記憶する第２メモリーと、前記第２メモリーに記憶されたデータに応じて前記画素をオン駆動またはオフ駆動する画素駆動回路とを有し、前記駆動回路は、前記複数の走査線を複数のグループに分け、前記複数のグループを予め定められた順番で選択し、前記複数の画素のうち選択された画素の前記第１メモリーへ前記サブフィールドデータに基づくビットを書き込み、当該書き込みが終了した後、前記選択された画素の前記第２メモリーへ前記第１メモリーの内容を記憶させ、前記複数のサブフィールド期間は、少なくとも２つの異なる重み付けがされており、前記複数のサブフィールド期間が前記複数のグループのそれぞれに対して異なるタイミングで割り当てられることを特徴とする。
この構成によれば、各グループにおいて一のサブフィールドにおけるデータの書き込み時間は、走査線を複数グループに分割しない場合と比較して短くなる。また、データの書き込みは、グループ毎に行われるため、各グループに係る画素については、一のサブフィールドの表示期間を、走査線をグループ化しない場合と比較して短くすることができる。さらに各画素行への書き込み効率（走査線選択速度）を低下させることなく、かつ重み付けされたサブフィールドを実現できるので階調表現力が向上する。
【０００７】
この構成において、前記グループにおいては、一のグループに属する複数の走査線の間に他のグループに属する走査線が位置する構成としてもよい。
この構成によれば、走査線は櫛歯状にグループ化されるので、動画像を表示する場合には、グループに係る画素の境界が目立ちにくくなり、映像の移動が自然になる。
【０００８】
また、この構成においては、前記画素は、交流駆動され、前記サブフィールドデータにおいて１フレーム中の最後のサブフレームに対応したビットは、前記画素をオフ駆動するビットである構成としてもよい。
この構成によれば、交流駆動で画素へ印加する電圧の極性反転を行う際に画素に掛かる電圧が駆動の基準となる電圧になるので、隣接する画素間で極性反転後に掛かる電圧が大きくなるのを防ぐことができる。
【０００９】
なお、本発明は、電気光学装置のほか、当該電気光学装置の駆動方法、さらには当該電気光学装置を含む電子機器としても概念することが可能である。このような電子機器としては、電気光学装置による光変調画像を拡大投射するプロジェクターが挙げられる。
【図面の簡単な説明】
【００１０】
【図１】第１実施形態に係る電気光学装置の構成を示した図。
【図２】電気光学装置におけるフレームを示す図。
【図３】ＬＵＴの内容を示した図。
【図４】表示パネルの構成を示した図。
【図５】データ線駆動回路の構成を示した図。
【図６】データ線駆動回路のタイミングチャート。
【図７】画素の構成を示した図。
【図８】表示パネルの動作を説明するためのタイミングチャート。
【図９】表示領域における画素へのデータの書き込みの推移を示した図。
【図１０】第２実施形態に係る表示パネルの構成を示した図。
【図１１】表示パネルの動作を説明するためのタイミングチャート。
【図１２】表示領域における画素へのデータの書き込みの推移を示した図。
【図１３】第３実施形態に係る電気光学装置の構成を示した図。
【図１４】第３実施形態に係る表示パネルの構成を示した図。
【図１５】表示パネルの動作を説明するためのタイミングチャート。
【図１６】表示領域における画素へのデータの書き込みの推移を示した図。
【図１７】第３実施形態に係る表示パネルの構成を示した図。
【図１８】表示パネルの動作を説明するためのタイミングチャート。
【図１９】表示領域における画素へのデータの書き込みの推移を示した図。
【図２０】液晶パネルを適用したプロジェクターの構成を示した図。
【図２１】表示領域における画素へのデータの書き込みの推移を示した図。
【発明を実施するための形態】
【００１１】
［第１実施形態］
（実施形態の構成）
図１は、本発明の実施形態に係る電気光学装置１０の全体構成を示したブロック図である。電気光学装置１０は、サブフィールド駆動により画像を表示する電気光学装置である。電気光学装置１０は、タイミング制御回路２０、画像前処理部３０、デコーダー５０、および表示パネル１００を有する。電気光学装置１０には、映像信号Ｖｉｄが、図示省略した上位回路から同期信号Ｓｙｎｃにしたがって供給される。ここで、映像信号Ｖｉｄは、表示すべき画像における各画素の階調レベルをそれぞれ規定するものであり、同期信号Ｓｙｎｃに含まれる垂直同期信号、水平同期信号およびドットクロック信号（いずれも図示省略）にしたがって走査される画素の順で供給される。
【００１２】
なお、本実施形態においては、各画素について階調を制御する単位期間である１フレームは、図２に示した構成である。図に示したように、フレームは、計２０個のサブフィールドに分割されている。本実施形態では、フレームが計２０個のサブフィールドによって構成されることになるので、これらのサブフィールドを区別するために、時間的な順序でｓｆ１〜ｓｆ２０と表記する。また、本実施形態においては、奇数のサブフィールドと偶数のサブフィールドの重み付けは、奇数のサブフィールドが１であり、偶数のサブフィールドは３となっている。
【００１３】
画像前処理部３０は、入力される映像信号Ｖｉｄが表す画像の明るさや色合いなどを、表示パネル１００の表示特性や、図示省略した各種操作子の設定状況に合わせて前処理するものであり、前処理した信号Ｄaを出力する。なお、本実施形態において、映像信号Ｖｉｄは、アナログ信号でもあってもよいし、デジタル信号でもあってもよいが、アナログ信号であれば、画像前処理部３０によってデジタル信号に変換される。また、本実施形態では、映像信号Ｄａを８ビットとして、画素で表現すべき階調レベルを十進値で最も暗い「０」から最も明るい「２５５」まで「１」刻みで２５６階調を指定している。
【００１４】
タイミング制御回路２０は、上記同期信号Ｓｙｎｃに基づいて、スタートパルスＤＹ、クロック信号ＣＬＹ、出力制御信号ＹＥＮＢ１、出力制御信号ＹＥＮＢ２等の信号を生成する。スタートパルスＤＹは、サブフィールドのデータの書き込み開始のタイミングに出力されるパルス信号であり、このスタートパルスＤＹによって、サブフィールドのデータの書き込みのタイミングが制御される。クロック信号ＣＬＹは、水平走査期間（１Ｈ）を規定するパルス信号である。出力制御信号ＹＥＮＢ１、出力制御信号ＹＥＮＢ２は、後述する走査信号の出力を制御するパルス信号である。
【００１５】
また、タイミング制御回路２０は、スタートパルスＤＸ、ラッチパルスＬＰ、クロック信号ＣＬＸ、表示制御信号ＳＥＴ１、表示制御信号ＳＥＴ２等の信号を生成する。スタートパルスＤＸは、水平走査期間の最初に出力されるパルス信号であって、クロック信号ＣＬＹのレベル遷移時、すなわち、立ち上がり時および立ち下がり時に出力される。クロック信号ＣＬＸは、表示パネル１００の画素（具体的には、画素に内蔵されたメモリー）へのデータ書込用のドットクロック信号である。ラッチパルスＬＰは水平走査期間に１回出力されるパルス信号であり、第１ラッチ回路群１４０４から第２ラッチ回路群１４０６へデータを一斉に転送させる動作を行う。表示制御信号ＳＥＴ１、表示制御信号ＳＥＴ２は、画素の状態を更新させるパルス信号である。
【００１６】
デコーダー５０は、映像信号Ｄａの階調レベルに応じてＳＦコードを生成するものである。デコーダー５０は、１フレーム分の映像信号Ｄａを記憶する第１メモリー５５および第２メモリー５６を有している。また、デコーダー５０は、第１メモリー５５や第２メモリー５６に記憶された映像信号ＤａをＳＦコードに変換する第１ＳＦコード変換部５１、第１メモリー５５や第２メモリー５６に記憶された映像信号ＤａをＳＦコードに変換する第２ＳＦコード変換部５２、および階調レベルとＳＦコードの対応関係を表したＬＵＴ（Look Up Table）５７を有している。
【００１７】
ここで図３は、ＬＵＴ５７の内容を示した図である。図に示したように、ＬＵＴ５７においては、階調レベルとＳＦコードとが対応づけられている。このＳＦコードは、液晶素子における光学応答性を利用したものである。ＳＦコードは、ＳＦ（サブフィールド）ビットｃ１〜ｃ２０の２０ビットで構成されており、ＳＦビットｃ１〜ｃ２０を順にサブフィールドｓｆ１〜ｓｆ２０のオンオフ駆動を指定するものとして配列させたものである。
第１ＳＦコード変換部５１は、第１メモリー５５や第２メモリー５６に記憶されている映像信号Ｄａを読み出し、読み出した映像信号Ｄａが表す階調を、ＬＵＴ５７を参照してＳＦコードに変換する。また、第２ＳＦコード変換部５２は、第１メモリー５５や第２メモリー５６に記憶されている映像信号Ｄａを読み出し、読み出した映像信号Ｄａが表す階調を、ＬＵＴ５７を参照してＳＦコードに変換する。
【００１８】
また、デコーダー５０は、出力制御部５８と、スイッチＳＷ１〜ＳＷ６を有している。出力制御部５８は、第１ＳＦコード変換部５１または第２ＳＦコード変換部５２で得られたＳＦコードのいずれか１ビットを、ＳＦビットＤｂとして表示パネル１００へ出力する。なお、ＳＦコードのビットは、０または１であり、ビットが０の場合には、ＳＦビットＤｂはＬレベルの信号となり、１の場合にはＨレベルの信号となる。
スイッチＳＷ１は、映像信号Ｄａを第１メモリー５５へ供給するスイッチであり、スイッチＳＷ２は、映像信号Ｄａを第２メモリー５６へ供給するスイッチである。スイッチＳＷ１，ＳＷ２は、デコーダー５０へ供給される同期信号Ｓｙｎｃに含まれている垂直同期信号に基づいて制御され、スイッチＳＷ１が開となっている時にはスイッチＳＷ２は閉となり、スイッチＳＷ１が閉となっている時にはスイッチＳＷ２は開となる。
また、スイッチＳＷ３は、第１メモリー５５の内容を第１ＳＦコード変換部５１へ供給するスイッチであり、スイッチＳＷ４は、第２メモリー５６の内容を第２ＳＦコード変換部５２へ供給するスイッチである。スイッチＳＷ３，ＳＷ４は、デコーダー５０へ供給される同期信号Ｓｙｎｃに含まれている垂直同期信号に基づいて制御され、スイッチＳＷ３が開となっている時にはスイッチＳＷ４は閉となり、スイッチＳＷ３が閉となっている時にはスイッチＳＷ４は開となる。
また、スイッチＳＷ５は、第１ＳＦコード変換部５１で得られたＳＦコードを出力制御部５８へ供給するスイッチであり、スイッチＳＷ６は、第２ＳＦコード変換部５２で得られたＳＦコードを出力制御部５８へ供給するスイッチである。スイッチＳＷ５，ＳＷ６は、デコーダー５０へ供給される同期信号Ｓｙｎｃに含まれている垂直同期信号および水平同期信号に基づいて制御され、スイッチＳＷ５が開となっている時にはスイッチＳＷ６は閉となり、スイッチＳＷ５が閉となっている時にはスイッチＳＷ６は開となる。
【００１９】
図４は、表示パネル１００の構成を示した図である。表示パネル１００は、反射型の液晶表示パネルである。この図に示したように、表示パネル１００には、１、２、３、・・・、ｍ行の走査線１１２と制御線１１５が図において横方向に延在するように設けられ、また、１、２、３、・・・、ｎ列のデータ線１１４が図において縦方向に延在するように、かつ、各走査線１１２および制御線１１５と互いに電気的に絶縁を保つように設けられている。そして、ｍ行の走査線１１２とｎ列のデータ線１１４との交点のそれぞれに対応して、画素１１０がそれぞれ配列されている。この画素１１０の配列領域が表示領域１０１となっている。なお、本実施形態においては、説明を容易とするため、走査線の行数（ｍの数）を１６行とし、データ線の列数（ｎの数）を８列としているが、走査線の行数とデータ線の列数は、この数に限定されるものではない。また、本実施形態においては、表示領域１０１は、１行目から８行目までの走査線のグループに接続された画素の領域（第１領域）と、９行目から１６行目までの走査線のグループに接続された画素の領域（第２領域）に分けられている。
【００２０】
表示領域１０１の周辺には、走査線駆動回路１３０とデータ線駆動回路１４０とがそれぞれ設けられている。このうち、走査線駆動回路１３０は、１〜１６行の走査線にそれぞれ走査信号を供給するものである。走査線駆動回路１３０は、供給される信号によって選択が指定された走査線への走査信号を選択電圧とする一方、それ以外の、非選択に係る走査線への走査信号を非選択電圧とする一種のアドレスデコーダーである。なお、図４においては、１、２、３、・・・、１６行目の走査線１１２に供給される走査信号をそれぞれＧ１、Ｇ２、Ｇ３、・・・、Ｇ１６と表記している。
【００２１】
走査線駆動回路１３０は、シフトレジスタ１３０２、出力回路１３０４−１〜１３０４−１６を有している。シフトレジスタ１３０２は、サブフィールドのデータの書き込み開始のタイミングで供給されるスタートパルスＤＹがＨレベルである時にクロック信号ＣＬＹが立ち下がると、クロック信号ＣＬＹに従って１行目から１６行目までの走査線に対応したパルス信号であるラッチ信号ＳＥＬ１，ＳＥＬ２，ＳＥＬ３，・・・，ＳＥＬ１６を順次排他的に出力する。出力回路１３０４−１〜１３０４−８は、シフトレジスタ１３０２から供給されるラッチ信号がＨレベルである場合、供給される出力制御信号ＹＥＮＢ１のパルスを、走査信号として走査線１１２へ出力する。また、出力回路１３０４−９〜１３０４−１６は、シフトレジスタ１３０２から供給されるラッチ信号がＨレベルである場合、供給される出力制御信号ＹＥＮＢ２のパルスを、走査信号として走査線１１２へ出力する。
【００２２】
一方、データ線駆動回路１４０は、タイミング制御回路２０から供給される信号にしたがって、１〜ｎ列目のデータ線１１４の各々にそれぞれＳＦビットＤｂに応じたデータ信号を供給するものである。なお、図においては、１、２、３、・・・、ｎ列目のデータ線１１４に供給されるデータ信号を、それぞれｄ１、ｄ２、ｄ３、・・・、ｄｎと表記している。
【００２３】
図５は、データ線駆動回路１４０の構成を示した図である。また、図６は、データ線駆動回路のタイミングチャートである。データ線駆動回路１４０は、シフトレジスタ１４０２、第１ラッチ回路群１４０４および第２ラッチ回路群１４０６で構成されている。シフトレジスタ１４０２は、図６に示したように、水平走査期間の最初に供給されるスタートパルスＤＸがＨレベルである時にクロック信号ＣＬＸが立ち下がると、クロック信号ＣＬＸに従ってラッチ信号Ｓ１，Ｓ２，Ｓ３，・・・，Ｓｎを順次排他的に供給する。第１ラッチ回路群１４０４と第２ラッチ回路群１４０６は、複数のラッチ回路１４０１で構成されている。ラッチ回路１４０１は、例えばＤ型フリップフロップである。第１ラッチ回路群１４０４のラッチ回路１４０１は、図６に示したように、ｃｌｋ端子に入力されるラッチ信号Ｓ１，Ｓ２，Ｓ３，・・・，Ｓｎの立ち下がりにおいて、ｉｎ端子に入力されるシリアルデータであるＳＦビットＤｂを順次ラッチし、ラッチしたデータをｏｕｔ端子から出力する。第２ラッチ回路群１４０６のラッチ回路１４０１は、第１ラッチ回路群１４０４から出力された各ＳＦビットＤｂをラッチパルスＬＰの立ち下がりにおいてラッチし、ラッチしたＳＦビットＤｂをデータ信号ｄ１，ｄ２，ｄ３， ・・・，ｄｎとして、ｏｕｔ端子からデータ線１１４にパラレルに出力する。
【００２４】
次に、図７は、画素１１０の構成を示した図である。画素１１０は、メモリー内蔵型であり、書き込みメモリー１１０ｄ、表示メモリー１１０ｅ、スイッチ１１０ｋ有する。書き込みメモリー１１０ｄ（第１メモリー）は、データ線１１４から供給されるデータ信号を記憶するメモリーである。書き込みメモリー１１０ｄは、走査線１１２がＨレベルの場合、データ線１１４より供給されたデータ信号を記憶する。表示メモリー１１０ｅ（第２メモリー）は、書き込みメモリー１１０ｄに記憶されているデータ信号を記憶するメモリーである。表示メモリー１１０ｅは、制御線１１５から供給される表示制御信号ＳＥＴ１（ＳＥＴ２）によりスイッチ１１０ｋが閉にされると、書き込みメモリー１１０ｄに記憶されているデータ信号が供給され、供給されたデータ信号を記憶する。
【００２５】
また、画素１１０は、インバーター１１０ｃおよび一対のトランスミッションゲート１１０ａ，１１０ｂで構成された画素駆動回路１２０を有する。図７において、表示メモリー１１０ｅの出力は、トランスミッションゲート１１０ａの一部を構成するＰチャネルトランジスタのゲートと、トランスミッションゲート１１０ｂの一部を構成するＮチャネルトランジスタのゲートとに供給される。また、表示メモリー１１０ｅの出力は、インバーター１１０ｃによってレベル反転された後、トランスミッションゲート１１０ａのＮチャネルトランジスタのゲートと、トランスミッションゲート１１０ｂのＰチャネルトランジスタのゲートとに供給される。トランスミッションゲート１１０ａ，１１０ｂは、ＰチャネルトランジスタにＬレベルのゲート信号が与えられ、かつ、ＮチャネルトランジスタにＨレベルの信号が与えられた場合に、オン状態となる。したがって、表示メモリー１１０ｅから供給されるデータ信号のレベルに応じて、どちらかのトランスミッションゲート１１０ａ，１１０ｂが択一的にオン状態になる。また、一方のトランスミッションゲート１１０ａの入力端には、画素１１０をオフにするオフ電圧Ｖｏｆｆが供給され、他方のトランスミッションゲート１１０ｂの入力端には、画素１１０をオンにするオン電圧Ｖｏｎが供給される。
【００２６】
一対のトランスミッションゲート１１０ａ，１１０ｂの出力端は、並列に設けられた液晶素子１１０ｇと蓄積容量１１０ｆとに共通接続されている。液晶素子１１０ｇは、画素電極１１０ｈと対向電極１１０ｉとで電気光学材料である液晶１１０ｊを挟持することによって形成されている。対向電極１１０ｉは、素子基板に形成された画素電極１１０ｈと対向するように対向基板に一面に形成される透明電極である。この画素電極１１０ｈには、表示メモリー１１０ｅに記憶されたデータ信号に応じて、オン電圧Ｖｏｎまたはオフ電圧Ｖｏｆｆが選択的に印加され、対向電極１１０ｉには、コモン電圧ＬＣｃｏｍが印加される。ここで、液晶素子１１０ｇをノーマリーブラックモードとしたとき、オン電圧Ｖｏｎとは、液晶素子１１０ｇに電圧を印加して明状態にさせる電圧をいい、オフ電圧Ｖｏｆｆとは、液晶素子１１０ｇに電圧を印加しないで（または、印加電圧をゼロ近傍とする電圧を印加して）暗状態にさせる電圧をいう。
なお、液晶素子１１０ｇを交流駆動する場合に、オン電圧Ｖｏｎは、振幅中心電圧であるコモン電圧ＬＣｃｏｍに対して高位側とする正極性と、振幅中心電圧に対して低位側とする負極性との２種類が必要となる。一方、オフ電圧Ｖｏｆｆは、液晶素子１１０ｇに電圧を印加しないのであれば、対向電極１１０ｉに印加されるコモン電圧ＬＣｃｏｍの１種類であり、極性に無関係であるが、印加電圧をゼロ近傍とする電圧を印加するのであれば、振幅中心電圧に対して正極性と、負極性との２種類が必要となる。
【００２７】
本実施形態において、画素１１０はオンまたはオフのいずれかで駆動されるので、データ信号は、ＳＦビットＤｂの「１」に応じたオンレベル（画素１１０をオンする駆動電圧の電圧レベル）、または「０」に応じたオフレベル（画素１１０をオフする駆動電圧の電圧レベル）のいずれかとなる。表示メモリー１１０ｅの出力がオフレベルの場合、一方のトランスミッションゲート１１０ａがオン状態となり、他方のトランスミッションゲート１１０ｂがオフ状態となる。したがって、液晶素子１１０ｇの画素電極１１０ｈには、トランスミッションゲート１１０ａを介して、オフ電圧Ｖｏｆｆ（一定電圧）が印加される。その結果、液晶に印加される電圧は、画素電極１１０ｈ側の電圧Ｖｏｆｆと対向電極側のコモン電圧ＬＣｃｏｍとの電位差相当（≒０［Ｖ］）になり、液晶素子１１０ｇをノーマリーブラックモードとした場合、画素１１０は暗状態となる。これに対して、表示メモリー１１０ｅの出力がオンレベルの場合、一方のトランスミッションゲート１１０ａがオフ状態となり、他方のトランスミッションゲート１１０ｂがオン状態となる。したがって、液晶素子１１０ｇの画素電極１１０ｈには、トランスミッションゲート１１０ｂを介して、オン電圧Ｖｏｎが印加される。これにより、液晶に印加される電圧は、画素電極１１０ｈ側の電圧Ｖｏｎと対向電極側のコモン電圧ＬＣｃｏｍとの電位差相当になり、液晶素子１１０ｇをノーマリーブラックモードとした場合、画素１１０は明状態となる。
【００２８】
（実施形態の動作）
次に、電気光学装置１０の動作について説明する。まず、画像前処理部３０から出力される映像信号Ｄａは、デコーダー５０へ供給される。デコーダー５０においては、垂直同期信号に基づいてスイッチＳＷ１〜ＳＷ６の開閉が制御され、スイッチＳＷ１が閉の場合には、スイッチＳＷ２およびスイッチＳＷ３が開となり、１フレーム分の映像信号Ｄａが第１メモリー５５に記憶される。また、スイッチＳＷ２が閉の場合には、スイッチＳＷ１およびスイッチＳＷ４が開となり、１フレーム分の映像信号Ｄａが第２メモリー５６に記憶される。すなわち、１フレーム分の映像信号Ｄａが、１フレーム毎に交互に第１メモリー５５と第２メモリー５６に記憶される。
【００２９】
スイッチＳＷ２が閉である期間においては、第１メモリー５５に記憶された１フレーム分の映像信号Ｄａが第１ＳＦコード変換部５１と第２ＳＦコード変換部５２でＳＦコードに変換される。具体的には、第１領域についての映像信号Ｄａは、第１ＳＦコード変換部５１でＳＦコードに変換され、第２領域についての映像信号Ｄａは、第２ＳＦコード変換部５２でＳＦコードに変換される。出力制御部５８は、第１ＳＦコード変換部５１と第２ＳＦコード変換部５２で得られたＳＦコードのビットを、表示パネル１００の駆動タイミング（サブフィールド）に応じて選択して出力する。例えば、表示パネル１００の駆動タイミングがサブフィールドｓｆ１である場合、各画素のＳＦコードのビットｃ１は、走査される画素の順でＳＦビットＤｂとして表示パネル１００へ供給される。なお、スイッチＳＷ１が閉である期間においては、第２メモリー５６に記憶された１フレーム分の映像信号Ｄａが第１ＳＦコード変換部５１と第２ＳＦコード変換部５２でＳＦコードに変換される。
【００３０】
次に、表示パネル１００の動作について説明する。図８は、表示パネル１００の動作を説明するためのタイミングチャートである。また、図９は、表示領域における画素へのデータの書き込みの推移を示した図であり、縦軸が走査線の行、横軸が時間を表している。また、図９においては、一のサブフィールドの表示期間を矩形の実線で表している。図９に示したように、１フレームは、サブフィールドｓｆ１〜ｓｆ２０で構成されており、図９におけるｓｆ１〜ｓｆ２０は、各サブフィールドの表示期間を表している。なお、本実施形態においては、上述したように奇数サブフィールドの表示期間と偶数サブフィールドの表示期間の比は、１：３となっている。また、図９におけるｗ１ａ〜ｗ２０ａは、第１領域におけるＳＦビットＤｂ（ＳＦビットｃ１〜ｃ２０）の書き込みのタイミングを示しており、ｗ１ｂ〜ｗ２０ｂは、第２領域におけるＳＦビットＤｂの書き込みのタイミングを示している。
【００３１】
スタートパルスＤＹとクロック信号ＣＬＹがシフトレジスタ１３０２に供給されると、まず、図９においてｗ１ａで示したように、第１領域に対してサブフィールドｓｆ１のＳＦビットＤｂの書き込みが開始される。具体的には、まず、図８に示したように、１行目から１６行目までの走査線に対応して、ラッチ信号ＳＥＬ１，ＳＥＬ２，ＳＥＬ３，・・・，ＳＥＬ１６がシフトレジスタ１３０２から順次排他的に出力される。出力回路１３０４−１〜１３０４−８は、供給されるラッチ信号がＨレベルである場合、供給される出力制御信号ＹＥＮＢ１のパルスを、走査信号として走査線１１２へ出力し、これにより、出力回路１３０４−１〜１３０４−８から走査信号Ｇ１〜Ｇ８が順次出力される。
【００３２】
一方、データ線駆動回路１４０２においては、まず、１行目から８行目（第１領域）の画素について、サブフィールドｓｆ１のＳＦビットＤｂがラッチされ、ラッチされたＳＦビットＤｂがデータ信号としてパラレルにデータ線１１４に出力される。具体的には、走査信号Ｇ１が出力される期間においては、１行目の１列目から８列目までの画素の階調を規定するデータ信号がデータ信号ｄ１〜ｄ８としてパラレルにデータ線１１４に出力され、データ信号ｄ１〜ｄ８は、書き込みメモリー１１０ｄに記憶される。また、走査信号Ｇ８が出力される期間においては、８行目の１列目から８列目までの画素の階調を規定するデータ信号がデータ信号ｄ１〜ｄ８としてパラレルにデータ線１１４に出力され、データ信号ｄ１〜ｄ８は、書き込みメモリー１１０ｄに記憶される。８行目までの画素についてデータ信号の記憶が終了すると、表示制御信号ＳＥＴ１が予め定められた時間のあいだＨレベルとなり、１行目から８行目（第１領域）に係る画素１１０のスイッチ１１０ｋが閉となる。スイッチ１１０ｋが閉となると、書き込みメモリー１１０ｄに記憶されたデータ信号が表示メモリー１１０ｅに記憶され、第１領域の画素１１０は、表示メモリー１１０ｅに記憶されたデータ信号に応じて暗状態または明状態となる（図９の第１領域のｓｆ１の期間）。
【００３３】
次に、図９においてｗ２ａで示したように、第１領域に対してサブフィールドｓｆ２のＳＦビットＤｂの書き込みが開始される。具体的には、走査信号Ｇ８が出力される時にスタートパルスＤＹが出力され、ラッチ信号ＳＥＬ１，ＳＥＬ２，ＳＥＬ３，・・・，ＳＥＬ１６がシフトレジスタ１３０２から順次排他的に出力される。ここで、出力制御信号ＹＥＮＢ１のパルスが供給されているため、再度走査信号Ｇ１〜Ｇ８が順次出力される。データ線駆動回路１４０２においては、第１領域の各画素について、サブフィールドｓｆ２のＳＦビットＤｂがラッチされ、ラッチされたＳＦビットＤｂがデータ信号としてパラレルにデータ線１１４に出力される。データ線に出力されたデータ信号は、書き込みメモリー１１０ｄに記憶される。そして、８行目までの画素についてデータ信号の記憶が終了すると、再度表示制御信号ＳＥＴ１がＨレベルとなり、書き込みメモリー１１０ｄに記憶されたデータ信号が表示メモリー１１０ｅに記憶され、第１領域の画素１１０は、表示メモリー１１０ｅに記憶されたデータ信号に応じて暗状態または明状態となる（図９のｓｆ２の期間）。
【００３４】
第１領域に対してサブフィールドｓｆ２のＳＦビットＤｂの書き込みが終了すると、図９において、ｗ１ｂで示したように、第２領域に対してサブフィールドｓｆ１のＳＦビットＤｂの書き込みが開始される。具体的には、走査信号Ｇ８が出力される時にスタートパルスＤＹが出力され、出力制御信号ＹＥＮＢ１がＬレベルとなり、出力制御信号ＹＥＮＢ２が走査線駆動回路１３０に供給される。出力制御信号ＹＥＮＢ２が出力回路１３０４−９〜１３０４−１６に供給されると、出力回路１３０４−９〜１３０４−１６から走査信号Ｇ９〜Ｇ１６が順次出力される。
【００３５】
一方、データ線駆動回路１４０２においては、９行目から１６行目（第２領域）の画素について、サブフィールドｓｆ１のＳＦビットＤｂがラッチされ、ラッチされたＳＦビットＤｂがデータ信号としてパラレルにデータ線１１４に出力される。データ線に出力されたデータ信号は、９行目から１６行目の画素の書き込みメモリー１１０ｄに記憶される。そして、１６行目までの画素についてデータ信号の記憶が終了すると、表示制御信号ＳＥＴ２が予め定められた時間のあいだＨレベルとなり、９行目から１６行目（第２領域）に係る画素１１０のスイッチ１１０ｋが閉となる。すると、書き込みメモリー１１０ｄに記憶されたデータ信号が表示メモリー１１０ｅに記憶され、第２領域の画素１１０は、表示メモリー１１０ｅに記憶されたデータ信号（即ち、サブフィールドｓｆ１のＳＦビットＤｂ）に応じて暗状態または明状態となる（図９の第２領域のｓｆ１の期間）。
【００３６】
次に、図９においてｗ２ｂで示したように、第２領域に対してサブフィールドｓｆ２のＳＦビットＤｂの書き込みが開始される。具体的には、走査信号Ｇ１６が出力される時にスタートパルスＤＹが出力され、ラッチ信号ＳＥＬ１，ＳＥＬ２，ＳＥＬ３，・・・，ＳＥＬ１６がシフトレジスタ１３０２から順次排他的に出力される。シフトレジスタ１３０２からは、ラッチ信号ＳＥＬ１〜ＳＥＬ８が出力されるのと同時に、ラッチ信号ＳＥＬ９〜ＳＥＬ１６も順次排他的に出力される。ここで、出力制御信号ＹＥＮＢ２のパルスが供給されているため、再度走査信号Ｇ９〜Ｇ１６が順次出力される。データ線駆動回路１４０２においては、第２領域の各画素について、サブフィールドｓｆ２のＳＦビットＤｂがラッチされ、ラッチされたデータ信号がパラレルにデータ線１１４に出力される。データ線に出力されたデータ信号は、書き込みメモリー１１０ｄに記憶される。そして、１６行目までの画素についてデータ信号の記憶が終了すると、表示制御信号ＳＥＴ２が再度Ｈレベルとなり、９行目から１６行目（第２領域）に係る画素１１０のスイッチ１１０ｋが閉となり、書き込みメモリー１１０ｄに記憶されたデータ信号が表示メモリー１１０ｅに記憶され、第２領域の画素１１０は、表示メモリー１１０ｅに記憶されたデータ信号に応じて暗状態または明状態となる（図９の第２領域のｓｆ２の期間）。
【００３７】
以後、図９に示したように、第１領域について２つのサブフィールドのＳＦビットＤｂの書き込みと、第２領域について２つのサブフィールドのＳＦビットＤｂの書き込みとを交互に繰り返し、サブフィールドｓｆ２０までデータ信号の書き込みが行われると、再びサブフィールドｓｆ１からデータ信号の書き込みを繰り返す。
【００３８】
本実施形態によれば、表示領域を等幅で２つに分割するため、各領域において一のサブフィールドのデータ信号の書き込み時間は、表示領域を分割しない場合と比較して半分となる。また、データ信号の書き込みは、分割された領域毎に行われるため、各領域については、一のサブフィールドの表示期間を、表示領域を分割しない場合と比較して短くすることができる。サブフィールド駆動において低い階調を出すためには、短いサブフィールド期間を要するが、本実施形態では、短いサブフィールド期間を実現できるため、低い階調を表示することが可能となる。また、データ信号を書き込む時に必ず黒表示を行うことがないため、表示が暗くなることがない。
【００３９】
［第２実施形態］
次に、本発明の第２実施形態に係る電気光学装置について説明する。本実施形態に係る電気光学装置１０は、走査線駆動回路の構成、制御線１１５の構成、および表示パネル１００における信号の供給タイミングが第１実施形態と異なる。
【００４０】
図１０は、本実施形態に係る表示パネル１００の構成を示した図である。本実施形態においては、表示領域１０１は、奇数行の走査線のグループに接続された画素の領域（第１領域）と、偶数行の走査線のグループに接続された画素の領域（第２領域）に分けられている。即ち、第１実施形態においては、走査線がグループ化され、表示領域は、帯状に上下で２つの領域に分けられていたが、本実施形態においては、走査線が櫛歯状にグループ化され、第１領域と第２領域は、櫛歯状になっている。また、本実施形態においては、表示制御信号ＳＥＴ１が供給される制御線１１５は、奇数行の走査線が接続されている画素１１０に接続されており、表示制御信号ＳＥＴ２が供給される制御線１１５は、偶数行の走査線が接続されている画素１１０に接続されている。
【００４１】
また、図１０に示したように本実施形態においては、表示パネル１００は、走査線駆動回路１３０Ａを有している。走査線駆動回路１３０Ａは、シフトレジスタ１３０２Ａ、出力回路１３０４−１〜１３０４−１６を有している。シフトレジスタ１３０２Ａは、サブフィールドのデータの書き込み開始のタイミングで供給されるスタートパルスＤＹがＨレベルである時にクロック信号ＣＬＹが立ち下がると、クロック信号ＣＬＹに従ってパルス信号であるラッチ信号ＳＥＬ１，ＳＥＬ２，ＳＥＬ３，・・・，ＳＥＬ８を順次排他的に出力する。符号の枝番が奇数である出力回路１３０４は、シフトレジスタ１３０２Ａから供給されるラッチ信号がＨレベルである場合、供給される出力制御信号ＹＥＮＢ１のパルスを、走査信号として走査線１１２へ出力する。また、符号の枝番が偶数である出力回路１３０４は、シフトレジスタ１３０２Ａから供給されるラッチ信号がＨレベルである場合、供給される出力制御信号ＹＥＮＢ２のパルスを、走査信号として走査線１１２へ出力する。
【００４２】
図１１は、本実施形態に係る表示パネルの動作を説明するためのタイミングチャートである。また、図１２は、各表示領域における画素へのデータの書き込みの推移を示した図である。スタートパルスＤＹとクロック信号ＣＬＹがシフトレジスタ１３０２Ａに供給されると、まず、図１２においてｗ１ａで示したように、第１領域に対してサブフィールドｓｆ１のＳＦビットＤｂの書き込みが開始される。具体的には、まず、図１１に示したように、ラッチ信号ＳＥＬ１，ＳＥＬ２，ＳＥＬ３，・・・，ＳＥＬ８がシフトレジスタ１３０２Ａから順次排他的に出力される。符号の枝番が奇数である出力回路１３０４は、供給されるラッチ信号がＨレベルである場合、供給される出力制御信号ＹＥＮＢ１のパルスを、走査信号として走査線１１２へ出力する。これにより、符号の枝番が奇数の出力回路１３０４から走査信号Ｇ１，Ｇ３，Ｇ５，Ｇ７，Ｇ９，Ｇ１１，Ｇ１３，Ｇ１５が順次出力される。
【００４３】
一方、データ線駆動回路１４０２においては、まず、第１領域の画素について、サブフィールドｓｆ１のＳＦビットＤｂがラッチされ、ラッチされたＳＦビットＤｂがデータ信号としてパラレルにデータ線１１４に出力される。具体的には、走査信号Ｇ１が出力される期間においては、１行目の画素の階調を規定するデータ信号がデータ信号ｄ１〜ｄ８としてパラレルにデータ線１１４に出力され、データ信号ｄ１〜ｄ８は、書き込みメモリー１１０ｄに記憶される。また、走査信号Ｇ３が出力される期間においては、３行目の画素の階調を規定するデータ信号がデータ信号ｄ１〜ｄ８としてパラレルにデータ線１１４に出力され、データ信号ｄ１〜ｄ８は、書き込みメモリー１１０ｄに記憶される。第１領域に係る画素についてデータ信号の記憶が終了すると、表示制御信号ＳＥＴ１が予め定められた時間のあいだＨレベルとなり、第１領域に係る画素１１０のスイッチ１１０ｋが閉となる。スイッチ１１０ｋが閉となると、書き込みメモリー１１０ｄに記憶されたデータ信号が表示メモリー１１０ｅに記憶され、第１領域の画素１１０は、表示メモリー１１０ｅに記憶されたデータ信号に応じて暗状態または明状態となる（図１２の第１領域のｓｆ１の期間）。
【００４４】
次に、図１２においてｗ２ａで示したように、第１領域に対してサブフィールドｓｆ２のデータ信号の書き込みが開始される。具体的には、走査信号Ｇ１５が出力される時にスタートパルスＤＹが出力され、ラッチ信号ＳＥＬ１，ＳＥＬ２，ＳＥＬ３，・・・，ＳＥＬ８がシフトレジスタ１３０２から順次排他的に出力されると、再度走査信号Ｇ１，Ｇ３，Ｇ５，Ｇ７，Ｇ９，Ｇ１１，Ｇ１３，Ｇ１５が順次出力される。データ線駆動回路１４０２においては、第１領域の画素について、サブフィールドｓｆ２のＳＦビットＤｂがラッチされ、ラッチされたデータ信号がパラレルにデータ線１１４に出力される。データ線に出力されたデータ信号は、第１領域の画素の書き込みメモリー１１０ｄに記憶される。そして、第１領域の画素についてデータ信号の記憶が終了すると、再度表示制御信号ＳＥＴ１がＨレベルとなり、書き込みメモリー１１０ｄに記憶されたデータ信号が表示メモリー１１０ｅに記憶され、第１領域の画素１１０は、表示メモリー１１０ｅに記憶されたデータ信号に応じて暗状態または明状態となる（図１２のｓｆ２の期間）。
【００４５】
第１領域に対してサブフィールドｓｆ２のＳＦビットＤｂの書き込みが終了すると、図１２において、ｗ１ｂで示したように、第２領域に対してサブフィールドｓｆ１のＳＦビットＤｂの書き込みが開始される。具体的には、走査信号Ｇ１５が出力される時にスタートパルスＤＹが出力され、出力制御信号ＹＥＮＢ１がＬレベルとなり、出力制御信号ＹＥＮＢ２が、走査線駆動回路１３０に供給される。出力制御信号ＹＥＮＢ２が、枝番が偶数の出力回路１３０４に供給されると、枝番が偶数の出力回路１３０４から走査信号Ｇ２，Ｇ４，Ｇ６，Ｇ８，Ｇ１０，Ｇ１２，Ｇ１４，Ｇ１６が順次出力される。
一方、データ線駆動回路１４０２においては、第２領域の走査線に係る各画素について、サブフィールドｓｆ１のＳＦビットＤｂがラッチされ、ラッチされたＳＦビットＤｂがデータ信号としてパラレルにデータ線１１４に出力される。データ線に出力されたデータ信号は、走査信号が出力されている行の画素の書き込みメモリー１１０ｄに記憶される。そして、第２領域の画素についてデータ信号の記憶が終了すると、表示制御信号ＳＥＴ２が予め定められた時間のあいだＨレベルとなり、書き込みメモリー１１０ｄに記憶されたデータ信号が表示メモリー１１０ｅに記憶され、第２領域の画素１１０は、表示メモリー１１０ｅに記憶されたデータ信号（即ち、サブフィールドｓｆ１のＳＦビットＤｂ）に応じて暗状態または明状態となる（図１２の第２領域のｓｆ１の期間）。
【００４６】
次に、図１２においてｗ２ｂで示したように、第２領域に対してサブフィールドｓｆ２のＳＦビットＤｂの書き込みが開始される。具体的には、走査信号Ｇ１６が出力される時にスタートパルスＤＹが出力され、ラッチ信号ＳＥＬ１，ＳＥＬ２，ＳＥＬ３，・・・，ＳＥＬ８がシフトレジスタ１３０２から順次排他的に出力されると、再度走査信号Ｇ２，Ｇ４，Ｇ６，Ｇ８，Ｇ１０，Ｇ１２，Ｇ１４，Ｇ１６が順次出力される。ここでデータ線駆動回路１４０２においては、第２領域の画素について、サブフィールドｓｆ２のＳＦビットＤｂを表すデータ信号がラッチされ、ラッチされたデータ信号がパラレルにデータ線１１４に出力される。データ線に出力されたデータ信号は、第２領域の画素の書き込みメモリー１１０ｄに記憶される。そして、第２領域の画素についてデータ信号の記憶が終了すると、表示制御信号ＳＥＴ２が再度Ｈレベルとなり、書き込みメモリー１１０ｄに記憶されたデータ信号が表示メモリー１１０ｅに記憶され、第２領域の画素１１０は、表示メモリー１１０ｅに記憶されたデータ信号に応じて暗状態または明状態となる（図１２のｓｆ２の期間）。
【００４７】
以後、図１２に示したように、第１領域について２つのサブフィールドのＳＦビットＤｂの書き込みと、第２領域について２つのサブフィールドのＳＦビットＤｂの書き込みとを交互に繰り返し、サブフィールドｓｆ２０までデータ信号の書き込みが行われると、再びサブフィールドｓｆ１からデータ信号の書き込みを繰り返す。
【００４８】
本実施形態においても、表示領域を等幅で２つに分割するため、各領域において一のサブフィールドのデータ信号の書き込み時間は、表示領域を分割しない場合と比較して半分となる。また、データ信号の書き込みは、分割された領域毎に行われるため、各領域については、一のサブフィールドの表示期間を、表示領域を分割しない場合と比較して短くすることができる。また、本実施形態においては、表示領域を櫛歯状に２つに分割したため、シフトレジスタ１３０２Ａから出力されるラッチ信号の数が第１実施形態の半分となる。また、データ信号を書き込む時に必ず黒表示を行うことがないため、表示が暗くなることがない。さらに分割された表示領域が分散配置されるために動画表示時の違和感が軽減できる。
【００４９】
［第３実施形態］
次に、本発明の第３実施形態について説明する。本実施形態に係る電気光学装置１０は、デコーダー５０の構成、走査線駆動回路１３０の構成、制御線１１５の構成、および表示パネルにおける信号の供給タイミングが第１実施形態と異なる。
【００５０】
図１３は、本実施形態に係る電気光学装置１０の全体構成を示したブロック図である。本実施形態に係るデコーダー５０は、第１実施形態の構成に加えて、第３ＳＦコード変換部５３、第４ＳＦコード変換部５４、スイッチＳＷ７およびスイッチＳＷ８を有している。第１実施形態および第２実施形態においては、表示領域は２つの領域に分けられていたが、本実施形態においては、表示領域は、上下に等幅で４つの第１領域〜第４領域に分けられている。第１ＳＦコード変換部５１は、第１領域の画素に係る映像信号Ｄａを、ＬＵＴ５７を参照してＳＦコードに変換し、第２ＳＦコード変換部５２は、第２領域の画素に係る映像信号Ｄａを、ＬＵＴ５７を参照してＳＦコードに変換する。また、第３ＳＦコード変換部５３は、第３領域の画素に係る映像信号Ｄａを、ＬＵＴ５７を参照してＳＦコードに変換し、第４ＳＦコード変換部５４は、第４領域の画素に係る映像信号Ｄａを、ＬＵＴ５７を参照してＳＦコードに変換する。
【００５１】
スイッチＳＷ５〜ＳＷ８は、デコーダー５０へ供給される同期信号Ｓｙｎｃに含まれている垂直同期信号および水平同期信号に基づいて制御され、スイッチＳＷ５が閉となっている時にはスイッチＳＷ６〜８は開となり、スイッチＳＷ６が閉となっている時にはスイッチＳＷ５，ＳＷ７，ＳＷ８は開となる。また、スイッチＳＷ７が閉となっている時にはスイッチＳＷ５，ＳＷ６，ＳＷ８は開となり、スイッチＳＷ８が閉となっている時にはスイッチＳＷ５〜ＳＷ７は開となる。
【００５２】
図１４は、本実施形態に係る表示パネル１００の構成を示した図である。本実施形態においては、表示領域１０１は、１行目から４行目の走査線のグループに接続された画素の領域（第１領域）、５行目から８行目の走査線のグループに接続された画素の領域（第２領域）、９行目から１２行目の走査線のグループに接続された画素の領域（第３領域）、および１３行目から１６行目の走査線のグループに接続された画素の領域（第４領域）に分けられている。即ち、第１実施形態においては、走査線がグループ化され、表示領域は、帯状に上下で２つの領域に分けられていたが、本実施形態においては、走査線が４つのグループにグループ化され、表示領域は、帯状に上下で４つの領域に分けられている。
また、本実施形態においては、スイッチ１１０ｋを制御する表示制御信号ＳＥＴ１が供給される制御線１１５、スイッチ１１０ｋを制御する表示制御信号ＳＥＴ２が供給される制御線１１５、スイッチ１１０ｋを制御する表示制御信号ＳＥＴ３が供給される制御線１１５、およびスイッチ１１０ｋを制御する表示制御信号ＳＥＴ４が供給される制御線１１５がある。表示制御信号ＳＥＴ１が供給される制御線１１５は、第１領域に係る画素に接続されており、表示制御信号ＳＥＴ２が供給される制御線１１５は、第２領域に係る画素に接続されている。また、表示制御信号ＳＥＴ３が供給される制御線１１５は、第３領域に係る画素に接続されており、表示制御信号ＳＥＴ４が供給される制御線１１５は、第４領域に係る画素に接続されている。
【００５３】
また、図１４に示したように本実施形態においては、表示パネル１００は、走査線駆動回路１３０Ｂを有している。走査線駆動回路１３０Ｂは、シフトレジスタ１３０２、出力回路１３０４−１〜１３０４−１６を有している。走査線駆動回路１３０Ｂには、走査信号の出力を制御するパルス信号である出力制御信号ＹＥＮＢ１、出力制御信号ＹＥＮＢ２、出力制御信号ＹＥＮＢ３および出力制御信号ＹＥＮＢ４が供給される。なお、出力制御信号ＹＥＮＢ１は、符号の枝番が１から４の出力回路１３０４に供給され、出力制御信号ＹＥＮＢ２は、符号の枝番が５から８の出力回路１３０４に供給され、出力制御信号ＹＥＮＢ３は、符号の枝番が９から１２の出力回路１３０４に供給され、出力制御信号ＹＥＮＢ４は、符号の枝番が１３から１６の出力回路１３０４に供給される。
【００５４】
符号の枝番が１から４の出力回路１３０４は、シフトレジスタ１３０２から供給されるラッチ信号がＨレベルである場合、供給される出力制御信号ＹＥＮＢ１のパルスを、走査信号として走査線１１２へ出力する。また、枝番が５から８の出力回路１３０４は、シフトレジスタ１３０２から供給されるラッチ信号がＨレベルである場合、供給される出力制御信号ＹＥＮＢ２のパルスを、走査信号として走査線１１２へ出力する。また、枝番が９から１２の出力回路１３０４は、シフトレジスタ１３０２から供給されるラッチ信号がＨレベルである場合、供給される出力制御信号ＹＥＮＢ３のパルスを、走査信号として走査線１１２へ出力する。また、枝番が１３から１６の出力回路１３０４は、シフトレジスタ１３０２から供給されるラッチ信号がＨレベルである場合、供給される出力制御信号ＹＥＮＢ４のパルスを、走査信号として走査線１１２へ出力する。
【００５５】
次に、本実施形態の動作について説明する。図１５は、本実施形態に係る表示パネルの動作を説明するためのタイミングチャートである。また、図１６は、各表示領域における画素へのデータの書き込みの推移を示した図である。
まず、第１領域に対するデータ信号の書き込み動作について説明する。スタートパルスＤＹとクロック信号ＣＬＹがシフトレジスタ１３０２に供給されると、図１６においてｗ１ａで示したように、第１領域に対してサブフィールドｓｆ１のＳＦビットＤｂの書き込みが開始される。具体的には、図１５に示したように、ラッチ信号ＳＥＬ１，ＳＥＬ２，ＳＥＬ３，・・・，ＳＥＬ１６がシフトレジスタ１３０２から順次排他的に出力される。出力回路１３０４−１〜１３０４−４は、供給されるラッチ信号がＨレベルである場合、供給される出力制御信号ＹＥＮＢ１のパルスを走査信号として走査線１１２へ出力する。これにより、出力回路１３０４−１〜１３０４−４から走査信号Ｇ１〜Ｇ４が順次出力される。
【００５６】
一方、データ線駆動回路１４０２においては、まず、第１領域の画素について、サブフィールドｓｆ１のＳＦビットＤｂがラッチされ、ラッチされたＳＦビットＤｂがデータ信号としてパラレルにデータ線１１４に出力される。データ線１１４に出力されたデータ信号は、走査信号がＨレベルとなっている画素の書き込みメモリー１１０ｄに記憶される。
【００５７】
第１領域に対してサブフィールドｓｆ１のＳＦビットＤｂの書き込みが終了した後、一つの領域に対して１のサブフィールド分のデータを書き込むのに要する時間（以下、時間ｔ１とする）が経過すると、図１６においてｗ２ａで示したように、第１領域に対してサブフィールドｓｆ２のＳＦビットＤｂの書き込みが開始される。なお、この書き込みが開始される時点で表示制御信号ＳＥＴ１が予め定められた時間のあいだＨレベルとなり、書き込みメモリー１１０ｄに記憶されているデータ信号が表示メモリー１１０ｅに記憶され、第１領域の画素１１０は、表示メモリー１１０ｅに記憶されたデータ信号に応じて暗状態または明状態となる（図１６の第１領域のｓｆ１の期間）。そして、第１領域の画素についてサブフィールドｓｆ２のＳＦビットＤｂの書き込みが終了すると、表示制御信号ＳＥＴ１が再度Ｈレベルとなり、第１領域の画素１１０は、表示メモリー１１０ｅに記憶されたデータ信号（即ち、サブフィールドｓｆ２のＳＦビットＤｂ）に応じて暗状態または明状態となる（図１６の第１領域のｓｆ２の期間）。
【００５８】
第１領域に対してサブフィールドｓｆ２のＳＦビットＤｂの書き込みが終了すると、図１６においてｗ３ａで示したように、第１領域に対してサブフィールドｓｆ３のＳＦビットＤｂの書き込みが開始される。そして、第１領域の画素についてサブフィールドｓｆ３のＳＦビットＤｂの書き込みが終了すると、時間ｔ１が経過した後、表示制御信号ＳＥＴ１がＨレベルとなり、第１領域の画素１１０は、表示メモリー１１０ｅに記憶されたデータ信号（即ち、サブフィールドｓｆ３のＳＦビットＤｂ）に応じて暗状態または明状態となる（図１６のｓｆ３の期間）。
【００５９】
第１領域に対してサブフィールドｓｆ３のＳＦビットＤｂの書き込みが終了すると、時間ｔ１×５の時間が経過した後、図１６においてｗ４ａで示したように、第１領域に対してサブフィールドｓｆ４のＳＦビットＤｂの書き込みが開始される。そして、第１領域の画素についてサブフィールドｓｆ４のＳＦビットＤｂの書き込みが終了すると、時間ｔ１が経過した後、表示制御信号ＳＥＴ１がＨレベルとなり、第１領域の画素１１０は、表示メモリー１１０ｅに記憶されたデータ信号に応じて暗状態または明状態となる（図１６のｓｆ４の期間）。
【００６０】
以下、第１領域については、図１６に示したように、サブフィールドｓｆ５〜ｓｆ８については、サブフィールドｓｆ１〜ｓｆ４のＳＦビットＤｂを書き込んだのと同様の手順でＳＦビットＤｂが書き込まれる。また、サブフィールドｓｆ９〜ｓｆ１２と、サブフィールドｓｆ１３〜ｓｆ１６についても、サブフィールドｓｆ１〜ｓｆ４のＳＦビットＤｂを書き込んだのと同様の手順でＳＦビットＤｂが書き込まれる。
【００６１】
次に、第２領域に対するデータ信号の書き込み動作について説明する。第２領域に対するＳＦビットＤｂの書き込みは、第１領域のサブフィールドｓｆ３のＳＦビットＤｂの書き込みが終了した時点から開始される。まず、図１６において、ｗ１ｂで示したように、第１領域のサブフィールドｓｆ３のＳＦビットＤｂの書き込みが終了すると、第２領域のサブフィールドｓｆ１のＳＦビットＤｂの書き込みが開始される。この書き込みが終了すると、時間ｔ１が経過した後、表示制御信号ＳＥＴ２が予め定められた時間のあいだＨレベルとなり、第２領域の画素１１０は、表示メモリー１１０ｅに記憶されたデータ信号（サブフィールドｓｆ１のＳＦビットＤｂ）に応じて暗状態または明状態となる。
【００６２】
サブフィールドｓｆ１のＳＦビットＤｂ１の書き込みが終了すると、図１６において、ｗ２ｂで示したように、第２領域のサブフィールドｓｆ２のＳＦビットＤｂの書き込みが開始される。サブフィールドｓｆ２のＳＦビットＤｂの書き込みが終了すると、表示制御信号ＳＥＴ２がＨレベルとなり、第２領域の画素１１０は、表示メモリーに記憶されたデータ信号（サブフィールドｓｆ２のＳＦビットＤｂ）に応じて暗状態または明状態となる。
【００６３】
また、サブフィールドｓｆ２のＳＦビットＤｂの書き込みが終了すると、図１６において、ｗ３ｂで示したように、第２領域のサブフィールドｓｆ３のＳＦビットＤｂの書き込みが開始される。サブフィールドｓｆ３のＳＦビットＤｂの書き込みが終了すると、時間ｔ１が経過した後、表示制御信号ＳＥＴ２がＨレベルとなり、第２領域の画素１１０は、表示メモリー１１０ｅに記憶されたデータ信号（サブフィールドｓｆ３のＳＦビットＤｂ）に応じて暗状態または明状態となる。
【００６４】
第２領域に対してサブフィールドｓｆ３のＳＦビットＤｂの書き込みが終了すると、時間ｔ１×５の時間が経過した後、第２領域に対してサブフィールドｓｆ４のＳＦビットＤｂの書き込みが開始される。そして、サブフィールドｓｆ４のＳＦビットＤｂの書き込みが終了すると、時間ｔ１が経過した後、表示制御信号ＳＥＴ２がＨレベルとなり、第２領域の画素１１０は、表示メモリー１１０ｅに記憶されたデータ信号（サブフィールドｓｆ４のＳＦビットＤｂ）に応じて暗状態または明状態となる。
【００６５】
以下、第２領域については、図１６に示したように、サブフィールドｓｆ５〜ｓｆ８については、サブフィールドｓｆ１〜ｓｆ４のＳＦビットＤｂを書き込んだのと同様の手順でＳＦビットＤｂが書き込まれる。また、サブフィールドｓｆ９〜ｓｆ１２と、サブフィールドｓｆ１３〜ｓｆ１６についても、サブフィールドｓｆ１〜ｓｆ４のＳＦビットＤｂを書き込んだのと同様の手順でＳＦビットＤｂが書き込まれる。
【００６６】
次に、第３領域に対するデータ信号の書き込み動作について説明する。第３領域に対するＳＦビットＤｂの書き込みは、第２領域のサブフィールドｓｆ３のＳＦビットＤｂの書き込みが終了した時点から開始される。まず、図１６において、ｗ１ｃで示したように、第２領域のサブフィールドｓｆ３のＳＦビットＤｂの書き込みが終了すると、第３領域のサブフィールドｓｆ１のＳＦビットＤｂの書き込みが開始される。この書き込みが終了すると、時間ｔ１が経過した後、表示制御信号ＳＥＴ３が予め定められた時間のあいだＨレベルとなり、第３領域の画素１１０は、表示メモリー１１０ｅに記憶されたデータ信号に応じて暗状態または明状態となる。
【００６７】
サブフィールドｓｆ１のＳＦビットＤｂ１の書き込みが終了すると、図１６において、ｗ２ｃで示したように、第３領域のサブフィールドｓｆ２のＳＦビットＤｂの書き込みが開始される。サブフィールドｓｆ２のＳＦビットＤｂの書き込みが終了すると、表示制御信号ＳＥＴ３がＨレベルとなり、第３領域の画素１１０は、表示メモリーに記憶されたデータ信号（サブフィールドｓｆ２のＳＦビットＤｂ）に応じて暗状態または明状態となる。
【００６８】
また、サブフィールドｓｆ２のＳＦビットＤｂの書き込みが終了すると、図１６において、ｗ３ｃで示したように、第３領域のサブフィールドｓｆ３のＳＦビットＤｂの書き込みが開始される。サブフィールドｓｆ３のＳＦビットＤｂの書き込みが終了すると、時間ｔ１が経過した後、表示制御信号ＳＥＴ３がＨレベルとなり、第３領域の画素１１０は、表示メモリー１１０ｅに記憶されたデータ信号（サブフィールドｓｆ３のＳＦビットＤｂ）に応じて暗状態または明状態となる。
【００６９】
第３領域に対してサブフィールドｓｆ３のＳＦビットＤｂの書き込みが終了すると、時間ｔ１×５の時間が経過した後、第３領域に対してサブフィールドｓｆ４のＳＦビットＤｂの書き込みが開始される。そして、サブフィールドｓｆ４のＳＦビットＤｂの書き込みが終了すると、時間ｔ１が経過した後、表示制御信号ＳＥＴ３がＨレベルとなり、第３領域の画素１１０は、表示メモリー１１０ｅに記憶されたデータ信号（サブフィールドｓｆ４のＳＦビットＤｂ）に応じて暗状態または明状態となる。
【００７０】
以下、第３領域については、図１６に示したように、サブフィールドｓｆ５〜ｓｆ８については、サブフィールドｓｆ１〜ｓｆ４のＳＦビットＤｂを書き込んだのと同様の手順でＳＦビットＤｂが書き込まれる。また、サブフィールドｓｆ９〜ｓｆ１２と、サブフィールドｓｆ１３〜ｓｆ１６についても、サブフィールドｓｆ１〜ｓｆ４のＳＦビットＤｂを書き込んだのと同様の手順でＳＦビットＤｂが書き込まれる。
【００７１】
次に、第４領域に対するデータ信号の書き込み動作について説明する。第４領域に対するＳＦビットＤｂの書き込みは、第３領域のサブフィールドｓｆ３のＳＦビットＤｂの書き込みが終了した時点から開始される。まず、図１６において、ｗ１ｄで示したように、第３領域のサブフィールドｓｆ３のＳＦビットＤｂの書き込みが終了すると、第４領域のサブフィールドｓｆ１のＳＦビットＤｂの書き込みが開始される。この書き込みが終了すると、時間ｔ１が経過した後、表示制御信号ＳＥＴ４が予め定められた時間のあいだＨレベルとなり、第４領域の画素１１０は、表示メモリー１１０ｅに記憶されたデータ信号に応じて暗状態または明状態となる（図１６の第４領域のｓｆ１の期間）。
【００７２】
サブフィールドｓｆ１のＳＦビットＤｂ１の書き込みが終了すると、図１６において、ｗ２ｄで示したように、第４領域のサブフィールドｓｆ２のＳＦビットＤｂの書き込みが開始される。サブフィールドｓｆ２のＳＦビットＤｂの書き込みが終了すると、表示制御信号ＳＥＴ４がＨレベルとなり、第４領域の画素１１０は、表示メモリーに記憶されたデータ信号（サブフィールドｓｆ２のＳＦビットＤｂ）に応じて暗状態または明状態となる（図１６の第４領域のｓｆ２の期間）。
【００７３】
また、サブフィールドｓｆ２のＳＦビットＤｂの書き込みが終了すると、図１６において、ｗ３ｄで示したように、第４領域のサブフィールドｓｆ３のＳＦビットＤｂの書き込みが開始される。サブフィールドｓｆ３のＳＦビットＤｂの書き込みが終了すると、時間ｔ１が経過した後、表示制御信号ＳＥＴ４がＨレベルとなり、第４領域の画素１１０は、表示メモリー１１０ｅに記憶されたデータ信号（サブフィールドｓｆ３のＳＦビットＤｂ）に応じて暗状態または明状態となる（図１６の第４領域のｓｆ３の期間）。
【００７４】
第４領域に対してサブフィールドｓｆ３のＳＦビットＤｂの書き込みが終了すると、時間ｔ１×５の時間が経過した後、第４領域に対してサブフィールドｓｆ４のＳＦビットＤｂの書き込みが開始される。そして、サブフィールドｓｆ４のＳＦビットＤｂの書き込みが終了すると、時間ｔ１が経過した後、表示制御信号ＳＥＴ４がＨレベルとなり、第４領域の画素１１０は、表示メモリー１１０ｅに記憶されたデータ信号（サブフィールドｓｆ４のＳＦビットＤｂ）に応じて暗状態または明状態となる（図１６の第４領域のｓｆ４の期間）。
【００７５】
以下、第４領域については、図１６に示したように、サブフィールドｓｆ５〜ｓｆ８については、サブフィールドｓｆ１〜ｓｆ４のＳＦビットＤｂを書き込んだのと同様の手順でＳＦビットＤｂが書き込まれる。また、サブフィールドｓｆ９〜ｓｆ１２と、サブフィールドｓｆ１３〜ｓｆ１６についても、サブフィールドｓｆ１〜ｓｆ４のＳＦビットＤｂを書き込んだのと同様の手順でＳＦビットＤｂが書き込まれる。
【００７６】
本実施形態によれば、表示領域を等幅で４つに分割するため、各領域において一のサブフィールドのデータ信号の書き込み時間は、表示領域を分割しない場合と比較して１／４となる。また、データ信号の書き込みは、分割された領域毎に行われるため、各領域については、一のサブフィールドの表示期間を、表示領域を分割しない場合と比較して短くすることができる。サブフィールド駆動において低い階調を出すためには、短いサブフィールド期間を要するが、本実施形態では、短いサブフィールド期間を実現できるため、低い階調を表示することが可能となる。また、本実施形態においては、図１６に示したように、連続する４つのサブフィールドで重み付けを１：２：５：８とすることができ、様々な階調を表すことができる。また、データ信号を書き込む時に必ず黒表示を行うことがないため、表示が暗くなることがない。
【００７７】
［第４実施形態］
次に、本発明の第４実施形態について説明する。本実施形態は、走査線駆動回路１３０の構成、制御線１１５の構成、および表示パネルにおける信号の供給タイミングが第３実施形態と異なる。
【００７８】
図１７は、本実施形態に係る表示パネル１００の構成を示した図である。本実施形態においては、表示領域１０１は、１行目，５行目，９行目，１３行目の走査線のグループに接続された画素の領域（第１領域）、２行目，６行目，１０行目，１４行目の走査線のグループに接続された画素の領域（第２領域）、３行目，７行目，１１行目，１５行目の走査線のグループに接続された画素の領域（第３領域）、４行目，８行目，１２行目，１６行目の走査線のグループに接続された画素の領域（第４領域）に分けられている。即ち、第３実施形態においては、走査線は、連続する走査線で４つにグループ化され、表示領域は、帯状に上下で４つの領域に分けられていたが、本実施形態においては、走査線が櫛歯状にグループ化され、第１領域〜第４領域は、櫛歯状になっている。
【００７９】
また、本実施形態においては、表示制御信号ＳＥＴ１が供給される制御線１１５は、１行目，５行目，９行目，１３行目の走査線に接続された画素に接続されており、表示制御信号ＳＥＴ２が供給される制御線１１５は、２行目，６行目，１０行目，１４行目の走査線に接続された画素に接続されている。また、表示制御信号ＳＥＴ３が供給される制御線１１５は、３行目，７行目，１１行目，１５行目の走査線に接続された画素に接続されており、表示制御信号ＳＥＴ４が供給される制御線１１５は、４行目，８行目，１２行目，１６行目の走査線に接続された画素に接続されている。
【００８０】
また、図１７に示したように本実施形態においては、表示パネル１００は、走査線駆動回路１３０Ｃを有している。走査線駆動回路１３０Ｃは、シフトレジスタ１３０２Ｃ、出力回路１３０４−１〜１３０４−１６を有している。走査線駆動回路１３０Ｃには、走査信号の出力を制御する出力制御信号ＹＥＮＢ１、出力制御信号ＹＥＮＢ２、出力制御信号ＹＥＮＢ３および出力制御信号ＹＥＮＢ４が供給される。シフトレジスタ１３０２Ｃは、サブフィールドのデータの書き込み開始のタイミングで供給されるスタートパルスＤＹがＨレベルである時にクロック信号ＣＬＹが立ち下がると、クロック信号ＣＬＹに従ってパルス信号であるラッチ信号ＳＥＬ１，ＳＥＬ２，ＳＥＬ３，ＳＥＬ４を順次排他的に出力する。
【００８１】
符号の枝番が１，５，９，１３の出力回路１３０４は、シフトレジスタ１３０２Ｃから供給されるラッチ信号がＨレベルである場合、供給される出力制御信号ＹＥＮＢ１のパルスを、走査信号として走査線１１２へ出力する。また、符号の枝番が２，６，１０，１４の出力回路１３０４は、シフトレジスタ１３０２Ｃから供給されるラッチ信号がＨレベルである場合、供給される出力制御信号ＹＥＮＢ２のパルスを、走査信号として走査線１１２へ出力する。また、符号の枝番が３，７，１１，１５の出力回路１３０４は、シフトレジスタ１３０２Ｃから供給されるラッチ信号がＨレベルである場合、供給される出力制御信号ＹＥＮＢ３のパルスを、走査信号として走査線１１２へ出力する。また、符号の枝番が４，８，１２，１６の出力回路１３０４は、シフトレジスタ１３０２Ｃから供給されるラッチ信号がＨレベルである場合、供給される出力制御信号ＹＥＮＢ４のパルスを、走査信号として走査線１１２へ出力する。
【００８２】
図１８は、本実施形態に係る表示パネルの動作を説明するためのタイミングチャートである。また、図１９は、各表示領域における画素へのデータの書き込みの推移を示した図である。図１８および図１９に示したように、本実施形態においては、各領域に係る走査線が第３実施形態と異なるものの、各領域においては、ＳＦビットＤｂの書き込みのタイミングと各サブフィールドの表示期間は、第３実施形態と同じとなっている。
【００８３】
本実施形態によれば、表示領域を４つに分割するため、各領域において一のサブフィールドのデータ信号の書き込み時間は、表示領域を分割しない場合と比較して１／４となる。また、データ信号の書き込みは、分割された領域毎に行われるため、各領域については、一のサブフィールドの表示期間を、表示領域を分割しない場合と比較して短くすることができる。また、本実施形態においては、表示領域を櫛歯状に４つに分割したため、シフトレジスタ１３０２Ｃから出力されるラッチ信号の数が第１実施形態の１／４となる。また、本実施形態においても、図１９に示したように、連続する４つのサブフィールドで重み付けを１：２：５：８とすることができ、様々な階調を表すことができる。また、データ信号を書き込む時に必ず黒表示を行うことがないため、表示が暗くなることがない。さらに分割された表示領域が分散配置されるために動画表示時の違和感が軽減できる。
【００８４】
［電子機器］
次に、上述した実施形態に係る反射型の液晶パネル１００を適用した電子機器について説明する。図２０は、液晶パネル１００をライトバルブとして用いてプロジェクター１１００の構成を示す平面図である。この図に示されるように、プロジェクター１１００は、実施形態に係る反射型の液晶パネル１００を、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応させた３板式である。プロジェクター１１００の内部には、偏光照明装置１１１０がシステム光軸ＰＬに沿って配置されている。この偏光照明装置１１１０において、ランプ１１１２からの出射光は、リフレクター１１１４による反射で略平行な光束となって、第１のインテグレータレンズ１１２０に入射する。この第１のインテグレータレンズ１１２０により、ランプ１１１２からの出射光は、複数の中間光束に分割される。この分割された中間光束は、第２のインテグレータレンズを光入射側に有する偏光変換素子１１３０によって、偏光方向がほぼ揃った一種類の偏光光束（ｓ偏光光束）に変換されて、偏光照明装置１１１０から出射されることになる。
【００８５】
偏光照明装置１１１０から出射されたｓ偏光光束は、偏光ビームスプリッター１１４０のｓ偏光光束反射面１１４１によって反射される。この反射光束のうち、青色光（Ｂ）の光束がダイクロイックミラー１１５１の青色光反射層にて反射され、液晶パネル１００Ｂによって変調される。また、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、赤色光（Ｒ）の光束は、ダイクロイックミラー１１５２の赤色光反射層にて反射され、液晶パネル１００Ｒによって変調される。一方、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、緑色光（Ｇ）の光束は、ダイクロイックミラー１１５２の赤色光反射層を透過して、液晶パネル１００Ｇによって変調される。
ここで、液晶パネル１００Ｒ、１００Ｇおよび１００Ｂは、上述した実施形態における液晶パネル１００と同様であり、供給されるＲ、Ｇ、Ｂの各色に対応する映像信号でそれぞれ駆動されるものである。すなわち、このプロジェクター１１００では、液晶パネル１００が、Ｒ、Ｇ、Ｂの各色に対応して３組設けられて、Ｒ、Ｇ、Ｂの各色に対応する映像信号に応じてそれぞれ駆動される構成となっている。
【００８６】
液晶パネル１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された赤色、緑色、青色の光は、ダイクロイックミラー１１５２、１１５１、偏光ビームスプリッター１１４０によって順次合成された後、投射光学系１１６０によって、スクリーン１１７０に投射される。液晶パネル１００Ｒ、１００Ｂおよび１００Ｇには、ダイクロイックミラー１１５１、１１５２によって、Ｒ、Ｇ、Ｂの各原色に対応する光束が入射するので、カラーフィルタは必要ない。なお、電子機器としては、図２０を参照して説明したプロジェクターの他、リヤ・プロジェクション型のテレビジョンやヘッドマウントディスプレイなどが挙げられる。
【００８７】
［変形例］
以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、他の様々な形態で実施可能である。例えば、上述の実施形態を以下のように変形して本発明を実施してもよく、各変形例を組み合わせて実施してもよい。
【００８８】
上述した第３実施形態および第４実施形態においては、連続する４つのサブフィールドで重み付けが１：２：５：８となっているが、重み付けは、この比率に限定されるものではない。例えば、第３実施形態または第４実施形態において、各サブフィールドのＳＦビットＤｂの書き込みタイミングを図２１に示したタイミングとし、連続する４つのサブフィールドの重み付けを１：２：４：９としてもよい。
【００８９】
上述した実施形態においては、液晶１１０ｊを、ノーマリーブラックモードとしているが、液晶１１０ｊは、例えばＴＮ方式として、電圧無印加時において液晶素子１１０ｇが白状態となるノーマリーホワイトモードとしても良い。また、上述した実施形態においては、液晶パネル１００は反射型となっているが、液晶パネル１００は透過型であってもよい。
また、上述した実施形態においては、電気光学材料は、液晶となっているが、電気光学材料は、液晶に限定されず、例えばエレクトロルミネッセンスであってもよい。
【００９０】
上述した実施形態においては、０から２５５のいずれの階調においても、ＳＦビットｃ２０の値を０、即ちオフ駆動とするようにしてもよい。この構成によれば、対向電極１１０ｉに印加する電圧を変更して液晶素子１１０ｇを交流駆動する場合、印加電圧が変更される前に液晶素子１１０ｇに印加される電圧が０Ｖ（または０Ｖ近傍）となり、印加電圧の極性を反転する時に隣接する画素間で電位差を低くすることができる。
【符号の説明】
【００９１】
１０…電気光学装置、２０…タイミング制御回路、３０…画像前処理部、５０…デコーダー、５１…第１ＳＦコード変換部、５２…第２ＳＦコード変換部、５３…第３ＳＦコード変換部、５４…第４ＳＦコード変換部、５５…第１メモリー、５６…第２メモリー、５７…ＬＵＴ、５８…出力制御部、１００…表示パネル、１０１…表示領域、１１０…画素、１１０ｆ…蓄積容量、１１０ｇ…液晶素子、１１０ｈ…画素電極、１１０ｉ…対向電極、１１０ｊ…液晶、１１２…走査線、１１４…データ線、１１５…制御線、１３０…走査線駆動回路、１４０…データ線駆動回路、１１０ｄ…書き込みメモリー、１１０ｅ…表示メモリー、１１０ｋ…スイッチ、１１０ｃ…インバーター、１１０ａ…トランスミッションゲート、１１０ｂ…トランスミッションゲート、１３０２…シフトレジスタ、１３０４−１〜１３０４−１６…出力回路、１４０１…ラッチ回路、１４０２…シフトレジスタ、１４０４…第１ラッチ回路群、１４０６…第２ラッチ回路群
【図１】
2012145783.tif 000003
【図２】
2012145783.tif 000004
【図３】
2012145783.tif 000005
【図４】
2012145783.tif 000006
【図５】
2012145783.tif 000007
【図６】
2012145783.tif 000008
【図７】
2012145783.tif 000009
【図８】
2012145783.tif 000010
【図９】
2012145783.tif 000011
【図１０】
2012145783.tif 000012
【図１１】
2012145783.tif 000013
【図１２】
2012145783.tif 000014
【図１３】
2012145783.tif 000015
【図１４】
2012145783.tif 000016
【図１５】
2012145783.tif 000017
【図１６】
2012145783.tif 000018
【図１７】
2012145783.tif 000019
【図１８】
2012145783.tif 000020
【図１９】
2012145783.tif 000021
【図２０】
2012145783.tif 000022
【図２１】
2012145783.tif 000023