(57)【要約】【課題】クロック生成回路におけるハンチング現象を抑制することのできる新たな技術を提供する。【解決手段】電子機器５００は、周波数制御装置５１０と信号処理部５４０とを備える。周波数制御装置５１０は、出力クロック信号を生成するクロック生成回路（クロック生成部５１２）と、出力クロック信号の周波数を制御する周波数制御部５１４とを備える。クロック生成部５１２は、入力された発振制御信号に基づき出力クロック信号を生成する出力クロック生成部（発振部６１０）と、発振制御信号を生成して出力クロック生成部に供給する発振制御部６１６とを有する。周波数制御部５１４は、発振制御部６１６を制御して発振制御信号を徐々に変化させることにより、出力クロック信号の周波数を徐々に変化させる。【選択図】図１
2012161051.tif 000002
【特許請求の範囲】
【請求項１】
入力された発振制御信号に基づき出力クロック信号を生成する出力クロック生成部と、
発振制御信号を生成して出力クロック生成部に供給する発振制御部と、
出力クロック信号の周波数を制御する周波数制御部、
とを備え、
周波数制御部は、発振制御部を制御して発振制御信号を徐々に変化させることにより、出力クロック信号の周波数を徐々に変化させる
周波数制御装置。
【請求項２】
周波数制御部は、発振制御信号を単調に変化させる
請求項１に記載の周波数制御装置。
【請求項３】
発振制御部は、
基準クロック信号と、出力クロック信号又は出力クロック信号に基づいて生成される出力クロック信号とは異なる周波数の比較クロック信号とを比較して、両信号の位相差を示す位相差情報を生成する位相比較部と、
位相差情報の低域成分を抽出するループフィルタ部、
とを有する請求項１又は請求項２に記載の周波数制御装置。
【請求項４】
周波数制御部は、位相比較部に供給される基準クロック信号に基づいて動作する
請求項３に記載の周波数制御装置。
【請求項５】
出力クロック信号の周波数を第１の周波数から第２の周波数に切り替える指示を受けたときに、発振制御部は、発振制御信号を徐々に変化させることにより、出力クロック信号の周波数を第１の周波数から第２の周波数まで徐々に切り替える
請求項１乃至請求項４の何れか１項に記載の周波数制御装置。
【請求項６】
発振制御部は、位相比較部から出力される位相差情報とループフィルタ部から出力される位相差情報の低域成分との少なくとも１つが、ループ特性による発振周波数のハンチング現象を抑制する方向に周波数制御部によって制御され、これによって発振制御信号が徐々に変化させられる
請求項３乃至請求項５の何れか１項に記載の周波数制御装置。
【請求項７】
発振制御部は、
出力クロック信号に基づいて、出力クロック信号とは異なる周波数の比較クロック信号を生成する比較クロック信号生成部を更に有し、
位相比較部から出力される位相差情報とループフィルタ部から出力される位相差情報の低域成分と比較クロック信号生成部から出力される比較クロック信号の少なくとも１つが、ループ特性による発振周波数のハンチング現象を抑制する方向に周波数制御部によって制御され、これによって発振制御信号が徐々に変化させられる
請求項３乃至請求項６の何れか１項に記載の周波数制御装置。
【請求項８】
周波数制御部は、比較クロック信号生成部の逓倍数を切り替えるための逓倍数切替信号を生成する逓倍数切替信号生成部を有し、
逓倍数切替信号生成部は、比較クロック信号を制御する際には、逓倍数を段階的に切り替えることによって比較クロック信号の周波数を徐々に変化させる
請求項７に記載の周波数制御装置。
【請求項９】
逓倍数切替信号生成部は、逓倍数設定信号が第１の周波数に対応する第１の逓倍数から第２の周波数に対応する第２の逓倍数に切り替えられると、第１の逓倍数と第２の逓倍数との間で新たな逓倍数を段階的に生成する
請求項７又は請求項８に記載の周波数制御装置。
【請求項１０】
逓倍数切替信号生成部は、入力された逓倍数設定信号に基づき逓倍数切替信号を生成するデジタルフィルタを有し、逓倍数設定信号が第１の周波数に対応する第１の逓倍数から第２の周波数に対応する第２の逓倍数に切り替えられたとき、逓倍数切替信号で規定される逓倍数を第１の逓倍数から第２の逓倍数に段階的に切り替える
請求項７乃至請求項９の何れか１項に記載の周波数制御装置。
【請求項１１】
デジタルフィルタは、有限インパルス応答フィルタである
請求項１０に記載の周波数制御装置。
【請求項１２】
デジタルフィルタは、無限インパルス応答フィルタである
請求項１０に記載の周波数制御装置。
【請求項１３】
デジタルフィルタは、低域通過特性のフィルタである
請求項１０乃至請求項１２の何れか１項に記載の周波数制御装置。
【請求項１４】
逓倍数切替信号生成部は、入力された逓倍数設定信号に基づき逓倍数切替信号を生成するカウンタ回路を有し、逓倍数設定信号が第１の周波数に対応する第１の逓倍数から第２の周波数に対応する第２の逓倍数に切り替えられたとき、逓倍数切替信号で規定される逓倍数を第１の逓倍数から第２の逓倍数に段階的に切り替える
請求項７乃至請求項９の何れか１項に記載の周波数制御装置。
【請求項１５】
クロック生成回路において、入力された発振制御信号に基づき出力クロック信号を生成に当たり、
発振制御信号を徐々に変化させることにより、出力クロック信号の周波数を徐々に変化させる
周波数制御方法。
【請求項１６】
入力された発振制御信号に基づき出力クロック信号を生成する出力クロック生成部と、
発振制御信号を生成して出力クロック生成部に供給する発振制御部、
とを備え、
発振制御信号を徐々に変化させることにより、出力クロック信号の周波数を徐々に変化させる
クロック生成回路。
【請求項１７】
入力された発振制御信号に基づき出力クロック信号を生成する出力クロック生成部と、
発振制御信号を生成して出力クロック生成部に供給する発振制御部と、
出力クロック信号の周波数を制御する周波数制御部と、
出力クロック信号に基づいて予め定められた信号処理を行なう信号処理部、
とを備え、
周波数制御部は、発振制御部を制御して発振制御信号を徐々に変化させることにより、出力クロック信号の周波数を徐々に変化させる
電子機器。
【請求項１８】
信号処理部は、周波数制御部が発振制御信号を徐々に変化させている過程において、出力クロック生成部により生成された出力クロック信号を使用して、継続的に、信号処理を行なう
請求項１７に記載の電子機器。
【請求項１９】
画像を撮像して信号処理部に供給する撮像部を備え、
信号処理部は、撮像部の動作モード変更時に、周波数制御部が発振制御信号を徐々に変化させている過程において、出力クロック生成部により生成された出力クロック信号を使用して、継続的に、撮像部から画像を読み出して信号処理を行なって処理済み画像を出力する
請求項１７又は請求項１８に記載の電子機器。
【請求項２０】
入力された発振制御信号に基づき出力クロック信号を生成する出力クロック生成部と、発振制御信号を生成して出力クロック生成部に供給する発振制御部とを備えたクロック生成回路をコンピュータを用いて制御するためのプログラムであって、
コンピュータを、出力クロック信号の周波数を制御する周波数制御部であって、発振制御部を制御して発振制御信号を徐々に変化させることにより、出力クロック信号の周波数を徐々に変化させる周波数制御部
として機能させるプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、周波数制御装置、周波数制御方法、クロック生成回路、電子機器、及び、プログラムに関する。より詳細には、位相同期ループ回路等を利用したクロック生成回路における出力クロック信号の周波数応答の改善に関する。
【背景技術】
【０００２】
半導体装置（集積回路）や電子機器においては、所定周波数のクロック信号を生成するクロック生成回路を組み込み、クロック生成回路で生成されたクロック信号に基づいて所定の信号処理を行なうことがある。例えば、画像撮影装置付きの携帯電話機（いわゆるカメラ付き携帯電話機）では、画像処理を行なう画像処理部と無線通信を行なう無線部を備えており、クロック生成回路で生成されたクロック信号を動作クロックとして動作している。
【０００３】
クロック生成回路としては種々の構成を採用し得るが、例えば、電圧制御発振回路或いは電流制御発振回路を制御信号で制御することにより所望周波数の発振信号を得る構成のものが使用される。一例としては、位相同期ループ(ＰＬＬ：Phase Locked Loop)回路を代表例とする帰還ループを持つ構成が採用されることがある。クロック生成回路においては、回路動作が安定するまでの間の発振信号の周波数変動特性は、回路の伝達特性を起因として、目標周波数に対してオーバーシュートやアンダーシュート等のハンチング現象が発生することがある。例えば、電源投入時や目標周波数の切替え時にこの現象が顕著に現れる。ハンチング現象は、発振信号を使用する後段回路に悪影響を与えたり、位相同期ループ回路ではロック不能を引き起こしたりする。
【０００４】
ハンチング現象の対策として、特開２００８−１７２３８５号公報には、位相同期ループ回路を一旦リセット状態にし、逓倍数を目標周波数に対応した逓倍数に変更し、分周数を目標周波数に対応した分周数より大きい仮分周数に変更した後にリセット状態を解除して、分周数を目標周波数に対応した分周数に変更することによって位相同期ループ回路におけるオーバーシュートの発生を抑制する技術が開示されている。
【０００５】
特開２００６−１７４２４３号公報には、外部から入力する切替信号を基に、電圧制御発振器内の遅延回路の遅延値を制御し、発振周波数特性を小さな値から大きな値に段階的に切り替えることによって位相同期ループ回路におけるオーバーシュートの発生を抑制する技術が開示されている。具体的には、電流源回路とスイッチからなる電流パスを複数並列に接続し、各電流パスのスイッチをゲイン制御回路から出力されるゲイン切替信号を基に制御し、遅延回路に流れる総電流値を可変させ、遅延回路の遅延値の設定範囲を可変させる（同文献の段落３２等を参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−１７２３８５号公報
【特許文献２】特開２００６−１７４２４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特開２００８−１７２３８５号公報及び特開２００６−１７４２４３号公報に記載の技術では、依然として難点があり、クロック生成回路におけるハンチング現象の発生を抑制することのできる新たな技術が求められている。例えば、特開２００８−１７２３８５号公報に記載の技術では、周波数の切替え時に位相同期ループ回路を一旦リセット状態にすることが必要であるから、発振信号の周波数が不確定になる。そのため、発振信号を使用する後段回路では、周波数の切替え時に動作を継続することが困難である。特開２００６−１７４２４３号公報に記載の技術では、発振制御信号とは別系統でゲイン制御を行なうための機能部が新たに必要になるし、又、ゲイン制御と対応するように、出力クロック生成部の構成を変更しなければならず、しかも、そのためにはサイズの異なるトランジスタを用意する必要がある等、回路規模が大きくなる。
【０００８】
本開示の目的は、クロック生成回路におけるハンチング現象を抑制することのできる新たな技術を提供することで、クロック生成回路や周波数制御装置の使用用途に合わせた選択の幅を広げることにある。例えば、クロック生成回路におけるハンチング現象を抑制するに当たり、周波数の切替え時にも後段回路の動作を継続することができる技術を提供することを目的とする。或いは、クロック生成回路におけるハンチング現象を抑制するに当たり、回路規模の増大を抑制することのできる技術を提供することを目的とする。好ましくは、クロック生成回路におけるハンチング現象を抑制するに当たり、周波数の切替え時にも後段回路の動作を継続することができるとともに、回路規模の増大を抑制することのできる技術を提供することを目的とする。
【課題を解決するための手段】
【０００９】
第１の態様に係る周波数制御装置は、入力された発振制御信号に基づき出力クロック信号を生成する出力クロック生成部と、発振制御信号を生成して出力クロック生成部に供給する発振制御部と、出力クロック信号の周波数を制御する周波数制御部、とを備える。周波数制御部は、発振制御部を制御して発振制御信号を徐々に変化させることにより、出力クロック信号の周波数を徐々に変化させる。第１の態様に係る周波数制御装置の従属項に記載された各周波数制御装置は、第１の態様に係る周波数制御装置のさらなる有利な具体例を規定する。
【００１０】
第２の態様に係る周波数制御方法は、クロック生成回路において、入力された発振制御信号に基づき出力クロック信号を生成に当たり、発振制御信号を徐々に変化させることにより、出力クロック信号の周波数を徐々に変化させる。第２の態様に係る周波数制御方法は、第１の態様に係る周波数制御装置の従属項に記載された各技術・手法が同様に適用可能であり、それが適用された構成は、第２の態様に係る周波数制御方法のさらなる有利な具体例を規定する。
【００１１】
第３の態様に係るクロック生成回路は、入力された発振制御信号に基づき出力クロック信号を生成する出力クロック生成部と、発振制御信号を生成して出力クロック生成部に供給する発振制御部、とを備える。そして、発振制御信号を徐々に変化させることにより、出力クロック信号の周波数を徐々に変化させる。第３の態様に係るクロック生成回路は、第１の態様に係る周波数制御装置の従属項に記載された各技術・手法が同様に適用可能であり、それが適用された構成は、第３の態様に係るクロック生成回路のさらなる有利な具体例を規定する。
【００１２】
第４の態様に係る電子機器は、入力された発振制御信号に基づき出力クロック信号を生成する出力クロック生成部と、発振制御信号を生成して出力クロック生成部に供給する発振制御部と、出力クロック信号の周波数を制御する周波数制御部と、出力クロック信号に基づいて予め定められた信号処理を行なう信号処理部、とを備える。周波数制御部は、発振制御部を制御して発振制御信号を徐々に変化させることにより、出力クロック信号の周波数を徐々に変化させる。第４の態様に係る電子機器の従属項に記載された各電子機器は、第４の態様に係る電子機器のさらなる有利な具体例を規定する。更には、第４の態様に係る電子機器は、第１の態様に係る電子機器の従属項に記載された各技術・手法が同様に適用可能であり、それが適用された構成は、第４の態様に係る電子機器のさらなる有利な具体例を規定する。
【００１３】
第５の態様に係るプログラムは、入力された発振制御信号に基づき出力クロック信号を生成する出力クロック生成部と、発振制御信号を生成して出力クロック生成部に供給する発振制御部とを備えたクロック生成回路をコンピュータを用いて制御するためのプログラムであって、コンピュータを、出力クロック信号の周波数を制御する周波数制御部であって、発振制御部を制御して発振制御信号を徐々に変化させることにより、出力クロック信号の周波数を徐々に変化させる周波数制御部として機能させる。第５の態様に係るプログラムは、第１の態様に係る電子機器の従属項に記載された各技術・手法が同様に適用可能であり、それが適用された構成は、第５の態様に係るプログラムのさらなる有利な具体例を規定する。つまり、第１の態様に係る周波数制御装置における周波数制御部は、電子計算機（コンピュータ）を用いてソフトウェアで実現することもでき、このためのプログラムやこのプログラムを格納した記録媒体を本開示が提案する技術として抽出することができる。プログラムは、コンピュータ読取り可能な記憶媒体に格納されて提供されてもよいし、有線或いは無線による通信手段を介した配信により提供されてもよい。
【００１４】
第１の態様に係る周波数制御装置、第２の態様に係る周波数制御方法、第３の態様に係るクロック生成回路、第４の態様に係る電子機器、及び、第５の態様に係るプログラムにおいては、出力クロック生成部の発振動作（出力クロック信号を生成する動作）を制御するための発振制御信号そのものを徐々に変化させ、これによって、出力クロック信号の周波数を徐々に変化させる。
【００１５】
「徐々に変化させる」に当たっては、クロック生成回路（出力クロック生成部）で生成された出力クロック信号の周波数応答のハンチング現象を抑制できるように、徐々に変化させる。「発振制御信号そのものを徐々に変化させる」に当たっては、発振制御部を構成する各機能部の出力信号を徐々に変化させるとよく、そのために各機能部を制御するための手法は、機能部の構成に合わせたものとすればよく、アナログ的に制御する手法、デジタル的に制御する手法、出力レベルを制御する手法、パルス幅を制御する手法、周波数を制御する手法等、様々な形態を採り得る。
【００１６】
出力クロック信号の周波数応答のハンチング現象を抑制するに当たり、発振制御信号そのものを徐々に変化させて、出力クロック信号の周波数を徐々に変化させるので、出力クロック信号の周波数が不確定になると云うことはない。そのため、出力クロック信号を使用する後段回路では、周波数を変化させている過程で、動作を停止することなく継続することができる。
【００１７】
出力クロック信号の周波数応答のハンチング現象を抑制するために出力クロック生成部を制御するに当たり、発振制御信号そのものを徐々に変化させるので、発振制御信号とは別系統でゲイン制御を行なう場合に比べて回路規模を小さくできる。何故なら、出力クロック生成部に対してゲイン制御を行なうための機能部が不要であるし、ゲイン制御と対応するように出力クロック生成部の構成を変更する必要もないからである。
【発明の効果】
【００１８】
第１の態様に係る周波数制御装置、第２の態様に係る周波数制御方法、第３の態様に係るクロック生成回路、第４の態様に係る電子機器、及び、第５の態様に係るプログラムによれば、クロック生成回路におけるハンチング現象の改善を図ることのできる新たな技術を提供することができる。これにより、使用用途に合わせたクロック生成回路や周波数制御装置の選択の幅を広げることができる。例えば、ハンチング現象を抑制するに当たり、周波数の切替え時にも後段回路の動作を継続することが要求される場合には、本開示が提案する技術を適用すればよい。或いは、ハンチング現象を抑制するに当たり、回路規模の増大を抑制することが要求される場合には、本開示が提案する技術を適用すればよい。
【図面の簡単な説明】
【００１９】
【図１】図１（Ａ）〜図１（Ｂ）は、周波数制御装置が搭載された電子機器の全体構成を説明する図である。
【図２】図２は、周波数制御装置の基本構成の第１例を説明する図である。
【図３】図３は、周波数制御装置の基本構成の第２例を説明する図である。
【図４】図４（Ａ）〜図４（Ｃ）は、周波数制御部が発振制御部に供給する周波数制御信号を説明する図である。
【図５】図５（Ａ）〜図５（Ｂ）は、発振部における発振出力の周波数応答を説明する図である。
【図６】図６は、実施例１の周波数制御装置を説明する図である。
【図７】図７は、実施例１の周波数制御装置による周波数応答の制御手法を説明する図である。
【図８】図８は、実施例１の逓倍数切替信号生成部が使用するＦＩＲフィルタの構成例を示す図である。
【図９】図９は、実施例１のＦＩＲフィルタによる周波数切替え時の周波数応答の基本概念を説明する図である。
【図１０】図１０（Ａ）〜図１０（Ｂ）は、実施例１のＦＩＲフィルタによる周波数切替え時の周波数応答の第１例を説明する図である。
【図１１】図１１（Ａ）〜図１１（Ｂ）は、実施例１のＦＩＲフィルタによる周波数切替え時の周波数応答の第２例を説明する図である。
【図１２】図１２は、実施例２の周波数制御装置を説明する図である。
【図１３】図１３は、実施例２の逓倍数切替信号生成部が使用するＩＩＲフィルタの構成例を示す図である。
【図１４】図１４（Ａ）〜図１４（Ｂ）は、実施例２のＩＩＲフィルタによる周波数切替え時の周波数応答の第１例を説明する図である。
【図１５】図１５（Ａ）〜図１５（Ｂ）は、実施例２のＩＩＲフィルタによる周波数切替え時の周波数応答の第２例を説明する図である。
【図１６】図１６は、ＦＩＲフィルタとＩＩＲフィルタの作用効果を対比した図表である。
【図１７】図１７は、実施例３の周波数制御装置を説明する図である。
【図１８】図１８は、実施例３の周波数制御装置による周波数応答の制御手法を説明する図である。
【図１９】図１９は、本開示で提案する技術が適用される固体撮像装置の基本構成図である。
【図２０】図２０は、本開示で提案する技術が適用される画像処理装置の概略構成を示す図である。
【図２１】図２１は、本開示で提案する技術が適用される撮像装置の概略構成図である。
【図２２】図２２（Ａ）〜図２２（Ｅ）は、本開示で提案する技術が適用される電子機器を説明する図である。
【発明を実施するための形態】
【００２０】
以下、図面を参照して、本明細書で開示する技術の実施形態について詳細に説明する。各機能要素について形態別に区別する際にはアルファベット或いは“_@”（＠は数字）或いはこれらの組合せの参照子を付して記載し、特に区別しないで説明する際にはこの参照子を割愛して記載する。図面においても同様である。
【００２１】
説明は以下の順序で行なう。
１．全体概要
２．電子機器の全体構成
３．周波数制御装置・クロック生成部
４．周波数応答の制御手法：実施例１〜実施例３
５．周波数制御装置の適用例：固体撮像装置、画像処理装置、撮像装置、他の電子機器
【００２２】
＜全体概要＞
先ず、基本的な事項について以下に説明する。  第１の態様に係る周波数制御装置、第２の態様に係る周波数制御方法、第３の態様に係るクロック生成回路、第４の態様に係る電子機器、及び、第５の態様に係るプログラムと対応する本実施形態の構成においては、発振制御部を制御して発振制御信号を徐々に変化させることにより、出力クロック信号の周波数を第１の周波数から第２の周波数まで徐々に変化させる。その制御は、ハードウェアによる構成に限らず、コンピュータを用いてソフトウェアで実現することもできる。
【００２３】
「第１の周波数」は、例えば電源投入直後や周波数切替指示前等の現時点の周波数である。「第２の周波数」は、例えば電源投入後や周波数切替指示後の安定した時点の周波数であって、いわゆる目標周波数が該当する。例えば、出力クロック信号の周波数を第１の周波数から第２の周波数に切り替える指示を受けたときに、発振制御信号を徐々に変化させることにより、出力クロック信号の周波数を第１の周波数から第２の周波数まで徐々に切り替える。「徐々に変化させる」とは、連続的に変化させることに限らず、所定のステップごとに（ステップ間隔を一定にしつつ）段階的に変化させてもよいし、ステップ間隔を適宜変更しつつ段階的に変化させてもよい。要するに、第１の周波数から第２の周波数まで変化させる際に、オーバーシュートやアンダーシュート等のハンチング現象が抑制されるように（好ましくは起きないように）、第１の周波数から第２の周波数まで変化させればよい。
【００２４】
「発振制御信号を徐々に変化させる」に当たっては、好ましくは、発振制御信号を単調に変化させるとよい。尚、一般的な「単調」とは異なり、本実施形態では、当該ステップと次ステップの各発振制御信号の値が等しい過程を含んでいてもよく、第１の周波数から第２の周波数まで変化させる過程において、全体として「一本調子」であればよい。当該ステップと次ステップの各発振制御信号の値が等しい過程を設けることで、これを設けない場合よりも、より緩やかに周波数制御信号を変化させることができ、ハンチング現象を抑制し易くなる。
【００２５】
発振制御信号を生成する発振制御部の構成としては、種々の構成を採用できるが、例えば、入力された基準クロック信号と出力クロック生成部で生成した出力クロック信号或いはこの出力クロック信号を比較クロック信号生成部（分周部）により分周した分周クロック信号とを比較して、位相差に応じた制御信号で発振器を制御することにより、所望の発振周波数の発振信号を生成する構成のものを採用できる。分周するか否かに関わらず、全体としては、帰還ループを構築している。このような構成において、出力クロック生成部を除く各機能部を纏めて発振制御部とする。分周しなければ入力された基準クロック信号の周波数と同じ周波数の発振信号が得られ、分周すればその逓倍数（分周比或いは分周数とも称する）に応じた周波数の発振信号が得られる。換言すると、基準クロック信号の周波数を切り替えること、或いは、逓倍数を切り替えることにより、出力クロック信号の周波数を目標周波数に切り替えることができる。このような構成の代表的なものが位相同期ループ回路（位相同期回路と称することもある）である。
【００２６】
例えば、一般的な位相同期ループ回路では、入力された基準クロック信号に同期して、所望の発振周波数の内部クロック信号を生成する。具体的には、外部からの基準クロック信号と内部で生成した比較クロック信号の位相を位相比較器（実際には周波数も比較することになるので位相周波数比較器とも称される）により比較する。この比較結果に応じた位相差信号をループフィルタ部に供給して、位相差信号の低周波数成分を抽出して発振制御信号とする。ループフィルタ部から出力された発振制御信号を発振器に供給する。発振器は、発振制御信号に応じた発振周波数の出力クロック（内部クロック信号と称する）を生成して分周器に供給する。分周器は、発振器により生成された内部クロック信号を予め定められた分周比で分周して分周クロック信号（比較クロック信号と称する）を生成し、位相比較器に供給する。全体としては、分周器から出力される比較クロック信号を位相比較器の他方に入力し、帰還ループを構築しているので、分周器を帰還分周器と称することもある。
【００２７】
位相同期ループ回路を代表例とする、帰還ループを持つクロック生成回路においては、回路がロックするまでの内部クロック信号の周波数変動特性は、ループ特性によって、目標周波数に対してハンチング現象が発生し易い。帰還ループを持たないクロック生成回路であっても、発振制御信号を生成する発振制御部には通常フィルタ特性（特に低域通過特性）を持つ機能部が設けられるので、目標周波数に対してハンチング現象が発生することがある。例えば、電源投入時や目標周波数の切替え時にハンチング現象が顕著に現れるが、ハンチング現象は、ロック不能を引き起こしたり、内部クロック信号を使用する後段回路に悪影響を与えたりする。
【００２８】
これに対して、本実施形態で開示する技術を適用すれば、ハンチング現象を抑制することができる。その際には、発振制御信号そのものを徐々に変化させて、出力クロック信号の周波数を徐々に変化させるので、出力クロック信号の周波数が不確定になると云うことはなく、出力クロック信号を使用する後段回路では、周波数を変化させている過程で、動作を停止することなく継続することができる。例えば、信号処理部は、周波数制御部が発振制御信号を徐々に変化させている過程において、出力クロック生成部により生成された出力クロック信号を使用して、継続的に、信号処理を行なうことができる。
【００２９】
因みに、出力クロック信号を使用する後段回路では、内部クロック信号を直接使用するのではなく、内部クロック信号に基づく分周クロック信号や逓倍クロック信号を使用することもある。本実施形態で提案する技術においては、内部クロック信号を直接使用することだけでなく、内部クロック信号に基づく分周クロック信号や逓倍クロック信号を使用する場合も含めて、単に「内部クロック信号を使用する」と記載する。例えば、固体撮像装置や固体撮像装置を使用した撮像装置では、画素信号の読出しモードに応じて読出し周波数の切替えを行なうことがあるが、読出し周波数を規定する信号としてクロック生成回路で生成されたクロック信号を使用する。又、いわゆるカメラ付き携帯電話機では、クロック生成回路で生成されたクロック信号を動作クロックとして動作する。
【００３０】
ここで例えば、いわゆる参照信号比較型のＡＤ（Analog Digital）変換処理を行なう固体撮像装置にあっては、１水平走査期間（つまりフレームレート）を変更する場合や参照信号の傾きを変更する場合やビット分解能を変更する場合等において、カウンタ用のカウントクロックや参照信号生成用のカウントクロック等の内部クロックの周波数変更が必要となることがある。このような場合に、発振制御信号を徐々に変化させることで、ハンチング現象を起こすことなく高速に周波数を変更することができるし、その際には、撮像信号を途切れることなく出力し続けることができる。又、電子機器が、画像を撮像して信号処理部に供給する撮像部を備えている撮像装置の場合であれば、信号処理部は、撮像部の動作モード変更時に、周波数制御部が発振制御信号を徐々に変化させている過程において、出力クロック生成部により生成された出力クロック信号を使用して、継続的に、撮像部から画像を読み出して信号処理を行なって処理済み画像を出力することができる。尚、本明細書及び特許請求の範囲の記載においては、特段の区別をしない限り、固体撮像装置等の半導体装置（集積回路）も電子機器に含むものとする。
【００３１】
ここで、出力クロック生成部における発振動作を制御するための発振制御信号を生成する発振制御部に対して、ハンチング現象を抑制することができるよう周波数制御信号を周波数制御部が供給する。この際には、発振制御部を構成する各機能部の出力信号を徐々に変化させるべく、各機能部を制御する。このとき、発振制御部を構成する全ての機能部に周波数制御信号を供給することは必須でなく、少なくとも１つの機能部に周波数制御信号を供給してその機能部の出力信号を「徐々に変化させる」とよい。複数の機能部を対象にすれば、制御は難しくなるが、それぞれの担当する制御量を少なくでき、結果的には安定した制御を行なえる。
【００３２】
各機能部に対する制御手法（換言すると周波数制御信号の形態）は、アナログ的に制御する手法、デジタル的に制御する手法、出力レベルを制御する手法、パルス幅を制御する手法、周波数を制御する手法等、機能部の構成に合わせたものとすればよい。例えば、発振制御部が  位相比較部とループフィルタ部とを備える場合には、比較クロック信号生成を備えているか否かに関わらず、位相比較部から出力される位相差情報とループフィルタ部から出力される位相差情報の低域成分との少なくとも１つを、ループ特性による発振周波数のハンチング現象を抑制する方向に制御する（徐々に変化させる）ことで発振制御信号を徐々に変化させるとよい。
【００３３】
或いは、比較クロック信号生成部を備えている場合には、位相比較部から出力される位相差情報とループフィルタ部から出力される位相差情報の低域成分と比較クロック信号生成部から出力される比較クロック信号の少なくとも１つを、ループ特性による発振周波数のハンチング現象を抑制する方向に制御する（徐々に変化させる）ことで発振制御信号を徐々に変化させるとよい。
【００３４】
比較クロック信号生成部から出力される比較クロック信号を制御する（徐々に変化させる）場合、好ましくは、周波数制御部には、比較クロック信号生成部の逓倍数を切り替えるための逓倍数切替信号を生成する逓倍数切替信号生成部を設けるとよい。逓倍数切替信号生成部は、比較クロック信号を制御する際には、逓倍数を段階的に切り替えることによって比較クロック信号の周波数を徐々に変化させる。デジタル的に逓倍数切替信号を生成することができ、ハードウェア及びソフトウェアの何れでも容易に対処できる。
【００３５】
逓倍数切替信号生成部は、好ましくは、逓倍数設定信号が第１の周波数に対応する第１の逓倍数から第２の周波数に対応する第２の逓倍数に切り替えられると、第１の逓倍数と第２の逓倍数との間で新たな逓倍数を段階的に生成するとよい。「発振制御信号を徐々に変化させる」に当たって、確実に「発振制御信号を単調に変化させる」ことができる。
【００３６】
ここで、逓倍数切替信号生成部の構成としては、例えば、入力された逓倍数設定信号に基づき逓倍数切替信号を生成するデジタルフィルタを備える構成を採用できる。デジタルフィルタは、逓倍数設定信号が第１の周波数に対応する第１の逓倍数から第２の周波数に対応する第２の逓倍数に切り替えられたとき、逓倍数切替信号で規定される逓倍数を第１の逓倍数から第２の逓倍数に段階的に切り替える。フィルタ係数は固定にしてもよいが、フィルタを動作させながら変化、適応させていく適応フィルタにしてもよい。
【００３７】
デジタルフィルタの遅延器の個数やフィルタ係数の値、或いは、デジタルフィルタの種類を変更することによって、第１の周波数に対応する第１の逓倍数（現在の逓倍数）から第２の周波数に対応する第２の逓倍数（次の逓倍数）まで切り替わるまでの逓倍数の変化のさせ方を調整（制御）することができる。例えば、デジタルフィルタとしては、有限インパルス応答（ＦＩＲ：Finite Impulse Response）フィルタと無限インパルス応答（ＩＩＲ：Infinite Impulse Response）フィルタの何れでもよい。デジタルフィルタの濾波特性としては、クロック生成部回路（クロック生成部）の周波数応答特性におけるハンチング現象の周波数成分を抑制できればよく、低域通過特性に限定されず、帯域阻止特性でもよい。但し、低域通過特性と帯域阻止特性とを比べた場合、低域通過特性の方が実現が容易である。
【００３８】
逓倍数切替信号生成部の他の構成としては、入力された逓倍数設定信号に基づき逓倍数切替信号を生成するカウンタ回路を備える構成を採用できる。カウンタ回路は、逓倍数設定信号が第１の周波数に対応する第１の逓倍数から第２の周波数に対応する第２の逓倍数に切り替えられたとき、動作クロックごとにカウントアップ或いはカウントダウンすることで、逓倍数切替信号で規定される逓倍数を第１の逓倍数から第２の逓倍数に段階的に切り替える。「発振制御信号としての逓倍数切替信号を徐々に変化させる」に当たって、確実に「逓倍数切替信号を単調に変化させる」ことができる。
【００３９】
＜電子機器の全体構成＞
図１は、周波数制御装置が搭載された電子機器の全体構成を説明する図である。電子機器５００は、クロック生成部５１２（クロック生成回路の一例）及び周波数制御部５１４を具備した周波数制御装置５１０と信号処理部５４０とを備えている。周波数制御装置５１０は、クロック信号を生成するクロック生成部５１２と周波数制御部５１４とを備えている。クロック生成部５１２は、入力された発振制御信号に基づき出力クロック信号を生成する出力クロック生成部の一例である発振部６１０と、発振制御信号を生成する発振制御部６１６とを有する。
【００４０】
周波数制御部５１４は、発振制御部６１６を制御することで、発振部６１０から出力される発振信号（出力クロック信号）の周波数を制御する。具体的には、周波数制御部５１４は、発振制御部６１６を制御して発振制御信号を徐々に変化させることにより、出力クロック信号の周波数を第１の周波数から第２の周波数まで徐々に変化させる。
【００４１】
尚、特開２００６−１７４２４３号公報には、発振周波数の変化特性を段階的に切り替えることが開示されている。しかしながら、同公報の技術は、電圧制御発振回路の発振動作を制御するための発振制御信号を生成する系統とは別に、電圧制御発振回路を制御するゲイン制御回路を備えた構成であり、発振制御部６１６が発振部６１０に供給する発振制御信号を徐々に変化させる本実施形態の構成については記載もなければ示唆もない。
【００４２】
図１（Ａ）に示す第１基本構成例の電子機器５００Ａは、単一の信号処理部５４０を備える。図１（Ｂ）に示す第２基本構成例の電子機器５００Ｂは、複数の信号処理部５４０を備え、複数の信号処理部５４０に対して１つのクロック生成部５１２が共通に設けられている。クロック生成部５１２を複数（この例では全ての）の信号処理部５４０で共用することで全体構成をコンパクトにしている。クロック生成部５１２を複数の信号処理部５４０で共用する構成であればよく、信号処理部５４０の全てについてクロック生成部５１２を共用することは必須でなく、クロック生成部５１２を複数備える構成にしてもよいが、その場合、その分だけ回路規模が大きくなる。
【００４３】
信号処理部５４０としては、より高速の信号処理が求められる高速信号処理部回路であってもよいし、高速処理が求められない信号処理を行なう標準信号処理部であってもよいし、それらを併存させた構成であってもよい。図では、全ての信号処理部５４０が、高速信号処理に対応可能な高速信号処理部であるものとして示している。ここで、本明細書において「高速の信号処理」であるとは、クロック生成部５１２から出力される出力クロックのトグル頻度（周波数）よりも信号処理部５４０から出力される信号のトグル頻度（周波数）の方がトグル頻度が高いことを意味する。高速信号処理部は、高速な処理が求められる機能を実現する機能ブロックや回路部であり、例えば、高速パラレル・シリアル変換回路、高速シリアル・パラレル変換回路等が該当する。一方、標準信号処理部は、クロック生成部５１２からの基準タイミング信号Ｊ０に基づいて動作する回路部であり、高速信号処理部よりも低速のデジタル信号処理を行なう低速信号処理部の一例である。換言すると、標準信号処理部は、高速でない標準的な速度の処理が求められる機能を実現する機能ブロックや回路部である。
【００４４】
発振部６１０は、発振制御部６１６から入力された発振制御信号に基づき、機器全体の基準となるタイミング信号（出力クロック信号の一例）であって、信号処理部５４０へ供給される基準タイミング信号Ｊ０を生成する。クロック生成部５１２は基準タイミング信号Ｊ０を生成できるものであればよく、種々の回路構成を採り得、例えば位相同期ループ回路（ＰＬＬ回路）を利用した構成のものを使用するとよいが、これには限定されない。クロック生成部５１２の発振部６１０で使用される発振回路としては、種々の回路構成を採り得るが、例えば、リングバッファによる発振回路、遅延制御されたバッファチェーンによるディレイライン、ＬＣ共振等を利用した構成を採用するとよい。
【００４５】
信号処理部５４０が高速信号処理部である場合、基準タイミング信号Ｊ０は、信号処理部５４０における高速な処理を行なうための基準となるタイミング情報である。ただし、この場合の基準タイミング信号Ｊ０を構成する各タイミング信号は、信号処理部５４０から出力される信号のトグル頻度よりもトグル頻度の低い信号である。このようなトグル頻度の低い信号として、典型的には多相タイミング信号が使用されるが、これには限定されない。多相タイミング信号は、複数のクロック信号の組合せにより複数のクロック位相を持つものである、換言すると、各々のクロック信号の周波数は低速であるが、各クロック信号の位相を組み合わせることで、全体としては高速なタイミング情報を高速な処理を行なう信号処理部５４０へ供給できるようになっている信号である。この多相タイミング信号は高速信号処理部５４０側が必要とする位相関係を持つ複数本のクロック信号で構成されるが、典型的には、等間隔に位相の異なる複数本のクロック信号で構成される。例えば、クロック生成部５１２を構成する各段の発振器要素の差動出力を複数本のクロック信号として利用する。
【００４６】
＜周波数制御装置・クロック生成部＞
図２〜図３は、クロック生成部５１２及び周波数制御部５１４を具備した周波数制御装置５１０の基本構成を説明する図である。ここでは、クロック生成部５１２が位相同期ループ回路（ＰＬＬ）を利用した構成のものを使用する場合で説明する。クロック生成部５１２は、例えば、半導体装置（半導体集積回路）として提供されることがあるし、更には、周波数制御部５１４を備えた周波数制御装置５１０も半導体装置（半導体集積回路）として提供されることがある。
【００４７】
図２〜図３の何れにおいても、クロック生成部５１２は、出力クロック生成部の一例である発振部６１０（ＯＳＣ）と、分周部６２０（帰還分周器）と、位相周波数比較部６３０（ＰＦＤ）と、ループフィルタ部６５０と、バッファ部６６０と、バッファ部６７０とを備えている。必要に応じて、位相周波数比較部６３０の基準クロック信号の入力端の前段に分周部６２６を設けてもよい。分周部６２０、分周部６２６、位相周波数比較部６３０、ループフィルタ部６５０、バッファ部６６０、及び、バッファ部６７０により、発振部６１０から出力される発振信号の周波数を制御するための発振制御信号を生成する発振制御部６１６が構成される。クロック生成部５１２は、周波数制御部５１４によりその発振出力の周波数が制御される。
【００４８】
発振部６１０は、電圧制御発振回路（ＶＣＯ：Voltage Controlled Oscillator）と電流制御発振回路（ＣＣＯ；Current Controlled Oscillator）の何れを採用してもよい。例えば、図２に示す第１例の周波数制御装置５１０Ｃに備えられたクロック生成部５１２Ｃは、発振部６１０が電流制御発振回路（ＣＣＯ）で構成されている。図３に示す第２例の周波数制御装置５１０Ｄに備えられたクロック生成部５１２Ｄは、発振部６１０が電圧制御発振回路（ＶＣＯ）で構成されている。
【００４９】
分周部６２０は、比較クロック信号生成部の一例であり、逓倍機能を実現する場合に備えられるもので、発振部６１０の出力端子から出力された内部クロック信号の一例である出力発振信号Ｖout0の発振周波数Ｆoscを１／ηに分周して比較クロック信号の一例である分周発振信号Ｖout1を取得する。ηは、ＰＬＬ逓倍数（分周比とも称する）であって、１以上の正の整数で、かつ、出力発振信号Ｖout0（ＰＬＬ出力クロック）の周波数を変更できるように可変にする。
【００５０】
位相周波数比較部６３０は、外部から供給される基準クロックと分周部６２０からの分周発振信号Ｖout1の位相及び周波数を比較し、比較結果である位相差及び周波数差を示す誤差信号を比較結果信号Ｖcompとして出力する。位相周波数比較部６３０の一方の入力端に外部から供給される基準クロックを外部基準クロックCLK0と称する。位相周波数比較部６３０の他方の入力端に供給される他方の信号は比較クロック信号の一例である分周発振信号Ｖout1である。
【００５１】
ループフィルタ部６５０は、チャージポンプ部６５１とフィルタ回路６５２とを先ず備える。チャージポンプ部６５１は、位相周波数比較部６３０から出力された比較結果信号Ｖcompに応じた駆動電流（チャージポンプ電流Ｉcpと称する）を入出力する。チャージポンプ部６５１は、例えば、位相周波数比較部６３０から出力されたチャージポンプ電流Ｉcpを入出力するチャージポンプと、チャージポンプにバイアス電流Ｉcpbiasを供給する電流値可変型の電流源とを備えて構成される。フィルタ回路６５２は、チャージポンプ部６５１を介して位相周波数比較部６３０から出力された比較信号を平滑化する平滑化部の一例である。
【００５２】
ループフィルタ部６５０は、電流出力型及び電圧出力型の何れをも採用してよい。第１例では発振部６１０が電流制御発振回路で構成されていることとのマッチング性を考慮して電流出力型の例で示している。つまり、第１例のループフィルタ部６５０は、電流制御発振回路で構成された発振部６１０に適合するように電流出力に対応した構成とする。詳しくは、フィルタ回路６５２の後段に電圧電流変換部６５４及び電圧電流変換部６５６が設けられる。電圧電流変換部６５４とバッファ部６６０で発振器制御部６５５が構成され、電圧電流変換部６５６とバッファ部６７０で分周器制御部６５７が構成される。図２では電圧電流変換部６５４と電圧電流変換部６５６をループフィルタ部６５０内に含めて示しているが、フィルタ回路６５２のみを有するループフィルタ部６５０として捉え、電圧電流変換部６５４と電圧電流変換部６５６をループフィルタ部６５０の外に配置してもよい。
【００５３】
フィルタ回路６５２はローパスフィルタを構成しており、チャージポンプ部６５１により生成されたチャージポンプ電流Ｉcpを積分し、発振部６１０の発振周波数Ｆvco或いは発振周波数Ｆccoを制御するためのループフィルタ出力電流Ｉlpを生成する。具体的には、ループフィルタ部６５０は、ループフィルタ容量Ｃｐのコンデンサ（容量素子）を備えてフィルタ回路６５２が構成され、電圧電流変換ゲインＧｍ_OSCの電圧電流変換回路（トランスコンダクタンス）を電圧電流変換部６５４として備え、電圧電流変換ゲインＧｍ_DIVの電圧電流変換回路（トランスコンダクタンス）を電圧電流変換部６５６として備えるものとする。チャージポンプの出力は、コンデンサの一方の端子と電圧電流変換部６５４及び電圧電流変換部６５６の入力とに共通に接続される。コンデンサの他方の端子は基準電位（例えば接地もしくは電源）に接続される。
【００５４】
ループフィルタ部６５０では、チャージポンプから出力されたチャージポンプ電流Ｉcpに基づいてコンデンサの一方の端子（つまり電圧電流変換部の入力）に電圧信号（チャージポンプ電圧Ｖcpと称する）が生成される。  コンデンサへの充放電動作となるので、ループフィルタ部６５０（のフィルタ回路６５２）は、位相周波数比較部６３０からの比較結果信号Ｖcomp中の所定のカットオフ周波数（ロールオフ周波数やポールともいう）以上の周波数成分を減衰させて、発振部６１０に供給される発振制御電流Ｉccoを平滑化してその低周波数成分を抽出するように、少なくとも１つのカットオフ周波数（ポール）を呈する低域通過濾波器として機能する。
【００５５】
フィルタ回路６５２は、コンデンサだけでなくループフィルタ抵抗Ｒｐの抵抗素子を直列に接続することで、低域通過濾波器としての機能を高めるようにしてもよい。１つのチャージポンプを備える構成を採る場合、通常は、この抵抗素子を備えた構成を採用する。コンデンサの単独の回路とコンデンサ及び抵抗素子の直列回路とを並列接続する等して伝達特性のポールを複数にする等の変形構成にしてもよい。
【００５６】
電圧電流変換部６５４及び電圧電流変換部６５６は、チャージポンプから出力されたチャージポンプ電流Ｉcpに基づいてフィルタ回路６５２のコンデンサの一方の端子（つまり電圧電流変換部の入力）に生成されるループフィルタ電圧Ｖlf（この例ではチャージポンプ電圧Ｖcp）を電圧電流変換ゲインＧｍに従って電流信号（ループフィルタ出力電流Ｉlp）に変換する。
【００５７】
ループフィルタ出力電流Ｉlp_OSCは、バッファ部６６０を介在させることで発振部６１０の発振制御信号CN_OSCとして使用されるし、ループフィルタ出力電流Ｉlp_DIVは、バッファ部６７０を介在させることで分周部６２０を制御する分周制御信号CN_DIVとしても使用される。換言すると、各ループフィルタ出力電流Ｉlpは、発振制御信号CN_OSCや分周制御信号CN_DIVの大元となる制御信号である。
【００５８】
バッファ部６６０は、ループフィルタ部６５０と発振部６１０との間の発振制御信号のインタフェースをなす機能部であり、例えば電流バッファとして機能する電流電流変換回路で構成される。電流電流変換回路は、ループフィルタ部６５０からのループフィルタ出力電流ＩlpをＫ_OSC倍（Ｋ_OSCはミラー比であり、１を含む任意の値でよく、１よりも大きくてもよいし、１よりも小さくてもよい）に変換する機能を持つ。バッファ部６６０は、電流方向の折返しの必要性やミラー比Ｋ_OSCの設定等必要に応じて設けられればよく、必須の構成要素ではなく、必要に応じて設けられればよい。例えば、ミラー比Ｋ_OSCが「１」でよく、また、ループフィルタ出力電流Ｉlp_OSCをそのまま発振制御電流Ｉccoとして使用してもよい場合はバッファ部６６０を設けなくてもよい。一方、例えば、ミラー比Ｋ_OSCを「１」以外とする場合や、ミラー比Ｋ_OSCに関わらず、ループフィルタ出力電流Ｉlp_OSCに基づく制御信号（この例では制御電流）に定常値（この例では定電流成分）を重畳する場合にはバッファ部６６０を設ける。バッファ部６６０の機能を電圧電流変換部６５４に取り込んだ構成にしてもよい。
【００５９】
因みに、ループフィルタ部６５０を電圧出力型とする第２例の場合において、ループフィルタ電圧Ｖlfに対してのバッファ機能として電圧ゲインＧ_OSCが「１」のいわゆるボルテージフォロワをバッファ部６６０として設けてもよい。ループフィルタ部６５０を電圧出力型とする第２例において、電圧ゲインＧ_OSCを「１」以外とする場合や、電圧ゲインＧ_OSCに関わらず、ループフィルタ出力電圧Ｖlp_OSCに基づく制御信号（この例では制御電圧）に定常値（この例では定電圧成分）を重畳する場合にバッファ部６６０を設けてもよい。
【００６０】
バッファ部６７０は、ループフィルタ部６５０（この例では電圧電流変換部６５６）と分周部６２０との間の分周制御信号のインタフェース機能をなす機能部であり、例えば電流バッファとして機能する電流電流変換回路で構成される。電流電流変換回路は、ループフィルタ部６５０からのループフィルタ出力電流ＩlpをＫ_DIV倍（Ｋ_DIVはミラー比であり、１を含む任意の値でよく、１よりも大きくてもよいし、１よりも小さくてもよい）に変換する機能を持つ。バッファ部６７０は、電流方向の折返しの必要性やミラー比Ｋ_DIV（フィンガー比）の設定等必要に応じて設けられればよく、必須の構成要素ではなく、必要に応じて設けられればよい。例えば、ミラー比Ｋ_DIVが「１」でよく、また、ループフィルタ出力電流Ｉlp_DIVをそのまま分周制御信号CN_DIVとして使用してもよい場合はバッファ部６７０を設けなくてもよい。一方、例えば、ミラー比Ｋ_DIVを「１」以外とする場合や、ミラー比Ｋ_DIVに関わらず、ループフィルタ出力電流Ｉlp_DIVに基づく制御信号（この例では制御電流）に定常値（この例では定電流成分）を重畳する場合にはバッファ部６７０を設ける。なお、バッファ部６７０の機能を電圧電流変換部６５６に取り込んだ構成にしてもよい。
【００６１】
図３に示す第２例は、発振部６１０が電圧制御発振回路で構成されていることとのマッチング性を考慮してループフィルタ部６５０を電圧出力型の例で示している。この場合、フィルタ回路６５２の後段に電圧電流変換部６５４及び電圧電流変換部６５６を設ける必要はない。或いは、電圧電流変換部６５４及び電圧電流変換部６５６をそれぞれ電圧電圧変換部に変更してもよい。
【００６２】
因みに、発振部６１０を電圧制御発振器とし、ループフィルタ部６５０を電圧出力型とする第２例において、ループフィルタ電圧Ｖlfに対してのバッファ機能として電圧ゲインＧ_DIVが「１」のいわゆるボルテージフォロワをバッファ部６７０として設けてもよい。同様の場合において、電圧ゲインＧ_DIVを「１」以外とする場合や、電圧ゲインＧ_DIVに関わらず、ループフィルタ出力電圧Ｖlp_DIVに基づく制御信号（この例では制御電圧）に定常値（この例では定電圧成分）を重畳する場合にバッファ部６７０を設けてもよい。
【００６３】
電圧制御発振回路或いは電流制御発振回路で構成された発振部６１０は、例えば複数の発振器の段が、環状構造に縦続接続されたリングバッファによる発振回路を用いており、具体的には、複数の発振器の段として複数の単位遅延素子６１２（ディレイセルやディレイステージとも称される）が縦続接続されている。ここでは、一例として、３つの単位遅延素子６１２を使用し、その単位遅延素子６１２としてバッファ回路を使用する例で示す。ζ段目の単位遅延素子６１２を区別する場合には参照子ζを付して記載する。
【００６４】
発振部６１０は、全体としてリング発振器を構成するように、例えば全体的な接続としては負帰還となり、動作時は内部のＲＣ成分（抵抗成分及び容量成分）による位相ずれで正帰還となる。例えば、各単位遅延素子６１２は縦続配置され、さらに何れかの段（通常は最終段）の単位遅延素子６１２の出力信号を、１段目の単位遅延素子６１２の入力に戻す。クロック生成部５１２の発振部６１０の各単位遅延素子６１２からは差動のクロック信号が出力され、それらが後段の単位遅延素子６１２に供給される。「接続としては負帰還となる」ことを明示するため、何れかの段（一例として、１段目）の単位遅延素子６１２の入力に「反転入力」の記号○を付して示す。
【００６５】
各単位遅延素子６１２（バッファ回路）は遅延制御が可能な構成のものであればよく、例えば、２つのトランジスタ（例えば電界効果トランジスタ）を使用した差動回路で構成すればよい。例えば、一方のトランジスタのゲートを非反転入力とし、そのドレインを抵抗素子を介して第１の基準電位に接続し、そのドレインを反転出力とする。また、他方のトランジスタのゲートを反転入力とし、そのドレインを抵抗素子を介して第１の基準電位に接続し、そのドレインを非反転出力とする。各トランジスタのソースを接続して、電流値可変型の電流源を介して第２の基準電位に接続する。
【００６６】
発振制御信号CN_OSCは、発振部６１０が電流制御発振回路のときは発振制御電流Ｉccoであり、その発振周波数Ｆoscは発振周波数Ｆccoであるし、発振部６１０が電圧制御発振回路のときは発振制御電圧Ｖvcoであり、その発振周波数Ｆoscは発振周波数Ｆvcoである。第１例では、電流値可変型の電流源は、制御入力端子６１２inに供給される発振制御信号CN_OSC（バッファ部６６０を介在させたループフィルタ出力電流Ｉlp）をカレントミラー形式（ミラー比は１：１でよい）で受けてトランジスタにバイアス電流を供給する。電流値可変型の電流源により差動回路のバイアス電流を制御することで、各単位遅延素子６１２による遅延量が制御され、全体としての発振周波数が制御される。各単位遅延素子６１２の各制御入力端子６１２inは、共通に周波数制御入力端子６１０inに接続される。周波数制御入力端子６１０inを介して制御入力端子６１２inに供給されるループフィルタ出力電流Ｉlp（詳しくはバッファ部６６０を介在させたもの）が発振制御信号CN_OSCとして使用される。
【００６７】
ここでは、フィルタ回路６５２の後段に発振器制御部６５５と分周器制御部６５７とを設けて、発振部６１０と分周部６２０を各別の制御信号で制御する構成を示したが、このことは必須でなく、どちらか一方を取り外して、共通の制御信号で制御してもよい。或いは、ループフィルタ部６５０の出力信号で分周部６２０を制御すること自体を止めてもよい。因みに、発振部６１０と分周部６２０を各別の制御信号で制御しているのは、発振部６１０と分周部６２０の各制御応答が予め定められた相関を持つようにするためである。その典型的な手法は、「ループフィルタ電圧Ｖlfに基づく発振制御信号CN_OSCと分周制御信号CN_DIVの各値が概ね同じように変化する」ようにすることで実現できる。その詳細については詳細説明を割愛するが、例えば、ループフィルタ電圧Ｖlfに基づく発振制御信号CN_OSCと分周制御信号CN_DIVの各値にほぼ比例関係を持つようにする等で実現できる。
【００６８】
周波数制御部５１４から、発振制御部６１６の各機能部のそれぞれには周波数制御信号が供給されている。周波数制御信号の形態（例えばフォーマット）は、その受け手側の機能部に適合したものにする。尚、図では、発振制御部６１６の全ての機能部に周波数制御信号を供給しているが、このことは必須でなく、少なくとも１つの機能部に供給されていればよい。
【００６９】
周波数制御部５１４には、位相周波数比較部６３０へ入力される基準クロック（外部基準クロックCLK0を分周部６２６で分周した後のクロック信号）が供給されている。周波数制御部５１４は、好ましくは、位相周波数比較部６３０へ入力される基準クロックごとに、本実施形態を適用しない場合の従前の各機能部の出力信号で発生するハンチング現象を相殺する方向に周波数制御信号を順次変更する。
【００７０】
［周波数制御信号］
図４は、周波数制御部５１４が発振制御部６１６に供給する周波数制御信号を説明する図である。
【００７１】
比較クロック信号生成部の一例である分周部６２０に供給する周波数制御信号としては、図４（Ａ）に示すように、分周部６２０の逓倍数ηを切り替えるための逓倍数切替信号であればよい。逓倍数切替信号の供給を受けた分周部６２０は、逓倍数切替信号で示された逓倍数ηで発振部６１０の出力端子から出力された出力発振信号Ｖout0（の発振周波数Ｆcco）を分周する。このとき、逓倍数切替信号で示された逓倍数ηを段階的に切り替えることによって比較クロック信号（分周発振信号Ｖout1）の周波数を徐々（段階的）に変化させる。分周部６２６の逓倍数ζを変更して出力発振信号Ｖout0の周波数を変更する場合も同様に考えればよく、分周部６２６に供給する周波数制御信号としては、分周部６２６の逓倍数ζを切り替えるための逓倍数切替信号であればよい。因みに、逓倍数切替信号を生成するには、後述のようにデジタルフィルタやカウンタ回路を使用することができ、特開２００６−１７４２４３号公報に記載の技術と比べると、取扱いが容易であるし回路規模を小さくすることができる。逓倍数切替信号の供給を受けた分周部６２６は、逓倍数切替信号で示された逓倍数ζで外部基準クロックCLK0を分周する。このとき、逓倍数切替信号で示された逓倍数ζを段階的に切り替えることによって位相周波数比較部６３０に供給する基準クロック信号の周波数を徐々に変化させる。何れの場合も、発振制御部６１６が発振部６１０に供給する発振制御信号を徐々に変化させることができ、これを受けた発振部６１０から発せられる出力発振信号Ｖout0の周波数も徐々に変化する。
【００７２】
例えば、周波数制御部５１４に供給される逓倍数設定信号は、電源投入直後や周波数変更前における第１の周波数を規定する第１の逓倍数Ｎ0から、第１の周波数とは異なる第２の周波数を規定する第２の逓倍数Ｎxに切り替わる。このとき、周波数制御部５１４は、第１の逓倍数Ｎ0と第２の逓倍数Ｎxとの間において、所定の時間間隔で（つまり離散的に）、新たな逓倍数を生成して、段階的に第１の逓倍数Ｎ0から第２の逓倍数Ｎxまで切り替える。このように、逓倍数を段階的に切り替えるように発振制御部６１６を制御して発振御信号を徐々に変化させることにより、出力発振信号Ｖout0の周波数を第１の周波数から第２の周波数まで徐々に変化させることができる。因みに、新たに生成した逓倍数同士の間隔は均等でもよいしランダムでもよい（但し単調であるのがよい）。
【００７３】
位相周波数比較部６３０、チャージポンプ部６５１、フィルタ回路６５２、電圧電流変換部６５４及びバッファ部６６０、或いは、電圧電流変換部６５６及びバッファ部６７０に供給する周波数制御信号としては、逓倍数が段階的に切り替えられているか否か（つまり逓倍数を目標周波数に対応した逓倍数に直ぐに変更したか）に関わらず、周波数切替時等にそれぞれの出力信号が急激に変化するのではなく緩やかに（段階的）に変化するように制御するものであればよい。
【００７４】
図４（Ｂ）は、出力信号がアナログ信号の場合の周波数制御信号を説明する図である。出力信号がアナログ信号で表される機能部としては、例えば、フィルタ回路６５２、電圧電流変換部６５４及びバッファ部６６０、或いは、電圧電流変換部６５６及びバッファ部６７０等が該当する。これらの機能部に関して、出力信号を緩やかに変化させるには、図４（Ｂ１）に示すように、本実施形態を適用しない場合の従前の各機能部Ｘで得られる出力信号Ｓｘに対して、ハンチング現象を相殺する方向にオフセットを所定の時間間隔で（つまり離散的に）与えるオフセット切替信号ΔＡを使用するのが好適である。オフセット切替信号ΔＡの生成はＤＡ（Digital Analog）変換回路を使用する等デジタル回路で容易に実現が可能であるし、それ故ソフトウェア処理で生成することもできる。
【００７５】
図４（Ｂ２）に示すように、オフセット切替信号ΔＡが周波数制御部５１４から供給される本実施形態の機能部Ｚには、出力信号Ｓｘとオフセット切替信号ΔＡとを加算或いは減算する加減算器Ｙを設け、加減算器Ｙの出力信号Ｓｙを後段の機能部に供給すればよい。加減算器Ｙは簡易な構成でよいし、周波数制御部５１４をデジタル回路或いはソフトウェア処理で実現できるので、全体としての構成は、特開２００６−１７４２４３号公報に記載の技術と比べると規模を小さくすることができる。オフセット切替信号ΔＡは、ハンチング現象を相殺する方向に設定されるので、出力信号Ｓｙは出力信号Ｓｘよりもハンチング現象が抑制される。これにより、発振制御部６１６が発振部６１０に供給する発振制御信号を徐々に変化させることができ、これを受けた発振部６１０から発せられる出力発振信号Ｖout0の周波数も徐々に変化する。
【００７６】
図４（Ｃ）は、出力信号がパルス信号の場合の周波数制御信号を説明する図である。出力信号がパルス信号で表される機能部としては、例えば、位相周波数比較部６３０やチャージポンプ部６５１が該当する。これらの機能部に関して、出力信号（出力パルス信号）を緩やかに変化させるには、出力パルス信号のパルス幅を緩やかに変化させればよい。そのためには、例えば、本実施形態を適用しない場合の従前の各機能部Ｘで発生するハンチング現象を相殺する方向にオフセットを所定の時間間隔で（つまり離散的に）与えるオフセット切替信号ΔＰを使用するのが好適である。オフセット切替信号ΔＰの生成はデジタル回路で容易に実現が可能であるし、それ故ソフトウェア処理で生成することもできる。
【００７７】
図４（Ｃ）に示すように、オフセット切替信号ΔＰが周波数制御部５１４から供給される本実施形態の機能部Ｚには、出力パルス信号Ｐｘとオフセット切替信号ΔＰとを論理演算するパルス幅切替部Ｗを設け、パルス幅切替部Ｗの出力パルス信号Ｐｗを後段に供給すればよい。出力パルス信号Ｐｘに代えて、機能部内の内部パルス信号Ｐinとオフセット切替信号ΔＰとを論理演算する構成にしてもよい。パルス幅切替部Ｗは論理回路で構成すればよく簡易な構成にでき、周波数制御部５１４をデジタル回路或いはソフトウェア処理で実現できるので、全体としての構成は、特開２００６−１７４２４３号公報に記載の技術と比べると規模を小さくすることができる。オフセット切替信号ΔＰは、ハンチング現象を相殺する方向に設定されるので、出力パルス信号Ｐｗは出力パルス信号Ｐｘよりもハンチング現象が抑制される。これにより、発振制御部６１６が発振部６１０に供給する発振制御信号を徐々に変化させることができ、これを受けた発振部６１０から発せられる出力発振信号Ｖout0の周波数も徐々に変化する。
【００７８】
図４（Ａ）、図４（Ｂ）、図４（Ｃ）の何れの場合も、所定の時間間隔は、クロック生成部５１２の伝達特性を勘案して決めればよいが、一例としては、位相周波数比較部６３０へ入力される基準クロックの１周期分にするとよい。例えば、分周部６２６を使用しない場合には、位相周波数比較部６３０における位相比較のタイミングは外部基準クロックCLK0の１周期ごとであるから、位相比較のタイミング（外部基準クロックCLK0の１周期）ごとに各機能部の出力信号が変化する。したがって、位相比較のタイミングに合わせて（離散的に）、本実施形態を適用しない場合の従前の各機能部Ｘの出力信号で発生するハンチング現象を相殺する方向に周波数制御信号を切り替える（変化させる）ことで時間遅れのない制御ができる。「ハンチング現象を相殺する方向」とするには、１周期分ごとに周波数制御信号を単調に変化させればよい。機能部のアナログ出力信号のレベルを変化させるのであれば単調に増加或いは減少させればよいし、機能部の出力パルス信号のパルス幅を変化させるのであれば、パルス幅を単調に広くする或いは狭くするとよい。こうすることで、ハンチング現象が抑制される（起きない）ように、周波数制御信号を連続的（離散的であるので実際には段階的）に切り替えることができる。
【００７９】
尚、実施形態において、「単調」とは、ｎステップ目の周波数制御信号の値ｙ［ｎ］と「ｎ＋１」ステップ目の周波数制御信号の値ｙ［ｎ＋１］とが等しいことも含むものとする。例えば、ｙ［ｎ］≦ｙ［ｎ＋１］が満たされるときは周波数制御信号が単調に増加する（パルス幅を制御する場合は単調に広くする）と云い、ｙ［ｎ］≧ｙ［ｎ＋１］が満たされるときは周波数制御信号が単調に減少する（パルス幅を制御する場合は単調に狭くする）と云う。ｙ［ｎ］＝ｙ［ｎ＋１］のステップを設けることで、これを設けない場合よりも、より緩やかに周波数制御信号を変化させることができ、ハンチング現象を抑制し易くなる場合がある。
【００８０】
［発振部：周波数応答］
図５は、クロック生成部５１２の発振部６１０における発振出力の周波数応答を説明する図である。ここで、図５（Ａ）は、発振制御信号（電流発振制御電流Ｉcco或いは発振制御電圧Ｖvco）に対する発振周波数Ｆoscの特性例である。図５（Ｂ）は、第１の周波数から第２の周波数に切り替える際の過渡応答を示す図である。
【００８１】
図５（Ａ）に示す例では、発振周波数Ｆoscが発振制御信号に対して単調増加するようになっており、特に、発振周波数Ｆoscは、発振制御信号にほぼ比例して増加している。ここで例えば、第１の周波数で安定している状態から第１の周波数とは異なる第２の周波数（この例では周波数が第１の周波数よりも高い）に切り替えると、図５（Ｂ）に示すように、オーバーシュートやアンダーシュートを持つハンチング現象（リンギング現象とも称する）が発生する。このようなハンチング現象があると、後段のロジック回路の最高動作周波数を越えてしまう、或いは、ＰＬＬ回路が発生するパルス幅がフリップフロップの最小パルス幅よりも短くなってしまう等、後段のロジック回路へ誤動作を発生させる虞れがある。
【００８２】
これに対して、本実施形態では、周波数制御部５１４が発振制御部６１６を制御することで、発振制御部６１６が発振部６１０に供給する発振制御信号を徐々に変化させる。このため、オーバーシュートやアンダーシュート等のハンチング現象が抑制されるように（好ましくは起きないように）、出力クロック信号の周波数を第１の周波数から第２の周波数まで徐々に変化させることができる。発振周波数が徐々に変化することで、オーバーシュート等の発生を抑制することができるのである。
【００８３】
＜周波数応答の制御手法＞
以下では、周波数制御部５１４によるハンチング現象を抑制する制御手法について、分周部６２０を制御する場合を一例として具体的に説明する。
【実施例１】
【００８４】
［周波数制御装置の構成］
図６は、実施例１の周波数制御装置５１０Ｅをを説明する図である。実施例１の周波数制御装置５１０Ｅにおいて、周波数制御部５１４Ｅは、逓倍数切替信号生成部５６０Ｅを有する。実施例１の周波数制御装置５１０Ｅは、ＰＬＬダイナミック逓倍切替装置として機能する。逓倍数切替信号生成部５６０Ｅは、比較クロック信号生成部の一例である分周部６２０における逓倍数を切り替えるための逓倍数切替信号を生成して分周部６２０に供給する。実施例１の逓倍数切替信号生成部５６０Ｅは、ＦＩＲフィルタ５７０で構成されており、比較クロック信号を制御する際には、逓倍数を段階的に切り替えることによって比較クロック信号の周波数を徐々に変化させる。デジタルローパスフィルタ（低域通過濾波器、ローパスフィルタ：Low-Pass Filter、ＬＰＦ）を使用する点では後述の実施例２と共通するが、ＦＩＲフィルタ５７０を用いて逓倍数を段階的に切り替える点が異なる。
【００８５】
位相周波数比較部６３０は、外部基準クロックCLK0と分周発振信号Ｖout1（分周クロックCLK1）の位相と周波数を比較して、アップ（ＵＰ）信号又はダウン（ＤＯＷＮ）信号をチャージポンプ部６５１に出力する。チャージポンプ部６５１は、アップ信号又はダウン信号に応じて、電流を出力させる。ローパス特性を持つフィルタ回路６５２はチャージポンプ部６５１からの電流を電圧に変換する。発振部６１０は、電圧制御発振回路（ＶＣＯ）で構成されており、フィルタ回路６５２からの電圧に応じた周波数の出力発振信号Ｖout0を生成する。分周部６２０は、出力発振信号Ｖout0を分周して分周発振信号Ｖout1を出力し、位相周波数比較部６３０にフィードバックを行なう。外部基準クロックCLK0と分周発振信号Ｖout1との位相差がなくなるとループがロックされる。周波数制御部５１４Ｅにおいて、逓倍数切替信号生成部５６０Ｅ（ＦＩＲフィルタ５７０）により分周部６２０における逓倍数を設定することにより、外部基準クロックCLK0の周波数に対して任意の倍数ηの周波数の出力発振信号Ｖout0が発振部６１０で生成される。
【００８６】
［周波数応答の制御手法］
図７は、実施例１の周波数制御装置５１０Ｅによる周波数応答の制御手法を説明する図である。実施例１の周波数制御装置５１０Ｅでは、ＦＩＲフィルタ５７０により逓倍設定信号を段階的に切り替えて分周部６２０に入力する。ここで、ＦＩＲフィルタ５７０は離散時間で動作を行なうが、位相周波数比較部６３０に入力される基準クロックを動作クロックとしてＦＩＲフィルタ５７０を動作させることにより、図７に示すように、逓倍数を連続的（離散時間で動作するので実際には段階的）に切り替えることができる。
【００８７】
［ＦＩＲフィルタ］
図８は、実施例１の逓倍数切替信号生成部５６０Ｅが使用するＦＩＲフィルタ５７０の構成例を示す図である。ＦＩＲフィルタ５７０は、１サンプル前の信号を出力する遅延回路５７２（シフトレジスタ）と、入力信号或いは遅延回路５７２からの出力信号を所定の係数で乗算する乗算回路５７４と、乗算回路５７４からの出力を加算する加算回路５７６とを有する。遅延回路５７２、乗算回路５７４、及び、加算回路５７６の１組（図に破線で示した範囲で囲まれた部分）をタップと称する。
【００８８】
ＦＩＲフィルタ５７０における入力信号ｘ［ｎ］と出力信号ｙ［ｎ］の差分方程式は、式（１）で表される。Ｍは遅延回路５７２の個数、ｈm（ｍは１〜Ｍ）は乗算回路５７４のフィルタ係数（重みのパラメータ）である。
【００８９】
【数１】
2012161051.tif 000003
【００９０】
ＦＩＲフィルタ５７０は、入力信号ｘ［ｎ］が有限の時間だけ使用され、有限の時間が経過した後には、出力信号ｙ［ｎ］は０になる。現在の出力信号は過去に入力された入力信号によって決定され、入力信号の大きな変動に対しても、出力信号の急激な変動を抑えることができる。例えば、現在の時刻をｎ＝ｋとすると、現在の出力信号ｙ［ｋ］は現在の入力信号ｘ［ｋ］と過去に入力された入力信号ｘ［ｋ−１］〜ｘ［ｋ−Ｍ］の値と遅延回路５７２の個数やフィルタ係数ｈmの値によって決定される。タップごとにフィルタ係数ｈｍがあるが、この値をいろいろ変えることにより移動平均の周波数特性を自由に変えることができる。そのため、現在の入力信号ｘ［ｋ］が１つ前に入力された入力信号ｘ［ｋ−１］よりも大きく変化した場合でも、出力信号の急激な変動を抑えることができる。
【００９１】
［周波数切替え］
図９は、実施例１の逓倍数切替信号生成部５６０Ｅ（具体的にはＦＩＲフィルタ５７０）による周波数切替え時の周波数応答の基本概念を説明する図である。ＦＩＲフィルタ５７０の特性を利用することにより、図９に示すように、現在の周波数（第１の周波数）を規定する逓倍数Ｎ0から次の周波数（第２の周波数）を規定する逓倍数Ｎxへ切り替わる間に新たな逓倍数（Ｎ1〜Ｎx-1）を生成して分周部６２０の逓倍数を段階的に切り替えることができる。ＦＩＲフィルタ５７０は、逓倍数が現在の逓倍数Ｎ0から次の逓倍数Ｎxへ急激に変化した場合でも逓倍数の変動を抑えることができ、低域通過特性を持つデジタルフィルタ（デジタルローパスフィルタ）としての役割を果たす。
【００９２】
［周波数応答：ＦＩＲフィルタの第１例］
図１０は、実施例１の逓倍数切替信号生成部５６０Ｅ（具体的にはＦＩＲフィルタ５７０）による周波数切替え時の周波数応答の第１例を説明する図である。例えば、イメージセンサの画素の読出しモードの変更に基づいて、逓倍数ηが「４０」から「５０」に段階的に切り替わる様子を、第１例のＦＩＲフィルタ５７０Ａを用いた場合の例で示す。
【００９３】
図１０（Ａ）に示すように、第１例のＦＩＲフィルタ５７０Ａは、遅延回路５７２の個数を９個、乗算回路５７４のフィルタ係数ｈmは、均等で且つフィルタ係数ｈmの合計が「１」となるように、フィルタ係数ｈmは全て「０．１」に設定している。
【００９４】
図１０（Ｂ）には、第１例のＦＩＲフィルタ５７０Ａを用いた場合において、時間経過とともに、逓倍数が「４０」から「５０」へ段階的に切り替わる様子が示されている。逓倍数切替え前の時刻ｔ0では、ｘ［ｎ］〜ｘ［ｎ−９］は「４０」で、逓倍数ｙ［ｎ］は「４０」である。次に、時刻ｔ1で逓倍数ｙ［ｎ］の切替えが開始すると、ｘ［ｎ］には逓倍数設定信号から逓倍数５０が入力されるが、ｘ［ｎ−１］〜ｘ［ｎ−９］は遅延回路５７２があるために「４０」のままとなり、逓倍数ｙ［ｎ］は「４１」に切り替わる。時刻ｔ2では時刻ｔ1でｘ［ｎ］に入力された「５０」が遅延回路５７２を伝わってｘ［ｎ−１］を「５０」にし、逓倍数ｙ［ｎ］は「４２」に切り替わる。このようにして、時刻ｔ10にはｘ［ｎ］〜ｘ［ｎ−９］の全てが「５０」となり、逓倍数ｙ［ｎ］が目標値の「５０」となって切替えが終了する。
【００９５】
［周波数応答：ＦＩＲフィルタの第２例］
図１１は、実施例１の逓倍数切替信号生成部５６０Ｅ（具体的にはＦＩＲフィルタ５７０）による周波数切替え時の周波数応答の第２例を説明する図である。第１例と同様に、逓倍数ηが「４０」から「５０」に段階的に切り替わる様子を、第２例のＦＩＲフィルタ５７０Ｂを用いた場合の例で示す。
【００９６】
ＦＩＲフィルタは、本来はタップ数を無限にして考えるのが理想型である。しかしながら、実際には演算能力等から、これを有限個のタップ数で作成するため、両端の境界では大きな歪みを生じ特性が劣化する。そこで、フィルタ係数ｈmに重付けをし、端に行くほどフィルタ係数ｈmを小さくして、端部での打切りの影響が少なくなるようにする。一例として、図１１（Ａ）に示すように、第２例のＦＩＲフィルタ５７０Ｂは、遅延回路５７２の個数を９個、乗算回路５７４のフィルタ係数ｈmは、フィルタ係数ｈmの合計が「１」となるように、前半の２段分は「０．２」、中程の４段分は「０．１」、後半の４段分は「０．０５に設定している。因みに、この重付けのパラメータ群を決めるための関数を窓関数と称する。
【００９７】
図１１（Ｂ）には、第２例のＦＩＲフィルタ５７０Ｂを用いた場合において、時間経過とともに、逓倍数が「４０」から「５０」へ段階的に切り替わる様子が示されている。尚、出力された逓倍数ｙ［ｎ］の値は、小数点以下を四捨五入した値である。逓倍数切替え前の時刻ｔ0では、ｘ［ｎ］〜ｘ［ｎ−９］は「４０」で、逓倍数ｙ［ｎ］は「４０」である。次に、時刻ｔ1で逓倍数ｙ［ｎ］の切替えが開始すると、ｘ［ｎ］には逓倍数設定信号から逓倍数５０が入力されるが、ｘ［ｎ−１］〜ｘ［ｎ−９］は遅延回路５７２があるために「４０」のままとなり、逓倍数ｙ［ｎ］は「４２」に切り替わる。時刻ｔ2では時刻ｔ1でｘ［ｎ］に入力された「５０」が遅延回路５７２を伝わってｘ［ｎ−１］を「５０」にし、逓倍数ｙ［ｎ］は「４４」に切り替わる。このようにして、時刻ｔ10にはｘ［ｎ］〜ｘ［ｎ−９］の全てが「５０」となり、逓倍数ｙ［ｎ］が目標値の「５０」となって切替えが終了する。第１例よりも逓倍数ｙ［ｎ］が目標値の「５０」となるのに要する時間が短く（ステップ数が少なく）なっている。
【００９８】
第１例及び第２例の何れも、逓倍数ｙ［ｎ］が当初の「４０」から目標値の「５０」に達するまでの間の逓倍数η（つまり逓倍数切替信号）の値はｙ［ｎ］≦ｙ［ｎ＋１］が満たされているので、逓倍数切替信号を単調に増加させていることになる。そしてこれにより、発振部６１０で生成された出力発振信号Ｖout0の周波数を、ハンチング現象が発生することなく、切替え前の周波数から目標周波数までスムーズに変化させることができる。
【００９９】
ここでは、ＦＩＲフィルタ５７０として、図１０及び図１１により２つの例を示したが、これらに限定されず、ＦＩＲフィルタ５７０の遅延回路５７２の個数やフィルタ係数ｈmの値を変更することによって、現在の逓倍数から次の逓倍数まで切り替わるまでの逓倍数の変化のさせ方を制御することができる。何れにしても、ＰＬＬ回路の発振周波数特性に応じて、ローパスフィルタの特性を持ったＦＩＲフィルタ５７０の特性を選択することによって、ＰＬＬ回路における発振周波数応答の高周波成分を除去することができる。
【０１００】
［実施例１の作用効果］
発振部６１０と周波数制御部５１４とで構成されたＰＬＬ回路の伝達関数をＨPLL（ｓ）とすると、ＨPLL（ｓ）の周波数ステップ応答は、図５（Ｂ）に示したようにハンチング現象（オーバーシュートやアンダーシュート）を伴った応答となる。ここで、デジタルローパスフィルタ（実施例１ではＦＩＲフィルタ５７０）の伝達関数をＨLPF（ｚ）として、ＰＬＬ回路と低域通過特性を持つＦＩＲフィルタ５７０（デジタルローパスフィルタ）を組み合わせた系の伝達関数を求めると式（２）で表される。
【０１０１】
【数２】
2012161051.tif 000004
【０１０２】
式（２）で示されるように、ＰＬＬ回路と低域通過特性を持つＦＩＲフィルタ５７０を組み合わせた系ではＰＬＬ回路が持つオーバーシュート等の高周波成分を、ＦＩＲフィルタ５７０を用いることによって除去することができる。その結果、式（２）で示す系ではＰＬＬ回路のオーバーシュート等のハンチング現象の発生を抑制することができ、発振周波数を徐々に切り替えることができる。以上のように、ＰＬＬ回路の発振周波数特性に応じて、デジタルローパスフィルタの特性を選択することによって、ＰＬＬ回路における発振周波数応答の高周波成分を除去することができる。
【０１０３】
即ち、低域通過特性を持つデジタルフィルタ（ＦＩＲフィルタ５７０）を用いて逓倍数を段階的に切り替えるため、発振周波数が徐々に変化し、オーバーシュート等の発生を抑制することができる。その結果、クロック生成部５１２（実施例１ではＰＬＬ回路構成のもの）をリセット状態（スタンバイモードとも称する）にしなくてもよく、動作モード変更時にダイナミックに発振周波数を切り替えることができる。そのため、発振信号を使用する後段回路では周波数の切替え時に動作を継続することができる。例えば、イメージセンサの読出しモードを変更する際に、実施例１を適用しない場合よりも高速にモード変更ができるし、映像信号を途切れることなく出力し続けることができる。クロック生成部５１２（クロック生成回路の一例）におけるハンチング現象を抑制するに当たり、周波数の切替え時にも後段回路の動作を継続することができる。
【０１０４】
更には、ＦＩＲフィルタ５７０はデジタル回路であるから、特開２００６−１７４２４３号公報に記載の技術と比べると、取扱いが容易であるし回路規模を小さくすることもできる。動作モードに応じてＰＬＬ回路の発振周波数を切り替えるので、分周回路を用いて発振周波数を切り替える場合よりも消費電力を低減することができる。ＦＩＲフィルタ５７０の遅延回路５７２の個数やフィルタ係数を調整することによって発振周波数を段階的に切り替えることができるので、アナログ回路を用いた発振周波数切替え方法（例えば特開２００８−１７２３８５号公報や特開２００６−１７４２４３号公報に記載の技術）よりも回路規模を小さくすることができる。
【実施例２】
【０１０５】
［周波数制御装置の構成］
図１２は、実施例２の周波数制御装置５１０Ｆを説明する図である。実施例２の周波数制御装置５１０Ｆにおける逓倍数切替信号生成部５６０Ｆは、デジタルローパスフィルタで構成されている点では実施例１と共通するが、ＩＩＲフィルタ５８０を用いて逓倍数を段階的に切り替える点が異なる。位相周波数比較部６３０に入力される基準クロックを動作クロックとしてＩＩＲフィルタ５８０を動作させる。実施例１のＦＩＲフィルタ５７０をＩＩＲフィルタ５８０に置き換えた点が異なるのみであるので、ここでは周波数制御装置５１０Ｆの構成の詳細説明は割愛する。
【０１０６】
［ＩＩＲフィルタ］
図１３は、実施例２の逓倍数切替信号生成部５６０Ｆが使用するＩＩＲフィルタ５８０の構成例を示す図である。ＩＩＲフィルタ５８０は、１サンプル前の信号を出力する遅延回路５８２（シフトレジスタ）と、２種類の乗算回路５８４及び乗算回路５８５と、乗算回路５７４からの出力信号を加算する２種類の加算回路５８６及び加算回路５８７とを有する。遅延回路５８２、乗算回路５８４及び乗算回路５８５、並びに、加算回路５８６及び加算回路５８７の１組（図に破線で示した範囲で囲まれた部分）をタップと称する。
【０１０７】
乗算回路５８４及び加算回路５８６はフォワードパスに設けられており、乗算回路５８５及び加算回路５８７はフィードバックパスに設けられている。例えば、１段目のタップにおける遅延回路５８２_1の出力信号は、乗算回路５８５_1により所定の係数で乗算され、その乗算結果が加算回路５８７_1により２段目のタップのフィードバックパスからの信号と加算され、この加算結果が加算回路５８７_0により入力信号と加算される。この加算回路５８７_0による加算結果は乗算回路５８４_0により所定の係数で乗算され加算回路５８６_0に供給される。又、１段目のタップにおける遅延回路５８２_1の出力信号は、乗算回路５８４_1により所定の係数で乗算され、その乗算結果が加算回路５８６_1により２段目のタップのフォワードパスからの信号と加算され、この加算結果が加算回路５８６_0により加算回路５８７_0の出力信号を乗算回路５８４_0で乗算した結果と加算され出力信号ｙ［ｎ］として出力される。
【０１０８】
ＩＩＲフィルタ５８０における入力信号ｘ［ｎ］と出力信号ｙ［ｎ］の差分方程式は、式（３）で表される。ここで、Ｍ及びＫは遅延回路５８２の個数、ａm（ｍは１〜Ｍ）はフィードバックパスのフィルタ係数（重みのパラメータ）、ｂk（ｋは０〜Ｋ）はフォワードパスのフィルタ係数（重みのパラメータ）である。
【０１０９】
【数３】
2012161051.tif 000005
【０１１０】
ＩＩＲフィルタ５８０は、フィードバックのループを有する点ではＦＩＲフィルタ５７０と異なるが、ＦＩＲフィルタ５７０と同様に、現在の出力信号は過去に入力された入力信号によって決定され、入力信号の大きな変動に対しても、出力信号の急激な変動を抑えることができる。
【０１１１】
実施例２は、実施例１のＦＩＲフィルタ５７０をＩＩＲフィルタ５８０に置き換えているが、実施例１と同様に、現在の周波数（第１の周波数）を規定する逓倍数Ｎ0から次の周波数（第２の周波数）を規定する逓倍数Ｎxへ切り替わる間に新たな逓倍数（Ｎ1〜Ｎx-1）を生成して分周部６２０の逓倍数を段階的に切り替えることができる。ＩＩＲフィルタ５８０は、ＦＩＲフィルタ５７０と同様に、逓倍数が現在の逓倍数Ｎ0から次の逓倍数Ｎxへ急激に変化した場合でも逓倍数の変動を抑えることができ、低域通過特性を持つデジタルフィルタ（デジタルローパスフィルタ）としての役割を果たす。
【０１１２】
［周波数応答：ＩＩＲフィルタの第１例］
図１４は、実施例２の逓倍数切替信号生成部５６０Ｆ（具体的にはＩＩＲフィルタ５８０）による周波数切替え時の周波数応答の第１例を説明する図である。第１例と同様に、イメージセンサの画素の読出しモードの変更に基づいて、逓倍数ηが「４０」から「５０」に段階的に切り替わる様子を、第１例のＩＩＲフィルタ５８０Ａを用いた場合の例で示す。
【０１１３】
図１４（Ａ）に示すように、第１例のＩＩＲフィルタ５８０Ａは、遅延回路５８２の個数を１個、乗算回路５８４のフィルタ係数ｂk及び乗算回路５８５のフィルタ係数ａmは合計が「１」となるように、フィルタ係数ａ1を０．５、フィルタ係数ｂ0を０．２、フィルタ係数ｂ1を０．３に設定している。
【０１１４】
図１４（Ｂ）には、第１例のＩＩＲフィルタ５８０Ａを用いた場合において、時間経過とともに、逓倍数が「４０」から「５０」へ段階的に切り替わる様子が示されている。逓倍数切替え前の時刻ｔ0では、ｕ［ｎ］及びｕ［ｎ−１］は「８０」で、逓倍数ｙ［ｎ］は「４０」である。次に、時刻ｔ1で逓倍数ｙ［ｎ］の切替えが開始すると、ｘ［ｎ］には逓倍数設定信号から逓倍数５０が入力されるが、ｕ［ｎ−１］は遅延回路５８２があるために「８０」のままとなるのでｕ［ｎ］が「９０」になり、逓倍数ｙ［ｎ］は「４２」に切り替わる。時刻ｔ2では時刻ｔ1でｕ［ｎ］に入力された「９０」が遅延回路５８２を伝わってｕ［ｎ−１］が「９０」になるので、ｕ［ｎ］が「９５」になり、逓倍数ｙ［ｎ］は「４６」に切り替わる。このようにして、時刻ｔ5にはｕ［ｎ］、ｕ［ｎ−１］、ｙ［ｎ］の値は四捨五入した数値として目標値の「５０」となって逓倍数の切替えが終了する。
【０１１５】
［周波数応答：ＩＩＲフィルタの第２例］
図１５は、実施例２の逓倍数切替信号生成部５６０Ｆ（具体的にはＩＩＲフィルタ５８０）による周波数切替え時の周波数応答の第２例を説明する図である。第１例と同様に、逓倍数ηが「４０」から「５０」に段階的に切り替わる様子を、第２例のＩＩＲフィルタ５８０Ｂを用いた場合の例で示す。
【０１１６】
第２例では、フィルタ係数ａm及びフィルタ係数ｂkに重付けをし、端に行くほどフィルタ係数ａm及びフィルタ係数ｂkを第１例よりも小さくする。一例として、図１５（Ａ）に示すように、第２例のＩＩＲフィルタ５８０Ｂは、遅延回路５８２の個数を１個、乗算回路５８４のフィルタ係数ｂk及び乗算回路５８５のフィルタ係数ａmは合計が「１」となるように、フィルタ係数ａ1を０．６、フィルタ係数ｂ0を０．３、フィルタ係数ｂ1を０．１に設定している。
【０１１７】
図１５（Ｂ）には、第２例のＩＩＲフィルタ５８０Ｂを用いた場合において、時間経過とともに、逓倍数が「４０」から「５０」へ段階的に切り替わる様子が示されている。逓倍数切替え前の時刻ｔ0では、ｕ［ｎ］は「１００」、ｕ［ｎ−１］は「８０」であり、逓倍数ｙ［ｎ］は「４０」である。次に、時刻ｔ1で逓倍数ｙ［ｎ］の切替えが開始すると、ｘ［ｎ］には逓倍数設定信号から逓倍数５０が入力されるが、ｕ［ｎ−１］は遅延回路５８２があるために「８０」のままとなるのでｕ［ｎ］が「１１０」になり、逓倍数ｙ［ｎ］は「４３」に切り替わる。時刻ｔ2では時刻ｔ1でｕ［ｎ］に入力された「１１０」が遅延回路５８２を伝わってｕ［ｎ−１］が「１１０」になるので、ｕ［ｎ］が「１１６」になり、逓倍数ｙ［ｎ］は「４６」に切り替わる。このようにして、時刻ｔ7にはｕ［ｎ］、ｕ［ｎ−１］、ｙ［ｎ］の値は四捨五入した数値として目標値の「５０」となって逓倍数の切替えが終了する。第１例よりも逓倍数ｙ［ｎ］が目標値の「５０」となるのに要する時間が長く（ステップ数が多く）なっている。
【０１１８】
第１例及び第２例の何れも、逓倍数ｙ［ｎ］が当初の「４０」から目標値の「５０」に達するまでの間の逓倍数η（つまり逓倍数切替信号）の値はｙ［ｎ］≦ｙ［ｎ＋１］が満たされているので、逓倍数切替信号を単調に増加させていることになる。そしてこれにより、発振部６１０で生成された出力発振信号Ｖout0の周波数を、ハンチング現象が発生することなく、切替え前の周波数から目標周波数までスムーズに変化させることができる。
【０１１９】
ここでは、ＩＩＲフィルタ５８０として、図１４及び図１５により２つの例を示したが、これらに限定されず、ＩＩＲフィルタ５８０の遅延回路５８２の個数やフィルタ係数ａm及びフィルタ係数ｂkの値を変更することによって、現在の逓倍数から次の逓倍数まで切り替わるまでの逓倍数の変化のさせ方を制御することができる。何れにしても、ＰＬＬ回路の発振周波数特性に応じて、ローパスフィルタの特性を持ったＩＩＲフィルタ５８０の特性を選択することによって、ＰＬＬ回路における発振周波数応答の高周波成分を除去することができる。
【０１２０】
［実施例２の作用効果］
デジタルローパスフィルタの構成に相違があるが、逓倍数切替信号生成部５６０Ｆがローパスフィルタの特性を持ったデジタルフィルタを使用する点では実施例１と共通しており、実施例２においても、実施例１と同様の作用効果が得られる。
【０１２１】
［実施例１と実施例２との対比］
図１６には、ＦＩＲフィルタ５７０（実施例１）とＩＩＲフィルタ５８０（実施例２）の作用効果を対比した図表が示されている。デジタルローパスフィルタを使用した平均化処理では、何個かのデータを加算し、その個数で割って平均化するという処理を、１データづつずらしながら入力信号のすべてのデータについて行なう。前後するデータの平均化を行なうことにより、急激に変化する信号（ここでは逓倍数切替信号生成部５６０に入力される周波数設定信号）が平均化されるので、逓倍数切替信号生成部５６０から分周部６２０に出力される逓倍数切替信号の波形が滑らかになる。この際、何個かのデータを加算平均するだけではなく、フィルタの特性に合わせて重み付けを行ない加算する。このようにデジタルフィルタは、データをシフトする遅延回路（シフトレジスタ）と重付けを行なう乗算回路と加算回路で構成されている。これによって、データをずらしながら、予め定められた規則に従って、乗算処理と加算処理とを行なうことでフィルタ処理を実現する。
【０１２２】
ここで、ＦＩＲフィルタ５７０の場合は、フィルタの特性を示す乗算回路の計算が有限個であるため、入力信号に対するフィルタのインパルス応答がある時間後に「ゼロ（０）」になるので有限である。構造的にはフィードバックパスが存在せずフォワードパスで構成される非再帰型であり、直線位相特性の実現が可能（正確な線形位相応答の設計が可能）であり、安定で予測可能であるという性質を持つので、特にフィルタの位相応答が重要となる場合に用いるのに好適である。但し、ＩＩＲフィルタ５８０と比べると回路規模が大きくなる。
【０１２３】
ＩＩＲフィルタ５８０の場合は、乗算回路の出力が前段にフィードバックされるため、入力波形に対するフィルタのインパルス応答が無限に続く。構造的にはフォワードパスの他にフィードバックパスが存在する再帰型であり、ＦＩＲフィルタ５７０と比べるとより少ない演算(タップ数)で性能の良い（最良のロールオフを実現できる）フィルタを設計することができ回路規模を小さくできる。つまり、ＩＩＲフィルタ５８０は、ＦＩＲフィルタ５７０のように単純に移動平均（或いは重付け平均）をとるのではなく、フィードバックを取り入れて、より少ないタップ数で希望するフィルタ特性を得るデジタルフィルタである。但し、ＩＩＲフィルタ５８０は、フィードバックパスがあることや係数感度が高いことから不安定になり易いし、直線位相特性の実現が不可能（位相応答が非線型）である。即ち、ＩＩＲフィルタ５８０は、フィードバックパスを含むので、安定に動作させるための条件設計が重要であり、フィルタ特性の他、系の安定性も含めて設計する必要がある。フィードバックパスのフィルタ係数ａmの値によりポジティブフィードバックにもネガティブフィードバックにもなり得るので、安定な系の構成にはフィルタ係数ａmの設計が重要な要素となる。
【０１２４】
［他のデジタルフィルタ］
因みに、ＰＬＬ回路の発振周波数特性に応じて、デジタルフィルタの特性を選択することによってＰＬＬ回路における発振周波数応答の高周波成分を除去することができればよく、ＦＩＲフィルタ５７０やＩＩＲフィルタ５８０に限定されず、ローパスフィルタの特性を持った他のデジタルフィルタを使用することもできる。例えば、ＦＩＲフィルタ５７０やＩＩＲフィルタ５８０は、ある特定の周波数成分を得るために係数を決めるが、ＰＬＬ回路の発振周波数特性は固定のものとは限らないので、その場に応じたフィルタ係数を、フィルタを動作させながら変化、適応させていくのが望ましい。こう云った点では、その場に応じて係数を自動的に更新することが可能なアダプティブフィルタ（適応フィルタ）にするとよい。係数の更新には、例えばＬＭＳ（Least Mean Square：最小二乗法）の処理を用いて係数を最適値に変更させつつ、フィルタ出力を得るのがよい。
【０１２５】
更には、デジタルフィルタの特性としては、ＰＬＬ回路の発振周波数特性におけるハンチング現象を抑制できればよく、低域通過特性に限定されず、例えば、ハンチング（リンギング）の周波数成分を抑制する（減衰させる）ノッチフィルタ（帯域阻止濾波器、バンドエリミネーションフィルタ：Band-Elimination Filter、ＢＥＦ）でもよい。
【実施例３】
【０１２６】
［周波数制御装置の構成］
図１７は、実施例３の周波数制御装置５１０Ｇを説明する図である。実施例３の周波数制御装置５１０Ｇにおける逓倍数切替信号生成部５６０Ｇは、カウンタ回路５９０で構成されている点が実施例１及び実施例２と異なる。
【０１２７】
カウンタ回路５９０は、逓倍数設定信号が第１の周波数に対応する第１の逓倍数から第２の周波数に対応する第２の逓倍数に切り替えられたとき、位相周波数比較部６３０に入力された基準クロックごとにカウントアップ或いはカウントダウンすることで、逓倍数切替信号で規定される逓倍数を第１の逓倍数から第２の逓倍数に段階的に切り替える。デジタルローパスフィルタと同様の特性を呈することができる。カウンタ回路５９０としては、計数値を漸次増加させるアップカウンタ機能と計数値を漸次減少させるダウンカウンタ機能とを切替え可能なアップダウンカウンタを使用するのが好ましい。機能的にアップダウンカウンタとなっていればよく、ダウンカウントモードでカウント処理を行なうダウンカウンタ回路と、アップカウントモードでカウント処理を行なうアップカウンタ回路とを組み合わせてアップダウンカウンタとしてもよい。位相周波数比較部６３０に入力される基準クロックを動作クロックとしてカウンタ回路５９０を動作させる。実施例１のＦＩＲフィルタ５７０や実施例２のＩＩＲフィルタ５８０をカウンタ回路５９０に置き換えた点が異なるのみであるので、ここでは周波数制御装置５１０Ｇの構成の詳細説明は割愛する。
【０１２８】
実施例３においても、カウンタ回路５９０から出力される逓倍数切替信号を分周部６２０に供給する。逓倍数切替信号の供給を受けた分周部６２０は、逓倍数切替信号で示された逓倍数ηで発振部６１０の出力端子から出力された出力発振信号Ｖout0（の発振周波数Ｆcco）を分周する。このとき、逓倍数切替信号で示された逓倍数ηをカウンタ回路５９０により段階的に切り替えることによって比較クロック信号（分周発振信号Ｖout1）の周波数を徐々（段階的）に変化させる。
【０１２９】
［周波数応答の制御手法］
図１８は、実施例３の周波数制御装置５１０Ｇによる周波数応答の制御手法を説明する図である。実施例３の周波数制御装置５１０Ｇでは、カウンタ回路５９０により逓倍設定信号を段階的に切り替えて分周部６２０に入力する。ここで、カウンタ回路５９０は離散時間で動作（アップカウント或いはダウンカウント）を行なうが、位相周波数比較部６３０に入力される基準クロックを動作クロックとしてカウンタ回路５９０を動作させることにより、図１８に示すように、逓倍数を連続的（離散時間で動作するので実際には段階的）に切り替えることができる。実施例３においても、デジタルフィルタを使用して逓倍設定信号を段階的に切り替える実施例１及び実施例２と同様の効果が得られる。
【０１３０】
＜周波数制御装置の適用例＞
次に、前記実施形態で説明したクロック生成部５１２及び周波数制御部５１４を具備した周波数制御装置５１０が適用される各種の装置・機器について説明する。
【０１３１】
［適用例１：固体撮像装置］
図１９は、本開示で提案する技術（前記実施形態で提案した技術）が適用される固体撮像装置の一実施形態であるＣＭＯＳ型の固体撮像装置（ＣＭＯＳイメージセンサ）の基本構成図である。固体撮像装置も半導体装置の一例である。固体撮像装置１は、画像を撮像する撮像部として機能するもので、複数個の単位画素３が２次元マトリクス状に配列された画素アレイ部１０を有する。単位画素３からは、列ごとに垂直信号線１９を介して画素信号電圧Ｖｘが出力される。垂直信号線１９の一端がカラム部２６側に延在するとともに、その経路において、読出電流源部２４が接続され動作電流（読出電流）が垂直信号線１９に供給される。固体撮像装置１は更に、駆動制御部７、単位画素３に画素信号読出用の動作電流（読出電流）を供給する読出電流源部２４と、カラム部２６にＡＤ変換用の参照信号SLP_ADCを供給する参照信号生成部２７と、出力部２８を備えている。
【０１３２】
駆動制御部７は、水平転送部１１と、垂直走査部１４と、通信・タイミング制御部２０とを備えている。水平転送部１１は、通信・タイミング制御部２０からの制御信号ＣＮ２に応答して列の走査を開始し、データ転送動作時に読み出すべきデータのカラム位置を指示しつつカラム部２６で取得される画素データを水平方向へ転送する。垂直走査部１４は、行アドレスや行走査を制御する機能を持ち、通信・タイミング制御部２０からの制御信号ＣＮ１に応答して画素アレイ部１０の行を選択し、その行に必要なパルスを供給する。
【０１３３】
カラム部２６は、ＣＤＳ（Correlated Double Sampling；相関２重サンプリング）処理やデジタル変換を行なうＡＤ変換部２５０が列並列に設けられている。具体的には、カラム部２６には、比較部２５２、カウント動作期間制御部２５３、計数部２５４が設けられ、それぞれの１列分の機能部の集合でＡＤ変換部２５０が構成される。単位画素３は、行選択のための行制御線１５を介して垂直走査部１４と、また垂直信号線１９を介してカラム部２６の垂直列ごとに設けられているＡＤ変換部２５０と、それぞれ接続されている。
【０１３４】
通信・タイミング制御部２０は、クロック変換部２０ａ及びシステム制御部２０ｂを有する。クロック変換部２０ａは、端子５ａを介して入力されるマスタークロックCLK_MSに基づき、マスタークロックCLK_MSよりも高速周波数のパルスを生成する逓倍回路を内蔵しており、カウントクロックＣＫcnt1やカウントクロックＣＫdac1等の内部クロックを生成する。システム制御部２０ｂは、通信機能と各部を制御する制御機能を持つ。
【０１３５】
カラム部２６におけるＡＤ変換処理としては、本出願人が種々提案している参照信号比較型のＡＤ変換方式を採用する。このため、参照信号生成部２７は、ＤＡ変換部２７０（ＤＡＣ；Digital Analog Converter）を有し、通信・タイミング制御部２０からの制御データＣＮ４で示される初期値からカウントクロックＣＫdac1に同期して、制御データＣＮ４で示される傾き（変化率）の参照信号SLP_ADCを生成する。各列のＡＤ変換部２５０は、比較処理部３２２、カウンタ制御信号生成部３３２、計数処理部３５１を備える。各ＡＤ変換部２５０の比較処理部３２２の集合で比較部２５２が構成される。各ＡＤ変換部２５０のカウンタ制御信号生成部３３２の集合でカウント動作期間制御部２５３が構成される。各ＡＤ変換部２５０の計数処理部３５２の集合で計数部２５４が構成される。通信・タイミング制御部２０から各ＡＤ変換部２５０の計数処理部３５１には、計数処理部３５１がダウンカウントモードで動作するのかアップカウントモードで動作するのかや、初期値Ｄiniの設定やリセット処理等、その他の制御情報を指示する制御信号ＣＮ５が入力されている。計数処理部３５１のクロック端CKには、他の計数処理部３５１のクロック端CKと共通に通信・タイミング制御部２０からカウントクロックＣＫcnt1が入力される。
【０１３６】
比較処理部３２２の一方の入力端子（＋）は、他の比較処理部３２２の入力端子（＋）と共通に、参照信号生成部２７で生成される参照信号SLP_ADCが入力される。比較処理部３２２の他方の入力端子（−）には、それぞれ対応する垂直列の垂直信号線１９が接続され、画素アレイ部１０からの画素信号電圧Ｖｘが個々に入力される。比較部２５２（比較処理部３２２）は、参照信号生成部２７（ＤＡ変換部２７０）で生成された参照信号SLP_ADCと選択行の単位画素３から垂直信号線１９（Ｈ１，Ｈ２，…，Ｈｈ）を経由し得られるアナログの画素信号電圧Ｖｘとを比較する。比較処理部３２２は、参照信号SLP_ADCと画素信号電圧Ｖｘが一致したとき比較パルスCo（コンパレート出力）を反転する。カウンタ制御信号生成部３３２は、比較出力Coと通信・タイミング制御部２０からの制御情報に基づきカウントイネーブル信号ENを生成して計数処理部３５１に供給し、計数処理部３５１のカウント動作期間を制御する。計数処理部３５１は、カウント動作期間において計数処理を行ない、当該期間の経過後にカウント結果を保持する。
【０１３７】
個々のＡＤ変換部２５０（詳しくは計数処理部３５１）の出力側は水平転送部１１と接続される。尚、いわゆるパイプライン水平転送を可能にするため、計数処理部３５１の後段に、計数処理部３５１の保持したカウント結果を保持するラッチを具備したメモリ装置としてのデータ記憶部を備える構成を採ることもできる。ラッチは、決められたタイミングで計数処理部３５１から出力されたカウントデータを保持・記憶する。パイプライン水平転送とは、ＡＤ変換部２５０でのカラム処理（ＡＤ変換やＣＤＳ処理）と画素データの水平転送を並行して行なう処理のことである。
【０１３８】
出力部２８は、信号増幅部４０２（センスアンプＳ・Ａ）と、固体撮像装置１と外部とのインタフェース機能をなすデジタルインタフェース部４０６（ＤＩＦ）とを有する。信号増幅部４０２は、水平転送部１１との間のデータ転送用の信号線（転送配線）である水平信号線１８上の信号（デジタルデータではあるが小振幅）を検出する。出力部２８は、信号増幅部４０２とデジタルインタフェース部４０６との間に、各種のデジタル演算処理を行なうデジタル演算部４０４（ＳＩＧ）を必要に応じて設けてもよい。デジタルインタフェース部４０６は、信号増幅部４０２と外部回路の間に介在し外部回路とのインタフェース機能をなす。デジタルインタフェース部４０６の出力は出力端５ｃに接続されており、映像データが後段回路に出力される。
【０１３９】
ここで例えば、読出しモードに関わらず、カウントクロックＣＫcnt1やカウントクロックＣＫdac1等の内部クロックの周波数変更が必要となることがある。例えば、１水平走査期間を変更する場合や参照信号SLP_ADCの傾きを変更する場合やビット分解能を変更する場合等である。そこで、クロック変換部２０ａにおける逓倍回路として、前述の周波数制御装置５１０が使用される。周波数制御装置５１０を使用することで、ハンチング現象を起こすことなく高速に周波数を変更することができるし、その際には、撮像信号を途切れることなく出力し続けることができる。
【０１４０】
更には、画素アレイ部１０の全ての単位画素３の情報を必要とする全素子モード（通常モードとも称する）以外に、所定の間隔ごとの単位画素３の情報を必要とする間引きモードや、特定領域の単位画素３の情報を必要とする切出しモード等、一部の単位画素３の情報のみを必要とするモード（素子選択モードと称する）が知られている。水平転送部１１では、素子選択モードが指定されると、間引きモードや切出しモード等に応じた一部の単位画素３の情報のみを水平転送する部分読出し処理を行なう。このような各種の読出しモードに応じて、カウントクロックＣＫcnt1やカウントクロックＣＫdac1等の内部クロックの周波数変更が必要となることもある。そこで、クロック変換部２０ａにおける逓倍回路として、前述の周波数制御装置５１０が使用される。周波数制御装置５１０を使用することで、周波数のハンチング現象を起こすことなく高速に読出しモードを変更することができるし、撮像信号を途切れることなく出力し続けることができる。
【０１４１】
［適用例２：撮像装置（その１）］
図２０は、本開示で提案する技術（前記実施形態で提案した技術）が適用される電子機器の一例である画像処理装置の概略構成を示す図である。画像処理装置５０１は、画像を取得（撮像）する固体撮像装置５０２と、固体撮像装置５０２で取得された画像に対して予め定められた画像処理を行なう画像処理部５０３と、画像処理部５０３に基準クロックやその他の動作クロックを供給するＰＬＬダイナミック逓倍切替装置５０４とを備えている。固体撮像装置５０２は、前述のＣＭＯＳ型の固体撮像装置１に限らずＣＣＤ型等、他の撮像デバイスを使用してもよい。ＰＬＬダイナミック逓倍切替装置５０４としては、前述の周波数制御装置５１０を使用する。
【０１４２】
ＰＬＬダイナミック逓倍切替装置５０４に備えられた周波数制御装置５１０は、固体撮像装置５０２から画像処理部５０３に撮像画像を読み出す読出しモードを変更する際に、画像処理部５０３に供給している基準クロックやその他の動作クロックの周波数を段階的に切り替える。これにより、高速に読出しモードを変更することができるし、処理済み画像を途切れることなく外部に出力し続けることができる。
【０１４３】
［適用例３：撮像装置（その２）］
図２１は、本開示で提案する技術（前記実施形態で提案した技術）が適用される電子機器の一例である撮像装置の概略構成図である。画像を撮像する撮像部として前述のＣＭＯＳ型の固体撮像装置１を使用しているがＣＭＯＳ型に限らずＣＣＤ型等、他の撮像デバイスを使用してもよい。
【０１４４】
撮像装置８は、撮影レンズ８０２、光学ローパスフィルタ８０４、色フィルタ群８１２、画素アレイ部１０、駆動制御部７、カラム部２６、参照信号生成部２７、カメラ信号処理部８１０を備えている。図中に破線で示すように、光学ローパスフィルタ８０４と合わせて、赤外光成分を低減させる赤外光カットフィルタ８０５を設けることもできる。カラム部２６の後段に設けられたカメラ信号処理部８１０は、撮像信号処理部８２０と、撮像装置８の全体を制御する主制御部として機能するカメラ制御部９００を有する。撮像信号処理部８２０は、信号分離部８２２と、色信号処理部８３０と、輝度信号処理部８４０と、エンコーダ部８６０を有する。
【０１４５】
カメラ制御部９００は、マイクロプロセッサ９０２（microprocessor）、読出専用の記憶部であるＲＯＭ９０４（Read Only Memory）、ＲＡＭ９０６（Random Access Memory）、クロック生成部５１２と同様のクロック生成部９０９、図示を割愛したその他の周辺部材を有している。マイクロプロセッサ９０２は、コンピュータが行なう演算と制御の機能を超小型の集積回路に集約させたＣＰＵ（Central Processing Unit）を代表例とする電子計算機の中枢をなすものと同様である。ＲＡＭ９０６は、随時書込み及び読出しが可能であるとともに揮発性の記憶部の一例である。マイクロプロセッサ９０２、ＲＯＭ９０４、及びＲＡＭ９０６を纏めて、マイクロコンピュータ（microcomputer）とも称する。クロック生成部９０９から撮像信号処理部８２０には、その動作を規定する各種のタイミング信号が供給されている。
【０１４６】
カメラ制御部９００は、システム全体を制御するものであり、カウントクロックＣＫcnt1及びカウントクロックＣＫdac1の周波数や、参照信号SLP_ADCの傾き等を調整する機能を有している。ＲＯＭ９０４にはカメラ制御部９００の制御プログラム等が格納されているが、特に本例では、カメラ制御部９００によって、参照信号比較型のＡＤ変換処理を制御するためのプログラムの他に、動作モード切替処理を制御するためのプログラムも格納されており、例えば周波数制御信号として逓倍数切替信号を生成してクロック生成部９０９に供給する。ＲＡＭ９０６にはカメラ制御部９００が各種処理を行なうためのデータ等が格納されている。カメラ制御部９００は、メモリカード等の記録媒体９２４を挿脱可能に構成し、又、インターネット等の通信網との接続が可能に構成している。例えば、カメラ制御部９００は、マイクロプロセッサ９０２、ＲＯＭ９０４、ＲＡＭ９０６の他に、メモリ読出部９０７及び通信Ｉ／Ｆ（インタフェース）９０８を備える。
【０１４７】
記録媒体９２４は、マイクロプロセッサ９０２にソフトウェア処理をさせるためのプログラムデータや、輝度信号処理部８４０からの輝度系信号に基づく測光データＤＬの収束範囲や露光制御処理（電子シャッタ制御を含む）を登録する等のために利用される。特に、本実施形態では、水平方向の部分読出し処理を行なうための各種の制御情報の設定値等の様々なデータを登録するためにも利用される。メモリ読出部９０７は、記録媒体９２４から読み出したデータをＲＡＭ９０６に格納（インストール）する。通信Ｉ／Ｆ９０８は、インターネット等の通信網との間の通信データの受け渡しを仲介する。
【０１４８】
撮像装置８は、駆動制御部７及びカラム部２６を、画素アレイ部１０と別体にしてモジュール状のもので示しているが、これらが画素アレイ部１０と同一の半導体基板上に一体的に形成されたワンチップものを利用してもよい。図は、画素アレイ部１０や駆動制御部７やカラム部２６や参照信号生成部２７やカメラ信号処理部８１０の他に、撮影レンズ８０２、光学ローパスフィルタ８０４、或いは赤外光カットフィルタ８０５等の光学系をも含む状態で撮像装置８を示している。この態様は、これらを纏めてパッケージングされた撮像機能を有するモジュール状の形態とする場合に好適である。このような撮像装置８は、「撮像」を行なうための、例えば、カメラや撮像機能を有する携帯機器等の電子機器として提供される。「撮像」は、通常のカメラ撮影時の像の撮り込みだけではなく、広義の意味として、指紋検出や、タッチパネル等の物理量分布検知半導体装置或いは物理情報取得装置（物理量分布検知装置）において物理量分布として圧力を利用して像情報を取得すること等も含む。
【０１４９】
このような構成の撮像装置８も、前述の周波数制御装置５１０の機能を利用した動作モード切替処理を適用することができる。例えば、マイクロプロセッサ９０２がソフトウェア処理により逓倍数切替信号生成部５６０Ｅ或いは逓倍数切替信号生成部５６０Ｆと同様にローパスフィルタの特性を持ったデジタルフィルタ機能により逓倍数切替信号を生成することで、実施例１或いは実施例２と同様の作用効果が得られる。或いは、マイクロプロセッサ９０２がソフトウェア処理により逓倍数切替信号生成部５６０Ｇと同様にカウンタ機能により逓倍数切替信号を生成することで、実施例３と同様の作用効果が得られる。何れにしても、固体撮像装置１からの撮像出力を、画像処理部の一例である撮像信号処理部８２０において処理するに当たり、読出しモードを変更する際に、撮像信号処理部８２０に供給しているクロック生成部９０９からのタイミング信号の周波数を段階的に切り替えることができる。これにより、周波数のハンチング現象を起こすことなく高速に読出しモードを変更することができるし、処理済み画像を途切れることなく、撮像信号処理部８２０から外部に出力し続けることができる。
【０１５０】
［適用例４：その他の電子機器］
図２２は、本開示で提案する技術（前記実施形態で提案した技術）が適用される他の電子機器の一例を説明する図である。
【０１５１】
前記実施形態で提案したクロック生成部５１２及び周波数制御部５１４を具備した周波数制御装置５１０の技術は、ゲーム機、電子ブック、電子辞書、携帯電話機等の各種の電子機器において、クロック信号の周波数を制御する（例えば周波数切替えを行なう）際に、周波数応答のハンチング現象を抑制するために適用することができる。
【０１５２】
例えば、図２２（Ａ）は、電子機器７００が、画像表示装置の一例である表示モジュール７０４（液晶表示装置や有機ＥＬ表示装置）を利用したテレビジョン受像機７０２の場合の外観例を示す図である。テレビジョン受像機７０２は、台座７０６に支持されたフロントパネル７０３の正面に表示モジュール７０４を配置した構造となっており、表示面にはフィルターガラス７０５が設けられている。図示しないが、テレビジョン受像機７０２には、クロック生成部及び周波数制御部を具備した周波数制御装置が備えられており、クロック生成部で生成されたクロック信号を動作クロックとして動作する。ここで例えば、クロック信号の周波数を切り替える際に、前記実施形態で説明した周波数制御装置５１０と同様の技術がそのまま適用できる。
【０１５３】
図２２（Ｂ）は、電子機器７００がデジタルカメラ７１２の場合の外観例を示す図である。デジタルカメラ７１２は、表示モジュール７１４、コントロールスイッチ７１６、シャッターボタン７１７、その他を含んでいる。図示しないが、デジタルカメラ７１２には、固体撮像装置の他に、クロック生成部及び周波数制御部を具備した周波数制御装置が備えられており、クロック生成部で生成されたクロック信号を動作クロックとして動作する。ここで例えば、クロック信号の周波数を切り替える際に、前記実施形態で説明した周波数制御装置５１０と同様の技術がそのまま適用できる。
【０１５４】
図２２（Ｃ）は、電子機器７００がビデオカメラ７２２の場合の外観例を示す図である。ビデオカメラ７２２は、本体７２３の前方に被写体を撮像する撮像レンズ７２５が設けられ、さらに、表示モジュール７２４や撮影のスタート／ストップスイッチ７２６等が配置されている。図示しないが、ビデオカメラ７２２には、固体撮像装置の他に、クロック生成部及び周波数制御部を具備した周波数制御装置が備えられており、クロック生成部で生成されたクロック信号を動作クロックとして動作する。ここで例えば、クロック信号の周波数を切り替える際に、前記実施形態で説明した周波数制御装置５１０と同様の技術がそのまま適用できる。
【０１５５】
図２２（Ｄ）は、電子機器７００が携帯電話機７３２の場合の外観例を示す図である。携帯電話機７３２は、折り畳み式であり、上側筐体７３３ａ、下側筐体７３３ｂ、表示モジュール７３４ａ、サブディスプレイ７３４ｂ、カメラ７３５、連結部７３６（この例ではヒンジ部）、ピクチャーライト７３７等を含んでいる。携帯電話機７３２は、カメラ７３５を備えており、画像撮影装置付きの携帯電話機（いわゆるカメラ付き携帯電話機）となっている。図示しないが、携帯電話機７３２には、カメラ７３５の他に、画像処理を行なう画像処理部及び無線通信を行なう無線部、並びに、クロック生成部及び周波数制御部を具備した周波数制御装置が備えられており、クロック生成部で生成されたクロック信号を動作クロックとして動作する。ここで例えば、カメラ７３５で撮像した画像に関しての読出しモードの変更のためにクロック信号の周波数を切り替える際に、前記実施形態で説明した周波数制御装置５１０と同様の技術がそのまま適用できる。携帯電話機７３２では、イメージセンサからの撮像画像の読出しモードの変更が多く、前記実施形態で説明した周波数制御装置５１０を適用することで得られる作用効果は大きい。
【０１５６】
図２２（Ｅ）は、電子機器７００がコンピュータ７４２の場合の外観例を示す図である。コンピュータ７４２は、下型筐体７４３ａ、上側筐体７４３ｂ、表示モジュール７４４、Ｗｅｂカメラ７４５、キーボード７４６等を含んでいる。コンピュータ７４２は、Ｗｅｂカメラ７４５を備えており、画像撮影装置付きのコンピュータとなっている。図示しないが、コンピュータ７４２には、Ｗｅｂカメラ７４５の他に、無線通信を行なう無線部、並びに、クロック生成部及び周波数制御部を具備した周波数制御装置が備えられており、クロック生成部で生成されたクロック信号を動作クロックとして動作する。ここで例えば、Ｗｅｂカメラ７４５で撮像した画像に関しての読出しモードの変更のためにクロック信号の周波数を切り替える際に、前記実施形態で説明した周波数制御装置５１０と同様の技術がそのまま適用できる。
【０１５７】
以上、本明細書で開示する技術について実施形態を用いて説明したが、請求項の記載内容の技術的範囲は前記実施形態に記載の範囲には限定されない。本明細書で開示する技術の要旨を逸脱しない範囲で前記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本明細書で開示する技術の技術的範囲に含まれる。前記の実施形態は、請求項に係る技術を限定するものではなく、実施形態の中で説明されている特徴の組合せの全てが、本明細書で開示する技術が対象とする課題の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の技術が含まれており、開示される複数の構成要件における適宜の組合せにより種々の技術を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、本明細書で開示する技術が対象とする課題と対応した効果が得られる限りにおいて、この幾つかの構成要件が削除された構成も、本明細書で開示する技術として抽出され得る。
【符号の説明】
【０１５８】
１…固体撮像装置、５００…電子機器、５０１…画像処理装置、５０２…固体撮像装置、５０３…画像処理部、５０４…ＰＬＬダイナミック逓倍切替装置、５１０…周波数制御装置、５１２…クロック生成部（クロック生成回路）、５１４…周波数制御部、５４０…信号処理部、５６０…逓倍数切替信号生成部、５７０…ＦＩＲフィルタ、５８０…ＩＩＲフィルタ、５９０…カウンタ回路、６１０…発振部、６１６…発振制御部、６２０…分周部、６２６…分周部、６３０…位相周波数比較部、６５０…ループフィルタ部、６５１…チャージポンプ部、６５２…フィルタ回路、７００…電子機器、９０２…マイクロプロセッサ、９０９…クロック生成部（クロック生成回路）
【図１】
2012161051.tif 000006
【図２】
2012161051.tif 000007
【図３】
2012161051.tif 000008
【図４】
2012161051.tif 000009
【図５】
2012161051.tif 000010
【図６】
2012161051.tif 000011
【図７】
2012161051.tif 000012
【図８】
2012161051.tif 000013
【図９】
2012161051.tif 000014
【図１０】
2012161051.tif 000015
【図１１】
2012161051.tif 000016
【図１２】
2012161051.tif 000017
【図１３】
2012161051.tif 000018
【図１４】
2012161051.tif 000019
【図１５】
2012161051.tif 000020
【図１６】
2012161051.tif 000021
【図１７】
2012161051.tif 000022
【図１８】
2012161051.tif 000023
【図１９】
2012161051.tif 000024
【図２０】
2012161051.tif 000025
【図２１】
2012161051.tif 000026
【図２２】
2012161051.tif 000027