(57)【要約】【課題】本発明の電源を搭載する装置の小型化と薄型化を達成するために充分な、印加電圧と突入電流の低減、出力電圧変動とスイッチング損失の抑制、コンデンサ容量の削減と、電源効率の向上、そして高調波抑制機能と瞬停補償機能を備えたスイッチング電源を提供する。【解決手段】力率改善機能を持ち、絶縁された直流を出力するスイッチング電源であって、入力電圧のゼロクロス付近と商用交流の停電時に１次側平滑コンデンサの放電を阻止する向きに入れられたスイッチング素子を制御すること、および３次巻線の出力側と前記１次側平滑コンデンサとの間に入れられたスイッチング素子で充電電流を制御してコンデンサを昇圧充電するという二つのスイッチング素子の制御を、互いに排他的に行う。【選択図】図１
2012125090.tif 000002
【特許請求の範囲】
【請求項１】
交流電力を入力して、該交流電力とは絶縁された直流電力を出力するスイッチング電源であって、
前記交流電力を整流して平滑する第１整流平滑手段と、
１次巻線と２次巻線と３次巻線とを少なくとも有する絶縁トランスと、
前記２次巻線に接続され、該２次巻線の交流電力を直流電力に整流し平滑して出力する第２整流平滑手段と、
前記第１整流平滑手段の直流側端子と前記１次巻線との間に接続された第１のスイッチング素子と、
前記１次巻線に並列に接続され、第２のスイッチング素子を有する突入電流抑制手段と、
前記第１整流平滑手段の直流側に接続された電荷蓄積手段と、
前記第１整流平滑手段の直流側に前記電荷蓄積手段の放電を阻止するように直列接続された第３のスイッチング素子と、
前記電荷蓄積手段を３次巻線からの電力によって昇圧充電するための充電回路と、
前記充電回路と前記電荷蓄積手段との間に接続され、前記充電回路の充電電流を制御する第４のスイッチング素子と、
前記第１、第２、第３、第４のスイッチング素子を制御して、入力する前記交流電力の力率を改善する力率改善制御手段と、
前記交流電力の停電を検出する停電検出手段と、
を備え、
前記停電検出手段が前記交流電力の停電を検出した際に、前記第３のスイッチング素子を制御して、予め前記電荷蓄積手段に蓄積した電荷を、前記絶縁トランスを介して前記絶縁された直流電力を出力側に放電させることを特徴とするスイッチング電源。
【請求項２】
請求項１において、
前記充電回路は、
前記３次巻線からの入力に接続されたダイオードと、
前記ダイオードと前記３次巻線とに並列に接続されたコンデンサと、
前記コンデンサから前記電荷蓄積手段への充電経路に接続されたコイルと、
を備えて構成されていることを特徴とするスイッチング電源。
【請求項３】
請求項１または請求項２において、
前記停電検出手段が前記商用交流電力の入力電圧が高いと判定した際には、前記第３のスイッチング素子を停止し、前記第４のスイッチング素子を制御して前記電荷蓄積手段の保持電圧を所定の設定値まで充電し、
前記停電検出手段が前記商用交流電力の入力電圧が低いと判定した際には、前記第４のスイッチング素子を停止し、前記第３のスイッチング素子を制御し、予め前記電荷蓄積手段に蓄積した電荷を放電して、前記絶縁トランスと前記第２整流平滑手段を介して前記絶縁された直流電力を出力側に放電、出力させることを特徴とするスイッチング電源。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記スイッチング電源を電力変換装置として搭載したことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源に関するものである。特に、交流入力電力から直流出力電力を得るとともに、交流入力電流の力率を改善する機能を備えたスイッチング電源に関するものである。
【背景技術】
【０００２】
商用交流電源（交流電力）から整流・平滑を行って直流電力を得るためには、ダイオードブリッジと平滑コンデンサを用いる構成が最も単純であるが、この構成では、電源電圧のピーク付近にしか入力電流が通流しない、いわゆるコンデンサインプット形の整流回路となり、力率の低下や入力高調波の増大をもたらすため、入力高調波の問題は国際規格で規制されている。この規格をクリアする手法として、さまざまな力率改善（ＰＦＣ：Power Factor Correction）コンバータ、あるいは高力率コンバータと称するコンバータが提案されている。
【０００３】
これらのうち最も一般的な回路は昇圧形ＰＦＣコンバータと称する回路方式であり、これは交流を整流するダイオードブリッジの直流出力の正極側と負極側の間にコイルとスイッチの直列回路を接続し、コイルとスイッチの接続点に昇圧ダイオードのアノード側を接続し、昇圧ダイオードのカソード側を出力平滑コンデンサの高電圧側に接続し、出力平滑コンデンサの低電圧側とダイオードブリッジの負極側を接続した構成の回路である。
【０００４】
また、非特許文献１には、一段方式アクティブクランプ力率改善コンバータなど、１つのコンバータにＰＦＣ機能と絶縁機能、出力電圧安定化機能を併せ持たせたスイッチング電源が開示されている。このスイッチング電源は、アクティブクランプ方式のフライバックコンバータをベースとし、商用交流を整流するダイオードブリッジの直流側にコイルを備え、このコイルの電流を不連続モードで動作させることにより力率改善動作を行う。このほかにも、ＰＦＣ機能を持つ絶縁型コンバータは、さまざまな種類の回路が提案されている。
【０００５】
また、特許文献１においては、３次巻線を備え、１次側のエネルギー源の一つとして３次巻線の出力電力を、トランスの１次巻線に直列に接続されたスイッチング素子の制御回路部分に、供給する技術が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−３０６９２７号公報
【非特許文献】
【０００７】
【非特許文献１】電子通信学会発行の信学技報ＥＥ２００２−８３
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、最も一般的な昇圧形ＰＦＣコンバータと称する回路方式は、絶縁機能を持たず、また昇圧型であることから、直流２４Ｖや１２Ｖといった電圧を得るために、ＰＦＣコンバータの後段に絶縁トランスを有する絶縁型ＤＣ−ＤＣコンバータを接続し、所望の直流電圧を得ている。したがって、この構成では直流電圧を得るまでに変換回路を通過することから、総合変換効率が低く、省エネルギーの観点で課題がある。
また、非特許文献１に示された回路方式においても、コンバータの２段構成であり、電力の変換効率は、コンバータ２段の効率の掛け算となり、総合変換効率が低下するという課題がある。
また、特許文献１において開示された技術は、全体の電源効率と、出力電圧の安定化に関して不充分という課題がある。
以上のように従来技術においては、オンオフするスイッチング素子のターンオフ時の印加電圧が高く、全体の電源効率は低く、さらには高調波抑制機能と瞬停補償機能が不充分であり、コンデンサ容量も大きいものが必要とされ、スイッチング電源が大型かつ厚型であった。
【０００９】
そこで、本発明はこのような問題点を解決するもので、その目的とするところは、本発明の電源を搭載する装置の小型化と薄型化を達成するために充分な、電気特性と形態を備えたスイッチング電源を提供することである。
【課題を解決するための手段】
【００１０】
前記の課題を解決して、本発明の目的を達成するために、本発明を以下のように構成した。
すなわち、交流電力を入力して、該交流電力とは絶縁された直流電力を出力するスイッチング電源であって、前記交流電力を整流して平滑する第１整流平滑手段と、１次巻線と２次巻線と３次巻線とを少なくとも有する絶縁トランスと、前記２次巻線に接続され、該２次巻線の交流電力を直流電力に整流し平滑して出力する第２整流平滑手段と、前記第１整流平滑手段の直流側端子と前記１次巻線との間に接続された第１のスイッチング素子と、前記１次巻線に並列に接続され、第２のスイッチング素子を有する突入電流抑制手段と、前記第１整流平滑手段の直流側に接続された電荷蓄積手段と、前記第１整流平滑手段の直流側に前記電荷蓄積手段の放電を阻止するように直列接続された第３のスイッチング素子と、前記電荷蓄積手段を３次巻線からの電力によって昇圧充電するための充電回路と、前記充電回路と前記電荷蓄積手段との間に接続され、前記充電回路の充電電流を制御する第４のスイッチング素子と、前記第１、第２、第３、第４のスイッチング素子を制御して、入力する前記交流電力の力率を改善する力率改善制御手段と、前記交流電力の停電を検出する停電検出手段と、を備え、前記停電検出手段が前記交流電力の停電を検出した際に、前記第３のスイッチング素子を制御して、予め前記電荷蓄積手段に蓄積した電荷を、前記絶縁トランスを介して前記絶縁された直流電力を出力側に放電させることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、本発明の電源を搭載する装置の小型化と薄型化を達成するために充分な、電気特性と形態を備えたスイッチング電源を提供できる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１実施形態のスイッチング電源の構成を示す回路図である。
【図２】本発明の第１実施形態のスイッチング電源の制御回路の概略構成を示すブロック図である。
【図３】本発明の第１実施形態のスイッチング電源の演算器の入出力信号を示すブロック図である。
【図４】本発明の第１実施形態のスイッチング電源の主な要素の電圧、電流、電力の動作波形を示す図である。
【図５Ａ】本発明の第１実施形態のスイッチング電源の定常時動作の電流経路を示す図であり、Ｑ１がオンの状態を示す。
【図５Ｂ】本発明の第１実施形態のスイッチング電源の定常時動作の電流経路を示す図であり、Ｑ１がターンオフした状態を示す。
【図５Ｃ】本発明の第１実施形態のスイッチング電源の定常時動作の電流経路を示す図であり、Ｑ２とＱ４がオンの状態を示す。
【図５Ｄ】本発明の第１実施形態のスイッチング電源の定常時動作の電流経路を示す図であり、Ｑ２がターンオフ、Ｑ４がオフの状態を示す。
【図６】本発明の第１実施形態のスイッチング電源の定常時動作の動作波形を示す図である。
【図７Ａ】本発明の第１実施形態のスイッチング電源の低入力電圧動作時の電流経路を示す図であり、Ｑ１とＱ３がオンの状態を示す。
【図７Ｂ】本発明の第１実施形態のスイッチング電源の低入力電圧動作時の電流経路を示す図であり、Ｑ１がターンオフ、Ｑ３がオフの状態を示す。
【図７Ｃ】本発明の第１実施形態のスイッチング電源の低入力電圧動作時の電流経路を示す図であり、Ｑ２がオンの状態を示す。
【図７Ｄ】本発明の第１実施形態のスイッチング電源の低入力電圧動作時の電流経路を示す図であり、Ｑ２がターンオフの状態を示す。
【図８】本発明の第１実施形態のスイッチング電源の低入力電圧動作時の動作波形を示す図である。
【図９】本発明の第１実施形態のスイッチング電源の停電時の動作波形を示す図である。
【図１０】本発明の第１実施形態のスイッチング電源の停電発生前後の各部波形を示す図である。
【図１１】本発明の第２実施形態のスイッチング電源における充電回路の構成を示す図である。
【図１２】本発明の第３実施形態のスイッチング電源における出力電圧検出部の構成を示し、（ａ）、（ｂ）、（ｃ）はそれぞれ構成が異なる３種を示す図である。
【図１３】本発明の第４実施形態のスイッチング電源の基板の実装図である。
【図１４】本発明の第４実施形態のスイッチング電源の基板を実装した形態を示す図である。
【発明を実施するための形態】
【００１３】
以下、本発明を実施するための形態を、図面を用いて説明する。
なお、本発明によって、本発明の電源を搭載する装置の小型化と薄型化を達成するために充分な、印加電圧と突入電流の低減、出力電圧変動とスイッチング損失の抑制、コンデンサ容量の削減と、電源効率の向上、そして高調波抑制機能と瞬停補償機能を備えたスイッチング電源を提供する。このスイッチング電源を、次に述べる実施形態によって実現する。
(第１実施形態)
本発明の第１実施形態を図１、および図２〜図９を参照して説明する。まず、第１実施形態の回路構成について述べる。
【００１４】
＜第１実施形態の回路構成＞
図１は本発明のスイッチング電源の第１実施形態の構成を示す回路図である。
図１において、交流電源１の交流電力１はダイオードブリッジ２を介して全波整流（全波整流波形１３、図４）される。ダイオードブリッジ２の直流側の正負端子間には、入力コンデンサ１６（Ｃｉｎ）が接続される。入力コンデンサ１６はフィルタ用であり、静電容量値は数μＦである。
なお、ダイオードブリッジ２（整流機能）と入力コンデンサ１６（フィルタ機能、平滑化機能）とで、第１整流平滑手段が構成されている。
ダイオードブリッジ２と入力コンデンサ１６との間の電流を、電流検出器１４が整流後の入力電流Ｉｓｎｓとして検出している。
【００１５】
また、この入力コンデンサ１６に並列に、パワーＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）５ｃとコンデンサ４（Ｃｔｋ）の直列対が接続される。
パワーＭＯＳＦＥＴ５ｃ（Ｑ３、第３のスイッチング素子）は、ＮチャンネルのパワーＭＯＳＦＥＴであり、ソースが正側の直流配線、ドレインがコンデンサ４に接続されている。なお、ＭＯＳＦＥＴのソースとドレインの関係は加わる電圧の方向によって変化するが、ここではバルクに接続した方をソースと定義する。パワーＭＯＳＦＥＴ５ｃの接続の仕方は、コンデンサ４の放電を阻止する向きとなっている。
コンデンサ４は、瞬停補償用のコンデンサ（瞬停補償コンデンサ）であり、その静電容量値は瞬停補償時間により変わるが、１００μＦ〜１０００μＦ程度である。
【００１６】
また、絶縁トランス９（Ｔｒ）は１次巻線Ｎ１、２次巻線Ｎ２、３次巻線Ｎ３を備えている。絶縁トランス９の１次巻線Ｎ１とＮチャンネルのパワーＭＯＳＦＥＴ５ａ（Ｑ１、第１のスイッチング素子）との直列対が、入力コンデンサ１６と並列に接続される。このとき、１次巻線Ｎ１の巻き始め側（図１の黒丸印側）は、入力コンデンサ１６の正側の端子と接続される。
さらに、コンデンサ８（Ｃｃｐ）とＮチャンネルのパワーＭＯＳＦＥＴ５ｂ（Ｑ２、第２のスイッチング素子）の直列対が、トランスの１次巻線Ｎ１の両端に接続される。このとき、パワーＭＯＳＦＥＴ５ａのドレインとパワーＭＯＳＦＥＴ５ｂのソースとが接続される。
コンデンサ８とパワーＭＯＳＦＥＴ５ｂの直列対は、パワーＭＯＳＦＥＴ５ａに過渡的に突入電流が流れ込むことを抑制する機能を持つ、突入電流抑制手段である。
【００１７】
絶縁トランス９の２次巻線Ｎ２の巻き終わり側（図１の黒丸印の反対側）にはダイオード１０ａ（Ｄ１）のアノードが接続され、ダイオード１０ａのカソードと２次巻線Ｎ２の巻き始め側（図１の黒丸印側）との間に出力平滑コンデンサ１１（Ｃｏ）が接続される。
ダイオード１０ａ（整流機能）と出力平滑コンデンサ１１（平滑化機能）によって第２整流平滑手段が構成されていて、絶縁トランス９の２次巻線Ｎ２から得られる交流電力を直流電力に変換する。
出力平滑コンデンサ１１の両端には負荷１２が接続され、出力平滑コンデンサ１１の直流電力が負荷１２に供給される。
【００１８】
さらに、絶縁トランス９の３次巻線Ｎ３に、コンデンサ（瞬停補償コンデンサ）４を充電するための充電回路１５が接続され、コンデンサ４の負側の端子と、充電回路１５の出力端のうち電流の吸い込み口にあたる負側の端子との間に、パワーＭＯＳＦＥＴ５ｄ（Ｑ４、第４のスイッチング素子）を接続される。
このときパワーＭＯＳＦＥＴ５ｄのドレインはコンデンサ４の負側に、ソースは充電回路１５の負側の端子に接続される。パワーＭＯＳＦＥＴ５ｄは、ＮチャンネルのパワーＭＯＳＦＥＴであり、充電回路１５による瞬停補償コンデンサ４への充電電流を制御する。
【００１９】
なお、充電回路１５と瞬停補償コンデンサ４は、絶縁トランス９の３次巻線Ｎ３から電力を得るが、３次巻線Ｎ３の巻数を多くして、電圧を適度に高くすることにより、瞬停補償コンデンサ４の静電容量を小さく抑えることができる。また、瞬停補償コンデンサ４によって出力平滑コンデンサ１１の出力電圧低下を抑えることができる。したがって、この構成により、瞬停補償コンデンサ４と出力平滑コンデンサ１１の小型化が図れる。
また、充電回路１５を備え、後記するように瞬停補償コンデンサ４への充電電流を制御することにより、従来の技術において用いられていた初期充電回路の削除が可能となる。
【００２０】
第１実施形態においては、２次側の負荷１２への供給電圧は２４Ｖで設計されているが、負荷１２は実際には液晶テレビのバックライト、論理回路、チューナなどを想定しており、それぞれインバータやＤＣ−ＤＣコンバータを介して、それぞれの負荷に接続される。このため、出力電圧（供給電圧）２４Ｖの精度は、負荷が直接接続される構成よりも緩く設定することが可能であり、本実施形態における出力電圧（供給電圧）の精度は±１０％程度である。
【００２１】
なお、図１においては、パワーＭＯＳＦＥＴ５ａ、５ｂ、５ｃ、５ｄ（Ｑ１〜Ｑ４）のゲート電位、つまりオンオフ（ＯＮ、ＯＦＦ）を制御するコントローラ（制御回路ブロック）は図示されていない。しかしながら、演算器（コントローラ）５１（図３）がパワーＭＯＳＦＥＴ５ａ、５ｂ、５ｃ、５ｄを制御（制御回路ブロック、図２）することによって、交流電力１から負荷１２へ供給する直流電力が変換され、かつ変換される過程における高調波を除去し、力率を改善する動作が行われる。
なお、制御回路ブロック（図２）とコントローラ５１（図３）については後記する。
また、以下の説明において、パワーＭＯＳＦＥＴ５ａ、５ｂ、５ｃ、５ｄをそれぞれ単にスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４と適宜、表記する。
【００２２】
また、図１においては、停電検出器（停電検出手段）２１（図２）が図示されていない。停電検出器２１については後記する。
【００２３】
また、図１において、電流検出器１４によって、整流後の入力電流Ｉｓｎｓが検出される。また、図示されていない電圧検出器によって、全波整流された入力電圧波形Ｖａｃ、出力電圧（Ｖｏｕｔ）１１、瞬停補償用のコンデンサ４の電圧である瞬停補償容量電圧Ｖｔｋが測定される。
【００２４】
≪制御回路ブロック≫
図２は、第１実施形態のスイッチング電源の制御回路の概略構成を示すブロック図である。
図２において、本実施形態の検出系は、前記したように、少なくとも全波整流された入力電圧（入力電圧波形、全波整流波形）１３（図２、図１、Ｖａｃ）と、整流後の入力電流Ｉｓｎｓと、出力電圧Ｖｏｕｔ（図２、図１）、及び、瞬停補償用のコンデンサ４（図１）の電圧（瞬停補償容量電圧Ｖｔｋ、図２）の４つの値を検出して用いている。
【００２５】
このうち、電圧系の値は応答に時間的なマージンがあるため、検出回数を制御サイクルの数回に１度のように間引いて実施してもよいが、電流については可能な限り短いサイクルで取得することが望ましい。
前記の各取得値は、コントローラ５１（図３）内部で演算し、４つのスイッチング素子Ｑ１〜Ｑ４をそれぞれ制御するパルス幅制御信号を出力する。これらの出力信号は、直接またはドライバＩＣなどを用いて間接的に、前記パワーＭＯＳＦＥＴ５ａ〜５ｄのゲート端子に印加することで、図１の回路が動作する。
【００２６】
≪制御フロー≫
スイッチング電源の制御において、デジタル制御とアナログ制御があるが、以下にアナログ回路で構成した場合を例に、その基本的な制御フローを図２を参照して説明する。
図２において、入力電圧Ｖｉｎは商用交流である交流電力１の電圧であり、これが停電検出器２１に入力される。停電検出器２１の出力はスイッチ１９ａに接続される。
出力電圧Ｖｏｕｔは、アンプ２０ａおよびアンプ２０ｂの反転入力に接続される。アンプ２０ａおよびアンプ２０ｂの非反転入力には、出力電圧指令値が入力される。アンプ２０ａの出力は乗算器２２ａに接続される。乗算器２２ａには入力電圧波形Ｖａｃも入力される。そして乗算器２２ａの出力はアンプ２０ｃの非反転入力に接続される。アンプ２０ｃの反転入力には整流後の入力電流Ｉｓｎｓを電圧に変換した信号が入力される。アンプ２０ｃの出力は、スイッチ１９ａの一方の端子に接続される。
【００２７】
また、アンプ２０ｂの出力は、スイッチ１９ａのもう一方の端子に接続される。スイッチ１９ａは、このようにアンプ２０ｂとアンプ２０ｃの出力を、停電検出器２１の出力に応じて切り替えるもので、定常時（通電時）と停電時の動作を切り替える働きを有する。
また、スイッチ１９ａはＰＷＭ（Pulse Width Modulation）コンパレータ２７ａの正入力に接続される。このＰＷＭコンパレータ２７ａの負入力には、三角波発生器２５が接続される。なお、図２では三角波発生器２５を「三角波」と表記している。また、ＰＷＭコンパレータ２７ａを「ＰＷＭ ＣＭＰ」と表記している。
ＰＷＭコンパレータ２７ａの出力は、ドライバ２９ａを介してスイッチング素子Ｑ１、すなわちパワーＭＯＳＦＥＴ５ａのゲートに接続される。また、ＰＷＭコンパレータ２７ａの出力はＮＯＴ回路２８、ドライバ２９ｂを介してスイッチング素子Ｑ２、すなわちパワーＭＯＳＦＥＴ５ｂのゲートに接続される。
【００２８】
さらに、ＰＷＭコンパレータ２７ａの出力は、停電検出器２１の出力とともに乗算器２２ｂに接続され、乗算器２２ｂの出力がドライバ２９ｃに入力される。そしてドライバ２９ｃの出力はスイッチング素子Ｑ３、すなわちパワーＭＯＳＦＥＴ５ｃのゲートに接続される。
瞬停補償コンデンサ４の電圧である瞬停補償容量電圧Ｖｔｋは、コンパレータ２７ｂの正入力に接続され、同じく負入力に接続された参照値の上限値（瞬停補償容量電圧値Ｖｔｋ＿ｌｉｍ）と比較される。そして、上限値以下であれば、その出力を乗算器２２ｃに入力することで、ドライバ２９ｄがスイッチング素子Ｑ４すなわちパワーＭＯＳＦＥＴ５ｄのゲートに、スイッチング素子Ｑ２と同位相のパルス信号を出力する。
なお、デジタル制御であれば、停電検出信号は入力電圧波形Ｖａｃの値を判定して生成することが可能であり、その方が回路をより簡略化できる。
【００２９】
≪演算器≫
図３は、第１実施形態のスイッチング電源の演算器の入出力信号を示すブロック図である。
図３においては、演算器、つまりコントローラ５１には、入力電圧Ｖｉｎ（もしくは全波整流された入力電圧波形Ｖａｃ）、入力電流Ｉｓｎｓ（整流後の入力電流Ｉｓｎｓ）、出力電圧Ｖｏ、および瞬停補償容量電圧Ｖｔｋの各信号が入力し、それらの情報を基にコントローラ５１が状況、状態を判断してスイッチング素子Ｑ１〜Ｑ４の制御信号の各スイッチング素子Ｑ１〜Ｑ４のパルス幅制御波形を決定し、出力することを示している。
【００３０】
図３で示した演算器、つまりコントローラ５１は図２で示した制御回路の一部である。
コントローラ５１を構成するコントローラＩＣにはＦＰＧＡ（Field-Programmable Gate Array）やＡＳＩＣ（Application Specific Integrated Circuit）、ＤＳＰ（Digital Signal Processor）などを用いてもよいし、安価なマイコンを用いることも可能である。
実際の製品（部品）としてのコントローラＩＣは様々にあり、内蔵される機能は様々である。コントローラＩＣ（コントローラ５１）として、どのようなＩＣの部品を用いるかにより、図２の制御回路におけるコントローラＩＣの担当する機能は異なり、それとともに図２における制御回路ブロックの構成は異なる。
【００３１】
例えば、図２における出力電圧Ｖｏｕｔや入力電圧波形Ｖａｃなどの入力信号は、図１２に後記するような検出回路で検出するが、検出部におけるＡＤＣ（Analog to Digital Converter、アナログ・デジタル変換器ＩＣ）を内蔵するものは、直接アナログ信号を受信し、ＡＤＣを内蔵していないものは、コントローラＩＣの外部で別途備えたＡＤＣによってデジタル信号に変換したものを、コントローラＩＣで受信する構成となる。
【００３２】
また、後述するように、本発明ではさらに、入力電圧が高く、充分な入力電流が得られる位相と、入力電圧が低く、入力電流が殆ど得られない位相（いわゆるゼロクロス付近）とで動作条件を切り替えるため、デジタル制御が好適である。したがって、実際には、図３で説明したような動作を各検出値に応じて演算処理を実施し、各ゲートの制御信号を出力する。
【００３３】
＜商用交流の入力電圧と入力電流の関係＞
図４は第１実施形態のスイッチング電源の主な要素の電圧、電流、電力の動作波形を示す図である。
図４において、商用交流（交流電力）の入力電圧Ｖｉｎと入力電流Ｉｉｎ、および入力電力Ｐｉｎとの関係を示す。
定常時（停電はしていない時）の動作は、交流電力１（図１）の入力電圧Ｖｉｎに対して、ダイオードブリッジ２（図１）の整流手段によって、全波整流された入力電圧波形（全波整流波形）Ｖａｃが入力コンデンサ１６（図１）に伝達される。
【００３４】
ここで、図３に説明したような処理に従い、入力高調波の規格を満足させるための力率改善を実施すると、入力電流波形は図４の入力電流Ｉｉｎのような略正弦波状の波形となるように制御できる。なお、力率改善のより具体的な方法については後記する。
電力は電圧と電流との積に比例することから、入力電力波形もまた、入力電力Ｐｉｎのような略正弦波状の波形を示す。つまり、入力電圧１３の絶対値が小さい場合には、入力電力が０か極めて小さい位相が存在する。
【００３５】
定常時の期間について、入力電圧Ｖｉｎの絶対値が大きく、入力電力Ｐｉｎ≠０の期間を期間Ａ、入力電圧Ｖｉｎの絶対値が小さく０Ｖを通過するいわゆるゼロクロス近傍の期間を期間Ｂ、瞬停期間を期間Ｃ、とそれぞれ称して以後の説明を続ける。
なお、本実施形態では瞬停期間の期間Ｃで、停電検出および検出時の出力電圧補償動作を行う。
また、実際には期間Ａと期間Ｂの境界は動作条件により変動の余地があり、厳密に規定しうるものではないため、全波整流後の入力電圧波形Ｖａｃに任意の閾値を設定し、その閾値との比較によって、期間Ａか期間Ｂかを判定する。
【００３６】
１次側から２次側へ電力を送る際の送出電力波形は、図４の２次側送出電力Ｐｔのように、期間Ａにおける入力電力Ｐｉｎと、期間Ｂの瞬停補償コンデンサ４（Ｃｔｋ、図１）からの供給分を加算した波形となる。
ここで、瞬停補償コンデンサ４（Ｃｔｋ、図１）の電圧は、定常的に上限電圧（ここでは２２０Ｖとする）に保持されているが、期間Ｂの操作で低下するため、続く期間Ａの時間にスイッチング素子Ｑ４を制御して３次巻線からの出力による充電を実施し、再び上限電圧まで充電してから状態を保持することとなる。
【００３７】
次に、期間Ｃとなる瞬間停電(瞬停)発生時の動作について説明する。
瞬停が発生して停電検出器２１（図２）の出力がハイ（Ｈｉｇｈ）となる状態（停電検出状態）では、入力電圧Ｖｉｎ、入力電流Ｉｉｎ、入力電力Ｐｉｎは、図４のようにそれぞれ０となるため、後述するようにスイッチング素子Ｑ３をオンして瞬停補償コンデンサ４（Ｃｔｋ、図１）より電力を供給し、出力電圧Ｖｏｕｔが一定となるように制御を行う。
この間、瞬停補償コンデンサ４の電圧であるＣｔｋ電圧は、期間Ｃにおいて、一貫して減少するため、復帰後は期間Ａの間に３次巻線Ｎ３からの充電を行う。
【００３８】
なお、所定の上限電圧に到達する前に期間Ｂとなった場合は、スイッチング素子Ｑ４をオフして、瞬停補償コンデンサ４への充電は停止し、スイッチング素子Ｑ３を制御して瞬停補償コンデンサ４から電力送出を行い、再び期間Ａを迎えてから、充電を再開するものとする。
すなわち、スイッチング素子Ｑ３とスイッチング素子Ｑ４のオン期間は互いに排他的となるように制御し、瞬停補償コンデンサ４に充電する際はスイッチング素子Ｑ４を、放電する際はスイッチング素子Ｑ３をオンして、充放電期間が重複することのないように制御する。
【００３９】
＜定常時の回路動作＞
次に、定常時の回路動作の詳細について、回路図と動作波形図を参照して説明する。
はじめに定常時において、期間Ａの基本的なスイッチング周期毎の動作について、図５および図６を参照して説明する。
図５Ａ〜５Ｄは第１実施形態のスイッチング電源の定常時動作の電流経路を模式的に表した図であり、入力コンデンサ１６（Ｃｉｎ、図１）をＣｉｎという名称の可変電圧源で表記している。
【００４０】
≪期間Ａ・高入力電圧動作時≫
図５Ａは定常時動作の期間Ａ（図４）において、スイッチング素子Ｑ１がオンしているときの電流の流れを示している。
期間Ａ（図４）では、ダイオードブリッジ２（図１）の出力に相当する入力電圧波形Ｖａｃ（図１、Ｖａｃ）が大きいため、スイッチング素子Ｑ１をオンすることにより、電流は可変電圧源ＣｉｎからトランスＴｒ（９、図１）の１次巻線（Ｎ１、図１）を介してスイッチング素子Ｑ１に流れる。このときトランスＴｒは励磁されるが、２次巻線（Ｎ２、図１）では、ダイオードＤ１（１０ａ、図１）によってブロックされる方向であって、電流が流れることがなく、２次側には電力は伝達されない。その代わりに、出力平滑コンデンサＣｏ（１１、図１）から負荷（１２、図１）に蓄積されていた電荷が放電される。
【００４１】
また、３次巻線（Ｎ３、図１）でも、スイッチング素子Ｑ４をオフして充電回路１５による充電機能を停止しているため、瞬停補償コンデンサＣｔｋ（４、図１）への充電は行われず、電流は発生しない。
【００４２】
図５Ｂは定常時動作の期間Ａ（図４）のスイッチング素子Ｑ１がターンオフ（オフ）したときの電流の流れを示している。
図５Ｂで、スイッチング素子Ｑ１をターンオフすると、図５Ｂに示した矢印のように、スイッチング素子Ｑ１を流れていた電流は、スイッチング素子Ｑ１を流れることができなくなるため、スイッチング素子Ｑ２の寄生ダイオードへと転流し、後記する図６に示すＩＱ２の波形のように、スイッチング素子Ｑ２の電流としては大きくマイナスに振れることとなる。
【００４３】
図５Ｃは定常時動作の期間Ａ（図４）のスイッチング素子Ｑ１がオフ、Ｑ２、Ｑ４がオンにおける電流の流れを示している。
図５Ｃで、スイッチング素子Ｑ２、Ｑ４をオンすると、図５Ｃのように２次側の負荷に電流が供給されると共に、１次側では３次巻線（Ｎ３、図１）からの電流により、瞬停補償コンデンサＣｔｋ（４、図１）に充電される。
また、電流が負の状態ということは、寄生ダイオードへと転流している状態であるので、スイッチング素子Ｑ２には電流が流れていないことを示唆している。したがって、電流が負の状態でスイッチング素子Ｑ２をオンすることは、スイッチング素子Ｑ２に流れる電流が０の状態でスイッチング素子Ｑ２をオンすることになり、ＺＣＳ（Zero Current Switching）となって、スイッチング損失を抑制することができる。
【００４４】
図５Ｄは定常時動作の期間Ａ（図４）のスイッチング素子Ｑ１がオフ、スイッチング素子Ｑ２、Ｑ４がターンオフ（Turn off、オフ）における電流の流れを示している。
図５Ｄで、瞬停補償コンデンサＣｔｋ（４、図１）の電圧が別途定めた設定値に到達した時点で、既に説明したようにスイッチング素子Ｑ４のスイッチをオフして瞬停補償コンデンサＣｔｋへの充電が停止する。
その後、スイッチング素子Ｑ２、Ｑ４をターンオフすると、図５Ｄの矢印のように、スイッチング素子Ｑ２を流れていた電流はスイッチング素子Ｑ１の寄生ダイオードへと転流し、図４中のＩＱ１の波形のように、スイッチング素子Ｑ１の電流は大きくマイナス側に振れることとなる。
このタイミングで再びスイッチング素子Ｑ１をターンオンすれば、スイッチング素子Ｑ１の電流が負の状態でオンすることとなるため、前記した理由からＺＣＳとなり、スイッチング損失を抑制し、効率を向上することができる。
【００４５】
＜期間Ａにおける動作波形＞
また、図６は第１実施形態のスイッチング電源の定常時動作の期間Ａにおける動作波形を示す図である。
図６において、Ｑ１ゲートがハイ（Ｈｉｇｈ）でスイッチング素子Ｑ１がオンのタイミングが図５Ａに対応する各電圧、電流波形を示し、Ｑ１ゲート、Ｑ２ゲート、Ｑ４ゲートがロー（Ｌｏｗ）でスイッチング素子Ｑ１、Ｑ２、Ｑ４がオフのタイミングが図５Ｂに対応する各電圧、電流波形を示し、Ｑ１ゲートがロー（Ｌｏｗ）でスイッチング素子Ｑ１がオフ、Ｑ２ゲート、Ｑ４ゲートがハイ（Ｈｉｇｈ）でスイッチング素子Ｑ２、Ｑ４がオンのタイミングが、図５Ｃに対応する各電圧、電流波形を示し、Ｑ１ゲートがロー（Ｌｏｗ）でスイッチング素子Ｑ１がオフ、Ｑ２ゲート、Ｑ４ゲートがロー（Ｌｏｗ）でスイッチング素子Ｑ２、Ｑ４がターンオフのタイミングが図５Ｄに対応する各電圧、電流波形を示している。
【００４６】
なお、ＶＱ１はスイッチング素子Ｑ１のソース、ドレイン間に加わる電圧を表している。スイッチング素子Ｑ１のゲート電位であるＱ１ゲートがハイ（Ｈｉｇｈ）のときは、スイッチング素子Ｑ１がオンしているためＶＱ１は０となり、かつスイッチング素子Ｑ１のソース、ドレイン間の電流ＩＱ１が流れている様子が示されている。
また、スイッチング素子Ｑ１のゲート電位であるＱ１ゲートがロー（Ｌｏｗ）のときは、スイッチング素子Ｑ１がオフしているためＶＱ１は高い電圧が加わり、かつスイッチング素子Ｑ１のソース、ドレイン間の電流ＩＱ１は０となっている。
また、スイッチング素子Ｑ２におけるＱ２ゲート、ＶＱ２、ＩＱ２の関係についてもスイッチング素子Ｑ１における関係とほぼ同様であることを示している。ただし、スイッチング素子Ｑ２ゲートがロー（Ｌｏｗ）の状態でＱ１ゲートがターンオフした瞬間には、スイッチング素子Ｑ２のソース、ドレイン間には高い電圧が加わるため、ＩＱ２には負の電流が流れている、つまりスイッチング素子Ｑ２の寄生ダイオードに電流が流れる様子が示されている。
なお、期間Ａにおいては、Ｑ３ゲートがロー（Ｌｏｗ）であって、スイッチング素子Ｑ３はオフ状態を保っている。
【００４７】
＜力率改善動作について＞
力率改善動作について図４と図６を参照して述べる。
図４における期間Ａは概ね１０ｍｓであり、図６のＱ１、Ｑ２ゲートがハイ、ローを繰り返す期間は概ね１０μｓである。つまり、図４の期間Ａの概ね１０ｍｓの間に、図６のＱ１、Ｑ２ゲートがハイ、ローと繰り返すことによって、スイッチング素子Ｑ１、Ｑ２（図１）のオンオフが約１０００回程度、繰り返されることになる。
このとき、図６のＱ１、Ｑ２ゲートがハイ、ローの期間を変えたり、ハイの期間とローの期間の比を変えたりすると、入力電流Ｉｉｎにおける高調波成分の電流波形が変化する。この原理を用いてコントローラ５１（図３）がスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４（図１）のパルス幅を含めたオンオフを状況に応じて最適に制御することによって、交流電力１における入力電流Ｉｉｎの高調波成分の除去と、力率の改善ができる。
【００４８】
≪期間Ｂ・低入力電圧動作時≫
次に、定常時において、期間Ｂの基本的なスイッチング周期毎の動作について、図７および図８を参照して説明する。
図７Ａ〜７Ｄは第１実施形態のスイッチング電源の定常時において低入力電圧動作時の電流経路を模式的に表した図である。
図７Ａは定常時動作の期間Ｂ（図４）のスイッチング素子Ｑ３、Ｑ１がオンにおける電流の流れを示している。商用交流（交流電力）の入力電圧Ｖｉｎ（図１）の絶対値が小さい、前述の期間Ｂの場合は、前記したようにそのままでは殆ど入力電流が発生しないか、値が小さいため、通常では２次側に伝送すべきエネルギー（電力）がトランスＴｒに励磁されない。
【００４９】
しかし、本実施形態では、スイッチング素子Ｑ１に先立ってスイッチング素子Ｑ３をオンすることにより、１次側の回路ではあたかもスイッチング素子Ｑ３と直列接続されている瞬停補償コンデンサＣｔｋが入力電源として機能するため、図７Ａの矢印の向きに電流が発生する。
このとき、図８において、スイッチング素子Ｑ１（図１）に流れる電流ＩＱ１の入力電流の波形は、図６と同様、ＩＱ１でＱ１ゲートがハイになっている期間のように、少しずつ増加していく波形となり、トランスＴｒにエネルギーが蓄積される。
【００５０】
図７Ｂは定常時動作の期間Ｂ（図４）のスイッチング素子Ｑ３がオフ、スイッチング素子Ｑ１がターンオフした際の電流の流れを示している。
図７Ｂで、スイッチング素子Ｑ１をターンオフすると、スイッチング素子Ｑ１を流れていた電流はスイッチング素子Ｑ２の寄生ダイオードへと転流（破線の矢印）し、図８において、ＩＱ２の波形のように、スイッチング素子Ｑ２の電流としては大きくマイナスに振れることとなる。
【００５１】
図７Ｃは定常時動作の期間Ｂ（図４）のスイッチング素子Ｑ２のみがオンしたときの電流の流れを示している。
期間Ｂではここで、スイッチング素子Ｑ２のみをオンすると、図７Ｃに示すように２次側で負荷に電流が供給される。また、スイッチング素子Ｑ２では電流が負の状態でオンすることになるので、前記した理由によりＺＣＳとなり、スイッチング損失を抑制することができる。
【００５２】
図７Ｄは定常時動作の期間Ｂ（図４）のスイッチング素子Ｑ２がターンオンした際の電流の流れを示している。
図７Ｄで示すように、スイッチング素子Ｑ２をターンオフすると、図７Ｄの矢印のように、スイッチング素子Ｑ２を流れていた電流はスイッチング素子Ｑ１の寄生ダイオードへと転流する。したがって、図８において、ＩＱ１の波形のように、スイッチング素子Ｑ１の電流は大きくマイナス側に振れることとなる。
このタイミングで再びスイッチング素子Ｑ１をターンオンすればスイッチング素子Ｑ１の電流が負の状態でオンすることとなるため、前記した理由によりＺＣＳとなり、スイッチング損失を抑制し、効率を向上することができる。
【００５３】
≪期間Ｃ・瞬停検出時≫
次に、瞬停検出時の動作について説明する。
瞬停検出時において、期間Ｃ（図４）の基本的なスイッチング周期毎の動作について、図９および図１０を参照して説明する。
商用交流（交流電力）の入力電圧が急激な低下を停電検出器２１（図２）が検出した場合（期間Ｃ、図４）は、図４で示したように入力電流も低下して、入力電力が途絶えてしまうため、２次側に電力を伝送できなくなる。
【００５４】
そのままでは出力電圧Ｖｏｕｔ（図４）が低下して制御範囲以下となってしまうため、スイッチング素子Ｑ３をオンし、瞬停補償コンデンサ４（Ｃｔｋ、図１）からエネルギーを供給する。このとき、瞬停補償コンデンサ４（Ｃｔｋ、図１）が３次巻線Ｎ３（図１）から充電中であれば、図には示さないが、先にスイッチング素子Ｑ４は停止し、その後にスイッチング素子Ｑ３をオンするものとする。
その後は、スイッチング素子Ｑ１をオンすることで、トランスには電流が発生し、その後、スイッチング素子Ｑ１をオフし、スイッチング素子Ｑ２をオンすることで、２次側はダイオードＤ１を介して出力容量および負荷に電流が供給され、出力電圧Ｖｏｕｔを制御範囲内に維持することができる。
【００５５】
なお、図１０は第１実施形態のスイッチング電源の停電発生前後の各部波形を示す図である。
図１０において、停電発生とともに入力電圧波形Ｖａｃと入力電流Ｉｉｎが０となり、スイッチング素子Ｑ３がオンするとともに、瞬停補償コンデンサＣｔｋからエネルギーが供給されるので、Ｃｔｋ電圧（瞬停補償コンデンサＣｔｋの電圧）は除々に低下し、かつ出力電圧Ｖｏｕｔも除々に低下するが、負荷１２（図１）には電力を供給している。
また、復電とともに、通常の状態（期間Ａ、Ｂ、図４、図１０）の動作に復帰する。
【００５６】
（第２実施形態）
第２実施形態について、図１１を用いて説明する。
図１１は、図１の充電回路１５の具体的な回路構成を、実施形態としてより詳細に示したものである。
絶縁トランス９の３次巻線Ｎ３の巻き終わり側（黒丸印の反対側）には、ダイオード１０ｂ（Ｄ２）のアノードが接続され、ダイオード１０ｂのカソードと２次巻線Ｎ２の巻き始め側（黒丸印側）の間にコンデンサ４８が接続される。前記ダイオード１０ｂのカソードはコイル４９を介して、瞬停補償コンデンサ４の正側の端子に接続され、負側の端子はパワーＭＯＳＦＥＴ５ｄ（スイッチング素子Ｑ４）を介して前記瞬停補償コンデンサ４の負側の端子に接続される。
【００５７】
ここで、パワーＭＯＳＦＥＴ５ｄは、Ｎ型（Ｎチャネル）の素子であり、ドレインは前記瞬停補償コンデンサ４の負側の端子に、ソース側は前記３次巻線Ｎ３の巻き始め（図１１の黒丸印側）に、それぞれ接続される。
トランスの巻き数比によって３次巻線Ｎ３の出力端にあらわれる誘導電流は、前記ダイオード１０ｂによって電流の向きが定まり、前記瞬停補償コンデンサ４と同じ極性で充電される。また、コンデンサ４８に蓄積されたエネルギー（電力）を、パワーＭＯＳＦＥＴ５ｄが制御することにより、前記瞬停補償コンデンサ４を設定値まで昇圧充電することができる。
【００５８】
コイル４９は、コンデンサ４８と瞬停補償コンデンサ４の電位差が大きい場合にも、急に過大な充電電流が発生することを抑えるためのものであり、インダクタンス値は数μ〜数１０μＨ程度である。
ダイオード１０ｂはスイッチング素子Ｑ１（パワーＭＯＳＦＥＴ５ａ）をオンしてトランスに励磁される際、２次側のダイオード１０ａと同様に、３次巻線Ｎ３からの電流をブロックするものである。
【００５９】
コンデンサ４８の正側の端子と、１次側回路の瞬停補償コンデンサ４の正側の端子を、充電電流が過大とならないようコイル４９を介して接続する。コンデンサ４８の負側の端子は、スイッチング素子Ｑ４（パワーＭＯＳＦＥＴ５ｄ）に接続され、スイッチング素子Ｑ４の制御により、充電回路１５の動作を制御することができる。
なお、図１１の回路構成は、充電回路１５以外は図１と同じであるので、充電回路１５以外の説明は省略する。
【００６０】
（第３実施形態）
本発明の第３実施形態について、図１２を用いて説明する。
図１２は第３実施形態のスイッチング電源における出力電圧検出部の構成を示す図である。図１２（ａ）、（ｂ）、（ｃ）に、それぞれ構成が異なる出力電圧検出部を３種類示す。そして、それぞれを第３Ａ実施形態、第３Ｂ実施形態、第３Ｃ実施形態と呼ぶことにする。
本発明では、制御に必要な値として、第１実施形態でも説明したように、入力電圧、入力電流、出力電圧、そして瞬停補償コンデンサ電圧を取得し、各値の状態に応じたフィードバック制御を行う。この取得した４つのうち、はじめの３つについてはコントローラと同じ１次側にあるが、出力電圧は絶縁を介した２次側にあるため、どのようにその値を取得するかが課題となる。
【００６１】
≪第３Ａ実施形態≫
図１２（ａ）に示すのは、出力電圧検出部を機能としては最も単純に構成するものである。つまり、絶縁トランス９（図１）の２次側で出力電圧（出力平滑コンデンサ１１の両端の電圧）を抵抗５０１と抵抗５０２とで分圧したものを、ＡＤＣ（Analog to Digital Converter、アナログ・デジタル変換器ＩＣ）５３に入力してパルス列のデジタル信号への変換を行い、これをホトカプラ５２で絶縁トランス９（図１）の１次側に送信して、コントローラ５１で受信するというものである。
この場合、一般にＡＤＣは少なくとも制御用にクロック信号、制御信号ＣＳを送信し、結果をシリアル信号で受信するには、最低でも３チャネル分の高速ホトカプラといった部品を併せて必要とする。
なお、ホトカプラ５２を使用するのは、１次側と２次側との間を絶縁して、直流的には隔離するためである。
【００６２】
≪第３Ｂ実施形態≫
図１２（ｂ）に示すのは、出力電圧検出部を、より簡易な構成として、ＰＷＭ信号を出力するタイマＩＣ５４を用いる構成である。
タイマＩＣ５４の周期は抵抗と容量によって設定可能なため、やはり出力電圧を抵抗５０１と抵抗５０２とで分圧して得られる入力電圧は、任意のＰＷＭ信号として出力される。これを（高速）ホトカプラ５２でトランス９（図１）の１次側に送信し、コントローラＩＣ５１がパルス幅をカウントすることでデジタル値に変換できる。非同期信号となるため制御ＩＣ（コントローラ５１）側での工夫は必要となるが、タイマＩＣ５４はＡＤＣ５３と比較すれば安価に入手でき、また、ホトカプラ５２は１チャネルで済むため、図１２（ａ）の構成と比較すればコストを大きく下げることができる。
【００６３】
≪第３Ｃ実施形態≫
図１２（ｃ）に示すのは、出力電圧検出部を、現在アナログ制御電源で一般的に用いられているシャントレギュレータ５０６を用いた構成である。抵抗５０１と抵抗５０２で分圧し、抵抗５０３〜抵抗５０５とともに、シャントレギュレータ５０６の出力でホトカプラ５２を駆動すると、駆動力に応じて出力側が変化するため、設定値周辺で変化するアナログ電圧として１次側に伝達される。これを例えば、ＡＤＣ端子を備えたコントローラＩＣ（マイコンなど）５１で受信することにより、より安価な構成で検出系を実現できる。
【００６４】
（第４実施形態）
次に、本発明の第４実施形態を図１３と図１４を参照して説明する。
図１３は第４実施形態のスイッチング電源基板を上から見た図を示している。この基板の回路構成は、図１１の回路図と基本的には同じである。
図１３において、図１の回路図と同じ構成要素には同じ記号を付与している。ただし、図１にはない新たな部品も示している。
また、図１４は薄型テレビに図１３に示した基板を実装した時の形態を示している。
図１４において、電源基板３２は面実装基板であり、電源基板３２は図面の上側がパネルの上向きになるように実装される。
【００６５】
図１３において、電源基板３２の下部には入力コネクタ３０があり、その近くにダイオードブリッジ２と充電回路１５、パワーＭＯＳＦＥＴ５ａ（スイッチング素子Ｑ１）、５ｂ（スイッチング素子Ｑ２）、５ｃ（スイッチング素子Ｑ３）、５ｄ（スイッチング素子Ｑ４）、ダイオード１０ｂ（Ｄ２）とコンデンサ１６が配置される。このうち、発熱部品であるダイオードブリッジ２とパワーＭＯＳＦＥＴ５ａ、５ｂは放熱のために厚さ１〜２ｍｍのアルミ板３１の上に取り付けられる。パワーＭＯＳＦＥＴ５ｃ（スイッチング素子Ｑ３）、５ｄ（スイッチング素子Ｑ４）、ダイオード１０ｂ（Ｄ２）は、ほとんど発熱しないため基板に直に実装される。
【００６６】
電源基板３２の中央付近にはコンデンサ４が数個に分けて並べて実装される。また、コンデンサ８が実装される。基板のコンデンサ実装位置の上側にはトランス９が実装される。電源基板３２においては、トランス９の上部が２次側となっており、このエリアにはダイオード１０ａ、１０ｆが実装される。これらのダイオードはアルミ板３１とは別のアルミ板３１ａに取り付けて電源基板３２に実装される。ダイオード１０ａ、１０ｆの近傍には出力平滑コンデンサ１１が数個に分けて並べて実装される。基板の最上部の縁には出力コネクタ４０ａ、４０ｂ、４０ｃが実装される。また、ダイオード１０ｂ（Ｄ２）およびコンデンサ４８とコイル４９とからなる充電回路１５も実装される。
本発明の高効率な回路方式の採用と、薄型のタイプで分割して実装したコンデンサを用いることなどにより電源基板３２全体の厚みを抑制することが出来る。
【００６７】
次に図１４を説明する。図１４の中央には薄型液晶テレビセットを背面から見た図、下側には上から見た図、右側には真横から見た図を記載している。
背面から見た図においては、セットの背面カバーをはずした状態で記載しており、電源基板３２は中央と右側にある支柱３４ｂと３４ｃの間に実装される。
パネルには電源ケーブル３８が入力され、電源基板３２の下方に実装されているフィルタ基板３９に接続される。フィルタ基板３９からの出力ケーブルは電源基板３２の入力コネクタ３０（図１３）に接続される。
【００６８】
電源基板３２の出力コネクタ４０ａ、４０ｂ、４０ｃ（図１３）は、それぞれＬＥＤドライバ基板３５ｂ、ＬＥＤドライバ基板３５ａ、回路基板３６に接続される。ＬＥＤドライバ基板３５ｂ、３５ａでは、スイッチング電源の電源基板３２から出力した２４Ｖを入力し、ＬＥＤバックライト（不図示）の点灯に必要な電圧に昇圧あるいは降圧するコンバータ（不図示）を搭載した基板であり、ＬＥＤに流れる電流を制御することにより、ＬＥＤの輝度を調整することが可能である。ＬＥＤバックライト（不図示）自体は電源基板３２や回路基板３６などと液晶パネル３３の間にあり、１０ｍｍ前後の厚さである。
【００６９】
なお、Ｔ−ｃｏｎ(タイミングコントローラ)基板３７については、回路基板３６に入力した電源を回路基板において、必要な電圧に変換した上で供給される。
また、図１４に示したように、厚さ１０ｍｍ未満のスイッチング電源基板３２を、液晶パネル３３を用いたテレビジョン装置（不図示）、あるいは画像モニタ装置（不図示）のパネル部の背面に実装することと、ＬＥＤドライバにより駆動される１０〜２０ｍｍの厚さのＬＥＤバックライト（不図示）を用いることにより、パネル部（不図示）のセット厚みを２０ｍｍ以上３０ｍｍ以下に薄型化することが可能になる。
【００７０】
（その他の実施形態）
なお、本発明の第１実施形態では、スイッチング素子として、パワーＭＯＳＦＥＴを用いたが、電流容量、電圧の条件によってはＩＧＢＴ（Insulated Gate Bipolar Transistor）を用いてもよい。また、ダイオードを含め、ＳｉＣ（炭化珪素）を素材としたパワーデバイスを用いることも好適である。
また、ＮチャネルのパワーＭＯＳＦＥＴで説明したが、用途によってはＰチャネルのスイッチング素子を用いてもよい。
【００７１】
また、第１実施形態では、スイッチング電源の制御については、アナログ回路の構成を例にとって説明したが、デジタル制御でもよい。デジタル制御の場合においても、様々な制御アルゴリズムの形態がある。
【００７２】
また、電力の供給源としては、商用交流を前提に述べたが、商用交流に限らず、自家発電などを用いてもよく、交流電力を電源として用いる一般的な場合に適用できる。
【００７３】
また、電源電圧や各素子に加わる電圧の実施例や、表示装置や実装基板において具体的な形態の数値を例に挙げたが、これらは設計事項であって、他の電圧値や形状値においても、本発明を適用することによって、スイッチング電源が小型化され、このスイッチング電源を搭載する装置の小型化、軽量化、薄型化に貢献する。
【００７４】
また、本発明の実施形態のスイッチング電源を搭載した薄型液晶テレビセットを図１３、図１４で説明したが、これは単なる一例であって、本実施形態のスイッチング電源を用いれば、様々な機器の小型化、軽量化、薄型化が図れる。
【００７５】
（本発明、実施形態の補足）
本実施形態の概略は、力率改善機能を持ち、１段構成の絶縁型スイッチング電源であって、入力電圧のゼロクロス付近と商用交流の停電時に１次側平滑コンデンサの放電を阻止する向きに入れられたスイッチング素子を制御することと、充電回路を設け、かつ３次巻線の出力側と前記１次側平滑コンデンサとの間に入れられたスイッチング素子で、充電電流を制御して瞬停補償コンデンサを昇圧充電する、という二つのスイッチング素子の制御を、互いに排他的に行うことである。
【００７６】
これらの技術により、スイッチング素子の印加電圧と突入電流の低減、出力電圧変動とスイッチング損失の抑制、電源効率の向上が達成されるとともに、瞬停補償コンデンサと出力コンデンサの容量を最低限にして容積の小型化と、初期充電回路の削除が可能となり、スイッチング電源の実装体積が低減される。
以上により、厚さ１０ｍｍ以下の電源と、さらにこの電源を搭載した液晶テレビ、プラズマテレビ等の表示装置のセット厚みを３０ｍｍ以下に薄型化することが可能となる。
【産業上の利用可能性】
【００７７】
本発明は、商用交流電力を入力して動作するあらゆる電機機器、空調機器、家庭電化製品、パソコン、サーバ等の情報機器に適用できる。
【符号の説明】
【００７８】
１  交流電力、交流電源、商用電源
２  ダイオードブリッジ（第１整流平滑手段）
４、Ｃｔｋ  コンデンサ、瞬停補償コンデンサ（電荷蓄積手段）
５ａ、Ｑ１  パワーＭＯＳＦＥＴ、スイッチング素子、第１のスイッチング素子
５ｂ、Ｑ２  パワーＭＯＳＦＥＴ、スイッチング素子、第２のスイッチング素子（突入電流抑制手段）
５ｃ、Ｑ３  パワーＭＯＳＦＥＴ、スイッチング素子、第３のスイッチング素子
５ｄ、Ｑ４  パワーＭＯＳＦＥＴ、スイッチング素子、第４のスイッチング素子
８、Ｃｃｐ、Ｃｃ、４８  コンデンサ（突入電流抑制手段）
９、Ｔｒ  トランス、絶縁トランス
１０ａ、１０ｆ、Ｄ１  ダイオード（第２整流平滑手段）
１０ｂ、Ｄ２  ダイオード
１１、Ｃｏ  出力平滑コンデンサ（第２整流平滑手段）
１２  負荷
１３  入力電圧、入力電圧波形
１４  電流検出器、入力電流（整流後の入力電流）
１５  充電回路
１６  コンデンサ、入力コンデンサ（第１整流平滑手段）
１９ａ  スイッチ
２０ａ、２０ｂ、２０ｃ  アンプ
２１  停電検出器（停電検出手段）
２２ａ、２２ｂ、２２ｃ  乗算器
２５  三角波発生器
２７ａ、２７ｂ  コンパレータ、ＰＷＭコンパレータ
２８  ＮＯＴ回路
２９ａ、２９ｂ、２９ｃ、２９ｄ  ドライバ
３０  入力コネクタ
３１、３１ａ  アルミ板
３２  電源基板、スイッチング電源基板
３３  液晶パネル
３４ａ、３４ｂ、３４ｃ  支柱
３５ａ、３５ｂ  ＬＥＤドライバ基板
３６  回路基板
３７  Ｔ−ｃｏｎ(タイミングコントローラ）基板
３８  電源ケーブル
３９  フィルタ基板
４０ａ、４０ｂ、４０ｃ  出力コネクタ
４８  コンデンサ
４９  コイル
５１  コントローラ、コントローラＩＣ、演算器（力率改善手段）
５２  ホトカプラ
５３  ＡＤＣ
５４  タイマＩＣ
５０１、５０２、５０３、５０４、５０５  抵抗
５０６  シャントレギュレータ
Ｎ１  １次巻線
Ｎ２  ２次巻線
Ｎ３  ３次巻線
【図１】
2012125090.tif 000003
【図２】
2012125090.tif 000004
【図３】
2012125090.tif 000005
【図４】
2012125090.tif 000006
【図５Ａ】
2012125090.tif 000007
【図５Ｂ】
2012125090.tif 000008
【図５Ｃ】
2012125090.tif 000009
【図５Ｄ】
2012125090.tif 000010
【図６】
2012125090.tif 000011
【図７Ａ】
2012125090.tif 000012
【図７Ｂ】
2012125090.tif 000013
【図７Ｃ】
2012125090.tif 000014
【図７Ｄ】
2012125090.tif 000015
【図８】
2012125090.tif 000016
【図９】
2012125090.tif 000017
【図１０】
2012125090.tif 000018
【図１１】
2012125090.tif 000019
【図１２】
2012125090.tif 000020
【図１３】
2012125090.tif 000021
【図１４】
2012125090.tif 000022