(57)【要約】【課題】簡易モデルを使用しても、電源ノイズを高精度かつ高速で解析することのできる電源ノイズ解析方法を提供する。【解決手段】実施形態の電源ノイズ解析方法は、スイッチング部モデル１１と非スイッチング部モデル１２とを備える簡易モデル１を用い、半導体集積回路のトグル率の時間軸上の変化を表すトグル率時系列データを生成するステップと、トグル率時系列データにもとづいて簡易モデル１の容量ＣＬ、Ｃｎｓｗの容量値の時間軸上の変化を表す容量値時系列データを生成するステップと、簡易モデル１および容量値時系列データを用いて電源ノイズの解析を行うステップとを有する。電源ノイズの解析を行うステップは、スイッチング部モデル１１のスイッチＳＷのスイッチング区間ごとに容量値時系列データから該当区間の容量値を取得し、前区間の過渡解析の結果を引き継ぎながら次区間の過渡解析を実行する。【選択図】  図１
2012226673.tif 000002
【特許請求の範囲】
【請求項１】
電源系を表す簡易モデルが、電源ラインとグラウンドラインとの間の並列に接続された、スイッチングしている回路を直列に接続されたスイッチと抵抗および第１の容量でモデル化したスイッチング部モデルと、スイッチングしていない回路を第２の容量でモデル化した非スイッチング部モデルとを備え、
前記半導体集積回路のトグル率の時間軸上の変化を表すトグル率時系列データを生成するステップと、
前記トグル率時系列データにもとづいて前記第１の容量および前記第２の容量の容量値の時間軸上の変化を表す容量値時系列データを生成するステップと、
前記簡易モデルおよび前記容量値時系列データを用いて電源ノイズの解析を行うステップと
を有し、
前記電源ノイズの解析を行うステップが、前記スイッチのスイッチング区間ごとに前記容量値時系列データから該当区間の容量値を取得し、前区間の過渡解析の結果を引き継ぎながら次区間の過渡解析を実行する
ことを特徴とする電源ノイズ解析方法。
【請求項２】
前記電源ノイズの解析行うステップの解析結果にもとづいて、電源ノイズが最大である時間範囲を特定するステップと、
前記電源系の詳細モデルを用いて、前記特定された時間範囲のみの高精度の電源ノイズ解析を行うステップと
をさらに有することを特徴とする請求項１に記載の電源ノイズ解析方法。
【請求項３】
前記電源ノイズの大きい時間範囲を特定するステップが、
前記電源ノイズの大きい時間範囲に対応するトグル率変動パターンをワーストトグル率変動パターンとして前記トグル率時系列データから抽出し、
前記電源ノイズ解析を行うステップが、
前記ワーストトグル率変動パターンをもとに前記詳細モデルに対するスイッチングシナリオを生成し、前記スイッチングシナリオを使用して前記高精度の電源ノイズ解析を行う
ことを特徴とする請求項２に記載の電源ノイズ解析方法。
【請求項４】
前記簡易モデルが、前記半導体集積回路をクロック系回路と非クロック系回路とに分けてモデル化されている
ことを特徴とする請求項１乃至３のいずれか１項に記載の電源ノイズ解析方法。
【請求項５】
前記半導体集積回路が複数のクロックドメインを有する場合は、
前記簡易モデルが、前記クロックドメイン単位でクロック系回路と非クロック系回路とに分けてモデル化されている
ことを特徴とする請求項４に記載の電源ノイズ解析方法。
【請求項６】
前記簡易モデルが、前記半導体集積回路のチップ上のレイアウトを格子状に分割してモデル化されている
ことを特徴とする請求項１乃至４のいずれか１項に記載の電源ノイズ解析方法。
【請求項７】
前記電源が複数の電源ドメインに分割されている場合は、
前記簡易モデルが、前記電源ドメイン単位でモデル化されている
ことを特徴とする請求項１乃至４のいずれか１項に記載の電源ノイズ解析方法。
【請求項８】
複数の半導体集積回路がボード上で接続されている場合は、
それぞれの半導体集積回路の前記簡易モデルを前記ボードの電源系ネットワークで接続し、ボードレベルでの電源ノイズ解析を行う
ことを特徴とする請求項１乃至７のいずれか１項に記載の電源ノイズ解析方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、電源ノイズ解析方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路の動作電圧の低電圧化に伴い、電源ラインから各素子に供給する電源電圧に対する電源ノイズの割合が増加している。これにより、電源ラインに電源ノイズが発生した場合、電源ラインから電圧を供給される素子が誤動作する可能性が高くなる。そのため、半導体集積回路を動作させたときにどの程度電源ノイズが発生するかを、設計段階で解析することが非常に重要となる。
【０００３】
そこで、従来、電源系ネットワークの解析用モデルを半導体集積回路のレイアウトデータから抽出し、専用の解析ツールでシミュレーションを実行して電源ノイズを解析することが行われている。しかし、レイアウトデータから抽出したモデルは、半導体集積回路全体をモデル化した詳細モデルであるためデータ量が多く、シミュレーションの実行に時間がかかる。そのため、ごく一部の動作状態での電源ノイズ解析しか行えず、電源ノイズがワーストな状態を見逃すおそれがある、という問題があった。
【０００４】
この問題に対して、電源系ネットワークをスイッチと容量素子でモデル化した簡易モデルを用いる方法が提案されている。簡易モデルを用いることにより、シミュレーション時間の短縮が可能となる。
【０００５】
簡易モデルにも様々なタイプがある。非常に簡単なモデルとしては、スイッチングする回路の負荷容量や電源・グラウンド間容量の時間的変動を考慮しないようなモデルがある。しかし、このような簡単なモデルでは、解析精度の低下が大きい、という問題が生じる。一方、解析精度の向上を図ったモデルとしては、電源・グラウンド間容量を時系列的に表現するようなモデルがある。このようなモデルでは、解析精度は向上するが、シミュレーションの実行に伴って解析対象の回路サイズが大きくなり、解析効率が次第に低下する、という問題が生じる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−２３１８１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
そこで、本発明が解決しようとする課題は、簡易モデルを使用しても、電源ノイズを高精度かつ高速で解析することのできる電源ノイズ解析方法を提供することにある。
【課題を解決するための手段】
【０００８】
実施形態の電源ノイズ解析方法は、スイッチング部モデルと非スイッチング部モデルとを備える簡易モデルを用い、半導体集積回路のトグル率の時間軸上の変化を表すトグル率時系列データを生成するステップと、前記トグル率時系列データにもとづいて前記簡易モデルの容量の容量値の時間軸上の変化を表す容量値時系列データを生成するステップと、前記簡易モデルおよび前記容量値時系列データを用いて電源ノイズの解析を行うステップとを有する。前記電源ノイズの解析を行うステップは、前記スイッチング部モデルのスイッチのスイッチング区間ごとに前記容量値時系列データから該当区間の容量値を取得し、前区間の過渡解析の結果を引き継ぎながら次区間の過渡解析を実行する。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施形態に係る電源ノイズ解析方法で用いる第１の簡易モデルの構成の例を示す図。
【図２】本発明の第１の実施形態に係る電源ノイズ解析方法の処理の流れの例を示すフロー図。
【図３】本発明の第１の実施形態に係る電源ノイズ解析方法で用いるトグル率時系列データの例を示す図。
【図４】本発明の第１の実施形態に係る電源ノイズ解析方法で用いる容量値時系列データの例を示す図。
【図５】本発明の第１の実施形態に係る電源ノイズ解析方法における過渡解析の処理の流れの例を示すフロー図。
【図６】本発明の第１の実施形態に係る電源ノイズ解析方法による過渡解析の実行例を示す図。
【図７】本発明の第２の実施形態に係る電源ノイズ解析方法の処理の流れの例を示すフロー図。
【図８】本発明の第２の実施形態に係る電源ノイズ解析方法による電源ノイズ解析の実行例を示す図。
【図９】本発明の第３の実施形態に係る電源ノイズ解析方法の処理の流れの例を示すフロー図。
【図１０】本発明の第３の実施形態に係る電源ノイズ解析方法による電源ノイズ解析の説明図。
【図１１】本発明の実施形態に係る電源ノイズ解析方法で用いる第２の簡易モデルの構成の例を示す図。
【図１２】本発明の実施形態に係る電源ノイズ解析方法で用いる第３の簡易モデルの構成の例を示す図。
【図１３】第３の簡易モデルを使用する際の解析区間の設定例を示す図。
【図１４】本発明の実施形態に係る電源ノイズ解析方法で用いる第４の簡易モデルの構成の例を示す図。
【図１５】本発明の実施形態に係る電源ノイズ解析方法で用いる第５の簡易モデルの構成の例を示す図。
【図１６】本発明の実施形態に係る電源ノイズ解析方法で用いる第６の簡易モデルの構成の例を示す図。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付して、その説明は繰り返さない。
【００１１】
本発明の実施形態に係る電源ノイズ解析方法では、解析対象の半導体集積回路の電源系を簡易モデルで表す。簡易モデルは複数用意し、半導体集積回路の回路構成や解析の目的に応じて使い分ける。
【００１２】
＜第１の簡易モデル＞
図１に、本発明の実施形態に係る電源ノイズ解析方法で用いる第１の簡易モデルの構成の例を示す。
【００１３】
図１に示す簡易モデル１では、電源ラインＶＤＤとグラウンドラインＧＮＤとの間に、半導体集積回路のスイッチングしている回路をモデル化したスイッチング部モデル１１と、スイッチングしていない回路をモデル化した非スイッチング部モデル１２と、電源−グラウンド間容量をモデル化した容量Ｃｄとを、並列に接続する。
【００１４】
スイッチング部モデル１１は、直列に接続されたスイッチＳＷと抵抗ＲＬおよび容量ＣＬにより、スイッチングしている回路に流れるスイッチング電流をモデル化している。
【００１５】
ここで、容量ＣＬは、スイッチングする回路の全負荷容量のうち、充電される容量であり、スイッチングする回路の全負荷容量の約半分に相当する。また、抵抗ＲＬは、スイッチング電流波形の幅を調整する抵抗である。時定数ＲＬ・ＣＬが、実際のスイッチング電流波形の半値幅と同程度となるように抵抗ＲＬの値を調整することにより、スイッチング電流のシミュレーション波形を実際の波形に近いものとすることができる。
【００１６】
非スイッチング部モデル１２は、スイッチングしていない回路の容量を容量Ｃｎｓｗでモデル化している。
【００１７】
この容量Ｃｎｓｗは、スイッチングしていない回路の負荷容量のうち、デカップリング容量として機能するものをモデル化したものである。スイッチングしていない回路の全負荷容量の約半分がデカップリング容量として機能する。
【００１８】
電源−グラウンド間容量Ｃｄは、半導体基板容量、電源配線容量およびデカップリング容量をまとめてモデル化したものである。
【００１９】
なお、電源−グラウンド間容量Ｃｄの容量値は回路の動作状態に関らず一定であるが、容量ＣＬおよび容量Ｃｎｓｗの容量値は回路の動作状態によって変化する。
【００２０】
また、インダクタンスＬｖｄｄ、Ｌｖｓｓは、半導体集積回路のパッケージの寄生インダクタンスを表し、抵抗Ｒｖｄｄ、Ｒｖｓｓは、半導体集積回路のパッケージおよびチップの抵抗をまとめて表したものである。
【００２１】
（第１の実施形態）
図２は、本発明の第１の実施形態に係る電源ノイズ解析方法の処理の流れの例を示すフロー図である。ここでは、簡易モデル１を用いて、半導体集積回路の電源ノイズの解析を行うものとする。
【００２２】
本実施形態では、先ず、半導体集積回路のトグル率の時間軸上の変化を表すトグル率時系列データを生成する（ステップＳ０１）。
【００２３】
次に、そのトグル率時系列データにもとづいて、簡易モデル１の容量ＣＬおよび容量Ｃｎｓｗの容量値の時間軸上の変化を表す容量値時系列データを生成する（ステップＳ０２）。
【００２４】
ここで、チップ全体の負荷容量をＣｔｏｔａｌ、トグル率をｔｒとすると、容量ＣＬ、Ｃｎｓｗの容量値ＣＬ、Ｃｎｓｗは、それぞれ、
ＣＬ＝Ｃｔｏｔａｌ×ｔｒ×０．５
Ｃｎｓｗ＝Ｃｔｏｔａｌ×（１−ｔｒ）×０．５
として、求められる。
【００２５】
最後に、簡易モデル１および容量値時系列データを用いて電源ノイズの解析を行う（ステップＳ０３）。
【００２６】
ステップＳ０１のトグル率時系列データを生成する方法として、２つの方法がある。
【００２７】
１つは、図３（ａ）に示すように、半導体集積回路の論理シミュレーションの実行結果から、各クロックサイクルのトグル率を抽出し、時間軸上の変化として表す方法である。
【００２８】
２つめは、図３（ｂ）に示すように、半導体集積回路の想定される動作モードに応じて、それぞれのモードにおける平均トグル率とトグル率変動範囲を設定し、各クロックサイクルのトグル率をランダムに生成する方法である。この方法では、論理シミュレーションの実行を必要としない。
【００２９】
図４に、ステップＳ０２で生成される容量値時系列データの例を示す。図４（ａ）は、スイッチング部モデル１１の容量ＣＬのクロックサイクル単位での容量値の変化を示し、図４（ｂ）は、非スイッチング部モデル１２の容量Ｃｎｓｗのクロックサイクル単位での容量値の変化を示す。
【００３０】
図５は、ステップＳ０３の電源ノイズ解析で実行される過渡解析の処理の流れの例を示すフロー図である。ここでは、１クロック周期を１区間とし、区間を表す変数をｉとして、ｉ＝１〜ｎのｎ区間の過渡解析を、前区間の解析結果を順次引き継ぎながら、区間単位で実行するフローを示す。
【００３１】
処理の開始後、先ず、区間を表す変数ｉをｉ＝１として初期化する（ステップＳ１１）。
【００３２】
続いて、区間ｉの容量ＣＬ、容量Ｃｎｓｗの容量値をそれぞれの容量値時系列データから取得する（ステップＳ１２）。
【００３３】
次に、簡易モデル１の各容量、各インダクタンスに対して、解析開始条件を設定する（ステップＳ１３）。
【００３４】
解析開始条件として、容量ＣＬの電圧は０に設定し、容量Ｃｎｓｗ、Ｃｄの電圧は、区間（ｉ−１）の最終時刻での電圧値に設定する。また、インダクタンスＬｖｄｄ、Ｌｖｓｓの電流は、区間（ｉ−１）の最終時刻での電流値に設定する。
【００３５】
その後、区間ｉの過渡解析を実行し（ステップＳ１４）、その実行結果を保存する（ステップＳ１５）。
【００３６】
次に、ｉ＝ｎであるかをチェックする（ステップＳ１６）。
【００３７】
このとき、ｉ＝ｎでなければ（ＮＯ）、過渡解析の実行結果から、区間ｉの最終時刻での各容量の電圧値、各インダクタンスの電流値を抽出し（ステップＳ１７）、変数ｉをｉ＝ｉ＋１として区間を１つ進め（ステップＳ１８）、ステップＳ１２へ戻る。
【００３８】
一方、ステップＳ１６におけるチェックでｉ＝ｎであれば（ＹＥＳ）、全区間の過渡解析が終了しているので、本フローの処理は終了する。
【００３９】
図６に、上述のフローによる電源ノイズ解析の実行例を示す。図６に示すように、本実施形態では、区間単位の電源ノイズ解析が、全区間に亘って継続して実行される。
【００４０】
このような本実施形態によれば、半導体集積回路の電源系をスイッチング部モデル１１と非スイッチング部モデル１２を用いて表した簡易モデル１を用い、クロック周期を１区間として、スイッチング部モデル１１の容量ＣＬおよび非スイッチング部モデル１２の容量Ｃｎｓｗの容量値を区間ごとに変化させながら、区間単位の電源ノイズ解析を行う。そのため、解析が進行しても回路サイズが増大することがなく、過渡解析に要するシミュレーション時間の増加を防止することができる。
【００４１】
また、前区間の最終時刻の電圧、電流値を次区間の解析開始条件として引き継ぐので、区間ごとの過渡解析を継続して実行することができる。
【００４２】
（第２の実施形態）
本実施形態では、簡易モデルによる電源ノイズ解析の結果にもとづいて、より詳細な電源ノイズ解析を行う方法の例を示す。
【００４３】
図７は、本発明の第２の実施形態に係る電源ノイズ解析方法の処理の流れの例を示すフロー図である。なお、本実施形態では、簡易モデルによる電源ノイズ解析が、図３（ａ）に示したような、半導体集積回路の論理シミュレーションの実行結果から生成されたトグル率時系列データを用いて実行されたものとする。
【００４４】
図７に示すフローでは、先ず、簡易モデルによる過渡解析結果に対して、電源ノイズの大きさの分析を行う（ステップＳ２１）。
【００４５】
続いて、その分析結果にもとづいて、図８（ａ）に示すように、電源ノイズ最大時間範囲の特定を行う（ステップＳ２２）。
【００４６】
最後に、この特定された時間範囲のみ、詳細モデルを用いた専用の解析ツールによる高精度電源ノイズ解析を実行する（ステップＳ２３）。
【００４７】
図８（ｂ）に、高精度電源ノイズ解析の実行結果の例を示す。
【００４８】
このような本実施形態によれば、電源ノイズが最大となる時間範囲の絞り込みに簡易モデルによる過渡解析結果を使用するので、電源ノイズが最大となる時間範囲をより正確に特定することができる。また、特定された時間範囲のみ、高精度の電源ノイズ解析を実行するので、高精度の電源ノイズ解析に要する時間を短くすることができる。
【００４９】
（第３の実施形態）
本実施形態では、トグル率時系列データが、図３（ｂ）に示したような、ランダムに生成されたものであるときの、詳細電源ノイズ解析の実行方法の例を示す。
【００５０】
図９は、本発明の第３の実施形態に係る電源ノイズ解析方法の処理の流れの例を示すフロー図である。
【００５１】
図９に示すフローでも、先ず、簡易モデルによる過渡解析結果に対する電源ノイズの大きさの分析を行う（ステップＳ３１）。
【００５２】
続いて、本フローでは、図１０（ａ）に示すような、電源ノイズ最大時間範囲の特定を行った後、この電源ノイズ最大時間範囲に対応するワーストトグル率変動パターンをトグル率時系列データから抽出する（ステップＳ３２）。図１０（ｂ）にワーストトグル率変動パターンの抽出例を示す。
【００５３】
次に、抽出されたワーストトグル率変動パターンに対応するスイッチングシナリオを生成する（ステップＳ３３）。
【００５４】
スイッチングシナリオでは、半導体集積回路を構成する全セルに対して、そのセルが、「静止状態」、「低レベルから高レベルへトグル」、「高レベルから低レベルへトグル」のいずれの状態であるかを、ランダムに割り振る。
【００５５】
最後に、このスイッチングシナリオを使用して、詳細モデルを用いた専用の解析ツールによる高精度電源ノイズ解析を実行する（ステップＳ３４）。
【００５６】
このような本実施形態によれば、論理シミュレーションの実行結果がなくても、電源ノイズが大きくなるトグル率変動パターンを特定して、高精度な電源ノイズ解析を行うことができる。
【００５７】
ここまで、簡易モデル１を例にとって、簡易モデルを用いた電源ノイズの解析方法について説明したが、次に、上述の各実施形態の電源ノイズ解析方法を適用することのできる別の簡易モデルの例を列挙し、それぞれの簡易モデルについて説明する。
【００５８】
＜第２の簡易モデル＞
図１１に示す簡易モデル２は、半導体集積回路をクロック系回路と非クロック系回路とに分けてモデル化したものである。
【００５９】
この簡易モデル２では、電源ラインＶＤＤとグラウンドラインＧＮＤとの間に、クロック系回路モデル２１と、非クロック系回路モデル２２とが、並列に接続されている。クロック系回路モデル２１、非クロック系回路モデル２２は、それぞれ、簡易モデル１と同じ構成をとる。
【００６０】
すなわち、クロック系回路モデル２１は、直列に接続されたスイッチＳＷ１と抵抗ＲＬ１および容量ＣＬ１によりモデル化されたスイッチング部モデル１１Ａと、容量Ｃｎｓｗ１でモデル化された非スイッチング部モデル１２Ａにより構成される。
【００６１】
同様に、非クロック系回路モデル２２は、直列に接続されたスイッチＳＷ２と抵抗ＲＬ２および容量ＣＬ２によりモデル化されたスイッチング部モデル１１Ｂと、容量Ｃｎｓｗ２でモデル化された非スイッチング部モデル１２Ｂにより構成される。
【００６２】
簡易モデル２を用いて、上述の各実施形態の電源ノイズ解析を行うときは、クロック周期の１／２を１区間として過渡解析を行う。これは、クロック系回路は、クロックの立ち上りと立ち下りに同期してスイッチングすることに対応するためである。
【００６３】
このように、クロック系と非クロック系とに分けて簡易モデル化することにより、より精度の高い電源ノイズ解析を行うことができる。
【００６４】
＜第３の簡易モデル＞
半導体集積回路が複数のクロックドメインを有する場合は、それぞれのクロックドメインに属する回路を上述の簡易モデル２でモデル化し、全体回路は、これらの簡易モデル２を結合させた結合簡易モデルによりモデル化する。
【００６５】
図１２は、３つのクロックドメイン１〜３を有する半導体集積回路を結合簡易モデル３によりモデル化した例である。この例では、クロックドメイン１を簡易モデル２Ａ、クロックドメイン２を簡易モデル２Ｂ、クロックドメイン３を簡易モデル２Ｃとしてモデル化し、簡易モデル２Ａ、簡易モデル２Ｂ、簡易モデル２Ｃを並列に接続して、結合簡易モデル３を構成している。
【００６６】
この結合簡易モデルを用いて電源ノイズの過渡解析を行う場合は、それぞれのクロックドメインで使用されるクロックのいずれかのクロックで立ち上りまたは立ち下りが発生する時刻の間を１区間として解析を行う。
【００６７】
図１３に、上述の結合簡易モデル３を用いた過渡解析における、クロック信号と解析区間の関係の例を示す。この例では、クロックドメイン１のクロック信号をＣＬＫ１、クロックドメイン２のクロック信号をＣＬＫ２、クロックドメイン３のクロック信号をＣＬＫ３とし、各クロック信号の立ち上り、立ち下りと過渡解析の区間ｉとの関係を示す。
【００６８】
このように、複数のクロックドメインをクロックドメインごとに簡易モデル化することにより、各クロックドメインで使用されるクロック信号の変化に応じた精細な電源ノイズ解析を行うことができる。
【００６９】
＜第４の簡易モデル＞
次に、半導体チップ上のレイアウトに応じて、半導体集積回路をモデル化する例を示す。この場合、半導体チップを格子状に分割し、格子で区切られた各領域に配置された回路を簡易モデルでモデル化し、全体回路は、これらの簡易モデルを結合させた結合簡易モデルによりモデル化する。
【００７０】
図１４に、半導体集積回路チップ１００を９つの領域に分け、それぞれの領域の回路を簡易モデル４１〜４９でモデル化した例を示す。この例では、簡易モデル４１〜４９を結合させた結合簡易モデル４により半導体集積回路全体をモデル化する。簡易モデル４１〜４９としては、上述の簡易モデル１または簡易モデル２を用いる。
【００７１】
このように、半導体集積回路を半導体チップ上のレイアウトに応じて簡易モデル化することにより、半導体チップ上での電源ノイズの発生状況を、より正確に解析することができる。
【００７２】
＜第５の簡易モデル＞
次に、半導体集積回路が複数の電源ドメインを有する場合のモデル化の例を示す。この場合、各電源ドメインに属する回路を簡易モデルでモデル化し、全体回路は、これらの簡易モデルを電源ドメイン間接続モデルを介して結合させた結合簡易モデルによりモデル化する。
【００７３】
図１５は、３つの電源ドメイン１〜３を有する半導体集積回路を結合簡易モデル５によりモデル化した例である。この例では、電源電圧ＶＤＤ１の電源ドメイン１に属する回路を簡易モデル５１、電源電圧ＶＤＤ２の電源ドメイン２に属する回路を簡易モデル５２、電源電圧ＶＤＤ３の電源ドメイン３に属する回路を簡易モデル５３としてモデル化している。簡易モデル５１と簡易モデル５２を電源ドメイン間接続モデルＭ１により接続し、簡易モデル５２と簡易モデル５３を電源ドメイン間接続モデルＭ２により接続することにより、結合簡易モデル５は構成される。
【００７４】
電源ドメイン間接続モデルＭ１は、電源ドメイン１の電源ラインＶＤＤ１と電源ドメイン２の電源ラインＶＤＤ２とを接続する抵抗Ｒｄ１２と、電源ドメイン１のグラウンドラインＧＮＤと電源ドメイン２のグラウンドラインＧＮＤとを接続する抵抗Ｒｓ１２と、を有する。
【００７５】
同様に、電源ドメイン間接続モデルＭ２は、電源ドメイン２の電源ラインＶＤＤ２と電源ドメイン３の電源ラインＶＤＤ３とを接続する抵抗Ｒｄ２３と、電源ドメイン２のグラウンドラインＧＮＤと電源ドメイン２のグラウンドラインＧＮＤとを接続する抵抗Ｒｓ２３と、を有する。
【００７６】
また、簡易モデル５１〜５３としては、上述の簡易モデル１または簡易モデル２を用いる。
【００７７】
このように、複数の電源ドメインを電源ドメインごとに簡易モデル化することにより、それぞれの電源ドメインの電源ラインに発生するノイズを、より正確に解析することができる。
【００７８】
＜第６の簡易モデル＞
最後に、複数の半導体集積回路が搭載されるボードを簡易モデル化する例を示す。この場合、各半導体集積回路を簡易モデルでモデル化し、これらの簡易モデルをボード上の電源系ネットワークモデルで結合することにより、ボードレベルの結合簡易モデルを構成する。
【００７９】
図１６は、３つの半導体集積回路１〜３が搭載されるボードを結合簡易モデル６によりモデル化した例である。この例では、半導体集積回路１を簡易モデル６１、半導体集積回路２を簡易モデル６２、半導体集積回路３を簡易モデル６３によりモデル化し、これらの簡易モデルをボード上電源系ネットワークモデルＭ１１に接続して、結合簡易モデル６を構成している。
【００８０】
ボード上電源系ネットワークモデルＭ１１は、半導体集積回路１〜３へ供給する電源のネットワークを、電源ライン系のインダクタンスＬｄｂ１〜Ｌｄｂ４と抵抗Ｒｄｂ１〜Ｒｄｂ４、グラウンドライン系のインダクタンスＬｓｂ１〜Ｌｓｂ４と抵抗Ｒｓｂ１〜Ｒｓｂ４および電源−グラウンド間容量Ｃｂ１〜Ｃｂ４を用いてモデル化している。
【００８１】
また、簡易モデル５１〜５３としては、上述の簡易モデル１または簡易モデル２、あるいは結合簡易モデル３ないしは結合簡易モデル４を用いる。
【００８２】
このように、半導体集積回路を、その半導体集積回路が搭載されるボードまで含めて簡易モデル化することにより、半導体集積回路のボードレベルでの電源ノイズ解析を容易に行うことができる。
【００８３】
以上説明した少なくとも１つの実施形態の電源ノイズ解析方法によれば、簡易モデルを使用しても、電源ノイズを高精度かつ高速で解析することができる。
【００８４】
また、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００８５】
１、２、２Ａ〜２Ｃ、４１〜４９、５１〜５３、６１〜６３  簡易モデル
３〜６  結合簡易モデル
１１、１１Ａ、１１Ｂ  スイッチング部モデル
１２、１２Ａ、１２Ｂ  非スイッチング部モデル
Ｍ１、Ｍ２  電源ドメイン間接続モデル
Ｍ１１  ボード上電源系ネットワークモデル
ＳＷ、ＳＷ１、ＳＷ２  スイッチ
ＲＬ、ＲＬ１、ＲＬ２  抵抗
ＣＬ、ＣＬ１、ＣＬ２  容量
Ｃｎｓｗ、Ｃｎｓｗ１、Ｃｎｓｗ２  容量
Ｃｄ、Ｃｄ１〜Ｃｄ３  電源−グラウンド間容量
【図１】
2012226673.tif 000003
【図２】
2012226673.tif 000004
【図３】
2012226673.tif 000005
【図４】
2012226673.tif 000006
【図５】
2012226673.tif 000007
【図６】
2012226673.tif 000008
【図７】
2012226673.tif 000009
【図８】
2012226673.tif 000010
【図９】
2012226673.tif 000011
【図１０】
2012226673.tif 000012
【図１１】
2012226673.tif 000013
【図１２】
2012226673.tif 000014
【図１３】
2012226673.tif 000015
【図１４】
2012226673.tif 000016
【図１５】
2012226673.tif 000017
【図１６】
2012226673.tif 000018