(57)【要約】【課題】トランジスターの静電破壊を抑制する。【解決手段】電気光学装置の製造方法は、基板上に第１トランジスターを形成する工程と、第１トランジスターが形成された基板上に第１絶縁膜を形成する工程と、第１絶縁膜をエッチングして、第１トランジスターに通じる第１貫通孔を形成する工程と、第１貫通孔を介して第１トランジスターに接続された第１部分および第１部分とは接続されていない第２部分を有する第１導体膜を第１絶縁膜上に形成する工程と、第１導体膜上に第２絶縁膜を形成する工程と、第２絶縁膜をエッチングして第１導体膜の第１部分および第２部分のそれぞれに通じる第２貫通孔および第３貫通孔を形成する工程と、第２貫通孔および第３貫通孔を介して、第１導体膜の第１部分および第２部分を電気的に接続する第２導体膜を第２絶縁膜上に形成する工程とを有する。【選択図】図１０
2012145619.tif 000002
【特許請求の範囲】
【請求項１】
基板上に第１トランジスターを形成するトランジスター形成工程と、
前記第１トランジスター上に第１絶縁膜を形成する第１絶縁膜形成工程と、
前記第１絶縁膜を介して前記第１トランジスターに接続された第１部分および前記第１
部分と電気的に分断された第２部分を有する第１導体膜を前記第１絶縁膜上に形成する第
１導体膜形成工程と、
前記第１導体膜上に第２絶縁膜を形成する第２絶縁膜形成工程と、
前記第２絶縁膜を介して、前記第１導体膜の前記第１部分および前記第２部分を電気的
に接続する第２導体膜を前記第２絶縁膜上に形成する第２導体膜形成工程と
を有する電気光学装置の製造方法。
【請求項２】
前記第１導体膜において、前記第１部分および前記第２部分の間には、前記同層の他の
導体膜が存在しない
ことを特徴とする請求項１に記載の製造方法。
【請求項３】
前記第１導体膜において、前記第１部分と第１トランジスターの間に抵抗素子を形成す
る抵抗形成工程を有する
ことを特徴とする請求項１または２に記載の製造方法。
【請求項４】
前記抵抗素子の抵抗値は、前記第１トランジスターのチャネル抵抗より大きい
ことを特徴とする請求項３に記載の製造方法。
【請求項５】
前記抵抗素子の抵抗値は、１ｋΩ以上である
ことを特徴とする請求項４に記載の製造方法。
【請求項６】
前記第１導電膜の前記第１部分と第２部分は、引き回し配線として用いられる
ことを特徴とする請求項１ないし５のいずれか一項に記載の製造方法。
【請求項７】
前記第１導体膜および前記第２導体膜の少なくとも一方は、容量電極またはシールド電
極として用いられる
ことを特徴とする請求項１ないし６のいずれか一項に記載の製造方法。
【請求項８】
前記トランジスター形成工程において、前記第１トランジスターに加え、画素を構成す
る第２トランジスターが形成される
ことを特徴とする請求項１ないし７のいずれか一項に記載の製造方法。
【請求項９】
基板と、
前記基板上に形成されたトランジスターと、
前記トランジスターが形成された前記基板上に形成された第１絶縁膜と、
前記第１絶縁膜に形成され、前記トランジスターに通じる第１貫通孔と、
前記第１貫通孔を介して前記トランジスターに接続された第１部分および前記第１部分
と分断された第２部分を有し、前記第１絶縁膜上に形成された第１導体膜と、
前記第１導体膜上に形成された第２絶縁膜と、
前記第２絶縁膜に形成され、前記第１導体膜の前記第１部分に通じる第２貫通孔と、
前記第２絶縁膜に形成され、前記第１導体膜の前記第２部分に通じる第３貫通孔と、
前記第２絶縁膜上に形成され、前記第２貫通孔および前記第３貫通孔を介して、前記第
１導体膜の前記第１部分および前記第２部分を電気的に接続する第２導体膜と
を有する電気光学装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置の製造時の静電破壊を抑制する技術に関する。
【背景技術】
【０００２】
液晶表示装置等の電気光学装置の製造時における、トランジスターの静電破壊が問題に
なっている。特許文献１は、静電破壊を防止するための短絡用配線を形成し、その後、短
絡用配線を切断する技術を開示している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１１−９５２５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１においては、トランジスターの形成後に短絡用配線を切断するための新たな
工程を導入する必要があり、プロセスが煩雑になるという問題があった。
本発明は、短絡用配線を形成および切断するプロセスを導入することなく、トランジス
ターの静電破壊を抑制する技術を提供する。
【課題を解決するための手段】
【０００５】
本発明は、基板上に第１トランジスターを形成するトランジスター形成工程と、前記第
１トランジスター上に第１絶縁膜を形成する第１絶縁膜形成工程と、前記第１絶縁膜を介
して前記第１トランジスターに接続された第１部分および前記第１部分と電気的に分断さ
れた第２部分を有する第１導体膜を前記第１絶縁膜上に形成する第１導体膜形成工程と、
前記第１導体膜上に第２絶縁膜を形成する第２絶縁膜形成工程と、前記第２絶縁膜を介し
て、前記第１導体膜の前記第１部分および前記第２部分を電気的に接続する第２導体膜を
前記第２絶縁膜上に形成する第２導体膜形成工程とを有する電気光学装置の製造方法を提
供する。
この製造方法によれば、短絡用の配線を形成および切断するプロセスを導入することな
く、第１導体膜を用いた配線パターンのアンテナ効果に基づく第１トランジスターの静電
破壊を抑制することができる。
【０００６】
好ましい態様において、前記第１導体膜において、前記第１部分および前記第２部分の
間には、前記同層の他の導体膜が存在しなくてもよい。
この製造方法によれば、他の配線を避けるためにブリッジ接続するのではなく、アンテ
ナ効果を避けるために分断したのち、ブリッジ接続している。従って、短絡用の配線を形
成および切断するプロセスを導入することなく、第１導体膜を用いた配線パターンのアン
テナ効果に基づく第１トランジスターの静電破壊を抑制することができる。
【０００７】
別の好ましい態様において、前記第１トランジスターはソース電極を有し、前記第１絶
縁膜形成工程の前に、前記ソース電極に一端が接続された抵抗素子を形成する抵抗形成工
程を有し、前記第１貫通孔は、前記抵抗素子の他端に通じていてもよい。
この製造方法によれば、第１トランジスターのソース電極を介した静電破壊を抑制する
ことができる。
【０００８】
さらに別の好ましい態様において、前記抵抗素子の抵抗値は、前記第１トランジスター
のチャネル抵抗より大きくてもよい。
この製造方法によれば、第１トランジスターのソース電極を介した静電破壊を抑制する
ことができる。
【０００９】
さらに別の好ましい態様において、前記抵抗素子の抵抗値は、１ｋΩ以上であってもよ
い。
この製造方法によれば、第１トランジスターのソース電極を介した静電破壊を抑制する
ことができる。
【００１０】
さらに別の好ましい態様において、前記第１導電膜の前記第１部分と第２部分は、引き
回し配線として用いられてもよい。
この製造方法によれば、引き回し配線のアンテナ効果に基づく静電破壊を抑制すること
ができる。
【００１１】
さらに別の好ましい態様において、前記第１導体膜および前記第２導体膜の少なくとも
一方は、容量電極またはシールド電極として用いられてもよい。
この製造方法によれば、他の配線パターンとして用いられる導体膜を使って、第１トラ
ンジスターの静電破壊を抑制することができる。
【００１２】
さらに別の好ましい態様において、前記トランジスター形成工程において、前記第１ト
ランジスターに加え、画素を構成する第２トランジスターが形成されてもよい。
この製造方法によれば、画素を構成する第２トランジスターと画素を構成しない第１ト
ランジスターとが同じプロセスで製造される場合において、第１トランジスターの静電破
壊を抑制することができる。
【００１３】
また、本発明は、基板と、前記基板上に形成されたトランジスターと、前記トランジス
ターが形成された前記基板上に形成された第１絶縁膜と、前記第１絶縁膜に形成され、前
記トランジスターに通じる第１貫通孔と、前記第１貫通孔を介して前記トランジスターに
接続された第１部分および前記第１部分とは接続されていない第２部分を有し、前記第１
絶縁膜上に形成された第１導体膜と、前記第１導体膜上に形成された第２絶縁膜と、前記
第２絶縁膜に形成され、前記第１導体膜の前記第１部分に通じる第２貫通孔と、前記第２
絶縁膜に形成され、前記第１導体膜の前記第２部分に通じる第３貫通孔と、前記第２絶縁
膜上に形成され、前記第２貫通孔および前記第３貫通孔を介して、前記第１導体膜の前記
第１部分および前記第２部分を電気的に接続する第２導体膜とを有する電気光学装置を提
供する。
この電気光学装置によれば、短絡用の配線を形成および切断するプロセスを導入するこ
となく、第１導体膜を用いた配線パターンのアンテナ効果に基づく第１トランジスターの
静電破壊を抑制することができる。
【図面の簡単な説明】
【００１４】
【図１】一実施形態に係る電気光学装置１の構成を示す図。
【図２】画素Ｐの等価回路を示す図。
【図３】電気光学装置１の断面構造を示す模式図。
【図４】素子基板１０の製造方法を示すフローチャート。
【図５】素子基板１０の製造工程を説明する断面模式図。
【図６】素子基板１０の製造工程を説明する断面模式図。
【図７】従来技術に係る静電破壊の問題を説明する図である。
【図８】周辺引き回し配線の製造工程を説明する断面模式図。
【図９】周辺引き回し配線の製造工程を説明する断面模式図。
【図１０】周辺引き回し配線の製造工程を説明する断面模式図。
【図１１】変形例１に係る電気光学装置１の断面模式図。
【図１２】変形例２に係る電気光学装置１の断面模式図。
【発明を実施するための形態】
【００１５】
１．構成
図１は、一実施形態に係る電気光学装置１の構成を示す図である。図１（ａ）は電気光
学装置１の平面構成を模式的に示す図である。図１（ｂ）は、図１（ａ）のＦ−Ｆ’線に
おける切断面の断面構造を模式的に示す図である。電気光学装置１は、素子基板１０と、
対向基板２０と、液晶層５０とを有する。電気光学装置１は、例えば液晶プロジェクター
のライトバルブとして用いられる液晶装置である。
【００１６】
電気光学装置１は、素子基板１０と、対向基板２０と、液晶層５０とを有する。素子基
板１０は、ガラスや石英など、透明性を有する基板を有する。素子基板１０は対向基板２
０よりも大きく、具体的には、奥行き（ＦからＦ’を見たときの長さ）が長い。素子基板
１０と対向基板２０とは奥側（Ｆ’側）で揃えられているので、手前側（Ｆ側）において
は、素子基板１０が突出している。この突出部分は、端子部１０ａとして機能する。端子
部１０ａには、端子１０４が設けられている。
【００１７】
対向基板２０は、ガラスや石英など、透明性を有する基板を有する。素子基板１０およ
び対向基板２０は、額縁状に配置されたシール材４０により接続されている。素子基板１
０と対向基板２０との間には、液晶層５０が封入されている。
【００１８】
素子基板１０の液晶層５０側の表面のうち、シール材４０で囲まれた部分の内側には、
画素領域Ｅが設けられている。画素領域Ｅにおいては、複数の画素Ｐがマトリクス状に配
置されている。また、素子基板１０のうち、シール材４０と画素領域Ｅとの間には、デー
タ線駆動回路１８０および走査線駆動回路１０２が設けられている。データ線駆動回路１
８０および走査線駆動回路１０２は、素子基板１０上に形成されたＴＦＴ（Thin Film Tr
ansistor）により構成される。データ線駆動回路１８０は、端子部１０ａと対向する辺に
沿って設けられている。走査線駆動回路１０２は、この辺と直交する２つの辺のそれぞれ
に沿って、２つ設けられている。端子１０４は、外部の回路から信号を入力するための端
子である。端子１０４は、配線１０５ａを介してデータ線駆動回路１８０および走査線駆
動回路１０２に接続されている。２つの走査線駆動回路１０２は配線１０５ｂにより接続
されている。
【００１９】
素子基板１０の液晶層５０側の表面には、画素電極７０と、ＴＦＴ３０と、配向膜１８
と、信号線とが形成されている。画素電極７０は、画素Ｐごとに設けられている。ＴＦＴ
３０は、画素電極７０へのデータの書き込みすなわち電圧の印加を制御するスイッチング
素子である。配向膜１８は、液晶分子に所定の方位角とプレチルト角とを与えるための膜
であり、例えばポリイミド等の有機材料や酸化シリコン等の無機材料により形成される。
【００２０】
対向基板２０の液晶層５０側の表面には、見切り部２１と、平坦化層２２と、共通電極
２３と、配向膜２４とが形成されている。見切り部２１は、周辺回路（データ線駆動回路
１８０、走査線駆動回路１０２等）における光誤動作を防ぐため、周辺回路を遮光するた
めに設けられている。見切り部２１は、ＮｉやＣｒなどの金属材料、その酸化物など金属
化合物、または遮光性の顔料を含有した樹脂により形成されている。見切り部２１は、周
辺回路と平面的に重なるように額縁状に形成されている。平坦化層２２は、見切り部２１
が形成された対向基板２０を平坦化するための層であり、例えば酸化シリコンなどの無機
材料やアクリル系樹脂などの有機材料など、遮光性を有する材料により形成されている。
共通電極２３は、ＩＴＯなど、透明性および導電性を有する材料を用いて形成されている
。配向膜２４は、配向膜１８と同様である。
【００２１】
共通電極２３は、対向基板２０の四隅に設けられた導通部１０６により素子基板１０の
配線１０５ｃに電気的に接続されている。配線１０５ｃは、端子部１０ａまで延びており
、端子１０４に接続されている。
【００２２】
配線１０５ａ、配線１０５ｂ、および配線１０５ｃは、例えばＡｌやその合金など金属
材料により形成されている。端子１０４は、ＡｌにさらにＡｕメッキが施されたものであ
る。端子部１０ａにおいては端子１０４だけが露出するように、配線１０５ａ、配線１０
５ｂ、および配線１０５ｃは保護膜（図示略）で覆われている。
【００２３】
図２は、画素Ｐの等価回路を示す図である。電気光学装置１は、ｍ本の走査線３ａと、
ｎ本のデータ線６ａとを有する。走査線３ａとデータ線６ａとは、電気的に絶縁され、互
いに垂直な向きに配置されている。図１（ａ）の平面から見たとき、画素Ｐは、走査線３
ａとデータ線６ａとの交差に対応して設けられている。すなわち、画素Ｐは、ｍ行ｎ列の
マトリクス状に配置されている。走査線駆動回路１０２は、ｍ本の走査線３ａの各々に、
操作信号ＳＣ１、ＳＣ２、ＳＣ３、…、ＳＣｍを供給する。操作信号ＳＣは、順次排他的
にＨ（High）レベルになる信号である。データ線駆動回路１８０は、ｎ本のデータ線６ａ
の各々に、画像を示すデータ信号Ｄ１、Ｄ２、Ｄ３、…、Ｄｎを供給する。
【００２４】
画素Ｐは、ＴＦＴ３０と、液晶層５０と、保持容量６０とを有する。ＴＦＴ３０のゲー
ト電極は、走査線３ａに接続されている。ＴＦＴ３０のソース電極は、データ線６ａに接
続されている。ＴＦＴ３０のドレイン電極は、画素電極７０に接続されている。液晶層５
０は、画素電極７０および共通電極２３に挟まれている。液晶層５０の液晶分子は、画素
電極７０と共通電極２３との間の電位差に応じた配向状態になる。共通電極２３には、共
通電位線ＬＣＣＯＭを介して電圧が印加される。保持容量６０の一端は画素電極７０に接
続されており、他端は容量線３ｂに接続されている。すなわち、保持容量６０は、液晶層
５０に並列に接続されている。容量線３ｂには、外部の回路から電圧ＶＣＯＭが印加され
る。すなわち、保持容量６０は、画素電極７０と容量線３ｂの電位差に相当する電荷を保
持する。Ｈレベルの走査信号ＳＣが入力されると、ＴＦＴ３０はオン状態になり、走査線
３ａと画素電極７０とが導通する。このときデータ線６ａに供給されているデータ信号Ｄ
に応じた電圧が、画素電極７０に書き込まれる。液晶層５０および保持容量６０は、書き
込まれた電圧をある期間保持する。
【００２５】
図３は、電気光学装置１（特に素子基板１０付近）の断面構造を示す模式図である。素
子基板１０は、基板１０１上に半導体層および複数の配線層が形成された、多層配線構造
を有している。この例で、電気光学装置１は、基板１０１に近い方から順に、半導体層１
１、第１配線層１３、第２配線層１５、および第３配線層１７を有する、いわゆる３層配
線構造を有する。各層は、層間絶縁膜により絶縁されている。
【００２６】
半導体層１１は、遮光膜１１１、絶縁膜１１２、半導体膜１１３、絶縁膜１１４、およ
び導体膜１１５を含む。遮光膜１１１は、各画素Ｐの開口領域を規定する膜である。遮光
膜１１１は、例えば、Ｔｉ（チタン）またはＣｒ（クロム）等の金属膜により形成され、
平面的に格子状にパターニングされている。絶縁膜１１２は、半導体膜１１３を形成する
下地となる層である。絶縁膜１１２は、例えば酸化シリコンにより形成されている。半導
体膜１１３は、ＴＦＴ３０のチャネルとして機能するチャネル領域１１３ｃ、ソースとし
て機能するソース領域１１３ｓ、およびドレインとして機能するドレイン領域１１３ｄを
有する。半導体膜１１３は、例えば多結晶シリコン（ポリシリコン）により形成される。
絶縁膜１１４は、ＴＦＴ３０のゲート絶縁膜として機能する。絶縁膜１１４は、例えばＳ
ｉＯ2（酸化シリコン）により形成される。導体膜１１５は、走査線３ａまたはＴＦＴ３
０のゲート電極として機能するゲート電極１１５ｇ、および抵抗素子として機能する抵抗
１１５ｒを有する。導体膜１１５は、例えば導電性ポリシリコンにより形成される。なお
、図３では、図面が煩雑になるのを防ぐため、ＴＦＴ３０の上にだけ絶縁膜１１４が形成
されているように描かれているが、実際には絶縁膜１１２上および導体膜１１５の下に全
面に渡って形成されている。
【００２７】
層間絶縁膜１２は、半導体層１１と第１配線層１３とを絶縁するための層である。層間
絶縁膜１２は、例えば酸化シリコンにより形成される。層間絶縁膜１２には、コンタクト
ホール１２１およびコンタクトホール１２２が設けられている。コンタクトホール１２１
およびコンタクトホール１２２は、層間絶縁膜１２および絶縁膜１１４を貫通する孔であ
り、半導体層１１と第１配線層１３との電気的接続に用いられる。なお、図３では、図面
が煩雑になるのを防ぐためコンタクトホール１２１およびコンタクトホール１２２が絶縁
膜１１４を貫通していないように描かれているが、実際にはコンタクトホール１２１およ
びコンタクトホール１２２は絶縁膜１１４を貫通している。以下、他の図面においても同
様である。
【００２８】
第１配線層１３は、導体膜１３１、誘電体膜１３２、および導体膜１３３を含む。導体
膜１３１は、コンタクトホール１２１またはコンタクトホール１２２を介して、半導体層
１１と電気的接続を得るための電極である。また、導体膜１３１は、容量素子における一
方の電極として用いられる場合もある。導体膜１３１は、例えば導電性ポリシリコンによ
り形成される。誘電体膜１３２は、例えば酸化シリコンにより形成され、容量素子におけ
る誘電体として機能する。容量電極１３３ｅは、容量素子の他方の電極として用いられる
。データ線６ａおよび容量電極１３３ｅは、例えばＡｌ（アルミニウム）により形成され
る。
【００２９】
層間絶縁膜１４は、第１配線層１３と第２配線層１５とを絶縁するための層である。層
間絶縁膜１４は、例えば酸化シリコンにより形成される。層間絶縁膜１４には、コンタク
トホール１４１およびコンタクトホール１４２が設けられている。コンタクトホール１４
１およびコンタクトホール１４２は、層間絶縁膜１４を貫通する孔であり、第１配線層１
３と第２配線層１５との電気的接続に用いられる。
【００３０】
第２配線層１５は、導体膜１５１を有する。導体膜１５１は、シールド電極１５１ｓお
よび中継電極１５１ｂを有する。シールド電極１５１ｓは、電磁波を遮蔽するシールドと
して機能する。中継電極１５１ｂは、上層（第３配線層１７）と下層（第１配線層１３）
との電気的接続を中継する電極である。シールド電極１５１ｓおよび中継電極１５１ｂは
、例えばアルミニウムにより形成される。
【００３１】
層間絶縁膜１６は、第２配線層１５と第３配線層１７とを絶縁するための層である。層
間絶縁膜１６は、例えば酸化シリコンにより形成される。層間絶縁膜１６には、コンタク
トホール１６１が設けられている。コンタクトホール１６１は、層間絶縁膜１６を貫通す
る孔であり、第２配線層１５と第３配線層１７との電気的接続に用いられる。
【００３２】
第３配線層１７は、導体膜１７１を有する。導体膜１７１は、画素電極７０として機能
する。導体膜１７１は、ＩＴＯにより形成されている。第３配線層１７の上には、配向膜
１８が形成されている。
【００３３】
２．製造方法
図４は、素子基板１０の製造方法を示すフローチャートであり、図５および図６は、素
子基板１０の製造工程を説明する断面模式図である。
ステップＳ１（遮光膜形成工程）において、ＴｉまたはＣｒをターゲットとして用いた
スパッタ法により基板１０１上に金属膜が形成される。形成された金属膜はパターニング
され、遮光膜１１１が形成される（図５（ａ））。
ステップＳ２（絶縁膜形成工程）において、プラズマＣＶＤ（Chemical Vapor Deposit
ion）などの気相プロセスにより酸化シリコンを堆積し、絶縁膜１１２が形成される。絶
縁膜１１２は、基板１０１および遮光膜１１１を覆うように形成される（図５（ｂ））。
絶縁膜１１２の厚みはおよそ２００ｎｍから４００ｎｍ程度である。
【００３４】
ステップＳ３（半導体膜形成工程）において、減圧気相化学成長法（Low Pressure Che
mical Vapor Deposition、以下ＬＰＣＶＤという）またはプラズマＣＶＤにより、非晶質
シリコン膜が形成される。この非晶質シリコン膜に熱処理が施され、非晶質シリコン膜が
多結晶化する。こうして、ポリシリコン膜が形成される。ポリシリコン膜には、選択的に
不純物（リンなど）が注入され、ソース領域１１３ｓ、ドレイン領域１１３ｄ、およびチ
ャネル領域１１３ｃが形成される。
ステップＳ４（ゲート絶縁膜形成工程）において、プラズマＣＶＤなどの気相プロセス
により酸化シリコンを堆積し、絶縁膜１１４をゲート絶縁膜として形成する（図５（ｃ）
。絶縁膜１１４の厚みはおよそ２０ｎｍから５０ｎｍである。
【００３５】
ステップＳ５（ゲート電極形成工程）において、ＬＰＣＶＤ法により導電性ポリシリコ
ン膜が形成される。ポリシリコン膜はパターニングされ、ゲート電極１１５ｇまたは抵抗
１１５ｒが形成される（図５（ｄ））。
なお、ステップＳ１〜Ｓ５においては、画素回路の構造物に加え、周辺回路の構造物も
形成される。
【００３６】
ステップＳ６（層間絶縁膜形成工程）において、ＰＥＣＶＤ法により酸化シリコンが堆
積され、層間絶縁膜１２が形成される（図５（ｅ））。層間絶縁膜１２の厚みはおよそ１
４００ｎｍである。
ステップＳ７（ＣＭＰ工程）において、層間絶縁膜１２がＣＭＰ（Chemical Mechanica
l Polishing）により研磨され、平坦化される。
ステップＳ８（エッチング工程）において、ＨＦ、ＣＨＦ３、ＣＦ４、もしくはＳＦ６
などのガスまたはこれらの混合ガスをエッチングガスとして用いたドライエッチングによ
り、層間絶縁膜１２がエッチングされる。こうして、コンタクトホール１２１およびコン
タクトホール１２２が形成される（図６（ａ））。この例では、コンタクトホール１２１
はソース領域１１３ｓに通じ、コンタクトホール１２２はドレイン領域１１３ｄに通じて
いる。
【００３７】
ステップＳ９（中継電極形成工程）において、ＬＰＣＶＤ法により導電性ポリシリコン
膜が導体膜１３１として層間絶縁膜１２上に形成される。導電性ポリシリコンは、コンタ
クトホール１２１およびコンタクトホール１２２内にも形成される。導体膜１３１はパタ
ーニングされる（図６（ｂ））。導電性ポリシリコン膜の厚みはおよそ１００ｎｍである
。
ステップＳ１０（誘電体膜形成工程）において、プラズマＣＶＤ法により酸化シリコン
膜が誘電体膜１３２として形成される。誘電体膜１３２は、導体膜１３１を覆うように形
成される。誘電体膜１３２の厚みはおよそ５０ｎｍから１００ｎｍである。
ステップＳ１１（エッチング工程）において、データ線６ａを形成する部分について、
ドライエッチングにより誘電体膜１３２が除去される。
【００３８】
ステップＳ１２（データ線／容量線形成工程）において、導電性ポリシリコン膜が形成
される。さらに、導電性ポリシリコン膜の上に、アルミニウム膜が形成される。こうして
、導電性ポリシリコンおよびアルミニウムの２層構造の膜が導体膜１３３として形成され
る。導体膜１３３はパターニングされ、データ線１３３ｄおよび容量電極１３３ｅが形成
される。導体膜１３３の厚みはおよそ２００ｎｍから４００ｎｍである。
【００３９】
ステップＳ１３（層間絶縁膜形成工程）において、プラズマＣＶＤ法により酸化シリコ
ンが堆積され、層間絶縁膜１４が形成される。層間絶縁膜１４の厚みはおよそ４００ｎｍ
から６００ｎｍである。
ステップＳ１４（エッチング工程）において、ドライエッチングにより、層間絶縁膜１
４がエッチングされる。エッチングにより、コンタクトホール１４１およびコンタクトホ
ール１４２が形成される。この例では、コンタクトホール１４１は、容量素子の一方の電
極として機能する導体膜１３１に通じている。コンタクトホール１４２は、容量素子の他
方の電極として機能する容量電極１３３ｅまで通じている。
【００４０】
ステップＳ１５（シールド電極／中継電極形成工程）において、まず、アルミニウム膜
が形成され、次に、窒化チタン膜が形成される。こうして、アルミニウムおよび窒化チタ
ンの２層構造の膜が導体膜１５１として形成される。導体膜１５１はパターニングされ、
シールド電極１５１ｓおよび中継電極１５１ｍが形成される。導体膜１５１の厚みはおよ
ぼ２００ｎｍから４００ｎｍである。
【００４１】
ステップＳ１６（層間絶縁膜形成工程）において、プラズマＣＶＤ法により酸化シリコ
ンが堆積され、層間絶縁膜１６が形成される。層間絶縁膜１６の厚みはおよそ４００ｎｍ
から６００ｎｍである。
ステップＳ１７（エッチング工程）において、ドライエッチングにより、層間絶縁膜１
６がエッチングされる。エッチングにより、コンタクトホール１６１が形成される。この
例では、コンタクトホール１６１は、中継電極１５１ｍに通じている。
【００４２】
ステップＳ１８（画素電極形成工程）において、スパッタ法または蒸着法により、ＩＴ
Ｏ膜が形成される。ＩＴＯ膜はパターニングされ、導体膜１７１が形成される。導体膜１
７１の厚みはおよそ１００ｎｍから１５０ｎｍである。
ステップＳ１９（配向膜形成工程）において、液滴吐出法、フレキソ印刷、またはＣＶ
Ｄによりポリイミドが配向膜１８として形成される（図６（ｃ））。配向膜１８には、そ
の表面を所定の方向に擦るラビング処理が施される。以上により、素子基板１０が製造さ
れる。
【００４３】
３．静電破壊対策
図７は、従来技術に係る静電破壊の問題を説明する図である。図１で示したように、電
気光学装置１は、引き回し配線を有している。ここで、「引き回し配線」とは、周辺回路
のトランジスターに接続される配線であって、長さ７ｍｍ、幅１０um程度、またはそれ以
上の長さの配線をいう。０．５インチのライトバルブ用の液晶装置の場合は、表示領域Ｅ
の短辺（約７ｍｍ）と同等またはそれ以上の長さの配線となる。周辺回路のトランジスタ
ーに各種入力信号を供給し、または出力する入出力信号線、周辺回路のトランジスター間
を接続する接続配線が該当する。引き回し配線のような長い配線においては、配線のパタ
ーニング（エッチング）の際に、アルミニウム膜におけるアンテナ効果により、前記引き
回し配線に接続された周辺回路を構成するトランジスターが静電破壊を起こしてしまうと
いう問題がある。アンテナ効果による静電破壊とは、プロセス中、例えば配線のパターニ
ングにおけるプラズマエッチング工程において、配線層（この場合はアルミニウム膜）に
電荷がたまり、たまった電荷によりトランジスターが静電破壊することをいう。配線の長
さが長いほどアンテナ効果により電荷がたまりやすくなり、静電破壊の可能性が高くなる
。
【００４４】
図８、図９、および図１０は、周辺回路のトランジスターに接続される引き回し配線の
製造工程を説明する断面模式図である。既に図４、図５、および図６を用いて電気光学装
置１の製造方法の概要、特に、画素トランジスター（ＴＦＴ３０）の説明を行なったが、
周辺回路のトランジスターも同様の工程で形成される。
【００４５】
図８（ａ）は、ステップＳ５（ゲート電極形成工程）が終了したときの状態を示す図で
ある。周辺回路のトランジスターおよび抵抗１１５ｒが形成されている。図８の例で、周
辺回路のトランジスターにおいて図中右側がソース領域１１３ｓであり図中左側がドレイ
ン領域１１３ｄである。抵抗１１５ｒは、周辺回路のトランジスターの静電破壊を抑制す
る目的で形成されている。抵抗１１５ｒの抵抗値は、周辺回路のトランジスターのチャネ
ル抵抗よりも大きく、例えば１ｋΩ以上である。ステップＳ６（層間絶縁膜形成工程）に
おいて、層間絶縁膜１２が形成される（図８（ｂ））。ステップＳ８（エッチング工程）
において、コンタクトホール１２３、コンタクトホール１２４、およびコンタクトホール
１２５が形成される（図８（ｃ））。コンタクトホール１２３は周辺回路のトランジスタ
ーのソース領域１１３ｓに通じている。コンタクトホール１２４およびコンタクトホール
１２５は、抵抗１１５ｒの一端および他端に通じている。ここで、コンタクトホール１２
３は、特に、引き回し配線が接続される周辺回路のトランジスターに形成されるコンタク
トホールを示している。なお、ここでは、図面が煩雑になるのを防ぐため、周辺回路のト
ランジスターのドレイン領域１１３ｄへの配線は図示を省略している。
【００４６】
ステップＳ９（中継電極形成工程）において、層間絶縁膜１２の上に、導体膜１３１が
形成される（図８（ｄ））。ステップＳ１２（データ線／容量電極形成工程）において、
導体膜１３１の上に、導体膜１３３が形成される（図９（ａ））。さらに、導体膜１３１
および導体膜１３３はパターニング（エッチング）され、電極が形成される（図９（ｂ）
）。パターニングにより、導体膜１３１および導体膜１３３は、複数の領域に分断される
。これら複数の領域は、引き回し配線の断片、具体的には、第１部分５０１（導体膜１３
１ａおよび導体膜１３３ａからなる部分）と、第２部分５０２（導体膜１３１ｂおよび導
体膜１３３ｂからなる部分）と、第３部分５０３（導体膜１３１ｃおよび導体膜１３３ｃ
からなる部分）とを含む。各断片は、所定の長さ（例えば、３画素分に相当する６０μｍ
）を超えない長さを有している。隣接する２つの断片の間には配線パターン（導体膜１３
１または導体膜１３３の他の部分）は形成されておらず、電気的に絶縁されている。この
ように、電気光学装置１において、引き回し配線は第１配線層１３において長さが短い複
数の断片に分断されているので、図７に示した複数の断片に分断されていない配線と比較
してアンテナ効果が起こりにくい。すなわち、電気光学装置１の引き回し配線は、複数の
断片に分断されていない配線と比較して導体膜のエッチングプロセス中に電荷がたまりに
くい。なお、導体膜１３１および導体膜１３３のパターニングは、ドライエッチングで行
なっても、導体膜１３１および導体膜１３３は、複数の領域にすぐに分断されるため、ア
ンテナ効果による影響は問題にならない。また、引き回し配線の断片において、第１部分
５０１と第２部分５０２の間、および、第２部分５０２と第３部分５０３の間において、
同層の他の配線を形成する導体膜は形成されていない。すなわち、他の配線を避けるため
に分断するのではなく、アンテナ効果を避けるために分断している。
【００４７】
ステップ１３（層間絶縁膜形成工程）において、導体膜１３３の上に、層間絶縁膜１４
が形成される（図９（ｃ））。ステップＳ１４（エッチング工程）において、コンタクト
ホール１４３、コンタクトホール１４４、コンタクトホール１４５、およびコンタクトホ
ール１４６が形成される（図１０（ａ））。コンタクトホール１４３は、第１部分５０１
に通じている。コンタクトホール１４４およびコンタクトホール１４５は、第２部分５０
２の一端および他端に通じている。コンタクトホール１４６は、第３部分５０３に通じて
いる。ステップＳ１５（シールド電極／中間電極形成工程）において、層間絶縁膜１４の
上に、導体膜１５１が形成される（図１０（ｂ））。導体膜１５１はパターニングされ、
第４部分１５１ａおよび第５部分１５１ｂが形成される。第４部分１５１ａは、第１部分
５０１および第２部分５０２を接続する配線である。第５部分１５１ｂは、第２部分５０
２および第３部分５０３を接続する配線である。こうして、第１配線層１３および第２配
線層１５の２つの配線層を使って、引き回し配線が形成される。
【００４８】
まとめると、電気光学装置１の製造方法は、基板１０１上に第１トランジスター（周辺
回路のトランジスター）を形成するトランジスター形成工程（ステップＳ３〜Ｓ５）と、
周辺回路のトランジスター上に層間絶縁膜１２を形成する絶縁層形成工程（ステップＳ６
）と、層間絶縁膜１２をエッチングして、第１トランジスターに通じる第１貫通孔（コン
タクトホール１２５）を形成する第１エッチング工程（ステップＳ８）と、第１貫通孔を
介して第１トランジスターに接続された第１部分５０１および第１部分５０１とは接続さ
れていない第２部分５０２を有する第１導体膜（導体膜１３１および導体膜１３３）を層
間絶縁膜１２上に形成する第１導体膜形成工程（ステップＳ９およびステップＳ１２）と
、第１導体膜上に層間絶縁膜１４を形成する第２絶縁膜形成工程（ステップＳ１３）と、
層間絶縁膜１４をエッチングして第１導体膜の第１部分５０１および第１部分５０２のそ
れぞれに通じる第２貫通孔（コンタクトホール１４３）および第３貫通孔（コンタクトホ
ール１４４）を形成する第２エッチング工程（ステップＳ１４）と、第２貫通孔および第
３貫通孔を介して、第１導体膜の第１部分５０１および第１部分５０２を電気的に接続す
る第２導体膜を層間絶縁膜１４上に形成する第２導体膜形成工程（ステップＳ１５）とを
有する。このように短い断片（第１部分５０１および第１部分５０２）を接続して長い引
き回し配線を形成するので、単一の配線層における長い配線を引き回し配線とする場合と
比較して、周辺回路のトランジスターは静電破壊されにくい。
【００４９】
４．他の実施形態
本発明は上述の実施形態に限定されるものではなく、種々の変形実施が可能である。以
下、変形例をいくつか説明する。以下の変形例のうち、２つ以上のものが組み合わせて用
いられてもよい。
【００５０】
４−１．変形例１
図１１は、変形例１に係る電気光学装置１の断面模式図を示す図である。実施形態にお
いて、引き回し配線が周辺回路のトランジスターのソース電極に接続される配線である例
を説明した。しかし、引き回し配線は、ＴＦＴ３０のソース電極に接続される配線、およ
びＴＦＴ３０のソース電極以外の電極に接続されてもよい。図１１では、引き回し配線が
ＴＦＴ３０のゲート電極に接続される例を示している。
【００５１】
４−２．変形例２
図１２は、変形例２に係る電気光学装置１の断面模式図を示す図である。実施形態にお
いて、第１配線層１３における引き回し配線の断片の長さＬ１と、第２配線層１５におけ
る引き回し配線の接続部分の長さＬ２とが、Ｌ１＞Ｌ２の関係にある例を説明した。換言
すると、実施形態において、引き回し配線の断片が第１配線層１３において形成され、そ
れより上層の第２配線層１５でこれらの断片が接続される例を説明した。しかし、長さＬ
１と長さＬ２とは、Ｌ１≦Ｌ２であってもよい。すなわち、引き回し配線の断片が第２配
線層１５において形成され、それより下層の第１配線層１３でこれらの断片が接続されて
もよい。
【００５２】
４−３．他の変形例
上述の静電破壊対策が施される対象となる配線は、引き回し配線に限定されない。走査
線３ａ、データ線６ａ、ドライバー回路間を接続する配線など、その他いかなる配線に上
述の静電破壊対策が施されてもよい。
上述の実施形態において、ステップＳ５のゲート電極形成工程において、あわせて抵抗
１１５ｒも形成された。すなわち、ゲート電極形成工程は抵抗形成工程としても機能して
いた。しかし、抵抗１１５ｒは形成されなくてもよい。この場合、コンタクトホール１２
５はソース領域１１３ｓに通じる位置に形成され、第１部分５０１とソース領域１１３ｓ
とが抵抗１１５ｒを介さずに直接接続される。
【００５３】
実施形態において、第１配線層１３および第２配線層１５を用いて引き回し配線が形成
された。しかし、引き回し配線として用いられる配線層はこれに限定されない。第１配線
層１３、第２配線層１５、および第３配線層１７の３つの配線層が引き回し配線として用
いられてもよい。あるいは、第２配線層１５および第３配線層１７が引き回し配線として
用いられてもよい。さらに別の例で、電気光学装置１が４層以上の多層配線構造を有して
いる場合、これらの配線層のうち、２つ以上の配線層が引き回し配線として用いられても
よい。
【００５４】
図４で説明した製造プロセスはあくまで例示であり、電気光学装置１の製造プロセスは
これに限定されるものではない。また、用いられる材料や成膜方法も例示であり、実施形
態で説明したものに限定されない。例えば、第１配線層１３が導体膜１３１（ポリシリコ
ン）および導体膜１３３（アルミニウム）の２層構造を有する例を説明したが、第１配線
層１３は、例えばアルミニウム単層構造を有していてもよい。あるいは、ポリシリコンと
アルミニウムの間に、ＴｉＮ（窒化チタン）等のバリア層を挟んだ構造をゆうしていても
よい。
【符号の説明】
【００５５】
１…電気光学装置、１０…素子基板、１１…半導体層、１２…層間絶縁膜、１３…第１配
線層、１４…層間絶縁膜、１５…第２配線層、１６…層間絶縁膜、１７…第３配線層、１
８…配向膜、２０…対向基板、２１…見切り部、２２…平坦化層、２３…共通電極、２４
…配向膜、３０…ＴＦＴ、４０…シール材、５０…液晶層、６０…保持容量、７０…画素
電極、１０１…基板、１０２…走査線駆動回路、１０４…端子、１０６…導通部、１１１
…遮光膜、１１２…絶縁膜、１１３…半導体層、１１４…絶縁膜、１１５…導体膜、１２
１…コンタクトホール、１２２…コンタクトホール、１２３…コンタクトホール、１２４
…コンタクトホール、１２５…コンタクトホール、１３１…導体膜、１３２…誘電体膜、
１３３…導体膜、１４１…コンタクトホール、１４２…コンタクトホール、１４３…コン
タクトホール、１４４…コンタクトホール、１４５…コンタクトホール、１４６…コンタ
クトホール、１５１…導体膜、１６１…コンタクトホール、１７１…導体膜、１８０…デ
ータ線駆動回路、５０１…第１部分、５０２…第２部分、５０３…第３部分
【図１】
2012145619.tif 000003
【図２】
2012145619.tif 000004
【図３】
2012145619.tif 000005
【図４】
2012145619.tif 000006
【図５】
2012145619.tif 000007
【図６】
2012145619.tif 000008
【図７】
2012145619.tif 000009
【図８】
2012145619.tif 000010
【図９】
2012145619.tif 000011
【図１０】
2012145619.tif 000012
【図１１】
2012145619.tif 000013
【図１２】
2012145619.tif 000014