(57)【要約】【課題】スイッチング動作時の発熱を抑制でき、スイッチング電源装置の小型化及び低コスト化に寄与するパワー半導体装置を提供する。【解決手段】素子領域と、前記素子領域を包囲する外周領域と、に区分されたパワー半導体装置であって、第１の導電型を有する第１の半導体層と、前記第１の半導体層の表面上に形成された第２導電型を有する第２の半導体層と、前記素子領域において前記第２の半導体層の表面に形成された第１導電型を有する第３の半導体層と、前記素子領域に設けられた第１のトレンチと、前記外周領域に設けられた第２のトレンチと、前記素子領域における前記第２の半導体層及び前記第３の半導体層の表面上と前記外周領域における前記第２の半導体層の表面上とに電気的に接続された金属層と、を備えることを特徴とするパワー半導体装置。【選択図】図１
2012190853.tif 000002
【特許請求の範囲】
【請求項１】
トレンチ型の半導体素子が形成される素子領域と、前記素子領域を包囲する外周領域と、に区分されたパワー半導体装置であって、
前記素子領域及び前記外周領域に渡って設けられた第１の導電型を有する第１の半導体層と、
前記素子領域及び前記外周領域において前記第１の半導体層の表面上に形成された第２導電型を有する第２の半導体層と、
前記素子領域において前記第２の半導体層の表面に形成された第１導電型を有する第３の半導体層と、
前記素子領域において前記第２の半導体層及び前記第３の半導体層を貫通して前記第１の半導体層に到達する第１のトレンチと、
前記外周領域において前記第２の半導体層を貫通して前記第１の半導体層に到達する第２のトレンチと、
前記素子領域における前記第２の半導体層及び前記第３の半導体層の表面上と前記外周領域における前記第２の半導体層の表面上とに電気的に接続された金属層と、を備えることを特徴とするパワー半導体装置。
【請求項２】
前記第１のトレンチ及び前記第２のトレンチの内部に形成された第１及び第２の絶縁膜と、
前記絶縁膜を介して前記第１のトレンチ及び前記第２のトレンチの内部に形成された第１及び第２の導電層と、を備えることを特徴とする請求項１に記載のパワー半導体装置。
【請求項３】
トレンチ型の半導体素子が形成される素子領域と、前記素子領域を包囲する外周領域と、に区分されたパワー半導体装置の製造方法であって、
第１導電型を有する第１の半導体層の表面上に第２導電型を有する第２の半導体層を形成する工程と、
前記素子領域において前記第２の半導体層を貫通して前記第１の半導体層に到達する第１のトレンチを形成し、且つ、前記外周領域において前記第２の半導体層を貫通して前記第１の半導体層に到達する第２のトレンチを形成する工程と、
前記素子領域において前記第２の半導体層の表面に第１の導電型を有する第３の半導体層を形成する工程と、
前記素子領域における前記第２の半導体層及び前記第３の半導体層と前記外周領域における前記第２の半導体層との表面上に金属膜を形成する工程と、を備えることを特徴とするパワー半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源装置に用いられるトレンチ型のパワー半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
入力電力をスイッチング（オン／オフ）して所望の直流又は交流電力に変換するスイッチング電源装置が知られている。スイッチング電源装置のスイッチング素子として適用されるパワー半導体装置として、例えば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）やＩＧＢＴ（Insulated
Gate Bipolar Transistor）などが挙げられる。近年、エコと省エネの観点から、スイッチング電源装置は高効率であることが求められているため、パワー半導体装置は低消費電力且つ小型であることが求められる。
【０００３】
ＭＯＳＦＥＴ等のパワー半導体装置を低消費電力化する手段として、半導体層にトレンチ（Trench）を形成し、トレンチ内にゲート電極を埋め込むトレンチ構造を有するパワー半導体装置が特許文献１に開示される。また、特許文献１は小型且つ高駆動能力なＭＯＳＦＥＴを提供するためのパワー半導体装置及びその製造方法を開示する。
【０００４】
図６は、特許文献１に記載される従来のパワー半導体装置の製造方法を示す工程断面図である。まず、ｎ＋型の半導体領域（ドレイン領域）１０１及びｎ−型の半導体領域（ドリフト領域）１０２を含む半導体基板を用意し、ドリフト領域１０２の表面にボロン（Ｂ）を注入し、その後熱処理することによりｐ型の半導体領域（ボディ領域）１０３を形成する（図６（ａ））。
【０００５】
次に、ボディ領域１０３の表面からドリフト領域１０２に到達するトレンチ１０５を形成し、その後トレンチ１０５の側壁及び底面にゲート絶縁膜１０６を形成する。さらに、不純物を含む多結晶シリコン（ポリシリコン）１０７をトレンチ１０５内に埋め込み、ポリシリコン１０７がトレンチ１０５内のみに残るようにエッチバックを施す（図６（ｂ））。
【０００６】
次に、ボディ領域１０３の表面にヒ素（Ａｓ）を注入し、その後熱処理することによりｎ＋型の半導体領域（ソース領域）１０４を形成する。さらに、層間絶縁膜を堆積し、その後層間絶縁膜がトレンチ１０５内のみに残るようにエッチバックを施し、ボディ領域１０３及びソース領域１０４を露出させる（図６（ｃ））。
【０００７】
次に、ボディ領域１０３及びソース領域１０４が形成する平坦な表面上に金属膜（ソース電極）１００Ｓを形成し、オーミックコンタクトを形成する。さらに、ドレイン領域１０１の表面上に金属膜（ドレイン電極）１００Ｄを形成し、オーミックコンタクトを形成する（図６（ｄ））。
【０００８】
従来のパワー半導体装置は、上記のように、ボディ領域１０３及びソース領域１０４とソース電極１００Ｓとのアライメントずれ等のレイアウトマージンが必要ないため、トレンチ型のパワー半導体装置を小型化することができる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００４−３１１５４７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、従来のパワー半導体装置をスイッチング電源装置に適用し、スイッチング動作させた場合、パワー半導体装置を流れる電流によるチップの発熱が大きく、発煙及び発火につながる懸念があった。また、パワー半導体装置の発熱を抑制するために大型の放熱フィンを設けると、スイッチング電源装置の小型化及び低コスト化を妨げてしまう。
【００１１】
本発明は、スイッチング動作時の発熱を抑制でき、スイッチング電源装置の小型化及び低コスト化に寄与するパワー半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の一態様によれば、トレンチ型の半導体素子が形成される素子領域と、前記素子領域を包囲する外周領域と、に区分されたパワー半導体装置であって、前記素子領域及び前記外周領域に渡って設けられた第１の導電型を有する第１の半導体層と、前記素子領域及び前記外周領域において前記第１の半導体層の表面上に形成された第２導電型を有する第２の半導体層と、前記素子領域において前記第２の半導体層の表面に形成された第１導電型を有する第３の半導体層と、前記素子領域において前記第２の半導体層及び前記第３の半導体層を貫通して前記第１の半導体層に到達する第１のトレンチと、前記外周領域において前記第２の半導体層を貫通して前記第１の半導体層に到達する第２のトレンチと、前記素子領域における前記第２の半導体層及び前記第３の半導体層の表面上と前記外周領域における前記第２の半導体層の表面上とに電気的に接続された金属層と、を備えることを特徴とするパワー半導体装置が提供される。
また、本発明の一態様によれば、トレンチ型の半導体素子が形成される素子領域と、前記素子領域を包囲する外周領域と、に区分されたパワー半導体装置の製造方法であって、第１導電型を有する第１の半導体層の表面上に第２導電型を有する第２の半導体層を形成する工程と、前記素子領域において前記第２の半導体層を貫通して前記第１の半導体層に到達する第１のトレンチを形成し、且つ、前記外周領域において前記第２の半導体層を貫通して前記第１の半導体層に到達する第２のトレンチを形成する工程と、前記素子領域において前記第２の半導体層の表面に第１の導電型を有する第３の半導体層を形成する工程と、前記素子領域における前記第２の半導体層及び前記第３の半導体層と前記外周領域における前記第２の半導体層との表面上に金属膜を形成する工程と、を備えることを特徴とするパワー半導体装置の製造方法が提供される。
【発明の効果】
【００１３】
本発明によれば、スイッチング動作時の発熱を抑制でき、スイッチング電源装置の小型化及び低コスト化に寄与するパワー半導体装置を提供できる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施形態に係るパワー半導体装置の構造を示す断面図である。
【図２】本発明の実施形態に係るパワー半導体装置の製造方法を示すプロセス断面図である。
【図３】本発明の実施形態に係るパワー半導体装置の製造方法を示すプロセス断面図である。
【図４】本発明の実施形態に係るパワー半導体装置の製造方法を示すプロセス断面図である。
【図５】従来のパワー半導体装置の外周領域と本発明の実施形態に係るパワー半導体装置の外周領域との構造を示す平面図である。
【図６】従来のパワー半導体装置の構造を示す断面図である。
【発明を実施するための形態】
【００１５】
次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１６】
また、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる
【００１７】
図１は、本発明の実施形態に係るパワー半導体装置１０の構造を示す断面図である。本発明の実施形態に係るパワー半導体装置１０は、第１の半導体層２と第２の半導体層３と第３の半導体層４と第１のトレンチ５ａと第２のトレンチ５ｂと金属層１０Ｓとを備える。
【００１８】
本実施形態に係るパワー半導体装置１０は、ｎ−型（第１の導電型）を有するドリフト層（第１の半導体層）２と、ドリフト層２の表面（図１における上面）上に形成されたｐ型（第２の導電型）を有するボディ層（第２の半導体層）３と、ボディ層３の表面領域において島状に形成されたｎ＋型を有するソース層（第３の半導体層）４と、を含む半導体基板を備える。なお、本実施形態に係るパワー半導体装置１０を構成する半導体基板は、例えばシリコン（Ｓｉ）や炭化シリコン（ＳｉＣ）からなり、ｎ＋型を有するドレイン層（第４の半導体層）１を備えるが、ドレイン層１を省略することもできる。また、半導体基板は、図１に示すように破線を境に少なくとも１つのパワー半導体素子が形成される素子領域と、平面的に見て素子領域を包囲するように半導体チップの外縁付近に形成される外周領域と、に区分される。図１に示すように、本実施形態に係るパワー半導体装置１０において、ドレイン層１とドリフト層２とボディ層３とは、素子領域から外周領域に跨って形成され、ソース層４は、素子領域にのみ形成される。
【００１９】
本実施形態に係るパワー半導体装置１０は、素子領域において、半導体基板の表面からソース層４とボディ層３とを貫通する少なくとも１つの第１のトレンチ（Trench）５ａが形成される。第１のトレンチ５ａの外底面は、少なくともドリフト層２の内部に到達し、第１のトレンチ５ａの外側面は、ドリフト層２とボディ層３とソース層４とに隣接する。
【００２０】
パワー半導体装置１０は、素子領域において、第１のトレンチ５ａの内底面及び内側面を被覆するように形成されるゲート絶縁膜（第１の絶縁膜）６ａを備える。ゲート絶縁膜６ａは、例えばシリコン酸化膜（ＳｉＯｘ膜）で形成しても良く、シリコン窒化膜（ＳｉＮ膜）等の絶縁物で形成しても良い。また、ゲート電極（第１の導電層）７ａ（１０Ｇ）が、ゲート絶縁膜６ａを介して第１のトレンチ５ａの内部を充填するように形成される。ゲート電極７ａの下部は、ドリフト層２と対向するように形成され、ゲート電極７ａの上部は、ソース層４と対向し且つ半導体基板の表面に露出しないように形成される。ゲート電極７ａは、ｎ型を有するポリシリコン（多結晶Ｓｉ）からなる。また、層間絶縁膜８が、第１のトレンチ５ａの内部におけるゲート電極７ａの上部に形成される。層間絶縁膜８は、ゲート絶縁膜６ａと同様にシリコン酸化膜からなり、ゲート電極７ａと後述するソース電極とを電気的に絶縁する。
【００２１】
本実施形態に係るパワー半導体装置１０は、外周領域において、半導体基板の表面からボディ層３を貫通する少なくとも１つの第２のトレンチ（Trench）５ｂが形成される。第２のトレンチ５ｂの外底面は、少なくともドリフト層２の内部に到達し、第２のトレンチ５ｂの外側面は、ドリフト層２とボディ層３とに隣接する。
【００２２】
パワー半導体装置１０は、外周領域において、第２のトレンチ５ｂの内底面及び内側面を被覆するように形成される絶縁膜（第２の絶縁膜）６ｂを備える。絶縁膜６ｂは、ゲート絶縁膜６ａと同様にシリコン酸化膜で形成しても良く、異なる絶縁物で形成しても良い。また、ダミー電極（第２の導電層）７ｂが、絶縁膜６ｂを介して第２のトレンチ５ｂの内部を充填するように形成される。ダミー電極７ｂの下部は、ドリフト層２と対向するように形成され、ダミー電極７ｂの上部は、ボディ層３と対向し且つ半導体基板の表面に露出しないように形成される。ダミー電極７ｂは、ゲート電極７ａと同様にｎ型を有するポリシリコンからなる。また、シリコン酸化膜からなる層間絶縁膜８が、第２のトレンチ５ｂの内部におけるダミー電極７ｂの上部に形成される。
【００２３】
パワー半導体装置１０は、半導体基板の表面（図１の上面）及び裏面（図１の下面）において素子領域から外周領域に跨って形成されるドレイン電極１０Ｄとソース電極１０Ｓとを有する。ドレイン電極１０Ｄは、ドレイン層１を介してドリフト層２にオーミック接続され、ソース電極１０Ｓは、素子領域においてフラットな表面をなすボディ層３とソース層４とにオーミック接続され、且つ、外周領域においてフラットな表面をなすボディ層３にオーミック接続される。ドレイン電極１０Ｄは、例えばチタン（Ｔｉ）及びニッケル（Ｎｉ）の積層構造又はＮｉ層で形成され、ソース電極は、アルミニウム（Ａｌ）やＡｌ−Ｓｉ合金等で形成される。
【００２４】
上記のように、本実施形態に係るパワー半導体装置１０は、トレンチ型のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor
Field-Effect Transistor）であり、素子領域において半導体素子としてのトレンチ型のＭＯＳＦＥＴを有する。なお、外周領域に形成された第２のトレンチ５ｂ及びダミー電極６ｂは、ソース層４が形成されないため第１のトレンチ５ａ及びゲート電極６ａのように、ソース電極１０Ｓとドレイン電極１０Ｄとの間に流れる電流を制御することはできない。外周領域におけるソース電極１０Ｓは、ドリフト層２及びボディ層３により形成される寄生ｐｎダイオード（回生ダイオード）のアノード電極として機能し、外周領域におけるドレイン電極１０Ｄは、上記寄生ｐｎダイオードのカソード電極として機能する。
【００２５】
本実施形態に係るパワー半導体装置１０は、半導体チップの外周領域において第２のトレンチ５ｂ、ダミー電極６ｂ及び層間絶縁膜８が形成される点、及び、外周領域においてソース電極１０Ｓがボディ層３の平坦な表面と隣接する点で従来のパワー半導体装置と異なる。
【００２６】
図２乃至４は、本発明の実施形態に係るパワー半導体装置１０の製造方法を示す工程断面図である。図２乃至４の各図において、左側に素子領域の製造工程を、右側に外周領域の製造工程を並べて示す。
【００２７】
（マスクを形成する工程）
まず、ドレイン層１として使用できるｎ＋型の基板を用意し、ドレイン層１の表面上にｎ−型の半導体層をエピタキシャル成長させ、ドリフト層２を形成する。さらに、ドリフト層２の表面にボロン（Ｂ）を注入し、その後熱処理することによりＢをドリフト層２内に拡散させ、ｐ型のボディ層３を形成する。ボディ層３は、図２（ａ）の外周領域に示すようにドリフト層２と直線的な接合界面をなすように、ドリフト層２の全面にＢを注入して形成することができる。また、ボディ層３は、ドリフト層２の一部にＢを注入し、ドリフト層２と湾曲部を含む接合界面をなすように形成しても良い。
【００２８】
ドリフト層２の表面上にボディ層３を形成した後、ボディ層３の表面上に、所定の開孔２２及び２３を有しシリコン酸化膜からなるマスク２１が形成される（図２（ａ））。所定の開孔２２及び２３は、シリコン酸化膜に周知のフォトリソグラフィ工程及びパターニング工程を施し、素子領域における第１のトレンチ５ａが形成される位置と、外周領域における第２のトレンチ５ｂが形成される位置と、に形成される。
【００２９】
（トレンチを形成する工程）
次に、マスク２１が形成された半導体基板に対しＲＩＥ（Reactive Ion Etching）等のドライエッチングを施し、半導体基板の表面からボディ層３を貫通しドリフト層２に到達する第１のトレンチ５ａ及び第２のトレンチ５ｂを形成する（図２（ｂ））。当該ドライエッチング工程は、トレンチエッチング工程と言い換えても良い。第１のトレンチ５ａ及び第２のトレンチ５ｂは、平面的に見てストライプ状、環状または円形や方形のドット状に形成される。なお、第２のトレンチ５ｂは、第１のトレンチ５ａと同一の寸法および間隔で形成されることが好ましい。また、第１のトレンチ５ａ及び第２のトレンチ５ｂを形成した後、ドライエッチングによるダメージ（欠陥）を除去するための犠牲酸化膜を形成する工程及び犠牲酸化膜をエッチング除去する工程を行うことが好ましい。
【００３０】
（ポリシリコン層を堆積する工程）
次に、第１のトレンチ５ａ及び第２のトレンチ５ｂが形成された半導体基板に対し熱酸化又はＣＶＤ（Chemical Vapor Deposition）等を施し、ボディ層３の表面及び上記のトレンチの内壁に沿って延伸するゲート絶縁膜６ａ及び絶縁膜６ｂを形成する。本実施例に係るパワー半導体装置の製造方法において、ゲート絶縁膜６ａと絶縁膜６ｂとは単一の工程により形成するが、素子領域及び外周領域に対する異なる要求特性に応えるために個別の工程により形成しても良い。さらに、ＬＰ−ＣＶＤ（Low-Pressure CVD）により第１のトレンチ５ａ及び第２のトレンチ５ｂの内部と、半導体基板（ボディ層３）の表面上と、にゲート絶縁膜６ａ及び絶縁膜６ｂを介してｎ型のポリシリコン層２４を堆積させる（図３（ａ））。なお、不純物を含まないポリシリコンを堆積した後、Ｐを注入し、Ｐを熱拡散させることでｎ型のポリシリコン層２４を形成することもできる。
【００３１】
（ポリシリコン層をエッチングする工程）
次に、半導体基板の表面上に堆積されたポリシリコン層をエッチングにより除去し、続けて、第１のトレンチ５ａ及び第２のトレンチ５ｂの内部に埋め込まれたポリシリコン層の一部をエッチングにより除去する。当該エッチング工程は、エッチバック工程と言い換えても良く、ｎ型ポリシリコン層２４の上面部がボディ層３の表面よりも深くなるまで行われる。ポリシリコン層２４をエッチングする工程により、ゲート電極７ａが素子領域の第１のトレンチ５ａの内部に形成され、ダミー電極７ｂが外周領域の第２のトレンチ５ｂの内部に形成される（図３（ｂ））。
【００３２】
（ポリシリコン層をエッチングする工程）
次に、ゲート絶縁膜６ａ、絶縁膜６ｂ及びダミー電極７ｂの表面上に、所定の開孔２６を有し周知のフォトレジスト材料からなるマスク２５が形成される。所定の開孔２６は、周知のフォトリソグラフィ工程及びパターニング工程を経て、ゲート電極６ａとゲート絶縁膜６ａの第１のトレンチ５ａの周辺部分とに形成される。外周領域において、少なくとも絶縁膜６ｂの表面は全面的にマスク２５に覆われ、ダミー電極７ｂの上面にもマスク２５が形成されることが好ましい。
【００３３】
（ソース層を形成する工程）
次に、図中に矢印で示すように、マスク２５が形成された半導体基板の上面からヒ素（Ａｓ）をイオン注入する（イオン注入工程）。Ａｓイオンは、マスク２５の開孔２６を介してボディ層３の内部に到達するように注入されるため、第１のトレンチ５ａに隣接するボディ層３にＡｓが拡散し、ソース層４が形成される（図４（ａ））。
【００３４】
（層間絶縁膜を形成する工程）
次に、マスク２５を除去し、ＣＶＤまたはＳＯＧ（Spin On Glass）等により、ゲート絶縁膜６ａ、絶縁膜６ｂ、ゲート電極７ａ及びダミー電極７ｂの表面上にシリコン酸化膜からなる絶縁膜を形成する。続けて、当該絶縁膜、ゲート絶縁膜６ａ、絶縁膜６ｂ及びマスク２１に対しエッチング（エッチバック）処理が施される。当該エッチバック工程により、ボディ層３及びソース層４の表面が露出し、且つ、層間絶縁膜８が第１のトレンチ５ａ及び第２のトレンチ５ｂの内部に形成される（図４（ｂ））。層間絶縁膜８の上面は、半導体基板（ボディ層３及びソース層４）の表面と同一平面をなすか、または当該表面よりも低くなることが好ましい。
【００３５】
（電極を形成する工程）
次に、スパッタ工程により、ボディ層３及びソース層４が形成する平坦な表面上に金属膜を形成した後、ドレイン層１の表面上に金属膜を形成し、ソース電極１０Ｓ及びドレイン電極１０Ｄが形成される。さらに、素子領域のゲート電極５ａ（１０Ｇ）を引き出す工程等が施され、図１に示すパワー半導体装置１０が形成される。
【００３６】
本実施形態に係るパワー半導体装置１０の製造方法は、半導体チップの外周領域において、第２のトレンチ５ｂが形成される工程、ダミー電極６ｂが形成される工程及び層間絶縁膜８が形成される工程を備え、且つ、外周領域においてソース電極１０Ｓがボディ層３の平坦な表面上に形成される工程を備える点で従来のパワー半導体装置の製造方法と異なる。
【００３７】
本実施形態に係るパワー半導体装置１０及びその製造方法は、以下の作用効果を有する。
（１）パワー半導体装置１０は、外周領域において、ボディ層３を貫通する第２のトレンチ５ｂと、ボディ層３と電気的に接続するソース電極１０Ｓと、を備える。第２のトレンチ５ｂが形成されることで、後述のように外周領域においてマスク２１が確実に除去されるため、ボディ層３とソース電極１０Ｓとの接触面積が増加する。従って、パワー半導体装置１０に内蔵されたｐｎダイオードは、スイッチング動作時において大電流を流すことができ、パワー半導体装置１０の発熱を抑制することができる。
（２）また、第２のトレンチ５ｂは、第１のトレンチ５ａと同時に形成されるため、パワー半導体装置１０を簡易な製造工程により安価に製造することができる。
（３）パワー半導体装置１０は、絶縁膜６ｂ及びダミー電極７ｂが堆積された第２のトレンチ５ｂを備える。第２のトレンチ５ｂの内部が埋め込まれることにより、半導体基板の表面が平坦化され、ソース電極１０Ｓを形成するスパッタ工程において金属層のカバレッジが改善される。従って、ソース電極１０Ｓを構成する金属層の厚みバラツキが低減され、パワー半導体装置１０の特性が安定し、製造歩留まりが改善される。
（４）パワー半導体装置１０の製造方法は、外周領域において第２のトレンチ５ｂを形成する工程（トレンチエッチング工程）を備える。トレンチエッチング工程において第１のトレンチ５ｂのみを形成する場合、層間絶縁膜を形成する工程（エッチバック工程）において、外周領域に形成されたシリコン酸化膜（例えばマスク２１）が除去されずボディ層３の表面に残留することがあった（図５（ａ））。ボディ層３の表面上に残留したシリコン酸化膜により、ボディ層３とソース電極１０Ｓとの接触面積が縮小されると、パワー半導体装置１０に内蔵されたｐｎダイオードの面積が小さくなり、従来のパワー半導体装置のようにスイッチング動作時の発熱が問題となる。本実施形態におけるパワー半導体装置１０の製造方法によれば、素子領域及び外周領域におけるシリコン酸化膜のエッチングレートが略等しくなるため、ボディ層３の表面上にシリコン酸化膜が残留することを抑制できる（図５（ｂ））。従って、スイッチング動作時における発熱を抑制することができるパワー半導体装置１０が提供される。
（５）第１のトレンチ５ａ及び第２のトレンチ５ｂは、単一のトレンチエッチング工程により形成されるため、従来の製造工程を複雑化すること必要がなく、パワー半導体装置１０を安価に製造することができる。
【００３８】
以上の実施形態で説明された構成、形状、大きさおよび配置関係については、本発明が理解・実施できる程度に概略的に示したものにすぎない。従って本発明は、説明された実施形態に限定されるものではなく、特許請求の範囲に示される技術的思想の範囲を逸脱しない限り様々な形態に変更することができる。
例えば、ボディ層３とソース電極１０Ｓとの接触抵抗を低減するために、素子領域及び外周領域においてボディ層３の表面にｐ＋コンタクト層を島状に形成しても良い。また、ソース層４を自己整合的に形成するために、ゲート絶縁膜６ａの一部を薄層化又は除去してからイオン注入を行っても良い。
【符号の説明】
【００３９】
１    ドレイン層（第４の半導体層）
２    ドリフト層（第１の半導体層）
３    ボディ層（第２の半導体層）
４    ソース層（第３の半導体層）
５ａ  第１のトレンチ
５ｂ  第２のトレンチ
６ａ  ゲート絶縁膜（第１の絶縁膜）
６ｂ  絶縁膜（第２の絶縁膜）
７ａ、１０Ｇ  ゲート電極（第１の導電層）
７ｂ  ダミー電極（第２の導電層）
８    層間絶縁膜
１０  パワー半導体装置
１０Ｓ  ソース電極
１０Ｄ  ドレイン電極
【図１】
2012190853.tif 000003
【図２】
2012190853.tif 000004
【図３】
2012190853.tif 000005
【図４】
2012190853.tif 000006
【図５】
2012190853.tif 000007
【図６】
2012190853.tif 000008