(57)【要約】【課題】低電圧で動作可能なリセット回路を提供する。【解決手段】リセット回路５０Ａは、Ｐチャネルの第１トランジスタ１１を備え、第１電流ｉ１が第１の値を超えると第１信号Ｄ１をアクティブとする第１回路１０Ａと、Ｎチャネルの第２トランジスタ２１を備え、第２電流ｉ２が第２の値を超えると第２信号Ｄ２をアクティブとする第２回路２０Ａと、電源電圧Ｖｄｄの供給開始から、所定時間が経過した後に第３信号Ｄ３をアクティブとする第３回路３０Ａと、第１信号Ｄ１、第２信号Ｄ２、及び第３信号Ｄ３の全てがアクティブになるとリセット解除を指示するリセット信号ＲＥＳを生成する論理回路４０とを備える。【選択図】図１
2012070124.tif 000002
【特許請求の範囲】
【請求項１】
Ｐチャネルの第１トランジスタを備え、電源電圧の供給開始から前記第１トランジスタに流れる電流が第１の値を超えると第１信号をアクティブとする第１回路と、
Ｎチャネルの第２トランジスタを備え、前記電源電圧の供給開始から前記第２トランジスタに流れる電流が第２の値を超えると第２信号をアクティブとする第２回路と、
前記電源電圧の供給開始から、少なくとも所定時間が経過した後に第３信号をアクティブとする第３回路と、
前記第１信号、前記第２信号、及び前記第３信号に基づいて、前記電源供給の開始からリセットを指示し、前記第１信号、前記第２信号、及び前記第３信号の全てがアクティブになるとリセット解除を指示するリセット信号を生成する論理回路と、
を備えるリセット回路。
【請求項２】
前記第１回路は、前記第１トランジスタのドレインに一方の端子が接続され、他方の端子に接地電圧が供給される第１抵抗を備え、前記第１トランジスタのソースに前記電源電圧が供給され、前記第１トランジスタのゲートに前記接地電圧が供給され、
前記第２回路は、前記第２トランジスタのドレインに一方の端子が接続され、他方の端子に前記電源電圧が供給される第２抵抗を備え、前記第２トランジスタのソースに前記接地電圧が供給され、前記第２トランジスタのゲートに前記電源電圧が供給される、
ことを特徴とする請求項１に記載のリセット回路。
【請求項３】
請求項１又は２に記載のリセット回路と、
内部回路とを備え、
前記電源電圧の定常状態として第１電圧が供給され、
前記内部回路は、
前記第１トランジスタと同じ閾値電圧を有し、動作に必要な電流値が第３の値となる複数のＰチャネルトランジスタと、
前記第２トランジスタと同じ閾値電圧を有し、動作に必要な電流値が第４の値となる複数のＮチャネルトランジスタとを備え、
前記第１回路において、前記第１の値は前記第３の値より大きく、且つ前記第１抵抗の値は前記電源電圧が前記第１電圧に達する前に前記リセット信号がリセット解除を示すように設定され、
前記第２回路において、前記第２の値は前記第４の値より大きく、且つ前記第２抵抗の値は前記電源電圧が前記第１電圧に達する前に前記リセット信号がリセット解除を示すように設定される、
ことを特徴とする半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低電圧で動作するリセット回路に関する。
【背景技術】
【０００２】
半導体集積回路には、電源投入時にその内部回路をリセットするリセット回路が設けられることがある。この場合、電源電圧を監視して、電源電圧が所定電圧に達するまでリセットを指示するリセット信号を生成する方法が考えられる。しかし、この方法では、電源電圧が急峻に立ち上がると、十分なリセット期間が得られない。
この問題を解決するため、特許文献１には、電源電圧を分圧した電圧と基準電圧とを比較するコンパレータと、コンパレータの出力信号の立ち上がりを遅延させる立ち上がり遅延回路とを備え、立ち上がり遅延回路からリセット信号を出力するリセット回路が開示されている。このリセット回路によれば、電源電圧が所定電圧に達しても、コンパレータの出力信号の立ち上がりを遅延させるので、電源電圧が急峻に立ち上がる場合に、リセット期間を十分確保することが可能となる。
また、特許文献２には、内部回路のトランジスタの閾値電圧より高い閾値電圧で動作するトランジスタを備えたリセット回路が開示されている。このリセット回路によれば、内部回路のトランジスタの閾値電圧より高い閾値電圧を用いて電源電圧の立ち上がりを判定しリセット解除を行う。このため、リセット期間を十分確保することが可能となる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−１２９０４９号公報（要約書）
【特許文献２】特開平１０−７９６５５号公報（請求項１）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に開示されたリセット回路は、コンパレータや立ち上がり遅延回路が必要となるため、構成が複雑になる。
また、特許文献２に開示されたリセット回路は、内部回路とは異なる閾値電圧が必要とされる。しかしながら、半導体集積回路が低電圧で動作する場合、閾値電圧が異なる論理回路を用いることが困難になる。また、マージンが少なくなるため、製造時のばらつきにより、動作の信頼性が低下するといった問題がある。
【０００５】
本発明は、このような事情に鑑みてなされたものであり、簡易な構成で低電圧でも正常に動作するリセット回路及びこれを用いた半導体集積回路を提供することを解決課題とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明に係るリセット回路は、Ｐチャネルの第１トランジスタを備え、電源電圧の供給開始から前記第１トランジスタに流れる電流が第１の値を超えると第１信号をアクティブとする第１回路と、Ｎチャネルの第２トランジスタを備え、前記電源電圧の供給開始から前記第２トランジスタに流れる電流が第２の値を超えると第２信号をアクティブとする第２回路と、前記電源電圧の供給開始から、少なくとも所定時間が経過した後に第３信号をアクティブとする第３回路と、前記第１信号、前記第２信号、及び前記第３信号に基づいて、前記電源供給の開始からリセットを指示し、前記第１信号、前記第２信号、及び前記第３信号の全てがアクティブになるとリセット解除を指示するリセット信号を生成する論理回路と、を備える。
【０００７】
このリセット回路によれば、第１回路及び第２回路は、トランジスタに流れる電流に着目してリセット解除を行うので、電源電圧が緩やかに立ち上がる場合に有効であり、第３回路は、電源供給開始からの時間を問題とするので、電源電圧が急峻に立ち上がった場合に有効である。これにより、確実に初期化を行うことができるリセット信号を生成可能となる。
【０００８】
上述したリセット回路において、前記第１回路は、前記第１トランジスタのドレインに一方の端子が接続され、他方の端子に接地電圧が供給される第１抵抗を備え、前記第１トランジスタのソースに前記電源電圧が供給され、前記第１トランジスタのゲートに前記接地電圧が供給され、前記第２回路は、前記第２トランジスタのドレインに一方の端子が接続され、他方の端子に前記電源電圧が供給される第２抵抗を備え、前記第２トランジスタのソースに前記接地電圧が供給され、前記第２トランジスタのゲートに前記電源電圧が供給されることが好ましい。
【０００９】
次に、本発明に係る半導体集積回路は、上述したリセット回路と、内部回路とを備え、前記電源電圧の定常状態として第１電圧が供給され、前記内部回路は、前記第１トランジスタと同じ閾値電圧を有し、動作に必要な電流値が第３の値となる複数のＰチャネルトランジスタと、前記第２トランジスタと同じ閾値電圧を有し、動作に必要な電流値が第４の値となる複数のＮチャネルトランジスタとを備え、前記第１回路において、前記第１の値は前記第３の値より大きく、且つ前記第１抵抗の値は前記電源電圧が前記第１電圧に達する前に前記リセット信号がリセット解除を示すように設定され、前記第２回路において、前記第２の値は前記第４の値より大きく、且つ前記第２抵抗の値は前記電源電圧が前記第１電圧に達する前に前記リセット信号がリセット解除を示すように設定される、ことを特徴とする。
【００１０】
この発明によれば、第１回路及び第２回路は、内部回路のＰチャネルトランジスタとＮチャネルトランジスタとが動作する電流よりも大きな電流が第１トランジスタ及び第２トランジスタを流れることをリセット解除の一条件とする。このため、電源電圧が緩やかに立ち上がる場合には、内部回路のトランジスタが正常に動作して初期化が可能となる電源電圧から、さらに電源電圧が上昇した場合にリセット解除を示す第１信号及び第２信号を生成する。加えて、第１抵抗及び第２抵抗は、電源電圧が定常状態に達する前にリセット解除を示すように設定されるので、内部回路を確実に初期化することが可能となる。
【図面の簡単な説明】
【００１１】
【図１】第１実施形態に係る半導体集積回路の構成を示すブロック図である。
【図２】電源電圧が急峻に立ち上がる場合の電源電圧とリセット信号の波形を示す波形図である。
【図３】電源電圧が緩やかに立ち上がる場合の電源電圧とリセット信号の波形を示す波形図である。
【図４】初期化に必要な時間と電源電圧との関係を示すグラフである。
【図５】第２実施形態に係る半導体集積回路の構成を示すブロック図である。
【発明を実施するための形態】
【００１２】
本発明の実施の形態について図面を参照して説明する。
＜１．第１実施形態＞
図１は、本発明の第１実施形態に係る半導体集積回路１００Ａの電気的構成を示すブロック図である。半導体集積回路１００Ａは、リセット回路５０Ａと内部回路６０とを備え、電源電圧Ｖｄｄと接地電圧ＧＮＤとが供給される。リセット回路５０Ａは、ローレベルでリセットを指示し、ハイレベルでリセット解除を指示するリセット信号ＲＥＳを生成する。内部回路６０は、リセット信号ＲＥＳに基づいて、回路の内部状態を初期化する。電源供給開始時において、電源電圧Ｖｄｄは、接地電圧ＧＮＤから立ち上がり、定常状態において第１電圧Ｖｘとなる。
【００１３】
内部回路６０は、複数のＰチャネルトランジスタと複数のＮチャネルトランジスタを備える。ここで、Ｐチャネルトランジスタの閾値電圧ＶthpとＮチャネルトランジスタの閾値電圧Ｖthnは、電源電圧Ｖｄｄに近い。具体的には、電源電圧Ｖｄｄと閾値電圧Ｖthpの差分は０．３Ｖ以下であり、電源電圧Ｖｄｄと閾値電圧Ｖthnの差分も０．３Ｖ以下である。例えば、Ｖｘ＝０．９Ｖの場合、ＶthnやＶthpは０．６Ｖ以上となる。
【００１４】
リセット回路５０Ａは、内部回路６０において確実に初期化を実行できるリセット信号ＲＥＳを生成する必要がある。このためには、２つの条件を充足する必要がある。第１の条件は、電源電圧Ｖｄｄが上昇していく過程で、内部回路６０において、Ｎチャネルトランジスタ及びＰチャネルトランジスタのゲート・ソース間電圧が閾値電圧Ｖthn及びＶthpを上回り、トランジスタに所定の大きさの電流を流す点である。すなわち、内部回路６０において初期化動作の準備が整う必要がある。第２の条件は、そのような準備が整った後に初期化動作が完了するまでリセット期間を継続する点である。
【００１５】
リセット回路５０Ａは、第１信号Ｄ１を出力する第１回路１０Ａ、第２信号Ｄ２を出力する第２回路２０Ａ、第３信号Ｄ３を出力する第３回路３０Ａ、及び論理回路４０を備える。第１回路１０Ａ及び第２回路２０Ａには、電源電圧Ｖｄｄが緩やかに立ち上がる場合に、リセット解除のタイミングを指定する機能がある。一方、第３回路３０Ａには電源電圧Ｖｄｄが急峻に立ち上がる場合に、リセット解除のタイミングを指定する機能がある。論理回路４０は、ローレベルでリセットを指示し、ハイレベルでリセット解除を指示するリセット信号ＲＥＳを生成する。
【００１６】
第１回路１０Ａは、ソースに電源電圧Ｖｄｄが供給され、ゲートに接地電圧ＧＮＤが供給されるＰチャネルの第１トランジスタ１１と、一方の端子に第１トランジスタ１１のドレインが接続され、他方の端子に接地電圧ＧＮＤが供給される第１抵抗１２と、一方の端子に第１トランジスタ１１のドレインが接続され、他方の端子に接地電圧ＧＮＤが供給される第１容量素子１３とを備える。第１回路１０Ａにおいて、電源電圧Ｖｄｄが接地電圧ＧＮＤから第１電圧Ｖｘに向けて上昇すると、やがてＶｄｄ＞Ｖthpとなる。このとき、第１トランジスタ１１がオン状態となり、第１電流ｉ１が第１抵抗１２及び第１容量素子１３に流れ込む。これにより、第１信号Ｄ１の電圧が上昇する。第１信号Ｄ１は、その電圧が所定電圧を上回るとアクティブとなりリセット解除を示す。なお、第１トランジスタ１１は内部回路６０のＰチャネルトランジスタと同じ電気的特性を有し、閾値電圧Ｖthpも同じである。
【００１７】
第２回路２０Ａは、ソースに接地電圧ＧＮＤが供給され、ゲートに電源電圧Ｖｄｄが供給されるＮチャネルの第２トランジスタ２１と、一方の端子に第２トランジスタ１１のドレインが接続され、他方の端子に電源電圧Ｖｄｄが供給される第２抵抗２２と、一方の端子に第２トランジスタ２１のドレインが接続され、他方の端子に電源電圧Ｖｄｄが供給される第２容量素子２３とを備える。第２回路２０Ａにおいて、電源電圧Ｖｄｄが接地電圧ＧＮＤから第１電圧Ｖｘに向けて上昇すると、やがてＶｄｄ＞Ｖthnとなる。このとき、第２トランジスタ２１がオン状態となり、第２電流ｉ２が第２抵抗２２及び第２容量素子２３に流れる。これにより、第２信号Ｄ２の電圧が下降する。第２信号Ｄ２は、その電圧が所定電圧を下回るとアクティブとなりリセット解除を示す。なお、第２トランジスタ２１は内部回路６０のＮチャネルトランジスタと同じ電気的特性を有し、閾値電圧Ｖthnも同じである。
【００１８】
第３回路３０Ａは、一方の端子に電源電圧Ｖｄｄが供給される第３抵抗３２と、一方の端子に第３抵抗３２の他方の端子が接続され、他方の端子に接地電圧ＧＮＤが供給される第３容量素子３１を備える。第３回路３０Ａにおいて、電源電圧Ｖｄｄが接地電圧ＧＮＤから第１電圧Ｖｘに向けて上昇すると、第３信号Ｄ３の電圧が上昇する。第３信号Ｄ３は、その電圧が所定電圧を上回るとアクティブとなりリセット解除を示す。
【００１９】
論理回路４０は、第１信号Ｄ１が所定電圧を上回ると、第１信号Ｄ１がアクティブなったことを検知し、第２信号Ｄ２が所定電圧を下回ると、第２信号Ｄ１がアクティブなったことを検知し、第３信号Ｄ３が所定電圧を上回ると、第３信号Ｄ３がアクティブなったことを検知する。
論理回路４０は、第２信号Ｄ１を反転するインバータ４１と、第１信号Ｄ１、インバータ４１の出力信号、及び第３信号Ｄ３が供給されるアンド回路４２とを備える。このため、論理回路４０は、第１信号Ｄ１、第２信号Ｄ２、及び第３信号Ｄ３に基づいて、電源供給の開始からリセットを指示し、第１信号Ｄ１、第２信号Ｄ１、及び第３信号Ｄ１の全てがアクティブになるとリセット解除を指示するリセット信号ＲＥＳを生成する。
【００２０】
次に、リセット回路５０Ａの動作について説明する。まず、電源電圧Ｖｄｄが急峻に立ち上がる場合を想定する。図２に示す例では、時刻ｔ０より、電源電圧Ｖｄｄの供給が開始され、電源電圧Ｖｄｄが接地電圧ＧＮＤから立ち上がる。そして、時刻ｔ１において電源電圧Ｖｄｄは第１電圧Ｖｘに達する。
【００２１】
この場合、第３信号Ｄ３は、第３容量素子３１の容量値と第３抵抗３２の抵抗値とで定まる時定数に従って、時刻ｔ０から緩やかに立ち上がる。そして、第３信号Ｄ３のレベルが時刻ｔ２においてアンド回路４２の閾値電圧（この例では、Ｖｘ/２）に達すると、リセット信号ＲＥＳがローレベルからハイレベルに変化する。上述したように論理回路４０は、第１乃至第３信号Ｄ１〜Ｄ３が全てアクティブになるとリセット信号ＲＥＳをハイレベルにする。この例では、電源電圧Ｖｄｄが急峻に立ち上がるため、時刻ｔ０から時刻ｔ１までの期間に、第１信号Ｄ１及び第２信号Ｄ２がアクティブになる。
【００２２】
しかしながら、電源電圧Ｖｄｄが第１電圧Ｖｘとなって内部回路６０が動作可能なったとしても、内部回路６０を初期化するにはある程度の時間を要する。そこで、第３信号Ｄ３によってリセット解除のタイミングを遅らせている。この結果、図に示すリセット期間Ｔresを確保することができる。換言すれば、第３容量素子３１の容量値と第３抵抗３２の抵抗値とで定まる時定数は、内部回路６０を初期化するのに必要なリセット期間Ｔresを得られるように設定される。また、第１回路１０Ａは、電源電圧Ｖｄｄの供給開始（時刻ｔ０）から、少なくとも所定時間（リセット期間Ｔres）が経過した後に第３信号Ｄ３をアクティブとしている。
【００２３】
次に、電源電圧Ｖｄｄが緩やかに立ち上がる場合を想定する。図３に示す例では、時刻ｔ０より、電源電圧Ｖｄｄの供給が開始され、電源電圧Ｖｄｄが接地電圧ＧＮＤから立ち上がる。そして、時刻ｔ５において電源電圧Ｖｄｄは第１電圧Ｖｘに達する。
【００２４】
ここで、電源電圧Ｖｄｄが極端に低い範囲では、内部回路６０を構成するＰチャネルトランジスタ及びＮチャネルトランジスタが動作しない。なぜなら、ゲート・ソース間の電圧が閾値電圧Ｖthp及びＶthnを超えないからである。一方、電源電圧Ｖｄｄが電圧Ｖｃの場合には所定の電流がＰチャネルトランジスタ及びＮチャネルトランジスタに流れ、初期化動作が可能である。
【００２５】
初期化に必要な時間Ｔｘと電源電圧Ｖｄｄの関係を図４に示す。この図に示すように、電源電圧Ｖｄｄが低い程、時間Ｔｘが長くなる。これは、初期化動作では、寄生容量に蓄積された電荷を放電させる処理などが実行されるが、電源電圧Ｖｄｄが低いとトランジスタを流れる電流が小さくなり、放電が完了するまでの時間が長くなるからである。そして、電源電圧Ｖｄｄが電圧Ｖmin未満では初期化不可能となっている。この例の内部回路６０では、電源電圧Ｖｄｄが電圧Ｖｃの場合に、初期化に必要な時間ＴｘはΔｔである。
【００２６】
図３に示すように、電源電圧Ｖｄｄが上昇し、時刻ｔ３において電圧Ｖｃに達し、さらに、電源電圧Ｖｄｄが上昇し、時刻ｔ５において第１電圧Ｖｘに至る場合には、時刻ｔ３から時間Δｔだけリセット期間が確保されれば内部回路６０を初期化することができる。実際には時刻ｔ３から電源電圧Ｖｄｄは上昇するので、Δｔより短い時間で初期化を完了することが可能である。この例では、マージンを見込んで時刻ｔ３から時間Δｔが経過した時刻ｔ４において、リセット信号ＲＥＳはハイレベルとなる。
【００２７】
ここで、時刻ｔ４における電源電圧Ｖｄｄを電圧Ｖｙとすれば、第１回路１０Ａは、Ｖｄｄ＝Ｖｙとなる場合に第１信号Ｄ１がアクティブになるように第１抵抗１２の抵抗値Ｒ１が設定される。具体的には、アンド回路４２の閾値電圧がＶｙ/２であるとすれば、Ｖｙ/２＝Ｒ１・ｉ１となる。また、抵抗値Ｒ１は、電源電圧Ｖｄｄが第１電圧Ｖｘに達する前に第１信号Ｄ１をアクティブにしてリセット解除ができるように設定される。また、内部回路６０のＰチャネルトランジスタにおいて動作に必要な電流値をＩdsp0とし、時刻ｔ４における第１電流ｉ１の電流値をＩdsp1とすれば、Ｉdsp0＜Ｉdsp1となる。そしてΔＩdsp（=Ｉdsp1-Ｉdsp0）は、内部回路６０を初期化するのに必要な時間に対応した値となる。
【００２８】
また、第２回路２０Ａでは、Ｖｄｄ＝Ｖｙとなる場合に第２信号Ｄ２がアクティブになるように第２抵抗２２の抵抗値Ｒ２が設定される。具体的には、インバータ４１の閾値電圧がＶｙ/２であるとすれば、Ｖｙ/２＝Ｖｙ−Ｒ２・ｉ２となる。また、抵抗値Ｒ２は、電源電圧Ｖｄｄが第１電圧Ｖｘに達する前に第２信号Ｄ２をアクティブにしてリセット解除ができるように設定される。また、内部回路６０のＮチャネルトランジスタにおいて動作に必要な電流値をＩdsn0とし、時刻ｔ４における第１電流ｉ１の電流値をＩdsn1とすれば、Ｉdsn0＜Ｉdsn1となる。そしてΔＩdsn（=Ｉdsn1-Ｉdsn0）は、内部回路６０を初期化するのに必要な時間に対応した値となる。
【００２９】
電源電圧Ｖｄｄの立ち上がりが緩やかな場合、時刻ｔ３におけるアンド回路４２の閾値電圧はＶｃ／２となる。一方、第３信号Ｄ３は、ランプ波形をした電源電圧Ｖｄｄを時刻ｔ０から所定の時定数で積分したものとなるから、ランプ波形の傾斜によっては時刻ｔ３において第３信号Ｄ３がＶｃ／２を上回ることもある。すなわち、第３回路３０Ａのみでは、内部回路６０を確実に初期化することはできない。また、第３信号Ｄ３を内部回路６０の閾値電圧よりも高い閾値電圧と比較すれば、適切なリセット解除を行うことも可能であるが、低電圧で半導体集積回路１００Ａを動作させる場合には、そのような閾値電圧を設定することが困難である。
【００３０】
本実施形態のリセット回路５０Ａは、電源電圧Ｖｄｄの立ち上がりが緩やかな場合にリセット解除を指定する第１回路１０Ａ及び第２回路２０Ａと、電源電圧Ｖｄｄの立ち上がりが急峻な場合にリセット解除を指定する第３回路３０Ａとを備えるので、低電圧で半導体集積回路１００Ａを動作させる場合にも、内部回路６０を確実に初期化することが可能となる。
【００３１】
＜２．第２実施形態＞
次に、第２実施形態に係る半導体集積回路１００Ｂについて説明する。図５は、本発明の第２実施形態に係る半導体集積回路１００Ｂの電気的構成を示すブロック図である。半導体集積回路１００Ｂは、リセット回路５０Ａの替わりにリセット回路５０Ｂを用いる点を除いて、第１実施形態の半導体集積回路１００Ａと同様に構成されている。
【００３２】
リセット回路５０Ｂと第１実施形態のリセット回路５０Ａを比較すると、リセット回路５０Ｂは、第１回路１０Ｂにおいて第１抵抗１２の替わりにＮチャネルのトランジスタ１４を用い、第２回路２０Ｂにおいて第２抵抗２２の替わりにＰチャネルのトランジスタ２４を用い、第３回路３０Ｂにおいて第３抵抗３２の替わりにＰチャネルのトランジスタ２５を用いる。即ち、抵抗をアクティブ負荷に置き換えている。
【００３３】
また、リセット回路５０Ｂは、Ｎチャネルのトランジスタ１４に第１基準電圧Ｖref1を与え、Ｐチャネルのトランジスタ２４及び２５に第２基準電圧Ｖref2を与えるカレントミラー回路７０を備える。
【００３４】
カレントミラー回路７０は、一方の端子に電源電圧Ｖｄｄが供給される抵抗７１と、抵抗７１の他方の端子とドレイン及びゲートが接続され、ソースに接地電圧ＧＮＤが供給されるＮチャネルのトランジスタ７２とを備える。また、カレントミラー回路７０は、ソースに電源電圧Ｖｄｄが供給され、ゲートとドレインとが短絡されたＰチャネルのトランジスタ７４と、ドレインがトランジスタ７４のドレインと接続され、ゲートがトランジスタ７２のゲートと接続され、ソースに接地電圧ＧＮＤが供給されるＮチャネルのトランジスタ７３とを備える。この場合、トランジスタ７２に流れる電流と、トランジスタ７３及び７４に流れる電流の大きさは一致する。
【００３５】
そして、トランジスタ７４のゲートとトランジスタ２４及び２５のゲートとが接続され、トランジスタ７２のゲートとトランジスタ１４のゲートが接続される。これにより、第1回路１０Ｂ、第２回路２０Ｂ及び第３回路３０Ｂには、同じ大きさの電流が流れる。
【００３６】
ここで、抵抗７１の抵抗値は１ＭΩ〜１０ＭΩとなることがある。第１実施形態の第1乃至第３回路１０Ａ〜３０Ａでは、各回路に大きな抵抗値の抵抗を備えるので、回路面積が大きくなってしまう。これに対して第２実施形態のリセット回路５０Ｂでは、抵抗の替わりにトランジスタを用いたので回路の占有面積を縮小することが可能となる。
【符号の説明】
【００３７】
１００Ａ，１００Ｂ…半導体集積回路、１０Ａ，１０Ｂ…第１回路、２０Ａ，２０Ｂ…第２回路、３０Ａ，３０Ｂ…第３回路、４０…論理回路、５０Ａ，５０Ｂ…リセット回路、６０…内部回路、Ｄ１…第１信号、Ｄ２…第２信号、Ｄ３…第３信号、ＲＥＳ…リセット信号。
【図１】
2012070124.tif 000003
【図２】
2012070124.tif 000004
【図３】
2012070124.tif 000005
【図４】
2012070124.tif 000006
【図５】
2012070124.tif 000007