(57)【要約】【課題】パネル基板の外郭に配置された回路基板領域において、ダミー領域におけるメッキ厚さの偏差を最小化することにより、回路基板の間のメッキ偏差を改善することができる、基板メッキ方法及びこれを用いた回路基板の製造方法を提供する。  【解決手段】本発明に係る回路基板の製造方法は、回路基板領域及びダミー領域に区画されたパネル基板を提供するステップと、回路基板領域のうちメッキで形成される回路パターンの面積の割合を算出するステップと、回路基板領域のメッキ面積の割合を考慮し、ダミー領域でのメッキされる面積の割合を決定するステップと、回路基板領域及びダミー領域にメッキ部を設定するステップと、パネル基板に電解メッキを施して回路パターンを形成するステップと、を含むことを特徴とする。【選択図】図１
2012060122.tif 000002
【特許請求の範囲】
【請求項１】
回路基板領域及びダミー領域に区画されたパネル基板を提供するステップと、
前記回路基板領域のうちメッキで形成される回路パターンの面積の割合を算出するステップと、
前記回路基板領域のメッキ面積の割合を考慮し、前記ダミー領域でのメッキされる面積の割合を決定するステップと、
前記回路基板領域及び前記ダミー領域にメッキ部を設定するステップと、
前記パネル基板に電解メッキを施して回路パターンを形成するステップと、
を含む回路基板の製造方法。
【請求項２】
前記メッキ部を設定するステップは、
前記回路基板領域及び前記ダミー領域でのメッキされる部分を選択的に露出させるメッキレジストを前記パネル基板に積層するステップを含むことを特徴とする請求項１に記載の回路基板の製造方法。
【請求項３】
前記メッキレジストを積層するステップの前に、前記パネル基板にシード層を形成するステップをさらに含むことを特徴とする請求項２に記載の回路基板の製造方法。
【請求項４】
前記ダミー領域のメッキ面積を決定するステップは、
前記ダミー領域のメッキ面積の割合を前記回路基板領域のメッキ面積の割合に対して９５％に設定することを特徴とする請求項１から請求項３までのいずれか1項に記載の回路基板の製造方法。
【請求項５】
基板領域及びダミー領域に区画されたパネル基板を提供するステップと、
前記基板領域のうちメッキされる部分の面積の割合を算出するステップと、
前記基板領域のメッキ面積の割合を考慮し、前記ダミー領域でのメッキされる面積の割合を決定するステップと、
前記基板領域及び前記ダミー領域にメッキ部を設定するステップと、
前記パネル基板に電解メッキを施すステップと、
を含む基板メッキ方法。
【請求項６】
前記基板領域には回路パターンが形成され、
前記基板領域の面積の割合を算出するステップは、前記基板領域に形成される前記回路パターンの面積を算出することを特徴とする請求項５に記載の基板メッキ方法。
【請求項７】
前記メッキ部を設定するステップは、
前記基板領域及び前記ダミー領域のメッキされる部分を選択的に露出させるメッキレジストを前記パネル基板に積層するステップを含むことを特徴とする請求項５に記載の基板メッキ方法。
【請求項８】
前記メッキレジストを積層するステップの前に、前記パネル基板にシード層を形成するステップをさらに含むことを特徴とする請求項７に記載の基板メッキ方法。
【請求項９】
前記ダミー領域のメッキ面積を決定するステップは、
前記ダミー領域のメッキ面積の割合を前記基板領域のメッキ面積の割合に対して９５％に設定することを特徴とする請求項５から請求項８までのいずれか1項に記載の基板メッキ方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板メッキ方法及びこれを用いた回路基板の製造方法に関する。
【背景技術】
【０００２】
通常、回路基板の製造工程は、多数の基板を一度に製造するために、ストリップという単位基板を集合させたパネル基板を用いて製造工程が行われる。
【０００３】
ところが、パネル基板においては、単位基板の配置に応じて単位基板間にメッキ偏差が発生する。特に、パネル基板の外郭に配置された単位基板の場合は、接しているダミーにより、メッキの際に影響を受けて他の単位基板よりもメッキ偏差が大きく発生する恐れがある。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、上記のような問題点に鑑み、ダミーの影響によるメッキ偏差を最小化することができる基板メッキ方法及びこれを用いた回路基板の製造方法を提供することに目的がある。
【課題を解決するための手段】
【０００５】
本発明の一実施形態によれば、回路基板領域及びダミー領域に区画されたパネル基板を提供するステップと、上記回路基板領域のうちメッキで形成される回路パターンの面積の割合を算出するステップと、上記回路基板領域でのメッキ面積の割合を考慮し、上記ダミー領域でのメッキされる面積の割合を決定するステップと、上記回路基板領域及び上記ダミー領域にメッキ部を設定するステップと、上記パネル基板に電解メッキを施して回路パターンを形成するステップと、を含む回路基板の製造方法が提供される。
【０００６】
上記メッキ部を設定するステップは、上記回路基板領域及び上記ダミー領域でのメッキされる部分を選択的に露出させるメッキレジストを上記パネル基板に積層するステップを含むことができる。
【０００７】
上記メッキレジストを積層するステップの前に、上記パネル基板にシード層を形成するステップをさらに含むことができる。
【０００８】
上記ダミー領域のメッキ面積を決定するステップでは、上記ダミー領域のメッキ面積の割合を上記回路基板領域のメッキ面積の割合に対して９５％に設定することができる。
【０００９】
また、本発明の他の実施形態によれば、基板領域及びダミー領域に区画されたパネル基板を提供するステップと、上記基板領域のうちメッキされる部分の面積の割合を算出するステップと、上記基板領域のメッキ面積の割合を考慮し、上記ダミー領域でのメッキされる面積の割合を決定するステップと、上記基板領域及び上記ダミー領域にメッキ部を設定するステップと、上記パネル基板に電解メッキを施すステップと、を含む基板メッキ方法が提供される。
【００１０】
上記基板領域には回路パターンが形成され、上記基板領域の面積の割合を算出するステップでは、上記基板領域に形成される上記回路パターンの面積を算出することができる。
【００１１】
上記メッキ部を設定するステップは、上記基板領域及び上記ダミー領域でのメッキされる部分を選択的に露出させるメッキレジストを上記パネル基板に積層するステップを含むことができる。
【００１２】
上記メッキレジストを積層するステップの前に、上記パネル基板にシード層を形成するステップをさらに含むことができる。
【００１３】
上記ダミー領域のメッキ面積を決定するステップは、上記ダミー領域のメッキ面積の割合を上記基板領域のメッキ面積の割合に対して９５％に設定することができる。
【発明の効果】
【００１４】
本発明によれば、パネル基板の外郭に配置された回路基板領域においては、ダミー領域によるメッキ偏差を最小化することにより、回路基板の間のメッキ偏差を改善することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施例に係る回路基板の製造方法を示す順序図である。
【図２】本発明の一実施例に係る回路基板の製造方法におけるパネル基板を示す図面である。
【図３】本発明の一実施例に係る回路基板の製造方法におけるメッキ部の設定を示す図面である。
【図４】本発明の一実施例に係るダミー領域でのメッキ面積の割合によるメッキ偏差を説明するための図面である。
【図５】本発明の一実施例に係るダミー領域でのメッキ面積の割合によるメッキ偏差を説明するための図面である。
【発明を実施するための形態】
【００１６】
以下に、本発明の実施例を添付図面に基づいて詳細に説明する。
【００１７】
図１は、本発明の一実施例に係る回路基板の製造方法を示す順序図である。
【００１８】
本発明の一実施例に係る回路基板の製造方法は、パネル基板を提供するステップ（Ｓ１１０）と、回路基板領域の面積の割合を算出するステップ（Ｓ１２０）と、  ダミー領域での面積の割合を決定するステップ（Ｓ１３０）と、メッキ部を設定するステップ（Ｓ１４０）と、回路パターンを形成するステップ（Ｓ１５０）と、を含むことにより、メッキの際に基板領域でのメッキされる面積の割合に対するダミー領域２０でのメッキ面積の割合を調整する方法を用いてメッキ厚さの偏差を最小化することができる。
【００１９】
パネル基板を提供するステップ（Ｓ１１０）では、回路基板領域１０及びダミー領域２０に区画されたパネル基板５を提供する。
【００２０】
図２は、本発明の一実施例に係る回路基板の製造方法におけるパネル基板を示す図面である。
【００２１】
図２に示すように、本実施例では、マトリックス形態に分けられた複数の回路基板領域１０と複数の回路基板領域１０の外郭を取り囲むダミー領域２０とからなっているパネル基板５が提供される。
【００２２】
回路基板領域の面積の割合を算出するステップ（Ｓ１２０）は、後述する回路パターンを形成するステップ（Ｓ１５０）で、回路基板領域１０のうちメッキで形成される回路パターンの面積の割合を算出するステップである。つまり、回路基板領域１０のうちメッキされる部分が占める面積の割合を計算する。
【００２３】
その後、ダミー領域の面積の割合を決定するステップ（Ｓ１３０）では、回路基板領域１０のメッキ面積の割合を考慮し、ダミー領域２０でのメッキされる面積の割合を決定する。
【００２４】
パネル基板５の外郭部の回路基板領域１０に関するメッキの品質は、ダミー領域２０の影響を大きく受ける。多くの実験を繰り返した結果、ダミー領域２０でのメッキされる面積が占める割合と回路基板領域１０でのメッキ面積の割合との関係は、回路基板領域１０におけるメッキ厚さの偏差に重要であることが確認された。
【００２５】
これにより、回路基板領域１０のメッキ面積の割合に対してダミー領域２０のメッキ面積の割合を調整してメッキ厚さの偏差を最小化することができる。
【００２６】
本実施例では、ダミー領域２０のメッキ面積の割合を、回路基板領域１０のメッキ面積の割合に対して９５％に設定する。
【００２７】
メッキ部を設定するステップ（Ｓ１４０）では、回路基板領域１０及びダミー領域２０にメッキ部を設定する。回路基板領域１０において、回路パターンが形成される部分とともに面積の割合が決定されたダミー領域２０のメッキ部分が、後述するメッキ過程で選択的にメッキされるようにする。
【００２８】
図３は、本発明の一実施例に係る回路基板の製造方法におけるメッキ部の設定を示す図面である。
【００２９】
図３に示すように、本実施例では、回路基板領域１０及びダミー領域２０でのメッキされる部分を選択的に露出させるメッキレジスト４０をパネル基板５に積層して選択的にメッキされるメッキ部を形成する。
【００３０】
このとき、パネル基板５にシード層３０を形成し、電解メッキ工程での電極として用いることができる。そして、シード層３０は、メッキ後にフラッシュエッチングなどにより除去可能である。
【００３１】
回路パターンを形成するステップ（Ｓ１５０）では、パネル基板５に電解メッキを施し、回路パターンを形成する。上述したように、本実施例ではダミー領域２０に、回路基板領域１０のメッキ面積の割合に相応してメッキ部の面積の割合が決定されているので、パネル基板５の外郭に配置された回路基板領域１０においてもダミー領域２０によるメッキ偏差を最小化することができる。よって、製造された回路基板の間のメッキ偏差を改善することができる。
【００３２】
図４及び図５は、本発明の一実施例に係るダミー領域２０におけるメッキ面積の割合によるメッキ偏差を説明するための図面である。
【００３３】
図４及び図５に示すように、回路基板領域１０のメッキ面積の割合に対するダミー領域２０のメッキ面積の割合を調整しながら実験した結果、本実施例のように、ダミー領域２０のメッキ面積の割合を回路基板領域１０のメッキ面積の割合に対して９５％に設定する場合、メッキ厚さの偏差が最小化することが確認された。
【００３４】
一方、本実施例では、回路パターンの形成のためのメッキを施した場合を中心に説明したが、本発明に係る基板のメッキ方法は基板に回路パターンを形成する以外に他のメッキ物を形成する際にも用いることができる。
【００３５】
以上では、本発明の実施例を中心にして説明したが、当該技術分野で通常の知識を有する者であれば下記の特許請求の範囲に記載した本発明の思想及び領域から脱しない範囲内で本発明を多様に修正及び変更させることができることを理解できよう。
【００３６】
上述した実施例以外の多くの実施例が本発明の特許請求範囲内に存在する。
【符号の説明】
【００３７】
５    パネル基板
１０  回路基板領域
２０  ダミー領域
３０  シード層
４０  メッキレジスト
【図１】
2012060122.tif 000003
【図２】
2012060122.tif 000004
【図３】
2012060122.tif 000005
【図４】
2012060122.tif 000006
【図５】
2012060122.tif 000007