(57)【要約】【課題】装置規模を大型化することなく、複数の系列のリレー回路のうちの一つのリレー回路にて異常検出信号が発生した際、即時に全てのリレー回路を停止させて負荷回路を保護することが可能な負荷駆動装置を提供する。【解決手段】電源と負荷との間に複数のリレー回路を設け、各リレー回路を連動して作動させて負荷の駆動、停止を制御する負荷駆動回路において、各リレー回路のダイアグ端子及び入力端子をそれぞれ接続する。そして、通常時にはダイアグ端子を開放し、入力端子にＨレベルの信号を供給することにより、リレー回路を作動させる。また、いずれかのリレー回路にて異常が発生した場合には、このリレー回路のダイアグ端子をＬレベルとする。これにより、各入力端子がＬレベルに転じて、各リレー回路動作が遮断される。その結果、負荷回路を過電流や過熱から保護することができる。【選択図】      図１
2012070047.tif 000002
【特許請求の範囲】
【請求項１】
半導体スイッチ及び該半導体スイッチのオン、オフを制御する制御回路を備えたリレー回路（１１，１１ａ）を複数個並列に接続したリレー回路群を有し、電源と負荷を接続する電路に前記リレー回路群を配置し、前記各半導体スイッチを連動して作動させて、前記負荷の駆動、停止を制御する負荷駆動装置において、
前記各リレー回路は、
第１レベル（例えば、Ｈレベル）及び第２レベル（例えば、Ｌレベル）で変化する制御信号が入力される入力端子と、
前記入力端子と接続される異常検知用端子と、
前記制御信号が前記第１レベルである場合に、前記半導体スイッチに駆動信号を出力する駆動制御手段と、
リレー回路に異常が発生した場合に、前記異常検知端子（例えば、ダイアグ端子）を第２レベルとする異常時制御手段と、を備え、
前記各リレー回路の、前記入力端子どうしは互いに接続され、且つ前記異常検知用端子どうしは互いに接続され、
少なくとも一つの前記リレー回路にて、前記半導体スイッチに前記駆動信号が出力されているときに、前記異常検知端子が前記第２レベルとされた場合には、前記入力端子を前記第２レベルとして、全てのリレー回路の駆動信号を遮断することを特徴とする負荷駆動装置。
【請求項２】
前記各リレー回路は更に、
前記半導体スイッチに流れる電流を検出する電流検出手段と、
前記電流検出手段での検出電流が予め設定した閾値電流に達したことを検出する電流判定手段と、を有し、
前記異常時制御手段は、前記検出電流が前記閾値電流を超えた場合に、前記異常検知端子を第２レベルとすることを特徴とする請求項１に記載の負荷駆動装置。
【請求項３】
前記第１レベルはＨレベル及びＬレベルのうちの一方であり、前記第２レベルはＨレベル及びＬレベルのうちの他方であることを特徴とする請求項１または請求項２のいずれかに記載の負荷駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源と負荷を接続する配線に複数のリレー回路を並列に配置し、各リレー回路を連動して作動させることにより、負荷の駆動、停止を制御する負荷駆動装置に係り、特に、一つのリレー回路にて異常が発生した場合に、このリレー回路を含む全てのリレー回路を即時に遮断して回路を保護する技術に関する。
【背景技術】
【０００２】
車両に搭載されるランプ、モータ等の負荷は、バッテリと負荷との間にＭＯＳＦＥＴ（以下、「ＦＥＴ」と略す）を設け、該ＦＥＴのオン、オフを切り替えることにより、負荷の駆動、停止を制御している。また、例えば、リヤデフォッガのように、駆動時に大電流が流れる負荷については、一つの半導体スイッチでは負荷の定常電流に耐えることができない場合がある。そこで従来より、電源と負荷との間に、互いに並列に接続された２個のリレー回路を設け、各リレー回路に設けられる半導体スイッチを連動して作動させることにより、負荷電流を２個の半導体スイッチに分散させている。
【０００３】
このような駆動回路においては、一つのリレー回路に過電流や過熱等の異常が発生した場合には、異常の発生源となるリレー回路の半導体スイッチを遮断すると共に、他のリレー回路の半導体スイッチを遮断する必要がある。このため、例えば特許文献１に記載されているように、一方のリレー回路が遮断されたことをマイコンが検出した場合に、他方のリレー回路を遮断する技術が提案されている。
【０００４】
図３は、マイコンを用いて複数のリレー回路のうちの一つで異常が発生した場合に、他の全てのリレー回路の半導体スイッチを遮断する機能を備える負荷駆動装置の構成を示すブロック図である。図３に示すように、各リレー回路１０１，１０２はそれぞれＦＥＴ（Ｔ１），（Ｔ１ａ）を備えており、これらが互いに並列に接続されて、負荷ＲＬに流れる電流を分散する。
【０００５】
また、各リレー回路１０１，１０２は、それぞれ入力端子１１１，１１５を備え、且つ、ダイアグ端子１１２，１１６を備えており、入力端子１１１，１１５はマイコン１０３の出力端子１２１に接続され、ダイアグ端子１１２，１１６はマイコン１０３の入力端子１２２に接続されている。
【０００６】
そして、マイコン１０３より、負荷ＲＬの駆動指令信号が出力されると、この駆動指令信号は、出力端子１２１，及び各入力端子１１１，１１５を介して各リレー回路１０１，１０２に送信され、各ＦＥＴ（Ｔ１），（Ｔ１ａ）のオン、オフを制御する。また、例えば、リレー回路１０１で過電流や過熱等の異常が発生した場合には、ダイアグ端子１１２よりダイアグ信号（異常検出信号）が出力され、このダイアグ信号は入力端子１２２を介してマイコン１０３に入力される。
【０００７】
マイコン１０３は、ダイアグ信号の入力を検出すると、駆動指令信号の出力を停止して各リレー回路１０１，１０２のＦＥＴ（Ｔ１），（Ｔ１ａ）を遮断し、負荷回路を過電流或いは過熱から保護する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００６−２３８６３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、従来における負荷駆動回路においては、一つのリレー回路にて異常が発生した場合に、このリレー回路より出力されるダイアグ信号をマイコン１０３で検出し、マイコン１０３の制御により駆動指令信号を停止するようにしているので、構成が大規模化し、複雑化するという問題が発生していた。
【００１０】
本発明は、このような従来の課題を解決するためになされたものであり、その目的とするところは、簡単な装置構成で、複数の系列のリレー回路のうちの一つのリレー回路にて異常検出信号が発生した際、即時に全てのリレー回路を停止させて負荷回路を保護することが可能な負荷駆動装置を提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、本願請求項１に記載の発明は、半導体スイッチ及び該半導体スイッチのオン、オフを制御する制御回路を備えたリレー回路（１１，１１ａ）を複数個並列に接続したリレー回路群を有し、電源と負荷を接続する電路に前記リレー回路群を配置し、前記各半導体スイッチを連動して作動させて、前記負荷の駆動、停止を制御する負荷駆動装置において、前記各リレー回路は、第１レベル（例えば、Ｈレベル）及び第２レベル（例えば、Ｌレベル）で変化する制御信号が入力される入力端子と、前記入力端子と接続される異常検知用端子と、前記制御信号が前記第１レベルである場合に、前記半導体スイッチに駆動信号を出力する駆動制御手段と、リレー回路に異常が発生した場合に、前記異常検知端子（例えば、ダイアグ端子）を第２レベルとする異常時制御手段と、を備え、前記各リレー回路の、前記入力端子どうしは互いに接続され、且つ前記異常検知用端子どうしは互いに接続され、少なくとも一つの前記リレー回路にて、前記半導体スイッチに前記駆動信号が出力されているときに、前記異常検知端子が前記第２レベルとされた場合には、前記入力端子を前記第２レベルとして、全てのリレー回路の駆動信号を遮断することを特徴とする。
【００１２】
請求項２に記載の発明は、前記各リレー回路は更に、前記半導体スイッチに流れる電流を検出する電流検出手段と、前記電流検出手段での検出電流が予め設定した閾値電流に達したことを検出する電流判定手段と、を有し、前記異常時制御手段は、前記検出電流が前記閾値電流を超えた場合に、前記異常検知端子を第２レベルとすることを特徴とする。
【００１３】
請求項３に記載の発明は、前記第１レベルはＨレベル及びＬレベルのうちの一方であり、前記第２レベルはＨレベル及びＬレベルのうちの他方であることを特徴とする。
【発明の効果】
【００１４】
本発明に係る過電流検出装置では、複数のリレー回路のうちの少なくとも一つのリレー回路にて異常が発生した場合には、この異常発生源となるリレー回路の異常検出端子、及びその他全てのリレー回路の異常検出端子が第２レベル（例えば、Ｌレベル）とされる。更に、各異常検出端子は、各リレー回路の入力端子に接続されるので、該入力端子が第２レベルとされ、各リレー回路に設けられる半導体スイッチが遮断される。従って、マイコン等の装置を用いること無く簡単な構成で負荷回路全体を過電流や過熱から保護することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態に係る負荷駆動装置の構成を示す回路図である。
【図２】本発明の一実施形態に係る負荷駆動装置の、各半導体スイッチに流れる電流の変化、及び各信号の変化を示すタイミングチャートである。
【図３】従来における負荷駆動装置の構成を示す説明図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施形態を図面に基づいて説明する。図１は、本発明の一実施形態に係る過電流検出装置の構成を示すブロックである。
【００１７】
図１に示すように、この負荷駆動装置は、電源ＶＢと負荷ＲＬとの間に、互いに並列に接続されたリレー回路１１，１１ａが設けられ、各リレー回路１１，１１ａに設けられたＦＥＴ（Ｔ１），（Ｔ１ａ）を連動してオン、オフ動作させることにより、負荷ＲＬの駆動、停止を制御する。即ち、電源ＶＢ（出力電圧も同一の符号ＶＢで示す）は、各リレー回路１１，１１ａの電源端子ＴＢ３，ＴＢ３ａにそれぞれ接続され、更に、各出力端子ＴＢ４，ＴＢ４ａは負荷ＲＬの一端に接続され、該負荷ＲＬの他端はグランドに接地されている。また、各リレー回路１１，１１ａの入力端子ＴＢ１，ＴＢ１ａには、ＦＥＴ（Ｔ１），（Ｔ１ａ）のオン、オフを制御するための図示しないスイッチ回路に接続され、該スイッチ回路より制御信号が供給される。更に、各入力端子ＴＢ１，ＴＢ１ａは、各リレー回路１１，１１ａのダイアグ端子（異常検知用端子）ＴＢ２，ＴＢ２ａに接続されている。
【００１８】
図１に示すリレー回路１１は、Ｎ型ＭＯＳＦＥＴ（Ｔ１）（半導体スイッチ、以下、「ＦＥＴ」と略す）と、該ＦＥＴ（Ｔ１）に流れる電流を検出する電流センサ（電流検出手段）１７との直列接続回路を備え、ＦＥＴ（Ｔ１）のドレインは電源端子ＴＢ３に接続され、電流センサ１７の一端は出力端子ＴＢ４に接続されている。
【００１９】
更に、入力端子ＴＢ１に接続される入力判定回路１４と、ＦＥＴ（Ｔ１）のゲートに駆動信号を出力する駆動回路（駆動制御手段）１２と、駆動回路１２に駆動電圧を供給するチャージポンプ１３と、電流センサ１７による検出電流Ｉｄが予め設定した閾値電流Ｉthを超えているか否かを判定する電流判定回路（電流判定手段）１５と、検出電流Ｉｄが閾値電流Ｉthを超えている場合にダイアグ信号（異常検出信号）を出力するダイアグ制御回路（異常時制御手段）１６と、該ダイアグ制御回路１６よりダイアグ信号が出力された際にオンとなって、ダイアグ端子ＴＢ２をＬレベルとするＮ型ＭＯＳＦＥＴ（Ｔ２）（以下、ＦＥＴ（Ｔ２）と略す）と、否定回路ＮＯＴ１と、アンド回路ＡＮＤ１と、を備えている。
【００２０】
電流センサ１７は、例えば、シャント抵抗であり、ＦＥＴ（Ｔ１）のオフ動作中においてもこれに影響されることなく、ＦＥＴ（Ｔ１）に流れる電流（電源端子ＴＢ３から出力端子ＴＢ４に流れる電流）を測定するタイプのセンサである。
【００２１】
入力判定回路１４は、入力端子ＴＢ１に供給される制御信号がＨレベルの場合には、ＦＥＴ（Ｔ１）を駆動させるものと判断して、Ｈレベルの信号をアンド回路ＡＮＤ１の一方の入力端子に出力し、更に、チャージポンプ１３に出力指令信号を送信する。
【００２２】
なお、リレー回路１１ａについてもリレー回路１１と同一の構成であるので、構成の説明を省略する。この際、リレー回路１１ａについては各構成要素にサフィックス「ａ」を付することにする。
【００２３】
次に、上述のように構成された本実施形態に係る負荷駆動装置の作用を、図２に示すタイミングチャートを参照して説明する。図２に示す時刻ｔ０にて、図示しないスイッチ回路より出力される制御信号がＬレベル（第２レベル）からＨレベル（第１レベル）に切り替えられると、入力端子ＴＢ１にＨレベルの制御信号が供給される。これにより、入力判定回路１４は、チャージポンプ１３に出力指令信号を送信し、且つ、アンド回路ＡＮＤ１の一方の入力端子にＨレベルの信号を出力する。
【００２４】
また、この時点で電流判定回路１５の出力信号はＬレベルであり、否定回路ＮＯＴ１の出力信号はＨレベルとなり、これがアンド回路ＡＮＤ１の他方の入力端子に供給されるので、アンド回路ＡＮＤ１の出力信号はＨレベルとなり、該Ｈレベルの信号は駆動回路１２に出力される。
【００２５】
これにより、駆動回路１２は、チャージポンプ１３より出力される電圧信号をＦＥＴ（Ｔ１）のゲートに出力するので、該ＦＥＴ（Ｔ１）はオンとなる。従って、該ＦＥＴ（Ｔ１）には電流Ｉｄが流れる。即ち、電源ＶＢ→電源端子ＴＢ３→ＦＥＴ（Ｔ１）→電流センサ１７→出力端子ＴＢ４→負荷ＲＬ→グランドの経路に電流Ｉｄが流れる。また、リレー回路１１ａについても同様に、電流Ｉｄａが流れ、電流ＩｄとＩｄａを合計した電流が負荷ＲＬに流れる。換言すれば、負荷ＲＬに流れる電流は電流ＩｄとＩｄａに分散されて、それぞれリレー回路１１，１１ａに流れる。そして、この負荷電流により、負荷ＲＬが駆動する。
【００２６】
また、各リレー回路１１，１１ａのＦＥＴ（Ｔ１），（Ｔ１ａ）に流れる電流Ｉｄ，Ｉｄａが均等にならず、例えばＦＥＴ（Ｔ１）に多くの電流が集中し、時刻ｔ１にてＦＥＴ（Ｔ１）に流れる電流Ｉｄが閾値電流Ｉthを上回った場合には、電流判定回路１５にて過電流の発生が検出され、電流判定回路１５はＨレベルの信号を出力する。このＨレベルの信号は、ダイアグ制御回路１６に出力され、且つ否定回路ＮＯＴ１に出力される。
【００２７】
従って、否定回路ＮＯＴ１の出力信号はＬレベルとなり、アンド回路ＡＮＤ１の出力信号がＬレベルに転じるので、駆動回路１２は駆動信号の出力を停止する。従って、ＦＥＴ（Ｔ１）はオフとなり、リレー回路１１は遮断される。
【００２８】
更に、ダイアグ制御回路１６は、Ｈレベルの信号が供給されたことにより、ＦＥＴ（Ｔ２）のゲートにＨレベルのダイアグ信号を出力し、該ＦＥＴ（Ｔ２）をオンとする。これにより、ダイアグ端子ＴＢ２はグランドに接地され、Ｌレベルとなる。その結果、時刻ｔ１において、このダイアグ端子ＴＢ２に接続された各端子ＴＢ１，ＴＢ１ａ，ＴＢ２ａは全てＬレベルとなる。即ち、リレー回路１１ａの入力端子ＴＢ１ａに供給される制御信号がＨレベルからＬレベルへと転じるので、リレー回路１１ａのＦＥＴ（Ｔ１ａ）は遮断される。
【００２９】
また、上記の例では、リレー回路１１にて過電流が発生した場合の動作について説明したが、リレー回路１１ａにおいて過電流が発生した場合においても同様の動作となる。即ち、リレー回路１１ａに過電流が発生した場合には、リレー回路１１ａのダイアグ端子ＴＢ２ａがＬレベルとなるので、このダイアグ端子ＴＢ２ａに接続された各端子ＴＢ１，ＴＢ１ａ，ＴＢ２は全てＬレベルとなって、リレー回路１１のＦＥＴ（Ｔ１）を遮断することができる。
【００３０】
その後、図２に示す時刻ｔ２にて入力信号がＬレベルとされる。この際、入力判定回路１４はＬレベルにラッチされて、時刻ｔ３にて再度入力信号をＨレベルとした場合でも、リレー回路１１，１１ａの入力端子ＴＢ１，ＴＢ１ａをＬレベルに保持する。そして、図示しないリセット信号が入力された場合に（時刻ｔ４）、ラッチが解除されて再度リレー回路１１，１１ａの作動が可能となる。
【００３１】
このようにして本実施形態に係る負荷駆動装置では、入力端子ＴＢ１，ＴＢ１ａにＨレベルの信号が供給された場合にＦＥＴ（Ｔ１），（Ｔ１ａ）が駆動するようにし、且つ、一方のリレー回路（例えば、１１）に異常が発生した場合には、ダイアグ端子ＴＢ２をＬレベルとする。この際、各リレー回路１１，１１ａの入力端子ＴＢ１，ＴＢ１ａ、及びダイアグ端子ＴＢ２，ＴＢ２ａは全て接続されているので、これらの端子ＴＢ１，ＴＢ１ａ，ＴＢ２，ＴＢ２ａは全てＬレベルとなる。従って、各リレー回路１１，１１ａのうち少なくとも一方で過電流や過熱等の異常が検出された場合には、即時に双方のリレー回路１１，１１ａのＦＥＴ（Ｔ１），（Ｔ１ａ）を遮断することができる。
【００３２】
従って、従来のように、マイコンを用いた制御を実行することなく、簡単な構成で異常検出時に全てのリレー回路１１，１１ａをオフ状態とすることができ、回路規模を小型化することができる。
【００３３】
以上、本発明の負荷駆動装置を図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置き換えることができる。
【００３４】
例えば、本実施形態では、２系統のリレー回路１１，１１ａを設ける例について説明したが、３系統以上のリレー回路を設ける場合についても適用することができる。また、本実施形態では、車両に搭載されるリヤデフォッガ等を負荷とする例について説明したが、本発明はこれに限定されるものではなく、車両以外の負荷回路についても適用することができる。
【００３５】
更に、本実施形態では、ＦＥＴ（Ｔ１），（Ｔ１ａ）のオン時に各入力端子ＴＢ１，ＴＢ１ａをＨレベルとし、異常が発生した場合にダイアグ端子ＴＢ２，ＴＢ２ａをＬレベルとする例について説明したが、ＨレベルとＬレベルを反対とすることも可能である。即ち、ＦＥＴ（Ｔ１），（Ｔ１ａ）のオン時に各入力端子ＴＢ１，ＴＢ１ａをＬレベルとし、異常が発生した場合にダイアグ端子ＴＢ２，ＴＢ２ａをＨレベルとすることも可能である。
【００３６】
また、本実施形態では、半導体スイッチとしてＭＯＳＦＥＴを例に挙げて説明したが、本発明はこれに限定されるものではなく、ＩＧＢＴ等の他の半導体スイッチを用いることも可能である。
【産業上の利用可能性】
【００３７】
本発明は、複数の半導体スイッチを並列に接続して負荷を駆動する場合に利用することができる。
【符号の説明】
【００３８】
１１，１１ａ  リレー回路
１２  駆動回路
１３  チャージポンプ
１４  入力判定回路
１５  電流判定回路
１６  ダイアグ制御回路
１７  電流センサ
ＶＢ  電源
ＴＢ１，ＴＢ１ａ  入力端子
ＴＢ２，ＴＢ２ａ  ダイアグ端子
ＴＢ３，ＴＢ３ａ  電源端子
ＴＢ４，ＴＢ４ａ  出力端子
ＲＬ  負荷
Ｔ１，Ｔ１ａ  ＭＯＳＦＥＴ（半導体スイッチ）
Ｔ２  ＭＯＳＦＥＴ
【図１】
2012070047.tif 000003
【図２】
2012070047.tif 000004
【図３】
2012070047.tif 000005