(57)【要約】【課題】低電圧側の電源が遮断された時にレベルシフト回路を電源電圧と切り離すことなくロウレベルまたはハイレベルに出力を固定する。【解決手段】レベルシフト回路にはレベルシフタ１１と、イネーブル回路１２とが設けられている。レベルシフタ１１は、低電圧入力を高電圧出力に変換する。イネーブル回路１２は、低電圧入力の代わりにイネーブル信号Ｂをレベルシフタ１１に入力し、レベルシフタ１１の出力信号Ｚをロウレベルまたはハイレベルに固定する。【選択図】      図１
2012060315.tif 000002
【特許請求の範囲】
【請求項１】
低電圧入力を高電圧出力に変換するレベルシフタと、
前記低電圧入力の代わりにイネーブル信号を前記レベルシフタに入力し、前記レベルシフタの出力信号をロウレベルまたはハイレベルに固定するイネーブル回路とを備え、
前記レベルシフタは、
一方のゲートが他方のゲートに互いに接続された第１および第２のＰチャンネル電界効果トランジスタと、
前記第１のＰチャンネル電界効果トランジスタに直列に接続され、前記低電圧入力がゲートに印加される第１のＮチャンネル電界効果トランジスタと、
前記第２のＰチャンネル電界効果トランジスタに直列に接続され、前記低電圧入力の反転信号がゲートに印加される第２のＮチャンネル電界効果トランジスタとを備え、
前記イネーブル回路は、
前記低電圧入力と前記イネーブル信号との否定論理和を前記第２のＮチャンネル電界効果トランジスタのゲートに出力する否定論理和回路と、
前記否定論理和回路の出力の反転信号を前記第１のＮチャンネル電界効果トランジスタのゲートに出力するインバータと、
前記第１のＮチャンネル電界効果トランジスタに並列に接続され、前記イネーブル信号がゲートに入力される第３のＮチャンネル電界効果トランジスタとを備えることを特徴とするレベルシフト回路。
【請求項２】
前記レベルシフタは、
前記第１のＰチャンネル電界効果トランジスタと前記第１のＮチャンネル電界効果トランジスタとの間に直列に接続され、前記低電圧入力がゲートに印加される第３のＰチャンネル電界効果トランジスタと、
前記第２のＰチャンネル電界効果トランジスタと前記第２のＮチャンネル電界効果トランジスタとの間に直列に接続され、前記低電圧入力の反転信号がゲートに印加される第４のＰチャンネル電界効果トランジスタとをさらに備えることを特徴とする請求項１に記載のレベルシフト回路。
【請求項３】
前記イネーブル回路は、
前記低電圧入力と前記イネーブル信号との否定論理和を前記第２のＮチャンネル電界効果トランジスタのゲートに出力する否定論理和回路と、
前記否定論理和回路の出力の反転信号を前記第１のＮチャンネル電界効果トランジスタのゲートおよび前記第３のＰチャンネル電界効果トランジスタのゲートに出力するインバータとを備えることを特徴とする請求項２に記載のレベルシフト回路。
【請求項４】
前記イネーブル回路は、
前記第１のＮチャンネル電界効果トランジスタに並列に接続され、前記イネーブル信号がゲートに入力される第３のＮチャンネル電界効果トランジスタをさらに備えることを特徴とする請求項３に記載のレベルシフト回路。
【請求項５】
低電圧入力を高電圧出力に変換するレベルシフタと、
前記低電圧入力の代わりにイネーブル信号を前記レベルシフタに入力し、前記レベルシフタの出力信号をロウレベルまたはハイレベルに固定するイネーブル回路とを備え、
前記レベルシフタは、
一方のゲートが他方のゲートに互いに接続された第１および第２のＰチャンネル電界効果トランジスタと、
前記第１のＰチャンネル電界効果トランジスタに直列に接続され、前記低電圧入力がゲートに印加される第１のＮチャンネル電界効果トランジスタと、
前記第２のＰチャンネル電界効果トランジスタに直列に接続され、前記低電圧入力の反転信号がゲートに印加される第２のＮチャンネル電界効果トランジスタとを備え、
前記イネーブル回路は、
前記第２のＮチャンネル電界効果トランジスタに並列に接続された第３のＮチャンネル電界効果トランジスタと、
前記第２のＮチャンネル電界効果トランジスタのゲートに前記低電圧入力の反転信号を入力する第１のインバータと、
前記第３のＮチャンネル電界効果トランジスタのゲートに前記イネーブル信号の反転信号を入力する第２のインバータと、
前記第１のインバータの出力と前記第２のインバータの出力との否定論理和を前記第１のＮチャンネル電界効果トランジスタのゲートに出力する否定論理和回路とを備えることを特徴とするレベルシフト回路。
【請求項６】
低電圧入力を高電圧出力に変換するレベルシフタと、
前記低電圧入力の代わりにイネーブル信号を前記レベルシフタに入力し、前記レベルシフタの出力信号をロウレベルまたはハイレベルに固定するイネーブル回路とを備え、
前記レベルシフタは、
一方のゲートが他方のゲートに互いに接続された第１および第２のＰチャンネル電界効果トランジスタと、
前記第１のＰチャンネル電界効果トランジスタに直列に接続され、前記低電圧入力がゲートに印加される第１のＮチャンネル電界効果トランジスタと、
前記第２のＰチャンネル電界効果トランジスタに直列に接続され、前記低電圧入力の反転信号がゲートに印加される第２のＮチャンネル電界効果トランジスタとを備え、
前記イネーブル回路は、
前記第２のＮチャンネル電界効果トランジスタに並列に接続された第３のＮチャンネル電界効果トランジスタと、
前記第２のＮチャンネル電界効果トランジスタのゲートに前記低電圧入力の反転信号を入力する第１のインバータと、
前記第３のＮチャンネル電界効果トランジスタのゲートに前記イネーブル信号の反転信号を入力する第２のインバータと、
前記第１のインバータの出力と前記第２のインバータの出力との否定論理和を前記第１のＮチャンネル電界効果トランジスタのゲートおよび前記第３のＰチャンネル電界効果トランジスタのゲートに出力する否定論理和回路とを備えることを特徴とするレベルシフト回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態はレベルシフト回路に関する。
【背景技術】
【０００２】
レベルシフト回路では、低電圧側の電源が遮断された時にレベルシフト回路の出力をロウレベルまたはハイレベルに固定するために、イネーブル回路を設けたものがある。このイネーブル回路では、低電圧側の電源が遮断された時にレベルシフト回路を電源電圧と切り離すために、レベルシフト回路と直列にトランジスタが挿入され、レベルシフト回路の動作速度の低下を引き起こすことがあった。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平９−７４３４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の一つの実施形態の目的は、低電圧側の電源が遮断された時にレベルシフト回路を電源電圧と切り離すことなくロウレベルまたはハイレベルに出力を固定することが可能なレベルシフト回路を提供することである。
【課題を解決するための手段】
【０００５】
実施形態のレベルシフト回路によれば、レベルシフタと、イネーブル回路とが設けられている。レベルシフタは、低電圧入力を高電圧出力に変換する。イネーブル回路は、前記低電圧入力の代わりにイネーブル信号を前記レベルシフタに入力し、前記レベルシフタの出力信号をロウレベルまたはハイレベルに固定する。
【図面の簡単な説明】
【０００６】
【図１】図１は、第１実施形態に係るレベルシフト回路の概略構成を示す回路図である。
【図２】図２は、第２実施形態に係るレベルシフト回路の概略構成を示す回路図である。
【図３】図３は、第３実施形態に係るレベルシフト回路の概略構成を示す回路図である。
【図４】図４は、第４実施形態に係るレベルシフト回路の概略構成を示す回路図である。
【図５】図５は、第５実施形態に係るレベルシフト回路が適用される複数電源回路の概略構成を示すブロック図である。
【発明を実施するための形態】
【０００７】
以下、実施形態に係るレベルシフト回路について図面を参照しながら説明する。なお、これらの実施形態により本発明が限定されるものではない。
【０００８】
（第１実施形態）
図１は、第１実施形態に係るレベルシフト回路の概略構成を示す回路図である。
図１において、レベルシフト回路には、低電圧入力を高電圧出力に変換するレベルシフタ１１と、低電源電位ＶＤＤＬが遮断された時にレベルシフタ１１の出力信号Ｚをハイレベルに固定するイネーブル回路１２とが設けられている。ここで、イネーブル回路１２は、入力信号Ａが遮断された時にイネーブル信号Ｂをレベルシフタ１１に入力し、イネーブル信号Ｂにてレベルシフタ１１を動作させることにより、レベルシフタ１１の出力信号Ｚをハイレベルに固定することができる。
【０００９】
具体的には、レベルシフタ１１には、Ｐチャンネル電界効果トランジスタＭ１、Ｍ２、Ｎチャンネル電界効果トランジスタＭ３、Ｍ４およびインバータＶ２が設けられている。ここで、Ｐチャンネル電界効果トランジスタＭ１、Ｍ２は入力が出力に互いにクロスカップルされることで負荷が構成されている。
【００１０】
すなわち、Ｐチャンネル電界効果トランジスタＭ１のゲートはＰチャンネル電界効果トランジスタＭ２のドレインに接続され、Ｐチャンネル電界効果トランジスタＭ２のゲートはＰチャンネル電界効果トランジスタＭ１のドレインに接続されている。また、Ｐチャンネル電界効果トランジスタＭ１、Ｍ２のソースは高電源電位ＶＤＤＣに接続されている。
【００１１】
Ｎチャンネル電界効果トランジスタＭ３はＰチャンネル電界効果トランジスタＭ１に直列に接続され、Ｎチャンネル電界効果トランジスタＭ４はＰチャンネル電界効果トランジスタＭ２に直列に接続されている。
【００１２】
すなわち、Ｎチャンネル電界効果トランジスタＭ３のドレインはＰチャンネル電界効果トランジスタＭ１のドレインに接続され、Ｎチャンネル電界効果トランジスタＭ４のドレインはＰチャンネル電界効果トランジスタＭ２のドレインに接続されている。また、Ｎチャンネル電界効果トランジスタＭ３、Ｍ４のソースは基準電位ＶＳＳＣに接続されている。
【００１３】
インバータＶ２の入力端子は、Ｐチャンネル電界効果トランジスタＭ２とＮチャンネル電界効果トランジスタＭ４との接続点Ｃ２に接続されている。なお、インバータＶ２の入力端子は、Ｐチャンネル電界効果トランジスタＭ１とＮチャンネル電界効果トランジスタＭ３との接続点Ｃ１に接続するようにしてもよい。インバータＶ２の電源電圧として、高圧側には高電源電位ＶＤＤＣが与えられ、低圧側には基準電位ＶＳＳＣが与えられている。
【００１４】
イネーブル回路１２には、Ｎチャンネル電界効果トランジスタＭ５、否定論理和回路Ｎ１およびインバータＶ１が設けられている。
【００１５】
否定論理和回路Ｎ１の一方の入力端子には入力信号Ａが入力され、否定論理和回路Ｎ１の他方の入力端子にはイネーブル信号Ｂが入力される。否定論理和回路Ｎ１の出力端子は、Ｎチャンネル電界効果トランジスタＭ３のゲートおよびインバータＶ１の入力端子に接続されている。否定論理和回路Ｎ１の電源電圧として、高圧側には低電源電位ＶＤＤＬが与えられ、低圧側には基準電位ＶＳＳＣが与えられている。
【００１６】
インバータＶ１の出力端子は、Ｎチャンネル電界効果トランジスタＭ４のゲートに接続されている。インバータＶ１の電源電圧として、高圧側には低電源電位ＶＤＤＬが与えられ、低圧側には基準電位ＶＳＳＣが与えられている。
【００１７】
Ｎチャンネル電界効果トランジスタＭ５は、Ｎチャンネル電界効果トランジスタＭ４に並列に接続されている。すなわち、Ｎチャンネル電界効果トランジスタＭ５のドレインはＰチャンネル電界効果トランジスタＭ２のドレインに接続されている。また、Ｎチャンネル電界効果トランジスタＭ４のソースは基準電位ＶＳＳＣに接続されている。Ｎチャンネル電界効果トランジスタＭ４のゲートにはイネーブル信号Ｂが入力される。
【００１８】
なお、基準電位ＶＳＳＣは、例えば、グランド電位に設定することができ、ＶＳＳＣ＜ＶＤＤＬ＜ＶＤＤＣとすることができる。
【００１９】
入力信号Ａは、ロウレベルでは基準電位ＶＳＳＣに設定し、ハイレベルでは低電源電位ＶＤＤＬに設定することができる。イネーブル信号Ｂは、ロウレベルでは基準電位ＶＳＳＣに設定し、ハイレベルでは高電源電位ＶＤＤＣに設定することができる。
【００２０】
そして、低電源電位ＶＤＤＬが遮断されると、イネーブル信号Ｂはハイレベルに設定される。イネーブル信号Ｂがハイレベルになると、Ｎチャンネル電界効果トランジスタＭ５はオンする。また、イネーブル信号Ｂがハイレベルになると、入力信号Ａのレベルに依存することなく、否定論理和回路Ｎ１の出力はロウレベルになり、Ｎチャンネル電界効果トランジスタＭ３はオフする。
【００２１】
Ｎチャンネル電界効果トランジスタＭ５がオンすると、Ｐチャンネル電界効果トランジスタＭ１のゲートには基準電位ＶＳＳＣが印加され、Ｐチャンネル電界効果トランジスタＭ１がオンする。Ｐチャンネル電界効果トランジスタＭ１がオンすると、Ｐチャンネル電界効果トランジスタＭ２のゲートには高電源電位ＶＤＤＣが印加され、Ｐチャンネル電界効果トランジスタＭ２がオフする。
【００２２】
このため、接続点Ｃ２の電位は基準電位ＶＳＳＣになり、この基準電位ＶＳＳＣがインバータＶ２にて反転されることで、レベルシフタ１１の出力信号Ｚは高電源電位ＶＤＤＣに固定される。
【００２３】
一方、低電源電位ＶＤＤＬが遮断されてない場合、イネーブル信号Ｂはロウレベルに設定される。イネーブル信号Ｂがロウレベルになると、Ｎチャンネル電界効果トランジスタＭ５はオフする。また、イネーブル信号Ｂがロウレベルになると、入力信号Ａのレベルに従って否定論理和回路Ｎ１の出力レベルが決まる。
【００２４】
ここで、入力信号Ａがハイレベルになると、否定論理和回路Ｎ１の出力はロウレベルになり、Ｎチャンネル電界効果トランジスタＭ３はオフする。また、否定論理和回路Ｎ１の出力はインバータＶ１にて反転されることで、インバータＶ１の出力ＡＢＢはハイレベルになり、Ｎチャンネル電界効果トランジスタＭ４はオンする。
【００２５】
Ｎチャンネル電界効果トランジスタＭ４がオンすると、Ｐチャンネル電界効果トランジスタＭ１のゲートには基準電位ＶＳＳＣが印加され、Ｐチャンネル電界効果トランジスタＭ１がオンする。Ｐチャンネル電界効果トランジスタＭ１がオンすると、Ｐチャンネル電界効果トランジスタＭ２のゲートには高電源電位ＶＤＤＣが印加され、Ｐチャンネル電界効果トランジスタＭ２がオフする。
【００２６】
このため、接続点Ｃ２の電位は基準電位ＶＳＳＣになり、この基準電位ＶＳＳＣがインバータＶ２にて反転されることで、レベルシフタ１１の出力信号Ｚは高電源電位ＶＤＤＣになる。この結果、入力信号Ａの低電源電位ＶＤＤＬがレベルシフタ１１にて電源電位ＶＤＤＣに変換される。
【００２７】
一方、入力信号Ａがロウレベルになると、否定論理和回路Ｎ１の出力はハイレベルになり、Ｎチャンネル電界効果トランジスタＭ３はオンする。また、否定論理和回路Ｎ１の出力はインバータＶ１にて反転されることで、インバータＶ１の出力ＡＢＢはロウレベルになり、Ｎチャンネル電界効果トランジスタＭ４はオフする。
【００２８】
Ｎチャンネル電界効果トランジスタＭ３がオンすると、Ｐチャンネル電界効果トランジスタＭ２のゲートには基準電位ＶＳＳＣが印加され、Ｐチャンネル電界効果トランジスタＭ２がオンする。Ｐチャンネル電界効果トランジスタＭ２がオンすると、Ｐチャンネル電界効果トランジスタＭ１のゲートには高電源電位ＶＤＤＣが印加され、Ｐチャンネル電界効果トランジスタＭ１がオフする。
【００２９】
このため、接続点Ｃ２の電位は高電源電位ＶＤＤＣになり、この高電源電位ＶＤＤＣがインバータＶ２にて反転されることで、レベルシフタ１１の出力信号Ｚは基準電位ＶＳＳＣになる。この結果、入力信号Ａの基準電位ＶＳＳＣがレベルシフタ１１を介してそのまま出力される。
【００３０】
これにより、低電源電位ＶＤＤＬが遮断された場合においても、イネーブル信号Ｂにてレベルシフタ１１を動作させることにより、レベルシフタ１１の出力信号Ｚをハイレベルに固定することができる。このため、低電源電位ＶＤＤＬが遮断された時にレベルシフタ１１を高電源電位ＶＤＤＣと切り離す必要がなくなり、レベルシフタ１１を高電源電位ＶＤＤＣと切り離すためのトランジスタをレベルシフタ１１と直列に挿入する必要がなくなることから、レベルシフタ１１の動作速度の低下を抑制しつつ、低電源電位ＶＤＤＬを高電源電位ＶＤＤＣに変換させることが可能となる。
【００３１】
（第２実施形態）
図２は、第２実施形態に係るレベルシフト回路の概略構成を示す回路図である。
図２において、レベルシフト回路には、低電圧入力を高電圧出力に変換するレベルシフタ１１と、低電源電位ＶＤＤＬが遮断された時にレベルシフタ１１の出力信号Ｚをロウレベルに固定するイネーブル回路１４とが設けられている。ここで、イネーブル回路１４は、入力信号Ａが遮断された時にイネーブル信号Ｂをレベルシフタ１１に入力し、イネーブル信号Ｂにてレベルシフタ１１を動作させることにより、レベルシフタ１１の出力信号Ｚをロウレベルに固定することができる。
【００３２】
具体的には、イネーブル回路１４には、Ｎチャンネル電界効果トランジスタＭ６、否定論理和回路Ｎ２およびインバータＶ３、Ｖ４が設けられている。
【００３３】
インバータＶ３の入力端子には入力信号Ａが入力される。インバータＶ３の電源電圧として、高圧側には低電源電位ＶＤＤＬが与えられ、低圧側には基準電位ＶＳＳＣが与えられている。
【００３４】
インバータＶ４の入力端子にはイネーブル信号Ｂが入力される。インバータＶ４の電源電圧として、高圧側には高電源電位ＶＤＤＣが与えられ、低圧側には基準電位ＶＳＳＣが与えられている。
【００３５】
否定論理和回路Ｎ２の一方の入力端子はインバータＶ３の出力端子に接続され、否定論理和回路Ｎ２の他方の入力端子はインバータＶ４の出力端子に接続されている。否定論理和回路Ｎ２の出力端子は、Ｎチャンネル電界効果トランジスタＭ４のゲートに接続されている。否定論理和回路Ｎ２の電源電圧として、高圧側には低電源電位ＶＤＤＬが与えられ、低圧側には基準電位ＶＳＳＣが与えられている。
【００３６】
Ｎチャンネル電界効果トランジスタＭ３のゲートにはインバータＶ３の入力端子が接続されている。Ｎチャンネル電界効果トランジスタＭ６は、Ｎチャンネル電界効果トランジスタＭ３に並列に接続されている。すなわち、Ｎチャンネル電界効果トランジスタＭ６のドレインはＰチャンネル電界効果トランジスタＭ１のドレインに接続されている。また、Ｎチャンネル電界効果トランジスタＭ６のソースは基準電位ＶＳＳＣに接続されている。Ｎチャンネル電界効果トランジスタＭ６のゲートにはインバータＶ４の出力端子が接続されている。
【００３７】
そして、低電源電位ＶＤＤＬが遮断されると、イネーブル信号Ｂはロウレベルに設定される。そして、イネーブル信号ＢはインバータＶ４にて反転されることで、インバータＶ４の出力ＢＢはハイレベルになり、Ｎチャンネル電界効果トランジスタＭ６はオンする。
また、インバータＶ４の出力ＢＢがハイレベルになると、入力信号Ａのレベルに依存することなく、否定論理和回路Ｎ２の出力ＡＢＢはロウレベルになり、Ｎチャンネル電界効果トランジスタＭ４はオフする。
【００３８】
Ｎチャンネル電界効果トランジスタＭ６がオンすると、Ｐチャンネル電界効果トランジスタＭ２のゲートには基準電位ＶＳＳＣが印加され、Ｐチャンネル電界効果トランジスタＭ２がオンする。Ｐチャンネル電界効果トランジスタＭ２がオンすると、Ｐチャンネル電界効果トランジスタＭ１のゲートには高電源電位ＶＤＤＣが印加され、Ｐチャンネル電界効果トランジスタＭ１がオフする。
【００３９】
このため、接続点Ｃ２の電位は高電源電位ＶＤＤＣになり、この高電源電位ＶＤＤＣがインバータＶ２にて反転されることで、レベルシフタ１１の出力信号Ｚは基準電位ＶＳＳＣに固定される。
【００４０】
一方、低電源電位ＶＤＤＬが遮断されてない場合、イネーブル信号Ｂはハイレベルに設定される。そして、イネーブル信号ＢはインバータＶ４にて反転されることで、インバータＶ４の出力ＢＢはロウレベルになり、Ｎチャンネル電界効果トランジスタＭ６はオフする。また、インバータＶ４の出力ＢＢがロウレベルになると、入力信号Ａのレベルに従って否定論理和回路Ｎ２の出力レベルが決まる。
【００４１】
ここで、入力信号Ａがハイレベルになると、インバータＶ３にて反転されることで、インバータＶ３の出力ＡＢはロウレベルになり、Ｎチャンネル電界効果トランジスタＭ３はオフする。また、否定論理和回路Ｎ２の出力ＡＢＢはハイレベルになり、Ｎチャンネル電界効果トランジスタＭ４はオンする。
【００４２】
Ｎチャンネル電界効果トランジスタＭ４がオンすると、Ｐチャンネル電界効果トランジスタＭ１のゲートには基準電位ＶＳＳＣが印加され、Ｐチャンネル電界効果トランジスタＭ１がオンする。Ｐチャンネル電界効果トランジスタＭ１がオンすると、Ｐチャンネル電界効果トランジスタＭ２のゲートには高電源電位ＶＤＤＣが印加され、Ｐチャンネル電界効果トランジスタＭ２がオフする。
【００４３】
このため、接続点Ｃ２の電位は基準電位ＶＳＳＣになり、この基準電位ＶＳＳＣがインバータＶ２にて反転されることで、レベルシフタ１１の出力信号Ｚは高電源電位ＶＤＤＣになる。この結果、入力信号Ａの低電源電位ＶＤＤＬがレベルシフタ１１にて電源電位ＶＤＤＣに変換される。
【００４４】
一方、入力信号Ａがロウレベルになると、インバータＶ３にて反転されることで、インバータＶ３の出力ＡＢはハイレベルになり、Ｎチャンネル電界効果トランジスタＭ３はオンする。また、否定論理和回路Ｎ２の出力ＡＢＢはロウレベルになり、Ｎチャンネル電界効果トランジスタＭ４はオフする。
【００４５】
Ｎチャンネル電界効果トランジスタＭ３がオンすると、Ｐチャンネル電界効果トランジスタＭ２のゲートには基準電位ＶＳＳＣが印加され、Ｐチャンネル電界効果トランジスタＭ２がオンする。Ｐチャンネル電界効果トランジスタＭ２がオンすると、Ｐチャンネル電界効果トランジスタＭ１のゲートには高電源電位ＶＤＤＣが印加され、Ｐチャンネル電界効果トランジスタＭ１がオフする。
【００４６】
このため、接続点Ｃ２の電位は高電源電位ＶＤＤＣになり、この高電源電位ＶＤＤＣがインバータＶ２にて反転されることで、レベルシフタ１１の出力信号Ｚは基準電位ＶＳＳＣになる。この結果、入力信号Ａの基準電位ＶＳＳＣがレベルシフタ１１を介してそのまま出力される。
【００４７】
これにより、低電源電位ＶＤＤＬが遮断された場合においても、レベルシフタ１１の出力信号Ｚをロウレベルに固定することができる。このため、低電源電位ＶＤＤＬが遮断された時にレベルシフタ１１を基準電位ＶＳＳＣと切り離す必要がなくなり、レベルシフタ１１を基準電位ＶＳＳＣと切り離すためのトランジスタをレベルシフタ１１と直列に挿入する必要がなくなることから、レベルシフタ１１の動作速度の低下を抑制することが可能となる。
【００４８】
すなわち、Ｎチャンネル電界効果トランジスタＭ３のソースは基準電位ＶＳＳＣに直接接続されているので、Ｎチャンネル電界効果トランジスタＭ３がオンした時に高電源電位ＶＤＤＣから基準電位ＶＳＳＣに接続点Ｃ１の電位を直接引き下げることができる。このため、Ｎチャンネル電界効果トランジスタＭ３と基準電位ＶＳＳＣとを切り離すトランジスタがＮチャンネル電界効果トランジスタＭ３と基準電位ＶＳＳＣとの間に挿入されている場合に比べて接続点Ｃ１の電位の立ち下がりを高速化することができ、レベルシフタ１１の動作を高速化することができる。
【００４９】
（第３実施形態）
図３は、第３実施形態に係るレベルシフト回路の概略構成を示す回路図である。
図３において、このレベルシフト回路では、図１のレベルシフタ１１の代わりにレベルシフタ１５が設けられている。このレベルシフタ１５では、図１のレベルシフタ１１にＰチャンネル電界効果トランジスタＭ７、Ｍ８が追加されている。
【００５０】
ここで、Ｐチャンネル電界効果トランジスタＭ７は、Ｐチャンネル電界効果トランジスタＭ１とＮチャンネル電界効果トランジスタＭ３との間に直列に接続されている。Ｐチャンネル電界効果トランジスタＭ８は、Ｐチャンネル電界効果トランジスタＭ２とＮチャンネル電界効果トランジスタＭ４との間に直列に接続されている。
【００５１】
Ｐチャンネル電界効果トランジスタＭ７のゲートには否定論理和回路Ｎ１の出力ＡＢが入力され、Ｐチャンネル電界効果トランジスタＭ８のゲートにはインバータＶ１の出力ＡＢＢが入力される。
【００５２】
ここで、Ｎチャンネル電界効果トランジスタＭ３がオンすると、Ｐチャンネル電界効果トランジスタＭ７がオフする。また、Ｎチャンネル電界効果トランジスタＭ４がオンすると、Ｐチャンネル電界効果トランジスタＭ８がオフする。
【００５３】
このため、Ｎチャンネル電界効果トランジスタＭ３、Ｍ４のオン／オフに応じて接続点Ｃ１、Ｃ２の電位を早期に確定させることができ、図１のレベルシフタ１１に比べて高速化を図ることができる。
【００５４】
（第４実施形態）
図４は、第４実施形態に係るレベルシフト回路の概略構成を示す回路図である。
図４において、このレベルシフト回路では、図２のレベルシフタ１１の代わりにレベルシフタ１５が設けられ、図２のレベルシフタ１１に比べて高速化が図られている。
【００５５】
（第５実施形態）
図５は、第５実施形態に係るレベルシフト回路が適用される複数電源回路の概略構成を示すブロック図である。
図５において、半導体チップ５には、低電圧ドメイン１、高電圧ドメイン２およびレベルシフト回路３が設けられている。低電圧ドメイン１は低電源電位ＶＤＤＬで動作する。高電圧ドメイン２は高電源電位ＶＤＤＣで動作する。レベルシフト回路３は、低電圧ドメイン１から出力される低電源電位ＶＤＤＬの入力信号Ａを高電源電位ＶＤＤＣの出力信号Ｚに変換して高電圧ドメイン２に出力することができる。なお、レベルシフト回路３は、図１から図４の構成を用いることができる。
【００５６】
ここで、低電圧ドメイン１には、スイッチ４を介して低電源電位ＶＤＤＬが供給されている。レベルシフト回路３には、高電圧ドメイン２からイネーブル信号Ｂが出力される。
【００５７】
そして、スイッチ４がオンの場合は、低電圧ドメイン１から低電源電位ＶＤＤＬの入力信号Ａがレベルシフト回路３に出力される。そして、レベルシフト回路３において、低電源電位ＶＤＤＬの入力信号Ａが高電源電位ＶＤＤＣの出力信号Ｚに変換され、高電圧ドメイン２に出力される。
【００５８】
スイッチ４がオフの場合は、高電圧ドメイン２からイネーブル信号Ｂがレベルシフト回路３に出力される。この時、レベルシフト回路３では出力信号Ｚはロウレベルまたはハイレベルに固定され、高電圧ドメイン２に出力される。
【００５９】
これにより、入力信号Ａが不定になった場合においても、レベルシフト回路３の動作速度の低下を抑制しつつ、レベルシフト回路３の出力信号Ｚをロウレベルまたはハイレベルに固定することができ、高電圧ドメイン２の誤動作を防止することができる。
【００６０】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６１】
１  低電圧ドメイン、２  高電圧ドメイン、３  レベルシフト回路、４  スイッチ、５  半導体チップ、１１、１５  レベルシフタ、１２〜１４  イネーブル回路、Ｍ１、Ｍ２、Ｍ７、Ｍ８  Ｐチャンネル電界効果トランジスタ、Ｍ３〜Ｍ６  Ｎチャンネル電界効果トランジスタ、Ｖ１〜Ｖ４  インバータ、Ｎ１、Ｎ２  否定論理和回路
【図１】
2012060315.tif 000003
【図２】
2012060315.tif 000004
【図３】
2012060315.tif 000005
【図４】
2012060315.tif 000006
【図５】
2012060315.tif 000007