(57)【要約】【課題】  応答性と負荷短絡などによる素子の過熱防止とのバランスを調整する。【解決手段】  イネーブル信号が入力される端子と、過電流状態であるか否かを判定する過電流判定回路と、イネーブル信号の電圧が第１の基準電圧より高い場合に、過電流判定回路が過電流状態であると判定してからの経過時間を計時するタイマ回路と、イネーブル信号の電圧が第１の基準電圧より低い第２の基準電圧より高い場合に、過電流判定回路が過電流状態であると判定しないときには、スイッチング素子の出力電圧を整流および平滑化した第２の直流電圧に応じたデューティ比のパルス幅変調信号に応じてスイッチング素子をスイッチング制御し、過電流判定回路が過電流状態であると判定したときには、経過時間が所定の時間に達するまでの間スイッチング素子をオフするスイッチング制御回路と、を有する。【選択図】  図１
2012060715.tif 000002
【特許請求の範囲】
【請求項１】
イネーブル信号が入力される端子と、
第１の直流電圧をスイッチングするスイッチング素子に所定以上の電流が流れる過電流状態であるか否かを判定する過電流判定回路と、
前記イネーブル信号の電圧が第１の基準電圧より高い場合に、前記過電流判定回路が前記過電流状態であると判定してからの経過時間を計時するタイマ回路と、
前記イネーブル信号の電圧が前記第１の基準電圧より低い第２の基準電圧より高い場合に、前記過電流判定回路が前記過電流状態であると判定しないときには、前記スイッチング素子の出力電圧を整流および平滑化した第２の直流電圧に応じたデューティ比のパルス幅変調信号に応じて前記スイッチング素子をスイッチング制御し、前記過電流判定回路が前記過電流状態であると判定したときには、前記経過時間が所定の時間に達するまでの間前記スイッチング素子をオフするスイッチング制御回路と、
を有することを特徴とする集積回路。
【請求項２】
前記所定の時間は、前記イネーブル信号の電圧と前記第１の基準電圧との差電圧に応じて定まることを特徴とする請求項１に記載の集積回路。
【請求項３】
前記タイマ回路は、前記イネーブル信号の電圧が前記第１の基準電圧より高く、かつ、前記過電流判定回路が前記過電流状態であると判定した場合に、前記差電圧に応じた電流を供給してコンデンサを充電する電流供給回路を含み、
前記スイッチング制御回路は、前記イネーブル信号の電圧が前記第２の基準電圧より高く、かつ、前記過電流判定回路が前記過電流状態であると判定した場合には、前記コンデンサの両端電圧が第３の基準電圧に達するまでの間前記スイッチング素子をオフすることを特徴とする請求項２に記載の集積回路。
【請求項４】
前記タイマ回路は、前記イネーブル信号の電圧が前記第１の基準電圧より高く、かつ、前記過電流判定回路が前記過電流状態であると判定した場合に、前記差電圧に応じた周波数のクロックでカウントするカウンタ回路を含み、
前記スイッチング制御回路は、前記イネーブル信号の電圧が前記第２の基準電圧より高く、かつ、前記過電流判定回路が前記過電流状態であると判定した場合には、前記カウンタ回路が所定の回数カウントするまでの間前記スイッチング素子をオフすることを特徴とする請求項２に記載の集積回路。
【請求項５】
前記タイマ回路は、前記イネーブル信号の電圧が前記第１の基準電圧より高く、かつ、前記過電流判定回路が前記過電流状態であると判定した場合に、所定の周波数のクロックでカウントするカウンタ回路を含み、
前記スイッチング制御回路は、前記イネーブル信号の電圧が前記第２の基準電圧より高く、かつ、前記過電流判定回路が前記過電流状態であると判定した場合には、前記カウンタ回路が前記差電圧に応じた回数カウントするまでの間前記スイッチング素子をオフすることを特徴とする請求項２に記載の集積回路。
【請求項６】
前記スイッチング素子に流れる電流値が所定の電流値に達したことを検出し、過電流検出信号を出力する過電流検出回路をさらに有し、
前記過電流判定回路は、前記過電流検出信号が所定の回数入力された場合に、前記過電流状態であると判定することを特徴とする請求項１ないし請求項５の何れかに記載の集積回路。
【請求項７】
前記スイッチング制御回路は、前記過電流判定回路が前記過電流状態であると判定しない場合には、前記パルス幅変調信号に応じて前記スイッチング素子をスイッチング制御するとともに、前記過電流検出信号に応じて前記スイッチング素子をオフすることを特徴とする請求項６に記載の集積回路。
【請求項８】
前記スイッチング制御回路は、前記過電流判定回路が前記過電流状態であると所定の回数判定した場合には、前記スイッチング素子をオフし続けることを特徴とする請求項１ないし請求項７の何れかに記載の集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路に関する。
【背景技術】
【０００２】
例えば特許文献１の図９に示されているようなスイッチング電源回路は、負荷短絡時などにスイッチング素子に所定以上の過電流が流れ、スイッチング素子やその他の素子が破損するのを防止する、過電流保護機能を一般に備えている。例えば特許文献１の図１０に示されている過電流保護回路は、スイッチング素子に流れる電流値が所定の電流値に達すると、スイッチング素子をオフに制御するように動作する。
【０００３】
また、上記の過電流保護回路には、電流重畳が発生するという不都合があるため、特許文献１では、起動時間が長くなったり、負荷急変に対する応答が遅くなったりすることなく、当該不都合を解消する方法が開示されている。特許文献１の図２および図５に示されている過電流保護回路では、過電流保護動作時に、ダイオードやローサイドのスイッチング素子に流れるフライホイール電流が略０になるまで、ハイサイドのスイッチング素子のオンを停止する制御を行っている。
【０００４】
このようにして、スイッチング素子に流れる電流値を監視し、過電流を検出すると、その都度スイッチング素子をオフすることによって、オン時間を相対的に短くし、素子の破損を防止することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−３６４４８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記のような過電流保護方法では、負荷短絡が継続している場合であっても、一時的に電流が増大した場合と同様に、スイッチング素子が比較的短時間で再びオンとなる。そのため、継続的な負荷短絡時には、スイッチング素子がオンとなる度に過電流が流れ、スイッチング素子やコイル（インダクタ）などが十分に放熱できない場合もある。
【０００７】
一方、ラッチオフ方式などと呼ばれる過電流保護方法では、所定の時間以上継続して過電流を検出した場合にスイッチング素子をオフし続けることによって、素子の破損を防止することができる。しかしながら、当該ラッチオフ方式では、リセット信号などによってリセットされるまでスイッチング素子がオフし続けるため、スイッチング電源回路の応答性が低下してしまう。
【０００８】
また、スイッチング電源回路を集積回路として構成する場合には、集積回路が所定以上に過熱すると、十分に放熱されるまでの間スイッチング素子をオフする、過熱保護機能を備えることが一般的である。しかしながら、この場合であっても、コイルは通常外付け部品となるため、コイルが過熱し、焼損してしまう場合もある。
【課題を解決するための手段】
【０００９】
前述した課題を解決する主たる本発明は、イネーブル信号が入力される端子と、第１の直流電圧をスイッチングするスイッチング素子に所定以上の電流が流れる過電流状態であるか否かを判定する過電流判定回路と、前記イネーブル信号の電圧が第１の基準電圧より高い場合に、前記過電流判定回路が前記過電流状態であると判定してからの経過時間を計時するタイマ回路と、前記イネーブル信号の電圧が前記第１の基準電圧より低い第２の基準電圧より高い場合に、前記過電流判定回路が前記過電流状態であると判定しないときには、前記スイッチング素子の出力電圧を整流および平滑化した第２の直流電圧に応じたデューティ比のパルス幅変調信号に応じて前記スイッチング素子をスイッチング制御し、前記過電流判定回路が前記過電流状態であると判定したときには、前記経過時間が所定の時間に達するまでの間前記スイッチング素子をオフするスイッチング制御回路と、を有することを特徴とする集積回路である。  
本発明の他の特徴については、添付図面及び本明細書の記載により明らかとなる。
【発明の効果】
【００１０】
本発明によれば、スイッチング電源回路の応答性と負荷短絡などによる素子の過熱防止とのバランスを調整することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施形態におけるスイッチング電源回路全体の構成を示す回路ブロック図である。
【図２】タイマ回路の具体的な構成の一例を示す回路ブロック図である。
【図３】本発明の一実施形態におけるスイッチング電源回路の動作を説明する図である。
【図４】スイッチング電源回路の他の構成例を示す回路ブロック図である。
【図５】過電流状態であると所定の回数判定した場合にスイッチング素子２をオフし続ける集積回路の構成例を示す回路ブロック図である。
【図６】タイマ回路の他の構成例を示す回路ブロック図である。
【図７】タイマ回路のさらに他の構成例を示す回路ブロック図である。
【発明を実施するための形態】
【００１２】
本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。
【００１３】
＝＝＝スイッチング電源回路全体の構成＝＝＝
以下、図１を参照して、本発明の一実施形態におけるスイッチング電源回路全体の構成について説明する。
【００１４】
図１に示されているスイッチング電源回路は、集積回路１ａ、スイッチング素子２、ダイオード３、コイル４、コンデンサ５、および抵抗６、７を含んで構成されている。なお、以下においては、一例として、スイッチング素子２がＮＭＯＳ（N-channel Metal-Oxide Semiconductor：Ｎチャネル金属酸化膜半導体）トランジスタである場合について説明する。
【００１５】
集積回路１ａは、電圧調整回路１１、スイッチング制御回路１２、電流検出回路２３、過電流検出回路２４、過電流判定回路２５、コンパレータ（比較器）２６、オペアンプ（演算増幅器）２７、およびタイマ回路２８を含んで構成されている。また、集積回路１ａは、端子３１ないし３４を備えている。
【００１６】
電圧調整回路１１には、端子３１を介して入力電圧Ｖｉｎ（第１の直流電圧）が入力されている。また、電圧調整回路１１からは、定電圧Ｖｒｅｇおよび基準電圧Ｖｒｅｆ（第３の基準電圧）が出力されている。そして、定電圧Ｖｒｅｇは、スイッチング制御回路１２およびタイマ回路２８に供給され、基準電圧Ｖｒｅｆは、タイマ回路２８に供給されている。
【００１７】
過電流検出回路２４には、電流検出回路２３から検出電流Ｉ４が入力されている。また、過電流検出回路２４から出力される過電流検出信号ＤＴは、スイッチング制御回路１２および過電流判定回路２５に入力されている。そして、過電流判定回路２５から出力される過電流判定信号ＯＣは、スイッチング制御回路１２およびタイマ回路２８に入力されている。
【００１８】
コンパレータ２６およびオペアンプ２７の非反転入力には、いずれも端子３２を介してイネーブル信号ＥＮが入力されている。また、コンパレータ２６の反転入力には、基準電圧Ｖｔｈ２（第２の基準電圧）が印加され、オペアンプ２７の反転入力には、基準電圧Ｖｔｈ１（第１の基準電圧）が印加されている。そして、コンパレータ２６から出力されるスイッチングイネーブル信号ＥＮｓは、スイッチング制御回路１２に入力され、オペアンプ２７から出力されるタイマイネーブル信号ＥＮｔは、タイマ回路２８に入力されている。なお、本実施形態において、基準電圧Ｖｔｈ１およびＶｔｈ２は、Ｖｔｈ１＞Ｖｔｈ２の関係にあるものとする。
【００１９】
タイマ回路２８から出力される再起動信号ＲＳＴは、スイッチング制御回路１２および過電流判定回路２５に入力されている。また、スイッチング制御回路１２からは、スイッチング信号ＳＷ１が出力されている。さらに、スイッチング素子２のドレインには、入力電圧Ｖｉｎが入力され、ゲートには、端子３３を介してスイッチング信号ＳＷ１が入力されている。そして、ダイオード３のアノードは、グランド電位に接続され、カソードは、スイッチング素子２のソースに接続されている。
【００２０】
コイル４の一端は、スイッチング素子２とダイオード３との接続点に接続され、他端は、コンデンサ５の一端に接続されている。また、コンデンサ５の他端は、グランド電位に接続されている。そして、コイル４とコンデンサ５との接続点は、出力電圧Ｖｏｕｔ（第２の直流電圧）を出力する、当該スイッチング電源回路の出力ノードとなっている。
【００２１】
抵抗６および７は、直列に接続され、抵抗６の一端が出力ノードに接続され、抵抗７の一端がグランド電位に接続されている。また、抵抗６および７の接続点は、端子３４に接続され、当該接続点の電圧が帰還電圧Ｖｆｂとしてスイッチング制御回路１２に入力されている。
【００２２】
＝＝＝タイマ回路の構成＝＝＝
次に、図２を参照して、タイマ回路のさらに具体的な構成について説明する。  
図２に示されているタイマ回路２８ａは、コンパレータ２８１、インバータ（反転回路）２８２、コンデンサＣ１、（ＮＰＮ）トランジスタＮ１、（ＰＮＰ）トランジスタＰ１、Ｐ２、抵抗Ｒ１、およびスイッチ回路Ｓ１、Ｓ２を含んで構成されている。
【００２３】
トランジスタＮ１のエミッタは、抵抗Ｒ１を介してグランド電位に接続され、ベースには、タイマイネーブル信号ＥＮｔが入力されている。また、ダイオード接続されたトランジスタＰ１のエミッタには、定電圧Ｖｒｅｇが供給され、コレクタは、トランジスタＮ１のコレクタに接続されている。そして、トランジスタＰ２は、トランジスタＰ１とカレントミラー回路を構成し、トランジスタＰ２のコレクタからは、電流Ｉ５が出力されている。
【００２４】
コンデンサＣ１の一端は、グランド電位に接続され、他端には、スイッチ回路Ｓ１を介して電流Ｉ５が供給される。また、過電流判定信号ＯＣは、スイッチ回路Ｓ１の制御信号となっている。なお、本実施形態では、トランジスタＮ１、Ｐ１、Ｐ２、抵抗Ｒ１、およびスイッチ回路Ｓ１が電流供給回路に相当する。
【００２５】
コンパレータ２８１の反転入力には、基準電圧Ｖｒｅｆが印加され、非反転入力は、スイッチ回路Ｓ１とコンデンサＣ１との接続点に接続されている。また、コンパレータ２８１からは、再起動信号ＲＳＴが出力されている。
【００２６】
スイッチ回路Ｓ２の一端は、スイッチ回路Ｓ１とコンデンサＣ１との接続点に接続され、他端は、グランド電位に接続されている。また、インバータ２８２には、過電流判定信号ＯＣが入力され、インバータ２８２の出力信号（過電流判定信号ＯＣの反転信号）は、スイッチ回路Ｓ２の制御信号となっている。
【００２７】
＝＝＝スイッチング電源回路の動作＝＝＝
以下、本実施形態におけるスイッチング電源回路の動作について説明する。  
まず、図３を適宜参照して、イネーブル信号ＥＮの電圧Ｖｅｎが基準電圧Ｖｔｈ１より高い場合、すなわち、Ｖｅｎ＞Ｖｔｈ１（＞Ｖｔｈ２）である場合の動作について説明する。この場合、コンパレータ２６から出力される２値信号であるスイッチングイネーブル信号ＥＮｓは、ハイ・レベルとなり、スイッチング制御回路１２は、イネーブルとなる。また、オペアンプ２７は、電圧Ｖｅｎと基準電圧Ｖｔｈ１との差電圧Ｖｅｎ−Ｖｔｈ１に応じたタイマイネーブル信号ＥＮｔを出力する。
【００２８】
集積回路１ａの電圧調整回路１１は、入力電圧Ｖｉｎから定電圧Ｖｒｅｇを生成し、スイッチング制御回路１２、およびタイマ回路２８ａのカレントミラー回路（トランジスタＰ１およびＰ２）に供給する。また、定電圧Ｖｒｅｇは、スイッチング制御回路１２において、電源電圧として用いられるほか、スイッチング素子２をオンするための電圧（ブートストラップ電圧）の生成などに用いられる。さらに、電圧調整回路１１は、定電圧Ｖｒｅｇから基準電圧Ｖｒｅｆを生成し、タイマ回路２８ａのコンパレータ２８１に供給する。
【００２９】
スイッチング素子２は、スイッチング制御回路１２から出力されるスイッチング信号ＳＷ１に応じて、入力電圧Ｖｉｎをスイッチングして交流電圧に変換する。そして、ダイオード３、コイル４、およびコンデンサ５は、整流平滑回路を構成し、当該交流電圧を整流および平滑化して、直流電圧である出力電圧Ｖｏｕｔを出力する。なお、コイル４に流れる電流Ｉ３は、スイッチング素子２がオンの間流れる電流Ｉ１と、スイッチング素子２がオフの間ダイオード３に流れる電流Ｉ２との和となる。
【００３０】
抵抗６および７は、出力電圧Ｖｏｕｔを分圧し、帰還電圧Ｖｆｂを生成する。また、スイッチング制御回路１２は、出力電圧Ｖｏｕｔが所望の目標電圧となるよう、帰還電圧Ｖｆｂに基づいてデューティ比が制御されたＰＷＭ（Pulse Width Modulation：パルス幅変調）信号を生成する。そして、当該ＰＷＭ信号は、検出電流Ｉ４の電流値が後述する基準電流値Ｉｒｅｆに達しない通常時（図３の期間Ａ）におけるスイッチング素子２のスイッチング制御に用いられる。
【００３１】
なお、スイッチング素子２は、ＮＭＯＳトランジスタであるので、スイッチング信号ＳＷ１がハイ・レベルの間オンとなり、スイッチング信号ＳＷ１がロー・レベルの間オフとなる。したがって、出力電圧Ｖｏｕｔが目標電圧より低い場合には、ＰＷＭ信号がハイ・レベル、すなわち、スイッチング素子２がオンとなる期間が長くなり、出力電圧Ｖｏｕｔが上昇する。一方、出力電圧Ｖｏｕｔが目標電圧より高い場合には、スイッチング素子２がオンとなる期間が短くなり、出力電圧Ｖｏｕｔが低下する。
【００３２】
電流検出回路２３は、電流検出用の抵抗やカレントミラー回路などを用いて、スイッチング素子２に流れる電流Ｉ１を検出し、検出電流Ｉ４を出力する。また、過電流検出回路２４は、負荷短絡などによって検出電流Ｉ４の電流値が基準電流値Ｉｒｅｆ（所定の電流値）に達したことを検出し、過電流検出信号ＤＴを出力する。例えば、過電流検出回路２４は、コンパレータなどを用いて、Ｉ４＜Ｉｒｅｆの間ロー・レベルとなり、Ｉ４≧Ｉｒｅｆの間ハイ・レベルとなる過電流検出信号ＤＴを出力する。このような過電流検出信号ＤＴを出力する電流検出回路２３および過電流検出回路２４は、例えば特許文献１の図１１と同様の構成とすることもできる。
【００３３】
過電流検出信号ＤＴは、スイッチング制御回路１２に入力されており、スイッチング制御回路１２は、図３の期間Ｂに示すように、過電流検出信号ＤＴがハイ・レベルとなる度にスイッチング信号ＳＷ１をロー・レベルとする。また、スイッチング信号ＳＷ１がロー・レベルとなると、スイッチング素子２がオフとなり、スイッチング素子２に電流Ｉ１が流れなくなるため、過電流検出信号ＤＴは、再びロー・レベルとなる。したがって、スイッチング制御回路１２は、当該パルス状の過電流検出信号ＤＴに応じてスイッチング素子２をオフすることによって、過電流判定回路２５が過電流状態であると判定するまでの間の素子の過熱を抑制している。
【００３４】
さらに、過電流検出信号ＤＴは、過電流判定回路２５にも入力されており、過電流判定回路２５は、過電流検出信号ＤＴに基づいて、スイッチング素子２に所定以上の電流が流れる過電流状態であるか否かを判定する。例えば、過電流判定回路２５は、カウンタ回路などを用いて、パルス状の過電流検出信号ＤＴが所定の回数（例えば８回）入力された場合に、過電流状態であると判定し、過電流判定信号ＯＣをハイ・レベルとする。なお、過電流判定回路２５は、負荷短絡による帰還電圧Ｖｆｂの下降を検出するなど、他の方法を用いて、過電流状態であるか否かを判定してもよい。また、当該他の方法を組み合わせて用いてもよい。
【００３５】
過電流判定信号ＯＣは、スイッチング制御回路１２に入力されており、スイッチング制御回路１２は、図３の期間Ｃに示すように、過電流判定信号ＯＣがハイ・レベルの間、スイッチング信号ＳＷ１をロー・レベルに保持する。したがって、スイッチング素子２はオンされなくなり、コイル４に流れる電流Ｉ３は略０まで減少する。
【００３６】
また、過電流判定信号ＯＣがハイ・レベルとなると、タイマ回路２８ａは、スイッチ回路Ｓ１がオン、スイッチ回路Ｓ２がオフとなり、コンデンサＣ１には、カレントミラー回路から電流Ｉ５が供給される。
【００３７】
ここで、電流Ｉ５は、トランジスタＮ１のベースに入力されるタイマイネーブル信号ＥＮｔに応じて制御される。したがって、コンデンサＣ１は、電流Ｉ５によって充電され、コンデンサＣ１の両端電圧Ｖｃを時間ｔで微分すると、
ｄＶｃ／ｄｔ＝Ｉ５／Ｃ１
となるため、電圧Ｖｃは、図３の期間Ｃに示すように、差電圧Ｖｅｎ−Ｖｔｈ１に応じた一定の傾きで上昇する。そして、コンパレータ２８１は、電圧Ｖｃを基準電圧Ｖｒｅｆと比較し、電圧Ｖｃが基準電圧Ｖｒｅｆに達すると、再起動信号ＲＳＴはハイ・レベルとなる。
【００３８】
再起動信号ＲＳＴがハイ・レベルとなると、過電流判定信号ＯＣは、再びロー・レベルとなる。また、過電流判定信号ＯＣがロー・レベルとなると、タイマ回路２８ａは、スイッチ回路Ｓ１がオフ、スイッチ回路Ｓ２がオンとなり、コンデンサＣ１が放電される。したがって、電圧Ｖｃは、図３の期間Ｄに示すように、速やかに低下し、再起動信号ＲＳＴは、再びロー・レベルとなる。そして、スイッチング制御回路１２は、再びＰＷＭ信号に応じてスイッチング素子２のスイッチング制御を開始する。
【００３９】
このようにして、Ｖｅｎ＞Ｖｔｈ１の場合に、過電流判定信号ＯＣがハイ・レベルとなると、電圧Ｖｃが基準電圧Ｖｒｅｆに達するまでの間、スイッチング素子２のスイッチング制御を休止する。ここで、スイッチング制御の休止期間（図３の期間Ｃ）は、電圧Ｖｃが基準電圧Ｖｒｅｆまで上昇する傾きに応じて定まるため、入力するイネーブル信号ＥＮの電圧Ｖｅｎと基準電圧Ｖｔｈ１との差電圧Ｖｅｎ−Ｖｔｈ１に応じて調整することができる。
【００４０】
次に、Ｖｔｈ２＜Ｖｅｎ≦Ｖｔｈ１である場合の動作について説明する。この場合も、スイッチングイネーブル信号ＥＮｓは、ハイ・レベルとなり、スイッチング制御回路１２は、イネーブルとなる。
【００４１】
一方、差電圧Ｖｅｎ−Ｖｔｈ１は、Ｖｅｎ−Ｖｔｈ１≦０となるため、タイマ回路２８ａのトランジスタＮ１はオフとなる。したがって、コンデンサＣ１は、電流Ｉ５によって充電されないため、電圧Ｖｃが基準電圧Ｖｒｅｆに達することはなく、スイッチング制御回路１２が再びスイッチング素子２のスイッチング制御を開始することはない。
【００４２】
このようにして、Ｖｔｈ２＜Ｖｅｎ≦Ｖｔｈ１の場合に、過電流判定信号ＯＣがハイ・レベルとなると、スイッチング素子２のスイッチング制御を休止し、再開することはない。
【００４３】
なお、Ｖｅｎ≦Ｖｔｈ２の場合には、スイッチングイネーブル信号ＥＮｓは、ロー・レベルとなり、スイッチング制御回路１２は、ディセーブルとなる。したがって、スイッチング素子２のスイッチング制御は行われない。
【００４４】
以上のように、本実施形態のスイッチング電源回路は、集積回路１ａの端子３２に入力するイネーブル信号ＥＮの電圧Ｖｅｎによって、過電流状態であると判定した場合の動作を選択することができる。すなわち、Ｖｅｎ＞Ｖｔｈ１の場合には、差電圧Ｖｅｎ−Ｖｔｈ１に応じて定まる休止期間だけスイッチング素子２のスイッチング制御を休止し、Ｖｔｈ２＜Ｖｅｎ≦Ｖｔｈ１の場合には、ラッチオフ方式と同様に、スイッチング素子２をオフし続ける。したがって、集積回路１ａの端子３２を用いて、スイッチング電源回路の応答性と負荷短絡などによる素子の過熱防止とのバランスを調整することができる。
【００４５】
＝＝＝スイッチング電源回路の他の構成例＝＝＝
上記実施形態では、スイッチング電源回路は、ＮＭＯＳトランジスタであるハイサイドのスイッチング素子２のみを備えているが、これに限定されるものではない。例えば図４に示すように、ローサイドのスイッチング素子８をさらに備えた構成としてもよい。この場合、瞬間的に両方のスイッチング素子が同時にオンとなるのを防止するような構成とすることが望ましい。さらに、ハイサイドのスイッチング素子をＰＭＯＳ（P-channel MOS：Ｐチャネル金属酸化膜半導体）トランジスタとした場合には、ブートストラップ電圧を生成するための回路が不要となる一方、オン抵抗を小さくするため、トランジスタのサイズを大きくする必要がある。
【００４６】
＝＝＝集積回路の他の構成例＝＝＝
上記実施形態では、スイッチング制御回路１２は、過電流判定回路２５が過電流状態であると判定した後、電圧Ｖｃが基準電圧Ｖｒｅｆに達すると、再びスイッチング素子２のスイッチング制御を開始しているが、これに限定されるものではない。例えば、過電流判定回路２５が過電流状態であると所定の回数（例えば１６回）判定した場合にスイッチング素子２をオフし続けることによって、継続的な負荷短絡時にさらなる素子の過熱防止を図ることができる。
【００４７】
このような動作は、過電流判定信号ＯＣがハイ・レベルとなった回数をカウントするカウンタ回路を設けることによって実現することができる。また、例えば図５に示すように、電圧Ｖｃが基準電圧Ｖｒｅｆに達した回数をカウントし、所定の回数だけカウントした後には再起動信号ＲＳＴをロー・レベルに保持するカウンタ回路２９によっても実現することができる。
【００４８】
＝＝＝タイマ回路の他の構成例＝＝＝
上記実施形態では、タイマ回路２８ａは、コンデンサＣ１の両端電圧Ｖｃを基準電圧Ｖｒｅｆと比較することによって、過電流状態であると判定してからの経過時間が所定の時間に達したか否かを判定しているが、これに限定されるものではない。タイマ回路は、例えば図６および図７に示すように、コンパレータ２８３、ＮＡＮＤ回路（否定論理積回路）２８４、およびカウンタ回路２８５を含む構成としてもよい。
【００４９】
図６に示されているタイマ回路２８ｂは、ＶＣＯ（Voltage-Controlled Oscillator：電圧制御発振回路）２８６をさらに含み、ＶＣＯ２８６は、タイマイネーブル信号ＥＮｔの電圧Ｖｔに応じた、すなわち、差電圧Ｖｅｎ−Ｖｔｈ１に応じた周波数のクロックＣＫ１を出力する。また、コンパレータ２８３から出力される２値信号であるカウンタイネーブル信号ＥＮｃは、Ｖｔ＞０の場合、すなわち、Ｖｅｎ＞Ｖｔｈ１の場合にハイ・レベルとなる。そして、カウンタ回路２８５は、カウンタイネーブル信号ＥＮｃおよび過電流判定信号ＯＣがいずれもハイ・レベルとなると、クロックＣＫ１でカウントを開始し、所定の回数カウントすると、再起動信号ＲＳＴをハイ・レベルとする。
【００５０】
一方、図７に示されているタイマ回路２８ｃは、発振回路２８７およびＡＤＣ（Analog-Digital Converter：アナログ・デジタル変換回路）２８８をさらに含み、発振回路２８７は、所定の周波数のクロックＣＫ２を出力する。また、ＡＤＣ２８８は、タイマイネーブル信号ＥＮｔの電圧Ｖｔに応じた、すなわち、差電圧Ｖｅｎ−Ｖｔｈ１に応じた、カウンタ回路２８５の初期値ＩＮＩを出力する。そして、カウンタ回路２８５は、カウンタイネーブル信号ＥＮｃおよび過電流判定信号ＯＣがいずれもハイ・レベルとなると、クロックＣＫ２でカウントを開始し、初期値ＩＮＩから所定値まで（差電圧Ｖｅｎ−Ｖｔｈ１に応じた回数）カウントすると、再起動信号ＲＳＴをハイ・レベルとする。
【００５１】
このようにして、タイマ回路２８ｂまたは２８ｃを用いた場合も、スイッチング電源回路は、Ｖｅｎ＞Ｖｔｈ１の場合に、過電流判定信号ＯＣがハイ・レベルとなると、差電圧Ｖｅｎ−Ｖｔｈ１に応じて定まる休止期間だけスイッチング素子２のスイッチング制御を休止する。
【００５２】
前述したように、図１に示したスイッチング電源回路において、集積回路１ａの端子３２に入力されるイネーブル信号ＥＮの電圧Ｖｅｎが基準電圧Ｖｔｈ１より高い場合にのみ過電流状態であると判定してからの経過時間を計時し、電圧Ｖｅｎが基準電圧Ｖｔｈ２（＜Ｖｔｈ１）より高い場合に過電流状態であると判定したときには、経過時間が所定の時間に達するまでの間スイッチング素子２のスイッチング制御を休止することによって、Ｖｅｎ＞Ｖｔｈ１の場合には、所定の休止期間だけスイッチング素子２のスイッチング制御を休止し、Ｖｔｈ２＜Ｖｅｎ≦Ｖｔｈ１の場合には、スイッチング素子２をオフし続けることができる。したがって、集積回路１ａの端子３２を用いて、スイッチング電源回路の応答性と負荷短絡などによる素子の過熱防止とのバランスを調整することができる。
【００５３】
また、オペアンプ２７から出力されるタイマイネーブル信号ＥＮｔに応じてタイマ回路２８を制御することによって、入力するイネーブル信号ＥＮの電圧Ｖｅｎと基準電圧Ｖｔｈ１との差電圧Ｖｅｎ−Ｖｔｈ１に応じて、スイッチング制御の休止期間を調整することができる。
【００５４】
また、タイマ回路２８ａにおいて、差電圧Ｖｅｎ−Ｖｔｈ１に応じた電流Ｉ５を供給してコンデンサＣ１を充電し、コンデンサＣ１の両端電圧Ｖｃが基準電圧Ｖｒｅｆに達するまでの間スイッチング素子２のスイッチング制御を休止することによって、差電圧Ｖｅｎ−Ｖｔｈ１に応じて定まる休止期間だけスイッチング素子２のスイッチング制御を休止することができる。
【００５５】
また、タイマ回路２８ｂにおいて、差電圧Ｖｅｎ−Ｖｔｈ１に応じた周波数のクロックＣＫ１で所定の回数カウントするまでの間スイッチング素子２のスイッチング制御を休止することによって、差電圧Ｖｅｎ−Ｖｔｈ１に応じて定まる休止期間だけスイッチング素子２のスイッチング制御を休止することができる。
【００５６】
また、タイマ回路２８ｃにおいて、所定の周波数のクロックＣＫ２で差電圧Ｖｅｎ−Ｖｔｈ１に応じた回数カウントするまでの間スイッチング素子２のスイッチング制御を休止することによって、差電圧Ｖｅｎ−Ｖｔｈ１に応じて定まる休止期間だけスイッチング素子２のスイッチング制御を休止することができる。
【００５７】
また、過電流検出信号ＤＴが所定の回数入力された場合に過電流状態であると判定することによって、一時的な電流増大ではなく、継続的な負荷短絡などの発生を確実に判定することができる。
【００５８】
また、過電流状態であると判定しない場合には、ＰＷＭ信号に応じてスイッチング素子２をスイッチング制御するとともに、パルス状の過電流検出信号ＤＴが入力される度にスイッチング素子２をオフすることによって、過電流状態であると判定するまでの間の素子の過熱を抑制することができる。
【００５９】
また、図５に示したスイッチング電源回路において、過電流状態であると所定の回数判定した場合にスイッチング素子２をオフし続けることによって、継続的な負荷短絡時にさらなる素子の過熱防止を図ることができる。
【００６０】
なお、上記実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得るとともに、本発明にはその等価物も含まれる。
【００６１】
上記実施形態では、オペアンプ２７は、差電圧Ｖｅｎ−Ｖｔｈ１に応じたタイマイネーブル信号ＥＮｔを出力し、スイッチング制御の休止期間は、当該タイマイネーブル信号ＥＮｔに応じて定まるが、これに限定されるものではない。例えば、オペアンプ２７の代わりにコンパレータを用いた場合には、２値信号であるタイマイネーブル信号ＥＮｔは、タイマ回路２８ｂおよび２８ｃにおけるカウンタイネーブル信号ＥＮｃと同様に、Ｖｅｎ＞Ｖｔｈ１の場合にハイ・レベルとなる。
【００６２】
この場合、タイマ回路２８ａを用いたスイッチング電源回路は、電流Ｉ５およびコンデンサＣ１の容量に応じて予め設定された休止期間だけスイッチング素子２のスイッチング制御を休止することができる。また、タイマ回路は、タイマイネーブル信号ＥＮｔおよび過電流判定信号ＯＣがいずれもハイ・レベルとなると、所定の周波数のクロックＣＫ２でカウントを開始し、所定の回数カウントすると、再起動信号ＲＳＴをハイ・レベルとするカウンタ回路を用いてもよい。なお、これらの場合でも、マスクの変更やレーザリペアによって、コンデンサＣ１の容量やカウンタ回路の設定を変更し、予め設定する休止期間を選択することができる。
【符号の説明】
【００６３】
１ａ〜１ｃ  集積回路
２、８  スイッチング素子
３    ダイオード
４    コイル
５    コンデンサ
６、７  抵抗
１１    電圧調整回路
１２    スイッチング制御回路
２３    電流検出回路
２４    過電流検出回路
２５    過電流判定回路
２６    コンパレータ（比較器）
２７    オペアンプ（演算増幅器）
２８（２８ａ〜２８ｃ）  タイマ回路
２９    カウンタ回路
３１〜３５  端子
２８１、２８３  コンパレータ（比較器）
２８２    インバータ（反転回路）
２８４    ＮＡＮＤ回路（否定論理積回路）
２８５    カウンタ回路
２８６    ＶＣＯ（電圧制御発振回路）
２８７    発振回路
２８８    ＡＤＣ（アナログ・デジタル変換回路）
Ｃ１    コンデンサ
Ｎ１    （ＮＰＮ）トランジスタ
Ｐ１、Ｐ２  （ＰＮＰ）トランジスタ
Ｒ１    抵抗
Ｓ１、Ｓ２  スイッチ回路
【図１】
2012060715.tif 000003
【図２】
2012060715.tif 000004
【図３】
2012060715.tif 000005
【図４】
2012060715.tif 000006
【図５】
2012060715.tif 000007
【図６】
2012060715.tif 000008
【図７】
2012060715.tif 000009