(57)【要約】【課題】複数の増幅部の動作時の出力電圧の波形を後段回路の処理可能な電圧範囲内に収めることができる増幅回路を提供する。【解決手段】信号入力端子６６に入力されたデジタル信号のレベルが所定の値以下である場合には、増幅率変更部６４は、スイッチ３５をオンにして増幅部６２を動作状態にするとともに、スイッチ４１をオフにして増幅部６３を停止状態にし、かつ、増幅部６２に流し込み電流を流し込むよう流し込み電流源６５を制御する。それに対し、信号入力端子６６に入力されたデジタル信号のレベルが所定の値を超える場合には、増幅率変更部２４は、スイッチ３５をオフにして増幅部６２を停止状態にするとともに、スイッチ４１をオンにして増幅部６３を動作状態にし、かつ、増幅部６２に流し込み電流を流し込まないよう流し込み電流源６５を制御する。【選択図】図１
2012060593.tif 000002
【特許請求の範囲】
【請求項１】
互いに異なる抵抗を有し、それぞれ抵抗に基づいて増幅率が互いに異なるように設定される複数の増幅部と、
前記複数の増幅部のうちの一つを選択的に動作状態にし、それ以外の増幅部を停止状態にすることによって増幅率を変更する増幅率変更部と、
前記複数の増幅部の互いに異なる抵抗に起因する電圧降下の差によって生じる前記複数の増幅部の動作時の出力バイアス電圧の差を減少させる電流を、前記増幅部に流し込む流し込み電流源と、
を有することを特徴とする増幅回路。
【請求項２】
所定の電流を生成する基準電流源を更に有し、
前記増幅部は、前記増幅部を動作状態にする電流を生成する増幅部電流源を更に有し、
前記流し込み電流源が前記増幅部に流し込む電流の値及び前記増幅部電流源が前記増幅部を動作状態にする電流の値を、前記基準電流源が生成した電流の値に基づいて規定する請求項１に記載の増幅回路。
【請求項３】
前記増幅率変更部は、前記増幅部の入力電圧又は出力電圧の波形の振幅に応じて、前記流し込み電流源が前記増幅部に流し込む電流の量を変更するように前記流し込み電流源を制御する請求項１又は２に記載の増幅回路。
【請求項４】
前記流し込み電流源が前記増幅部に電流を流し込めなくなるのを防止する防止回路を更に有する請求項１から３のうちのいずれか１項に記載の増幅回路。
【請求項５】
前記増幅部、増幅率変更部及び流し込み電流源を半導体基板上に集積した請求項１から４のうちのいずれか１項に記載の増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅率が互いに異なるように設定された複数の増幅部を有する増幅回路に関する。
【背景技術】
【０００２】
従来、増幅率が互いに異なるように設定された複数の増幅部と、複数の増幅部のうちの一つを選択的に動作状態にし、それ以外の増幅部を停止状態にすることによって増幅率を変更する増幅率変更部と、を有する増幅回路が提案されている（例えば、特許文献１）。このような増幅回路を、種々の電子モジュール製品、例えば、車両に搭載されるミリ波レーダで用いることができる。
【０００３】
図１０は、ミリ波レーダのブロック図である。図１０において、ミリ波レーダ１は、受信アンテナ２ａ，２ｂ，２ｃと、受信アンテナ２ａ，２ｂ，２ｃが接続された７６ＧＨｚ帯スイッチのようなスイッチ３と、受信回路４と、信号処理回路５と、送信回路６と、送信アンテナ７と、を有する。
【０００４】
受信回路４は、出力部がスイッチ３に接続された７６ＧＨｚ帯低雑音増幅器のような増幅器８と、一方の入力部が増幅器８の出力部に接続されたミキサ９と、を有する。信号処理回路５は、入力部がミキサ９の出力部に接続されたＡ／Ｄ変換器１０と、入力部がＡ／Ｄ変換器１０の出力部に接続され、車両制御用ＥＣＵ（図示せず）と信号のやり取りを行う物体検出部１１と、入力部が物体検出部１１の出力部に接続された三角波生成回路１２と、を有する。
【０００５】
送信回路６は、入力部が三角波生成回路１２の出力部に接続された１９ＧＨｚ帯発振器のような発振器１３と、入力部が発振器１３の出力部に接続された１９ＧＨｚ帯電力増幅器のような増幅器１４と、入力部が増幅器１４の出力部に接続された１９／３８ＧＨｚ周波数逓倍器のような周波数逓倍器１５と、入力部が周波数逓倍器１５に接続された３８ＧＨｚ帯電力増幅器のような増幅器１６と、入力部が増幅器１６の出力部に接続された３８／７６ＧＨｚ周波数逓倍器のような周波数逓倍器１７と、増幅器１６の出力部とミキサ９の他方の入力部とを結合する方向性結合器１８と、入力部が周波数逓倍器１７の出力部に接続され、出力部が送信アンテナ７に接続された７６ＧＨｚ電力増幅器のような増幅器１９と、を有する。
【０００６】
増幅器８の増幅率は、Ａ／Ｄ変換器１０によってＡ／Ｄ変換されたデジタル信号のレベルが小さくなるに従って、すなわち、物体検出部１１によって検出された物体と車両との間の距離が長くなるに従って増大する。
【０００７】
図１１は、従来の増幅回路の回路図である。図１１に示す増幅回路２１は、例えば、図１０に示す増幅器８に対応する構成要素であり、増幅率が互いに異なるように設定された増幅部２２，２３と、増幅部２２，２３のうちの一方を選択的に動作状態にし、他方を停止状態にすることによって増幅率を変更する増幅率変更部２４と、を有する。
【０００８】
増幅部２２は、差動増幅器として機能し、ＮＰＮ型トランジスタ２５のエミッタに接続され、抵抗２６と、抵抗２７と、ＮＰＮ型トランジスタ２８と、抵抗２９と、抵抗３０と、抵抗３１と、ＮＰＮ型トランジスタ３２と、抵抗３３と、増幅部電流源３４と、スイッチ３５と、から構成される。
【０００９】
抵抗２６の一端は、ＮＰＮ型トランジスタ２５のエミッタに接続され、抵抗２６の他端は、抵抗２７の一端に接続される。抵抗２７の他端は、ＮＰＮ型トランジスタ２８のコレクタに接続され、ＮＰＮ型トランジスタ２８のエミッタは、抵抗２９の一端に接続される。抵抗３０の一端は、ＮＰＮ型トランジスタ２５のエミッタ及び抵抗２６の一端に接続され、抵抗３０の他端は、抵抗３１の一端に接続される。抵抗３１の他端は、ＮＰＮ型トランジスタ３２のコレクタに接続され、ＮＰＮ型トランジスタ３２のエミッタは、抵抗３３の一端に接続される。抵抗３３の他端は、抵抗２９の他端に接続される。増幅部電流源３４の一端は、アースに接続される。スイッチ３５は、抵抗２９の他端と抵抗３３の他端との間の接続点Ａと増幅部電流源３４の他端との間の接続又は切り離しを行う。
【００１０】
増幅部２３は、差動増幅器として機能し、ＮＰＮ型トランジスタ２５のエミッタに接続され、抵抗２６と、ＮＰＮ型トランジスタ３６と、抵抗３７と、抵抗３０と、ＮＰＮ型トランジスタ３８と、抵抗３９と、増幅部電流源４０と、スイッチ４１と、から構成される。
【００１１】
ＮＰＮ型トランジスタ３６のコレクタは、抵抗２６と抵抗２７との間の接続点Ｂ１に接続され、ＮＰＮ型トランジスタ３６のエミッタは、抵抗３７の一端に接続される。ＮＰＮ型トランジスタ３８のコレクタは、抵抗３０と抵抗３１との間の接続点Ｃ１に接続され、ＮＰＮ型トランジスタ３８のエミッタは、抵抗３９の一端に接続される。増幅部電流源４０の一端は、アースに接続される。スイッチ４１は、抵抗３７の他端と抵抗３９の他端との間の接続点Ｄと増幅部電流源４０の他端との間の接続又は切り離しを行う。
【００１２】
ＮＰＮ型トランジスタ２５のコレクタは、導線４２に接続され、ＮＰＮ型トランジスタのベースは、電源４３の正電極に接続され、電源４３の負電極は、アースに接続される。ＮＰＮ型トランジスタ２８のベース及びＮＰＮ型トランジスタ３２のベースは、負入力端子４４が接続され、ＮＰＮ型トランジスタ３２のベース及びＮＰＮ型トランジスタ３８のベースは、正入力端子４５が接続される。負入力端子４４とＮＰＮ型トランジスタ２８のベースとの接続点は、抵抗４６の一端に接続され、正入力端子４５とＮＰＮ型トランジスタ３２のベースとの接続点は、抵抗４７の一端に接続される。抵抗４６の他端及び抵抗４７の他端は、電源４８の正電極に接続され、電源４８の負電極は、アースに接続される。抵抗２７の他端とＮＰＮ型トランジスタ２８のコレクタとの間の接続点Ｅ１は、正出力端子４９に接続され、抵抗３１の他端とＮＰＮ型トランジスタ３２のコレクタとの間の接続点Ｆ１は、負出力端子５０に接続される。接続点Ｂ１とＮＰＮ型トランジスタ３６のコレクタとの間の接続点Ｅ２は、接続点Ｅ１と正出力端子４９との間の接続点Ｅ３に接続され、接続点Ｃ１とＮＰＮ型トランジスタ３８のコレクタとの間の接続点Ｆ２は、接続点Ｆ１と負出力端子５０との間の接続点Ｆ３に接続される。
【００１３】
増幅率変更部２４は、例えば、図１０のＡ／Ｄ変換器１０によってＡ／Ｄ変換されたデジタル信号が入力される信号入力端子５１を有する。信号入力端子５１に入力されたデジタル信号のレベルが所定の値以下である場合には、増幅率変更部２４は、スイッチ３５をオンにして増幅部２２を動作状態にするとともに、スイッチ４１をオフにして増幅部２３を停止状態にする。それに対し、信号入力端子５１に入力されたデジタル信号のレベルが所定の値を超える場合には、増幅率変更部２４は、スイッチ３５をオフにして増幅部２２を停止状態にするとともに、スイッチ４１をオンにして増幅部２３を動作状態にする。
【００１４】
増幅部２２，２３の増幅率は、増幅部２２，２３に含まれる抵抗によって決定される。例えば、抵抗２６，３０の抵抗値をＲ１とし、抵抗２７，３１の抵抗値をＲ２とし、ＮＰＮ型トランジスタ２８，３２のオン抵抗をｒｅとし、抵抗２９，３３の抵抗をＲＥとした場合、増幅部２２，２３の増幅率はそれぞれ、（Ｒ１＋Ｒ２）／（ＲＥ＋ｒｅ）及びＲ１／（ＲＥ＋ｒｅ）となる。したがって、信号入力端子５１に入力されたデジタル信号のレベルが所定の値以下である場合には、増幅回路２１の増幅率は、（Ｒ１＋Ｒ２）／（ＲＥ＋ｒｅ）となり、それに対し、信号入力端子５１に入力されたデジタル信号のレベルが所定の値を超える場合には、増幅回路２１の増幅率は、Ｒ１／（ＲＥ＋ｒｅ）となる。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００１−７６６８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
図１１に示す増幅回路２１において、電源４３のバイアス電圧をＶbiasとし、ＮＰＮ型トランジスタ２５のベース−エミッタ間電圧をＶBEとし、増幅部電流源３４，４０で生成される電流の値をそれぞれＩｃとした場合、増幅部２２の動作時の出力バイアス電圧Ｖ１（増幅部２２の出力電圧の波形の中心）は、Ｖbias−ＶBE−（Ｒ１＋Ｒ２）＊Ｉｃ／２となり、増幅部２３の動作時の出力バイアス電圧Ｖ２（増幅部２３の出力電圧の波形の中心）は、Ｖbias−ＶBE−Ｒ１＊Ｉｃ／２となる。したがって、増幅回路２１が増幅率をＲ１／（ＲＥ＋ｒｅ）から（Ｒ１＋Ｒ２）／（ＲＥ＋ｒｅ）に変更した場合、図１２に示すように、増幅回路２１の出力電圧が、波形ａに対応する増幅部２３の出力電圧から波形ｂに対応する増幅部２２の出力電圧に切り替わるときに、ΔＶ＝Ｒ２＊Ｉｃ／２の出力バイアス電圧の差（増幅部２１，２２の互いに異なる抵抗による電圧降下の差）が生じる。すなわち、出力バイアス電圧の差ΔＶは、増幅部２２，２３の互いに異なる抵抗による電圧降下の差によって生じる。出力バイアス電圧の差ΔＶが大きい場合、後段回路の処理可能な電圧範囲Ｖを超える部分、すなわち、後段回路で処理できない部分Ｘが生じる可能性があり、この場合、処理が可能な電圧範囲が小さくなってしまう。
【００１７】
本発明の目的は、複数の増幅部の動作時の出力電圧の波形が後段回路の処理可能な電圧範囲内に収まることができる増幅回路を提供することである。
【課題を解決するための手段】
【００１８】
本発明による増幅回路は、互いに異なる抵抗を有し、それぞれ抵抗に基づいて増幅率が互いに異なるように設定される複数の増幅部と、前記複数の増幅部のうちの一つを選択的に動作状態にし、それ以外の増幅部を停止状態にすることによって増幅率を変更する増幅率変更部と、前記複数の増幅部の互いに異なる抵抗に起因する電圧降下の差によって生じる前記複数の増幅部の動作時の出力バイアス電圧の差を減少させる電流を、前記複数の増幅部に流し込む流し込み電流源と、を有することを特徴とする。
【発明の効果】
【００１９】
本発明によれば、複数の増幅部の互いに異なる抵抗に起因する電圧降下の差によって生じる複数の増幅部の動作時の出力バイアス電圧の差を減少させるために、増幅部に電流を流し込むので、複数の増幅部の動作時の出力電圧の波形を後段回路の処理可能な電圧範囲内に収めることができる。
【図面の簡単な説明】
【００２０】
【図１】本発明による増幅回路の第１の実施の形態の回路図である。
【図２】図１の増幅回路の出力電圧の波形を説明するための図である。
【図３】本発明による増幅回路の第２の実施の形態の回路図である。
【図４】本発明による増幅回路の第３の実施の形態の回路図である。
【図５】図４の増幅回路の出力電圧の波形を説明するための図である。
【図６】本発明による増幅回路の第４の実施の形態の回路図である。
【図７】本発明による増幅回路の第５の実施の形態の回路図である。
【図８】本発明による増幅回路の第６の実施の形態の回路図である。
【図９】本発明による増幅回路の第７の実施の形態の回路図である。
【図１０】ミリ波レーダのブロック図である。
【図１１】従来の増幅回路の回路図である。
【図１２】図１１の増幅回路の出力電圧の波形を説明するための図である。
【発明を実施するための形態】
【００２１】
以下、本発明による増幅回路の実施の形態を、図面を参照して詳細に説明する。なお、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された発明とその均等物に及ぶ。また、本発明の趣旨を逸脱しない範囲において種々の変更を付加した形態で実施することも可能である。
【００２２】
図１は、本発明による増幅回路の第１の実施の形態の回路図である。図１において、図１１と共通する部分に同一符号を付す。図１に示す増幅回路６１は、例えば、図１０に示す増幅器８に対応する構成要素であり、増幅率が互いに異なるように設定された増幅部６２，６３と、増幅部６２，６３のうちの一方を選択的に動作状態にし、他方を停止状態にすることによって増幅率を変更する増幅率変更部６４と、増幅部６２に電流を流し込む流し込み電流源６５と、を有する。
【００２３】
増幅部６２，６３は、差動増幅器として機能し、流し込み電流源６５に接続している点を除いて図１１に示す増幅部２２，２３と同一構成を有するので、これらの構成の説明を省略する。
【００２４】
増幅率変更部６４は、例えば、図１０のＡ／Ｄ変換器１０によってＡ／Ｄ変換されたデジタル信号が入力される信号入力端子６６を有する。信号入力端子６６に入力されたデジタル信号のレベルが所定の値以下である場合には、増幅率変更部６４は、スイッチ３５をオンにして増幅部６２を動作状態にするとともに、スイッチ４１をオフにして増幅部６３を停止状態にし、かつ、増幅部６２に流し込み電流を流し込むよう流し込み電流源６５を制御する。したがって、流し込み電流源６５は、増幅部６２のみに流し込み電流を流し込む。それに対し、信号入力端子６６に入力されたデジタル信号のレベルが所定の値を超える場合には、増幅率変更部２４は、スイッチ３５をオフにして増幅部６２を停止状態にするとともに、スイッチ４１をオンにして増幅部６３を動作状態にし、かつ、増幅部６２に流し込み電流を流し込まないよう流し込み電流源６５を制御する。したがって、流し込み電流源６５は、増幅部６２，６３のいずれにも流し込み電流を流さない。すなわち、増幅率変更部２４は、増幅部６２，６３の状態（動作状態又は停止状態）を一括又は単体のみで変更するとともに、流し込み電流源６５の動作（流し込み電流を流し込むか否か）を変更する。
【００２５】
流し込み電流源６５は、導線４２に接続されるとともに、抵抗２７の他端と接続点Ｅとの間の接続点Ｇ１及び接続点Ｆ１とＮＰＮ型トランジスタ３２のコレクタとの間の接続点Ｈ１に接続される。
【００２６】
図１に示す増幅回路６１において、流し込み電流源６５で生成される電流の値をＩｐとした場合、増幅部６２の動作時の出力バイアス電圧Ｖ１は、Ｖbias−ＶBE−（Ｒ１＋Ｒ２）＊（Ｉｃ／２−Ｉｐ）となり、増幅部６３の動作時の出力バイアス電圧Ｖ２’は、Ｖbias−ＶBE−Ｒ１＊Ｉｃ／２となる。したがって、増幅回路６１が増幅率をＲ１／（ＲＥ＋ｒｅ）から（Ｒ１＋Ｒ２）／（ＲＥ＋ｒｅ）に変更した場合の増幅回路６１の動作時の出力バイアス電圧の差、すなわち、増幅部６２，６３の互いに異なる抵抗による電圧降下の差によって生じる出力バイアス電圧Ｖ１と出力バイアス電圧Ｖ２’の差を、流し込み電流を増幅部６２に流し込まないとき（出力バイアス電圧Ｖ１と出力バイアス電圧Ｖ２との差）に比べて減少させることができるので、増幅部６２，６３の動作時の出力電圧の波形を後段回路の処理可能な電圧範囲内に収めるようにすることができる。
【００２７】
例えば、Ｉｐ＝Ｒ２＊Ｉｃ／２（Ｒ１＋Ｒ２）とした場合、図２に示すように、増幅回路６１が増幅率をＲ１／（ＲＥ＋ｒｅ）から（Ｒ１＋Ｒ２）／（ＲＥ＋ｒｅ）に変更して増幅回路６１の出力電圧が、波形ａに対応する増幅部６３の出力電圧から波形ｂ’に対応する増幅部６２の出力電圧に切り替わるときに、ΔＶ＝Ｒ２＊Ｉｃ／２の出力電圧の差が生じない。すなわち、出力バイアス電圧Ｖ２’を、出力バイアス電圧Ｖ１に等しくすることができる（回路の動作点を合わせることができる。）。したがって、後段回路の処理可能な電圧範囲Ｖを超える部分をなくすことができる。
【００２８】
また、本実施の形態では、増幅部６２，６３、増幅率変更部６４及び流し込み電流源６５を半導体基板６７上に集積している。これによって、増幅回路６１を小型かつ高性能で実現することができる。なお、半導体基板６７は、導線４２に電気的に接続するための外部端子６８，６９を更に有する。
【００２９】
図３は、本発明による増幅回路の第２の実施の形態の回路図である。図３において、図１及び図１１と共通する部分に同一符号を付す。図３に示す増幅回路７１は、例えば、図１０に示す増幅器８に対応する構成要素であり、増幅部６２，６３、増幅率変更部６４及び流し込み電流源６５の他に、所定の電流を生成する基準電流源７２を更に有する。
【００３０】
本実施の形態では、増幅部６２の増幅部電流源３４及びスイッチ３５は、ＮＰＮ型トランジスタ７３，７４，７５と、抵抗７６，７７，７８と、によって構成される。ＮＰＮ型トランジスタ７３，７４，７５のコレクタ及びベースはそれぞれ共通接続され、これらのコレクタの共通接続点Ｉは、接続点Ａに接続される。ＮＰＮ型トランジスタ７３，７４，７５のエミッタはそれぞれ、抵抗７６，７７，７８を介してアースに接続される。
【００３１】
増幅部６２は、差動増幅器として機能し、増幅部電流源３４及びスイッチ３５がＮＰＮ型トランジスタ７３，７４，７５及び抵抗７６，７７，７８によって構成される点を除いて図１に示す増幅部６２と同一構成を有するので、増幅部電流源３４及びスイッチ３５以外の構成の説明を省略する。増幅部６３は、差動増幅器として機能し、図１に示す増幅部６３と同一構成を有するので、その構成の説明を省略する。
【００３２】
本実施の形態では、引き込み電流源６５は、ＰＮＰ型トランジスタ７９，８０，８１，８２，８３，８４と、ＮＰＮ型トランジスタ８５，８６と、抵抗８７，８８，８９，９０，９１，９２，９３，９４と、を有する。
【００３３】
ＰＮＰ型トランジスタ７９，８０，８１，８２のエミッタはそれぞれ、抵抗８７，８８，８９，９０を介して導線４２に接続される。ＰＮＰ型トランジスタ７９，８０，８１，８２のベースは共通接続され、ＰＮＰ型トランジスタ７９，８０のコレクタは共通接続され、ＰＮＰ型トランジスタ８１，８２のコレクタは共通接続される。
【００３４】
ＰＮＰ型トランジスタ８３のエミッタは、抵抗９１の一端に接続され、抵抗９１の他端は、抵抗９２の一端に接続され、抵抗９２の他端は、ＰＮＰ型トランジスタ８４のエミッタに接続される。ＰＮＰ型トランジスタ８３，８４のコレクタはそれぞれ、接続点Ｇ，Ｈに接続される。ＰＮＰ型トランジスタ８３，８４のベースは共通接続され、これらのベースの接続点Ｊは、ＰＮＰ型トランジスタ７９のコレクタを共通接続する接続点Ｋに接続される。
【００３５】
ＮＰＮ型トランジスタ８５，８６のコレクタは共通接続され、これらのコレクタの接続点Ｌは、接続点Ｊに接続される。ＮＰＮ型トランジスタ８５，８６のエミッタはそれぞれ、抵抗９３，９４を介してアースに接続される。ＮＰＮ型トランジスタ８５，８６のベースは共通接続され、これらのベースは、ＮＰＮ型トランジスタ７３，７４，７５のベースにも共通接続される。
【００３６】
ＰＮＰ型トランジスタ８１，８２のコレクタを共通接続する接続点Ｍは、抵抗９１の他端と抵抗９２の一端の接続点Ｎに接続され、ＰＮＰ型トランジスタ７９，８０，８１，８２のベースを共通接続する接続点Ｏは、接続点Ｍと接続点Ｎの間に存在する接続点Ｐに接続される。したがって、電流流し込み回路６５において、ＮＰＮ型トランジスタ７９，８０，８１，８２は、カレントミラー回路を構成する。
【００３７】
基準電流源７２は、ＰＮＰ型トランジスタ９５，９６，９７，９８と、ＮＰＮ型トランジスタ９９，１００，１０１と、抵抗１０２，１０３，１０４，１０５，１０６，１０７，１０８と、を有する。
【００３８】
ＰＮＰ型トランジスタ９５，９６のエミッタはそれぞれ、抵抗１０３，１０４を介して導線４２に接続され、ＰＮＰ型トランジスタ９５，９６のベースは共通接続され、ＰＮＰ型トランジスタ９５のコレクタは、ＰＮＰ型トランジスタ９７のベースに接続され、ＰＮＰ型トランジスタ９６のコレクタは、抵抗１０６の一端に接続され、抵抗１０６の他端は、ＰＮＰ型トランジスタ９７のエミッタに接続される。
【００３９】
ＰＮＰ型トランジスタ９８のエミッタは、抵抗１０２の一端に接続され、抵抗１０２の他端は、導線４２に接続される。ＰＮＰ型トランジスタ９８のベースは、信号入力端子１０９に接続され、ＰＮＰ型トランジスタ９８のコレクタは、アースに接続される。
【００４０】
ＮＰＮ型トランジスタ９９のベースは、ＰＮＰ型トランジスタ９８のエミッタと抵抗１０２の一端との間の接続点Ｑに接続され、ＮＰＮ型トランジスタ９９のコレクタは、ＰＮＰ型トランジスタ９５のコレクタとＰＮＰ型トランジスタ９７のベースとの接続点Ｒに接続され、ＮＰＮ型トランジスタ９９のエミッタは、抵抗１０７を介してアースに接続される。
【００４１】
ＮＰＮ型トランジスタ１００のコレクタは、抵抗１０５を介して導線４２に接続され、ＮＰＮ型トランジスタ１００のベースは、ＰＮＰ型トランジスタ９７のコレクタに接続され、ＮＰＮ型トランジスタ１００のエミッタは、ＮＰＮ型トランジスタ１０１のベースに接続される。
【００４２】
ＮＰＮ型トランジスタ１０１のコレクタは、ＰＮＰ型トランジスタ９７のコレクタとＮＰＮ型トランジスタ１００のベースとの接続点Ｓに接続され、ＮＰＮ型トランジスタ１０１のエミッタは、抵抗１０８を介してアースに接続される。
【００４３】
ＰＮＰ型トランジスタ９５，９６のベースを共通接続する接続点Ｔは、ＰＮＰ型トランジスタ９６のコレクタと抵抗１０６の一端との間の接続点Ｕに接続される。したがって、ＮＰＮ型トランジスタ９５，９６は、カレントミラー回路を構成する。
【００４４】
ＮＰＮ型トランジスタ１００のエミッタとＮＰＮ型トランジスタ１０１のゲートとの接続点Ｖは、ＮＰＮ型トランジスタ７３，７４，７５，８５，８６のゲートに接続されている。したがって、ＮＰＮ型トランジスタ１０１，８５，８６は、カレントミラー回路を構成し、ＮＰＮ型トランジスタ１０１，７３，７４，７５は、別のカレントミラー回路を構成する。
【００４５】
信号入力端子１０９に駆動信号が入力されて基準電流源７２が駆動され、ＮＰＮ型トランジスタ１０１のコレクタ−エミッタ間にｉの大きさの電流が流れた場合、ＮＰＮ型トランジスタ８５，８６によって２ｉの大きさの電流が生成され、ＮＰＮ型トランジスタ７３，７４，７５によって３ｉの大きさの電流が生成され、ＰＮＰ型トランジスタ８３，８４はそれぞれ、ｉの大きさの電流を接続点Ｇ，Ｈに供給する。
【００４６】
増幅部６２を停止状態にする場合には、増幅率変更部６４は、ＮＰＮ型トランジスタ７３，７４，７５のベース電流を引き込み、増幅部６２を動作状態にする場合には、増幅率変更部６４は、このような引き込みを行わない。また、電流引き込み回路６５が増幅部６２に引き込み電流を供給しない場合には、増幅率変更部６４は、ＮＰＮ型トランジスタ８５，８６のベース電流を引き込み、電流引き込み回路６５が増幅部６２に引き込み電流を供給する場合には、増幅率変更部６４は、このような引き込みを行わない。すなわち、増幅率変更部６４は、増幅部６２，６３の状態（動作状態又は停止状態）を一括又は単体のみで変更するとともに、流し込み電流源６５の動作（流し込み電流を流し込むか否か）を変更する。
【００４７】
本実施の形態によれば、ｉの大きさの電流を生成する基準電流源７２を更に有し、流し込み電流源６５は、増幅部６２に流し込む電流の値を、基準電流源７２が生成した電流の値に基づいて規定し、増幅部電流源３５は、増幅部６２を動作状態にする電流の値を、基準電流源７２が生成した電流に基づいて規定している。すなわち、増幅部６２に流し込む電流の値及び増幅部６２を動作状態にする電流の値を共通の基準電流源７２が生成する電流の値に基づいて規定している。本実施の形態において、増幅部電流源３４と流し込み電流源６５のマッチング（同一電流源の使用、レイアウト上の素子構造、近接配置）を行うことによって、温度、電圧等のばらつきに関係なく増幅部６２の出力電圧の精度を高くすることができる。したがって、増幅部６２，６３の互いに異なる抵抗による電圧降下の差によって生じる増幅部６２，６３の動作時の出力バイアス電圧の差を減少させる制御を、温度、電圧等のばらつきに関係なく高い精度で行うことができる。
【００４８】
図４は、本発明による増幅回路の第３の実施の形態の回路図である。図４において、図１、図３及び図１１と共通する部分に同一符号を付す。図４に示す増幅回路１１１は、例えば、図１０に示す増幅器８に対応する構成要素であり、増幅部６２，６３と、増幅率変更部１１２と、流し込み電流源１１３と、を有する。増幅部６２，６３は、差動増幅器として機能し、図１に示す増幅部６２，６３と同一構成を有するので、これらの構成の説明を省略する。
【００４９】
本実施の形態によれば、増幅率変更部１１２は、増幅部６２による増幅を行う場合に増幅部６２の出力電圧を検出する。図５Ａにおいて波形ｃで示すように出力電圧の振幅波形が後段回路の処理可能な電圧範囲Ｖを超えない場合には、増幅率変更部１１２は、電流流し込み回路１１３による増幅部６２への電流の流し込みを行わない。それに対し、図５Ｂにおいて波形ｃ’で示すように出力電圧の振幅波形が後段回路の処理可能な電圧範囲Ｖを超える場合には、増幅率変更部１１２は、電流流し込み回路１１３による増幅部６２への電流の流し込みを行い、図５Ｂにおいて波形ｃで示すように出力電圧の振幅波形が後段回路の処理可能な電圧範囲Ｖを超えないように制御する。すなわち、増幅率変更部１１２は、増幅部６２，６３の状態（動作状態又は停止状態）を一括又は単体のみで変更するとともに、流し込み電流源１１３の動作（流し込み電流を流し込むか否か）を変更する。
【００５０】
したがって、出力電圧の振幅波形が後段回路の処理可能な電圧範囲Ｖを超える場合のみ電流の流し込みを行うので、増幅回路１１１の消費電力を低減しながら増幅部６２，６３の出力電圧の波形を後段回路の処理可能な電圧範囲内に収めるようにすることができる。また、増幅回路１１１の出力電圧の振幅波形に基づいて電流の流し込みを行うか否かを判断しているので、増幅部６２，６３の互いに異なる抵抗による電圧降下の差によって生じる増幅部６２，６３の動作時の出力バイアス電圧の差を減少させる制御を、高い精度で行うことができる。
【００５１】
図６は、本発明による増幅回路の第４の実施の形態の回路図である。図６において、図１、図３、図４及び図１１と共通する部分に同一符号を付す。図６に示す増幅回路１２１は、例えば、図１０に示す増幅器８に対応する構成要素であり、増幅部６２，６３と、増幅率変更部１２２と、流し込み電流源１２３と、を有する。増幅部６２，６３は、差動増幅器として機能し、図１、図３及び図４に示す増幅部６２，６３と同一構成を有するので、これらの構成の説明を省略する。
【００５２】
本実施の形態によれば、増幅率変更部１２２は、増幅部６２による増幅を行う場合に増幅部６２への入力電圧を検出する。入力電圧の振幅波形が後段回路の処理可能な電圧範囲を超えない場合には、増幅率変更部１２２は、電流流し込み回路１２３による増幅部６２への電流の流し込みを行わない。それに対し、入力電圧の振幅波形が後段回路の処理可能な電圧範囲を超える場合には、増幅率変更部１２２は、電流流し込み回路１２３による増幅部６２への電流の流し込みを行い、出力電圧の振幅波形が後段回路の処理可能な電圧範囲を超えないように制御する。すなわち、増幅率変更部１２２は、増幅部６２，６３の状態（動作状態又は停止状態）を一括又は単体のみで変更するとともに、流し込み電流源１２３の動作（流し込み電流を流し込むか否か）を変更する。
【００５３】
したがって、入力電圧の振幅波形が後段回路の処理可能な電圧範囲を超える場合のみ電流の流し込みを行うので、増幅回路１２１の消費電力を低減しながら増幅部６２，６３の出力電圧の波形を後段回路の処理可能な電圧範囲内に収めるようにすることができる。また、増幅回路１２１の入力電圧の振幅波形に基づいて電流の流し込みを行うか否かを判断する場合には増幅回路１２１の出力側に構成要素を追加する必要がないので、増幅器１２１を用いてミリ波レーダのような装置を組み立てる際の設計の自由度が増大する。
【００５４】
図７は、本発明による増幅回路の第５の実施の形態の回路図である。図７において、図１、図３、図４、図６及び図１１と共通する部分に同一符号を付す。図７に示す増幅回路１３１は、例えば、図１０に示す増幅器８に対応する構成要素であり、増幅部１３２，１３３，１３４と、増幅率変更部１３５と、流し込み電流源１３６と、を有する。
【００５５】
増幅部１３２は、差動増幅器として機能し、ＮＰＮ型トランジスタ２５のエミッタに接続され、抵抗２６と、抵抗２７と、抵抗１３７と、ＮＰＮ型トランジスタ１３８と、抵抗１３９と、抵抗３０と、抵抗３１と、抵抗１４０と、ＮＰＮ型トランジスタ１４１と、抵抗１４２と、増幅部電流源１４３と、スイッチ１４４と、から構成される。
【００５６】
抵抗１３７の一端は、抵抗２７の他端に接続され、抵抗１３７の他端は、ＮＰＮ型トランジスタ１３８のコレクタに接続され、ＮＰＮ型トランジスタ１３８のエミッタは、抵抗１３９の一端に接続される。抵抗１４０の一端は、抵抗３１の他端に接続され、抵抗１４０の他端は、ＮＰＮ型トランジスタ１４１のコレクタに接続され、ＮＰＮ型トランジスタ１４１のエミッタは、抵抗１４２の一端に接続される。抵抗１４２の他端は、抵抗１３９の他端に接続される。増幅部電流源１４４の一端は、アースに接続される。スイッチ１４３は、抵抗１３９の他端と抵抗１４０の他端との間の接続点Ｗと増幅部電流源１４４の他端との間の接続又は切り離しを行う。
【００５７】
抵抗２７の他端と抵抗１３７の一端との間の接続点Ｂ２は、ＮＰＮ型トランジスタ２８のコレクタに接続され、抵抗３１の他端と抵抗１４０の一端との間の接続点Ｃ２は、ＮＰＮ型トランジスタ３２のコレクタに接続される。抵抗２７の他端とＮＰＮ型トランジスタ２８のコレクタとの間の接続点Ｅ４は、正出力端子４９に接続され、抵抗３１の他端とＮＰＮ型トランジスタ３２のコレクタとの間の接続点Ｆ４は、負出力端子５０に接続される。
【００５８】
増幅部１３３は、差動増幅器として機能し、接続点Ｅ１と負出力端子４９との間の接続点Ｅ５及び接続点Ｆ１と正出力端子５０との間の接続点Ｆ５を有する点を除いて図１１に示す増幅部２２と同一構成を有するので、その構成の説明を省略する。増幅部１３４は、差動増幅器として機能し、図１，３，４及び６に示す増幅部６３並びに図１１に示す増幅部２３と同一構成を有するので、その構成の説明を省略する。
【００５９】
増幅率変更部１３５は、例えば、図１０のＡ／Ｄ変換器１０によってＡ／Ｄ変換されたデジタル信号が入力される信号入力端子６６を有する。信号入力端子６６に入力されたデジタル信号のレベルが第１の値以下である場合には、増幅率変更部１３５は、スイッチ１４３をオンにして増幅部１３２を動作状態にするとともに、スイッチ３５，４１をオフにして増幅部１３３，１３４を停止状態にし、かつ、増幅部１３２に流し込み電流を流し込むよう流し込み電流源１３６を制御する。したがって、信号入力端子６６に入力されたデジタル信号のレベルが第１の値以下である場合には、流し込み電流源１３６は、増幅部１３２のみに流し込み電流を流し込む。すなわち、増幅率変更部１３５は、増幅部１３２，１３３，１３４の状態（動作状態又は停止状態）を一括又は単体のみで変更するとともに、流し込み電流源１３６の動作（流し込み電流を流し込むか否か）を変更する。
【００６０】
信号入力端子６６に入力されたデジタル信号のレベルが第１の値を超え、かつ、第１の値より大きい第２の値以下である場合には、増幅率変更部１３５は、スイッチ１４３をオフにして増幅部１３２を停止状態にし、スイッチ３５をオンにして増幅部１３３を動作状態にし、スイッチ４１をオフのままにして増幅部１３４を停止状態にし、かつ、増幅部１３２に流し込み電流を流し込まないよう流し込み電流源１３６を制御する。
【００６１】
信号入力端子６６に入力されたデジタル信号のレベルが第２の値を超えた場合には、増幅率変更部１３５は、スイッチ１４３をオフのままして増幅部１３２を停止状態にし、スイッチ３５をオフにして増幅部１３３を停止状態にし、スイッチ４１をオンにして増幅部１３４を動作状態にし、かつ、増幅部１３２に流し込み電流を流し込まないよう流し込み電流源１３６を制御する。したがって、信号入力端子６６に入力されたデジタル信号のレベルが第１の値を超える場合には、流し込み電流源１３６は、増幅部１３２，１３３，１３４のいずれにも流し込み電流を流さない。
【００６２】
流し込み電流源１３６は、導線４２に接続されるとともに、抵抗１３７の他端と接続点Ｅ４との間の接続点Ｇ２及び接続点Ｆ４とＮＰＮ型トランジスタ１４１のコレクタとの間の接続点Ｈ２に接続される。
【００６３】
本実施の形態によれば、増幅回路１３１が増幅率を３段階で変更した場合の増幅回路１３１の出力電圧の電圧降下を、流し込み電流を増幅部１３２に流し込まないときに比べて小さくすることができるので、増幅部１３２，１３３，１３４の出力電圧の波形を後段回路の処理可能な電圧範囲内に収めるようにすることができる。また、増幅回路１３１が増幅率を３段階で変更しているので、増幅率を２段階で変更した場合に比べて増幅率の選択の幅を広げることができる。
【００６４】
図８は、本発明による増幅回路の第６の実施の形態の回路図である。図８において、図１、図３、図４、図６、図７及び図１１と共通する部分に同一符号を付す。図８に示す増幅回路１４１は、例えば、図１０に示す増幅器８に対応する構成要素であり、増幅部１５２，１３３，１３４と、増幅率変更部１５３と、流し込み電流源１３６，１５４と、を有する。
【００６５】
増幅部１５２は、差動増幅器として機能し、電流流し込み回路１５４に接続する点を除いて図７に示す増幅部１３２と同一構成を有するので、その構成の説明を省略する。増幅部１３３，１３４は、差動増幅器として機能し、図７に示す増幅部１３３，１３４と同一構成を有するので、その構成の説明を省略する。
【００６６】
増幅率変更部１５３は、例えば、図１０のＡ／Ｄ変換器１０によってＡ／Ｄ変換されたデジタル信号が入力される信号入力端子６６を有する。信号入力端子６６に入力されたデジタル信号のレベルが第１の値以下である場合には、増幅率変更部１５３は、スイッチ１４３をオンにして増幅部１４２を動作状態にするとともに、スイッチ３５，４１をオフにして増幅部１３３，１３４を停止状態にし、かつ、増幅部１５２に流し込み電流を流し込むよう流し込み電流源１３６を制御する。したがって、信号入力端子６６に入力されたデジタル信号のレベルが第１の値以下である場合には、流し込み電流源１３６は、増幅部１４２のみに流し込み電流を流し込み、流し込み電流源１４４は、増幅部１４２，１３３，１３４のいずれにも流し込み電流を流さない。すなわち、増幅率変更部１５３は、増幅部１５２，１３３，１３４の状態（動作状態又は停止状態）を一括又は単体のみで変更するとともに、流し込み電流源１５４の動作（流し込み電流を流し込むか否か）を変更する。
【００６７】
信号入力端子６６に入力されたデジタル信号のレベルが第１の値を超え、かつ、第１の値より大きい第２の値以下である場合には、増幅率変更部１５３は、スイッチ１４３をオフにして増幅部１３２を停止状態にし、スイッチ３５をオンにして増幅部１３３を動作状態にし、スイッチ４１をオフのままにして増幅部１３４を停止状態にし、かつ、増幅部１３３に流し込み電流を流し込むよう流し込み電流源１５４を制御する。したがって、信号入力端子６６に入力されたデジタル信号のレベルが第１の値を超え、かつ、第１の値より大きい第２の値以下である場合には、流し込み電流源１３６は、増幅部１４２，１３３，１３４のいずれにも流し込み電流を流さず、流し込み電流源１４４は、増幅部１３３のみに流し込み電流を流し込む。
【００６８】
信号入力端子６６に入力されたデジタル信号のレベルが第２の値を超えた場合には、増幅率変更部１５３は、スイッチ１４３をオフのままして増幅部１３２を停止状態にし、スイッチ３５をオフにして増幅部１３３を停止状態にし、スイッチ４１をオンにして増幅部１３４を動作状態にし、かつ、増幅部１３２に流し込み電流を流し込まないよう流し込み電流源１３６を制御する。したがって、信号入力端子６６に入力されたデジタル信号のレベルが第１の値を超える場合には、流し込み電流源１３６，１５４は、増幅部１３２，１３３，１３４のいずれにも流し込み電流を流さない。
【００６９】
流し込み電流源１５４は、導線４２に接続されるとともに、抵抗２７の他端と接続点Ｂ２との間の接続点Ｇ２及び接続点Ｆ４とＮＰＮ型トランジスタ１４１のコレクタとの間の接続点Ｈ２に接続される。本実施の形態では、流し込み電流源１３６が流す電流の値を、流し込み電流源１５４が流す電流の値より大きくするが、流し込み電流源１３６が流す電流の値を、流し込み電流源１５４が流す電流の値と同一にしてもよい。
【００７０】
本実施の形態によれば、増幅回路１５１が増幅率を３段階で変更した場合の増幅回路１５１の出力電圧の電圧降下を、流し込み電流を増幅部１５２，１３３に流し込まないときに比べて小さくすることができるので、増幅部１５２，１３３，１３４の出力電圧の波形を後段回路の処理可能な電圧範囲内に収めるようにすることができる。また、増幅回路１５１が増幅率を３段階で変更しているので、増幅率を２段階で変更した場合に比べて増幅率の選択の幅を広げることができる。
【００７１】
図９は、本発明による増幅回路の第７の実施の形態の回路図である。図９において、図１、図３、図４、図６、図７、図８及び図１１と共通する部分に同一符号を付す。図９に示す増幅回路１６１は、例えば、図１０に示す増幅器８に対応する構成要素であり、増幅部６２，６３と、増幅率変更部６４と、流し込み電流源６５と、基準電流源７２と、流し込み電流源６５が増幅部６２に電流を流し込めなくなるのを防止するカレントホギング防止回路１６２と、を有する。
【００７２】
増幅回路１６１は、カレントホギング防止回路１６２を有する点を除いて図３の増幅回路７１と同一構成を有するので、カレントホギング防止回路１６２以外の構成の説明を省略する。カレントホギング防止回路１６２は、ＮＰＮ型トランジスタ１６３と、ダイオード１６４，１６５と、電源１６６と、を有する。
【００７３】
ＮＰＮ型トランジスタ１６３のコレクタは、導線４２に接続される。ダイオード１６４，１６５のカソードは共通接続され、これらのカソードを共通接続する接続点Ｘは、ＮＰＮ型トランジスタ１６３のエミッタに接続される。ダイオード１６４のアノードは、抵抗２７の他端と接続点Ｇとの間の接続点Ｙに接続され、ダイオード１６５のアノードは、抵抗３１の他端と接続点Ｆ１との間の接続点Ｚに接続される。ＮＰＮ型トランジスタ１６３のベースは、電源１６６の正電極に接続され、電源１６６の負電極は、アースに接続される。
【００７４】
増幅回路１６１において、増幅部電流源３４が生成する電流は、流し込み電流源６３が生成する電流より先に増幅部６２に流れる。増幅部電流源３４が生成する電流が抵抗２６，２７又は抵抗３０，３１を流れることによって生じる電圧降下がＮＰＮ型ダイオード２５のコレクタ−エミッタ電圧より大きくなると、カレントホギング防止回路１６２がない場合には、ＮＰＮ型トランジスタ７３，７４，７５のコレクタ−エミッタ間電圧がなくなるためにＮＰＮ型トランジスタ７３，７４，７５のベース電流が増大する。すなわち、ＮＰＮ型トランジスタ７３，７４，７５に電流が集中するカレントホギングが生じる。このようなカレントホギングが生じると、ＮＰＮ型トランジスタ８５，８６のベース電流がなくなり、流し込み電流源６３が増幅部６２に電流を流し込めなくなる。
【００７５】
本実施の形態によれば、ＮＰＮ型トランジスタ１６３のコレクタ−エミッタ間の電圧をＶCE’とし、ダイオード１６４，１６５による電圧降下をＶDとした場合、接続点Ｙ，Ｚの電圧はそれぞれＶCE’−ＶDにクランプされ、ＮＰＮ型トランジスタ７３，７４，７５に電流が集中するカレントホギングが生じなくなる。したがって、流し込み電流源６３は、増幅部６２に電流を流し込むことができるようになる。
【００７６】
本発明による増幅回路の構成は、上記第１乃至第７の実施の形態の増幅回路の構成に限定されるものではない。例えば、上記第１乃至第７の実施の形態において、本発明による増幅回路をミリ波レーダに用いる場合について説明したが、本発明による増幅装置を、ミリ波レーダ以外の装置に用いることもできる。
【００７７】
また、上記第１乃至第７の実施の形態において、２又は３個の増幅部を有する増幅回路について説明したが、本発明による増幅回路は、４個以上の増幅部を有することもできる。また、上記第１乃至第７の実施の形態において、１又は２個の流し込み電流源を有する増幅回路について説明したが、本発明による増幅回路は、増幅部の個数より少ない個数の流し込み電流源を有することもできる。
【００７８】
さらに、上記第１乃至第７の実施の形態において、信号レベルに応じて増幅率を決定する場合について説明したが、信号レベル以外の基準に基づいて増幅レベルを決定することもできる。
【符号の説明】
【００７９】
１    ミリ波レーダ
２ａ，２ｂ，２ｃ    受信アンテナ
３    スイッチ
４    受信回路
５    信号処理回路
６    送信回路
７    送信アンテナ
８，１４，１６，１９    増幅器
９    ミキサ
１０    Ａ／Ｄ変換器
１１    物体検出部
１２    三角波生成回路
１３    発振器
１５，１７    周波数逓倍器
１８    方向性結合器
２１，６１，７１，１１１，１２１，１３１，１５１，１６１    増幅回路
２２，２３，６２，６３，１３２，１３３，１３４，１５２    増幅部
２４，６４，１１２，１２２，１３５，１５３    増幅率変更部
２５，２８，３２，３６，３８，７３，７４，７５，７９，８０，８１，８２，８３，８４，９９，１００，１０１，１３８，１４１，１６３    ＮＰＮ型トランジスタ
２６，２７，２９，３０，３１，３３，３７，３９，４６，４７，７６，７７，７８，８７，８８，８９，９０，９１，９２，９３，９４，１０２，１０３，１０４，１０５，１０６，１０７，１０８，１３７，１３９，１４０，１４２    抵抗
３４，４０，１５４    増幅部電流源
３５，４１，６６，６７，１４３    スイッチ
４２    導線
４３，４８，１６６    電源
４４    負入力端子
４５    正入力端子
４９    正出力端子
５０    負出力端子
５１，６６，１０９    信号入力端子
６５，１１３，１２３，１３６，１４４，１４５    流し込み電流源
６７    半導体基板
６８，６９    外部端子
７２    基準電流源
８５，８６，９５，９６，９７，９８    ＰＮＰ型トランジスタ
１６２    カレントホギング防止回路
１６４，１６５    ダイオード
Ａ，Ｂ１，Ｂ２，Ｃ１，Ｃ２，Ｄ，Ｅ１，Ｅ２，Ｅ３，Ｅ４，Ｅ５，Ｆ１，Ｆ２，Ｆ３，Ｆ４，Ｆ５，Ｇ１，Ｇ２，Ｈ１，Ｈ２，Ｉ，Ｊ，Ｋ，Ｌ，Ｍ，Ｎ，Ｏ，Ｐ，Ｑ，Ｒ，Ｓ，Ｔ，Ｕ，Ｖ，Ｗ，Ｘ，Ｙ    接続点
【図１】
2012060593.tif 000003
【図２】
2012060593.tif 000004
【図３】
2012060593.tif 000005
【図４】
2012060593.tif 000006
【図５】
2012060593.tif 000007
【図６】
2012060593.tif 000008
【図７】
2012060593.tif 000009
【図８】
2012060593.tif 000010
【図９】
2012060593.tif 000011
【図１０】
2012060593.tif 000012
【図１１】
2012060593.tif 000013
【図１２】
2012060593.tif 000014