(57)【要約】【課題】歪チャネルを有するMOS トランジスタを製造するための比較的簡単な方法を提供する。【解決手段】歪チャネルを有するMOS トランジスタ(M) を製造する方法は、(a) 半導体基板(10)の表面に、ソース領域及びドレイン領域とMOS トランジスタを囲む絶縁領域(22)に部分的に延びる絶縁された犠牲ゲートとを備えたMOS トランジスタを形成するステップと、(b) 犠牲ゲートの上面と略同一の高さの上面を有する絶縁層を形成するステップと、(c) 犠牲ゲートを除去するステップと、(d) 露出した絶縁領域(22)の少なくとも上部分をエッチングしてトレンチを形成するステップと、(e) 半導体基板(10)を歪ませることが可能な材料(24)をトレンチに充填するステップと、(f) 犠牲ゲートの除去によって空いた空間にMOS トランジスタの絶縁ゲート(12)を形成するステップとを有する。【選択図】図１Ａ
2012060136.tif 000002
【特許請求の範囲】
【請求項１】
歪チャネルを有するMOS トランジスタを製造する方法であって、
(a) 半導体基板の表面に、ソース領域及びドレイン領域と、MOS トランジスタを囲む絶縁領域に部分的に延びる絶縁された犠牲ゲートとを備えた該MOS トランジスタを形成するステップと、
(b) 前記犠牲ゲートの上面と略同一の高さの上面を有する絶縁層を形成するステップと、
(c) 前記犠牲ゲートを除去するステップと、
(d) 露出した絶縁領域の少なくとも上部分をエッチングしてトレンチを形成するステップと、
(e) 前記半導体基板を歪ませることが可能な材料を前記トレンチに充填するステップと、
(f) 前記犠牲ゲートの除去によって空いた空間に、MOS トランジスタの絶縁ゲートを形成するステップと
を有することを特徴とする方法。
【請求項２】
前記ステップ(e) は、前記半導体基板を歪ませることが可能な材料を構造体全体に蒸着し、その後、前記トレンチの外側の余分な材料をエッチングすることにより行われることを特徴とする請求項１に記載の方法。
【請求項３】
前記トレンチは、前記半導体基板又はシリコンオンインシュレータ構造の支持体に延びており、前記ステップ(e) は、前記半導体基板を歪ませることが可能な材料を前記トレンチの底部から配向成長させることにより行なわれることを特徴とする請求項１に記載の方法。
【請求項４】
前記半導体基板は、固体基板であることを特徴とする請求項１に記載の方法。
【請求項５】
前記半導体基板は、シリコンオンインシュレータタイプの基板であることを特徴とする請求項１に記載の方法。
【請求項６】
前記半導体基板を歪ませることが可能な材料は、窒化珪素、シリコンゲルマニウム、又はアニール後にリフローを行なうことが可能な構造を有する材料であることを特徴とする請求項１に記載の方法。
【請求項７】
前記ステップ(f) の前又は後に、前記絶縁層を除去するステップが行われることを特徴とする請求項１に記載の方法。
【請求項８】
請求項１の方法によって形成された少なくとも１つのMOS トランジスタを備えた集積回路。 
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、歪チャネルを有するMOS トランジスタを製造する方法に関する。
【背景技術】
【０００２】
一体型MOS トランジスタは、半導体基板の表面に形成されている。前記一体型MOS トランジスタは、半導体基板の表面に形成された絶縁ゲートと、絶縁ゲートの両側で半導体基板内に形成されたソース領域及びドレイン領域とを備えている。
【０００３】
半導体基板では、N チャネルトランジスタ又はP チャネルトランジスタに含まれるキャリアが同一の速度で移動しない。キャリアの移動度を改善するために、使用されるキャリアのタイプに応じて異なるチャネル領域を形成することが知られている。特に、P チャネルMOS トランジスタのキャリアの移動度は、チャネルがシリコンではなくシリコンゲルマニウムから形成されているときにより大きいことが知られている。N チャネルMOS トランジスタでは、シリコン基板がより適している。従って、同一の構造体に、P チャネルMOS トランジスタのためのシリコンゲルマニウムのチャネル領域と、N チャネルMOS トランジスタのためのシリコンのチャネル領域とを形成することが可能である。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】デハール（Dhar）等著，「歪Si素子のための電子移動度モデル（Electron Mobility Model for Strained-Si Devices）」，ティーイーディー５２（TED 52），2005年
【発明の概要】
【発明が解決しようとする課題】
【０００５】
更に、同一の基板において、一部のキャリアの移動度が、関連したトランジスタのチャネルに歪みを局所的に加えることにより改善され得ることが知られている。これは、特には刊行物であるデハール（Dhar）等著，「歪Si素子のための電子移動度モデル（Electron Mobility Model forStrained-Si Devices）」，ティーイーディー５２（TED 52），2005年に述べられている。
【０００６】
所与のトランジスタのチャネルに局所歪みを加えるための多くの方法が提供されている。特に、ソース領域及びドレイン領域を形成する材料を調整するか又は交換する方法が提供されており、それにより、調整又は交換された材料がトランジスタのチャネルの長さに沿って歪みを加える。
【０００７】
しかしながら、公知の方法は一般的に、従来のMOS トランジスタを製造する方法に対してかなりの数の追加の製造ステップを必要とするため、比較的複雑である。
【０００８】
本発明の一目的は、公知の方法に対してほんの少しの追加の製造ステップしか有していない、歪チャネルを有するMOS トランジスタを製造するための比較的簡単な方法を提供することである。
【０００９】
本発明の別の目的は、複数種のMOS トランジスタのゲートを異なる材料を用いて同一の基板の表面に製造する方法に適合する方法を提供することである。
【課題を解決するための手段】
【００１０】
本発明は、歪チャネルを有するMOS トランジスタを製造する方法であって、(a) 半導体基板の表面に、ソース領域及びドレイン領域と、MOS トランジスタを囲む絶縁領域に部分的に延びる絶縁された犠牲ゲートとを備えた該MOS トランジスタを形成するステップと、(b) 前記犠牲ゲートの上面と略同一の高さの上面を有する絶縁層を形成するステップと、(c) 前記犠牲ゲートを除去するステップと、(d) 露出した絶縁領域の少なくとも上部分をエッチングしてトレンチを形成するステップと、(e) 前記半導体基板を歪ませることが可能な材料を前記トレンチに充填するステップと、(f) 前記犠牲ゲートの除去によって空いた空間に、MOS トランジスタの絶縁ゲートを形成するステップとを有することを特徴とする方法を提供する。
【００１１】
本発明によれば、前記ステップ(e) は、前記半導体基板を歪ませることが可能な材料を構造体全体に蒸着し、その後、前記トレンチの外側の余分な材料をエッチングすることにより行われる。
【００１２】
本発明によれば、前記トレンチは、前記半導体基板又はシリコンオンインシュレータ構造の支持体に延びており、前記ステップ(e) は、前記半導体基板を歪ませることが可能な材料を前記トレンチの底部から配向成長させることにより行なわれる。
【００１３】
本発明によれば、前記半導体基板は、固体基板である。
【００１４】
本発明によれば、前記半導体基板は、シリコンオンインシュレータタイプの基板である。
【００１５】
本発明によれば、前記半導体基板を歪ませることが可能な材料は、窒化珪素、シリコンゲルマニウム、又はアニール後にリフローを行なうことが可能な構造を有する材料である。
【００１６】
本発明によれば、前記ステップ(f) の前又は後に、前記絶縁層を除去するステップが行われる。
【００１７】
本発明は、上記の方法によって形成された少なくとも１つのMOS トランジスタを備えた集積回路を提供する。
【００１８】
本発明の前述及び他の目的、特徴及び利点を、添付図面を参照して本発明を限定するものではない具体的な実施形態について以下に詳細に説明する。
【図面の簡単な説明】
【００１９】
【図１Ａ】本実施形態に係る方法により製造されたMOS トランジスタを示す幅方向断面図である。
【図１Ｂ】本実施形態に係る方法により製造されたMOS トランジスタを示す長手方向断面図である。
【図１Ｃ】本実施形態に係る方法により製造されたMOS トランジスタを示す平面略図である。
【図２Ａ】本実施形態に係る方法のステップにより得られたトランジスタを示す幅方向断面図である。
【図２Ｂ】本実施形態に係る方法のステップにより得られたトランジスタを示す長手方向断面図である。
【図３Ａ】本実施形態に係る方法のステップにより得られたトランジスタを示す幅方向断面図である。
【図３Ｂ】本実施形態に係る方法のステップにより得られたトランジスタを示す長手方向断面図である。
【図４Ａ】本実施形態に係る方法のステップにより得られたトランジスタを示す幅方向断面図である。
【図４Ｂ】本実施形態に係る方法のステップにより得られたトランジスタを示す長手方向断面図である。
【図５Ａ】本実施形態に係る方法のステップにより得られたトランジスタを示す幅方向断面図である。
【図５Ｂ】本実施形態に係る方法のステップにより得られたトランジスタを示す長手方向断面図である。
【図６Ａ】本実施形態に係る方法のステップにより得られたトランジスタを示す幅方向断面図である。
【図６Ｂ】本実施形態に係る方法のステップにより得られたトランジスタを示す長手方向断面図である。
【図７Ａ】本実施形態に係る方法のステップにより得られたトランジスタを示す幅方向断面図である。
【図７Ｂ】本実施形態に係る方法のステップにより得られたトランジスタを示す長手方向断面図である。
【図８Ａ】本実施形態に係る方法の変形例により製造されたMOS トランジスタを示す幅方向断面図である。
【図８Ｂ】本実施形態に係る方法の変形例により製造されたMOS トランジスタを示す長手方向断面図である。
【発明を実施するための形態】
【００２０】
明瞭化のために、同一の要素は異なる図面において同一の参照番号で示されてあり、更に、集積回路の図示ではよく見られるように、様々な図面は正しい縮尺で示されていない。
【００２１】
以下に述べられる図面では、単一のMOS トランジスタが基板の表面に示されている。尚、従来通りに、多くのMOS トランジスタが、例えば他の電子部品と関連付けられて同一の基板の表面に形成されている。
【００２２】
更に、以下の説明では、隣接した半導体基板に歪みを加える材料について述べられるとき、対象の歪みは、所望の適用及び所望のキャリア移動度に応じて引張歪み又は圧縮歪みであってもよい。
【００２３】
図1A及び1Bは、本実施形態に係る方法によって得られたMOS トランジスタM を半導体基板の表面に対する２つの垂直方向で夫々示す断面図であり、図1Cは、前記MOS トランジスタM を示す平面略図である。図1Cの平面図は、簡略化されており、トランジスタの絶縁ゲートを示していない。従来通りに、ソース領域とドレイン領域との間のチャネル距離がトランジスタの長さ（チャネル長、図1CにおけるL ）と呼ばれており、基板の表面における長さに垂直な方向の寸法がトランジスタの幅（図1Cにおけるl ）と呼ばれている。尚、図面では、示されたトランジスタの長さが幅より短い。逆の構成も可能である。
【００２４】
トランジスタM は半導体基板10の表面に形成されている。より具体的には、トランジスタM は、半導体基板10の表面に形成された絶縁領域22に囲まれた半導体基板10の一部から形成された活性領域A に形成されている。一例として、絶縁領域22は、「STI 」（シャロウトレンチアイソレーション）タイプの領域であってもよい。トランジスタM は、絶縁ゲート12を活性領域A の表面に備えており、絶縁ゲート12は、例えばドープされたポリシリコンである導電性材料から形成された上部導電層16で覆われた下部絶縁層14を有している。
【００２５】
スペーサ18が、絶縁ゲート12の全周に形成されている。ソース領域20及びドレイン領域20が、絶縁ゲート12のトランジスタM の長手方向の両側で半導体基板10の表面側の半導体基板10内に形成されている。絶縁領域22は、示された例ではソース領域20及びドレイン領域20に接している。
【００２６】
絶縁ゲート12のトランジスタM の幅方向の両側に（図1A）、同一の基板の表面に形成された異なるMOS トランジスタを互いに絶縁させ得る絶縁領域22が延びている。トランジスタM の絶縁ゲート12の下には、隣接した半導体基板を歪ませることが可能な材料から形成された領域24が形成されており、絶縁領域22に接している。特に領域24は、トランジスタM のチャネルのレベルで、トランジスタM の絶縁ゲート12の下に形成された半導体基板10の領域に歪みを加えることが可能である。
【００２７】
示された例では、隣接した半導体基板を歪ませることが可能な材料から形成された領域24は、絶縁領域22の底部まで延びていない。尚、領域24は絶縁領域22の底部まで延びてもよい。
【００２８】
以下に述べられる方法により、図1A及び1Bに示されたようなMOS トランジスタだけでなく、トランジスタのチャネル部分を形成する半導体材料が歪ませられない従来のMOS トランジスタも同一の半導体基板に形成されることが可能になる。これを達成するためには、歪チャネルを有するトランジスタを製造する際に従来のトランジスタをマスクするだけで十分である。更に、互いに選択的なエッチングが可能な異なる材料を用いて、歪んだチャネルを有するトランジスタのゲートと歪んでいないチャネルを有するトランジスタのゲートとを形成してもよい。以下に述べられる方法は、同一の基板の表面に、異なる構造又は材料の複数種のMOS トランジスタのゲートを製造する方法に適合する。
【００２９】
図2A乃至7A、及び図2B乃至7Bは、本発明の実施形態に係る方法のステップにより得られたトランジスタを夫々示す幅方向断面図及び長手方向断面図である。
【００３０】
図2A及び2Bに図示されたステップでは、完成した従来のMOS トランジスタが、半導体基板10の表面に形成される。このMOS トランジスタは、下部絶縁層32と、ドープされたポリシリコンのような導電性材料から形成された上部導電層34とを有して絶縁された犠牲ゲート30を備えている。スペーサ18が、絶縁された犠牲ゲート30の全周に形成されている。ソース領域20及びドレイン領域20が、スペーサ18のMOSトランジスタの長手方向の両側で半導体基板10の表面側の半導体基板10内に形成されており、シリサイド化されてもよい。
【００３１】
MOS トランジスタは、絶縁領域36によって半導体基板10に画定された活性領域に形成されている。従って、絶縁領域36は、絶縁された犠牲ゲート30の下に形成されたチャネル領域のMOS トランジスタの幅方向の両側で半導体基板10の表面に延びている。一例として、絶縁領域36は、例えば酸化珪素から形成されたSTI （シャロウトレンチアイソレーション）タイプの領域であってもよい。従来通りに、絶縁された犠牲ゲート30は絶縁領域36の表面に僅かに延びている。
【００３２】
図3A及び3Bに図示されたステップでは、絶縁領域36を形成する材料に対して選択的にエッチング可能な絶縁材料、例えば誘電材料から形成された絶縁層38が、素子全体を覆うように構造体に形成される。絶縁層38の表面は、絶縁された犠牲ゲート30の表面と同一のレベル、又は略同一のレベルであり、つまり、絶縁層38の表面は、絶縁された犠牲ゲート30の表面と面一、又は略面一である。
【００３３】
絶縁層38を形成するために、例えば、絶縁材料のフルプレート蒸着を行ない、その後、絶縁された犠牲ゲート30の上面を露出させるために化学機械研摩（CMP ）又はエッチングを行うことが可能である。一例として、絶縁領域36が酸化珪素から形成されている場合、絶縁層38は、酸化珪素に対して選択的にエッチング可能な窒化珪素から形成されてもよい。言うまでもなく、他の材料が使用されてもよい。
【００３４】
図4A及び4Bに図示されたステップでは、絶縁された犠牲ゲート30の上部導電層34及び下部絶縁層32を除去するために、一又は複数回のエッチングが行われる。このため、絶縁層38内で、絶縁された犠牲ゲート30の位置にトレンチ40を形成することが可能になる。
【００３５】
図5A及び5Bに図示されたステップでは、絶縁層38によって保護されていない絶縁領域36の一部を除去するために異方性又は等方性のエッチングが行われる。このエッチングにより、絶縁領域36にトレンチ42が設けられる。尚、図5A及び5Bに示された素子を得るために行なわれるエッチングは、絶縁領域36の材料に適合する場合、絶縁された犠牲ゲート30から絶縁材料を取り除くために図4A及び4Bに図示されたステップで使用されたエッチングと同一であってもよい。
【００３６】
図5A及び5Bに示された例では、トレンチ42は絶縁領域22の底部まで延びていない。尚、トレンチ42は絶縁領域22の底部まで更に延びてもよい。
【００３７】
図6A及び6Bに図示されたステップでは、トレンチ42は、隣接した半導体基板を歪ませることが可能な材料で充填され、特には、半導体基板10から形成されたチャネル領域が、歪ませる材料が充填された領域24間に位置付けられる。領域24は、複数の方法で形成されてもよい。例えば、歪ませる材料を構造体全体に蒸着し、その後、上面が半導体基板10の上面と同一のレベル、又は略同一のレベルにあるように前記材料をエッチングしてもよい。
【００３８】
更に、トレンチ42が絶縁領域36の底部まで延びている場合、隣接した半導体基板を歪ませることが可能な半導体材料を半導体基板10から配向成長させることにより領域24を形成してもよい。
【００３９】
領域24の材料は、例えば、（配向成長させてもよい）シリコンゲルマニウム、窒化珪素（Si3N4 ）又は他の材料であってもよく、例えば、アニール後にリフローを行うことが可能な構造を有する材料であってもよい。例えば、刊行物であるウニモト（Unimoto ）等著，「温度及び不純物濃度に依存する粘性モデルを用いた3D BPSG流体シミュレーション（A 3-D BPSG Flow Simulation with Temperature and ImpurityConcentration Dependent Viscosity Model）」，IEEE 1991 に述べられているような、850 ℃を越える温度でアニール処理されホウ素又はリンでドープされた酸化物であってもよい。
【００４０】
図7A及び7Bに図示されたステップでは、新しいMOS トランジスタM の絶縁ゲート12がトレンチ40に形成される。絶縁ゲート12は下部絶縁層14を備えており、下部絶縁層14は、例えばドープされたポリシリコンから形成された上部導電層16をその表面に有している。この絶縁ゲート12は、多くの方法で形成されてもよく、例えば、図6A及び6Bに示されたトレンチ40に薄層の形態でゲートを形成する材料を全て蒸着し、その後、（図7A及び7Bに示された場合）構造体を平坦化することにより形成される。ここで使用されている犠牲ゲートをエッチングし、MOS トランジスタのゲートを再度形成する方法は、特には、刊行物であるビー．ギュイラーモ（B.Guillaumot）等著，「最新式CMOS素子のための75nmのダマシン金属ゲート及び高誘電率集積（75 nm Damascene Metal Gate and High-k Integration for Advanced CMOS Devices）」，IEDM 2002 ，ｐ．355-358 に述べられている。
【００４１】
その後の絶縁層38を除去するステップにより、図1A及び1Bに示されたMOS トランジスタM の構造体が提供される。必要に応じて、このステップの後に、ソース領域及びドレイン領域に珪化物を形成するステップが行われてもよい。
【００４２】
図8A及び8Bは、MOS トランジスタM’の製造を可能にする上述された方法の変形例により得られたMOS トランジスタM’を図示している。
【００４３】
この変形例では、半導体基板10が、固体基板ではなくシリコンオンインシュレータ(SOI) タイプの基板である。この構造では、半導体基板10は絶縁層45の表面に形成された半導体層であり、絶縁層45自体は、半導体材料から形成された支持体44上に延びている。
【００４４】
トランジスタM’の活性領域を画定する絶縁領域22が、半導体基板10及び絶縁層45を通って、下にある支持体44に延びている。トランジスタM’のチャネルを歪ませることが可能な材料から形成された領域24’が、絶縁領域22の幅方向に形成されている。トランジスタM’の絶縁ゲート12（下部絶縁層14及び上部導電層16）は、図7A及び7BのトランジスタM の絶縁ゲートと同様である。
【００４５】
トランジスタM’のチャネルを歪ませることが可能な材料から形成された領域24’を、絶縁層45を貫いて形成するステップは、半導体材料から形成された支持体44から配向成長させることによって行われ得る。
【００４６】
図8A及び8Bに示された構造体を形成するために、図5A及び5Bに示されたステップのエッチングが、埋められた絶縁層45を横切っている点を除いて、図2A乃至7Aと図2B乃至7Bとに関して述べられた処理と同様の処理が行われる。
【００４７】
有利には、ここに述べられた方法により、同一の基板の表面に、歪んだチャネルを有するトランジスタと歪んでいないチャネルを有するトランジスタとを形成することが可能になる。これを達成するために、ここに述べられた方法は、歪チャネルを有すべきではないトランジスタを全てマスクした後に実行される。
【００４８】
更に有利には、図4A及び4Bに示された犠牲ゲート30をエッチングするステップは、同一の基板上に、異なる材料から形成された複数種のMOS トランジスタの絶縁ゲートを例えば絶縁層を用いて形成するために現在使用されているステップであり、前記絶縁層は、例えば、強誘電率又は低誘電率の材料から形成されているか、又は複数の材料の積層体から形成された導電層を有している。
【００４９】
更に、トランジスタのソース領域及びドレイン領域が最後の絶縁ゲート12を形成する前に形成されるため、最後の絶縁ゲート12が、かなり高温の熱処理にさらされることが回避され得る。実際には、トランジスタのソース領域及びドレイン領域は、一般的に、激しい熱処理を行なうことにより、すなわち高温を構造体に加えることにより形成される。従って、ここに説明された方法により、高い熱応力に耐えることができない材料から形成されるトランジスタのゲートを形成することが可能になる。
【００５０】
従って、ここに説明された方法により、同一の基板の表面に、チャネルを通って移動するキャリアの最適な移動度を確保するチャネルを有する様々なタイプのMOS トランジスタを得ることが可能になる。この方法は、絶縁された犠牲ゲートを新しいゲートに交換するという従来の方法に対して２つの付加のステップしか必要としないという利点を有している。２つの付加のステップは、エッチングが適合する場合、犠牲ゲート30の下部絶縁層32をエッチングするステップと同時に行なわれてもよいトレンチ42のためのエッチングステップと、トレンチ42を充填するステップとである。
【００５１】
本発明の具体的な実施形態を説明している。様々な変更及び調整が当業者に想起される。特に、様々なエッチング及び蒸着ステップがあらゆる公知の方法によって行われてもよい。更に、対象のタイプのキャリアと半導体材料のチャネルとに応じて、キャリア移動度を最適化することができる歪みがチャネルに加えられるように、領域24に形成されるべき材料を決定することは当業者の技能の範囲内である。
【符号の説明】
【００５２】
M,M’  トランジスタ
10  半導体基板
12  絶縁ゲート
20  ソース領域，ドレイン領域
24,24’  領域
30  犠牲ゲート
36  絶縁領域
38  絶縁層
42  トレンチ
44  支持体 
【図１Ａ】
2012060136.tif 000003
【図１Ｂ】
2012060136.tif 000004
【図１Ｃ】
2012060136.tif 000005
【図２Ａ】
2012060136.tif 000006
【図２Ｂ】
2012060136.tif 000007
【図３Ａ】
2012060136.tif 000008
【図３Ｂ】
2012060136.tif 000009
【図４Ａ】
2012060136.tif 000010
【図４Ｂ】
2012060136.tif 000011
【図５Ａ】
2012060136.tif 000012
【図５Ｂ】
2012060136.tif 000013
【図６Ａ】
2012060136.tif 000014
【図６Ｂ】
2012060136.tif 000015
【図７Ａ】
2012060136.tif 000016
【図７Ｂ】
2012060136.tif 000017
【図８Ａ】
2012060136.tif 000018
【図８Ｂ】
2012060136.tif 000019