(57)【要約】【課題】電流リップルの影響を少なくすると共に、電流応答速度を高速化し、ＬＣ共振を抑制した並列多重チョッパ装置を提供する。【解決手段】複数台のチョッパ部を並列接続し、３６０度をチョッパ部の台数で除算した値を位相差として運転する並列多重チョッパ装置において、移動平均幅Ｔcを、ＰＷＭキャリア信号の周期Ｔcarryをチョッパ部の台数で除算した時間とすると共に、ＰＷＭキャリア信号のピーク値と同期させる。また、サンプリング間隔Ｔsmpを、前記移動平均幅Ｔcの２分の１以下とし、ＰＷＭキャリア信号と同期させる。【選択図】図４
2012161222.tif 000002
【特許請求の範囲】
【請求項１】
複数台並列接続されたチョッパ部と、
各チョッパ部の出力電流におけるサンプリング値を移動平均演算した検出電流値により電流制御を行い、その電流制御によって算出された電圧指令値と、３６０度をチョッパ部の台数で除算した値を位相差とした各チョッパ部のＰＷＭキャリア信号と、を比較して、各チョッパ部にゲート指令を出力する制御部と、
を備えた並列多重チョッパ装置であって、
前記制御部は、
前記移動平均幅を、ＰＷＭキャリア信号の周期をチョッパ部の台数で除算した時間とし、ＰＷＭキャリア信号のピークと同期させ、
前記サンプリング間隔を、前記移動平均幅の２分の１以下とし、ＰＷＭキャリア信号と同期させることを特徴とする並列多重チョッパ装置。 
【請求項２】
前記電流制御の周期は、前記サンプリング間隔とすることを特徴とする請求項１に記載の並列多重チョッパ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数台のチョッパ部を並列接続した並列多重チョッパ装置に関する。
【背景技術】
【０００２】
パワートランジスタなどの半導体スイッチング素子のスイッチング動作により直流電源の電圧を所定の電圧に昇圧または降圧する回路として、チョッパ装置が知られている。このチョッパ装置の一般的な主回路構成を図５に示す。チョッパ装置のチョッパ部１は、図５に示すようにスイッチングモジュール６と、リアクトルＤＣＬと、を備え、直流電源４の電圧を昇圧または降圧して負荷５に供給している。
【０００３】
また、このチョッパ部１を複数並列接続し、各チョッパ部におけるスイッチング素子のオンオフのタイミングをずらした並列多重チョッパ装置が知られている。 並列多重チョッパ装置の制御回路としては、例えば、特許文献１，２等が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平０９−２１５３２２号公報
【特許文献２】特開２００８−２８９３１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
図５に示すように、チョッパ装置の負荷５は容量性であることが多い。この場合、チョッパ装置のリアクトルＤＣＬのインダクタンスと、負荷５の容量との間でＬＣ共振が発生し、最悪の場合は制御不能となる。
【０００６】
負荷５の容量が不変、かつ、概知の場合は、リアクトルＤＣＬのインダクタンス値を変更することにより、共振周波数を変化させ、共振を抑制することが可能である。しかしながら、負荷５の容量が変化する場合、リアクトルＤＣＬのインダクタンス値の変更のみでは、全ての容量において共振を抑制することは困難である。
【０００７】
その解決策として、共振抑制制御が一般的に行われている。しかしながら、電流検出遅延が発生すると電流応答速度が低下してしまう。そして、電流応答速度が共振周波数以下となった場合は、共振抑制制御が不能となる問題があった。
【０００８】
ここで、従来のチョッパ装置における電流検出と電流制御の演算について説明する。スイッチングモジュール１の出力電圧はパルス波形となり、電流検出波形は電流リップルを含んだものとなる。
【０００９】
そのため、一般的には、ＰＷＭキャリア信号に同期したタイミングでサンプリングを行って出力電流を検出し、電流制御周期もＰＷＭキャリア信号のタイミングに同期させる方法を適用し、電流リップルの影響を少なくしている。例えば、図６に示すように、ＰＷＭキャリア信号の上限値，下限値でサンプリングを行って出力電流を検出し、その２回（上限値，下限値）の電流検出値の移動平均を取って、次の電流制御周期の演算に利用する。
【００１０】
しかしながら、ＰＷＭキャリア信号に同期したタイミングで電流を検出すると、最低でもＰＷＭキャリア信号の１周期分の電流検出遅延が生じる。この電流検出遅延により電流応答速度が低下し、電流応答速度が共振周波数以下となった場合は、共振抑制制御が不能となる。
【００１１】
そのため、チョッパ装置においては、電流応答速度を高速化する必要があるが、特許文献１や特許文献２に開示された並列多重チョッパ装置の制御回路では、電流検出および電流応答速度を高速化する方法は開示されておらず、電流検出の遅延に起因するＬＣ共振を抑制することができなかった。
【００１２】
以上示したようなことから、  電流リップルの影響を少なくすると共に、電流応答速度を高速化し、ＬＣ共振を抑制した並列多重チョッパ装置を提供することが課題となる。
【課題を解決するための手段】
【００１３】
本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、複数台並列接続されたチョッパ部と、各チョッパ部の出力電流におけるサンプリング値を移動平均演算した検出電流値により電流制御を行い、その電流制御によって算出された電圧指令値と、３６０度をチョッパ部の台数で除算した値を位相差とした各チョッパ部のＰＷＭキャリア信号と、を比較して、各チョッパ部にゲート指令を出力する制御部と、を備えた並列多重チョッパ装置であって、前記制御部は、前記移動平均幅を、ＰＷＭキャリア信号の周期をチョッパ部の台数で除算した時間とし、ＰＷＭキャリア信号のピークと同期させ、前記サンプリング間隔を、前記移動平均幅の２分の１以下とし、ＰＷＭキャリア信号と同期させることを特徴とする。
【００１４】
また、前記電流制御の周期は、前記サンプリング間隔としても良い。
【発明の効果】
【００１５】
本発明によれば、電流リップルの影響を少なくすると共に、電流応答速度を高速化し、ＬＣ共振を抑制した並列多重チョッパ装置を提供することが可能となる。
【図面の簡単な説明】
【００１６】
【図１】実施形態における並列多重チョッパ装置の主回路を示す構成図である。
【図２】実施形態における並列多重チョッパ装置の制御部を示すブロック図である。
【図３】実施形態における並列多重チョッパ装置の電流波形図である。
【図４】実施形態における並列多重チョッパ装置の電流検出タイミングを示すタイムチャートである。
【図５】従来の一般的なチョッパ装置の主回路を示す構成図である。
【図６】従来の一般的なチョッパ装置における電流検出タイミングを示すタイムチャートである。
【発明を実施するための形態】
【００１７】
以下、本発明の実施形態における並列多重チョッパ装置を図面に基づいて詳細に説明する。
【００１８】
［実施形態］
図１に本実施形態における並列多重チョッパ装置の主回路構成を示す。図５に示すチョッパ装置と同様の箇所については、同一符号を付してその詳細な説明を省略する。
【００１９】
本実施形態における並列多重チョッパ装置は、複数（ｎ）台のチョッパ部１〜３を並列接続し、３６０度をチョッパ部１〜３の台数ｎで割った値を位相差として運転するものである。すなわち、並列多重チョッパ装置は、各チョッパ部１〜３の位相を均等にずらし、負荷５へ供給する電流を各チョッパ部１〜３が均等に分担して運転をする。
【００２０】
ここで、チョッパ部の台数ｎは２以上の自然数である。本実施形態では、例としてｎ＝３の場合を例に取り説明するが、ｎ≠３の場合も同様に動作する。
【００２１】
前記チョッパ部１は、スイッチングモジュール６と、リアクトルＤＣＬ１と、を備えている。前記スイッチングモジュール６は、スイッチング素子Ｓ１，Ｓ２および、そのスイッチング素子Ｓ１，Ｓ２に逆並列に接続されたダイオードＤ１，Ｄ２を備えている。なお、本実施形態において、負荷５は容量性のものとする。
【００２２】
前記チョッパ部１は、スイッチング素子Ｓ１とスイッチング素子Ｓ２およびダイオードＤ１とダイオードＤ２とをそれぞれ直列接続して各両端同士および各中間接続点同士を共通接続し、かつ、中間接続点にリアクトルＤＣＬ１の一端を接続したものである。
【００２３】
なお、図１に示したスイッチング素子Ｓ１，Ｓ２はＩＧＢＴであるが、これはＩＧＢＴに限定されるものではなく、ＩＧＢＴやＧＴＯ等の自己消弧形スイッチングデバイスであれば良い。
【００２４】
また、チョッパ部２，３もチョッパ部１と同様に、スイッチングモジュール７，８と、リアクトルＤＣＬ２，ＤＣＬ３と、を備えている。また、スイッチングモジュール７，８は、スイッチング素子Ｓ３，Ｓ４，Ｓ５，Ｓ６と、そのスイッチング素子Ｓ３，Ｓ４，Ｓ５，Ｓ６に逆並列に接続されたダイオードＤ３，Ｄ４，Ｄ５，Ｄ６を備えている（図示省略）。
【００２５】
上記のように構成されたチョッパ部1において、スイッチング素子Ｓ１をオンオフ制御することにより、直流電源４の直流電圧をスイッチング素子Ｓ１において降圧し、リアクトルＤＣＬ１を介して負荷５に充電する。
【００２６】
ここで、スイッチング素子Ｓ１をオンすると、チョッパ部電流Ｉ1がスイッチング素子Ｓ１→リアクトルＤＣＬ１→負荷５の経路で流れ、負荷５を充電する。
【００２７】
次に、スイッチング素子Ｓ１をオフすると、リアクトルＤＣＬ１の蓄積エネルギーとして流れていたチョッパ部電流Ｉ1は、負荷５→ダイオードＤ２→リアクトルＤＣＬ１の経路で循環電流として流れ、リアクトルＤＣＬ１の残留エネルギーを負荷５に充電する。
【００２８】
また、スイッチング素子Ｓ２をオンオフ制御することにより、負荷５の電力を放電し、直流電源４に回生する。
【００２９】
まず、スイッチング素子Ｓ２をオンすることによって、負荷５の電流はリアクトルＤＣＬ１およびスイッチング素子Ｓ２を介して放電し、この時のエネルギーがＤＣＬ１に蓄積される。
【００３０】
次に、スイッチング素子Ｓ２をオフにすると、リアクトルＤＣＬ１には逆起電力による電圧が発生し、負荷５の電圧とリアクトルＤＣＬ１の起電力による電圧が加算されてダイオードＤ１を介して直流電源４に回生し、昇圧チョッパの動作を行う。
【００３１】
なお、チョッパ部１について詳細に説明したが、チョッパ部２，３もチョッパ部１と同様に動作する。
【００３２】
ここで、図２に基づき、本実施形態におけるチョッパ装置の制御部１０について説明する。この制御部１０における信号処理は、コンピュータを利用したディジタル処理で行われる。また、図２は、一つのチョッパ部（例えば、チョッパ部１）における制御部を示すが、その他のチョッパ部（例えば、チョッパ部２，３）の制御部も同様に構成されている。
【００３３】
図２に示すように、制御部１０は、電流制御器（ＡＣＲ：Ａｕｔｏｍａｔｉｃ  Ｃｕｒｒｅｎｔ  Ｒｅｇｕｒａｔｏｒ）１１と、ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）信号生成部１２と、キャリア生成部１３と、移動平均部１５と、ＡＤＣトリガ生成部１６と、を備えている。
【００３４】
前記電流制御器１１は、電流指令値Ｉref*と移動平均部１５から出力される電流検出値Ｉdetとの偏差を用いて電流制御を行う。この電流制御器１１の出力は、並列多重チョッパ装置４の電圧指令値Ｖref*となる。
【００３５】
ＰＷＭ信号生成部１２は、キャリア生成部１３で生成された周期ＴcarryのＰＷＭキャリア信号と電圧指令値Ｖref*とを比較し、スイッチングモジュール６（スイッチング素子Ｓ１，Ｓ２）に出力する第１ゲート指令Ｇ１を生成する。
【００３６】
移動平均部１５は、チョッパ部１の出力電流Ｉ1の移動平均演算を行い、外乱に対する電流検出精度を向上させ、電流制御器１１に電流検出値Ｉdetとしてフィードバックする。具体的には、まず、出力電流Ｉ1の検出値をＡＤ変換器（ＡＤＣ）でサンプリングおよびディジタル変換し、その後、集積回路（例えば、ＦＰＧＡ）等により移動平均演算を行って、電流検出値Ｉdetとして出力する。
【００３７】
図３に、本実施形態における並列多重チョッパ装置の電流波形図を示す。図３に示すように、並列多重チョッパ装置は、各チョッパ部におけるキャリア信号の位相がずれているため、キャリア周波数がチョッパ部の台数ｎ（本実施形態の場合は３）倍の単一チョッパ装置と、ほぼ同一のリップル波形となる。
【００３８】
図４は、移動平均部１５におけるチョッパ部出力電流Ｉ1の電流検出タイミングを示すタイムチャートである。図４に示す移動平均幅ＴcはＴcarry／ｎとし（本実施形態の場合は、ｎ＝３）、ＰＷＭキャリア信号のピークと同期させる。これにより、移動平均による電流検出遅延は最小となり、電流制御応答の無駄な時間を短縮することができる。
【００３９】
また、移動平均部１５のサンプリング間隔Ｔsmpは、ＡＤＣトリガ生成部１６で生成され、移動平均部１５と電流制御器１１に出力される。これにより、ＡＤ変換器（移動平均部１５）におけるサンプルトリガと、電流制御器１１での演算間隔とを同期させる。前記サンプリング間隔Ｔsmpは、移動平均幅Ｔcの２分の１以下とし、ＰＷＭキャリア信号と同期させる。本実施形態では、図４に示すように、移動平均幅ＴCに２点（ＰＷＭキャリア信号１周期に６点）サンプリングするものとする。
【００４０】
さらに、電流制御器１１の演算周期（更新周期）もサンプリング間隔Ｔsmpとし、移動平均幅Ｔcと同期させる。
【００４１】
なお、本実施形態では、チョッパ部１の制御部１０について詳細に説明したが、チョッパ部２，３の制御部についても同様の方法で電流を検出し、電流制御が行われる。
【００４２】
以上示したように、本実施形態における並列多重チョッパ装置は、電流検出の移動平均幅ＴcをＴcarry／ｎとし、ＰＷＭキャリア信号のピークと同期させ、電流検出のサンプリング間隔Ｔsmpは移動平均幅Ｔcの２分の１以下としてキャリア信号に同期させることにより、電流リップルの影響を少なくすると共に、電流検出遅延を短縮することが可能となる。その結果、電流応答速度を高速化することができ、ＬＣ共振を抑制することが可能となる。
【００４３】
また、電流制御部１１の制御周期を、サンプリング間隔Ｔsmpとすることにより、電流応答速度を、さらに高速化させることが可能となる。その結果、ＬＣ共振を抑制することが可能となる。   
【００４４】
以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。
【００４５】
例えば、実施形態では、チョッパ部１，２，３に２象限の可逆チョッパを適用したが、チョッパ部１，２，３はそれに限られるものではなく、その他の構成でも良い。   
【符号の説明】
【００４６】
１，２，３…チョッパ部
４…直流電源
５…負荷
６，７，８…スイッチングモジュール
１０…制御部
１１…電流制御部（ＡＣＲ）
１２…ＰＷＭ信号生成部
１３…キャリア生成部
１５…移動平均部
１６…ＡＤＣトリガ生成部
Ｇ1…ゲート指令
Ｔsmp…サンプリング周期
Ｔc…移動平均間隔
Ｔcarry…キャリア周期
Ｉref*…電流指令値
Ｉdet…電流検出値
Ｖref*…電圧指令値
【図１】
2012161222.tif 000003
【図２】
2012161222.tif 000004
【図３】
2012161222.tif 000005
【図４】
2012161222.tif 000006
【図５】
2012161222.tif 000007
【図６】
2012161222.tif 000008