(57)【要約】 【課題】ショート欠陥部の破片の発生を抑えつつ、かつ確実に配線のショートを解消すること。【解決手段】薄膜トランジスタを内蔵するＴＦＴパネルと、前記ＴＦＴパネルの表面上にマトリクス状に配置され、かつ画素電極を含む画素と、を有するディスプレイパネルの製造方法であって、前記ＴＦＴパネルを準備する工程と、前記ＴＦＴパネルの表面に画素電極をパターニングする工程と、前記画素電極のショート欠陥部を検出する工程と、前記ショート欠陥部に電圧を印加し、前記ショート欠陥部を溶断する工程と、を有する、ディスプレイパネルの製造方法。【選択図】図６
2012190730.tif 000002
【特許請求の範囲】
【請求項１】
薄膜トランジスタを内蔵するＴＦＴパネルと、前記ＴＦＴパネルの表面上にマトリクス状に配置され、かつ画素電極を含む画素と、を有するディスプレイパネルの製造方法であって、
前記ＴＦＴパネルを準備する工程と、
前記ＴＦＴパネルの表面に前記画素電極をパターニングする工程と、
前記画素電極のショート欠陥部を検出する工程と、
前記ショート欠陥部に電圧を印加し、前記ショート欠陥部を溶断する工程と、
を有する、ディスプレイパネルの製造方法。
【請求項２】
前記ショート欠陥部を溶断する前に、
前記ショート欠陥部の抵抗を測定し、所定の値以下の抵抗を有するショート欠陥部を選択する工程と、
前記選択されたショート欠陥部にレーザ光照射によって複数のスポットを形成し、前記ショート欠陥部の一部を除去する工程と、を有する請求項１に記載のディスプレイパネルの製造方法。
【請求項３】
前記ショート欠陥部の抵抗が前記所定の値を超えるまで、前記ショート欠陥部の一部を除去する、請求項２に記載のディスプレイパネルの製造方法。
【請求項４】
前記スポットの直径は、５μｍ以下である、請求項２に記載のディスプレイパネルの製造方法。
【請求項５】
前記レーザ光の波長は、４００ｎｍ以下である、請求項２に記載のディスプレイパネルの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はディスプレイパネルの製造方法に関する。
【背景技術】
【０００２】
アクティブマトリクス型の有機ＥＬディスプレイパネル、液晶ディスプレイパネルなどの電子ディスプレイパネルは、各画素を制御するための薄膜トランジスタ（ＴＦＴ）が内蔵されたＴＦＴパネルと、ＴＦＴパネル上に配置された画素とを有する。
【０００３】
近年、ディスプレイパネルの大型化、高精細化に伴い、ＴＦＴパネルの表面上に形成された配線にパターニングミスが生じる可能性が高くなっている。例えば、エッチングによって除去されるべき金属膜がＴＦＴパネルの表面上に残存し、画素電極などの配線がショートする可能性も高くなっている。そこで、歩留まりの向上を図るためＴＦＴパネル上の配線のショートの原因となる金属膜（以下、単に「ショート欠陥部」とも証する）を除去する方法が提案されている（例えば特許文献１参照）。
【０００４】
特許文献１には、レーザ光照射によって配線のショート欠陥部に微小スポットを隙間なく形成することで、ショート欠陥部を除去し、配線のショートを解消する方法が開示されている。また、特許文献１に記載されたショート解消方法は、レーザ光照射でショート欠陥部を除去する際に発生したショート欠陥部の破片を除去するクリーニング工程を有する。
【０００５】
また、コンデンサなどの電子部品において、電極間のショートを解消するために、電極間に電圧を印加し、ショートの原因となる導電性異物を断線させる技術が知られている（例えば特許文献２〜４参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１１−２５８５３号公報
【特許文献２】特開平４−１０３２５号公報
【特許文献３】特開２００７−１０３５３４号公報
【特許文献４】特開平１０−２５０１２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上述したように、特許文献１に記載されたショート欠陥部をレーザ照射によって除去する方法では、ショート欠陥部の破片が、ＴＦＴパネル上に飛散してしまう。このようなショート欠陥部の破片は、ディスプレイパネルにおいて更なる欠陥を引き起こす恐れがある。また、特許文献１の方法は、このようなショート欠陥部の破片を除去する工程を有するが、ショート欠陥部の破片を完全に除去することは困難である。またこのようなショート欠陥部の破片を除去する工程は、時間を要し、ＴＦＴパネルの製造工程が長時間化する。
【０００８】
また、特許文献１に開示されたような、レーザ光照射でスポットを形成しながらショート欠陥部を除去する方法では、配線のショートを完全に解消することが困難であった。
【０００９】
本発明は、かかる点に鑑みてなされたものであり、ショート欠陥部の破片が発生しにくく、かつ確実に配線のショートを解消することができるディスプレイパネルの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明者は、ショート欠陥部に電圧を印加することでショート欠陥部を溶断できることを見出し、さらに検討を加え発明を完成させた。すなわち、本発明は、以下に示すディスプレイパネルの製造方法に関する。
【００１１】
［１］薄膜トランジスタを内蔵するＴＦＴパネルと、前記ＴＦＴパネルの表面上にマトリクス状に配置され、かつ画素電極を含む画素と、を有するディスプレイパネルの製造方法であって、前記ＴＦＴパネルを準備する工程と、前記ＴＦＴパネルの表面に前記画素電極をパターニングする工程と、前記画素電極のショート欠陥部を検出する工程と、前記ショート欠陥部に電圧を印加し、前記ショート欠陥部を溶断する工程と、を有する、ディスプレイパネルの製造方法。
［２］前記ショート欠陥部を溶断する前に、前記ショート欠陥部の抵抗を測定し、所定の値以下の抵抗を有するショート欠陥部を選択する工程と、前記選択されたショート欠陥部にレーザ光照射によって複数のスポットを形成し、前記ショート欠陥部の一部を除去する工程と、を有する［１］に記載のディスプレイパネルの製造方法。
［３］前記ショート欠陥部の抵抗が前記所定の値を超えるまで、前記ショート欠陥部の一部を除去する、［２］に記載のディスプレイパネルの製造方法。
［４］前記スポットの直径は、５μｍ以下である、［２］または［３］に記載のディスプレイパネルの製造方法。
［５］前記レーザ光の波長は、４００ｎｍ以下である、［２］〜［４］のいずれか一つに記載のディスプレイパネルの製造方法。
【発明の効果】
【００１２】
本発明によれば、ショート欠陥部の破片の発生をおさえつつ、かつ確実に配線のショートを解消することができる。このため、本発明によれば欠陥の少ないディスプレイパネルが提供されうる。
【図面の簡単な説明】
【００１３】
【図１】本発明のＴＦＴパネルの製造方法を示すフローチャート
【図２】配線の幅と、配線の抵抗値との関係を示したグラフ
【図３】実施の形態１のディスプレイパネルの製造フローを示す図
【図４】実施の形態１のディスプレイパネルの製造フローを示す図
【図５】実施の形態２のディスプレイパネルの製造フローを示す図
【図６】実施の形態２のディスプレイパネルの製造フローを示す図
【図７】実施の形態２のディスプレイパネルの製造フローを示す図
【図８】実施の形態２のディスプレイパネルの製造フローを示す図
【発明を実施するための形態】
【００１４】
本発明は、ＴＦＴパネル上に画素がマトリクス状に配置されたディスプレイパネルの製造方法に関する。本発明は、特に大画面ディスプレイパネルを製造する場合に効果を発揮する。大画面ディスプレイパネルを製造する場合、画素電極などの配線にショートが発生するおそれが高く、本発明によってショート欠陥部を絶縁化する必要が高いからである。以下、図１のフローチャートを参照しながら、本発明のディスプレイパネルの製造方法について説明する。
【００１５】
図１のフローチャートに示されるように、本発明のディスプレイパネルの製造方法は、１）薄膜トランジスタを内蔵するＴＦＴパネルを準備する第１工程（Ｓ１１００）と、２）ＴＦＴパネルの表面上に画素電極をパターニングする第２工程（Ｓ１２００）と、３）画素電極のショート欠陥部を検出する第３工程（Ｓ１３００）と、４）ショート欠陥部に電圧を印加し、ショート欠陥部を溶断する第４工程（Ｓ１４００）と、を有する。以下それぞれの工程について詳細に説明する。
【００１６】
１）第１工程では、薄膜トランジスタを内蔵するＴＦＴパネルを準備する。ＴＦＴパネルの表面には、後述する画素電極、すなわち画素が配置される。ＴＦＴパネルは、基板と基板上に配列された薄膜トランジスタ（以下単に「ＴＦＴ」とも称する）と、ＴＦＴを覆うように基板上に配置された平坦化膜とを有する。
【００１７】
基板の材料の例には、シリコン・カーバイト（ＳｉＣ）やアルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、ガラス、シリコン、ゲルマニウムウェーハーなどが含まれる。
【００１８】
各ＴＦＴは、ソース電極およびドレイン電極と、ソース電極とドレイン電極とを接続する半導体層からなるチャネルと、チャネルを制御するゲート電極と、ゲート電極をソース電極およびドレイン電極とから絶縁するゲート絶縁膜と、を有する。
【００１９】
ＴＦＴパネルを準備するには、ＴＦＴがマトリクス状に配置された基板上に平坦化膜の材料である樹脂材料を塗布し、硬化させればよい。塗布する樹脂材料の例には、例えば感光性樹脂が含まれる。
【００２０】
２）第２工程では、ＴＦＴパネルの表面上に画素電極をパターニングする。ＴＦＴパネルの表面上に画素電極をパターニングするには、画素電極の材料からなる金属膜をスパッタリングなどでＴＦＴパネルの表面全体に成膜し、成膜された金属膜を例えばフォトリソグラフィ法を用いて所望のパターンにエッチングすればよい。画素電極の材料の例には、ＡＰＣ合金（銀、パラジウム、銅の合金）やＡＲＡ（銀、ルビジウム、金の合金）、ＭｏＣｒ（モリブデンとクロムの合金）、ＮｉＣｒ（ニッケルとクロムの合金）などが含まれる。
【００２１】
金属膜をエッチングする際、本来エッチングされるべき箇所がエッチングされず、不必要な金属膜がＴＦＴパネルの表面に残存してしまうことがある。ＴＦＴパネルの表面上に意図せず残存した金属膜は、画素電極のショートの原因となる。このような画素電極のショートの原因となる金属膜を、以下「ショート欠陥部」とも称する。画素電極にショートが生じると、ディスプレイパネルの誤作動や、異常発熱などが生じる恐れがある。画素電極のショート欠陥部には、画素電極同士を電気的に接続するショート欠陥部と、画素電極と、画素電極以外のＴＦＴパネルの表面上の電極（例えばバス電極）とを電気的に接続するショート欠陥部が含まれる。
【００２２】
以下の第３工程および第４工程では、このようなショート欠陥部を溶断し、配線のショートを解消するための措置について説明する。
【００２３】
３）第３工程では、画素電極のショート欠陥部を検出する。ショート欠陥部を検出する方法は特に限定されないが、顕微鏡を用いた外観検査による方法や画像検査方法やパターン検査方法などがある。画像検査方法やパターン検査方法には、隣接する素子同士を比較することで欠損部を検出する「Ｄｉｅ  ｔｏ  Ｄｉｅ検査方式」や素子と設計データとを比較することで欠損部を検出する「Ｄｉｅ  ｔｏ  Ｄａｔｅｂａｓｅ検査方式」が含まれる。
【００２４】
ショート欠陥部が検出された場合は、第４工程に進み、ショート欠陥部を溶断する。一方、ショート欠陥部が検出されなかった場合は、第４工程は必要とされない。
【００２５】
４）第４工程では、ショート欠陥部に電圧を印加し、ショート欠陥部を溶断する。ここで「ショート欠陥部を溶断する」とは、大電流によってショート欠陥部を加熱し、溶解させて、ショート欠陥部を断線することを意味する。
【００２６】
ショート欠陥部に印加する電圧は特に限定されないが、ショート欠陥部に流れる電流が０．０１〜１０Ａとなるように電圧を印加すればよい。ショート欠陥部に流れる電流が０．０１未満だと、ショート欠陥部を溶断できず、ショート欠陥部に印加する電圧が１０Ａ超であれば、ショート欠陥部だけでなく画素電極自体がダメージを受ける恐れがあるからである。ショート欠陥部に流れる電流を０．０１〜１０Ａとするには、通常ショート欠陥部に数百Ｖ〜数千Ｖの電圧を印加すればよい。そして、ショート欠陥部が溶断するまで電圧を印加し続ければよい。
【００２７】
このように、本発明では、レーザ光照射で、ショート欠陥部を断線するのではなく、電圧印加によってショート欠陥部を溶断するので、ショート欠陥部の破片の飛散を抑えることができる。また、電圧印加によってショート欠陥部を溶断することで、高精度で画素電極のショートを確実に解消することができる。
【００２８】
しかしながら、検出されたショート欠陥部に抵抗値が低いショート欠陥部が含まれていた場合、単にショート欠陥部に電圧を印加するだけでは、ショート欠陥部を溶断できない場合がある。ショート欠陥部の抵抗値が低いと、電圧を印加しても充分なショート欠陥部に溶断のための充分な熱が発生しないからである。
【００２９】
ここで、抵抗値が低いショート欠陥部には、例えば幅が広いショート欠陥部が含まれる。図２は、配線の幅と、配線の抵抗値との関係を示したグラフである。具体的には、配線の材料をアルミとし、配線の長さを２０μｍとし、配線の厚さを０．５μｍとし、配線の幅を変動させたときの、配線の抵抗値をプロットしたグラフである。図２に示されるように、配線の幅が大きくなるほど、配線の抵抗が減少していることが示される。したがって、幅が広いショート欠陥部の抵抗値も低い。以下、検出されたショート欠陥部に抵抗値が低いショート欠陥部が含まれていた場合の本発明のＴＦＴパネルの製造方法について説明する。
【００３０】
検出されたショート欠陥部にこのような抵抗値が低いショート欠陥部が含まれている場合、本発明は、上述した第３工程と第４工程との間に、ａ）ショート欠陥部の抵抗を測定し、所定の値以下の抵抗を有するショート欠陥部を選択するａ工程と、ｂ）選択されたショート欠陥部にレーザ光照射によって複数のスポットを形成し、ショート欠陥部の一部を除去するｂ工程と、をさらに有する。
【００３１】
ａ工程では、ショート欠陥部の抵抗を測定し、所定の値以下の抵抗値を有するショート欠陥部を選択する。ショート欠陥部を選択する基準である「所定の抵抗値」とは、０．０１〜１０Ａの電流を流しても、溶断に必要な熱を発生しない程度の抵抗値を意味する。「所定の抵抗値」の具体的な値は、印加する電圧、画素電極の幅、画素電極の材料などによって適宜選択されるが、通常数１０〜数ＭΩの範囲内におさまる。
【００３２】
ｂ工程では、選択されたショート欠陥部にレーザ光照射によって複数のスポットを形成し、ショート欠陥部の一部を除去する。このようにショート欠陥部の一部を除去することで、ショート欠陥部の抵抗値を増加させることができる。これにより電圧印加によってショート欠陥部を溶断させることが可能となる。ここで「スポット」とは、レーザ光のシングルショットによって形成されたショート欠陥部が除去された領域を意味する。
【００３３】
ショート欠陥部にレーザ光照射によって複数のスポットを形成するには、ショート欠陥部にレーザ光を複数回、ランダムに照射すればよい。照射するレーザ光を発するレーザ光源は、特に限定されないが、例えば、フラッシュランプ励起Ｎｄ:ＹＡＧレーザである。Ｎｄ:ＹＡＧレーザを用いた場合、レーザ光の波長を、基本波長である１０６４ｎｍ、第二高調波である５３２ｎｍ、第三高調波である３５５ｎｍ、第四高調波である２６６ｎｍから選択することができる。
【００３４】
ＴＦＴパネルの配置表面に照射するレーザ光の波長は、１１００ｎｍ以下であることが好ましく、４００ｎｍ以下であることが特に好ましい。つまりＮｄ：ＹＡＧレーザであれば、第三高調波または第四高調波を用いればよい。波長が４００ｎｍ以下である場合、ＴＦＴパネルに内蔵されたＴＦＴに与える影響が少ないからである。
【００３５】
照射するレーザのエネルギ（レーザの照射エネルギ密度）は、ショート欠陥部を除去できる程度にすればよい。レーザ光のエネルギは、ショート欠陥部を構成する金属膜の材料や厚さなどによって選択される。
【００３６】
例えば、Ｎｄ：ＹＡＧレーザを用いて、ショート欠陥部（金属膜の材料：ＡＰＣ、金属膜の厚さ：１００ｎｍ）にスポットを形成する場合、レーザ光の波長を第三高調波（３５５ｎｍ）とし、レーザの照射エネルギ密度を、０．７Ｊ／ｃｍ２とすることが好ましい。
【００３７】
ショート欠陥部の除去は、ショート欠陥部の抵抗値が上述した所定の値を超えるまで行えばよい。したがって、ショート欠陥部の除去は、ショート欠陥部の抵抗値を測定しながら行うことが好ましい。
【００３８】
また、レーザ光によって形成されるスポットの大きさは５μｍ以下であることが好ましい。スポットの大きさが５μｍ超であると、スポットを形成する際に生じたショート欠陥部の破片が、さらなる欠陥を生じさせるおそれがある。一方、スポットの大きさが５μｍ未満の場合は、スポットを形成する際にショート欠陥部の破片が小さくなるので、ショート欠陥部の破片がディスプレイパネルの新たな欠陥を生じさせる恐れが少ない。レーザ光によって形成されるスポットの大きさの下限は特に限定されないが、通常１μｍである。
【００３９】
ｂ工程後によって、ショート欠陥部の抵抗値を所定の値超とした後、第４工程に進み、ショート欠陥部に電圧を印加し、ショート欠陥部を溶断する。上述のようにｂ工程においてショート欠陥部の抵抗値は充分に高められているので、電圧印加によってショート欠陥部に充分な熱が発生し、ショート欠陥部を溶断することができる。また、ａ工程において、選択されなかったショート欠陥部はすでに高い抵抗値を有しているので、レーザ光照射で一部を除去しなくとも、電圧印加によって溶断することができる。
【００４０】
このように、本発明では、ショート欠陥部をレーザ光照射で除去する場合であっても、除去されるのはショート欠陥部の一部だけであるので、ショート欠陥部の破片の発生量が少ない。また、ｂ工程でショート欠陥部をレーザ光照射で除去する場合であっても、ショート欠陥部は最終的に電圧印加によって溶断されるので、高精度でショートを確実に解消することができる。
【００４１】
第４工程で、ショート欠陥部を溶断した後、画素電極上に画素を形成すればよい。形成される画素は、有機発光画素であっても液晶画素であってもよい。
【００４２】
以下、本発明の実施の形態について、図面を参照しながら説明する。また、以下の説明では、ショート欠陥部を検出する第２工程後のディスプレイパネルの製造方法について、説明する。
【００４３】
［実施の形態１］
実施の形態１では、ショート欠陥部にレーザ光照射することなく、ショート欠陥部を溶断する形態について説明する。
【００４４】
図３は、第２工程（ショート欠陥部を検出する工程）によって検出された画素電極１２０とショート欠陥部１２１の斜視図である。
【００４５】
図３に示されるように、ＴＦＴパネルの表面（平坦化膜１１１）上に形成された画素電極１２０と画素電極１２０との間にはショート欠陥部１２１が形成されている。
【００４６】
図４は、本発明の第４工程（溶断工程）を示した図である。図４に示されるように、第４工程では、電源装置１４０で、ショート欠陥部１２１に高電圧を印加して、ショート欠陥部１２１を溶断する。
【００４７】
このように、本実施の形態では、ショート欠陥部をレーザ照射によって除去するのではなく、高電圧を印加することによって溶断するので、ショート欠陥部の破片が飛散することはない。このため本実施の形態によれば、欠陥の少ないＴＦＴパネルを提供することができる。
【００４８】
［実施の形態２］
実施の形態１では、ショート欠陥部にレーザ光照射することなく、ショート欠陥部を溶断する形態について説明した。実施の形態２では、ショート欠陥部の一部をレーザ光照射によって除去した後に、ショート欠陥部を溶断する形態について説明する。すなわち本実施の形態では、上述したａ工程（ショート欠陥部を選択する工程）で選択された抵抗の低いショート欠陥部を溶断する方法について説明する。
【００４９】
図５は、第ａ工程によって選択されたショート欠陥部２２１の斜視図である。図６Ａは、図５に示されたショート欠陥部２２１の一点鎖線ＡＡによる断面図である。図５および図６Ａに示されるように、平坦化膜１１１上に形成された画素電極１２０と画素電極１２０との間にはショート欠陥部２２１が形成されている。また、本実施の形態におけるショート欠陥部２２１の幅Ｗは、実施の形態１におけるショート欠陥部１２１の幅よりも大きい。したがって、本実施の形態におけるショート欠陥部２２１の抵抗値は、実施の形態１のショート欠陥部の抵抗値よりも低い。また、図６Ａにおける符番１１３は、基板を示す。
【００５０】
図６Ｂは、本発明のｂ工程（レーザ光照射工程）を示す。図６Ｂに示されるように、ｂ工程では、ショート欠陥部２２１にレーザ光１３０をランダムに照射し、ショート欠陥部２２１にスポット１２３を形成する。これによりショート欠陥部２２１の抵抗値を上昇させることができる。
【００５１】
上述のように本発明では、レーザ光照射によって除去するのは、ショート欠陥部２２１の一部のみである。このため、本発明では、図６Ｃに示された従来の発明のようにショート欠陥部全体をレーザ光１４０照射によって除去する場合と比較して、ショート欠陥部の破片１２５の発生量が少ない。
【００５２】
図７は、ｂ工程後のショート欠陥部２２１の斜視図である。図７に示されるように、ショート欠陥部２２１には複数のスポット１２３が形成されている。一方で、この時点では、ショート欠陥部２２１は、画素電極１２０間を電気的に接続しているので、画素電極１２０間のショートは解消されていない。
【００５３】
図８は、本発明の第４工程（溶断工程）を示した図である。図８に示されるように、第４工程では、電源装置１４０で、ショート欠陥部に高電圧を印加して、ショート欠陥部を溶断する。
【００５４】
このように、本発明によれば、ショート欠陥部のレーザ光照射による除去量が少ないので、ショート欠陥部の破片の飛散を抑制することができる。
【産業上の利用可能性】
【００５５】
本発明のＴＦＴパネルの製造方法によれば、ショート欠陥部の破片の発生を抑えつつ配線のショートを解消することができる。これによりＴＦＴパネルの不良低減や品質向上を図ることが出来る。
【符号の説明】
【００５６】
１１１  平坦化膜
１１３  基板
１２０  配線（画素電極）
１２１、２２１  ショート欠陥部
１２５  破片
１２３  スポット
１３０  レーザ光
１４０  電源装置
【図１】
2012190730.tif 000003
【図２】
2012190730.tif 000004
【図３】
2012190730.tif 000005
【図４】
2012190730.tif 000006
【図５】
2012190730.tif 000007
【図６】
2012190730.tif 000008
【図７】
2012190730.tif 000009
【図８】
2012190730.tif 000010