(57)【要約】【課題】ノイズの遮蔽を十分に行うことができ、かつＬＳＩを３次元的に配置する際に空間を有効的に利用することができるようにする。【解決手段】配線基板１００には半導体装置１０３が内蔵されている。配線基板１００には、平面視で半導体装置１０３と重なる領域に互いに離間して設けられた複数の第１導体１０６と、複数の第１導体１０６の少なくとも一つを半導体装置１０３に接続するビア１２０と、半導体装置１０３を介して複数の第１導体１０６とは反対側に設けられ、平面視で複数の第１導体１０６を覆っている第２導体１０２と、複数の第１導体１０６を介して半導体装置１０３とは反対側に設けられ、平面視で第１導体１０６を覆っている第３導体１０１と、第２導体１０２と第３導体１０１によって挟まれた空間に、半導体装置１０３を囲むように設けられ、繰り返し構造を有する構造体とを備える。【選択図】図１
2012060056.tif 000002
【特許請求の範囲】
【請求項１】
多層の配線層を有する配線基板と、
前記配線基板に内蔵された半導体装置と、
前記配線基板に設けられ、平面視で前記半導体装置と重なる領域に互いに離間して設けられた複数の第１導体と、
前記複数の第１導体の少なくとも一つを前記半導体装置に接続する接続部材と、
前記配線基板に設けられ、前記半導体装置を介して前記複数の第１導体とは反対側に設けられ、平面視で前記複数の第１導体を覆っている第２導体と、
前記配線基板に設けられ、前記複数の第１導体を介して前記半導体装置とは反対側に設けられ、平面視で前記第１導体を覆っている第３導体と、
前記第２導体と前記第３導体によって挟まれた空間に、前記半導体装置を囲むように導体を用いて形成され、繰り返し構造を有する構造体と、
を備える電子装置。
【請求項２】
請求項１に記載の電子装置において、
前記複数の第１導体はそれぞれ電源プレーンである電子装置。
【請求項３】
請求項１又は２に記載の電子装置において、
前記構造体はＥＢＧの単位セルを繰り返し配置することにより形成されている電子装置。
【請求項４】
請求項１〜３のいずれか一項に記載の電子装置において、
前記配線基板は、コア層と、前記コア層の上下にそれぞれ設けられた前記配線層とを有しており、
前記半導体装置は前記コア層に設けられており、
前記構造体の一部は前記コア層内に設けられている電子装置。
【請求項５】
請求項４に記載の電子装置において、
前記コア層は金属により形成されており、
前記構造体は、前記コア層をその一部に用いて形成されている電子装置。
【請求項６】
請求項１〜３のいずれか一項に記載の電子装置において、
前記配線基板はコアレス基板であり、
前記構造体の一部は、前記半導体装置が設けられている層に形成されている電子装置。
【請求項７】
請求項１〜６のいずれか一つに記載の電子装置において、
前記配線基板内に設けられ、平面視で前記半導体装置から離間して設けられ、かつ前記配線基板の厚さ方向において少なくとも一部が前記半導体装置に重なっている電子部品をさらに備え、
平面視で前記半導体装置と前記電子部品の間にも前記構造体が設けられている電子装置。
【請求項８】
請求項１〜７のいずれか一項に記載の電子装置において、
前記配線基板の上に搭載された第２の電子部品を備える電子装置。
【請求項９】
複数積層された電子装置を備え、
前記電子装置は、それぞれ
多層の配線層を有する配線基板と、
前記配線基板に内蔵された半導体装置と、
前記配線基板に設けられ、平面視で前記半導体装置と重なる領域に互いに離間して設けられた複数の第１導体と、
前記複数の第１導体の少なくとも一つを前記半導体装置に接続する接続部材と、
前記配線基板に設けられ、前記半導体装置を介して前記複数の第１導体とは反対側に設けられ、平面視で前記第１導体を覆っている第２導体と、
前記配線基板に設けられ、前記複数の第１導体を介して前記半導体装置とは反対側に設けられ、平面視で前記第１導体を覆っている第３導体と、
前記第２導体と前記第３導体によって挟まれた空間に、前記半導体装置を囲むように導体を用いて形成され、繰り返し構造を有する構造体と、
を備える電子モジュール。
【請求項１０】
請求項９に記載の電子モジュールにおいて、
最上層の前記電子装置は、前記配線基板上に搭載された第２の電子部品を備える電子モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置を配線基板に内蔵した電子装置及び電子モジュールに関する。
【背景技術】
【０００２】
近年の小型携帯電子機器の発展に伴い、高速動作するデジタル回路と無線通信回路が混載した電子装置の利用が拡大している。これら電子機器において、デジタルＬＳＩから発生したノイズが、電源・グラウンドプレーンからなる平行平板を導波路として伝搬することにより、近接する無線回路等へ悪影響を及ぼすことがある。従って、これら電子機器においては、ノイズ遮蔽を施すことが一般的ではあるが、機器の小型化とともにその対策は一層困難となっている。
【０００３】
近年、特定の構造を有する導体パターンを規則的に配置することで、配線基板中の電磁波の伝搬特性を制御できることが明らかになってきている。特に、特定の周波数帯域における電磁波伝搬を抑制するように構成された構造は電磁バンドギャップ構造（以下、ＥＢＧ構造と記載）を呼ばれ、新たなノイズ対策手法として着目されている。
【０００４】
例えば、特許文献１には、シート状の導体プレーンの上方に島状の導体エレメントを規則的に複数配置し、その島状エレメントそれぞれをビアで導体プレーンに接続した、マッシュルーム構造と呼ばれる形態のＥＢＧ構造が示されている。特許文献２、及び特許文献３においては、このようなＥＢＧ構造を配線基板表面に配置し、ＬＳＩからのノイズ遮蔽に適用している例が開示されている。特許文献４においては、デジタルＬＳＩとアナログＬＳＩが実装された配線基板において、ＬＳＩ下部の配線基板中にＥＢＧ構造を配置し、ＬＳＩ間のノイズ遮蔽に適用している例が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許第６２６２４９５号明細書
【特許文献２】特表２００７−５２７６２９号公報
【特許文献３】特表２００７−５３１２５３号公報
【特許文献４】特開２００８−１０８５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、これらの特許文献に開示されたノイズ遮蔽技術には、複数の電源配線を必要とするようなＬＳＩに対しては十分なノイズ遮蔽効果が得られないという問題点がある。この原因は、電源配線層が間隙を隔てて複数の導体パターンから構成されることに起因する。その理由は、導体層に間隙がある場合には導体層を伝搬したノイズがその間隙から放射され、導体層と異なる層や配線基板の外部にノイズが漏洩するためである。また、このようなノイズの漏洩はノイズ源の上下に近接したＬＳＩや回路へ容易にノイズが伝搬する原因にもなる。従って、ＬＳＩを３次元的に配置する際に空間を有効的に利用することが困難であり、携帯電子機器の小型化を妨げるという問題もある。
【０００７】
本発明の目的は、ノイズの遮蔽を十分に行うことができ、かつＬＳＩを３次元的に配置する際に空間を有効的に利用することができる電子装置及び電子モジュールを提供することにある。
【課題を解決するための手段】
【０００８】
本発明によれば、多層の配線層を有する配線基板と、
前記配線基板に内蔵された半導体装置と、
前記配線基板に設けられ、平面視で前記半導体装置と重なる領域に互いに離間して設けられた複数の第１導体と、
前記複数の第１導体の少なくとも一つを前記半導体装置に接続する接続部材と、
前記配線基板に設けられ、前記半導体装置を介して前記複数の第１導体とは反対側に設けられ、平面視で前記第１導体を覆っている第２導体と、
前記配線基板に設けられ、前記複数の第１導体を介して前記半導体装置とは反対側に設けられ、平面視で前記第１導体を覆っている第３導体と、
前記第２導体と前記第３導体によって挟まれた空間に、前記半導体装置を囲むように導体を用いて形成され、繰り返し構造を有する構造体と、
を備える電子装置が提供される。
【０００９】
本発明によれば、複数積層された電子装置を備え、
前記電子装置は、それぞれ
多層の配線層を有する配線基板と、
前記配線基板に内蔵された半導体装置と、
前記配線基板に設けられ、平面視で前記半導体装置と重なる領域に互いに離間して設けられた複数の第１導体と、
前記複数の第１導体の少なくとも一つを前記半導体装置に接続する接続部材と、
前記配線基板に設けられ、前記半導体装置を介して前記複数の第１導体とは反対側に設けられ、平面視で前記第１導体を覆っている第２導体と、
前記配線基板に設けられ、前記複数の第１導体を介して前記半導体装置とは反対側に設けられ、平面視で前記第１導体を覆っている第３導体と、
前記第２導体と前記第３導体によって挟まれた空間に、前記半導体装置を囲むように導体を用いて形成され、繰り返し構造を有する構造体と、
を備える電子モジュールが提供される。
【発明の効果】
【００１０】
本発明によれば、ノイズの遮蔽を十分に行うことができ、かつＬＳＩを３次元的に配置する際に空間を有効的に利用することができる。
【図面の簡単な説明】
【００１１】
【図１】第１の実施形態に係る電子装置の構造を示す図である。
【図２】ＥＢＧの一例を示す図である。
【図３】ＥＢＧの一例を示す図である。
【図４】ＥＢＧの一例を示す図である。
【図５】第２の実施形態に係る電子装置の構造を示す断面図である。
【図６】第３の実施形態に係る電子装置の構造を示す断面図である。
【図７】第４の実施形態に係る電子装置の構造を示す断面図である。
【図８】第５の実施形態に係る電子装置の構造を示す断面図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１３】
（第１の実施形態）
図１（ａ）は、第１の実施の形態である配線基板の断面図であり、図１（ｂ）は第１導体１０６を含む層の上面図である。配線基板１００には、配線基板に内蔵された半導体装置１０３と、複数の第１導体１０６（導体パターン）が配置されている。詳細には、配線基板１００は、コア層１１０の上下それぞれに、配線が設けられている層を複数有している。コア層１１０は、例えばＣｕ、Ａｌ、及びステンレスのいずれかにより形成されているが、これに限定されず、樹脂基板等であってもよい。半導体装置１０３はコア層１１０に配置されているが、コア層１１０には、半導体装置１０３に接続するための配線層が少なくとも一つ設けられている。複数の第１導体１０６は、同一の層（第１の層）に間隙１０５を隔てて配置されている。複数の第１導体１０６は、それぞれビア１２０を介して半導体装置１０３に接続されている。配線基板１００には、第１の領域１０７及び第２の領域１０４が設けられている。第１の領域１０７は３次元的に設けられており、第１導体１０６、第１導体の間隙１０５の少なくとも一部、及び半導体装置１０３を包含している。第２の領域１０４も３次元的に設けられており、第１の領域１０７を平面視で囲んでいる。
【００１４】
また配線基板１００は、第３導体１０１及び第２導体１０２を有している。第３導体１０１及び第２導体１０２の一方は、第１の領域１０７と第２の領域１０４の上側を延在しており、他方は第１の領域１０７と第２の領域１０４の下側を延在している。すなわち第１の領域１０７と第２の領域１０４は、第３導体１０１及び第２導体１０２に挟まれている。
【００１５】
第２の領域１０４においては、第１導体１０６と第３導体１０１との間には、第１導体１０６と同電位の導体エレメント１０８が規則的に配列し、第３導体１０１に対向している。第２の領域１０４には、第１導体１０６と第３導体１０１を導波路として伝搬する電磁波のうち特定の周波数帯域の電磁波を遮断する性質を有するＥＢＧ構造が形成されている。第１導体１０６と同電位の導体層と第２導体１０２との間でも、同様なＥＢＧ構造が第２の領域１０４に形成されている。これらＥＢＧ構造は、導体エレメント１０８を用いて構成されている。
【００１６】
電源プレーンが第１導体１０６に対応しており、グラウンドプレーンが第３導体１０１及び第２導体１０２に対応している場合、半導体装置１０３内部のトランジスタのスイッチングなどによって不要ノイズである電磁波が発生する。ここで第１導体の間隙１０５から漏洩する電磁波は、間隙１０５を覆うように配置された第３導体１０１により遮断され、また電源プレーン（第１導体１０６）とグラウンドプレーン（第２導体１０２）の間を配線基板１００の端部へ向かって伝搬する電磁波は、第２の領域１０４に形成されているＥＢＧ構造によって遮断される。従って、半導体装置１０３の内部から発生するノイズとしての電磁波が基板外部へ漏洩することが抑制される。
【００１７】
電磁ノイズをできるだけ発生源に近いところで遮断して、他のデバイスや回路動作への悪影響を排除するという観点では、第２の領域１０４、第３導体１０１、及び第２導体１０２は、半導体装置１０３にできるだけ近い領域に形成することが望ましく、そのためにはＥＢＧ構造の一部は半導体装置１０３が内蔵されるコア層１１０に形成されることが望ましい。例えばＥＢＧ構造を構成する導体の少なくとも一部は、コア層１１０に設けられた配線層を用いて形成される。
【００１８】
半導体装置１０３は、上下が第３導体１０１と第２導体１０２で覆われ、横方向は第２の領域１０４のＥＢＧ構造で囲われている。このような構造では、半導体装置１０３が発生源となる電磁波の漏洩が抑制されるだけではなく、外部から侵入する電磁ノイズを遮断することもできる。
【００１９】
半導体装置１０３が表面実装される場合、上記と同様の効果を得るためには、半導体装置１０３の側方及び上方を覆うような金属シールドを被せる必要がある。本実施形態では半導体装置１０３の側方への電磁波伝搬をＥＢＧ構造で遮断しており、また半導体装置１０３の上方及び下方への電磁波伝播は、第３導体１０１と第２導体１０２で遮断している。第３導体１０１と第２導体１０２は例えばグラウンドプレーンである。従って、本実子形態のシールド構造は特別な部材を追加する必要がなく、通常のＬＳＩ内蔵基板作製プロセスで実現できる。従って、薄型化や３次元積層化が可能となる点で優れている。
【００２０】
なお、配線基板１００の最上層に位置する配線層、及び最下層に位置する配線層には、それぞれ電極パッド１０９が設けられている。
【００２１】
図２、図３、及び図４の各図には、ＥＢＧ構造の単位セルの具体例を示している。ただしＥＢＧ構造の単位セルは、図２〜図４に示した例に限定されない。
【００２２】
図２に示す例では、いわゆるマッシュルーム型のＥＢＧ構造や類似のＥＢＧ構造の単位セルを示している。これらは、第１導体プレーン２０１、第２導体プレーン２０４、及び導体エレメント２０２から構成される。導体エレメント２０２は島状の導体であり、第２導体プレーン２０４にビアなどの接続部材２０３で接続されている。接続部材２０３はマッシュルームの軸部分に相当し、インダクタンスを形成している。導体エレメント２０２はマッシュルームのヘッドに相当し、第１導体プレーン２０１との間でキャパシタンスを形成する。マッシュルーム型ＥＢＧ構造は、第１導体プレーン２０１と第２導体プレーン２０４の平行平板を、上記したキャパシタンスと上記したインダクタンスからなる直列共振回路でシャントした等価回路で表現することができる。そしてこの直列共振回路の共振周波数が最も減衰が大きいバンドギャップの中心周波数を与える。
【００２３】
図２（ａ）は、図１に示したＥＢＧ構造のユニットセルの層構成を示す断面模式図であり、図２（ｂ）はその斜視図である。図１の第１導体１０６と第３導体１０１は、それぞれ図２の第２導体プレーン２０４と第１導体プレーン２０１に対応する。また、図１の第１導体１０６と第２導体１０２は、それぞれ図２の第１導体プレーン２０１と第２導体プレーン２０４に対応する。図２（ａ），（ｂ）に示す例では、厚さ方向において、第２導体プレーン２０４、導体エレメント２０２、及び第１導体プレーン２０１がこの順に並んでいる。
【００２４】
図２（ｃ）は、導体エレメント２０２と第２導体プレーン２０４の間に第１導体プレーン２０１が配置されたＥＢＧ構造の断面模式図であり、図２（ｄ）はその斜視図である。図２（ｃ），（ｄ）に示す例では、厚さ方向において、第２導体プレーン２０４、第１導体プレーン２０１、及び導体エレメント２０２がこの順に並んでいる。そして接続部材２０３は、第１導体プレーン２０１に設けられた開口を通ることにより、第１導体プレーン２０１との絶縁を確保しつつ、導体エレメント２０２に接続している。
【００２５】
図２（ｅ），（ｆ）に示す例では、図２（ａ），（ｂ）に示す例に加えて、第２導体プレーン２０４は開口部２０６を有している。開口部２０６に平面コイル２０５が形成されている。平面コイル２０５は、第２導体プレーン２０４と接続部材２０３を接続している。すなわち第２導体プレーン２０４は、平面コイル２０５及び接続部材２０３を介して導体エレメント２０２が接続されている。平面コイル２０５によりインダクタンスを増加させることが可能となり、ＥＢＧ構造のユニットセルの小型化やバンドギャップの低周波化に有利である。
【００２６】
図３は、図２（ａ）及び（ｃ）に示した例に類似しているが、島状の導体エレメント２０２の代わりにらせん状の導体エレメント３０２を有している構造、いわゆるオープンスタブ型のＥＢＧ構造やそれに類似の構造を示している。導体エレメント３０２は対向する第１導体プレーン３０１と電気的に結合したマイクロストリップ線路であり、その一端はオープン端となっており、オープンスタブとして機能する。図３（ａ）及び（ｂ）は、それぞれ導体エレメント３０２が第１導体プレーン３０１と第２導体プレーン３０４との間に配置された構造の断面模式図と斜視図である。また、図３（ｃ）及び（ｄ）は、それぞれ第１導体プレーン３０１が導体エレメント３０２と第２導体プレーン３０４との間に配置された構造の断面模式図と斜視図である。やはり、第１導体プレーン３０１及び第２導体プレーン３０４が、電源プレーン及びグラウンドプレーンに対応する。
【００２７】
図４は、第１導体プレーン４０１の中に形成されたらせん状の導体エレメント４０３が第２導体プレーン４０２に対向している。この構造はＥＢＧ構造を構成するために必要な層数を削減できる点で優れている。やはり、第１導体プレーン４０１及び第２導体プレーン４０２が、電源プレーン及びグラウンドプレーンに対応する。
【００２８】
なお、ＥＢＧ構造の少なくとも一部が配線基板１００のコア層１１０に形成されるという意味は、例えば上記した第１導体プレーン２０１、３０１、４０１、第２導体プレーン２０４、３０４、４０２、導体エレメント２０２、３０２、４０３のいずれかひとつ以上がコア層１１０の導体を使って形成されているということである。
【００２９】
また、第１導体プレーン、第２導体プレーン、導体エレメントの相対的関係が変わらなければ、上下逆の構造でも同様の効果がある。
【００３０】
ここで、ＥＢＧ構造の単位セルは一つのみ設けられていてもよいし、複数繰り返し設けられていてもよい。ここで「繰り返し」単位セルを配置する場合、互いに隣り合う単位セルにおいて、同一の接続部材の間隔（中心間距離）が、対象にしている電磁波の波長λの１／２以内となるようにするのが好ましい。また「繰り返し」には、いずれかの単位セルにおいて構成の一部が欠落している場合も含まれる。また単位セルが２次元配列を有している場合には、「繰り返し」には単位セルが部分的に欠落している場合も含まれる。また「周期的」には、一部の単位セルにおいて構成要素の一部がずれている場合や、一部の単位セルそのものの配置がずれている場合も含まれる。すなわち厳密な意味での周期性が崩れた場合においても、単位セルが繰り返し配置されている場合には、メタマテリアルとしての特性を得ることができるため、「周期性」にはある程度の欠陥が許容される。なおこれらの欠陥が生じる要因としては、単位セル間に配線やビア、接続部材を通す場合、既存の配線レイアウトや基板間接続構造にメタマテリアル構造を追加する場合において既存のビアやパターン、接続部材によって単位セルが配置できない場合、製造誤差、及び既存のビアやパターン、接続部材を単位セルの一部として用いる場合などが考えられる。
【００３１】
（第２の実施形態）
図５は、コアレス基板にＬＳＩを内蔵したＬＳＩ内蔵基板へ本発明を適用した例である。このコアレス基板にはＬＳＩ５０１が内蔵されている。そしてグラウンドプレーン５０４、５０５がＬＳＩ５０１及び電源プレーン５０３の間隙５０２を上下に覆っている。また、ＬＳＩ５０１の側方、ＬＳＩ５０１が内蔵されるコア層相当の層５０７には、ＬＳＩ５０１が設けられている。そして電源プレーン５０３とグラウンドプレーン５０４、５０５との間には、ＥＢＧ構造５０６が形成されている。このＥＢＧ構造５０６は、例えばマッシュルーム型である。コアレス基板では、ＬＳＩが埋め込まれている層のＬＳＩ以外の領域もレイアウトが比較的自由な配線層として利用できるため、ＥＢＧ構造５０６を容易に形成できる。また、一般的な基板よりも基板全体の薄型化が可能であり、モジュールや機器の小型・薄型化に有利である。
【００３２】
（第３の実施形態）
図６は、複数のＬＳＩが内蔵された基板６００へ本発明を適用した例を示す断面模式図である。基板６００には、ＬＳＩ６０１、６０２が、例えばフェイスダウンで内蔵されており、電源プレーン６０６の間隙６０３、６０４を、グラウンドプレーン６０８，６０９が覆っている。ＬＳＩ６０１，６０２は平面視で互いに離間しており、また基板６００の厚さ方向において少なくとも一部が重なっている。本図に示す例では、厚さ方向においてＬＳＩ６０１，６０２の一方は他方に完全に重なっている。またＥＢＧ構造６０７がＬＳＩ６０１、６０２の側方に形成されており、基板６００の端部への不要電磁波の伝搬や基板６００の端部からの漏洩を抑制している。ＥＢＧ構造６０７は、図６中の上方のグラウンドプレーン６０８とはマッシュルーム型のＥＢＧ構造を構成し、図６中の下方のグラウンドプレーン６０９とはオープンスタブ型ＥＢＧ構造を形成している。平面視でＬＳＩ６０１及び６０２の間を仕切るようにＥＢＧ構造６０７の一部が形成されている。このため、近接配置されたＬＳＩ６０１，６０２同士の電磁干渉を抑制することができ、結果として小型化と低電圧動作の両立に優れる。
【００３３】
（第４の実施形態）
図７は、金属コアを用いた基板へ本発明を適用した例を示す断面図である。基板に内蔵されたＬＳＩ７０２はグラウンドプレーン７０４と金属コア７０７で覆われており、ＬＳＩ７０２の側方にＬＳＩ７０２を囲うようにＥＢＧ構造７０６が形成されている。グラウンドプレーン７０４は、図４で示したようならせん状の導体エレメントがその一部の領域に形成された構造であり、電源プレーン７０５に対向している。また、同じくグラウンドプレーン７０４と接続される金属コア７０７表面にマッシュルーム構造が形成され、そのマッシュルームのヘッドは電源プレーン７０５に対向した構造となっている。金属コアへのＥＢＧ構造の形成方法は、印刷法、めっき法、シート積層などで導体エレメントなどをビルドアップ形成する方法であってもよいし、エッチングにより金属コア表面に所望のパターンを形成する方法であってもよい。ＬＳＩ７０２から発生するノイズは基板端や基板表面へ伝搬することは抑制されるために、他のＬＳＩ７０１をＬＳＩ７０２に対して３次元的に実装しても、ＬＳＩ７０１がＬＳＩ７０２からのノイズの悪影響をうけない。したがって、複数の電子部品（受動部品７０３なども含む）を３次元的に実装することが可能になり、その結果、小型モジュールが実現可能となる。
【００３４】
（第５の実施形態）
図８は、本発明を半導体パッケージへ適用した例を示す断面図である。Ｃｕ支持板８０６上にフェイスアップで薄化したＬＳＩ８０１が接着され、さらにその上に複数の配線層がビルドアップ形成された構造となっている。図７と同様に、Ｃｕ支持板８０６表面に、Ｃｕ支持板８０６を構成要素の一部としてＥＢＧ構造が形成されている。このため、Ｃｕ支持板表面を伝播して漏洩する電磁波を遮断する。更に、グラウンドプレーン８０４がＬＳＩ８０１と電源プレーン８０３の間隙８０２を覆い、電源プレーン８０３との間に領域８０５に例示するようにＥＢＧ構造が形成されている。ＬＳＩ内蔵技術を用いた半導体パッケージにおいても応用可能である。
【００３５】
上記した各実施形態は、ＬＳＩ内蔵基板単体で完全な電磁波シールド効果を有する構造を実現するものである。厚さ方向の不要電磁波伝搬に関しては、マザーポードなどへＬＳＩ内蔵基板が実装された状態において、同様の効果を実現することも可能である。例えば、ＬＳＩ内蔵基板内部では、電源プレーンの間隙をグラウンドプレーンで覆わない構造であっても、マザーボードへ実装した状態でその間隙からの漏洩電磁波を遮断するようにマザーボード側のグラウンドプレーンを配置することでも同様の効果が得られる。
【００３６】
なお、本発明はＬＳＩ内蔵基板やそれらを用いたモジュール、特にデジタル回路とアナログ回路が密に混載した無線通信機器に適用できる。例えば、上記したＬＳＩ内蔵基板を互いに重ねてモジュール化してもよい。この場合において、最上層のＬＳＩ内蔵基板の上に第２の電子部品を搭載した構造（例えば図７）にしてもよい。また、半導体パッケージにも適用可能である。
【００３７】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【符号の説明】
【００３８】
１００ 配線基板
１０１ 第３導体
１０２ 第２導体
１０３ 半導体装置
１０４ 第２の領域
１０５ 間隙
１０６ 第１導体
１０７ 第１の領域
１０８ 導体エレメント
１０９ 電極パッド
１１０ コア層
１２０ ビア
２０１ 第１導体プレーン
２０２ 導体エレメント
２０３ 接続部材
２０４ 第２導体プレーン
２０５ 平面コイル
２０６ 開口部
３０１ 第１導体プレーン
３０２ 導体エレメント
３０３ 接続部材
３０４ 第２導体プレーン
４０１ 第１導体プレーン
４０２ 第２導体プレーン
４０３ 導体エレメント
５０１ ＬＳＩ
５０２ 間隙
５０３ 電源プレーン
５０４ グラウンドプレーン
５０５ グラウンドプレーン
５０６ ＥＢＧ構造
５０７ 層
６００ 基板
６０１ ＬＳＩ
６０２ ＬＳＩ
６０３ 間隙
６０４ 間隙
６０６ 電源プレーン
６０７ ＥＢＧ構造
６０８ グラウンドプレーン
６０９ グラウンドプレーン
７０１ ＬＳＩ
７０２ ＬＳＩ
７０３ 受動部品
７０４ グラウンドプレーン
７０５ 電源プレーン
７０６ ＥＢＧ構造
７０７ 金属コア
８０１ ＬＳＩ
８０２ 間隙
８０３ 電源プレーン
８０４ グラウンドプレーン
８０５ 領域
８０６ Ｃｕ支持板
【図１】
2012060056.tif 000003
【図２】
2012060056.tif 000004
【図３】
2012060056.tif 000005
【図４】
2012060056.tif 000006
【図５】
2012060056.tif 000007
【図６】
2012060056.tif 000008
【図７】
2012060056.tif 000009
【図８】
2012060056.tif 000010