(57)【要約】【課題】読み出し動作の信頼性が高い不揮発性半導体記憶装置、及び読み出し電圧検出方法を提供する。【解決手段】不揮発性半導体記憶装置１００は、自装置の外部から第１データを取得するデータ入力バッファ１０２と、印加された電圧の電圧値に応じて第２データを出力する複数のメモリセルを有するＮＡＮＤメモリセルアレイ１０８と、選択されたページに属するメモリセルに電圧値が順次変化する電圧を印加するワード線電圧制御回路１０７と、メモリセルから取得した第２データのエラーを検出するエラー検出回路１０４と、メモリセルから第２データを出力させるための読み出し電圧の最適値をエラーが検出された際にメモリセルに印加されていた電圧の電圧値に基づいて検出するワード線電圧補正回路１０６と、最適値を表すコードを自装置の外部に出力するデータ出力バッファ１１１とを備える。【選択図】図１
2012133832.tif 000002
【特許請求の範囲】
【請求項１】
自装置の外部から第１データを取得する取得部と、
印加された電圧の電圧値に応じて、第２データを出力する複数のメモリセルを有するメモリセルアレイと、
前記取得部が前記第１データを取得した際、選択されたページに属する前記メモリセルに、電圧値が順次変化する電圧を印加する電圧制御回路と、
前記メモリセルから第２データを取得し、取得した第２データにおけるエラーを検出するエラー検出回路と、
前記メモリセルから第２データを出力させるための読み出し電圧の最適値を、前記エラーが検出された際に前記メモリセルに印加されていた電圧の電圧値に基づいて検出する最適値検出回路と、
前記最適値を表すコードを自装置の外部に出力する出力部と、
を備えることを特徴とする不揮発性半導体記憶装置。
【請求項２】
前記電圧制御回路は、前記第１データが表す前記コードに応じた電圧値の電圧を、前記メモリセルに印加することで、該メモリセルから第２データを出力させることを特徴とする請求項１に記載の不揮発性半導体記憶装置。
【請求項３】
前記メモリセルアレイは、前記コードをページ毎に記憶することを特徴とする請求項２に記載の不揮発性半導体記憶装置。
【請求項４】
前記最適値検出回路は、前記第２データに前記エラーが検出されていない電圧値が複数ある場合、該複数の電圧値の中央値を前記最適値とすることを特徴とする請求項１から請求項３のいずれか１つに記載の不揮発性半導体記憶装置。
【請求項５】
不揮発性半導体記憶装置における読み出し電圧の最適値を検出するための読み出し電圧検出方法であって、
取得部が、自装置の外部から第１データを取得するステップと、
電圧制御回路が、前記取得部が前記第１データを取得した際、印加された電圧の電圧値に応じて第２データを出力する複数のメモリセルから選択されたページに属する前記メモリセルに、電圧値が順次変化する電圧を印加するステップと、
エラー検出回路が、前記メモリセルから第２データを取得し、取得した第２データにおけるエラーを検出するステップと、
最適値検出回路が、前記メモリセルから第２データを出力させるための読み出し電圧の最適値を、前記エラーが検出された際に前記メモリセルに印加されていた電圧の電圧値に基づいて検出するステップと、
出力部が、前記最適値を表すコードを自装置の外部に出力するステップと、
を有することを特徴とする読み出し電圧検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性半導体記憶装置、及び読み出し電圧検出方法に関する。
【背景技術】
【０００２】
半導体メモリと、読み出し電圧を補正するための電圧補正値を記憶する補正電圧記憶回路と、この補正電圧記憶回路から電圧補正値を読み出し、読み出した電圧補正値に基づいて半導体メモリの読み出し動作を実行するコントローラとを具備する半導体記憶装置が、特許文献１に開示されている。
【０００３】
出荷前、特許文献１に開示された半導体記憶装置では、プログラム（Ｐｒｏｇｒａｍ）及びイレーズ（Ｅｒａｓｅ）のそれぞれの閾値電圧の分布が、メモリテスタ等により外部から装置（チップ）毎に測定される。また、これら測定された閾値電圧に基づいて、読み出し電圧の最適値が装置毎に算出される。また、特許文献１に開示された半導体記憶装置は、読み出し電圧を補正するための電圧補正値を、内部の記憶回路に記憶する。さらに、出荷後、特許文献１に開示された半導体記憶装置は、出荷前に記憶した電圧補正値によって装置毎に補正された読み出し電圧により、読み出し動作を実行する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−６６４６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に開示された半導体記憶装置は、閾値電圧の分布が出荷後に変化しても、出荷前に記憶した電圧補正値に基づく読み出し電圧によって読み出し動作を実行するので、リードエラー（リードディスターブ等）が発生する場合があり、読み出し動作の信頼性が低いという問題があった。また、特許文献１に開示された半導体記憶装置は、装置（チップ）毎に定められた電圧補正値を用いているため、読み出し電圧の補正が粗く、読み出し動作の信頼性が低いという問題があった。
【０００６】
本発明は、前記の点に鑑みてなされたものであり、読み出し動作の信頼性が高い不揮発性半導体記憶装置、及び読み出し電圧検出方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、上記の課題を解決するためになされたものであり、自装置の外部から第１データを取得する取得部と、印加された電圧の電圧値に応じて、第２データを出力する複数のメモリセルを有するメモリセルアレイと、前記取得部が前記第１データを取得した際、選択されたページに属する前記メモリセルに、電圧値が順次変化する電圧を印加する電圧制御回路と、前記メモリセルから第２データを取得し、取得した第２データにおけるエラーを検出するエラー検出回路と、前記メモリセルから第２データを出力させるための読み出し電圧の最適値を、前記エラーが検出された際に前記メモリセルに印加されていた電圧の電圧値に基づいて検出する最適値検出回路と、前記最適値を表すコードを自装置の外部に出力する出力部と、を備えることを特徴とする不揮発性半導体記憶装置である。
この構成により、不揮発性半導体記憶装置は、読み出し電圧の最適値をページ毎に検出し、この最適値により読み出し動作を実行するので、読み出し動作の信頼性を高くすることができる。
【発明の効果】
【０００８】
本発明によれば、不揮発性半導体記憶装置は、ページ毎に検出した読み出し電圧の最適値により、読み出し動作の信頼性を高くすることができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の一実施形態における、不揮発性半導体記憶装置の構成を表すブロック図である。
【図２】本発明の一実施形態における、ワード線電圧補正回路の出力と、電圧補正値との関係を示す表である。
【図３】本発明の一実施形態における、読み出し電圧と、電圧補正値と、リードエラーとの関係を示す表である。
【図４】本発明の一実施形態における、ＮＡＮＤメモリセルアレイの閾値電圧の分布をページ毎に表す図である。
【図５】本発明の一実施形態における、読み出し電圧を表すコードと電圧補正値との関係の一例を、ページ毎に示す表である。
【図６】本発明の一実施形態における、ＶＲＥＡＤサーチモードにおける動作手順を表すフローチャートである。
【図７】本発明の一実施形態における、拡張リードモードにおける動作手順を表すフローチャートである。
【発明を実施するための形態】
【００１０】
本発明の実施形態について図面を参照して詳細に説明する。図１には、不揮発性半導体記憶装置の構成が、ブロック図により表されている。不揮発性半導体記憶装置１００は、ＮＡＮＤメモリセルアレイ１０８にデータを記憶する。不揮発性半導体記憶装置１００は、アドレスデコータ（不図示）により選択されたページの読み出し電圧（ワード線電圧）の最適値を検出し、電圧補正値により最適化した読み出し電圧を表すコードを外部に出力する。また、不揮発性半導体記憶装置１００は、外部から入力されたコードが表す電圧補正値により読み出し電圧（ワード線電圧）を最適化し、最適化した読み出し電圧により読み出し動作を実行する。
【００１１】
不揮発性半導体記憶装置１００は、ＤＱ−ＰＡＤ１０１と、データ入力バッファ１０２と、コマンドデコーダ１０３と、エラー検出回路１０４と、カウンタ１０５と、ワード線電圧補正回路１０６と、ワード線電圧制御回路１０７と、ＮＡＮＤメモリセルアレイ１０８と、Ｘデコーダ１０９と、ページバッファ１１０と、データ出力バッファ１１１とを備える。
【００１２】
ＤＱ−ＰＡＤ１０１は、不揮発性半導体記憶装置１００の外部からデータを取得し、取得したデータをＤＱ［７：０］信号として、データ入力バッファ１０２に出力する。ＤＱ−ＰＡＤ１０１は、データ出力バッファ１１１からデータを取得し、取得したデータを不揮発性半導体記憶装置１００の外部に出力する。
【００１３】
データ入力バッファ１０２は、ＤＱ［７：０］信号を取得し、取得したデータをＤＩＤＡＴＡ［７：０］信号として、コマンドデコーダ１０３及びワード線電圧補正回路１０６に出力する。
【００１４】
コマンドデコーダ１０３は、ＤＩＤＡＴＡ［７：０］信号を取得し、取得したＤＩＤＡＴＡ［７：０］信号をデコードすることによりコマンドを認識する。コマンドは、例えば、不揮発性半導体記憶装置１００の動作モードを表す。
【００１５】
動作モードには、コマンドにより指定されたページの読み出し電圧（ＶＲＥＡＤ）の最適値を検出し、電圧補正値により最適化された読み出し電圧を表すコードを外部に出力するモード（以下、「ＶＲＥＡＤサーチモード」という）がある。ＶＲＥＡＤサーチモードにおける動作手順については、図６を用いて後述する。
【００１６】
また、動作モードには、外部から入力されたコードが表す電圧補正値によりワード線電圧を最適化し、最適化した読み出し電圧により読み出し動作を実行するモード（以下、「拡張リードモード」という）がある。拡張リードモードにおける動作手順については、図７を用いて後述する。
【００１７】
コマンドデコーダ１０３は、認識したコマンドに基づいて、不揮発性半導体記憶装置１００の各ブロックを制御するための制御信号を出力する。制御信号には、ＶＲＩＮＰＵＴ信号と、ＶＲＳＥＡＲＣＨ信号とがある。
【００１８】
ＶＲＳＥＡＲＣＨ信号は、ＶＲＥＡＤサーチモードにおける動作を各ブロックに実行させるためのフラグ信号である。ＶＲＳＥＡＲＣＨ信号は、エラー検出回路１０４とカウンタ１０５とに出力される。また、ＶＲＩＮＰＵＴ信号は、拡張リードモードにおける動作を各ブロックに実行させるためのフラグ信号である。ＶＲＩＮＰＵＴ信号は、ワード線電圧補正回路１０６に出力される。
【００１９】
エラー検出回路１０４は、ＮＡＮＤメモリセルアレイ１０８のメモリセルに印加された電圧に応じてページバッファ１１０が読み出したデータを、ページ毎にページバッファ１１０を介して取得する。また、エラー検出回路１０４は、取得したデータ（ＲＤＤＡＴＡ［ｎ：０］信号、ｎは（ページ数−１））におけるリードエラーをページ毎に検出する。エラー検出回路１０４は、例えば、ＥＣＣ（Ｅｒｒｏｒ Ｃｈｅｃｋ ａｎｄ Ｃｏｒｒｅｃｔ）回路である。
【００２０】
エラー検出回路１０４は、リードエラーが検出されたか否かを表す信号（以下、「ＲＤＥＲＲ信号」という）を、ワード線電圧制御回路１０７に出力する。リードエラーが検出された場合、エラー検出回路１０４は、ＲＤＥＲＲ信号の値を１とする。一方、リードエラーが検出されていない場合、エラー検出回路１０４は、ＲＤＥＲＲ信号の値を０とする。
【００２１】
カウンタ１０５には、ＶＲＳＥＡＲＣＨ信号が入力される。カウンタ１０５は、ＶＲＳＥＡＲＣＨ信号に基づいてカウンタ値を生成し、生成したカウンタ値をＣＮＴＯＵＴ［３：０］信号として、ワード線電圧補正回路１０６に出力する。
【００２２】
ワード線電圧補正回路１０６には、ＶＲＩＮＰＵＴ信号と、ＲＤＥＲＲ信号と、ＣＮＴＯＵＴ［３：０］信号と、ＤＩＤＡＴＡ［７：０］とが入力される。ワード線電圧補正回路１０６は、ＶＲＳＥＡＲＣＨ信号の値が１である場合、ＶＲＥＡＤサーチモードで動作する。
【００２３】
ＶＲＥＡＤサーチモードにおいて、ワード線電圧補正回路１０６は、リードエラーが検出されたか否かを、ＲＤＥＲＲ信号に基づいて検出する。また、ワード線電圧補正回路１０６は、ワード電圧制御回路１０７から読み出し電圧（ＶＲＥＡＤ）を出力させるためのＶＲＣＯＤＥ［３：０］信号を、ワード電圧制御回路１０７に出力する。
【００２４】
図２には、ワード線電圧補正回路の出力と、電圧補正値との関係が表されている。ＶＲＣＯＤＥ［３：０］信号が値００００である場合、電圧補正値（ΔＶＲＥＡＤ）は、０．００［Ｖ］である。この場合、電圧補正値が０．００［Ｖ］であるため、読み出し電圧（ＶＲＥＡＤ）はデフォルト値である。
【００２５】
また、ＶＲＣＯＤＥ［３：０］信号が値０００１である場合、電圧補正値（ΔＶＲＥＡＤ）は、０．０５［Ｖ］である。以下、ＶＲＣＯＤＥ［３：０］信号が値０１１１まで１増加するごとに、電圧補正値は０．０５［Ｖ］増加する。一方、ＶＲＣＯＤＥ［３：０］信号が値１０００である場合、電圧補正値（ΔＶＲＥＡＤ）は、−０．０５［Ｖ］である。以下、ＶＲＣＯＤＥ［３：０］信号が値１１１１まで１増加するごとに、電圧補正値は０．０５［Ｖ］減少する。
【００２６】
ワード線電圧補正回路１０６は、リードエラーが検出された際にワード線電圧制御回路１０７に出力していたＶＲＣＯＤＥ［３：０］信号、すなわち、ＮＡＮＤメモリセルアレイ１０８のメモリセルに印加されていた読み出し電圧の電圧値に基づいて、読み出し電圧（ワード線電圧）の最適値を検出する。ここで、ワード線電圧補正回路１０６は、カウントアップにより順次変化するＣＮＴＯＵＴ［３：０］信号と値が等しいＶＲＣＯＤＥ［３：０］信号を出力する。また、ワード線電圧補正回路１０６は、ＤＩＤＡＴＡ［７：０］信号が表すページを、ワード線電圧制御回路１０７に通知する。
【００２７】
図３には、読み出し電圧と、電圧補正値と、リードエラーとの関係が示されている。ＶＲＥＡＤサーチモードにおいて、ワード線電圧補正回路１０６は、データにリードエラーが検出されていない電圧値が複数ある場合、これら複数の電圧値の中央値を、読み出し電圧の最適値とする。図３では、データにリードエラーが検出されていない読み出し電圧値（ＶＲＣＯＤＥ）、すなわち、値が０であるＲＤＥＲＲに対応する読み出し電圧値は、「１０１０」、「１０１１」及び「１１００」の３つある。この３つのうち、ワード線電圧補正回路１０６は、中央値である（最もマージンがある）「１０１１」を、読み出し電圧の最適値と定める。
【００２８】
図４には、ＮＡＮＤメモリセルアレイの閾値電圧の分布が、ページ毎に表されている。ここで、横軸はメモリセルに印加された電圧の電圧値を表す。イレーズの閾値電圧（イレーズレベルの閾値）が読み出し電圧（リード電圧）に比べ高くなっている場合、リードエラーが発生する。また、プログラムの閾値電圧（プログラムレベルの閾値）が読み出し電圧に比べ低くなっている場合、リードエラーが発生する。したがって、読み出し電圧の最適値は、プログラムの閾値電圧とイレーズの閾値電圧との間の電圧値のうち、中央値である（最もマージンがある）電圧値とする。
【００２９】
図４では、ページ０におけるプログラム及びイレーズの閾値電圧は、読み出し電圧のデフォルト値（ＶＲＥＡＤ（デフォルト））に対して、十分マージンを持っているので、データにリードエラーは発生しない。この場合、ワード線電圧補正回路１０６は、読み出し電圧値（ＶＲＣＯＤＥ）を００００とする。
【００３０】
また、ページ１におけるイレーズの閾値電圧は、読み出し電圧のデフォルト値に比べ高くなっているので、リードエラーが発生する。この場合、ワード線電圧補正回路１０６は、データにリードエラーが検出されていない複数の電圧値の中央値から、読み出し電圧のデフォルト値を減算した値を、電圧補正値（正値）とする。
【００３１】
また、ページ２におけるプログラムの閾値電圧は、読み出し電圧のデフォルト値に比べ低くなっているので、リードエラーが発生する。この場合、ワード線電圧補正回路１０６は、データにリードエラーが検出されていない複数の電圧値の中央値から、読み出し電圧のデフォルト値を減算した値を、電圧補正値（負値）とする。
【００３２】
ワード線電圧補正回路１０６は、電圧補正値（ΔＶＲＥＡＤ）により定まる読み出し電圧（ＶＲＥＡＤ）を表すコード（ＶＲＣＯＤＥ［３：０］）を、ＤＯＤＡＴＡ［７：０］信号として、データ出力バッファ１１１にページ毎に出力する。
【００３３】
図５には、読み出し電圧を表すコードと電圧補正値との関係の一例が、ページ毎に示されている。図５では、ページ０，３，４，ｎのそれぞれからデータを読み出す際にメモリセルに印加される読み出し電圧を表すコード（ＶＲＣＯＤＥ［３：０］）は、００００（デフォルト値）と定められている。また、ページ１からデータを読み出す際にメモリセルに印加される読み出し電圧を表すコードは、００１１と定められている。また、ページ２からデータを読み出す際にメモリセルに印加される読み出し電圧を表すコードは、１０１１と定められている。また、ページ５からデータを読み出す際にメモリセルに印加される読み出し電圧を表すコードは、１１１１と定められている。また、ページ（ｎ−１）からデータを読み出す際にメモリセルに印加される読み出し電圧を表すコードは、０００１と定められている。なお、これらのコードは、不揮発性半導体記憶装置１００の外部にあるコントローラ及びＲＡＭなどにより管理される。また、電源遮断時には、上記コントローラにより、ＮＡＮＤメモリセルアレイ１０８のスペア領域などに格納される。
【００３４】
図１に戻り、不揮発性半導体記憶装置の構成の説明を続ける。ワード線電圧補正回路１０６は、ＶＲＩＮＰＵＴ信号が入力されている場合、拡張リードモードで動作する。拡張リードモードにおいて、ワード線電圧補正回路１０６は、自装置の外部から指定された読み出し電圧を表すコードとして、ＤＩＤＡＴＡ［７：０］信号を取得する。ワード線電圧補正回路１０６は、取得したＤＩＤＡＴＡ［７：０］信号に応じた読み出し電圧を表すＶＲＣＯＤＥ［３：０］信号を、ワード線電圧制御回路１０７に出力する。
【００３５】
ワード線電圧制御回路１０７には、ＶＲＣＯＤＥ［３：０］信号が入力される。ワード線電圧制御回路１０７は、ＶＲＣＯＤＥ［３：０］信号に応じて、複数のワード線による読み出し電圧を制御する。ワード線電圧制御回路１０７は、ワード線電圧補正回路１０６から通知されたページに属するメモリセルに、ＶＲＣＯＤＥ［３：０］信号に応じた電圧値の読み出し電圧（ＶＲＥＡＤ）を印加する。
【００３６】
Ｘデコーダ１０９は、ワード線電圧制御回路１０７に通知されたページに属するメモリセルに接続されたワード線を選択する。
ＮＡＮＤメモリセルアレイ１０８は、複数のメモリセルを有する。メモリセルは、印加された電圧値に応じて、メモリセルにデータを記憶（プログラム）し、メモリセルからデータを消去（イレーズ）し、又はメモリセルからデータを出力する（図４を参照）。
【００３７】
ＶＲＥＡＤサーチモードにおいて、ＮＡＮＤメモリセルアレイ１０８は、データ出力バッファ１１１を介して読み出し電圧値を表すコード（ＶＲＣＯＤＥ［３：０］）を、自装置の外部に通知する。また、自装置の外部に通知された読み出し電圧値を表すコード（ＶＲＣＯＤＥ［３：０］）は、拡張リードモードにおいてデータが読み出される際に、読み出し電圧を補正するために使用される。
【００３８】
ページバッファ１１０は、ＮＡＮＤメモリセルアレイ１０８の複数のメモリセルから出力されたデータを記憶し、記憶したデータをページ毎にＲＤＤＡＴＡ［ｎ：０］信号としてエラー検出回路１０４及びデータ出力バッファ１１１に出力する。
【００３９】
データ出力バッファ１１１には、ワード線電圧補正回路１０６からＤＯＤＡＴＡ［７：０］信号が入力される。データ出力バッファ１１１は、入力されたＤＯＤＡＴＡ［７：０］信号をＤＱ−ＰＡＤ１０１に転送する。また、データ出力バッファ１１１には、ページバッファ１１０からＲＤＤＡＴＡ［ｎ：０］信号が入力される。データ出力バッファ１１１は、入力されたＲＤＤＡＴＡ［ｎ：０］信号をＤＱ−ＰＡＤ１０１に転送する。
【００４０】
次に、不揮発性半導体記憶装置の動作手順について説明する。
図６は、ＶＲＥＡＤサーチモードにおける動作手順を表すフローチャートである。まず、コマンドデコーダ１０３（図１を参照）は、ＤＩＤＡＴＡ［７：０］信号をデコードし、ＶＲＥＡＤサーチモードを実行するためのコマンドを認識したとする。コマンドデコーダ１０３は、値が１であるＶＲＳＥＡＲＣＨ信号をカウンタ１０５に出力する。また、カウンタ１０５は、ＶＲＳＥＡＲＣＨ信号に基づいてカウンタ値を生成し、生成したカウンタ値をＣＮＴＯＵＴ［３：０］信号として、ワード線電圧補正回路１０６に出力する。ここで、カウンタ１０５は、ＣＮＴＯＵＴ［３：０］信号を値０からカウントアップする（ステップＳ１）。
【００４１】
ワード線電圧補正回路１０６（図１を参照）は、ＣＮＴＯＵＴ［３：０］信号と値が等しいＶＲＣＯＤＥ［３：０］信号を、ワード電圧制御回路１０７に出力する。また、ワード線電圧制御回路１０７は、コマンドデコーダ１０３がコマンドを取得した際、アドレスデコーダ（不図示）により選択されたページに属するメモリセルに、値が順次変化するＶＲＣＯＤＥ［３：０］信号に応じた読み出し電圧（ＶＲＥＡＤ）を印加する。これにより、ＮＡＮＤメモリセルアレイ１０８は、電圧が印加されたメモリセルからデータを出力する。
【００４２】
エラー検出回路１０４は、ＮＡＮＤメモリセルアレイ１０８のメモリセルに印加された電圧に応じてページバッファ１１０が読み出したデータを、ページ毎にページバッファ１１０を介して取得し、取得したデータにおけるリードエラーを検出する。リードエラーを検出した場合、エラー検出回路１０４は、ＲＤＥＲＲ信号の値を１とする。一方、リードエラーを検出していない場合、エラー検出回路１０４は、ＲＤＥＲＲ信号の値を０とする。ワード線電圧補正回路１０６は、リードエラーが検出されたか否かを、ＲＤＥＲＲ信号に基づいて検出する（ステップＳ２）。
【００４３】
ワード線電圧補正回路１０６は、ＣＮＴＯＵＴ［３：０］信号の値が、予め定められた最大値（ＭＡＸ）と等しいか否かを判定する（ステップＳ３）。
ＣＮＴＯＵＴ［３：０］信号の値が、最大値（ＭＡＸ）と等しい場合（ステップＳ３−ＹＥＳ）、ワード線電圧補正回路１０６は、読み出し電圧（ＶＲＣＯＤＥ［３：０］）の最適値を定める。また、ワード線電圧補正回路１０６は、最適値として定めた読み出し電圧を表すコード（ＶＲＣＯＤＥ［３：０］）を、ＤＯＤＡＴＡ［７：０］信号として、データ出力バッファ１１１にページ毎に出力する。図３に示した例では、ＶＲＣＯＤＥ［３：０］の値は１０１１（＝Ｂｈ）である。
【００４４】
ＤＱ−ＰＡＤ１０１は、データ出力バッファ１１１からＤＯＤＡＴＡ［７：０］を取得し、取得したＤＯＤＡＴＡ［７：０］信号を不揮発性半導体記憶装置１００の外部に出力する（ステップＳ４）。
コマンドデコーダ１０３は、値が０であるＶＲＳＥＡＲＣＨ信号をカウンタ１０５に出力する（ステップＳ５）。
【００４５】
一方、ステップＳ３において、ＣＮＴＯＵＴ［３：０］信号の値が、最大値（ＭＡＸ）と等しくない場合（ステップＳ３−ＮＯ）、カウンタ１０５には、ＣＮＴＯＵＴ［３：０］信号の値に１を加算（カウントアップ）して、加算後のＣＮＴＯＵＴ［３：０］信号をワード線電圧補正回路１０６に出力する（ステップＳ６）。そして、不揮発性半導体記憶装置１００の各ブロックにおける処理は、ステップＳ２に戻る。
【００４６】
図７は、拡張リードモードにおける動作手順を表すフローチャートである。まず、コマンドデコーダ１０３（図１を参照）は、ＤＩＤＡＴＡ［７：０］信号をデコードし、拡張リードモードを実行するためのコマンドを認識したとする。さらに、読み出し電圧を表すコード（ＶＲＣＯＤＥ［３：０］）が、自装置の外部からＤＱ−ＰＡＤ１０１を介して入力されたとする（ステップＳａ１）。
【００４７】
コマンドデコーダ１０３は、値が１であるＶＲＩＮＰＵＴ信号を、ワード線電圧補正回路１０６に出力する。また、ワード線電圧補正回路１０６は、自装置の外部から入力された読み出し電圧を表すコードとして、ＤＩＤＡＴＡ［７：０］信号を取得する。そして、ワード線電圧補正回路１０６は、取得したＤＩＤＡＴＡ［７：０］信号に応じたＶＲＣＯＤＥ［３：０］信号を、ワード線電圧制御回路１０７に出力する（ステップＳａ２）。
【００４８】
ワード線電圧制御回路１０７は、ワード線電圧補正回路１０６から通知されたページに属するメモリセルに、ＶＲＣＯＤＥ［３：０］信号に応じた読み出し電圧（ＶＲＥＡＤ）を印加する。これにより、ＮＡＮＤメモリセルアレイ１０８は、電圧が印加されたメモリセルからデータを出力する（ステップＳａ３）。
また、コマンドデコーダ１０３は、値が０であるＶＲＩＮＰＵＴ信号を、ワード線電圧補正回路１０６に出力する（ステップＳａ４）。
【００４９】
以上のように、不揮発性半導体記憶装置１００は、自装置の外部から第１データを取得するＤＱ−ＰＡＤ１０１、データ入力バッファ１０２、及びコマンドデコーダ１０３と、印加された電圧の電圧値に応じて、第２データを出力する複数のメモリセルを有するＮＡＮＤメモリセルアレイ１０８と、コマンドデコーダ１０３が第１データを取得した際、選択されたページに属する前記メモリセルに、電圧値が順次変化する電圧を印加するワード線電圧制御回路１０７と、前記メモリセルから第２データを取得し、取得した第２データにおけるエラーを検出するエラー検出回路１０４と、前記メモリセルから第２データを出力させるための読み出し電圧の最適値を、前記エラーが検出された際に前記メモリセルに印加されていた電圧の電圧値に基づいて検出するワード線電圧補正回路１０６と、前記最適値を表すコードを自装置の外部に出力するデータ出力バッファ１１１及びＤＱ−ＰＡＤ１０１と、を備える。
【００５０】
この構成により、不揮発性半導体記憶装置は、読み出し電圧の最適値をページ毎に検出し、この最適値により読み出し動作を実行するので、読み出し動作の信頼性を高くすることができる。また、不揮発性半導体記憶装置は、出荷後に読み出し電圧を最適化することが可能なので、リードディスターブなど出荷後の信頼性劣化によるリードエラーの発生を防ぐことができる。
【００５１】
また、ワード線電圧制御回路１０７は、前記第１データが表すＶＲＣＯＤＥ［３：０］に応じた電圧値の電圧を、前記メモリセルに印加することで、該メモリセルから第２データを出力させる。
この構成により、不揮発性半導体記憶装置は、自装置の外部から指定された読み出し電圧の最適値により、読み出し動作の信頼性を高くすることができる。
【００５２】
ＮＡＮＤメモリセルアレイ１０８は、ＶＲＣＯＤＥ［３：０］をページ毎に記憶する。
この構成により、不揮発性半導体記憶装置は、電源が遮断され、再び電源が供給された場合、ＮＡＮＤメモリセルアレイに記憶した読み出し電圧の最適値により、読み出し動作の信頼性を高くすることができる。
【００５３】
ワード線電圧補正回路１０６は、前記第２データに前記エラーが検出されていない電圧値が複数ある場合、該複数の電圧値の中央値を前記最適値とする。
この構成により、不揮発性半導体記憶装置は、最もマージンがある読み出し電圧値により、読み出し動作の信頼性を高くすることができる。
【００５４】
以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
【００５５】
例えば、不揮発性半導体記憶装置１００は、読み出し（リード）時におけるワード線電圧に基づく代わりに、読み出し時におけるビット線電圧、又は読み出しタイミングに基づいて、読み出し電圧を補正してもよい。
【符号の説明】
【００５６】
１００…不揮発性半導体記憶装置、１０１…ＤＱ−ＰＡＤ（取得部、出力部）、１０２…データ入力バッファ（取得部）、１０３…コマンドデコーダ、１０４…エラー検出回路、１０５…カウンタ、１０６…ワード線電圧補正回路（最適値検出回路）、１０７…ワード線電圧制御回路（電圧制御回路）、１０８…ＮＡＮＤメモリセルアレイ、１０９…Ｘデコーダ、１１０…ページバッファ、１１１…データ出力バッファ（出力部）
【図１】
2012133832.tif 000003
【図２】
2012133832.tif 000004
【図３】
2012133832.tif 000005
【図４】
2012133832.tif 000006
【図５】
2012133832.tif 000007
【図６】
2012133832.tif 000008
【図７】
2012133832.tif 000009