(57)【要約】【課題】さまざまな種類の表示素子の駆動回路に適用でき、かつ、安定した駆動を実現することのできる、閾値電圧の補正技術を提供する。【解決手段】表示素子を駆動する駆動回路が、ゲートに印加される電圧に応じて表示素子に印加する駆動電圧を制御するトランジスタと、トランジスタのゲート−ソース間電圧を保持する第１の容量と、列配線に印加される映像信号とトランジスタのソース側電源との電位差に相当する変調電圧を保持する第２の容量と、表示素子を駆動するときに、第１の容量と第２の容量とを接続して、第１の容量に保持されたゲート−ソース間電圧と第２の容量に保持された変調電圧とが加算された電圧をトランジスタのゲートに印加するスイッチと、を有する。【選択図】図１
2012145639.tif 000002
【特許請求の範囲】
【請求項１】
複数の行配線と複数の列配線との各交点にそれぞれ配置された複数の駆動回路、及び、前記複数の駆動回路にそれぞれ接続された複数の表示素子を有する画像表示装置であって、
前記駆動回路は、
ソースが表示素子に接続されており、ゲートに印加される電圧に応じて前記表示素子に印加する駆動電圧を制御するトランジスタと、
前記トランジスタのゲート−ソース間電圧を保持する第１の容量と、
前記列配線に印加される映像信号と前記トランジスタのソース側電源との電位差に相当する変調電圧を保持する第２の容量と、
前記表示素子を駆動するときに、前記第１の容量と前記第２の容量とを接続して、前記第１の容量に保持されたゲート−ソース間電圧と前記第２の容量に保持された変調電圧とが加算された電圧を前記トランジスタのゲートに印加する第１のスイッチと、を有する
ことを特徴とする画像表示装置。
【請求項２】
前記駆動回路は、
前記第１の容量に前記トランジスタのゲート−ソース間電圧を保持させるときに前記第１の容量と前記トランジスタのソースとを接続し、前記表示素子を駆動するときに前記第１の容量と前記トランジスタのソースを切り離す第２のスイッチをさらに有する
ことを特徴とする請求項１に記載の画像表示装置。
【請求項３】
前記駆動回路は、
前記第２の容量に前記変調電圧を保持させるときに、前記第２の容量と前記列配線とを接続して、前記第２の容量に前記映像信号を印加し、前記表示素子を駆動するときに前記第２の容量と前記列配線を切り離す第３のスイッチをさらに有する
ことを特徴とする請求項１または２に記載の画像表示装置。
【請求項４】
前記駆動回路は、
前記トランジスタのゲートと前記ソース側電源とを接続して、前記第１の容量と前記第２の容量を放電させることで前記表示素子の駆動を停止する第４のスイッチをさらに有する
ことを特徴とする請求項１〜３のうちいずれか１項に記載の画像表示装置。
【請求項５】
前記駆動回路は、
少なくとも前記第１の容量に前記トランジスタのゲート−ソース間電圧を保持させるときに、前記列配線と前記トランジスタのゲートとを接続して、前記トランジスタのゲートに前記映像信号を印加する第５のスイッチをさらに有する
ことを特徴とする請求項１〜４のうちいずれか１項に記載の画像表示装置。
【請求項６】
前記表示素子は、電子放出素子であることを特徴とする請求項１〜５のうちいずれか１項に記載の画像表示装置。
【請求項７】
複数の行配線と複数の列配線との各交点にそれぞれ配置された複数の駆動回路、及び、前記複数の駆動回路にそれぞれ接続された複数の表示素子を有する画像表示装置の制御方法であって、
前記駆動回路は、ソースが表示素子に接続されたトランジスタ、第１の容量、及び、第２の容量を有しており、
前記第１の容量に、前記トランジスタのゲート−ソース間電圧を充電するステップと、
前記第２の容量に、前記列配線に印加される映像信号と前記トランジスタのソース側電
源との電位差に相当する変調電圧を充電するステップと、
前記第１の容量と前記第２の容量とを接続して、前記第１の容量に保持されたゲート−ソース間電圧と前記第２の容量に保持された変調電圧とが加算された電圧を前記トランジスタのゲートに印加することにより、前記表示素子を駆動するステップと、
を有することを特徴とする画像表示装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス方式で駆動される画像表示装置及びその制御方法に関する。
【背景技術】
【０００２】
従来、平面型画像表示装置として、電子放出素子を用いた電子線表示装置、液晶表示装置、プラズマ表示装置、有機ＥＬ表示装置などがある。この種の平面型画像表示装置は、複数の表示素子がマトリクス配線の交点に配列されたマトリクスパネルと、表示素子を駆動するための周辺駆動回路（駆動ＩＣ等）とを備えている。表示素子の駆動方式には、線順次駆動、ホールド駆動、サブフィールド駆動等があり、表示装置によって種々の方式が採用されている。このうちホールド駆動には、液晶パネルで用いられているＳＷ回路を用いて表示素子に電圧印加する駆動方式と、有機ＥＬ等で用いられている表示素子に電流を流すために、駆動トランジスタ（素子駆動用にトランジスタを用いる）を用いる方式がある。有機ＥＬ表示装置では、電流駆動により有機ＥＬ素子を駆動している。有機ＥＬ素子を駆動トランジスタで駆動する方式には、素子に流す電流を、電流でプログラムする電流プログラム方式と、電圧でプログラムする電圧プログラム方式がある。多くの有機ＥＬ表示装置は主に電圧プログラム方式を採用している。ところで、電圧プログラム方式を用いる場合、駆動トランジスタの閾値電圧（Ｖｔｈ）がばらつくと、有機ＥＬを駆動する電流がばらつき、その結果輝度差が発生し、画面のユニフォーミティーを悪化させる問題があった。この問題を解決するための従来技術は、例えば特許文献１に開示されている。
【０００３】
具体的には特許文献１の駆動回路では、駆動トランジスタと有機ＥＬ素子の接続点と駆動トランジスタのゲート電極との間に保持容量を接続すると共に、信号線と駆動トランジスタのゲート電極の間に選択ゲートトランジスタを接続する。そして、選択期間に、選択ゲートトランジスタをオンにして信号線から第１の信号電圧を入力し、保持容量に書き込まれた信号電荷を駆動トランジスタを経て放電する。その後、信号線から第２の信号電圧を入力して保持容量に保持し、非選択期間に選択ゲートトランジスタをオフにして駆動トランジスタを経て有機ＥＬ素子に電流を流す。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−２７１０９５号公報
【特許文献２】特開２０１０−０２５９６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来、駆動トランジスタの閾値電圧のばらつきは、有機ＥＬ素子の寄生容量を用いて補正されていた。この構成は有機ＥＬ素子に最適化された補正手段といえる。すなわち、有機ＥＬ素子の寄生容量を用いて、ゲート印加電圧から閾値電圧分の電位を差し引く事により、閾値電圧のばらつきの影響を補正するものであった。従って、有機ＥＬ素子以外の表示素子、例えば電子放出素子を用いた表示装置にはこの構成をそのまま応用することが出来ず、新たな閾値電圧補正手段が必要となる。また、従来構成では、補正精度は寄生容量と保持容量の比に依存し、補正誤差を小さくするには（寄生容量＞＞保持容量）の条件が必要となる。
【０００６】
本発明は上記実情に鑑みてなされたものであり、その目的は、さまざまな種類の表示素子の駆動回路に適用でき、かつ、安定した駆動を実現することのできる、閾値電圧の補正
技術を提供することである。
【課題を解決するための手段】
【０００７】
本発明の第１態様は、複数の行配線と複数の列配線との各交点にそれぞれ配置された複数の駆動回路、及び、前記複数の駆動回路にそれぞれ接続された複数の表示素子を有する画像表示装置であって、前記駆動回路は、ソースが表示素子に接続されており、ゲートに印加される電圧に応じて前記表示素子に印加する駆動電圧を制御するトランジスタと、前記トランジスタのゲート−ソース間電圧を保持する第１の容量と、前記列配線に印加される映像信号と前記トランジスタのソース側電源との電位差に相当する変調電圧を保持する第２の容量と、前記表示素子を駆動するときに、前記第１の容量と前記第２の容量とを接続して、前記第１の容量に保持されたゲート−ソース間電圧と前記第２の容量に保持された変調電圧とが加算された電圧を前記トランジスタのゲートに印加する第１のスイッチと、を有する画像表示装置を提供する。
【０００８】
本発明の第２態様は、複数の行配線と複数の列配線との各交点にそれぞれ配置された複数の駆動回路、及び、前記複数の駆動回路にそれぞれ接続された複数の表示素子を有する画像表示装置の制御方法であって、前記駆動回路は、ソースが表示素子に接続されたトランジスタ、第１の容量、及び、第２の容量を有しており、前記第１の容量に、前記トランジスタのゲート−ソース間電圧を充電するステップと、前記第２の容量に、前記列配線に印加される映像信号と前記トランジスタのソース側電源との電位差に相当する変調電圧を充電するステップと、前記第１の容量と前記第２の容量とを接続して、前記第１の容量に保持されたゲート−ソース間電圧と前記第２の容量に保持された変調電圧とが加算された電圧を前記トランジスタのゲートに印加することにより、前記表示素子を駆動するステップと、を有する画像表示装置の制御方法を提供する。
【発明の効果】
【０００９】
本発明によれば、閾値電圧の変動を補正し、表示素子の安定した駆動を実現することができる。また、本発明は、有機ＥＬ素子に限定されず、電子放出素子を含むあらゆる種類の表示素子に適用することができる。
【図面の簡単な説明】
【００１０】
【図１】実施形態１に係る駆動回路の一例を示す図。
【図２】本実施形態に係る画像表示装置の構成の一例を示す図。
【図３】実施形態１に係る駆動回路の動作説明図。
【図４】実施形態１に係る駆動回路の駆動波形の一例を示す図。
【図５】実施形態２に係る駆動回路の一例を示す図。
【図６】実施形態２に係る駆動回路の動作説明図。
【図７】実施形態２に係る駆動回路の駆動波形の一例を示す図。
【発明を実施するための形態】
【００１１】
（表示装置全体の構成例）
以下、本実施形態に係る画像表示装置について説明する。
【００１２】
本実施形態に係る画像表示装置は、複数の行配線と複数の列配線の各交点に駆動回路と表示素子がそれぞれ配置された表示パネルを有する。この駆動回路は、アクティブマトリクス方式により表示素子をホールド駆動する回路であって、複数の薄膜トランジスタ（ＴＦＴ）と容量から構成される。本実施形態では、表示素子として電子放出素子（冷陰極素子）を例示するが、この駆動回路は電子放出素子に限らず、有機ＥＬ素子、無機ＥＬ素子など電圧駆動可能なあらゆる表示素子に適用できる。ただし、電子放出素子は寄生容量が小さいために従来の有機ＥＬ素子で用いられている閾値電圧補正方法を使用できないこと
から、電子放出素子を用いた電子線表示装置は本発明の好ましい実施形態の一つである。すなわち、以下に述べる駆動回路を用いることにより、電子放出素子を駆動するトランジスタの閾値電圧のばらつき（変動）を補正し、表示画面の面内輝度のユニフォーミティーを向上することができる。尚、電子放出素子として、ＦＥ型電子放出素子、ＭＩＭ型電子放出素子、表面伝導型電子放出素子などの冷陰極素子が用いられる。
【００１３】
図２は本実施形態に係る画像表示装置の構成の一例を示す図である。本実施形態に係る画像表示装置は、図２に示すように、表示パネル７、映像信号／電源出力回路２、制御信号出力回路３、駆動制御回路１を有している。表示パネル７は、ガラス基板上に行配線６と列配線５と電子源駆動回路４が配置されたマトリクスパネルと、マトリクスパネルに対向配置されるフェイスプレート（不図示）とを有し、マトリクスパネルとフェイスプレートの間の空間は真空に維持されている。電子源駆動回路４は、画素回路ともよばれ、表示素子としての電子放出素子と、電子放出素子をホールド駆動するための駆動回路とから構成されている。フェイスプレートは、ガラス基板上にＲＧＢの蛍光体やアノード電極などが配置された構成である。この画像表示装置は、電子放出素子から放出された電子を、アノード電極に印加した１０ｋＶ程度の高圧により加速し、蛍光体に衝突させることで、発光を得るものである。
【００１４】
制御信号出力回路３は、電子源駆動回路４で電子放出素子を駆動するために必要な制御信号を出力する回路である。映像信号／電源出力回路２は、電子源駆動回路４の電子放出素子を駆動するためのＴＦＴの電源を供給する機能と、映像信号に応じたアナログ電圧信号を信号ラインに出力する機能を有する。駆動制御回路１は、ＴＶ信号やビデオ信号の中から映像信号／電源出力回路２が必要とする映像信号と同期信号、制御信号出力回路３が必要とする同期信号を分離し、それぞれに送る機能を有する。
【００１５】
（実施形態１）
次に、実施形態１における電子源駆動回路の構成および動作について、図１を用いて説明する。
【００１６】
図１に示すように、電子源駆動回路は、表示素子（本実施形態では電子放出素子）Ｄ１と、表示素子Ｄ１を電圧駆動する駆動回路を有する。駆動回路は、駆動トランジスタＭ１、Ｖｇｓ保持容量オン／オフスイッチＳ１、ソース電圧検出スイッチＳ２、映像信号検出スイッチ１Ｓ３、リセットスイッチＳ４、映像信号検出スイッチ２Ｓ５、Ｖｇｓ保持容量Ｃ１、Ｖｆ保持容量Ｃ２から構成される。以下、単に、トランジスタＭ１、スイッチＳ１〜Ｓ５、容量Ｃ１〜Ｃ２とも記載する。なお、スイッチＳ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５がそれぞれ本発明の第１のスイッチ、第２のスイッチ、第３のスイッチ、第４のスイッチ、第５のスイッチに対応し、容量Ｃ１、Ｃ２がそれぞれ本発明の第１の容量、第２の容量に対応する。本実施形態では、トランジスタＭ１、スイッチＳ１〜Ｓ５をＮｃｈＭＯＳ型の薄膜トランジスタ（ＴＦＴ）で構成しているが、これらを他の種類のトランジスタやその他のスイッチング素子などで構成することもできる。また図１において、信号ラインＳｉｇｎａｌ、電源ＶＤＤ、ＶＳＳは図２の列配線５に対応し、制御ラインｄａｔａ＿ｅｎａ１、ｄａｔａ＿ｅｎａ２、Ｖｇｓ１、Ｖｇｓ２、Ｒｅｓは図２の行配線６に対応する。
【００１７】
トランジスタＭ１は表示素子Ｄ１に対し直列に接続される。具体的には、トランジスタＭ１のドレインがドレイン側電源ＶＤＤ、ソースが表示素子Ｄ１のプラス電極にそれぞれ接続され、そして表示素子Ｄ１のマイナス電極がソース側電源ＶＳＳに接続される。また、トランジスタＭ１のゲートは、スイッチＳ５を介して信号ラインＳｉｇｎａｌに接続される。
【００１８】
ここで、電源ＶＤＤ、ＶＳＳには映像信号／電源出力回路２よりそれぞれ＋１５Ｖ、−
１０Ｖの電圧が供給され、信号ラインＳｉｇｎａｌには映像信号／電源出力回路２より映像信号として０〜１０Ｖのアナログ電圧信号が供給される。詳しくは後述するが、容量Ｃ１によってトランジスタＭ１のゲート−ソース間電圧Ｖｇｓがキャンセルされるため、表示素子Ｄ１には映像信号とソース側電源ＶＳＳの電位差に相当する電圧が駆動電圧Ｖｆとして印加される。すなわち、本実施形態では、表示素子Ｄ１に印加される駆動電圧Ｖｆは、１０Ｖ〜２０Ｖの範囲で制御される。１０Ｖが黒表示（最小輝度）、２０Ｖが白表示（最大輝度）に対応している。なお、電源ＶＤＤ、ＶＳＳおよび映像信号の電圧値は、上記の値に限られず、表示素子Ｄ１の電圧−発光特性に応じて適宜設定すればよい。
【００１９】
Ｖｇｓ保持容量Ｃ１とＶｆ保持容量Ｃ２は、トランジスタＭ１のゲートとソース側電源ＶＳＳの間に、スイッチＳ１を介して直列に接続されている。スイッチＳ１は容量Ｃ１とＣ２を接続するためのスイッチである。具体的には、容量Ｃ１のプラス電極がトランジスタＭ１のゲートに接続され、容量Ｃ１のマイナス電極と容量Ｃ２のプラス電極の間にスイッチＳ１が設けられ、容量Ｃ２のマイナス電極がソース側電源ＶＳＳに接続されている。
【００２０】
スイッチＳ２は、トランジスタＭ１のソースと容量Ｃ１を接続するためのスイッチであり、容量Ｃ１のマイナス電極とトランジスタＭ１のソースとの間に（スイッチＳ１を介して）設けられている。スイッチＳ３は、容量Ｃ２と信号ラインＳｉｇｎａｌを接続するためのスイッチであり、信号ラインＳｉｇｎａｌと容量Ｃ２のプラス電極との間に（スイッチＳ５を介して）設けられている。スイッチＳ４は、容量Ｃ１のプラス電極をソース側電源ＶＳＳに接続するためのスイッチであり、スイッチＳ５は、信号ラインＳｉｇｎａｌとトランジスタＭ１のゲートとを接続するためのスイッチである。
【００２１】
スイッチＳ１〜Ｓ５はいずれもＮｃｈＭＯＳ型のＴＦＴで構成されており、それぞれ、制御ラインＶｇｓ１、Ｖｇｓ２、ｄａｔａ＿ｅｎａ２、Ｒｅｓ、ｄａｔａ＿ｅｎａ１からゲートに印加される制御信号によって、オン（接続）／オフ（切り離し）が制御される。各制御信号は、制御信号出力回路３から行配線を介して供給されるディジタル信号であり、Ｈｉ（１０Ｖ）／Ｌｏ（−１０Ｖ）の値をとる。
【００２２】
スイッチＳ５はｄａｔａ＿ｅｎａ１信号がＨｉの場合、信号ラインＳｉｇｎａｌをトランジスタＭ１のゲートと導通させる。スイッチＳ２はＶｇｓ２信号がＨｉの場合、トランジスタＭ１のソース電圧を取り込む。同時にＶｇｓ１信号をＨｉにしてスイッチＳ１をオンすることにより、容量Ｃ１にトランジスタＭ１のゲート−ソース間電圧Ｖｇｓを充電できる。スイッチＳ３は、ｄａｔａ＿ｅｎａ２信号がＨｉのときに、容量Ｃ２に信号ラインＳｉｇｎａｌの映像信号を印加する。このときＶｇｓ１信号をＬｏにしてスイッチＳ１をオフすることで、容量Ｃ１はフローティング状態となり、容量Ｃ１はゲート−ソース間電圧を保持する。また、Ｖｇｓ２信号をＬｏにしてスイッチＳ２をオフすることで、容量Ｃ２の電位は表示素子Ｄ１の影響を受けない。
【００２３】
次に実施形態１の補正動作の過程を図３Ａ〜図３Ｅ及び図４を用いて詳しく説明する。なお、図４のＡ−Ｐ１〜Ａ−Ｐ５はそれぞれ図３Ａ〜図３Ｅに対応している。
【００２４】
図３Ａ（Ａ−Ｐ１）の過程では、スイッチＳ１、Ｓ２、Ｓ５はオン、スイッチＳ３、Ｓ４はオフの状態となっている。トランジスタＭ１のドレイン（Ｄ）はＶＤＤ、表示素子Ｄ１のマイナス側はＶＳＳとなっている。この状態で、例えばトランジスタＭ１のゲート（Ｇ）にＭ１ゲート電位Ｖｇを印加すると、トランジスタＭ１のソース（Ｓ）にはゲート（Ｇ）より数Ｖ低い電圧が出力される。このときのゲート−ソース間電圧Ｖｇｓは閾値電圧Ｖｔｈのばらつきにより変動する。Ｖｇｓ保持容量Ｃ１は、Ｃ１電位（図４）のように、ばらつきを含むトランジスタＭ１のゲート−ソース間電圧を記憶する。容量Ｃ１がゲート−ソース間電圧を記憶している間、Ｖｆ保持容量Ｃ２には図４のＣ２電位のように、（Ｍ
１ゲート電位Ｖｇ−ＶＳＳ−（ゲート−ソース間電圧Ｖｇｓ））の電圧が記憶される。
【００２５】
次に、図３Ｂ（Ａ−Ｐ２）の過程では、スイッチＳ３、Ｓ５はオン、スイッチＳ１、Ｓ２、Ｓ４はオフの状態となっている。容量Ｃ１は切り離されてフローティング状態となり、容量Ｃ１に記憶されたトランジスタＭ１のゲート−ソース間電圧Ｖｇｓは保持される。また図４のＣ２電位のように、容量Ｃ２には、映像信号とソース側電源ＶＳＳとの電位差に相当する変調電圧である、（Ｍ１ゲート電位Ｖｇ−ＶＳＳ）の電圧が保持される。この変調電圧は、映像信号どおりに表示素子Ｄ１を駆動するために必要な駆動電圧Ｖｆと等価である。結果として、容量Ｃ１にはばらつきを含むゲート−ソース間電圧Ｖｇｓ、容量Ｃ２には駆動電圧Ｖｆが保持される。
【００２６】
次に、図３Ｃ（Ａ−Ｐ３）の過程では、スイッチＳ１はオン、スイッチＳ２〜Ｓ５はオフの状態となる。このとき、容量Ｃ１と容量Ｃ２は直列に接続され、容量Ｃ１に保持されている電圧と容量Ｃ２に保持されている電圧とが加算される（チャージポンプ動作）。そして、トランジスタＭ１のゲートには、ソース側電源ＶＳＳから見て、（駆動電圧Ｖｆ＋ゲート−ソース間電圧Ｖｇｓ）の電圧が印加されることになる。その結果、トランジスタＭ１のソース電位は、およそゲート−ソース間電圧Ｖｇｓ分上昇する。すなわち、ばらつきを含んでいるゲート−ソース間電圧Ｖｇｓがキャンセルされて、表示素子Ｄ１には所望の駆動電圧Ｖｆと実質的に等しい電圧が印加されることとなる。これにより、映像信号どおりに表示素子Ｄ１を発光させることができる。なお、Ａ−Ｐ１、Ａ−Ｐ２においても過渡発光が生じるが、正規の発光はＡ−Ｐ３の期間に行われる。ところで、図４に示すように、周囲の寄生容量の影響により、容量Ｃ１、Ｃ２の保持電圧が下がり、その結果、Ｍ１ゲート電圧Ｖｇは若干さがるが、容量Ｃ１、Ｃ２を寄生容量に対し十分大きく選ぶことにより、その影響を低減させることができる。
【００２７】
次に、図３Ｄ（Ａ−Ｐ４）の過程では、スイッチＳ１、Ｓ４はオン、スイッチＳ２、Ｓ３、Ｓ５はオフの状態となっている。この状態では、容量Ｃ１と容量Ｃ２は完全に放電し、図４のＣ１電位、Ｃ２電位共に０Ｖとなる。その結果、表示素子Ｄ１の両端の電位も０Ｖとなるため、発光は完全に停止する。
【００２８】
次に、図３Ｅ（Ａ−Ｐ５）の過程では、スイッチＳ１はオン、スイッチＳ２〜Ｓ５はオフの状態となっている。この状態でトランジスタＭ１は他のスイッチと完全に切り離されるが、容量Ｃ１と容量Ｃ２が０Ｖを保持しているため、表示素子Ｄ１には０Ｖが印加され続け、発光停止したまま保持される。
【００２９】
以上述べたように、本実施形態の駆動回路によれば、２つの容量Ｃ１、Ｃ２にそれぞれゲート−ソース間電圧Ｖｇｓと駆動電圧（変調電圧）Ｖｆを保持させ、その保持電圧により駆動トランジスタＭ１を制御する。これにより、トランジスタＭ１の閾値電圧のばらつきの影響を受けるゲート−ソース間電圧Ｖｇｓをキャンセルすることができ、所望の駆動電圧で表示素子Ｄ１を発光させることができる。よって発光輝度のばらつきが抑制され、面内輝度のユニフォーミティーを向上することができる。
【００３０】
また、本実施形態の駆動回路における閾値電圧補正は、表示素子の寄生容量を利用する方法ではないため、電子放出素子のような寄生容量の小さい表示素子にも適用が可能である。そして、従来の補正方法のような（表示素子の寄生容量＞＞保持容量）という制限を受けないため、駆動電圧を決める保持容量を大きくできる。その結果、駆動トランジスタＭ１の漏れ電流等による電位の変化が抑制され、表示素子Ｄ１が安定して駆動されることにより、均一で安定した映像表示が可能となる。
【００３１】
なお、不図示であるが、表示素子Ｄ１のインピーダンスの１/１０以下の抵抗を表示素
子Ｄ１に対し並列に挿入することにより、出力電圧を安定させることができる。
【００３２】
（実施形態２）
実施形態２における電子源駆動回路の構成を図５に示す。スイッチＳ３の接続以外は実施形態１と同じ形態となっており、動作も実施形態１と同様であるため、回路構成の詳しい説明は省略する。
【００３３】
実施形態２の補正動作の過程を図６Ａ〜図６Ｆ及び図７を用いて詳しく説明する。なお、図７のＢ−Ｐ１〜Ｂ−Ｐ６はそれぞれ図６Ａ〜図６Ｆに対応している。
【００３４】
初めに、図６Ａ（Ｂ−Ｐ１）の過程では、スイッチＳ１、Ｓ２、Ｓ５はオン、スイッチＳ３、Ｓ４はオフの状態となっている。トランジスタＭ１のドレイン（Ｄ）はＶＤＤ、表示素子Ｄ１のマイナス側はＶＳＳとなっている。この状態で、例えばトランジスタＭ１のゲート（Ｇ）にＭ１ゲート電位Ｖｇを印加すると、トランジスタＭ１のソース（Ｓ）にはゲート（Ｇ）より数Ｖ低い電圧が出力される。このときのゲート−ソース間電圧Ｖｇｓは閾値電圧Ｖｔｈのばらつきにより変動する。Ｖｇｓ保持容量Ｃ１は、Ｃ１電位（図７）のように、ばらつきを含むトランジスタＭ１のゲート−ソース間電圧を記憶する。容量Ｃ１がゲート−ソース間電圧を記憶している間、Ｖｆ保持容量Ｃ２には図７のＣ２電位のように、（Ｍ１ゲート電位Ｖｇ−ＶＳＳ−（ゲート−ソース間電圧Ｖｇｓ））の電圧が記憶される。
【００３５】
次に、図６Ｂ（Ｂ−Ｐ２）の過程では、スイッチＳ３、Ｓ５はオン、スイッチＳ１、Ｓ２、Ｓ４はオフの状態となっている。容量Ｃ１は切り離されてフローティング状態となり、容量Ｃ１に記憶されたトランジスタＭ１のゲート−ソース間電圧Ｖｇｓは保持される。また図７のＣ２電位のように、容量Ｃ２には、映像信号とソース側電源ＶＳＳとの電位差に相当する変調電圧である、（Ｍ１ゲート電位Ｖｇ−ＶＳＳ）の電圧が保持される。この変調電圧は、映像信号どおりに表示素子Ｄ１を駆動するために必要な駆動電圧Ｖｆと等価である。結果として、容量Ｃ１にはばらつきを含むゲートーソース間電圧Ｖｇｓ、容量Ｃ２には駆動電圧Ｖｆが保持される。
【００３６】
次に、図６Ｃ（Ｂ−Ｐ３）の過程では、スイッチＳ１、Ｓ３はオン、スイッチＳ２、Ｓ４、Ｓ５はオフの状態となる。このとき、容量Ｃ１と容量Ｃ２は直列に接続され、容量Ｃ１に保持されている電圧と容量Ｃ２に保持されている電圧とが加算される（チャージポンプ動作）。そして、トランジスタＭ１のゲートには、ソース側電源ＶＳＳから見て、（駆動電圧Ｖｆ＋ゲート−ソース間電圧Ｖｇｓ）の電圧が印加されることになる。しかしこのとき、容量Ｃ１は、寄生容量を充電しながら電位が変化するため、図７のＣ１電位が降下する。このときの電圧降下を抑えるために、容量Ｃ１は寄生容量に対し十分大きく選ぶ必要がある。一方、図７のＣ２電位はスイッチＳ３により信号ラインＳｉｇｎａｌの電圧に保持されているため、Ｂ−Ｐ３のＶｇセットの期間、寄生容量を充電しても電位変動することは無い。従って、容量Ｃ１については寄生容量に対し大きく選ぶ必要があるが、容量Ｃ２については規定期間（即ちＢ−Ｐ４の発光期間）のあいだ電圧を保持できる容量で十分となる。すなわち、実施形態２の回路構成の場合は、容量Ｃ２を小さくできるという利点がある。
【００３７】
次に、図６Ｄ（Ｂ−Ｐ４）の過程では、スイッチＳ１はオン、スイッチＳ２〜Ｓ５はオフの状態となっている。このとき、電位は既に安定しているため、寄生容量の充電のための電流は必要無い。従って、容量Ｃ１と容量Ｃ２の電位は保持されたままとなり、トランジスタＭ１のゲートには、ソース側電源ＶＳＳから見て、（駆動電圧Ｖｆ＋ゲート−ソース間電圧Ｖｇｓ）の電圧が印加され続ける。これにより、ばらつきを含んでいるゲート−ソース間電圧Ｖｇｓがキャンセルされて、表示素子Ｄ１には所望の駆動電圧Ｖｆと実質的
に等しい電圧が印加されることとなる。
【００３８】
次に、図６Ｅ（Ｂ−Ｐ５）の過程では、スイッチＳ１、Ｓ４はオン、スイッチＳ２、Ｓ３、Ｓ５はオフの状態となっている。この状態では、容量Ｃ１と容量Ｃ２は完全に放電し、図７のＣ１電位、Ｃ２電位共に０Ｖとなる。その結果、表示素子Ｄ１の両端の電位も０Ｖとなるため、発光は完全に停止する。
【００３９】
次に、図６Ｆ（Ｂ−Ｐ６）の過程では、スイッチＳ１はオン、スイッチＳ２〜Ｓ５はオフの状態となっている。この状態でトランジスタＭ１は他のスイッチと完全に切り離されるが、容量Ｃ１と容量Ｃ２が０Ｖを保持しているため、表示素子Ｄ１には０Ｖが印加され続け、発光停止したまま保持される。
【００４０】
以上述べたように、本実施形態の駆動回路によっても、実施形態１と同様の作用効果を得ることができる。
【符号の説明】
【００４１】
４：電子源駆動回路、５：列配線、６：行配線、Ｍ１：駆動トランジスタ、Ｃ１：Ｖｇｓ保持容量、Ｃ２：Ｖｆ保持容量、Ｓ１：Ｖｇｓ保持容量オン／オフスイッチ
【図１】
2012145639.tif 000003
【図２】
2012145639.tif 000004
【図３】
2012145639.tif 000005
【図４】
2012145639.tif 000006
【図５】
2012145639.tif 000007
【図６】
2012145639.tif 000008
【図７】
2012145639.tif 000009