(57)【要約】【課題】消費電力を低減し、かつ短時間で起動可能なＤＣ／ＤＣコンバータを提供する。【解決手段】電源端子ＶＣＣには、第２出力キャパシタＣｏ２に生ずる電圧ＶＣＣが入力される。ハイ電圧端子ＶＨには、入力電圧ＶＩＮが入力される。充電用トランジスタＭ２は、ハイ電圧端子ＶＨと電源端子ＶＣＣの間に設けられ、ノーマリオンとなるようバイアスされたＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。電流制限回路４０は、電源端子ＶＣＣの電圧ＶＣＣが所定の第１しきい値電圧ＶＴＨ１より低い第１状態において、ハイ電圧端子ＶＨから電源端子ＶＣＣへ流れる充電電流ＩＣＨＧを制限し、電圧ＶＣＣが第２しきい値電圧ＶＴＨ２より高い第２状態において、充電電流ＩＣＨＧを実質的にゼロに低減する。【選択図】図３
2012161117.tif 000002
【特許請求の範囲】
【請求項１】
その一端に入力電圧が印加される１次コイル、２次コイルおよび前記１次コイル側に設けられた補助コイルを有するトランスと、
その一端の電位が固定され、その他端が出力端子に接続された第１出力キャパシタと、
前記第１出力キャパシタの他端と前記２次コイルの一端との間に、そのカソードが前記第１出力キャパシタ側となる向きで設けられた第１ダイオードと、
前記１次コイルの経路上に設けられたスイッチングトランジスタと、
その一端の電位が固定された第２出力キャパシタと、
前記第２出力キャパシタの他端と前記補助コイルの一端との間に、そのカソードが前記第２出力キャパシタ側となる向きで設けられた第２整流素子と、
前記スイッチングトランジスタのオン、オフを制御する制御回路と、
を備え、
前記制御回路は、
前記第２出力キャパシタの他端と接続される電源端子と、
前記入力電圧が入力されるハイ電圧端子と、
前記ハイ電圧端子と前記電源端子の間に設けられた、ノーマリオンとなるようバイアスされたＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である充電用トランジスタと、
前記電源端子の電圧が所定の第１しきい値電圧より低い第１状態において、前記ハイ電圧端子から前記電源端子へと前記充電用トランジスタを経由して流れる充電電流を制限し、前記電源端子の電圧が前記第１しきい値電圧よく定められた第２しきい値電圧より高い第２状態において、前記充電電流を実質的にゼロに低減する電流制限回路と、
を備えることを特徴とするＤＣ／ＤＣコンバータ。
【請求項２】
前記電流制限回路は、
前記ハイ電圧端子と前記電源端子の間の、前記充電電流の経路上に設けられたバイパススイッチと、
所定の電流を前記電源端子に供給する第１電流源と、
を含み、
前記第１状態において、前記バイパススイッチがオフ、前記第１電流源がオンとなり、
前記第２状態において、前記バイパススイッチおよび前記第１電流源がともにオフとなり、
前記電源端子の電圧が、前記第１しきい値電圧より高く前記第２しきい値電圧より低い第３状態において、少なくとも前記バイパススイッチがオンすることを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項３】
前記制御回路は、
前記電流制限回路の出力と前記電源端子の間に、カソードが前記電源端子側となる向きで設けられた第１ダイオードをさらに備えることを特徴とする請求項１または２に記載のＤＣ／ＤＣコンバータ。
【請求項４】
前記第１電流源は、
基準電流の経路上に設けられた第１トランジスタと、
前記第１トランジスタとカレントミラー回路を形成するように接続され、前記ハイ電圧端子と前記電源端子の間に設けられた第２トランジスタと、
前記ハイ電圧端子と前記電源端子の間に、前記第２トランジスタと直列に設けられた制御スイッチと、
を含むことを特徴とする請求項２に記載のＤＣ／ＤＣコンバータ。
【請求項５】
前記バイパススイッチは、
前記ハイ電圧端子と前記電源端子の経路上に設けられたＮＰＮ型バイポーラトランジスタである第３トランジスタと、
前記第３トランジスタのベース電流を制御するバイアス回路と、
を含むことを特徴とする請求項２に記載のＤＣ／ＤＣコンバータ。
【請求項６】
前記バイアス回路は、
前記第３トランジスタのベースコレクタ間に設けられた、ＮＰＮ型バイポーラトランジスタである第４トランジスタと、
前記第３トランジスタのベースと接地端子の間に設けられた第２電流源と、
前記第４トランジスタのベースに電流を供給する第３電流源と、
前記第４トランジスタのベースと接地端子の間に設けられた第１スイッチと、
前記第４トランジスタのベースと接地端子の間に直列に設けられた第２スイッチおよび第２ダイオードと、
を含むことを特徴とする請求項５に記載のＤＣ／ＤＣコンバータ。
【請求項７】
前記電流制限回路は、
前記電源端子の電圧を前記第１しきい値電圧と比較し、比較結果を示す第１検出信号を生成する第１コンパレータと、
前記電源端子の電圧を前記第２しきい値電圧と比較し、比較結果を示す第２検出信号を生成する第２コンパレータと、
をさらに含み、前記電流制限回路の状態は、前記第１、第２検出信号にもとづき制御されることを特徴とする請求項１から６のいずれかに記載のＤＣ／ＤＣコンバータ。
【請求項８】
その一端に入力電圧が印加される１次コイル、２次コイルおよび前記１次コイル側に設けられた補助コイルを有するトランスと、
その一端の電位が固定され、その他端が出力端子に接続された第１出力キャパシタと、
前記第１出力キャパシタの他端と前記２次コイルの一端との間に、そのカソードが前記第１出力キャパシタ側となる向きで設けられた第１ダイオードと、
前記１次コイルの経路上に設けられたスイッチングトランジスタと、
その一端の電位が固定された第２出力キャパシタと、
前記第２出力キャパシタの他端と前記補助コイルの一端との間に、そのカソードが前記第２出力キャパシタ側となる向きで設けられた第２整流素子と、
前記スイッチングトランジスタのオン、オフを制御する制御回路と、
を備え、
前記制御回路は、
前記第２出力キャパシタの他端と接続される電源端子と、
前記入力電圧が入力されるハイ電圧端子と、
前記ハイ電圧端子と前記電源端子の間に設けられ、起動時において、前記電源端子に接続される前記第２出力キャパシタに充電電流を供給する充電回路であって、前記電源端子の電圧が、所定の第１しきい値電圧より高く、所定の第２しきい値電圧より低いとき、前記電源端子の電圧が低いほど大きな充電電流を発生し、前記電源端子の電圧が、前記第２しきい値電圧より高いとき、前記充電電流を実質的にゼロに低減し、前記電源端子の電圧が前記第１しきい値電圧より低いとき、前記充電電流を所定のリミット電流に制限する充電回路と、
を備えることを特徴とするＤＣ／ＤＣコンバータ。
【請求項９】
商用交流電圧を直流電圧に変換するＡＣ／ＤＣコンバータと、
前記直流電圧を受け、それを降圧した電圧を負荷に供給する請求項１から８のいずれかに記載のＤＣ／ＤＣコンバータと、
を備えることを特徴とする電源装置。
【請求項１０】
マイコンと、
その出力電圧を前記マイコンに供給する請求項１から８のいずれかに記載のＤＣ／ＤＣコンバータと、
を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
テレビや冷蔵庫をはじめとするさまざまな家電製品、あるいはラップトップ型コンピュータ、携帯電話端末やＰＤＡ（Personal Digital Assistants）をはじめとする電子機器は、外部からの電力を受けて動作し、また外部電源からの電力によって内蔵の電池を充電可能となっている。そして家電製品や電子機器（以下、電子機器と総称する）には、商用交流電圧をＡＣ／ＤＣ（交流／直流）変換する電源装置が内蔵され、あるいは、電源装置は、電子機器の外部の電源アダプタ（ＡＣアダプタ）に内蔵される。
【０００３】
電源装置は、交流電圧を整流する整流回路（ダイオードブリッジ回路）と、整流された電圧を降圧して負荷に供給する絶縁型のＤＣ／ＤＣコンバータと、を備える。
図１は、本発明者が検討したＤＣ／ＤＣコンバータ１００ｒの構成を示す図である。ＤＣ／ＤＣコンバータ１００ｒの具体的構成を当業者によく知られた一般的な技術とみなしてはならない。
【０００４】
ＤＣ／ＤＣコンバータ１００ｒは、その入力端子Ｐ１には、その前段に設けられた整流回路（不図示）からの直流の入力電圧ＶＩＮが入力される。ＤＣ／ＤＣコンバータ１００ｒは、入力電圧ＶＩＮを降圧して出力端子ＰＯＵＴに接続される負荷（負荷）に供給する。
【０００５】
ＤＣ／ＤＣコンバータ１００ｒは、主としてスイッチングトランジスタＭ１、トランスＴ１、第１ダイオードＤ１、第１出力キャパシタＣｏ１、制御回路１０ｒ、フィードバック回路２０ｒを備える。ＤＣ／ＤＣコンバータ１００ｒは、トランスＴ１の１次側領域と２次側領域が電気的に絶縁されていなければならない。フィードバック回路２０ｒは、出力電圧ＶＯＵＴを分圧する抵抗Ｒ１、Ｒ２と、シャントレギュレータ２２、フォトカプラ２４を備える。
【０００６】
シャントレギュレータ２２は、分圧された出力電圧ＶＯＵＴ’と、出力電圧ＶＯＵＴの目標値に応じた基準電圧ＶＲＥＦとの誤差を増幅する誤差増幅器である。フォトカプラ２４は、出力電圧ＶＯＵＴと目標電圧との誤差に応じたフィードバック信号を、制御回路１０ｒにフィードバックする。制御回路１０ｒは、出力電圧ＶＯＵＴが目標値と一致するようにスイッチングトランジスタＭ１のオン、オフのデューティ比をパルス変調を用いて制御する。
【０００７】
制御回路１０ｒは、１０Ｖ程度の電源電圧ＶＣＣで動作可能であるところ、これを入力電圧ＶＩＮ（１４０Ｖ程度）を用いて駆動すると、効率が悪化する。一方、ＤＣ／ＤＣコンバータ１００ｒによって降圧された電圧ＶＯＵＴはトランスＴ１の２次側に発生することから、この電圧ＶＯＵＴを１次側に設けられた制御回路１０ｒに供給することはできない。
【０００８】
そこでトランスＴ１の１次側には、補助コイルＬ３が設けられる。補助コイルＬ３、第２ダイオードＤ２および第２出力キャパシタＣｏ２は、制御回路１０ｒに対する電源電圧ＶＣＣを生成するための補助的なＤＣ／ＤＣコンバータとして機能する。このＤＣ／ＤＣコンバータ１００ｒでは、電源電圧ＶＣＣは、出力電圧ＶＯＵＴに比例し、その比例係数は、トランスＴ１の２次コイルＬ２と補助コイルＬ３の巻き線比で定まる。
ＶＣＣ＝ＶＯＵＴ×ＮＤ／ＮＳ
ここで、ＮＳは２次コイルＬ２の巻き数、ＮＤは補助コイルＬ３の巻き数である。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平９−０９８５７１号公報
【特許文献２】特開平２−２１１０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明者らは、このようなＤＣ／ＤＣコンバータ１００ｒの起動動作について検討し、以下の課題を認識するに至った。起動動作を説明する。入力端子Ｐ１に入力電圧ＶＩＮが供給される。この入力電圧ＶＩＮにより、抵抗Ｒ１１を介してキャパシタＣｏ２が充電され、電源電圧ＶＣＣが上昇する。そして、電源電圧ＶＣＣが、制御回路１０ｒの内部に設定されたしきい値電圧ＶＵＶＬＯに達すると、制御回路１０ｒが起動して動作可能となり、スイッチングトランジスタＭ１のスイッチングが開始する。スイッチングトランジスタＭ１がスイッチングすることにより、補助コイルＬ３、第２ダイオードＤ２、第２出力キャパシタＣｏ２を含む補助的なＤＣ／ＤＣコンバータによって電源電圧ＶＣＣが安定化される。
【００１１】
ここで入力電圧ＶＩＮが供給されてから制御回路１０ｒが起動するまでの時間は、電源電圧ＶＣＣがしきい値電圧ＶＵＶＬＯに達するまでの時間、つまり抵抗Ｒ１１およびキャパシタＣｏ２で定まる時定数で決まる。したがって、抵抗Ｒ１１の抵抗値が小さいほど、起動時間は短くなり、大きいほど起動時間は長くなる。一方、制御回路１０ｒが起動した後、抵抗Ｒ１１は無駄な電力を消費する。抵抗Ｒ１１による無駄な消費電力は、抵抗値Ｒ１１が大きいほど小さく、抵抗値Ｒ１１が小さいほど大きくなる。つまり、図１のＤＣ／ＤＣコンバータ１００ｒにおいて、起動時間と消費電力はトレードオフの関係にある。
【００１２】
本発明のある態様はこうした課題に鑑みてなされたものであり、その例示的な目的のひとつは、消費電力を低減し、かつ短時間で起動可能なＤＣ／ＤＣコンバータの提供にある。
【課題を解決するための手段】
【００１３】
本発明のある態様は、ＤＣ／ＤＣコンバータに関する。ＤＣ／ＤＣコンバータは、その一端に入力電圧が印加される１次コイル、２次コイルおよび１次コイル側に設けられた補助コイルを有するトランスと、その一端の電位が固定され、その他端が出力端子に接続された第１出力キャパシタと、第１出力キャパシタの他端と２次コイルの一端との間に、そのカソードが第１出力キャパシタ側となる向きで設けられた第１ダイオードと、１次コイルの経路上に設けられたスイッチングトランジスタと、その一端の電位が固定された第２出力キャパシタと、第２出力キャパシタの他端と補助コイルの一端との間に、そのカソードが第２出力キャパシタ側となる向きで設けられた第２整流素子と、スイッチングトランジスタのオン、オフを制御する制御回路と、を備える。制御回路は、第２出力キャパシタの他端と接続される電源端子と、入力電圧が入力されるハイ電圧端子と、ハイ電圧端子と電源端子の間に設けられた、ノーマリオンとなるようバイアスされたＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である充電用トランジスタと、電源端子の電圧が所定の第１しきい値電圧より低い第１状態において、ハイ電圧端子から電源端子へと充電用トランジスタを経由して流れる充電電流を制限し、電源端子の電圧が第１しきい値電圧より高く定められた第２しきい値電圧より高い第２状態において、充電電流を実質的にゼロに低減する電流制限回路と、を備える。
【００１４】
この態様によれば、ＤＣ／ＤＣコンバータの起動直後、第２出力キャパシタは、充電用トランジスタを経由してハイ電圧端子から電源端子へ流れる電流によって充電される。そしてこの充電電流は、電流制限回路を無視した場合、電源端子の電圧が低いほど大きくなる。したがって、ＤＣ／ＤＣコンバータの起動直後において、電源端子の電圧が低いときには大きな充電電流で第２出力キャパシタを充電できるため、起動時間を短縮できる。また電流制限回路によって、電源端子の電圧が第２しきい値電圧より高くなると、充電電流を実質的にゼロとすることにより、消費電流を低減できる。また、電流制限回路が存在しない場合、電源端子が地絡するとハイ電圧端子から電源端子に流れる電流が非常に大きくなるが、この態様では電流制限回路によって電源端子の電圧が第１しきい値電圧より低いときには、充電電流を制限することにより、回路を好適に保護できる。
【００１５】
電流制限回路は、ハイ電圧端子と電源端子の間の、充電電流の経路上に設けられたバイパススイッチと、所定の電流を電源端子に供給する第１電流源と、を含んでもよい。第１状態において、バイパススイッチがオフ、第１電流源がオンとなり、第２状態において、バイパススイッチおよび第１電流源がともにオフとなり、電源端子の電圧が、第１しきい値電圧より高く第２しきい値電圧より低い第３状態において、少なくともバイパススイッチがオンしてもよい。
この態様によれば、第１状態において、ハイ電圧端子から電源端子の間を流れる充電電流を、第１電流源が生成する電流レベルに制限することができる。また第２状態では、充電電流は、実質的にゼロにでき、第３状態では、電源端子の電圧が高くなるほど充電電流を減らすことができる。
【００１６】
制御回路は、電流制限回路と電源端子の間に、カソードが電源端子側となる向きで設けられた第１ダイオードをさらに備えてもよい。
【００１７】
第１電流源は、基準電流の経路上に設けられた第１トランジスタと、第１トランジスタとカレントミラー回路を形成するように接続され、ハイ電圧端子と電源端子の間に設けられた第２トランジスタと、ハイ電圧端子と電源端子の間に、第２トランジスタと直列に設けられた制御スイッチと、を含んでもよい。
【００１８】
バイパススイッチは、ハイ電圧端子と電源端子の経路上に設けられたＮＰＮ型バイポーラトランジスタである第３トランジスタと、第３トランジスタのベース電流を制御するバイアス回路と、を含んでもよい。
【００１９】
バイアス回路は、第３トランジスタのベースコレクタ間に設けられた、ＮＰＮ型バイポーラトランジスタである第４トランジスタと、第３トランジスタのベースと接地端子の間に設けられた第２電流源と、第４トランジスタのベースに電流を供給する第３電流源と、第４トランジスタのベースと接地端子の間に設けられた第１スイッチと、第４トランジスタのベースと接地端子の間に直列に設けられた第２スイッチおよび第２ダイオードと、を含んでもよい。
【００２０】
電流制限回路は、電源端子の電圧を第１しきい値電圧と比較し、比較結果を示す第１検出信号を生成する第１コンパレータと、電源端子の電圧を第２しきい値電圧と比較し、比較結果を示す第２検出信号を生成する第２コンパレータと、をさらに含んでもよい。電流制限回路の状態は、第１、第２検出信号にもとづき制御されてもよい。
【００２１】
本発明の別の態様は、電源装置である。この電源装置は、商用交流電圧を直流電圧に変換するＡＣ／ＤＣコンバータと、直流電圧を受け、それを降圧した電圧を負荷に供給する上述のいずれかの態様のＤＣ／ＤＣコンバータと、を備える。
【００２２】
本発明のさらに別の態様は、電子機器である。この電子機器は、マイコンと、その出力電圧をマイコンに供給する上述のいずれかの態様のＤＣ／ＤＣコンバータと、を備える。
【００２３】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２４】
本発明のある態様によれば、消費電力を低減し、かつ短時間で起動可能なＤＣ／ＤＣコンバータを提供できる。
【図面の簡単な説明】
【００２５】
【図１】本発明者が検討したＤＣ／ＤＣコンバータの構成を示す図である。
【図２】実施の形態に係る電子機器の構成を示す回路図である。
【図３】図２の制御回路の構成例を示す回路図である。
【図４】図３の制御回路の、より具体的な構成を示す回路図である。
【図５】電源端子の電圧と充電電流との関係を示す図である。
【図６】実施の形態に係る電子機器の動作を示す波形図である。
【図７】制御回路の別の構成例を示す回路図である。
【発明を実施するための形態】
【００２６】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２７】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【００２８】
図２は、実施の形態に係る電子機器１の構成を示す回路図である。
電子機器１は、たとえばテレビや冷蔵庫、エアコンなどの家電製品やコンピュータである。電子機器１は、マイコン２、信号処理回路４、ＤＣ／ＤＣコンバータ１００、整流回路１０２を備える。電子機器１は、互いに絶縁される１次側と２次側に分けられている。整流回路１０２およびＤＣ／ＤＣコンバータ１００の一部は１次側に配置され、ＤＣ／ＤＣコンバータ１００の別の部分と、マイコン２、信号処理回路４は２次側に配置される。
【００２９】
整流回路１０２は、たとえばダイオード整流回路であり、商用交流電圧などの交流電圧ＶＡＣを受け、それを全波整流し、キャパシタＣ１により平滑化して直流電圧ＶＤＣ（＝ＶＩＮ）を生成する。ＶＡＣ＝１００Ｖのとき、ＶＤＣ＝１４４Ｖとなる。
【００３０】
ＤＣ／ＤＣコンバータ１００は、その入力端子Ｐ１に直流の入力電圧ＶＩＮを受け、これを降圧して出力端子Ｐ２から出力する。ＤＣ／ＤＣコンバータ１００と整流回路１０２の間には、図示しないＰＦＣ（Power Factor Correction）回路を設けてもよい。出力端子Ｐ２からの出力電圧ＶＯＵＴは、マイコン２および信号処理回路４に出力される。マイコン２は、電子機器１全体を統合的に制御する。信号処理回路４は、特定の信号処理を行うブロックであり、たとえば外部機器との通信を行うインタフェース回路や、画像処理回路、音声処理回路などが例示される。現実の電子機器１においては、その機能に応じて複数の信号処理回路４が設けられることはいうまでもない。
【００３１】
以上が電子機器１の全体構成である。続いて、このような電子機器１に好適に利用可能なＤＣ／ＤＣコンバータ１００について説明する。
【００３２】
ＤＣ／ＤＣコンバータ１００は、主としてトランスＴ１、第１ダイオードＤ１、第２ダイオードＤ２、第１出力キャパシタＣｏ１、第２出力キャパシタＣｏ２、スイッチングトランジスタＭ１、制御回路１０、フィードバック回路２０を備える。
【００３３】
トランスＴ１は、１次コイルＬ１、２次コイルＬ２および１次コイル側に設けられた補助コイルＬ３を有する。１次コイルＬ１の巻き数をＮＰ、２次コイルＬ２の巻き数をＮＳとする。また補助コイルＬ３の巻き数をＮＤとする。
【００３４】
スイッチングトランジスタＭ１、１次コイルＬ１、２次コイルＬ２、第１ダイオードＤ１、第１出力キャパシタＣｏ１は、第１のコンバータ（メインコンバータ）を形成する。第１出力キャパシタＣｏ１の一端は接地され、その電位は固定されている。第１ダイオードＤ１は、第１出力キャパシタＣｏ１の他端と２次コイルＬ２の一端Ｎ２との間に、そのカソードが第１出力キャパシタＣｏ１側となる向きで設けられる。２次コイルＬ２の他端は接地されて電位が固定されている。
【００３５】
１次コイルＬ１の一端には、入力電圧ＶＩＮが印加される。スイッチングトランジスタＭ１は、１次コイルＬ１の経路上に設けられる。スイッチングトランジスタＭ１のゲートには、抵抗Ｒ１０を介して制御回路１０からのスイッチング信号ＯＵＴが入力される。
【００３６】
スイッチングトランジスタＭ１、１次コイルＬ１、補助コイルＬ３、第２ダイオードＤ２、第２出力キャパシタＣｏ２は、第２のコンバータ（補助コンバータ）を形成する。
【００３７】
第２出力キャパシタＣｏ２の一端の電位は固定される。第２ダイオード（第２整流素子）Ｄ２は、第２出力キャパシタＣｏ２の他端と補助コイルＬ３の一端Ｎ３の間に設けられる。補助コイルＬ３の他端は接地され、その電位は固定されている。第２ダイオードＤ２は、そのカソードが第２出力キャパシタＣｏ２側となる向きで配置される。
【００３８】
第２出力キャパシタＣｏ２には、巻き線比（ＮＤ／ＮＳ）に応じた電源電圧ＶＣＣが発生する。
ＶＣＣ＝ＮＤ／ＮＳ×ＶＯＵＴ    …（１）
【００３９】
制御回路１０の電源端子ＶＣＣ（８番ピン）は、第２出力キャパシタＣｏ２と接続され、起動直後において第２出力キャパシタＣｏ２を充電するとともに、起動後においては第２出力キャパシタＣｏ２に生ずる電圧（電源電圧ともいう）ＶＣＣを受ける。制御回路１０は、出力電圧ＶＯＵＴのレベルが目標値に近づくようにスイッチング信号ＯＵＴのデューティ比をパルス幅変調（ＰＷＭ）、パルス周波数変調（ＰＦＭ）などを利用して調節し、スイッチングトランジスタＭ１を制御する。スイッチング信号ＯＵＴの生成方法は特に限定されない。
【００４０】
制御回路１０のフィードバック端子ＦＢ（２番ピン）には、フォトカプラを含むフィードバック回路２０を介して、出力電圧ＶＯＵＴに応じたフィードバック信号ＶＦＢが入力される。キャパシタＣ３は、位相補償を目的として設けられる。
【００４１】
たとえばフィードバック回路２０は、シャントレギュレータ２２、フォトカプラ２４、分圧抵抗Ｒ１、Ｒ２を含む。分圧抵抗Ｒ１、Ｒ２は、ＤＣ／ＤＣコンバータ１００の出力電圧ＶＯＵＴを分圧比Ｋにて分圧する。シャントレギュレータ２２は、分圧された出力電圧ＶＯＵＴ’（＝ＶＯＵＴ×Ｋ）と、所定の基準電圧（ＶＲＥＦ）の誤差を増幅し、誤差に応じた電流ＩＦＢを出力する。シャントレギュレータ２２の出力電流ＩＦＢの経路には、フォトカプラ２４の入力側の発光ダイオードが設けられる。フォトカプラ２４は、出力電圧ＶＯＵＴ’と基準電圧ＶＲＥＦの誤差に応じたフィードバック信号ＶＦＢを、制御回路１０のＦＢ端子に出力する。抵抗Ｒ２１、Ｒ２２は、フォトカプラ２４の発光ダイオードを適切にバイアスするために設けられる。
【００４２】
制御回路１０は、フィードバック信号ＶＦＢを受け、分圧された出力電圧ＶＯＵＴ’が基準電圧ＶＲＥＦと一致するようにデューティ比が調節されるスイッチング信号ＯＵＴを生成し、スイッチングトランジスタＭ１を駆動する。
分圧回路２６の分圧比をＫとするとき、フィードバックによって、出力電圧ＶＯＵＴは、
ＶＯＵＴ＝ＶＲＥＦ／Ｋ    …（２）
を満たすように安定化される。
【００４３】
制御回路１０のハイ電圧端子ＶＨには、入力電圧ＶＩＮが印加される。後述のように、ハイ電圧端子ＶＨと電源端子ＶＣＣの間は、制御回路１０の内部の充電経路を介して接続されている。第２のコンバータが正常に動作する前の期間、制御回路１０の電源端子ＶＣＣは、制御回路１０の内部の充電経路を介して充電される。
【００４４】
続いて制御回路１０の具体的な構成例を説明する。
たとえば制御回路１０は、第１出力キャパシタＣｏ１に生ずる出力電圧ＶＯＵＴ、スイッチングトランジスタＭ１（１次コイルＬ１）に流れる電流ＩＭ１および補助コイルＬ３の一端Ｎ３に生ずる電圧ＶＤに応じて、スイッチング信号ＯＵＴを発生する。
【００４５】
検出抵抗Ｒｓは、スイッチングトランジスタＭ１に流れる電流ＩＭ１を検出するために設けられる。検出抵抗Ｒｓに生ずる電圧降下（検出信号）Ｖｓは、制御回路１０の電流検出端子（ＣＳ端子：３番ピン）に入力される。また、制御回路１０の補助コイルＬ３のタップＴＰの電圧ＶＤ１は、抵抗Ｒ４およびキャパシタＣ４を含むローパスフィルタを介して、ＺＴ端子（１番ピン）に入力される。
【００４６】
図３は、図２の制御回路１０の構成例を示す回路図である。制御回路１０は、オフ信号生成部５２、オン信号生成部５４、駆動部５６、充電用トランジスタＭ２、電流制限回路４０、ダイオードＤ３を備える。
【００４７】
オフ信号生成部５２は、検出信号Ｖｓをフィードバック信号ＶＦＢと比較するコンパレータを含み、スイッチングトランジスタＭ１がオフするタイミングを規定するオフ信号Ｓｏｆｆを生成する。オフ信号生成部５２よって生成されるオフ信号Ｓｏｆｆは、スイッチングトランジスタＭ１に流れる電流ＩＭ１が、フィードバック信号ＶＦＢに応じたレベルに達するとアサートされる。
【００４８】
たとえば出力電圧ＶＯＵＴ’が基準電圧ＶＲＥＦより低くなると、フィードバック信号ＶＦＢは高くなり、オフ信号Ｓｏｆｆがアサートされるタイミングが遅くなって、スイッチングトランジスタＭ１のオン期間Ｔｏｎが長くなり、その結果出力電圧ＶＯＵＴが上昇する方向にフィードバックがかかる。反対に出力電圧ＶＯＵＴ’が基準電圧ＶＲＥＦより高くなると、フィードバック信号ＶＦＢは低くなり、オフ信号Ｓｏｆｆがアサートされるタイミングが早くなって、スイッチングトランジスタＭ１のオン期間Ｔｏｎが短くなり、その結果、出力電圧ＶＯＵＴが低下する方向にフィードバックがかかる。
【００４９】
オン信号生成部５４は、オフ信号Ｓｏｆｆがアサートされた後アサートされるオン信号Ｓｏｎを発生する。図３のオン信号生成部５４は、補助コイルＬ３の一端Ｎ３の電位ＶＤを、所定レベルＶｔｈと比較するコンパレータを含む。オン信号生成部５４は、電位ＶＤが所定レベルＶｔｈまで低下すると、オン信号Ｓｏｎをアサートする。
【００５０】
スイッチングトランジスタＭ１がオンすると、１次コイルＬ１に電流ＩＭ１が流れ、トランスＴ１にエネルギーが蓄えられる。その後、スイッチングトランジスタＭ１がオフすると、トランスＴ１に蓄えられたエネルギーが放出される。オン信号生成部５４は、補助コイルＬ３に発生する電圧ＶＤを監視することにより、トランスＴ１のエネルギーが完全に放出されたことを検出できる。オン信号生成部５４は、エネルギーの放出を検出すると、再びスイッチングトランジスタＭ１をオンすべく、オン信号Ｓｏｎをアサートする。
【００５１】
駆動部５６は、オン信号ＳｏｎがアサートされるとスイッチングトランジスタＭ１をオンし、オフ信号ＳｏｆｆがアサートされるとスイッチングトランジスタＭ１をオフする。駆動部５６は、フリップフロップ５８、プリドライバ６０、ドライバ６２を含む。フリップフロップ５８は、セット端子およびリセット端子それぞれにオン信号Ｓｏｎおよびオフ信号Ｓｏｆｆを受ける。フリップフロップ５８は、オン信号Ｓｏｎおよびオフ信号Ｓｏｆｆに応じて状態が遷移する。その結果、フリップフロップ５８の出力信号Ｓｍｏｄのデューティ比は、出力電圧ＶＯＵＴが目標値ＶＲＥＦと一致するように変調される。図３では、駆動信号Ｓｍｏｄおよびスイッチング信号ＯＵＴのハイレベルは、スイッチングトランジスタＭ１のオンに対応付けられ、それらのローレベルはスイッチングトランジスタＭ１のオフに対応付けられる。
【００５２】
プリドライバ６０は、フリップフロップ５８の出力信号Ｓｍｏｄに応じてドライバ６２を駆動する。ドライバ６２のハイサイドトランジスタとローサイドトランジスタが同時にオンしないように、プリドライバ６０の出力信号ＳＨ、ＳＬにはデッドタイムが設定される。ドライバ６２からは、スイッチング信号ＯＵＴが出力される。
【００５３】
充電用トランジスタＭ２は、ＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、ハイ電圧端子ＶＨと電源端子ＶＣＣの間に設けられ、ノーマリオンとなるようにバイアスされている。具体的には、充電用トランジスタＭ２のゲートおよびバックゲートは、接地端子ＧＮＤと接続され、充電用トランジスタＭ２のドレインはハイ電圧端子ＶＨと接続される。充電用トランジスタＭ２のゲートソース間にはダイオードＤ４が接続される。電流制限回路４０を無視すると、電源端子ＶＣＣの電圧ＶＣＣが高いほど充電用トランジスタＭ２に流れる電流ＩＭ２は小さくなり、電源端子ＶＣＣの電圧ＶＣＣが低いほど電流ＩＭ２は大きくなる。
【００５４】
電流制限回路４０は、ハイ電圧端子ＶＨから充電用トランジスタＭ２を経由して電源端子ＶＣＣに流れる充電電流ＩＣＨＧを制御する。電源端子ＶＣＣの電圧ＶＣＣが所定の第１しきい値電圧ＶＴＨ１より低い第１状態φ１において、電流制限回路４０は充電電流ＩＣＨＧをあるリミット電流ＩＬＭＴに制限する。たとえばリミット電流ＩＬＭＴ２００〜３００μＡ程度の微少電流である。また電源端子ＶＣＣの電圧ＶＣＣが第１しきい値電圧ＶＴＨ１より高く定められた第２しきい値電圧ＶＴＨ２より高い第２状態φ３において、充電電流ＩＣＨＧを実質的にゼロに低減する。第２しきい値電圧ＶＴＨ２は、制御回路１０が動作可能な最低電圧ＶＵＶＬＯ（ＵＶＬＯ：Under Voltage Lock Out）と一致してもよい。
【００５５】
より具体的には電流制限回路４０は、バイパススイッチＳＷ１、第１電流源ＣＳ１、第１コンパレータＣＭＰ１、第２コンパレータＣＭＰ２を備える。第１コンパレータＣＭＰ１は、電源端子ＶＣＣの電圧ＶＣＣを第１しきい値電圧ＶＴＨ１と比較し、比較結果を示す第１検出信号ＤＥＴ１を生成する。第２コンパレータＣＭＰ２は、電圧ＶＣＣを第２しきい値電圧ＶＴＨ２と比較し、比較結果を示す第２検出信号ＤＥＴ２を生成する。電流制限回路４０は、検出信号ＤＥＴ１、ＤＥＴ２にもとづき、第１〜第３状態を検出する。すなわちＤＥＴ１、ＤＥＴ２がともにローレベルのとき第１状態φ１、ＤＥＴ１、ＤＥＴ２がともにハイレベルのとき第２状態φ２、ＤＥＴ１がハイレベル、ＤＥＴ２がローレベルのとき第３状態φ３である。
【００５６】
バイパススイッチＳＷ１は、ハイ電圧端子ＶＨと電源端子ＶＣＣの間の充電電流の経路上に、充電用トランジスタＭ２と直列に設けられる。第１電流源（リミット用電流源）ＣＳ１は、オン、オフが切りかえ可能に構成され、オン状態において電源端子ＶＣＣにリミット電流ＩＬＭＴを供給する。
【００５７】
第１状態φ１において、バイパススイッチＳＷ１がオフ、第１電流源ＣＳ１がオンとなる。これにより、第２出力キャパシタＣｏ２に供給される充電電流ＩＣＨＧは、リミット電流ＩＬＭＴに制限される。
第２状態φ２において、バイパススイッチＳＷ１および第１電流源ＣＳ１がともにオフとなる。これにより、充電電流ＩＣＨＧが実質的にゼロとなる。
第３状態φ３においては、少なくともバイパススイッチＳＷ１がオンする。これにより、電流制限回路４０は導通状態となり、充電用トランジスタＭ２に流れる電流ＩＭ２が、充電電流ＩＣＨＧとして第２出力キャパシタＣｏ２に供給される。本実施の形態では、第３状態φ３において第１電流源ＣＳ１はオフであるものとする。
【００５８】
充電用トランジスタＭ２、バイパススイッチＳＷ１およびダイオードＤ３は、ＤＣ／ＤＣコンバータ１００の起動直後に、補助コンバータが動作する前、補助コンバータに代わって第２出力キャパシタＣｏ２を充電する充電回路として機能する。
【００５９】
図４は、図３の制御回路１０の、より具体的な構成を示す回路図である。図４では、スイッチング信号ＯＵＴの生成に関するブロックは省略されている。基準バイアス回路４８は、基準電流ＩＲＥＦを生成する。第１トランジスタＭ１１は、基準電流ＩＲＥＦの経路上に設けられる。第２トランジスタＭ１２は、第１トランジスタＭ１１とともにカレントミラー回路を形成するように接続される。制御スイッチＳＷ２は、第２トランジスタＭ１２の経路上に設けられる。制御スイッチＳＷ２は、第２検出信号ＤＥＴ２がハイレベルのときにオンする。制御スイッチＳＷ２のオン状態において、第２トランジスタＭ１２には、基準電流ＩＲＥＦに比例したリミット電流ＩＬＭＴが流れる。つまり、基準バイアス回路４８、第１トランジスタＭ１１、第２トランジスタＭ１２および制御スイッチＳＷ２は、第１電流源ＣＳ１を形成する。
【００６０】
バイパススイッチＳＷ１は、第３トランジスタＱ３およびバイアス回路４４を含む。第３トランジスタＱ３は、ＮＰＮ型バイポーラトランジスタであり、ハイ電圧端子ＶＨと電源端子ＶＣＣの間の充電経路上に、充電用トランジスタＭ２と直列に設けられる。バイアス回路４４は、第３トランジスタＱ３のベース電流を制御し、第３トランジスタＱ３の導通状態を制御する。
【００６１】
バイアス回路４４は、第４トランジスタＱ４、第２電流源ＣＳ２、ダイオードＤ４、第１スイッチＳＷ１１、第２スイッチＳＷ１２を含む。第４トランジスタＱ４は、第３トランジスタＱ３のベースコレクタ間に設けられるＮＰＮ型バイポーラトランジスタである。第２電流源ＣＳ２は、第３トランジスタＱ３のベースと接地端子の間に設けられる。第３電流源ＣＳ３は、第４トランジスタＱ４のベースに電流を供給する。第１スイッチＳＷ１１は、第４トランジスタＱ４のベースと接地端子の間に設けられ、第１検出信号ＤＥＴ１がハイレベルのときにオンする。また第２スイッチＳＷ１２およびダイオードＤ４は、第４トランジスタＱ４のベースと接地端子の間に直列に設けられる。
【００６２】
図５は、電源端子ＶＣＣの電圧ＶＣＣと充電電流ＩＣＨＧとの関係を示す図である。図２から図４を参照して説明した充電用トランジスタＭ２および電流制限回路４０により、充電電流ＩＣＨＧは実線で示すように変化する。
【００６３】
以上がＤＣ／ＤＣコンバータ１００の構成である。続いてその動作を説明する。図６は、実施の形態に係る電子機器１の動作を示す波形図である。時刻ｔ０以前において、電子機器１はオフしている。時刻ｔ０にユーザが電源をオン（起動）すると、入力電圧ＶＩＮが入力端子Ｐ１に供給される。起動直後、ＶＣＣ＜ＶＴＨ１（第１状態φ１）であるため、充電電流ＩＣＨＧはリミット電流ＩＬＭＴに制限され、電源電圧ＶＣＣは緩やかに上昇する。時刻ｔ１にＶＣＣ＞ＶＴＨ１となると（第３状態φ３）、充電電流ＩＣＨＧは図５で示されるように増加し、電源電圧ＶＣＣの上昇速度が速くなる。時刻ｔ２にＶＣＣ＞ＶＴＨ２となると（第２状態φ２）、充電電流ＩＣＨＧは実質的にゼロに低下する。ＶＣＣ＞ＶＴＨ２となると、制御回路１０が動作可能となり、スイッチングトランジスタＭ１のスイッチングが開始する。その結果、制御回路１０の内部の充電経路ではなく、第２コンバータによって電源電圧ＶＣＣのレベルが調節され、安定化される。
【００６４】
このように、実施の形態に係るＤＣ／ＤＣコンバータ１００によれば、起動開始後、短時間で電源電圧ＶＣＣを制御回路１０が動作可能なレベルＶＵＶＬＯまで上昇させることができる。また制御回路１０が動作開始した後は、充電電流ＩＣＨＧが実質的にゼロとなるため、消費電流の増加を抑制できる。すなわち起動時間の短縮と消費電力の低減を両立できる。これが第１の利点である。
【００６５】
さらに実施の形態に係るＤＣ／ＤＣコンバータ１００は、以下で説明する第２の利点も有する。図６の波形図において、時刻ｔ３に、電源端子ＶＣＣが地絡したとする。そうすると、Ｖｃｃ＜ＶＴＨ１となるため、充電電流ＩＣＨＧがリミット電流ＩＬＭＴまで低下する。したがって地絡状態が長時間持続したとしても、発熱量を抑えることができ、ＤＣ／ＤＣコンバータ１００の信頼性を高めることができる。言い換えれば、リミット電流ＩＬＭＴは、地絡故障した際に、回路の信頼性を損なわないレベルに設定することが望ましい。
【００６６】
第２の利点は、図７の制御回路１０ｃとの対比によって明確となる。図７の制御回路１０ｃは、図４の制御回路１０から、第１電流源ＣＳ１、第１スイッチＳＷ１１、第１コンパレータＣＭＰ１を省略したものである。図５の一点鎖線は、図７の制御回路１０ｃにおける電源電圧ＶＣＣと充電電流ＩＣＨＧの関係を示す。すなわち、第１状態φ１において充電電流ＩＣＨＧがリミット電流ＩＬＭＴに制限されず、地絡状態（ＶＣＣ＝０Ｖ）において充電電流ＩＣＨＧが最大となる。図６には、図７の制御回路１０ｃにおいて地絡が生じたときの充電電流ＩＣＨＧの波形が、一点鎖線で示され、地絡状態において、大きな充電電流ＩＣＨＧが流れてしまう。
【００６７】
これに対して実施の形態に係る制御回路１０によれば、地絡状態における回路の信頼性を高めることができる。
【００６８】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００６９】
実施の形態では、シャントレギュレータ（誤差増幅器）２２がトランスＴ１の２次側に設けられる場合を説明したが、この誤差増幅器は、１次側に設けてもよく、さらには制御回路１０に内蔵してもよい。
【００７０】
当業者であれば、制御回路１０にはさまざまなタイプが存在すること、またその構成が本発明において限定されるものでないことは理解される。
たとえば図３のオン信号生成部５４として、コンパレータに代えて、所定のオフ時間Ｔｏｆｆを測定するタイマ回路を用いてもよい。エネルギーの放出に要する時間をあらかじめ見積もることにより、オフ時間Ｔｏｆｆを固定することも可能である。この場合、エネルギー効率の悪化と引き替えに、回路を簡略化できる。
【００７１】
実施の形態では、ＤＣ／ＤＣコンバータ１００が電子機器１に搭載される場合を説明したが、本発明はそれに限定されず、さまざまな電源装置に適用することができる。たとえばＤＣ／ＤＣコンバータ１００は、電子機器に電力を供給するＡＣアダプタにも適用可能である。この場合の電子機器としては、ラップトップ型コンピュータ、デスクトップ型コンピュータ、携帯電話端末、ＣＤプレイヤなどが例示されるが、特に限定されない。
【００７２】
実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００７３】
Ｐ１…入力端子、Ｐ２…出力端子、Ｃｏ１…第１出力キャパシタ、Ｃｏ２…第２出力キャパシタ、Ｄ１…第１ダイオード、Ｄ２…第２ダイオード、Ｄ３…第３ダイオード、Ｔ１…トランス、Ｌ１…１次コイル、Ｌ２…２次コイル、Ｌ３…補助コイル、Ｍ１…スイッチングトランジスタ、１００…ＤＣ／ＤＣコンバータ、１０…制御回路、４０…電流制限回路、Ｍ２…充電用トランジスタ、ＳＷ１…バイパススイッチ、ＳＷ２…制御スイッチ、ＣＳ１…第１電流源、ＣＳ２…第２電流源、ＣＳ３…第３電流源、４４…バイアス回路、ＳＷ１１…第１スイッチ、ＳＷ１２…第２スイッチ、ＣＭＰ１…第１コンパレータ、ＣＭＰ２…第２コンパレータ、４８…基準バイアス回路、Ｑ３…第３トランジスタ、Ｑ４…第４トランジスタ、２０…フィードバック回路、２２…シャントレギュレータ、Ｒ１…第１抵抗、Ｒ２…第２抵抗、１…電子機器、２…マイコン、４…信号処理回路、１０２…整流回路。
【図１】
2012161117.tif 000003
【図２】
2012161117.tif 000004
【図３】
2012161117.tif 000005
【図４】
2012161117.tif 000006
【図５】
2012161117.tif 000007
【図６】
2012161117.tif 000008
【図７】
2012161117.tif 000009