(57)【要約】      （修正有）【課題】可動部の特性異常をもたらす静電気の影響を緩和するＭＥＭＳデバイスを提供する。【解決手段】本体部１と本体部１の一面に形成された第一の固定基板とその反対面に形成された第二の固定基板３からなる半導体素子と、半導体素子が収納された表面実装型のパッケージとを備え、半導体素子には可動電極４が設けられ、第一の固定基板３には固定電極５が可動電極４と対向するように設けられ、ねじれ変形する支持ばね１４を中心に揺動することで変形当該両電極間の電気信号を検出する静電容量型ＭＥＭＳデバイスであって、両電極上のそれぞれには両電極が近接した際に互いに接触する接触部６ａ、６ｂが対向して設けられており、接触部６ａ、６ｂの材料は帯電列における正負順序が可動電極４側と固定電極５側とで異なり、前記正負順序の正負の向きは検出電界の正負の向きと逆である。これにより、接触帯電を起こりにくくするという効果がある。【選択図】図５
2012161855.tif 000002
【特許請求の範囲】
【請求項１】
本体部と前記本体部の一面に形成された第一の固定基板とその反対面に形成された第二の固定基板からなる半導体素子と、
前記半導体素子が収納された表面実装型のパッケージとを備え、
前記半導体素子には可動電極が設けられ、
前記第一の固定基板には固定電極が前記可動電極と対向するように設けられ、
当該電極間の電気信号を検出する静電容量型ＭＥＭＳデバイスであって、
両電極上のそれぞれには両電極が近接した際に互いに接触する接触部が対向して設けられており、
前記接触部の材料は帯電列における正負順序が可動電極側と固定電極側とで異なり、
前記正負順序の正負の向きは検出電界の正負の向きと逆であることを特徴とする静電容量型ＭＥＭＳデバイス。
【請求項２】
前記両電極上のそれぞれの接触部の材料は互いに帯電列が異なる同一の材料であることを特徴とする請求項１記載の静電容量型ＭＥＭＳデバイス。
【請求項３】
対となる前記固定電極および前記可動電極上に設けられた前記接触部の材料はいずれか一方がｎ型半導体であり、他方の材料はｐ型半導体であり、
両接触部のいずれか少なくとも一方は絶縁層を介して前記電極に配置されていることを特徴とする請求項２に記載の静電容量型ＭＥＭＳデバイス。
【請求項４】
前記絶縁層は前記可動電極上に設けられたことを特徴とする請求項３に記載の静電容量型ＭＥＭＳデバイス。
【請求項５】
前記絶縁層上の接触部は該絶縁層が設けられた前記電極と電気的に接続されている高抵抗体からなる接続部を有することを特徴とする請求項３または４に記載の静電容量型ＭＥＭＳデバイス。
【請求項６】
前記絶縁層は高抵抗体からなることを特徴とする請求項３または４に記載の静電容量型ＭＥＭＳデバイス。
【請求項７】
前記絶縁層上の接触部は高抵抗体からなることで前記絶縁層と一体に形成されたことを特徴とする請求項６に記載の静電容量型ＭＥＭＳデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は、静電容量型ＭＥＭＳデバイスに関するものである。
【背景技術】
【０００２】
従来から、マイクロマシンニング技術を利用して可動電極と固定電極が形成されたＭＥＭＳデバイスが提案されている。
例えば、特開２００６−１７５５５４号公報（特許文献１）である。
【０００３】
この従来例は、半導体基板からなるＭＥＭＳデバイスである。
このＭＥＭＳデバイスは微小電気機械要素と集積回路とが１つの半導体素子形成基板に形成されたＭＥＭＳデバイスであって、素子形成基板が、第一の半導体基板と、第一の半導体基板の厚み方向の一表面側に設けられ少なくとも一部が第一の半導体基板よりも抵抗率の大きな第二の半導体基板とを有した多層基板であり、微小電気機械要素が少なくとも第一の半導体基板に形成されるとともに、集積回路が第二の半導体基板において第一の半導体基板よりも抵抗率の大きな部分に形成されてなることを特徴とする。
そして注目すべきは前記素子形成基板には検出質量体と固定電極である固定櫛歯片とが設けられ、前記検出質量体には可動電極である可動櫛歯片が設けられている点である。
各固定櫛歯片と各可動櫛歯片とは互いに離間しており、検出質量体が変位する際の固定櫛歯片と可動櫛歯片との距離変化に伴う静電容量の変化を検出できるようにしてある。すなわち、固定櫛歯片と可動櫛歯片とにより検出質量体の変位を検出する検出手段が構成されている。
微小電気機械要素を抵抗率の比較的小さな第一の半導体基板に形成し、集積回路を抵抗率の比較的大きな第二の半導体基板に形成することにより、微小電気機械要素と集積回路との両方の高性能化が可能になり、デバイス全体としての高性能化を図ることが可能となる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−１７５５５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、上記従来のＭＥＭＳデバイスは前記検出質量体が浮遊部となっている。
【０００６】
このような構成では、前記固定電極と前記可動電極が直接接触することを防止する為に接触部を設けた場合、前記接触部での接触帯電によって、静電気が発生し、可動部である可動電極が静電気の影響を受けて特性異常が起こる。
【０００７】
本願発明は上記事情に鑑みてなされたものであり、その目的は、接触部での接触帯電を起こりにくくし、可動部の特性異常をもたらす静電気の影響を緩和するＭＥＭＳデバイスを提供することにある。
【課題を解決するための手段】
【０００８】
本願発明の静電容量型ＭＥＭＳデバイスは、本体部と前記本体部の一面に形成された第一の固定基板とその反対面に形成された第二の固定基板からなる半導体素子と、前記半導体素子が収納された表面実装型のパッケージとを備え、前記半導体素子には可動電極が設けられ、前記第一の固定基板には固定電極が前記可動電極と対向するように設けられ、当該電極間の電気信号を検出する静電容量型ＭＥＭＳデバイスであって、両電極上のそれぞれには両電極が近接した際に互いに接触する接触部が対向して設けられており、前記接触部の材料は帯電列における正負順序が可動電極側と固定電極側とで異なり、前記正負順序の正負の向きは検出電界の正負の向きと逆であることを特徴とする。
【０００９】
またこの静電容量型ＭＥＭＳデバイスにおいては、前記両電極上のそれぞれの接触部の材料は互いに帯電列が異なる同一の材料であることが好ましい。
【００１０】
またこの静電容量型ＭＥＭＳデバイスにおいては、対となる前記固定電極および前記可動電極上に設けられた前記接触部の材料はいずれか一方がｎ型半導体であり、他方の材料はｐ型半導体であり、前記両接触部のいずれか少なくとも一方は絶縁層を介して前記電極に配置されていることが好ましい。
【００１１】
またこの静電容量型ＭＥＭＳデバイスにおいては、前記絶縁層は前記可動電極上に設けられていることが好ましい。
【００１２】
またこの静電容量型ＭＥＭＳデバイスにおいては、前記絶縁層上の接触部は該絶縁層が設けられている前記電極と電気的に接続されている高抵抗体からなる接続部を有することが好ましい。
【００１３】
またこの静電容量型ＭＥＭＳデバイスにおいては、前記絶縁層は高抵抗体からなることが好ましい。
【００１４】
またこの静電容量型ＭＥＭＳデバイスにおいては、前記絶縁層上の接触部は高抵抗体からなることで前記絶縁層と一体に形成されたことが好ましい。
【発明の効果】
【００１５】
本願発明の静電容量型ＭＥＭＳデバイスは、接触部において接触材料の帯電列の正負の順序が検出電界の向きと逆になるように設定することで接触帯電を起こりにくくし、静電気の影響による静電容量型ＭＥＭＳデバイスの固着（スティクション）を生じにくくすることができ、長寿命化を実現することができる。
【図面の簡単な説明】
【００１６】
【図１】本願実施形態１の静電容量型ＭＥＭＳデバイスを示し、（ａ）は概略分解斜視図、（ｂ）は概略断面図である。
【図２】同上の静電容量型ＭＥＭＳデバイスの概略分解斜視図である。
【図３】同上の静電容量型ＭＥＭＳデバイスにおける半導体素子の概略分解斜視図である。
【図４】同上の静電容量型ＭＥＭＳデバイスにおける半導体素子の本体部を示し、（ａ）は概略平面図、（ｂ）は概略下面図である。
【図５】同上の静電容量型ＭＥＭＳデバイスにおける半導体素子の本体部を示し、図４（ａ）のＤ−Ｄ’概略断面図である。
【図６】同上の静電容量型ＭＥＭＳデバイスの要部説明図である。
【図７】同上の静電容量型ＭＥＭＳデバイスの要部拡大図である。
【図８】高抵抗体の取るべき抵抗値を示すグラフである。
【図９】本願実施形態２である静電容量型ＭＥＭＳデバイスの要部拡大図である。
【図１０】本願実施形態３である静電容量型ＭＥＭＳデバイスの要部拡大図である。
【発明を実施するための形態】
【００１７】
以下、図面を参照しながら本願発明の実施形態について説明する。
（実施形態１）
図１〜７は実施形態１にかかる静電容量型ＭＥＭＳデバイスを示している。
【００１８】
この静電容量型ＭＥＭＳデバイスは本体部１と本体部１の一面に形成された第一の固定基板２とその反対面に形成された第二の固定基板３からなる半導体素子Ａと、半導体素子Ａが収納された表面実装型のパッケージ１０１とを備え、半導体素子Ａには可動電極４が設けられ、第一の固定基板３には固定電極５が可動電極４と対向するように設けられ、当該両電極間の電気信号を検出する静電容量型ＭＥＭＳデバイスであって、両電極上のそれぞれには両電極が近接した際に互いに接触する接触部６ａ、６ｂが対向して設けられており、接触部６ａ、６ｂの材料は帯電列における正負順序が可動電極４側と固定電極５側とで異なり、前記正負順序の正負の向きは検出電界の正負の向きと逆である。
【００１９】
また、前記両電極上のそれぞれの接触部６ａ、６ｂの材料は互いに帯電列が異なる同一の材料（本実施形態では半導体）である。
【００２０】
また、対となる固定電極５および可動電極４上に設けられた接触部６ａ、６ｂのいずれか一方の材料はｎ型半導体であり、他方の材料はｐ型半導体であり、前記両電極上に設けられた接触部６ａ、６ｂのいずれか少なくとも一方（本実施形態では接触部６ｂ）は絶縁層７を介して電極４または５（本実施形態では電極５）に配置されている。
【００２１】
また、絶縁層７は可動電極４上に設けられている。
【００２２】
また、絶縁層７上の接触部６ｂは該絶縁層７が設けられた電極４と電気的に接続されている高抵抗体からなる接続部１０を有する。
【００２３】
以下、実施形態１のより具体的な説明を行う。
【００２４】
本実施形態の静電容量型ＭＥＭＳデバイスは、図１および図２に示すように、ＭＥＭＳチップの一種である加速度センサチップからなる半導体素子Ａと、半導体素子Ａが収納された表面実装型のパッケージ１０１とを備えている。
【００２５】
パッケージ１０１は、一面（図１（ｂ）における上面）が開放された箱状に形成されるとともに半導体素子Ａに電気的に接続される複数のリード１１２のアウタリード１１２ｂが外側面から導出された中空のプラスチックパッケージ本体１０２と、プラスチックパッケージ本体１０２の上記一面を閉塞する形でプラスチックパッケージ本体１０２に気密的に接合されるパッケージ蓋（リッド）１０３とで構成されている。なお、パッケージ蓋１０３の適宜部位には、レーザマーキング技術により製品名称や製造日時などを示す表記１１３が形成されている。
【００２６】
半導体素子Ａは、静電容量型の加速度センサチップであって、図３ないし図５に示すように、半導体基板であるＳＯＩ基板を用いて形成された本体部１と、ガラス基板を用いて形成され本体部１の一表面側（図５における上面側）に固定された第一の固定基板２と、ガラス基板を用いて形成され本体部１の他表面側に固定された第二の固定基板３とを備えている。ここにおいて、本体部１および各固定基板２，３の外周形状は矩形状であり、各固定基板２，３は本体部１と同じ外形寸法に形成されている。また、本実施形態では、半導体基板として、シリコン基板からなる支持基板上のシリコン酸化膜からなる絶縁層（埋込酸化膜）上にｎ形のシリコン層（活性層）を有するＳＯＩ基板を用いているが、ＳＯＩ基板に限らず、例えば、シリコン基板を用いてもよい。また、各固定基板２，３が、ガラス基板を用いて形成されているが、ガラス基板に限らず、シリコン基板を用いて形成してもよい。
【００２７】
本体部１は、２つの平面視矩形状の開口窓１２が上記一表面に沿って並設されたフレーム部１１と、フレーム部１１の各開口窓１２の内側において各固定基板２，３から離間して配置された２つの平面視矩形状の重り部１３と、フレーム部１１の各開口窓１２の内側で重り部１３を挟む形で配置され上記一表面側においてフレーム部１１と重り部１３とを連結した各一対の支持ばね部１４とを備えており、フレーム部１１が各固定基板２，３と接合されている。なお、半導体素子Ａは、フレーム部１１の周部が全周に亘って各固定基板２，３の周部と接合されており、フレーム部１１と各固定基板２，３とで、チップサイズパッケージが構成されている。
【００２８】
ところで、本体部１のフレーム部１１には、各開口窓１２それぞれに連通する平面視矩形状の窓孔１７が２つの開口窓１２と同じ方向に並設されており、各窓孔１７の内側には、それぞれ２つの固定子１６が一対の支持ばね部１４の並設方向に沿って配置されている。
【００２９】
各固定子１６は、窓孔１７の内周面との間、重り部１３の外周面との間、および隣り合う固定子１６との間に隙間が形成されており、互いに分離独立して電気的に絶縁されており、フレーム部１１とも電気的に絶縁されている。ここにおいて、各固定子１６は、両固定基板２，３と接合されている。また、本体部１の上記一表面側において、各固定子１６には、金属薄膜（例えば、Ａｌ−Ｓｉ膜）からなる円形状のパッド１８が形成され、フレーム部１１において隣り合う窓孔１７の間の部位にも、金属薄膜（例えば、Ａｌ−Ｓｉ膜）からなる円形状のパッド１８が形成されている。
【００３０】
また、第一の固定基板２には、各パッド１８を各別に露出させる複数（ここでは、５つ）のテーパ状の貫通孔２８が形成されている。ここで、第一の固定基板２は、各貫通孔２８を、本体部１から離れるにつれて開口面積が徐々に大きくなるテーパ状に形成してあり、本体部１において各パッド１８それぞれの外周縁から離れた各部位に各貫通孔２８の周部が接合されるように開口面積を設定してある。本実施形態における半導体素子Ａは、静電容量型の加速度センサチップであり、各固定子１６に形成された各パッド１８は後述の各固定電極５に電気的に接続され、フレーム部１１に形成されたパッド１８は後述の各可動電極４に電気的に接続されている。以上説明した複数のパッド１８は、半導体素子Ａの矩形状の外周形状の１辺に沿って配置されている。なお、半導体素子Ａは、各パッド１８を、第一の固定基板２における本体部１側とは反対側の表面において当該半導体素子Ａの矩形状の外周形状の１辺に沿って配置して適宜の配線により各固定電極５および各可動電極４と電気的に接続するようにしてもよい。
【００３１】
以下、図３の左側に示した直交座標系のように、重り部１３が並ぶ方向をｙ軸方向、本体部１の上記一表面に沿う面内でｙ軸方向に直交する方向をｘ軸方向、ｘ軸方向とｙ軸方向とに直交する方向（つまり、本体部１の厚み方向）をｚ軸方向として説明する。
【００３２】
半導体素子Ａにおける各支持ばね部１４は、ねじれ変形が可能なトーションばね（トーションバー）であって、フレーム部１１および重り部１３に比べて薄肉に形成されており、重り部１３は、フレーム部１１に対して一対の支持ばね部１４の回りで変位可能となっている（ｙ軸方向の軸回りで可動可能となっている）。つまり、一対の支持ばね部１４は、フレーム部１１に対して重り部１３が揺動自在となるようにフレーム部１１と重り部１３とを連結している。言い換えれば、フレーム部１１の開口窓１２の内側に配置される重り部１３は、当該重り部１３から相反する２方向へ延長された２つの支持ばね部１４を介してフレーム部１１に揺動自在に支持されている。ここにおいて、フレーム部１１は、ＳＯＩ基板の支持基板１１ａ、絶縁層１１ｂ、シリコン層１１ｃそれぞれを利用して形成してある。これに対して、支持ばね部１４は、ＳＯＩ基板におけるシリコン層を利用して形成してあり、フレーム部１１よりも薄肉となっている。また、重り部１３は、上述のＳＯＩ基板の支持基板１１ａ、絶縁層１１ｂ、シリコン層１１ｃそれぞれを利用して形成してある。半導体素子Ａの本体部１は、バルクマイクロマシニング技術などを利用して形成してある。
【００３３】
また、各固定子１６は、ＳＯＩ基板の支持基板１１ａ、絶縁層１１ｂ、シリコン層１１ｃそれぞれを利用して形成してあり、ＳＯＩ基板に適宜加工を施してから当該ＳＯＩ基板を第二の固定基板３に陽極接合により接合した後に、フレーム部１１から分離されている。
【００３４】
ところで、半導体素子Ａは、本体部１の上記一表面側に接合される第一の固定基板２側への重り部１３の変位空間を確保するために、重り部１３、各支持ばね部１４、およびフレーム部１１における開口窓１２の周部それぞれに対応する各部位におけるシリコン層１１ｃの厚みを薄くしてあるが、これら各部位の厚みを薄くせずに、第一の固定基板２の基礎となる第一のガラス基板における本体部１との対向面に重り部１３の変位空間形成用凹部を形成し、当該変位空間形成用凹部の内底面に固定電極５を形成するようにしてもよい。また、半導体素子Ａは、本体部１の上記他表面側に接合される第二の固定基板３側への重り部１３の変位空間を確保するために、重り部１３およびフレーム部１１における開口窓１２の周部それぞれに対応する各部位における支持基板１１ａの厚みを薄くしてあるが、これら各部位の厚みを薄くせずに、第二の固定基板３の基礎となる第二のガラス基板３０における本体部１との対向面に重り部１３の変位空間形成用凹部を形成するようにしてもよい。なお、本実施形態では、ＳＯＩ基板を用いて半導体素子Ａを形成しているので、シリコン基板を用いて形成する場合に比べて、各支持ばね部１４の厚み寸法の精度を高めることができる。
【００３５】
また、固定電極５、固定電極４および本体部１上には、重り部１３の過度の変位を規制する接触部６ａ、６ｂ、６ｃ（図５参照）が設けられている。しかして、重り部１３の過度の変位による支持ばね部１４の破損や各固定基板２，３の破損などを防止することができる。
【００３６】
ここで図６を参照して接触部６ａ、６ｂの構造について詳しく説明する。
本実施形態において、第一の固定電極５１は対向する可動電極４との関係において正となるように検出電界が設定されており、第一の固定電極５１上にはｐ型半導体からなる接触部６ａ（６１ｐ）が設けられている。これに対向する形で、可動電極４上には絶縁層７を介してｎ型半導体からなる接触部６ｂ（６１ｎ）が設けられている。
【００３７】
ここで両者が接触した時、接触部６ｂ（６１ｎ）は第一の固定電極５１との関係において負となる可動電極４上に設けられているため接触帯電によって負に帯電しやすい環境におかれている。また、接触部６ａ（６１ｐ）についても同様の理由から正に帯電しやすい環境におかれている。
【００３８】
一方でｎ型半導体とｐ型半導体は半導体という同じ材料でありながら帯電列が異なり、両者が接触した時、電荷の移動によりそれぞれ正と負に帯電しやすい性質を持つ。
【００３９】
そこで正に帯電しやすいｎ型半導体を用いて、可動電極２上に接触部６ｂ（６１ｎ）を設け、さらに負に帯電しやすいｐ型半導体からなる接触部６ａ（６１ｐ）を対向させることによって、接触部６ａ（６１ｐ），６ｂ（６１ｎ）間で接触帯電を起こりにくくし、静電気の影響による特性異常を軽減することができる。
【００４０】
また、第二の固定電極５２は対向する可動電極４との関係において負となるように検出電界が設定されており、第二の固定電極５２上にはｎ型半導体からなる接触部６ａ（６２ｎ）が設けられている。これに対向する形で、可動電極４上には絶縁層７を介してｐ型半導体からなる接触部６ｂ（６２ｐ）が設けられている。絶縁層７は例えば、Ｓｉ酸化物からなる。
【００４１】
ここで接触部６ｂ（６２ｐ）は第一の固定電極５ｂとの関係において正となる可動電極４上に設けられているため接触帯電によって正に帯電しやすい環境におかれている。また、接触部６ａ（６２ｎ）についても同様の理由から負に帯電しやすい環境におかれている。
【００４２】
そこで負に帯電しやすいｐ型半導体を用いて、可動電極４上に接触部６ｂ（６２ｐ）を設け、さらに正に帯電しやすいｎ型半導体からなる接触部６ａ（６２ｎ）を対向させることによって、接触部６ａ（６２ｎ），６ｂ（６２ｐ）間で接触帯電を起こりにくくし、静電気の影響による特性異常を軽減することができる。
【００４３】
一方、接触部６ｃは、ＳＯＩ基板の一部により構成してもよいし、別途に形成したシリコン酸化膜をパターニングすることにより構成してもよい。なお、このような接触部６ｃは、本体部１に設けずに、各固定基板２，３それぞれにおける重り部１３との対向面に設けてもよい。また、第二の固定基板３における重り部１３との対向面には、金属薄膜（例えば、Ａｌ−Ｓｉ膜など）により構成され重り部１３の付着を防止する付着防止膜３５が形成されている。
【００４４】
さらに、ここにおいて、本実施形態の静電容量型ＭＥＭＳデバイスは、半導体素子Ａの各接触部を接触させるに十分な静電界を印加するバイアスユニット８を備えたチップ検査測定部９を有するＩＣチップＢが、半導体素子Ａとともにパッケージ１０１に収納されている。なお、本実施形態はあくまで一例であり、バイアスユニット８を用いることなくチップ検査測定部９を構成してもよい。また、製造時点においてチップ検査を行う場合、チップ検査部９は必ずしも有する必要はない。
ＩＣチップＢは、ＡＳＩＣ（Application  Specific  ＩＣ）であり、シリコン基板を用いて形成されており、裏面全面がシリコーン系樹脂を用いて接着されている。また、ＩＣチップＢには半導体素子Ａの出力信号を信号処理する信号処理回路も形成されている。なお、ＩＣチップＢの機能は、半導体素子Ａの機能に応じて適宜設計すればよく、半導体素子Ａと協働するものであればよい。また、ＩＣチップＢは、必ずしも、半導体素子Ａと同一のパッケージ１０１に収納する必要はなく、この場合は、半導体素子Ａの各パッド１８に一端部が接続されるボンディングワイヤＷの他端部をプラスパッケージ本体１０２のリード１１２のインナリード１１２ａに接続すればよい。ただし、ＩＣチップＢを半導体素子Ａと同じパッケージ１０１に収納した場合のほうが、異なるパッケージに収納する場合に比べて、静電容量型ＭＥＭＳデバイス全体の小型化および低コスト化を図れるとともに加速度の検出精度の向上を図れる。
【００４５】
本実施形態では、ＩＣチップＢが１枚のシリコン基板を用いて形成されているのに対して、半導体素子ＡがＳＯＩ基板と２つのガラス基板とを用いて形成されており、半導体素子Ａの厚みがＩＣチップＢの厚みに比べて大きくなっているので、上述のプラスチックパッケージ本体１０２の底部において半導体素子Ａを搭載する搭載面をＩＣチップＢの搭載部位よりも凹ませてある（したがって、半導体素子Ａを搭載する部位は底部の肉厚が他の部位に比べて薄くなっている）。なお、本実施形態では、プラスチックパッケージ本体１０２の外形を１０ｍｍ×７ｍｍ×３ｍｍの直方体としてあるが、この数値は一例であり、半導体素子ＡやＩＣチップＢの外形、リード１１２の本数やピッチなどに応じて適宜設定すればよい。
【００４６】
ここで可動電極４上の接触部６ｂの構造について図７を参照して詳細に説明する。
【００４７】
接触部６ｂは絶縁層７を介して可動電極４上に設けられていると同時に不純物をドープすることで抵抗値を制御した半導体等からなる高抵抗体によって形成した接続部１０によって可動電極４と電気的に接続されている。このとき、最適な接続部１０の抵抗値は設定される検出電界と、測定周波数によって異なり、その値の一例を示したグラフが図８である。このような抵抗値を持つ高抵抗体によって電気的に接続することで、より帯電を起こりにくくし、静電気の影響による特性異常を軽減することができる。
【００４８】
なお、絶縁層７と接続部１０は固定電極５と接触部６ａの間に設けることによっても同様に電流が流れることを回避しつつ帯電を起こりにくくし、静電気の影響による特性異常を軽減することができる。しかし、可動電極４と接触部６ｂの間に設けることでより製造容易とすることが可能となる。
【００４９】
本実施形態における半導体素子Ａは、上述の説明から分かるように、各重り部１３がｙ軸方向に沿って延長された一対の支持ばね部１４を介してフレーム部１１に連結され、第一の固定基板２において各重り部１３それぞれに対向する部位ごとにｘ軸方向に沿って金属薄膜（例えば、Ａｌ−Ｓｉ膜など）からなる２つの固定電極５１、５２が並設されるとともに、各重り部１３に可動電極４が設けられており、ｚ軸方向において対向して対をなす可動電極４と固定電極５との対の間に空隙が形成されている。ここで、各一対の支持ばね部１４は、平面視における重り部１３のｙ軸方向に沿った中心線の延長線上に形成されている。
【００５０】
また、本体部１の重り部１３は、上記他表面側において重り部１３のｙ軸方向の中心線（ここでは、一対の支持ばね部１４を結ぶ直線に一致する）におけるｘ軸方向の両側に、矩形状に開口され互いに大きさの異なる凹部１３ａ，１３ｂが形成されており、当該両側の部分で平面サイズが同じであるにもかかわらず互いに質量が異なっている。また、本体部１は、重り部１３において開口サイズの大きな凹部１３ｂ内に、凹部１３ｂの矩形状の内底面の２つの対角線に沿ったＸ字状の補強壁１９が、凹部１３ｂの内底面と内側面とに連続する形で形成されている。また、本体部１は、隣り合う開口窓１２それぞれに配置された２つの重り部１３に関して、当該本体部１の上記一表面に沿った面内において一方の重り部１３が他方の重り部１３を１８０°回転させた形で形成されている。
【００５１】
半導体素子Ａは、上述の説明から分かるように、対となる可動電極４と固定電極５とを有する構造を二つ有している。よって本体部１に設けられた可動電極４と第一の固定基板２に設けられた固定電極５との対を４対有しており、可動電極４と固定電極５との対ごとに可変容量コンデンサが構成されている。要するに、半導体素子Ａは、重り部１３が振動することにより、対をなす固定電極５と可動電極４との対向面積が変化し、可変容量コンデンサの静電容量が変化する。
【００５２】
なお、以下では、説明の便宜上、４個の固定電極５について、図３における左上の固定電極５の符号を５Ａａ、左下の固定電極５の符号を５Ａｂ、右上の固定電極５の符号を５Ｂａ、右下の固定電極５の符号を５Ｂｂとし、２個の可動電極４について、図３における左側の可動電極４の符号を４Ａ、右側の可動電極４の符号を４Ｂとして説明する。
【００５３】
ここにおいて、図３において４つの固定子１６それぞれに形成された４つのパッド１８について、左側から順に符号を１８Ａａ，１８Ａｂ，１８Ｂａ，１８Ｂｂとすれば、各パッド１８Ａａ，１８Ａｂ，１８Ｂａ，１８Ｂｂは、それぞれ、固定子１６、および第二の固定基板２において固定電極５と連続一体に形成された金属配線２６（図５参照）を介して固定電極５Ａａ，５Ａｂ，５Ｂａ，５Ｂｂと電気的に接続されている。ここで、本体部１は、各固定子１６における重り部１３側の端部の表面を本体部１の上記一表面よりも後退させてあり（各固定子１６における当該端部のシリコン層１１ｃの厚みを薄くしてあり）、固定子１６における当該端部の表面に、第二の固定基板２の金属配線２６が圧接される連絡用導体部１６ｄ（図４（ａ）および図５参照）が形成されている。また、フレーム部１１に形成されたパッド１８は、可動電極４Ａ，５Ｂの両方と電気的に接続されている。
【００５４】
ここで、半導体素子Ａの基本的な動作例について説明する。
【００５５】
いま、半導体素子Ａに加速度がかかっていない状態で、半導体素子Ａに対してｘ軸方向（ｘ軸の正方向）の加速度がかかって各重り部１３が一対の支持ばね部１４を回動軸として回動して各可変容量コンデンサの静電容量が変化する。ここにおいて、半導体素子Ａに加速度がかかっていない状態での各可変容量コンデンサの静電容量をＣ０とし、ｘ軸方向の加速度がかかったときの、各可変容量コンデンサの静電容量の変化分をΔＣ、可動電極４Ａと固定電極５Ａａとで構成される可変容量コンデンサの静電容量をＣＡａ、可動電極４Ａと固定電極５Ａｂとで構成される可変容量コンデンサの静電容量をＣＡｂ、可変電極４Ｂと固定電極５Ｂａとで構成される可変容量コンデンサの静電容量をＣＢａ、可変電極４と固定電極５Ｂｂとで構成される可変容量コンデンサの静電容量をＣＢｂとすれば、
ＣＡａ＝Ｃ０＋ΔＣ
ＣＡｂ＝Ｃ０−ΔＣ
ＣＢａ＝Ｃ０＋ΔＣ
ＣＢｂ＝Ｃ０−ΔＣ
となる。ここで、一方の重り部１３側の２個の可変容量コンデンサの静電容量の差分値（＝ＣＡａ−ＣＡｂ）と、他方の重り部１３側の２個の可変容量コンデンサの静電容量の差分値（＝ＣＢａ−ＣＢｂ）との和は４ΔＣとなる。
【００５６】
また、同様に、半導体素子Ａにｚ軸方向の加速度がかかったときの、各可変容量コンデンサの静電容量の変化分をΔＣ、可動電極４Ａと固定電極５Ａａとで構成される可変容量コンデンサの静電容量をＣＡａ、可動電極４Ａと固定電極５Ａｂとで構成される可変容量コンデンサの静電容量をＣＡｂ、可変電極４Ｂと固定電極５Ｂａとで構成される可変容量コンデンサの静電容量をＣＢａ、可変電極４Ｂと固定電極５Ｂｂとで構成される可変容量コンデンサの静電容量をＣＢｂとすれば、
ＣＡａ＝Ｃ０＋ΔＣ
ＣＡｂ＝Ｃ０−ΔＣ
ＣＢａ＝Ｃ０−ΔＣ
ＣＢｂ＝Ｃ０＋ΔＣ
となる。ここで、一方の重り部１３側の２個の可変容量コンデンサの静電容量の差分値（＝ＣＡａ−ＣＡｂ）と、他方の重り部１３側の２個の可変容量コンデンサの静電容量の差分値（＝ＣＢｂ−ＣＢａ）との和は４ΔＣとなる。
【００５７】
しかして、｛（ＣＡａ−ＣＡｂ）＋（ＣＢａ−ＣＢｂ）｝の静電容量の変化に基づいて、半導体素子Ａのｘ軸方向に作用した加速度を検出することができ、｛（ＣＡａ−ＣＡｂ）＋（ＣＢｂ−ＣＢａ）｝の静電容量の変化に基づいて、半導体素子Ａのｚ軸方向に作用した加速度を検出することができる。
【００５８】
本実施形態によれば、接触部６ａ、６ｂの材料の帯電列における正負順序が異なり、前記正負順序の正負の向きは検出電界の正負の向きと逆であるため、接触帯電を起こりにくくし、静電気の影響による固着（スティクション）を生じにくくすることができ、特性異常を軽減することができる。また、対向する接触部同士は互いに帯電列が異なる同一の材料であるため、製造容易となる。また、接触部６ａ、６ｂのいずれか少なくとも一方は絶縁層７を介して設けられているのでｎ型半導体とｐ型半導体からなる接触部６ａ、６ｂ同士が接触しても電流が流れることを回避することができる。また、絶縁層７を可動電極４上に設けることでより製造容易とすることができる。また、高抵抗体からなる接続部１０を設けることでより帯電を起こりにくくし、静電気の影響による特性異常を軽減することができる。
（実施形態２）
図９は実施形態２にかかる静電容量型ＭＥＭＳリレーを示している。
【００５９】
この静電容量型ＭＥＭＳリレーの絶縁層７は高抵抗体からなる。
また、絶縁層７上の接触部６ｂは該絶縁層７が設けられた前記電極と電気的に接続されている高抵抗体からなる接続部１０を有していない点で、実施形態１に記載した接点構造と相違するがその他の構成は同様である。
【００６０】
以下、実施形態２のより具体的な説明を行う。
【００６１】
接触部６ｂは不純物をドープすることで抵抗値を制御した半導体等からなる絶縁層７を介して可動電極４上に設けられている。このとき、同時に高抵抗体によって絶縁層７が形成されているため接触部６ｂは可動電極４と電気的に接続されている。このとき、最適な絶縁層７の抵抗値は設定される検出電界と、測定周波数によって異なり、その値の一例を示したグラフが図８である。
【００６２】
本実施形態によれば、抵抗値を持つ高抵抗体によって絶縁層７を介して接触部６ｂが電気的に接続することで、より接触部６ｂの帯電を起こりにくくし、静電気の影響による特性異常を軽減しつつ、部品点数の削減を図ることができ、製造容易とすることができる。
（実施形態３）
図１０は実施形態３にかかる静電容量型ＭＥＭＳリレーを示している。
【００６３】
この静電容量型ＭＥＭＳリレーの絶縁層７上の接触部６ｂは高抵抗体からなることで絶縁層７と一体に形成された点で、実施形態２に記載した接点構造と相違するがその他の構成は同様である。
【００６４】
以下、実施形態３のより具体的な説明を行う。
【００６５】
接触部６ｂは絶縁層７とともに不純物をドープすることで抵抗値を制御したｐ型半導体、またはｎ型半導体によって一体に可動電極４上に形成されている。このとき、接触部６ｂは可動電極４と電気的に接続されている。なお、最適な接触部６ｂおよび絶縁層７の抵抗値は設定される検出電界と、測定周波数によって異なり、その値の一例を示したグラフが図８である。
【００６６】
本実施形態によればこのような抵抗値を持つ高抵抗体によって絶縁層７を介して接触部６ｂが電気的に接続することで、より接触部６ｂの帯電を起こりにくくし、静電気の影響による特性異常を軽減しつつ、構造容易とすることができ製造プロセスの簡略化を図ることができる。
【符号の説明】
【００６７】
Ａ      半導体素子
１      本体部
２      第一の固定電極
３      第二の固定電極
４      可動電極
５      接触部位
６ａ    固定電極上の接触部
６ｂ    可動電極上の接触部
７      絶縁層
８      バイアスユニット
９      チップ検査測定部
１０    接続部
Ｂ      ＩＣチップ
１０１  パッケージ
【図１】
2012161855.tif 000003
【図２】
2012161855.tif 000004
【図３】
2012161855.tif 000005
【図４】
2012161855.tif 000006
【図５】
2012161855.tif 000007
【図６】
2012161855.tif 000008
【図７】
2012161855.tif 000009
【図８】
2012161855.tif 000010
【図９】
2012161855.tif 000011
【図１０】
2012161855.tif 000012