(57)【要約】【課題】ＴＦＴ基板及びその製造方法を提供する。【解決手段】ガラス基板と、横方向のゲートラインと、ネット状のＶｃｏｍ線と、縦方向のデータラインと、を備えるＴＦＴ基板であって、前記ネット状のＶｃｏｍ線の各行におけるＶｃｏｍ線は電気的に接続され、Ｖｃｏｍ線はＶｃｏｍ線ＩＣ接続部を介してＩＣ素子と電気的に接続される。また、データラインの数をＮとする場合、前記Ｖｃｏｍ線ＩＣ接続部の数は０より大きく、且つＮ＋１より小さくなり、隣接する両行Ｖｃｏｍ線との間に少なくとも一組の対応するＶｃｏｍ線縦方向電気接続段がある。【選択図】図２
2012133367.tif 000002
【特許請求の範囲】
【請求項１】
ベース基板と、
横方向のゲートラインと、
ネット状の蓄積容量電極線であるＶｃｏｍ線と、
前記横方向のゲートラインとともに画素ユニットを画成する縦方向のデータラインと、
を備えるＴＦＴ基板であって、
前記ネット状のＶｃｏｍ線の各行における各画素ユニットに対応するＶｃｏｍ線は電気的に接続され、前記ネット状のＶｃｏｍ線はＶｃｏｍ線ＩＣ接続部を介してＩＣ素子と電気的に接続され、
データラインの数をＮとする場合、前記Ｖｃｏｍ線ＩＣ接続部の数は０より大きく、且つＮ＋１より小さくなり、
隣接する両行Ｖｃｏｍ線との間に少なくとも１つのＶｃｏｍ線縦方向電気接続段があることを特徴とするＴＦＴ基板。
【請求項２】
前記Ｖｃｏｍ線ＩＣ接続部の数はＮであることを特徴とする請求項１に記載のＴＦＴアレイ基板。
【請求項３】
前記Ｖｃｏｍ線ＩＣ接続部の数は１であることを特徴とする請求項２に記載のＴＦＴアレイ基板。
【請求項４】
隣接する両行Ｖｃｏｍ線との間であって、縦方向に前記Ｖｃｏｍ線ＩＣ接続部に対応する１組のＶｃｏｍ線縦方向電気接続段があることを特徴とする請求項１から３のいずれか一項に記載のＴＦＴアレイ基板。
【請求項５】
ベース基板に第１の導電薄膜を形成し、パターニング工程によって複数のゲートラインとＶｃｏｍ線を形成するとともに、各行における前記Ｖｃｏｍ線を電気的に接続させるステップと、
ベース基板に第２の導電薄膜を形成し、パターニング工程によって複数のデータラインを形成するステップと、
ベース基板に画素電極層を形成し、パターニング工程によって複数の画素電極と、隣接する両行Ｖｃｏｍ線の間のＶｃｏｍ線縦方向電気接続段と、Ｖｃｏｍ線ＩＣ接続部とを形成するステップとを備え、
データラインの数をＮとする場合、前記Ｖｃｏｍ線ＩＣ接続部の数は０より大きく、且つＮ＋１より小さくなり、隣接する両行Ｖｃｏｍ線との間に少なくとも一つの前記Ｖｃｏｍ線縦方向電気接続段があることを特徴とするＴＦＴ基板の製造方法。
【請求項６】
前記Ｖｃｏｍ線ＩＣ接続部の数はＮであることを特徴とする請求項５に記載のＴＦＴ基板の製造方法。
【請求項７】
前記Ｖｃｏｍ線ＩＣ接続部の数は１であることを特徴とする請求項１５に記載のＴＦＴ基板の製造方法。
【請求項８】
隣接する両行Ｖｃｏｍ線との間に、前記Ｖｃｏｍ線ＩＣ接続部に対応する１組のＶｃｏｍ線縦方向電気接続段を形成することを特徴とする請求項５から７のいずれか１項に記載のＴＦＴ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＴＦＴ基板及びその製造方法に関する。
【背景技術】
【０００２】
薄膜トランジスタ液晶ディスプレイ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ−Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ、以下ＴＦＴ−ＬＣＤと略称する）は、液晶層に印加した電界強度の変化により、液晶層における液晶分子の配向を変えることで、液晶層を透過する光の強さを制御して画像を表示する。
【０００３】
一般に、液晶表示パネルは、バックライトモジュールと、アレイ基板と、カラーフィルタ（ｃｏｌｏｒ  ｆｉｌｔｅｒ）基板と、これら両基板によって形成された空間に充填された液晶分子層とを備える。アレイ基板における画素ユニットは画素電極及びＴＦＴスイッチング素子を備え、画素電極の電圧のオン・オフ及びその大きさのそれぞれは、ゲートラインに接続されたＴＦＴスイッチング素子におけるゲート電極のゲート信号と、データラインに接続されたＴＦＴスイッチング素子におけるソース電極のデータ信号によって制御される。カラーフィルタ基板における共通電極とアレイ基板における画素電極との間に形成される電界の強度変化により、液晶分子の配向が制御される。アレイ基板におけるゲートラインと平行、且つ同一層に位置する蓄積容量電極線（Ｖｃｏｍ線）と、画素電極との間に形成される蓄積容量は、次の信号が来る直前に、画素ユニットに対応する液晶分子の状態を維持するために用いられる。
【０００４】
アレイ基板の設計にデュアルゲート（Ｄｕａｌ  Ｇａｔｅ）設計が採用され、これによってデータラインＩＣの接続部（即ち、ドライバーＩＣとの接続部）数が有効的に低減され、コストダウンの効果が図られる。図１に示したように、緑（ｇｒｅｅｎｉｓｈ）の欠陥を防止するため、一般的に、デュアルゲート設計によるパネルは、ネット状のＶｃｏｍ線設計をよく採用する。図１において、アレイ基板は、ゲートライン１と、データライン２と、Ｖｃｏｍ線ＩＣ接続部３と、Ｖｃｏｍ線４と、画素ユニット５を備える。前記Ｖｃｏｍ線ＩＣ接続部３は、Ｖｃｏｍ線とドライバーＩＣの接続部である。図１に示したように、各画素ユニットに用いられるネット状のＶｃｏｍ線４は横方向及び縦方向においてそれぞれ電気的に接続されてネット状を構成し、且つ、縦方向のＶｃｏｍ線ＩＣ接続部と縦方向のデータラインＩＣ接続部は間隔を空けて交替的に配列される。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
具体的に、図１において、左から右へ順にＶｃｏｍ線ＩＣ接続部３１、データラインＩＣ接続部２１、Ｖｃｏｍ線ＩＣ接続部３２、データラインＩＣ接続部２２、Ｖｃｏｍ線ＩＣ接続部３３、データラインＩＣ接続部２３、Ｖｃｏｍ線ＩＣ接続部３４である。つまり、Ｎ本のデータラインがあるとすれば、Ｖｃｏｍ線ＩＣ接続部はＮ＋１本ある。このような間隔のある構成によれば、ＩＣ接続部が浪費されるとともに、画素の開口率が低減されてしまう。
【課題を解決するための手段】
【０００６】
本発明の実施例は、ベース基板と、横方向のゲートラインと、ネット状のＶｃｏｍ線と、前記横方向のゲートラインとともに画素ユニットを画成する縦方向のデータラインと、を備えるＴＦＴ基板であって、前記ネット状のＶｃｏｍ線の各行における各画素ユニットに対応するＶｃｏｍ線は電気的に接続され、Ｖｃｏｍ線はＶｃｏｍ線ＩＣ接続部を介してＩＣ素子と電気的に接続され、データラインの数をＮとする場合、前記Ｖｃｏｍ線ＩＣ接続部の数は０より大きく、且つＮ＋１より小さくなり、隣接する両行Ｖｃｏｍ線との間に少なくとも一つのＶｃｏｍ線縦方向電気接続段がある。
【０００７】
本発明の他の実施例は、ベース基板に第１の導電薄膜を形成し、パターニング工程によって複数のゲートラインとＶｃｏｍ線を形成するとともに、各行における前記Ｖｃｏｍ線を電気的に接続させるステップと、ベース基板に第２の導電薄膜を形成し、パターニング工程によって複数のデータラインを形成するステップと、ベース基板に画素電極層を形成し、パターニング工程によって複数の画素電極と、隣接する両行Ｖｃｏｍ線の間のＶｃｏｍ線縦方向電気接続段と、Ｖｃｏｍ線ＩＣ接続部とを形成するステップとを備え、データラインの数をＮとする場合、前記Ｖｃｏｍ線ＩＣ接続部の数は０より大きく、且つＮ＋１より小さくなり、隣接する両行Ｖｃｏｍ線との間に少なくとも一つのＶｃｏｍ線縦方向電気接続段がある。
【図面の簡単な説明】
【０００８】
以下、本発明の実施例又は従来技術における技術案をより明確に説明するため、実施例又は従来技術の記載に必要な図面に対して簡単に説明する。なお、以下の記載における図面は本発明の一実施例に過ぎず、本分野の当業者が創造的労働をしなくても、これらの図面によって他の図面を得られることは自明である。
【図１】従来技術におけるデュアルゲートＴＦＴ基板の構造の概略図である。
【図２】本発明の実施例に係るデュアルゲートＴＦＴ基板の構造の概略図である。
【図３】本発明の実施例に係る他のデュアルゲートＴＦＴ基板の構造の概略図である。
【図４】本発明の実施例に係るさらに他のデュアルゲートＴＦＴ基板の構造の概略図である。
【図５】本発明の実施例に係るデュアルゲートＴＦＴ基板の製造工程による基板の概略図１である。
【図６】本発明の実施例に係るデュアルゲートＴＦＴ基板の製造工程による基板の概略図２である。
【図７】本発明の実施例に係るデュアルゲートＴＦＴ基板の製造工程による基板の概略図３である。
【図８】本発明の実施例に係るデュアルゲートＴＦＴ基板の製造工程による基板の概略図４である
【発明を実施するための形態】
【０００９】
以下、本発明の実施例における図面を結合して、本発明の実施例に係る技術案を明確、且つ完全に説明する。なお、ここで記載された実施例はただ本発明の実施例の一部だけであり、本発明の全ての実施例ではない。本発明の実施例に基づき、当業者が創造的な活動をしない前提で得られる他の実施例は全て本発明の技術範囲に含まれる。
【００１０】
本発明の実施例によるデュアルゲートＴＦＴアレイ基板は、図２に示したように、ベース基板とするガラス基板（図示せず）と、該ガラス基板に形成された横方向のゲートライン１と、ネット状のＶｃｏｍ線４と、縦方向のデータライン２と、横方向のゲートライン１と縦方向のデータライン２が交差して画成した画素ユニット５と、を備える。ネット状のＶｃｏｍ線４の各行における各画素ユニット５に対応するＶｃｏｍ線は電気的に接続され、Ｖｃｏｍ線４はＶｃｏｍ線ＩＣ接続部３を介してＩＣ素子と電気的に接続される。
【００１１】
本実施例のＴＦＴアレイ基板のデータライン２の数をＮとする場合、当該実施例におけるＶｃｏｍ線ＩＣ接続部３の数は０より大きく、且つＮ＋１より小さい。例えば、データライン２の数を３（即ち、Ｎ＝３）とし、且つ、Ｖｃｏｍ線ＩＣ接続部３の数を２とする場合、０＜２（３＋１）であり、Ｖｃｏｍ線ＩＣ接続部３の数は０より大きく、且つＮ＋１より小さいとの要求を満足する。
【００１２】
図１に示した従来技術において、Ｖｃｏｍ線ＩＣ接続部とデータラインとを間隔を空けて設置する場合、データラインが３本であれば、Ｖｃｏｍ線ＩＣ接続部は４個であるべきである。これから分かるように、本実施例において、同様に、データラインが３本である場合、Ｖｃｏｍ線ＩＣ接続部が２個のみで足りる。発明者の実際の測定によれば、１個以上のＶｃｏｍ線ＩＣ接続部によって、緑欠陥が防止され得る。よって、本発明の実施例は緑欠陥を防止する前提で、ＩＣ接続部を低減し、相応する画素ユニットの開口率を向上することができる。
【００１３】
また、隣接する両行Ｖｃｏｍ線４との間に、少なくとも対応する１組のＶｃｏｍ線縦方向電気接続段を備える。本実施例において、図２に示したように、隣接する両行Ｖｃｏｍ線４との間であって、縦方向にＶｃｏｍ線ＩＣ接続部３の対応する１組のＶｃｏｍ線縦方向電気接続段４４を備える。即ち、Ｖｃｏｍ線ＩＣ接続部３１，３２の対応する１組のＶｃｏｍ線縦方向電気接続段を備える。しかしながら、本発明はこれに限らず、隣接する両行Ｖｃｏｍ線４との間であって、縦方向にＶｃｏｍ線ＩＣ接続部３より多いＶｃｏｍ線縦方向電気接続段４４を備える。
【００１４】
本発明の実施例によって提供されるデュアルゲートＴＦＴアレイ基板は、データラインの数がＮ本である場合、Ｖｃｏｍ線ＩＣ接続部の数は０より大きく、且つ、Ｎ＋１であり、隣接する両行Ｖｃｏｍ線との間に少なくとも１組の対応するＶｃｏｍ線縦方向電気接続段を備える。その結果、ＴＦＴアレイ基板のＶｃｏｍ線ＩＣ接続部の数が低減され、相応してＴＦＴアレイ基板の製造コストも低減されるとともに、Ｖｃｏｍ線ＩＣ接続部や、Ｖｃｏｍ線縦方向接続段のない画素ユニットの開口率が向上される。また、Ｖｃｏｍ線ＩＣ接続部の数がやはり０より大きいので、緑欠陥を防止することができる。
【００１５】
当然ながら、本発明の実施例は以下のような２種類の極端的な場合がある。１つは、Ｖｃｏｍ線ＩＣ接続部とデータラインとを間隔を空けて設置する従来技術に対して、１つのＶｃｏｍ線ＩＣ接続部（図３に示したように）のみを減らすことであり、他の１つは、Ｖｃｏｍ線ＩＣ線の数を１つのＶｃｏｍ線ＩＣ接続部（図４に示したように）のみが残るまで減らすことである。言い換えれば、従来の間隔を設ける場合に対して、本発明の実施例は、理論的には１つのＶｃｏｍ線ＩＣ接続部のみを減らすことから、１つのＶｃｏｍ線ＩＣ接続部が残るまで減らすことができる。
【００１６】
１つのＶｃｏｍ線ＩＣ接続部のみを減らす場合、図３に示したように、データライン２が３本あるとすれば、Ｖｃｏｍ線ＩＣ接続部３の数が３であり、０＜２（３＋１）は、Ｖｃｏｍ線ＩＣ接続部３の数は０より大きく、且つＮ＋１より小さいとの要求を満足する。
【００１７】
図３及び図４において、隣接する両行Ｖｃｏｍ線４との間であって、縦方向にＶｃｏｍ線ＩＣ接続部３に対応する１組のＶｃｏｍ線縦方向電気接続段４４が設けられている。図３において、３組の対応するＶｃｏｍ線縦方向電気接続段４４が設けられ、図４において、１組の対応するＶｃｏｍ線縦方向電気接続段４４が設けられている。
【００１８】
本発明の実施例によって提供されるデュアルゲートＴＦＴアレイ基板の製造方法は以下のステップを含む。即ち、
Ｓ５０１：ベース基板に第１の導電薄膜を形成し、パターニング工程により複数のゲートライン及びＶｃｏｍ線を形成し、各行における各画素ユニットに対応するＶｃｏｍ線は電気的に接続される。
一実施例において、マグネットスパッタリング法により、例えばベース基板とするガラス基板のベース基板に１層の１０００Å〜７０００Åの厚さを有する金属薄膜を形成する。金属薄膜の材料として、通常モリブデンや、アルミニウムや、タングステンモリブデン合金や、クロムや、銅などを採用し、これら材料の薄膜により構成された複合層を採用してもよい。そして、マスクによる露光・現像や、エッチングや、剥離などを含むパターニング工程を利用して、図５に示したように、ガラス基板の一定の領域に、ゲート電極に接続される複数の横方向のゲートラン１とＶｃｏｍ線４を形成し、当該Ｖｃｏｍ線４の各行における各画素ユニット（即ち、各画素における）に対応するＶｃｏｍ線４が電気的に接続される。
【００１９】
Ｓ５０２：ゲートラインにゲート絶縁層を形成した後、その上にゲートラインに接続されるゲート電極に対応して活性層を形成する。
【００２０】
一実施例において、ガラス基板に、化学気相成長（ＣＶＤ）によって１０００Å〜６０００Å厚さのゲート絶縁層薄膜と１０００Å〜６０００Å厚さのアモルファスシリコン薄膜を連続して堆積する。ゲート絶縁層の材料として、通常、窒化ケイ素が採用され、酸化ケイ素や、酸窒化ケイ素などの材料を採用してもよい。マスクを利用して露光することで、活性層ためのフォトレジストパターンを形成し、そして、前記アモルファスシリコン薄膜に対してドライエッチングを行って、ゲート電極上に活性層（又は半導体アイランド、又は半島構造（ｐｅｎｉｎｓｕｌａ）を形成する。
【００２１】
Ｓ５０３：ベース基板に第２の導電薄膜を形成し、パターニング工程により複数のデータラインを形成する。
一実施例において、ゲートラインの形成と類似した方法を採用し、ガラス基板に１層の１０００Å〜７０００Å厚さの金属薄膜を堆積する。その材料として、ゲートラインの金属材料と類似している。図６に示したように、マスクによるパターニング工程によって、前記金属薄膜に対してパターニングし、一定の領域でデータライン２と、薄膜トランジスタ（ＴＦＴ）のソース電極及びドレイン電極とを形成し、ソース電極とドレイン電極の間に活性層を介してチャンネルを形成することで、ソース電極、ドレイン電極、活性層及び前で形成されたゲート電極により薄膜トランジスタが形成する。
【００２２】
Ｓ５０４：データラインに透明なパッシベーション層を形成するとともに、ドレイン電極とＶｃｏｍ線が対応する位置にビアホールを形成する。
一実施例において、ゲート絶縁層や、活性層の形成と類似した方法を採用し、ガラス基板の全体に１層の１０００Å〜６０００Å厚さのパッシベーションを形成（例えば、塗布）する。パッシベーションの材料として、窒化ケイ素又は透明な有機樹脂材料が採用される。この場合、ゲートラインとデータラインに同一厚さのパッシベーション層が覆われる。図７に示したように、パターニング工程によって前記パッシベーションに対してパターニングを行い、ドレイン電極とＶｃｏｍ線が対応する位置に接続部ホール８１，８２を形成する。
【００２３】
Ｓ５０５：透明なパッシベーションに画素電極薄膜層を堆積する。
一実施例において、ガラス基板の全体におけるパッシベーションに、１層の画素電極薄膜層を堆積する。一般的に、画素電極薄膜層として、インジウムスズ酸化物（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ、ＩＴＯ）、又はインジウム亜鉛酸化物（ＩＺＯ：Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）が採用され、厚さは１００Åから１０００Åの範囲である。
【００２４】
Ｓ５０６：図８に示したように、ベース基板に形成された画素電極薄膜に対して、パターニング工程により画素ユニットに対応する画素電極５と、隣接する両行Ｖｃｏｍ線４との間におけるＶｃｏｍ線縦方向電気接続段４４と、Ｖｃｏｍ線ＩＣ接続部３と、を形成する。データライン２の数をＮとすると、Ｖｃｏｍ線ＩＣ接続部３の数は０より大きく、且つ、Ｎ＋１より小さくなり、隣接する両行Ｖｃｏｍ線４との間のＶｃｏｍ線縦方向電気接続段４４は少なくとも１つあり、これによって、基板におけるＶｃｏｍ線４はネット状構造に接続される。
【００２５】
本実施例において、図２に示したように、隣接する両行Ｖｃｏｍ線４との間であって、縦方向にＶｃｏｍ線ＩＣ接続部３に対応する１組のＶｃｏｍ線縦方向電気接続段４４が設けられる。即ち、Ｖｃｏｍ線ＩＣ接続部３１，３２に対応する１組のＶｃｏｍ線縦方向電気接続段を有する。しかし、本発明それに限られない。隣接する両行Ｖｃｏｍ線４との間に、数がＶｃｏｍ線ＩＣ接続部３より多いＶｃｏｍ線縦方向電気接続段４４があってもよい。
【００２６】
本発明の実施例によって提供されるデュアルゲートＴＦＴアレイ基板の製造方法によるＴＦＴ基板は、データラインの数をＮとする場合、Ｖｃｏｍ線ＩＣ接続部の数は０より大きく、且つＮ＋１より小さいとともに、隣接する両行Ｖｃｏｍ線との間に少なくとも１組の対応するＶｃｏｍ線縦方電気接続段がある。その結果、ＴＦＴアレイ基板におけるＶｃｏｍ線ＩＣ接続部の数が低減され、それに対応して、アレイ基板の製作コストが低減され、Ｖｃｏｍ線ＩＣ接続部や、Ｖｃｏｍ線縦方向電気接続段のない画素ユニットの開口率が向上される。また、Ｖｃｏｍ線ＩＣ接続部の数がやはり０より大きいので、緑欠陥を防止することができる
【００２７】
当然ながら、本発明の実施例は以下のような２種類の極端的な場合がある。１つは、Ｖｃｏｍ線ＩＣ接続部とデータラインとを間隔を空けて設置する従来技術に対して、１つのＶｃｏｍ線ＩＣ接続部のみを減らすことであり、他の１つは、Ｖｃｏｍ線ＩＣ線の数を１つのＶｃｏｍ線ＩＣ接続部のみが残るまで減らすことである。言い換えれば、従来の間隔を設ける場合に対して、本発明の実施例は、１つのＶｃｏｍ線ＩＣ接続部のみを減らすことから、１つのＶｃｏｍ線ＩＣ接続部が残るまで減らすことができる。
【００２８】
上記の記載において、デュアルゲートＴＦＴアレイ基板を例に説明したが、当業者であれば、これに限らないことは自明である。上述の説明におけるネット状のＶｃｏｍ線を含める場合、例えば、他の種類のＶｃｏｍ線を備えるＴＦＴアレイ基板を採用しても構わない。
【００２９】
以上は本発明の具体的な実施形態に過ぎず、本発明の保護範囲はそれに限定されない。本発明に開示された技術的範囲内における、当業者が容易に想到し得る変更や取替は、いずれも本発明の保護範囲内に入る。従って、本発明の保護範囲は請求項に記載の保護範囲を基準にすべきである。
【図１】
2012133367.tif 000003
【図２】
2012133367.tif 000004
【図３】
2012133367.tif 000005
【図４】
2012133367.tif 000006
【図５】
2012133367.tif 000007
【図６】
2012133367.tif 000008
【図７】
2012133367.tif 000009
【図８】
2012133367.tif 000010