(57)【要約】【課題】端子の接触不良を検出する回路の故障を検出可能なシステム、ホスト装置及びエラー検出方法等を提供すること。【解決手段】システムはホスト装置１０と記憶装置２０を含む。記憶装置２０は、不揮発性の記憶部６０と、不揮発性の記憶部６０に対するアクセス制御を行うアクセス制御部３６と、電源端子ＴＶ及びグランド端子ＴＧの少なくとも一方のフローティング状態を検出する検出回路３２と、を有する。ホスト装置１０は、電源電圧ＶＤＤ及びグランド電圧ＶＳＳのうちのフローティング状態が検出される検出対象電圧の供給・非供給を切り換える切り換え回路５０と、検出対象電圧が非供給に設定された場合の記憶装置２０からの信号に基づいて検出回路３２が正常であるか非正常であるかを判定する判定部７０と、を有する。【選択図】      図１
2012185724.tif 000002
【特許請求の範囲】
【請求項１】
ホスト装置と記憶装置を含むシステムであって、
前記記憶装置は、
不揮発性の記憶部と、
前記不揮発性の記憶部に対する読み出し又は書き込みのアクセス制御を行うアクセス制御部と、
ホスト側電源端子に接続される電源端子及び、ホスト側グランド端子に接続されるグランド端子の少なくとも一方のフローティング状態を検出する検出回路と、
を有し、
前記ホスト装置は、
前記ホスト側電源端子に供給する電源電圧、及び前記ホスト側グランド端子に供給するグランド電圧のうちの前記フローティング状態が検出される検出対象電圧の供給・非供給を切り換える切り換え回路と、
前記検出対象電圧が非供給に設定された場合の前記記憶装置からの信号に基づいて前記検出回路が正常であるか非正常であるかを判定する判定部と、
を有することを特徴とするシステム。
【請求項２】
請求項１において、
前記アクセス制御部は、
前記検出回路により前記フローティング状態が検出された場合に、前記アクセス制御を停止し、
前記判定部は、
前記検出対象電圧が非供給に設定された場合に、前記アクセス制御が停止された前記アクセス制御部からの信号に基づいて前記検出回路が正常に前記フローティング状態を検出したか否かを判定することを特徴とするシステム。
【請求項３】
請求項２において、
前記ホスト装置は、
前記アクセス制御部との間の通信制御を行う通信制御部を有し、
前記通信制御部は、
前記アクセス制御部を介して前記不揮発性の記憶部に対する前記アクセス制御を行い、前記アクセス制御に応じた前記アクセス制御部からの送信データを受信し、
前記判定部は、
受信された前記送信データと、前記アクセス制御が停止されたか否かを判定するための判定用データとを比較して前記正常・非正常の判定を行うことを特徴とするシステム。
【請求項４】
請求項２または３において、
前記判定部は、
前記検出対象電圧が供給される場合において前記アクセス制御が正常か否かの判定を行い、正常と判定した場合には、前記検出対象電圧が非供給に設定された場合における前記アクセス制御が停止されたか否かの判定を行い、停止されたと判定した場合に、前記検出回路が正常であると判定することを特徴とするシステム。
【請求項５】
請求項４において、
前記判定部は、
前記検出対象電圧が供給される場合において前記アクセス制御が非正常であると判定した場合には、前記検出対象電圧が非供給に設定された場合における判定を行わないことを特徴とするシステム。
【請求項６】
請求項１乃至５のいずれかにおいて、
前記記憶装置は、
前記ホスト装置からの第１の信号が供給される第１のホスト側信号端子に接続される第１の信号端子と、
前記第１の信号端子と前記電源端子との間に設けられる第１のダイオード素子と、
を有し、
前記電源端子が前記フローティング状態である場合、前記電源端子には、前記第１の信号のハイレベルの電圧が前記第１のダイオード素子を介して供給されることを特徴とするシステム。
【請求項７】
請求項６において、
前記第１の信号は、
リセット信号であり、
前記リセット信号は、
前記アクセス制御部が前記アクセス制御を行う場合にハイレベルに設定されることを特徴とするシステム。
【請求項８】
請求項１乃至７のいずれかにおいて、
前記記憶装置は、
前記ホスト装置からの第２の信号が供給される第２のホスト側信号端子に接続される第２の信号端子と、
前記第２の信号端子と前記グランド端子との間に設けられる第２のダイオード素子と、
を有し、
前記グランド端子が前記フローティング状態である場合、前記グランド端子には、前記第２の信号のローレベルの電圧が前記第２のダイオード素子を介して供給されることを特徴とするシステム。
【請求項９】
記憶装置の不揮発性の記憶部に対する読み出し又は書き込みのアクセス制御を行うとともに、
ホスト装置のホスト側電源端子に接続される前記記憶装置の電源端子及び、前記ホスト装置のホスト側グランド端子に接続される前記記憶装置のグランド端子の少なくとも一方のフローティング状態を検出する場合に、
前記ホスト側電源端子に供給する電源電圧、及び前記ホスト側グランド端子に供給するグランド電圧のうちの前記フローティング状態が検出される検出対象電圧の供給・非供給を切り換え、
前記検出対象電圧が非供給に設定された場合の前記記憶装置からの信号に基づいて前記検出回路が正常であるか非正常であるかを判定することを特徴とするエラー検出方法。
【請求項１０】
切り換え回路と、
判定部と、
を含み、
ホスト装置からの電源電圧とグランド電圧が供給される記憶装置は、
不揮発性の記憶部と、
前記不揮発性の記憶部に対する読み出し又は書き込みのアクセス制御を行うアクセス制御部と、
ホスト側電源端子に接続される電源端子及び、ホスト側グランド端子に接続されるグランド端子の少なくとも一方のフローティング状態を検出する検出回路と、
を有し、
前記切り換え回路は、
前記ホスト側電源端子に供給する前記電源電圧、及び前記ホスト側グランド端子に供給する前記グランド電圧のうちの前記フローティング状態が検出される検出対象電圧の供給・非供給を切り換える切り換え回路と、
前記判定部は、
前記検出対象電圧が非供給に設定された場合の前記記憶装置からの信号に基づいて前記検出回路が正常であるか非正常であるかを判定することを特徴とするホスト装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、システム、ホスト装置及びエラー検出方法等に関する。
【背景技術】
【０００２】
不揮発性メモリーとして、ＥＥＰＲＯＭやＦＥＲＡＭ等が知られている。これらのメモリーは、ホスト装置とのデータ送受信を行い、そのデータのリード／ライトを行う。例えば、インクジェット方式のプリンターには、インクカートリッジが取り付けられる。このインクカートリッジには、不揮発性メモリーを有する記憶装置が設けられているものがある（例えば、特許文献１）。不揮発性メモリーには、ＩＤや製造情報、インクの残量などの種々の情報が記憶され、記憶装置は、これらの情報をプリンターとの間で送受信する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−２９９４０５号公報
【特許文献２】特開平１０−０１１５５８号公報
【特許文献３】特開２００１−２２２６８９号公報
【特許文献４】特開２００１−２０２４７９号公報
【特許文献５】特開平６−３２５２２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、記憶装置の電源に異常が生じた場合に、データのリード／ライトが正常に行われないことで、不揮発性メモリーに記憶されたデータが破壊される可能性がある。例えば、インクカートリッジの記憶装置とプリンターは一般に端子の接触により接続され、その端子を介してプリンターから記憶装置に電源が供給される。このとき、不揮発性メモリーへのアクセス中に電源端子が接触不良になると、リード／ライトにより不揮発性メモリーに記憶されたデータが破壊される可能性がある。
【０００５】
例えば特許文献２〜５には、ＩＣカードとリーダー／ライターが端子の接触により接続されるシステムにおいて、ＩＣカード側が端子の接触不良を検出する手法が開示されている。この特許文献２〜５では、リーダー／ライターは、接触不良が検出されたことを認識した場合にそれに応じた処理を行う。
【０００６】
しかしながら、この手法では、ＩＣカードの故障等により接触不良が検出されない場合は考慮されていない。例えば、電源端子の接触不良を検出する回路が故障している場合、電源端子の接触不良があっても他の信号端子から電源が回り込み、一見正常動作しているように見える可能性がある。この状態でメモリーへのアクセスが行われると、例えば不揮発性メモリーでは記憶データのリテンション（データ化け）が起きる可能性がある。
【０００７】
本発明の幾つかの態様によれば、端子の接触不良を検出する回路の故障を検出可能なシステム、ホスト装置及びエラー検出方法等を提供できる。
【課題を解決するための手段】
【０００８】
本発明の一態様は、ホスト装置と記憶装置を有するシステムであって、前記記憶装置は、不揮発性の記憶部と、前記不揮発性の記憶部に対する読み出し又は書き込みのアクセス制御を行うアクセス制御部と、ホスト側電源端子に接続される電源端子及び、ホスト側グランド端子に接続されるグランド端子の少なくとも一方のフローティング状態を検出する検出回路と、を有し、前記ホスト装置は、前記ホスト側電源端子に供給する電源電圧、及び前記ホスト側グランド端子に供給するグランド電圧のうちの前記フローティング状態が検出される検出対象電圧の供給・非供給を切り換える切り換え回路と、前記検出対象電圧が非供給に設定された場合の前記記憶装置からの信号に基づいて前記検出回路が正常であるか非正常であるかを判定する判定部と、を有するシステムに関係する。
【０００９】
本発明の一態様によれば、電源端子及びグランド端子の少なくとも一方のフローティング状態が検出され、電源電圧及びグランド電圧のうちのフローティング状態が検出される検出対象電圧の供給・非供給が切り換えられる。そして、検出回路が正常に動作している場合には、検出対象電圧が非供給に設定されると記憶装置からの信号が非正常となるため、検出回路が正常に動作しているかをホスト装置において判定できる。これにより、端子の接触不良を検出する回路の故障を検出することが可能になる。
【００１０】
また本発明の一態様では、前記アクセス制御部は、前記検出回路により前記フローティング状態が検出された場合に、前記アクセス制御を停止し、前記判定部は、前記検出対象電圧が非供給に設定された場合に前記アクセス制御が停止された前記アクセス制御部からの信号に基づいて前記検出回路が正常に前記フローティング状態を検出したか否かを判定してもよい。
【００１１】
このようにすれば、アクセス制御部からの信号に基づいてアクセス制御が停止されたか否かを判定することが可能になるため、検出回路が正常であるか非正常であるかを判定できる。
【００１２】
また本発明の一態様では、前記ホスト装置は、前記アクセス制御部との間の通信制御を行う通信制御部を有し、前記通信制御部は、前記アクセス制御部を介して前記不揮発性の記憶部に対する前記アクセス制御を行い、前記アクセス制御に応じた前記アクセス制御部からの送信データを受信し、前記判定部は、受信された前記送信データと、前記アクセス制御が停止されたか否かを判定するための判定用データとを比較して前記正常・非正常の判定を行ってもよい。
【００１３】
このようにすれば、アクセス制御が停止されたか否かを、アクセス制御部からの送信データに基づいて判定でき、その判定結果に基づいて検出回路が正常であるか非正常であるかを検出できる。
【００１４】
また本発明の一態様では、前記判定部は、前記検出対象電圧が供給される場合において前記アクセス制御が停止されたか否かの判定を行い、停止されていないと判定した場合には、前記検出対象電圧が非供給に設定された場合における前記アクセス制御が停止されたか否かの判定を行い、停止されたと判定した場合に前記検出回路が正常であると判定してもよい。
【００１５】
また本発明の一態様では、前記判定部は、前記検出対象電圧が供給される場合において前記アクセス制御が停止されたと判定した場合には、前記検出対象電圧が非供給に設定された場合における判定を行わなくてもよい。
【００１６】
このようにすれば、検出対象電圧の供給状態においてフローティング状態が検出されないことを、正常・非正常の判定の条件にすることができる。また、供給状態においてアクセス制御が非正常である場合、非供給状態における判定を省略できる。
【００１７】
また本発明の一態様では、前記記憶装置は、前記ホスト装置からの第１の信号が供給される第１のホスト側信号端子に接続される第１の信号端子と、前記第１の信号端子と前記電源端子との間に設けられる第１のダイオード素子と、を有し、前記電源端子が前記フローティング状態である場合、前記電源端子には、前記第１の信号のハイレベルの電圧が前記第１のダイオード素子を介して供給されてもよい。
【００１８】
また本発明の一態様では、前記第１の信号は、リセット信号であり、前記リセット信号は、前記アクセス制御部が前記アクセス制御を行う場合にハイレベルに設定されてもよい。
【００１９】
また本発明の一態様では、前記記憶装置は、前記ホスト装置からの第２の信号が供給される第２のホスト側信号端子に接続される第２の信号端子と、前記第２の信号端子と前記グランド端子との間に設けられる第２のダイオード素子と、を有し、前記グランド端子が前記フローティング状態である場合、前記グランド端子には、前記第２の信号のローレベルの電圧が前記第２のダイオード素子を介して供給されてもよい。
【００２０】
このようにすれば、電源端子やグランド端子がフローティング状態の場合にも、電圧ドロップした電源電圧やグランド電圧が記憶装置に供給されるため、検出回路が非正常の場合、不揮発性の記憶部に一見正常にアクセスできる可能性がある。本発明の一態様によれば、検出回路の正常・非正常を判定できるため、フローティング状態でのメモリーアクセスを抑止できる。
【００２１】
また本発明の他の態様は、不揮発性の記憶部に対する読み出し又は書き込みのアクセス制御を行うとともに、ホスト側電源端子に接続される電源端子及び、ホスト側グランド端子に接続されるグランド端子の少なくとも一方のフローティング状態を検出する場合に、前記ホスト側電源端子に供給する電源電圧、及び前記ホスト側グランド端子に供給するグランド電圧のうちの前記フローティング状態が検出される検出対象電圧の供給・非供給を切り換え、前記検出対象電圧が非供給に設定された場合の前記アクセス制御部からの信号に基づいて前記検出回路が正常であるか非正常であるかを判定するエラー検出方法に関係する。
【００２２】
また本発明の他の態様は、切り換え回路と、判定部と、を含み、ホスト装置からの電源電圧とグランド電圧が供給される記憶装置は、不揮発性の記憶部と、前記不揮発性の記憶部に対する読み出し又は書き込みのアクセス制御を行うアクセス制御部と、ホスト側電源端子に接続される電源端子及び、ホスト側グランド端子に接続されるグランド端子の少なくとも一方のフローティング状態を検出する検出回路と、を有し、前記切り換え回路は、前記ホスト側電源端子に供給する前記電源電圧、及び前記ホスト側グランド端子に供給する前記グランド電圧のうちの前記フローティング状態が検出される検出対象電圧の供給・非供給を切り換える切り換え回路と、前記判定部は、前記検出対象電圧が非供給に設定された場合の前記アクセス制御部からの信号に基づいて前記検出回路が正常であるか非正常であるかを判定するホスト装置に関係する。
【図面の簡単な説明】
【００２３】
【図１】本実施形態のシステムの構成例。
【図２】ホスト装置の詳細な構成例。
【図３】本実施形態のシステムの動作を示すフローチャート例。
【図４】記憶装置の詳細な構成例。
【図５】電源端子がフローティング状態となった場合のシステムの動作例。
【図６】インクカートリッジの構成例。
【図７】図７（Ａ）、図７（Ｂ）は、基板の構成例。
【図８】本実施形態のシステムの詳細な構成例。
【図９】記憶装置からデータを読み出す場合の信号波形例。
【図１０】プリンターのリード処理のフローチャート例。
【図１１】記憶装置のアクセス制御処理のフローチャート例。
【図１２】記憶装置に対してデータを書き込む場合の信号波形例。
【図１３】プリンターのライト処理のフローチャート例。
【図１４】記憶装置のライト処理の詳細なフローチャート例。
【図１５】検出回路の詳細な構成例。
【図１６】図１６（Ａ）〜図１６（Ｃ）は、ＶＳＳ検出回路の詳細な構成例。
【図１７】図１７（Ａ）、図１７（Ｂ）は、強誘電体メモリーについての説明図。
【発明を実施するための形態】
【００２４】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００２５】
１．構成
図１に本実施形態のシステムの構成例を示す。システムは、ホスト装置１０、記憶装置２０を含む。なお以下では、ホスト装置１０はインクジェット方式のプリンター本体であり、記憶装置２０はインクカートリッジに設けられた記憶装置である場合を例に説明するが、本実施形態はこれに限定されない。例えば、ホスト装置１０はメモリーカードのリーダー／ライターであってもよく、記憶装置２０はメモリーカードであってもよい。
【００２６】
ホスト装置１０は、端子を介して記憶装置２０と接続され、記憶装置２０との間の通信制御や記憶装置２０の検出回路３２の故障検出等を行う。具体的にはホスト装置１０は、電源回路４０、切り換え回路５０、判定部７０、通信制御部８０、ホスト側電源端子ＴＶＨ、ホスト側グランド端子ＴＧＨ、ホスト側クロック端子ＴＫＨ、ホスト側データ端子ＴＤＨ、ホスト側リセット端子ＴＲＨを含む。
【００２７】
電源回路４０は、電源電圧ＶＤＤ（広義には高電位側電源電圧）やグランド電圧ＶＳＳ（低電位側電源電圧）を発生し、発生した電圧ＶＤＤ、ＶＳＳをホスト装置１０や記憶装置２０に対して供給する。
【００２８】
切り換え回路５０は、電源電圧ＶＤＤ（広義には高電位側電源電圧）やグランド電圧ＶＳＳを記憶装置２０に対して供給するか非供給にするかを切り換える。非供給にする場合、電源端子ＴＶＨと電源回路４０の間やグランド端子ＴＧＨと電源回路４０の間を切断し、電源端子ＴＶＨやグランド端子ＴＧＨをフローティング状態にする。このフローティング状態により端子の非接触をシミュレートする。
【００２９】
通信制御部８０は、クロック端子ＴＫＨやデータ端子ＴＤＨ、リセット端子ＴＲＨを介して記憶装置２０との間の通信を行う。例えば、通信制御部８０は、記憶装置２０に対するリード／ライト（読み出し又は書き込み）の制御や、リードデータの受信、ライトデータの送信、データと通信フォーマットとの間の変換処理、記憶装置２０を制御するためのコマンド発行、通信エラーの検出処理等を行う。また通信制御部８０は、切り換え回路５０の制御を行う。
【００３０】
判定部７０は、記憶装置２０からの受信データに基づいて記憶装置２０の検出回路３２が正常であるか非正常（故障）であるかを判定する。具体的には判定部７０は、ＶＤＤやＶＳＳの供給状態における通信結果と非供給状態における通信結果に基づいて判定を行う。記憶装置２０からの受信データは、記憶装置２０の不揮発性メモリー６０から読み出されたデータに限らず、通信制御に用いられるデータやビットであってもよい。
【００３１】
記憶装置２０は、端子を介してホスト装置１０に接続され、ホスト装置１０からの制御に従ったメモリーアクセスや端子接触不良の検出等を行う。具体的には記憶装置２０は、検出回路３２、アクセス制御部３６、不揮発性メモリー６０（広義には不揮発性の記憶部）、電源端子ＴＶ、グランド端子ＴＧ、クロック端子ＴＫ、データ端子ＴＤ、リセット端子ＴＲを含む。なお以下では、不揮発性の記憶部が不揮発性メモリー６０である場合を例に説明するが、本実施形態ではこれに限定されない。例えば、不揮発性の記憶部は、ハードディスクドライブ等の磁気ドライブやＤＶＤ等の光学ドライブであってもよい。
【００３２】
電源端子ＴＶ、グランド端子ＴＧ、クロック端子ＴＫ、データ端子ＴＤ、リセット端子ＴＲは、それぞれホスト装置１０のホスト側電源端子ＴＶＨ、ホスト側グランド端子ＴＧＨ、ホスト側クロック端子ＴＫＨ、ホスト側データ端子ＴＤＨ、ホスト側リセット端子ＴＲＨに電気的に接続される。例えば、各端子は金属製の端子で構成され、その端子が物理的に接触することで電気的に接続される。端子が接続されている場合、電源端子ＴＶ、グランド端子ＴＧ、クロック端子ＴＫ、データ端子ＴＤ、リセット端子ＴＲには、それぞれホスト装置１０からの電源電圧ＶＤＤ、グランド電圧ＶＳＳ、システムクロックＳＣＫ、データ信号ＳＤＡ、リセット信号ＸＲＳＴが供給される。
【００３３】
検出回路３２は、記憶装置２０に供給される電源の異常を検出し、検出信号（検出結果の情報）をアクセス制御部３６に出力する。具体的には、検出回路３２は、電源端子ＴＶのフローティング状態（オープン状態、非接触状態）や、グランド端子ＴＧのフローティング状態を検出する。フローティング状態は、例えば端子間への異物挿入や端子間の接触不良等により生じる。検出回路３２は、電源端子ＴＶやグランド端子ＴＧからの電圧に基づいて、これらのフローティング状態を検出する。なお検出回路３２は、さらに電源電圧ＶＤＤの電圧低下を検出してもよい。
【００３４】
アクセス制御部３６は、不揮発性メモリー６０に対するアクセス制御や、ホスト装置１０との間のデータ送受信（データ通信）等を行う。具体的にはアクセス制御部３６は、システムクロックＳＣＫに同期して、不揮発性メモリー６０の各アドレスに記憶されたデータのリード動作（読み出し動作）や、不揮発性メモリー６０の各アドレスに対するデータのライト動作（書き込み動作）を行う。なお、アクセス制御部３６は、不揮発性メモリー６０に対してシーケンシャルアクセスを行ってもよく、ランダムアクセスを行ってもよい。
【００３５】
またアクセス制御部３６は、検出回路３２により端子のフローティング状態が検出された場合、不揮発性メモリー６０へのアクセスやホスト装置１０とのデータ送受信を停止する。これにより、不確実なメモリーアクセスにより記憶データが破壊されることを抑止している。
【００３６】
不揮発性メモリー６０は、例えばＦＥＲＡＭ（強誘電体メモリー）や、フラッシュメモリー等のＥＥＰＲＯＭにより構成される。この不揮発性メモリー６０は、メモリーアレイ、カラム選択回路、ロー選択回路を含むことができる。不揮発性メモリー６０は、製造時に書き込まれたＩＤ、製造情報や、ホスト装置１０から書き込まれた情報を記憶する。例えばインクカートリッジの場合、不揮発性メモリー６０は、製造情報として製造日の情報、インクの色の情報などを記憶し、ホスト装置１０から書き込まれる情報としてインクの残量の情報などを記憶する。
【００３７】
２．ホスト装置
図２に、上述のホスト装置１０の詳細な構成例を示す。このホスト装置は、電源回路４０、切り換え回路５０、判定部７０、メモリー７１（記憶部）、データ比較部７２、通信制御部８０、端子ＴＶＨ、ＴＧＨ、ＴＫＨ、ＴＤＨ、ＴＲＨを含む。切り換え回路５０は、第１のスイッチ素子ＳＷ１、第２のスイッチ素子ＳＷ２、スイッチ制御部５５を含む。
【００３８】
スイッチ素子ＳＷ１は、電源回路４０のＶＤＤ出力ノードと電源端子ＴＶＨとの間に設けられる。スイッチ素子ＳＷ２は、電源回路４０のＶＳＳ出力ノードとグランド端子ＴＧＨとの間に設けられる。スイッチ素子ＳＷ１、ＳＷ２がオフになることで、端子ＴＶＨ、ＴＧＨがフローティング状態になる。
【００３９】
スイッチ制御部５５は、通信制御部８０からのオン・オフ制御信号に基づいて、スイッチ素子ＳＷ１、ＳＷ２のオン・オフ制御を行う。具体的にはスイッチ制御部５５は、ホスト装置１０が記憶装置２０の検出回路３２の故障検出動作を行う場合にはスイッチ素子ＳＷ１、ＳＷ２のオン・オフ切り換えを行い、ホスト装置１０が通常動作を行う場合にはスイッチ素子ＳＷ１、ＳＷ２を常時オンにする。
【００４０】
メモリー７１は、不揮発性メモリー６０に書き込まれるライトデータや不揮発性メモリー６０から読み出されたリードデータを記憶する。またメモリー７１は、不揮発性メモリー６０へのアクセスが正常に行われたか否かを判定するための判定用データを記憶する。例えば判定用データとして、インクカートリッジのＩＤやシリアル番号を記憶する。あるいは判定用データとしてライトデータや、ＳＯＦ等の通信制御データ、それらの論理反転データを用いてもよい。
【００４１】
データ比較部７２は、通信制御部８０により受信されたデータと判定用データ（狭義には既知データ）との比較を行い、その比較結果を判定部７０に出力する。判定部７０は、比較結果に基づいて判定を行う。
【００４２】
３．動作
次に、検出回路３２の故障判定を行う場合におけるシステムの動作について説明する。故障判定は、例えばインクジェットプリンターに電源を投入した後の初期動作時や、インクカートリッジの交換時等に行われる。
【００４３】
図３にフローチャートの例を示す。図３に示すように、故障判定動作を開始すると、スイッチ素子ＳＷ１、ＳＷ２をオンにし、記憶装置２０に対して電圧ＶＤＤ、ＶＳＳを供給する（Ｓ１）。不揮発性メモリー６０へデータライトを行い、ライトしたデータを不揮発性メモリー６０からリードする（Ｓ２）。ホスト装置の判定部７０は、ライトデータと、記憶装置２０から通信制御部８０を介して受信されたリードデータとの比較を行う（Ｓ３）。ライトデータとリードデータが一致しない場合（Ｓ４、ＮＯ）には、通信エラーと判定し、処理を終了する。
【００４４】
ライトデータとリードデータが一致する場合（Ｓ４、ＹＥＳ）には、スイッチ素子ＳＷ１、ＳＷ２をオフにし、電圧ＶＤＤ、ＶＳＳをフローティング状態にする（Ｓ５）。不揮発性メモリー６０へデータライトを行い、ライトしたデータを不揮発性メモリー６０からリードする（Ｓ６）。ホスト装置の判定部７０は、ライトデータと、記憶装置２０から通信制御部８０を介して受信されたリードデータとの比較を行う（Ｓ７）。ライトデータとリードデータが不一致の場合（Ｓ８、ＹＥＳ）には、検出回路３２によりフローティング状態が正常に検出されており、検出回路３２が故障していないと判定する（Ｓ９）。ライトデータとリードデータが一致する場合（Ｓ８、ＮＯ）には、検出回路３２が故障していると判定する。
【００４５】
なお、上記ではライトデータのベリファイにより故障判定を行う場合について説明したが本実施形態はこれに限定されない。例えば、不揮発性メモリー６０の書き換え禁止領域に記憶されたＩＤ等をリードするリード動作のみ行い、そのリードしたＩＤが正しいか否かを判定してもよい。あるいは、不揮発性メモリー６０に対してライト動作のみ行い、アクセス制御部３６がホスト装置１０に対して、ライトデータに付随するＯＫ／ＮＧフラグ（後述）を返信し、そのビットが正しいか否かを判定してもよい。
【００４６】
例えば、検出回路３２が故障していない場合、検出回路３２がフローティング状態を検出するとアクセス制御部３６から通信制御部８０へのデータ送受信が停止し、アクセス制御部３６からの信号は例えばオールゼロデータとなる。この場合、通信制御部８０がＩＤをリードするとゼロデータとなる。また通信制御部８０がライトすると、アクセス制御部３６から返信されるＯＫ／ＮＧフラグはローレベル（ＮＧ）となる。これにより、検出回路３２が故障していないとわかる。
【００４７】
また本実施形態では、判定用データとしてオールゼロデータを用いてもよい。例えば電源非供給において受信データがオールゼロであれば、検出回路３２は正常であると判定できる。
【００４８】
ここで、上記ではフローティング状態を検出するとアクセス制御部３６のデータ送受信を停止する場合を例に説明したが、本実施形態はこれに限定されない。例えば、フローティング状態を検出した場合に、アクセス制御部３６が何らかの通知信号をホスト装置１０に送信してもよい。
【００４９】
以上によれば、図１に示すように、本実施形態のシステムはホスト装置１０と記憶装置２０を含む。記憶装置２０は、不揮発性の記憶部（不揮発性メモリー６０）と、アクセス制御部３６と、検出回路３２を有する。アクセス制御部３６は、不揮発性の記憶部に対する読み出し又は書き込み（リード／ライト）のアクセス制御を行う。検出回路３２は、ホスト側電源端子ＴＶＨに接続される電源端子ＴＶ及び、ホスト側グランド端子ＴＧＨに接続されるグランド端子ＴＧの少なくとも一方のフローティング状態を検出する。
【００５０】
ホスト装置１０は、切り換え回路５０と、判定部７０を有する。切り換え回路５０は、ホスト側電源端子ＴＶＨに供給する電源電圧ＶＤＤ、及びホスト側グランド端子ＴＧＨに供給するグランド電圧ＶＳＳのうちのフローティング状態が検出される検出対象電圧の供給・非供給を切り換える。判定部７０は、検出対象電圧が非供給に設定された場合の記憶装置２０からの信号に基づいて検出回路３２が正常であるか非正常であるかを判定する。
【００５１】
このようにすれば、端子の接触不良を検出する検出回路３２の故障を検出可能になる。即ち、切り換え回路５０が検出対象電圧を非供給にすることで、端子のフローティング状態を作ることができる。そして、その非供給状態において検出回路３２が正常動作しているか否かを検出できる。例えば、電源端子ＴＶの接触不良が検出されず、図１５等で後述するように信号ラインからの回り込みによりＶＤＤがドロップした状態でライト動作が行われると、ライトされたデータが時間の経過とともにリテンション（データ化け）を起こす可能性がある。この点、本実施形態によれば、検出回路３２の故障を検出できるため、接触不良状態でのメモリーアクセスを抑止できる。
【００５２】
なお本実施形態では、検出回路３２は、端子ＴＶ及びＴＧの一方のみのフローティング状態を検出してもよい。この場合検出対象電圧は、その一方の端子に供給される電圧である。あるいは、検出回路３２は、端子ＴＶ及びＴＧの両方のフローティング状態を検出してもよい。この場合検出対象電圧は、電圧ＶＤＤ、ＶＳＳの両方である。
【００５３】
また本実施形態では、アクセス制御部３６は、検出回路３２によりフローティング状態が検出された場合に、アクセス制御を停止する。判定部７０は、検出対象電圧が非供給に設定された場合にアクセス制御が停止された前記アクセス制御部からの信号に基づいて、検出回路３２が正常にフローティング状態を検出したか否かを判定する。
【００５４】
このようにすれば、アクセス制御部３６からの信号に基づいてアクセス制御が停止されたか否かを判定可能になる。即ち、アクセス制御が停止されていないと判定された場合に、検出回路３２が故障していると判定することができる。
【００５５】
なお本実施形態では、アクセス制御部３６からの信号（ＸＲＳＴ、ＳＣＫ、ＳＤＡ）以外の信号に基づいて故障検出を行ってもよい。例えば、記憶装置２０が図示しない他の制御端子を有し、ＶＤＤ非供給状態におけるその制御端子からの信号の信号レベルに基づいて故障検出を行ってもよい。
【００５６】
また本実施形態では、ホスト装置１０は、アクセス制御部３６との間の通信制御を行う通信制御部８０を有する。通信制御部８０は、アクセス制御部を介して不揮発性の記憶部に対するアクセス制御を行い、そのアクセス制御に応じたアクセス制御部からの送信データを受信する。判定部７０は、受信された送信データと、アクセス制御が停止されたか否かを判定するための判定用データとを比較して正常・非正常の判定を行う。
【００５７】
例えば図３に示すように、ライトアクセスの場合、送信データはリードデータであり、判定用データはライトデータである。あるいは図１０に示すように、ＩＤデータのリードアクセスの場合、送信データはＩＤデータであり、判定用データは同じＩＤデータである。あるいは図１３に示すように、ライトアクセスの場合、送信データはＯＫ・ＮＧフラグであり、判定用データはＯＫフラグに対応する“１”又はＮＧフラグに対応する“０”である。
【００５８】
このようにすれば、アクセス制御が停止されたか否かをアクセス制御部からの送信データに基づいて判定でき、その判定結果に基づいて検出回路３２の故障を検出できる。
【００５９】
また本実施形態では、図３のＳ１〜Ｓ４に示すように、判定部７０は、検出対象電圧が供給される場合においてアクセス制御が正常か否かの判定を行う。Ｓ５〜Ｓ８に示すように、正常と判定した場合には、検出対象電圧が非供給に設定された場合におけるアクセス制御が停止されたか否かの判定を行う。Ｓ９に示すように、停止されたと判定した場合に、検出回路３２が正常であると判定する。
【００６０】
また本実施形態では、Ｓ４に示すように、判定部７０は、検出対象電圧が供給される場合においてアクセス制御が非正常であると判定した場合には、検出対象電圧が非供給に設定された場合における判定を行わない。
【００６１】
このようにすれば、検出対象電圧の供給状態においてフローティング状態を検出していないことを、故障判定の条件にすることができる。また、供給状態においてアクセス制御が異常である場合、非供給状態における判定を省略してエラー判定できる。
【００６２】
４．記憶装置
図４に上述の記憶装置２０の詳細な構成例を示す。記憶装置は、検出回路３２、アクセス制御部３６、不揮発性メモリー６０、端子ＴＶ、ＴＧ、ＴＫ、ＴＤ、ＴＲを含む。アクセス制御部３６は、マスク処理部３４、送受信部３８（受信部または、送信部）を含む。
【００６３】
マスク処理部３４は、検出回路３２からの検出信号に基づいてシステムクロックＳＣＫのマスク処理を行う。ここで、システムクロックＳＣＫは、記憶装置２０の制御に用いられるクロックである。例えば、ＳＣＫは、不揮発性メモリーのリード／ライトのアクセス制御等のためのクロックを生成したり、ホスト装置１０と記憶装置２０とのデータ送受信を行うためのクロックである。なおシステムクロックＳＣＫは、ホスト装置１０から供給されてもよく、記憶装置２０の内部で生成されてもよい。
【００６４】
検出回路３２により電源異常が検出された場合には、マスク処理部３４はクロック端子ＴＫからのシステムクロックＳＣＫをマスクする。すなわち、アクセス制御部３６や送受信部３８等に対して、システムクロックＳＣＫを非供給にする。例えば、マスク処理後のシステムクロックをローレベル（第１の論理レベル）やハイレベル（第２の論理レベル）に固定することで、ＳＣＫを非供給にする。この場合、記憶装置２０の動作は停止する。すなわち、不揮発性メモリー６０に対するリード動作／ライト動作や、ホスト装置１０との間のデータ送受信は行われない。一方、検出回路３２により電源異常が検出されない場合には、マスク処理部３４はシステムクロックＳＣＫをマスクせず、記憶装置２０の構成要素に対してＳＣＫを供給する。この場合、記憶装置２０は通常動作を行う。
【００６５】
送受信部３８は、マスク処理部３４からのシステムクロックに基づいて、ホスト装置１０と記憶装置２０の間のデータ送受信を行う。そして、送受信部３８は受信したデータをアクセス制御部３６に対して出力し、アクセス制御部３６は、そのデータを不揮発性メモリー６０に書き込む。また、送受信部３８は、アクセス制御部３６により不揮発性メモリー６０から読み出されたデータをホスト装置１０に送信する。より具体的には、送受信部３８は、データ端子ＴＤを介してホスト装置１０からのデータ信号ＳＤＡを受信する。受信されるデータ信号ＳＤＡには、例えば、リードコマンドやライトコマンド等のコマンド、アドレス信号、データ信号が含まれる。また、送受信部３８は、アクセス制御部３６により不揮発性メモリー６０から読み出されたデータを、データ端子ＴＤを介してホスト装置１０に対して送信する。
【００６６】
図５を用いて、電源端子ＴＶがフローティング状態となった場合の本実施形態の動作例について説明する。図５には、フローティング状態が検出された後にホスト装置１０がメモリーアクセスを開始する場合の例を示す。なおグランド端子ＴＧがフローティング状態となった場合についても同様である。
【００６７】
図５のＢ１に示すように、電源端子ＴＶがフローティング状態になると、Ｂ２に示すように、検出回路３２からの検出信号ＦＬＴＯがローレベルになる。Ｂ３に示すように、リセット信号ＸＲＳＴが解除された後にシステムクロックＳＣＫが入力され、Ｂ４に示すように、ＳＣＫの最初の立ち下がりエッジでマスク信号ＱＭＳがローレベルになる。マスク信号ＱＭＳは、マスク処理部３４の内部信号である。Ｂ５に示すように、マスク処理後の内部システムクロックＭＳＣＫには、ＳＣＫの最初の立ち下がりエッジまでＳＣＫが出力され、その後はローレベルが出力される。内部システムクロックＭＳＣＫは、記憶装置２０の内部信号である。Ｂ６に示すように、リセット信号ＸＲＳＴによりリセットされると、Ｂ７に示すように、マスク信号ＱＭＳの保持状態が解除され、ＱＭＳがハイレベルになる。
【００６８】
このようにして、電源端子ＴＶがフローティング状態になるとアクセス制御部３６や送受信部３８に供給される内部システムクロックＭＳＣＫがマスクされ、メモリーアクセスやデータ送受信が禁止される。なお、電源端子ＴＶとグランド端子ＴＧがフローティング状態でない場合には、検出信号ＦＬＴＯとマスク信号ＱＭＳはローレベルにならず、内部システムクロックＭＳＣＫはマスクされない。即ち、ホスト装置１０からのシステムクロックＳＣＫがアクセス制御部３６や送受信部３８に供給され、通常動作が行われる。
【００６９】
５．液体容器、基板
次に、上述の記憶装置２０が設けられた基板と、その基板が設けられた液体容器について説明する。なお以下では、ホスト装置がインクジェット方式のプリンターであり、液体容器がインクカートリッジであり、基板が、インクカートリッジに設けられた回路基板である場合を例に説明するが、本実施形態はこれに限定されない。例えば、ホスト装置はメモリーカードのリーダー／ライターであってもよく、基板はメモリーカードに設けられた回路基板であってもよい。
【００７０】
図６にインクカートリッジの詳細な構成例を示す。図６に示すインクカートリッジ２００（広義には液体容器）の内部には、インクを収容するための図示しないインク室が形成される。また、インクカートリッジ２００には、インク室に連通するインク供給口２４０が設けられる。このインク供給口２４０は、インクカートリッジ２００がプリンターに装着されたときに、印刷ヘッドユニットにインクを供給するためのものである。
【００７１】
インクカートリッジ２００は、センサー２１０、回路基板２２０（広義には基板）を含む。センサー２１０は、インク室内のインク残量を検出するためのものである。センサー２１０は、例えば圧電素子により構成され、インクカートリッジ２００の内部に固定される。回路基板２２０には、本実施形態の記憶装置２０が設けられる。回路基板２２０は、例えばプリント基板により実現され、インクカートリッジ２００の表面に設けられる。回路基板２２０には、電源端子ＴＶ等の端子が設けられる。そして、インクカートリッジ２００がプリンターに装着されたときに、それらの端子とプリンター側の端子が接触することで、電源やデータのやりとりが行われる。
【００７２】
図７（Ａ）、図７（Ｂ）に、回路基板２２０の詳細な構成例を示す。図７（Ａ）に示すように、回路基板２２０の表面（プリンターと接続される面）には、複数の端子を有する端子群が設けられる。この端子群は、グランド端子ＴＧ、電源端子ＴＶ、第１のセンサー駆動用端子ＴＳＮ、リセット端子ＴＲ、クロック端子ＴＫ、データ端子ＴＤ、第２のセンサー駆動用端子ＴＳＰを含む。各端子は、例えば矩形状（略矩形状）に形成された金属端子により実現される。そして、各端子は、回路基板２２０に設けられた図示しない配線パターン層やスルーホールを介して、記憶装置２０またはセンサー２１０に接続される。
【００７３】
図７（Ｂ）に示すように、回路基板２２０の裏面（プリンターと接続される面の裏側の面）には、本実施形態の記憶装置２０が設けられる。記憶装置２０は、例えば、強誘電体メモリーを有する半導体記憶装置により実現できる。この記憶装置２０には、インクまたはインクカートリッジ２００に関連する種々のデータが格納され、例えば、インクの消費量やインクの色等のデータが格納される。インク消費量のデータは、インクカートリッジ２００内に収容されたインクについて、印刷の実行等に伴い消費されるインク量の累計を示すデータである。このインク消費量のデータは、インクカートリッジ２００内のインク量を示す情報であってもよく、消費したインク量の割合を示す情報であってもよい。
【００７４】
６．システムの詳細な構成例
図８に、プリンターシステムの詳細な構成例を示す。プリンターシステムは、プリンター１０（ホスト装置）、インクカートリッジ２００（液体容器）を含む。プリンター１０は、主制御部３００、サブ制御部３１０を含む。インクカートリッジ２００は、記憶装置２０、センサー２１０を含む。なお、以下では、１つのインクカートリッジがプリンターに装着される場合を例に説明するが、本実施形態では、複数のインクカートリッジがプリンターに装着されてもよい。
【００７５】
サブ制御部３１０は、電源電圧ＶＤＤ、グランド電圧ＶＳＳを記憶装置２０に供給する。また、サブ制御部３１０は、記憶装置２０に対するデータのリード／ライトや、センサー２１０を用いたセンサー処理を行う。具体的には、サブ制御部３１０は、切り換え回路５０、通信処理部３１２、センサー処理部３１４を含む。
【００７６】
通信処理部３１２は、記憶装置２０及び主制御部３００との間の通信処理を行う。具体的には、リセット信号ＸＲＳＴ、システムクロックＳＣＫ、データ信号ＳＤＡを記憶装置２０に供給し、これらの信号により記憶装置２０とのシリアル通信処理を行う。なお本実施形態では、通信処理部３１２と記憶装置２０とがパラレル通信処理を行ってもよい。また、通信処理部３１２は、バスＢＳを介してコマンドやデータ信号をやりとりすることで、主制御部３００との通信処理を行う。例えば、通信処理部３１２は、インクカートリッジ２００とプリンター１０の接続または非接続や、記憶装置２０との通信エラーを判定し、これらの判定結果を主制御部３００に送信する。
【００７７】
また通信処理部３１２は、インクカートリッジ２００の検出回路３２の故障検出や、切り換え回路５０の制御を行う。具体的には、通信処理部３１２は、図２等で上述の判定部７０、メモリー７１、データ比較部７２を含む。
【００７８】
センサー処理部３１４は、センサー２１０によるインク残量の判定処理を行う。センサー処理部３１４は、主制御部３００からのセンサー駆動信号ＤＳを、センサー駆動用端子ＴＳＮＨまたはＴＳＰＨを介してセンサー２１０の電極に印加する。センサー処理部３１４は、センサー駆動信号ＤＳをセンサー２１０に印加することで得られた信号に基づいて、インクの残量が閾値以上であるか閾値以下であるかを判定する。この判定結果は、通信処理部３１２を介して主制御部３００に送信される。
【００７９】
主制御部３００は、プリンター１０の制御を行う。例えば、メモリーアクセスを制御したり、サブ制御部３１０に対して電源電圧ＶＤＨやグランド電圧ＶＳＨを供給したり、インク残量の判断（算出処理）を行ったりする。より具体的には、主制御部３００は、制御回路３０２、駆動信号生成回路３０４を含む。
【００８０】
制御回路３０２は、バスＢＳを介して通信処理部３１２にコマンドやデータを送信し、通信処理部３１２と記憶装置２０との間の通信処理を制御する。具体的には、通信処理部３１２によりインクカートリッジ２００の接続が検出された場合に、記憶装置２０に記憶されたインク残量等のデータを読み出し、そのデータに基づいて新たに算出したインク残量等のデータを記憶装置２０に書き込む。また、制御回路３０２は、駆動信号生成回路３０４を制御してセンサー駆動信号ＤＳをセンサー２１０に供給する。そして、制御回路３０２は、センサー処理部３１４からのインク残量の判定結果や、印刷によるインク消費推定量に基づいて、インク残量を判断する。インク切れと判断した場合には、図示しない表示部にインク切れの情報を表示してもよい。
【００８１】
次にインクカートリッジ２００の記憶装置２０について説明する。記憶装置２０は、メモリー制御回路３０（制御部）、強誘電体メモリー６０（広義には不揮発性メモリー）を含む。メモリー制御回路３０は、検出回路３２、マスク処理部３４、ＩＤ比較部４１、コマンド解釈部４２、アドレスカウンター４４、リード／ライト制御部４６、データ送受信部３８（送受信部）、カウンター制御部４８、複製データ生成部５１、反転データ生成部５２、データ判定部５４を含む。なお、図４等で前述した構成要素と同一の構成要素には同一の符号を付し、適宜説明を省略する。
【００８２】
ＩＤ比較部４１は、サブ制御部３１０から受信したＩＤデータ（識別データ）と、記憶装置２０に割り当てられているＩＤ番号（例えば、インクの色に応じた番号）とを比較して、自身がアクセスの対象であるか否かを判定する。
【００８３】
コマンド解釈部４２は、サブ制御部３１０から受信したＳＯＦ（通信開始データ）、コマンドデータ、ＥＯＦ（通信終了データ）を解釈して、アクセス開始、リードやライト等のアクセスの種類、アクセス終了を判断する。アドレスカウンター４４は、システムクロックＳＣＫをカウントして、強誘電体メモリー６０のアドレス（例えば、ワード線）を指定するためのカウント値を出力する。リード／ライト制御部４６は、コマンド解釈部４２により解釈されたアクセスの種類や、アドレスカウンター４４のカウント値に基づいて、強誘電体メモリー６０に対するリード／ライトの制御を行う。カウンター制御部４８（シーケンサー）は、システムクロックＳＣＫをカウントし、そのカウント値とコマンド解釈部４２によるコマンド解釈に基づいて、メモリーアクセスを制御する。
【００８４】
複製データ生成部５１は、強誘電体メモリー６０から読み出した原データをコピーして、ミラーデータ（複製データ）を生成する。反転データ生成部５２は、強誘電体メモリー６０から読み出した原データの各ビット値を反転（例えば、０を１に、１を０に反転）して、反転データを生成する。データ判定部５４は、原データ及びミラーデータのパリティーチェックや、原データと反転データの排他的論理和の演算を行って、データの整合性を判定する。
【００８５】
強誘電体メモリー６０（強誘電体メモリーセルアレイ）は、ワード線及びビット線に沿って配列された複数の強誘電体メモリーセルにより構成される。強誘電体メモリー６０は、図示しないローアドレスデコーダー、カラムアドレスデコーダー、センスアンプ等を含むことができる。
【００８６】
７．通信処理（リード制御）
記憶装置２０は、電源端子ＴＶ等のフローティング状態を検出するとメモリーアクセスを停止する。プリンター１０は、フローティング状態が検出されたことを直接には認識できないため、記憶装置２０との通信処理を通じて認識する。この通信処理は、検出回路３２の故障検出や、通常動作における接触不良検出において行われる。
【００８７】
図９〜図１４を用いて、この通信処理について詳細に説明する。図９には、記憶装置２０からデータを読み出す場合の信号波形例を模式的に示す。なお以下では、データ送受信の方向を矢印で示す。すなわち、ＨからＣに向かう矢印は、サブ制御部３１０が送信側で記憶装置２０が受信側であることを示し、ＣからＨに向かう矢印は、記憶装置２０が送信側でサブ制御部３１０が受信側であることを示す。
【００８８】
図９のＡ１に示すように、通信処理が開始されると、リセット信号がローレベルからハイレベルにされる。Ａ２に示すように、システムクロックＳＣＫが記憶装置２０に供給される。そして、Ａ３に示すように、データ信号ＳＤＡとして最初にＳＯＦ（Start Of Frame）データが記憶装置２０に送信される。Ａ４に示すように、オペレーションコードとして、ＩＤデータとリードコマンドデータが記憶装置２０に送信される。記憶装置２０には、ＩＤデータとして、原ＩＤデータＩＤと、原ＩＤデータの各ビット値を反転した反転ＩＤデータ／ＩＤ（以下、反転データをスラッシュ記号／で示す）が送信される。コマンドデータとして、原コマンドデータＣＭと反転コマンドデータ／ＣＭが送信される。
【００８９】
Ａ５に示すように、記憶装置２０からのリードデータがサブ制御部３１０に送信される。リードデータとして、１６ビットの原データの上位８ビットＵＤ１、その反転データ／ＵＤ１、原データの下位８ビットＬＤ１、その反転データ／ＬＤ１が送信される。また、ＵＤ１のミラーデータＵｄ１、その反転ミラーデータ／Ｕｄ１、ＬＤ１のミラーデータＬｄ１、その反転ミラーデータ／Ｌｄ１が送信される。ＵＤ１、ＬＤ１、Ｕｄ１、Ｌｄ１は、記憶装置２０から読み出されたデータである。一方、これらの反転データである／ＵＤ１、／ＬＤ１、／Ｕｄ１、／Ｌｄ１は、反転データ生成部５２により生成されたデータである。Ａ６に示すように、上記の単位リードデータの読み出しと送信が繰り返される。Ａ８に示すように、リードデータの送信が終了すると、リセット信号がローレベルにされる。
【００９０】
以上のように原データと反転データによりデータを多重化することで、記憶装置２０が誤って動作することを抑制できる。例えば、通信障害によって誤ったコマンドを受信し、不揮発性メモリーに対して誤った書き込みや読み出しが行われることで、不揮発性メモリーのデータが破壊されることを防止できる。
【００９１】
また、電源端子ＴＶ等のフローティング状態が検出された場合、リード／ライト制御やデータ送受信が行われなくなる。このとき、プリンター１０に送信されるリードデータとして、例えばローレベルが出力される。プリンター１０は、このローレベルを検出することで検出回路３２が正常動作しているか判定できる。
【００９２】
また、電源端子ＴＶ等のフローティング状態が検出されると原データと反転データが論理反転の関係ではなくなる。プリンター１０側は、この反転データを検証することで検出回路３２が正常動作しているか判定してもよい。
【００９３】
図１０に、プリンター１０のリード処理のフローチャート例を示す。図１０に示すように、読み出し処理を開始すると、ＳＯＦデータを送信し（Ｓ５０）、ＩＤデータを送信し（Ｓ５１）、リードコマンドを送信し（Ｓ５２）、単位リードデータを受信する（Ｓ５３）。単位リードデータのデータ判定処理を行い、データ判定の結果がエラーの場合には（Ｓ５４、ＮＯ）、エラー処理を行い（Ｓ５５）、通信処理を終了する。データ判定の結果が正常の場合には（Ｓ５４、ＹＥＳ）、リードデータが全て受信されたかを確認する（Ｓ５６）。全て受信されている場合には（Ｓ５６、ＹＥＳ）、エラー処理を行い（Ｓ５７）、通信処理を終了する。全て受信されていない場合には（Ｓ５６、ＮＯ）、単位リードデータを受信する（Ｓ５３）。
【００９４】
なお、データ判定処理（Ｓ５４）では、例えば原データと反転データの排他的論理和や、ミラーデータと反転ミラーデータの排他的論理和、原データと反転ミラーデータの排他的論理和が演算される。読み出しまたはデータ送受信が正常に行われた場合、これらの排他的論理和の各ビットは１となる。データ判定処理では、この演算結果に基づいて、通信エラーやメモリーセルエラーを判断する。
【００９５】
また、エラー処理（Ｓ５５）では、故障検出におけるＶＤＤ、ＶＳＳ供給状態の場合と通常動作の場合において、例えばインクカートリッジ２００の再セットや交換を促すエラー表示を行う。エラー処理（Ｓ５７）では、故障検出におけるＶＤＤ、ＶＳＳ非供給状態の場合にエラー表示を行う。通常動作では、正常であるためエラー表示しない。
【００９６】
図１１には、記憶装置２０のアクセス制御処理のフローチャート例を示す。図１１に示すように、通信処理が開始されるとＳＯＦデータを受信し（Ｓ１０２）、ＩＤデータを受信する（Ｓ１０４）。受信したＩＤデータが正常か否かを判定し、異常の場合には通信処理を終了する（Ｓ１０６、ＮＯ）。正常の場合には（Ｓ１０６、ＹＥＳ）ＩＤデータの一致、不一致を判定する（Ｓ１０８）。不一致の場合には通信処理を終了する（Ｓ１０８、ＮＯ）。一致の場合には（Ｓ１０８、ＹＥＳ）、コマンドデータを受信する（Ｓ１１０）。そして、受信したコマンドデータが正常か否かを判定し、異常の場合には（Ｓ１１２、ＮＯ）、通信処理を終了する。正常の場合には（Ｓ１１２、ＹＥＳ）、コマンドの種別を判定する（Ｓ１１４）。
【００９７】
リードコマンドである場合にはリード処理を行い（Ｓ１２０）、通信処理を終了する。リード処理では、原データ等の読み出しと送信や、反転データの生成と送信を行う。ライトコマンドである場合には、図１４等で後述するライト処理を行う（Ｓ１１６）。ライトロックコマンドである場合には、ライトロック処理を行う（Ｓ１１８）。ライトロック処理では、強誘電体メモリー６０の書き換え可能領域のうちの一部（または全部）の領域を書き込み不可能な領域に設定する処理を行う。具体的には、ライトロックコマンドに続いてアドレスデータを受信する。そして、受信したアドレスデータにより指定された領域をライトロック領域に設定する。例えば、ライトロック領域は、制御レジスターにライトフラグを設定することで強誘電体メモリー６０の行単位で設定される。
【００９８】
８．通信処理（ライト制御）
図１２には、記憶装置２０に対してデータを書き込む場合の信号波形例を模式的に示す。図１２のＤ１に示すように、ＳＯＦデータ、ＩＤデータＩＤ、反転ＩＤデータ／ＩＤ、ライトコマンドデータＣＭ、反転ライトコマンドデータ／ＣＭが記憶装置２０に送信される。そして、Ｄ２に示すように、ライトデータとして、１６ビットの原データの上位８ビットＵＤ１、その反転データ／ＵＤ１、原データの下位８ビットＬＤ１、その反転データ／ＬＤ１が送信される。また、ＵＤ１のミラーデータＵｄ１、その反転ミラーデータ／Ｕｄ１、ＬＤ１のミラーデータＬｄ１、その反転ミラーデータ／Ｌｄ１が記憶装置２０に送信される。
【００９９】
Ｄ３に示すように、送信されたデータが正常であるか否かが記憶装置２０により判定され、その判定結果に基づいてＯＫ／ＮＧフラグがプリンター１０に送信される。例えば、データが正常であると判定された場合には、ハイレベルのＯＫフラグが送信され、データが異常であると判定された場合には、ローレベルのＮＧフラグが送信される。そして、Ｄ４に示すように、上述のライトデータ（単位ライトデータ）の送信と、ＯＫ／ＮＧフラグの送信が繰り返される。Ｄ５に示すように、ライトデータの送信が終了すると、ＥＯＦ（End Of Frame）データが記憶装置２０に送信される。
【０１００】
本実施形態では、電源端子ＴＶ等のフローティング状態が検出された場合、記憶装置２０は、データ信号ＳＤＡとして例えばローレベルを出力する。これにより、プリンター１０は、ＯＫ／ＮＧフラグとしてローレベル（ＮＧ）を受信することになり、検出回路３２が正常動作しているか判定できる。
【０１０１】
図１３には、プリンター１０のライト処理のフローチャート例を示す。図１３に示すように、書き込み処理を開始すると、ＳＯＦデータを送信し（Ｓ２０２）、ＩＤデータを送信し（Ｓ２０４）、ライトコマンドデータを送信する（Ｓ２０６）。そして、単位ライトデータを送信する処理を行い（Ｓ２０８）、ＯＫ／ＮＧフラグを受信する（Ｓ２１０）。受信したＯＫ／ＮＧフラグがＯＫフラグであるかＮＧフラグであるかを判定し、ＮＧフラグの場合には（Ｓ２１２、ＮＯ）、エラー処理を行って通信処理を終了する（Ｓ２１４）。ＯＫフラグの場合には（Ｓ２１２、ＹＥＳ）、ライトデータを全て送信したか否かを判定し、全て送信した場合には（Ｓ２１６、ＹＥＳ）ＥＯＦデータを送信する（Ｓ２１８）。エラー処理を行い（Ｓ２２０）、通信処理を終了する。全て送信していない場合には（Ｓ２１６、ＮＯ）、単位ライトデータを送信する処理を行う（Ｓ２０８）。
【０１０２】
なお、エラー処理（Ｓ２１４）では、故障検出におけるＶＤＤ、ＶＳＳ供給状態の場合と通常動作の場合において、例えばインクカートリッジ２００の再セットや交換を促すエラー表示を行う。エラー処理（Ｓ２２０）では、故障検出におけるＶＤＤ、ＶＳＳ非供給状態の場合にエラー表示を行う。通常動作では、正常であるためエラー表示しない。
【０１０３】
図１４には、記憶装置２０のライト処理の詳細なフローチャート例を示す。ライト処理を開始すると、単位ライトデータを受信する処理を行う（Ｓ３０２）。受信したライトデータが正常か否かを判定し、異常の場合には（Ｓ３０４、ＮＯ）、ＮＧフラグを送信して通信処理を終了する（Ｓ３０６）。正常の場合には（Ｓ３０４、ＹＥＳ）、ＯＫフラグを送信し（Ｓ３０８）、不揮発性メモリー６０の対象領域にライトデータを書き込む（Ｓ３１０）。ＥＯＦデータを受信したか否かを判定し、受信した場合には（Ｓ３１２、ＹＥＳ）通信処理を終了し、受信していない場合には（Ｓ３０２、ＮＯ）単位ライトデータを受信する処理を行う（Ｓ３０２）。
【０１０４】
９．検出回路
図１５に、端子のフローティング状態を検出する検出回路３２の詳細な構成例を示す。図１５に示す記憶装置２０は、入力セルＩＣＥＬ１、ＩＣＥＬ２、検出回路３２、アクセス制御部３６、不揮発性メモリー６０を含む。
【０１０５】
検出回路３２は、ＶＤＤが供給される電源ラインＮＶのフローティング状態及び、ＶＳＳが供給されるグランドラインＮＧのフローティング状態の少なくとも一方を検出する。具体的には、検出回路３２は、ＶＳＳ検出回路１３４、ＶＤＤ検出回路１３５を含む。
【０１０６】
ＶＳＳ検出回路１３４は、システムクロックＳＣＫ（広義には第１の信号）の電圧をリファレンス電圧として、ＮＧのフローティング状態を検出する。一方、ＶＤＤ検出回路１３５は、リセット信号ＸＲＳＴ（広義には第２の信号）の電圧をリファレンス電圧として、ＮＶのフローティング状態を検出する。システムの動作中においてＸＲＳＴはハイレベルに設定される。
【０１０７】
入力セルＩＣＥＬ１は、リセット信号ＸＲＳＴをバッファリングしてアクセス制御部に供給する。ＩＣＥＬ１は、抵抗素子ＲＳ１、ダイオード素子ＤＤ１、ＤＳ１、バッファＢＦ２を含む。入力セルＩＣＥＬ２は、データ信号ＳＤＡをバッファリングしてアクセス制御部に供給する。ＩＣＥＬ２は、抵抗素子ＲＳ２、ダイオード素子ＤＤ２、ＤＳ２、バッファＢＦ２を含む。これらの抵抗素子やダイオード素子は、内部回路を静電破壊から保護するためのものである。なお、ＳＣＫに入力セルが設けられてもよい。
【０１０８】
さて、グランド端子ＴＧが異物の挿入等によりフローティング状態となったとする。端子ＴＤにローレベルが供給されると、ダイオード素子ＤＳ２を介してグランドラインＮＧから端子ＴＤに電流が流れる。ＮＧの電圧は、ＶＳＳからダイオード素子ＤＳ２の順方向電圧だけ上昇した電圧となる。ＶＳＳ検出回路１３４は、この電圧上昇を検出する。
【０１０９】
一方、電源端子ＴＶが異物の挿入等によりフローティング状態となったとする。端子ＴＲにはハイレベルが供給され、ダイオード素子ＤＤ１を介して端子ＴＲから電源ラインＮＶに電流が流れる。そのため、ＮＶの電圧は、ＶＤＤからダイオード素子ＤＤ１の順方向電圧だけ降下した電圧となる。ＶＤＤ検出回路１３５は、この電圧降下を検出する。
【０１１０】
図１６（Ａ）〜図１６（Ｃ）を用いて、ＶＳＳ検出回路１３４の詳細な構成例について説明する。ＶＳＳ検出回路１３４は、Ｎ型トランジスターＮＴ１〜ＮＴ３（広義には、第１導電型トランジスター）、Ｐ型トランジスターＰＴ１、ＰＴ２（広義には、第２導電型トランジスター）、インバーターＩＮＶ１、ＩＮＶ２を含む。ここで、イネーブル信号ＥＮは、例えばリセット信号ＸＲＳＴであり、通常動作時においてハイレベルに設定される。
【０１１１】
図１６（Ａ）に示すように、グランド端子ＴＧにグランド電圧ＶＳＳが供給されている場合には、トランジスターＰＴ１のドレイン電流Ｉｄ１とトランジスターＰＴ２のドレイン電流Ｉｄ２が等しくなる。ノードＮ１の電圧がインバーターＩＮＶ１のロジカルスレショルド以下となるように、即ちＩＮＶ１がハイレベルを出力するように差動対を設計しておくことで、出力信号Ｑ２はローレベルとなる。
【０１１２】
図１６（Ｂ）に示すように、グランド端子ＴＧがフローティング状態であり、データ信号ＳＤＡ（広義には第３の信号）がローレベルであるとする。このとき、上述のようにグランドラインＮＧの電圧が上昇するため、Ｉｄ１＞Ｉｄ２となり、ノードＮ１の電圧が上昇する。そのため、インバーターＩＮＶ２の出力信号Ｑ２はハイレベルとなる。一方、図１６（Ｃ）に示すように、ＳＤＡがハイレベルであるとする。このとき、グランドラインＮＧからＶＳＳへの電流パスがなくなるため、ＮＧの電圧は上昇する。そのため、インバーターＩＮＶ２の出力信号Ｑ２はハイレベルとなる。
【０１１３】
なおＶＤＤ検出回路１３４についても同様に構成できる。即ち、トランジスターのＮ型とＰ型を入れ替え、ＶＤＤとＶＳＳを入れ替えた構成となる。
【０１１４】
以上によれば、図１５に示すように、記憶装置２０は、ホスト装置１０からの第１の信号（リセット信号ＸＲＳＴ）が供給される第１のホスト側信号端子（ホスト側リセット端子ＴＲＨ）に接続される第１の信号端子（リセット端子ＴＲ）と、第１の信号端子と電源端子ＴＶとの間に設けられる第１のダイオード素子ＤＤ１と、を有する。電源端子ＴＶがフローティング状態である場合、電源端子ＴＶには、第１の信号のハイレベルの電圧（ＶＤＤ）が第１のダイオード素子ＤＤ１を介して供給される。
【０１１５】
また本実施形態では、第１の信号はリセット信号ＸＲＳＴである。リセット信号ＸＲＳＴは、アクセス制御部がアクセス制御を行う場合にハイレベルに設定される。
【０１１６】
また本実施形態では、記憶装置２０は、ホスト装置１０からの第２の信号（データ信号ＳＤＡ）が供給される第２のホスト側信号端子（ホスト側データ端子ＴＤＨ）に接続される第２の信号端子（データ端子ＴＤ）と、第２の信号端子とグランド端子ＴＧとの間に設けられる第２のダイオード素子ＤＳ２と、を有する。グランド端子ＴＧがフローティング状態である場合、グランド端子ＴＧには、第２の信号のローレベルの電圧（ＶＳＳ）が第２のダイオード素子ＤＳ２を介して供給される。
【０１１７】
本実施形態によれば、電源端子ＴＶやグランド端子ＴＧが接触不良の場合にもＶＤＤやＶＳＳが記憶装置２０に供給されるため、検出回路３２が故障していると不揮発性メモリー６０に一見正常にアクセスできてしまう。ダイオード素子によりＶＤＤ等はドロップしているため、アクセス不良や記憶データの破壊を起こす可能性がある。この点、本実施形態によれば、検出回路３２の故障を検出できるため、接触不良状態でのメモリーアクセスを禁止できる。
【０１１８】
１０．強誘電体メモリー
図１７（Ａ）、図１７（Ｂ）を用いて、上述の強誘電体メモリーについて詳細に説明する。図１７（Ａ）に、強誘電体メモリーセルの構成例を示す。この強誘電体メモリーセルは、強誘電体キャパシターＣＳ、Ｎ型トランスファートランジスターＴＴ（広義には第１導電型トランジスター）を含む。
【０１１９】
強誘電体キャパシターＣＳの一端にはノードＮＣが接続され、他端にはプレート線ＰＬが接続される。トランジスターＴＴのゲート電極にはワード線ＷＬが接続され、ソース電極（ドレイン電極）にはビット線ＢＬが接続され、ドレイン電極（ソース電極）にはノードＮＣが接続される。なお、この１Ｔ１Ｃ（1 Transistor 1 Capacitor）型に限定されず、２Ｔ２Ｃ（2 Transistor 2 Capacitor）型や、ＦＥＴ型等であってもよい。
【０１２０】
図１７（Ｂ）に、強誘電体メモリーセルに対するライト動作についての説明図を示す。図１７（Ｂ）に示すように、メモリーセルに論理“１”を書き込む場合には、ワード線ＷＬに選択電圧を印加し、ビット線ＢＬに電源電圧ＶＣＣ（例えばＶＤＤ）の電圧を印加し、プレート線ＰＬに０Ｖ（例えばＶＳＳ）を印加する。これにより、強誘電体キャパシターＣＳの残留分極が「負」になる。このように、残留分極が「負」である状態を、例えば論理“１”が記憶されている状態と定義できる。
【０１２１】
一方、メモリーセルに論理“０”を書き込む場合には、ワード線ＷＬに選択電圧を印加し、ビット線ＢＬに０Ｖを印加し、プレート線ＰＬにＶＣＣを印加する。これにより、強誘電体キャパシターＣＳの残留分極が「正」になる。このように、残留分極が「正」である状態を、例えば論理“０”が記憶されている状態と定義できる。
【０１２２】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。またホスト装置、記憶装置等の構成、動作も本実施形態で説明したものに限定に限定されず、種々の変形実施が可能である。
【符号の説明】
【０１２３】
１０  ホスト装置、２０  記憶装置、３０  メモリー制御回路、３２  検出回路、
３４  マスク処理部、３６  アクセス制御部、３８  送受信部、４０  電源回路、
４１  ＩＤ比較部、４２  コマンド解釈部、４４  アドレスカウンター、
４６  リード／ライト制御部、４８  カウンター制御部、５０  切り換え回路、
５１  複製データ生成部、５２  反転データ生成部、５４  データ判定部、
５５  スイッチ制御部、６０  不揮発性メモリー、７０  判定部、７１  メモリー、
７２  データ比較部、８０  通信制御部、１３４  ＶＳＳ検出回路、
１３５  ＶＤＤ検出回路、２００  インクカートリッジ、２１０  センサー、
２２０  回路基板、２４０  インク供給口、３００  主制御部、３０２  制御回路、
３０４  駆動信号生成回路、３１０  サブ制御部、３１２  通信処理部、
３１４  センサー処理部、
ＢＬ  ビット線、ＣＳ  強誘電体キャパシター、ＤＤ１，ＤＳ２  ダイオード素子、
ＮＧ  グランドライン、ＮＶ  電源ライン、ＰＬ  プレート線、
ＳＣＫ  システムクロック、ＳＤＡ  データ信号、ＳＷ１，ＳＷ２  スイッチ素子、
ＴＤ  データ端子、ＴＤＨ  ホスト側データ端子、ＴＧ  グランド端子、
ＴＧＨ  ホスト側グランド端子、ＴＫ  クロック端子、
ＴＫＨ  ホスト側クロック端子、ＴＲ  リセット端子、
ＴＲＨ  ホスト側リセット端子、ＴＶ  電源端子、ＴＶＨ  ホスト側電源端子、
ＶＤＤ  電源電圧、ＶＳＳ  グランド電圧、ＷＬ  ワード線、ＸＲＳＴ  リセット信号
【図１】
2012185724.tif 000003
【図２】
2012185724.tif 000004
【図３】
2012185724.tif 000005
【図４】
2012185724.tif 000006
【図５】
2012185724.tif 000007
【図６】
2012185724.tif 000008
【図７】
2012185724.tif 000009
【図８】
2012185724.tif 000010
【図９】
2012185724.tif 000011
【図１０】
2012185724.tif 000012
【図１１】
2012185724.tif 000013
【図１２】
2012185724.tif 000014
【図１３】
2012185724.tif 000015
【図１４】
2012185724.tif 000016
【図１５】
2012185724.tif 000017
【図１６】
2012185724.tif 000018
【図１７】
2012185724.tif 000019