(57)【要約】【課題】電流ノイズを削減しつつ低電圧で動作可能な発振回路を提供する。【解決手段】発振回路１００Ａは、固定電圧Ｖrefを出力する固定電圧源１０と、容量素子２０と、容量素子２０の一方の端子Ｎ１に接続され、出力信号Ｄoutがハイレベルの場合に第１電流を容量素子２０に流し込み、出力信号Ｄoutがローレベルの場合に第２電流を容量素子２０から引き抜く電流供給部３０と、容量素子２０の他方の端子Ｎ２に接続され、出力信号Ｄoutがハイレベルの場合に第１電圧Ｖ１を出力し、出力信号Ｄoutがローレベルの場合に第２電圧Ｖ２を出力する電圧発生部４０と、容量素子２０の一方の端子の電圧Ｖｘと固定電圧Ｖrefとを比較して、出力信号Ｄoutを生成するコンパレータ５０とを備える。【選択図】図１
2012070123.tif 000002
【特許請求の範囲】
【請求項１】
２値化された一定周波数の出力信号を出力する発振回路であって、
固定電圧を出力する定電圧源と、
容量素子と、
前記容量素子の一方の端子に接続され、前記出力信号が第１論理値の場合に第１電流を前記容量素子に流し込み、前記出力信号が第２論理値の場合に第２電流を前記容量素子から引き抜く電流供給部と、
前記容量素子の他方の端子に接続され、前記出力信号が前記第１論理値の場合に第１電圧を出力し、前記出力信号が前記第２論理値の場合に第２電圧を出力する電圧発生部と、
前記容量素子の一方の端子の電圧と前記固定電圧とを比較して、前記出力信号を生成するコンパレータとを、
備える発振回路。
【請求項２】
前記電流供給部は、
高電位電源が供給される第１電源端子と、
低電位電源が供給される第２電源端子と、
前記第１電源端子と前記容量素子の一方の端子との間に設けられ、前記出力信号が前記第１論理値の場合にオン状態となり、前記出力信号が前記第２論理値の場合にオフ状態となる第１スイッチ、及び一定の前記第１電流を前記容量素子の一方の端子に流し込む第１定電流源と、
前記第２電源端子と前記容量素子の一方の端子との間に設けられ、前記出力信号が前記第２論理値の場合にオン状態となり、前記出力信号が前記第１論理値の場合にオフ状態となる第２スイッチ、及び一定の前記第２電流を前記容量素子の一方の端子から引き抜く第２定電流源とを備える、
請求項１に記載の発振回路。
【請求項３】
前記電圧発生部は、前記容量素子の一方の端子の電圧が前記固定電圧を中心に振れるように、前記第１電圧と前記第２電圧とを発生し、
前記電流供給部は、前記第１電流と前記第２電流とが等しくなるように設定する、
請求項１又は２に記載の発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振回路に関する。
【背景技術】
【０００２】
自走式の発振回路として、コンデンサに所定の時定数で電荷を充電し、コンデンサの端子電圧と基準電圧とを比較して出力信号を生成する回路が知られている（特許文献１参照）。この発振回路では、コンパレータで基準電圧と端子電圧とを比較し、基準電圧が端子電圧を上回ると出力信号のレベルを反転させる。そして、出力信号のレベルが反転するタイミングで、コンデンサに並列に設けられたスイッチをオン状態にして、そこに充電された電荷を放電する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平８−２０４５１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の発振回路は、スイッチをオン状態にすると、コンデンサから電流が一時に流れ出ることから、電流ノイズが発生するといった問題がある。
また、電流ノイズを防止するために、コンデンサに定電流で充電・放電し、出力信号のレベルが反転すると充電・放電を切り替えることが考えられる。この場合は、充電・放電の切り換えに同期して、基準電圧を切り替える必要がある。
しかしながら、発振回路を低電圧で動作させる場合、コンパレータの入力電圧の範囲が狭くなる。このため、所定範囲を超えて基準電圧を切り替えるとコンパレータの動作が不安定になるといった問題がある。
【０００５】
本発明は、このような事情に鑑みてなされたものであり、低電圧でも正常に動作し、且つ電流ノイズを発生させない発振回路を提供することを解決課題とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明に係る発振回路は、２値化された一定周波数の出力信号を出力するものであって、固定電圧を出力する定電圧源と、容量素子と、前記容量素子の一方の端子に接続され、前記出力信号が第１論理値の場合に第１電流を前記容量素子に流し込み、前記出力信号が第２論理値の場合に第２電流を前記容量素子から引き抜く電流供給部と、前記容量素子の他方の端子に接続され、前記出力信号が前記第１論理値の場合に第１電圧を出力し、前記出力信号が前記第２論理値の場合に第２電圧を出力する電圧発生部と、前記容量素子の一方の端子の電圧と前記固定電圧とを比較して、前記出力信号を生成するコンパレータとを、備える。
【０００７】
この発明によれば、コンパレータの一方の入力端子には、固定電圧が供給されるので、発振回路を低電圧で動作させることができ、しかも、出力信号が第１論理値の場合は容量素子に対して第１電流で充電し、出力信号が第２論理値の場合は容量素子に対して第２電流で放電させるので、電流ノイズの発生を大幅に抑圧することができる。
【０００８】
上述した発振回路において、前記電流供給部は、高電位電源が供給される第１電源端子と、低電位電源が供給される第２電源端子と、前記第１電源端子と前記容量素子の一方の端子との間に設けられ、前記出力信号が前記第１論理値の場合にオン状態となり、前記出力信号が前記第２論理値の場合にオフ状態となる第１スイッチ、及び一定の前記第１電流を前記容量素子の一方の端子に流し込む第１定電流源と、前記第２電源端子と前記容量素子の一方の端子との間に設けられ、前記出力信号が前記第２論理値の場合にオン状態となり、前記出力信号が前記第１論理値の場合にオフ状態となる第２スイッチ、及び一定の前記第２電流を前記容量素子の一方の端子から引き抜く第２定電流源とを備えることが好ましい。
この発明によれば、第１スイッチと第２スイッチとは排他的に動作し、第１電流と第２電流とは定電流で与えられるので、一時に大電流が流れることがなく、電流ノイズをより一層抑圧できる。
【０００９】
上述した発振回路において、前記電圧発生部は、前記容量素子の一方の端子の電圧が前記固定電圧を中心に振れるように、前記第１電圧と前記第２電圧とを発生し、  前記電流供給部は、前記第１電流と前記第２電流とが等しくなるように設定する、ことが好ましい。この場合には、コンパレータの他方の入力端子に供給する容量素子の一方の端子の電圧の入力範囲の中心を、一方の入力端子に供給する固定電圧に一致させることができる。この結果、発振回路をより一層低電圧で動作させることが可能となる。
なお、第２電圧を固定電圧と一致させてもよい。この場合には、第２電圧源の替わりに固定電圧源を用いることが、構成を簡素化する観点より好ましい。
【図面の簡単な説明】
【００１０】
【図１】第１実施形態に係る発振回路の構成を示すブロック図である。
【図２】発振回路の動作を示すタイミングチャートである。
【図３】第２実施形態に係る発振回路の構成を示すブロック図である。
【発明を実施するための形態】
【００１１】
本発明の実施の形態について図面を参照して説明する。
＜１．第１実施形態＞
図１は、本発明の第１実施形態に係る発振回路の電気的構成を示すブロック図である。この発振回路１００Ａは、固定電圧Ｖrefを出力する固定電圧源１０と、容量素子２０と、容量素子２０の一方の端子Ｎ１に電流を供給する電流供給部３０と、第１電圧Ｖ１又は第２電圧Ｖ２の一方を選択して容量素子２０の他方の端子Ｎ２に出力する電圧発生部４０と、２値化された出力信号Ｄoutを生成するコンパレータ５０と、バッファ５１及び５２とを備える。
【００１２】
電流供給部３０は、高電位電源Ｖｄｄが供給される第１電源端子Ｐ１と、低電位電源Ｖｓｓが供給される第２電源端子Ｐ２とを備える。また、第１電源端子Ｐ１と容量素子２０の一方の端子Ｎ１との間には、第１スイッチＳＷ１及び第１定電流源３１が直列に接続され、容量素子２０の一方の端子Ｎ１と第２電源端子Ｐ２との間には、第２定電流源３２及び第２スイッチＳＷ２が直列に接続されている。
【００１３】
第１スイッチＳＷ１は、出力信号Ｄoutがハイレベルの場合にオン状態となり、ローレベルの場合にオフ状態となる。一方、第２スイッチＳＷ２は出力信号Ｄoutがハイレベルの場合にオフ状態となり、ローレベルの場合にオン状態となる。よって、第１スイッチＳＷ１及び第２スイッチＳＷ２は出力信号Ｄoutの論理レベルに応じて排他的にオン状態となる。
【００１４】
第１定電流源３１は、一定の電流を容量素子２０の一方の端子Ｎ１に流し込み、第２定電流源３２は、一定の電流を容量素子２０の一方の端子Ｎ１から引き抜く。第１スイッチＳＷ１及び第２スイッチＳＷ２の動作を考慮すると、電流供給部３０は、出力信号Ｄoutがハイレベルの場合に一定の電流を容量素子２０に流し込み、出力信号Ｄoutがローレベルの場合に一定の電流を容量素子２０から引き抜く。ここで、容量素子２０に流し込む電流の大きさと容量素子２０から引き抜く電流の大きさは、必ずしも一致する必要はないが、この例では、両者を一致させている。
【００１５】
また、この例では、第１電源端子Ｐ１と第１スイッチＳＷ１とが接続され、第１定電流源３１と容量素子２０の一方の端子Ｎ１とが接続されたが、第１スイッチＳＷ１と第１定電流源３１とを入れ替えてもよい。同様に、第２スイッチＳＷ２と第２定電流源３２とを入れ替えてもよい。
【００１６】
次に、電圧発生部４０は、第１電圧Ｖ１を出力する第１電圧源４１と、第２電圧Ｖ２を出力する第２電圧源４２と、第１電圧源４１と容量素子２０の他方の端子Ｎ２との間に設けられた第３スイッチ４３と、第２電圧源４２と容量素子２０の他方の端子Ｎ２との間に設けられた第４スイッチ４４とを備える。第３スイッチ４３は、出力信号Ｄoutがハイレベルの場合にオン状態となり、ローレベルの場合にオフ状態となる。一方、第４スイッチ４４は出力信号Ｄoutがハイレベルの場合にオフ状態となり、ローレベルの場合にオン状態となる。よって、第３スイッチ４３及び第４スイッチ４４は出力信号Ｄoutの論理レベルに応じて排他的にオン状態となる。
【００１７】
次に、発振回路１００Ａの動作について、図２を参照して説明する。この例では、時刻ｔ０において容量素子２０に電荷が蓄積されていないものとする。時刻ｔ０から時刻ｔ１までの期間Ｔ１において、出力信号Ｄoutはハイレベルとなるから、第１スイッチＳＷ１及び第３スイッチ４３がオン状態となる一方、第２スイッチＳＷ２及び第４スイッチ４４はオフ状態となる。
【００１８】
このとき、容量素子２０の他方の端子Ｎ２には第１電圧Ｖ１が供給される。時刻ｔ０では容量素子２０に電荷が蓄積されていないので、容量素子２０の一方の端子Ｎ１の電圧Ｖｘは第１電圧Ｖ１と一致する。期間Ｔ１において、容量素子２０に一定電流が流れ込むので、電圧Ｖｘは直線的に上昇する。そして、時刻ｔ１において電圧Ｖｘが固定電圧Ｖrefを上回ると、出力信号Ｄoutがハイレベルからローレベルに変化する。
【００１９】
出力信号Ｄoutがローレベルとなると、第１スイッチＳＷ１及び第３スイッチ４３がオフ状態となる一方、第２スイッチＳＷ２及び第４スイッチ４４はオン状態となる。この結果、容量素子２０の他方の端子Ｎ２には第２電圧Ｖ２が供給される。ここで、第２電圧Ｖ２は、固定電圧Ｖrefと一致するように設定されている。この場合、時刻ｔ１において電圧Ｖｘは「Ｖref」から「２Ｖref−Ｖ１」へスッテプ状に変化する。
【００２０】
時刻ｔ１から時刻ｔ２までの期間Ｔ２において、電流供給部３０は一定電流を容量素子２０から引き向くので、電圧Ｖｘは直線的に下降する。そして、時刻ｔ２において電圧Ｖｘが固定電圧Ｖrefを下回ると、出力信号Ｄoutがローレベルからハイレベルに変化する。以下、期間Ｔ１及び期間Ｔ２の動作を繰り返すことにより、一定周波数の出力信号Ｄoutが得られる。
【００２１】
このように本実施形態によれば、コンパレータ５０の一方の入力端子に供給する電圧を固定電圧Ｖrefとするので、コンパレータ５０の動作点を固定にでき、発振回路１００Ａを低電圧で動作させることができる。また、容量素子２０への充電・放電を一時に行うのではなく、緩やかに行うので電流ノイズを大幅に抑圧することができる。
【００２２】
さらに、発振回路１００Ａは、第２電圧Ｖ２を固定電圧Ｖrefと一致させたので、電圧Ｖｘが固定電圧Ｖrefを中心に±ΔＶ（＝Ｖref−Ｖ１）だけ振れることになる。このため、コンパレータ５０の他方の入力端子に供給する電圧Ｖｘの入力範囲の中心を、一方の入力端子に供給する固定電圧Ｖrefに一致させることができる。この結果、発振回路１００Ａをより一層低電圧で動作させることが可能となる。
【００２３】
＜２．第２実施形態＞
図３は、本発明の第２実施形態に係る発振回路の電気的構成を示すブロック図である。この発振回路１００Ｂは、第２電圧源４２の替わりに固定電圧源１０を用いる点、容量素子２０と並列に第５スイッチ４５を設けた点を除いて、図１に示す第１実施形態の発振回路１００Ａと同様に構成されている。
【００２４】
発振回路１００Ｂでは、第２電圧Ｖ２として固定電圧Ｖrefを用いるので、第２電圧源４２を削除した。これにより、構成を簡素化することができる。
また、第５スイッチ４５は、リセット信号ＲＥＳがハイレベルでオン状態となりローレベルでオフ状態となる。リセット信号ＲＥＳは、発振回路１００Ｂの電源投入時にハイレベルとなる。第５スイッチ４５は、容量素子２０に蓄積された電荷を放電して初期化する。これにより、発振回路１００Ｂの誤動作を防止できる。
【００２５】
＜３．変形例＞
本発明は上述した実施形態に限定されるものではなく、例えば、以下に述べる変形が可能である。
（１）上述した各実施形態では、定電流で容量素子２０を充放電したが、本発明はこれに限定されるものではなく、ＲＣの時定数に従って充放電が実行されるものであってもよい。要は、容量素子２０に急激に電流を流し込んだり、電流を引き抜いたりしなければよい。即ち、出力信号Ｄoutが一方の論理値である場合に、継続して容量素子２０に電流を流し込み、出力信号Ｄoutが他方の論理値である場合に、継続して容量素子２０から電流を引き抜くものであればよい。
【００２６】
（２）上述した各実施形態では、第２電圧Ｖ２と固定電圧Ｖrefとを一致させたが、本発明はこれに限定されるものではない。但し、電圧発生部４０は、容量素子２０の一方の端子の電圧Ｖｘが固定電圧Ｖrefを中心に振れるように、第１電圧Ｖ１と第２電圧Ｖ２とを発生することが、低電圧動作の観点から好ましい。
【符号の説明】
【００２７】
１００Ａ，１００Ｂ…発振回路、１０…固定電圧源、２０…容量素子、３０…電流供給部、４０…電圧発生部、５０…コンパレータ、５１，５２…バッファ、ＳＷ１…第１スイッチ、ＳＷ２…第２スイッチ、３１…第１定電流源、３２…第２定電流源、４１…第１電圧源、４２…第２電圧源、Ｖref…固定電圧、Ｄout…出力信号。
【図１】
2012070123.tif 000003
【図２】
2012070123.tif 000004
【図３】
2012070123.tif 000005