(57)【要約】【課題】本発明は、トランジスターのオフリークによって液晶容量の保持電圧が減少することを防止する。【解決手段】１行毎に走査線１１２と容量線１３２が設けられ、１列毎にデータ線１１４が設けられて、各画素１１０は、走査線１１２とデータ線１１４との交差に対応して設けられている。ここで、容量線駆動回路１６０は、ある行の走査線１１２に対応する容量線１３２に対し、当該一の走査線１１２が選択されているときに、電圧Ｖcomに固定し、当該一の走査線１１２の選択が終了して時間量Ｔaだけ経過したときに、電圧Ｖcomから時間経過とともに変化させる。このときの電圧の変更方向については、正極性書込後であれば上昇方向とし、負極性書込後であれば下降方向とする。【選択図】図１
2012145798.tif 000002
【特許請求の範囲】
【請求項１】
走査線と、
前記走査線に電気的に接続されたトランジスターと、
前記トランジスターに対応して画素に設けられた補助容量と、を備えた電気光学装置の駆動回路であって、
前記走査線を選択する走査線駆動回路と、
前記走査線の選択期間に、前記補助容量に電気的に接続された容量線に所定の電位を供給すると共に、前記走査線の非選択期間に、前記画素の階調が変化しないように、前記容量線の電位を変化させる容量線駆動回路と
を備えることを特徴とする電気光学装置の駆動回路。
【請求項２】
前記容量線駆動回路は、前記走査線の非選択期間に、前記容量線の電位を前記所定の電位との電位差の絶対値が大きくなる方向に変化させる
ことを特徴とする請求項１に記載の電気光学装置の駆動回路。
【請求項３】
前記電気光学装置は、
第２走査線と、前記第２走査線に電気的に接続された第２トランジスターと、前記第２トランジスターに対応して第２画素に設けられた第２補助容量と、を備え、
前記走査線駆動回路は、前記走査線に続いて前記第２走査線を選択し、
前記容量線駆動回路は、前記第２走査線の選択期間に、前記第２補助容量に電気的に接続された第２容量線に所定の電位を供給すると共に、前記第２走査線の非選択期間に、前記第２画素の階調が変化しないように、前記第２容量線の電位を変化させる
ことを特徴とする請求項１又は２に記載の電気光学装置の駆動回路。
【請求項４】
前記容量線駆動回路は、
前記走査線の選択が終了して所定の時間経過したときに、前記容量線に対し前記所定の電位からの変化を開始する
ことを特徴とする請求項１乃至３のいずれか一項に記載の電気光学装置の駆動回路。
【請求項５】
前記容量線駆動回路は、
前記容量線に対して設けられ、第１端子または第２端子のいずれかを選択するセレクターを有し、
前記走査線の選択が開始してから、前記走査線の選択が終了して所定の時間経過するまで前記第１端子を選択し、前記走査線の選択が終了して所定の時間量経過したときから前記第２端子を選択し、
前記第１端子には、前記所定の電位が印加され、
前記第２端子には、オフのトランジスターが接続されると共に、前記走査線の選択が終了して所定の時間経過するまで、前記所定の電位がセットされる
ことを特徴とする請求項４に記載の電気光学装置の駆動回路。
【請求項６】
前記容量線駆動回路は、
前記補助容量の１対の電極のうち前記容量線と接続されていない側の電極の電位が、前記容量線の所定の電位よりも高い場合は、前記所定の電位から時間経過とともに前記所定の電位に対して上昇するように変化させ、
前記補助容量の１対の電極のうち前記容量線と接続されていない側の電極の電位が、前記容量線の所定の電位よりも低い場合は、前記所定の電位から時間経過とともに前記所定の電位に対して下降するように変化させる
ことを特徴とする請求項１乃至５のいずれか一項に記載の電気光学装置の駆動回路。
【請求項７】
走査線と、
前記走査線に電気的に接続されたトランジスターと、
前記トランジスターに対応して画素に設けられた補助容量と、前記補助容量と並列に設けられ、画素電極とコモン電極とを有する画素容量と、を備えた電気光学装置の駆動回路であって、
前記走査線を選択する走査線駆動回路と、
前記走査線の選択期間に、前記コモン電極に所定の電位を供給すると共に、前記走査線の非選択期間に、前記画素の階調が変化しないように、前記コモン電極の電位を変化させるコモン電極駆動回路と
を備えることを特徴とする電気光学装置の駆動回路。
【請求項８】
走査線と、
前記走査線に電気的に接続されたトランジスターと、
前記トランジスターに対応して画素に設けられた補助容量と、
前記走査線を選択する走査線駆動回路と、
前記走査線の選択期間に、前記補助容量に電気的に接続された容量線に所定の電位を供給すると共に、前記走査線の非選択期間に、前記画素の階調が変化しないように、前記容量線の電位を変化させる容量線駆動回路と
を備えることを特徴とする電気光学装置。
【請求項９】
請求項８に記載の電気光学装置を有する
ことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素毎にトランジスターを有するアクティブマトリクス型の電気光学装置、電気光学装置の駆動回路および当該電気光学装置を有する電子機器に関する。
【背景技術】
【０００２】
電気光学装置、例えば液晶表示装置では、一般には複数の走査線と複数のデータ線との交点に対応して、トランジスターと補助容量とを含む画素がそれぞれ設けられている。トランジスターは、スイッチング素子として機能し、その一端はデータ線に接続され、その他端が補助容量の一端に接続されるとともに、走査線の選択期間にオンする。この構成では、トランジスターの他端に保持された電位に応じて画素の階調が規定されるが、走査線の非選択期間、すなわちトランジスターのオフ期間に、保持電位が変化して、表示ムラの原因になりやすい。
このため、コモン電極の特定数と容量線の時定数とを等しくする技術（特許文献１参照）が提案されている。また、この原因を、光源の分布ムラや画素の位置に応じたノイズの影響と捉えて、トランジスターの一端に供給するデータ信号を画素の位置に応じて調整する技術（特許文献２参照）も提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−９８３３７号公報（図１参照）
【特許文献２】特開２００４−２８７１１３号公報（図１および図３参照）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記いずれの技術によっても、トランジスターのオフ期間において発生する保持電位の変化を補償することができず、十分に表示ムラを抑えることができない、といった問題が発生した。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、トランジスターのオフ期間における保持電位の変化を補償して、表示ムラを抑える技術を提供することにある。
【課題を解決するための手段】
【０００５】
本発明は、トランジスターのオフ期間において保持電位が変化する原因をトランジスターのオフリークとして捉えるとともに、このオフリークの影響を抑えるために、次のように構成したものである。すなわち、本発明に係る電気光学装置の駆動回路にあっては、走査線と、前記走査線に電気的に接続されたトランジスターと、前記トランジスターに対応して画素に設けられた補助容量と、を備えた電気光学装置の駆動回路であって、前記走査線を選択する走査線駆動回路と、前記走査線の選択期間に、前記補助容量に電気的に接続された容量線に所定の電位を供給すると共に、前記走査線の非選択期間に、前記画素の階調が変化しないように、前記容量線の電位を変化させる容量線駆動回路とを備えることを特徴とする。本発明によれば、走査線の非選択期間においてトランジスターのオフリークに起因した保持電位の変化分は、容量線の電位変化によって補われるので、オフリークによる影響を抑えることが可能となる。ここで、容量線の電位変化については、オフリークに起因する保持電位の変化分だけではなく、トランジスターのフィールドスルーの変化分や、さらには、データ線にデータ信号をサンプリングトランジスターによってサンプリングする構成であれば、当該サンプリングトランジスターのフィールドスルーの変化分を補うようにしても良い。
【０００６】
本発明において、前記容量線駆動回路は、前記走査線の非選択期間に、前記容量線の電位を前記所定の電位との電位差の絶対値が大きくなる方向に変化させる構成が好ましい。
さらに、本発明において、第２走査線と、前記第２走査線に電気的に接続された第２トランジスターと、前記第２トランジスターに対応して第２画素に設けられた第２補助容量と、を備え、前記走査線駆動回路は、前記走査線に続いて前記第２走査線を選択し、前記容量線駆動回路は、前記第２走査線の選択期間に、前記第２補助容量に電気的に接続された第２容量線に所定の電位を供給すると共に、前記第２走査線の非選択期間に、前記第２画素の階調が変化しないように、前記第２容量線の電位を変化させる構成としても良い。この構成によれば、オフリークに起因した保持電位の変化分を容量線の電位変化によって補正する動作が、各走査線にわたって実行される。このため、例えば画面の位置によって明るさが異なってしまう事態を防止することができる。
本発明において、前記容量線駆動回路は、前記走査線の選択が終了して所定の時間経過したときに、前記容量線に対し前記所定の電位からの変化を開始する構成が好ましい。この構成によれば、走査線の選択が終了したタイミングで発生するカップリングノイズ等が、容量線に及ぼす影響を小さくすることができる。
また、本発明において、前記容量線駆動回路は、前記容量線に対して設けられ、第１端子または第２端子のいずれかを選択するセレクターを有し、前記走査線の選択が開始してから、前記走査線の選択が終了して所定の時間経過するまで前記第１端子を選択し、前記走査線の選択が終了して所定の時間量経過したときから前記第２端子を選択し、前記第１端子には、前記所定の電位が印加され、前記第２端子には、オフのトランジスターが接続されると共に、前記走査線の選択が終了して所定の時間経過するまで、前記所定の電位がセットされる構成が好ましい。この構成によれば、トランジスターのオフリークを、第２端子に接続されたオフのトランジスターによって模擬することができるので、走査線の非選択期間における保持電位の変化分を、容量線の電位変化によって、より効果的に補うことが可能となる。
また、本発明において、前記容量線駆動回路は、前記補助容量の１対の電極のうち前記容量線と接続されていない側の電極の電位が、前記容量線の所定の電位よりも高い場合は、前記所定の電位から時間経過とともに前記所定の電位に対して上昇するように変化させ、前記補助容量の１対の電極のうち前記容量線と接続されていない側の電極の電位が、前記容量線の所定の電位よりも低い場合は、前記所定の電位から時間経過とともに前記所定の電位に対して下降するように変化させる構成が好ましい。この構成によれば、画素を両極性で駆動することができる。
【０００７】
上記目的は、走査線と、前記走査線に電気的に接続されたトランジスターと、前記トランジスターに対応して画素に設けられた補助容量と、前記補助容量と並列に設けられ、画素電極とコモン電極とを有する画素容量と、を備えた電気光学装置の駆動回路であって、前記走査線を選択する走査線駆動回路と、前記走査線の選択期間に、前記コモン電極に所定の電位を供給すると共に、前記走査線の非選択期間に、前記画素の階調が変化しないように、前記コモン電極の電位を変化させるコモン電極駆動回路とを備える電気光学装置の駆動回路によっても達成できる。この駆動回路によれば、走査線の非選択期間においてトランジスターのオフリークに起因した保持電位の変化分が、コモン電極の電位変化によって補われるからである。
なお、本発明は、上記電気光学装置の駆動回路のほか、電気光学装置それ自体、さらには、当該電気光学装置を含む電子機器としても概念することが可能である。このような電子機器としては、電気光学装置による光変調画像を拡大投射するプロジェクターが挙げられる。
【図面の簡単な説明】
【０００８】
【図１】第１実施形態に係る電気光学装置の構成を示すブロック図である。
【図２】電気光学装置における画素の等価回路を示す図である。
【図３】電気光学装置におけるフレームおよびフィールドを示す図である。
【図４】電気光学装置における走査線駆動回路の構成を示す図である。
【図５】走査線駆動回路の動作を示すタイミングチャートである。
【図６】電気光学装置における容量線駆動回路の１行分の構成を示す図である。
【図７】容量線駆動回路の動作を示すタイミングチャートである。
【図８】電気光学装置におけるデータ線駆動回路の構成を示す図である。
【図９】データ線駆動回路の動作を示すタイミングチャートである。
【図１０】電気光学装置の動作を説明するための図である。
【図１１】電気光学装置の動作を説明するための図である。
【図１２】第２実施形態に係る電気光学装置の構成を示すブロック図である。
【図１３】電気光学装置における画素の等価回路を示す図である。
【図１４】コモン電極駆動回路の構成を示す図である。
【図１５】コモン電極駆動回路の動作を示すタイミングチャートである。
【図１６】電気光学装置の動作を説明するための図である。
【図１７】電気光学装置の動作を説明するための図である。
【図１８】電気光学装置を適用したプロジェクターの構成を示す図である。
【図１９】比較例に係る電気光学装置の動作を説明するための図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施形態について図面を参照して説明する。まず、第１実施形態に係る電気光学装置について説明する。この電気光学装置は、例えばプロジェクターのライトバルブとして好適な透過型の液晶表示装置である。
【００１０】
＜第１実施形態＞
図１は、第１実施形態に係る電気光学装置の全体的な構成を示すブロック図である。この図に示されるように、電気光学装置１０ａは、制御回路２０、メモリー３０、Ｄ／Ａ変換回路４０および液晶パネル１００を含んだ構成となっている。
液晶パネル１００には、４８０行の走査線１１２が図において行（Ｘ）方向に沿ってそれぞれ設けられている。また、各行の走査線１１２に対をなすように容量線１３２が行方向に沿ってそれぞれ設けられている。一方、６４０列のデータ線１１４が、列（Ｙ）方向に沿って、かつ、各走査線１１２および各容量線１３２に対し互いに電気的に絶縁を保つようにそれぞれ設けられている。
画素１１０は、４８０行の走査線１１２と６４０列のデータ線１１４との交差に対応して、それぞれ配列している。したがって、本実施形態では、画素１１０が縦４８０行×横６４０列でマトリクス状に配列して表示領域Ｍaを構成することになるが、本発明を当該配列に限定する趣旨ではない。
なお、本説明においては、走査線１１２、容量線１３２または画素１１０の行を区別するために、図１において上から順に、１行目、２行目、…、４８０行目と呼ぶ場合があり、同様にデータ線１１４または画素１１０の列を区別するために、図１において左から順に、１列目、２列目、…、６４０列目と呼ぶ場合がある。
【００１１】
液晶パネル１００は、表示領域Ｍaの周辺に、走査線駆動回路１４０、容量線駆動回路１６０およびデータ線駆動回路１９０がそれぞれ形成された周辺回路内蔵型となっている。
このうち、走査線駆動回路１４０は、制御回路２０から供給されるスタートパルスＤyおよびクロック信号Ｃlyに基づいて、走査信号Ｙ1、Ｙ2、Ｙ3、…、Ｙ480を生成し、１、２、３、…、４８０行目の走査線１１２にそれぞれ供給する出力するものである。
容量線駆動回路１６０は、外部から供給される電圧Ｖcomと制御回路２０から供給されるリセット信号Ｒstと走査信号Ｙ1、Ｙ2、Ｙ3、…、Ｙ480とに基づいて、容量信号Ｃom1、Ｃom2、Ｃom3、…、Ｃom480を生成し、１、２、３、…、４８０行目の容量線１３２にそれぞれ供給するものである。
データ線駆動回路１９０は、制御回路２０から供給されるスタートパルスＤxおよびクロック信号Ｃlxに基づいて、データ信号Ｖidをそれぞれ１、２、３、…、６４０列目のデータ線１１４に、それぞれデータ信号Ｘ1、Ｘ2、Ｘ3、…、Ｘ640としてサンプリングするものである。
なお、走査線駆動回路１４０、容量線駆動回路１６０およびデータ線駆動回路１９０の詳細については、それぞれ後述する。
【００１２】
電気光学装置１には、映像データＤaが、図示省略した上位装置から垂直同期信号Ｖs、水平同期信号Ｈsおよびドットクロック信号Ｃlkに同期してフレーム単位で繰り返し供給される。この映像データＤaは、例えば８ビットのディジタルデータであり、画素１１０の濃淡（階調レベル）を最も暗い「０」から最も明るい「２５５」までの２５６階調で指定する。
制御回路２０は、垂直同期信号Ｖs、水平同期信号Ｈsおよびドットクロック信号Ｃlkに基づいて、制御信号やクロック信号などを生成して各部を制御する。
メモリー３０は、縦４８０行×横６４０列で配列する画素１１０の各々に対応した記憶領域をそれぞれ有する。なお、メモリー３０の各記憶領域には、制御回路２０による指示にしたがって、それぞれに対応する画素の映像データＤaが格納される一方で、例えば１フレーム経過後に、液晶パネル１００における書込走査に応じて第１フィールドおよび第２フィールドにおいて計２回、映像データＤbとして読み出される構成となっている。
Ｄ／Ａ変換回路４０は、読み出された映像データＤbを階調レベルに応じた電圧であって、かつ、極性指定信号Ｐolによって指定された極性の電圧のデータ信号Ｖidに変換するものである。詳細には、Ｄ／Ａ変換回路４０は、極性指定信号Ｐolによって正極性が指示されていれば電圧Ｖcを基準として高位側電圧に変換する一方、負極性が指示されていれば電圧Ｖcを基準として低位側電圧に変換し、データ信号Ｖidとして出力する。
【００１３】
なお、電圧Ｖcは、データ信号Ｖidの振幅中心であり、画素１１０への書込極性の基準であって、後述する電源電圧ＶH、ＶL（図５、図９等参照）のほぼ中間電圧である。換言すれば、本実施形態では、データ信号Ｖidの極性については、電圧Ｖcよりも高位側を正極性とし、低位側を負極性としている。一方、電圧については、特に説明のない限り、電圧ＶL（＝Ｇnd）を基準とする。
また、データ信号の極性を反転する理由は、画素を交流駆動するためである。本実施形態にあっては、後述するフィールドにわたってすべての画素を同一極性とし、かつ、フィールド毎に極性を反転させる面反転方式としている。
【００１４】
図２は、画素１１０の等価回路を示す図であり、ｉ行目及びこれに下方向で隣接する（ｉ＋１）行目と、ｊ列目及びこれに右方向で隣接する（ｊ＋１）列目との交差に対応する２×２の計４画素分の構成が示されている。
ここで、ｉ、（ｉ＋１）は、画素１１０が配列する行を一般的に示す場合の記号であって、１以上４８０以下の整数であり、ｊ、（ｊ＋１）は、画素１１０が配列する列を一般的に示す場合の記号であって、１以上６４０以下の整数である。
【００１５】
図２に示されるように、各画素１１０は、画素トランジスターとして機能するｎチャネル型の薄膜トランジスター（thin film transistor：以下単に「ＴＦＴ」と略称する）１１６と、液晶容量（画素容量）１２０と、補助容量１３０とを有する。
各画素１１０については互いに同一構成なので、ｉ行ｊ列に位置するもので代表して説明すると、当該ｉ行ｊ列の画素１１０において、ＴＦＴ１１６のゲート電極はｉ行目の走査線１１２に接続される一方、そのソース電極はｊ列目のデータ線１１４に接続され、そのドレイン電極は、液晶容量１２０の一端である画素電極１１８及び補助容量１３０の一端にそれぞれ接続されている。
液晶容量１２０の他端は、コモン電極１０８に接続されている。コモン電極１０８は、図１に示されるように全ての画素１１０にわたって共通である。また、第１実施形態においては、コモン電極１０８には時間的に一定の電圧ＬＣcomが外部から印加される構成となっている。
一方、補助容量１３０の他端はｉ行目の容量線１３２に接続されている。第１実施形態において、ｉ行目の容量線１３２には、当該ｉ行目の補助容量１３０の他端がそれぞれ共通接続されている。
【００１６】
なお、図２において、Ｙ(i)、Ｙ(i+1)は、それぞれｉ、（ｉ＋１）行目の走査線１１２に供給される走査信号を示し、Ｃom(i)、Ｃom(i+1)は、それぞれｉ、（ｉ＋１）行目の容量線１３２に供給される容量信号を示している。また、Ｐix(i,j)、Ｐix(i+1,j)は、それぞれｉ行ｊ列、（ｉ＋１）行ｊ列の画素電極１１８補助容量１３０の一端）の電圧を識別するための記号である。Ｃpixは液晶容量１２０の容量値を表し、Ｃsは補助容量１３０の容量値を表している。
【００１７】
液晶パネル１００は、特に図示しないが、画素電極１１８が形成された素子基板とコモン電極１０８が形成された対向基板との一対の基板同士を、電極形成面が互いに対向するように一定の間隙を保って貼り合わせるとともに、この間隙に例えばＶＡ（Vertical Alignment）型の液晶１０５を挟持した構成となっている。このため、液晶容量１２０は、ノーマリーブラックモードに設定され、画素電極１１８とコモン電極１０８とによって誘電体の一種である液晶１０５を挟持して、画素電極１１８に印加されるデータ信号の電圧とコモン電極１０８に印加される電圧ＬＣcomとの差に相当する電圧を保持することになる。
液晶容量１２０では、画素電極１１８およびコモン電極１０８によって生じる電界に応じて液晶１０５の配向状態が変化するので、液晶容量１２０は、保持電圧に応じた透過率となる。したがって、液晶パネル１００では、液晶容量１２０毎に透過率が変化するので、当該液晶容量１２０が、表示すべき画像の最小単位である画素に相当することになる。ただし、本説明では便宜的または習慣的に、ＴＦＴ１１６、液晶容量１２０および補助容量１３０を含めた回路を画素１１０と称している。
【００１８】
次に、上位装置から供給される映像データＤaと液晶パネル１００の書込走査との関係について図３を参照して説明する。なお、この図において縦軸は、映像データＤa、Ｄbが規定する画素の行を示し、横軸は、経過時間を示している。
映像データＤaは、上位装置から垂直同期信号Ｖs、水平走査信号Ｈsおよびドットクロック信号Ｃlkに同期して、詳細には、１行１列〜１行６４０列、２行１列〜２行６４０列、３行１列〜３行６４０列、…、４８０行１列〜４８０行６４０列という順番で、画素毎に供給される。このため、１フレームにおける映像データＤaの供給状態は、図３の（ａ）に示されるように、おおよそ右下がりの斜め線によって示される。
この映像データＤaは、一旦メモリー３０に格納され、１フレーム経過後に、１フレームにおいて２回、上位装置からの供給時よりも高い速度で読み出される。このため、図３の（ｂ）に示されるように、映像データＤbの供給を示す斜め線の傾きは、映像データＤaの供給を示す傾きよりも大きくなる。
【００１９】
なお、本説明において、フレームとは、１カット（コマ）分の映像データが上位装置から供給される期間をいい、垂直同期信号Ｖsの周波数が６０Ｈｚである場合、その１周期分の１６．６７ミリ秒の期間をいう。ここで、あるフレーム（「ｎフレーム」と表記する）の映像データＤaが一旦メモリー３０に格納された後に映像データＤbとして読み出されるので、本実施形態では、映像データＤaで規定されるフレームに対して、映像データＤbで規定されるフレーム（液晶パネル１００の書込走査を規定するフレーム）は遅延した関係となるが、フレームの時間長は同一である。
また、本実施形態において、映像データＤbを１フレームにおいて２回読み出すので、１フレームが２つの期間に分割される。このうち、時間的に先の期間を第１フィールドと呼び、時間的に後の期間を第２フィールドと呼ぶことにする。
本実施形態において制御回路２０は、図３の（ｃ）に示されるように、極性指定信号Ｐolを例えば第１フィールドにおいてＨレベルとして正極性書込を指定し、第２フィールドにおいてＬレベルとして負極性書込を指定する。
【００２０】
次に、図４を参照して、走査線駆動回路１４０の構成について説明する。図４は、走査線駆動回路１４０の一例を示す回路図である。
この図に示されるように、走査線駆動回路１４０は、インバーター（ＮＯＴ回路）１４１、１４２、複数セットのｎチャネル型ＴＦＴ１４３ａ、１４３ｂ、１４３ｃ、１４３ｄ、複数のバッファー１４４および複数のＡＮＤ回路１４５を有する。このうち、バッファー１４４およびＡＮＤ回路１４５は、各行に対応して設けられている。
インバーター１４１は、制御回路２０から供給されるクロック信号Ｃlyの論理レベルを反転して、反転クロック信号／Ｃlyとして出力し、インバーター１４２は、反転クロック信号／Ｃlyの論理レベルを再反転して出力する。このため、インバーター１４２が出力するクロック信号の論理レベルは、クロック信号Ｃlyと同一となる。
【００２１】
ＴＦＴ１４３ａ、１４３ｂは、偶数（０、２、４、…、４７８、４８０）行目に対応しても受けられ、ＴＦＴ１４３ｃ、１４３ｄは、奇数（１、３、５、…、４７９、４８１）行目に対応して設けられている。
なお、液晶パネル１００においては、１〜４８０行目の走査線１１２が設けられるが、走査線駆動回路１４０においては、さらにダミーの０行目および４８１行目に対応している。ただし、この０行目および４８１行目は、液晶パネル１００の垂直走査には何ら寄与しない。
【００２２】
偶数行目において、ＴＦＴ１４３ａのソース電極は、原則的に、１行前の奇数行目に対応するＴＦＴ１４３ｄのソース電極に接続され、偶数行目に対応するＴＦＴ１４３ａ、１４３ｂのドレイン電極同士は、当該偶数行目に対応するバッファー１４４の入力端に共通接続されている。なお、最初の０行目に対応するＴＦＴ１４３ａのソース電極は、例外的に、スタートパルスＤyが供給される信号線１４６に接続されている。ＴＦＴ１４３ａのゲート電極には反転クロック信号／Ｃlyが供給され、ＴＦＴ１４３ｂのゲート電極にはクロック信号Ｃlyが供給される。
一方、奇数行目に対応するＴＦＴ１４３ｃのソース電極は、１行前の偶数行目に対応するＴＦＴ１４３ｂのソース電極に接続され、奇数行目に対応するＴＦＴ１４３ｃ、１４３ｄのドレイン電極同士は、当該奇数行目に対応するバッファー１４４の入力端に共通接続されている。ＴＦＴ１４３ｃのゲート電極にはクロック信号Ｃlyが供給され、ＴＦＴ１４３ｄのゲート電極には反転クロック信号／Ｃlyが供給される。
【００２３】
偶数行目に対応するバッファー１４４の出力端は、自行に対応するＴＦＴ１４３ｂのソース電極および次行に対応するＴＦＴ１４３ｃのソース電極の接続点と、次行に対応するＡＮＤ回路１４５の入力端の一方と、自行に対応するＡＮＤ回路１４５の入力端の他方とに、それぞれ接続されている。
一方、奇数行目に対応するバッファー１４４の出力端は、自行に対応するＴＦＴ１４３ｄのソース電極および次行に対応するＴＦＴ１４３ａのソース電極の接続点と、次行に対応するＡＮＤ回路１４５の入力端の一方と、自行に対応するＡＮＤ回路１４５の入力端の他方とに、それぞれ接続されている。ただし、ダミーの４８１行目に対応するバッファー１４４の出力端は、次の４８２行目が存在しないので、自行に対応するＴＦＴ１４３ｄのソース電極、および、自行に対応するＡＮＤ回路４８１の入力端の他方にのみに接続されている。
また、０、１、２、３、…、４８０、４８１行目のバッファー１４５から出力される信号を、便宜的にそれぞれＮ0、Ｎ1、Ｎ2、Ｎ3、…、Ｎ480、Ｎ481と表記する。
【００２４】
各行のＡＮＤ回路１４５は、原則として、前行に対応するバッファー１４４の出力信号を入力端の一方に入力し、自行に対応するバッファー１４４の出力信号を入力端の他方に入力して、両者信号の論理積信号を出力する。ただし、最初の０行目に対応するＡＮＤ回路１４５は、前行が存在しないので、例外的に、一方の入力端は信号線１４６に接続されて、スタートパルスＤyと０行目に対応するバッファー１４４の出力信号との論理積信号を出力する。
なお、０、１、２、３、…、４８０、４８１行目のＡＮＤ回路１４５から出力される論理積信号（パルス信号）が、それぞれ図示省略したバッファーを経て走査信号Ｙ0、Ｙ1、Ｙ2、Ｙ3、…、Ｙ480、Ｙ481として出力される。
【００２５】
このような構成の走査線駆動回路１４０の動作について簡単に説明する。
クロック信号Ｃlyが電源の低位側電圧ＶLに相当するＬレベルであって、反転クロック信号／Ｃlyが電源の高位側電圧ＶHに相当するＨレベルであるとき、奇数行目においてＴＦＴ１４３ｃがオフ（ソース・ドレイン電極間が非導通状態）になり、ＴＦＴ１４３ｄがオン（ソース・ドレイン電極間が導通状態）になる。このため、奇数行目のバッファー１４４は、自身の出力端が入力端に接続されることによって保持回路を構成することになる。一方、奇数行の次の偶数行目のＴＦＴ１４３ａがオンするので、奇数行目のバッファー１４４によって保持された電圧状態は、当該奇数行の次の偶数行目におけるバッファー１４４からも出力されることになる。
次に、クロック信号ＣlyがＨレベル（反転クロック信号／ＣlyがＬレベル）になると、ＴＦＴ１４３ｄがオフするので、奇数行目のバッファー１４４による保持動作が解除される。また、ＴＦＴ１４３ａもオフするので、当該偶数行よりも１行前の奇数行目のバッファー１４４の出力端が、当該偶数行のバッファー１４４の入力端に接続された状態も解除される。
一方、クロック信号ＣlyがＨレベルであると、ＴＦＴ１４３ｂがオンするので、今度は、偶数行目のバッファー１４４が保持回路を構成して、直前の電圧状態を保持することになる。また、ＴＦＴ１４３ｃもオンするので、偶数行目のバッファー１４４によって保持された電圧状態は、当該偶数行の次の奇数行目におけるバッファー１４４からも出力されることになる。
【００２６】
図５に示されるように、第１フィールドおよび第２フィールドの開始に先立ってスタートパルスＤyが供給されると、当該スタートパルスＤyのＨレベルは、クロック信号ＣlyがＬレベル（反転クロック信号／ＣlyがＨレベル）であるときに０行目のＴＦＴ１４３ａのオンによって取り込まれるため、０行目のバッファー１４４の出力である信号Ｎ0は、Ｈレベルになる。
次に、クロック信号ＣlyがＨレベルになると、ＴＦＴ１４３ｂ、１４３ｃがオンするので、０行目のバッファー１４４は、直前の電圧状態であるＨレベルの状態を保持するとともに、当該電圧状態が、１行目のバッファー１４４からも出力される。このため、信号Ｎ1がＨレベルになる。
クロック信号Ｃlyが再びＬレベルになると、スタートパルスＤyのＬレベルの部分が０行目のＴＦＴ１４３ａのオンによって取り込まれるため、信号Ｎ0はＬレベルになる。また、ＴＦＴ１４３ａ、１４３ｄがオンするので、１行目のバッファー１４４は、直前の電圧状態であるＨレベルの状態を保持するとともに、当該電圧状態が、２行目のバッファー１４４から出力される。このため、信号Ｎ2がＨレベルになる。
以下、このような動作が、クロック信号Ｃlyの論理レベルが反転する毎に繰り返されるので、信号Ｎ1、Ｎ2、Ｎ3、…、Ｎ479、Ｎ480は、信号Ｎ0をクロック信号Ｃlyの半周期分ずつ順次遅延させたものとなる。
【００２７】
ＡＮＤ回路１４５は、自行よりも１行前のバッファー１４４による出力信号と、自行のバッファー１４４による出力信号との論理積信号を走査信号として出力する。このため、走査信号Ｙ1は、信号Ｎ1のＨレベルと信号Ｎ1のＨレベルとの重複部分となり、以下、走査信号Ｙ2、Ｙ3、…、Ｙ479、Ｙ480は、走査信号Ｙ1をクロック信号Ｃlyの半周期分ずつ順次させたものとなる。
なお、図５において、期間Ｆ1aは、第１フィールドにおける液晶パネル１００の垂直有効走査期間であり、第１フィールドの開始に先立って供給されたスタートパルスＤyによって走査信号Ｙ1がＨレベルに変化してから走査信号Ｙ480がＬレベルに変化するまでの期間である。期間Ｆ1bは、第１フィールドにおける液晶パネル１００の垂直帰線期間であり、第１フィールドの開始に先立って供給されたスタートパルスＤyによって走査信号Ｙ480がＬレベルに変化してから第２フィールドの開始に先立って供給されたスタートパルスＤyによって走査信号Ｙ1がＨレベルに変化するまでの期間である。
同様に、期間Ｆ2aは、第２フィールドにおける液晶パネル１００の垂直有効走査期間であり、第２フィールドの開始に先立って供給されたスタートパルスＤyによって走査信号Ｙ1がＨレベルに変化してから走査信号Ｙ480がＬレベルに変化するまでの期間である。期間Ｆ2bは、第２フィールドにおける液晶パネル１００の垂直帰線期間であり、第２フィールドの開始に先立って供給されたスタートパルスＤyによって走査信号Ｙ480がＬレベルに変化してから、次フレームの第１フィールドの開始に先立って供給されたスタートパルスＤyによって走査信号Ｙ1がＨレベルに変化するまでの期間である。
【００２８】
続いて説明の便宜上、図８を参照して、データ線駆動回路１９０の構成について説明する。図８は、データ線駆動回路１９０の一例を示す回路図である。
この図に示されるように、データ線駆動回路１９０は、サンプリング信号出力回路１９２と、データ線１１４毎に設けられるｎチャネル型のＴＦＴ１９４とを有する。また、信号線１９６には、Ｄ／Ａ変換回路４０によって変換されたデータ信号Ｖidが供給される。
サンプリング信号出力回路１９２は、制御回路２０から供給されるスタートパルスＤxおよびクロック信号Ｃlxに基づいて、各列に対応したサンプリング信号Ｓ1、Ｓ2、Ｓ3、…、Ｓ639、Ｓ640をそれぞれ出力するものである。
各列に設けられるＴＦＴ１９４は、そのソース電極が信号線１９６に接続され、そのドレイン電極が列に対応するデータ線１１４に接続され、そのゲート電極には、列に対応するサンプリング信号が供給される。したがって、ある列のサンプリング信号がＨレベルになると、当該列のＴＦＴ１９４がオンして、信号線１９６に供給されたデータ信号Ｖidが当該列のデータ線１１４にサンプリングされる構成となっている。
【００２９】
図９は、サンプリング信号出力回路１９２によって出力されるサンプリング信号Ｓ1、Ｓ2、Ｓ3、…、Ｓ639、Ｓ640の波形を示す図である。サンプリング信号出力回路１９２は、走査線駆動回路１４０と同様にして、スタートパルスＤxをクロック信号Ｃlxにしたがって順次転送し、サンプリング信号として出力する。このため、サンプリング信号Ｓ1、Ｓ2、Ｓ3、…、Ｓ639、Ｓ640は、クロック信号Ｃlxの半周期分に相当するＨレベルのパルスを、クロック信号Ｃlxの半周期分ずつ順次遅延させたものとなる。
なお、図９においては、第１フィールドおよび第２フィールドに供給されるデータ信号Ｖidの電圧波形の一例も示されている。
図３に示したように第１フィールドにおいては正極性書込が指定されるので、図９に示されるように、第１フィールドのデータ信号Ｖidは、黒色に相当する電圧Ｖb(+)から白色に相当する電圧Ｖw(+)までの範囲であって、指定される階調レベルが高く（明るく）なるにつれて、電圧Ｖcよりも高位側の電圧になる。
また、第２フィールドにおいては負極性書込が指定されるので、データ信号Ｖidは、黒色に相当する電圧Ｖb(-)から白色に相当する電圧Ｖw(-)までの範囲であって、指定される階調レベルが高く（明るく）なるにつれて、電圧Ｖcよりも低位側の電圧になる。
【００３０】
このような構成において、ｉ行目の走査線１１２が選択されると、すなわちｉ行目の走査信号Ｙ(i)がＨレベルになると、当該走査線１１２にゲート電極が接続されたｉ行目のＴＦＴ１１６がすべてオンになって、画素電極１１８がデータ線１１４に電気的に接続された状態になる。このため、走査信号Ｙ(i)がＨレベルであるときに、１〜６４０列目のデータ線１１４に対し、それぞれ階調レベルに応じた電圧のデータ信号Ｖidをサンプリングさせると、当該データ信号Ｖidは、オンのＴＦＴ１１６を介して画素電極１１８に印加される。走査信号Ｙ(i)がＬレベルになると、ＴＦＴ１１６はオフになるが、画素電極１１８に印加された電圧は、液晶容量１２０および補助容量１３０の容量性によって保持される。
このような動作が、第１フィールドにおいて、１行目から４８０行目まで順番に実行されるとともに、ある１行でいえば、１列目から６４０列目までの画素について実行される。第１フィールドにおいて各画素電極１１８には、階調レベルに応じた正極性電圧がそれぞれ印加されるので、各液晶容量１２０は、印加・保持電圧に応じた透過率となる。
第２フィールドおいても、同様に１行目から４８０行目まで順番に実行される。第２フィールドにおいて各画素電極１１８には、階調レベルに応じた負極性電圧がそれぞれ印加されるが、各液晶容量１２０が、印加・保持電圧に応じた透過率になることについては第１フィールドと同様である。
１フレームのうち、第１フィールドでは階調レベルに応じた正極性電圧が画素電極１１８に印加され、第２フィールドでは同じ階調レベルに応じた負極性電圧が当該画素電極１１８に印加されるので、当該１フレームにおいて液晶容量１２０の交流駆動が完結することになる。
【００３１】
ところで、ＴＦＴ１１６がオフであるときにおけるソース・ドレイン電極間の抵抗、すなわちオフ抵抗は、無限大であって無視できることが望ましいが、実際の液晶パネル１００においては、当該オフ抵抗が無視できない。このため、ＴＦＴ１１６がオンしたときに画素電極１１８に印加された電圧は、ＴＦＴ１１６がオフに転じてから、リークによって時間経過とともに電圧ＬＣcomに徐々に近づいてしまう、すなわち、液晶容量１２０の保持電圧は、実効値でみたときに低下してしまう現象が発生する。リークによる画素電極１１８の電圧変化方向は、正極性書込後であれば下降であり、負極性書込後であれば上昇である。また、リーク量（程度）は、正極性書込時と負極性書込時とで異なる場合が多い。
【００３２】
このオフリークの影響について図１９を参照して説明する。この図は、実施形態ではなく、１〜４８０行目の容量線１３２を、すなわち容量信号Ｃom1〜Ｃom480を、すべて電圧Ｖcomで一定に保った比較構成において発生するオフリークを示すための図である。また、この図は、ｉ行ｊ列の画素１１０における画素電極Ｐix(i,j)と、（ｉ＋１）行ｊ列の画素１１０における画素電極Ｐix(i+1,j)との電圧変化を、それぞれに対応する走査信号Ｙ(i)、Ｙ(i+1)との関係において示す図でもある。
【００３３】
ここで、第１フィールドにおいて走査信号Ｙ(i)がＨレベルになったときに、ｉ行ｊ列の階調レベルに応じた正極性のデータ信号が、ｊ列目のデータ線１１４にサンプリングされているものとする。このときのデータ信号の電圧をＶjとする。走査信号Ｙ(i)がＨレベルであれば、ｉ行ｊ列のＴＦＴ１１６がオンするので、液晶容量１２０の一端である画素電極Ｐix(i,j)は、同図に示されるように電圧Ｖjになる。次に、走査信号Ｙ(i)がＨからＬレベルになったときに、画素電極Ｐix(i,j)の電圧は、ｉ行ｊ列のＴＦＴ１１６がオンからオフに変化したときのフィールドスルーによって電圧Ｖfだけ低下する。
ここで、フィールドスルーとは、ＴＦＴ１１６がオンからオフに転じるときに、ＴＦＴ１１６のゲート・ドレイン電極間の寄生容量に起因して、ドレイン電極に接続された画素電極１１８の電位が変化する現象をいう。当該現象は、「プッシュダウン」（ＴＦＴがｎチャネル型である場合）、「突き抜け」などと呼ばれることもある。また、フィールドスルーによる電圧変化方向は、書込極性に関係なく一定方向であり、ＴＦＴ１１６が本実施形態のようにｎチャネル型であれば下降方向である。なお、ＴＦＴ１１６がｐチャネル型であれば、フィールドスルーによる電圧変化方向は、上昇方向である。
【００３４】
画素電極Ｐix(i,j)の電圧は、ＴＦＴ１１６のフィールドスルーによって電圧Ｖfだけ低下した後、ＴＦＴ１１６のオフリークに起因して時間経過とともに徐々に下降する。
第２フィールドにおいて走査信号Ｙ(i)がＨレベルになったときに、画素電極Ｐix(i,j)は、ｉ行ｊ列の階調レベルに応じた負極性のデータ信号の電圧になる。次に、画素電極Ｐix(i,j)の電圧は、走査信号Ｙ(i)がＨからＬレベルになったときに、ＴＦＴ１１６のフィールドスルーによって電圧上昇し、さらに、ＴＦＴ１１６のオフリークに起因して時間経過とともに徐々に上昇することになる。
なお、次の（ｉ＋１）行目では、ｉ行目に対して一水平走査期間（Ｈ）だけ遅延した動作となる。
【００３５】
このように液晶容量１２０の保持電圧がオフリークによって低下すると、表示ムラや、直流成分の印加による液晶１０５の劣化などの原因になる。
そこで、第１実施形態では、第１に、オフリークによる液晶容量１２０の保持電圧の低下を、容量線１３２の電圧変化によって補償して、オフリークの影響を小さくさせる構成とした。ここで、ＴＦＴ１１６のオフリークが発生する期間は、図１９に示されるように、ｉ行目でいえば走査信号Ｙ(i)がＬレベルである期間であり、（ｉ＋１）行目でいえば走査信号Ｙ(i+1)がＬレベルである期間であるから、行毎に異なる。このため、各行に対して、オフリークの影響を均等に小さくするためには、行毎に容量線１３２を電圧変化させる構成としなければならない。
そこで、第１実施形態では、第２に、容量線駆動回路１６０に行毎に単位回路１７０を設けて、対応する容量線１３２への電圧を個別に変化させる構成とした。
【００３６】
図６は、容量線駆動回路１６０のうち、１行分の容量線１３２を駆動するための単位回路１７０の構成を示す回路図であり、図７は、単位回路１７０における動作を説明するための電圧波形図である。なお、図６および図７では、当該単位回路１７０がｉ行目に対応しているものとしている。
まず、図６に示されるように、単位回路１７０には、遅延回路１７０２と、バッファー１７０４と、ＮＯＲ回路１７０６、インバーター１７０８、Ｔ−ＦＦ（トグル型フリップフロップ）１７１０、ｎチャネル型のＴＦＴ１７２０、１７２２、１７２４、１７２６、１７３０、１７３２、１７３４、１７３６が含まれる。
ｉ行目の単位回路１７０では、当該ｉ行目の走査信号Ｙ(i)が、遅延回路１７０２と、ＮＯＲ回路１７０６のうち一方の入力端と、Ｔ−ＦＦ１７１０の反転クロック入力端（ＣＬ）とにそれぞれ供給されている。
遅延回路１７０２は、入力信号に対し時間量Ｔaだけ遅延させ、その遅延信号Ｄ(i)を、バッファー１７０４の入力端とＮＯＲ回路１７０６のうち他方の入力端とにそれぞれ供給する。本実施形態において時間量Ｔaは、後述するように、走査信号がＬレベルに変化してから、当該変化によるカップリングノイズ等の影響が無視できる程度となるまでの時間に設定されている。遅延回路１７０２の出力信号は、バッファー１７０４を介し、ＴＦＴ１７２２、１７３２の共通ゲート電極に供給される。
ここで、バッファー１７０４では、出力信号の論理レベルを入力信号の論理レベルから変化させないので、バッファー１７０４から出力される信号の論理レベルは、遅延回路１７０２による遅延信号Ｄ(i)と同視している。
【００３７】
ＮＯＲ回路１７０６は、走査信号Ｙ(i)と、当該走査信号Ｙ(i)の遅延信号Ｄ(i)との否定論理和信号を求め、当該否定論理和信号を、ｉ行目の選択信号Ｌ(i)としてＴＦＴ１７２６のゲート電極に供給する。インバーター１７０８は、ＮＯＲ回路１７０６による否定論理和信号の論理レベルを反転した信号を、すなわち走査信号Ｙ(i)と遅延信号Ｄ(i)との論理和信号を、ｉ行目の選択信号Ｒ(i)としてＴＦＴ１７３６のゲート電極に供給する。したがって、選択信号Ｌ(i)、Ｒ(i)の論理レベルは、互いに排他的になるので、ＴＦＴ１７２６、１７３６は、一方がオンしていれば他方がオフし、一方がオフしていれば他方がオンする関係になる。
【００３８】
Ｔ−ＦＦ１７１０のトグル（Ｔ）入力端には、制御回路２０からリセット信号Ｒstが供給されている。なお、このリセット信号Ｒstは、電源投入後にＨレベルに維持されている。このため、走査信号Ｙ(i)が電源投入後に初めてＨからＬレベルに立ち下がったときに、Ｔ−ＦＦ１７１０の正転出力端ＱはＨレベルに変化し、以後、走査信号Ｙ(i)が、ＨからＬレベルに立ち下がる毎に、正転出力端Ｑから出力される論理レベルが反転する構成となっている。ここで、Ｔ−ＦＦ１７１０の正転出力端Ｑからの出力信号がｉ行目の選択信号Ｓel(i)として、ＴＦＴ１７２４のゲート電極に供給され、反転出力端／Ｑからの出力信号がｉ行目の選択信号／Ｓel(i)として、ＴＦＴ１７３４のゲート電極に供給されている。このため、ＴＦＴ１７２４、１７３４についても、一方がオンしていれば他方がオフし、一方がオフしていれば他方がオンする関係になる。
【００３９】
ＴＦＴ１７２０のソース電極は、電源の高位側電圧ＶHの給電線に接続され、そのドレイン電極が、ＴＦＴ１７２２のドレイン電極とＴＦＴ１７２４のソース電極とに接続されている。便宜的に、ＴＦＴ１７２４のソース電極（ＴＦＴ１７２０、１７２２のドレイン電極）を端子Ｎpと表すと、端子Ｎpには容量Ｃpが寄生している。
一方、ＴＦＴ１７３０のソース電極は、電源の低位側電圧ＶLの給電線に接続され、すなわち接地され、そのドレイン電極が、ＴＦＴ１７３２のドレイン電極とＴＦＴ１７３４のソース電極とに接続されている。同様に、ＴＦＴ１７３４のソース電極（ＴＦＴ１７３０、１７３２のドレイン電極）を端子Ｎmと表すと、端子Ｎmには容量Ｃmが寄生している。
ＴＦＴ１７２０のゲート電極およびＴＦＴ１７３０ゲート電極は、それぞれＬレベルに相当する電圧ＶLの給電線に接地されている。このため、ＴＦＴ１７２０およびＴＦＴ１７３０は、常時オフである。ＴＦＴ１７２４のドレイン電極とＴＦＴ１７３４のドレイン電極とは、ＴＦＴ１７２６のソース電極に共通接続されている。
【００４０】
外部から供給される電圧Ｖcomは、単位回路１７０においてＴＦＴ１７２２、１７３２、１７３６の各ソース電極にそれぞれ印加される。便宜的にＴＦＴ１７２２、１７３２、１７３６３の各ソース電極の接続点を端子Ｎrとする。
ｉ行目の単位回路１７０において、ＴＦＴ１７２６、１７３６のドレイン電極は、ｉ行目の容量線１３２に接続されている。
【００４１】
ｉ行目の容量線１３２に供給される容量信号Ｃom(i)の電圧は、ＴＦＴ１７２６、１７３６における排他的なオンオフに応じて定まる。詳細には、ＴＦＴ１７３６がオンしていれば、端子Ｎrの電圧Ｖcomとなり、ＴＦＴ１７２６がオンしていれば、さらにＴＦＴ１７２４、１７３４における排他的なオンオフに応じて端子Ｎpまたは端子Ｎmのいずれか一方の電圧となる。
換言すれば、ＴＦＴ１７３６のソース電極が端子Ｎrに接続され、ＴＦＴ１７２６のソース電極がＴＦＴ１７２４を介した端子ＮpまたはＴＦＴ１７３４を介した端子Ｎmのいずれかに接続されることになるので、ＴＦＴ１７３６、１７２６は、端子Ｎr（第１端子）、又は、端子Ｎp若しくは端子Ｎm（第２端子）を選択して、容量線１３２に接続するセレクター１７２として機能することになる。
【００４２】
次に、ＴＦＴ１７２６、１７３６のいずれかがオンになるかについては走査信号Ｙ(i)のみによって定まる。詳細には、選択信号Ｒ(i)がＨレベル（選択信号Ｌ(i)がＬレベル）になって、ＴＦＴ１７３６がオン、ＴＦＴ１７２６がオフするのは、走査信号Ｙ(i)または当該走査信号Ｙ(i)を時間量Ｔaだけ遅延させた遅延信号Ｄ(i)がＨレベルとなる期間、すなわち図７に示されるように、走査信号Ｙ(i)がＨレベルに立ち上がってから、当該走査信号Ｙ(i)がＬレベルに立ち下がって時間量Ｔaだけ経過した時点までの期間である。
なお、この期間は、ｉ行目の容量線１３２が端子Ｎrに接続されるという意味で、図７において「Ｎr」と表記している。
【００４３】
一方、選択信号Ｒ(i)がＬレベル（選択信号Ｌ(i)がＨレベル）になって、ＴＦＴ１７３６がオフ、ＴＦＴ１７２６がオンするのは、当該期間以外の期間、すなわち走査信号Ｙ(i)がＬレベルに立ち下がって時間量Ｔaだけ経過した時点から、再び走査信号Ｙ(i)がＨレベルに立ち上がるまでの期間である。
ＴＦＴ１７２６のオンする期間では、上述したようにＴＦＴ１７２４、１７３４のいずれかがオンになる。当該期間において、ＴＦＴ１７２４、１７３４のいずれかがオンになるかについては、次に説明するように第１フィールドであるか第２フィールドであるかによって定まる。
Ｔ−ＦＦ１７１０では、上述したように、トグル（Ｔ）入力端に供給されたリセット信号Ｒstが電源投入後にＨレベルに維持されるので、走査信号Ｙ(i)が電源投入後に初めてＨからＬレベルに立ち下がったときに制御信号Ｓel(i)がＨレベルになり、以後、走査信号Ｙ(i)が、ＨからＬレベルに立ち下がる毎に、論理レベルが反転する構成となっている。
液晶パネル１００に対する書込走査において、時間的に先が第１フィールドであり、後が第２フィールドである。このため、走査信号Ｙi)が電源投入後に初めてＨからＬレベルに立ち下がるときは、第１フィールドであり、次に走査信号Ｙ(i)がＨレベルからＬレベルに立ち下がるときは、第２フィールドとなるように規定される。以降、このパターンが繰り返される。
このため、図７に示されるように、選択信号Ｓel(i)は、第１フィールドにおいて走査信号Ｙ(i)がＬレベルに立ち下がったときに、Ｈレベルに変化し、この後、次の第２フィールドにおいて走査信号Ｙ(i)が再びＬレベルに立ち下がったときに、Ｌレベルに変化する。反対に選択信号／Ｓel(i)は、第１フィールドにおいて走査信号Ｙ(i)がＬレベルに立ち下がったときに、Ｌレベルに変化し、この後、次の第２フィールドにおいて走査信号Ｙ(i)が再びＬレベルに立ち下がったときに、Ｈレベルに変化する。
【００４４】
ここで、端子Ｎp、Ｎmの電圧について説明する。遅延信号Ｄ(i)がＨレベルになると、ＴＦＴ１７２２、１７３２がオンするので、端子Ｎp、Ｎmには、それぞれ電圧Ｖcomがセットされる。この後、遅延信号Ｄ(i)がＬレベルになると、ＴＦＴ１７２２、１７３２がオフする。ＴＦＴ１７２０、１７３０はそれぞれ常時オフであるが、それぞれオフリークが発生している。このため、端子Ｎpは、ＴＦＴ１７２０のオフリークによって、ＴＦＴ１７２２のオフから時間が経過するにつれて、セットされた電圧Ｖcomから徐々に上昇し、反対に、端子Ｎmは、ＴＦＴ１７３０のオフリークによって、ＴＦＴ１７３２のオフから時間が経過するにつれて、セットされた電圧Ｖcomから徐々に下降することになる。
【００４５】
したがって、ｉ行目の容量信号Ｃom(i)の電圧は、図７に示されるようになる。
すなわち、容量信号Ｃom(i)は、まず、第１フィールドにおいて走査信号Ｙ(i)がＨレベルに立ち上がってから、Ｌレベルに立ち下がって時間量Ｔaだけ経過するまでの期間、ＴＦＴ１７３６のオンによって電圧Ｖcomに固定される。このため、ｉ行目の画素１１０に対し、走査信号Ｙ(i)がＨレベルとなって正極性電圧を書き込む選択期間にあっては、ｉ行目の容量線１３２が電圧Ｖcomから変動しないので、液晶容量１２０に対して正確に電圧が書き込まれるとともに、この書き込み時に補助容量１３０を介したカップリングノイズが容量線１３２に伝搬しても、その影響が当該容量線に及ぼさないようになっている。
次に、容量信号Ｃom(i)は、第１フィールドにおいて走査信号Ｙ(i)がＬレベルに立ち下がって時間量Ｔaだけ経過すると、ＴＦＴ１７２４、１７２６のオンによってｉ行目の容量線１３２が端子Ｎpに接続されるので、時間経過とともに電圧Ｖcomから徐々に上昇する。なお、この電圧上昇期間は、図７において「Ｎp」と表記している。
続いて、容量信号Ｃom(i)は、第２フィールドにおいて走査信号Ｙ(i)がＨレベルに立ち上がると、ＴＦＴ１７３６のオンによって再び電圧Ｖcomになる。以後、走査信号Ｙ(i)がＬレベルに立ち下がって時間量Ｔaだけ経過するまでの期間、ＴＦＴ１７３６のオンが継続するので、電圧Ｖcomに固定され続ける。
そして、容量信号Ｃom(i)は、第２フィールドにおいて走査信号Ｙ(i)がＬレベルに立ち下がって時間量Ｔaだけ経過すると、ＴＦＴ１７３４、１７２６のオンによってｉ行目の容量線１３２が端子Ｎmに接続されるので、時間経過とともに電圧Ｖcomから徐々に下降する。なお、この電圧下降期間は、図７において「Ｎm」と表記している。
ここで、時間量Ｔaを無視していえば、容量信号Ｃom(i)は、第１フィールドにおいて、走査信号Ｙ(i)がＨレベルであるときに電圧Ｖcomとなり、走査信号Ｙ(i)がＬレベルになれば電圧Ｖcomから徐々に上昇し、第２フィールドにおいて走査信号Ｙ(i)がＨレベルであるときに再び電圧Ｖcomとなり、走査信号Ｙ(i)がＬレベルになれば電圧Ｖcomから徐々に下降する、ということになる。
【００４６】
単位回路１７０は、実際には、１、２、３、…、４８０行目に対応して設けられる。このため、容量信号Ｃom1、Ｃom2、Ｃom3、…、Ｃom480は、図１０に示されるように走査信号Ｙ1、Ｙ2、Ｙ3、…、Ｙ480に応じた電圧波形となる。
【００４７】
次に、容量線１３２を走査信号に合わせて行毎に電圧変化させたときの効果について図１１を参照して説明する。図１１は、ｉ行ｊ列の画素１１０における画素電極Ｐix(i,j)と、（ｉ＋１）行ｊ列の画素１１０における画素電極Ｐix(i+1,j)との電圧変化を、それぞれに対応する走査信号Ｙ(i)、Ｙ(i+1)との関係において示す図である。
【００４８】
なお、比較のために、図１９の実線で示したオフリークの電圧変化を、図１１においては破線で示している。なお、走査線の選択期間における動作は、図１９と同じである。すなわち、走査信号Ｙ(i)がＨレベルであれば、ｉ行ｊ列のＴＦＴ１１６がオンするので、液晶容量１２０の一端である画素電極Ｐix(i,j)は、図１１に示されるようにそれぞれ電圧Ｖjになる。
一方、走査信号Ｙ(i)がＨレベルであるとき、ｉ行目の単位回路１７０においてＴＦＴ１７３６がオンするので、当該ｉ行目の容量信号Ｃom(i)は電圧Ｖcomとなる。一方、第１実施形態においてコモン電極１０８は走査信号Ｙ(i)に関係なく電圧ＬＣcomで一定である。このため、ｉ行ｊ列における液晶容量１２０には電圧（Ｖj−ＬＣcom）が充電され、補助容量１３０には電圧（Ｖj−Ｖcom）が充電される。
なお、走査信号Ｙ(i)がＨからＬレベルになったときに、画素電極Ｐix(i,j)は、ｉ行ｊ列のＴＦＴ１１６がオンからオフに変化したときのフィールドスルーによって電圧Ｖfだけ低下する。
【００４９】
第１実施形態では、第１フィールドにおいて走査信号Ｙ(i)がＬレベルになったときに、ｉ行目の単位回路１７０においてＴＦＴ１７２４がオンする。さらに走査信号Ｙ(i)がＬレベルになって時間量Ｔaだけ経過した後、ｉ行目の単位回路１７０においてＴＦＴ１７２６がオンし、ＴＦＴ１７３６がオフするので、容量信号Ｃom(i)の電圧は、図１１で示されるように、時間経過とともに電圧Ｖcomから徐々に上昇する。このときの容量信号Ｃom(i)における電圧Ｖcomからの上昇変化分を、電圧変化開始タイミングからの経過時間の関数ΔＶ(t)で表すことにする。
容量信号Ｃom(i)は、時間経過とともに電圧Ｖcomから徐々に上昇するのに対し、コモン電極１０８は電圧ＬＣcomで一定であるので、液晶容量１２０に蓄えられた電荷は、補助容量１３０に移動する。詳細には、画素１１０における液晶容量１２０と補助容量１３０との直列接続では、液晶容量１２０の他端（コモン電極）が電圧一定に保たれたまま、補助容量１３０の他端が電圧ＶcomからΔＶ(t)だけ上昇するので、画素電極１１８の電圧も、容量比に応じて上昇する方向に働く。
すなわち、当該直列接続点である画素電極Ｐix(i,j)の電圧は、
（Ｖj−Ｖf）＋｛Ｃs／（Ｃs＋Ｃpix）｝・ΔＶ(t)
となる。
このため、第１実施形態において、容量信号Ｃom(i)の電圧上昇は、画素電極Ｐix(i,j)の電圧を、データ信号の電圧Ｖjからフィールドスルーによる電圧Ｖfだけ低下した電圧（Ｖj−Ｖf）を起点として、ｉ行目の容量線１３２の電圧変化分ΔＶ(t)に容量比｛Ｃs／（Ｃs＋Ｃpix）｝を乗じた値だけ（時間経過とともに徐々に）上昇させる方向に作用させることになる。
一方で、第１フィールドにおいて走査信号Ｙ(i)がＬレベルであるときのＴＦＴ１１６のオフリークは、画素電極Ｐix(i,j)の電圧を、電圧（Ｖj−Ｖf）を起点として時間経過とともに徐々に下降させる方向に作用させている。
【００５０】
結局、第１実施形態では、第１フィールドにおいて走査信号Ｙ(i)がＬレベルになると、ｉ行ｊ列の画素において、ｉ行目の容量線１３２の電圧上昇による作用は、オフリークによる電圧下降の作用を相殺させていることになる。したがって、第１実施形態によれば、画素電極Ｐix(i,j)は、図１１において実線で示されるように、走査信号Ｙ(i)がＬレベルに変化した時点以後、電圧変動がほぼゼロとなるように補償されるので、破線で示されるようなオフリークによる電圧変動が抑えられる。
第２フィールドにおいては、フィールドスルーを除けば、電圧の変化方向が第１フィールドと反対方向になる。詳細には、ｉ行ｊ列の画素では、第２フィールドにおいて走査信号Ｙ(i)がＬレベルになると、ｉ行目の容量線１３２の電圧下降と、オフリークによる電圧上昇とが互いに相殺し合うので、同様にオフリークによる電圧変動が抑えられる。
なお、第１実施形態において、容量信号Ｃom(i+1)は、容量信号Ｃom(i)に対して一水平走査期間（Ｈ）だけ遅延することを除けば、（ｉ＋１）行目ではｉ行目と同様な動作が実行される。また、ここでは、ｉ行目と（ｉ＋１）行目とで代表して説明したが、第１フィールドおよび第２フィールドの各々において、それぞれ１〜４８０行目の順番で実行される。
【００５１】
このように第１実施形態によれば、第１フィールドの正極性書込後においてＴＦＴ１１６のオフリークに起因する液晶容量１２０の保持電圧の低下は、容量線１３２による電圧上昇によって、また、第２フィールドの負極性書込後においてＴＦＴ１１６のオフリークに起因する液晶容量１２０の保持電圧の低下は、容量線１３２による電圧下降によって、それぞれ相殺される。このため、ＴＦＴ１１６のオフリークによる影響を抑えることが可能となる。
また、容量線の電圧変化は、パルス的ではなく、時間経過とともになだらかに変化するように与えているので、画素における容量成分や抵抗成分によって、画素の上下左右位置に応じて偏りが生じてしまう現象が抑えられる。
【００５２】
ところで、フィールドスルーによる電圧変化は、ｎチャネル型のＴＦＴ１１６であれば、書込極性に関係なく下降方向である。一方で、第１実施形態では、オフリークによる電圧変動がほぼゼロとなるように補償されている。このため、フィールドスルーによる電圧変化分を相殺するように、コモン電極１０８の電圧ＬＣcomを、図１１に示されるように電圧基準Ｖcに対して若干低位側に設定すると、正極性書込によって液晶容量１２０に印加される電圧実効値と、負極性書込によって液晶容量１２０に印加される電圧実効値とをほぼ等しくして、直流成分の印加によるフリッカーや、いわゆる焼き付き現象の発生を抑えることも可能となる。
【００５３】
ただし、実際の液晶パネル１００において、非選択期間での液晶容量１２０の保持電圧を変動させる要因としては、オフリークやフィールドスルーのほかにも、素子基板と対向基板との極性差や、液晶１０５それ自体が有する抵抗成分などが挙げられる。また、フィールドスルーについては、ＴＦＴ１１６だけでなく、データ線１１４にデータ信号をサンプリングするＴＦＴ１９４でも発生する。
したがって、これらの要因による液晶容量１２０の保持電圧の変動を相殺するように、容量線１３２の電圧変化特性を定めることが望ましい。例えば、正極性書込後におけるオフリークやフィールドスルーなどによる変動分を相殺するように、ＴＦＴ１７２０のオフリーク特性や、端子Ｎpに付加する容量を定めても良い。また、ＴＦＴ１７２０のソース電極に電圧ＶHではなく、他の電圧を印加しても良い。一方、負極性書込後における変動分を相殺するように、ＴＦＴ１７３０のオフリーク特性や、端子Ｎmに付加する容量を定めても良い。同様に、ＴＦＴ１７３０のソース電極に電圧ＶLではなく、他の電圧を印加しても良い。
このように第１実施形態では、正極性書込後の保持電圧の変動分を相殺するための特性と、負極性書込後の保持電圧の変動分を相殺するための特性とを、それぞれ個別に設定することができるので、高精度な補償が可能となる。
【００５４】
さらに、第１実施形態によれば、走査信号がＨからＬレベルに立ち下がったとき（厳密にいえばＬレベルに立ち下がって時間量Ｔaだけ経過したとき）から、次に走査信号がＨレベルに立ち上がるまでの期間にわたって容量線の電圧を変化させる動作を、各容量線に対して設けられた単位回路１７０によって行毎に、それぞれ実行する構成となっている。このため、ＴＦＴ１１６のオフリークに起因した保持電圧の低下を相殺する期間が、各行のそれぞれにおいて走査線の選択が終了してから走査線が再び選択されるまでの期間となって、各行にわたって揃えられる。したがって、第１実施形態では、例えば画面の走査線位置によって明るさが異なってしまうような表示ムラを抑えることも可能となる。
また、１つの単位回路１７０が１行の容量線１３２を駆動する構成であるので、単位回路１７０における駆動負荷についても、同時に複数本の容量線１３２を駆動する構成と比較して、小さくて済む。
【００５５】
くわえて、単位回路１７０においては、セットされた電圧Ｖcomを、常時オフのＴＦＴ１７２０、１７３０のオフリークを用いて変化させることによって、容量線１３２の電圧を変化させる構成となっている。このため、ＴＦＴ１７２０、１７３０のオフリーク特性が画素１１０のＴＦＴ１１６におけるオフリーク特性を模擬するように、ＴＦＴ１７２０、１７３０を設計すると、ＴＦＴ１１６のオフリークに起因する液晶容量１２０の保持電圧の低下を、容量線１３２による電圧上昇によって精度良く相殺することが可能となる。
【００５６】
また、単位回路１７０にあっては、ｉ行目でいえば、走査信号Ｙ(i)がＨからＬレベルに変化して時間量Ｔaだけ経過したときにコモン信号Ｃom(i)を電圧Ｖcomから変化させている。ここで、走査信号Ｙ(i)がＬレベルの変化したときと同時に、コモン信号Ｃom(i)の電圧変化を開始させる構成にすると、走査線１１２の電圧変化によるカップリングノイズが容量線１３２の電圧に影響を及ぼす可能性がある。このため、第１実施形態では、走査信号Ｙ(i)がＬレベルの変化して時間量Ｔaが経過したときに、すなわち、走査線１１２の電圧変化によるカップリングノイズが十分に収束したと考えられるときに、コモン信号Ｃom(i)の電圧変化を開始させる構成としているのである。この構成によって第１実施形態では、走査線１１２の電圧変化によるカップリングノイズが容量線１３２の電圧に悪影響を及ぼすことを避けることができる。
【００５７】
なお、第１実施形態では、容量線１３２を１行ずつ駆動する構成としたが、複数行の容量線１３２をまとめて、あるいは、全容量線１３２を一括して駆動する構成としても良い。詳細には、複数行の走査線について選択終了後に当該複数行の容量線を同じように電圧変化させても良いし、すべての走査線についての選択終了後に、すなわち垂直帰線期間に全行の容量線を同じように電圧変化させても良い。
ただし、複数行の容量線１３２をまとめて駆動する構成では、当該複数行同士でみて保持電圧の相殺について差が発生するし、また、全容量線１３２を一括して駆動する構成においても、特に最初の１行目と最終の４８０行目とで保持電圧の相殺について差が大きくなり、画面の走査線位置によって明るさが異なってしまう表示ムラが発生しやすくなる。
もっともメモリー３０からの読み出しを高速化して、垂直有効走査期間に対する垂直帰線期間の比率を大きくすれば、このような差を緩和して、上記表示ムラの発生を抑えることがことができる。
【００５８】
また、第１実施形態では、各行の単位回路１７０において、第１フィールドであるか、第２フィールドであるかについて、走査信号が立ち下がり毎にＴ−ＦＦ１７１０の出力信号の論理レベルを反転させてＴＦＴ１７２４、１７３４のいずれかをオンさせる構成とした。この構成に限られず、第１フィールドであるか、第２フィールドであるかを区別する信号を、単位回路１７０以外の外部から、例えば制御回路２０から、供給する構成として、当該を用いてＴＦＴ１７２４、１７３４のいずれかを排他的にオンさせる構成としても良い。
【００５９】
第１実施形態では、すべての画素１１０を、第１フィールドにおいて正極性に、第２フィールドにおいて負極性に、それぞれ駆動する面反転方式としたが、走査線１１２の行毎に極性を反転させるライン反転方式としても良いし、走査線１１２の行およびデータ線１１４の列毎に極性を反転させるドット反転方式としても良い。
ここで例えば、第１フィールドにおいて奇数行の画素１行分を正極性に、偶数行の画素１行分を負極性にそれぞれ駆動するとともに、第２フィールドにおいて書込極性を反転するライン反転方式とする場合、極性指定信号Ｐolの論理レベルをそれぞれの極性に合わせて変更するとともに、容量線駆動回路１６０において、奇数行の単位回路１７０を第１実施形態と同様とし、偶数行の単位回路において、ＴＦＴ１７２４のゲート電極およびＴＦＴ１７３４のゲート電極に供給する選択信号を入れ替えた構成とすれば良い。
さらに、ドットライン反転方式とする場合、次のように構成すれば良い。すなわち、第１に、１行の走査線１１２に対し、第１容量線および第２容量線の計２本を設けるとともに、第１容量線および第２容量線の各々に対して単位回路１７０を個別に設ける。第２に、奇数行奇数列および偶数行偶数列の画素１１０に対して第１容量線を対応させ、奇数行偶数列および偶数行奇数列の画素１１０に対して第２容量線を対応させる。第３に、第１フィールドにおいて奇数行奇数列およびを偶数行偶数列の画素を正極性に、奇数行偶数列および偶数行奇数列の画素を負極性にそれぞれ駆動するとともに、第２フィールドにおいて書込極性を反転する場合、極性指定信号Ｐolの論理レベルをそれぞれの極性に合わせて変更するとともに、各行については、第１容量線に対して上記ライン反転方式とする場合の奇数行の単位回路による容量信号を供給し、第２容量線に対して上記ライン反転方式とする場合の偶数行の単位回路による容量信号を供給する構成とすれば良い。
この構成では、第１容量線に対する電圧変化方向は、第１フィールドで上昇方向であり、第２フィールドで下降方向になり、第２容量線に対する電圧変化方向は、反対に、第１フィールドで下降方向であり、第２フィールドで上昇方向になる。ここで例えば、第１容量線に対する電圧変化方向を、第１フィールドおよび第２フィールドでそれぞれ上昇方向に固定し、第２容量線に対する電圧変化方向を、第１フィールドおよび第２フィールドでそれぞれ下降方向に固定するとともに、画素１１０毎に、いずれか一方の容量線を極性に合わせて選択するスイッチ（またはセレクター）を設ける構成としても良い。
【００６０】
＜第２実施形態＞
次に、本発明の第２実施形態に係る電気光学装置について説明する。図１２は、第２実施形態に係る電気光学装置１０ｂの全体的な構成を示すブロック図である。この図に示される電気光学装置１０ｂが、図１に示した第１実施形態に係る電気光学装置１０ａと相違する点は、主に次の点である。
すなわち、液晶容量１２０の保持電圧変化を相殺するために、第１実施形態に係る電気光学装置１０ａでは、行毎に設けられた容量線１３２を、非選択期間において電圧変化させる構成であったのに対し、第２実施形態に係る電気光学装置１０ｂでは、各行にわたって共通のコモン電極１０８を各フィールドの垂直帰線期間において電圧変化させる構成とした点において、第２実施形態は第１実施形態と相違する。
【００６１】
この相違点に起因して、第２実施形態では、第１実施形態における容量線駆動回路１６０の替わりにコモン電極駆動回路２００が設けられている。このコモン電極駆動回路２００は、コモン電極１０８に対してコモン信号Ｖcnを供給するものである。なお、詳細については後述する。
【００６２】
また、第２実施形態では、画素１１０の回路構成が変更される一方で、走査線１１２に対をなすように制御線１３４が行方向に沿ってそれぞれ設けられるとともに、これらの制御線１３４を制御するための補助容量制御回路１８０が設けられている。
このうち、補助容量制御回路１８０は、１、２、３、…、４８０行に対応して設けられる制御線１３４に対して、それぞれ補助容量制御信号Ｓhz1、Ｓhz2、Ｓhz3、…、Ｓhz480を供給するものである。なお、この第２実施形態において補助容量制御回路１８０は、制御回路２０から供給されるセット信号Ｓetをバッファリングして出力する機能のみを有する。また、第２実施形態において１〜４８０行目の容量線１３２には、時間的に一定の電圧Ｖcomが外部から共通に印加される構成となっている。さらに、第１実施形態では用いられなかったダミーの走査信号Ｙ481が、第２実施形態においてはコモン電極駆動回路２００に供給される構成となっている。
【００６３】
ここで、説明の便宜上、第２実施形態における画素１１０の構成について図１３を参照して説明する。図１３は、第２実施形態における画素１１０の等価回路を示す図であり、図２と同様に、ｉ行目及び（ｉ＋１）行目と、ｊ列目及び（ｊ＋１）列目との交差に対応する２×２の計４画素分の構成が示されている。
図１３に示される画素１１０が図２に示した構成と相違する点は、補助容量１３０の他端と容量線１３２との間において、ＴＦＴ１３６が電気的に介挿されている点にある。ここで、ｉ行ｊ列に位置するもので代表して説明すると、当該ｉ行ｊ列の画素１１０において、ｎチャネル型のＴＦＴ１３６のゲート電極は、ｉ行目の制御線１３４に接続される一方、その一端電極（ソース電極またはドレイン電極のいずれか一方）は補助容量１３０の他端に接続され、その他端電極（ソース電極またはドレイン電極のいずれか他方）は、ｉ行目の容量線１３２に接続されている。
したがって、第２実施形態において補助容量１３０の他端は、ＴＦＴ１３６がオンのときに容量線１３２に接続され、ＴＦＴ１３６がオフであるときに電気的にどの部分にも接続されていないハイ・インピーダンス状態になる。
なお、図１３において、Ｓhz(i)、Ｓhz(i+1)は、それぞれｉ、（ｉ＋１）行目の容量線１３２に供給される補助容量制御信号を示している。
【００６４】
次に、第２実施形態におけるコモン電極駆動回路２００について説明する。図１４は、コモン電極駆動回路２００の構成を示す回路図であり、図１５は、コモン電極駆動回路２００の動作を説明するための電圧波形図である。
なお、第１実施形態において、容量線１３２毎に単位回路１７０が設けられたが、第２実施形態においてコモン電極１０８は、各行の画素１１０に対して共通なので、１つのコモン電極駆動回路２００のみが設けられる。
このため、図１４および図１５において、選択信号には、単位回路１７０とは異なり、行を特定するための「(i)」という記号が付与されていない。
【００６５】
さて、図１４に示されるように、コモン電極駆動回路２００には、走査線駆動回路１４０から最終４８０行目の走査信号Ｙ480と、ダミーの４８１行目の走査信号Ｙ481とが供給されるとともに、制御回路２０から第１実施形態と同様なリセット信号Ｒstと、新たなセット信号Ｓetとが供給される。
ここで、コモン電極駆動回路２００が図６に示した単位回路１７０と相違する点は、第１に、Ｔ−ＦＦ１７１０の反転クロック入力端に走査信号Ｙ480が供給される点と、第２に、ＴＦＴ１７２２、１７３２のゲート電極に、走査信号Ｙ480を遅延回路１７０２によって時間量Ｔaだけ遅延させた遅延信号Ｄ480が供給される点と、第３に、ＴＦＴ１７２６、１７３６の各ゲート電極に対してそれぞれ選択信号を供給する回路が、ＲＳ−ＦＦ（リセット・セット・フリップフロップ）１７５０である点と、第４に、端子Ｎrに電圧ＬＣcomが給電される点とである。
【００６６】
そこで、これらの相違部分を中心に説明する。
まず、Ｔ−ＦＦ１７１０の反転クロック入力端には走査信号Ｙ480が供給される。このため、Ｔ−ＦＦ１７１０の正転出力端Ｑから出力される選択信号Ｓelは、図１５に示されるように、第１フィールドにおいて走査信号Ｙ480がＬレベルに立ち下がったとき、すなわち最終４８０行目の走査線１１２の選択が終了して垂直帰線期間Ｆ1bが開始するとき、Ｈレベルに変化し、この後、次の第２フィールドにおいて走査信号Ｙ480が再びＬレベルに立ち下がったとき、すなわち垂直帰線期間Ｆ2bが開始するとき、Ｌレベルに変化する。反対にＴ−ＦＦ１７１０の反転出力端／Ｑから出力される選択信号／Ｓelは、第１フィールドにおいて走査信号Ｙ480がＬレベルに立ち下がったときに、Ｌレベルに変化し、この後、次の第２フィールドにおいて走査信号Ｙ480が再びＬレベルに立ち下がったときに、Ｈレベルに変化する。
なお、第１フィールドおよび第２フィールドにおいて遅延信号Ｄ480がＨレベルであれば、ＴＦＴ１７２２、１７３２がオンして、端子Ｎp、Ｎmが電圧ＬＣcomにそれぞれセットされる。
【００６７】
次に、遅延回路１７４０は、走査信号Ｙ481を時間量Ｔaだけ遅延させて、遅延信号Ｄ481としてＲＳ−ＦＦ１７５０のリセット入力端（Ｒ）に供給する。インバーター１７４２は、セット信号Ｓetの論理レベルを反転して、その反転信号／ＳetをＲＳ−ＦＦ１７５０のセット入力端（Ｓ）に供給する。ＲＳ−ＦＦ１７５０は、正転出力端Ｑからの出力信号を選択信号ＲとしてＴＦＴ１７３６のゲート電極に供給し、反転出力端／Ｑからの出力信号を選択信号ＬとしてＴＦＴ１７２６のゲート電極に供給する。
ＲＳ−ＦＦ１７５０は、リセット入力端（Ｒ）に供給された遅延信号Ｄ481がＬからＨレベルになったときに、正転出力端ＱをＬレベル（反転出力端／ＱをＨレベル）にリセットし、セット入力端（Ｓ）に供給された信号／ＳetがＬからＨレベルになったときに、正転出力端ＱをＨレベル（反転出力端／ＱをＬレベル）にセットする。
ここで、制御回路２０は、セット信号Ｓetを図１６に示されるように、第１フィールドおよび第２フィールドの開始直前に、Ｌレベルのパルスとして出力する。このため、反転信号／Ｓetは、図１５に示されるように、垂直帰線期間Ｆ1b、Ｆ2bの終了直前に、Ｈレベルのパルスとなる。
【００６８】
したがって、選択信号Ｒは、第１フィールドとして走査信号Ｙ1がＨレベルとなる直前に反転信号／ＳetがＨレベルになったタイミング（図においてＸのタイミング）から、当該第１フィールドにおいて走査信号Ｙ480がＨからレベルに変化し時間量Ｔaだけ経過するまでの期間にわたって、Ｈレベルとなる。選択信号ＲがＨレベルである期間では、ＴＦＴ１７２６がオフし、ＴＦＴ１７３６がオンするので、コモン電極１０８が端子Ｎrに接続される結果、コモン信号Ｖcnは電圧ＬＣcomに固定される。
次に、選択信号Ｌは、第１フィールドにおいて走査信号Ｙ480がＨからレベルに変化し時間量Ｔaだけ経過してから、反転信号／ＳetがＨレベルになるまでの期間にわたって、Ｈレベルになる。このため、ＴＦＴ１７２６がオンする。また、第１フィールドにおいて走査信号Ｙ480が立ち下がったときに、選択信号ＳelがＨレベルになる。このため、ＴＦＴ１７２４がオンする。よって、コモン電極１０８が端子Ｎpに接続される結果、コモン信号Ｖcnは、セットされた電圧ＬＣcomから時間経過とともに徐々に上昇することになる。
【００６９】
続いて、選択信号Ｒは、第２フィールドとして走査信号Ｙ1がＨレベルとなる直前に反転信号／ＳetがＨレベルになってから、当該第２フィールドにおいて走査信号Ｙ480がＨからレベルに変化し時間量Ｔaだけ経過するまでの期間にわたって、Ｈレベルとなる。このため、コモン信号Ｖcnは再び電圧ＬＣcomに固定される。
次に、選択信号Ｌは、当該第２フィールドにおいて走査信号Ｙ480がＨからレベルに変化し時間量Ｔaだけ経過してから、次に反転信号／ＳetがＨレベルになるまでの期間にわたって、Ｈレベルになる。このため、ＴＦＴ１７２６がオンする。また、第２フィールドにおいて走査信号Ｙ480が立ち下がったときに、選択信号／ＳelがＨレベルになる。このため、今度は、ＴＦＴ１７３４がオンする。よって、コモン電極１０８が端子Ｎmに接続される結果、コモン信号Ｖcnは、電圧ＬＣcomから時間経過とともに徐々に下降することになる。
【００７０】
このため、コモン信号Ｖcnは、図１６に示されるように、第１フィールドのおおよそ垂直有効走査期間Ｆ1aでは電圧ＬＣcomに固定され、おおよそ垂直帰線期間Ｆ1bにおいて電圧ＬＣcomから時間経過とともに徐々に上昇し、第２フィールドのおおよそ垂直有効走査期間Ｆ2aでは再び電圧ＬＣcomに固定され、おおよそ垂直帰線期間Ｆ2bにおいて電圧ＬＣcomから時間経過とともに徐々に下降するような電圧波形となる。
なお、時間量Ｔaは無視できるほどに小さいので、図１６（および図１７）において、コモン信号Ｖcnは、走査信号Ｙ480がＬレベルになったときに電圧ＬＣcomから変化するように記載している。
【００７１】
次に、垂直帰線期間にコモン電極１０８を電圧変化させたときの効果について図１７を参照して説明する。図１７は、最初の１行目とｊ列目とに対応する画素電極Ｐix(1,j)と、最終の４８０行目とｊ列目とに対応する画素電極Ｐix(480,j)との電圧変化を、それぞれに対応する走査信号Ｙ1、Ｙ480との関係において示す図である。
第１フィールドにおいて最初の行に対応する走査信号Ｙ1がＨレベルになったとき、１行ｊ列では、ＴＦＴ１１６のオンによって画素電極Ｐix(1,j)には、データ信号Ｘjの正極性電圧Ｖjが印加される。走査信号Ｙ1がＨからＬレベルになったときに、画素電極Ｐix(1,j)は、ＴＦＴ１１６がオンからオフに変化したときのフィールドスルーによって電圧Ｖfだけ低下する。
このような正極性電圧の書込動作が、順次走査信号Ｙ2、Ｙ3、Ｙ4、…、Ｙ479がＨレベルになることによって、２、３、４、…、４７９行目の画素１１０について行われる。
ただし、第２実施形態では、各行の容量線１３２は電圧Ｖcomで一定であり、コモン電極１０８は垂直帰線期間に至らないと、電圧変化しないので、画素電極の電圧は、選択期間が終了してから、すなわち対応する走査信号がＬレベルに変化してから、オフリークによって徐々に低下する。
第１フィールドにおいて最終行に対応する走査信号Ｙ480がＨレベルになったとき、画素電極Ｐix(480,j)は、ＴＦＴ１１６のオンによって、データ信号Ｘjの正極性電圧となる。走査信号Ｙ480がＨからＬレベルになると、画素電極Ｐix(480,j)は、フィールドスルーによって電圧Ｖfだけ低下する。
【００７２】
ここで、走査信号Ｙ480がＬレベルになって時間量Ｔaだけ経過すると、コモン信号Ｖcnは、電圧ＬＣcomから上昇を開始する。
第２実施形態において、容量線１３２は電圧Ｖcomで一定であるので、各画素１１０における液晶容量１２０と補助容量１３０との直列接続では、補助容量１３０の他端が電圧一定に保たれたまま、液晶容量１２０の他端であるコモン電極１０８が電圧Ｖcomから上昇することになる。
コモン信号Ｖcnの電圧変化開始タイミング、すなわち、走査信号Ｙ480がＬレベルになって時間量Ｔaだけ経過したタイミングにおける画素電極の電圧をＶkとする。また、コモン信号Ｖcnにおいて、電圧Ｖcomから上昇変化分を、コモン信号Ｖcnの電圧変化開始タイミングからの経過時間の関数ΔＶ(t)とすると、画素電極１１８の電圧は、
Ｖk＋｛Ｃpix／（Ｃs＋Ｃpix）｝・ΔＶ(t)
と表すことができる。
このため、第２本実施形態では、コモン信号Ｖcnの電圧上昇は、画素電極１１８の電圧を、コモン信号の電圧変化分ΔＶ(t)に容量比｛Ｃpix／（Ｃs＋Ｃpix）｝を乗じた値だけ時間経過とともに徐々に上昇させる方向に作用させることになる。
一方で、第１フィールドにおけるＴＦＴ１１６のオフリークは、画素電極の電圧を時間経過とともに徐々に下降させる方向に作用させている。
結局、第２実施形態では、第１フィールドの垂直帰線期間Ｆ1bにおけるコモン電極１０８の電圧上昇は、オフリークによる電圧下降を相殺させることになる。したがって、第２実施形態によれば、図１７において実線で示されるように、垂直帰線期間Ｆ1bにおいて画素電極の電圧変動がほぼゼロとなるように補償されるので、破線で示されるようなオフリークによる電圧変動を抑えることができる。
【００７３】
ところで、垂直帰線期間Ｆ1bの終了直前、すなわち走査信号Ｙ1がＨレベルとなる直前において、セット信号ＳetがＬレベルになると、その反転信号／ＳetがＨレベルになるので、コモン信号Ｖcnは電圧ＬＣcomに戻る。このとき、各画素１１０では、ＴＦＴ１３６がオフなるので、補助容量１３０の他端は容量線１３２から電気的に切り離されてハイ・インピーダンス状態になる。このため、コモン電極１０８が電圧上昇過程から電圧ＬＣcomに変化しても、液晶容量１２０の保持電圧に影響を与えることはない。ただし、コモン電極１０８が電圧ＬＣcomに変化するのに伴って、画素電極の電圧も低下している。
なお、第２フィールドにおいては、オフリークによる電圧の変化方向が第１フィールドと反対方向になる。第２フィールドの垂直帰線期間Ｆ2bでは、コモン電極１０８が電圧ＬＣcomから時間経過とともに徐々に下降するので、オフリークによる電圧上昇を相殺させることになる。このため、垂直帰線期間Ｆ2bにおいても、画素電極の電圧変動がほぼゼロとなるように補償して、オフリークによる電圧変動を抑えることができる。
【００７４】
このように第２実施形態によれば、オフリークに起因する液晶容量１２０の保持電圧の低下は、正極性電圧が書き込まれる第１フィールドであれば、垂直帰線期間Ｆ1bにおけるコモン電極１０８の電圧上昇によって、また、負極性電圧が書き込まれる第２フィールドであれば、垂直帰線期間Ｆ2bにおけるコモン電極１０８の電圧下降によって、それぞれ相殺される。このため、ＴＦＴ１１６のオフリークによる影響を抑えることが可能となる。
なお、コモン電極の電圧変化は、パルス的ではなく、時間経過とともになだらかに変化するように与えているので、画素における容量成分や抵抗成分によって、画素の上下左右位置に応じて偏りが生じてしまう現象も抑えられる。
【００７５】
ところで、第１実施形態では、容量線１３２の電圧を、行毎に、行に対応する走査信号に合わせて変化させているので、オフリークに起因した保持電圧の低下を相殺する期間が、各行のそれぞれにおいて走査線の選択が終了してから走査線が再び選択されるまでの期間となり、各行にわたって揃えられる。
これに対して、第２実施形態では、すべての画素１１０に共通のコモン電極１０８の電圧を垂直帰線期間に変化させているので、非選択期間に対して保持電圧の低下を相殺する期間の占める相対位置が、行毎に異なる。例えば最初の１行目の画素では、１行目の選択終了後、選択２〜４８０行目の選択が完了してからコモン電極の電圧が変化するので、保持電圧の低下を相殺する期間は、非選択期間に対して後端側で占めることになる。一方、最終の４８０行目の画素では、選択が完了してから直ちにコモン電極の電圧が変化するので、保持電圧の低下を相殺する期間は、非選択期間に対し前端側で占めることになる。
このように第２実施形態では、ＴＦＴ１１６がオフしてからコモン電極の電圧変化開始するまでの時間が、行毎に異なるので、オフリークの進行についても差が発生する。このため、第２実施形態では、画面の走査線位置によって明るさが異なってしまうような表示ムラが、第１実施形態と比較して発生しやすい。
しかしながら、第２実施形態においても、全容量線１３２を一括して駆動する場合と同様に、メモリー３０からの読み出しを高速化して、垂直有効走査期間に対する垂直帰線期間の比率を大きくすれば、このような表示ムラを抑えることができる。さらに、第２実施形態では、１つのコモン電極駆動回路２００がコモン電極１０８を駆動する構成であるので、行毎に単位回路１７０を有する第１実施形態の容量線駆動回路１６０と比較して、構成が簡略化される。
【００７６】
第２実施形態においても、オフリークだけでなく、フィールドスルーに起因した液晶容量１２０の保持電圧の変動を相殺するように、コモン電極１０８の電圧変化特性を正極性および負極性のそれぞれ個別に設定することが望ましいのは、第１実施形態と同様である。
ところで、第２実施形態における画素１１０の構成（図１３参照）については、特開２００９−７５３００号公報の図５と同一である。このため、ＴＦＴ１１６、ＴＦＴ１９４のフィールドスルーを相殺するにあたっては、同公報に記載された技術を用いる一方で、オフリークについては、コモン電極の電圧変化によって相殺する構成としても良い。このような構成とするには、補助容量制御回路１８０に、セット信号Ｓetとともに走査信号Ｙ1〜Ｙ480を供給して、これらの論理レベルから補助容量制御信号Ｓhz1〜Ｓhz480を個別に生成する構成とすれば良い。
【００７７】
なお、上述した第１および第２実施形態のいずれにおいても、１フレームを第１フィールドおよび第２フィールドに分けて、それぞれ正極性書込および負極性書込を実行する構成としたが、１フレームを例えば４以上の偶数個のフィールドに分けて、正極性書込と負極性書込とを交互に実行しても良い。また、フィールドに分けないで例えば奇数フレームおよび偶数フレームに分けて正極性書込と負極性書込とを交互に実行しても良い。いずれにしても、走査線の選択回数をＴ−ＦＦ１７１０によってカウントし、そのカウント結果の奇数、偶数に応じて、容量線１３２またはコモン電極１０８を、正極性書込後のオフリークを相殺するように電圧上昇させるか、負極性書込後のオフリークを相殺するように電圧下降させるか、について選択する構成であれば良い。
また、容量線駆動回路１６０や補助容量制御回路１８０については、走査線駆動回路１４０とは反対側に設けても良い。
上述した第１および第２実施形態のいずれにおいても、液晶容量１２０は、透過型に限られず、反射型であっても良い。さらに、液晶容量１２０は、ノーマリーブラックモードに限られず、例えばＴＮ方式として、電圧無印加時において液晶容量１２０が白状態となるノーマリーホワイトモードとしても良い。
【００７８】
＜電子機器＞
次に、上述した実施形態に係る電気光学装置１０ａ、１０ｂを適用した電子機器の一例として、プロジェクターを例にとって説明する。図１８は、このプロジェクターの構成を示す平面図である。
この図に示されるように、プロジェクター２１００の内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）色、Ｇ（緑）色、Ｂ（青）色の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。
【００７９】
このプロジェクター２１００では、実施形態に係る電気光学装置が、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応して３組設けられる。そして、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する映像データがそれぞれ上位回路から供給されて、各色に対応するデータ信号Ｖidに変換される構成となっている。ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した液晶パネル１００と同様であり、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する映像データに応じて駆動される。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１４によってカラー画像が投射されることとなる。
【００８０】
ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２１０８によって、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する光が入射するので、カラーフィルターを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。
【００８１】
なお、電子機器としては、図１８を参照して説明したプロジェクターの他、電子ビューファインダーや、リヤ・プロジェクション型のテレビジョン、ヘッドマウントディスプレイなどが挙げられる。
【符号の説明】
【００８２】
１０ａ、１０ｂ…電気光学装置、２０…制御回路、３０…メモリー、４０…Ｄ／Ａ変換回路、１００…液晶パネル、１０５…液晶、１０８…コモン電極、１１０…画素、１１２…走査線、１１４…データ線、１１６…ＴＦＴ、１１８…画素電極、１２０…液晶容量、１３０…補助容量、１３２…容量線、１４０…走査線駆動回路、１６０…容量線駆動回路、１７０…単位回路、１７２…セレクター、１９０…データ線駆動回路、２００…コモン電極駆動回路、２１００…プロジェクター
【図１】
2012145798.tif 000003
【図２】
2012145798.tif 000004
【図３】
2012145798.tif 000005
【図４】
2012145798.tif 000006
【図５】
2012145798.tif 000007
【図６】
2012145798.tif 000008
【図７】
2012145798.tif 000009
【図８】
2012145798.tif 000010
【図９】
2012145798.tif 000011
【図１０】
2012145798.tif 000012
【図１１】
2012145798.tif 000013
【図１２】
2012145798.tif 000014
【図１３】
2012145798.tif 000015
【図１４】
2012145798.tif 000016
【図１５】
2012145798.tif 000017
【図１６】
2012145798.tif 000018
【図１７】
2012145798.tif 000019
【図１８】
2012145798.tif 000020
【図１９】
2012145798.tif 000021