(57)【要約】【課題】動作環境が変化した場合においても回路の消費電力を増加させることなく、正確なデジタルデータを得ることができるＡ／Ｄ変換装置を提供する。【解決手段】入力されたパルス信号を、別途入力されたアナログ入力信号の大きさに応じた遅延時間だけ遅延させてパルス信号を反転した反転パルス信号を出力する反転回路をリング状にＮ（Ｎ：自然数、３≦Ｎ）個連結したＮ段のパルス周回回路と、Ｎ個の反転回路のいずれか１つの反転回路から出力された反転パルス信号に基づいて、パルス信号が、パルス周回回路内を所定時間内に周回した周回数をカウントするカウンタ部と、動作環境の変化に応じて、パルス周回回路内のＭ（Ｍ：奇数の自然数、ただし、１≦Ｍ≦Ｎ−１）段目の反転回路から出力された反転パルス信号の出力先を切り替える切り替え部と、を備える。【選択図】図１
2012100161.tif 000002
【特許請求の範囲】
【請求項１】
入力されたパルス信号を、別途入力されたアナログ入力信号の大きさに応じた遅延時間だけ遅延させて前記パルス信号を反転した反転パルス信号を出力する反転回路をリング状にＮ（Ｎ：自然数、３≦Ｎ）個連結したＮ段のパルス周回回路と、
前記Ｎ個の前記反転回路のいずれか１つの前記反転回路から出力された前記反転パルス信号に基づいて、前記パルス信号が、前記パルス周回回路内を所定時間内に周回した周回数をカウントするカウンタ部と、
動作環境の変化に応じて、前記パルス周回回路内のＭ（Ｍ：奇数の自然数、ただし、１≦Ｍ≦Ｎ−１）段目の前記反転回路から出力された前記反転パルス信号の出力先を切り替える切り替え部と、
を備えることを特徴とするＡ／Ｄ変換装置。
【請求項２】
動作環境の変化に応じて、１段目の前記反転回路に入力する前記反転パルス信号を出力する前記Ｍ段目の前記反転回路を選択し、該選択した前記反転回路の情報を含む制御信号を出力する制御部、
を、さらに備え、
前記切り替え部は、
前記制御部から出力された前記制御信号に基づいて、選択された前記Ｍ段目の前記反転回路から出力された前記反転パルス信号の出力先を、Ｍ＋１段目の前記反転回路から前記１段目の前記反転回路および前記カウンタ部に切り替える、
ことを特徴とする請求項１に記載のＡ／Ｄ変換装置。
【請求項３】
前記制御部は、
前記動作環境の変化が起きた後に、前記Ｍ段目の前記反転回路を選択する、
ことを特徴とする請求項２に記載のＡ／Ｄ変換装置。
【請求項４】
該Ａ／Ｄ変換装置の動作環境の温度変化、または該Ａ／Ｄ変換装置の基準電圧の変化を検出する検出部、
を、さらに備え、
前記制御部は、
前記検出部が検出した検出結果に基づいて、前記Ｍ段目の前記反転回路を選択する、
ことを特徴とする請求項３に記載のＡ／Ｄ変換装置。
【請求項５】
動作環境の変化に応じて、Ｌ（Ｌ：偶数の自然数、ただし、Ｍ＋１≦Ｌ≦Ｎ−２）段目の前記反転回路に入力する前記反転パルス信号を出力する前記Ｍ段目の前記反転回路を選択し、該選択した前記反転回路の情報を含む制御信号を出力する制御部、
を、さらに備え、
前記パルス周回回路は、
前記Ｍ段目の前記反転回路と前記Ｍ＋１段目の前記反転回路との間に、前記Ｍ段目の前記反転回路から出力された前記反転パルス信号の出力先、および前記Ｍ＋１段目の前記反転回路に入力する前記反転パルス信号の入力元を切り替えるスイッチ、
を、さらに備え、
前記切り替え部は、
前記制御部から出力された前記制御信号に基づいて、選択された前記Ｍ段目の前記反転回路から出力された前記反転パルス信号の出力先を、Ｍ＋１段目の前記反転回路から前記Ｌ段目の前記反転回路に、前記スイッチを介して切り替える、
ことを特徴とする請求項１に記載のＡ／Ｄ変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ａ／Ｄ変換装置に関する。
【背景技術】
【０００２】
デジタルカメラなどのコンシューマ機器に組み込まれている従来のＡ／Ｄ（アナログ／デジタル）変換回路は、各種センサから入力されたアナログ信号と、Ａ／Ｄ変換回路の基準電圧とを比較することによって、入力されたアナログ信号の電圧値を２値化したデジタルデータに変換する構成となっている。さらに、Ａ／Ｄ変換回路に入力するアナログ信号の電圧値の変化が微小である場合には、Ａ／Ｄ変換に必要な電圧レンジを確保するために、オペアンプ等のアナログ増幅回路を用いた構成のものもある。この構成では、アナログ増幅回路を用いてアナログ信号を増幅し、増幅した後の電圧値をＡ／Ｄ変換することによって、２値化したデジタルデータを得ている。このような、アナログ増幅回路とＡ／Ｄ変換回路とを組み合わせたＡ／Ｄ変換装置は、以下に述べるような品質的な課題とコスト的な課題とを有している。まず、品質的な課題としては、アナログ増幅回路に固有の温度特性によって、アナログ信号を増幅する際の増幅率や利得などの回路特性が変動するという課題である。これにより、Ａ／Ｄ変換回路から出力されるデジタルデータの精度を確保することが困難となっている。さらに、アナログ増幅回路を駆動するために必要な定常電流によって、Ａ／Ｄ変換装置全体の消費電力が増加してしまうという課題もある。また、コスト的な課題としては、アナログ増幅回路を構成するトランジスタが、一般的なＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：金属酸化膜半導体）型のトランジスタに比べて素子のサイズが大きいという課題である。これにより、アナログ増幅回路とＡ／Ｄ変換回路とを１チップ化する際の回路面積が増加してしまい、Ａ／Ｄ変換装置のコストを抑圧することが困難となっている。さらに、近年は、システムの高性能化に伴って、Ａ／Ｄ変換装置に対して、より高いビット分解能が要求されている。
【０００３】
このような課題を解決するため、例えば、特許文献１のように、Ａ／Ｄ変換回路を全てデジタル回路で実現する技術が開示されている。特許文献１に開示されている時間Ａ／Ｄ変換回路は、パルス周回回路、カウンタ、ラッチ回路、パルスセレクタ、エンコーダ、減算回路によって構成されたパルス位相差符号化機能を、全てデジタル回路で実現している。この特許文献１に開示された技術によると、Ａ／Ｄ変換回路の分解能を、パルス周回回路を拡張することによって高いビット分解能を実現することができる構成となっており、アナログ増幅回路を用いずに、デジタル回路のみで所望のビット分解能を得ることができる。これにより、アナログ増幅回路に固有の温度特性の変化による回路特性の変動が抑えられ、省電力化や高集積化による低コスト化に対する効果を得ている。
【０００４】
特許文献１に開示されているような時間Ａ／Ｄ変換回路は、パルス周回回路が複数個の反転回路で構成されており、アナログ電圧信号を反転回路の電源電圧として入力する。そして、パルス信号が所定のＡ／Ｄ変換時間でパルス周回回路内を周回する回数をカウントすると共に、パルス信号のエッジの位置を検出することによって、２進数に変換されたデジタルデータを得ることができる。
【０００５】
しかしながら、時間Ａ／Ｄ変換回路においても、反転回路の電源電圧として入力されたアナログ電圧信号と、反転回路の伝搬遅延時間との変化を利用してデジタルデータを得ているため、反転回路の電源電圧（アナログ電圧信号）の変化以外の環境要因として温度変化が起こることによって反転回路の伝搬遅延時間が変化してしまい、正確なデジタルデータを得ることができなくなる。例えば、環境温度が低下すると、反転回路の伝搬遅延時間が短くなり、Ａ／Ｄ変換時間が同じ時間であってもデジタルデータの値が増加してしまう。
【０００６】
そこで、特許文献１に開示されている従来の技術では、周波数可変発振回路が発振周波数を制御することによって所定のＡ／Ｄ変換時間を変化させ、温度変化が起きてしまった場合でも正確なデジタルデータを得る手法が開示されている。例えば、上記のように環境温度の低下によって反転回路の伝搬遅延時間が短くなり、デジタルデータの値が増加してしまうような場合には、周波数可変発振回路が発振周波数を高くする方向に制御することによってＡ／Ｄ変換時間を短くする。これにより、パルス信号がパルス周回回路内を周回する時間が短くなり、デジタルデータの値が環境温度の変化前の値に減らされ、正確なデジタルデータを得ることができるという手法である。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平５−２５９９０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１に開示された時間Ａ／Ｄ変換回路における温度変化への対応方法では、動作環境の温度変化に応じて発振周波数を制御しているため、発振周波数を高くすると、Ａ／Ｄ変換回路の消費電力が増加してしまうという問題がある。これは、Ａ／Ｄ変換回路の低消費電力化に対する障害となってしまう。
【０００９】
本発明は、上記の課題認識に基づいてなされたものであり、動作環境が変化した場合においても回路の消費電力を増加させることなく、正確なデジタルデータを得ることができるＡ／Ｄ変換装置を提供することを目的としている。
【課題を解決するための手段】
【００１０】
上記の課題を解決するため、本発明のＡ／Ｄ変換装置は、入力されたパルス信号を、別途入力されたアナログ入力信号の大きさに応じた遅延時間だけ遅延させて前記パルス信号を反転した反転パルス信号を出力する反転回路をリング状にＮ（Ｎ：自然数、３≦Ｎ）個連結したＮ段のパルス周回回路と、前記Ｎ個の前記反転回路のいずれか１つの前記反転回路から出力された前記反転パルス信号に基づいて、前記パルス信号が、前記パルス周回回路内を所定時間内に周回した周回数をカウントするカウンタ部と、動作環境の変化に応じて、前記パルス周回回路内のＭ（Ｍ：奇数の自然数、ただし、１≦Ｍ≦Ｎ−１）段目の前記反転回路から出力された前記反転パルス信号の出力先を切り替える切り替え部と、を備えることを特徴とする。
【００１１】
また、本発明のＡ／Ｄ変換装置は、動作環境の変化に応じて、１段目の前記反転回路に入力する前記反転パルス信号を出力する前記Ｍ段目の前記反転回路を選択し、該選択した前記反転回路の情報を含む制御信号を出力する制御部、を、さらに備え、前記切り替え部は、前記制御部から出力された前記制御信号に基づいて、選択された前記Ｍ段目の前記反転回路から出力された前記反転パルス信号の出力先を、Ｍ＋１段目の前記反転回路から前記１段目の前記反転回路および前記カウンタ部に切り替える、ことを特徴とする。
【００１２】
また、本発明の前記制御部は、前記動作環境の変化が起きた後に、前記Ｍ段目の前記反転回路を選択する、ことを特徴とする。
【００１３】
また、本発明のＡ／Ｄ変換装置は、該Ａ／Ｄ変換装置の動作環境の温度変化、または該Ａ／Ｄ変換装置の基準電圧の変化を検出する検出部、を、さらに備え、前記制御部は、前記検出部が検出した検出結果に基づいて、前記Ｍ段目の前記反転回路を選択する、ことを特徴とする。
【００１４】
また、本発明のＡ／Ｄ変換装置は、動作環境の変化に応じて、Ｌ（Ｌ：偶数の自然数、ただし、Ｍ＋１≦Ｌ≦Ｎ−２）段目の前記反転回路に入力する前記反転パルス信号を出力する前記Ｍ段目の前記反転回路を選択し、該選択した前記反転回路の情報を含む制御信号を出力する制御部、を、さらに備え、前記パルス周回回路は、前記Ｍ段目の前記反転回路と前記Ｍ＋１段目の前記反転回路との間に、前記Ｍ段目の前記反転回路から出力された前記反転パルス信号の出力先、および前記Ｍ＋１段目の前記反転回路に入力する前記反転パルス信号の入力元を切り替えるスイッチ、を、さらに備え、前記切り替え部は、前記制御部から出力された前記制御信号に基づいて、選択された前記Ｍ段目の前記反転回路から出力された前記反転パルス信号の出力先を、Ｍ＋１段目の前記反転回路から前記Ｌ段目の前記反転回路に、前記スイッチを介して切り替える、ことを特徴とする。
【発明の効果】
【００１５】
本発明によれば、動作環境が変化した場合においても回路の消費電力を増加させることなく、正確なデジタルデータを得ることができるという効果が得られる。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１の実施形態におけるＡ／Ｄ変換装置の概略構成を示したブロック図である。
【図２】本第１の実施形態のＡ／Ｄ変換装置に備えたＡ／Ｄ変換回路に入力されるアナログ入力電圧と伝搬遅延時間との関係を示した図である。
【図３】本第１の実施形態のＡ／Ｄ変換装置から出力するデジタルデータの出力タイミングを説明する図である。
【図４】本第１の実施形態のＡ／Ｄ変換装置に備えた制御部の概略構成を示したブロック図である。
【図５】本発明の第２の実施形態におけるＡ／Ｄ変換装置の概略構成を示したブロック図である。
【図６】本発明の第３の実施形態におけるＡ／Ｄ変換装置の概略構成を示したブロック図である。
【発明を実施するための形態】
【００１７】
＜第１の実施形態＞
以下、本発明の実施形態について、図面を参照して説明する。図１は、本第１の実施形態におけるＡ／Ｄ変換装置の概略構成を示したブロック図である。図１に示したＡ／Ｄ変換装置１は、Ａ／Ｄ変換回路１００と、制御部２００と、を備えている。また、Ａ／Ｄ変換回路１００は、パルス周回回路１０と、カウンタ２０と、ラッチ３０と、ラッチ４０と、エンコーダ５０と、ラッチ６０と、演算器７０と、セレクタ８０と、を備えている。
【００１８】
Ａ／Ｄ変換装置１には、Ａ／Ｄ変換を起動するためのパルス信号ＳｔａｒｔＰと、Ａ／Ｄ変換する一定のサンプリング周期（Ａ／Ｄ変換時間）を決定するクロック（ＣＬＫ）信号ＣＫｓと、Ａ／Ｄ変換における基準電圧（信号）Ｖｒｅｆと、Ａ／Ｄ変換の対象であるアナログ入力電圧（信号）Ｖａとが入力される。Ａ／Ｄ変換装置１は、Ａ／Ｄ変換した結果をデジタルデータＤＴとして出力する。
【００１９】
制御部２００は、アナログ入力電圧Ｖａまたは基準電圧Ｖｒｅｆのいずれか１つの電圧（信号）を選択し、Ａ／Ｄ変換回路１００がＡ／Ｄ変換する対象のアナログ入力電圧（信号）Ｖｉｎとして、Ａ／Ｄ変換回路１００に出力する。また、制御部２００は、Ａ／Ｄ変換回路１００内のセレクタ８０およびエンコーダ５０を制御する制御信号ＳｅｌをＡ／Ｄ変換回路１００に出力する。なお、制御部２００におけるＡ／Ｄ変換回路１００の制御に関しては、後述する。
【００２０】
Ａ／Ｄ変換回路１００は、パルス信号ＳｔａｒｔＰに従ってＡ／Ｄ変換を起動し、ＣＬＫ信号ＣＫｓによって決定された一定サンプリング周期で、制御部２００から入力されたアナログ入力電圧ＶｉｎをＡ／Ｄ変換し、Ａ／Ｄ変換装置１がＡ／Ｄ変換したデジタルデータＤＴとして出力する。
【００２１】
パルス周回回路１０は、１つの否定論理積（ＮＡＮＤ）回路ａ１と、反転回路としての複数（偶数）の論理否定（ＩＮＶ）回路ａ２〜ａＮとを備えている。パルス周回回路１０は、これらのＮＡＮＤ回路ａ１と各ＩＮＶ回路ａ２〜ａＮとによって、最大でＮ（Ｎ：奇数の自然数）段のパルス周回回路として構成される。以下の説明においてＮＡＮＤ回路ａ１および各ＩＮＶ回路ａ２〜ａＮのそれぞれの機能を区別しない場合には、単に「反転回路」といい、それぞれの反転回路の段数を表すときには、それぞれの符号を付加して表す。例えば、ＮＡＮＤ回路ａ１は反転回路ａ１、ＩＮＶ回路ａ３は反転回路ａ３ともいう。
【００２２】
ＮＡＮＤ回路ａ１の一方の入力端子には、セレクタ８０によって選択された反転回路ａ１〜ａＮの出力信号のいずれか１つの出力信号が入力される。これにより、パルス周回回路１０内では、予め設定された段数の反転回路（例えば、セレクタ８０によって反転回路ａ５が選択された場合には、反転回路ａ１〜ａ５の５段）がリング状に接続され、パルス周回回路１０が発振するように構成される。また、ＮＡＮＤ回路ａ１の他方の入力端子には、パルス信号ＳｔａｒｔＰが入力されている。このＮＡＮＤ回路ａ１は、パルス信号ＳｔａｒｔＰを周回動作させ、Ａ／Ｄ変換回路１００によるＡ／Ｄ変換を開始するための起動用反転回路となっている。
【００２３】
ＩＮＶ回路ａ２〜ａＮのそれぞれの入力端子には、前段のＮＡＮＤ回路ａ１または前段のＩＮＶ回路ａ２〜ａＮ−１の出力信号が入力されている。奇数段目の反転回路ａ１〜ａＮの出力信号は、それぞれ、セレクタ８０にも出力されている。そして、セレクタ８０によって選択された奇数段目の反転回路ａ１〜ａＮの出力信号のいずれか１つの出力信号が、ＮＡＮＤ回路ａ１の一方の入力端子に入力される。
【００２４】
パルス周回回路１０内の反転回路ａ１〜ａＮには、それぞれの電源電圧として、Ａ／Ｄ変換の対象となるアナログ入力電圧Ｖｉｎが印加されている。反転回路ａ１〜ａＮのそれぞれは、アナログ入力電圧Ｖｉｎの電圧値の大きさに応じた伝播遅延時間で、入力された信号を伝播させる。
【００２５】
ここで、パルス周回回路１０内の反転回路の電源電圧と伝播遅延時間とについて説明する。図２は、本第１の実施形態のＡ／Ｄ変換装置１に備えたＡ／Ｄ変換回路１００に入力されるアナログ入力電圧Ｖｉｎと伝搬遅延時間との関係を示した図である。図２に示したように、アナログ入力電圧Ｖｉｎの電圧値が低い場合には反転回路の伝播遅延時間は長く、アナログ入力電圧Ｖｉｎの電圧値が高くなっていくと反転回路の伝播遅延時間が短くなっていく。このように、反転回路の伝播遅延時間は、アナログ入力電圧Ｖｉｎの電圧値に応じた時間である。なお、反転回路の伝播遅延時間は、図２に示したように、温度変化に応じて変わってくる。すなわち、温度が高くなると反転回路の伝搬遅延時間が長くなり、温度が低くなると反転回路の伝搬遅延時間が短くなる。
【００２６】
パルス周回回路１０内では、予め設定された段数の反転回路がリング状に接続されているため、入力されたパルス信号ＳｔａｒｔＰが、アナログ入力電圧Ｖｉｎの電圧値に応じた時間でパルス周回回路１０内を周回することとなる。このとき、一定のサンプリング周期（Ａ／Ｄ変換時間）でパルス信号ＳｔａｒｔＰがパルス周回回路１０内を周回する周回数と、パルス周回回路１０内においてパルス信号ＳｔａｒｔＰが伝播した反転回路の位置とは、アナログ入力電圧Ｖｉｎの電圧値の大きさによって決まる。なお、パルス周回回路１０内におけるパルス信号ＳｔａｒｔＰが伝播した位置は、パルス信号ＳｔａｒｔＰが、パルス周回回路１０内の予め設定された段数の反転回路を移動（通過）した段数である。このことから、本第１の実施形態のＡ／Ｄ変換装置１では、一定のサンプリング周期（Ａ／Ｄ変換時間）内にパルス信号ＳｔａｒｔＰがパルス周回回路１０内を周回した周回数と、反転回路を通過した段数とに基づいて、アナログ入力電圧Ｖｉｎの電圧値に応じたデジタルデータＤＴを出力することができる。
【００２７】
セレクタ８０は、奇数段目の反転回路ａ１〜ａＮの出力信号が入力され、制御部２００から入力された制御信号Ｓｅｌに応じて、入力された奇数段目の反転回路ａ１〜ａＮの出力信号のいずれか１つの出力信号を選択する。セレクタ８０は、選択した出力信号を最終段の反転回路の出力信号として、パルス周回回路１０内のＮＡＮＤ回路ａ１の一方の入力端子およびカウンタ２０に出力する。これにより、最終段の反転回路が、奇数段目の反転回路ａ１〜ａＮのいずれか１つの反転回路に切り替えられ、パルス周回回路１０内の反転回路の段数を変更することができる。
【００２８】
ここで、パルス周回回路１０内の反転回路の段数について説明する。パルス周回回路１０内の反転回路の段数は、セレクタ８０によって選択する最終段の反転回路の出力信号を変更することによって変更することができる。例えば、パルス周回回路１０に備えた全ての反転回路を使用した最大の段数のパルス周回回路を構成する場合には、セレクタ８０によって反転回路ａＮ（ＩＮＶ回路ａＮ）の出力信号を最終段の反転回路の出力信号として選択する。また、例えば、パルス周回回路１０に備えた初段の反転回路のみを使用した最小の段数のパルス周回回路を構成する場合には、セレクタ８０によって反転回路ａ１（ＮＡＮＤ回路ａ１）の出力信号を最終段の反転回路の出力信号として選択する。なお、セレクタ８０によって選択される最終段の反転回路の出力信号を出力する反転回路が、奇数段目の反転回路ａ１〜ａＮである理由は、パルス周回回路１０が発振するためには反転回路の段数が奇数であることが必要であるからである。このように、セレクタ８０によってパルス周回回路１０に備えた反転回路の内、いずれか１つの反転回路（ただし、奇数段のみ）の出力信号を切り替えることによって、パルス周回回路１０内の反転回路の段数を容易に変更することができる。
【００２９】
以下の説明においては、パルス周回回路１０内の反転回路の段数として、Ｍ（Ｍ：奇数の自然数、ただし、３≦Ｍ≦Ｎ）段が予め設定され、セレクタ８０によって反転回路ａＭの出力信号が最終段の反転回路の出力信号として選択された場合を例として説明する。すなわち、パルス周回回路１０は、反転回路ａ１〜ａＭを備えたＭ段のパルス周回回路として構成されているものとして説明する。
【００３０】
カウンタ２０は、セレクタ８０によって選択されたパルス周回回路１０の最終段の反転回路ａＭの出力信号に基づいて、パルス信号ＳｔａｒｔＰが予め設定された段数のパルス周回回路１０を周回した周回数をカウントする。そして、カウンタ２０は、カウントしたパルス信号ＳｔａｒｔＰの周回数をラッチ４０に出力する。
【００３１】
ラッチ４０は、カウンタ２０から出力されたパルス信号ＳｔａｒｔＰの周回数を、ＣＬＫ信号ＣＫｓの立ち上がりのタイミングで保持する。ラッチ４０が保持したパルス信号ＳｔａｒｔＰの周回数は、ＣＬＫ信号ＣＫｓによって決定された一定サンプリング周期におけるデジタルデータの上位ビットとして、ラッチ６０および演算器７０に出力される。
【００３２】
ラッチ３０は、パルス周回回路１０内の反転回路ａ１〜ａＮの出力端子を検出し、それぞれの出力信号を、ＣＬＫ信号ＣＫｓの立ち上がりのタイミングで保持する。ラッチ３０が保持した反転回路ａ１〜ａＮの出力信号は、パルス周回回路１０内を周回したパルス信号ＳｔａｒｔＰの位置を表す情報としてエンコーダ５０に出力される。
【００３３】
エンコーダ５０は、制御部２００から入力された制御信号Ｓｅｌに基づいて、ラッチ３０から入力されたパルス信号ＳｔａｒｔＰの位置の情報の内、有効な情報を選択する。これは、ラッチ３０が保持した反転回路ａ１〜ａＮの出力信号の内、反転回路ａ１〜ａＭの出力信号は、一定サンプリング周期の期間中にパルス周回回路１０内を周回したパルス信号ＳｔａｒｔＰの位置を表す情報であるが、反転回路ａＭ〜ａＮの出力信号は、Ａ／Ｄ変換する際に不要な情報であるためである。エンコーダ５０は、選択したパルス信号ＳｔａｒｔＰの位置の情報に基づいて、デジタルデータを生成する。このエンコーダ５０が生成したデジタルデータは、ＣＬＫ信号ＣＫｓによって決定された一定サンプリング周期におけるデジタルデータの下位ビットとして、ラッチ６０および演算器７０に出力される。
【００３４】
なお、エンコーダ５０が生成するデジタルデータのビット数は、予め設定されたパルス周回回路１０内の反転回路の段数に応じて異なる。例えば、パルス周回回路１０内の反転回路の段数がデジタルデータのビット数であると仮定する。この場合、パルス周回回路１０内の反転回路の段数が１５段のときには１５ビットのデジタルデータを生成することになるが、パルス周回回路１０内の反転回路の段数が１３段に変更されたときには１３ビットのデジタルデータを生成することになる。このように、エンコーダ５０は、ラッチ３０から入力されたパルス信号ＳｔａｒｔＰの位置の情報の内、無効な情報を使用せず、有効な情報のみからデジタルデータを生成する。
【００３５】
ラッチ６０は、ラッチ４０から入力されたデジタルデータの上位ビットと、エンコーダ５０から入力されたデジタルデータの下位ビットとを、ＣＬＫ信号ＣＫｓの立ち上がりに同期したタイミングで保持する。なお、ラッチ６０がラッチ４０およびエンコーダ５０から入力されたデジタルデータを保持するタイミングは、少なくとも、ＣＬＫ信号ＣＫｓの立ち上がりのタイミングからラッチ４０およびエンコーダ５０がそれぞれデジタルデータを出力するまでの遅延時間だけ遅らせたタイミングである。ラッチ６０が保持したデジタルデータは、演算器７０に出力される。
【００３６】
演算器７０は、現在Ａ／Ｄ変換したデジタルデータと前にＡ／Ｄ変換したデジタルデータとの差分演算を行い、演算した結果を、Ａ／Ｄ変換回路１００が入力されたアナログ信号ＶｉｎをＡ／Ｄ変換したデジタルデータＤＴとして出力する。演算器７０は、ラッチ４０から入力されたデジタルデータの上位ビットと、エンコーダ５０から入力されたデジタルデータの下位ビットとを、現在Ａ／Ｄ変換したデジタルデータとする。また、ラッチ６０から入力されたデジタルデータを、前にＡ／Ｄ変換したデジタルデータとする。そして、演算器７０は、現在Ａ／Ｄ変換したデジタルデータから前にＡ／Ｄ変換したデジタルデータを減算したデジタルデータを、Ａ／Ｄ変換回路１００がＡ／Ｄ変換したデジタルデータＤＴとして出力する。
【００３７】
ここで、本第１の実施形態のＡ／Ｄ変換装置１がデジタルデータＤＴを出力するタイミングについて説明する。図３は、本第１の実施形態のＡ／Ｄ変換装置１から出力するデジタルデータＤＴの出力タイミングを説明する図である。図３は、ＣＬＫ信号ＣＫｓと、ＣＬＫ信号ＣＫｓにおける一定のサンプリング周期で出力されるデジタルデータＤＴとを示している。ラッチ４０およびラッチ３０は、一定サンプリング周期を表すＣＬＫ信号ＣＫｓの立ち上がりのタイミングごとに、パルス周回回路１０を周回したパルス信号ＳｔａｒｔＰの周回数および位置の情報を保持する。また、ラッチ６０は、ラッチ４０およびラッチ３０が保持した周回数および位置の情報を、ＣＬＫ信号ＣＫｓの立ち上がりに同期したタイミングで保持する。そして、ラッチ４０およびラッチ３０が保持した周回数および位置の情報と、ラッチ６０に保持している周回数および位置の情報とに基づいて、演算器７０が差分演算を行い、演算した結果であるデジタルデータＤＴを、ＣＬＫ信号ＣＫｓの立ち上がりのタイミングごとに出力する。
【００３８】
図３に示したタイミングチャートの例では、Ａ／Ｄ変換回路１００が、サンプリング周期ＣＫ１においてデジタルデータＤＴ１を出力し、サンプリング周期ＣＫ２においてデジタルデータＤＴ２を出力し、サンプリング周期ＣＫ３においてデジタルデータＤＴ３を出力する場合を示している。このように、Ａ／Ｄ変換回路１００は、アナログ入力電圧Ｖｉｎの電圧値の大きさに応じたデジタルデータＤＴを、ＣＬＫ信号ＣＫｓの周期ごとに出力する。
【００３９】
次に、本第１の実施形態のＡ／Ｄ変換装置１に備えた制御部２００について説明する。図４は、本第１の実施形態のＡ／Ｄ変換装置１に備えた制御部２００の概略構成を示したブロック図である。なお、図４においては、制御部２００と接続されるＡ／Ｄ変換回路１００を併せて示している。図４に示した制御部２００は、レジスタ２０１と、比較器２０２と、信号生成回路２０３と、セレクタ３００と、を備えている。
【００４０】
レジスタ２０１は、本第１の実施形態のＡ／Ｄ変換装置１が、ＣＬＫ信号ＣＫｓによって決定された一定サンプリング周期において、予め定められた基準電圧Ｖｒｅｆを実際にＡ／Ｄ変換したときに出力されるデジタルデータＤＴを、基準デジタルデータとして保持する。ここでの基準デジタルデータとは、温度変化に影響されない安定化電源などから供給（入力）された安定した一定の電圧値の電圧信号を基準電圧Ｖｒｅｆとして、Ａ／Ｄ変換装置１が実際にＡ／Ｄ変換した結果として出力されるデジタルデータＤＴの値である。なお、基準電圧Ｖｒｅｆの電圧値は、例えば、Ａ／Ｄ変換回路１００がＡ／Ｄ変換することができるアナログ入力電圧Ｖａの電圧範囲の中心の電圧値（例えば、アナログ入力電圧Ｖａの電圧範囲が、０Ｖ〜５．０Ｖである場合には、基準電圧Ｖｒｅｆの電圧値は、２．５Ｖ）である。レジスタ２０１に保持している基準デジタルデータは、比較器２０２に出力される。
【００４１】
レジスタ２０１に基準デジタルデータを保持する際には、後述するセレクタ３００によって、基準電圧ＶｒｅｆがＡ／Ｄ変換する対象のアナログ入力電圧Ｖｉｎとして選択されて、Ａ／Ｄ変換回路１００に入力される。なお、セレクタ３００によって基準電圧Ｖｒｅｆが選択されるタイミングは、後述する信号生成回路２０３によって決定される。
【００４２】
なお、レジスタ２０１に基準デジタルデータを保持するときには、上記に述べたように、Ａ／Ｄ変換装置１が基準電圧Ｖｒｅｆを実際にＡ／Ｄ変換する。そのため、Ａ／Ｄ変換装置１が実際にＡ／Ｄ変換してデジタルデータＤＴが出力されるまでに、ＣＬＫ信号ＣＫｓの数クロック分の時間がかかる、すなわち、数クロック分の時間ロスがある場合には、レジスタ２０１にデジタルデータＤＴを保持するタイミングを調整することが望ましい。レジスタ２０１にデジタルデータＤＴを保持するタイミングの調整方法は、例えば、Ａ／Ｄ変換回路１００のデジタルデータＤＴの出力端子とレジスタ２０１の入力端子との間に、別途ラッチなどを設置し、別途設置したラッチが保持したデジタルデータＤＴをレジスタ２０１に保持させるなどの方法が考えられる。
【００４３】
比較器２０２は、レジスタ２０１から入力された基準デジタルデータと、基準電圧Ｖｒｅｆを再びＡ／Ｄ変換したデジタルデータＤＴ（以下、「現デジタルデータ」という）とを比較する。ここでの現デジタルデータとは、Ａ／Ｄ変換回路１００を起動してから時間が過ぎた後、基準電圧Ｖｒｅｆを実際にＡ／Ｄ変換したときに出力されるデジタルデータＤＴのことである。温度変化が起きると、同じ基準電圧ＶｒｅｆをＡ／Ｄ変換した結果である基準デジタルデータと現デジタルデータとに差が現れる。これは、Ａ／Ｄ変換回路１００の動作環境の温度が変化したことに起因している。例えば、動作環境の温度が高くなった場合、入力電圧と伝搬遅延時間との関係から、パルス周回回路１０内の各反転回路の伝播遅延時間が長くなり、現デジタルデータは基準デジタルデータに比べて小さな値となる。比較器２０２は、基準デジタルデータの値と現デジタルデータの値とを比較してデジタルデータの差分を求め、このデジタルデータの差分値を、比較した結果として信号生成回路２０３に出力する。
【００４４】
信号生成回路２０３は、比較器２０２から入力されたデジタルデータの差分値に基づいて、パルス周回回路１０内の反転回路の段数を決定し、決定した反転回路の段数に応じた制御信号Ｓｅｌを生成する。信号生成回路２０３は、生成した制御信号Ｓｅｌを、Ａ／Ｄ変換回路１００に出力する。なお、信号生成回路２０３によるパルス周回回路１０内の反転回路の段数の決定方法に関しては、後述する。
【００４５】
本第１の実施形態のＡ／Ｄ変換装置１に備えたＡ／Ｄ変換回路１００においては、パルス周回回路１０内のＩＮＶ回路ａ２〜ａＮにおいて連続する２つのＩＮＶ回路（例えば、ＩＮＶ回路ａ２とＩＮＶ回路ａ３）を、それぞれ最小の構成単位の反転回路（以下、最小単位反転回路）とし、この最小単位反転回路ごとに反転回路の段数を制御する。これは、反転回路の段数を変更した際に、１つのＩＮＶ回路ごとに段数を制御すると、次段のＩＮＶ回路に入力されるパルス信号ＳｔａｒｔＰの論理が反転してしまうことを回避するためである。従って、信号生成回路２０３は、（Ｎ−１）／２個の最小単位反転回路の内、いずれか１つの最小単位反転回路を選択するため、例えば、それぞれの最小単位反転回路ごとに、当該最小単位反転回路を選択しているか否か表す（Ｎ−１）／２本の信号線からなる制御信号Ｓｅｌを生成する。
【００４６】
また、信号生成回路２０３は、例えば、最小単位反転回路１〜（Ｎ−１）／２までを数値で表すことができるビット数の制御信号Ｓｅｌを生成する構成とすることもできる。この場合、Ａ／Ｄ変換回路１００、またはセレクタ８０とエンコーダ５０内に、例えば、入力された制御信号Ｓｅｌをデコードすることによってどの最小単位反転回路が選択されているかを判定することができるデコーダを別途設置し、デコーダが判定した結果によってパルス周回回路１０内の最小単位反転回路のいずれか１つを選択することとなる。
【００４７】
また、信号生成回路２０３は、Ａ／Ｄ変換する対象のアナログ入力電圧Ｖｉｎを選択するための制御信号ＳＥｎを、セレクタ３００に出力する。なお、信号生成回路２０３が出力する制御信号ＳＥｎは、例えば、Ａ／Ｄ変換装置１をリセットしたとき、Ａ／Ｄ変換回路１００を起動した直後、Ａ／Ｄ変換回路１００の起動中において一定時間が経過するごとなどの任意のタイミングで、セレクタ３００が基準電圧Ｖｒｅｆをアナログ入力電圧Ｖｉｎとして選択するように制御する。また、信号生成回路２０３は、例えば、図示しない制御装置によって、セレクタ３００が基準電圧Ｖｒｅｆをアナログ入力電圧Ｖｉｎとして選択するように制御する制御信号ＳＥｎを出力する構成とすることもできる。この構成は、例えば、Ａ／Ｄ変換装置１の出荷時に、レジスタ２０１に基準デジタルデータを保持するために使用される。
【００４８】
なお、信号生成回路２０３は、Ａ／Ｄ変換装置１の通常の動作において、Ａ／Ｄ変換の対象であるアナログ入力電圧ＶａをＡ／Ｄ変換する際には、セレクタ３００がアナログ入力電圧Ｖａをアナログ入力電圧Ｖｉｎとして選択するように、制御信号ＳＥｎを制御する。
【００４９】
セレクタ３００は、信号生成回路２０３から入力された制御信号ＳＥｎに応じて、基準電圧Ｖｒｅｆまたはアナログ入力電圧Ｖａのいずれか１つの電圧信号を選択する。セレクタ３００によって選択された電圧信号は、Ａ／Ｄ変換回路１００がＡ／Ｄ変換する対象のアナログ入力電圧Ｖｉｎとして、Ａ／Ｄ変換回路１００に出力する。
【００５０】
ここで、信号生成回路２０３によるパルス周回回路１０内の反転回路の段数の決定方法の一例について説明する。パルス周回回路１０内の反転回路の段数の増減は、比較器２０２から入力された基準デジタルデータと現デジタルデータとの差分であるデジタルデータの差分値に基づいて決定する。なお、反転回路の段数の増減は、上記に述べたように、最小単位反転回路の単位で行われる。
【００５１】
信号生成回路２０３は、パルス周回回路１０内における反転回路の段数を決定するとき、まず、現在の段数のパルス周回回路１０によって出力することができるデジタルデータＤＴの値の全範囲に対して、１つの最小単位反転回路の増減によってデジタルデータＤＴの値が変化する割合ｐを算出する。例えば、Ｍ段のパルス周回回路１０を備えたＡ／Ｄ変換回路１００が出力した現デジタルデータの値の全範囲に対して、１つの最小単位反転回路の増減によって変化するデジタルデータＤＴの値の割合ｐは、下式（１）によって算出することができる。
【００５２】
ｐ＝ＤＴ０／（（Ｍ−１）／２）  ・・・・・（１）
【００５３】
上式（１）において、ＤＴ０は現デジタルデータの値、Ｍはパルス周回回路１０内における現在の反転回路の段数、を示す。
【００５４】
続いて、信号生成回路２０３は、算出した割合ｐでデジタルデータＤＴの値が変化したとき、比較器２０２から入力されたデジタルデータの差分値の値に最も近い差分値ｒとなる最小単位反転回路の個数ｍ（ｍ：自然数）を下式（２）によって算出する。
【００５５】
ｒ＝ｍ×ｐ  ・・・・・（２）
【００５６】
上式（２）では、デジタルデータの差分値の値に最も近い割合ｐの倍数を最小単位反転回路の個数ｍとして求めることができる。
【００５７】
続いて、信号生成回路２０３は、算出した最小単位反転回路の個数ｍに基づいて、反転回路の段数を変更した後のパルス周回回路１０内の反転回路の段数Ｌを、下式（３）によって算出する。
【００５８】
Ｌ＝Ｍ±２ｍ  ・・・・・（３）
【００５９】
上式（３）において、２ｍは最小単位反転回路内の反転回路の個数を示す。なお、上式（３）において、周回回路１０内の現在の反転回路の段数Ｍに対して反転回路の段数を増加させるか、減少させるかの判断は、以下のように行う。
【００６０】
例えば、比較器２０２から入力されたデジタルデータの差分値が、現デジタルデータの値が基準デジタルデータの値よりも大きいことを表している場合には、現デジタルデータの値を小さくする方向に制御し、基準デジタルデータの値との差を小さくする必要がある。このため、信号生成回路２０３は、上式（３）によって、現在の反転回路の段数Ｍに対して反転回路の段数を増加させるように、反転回路の段数Ｌを決定する。パルス周回回路１０内の反転回路の段数が増加することによって、一定のサンプリング周期でパルス信号ＳｔａｒｔＰがパルス周回回路１０内を周回する周回数、すなわち、カウンタ２０がカウントする周回数が少なくなり、デジタルデータＤＴの値を小さくすることができる。
【００６１】
また、例えば、比較器２０２から入力されたデジタルデータの差分値が、現デジタルデータの値が基準デジタルデータの値よりも小さいことを表している場合には、現デジタルデータの値を大きくする方向に制御し、基準デジタルデータの値との差を小さくする必要がある。このため、信号生成回路２０３は、上式（３）によって、現在の反転回路の段数Ｍから反転回路の段数を減少させるように、反転回路の段数Ｌを決定する。パルス周回回路１０内の反転回路の段数が減少することによって、一定のサンプリング周期でパルス信号ＳｔａｒｔＰがパルス周回回路１０内を周回する周回数が多くなり、デジタルデータＤＴの値を大きくすることができる。
【００６２】
信号生成回路２０３は、算出した変更後のパルス周回回路１０内の反転回路の段数Ｌに基づいて、制御信号Ｓｅｌを生成する。そして、生成した制御信号Ｓｅｌを、Ａ／Ｄ変換回路１００がＡ／Ｄ変換を開始する前のタイミングで、Ａ／Ｄ変換回路１００に出力する。
【００６３】
上記に述べたように、本第１の実施形態のＡ／Ｄ変換装置１では、任意のタイミングで、基準デジタルデータと現デジタルデータとを比較し、基準デジタルデータと現デジタルデータとの差分に基づいて、パルス周回回路１０内の反転回路の段数を変更することができる。これにより、Ａ／Ｄ変換回路１００は、段数が変更されたパルス周回回路１０を用いてＡ／Ｄ変換を行うことができ、基準電圧ＶｒｅｆをＡ／Ｄ変換した現デジタルデータの値と基準デジタルデータの値との差が少ないデジタルデータＤＴを出力することができる。このことにより、以降のＡ／Ｄ変換回路１００の動作において、Ａ／Ｄ変換の対象であるアナログ入力電圧ＶａをＡ／Ｄ変換する際に、温度変化の影響を低減したデジタルデータＤＴを出力することができる。
【００６４】
また、本第１の実施形態のＡ／Ｄ変換装置１では、パルス周回回路１０内の反転回路の段数を変更することによって、デジタルデータＤＴの温度変化の影響を低減しているため、従来の発振周波数を制御することによって温度変化の影響を低減するよりも、回路の消費電力が増加することはない。
【００６５】
なお、デジタルデータＤＴの精度は、パルス周回回路１０内の反転回路の段数の多い方が良くなる。すなわち、上式（１）における現在の反転回路の段数Ｍの値が大きいほうが精度は良くなる。
【００６６】
また、パルス周回回路１０内の反転回路の初期値としての段数Ｍの値を、パルス周回回路１０に備えた反転回路の最大の段数Ｎの中心位置、すなわち、段数Ｍの値を（Ｎ＋１）／２にしておくことによって、反転回路の段数を増減することができる段数を最大にすることができる。
【００６７】
＜第２の実施形態＞
以下、本発明の第２の実施形態について説明する。図５は、本発明の第２の実施形態におけるＡ／Ｄ変換装置の概略構成を示したブロック図である。図５に示したＡ／Ｄ変換装置２は、Ａ／Ｄ変換回路１００と、制御部２１０と、を備えている。また、制御部２１０は、温度検出部２１１と、信号生成回路２１２と、を備えている。なお、図５に示したＡ／Ｄ変換装置２内のＡ／Ｄ変換回路１００は、図１に示したＡ／Ｄ変換回路１００と同様であるため、詳細な説明は省略する。以下の説明においては、図１に示したＡ／Ｄ変換装置１と異なる構成要素についてのみを説明する。
【００６８】
制御部２１０は、Ａ／Ｄ変換回路１００内のセレクタ８０およびエンコーダ５０を制御する制御信号ＳｅｌをＡ／Ｄ変換回路１００に出力する。
温度検出部２１１は、Ａ／Ｄ変換回路１００の動作環境における温度を検出する、例えば、温度センサなどの検出部を備え、検出した動作環境の温度に関する情報（以下、「環境温度情報」という）を、信号生成回路２１２に出力する。
【００６９】
信号生成回路２１２は、温度検出部２１１から入力された環境温度情報に基づいて、パルス周回回路１０内の反転回路の段数を制御する制御信号Ｓｅｌを生成する。信号生成回路２１２は、生成した制御信号Ｓｅｌを、Ａ／Ｄ変換回路１００に出力する。信号生成回路２１２が制御信号Ｓｅｌを生成する方法には、例えば、以下のような方法がある。
【００７０】
制御信号Ｓｅｌを生成する第１の方法は、信号生成回路２１２内に、例えば、動作環境の温度に対応したパルス周回回路１０内の反転回路の段数を記録したテーブル情報を備える方法である。信号生成回路２１２は、温度検出部２１１から入力された環境温度情報に基づいて、対応する反転回路の段数をテーブル情報から選択し、選択した反転回路の段数に応じた制御信号Ｓｅｌを生成する。
【００７１】
また、制御信号Ｓｅｌを生成する第２の方法は、例えば、温度検出部２１１から入力された環境温度情報に基づいて、現在の動作環境の温度と、基準の動作環境温度との差分を算出し、算出した温度の差分からデジタルデータの差分値を求める方法である。例えば、算出した温度の差分から、予め定められた演算式によって、現在の動作環境の温度において出力される、第１の実施形態における現デジタルデータに相当するデジタルデータＤＴと、基準の動作環境温度において出力される第１の実施形態における基準デジタルデータに相当するデジタルデータＤＴとの差分値を求める。そして、第１の実施形態において説明した上式（１）〜（３）を用いて、パルス周回回路１０内の反転回路の段数を決定し、決定した反転回路の段数に応じた制御信号Ｓｅｌを生成する。
【００７２】
上記に述べたように、本第２の実施形態のＡ／Ｄ変換装置２では、温度検出部２１１が検出した環境温度情報に基づいて、パルス周回回路１０内の反転回路の段数を変更することができる。これにより、第１の実施形態のＡ／Ｄ変換装置１と同様に、温度変化の影響を低減したデジタルデータＤＴを出力することができる。
【００７３】
＜第３の実施形態＞
以下、本発明の第３の実施形態について説明する。図６は、本発明の第３の実施形態におけるＡ／Ｄ変換装置の概略構成を示したブロック図である。図６に示したＡ／Ｄ変換装置３は、Ａ／Ｄ変換回路４００と、制御部２００と、を備えている。また、Ａ／Ｄ変換回路４００は、パルス周回回路４１０と、カウンタ２０と、ラッチ４３０と、ラッチ４０と、エンコーダ４５０と、ラッチ６０と、演算器７０と、を備えている。なお、Ａ／Ｄ変換回路４００の構成要素において、図１に示したＡ／Ｄ変換回路１００の構成要素と同様の構成要素には、同一の符号を付与して、詳細な説明は省略する。従って、以下の説明においては、図１に示したＡ／Ｄ変換装置１と異なる構成要素についてのみを説明する。
【００７４】
図６に示したＡ／Ｄ変換装置３内の制御部２００は、図１および図４に示したＡ／Ｄ変換装置１内の制御部２００と同様である。ただし、Ａ／Ｄ変換装置３内の制御部２００は、Ａ／Ｄ変換回路４００の構成に対応した制御信号Ｓｅｌを出力する。また、Ａ／Ｄ変換装置３内の制御部２００は、図５に示したＡ／Ｄ変換装置２内の制御部２１０とすることもできる。なお、Ａ／Ｄ変換装置３内の制御部２００の動作は、Ａ／Ｄ変換装置１内の制御部２００、またはＡ／Ｄ変換装置２内の制御部２１０と同様であるため、詳細な説明は省略する。
【００７５】
Ａ／Ｄ変換回路４００は、図１に示したＡ／Ｄ変換装置１内のＡ／Ｄ変換回路１００と同様に、パルス信号ＳｔａｒｔＰに従って、制御部２００から入力されたアナログ入力電圧ＶｉｎをＡ／Ｄ変換したデジタルデータＤＴを出力する。ただし、Ａ／Ｄ変換回路４００は、パルス周回回路内の反転回路の段数を変更する方法が、Ａ／Ｄ変換回路１００と異なる。
【００７６】
パルス周回回路４１０は、初段のＮＡＮＤ回路ｂ１と、複数（偶数）のＩＮＶ回路ｂ２〜ｂＮ−１と、最終段のＮＡＮＤ回路ｂＮと、スイッチＳＷ１〜ＳＷｎ（ｎ：自然数、ただし、１≦ｎ≦（（Ｎ／２）−２））と、セレクタ４８０とを備えている。パルス周回回路４１０は、ＮＡＮＤ回路ｂ１と、ＩＮＶ回路ｂ２〜ｂＮ−１と、ＮＡＮＤ回路ｂＮとによって、最大でＮ（Ｎ：偶数の自然数）段のパルス周回回路として構成される。以下の説明においてＮＡＮＤ回路ｂ１およびＮＡＮＤ回路ｂＮと、ＩＮＶ回路ｂ２〜ｂＮ−１とのそれぞれの機能を区別しない場合には、単に「反転回路」といい、それぞれの反転回路の段数を表すときには、それぞれの符号を付加して表す。例えば、最終段のＮＡＮＤ回路ｂＮは反転回路ｂＮ、ＩＮＶ回路ｂ３は反転回路ｂ３ともいう。
【００７７】
初段のＮＡＮＤ回路ｂ１の一方の入力端子には、最終段のＮＡＮＤ回路ｂＮの出力信号が入力される。これにより、パルス周回回路４１０内では、予め設定された段数の反転回路がリング状に接続されることとなる。また、ＮＡＮＤ回路ｂ１の他方の入力端子には、パルス信号ＳｔａｒｔＰが入力されている。このＮＡＮＤ回路ｂ１は、パルス信号ＳｔａｒｔＰを周回動作させ、Ａ／Ｄ変換回路４００によるＡ／Ｄ変換を開始するための起動用反転回路となっている。
【００７８】
最終段のＮＡＮＤ回路ｂＮの一方の入力端子には、前段のＩＮＶ回路ｂＮ−１の出力信号が入力される。また、ＮＡＮＤ回路ｂＮの他方の入力端子には、スイッチＳＷｎから出力された２段前のＩＮＶ回路ｂ３〜ｂＮ−３の出力信号のいずれか１つの出力信号が入力される。これにより、パルス周回回路４１０が発振するように構成されることとなる。また、最終段のＮＡＮＤ回路ｂＮの出力信号は、初段のＮＡＮＤ回路ｂ１の一方の入力端子に入力されるとともにカウンタ２０に出力される。これにより、カウンタ２０によって、パルス信号ＳｔａｒｔＰが予め設定された段数のパルス周回回路４１０を周回した周回数をカウントすることができる。
【００７９】
ＩＮＶ回路ｂ２〜ｂＮ−１のそれぞれの入力端子には、前段のＮＡＮＤ回路ｂ１または前段のＩＮＶ回路ｂ２〜ｂＮ−２の出力信号が、スイッチＳＷ１〜ＳＷｎを介して、または直接入力されている。より具体的には、パルス周回回路４１０内の偶数番目に位置するＩＮＶ回路ｂ２，ｂ４，ｂ６，・・・ＩＮＶ回路ｂＮ−４，ｂＮ−２の入力端子には、前段のＮＡＮＤ回路ｂ１または前段のＩＮＶ回路ｂ３，ｂ５，・・・ＩＮＶ回路ｂＮ−５，ｂＮ−３の出力信号がスイッチＳＷ１〜ＳＷｎを介して入力されている。また、パルス周回回路４１０内の奇数番目に位置するＩＮＶ回路ｂ３，ｂ５，・・・ＩＮＶ回路ｂＮ−５，ｂＮ−３，ｂＮ−１の入力端子には、前段のＩＮＶ回路ｂ２，ｂ４，・・・ＩＮＶ回路ｂＮ−６，ｂＮ−４，ｂＮ−２の出力信号が直接入力されている。また、パルス周回回路４１０内の奇数番目に位置するＩＮＶ回路ｂ３，ｂ５，・・・ＩＮＶ回路ｂＮ−５，ｂＮ−３の出力信号は、スイッチＳＷ１〜ＳＷｎにそれぞれ出力されている。
【００８０】
パルス周回回路４１０内の反転回路ｂ１〜ｂＮには、それぞれの電源電圧として、Ａ／Ｄ変換の対象となるアナログ入力電圧Ｖｉｎが印加されている。反転回路ｂ１〜ｂＮのそれぞれは、アナログ入力電圧Ｖｉｎの電圧値の大きさに応じた伝播遅延時間で、入力された信号を伝播させる。
【００８１】
セレクタ４８０は、制御部２００から入力された制御信号Ｓｅｌに応じて、パルス周回回路４１０内の反転回路の段数を変更するための制御信号（以下、「切り替え信号」という）を、スイッチＳＷ１〜ＳＷｎのそれぞれに出力する。
スイッチＳＷ１〜ＳＷｎは、セレクタ４８０から入力された切り替え信号に応じて、後段の反転回路に入力する前段の反転回路からの出力信号を選択する。
【００８２】
ここで、パルス周回回路４１０内の反転回路の段数を変更する方法について説明する。パルス周回回路４１０内の反転回路の段数は、セレクタ４８０から入力された切り替え信号に応じて、スイッチＳＷ１〜ＳＷｎが、接続された後段の反転回路に出力する出力信号を選択することによって変更することができる。セレクタ４８０には、図６に示したように、スイッチＳＷ１〜ＳＷｎ−１を介して、反転回路ｂ１を除く奇数段ごとの反転回路ｂ３，ｂ５，・・・反転回路ｂＮ−５，ｂＮ−３からの出力信号が入力されている。セレクタ４８０は、制御部２００から入力された制御信号Ｓｅｌに応じて、入力された反転回路の出力信号の中から１つの出力信号を選択し、選択した出力信号を、スイッチＳＷ２〜ＳＷｎを介して、反転回路ｂ２を除く偶数番目に位置する反転回路ｂ４，ｂ６，・・・反転回路ｂＮ−４，ｂＮ−２に入力する。
【００８３】
例えば、パルス周回回路４１０に備えた全ての反転回路を使用した最大の段数のパルス周回回路を構成する場合には、セレクタ４８０は、スイッチＳＷ１〜ＳＷｎのそれぞれが、反転回路ｂ３，ｂ５，・・・反転回路ｂＮ−５，ｂＮ−３からの出力信号を、反転回路ｂ４，ｂ６，・・・反転回路ｂＮ−４，ｂＮ−２に入力するような切り替え信号を出力する。また、例えば、パルス周回回路４１０に備えた反転回路ｂ１〜ｂ３および反転回路ｂＮ−２〜ｂＮのみを使用した最小の段数のパルス周回回路を構成する場合には、セレクタ４８０は、スイッチＳＷ１を介して入力された反転回路ｂ３からの出力信号を、スイッチＳＷｎを介して反転回路ｂＮ−２に入力するような切り替え信号を出力する。
【００８４】
また、例えば、パルス周回回路４１０に備えた反転回路ｂ１〜ｂ３、反転回路ｂ６〜ｂＮ−５および反転回路ｂＮ−２〜ｂＮのみを使用したパルス周回回路を構成することもできる。この場合には、セレクタ４８０は、スイッチＳＷ１を介して入力された反転回路ｂ３からの出力信号を、スイッチＳＷ２を介して反転回路ｂ６に入力し、スイッチＳＷｎ−１を介して入力された反転回路ｂＮ−５からの出力信号を、スイッチＳＷｎを介して反転回路ｂＮ−２に入力するような切り替え信号を出力する。
【００８５】
なお、同じ段数のパルス周回回路４１０を構成する場合でも、パルス周回回路４１０内の反転回路の段数の構成方法には、複数の方法がある。例えば、図６に示した１２段のパルス周回回路４１０を、１０段のパルス周回回路４１０に変更する場合においても、例えば、以下のような方法がある。１０段のパルス周回回路４１０を実現する第１の方法は、パルス周回回路４１０に備えた反転回路ｂ１〜ｂ３および反転回路ｂ６〜ｂＮを使用する方法である。この場合には、セレクタ４８０は、スイッチＳＷ１を介して入力された反転回路ｂ３からの出力信号を、スイッチＳＷ２を介して反転回路ｂ６に入力するような切り替え信号を出力する。また、１０段のパルス周回回路４１０を実現する第２の方法は、パルス周回回路４１０に備えた反転回路ｂ１〜ｂＮ−５および反転回路ｂＮ−２〜ｂＮを使用する方法である。この場合には、セレクタ４８０は、スイッチＳＷｎ−１を介して入力された反転回路ｂＮ−５からの出力信号を、スイッチＳＷｎを介して反転回路ｂＮ−２に入力するような切り替え信号を出力する。
【００８６】
このように、制御部２００から入力された制御信号Ｓｅｌに応じて、セレクタ４８０が、スイッチＳＷ１〜ＳＷｎを制御することによって、パルス周回回路４１０内の反転回路の段数を自由に変更することができる。なお、図６に示したように、スイッチＳＷ１は、反転回路ｂ４に出力する前段の反転回路からの出力信号を選択せず、接続された反転回路ｂ３からの出力信号を、反転回路ｂ４およびセレクタ４８０に出力するのみである。また、スイッチＳＷｎは、接続された反転回路ｂＮ−３からの出力信号を、セレクタ４８０に出力しない。
【００８７】
なお、パルス周回回路４１０において奇数段ごとの反転回路の出力信号の中から選択した出力信号を、後段の反転回路の出力信号として選択する理由は、パルス周回回路４１０が発振するためには反転回路の段数が偶数であることが必要であるためである。すなわち、パルス周回回路４１０においては、反転回路ｂＮ−２〜ｂＮの３段の反転回路によってパルス周回回路４１０が発振するように構成され、２つのＩＮＶ回路で構成された最小単位反転回路ごとに反転回路の段数を制御している。このことにより、反転回路ｂＮ−２〜ｂＮの３つの反転回路を除いた残りの奇数個の反転回路を、最小単位反転回路（偶数個）ごとに制御することとなるため、制御する反転回路は奇数段ごととなる。
【００８８】
なお、セレクタ４８０は、スイッチＳＷ１〜ＳＷｎの制御によって使用されないこととなった反転回路には、例えば、“Ｈｉｇｈ”レベルまたは“Ｌｏｗ”レベルの信号を入力するように、前段のスイッチＳＷ１〜ＳＷｎ−１を制御する。これは、使用されない反転回路の出力信号が不定の値とならないようにするためである。例えば、パルス周回回路４１０に備えた反転回路ｂ１〜ｂ３、反転回路ｂ６〜ｂＮ−５および反転回路ｂＮ−２〜ｂＮのみを使用したパルス周回回路を構成する例では、反転回路ｂ４、ｂ５、ｂＮ−４、およびｂＮ−３が使用されないこととなった反転回路である。この場合、セレクタ４８０は、スイッチＳＷ１が反転回路ｂ４の入力端子に、スイッチＳＷｎ−１が反転回路ｂＮ−４の入力端子に、それぞれ“Ｈｉｇｈ”レベルまたは“Ｌｏｗ”レベルの信号を入力するように制御する。
【００８９】
ラッチ４３０は、パルス周回回路４１０内の反転回路ｂ１〜ｂＮの出力端子を検出し、それぞれの出力信号を、ＣＬＫ信号ＣＫｓの立ち上がりのタイミングで保持する。ラッチ４３０が保持した反転回路ｂ１〜ｂＮの出力信号は、パルス周回回路４１０内を周回したパルス信号ＳｔａｒｔＰの位置を表す情報としてエンコーダ４５０に出力される。
【００９０】
エンコーダ４５０は、制御部２００から入力された制御信号Ｓｅｌに基づいて、ラッチ４３０から入力されたパルス信号ＳｔａｒｔＰの位置の情報から有効な情報を選択して、デジタルデータを生成する。
【００９１】
ラッチ６０は、ラッチ４０から入力されたデジタルデータの上位ビットと、エンコーダ４５０から入力されたデジタルデータの下位ビットとを、ＣＬＫ信号ＣＫｓの立ち上がりに同期したタイミングで保持する。
【００９２】
演算器７０は、ラッチ４０から入力されたデジタルデータの上位ビットと、エンコーダ４５０から入力されたデジタルデータの下位ビットとを、現在Ａ／Ｄ変換したデジタルデータとし、前にＡ／Ｄ変換したデジタルデータとの差分演算を行った結果を、Ａ／Ｄ変換回路４００が入力されたアナログ信号ＶｉｎをＡ／Ｄ変換したデジタルデータＤＴとして出力する。
【００９３】
上記に述べたように、本第３の実施形態のＡ／Ｄ変換装置３では、パルス周回回路４１０内の反転回路の段数を、Ａ／Ｄ変換回路４００を使用する状況に応じて自由に変更することができる。これにより、第１の実施形態のＡ／Ｄ変換装置１および第２の実施形態のＡ／Ｄ変換装置２と同様に、温度変化の影響を低減したデジタルデータＤＴを出力することができる。
【００９４】
なお、Ａ／Ｄ変換回路４００においても、Ａ／Ｄ変換回路１００と同様に、デジタルデータＤＴの精度は、パルス周回回路４１０内の反転回路の段数の多い方が良くなる。また、パルス周回回路４１０内の反転回路の初期値の段数を、パルス周回回路４１０に備えた反転回路の最大の段数Ｎの中心位置にしておくことによって、反転回路の段数を増減することができる段数を最大にすることができる。
【００９５】
上記に述べたとおり、本発明を実施するための形態によれば、Ａ／Ｄ変換装置を使用する状況に応じて、Ａ／Ｄ変換回路に備えたパルス周回回路内の反転回路の段数を、任意のタイミングで自由に変更することができる。これにより、Ａ／Ｄ変換装置を使用する環境の温度変化に対応して、パルス周回回路内の反転回路の段数を変更することができ、温度変化に影響されない安定したデジタルデータを得ることができる。
【００９６】
また、本発明を実施するための形態では、従来のＡ／Ｄ変換回路のように、発振周波数を制御して温度変化に対応するのではなく、パルス周回回路内の反転回路の段数を変更することによって、温度変化が起こった場合においても、一定のサンプリング周期（Ａ／Ｄ変換時間）でＡ／Ｄ変換を行うことができる。このため、Ａ／Ｄ変換装置を使用する環境の温度が変化した場合においても、従来のＡ／Ｄ変換回路のように消費電力が増加することなく、温度変化の影響を低減した正確なデジタルデータを出力することができる。
【００９７】
また、本発明を実施するための形態によれば、パルス周回回路内の反転回路の段数を、任意の段数に自由に変更することができるため、温度変化以外の要因においても、パルス周回回路内の反転回路の段数を変更することによって、Ａ／Ｄ変換装置の使用環境の自由度を向上させることができる。すなわち、本実施形態においては、Ａ／Ｄ変換装置の使用環境における温度の変化に対応してパルス周回回路内の反転回路の段数を変更する場合の例について説明したが、パルス周回回路内の反転回路の段数を変更する要因は、本発明を実施するための形態に限定されるものではない。例えば、Ａ／Ｄ変換回路がＡ／Ｄ変換することができるアナログ入力電圧の電圧範囲が狭く（アナログ入力電圧の最大値が小さく）なった場合において、出力されるデジタルデータの値を大きくさせる目的のため、パルス周回回路内の反転回路の段数を少なくすることもできる。これは、アナログ入力電圧の電圧範囲の要因に対応した場合の一例である。
【００９８】
なお、本実施形態においては、制御部をＡ／Ｄ変換装置の内部に備える構成の例について説明したが、制御部の配置は、本発明を実施するための形態に限定されるものではない。例えば、制御部をＡ／Ｄ変換装置の外部に備える構成とすることもできる。
【００９９】
また、第１の実施形態および第２の実施形態においては、Ａ／Ｄ変換回路に備えたパルス周回回路内の反転回路の段数が奇数である場合の例について説明し、第３の実施形態においては、Ａ／Ｄ変換回路に備えたパルス周回回路内の反転回路の段数が偶数である場合の例について説明したが、パルス周回回路内の反転回路の段数は、本発明を実施するための形態に限定されるものではない。すなわち、パルス周回回路内の反転回路の段数が偶数である場合も、奇数である場合も、本発明を実施するための形態と同様に考えることによって、それぞれ対応することができる。
【０１００】
以上、本発明の実施形態について、図面を参照して説明してきたが、具体的な構成はこの実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲においての種々の変更も含まれる。
【符号の説明】
【０１０１】
１，２，３・・・Ａ／Ｄ変換装置
１００・・・Ａ／Ｄ変換回路（Ａ／Ｄ変換装置）
１０・・・パルス周回回路
ａ１・・・ＮＡＮＤ回路（反転回路）
ａ２，ａ３，ａ４，ａＮ−２，ａＮ−１，ａＮ・・・ＩＮＶ回路（反転回路）
２０・・・カウンタ（カウンタ部）
３０・・・ラッチ
４０・・・ラッチ
５０・・・エンコーダ
６０・・・ラッチ
７０・・・演算器
８０・・・セレクタ（切り替え部）
２００・・・制御部
２０１・・・レジスタ（検出部）
２０２・・・比較器（検出部）
２０３・・・信号生成回路（制御部）
３００・・・セレクタ（検出部）
２１０・・・制御部
２１１・・・温度検出部（検出部）
２１２・・・信号生成回路（制御部）
４００・・・Ａ／Ｄ変換回路（Ａ／Ｄ変換装置）
４１０・・・パルス周回回路
４３０・・・ラッチ
４５０・・・エンコーダ
ｂ１，ｂＮ・・・ＮＡＮＤ回路（反転回路）
ｂ２，ｂ３，ｂ４，ｂ５，ｂ６，ｂＮ−５，ｂＮ−４，ｂＮ−３，ｂＮ−２，ｂＮ−１・・・ＩＮＶ回路（反転回路）
ＳＷ１，ＳＷ２，ＳＷｎ−１，ＳＷｎ・・・スイッチ
４８０・・・セレクタ（切り替え部）
【図１】
2012100161.tif 000003
【図２】
2012100161.tif 000004
【図３】
2012100161.tif 000005
【図４】
2012100161.tif 000006
【図５】
2012100161.tif 000007
【図６】
2012100161.tif 000008