(57)【要約】【課題】高機能化に伴う製造コストの増大及びシステム全体の通信速度の低下を抑制すること。【解決手段】通信装置１００は、通信Ａと通信Ｂの複数の通信方式により通信可能である。外部メモリ１０８は、各通信方式における通信を制御するために使用される制御データを通信方式毎に格納する。内蔵メモリ１０６は、外部メモリ１０８よりも高速に制御データの読み書きが可能である。ＣＰＵ１０５は、使用する通信方式の制御データを外部メモリ１０８より読み出して内蔵メモリ１０６に格納することを指示するとともに、使用する通信方式を切り替える際に、内蔵メモリ１０６に格納されている切り替え前の通信方式の制御データを、外部メモリ１０８に格納されている切り替え後の通信方式の制御データに入れ替えることを指示する。【選択図】図１
2012190143.tif 000002
【特許請求の範囲】
【請求項１】
複数の通信方式により通信可能な通信装置であって、
各通信方式における通信を制御するために使用される制御データを通信方式毎に格納する第１の格納手段と、
前記第１の格納手段よりも高速に前記制御データの読み書きが可能な第２の格納手段と、
使用する通信方式の前記制御データを前記第１の格納手段より読み出して前記第２の格納手段に格納するとともに、使用する通信方式を切り替える際に、前記第２の格納手段に格納されている切り替え前の通信方式の前記制御データを、前記第１の格納手段に格納されている切り替え後の通信方式の前記制御データに入れ替える制御手段と、
前記第２の格納手段に格納した前記制御データにより制御可能な通信方式で通信を行う通信手段と、
を具備する通信装置。
【請求項２】
前記第１の格納手段は、前記制御データに加えて、複数の通信方式において共用する共通機能データを格納し、
前記制御手段は、使用する通信方式の前記共通機能データを前記第１の格納手段より読み出して前記第２の格納手段に格納するとともに、使用する通信方式を切り替える際に、切り替え前後の通信方式で共用する前記共通機能データの入れ替えを行わない請求項１記載の通信装置。
【請求項３】
前記制御手段は、使用する通信方式を切り替える際に、前記第１の格納手段に格納されている切り替え前の通信方式の前記制御データを、前記第２の格納手段に格納されている切り替え前の通信方式の前記制御データに更新する請求項１記載の通信装置。
【請求項４】
前記制御手段は、前記切り替え前の通信方式の前記制御データを格納する前記第２の格納手段の格納領域と異なる格納領域に、前記切り替え後の通信方式の前記制御データを格納する請求項１記載の通信装置。
【請求項５】
複数の通信方式により通信可能な通信装置におけるデータ交換方法であって、
各通信方式における通信を制御するために使用される制御データを通信方式毎に格納する第１の格納手段より、使用する通信方式の前記制御データを読み出すステップと、
前記第１の格納手段よりも高速に前記制御データの読み書きが可能な第２の格納手段に、前記第１の格納手段から読み出した前記制御データを格納するステップと、
使用する通信方式を切り替える際に、前記第２の格納手段に記憶する切り替え前の通信方式の前記制御データを、前記第１の格納手段に記憶する切り替え後の通信方式の前記制御データに入れ替えるステップと、
を具備するデータ交換方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信装置及びデータ交換方法に関し、特に複数の通信方式により通信する通信装置及びデータ交換方法に関する。
【背景技術】
【０００２】
従来、通信機器における通信高速化手法として、ＣＰＵに近接する内蔵メモリを活用する実装が一般的である（例えば、特許文献１）。この手法によれば、高速化したい特定の通信制御プログラムや処理データをＣＰＵに近接する内蔵メモリに格納し、メモリアクセスの時間ロスを最小化することで高速化を図ることができる。また、この手法は、ＣＰＵに近接する内蔵メモリを設ける点で、命令キャッシュやデータキャッシュに近い技術である。しかしながら、この手法は、設計者が用途を固定し、一般的には静的にアドレスを割り付ける点で命令キャッシュやデータキャッシュとは異なる。
【０００３】
また、昨今の通信機器の高機能化に応じて、無線ＬＡＮ、ＧＳＭ、ＵＭＴＳ及びＬＴＥなどの複数の通信方式に適用可能な通信機器が一般的となりつつある。このような高機能化の通信機器では、内蔵メモリに格納するプログラムやデータは、対応する通信方式の数に応じて増加する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−１９５２６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の機器においては、内蔵メモリはＣＰＵと同じＬＳＩに搭載されるため、内蔵メモリに格納するプログラムやデータの増加に伴って、ＬＳＩの製造コストが増大するという問題がある。また、従来の機器においては、内蔵メモリに格納するプログラムやデータの増加に伴って内蔵メモリの容量が増加し、システム全体の通信速度の低下を招くという問題がある。
【０００６】
本発明の目的は、高機能化に伴う製造コストの増大及びシステム全体の通信速度の低下を抑制することができる通信装置及びデータ交換方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明の通信装置は、複数の通信方式により通信可能な通信装置であって、各通信方式における通信を制御するために使用される制御データを通信方式毎に格納する第１の格納手段と、前記第１の格納手段よりも高速に前記制御データの読み書きが可能な第２の格納手段と、使用する通信方式の前記制御データを前記第１の格納手段より読み出して前記第２の格納手段に格納するとともに、使用する通信方式を切り替える際に、前記第２の格納手段に格納されている切り替え前の通信方式の前記制御データを、前記第１の格納手段に格納されている切り替え後の通信方式の前記制御データに入れ替える制御手段と、前記第２の格納手段に格納した前記制御データにより制御可能な通信方式で通信を行う通信手段と、を具備する構成を採る。
【０００８】
本発明のデータ交換方法は、複数の通信方式により通信可能な通信装置におけるデータ交換方法であって、各通信方式における通信を制御するために使用される制御データを通信方式毎に格納する第１の格納手段より、使用する通信方式の前記制御データを読み出すステップと、前記第１の格納手段よりも高速に前記制御データの読み書きが可能な第２の格納手段に、前記第１の格納手段から読み出した前記制御データを格納するステップと、使用する通信方式を切り替える際に、前記第２の格納手段に記憶する切り替え前の通信方式の前記制御データを、前記第１の格納手段に記憶する切り替え後の通信方式の前記制御データに入れ替えるステップと、を具備するようにした。
【発明の効果】
【０００９】
本発明によれば、高機能化に伴う製造コストの増大及びシステム全体の通信速度の低下を抑制することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態に係る通信装置の構成を示すブロック図
【図２】本発明の実施の形態に係る通信装置の動作を示すシーケンス図
【図３】本発明の実施の形態に係る通信装置の動作環境を示す図
【図４】本発明の実施の形態における通信Ａを使用する場合における内蔵メモリ及び外部メモリを使い分ける方法を説明する図
【図５】本発明の実施の形態における通信Ｂを使用する場合における内蔵メモリ及び外部メモリを使い分ける方法を説明する図
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００１２】
（実施の形態）
図１は、本発明の実施の形態に係る通信装置１００の構成を示すブロック図である。通信装置１００は、例えば携帯電話等の通信端末装置である。なお、図１では、２種類の通信方式（通信Ａ及び通信Ｂ）に対応する通信装置１００について説明する。
【００１３】
図１では、ＬＳＩ１５０は、通信Ａ制御部１０３と、通信Ｂ制御部１０４と、ＣＰＵ１０５と、内蔵メモリ１０６と、外部メモリ制御部１０７とを含む。
【００１４】
通信Ａ接続部１０１は、通信Ａ制御部１０３の制御に従って、通信Ａの通信方式により通信相手と接続して通信を行う。
【００１５】
通信Ｂ接続部１０２は、通信Ｂ制御部１０４の制御に従って、通信Ｂの通信方式により通信相手と接続して通信を行う。
【００１６】
通信Ａ制御部１０３は、ＣＰＵ１０５の指示に従って、通信Ａ接続部１０１の制御を行う。具体的には、通信Ａ制御部１０３は、内蔵メモリ１０６に格納されている通信Ａのデータまたはプログラムを使用して、通信Ａにおける通信を制御する。ここで、通信Ａのデータ及びプログラムには、通信Ａの制御データ及び通信Ａの制御プログラムに加えて、通信Ａと通信Ｂとで共用する共通機能データ及び共通機能プログラムを含む。また、通信Ａの制御データは、通信Ａによる通信を制御するために使用される。
【００１７】
通信Ｂ制御部１０４は、ＣＰＵ１０５の指示に従って、通信Ｂ接続部１０２の制御を行う。具体的には、通信Ｂ制御部１０４は、内蔵メモリ１０６に格納されている通信Ｂのデータまたはプログラムを使用して、通信Ｂにおける通信を制御する。ここで、通信Ｂのデータ及びプログラムには、通信Ｂの制御データ及び通信Ｂの制御プログラムに加えて、通信Ａと通信Ｂとで共用する共通機能データ及び共通機能プログラムを含む。また、通信Ｂの制御データは、通信Ｂによる通信を制御するために使用される。
【００１８】
ＣＰＵ１０５は、通信Ａ制御部１０３に対して、通信Ａ接続部１０１を制御することを指示する。また、ＣＰＵ１０５は、通信Ｂ制御部１０４に対して、通信Ｂ接続部１０２を制御することを指示する。また、ＣＰＵ１０５は、外部メモリ制御部１０７に対して、外部メモリ１０８へのデータ若しくはプログラムの格納、または外部メモリ１０８からのデータ若しくはプログラムの読み出しを指示する。
【００１９】
具体的には、ＣＰＵ１０５は、使用する通信方式のデータまたはプログラムを外部メモリ１０８から読み出すことを外部メモリ制御部１０７に指示する。また、ＣＰＵ１０５は、使用する通信方式を切り替える際に、切り替え前の通信方式のデータを内蔵メモリ１０６から読み出して外部メモリ１０８に格納することを、外部メモリ制御部１０７に指示する。また、ＣＰＵ１０５は、使用する通信方式を切り替える際に、切り替え後の通信方式のデータを外部メモリ１０８から読み出して内蔵メモリ１０６へ格納することを、外部メモリ制御部１０７に指示する。即ち、ＣＰＵ１０５は、使用する通信方式を切り替える際に、内蔵メモリ１０６に格納するデータを入れ替えるとともに、内蔵メモリ１０６と外部メモリ１０８との間でデータ交換する制御を行う。
【００２０】
内蔵メモリ１０６は、ＣＰＵ１０５に近接するメモリであり、外部メモリ制御部１０７により外部メモリ１０８から読み出されたデータまたはプログラムを格納する。また、内蔵メモリ１０６は、外部メモリ１０８よりも高速にデータまたはプログラムを読み書きすることができる。
【００２１】
外部メモリ制御部１０７は、ＣＰＵ１０５の指示に従って、外部メモリ１０８に格納されているデータまたはプログラムを外部メモリ１０８から読み出して内蔵メモリ１０６に格納する。また、外部メモリ制御部１０７は、ＣＰＵ１０５の指示に従って、内蔵メモリ１０６に格納されているデータを外部メモリ１０８に格納する。これにより、外部メモリ１０８に格納されているデータが更新される。
【００２２】
外部メモリ１０８は、ＬＳＩ１５０の外部に接続されたメモリであり、通信Ａ及び通信Ｂで使用するデータ及びプログラムを通信方式毎に格納する。
【００２３】
次に、通信装置１００の動作について、図２を用いて説明する。図２は、通信装置１００の動作を示すシーケンス図である。
【００２４】
ＣＰＵ１０５は、ソフトウェア機能として、通信選択制御機能１６０と、通信アプリケーション１７０と、内蔵メモリ制御機能１８０とを有する。従って、図２では、ＣＰＵ１０５については、上記の機能毎に動作を説明する。なお、図２において、図１と同一構成である部分には同一の符号を付している。
【００２５】
また、図２では、図３に示すような移動通信を想定する。図３は、通信装置１００の動作環境を示す図である。図３において、Ｙ１からＹ２に至る破線、及びＹ２からＹ３に至る波線は、通信装置１００の移動方向を示している。以下においては、通信装置１００が、通信Ａの無線領域３０１から、通信Ｂの無線領域３０２に移動しながら、何らかの通信アプリケーションを実施している状況を想定して説明する。
【００２６】
図２より、まず、通信装置１００が図３に示す通信Ａの無線領域３０１に居る期間は、ＣＰＵ１０５の通信アプリケーション１７０は、通信Ａ接続部１０１（図２において図示省略）及び通信Ａ制御部１０３を介して通信データを受信して動作する（ステップＳＴ２０１）。
【００２７】
次に、ＣＰＵ１０５は、通信アプリケーション１７０における通信アプリケーション実行の際に（ステップＳＴ２０２）、内蔵メモリ１０６を用いて通信制御動作を実行する（ステップＳＴ２０３）。また、ＣＰＵ１０５は、通信アプリケーション１７０における通信アプリケーション実行の際に（ステップＳＴ２０２）、外部メモリ１０８を用いて、通信制御に関係しないアプリケーション動作を実施する（ステップＳＴ２０４）。なお、通信アプリケーション実行の際における、内蔵メモリ１０６と外部メモリ１０８との使い分けについては後述する。
【００２８】
また、通信Ａ制御部１０３は、通信状態通知をＣＰＵ１０５に通知する（ステップＳＴ２０５）。
【００２９】
また、通信Ｂ制御部１０４は、通信状態通知をＣＰＵ１０５に通知する（ステップＳＴ２０６）。ＣＰＵ１０５は、これらの通知を受けた後、通信選択制御機能１６０を用いて通信Ａ及び通信Ｂの電波状態等を把握する。
【００３０】
ＣＰＵ１０５は、通信装置１００が移動を継続して図３に示すＹ２の位置に到達した際に、通信選択制御機能１６０を用いて、収集した各種情報から通信路を切り替えるべきとの判断を行う（ステップＳＴ２０７）。
【００３１】
次に、ＣＰＵ１０５は、これまで使用していた通信Ａ制御部１０３に対して、通信選択制御機能１６０を用いて通信停止制御を行う（ステップＳＴ２０８）。これにより、通信Ａ制御部１０３は、通信データを遮断する。
【００３２】
また、ＣＰＵ１０５は、通信選択制御機能１６０を用いて、内蔵メモリ制御機能１８０に対して、内蔵メモリ１０６の切り替え要求を通知する（ステップＳＴ２０９）。
【００３３】
次に、ＣＰＵ１０５は、内蔵メモリ制御機能１８０を用いて、内蔵メモリ１０６に格納されている制御データを外部メモリ１０８に書き戻す処理を行う（ステップＳＴ２１０）。
【００３４】
次に、ＣＰＵ１０５は、内蔵メモリ制御機能１８０を用いてデータ転送を行うことにより、内蔵メモリ１０６の書き換え処理を行う（ステップＳＴ２１１）。なお、この書き換え処理については後述する。
【００３５】
また、内蔵メモリ制御機能１８０は、ステップＳＴ２１１におけるデータ転送が完了した後、内蔵メモリ切り替え完了通知をＣＰＵ１０５に通知する（ステップＳＴ２１２）。また、ＣＰＵ１０５は、通信選択制御機能１６０を用いて、内蔵メモリ切り替え完了通知を受け取る。
【００３６】
次に、ＣＰＵ１０５は、通信選択制御機能１６０を用いて、通信Ｂ制御部１０４に対して通信開始制御を行う（ステップＳＴ２１３）。
【００３７】
次に、通信Ｂ制御部１０４は、通信Ｂ接続部１０２（図２において図示省略）を介して通信Ｂの通信データを受信する（ステップＳＴ２１４）。この動作は、通信装置１００が図３の通信Ｂの無線領域３０２を移動中に行う。
【００３８】
また、ＣＰＵ１０５は、通信アプリケーション１７０を用いて、通信データを受信しながら通信アプリケーションの実行を行う（ステップＳＴ２１５）。この際に、ＣＰＵ１０５は、内蔵メモリ１０６を用いて通信制御動作を実行する（ステップＳＴ２１６）。また、ＣＰＵ１０５は、外部メモリ１０８を用いて、通信制御に関係しないアプリケーション動作を実施する（ステップＳＴ２１７）。
【００３９】
次に、通信Ａを使用する場合における内蔵メモリ１０６及び外部メモリ１０８の使い分けについて、図４を用いて説明する。図４は、通信Ａを使用する場合における内蔵メモリ１０６及び外部メモリ１０８を使い分ける方法を説明する図である。なお、図４は、図２のステップＳＴ２０２〜ステップＳＴ２０４の処理を説明するものである。
【００４０】
図４は、ＣＰＵ１０５と、内蔵メモリ１０６と、外部メモリ１０８とを横並びに記載し、ＣＰＵ１０５が定義するアドレスマップを概念的に示したものである。また、図４において、Ｘ１からＸ２に至る波線は、アドレスマップのアドレス進行方向を示す。
【００４１】
外部メモリ１０８には、通信Ａ制御プログラム４０１と、通信Ａ制御データ４０２と、共通機能プログラム及びデータ４０３と、通信Ｂ制御プログラム４０４と、通信Ｂ制御データ４０５と、通信アプリケーションプログラム及びデータ４０６とが図４に示す順序で格納されている。
【００４２】
また、外部メモリ１０８のプログラム領域は、ＣＰＵ１０５が読み出しのみを行う領域である。また、外部メモリ１０８のデータ領域は、ＣＰＵ１０５が読み出し及び書き換えを行う領域である。また、外部メモリ１０８の共通機能領域は、通信Ａ制御時と通信Ｂ制御時とで、共用するプログラム及び共用するデータを格納する領域である。
【００４３】
図２のステップＳＴ２０２の通信アプリケーション実行では、外部メモリ１０８に格納されている通信Ａ制御プログラム４０１と、通信Ａ制御データ４０２と、共通機能プログラム＋データ４０３とは使用しない。その代わりに、外部メモリ１０８から読み出されて内蔵メモリ１０６に格納された通信Ａ制御プログラム４１１と、通信Ａ制御データ４１２と、共通機能プログラム＋データ４１３とが使用される。これは、通信Ａでの通信時に内蔵メモリ１０６を使用することにより、通信Ａの高速化を図るためである。
【００４４】
また、図２のステップＳＴ２１０の外部メモリ１０８へのデータ転送では、内蔵メモリ１０６から外部メモリ１０８にデータを書き戻す。この際、データを書き戻す方向は、図４において、通信Ａ制御データ４１２から通信Ａ制御データ４０２に向かう方向、及び共通機能プログラム＋データ４１３から共通機能プログラム＋データ４０３に向かう方向である。また、この際、プログラムの書き戻しは行わない。
【００４５】
次に、通信Ｂを使用する場合における内蔵メモリ１０６及び外部メモリ１０８の使い分けについて、図５を用いて説明する。図５は、通信Ｂを使用する場合における内蔵メモリ１０６及び外部メモリ１０８を使い分ける方法を説明する図である。なお、外部メモリ１０８に格納されている各種プログラム及びデータは、図４と同一であるので、その説明を省略する。
【００４６】
図５は図４と同様に、ＣＰＵ１０５が定義するアドレスマップを概念的に示したものである。また、Ｘ１からＸ２に至る波線は、アドレスマップのアドレス進行方向を示す。
【００４７】
図５が図４と異なる点は、内蔵メモリ１０６のアドレスマップ上の配置である。即ち、図５では、内蔵メモリ１０６は、通信Ｂに対応するために、共通機能プログラム＋データ４１３と、通信Ｂ制御データ４２４と、通信Ｂ制御プログラム４２５とを格納する。これらは、外部メモリ１０８に格納される共通機能プログラム＋データ４０３と、通信Ｂ制御プログラム４０４と、通信Ｂ制御データ４０５とを読み出して、それぞれ内蔵メモリ１０６に格納したものである。この内蔵メモリ１０６への格納は、図２のステップＳＴ２１１の内蔵メモリ１０６へのデータ転送により実施される。
【００４８】
ただし、共通機能プログラム＋データ４１３は、通信Ａと通信Ｂとで共用可能であるため、使用する通信方式を通信Ａから通信Ｂに切り替える際には、内蔵メモリ１０６に格納したままの状態であり、入れ替えられない。
【００４９】
また、図２のステップＳＴ２１５の通信アプリケーション実行では、外部メモリ１０８に格納される共通機能プログラム＋データ４０３と、通信Ｂ制御プログラム４０４と、通信Ｂ制御データ４０５とは使用しない。その代わりに、内蔵メモリ１０６に格納された共通機能プログラム＋データ４１３と、通信Ｂ制御データ４２４と、通信Ｂ制御プログラム４２５とを使用する。これは、通信Ａでの通信時と同様に、通信Ｂでの通信時においても、内蔵メモリ１０６を使用することにより、通信Ｂの高速化を図るためである。
【００５０】
また、図４と図５とを比較することにより明らかなように、通信Ａの制御データ及び制御プログラムを格納する内蔵メモリ１０６の領域と、通信Ｂの制御データ及び制御プログラムを格納する内蔵メモリ１０６の領域とは異なる。
【００５１】
このように、本実施の形態では、通信方式の切り替えに応じて、内蔵メモリに格納するプログラム及びデータを入れ替える。これにより、本実施の形態によれば、高機能化に伴う製造コストの増大及びシステム全体の速度低下を抑制することができるとともに、ＣＰＵの負荷の低減を図ることができる。
【００５２】
なお、本実施の形態において、通信Ａと通信Ｂの２種類の通信方式の間で切り替えを行ったが、本発明はこれに限らず、３種類以上の任意の種類の通信方式の間で切り替えを行うことができる。
【００５３】
また、本実施の形態において、ＣＰＵ、内蔵メモリ及び外部メモリを１つずつ設けたが、本発明はこれに限らず、ＣＰＵ、内蔵メモリ及び外部メモリの各々を任意の数だけ設けることができる。
【００５４】
また、内蔵メモリ及び外部メモリのアドレスについては、本実施の形態以外の割り付け方法も可能である。
【産業上の利用可能性】
【００５５】
本発明にかかる通信装置及びデータ交換方法は、特に複数の通信方式により通信するのに好適である。
【符号の説明】
【００５６】
１００  通信装置
１０１  通信Ａ接続部
１０２  通信Ｂ接続部
１０３  通信Ａ制御部
１０４  通信Ｂ制御部
１０５  ＣＰＵ
１０６  内蔵メモリ
１０７  外部メモリ制御部
１０８  外部メモリ
【図１】
2012190143.tif 000003
【図２】
2012190143.tif 000004
【図３】
2012190143.tif 000005
【図４】
2012190143.tif 000006
【図５】
2012190143.tif 000007