(57)【要約】【課題】画素データ転送クロック信号に混入するノイズによる影響を低減することが可能な画像形成装置およびプログラムを得る。【解決手段】本発明の一実施形態にかかる画像形成装置１では、エンジン制御部８０で生成したメモリ入力シフトクロックで動作してコントローラ制御部７０からの画像データと同じデータ列の信号を出力するＤ型フリップフロップ回路１１３を含む受信回路１１０を設けた。このため、通信線９０を介して送信される画素データクロック信号を使わずに済むため、画素データクロック信号にノイズが混入することによって通信不良が生じるのを、抑制することができる。【選択図】図８
2012000813.tif 000002
【特許請求の範囲】
【請求項１】
画像データと前記画像データの有効領域を示す画像データ有効領域信号とを出力する第一の制御部と、
メモリ入力シフトクロックを出力する第二の制御部と、
前記第一の制御部から通信線を介して前記画像データおよび前記画像データ有効領域信号を受け取って、前記画像データ有効領域信号が有効領域であることを示している状態で、前記画像データと同じデータ列の第一の信号を出力する第一の回路と、
前記第一の制御部から通信線を介して前記画像データ有効領域信号を受け取るとともに前記第二の制御部から前記メモリ入力シフトクロックを受け取って、前記画像データ有効領域信号が有効領域であることを示している状態で、前記メモリ入力シフトクロックと同じデータ列の第二の信号を出力する第二の回路と、
前記第二の信号をクロック入力信号として受け取るとともに前記第一の信号をＤ入力信号として受け取って、前記第二の信号がローレベルからハイレベルに変化したときに、前記第二の制御部に向けて前記Ｄ入力信号のデータを出力するＤ型フリップフロップ回路と、
を備えたことを特徴とする画像形成装置。
【請求項２】
前記画像データ有効領域信号のローレベルが前記有効領域を示し、
前記第一の回路は、前記画像データと前記画像データ有効領域信号との論理和をとる第一のＯＲゲート回路であり、
前記第二の回路は、前記メモリ入力シフトクロックと前記画像データ有効領域信号との論理和をとる第二のＯＲゲート回路であることを特徴とする請求項１に記載の画像形成装置。
【請求項３】
前記画像データの周期およびメモリ入力シフトクロックの周期を可変設定する周期設定制御部を備えたことを特徴とする請求項１または２に記載の画像形成装置。
【請求項４】
コンピュータに、
第一の制御部から画像データと前記画像データの有効領域を示す画像データ有効領域信号とを出力するステップ、
第二の制御部からメモリ入力シフトクロックを出力するステップ、
通信線を介して前記第一の制御部から前記画像データおよび前記画像データ有効領域信号を受け取って、前記画像データ有効領域信号が有効領域であることを示している状態で、前記画像データと同じデータ列の第一の信号を出力するステップ、
通信線を介して前記第一の制御部から前記画像データ有効領域信号を受け取るとともに前記第二の制御部から前記メモリ入力シフトクロックを受け取って、前記画像データ有効領域信号が有効領域であることを示している状態で、前記メモリ入力シフトクロックと同じデータ列の第二の信号を出力するステップ、および、
前記第一の信号および前記第二の信号を受け取って、前記第二の信号がローレベルからハイレベルに変化したときに、前記第一の信号のデータを前記第二の制御部に向けて出力するステップ、
を実行させるプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像形成装置およびプログラムに関する。
【背景技術】
【０００２】
従来、画像形成装置の内部で、第一の制御部から通信線を介して第二の制御部へ画像データが送信される際に、画像データに含まれる画像データの有効領域の判別をより容易に行うことを可能にする画像形成装置が知られている（例えば特許文献１）。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
しかしながら、特許文献１の画像形成装置では、第一の制御部から第二の制御部へ、画像データとともに画素データ転送クロック信号が送信されているため、画素データ転送クロック信号にノイズが混入した際には、画像データを精度良く受信しにくくなるという問題があった。
【０００４】
そこで、本発明は、画素データ転送クロック信号に混入するノイズによる影響を低減することが可能な画像形成装置およびプログラムを得ることを目的の一つとする。
【課題を解決するための手段】
【０００５】
本発明は、画像データと前記画像データの有効領域を示す画像データ有効領域信号とを出力する第一の制御部と、メモリ入力シフトクロックを出力する第二の制御部と、前記第一の制御部から通信線を介して前記画像データおよび前記画像データ有効領域信号を受け取って、前記画像データ有効領域信号が有効領域であることを示している状態で、前記画像データと同じデータ列の第一の信号を出力する第一の回路と、前記第一の制御部から通信線を介して前記画像データ有効領域信号を受け取るとともに前記第二の制御部から前記メモリ入力シフトクロックを受け取って、前記画像データ有効領域信号が有効領域であることを示している状態で、前記メモリ入力シフトクロックと同じデータ列の第二の信号を出力する第二の回路と、前記第二の信号をクロック入力信号として受け取るとともに前記第一の信号をＤ入力信号として受け取って、前記第二の信号がローレベルからハイレベルに変化したときに、前記第二の制御部に向けて前記Ｄ入力信号のデータを出力するＤ型フリップフロップ回路と、を備えたことを特徴の一つとする。
【発明の効果】
【０００６】
本発明によれば、第一の制御部から第二の制御部へ画素データ転送クロック信号を送信せずに済むため、当該画素データ転送クロック信号にノイズが混入することによって影響が生じるのを回避することができる。
【図面の簡単な説明】
【０００７】
【図１】図１は、本発明の一実施形態にかかる画像形成装置の全体構成を示す概略図である。
【図２】図２は、本発明の一実施形態にかかる画像形成装置の露光器の内部の概略構成を示す平面図である。
【図３】図３は、本発明の一実施形態にかかる露光器に含まれるポリゴンモータおよびポリゴンミラーの側面図である。
【図４】図４は、本発明の一実施形態にかかる画像形成装置の操作表示部の概略構成を示す平面図である。
【図５】図５は、本発明の一実施形態にかかる画像形成装置の制御部の概略構成を示すブロック図である。
【図６】図６は、本発明の一実施形態にかかる画像形成装置のコントローラ制御部で画像データを処理する回路構成を示すブロック図である。
【図７】図７は、図６の回路から出力されるデータを例示する説明図である。
【図８】図８は、本発明の一実施形態にかかる画像形成装置に含まれる受信回路の概略構成を示す図である。
【図９】図９は、本発明の一実施形態にかかる画像形成装置の各部の信号のタイミングチャートを示す図である。
【発明を実施するための形態】
【０００８】
以下、本発明の好適な実施形態について図面を参照しながら詳細に説明する。
【０００９】
図１に示すように、本実施形態にかかる画像形成装置１は、転写ベルト１０に沿ってブラック（Ｂｋ），マゼンダ（Ｍ），シアン（Ｃ），イエロー（Ｙ）の各色の電子写真プロセス部としてのオールインワンカートリッジ（以下、単にカートリッジと称する）１１Ｂｋ，１１Ｍ，１１Ｃ，１１Ｙが並べられた、所謂タンデムタイプの画像形成装置として構成されている。
【００１０】
無端状の転写ベルト１０は、図１中の反時計回りに回転する。転写ベルト１０の外周面に対向して、複数のカートリッジ１１Ｂｋ，１１Ｍ，１１Ｃ，１１Ｙが、転写ベルト１０の回転方向の上流側から順に配列されている。カートリッジ１１Ｂｋはブラックの画像を形成し、カートリッジ１１Ｍはマゼンダの画像を形成し、カートリッジ１１Ｃはシアンの画像を形成し、カートリッジ１１Ｙはイエローの画像を形成する。なお、これら複数のカートリッジ１１Ｂｋ，１１Ｍ，１１Ｃ，１１Ｙは、形成するトナー画像の色が異なるものの、それらの内部構成は同じである。よって、以下では、複数のカートリッジ１１Ｂｋ，１１Ｍ，１１Ｃ，１１Ｙで共通の部分については、主としてカートリッジ１１Ｂｋについて説明し、共通部分には共通の符号を付与し、他のカートリッジ１１Ｍ，１１Ｃ，１１Ｙについての詳細な説明は割愛する。
【００１１】
転写ベルト１０は、回転駆動される主動ローラとしての２次転写駆動ローラ２０、および従動ローラとしての転写ベルトテンションローラ２１に巻回されている。２次転写駆動ローラ２０は、駆動モータ（図示せず）によって回転駆動される。駆動モータ、２次転写駆動ローラ２０、および転写ベルトテンションローラ２１は、転写ベルト１０を回転させる輪転機構（移動機構）に相当する。また、本実施形態では、トナーマークセンサ２２、および転写ベルトクリーナ２３が、転写ベルト１０の外周面に対向して設けられている。
【００１２】
カートリッジ１１Ｂｋは、パドル１２Ｂｋや、感光体１６Ｂｋ、帯電器１７Ｂｋ、露光器１９、現像器１４Ｂｋ、供給ローラ１３Ｂｋ、現像ブレード１５Ｂｋ、クリーナーブレード１８Ｂｋ等を備えている。パドル１２Ｂｋは、トナーを攪拌する。帯電器１７Ｂｋは、感光体１６Ｂｋの周囲に配置されている。供給ローラ１３Ｂｋは、トナーを現像器１４Ｂｋに供給する。また、露光器１９は、各カートリッジ１１Ｂｋ，１１Ｍ，１１Ｃ，１１Ｙが形成する画像色に対応する露光光であるブラックのレーザ光ＬＢｋ、マゼンダのレーザ光ＬＭ、シアンのレーザ光ＬＣ、イエローのレーザ光ＬＹを照射する。
【００１３】
画像形成に際し、感光体１６Ｂｋの外周面は、暗中にて帯電器１７Ｂｋによって一様に帯電された後、露光器１９からのブラック画像に対応したレーザ光ＬＢｋによって露光される。これにより、感光体１６Ｂｋの外周面に静電潜像が形成される。現像器１４Ｂｋは、ブラックトナーによって静電潜像を可視像化する。これにより、感光体１６Ｂｋ上にブラックのトナー画像が形成される。そして、トナー画像は、感光体１６Ｂｋと転写ベルト１０とが接する位置（一次転写位置）で、一次転写ローラ２４Ｂｋの働きにより転写ベルト１０上に転写される。このようにして、転写ベルト１０上に、ブラックのトナー画像が形成される。
【００１４】
トナー画像の転写が完了した感光体１６Ｂｋは、クリーナーブレード１８Ｂｋによって外周面に残留した不要なトナーが払拭された後、次の画像形成のために待機する。また、廃トナーは、廃トナーボックス２７に送られる。廃トナーボックス２７内の廃トナーは、廃トナーフル検知センサ２８が満杯を検知すると、新たな廃トナーボックス２７と交換される。
【００１５】
転写ベルト１０のうちカートリッジ１１Ｂｋによってブラックのトナー画像が転写された部分は、転写ベルト１０の輪転に伴って、次のカートリッジ１１Ｍに対応する位置に移動する。そして、同様のプロセスにより、ブラックのトナー画像上にマゼンダのトナー画像が重畳して転写される。さらに、転写ベルト１０のうちブラックおよびマゼンダのトナー画像が重畳して転写された部分は、順次、カートリッジ１１Ｃ，１１Ｙに対応する位置に移動する。そして、その部分には、シアンおよびマゼンダのトナー画像がそれぞれ重畳して転写される。このようにして、転写ベルト１０上に、フルカラーの重畳画像が形成される。そして、転写ベルト１０のうちフルカラーの重畳画像が形成された部分は、二次転写ローラ３２に対応する位置に移動する。
【００１６】
なお、ブラックのみが印刷される場合には、他の色の一次転写ローラ２４Ｍ、一次転写ローラ２４Ｃ、一次転写ローラ２４Ｙは、それぞれ感光体１６Ｍ、感光体１６Ｃ、感光体１６Ｙから離間された位置に退避し、上述した画像形成プロセスがブラックについてのみ行われる。
【００１７】
また、用紙２６の搬送に関しては、給紙ローラ２９が反時計回りに回転駆動されることで、給紙トレイ２５に収納された用紙２６のうち最も上に位置する用紙２６が送り出される。そして、センサ３０によって用紙２６を検出し、給紙ローラ２９の回転を止めるタイミングを制御することで、用紙２６をレジストローラ３１に対応する位置で待機させることができる。次いで、二次転写ローラ３２上でトナー画像と用紙２６の位置が重なり合うタイミングで、給紙ローラ２９およびレジストローラ３１の駆動が開始され、用紙２６が送り出される。なお、給紙ローラ２９およびレジストローラ３１の回転は、センサ３０による用紙２６の非検出に基づいて停止される。
【００１８】
レジストローラ３１によって送り出された用紙２６には、二次転写ローラ３２にて転写ベルト１０上のトナー画像が転写され、定着器３３にて熱および圧力によってトナー画像が用紙２６に定着される。そして、用紙２６は、回転駆動された排紙ローラ３５によって、画像形成装置１の外部に排出される。
【００１９】
両面印刷が行われる場合には、用紙２６の後端部が排紙センサ３４を通過した直後に、排紙ローラ３５が停止され、反時計回りに回転駆動される。これにより、用紙２６が、図１の更に右側に設けた両面搬送経路に搬送される。両面搬送経路に搬送された用紙２６は、両面ローラ３６を経由して再びレジストローラ３１まで搬送される。
【００２０】
二次転写ローラ３２では、用紙２６の既にトナー画像が転写された面とは逆側の面にトナー画像が転写され、定着器３３にて、トナー画像が熱および圧力で定着される。そして、用紙２６は、時計回りに回転駆動された排紙ローラ３５によって画像形成装置１の外部に排出される。なお、両面ローラ３６を通過したタイミングは、両面センサ３７によって検知される。
【００２１】
また、筐体の内部には、基板に実装された素子等の電子部品（図示せず）によって制御部３８が構築されている。制御部３８は、画像形成装置１の画像データ処理や、エンジン制御、オペレータが各種入力操作を行う操作表示部３９の制御等を実行する。
【００２２】
図２は、露光器１９の内部の概略構成を示す平面図であり、図３は、露光器１９に含まれるポリゴンモータおよびポリゴンミラーの側面図である。
【００２３】
露光器１９は、画像情報をレーザ光のラスター走査によって光の点の集合という形で感光体上に書き込むためのユニットである。露光器１９は、半導体レーザ光源等のレーザ光源を有する。
【００２４】
ポリゴンミラー５４は、図２に示すように、平面視では正多角形状（本実施形態では正六角形状）を呈しており、また、図３に示すように、上側面５４ａと下側面５４ｂとを有する上下二段の構成を有している。ポリゴンミラー５４は、ポリゴンモータ６５によって一定の回転方向に一定の回転速度で回転するよう制御される。回転速度は、感光体の回転速度、書込速度、およびポリゴンミラー５４の面数等によって定められる。
【００２５】
ブラックの光源ユニット５０およびイエローの光源ユニット５２からのレーザ光ＬＢｋ，ＬＹは、ポリゴンミラー５４の下側面５４ｂに入射し、ポリゴンミラー５４の回転によって偏向され、ｆθレンズ５５，５６を通って、第一ミラー５８，６０によって折り返され、感光体１６Ｂｋ，１６Ｙ（図１）に露光される。また、マゼンダの光源ユニット５１およびシアンの光源ユニット５３からのレーザ光ＬＭ，ＬＣは、ポリゴンミラー５４の上側面５４ａに入射し、ポリゴンミラー５４の回転によって偏向され、ｆθレンズ５５および５６を通って、第二ミラー５７，５９によって折り返され、感光体１６Ｍ，１６Ｃ（図１）に露光される。図２を参照すれば、ポリゴンミラー５４の回転に伴って、感光体１６Ｂｋ，１６Ｍ，１６Ｃ，１６Ｙ上で、レーザ光ＬＢｋ，ＬＭ，ＬＣ，ＬＹが走査されることが理解できよう。また、本実施形態では、レーザ光ＬＢｋ，ＬＭの主走査方向ＳＤと、レーザ光ＬＹ，ＬＣの主走査方向ＳＤとが、相互に逆である。
【００２６】
そして、ブラックおよびマゼンダのレーザ光ＬＢｋ，ＬＭの主走査方向の終端部に対応して第一のシリンダミラー６１および第一の同期センサ６３が配置され、イエローおよびシアンのレーザ光ＬＹ，ＬＣの主走査方向の終端部に対応して第二のシリンダミラー６２および第二の同期センサ６４が配置されている。第一および第二の同期センサ６３，６４には、それぞれ、ｆθレンズ５５，５６を通過して、第一および第二のシリンダミラー６１，６２で反射したレーザ光が入射する。すなわち、第一および第二の同期センサ６３，６４は、同期センサとして機能する。
【００２７】
制御部３８は、第一の同期センサ６３に入射したレーザ光ＬＢｋ，ＬＭのうち少なくともいずれか一方の検知信号を用いて、光源ユニット５０，５１の点灯制御を行う。また、制御部３８は、第二の同期センサ６４に入射したレーザ光ＬＹ，ＬＣのうち少なくともいずれか一方の検知信号を用いて、光源ユニット５２，５３の点灯制御を行う。すなわち、制御部３８は、第一および第二の同期センサ６３，６４の検知結果に基づいて生成されるスタート側同期検知信号によって、ポリゴンミラー５４の回転数と各感光体に形成する１ラインとを同期させる。そして、この動作が順次繰り返され、１ラインずつ形成される画像が全体として一つの画像となって、各感光体に形成されることとなる。
【００２８】
また、図４に示すように、操作表示部３９には、ユーザによる各種の操作情報をうけつける操作入力キー６７と、ユーザに向けた各種の作業画面や情報を表示する液晶表示画面６８と、ユーザに各種のモードや装置の状態や警告を通知するＬＥＤ６９などが設けられている。操作表示部３９は、制御部３８のコントローラ制御部７０（図５）によって制御される。
【００２９】
そして、図５に示すように、制御部３８では、例えば、外部のパーソナルコンピュータから入力された文書データのブラック，マゼンダ，シアン，イエローの各カラーの画像データ（またはスキャナから入力された画像データ）を示す画像データが、コントローラ制御部７０から通信線９０を介してエンジン制御部８０へ送信される。
【００３０】
制御部３８は、第一の制御部としてのコントローラ制御部７０と、各色に対応するＬＤに画像データを出力するための第二の制御部としてのエンジン制御部８０と、を備えている。
【００３１】
画像データの処理ならびにその他入出力の制御を実行するコントローラ制御部７０は、ＣＰＵ（Central Processing Unit）７１や、ＲＡＭ（Random Access Memory）７２、ＲＯＭ（Read Only Memory）７３、画像データ入力インタフェース（Ｉ／Ｆ）７４、入出力インタフェース７５、バス７６等を有する。ＣＰＵ７１は、エンジン制御部８０へ各画像データを送信する際の各種の制御処理を行う。ＲＡＭ７２は、各画像データおよび制御される各種情報を一時的に格納するメモリである。ＲＯＭ７３は、各種の制御処理を行うための手順を示すプログラムを格納する。画像データ入力インタフェース７４は、外部からの画像データを入力する処理を行う。入出力インタフェース７５は、画像データを含む各種の信号をやり取りする。また、バス７６は、コントローラ制御部７０内の各部間でデータをやり取りする。
【００３２】
エンジン制御部８０は、ＣＰＵ８１や、ＲＡＭ８２、ＲＯＭ８３、入出力インタフェース８４、バス８５等を有する。ＣＰＵ８１は、コントローラ制御部７０からの各画像データの受信と印刷の際の各種の制御処理を行う。ＲＡＭ８２は、各種の制御処理を行うための作業領域と各画像データを一時的に格納するメモリである。ＲＯＭ８３は、ＣＰＵ８１が各種の制御処理を行うための手順を示すプログラムを格納する。入出力インタフェース８４は、コントローラ制御部７０との画像データを含む各種の信号をやり取りする。バス８５は、エンジン制御部８０内の各部間でデータをやり取りする。
【００３３】
そして、画像形成装置１の内部で、コントローラ制御部７０とエンジン制御部８０とが、通信線９０を介して接続され、この通信線９０を介して画像データを含む各種のデータのやり取りが行われる。コントローラ制御部７０からエンジン制御部８０へ伝送される信号としては、画像データ有効領域信号や、各色の垂直方向画像有効領域信号、各色の画像データ等がある。一方、エンジン制御部８０からコントローラ制御部７０へ伝送される信号としては、基準水平方向同期信号や、各色の画像データ垂直方向画像有効領域信号等がある。なお、基準水平方向同期信号は、他の全ての信号の送受信のタイミングの基準となる。
【００３４】
図６に示す回路は、コントローラ制御部７０の後段に、一例としてはハードウエアとして構成される。なお、図６に示す回路と同様の機能は、ソフトウエアによって実現することもできる。図６に示すように、画像データ入力インタフェース７４からコントローラ制御部７０に入力された画像データは、カラーマッチング変換回路１００でカラーマッチングされた後にγ変換回路１０１に入力される。γ変換回路１０１は、画像データを、画像形成装置１の入出力特性に合った画像データに変換してデータ深さ切替機構部１０２へ入力する。
【００３５】
データ深さ切替機構部１０２では、パラレルの画像データは、第一スイッチ（ＳＷ）で所定の量子化レベル（本実施形態では三つのタイプ）に変換される。具体的には、γ変換回路１０１は、８ビットデータ（図７の（ａ）参照）を出力し、４ビット化回路１０３は、４ビットデータ（図７の（ｂ）参照）を出力し、２値化回路１０４は、入力された８ビットの多値データを、予め設定された閾値によって２値データに変換して１ビットデータ（図７の（ｃ）参照）として出力する。また、ディザ回路１０５は、面積階調を作り出す１ビットデータ（図７の（ｃ）参照）を出力する。すなわち、２値化回路１０４から出力されるデータと、ディザ回路１０５から出力されるデータの違いは、面積階調処理の有無である。そして、第一スイッチおよび第二スイッチ（ＳＷ）で上記４つのデータタイプの中から一つが選択され、データ０〜データ７のデータが出力される。なお、第一スイッチおよび第二スイッチ（ＳＷ）の切り換えは、予め設定されたこの回路に入力されてエンジン制御部８０に送られるデータの形式に対応するよう、コントローラ制御部７０によって制御される。
【００３６】
エンジン制御部８０のＣＰＵ８１は、露光器１９の光源ユニット５０〜５３の半導体レーザの発振制御や、第一および第二の同期センサ６３，６４で検知された信号に基づいたポリゴンモータ６５の制御等を行う。また、エンジン制御部８０のＣＰＵ８１は、感光体１６Ｂｋ，１６Ｍ，１６Ｃ，１６Ｙの駆動制御や、帯電器１７Ｂｋ，１７Ｍ，１７Ｃ，１７Ｙ、クリーナーブレード１８Ｂｋ，１８Ｍ，１８Ｃ，１８Ｙの電圧制御等を行う。また、エンジン制御部８０のＣＰＵ８１は、現像器１４Ｂｋ，１４Ｍ，１４Ｃ，１４Ｙや、供給ローラ１３Ｂｋ，１３Ｍ，１３Ｃ，１３Ｙ、現像ブレード１５Ｂｋ，１５Ｍ，１５Ｃ，１５Ｙの電圧制御等を行う。また、エンジン制御部８０のＣＰＵ８１は、感光体１６Ｂｋ，１６Ｍ，１６Ｃ，１６Ｙと転写ベルト１０とが接する位置（一次転写位置）で、一次転写ローラ２４Ｂｋ，２４Ｍ，２４Ｃ，２４Ｙの電圧制御等を行う。また、エンジン制御部８０のＣＰＵ８１は、フルカラーの重畳画像が形成された転写ベルト１０が二次転写ローラ３２の位置まで搬送され、トナー画像と用紙２６の位置が重なり合うタイミングで用紙２６へトナー画像を転写するための、二次転写ローラ３２上での電流制御および電圧制御を行う。さらに、エンジン制御部８０は、モータや、クラッチ、ソレノイド（いずれも図示せず）等を制御して、レジストローラ３１による紙送り動作を制御する。
【００３７】
入出力インタフェース８４には、図８に示す受信回路１１０が設けられている。この受信回路１１０は、各色および入力されるデータの各ビット（本実施形態では図７に示すように最大８ビット）についてそれぞれ設けられている。よって、本実施形態では、受信回路１１０は、一例として、４×８＝３２個、装備されている。また、この受信回路１１０は、一例としてはハードウエアとして構成され、第一および第二のＯＲゲート回路１１１，１１２およびＤ型フリップフロップ回路１１３を有している。なお、受信回路１１０と同様の機能は、ソフトウエアによって実現することもできる。
【００３８】
受信回路１１０は、第一の回路としての第一のＯＲゲート回路１１１と、第二の回路としての第二のＯＲゲート回路１１２と、Ｄ型フリップフロップ回路１１３と、を含んでいる。第一のＯＲゲート回路１１１の出力としての第一の信号、および第二のＯＲゲート回路としての第二の信号は、Ｄ型フリップフロップ回路１１３に入力される。
【００３９】
第一のＯＲゲート回路１１１は、コントローラ制御部７０から入力された画像データおよび画像データ有効領域信号の論理和をとる。すなわち、第一のＯＲゲート回路１１１は、画像データおよび画像データ有効領域信号のうち少なくともいずれか一方がハイレベル（Ｈ）であるとき、第一の信号としてハイレベル（Ｈ）の信号を出力し、双方がローレベル（Ｌ）であるとき、第一の信号としてローレベル（Ｌ）の信号を出力する。本実施形態では、画像データ有効領域信号のローレベル（Ｌ）が有効領域（アサート）である。したがって、画像データ有効領域信号が有効領域であるときには、第一のＯＲゲート回路１１１の出力としての第一の信号は、図９にＦＦ−Ｄ入力として示すように、画像データと同じデータ列の信号、すなわち、画像データのハイレベル（Ｈ）およびローレベル（Ｌ）の変化と同様にレベルが変化するとともに周波数（周期）が同じ信号となる。ただし、第一の信号は、画像データに対してわずかに遅延する。一方、画像データ有効領域信号が無効領域（ネゲート）であるとき、すなわちハイレベル（Ｈ）であるときには、第一のＯＲゲート回路１１１の出力としての第一の信号は、ハイレベル（Ｈ）で一定の信号となる。
【００４０】
一方、第二のＯＲゲート回路１１２は、画像データ有効領域信号とエンジン制御部８０内で発生させたメモリ入力シフトクロックとの論理和をとる。すなわち、第二のＯＲゲート回路１１２は、画像データ有効領域信号およびメモリ入力シフトクロックのうち少なくとも一方がハイレベル（Ｈ）であるとき、第二の信号としてハイレベル（Ｈ）の信号を出力し、双方がローレベル（Ｌ）であるとき、第二の信号としてローレベル（Ｌ）の信号を出力する。上述したように、本実施形態では、画像データ有効領域信号のローレベル（Ｌ）が有効領域（アサート）である。したがって、画像データ有効領域信号が有効領域であるときには、第二のＯＲゲート回路１１２の出力としての第二の信号は、図９にＦＦ−ＣＬＫ入力として示すように、メモリ入力シフトクロックと同じデータ列の信号、すなわち、メモリ入力シフトクロックのハイレベル（Ｈ）およびローレベル（Ｌ）の変化と同様にレベルが変化するとともに周波数（周期）が同じ信号となる。ただし、第二の信号は、メモリ入力シフトクロックに対してわずかに遅延する。一方、画像データ有効領域信号が無効領域（ネゲート）であるとき、すなわちハイレベル（Ｈ）であるときには、第二のＯＲゲート回路１１２の出力としての第二の信号は、ハイレベル（Ｈ）で一定の信号となる。
【００４１】
上述したように、Ｄ型フリップフロップ回路１１３のＤ入力端子には、画像データ有効領域信号が有効領域（ローレベル、Ｌ）にあるときには、画像データと同じデータ列の第一の信号が入力され、画像データ有効領域信号が無効領域（ハイレベル、Ｈ）にあるときには、ハイレベル（Ｈ）で一定の信号が入力される。ここで、Ｄ型フリップフロップ回路１１３は、ＣＬＫ入力端子に入力される信号（クロック入力信号、本実施形態では、一例として、第二の信号、図９のＦＦ−ＣＬＫ入力）がローレベル（Ｌ）からハイレベル（Ｈ）に変化したときに、Ｄ入力端子から入力されて保持されているデータ（本実施形態では、一例として、第一の信号すなわち図９のＦＦ−Ｄ入力のデータ）が出力されるとともに、ＣＬＫ入力端子に入力される信号が次にローレベル（Ｌ）からハイレベル（Ｈ）に変化するまで、その出力が維持される。したがって、本実施形態では、図９に示すように、画像データ有効領域信号が有効領域（ローレベル、Ｌ）であるときには、画像データと同じデータ列のＱ出力が得られ、このＱ出力が、画像データとして、エンジン制御部８０のＣＰＵ８１に入力される。すなわち、本実施形態では、画像データと同じ波形（プロファイル）の信号が、エンジン制御部８０で生成したメモリ入力シフトクロックにしたがってエンジン制御部８０に取り込まれることになる。したがって、本実施形態によれば、コントローラ制御部７０からエンジン制御部８０に向けて画素データクロック信号を送ることなく、画像データの入力信号のレベルの変化（プロファイル）と同じ信号が得られる。一方、ＣＬＫ入力端子に入力される信号（クロック入力信号、本実施形態では、一例として、第二の信号、図９のＦＦ−ＣＬＫ入力）が一定であるときには、Ｄ型フリップフロップ回路１１３の出力信号は例えばハイレベル（Ｈ）で一定の信号となる。なお、メモリ入力シフトクロックの周波数は、画像データの周波数の２倍以上と設定し、好適には、整数倍（ただし２倍以上）に設定する。
【００４２】
この受信回路１１０は、エンジン制御部８０を動作させるプログラムによって構成することも可能である。その場合、画像形成装置では、ユーザが電源を投入すると、ＲＯＭ８３やハードディスク（図示せず）からＯＳ（オペレーティングシステム）がＲＡＭ８２に読み込まれ、ＣＰＵ８１によってそのＯＳが起動される。起動されたＯＳは、ユーザの操作に応じてＲＯＭ８３やハードディスク（図示せず）等からアプリケーションプログラムをＲＡＭ８２に読み出して起動したり、情報を読み込んだり保存したりする。また、アプリケーションプログラムは、所定のＯＳ上で動作するものに限らず、後述の各種処理の一部の実行をＯＳに肩代わりさせるものであってもよいし、所定のアプリケーションプログラムやＯＳなどを構成する一群のプログラムファイルの一部として含まれているものであってもよい。
【００４３】
また、ハードディスク等にインストールされるアプリケーションプログラムは、ＣＤ−ＲＯＭ（図示せず）などの記憶媒体に記録され、この記憶媒体に記録されたアプリケーションプログラムがハードディスク等にインストールされる。すなわち、ＣＤ−ＲＯＭ等の可搬性を有する記憶媒体は、アプリケーションプログラムを記憶する記憶媒体となり得る。さらには、アプリケーションプログラムは、例えば外部との通信インタフェース（図示せず）を介して外部から取り込まれ、ハードディスク等にインストールされても良い。
【００４４】
そして、ＣＰＵ８１は、ＲＡＭ８２に保持されたアプリケーションプログラムを実行することにより、図８に示す受信回路１１０として機能することができる。この場合、プログラムには、ＣＰＵ８１を、第一のＯＲゲート回路１１１、第二のＯＲゲート１１２、およびＤ型フリップフロップ回路１１３として動作させる各モジュールが含まれる。
【００４５】
以上、説明したように、本実施形態にかかる画像形成装置１では、エンジン制御部８０で生成したメモリ入力シフトクロックで動作してコントローラ制御部７０からの画像データと同じデータ列の信号を出力するＤ型フリップフロップ回路１１３を含む受信回路１１０を設けた。このため、上記従来技術のように、通信線９０を介して送信される画素データクロック信号を使わずに済むため、画素データクロック信号にノイズが混入することによって通信不良が生じるのを、抑制することができる。また、受信回路１１０によって、フィルタリングの効果等も得られる。さらに、画像データ有効領域信号が有効領域である場合にのみ画像データと同じデータ列の信号が出力されるため、無効領域であるときにエンジン制御部８０に誤ってデータが入力されるのを抑制することができる。
【００４６】
また、本実施形態では、受信回路１１０のクロック入力信号が入力される前段に、第二のＯＲゲート回路１１２を設けた。よって、画像データを取り込むタイミングを、第二のＯＲゲート回路１１２を通過するのに要する時間の分だけ遅延させることができ、ひいては、第二のＯＲゲート回路１１２によってエンジン制御部８０に画像データを取り込むタイミングをより容易に調整することができる。
【００４７】
また、本実施形態では、画像データ有効領域信号が有効領域（アサート）となる期間毎に（すなわち、垂直方向画像有効領域単位で）、画像データの周期およびクロック入力信号としてのメモリ入力シフトクロックの周期を、変化させることができる。こうすることにより、状況に応じて、単位時間あたりの画像データの処理量を増大させて、画像処理効率を高めることが可能となる。周期の設定は、操作表示部３９の操作等によって可能である。この場合、設定された周期を示すデータが、適切なタイミングで、コントローラ制御部７０から通信線９０を介してエンジン制御部８０に送信され、ＲＡＭ８２等の記憶部に格納される。
【００４８】
また、画像データの周期およびクロック入力信号の周期は、例えば、コントローラ制御部７０の動作によって、可変設定することができる。すなわち、コントローラ制御部７０のＣＰＵ７１は、ユーザによる操作表示部３９の操作によって入力されたデータを受け取って、当該データに対応する画像データの周期を決定（可変設定）し、当該周期（周波数）で値（レベル）が並ぶ画像データを生成する。なお、この場合、ＣＰＵ７１は、決定した画像データの周期（または周波数）を、不揮発性のメモリ（ＮＶ−ＲＡＭやハードディスク等）に記憶するのが好適である。さらに、ＣＰＵ７１は、入出力インタフェース７５や、通信線９０、入出力インタフェース８４等を介して、クロック入力信号の周期を示すデータをエンジン制御部８０に送信する。エンジン制御部８０は、受信したデータに基づいてシフトクロックの周期を決定し、当該周期でクロック入力信号を生成する。すなわち、本実施形態では、ＣＰＵ７１が、周期設定制御部（周波数設定制御部）に相当する。
【００４９】
そして、これらコントローラ制御部７０およびエンジン制御部８０の動作は、ＣＰＵ７１やＣＰＵ８１を動作させるプログラムによって得ることができる。この場合、ＣＰＵ７１に対するプログラムには、ＣＰＵ７１を、少なくとも周期設定制御部として動作させるモジュールが含まれる。
【００５０】
以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態には限定されず、種々の変形が可能である。例えば、信号の波形（ハイレベル、ローレベル、アサート、ネゲートの設定）は上記実施形態には限定されない。また、ゲート回路として別のゲート回路を設けることも可能である。また、受信回路の構成を適宜に変更して実施することも可能である。
【符号の説明】
【００５１】
１  画像形成装置
７０  コントローラ制御部（第一の制御部の一例）
７１  ＣＰＵ（周期設定制御部の一例）
８０  エンジン制御部（第二の制御部の一例）
９０  通信線
１１１  第一のＯＲゲート回路（第一の回路の一例）
１１２  第二のＯＲゲート回路（第二の回路の一例）
１１３  Ｄ型フリップフロップ回路
【先行技術文献】
【特許文献】
【００５２】
【特許文献１】特開２００９−１７２９９９号公報
【図１】
2012000813.tif 000003
【図２】
2012000813.tif 000004
【図３】
2012000813.tif 000005
【図４】
2012000813.tif 000006
【図５】
2012000813.tif 000007
【図６】
2012000813.tif 000008
【図７】
2012000813.tif 000009
【図８】
2012000813.tif 000010
【図９】
2012000813.tif 000011