(57)【要約】【課題】熱雑音を除去することができる固体撮像素子を提供する。【解決手段】行列状に配置され、フォトダイオードと浮遊拡散層とを有し、初期化された浮遊拡散層に対応する第１初期化信号と、受光量に応じた第１映像信号とを出力する複数の画素回路１ａと、列毎に設けられ、複数の画素回路からの第１初期化信号と第１映像信号とを転送する列信号線と、列信号線を通して対応画素回路から転送されてくる第１初期化信号と第１映像信号を保持する複数の第１保持回路２ａと、列毎に設けられ、第１保持回路と列信号線とに接続された差分回路とを備える。【選択図】図３
2012186565.tif 000002
【特許請求の範囲】
【請求項１】
行列状に配置され、フォトダイオードと浮遊拡散層とを有し、初期化された前記浮遊拡散層に対応する第１初期化信号と、受光量に応じた第１映像信号とを出力する複数の画素回路と、
列毎に設けられ、前記複数の画素回路からの前記第１初期化信号と前記第１映像信号とを転送する列信号線と、
前記列信号線を通して対応画素回路から転送されてくる前記第１初期化信号と前記第１映像信号を保持する複数の第１保持回路と、
列毎に設けられ、前記第１保持回路と前記列信号線とに接続された差分回路と
を備え、
前記複数の画素回路は、前記複数の画素回路において前記浮遊拡散層を初期化する第１の初期化を同時に行い、前記第１の初期化後に前記フォトダイオードから前記浮遊拡散層への信号電荷の転送を前記複数の画素回路において同時に行い、
前記第１保持回路は、前記第１の初期化後で前記信号電荷の転送の前に、行単位に、前記列信号線から転送される前記第１初期化信号を順次保持し、
前記差分回路は、前記信号電荷の転送後に、行単位に、前記第１保持回路に保持された前記第１初期化信号と、対応する行から前記列信号線を介して転送される前記第１映像信号との差分である第１差分信号を生成し、生成した第１差分信号を前記第１保持回路に保存する
固体撮像素子。
【請求項２】
前記差分回路は、対応する列信号線に接続された第１容量素子と、第１容量素子に直列に接続された第２容量素子とを有し、
前記第1保持回路は、前記列信号線から得られる前記第１初期化信号、前記列信号線から得られる前記映像信号、および、前記第１容量素子と第２容量素子との間の接続点から得られる差分を表す信号を択一的に保持し、保持している信号を前記列信号線と前記第１容量素子との接続点に出力可能である
請求項１に記載の固体撮像素子。
【請求項３】
前記複数の第１保持回路の個数は、前記複数の画素回路の個数と同数以上である
請求項１に記載の固体撮像素子。
【請求項４】
前記固体撮像素子は、さらに、
前記列信号線を通して対応画素回路から転送されてくる第２初期化信号と、受光量に応じない第２映像信号を保持する複数の第２保持回路を備え、
１つの前記第１保持回路と１つの前記第２保持回路とからなる１組は前記複数の画素回路の１つに対応し、
前記複数の画素回路は、さらに、前記第１保持回路が前記第１差分信号を保持した後、前記複数の画素回路において前記浮遊拡散層を初期化する第２の初期化を同時に行い、
前記第２保持回路は、さらに、行単位に、前記列信号線から転送される前記第２初期化信号を順次保持し、
前記第２保持回路が前記第２初期化信号を順次保持した後、前記複数の画素回路は、さらに、前記フォトダイオードから前記浮遊拡散層への信号電荷の転送を行うことなく前記第２映像信号を行単位に前記列信号線に出力し、
前記差分回路は、さらに、行単位に、前記第２保持回路に保持された前記第２初期化信号と、対応する行から前記列信号線を介して転送される前記第２映像信号との差分である第２差分信号を生成し、生成した第２差分信号を前記第２保持回路に保存する
請求項１に記載の固体撮像素子。
【請求項５】
さらに、前記第２保持回路に保持された前記第２差分信号と前記第１保持回路に保持された前記第１差分信号との差分を生成する
請求項４に記載の固体撮像素子。
【請求項６】
前記固体撮像素子は、さらに、
前記列信号線を通して対応画素回路から転送されてくる第２初期化信号と、受光量に応じない第２映像信号を保持する複数の第２保持回路を備え、
前記複数の第２保持回路の個数は、前記複数の画素回路の少なくとも１行の画素回路の個数と同数であり、
前記複数の画素回路は、前記第１保持回路が前記第１差分信号を保持した後、さらに、前記複数の画素回路の１行において前記浮遊拡散層を初期化する第２の初期化を行い、
前記第２保持回路は、さらに、前記列信号線から転送される前記第２初期化信号を保持し、
前記第２保持回路が前記第２初期化信号を保持した後、前記複数の画素回路は、さらに、前記複数の画素回路の当該行において、前記フォトダイオードから前記浮遊拡散層への信号電荷の転送を行うことなく前記第２映像信号を前記列信号線に出力し、
前記差分回路は、さらに、前記第２保持回路に保持された前記第２初期化信号と、当該行から前記列信号線を介して転送される前記第２映像信号との差分である第２差分信号を生成し、生成した第２差分信号を当該行に対応する前記第１保持回路に保存する
請求項１に記載の固体撮像素子。
【請求項７】
行列状に配置され、フォトダイオードと浮遊拡散層とを有し、初期化された前記浮遊拡散層に対応する第１初期化信号と、受光量に応じた第１映像信号とを出力する複数の画素回路と、列毎に設けられ、前記複数の画素回路からの前記第１初期化信号と前記第１映像信号とを転送する列信号線と、前記列信号線を通して対応画素回路から転送されてくる前記第１初期化信号と前記第１映像信号を保持する複数の第１保持回路と、列毎に設けられ、前記第１保持回路と前記列信号線とに接続された差分回路とを備える固体撮像素子の駆動方法であって、
前記複数の画素回路において前記浮遊拡散層を初期化する第１の初期化を同時に行い、
前記第１の初期化後で前記信号電荷の転送の前に、行単位に、前記列信号線から転送される前記第１初期化信号を前記第１保持回路に順次格納し、
前記第１の初期化後に前記フォトダイオードから前記浮遊拡散層への信号電荷の転送を前記複数の画素回路において同時に行い、
前記信号電荷の転送後に、前記差分回路において行単位に、前記第１保持回路に保持された前記第１初期化信号と、対応する行から前記列信号線を介して転送される前記第１映像信号との差分である第１差分信号を生成し、生成した第１差分信号を前記第１保持回路に格納する
固体撮像素子の駆動方法。
【請求項８】
前記固体撮像素子は、さらに、前記列信号線を通して対応画素回路から転送されてくる第２初期化信号と、受光量に応じない第２映像信号を保持する複数の第２保持回路を備え、１つの前記第１保持回路と１つの前記第２保持回路とからなる１組は前記複数の画素回路の１つに対応し、
前記固体撮像素子の駆動方法は、さらに、
前記第１保持回路が前記第１差分信号を格納した後、前記複数の画素回路において前記浮遊拡散層を初期化する第２の初期化を同時に行い、
行単位に、前記列信号線から転送される前記第２初期化信号を前記第２保持回路に順次格納し、
前記第２保持回路が前記第２初期化信号を順次保持した後、前記複数の画素回路において前記フォトダイオードから前記浮遊拡散層への信号電荷の転送を行うことなく前記第２映像信号を行単位に前記列信号線に出力し、
前記差分回路において、行単位に、前記第２保持回路に保持された前記第２初期化信号と、対応する行から前記列信号線を介して転送される前記第２映像信号との差分である第２差分信号を生成し、生成した第２差分信号を前記第２保持回路に格納する
請求項７に記載の固体撮像素子の駆動方法。
【請求項９】
さらに、前記第２保持回路に保持された前記第２差分信号と前記第１保持回路に保持された前記第１差分信号との差分を生成する
請求項８に記載の固体撮像素子の駆動方法。
【請求項１０】
前記固体撮像素子は、さらに、前記列信号線を通して対応画素回路から転送されてくる第２初期化信号と、受光量に応じない第２映像信号を保持する複数の第２保持回路を備え、前記複数の第２保持回路の個数は前記複数の画素回路の少なくとも１行の画素回路の個数と同数であり、
前記固体撮像素子の駆動方法は、さらに、
前記第１保持回路が前記第１差分信号を保持した後、前記複数の画素回路の１行において前記浮遊拡散層を初期化する第２の初期化を行い、
前記列信号線から転送される前記第２初期化信号を前記第２保持回路に格納し、
前記第２保持回路が前記第２初期化信号を格納した後、前記複数の画素回路の当該行において、前記フォトダイオードから前記浮遊拡散層への信号電荷の転送を行うことなく前記第２映像信号を前記列信号線に出力し、
前記差分回路において、前記第２保持回路に保持された前記第２初期化信号と、当該行から前記列信号線を介して転送される前記第２映像信号との差分である第２差分信号を生成し、生成した第２差分信号を当該行に対応する前記第１保持回路に格納する
請求項７に記載の固体撮像素子の駆動方法。
【請求項１１】
請求項１に記載の固体撮像素子を備えるカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルカメラなどに組み込まれたＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型のエリアイメージセンサである固体撮像素子、固体撮像素子の駆動方法およびカメラに関する。
【背景技術】
【０００２】
近年、ＣＭＯＳ型イメージセンサにおいて、グローバルシャッター動作を実現するための技術が提案されている（例えば、特許文献１参照）。
【０００３】
図１２は、特許文献１に係る固体撮像素子１２００のブロック図である。
【０００４】
図１２に示すように、固体撮像素子１２００は、画素セル１２０１と、画素セル１２０１を２次元状に配列した画素部１２０２と、画素部１２０２の垂直方向（行）を選択する垂直走査部１２０３と、選択行からの画素信号のノイズを抑圧するノイズ抑圧部１２３１と、ノイズ抑圧部１２３１の出力信号を蓄積するメモリセル１２２１を２次元的に配列したメモリ部１２２２と、メモリ部１２２２の垂直方向（メモリ行）を選択するメモリ用垂直走査部１２２３と、選択されたメモリ行の信号を選択する水平選択部１２０５と、水平選択部１２０５を水平方向に順次選択する水平走査部１２０６と、出力アンプ１２１２とから構成されている。
【０００５】
図１３は、画素部１２０２を４行４列の画素配列とした場合の固体撮像素子１２００の具体的な構成である。図１３に示すように、画素セル１２０１は、光信号を電気信号に変換するフォトダイオードＰＤと、フォトダイオードＰＤの電荷を増幅する増幅トランジスタＭ３と、フォトダイオードＰＤの電荷を増幅トランジスタＭ３のゲートに転送する転送トランジスタＭ１と、増幅トランジスタＭ３のゲートをリセットするリセットトランジスタＭ２と、選択トランジスタＭ４とから構成されている。また、増幅トランジスタＭ３の入力端（ゲート部）には、フローティングディフュージョン部ＦＤが形成されている。そして、リセットトランジスタＭ２と増幅トランジスタＭ３のドレインは画素電源ＶＤＤに接続され、選択トランジスタＭ４のソースは画素出力端子となり、垂直信号線１２０８に接続されている。
【０００６】
ノイズ抑圧部１２３１は、サンプルトランジスタＭ１５とクランプトランジスタＭ１６とクランプ容量Ｃ１５と列アンプＡ１５とから構成されている。
【０００７】
図１４は、固体撮像素子１２００のグローバルスキャン動作（一括シャッター機能）について説明するためのタイミングチャートである。図１４において、転送信号ＴＸ１〜ＴＸ４＝Ｈ、リセット信号ＲＳ１〜ＲＳ４＝Ｈとすることで、画素セル１２０１内の転送トランジスタＭ１とリセットトランジスタＭ２を介して、フォトダイオードＰＤのリセット動作が行われ、続いて転送信号ＴＸ１〜ＴＸ４＝Ｌに戻したとき（時点ｔ１）からフォトダイオードＰＤでの露光がスタートする。このとき、画素部１２０２に含まれる全ての画素セル１２０１のフォトダイオードＰＤの露光が同時にスタートする。
【０００８】
引き続き、リセット信号ＲＳ１〜ＲＳ４＝Ｌに戻すことで、フローティングディフュージョン部ＦＤのリセットを終了する。露光の終了は、再び転送信号ＴＸ１〜ＴＸ４＝Ｈとし、フォトダイオードＰＤに蓄積した電荷をフローティングディフュージョン部ＦＤに転送し、その後時点ｔ２で転送信号ＴＸ１〜ＴＸ４＝Ｌとすることで行われる。このとき、画素部１２０２に含まれる全ての画素セル１２０１のフォトダイオードＰＤの露光が同時に終了する。
【０００９】
次に、垂直走査部１２０３により、選択信号ＳＥＬ１＝Ｈとすることで、画素部の１行目が選択され、１行目の画素行の信号成分Ｖｓｉｇが出力される。ここで、サンプル信号ＳＨ＝Ｈおよびクランプ信号ＣＬ＝Ｈと設定することで、信号成分Ｖｓｉｇをクランプ容量Ｃ１５に保持する。このとき、列アンプＡ１５の入力部はクランプ電圧ＶＣＬに設定される。その後、クランプ信号ＣＬ＝Ｌとし、列アンプＡ１５の入力部をフローティング状態とする。
【００１０】
引き続き、垂直走査部１２０３によりリセット信号ＲＳ１＝Ｈとし、リセット信号ＲＳ１＝Ｌと戻すことでフローティングディフュージョン部ＦＤをリセットすることで、１行目の画素行のリセット信号成分Ｖｒｓｔが出力される。ここで、列アンプＡ１５の入力部がフローティング状態となっているため、クランプ電圧ＶＣＬを基準として画素信号の変化分（Ｖｒｓｔ−Ｖｓｉｇ）が重畳され、列アンプＡ１５の入力部の電圧は、〔ＶＣＬ＋（Ｖｒｓｔ−Ｖｓｉｇ）〕となる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００８−０７２１８８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
特許文献１に記載の技術において、リセット信号ＲＳ１、ＲＳ２、ＲＳ３、ＲＳ４が同時にＨからＬにもどる時点（時点ｔ１）と選択信号ＳＥＬ１、ＳＥＬ２、ＳＥＬ３、ＳＥＬ４がＨとなっている期間のそれぞれのリセット信号ＲＳ１、ＲＳ２、ＲＳ３、ＲＳ４がＨからＬとなる時点（時点ｔ３）までの期間は各画素で異なるため、フローティングディフュージョン部ＦＤに残る２つの時点の熱雑音は各画素同じではない。従って、列アンプＡ１５の入力部に入力される電圧〔ＶＣＬ＋（Ｖｒｓｔ−Ｖｓｉｇ）〕において、時点ｔ１と時点ｔ３の熱雑音の差は除去されず、電圧のばらつきが生じる。
【００１３】
本発明は、上述の問題に鑑みてなされたものであって、熱雑音を除去することができる固体撮像素子を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成するために、本発明の１形態における固体撮像素子は、行列状に配置され、フォトダイオードと浮遊拡散層とを有し、初期化された前記浮遊拡散層に対応する第１初期化信号と、受光量に応じた第１映像信号とを出力する複数の画素回路と、列毎に設けられ、前記複数の画素回路からの前記第１初期化信号と前記第１映像信号とを転送する列信号線と、前記列信号線を通して対応画素回路から転送されてくる前記第１初期化信号と前記第１映像信号を保持する複数の第１保持回路と、列毎に設けられ、前記第１保持回路と前記列信号線とに接続された差分回路とを備え、前記複数の画素回路は、前記複数の画素回路において前記浮遊拡散層を初期化する第１の初期化を同時に行い、前記第１の初期化後に前記フォトダイオードから前記浮遊拡散層への信号電荷の転送を前記複数の画素回路において同時に行い、前記第１保持回路は、前記第１の初期化後で前記信号電荷の転送の前に、行単位に、前記列信号線から転送される前記第１初期化信号を順次保持し、前記差分回路は、前記信号電荷の転送後に、行単位に、前記第１保持回路に保持された前記第１初期化信号と、対応する行から前記列信号線を介して転送される前記第１映像信号との差分である第１差分信号を生成し、生成した第１差分信号を前記第１保持回路に保存する。
【００１５】
このような構成によれば、一括シャッター機能において熱雑音を除去することができる。
【００１６】
ここで、前記差分回路は、対応する列信号線に接続された第１容量素子と、第１容量素子に直列に接続された第２容量素子とを有し、前記第1保持回路は、前記列信号線から得られる前記第１初期化信号、前記列信号線から得られる前記映像信号、および、前記第１容量素子と第２容量素子との間の接続点から得られる差分を表す信号を択一的に保持し、保持している信号を前記列信号線と前記第１容量素子との接続点に出力可能な構成としてもよい。
【００１７】
この構成によれば、差分回路を簡単な構成により実現することができる。
【００１８】
ここで、前記複数の第１保持回路の個数は、前記複数の画素回路の個数と同数以上であってもよい。この構成によれば、複数の第１保持回路は、熱雑音が除去された１フレーム分の映像信号を保持することができる。
【００１９】
ここで、前記固体撮像素子は、さらに、前記列信号線を通して対応画素回路から転送されてくる第２初期化信号と、受光量に応じない第２映像信号を保持する複数の第２保持回路を備え、１つの前記第１保持回路と１つの前記第２保持回路とからなる１組は前記複数の画素回路の１つに対応し、前記複数の画素回路は、さらに、前記第１保持回路が前記第１差分信号を保持した後、前記複数の画素回路において前記浮遊拡散層を初期化する第２の初期化を同時に行い、前記第２保持回路は、さらに、行単位に、前記列信号線から転送される前記第２初期化信号を順次保持し、前記第２保持回路が前記第２初期化信号を順次保持した後、前記複数の画素回路は、さらに、前記フォトダイオードから前記浮遊拡散層への信号電荷の転送を行うことなく前記第２映像信号を行単位に前記列信号線に出力し、前記差分回路は、さらに、行単位に、前記第２保持回路に保持された前記第２初期化信号と、対応する行から前記列信号線を介して転送される前記第２映像信号との差分である第２差分信号を生成し、生成した第２差分信号を前記第２保持回路に保存するようにしてもよい。
【００２０】
このような構成によれば、フローティングディフュージョン部（以後ＦＤ部と呼ぶ）起因のノイズをキャンセルできる。
【００２１】
ここで、前記第２保持回路に保持された前記第２差分信号と前記第１保持回路に保持された前記第１差分信号との差分を生成するようにしてもよい。
【００２２】
ここで、前記固体撮像素子は、さらに、前記列信号線を通して対応画素回路から転送されてくる第２初期化信号と、受光量に応じない第２映像信号を保持する複数の第２保持回路を備え、前記複数の第２保持回路の個数は、前記複数の画素回路の少なくとも１行の画素回路の個数と同数であり、前記複数の画素回路は、前記第１保持回路が前記第１差分信号を保持した後、さらに、前記複数の画素回路の１行において前記浮遊拡散層を初期化する第２の初期化を行い、前記第２保持回路は、さらに、前記列信号線から転送される前記第２初期化信号を保持し、前記第２保持回路が前記第２初期化信号を保持した後、前記複数の画素回路は、さらに、前記複数の画素回路の当該行において、前記フォトダイオードから前記浮遊拡散層への信号電荷の転送を行うことなく前記第２映像信号を前記列信号線に出力し、前記差分回路は、さらに、前記第２保持回路に保持された前記第２初期化信号と、当該行から前記列信号線を介して転送される前記第２映像信号との差分である第２差分信号を生成し、生成した第２差分信号を当該行に対応する前記第１保持回路に保存するようにしてもよい。
【００２３】
このような構成にすれば、第２保持回路数を第１保持回路と同数にまで増やさずとも浮遊拡散層起因のノイズを除去することできる。
【００２４】
また、本発明の１形態における固体撮像素子の駆動方法は、行列状に配置され、フォトダイオードと浮遊拡散層とを有し、初期化された前記浮遊拡散層に対応する第１初期化信号と、受光量に応じた第１映像信号とを出力する複数の画素回路と、列毎に設けられ、前記複数の画素回路からの前記第１初期化信号と前記第１映像信号とを転送する列信号線と、前記列信号線を通して対応画素回路から転送されてくる前記第１初期化信号と前記第１映像信号を保持する複数の第１保持回路と、列毎に設けられ、前記第１保持回路と前記列信号線とに接続された差分回路とを備える固体撮像素子の駆動方法であって、前記複数の画素回路において前記浮遊拡散層を初期化する第１の初期化を同時に行い、前記第１の初期化後で前記信号電荷の転送の前に、行単位に、前記列信号線から転送される前記第１初期化信号を前記第１保持回路に順次格納し、前記第１の初期化後に前記フォトダイオードから前記浮遊拡散層への信号電荷の転送を前記複数の画素回路において同時に行い、前記信号電荷の転送後に、前記差分回路において行単位に、前記第１保持回路に保持された前記第１初期化信号と、対応する行から前記列信号線を介して転送される前記第１映像信号との差分である第１差分信号を生成し、生成した第１差分信号を前記第１保持回路に格納するようにしてもよい。
【００２５】
ここで、前記固体撮像素子は、さらに、前記列信号線を通して対応画素回路から転送されてくる第２初期化信号と、受光量に応じない第２映像信号を保持する複数の第２保持回路を備え、１つの前記第１保持回路と１つの前記第２保持回路とからなる１組は前記複数の画素回路の１つに対応し、前記固体撮像素子の駆動方法は、さらに、前記第１保持回路が前記第１差分信号を格納した後、前記複数の画素回路において前記浮遊拡散層を初期化する第２の初期化を同時に行い、行単位に、前記列信号線から転送される前記第２初期化信号を前記第２保持回路に順次格納し、前記第２保持回路が前記第２初期化信号を順次保持した後、前記複数の画素回路において前記フォトダイオードから前記浮遊拡散層への信号電荷の転送を行うことなく前記第２映像信号を行単位に前記列信号線に出力し、前記差分回路において、行単位に、前記第２保持回路に保持された前記第２初期化信号と、対応する行から前記列信号線を介して転送される前記第２映像信号との差分である第２差分信号を生成し、生成した第２差分信号を前記第２保持回路に格納するようにしてもよい。
【００２６】
ここで、前記固体撮像素子の駆動方法は、さらに、前記第２保持回路に保持された前記第２差分信号と前記第１保持回路に保持された前記第１差分信号との差分を生成するようにしてもよい。
【００２７】
ここで、前記固体撮像素子は、さらに、前記列信号線を通して対応画素回路から転送されてくる第２初期化信号と、受光量に応じない第２映像信号を保持する複数の第２保持回路を備え、前記複数の第２保持回路の個数は前記複数の画素回路の少なくとも１行の画素回路の個数と同数であり、前記固体撮像素子の駆動方法は、さらに、前記第１保持回路が前記第１差分信号を保持した後、前記複数の画素回路の１行において前記浮遊拡散層を初期化する第２の初期化を行い、前記列信号線から転送される前記第２初期化信号を前記第２保持回路に格納し、前記第２保持回路が前記第２初期化信号を格納した後、前記複数の画素回路の当該行において、前記フォトダイオードから前記浮遊拡散層への信号電荷の転送を行うことなく前記第２映像信号を前記列信号線に出力し、前記差分回路において、前記第２保持回路に保持された前記第２初期化信号と、当該行から前記列信号線を介して転送される前記第２映像信号との差分である第２差分信号を生成し、生成した第２差分信号を当該行に対応する前記第１保持回路に格納するようにしてもよい。
【００２８】
また、本発明の１形態におけるカメラは上記の固体撮像素子を備える。
【発明の効果】
【００２９】
前述したように、本発明に係る固体撮像素子によれば、熱雑音を除去することができるグローバルスキャン（一括シャッター機能）可能な固体撮像素子が実現できる。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施の形態１における固体撮像素子の構成を示すブロック図である。
【図２】実施の形態１における固体撮像素子の１列２行分の画素回路部の構成の一例を示す回路図である。
【図３】実施の形態１における固体撮像素子の１列２行分の第１保持回路の構成の一例を示す回路図である。
【図４】実施の形態１における固体撮像素子における主要な信号の時間変化を示すタイミングチャートである。
【図５】本発明の実施の形態２に係る固体撮像素子における第１および第２保持回路の構成の一例を示す回路図である。
【図６】実施の形態２における固体撮像素子における主要な信号の時間変化を示すタイミングチャートである。
【図７】本発明の実施の形態３に係る固体撮像素子における第１および第２保持回路の構成の一例を示す回路図である。
【図８】実施の形態３固体撮像素子における主要な信号の時間変化を示すタイミングチャートである。
【図９】本実施の形態のカメラの概略構成を示す図である。
【図１０】複数の光電変換素子によりＦＤを共有する画素回路部の構成の一例を示す回路図である。
【図１１】複数の光電変換素子によりＦＤを共有する画素回路部の構成の一例を示す回路図である。
【図１２】従来の固体撮像素子のブロック図である。
【図１３】従来の固体撮像素子の４行４列の画素配列とした場合の具体的な構成図である。
【図１４】従来の固体撮像素子のタイミングチャートである。
【発明を実施するための形態】
【００３１】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００３２】
（実施の形態１）（メモリの数が有効画素数と同じかそれ以上）
本発明の実施の形態１について述べる。
【００３３】
本実施の形態における固体撮像装置は、行列状に配置され、フォトダイオードと浮遊拡散層とを有し、初期化された前記浮遊拡散層に対応する第１初期化信号と、受光量に応じた第１映像信号とを出力する複数の画素回路と、列毎に設けられ、前記複数の画素回路からの前記第１初期化信号と前記第１映像信号とを転送する列信号線と、前記列信号線を通して対応画素回路から転送されてくる前記第１初期化信号と前記第１映像信号を保持する複数の第１保持回路と、列毎に設けられ、前記第１保持回路と前記列信号線とに接続された差分回路とを備えている。
【００３４】
前記複数の画素回路は、前記複数の画素回路において前記浮遊拡散層を初期化する第１の初期化を同時に行い、前記第１の初期化後に前記フォトダイオードから前記浮遊拡散層への信号電荷の転送を前記複数の画素回路において同時に行い、前記第１保持回路は、前記第１の初期化後で前記信号電荷の転送の前に、行単位に、前記列信号線から転送される前記第１初期化信号を順次保持し、前記差分回路は、前記信号電荷の転送後に、行単位に、前記第１保持回路に保持された前記第１初期化信号と、対応する行から前記列信号線を介して転送される前記第１映像信号との差分である第１差分信号を生成し、生成した第１差分信号を前記第１保持回路に保存する。
【００３５】
このような構成によれば、一括シャッター機能を有し、熱雑音を除去することができる。
【００３６】
図１は、本実施の形態の固体撮像素子の構成を示すブロック図である。
【００３７】
図１の固体撮像素子は、画素回路部１と、差分回路９と、保持回路部２と、差分回路部３と、出力線４と、水平走査回路５と、垂直走査回路６とを備える。
【００３８】
画素回路部１は、行列状に配置された複数の画素回路を備える。各画素回路は、フォトダイオードと浮遊拡散層とを有し、初期化された浮遊拡散層に対応する第１初期化信号と、受光量に応じた第１映像信号とを出力する。以下、実施の形態１では、第１初期化信号、第１映像信号を単に初期化信号、映像信号と呼ぶ。
【００３９】
保持回路部２は、行列状に配置された複数の第１保持回路を備える。第１保持回路は、列信号線から得られる初期化信号、列信号線から得られる映像信号、および、差分回路部３から得られる差分を表す信号を択一的に保持し、保持している信号を差分回路に出力可能である。以下、実施の形態１では第１保持回路を単に保持回路と呼ぶ。
【００４０】
差分回路部３は、列毎に設けられた差分回路を有し、保持回路と列信号線とに接続され、保持回路に保持されている初期化信号と、列信号線から得られる映像信号との差分を出力する。この差分出力は水平走査回路５の出力に同期して出力線４に出力される。
【００４１】
垂直走査回路６は画素回路部１、保持回路部２にパルスを印加する。
【００４２】
図２は画素回路部１内の１列２行分の画素回路を回路例に具体的に示す。図２中の破線枠は画素単位である画素回路を示し、画素回路１ａはフォトダイオード１０と、転送ＭＯＳトランジスタ１１と、リセットＭＯＳトランジスタ１２と、出力ＭＯＳトランジスタ１３とで構成される。画素回路１ｂは画素回路１ａと同様にフォトダイオード１５と、転送ＭＯＳトランジスタ１６と、リセットＭＯＳトランジスタ１７と、出力ＭＯＳトランジスタ１８とで構成される。
【００４３】
画素回路１ａにおいて、フォトダイオード１０のアノードは接地され、カソードは転送ＭＯＳトランジスタ１１のドレインに接続される。転送ＭＯＳトランジスタ１１のソースはリセットＭＯＳトランジスタ１２のソースと出力ＭＯＳトランジスタ１３のゲートに接続され、ゲートは端子２３に接続される。この領域はフローティングディフュージョン（以後ＦＤと呼ぶ）と呼ばれる拡散容量を形成する。リセットＭＯＳトランジスタ１２のドレインは電源に接続され、ゲートは端子２２に接続される。出力ＭＯＳトランジスタ１３のドレインは電源に接続され、ソースは行選択ＭＯＳトランジスタ１４のドレインに接続される。電流源２０は列信号線２１に接続される。行選択ＭＯＳトランジスタ１４は、ゲートは端子２４に接続され、導通している時は出力ＭＯＳトランジスタ１３と電流源２０とでソースフォロアを形成する。
【００４４】
画素回路１ｂにおいても、フォトダイオード１５のアノードは接地され、カソードは転送ＭＯＳトランジスタ１６のドレインに接続される。転送ＭＯＳトランジスタ１６のソースはリセットＭＯＳトランジスタ１７のソースと出力ＭＯＳトランジスタ１８のゲートに接続され、ゲートは端子２５に接続される。この領域はＦＤと呼ばれる拡散容量を形成する。リセットＭＯＳトランジスタ１７のドレインは電源に接続され、ゲートは端子２５に接続される。出力ＭＯＳトランジスタ１８のドレインは電源に接続され、ソースは行選択ＭＯＳトランジスタ１９のドレインに接続される。行選択ＭＯＳトランジスタ１９は、ゲートは端子２７に接続され、導通している時は出力ＭＯＳトランジスタ１８と電流源２０とでソースフォロアを形成する。画素回路１ａ、画素回路１ｂの出力は行選択ＭＯＳトランジスタ１４、行選択ＭＯＳトランジスタ１９を介して列信号線２１に接続される。
【００４５】
図３は、本発明の第１の実施形態に係る固体撮像素子における差分回路部３と保持回路部２の１列２行分の構成の１例を示す。
【００４６】
差分回路部３は、列毎に設けられた差分回路３０を有する。差分回路３０は、容量３１、３２とＭＯＳトランジスタ３３で構成される。容量３１、３２は直列に接続され、中点（図中Ｍ点）はＭＯＳトランジスタ３３のソースが接続されている。ＭＯＳトランジスタ３３のゲートは端子４６に、ドレインは端子４７に接続されバイアス電圧（ＶＲＥＦ）が印加される。
【００４７】
保持回路２ａは、１つの保持要素３９と２つのＭＯＳトランジスタ３７、３８で構成される。ＭＯＳトランジスタ３７は、１行目の画素回路に対応し、保持要素３９への書き込み用である。ＭＯＳトランジスタ３７のドレインは書き込み線５３にソースは保持要素３９にゲートは端子４９に接続される。ＭＯＳトランジスタ３８保持要素３９の読み出し用である。ＭＯＳトランジスタ３８のドレインは保持要素３９に、ソースは読み出し線５４に、ゲートは端子４８に接続される。保持要素３９は、例えば１個の容量素子であり、保持要素３９の他の端子は接地している。
【００４８】
保持回路２ｂは、２行目画素回路に対応する点以外は保持回路２ａと同様の構成である。
【００４９】
図４は、本発明の第１の実施形態に係る固体撮像素子における主要な信号の時間変化を示すタイミングチャートである。
【００５０】
図４には、図２、図３中の各端子に印加される制御信号が示される。制御信号は、印加される端子の符号にＳを付した名称で表わされている。
【００５１】
信号Ｓ２２は端子２２に印加されるリセットＭＯＳトランジスタ１２のゲートに入力される。
【００５２】
信号Ｓ２５は端子２５に印加されるリセットＭＯＳトランジスタ１７のゲートに入力される。
【００５３】
信号Ｓ２３は端子２３に印加される転送ＭＯＳトランジスタ１１のゲートに入力される。
【００５４】
信号Ｓ２６は端子２６に印加される転送ＭＯＳトランジスタ１６のゲートに入力される。
【００５５】
信号Ｓ２４は端子２４に印加される行選択ＭＯＳトランジスタ１４のゲートに入力される。
【００５６】
信号Ｓ２７は端子２７に印加される行選択ＭＯＳトランジスタ１９のゲートに入力される。
【００５７】
信号Ｓ４４は端子４４に印加されるＭＯＳトランジスタ３４のゲートに入力される。
【００５８】
信号Ｓ４５は端子４５に印加されるＭＯＳトランジスタ３６のゲートに入力される。
【００５９】
信号Ｓ４６は端子４６に印加されるＭＯＳトランジスタ３３のゲートに入力される。
【００６０】
信号Ｓ４８は端子４８に印加されるＭＯＳトランジスタ３８のゲートに入力される。
【００６１】
信号Ｓ４９は端子４９に印加されるＭＯＳトランジスタ３７のゲートに入力される。
【００６２】
信号Ｓ５０は端子５０に印加されるＭＯＳトランジスタ４１のゲートに入力される。
【００６３】
信号Ｓ５１は端子５１に印加されるＭＯＳトランジスタ４０のゲートに入力される。
【００６４】
本発明の第１の実施形態に係る固体撮像素子の動作について、図２、図３を参照しながら説明する。
【００６５】
図４中の時点ｔ１で信号Ｓ２２と信号２５は同時に“ＨＩＧＨ”となり、画素回路１ａと画素回路１ｂのリセットＭＯＳトランジスタ１２とリセットＭＯＳトランジスタ１７のゲートを同時に“ＨＩＧＨ”にして導通させ、画素回路１ａと画素回路１ｂのＦＤを電源に接続して初期状態とする。つまり、複数の画素回路においてＦＤを初期化する第１の初期化を同時に行う。以下、実施の形態１では、第１の初期化は単に初期化と呼ぶ。
【００６６】
この時の画素回路１ａのＦＤの電圧をＶrst1、画素回路１ｂのＦＤの電圧をＶrst2とする。
【００６７】
時点ｔ２で信号Ｓ２２と信号２５は“ＬＯＷ”となり、リセットＭＯＳトランジスタ１２とリセットＭＯＳトランジスタ１７は非導通となる。同時に信号Ｓ２４、信号４５、信号４９が“ＨＩＧＨ”となり、行選択ＭＯＳトランジスタ１４のゲートを“ＨＩＧＨ”にして行選択ＭＯＳトランジスタ１４を導通させるとともにＭＯＳトランジスタ３６、保持回路２ａのＭＯＳトランジスタ３７を導通させ、画素回路１ａの初期状態のＦＤ電位に応じた電圧（出力ＭＯＳトランジスタ１３の閾値をＶth13とすると“Ｖrst1−Ｖth13”）が初期化信号として出力ＭＯＳトランジスタ１３、電流源２０で構成するソースフォロアを介して列信号線２１に出力され、バッファー５２を介して保持回路２ａの保持要素３９に保持される。
【００６８】
時点ｔ３では信号Ｓ２７、信号４５、信号５１が“ＨＩＧＨ”となり、行選択ＭＯＳトランジスタ１９のゲートを“ＨＩＧＨ”にして行選択ＭＯＳトランジスタ１９を導通させるとともにＭＯＳトランジスタ３６、保持回路２ｂのＭＯＳトランジスタ４０を導通させ、画素回路１ｂの初期状態のＦＤ電位に応じた電圧（出力ＭＯＳトランジスタ１８の閾値をＶth18とすると“Ｖrst2−Ｖth18”）が初期化信号として出力ＭＯＳトランジスタ１８、電流源２０で構成するソースフォロアを介して列信号線２１に出力され、バッファー５２を介して保持回路２ｂの保持要素４２に保持される。
【００６９】
時点ｔ４で信号Ｓ２３と信号２６は同時に“ＨＩＧＨ”となり、画素回路１ａと画素回路１ｂの転送ＭＯＳトランジスタ１１と転送ＭＯＳトランジスタ１６のゲートを同時に“ＨＩＧＨ”にして導通させ、画素回路１ａと画素回路１ｂのフォトダイオード１０、１５の蓄積された電荷がＦＤにそれぞれ転送される。つまり、初期化後で露光期間経過後にフォトダイオードからＦＤへの信号電荷の転送を複数の画素回路において同時に行う。この時の画素回路１ａのＦＤの電圧をＶsig1、画素回路１ｂのＦＤの電圧をＶsig2とする。
【００７０】
時点ｔ５〜ｔ７では、差分回路において行単位に、第１保持回路に保持された第１初期化信号と、対応する行から列信号線を介して転送される第１映像信号との差分である第１差分信号を生成し、生成した第１差分信号を前記第１保持回路に格納する。以下、詳細に説明する。
【００７１】
時点ｔ５で信号Ｓ２３と信号２６は“ＬＯＷ”となり、転送ＭＯＳトランジスタ１１と転送ＭＯＳトランジスタ１６は非導通となる。同時に信号Ｓ４４、信号４６、信号４８が“ＨＩＧＨ”となり、ＭＯＳトランジスタ３４、ＭＯＳトランジスタ３３、ＭＯＳトランジスタ３８のゲートを“ＨＩＧＨ”にして導通し、Ｍ点をバイアス電圧（ＶＲＥＦ）に設定するとともに、保持要素３９に保持された電圧値“Ｖrst1−Ｖth13”が図４中のＴ点に読み出される。
【００７２】
時点ｔ６では信号Ｓ２４、信号４５、信号４９が“ＨＩＧＨ”となり、行選択ＭＯＳトランジスタ１４のゲートを“ＨＩＧＨ”にして行選択ＭＯＳトランジスタ１４を導通させるとともにＭＯＳトランジスタ３６、保持回路２ａのＭＯＳトランジスタ３７を導通させ、画素回路１ａのＦＤ電位、すなわち受光量に応じた電圧（出力ＭＯＳトランジスタ１３の閾値をＶth13とすると“Ｖsig1−Ｖth13”）が映像信号として出力ＭＯＳトランジスタ１３、電流源２０で構成するソースフォロアを介して列信号線２１に出力され、バッファー５２を介してＴ点に設定される。時点ｔ５ではＭ点はバイアス電圧（ＶＲＥＦ）に、Ｔ点は電圧値“Ｖrst1−Ｖth13”に、時点ｔ６ではＴ点が“Ｖsig1−Ｖth13”に変化する。容量３１、３２の容量値をＣ１、Ｃ２とすると時点ｔ６のＭ点の電圧は
バイアス電圧（ＶＲＥＦ）−（Ｃ１／（Ｃ１＋Ｃ２））＊（（Ｖrst1−Ｖth13）−（Ｖsig1−Ｖth13））となり、
すなわち、バイアス電圧（ＶＲＥＦ）−（Ｃ１／（Ｃ１＋Ｃ２））＊（Ｖrst1−Ｖsig1）となる。
【００７３】
この電圧値は出力ＭＯＳトランジスタ１３の閾値とリセットＭＯＳトランジスタ１２のスイッチングノイズをキャンセルしている。このＭ点の電圧値がＭＯＳトランジスタ３７を介して保持要素３９に保持される。
【００７４】
時点ｔ７で信号Ｓ４４、信号４６、信号５０が“ＨＩＧＨ”となり、ＭＯＳトランジスタ３４、ＭＯＳトランジスタ３３、ＭＯＳトランジスタ４１のゲートを“ＨＩＧＨ”にして導通し、Ｍ点をバイアス電圧（ＶＲＥＦ）に設定するとともに、保持要素４２に保持された電圧値“Ｖrst2−Ｖth18”が図４中のＴ点に読み出される。
【００７５】
時点ｔ８では信号Ｓ２７、信号４５、信号５１が“ＨＩＧＨ”となり、行選択ＭＯＳトランジスタ１９のゲートを“ＨＩＧＨ”にして行選択ＭＯＳトランジスタ１９を導通させるとともにＭＯＳトランジスタ３６、保持回路２ｂのＭＯＳトランジスタ４０を導通させ、画素回路１ｂのＦＤ電位、すなわち受光量に応じた電圧（出力ＭＯＳトランジスタ１８の閾値をＶth18とすると電圧値“Ｖsig2−Ｖth18”）が映像信号として出力ＭＯＳトランジスタ１８、電流源２０で構成するソースフォロアを介して列信号線２１に出力され、バッファー５２を介してＴ点に設定される。
【００７６】
時点ｔ７ではＭ点はバイアス電圧（ＶＲＥＦ）にＴ点は電圧値“Ｖrst2−Ｖth18”に、時点ｔ８ではＴ点が電圧値“Ｖsig2−Ｖth18”に変化する。容量３１、３２の容量値をＣ１、Ｃ２とすると時点ｔ８のＭ点の電圧は
バイアス電圧（ＶＲＥＦ）−（Ｃ１／（Ｃ１＋Ｃ２））＊（（Ｖrst2−Ｖth18）−（Ｖsig2−Ｖth18））となり、
すなわち、バイアス電圧（ＶＲＥＦ）−（Ｃ１／（Ｃ１＋Ｃ２））＊（Ｖrst2−Ｖsig2）となる。
【００７７】
この電圧値は出力ＭＯＳトランジスタ１８の閾値とリセットＭＯＳトランジスタ１７のスイッチングノイズをキャンセルしている。このＭ点の電圧値がＭＯＳトランジスタ４０を介して保持要素４２に保持される。
【００７８】
以上説明してきたように、本実施の形態における固体撮像素子の駆動方法は、複数の画素回路において浮遊拡散層を初期化する第１の初期化を同時に行い（図４，ｔ１〜ｔ２）、第１の初期化後で信号電荷の転送の前に、行単位に、列信号線から転送される第１初期化信号を第１保持回路に順次格納し（ｔ２〜ｔ３〜）、第１の初期化後にフォトダイオードから浮遊拡散層への信号電荷の転送を複数の画素回路において同時に行い（ｔ４〜ｔ５）、信号電荷の転送後に、差分回路において行単位に、第１保持回路に保持された第１初期化信号と、対応する行から列信号線を介して転送される第１映像信号との差分である第１差分信号を生成し（ｔ５〜ｔ７）、生成した第１差分信号を第１保持回路に格納する（ｔ６〜ｔ７）。
【００７９】
（実施の形態２）（メモリの数が有効画素数の2倍かそれ以上）
実施の形態１では、１つの画素回路に１つの保持回路（第１保持回路）が対応しているが、本実施の形態では１つの画素回路に２つの保持回路を対応させる構成について説明する。以下、１つの画素回路に対応する２つの保持回路を第１保持回路、第２保持回路と呼ぶ。
【００８０】
図５は、本発明の第２の実施形態に係る固体撮像素子における差分回路と保持回路の１列２行分の構成の１例を示す。同図は、図３に示す第１保持回路２ａ、２ｂに加えて、第２保持回路２ａａ、２ｂｂが追加されている点が異なる。同じ点は説明を省略し、異なる点を中心に説明する。
【００８１】
１つの第１保持回路と１つの第２保持回路とからなる１組は複数の画素回路の１つに対応する。図５では、第１保持回路２ａおよび第２保持回路２ａａは１行目の画素回路１ａに対応し、第１保持回路２ｂおよび第２保持回路２ｂｂは２行目の画素回路１ａに対応するものとする。
【００８２】
第１保持回路と第２保持回路は同一の構成であるが、第１保持回路が初期化された浮遊拡散層に対応する第１初期化信号と、受光量に応じた第１映像信号を保持するために用いられるのに対して、列信号線を通して対応画素回路から転送されてくる第２初期化信号と、受光量に応じない第２映像信号を保持するのに用いられる点が異なる。
【００８３】
図６は、本発明の第２の実施形態に係る固体撮像素子における主要な信号の時間変化を示すタイミングチャートである。
【００８４】
図６には、図２、図５中の各端子に印加される制御信号が示される。制御信号は、印加される端子の符号にＳを付した名称で表わされている。
【００８５】
信号Ｓ６７は端子６７に印加されるＭＯＳトランジスタ６２のゲートに入力される。
【００８６】
信号Ｓ６８は端子６８に印加されるＭＯＳトランジスタ６１のゲートに入力される。
【００８７】
信号Ｓ６９は端子６９に印加されるＭＯＳトランジスタ６５のゲートに入力される。
【００８８】
信号Ｓ７０は端子７０に印加されるＭＯＳトランジスタ６４のゲートに入力される。
【００８９】
本発明の第２の実施形態に係る固体撮像素子の動作について、図２、図５、図６を参照しながら説明する。
【００９０】
図６中の時点ｔ１で信号Ｓ２２と信号２５は同時に“ＨＩＧＨ”となり、画素回路１ａと画素回路１ｂのリセットＭＯＳトランジスタ１２とリセットＭＯＳトランジスタ１７のゲートを同時に“ＨＩＧＨ”にして導通させ、画素回路１ａと画素回路１ｂのＦＤを電源に接続して初期状態とする。つまり、複数の画素回路においてＦＤを初期化する第１の初期化を同時に行う。
【００９１】
この時の画素回路１ａのＦＤの電圧をＶrst1、画素回路１ｂのＦＤの電圧をＶrst2とする。
【００９２】
時点ｔ２で信号Ｓ２２と信号２５は“ＬＯＷ”となり、リセットＭＯＳトランジスタ１２とリセットＭＯＳトランジスタ１７は非導通となる。同時に信号Ｓ２４、信号４５、信号４９が“ＨＩＧＨ”となり、行選択ＭＯＳトランジスタ１４のゲートを“ＨＩＧＨ”にして行選択ＭＯＳトランジスタ１４を導通させるとともにＭＯＳトランジスタ３６、第１保持回路２ａのＭＯＳトランジスタ３７を導通させ、画素回路１ａの初期状態のＦＤ電位に応じた電圧（出力ＭＯＳトランジスタ１３の閾値をＶth13とすると“Ｖrst1−Ｖth13”が出力ＭＯＳトランジスタ１３、電流源２０で構成するソースフォロアを介して列信号線２１に出力され、バッファー５２を介して第１保持回路２ａの保持要素３９に保持される。
【００９３】
時点ｔ３では信号Ｓ２７、信号４５、信号６８が“ＨＩＧＨ”となり、行選択ＭＯＳトランジスタ１９のゲートを“ＨＩＧＨ”にして行選択ＭＯＳトランジスタ１９を導通させるとともにＭＯＳトランジスタ３６、第１保持回路２ｂのＭＯＳトランジスタ６１を導通させ、画素回路１ｂの初期状態のＦＤ電位に応じた電圧（出力ＭＯＳトランジスタ１８の閾値をＶth18とすると“Ｖrst2−Ｖth18”が出力ＭＯＳトランジスタ１８、電流源２０で構成するソースフォロアを介して列信号線２１に出力され、バッファー５２を介して第１保持回路２ｂの保持要素６３に保持される。
【００９４】
時点ｔ４で信号Ｓ２３と信号２６は同時に“ＨＩＧＨ”となり、画素回路１ａと画素回路１ｂの転送ＭＯＳトランジスタ１１と転送ＭＯＳトランジスタ１６のゲートを同時に“ＨＩＧＨ”にして導通させ、画素回路１ａと画素回路１ｂのフォトダイオード１０、１５の蓄積された電荷がＦＤにそれぞれ転送される。この時の画素回路１ａのＦＤの電圧をＶsig1、画素回路１ｂのＦＤの電圧をＶsig2とする。
【００９５】
時点ｔ５で信号Ｓ２３と信号２６は“ＬＯＷ”となり、転送ＭＯＳトランジスタ１１と転送ＭＯＳトランジスタ１６は非導通となる。同時に信号Ｓ４４、信号４６、信号４８が“ＨＩＧＨ”となり、ＭＯＳトランジスタ３４、ＭＯＳトランジスタ３３、ＭＯＳトランジスタ３８のゲートを“ＨＩＧＨ”にして導通し、Ｍ点をバイアス電圧（ＶＲＥＦ）に設定するとともに、保持要素３９に保持された電圧値“Ｖrst1−Ｖth13”が図４中のＴ点に読み出される。
【００９６】
時点ｔ６では信号Ｓ２４、信号４５、信号４９が“ＨＩＧＨ”となり、行選択ＭＯＳトランジスタ１４のゲートを“ＨＩＧＨ”にして行選択ＭＯＳトランジスタ１４を導通させるとともにＭＯＳトランジスタ３６、第１保持回路２ａのＭＯＳトランジスタ３７を導通させ、画素回路１ａのＦＤ電位、すなわち受光量に応じた電圧（出力ＭＯＳトランジスタ１３の閾値をＶth13とすると“Ｖsig1−Ｖth13”）が第１映像信号として出力ＭＯＳトランジスタ１３、電流源２０で構成するソースフォロアを介して列信号線２１に出力され、バッファー５２を介してＴ点に設定される。時点ｔ５ではＭ点はバイアス電圧（ＶＲＥＦ）に、Ｔ点は電圧値“Ｖrst1−Ｖth13”に、時点ｔ６ではＴ点が“Ｖsig1−Ｖth13”に変化する。容量３１、３２の容量値をＣ１、Ｃ２とすると時点ｔ６のＭ点の電圧は
バイアス電圧（ＶＲＥＦ）−（Ｃ１／（Ｃ１＋Ｃ２））＊（（Ｖrst1−Ｖth13）−（Ｖsig1−Ｖth13））となり、
すなわち、バイアス電圧（ＶＲＥＦ）−（Ｃ１／（Ｃ１＋Ｃ２））＊（Ｖrst1−Ｖsig1）となる。
【００９７】
この電圧値は出力ＭＯＳトランジスタ１３の閾値とリセットＭＯＳトランジスタ１２のスイッチングノイズをキャンセルしている。このＭ点の電圧値がＭＯＳトランジスタ３７を介して保持要素３９に保持される。
【００９８】
時点ｔ７で信号Ｓ４４、信号４６、信号６７が“ＨＩＧＨ”となり、ＭＯＳトランジスタ３４、ＭＯＳトランジスタ３３、ＭＯＳトランジスタ６２のゲートを“ＨＩＧＨ”にして導通し、Ｍ点をバイアス電圧（ＶＲＥＦ）に設定するとともに、保持要素６３に保持された電圧値“Ｖrst2−Ｖth18”が図４中のＴ点に読み出される。
【００９９】
時点ｔ８では信号Ｓ２７、信号４５、信号６８が“ＨＩＧＨ”となり、行選択ＭＯＳトランジスタ１９のゲートを“ＨＩＧＨ”にして行選択ＭＯＳトランジスタ１９を導通させるとともにＭＯＳトランジスタ３６、第１保持回路２ｂのＭＯＳトランジスタ６１を導通させ、画素回路１ｂのＦＤ電位、すなわち受光量に応じた電圧（出力ＭＯＳトランジスタ１８の閾値をＶth18とすると電圧値“Ｖsig2−Ｖth18”）が第１映像信号として出力ＭＯＳトランジスタ１８、電流源２０で構成するソースフォロアを介して列信号線２１に出力され、バッファー５２を介してＴ点に設定される。
【０１００】
時点ｔ７ではＭ点はバイアス電圧（ＶＲＥＦ）にＴ点は電圧値“Ｖrst2−Ｖth18”に、時点ｔ８ではＴ点が電圧値“Ｖsig2−Ｖth18”に変化する。容量３１、３２の容量値をＣ１、Ｃ２とすると時点ｔ８のＭ点の電圧は
バイアス電圧（ＶＲＥＦ）−（Ｃ１／（Ｃ１＋Ｃ２））＊（（Ｖrst2−Ｖth18）−（Ｖsig2−Ｖth18））となり、
すなわち、バイアス電圧（ＶＲＥＦ）−（Ｃ１／（Ｃ１＋Ｃ２））＊（Ｖrst2−Ｖsig2）となる。
【０１０１】
この電圧値は出力ＭＯＳトランジスタ１８の閾値とリセットＭＯＳトランジスタ１７のスイッチングノイズをキャンセルしている。このＭ点の電圧値がＭＯＳトランジスタ６１を介して保持要素６３に保持される。
【０１０２】
時点ｔ９では信号Ｓ２２と信号２５は同時に“ＨＩＧＨ”となり、画素回路１ａと画素回路１ｂのリセットＭＯＳトランジスタ１２とリセットＭＯＳトランジスタ１７のゲートを同時に“ＨＩＧＨ”にして導通させ、画素回路１ａと画素回路１ｂのＦＤを電源に接続して初期状態とする。つまり、第１保持回路が第１差分信号を保持した後、複数の画素回路において浮遊拡散層を初期化する第２の初期化を同時に行う。
【０１０３】
この時の画素回路１ａのＦＤの電圧をＶrst1、画素回路１ｂのＦＤの電圧をＶrst2とする。
【０１０４】
時点ｔ１０で信号Ｓ２２と信号２５は“ＬＯＷ”となり、リセットＭＯＳトランジスタ１２とリセットＭＯＳトランジスタ１７は非導通となる。同時に信号Ｓ２４、信号４５、信号５１が“ＨＩＧＨ”となり、行選択ＭＯＳトランジスタ１４のゲートを“ＨＩＧＨ”にして行選択ＭＯＳトランジスタ１４を導通させるとともにＭＯＳトランジスタ３６、第２保持回路２ａａのＭＯＳトランジスタ４０を導通させ、画素回路１ａの初期状態のＦＤ電位に応じた電圧（出力ＭＯＳトランジスタ１３の閾値をＶth13とすると“Ｖrst1−Ｖth13”）が第２初期化信号として出力ＭＯＳトランジスタ１３、電流源２０で構成するソースフォロアを介して列信号線２１に出力され、バッファー５２を介して第２保持回路２ａａの保持要素４２に保持される。
【０１０５】
時点ｔ１１では信号Ｓ２７、信号４５、信号７０が“ＨＩＧＨ”となり、行選択ＭＯＳトランジスタ１９のゲートを“ＨＩＧＨ”にして行選択ＭＯＳトランジスタ１９を導通させるとともにＭＯＳトランジスタ３６、第２保持回路２ｂｂのＭＯＳトランジスタ６４を導通させ、画素回路１ｂの初期状態のＦＤ電位に応じた電圧（出力ＭＯＳトランジスタ１８の閾値をＶth18とすると“Ｖrst2−Ｖth18”）が第２初期化信号として出力ＭＯＳトランジスタ１８、電流源２０で構成するソースフォロアを介して列信号線２１に出力され、バッファー５２を介して第２保持回路２ｂｂの保持要素６６に保持される。
【０１０６】
時点ｔ１２では信号Ｓ２３と信号２６は“ＨＩＧＨ”とならず“ＬＯＷ”の状態である。
【０１０７】
画素回路１ａと画素回路１ｂの転送ＭＯＳトランジスタ１１と転送ＭＯＳトランジスタ１６が導通しないため、画素回路１ａと画素回路１ｂのフォトダイオード１０、１５の蓄積された電荷はＦＤに転送されず、画素回路１ａと画素回路１ｂのＦＤで生じる電荷のみがＦＤに蓄積される。この時の画素回路１ａのＦＤの電圧をＶfd1、画素回路１ｂのＦＤの電圧をＶfd2とする。
【０１０８】
時点ｔ１３では信号Ｓ４４、信号４６、信号５０が“ＨＩＧＨ”となり、ＭＯＳトランジスタ３４、ＭＯＳトランジスタ３３、ＭＯＳトランジスタ４１のゲートを“ＨＩＧＨ”にして導通し、Ｍ点をバイアス電圧（ＶＲＥＦ）に設定するとともに、保持要素４２に保持された電圧値“Ｖrst1−Ｖth13”が図４中のＴ点に読み出される。
【０１０９】
時点ｔ１４では信号Ｓ２４、信号４５、信号５１が“ＨＩＧＨ”となり、行選択ＭＯＳトランジスタ１４のゲートを“ＨＩＧＨ”にして行選択ＭＯＳトランジスタ１４を導通させるとともにＭＯＳトランジスタ３６、第２保持回路２ａａのＭＯＳトランジスタ４０を導通させ、画素回路１ａのＦＤ電位、すなわち受光量に応じない電圧（出力ＭＯＳトランジスタ１３の閾値をＶth13とすると“Ｖfd1−Ｖth13”）が第２映像信号として出力ＭＯＳトランジスタ１３、電流源２０で構成するソースフォロアを介して列信号線２１に出力され、バッファー５２を介してＴ点に設定される。時点ｔ５ではＭ点はバイアス電圧（ＶＲＥＦ）に、Ｔ点は電圧値“Ｖrst1−Ｖth13”に、時点ｔ１４ではＴ点が“Ｖfd1−Ｖth13”に変化する。容量３１、３２の容量値をＣ１、Ｃ２とすると時点ｔ１４のＭ点の電圧は
バイアス電圧（ＶＲＥＦ）−（Ｃ１／（Ｃ１＋Ｃ２））＊（（Ｖrst1−Ｖth13）−（Ｖfd1−Ｖth13））となり、
すなわち、バイアス電圧バイアス電圧（ＶＲＥＦ）−（Ｃ１／（Ｃ１＋Ｃ２））＊（Ｖrst1−Ｖfd1）となる。
【０１１０】
この電圧値はＭＯＳトランジスタ１３の閾値とリセットＭＯＳトランジスタ１２のスイッチングノイズをキャンセルしている。このＭ点の電圧値がＭＯＳトランジスタ４０を介して保持要素４２に保持される。
【０１１１】
時点ｔ１５で信号Ｓ４４、信号４６、信号６９が“ＨＩＧＨ”となり、ＭＯＳトランジスタ３４、ＭＯＳトランジスタ３３、ＭＯＳトランジスタ６５のゲートを“ＨＩＧＨ”にして導通し、Ｍ点をバイアス電圧（ＶＲＥＦ）に設定するとともに、保持要素６６に保持された電圧値“Ｖrst2−Ｖth18”が図４中のＴ点に読み出される。
【０１１２】
時点ｔ１６では信号Ｓ２７、信号４５、信号７０が“ＨＩＧＨ”となり、行選択ＭＯＳトランジスタ１９のゲートを“ＨＩＧＨ”にして行選択ＭＯＳトランジスタ１９を導通させるとともにＭＯＳトランジスタ３６、第２保持回路２ｂｂのＭＯＳトランジスタ６４を導通させ、画素回路１ｂのＦＤ電位、すなわち受光量に応じない電圧（出力ＭＯＳトランジスタ１８の閾値をＶth18とすると電圧値“Ｖfd2−Ｖth18”）が第２映像信号として出力ＭＯＳトランジスタ１８、電流源２０で構成するソースフォロアを介して列信号線２１に出力され、バッファー５２を介してＴ点に設定される。
【０１１３】
時点ｔ１５ではＭ点はバイアス電圧（ＶＲＥＦ）にＴ点は電圧値“Ｖrst2−Ｖth18”に、時点ｔ１６ではＴ点が電圧値“Ｖfd2−Ｖth18”に変化する。容量３１、３２の容量値をＣ１、Ｃ２とすると時点ｔ８のＭ点の電圧は
バイアス電圧（ＶＲＥＦ）−（Ｃ１／（Ｃ１＋Ｃ２））＊（（Ｖrst2−Ｖth18）−（Ｖfd2−Ｖth18））となり、
すなわち、バイアス電圧（ＶＲＥＦ）−（Ｃ１／（Ｃ１＋Ｃ２））＊（Ｖrst2−Ｖfd2）となる。
【０１１４】
この電圧値は出力ＭＯＳトランジスタ１８の閾値とリセットＭＯＳトランジスタ１７のスイッチングノイズをキャンセルしている。このＭ点の電圧値がＭＯＳトランジスタ６４を介して保持要素６６に保持される。
【０１１５】
時点ｔ１６以降では、
保持要素３９には、（ＶＲＥＦ）−（Ｃ１／（Ｃ１＋Ｃ２））＊（Ｖrst1−Ｖsig1）
保持要素４２には、（ＶＲＥＦ）−（Ｃ１／（Ｃ１＋Ｃ２））＊（Ｖrst1−Ｖfd1）
保持要素６３には、（ＶＲＥＦ）−（Ｃ１／（Ｃ１＋Ｃ２））＊（Ｖrst2−Ｖsig2）
保持要素６６には、（ＶＲＥＦ）−（Ｃ１／（Ｃ１＋Ｃ２））＊（Ｖrst2−Ｖfd2）
が保持されており、保持要素３９と４２の差分信号を求めれば
（ＶＲＥＦ）−（Ｃ１／（Ｃ１＋Ｃ２））＊（Ｖsig1−Ｖfd1）
が求まり、出力ＭＯＳトランジスタ１３の閾値Ｖth13がない出力信号が得られる。また、時点ｔ２から時点ｔ５の間隔（T1）と時点ｔ１０と時点ｔ１３の間隔（T2）を同じにすればＦＤ部の電荷成分のない出力信号が得られる。
【０１１６】
保持要素６３と６６の差分信号を求めれば
（ＶＲＥＦ）−（Ｃ１／（Ｃ１＋Ｃ２））＊（Ｖsig2−Ｖfd21）
が求まり、出力ＭＯＳトランジスタ１８の閾値Ｖth18がない出力信号が得られる。また、時点ｔ２から時点ｔ５の間隔（T1）と時点ｔ１０と時点ｔ１３の間隔（T2）を同じにすればＦＤ部の電荷成分のない出力信号が得られる。
【０１１７】
以上説明してきたように、本実施の形態における固体撮像素子の駆動方法は、第１差分信号を第１保持回路に格納し（t1〜t8）、その後、第１保持回路が第１差分信号を格納した後、複数の画素回路において浮遊拡散層を初期化する第２の初期化を同時に行い（図6,t9〜t10）、行単位に、列信号線から転送される第２初期化信号を第２保持回路に順次格納し（t10〜t11〜）、第２保持回路が第２初期化信号を順次保持した後、複数の画素回路においてフォトダイオードから浮遊拡散層への信号電荷の転送を行うことなく第２映像信号を行単位に列信号線に出力し（t14〜t15）、差分回路において、行単位に、第２保持回路に保持された第２初期化信号と、対応する行から列信号線を介して転送される第２映像信号との差分である第２差分信号を生成し（t13〜t15）、生成した第２差分信号を第２保持回路に格納する（t14〜t15）。さらに、記第２保持回路に保持された第２差分信号と第１保持回路に保持された第１差分信号との差分を生成するようにしてもよい。
【０１１８】
（実施の形態３）（メモリの数が有効画素数＋１かそれ以上）
図７は、本発明の第３の実施形態に係る固体撮像素子における差分回路と保持回路の１列２行分の構成の１例を示す。図３に示す第１保持回路２ａ、２ｂに、１行分の保持要素とし第２保持回路２ａａを追加したことが異なる。第２保持回路２ａａ内の８０はＭＯＳトランジスタでドレインは書き込み線５３にソースは保持要素８２にゲートは端子８４に接続される。８１は読み出しＭＯＳトランジスタでドレインは保持要素８２に、ソースは読み出し線５４に、ゲートは端子８３に接続される。保持要素８２の他の端子は接地している。
【０１１９】
図８は、本発明の第３の実施形態に係る固体撮像素子における主要な信号の時間変化を示すタイミングチャートである。
【０１２０】
図８には、図２、図７中の各端子に印加される制御信号が示される。制御信号は、印加される端子の符号にＳを付した名称で表わされている。
【０１２１】
信号Ｓ８３は端子８３に印加されるＭＯＳトランジスタ８１のゲートに入力される。
【０１２２】
信号Ｓ８４は端子８４に印加されるＭＯＳトランジスタ８０のゲートに入力される。
【０１２３】
本発明の第３の実施形態に係る固体撮像素子の動作について、図２、図７、図８を参照しながら説明する。
【０１２４】
時点ｔ１から時点ｔ８までは本特許の実施の形態１と同様であるため説明は省略する。
【０１２５】
時点ｔ８以降では、
保持要素３９には、（ＶＲＥＦ）−（Ｃ１／（Ｃ１＋Ｃ２））＊（Ｖrst1−Ｖsig1）
保持要素４２には、（ＶＲＥＦ）−（Ｃ１／（Ｃ１＋Ｃ２））＊（Ｖrst2−Ｖsig2）
が蓄積される。
【０１２６】
時点ｔ９では信号Ｓ２２が“ＨＩＧＨ”となり、画素回路１ａのリセットＭＯＳトランジスタ１２のゲートを“ＨＩＧＨ”にして導通させ、画素回路１ａのＦＤを電源に接続して初期状態とする。この動作を第２の初期化と呼び、この状態で画素回路１ａから出力される信号を第２初期化信号と呼ぶ。
【０１２７】
この時の画素回路１ａのＦＤの電圧をＶrst1とする。
【０１２８】
時点ｔ１０では信号Ｓ２２が“ＬＯＷ”となり、リセットＭＯＳトランジスタ１２は非導通となる。同時に信号Ｓ２４、信号４５、信号８４が“ＨＩＧＨ”となり、行選択ＭＯＳトランジスタ１４のゲートを“ＨＩＧＨ”にして行選択ＭＯＳトランジスタ１４を導通させるとともに、第２保持回路２ａａのＭＯＳトランジスタ８０を導通させ、画素回路１ａの初期状態のＦＤ電位に応じた電圧（出力ＭＯＳトランジスタ１３の閾値をＶth13とすると第２初期化信号として“Ｖrst1−Ｖth13”が出力ＭＯＳトランジスタ１３、電流源２０で構成するソースフォロアを介して列信号線２１に出力され、バッファー５２を介して第２保持回路２ａａの保持要素８２に保持される。
【０１２９】
時点ｔ１１では信号Ｓ４４、信号４６、信号８３が“ＨＩＧＨ”となり、ＭＯＳトランジスタ３４、ＭＯＳトランジスタ３３、ＭＯＳトランジスタ８１のゲートを“ＨＩＧＨ”にして導通し、Ｍ点をバイアス電圧（ＶＲＥＦ）に設定するとともに、保持要素８２に保持された電圧値“Ｖrst1−Ｖth13”が図４中のＴ点に読み出される。
【０１３０】
時点ｔ１２では信号Ｓ２３は“ＨＩＧＨ”とならず“ＬＯＷ”の状態である。つまり、フォトダイオードからＦＤへの信号電荷の転送を行うことなくＦＤの電位は 受光量に応じない第２映像信号として取り扱われる。
【０１３１】
時点ｔ１３では信号Ｓ２４、信号４５、信号８４が“ＨＩＧＨ”となり、行選択ＭＯＳトランジスタ１４のゲートを“ＨＩＧＨ”にして行選択ＭＯＳトランジスタ１４を導通させるとともにＭＯＳトランジスタ３６、保持要素８２のＭＯＳトランジスタ８０を導通させ、画素回路１ａのＦＤ電位、すなわち受光量に応じない電圧（出力ＭＯＳトランジスタ１３の閾値をＶth13とすると“Ｖfd1−Ｖth13”）が第２映像信号として出力ＭＯＳトランジスタ１３、電流源２０で構成するソースフォロアを介して列信号線２１に出力され、バッファー５２を介してＴ点に設定される。時点ｔ１１ではＭ点はバイアス電圧（ＶＲＥＦ）にＴ点は電圧値“Ｖrst1−Ｖth13”に、時点ｔ１３ではＴ点が電圧値“Ｖfd1−Ｖth13”に変化する。容量３１、３２の容量値をＣ１、Ｃ２とすると時点ｔ１３のＭ点の電圧は
バイアス電圧（ＶＲＥＦ）−（Ｃ１／（Ｃ１＋Ｃ２））＊（（Ｖrst1−Ｖth13）−（Ｖfd1−Ｖth13））となり、
すなわち、バイアス電圧（ＶＲＥＦ）−（Ｃ１／（Ｃ１＋Ｃ２））＊（Ｖrst1−Ｖfd1）となる。
【０１３２】
この電圧値は出力ＭＯＳトランジスタ１３の閾値とリセットＭＯＳトランジスタ１２のスイッチングノイズをキャンセルしている。このＭ点の電圧値がＭＯＳトランジスタ８０を介して保持要素８２に保持される。
【０１３３】
時点ｔ１４では信号Ｓ４４、信号４６、信号４８が“ＨＩＧＨ”となり、ＭＯＳトランジスタ３４、ＭＯＳトランジスタ３３、ＭＯＳトランジスタ３８のゲートを“ＨＩＧＨ”にして導通し、Ｍ点をバイアス電圧（ＶＲＥＦ）に設定するとともに、保持要素３９に保持された電圧値、（ＶＲＥＦ）−（Ｃ１／（Ｃ１＋Ｃ２））＊（Ｖrst1−Ｖsig1）が図４中のＴ点に読み出される。
【０１３４】
時点ｔ１５では信号Ｓ４４、信号４５、信号４９、信号８３が“ＨＩＧＨ”となり、ＭＯＳトランジスタ３４、ＭＯＳトランジスタ３６、ＭＯＳトランジスタ３７、ＭＯＳトランジスタ８１のゲートを“ＨＩＧＨ”にして導通し、保持要素８２の電圧（ＶＲＥＦ）−（Ｃ１／（Ｃ１＋Ｃ２））＊（Ｖrst1−Ｖfd1）が図４中のＴ点に読み出される。この時点でＭ点の電圧値は
（ＶＲＥＦ）−（Ｃ１／（Ｃ１＋Ｃ２））＾２＊（（Ｖrst1−Ｖth13）−（Ｖfd1−Ｖth13））となり、
すなわち、（ＶＲＥＦ）−（Ｃ１／（Ｃ１＋Ｃ２））＾２＊（Ｖrst1−Ｖfd1）となる。
【０１３５】
この電圧値は出力ＭＯＳトランジスタ１３の閾値とリセットＭＯＳトランジスタ１２のスイッチングノイズとＦＤ部の電荷をキャンセルしている。このＭ点の電圧値がＭＯＳトランジスタ３７を介して保持要素３９に保持される。
【０１３６】
時点ｔ１６では信号Ｓ２５が“ＨＩＧＨ”となり、画素回路１ｂのリセットＭＯＳトランジスタ１７のゲートを“ＨＩＧＨ”にして導通させ、画素回路１ｂのＦＤを電源に接続して初期状態とする。
【０１３７】
この時の画素回路１ｂのＦＤの電圧をＶrst2とする。
【０１３８】
時点ｔ１７では信号Ｓ２５が“ＬＯＷ”となり、リセットＭＯＳトランジスタ１７は非導通となる。同時に信号Ｓ２７、信号４５、信号８４が“ＨＩＧＨ”となり、行選択ＭＯＳトランジスタ１９のゲートを“ＨＩＧＨ”にして行選択ＭＯＳトランジスタ１９を導通させるとともに、第２保持回路２ａａのＭＯＳトランジスタ８０を導通させ、画素回路１ｂの初期状態のＦＤ電位に応じた電圧（出力ＭＯＳトランジスタ１８の閾値をＶth18とすると“Ｖrst2−Ｖth18”が第２初期化信号として出力ＭＯＳトランジスタ１８、電流源２０で構成するソースフォロアを介して列信号線２１に出力され、バッファー５２を介して第２保持回路２ａａの保持要素８２に保持される。
【０１３９】
時点ｔ１８では信号Ｓ４４、信号４６、信号８３が“ＨＩＧＨ”となり、ＭＯＳトランジスタ３４、ＭＯＳトランジスタ３３、ＭＯＳトランジスタ８１のゲートを“ＨＩＧＨ”にして導通し、Ｍ点をバイアス電圧（ＶＲＥＦ）に設定するとともに、保持要素８２に保持された電圧値“Ｖrst2−Ｖth18”が図４中のＴ点に読み出される。
【０１４０】
時点ｔ１９では信号Ｓ２６は“ＨＩＧＨ”とならず“ＬＯＷ”の状態である。
【０１４１】
時点ｔ２０では信号Ｓ２７、信号４５、信号８４が“ＨＩＧＨ”となり、行選択ＭＯＳトランジスタ１９のゲートを“ＨＩＧＨ”にして行選択ＭＯＳトランジスタ１９を導通させるとともにＭＯＳトランジスタ３６、保持要素８２のＭＯＳトランジスタ８０を導通させ、画素回路１ｂのＦＤ電位、すなわち受光量に応じない電圧（出力ＭＯＳトランジスタ１３の閾値をＶth18とすると“Ｖfd2−Ｖth18”）が第２映像信号として出力ＭＯＳトランジスタ１８、電流源２０で構成するソースフォロアを介して列信号線２１に出力され、バッファー５２を介してＴ点に設定される。時点ｔ１８ではＭ点はバイアス電圧（ＶＲＥＦ）にＴ点は電圧値“Ｖrst2−Ｖth18”に、時点ｔ２０ではＴ点が電圧値“Ｖfd2−Ｖth18”に変化する。容量３１、３２の容量値をＣ１、Ｃ２とすると時点ｔ２０のＭ点の電圧は
バイアス電圧（ＶＲＥＦ）−（Ｃ１／（Ｃ１＋Ｃ２））＊（（Ｖrst2−Ｖth18）−（Ｖfd2−Ｖth18））となり、
すなわち、バイアス電圧（ＶＲＥＦ）−（Ｃ１／（Ｃ１＋Ｃ２））＊（Ｖrst2−Ｖfd2）となる。
【０１４２】
この電圧値は出力ＭＯＳトランジスタ１８の閾値とリセットＭＯＳトランジスタ１７のスイッチングノイズをキャンセルしている。このＭ点の電圧値がＭＯＳトランジスタ８０を介して保持要素８２に保持される。
【０１４３】
時点ｔ２１では信号Ｓ４４、信号４６、信号５０が“ＨＩＧＨ”となり、ＭＯＳトランジスタ３４、ＭＯＳトランジスタ３３、ＭＯＳトランジスタ４１のゲートを“ＨＩＧＨ”にして導通し、Ｍ点をバイアス電圧（ＶＲＥＦ）に設定するとともに、保持要素４２に保持された電圧値、（ＶＲＥＦ）−（Ｃ１／（Ｃ１＋Ｃ２））＊（Ｖrst2−Ｖsig2）が図４中のＴ点に読み出される。
【０１４４】
時点ｔ２１では信号Ｓ４４、信号４５、信号５１、信号８３が“ＨＩＧＨ”となり、ＭＯＳトランジスタ３４、ＭＯＳトランジスタ３６、ＭＯＳトランジスタ４０、ＭＯＳトランジスタ８１のゲートを“ＨＩＧＨ”にして導通し、保持要素８２の電圧（ＶＲＥＦ）−（Ｃ１／（Ｃ１＋Ｃ２））＊（Ｖrst2−Ｖfd2）が図４中のＴ点に読み出される。この時点でＭ点の電圧値は
（ＶＲＥＦ）−（Ｃ１／（Ｃ１＋Ｃ２））＾２＊（（Ｖrst2−Ｖth18）−（Ｖfd2−Ｖth18））となり、
すなわち、（ＶＲＥＦ）−（Ｃ１／（Ｃ１＋Ｃ２））＾２＊（Ｖrst2−Ｖfd2）となる。
【０１４５】
この電圧値は出力ＭＯＳトランジスタ１３の閾値とリセットＭＯＳトランジスタ１７のスイッチングノイズとＦＤ部の電荷をキャンセルしている。このＭ点の電圧値がＭＯＳトランジスタ４０を介して保持要素４２に保持される。
【０１４６】
このように、保持要素３９、４２に保持されている信号はＭＯＳトランジスタの閾値とリセットＭＯＳトランジスタのスイッチングノイズをキャンセルしている信号であり、実施の形態２に対し、メモリ数を半分に削減できる。また、時点ｔ２から時点ｔ５の間隔（T1）と時点ｔ９と時点ｔ１３、時点ｔ１６と時点ｔ２０の間隔（T2）を同じにすればＦＤ部の電荷成分のない出力信号が得られる。
【０１４７】
以上説明してきたように、本実施の形態における固体撮像素子の駆動方法は、第１差分信号を第１保持回路に格納し（図８のｔ１〜ｔ８）、その後、第１保持回路が第１差分信号を保持した後、複数の画素回路の１行において浮遊拡散層を初期化する第２の初期化を行い（図８，ｔ９〜ｔ１０）、列信号線から転送される第２初期化信号を第２保持回路に格納し（ｔ１０〜ｔ１１）、第２保持回路が第２初期化信号を格納した後、複数の画素回路の当該行において、フォトダイオードから浮遊拡散層への信号電荷の転送を行うことなく第２映像信号を列信号線に出力し（ｔ１３〜ｔ１４）、差分回路において、第２保持回路に保持された第２初期化信号と、当該行から列信号線を介して転送される第２映像信号との差分である第２差分信号を生成し（ｔ１３〜ｔ１５）、生成した第２差分信号を当該行に対応する第１保持回路に格納する（ｔ１４〜ｔ１６）。
【０１４８】
（実施の形態４）
次に、実施の形態４では、上記した実施の形態１〜３に示した固体撮像素子を備えたカメラの一例について説明する。
【０１４９】
図９は、本実施の形態に係るカメラの概略構成を示す図である。図９に示すように、このカメラは、固体撮像素子１００、レンズ１０１ａ、メカニカルシャッター１０１ｂ、ＤＳＰ（デジタル信号処理回路）１１０、画像表示デバイス１２０および画像メモリ１３０から構成される。なお、メカニカルシャッター１０１ｂには、レンズシャッターあるいはフォーカルプレーンシャッターを用いる。さらに、フォーカルプレーンシャッターの場合は、２つの幕である先幕と後幕から構成される。また、この図における、直線矢印は、各種信号の送信方向である。
【０１５０】
このカメラでは、レンズ１０１ａとメカニカルシャッター１０１ｂとを介して外部から光が入射し、入射した光は固体撮像素子１００により出力信号に変換されて出力線４および出力Ｉ／Ｆ１０３から出力される。そして、出力された出力信号はＤＳＰ１１０により処理されて映像信号として画像メモリ１３０に出力されて記録され、また画像表示デバイス１２０に出力されて画像表示される。
【０１５１】
ＤＳＰ１１０は、固体撮像素子１００の出力信号に対してノイズ除去等の処理を行って映像信号を生成する画像処理回路１１１と、固体撮像素子における画素の走査タイミングおよびゲインの制御を行うカメラシステム制御部１１２とから構成される。ＤＳＰ１１０は、例えば固体撮像素子１００の単位セル内で共有される画素間での特性差に関する補正を行う。
【０１５２】
通信・タイミング制御部（タイミングジェネレータ）１０４は、外部端子を介して入力されたマスタークロックＣＬＫ０およびデータＤＡＴＡを受け取り、種々の内部クロックを生成し垂直走査回路６、差分回路部３、水平走査回路５、出力Ｉ／Ｆ１０３などを制御する。
【０１５３】
このような構成において、各画素を初期（リセット）状態にする初期化信号および各画素からＦＤに電荷を転送する映像信号に重なりを有する駆動を行うと、画素信号を保持回路部２に高速に転送することが可能になる。
【０１５４】
例えば、画素行数が４０００行選択、１行分の初期化信号とＦＤ信号の転送を１マイクロ秒で行うと全行の画素信号を保持回路部２に転送する時間は４ミリ秒で行える。上記したカメラの場合、メカニカルシャッターが閉じると同時に画素信号を保持回路部２に４ミリ秒で転送して保持回路部２に１フレーム（例えば全画素）の画素信号を保持した状態で「メモリスルーモード」に移れば、メカニカルシャッターが閉じた後４ミリ秒後にモニター画像（例えば間引きまたは混合による縮小画像）を得ることができる。例えば、メカニカルシャッターがフォーカルプレーンシャッターの後幕シャッターである場合、電子シャッターによる露光開始と後幕シャッターによる露光終了とを同期させる制御等により、このような動作が実現できる。なお、「メモリスルーモード」とは、Ｎフレーム目の画素信号情報を保持回路部２に保持した状態で（Ｎ＋１）フレーム目の画素信号情報を保持回路部２に保持させずにそのまま出力できるモードである。
【０１５５】
従来であれば５ＦＰＳの連写モードでもメカニカルシャッターが閉じた後２００ミリ秒後にしかモニター画像が得られない。これに対して、メカニカルシャッターを併用したモードでは、高速にモニター画像を得ることができ、モニター画像のリアルタイム性を向上させることができる。
【０１５６】
なお、本実施の形態において、保持回路部２と出力Ｉ／Ｆ１０３のあいだに、アナログ／デジタル信号処理部（ＡＤ変換部）を備えていても良い。また、本実施の形態ではメカニカルシャッターを備えたカメラについて説明したが、これは一例であり、メカニカルシャッターを備えていない構成のカメラであってもよい。
【０１５７】
なお、本発明は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の改良、変形を行ってもよい。
【０１５８】
例えば、本実施の形態に示した固体撮像素子は、メモリスルーモードで動作を行ってもよい。
【０１５９】
メモリスルーモードとは、上記したように、保持回路部２に映像信号を保持させることなく映像信号を出力するモードであり、例えば、Ｎフレーム目の画素信号情報を保持回路部２に保持した状態で（Ｎ＋１）フレーム目の映像信号を保持回路部２に保持させずにそのまま出力できるモードである。すなわち、映像信号を保持回路部２に保持しながら、次フレームの映像信号を出力することができる。
【０１６０】
カメラの要求特性、撮像モードによっては、保持回路部２に信号を保持することに起因する雑音、暗電流の画質劣化が問題となる場合がある。このような場合は、メモリスルーモードを利用すれば画素信号情報を保持回路部２に保持しながら次の信号情報を読み出ことにより、低雑音、低暗電流を実現することができる。
【０１６１】
また、本実施の形態では、単位画素に光電変換素子が一つ含まれる場合を示したが、本発明はそれに限定されず、単位画素に複数の光電変換素子が含まれ、ＦＤが複数の光電変換素子により共有される場合にも適応可能である。例えば、図１０、図１１のような画素構成が考えられる。
【０１６２】
図１０においては、単位画素２１１は、光電変換素子であるフォトダイオード２６０、２６５と、転送トランジスタ２６１、２６６と、リセットトランジスタ２６２と、ＳＦトランジスタ２６３とを備えている。つまり、光電変換素子２個、転送トランジスタ２個に対してＦＤ１個、リセットトランジスタ（共有リセットトランジスタ）１個、ＳＦトランジスタ（共有ＳＦトランジスタ）１個で構成されており、２個の光電変換素子の信号が各転送トランジスタ２６１、２６６を通り、ＦＤに読み出される構成である。
【０１６３】
また、図１１においては、単位画素２１１は、図１０の構成に加えて単位画素２１１内の選択トランジスタ２６４を備えた構成である。このように、複数の光電変換素子によりＦＤを共有することで、画素セルにおける受光部の開口度がさらに向上する。
【０１６４】
さらに、上記した実施の形態では、第１および第２保持回路の数は画素回路の２倍の数とした構成を例として説明したが、第１および第２保持回路の数は画素回路の２倍の数に限らず、適宜変更してもよい。画素回路の倍数の第１および第２保持回路を設けることで、その倍数に応じたフレーム数の初期化信号および映像信号を第１および第２保持回路に保持することができる。
【０１６５】
また、保持回路部２に画素回路部１の画素数に対応する数の第１および第２保持回路を設けた場合でも、画素間引きを行うと少ない画素数の複数フレームを保持できる。例えば、水平２画素間引き、垂直２画素間引きを行うと１／４画素数の４フレーム分が保持できる。また、水平３画素間引き、垂直３画素間引きを行うと１／９画素数の９フレーム分が保持できる。例えば、露光期間の異なり、かつ時間的に連続する複数フレームを第１および第２保持回路に保持させ、固体撮像素子外部で当該複数フレームを１フレームに合成すれば、ダイナミックレンジを向上させた画像を得ることができる。
【０１６６】
図２の固体撮像素子の１列２行分の画素構成の一例を示す回路図で初期化信号と映像信号を列信号線２１に伝える手段をして、ソースフォロアを用いて説明したが、これに限るものではない。
【０１６７】
また、図３、図５、図７の保持要素は、電荷を保持でき読み出せるものであればよく、たとえば、コンデンサやＭＯＳトランジスタのゲート、拡散容量などでもよい。
【産業上の利用可能性】
【０１６８】
本発明に係る固体撮像素子によれば、熱雑音がキャンセルでき、メモリ数のすくないグローバルスキャン（一括シャッター機能）可能な固体撮像素子として、デジタルカメラなどへの利用が可能である。
【符号の説明】
【０１６９】
１  画素回路部
１ａ  画素回路
１ｂ  画素回路
２  保持回路部
２ａ、２ｂ  第１保持回路
２ａａ、２ｂｂ  第２保持回路
３  差分回路部
４  出力線
５  水平走査回路
６  垂直走査回路
９  差分回路
１０、１５  フォトダイオード
１１、１６  転送ＭＯＳトランジスタ
１２、１７  リセットＭＯＳトランジスタ
１３、１８  出力ＭＯＳトランジスタ
１４、１９  行選択ＭＯＳトランジスタ
２０  電流源
２１  列信号線
３０  差分回路
３１、３２  容量
３３、３４  ＭＯＳトランジスタ
３６〜３８  ＭＯＳトランジスタ
３９、４２、６３、６６、８２  保持要素
４０、４１  ＭＯＳトランジスタ
５２  バッファー
５３  書き込み線
５４  読み出し線
６１、６２、６４、６５、８０、８１  ＭＯＳトランジスタ
１００  固体撮像素子
１０１ａ  レンズ
１０１ｂ  メカニカルシャッター
１０３  出力Ｉ／Ｆ
１０４  通信・タイミング制御部
１１０  ＤＳＰ
１１１  画像処理回路
１１２  カメラシステム制御部
１２０  画像表示デバイス
１３０  画像メモリ
【図１】
2012186565.tif 000003
【図２】
2012186565.tif 000004
【図３】
2012186565.tif 000005
【図４】
2012186565.tif 000006
【図５】
2012186565.tif 000007
【図６】
2012186565.tif 000008
【図７】
2012186565.tif 000009
【図８】
2012186565.tif 000010
【図９】
2012186565.tif 000011
【図１０】
2012186565.tif 000012
【図１１】
2012186565.tif 000013
【図１２】
2012186565.tif 000014
【図１３】
2012186565.tif 000015
【図１４】
2012186565.tif 000016