(57)【要約】【課題】小型化を図ることができる整合回路を提供する。【解決手段】半導体装置１のインピーダンス整合を取るための整合回路であって、半導体装置１上に設けられた第１のボンディングパッド１Ａ及び第２のボンディングパッド１Ｂと、半導体装置１の外部に設けられた外部電極１と、第１のボンディングパッド１Ａと外部電極２とを接続する第１のワイヤ４Ａと、第２のボンディングパッド１Ｂと外部電極２とを接続する第２のワイヤ４Ｂとによって形成されるインダクタを少なくとも１つ備える整合回路。【選択図】図３
2012124825.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置のインピーダンス整合を取るための整合回路であって、
前記半導体装置上に設けられた第１のボンディングパッド及び第２のボンディングパッドと、前記半導体装置の外部に設けられた外部電極と、前記第１のボンディングパッドと前記外部電極とを接続する第１のワイヤと、前記第２のボンディングパッドと前記外部電極とを接続する第２のワイヤとによって形成されるインダクタを少なくとも１つ備えることを特徴とする整合回路。
【請求項２】
前記半導体装置の周囲に複数の電極が配置され、
前記複数の電極それぞれは前記第１のボンディングパッドからの距離が異なっており、
前記外部電極は前記複数の電極のいずれかであることを特徴とする請求項１に記載の整合回路。
【請求項３】
信号経路に直列に設けられるインダクタと、
前記信号経路に直列に設けられるインダクタよりも前記信号経路の下流側に配置され前記信号経路に並列に設けられるキャパシタとによって構成されるＬ型回路を複数直列接続した回路であることを特徴とする請求項１または請求項２に記載の整合回路。
【請求項４】
前記信号経路に直列に設けられるインダクタの内の前記信号経路の最上流に配置されるインダクタが、
前記半導体装置上に設けられた第１のボンディングパッド及び第２のボンディングパッドと、前記半導体装置の外部に設けられた外部電極と、前記第１のボンディングパッドと前記外部電極とを接続する第１のワイヤと、前記第２のボンディングパッドと前記外部電極とを接続する第２のワイヤとによって形成されるインダクタではないことを特徴とする請求項３に記載の整合回路。
【請求項５】
信号経路に直列に設けられるキャパシタと、
前記信号経路に直列に設けられるキャパシタよりも前記信号経路の下流側に配置され前記信号経路に並列に設けられるインダクタとによって構成されるＬ型回路を複数直列接続した回路であることを特徴とする請求項１または請求項２に記載の整合回路。
【請求項６】
前記半導体装置の出力端子と外部回路との整合を取るための整合回路であることを特徴とする請求項１〜５のいずれか１項に記載の整合回路。
【請求項７】
前記半導体装置の入力端子と外部回路との整合を取るための整合回路であることを特徴とする請求項１〜５のいずれか１項に記載の整合回路。
【請求項８】
前記半導体装置の内部に設けられた回路間の整合を取る整合回路であることを特徴とする請求項１〜５のいずれか１項に記載の整合回路。
【請求項９】
請求項１〜８のいずれか１項に記載の整合回路を備えることを特徴とする電力増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インピーダンス整合を取るための整合回路及びこれを備えた電力増幅回路に関する。
【背景技術】
【０００２】
携帯電話や無線通信では、デジタル変調方式として、ＱＰＳＫ（４元位相変移変調）やＱＡＭ（４元振幅変調）等が一般に用いられている。これらのデジタル変調方式では、信号の振幅と位相の両方に情報を乗せるため、信号の波形の忠実な増幅が必要であり、電力増幅回路には低い歪みでの動作が要求される。
【０００３】
また、長距離転送、高速転送を可能とするブロードバンドコミニュケーションシステムとして、ＷｉＭＡＸ、ＬＴＥ等が挙げられる。これらのシステムで使用される電力増幅回路には、当該システムが長距離転送、高速転送を目的とすることから、ＷＬＡＮ等で使用される電力増幅回路に比べて高出力が要求される。また、これらのシステムで使用される電力増幅回路は、携帯端末などのモバイル機器に搭載するため小型モジュールとして組み込まれる場合が多く、小型化も要求される。
【０００４】
ここで、一般的な電力増幅回路の一例を図１１に示す。図１１に示す電力増幅回路は、入力端子Ｔ１と、出力端子Ｔ２と、電圧供給端子Ｔ３及びＴ４と、ＮＰＮバイポーラトランジスタＱ１及びＱ２と、整合回路１１〜１３とを備える。
【０００５】
図１１に示す電力増幅回路では、高周波信号が、入力端子Ｔ１から整合回路１１を経由して、エミッタ接地のＮＰＮバイポーラトランジスタＱ１のベースに入力され、ＮＰＮバイポーラトランジスタＱ１によって増幅される。その増幅された高周波信号が、整合回路１２を経由して、エミッタ接地のＮＰＮバイポーラトランジスタＱ２のベースに入力され、ＮＰＮバイポーラトランジスタＱ２によってさらに増幅される。そのさらに増幅された高周波信号が、整合回路１３を経由して出力端子Ｔ２から出力される。電圧供給端子Ｔ３に印加される電圧は、ベースバイアス電圧として、ＮＰＮバイポーラトランジスタＱ１のベースに供給される。同様に、電圧供給端子Ｔ４に印加される電圧は、ベースバイアス電圧として、ＮＰＮバイポーラトランジスタＱ２のベースに供給される。
【０００６】
整合回路１１は、入力端子Ｔ１とＮＰＮバイポーラトランジスタＱ１のベースとのインピーダンスを整合する回路である。整合回路１２は、ＮＰＮバイポーラトランジスタＱ１のコレクタ出力負荷をＮＰＮバイポーラトランジスタＱ１の必要な利得と出力にあわせて整合する回路である。整合回路１３は、ＮＰＮバイポーラトランジスタＱ２のコレクタ出力負荷をＮＰＮバイポーラトランジスタＱ２の必要な利得と出力に合わせて整合をする回路である。従来、これらの整合回路１１〜１３は、ＮＰＮバイポーラトランジスタＱ１及びＱ２が設けられる半導体基板上にインダクタとキャパシタを組み合わせて作成されていた。
【０００７】
整合回路１１の従来例を図１２に示す。図１２に示す整合回路は、キャパシタＣ１と、インダクタＬ１と、接続端子ＣＴ１及びＣＴ２とによって構成されるＬＣ型のＬ型回路である。接続端子ＣＴ１は入力端子Ｔ１（図１１参照）に接続され、接続端子ＣＴ２はＮＰＮバイポーラトランジスタＱ１（図１１参照）のベースに接続される。キャパシタＣ１は、続端子ＣＴ１と続端子ＣＴ２の間の信号経路に直列に接続され、インダクタＬ１は、当該信号経路に並列に接続されグランドに接続される。図１２に示す整合回路では、キャパシタＣ１のキャパシタンス値とインダクタＬ１のインダクタンス値を調整して、必要な整合をとることができる。
【０００８】
また、整合回路は、例えば、図１３に示すように、図１２におけるキャパシタＣ１とインダクタＬ１とを入れ替えた構成（ＣＬ型のＬ型回路）にすることもできる。さらに、整合をとるために必要に応じて、複数のキャパシタとインダクタを用いて整合回路を構成する場合もある。整合回路は、幅広い周波数で整合をとろうとすると、複数のキャパシタとインダクタを用いる必要がある。しかしながら、複数のキャパシタとインダクタンスを使用すると、回路規模が大きくなり、半導体基板上に占める割合も大きくなる。
【０００９】
ＷｉＭＡＸ、ＬＴＥ等の通信方式では、電力増幅回路に幅広い周波数に対応することを要求される場合もあり、また、複数の通信方式に対応した電力増幅回路を作る場合には、対応する複数の通信方式全ての周波数で整合をとっておく必要がある。したがって、対応する通信方式が増えるほど、整合回路は、複雑になり、回路規模自体も大きくなる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平５−２０６７６２号公報
【特許文献２】特開平５−２２６３５４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
半導体基板上にインダクタンスとキャパシタで構成される従来の整合回路では、半導体基板上にある程度の搭載面積を必要とする。また、幅広い周波数に対応しようとすると、上述の通り複数のインダクタンスとキャパシタを用いて回路を構成する必要があり、多段にすることで、非常に大きなインダクタンスが必要になる場合もある。このため、回路規模が大きくなり、それに伴い半導体基板上での搭載面積も大きくなる。これらのことから、従来の整合回路では、半導体基板上での搭載面積を減らして、小型化を図ることが困難であった。
【００１２】
また、整合回路においては、特許文献１や特許文献２に開示されているようにインダクタにワイヤを用いる場合もある。しかしながら、特許文献１や特許文献２に開示されている技術では、１本のワイヤが１つのインダクタに相当しているため、インダクタのインダクタンス値を所望の値に設定することが困難であった。さらに、インダクタンス値の大きいインダクタを１本のワイヤで実現する場合、１本の非常に長いワイヤが必要となるが、非常に長いワイヤをボンディングすることは困難であり、ボンディングのばらつきが大きくなってしまうという問題、及び、非常に長いワイヤのワイヤ長にあわせて半導体装置上に設けられたボンディングと前記半導体装置の外部に設けられた外部電極との距離を長くしなければならないので小型化が妨げられるという問題が生じる。
【００１３】
本発明は、上記の状況に鑑み、小型化を図ることができる整合回路及びこれを備えた電力増幅回路を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成するために本発明に係る整合回路は、半導体装置のインピーダンス整合を取るための整合回路であって、前記半導体装置上に設けられた第１のボンディングパッド及び第２のボンディングパッドと、前記半導体装置の外部に設けられた外部電極と、前記第１のボンディングパッドと前記外部電極とを接続する第１のワイヤと、前記第２のボンディングパッドと前記外部電極とを接続する第２のワイヤとによって形成されるインダクタを少なくとも１つ備える構成とする。
【００１５】
また、前記半導体装置の周囲に複数の電極が配置され、前記複数の電極それぞれは前記第１のボンディングパッドからの距離が異なっており、前記外部電極は前記複数の電極のいずれかであることが好ましい。
【００１６】
また、信号経路に直列に設けられるインダクタと、前記信号経路に直列に設けられるインダクタよりも前記信号経路の下流側に配置され前記信号経路に並列に設けられるキャパシタとによって構成されるＬ型回路を複数直列接続した回路であってもよい。この場合、前記信号経路に直列に設けられるインダクタの内の前記信号経路の最上流に配置されるインダクタが、前記半導体装置上に設けられた第１のボンディングパッド及び第２のボンディングパッドと、前記半導体装置の外部に設けられた外部電極と、前記第１のボンディングパッドと前記外部電極とを接続する第１のワイヤと、前記第２のボンディングパッドと前記外部電極とを接続する第２のワイヤとによって形成されるインダクタではないようにしてもよい。
【００１７】
また、信号経路に直列に設けられるキャパシタと、前記信号経路に直列に設けられるキャパシタよりも前記信号経路の下流側に配置され前記信号経路に並列に設けられるインダクタとによって構成されるＬ型回路を複数直列接続した回路であってもよい。
【００１８】
また、前記半導体装置の出力端子と外部回路との整合を取るための整合回路、前記半導体装置の入力端子と外部回路との整合を取るための整合回路、前記半導体装置の内部に設けられた回路間の整合を取る整合回路のいずれであってもよい。
【００１９】
上記目的を達成するために本発明に係る整合回路は、上記いずれかの構成の整合回路を備えるようにする。
【発明の効果】
【００２０】
本発明によると、インダクタをワイヤで実現することで、ワイヤで実現したインダクタの半導体装置上での搭載面積がボンディングパッドの面積のみになるので、当該搭載面積を大幅に削減することができる。これにより、小型化を図ることができる。
【００２１】
また、複数のワイヤで１つのインダクタを実現しているため、インダクタのインダクタンス値を所望の値に設定することが容易である。さらに、複数のワイヤで実現するインダクタをインダクタンス値の大きいインダクタにする場合、非常に長いワイヤを必要としないので、ボンディングのばらつきが大きくなってしまうという問題、及び、小型化が妨げられるという問題が生じない。
【００２２】
また、ワイヤで実現したインダクタは、従来から用いられているスパイラルインダクタや伝送線路によるインダクタに比べて損失を小さくすることが容易であるため、整合回路の損失を従来よりも小さくすることができる。これにより、従来よりも効率を良くすることが容易である。
【図面の簡単な説明】
【００２３】
【図１】本発明の第１実施形態に係る電力増幅回路の模式図である。
【図２】本発明の第１実施形態に係る電力増幅回路の変形例を示す模式図である。
【図３】本発明の第１実施形態における整合回路の一例を示す図である。
【図４】本発明の第１実施形態における整合回路の他の例を示す図である。
【図５】本発明の第２実施形態に係る電力増幅回路の模式図である。
【図６】本発明の第２実施形態における整合回路の一例を示す図である。
【図７】本発明の第２実施形態における整合回路の他の例を示す図である。
【図８】本発明の第３実施形態に係る電力増幅回路の模式図である。
【図９】本発明の第３実施形態における整合回路の一例を示す図である。
【図１０】通信装置の一構成例を示す図である。
【図１１】一般的な電力増幅回路の一例を示す図である。
【図１２】整合回路の従来例を示す図である。
【図１３】整合回路の他の従来例を示す図である。
【発明を実施するための形態】
【００２４】
本発明の実施形態について図面を参照して以下に説明する。
【００２５】
＜＜第１実施形態＞＞
まず、本発明の第１実施形態について説明する。電力増幅回路等の半導体回路は、製品化する際には、樹脂パッケージに実装された形態となる場合がある。本発明の第１実施形態に係る電力増幅回路は、半導体装置の外部に設けられる外部電極として、例えば、半導体装置とともに樹脂パッケージに実装される電極を用いる。
【００２６】
図１は本発明の第１実施形態に係る電力増幅回路の模式図である。本発明の第１実施形態に係る電力増幅回路の回路構成は図１１と同一である。半導体装置１及び複数の外部電極２が樹脂パッケージ３に実装されている。半導体装置１は樹脂パッケージ３の半導体装置実装領域３Ａに実装されている。半導体装置実装領域３Ａは外部電極の機能も兼ねており、電力増幅回路のグランド端子となる。
【００２７】
半導体装置１は、ボンディングパッド１Ａ（第１のボンディングパッド）及びボンディングパッド１Ｂ（第２のボンディングパッド）を備える。ボンディングパッド１Ｂはグランド端子（半導体装置実装領域３Ａ）に電気的に接続される。
【００２８】
ボンディングパッド１Ａと外部電極２の中から選択される一つとがワイヤ４Ａ（第１のワイヤ）で接続され、ワイヤ４Ａが接続されている外部電極２とボンディングパッド１Ｂとがワイヤ４Ｂ（第２のワイヤ）で接続される。このようなワイヤ接続により、ボンディングパッド１Ａ及び１Ｂと、ワイヤ４Ａ及び４Ｂと、ワイヤ４Ａ及び４Ｂが接続されている外部電極２とからなるインダクタが形成される。このようなインダクタは１つのみ形成されても複数形成されてもよい。図１においては便宜上１つのみ形成されている場合を図示している。
【００２９】
本発明の第１実施形態に係る電力増幅回路では、ボンディングパッド１Ｂがグランド端子（半導体装置実装領域３Ａ）に電気的に接続されているので、ボンディングパッド１Ａ及び１Ｂと、ワイヤ４Ａ及び４Ｂと、ワイヤ４Ａ及び４Ｂが接続されている外部電極２とからなるインダクタを、電力増幅回路の整合回路における信号経路に並列に接続されるインダクタとして利用する。なお、ワイヤ４Ａ及び４Ｂが接続される外部電極２の選択を変更することにより、ワイヤ４Ａ及び４Ｂの長さが変わるので（図１中の点線で図示しているワイヤ参照）、ボンディングパッド１Ａ及び１Ｂと、ワイヤ４Ａ及び４Ｂと、ワイヤ４Ａ及び４Ｂが接続されている外部電極２とからなるインダクタのインダクタンス値を変更することができる。
【００３０】
本発明の第１実施形態に係る電力増幅回路では、インダクタをワイヤで実現することで、ワイヤで実現したインダクタの半導体装置上での搭載面積がボンディングパッドの面積のみになるので、当該搭載面積を大幅に削減することができる。これにより、小型化を図ることができる。
【００３１】
また、複数のワイヤで１つのインダクタを実現しているため、インダクタのインダクタンス値を所望の値に設定することが容易である。さらに、複数のワイヤで実現するインダクタをインダクタンス値の大きいインダクタにする場合、非常に長いワイヤを必要としないので、ボンディングのばらつきが大きくなってしまうという問題、及び、小型化が妨げられるという問題が生じない。
【００３２】
また、ワイヤで実現したインダクタは、従来から用いられているスパイラルインダクタや伝送線路によるインダクタに比べて損失を小さくすることが容易であるため、整合回路の損失を従来よりも小さくすることができる。これにより、効率が良くなる。
【００３３】
＜変形例＞
また、より大きなインダクタンス値のインダクタを得るために、ボンディングパッド１Ａ及び１Ｂと、ワイヤ４Ａ及び４Ｂと、ワイヤ４Ａ及び４Ｂが接続されている外部電極２とからなるインダクタの代わりに、３個以上のボンディングパッドと、３本以上のワイヤと、複数の外部電極とからなるインダクタを用いてもよい。
【００３４】
このような変形の一例を図２に示す。なお、図２において図１と同一の部分には同一の符号を付し、詳細な説明を省略する。
【００３５】
図２に示す構成では、半導体装置１は、ボンディングパッド１Ａ、１Ｃ、及び１Ｄを備える。ボンディングパッド１Ｃはグランド端子（半導体装置実装領域３Ａ）に電気的に接続される。そして、ボンディングパッド１Ａと外部電極２の中から選択される一つとがワイヤ４Ａで接続され、ワイヤ４Ａが接続されている外部電極２とボンディングパッド１Ｄとがワイヤ４Ｂで接続され、ボンディングパッド１Ｃと外部電極２の中から選択される他の一つとがワイヤ４Ｃで接続され、ワイヤ４Ｃが接続されている外部電極２とボンディングパッド１Ｄとがワイヤ４Ｄで接続される。このような構成により、ボンディングパッド１Ａ、１Ｃ、及び１Ｄと、ワイヤ４Ａ〜４Ｄと、ワイヤ４Ａ及び４Ｂが接続されている外部電極２と、ワイヤ４Ｃ及び４Ｄが接続されている外部電極２とからなるインダクタが形成される。
【００３６】
また、外部電極として、半導体装置とともに樹脂パッケージに実装される電極を用いるのではなく、半導体装置を実装する基板上に独立して設けられる電極を用いるようにしてもよい。
【００３７】
＜整合回路の一例＞
図１に示す本発明の第１実施形態に係る電力増幅回路が備える整合回路の一例を図３に示す。なお、図３において図１と同一の部分には同一の符号を付し詳細な説明を省略する。また、外部電極２は、半導体装置１とともに樹脂パッケージに実装される電極を用いるのではなく、半導体装置１を実装する基板上に独立して設けられる電極を用いるようにしてもよい。
【００３８】
図３に示す整合回路は、電力増幅回路の入力整合回路、すなわち図１１中の整合回路１１と同一の機能を有する整合回路であって、キャパシタＣ１と、ボンディングパッド１Ａ及び１Ｂと、ワイヤ４Ａ及び４Ｂと、ワイヤ４Ａ及び４Ｂが接続されている外部電極２と、接続端子ＣＴ１及びＣＴ２とによって構成されるＬＣ型のＬ型回路である。
【００３９】
接続端子ＣＴ１は電力増幅回路の入力端子Ｔ１（図１１参照）に接続され、接続端子ＣＴ２はＮＰＮバイポーラトランジスタＱ１（図１１参照）のベースに接続される。キャパシタＣ１は、続端子ＣＴ１と続端子ＣＴ２の間の信号経路に直列に接続される。ボンディングパッド１Ａが続端子ＣＴ１と続端子ＣＴ２の間の信号経路に直列に接続されることで、ボンディングパッド１Ａ及び１Ｂと、ワイヤ４Ａ及び４Ｂと、ワイヤ４Ａ及び４Ｂが接続されている外部電極２とからなるインダクタが、当該信号経路に並列に接続されグランドに接続される。
【００４０】
なお、既に図１において説明済みであるが、ワイヤ４Ａ及び４Ｂが接続される外部電極２の選択を変更することにより、ワイヤ４Ａ及び４Ｂの長さが変わるので（図３中の点線で図示しているワイヤ参照）、ボンディングパッド１Ａ及び１Ｂと、ワイヤ４Ａ及び４Ｂと、ワイヤ４Ａ及び４Ｂが接続されている外部電極２とからなるインダクタのインダクタンス値を変更することができる。
【００４１】
＜整合回路の他の例＞
図１に示す本発明の第１実施形態に係る電力増幅回路が備える整合回路の他の例を図４に示す。なお、図４において図１と同一の部分には同一の符号を付し詳細な説明を省略する。また、外部電極２は、半導体装置１とともに樹脂パッケージに実装される電極を用いるのではなく、半導体装置１を実装する基板上に独立して設けられる電極を用いるようにしてもよい。
【００４２】
図４に示す整合回路は、電力増幅回路の段間整合回路、すなわち図１１中の整合回路１２と同一の機能を有する整合回路であって、キャパシタＣ１及びＣ２と、ボンディングパッド１Ａ、１Ａ’、１Ｂ、及び１Ｂ’と、ワイヤ４Ａ、４Ａ’、４Ｂ、及び４Ｂ’と、ワイヤ４Ａ及び４Ｂが接続されている外部電極２と、ワイヤ４Ａ’及び４Ｂ’が接続されている外部電極２と、接続端子ＣＴ１及びＣＴ２とによって構成される。図４に示す整合回路は、ＬＣ型のＬ型回路を２個直列に接続した回路構成である。
【００４３】
接続端子ＣＴ１はＮＰＮバイポーラトランジスタＱ１（図１１参照）のコレクタに接続され、接続端子ＣＴ２はＮＰＮバイポーラトランジスタＱ２（図１１参照）のベースに接続される。キャパシタＣ１及びＣ２は、続端子ＣＴ１と続端子ＣＴ２の間の信号経路に直列に接続される。ボンディングパッド１Ａが続端子ＣＴ１とキャパシタＣ１の間の信号経路に直列に接続されることで、ボンディングパッド１Ａ及び１Ｂと、ワイヤ４Ａ及び４Ｂと、ワイヤ４Ａ及び４Ｂが接続されている外部電極２とからなるインダクタが、当該信号経路に並列に接続されグランドに接続される。同様に、ボンディングパッド１Ａ’がキャパシタＣ１とキャパシタＣ２の間の信号経路に直列に接続されることで、ボンディングパッド１Ａ’及び１Ｂ’と、ワイヤ４Ａ’及び４Ｂ’と、ワイヤ４Ａ’及び４Ｂ’が接続されている外部電極２とからなるインダクタが、当該信号経路に並列に接続されグランドに接続される。
【００４４】
＜＜第２実施形態＞＞
次に、本発明の第２実施形態について説明する。本発明の第２実施形態に係る電力増幅回路の模式図を図５に示す。なお、図５において図１と同一の部分には同一の符号を付し詳細な説明を省略する。
【００４５】
図５に示す本発明の第２実施形態に係る電力増幅回路と図１に示す本発明の第１実施形態に係る電力増幅回路との相違点は、図１に示す本発明の第１実施形態に係る電力増幅回路ではボンディングパッド１Ｂがグランド端子（半導体装置実装領域３Ａ）に電気的に接続されているのに対して、図５に示す本発明の第２実施形態に係る電力増幅回路ではボンディングパッド１Ｂがグランド端子（半導体装置実装領域３Ａ）に電気的に接続されていない点である。
【００４６】
本発明の第２実施形態に係る電力増幅回路では、上記の相違点のようにボンディングパッド１Ｂがグランド端子（半導体装置実装領域３Ａ）に電気的に接続されていないので、ボンディングパッド１Ａ及び１Ｂと、ワイヤ４Ａ及び４Ｂと、ワイヤ４Ａ及び４Ｂが接続されている外部電極２とからなるインダクタを、電力増幅回路の整合回路における信号経路に直列に接続されるインダクタとして利用する。
【００４７】
本発明の第２実施形態に係る電力増幅回路は本発明の第１実施形態に係る電力増幅回路と同様の効果を奏する。また、本発明の第１実施形態に係る電力増幅回路に対して行うことができる変形と同様の変形を、本発明の第２実施形態に係る電力増幅回路に対しても行うことができる。
【００４８】
＜整合回路の一例＞
図５に示す本発明の第２実施形態に係る電力増幅回路が備える整合回路の一例を図６に示す。なお、図６において図１と同一の部分には同一の符号を付し詳細な説明を省略する。また、外部電極２は、半導体装置１とともに樹脂パッケージに実装される電極を用いるのではなく、半導体装置１を実装する基板上に独立して設けられる電極を用いるようにしてもよい。
【００４９】
図６に示す整合回路は、電力増幅回路の出力整合回路、すなわち図１１中の整合回路１３と同一の機能を有する整合回路であって、キャパシタＣ１及びＣ２と、ボンディングパッド１Ａ、１Ａ’、１Ｂ、及び１Ｂ’と、ワイヤ４Ａ、４Ａ’、４Ｂ、及び４Ｂ’と、ワイヤ４Ａ及び４Ｂが接続されている外部電極２と、ワイヤ４Ａ’及び４Ｂ’が接続されている外部電極２と、接続端子ＣＴ１及びＣＴ２とによって構成される。図６に示す整合回路は、ＬＣ型のＬ型回路を２個直列に接続した回路構成である。
【００５０】
接続端子ＣＴ１はＮＰＮバイポーラトランジスタＱ２のコレクタ（図１１参照）に接続され、接続端子ＣＴ２は電力増幅回路の出力端子Ｔ２（図１１参照）に接続される。接続端子ＣＴ１とボンディングパッド１Ａとが接続され、ボンディングパッド１Ｂ’と接続端子ＣＴ２とが接続される。キャパシタＣ１は、ボンディングパッド１Ｂとボンディングパッド１Ａ’の間の信号経路に並列に接続されグランドに接続される。同様に、キャパシタＣ２は、ボンディングパッド１Ｂ’と接続端子ＣＴ２の間の信号経路に並列に接続されグランドに接続される。
【００５１】
＜整合回路の他の例＞
図５に示す本発明の第２実施形態に係る電力増幅回路が備える整合回路の他の例を図７に示す。なお、図７において図１と同一の部分には同一の符号を付し詳細な説明を省略する。また、外部電極２は、半導体装置１とともに樹脂パッケージに実装される電極を用いるのではなく、半導体装置１を実装する基板上に独立して設けられる電極を用いるようにしてもよい。
【００５２】
図７に示す整合回路は、電力増幅回路の出力整合回路、すなわち図１１中の整合回路１３と同一の機能を有する整合回路であって、キャパシタＣ１〜Ｃ３と、ボンディングパッド１Ａ、１Ａ’、１Ａ’’、１Ｂ、１Ｂ’、及び１Ｂ’’と、ワイヤ４Ａ、４Ａ’、４Ａ’’、４Ｂ、４Ｂ’、及び４Ｂ’’と、ワイヤ４Ａ及び４Ｂが接続されている外部電極２と、ワイヤ４Ａ’及び４Ｂ’が接続されている外部電極２と、ワイヤ４Ａ’’及び４Ｂ’’が接続されている外部電極２と、接続端子ＣＴ１及びＣＴ２とによって構成される。図７に示す整合回路は、ＬＣ型のＬ型回路を３個直列に接続した回路構成である。
【００５３】
接続端子ＣＴ１はＮＰＮバイポーラトランジスタＱ２のコレクタ（図１１参照）に接続され、接続端子ＣＴ２は電力増幅回路の出力端子Ｔ２（図１１参照）に接続される。接続端子ＣＴ１とボンディングパッド１Ａとが接続され、ボンディングパッド１Ｂ’’と接続端子ＣＴ２とが接続される。キャパシタＣ１は、ボンディングパッド１Ｂとボンディングパッド１Ａ’の間の信号経路に並列に接続されグランドに接続される。同様に、キャパシタＣ２は、ボンディングパッド１Ｂ’とボンディングパッド１Ａ’’の間の信号経路に並列に接続されグランドに接続される。また、同様に、キャパシタＣ３は、ボンディングパッド１Ｂ’’と接続端子ＣＴ２の間の信号経路に並列に接続されグランドに接続される。
【００５４】
＜整合回路の変形例＞
図６や図７に示すようなＬＣ型のＬ型回路である整合回路では、回路形式や回路のレイアウトによって、一部のインダクタを従来から用いられているスパイラルインダクタや伝送線路によるインダクタで構成してもよい。例えば、信号経路に直列に複数のインダクタを設ける構成の出力整合回路では、信号経路に直列に設けられるインダクタの内の信号経路の最上流に配置されるインダクタのインダクタンス値が小さくなる傾向にあり、信号経路に直列に設けられるインダクタの内の信号経路の最上流に配置されるインダクタをワイヤで実現するよりも従来から用いられているスパイラルインダクタや伝送線路によるインダクタにする方が実装面積を小さくできる場合がある。したがって、このような場合には、信号経路に直列に設けられるインダクタの内の信号経路の最上流に配置されるインダクタをワイヤで実現しない構成にすることが望ましい。
【００５５】
＜＜第３実施形態＞＞
次に、本発明の第３実施形態について説明する。本発明の第３実施形態に係る電力増幅回路の模式図を図８に示す。なお、図８において図１と同一の部分には同一の符号を付し詳細な説明を省略する。
【００５６】
図８に示す本発明の第２実施形態に係る電力増幅回路は、図１に示す本発明の第１実施形態に係る電力増幅回路と図４に示す本発明の第２実施形態に係る電力増幅回路とを組み合わせた構成である。
【００５７】
本発明の第３実施形態に係る電力増幅回路では、ボンディングパッド１Ｂがグランド端子（半導体装置実装領域３Ａ）に電気的に接続されているので、ボンディングパッド１Ａ及び１Ｂと、ワイヤ４Ａ及び４Ｂと、ワイヤ４Ａ及び４Ｂが接続されている外部電極２とからなるインダクタを、電力増幅回路の整合回路における信号経路に並列に接続されるインダクタとして利用する。また、本発明の第３実施形態に係る電力増幅回路では、ボンディングパッド１Ｂ’がグランド端子（半導体装置実装領域３Ａ）に電気的に接続されていないので、ボンディングパッド１Ａ’及び１Ｂ’と、ワイヤ４Ａ’及び４Ｂ’と、ワイヤ４Ａ’及び４Ｂ’が接続されている外部電極２とからなるインダクタを、電力増幅回路の整合回路における信号経路に直列に接続されるインダクタとして利用する。
【００５８】
本発明の第３実施形態に係る電力増幅回路は本発明の第１実施形態に係る電力増幅回路及び本発明の第２実施形態に係る電力増幅回路と同様の効果を奏する。また、本発明の第１実施形態に係る電力増幅回路及び本発明の第２実施形態に係る電力増幅回路に対して行うことができる変形と同様の変形を、本発明の第３実施形態に係る電力増幅回路に対しても行うことができる。
【００５９】
＜整合回路の一例＞
図８に示す本発明の第３実施形態に係る電力増幅回路が備える整合回路の一例を図９に示す。なお、図９において図１と同一の部分には同一の符号を付し詳細な説明を省略する。また、外部電極２は、半導体装置１とともに樹脂パッケージに実装される電極を用いるのではなく、半導体装置１を実装する基板上に独立して設けられる電極を用いるようにしてもよい。
【００６０】
図９に示す整合回路は、電力増幅回路の段間整合回路、すなわち図１１中の整合回路１２と同一の機能を有する整合回路であって、キャパシタＣ１及びＣ２と、ボンディングパッド１Ａ、１Ａ’、１Ｂ、及び１Ｂ’と、ワイヤ４Ａ、４Ａ’、４Ｂ、及び４Ｂ’と、ワイヤ４Ａ及び４Ｂが接続されている外部電極２と、ワイヤ４Ａ’及び４Ｂ’が接続されている外部電極２と、接続端子ＣＴ１及びＣＴ２とによって構成される。図９に示す整合回路は、ＬＣ型のＬ型回路とＣＬ型のＬ型回路とを直列に接続した回路構成である。
【００６１】
接続端子ＣＴ１はＮＰＮバイポーラトランジスタＱ１のコレクタ（図１１参照）に接続され、接続端子ＣＴ２はＮＰＮバイポーラトランジスタＱ２（図１１参照）のベースに接続される。接続端子ＣＴ１とボンディングパッド１Ａとが接続され、ボンディングパッド１Ｂ’と接続端子ＣＴ２とが接続される。キャパシタＣ１は、ボンディングパッド１Ａとボンディングパッド１Ａ’の間の信号経路に直列に接続される。キャパシタＣ２は、キャパシタＣ１とボンディングパッド１Ａ’の間の信号経路に並列に接続されグランドに接続される。
【００６２】
＜＜通信装置＞＞
最後に、通信装置について説明する。通信装置の一構成例を図１０に示す。図１０に示す通信装置は、信号処理回路１０１と、変調器１０２と、局部発振器１０３と、ドライバ増幅器１０４と、送信電力増幅器１０５と、送受信切換スイッチ１０６と、アンテナ１０７と、電源回路１０８とを備える。
【００６３】
電源回路１０８は、信号処理回路１０１と、局部発振器１０３と、送信電力増幅器１０５とに電力を供給する。信号処理回路１０１で処理された信号は、変調器１０２で局部発振器１０３からのキャリア信号を変調する。変調器１０２から出力される変調信号はドライバ増幅器１０４によって増幅され、送信電力増幅器１０５によってさらに増幅される。この送信電力増幅器１０５から出力される送信信号は、送受信切換スイッチ１０６を介してアンテナ１０７から送信される。
【００６４】
送信電力増幅器１０５を、上述した本発明に係る電力増幅回路を含む構成にすることで、小型で効率の良い通信装置を実現することができる。
【符号の説明】
【００６５】
１  半導体装置
１Ａ〜１Ｄ、１Ａ’、１Ｂ’、１Ａ’’、１Ｂ’’  ボンディングパッド
２  外部電極
３  樹脂パッケージ
３Ａ  半導体装置実装領域
４Ａ〜４Ｄ、４Ａ’、４Ｂ’、４Ａ’’、４Ｂ’’  ワイヤ
１１〜１３  整合回路
１０１  信号処理回路
１０２  変調器
１０３  局部発振器
１０４  ドライバ増幅器
１０５  送信電力増幅器
１０６  送受信切換スイッチ
１０７  アンテナ
１０８  電源回路
Ｃ１、Ｃ２  キャパシタ
ＣＴ１、ＣＴ２  接続端子
Ｌ１  インダクタ
Ｑ１、Ｑ２  ＮＰＮバイポーラトランジスタ
Ｔ１  入力端子
Ｔ２  出力端子
Ｔ３、Ｔ４  電圧供給端子
【図１】
2012124825.tif 000003
【図２】
2012124825.tif 000004
【図３】
2012124825.tif 000005
【図４】
2012124825.tif 000006
【図５】
2012124825.tif 000007
【図６】
2012124825.tif 000008
【図７】
2012124825.tif 000009
【図８】
2012124825.tif 000010
【図９】
2012124825.tif 000011
【図１０】
2012124825.tif 000012
【図１１】
2012124825.tif 000013
【図１２】
2012124825.tif 000014
【図１３】
2012124825.tif 000015