(57)【要約】【課題】Ｓｉオフ基板上にＧａＡｓを低欠陥密度でヘテロエピタキシャル成長させることのできる半導体基板及び半導体基板の製造方法を提供する。【解決手段】本発明の半導体基板４は、主表面を｛１  ０  ０｝面から＜０  １  １＞方向へ傾斜させたＳｉオフ基板１と、Ｇａ１−ｘＩｎｘＰ（０≦ｘ≦０．５）からなり、積層方向に沿って組成比ｘが連続的に増大するバッファ層２と、バッファ層２上に形成されたＧａＡｓ層３とを備えていることを特徴とする。【選択図】図１
2012222039.tif 000002
【特許請求の範囲】
【請求項１】
IV族半導体からなり、主表面を｛１  ０  ０｝面から＜０  １  １＞方向へ傾斜させたIV族オフ基板と、
前記IV族オフ基板上に形成されたIII−Ｖ族化合物半導体層であり、２種類のIII族元素の組成比が積層方向に沿って連続的に変化するバッファ層と、
前記バッファ層上に形成されたIII−Ｖ族化合物半導体層と
を備えていることを特徴とする半導体基板。
【請求項２】
前記バッファ層はＧａ１−ｘＩｎｘＰ（０≦ｘ≦０．５）からなり、積層方向に沿って組成比ｘが連続的に増大することを特徴とする請求項１に記載の半導体基板。
【請求項３】
IV族半導体からなり、主表面を｛１  ０  ０｝面から＜０  １  １＞方向へ傾斜させたIV族オフ基板と、
前記IV族オフ基板上に形成されたIII−Ｖ族化合物半導体層であり、２種類のＶ族元素の組成比が積層方向に沿って連続的に変化するバッファ層と、
前記バッファ層上に形成されたIII−Ｖ族化合物半導体層と
を備えていることを特徴とする半導体基板。
【請求項４】
前記バッファ層はＧａＡｓｙＰ１−ｙ（０≦ｙ≦１）からなり、積層方向に沿って組成比ｙが連続的に増大することを特徴とする請求項３に記載の半導体基板。
【請求項５】
主表面を｛１  ０  ０｝面から＜０  １  １＞方向へ傾斜させたIV族半導体からなるIV族オフ基板上に、２種類のIII族元素の組成比が積層方向に沿って連続的に変化するIII−Ｖ族化合物半導体層からなるバッファ層を形成するステップと、
前記バッファ層上にIII−Ｖ族化合物半導体層を形成するステップと
を含むことを特徴とする半導体基板の製造方法。
【請求項６】
前記バッファ層はＧａ１−ｘＩｎｘＰ（０≦ｘ≦０．５）からなり、積層方向に沿って組成比ｘが連続的に増大することを特徴とする請求項５に記載の半導体基板の製造方法。
【請求項７】
主表面を｛１  ０  ０｝面から＜０  １  １＞方向へ傾斜させたIV族半導体からなるIV族オフ基板上に、２種類のＶ族元素の組成比が積層方向に沿って連続的に変化するIII−Ｖ族化合物半導体層からなるバッファ層を形成するステップと、
前記バッファ層上にIII−Ｖ族化合物半導体層を形成するステップと
を含むことを特徴とする半導体基板の製造方法。
【請求項８】
前記バッファ層はＧａＡｓｙＰ１−ｙ（０≦ｙ≦１）からなり、積層方向に沿って組成比ｙが連続的に増大することを特徴とする請求項７に記載の半導体基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｓｉ（シリコン）オフ基板上にＧａＡｓ（ガリウム砒素）をヘテロエピタキシャル成長させた半導体基板及び半導体基板の製造方法に関する。
【背景技術】
【０００２】
ＧａＡｓ基板は、発光ダイオードや半導体レーザ等の光デバイスのみならずトランジスタ等の電子デバイスや太陽電池等の光電変換デバイスに広く使用されている。ＧａＡｓに格子整合させたＡｌＧａＡｓ、ＡｌＧａＩｎＰ等の材料系の選択によって幅広いエネルギー領域を利用できる。
【０００３】
一方で、低コスト化及び複合素子作製への取り組みから、ＧａＡｓ基板より安価で豊富なＳｉ基板を用いたデバイスを作製すべく、Ｓｉ基板上にＧａＡｓをヘテロエピタキシャル成長させることが盛んに研究されている。
【０００４】
Ｓｉ基板上へのＧａＡｓのヘテロエピタキシャル成長は、ＳｉとＧａＡｓの格子定数の差が大きいために成長欠陥が生じ易い。そこで、欠陥低減のために、バッファ層を挿入することが一般的に行われている。例えば、非特許文献１では、Ｓｉ基板上に低温（４００℃以下）、低速（０．１μｍ／ｈ程度）で１０ｎｍほどＧａＡｓを成長させ、その後に通常の成長条件でＧａＡｓを成長させることが開示されており、このようなバッファ層の２段階成長によって成長欠陥を抑制することが提案されている。
【０００５】
一方、特許文献１に開示されているように、ＧａＡｓのヘテロエピタキシャル成長にはアンチフェーズドメインやオーダリングといった問題もある。アンチフェーズドメインは、Ｓｉのような無極性結晶にＧａＡｓのような極性結晶を成長させる場合に生じ易く、積層原子の並びのずれから転位が生じてしまうものである。また、可視光域のエネルギーを利用する発光デバイスや太陽電池を作製する場合には、ＧａＡｓの上にＡｌＧａＩｎＰ系材料を積層することになるが、このような材料系ではオーダリングが問題となる。
【０００６】
これらの問題を解決するためには、基板表面を低指数面から傾斜させたオフ（ｏｆｆ）基板の使用が効果的であることが知られている。オフ基板の使用にあたっては、ＧａＡｓ成長層の傾斜方向の制御が課題となっており、特許文献１ではその制御手法の一つが提案されている。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】Ｍ．  Ａｋｉｙａｍａ，  Ｙ．  Ｋａｗａｒａｄａ  ａｎｄ  Ｋ．  Ｋａｍｉｎｉｓｈｉ；  Ｊ．  Ｃｒｙｓｔ．  Ｇｒｏｗｔｈ  ６８  （１９８４）  ２１−２６．
【特許文献】
【０００８】
【特許文献１】特開２００１−１２７３２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述した特許文献１に開示された制御手法を用いたとしてもＳｉオフ基板上のＧａＡｓ成長層の欠陥密度は１０６ｃｍ−２程度あり、デバイスとして利用するには未だに３桁程多いのが現状である。この原因は主にＳｉとＧａＡｓの熱膨張係数の差に起因している。熱膨張係数の差によって冷却過程で応力が生じ、欠陥の発生が誘発されている。さらに、オフ基板では基板表面の原子ステップの存在によって局所的な応力が生じ、欠陥の発生を促進することも考えられる。
【００１０】
このようにＳｉオフ基板上にＧａＡｓをヘテロエピタキシャル成長させる場合には欠陥密度を低下させることが困難であるという問題があった。
【００１１】
そこで、本発明は、上述した実情に鑑みて提案されたものであり、Ｓｉオフ基板上にＧａＡｓを低欠陥密度でヘテロエピタキシャル成長させることのできる半導体基板及び半導体基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記した目的を達成するために、本発明に係る半導体基板は、IV族半導体からなり、主表面を｛１  ０  ０｝面から＜０  １  １＞方向へ傾斜させたIV族オフ基板と、前記IV族オフ基板上に形成されたIII−Ｖ族化合物半導体層であり、２種類のIII族元素の組成比が積層方向に沿って連続的に変化するバッファ層と、前記バッファ層上に形成されたIII−Ｖ族化合物半導体層とを備えていることを特徴とする。
【００１３】
また、本発明に係る半導体基板のバッファ層は、Ｇａ１−ｘＩｎｘＰ（０≦ｘ≦０．５）からなり、積層方向に沿って組成比ｘが連続的に増大することを特徴とする。
【００１４】
さらに、本発明に係る半導体基板は、IV族半導体からなり、主表面を｛１  ０  ０｝面から＜０  １  １＞方向へ傾斜させたIV族オフ基板と、前記IV族オフ基板上に形成されたIII−Ｖ族化合物半導体層であり、２種類のＶ族元素の組成比が積層方向に沿って連続的に変化するバッファ層と、前記バッファ層上に形成されたIII−Ｖ族化合物半導体層とを備えていることを特徴とする。
【００１５】
また、本発明に係る半導体基板のバッファ層は、ＧａＡｓｙＰ１−ｙ（０≦ｙ≦１）からなり、積層方向に沿って組成比ｙが連続的に増大することを特徴とする。
【００１６】
さらに、本発明に係る半導体基板の製造方法は、主表面を｛１  ０  ０｝面から＜０  １  １＞方向へ傾斜させたIV族半導体からなるIV族オフ基板上に、２種類のIII族元素の組成比が積層方向に沿って連続的に変化するIII−Ｖ族化合物半導体層からなるバッファ層を形成するステップと、前記バッファ層上にIII−Ｖ族化合物半導体層を形成するステップとを含むことを特徴とする。
【００１７】
また、本発明に係る半導体基板の製造方法におけるバッファ層は、Ｇａ１−ｘＩｎｘＰ（０≦ｘ≦０．５）からなり、積層方向に沿って組成比ｘが連続的に増大することを特徴とする。
【００１８】
さらに、本発明に係る半導体基板の製造方法は、主表面を｛１  ０  ０｝面から＜０  １  １＞方向へ傾斜させたIV族半導体からなるIV族オフ基板上に、２種類のＶ族元素の組成比が積層方向に沿って連続的に変化するIII−Ｖ族化合物半導体層からなるバッファ層を形成するステップと、前記バッファ層上にIII−Ｖ族化合物半導体層を形成するステップとを含むことを特徴とする。
【００１９】
また、本発明に係る半導体基板の製造方法におけるバッファ層は、ＧａＡｓｙＰ１−ｙ（０≦ｙ≦１）からなり、積層方向に沿って組成比ｙが連続的に増大することを特徴とする。
【発明の効果】
【００２０】
本発明に係る半導体基板及び半導体基板の製造方法によれば、Ｓｉオフ基板とＧａＡｓ層との間に、ＧａとＩｎまたはＡｓとＰの組成が連続的に変化するようなバッファ層を形成したので、Ｓｉオフ基板上にＧａＡｓを低欠陥密度でヘテロエピタキシャル成長させることができる。
【図面の簡単な説明】
【００２１】
【図１】本発明を適用した第１の実施形態に係る半導体基板の製造方法を説明するための図である。
【図２】本発明を適用した第２の実施形態に係る半導体基板の製造方法におけるバッファ層を形成するステップを説明するための図である。
【発明を実施するための形態】
【００２２】
［第１の実施形態］
以下、本発明を適用した第１の実施形態について図面を参照して説明する。
【００２３】
図１は本実施形態に係る半導体基板の製造方法を説明するための図である。図１（Ａ）に示すように、まずIV族半導体であるＳｉの単結晶からなるＳｉオフ基板１を用意する。このＳｉオフ基板１は、主表面１Ａが｛１  ０  ０｝面から＜０  １  １＞方向へ傾斜しており、主表面１Ａの傾斜角度αは２°〜１５°程度である。本実施形態では一例として１０°としている。
【００２４】
ここで、｛１  ０  ０｝面とはＧａＡｓの結晶構造において（０  ０  １）面等の（１  ０  ０）面と結晶学的に等価な面を表しており、＜０  １  １＞方向とはＧａＡｓの結晶構造において［０  −１  −１］方向等の［０  １  １］方向と結晶学的に等価な方向を表している。
【００２５】
また、図１（Ａ）〜（Ｃ）では、 Ｓｉオフ基板１の主表面１Ａが、｛１  ０  ０｝面から＜０  １  １＞方向へ傾斜していることを分かりやすく表現するために、便宜上Ｓｉオフ基板１の裏面１Ｂに対して主表面１Ａが傾斜しているように図示している。しかし、実際には主表面１Ａと裏面１Ｂとは平行になるようにＳｉのインゴットから切り出され、その断面形状は平行四辺形となっているものである。
【００２６】
さらに、Ｓｉオフ基板１の主表面１Ａは、厳密には原子レベルの極微小な段差を有するステップが多数ある階段状の構造であるが、実質的には平坦と見なすことができるため、主表面１Ａを実質上平坦なものとして図示している。
【００２７】
次に、図１（Ｂ）に示すように、Ｓｉオフ基板１上にバッファ層２を成長させる。このバッファ層２はＭＯＣＶＤ（有機金属化学気相成長法）によって形成されたIII−Ｖ族化合物半導体層であり、２種類のIII族元素の組成比が積層方向に沿って連続的に変化する層である。
【００２８】
具体的に説明すると、バッファ層２はＧａ１−ｘＩｎｘＰからなり、２種類のIII族元素Ｇａ、Ｉｎの組成比ｘが積層方向に沿って連続的にｘ＝０からｘ＝０．５に増大するように組成を制御して形成されたものである。
【００２９】
バッファ層２の製造方法としては、III族原料ガスである（ＣＨ３）３Ｇａと（ＣＨ３）３ＩｎをＶ族原料ガスのＰＨ３とともに反応管内に供給し、バッファ層２の厚さが計１０ｎｍとなるように成長温度６５０℃で５０分程度かけて行う。このとき（ＣＨ３）３Ｇａと（ＣＨ３）３Ｉｎのモル流量の比を変化させながら成長させていく。モル流量とは反応管内に供給される原料ガスの単位時間あたりのモル量であり、（ＣＨ３）３Ｇａと（ＣＨ３）３Ｉｎのモル流量の比が組成比ｘに対応するように制御して反応管内に供給していく。ただし、III族原料ガスとＶ族原料ガスとの比は一定となるように、（ＣＨ３）３Ｇａと（ＣＨ３）３Ｉｎのモル流量比を変化させる。
【００３０】
このようにして成長させたバッファ層２では、Ｓｉオフ基板１の直上にはまずＧａＰが成長する。ＧａＰは格子定数及び熱膨張係数ともにＳｉと非常に近いため、応力や欠陥の発生を抑制することができる。
【００３１】
その後Ｉｎの組成比を連続的に増大させながらバッファ層２を成長させてバッファ層２の最表面ではｘ＝０．５のＧａ１−ｘＩｎｘＰとなる。この組成比はＧａＡｓとほぼ格子整合して格子定数及び熱膨張係数がほぼ同等になるので、バッファ層２の中で応力が分散され、バッファ層２上に形成されるＧａＡｓ層における欠陥の発生を抑制することができる。
【００３２】
また、バッファ層２の中の応力は、組成比が増大する方向である積層方向に分散されるので、基板表面に平行な方向に分布する原子ステップによる局所的な応力の発生が抑制され、Ｓｉオフ基板１を用いた場合でもＧａＡｓ層を低欠陥密度でヘテロエピタキシャル成長させることができる。
【００３３】
次に、図１（Ｃ）に示すようにバッファ層２の上に、III−Ｖ族化合物半導体層であるＧａＡｓ層３をエピタキシャル成長させる。
【００３４】
具体的には、III族原料ガスである（ＣＨ３）３ＧａをＶ族原料ガスであるＡｓＨ３とともに反応管内に供給し、ＧａＡｓ層３の厚さが計１０ｎｍとなるように成長温度６５０℃で５０分程度かけて成長させる。また、成長時にＳｉをドーピングすることによってｎ型半導体として作製することも可能である。
【００３５】
このようにしてＳｉオフ基板１の上にバッファ層２を介してＧａＡｓ層３をヘテロエピタキシャル成長させた半導体基板４を製造することができる。
【００３６】
［第１の実施形態の効果］
以上詳細に説明したように、本発明を適用した第１の実施形態に係る半導体基板及び半導体基板の製造方法によれば、Ｓｉオフ基板１とＧａＡｓ層３との間に、ＧａとＩｎの組成比が連続的に変化するようなバッファ層２を形成したので、バッファ層２上のＧａＡｓ層３はＳｉとの格子定数及び熱膨張係数の差に起因する応力を受けることがなくなり、欠陥密度を低く抑えることができる。
【００３７】
本発明を適用した第１の実施形態に係る半導体基板及び半導体基板の製造方法によれば、バッファ層２がＧａ１−ｘＩｎｘＰ（０≦ｘ≦０．５）からなり、積層方向に沿って組成比ｘが連続的に増大するので、Ｓｉオフ基板１の直上にＧａＰが形成される。ＧａＰは格子定数及び熱膨張係数ともにＳｉと非常に近いので、応力や欠陥の発生を抑制することができる。さらにバッファ層２の最表面ではＧａＡｓ層３と格子定数及び熱膨張係数がほぼ同等になるので、ＧａＡｓ層３における欠陥の発生を抑制することができる。
【００３８】
［第２の実施形態］
以下、本発明を適用した第２の実施形態について図面を参照して説明する。ただし、Ｓｉオフ基板１及びＧａＡｓ層３の製造方法については第１の実施形態と同様なので、詳しい説明は省略する
図２は本実施形態に係る半導体基板の製造方法におけるバッファ層２を形成するステップを説明するための図である。図２に示すように、第１の実施形態と同様のＳｉオフ基板１上にバッファ層２を成長させる。このバッファ層２はＭＯＣＶＤ（有機金属化学気相成長法）によって形成されたIII−Ｖ族化合物半導体層であり、２種類のＶ族元素の組成比が積層方向に沿って連続的に変化する層である。
【００３９】
具体的に説明すると、バッファ層２はＧａＡｓｙＰ１−ｙからなり、２種類のＶ族元素Ａｓ、Ｐの組成比ｙが積層方向に沿って連続的にｙ＝０からｙ＝１に増大するように組成を制御して形成されたものである。
【００４０】
バッファ層２の製造方法としては、Ｖ族原料ガスであるＰＨ３とＡｓＨ３をIII族原料ガスの（ＣＨ３）３Ｇａとともに反応管内に供給し、バッファ層２の厚さが計１０ｎｍとなるように成長温度６５０℃で５０分程度かけて行う。このときＰＨ３とＡｓＨ３のモル流量の比を変化させながら成長させていく。モル流量とは反応管内に供給される原料ガスの単位時間あたりのモル量であり、ＰＨ３とＡｓＨ３のモル流量の比が組成比ｙに対応するように制御して反応管内に供給していく。ただし、Ｖ族原料ガスとIII族原料ガスとの比は一定となるように、ＰＨ３とＡｓＨ３のモル流量比を変化させる。
【００４１】
このようにして成長させたバッファ層２では、Ｓｉオフ基板１の直上にはまずＧａＰが成長するので、第１の実施形態で説明したようにＧａＰは格子定数及び熱膨張係数ともにＳｉと非常に近いため、応力や欠陥の発生を抑制することができる。
【００４２】
その後Ａｓの組成比を連続的に増大させながらバッファ層２を成長させてバッファ層２の最表面ではｙ＝１のＧａＡｓとなる。これにより、バッファ層２の中で応力が分散され、バッファ層２上に形成されるＧａＡｓ層における欠陥の発生を抑制することができる。
【００４３】
また、バッファ層２の中の応力は、組成比が増大する方向である積層方向に分散されるので、基板表面に平行な方向に分布する原子ステップによる局所的な応力の発生が抑制され、Ｓｉオフ基板１を用いた場合でもＧａＡｓ層を低欠陥密度でヘテロエピタキシャル成長させることができる。
【００４４】
こうして形成されたバッファ層の２上に第１の実施形態と同様にＧａＡｓ層３をヘテロエピタキシャル成長させることによって半導体基板４を製造することができる。
【００４５】
［第２の実施形態の効果］
以上詳細に説明したように、本発明を適用した第２の実施形態に係る半導体基板及び半導体基板の製造方法によれば、Ｓｉオフ基板１とＧａＡｓ層３との間に、ＡｓとＰの組成比が連続的に変化するようなバッファ層２を形成したので、バッファ層２上のＧａＡｓ層３はＳｉとの格子定数及び熱膨張係数の差に起因する応力を受けることがなくなり、欠陥密度を低く抑えることができる。
【００４６】
本発明を適用した第２の実施形態に係る半導体基板及び半導体基板の製造方法によれば、バッファ層２がＧａＡｓｙＰ１−ｙ（０≦ｙ≦１）からなり、積層方向に沿って組成比ｙが連続的に増大するので、Ｓｉオフ基板１の直上にＧａＰが形成される。ＧａＰは格子定数及び熱膨張係数ともにＳｉと非常に近いので、応力や欠陥の発生を抑制することができる。さらにバッファ層２の最表面ではＧａＡｓとなるので、ＧａＡｓ層３における欠陥の発生を抑制することができる。
【００４７】
なお、上述の実施形態は本発明の一例である。このため、本発明は、上述の実施形態に限定されることはなく、この実施形態以外の形態であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計などに応じて種々の変更が可能であることは勿論である。
【符号の説明】
【００４８】
１  Ｓｉオフ基板
２  バッファ層
３  ＧａＡｓ層
４  半導体基板
【図１】
2012222039.tif 000003
【図２】
2012222039.tif 000004