(57)【要約】【課題】本発明は、アドレス期間を短縮し、大画面・高精細ＰＤＰに適用可能なプラズマディスプレイパネル、プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法を提供することを目的とする。【解決手段】第１の方向に平行に配置された走査電極Ｘ及び維持電極Ｙの組からなる表示電極２０を有する前面板４０と、前記表示電極と交わる第２の方向に平行に配置され、誘電体層７０に覆われた書き込み電極６０を有する背面板１００とが対向配置されて画面を構成するプラズマディスプレイパネル１２０であって、  前記書き込み電極は、複数の電極６１、６２が前記誘電体層を挟んで重なり合う多層構造を有するとともに、各層の電極が、他層の電極に覆われずに最上層となる領域を有することを特徴とする。【選択図】図４
2012168462.tif 000002
【特許請求の範囲】
【請求項１】
第１の方向に平行に配置された走査電極及び維持電極の組からなる表示電極を有する前面板と、前記表示電極と交わる第２の方向に平行に配置され、誘電体層に覆われた書き込み電極を有する背面板とが対向配置されて画面を構成するプラズマディスプレイパネルであって、
前記書き込み電極は、複数の電極が前記誘電体層を挟んで重なり合う多層構造を有するとともに、各層の電極が、他層の電極に覆われずに最上層となる領域を有することを特徴とするプラズマディスプレイパネル。
【請求項２】
前記書き込み電極は、最下層にある第１層書き込み電極よりも上層にある電極は、上層に移動するにつれて長さが短くなることを特徴とする請求項１に記載のプラズマディスプレイパネル。
【請求項３】
前記多層構造は二層構造であり、前記走査電極と前記各層の電極の最上層となる部分との間の静電容量が、全領域で等しくなるように前記複数枚の電極の面積が定められたことを特徴とする請求項２に記載のプラズマディスプレイパネル。
【請求項４】
前記書き込み電極は、２つに分割されているとともに、前記背面板の対向する２辺から中央に向かって延びるように設けられたことを特徴とする請求項３に記載のプラズマディスプレイパネル。
【請求項５】
請求項１乃至４のいずれか一項に記載のプラズマディスプレイパネルと、
該プラズマディスプレイパネルの選択された走査電極にスキャンパルスを印加する走査駆動回路と、
該プラズマディスプレイパネルの書き込み電極にデータパルスを印加する書き込み駆動回路と、
該走査駆動回路及び該書き込み駆動回路を同期制御し、前記スキャンパルスを印加する前記走査電極を選択して前記スキャンパルスを印加させるともに、前記書き込み電極にもデータパルスを印加させ、前記走査電極と前記書き込み電極の交差点に存在する放電セルに書き込み放電を発生させる制御回路とを有し、
該制御回路は、前記書き込み電極の積層数が異なる複数の領域に対して、同時に前記書き込み放電を発生させることを特徴とするプラズマディスプレイ装置。
【請求項６】
請求項１乃至４のいずれか一項に記載のプラズマディスプレイパネルの駆動方法であって、
積層数が異なる複数の領域にある前記書き込み電極に同時にデータパルスを印加するとともに、該複数の領域内の前記書き込み電極と対向する走査電極に同時にスキャンパルスを印加し、該複数の領域で同時に書き込み放電を発生させることを特徴とするプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネル、プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法に関し、特に、第１の方向に平行に配置された走査電極及び維持電極の組からなる表示電極を有する前面板と、表示電極と交わる第２の方向に平行に配置され、誘電体層に覆われた書き込み電極を有する背面板とが対向配置されたプラズマディスプレイパネル、プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法に関する。
【背景技術】
【０００２】
プラズマディスプレイパネル（以下、「ＰＤＰ」とも呼ぶ。）は、対向配置された前面基板と背面基板との間に多数の放電セルを形成し、放電発光によって映像表示を行う薄型ディスプレイである。
【０００３】
図１は、従来のプラズマディスプレイパネルの構成を示した図である。図１に示すように、ＰＤＰの前面基板２１０上には、誘電体層２３０及び保護層（図示せず）で覆われた帯状の走査電極２２１と維持電極２２２の対である表示電極２２０が多数配置される。表示電極２２０は、透明電極と金属母線（図示せず）によって構成され、透明電極によって放電面積が、金属母線によって電気伝導が、それぞれ制御される。背面基板２５０上には、誘電体層２７０に覆われた帯状の書込み電極２６０が、表示電極２２０と直交する方向に多数配列される。横方向に隣り合う書込み電極２６０の間には、放電セルの仕切りとなる隔壁２８０が設けられ、隔壁２８０の側面から背面基板２５０に亘って、蛍光体層２９０が形成される。また、縦方向に隣接する放電セル間の干渉を低減する目的で、該当セル間にも仕切りとなる隔壁２８０が設けられることもある。放電セルには、キセノン（Ｘｅ）のように放電によって紫外線を放射するガスのほか、ヘリウムやネオンなどのガスも封入される。
【０００４】
図２は、従来のプラズマディスプレイパネルの各電極に印加される電圧波形を示した図である。図２において、書き込み電極２６０、走査電極２２１、維持電極２２２の電圧波形が示されている。ＰＤＰの発光は、図２に示す表示放電期間Ｔｓにおいて、表示電極対２２０へ印加されるパルス電圧による放電（表示放電）に伴い、Ｘｅガスから放射される紫外線によって蛍光体層２９０が励起された後、蛍光体から可視光が放射されることにより生じる。放電発光を用いてＰＤＰに映像表示を行うには、図２に示す書込み期間（又は「アドレス期間」とも呼ぶ。）Ｔａにおいて、走査電極２２１と書込み電極２６０の交差部にデータを送るための放電（書込み放電）を発生させ、走査電極２２１付近の保護膜表面に電荷（以下、「壁電荷」と呼ぶ。）を形成する。壁電荷が形成された放電セルにおいては、壁電荷の作用により走査電極２２１と維持電極２２２の間に若干の電位差が生じ、表示放電を発生させるために必要な電圧が低減される。よって、表示放電が発生する電圧よりは低く、かつ壁電荷による電位差を重畳することによって表示放電を発生しうる電圧を表示電極対２２０に印加することにより、発光すべき放電セルだけを選択して発光させることが可能となる。
【０００５】
ＰＤＰの駆動方法の概略を以下に述べる。一般的なＰＤＰのパネル構成は図１に示した通りであり、パネルの横方向に延びた走査電極２２１と維持電極２２２は、それぞれを一組として縦解像度相当数だけ縦方向に繰り返し配置される。パネル縦方向に延びた書込み電極２６０は、赤、緑、青の各放電セルにデータを送る役割を担うため、横解像度の３倍に相当する数だけ横方向へ配置される。書込み放電を行うに際しては、走査電極２２１に順次走査パルスを印加し、対応するラインの発光状態・非発光状態に応じた書込みパルスを書込み電極２６０に印加する。書込み電極２６０へのパルス印加は、横方向の全てのカラムで同時に行うことが出来るため、書込み放電は横1ラインの放電セルで同時に制御される。
【０００６】
このようにして、発光状態が制御されるＰＤＰで階調表示を行うためには、例えば、1フィールドを複数のサブフィールドへ分割し、更にサブフィールドを、各ラインでの書込み放電を制御する期間（アドレス期間Ｔａ）と、映像表示をパネル全域で行う期間（表示期間Ｔｓ）に分割する（例えば、特許文献１参照）。ここで、サブフィールドは、各々が定められた発光期間を有し、その長さに応じた輝度として観測される。従って、各放電セルの階調値は、発光状態であるサブフィールドの輝度値の和によって表現できる。即ち、所望の輝度値を表現するには、適切なサブフィールドにおけるアドレス期間Ｔａで書込み放電を発生させ、それ以外のサブフィールドのアドレス期間Ｔａでは書込み放電を起こさなければ良い。例えば、サブフィールド数を８とした場合、最初のサブフィールド（以下、「ＳＦ１」と呼ぶ。）の発光回数を１２８×N回（Nは整数）、２番目のサブフィールド（「ＳＦ２」と呼ぶ、以下同様）の発光回数を６４×Ｎ回、ＳＦ３〜ＳＦ８の発光回数を３２〜１×N回とすると、サブフィールドの選択の仕方により２５６通りの組み合わせがあるため、２５６階調の輝度表現が可能である。このような駆動方法をサブフィールド駆動法と呼ぶ。
【０００７】
各サブフィールドにおけるアドレス期間Ｔａと表示期間Ｔｓに掛かる時間は、アドレス期間Ｔａが走査ライン数に比例して増加するのに対し、表示期間Ｔｓは発光回数、すなわち輝度値と階調数に比例する。ここで、書込み放電や表示放電の発生には、物理的な制約等から有限の時間が必要であり、一回の放電には例えば０．８マイクロ秒程度が必要とされる。この場合、例えば走査ライン数が１０８０本であれば、そのアドレス期間には０．８ミリ秒程度の時間が必要となる。一方、1フィールドの構成に掛けられる時間は、例えばフレームレートが６０Ｈｚの場合では１６．６７ミリ秒に規定されるため、例えばサブフィールド数が８の時、８回のアドレス期間Ｔａと表示期間Ｔｓ、セットアップなどに掛かる期間の総和を１６．６７ミリ秒に収めなければならない。上述の例を当てはめると、８回のアドレス期間Ｔａに要する時間は6.4ミリ秒となるので、表示期間Ｔｓおよびセットアップなどに掛かる期間には、９．７ミリ秒程度を割り当てることができる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特許第３２５９２５３号公報
【特許文献２】特開２０００−３１１６１５号公報
【特許文献３】特開２００３−１３１６１５号公報
【特許文献４】特開２００６−１９５４６５号公報
【特許文献５】特開２００６−１９５４６５号公報
【非特許文献】
【０００９】
【非特許文献１】映像情報メディア学会誌、５４巻、５号、７１７−７２５頁
【非特許文献２】ＮＨＫ技研Ｒ＆Ｄ、Ｎｏ．８６、３０−４３頁
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、上述のように単純なサブフィールド駆動法には、偽輪郭と呼ばれる画質劣化の問題があるため、通常は発光回数の多いサブフィールドを分割した構成が用いられる（例えば、非特許文献１参照）。例えば、サブフィールド数を１０として２５６階調の表示を行う場合、各サブフィールドの発光回数の比を１：２：４：８：１６：３２：３２：３２：６４：６４のように、サブフィールド数を増やして発光重心が大きく変化しない重み付けをするように分割すれば、偽輪郭の主たる原因である発光回数の大きなサブフィールドがなくなり、画質劣化が抑制される。しかしこの場合、アドレス期間に要する時間は８．５ミリ秒程度となるため、表示期間とセットアップなどに掛けられる時間は８ミリ秒程度まで減少する。
【００１１】
このように、サブフィールド駆動法を用いた映像表示を用いるに際しては、階調数や走査線数が増加すると、表示期間に掛けられる時間が減少し、輝度の低下などが問題になる。例えば、近年盛んに開発が進んでいるフィールドシーケンシャル方式の立体テレビでは、右目用と左目用の映像を時間方向に分割して表示するため、フィールド数が２倍に増加し、サブフィールド数が１０の場合のアドレス期間に要する時間が１７．２８ミリ秒となり、そのままでは映像表示が不可能になる。更に、近年においては、ハイビジョンを越える高精細映像フォーマットも提案されており、例えばスーパーハイビジョンでは、７６８０×４３２０画素の超高精細映像が規格化されている（例えば、非特許文献２参照）。かかる超高精細映像をサブフィールド駆動法で表示するには、アドレス期間Ｔａに要する時間が３４．５６ミリ秒となり、フレームレート６０Ｈｚでの映像表示が不可能となる。
【００１２】
図３は、アドレス期間を短縮するために、従来提案されたプラズマディスプレイパネルのパネル構造を示した図である。短縮化が要求されるアドレス期間Ｔａの問題に対し、図３に示すように、書込み電極をパネル上下で２分割し、パネル上部領域と下部領域それぞれの書込み電極１６１、１６２を上下に取り出したＰＤＰが提案されている。図３に示されたパネル構造のＰＤＰによれば、回路点数は増加するものの、パネル上下の各々において、書き込み対象となる走査ライン上にある放電セルに対して同時に書込み放電を行うことが可能となり、パネル全体では、２ライン同時にデータ転送を行うことができる。しかしながら、このような構成を採用しても、走査線数４３２０本のパネルにおけるアドレス期間Ｔａの所要時間は１７．２８ミリ秒となるため、サブフィールド数を減少させる等の更なる措置が必要になる。
【００１３】
このような課題に対しては、サブフィールド数や階調数を高めるための技術が応用可能である。例えば、隔壁を斜めに配置して偶数ラインと奇数ラインを分割し、それぞれの書込み電極に接続された放電セルへのデータ転送を同時に行う新しいパネル構造が提案されている（例えば、特許文献２参照）。しかしながら、特許文献２に記載の方法は、市松状に不灯セルを作ることと等価であるため高精細化が難しいという問題があった。
【００１４】
一方、書込み電極構成や配置による改善手法も提案されており、縦方向1カラムに対して複数本の電力供給ラインを配置し、放電セルの書込み電極をいずれかの電力供給ラインに接続することで、電力供給ラインの数だけ同時にデータ転送を行う構成のＰＤＰが提案されている（例えば、特許文献３参照）。しかしながら、かかる特許文献３に記載の構成では、上述の特許文献２に記載されたＰＤＰと同様に、高精細化に困難を生じるという問題があった。
【００１５】
あるいは、電力供給ラインの配置も変更して高精細化への問題を軽減した方法の提案もなされている（例えば、特許文献４参照）。しかしながら、かかる特許文献４に記載の方法では、電力供給ラインと書込み電極の接続部に余分な接触抵抗が発生するため信号波形に歪みが生じ、パネル全域で均一なデータ書込みを行うことが困難となり、映像表示品質が低下するという問題があった。これは、画素に供給される信号波形が歪んだ結果、書込み放電後に走査電極上へ蓄積される壁電荷にばらつきが生じ、続く表示期間における放電条件がパネル全体で一様にならないことが原因である。
【００１６】
また、電極ラインを長くすると波形歪みは大きくなることが知られている（例えば、特許文献５参照）。この傾向は大画面パネルで顕著なため、特許文献２〜４で示したような改善手法を大画面・高精細パネルへ適用することは難しいと言える。
【００１７】
そこで、本発明は、アドレス期間を短縮し、大画面・高精細ＰＤＰに適用可能なプラズマディスプレイパネル、プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１８】
上記目的を達成するため、本発明の一態様に係るプラズマディスプレイパネルは、第１の方向に平行に配置された走査電極及び維持電極の組からなる表示電極を有する前面板と、前記表示電極と交わる第２の方向に平行に配置され、誘電体層に覆われた書き込み電極を有する背面板とが対向配置されて画面を構成するプラズマディスプレイパネルであって、
前記書き込み電極は、複数の電極が前記誘電体層を挟んで重なり合う多層構造を有するとともに、各層の電極が、他層の電極に覆われずに最上層となる領域を有することを特徴とする。
【００１９】
また、前記書き込み電極は、最下層にある第１層書き込み電極よりも上層にある電極は、上層に移動するにつれて長さが短くなる構成を有してもよい。
【００２０】
また、前記多層構造は二層構造であり、前記走査電極と前記各層の電極の最上層となる部分との間の静電容量が、全領域で等しくなるように前記複数枚の電極の面積が定められてもよい。
【００２１】
また、前記書き込み電極は、２つに分割されているとともに、前記背面板の対向する２辺から中央に向かって延びるように設けられてもよい。
【００２２】
また、本発明の他の態様に係るプラズマディスプレイ装置は、前記プラズマディスプレイパネルと、
前記プラズマディスプレイパネルの選択された走査電極にスキャンパルスを印加する走査駆動回路と、
前記プラズマディスプレイパネルの書き込み電極にデータパルスを印加する書き込み駆動回路と、
該走査駆動回路及び該書き込み駆動回路を同期制御し、前記スキャンパルスを印加する前記走査電極を選択して前記スキャンパルスを印加させるともに、前記書き込み電極にもデータパルスを印加させ、前記走査電極と前記書き込み電極の交差点に存在する放電セルに書き込み放電を発生させる制御回路とを有し、
該制御回路は、前記書き込み電極の積層数が異なる複数の領域に対して、同時に前記書き込み放電を発生させることを特徴とする。
【００２３】
また、本発明の他の態様に係るプラズマディスプレイパネルの駆動方法は、前記プラズマディスプレイパネルの駆動方法であって、
積層数が異なる複数の領域にある前記書き込み電極に同時にデータパルスを印加するとともに、該複数の領域内の前記書き込み電極と対向する走査電極に同時にスキャンパルスを印加し、該複数の領域で同時に書き込み放電を発生させることを特徴とする。
【発明の効果】
【００２４】
本発明によれば、サブフィールドにおけるアドレス期間を短縮させ、高精細な画像を表示することができる。
【図面の簡単な説明】
【００２５】
【図１】従来のプラズマディスプレイパネルの構成を示した図である。
【図２】従来のプラズマディスプレイパネルの各電極の駆動電圧波形を示した図である。
【図３】アドレス期間を短縮するために従来提案されたプラズマディスプレイパネルのパネル構造を示した図である。
【図４】本発明の実施形態に係るプラズマディスプレイパネルの一例を示した構成図である。
【図５】本実施形態に係るプラズマディスプレイパネルの背面板の一例を示した拡大構成図である。
【図６】本実施形態に係るプラズマディスプレイパネルの一例を示した断面構成図である。
【図７】本発明の実施形態に係るプラズマディスプレイパネル及びプラズマディスプレイ装置の一例を示した平面構成図である。
【図８】本発明の実施形態に係るプラズマディスプレイの駆動方法を説明する駆動電圧波形図である。
【図９】本実施例に係るプラズマディスプレイパネルの数値計算実験結果を示した図である。
【発明を実施するための形態】
【００２６】
以下、図面を参照して、本発明を実施するための形態の説明を行う。
【００２７】
図４は、本発明の実施形態に係るプラズマディスプレイパネルの一例を示した構成図である。図４において、本実施形態に係るプラズマディスプレイパネルは、前面板４０と、背面板１００とを有し、両者が対向配置されてパネル画面を構成する。前面板４０は、前面ガラス基板１０と、表示電極２０と、誘電体層３０を有する。ここで、表示電極２０は、走査電極Ｘと、維持電極Ｙとを有する。また、背面板１００は、背面ガラス基板５０と、書き込み電極６０と、誘電体層７０と、隔壁８０と、蛍光体層９０とを有する。ここで、書き込み電極６０は、第１層書き込み電極６１と、第２層書き込み電極６２とを有する。また、誘電体層７０は、第１誘電体層７１と、第２誘電体層７２とを有する。
【００２８】
図４に示すように、本実施形態に係るプラズマディスプレイパネルは、一般的な面放電構造のＡＣ型プラズマディスプレイパネルと同様の前面板４０を有する。すなわち、前面ガラス基板１０上には、走査電極Ｘと維持電極Ｙからなる表示電極２０の組がパネルの横方向（又は水平方向）に平行に多数配置され、かつこれらが誘電体層３０及び誘電体保護膜（図示せず）によって覆われて構成される。なお、走査電極Ｘと維持電極Ｙは、対となって表示電極２０を構成するため、表示電極対２０と呼んでもよい。
【００２９】
一方、前面板４０と対向する背面板１００は、表示電極２０と直交する縦方向（又は垂直方向）に、平行に延在する複数の書き込み電極６０を備える。ここで、書き込み電極６０は、第１層書き込み電極６１と第２層書き込み電極６２が重なり合った多重構造又は多層構造を有しており、この点で一般的なプラズマディスプレイパネルと異なっている。図４に示されるように、書き込み電極６０は、最下層の第１層書き込み電極６１と、第１層書き込み電極６１よりも上層に存在する第２層書き込み電極６２の二層構造となっている。第１層書き込み電極６１は、背面ガラス基板５０上に形成された帯状の金属電極であり、従来から用いられている書き込み電極と同様の構成であってもよい。第１層書き込み電極６１は、第１誘電体層７１に覆われている。また、第１誘電体層７１の表面には、第２層書き込み電極６２が形成されている。第１層書き込み電極６１と第２層書き込み電極６２は、第１誘電体層７１を介して互いに重なり合う構成を有し、第２層書き込み電極６２が第１層書き込み電極６１の一部を、第１誘電体層７１を介して覆うような構成となっている。また、第２層書き込み電極６２は、第２誘電体層７２に覆われている。
【００３０】
第２誘電体層７２の表面上の、平行に隣り合う書き込み電極６０同士の間の位置には、隔壁８０が形成されている。上述の表示電極２０と、書き込み電極６０とが平面的に交差する領域には放電セルが形成されるが、隔壁８０は、隣接する放電セルを縦方向に仕切る壁を形成している。
【００３１】
蛍光体層９０は、第２誘電体層７２と隔壁８０の表面を覆うように形成される。蛍光体層９０は、放電セルで放電が発生して紫外線が照射されると励起し、基底状態に戻るときに発光する発光層である。蛍光体層９０は、発光する色に応じて形成され、例えば、赤、緑、青の蛍光体層９０が順に形成され、３色で１画素を構成する。
【００３２】
次に、図５乃至７を用いて、本実施形態に係るプラズマディスプレイパネルの背面板１００の構成についてより詳細に説明する。
【００３３】
図５は、本実施形態に係るプラズマディスプレイパネルの背面板１００の一例を示した拡大構成図である。図５に示すように、本実施形態に係るプラズマディスプレイパネルの背面板１００は、背面ガラス基板５０の表面上に第１層書き込み電極６１が形成され、第１層書き込み電極６１の上を第１誘電体層７１が覆い、第１誘電体層７１の上に第２層書き込み電極６２が形成され、第２層書き込み電極６２の上を第２誘電体層７２が覆った構造となっている。つまり、第１層書き込み電極６１と第２層書き込み電極６２は、第１誘電体層７１を挟んで重なり合った多層構造となっている。また、第２層書き込み電極６２は、第１層書き込み電極６１の総てに重なり合うのではなく、第１層書き込み電極６１よりも短く構成されている。つまり、第２層書き込み電極６２が第１層書き込む電極６１の上に形成されている領域は、第２層書き込み電極６２が最上層となるが、第１層書き込み電極６１の上に第２層書き込み電極６２が形成されていない領域は、第１層書き込み電極６１が最上層となる。このように、本実施形態に係るプラズマディスプレイパネルにおいては、最下層にある第１層書き込み電極６１が最上層となる領域を設け、この領域については、第１層書き込み電極６１を用いて書き込み放電を行うようにする。一方、第２層書き込み電極６２が最上層となっている領域では、第２層書き込み電極６２を用いて書き込み放電を行うようにする。このような構成とすることにより、第１層書き込み電極６１と第２層書き込み電極６２に異なるデータ信号を供給することが可能となり、各々の領域で書き込み放電を同時に行うことが可能となる。
【００３４】
ここで、第１層書き込み電極６１の幅をＷ１、第２層書き込み電極６２の幅をＷ２とすると、第１層書き込み電極６１の幅Ｗ１は、隣接する第１層書き込み電極６１とのクリアランスに支障をきたさない範囲で任意に決定できる。なお、第２層書き込み電極６２の幅Ｗ２の設定方法については、後述する。
【００３５】
図６は、本実施形態に係るプラズマディスプレイパネルの一例を示した断面構成図である。図６において、前面板４０と背面１００とが、間隔１１０を有して対向配置されている。前面板１０は、前面ガラス基板１０の下面に走査電極Ｘ及び維持電極Ｙからなる表示電極２０が複数本形成され、誘電体層３０で覆われている。表示電極２０が複数示されていることから、図６は、縦方向においてプラズマディスプレイパネルを切断した断面図を示している。
【００３６】
一方、背面板１００は、第１層書込み電極６１と第２層書込み電極６２からなる２層の金属電極を有する領域Ａと、第１層書込み電極６１のみを有する領域Bに分割され、第１層書き込み電極６１及び第２層書き込み電極６２の双方が存在する領域Ａと、第２層書き込み電極６２が存在せず、第１層書き込み電極６１のみが存在する領域Ｂとで断面構成が異なっている。領域Ａにおいては、背面ガラス基板５０の表面上に第１層書き込み電極６１が形成され、その上を第１誘電体層７１が覆い、第１誘電体層７１上に第２層書き込み電極６２が形成され、その上を第２誘電体層７２が覆っている。また、領域Ｂにおいては、第１層書き込み電極６１の上を、第１誘電体層７１と第２誘電体層７２の区別が無い誘電体層７０が覆っている。このように、背面板１００は、第２層書き込み電極６２が存在する領域Ａと存在しない領域Ｂが存在し、書き込み電極６０の構造が異なる複数の領域Ａ、Ｂを備えた構成となっている。ここで、各領域Ａ、Ｂにおける書込み放電は、領域Ａで第２層書込み電極６２と走査電極Ｘ、領域Ｂで第１層書込み電極６１と走査電極Ｘの間でそれぞれ発生させるため、領域Ａに送るべきデータを第２層書込み電極６２に、領域Ｂに送るべきデータを第１層書込み電極６１に送ることで、領域Ａと領域Ｂへ同時にデータ転送することが可能な構成となっている。
【００３７】
図７は、本発明の実施形態に係るプラズマディスプレイパネル及びプラズマディスプレイ装置の一例を示した平面構成図である。図７において、本実施形態に係るプラズマディスプレイ装置は、プラズマディスプレイパネル１２０と、書き込み駆動回路１３０、１３１と、走査駆動回路１４０と、維持駆動回路１５０と、制御回路１６０とを備える。
【００３８】
プラズマディスプレイパネル１２０の画面は、縦方向において、上部領域Ａ、上部領域Ｂ、下部領域Ｃ及び下部領域Ｄの４つの領域に分割されている。また、プラズマディスプレイパネル１２０は、横方向に平行に延在する複数の走査電極Ｘと、走査電極Ｘに直交する上部領域書き込み電極６０Ｕ及び下部領域書き込み電極６０Ｌを有する。ここで、上部電極書き込み電極６０Ｕは、上部領域Ａ、Ｂに配置された書き込み電極であり、下部領域書き込み電極６０Ｌは、下部領域Ａ、Ｂに配置された書き込み電極である。上部領域Ａ、Ｂと、下部領域Ｃ、Ｄとは、プラズマディスプレイパネルを縦方向に２分割した領域であり、画面の上下の領域の各々に独立した書き込み電極６０Ｕ、６０Ｌが設けられている。
【００３９】
上部領域書き込み電極６０Ｕは、上部領域第１層書き込み電極６１Ｕと、下部領域第２層書き込み電極６２Ｕとを備える。上部領域第１層書き込み電極６１Ｕは、上部領域Ａ、Ｂの全領域をカバーする長さを有して構成され、上部領域第２層書き込み電極６２Ｕは、上部領域Ａのみをカバーする長さを有して構成されている。これにより、上部領域Ａは、上部領域第２層書き込み電極６２Ｕが最上層となるが、上部領域Ｂは、上部領域第１層書き込み電極６１Ｕが最上層となる。
【００４０】
同様に、下部領域書き込み電極６０Ｌも、下部領域第１層書き込み電極６１Ｌと下部領域第２層書き込み電極６２Ｌとを備える。下部領域第１層書き込み電極６１Ｌは下部領域Ｃ、Ｄを総て縦方向に貫く長さを有し、下部領域第２層書き込み電極６２Ｌは、下部領域Ｃの範囲のみを覆う長さを有する。これにより、下部領域Ｃは下部領域第２層書き込み電極６２Ｌが最上層となり、下部領域Ｄは下部領域第１層書き込み電極６１Ｌが最上層となる。
【００４１】
書き込み駆動回路１３０は、上部領域書き込み電極６０Ｕにデータパルスを印加し、上部領域書き込み電極６０Ｕを駆動する上部領域書き込み駆動回路である。また、書き込み駆動回路１３１は、下部領域書き込み電極６０Ｌにデータパルスを印加し、下部領域書き込み電極６０Ｌを駆動する下部領域書き込み駆動回路である。上部領域Ａ、Ｂにある上部領域書き込み電極６０Ｕと、下部領域Ｃ、Ｄにある下部領域書き込み電極６０Ｌとを各々独立の書き込み駆動回路１３０、１３１で制御することにより、上部領域Ａ、Ｂと下部領域Ｃ、Ｄとに対し、同時にデータ書き込みを行うことができる。また、上部領域Ａは上部第２層書き込み電極６２Ｕと走査電極Ｘとの間で書き込み放電を行い、上部領域Ｂは上部第１層書き込み電極６１Ｕと走査電極Ｘとの間で書き込み放電を行うことができるので、上部領域Ａ、Ｂ間でも独立にデータ書き込みを行うことができ、これらの領域間でも同時にデータ書き込みを行うことができる。この点は、下部領域Ｃ、Ｄについても同様であり、下部領域Ｃについては下部領域第２層書き込み電極６２Ｌと走査電極Ｘとの間で書き込み放電を行い、下部領域Ｄについては下部領域第１層書き込み電極６１Ｌと走査電極Ｘとの間で書き込み放電を独立して行うことができるので、２つの領域で同時にデータ書き込みを行うことができる。つまり、本実施形態に係るプラズマディスプレイパネルにおいては、画面を４つの領域に分割し、４つの領域で同時にデータ書き込みを行うことができるので、書き込み放電に費やす時間を、従来の１／４に短縮することができる。
【００４２】
一方、走査電極Ｘは、画面の横方向に延在して平行に配列され、Ｘ１、Ｘ２、・・・ＸＮ（Ｎは自然数）と配置される。上部領域Ａ、Ｂ及び下部領域Ｃ、Ｄの４つの領域を含む画面全体で、ほぼ均一となるように走査電極Ｘは配置される。
【００４３】
走査電極駆動回路１４０は、走査電極Ｘにスキャンパルスを印加し、走査電極Ｘを駆動する駆動回路である。書き込み放電を行う際には、データ書き込みを行う走査ラインを選択し、選択した走査ラインの走査電極Ｘにスキャンパルスを印加するとともに、書き込み電極にデータパルスを印加して書き込み放電を行うが、本実施形態に係るプラズマディスプレイ装置においては、上部領域Ａ、Ｂ及び下部領域Ｃ、Ｄの４つの各領域から走査ラインを選択し、４本同時にデータ書き込みを行う。よって、走査駆動回路１４０は、上部領域Ａ、Ｂ及び下部領域Ｃ、Ｄの各領域で選択された４本の走査電極Ｘに同時にスキャンパルスを印加する駆動を行う。
【００４４】
図７においては、維持電極Ｙが示されていないが、実際には、今まで説明した通り、維持電極Ｙが走査電極Ｘと対をなして配置され、表示電極２０を構成する。なお、維持駆動回路１５０は、維持電極Ｙにサステインパルスを印加し、維持電極Ｙを駆動する駆動回路である。書き込み放電において表示させる画素が選択されたら、走査電極Ｘと維持放電Ｙに交互にサステインパルスを印加して、表示放電が行われる。
【００４５】
制御回路１６０は、書き込み駆動回路１３０、１３１と、走査駆動回路１４０と、維持駆動回路１５０を制御し、所望の放電駆動を行わせる制御手段である。画像信号は、制御回路１６０でサブフィールド変換され、各駆動回路１３０、１３１、１４０、１５０をサブフィールド駆動する。制御回路１６０は、書き込み放電においては、書き込み駆動回路１３０、１３１と走査駆動回路１４０とを同期制御し、データ書き込みを行う走査電極Ｘと、走査電極Ｘに対向する書き込み電極６０Ｕ、６０Ｌにパルスが同時に印加されるように駆動させる。また、表示放電においては、走査電極Ｘと維持電極Ｙに交互にパルスが印加されるようにタイミングを制御する。
【００４６】
図８は、本発明の実施形態に係るプラズマディスプレイの駆動方法を説明するための駆動電圧波形図である。図８において、図７で示したプラズマディスプレイ装置の構成に対応させて、各電極のアドレス期間Ｔａ及び表示期間Ｔｓにおける駆動電圧波形が示されている。
【００４７】
図８に示すように、上部領域第１層書き込み電極６１Ｕ、上部領域第２層書き込み電極６２Ｕ、下部領域第１層書き込み電極６１Ｌ及び下部領域第２層書き込み電極６２Ｌの各々においては、アドレス期間Ｔａでは、データパルスが、スキャンパルス印加のタイミングに合わせて毎回連続的に印加される。各々の書き込み電極６１Ｕ、６２Ｕ、６１Ｌ、６２Ｌは、横方向に複数本並んで存在するため、印加するデータパルスのパターンは毎回異なるが、タイミング的には、データ書き込みのタイミングに合わせて毎回データパルスが供給される。
【００４８】
走査電極Ｘについては、上部領域Ａ、上部領域Ｂ、下部領域Ｃ及び下部領域Ｄの各々において、同じタイミングで走査対象となる走査電極Ｘにスキャンパルスが印加される。例えば、上部領域Ａ、Ｂと下部領域Ｃ、Ｄが総て均等に４分割されているとすれば、走査電極Ｘは、各領域においてＮ／４本含まれていることになる。よって、この場合には、上領域Ａの走査電極Ｘ１、上部領域Ｂの走査電極Ｘ（Ｎ／４＋１）、下部領域Ｄの走査電極Ｘ（２Ｎ／４＋１）、下部領域Ｃの走査電極Ｘ（３Ｎ／４＋１）に同時に１個目のスキャンパルスが同時に印加され、以下、順次下側の走査電極Ｘにスキャンパルスが印加されることになる。
【００４９】
このように、本実施形態に係るプラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法によれば、上部領域Ａ、Ｂに属する第１層書込み電極６１Ｕと第２層書込み電極６２Ｕ、及び下部領域Ｃ、Ｄに属する第１層書込み電極６１Ｌと第２層書込みで電極６２Ｌは、それぞれ独立に制御することが可能である。よって、図８に示すように、異なるパルスを同時に送るとともに、所望のラインに相当する走査電極Ｘに電圧を印加することにより、パネル全体では４ライン同時に書込み放電を発生させることが可能であるので、アドレス期間Ｔａは通常に比べて１／４に短縮される。
【００５０】
次に、図６に戻り、本実施形態に係るプラズマディスプレイパネルの第１層書き込み電極６１の幅Ｗ１と第２層書き込み電極６２の幅Ｗ２の設定方法について説明する。
【００５１】
図６において、前面板４０の走査電極Ｘ及び維持電極Ｙの幅をＷｓ、誘電体層３０の厚さをＴ、比誘電率をεｆとし、背面板１００の第１層書き込み電極６１の幅をＷ１、第２層書き込み電極６２の幅をＷ２、誘電体層７０の厚さをｔ、比誘電率をεｒ、第２誘電体層７２の厚さをＤとする。なお、第１の誘電体層７１、第２の誘電体層７２は、誘電体層７０と比誘電率εｒは等しいものとする。
【００５２】
そうすると、第１層書込み電極６１は、図６に示す厚み（ｔ−Ｄ）である第１誘電体層７１で覆われることになる。ここで、第１誘電体層７１の厚さ（ｔ−Ｄ）は、第１層書込み電極６１と第２書込み電極６２との絶縁に十分な厚さを有するよう設定する。上述のように、誘電体層７０の比誘電率はεrであり、前面板４０に形成された誘電体層３０の比誘電率εfと同じでもよいし、異なっていてもよい。背面板１００に形成された誘電体層７０の上には、さらに上部領域の上半分（図７の上部領域Ａに相当）及び下部領域の下半分（図７の下部領域Ｃに相当）において、それぞれ縦方向に幅Ｗ２の金属からなる第２書込み電極６２が互いに平行に配置される。第２書込み電極６２が形成された領域および形成されない領域は、ともに厚さＤの誘電体層７０で覆われ、その上に一般的なプラズマディスプレイパネルと同様に隔壁８０や蛍光体層９０などが形成された構成となっている。
【００５３】
ここで、第１層書込み電極６１と第２層書込み電極６２の幅Ｗ１、Ｗ２は、領域Ａにおける第２層書込み電極６２と走査電極Ｘ、領域Ｂにおける第1層書込み電極６１と走査電極Ｘ、それぞれの間の静電容量が互いに等しくなるように定められることが好ましい。これにより、書込み放電終了後に各領域Ａ、Ｂの走査電極Ｘ表面付近に蓄積される電荷の量が等しくなり、パネル全体での均一な映像表示を達成することができる。
【００５４】
具体的には、本実施形態では、書込み電極６０と走査電極Ｘとの間で発生する書き込み放電で生じる走査電極表面の電荷量を、パネル全域（画面全体）で一定とするために、第１書込み電極６１の幅Ｗ１と第２書込み電極６２の幅Ｗ２を下記の（１）式によって決定する。
【００５５】
【数１】
2012168462.tif 000003
（１）式中の等式は、走査電極Ｘと書込み電極６０の間で発生する書込み放電が、直線状の対向放電であることを利用し、２つの電極間の静電容量を放電路に沿って近似計算した結果から導出されるものであり、背面側誘電体層部分における静電容量をパネル全域でなるべく同一とすることに相当する。また、（１）式における不等号成分は、第２層書き込み電極６２の端部形状の効果が静電容量に及ぼす影響が、第１層書き込み電極６１による同様の効果よりも強いことにより、例えば高精細パネルや低誘電率材料を用いた場合には、より小さな値を使うことが好ましいことを示している。この結果、パネルの全領域において、書込み放電によって形成される電荷量を一定とすることが可能であり、本実施形態に係るプラズマディスプレイパネルによれば、大画面・多画素パネルでの均一な映像表示が可能である。
【実施例】
【００５６】
本発明の効果を検証するために、実施例として以下の数値計算実験を行った。なお、本実施例において、今まで説明した構成要素と同様の構成要素については、同一の参照符号を付してその説明を省略する。
【００５７】
まず対象とする本実施例に係るプラズマディスプレイパネルは、一般的な面放電構造ＡＣ型であり、画面サイズ５０インチのハイビジョンディスプレイに相当する大きさの画素（Ｒ／Ｇ／Ｂの３つのサブピクセルで０．６ｍｍ×０．６ｍｍ）を有する。表１は、本実施例に係るプラズマディスプレイパネルの諸元を示した表である。
【００５８】
【表１】
2012168462.tif 000004
前面板１０及び背面板１００の各ガラス基板１０、５０には各々電極２０、６０と誘電体層３０、７０が配置され、表１に示すように、前面側の誘電体層３０は厚さＴが０．０３ｍｍで比誘電率εｆが１３、背面側の誘電体層７０は厚みｔが０．０５ｍｍで比誘電率εｒが１３である。電極構成は、表示電極対２０の幅Ｗｓが各々０．１９mm、第1層書込み電極６１の幅Ｗ１を０．１ｍｍとし、第２層書き込み電極６２は、背面側の誘電体層７０の表面から０．０２ｍｍ深い地点に配置されるため、第２誘電体層７２の厚さＤは０．０２ｍｍとなる。以下の実験では、第２層書込み電極６２の幅Ｗ２をパラメータとして計算を行った。
【００５９】
数値計算実験の実施に際しては、ＰＤＰの解析で一般的な多次元流体モデルに基づく放電シミュレーションプログラムを用いた。現在、広く用いられているアドレス放電を再現するために、計算は、走査電極Ｘと書込み電極６０に電位差を与えたときに発生する対向放電を対象に行った。均一性の評価は、時間幅１μｓ、大きさ２５０Ｖの印加パルスで対向放電を発生させ、その結果生じる前面側の誘電体層３０表面の電荷密度を計測することにより行った。
【００６０】
図９は、本実施例に係るプラズマディスプレイパネルの数値計算実験結果を示した図である。図９において、前面板１０の走査電極Ｘと維持電極Ｙの配置関係に対応させて上下を反対にした形式で、書き込み放電時における走査電極Ｘ上の誘電体層３０の表面の電荷密度分布が示されている。また、図９のグラフにおいて、第２層書き込み電極６２が存在せずに第１層書き込み電極６１のみが存在する領域の電荷密度は曲線Ｅ（Ｗ２＝０）、第１層書き込み電極６１の上に幅Ｗ２＝０．１ｍｍの第２層書き込み電極６２が存在する領域の電荷密度は曲線Ｆ、第１層書き込み電極６１の上に幅Ｗ２＝０．０７ｍｍの第２層書き込み電極６２が存在する領域の電荷密度は曲線Ｇ、第１層書き込み電極６１の上に幅Ｗ２＝０．０５ｍｍの第２層書き込み電極６２が存在する領域の電荷密度は曲線Ｈ、第１層書き込み電極６１の上に幅Ｗ２＝０．０３ｍｍの第２層書き込み電極６２が存在する領域の電荷密度は曲線Ｊで各々表されている。
【００６１】
電荷密度の計算結果は、図９のグラフに示す通り、第２層書込み電極６２の存在しない領域において、第１層書込み電極６１と走査電極Ｘとの間で発生した放電によって生ずる電荷密度分布Ｅに対し、第２層書込み電極６２の幅Ｗ２が０．１ｍｍ、０．０７ｍｍ、０，０５ｍｍと大きい場合には、第２層書込み電極６２と走査電極Ｘとの間で発生した放電で生ずる電荷密度分布Ｆ、Ｇ、Ｈは明らかに大きい。ところが、第２層書込み電極６２の幅Ｗ２が０．０３ｍｍの場合には、電荷密度分布Ｊは電荷密度分布Ｅとほぼ一致している。つまり、多層構造を有する領域の第２層書き込み電極６２による放電の電荷密度が、多重構造を有しない第１層書き込み電極６１のみの放電による電荷密度と一致しているので、第２層書き込み電極６２の存在する領域が、第１層書き込み電極６１のみが存在する領域と同一の静電容量を有することを示しており、本発明の効果を確認できる。
【００６２】
ここで、Ｗ２＝０．０３ｍｍ、Ｗ１＝０．１ｍｍ、Ｄ＝０．０２ｍｍ、ｔ＝０．０５ｍｍの場合には、
Ｗ１・Ｄ／ｔ＝０．１×０．０２／０．０５＝０．１×０．４＝０．０４≧Ｗ２となり、確かに（１）式を満たしている。一方、電荷密度分布Ｆ、Ｇ、Ｈの場合のＷ２≧０．０５ｍｍの場合には、（１）式を満たしていない。
【００６３】
このように、（１）式を満たすように第２層書き込み電極６２の幅Ｗ２を設定することにより、第２層書き込み電極６２をパネルの一部に部分的に設けて、複数領域での同時書き込みを可能としつつも、パネル全域での静電容量を均一に保つことができ、均一で高精細な画像を表示することが可能となる。
【００６４】
以上、本発明の好ましい実施形態について詳説したが、本発明は、上述した実施形態に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施形態に種々の変形及び置換を加えることができる。
【００６５】
例えば、本実施形態に係るプラズマディスプレイパネルにおいては、書き込み電極を２層構造に積層して構成する例を挙げて説明したが、更に積層数を増加させ、３層構造、４層構造といった多層構造とすることも可能である。具体的には、３層構造の場合には、図７で説明した実施形態において、上部領域及び下部領域を、各々３層の書き込み電極で３つずつの領域に分割し、合計６つの領域で同時書き込みを行うことができる。その際、最上層、中間層、最下層の各層の書き込み電極が、他の層に覆われずに、最上層となる領域を有するように構成すればよい。かかる構成により、３層構造の場合には、更に短時間でアドレス期間を実行することができる。４層構造以上の場合にも、同様の考え方で本発明のプラズマディスプレイパネルを構成することができ、大画面に適した高精細な映像表示を行うことが可能となる。
【産業上の利用可能性】
【００６６】
本発明は、プラズマディスプレイパネルを表示画面として用いた各種の平面表示装置に利用することができる。
【符号の説明】
【００６７】
１０    前面ガラス基板
２０    表示電極
３０、７０、７１、７２    誘電体層
４０    前面板
５０    背面ガラス基板
６０    書き込み電極
６１、６１Ｕ、６１Ｌ    第１層書き込み電極
６２、６２Ｕ、６２Ｌ    第２層書き込み電極
８０    隔壁
９０    蛍光体層
１００    背面板
１１０    間隔
１２０    プラズマディスプレイパネル
１３０、１３１    書き込み駆動回路
１４０    走査駆動回路
１５０    維持駆動回路
１６０    制御回路
【図１】
2012168462.tif 000005
【図２】
2012168462.tif 000006
【図３】
2012168462.tif 000007
【図４】
2012168462.tif 000008
【図５】
2012168462.tif 000009
【図６】
2012168462.tif 000010
【図７】
2012168462.tif 000011
【図８】
2012168462.tif 000012
【図９】
2012168462.tif 000013