(57)【要約】【課題】特別なマスクを用いることなく低コストで第１層配線と第２層配線との間の短絡を防止できる半導体装置の製造方法を提供する。【解決手段】基板１上にゲート電極３ｇを含む第１層配線３をパターン形成し、第１層配線３を覆う状態でゲート絶縁膜５および有機半導体層７をこの順に成膜する。有機半導体層７上にポジ型のレジスト膜９を成膜し、第１層配線３を遮光マスクとした基板１側からの裏面露光とその後の現像処理によってレジスト膜９を第１層配線３と同一形状にパターニングしてなるレジストパターン９ａを形成する。レジストパターン９ａをマスクにして有機半導体層７をエッチングし、第１層配線３と同一形状に有機半導体層７をパターニングする。この上部にソース電極１１ｓ／ドレイン電極１１ｄを含む第２層配線１１をパターン形成する。【選択図】図１
2012059757.tif 000002
【特許請求の範囲】
【請求項１】
基板上にゲート電極を含む第１層配線をパターン形成し、当該第１層配線を覆う状態でゲート絶縁膜および有機半導体層をこの順に成膜する第１工程と、
前記有機半導体層上にポジ型のレジスト膜を成膜し、前記第１層配線を遮光マスクとした前記基板側からの裏面露光とその後の現像処理によって当該レジスト膜を当該第１層配線と同一形状にパターニングしてなるレジストパターンを形成する第２工程と、
前記レジストパターンをマスクにして前記有機半導体層をエッチングし、前記ゲート電極を含む前記第１層配線と同一形状に当該有機半導体層をパターニングする第３工程と、
前記有機半導体層のパターンが形成された前記ゲート絶縁膜上に、ソース電極／ドレイン電極を含む第２層配線をパターン形成する第４工程とを行う
半導体装置の製造方法。
【請求項２】
前記有機半導体層上にレジスト膜を成膜する前に、当該有機半導体層上に保護膜を成膜し、
前記第３工程では、前記レジストパターンをマスクにして前記保護膜と共に前記有機半導体層をパターニングし、
前記第４工程では、前記有機半導体層上に前記保護膜を残した状態で前記第２層配線のパターニングを行う
請求項１記載の半導体装置の製造方法。
【請求項３】
前記保護膜は導電性材料からなり、
前記第４工程の後に、前記第２層配線をマスクにしたエッチングにより、前記保護膜をパターニングする
請求項２記載の半導体装置の製造方法。
【請求項４】
前記第４工程では、前記有機半導体層上に前記レジスト膜を残した状態で前記第２層配線のパターン形成を行う
請求項１〜３の何れかに記載の半導体装置の製造方法。
【請求項５】
ゲート電極、ゲート絶縁膜、有機半導体層、およびソース電極／ドレイン電極をこの順に積層してなる薄膜トランジスタと、
前記ゲート電極と同一層で構成された第１層配線と、
前記ソース電極／ドレイン電極と同一層で構成された第２層配線とを有し、
前記有機半導体層は、前記第１層配線と同一形状を有し前記ゲート絶縁膜上において当該第１層配線に重ねて配置された
半導体装置。
【請求項６】
ゲート電極、ゲート絶縁膜、有機半導体層、およびソース電極／ドレイン電極をこの順に積層してなる薄膜トランジスタと、
前記ゲート電極と同一層で構成された第１層配線と、
前記ソース電極／ドレイン電極と同一層で構成された第２層配線と、
前記薄膜トランジスタに接続された画素電極とを有し、
前記有機半導体層は、前記第１層配線と同一形状を有し前記ゲート絶縁膜上において当該第１層配線に重ねて配置された
表示装置。
【請求項７】
ゲート電極、ゲート絶縁膜、有機半導体層、およびソース電極／ドレイン電極をこの順に積層してなる薄膜トランジスタと、
前記ゲート電極と同一層で構成された第１層配線と、
前記ソース電極／ドレイン電極と同一層で構成された第２層配線とを有し、
前記有機半導体層は、前記第１層配線と同一形状を有し前記ゲート絶縁膜上において当該第１層配線に重ねて配置された
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機半導体層を用いた薄膜トランジスタを有する半導体装置の製造方法、この製造方法によって得られる半導体装置、この半導体装置を有する表示装置、およびこの半導体装置を有する電子機器に関する。
【背景技術】
【０００２】
有機半導体層にチャネル領域を形成する有機薄膜トランジスタ（有機ＴＦＴ：thin film transistor）は、ゲート電極と、有機半導体層およびソース電極／ドレイン電極との間にゲート絶縁膜を挟持する層構成である。例えば、ボトムゲート・トップコンタクト構造の有機ＴＦＴであれば、ゲート電極、ゲート絶縁膜、有機半導体層、ソース電極／ドレイン電極がこの順に積層されている。
【０００３】
また有機ＴＦＴを備えた半導体装置は、ゲート絶縁膜の上下層に、ゲート電極と同一層からなる第１層配線と、ソース電極／ドレイン電極と同一層からなる第２層配線とが、ゲート絶縁膜を介して配線されている。このため、ゲート絶縁膜に欠陥が存在すると、この欠陥部分において第１層配線と第２層配線との短絡が発生する。フラット型のディスプレイのバックプレーンとして用いられる半導体装置においては、このような短絡の発生が表示素子の欠陥につながる。
【０００４】
そこで、第１層配線と第２層配線との交点に、半導体層パターンを配置する（下記特許文献１参照）。これにより、ゲート絶縁膜に欠陥に起因する第１層配線と第２層配線との短絡が防止される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平７−５６１６０号公報（特に図１参照）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、第１層配線と第２層配線との交点に半導体層パターンを配置する構成では、有機ＴＦＴの半導体層と短絡防止のための半導体層とを形成するためのマスクが必要であるため、製造コストが増大する。またゲート電極を含む第１層配線とマスクとのアライメント精度も要求される。
【０００７】
そこで本発明は、特別なマスクを用いることなく低コストで第１層配線と第２層配線との間の短絡を防止できる半導体装置の製造方法を提供すること、およびこの方法を適用して作製することにより低コストで信頼性の高い半導体装置を提供することを目的とする。また本発明は、このような半導体装置を用いることで信頼性の向上が図られた表示装置および電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
このような目的を達成するための本発明の半導体装置の製造方法は、以下の第１工程〜第４工程を行う。すなわち第１工程では、基板上にゲート電極を含む第１層配線をパターン形成し、当該第１層配線を覆う状態でゲート絶縁膜および有機半導体層をこの順に成膜する。次の第２工程では、有機半導体層上にポジ型のレジスト膜を成膜し、第１層配線を遮光マスクとした基板側からの裏面露光とその後の現像処理によって当該レジスト膜を当該第１層配線と同一形状にパターニングしてなるレジストパターンを形成する。その後第３工程では、レジストパターンをマスクにして有機半導体層をエッチングし、ゲート電極を含む第１層配線と同一形状に当該有機半導体層をパターニングする。続く第４工程では、有機半導体層のパターンが形成されたゲート絶縁膜上に、ソース電極／ドレイン電極を含む第２層配線を形成する。
【０００９】
以上の製造方法により、基板上にはゲート電極、ゲート絶縁膜、有機半導体層、およびソース電極／ドレイン電極をこの順に積層してなる、いわゆるボトムゲート・トップコンタクト構造の薄膜トランジスタが形成される。また、ゲート電極と同一層で構成された第１層配線、およびソース電極／ドレイン電極と同一層で構成された第２層配線が形成される。第１層配線を覆うゲート絶縁膜上には、当該第１層配線と同一形状の有機半導体層が当該第１層配線に重ねてパターン形成される。これにより、第１層配線と第２層配線との間には、ゲート絶縁膜と共に有機半導体層が必ず挟持されることになり、第１層配線と第２層配線との間の絶縁性が確保される。特に、上述したような特徴的な形状を有する有機半導体層をパターニングするためのマスクとなるレジストパターンの形成に、ゲート電極を含む第１層配線を遮光マスクにした裏面露光を適用している。これにより、特別なマスクを用いることなく、第１層配線と第２層配線とを絶縁するための有機半導体層、および薄膜トランジスタを構成する有機半導体層がパターン形成される。
【００１０】
また本発明の半導体装置は、以上の製造方法によって得られる半導体装置であり、前記第１層配線と同一形状を有し前記ゲート絶縁膜上において当該第１層配線に重ねて配置された有機半導体層を有することを特徴としている。さらに本発明は、この半導体装置における薄膜トランジスタに画素電極を接続させた表示装置である。さらにもう一つの本発明は、この半導体装置を有する電子機器である。
【００１１】
これらの本発明では、第１層配線を覆うゲート絶縁膜上に、当該第１層配線と同一形状の有機半導体層が当該第１層配線に重ねてパターン形成される。これにより、第１層配線と第２層配線との間には、ゲート絶縁膜と共に第２層配線が必ず挟持されることになり、第１層配線と第２層配線との間の絶縁性が確保される。
【発明の効果】
【００１２】
以上説明したように本発明によれば、ゲート絶縁膜下の第１層配線と同一形状の有機半導体層をゲート絶縁膜上において第１層配線上に重ねて設けることにより、第１層配線と第２層配線との間の絶縁性を確実にすることができる。しかも、このような有機半導体層をパターニングするためのマスクとなるレジストパターンの形成に、ゲート電極を含む第１層配線を遮光マスクにした裏面露光を適用したことにより、特別なマスクを用いる必要がない。この結果、有機薄膜ランジスタを有する半導体装置、表示装置、および電子機器の信頼性の向上と低コスト化を図ることが可能になる。
【図面の簡単な説明】
【００１３】
【図１】第１実施形態の半導体装置の製造方法を示す断面工程図である。
【図２】第１実施形態の半導体装置の製造方法を示す平面図である。
【図３】第１実施形態で作製された半導体装置の平面図である。
【図４】第２実施形態の半導体装置の製造方法を示す断面工程図である。
【図５】第３実施形態の半導体装置の製造方法を示す断面工程図である。
【図６】第４実施形態の半導体装置の構成を示す断面図工程図である。
【図７】第５実施形態の半導体装置の製造方法を示す断面工程図である。
【図８】第６実施形態の半導体装置の構成を示す断面図工程図である。
【図９】第７実施形態の表示装置の一例を示す断面図である。
【図１０】第７実施形態の表示装置の回路構成図である。
【図１１】本発明の表示装置を用いたテレビを示す斜視図である。
【図１２】本発明の表示装置を用いたデジタルカメラを示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。
【図１３】本発明の表示装置を用いたノート型パーソナルコンピュータを示す斜視図である。
【図１４】本発明の表示装置を用いたビデオカメラを示す斜視図である。
【図１５】本発明の表示装置を用いた携帯端末装置、例えば携帯電話機を示す斜視図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００１４】
以下本発明の実施の形態を図面に基づいて、次に示す順に実施の形態を説明する。
１．第１実施形態（薄膜トランジスタを備えた半導体装置の製造方法の第１例）
２．第２実施形態（レジストパターンを残す例）
３．第３実施形態（絶縁性の保護膜を設ける例）
４．第４実施形態（絶縁性の保護膜を設けると共にレジストパターンを残す例）
５．第５実施形態（導電性の保護膜を設ける第1例）
６．第６実施形態（導電性の保護膜を設ける第２例）
７．第７実施形態（半導体装置を用いた表示装置への適用例）
６．第８実施形態（電子機器への適用例）
尚、第１〜第６実施形態においては、ボトムゲート・トップコンタクト構造の有機薄膜トランジスタを含む半導体装置の製造方法の各例を説明するにあたり、同一の構成要素には同一の符号を用いて重複する説明は省略する。
【００１５】
≪１．第１実施形態≫
図１は本発明の第１実施形態を説明する断面工程図であり、以下これらの図と共に、必要に応じて図２および図３に示した平面図を参照しつつ第１実施形態の半導体装置の製造方法を説明する。ここでは、半導体装置の一例として、有機ＥＬディスプレイのバックプレーンを形成する場合を説明する。尚、図１は、図２および図３におけるＡ−Ａ’断面に対応している。
【００１６】
先ず、図１（1）に示すように、基板１上に、ゲート電極３ｇを含む第１層配線３をパターン形成し、これを覆う状態でゲート絶縁膜５を成膜し、さらに有機半導体層７を成膜する。
【００１７】
ここで用いる基板１は、後に行うパターン露光の際の露光光に対して透過性を有する材料で構成される。露光光は、ｇ線，ｈ線，ｉ線等の一般的にフォトリソグラフィーに用いる紫外線（以下ＵＶ）である。また基板１は、これらの露光光に対して、透過率３０％以上の割合で透過性を有することが望ましい。このような基板１を構成する材料としては、例えば、ポリエーテルスルホン（polyethersulfone：ＰＥＳ）を用いる。
【００１８】
ゲート電極３ｇを含む第１層配線３は、上述した露光光に対して遮光性を有する材料で構成される。また図２（１）を参照し、第１層配線３として、２つの薄膜トランジスタのゲート電極３ｇ部分の他、容量素子の下部電極３ｃｓ、水平方向に配線される走査線および電源線を形成する。このような第１層配線３のパターン形成は、基板１上に電極材料膜を成膜した後、レジストパターン（図示省略）を形成し、これをマスクにして電極材料膜をパターンエッチングすることによって行われる。このような第１層配線３を構成する材料としては、例えばクロム（Ｃｒ）が用いられる。尚、ここでのレジストパターンの形成は、フォトリソグラフィー法の他、インクジェット印刷、スクリーン印刷、オフセット印刷、グラビア印刷、フレキソ印刷、マイクロコンタクト印刷等の印刷法により、直接レジストパターンを形成しても良い。
【００１９】
再び図１（１）に戻り、第１層配線３を覆うゲート絶縁膜５および有機半導体層７は、上述した露光光に対して透過性を有する材料で構成される。以上において、露光光に対する透過率は、次のようである。
【００２０】
［有機半導体層７の透過率］×［ゲート絶縁膜５の透過率］＞［第１層配線３の透過率］
【００２１】
このようなゲート絶縁膜５は、例えばポリビニルフェノール（ＰＶＰ）を用いて構成され、スピンコート法によって成膜される。
【００２２】
また有機半導体層７は、例えばポリ３ヘキシルチオフェン（Ｐ３ＨＴ）を用いて構成され、例えばスピンコート法によって成膜される。
【００２３】
以上の後、図１（２）に示すように、有機半導体層７上にレジスト膜９を成膜する。ここで成膜するレジスト膜９は、ポジ型のレジスト材料で構成されることが必須である。尚、レジスト膜９には、フッ素系樹脂からなるレジスト材料を用いることが好ましい。これにより、次に行う現像処理において有機半導体層７へのダメージを抑え、有機半導体層７に対してレジスト材料を選択的に溶解除去することができる。
【００２４】
次に、図１（３）に示すように、基板１側から露光光ｈを照射する裏面露光を行う。これにより、第１層配線３を遮光マスクとしてレジスト膜９に対してパターン露光が行われる。このような裏面露光の後に現像処理を行うことにより、レジスト膜９における露光光の照射部を除去し、未露光部のみを有機半導体層７上にレジストパターン９ａとして残す。このようにして形成されるこのレジストパターン９ａは、ゲート電極３ｇを含む第１層配線３と同一形状であり、第１層配線３の上方に重ねて自己整合的に形成される。
【００２５】
次に、図１（４）に示すように、レジストパターン９ａをマスクにして有機半導体層７をエッチングし、第１層配線３の上方において有機半導体層７を第１層配線３と同一形状にパターニングする。これにより、第１層配線３に対して自己整合的に有機半導体層７をパターン形成する。この状態においては、図２（２）を参照し、基板１上の第１層配線３上には、ゲート絶縁膜５を介して、第１層配線３と同一形状の有機半導体層７が積層された状態となる。
【００２６】
尚、第２層配線１１の形成前には、第１層配線３と第２層配線１１との接続部において有機半導体層７およびゲート絶縁膜５に接続孔５ａを形成する工程を行う。
【００２７】
以上の後、図１（５）に示すように、有機半導体層７のパターンが形成されたゲート絶縁膜５上に、ソース電極１１ｓ／ドレイン電極１１ｄを含む第２層配線１１を形成する。図３（１）を参照し、ソース電極１１ｓ／ドレイン電極１１ｄは、それぞれの端部で各薄膜トランジスタのゲート電極３を幅方向から挟持する状態で配置される。第２層配線１１としては、これらの２つの薄膜トランジスタのソース電極１１ｓ／ドレイン電極１１ｄ部分の他、容量素子の上部電極１１ｃｓ、および垂直方向に配線される信号線を形成する。また、このような第２層配線１１は、必要部分において接続孔５ａを介して第１層配線３に接続される。
【００２８】
このような第２層配線１１のパターン形成は、先ず電極材料膜を成膜し、この電極材料膜上にレジストパターンを形成し、これをマスクに用いたエッチングによって電極材料膜をパターニングすることによって行われる。このような第２層配線１１を構成する材料としては、例えば金，銀，銅，アルミ等の一般的な配線金属が用いられる。尚、ここでのレジストパターンの形成は、フォトリソグラフィー法の他、インクジェット印刷、スクリーン印刷、オフセット印刷、グラビア印刷、フレキソ印刷、マイクロコンタクト印刷等の印刷法により、直接レジストパターンを形成しても良い。
【００２９】
その後、第２層配線１１で構成されたソース電極１１ｓ−ドレイン電極１１ｄ間の上部を覆う状態で、パッシベーション膜１２をパターン形成する。次いで、このパッシベーション膜１２と第２層配線１１とをマスクにして、有機半導体層７の不要部を除去する。これにより、図３（２）を参照し、パッシベーション膜１２および第２層配線１１から露出している有機半導体層７部分を除去し、ソース電極１１ｓ−ドレイン電極１１ｄ間以外の第２層配線１１同士の絶縁状態を確実にする。
【００３０】
このようなパッシベーション膜１２と第２層配線１１とをマスクにした有機半導体層７の不要部の除去は、パッシベーション膜１２をパターン形成する際のドライエッチングを有機半導体層７のエッチングとしてそのまま連続させて行っても良い。また有機半導体層７の不要部の除去は、溶剤を用いて有機半導体層の露出部分を溶解除去する方法であっても良い。さらに有機半導体層７の不要部の除去は、パッシベーション膜１２を形成した後に、基板１上を覆う層間絶縁膜を塗布によって成膜する際の有機溶剤に対して、有機半導体層７の露出部分を侵食させて不導体化することによって行っても良い。このような有機溶剤を用いたチャネルの除去は溶剤にダメージを受けやすい有機半導体固有の手法である。
【００３１】
以上のようにして、基板１上にゲート電極３ｇ、ゲート絶縁膜５、有機半導体層７、およびソース電極１１ｓ／ドレイン電極１１ｄをこの順に積層してなる薄膜トランジスタＴｒと、第１層配線３および第２層配線１１とを備えた半導体装置１３-1が形成される。また第１層配線３と同一層の下部電極３ｓｃと第２層配線１１と同一層の上部電極１１ｃｓとの間に、ゲート絶縁膜５および有機半導体層７を挟持した容量素子Ｃｓが設けられる。これにより、２つの薄膜トランジスタＴｒ１，Ｔｒ２の間に容量素子Ｃｓを配置した表示装置のバックプレーンが構成される。
【００３２】
この半導体装置１３-1において、ゲート電極３ｇを含む第１層配線３と、ソース電極１１ｓ／ドレイン電極１１ｄを含む第２層配線１１とは、ゲート絶縁膜５および有機半導体層７で絶縁された状態となる。
【００３３】
次に、以上の第１実施形態で説明した各要素を構成する材料を説明する。尚、ここで例示する材料は、以降の実施形態においても同様に用いられるものであるため、以降の実施形態においての説明は省略する。
【００３４】
＜基板１＞
露光光に対する透過性を有する基板１を構成する材料としては、上述したポリエーテルスルホンの他、以下の材料が例示される。ガラス、ポリエーテルサルフォン、ポリカーボネート、ポリイミド類、ポリアミド類、ポリアセタール類、ポリエチレンテレフタラート、ポリエチレンナフタレート、ポリエチルエーテルケトン、ポリオレフィン類等のプラスチック基板などを用いることができる。またこれらの材料を用いた基板１は、密着性や平坦性を改善するためのバッファー層や、ガスバリア性を向上するためのバリア膜等の機能性膜が設けられたものであっても良い。
【００３５】
＜第１層配線３＞
露光光に対する遮光性を有する第１層配線３を構成する材料としては、上述したクロム（Ｃｒ）の他、以下の材料が例示される。金（Ａｕ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、銀（Ａｇ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、インジウム（Ｉｎ）、錫（Ｓｎ）、マンガン（Ｍｎ）、ルテニウム（Ｒｈ）、ルビジウム（Ｒｂ）、およびこれらの化合物が用いられる。
【００３６】
以上のように例示した各材料膜の成膜には、抵抗加熱蒸着、スパッタリング等の真空蒸着法、電界メッキ，無電界メッキ等のメッキ法、インク・ペーストを用いた塗布法が行われる。塗布法としては、スピンコート法，エアドクタコーター法、ブレードコーター法、ロッドコーター法、ナイフコーター法、スクイズコーター法、リバースロールコーター法、トランスファーロールコーター法、グラビアコーター法、キスコーター法、キャストコーター法、スプレーコーター法、スリットオリフィスコーター法、カレンダーコーター法、および浸漬法が例示される。
【００３７】
＜ゲート絶縁膜５＞
ゲート絶縁膜５を構成する材料としては、無機絶縁性材料および有機絶縁性材料を用いることができる。
【００３８】
無機絶縁性材料としては、例えば酸化ケイ素、チッ化珪素、酸化アルミニウム、酸化チタン、および酸化ハフニウムが用いられる。これらの無機絶縁性材料からなるゲート絶縁膜５の成膜は、スパッタ法、抵抗加熱蒸着法、物理的気相成長法（Physical vapor deposition：ＰＶＤ），化学的気相成長法（chemical vapor deposition：ＣＶＤ）等の真空プロセスによって成膜される。また、これらの無機材料からなるゲート絶縁膜５は、原料を溶解させた溶液のゾル・ゲル法によっても成膜される。
【００３９】
有機絶縁性材料としては、例えばポリビニルフェノール、ポリビニルピロリドン、ポリイミド樹脂、ノボラック樹脂、シンナメート樹脂、アクリル樹脂、エポキシ樹脂、スチレン樹脂、ポリパラキシリレン等の高分子材料を用いることができる。これらの有機絶縁性材料からなるゲート絶縁膜５の成膜は、上述した塗布法の他，化学的気相成長法や蒸着重合法等の真空プロセスを用いてもよい。
【００４０】
＜有機半導体層７＞
有機半導体層７を構成する材料としては、次の材料が例示される。
ポリピロールおよびポリピロール置換体、
ポリチオフェンおよびポリチオフェン置換体、
ポリイソチアナフテンなどのイソチアナフテン類、
ポリチェニレンビニレンなどのチェニレンビニレン類、
ポリ（ｐ−フェニレンビニレン）などのポリ（ｐ−フェニレンビニレン）類、
ポリアニリンおよびポリアニリン置換体、
ポリアセチレン類、
ポリジアセチレン類、
ポリアズレン類、
ポリピレン類、
ポリカルバゾール類、
ポリセレノフェン類、
ポリフラン類、
ポリ（ｐ−フェニレン）類、
ポリインドール類、
ポリピリダジン類、
ポリビニルカルバゾール、ポリフエニレンスルフィド、ポリビニレンスルフィドなどのポリマーおよび多環縮合体、
上述した材料中のポリマーと同じ繰返し単位を有するオリゴマー類、
ナフタセン、ペンタセン、ヘキサセン、ヘプタセン、ジベンゾペンタセン、テトラベンゾペンタセン、ピレン、ジベンゾピレン、クリセン、ペリレン、コロネン、テリレン、オバレン、クオテリレン、サーカムアントラセンなどのアセン類、およびアセン類の炭素の一部をＮ、Ｓ、Ｏなどの原子、カルボニル基などの官能基に置換した誘導体（トリフェノジオキサジン、トリフェノジチアジン、ヘキサセン−６，１５−キノン,ペリキサンテノキサンテンなど）、さらにはこれらの水素を他の官能基で置換した誘導体、
金属フタロシアニン類、
テトラチアフルバレンおよびテトラチアフルバレン誘導体、
テトラチアペンタレンおよびテトラチアペンタレン誘導体、
ナフタレン１，４，５，８−テトラカルボン酸ジイミド、Ｎ，Ｎ' −ビス（４−トリフルオロメチルベンジル）ナフタレン１，４，５，８−テトラカルボン酸ジイミド、Ｎ，Ｎ' −ビス（１Ｈ，１Ｈ−ペルフルオロオクチル）、Ｎ，Ｎ' −ビス（１Ｈ，１Ｈ−ペルフルオロブチル）、Ｎ，Ｎ' −ジオクチルナフタレン１，４，５，８−テトラカルボン酸ジイミド誘導体、ナフタレン２，３，６，７テトラカルボン酸ジイミドなどのナフタレンテトラカルボン酸ジイミド類、
アントラセン２，３，６，７−テトラカルボン酸ジイミドなどのアントラセンテトラカルボン酸ジイミド類などの縮合環テトラカルボン酸ジイミド類、
Ｃ６０、Ｃ７０、Ｃ７６、Ｃ７８、Ｃ８４等フラーレン類およびこれらの誘導体、
ＳＷＮＴなどのカーボンナノチューブ、
メロシアニン色素類、ヘミシアニン色素類などの色素とこれらの誘導体。
【００４１】
以上のような有機半導体材料からなる膜の成膜には、上述した塗布法の他、真空プロセスが適用される。真空プロセスであれば、抵抗過熱蒸着およびスパッタリング等の真空蒸着法が例示される。
【００４２】
＜第２層配線１１＞
第２層配線１１は、上述した第１層配線３を構成する電極材料の他、ＰＥＤＯＴ-ＰＳＳ（Poly(3,4-ethylenedioxythiophene)/Poly(stylenesulfonic acid)、ＴＴＦ-ＴＣＮＱ（2,2'-bis-l,3-dithiole (TTF) and 7,7,8,8-tetracyanoquinodimethane (TCNQ)）等の有機金属材料を用いることができる。またこれらの中から有機半導体層７に対して良好にオーミック接合される材料を選択して構成される。
【００４３】
＜第１実施形態の効果＞
以上の第１実施形態によれば、第１層配線３を覆うゲート絶縁膜５上には、第１層配線３と同一形状の有機半導体層７が第１層配線３に重ねてパターン形成される。これにより、第１層配線３と、ソース電極１１ｓ／ドレイン電極１１ｄを含む第２層配線１１との間には、ゲート絶縁膜５と共に有機半導体層７が必ず挟持されることになる。このため、例えば、図３に示したように、水平方向に配線された第1層配線３と、垂直方向に配線された第２層配線１１ｄとが交差する部分の間に、ゲート絶縁膜５と共に有機半導体層７が挟持される。したがって、例えば走査線や電源線等の第１層配線３と、信号線等の第２層配線１１との間の絶縁性が確実に確保される。
【００４４】
特に、上述したような第１層配線３と同一形状と言った特徴的な形状を有する有機半導体層７をパターニングするためのマスクとなるレジストパターン９ａの形成に、ゲート電極を含む第１層配線３を遮光マスクにした裏面露光を適用している。これにより、特別なマスクを用いることなく、第１層配線３と第２層配線１１とを絶縁するための有機半導体層７、および薄膜トランジスタＴｒを構成する有機半導体層７部分を、自己整合的にパターン形成することが可能である。
【００４５】
以上より、有機薄膜ランジスタＴｒを有する半導体装置１３-1における第１層配線３と第２層配線１１との絶縁性を確保して信頼性の向上を図りつつ、この半導体装置１３-1の低コスト化を図ることが可能になる。
【００４６】
≪第２実施形態≫
図４は本発明の第２実施形態の要部工程を説明する断面工程図である。これらの図を用いて説明される本第２実施形態の製造方法は、第１実施形態の製造方法において、有機半導体層７のパターニングの際にマスクとして用いたレジストパターン９ａを、有機半導体層７上に残す方法であり、以下のように行う。
【００４７】
先ず、第１実施形態で図１（１）〜図１（３）を用いて説明した工程を同様に行う。これにより、図４（１）に示すように、基板１上にゲート電極３ｇを含む第１層配線３を形成し、これを覆う状態でゲート絶縁膜５および有機半導体層７を形成し、この上部にレジストパターン９ａを形成するまでを行う。レジストパターン９ａの形成には、ゲート電極３ｇを含む第１層配線３を遮光マスクとして用いた基板１側からの裏面露光を適用することは、第１実施形態と同様である。
【００４８】
また図４（２）に示すように、形成したレジストパターン９ａをマスクに用いたエッチングにより、有機半導体層７をパターニングする。以上までを、第１実施形態と同様に行う。
【００４９】
その後、図４（３）に示すように、レジストパターン９ａを再度パターニングして不要部を除去する。ここでは、少なくともゲート電極３ｇの中央部上にレジストパターン９ａを残し、また少なくともゲート電極３ｇの幅方向の両脇に位置するレジストパターン９ａを除去して有機半導体層７部分を露出させる。例えば図示したように、ゲート電極３ｇの幅方向の両端縁に位置するレジストパターン９ａのみを除去し、ゲート電極３ｇの中央部上を含む他の部分のレジストパターン９ａを残す。この際、基板１の上方から、再度のパターン露光を行うことにより、レジストパターン９ａの不要部分のみに露光光を照射し、その後現像処理を行う。この際、容量素子を構成する領域のレジストパターン９ａ部分も不要部として除去することが好ましい。
【００５０】
以上の後には、図４（４）に示すように、有機半導体層７およびレジストパターン９ａが形成されたゲート絶縁膜５上に、第１実施形態と同様にソース電極１１ｓ／ドレイン電極１１ｄを含む第２層配線１１を形成する。ソース電極１１ｓ／ドレイン電極１１ｄは、それぞれの端部で各薄膜トランジスタのゲート電極３を幅方向から挟持する状態で配置される。第２層配線１１としては、薄膜トランジスタのソース電極１１ｓ／ドレイン電極１１ｄ部分の他、容量素子の上部電極および信号線を形成する。
【００５１】
その後、第２層配線１１で構成されたソース電極１１ｓ−ドレイン電極１１ｄ間の上部を覆う状態で、パッシベーション膜１２をパターン形成する。次いで、このパッシベーション膜１２と第２層配線１１とをマスクにして、有機半導体層７の不要部を除去する。これにより、ソース電極１１ｓ−ドレイン電極１１ｄ間以外の第２層配線１１同士の絶縁状態を確実にする。尚、ここでは、パッシベーション膜１２と第２層配線１１とからレジストパターン９ａが露出している場合、このレジストパターン９ａの露出部分も同時に除去する。
【００５２】
このようなパッシベーション膜１２と第２層配線１１とをマスクにした有機半導体層７の不要部およびレジストパターン９ａの露出部分の除去は、第１実施形態で説明した有機半導体層７の不要部の除去と同様である。
【００５３】
以上のようにして、基板１上にゲート電極３ｇ、ゲート絶縁膜５、有機半導体層７、およびソース電極１１ｓ／ドレイン電極１１ｄをこの順に積層してなる薄膜トランジスタＴｒと、第１層配線３および第２層配線１１とを備えた半導体装置１３-2が形成される。また第１実施形態と同様に、第１層配線３と同一層の下部電極３ｃｓと第２層配線１１と同一層の上部電極１１ｃｓとの間に、ゲート絶縁膜５および有機半導体層７を挟持した容量素子Ｃｓが設けられる。これにより、２つの薄膜トランジスタＴｒの間に容量素子Ｃｓを配置した表示装置のバックプレーンが構成される。
【００５４】
この半導体装置１３-2においては、ゲート電極３ｇを含む第１層配線３と、ソース電極１１ｓ／ドレイン電極１１ｄを含む第２層配線１１とが、ゲート絶縁膜５および有機半導体層７、さらにはレジストパターン９ａで絶縁された状態となる。また本第２実施形態で作製した半導体装置１３-2は、ゲート電極３ｇの中央部に位置する有機半導体層７上がレジストパターン９ａで覆われ、ゲート電極３ｇの幅方向の両端縁に位置する有機半導体層７がレジストパターン９ａから露出した状態となる。
【００５５】
＜第２実施形態の効果＞
以上の第２実施形態によれば、第１層配線３を覆うゲート絶縁膜５上には、第１層配線３と同一形状の有機半導体層７が第１層配線３に重ねてパターン形成され、また有機半導体層７上にはレジストパターン９ａも配置される。これにより、第１層配線３と、ソース電極１１ｓ／ドレイン電極１１ｄを含む第２層配線１１との間には、ゲート絶縁膜５と共に有機半導体層７が必ず挟持され、また必要部分にはレジストパターン９ａも配置されることになる。このため、例えば第1層配線３と第２層配線１１とが交差する部分の間に、ゲート絶縁膜５と共に有機半導体層７およびレジストパターン９ａが挟持される。したがって、例えば走査線や電源線等の第１層配線３と、信号線等の第２層配線１１との間の絶縁性がさらに確実に確保される。
【００５６】
また、少なくともゲート電極３ｇの中央部上にレジストパターン９ａを残したことで、薄膜トランジスタＴｒのチャネル部となる有機半導体層７部分がレジストパターン９ａで保護され、プロセスダメージを受けることなく膜質維持できる。しかも、ゲート電極３ｇの幅方向の両端縁に位置するレジストパターン９ａを除去して有機半導体層７部分を露出させているため。この露出部分において、ソース電極１１ｓ／ドレイン電極１１ｄと、チャネル部となる有機半導体層７部分との接合が確実になる。
【００５７】
さらに第１実施形態と同様に、上述したような第１層配線３と同一形状と言った特徴的な形状を有する有機半導体層７をパターニングするためのマスクとなるレジストパターン９ａの形成に、ゲート電極を含む第１層配線３を遮光マスクにした裏面露光を適用している。これにより、特別なマスクを用いることなく、第１層配線３と第２層配線１１とを絶縁するための有機半導体層７、および薄膜トランジスタＴｒを構成する有機半導体層７部分を、自己整合的にパターン形成することが可能である。
【００５８】
以上より、有機薄膜ランジスタＴｒを有する半導体装置１３-2における第１層配線３と第２層配線１１との絶縁性をさらに確実に確保して信頼性の向上を図りつつ、この半導体装置１３-2の低コスト化を図ることが可能になる。
【００５９】
≪第３実施形態≫
図５は本発明の第３実施形態の要部工程を説明する断面工程図である。これらの図を用いて説明される本第３実施形態の製造方法は、第１実施形態の製造方法において、有機半導体層７の上部に絶縁性の保護膜を設ける例であり、以下のように行う。
【００６０】
先ず、第１実施形態で図１（１）を用いて説明した工程を同様に行う。これにより、図５（１）に示すように、基板１上にゲート電極３ｇを含む第１層配線３を形成し、これを覆う状態でゲート絶縁膜５および有機半導体層７を成膜するまでを行う。
【００６１】
次に、図５（２）に示すように、有機半導体層７上に絶縁性の保護膜２１を成膜する。ここで成膜する保護膜２１は、後に行うパターン露光の際の露光光に対して透過性を有する材料で構成され、透過率が３０％以上であることが好ましい。またこの保護膜２１は、上述のパターン露光後に行う現像処理において有機半導体層７にダメージが加わることを抑えるものである。このような保護膜２１を構成する材料としては、酸化モリブデン（ＭｏＯｘ）、酸化チタン（ＴｉＯｘ）、窒化シリコン（ＳｉＮ）等の無機絶縁膜、さらにはフッ素樹脂等の絶縁性透明ポリマーが用いられる。このような保護膜２１の成膜法が限定されることはないが、例えばフッ素樹脂からなる保護膜２１であれば、スピンコート法のような塗布法を適用して成膜する。
【００６２】
次いで保護膜２１上にポジ型のレジスト材料からなるレジスト膜９を成膜する。尚、ここで成膜するレジスト膜９には、ポジ型であれば良く、以降に行う現像処理において有機半導体層７にダメージが加わることを考慮する必要はない。
【００６３】
次に、図５（３）に示すように、保護膜２１上にレジストパターン９ａを形成する。レジストパターン９ａの形成には、ゲート電極３ｇを含む第１層配線３を遮光マスクとして用いた基板１側からの裏面露光を適用することは、第１実施形態と同様である。
【００６４】
その後、図５（４）に示すように、レジストパターン９ａをマスクにして保護膜２１および有機半導体層７をエッチングし、第１層配線３の上方において保護膜２１および有機半導体層７を第１層配線３と同一形状にパターニングする。これにより、第１層配線３に対して自己整合的に保護膜２１および有機半導体層７をパターン形成する。エッチング終了後にはレジストパターン９ａを除去する。
【００６５】
その後、図５（５）に示すように、レジストパターン９ａを再度パターニングして不要部を除去し、これをマスクに用いたエッチングによって保護膜２１をパターニングする。
【００６６】
ここでは、少なくともゲート電極３ｇの中央部上、および第１層配線３にレジストパターン９ａを残し、また少なくともゲート電極３ｇの幅方向の両端縁に位置するレジストパターン９ａを除去して有機半導体層７部分を露出させる。例えば図示したように、ゲート電極３ｇの幅方向の端縁に位置するレジストパターン９ａのみを除去し、ゲート電極３ｇの中央部上を含む他の部分のレジストパターン９ａを残す。この際、基板１の上方から、再度のパターン露光を行うことにより、レジストパターン９ａの不要部分のみに露光光を照射し、その後現像処理を行う。また、容量素子を構成する領域のレジストパターン９ａ部分も不要部として除去することが好ましい。
【００６７】
その後、レジストパターン９ａをマスクに用いて保護膜２１をエッチングし、少なくともゲート電極３ｇの幅方向の両端縁に位置する有機半導体層７を露出させる。また、容量素子を構成する領域の保護膜２１も除去する。エッチング終了後には、レジストパターン９ａを除去する。
【００６８】
以上の後には、図５（６）に示すように、有機半導体層７および保護膜２１が形成されたゲート絶縁膜５上に、第１実施形態と同様にソース電極１１ｓ／ドレイン電極１１ｄを含む第２層配線１１を形成する。ソース電極１１ｓ／ドレイン電極１１ｄは、それぞれの端部で各薄膜トランジスタのゲート電極３を幅方向から挟持する状態で配置される。第２層配線１１としては、これらの２つの薄膜トランジスタのソース電極１１ｓ／ドレイン電極１１ｄ部分の他、容量素子の上部電極および信号線を形成する。
【００６９】
その後、第２層配線１１で構成されたソース電極１１ｓ−ドレイン電極１１ｄ間の上部を覆う状態で、パッシベーション膜１２をパターン形成する。次いで、このパッシベーション膜１２と第２層配線１１とをマスクにして、有機半導体層７の不要部を除去する。これにより、ソース電極１１ｓ−ドレイン電極１１ｄ間以外の第２層配線１１同士の絶縁状態を確実にする。尚、ここでは、パッシベーション膜１２と第２層配線１１とから保護膜２１が露出している場合、この保護膜２１の露出部分をエッチング除去した後に、有機半導体層７の不要部を除去する。
【００７０】
このようなパッシベーション膜１２と第２層配線１１とをマスクにした有機半導体層７の不要部の除去は、第１実施形態で説明した有機半導体層７の不要部の除去と同様である。
【００７１】
以上のようにして、基板１上にゲート電極３ｇ、ゲート絶縁膜５、有機半導体層７、およびソース電極１１ｓ／ドレイン電極１１ｄをこの順に積層してなる薄膜トランジスタＴｒと、第１層配線３および第２層配線１１とを備えた半導体装置１３-3が形成される。また第１実施形態と同様に、第１層配線３と同一層の下部電極３ｃｓと第２層配線１１と同一層の上部電極１１ｃｓとの間に、ゲート絶縁膜５および有機半導体層７を挟持した容量素子Ｃｓが設けられる。これにより、２つの薄膜トランジスタＴｒの間に容量素子Ｃｓを配置した表示装置のバックプレーンが構成される。
【００７２】
この半導体装置１３-3においては、ゲート電極３ｇを含む第１層配線３と、ソース電極１１ｓ／ドレイン電極１１ｄを含む第２層配線１１とが、ゲート絶縁膜５および有機半導体層７、さらには絶縁性の保護膜２１で絶縁された状態となる。また本第３実施形態で作製した半導体装置１３-3は、ゲート電極３ｇの中央部に位置する有機半導体層７上が保護膜２１で覆われ、ゲート電極３ｇの幅方向の両端縁に位置する有機半導体層７が保護膜２１から露出した状態となる。
【００７３】
＜第３実施形態の効果＞
以上の第３実施形態によれば、第１層配線３を覆うゲート絶縁膜５上には、第１層配線３と同一形状の有機半導体層７が第１層配線３に重ねてパターン形成され、また絶縁性の保護膜２１も配置される。これにより、第１層配線３と、ソース電極１１ｓ／ドレイン電極１１ｄを含む第２層配線１１との間には、ゲート絶縁膜５と共に有機半導体層７が必ず挟持され、また必要部分には絶縁性の保護膜２１も配置されることになる。
このため、例えば第1層配線３と第２層配線１１とが交差する部分の間に、ゲート絶縁膜５と共に有機半導体層７および保護膜２１が挟持される。したがって、例えば走査線や電源線等の第１層配線３と、信号線等の第２層配線１１との間の絶縁性がさらに確実に確保される。
【００７４】
また、少なくともゲート電極３ｇの中央部上に保護膜２１を残したことで、薄膜トランジスタＴｒのチャネル部となる有機半導体層７部分が保護膜２１によって保護されプロセスダメージを受けることなく膜質維持できる。しかも、ゲート電極３ｇの幅方向の両端縁に位置する保護膜２１を除去して有機半導体層７部分を露出させているため。この露出部分において、ソース電極１１ｓ／ドレイン電極１１ｄと、チャネル部となる有機半導体層７部分との接合が確実になる。
【００７５】
さらに第１実施形態および第２実施形態と同様に、有機半導体層７をパターニングするためのマスクとなるレジストパターン９ａの形成に、ゲート電極を含む第１層配線３を遮光マスクにした裏面露光を適用している。これにより、特別なマスクを用いることなく、第１層配線３と第２層配線１１とを絶縁するための有機半導体層７、および薄膜トランジスタＴｒを構成する有機半導体層７部分をパターン形成することが可能である。
【００７６】
以上より、有機薄膜ランジスタＴｒを有する半導体装置１３-3における第１層配線３と第２層配線１１との絶縁性をさらに確実に確保して信頼性の向上を図りつつ、この半導体装置１３-3の低コスト化を図ることが可能になる。
【００７７】
≪第４実施形態≫
図６は本発明の第４実施形態の要部工程を説明する断面工程図である。これらの図を用いて説明される本第４実施形態の製造方法は、第３実施形態の製造方法において、保護膜２１および有機半導体層７のパターニングの際にマスクとして用いたレジストパターン９ａを、保護膜２１上に残す方法であり、以下のように行う。
【００７８】
先ず、第３実施形態で図５（１）〜図５（５）を用いて説明した工程を同様に行う。これにより図６（１）に示すように、基板１上にゲート電極３ｇを含む第１層配線３を形成してゲート絶縁膜５で覆い、この上部に第１層配線３と同一形状の有機半導体層７を形成し、有機半導体層７上に絶縁性の保護膜２１とレジストパターン９ａを形成する。保護膜２１およびレジストパターン９ａは、少なくともゲート電極３ｇの中央部上を覆い、また少なくともゲート電極３ｇの幅方向の両端縁に位置する有機半導体層７部分を露出させる。また、容量素子を構成する領域のレジストパターン９ａ部分も不要部として除去することが好ましい。
【００７９】
この状態で、図６（２）に示すように、有機半導体層７、保護膜２１、およびレジストパターン９ａが形成されたゲート絶縁膜５上に、第１実施形態と同様にソース電極１１ｓ／ドレイン電極１１ｄを含む第２層配線１１を形成する。ソース電極１１ｓ／ドレイン電極１１ｄは、それぞれの端部で各薄膜トランジスタのゲート電極３を幅方向から挟持する状態で配置される。第２層配線１１としては、これらの２つの薄膜トランジスタのソース電極１１ｓ／ドレイン電極１１ｄ部分の他、容量素子の上部電極および信号線を形成する。
【００８０】
その後、第２層配線１１で構成されたソース電極１１ｓ−ドレイン電極１１ｄ間の上部を覆う状態で、パッシベーション膜１２をパターン形成する。次いで、このパッシベーション膜１２と第２層配線１１とをマスクにして、有機半導体層７の不要部を除去する。これにより、ソース電極１１ｓ−ドレイン電極１１ｄ間以外の第２層配線１１同士の絶縁状態を確実にする。尚、ここでは、パッシベーション膜１２と第２層配線１１とからレジストパターン９ａおよび保護膜２１が露出している場合、これらのレジストパターン９ａおよび保護膜２１の露出部分をエッチング除去した後に、有機半導体層７の不要部を除去する。
【００８１】
このようなパッシベーション膜１２と第２層配線１１とをマスクにした有機半導体層７の不要部の除去は、第１実施形態で説明した有機半導体層７の不要部の除去と同様である。
【００８２】
以上のようにして、基板１上にゲート電極３ｇ、ゲート絶縁膜５、有機半導体層７、およびソース電極１１ｓ／ドレイン電極１１ｄをこの順に積層してなる薄膜トランジスタＴｒと、第１層配線３および第２層配線１１とを備えた半導体装置１３-4が形成される。また第１実施形態と同様に、第１層配線３と同一層の下部電極３ｃｓと第２層配線１１と同一層の上部電極１１ｃｓとの間に、ゲート絶縁膜５および有機半導体層７を挟持した容量素子Ｃｓが設けられる。これにより、２つの薄膜トランジスタＴｒの間に容量素子Ｃｓを配置した表示装置のバックプレーンが構成される。
【００８３】
この半導体装置１３-4においては、ゲート電極３ｇを含む第１層配線３と、ソース電極１１ｓ／ドレイン電極１１ｄを含む第２層配線１１とが、ゲート絶縁膜５および有機半導体層７、さらには絶縁性の保護膜２１およびレジストパターン９ａで絶縁される。また特に半導体装置１３-4は、ゲート電極３ｇの中央部に位置する有機半導体層７上が保護膜２１およびレジストパターン９ａで覆われ、ゲート電極３ｇの幅方向の両端縁に位置する有機半導体層７が保護膜２１およびレジストパターン９ａから露出した状態となる。
【００８４】
＜第４実施形態の効果＞
以上の第４実施形態によれば、第１層配線３を覆うゲート絶縁膜５上には、第１層配線３と同一形状の有機半導体層７が第１層配線３に重ねてパターン形成され、また絶縁性の保護膜２１およびレジストパターン９ａも配置される。これにより、第１層配線３と、ソース電極１１ｓ／ドレイン電極１１ｄを含む第２層配線１１との間には、ゲート絶縁膜５と共に有機半導体層７が必ず挟持され、また必要部分には絶縁性の保護膜２１およびレジストパター９ａも配置されることになる。このため、例えば第1層配線３と第２層配線１１とが交差する部分の間に、ゲート絶縁膜５と共に有機半導体層７、保護膜２１およびレジストパターン９ａが挟持される。したがって、例えば走査線や電源線等の第１層配線３と、信号線等の第２層配線１１との間の絶縁性がさらに確実に確保される。
【００８５】
また、少なくともゲート電極３ｇの中央部上に保護膜２１およびレジストパターン９ａを残したことで、薄膜トランジスタＴｒのチャネル部となる有機半導体層７部分が保護膜２１によって保護されプロセスダメージを受けることなく膜質維持できる。しかも、ゲート電極３ｇの幅方向の両端縁に位置する保護膜２１およびレジストパターン９ａを除去して有機半導体層７部分を露出させているため。この露出部分において、ソース電極１１ｓ／ドレイン電極１１ｄと、チャネル部となる有機半導体層７部分との接合が確実になる。
【００８６】
さらに第１実施形態〜第３実施形態と同様に、有機半導体層７をパターニングするためのマスクとなるレジストパターン９ａの形成に、ゲート電極を含む第１層配線３を遮光マスクにした裏面露光を適用している。これにより、特別なマスクを用いることなく、第１層配線３と第２層配線１１とを絶縁するための有機半導体層７、および薄膜トランジスタＴｒを構成する有機半導体層７部分をパターン形成することが可能である。
【００８７】
以上より、有機薄膜ランジスタＴｒを有する半導体装置１３-4における第１層配線３と第２層配線１１との絶縁性をさらに確実に確保して信頼性の向上を図りつつ、この半導体装置１３-4の低コスト化を図ることが可能になる。
【００８８】
≪第５実施形態≫
図７は本発明の第５実施形態の要部工程を説明する断面工程図である。これらの図を用いて説明される本第５実施形態の製造方法は、第１実施形態の製造方法において、有機半導体層７の上部に導電性の保護膜を設ける例であり、以下のように行う。
【００８９】
先ず、第１実施形態で図１（１）を用いて説明した工程を同様に行う。これにより、図７（１）に示すように、基板１上にゲート電極３ｇを含む第１層配線３を形成し、これを覆う状態でゲート絶縁膜５および有機半導体層７を成膜するまでを行う。
【００９０】
次に、図７（２）に示すように、有機半導体層７上に導電性の保護膜２３を成膜する。ここで成膜する保護膜２３は、後に行うパターン露光の際の露光光に対して透過性を有する材料で構成され、透過率が３０％以上であることが好ましい。またこの保護膜２３は、上述のパターン露光後に行う現像処理において有機半導体層７にダメージが加わることを抑えるものである。このような保護膜２１を構成する材料としては、カーボンナノチューブ、ＩＴＯ、ＩＺＯ等の透明導電膜が用いられる。
【００９１】
次いで保護膜２３上にポジ型のレジスト材料からなるレジスト膜９を成膜する。尚、ここで形成するレジスト膜９には、ポジ型であれば良く、以降に行う現像処理において有機半導体層７にダメージが加わることを考慮する必要はない。
【００９２】
次に、図７（３）に示すように、保護膜２３上にレジストパターン９ａを形成する。レジストパターン９ａの形成には、ゲート電極３ｇを含む第１層配線３を遮光マスクとして用いた基板１側からの裏面露光を適用することは、他の実施形態と同様である。
【００９３】
その後、図７（４）に示すように、レジストパターン９ａをマスクにして保護膜２３および有機半導体層７をパターンエッチングし、第１層配線３と同一形状の保護膜２３および有機半導体層７を、第１層配線３の上方に重ねて形成する。これにより、第１層配線３に対して自己整合的に保護膜２３および有機半導体層７をパターン形成する。
【００９４】
その後、図７（５）に示すように、レジストパターン９ａを再度パターニングし、ゲート電極３ｇの幅方向の両端縁上のみにレジストパターン９ａを残し、他の第１層配線３上のレジストパターン９ａを除去する。この際、基板１の上方から、再度のパターン露光を行うことにより、レジストパターン９ａの不要部分に露光光を照射し、その後現像処理を行う。
【００９５】
その後、以上のように再度パターニングされたレジストパターン９ａをマスクに用いて保護膜２３をエッチングし、ゲート電極３ｇの幅方向の両端縁上のみに導電性の保護膜２３を残す。エッチング終了後には、レジストパターン９ａを除去する。
【００９６】
以上の後には、図７（６）に示すように、有機半導体層７および保護膜２３が形成されたゲート絶縁膜５上に、第１実施形態と同様にソース電極１１ｓ／ドレイン電極１１ｄを含む第２層配線１１を形成する。ソース電極１１ｓ／ドレイン電極１１ｄは、それぞれの端部で各薄膜トランジスタのゲート電極３を幅方向から挟持する状態で配置され、導電性の保護膜２３上に端縁を積層する。第２層配線１１としては、これらの２つの薄膜トランジスタのソース電極１１ｓ／ドレイン電極１１ｄ部分の他、容量素子の上部電極および信号線を形成する。
【００９７】
その後、第２層配線１１で構成されたソース電極１１ｓ−ドレイン電極１１ｄ間の上部を覆う状態で、パッシベーション膜１２をパターン形成する。次いで、このパッシベーション膜１２と第２層配線１１とをマスクにして、有機半導体層７の不要部を除去する。これにより、ソース電極１１ｓ−ドレイン電極１１ｄ間以外の第２層配線１１同士の絶縁状態を確実にする。
【００９８】
このようなパッシベーション膜１２と第２層配線１１とをマスクにした有機半導体層７の不要部の除去は、第１実施形態で説明した有機半導体層７の不要部の除去と同様である。
【００９９】
以上のようにして、基板１上にゲート電極３ｇ、ゲート絶縁膜５、有機半導体層７、およびソース電極１１ｓ／ドレイン電極１１ｄをこの順に積層してなる薄膜トランジスタＴｒと、第１層配線３および第２層配線１１とを備えた半導体装置１３-5が形成される。また第１実施形態と同様に、第１層配線３と同一層の下部電極３ｃｓと第２層配線１１と同一層の上部電極１１ｃｓとの間に、ゲート絶縁膜５および有機半導体層７を挟持した容量素子Ｃｓが設けられる。これにより、２つの薄膜トランジスタＴｒの間に容量素子Ｃｓを配置した表示装置のバックプレーンが構成される。
【０１００】
この半導体装置１３-5においては、ゲート電極３ｇを含む第１層配線３と、ソース電極１１ｓ／ドレイン電極１１ｄを含む第２層配線１１とが、ゲート絶縁膜５および有機半導体層７で絶縁された状態となる。また特に本第５実施形態で作製した半導体装置１３-5は、ゲート電極３ｇの幅方向の両端縁上に位置する有機半導体層７上に、導電性の保護膜２３を介してソース電極１１ｓ／ドレイン電極１１ｄの端縁が積層されたものとなる。
【０１０１】
＜第５実施形態の効果＞
以上の第５実施形態によれば、第１層配線３を覆うゲート絶縁膜５上には、第１層配線３と同一形状の有機半導体層７が第１層配線３に重ねてパターン形成され、また絶縁性の保護膜２１およびレジストパターン９ａも配置される。これにより、第１層配線３と、ソース電極１１ｓ／ドレイン電極１１ｄを含む第２層配線１１との間には、ゲート絶縁膜５と共に有機半導体層７が必ず挟持されることになる。このため、例えば第1層配線３と第２層配線１１とが交差する部分の間に、ゲート絶縁膜５と共に有機半導体層７が挟持される。したがって、例えば走査線や電源線等の第１層配線３と、信号線等の第２層配線１１との間の絶縁性が確実に確保される。
【０１０２】
また、ゲート電極３ｇの幅方向の両端縁に位置する有機半導体層７上に、導電性の保護膜２３を介してソース電極１１ｓ／ドレイン電極１１ｄの端縁が積層される。これにより、導電性の保護膜２３によって、有機半導体層７とソース電極１１ｓ／ドレイン電極１１ｄとの間のコンタクト性の向上を図ることが可能になる。
【０１０３】
さらに第１実施形態〜第４実施形態と同様に、有機半導体層７をパターニングするためのマスクとなるレジストパターン９ａの形成に、ゲート電極を含む第１層配線３を遮光マスクにした裏面露光を適用している。これにより、特別なマスクを用いることなく、第１層配線３と第２層配線１１とを絶縁するための有機半導体層７、および薄膜トランジスタＴｒを構成する有機半導体層７部分をパターン形成することが可能である。
【０１０４】
以上より、有機薄膜ランジスタＴｒを有する半導体装置１３-5における第１層配線３と第２層配線１１との絶縁性を確実に確保して信頼性の向上を図りつつ、この半導体装置１３-5の低コスト化を図ることが可能になる。
【０１０５】
≪第６実施形態≫
図８は本発明の第６実施形態の要部工程を説明する断面工程図である。これらの図を用いて説明される本第６実施形態の製造方法は、第５実施形態の製造方法において、導電性の保護膜２３を、第２層配線１１をマスクにしたエッチングによってパターニングする方法であり、以下のように行う。
【０１０６】
先ず、第５実施形態で図７（１）〜図７（４）を用いて説明した工程を同様に行う。これにより、図８（１）に示すように、基板１上にゲート電極３ｇを含む第１層配線３、これを覆うゲート絶縁膜５、第1層配線３と同一形状の有機半導体層７と導電性の保護膜２３とレジストパターン９ａとをこの順に形成するまでを行う。また、この工程の後には、レジストパターン９ａを除去する。
【０１０７】
次に、図８（２）に示すように、有機半導体層７および保護膜２３が形成されたゲート絶縁膜５上に、第１実施形態と同様にソース電極１１ｓ／ドレイン電極１１ｄを含む第２層配線１１を形成する。ソース電極１１ｓ／ドレイン電極１１ｄは、それぞれの端部で各薄膜トランジスタのゲート電極３を幅方向から挟持する状態で配置され、導電性の保護膜２３上に端縁を積層する。第２層配線１１としては、これらの２つの薄膜トランジスタのソース電極１１ｓ／ドレイン電極１１ｄ部分の他、容量素子の上部電極および信号線を形成する。
【０１０８】
その後、図８（３）に示すように、第２層配線１１をマスクにしたエッチングにより、導電性の保護膜２３を再度パターニングする。これにより、第２層配線１１から露出する導電性の保護膜２３部分がエッチングによって除去されて有機半導体層７が露出する。また、ゲート電極３ｇ上においては、第２層配線１１で構成されるソース電極１１ｓ−ドレイン電極１１ｄ間の保護膜２３が除去され、ソース電極１１ｓ／ドレイン電極１１ｄが電気的に絶縁される。
【０１０９】
その後、第２層配線１１で構成されたソース電極１１ｓ−ドレイン電極１１ｄ間の上部を覆う状態で、パッシベーション膜１２をパターン形成する。次いで、このパッシベーション膜１２と第２層配線１１とをマスクにして、有機半導体層７の不要部を除去する。これにより、ソース電極１１ｓ−ドレイン電極１１ｄ間以外の第２層配線１１同士の絶縁状態を確実にする。
【０１１０】
このようなパッシベーション膜１２と第２層配線１１とをマスクにした有機半導体層７の不要部の除去は、第１実施形態で説明した有機半導体層７の不要部の除去と同様である。
【０１１１】
以上のようにして、基板１上にゲート電極３ｇ、ゲート絶縁膜５、有機半導体層７、およびソース電極１１ｓ／ドレイン電極１１ｄをこの順に積層してなる薄膜トランジスタＴｒと、第１層配線３および第２層配線１１とを備えた半導体装置１３-6が形成される。また第１実施形態と同様に、第１層配線３と同一層の下部電極３ｃｓと第２層配線１１と同一層の上部電極１１ｃｓとの間に、ゲート絶縁膜５および有機半導体層７を挟持した容量素子Ｃｓが設けられる。これにより、２つの薄膜トランジスタＴｒの間に容量素子Ｃｓを配置した表示装置のバックプレーンが構成される。
【０１１２】
この半導体装置１３-6においては、ゲート電極３ｇを含む第１層配線３と、ソース電極１１ｓ／ドレイン電極１１ｄを含む第２層配線１１とが、ゲート絶縁膜５および有機半導体層７で絶縁された状態となる。また特に本第６実施形態で作製した半導体装置１３-6は、ゲート電極３ｇの幅方向の両端縁上に位置する有機半導体層７上に、導電性の保護膜２３を介してソース電極１１ｓ／ドレイン電極１１ｄの端縁が積層されたものとなる。さらに、第２層配線１１と有機半導体層７とが積層される部分には、導電性の保護膜２３が挟持される。
【０１１３】
＜第６実施形態の効果＞
以上の第６実施形態によれば、第１層配線３を覆うゲート絶縁膜５上には、第１層配線３と同一形状の有機半導体層７が第１層配線３に重ねてパターン形成され、また絶縁性の保護膜２１およびレジストパターン９ａも配置される。これにより、第１層配線３と、ソース電極１１ｓ／ドレイン電極１１ｄを含む第２層配線１１との間には、ゲート絶縁膜５と共に有機半導体層７が必ず挟持されることになる。このため、例えば第1層配線３と第２層配線１１とが交差する部分の間に、ゲート絶縁膜５と共に有機半導体層７が挟持される。したがって、例えば走査線や電源線等の第１層配線３と、信号線等の第２層配線１１との間の絶縁性が確実に確保される。
【０１１４】
また、有機半導体層７と第２層配線１１との間には、導電性の保護膜２３が必ず挟持される。これにより、ゲート電極３ｇの上方においては、導電性の保護膜２３によって、有機半導体層７とソース電極１１ｓ／ドレイン電極１１ｄとの間のコンタクト性の向上を図ることが可能になる。またその他の部分においても、第２層配線１１の下部に残された導電性の保護膜２３が、第２層配線１１の一部となって第２層配線１１の導電性を補強する。
【０１１５】
さらに第１実施形態〜第５実施形態と同様に、有機半導体層７をパターニングするためのマスクとなるレジストパターン９ａの形成に、ゲート電極を含む第１層配線３を遮光マスクにした裏面露光を適用している。これにより、特別なマスクを用いることなく、第１層配線３と第２層配線１１とを絶縁するための有機半導体層７、および薄膜トランジスタＴｒを構成する有機半導体層７部分をパターン形成することが可能である。
【０１１６】
以上より、有機薄膜ランジスタＴｒを有する半導体装置１３-6における第１層配線３と第２層配線１１との絶縁性を確実に確保して信頼性の向上を図りつつ、この半導体装置１３-6の低コスト化を図ることが可能になる。
【０１１７】
以上説明したい第１実施形態〜第６実施形態においては、半導体装置として表示装置のバックプレーンを例示した。しかしながら本発明の半導体装置は、これに限定されることはなく、有機薄膜トランジスタと、これに接続される第１層配線と第２層配線とを有する構成に広く適用可能であり、同様の効果を得ることが可能である。
【０１１８】
≪第７実施形態≫
＜表示装置の層構成＞
図９は、本発明を適用した表示装置５０の３画素分の構成図である。この表示装置５０は、第１〜第６実施形態で例示した本発明の半導体装置をバックプレーンとして用いて構成されたものであり、ここでは一例として第１実施形態で説明した半導体装置１を設けた構成を示す。
【０１１９】
この図に示す表示装置５０は、基板１上の各画素ａに、例えば図３を用いて説明した２つの薄膜トランジスタＴｒ１、Ｔｒ２と容量素子Ｃｓとを用いた画素回路と、これに接続する有機電界発光素子ＥＬとを有するアクティブマトリックス型の表示装置５０である。尚、図９においては、図３における１つの薄膜トランジスタＴｒ２部分の断面を示している。
【０１２０】
このような画素回路が配列されたバックプレーンを構成する基板１上は、パッシベーション膜５１で覆われ、この上部に平坦化絶縁膜５３が設けられている。平坦化絶縁膜５３およびパッシベーション膜５１には、各薄膜トランジスタＴｒ２に達する接続孔５１ａが設けられている。この平坦化絶縁膜５３上に、各接続孔５１ａを介して薄膜トランジスタＴｒ２に接続された画素電極５５が配列形成されている。
【０１２１】
各画素電極５５の周縁はウインドウ絶縁膜５７で覆われて素子分離されている。素子分離された各画素電極５５上は、各色の有機発光機能層５９ｒ，５９ｇ，５９ｂで覆われ、さらにこれらを覆う状態で各画素ａに共通の共通電極６１が設けられている。各有機発光機能層５９ｒ，５９ｇ，５９ｂは、少なくとも有機発光層を備えた積層構造からなり、少なくとも有機発光層が画素毎に異なる構成でパターン形成されており、各画素に共通の層を有していても良い。共通電極６１は、例えば陰極として形成され、さらにここで作製する表示装置が基板１と反対側から発光光を取り出す上面発光型であれば光透過電極として形成されることとする。
【０１２２】
以上により、画素電極５５と共通電極６１との間に有機発光機能層５９ｒ，５９ｇ，５９ｂが挟持された各画素ａ部分に、有機電界発光素子ＥＬが形成される。尚、ここでの図示は省略したが、これらの有機電界発光素子ＥＬが形成された基板１上には、さらに保護層が設けられ、接着剤を介して封止基板が貼り合わされて表示装置５０が構成されている。
【０１２３】
＜表示装置の回路構成＞
図１０には、表示装置５０の回路構成図の一例を示す。尚ここで説明する回路構成は、あくまでも一例である。
【０１２４】
図１０に示すように、表示装置５０の基板１上には、表示領域１ａとその周辺領域１ｂとが設定されている。表示領域１ａには、複数の走査線７１と複数の信号線７３とが縦横に配線されており、それぞれの交差部に対応して１つの画素ａが設けられた画素アレイ部として構成されている。また周辺領域１ｂには、走査線７１を走査駆動する走査線駆動回路７５と、輝度情報に応じた映像信号（すなわち入力信号）を信号線７３に供給する信号線駆動回路７７とが配置されている。
【０１２５】
走査線７１と信号線７３との各交差部に設けられる画素回路は、例えばスイッチング用の薄膜トランジスタＴｒ１、駆動用の薄膜トランジスタＴｒ２、保持容量Ｃｓ、および有機電界発光素子ＥＬで構成されている。
【０１２６】
この表示装置５０は、走査線駆動回路７５による駆動により、スイッチング用の薄膜トランジスタＴｒ１を介して信号線７３から書き込まれた映像信号が保持容量Ｃｓに保持される。そして保持された信号量に応じた電流が駆動用の薄膜トランジスタＴｒ２から有機電界発光素子ＥＬに供給され、この電流値に応じた輝度で有機電界発光素子ＥＬが発光する。尚、駆動用の薄膜トランジスタＴｒ２は、共通の電源供給線（Ｖｃｃ）７９に接続されている。
【０１２７】
尚、以上のような画素回路の構成は、あくまでも一例であり、必要に応じて画素回路内に容量素子を設けたり、さらに複数のトランジスタを設けて画素回路を構成しても良い。また、周辺領域１１ｂには、画素回路の変更に応じて必要な駆動回路が追加される。
【０１２８】
尚、図９においては、以上のような回路構成の表示装置５０における３画素分の断面図として、薄膜トランジスタＴｒ２と有機電界発光素子ＥＬとが積層された部分の断面図を示している。スイッチング用の薄膜トランジスタＴｒ１および容量素子Ｃｓも、駆動用の薄膜トランジスタＴｒ２と同一層に形成されている。また、図１０においては、薄膜トランジスタＴｒ１，Ｔｒ２がｐチャンネル型である場合を例示している。
【０１２９】
以上のような構成の表示装置５０においては、図３を参照し、信号線７３、電源供給配線７９、薄膜トランジスタＴｒ１，Ｔｒ２のゲート電極、および容量素子Ｃｓの下部電極が、第１層配線３で構成されている。また信号線７３、薄膜トランジスタＴｒ１，Ｔｒ２のソース電極／ドレイン電極、および容量素子Ｃｓの上部電極が、第２層配線１１で構成されている。そして、第１層配線３上には、ゲート絶縁膜５を介して有機半導体層７が積層されている。これにより、第１層配線３と第２層配線１１との交差部、すなわち走査線７１および電源供給線７９と信号線７３との交差部は、ゲート絶縁膜５と共に有機半導体層７で確実に絶縁され、クロスリークの発生を防止することが可能である。これにより、信頼性の高い表示を行うことができる。
【０１３０】
尚、上述した本第７実施形態では、本発明の表示装置の一例として有機ＥＬ表示装置を示した。しかしながら本発明の表示装置は薄膜トランジスタを用いた表示装置、特に薄膜トランジスタを画素電極に接続させたアクティブマトリックス型の表示装置に広く適用可能であり、同様の効果を得ることができる。このような表示装置としては、例えば液晶表示装置や電気泳動型表示装置が例示され、同様の効果を得ることができる。
【０１３１】
≪８．第８実施形態≫
図１１〜１５には、本発明に係る電子機器の一例を説明する。ここで説明する電子機器は、例えば第７実施形態で説明した表示装置を表示部として用いた電子機器であることとする。尚、第７実施形態で一例を説明した本発明の表示装置は、電子機器に入力された映像信号、さらに電子機器内で生成した映像信号を表示するあらゆる分野の電子機器における表示部に適用することが可能である。以下に、本発明が適用される電子機器の一例について説明する。
【０１３２】
図１１は、本発明が適用されるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本発明に係る表示装置を用いることにより作成される。
【０１３３】
図１２は、本発明が適用されるデジタルカメラを示す図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本発明に係る表示装置を用いることにより作製される。
【０１３４】
図１３は、本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本発明に係る表示装置を用いることにより作製される。 
【０１３５】
図１４は、本発明が適用されるビデオカメラを示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本発明に係る表示装置を用いることにより作製される。
【０１３６】
図１５は、本発明が適用される携帯端末装置、例えば携帯電話機を示す図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含んでいる。このうちディスプレイ１４４やサブディスプレイ１４５として本発明に係る表示装置を用いることにより作製される。
【０１３７】
尚、上述した第８実施形態では、本発明の電子機器の一例として、表示部を有する電子機器の各例を示した。しかしながら本発明の電子機器は、このような表示部を用いた物への適用に限定されることはなく、薄膜トランジスタと共にゲート絶縁膜で絶縁された第１層配線および第２層配線を備えた電子機器に広く適用可能である。このような例として、ＩＤタグ、センサー等の電子機器への適用が可能であり、同様の効果を得ることができる。
【符号の説明】
【０１３８】
１…基板、３…第１層配線、３ｇ…ゲート電極、５…ゲート絶縁膜、７…有機半導体層、９…レジスト膜、９ａ…レジストパターン、１１…第２層配線、１１ｓ…ソース電極、１１ｄ…ドレイン電極、１３-1，１３-2，１３-3，１３-4，１３-5，１３-6…半導体装置、２１…保護膜（絶縁性）、２３…保護膜（導電性）、５０…表示装置、Ｔｒ1，Ｔｒ２…薄膜トランジスタ
【図１】
2012059757.tif 000003
【図２】
2012059757.tif 000004
【図３】
2012059757.tif 000005
【図４】
2012059757.tif 000006
【図５】
2012059757.tif 000007
【図６】
2012059757.tif 000008
【図７】
2012059757.tif 000009
【図８】
2012059757.tif 000010
【図９】
2012059757.tif 000011
【図１０】
2012059757.tif 000012
【図１１】
2012059757.tif 000013
【図１２】
2012059757.tif 000014
【図１３】
2012059757.tif 000015
【図１４】
2012059757.tif 000016
【図１５】
2012059757.tif 000017