(57)【要約】【課題】複数の回路基板を絶縁樹脂層で挟み込んだ部品内蔵基板の、回路基板間を接続するビア接続信頼性を向上させる。【解決手段】電気絶縁層１０１と、電気絶縁層の表及び裏に配置され、電気絶縁層と接する基板面に配線パターン１０３及び配線パターンの一部の上にソルダーレジスト１０６が形成された多層配線基板１５１、１５２と、電気絶縁層内に形成され、導電性ペーストが充填されたビア１０２とを備える。配線パターンは、導電性ペーストが当接する部分にはソルダーレジストが形成されておらず、その当接する部分とその周辺のソルダーレジストが形成されている部分との間の配線パターン部分には部分的に切り欠き１０５があり、電気絶縁層はその切り欠き部分に形成されていることによって多層配線基板の基板面に接着しており、ソルダーレジストが形成されていない領域の面積に対する、切り欠きの面積の比は、３０％以上７０％以下である。【選択図】図１
2012186401.tif 000002
【特許請求の範囲】
【請求項１】
電気絶縁層と、
前記電気絶縁層の表および裏の少なくともいずれかに配置され、前記電気絶縁層と接する基板面に配線パターンおよび前記配線パターンの一部の上にソルダーレジストが形成された多層配線基板と、
前記電気絶縁層内に形成され、導電性ペーストが充填されたビアとを備え、
前記配線パターンは、前記導電性ペーストが当接する部分には前記ソルダーレジストが形成されておらず、前記当接する部分とその周辺の前記ソルダーレジストが形成されている部分との間の配線パターン部分には部分的に切り欠きが設けられており、前記電気絶縁層は前記切り欠き部分に形成されていることによって前記基板面に接着しており、
前記ソルダーレジストが形成されていない領域の前記基板面方向を基準とする面積に対する、前記切り欠きの前記基板面方向を基準とする面積の比は、３０％以上、７０％以下である、部品内蔵基板。
【請求項２】
前記配線パターンの前記導電性ペーストが当接する部分の表面は、金メッキ処理が施されている、請求項１に記載の部品内蔵基板。
【請求項３】
前記多層配線基板の上から見て、前記当接する部分は、前記ビアの同心円状の、直径が０．２ｍｍ以上、０．６ｍｍ以下の円形である、請求項１に記載の部品内蔵基板。
【請求項４】
前記電気絶縁層は、樹脂および無機フィラーを含み、フィラー含量が５０質量％以上９５質量％以下である、請求項１に記載の部品内蔵基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路部品が電気絶縁層の内部に配置される部品内蔵基板に関するものである。
【背景技術】
【０００２】
従来の部品内蔵基板や部品内蔵モジュールとしては、半導体素子やチップ部品等を表面実装した多層配線基板２枚の間に電気絶縁層を設け、この電気絶縁層に回路部品を埋め込むと共に両基板間を電気的に接続するビアを設けた構造のものがある（例えば、特許文献１参照）。
【０００３】
図８（ａ）〜（ｃ）は、特許文献１に記載された従来の部品内蔵モジュールの製造工程の一実施形態を示した断面図である。図８（ａ）は、多層配線基板と電気絶縁層を積層する前の断面図を、図８（ｂ）は、多層配線基板と電気絶縁層を積層した後の部品内蔵基板の断面図を、図８（ｃ）は、部品内蔵基板に回路部品を実装した後の部品内蔵モジュールの断面図をそれぞれ示している。
【０００４】
図８（ａ）において、既存の多層配線基板７５１、７５２には、チップ部品などの内蔵される回路部品７１１が表面実装されている。
【０００５】
電気絶縁層７０１には、回路部品７１１を内蔵するためのキャビティ７２２と、多層配線基板７５１、７５２間の電気的な接続を行うための導電性樹脂ペーストで形成されるビア７０２が設けられている。
【０００６】
多層配線基板７５１、７５２に形成された配線パターン７０３は、グランドパターンまたは電源ラインを示しており比較的大きなパターン面積を有している。
【０００７】
多層配線基板７５１、７５２と電気絶縁層７０１は、積層された状態で熱プレスを行うことにより、電気絶縁層７０１が半硬化状態から一旦溶融してから熱硬化する際に、回路部品７１１が電気絶縁層７０１に埋め込まれた状態で多層配線基板７５１、７５２と接着して一体化し、図８（ｂ）に示す部品内蔵基板７６６ができる。
【０００８】
さらに、部品内蔵基板７６６に回路部品７１２を表層実装することで、図８（ｃ）に示す部品内蔵モジュール７６７ができる。
【０００９】
図９は、多層配線基板と電気絶縁層を積層する前の、ビア近傍の部分断面図を示す。図９は、図８（ａ）の点線で囲んだ部分の拡大図を示している。
【００１０】
図８（ａ）では記載していないが、上記において、導電性樹脂ペーストで構成されるビア７０２と配線パターン７０３とは圧接により電気的な安定な接続状態を得るため、配線パターン７０３には実用上は図９に示す様に金メッキ７０４が施されている。これは、銅等の金属材料で構成される配線パターン７０３とビア７０２との圧接界面の酸化が進むことで接続不良を起こすことを防ぐと共に、回路部品７１１を実装後リフロー工程においてビア７０２が接続される配線パターン７０３の表面を酸化させないために行われている。
【００１１】
しかし、金メッキ７０４は経年変化においても酸化が起こらず電気的な接続は安定している一方、有機材料との接着力は低いという性質がある。特に電気絶縁層７０１が樹脂材料と無機フィラー等で構成されるコンポジット材料の場合、無機材料の構成比率か高くなると金メッキ７０４との接着力が低くなる。
【００１２】
図１０は、金メッキされた配線パターンの面積率（□５ｍｍ２当たり）と、熱衝撃試験後（−４０℃／＋１２５℃各３０分  １０００サイクル）のビア抵抗値との関係を示したものである。
【００１３】
金メッキを施した配線パターン面積が７０％を超えるとビアの抵抗値が高くなり、８０％以上では抵抗値ばらつきが大きくなり電子機器の動作に悪影響を与えることがある。
【００１４】
この原因は、熱衝撃試験の熱応力により金メッキされた配線パターンと電気絶縁層との接着界面でクラックが発生し、これがビア接続界面まで進行し影響を与えているためである。
【００１５】
従来は、これを改善するために、広面積の配線パターン上の、ビア接続箇所を除く部分にソルダーレジストを形成させていた。
【００１６】
図１１（ａ）は、金メッキによる悪影響を改善した部品内蔵基板の断面図を示し、図１１（ｂ）は、その部品内蔵基板の、電気絶縁層のビアと多層配線基板との接続部分の斜視図を示し、図１１（ｃ）は、その部品内蔵基板の積層前のビア近傍の部分断面図を示している。なお、図１１（ｂ）では、ビア７０２と多層配線基板との接続を分かり易く示すために、電気絶縁層７０１の記載を省略している。
【００１７】
図１１（ａ）〜（ｃ）に示す構成では、多層配線基板７５３、７５４上に形成した広面積の配線パターン７０３の上の、ビア接続箇所７０７を除く部分にソルダーレジスト７０６を形成し、その後に金メッキ７０４を行なうことで、金メッキ７０４部分の面積を少なくし、多層配線基板７５３、７５４と電気絶縁層７０１との密着力を向上させている。
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】特開２００３−１９７８４９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１９】
しかしながら、図１１（ａ）〜（ｃ）に示した従来の構成では、ソルダーレジスト７０６の厚みと電気絶縁層７０１表面からのビア７０２の飛び出し高さとの関係で、熱プレス後のビア７０２の抵抗値が高くなってしまう。
【００２０】
すなわち、一般的にソルダーレジスト７０６が０．０２〜０．０５ｍｍの厚みで形成されることに対して、電気絶縁層７０１表面からのビア７０２の飛び出し高さが０〜０．０３ｍｍ程度となっていることから、（式１）で示される熱プレス後のビアの圧縮率は１以下となる。
【００２１】
ビアの圧縮率＝初期のビア全長／熱プレス後のビア長  ・・・（式１）
図１２に、ビアの圧縮率とビアの抵抗値の関係を示す。
【００２２】
図１２に示すように、熱プレス後のビアの圧縮率が１以下になると、ビアの抵抗値が高くなってしまう。
【００２３】
そこで、熱プレス後のビアの圧縮率を大きくするために、ビア７０２周辺のソルダーレジスト７０６の開口率を大きくすることが考えられる。
【００２４】
図１１（ｄ）は、図１１（ｃ）に示した多層配線基板７５３、７５４よりもソルダーレジスト７０６の開口率を大きくした構成の、積層前の部品内蔵基板のビア近傍の部分断面図を示している。
【００２５】
図１１（ｄ）に示すようにビア７０２周辺のソルダーレジスト７０６の開口率を大きくすると、ソルダーレジスト開口部への電気絶縁層７０１の体積吸収量が増えるため、ビア圧縮率が高くなる。しかし、ソルダーレジスト７０６の開口率を大きくすると、逆に金メッキ７０４された面積が増えることで、ビア７０２周辺の電気絶縁層７０１との密着力が低下してしまう。
【００２６】
本発明は、上記従来の課題を考慮して、電気絶縁層を挟む２枚の多層配線基板間のビアによる接続信頼性が従来よりも高い部品内蔵基板を提供することを目的とする。
【課題を解決するための手段】
【００２７】
上述した課題を解決するために、第１の本発明は、
電気絶縁層と、
前記電気絶縁層の表および裏の少なくともいずれかに配置され、前記電気絶縁層と接する基板面に配線パターンおよび前記配線パターンの一部の上にソルダーレジストが形成された多層配線基板と、
前記電気絶縁層内に形成され、導電性ペーストが充填されたビアとを備え、
前記配線パターンは、前記導電性ペーストが当接する部分には前記ソルダーレジストが形成されておらず、前記当接する部分とその周辺の前記ソルダーレジストが形成されている部分との間の配線パターン部分には部分的に切り欠きが設けられており、前記電気絶縁層は前記切り欠き部分に形成されていることによって前記基板面に接着しており、
前記ソルダーレジストが形成されていない領域の前記基板面方向を基準とする面積に対する、前記切り欠きの前記基板面方向を基準とする面積の比は、３０％以上、７０％以下である、部品内蔵基板である。
【００２８】
第１の本発明の構成によって、広面積の配線パターン部におけるビア受けランド周辺の配線パターン面積を削減することにより、ビア周辺の切り欠き部で電気絶縁層と多層配線基板とを接着できることで密着力を高くできると共に、電気絶縁層の体積吸収ができることで、ビア圧縮性を損なわない信頼性の高いビア接続ができる。
【００２９】
また、第２の本発明は、
前記配線パターンの前記導電性ペーストが当接する部分の表面は、金メッキ処理が施されている、第１の本発明の部品内蔵基板である。
【００３０】
第２の本発明の、ソルダーレジスト形成後の露出された配線パターン表面に金メッキ処理を施す構成においては、電気絶縁層との密着力が低下することからより顕著な効果が得られる。
【００３１】
また、第３の本発明は、
前記多層配線基板の上から見て、前記当接する部分は、前記ビアの同心円状の、直径が０．２ｍｍ以上、０．６ｍｍ以下の円形である、第１の本発明の部品内蔵基板である。
【００３２】
第３の本発明の構成により、ビアランド面積と切り欠き面積率の関係から、ソルダーレジストの開口は、直径０．５ｍｍ〜１．７ｍｍの範囲となる。ビア受けランド径が大きく切り欠き面積率が高い場合に起きる、グランド層としてのシールド効果や、電源ラインとしての許容電流が流せなくなる問題を抑制できる。
【００３３】
また、第４の本発明は、
前記電気絶縁層は、樹脂および無機フィラーを含み、フィラー含量が５０質量％以上９５質量％以下である、第１の本発明の部品内蔵基板である。
【００３４】
第４の本発明により、電気絶縁層を、樹脂と無機フィラーを含み、フィラー含量が５０質量％以上９５質量％以下の材料構成とすることで、多層配線基板と熱膨張係数差が小さく、かつ熱プレス工程において、ビア周辺のソルダーレジスト開口部や配線パターン切り欠き部の厚み段差部分に、樹脂と無機フィラー材料を均一に充填することができる。
【発明の効果】
【００３５】
本発明により、電気絶縁層を挟む２枚の多層配線基板間のビアによる接続信頼性が従来よりも高い部品内蔵基板を提供できる。
【図面の簡単な説明】
【００３６】
【図１】（ａ）〜（ｃ）本発明の実施の形態１における部品内蔵モジュールの製造工程の実施形態を示す断面図
【図２】（ａ）〜（ｆ）本発明の実施の形態１の部品内蔵基板に用いる電気絶縁層の製造方法を説明するための断面図
【図３】（ａ）、（ｂ）本発明の実施の形態１における部品内蔵基板の、積層前のビア近傍の部分拡大断面図、（ｃ）本発明の実施の形態１における部品内蔵基板の、多層配線基板のビア近傍の部分拡大平面図、（ｄ）本発明の実施の形態１における部品内蔵基板の、電気絶縁層のビアと多層配線基板との接続部分の斜視図
【図４】本発明の実施の形態１における部品内蔵基板の、ビア受けランド径に対するソルダーレジスト開口径とパターン抜き面積率の関係を示す図
【図５】本発明の実施の形態１の部品内蔵基板の配線パターン抜き部を電源ラインパターンの途中に設けた場合の電流の流れを説明するための図
【図６】（ａ）、（ｂ）本発明の実施の形態１における他の構成の部品内蔵基板の多層配線基板の部分拡大平面図
【図７】（ａ）本発明の実施の形態２における部品内蔵基板の多層配線基板の部分平面図、（ｂ）従来の構成の部品内蔵基板の多層配線基板の部分平面図
【図８】（ａ）〜（ｃ）従来の部品内蔵モジュールの製造工程の実施形態を示す断面図
【図９】従来の部品内蔵基板の、多層配線基板と電気絶縁層を積層する前の、ビア近傍の部分断面図
【図１０】部品内蔵基板における、金メッキされた配線パターンの面積率と熱衝撃試験後のビア抵抗値との関係図
【図１１】（ａ）従来の部品内蔵基板の断面図、（ｂ）従来の部品内蔵基板の、電気絶縁層のビアと多層配線基板との接続部分の斜視図、（ｃ）従来の部品内蔵基板の、積層前のビア近傍の部分拡大断面図、（ｄ）ソルダーレジスト開口率を大きくした構成の部品内蔵基板の、積層前のビア近傍の部分拡大断面図
【図１２】ビア圧縮率とビア抵抗値の関係図
【発明を実施するための形態】
【００３７】
以下本発明の実施の形態について、図面を参照しながら説明する。
【００３８】
（実施の形態１）
図１（ａ）〜（ｃ）は、本発明の実施の形態１における部品内蔵モジュールの製造工程の実施形態を示す断面図である。
【００３９】
図１（ａ）に示すように、多層配線基板１５１、１５２には、チップ部品などの内蔵される回路部品１１１が実装されており、多層配線基板１５１、１５２の表層には、グランド層や電源ラインとなる比較的広面積の配線パターン１０３が形成されている。
【００４０】
本実施の形態１の多層配線基板１５１、１５２は、配線パターン１０３をフォトリソグラフィー等の工法にて形成する際に、多層配線基板１５１、１５２間を接続するためのビア接続箇所を中心に、配線パターンの抜き部１０５を同時形成する。その後、ビア接続箇所を中心に、ソルダーレジスト開口部１０７を有したソルダーレジスト１０６を形成し、ソルダーレジスト１０６から露出した配線パターン１０３部分にはＮｉＡｕ（ニッケル・金）メッキ１０４を施す。
【００４１】
電気絶縁層１０１には、多層配線基板１５１、１５２に実装された回路部品１１１が埋め込まれる部品キャビティ１２２と、上下の多層配線基板１５１、１５２間の電気的導通を得るためのビア１０２が設けられている。
【００４２】
なお、パターン抜き部１０５が、本発明の、配線パターン部分に部分的に設けられた切り欠きの一例にあたる。また、ソルダーレジスト開口部１０７が、本発明の、ソルダーレジストが形成されていない領域の一例にあたる。
【００４３】
以下、図１〜図３を用いて製造方法を含め本実施の形態１について詳細に説明する。
【００４４】
図２（ａ）〜（ｆ）は、本実施の形態１の電気絶縁層の製造方法を説明する図である。
【００４５】
図２（ａ）において、電気絶縁材料１０１ａ〜１０１ｃは電気絶縁層１０１の形成材料で、半硬化状態のエポキシ樹脂と無機フィラーで構成するシート状のコンポジット材料である。無機フィラーとして平均粒径８μｍのシリカ（ＳｉＯ）質量７５％を含んでいる。無機フィラーは、アルミナ、マグネシア、窒化ホウ素、窒化アルミ、窒化珪素、ポリテトラフルオロエチレン等の材料でも良く、多層配線基板１５１、１５２の熱膨張係数等の物理的特性に合わせ、好ましくは含有量を５０質量％以上９５質量％以下の範囲で設定できる。
【００４６】
これは、含有量５０％以下では熱膨張が大きくなり多層配線基板１５１、１５２との熱膨張係数のミスマッチによりリフロー工程などの熱応力でビア接続不良を起こす原因となるためである。電気絶縁層１０１は、ＸＹＺ方向に等方的な熱膨張率であるが、基板（多層配線基板１５１、１５２）との積層体となっている場合には、電気絶縁層１０１が固着しているためにＸＹ方向はヤング率の高い基板に強制的に固定されるため、電気絶縁層１０１はＺ方向へ熱膨張係数が増加してしまう。ここで、導電性樹脂ペーストのビアのＺ方向の熱膨張率は３０ｐｐｍ程度であるのに対して、電気絶縁層１０１にフィラーが無い場合の熱膨張率は２００ｐｐｍ程度と、６〜７倍程度の差があるため、熱が加わるとビアが電極から剥離される力が働き、ビアのオープン発生率は２０％となる。フィラーを充填させることで電気絶縁層１０１の熱膨張率を制御でき、充填率５０〜９５％の範囲では、ビアのオープン発生率は０％となる。
【００４７】
また、含有量９５％以上では、熱膨張率は下がるが、高粘度となり、シート化が困難となると共に、樹脂量が減り熱プレス後の密着力が低下してビアの接続信頼性が悪くなる。
【００４８】
無機フィラーの替わりに、不織布や織布構造の無機材料を用いても構わない。
【００４９】
電気絶縁材料１０１ａ〜１０１ｃの厚みは、各々０．２ｍｍであるが、内蔵する回路部品１１１の実装高さに合わせて、枚数および各々の厚みを設定することができる。
【００５０】
ＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）、ＰＰＳ（ポリフェニレンサルファイド）等で構成される厚み１６μｍの保護フィルム１２１ａ〜１２１ｆで、各電気絶縁材料１０１ａ〜１０１ｃの両面にラミネートを行い３層構造にする。
【００５１】
次に図２（ｂ）に示すように、内蔵する回路部品１１１の形状に合わせて各電気絶縁材料１０１ａ〜１０１ｃを打ち抜き加工し、キャビティ用孔１２２ａ〜１２２ｃを形成する。
【００５２】
次に、保護フィルム１２１ａ〜１２１ｅを剥離して電気絶縁材料１０１ａ〜１０１ｃを順次積層後、更に新たな保護フィルム１２１ｇを積層してラミネートすることで、図２（ｃ）に示す深さ０．４ｍｍの部品キャビティ１２２を有した厚み０．６ｍｍの電気絶縁層１０１が形成できる。
【００５３】
電気絶縁材料１０１ａ〜１０１ｃと保護フィルム１２１ｇ、および電気絶縁材料１０１ａ〜１０１ｃ間の接着は、電気絶縁材料１０１ａ〜１０１ｃを構成する樹脂が半硬化状態（Bステージ）であることから、例えば温度７０℃で圧力１Ｍｐａにて真空ラミネートを行うことで半硬化状態の樹脂表面化が軟化して気泡の発生無く接着できる。
【００５４】
次に図２（ｄ）において、電気絶縁層１０１に直径０．２ｍｍのビアホール１２３を打ち抜き形成している。なお、部品キャビティ１２２およびビアホール１２３は、レーザ加工等、別の手段を用いて形成しても良い。
【００５５】
図２（ｅ）は、ビアホール１２３に導電性樹脂ペーストを印刷等の手段により充填してビア１０２を形成したものである。
【００５６】
導電性樹脂ペーストは、金属粒子と熱硬化性樹脂とを混合した組成物を用いることができる。金属粒子としては、金、銀、銅又はニッケルなどを用いることができる。金、銀、銅又はニッケルは導電性が高いため好ましく、銅は導電性が高くマイグレーションも少ないため特に好ましい。銅を銀で被覆した金属粒子を用いても、マイグレーションの少なさと導電性の高さ、両方の特性を満たすことができる。熱硬化性樹脂としては、たとえば、エポキシ樹脂、フェノール樹脂又はイソシアネート樹脂を用いることができる。
【００５７】
図２（ｆ）は、導電性樹脂ペーストを充填後に保護フィルム１２１ｇと１２１ｆを剥離したもので、電気絶縁層１０１表面から１６μｍ飛び出たビア１０２を得ることができる。
【００５８】
図３（ａ）および（ｂ）は、本実施の形態１の部品内蔵基板の積層前のビア近傍の部分断面図である。これらは、図１（ａ）の点線で囲んだ部分の拡大図を示している。図３（ａ）は、図３（ｃ）におけるＡ−Ａ断面を示しており、図３（ｂ）は、図３（ｃ）におけるＢ−Ｂ断面を示している。
【００５９】
図３（ｃ）は、本実施の形態１の部品内蔵基板の、多層配線基板のビア近傍の部分平面図を示し、図３（ｄ）は、本実施の形態１の部品内蔵基板の、電気絶縁層のビアと多層配線基板との接続部分の斜視図を示している。なお、図３（ｃ）および（ｄ）では、ビア１０２と多層配線基板１５２との接続を分かり易く示すために、電気絶縁層１０１の記載を省略している。
【００６０】
本実施の形態１の多層配線基板１５１、１５２は、多層配線基板のベースとなる基材に厚み１２μｍの銅箔を貼り合わせ、フォトグラフィ技術によって所望の配線パターンを形成する。その際、グランド層や電源ラインとなる広面積配線パターン１０３上のビア１０２を配置する位置に、直径０．４ｍｍのビア受けランドを残し、その周辺にパターン抜き部１０５（配線パターンが形成されない領域）を形成する。
【００６１】
本実施の形態１では、図３（ｃ）に示すような内径０．４ｍｍ、外形１．０ｍｍの領域にパターン抜き部１０５を形成し、ビア受けランドと広面積配線パターン間を幅０．１４ｍｍの配線で４箇所接続することにより、電気的な接続が得られた状態で、扇形の配線パターン抜き部１０５を４箇所形成している。このような配線パターン１０３を形成後に、厚み２０μｍのソルダーレジスト１０６を所望の箇所に形成する。その際、ビア受けランド中心に直径１．０ｍｍのソルダーレジスト開口部１０７を形成する。更に露出された配線パターン１０３にＮｉＡｕ（ニッケル・金）メッキ１０４を行う。ニッケルを８μｍ、金を０．０５μｍの厚みでメッキを行う。
【００６２】
なお、直径０．４ｍｍの円形のビア受けランドの部分が、本発明の、導電性ペーストが当接する部分の一例にあたる。ビア受けランドと広面積配線パターン間を接続している配線が、本発明の、当接する部分とその周辺のソルダーレジストが形成されている部分との間の配線パターン部分の一例にあたる。
【００６３】
上記の様にして製造された本実施の形態１の多層配線基板１５１、１５２の、広面積配線パターン１０３上に設けたビア接続箇所の構造は、ソルダーレジスト開口部１０７の面積に占める金メッキされた配線パターン１０３部分の面積率は約３７．４％となる。
【００６４】
なお、本明細書で記載の「面積」とは、多層配線基板の基板面の方向を基準としたときの面積を言う。したがって、ソルダーレジスト開口部１０７の面積も、金メッキされた配線パターン１０３部分の面積も、多層配線基板１５１、１５２の基板面に垂直な位置から見たときの面積を言う。
【００６５】
次に、電気絶縁層１０１の両面に多層配線基板１５１、１５２を配置して位置合わせを行い積層した後、温度２００℃、圧力２ＭＰａの条件にて熱プレスを行う。この際、半硬化状態の電気絶縁層１０１が一旦軟化した後、熱反応により硬化することで多層配線基板１５１、１５２と接着し一体化でき、図１（ｂ）に示す部品内蔵基板１６６を製造することが出来る。
【００６６】
更に、部品内蔵基板１６６の表面に回路部品１１２を実装することで、図１（ｃ）に示す、３次元実装された機能部品内蔵モジュール１６７が完成する。
【００６７】
この時、広面積配線パターン１０３上に設けたソルダーレジスト開口部１０７のパターン抜き部１０５（面積０．４９ｍｍ２：ソルダーレジスト開口面積率６２．６％）を通して、多層配線基板１５１、１５２の基材と電気絶縁層１０１とが直接強固に接着されることで、ニッケル・金メッキ１０４のビア受けランドに接続されるビア１０２の補強が行なえ信頼性の高いビア接続が実現できる。
【００６８】
上記、ソルダーレジスト開口部１０７におけるパターン抜き部１０５の面積は、ソルダーレジスト開口部１０７に対する面積率３０％〜７０％が好ましく、ビア受けランドの大きさは、直径０．２ｍｍ〜０．６ｍｍが好ましい。
【００６９】
図１０に示す様に、金メッキのパターン面積率が７０％以上になると（すなわち、ソルダーレジスト開口部１０７に対するパターン抜き部１０５の面積率が３０％以下の場合）、金メッキパターン率が大きくなることで、ビア１０２周辺部のニッケル・金メッキ１０４パターンと電気絶縁層１０１との接着面積が増え、電気絶縁層１０１との密着力が弱くなるため、熱衝撃試験等の熱応力により剥離が発生して、ビア１０２とニッケル・金メッキ１０４パターンとの圧接界面へ剥離が進行し、ビア１０２の抵抗値が上昇する。
【００７０】
具体的には、図１０より、熱衝撃試験１０００ｃｙｃｌｅ後のビア抵抗値は、パターンの残存率が６０％までは１０ｍΩと安定しているが、７０％で１８ｍΩ、パターンの残存率８０％では平均３０ｍΩ（Ｍａｘ５０ｍΩ）とばらつきが大きくなり、機能モジュールの形態によってはインピーダンス変化が生じて正常動作しない問題が発生する。図１０からは、金メッキのパターン面積率を６０％までとするのが好ましいが、インピーダンス変化の値を考慮して７０％まで許容できる。
【００７１】
金メッキのパターン面積率が７０％を超えると、例えば高周波回路を形成したモジュールであれば、ビア抵抗値の変化によってインピーダンス不整合を起こし、例えば電圧一定駆動の回路であれば、抵抗値が上昇した配線部分の電流値が低下し、例えば電流一定制御の動作回路であれば、電圧上昇を伴う、などの不具合が生じる。
【００７２】
従って、ソルダーレジスト開口部１０７に対する配線パターン抜き部１０５の面積率を３０％以上確保することよりビア抵抗値の信頼性を確保できる。
【００７３】
一方、ソルダーレジスト開口部１０７に対する配線パターン抜き部１０５の面積率が７０％以上になると、グランド層においてはシールド効果が不十分となり、電源配線パターンにおいてはビア周辺部の配線パターンが細るため所望の電流量を流せない問題が発生する。
【００７４】
また、例えばビア径０．０５ｍｍのような小径のビアに対してビア受けランド径０．２ｍｍとした場合、ビア受けランドからビアがはみ出さないように積層するには、±０．１７５ｍｍ（ビア受けランド半径０．１ｍｍ−ビア半径０．０２５ｍｍ）、斜め方向のずれでは０．１２ｍｍの精度で積層する必要がある。したがって、ビア受けランドの大きさは直径０．２ｍｍ以上としなければならない。
【００７５】
図４は、ビア受けランド径に対するソルダーレジスト開口径とパターン抜き面積率の関係を示している。
【００７６】
ソルダーレジスト開口部１０７に対する配線パターン抜き部１０５の面積率を７０％以下とすることで、図４に示すように、一般的なビア受けランドサイズの上限Φ０．６ｍｍでもレジスト開口径をΦ１．５ｍｍまでに規定することが出来る。これにより、配線パターン１０３がグランドパターンの場合、グランドパターンとビア受けランドの隙間が大きくなりシールド効果の低下を抑制することができる。また、一定のパターン面積の範囲に、多数のビアを形成させることができる。
【００７７】
図５に、本実施の形態１の配線パターン抜き部１０５を電源ラインパターンの途中に設けた場合の電流の流れを説明するための図を示す。
【００７８】
ソルダーレジスト開口部１０７に対する配線パターン抜き部１０５の面積率を７０％以下とすることで、開口径をΦ１．５ｍｍまでに規定することが出来るので、配線パターン１０３を電源ラインパターン１０８とし、電源ラインパターン１０８の途中に本実施の形態１の配線パターン抜き部１０５を配置する場合も、図５に示すように、開口部以外のライン幅を確保でき、電源ラインパターン１０８に流せる電流量を設計することができる。
【００７９】
また、電気絶縁層１０１の厚みは、内蔵される回路部品１１１の実装高さによって任意に設定が出来る。現実的にはチップ部品や半導体素子の厚みから鑑み、電気絶縁層１０１の厚みは、０．２ｍｍ〜１ｍｍ程度で設定される。その際、電気絶縁層１０１に形成される導電性樹脂ペーストのビア１０２の太さは、アスペクト比の関係から直径０．１ｍｍ〜０．４ｍｍ程度で形成される。このビア１０２を接続するためのビア受けランドは、加工位置精度および積層精度を考慮して直径０．２ｍｍ〜０．６ｍｍで設定することが好ましい。
【００８０】
ビア受けランドが直径０．２ｍｍ未満ではビアとの位置ずれが発生して信頼性の悪いビア接続となる。
【００８１】
ビア受けランドが直径０．６ｍｍ以下で周辺のパターン抜き部１０５の面積率７０％の場合、図４に示すように、ソルダーレジスト開口部１０７の径は直径１．５ｍｍ以下に規定できることから、パターン抜き部の幅（ビア受けランドと周辺のソルダーレジスト１０６が形成されている配線パターン１０３との間隔）を０．４５ｍｍ以下（（ソルダーレジスト開口径−ビア受けランド径）／２）とすることができる。
【００８２】
このように、ビア受けランドの大きさの上限を規定することで、ソルダーレジストの開口径およびパターン抜き面積を制限できることでシールド効果や許容電流量に影響を与えない設定ができる。
【００８３】
更に、電気絶縁層１０１からのビア１０２の飛び出し量が片側１６μｍで、ソルダーレジスト１０６とビア受けパターン（配線パターン１０３上のニッケル・金メッキ１０４表面）の段差が１０μｍであるため、ビア１０２の長さは初期の０．６３２ｍｍから熱プレス後の０．６２ｍｍとなり、ビア１０２の圧縮率は１．０１９（式１）となる。熱プレスの際に、電気絶縁層１０１が一旦溶融することで樹脂流動が起こるため、ソルダーレジスト開口部１０７およびパターン抜き部１０５へ電気絶縁層１０１が体積吸収されるために更にビア圧縮率を高めることもできる。
【００８４】
なお、図３に示したパターン抜き部１０５の形状および構成は、一例であり、このような構成および形状に限られるものではない。例えば、図３に示す構成では、ビア受けランド部と周辺のソルダーレジスト１０６が形成されている配線パターン１０３との間を４箇所の配線パターンで接続する構成としているが、さらに多くの箇所、または少ない箇所で接続される構成であってもよい。
【００８５】
図６（ａ）および（ｂ）は、異なる構成によりビア受けランド部を接続するようにした部品内蔵基板の、多層配線基板のビア近傍の部分拡大平面図を示している。
【００８６】
図６（ａ）に示すパターン抜き部１１５および（ｂ）に示すパターン抜き部１１６は、いずれも、図３（ｂ）に示すパターン抜き部と同様の、内径０．４ｍｍ、外形１．０ｍｍの領域に形成したものである。
【００８７】
図６（ａ）に示すパターン抜き部１１５は、ビア受けランドと広面積配線パターン間を２箇所の配線で接続する構成としており、図６（ｂ）に示すパターン抜き部１１６は、ビア受けランドと広面積配線パターン間を１箇所で接続する構成としており、２つのパターン抜き部１１５の合計面積、および１つのパターン抜き部１１６の面積が、いずれも４つのパターン抜き部１０５の合計面積と等しくなるように構成されている。
【００８８】
つまり、図３（ｃ）、図６（ａ）および図６（ｂ）では、１つのビア１０２に対して、ソルダーレジスト開口部に対する配線パターン抜き部の面積率が同じ６２．６％である。
【００８９】
ソルダーレジスト開口部に対する配線パターン抜き部の面積率が等しい場合、電気絶縁層１０１が配線パターン抜き部に体積吸収される体積量は等しくなるので、図６（ａ）および図６（ｂ）に示す構成でも、図３（ｃ）の構成と同様の効果が得られる。
【００９０】
また、本実施の形態１では、電気絶縁層１０１の両面に２枚の多層配線基板１５１、１５２を積層する構成で説明したが、電気絶縁層１０１の片面のみに多層配線基板が積層され、電気絶縁層１０１に設けられたビアによって他方の面に配置される電子部品などと多層配線基板が接続されるような構成であってもよい。
【００９１】
本実施の形態１の部品内蔵基板の構成とすることで、広面積の配線パターン１０３におけるビア受けランド周辺の配線パターン面積を削減でき、ビア１０２周辺のパターン抜き部１０５で電気絶縁層１０１と多層配線基板１５１、１５２とを接着できることで密着力を高くできると共に、電気絶縁層１０１の体積吸収ができることで、ビア圧縮性を損なわない信頼性の高いビア接続ができる。
【００９２】
このように、電気絶縁層１０１と密着力が強い基板基材との接着面積を設けることにより大幅に密着力を高めることができると共に、電気絶縁層１０１の体積吸収によりビア圧縮率を高めることができ、ビア接続信頼性の高い部品内蔵基板を得ることができる。
【００９３】
（実施の形態２）
図７（ａ）は、本発明の実施の形態２の部品内蔵基板の、多層配線基板のビア近傍の部分平面図である。図７（ａ）において、図３と同じ構成要素については同じ符号を用い、説明を省略する。
【００９４】
図７（ａ）に示すように、本実施の形態２の部品内蔵基板には、多層配線基板間の電気的な接続を行うための導電性樹脂ペーストで形成されるビア１０２が、広面積のグランド配線パターン上に隣接して複数設けられている。
【００９５】
例えば、実施の形態１と同じ構成である、ソルダーレジスト１０６の開口径を１．０ｍｍ、ビア受けランド径を０．４ｍｍ、扇形のパターン抜き部１１７（内径０．４ｍｍ、外形１．０ｍｍ）を４箇所設けたビア接続部を、本実施の形態２においては１ｍｍピッチで横５列、縦２列にて１０個のビア１０２を配置している。
【００９６】
この様にビア１０２を隣接して複数配置することによって、ソルダーレジスト１０６の開口部が繋がり大きな開口面積となっても、金メッキパターン面積率は４０％以下となり、多層配線基板と電気絶縁樹脂との密着力は低下することなく良好な接着力が得られて一体化されている。
【００９７】
図７（ｂ）に、従来の構成の部品内蔵基板において、多層配線基板間の電気的な接続を行うためのビアを隣接して設けた場合のビア近傍の部分平面図を示す。
【００９８】
本実施の形態２の構成を用いない場合、図７（ｂ）に示す様にビア７０２が隣接して複数配置されることで、ソルダーレジスト７０６の開口部が繋がり大きな開口面積となり、金メッキ７０４部分の面積が大きくなって、多層配線基板と電気絶縁樹脂との密着力を低下させ、ビア７０２の接続信頼性は悪くなる。
【００９９】
以上に説明したように、本発明の部品内蔵基板は、多層配線基板間を電気的に接続するビアを配置するグランドや電源ラインなどの広面積配線パターン部において、ソルダーレジスト抜き部に配置されるビアランド周辺にパターン抜き部を設けることによって、多層配線基板間と電気絶縁層との密着力を高めると共にビア圧縮力を高めることができ、信頼性の高いビア接続を得ることができる。
【０１００】
この様にして構成される本発明の部品内蔵基板は、既存の電子部品を高密度に内蔵でき、小型高機能な部品内蔵モジュールを実現でき、携帯電話などのモバイル機器の用途に適用できる。
【産業上の利用可能性】
【０１０１】
本発明に係る部品内蔵基板は、電気絶縁層を挟む２枚の多層配線基板間のビアによる接続信頼性が従来よりも高い効果を有し、回路部品が電気絶縁層の内部に配置される部品内蔵基板や部品内蔵モジュールを用いた携帯電話などのモバイル機器等として有用である。
【符号の説明】
【０１０２】
１０１  電気絶縁層
１０１ａ〜１０１ｃ  電気絶縁材料
１０２  ビア
１０３  配線パターン（グランド層・電源ライン）
１０４  ニッケル・金メッキ
１０５、１１５、１１６、１１７  パターン抜き部
１０６  ソルダーレジスト
１０７  ソルダーレジスト開口部
１０８  電源ラインパターン
１１１  回路部品
１２１ａ〜１２１ｇ  保護フィルム
１２２  部品キャビティ
１２２ａ〜１２２ｃ  キャビティ用孔
１２３  ビアホール
１５１、１５２  多層配線基板
１６６  部品内蔵基板
１６７  部品内蔵モジュール
７０２  ビア
７０４  金メッキ
７０６  ソルダーレジスト
【図１】
2012186401.tif 000003
【図２】
2012186401.tif 000004
【図３】
2012186401.tif 000005
【図４】
2012186401.tif 000006
【図５】
2012186401.tif 000007
【図６】
2012186401.tif 000008
【図７】
2012186401.tif 000009
【図８】
2012186401.tif 000010
【図９】
2012186401.tif 000011
【図１０】
2012186401.tif 000012
【図１１】
2012186401.tif 000013
【図１２】
2012186401.tif 000014