(57)【要約】【課題】  負荷への通電を妨げることなく、昇圧した電圧が低下することを防止することができる負荷駆動装置を提供する。【解決手段】  複数相の駆動回路のうちの少なくとも２相間において昇圧用コンデンサ４７，６７と第３の電源４５，６５との接続部に設けられ、昇圧された電圧が出力される昇圧電源端子１０，１３同士の電気的な接続または遮断を選択する少なくとも１つのスイッチ回路１０２と、少なくとも１つのスイッチ回路１０２を制御する少なくとも１つのスイッチ制御回路１１０とを備えている。【選択図】  図１
2012124649.tif 000002
【特許請求の範囲】
【請求項１】
所定電圧を付与する第１の電源と前記第１の電源より低い電圧を付与する第２の電源との間に直列接続される高電圧側トランジスタおよび低電圧側トランジスタと、
前記高電圧側トランジスタと前記低電圧側トランジスタとの接続部に設けられた出力部接続端子と、
第３の電源と前記出力部接続端子との間に昇圧用コンデンサが直列接続されることにより、当該昇圧用コンデンサを用いて前記第１の電源に対して昇圧された電圧を生成する昇圧回路と、
前記昇圧用コンデンサと前記第３の電源との接続部に設けられ、前記昇圧された電圧が出力される昇圧電源端子と、
前記昇圧電源端子に接続され、前記高電圧側トランジスタをオンまたはオフする高電圧側制御回路と、
前記低電圧側トランジスタをオンまたはオフする低電圧側制御回路と、を具備する駆動回路を複数相備えた負荷駆動装置であって、
前記複数相の駆動回路のうちの少なくとも２相間において前記昇圧電源端子同士の電気的な接続または遮断を選択する少なくとも１つのスイッチ回路と、
前記少なくとも１つのスイッチ回路を制御する少なくとも１つのスイッチ制御回路とを備えた、負荷駆動装置。
【請求項２】
前記スイッチ制御回路は、対応する前記スイッチ回路において電気的な接続または遮断を選択する２相の駆動回路の各昇圧電源端子の電圧が所定電圧より高いか否かを判定するレベル判定回路を備えており、
前記スイッチ制御回路は、前記２相の駆動回路の前記昇圧電源端子の電圧が両方とも所定電圧以上である場合、当該電圧が所定電圧より高い期間の少なくとも一部で前記スイッチ回路を接続させる、請求項１に記載の負荷駆動装置。
【請求項３】
前記所定電圧は、前記第１の電源の電圧よりも高い電圧である、請求項１に記載の負荷駆動装置。
【請求項４】
前記スイッチ回路は、２以上のトランジスタで構成され、そのうちの少なくとも１つのトランジスタはその他のトランジスタと寄生ダイオードの向きが逆向きとなるように直列接続されている、請求項１に記載の負荷駆動装置。
【請求項５】
前記トランジスタは、ＭＯＳトランジスタである、請求項４に記載の負荷駆動装置。
【請求項６】
前記ＭＯＳトランジスタは、Ｐ型のＭＯＳトランジスタである、請求項５に記載の負荷駆動装置。
【請求項７】
前記レベル判定回路は、対応する前記スイッチ回路に接続された各駆動回路の前記高電圧側制御回路への入力信号の電圧レベルに基づいて前記昇圧電源端子の電圧が前記所定電圧以上であるか否かを判定するよう構成されている、請求項２に記載の負荷駆動装置。
【請求項８】
前記レベル判定回路は、対応する前記スイッチ回路に接続された各駆動回路の前記出力部接続端子の電圧レベルに基づいて前記昇圧電源端子の電圧が前記所定電圧以上であるか否かを判定するよう構成されている、請求項２に記載の負荷駆動装置。
【請求項９】
前記レベル判定回路は、対応する前記スイッチ回路に接続された各駆動回路の前記昇圧電源端子の電圧が前記所定電圧以上であるか否かを判定するよう構成されている、請求項２に記載の負荷駆動装置。
【請求項１０】
前記レベル判定回路は、対応する前記スイッチ回路に接続された各駆動回路の前記高電圧側トランジスタの制御端子の電圧レベルに基づいて前記昇圧電源端子の電圧が前記所定電圧以上であるか否かを判定するよう構成されている、請求項２に記載の負荷駆動装置。
【請求項１１】
前記スイッチ制御回路は、前記レベル判定回路において前記２相の駆動回路の前記昇圧電源端子の電圧が両方とも所定電圧以上であると判定された場合に出力される出力信号を所定の遅延時間遅延させて、前記スイッチ回路の接続を遅延させる遅延回路を備えている、請求項２に記載の負荷駆動装置。
【請求項１２】
前記スイッチ制御回路は、前記レベル判定回路において前記昇圧電源端子の電圧が前記所定電圧より低いと判定された場合に、前記スイッチ回路の遮断を前記遅延時間より短い時間で実行するよう構成されている、請求項１１に記載の負荷駆動装置。
【請求項１３】
前記スイッチ制御回路は、所定の判定期間内において前記２相の駆動回路の前記昇圧電源端子の電圧が両方とも所定電圧以上である複数の期間のうちの少なくともいずれか１つの期間において、前記スイッチ回路を接続させる、請求項２に記載の負荷駆動装置。
【請求項１４】
前記第１の電源と前記第３の電源とは同一の電源である、請求項１に記載の負荷駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｎ型のＭＯＳトランジスタやＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）等のトランジスタをスイッチング制御することにより負荷を駆動させる負荷駆動装置に関し、特にその昇圧電源制御に関する。
【背景技術】
【０００２】
トランジスタのスイッチング制御により負荷を駆動させる負荷駆動装置において、高電圧側トランジスタにＮ型のＭＯＳトランジスタやＩＧＢＴを用いる場合、高電圧側トランジスタのゲート端子を電源電圧以上に昇圧する必要がある。このための昇圧電源制御手段として、発振器を利用するチャージポンプ型昇圧回路や、トランジスタのスイッチング動作を利用するブートストラップ型昇圧回路が広く知られている。なかでもブートストラップ型昇圧回路は、チャージポンプ型昇圧回路に比べて、低損失駆動が可能であり、さらに回路構成がシンプルであるというメリットがある。
【０００３】
しかしながら、従来のブートストラップ型昇圧回路を用いた負荷駆動装置では、昇圧した電圧が時間の経過とともに低下するという課題があった。すなわち、高電圧側トランジスタのオン期間中には、昇圧用コンデンサに電荷を供給する事ができないため、制御回路の消費電流やゲート端子のリーク電流等により、昇圧した電圧が時間の経過とともに低下する。このオン期間が長時間続く場合、高電圧側トランジスタのゲート端子に印加される電圧が著しく低下し、損失の悪化や誤動作の発生を招いてしまう場合がある。
【０００４】
このような課題を解決するために、負荷を駆動するトランジスタのゲート−ソース間電圧の低下を検知した場合に、トランジスタをいったんオフさせて昇圧用コンデンサに再充電するような構成が知られている（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第２７７３４７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１の構成のように、トランジスタをオンさせるべき期間においてオフさせることは、負荷への通電を妨げることになり、好ましい動作ではない。さらには、負荷駆動装置の構成や負荷の態様によっては、オン期間中にいったんオフさせる動作が許されない場合も有り得る。
【０００７】
本発明は、このような従来の課題を解決するものであり、負荷への通電を妨げることなく、昇圧した電圧が低下することを防止することができる負荷駆動装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る負荷駆動装置は、所定電圧を付与する第１の電源と前記第１の電源より低い電圧を付与する第２の電源との間に直列接続される高電圧側トランジスタおよび低電圧側トランジスタと、前記高電圧側トランジスタと前記低電圧側トランジスタとの接続部に設けられた出力部接続端子と、第３の電源と前記出力部接続端子との間に昇圧用コンデンサが直列接続されることにより、当該昇圧用コンデンサを用いて前記第１の電源に対して昇圧された電圧を生成する昇圧回路と、前記昇圧用コンデンサと前記第３の電源との接続部に設けられ、前記昇圧された電圧が出力される昇圧電源端子と、前記昇圧電源端子に接続され、前記高電圧側トランジスタをオンまたはオフする高電圧側制御回路と、前記低電圧側トランジスタをオンまたはオフする低電圧側制御回路と、を具備する駆動回路を複数相備えた負荷駆動装置であって、前記複数相の駆動回路のうちの少なくとも２相間において前記昇圧電源端子同士の電気的な接続または遮断を選択する少なくとも１つのスイッチ回路と、前記少なくとも１つのスイッチ回路を制御する少なくとも１つのスイッチ制御回路とを備えている。
【０００９】
上記構成によれば、スイッチ回路により２相間の昇圧電源端子同士を電気的に接続することができるため、ある１相の高電圧側トランジスタのオン期間の継続中であっても、他の１相の昇圧電源端子からオン期間が継続している相の昇圧用コンデンサに電荷を供給することができるため、負荷への通電を妨げることなく、昇圧した電圧が低下することを防止することができる。
【００１０】
前記スイッチ制御回路は、対応する前記スイッチ回路において電気的な接続または遮断を選択する２相の駆動回路の各昇圧電源端子の電圧が所定電圧より高いか否かを判定するレベル判定回路を備えており、前記スイッチ制御回路は、前記２相の駆動回路の前記昇圧電源端子の電圧が両方とも所定電圧以上である場合、当該電圧が所定電圧より高い期間の少なくとも一部で前記スイッチ回路を接続させてもよい。これによれば、オン期間が継続している１相の昇圧用コンデンサに他の１相の昇圧電源端子から確実に電荷を供給することができる。
【００１１】
前記所定電圧は、前記第１の電源の電圧よりも高い電圧であってもよい。これにより、スイッチ回路により２相間の接続が維持された状態で昇圧電源端子の電圧が低下した場合であっても、オン期間が継続している１相の昇圧用コンデンサからオフ状態となった他の１相の昇圧用コンデンサへ電荷が逆流することを抑制することができる。
【００１２】
前記スイッチ回路は、２以上のトランジスタで構成され、そのうちの少なくとも１つのトランジスタはその他のトランジスタと寄生ダイオードの向きが逆向きとなるように直列接続されていてもよい。このように、２以上のトランジスタが寄生ダイオードの向きが互いに対向する方向に直列接続されているため、トランジスタをオンさせることにより昇圧電源端子間の電気的な接続を確保しつつ、トランジスタをオフさせることにより、昇圧電源端子間の電気的な遮断を確実に行うことができる。
【００１３】
前記トランジスタは、ＭＯＳトランジスタであってもよい。さらに、前記ＭＯＳトランジスタは、Ｐ型のＭＯＳトランジスタであってもよい。
【００１４】
前記レベル判定回路は、対応する前記スイッチ回路に接続された各駆動回路の前記高電圧側制御回路への入力信号の電圧レベルに基づいて前記昇圧電源端子の電圧が前記所定電圧以上であるか否かを判定するよう構成されていてもよい。これにより、電圧レベルがハイレベルまたはローレベルとなる高電圧側制御回路への入力信号の電圧レベルが何れであるかを判定することにより昇圧電源端子の電圧を間接的に判定することができるため、昇圧電源端子の電圧が所定電圧以上であるか否かの判定を容易かつ安定的に行うことができる。
【００１５】
前記レベル判定回路は、対応する前記スイッチ回路に接続された各駆動回路の前記出力部接続端子の電圧レベルに基づいて前記昇圧電源端子の電圧が前記所定電圧以上であるか否かを判定するよう構成されていてもよい。これにより、駆動回路の出力部接続端子の電圧レベルを判定することにより昇圧電源端子の電圧を間接的に判定することができるため、昇圧電源端子の電圧が所定電圧以上であるか否かの判定を容易かつ安定的に行うことができる。
【００１６】
前記レベル判定回路は、対応する前記スイッチ回路に接続された各駆動回路の前記昇圧電源端子の電圧が前記所定電圧以上であるか否かを判定するよう構成されていてもよい。これにより、昇圧電源端子の電圧を直接判定することにより、昇圧電源端子の電圧が所定電圧以上であるか否かの判定を確実に行うことができる。
【００１７】
前記レベル判定回路は、対応する前記スイッチ回路に接続された各駆動回路の前記高電圧側トランジスタの制御端子の電圧レベルに基づいて前記昇圧電源端子の電圧が前記所定電圧以上であるか否かを判定するよう構成されていてもよい。これにより、駆動回路の高電圧側トランジスタの制御端子の電圧レベルを判定することにより昇圧電源端子の電圧を間接的に判定することができるため、昇圧電源端子の電圧が所定電圧以上であるか否かの判定を容易かつ安定的に行うことができる。
【００１８】
前記スイッチ制御回路は、前記レベル判定回路において前記２相の駆動回路の前記昇圧電源端子の電圧が両方とも所定電圧以上であると判定された場合に出力される出力信号を所定の遅延時間遅延させて、前記スイッチ回路の接続を遅延させる遅延回路を備えていてもよい。これにより、論理上、２相の駆動回路の昇圧電源端子の電圧が両方とも所定電圧以上であると判定された場合であっても、所定の遅延時間を経過した後に実際にスイッチ回路が接続されるため、両方の昇圧電源端子の電圧が確実に所定電圧以上となったときに２相間を接続させることができる。
【００１９】
前記スイッチ制御回路は、前記レベル判定回路において前記昇圧電源端子の電圧が前記所定電圧より低いと判定された場合に、前記スイッチ回路の遮断を前記遅延時間より短い時間で実行するよう構成されていてもよい。これにより、２相の駆動回路の昇圧電源端子のうち何れか一方が所定電圧未満となった場合には、昇圧電源端子の電圧の高い１相から所定電圧未満となった昇圧電源端子の電圧の低い他の１相へ電荷が移動することを迅速に防止することができ、適正な動作を確保することができる。
【００２０】
前記スイッチ制御回路は、所定の判定期間内において前記２相の駆動回路の前記昇圧電源端子の電圧が両方とも所定電圧以上である複数の期間のうちの少なくともいずれか１つの期間において、前記スイッチ回路を接続させてもよい。これにより、オン期間が継続している１相の昇圧用コンデンサに他の１相の昇圧電源端子から確実に電荷を供給することができる。
【００２１】
前記第１の電源と前記第３の電源とは同一の電源であってもよい。
【発明の効果】
【００２２】
本発明は以上に説明したように構成され、負荷への通電を妨げることなく、昇圧した電圧が低下することを防止することができるという効果を奏する。
【図面の簡単な説明】
【００２３】
【図１】図１は、本発明の第１実施形態に係る負荷駆動装置の概略構成を示す回路図である。
【図２】図２は、図１に示す負荷駆動装置におけるスイッチ部の構成を示す回路図である。
【図３】図３は、図１の負荷駆動装置における各電圧のタイムチャートを示すグラフである。
【図４】図４は、本発明の第２実施形態に係る負荷駆動装置におけるスイッチ部の構成を示す回路図である。
【図５】図５は、図４の負荷駆動装置における各電圧のタイムチャートを示すグラフである。
【図６】図６は、本発明の第３実施形態に係る負荷駆動装置の概略構成を示す回路図である。
【発明を実施するための形態】
【００２４】
以下、本発明の実施の形態を、図面を参照しながら説明する。なお、以下では全ての図を通じて同一または相当する要素には同一の参照符号を付して、その重複する説明を省略する。
【００２５】
＜第１実施形態＞
まず、本発明の第１実施形態に係る負荷駆動装置について説明する。図１は、本発明の第１実施形態に係る負荷駆動装置の概略構成を示す回路図である。
【００２６】
図１に示すように、本実施形態における負荷駆動装置は、負荷であるコイル３と、第１の電源１と、第２の電源２と、複数の相ごとに設けられた駆動回路と、複数相のうちの２相間に設けられたスイッチ部１００とを備えている。第１の電源１は、所定電圧を付与するものであり、第２の電源２は、第１の電源１より低い電圧を付与するものである。本実施形態において、第２の電源２は、グランド（０Ｖ）である。
【００２７】
本実施形態においては２相の駆動回路を備えた負荷駆動装置について例示して説明する。各相の駆動回路は、それぞれ、高電圧側トランジスタ２０，２２と、低電圧側トランジスタ２１，２３と、各トランジスタのオンまたはオフ動作を制御するトランジスタ制御部４０，６０とを備えている。なお、高電圧側トランジスタ２０，２２および低電圧側トランジスタ２１，２３には、それぞれの主端子間に寄生ダイオード成分が生じる。図１においては、当該高電圧側トランジスタ２０，２２に生じる寄生ダイオード成分を高電圧側ダイオード３０，３２として示し、低電圧側トランジスタ２１，２３に生じる寄生ダイオード成分を低電圧側ダイオード３１，３３として示している。なお、高電圧側トランジスタ２０，２２および低電圧側トランジスタ２１，２３のそれぞれの主端子間に実際にダイオード３０〜３３を接続してもよい。以下の説明では、高電圧側トランジスタ２０、低電圧側トランジスタ２１およびトランジスタ制御部４０を有する駆動回路を第１相と称し、高電圧側トランジスタ２２、低電圧側トランジスタ２３およびトランジスタ制御部６０を有する駆動回路を第２相と称する。
【００２８】
第１の電源１と第２の電源２との間には、各相の高電圧側トランジスタ２０，２２と各相の低電圧側トランジスタ２１，２３とが直列接続されている。高電圧側トランジスタ２０，２２同士は並列接続され、低電圧側トランジスタ２１，２３同士は並列接続されている。高電圧側トランジスタ２０と低電圧側トランジスタ２１との接続部には、出力部接続端子１１が設けられ、当該出力部接続端子１１に負荷３の一端が接続される。同様に、高電圧側トランジスタ２２と低電圧側トランジスタ２３との接続部には、出力部接続端子１４が設けられ、当該出力部接続端子１４に負荷３の他端が接続される。
【００２９】
高電圧側トランジスタ２０の制御端子１２および低電圧側トランジスタ２１の制御端子１６は、トランジスタ制御部４０に接続されており、トランジスタ制御部４０から各制御端子１２，１６へ出力される電圧レベルに応じて高電圧側トランジスタ２０および低電圧側トランジスタ２１がスイッチング制御される。同様に、高電圧側トランジスタ２２の制御端子１５および低電圧側トランジスタ２３の制御端子１７は、トランジスタ制御部６０に接続されており、トランジスタ制御部６０から各制御端子１５，１７へ出力される電圧レベルに応じて高電圧側トランジスタ２２および低電圧側トランジスタ２３がスイッチング制御される。各相におけるトランジスタのスイッチング制御が行われることにより、負荷３へ電流が供給され、駆動電力が生成される。
【００３０】
ここで、高電圧側トランジスタ２０，２２および低電圧側トランジスタ２１，２３は、ＭＯＳトランジスタやＩＧＢＴ等が使用できる。本実施形態においては、Ｎ型のＭＯＳトランジスタを用いた構成について説明している。
【００３１】
次に各相のトランジスタ制御部について説明する。ここでは特に第１相のトランジスタ制御部４０に基づいて説明するが、第２相のトランジスタ制御部６０についても同様の構成を有している。トランジスタ制御部４０は、第３の電源４５と、当該第３の電源４５と出力部接続端子１１との間に昇圧用コンデンサ４７が直列接続されることにより、当該昇圧用コンデンサ４７を用いて第１の電源１に対して昇圧された電圧を生成する昇圧回路５０とを有している。昇圧用コンデンサ４７と第３の電源４５との接続部には、昇圧回路５０で昇圧された電圧が出力される昇圧電源端子１０が設けられている。昇圧電源端子１０には、高電圧側トランジスタ２０をオンまたはオフする高電圧側制御回路４２が接続されている。
【００３２】
昇圧回路５０は、第３の電源４５と昇圧電源端子１０との間に設けられた整流用ダイオード４６を有し、昇圧電源端子１０と出力部接続端子１１との間に昇圧用コンデンサ４７が接続されることにより、第１の電源１に対して昇圧された電圧が昇圧電源端子１０に出力されるように構成されている。具体的には、後述するように、高電圧側トランジスタ２０がオフし、かつ低電圧側トランジスタ２１がオンした状態で昇圧用コンデンサ４７が第１の電源１の電圧に充電され、その後、高電圧側トランジスタ２０がオンし、かつ低電圧側トランジスタ２１がオフすると充電された昇圧用コンデンサ４７の電圧が第１の電源１に対して昇圧されて電源端子１０に出力される。
【００３３】
さらに、トランジスタ制御部４０は、第４の電源５５と、第４の電源５５に接続され、低電圧側トランジスタ２１をオンまたはオフする低電圧側制御回路５２とを有している。
【００３４】
高電圧側制御回路４２は、オン制御スイッチ４３とオフ制御スイッチ４４とを有しており、これらのスイッチ４３，４４は、昇圧電源端子１０と出力部接続端子１１との間に直列接続されている。オン制御スイッチ４３とオフ制御スイッチ４４との接続部は、高電圧側トランジスタ２０の制御端子１２に接続されている。オン制御スイッチ４３およびオフ制御スイッチ４４には、高電圧側トランジスタ２０を制御するための入力信号Ｉ４１が入力される入力信号端子４１が設けられている。入力信号端子４１から入力される入力信号Ｉ４１の電圧レベルが変化することにより、スイッチ４３，４４が択一的に接続される。
【００３５】
具体的には、入力信号Ｉ４１の電圧レベルが所定電圧より高いハイレベルとなった場合には、オン制御スイッチ４３がオンかつオフ制御スイッチ４４がオフすることにより昇圧用コンデンサ４７により昇圧された電圧が昇圧電源端子１０から制御端子１２に印加されて高電圧側トランジスタ２０がオンする。一方、入力信号Ｉ４１の電圧レベルが所定電圧より低いローレベルとなった場合には、オン制御スイッチ４３がオフかつオフ制御スイッチ４４がオンすることにより制御端子１２が低電位側の主端子（ここではソース端子）に接続されて高電圧側トランジスタ２０がオフする。
【００３６】
低電圧側制御回路５２も、オン制御スイッチ５３とオフ制御スイッチ５４とを有しており、これらのスイッチ５３，５４は、第４の電源５５と第２の電源２との間に直列接続されている。オン制御スイッチ５３とオフ制御スイッチ５４との接続部は、低電圧側トランジスタ２１の制御端子１６に接続されている。オン制御スイッチ５３およびオフ制御スイッチ５４には、低電圧側トランジスタ２１を制御するための入力信号Ｉ５１が入力される入力信号端子５１が設けられている。入力信号端子５１から入力される入力信号Ｉ５１の電圧レベルが変化することにより、スイッチ５３，５４が択一的に接続される。
【００３７】
具体的には、入力信号Ｉ５１の電圧レベルが所定電圧より高いハイレベルとなった場合には、オン制御スイッチ５３がオンかつオフ制御スイッチ５４がオフする。これにより、第４の電源５５と低電圧側トランジスタ２１の制御端子１６とが接続されるため、低電圧トランジスタ２１がオンし、出力部接続端子１１が第２の電源（グランド）２に接続される。一方、入力信号Ｉ５１の電圧レベルが所定電圧より低いローレベルとなった場合には、オン制御スイッチ５３がオフかつオフ制御スイッチ５４がオンすることにより制御端子１６が低電位側の主端子（ここではソース端子）に接続されて低電圧側トランジスタ２１がオフする。
【００３８】
これらの入力信号Ｉ４１，Ｉ５１は、電圧レベルが相補的に反転する（一方の入力信号がハイレベルであれば他方の入力信号がローレベルとなる）よう設定されており、これにより、高電圧側トランジスタ２０と低電圧側トランジスタ２１とは択一的にオンされる。
【００３９】
第２相の駆動回路におけるトランジスタ制御部６０も同様に構成されており、第１相の駆動回路におけるトランジスタ制御部４０と同様の構成については、図１の符号において十の位の４または５を６または７に変えて示される。
【００４０】
本実施形態において、第１相の昇圧電源端子１０と第２相の昇圧電源端子１３との間には、スイッチ部１００が設けられている。スイッチ部１００は、スイッチ回路１０２と、スイッチ回路１０２を制御するためのスイッチ制御回路１１０を有している。スイッチ回路１０２は、スイッチ制御回路１１０に制御され、２相間において昇圧電源端子１０，１３同士の電気的な接続または遮断を選択動作する。
【００４１】
以下、スイッチ部１００の構成についてより詳しく説明する。図２は図１に示す負荷駆動装置におけるスイッチ部の構成を示す回路図である。
【００４２】
図２に示すように、スイッチ回路１０２は、２つのトランジスタ１０３，１０４と、抵抗１０７とを有している。２つのトランジスタ１０３，１０４は２相の昇圧電源端子１０，１３の間に直列接続されており、当該トランジスタ１０３とトランジスタ１０４との接続部と２つのトランジスタ１０３，１０４の制御端子との間に抵抗１０７が接続されている。このトランジスタ１０３，１０４は、Ｐ型のＭＯＳトランジスタで構成されている。抵抗１０７は、トランジスタ１０３，１０４のオン動作時に、トランジスタ１０３，１０４の主端子の一方（ソース端子）と制御端子（ゲート端子）との間に電圧差を生じさせるために設けられている。
【００４３】
これらのトランジスタ１０３，１０４には、主端子間に寄生ダイオード成分が生じる。Ｐ型のＭＯＳトランジスタにおいては、ドレイン端子が寄生ダイオードのアノードとなり、ソース端子が寄生ダイオードのカソードとなる。図２においては、トランジスタ１０３に生じる寄生ダイオード成分を寄生ダイオード１０５として破線で示し、トランジスタ１０４に生じる寄生ダイオード成分を寄生ダイオード１０６として破線で示している。そして、トランジスタ１０３，１０４は、一方のトランジスタ１０３が他方のトランジスタ１０４と寄生ダイオード１０５，１０６の向きが互いに逆向きとなるように直列接続されている。
【００４４】
このように、寄生ダイオード１０５，１０６の向きが互いに対向する方向に２つのトランジスタ１０３，１０４が直列接続されているため、トランジスタ１０３，１０４をオンさせる（制御端子に印加される電圧レベルをハイレベルとする）ことによる昇圧電源端子１０，１３間の電気的な接続を確保しつつ、トランジスタ１０３，１０４をオフさせる（制御端子に印加される電圧レベルをローレベルとする）ことにより、昇圧電源端子１０，１３間の電気的な遮断を確実に行うことができる。すなわち、寄生ダイオードの向きが何れか一方のみである場合、昇圧電源端子１０，１３間の電圧差によっては、寄生ダイオードの向きに電流が流れる可能性が生じるため、昇圧電源端子１０，１３間を電気的に遮断させることができないおそれがある。従って、２つのトランジスタ１０３，１０４の寄生ダイオード１０５，１０６の向きを互いに逆向きに直列接続することにより、トランジスタ１０３，１０４をオフした際に昇圧電源端子１０，１３間の電気的な遮断を確実に行うことができる。特に、トランジスタ１０３，１０４がＰ型のＭＯＳトランジスタで構成されているため、ゲート電圧がソース電圧に対して低い電圧でオンまたはオフ動作が可能であり、別途電源を設けることなく、低い電圧で駆動させることが可能である。
【００４５】
なお、トランジスタは、３つ以上設けられていてもよく、直列接続されるトランジスタのうちの少なくとも１つがその他のトランジスタと寄生ダイオードの向きが逆向きとなっていればよい。また、トランジスタ１０３，１０４はＰ型のＭＯＳトランジスタに限られず、Ｎ型のＭＯＳトランジスタであってもよいし、バイポーラトランジスタであってもよい。
【００４６】
また、スイッチ回路１０２において、トランジスタ１０３，１０４の何れか一方のみを有する構成することも可能である。この場合、当該トランジスタに、その寄生ダイオードの方向と順方向が反対となるダイオードを直列接続するように構成することにより、上記と同様の効果を得ることができる。ただし、この場合は、トランジスタに直列接続したダイオードの逆方向には電流を流すことができない。すなわち、ある一相（例えば第１相）から他の相（例えば第２相）へ電荷を供給することができても反対に他の相（例えば第２相）からもとの一相（第１相）へは電荷を供給することができないため、用途は限定的となる。
【００４７】
スイッチ制御回路１１０は、各相の昇圧電源端子１０，１３の電圧が所定電圧より高いか否か判定するレベル判定回路１２０を備えている。本実施形態においては、レベル判定回路１２０は、各相の高電圧側制御回路４２，６２に入力される入力信号Ｉ４１，Ｉ６１が入力されるＡＮＤ回路１２１により構成されている。レベル判定回路１２０は、入力信号Ｉ４１，Ｉ６１の電圧レベルがともにハイレベルであるときに、各相の昇圧電源端子１０，１３の電圧がともに所定電圧より高いハイレベルであると判定し、ハイレベルを出力信号端子１１２から出力し、入力信号Ｉ４１，Ｉ６１の少なくとも一方がローレベルであるときに、２相のうち少なくとも何れか１相の昇圧電源端子１０，１３の電圧が所定電圧より低いローレベルであると判定し、ローレベルを出力信号端子１１２から出力する。
【００４８】
さらに、スイッチ制御回路１１０は、レベル判定回路１２０において２相の駆動回路の昇圧電源端子１０，１３の電圧が両方とも所定電圧以上であると判定された場合に出力される出力信号を所定の遅延時間遅延させて、スイッチ回路１０２の接続を遅延させる遅延回路１１３を備えている。遅延回路１１３は、主端子の一方がスイッチ回路１０２のトランジスタ１０３，１０４の制御端子１０１に接続され、主端子の他方が第２の電源（グランド）２に接続されているＮ型のＭＯＳトランジスタ１１１と、クロック端子ＣＫに所定の周波数で発振するクロック信号ＣＬＫが入力される複数段（２段）のフリップフロップ回路１１４，１１５とを有している。本実施形態において、フリップフロップ回路１１４，１１５は、いずれもクリア端子を有するＤフリップフロップ回路で構成されている。前段のフリップフロップ回路１１４の入力端子Ｄには、レベル判定回路１２０の出力信号端子１１２に接続されることによりレベル判定回路１２０の出力信号が入力され、後段のフリップフロップ回路１１５の入力端子Ｄには、前段のフリップフロップ回路１１４の出力端子Ｑが接続されている。後段のフリップフロップ回路１１５の出力端子Ｑには、Ｎ型のＭＯＳトランジスタ１１１の制御端子が接続されている。すなわち、後段のフリップフロップ回路１１５の出力端子Ｑから出力される出力信号は、Ｎ型のＭＯＳトランジスタ１１１の制御信号である。フリップフロップ回路１１４，１１５のクリア端子Ｃには、それぞれレベル判定回路１２０の出力信号の反転信号が入力される。
【００４９】
以下、スイッチ部１００における具体的な動作について説明する。各相の高電圧側制御回路４２，６２の入力信号Ｉ４１，Ｉ６１の少なくとも何れか一方の電圧レベルがローレベルである場合、レベル判定回路１２０の出力信号端子１１２から出力される出力信号の電圧レベルはローレベルであるため、遅延回路１１３のフリップフロップ回路１１４，１１５はともに初期状態でローレベルを出力する。従って、Ｎ型のＭＯＳトランジスタ１１１は、オフ状態となり、スイッチ回路１０２のトランジスタ１０３，１０４の制御端子１０１がハイインピーダンス状態となっている。これにより、トランジスタ１０３，１０４はオフ状態となり、２相の昇圧電源端子１０，１３間は、電気的に遮断されている。
【００５０】
２相の高電圧側制御回路４２，６２の入力信号Ｉ４１，Ｉ６１の電圧レベルが両方ともハイレベルとなった場合、レベル判定回路１２０の出力信号端子１１２から出力される出力信号の電圧レベルは、ハイレベルとなる。従って、遅延回路１１３の前段のフリップフロップ回路１１４の入力端子Ｄにハイレベルが入力される。その後、クロック端子ＣＫから入力されるクロック信号ＣＬＫの電圧レベルがハイレベルとなることにより、当該前段のフリップフロップ回路１１４の出力端子Ｑから出力される電圧レベルがハイレベルとなる。前段のフリップフロップ回路１１４からハイレベルが出力されることにより後段のフリップフロップ回路１１５の入力端子Ｄにハイレベルが入力される。その後、クロック端子ＣＫから入力されるクロック信号ＣＬＫの電圧レベルがハイレベルとなることにより、当該後段のフリップフロップ回路１１５の出力端子Ｑから出力される電圧レベルがハイレベルとなる。
【００５１】
これにより、Ｎ型のＭＯＳトランジスタ１１１がオン状態となり、スイッチ回路１０２のトランジスタ１０３，１０４の制御端子１０１が第２の電源（グランド）２に接続される。従って、トランジスタ１０３，１０４がオンし、２相の昇圧電源端子１０，１３間が電気的に接続される。すなわち、レベル判定回路１２０から出力される電圧レベルがローレベルからハイレベルに切り換わった場合、所定の遅延時間として電圧レベルがハイレベルに切り換わってからクロック信号ＣＬＫの立ち上がりエッジが２回入力されるまでの時間を待ってから、トランジスタ１０３，１０４がオン状態となる。
【００５２】
この後、再び２相の高電圧側制御回路４２，６２の入力信号Ｉ４１，Ｉ６１のうち少なくとも何れか一方の電圧レベルがローレベルとなった場合、レベル判定回路１２０の出力信号端子１１２から出力される出力信号の電圧レベルは、ローレベルとなる。出力信号端子１１２から出力される出力信号の電圧レベルがローレベルとなると、各フリップフロップ回路１１４，１１５のクリア端子Ｃへ入力される電圧レベルがハイレベルとなり、両フリップフロップ回路１１４，１１５の出力はともにローレベルとなる。すなわち、レベル判定回路１２０から出力される電圧レベルがハイレベルからローレベルに切り換わった場合、切り換わった後ほとんど遅延することなしに、トランジスタ１０３，１０４がオフ状態となる。なお、この場合でもフリップフロップ回路１１４，１１５のゲート遅延等の影響によるわずかな遅延が発生するが、レベル判定回路１２０から出力される電圧レベルがローレベルかハイレベルに切り換わった場合においてクロック信号ＣＬＫの立ち上がりエッジが２回入力されるまでの時間に比べると無視できる程度のごく短い時間である。
【００５３】
次に、本実施形態の負荷駆動装置における昇圧電源制御について説明する。図３は図１の負荷駆動装置における各電圧のタイムチャートを示すグラフである。ここでは、第１の電源１の電圧をＶ１、第２の電源２の電圧を０（Ｖ）、第３の電源４５，６５の電圧をそれぞれＶ４５，Ｖ６５、整流用ダイオード４６，６６の順方向降下電圧をそれぞれＶｄ４６，Ｖｄ６６とする。なお、本実施形態においては、各相の第３の電源４５，６５は同一の電源を用い、当該電圧Ｖ４５，Ｖ６５は同じ電圧である。また、各相の整流用ダイオード４６，６６は同一のものを用い、当該順方向降下電圧Ｖｄ４６，Ｖｄ６６は同じ電圧である。また、第１の電源１と第３の電源４５，６５とは同一の電源であってもよく、この場合、これらの電圧Ｖ１，Ｖ４５，Ｖ６５は同じ電圧である。一般的に、第１の電源１の電圧Ｖ１と第３の電源４５，６５の電圧Ｖ４５，Ｖ６５との関係は、Ｖ１≧Ｖ４５，Ｖ６５となる。
【００５４】
初期状態である時刻ｔ０において、高電圧側制御回路４２，６２の入力信号Ｉ４１，Ｉ６１の電圧レベルはともにローレベルであり、低電圧側制御回路５２，７２の入力信号Ｉ６１，Ｉ７１の電圧レベルはともにハイレベルである。このため、高電圧側トランジスタ２０，２２はともにオフしており、低電圧側トランジスタ２１，２３はともにオンしている。高電圧側トランジスタ２０，２２および低電圧側トランジスタ２１，２３のオン抵抗はともに無視できるものとすると、各相の出力部接続端子１１，１４の電圧は第２の電源２と同じ０Ｖであり、昇圧電源端子１０，１３の電圧は、それぞれ第３の電源４５，６５から整流用ダイオード４６，６６の順方向降下電圧を差し引きした電圧Ｖ４５−Ｖｄ４６，Ｖ６５−Ｖｄ６６である。このとき、スイッチ回路１０２は、各相の昇圧電源端子１０，１３の間を電気的に遮断している。
【００５５】
時刻ｔ１において、第１相の高電圧側制御回路４２の入力信号Ｉ４１の電圧レベルがハイレベルに切り換わり、第１相の低電圧側制御回路５２の入力信号Ｉ５１の電圧レベルがローレベルに切り換わる。高電圧側制御回路４２および低電圧側制御回路５２は、入力信号Ｉ４１，Ｉ５１の電圧レベルの切り換わりから各制御回路４２，５２内の素子に起因して所定時間遅延した後、時刻ｔ２で応答する。すなわち、時刻ｔ２において、第１相の高電圧側トランジスタ２０がオンし、第１相の低電圧側トランジスタ２１がオフする。これにより出力部接続端子１１の電圧が第１の電源１の電圧Ｖ１まで上昇する。このとき、第１相の昇圧電源端子１０の電圧は、昇圧用コンデンサ４７により第３の電源４５の電圧から整流用ダイオード４６の順方向降下電圧を差し引きした電圧が第１の電源１の電圧Ｖ１に加算されてＶ４５−Ｖｄ４６＋Ｖ１（＞Ｖ１）に昇圧される。なお、高電圧側トランジスタ２０と低電圧側トランジスタ２１とが同時にオンすることを防止するために、トランジスタ２０，２１を両方ともオフさせるデッドタイム期間を設けることが一般的であるが、本実施形態においては図示を省略している。
【００５６】
ここで、第１相の高電圧側トランジスタ２０のオン期間中においては、昇圧用コンデンサ４７に電荷を供給することができず、昇圧用コンデンサ４７に蓄積された電荷は高電圧側トランジスタ２０の制御端子１２へ流れ込む。これにより、高電圧側制御回路４２の消費電流や高電圧側トランジスタ２０の制御端子におけるリーク電流等により、第１相の昇圧電源端子１０の電圧は、時間の経過とともに低下していく。
【００５７】
この後、時刻ｔ３において、第２相の高電圧側制御回路６２の入力信号Ｉ６１がハイレベルに切り換わり、第２相の低電圧側制御回路７２の入力信号Ｉ７１がローレベルに切り換わる。このとき、各相の高電圧側制御回路４２，６２の入力信号Ｉ４１，Ｉ６１がともにハイレベルとなる。第２相においても同様に高電圧側制御回路６２および低電圧側制御回路７２は、入力信号Ｉ６１，Ｉ７１の切り換わりから所定時間遅延した後、時刻ｔ４で応答する。すなわち、時刻ｔ４において、第２相の高電圧側トランジスタ２２がオンし、第２相の低電圧側トランジスタ２３がオフする。これにより出力部接続端子１４の電圧が第１の電源１の電圧Ｖ１まで上昇する。このとき、第２相の昇圧電源端子１３の電圧は、昇圧用コンデンサ６７により第３の電源６５の電圧から整流用ダイオード６６の順方向降下電圧を差し引きした電圧が第１の電源１の電圧に加算されてＶ６５−Ｖｄ６６＋Ｖ１に昇圧される。
【００５８】
第１相と同様に、第２相の昇圧電源端子１３の電圧も時間の経過とともに低下していく。ただし、本例においては第１相の高電圧側トランジスタ２２が先にオンしているので、第１相の昇圧電源端子１０の電圧は、第２相の昇圧電源端子１３の電圧より低い状態となっている。
【００５９】
前述したように、時刻ｔ３において各相の高電圧側制御回路４２，６２の入力信号Ｉ４１，Ｉ６１がともにハイレベルとなったことによりスイッチ制御回路１１０が前述した所定の遅延時間遅延した後、実際に各相の高電圧側トランジスタ２０，２２がともにオンしている時刻ｔ４を過ぎた時刻ｔ５において、スイッチ回路１０２は、各相の昇圧電源端子１０，１３の間を電気的に接続する。時刻ｔ５の時点においても第１相の昇圧電源端子１０の電圧は、第２相の昇圧電源端子１３の電圧より低い状態となっているため、各相の昇圧電源端子１０，１３が電気的に接続されることにより、第２相の昇圧用コンデンサ６７から第１の昇圧用コンデンサ４７に電荷が流れ込む。
【００６０】
従って、第１相の昇圧電源端子１０の電圧が上昇する。このとき、第２相の昇圧電源端子１３の電圧は昇圧電源端子１０，１３の電圧が同じ電圧となるまで低下する。昇圧電源端子１０，１３の電圧が同じ電圧となった後は、昇圧電源端子１０，１３の電圧は双方とも時間の経過とともに低下していく。
【００６１】
時刻ｔ６において、第２相の高電圧側制御回路６２の入力信号Ｉ６１の電圧レベルがローレベルに切り換わり、第２相の低電圧側制御回路７２の入力信号Ｉ７１の電圧レベルがハイレベルに切り換わる。これにより、スイッチ制御回路１１０は、即座に各相の昇圧電源端子１０，１３の間を電気的に遮断する。その後、各制御回路６２，７２内の素子に起因して所定時間遅延した時刻ｔ７において、第２相の高電圧側トランジスタ２２がオフし、第２相の低電圧側トランジスタ２３がオンする。これにより、第２相の出力部接続端子１４の電圧は第２の電源２の電圧である０Ｖまで低下する。第２相の昇圧電源端子１３の電圧は、第３の電源６５から整流用ダイオード６６の順方向降下電圧を差し引きした電圧Ｖ６５−Ｖｄ６６に戻る。従って、第２相の昇圧用コンデンサ６７は、充電され、時刻ｔ４からｔ７の間に消費された電荷が再度供給される。時刻ｔ８からｔ１２の動作は、時刻ｔ３からｔ７の動作と同様である。このように、入力信号Ｉ６１，Ｉ７１の電圧レベルが切り換わることにより昇圧用コンデンサ６７が充放電される。
【００６２】
上述のとおり、本実施形態の負荷駆動装置によれば、スイッチ回路１０２により２相間の昇圧電源端子１０，１３同士を電気的に接続することができるため、ある１相（上記例においては第１相）の高電圧側トランジスタ２０のオン期間の継続中であっても、他の１相（上記例においては第２相）の昇圧電源端子１３からオン期間が継続している相（第１相）の昇圧用コンデンサ４７に電荷を供給することができるため、負荷への通電を妨げることなく、昇圧した電圧が低下することを防止することができる。
【００６３】
また、レベル判定回路１２０を用いてスイッチ回路１０２で接続すべき２相の駆動回路の各昇圧電源端子１０，１３の電圧が所定電圧より高いか否かを判定することにより、オン期間が継続している１相（第１相）の昇圧用コンデンサ４７に他の１相（第２相）の昇圧電源端子１３から確実に電荷を供給することができる。さらに、本実施形態においては、電圧レベルがハイレベルまたはローレベルとなる高電圧側制御回路４２，６２への入力信号Ｉ４１，Ｉ６１の電圧レベルを判定することにより昇圧電源端子１０，１３の電圧を間接的に判定するため、昇圧電源端子１０，１３の電圧が所定電圧以上であるか否かの判定を容易かつ安定的に行うことができる。
【００６４】
また、本実施形態においては、レベル判定回路１２０において２相の駆動回路の昇圧電源端子１０，１３の電圧が両方とも所定電圧以上であると判定された場合に出力される出力信号を所定の遅延時間遅延させて、スイッチ回路１０２の接続を遅延させる構成を有している。これにより、論理上、２相の駆動回路の昇圧電源端子１０，１３の電圧が両方とも所定電圧以上であると判定された場合であっても、所定の遅延時間を経過した後に実際にスイッチ回路１０２が接続されるため、両方の昇圧電源端子１０，１３の電圧が確実に所定電圧以上となったときに２相間を接続させることができる。
【００６５】
加えて、本実施形態においては、レベル判定回路１２０において昇圧電源端子１０，１３の電圧が所定電圧より低いと判定された場合に、スイッチ回路１０２の遮断を前述の遅延時間より短い時間で実行するよう構成されている。これにより、２相の駆動回路の昇圧電源端子１０，１３のうち何れか一方が所定電圧未満となった場合には、昇圧電源端子１０，１３の電圧の高い１相（第１相）から所定電圧未満となった（第２相の）昇圧電源端子１３へ電荷が移動することを迅速に防止することができ、適正な動作を確保することができる。
【００６６】
なお、電荷を供給する側の昇圧用コンデンサ（上記例においては第２相の昇圧用コンデンサ６７）は、電荷が供給される側の昇圧用コンデンサ（上記例においては第１相の昇圧用コンデンサ４７）に電荷を供給する分だけ、自身の相の昇圧電源端子１３の電圧が低下することになる。しかし、例えばモータ駆動装置等の複数相を用いた負荷駆動装置においては一般的に何れか１相がスイッチング制御を行う相となっており、オンオフが繰り返されるため、電圧低下による影響は少なく、また、電荷を供給することにより失われた昇圧用コンデンサ６７の電荷はすぐに補充されることとなるため、全体の動作に影響はないものと考えられる。従って、モータ駆動装置等の一般的な負荷駆動装置において、本実施形態の負荷駆動装置は幅広く適用可能である。
【００６７】
なお、本実施形態においては、出力部接続端子１１，１４の電圧がともに第１の電源１の電圧Ｖ１となっている期間（時刻ｔ４からｔ７および時刻ｔ９からｔ１２）のうち、一部の期間（時刻ｔ５からｔ６および時刻ｔ１０からｔ１１）においてスイッチ回路１０２を接続動作させることとしているが、出力部接続端子１１，１４の電圧がともに電圧Ｖ１となっている期間の全域で接続動作させてもよい。また、スイッチ制御回路１１０は、所定の判定期間（例えば複数相のうちの予め定められた何れか１相（例えば第１相）のオン期間（時刻ｔ２以降）内において２相の駆動回路の昇圧電源端子１１，１４の電圧が両方とも所定電圧以上である複数の期間（時刻ｔ４からｔ７の期間および時刻ｔ９からｔ１２の期間）のうちの少なくともいずれか１つの期間（例えば時刻ｔ４からｔ７の期間）において、スイッチ回路１０２を接続させ、その他の期間（例えば時刻ｔ９からｔ１２の期間）は接続させないこととしてもよい。このように、接続する期間を２相ともオン状態にある複数の期間のうちいくつかに絞る（間引く）ことにより、オン期間が継続している１相の昇圧用コンデンサ４７に他の１相の昇圧電源端子１３から確実に電荷を供給しつつ電荷を供給する側の電圧の低下頻度を少なくすることができる。接続する期間は、２相ともオン状態にある期間の１回おきや複数回おき等種々設定可能である。
【００６８】
＜第２実施形態＞
次に、本発明の第２実施形態に係る負荷駆動装置について説明する。本実施形態の負荷駆動装置が第１実施形態と異なる点は、図１におけるスイッチ部１００が後述する図４に示すスイッチ部１００Ｂに置き換えられた構成を有することである。図４は本発明の第２実施形態に係る負荷駆動装置におけるスイッチ部の構成を示す回路図である。本実施形態において第１実施形態と同様の構成については同じ符号を付し説明を省略する。
【００６９】
より具体的に説明すると、本実施形態のスイッチ部１００Ｂが第１実施形態と異なる点は、昇圧電源端子１０，１３の電圧が所定電圧以上であるか否かを判定するための基準となる電圧を第１実施形態とは異なる箇所から検出し、検出した電圧を基準電圧と比較することにより判定を行うレベル判定回路１２０Ｂを有するスイッチ制御回路１１０Ｂを備えていることである。より詳しくは、例えば、スイッチ回路１０２に接続される各駆動回路の昇圧電源端子１０，１３の電圧を基準電圧源１２４の基準電圧Ｖ１２４と比較することにより、所定電圧以上であるか否かを判定するよう構成されている。
【００７０】
図４に示すように、レベル判定回路１２０Ｂは、第１相の昇圧電源端子１０の電圧を基準電圧源１２４の基準電圧Ｖ１２４と比較する第１比較器１２２と、第２相の昇圧電源端子１３の電圧を基準電圧源１２４の基準電圧Ｖ１２４と比較する第２比較器１２３と、比較器１２２，１２３から出力される電圧レベルがそれぞれ入力されるＡＮＤ回路１２５とを有している。比較器１２２，１２３は、昇圧電源端子１０，１３の電圧を基準電圧源の基準電圧Ｖ１２４と比較し、昇圧電源端子１０，１３の電圧が基準電圧Ｖ１２４より高ければ電圧レベルをハイレベルとするような出力信号を出力する。ＡＮＤ回路１２５は、比較回路１２２，１２３から出力された出力信号がともにハイレベルとなった場合にハイレベルとなり、少なくとも何れか一方がローレベルとなった場合にローレベルとなるような出力信号を出力する。このように、本実施形態において基準電圧Ｖ１２４は、前述の所定電圧と同じ電圧に設定される（Ｖ４５−Ｖｄ４６，Ｖ６５−Ｖｄ６６＜Ｖ１２４＜Ｖ４５−Ｖｄ４６＋Ｖ１，Ｖ６５−Ｖｄ６６＋Ｖ１）。
【００７１】
本実施形態においては、さらに昇圧電源端子１０，１３の電圧を基準電圧源の電圧と直接比較して判定することにより、昇圧電源端子１０，１３の電圧が所定電圧以上であるか否かの判定を確実に行うことができる。
【００７２】
次に、本実施形態の負荷駆動装置における昇圧電源制御について説明する。図５は図４の負荷駆動装置における各電圧のタイムチャートを示すグラフである。各相の入力信号Ｉ４１，Ｉ５１，Ｉ６１，Ｉ７１自体は第１実施形態における図３と同じである。
【００７３】
基準電圧源１２４の電圧Ｖ１２４は、各相の高電圧側トランジスタ２０，２２がオフ状態である場合の昇圧電源端子１０，１３の電圧Ｖ４５−Ｖｄ４６，Ｖ６５−Ｖｄ６６よりも高く、各相の高電圧側トランジスタ２０，２２がオン状態となった直後の昇圧電源端子１０，１３の電圧Ｖ４５−Ｖｄ４６＋Ｖ１，Ｖ６５−Ｖｄ６６＋Ｖ１よりも低い値に設定されている。第３の電源４５，６５の電圧Ｖ４５，Ｖ６５は、第１実施形態において説明したとおり、第１の電源１の電圧Ｖ１以下であるため、各相の高電圧側トランジスタ２０，２２がオフ状態である場合の昇圧電源端子１０，１３の電圧Ｖ４５−Ｖｄ４６，Ｖ６５−Ｖｄ６６は第１の電源１の電圧Ｖ１よりも高い電圧となっている。
【００７４】
時刻ｔ０からｔ３までの動作は、図３と同様である。時刻ｔ４において、昇圧電源端子１３の電圧はＶ６５−Ｖｄ６６＋Ｖ１に上昇する。これにより、各相の昇圧電源端子１０，１３の電圧は、何れも基準電圧源１２４の電圧Ｖ１２４より高くなる。
【００７５】
これによりスイッチ制御回路１１０が時刻ｔ４から前述した所定の遅延時間遅延した時刻ｔ５において、スイッチ回路１０２は、各相の昇圧電源端子１０，１３の間を電気的に接続する。時刻ｔ５の時点において第１相の昇圧電源端子１０の電圧は、第２相の昇圧電源端子１３の電圧より低い状態となっているため、各相の昇圧電源端子１０，１３が電気的に接続されることにより、第２相の昇圧用コンデンサ６７から第１の昇圧用コンデンサ４７に電荷が流れ込む。従って、第１相の昇圧電源端子１０の電圧が上昇する。
【００７６】
時刻ｔ６において、第２相の高電圧側制御回路６２の入力信号Ｉ６１の電圧レベルがローレベルに切り換わり、第２相の低電圧側制御回路７２の入力信号Ｉ７１の電圧レベルがハイレベルに切り換わる。本実施形態においては第１実施形態とは異なり、入力信号Ｉ６１，Ｉ７１の電圧レベルが切り換わっただけでは、スイッチ回路１０２による２相間の接続は維持されたままである。第２相の高電圧側制御回路６２により高電圧側トランジスタ２２がオフされることにより、時刻ｔ７において第２相の昇圧電源端子１３の電圧が基準電圧源１２４の電圧Ｖ１２４より低い電圧Ｖ６５−Ｖｄ６６となる。これに応じて、スイッチ制御回路１１０Ｂのレベル判定回路１２０Ｂから出力される電圧レベルがローレベルとなり、スイッチ回路１０２による２相間の接続が遮断される。
【００７７】
なお、厳密に言えば、第２相の昇圧電源端子１３の電圧が低下する最中にスイッチ回路１０２による２相間の接続が遮断されると、ごく短い期間、第１相の昇圧用コンデンサ４７から第２相の昇圧用コンデンサ６７へ電荷が逆流する。しかしながら、基準電圧源１２４の電圧Ｖ１２４を第１の電源１の電圧Ｖ１よりも高い電圧に設定しておくことにより、スイッチ回路１０２により２相間の接続が維持された状態で昇圧電源端子１３の電圧が低下した場合であっても、オン期間が継続している第１相の昇圧用コンデンサ４７からオフ状態となった第２相の昇圧用コンデンサ６７へ電荷が逆流することを抑制することができる。時刻ｔ８からｔ１２の動作は、時刻ｔ３からｔ７の動作と同様である。
【００７８】
以上のとおり、本実施形態の負荷駆動装置においても、スイッチ回路１０２により２相間の昇圧電源端子１０，１３同士を電気的に接続することができるため、ある１相（上記例においては第１相）の高電圧側トランジスタ２０のオン期間の継続中であっても、他の１相（上記例においては第２相）の昇圧電源端子１３からオン期間が継続している相の昇圧用コンデンサ４７に電荷を供給することができるため、負荷への通電を妨げることなく、昇圧した電圧が低下することを防止することができる。
【００７９】
また、レベル判定回路１２０Ｂにおいて、昇圧電源端子１０，１３の電圧を直接的に判定するため、昇圧電源端子１０，１３の電圧が所定電圧以上であるか否かの判定を確実に行うことができる。
【００８０】
なお、レベル判定回路１２０Ｂにおいて判定される電圧としては、昇圧電源端子１０，１３の電圧Ｖ１０，Ｖ１３に限られず、出力部接続端子１１，１４の電圧Ｖ１１，Ｖ１４、高電圧側トランジスタ２０，２２の制御端子１２，１５の電圧Ｖ１２，Ｖ１５であってもよい。それぞれの場合において、比較対象である基準電圧源１２４の基準電圧Ｖ１２４を適切に設定することにより、適切に判定することができる。
【００８１】
＜第３実施形態＞
次に、本発明の第３実施形態に係る負荷駆動装置について説明する。図６は本発明の第３実施形態に係る負荷駆動装置の概略構成を示す回路図である。本実施形態において第１実施形態と同様の構成については同じ符号を付し説明を省略する。本実施形態の負荷駆動装置が第１実施形態と異なる点は、３相の駆動回路を備えていることである。
【００８２】
図６に示すように、本実施形態における負荷駆動装置は、第１相の高電圧側トランジスタ２０ならびに低電圧側トランジスタ２１および第２相の高電圧側トランジスタ２２ならびに低電圧側トランジスタ２３に加えて、第３相の高電圧側トランジスタ２４ならびに低電圧側トランジスタ２５を備えている。なお、第３相の高電圧側トランジスタ２４および低電圧側トランジスタ２５には、それぞれの主端子間に寄生ダイオード成分が生じる。図６においては、当該高電圧側トランジスタ２４に生じる寄生ダイオード成分を高電圧側ダイオード３４として示し、低電圧側トランジスタ２５に生じる寄生ダイオード成分を低電圧側ダイオード３５として示している。なお、高電圧側トランジスタ２４および低電圧側トランジスタ２５のそれぞれの主端子間に実際にダイオード３４，３５を接続してもよい。
【００８３】
さらに、本実施形態における負荷駆動装置は、高電圧側トランジスタ２４および低電圧側トランジスタ２５のオンまたはオフ動作を制御するトランジスタ制御部８０を備えている。トランジスタ制御部８０は、高電圧側トランジスタ２４の制御端子１８に制御信号を出力するとともに低電圧側トランジスタ２５の制御端子１９に制御信号を出力する。なお、トランジスタ制御部８０の構成は、第１実施形態におけるトランジスタ制御部４０，６０と同様であるので図示および説明を省略する。
【００８４】
本実施形態においては、負荷であるコイル４，５，６が各相ごとに設けられる。すなわち、第１相の高電圧側トランジスタ２０と低電圧側トランジスタ２１との接続部に設けられた出力部接続端子１１には、負荷４の一端が接続され、第２相の高電圧側トランジスタ２２と低電圧側トランジスタ２３との接続部に設けられた出力部接続端子１４には、４に負荷５の一端が接続される。同様に、第３相の高電圧側トランジスタ２４と低電圧側２５との接続部には、出力部接続端子２６が設けられ、当該出力部接続端子２６に負荷６の一端が接続される。負荷４，５，６の他端は互いに接続されている。
【００８５】
そして、本実施形態の負荷駆動装置は、３相の駆動回路のうちの２相間にそれぞれ設けられた３つのスイッチ部１００，１３０，１６０を備えている。具体的には、３相の駆動回路のうちの各２相間において昇圧電源端子同士の電気的な接続または遮断を選択する３つのスイッチ回路１０２，１３２，１６２と、３つのスイッチ回路１０２，１３２，１６２をそれぞれ制御する３つのスイッチ制御回路１１０，１４０，１７０とを備えている。すなわち、第１実施形態において第１相の昇圧電源端子１０と第２相の昇圧電源端子１３との間の接続または遮断を選択するスイッチ回路１０２に加えて、本実施形態においては、第２相の昇圧電源端子１３と第３相の昇圧電源端子２７との間の接続または遮断を選択するスイッチ回路１３２と、第３相の昇圧電源端子２７と第１相の昇圧電源端子１０との間の接続または遮断を選択するスイッチ回路１６２とを備えている。スイッチ回路１３２，１６２およびスイッチ制御回路１４０，１７０は、第１実施形態におけるスイッチ回路１０２およびスイッチ制御回路１１０と同様の構成を有している。なお、第２実施形態におけるスイッチ制御回路１１０Ｂを適用することとしてもよい。
【００８６】
スイッチ制御回路１１０は、第１相および第２相の駆動回路の昇圧電源端子１０，１３の電圧が両方とも所定電圧以上である場合、当該電圧が所定電圧より高い期間の少なくとも一部でスイッチ回路１０２を接続させ、スイッチ制御回路１４０は、第２相および第３相の駆動回路の昇圧電源端子１３，２７の電圧が両方とも所定電圧以上である場合、当該電圧が所定電圧より高い期間の少なくとも一部でスイッチ回路１３２を接続させ、スイッチ制御回路１７０は、第３相および第１相の駆動回路の昇圧電源端子２７，１０の電圧が両方とも所定電圧以上である場合、当該電圧が所定電圧より高い期間の少なくとも一部でスイッチ回路１６２を接続させる。
【００８７】
このようにして、３相の駆動回路のうち何れか１つにおいてオン期間が継続しても他の相の何れかがオン期間になれば、新たにオン期間となった相の駆動回路からオン期間継続中である相の駆動回路の昇圧用コンデンサ４７に電荷が供給されるため、負荷４，５，６への通電を妨げることなく、昇圧した電圧が低下することを防止することができる。
【００８８】
なお、本実施形態においては複数のスイッチ回路１０２，１３２，１６２に対応して複数のスイッチ制御回路１１０，１４０，１７０が設けられた構成について説明したが、複数のスイッチ回路１０２，１３２，１６２を制御する単一のスイッチ制御回路を設けることとしてもよい。
【００８９】
また、本実施形態においては３相の駆動回路の各相間のすべてにスイッチ回路１０２，１３２，１６２を設けることとしているが、複数相のうちの少なくとも何れか２相間にスイッチ回路を設けることとしてもよい。例えば、第１相におけるオン期間の継続時間が長いことが予め予想され、第２相がスイッチングを行う相である等オンおよびオフ動作が繰り返される頻度が高いことが予め予想される場合には、スイッチ回路として、第１相と第２相との間のスイッチ回路１０２のみを設けることとしてもよい。このように、実際の制御動作に合わせて昇圧用コンデンサへの電荷の供給が要求される相の駆動回路に他の相からの電荷が供給されるようにスイッチ回路を設けることにより、回路面積の増大を最小限に抑えつつ、昇圧した電圧が低下することを有効に防止することができる。
【００９０】
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内で種々の改良、変更、修正が可能である。例えば、複数の上記実施形態および変形例における各構成要素を任意に組み合わせることとしてもよい。また、上記実施形態においては、２相および３相の駆動回路を有する構成について説明したが、４相以上の駆動回路を有する負荷駆動装置についても同様に構成することにより、同様の効果を奏し得る。この場合においても、各相間にスイッチ回路が必ず設けられる必要はなく、複数相のうちの少なくとも何れか２相間にスイッチ回路が設けられていれば、本発明の効果を奏し得る。
【産業上の利用可能性】
【００９１】
本発明の負荷駆動装置は、複数相の駆動回路を有する構成において、負荷への通電を妨げることなく、昇圧した電圧が低下することを防止するために有用である。
【符号の説明】
【００９２】
１  第１の電源
２  第２の電源
３，４，５，６  コイル（負荷）
１０，１３，２７  昇圧電源端子
１１，１４，２６  出力部接続端子
１２，１５，１６，１７，１８，１９  トランジスタの制御端子
２０，２２，２４  高電圧側トランジスタ
２１，２３，２５  低電圧側トランジスタ
３０，３４  高電圧側ダイオード
３１，３５  低電圧側ダイオード
４０，６０，８０  トランジスタ制御部
４１，５１，６１，７１  入力信号端子
４２，６２  高電圧側制御回路
４３，５３，６３，７３  オン制御スイッチ
４４，５４，６４，７４  オフ制御スイッチ
４５，６５  第３の電源
４６，６６  整流用ダイオード
４７，６７  昇圧用コンデンサ
５０，７０  昇圧回路
５２，７２  低電圧側制御回路
５５，７５  第４の電源
１００，１００Ｂ  スイッチ部
１０１  トランジスタの制御端子
１０２，１３２，１６２  スイッチ回路
１０３，１０４  トランジスタ
１０５，１０６  寄生ダイオード
１０７  抵抗
１１０，１１０Ｂ，１４０，１７０  スイッチ制御回路
１１１  ＭＯＳトランジスタ
１１２  出力信号端子
１１３  遅延回路
１１４，１１５  フリップフロップ回路
１２０，１２０Ｂ  レベル判定回路
１２１，１２５  ＡＮＤ回路
１２２  比較回路
１２３  第２比較器
１２４  基準電圧源
【図１】
2012124649.tif 000003
【図２】
2012124649.tif 000004
【図３】
2012124649.tif 000005
【図４】
2012124649.tif 000006
【図５】
2012124649.tif 000007
【図６】
2012124649.tif 000008