(57)【要約】      （修正有）【課題】カラムスイッチのターンオフ時に漏れ電流の経路をフローティングさせて漏れ電流を防止する。【解決手段】非揮発性メモリ装置は、データの読出し又は書込み動作が行われるセルアレイ１００と、カラム選択信号に応じてセルアレイのビットラインＢＬとグローバルビットラインを選択的に連結するローカルカラムスイッチＬＹＳＷと、イネーブル信号ＥＮに応じてグローバルビットラインとセンスアンプＳＡを選択的に連結するグローバルカラムスイッチＧＹＳＷと、バンクアクティブ動作に対応する制御信号ＣＴＲに応じてグローバルカラムスイッチの電流経路を選択的に連結又は遮断するスイッチング部２００とを含む。【選択図】図４
2012048805.tif 000002
【特許請求の範囲】
【請求項１】
データの読出し又は書込み動作が行われるセルアレイと、
カラム選択信号に応じて前記セルアレイのビットラインとグローバルビットラインを選択的に連結するローカルカラムスイッチと、
イネーブル信号に応じて前記グローバルビットラインとセンスアンプを選択的に連結するグローバルカラムスイッチと、
バンクアクティブ動作に対応する制御信号に応じて前記グローバルカラムスイッチの電流経路を選択的に連結又は遮断するスイッチング部と
を含むことを特徴とする非揮発性メモリ装置。
【請求項２】
前記スイッチング部は、前記バンクアクティブ動作時に前記制御信号が活性化され、バンクがアクティブにならない待機モード時に前記制御信号が非活性化され、前記グローバルカラムスイッチのボディー端子と接地電圧端との連結を遮断し、前記ボディー端子をフローティングさせることを特徴とする請求項１に記載の非揮発性メモリ装置。
【請求項３】
前記ローカルカラムスイッチは、ゲート端子とボディー端子を介しポンピング電圧が印加されることを特徴とする請求項１に記載の非揮発性メモリ装置。
【請求項４】
前記グローバルカラムスイッチは、前記イネーブル信号の活性化時に前記グローバルビットラインと前記センスアンプを連結させ、前記イネーブル信号の非活性化時に前記グローバルビットラインと前記センスアンプの連結を遮断させる第１トランジスタ及び第２トランジスタを含むことを特徴とする請求項１に記載の非揮発性メモリ装置。
【請求項５】
前記イネーブル信号は、待機モード時にローレベルに非活性化され、前記第１トランジスタ及び第２トランジスタがターンオフされることを特徴とする請求項４に記載の非揮発性メモリ装置。
【請求項６】
前記スイッチング部は、前記グローバルカラムスイッチのボディー端子と接地電圧端の間に連結され、ゲート端子を介し前記制御信号が印加される第３トランジスタを含むことを特徴とする請求項１に記載の非揮発性メモリ装置。
【請求項７】
前記第３トランジスタは、前記アクティブ動作時に前記制御信号が活性化されると、前記ボディー端子と前記接地電圧端を連結し、待機モード時に前記制御信号が非活性化されると、前記ボディー端子がフローティングされることを特徴とする請求項６に記載の非揮発性メモリ装置。
【請求項８】
前記第３トランジスタのボディー端子がフローティングされるとき、前記グローバルカラムスイッチはターンオフされることを特徴とする請求項７に記載の非揮発性メモリ装置。
【請求項９】
アドレス選択信号及びバンクアクティブ信号に応じて前記制御信号を生成する制御信号生成部をさらに含むことを特徴とする請求項１に記載の非揮発性メモリ装置。
【請求項１０】
前記制御信号生成部は、前記アドレス選択信号と前記バンクアクティブ信号が活性化されると、前記制御信号を活性化させて出力することを特徴とする請求項９に記載の非揮発性メモリ装置。
【請求項１１】
ロー及びカラム方向に複数個配列されたセルアレイと、
前記セルアレイのカラムラインを選択する複数のローカルカラムスイッチと、
前記複数のローカルカラムスイッチと対応され、グローバルビットラインを選択する複数のグローバルカラムスイッチと、
バンクアクティブ動作に対応する制御信号に応じて前記複数のグローバルカラムスイッチの電流経路を連結させるかフローティングさせるスイッチング部と
を含むことを特徴とする非揮発性メモリ装置。
【請求項１２】
前記複数のグローバルカラムスイッチはロー方向に形成され、前記スイッチング部のフローティングノードを共有することを特徴とする請求項１１に記載の非揮発性メモリ装置。
【請求項１３】
前記複数のローカルカラムスイッチは、前記バンクアクティブ動作時に前記複数のグローバルカラムスイッチと接地電圧端を介し前記電流経路が形成されることを特徴とする請求項１１に記載の非揮発性メモリ装置。
【請求項１４】
前記スイッチング部は、前記バンクアクティブ動作時に前記制御信号が活性化され、バンクがアクティブにならない待機モード時に前記制御信号が非活性化され、前記複数のグローバルカラムスイッチのボディー端子と接地電圧端との連結を遮断し、前記ボディー端子をフローティングさせることを特徴とする請求項１１に記載の非揮発性メモリ装置。
【請求項１５】
前記複数のローカルカラムスイッチのそれぞれは、ゲート端子とボディー端子を介しポンピング電圧が印加されることを特徴とする請求項１１に記載の非揮発性メモリ装置。
【請求項１６】
前記複数のグローバルカラムスイッチは、イネーブル信号の活性化時に前記グローバルビットラインとセンスアンプを連結させ、前記イネーブル信号の非活性化時に前記グローバルビットラインと前記センスアンプの連結を遮断させる第１トランジスタ及び第２トランジスタを含むことを特徴とする請求項１１に記載の非揮発性メモリ装置。
【請求項１７】
前記イネーブル信号は、待機モード時にローレベルに非活性化され、前記第１トランジスタ及び第２トランジスタがターンオフされることを特徴とする請求項１６に記載の非揮発性メモリ装置。
【請求項１８】
前記スイッチング部は、前記複数のグローバルカラムスイッチのボディー端子と接地電圧端の間に連結され、ゲート端子を介し前記制御信号が印加される第３トランジスタを含むことを特徴とする請求項１１に記載の非揮発性メモリ装置。
【請求項１９】
前記第３トランジスタは、前記アクティブ動作時に前記制御信号が活性化されると、前記ボディー端子と前記接地電圧端を連結し、待機モード時に前記制御信号が非活性化されると、前記ボディー端子がフローティングされることを特徴とする請求項１８に記載の非揮発性メモリ装置。
【請求項２０】
前記第３トランジスタのボディー端子がフローティングされるとき、前記複数のグローバルカラムスイッチはターンオフされることを特徴とする請求項１９に記載の非揮発性メモリ装置。
【請求項２１】
アドレス選択信号及びバンクアクティブ信号に応じて前記制御信号を生成する制御信号生成部をさらに含むことを特徴とする請求項１１に記載の非揮発性メモリ装置。
【請求項２２】
前記制御信号生成部は、前記アドレス選択信号と前記バンクアクティブ信号が活性化されると、前記制御信号を活性化させて出力することを特徴とする請求項２１に記載の非揮発性メモリ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、抵抗の変化に従ってデータの読出し又は書込み動作が行われる集積回路及び非揮発性メモリ装置と関連する。
【背景技術】
【０００２】
メモリ装置は、揮発性メモリ装置と非揮発性メモリ装置に区分することができる。ここで、非揮発性メモリ装置は、電源が供給されなくとも格納されたデータを保存することができる非揮発性メモリセルを利用するメモリ装置であって、フラッシュラム（Flash Ram）、相変化ラム（ＰＣＲＡＭ）などがある。
【０００３】
相変化メモリ装置は、相変化物質、代表的な例としてＧＳＴ（ゲルマニウム・アンチモン・テルル）を用いてメモリセルを構成し、ＧＳＴに熱を加えて晶質（Crystal）又は非晶質（Amorphous）状態に作ることにより、メモリセルにデータを格納することができるようにしたメモリ装置である。
【０００４】
マグネチックメモリ（Magnetic memory）及び相変化メモリ（Phase Change Memory：ＰＣＭ）などの非揮発性メモリは、揮発性ラム（ＲＡＭ；Random Access Memory）程度のデータ処理速度を有し、電源のオフ時にもデータが保存される特性を有する。
【０００５】
図１ａ及び図１ｂは、従来の技術に係る相変化抵抗素子４を示す図である。
図１ａ及び図１ｂに示されているように、相変化抵抗素子４は、上部電極１と下部電極３の間に相変化物質（Phase Change Material）２を挿入して形成される。上部電極１と下部電極３に電圧を印加すれば、相変化物質２に電流が流れ、温度が変化しながら電気伝導状態が変化することになる。
【０００６】
図２ａ及び図２ｂは、従来の技術に係る相変化抵抗素子４のデータ格納原理を説明するための図である。
図２ａに示されているように、相変化抵抗素子４にしきい値以下の電流が流れると相変化物質２が結晶化される。相変化物質２が結晶状態になれば、低抵抗の物質になる。その結果、上部電極１と下部電極３の間に電流が流れることができる。
【０００７】
一方、図２ｂに示されているように、相変化抵抗素子４にしきい値以上の電流が流れると、相変化物質２が溶融点（Melting Point）以上の温度になる。相変化物質２が溶融し非結晶状態（Amorphous Phase）になれば、高抵抗の物質になる。その結果、上部電極１と下部電極３の間に電流が流れ難くなる。
【０００８】
したがって、相変化抵抗素子４は前記のような二つの状態に互いに異なるデータを対応させることができるようになる。例えば、相変化抵抗素子４は低抵抗状態をデータ『１』に対応させ、高抵抗状態をデータ『０』に対応させることができる。
【０００９】
さらに、相変化物質２の状態は相変化メモリ装置に電源がオフされても変化しないので、前記データは不揮発性で格納可能である。
【００１０】
図３は、従来の技術に係る相変化抵抗セルの書込み動作を説明するためのグラフである。
図３に示されているように、相変化抵抗素子４の上部電極１と下部電極３の間に一定時間の間電流を流すと熱が発生することになる。
【００１１】
一定時間の間しきい値以下の電流を流すことになれば、低温加熱状態により相変化物質２が結晶化状態となる。その結果、相変化抵抗素子４がセット（Set）状態になる。
【００１２】
逆に、一定時間の間しきい値以上の電流を流すことになれば、高温加熱状態により相変化物質２が非結晶化状態となる。その結果、相変化抵抗素子４がリセット（Reset）状態となる。
【００１３】
このような性質を利用し、書込み動作でセット状態を書き込むため、相変化抵抗素子４に低い電圧を長時間の間印加することになる。
【００１４】
逆に、書込み動作でリセット状態を書き込むため、相変化抵抗素子４に高い電圧を短時間の間印加することになる。
【００１５】
相変化抵抗メモリは、センシング動作時に相変化抵抗素子４にセンシング電流を印加し、相変化抵抗素子４に書き込まれたデータをセンシングする。
【発明の概要】
【発明が解決しようとする課題】
【００１６】
本発明の実施形態は、カラムスイッチのターンオフ時に漏れ電流の経路をフローティングさせて漏れ電流を防止できるようにすることにその特徴がある。
【課題を解決するための手段】
【００１７】
本発明の実施形態に係る非揮発性メモリ装置は、データの読出し又は書込み動作が行われるセルアレイと、カラム選択信号に応じてセルアレイのビットラインとグローバルビットラインを選択的に連結するローカルカラムスイッチと、イネーブル信号に応じてグローバルビットラインとセンスアンプを選択的に連結するグローバルカラムスイッチと、バンクアクティブ動作に対応する制御信号に応じてグローバルカラムスイッチの電流経路を選択的に連結又は遮断するスイッチング部とを含むことを特徴とする。
【００１８】
さらに、本発明の他の実施形態に係る非揮発性メモリ装置は、ロー及びカラム方向に複数個配列されたセルアレイと、セルアレイのカラムラインを選択する複数のローカルカラムスイッチと、複数のローカルカラムスイッチと対応され、グローバルビットラインを選択する複数のグローバルカラムスイッチと、バンクアクティブ動作に対応する制御信号に応じて複数のグローバルカラムスイッチの電流経路を連結させるかフローティングさせるスイッチング部とを含むことを特徴とする。
【発明の効果】
【００１９】
本発明の実施形態は、カラムの選択に用いられるカラムスイッチがターンオフされる場合、漏れ電流の経路をフローティングさせることにより漏れ電流を防止できるようにする効果を提供する。
【図面の簡単な説明】
【００２０】
【図１ａ】従来の技術に係る相変化抵抗素子を示す図である。
【図１ｂ】従来の技術に係る相変化抵抗素子を示す図である。
【図２ａ】従来の技術に係る相変化抵抗素子のデータ格納原理を説明するための図である。
【図２ｂ】従来の技術に係る相変化抵抗素子のデータ格納原理を説明するための図である。
【図３】従来の技術に係る相変化抵抗セルの書込み動作を説明するためのグラフである。
【図４】本発明の実施形態に係る非揮発性メモリ装置の回路図である。
【図５】本発明の実施形態に係る非揮発性メモリ装置の全体構成を示す図である。
【図６】本発明の他の実施形態に係る非揮発性メモリ装置の回路図である。
【発明を実施するための形態】
【００２１】
以下、図を参照しながら本発明の実施形態に対し詳しく説明する。
【００２２】
図４は、本発明の実施形態に係る非揮発性メモリ装置の回路図である。
本発明の実施形態に係る非揮発性メモリ装置はセルアレイ１００、ローカルカラムスイッチＬＹＳＷ、グローバルカラムスイッチＧＹＳＷ、及びスイッチング部２００を含む。
【００２３】
ここで、ローカルカラムスイッチＬＹＳＷは、セルアレイ１００のビットラインとグローバルビットラインを選択的に連結するためのＰＭＯＳトランジスタＰ１を含む。ＰＭＯＳトランジスタＰ１は、ビットラインＢＬとグローバルカラムスイッチＧＹＳＷの間に連結され、ゲート端子を介しカラム選択信号ＹＳＷが印加される。
【００２４】
グローバルカラムスイッチＧＹＳＷは、グローバルビットラインとセンスアンプＳＡを選択的に連結するためのＰＭＯＳトランジスタＰ２、ＮＭＯＳトランジスタＮ１及びインバータＩＶ１を含む。
【００２５】
ＮＭＯＳトランジスタＮ１は、ローカルカラムスイッチＬＹＳＷとセンスアンプＳＡの間に連結され、ゲート端子を介しイネーブル信号ＥＮが印加される。なお、ＰＭＯＳトランジスタＰ２は、ローカルカラムスイッチＬＹＳＷとセンスアンプＳＡの間に連結され、ゲート端子を介しインバータＩＶ１により反転されたイネーブル信号ＥＮが印加される。
【００２６】
さらに、スイッチング部２００は、制御信号ＣＴＲに応じてＮＭＯＳトランジスタＮ１のボディー（Body）電圧を制御する。
【００２７】
このようなスイッチング部２００はＮＭＯＳトランジスタＮ２を含む。ＮＭＯＳトランジスタＮ２のドレイン端子はＮＭＯＳトランジスタＮ１のボディーに連結され、ＮＭＯＳトランジスタＮ２のゲート端子に制御信号ＣＴＲが入力され、ＮＭＯＳトランジスタＮ２のソース端子は接地電圧端に連結される。
【００２８】
このような構成を有する本発明の実施形態に関する動作過程を説明すれば次の通りである。
【００２９】
ローカルカラムスイッチＬＹＳＷは、読出し又は書込み動作時にカラム選択信号ＹＳＷがローレベルになる場合、ＰＭＯＳトランジスタＰ１がターンオンされ、ビットラインＢＬとグローバルカラムスイッチＧＹＳＷを連結させる。その反面、ローカルカラムスイッチＬＹＳＷは、待機（Standby）動作時にカラム選択信号ＹＳＷがハイレベルになる場合、ＰＭＯＳトランジスタＰ１がターンオフされ、ビットラインＢＬとグローバルカラムスイッチＧＹＳＷの間の連結を遮断させる。
【００３０】
ここで、カラム選択信号ＹＳＷがハイレベルの場合、ＰＭＯＳトランジスタＰ１のゲート端子とボディーにポンピング電圧（ＶＰＰ）が印加される。
【００３１】
なお、グローバルカラムスイッチＧＹＳＷは、イネーブル信号ＥＮがハイレベルの場合、ＮＭＯＳトランジスタＮ１とＰＭＯＳトランジスタＰ２が全てターンオン状態になる。ここで、読出し又は書込み動作などが行われバンクがアクティブになる場合、イネーブル信号ＥＮがハイレベルになる。これに伴い、ローカルカラムスイッチＬＹＳＷから印加されるデータをセンスアンプＳＡに出力することができるようになる。
【００３２】
その反面、グローバルカラムスイッチＧＹＳＷは、イネーブル信号ＥＮがローレベルの場合、ＮＭＯＳトランジスタＮ１とＰＭＯＳトランジスタＰ２が全てターンオフ状態となる。ここで、バンクがアクティブにならない待機動作時にはイネーブル信号ＥＮがローレベルになる。これに伴い、ローカルカラムスイッチＬＹＳＷとセンスアンプＳＡの間の連結を遮断する。
【００３３】
スイッチング部２００は、制御信号ＣＴＲがハイレベルに活性化されると、ＮＭＯＳトランジスタＮ２がターンオンされる。ＮＭＯＳトランジスタＮ２がターンオンされると、ＮＭＯＳトランジスタＮ１のボディー端子が接地電圧端に連結される。
【００３４】
その反面、制御信号ＣＴＲがローレベルに非活性化されると、ＮＭＯＳトランジスタＮ２がターンオフされる。ＮＭＯＳトランジスタＮ２がターンオフされると、ＮＭＯＳトランジスタＮ１のボディー端子がフローティングノードＦＮと連結されフローティング状態となる。
【００３５】
ここで、制御信号ＣＴＲはバンクアクティブ動作に係わる信号であり、読出し又は書込み動作時にバンクがアクティブになれば、制御信号ＣＴＲがハイレベルに活性化される。また、バンクがアクティブにならない待機動作時に制御信号ＣＴＲがローレベルに非活性化される。
【００３６】
ローカルカラムスイッチＬＹＳＷのＰＭＯＳトランジスタＰ１は、ボディー端子に電圧レベルの高いポンピング電圧ＶＰＰが印加される。なお、グローバルカラムスイッチＧＹＳＷのＮＭＯＳトランジスタＮ１は、ボディー端子に電圧レベルの低い接地電圧ＶＳＳが印加される。
【００３７】
これに伴い、ローカルカラムスイッチＬＹＳＷとグローバルカラムスイッチＧＹＳＷがターンオフされた場合にも、高いボディー電圧レベルを有するＰＭＯＳトランジスタＰ１から低いボディー電圧レベルを有するＮＭＯＳトランジスタＮ１へ漏れ電流Ｉ＿ＬＥＡＫが流れることになる。
【００３８】
即ち、ブレークダウン（Break down）電圧以前にゲートバイアスとドレインバイアスが大きく相違する場合、ＮＭＯＳトランジスタＮ１のドレイン端子から基板側に漏れ電流Ｉ＿ＬＥＡＫが発生することになる。ここで、漏れ電流Ｉ＿ＬＥＡＫはＧＩＤＬ（Gate Induced Drain Leakage）による漏れ電流に該当する。
【００３９】
しかし、本発明の実施形態ではバンクがアクティブにならないので、ローカルカラムスイッチＬＹＳＷとグローバルカラムスイッチＧＹＳＷがターンオフされた状態では制御信号ＣＴＲがローレベルになる。これに伴い、バンクがアクティブにならない場合、フローティングノードＦＮと接地電圧端の間の連結を遮断し、フローティングノードＦＮがフローティング状態となる。
【００４０】
このような場合、ＮＭＯＳトランジスタＮ１のボディー端子がフローティングされ、ＮＭＯＳトランジスタＮ１のバルクバイアスレベルが上昇することになる。したがって、ＮＭＯＳトランジスタＮ１のバルク端子に不要な漏れ電流Ｉ＿ＬＥＡＫが流れることになるのを防止できるようにする。
【００４１】
図５は、図４の各構成要素を含む非揮発性メモリ装置の全体構成を示す図である。
本発明の実施形態に係る非揮発性メモリ装置は、セルアレイ１００、ローカルロースイッチＬＸＳＷ、ローカルカラムスイッチＬＹＳＷ、グローバルカラムスイッチＧＹＳＷ、スイッチング部２００、センスアンプＳＡを含む。
【００４２】
本発明の実施形態に係る非揮発性メモリ装置は、セルアレイ１００に含まれた複数の単位セルに格納されたデータをセンスアンプＳＡがセンシングしてセンシングデータを出力する。
【００４３】
セルアレイ１００は、ロー及びカラム方向に複数個配列され単位セルを含む。それぞれの単位セルはメモリ素子を含み、メモリ素子にデータが格納される。
【００４４】
ここで、メモリ素子は多様な非揮発性メモリ素子が用いられ得る。例えば、強誘電体キャパシタ、相変化抵抗素子、ＳＴＴ（Spin Torque Transfer）素子、磁気抵抗素子などが用いられ得る。
【００４５】
特に、単位セルに相変化抵抗素子が用いられる場合、単位セルはスイッチング素子を含むことができる。スイッチング素子は、ビットライン方向からワードライン方向、又はワードライン方向からビットライン方向の一方向にのみ電流が流れるようにする役割を果たす。スイッチング素子にはＭＯＳトランジスタ、ダイオード素子などが使用可能である。
【００４６】
複数のローカルカラムスイッチＬＹＳＷはセルアレイ１００の上部及び下部に形成され、複数のビットラインのうち１つのビットラインＢＬを選択する。ここで、複数のローカルカラムスイッチＬＹＳＷはセルアレイ１００を基準にしてカラム（垂直）方向に形成される。
【００４７】
なお、複数のグローバルカラムスイッチＧＹＳＷはローカルカラムスイッチＬＹＳＷの最短下部に形成され、グローバルビットラインＧＢＬとセンスアンプＳＡとの連結を選択的に制御する。
【００４８】
例えば、セルアレイ１００は複数のカラムラインとローラインを含み、それぞれのカラムラインとローラインが交差する地点に単位セルが形成され得る。
【００４９】
複数のローカルロースイッチＬＸＳＷはセルアレイ１００の左側及び右側に形成され、入力されるローアドレスに従いセルアレイ１００の特定のローラインを選択することができる。ここで、複数のローカルロースイッチＬＸＳＷはセルアレイ１００を基準にしてロー（水平）方向に形成される。同様に、ローカルカラムスイッチＬＹＳＷ及びグローバルカラムスイッチＧＹＳＷは、カラム選択信号ＹＳＷに応じて特定のカラムラインを選択することができる。
【００５０】
ここで、複数のローカルカラムスイッチＬＹＳＷは１つのグローバルカラムスイッチＧＹＳＷと連結される。図４に示す通り、１つのローカルカラムスイッチＬＹＳＷで発生する漏れ電流Ｉ＿ＬＥＡＫは少量に見られ得る。
【００５１】
しかし、図５に示す通り、複数のローカルカラムスイッチＬＹＳＷが１つのグローバルカラムスイッチＧＹＳＷを共有する場合、それぞれのローカルカラムスイッチＬＹＳＷで発生した漏れ電流Ｉ＿ＬＥＡＫが、下側にあるグローバルカラムスイッチＧＹＳＷのボディー端子を抜け出すことになる。
【００５２】
特に、複数のローカルカラムスイッチＬＹＳＷが１つのグローバルカラムスイッチＧＹＳＷを共有する構造では、グローバルカラムスイッチＧＹＳＷで発生する漏れ電流Ｉ＿ＬＥＡＫは無視することができない量になる。したがって、待機モード時に予想外の電流が消耗され、電力消耗の側面で不利になる。
【００５３】
したがって、本発明の実施形態では、スイッチング部２００の動作に伴いグローバルカラムスイッチＧＹＳＷで発生する漏れ電流の経路をフローティングノードＦＮを介してフローティングさせることにより、漏れ電流の発生を低減させることができるようにする。
【００５４】
センスアンプＳＡは、ローカルカラムスイッチＬＹＳＷ及びグローバルカラムスイッチＧＹＳＷにより選択されたビットラインＢＬと連結された単位セルに格納されたデータをセンシングしてセンシングデータを生成する。
【００５５】
スイッチング部２００は複数のグローバルカラムスイッチＧＹＳＷに連結され、制御信号ＣＴＲに応じてグローバルカラムスイッチＧＹＳＷを接地電圧端に選択的に連結させる。バンクが読出し又は書込み動作を行わない場合、それぞれのグローバルカラムスイッチＧＹＳＷと連結されたフローティングノードＦＮがフローティング状態となる。ここで、複数のグローバルカラムスイッチＧＹＳＷは１つのフローティングノードＦＮを共有することになる。
【００５６】
図６は、本発明の他の実施形態に係る非揮発性メモリ装置の回路図である。
本発明の他の実施形態に係る非揮発性メモリ装置は、セルアレイ１００、ローカルカラムスイッチＬＹＳＷ、グローバルカラムスイッチＧＹＳＷ、スイッチング部３００及び制御信号生成部４００を含む。
【００５７】
ここで、ローカルカラムスイッチＬＹＳＷは複数のＰＭＯＳトランジスタＰＬ１〜ＰＬＮを含む。複数のＰＭＯＳトランジスタＰＬ１〜ＰＬＮはビットラインＢＬ１〜ＢＬＮとグローバルカラムスイッチＧＹＳＷの間に連結され、ゲート端子を介し複数のカラム選択信号ＹＳＷ１〜ＹＳＷＮが印加される。
【００５８】
グローバルカラムスイッチＧＹＳＷはＰＭＯＳトランジスタＰ３、ＮＭＯＳトランジスタＮ３及びインバータＩＶ２を含む。
【００５９】
ＮＭＯＳトランジスタＮ３はローカルカラムスイッチＬＹＳＷとセンスアンプＳＡの間に連結され、ゲート端子を介しイネーブル信号ＥＮが印加される。なお、ＰＭＯＳトランジスタＰ３はローカルカラムスイッチＬＹＳＷとセンスアンプＳＡの間に連結され、ゲート端子を介しインバータＩＶ２により反転されたイネーブル信号ＥＮが印加される。
【００６０】
さらに、スイッチング部３００は制御信号ＣＴＲに応じてＮＭＯＳトランジスタＮ３のボディー（Body）電圧を制御する。
【００６１】
このようなスイッチング部３００はＮＭＯＳトランジスタＮ４を含む。ＮＭＯＳトランジスタＮ４のドレイン端子はＮＭＯＳトランジスタＮ３のボディーに連結され、ＮＭＯＳトランジスタＮ４のゲート端子に制御信号ＣＴＲが入力され、ＮＭＯＳトランジスタＮ４のソース端子は接地電圧端に連結される。
【００６２】
さらに、制御信号生成部４００は、アドレス選択信号ＡＤＤ＿Ｓとバンクアクティブ信号Ｂ＿ＡＣＴに応じて制御信号ＣＴＲを生成し、スイッチング部３００に出力する。
【００６３】
このような構成を有する本発明の他の実施形態に関する動作過程を説明すれば次の通りである。
【００６４】
本発明の他の実施形態に係るローカルカラムスイッチＬＹＳＷは、複数のカラム選択信号ＹＳＷ１〜ＹＳＷＮに応じて複数のビットラインＢＬ１〜ＢＬＮのうち１つのビットラインＢＬを選択する。
【００６５】
例えば、ローカルカラムスイッチＬＹＳＷは複数のＰＭＯＳトランジスタＰＬ１〜ＰＬＮを含む。複数のＰＭＯＳトランジスタＰＬ１〜ＰＬＮのそれぞれは、ゲート端子に入力されるカラム選択信号ＹＳＷ１〜ＹＳＷＮにより選択的にターンオン又はターンオフされる。
【００６６】
カラム選択信号ＹＳＷ１がローレベルに入力され、残りのカラム選択信号ＹＳＷ２〜ＹＳＷＮがハイレベルに入力されると、ＰＭＯＳトランジスタＰＬ１のみターンオンされる。その結果、センスアンプＳＡはビットラインＢＬ１と連結された単位セルに格納されたデータをセンシングすることができる。
【００６７】
その反面、ローカルカラムスイッチＬＹＳＷは、待機動作時にカラム選択信号ＹＳＷ１がハイレベルになる場合、ＰＭＯＳトランジスタＰＬ１がターンオフされ、ビットラインＢＬ１とグローバルカラムスイッチＧＹＳＷの間の連結を遮断させる。
【００６８】
なお、グローバルカラムスイッチＧＹＳＷは、イネーブル信号ＥＮがハイレベルの場合、ＮＭＯＳトランジスタＮ３とＰＭＯＳトランジスタＰ３が全てターンオン状態となる。これに伴い、ローカルカラムスイッチＬＹＳＷから印加されるデータをセンスアンプＳＡに出力することができるようになる。
【００６９】
その反面、グローバルカラムスイッチＧＹＳＷは、イネーブル信号ＥＮがローレベルの場合、ＮＭＯＳトランジスタＮ３とＰＭＯＳトランジスタＰ３が全てターンオフ状態となる。これに伴い、ローカルカラムスイッチＬＹＳＷとセンスアンプＳＡの間の連結を遮断する。
【００７０】
スイッチング部３００は、制御信号ＣＴＲがハイレベルに活性化されると、ＮＭＯＳトランジスタＮ４がターンオンされる。ＮＭＯＳトランジスタＮ４がターンオンされると、ＮＭＯＳトランジスタＮ３のボディー端子が接地電圧端に連結される。
【００７１】
その反面、制御信号ＣＴＲがローレベルに非活性化されると、ＮＭＯＳトランジスタＮ４がターンオフされる。ＮＭＯＳトランジスタＮ４がターンオフされると、ＮＭＯＳトランジスタＮ３のボディー端子がフローティングノードＦＮと連結されフローティング状態となる。
【００７２】
ここで、制御信号ＣＴＲは制御信号生成部４００から生成された信号である。制御信号生成部４００は、アドレス選択信号ＡＤＤ＿Ｓとバンクアクティブ信号Ｂ＿ＡＣＴに応じて制御信号ＣＴＲを制御する。バンクアクティブ信号Ｂ＿ＡＣＴはバンクアクティブ動作に係わる信号であり、アドレス選択信号ＡＤＤ＿Ｓはバンク、ロー又はカラムアドレスが選択される場合活性化される信号である。
【００７３】
したがって、制御信号生成部４００は、バンクアクティブ信号Ｂ＿ＡＣＴ、アドレス選択信号ＡＤＤ＿Ｓの組合せに従い読出し又は書込み動作時にバンクがアクティブになると、制御信号ＣＴＲをハイレベルに活性化させる。その反面、制御信号生成部４００は、バンクアクティブ信号Ｂ＿ＡＣＴ、アドレス選択信号ＡＤＤ＿Ｓの組合せに従いバンクがアクティブにならない待機動作時に制御信号ＣＴＲをローレベルに非活性化させる。
【００７４】
ローカルカラムスイッチＬＹＳＷのＰＭＯＳトランジスタＰＬ１〜ＰＬＮは、ボディー端子に電圧レベルの高いポンピング電圧ＶＰＰが印加される。なお、グローバルカラムスイッチＧＹＳＷのＮＭＯＳトランジスタＮ３は、ボディー端子に電圧レベルの低い接地電圧ＶＳＳが印加される。
【００７５】
これに伴い、ローカルカラムスイッチＬＹＳＷとグローバルカラムスイッチＧＹＳＷがターンオフされた場合にも、高いボディー電圧レベルを有するＰＭＯＳトランジスタＰＬ１〜ＰＬＮから低いボディー電圧レベルを有するＮＭＯＳトランジスタＮ３へ漏れ電流が流れることになる。
【００７６】
しかし、本発明の実施形態ではバンクがアクティブにならないので、ローカルカラムスイッチＬＹＳＷとグローバルカラムスイッチＧＹＳＷがターンオフされた状態では、制御信号ＣＴＲがローレベルになる。これに伴い、バンクがアクティブにならない場合、フローティングノードＦＮと接地電圧端の間の連結を遮断しフローティングノードＦＮをフローティングさせることにより、不要な漏れ電流が流れることになるのを防止できるようにする。
【００７７】
以上、本発明に関する好ましい実施形態を説明したが、本発明は前記実施形態に限定されず、本発明の属する技術範囲を逸脱しない範囲での全ての変更が含まれる。
【図１ａ】
2012048805.tif 000003
【図１ｂ】
2012048805.tif 000004
【図２ａ】
2012048805.tif 000005
【図２ｂ】
2012048805.tif 000006
【図３】
2012048805.tif 000007
【図４】
2012048805.tif 000008
【図５】
2012048805.tif 000009
【図６】
2012048805.tif 000010