(57)【要約】【課題】  小型化可能な保護回路を提供する。【解決手段】  保護回路１は、ＦＥＴ３、抵抗素子５、ツェナーダイオード７及び通電素子２０を備える。ＦＥＴ３のドレインＤ及びソースＳは、電源ラインＢ上のノードＮＤ１及びＮＤ２に接続される。ＦＥＴ３のゲートＧは、抵抗素子を介して電源ラインＧＮＤ上のノードＮＤ３に接続される。電源ラインＢ上のノードＮＤ２と電源ラインＧＮＤ上のノードＮＤ５との間に、ツェナーダイオード７及び通電素子２０が設けられる。ツェナーダイオード７の降伏電圧は、ＦＥＴ３のソースＳ及びゲートＧ間の耐電圧以下である第１の電圧に設定される。ツェナーダイオード７に逆方向バイアスが加えられ、ツェナーダイオード７が降伏する時だけ、通電素子２０は、ノードＮＤ４とノードＮＤ５との間を通電する。【選択図】  図１
2012222885.tif 000002
【特許請求の範囲】
【請求項１】
ゲート、ドレイン及びソースを有するＰチャンネルＦＥＴであって、前記ドレインが直流電源ライン上の直流電源の側の第１のノードに接続され、前記ソースが前記直流電源ライン上の電子回路の側の第２のノードに接続され、前記ゲートが接地電源ライン上の前記直流電源の側の第３のノードに接続される、ＰチャンネルＦＥＴと、
一端及び他端を有する抵抗素子であって、前記一端が第４のノードで前記ＰチャンネルＦＥＴの前記ゲートと接続され、前記他端が前記第３のノードと接続される、抵抗素子と、
カソード及びアノードを有する第１のツェナーダイオードであって、前記カソードが前記第２のノードに接続され、前記アノードが前記第４のノードに接続される、第１のツェナーダイオードと、
少なくとも第１の端及び第２の端を有する通電素子であって、前記第１の端が前記第４のノードに接続され、前記第２の端が前記接地電源ライン上の前記電子回路の側の第５のノードに接続される通電素子と、
を備え、
前記第１のツェナーダイオードの降伏電圧は、前記ＰチャンネルＦＥＴの前記ソース及び前記ゲート間の耐電圧以下である第１の電圧に設定され、
前記第１のツェナーダイオードに逆方向バイアスが加えられ、前記第１のツェナーダイオードが降伏する時だけ、前記通電素子は、前記第４のノードと前記第５のノードとの間を通電することを特徴とする保護回路。
【請求項２】
前記通電素子は、ゲート、ドレイン及びソースを有するＮチャンネルＦＥＴであり、前記第１の端は、前記ＮチャンネルＦＥＴの前記ドレインであり、前記第２の端は、前記ＮチャンネルＦＥＴの前記ソースであり、
前記抵抗素子は、直列接続される第１の抵抗素子及び第２の抵抗素子を有し、
前記ＮチャンネルＦＥＴの前記ゲートは、前記第１の抵抗素子と前記第２の抵抗素子との間に設けられる第６のノードに接続されることを特徴とする請求項１又は２に記載の保護回路。
【請求項３】
前記通電素子は、カソード及びアノードを有する第２のツェナーダイオードであり、前記第１の端は、前記第２のツェナーダイオードの前記カソードであり、前記第２の端は、前記第２のツェナーダイオードの前記アノードであることを特徴とする請求項１に記載の保護回路。
【請求項４】
前記第１のツェナーダイオードが降伏する場合、前記第２のノード及び前記第５のノード間の電圧である第２の電圧は、前記第１の電圧と前記第４のノード及び前記第５のノード間の電圧である第３の電圧とを加算した値に設定されることを特徴とする請求項１乃至３の何れか１項に記載の保護回路。
【請求項５】
前記直流電源は、車両に搭載されるバッテリであり、
前記バッテリで動作可能なアクチュエータ又は前記バッテリを充電可能なオルタネータが、前記直流電源ラインと前記接地電源ラインとの間に設けられ、
前記アクチュエータが動作している状態で前記バッテリと前記アクチュエータとの間の電気的通電が遮断した時、又は前記オルタネータが前記バッテリを充電している状態で前記バッテリと前記オルタネータとの間の電気的通電が遮断した時、前記第１のツェナーダイオードに前記逆方向バイアスの最大値が加えられることを特徴とする請求項１乃至４の何れか１項に記載の保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バッテリ電源等の直流電源が逆に接続された場合、及びサージ電圧等の過電圧が直流電源ラインに生じた場合、ＥＣＵ（electronic control unit）等の電子回路を保護する保護回路等に関する。
【背景技術】
【０００２】
例えば自動車等の車両に搭載されるバッテリを交換する時、バッテリの極性を逆接続してしまう場合がある。バッテリの極性を逆接続した結果、通常とは逆方向に電流が流れ、車両内の電子回路を破壊してしまう恐れがある。このため、一般に、車両又は車両内の電子機器は、バッテリの逆接続時に電子回路を保護する保護回路を備える。
【０００３】
特許文献１の図１は、保護回路１を開示し、保護回路１は、ＰチャンネルＦＥＴ３を備え、バッテリ電源等の直流電源が逆に接続された場合、ＰチャンネルＦＥＴ３は、オフされ、回路４ａ等の電子回路を保護することができる。
【０００４】
特許文献１の図１に示される保護回路１は、パワーツェナーダイオード８も備え、パワーツェナーダイオード８は、ロードダンプ時のサージ電圧を吸収することができる（特許文献１の段落［００１４］）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−３７９３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１の図１に示される保護回路１内のパワーツェナーダイオード８の形状は、大型であるため、保護回路１の全体の実装面積も、大きくなってしまう。また、特許文献１の図２及び図３は、パワーツェナーダイオード８の代わりに、双方向パワーパワーツェナーダイオード９，９'又はバリスタ１１が必要であることを開示し、この場合も、保護回路１の全体の実装面積が、大きくなってしまう。言い換えれば、サージ電圧等の過電圧から回路４ａ等の電子回路を保護する例えばパワーツェナーダイオード８、双方向パワーパワーツェナーダイオード９，９'、バリスタ１１等の専用の保護素子を直流電源ライン（＋）と接地電源ライン（ＧＮＤ）との間に設ける場合、保護回路１が大きくなってしまう、又は部品点数が増加してしまう。
【０００７】
本発明の１つの目的は、小型化可能な保護回路等を提供することである。本発明の他の目的は、以下に述べる複数の形態及び好ましい実施形態、並びに添付の図面を参照することによって、当業者に明らかになるであろう。
【課題を解決するための手段】
【０００８】
以下に、本発明の概要を容易に理解するために、本発明に従う複数の形態のうちの幾つかの形態を例示する。
【０００９】
本発明に従う第１の形態は、ゲート、ドレイン及びソースを有するＰチャンネルＦＥＴであって、前記ドレインが直流電源ライン上の直流電源の側の第１のノードに接続され、前記ソースが前記直流電源ライン上の電子回路の側の第２のノードに接続され、前記ゲートが接地電源ライン上の前記直流電源の側の第３のノードに接続される、ＰチャンネルＦＥＴと、
一端及び他端を有する抵抗素子であって、前記一端が第４のノードで前記ＰチャンネルＦＥＴの前記ゲートと接続され、前記他端が前記第３のノードと接続される、抵抗素子と、
カソード及びアノードを有する第１のツェナーダイオードであって、前記カソードが前記第２のノードに接続され、前記アノードが前記第４のノードに接続される、第１のツェナーダイオードと、
少なくとも第１の端及び第２の端を有する通電素子であって、前記第１の端が前記第４のノードに接続され、前記第２の端が前記接地電源ライン上の前記電子回路の側の第５のノードに接続される通電素子と、
を備え、
前記第１のツェナーダイオードの降伏電圧は、前記ＰチャンネルＦＥＴの前記ソース及び前記ゲート間の耐電圧以下である第１の電圧に設定され、
前記第１のツェナーダイオードに逆方向バイアスが加えられ、前記第１のツェナーダイオードが降伏する時だけ、前記通電素子は、前記第４のノードと前記第５のノードとの間を通電することを特徴とする保護回路に関係する。
【００１０】
直流電源が逆に接続される場合、即ち、直流電源の正電極が接地電源ラインに接続され、直流電源の負電極が直流電源ラインに接続される場合、ＰチャンネルＦＥＴはオフされて、ＰチャンネルＦＥＴは、第１のノードと第２のノードとの間を断絶し、従って、逆接続から電子回路を保護することができる。直流電源が正常に接続される場合、即ち、直流電源の正電極が直流電源ラインに接続され、直流電源の負電極が接地電源ラインに接続される場合、ＰチャンネルＦＥＴはオンされて、ＰチャンネルＦＥＴは、第１のノードと第２のノードとの間を通電し、従って、電子回路は、直流電源で正常に動作することができる。
【００１１】
ＰチャンネルＦＥＴのゲートとソースとの間には、即ち、第２のノードと第４のノードとの間には、第１のツェナーダイオードが設けられ、ここで、第１のツェナーダイオードの降伏電圧は、ＰチャンネルＦＥＴのソース及びゲート間の耐電圧以下である第１の電圧に設定されている。従って、第１のツェナーダイオードは、ＰチャンネルＦＥＴを保護している。このような第１のツェナーダイオードは、特許文献１の図１のツェナーダイオード７に対応する。
【００１２】
第１のツェナーダイオードと接地電源ラインとの間には、抵抗素子だけでなく、通電素子も設けられている。即ち、第４のノードと第３のノードとの間には抵抗素子が設けられ、その抵抗素子と並列に、第４のノードと第５のノードとの間には、通電素子が設けられている。加えて、直流電源ラインに過電圧が加わり、即ち、第１のツェナーダイオードに逆方向バイアスが加えられ、第１のツェナーダイオードが降伏する時だけ、通電素子は、第４のノードと第５のノードとの間を通電する。従って、第１のツェナーダイオード及び通電素子の双方で、過電圧から電子回路を保護することができる。言い換えれば、過電圧は、第１のツェナーダイオード及び通電素子の双方の電力損失により効率良く分散される。
【００１３】
このように、第１のツェナーダイオードは、ＰチャンネルＦＥＴを保護するだけでなく、通電素子と協働して、電子回路を保護することができる。従って、特許文献１の図１のパワーツェナーダイオード８等の専用の保護素子を直流電源ラインと接地電源ラインとの間に設ける必要がなく、本発明に従う第１の形態によれば、小型の保護回路を提供することができる。言い換えれば、特許文献１の図１のパワーツェナーダイオード８は、通電素子と協働するＰチャンネルＦＥＴに相当する部分だけ、大きくなってしまう。
【００１４】
第１の形態において、前記通電素子は、ゲート、ドレイン及びソースを有するＮチャンネルＦＥＴであってもよく、前記第１の端は、前記ＮチャンネルＦＥＴの前記ドレインであってもよく、前記第２の端は、前記ＮチャンネルＦＥＴの前記ソースであってもよく、
前記抵抗素子は、直列接続される第１の抵抗素子及び第２の抵抗素子を有してもよく、
前記ＮチャンネルＦＥＴの前記ゲートは、前記第１の抵抗素子と前記第２の抵抗素子との間に設けられる第６のノードに接続されてもよい。
【００１５】
直流電源ラインに過電圧が加わり、即ち、第１のツェナーダイオードに逆方向バイアスが加えられ、第１のツェナーダイオードが降伏する時、第２のノードと第４のノードとの間は、第１の電圧（第１のツェナーダイオードの降伏電圧）が保たれる。この時、第４のノードの電位と接地電源ラインとの間の電圧は、第１の抵抗素子及び第２の抵抗素子で抵抗分割され、第６のノード（第１の抵抗素子及び第２の抵抗素子の接続ノード）と接地電源ラインとの間の電圧は、ＮチャンネルＦＥＴのゲート電圧として、ＮチャンネルＦＥＴに加わる。このゲート電圧によりＮチャンネルＦＥＴがオンされ、第２のノードの電位はクランプされる。第２のノードと接地電源ラインとの間の電圧（クランプ電圧）は、第１の抵抗素子の抵抗値と第２の抵抗素子の抵抗値とを調整することで、任意の値に設定することができる。言い換えれば、想定される過電圧の大きさに応じて、第１の抵抗素子及び第２の抵抗素子を含む保護回路を設計することができ、保護回路を設計する時の自由度が向上する。
【００１６】
第１の形態において、前記通電素子は、カソード及びアノードを有する第２のツェナーダイオードであってもよく、前記第１の端は、前記第２のツェナーダイオードの前記カソードであってもよく、前記第２の端は、前記第２のツェナーダイオードの前記アノードであってもよい。
【００１７】
直流電源ラインに過電圧が加わり、即ち、第１のツェナーダイオードに逆方向バイアスが加えられ、第１のツェナーダイオードが降伏する時、第２のノードと接地電源ラインとの間の電圧（クランプ電圧）は、抵抗素子で任意の値に設定することはできないが、抵抗素子を単一の素子で構成することができる。従って、保護回路を構成する部品点数を少なくすることができる。
【００１８】
前記第１のツェナーダイオードが降伏する場合、前記第２のノード及び前記第５のノード間の電圧である第２の電圧は、前記第１の電圧と前記第４のノード及び前記第５のノード間の電圧である第３の電圧とを加算した値に設定されてもよい。
【００１９】
直流電源ラインに過電圧が加わり、第１のノード及び第５のノード間の電圧が過電圧に伴って急激に上昇しても、過電圧は、第１のツェナーダイオード及び通電素子の双方で吸収される。従って、第２のノード及び第５のノード間の電圧（第２の電圧）は、過電圧に伴って急激に上昇することなく、第１の電圧（第１のツェナーダイオードの降伏電圧）と第３の電圧（例えば、ＮチャンネルＦＥＴのドレイン・ソース間電圧、第２のツェナーダイオードの降伏電圧等）とを加算した値に保つことができる。
【００２０】
第１の形態において、前記直流電源は、車両に搭載されるバッテリであってもよく、
前記バッテリで動作可能なアクチュエータ又は前記バッテリを充電可能なオルタネータが、前記直流電源ラインと前記接地電源ラインとの間に設けられてもよく、
前記アクチュエータが動作している状態で前記バッテリと前記アクチュエータとの間の電気的通電が遮断した時、又は前記オルタネータが前記バッテリを充電している状態で前記バッテリと前記オルタネータとの間の電気的通電が遮断した時、前記第１のツェナーダイオードに前記逆方向バイアスの最大値が加えられてもよい。
【００２１】
アクチュエータが動作している状態でバッテリとアクチュエータとの間の電気的通電が遮断した時、又はオルタネータがバッテリを充電している状態でバッテリとオルタネータとの間の電気的通電が遮断した時、最大の過電圧が発生した場合であっても、第１のツェナーダイオード及び通電素子（例えば、ＮチャンネルＦＥＴ、第２のツェナーダイオード等）の双方で、過電圧から電子回路を保護することができる。
【００２２】
当業者は、本発明に従う複数の形態の各々が、本発明の精神を逸脱することなく、変形され得ることを容易に理解できるであろう。
【図面の簡単な説明】
【００２３】
【図１】本発明に従う保護回路の概略構成例を示す。
【図２】本発明に従う保護回路の他の概略構成例を示す。
【発明を実施するための形態】
【００２４】
以下に説明する好ましい実施形態は、本発明を容易に理解するために用いられている。従って、当業者は、本発明が、以下に説明される実施形態によって不当に限定されないことを留意すべきである。
【００２５】
１．第１の実施形態
図１は、本発明に従う保護回路の概略構成例を示す。図１の例において、保護回路１は、ＰチャンネルＦＥＴ３、抵抗素子５、第１のツェナーダイオード７及び通電素子２０を備える。図１の例において、電気機器４は、電子回路４ａを保護する保護回路１を備えるが、電気機器４の外部に保護回路１が設けられてもよい。電子回路４ａ又は電子機器４は、保護回路１を介して直流電源２１からの電力を供給され、例えばＥＣＵを構成することができる。図１の例において、電子機器４は、第１の端子Ｔ１及び第２の端子Ｔ２を備え、第１の端子Ｔ１は、直流電源電圧ライン上の電位Ｂを入力し、第２の端子Ｔ２は、接地電源電圧ライン上の電位ＧＮＤを入力する。
【００２６】
図１の例において、ＰチャンネルＦＥＴ３は、ゲートＧ、ドレインＤ及びソースＳを有し、ＰチャンネルＦＥＴ３の寄生ダイオード３ａが描かれている。ＰチャンネルＦＥＴ３は、例えばＰチャンネルＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）で構成される。ＰチャンネルＦＥＴ３のソースＳは、直流電源ラインＢ上の直流電源２１の側の第１のノードＮＤ１に接続され、ＰチャンネルＦＥＴ３のドレインＤは、直流電源ラインＢ上の電子回路４ａの側の第２のノードＮＤ２に接続される。ＰチャンネルＦＥＴ３のゲートＧは、接地電源ラインＧＮＤ上の直流電源２１の側の第３のノードＮＤ３に接続され、具体的には、抵抗素子５を介して、第３のノードＮＤ３に接続される。
【００２７】
図１の例において、抵抗素子５は、第１の抵抗素子５ａ及び第２の抵抗素子５ｂで構成され、抵抗素子５の一端（第１の抵抗素子５ａの一端）は、第４のノードＮＤ４でＰチャンネルＦＥＴ３のゲートＧに接続され、第１の抵抗素子５ａの他端及び第２の抵抗素子５ｂの一端は、第６のノードＮＤ６に接続され、抵抗素子５の他端（第２の抵抗素子５ｂの他端）は、第３のノードＮＤ３に接続される。
【００２８】
直流電源２１が正常に接続される場合、即ち、直流電源２１の正電極＋が直流電源ラインＢに接続され、直流電源２１の負電極−が接地電源ラインＧＮＤに接続される場合、抵抗素子５（第１の抵抗素子５ａ及び第２の抵抗素子５ｂ）を介してＰチャンネルＦＥＴ３のゲートＧが接地電源ラインＧＮＤに接続される。従って、ＰチャンネルＦＥＴ３はオンされて、ＰチャンネルＦＥＴ３は、第１のノードＮＤ１と第２のノードＮＤ２との間を通電し、直流電源２１の電源電圧がほぼそのまま電子回路４ａに供給される。電子回路４ａは、例えば定電圧回路（図示せず）を有し、直流電源２１の電源電圧を一定電圧（例えば３［Ｖ］、５［Ｖ］等）に変換する。定電圧回路は内部電源と呼ぶこともでき、電子回路４ａは、例えばマイコン（図示せず）等の制御部を有し、マイコン又は制御部は、定電圧回路又は内部電源からの一定電圧（及び接地電源ラインＧＮＤからの接地電圧）で動作することができる。
【００２９】
なお、直流電源２１が逆に接続される場合、即ち、直流電源２１の正電極＋が接地電源ラインＧＮＤに接続され、直流電源２１の負電極−が直流電源ラインＢに接続される場合、ＰチャンネルＦＥＴ３はオフされて、ＰチャンネルＦＥＴ３は、第１のノードＮＤ１と第２のノードＮＤ２との間を断絶する。従って、ＰチャンネルＦＥＴ３は、直流電源ラインＢ上を流れようとする電子回路４ａから直流電源２１への電流を遮断し、逆接続から電子回路４ａを保護することができる。
【００３０】
図１の例において、第１のツェナーダイオード７は、カソードＣ及びアノードＡを有し、第１のツェナーダイオード７のカソードＣは、第２のノードＮＤ２に接続され、第１のツェナーダイオード７のアノードＡは、第４のノードＮＤ４に接続される。直流電源２１が正常に接続される状態で、直流電源ラインＢに直流電源２１の電源電圧だけでなく、所定の過電圧が加わる時、第１のツェナーダイオード７（第２のノードＮＤ２と第３のノードＮＤ４との間、従って第２のノードＮＤ２と第４のノードＮＤ４との間）に逆方向バイアスが加えられ、第１のツェナーダイオード７が降伏する。第１のツェナーダイオード７が降伏する時、第２のノードＮＤ２と第４のノードＮＤ４との間は、第１の電圧（第１のツェナーダイオードの降伏電圧）が保たれる。第１のツェナーダイオード７の降伏電圧は、ＰチャンネルＦＥＴ３のソースＳ及びゲートＧ間の耐電圧以下である第１の電圧に設定されるので、第１のツェナーダイオード７は、ＰチャンネルＦＥＴ３を保護することができる。
【００３１】
図１の例において、通電素子２０は、ゲートＧ、ドレインＤ及びソースＳを有するＮチャンネルＭＯＳＦＥＴ等のＮチャンネルＦＥＴ２０ａで構成され、ＮチャンネルＦＥＴ２０ａの寄生ダイオード２０ｂが描かれている。通電素子２０の第１の端（ＮチャンネルＦＥＴ２０ａのドレインＤ）は、第４のノードＮＤ４に接続され、通電素子２０の第２の端（ＮチャンネルＦＥＴ２０ａのソースＳ）は、接地電源ラインＧＮＤ上の電子回路４ａの側の第５のノードＮＤ５に接続される。通電素子２０の第３の端（ＮチャンネルＦＥＴ２０ａのゲートＧ）は、第１の抵抗素子５ａと第２の抵抗素子５ｂとの間に設けられる第６のノードＮＤ６に接続される。
【００３２】
図１の例において、第１のツェナーダイオード７と接地電源ラインＧＮＤとの間には、通電素子２０（ＮチャンネルＦＥＴ２０ａ）だけでなく、抵抗素子５（第１の抵抗素子５ａ及び第２の抵抗素子５ｂ）も設けられている。第１のツェナーダイオード７が降伏する時、第２のノードＮＤ２と第４のノードＮＤ４との間は、第１の電圧（第１のツェナーダイオード７の降伏電圧）が保たれる。この時、第４のノードＮＤ４の電位と接地電源ラインＧＮＤとの間の電圧は、第１の抵抗素子５ａ及び第２の抵抗素子５ｂで抵抗分割され、第６のノードＮＤ６（第１の抵抗素子及び第２の抵抗素子の接続ノード）と接地電源ラインＧＮＤとの間の電圧は、ＮチャンネルＦＥＴ２０ａのゲート電圧として、ＮチャンネルＦＥＴ２０ａに加わる。このゲート電圧によりＮチャンネルＦＥＴ２０ａがオンされる。なお、通電素子２０は、ＮチャンネルＦＥＴ２０ａの代わりに、バイポーラトランジスタで構成するスイッチング素子であってもよい。
【００３３】
第１のツェナーダイオード７が降伏する時だけ、ＮチャンネルＦＥＴ２０ａ等の通電素子２０は、第４のノードＮＤ４と第５のノードＮＤ５との間を通電する。従って、第１のツェナーダイオード７及び通電素子２０の双方で、過電圧から電子回路４ａを保護することができる。言い換えれば、過電圧は、第１のツェナーダイオード７及び通電素子２０の双方の電力損失により効率良く分散される。このように、第１のツェナーダイオード７は、ＰチャンネルＦＥＴ３を保護するだけでなく、通電素子２０と協働して、電子回路４ａを保護することができる。従って、特許文献１の図１のパワーツェナーダイオード８等の専用の保護素子を直流電源ラインＢと接地電源ラインＧＮＤとの間に設ける必要がなく、小型の保護回路１が提供される。
【００３４】
図１の例において、ＮチャンネルＦＥＴ２０ａがオンされ、第４のノードＮＤ４と第５のノードＮＤ５との間が通電される時、第２のノードＮＤ２の電位はクランプされる。即ち、クランプ電圧又は第２の電圧（第２のノードＮＤ２及び第５のノードＮＤ５間の電圧）は、第１の電圧（第１のツェナーダイオード７の降伏電圧）と第３の電圧（第４のノードＮＤ４及び第５のノードＮＤ５間の電圧である、ＮチャンネルＦＥＴ２０ａがオンされる時のＮチャンネルＦＥＴ２０ａのドレイン・ソース間電圧）とを加算した値を表す。第１のツェナーダイオード７が降伏する場合、第２の電圧は、過電圧に伴って急激に上昇することなく、第１の電圧と第３の電圧とを加算した値に保つことができる。
【００３５】
第１の抵抗素子５ａの抵抗値をＲ１、第２の抵抗素子５ｂの抵抗値をＲ２、ＮチャンネルＦＥＴ２０ａの閾値をＶｔｈとする場合、第３の電圧（ＮチャンネルＦＥＴ２０ａがオンされる時のＮチャンネルＦＥＴ２０ａのドレイン・ソース間電圧）は、（Ｒ１＋Ｒ２）／Ｒ２×Ｖｔｈで表すことができる。
【００３６】
ところで、第１の電圧が一定（第１のツェナーダイオード７の降伏電圧）である場合であっても、クランプ電圧又は第２の電圧は、第１の抵抗素子５ａの抵抗値と第２の抵抗素子５ｂの抵抗値とを調整すること、即ち、第３の電圧を調整することで、任意の値に設定することができる。言い換えれば、想定される過電圧の大きさに応じて、第３の電圧及びクランプ電圧又は第２の電圧を設定した上で、保護回路１（及び保護回路１及び電子回路４ａを備える電子機器４）を設計することができ、保護回路１又は電子機器４を設計する時の自由度が向上する。
【００３７】
また、第１の電圧を調整することで、第１のツェナーダイオード７にかかる電力の負荷とＮチャンネルＦＥＴ２０ａにかかる電力との負荷との間の比率を調整することもできる。言い換えれば、第１のツェナーダイオード７及びＦＥＴ２０ａの能力に応じて、第１の電圧及び第３の電圧を設定した上で、保護回路１又は電子機器４の部品を選定する時の自由度も向上する。
【００３８】
図１の例において、直流電源２１は、例えば、車両（図示せず）に搭載されるバッテリで構成することができ、直流電源ラインＢと接地電源ラインＧＮＤとの間に直流電源２１又はバッテリを充電可能なオルタネータ２１を設けることができる。オルタネータ２１は、例えばエンジン等の原動機（図示せず）の回転運動によって発電電圧を得ることができ、発電電圧でバッテリを充電することができる。なお、オルタネータ２１の発電量は、エンジンの回転数等に基づき電子回路４ａで調整してもよい。
【００３９】
オルタネータ２１がバッテリを充電している状態で、例えばバッテリ又は直流電源２１の正極＋と直流電源ラインＢとの間の電気的通電が断線、端子外れ等で遮断し、従って、バッテリ又は直流電源２１とオルタネータ２１との間の電気的通電が遮断した時、いわゆるロードダンプ時の過電圧（サージ電圧）が直流電源ラインＢに加わる。サージ電圧の最大値は、理論的又は実験的に求めることができ、サージ電圧の最大値に対応する逆方向バイアスの最大値が第１のツェナーダイオード７に加えられても、第１のツェナーダイオード５及びＮチャンネルＦＥＴ２０ａの双方で、サージ電圧から電子回路４ａを保護することができるように、保護回路１を設計することができる。
【００４０】
２．第２の実施形態
図２は、本発明に従う保護回路の他の概略構成例を示す。図２において、図１の符号と同一の符号は、図１の構成と同一の構成を示し、その同一の構成についての説明を省略する。
【００４１】
図２の例において、通電素子２０は、カソードＣ及びアノードＡを有する第２のツェナーダイオードで２０ｃ構成される。通電素子２０の第１の端（第２のツェナーダイオード２０ｃのカソードＣ）は、第４のノードＮＤ４に接続され、通電素子２０の第２の端（第２のツェナーダイオード２０ｃのアノードＡ）は、接地電源ラインＧＮＤ上の電子回路４ａの側の第５のノードＮＤ５に接続される。
【００４２】
図２の例において、第１のツェナーダイオード７及び第２のツェナーダイオード２０ｃが降伏する時、第２のノードＮＤ２と第４のノードＮＤ４との間は、第１の電圧（第１のツェナーダイオード７の降伏電圧）が保たれ、第４のノードＮＤ４と第５のノードＮＤ５との間は、第３の電圧（第２のツェナーダイオード２０ｃの降伏電圧）が保たれる。第１のツェナーダイオード７が降伏する時だけ、第２のツェナーダイオード２０ｃ等の通電素子２０は、第４のノードＮＤ４と第５のノードＮＤ５との間を通電する。従って、第１のツェナーダイオード７及び通電素子２０の双方で、過電圧から電子回路４ａを保護することができる。このように、第１のツェナーダイオード７は、ＰチャンネルＦＥＴ３を保護するだけでなく、第２のツェナーダイオード２０ｃと協働して、電子回路４ａを保護することができる。従って、特許文献１の図１のパワーツェナーダイオード８等の専用の保護素子を直流電源ラインＢと接地電源ラインＧＮＤとの間に設ける必要がなく、小型の保護回路１が提供される。
【００４３】
図２の例において、第１のツェナーダイオード７及び第２のツェナーダイオード２０ｃが降伏する時、第２のノードＮＤ２の電位はクランプされる。即ち、クランプ電圧又は第２の電圧（第２のノードＮＤ２及び第５のノードＮＤ５間の電圧）は、第１の電圧（第１のツェナーダイオード７の降伏電圧）と第３の電圧（第２のツェナーダイオード２０ｃの降伏電圧）とを加算した値を表す。第１のツェナーダイオード７が降伏する場合、第２の電圧は、過電圧に伴って急激に上昇することなく、第１の電圧と第３の電圧とを加算した値に保つことができる。
【００４４】
ところで、抵抗素子５は、単一の抵抗素子で構成することができ、保護回路１を構成する部品点数を少なくすることができる。図２の例において、第１の電圧が一定（第１のツェナーダイオード７の降伏電圧）である場合、クランプ電圧又は第２の電圧は、抵抗素子５の抵抗値を調整しても、第３の電圧（第２のツェナーダイオード２０ｃの降伏電圧）を調整することができず、任意の値に設定することができない。
【００４５】
但し、第１の電圧及び第３の電圧を調整することで、第１のツェナーダイオード７にかかる電力の負荷と第２のツェナーダイオード２０ｃにかかる電力との負荷との間の比率を調整することもできる。言い換えれば、第１のツェナーダイオード７及び第２のツェナーダイオード２０ｃの能力に応じて、第１の電圧及び第３の電圧を設定した上で、保護回路１又は電子機器４の部品を選定する時の自由度は向上する。
【００４６】
図２の例において、直流電源２１は、例えば、車両（図示せず）に搭載されるバッテリで構成することができ、直流電源ラインＢと接地電源ラインＧＮＤとの間に直流電源２１又はバッテリで動作可能なアクチュエータ２２を設けることができる。アクチュエータ２２は、例えばエンジン等の原動機（図示せず）のクランク軸を回転させるスタータであり、スタータ又はアクチュエータ２２は、例えばイグニッションスイッチ２４のオンを検出し、原動機を始動させることができる。なお、スタータ又はアクチュエータ２２は、電子回路４ａで制御されてもよい。
【００４７】
アクチュエータ２２が動作している状態で、例えばバッテリ又は直流電源２１の正極＋と直流電源ラインＢとの間の電気的通電が遮断し、従って、バッテリ又は直流電源２１とアクチュエータ２２との間の電気的通電が遮断した時、サージ電圧が直流電源ラインＢに加わる。サージ電圧の最大値は、理論的又は実験的に求めることができ、サージ電圧の最大値に対応する逆方向バイアスの最大値が第１のツェナーダイオード７に加えられても、第１のツェナーダイオード５及び第２のツェナーダイオード２０ｃの双方で、サージ電圧から電子回路４ａを保護することができるように、保護回路１を設計することができる。
【００４８】
なお、図２の例において、アクチュエータ２２の代わりに又はアクチュエータ２２に加えて、図１のオルタネータ２３が設けられてもよく、代替的に、図２の例において、アクチュエータ２２及びイグニッションスイッチ２４の少なくとも１つを省略してもよい。また、図１の例において、オルタネータ２３の代わりに又はオルタネータ２３に加えて、図２のアクチュエータ２２及びイグニッションスイッチ２４の少なくとも１つが設けられてもよく、代替的に、図１の例において、オルタネータ２３を省略してもよい。
【００４９】
なお、本発明は、上述の例示的な実施形態に限定されず、また、当業者は、上述の例示的な実施形態を特許請求の範囲に含まれる範囲まで、容易に変更することができるであろう。
【符号の説明】
【００５０】
１・・・保護回路、３・・・ＰチャンネルＦＥＴ、３ａ・・・寄生ダイオード、４・・・電子機器、４ａ・・・電子回路、５・・・抵抗素子、５ａ・・・第１の抵抗素子、５ｂ・・・第２の抵抗素子、７・・・第１のツェナーダイオード、２０・・・通電素子、２０ａ・・・ＮチャンネルＦＥＴ、２０ｂ・・・寄生ダイオード、２０ｃ・・・第２のツェナーダイオード、２１・・・直流電源、２２・・・アクチュエータ、２３・・・オルタネータ、２４・・・イグニッションスイッチ、Ａ・・・アノード、Ｂ・・・直流電源ライン、Ｃ・・・カソード、Ｄ・・・ドレイン、ＮＤ１〜ＮＤ６・・・ノード、Ｇ・・・ゲート、ＧＮＤ・・・接地電源ライン、Ｓ・・・ソース、Ｔ１，Ｔ２・・・端子、＋・・・正極、−・・・負極
【図１】
2012222885.tif 000003
【図２】
2012222885.tif 000004