(57)【要約】【課題】フォトダイオードを構成している光吸収層を含むメサ部側壁における電流リークの問題が解消できるようにする。【解決手段】基板１０１の上に形成された第１導電型の第１化合物半導体からなる下側コンタクト層１０２と、下側コンタクト層１０２の上に形成された第１化合物半導体からなる電子走行層１０３と、電子走行層１０３の上に形成された第２化合物半導体からなる光吸収層１０４と、光吸収層１０４の上に形成された第２導電型の第１化合物半導体からなる上側コンタクト層１０５と、下側コンタクト層１０２に形成された第１電極１０６および上側コンタクト層１０５に形成された第２電極１０７とを少なくとも備え、基板１０１の上で、電子走行層１０３は、光吸収層１０４および上側コンタクト層１０５より広い面積に形成されている。【選択図】  図１
2012124404.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に形成された第１導電型の第１化合物半導体からなる下側コンタクト層と、
この下側コンタクト層の上に形成された前記第１化合物半導体からなる電子走行層と、
この電子走行層の上に形成された第２化合物半導体からなる光吸収層と、
この光吸収層の上に形成された第２導電型の前記第１化合物半導体からなる上側コンタクト層と、
前記下側コンタクト層に形成された第１電極および前記上側コンタクト層に形成された第２電極と
を少なくとも備え、
前記第２化合物半導体は、対象とする光の波長に対応するバンドギャップエネルギーを有し、
前記第１化合物半導体は、前記第２化合物半導体より大きなバンドギャップエネルギーを有し、
前記下側コンタクト層および前記上側コンタクト層は、不純物を導入することで前記導電型とされ、
前記電子走行層は、前記下側コンタクト層および前記上側コンタクト層よりも不純物濃度が低い状態とされ、
前記電子走行層は、前記光吸収層および前記上側コンタクト層より広い面積に形成されていることを特徴とするフォトダイオード。
【請求項２】
請求項１記載のフォトダイオードにおいて、
前記電子走行層および前記光吸収層の間に形成された第１導電型の前記第１化合物半導体からなる電界制御層を備え、
前記電界制御層は、不純物を導入することで第１導電型とされ、
前記電子走行層および前記光吸収層は、前記下側コンタクト層，前記電界制御層、および前記上側コンタクト層よりも不純物濃度が低い状態とされていることを特徴とするフォトダイオード。
【請求項３】
請求項１または２記載のフォトダイオードにおいて、
前記光吸収層と前記上側コンタクト層との間に配置され、第２導電型の前記第２化合物半導体からなる第２導電型光吸収層を備える
ことを特徴とするフォトダイオード。
【請求項４】
基板の上に第１導電型の第１化合物半導体からなる下側コンタクト層を形成する工程と、
前記下側コンタクト層の上に前記第１化合物半導体からなる第１半導体層を形成する工程と、
前記第１半導体層の上に、前記第１化合物半導体よりバンドギャップエネルギーが小さく、対象とする光の波長に対応するバンドギャップエネルギーを有する第２化合物半導体からなる第２半導体層を形成する工程と、
前記第２半導体層の上に第２導電型の前記第１化合物半導体からなる第３半導体層を形成する工程と、
前記第３半導体層を第１マスクパターンを用いて第１エッチャントで選択的にエッチングして上側コンタクト層を形成する工程と、
前記第２半導体層を前記第１マスクパターンを用いて第２エッチャントで選択的にエッチングして光吸収層を形成する工程と、
前記第１半導体層を前記第１マスクパターンより面積の大きい第２マスクパターンを用いて前記第１エッチャントで選択的にエッチングして前記光吸収層および前記上側コンタクト層より広い面積の電子走行層を形成する工程と、
前記下側コンタクト層に接続する第１電極および前記上側コンタクト層に接続する第２電極を形成する工程と
を少なくとも備えることを特徴とするフォトダイオードの製造方法。
【請求項５】
請求項４記載のフォトダイオードの製造方法において、
前記第２半導体層の形成の前に、前記第１半導体層の上に、第１導電型の前記第１化合物半導体からなる第４半導体層を形成する工程と、
前記光吸収層を形成した後の前記電界制御層を形成する前に、前記第４半導体層を前記第１マスクパターンを用いて前記第１エッチャントで選択的にエッチングして電界制御層を形成する工程と
を備えることを特徴とするフォトダイオードの製造方法。
【請求項６】
請求項４または５記載のフォトダイオードの製造方法において、
前記第３半導体層の形成の前に、前記第２半導体層の上に、第２導電型の前記第２化合物半導体からなる第５半導体層を形成する工程と、
前記上側コンタクト層を形成した後の前記光吸収層を形成する前に、前記第５半導体層を前記第１マスクパターンを用いて前記第２エッチャントで選択的にエッチングして前記第２導電型光吸収層を形成する工程と
を備えることを特徴とするフォトダイオードの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光通信用などに用いることができる広帯域フォトダイオードおよびその製造方法に関するものである。
【背景技術】
【０００２】
フォトダイオードは、長波長帯（１．３μｍ帯〜１．５μｍ帯）の光通信システムに、レシーバ装置の受光デバイスとして広く使用されている。光通信システムでは、伝送容量の増大により動作速度の高速化が要求されており、高速動作が可能な化合物半導体によるフォトダイオードが主に用いられている（特許文献１，２，３参照）。
【０００３】
例えば、ＩｎＰ系やＧａＡｓ系の化合物半導体を用い、ｐ型半導体層，ノンドープ（ｉ型）半導体層、ｎ型半導体層から構成したｐｉｎ構造のフォトダイオードが用いられている。このフォトダイオードは、入射した光が、バイアス電界の印加されたｉ型半導体層（光吸収層）で吸収された後、電子と正孔に変換されて電気信号として検出される。光吸収層としては、低濃度に不純物が導入されている場合もある。
【０００４】
また、より高い周波数応答と飽和出力の改善を目的とし、電子走行層を加えたフォトダイオードが提案されている（特許文献４参照）。例えば、図５に示すように、電子走行層５０３を備えるフォトダイオードがある。図５に例示するフォトダイオードは、まず、基板５０１、コンタクト層５０２，電子走行層５０３，光吸収層５０４，コンタクト層５０５を備えている。
【０００５】
なお、下側コンタクト層５０２および上側コンタクト層５０５には、電極５０６および電極５０７が形成され、コンタクト層５０５の光入射領域には、反射防止膜５０８が形成されている。また、電子走行層５０３，光吸収層５０４，コンタクト層５０５より構成されるメサ部の側面には、有機樹脂からなるパッシベーション膜５１１が形成されている。
【０００６】
このフォトダイオードでは、光の入射により光吸収層５０４でキャリアが発生し、この発生したキャリアが電子走行層５０３を移動（走行）するようにし、キャリアの発生と走行を分離している。これにより、上記フォトダイオードによれば、走行速度の大きなキャリア（電子）のみを使用することができ、応答速度や出力振幅特性が改善できる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平０５−１７５５３３号公報
【特許文献２】特開平０７−０８６６３１号公報
【特許文献３】特開２００６−２２９１５６号公報
【特許文献４】特開平０９−２７５２２４号公報
【非特許文献】
【０００８】
【非特許文献１】大久保  哲  他、「低温クエン酸系異方性選択エッチングを用いたＧａＡｓ ＨＪＦＲＴ作製プロセス」、信学技報、TECHNICAL REPORT OF IEICE、ＥＤ９６−１２２，１５〜２０頁、１９９６年。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述したフォトダイオードでは、動作時において、メサ部側壁のパッシベーション膜との界面近傍に、電流リークが発生して性能の劣化を招くという問題がある。メサ部は、公知のパターニング技術で形成しており、メサ部の側壁は化合物半導体の結晶構造が不完全な状態となっており、これを原因として表面準位が生じている。この表面準位は、いわゆる発生再結合中心として振る舞うので、電圧印加時に発生再結合電流が流れ、電流リークが増大し、素子性能の劣化を招いている。
【００１０】
本発明は、以上のような問題点を解消するためになされたものであり、フォトダイオードを構成している光吸収層を含むメサ部側壁における電流リークの問題が解消できるようにすることを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係るフォトダイオードは、基板の上に形成された第１導電型の第１化合物半導体からなる下側コンタクト層と、この下側コンタクト層の上に形成された第１化合物半導体からなる電子走行層と、この電子走行層の上に形成された第２化合物半導体からなる光吸収層と、この光吸収層の上に形成された第２導電型の第１化合物半導体からなる上側コンタクト層と、下側コンタクト層に形成された第１電極および上側コンタクト層に形成された第２電極とを少なくとも備え、第２化合物半導体は、対象とする光の波長に対応するバンドギャップエネルギーを有し、第１化合物半導体は、第２化合物半導体より大きなバンドギャップエネルギーを有し、下側コンタクト層および上側コンタクト層は、不純物を導入することで導電型とされ、電子走行層は、下側コンタクト層および上側コンタクト層よりも不純物濃度が低い状態とされ、電子走行層は、光吸収層および上側コンタクト層より広い面積に形成されている。
【００１２】
上記フォトダイオードにおいて、電子走行層および光吸収層の間に形成された第１導電型の第１化合物半導体からなる電界制御層を備えるようにしてもよい。なお、電界制御層は、不純物を導入することで第１導電型とされ、電子走行層および光吸収層は、下側コンタクト層，電界制御層、および上側コンタクト層よりも不純物濃度が低い状態とされていればよい。
【００１３】
上記フォトダイオードにおいて、光吸収層と上側コンタクト層との間に配置され、第２導電型の第２化合物半導体からなる第２導電型光吸収層を備えるようにしてもよい。
【００１４】
また、本発明に係るフォトダイオードの製造方法は、基板の上に第１導電型の第１化合物半導体からなる下側コンタクト層を形成する工程と、下側コンタクト層の上に第１化合物半導体からなる第１半導体層を形成する工程と、第１半導体層の上に、第１化合物半導体よりバンドギャップエネルギーが小さく、対象とする光の波長に対応するバンドギャップエネルギーを有する第２化合物半導体からなる第２半導体層を形成する工程と、第２半導体層の上に第２導電型の第１化合物半導体からなる第３半導体層を形成する工程と、第３半導体層を第１マスクパターンを用いて第１エッチャントで選択的にエッチングして上側コンタクト層を形成する工程と、第２半導体層を第１マスクパターンを用いて第２エッチャントで選択的にエッチングして光吸収層を形成する工程と、第１半導体層を第１マスクパターンより面積の大きい第２マスクパターンを用いて第１エッチャントで選択的にエッチングして光吸収層および上側コンタクト層より広い面積の電子走行層を形成する工程と、下側コンタクト層に接続する第１電極および上側コンタクト層に接続する第２電極を形成する工程とを少なくとも備える。
【００１５】
上記フォトダイオードの製造方法において、第２半導体層の形成の前に、第１半導体層の上に、第１導電型の第１化合物半導体からなる第４半導体層を形成する工程と、光吸収層を形成した後の電界制御層を形成する前に、第４半導体層を第１マスクパターンを用いて第１エッチャントで選択的にエッチングして電界制御層を形成する工程とを備えるようにしてもよい。
【００１６】
上記フォトダイオードの製造方法において、第３半導体層の形成の前に、第２半導体層の上に、第２導電型の第２化合物半導体からなる第５半導体層を形成する工程と、上側コンタクト層を形成した後の光吸収層を形成する前に、第５半導体層を第１マスクパターンを用いて第２エッチャントで選択的にエッチングして第２導電型光吸収層を形成する工程とを備えるようにしてもよい。
【発明の効果】
【００１７】
以上説明したように、本発明によれば、下側コンタクト層の上に形成される電子走行層を、光吸収層および上側コンタクト層より広い面積としたのでフォトダイオードを構成している光吸収層を含むメサ部側壁における電流リークの問題が解消できるようになるという優れた効果が得られる。
【図面の簡単な説明】
【００１８】
【図１】図１は、本発明の実施の形態１におけるフォトダイオードの構成を示す断面図である。
【図２Ａ】図２Ａは、本発明の実施の形態１におけるフォトダイオードの製造方法を説明する工程における製造途中の素子断面を示す断面図である。
【図２Ｂ】図２Ｂは、本発明の実施の形態１におけるフォトダイオードの製造方法を説明する工程における製造途中の素子断面を示す断面図である。
【図２Ｃ】図２Ｃは、本発明の実施の形態１におけるフォトダイオードの製造方法を説明する工程における製造途中の素子断面を示す断面図である。
【図２Ｄ】図２Ｄは、本発明の実施の形態１におけるフォトダイオードの製造方法を説明する工程における製造途中の素子断面を示す断面図である。
【図３】図３は、本発明の実施の形態２におけるフォトダイオードの構成を示す断面図である。
【図４Ａ】図４Ａは、本発明の実施の形態２におけるフォトダイオードの製造方法を説明する工程における製造途中の素子断面を示す断面図である。
【図４Ｂ】図４Ｂは、本発明の実施の形態２におけるフォトダイオードの製造方法を説明する工程における製造途中の素子断面を示す断面図である。
【図４Ｃ】図４Ｃは、本発明の実施の形態２におけるフォトダイオードの製造方法を説明する工程における製造途中の素子断面を示す断面図である。
【図４Ｄ】図４Ｄは、本発明の実施の形態２におけるフォトダイオードの製造方法を説明する工程における製造途中の素子断面を示す断面図である。
【図５】図５は、従来のフォトダイオードの構成を示す断面図である。
【発明を実施するための形態】
【００１９】
以下、本発明の実施の形態について図を参照して説明する。
【００２０】
［実施の形態１］
はじめに、本発明の実施の形態１について説明する。図１は、本発明の実施の形態１におけるフォトダイオードの構成を模式的に示す断面図である。
【００２１】
このフォトダイオードは、基板１０１の上に形成された第１導電型の第１化合物半導体からなる下側コンタクト層１０２と、下側コンタクト層１０２の上に形成された第１化合物半導体からなる電子走行層１０３と、電子走行層１０３の上に形成された第２化合物半導体からなる光吸収層１０４と、光吸収層１０４の上に形成された第２導電型の第１化合物半導体からなる上側コンタクト層１０５と、下側コンタクト層１０２に形成された第１電極１０６および上側コンタクト層１０５に形成された第２電極１０７とを少なくとも備え、基板１０１の上で、電子走行層１０３は、光吸収層１０４および上側コンタクト層１０５より広い面積に形成されている。なお、電子走行層１０３は、下側コンタクト層１０２の上に接して形成されている。
【００２２】
ここで、光吸収層１０４は、対象とする光の波長に対応するバンドギャップエネルギーを有する第２化合物半導体から構成され、下側コンタクト層１０２，電子走行層１０３，および上側コンタクト層１０５は、第２化合物半導体より大きなバンドギャップエネルギーを有する第１化合物半導体から構成され、下側コンタクト層１０２および上側コンタクト層１０５は、不純物を導入することで導電型とされ、電子走行層１０３は、下側コンタクト層１０２および上側コンタクト層１０５よりも不純物濃度が低い状態とされていればよい。
【００２３】
例えば、基板１０１は、ＧａＡｓからなる半導体基板であればよい。また、下側コンタクト層１０２は、より高濃度に不純物が導入されたｎ+型のＡｌＧａＡｓ（ｎ+−ＡｌＧａＡｓ）から構成されていればよい。この場合、上述した第１導電型がｎ型となり、第２導電型がｐ型となる。また、電子走行層１０３は、不純物が導入されたｎ型のＡｌＧａＡｓ（ｎ−ＡｌＧａＡｓ）から構成されていればよい。
【００２４】
また、光吸収層１０４は、動作時に必要以上空乏化しない様に適正なドーピングレベルに調整されたｐ型のＧａＡｓ（ｐ+−ＧａＡｓ）から構成されていればよい。また、上側コンタクト層１０５は、より高濃度に不純物が導入されたｐ+型のＡｌＧａＡｓ（ｐ+−ＡｌＧａＡｓ）から構成されていればよい。例えば、Ｓｉを不純物として導入することで、ＧａＡｓ，ＡｌＧａＡｓはｎ型とすることができる。また、例えば、Ｚｎを不純物として導入することで、ＧａＡｓ，ＡｌＧａＡｓはｐ型とすることができる。上述の場合、第１化合物半導体がＡｌＧａＡｓであり、第２化合物半導体がＧａＡｓである。
【００２５】
なお、電子走行層１０３，光吸収層１０４，および上側コンタクト層１０５は、所望とする形状にパターニングされ、一部の下側コンタクト層１０２は露出し、この露出領域に、第１電極１０６が形成されている。また、本実施の形態では、上側コンタクト層１０５を形成している領域が受光領域となるので、上側コンタクト層１０５の中央部が開放されるように、第２電極１０７が形成されている。例えば、リング状の第２電極１０７が、上側コンタクト層１０５の周縁部に接して形成されている。また、第２電極１０７以外の領域の上側コンタクト層１０５（受光領域）の上には、反射防止膜１０８が形成されている。
【００２６】
ここで、光吸収層１０４および上側コンタクト層１０５によりメサ部が構成され、このメサ部および電子走行層１０３は、各々の中心部が一致するように積層され、メサ部より広い面積に電子走行層１０３が形成されている。従って、メサ部の周囲に、電子走行層１０３の延在部１０３ａが形成されることになる。また、メサ部の側壁から延在部１０３ａの上面にかけて、パッシベーション膜１１１を備え、素子の保護を行っている。パッシベーション膜１１１は、例えば、ベンゾシクロブテン（ＢＣＢ）の単層、下層のＢＣＢ膜と上層のＳｉＮ膜との２層、または下層のＳｉＮ膜と中下層のＳｉＯ2膜と中上層のＢＣＢ膜と上層のＳｉＮ膜との４層などから構成することができる。
【００２７】
従来の構造（図５）では、メサ側面の電子走行層は、垂直に加工されているためにすべて空乏化し、先に述べた様に発生再結合電流が流れる。一方、本実施の形態では、延在部１０３ａを設けたことにより、電子走行層の上面のみが空乏化する。ただし、空乏化は光吸収層の電子走行層側の端から二次元的に広がるので、光吸収層の電位降下が増大し、電子走行層の電位降下と空乏化広がりは相対的に狭くなる。このため、電子走行層表面に起因する発生再結合電流が低減される。この結果、本実施の形態によれば、メサ部の側壁におけるリーク電流を抑制することができるようになる。また、パッシベーション膜１１１を設ける場合、メサ部側壁（パッシベーション膜１１１との界面）におけるリーク電流がより流れやすい状態となっているので、延在部１０３ａを設けることがより効果的である。
【００２８】
次に、本実施の形態におけるフォトダイオードの製造方法について、図２Ａ〜図２Ｄを用いて説明する。まず図２Ａに示すように、ＧａＡｓからなる基板１０１の上に、ｎ+−ＡｌＧａＡｓからなる下側コンタクト層１０２，電子走行層１０３となるｎ−ＡｌＧａＡｓ層（第１半導体層）２０１，光吸収層１０４となるｐ+−ＧａＡｓ層（第２半導体層）２０２，および上側コンタクト層１０５となるｐ+−ＡｌＧａＡｓ層（第３半導体層）２０３を順次堆積する。これらは、よく知られたＭＯＶＰＥ法により形成すればよい。
【００２９】
次に、公知のリソグラフィー技術およびエッチング技術によりｐ+−ＧａＡｓ層２０２およびｐ+−ＡｌＧａＡｓ層２０３をメサ構造にパターニングし、図２Ｂに示すように、ｎ−ＡｌＧａＡｓ層２０１の上に光吸収層１０４および上側コンタクト層１０５を形成する。例えば、まず、リソグラフィー技術で形成した図示しないマスクパターン（第１マスクパターン）をマスクとし、塩酸をエッチャント（エッチング液）としたウエットエッチングにより、ｐ+−ＡｌＧａＡｓ層２０３を選択的にエッチングすることで、上側コンタクト層１０５が形成できる。
【００３０】
また、同じマスクパターンを用い、アンモニアおよび過酸化水素の混合液をエッチング液としたウエットエッチングにより、ｐ+−ＧａＡｓ層２０２を選択的にエッチングすることで、光吸収層１０４が形成できる。アンモニアおよび過酸化水素によりエッチング液によれば、ｎ−ＡｌＧａＡｓ層２０１に対して選択的にｐ+−ＧａＡｓ層２０２をエッチングすることができる。なお、光吸収層１０４を形成した後、上記マスクパターンは除去する。図２Ｂは、マスクパターンを除去した後の状態を示している。
【００３１】
次に、公知のリソグラフィー技術およびエッチング技術によりｎ−ＡｌＧａＡｓ層２０１をパターニングし、図２Ｃに示すように、延在部１０３ａを備える状態に電子走行層１０３を形成する。このパターニングでは、上述した上側コンタクト層１０５および光吸収層１０４の形成に用いたマスクパターンより面積の大きいマスクパターン（不図示：第２マスクパターン）を用い、塩酸をエッチング液としたウエットエッチングによりｎ−ＡｌＧａＡｓ層２０１を選択的にエッチングすればよい。なお、図２Ｃは、マスクパターンを除去した後の状態を示している。
【００３２】
次に、図２Ｄに示すように、第１電極１０６および第２電極１０７を形成する。第１電極１０６はチタン層／白金層／金層の３層構造、第２電極１０７は白金層／チタン層／白金層／金層の４層構造とし、各半導体層にオーミック接続していればよい。また、反射防止膜１０８を形成する。これらは、よく知られたリフトオフ法により形成すればよい。この後、例えばベンゾシクロブテンを塗布することで、メサ部、延在部１０３ａを含めた下側コンタクト層１０２の上に樹脂膜を形成し、この樹脂膜をパターニングすることで、図１に示すように、パッシベーション膜１１１を形成する。
【００３３】
あるいは、例えばＢＣＢを塗布することで、メサ部、延在部１０３ａを含めた下側コンタクト層１０２の上に樹脂膜を形成し、この樹脂膜をパターニングしたうえでさらにこの上にプラズマＣＶＤ法などを用いてＳｉＮ膜を成長させ、さらにこのＳｉＮ膜をパターニングすることで、パッシベーション膜１１１を形成してもよい。あるいは、プラズマＣＶＤなどを用いてＳｉＮ膜を成長させ、この上にプラズマＣＶＤ法などを用いてＳｉＯ2膜を成長させ、この上にさらに例えばＢＣＢを塗布し、このＢＣＢ膜をパターニングしたうえでさらにこの上にプラズマＣＶＤなどを用いてＳｉＮ膜を成長させ、さらにこれら下地のＳｉＮ膜並びに最上層のＳｉＮ膜をパターニングすることで、パッシベーション膜１１１を形成してもよい。
【００３４】
本実施の形態におけるフォトダイオードは、第１電極１０６および第２電極１０７の間に逆方向のバイアス電圧を印加することで、光吸収層１０４はほぼ中性とした状態で電子走行層１０３を空乏化させる。この動作状態で、上側コンタクト層１０５より光が入射すると、光吸収層１０４で電子・正孔対が発生する。発生した電子および正孔のうち、電子は電子走行層１０３に拡散し、第１電極１０６および第２電極１０７に接続している外部回路（不図示）に電流が出力される。ここで、光吸収層１０４は、バイアス状態で空乏化しないように一定以上の不純物濃度とし、電子走行層１０３は空乏化するように低い不純物濃度に設定する。光吸収層１０４は、ほとんどの領域が中性となることが好ましいが、一部は空乏化しても構わない。
【００３５】
上述した本実施の形態におけるフォトダイオードの製造方法によれば、光吸収層１０４を構成する化合物半導体と電子走行層１０３を構成する化合物半導体との、エッチャントに対するエッチングの選択性（エッチング速度の違い）を利用することで、電子走行層１０３に延在部１０３ａを形成することを可能としている。なお、上述では、電子走行層１０３と等しい層厚で延在部１０３ａを形成したが、これに限るものではない。例えば、延在部１０３ａを電子走行層１０３より薄く形成してもよい。この場合、電子走行層１０３の上部が、メサ部を構成することになる。
【００３６】
［実施の形態２］
次に、本発明の実施の形態２について説明する。図３は、本発明の実施の形態２におけるフォトダイオードの構成を示す断面図である。このフォトダイオードは、基板３０１の上に形成された第１導電型の第１化合物半導体からなる下側コンタクト層３０２と、下側コンタクト層３０２の上に形成された第１化合物半導体からなる電子走行層３０３と、電子走行層３０３の上に形成された第１導電型の第１化合物半導体からなる電界制御層３０４と、電界制御層３０４の上に形成された第２化合物半導体からなる光吸収層３０５を備える。
【００３７】
また、このフォトダイオードは、光吸収層３０５の上に形成された第２導電型の第２化合物半導体からなる第２導電型光吸収層３０６と、第２導電型光吸収層３０６の上に形成された第２導電型の第２化合物半導体からなる上側コンタクト層３０７と、下側コンタクト層３０２に形成された第１電極３０８および上側コンタクト層３０７に形成された第２電極３０９とを少なくとも備え、基板３０１の上で、電子走行層３０３は、光吸収層３０５および上側コンタクト層３０７より広い面積に形成されている。なお、電子走行層３０３は、下側コンタクト層３０２の上に接して形成されている。
【００３８】
ここで、光吸収層３０５および第２導電型光吸収層３０６は、対象とする光の波長に対応するバンドギャップエネルギーを有する第２化合物半導体から構成され、下側コンタクト層３０２，電子走行層３０３，電界制御層３０４，および上側コンタクト層３０７は、第２化合物半導体より大きなバンドギャップエネルギーを有する第１化合物半導体から構成され、下側コンタクト層３０２，電界制御層３０４，第２導電型光吸収層３０６，および上側コンタクト層３０７は、不純物を導入することで各々の導電型とされ、電子走行層３０３および光吸収層３０５は、下側コンタクト層３０２，電界制御層３０４、および上側コンタクト層３０７よりも不純物濃度が低い状態とされていればよい。
【００３９】
例えば、基板３０１は、ＧａＡｓからなる半導体基板であればよい。また、下側コンタクト層３０２は、より高濃度に不純物が導入されたｎ+−ＡｌＧａＡｓから構成されていればよい。この場合、上述した第１導電型がｎ型となり、第２導電型がｐ型となる。また、電子走行層３０３は、より低濃度に不純物が導入されたｎ-−ＡｌＧａＡｓから構成されていればよい。また、電界制御層３０４は、ｎ−ＡｌＧａＡｓから構成されていればよい。
【００４０】
また、光吸収層３０５は、ノンドープのＧａＡｓから構成されていればよい。また、第２導電型光吸収層３０６は、ｐ−ＧａＡｓから構成されていればよい。また、上側コンタクト層３０７は、ｐ+−ＡｌＧａＡｓから構成されていればよい。上述の場合、第１化合物半導体がＡｌＧａＡｓであり、第２化合物半導体がＧａＡｓである。
【００４１】
なお、電子走行層３０３，電界制御層３０４，光吸収層３０５，第２導電型光吸収層３０６，および上側コンタクト層３０７は、所望とする形状（メサ構造）にパターニングされ、一部の下側コンタクト層３０２は露出し、この露出領域に、第１電極３０８が形成されている。また、受光領域となる上側コンタクト層３０７の中央部が開放されるように、第２電極３０９が形成されている。例えば、リング状の第２電極３０９が、上側コンタクト層３０７の周縁部に接して形成されている。また、第２電極３０９以外の領域の上側コンタクト層３０７（受光領域）の上には、反射防止膜３１０が形成されている。
【００４２】
ここで、本実施の形態では、メサ構造とされているメサ部は、電子走行層３０３の途中まで形成され、電子走行層３０３の下部は、メサ部より広い面積に形成されて延在部３０３ａを備える。延在部３０３ａは、上記メサ部の周囲に配置されている。また、メサ部の側壁から延在部３０３ａの上面にかけて、パッシベーション膜３１１を備え、素子の保護を行っている。パッシベーション膜３１１は、例えば、ベンゾシクロブテン（ＢＣＢ）の単層、下層のＢＣＢ膜と上層のＳｉＮ膜との２層、または下層のＳｉＮ膜と中下層のＳｉＯ2膜と中上層のＢＣＢ膜と上層のＳｉＮ膜との４層などから構成することができる。
【００４３】
このように延在部３０３ａを設けたことにより、本実施の形態によれば、実施の形態１の場合と同様に、空乏化は光吸収層の電子走行層側の端から二次元的に広がるので、光吸収層の電位降下が増大し、電子走行層の電位降下と空乏化広がりは相対的に狭くなる。この結果、電子走行層表面に起因する発生再結合電流が低減される。
【００４４】
この結果、本実施の形態によれば、メサ部の側壁におけるリーク電流を抑制することができるようになる。また、パッシベーション膜３１１を設ける場合、メサ部側壁（パッシベーション膜３１１との界面）におけるリーク電流がより流れやすい状態となっているので、延在部３０３ａを設けることがより効果的である。なお、本実施の形態では、延在部３０３ａを電子走行層３０３より薄く形成したが、これに限るものではなく、前述した実施の形態１と同様に、延在部３０３ａを電子走行層３０３と同じ層厚に形成してもよい。
【００４５】
また、本実施の形態におけるフォトダイオードでは、逆方向のバイアス電圧を印加すると、不純物濃度が低くされている電子走行層３０３およびノンドープの光吸収層３０５が空乏化し、動作可能状態となる。一方で、第２導電型光吸収層３０６は不純物濃度が高いため空乏化しない。このフォトダイオードに光信号を入力すると、光吸収層３０５および第２導電型光吸収層３０６で電子・正孔対が発生し、外部回路に電流が出力される。また、第２導電型光吸収層３０６を備えているので、受光感度をより増大することが可能となる。
【００４６】
なお、本実施の形態でも、光吸収が起こらないバンドギャップエネルギーに設定されている電子走行層３０３では、電子のみが走行する。このように動作する中で、本実施の形態では、電界制御層３０４を備えているので、バイアス電圧が印加されている動作時において、電子走行層３０３の電界強度を低くすることができ、動作に必要なバイアス電圧を低くすることができる。
【００４７】
このことについて、簡単に説明する。電界制御層３０４を備えることで、電界制御層３０４のドナー電荷により、光吸収層３０５の電界強度に対して電子走行層３０３の電界強度を低くすることができる。光吸収層３０５内は、光吸収により発生した電子と正孔の両者が走行するのに対し、電子走行層３０３内では、電子のみが走行するので、電界強度を高くする必要ない。これは、不純物濃度がより低くされている電子走行層３０３では、電子移動度が高く、あまり高いバイアス電圧を印加しなくても、電子は飽和速度域に達するからである。
【００４８】
このように、電界制御層３０４を用いることで電子走行層３０３の電界強度を低くすれば、光吸収層３０５の厚さを薄くし、この分の電圧降下を電子走行層３０３に振り分けることができ、より広い空乏層厚を確保することができる。また、電子走行層３０３の電界強度が低い分だけ、必要なバイアス電圧を下げることができる。言い換えると、一定のバイアス電圧に対して空乏層を広く保つことができるので、電界制御層３０４を設けることで、接合容量を低減することが可能となる。
【００４９】
次に、本実施の形態におけるフォトダイオードの製造方法について簡単に説明する。まず、図４Ａに示すように、ＧａＡｓからなる基板３０１上に、ｎ+−ＡｌＧａＡｓからなる下側コンタクト層３０２、電子走行層３０３となるｎ-−ＡｌＧａＡｓ層（第１半導体層）４０１、電界制御層３０４となるｎ−ＡｌＧａＡｓ層（第４半導体層）４０２、光吸収層３０５となるノンドープのＧａＡｓ層（第２半導体層）４０３、第２導電型光吸収層３０６となるｐ−ＧａＡｓ層（第５半導体層）４０４、および上側コンタクト層３０７となるｐ+−ＡｌＧａＡｓ層（第３半導体層）４０５をエピタキシャル成長により順次堆積する。これらは、よく知られたＭＯＶＰＥ法により形成すればよい。なお、第２導電型光吸収層３０６となるｐ−ＧａＡｓ層４０４の不純物濃度は、少なくとも本実施の形態におけるフォトダイオードに逆方向のバイアス電圧を印加したときに空乏化しない濃度にまで高めておく必要がある。
【００５０】
次に、公知のリソグラフィー技術およびエッチング技術によりｎ−ＡｌＧａＡｓ層４０２、ノンドープのＧａＡｓ層４０３、ｐ−ＧａＡｓ層４０４、およびｐ+−ＡｌＧａＡｓ層４０５を所望の形状（メサ構造）にパターニングする。例えば、リソグラフィー技術により形成した図示しないマスクパターン（第１マスクパターン）をマスクとし、ＡｌＧａＡｓの層は、塩酸をエッチャントとしたウエットエッチングにより選択的にエッチングし、ＧａＡｓの層は、アンモニアおよび過酸化水素の混合液をエッチャントとしたエッチングにより選択的にエッチングすればよい。
【００５１】
上述したエッチングにより、図４Ｂに示すように、上側コンタクト層３０７，第２導電型光吸収層３０６，光吸収層３０５，および電界制御層３０４を形成する。また、電界制御層３０４を形成した後、上記マスクパターンを用い、ｎ-−ＡｌＧａＡｓ層４０１については、塩酸を用いたウエットエッチングを層厚方向に途中まで行い、ｎ-−ＡｌＧａＡｓ層４０１にメサ部４０１ａとテラス部４０１ｂとを形成する。なお、図４Ｂは、マスクパターンを除去した後の状態を示している。
【００５２】
この後、上述したメサ構造の形成に用いた上記マスクパターンを除去した後、上記メサ構造より広い面積のマスクパターン（不図示：第２マスクパターン）を用いた選択的なエッチングによりｎ-−ＡｌＧａＡｓ層４０１のテラス部４０１ｂをパターニングすることで、図４Ｃに示すように、延在部３０３ａを備える電子走行層３０３を形成する。なお、図４Ｃは、マスクパターンを除去した後の状態を示している。
【００５３】
次に、図４Ｄに示すように、第１電極３０８および第２電極３０９を形成する。第１電極３０８はチタン層／白金層／金層の３層構造、第２電極３０９は白金層／チタン層／白金層／金層の４層構造とし、各半導体層にオーミック接続していればよい。また、反射防止膜３１０を形成する。これらは、よく知られたリフトオフ法により形成すればよい。この後、例えばベンゾシクロブテンを塗布することで、メサ部、延在部３０３ａを含めた下側コンタクト層３０２の上に樹脂膜を形成し、この樹脂膜をパターニングすることで、図３に示すように、パッシベーション膜３１１を形成する。
【００５４】
あるいは、例えばＢＣＢを塗布することで、メサ部、延在部３０３ａを含めた下側コンタクト層３０２の上に樹脂膜を形成し、この樹脂膜をパターニングしたうえでさらにこの上にプラズマＣＶＤ法などを用いてＳｉＮ膜を成長させ、さらにこのＳｉＮ膜をパターニングすることで、パッシベーション膜３１１を形成してもよい。あるいは、プラズマＣＶＤなどを用いてＳｉＮ膜を成長させ、この上にプラズマＣＶＤ法などを用いてＳｉＯ2膜を成長させ、この上にさらに例えばＢＣＢを塗布し、このＢＣＢ膜をパターニングしたうえでさらにこの上にプラズマＣＶＤなどを用いてＳｉＮ膜を成長させ、さらにこれら下地のＳｉＮ膜並びに最上層のＳｉＮ膜をパターニングすることで、パッシベーション膜３１１を形成してもよい。
【００５５】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述した実施の形態の説明では、第１導電型をｎ型とし、第２導電型をｐ型としたが、これに限るものではなく、第１導電型をｐ型とし、第２導電型をｎ型としてもよいことはいうまでもない。
【００５６】
また、上述では、ＧａＡｓをアンモニアおよび過酸化水素の混合液でエッチングしたが、これに限るものではなく、例えば、ＧａＡｓは、クエン酸系のエッチング液を用いてエッチングしてもよい（非特許文献１参照）
【００５７】
また、上述では、ＧａＡｓ系の化合物半導体を用いた場合を例に説明したが、これに限るものではなく、ＩｎＰ系などのよく知られたＩＩＩ−Ｖ族化合物半導体を各層の材料として用いる場合についても同様である。また、例えば、窒化物半導体などの他の半導体材料を組み合わせるようにしてもよい。
【符号の説明】
【００５８】
１０１…基板、１０２…下側コンタクト層、１０３…電子走行層、１０３ａ…延在部、１０４…光吸収層、１０５…上側コンタクト層、１０６…第１電極、１０７…第２電極、１０８…反射防止膜。
【図１】
2012124404.tif 000003
【図２Ａ】
2012124404.tif 000004
【図２Ｂ】
2012124404.tif 000005
【図２Ｃ】
2012124404.tif 000006
【図２Ｄ】
2012124404.tif 000007
【図３】
2012124404.tif 000008
【図４Ａ】
2012124404.tif 000009
【図４Ｂ】
2012124404.tif 000010
【図４Ｃ】
2012124404.tif 000011
【図４Ｄ】
2012124404.tif 000012
【図５】
2012124404.tif 000013