(57)【要約】【課題】ＳＪ−ＭＯＳＦＥＴと、このＳＪ−ＭＯＳＦＥＴの内蔵ボディダイオードと並列接続するショットキーバリアダイオードとを備える構成を、安価に、低導通損失と低リカバリー損失特性を有しソフトスイッチング方式の回路技術に適する複合半導体装置にすること。【解決手段】超接合構造を有するＭＯＳ型半導体装置３１と、該ＭＯＳ型半導体装置３１とは逆並列に接続されるワイドバンドギャップダイオード３２とを有する複合半導体装置において、前記ＭＯＳ型半導体装置３１の定格電流における前記ワイドバンドギャップショットキーバリアダイオード３２の順方向電圧降下より前記ＭＯＳ型半導体装置３１の内蔵ボディダイオードの順方向電圧降下を高くする抵抗値を有する抵抗部１０が前記ＭＯＳ型半導体装置３１に直列接続されている複合半導体装置とする。【選択図】        図１
2012186353.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型ドリフト層が、半導体基板の主面に垂直方向に長く伸び相互に並列する第２導電型カラム２と第１導電型ドリフト層が交互に繰り返す構造であって、オフ時には前記並列するｐｎ主接合から両側の第２導電型カラム２と第１導電型ドリフト層内に空乏層が速やかに拡がり、ドリフト層全体が空乏化するような層厚および不純物濃度に設定される超接合構造を有するＭＯＳ型半導体装置と、該ＭＯＳ型半導体装置とは逆並列に接続されるワイドバンドギャップダイオードとを有する複合半導体装置において、前記ＭＯＳ型半導体装置の定格電流における前記ワイドバンドギャップショットキーバリアダイオードの順方向電圧降下より前記ＭＯＳ型半導体装置の内蔵ボディダイオードの順方向電圧降下を高くする抵抗値を有する抵抗部が前記ＭＯＳ型半導体装置に直列接続されていることを特徴とする複合半導体装置。
【請求項２】
前記抵抗部が前記ＭＯＳ型半導体装置のドレイン電極膜と半導体基板の間のコンタクト抵抗からなることを特徴とする請求項１記載の複合半導体装置。
【請求項３】
前記抵抗部が前記ＭＯＳ型半導体装置のドレイン電極膜と半導体基板の間に設けられる第１導電型半導体層であることを特徴とする請求項１記載の複合半導体装置。
【請求項４】
前記抵抗部が前記ＭＯＳ型半導体装置のドレイン電極膜と半導体基板の間のコンタクト抵抗と、前記ＭＯＳ型半導体装置のドレイン電極膜と半導体基板の間に設けられる第１導電型半導体層であることを特徴とする請求項１記載の複合半導体装置。
【請求項５】
前記ワイドバンドギャップショットキーバリアダイオードの半導体基板が炭化珪素半導体基板であることを特徴とする請求項１乃至４のいずれか一項に記載の複合半導体装置。
【請求項６】
前記ＭＯＳ型半導体装置がＭＯＳＦＥＴであることを特徴とする請求項１乃至５のいずれか一項に記載の複合半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はパワースイッチング素子とダイオードを並列接続した複合半導体装置に関する。
【背景技術】
【０００２】
スイッチング電源やインバータなどの電源回路においては、高効率化および小型化を図ることが求められる。その方策の一つとして、電源回路に使用されるパワースイッチング素子の低損失化が挙げられる。具体的な低損失化の方法は、スイッチング素子のオン電圧を低減させることによる導通損失の低減や、スイッチングチャージを低減させることによるスイッチング損失の低減等があげられる。このような低損失化を行うことにより、回路効率を上げることが可能となるだけでなく、スイッチング周波数を高周波化して回路内の受動素子を小さくすることによって電源回路の小型化が可能となる。以下、スイッチング素子という場合、単独の半導体素子に並列接続されたダイオードとの複合半導体装置を含むこととする。
【０００３】
従来は、高電圧・大電流がスイッチング素子に加わった状態でスイッチングを行うハードスイッチング方式が用いられていた。この場合、スイッチング周波数を高周波化すると、スイッチング時に発生するノイズが増加する。このノイズはスイッチング素子やダイオードにアバランシェブレークダウンを生じさせることがあり、素子が破壊するなどの不具合が発生する惧れがある。そこで、スイッチング周波数を高周波化してもノイズを増加させずに高効率化・小型化を実現する手段として、前述のノイズ増加の要因である前記ハードスイッチング方式に換えてソフトスイッチング方式の回路技術が開発されている（例えば、特許文献１参照）。このソフトスイッチング方式の回路技術は、前記ハードスイッチング方式と異なり、電圧がほとんど印加されていない状態でスイッチングを行う方式であるので、スイッチング損失を無視できる程度に小さくでき、且つ、スイッチング時のノイズも小さくできる。
【０００４】
また、従来の電源回路では、スイッチング素子としては縦型パワーＭＯＳＦＥＴが広く使われてきた。そして、スイッチング方式がソフトスイッチング方式となっても縦型パワーＭＯＳＦＥＴをスイッチング素子として使用することは従来と同様であり、最も高頻度で使用されるスイッチング素子の一つである。しかし、スイッチングが前述のようにソフトスイッチング方式に変わると、素子に要求される電気特性も異なるので、従来の素子を用いても回路の性能を必ずしも充分に引き出しているとは言えなかった。すなわち、縦型パワーＭＯＳＦＥＴをソフトスイッチング方式に適した電気特性の素子にすることが求められる。そのようなソフトスイッチング方式に適したスイッチング素子には、低導通損失（ターンオン損失）、低入力ゲート容量、低リカバリー損失等の電気特性が求められる。スイッチング素子の導通損失（ターンオン損失）は、パワーＭＯＳＦＥＴの導通損失と並列ダイオードのリカバリー損失の和となるので、前述の低導通損失と低リカバリー損失を満たすことがスイッチング素子トータルの導通損失（ターンオン損失）を低減するために重要である。
【０００５】
このようなソフトスイッチング方式に適したスイッチング素子の一つが既に発表されている（特許文献２）。この特許文献２によると、このスイッチング素子は、前記低導通損質特性を満たすために低オン抵抗のＳＪ−ＭＯＳＦＥＴ（ＳｕｐｅｒＪｕｎｃｔｉｏｎ−ＭＯＳＦＥＴまたは超接合ＭＯＳＦＥＴ）構造を有する。以降ＳｕｐｅｒＪｕｎｃｔｉｏｎまたは超接合をＳＪと略記することがある。さらに前記低リカバリー損失特性を満たすためにＳＪ−ＭＯＳＦＥＴの内蔵ボディダイオードよりも順電圧とリカバリー損失の小さいショットキーバリアダイオードとを並列接続させた構成のスイッチング素子とある。このような構成のスイッチング素子とすることで、ＳＪ−ＭＯＳＦＥＴのオフ時に流れる逆方向電流のほとんどを、内蔵ボディダイオードではなく、ショットキーバリアダイオードで担うことができ、スイッチング素子がターンオンする際のリカバリー損失を大幅に低減できる。従って、低オン抵抗と低リカバリー損失特性を有するスイッチング素子とすることができ、ソフトスイッチング方式に適したスイッチング素子が得られる。
【０００６】
また、ＳＪ−ＭＯＳＦＥＴとショットキーバリアダイオードを同一基板に形成して一体化させた複合半導体装置とすることにより、ソフトリカバリー特性が得られ、低オン抵抗、高耐圧、高速スイッチングおよび低ノイズを並立させる複合半導体装置も知られている（特許文献３）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０００−１５６９７８号公報
【特許文献２】特開２００６−２４６９０号公報
【特許文献３】特開２００９−５４９６１号公報（００９段落）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、前記特許文献２では、ＳＪ−ＭＯＳＦＥＴの内蔵ボディダイオードの順電圧を高くするためにライフタイムを短くしている。その方法として、Ｐｔ拡散や電子線照射、あるいは、プロトン照射など、またそれらの複合的な組み合わせを取り上げている。しかし、ライフタイムキラーを導入するこれらの方法は一般に高コストであり、順電圧を大きくすることに限界がある。
【０００９】
また、前記特許文献３では、ショットキーバリアダイオードとＳＪ−ＭＯＳＦＥＴとを同一基板上に一体化させた構造としている。しかしながら、ショットキーバリアダイオードを同一基板上に形成するために、表面電極としてＴｉ／ＴｉＮ積層構造のバリアメタルを最初に被着させた後に、Ａｌ電極を積層しなければならず、電極材料が高価になる。
【００１０】
本発明の目的は、ＳＪ−ＭＯＳＦＥＴと、このＳＪ−ＭＯＳＦＥＴの内蔵ボディダイオードと並列接続するショットキーバリアダイオードとを備える構成を、安価に、低導通損失と低リカバリー損失特性を有しソフトスイッチング方式の回路技術に適する複合半導体装置にすることである。
【課題を解決するための手段】
【００１１】
本発明は、前記発明の目的を達成するために、ｎ型ドリフト層が、半導体基板の主面に垂直方向に長く伸び相互に並列するｐ型カラム２とｎ型ドリフト層が交互に繰り返す構造であって、オフ時には前記並列するｐｎ主接合から両側のｐ型カラム２とｎ型ドリフト層内に空乏層が速やかに拡がり、ドリフト層全体が空乏化するような層厚および不純物濃度に設定される超接合構造を有するＭＯＳ型半導体装置と、該ＭＯＳ型半導体装置とは逆並列に接続されるワイドバンドギャップダイオードとを有する複合半導体装置において、前記ＭＯＳ型半導体装置の定格電流における前記ワイドバンドギャップショットキーバリアダイオードの順方向電圧降下より前記ＭＯＳ型半導体装置の内蔵ボディダイオードの順方向電圧降下を高くする抵抗値を有する抵抗部が前記ＭＯＳ型半導体装置に直列接続されている複合半導体装置とする。前記抵抗部が前記ＭＯＳ型半導体装置のドレイン電極膜と半導体基板の間のコンタクト抵抗からなることが好ましい。前記抵抗部が前記ＭＯＳ型半導体装置のドレイン電極膜と半導体基板の間に設けられるｎ型半導体層とすることも好ましい。また、前記抵抗部が前記ＭＯＳ型半導体装置のドレイン電極膜と半導体基板の間のコンタクト抵抗と、前記ＭＯＳ型半導体装置のドレイン電極膜と半導体基板の間に設けられる第１導電型半導体層の両方からなることも好ましい。
【００１２】
またさらに、前記ワイドバンドギャップショットキーバリアダイオードの半導体基板が炭化珪素半導体基板である複合半導体装置とすることもできる。また、前記ＭＯＳ型半導体装置がＭＯＳＦＥＴであることが望ましい。
【発明の効果】
【００１３】
本発明によれば、ＳＪ−ＭＯＳＦＥＴと、このＳＪ−ＭＯＳＦＥＴの内蔵ボディダイオードと並列接続するショットキーバリアダイオードとを備える構成を、安価に、低導通損失と低リカバリー損失特性を有し、ソフトスイッチング方式の回路技術に適する複合半導体装置にすることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施例１にかかる複合半導体装置の要部断面図である。
【図２】本発明の実施例１にかかる内蔵ダイオードおよびのＳｉＣショットキーバリアダイオードの順方向電圧電流特性図である。
【図３】本発明の実施例２にかかる複合半導体装置の要部断面図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施例にかかる複合半導体装置について、図面を参照して詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。
【実施例１】
【００１６】
図１は、本発明の実施例１にかかる複合半導体装置の要部断面図である。ＳＪ−ＭＯＳＦＥＴ３１は裏面側からドレイン電極６、ｎ＋＋型ドレイン層５、ｎ型ドリフト層１を備える。ｎ型ドリフト層１の内部は、半導体基板の主面に垂直方向に長く延び、相互には並列するｐ型カラム２がｎ型ドリフト層１を挟んで交互に繰り返すＳＪ構造５０にされる。このＳＪ構造５０は、ＳＪ−ＭＯＳＦＥＴにドレイン電極を＋極とする順方向電圧（ｐｎ主接合に逆方向電圧）が印加されると、前記ＳＪ構造５０内に並列する各ｐｎ主接合から両側のｎ型ドリフト層１とｐ型カラム２内に空乏層が速やかに拡がり、ドリフト層全体が空乏化するような層厚およびカラム厚さおよび不純物濃度にそれぞれ設定されている。ｐ型カラム２の各々の上端部にはｐ型カラム２と電気的に接続するｐ型ベース層３が配置される。ｐ型ベース層３の各々の表面層にはｎ＋＋型ソース領域４が配置され、このｎ＋＋型ソース領域４の表面と前記ｎ型ドリフト層１の表面とに挟まれるｐ型ベース層３の表面上にはゲート絶縁膜１２を介してゲート電極８が設けられている。ｐ型ベース層３とｎ＋＋型ソース領域４はともに表面でソース電極７と接触し電気的に接続されている。さらに、ドレイン電極６とｎ＋＋型ドレイン層５との間にはコンタクト抵抗１０が介在していることが本発明の特徴である。コンタクト抵抗１０は、ＳＪ−ＭＯＳＦＥＴ３１の定格電流にて、ＳＪ−ＭＯＳＦＥＴ３１の内蔵ボディダイオード（ｎ＋＋型ドレイン層５〜ｎ型ドリフト層１、ｐ型カラム２〜ｐ型ベース層３）の順電圧が後述のワイドバンドショットキーバリアダイオード３２の順電圧より高くなるように設定される必要がある。
【００１７】
一方、ワイドバンドギャップ型のショットキーバリアダイオード３２はＳｉＣ半導体を用いたショットキーバリアダイオードであり、裏面側からカソード電極１６、ｎ＋＋型カソード層１５、ｎ型ドリフト層１１とからなり、さらにｎ型ドリフト層１１は表面でアノード電極１７とショットキー接触している。ガードリング層１３はｎ型ドリフト層１１の表面側に設けられており、アノード電極１７と接触し電気的に接続されている。ワイドバンドギャップ型のショットキーバリアダイオードに用いる半導体基板材料としては、前述のＳｉＣ半導体基板以外の材料でもよい。
【００１８】
ＳＪ−ＭＯＳＦＥＴ３１の内蔵ボディダイオードとショットキーバリアダイオード３２とは同じ向きに並列接続されており、ドレイン電極６とカソード電極１６とが電気的に接続されてドレイン２１（Ｄ２１）をなし、ソース電極７とアノード電極１７とが電気的に接続されてソース２２（Ｓ２２）となる。ゲート電極８の各々は同電位に接続されゲート２３（Ｇ２３）となり、入力信号が入る構成を備える。
【００１９】
ドレイン電極６とｎ＋＋型ドレイン層５との間に比較的大きなコンタクト抵抗と小さなコンタクト抵抗とを介在させた場合とで、ＳＪ−ＭＯＳＦＥＴ３１の内蔵ボディダイオード構造の順方向出力特性（ｘ、ｙ）を比較した順電圧電流特性図を図２に示す。ここでは比較のためにショットキーバリアダイオード３２の順方向出力特性もあわせて載せている。
【００２０】
ドレイン電極６とｎ＋＋型ドレイン層５との間に介在するコンタクト抵抗１０はＳＪ−ＭＯＳＦＥＴ３１の内蔵ボディダイオード構造（ｎ＋＋型ドレイン層５〜ｎ型ドリフト層１、ｐ型カラム２〜ｐ型ベース層３）と直列接続しているので、内蔵ボディダイオードの電流が抑制される。
【００２１】
コンタクト抵抗が小さい（図２のｘ）場合、ＳｉＣショットキーバリアダイオード３２に比べてＳＪ−ＭＯＳＦＥＴ３１の内蔵ボディダイオードのＶｆが小さくなっているので図２のＡに示すように電流の大半はＳＪ−ＭＯＳＦＥＴ３１の内蔵ボディダイオードを通じて流れる。ところが、ＳｉＣショットキーバリアダイオード３２よりもＳＪ−ＭＯＳＦＥＴ３１の内蔵ボディダイオードのＶｆが大きくなるようにコンタクト抵抗を設定した場合（図２のｙ）、図２のＢに示すように電流の大部分はＳｉＣショットキーバリアダイオード３２を流れ、ＳＪ−ＭＯＳＦＥＴ３１の内蔵ボディダイオードに流れる電流を抑制することができる。
【００２２】
例えば、ＳＪ−ＭＯＳＦＥＴ３１のチップ面積０．２ｃｍ２の場合、コンタクト抵抗１０は５０ｍΩとすればよい。通常のＳＪ−ＭＯＳＦＥＴ３１の表面側の製造工程の終了後、基板の裏面を研削して必要な基板厚さに研削する。次にｎ＋＋ドレイン層５を形成するためにリンイオンを注入して不純物濃度６×１０１８／ｃｍ３程度と高濃度層が形成される。本発明のＳＪ−ＭＯＳＦＥＴ３１では、前述の裏面からの研削工程とリンイオン注入工程の間に通常行われるシリコン基板のプラズマエッチング工程を省くまたはエッチング量を少なくすることにする。このような製法とすることにより、従来のプラズマエッチング工程の場合に比べてコンタクト抵抗を容易に１０倍程度に上げ、例えば５０ｍΩにすることができる。
このコンタクト抵抗の形成方法について、その他の形成方法として、前記リンイオンの注入工程でのリンイオンの活性化の程度を弱くするように、活性化熱処理温度を通常の３７０℃〜４２０℃を３００℃〜３７０℃程度に低くする方法または活性化処理を省く方法とすることもできる。
【００２３】
以下、前記コンタクト抵抗の適正な値について説明する。チップ面積０．２ｃｍ２、２０Ａ定格のＳＪ−ＭＯＳＦＥＴ３１の場合、コンタクト抵抗１０の５０ｍΩによる電圧降下値は２０Ａ×５０ｍΩから１．０Ｖになる。チップ面積０．０６ｃｍ２のＳｉＣショットキーバリアダイオード３２のＶｆ（定格電流における順方向電圧降下値）＝１．５Ｖ程度、コンタクト抵抗のない場合のＳＪ−ＭＯＳＦＥＴ３１の内蔵ボディダイオードの順方向電圧降下値（以降、順電圧）をＶｆ＝０．９７Ｖ程度とする。このＳＪ−ＭＯＳＦＥＴ３１の内蔵ボディダイオードに、前述のように５０ｍΩのコンタクト抵抗が付加されるように設けることで、ＳＪ−ＭＯＳＦＥＴ３１の内蔵ボディダイオードの順電圧はＶｆ＝１．９７Ｖとなり、前述のＳｉＣショットキーバリアダイオード３２のＶｆ＝１．５Ｖを上回るようにすることができる。従って、２０Ａの電流のほとんどはＳｉＣショットキーバリアダイオード３２に流れ、ＳＪ−ＭＯＳＦＥＴ３１の内蔵ボディダイオードに流れる電流を抑制することができる。
【００２４】
以上の実施例１で説明した複合半導体装置の構成によれば、内蔵ボディダイオードの電流を下げるのにライフタイムキラーを導入する必要はないので、従来構造と比べてもより安価な方法でＳＪ−ＭＯＳＦＥＴ３１の内蔵ボディダイオードに流れる電流を抑制することができる。
【００２５】
また、実施例１の複合半導体装置では、メインの制御素子としてＳＪ−ＭＯＳＦＥＴ３１を用いている。ＳＪ−ＭＯＳＦＥＴ３１の主接合は、前述のように、相互には並列するｐ型カラム２がｎ型ドリフト層１を挟んで交互に繰り返すＳＪ構造５０を有している。よって、ＳＪ構造５０中のｐｎ接合が主接合となり、スイッチング素子の順方向バイアス電圧を阻止する接合となる。この主接合は、スイッチング素子の逆方向バイアス時には順方向にバイアスされる接合となり、内蔵ボディダイオードを構成する。従って、この内蔵ボディダイオードの接合面積はＳＪ構造５０のため、非常に大きくなる。例えば、前述の実施例１のチップ面積０．２ｃｍ２の耐圧６００ＶＳＪ−ＭＯＳＦＥＴの内蔵ボディダイオードの接合面積は、ＳＪ構造５０のピッチを６μｍ、接合深さを４０μｍとすると、チップ面積の８倍の１．６ｃｍ２になる。前述のように、本発明にかかるＳｉＣショットキーバリアダイオードチップの面積は０．０６ｃｍ２であるので、接合面積の比較では約２７倍になる。本発明によれば、メインのＳＪ−ＭＯＳＦＥＴ３１に比べて、実質的に接合面積が２７分の１のように小さいショットキーバリアダイオード３２チップでも、ショットキーバリアダイオード３２にほとんどのスイッチング素子のオフ時の電流を流すことができるので、スイッチング素子を安価にすることができる。このことは後述の実施例２〜実施例３においても同様である。
【実施例２】
【００２６】
図３は、本発明の実施例２にかかる複合半導体装置の要部断面図である。実施例１の図１との違いは、図３ではドレイン電極６とｎ＋＋型ドレイン層５との間に高抵抗のｎ型不純物層９を介在させたことである。
【００２７】
高抵抗のｎ型不純物層９を設けることによる効果は、実施例１の図１にて比較的大きなコンタクト抵抗１０を設けた効果と同等である。すなわち、ライフタイムキラーを導入することなく内蔵ボディダイオードの順電圧を高め、内蔵ボディダイオードに流れる電流を減らしてショットキーバリアダイオード３２の順方向電流の寄与分を増やすことができる。コンタクト抵抗１０の形成方法としては、高抵抗のｎ型不純物層９を介在させる方法の方が厚さまたは不純物濃度を変えることにより所望の抵抗値を得ることができるので、コンタクト抵抗値の制御が容易である。
【００２８】
例えば、ＳＪ−ＭＯＳＦＥＴ３１のチップ面積０．２ｃｍ２の場合、コンタクト抵抗１０を５０ｍΩとするための実施例１とは異なる層構成および方法について説明する。実施例２では、５０ｍΩのコンタクト抵抗１０を形成するために、不純物濃度は１×１０１７／ｃｍ３程度以下のｎ型不純物層９をドレイン電極６とｎ＋＋型ドレイン層５との間に設ける構成および方法である。その製法としてはまず、ｎ型不純物層９のための基板と、ｎ＋＋ドレイン層５のための基板とを別々に形成し、両方をあらかじめ張り合わせておく。つぎに、ｎ型不純物層９の残し部分厚さが１００μｍになるように研磨する。続く工程では、ｎ型不純物層９の上のｎ＋＋型ドレイン層５上に通常のＳＪ−ＭＯＳＦＥＴ３１をつくる方法に従う。その際、ｎ型不純物層９の抵抗は４ｍΩ程度なので、コンタクト抵抗の８％程度にとどまる。
【００２９】
なお、２０Ａ定格の場合、コンタクト抵抗１０の５０ｍΩとｎ型不純物層９の抵抗４ｍΩを足し合わせた５４ｍΩによる電圧降下は１．０８Ｖとなる。実施例１同様、ＳｉＣショットキーバリアダイオード３２のＶｆ＝１．５Ｖ程度、コンタクト抵抗のない場合のＳＪ−ＭＯＳＦＥＴ３１の内蔵ボディダイオードＶｆ＝０．９７Ｖ程度とすると、ＳＪ−ＭＯＳＦＥＴ３１の内蔵ボディダイオード裏面ｎ＋＋ドレイン層５の下にさらに濃度１×１０１７／ｃｍ３程度以下の薄いｎ型不純物層９を設けることでＳＪ−ＭＯＳＦＥＴ３１の内蔵ボディダイオードＶｆ＝２．０５Ｖとなり、ＳｉＣショットキーバリアダイオード３２のＶｆ＝１．５Ｖを上回るようにできる。その結果、２０ＡのほとんどはＳｉＣショットキーバリアダイオード３２に流れ、ＳＪ−ＭＯＳＦＥＴ３１の内蔵ボディダイオードに流れる電流を抑制することができる。
【００３０】
以上の実施例２で説明した複合半導体装置の構成によれば、実施例１のコンタクト抵抗に加えてさらに、ｎ＋＋ドレイン層５とドレイン電極６との間に濃度の薄いｎ型不純物層９を設けることで比較的大きなコンタクト抵抗値の大きさの制御が容易になる。
【実施例３】
【００３１】
前述の実施例１、実施例２に示したショットキーバリアダイオード３２の半導体基板としては、ワイドバンドギャップ型半導体であればＳｉＣ半導体に限らず用いることができる。例えば、ＧａＮ半導体を材料とすることもできる。ＧａＮ半導体を用いてショットキーバリアダイオード３２の構成および製造方法については、前述の実施例１、２と同様にすることができる。
【００３２】
以上、説明したように、実施例１〜実施例３によれば、ＳＪ−ＭＯＳＦＥＴの内蔵ボディダイオードと並列接続するショットキーバリアダイオードを備える複合半導体装置を、低リカバリー損失特性を有して且つ安価に提供することができる。
【符号の説明】
【００３３】
１  ｎ型ドリフト層
２  ｐ型カラム
３  ｐ型ベース層
４  ｎ＋＋型ソース領域
５  ｎ＋＋型ドレイン層
６  ドレイン電極
７  ソース電極
８  ゲート電極
９  ｎ型不純物層
１０  コンタクト抵抗
１１  ｎ型ドリフト層
１２  ゲート絶縁膜
１３  ガードリング層
１５  ｎ＋＋型カソード
１６  カソード電極
１７  アノード電極
２１  ドレイン
２２  ソース
２３  ゲート
３１  ＳＪ−ＭＯＳＦＥＴ
３２  ショットキーバリアダイオード
５０  ＳＪ構造
【図１】
2012186353.tif 000003
【図２】
2012186353.tif 000004
【図３】
2012186353.tif 000005