(57)【要約】【課題】部品内蔵多層プリント基板の製造方法であって、半田を用いた内蔵部品実装が安定的に行われることと、部品内蔵基板が再加熱された際の故障を低減できる部品内蔵多層プリント基板の製造方法を得る。【解決手段】電子部品を内蔵する電子部品内蔵基板において、電子部品を実装する内層基板導体表面に形成された接続端子表面が平滑である。また、接続用端子の表面に粗化処理をほどこさないことを特徴とする。【選択図】図３
2012222312.tif 000002
【特許請求の範囲】
【請求項１】
電子部品を内蔵する電子部品内蔵基板において、前記電子部品を実装する内層基板導体表面に形成された接続端子表面が平滑であることを特徴とする電子部品内蔵基板。
【請求項２】
前記接続用端子の表面に粗化処理をほどこさないことを特徴とする請求項１に記載の電子部品内蔵基板。
【請求項３】
前記接続用端子の表面は算術平均粗さが０．１μｍ以下であることを特徴とする請求項１または請求項２記載の電子部品内蔵基板。
【請求項４】
前記内層基板の部品実装層の導体占有面積が、１５％以下であることを特徴とする請求項１から請求項３のいずれかに記載の電子部品内蔵基板。
【請求項５】
接続端子または引き出し配線が形成された内層基板を準備し、前記内層基板上の導体表面の平滑処理を行い、前記内層基板上に金属酸化防止処理、プリフラックス処理を施し、前記内層基板上に前記接続端子の領域が開口されたマスクを形成し、前記接続端子に接合材料を印刷形成し、電子部品を前記内層基板上に表面実装して、接合材料を用いて前記接続端子と前記電子部品をリフローにより接続することを特徴とする電子部品内蔵基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子部品内蔵基板及びその製造方法に関する。詳しくは、半田を用いた内蔵部品実装が安定的に行われることと、部品内蔵基板が再加熱された際の故障を低減できる電子部品内蔵基板及びその製造方法に関する。
【背景技術】
【０００２】
電子機器の小型化、高速化、高機能化に伴い、プリント基板において配線、部品実装の面から高密度化の実現が要求されている。この課題に対し、プリント基板表裏面に配置実装されていた部品をプリント基板内層に埋め込む製造手法がある。この手法は、機器の小型化のみに有効な手法というわけではなく、高速信号の品質維持においても有効な手段である。
【０００３】
従来知られている一般的な多層プリント基板の製造方法は、
１、内層回路形成
２、内層回路の粗化処理
３、熱圧積層
４、穴あけ
５、穴内の余剰樹脂の削除
６、スルーホールやビアへのメッキ処理
７、外層回路形成
８、表面層へのソルダーレジスト塗布
９、外層導体表面処理
１０、文字印刷
１１、外形加工
の工程を通じ作製されることが知られている。
【０００４】
また、プリント基板内に能動部品や受動部品を埋設するような基板の場合を一般的に部品内蔵基板と呼ぶが、これらを作製する場合も大きな工程順は変わらず上記の工程を踏み製造されている。
【０００５】
しかし、プリント基板中に部品を埋設する必要性が出てくるため、上記工程の２、内層回路の粗化処理と３、熱圧積層の間の工程で、能動部品や受動部品とプリント基板内層回路を接続する工程が加わる。
【０００６】
そこで、従来から知られている部品内蔵多層プリント基板の製造方法には、内層回路の中に電子部品を固定し、この内層基板を絶縁樹脂とで多層化し、その後、レーザーを用い内蔵された電子部品の接続用端子部に穴を空け金属メッキを施し、電子部品とプリント基板内との回路が形成される構造となる。下記特許文献１に、その構造の詳細が開示されている。
【０００７】
また、埋設する電子部品と内層回路との接合には金属バンプを用いて接続を行う製造手法がある。これは、内層回路中の電子部品接続用導体上に、プリント基板内層回路作成時にあらかじめ金属バンプを形成しておき、その上から電子部品を実装しプリント基板中の回路と電子部品の接続を行う構造となる。下記特許文献２に、その構造の詳細が開示されている。
【０００８】
そして、代表的な部品内蔵方法としては、一般的な多層プリント基板の表裏層に部品を実装する手法であるリフローを用いた半田実装手法を、内層回路基板と内接する電子部品に適用する手法がある。
【０００９】
しかしながら、特許文献１にあるような手法を用いた場合、レーザービアのｘ軸、ｙ軸の精度が高く要求されること。また、ｚ軸方向のビアの深さにおいても接続信頼を確保するための条件出しが必要となり加工コスト高の問題がある。
【００１０】
また、特許文献２にあるような手法を用いた場合、金属バンプを形成する加工が必要となり加工工程が増加する課題がある。
【００１１】
さらに、リフローを用いた半田実装手法を通常のプリント基板内層回路に施す場合、内層回路導体表面は粗化処理（ＢＯ処理、ブラウンオキサイド処理とも呼ばれる）が行われていることから、導体表面の算術平均粗さが２μｍ程度存在する。その結果、半田ぬれ性が低下し、実装電子部品のズレや部品立ちなどの実装不良が問題となる。
【００１２】
一方で、部品の埋め込み手法や導体接続手法は上記のように異なるが、その後の製造工程は共通であり、穴明け、銅めっき、外層回路形成、エッチング、ソルダーレジスト塗布、文字印刷及び外形加工を行い、製造完了となる。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００３−３０９３７３
【特許文献２】特開平６−４５７６３
【発明の開示】
【発明が解決しようとする課題】
【００１４】
従来のプリント基板表面への半田実装において、その実装用導体の表面は、半田のぬれ性や接続信頼性を考慮し、金メッキ処理、鉛処理、耐熱フラックス処理が施されている。
【００１５】
しかし、従来のプリント基板製造フローにおいて部品実装を行う場合、実装導体表面は粗化処理された状態の上への実装となるため、粗化処理を行った導体表面への半田実装は、導体表面粗化によるぬれ性の低減により実装時にチップ立ち、半田未接続、部品のズレ等の接続不具合が生じる。
【００１６】
本発明は、部品内蔵多層プリント基板の製造方法であって、半田を用いた内蔵部品実装が安定的に行われることと、部品内蔵基板が再加熱された際の故障を低減できる部品内蔵多層プリント基板の製造方法を得ることを課題とする。
【課題を解決するための手段】
【００１７】
上記課題解決のための請求項１に記載の発明は、電子部品を内蔵する電子部品内蔵基板であって、電子部品を実装する内層基板導体表面に形成された接続端子表面が平滑であることを特徴とする電子部品内蔵基板である。
【００１８】
請求項２に記載の発明は、接続用端子の表面に粗化処理をほどこさないことを特徴とする請求項１に記載の電子部品内蔵基板である。
【００１９】
請求項３に記載の発明は、接続用端子の表面は算術平均粗さが０．１μｍ以下であることを特徴とする請求項１または請求項２記載の電子部品内蔵基板である。
【００２０】
請求項４に記載の発明は、内層基板の部品実装層の導体占有面積が、１５％以下であることを特徴とする請求項１から請求項３のいずれかに記載の電子部品内蔵基板である。
【００２１】
請求項５に記載の発明は、接続端子または引き出し配線が形成された内層基板を準備し、前記内層基板上の導体表面の平滑処理を行い、前記内層基板上に金属酸化防止処理、プリフラックス処理を施し、前記内層基板上に前記接続端子の領域が開口されたマスクを形成し、前記接続端子に接合材料を印刷形成し、電子部品を前記内層基板上に表面実装して、接合材料を用いて前記接続端子と前記電子部品をリフローにより接続することを特徴とする電子部品内蔵基板の製造方法である。
【発明の効果】
【００２２】
本発明によれば、以下の効果を奏する。
【００２３】
プリント基板中内層回路上に電子部品を精度良く実装でき、接合信頼性、実装不良を抑制できる電子部品内蔵基板を製造することが可能となる。
【００２４】
電子部品実装導体層の平滑性が良いため、半田ぬれ性がよく、電子部品実装不良を抑制することができる。
【００２５】
半田ぬれ性を悪化させるプリント基板製造工程を介さないため電子部品実装不良を低減することができる。
【００２６】
接続用端子の表面平滑化によりプリント基板内層回路中実装用導体の半田ぬれ性を適切に図ることができる。
【００２７】
リフローにおける良好な半田ぬれ性の下、電子部品を内層基板上に精度良く実装することが可能となる。
【００２８】
電子部品実装後にプリプレグなどの絶縁材料と積層する場合に、製造後の加熱試験において部品実装層との層間剥離を起す問題を回避できる。
【発明を実施するための形態】
【００２９】
本発明の実施形態について図面を用いて説明する。図１は本発明の電子部品内蔵基板の電子部品内蔵層に用いる一般的な銅張り積層板１１である。これは、絶縁体１３の上下が銅箔１２で積層されている一般的なプリント基板材料である。
【００３０】
電子部品内蔵基板は部品が実装された銅張り積層板１１と絶縁材料であるプリプレグで熱圧積層がなされ、多層化され製造される。これには、プリント基板内層配線において接続用端子１６が形成されており、これにより引き出された導体配線が配置されている。この接続用端子１６はプリント基板内埋設用の電子部品１７を接続する端子である。この電子部品１７は表面実装が可能な電子部品である。
【００３１】
内層導体表面は、一般的に行われる粗化処理を行わず、導体表面の平滑性を持った状態でクリーム半田を実装用導体上に印刷し、リフロー炉にて実装を行う。この際、導体表面の粗化による半田ぬれ性劣化が無いため良好な半田接続性がえられることになる。
【００３２】
また、内蔵層の無粗化導体占有面積を１５％以下にすることで、作成後の加熱試験による層間剥離を生じる可能も低減することができる。
【００３３】
以上の通り、本発明における電子部品内蔵基板は内層基板に電子部品を接合する際に、従来から用いられている半田接合手法、材料を用いることができ、既存設備、条件などを流用し電子部品内蔵基板の作成が可能となる。
【００３４】
以下、図３を用い本発明の実施例を説明する。図３（Ａ）から（Ｆ）は本発明の部品内蔵基板における工程の一部を断面で示した模式図である。
【００３５】
（Ａ）１８μｍ厚みの銅箔２３を有する銅張り積層板２４（ＭＣＬ−Ｅ−６７、日立化成工業社製、商品名）を用意する。
【００３６】
（Ｂ）続いて、ドライフィルム（商品名：ＬＵＶ５４０、デュポンＭＲＣドライフィルム）をローラーラミネータで熱圧着し、回路フィルムマスクを用いた露光、現像、エッチングにより図３（Ｂ）に示すような必要なパターンを得る。
【００３７】
（Ｃ）続いて、実装作業が始まるまでの時間、外部空気による導体表面の酸化を防止するため、プリスラックス２６処理を施す。プリフラックスとしては、タフエース  Ｆ２（四国化成社製、商品名）による。
【００３８】
（Ｄ）次に、半田ペースト２７を実装用端子の領域が開口されたマスクを用い、印刷により塗布し、図３（Ｄ）のような基板を得る。
【００３９】
（Ｅ）  その後、図３（Ｅ）の様にプリント基板中に内蔵される電子部品２８をマウンターにより実装し、リフロー炉で加熱を行い、プリント基板中の回路と電子部品の接続がとれた図３（Ｆ）に示すような内層基板を得る。
【００４０】
その結果、今回の手法を用いない粗化表面への実装の場合２２．６％の確率で実装不良が発生したが、今回の手法を導入することで不良の発生確率を１％以下（０．１％）まで低減することができた。
【図面の簡単な説明】
【００４１】
【図１】電子部品内蔵層に用いる一般的な銅張り積層板を示す断面模式図。
【図２】電子部品内蔵基板の一例を示す断面模式図。
【図３】製造工程の一部を抜き出した、製造工程説明図。
【符号の説明】
【００４２】
１１  銅張り積層板
１２  銅箔
１３  絶縁体
１４  電子部品内蔵基板
１６  接続用端子
１７  電子部品
２３  銅箔
２４  絶縁体
２６  プリフラックス
２７  半田ペースト
２８  電子部品
【図１】
2012222312.tif 000003
【図２】
2012222312.tif 000004
【図３】
2012222312.tif 000005