(57)【要約】      （修正有）【課題】高精度で圧電素子を製造可能な圧電モジュールの製造方法を提供する。【解決手段】基板上のＰＺＴ圧電焼結体層５４をパターニングするにあたって、フォトリソグラフィを使用する。フォトリソグラフィを用いることによって、基板上の圧電素子が精度良くパターニングされる。ＰＺＴ焼結粒子の脱粒によるオーバーエッチングの影響を考慮して、上電極５７ａよりも拡大させたマスク５８ａを用いて圧電焼結体層５４をウェットエッチングする。その拡大幅ΔＤはＰＺＴ焼結粒子の粒径に応じて決定する。また、基板の両主面のうち圧電素子を形成する一方主面にアライメントマークを形成しておくことによって、圧電素子と位置的に整合した窓空間を他方主面に精度よく得ることができる。【選択図】図１０
2012124210.tif 000002
【特許請求の範囲】
【請求項１】
圧電モジュールの製造方法であって、
（ａ）半導体を含む基板の一方主面上に絶縁膜を形成する工程と、
（ｂ）前記絶縁膜上に下電極層を形成する工程と、
（ｃ）前記下電極層上に圧電材料層を形成して焼成することにより、圧電焼結体層を得る工程と、
（ｄ）前記圧電焼結体層上に上電極層を形成し、前記上電極層をパターニングして上電極を形成する工程と、
（ｅ）フォトリソグラフィを用いて前記圧電焼結体層を選択的にエッチングして取り除くことにより、前記圧電焼結体層のうち少なくとも前記上電極の下にある部分を圧電素子として得る工程と、
を備えることを特徴とする圧電モジュールの製造方法。
【請求項２】
請求項１に記載の圧電モジュールの製造方法であって、
前記上電極層は金属を用いて形成されており、
前記工程（ｄ）においては、前記上電極のほかに、前記基板の前記一方主面の端部付近に所定の幾何学的パターンを残すように前記上電極層がパターニングされることにより、前記幾何学的パターンに相当するアライメントマーク表層部が形成され、
前記工程（ｅ）の前記フォトリソグラフィにおいては、前記圧電素子のほかに、前記アライメントマーク表層部の下に存在する部分を残すように前記圧電焼結体層の選択的なエッチングが行われることにより、前記アライメントマーク表層部を支持するアライメントマーク支持部が形成され、
前記製造方法はさらに、
（ｆ）前記アライメントマーク表層部を光学的に検出し、前記アライメントマーク表層部を位置基準として、前記基板の他方主面側から前記基板を選択的にエッチングして取り除くことにより、前記基板の前記一方主面のうち前記圧電素子が設けられた表層部分をダイヤフラム層として残した状態で、前記基板中に窓空間を形成する工程、
を備えることを特徴とする圧電モジュールの製造方法。
【請求項３】
請求項１または請求項２に記載の圧電モジュールの製造方法であって、
前記工程（ｅ）においては、前記圧電焼結体層のうち、前記上電極の直下部分とともに前記直下部分の周囲部分をも覆うように前記上電極よりも所定の拡大幅だけ広げたサイズのレジストパターンをマスクとして、前記圧電焼結体層のウェットエッチングが行われ、
前記拡大幅は、前記圧電焼結体層を構成する圧電材料粒子の粒径よりも大きく設定されることを特徴とする圧電モジュールの製造方法。
【請求項４】
請求項１ないし請求項３のいずれかに記載の製造方法で得た圧電モジュールを他の部品群とともに所定のハウジングに組み込むことにより、圧電デバイスを製造することを特徴とする圧電デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電モジュールの製造方法および圧電デバイスの製造方法に関する。
【背景技術】
【０００２】
ＰＺＴ（チタン酸ジルコン酸鉛）などの圧電材料を用いたインクジェットヘッド用の製造にあたっては、従来から、シリコン基板上にスクリーン印刷にてＰＺＴペーストをパターン印刷した後にその焼成を行うことによって、シリコン基板上にアクチュエータとなるＰＺＴ素子を形成する方法が採用されてきた。
【０００３】
特許文献１が開示するＰＺＴ素子の従来の製造方法では、ペースト化したＰＺＴをシリコン基板上に全面塗布してＰＺＴ層を形成した後、そのＰＺＴ層のうち必要な部分を残してエッチングで除去してから焼成するか、あるいはスクリーン印刷でパターニングしたＰＺＴ層を焼成し、その後に分極してインクジェットヘッド用アクチュエータを形成している。
【０００４】
また、特許文献２が開示する方法では、金属射出によって振動板を成型し、圧電素子のグリーンシート片を振動板の所定位置に貼り付けて焼成することでインクジェット用圧電アクチュエータを形成している。
【０００５】
さらに、特許文献３が開示する方法では、エアロゾル法でステンレス金属基板上に積層型圧電セラミック層を形成している。具体的には、印刷法で形成された金属層の上にスパッタ法、ゾルゲル法、ＣＶＤ法、メッキ法、エアロゾルデポジション法のいずれか１つにより、ＰＺＴ層を形成している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平５−２８６１３１号公報
【特許文献２】特開平４−１６８０５２号公報
【特許文献３】特開２００６−１１４７４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１の方法では、焼成前にＰＺＴの必要部分を精度良く残してパターニングすることが難しく、スクリーン印刷では、位置精度が±10μm程度であるため、裏面の加工位置との相対位置精度を得ることが困難である。すなわち、シリコン基板のうちＰＺＴ層が形成された面と反対側は一般的にはフォトリソプロセスによるシリコン加工が行われるが、ＰＺＴ層の形成面ではスクリーン印刷を採用している関係上、ＰＺＴ素子の形成位置バラツキがアクチュエータとしての加工精度の限界となる。
【０００８】
特許文献２の方法では、パターニングされたＰＺＴ素子を精度良く振動板に貼り付けることが難しく、また80μm〜50μmの厚さ以下のＰＺＴ素子では、加工中にＰＺＴ素子が割れてしまうため、10μm〜40μm程度の厚さのＰＺＴ素子を得ることはできない。
【０００９】
また、特許文献３では、ペースト塗布後、焼成により圧電薄膜を得る方法については開示されていない。
【００１０】
以上のように、上記特許文献１〜３の製造方法においては、ＰＺＴ素子の位置精度を向上させること（たとえば数μm程度とすること）は困難あるいは不可能な状況にある。
【００１１】
本発明は、このような事情に鑑みてなされたものであり、基板上に圧電素子を精度良く配置することが可能な圧電モジュールの製造方法およびそれを用いた圧電デバイスの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、請求項１の発明は、圧電モジュールの製造方法であって、（ａ）半導体を含む基板の一方主面上に絶縁膜を形成する工程と、（ｂ）前記絶縁膜上に下電極層を形成する工程と、（ｃ）前記下電極層上に圧電材料層を形成して焼成することにより、圧電焼結体層を得る工程と、（ｄ）前記圧電焼結体層上に上電極層を形成し、前記上電極層をパターニングして上電極を形成する工程と、（ｅ）フォトリソグラフィを用いて前記圧電焼結体層を選択的にエッチングして取り除くことにより、前記圧電焼結体層のうち少なくとも前記上電極の下にある部分を圧電素子として得る工程と、を備えることを特徴とする。
【００１３】
また、請求項２の発明は、請求項１に記載の圧電モジュールの製造方法であって、前記上電極層は金属を用いて形成されており、前記工程（ｄ）においては、前記上電極のほかに、前記基板の前記一方主面の端部付近に所定の幾何学的パターンを残すように前記上電極層がパターニングされることにより、前記幾何学的パターンに相当するアライメントマーク表層部が形成され、前記工程（ｅ）の前記フォトリソグラフィにおいては、前記圧電素子のほかに、前記アライメントマーク表層部の下に存在する部分を残すように前記圧電焼結体層の選択的なエッチングが行われることにより、前記アライメントマーク表層部を支持するアライメントマーク支持部が形成され、前記製造方法はさらに、（ｆ）前記アライメントマーク表層部を光学的に検出し、前記アライメントマーク表層部を位置基準として、前記基板の他方主面側から前記基板を選択的にエッチングして取り除くことにより、前記基板の前記一方主面のうち前記圧電素子が設けられた表層部分をダイヤフラム層として残した状態で、前記基板中に窓空間を形成する工程、を備えることを特徴とする。
【００１４】
また、請求項３の発明は、請求項１または請求項２に記載の圧電モジュールの製造方法であって、前記工程（ｅ）においては、前記圧電焼結体層のうち、前記上電極の直下部分とともに前記直下部分の周囲部分をも覆うように前記上電極よりも所定の拡大幅だけ広げたサイズのレジストパターンをマスクとして、前記圧電焼結体層のウェットエッチングが行われ、前記拡大幅は、前記圧電焼結体層を構成する圧電材料粒子の粒径よりも大きく設定されることを特徴とする。
【００１５】
また、請求項４の発明は、請求項１ないし請求項３のいずれかに記載の製造方法で得た圧電モジュールを他の部品群とともに所定のハウジングに組み込むことにより、圧電デバイスを製造することを特徴とする圧電デバイスの製造方法である。
【発明の効果】
【００１６】
請求項１ないし請求項３に記載の発明によれば、フォトリソグラフィを用いて圧電焼結体層を選択的にエッチングして圧電素子を形成することによって、精度良くパターニングされた圧電モジュールを得ることができる。
【００１７】
請求項２に記載の発明によれば、一方主面側にアライメントマークを形成しておくことによって、圧電素子と位置的に整合した窓空間を他方主面側に精度よく得ることができる。また、アライメントマーク表層部は金属で形成されているため、圧電焼結体と比較して精密なパターニングが容易であり、その位置検出の精度も高い。
【００１８】
請求項３に記載の発明によれば、圧電焼結体層のうち、上電極の直下部分とともに当該直下部分の周囲部分をも覆うように、上電極よりも所定幅だけ大きなサイズのレジストパターンをマスクとして圧電焼結体層のウェットエッチングが行われるため、ウェットエッチング時に圧電体の焼結粒子が脱粒しても、それに起因して圧電モジュールにおける電気的なショートの発生を抑制することができる。
【００１９】
請求項４に記載の発明によれば、請求項１ないし請求項３の発明と同様の利点を有する圧電デバイスを得ることができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施形態で製造されるインクジェットヘッドの外観を示した図である。
【図２】本発明の実施形態で製造される圧電モジュールの構成を示した図である。
【図３】本発明の実施形態で製造される圧電モジュールの要部構成を示した一断面図である。
【図４】本発明の実施形態の一工程を示した図である。
【図５】本発明の実施形態における一工程を示した図である。
【図６】本発明の実施形態における一工程を示した図である。
【図７】本発明の実施形態における一工程を示した図である。
【図８】本発明の実施形態における一工程を示した図である。
【図９】本発明の実施形態における一工程を示した図である。
【図１０】本発明の実施形態における一工程を示した図である。
【図１１】本発明の実施形態における一工程を示した図である。
【図１２】本発明の実施形態における一工程を示した図である。
【図１３】本発明の実施形態における一工程を示した図である。
【図１４】本発明の実施形態における一工程を示した図である。
【図１５】本発明の実施形態における一工程を示した図である。
【図１６】本発明の実施形態における一工程を示した図である。
【図１７】本発明の実施形態における一工程を示した図である。
【図１８】第１アライメントマークがウェハ上に形成された例を示す図である。
【図１９】第１アライメントマークを例示した図である。
【図２０】実施形態に係る第１アライメントマークの形成工程を示した図である。
【図２１】実施形態に係る第１アライメントマークの形成工程を示した図である。
【発明を実施するための形態】
【００２１】
＜１．圧電デバイスおよび圧電モジュールの概要＞
本発明の実施の形態は、インクジェットヘッドに内蔵されてインクの吐出駆動機構として使用される圧電モジュールとして構成される。
【００２２】
この明細書では、圧電素子を含んで構成されて一体化された機能構造体を「圧電モジュール」と呼び、圧電モジュールとは独立した他の部品と圧電モジュールとを組み合わせて完成する装置を「圧電デバイス」と呼んでいる。
【００２３】
＜１−１．基本構成＞
図１は、本発明の実施の形態に係る圧電モジュール１０を適用したインクジェットヘッド）１００を示す斜視図である。また、図２は、インクジェットヘッド１００のうち圧電モジュール１０の付近を示した図であって、そのうちの図２（ａ）は上面図であり、図２（ｂ）は、図２（ａ）のI−I線で切断した断面図である。
【００２４】
図１において、インクジェットヘッド１００は、インクジェットプリンタ（図示略）に搭載されるものであり、略矩形のハウジングＨＳの内に、後述するプロセスで製造された１または複数の圧電モジュール（圧電変換モジュール）１０のほか、ドライバ回路やインターフェイス回路などの回路部品および、インクの主タンクなどの機構部品を内蔵して構成される。インクジェットプリンタ本体からのプリント制御信号に応答して、インクの吐出駆動機構としての圧電モジュール１０が、所定の記録媒体上にインクを吐出しつつ走査を行うことにより、記録媒体上に印字あるいは画像記録を行う。圧電モジュール１０は、ダイヤフラム上に配置した圧電体への印加電圧と圧電体（およびダイヤフラム）の力学的変形との間の変換を行うことによってインクの吐出を行う。
【００２５】
図２（ｂ）に示すように、圧電モジュール１０は、大別すると、ノズルプレートＬ１とガラス基板Ｌ２とボディプレートＬ３とを備えており、この順で底部から積層されている。
【００２６】
ノズルプレートＬ１は、厚さ300μm程度で平板状のSi（ケイ素）基板から形成されている。Si基板を面直方向に貫通する透孔によって、インク滴を吐出するノズル開口１１が複数並んで形成される（ただし、図２（ｂ）では１つのみ示す）。ノズル開口１１は、直径20μm程度の吐出先端口１１ａとその上に連結する直径50μm程度の吐出導入口１１ｂとの２段孔となっている。
【００２７】
ノズルプレートＬ１上に設けられたガラス基板Ｌ２にも面直方向に貫通する透孔が形成され、それがノズル開口１１の導入口１１ｂの上部と連通する。後述する支持層ＬＳの下面の選択的除去によって、ガラス基板Ｌ２上には、インクをノズルの吐出導入口１１ｂに送る個別流路１２が形成されている。
【００２８】
ボディプレートＬ３は、ダイヤフラム層ＬＤが支持層ＬＳによって支持される構成となっている。３層構造のＳＯＩ（Silicon on Insulator）基板を構成する３層すなわち、下から、支持層ＬＳ（Si）、ボックス層ＬＸ（SiO2）および活性層ＬＤ（Si）の３層のうち、支持層ＬＳとボックス層ＬＸとが選択的に除去されることによって、支持層ＬＳおよびボックス層ＬＸには窓空間ＷＳ１，ＷＳ２が形成される。窓空間ＷＳ１が存在することによって、平面的な広がり範囲として、窓空間ＷＳ１に相当する第１領域Ａ１と、窓空間ＷＳ１を平面的に囲む第２領域Ａ２とが概念的に規定される。
【００２９】
また、活性層ＬＤのうち主として窓空間ＷＳ１上の部分は下方からの支持を失うことにより、比較的容易に変形可能となり、ダイヤフラム層ＬＤとして機能する。
【００３０】
ＳＯＩ基板１の上主面（第１主面ＭＳ１）上には熱酸化膜２０ａが薄く形成されるが、熱酸化膜２０ａを介して、Al2O3（酸化アルミニウム）層５１およびTi（チタン）層５２からなる絶縁層が形成されている。
【００３１】
圧電素子モジュール１０のうち圧電変換駆動部は、
(1)  当該ダイヤフラム層ＬＤ上に形成され、第１および第２領域Ａ１，Ａ２の双方にわたって広がる下電極層ＬＬ（５３）と、
(2)  第１領域Ａ１内に規定された駆動エリアＭＶと、駆動エリアＭＶから第２領域Ａ２上に伸びる延伸エリアＥＡとの双方を覆うように、下電極層ＬＬ上に形成された圧電素子ＬＰと、
(3)  圧電素子ＬＰ上の駆動エリアＭＶから延伸エリアＥＡのエリア内に形成された上電極層ＬＵと、
を備える。
【００３２】
圧電素子ＬＰは、典型的にはＰＺＴによって形成されており、この実施形態ではフォトリソグラフィによるエッチング技術によって成形される。この点については後の製造方法の説明で詳述する。
【００３３】
ここで、窓空間ＷＳ１は圧力発生室１４として機能し、窓空間ＷＳ２は共通インク室１３として機能する。圧力発生室１４と共通インク室１３とは、個別流路１２を介して連通している。
【００３４】
なお、上電極層ＬＵ上にはバンプ１５が設けられており、当該バンプ１５が回路基板上の半田パット（図示せず）と電気的に接続される。
【００３５】
＜１−２．基本動作＞
インクジェットプリンタ本体からのプリント制御信号に応じて下電極層ＬＬと上電極層ＬＵとの間に電圧が印加され、それによって圧電素子ＬＰは下に凸となるように変形する。その変形力によってダイヤフラム層ＬＤも下に凸となるように変形し、圧力発生室１４の容積を減少させる。これによって、圧力発生室１４内に供給されているインクがインク滴としてノズル開口１１から吐出する。下電極層ＬＬと上電極層ＬＵとの間に印加する電圧の極性を反転させることにより、圧電素子ＬＰおよびダイヤフラム層ＬＤは上に凸となるように変形し、圧力発生室１４の容積を増加させてインク滴の吐出を止めるとともに、インクの補充分を圧力発生室１４に導入する。
【００３６】
記録媒体とインクジェットヘッドとを相対的に走査させるとともに、プリント制御信号をオン／オフさせながらこのような動作を繰り返すことにより、記録媒体上に画像や文字がプリントされてゆく。
【００３７】
＜２．圧電モジュールおよび圧電デバイスの製造方法＞
図３は、図２（ａ）のII−II線で切断した圧電モジュール１０の断面図であり、本発明の実施形態による圧電モジュールの製造方法により作製されたものである。図４〜図２１は、図２（ａ）のII−II線で切断した、本発明による圧電モジュールの製造方法の実施形態の各ステップを示す断面図である。なお、図５〜図１２、図１４および図１５の（ｂ）は、圧電モジュール１０の形成工程を上から見た図であり、図５〜図１２、図１４および図１５の（ａ）は、図２（ａ）のII−II線の位置に相当する、各ステップのＡ−Ａ’線で切断した断面図となっている。
【００３８】
以下、図４〜図２１を参照して、図３の圧電モジュール１０の製造方法について説明する。
【００３９】
＜２−１．複合基板材の準備＞
まず、半導体を含む複合基板材として図４（ａ）に示すようにＳＯＩ基板１を準備する。このＳＯＩ基板１は、熱酸化膜２０ａ，２０ｂが両主面ＭＳ１、ＭＳ２上に形成されており、それらの熱酸化膜２０ａ，２０ｂの間が、上から、活性層２１（ダイヤフラム層ＬＤ）、ボックス層２２（ＬＸ）、支持層２３（ＬＳ）の順で構成されている。
【００４０】
このＳＯＩ基板１は、平面的な広がり範囲として、図２に示す第１領域Ａ１と、当該第１領域Ａ１を平面的に囲む第２領域Ａ２とを包含している。
【００４１】
＜２−２．第１主面側の製造プロセス＞
次に、ＳＯＩ基板１の両主面のうち圧電素子ＬＰを形成する第１主面（図３では上面）ＭＳ１における製造プロセスについて図４〜図１２を参照して順を追って説明する。
【００４２】
（第１工程）まず、熱酸化膜２０ａ，２０ｂが両主面上に形成されたＳＯＩ基板１を準備し、第１主面ＭＳ１上に絶縁膜ＬＩを形成する。
【００４３】
すなわち、図４（ｂ）および図４（ｃ）で示されるように、Al2O3（酸化アルミニウム）層５１およびTi（チタン）層５２をこの順番で、それぞれスパッタで第１主面ＭＳ１上に一様に成膜した後、熱処理しチタンを酸化させることで、酸化チタンを生成し、絶縁膜ＬＩとする。ここで、Al2O3は、鉛やシリコンがＳＯＩ活性層や後述のＰＺＴ層にそれぞれ拡散しないためにブロック層として機能させることを目的に成膜している。
【００４４】
（第２工程）次に、絶縁膜ＬＩ上に下電極層ＬＬを形成する。
【００４５】
すなわち、図４（ｄ）で示されるように、絶縁膜ＬＩ（酸化チタン）の上からPt（白金）をスパッタで成膜し下電極層５３（下電極層ＬＬ）を形成する。ここで、酸化チタンは、アルミナと白金の密着層としての機能に加え、アルミナと同じくブロック層としての働きがあるために用いている。なお、下電極層ＬＬの酸化チタンは、金属チタンやクロム、亜鉛で代用しても良い。
【００４６】
（第３工程）下電極層ＬＬ上に圧電材料層を一様に形成して焼成することにより、圧電焼結体層５４を得る。
【００４７】
すなわち、図４（ｄ）で示される構造の上に、圧電材料としてＰＺＴ（チタン酸ジルコン酸鉛）ペーストを一様に塗布した後、加熱して溶剤を乾燥させる。その後、当該圧電材料層をさらに加熱することで、溶剤の残部をCO2とH2Oとに分解する脱バインダ処理を行う。脱バインダした圧電材料層（ＰＺＴ層）に対してさらに本焼成を行い、図４（ｅ）で示されるように、圧電焼結体層５４を得る。この段階での圧電焼結体層５４はまだパターニングされていない一様な層である。
【００４８】
ここで、焼成後のＰＺＴ（圧電焼結体層５４）の厚さが、焼成後において5μmから40μmとなるようにするようにＰＺＴペーストの塗布の厚さを調整しておくことが好ましい。この厚さ範囲は、リーク電流を抑制して高い帯圧性を確保し、アクチュエータとしての機能を高く維持するためには圧電焼結体層５４を比較的厚くすることが望ましいという第１の要請と、圧電焼結体層５４の厚みの形成ばらつきを抑制して品質安定性を高くするためには圧電焼結体層５４を比較的薄くすることが望ましいという第２の要請とのバランスから最適化された、好ましい厚さ範囲である。
【００４９】
（第４工程）続いて、圧電焼結体層５４上に金属を用いて上電極層を一様に形成し、上電極層をパターニングして上電極ＬＵを形成する。この際、圧電焼結体層５４のうち、上電極の直下部分とともに、直下部分の周囲部分、すなわち図２における周囲部分（環状部分）ＰＲがゼロでない有限の幅を持って残存させるようなマスクを使用したウェットエッチングが行われる（その詳細については後に詳述する）。
【００５０】
図５で示されるように、圧電焼結体層５４の上に、上電極をパターニングするためのリフトオフ用のネガレジストを一様に塗布してレジスト層５５とし、レジスト層５５の選択的な露光および現像によるパターニングを行って、上電極が不要な領域にレジストパターン層５５ａを残存させる（図６）。そのようにして得た構造の上から、図７に示されるようにTi（チタン）層５６、金層５７をこの順番で一様に成膜する。そして、ここまでで得られている構造全体をレジストの剥離液に浸漬して、Ti層５６および金層５７の不要部分をリフトオフ処理で除去を行うことにより、図８に示されるようにパターニングされたTiの密着層５６ａおよび上電極５７ａ（上電極層ＬＵ）を得る。
【００５１】
（第５工程）フォトリソグラフィを用いて圧電焼結体層５４を選択的にエッチングして取り除くことにより、圧電焼結体層５４のうち上電極ＬＵとその周囲部分ＰＲとのそれぞれの下にある部分とを圧電素子ＬＰの領域として得る。
【００５２】
すなわち、図９で示されるように、図８で形成された構造の上から、さらにレジスト５８を一様に塗布し、それを選択的に露光して現像することにより、図１０で示されるように、圧電焼結体層５４をパターニングするためのレジストパターン５８ａを作成する。ここで、レジストパターン５８ａは、上電極５７ａおよび密着層５６ａならびにその下の圧電焼結体層５４をエッチング液から保護する機能を有する。このレジストパターン５８ａのサイズを、形成すべき上電極ＬＵのパターンよりも平面的に大きくしておく（太らせておく）。その後、図１１で示されるように、圧電焼結体層５４の選択的なウェットエッチングにより圧電素子５４ａ（圧電素子ＬＰ）を得た後、図１２で示されるように、レジストパターン５８ａを取り除く。レジストパターン５８ａのサイズを上電極ＬＵのパターンのサイズよりも所定程度以上に大きくしておくことにより、圧電焼結体層５４のうち、図２に示す上電極ＬＵの周囲を環状に囲む部分、すなわち周囲部分ＰＲに相当する部分もエッチング後に残存することになる。
【００５３】
レジストパターン５８ａの拡大幅（太らせ量）は、圧電焼結体層５４（ＰＺＴ層）のオーバーエッチング量のばらつきについてあらかじめ実験的に評価しておいたオーバーエッチング最大幅以上とすることが好ましい。
【００５４】
ところで、圧電焼結体層５４におけるオーバーエッチングの影響については、圧電焼結体層５４が焼結体として形成されているという事情を考慮する。すなわち、焼結体は一般に、多数の焼結粒子の集合体となっているが、エッチング面の表面粗さは粒子の粗さに大きく左右され、精度よくエッチングするためにはそれぞれの圧電材料の粒子が細かいほどよい。しかしながら、粒子径の微細化にも限度があるため、ある程度の粒径を想定した対策をとっておくことが好ましい。
【００５５】
一般に、ウェットエッチングでは個々の粒子自身もその外周からエッチングされるが、隣接する粒子相互の境界すなわち粒界が最もエッチング液に弱いという性質がある。このため、粒界付近が先にエッチング液に溶解し、その結果として脱粒してしまう。このような脱粒が生じると、粒径を単位として不連続的に圧電焼結体層５４の側壁の一部が崩壊することになり、これがエッチングの本来の進行と相加的に作用して、オーバーエッチングにばらつきが生じやすい。また、この実施形態で製造しようとしている圧電モジュールでは、圧電体が上下電極でサンドイッチ状に挟まれた構造となっている。すると、脱粒によって生じた浮遊粒子が上下電極に接触して上下電極間が電気的なショート状態となる可能性がある。
【００５６】
このような事情を考慮して、圧電焼結体層５４をエッチングするためのパターニング用のマスク（レジストパターン）は、上電極ＬＵよりも所定の拡大幅ΔＤ（図１０）だけ周囲方向に広げた大きなサイズとされる。
【００５７】
拡大幅ΔＤは、好ましくは、圧電焼結体層５４を構成する圧電材料粒子（ＰＺＴ粒子）の粒径の最大値以上、さらに好ましくは、圧電材料粒子の粒径の３倍以上とする。逆に表現すれば、圧電焼結体層５４は、圧電素子ＬＰのうち上電極ＬＵがその上に形成されない周囲部分ＰＲが有限の幅を持つように、マスクの拡大幅ΔＤよりも小さい粒径（さらに好ましくは周囲部分ＰＲの幅の１／３より小さい粒径）を持つ圧電材料粒子の集合体として形成する。圧電焼結体層５４のオーバーエッチング（サイドエッチング）によって、周囲部分ＰＲの幅は、マスク拡大幅ΔＤよりも小さくなるが、上記の条件を満足させることにより、周囲部分ＰＲの幅はゼロより大きな適正な値となる。
【００５８】
このような条件を定める際に使用する焼結粒子の粒径は、たとえば実験的に求めた粒径分布の平均値を採用しておくことができる。粒径のばらつきが大きいときには、余裕を持たせて、粒径の２倍あるいは３倍をマスクの拡大幅ΔＤとすることが好ましい。
【００５９】
このようにして圧電材料粒子の粒径とマスク拡大幅ΔＤとの関係を調整しておけば、ウェットエッチング時に圧電材料粒子が脱粒しても、当該粒子自身が上下電極と接触して上下電極が電気的にショートしたり、脱粒によって圧電焼結体層５４の側壁が過剰にエッチングされることによって上下電極が直接に接触して電気的にショートしたりする事態を有効に抑制できる。
【００６０】
この実施形態の例の場合、好ましくはマスクパターンを太らせる量（すなわち所定幅ＰＲＭ）は3μm〜15μmである。これは、ウェットエッチングのオーバーエッチング量は、圧電焼結体層５４（ＰＺＴ層）の厚さにも依存し、厚さ10μm〜40μm層の圧電焼結体層５４の場合、オーバーエッチング量は3〜10μm程度であるためである。
【００６１】
以上により、ＳＯＩ基板１のうち圧電素子ＬＰを形成する第１主面ＭＳ１側の製造プロセスが終了する。
【００６２】
＜２−３．第２主面側の製造プロセス＞
続いて、ＳＯＩ基板１の両主面のうち圧電素子ＬＰが形成される第１主面ＭＳ１とは反対側の第２主面ＭＳ２側における製造プロセスについて図１３〜図１７を参照して順を追って説明する。
【００６３】
そこでは、第１主面ＭＳ１側の加工位置と第２主面ＭＳ２側の加工位置との位置合わせの目的で、ＳＯＩ基板１の第１主面ＭＳ１の端部に形成しておいた第１アライメントマークＡＭ１（図１３、図１８，図１９）が利用される。この第１アライメントマークＡＭ１の形成は、第１主面ＭＳ１側についての既述したTi層５６および金層５７の選択的除去と、圧電焼結体層５４のパターニングとの工程中であわせて行われる。ただし、説明の便宜上、その具体的プロセスについては後述し、ここでは第１アライメントマークＡＭ１は既に第１主面ＭＳ１側に形成済であるとして第２主面ＭＳ２側の加工を説明する。なお、図示の便宜上、各層を実際よりも厚く描いているため、図１３では第１アライメントマークＡＭ１は上下に細長く表現されているが、実際にはもっと薄い積層体である。
【００６４】
（第６工程）第１アライメントマークＡＭ１は、ＳＯＩ基板１の端部の複数箇所に分散して形成されている。それらを光学的に検出し、検出された位置を位置基準としてＳＯＩ基板１の第２主面側からＳＯＩ基板１を選択的にエッチングして取り除くことにより、ＳＯＩ基板１の第２主面ＭＳ２のうち圧電素子ＬＰが設けられた表層部分をダイヤフラム層ＬＤとして残した状態で、ＳＯＩ基板１中に窓空間ＷＳ１を形成する。
【００６５】
具体的には、図１３で示されるように、ＳＯＩ基板１の第２主面ＭＳ２を上にした状態で、既に第１主面に形成されている第１アライメントマークＡＭ１を、ミラーなどを含む光学系ＭＲで検出し、それを基準として第２主面ＭＳ２側の端部に複数の第２アライメントマークＡＭ２を形成する。第２アライメントマークＡＭ２はＳＯＩ基板１中に窓空間ＷＳ１を形成する際の加工の基準位置となる。そして、図１４で示されるように、ＳＯＩ基板１の第１主面ＭＳ１の構造を保護する目的でレジスト５９を第１主面ＭＳ１側の構造上に一様に塗布する。また、図１５で示されるように第２主面ＭＳ２にも、窓空間ＷＳ１用のマスクパターンを形成する目的でレジスト６０を一様に塗布した後、このレジスト６０の選択的な露光および現像を行い、図１６で示されるように、レジストパターン６０ａを形成する。このレジストパターン６０ａをマスクとして熱酸化膜２０ａをパターニングする。そしてパターニングされた熱酸化膜２０ａをマスクとして、ＳＯＩ基板１をＩＣＰ(Inductively Coupled Plasma)装置を用いたボッシュプロセスで第２主面ＭＳ２に垂直な方向に選択的に深堀加工し、図１７で示されるように窓空間ＷＳ１（圧力発生室１４）を作製する。最後に、第１主面ＭＳ１側の構造をレジスト５９で保護した状態で、ＷＳ１内の露出したボックス層ＬＸおよび第２主面ＭＳ２上の熱酸化膜２０ｂを、フォトリソグラフィプロセスを用いて取り去る。
【００６６】
その後、第２主面ＭＳ２側に図２のガラス基板Ｌ２と２段穴１１を形成したノズルプレートＬ１とを組み付けて圧電モジュールとする。
【００６７】
＜２−４．第１アライメントマークＡＭ１の形成プロセス＞
ここでは、第１アライメントマークＡＭ１の形成プロセスについて、図１８から図２１を参照して説明する。
【００６８】
図１８は、本実施形態で用いられるアライメントマークＡＭ１が形成された例を示す。図１８で示されるように、ウェハ状態のＳＯＩ基板１の四隅に第１アライメントマークＡＭ１が形成されている。図１９は、この第１アライメントマークＡＭ１を拡大して上から見た図である。図２０および図２１は、第１アライメントマークＡＭ１の形成工程を示した図であり、図２１は、図１９のIII−III線で切断した断面図である。なお、第１アライメントマークＡＭ１の形成については、上述の第４工程および第５工程と並行して行われるため、第１アライメントマークＡＭ１の形成工程に関しては、以下のように第４ａ工程および第５ａ工程と記す。
【００６９】
（第４ａ工程）上電極ＬＵのほかに、基板１の一方主面の端部付近に所定の幾何学的パターン（ここでは中心の十字型パターンと、それを囲む複数のＬ字型パターン）を残すように上電極層５７がパターニングされることにより、幾何学的パターンに相当するアライメントマーク表層部ＡＳが形成される。
【００７０】
すなわち、ウェハ状態のＳＯＩ基板１上にそれまでに形成された構造を一様に覆う上電極層５７（図２０参照）が第４工程により複数の上電極ＬＵとしてパターニングされる（図１８では省略して５つのみ示す）が、このとき、同時に図１９で示されるような幾何学的パターンをもつアライメントマーク表層部ＡＳが形成される（図２１（ａ）参照）。
【００７１】
このように、アライメントマーク表層部ＡＳは金属で形成されているため、圧電焼結体５４と比較して精密なパターニングが容易であり、第１アライメントマークＡＭ１の光学的な位置検出精度も高くなる。
【００７２】
（第５ａ工程）第５工程のフォトリソグラフィにおいては、圧電素子ＬＰのほかに、アライメントマーク表層部ＡＳの下に存在する部分を残すように圧電焼結体層５４の選択的なエッチングが行われる。これにより、アライメントマーク表層部ＡＳを支持するアライメントマーク支持部ＡＢが形成される。
【００７３】
具体的には、まず、図２１（ｂ）で示されるように、圧電焼結体層５４の選択的なエッチングを行うために、図２１（ａ）で形成された構成の上からレジスト５８を一様に塗布し、そのレジスト５８の選択的な露光および現像を行い、図２１（ｃ）で示されるように、レジストパターン５８ｂを形成する。このレジストパターン５８ｂをマスクとして圧電焼結体層５４の選択的なエッチングを行い、図２１（ｄ）で示されるように、アライメントマーク表層部ＡＳを支持するアライメントマーク支持部ＡＢが形成される。
【００７４】
以上の第４ａ工程と第５ａ工程とにより、図１９に示されるような第１アライメントマークＡＭ１を製造することができる。
【００７５】
＜２−５．圧電デバイスの製造プロセス＞
以上までの第１工程〜第６工程を含む製造プロセスによって、図３に示されるような圧電モジュール１０を製造することができる。そのようにして得た圧電モジュール１０を用いて圧電デバイス（インクジェットヘッド１００）を得ることができるが、それを第７工程として表現すると下記の通りである。
【００７６】
（第７工程）第６工程で得た圧電モジュール１０を、インクの主タンクや制御回路基板など他の部品群とともに図１のようなハウジングＨＳに組み込んで、電気的な配線と、構造的なパッケージングと行うことにより、圧電デバイスとしてのインクジェットヘッド１００を得る。なお、圧電モジュール１０と他の部品群との組み込みの態様は圧電デバイスの種類によって異なるが、その組み立て順序は従来と同様でよい。
【００７７】
＜３．実施例および比較例＞
本実施形態に係る圧電モジュールの加工精度の検証を行うため、本実施形態による実施例および比較例を下記のように行った。
【００７８】
＜３−１．実施例＞
まず、圧電焼結体層を得るために、ＰＺＴ原料としてPb1.1(Zr0.52Ti0.48)O3の粉末を用いて、ＰＺＴ60wt％、エチルセルロース４wt％、ブチルカルビトールアセテート36wt％の割合で混合し、ＰＺＴペーストを作成した。このときＰＺＴは焼成中に鉛抜けが発生しやすいため鉛を余分に添加している。亜鉛（Zr）とチタン（Ti）との比は52：48に固定せず強誘電性を示す組成範囲であればよい。
【００７９】
次に、直径3インチのＳＯＩ基板（ボックス層の厚さ：0.2μm、活性層の厚さ：2μm）の両面に厚さ0.2μmの熱酸化膜を形成した後、アルミナ（Al2O3）層を厚さ120nm、チタン（Ti）層を厚さ20nmとなるように、それぞれスパッタで成膜しＲＴＡ（Rapid Thermal Annealing）装置で600℃の温度で熱処理しチタンを酸化させた（第１工程）。
【００８０】
その後、酸化チタンの上から白金（Pt）を厚さ500nmとなるように、スパッタで成膜して、下電極付きの基板を作成した（第２工程）。
【００８１】
そして、ＳＯＩ基板にＰＺＴペーストを塗布し、100℃のオーブンで溶剤乾燥させた。その後マッフル炉で400℃に加熱し30分間保持しバインダを二酸化炭素（CO2）と水（H2O）とに分解する脱バインダ処理を行った。脱バインダしたサンプルをさらにマッフル炉にて1150℃で２時間本焼成を行い、厚さ20μmのＰＺＴ焼結体層を得た（第３工程）。
【００８２】
ＰＺＴ焼成後に、ＰＺＴ焼結体層上に付ける上電極をパターニングするためのリフトオフ用のレジストを塗布し、パターニングを行った。その上にチタン(10nm),金（200nm）を成膜した。レジストの剥離液に浸漬し、パターニングされた上電極を得た（第４工程）。
【００８３】
続いて、上電極の上から、レジストを塗布し、ＰＺＴパターニング用のレジストを作成した。レジストは上電極ならびにその下のＰＺＴ圧電素子を保護する形になる。ＰＺＴ圧電素子のパターニング用には上電極のパターンを周囲方向に10μm太らせたレジストパターンを用いた。
【００８４】
そして、フォトリソグラフィを用いてＰＺＴ焼結体層のパターニングを行った。すなわち、上記レジスト層の選択的露光と現像とを行ってＰＺＴ層を選択的にエッチングして取り除くことにより、圧電焼結体層のうち上電極とその周囲部分とのそれぞれの下にある部分とを圧電素子の領域として得た（第５工程）。
【００８５】
さらに、ＳＯＩ基板の裏面のシリコン酸化膜（SiO2）のパターンをマスクにSi基板をＩＣＰ装置のボッシュプロセスで深堀加工し、直径300μmの圧力発生室を作製した。
【００８６】
そして、直径100μmの穴が空いたガラス基板（厚さ：200μm）と、直径50μm、直径20μmの２段穴が空いたノズルプレート（厚さ300μmのシリコン基板）と、ボディプレートと、回路基板との４枚を接合して圧電モジュールを作製した（第６工程）。
【００８７】
＜３−２．比較例＞
スクリーン印刷にてＰＺＴ材料をパターニングする方法を用いて比較例を以下のように実施した。
【００８８】
まず、ＰＺＴ原料としてPb1.1(Zr0.52Ti0.48)O3の粉末を用い、ＰＺＴ60wt％、エチルセルロース４wt％、ブチルカルビトールアセテート36wt％の割合で混合し、実施例と同じＰＺＴペーストを作成した（実施例と同様）。
【００８９】
次に、直径3インチのＳＯＩ基板（ボックス層の厚さ：0.2μm、活性層の厚さ：2μm）の両面に厚さ0.2μmの熱酸化膜を形成した後、アルミナ（Al2O3）層を厚さ120nm、チタン（Ti）層を厚さ20nmとなるように、それぞれスパッタで成膜しＲＴＡ装置で600℃の温度で熱処理しチタンを酸化させた（実施例の第１工程に対応）。
【００９０】
その後、酸化チタンの上から白金（Pt）を厚さ500nmとなるように、スパッタで成膜し下電極付きの基板を作成した（実施例の第２工程に対応）。
【００９１】
そして、ＳＯＩ基板にＰＺＴペーストをスクリーン印刷でパターニングした。100℃のオーブンで溶剤乾燥させた、さらに田中貴金属株式会社（東京都千代田区）製「ＴＲ−１３０１」を金ペーストとして使用し、ＰＺＴ層のスクリーンのパターンより15μm細らせたパターンを持つスクリーンを用いて金ペーストの印刷を行うことにより、ＰＺＴ層の上に金を重ねた。ここで、一般にスクリーン印刷の誤差が±10〜20μmあり、今回の印刷条件では±10μmの位置ずれが見込まれるため、上電極のパターンを細らせることにより、位置ずれがあっても上電極と下電極との接触を回避するようにした（比較例特有の工程）。
【００９２】
続いて、100℃のオーブンで溶剤乾燥させた後、マッフル炉で400℃に加熱し30分間保持しバインダを二酸化炭素（CO2）と水（H2O）に分解する脱バインダ処理を行った。脱バインダしたサンプルをさらにマッフル炉にて1150℃で２時間本焼成を行い、厚さ20μmになるようＰＺＴペーストの塗布量を調整した（実施例の第３工程に対応）。
【００９３】
さらに、ＳＯＩ基板の裏面のシリコン酸化膜（SiO2）のパターンをマスクにしてＳＯＩ基板をＩＣＰ装置のボッシュプロセスで深堀加工し、直径300μmの圧力発生室を作製した。
【００９４】
最後に、直径100μmの穴が空いたガラス基板（厚さ：200μm）と、直径50μm、直径20μmの２段穴が空いたノズルプレート（厚さ300μmのシリコン基板）と、ボディプレートと、回路基板との４枚を接合して圧電モジュールを作製した（実施例の第６工程に対応）。
【００９５】
＜４．本実施形態による圧電モジュールの加工精度の検証＞
上述の実施例と比較例とを比較して評価しながら、本実施形態による圧電モジュールの加工精度を検証した。
【００９６】
【表１】
2012124210.tif 000003
【００９７】
表１は、実施例および比較例における上電極、圧電素子、圧力発生室の大きさを示す。ただし、実施例の場合はエッチング量誤差、比較例の場合は印刷位置ずれを考慮しＰＺＴ圧電素子と上電極の大きさを決めた。なお、実施例の場合は露光位置などフォトリソプロセスによるレジスト位置の誤差があるが、2〜3μm程度に収まるため今回は考慮しなかった。
【００９８】
一般に、比較例のスクリーン印刷による加工よりも、実施例のフォトリソプロセスを用いた加工の方が高い精度が得られる。また、同じ圧力発生室の大きさであっても、上電極は比較例と比べて実施例の方が大きく形成することができた。圧電素子は上電極が存在する範囲が駆動されるが、上電極が大きく形成されると駆動範囲が広がるため、力学的変形は実施例の方が大きくなる。
【００９９】
また、圧力発生室と圧電素子との相対位置を超音波顕微鏡で測定した結果、実施例では、圧電素子の中心と圧力発生室の中心位置はウェハ全体で±2μmの範囲におさまった。一方で、比較例は±10μmの位置ずれがあった。これは、実施例では圧力発生室の加工のためのレジストの露光時に用いる両面アライメントの精度が位置精度を決める主な要因であるのに対し、比較例ではスクリーン印刷におけるスクリーンと版とのギャップが起因となる版の伸びのばらつきや版の位置合わせ精度が良くないために発生している。
【０１００】
さらに、実施例において、圧電焼結体層のエッチングの凹凸の要因として、上述したように圧電材料粒子の大きさがあるが、圧電材料粒子を1〜2μm程度の粒子に押さえることで圧電焼結体層のエッチング精度が±3〜5μm程度で収まった。
【０１０１】
以上より、本発明の実施形態に係る圧電モジュールは、フォトリソグラフィを用いて圧電焼結体層を選択的にエッチングして圧電素子を形成することによって、精度良くパターニングすることができる。また、上述したアライメントマークを形成しておくことによって、圧電素子と位置的に整合した圧力発生室１４（窓空間ＷＳ１）を精度よく得ることができる。さらに、上電極の形成範囲の周囲部分まで圧電焼成層を残してウェットエッチングを行い、その際の周囲部分の幅を粒径よりも大きくすることによって完成した圧電モジュールでの電気的なショートなどを抑制できる。
【０１０２】
＜５．変形例＞
上記の実施形態では、第１主面ＭＳ１側の第１アライメントマークＡＭ１の位置を基準として第２主面ＭＳ２側に第２アライメントマークＡＭ２を形成し、その第２アライメントマークＡＭ２を位置基準として第２主面ＭＳ２側の加工を行うという２段階での位置基準参照を行っているが、原理的には中間段階での第２アライメントマークＡＭ２形成せず、第１アライメントマークＡＭ１を検出しつつＳＯＩ基板の第２主面ＭＳ２側の加工をしてもよい。もっとも上記の実施形態のように、いったん第２アライメントマークＡＭ２を形成しておけば、第１主面ＭＳ１側を継続的に観察しつつ第２主面ＭＳ２側の加工を行う必要がなくなるため、上記の実施形態の方が好ましい。
【０１０３】
上記の実施形態においてはインクジェットヘッド用の圧電モジュールを対象としたが、この発明は、シリコンなどの半導体を含んだ種々の基板と圧電体とを組み合わせて、ダイヤフラム層上に圧電体を配置し、圧電体の力学的変形と電圧との変換機能を利用する各種の圧電モジュール（およびそれを用いた圧電デバイス）に広く適用できる。例えば、角速度センサー、超音波プローブ、微小ミラー駆動素子などがこの発明の他の適用例である。
【符号の説明】
【０１０４】
１０  圧電モジュール
１００  圧電デバイス（インクジェットヘッド）
Ａ１  第１エリア
Ａ２  第２エリア
ＭＶ  駆動エリア
ＥＡ  延伸エリア
ＬＳ  支持層
ＬＸ  ボックス層
ＬＤ  ダイヤフラム層（活性層）
ＬＬ  下電極層
ＬＰ  圧電素子
ＬＵ  上電極層
ＰＲ  周囲部分
ΔＤ  マスク拡大幅
ＡＭ１  第１アライメントマーク
ＡＭ２  第２アライメントマーク
ＡＳ  アライメントマーク表層部
ＡＢ  アライメントマーク支持部
ＭＳ１  第１主面（一方主面）
ＭＳ２  第２主面（他方主面）
【図１】
2012124210.tif 000004
【図２】
2012124210.tif 000005
【図３】
2012124210.tif 000006
【図４】
2012124210.tif 000007
【図５】
2012124210.tif 000008
【図６】
2012124210.tif 000009
【図７】
2012124210.tif 000010
【図８】
2012124210.tif 000011
【図９】
2012124210.tif 000012
【図１０】
2012124210.tif 000013
【図１１】
2012124210.tif 000014
【図１２】
2012124210.tif 000015
【図１３】
2012124210.tif 000016
【図１４】
2012124210.tif 000017
【図１５】
2012124210.tif 000018
【図１６】
2012124210.tif 000019
【図１７】
2012124210.tif 000020
【図１８】
2012124210.tif 000021
【図１９】
2012124210.tif 000022
【図２０】
2012124210.tif 000023
【図２１】
2012124210.tif 000024