(57)【要約】      （修正有）【課題】遅延制御の精度と応答性を向上させた光ＤＱＰＳＫ受信装置を実現する。【解決手段】ＤＱＰＳＫ光位相変調信号を、直交した位相成分に分岐して第１遅延干渉計及び第２遅延干計に入力させ、これらの出力を夫々一対のバランス型ダイオード構成の第１受光器及び第２受光器により第１受信信号及び第２受信信号に変換すると共に、前記各遅延干渉計の一対のバランス型ダイオードの受光電流の検出信号を入力し前記第１遅延干渉計及び第２遅延干渉計の前記遅延器にフィードバックする遅延制御部を具備する光受信装置において、前記第１受信信号の電圧信号を入力して減算する第１減算回路と、前記第２受信信号の電圧信号を入力して減算する第２減算回路と、前記第１減算回路の出力信号及び前記第２減算回路の出力信号を入力し、前記第１遅延干渉計及び第２遅延干渉計の前記遅延器にフィードバックする遅延制御部と、を備える。【選択図】図１
2012124558.tif 000002
【特許請求の範囲】
【請求項１】
外部から供給されるＤＱＰＳＫ光位相変調信号を、直交した位相成分に分岐して夫々遅延器を有する第１遅延干渉計及び第２遅延干計に入力させ、これら遅延干渉計の出力を夫々一対のバランス型ダイオードで構成される第１受光器及び第２受光器により第１受信信号及び第２受信信号に変換すると共に、前記各遅延干渉計の一対のバランス型ダイオードの受光電流の検出信号を入力し前記第１遅延干渉計及び第２遅延干渉計の前記遅延器にフィードバックする遅延制御部を具備する光受信装置において、
前記第１遅延干渉計の一対のバランス型ダイオードの受光電流を検出する電圧信号を入力して減算する第１減算回路と、
前記第２遅延干渉計の一対のバランス型ダイオードの受光電流を検出する電圧信号を入力して減算する第２減算回路と、
前記第１減算回路の出力信号及び前記第２減算回路の出力信号を入力し、前記第１遅延干渉計及び第２遅延干渉計の前記遅延器にフィードバックする遅延制御部と、
を備えることを特徴とする光受信装置。
【請求項２】
前記第１減算回路及び前記第２減算回路は、一対のバランス型ダイオードの受光電流を検出する電圧信号を入力するアナログ差動増幅器により構成されていることを特徴とする請求項１に記載の光受信装置。
【請求項３】
前記遅延制御部は、前記第１減算回路の出力信号が正または負の最大値を維持し、前記第１減算回路の出力信号がゼロ値を維持するフィードバック信号を、前記第１遅延干渉計及び第２遅延干渉計の前記遅延器に出力することを特徴とする請求項１または２に記載の光受信装置。
【請求項４】
前記第１減算回路または前記第２減算回路に、前記一対のバランス型ダイオードの受光感度特性誤差を補正する信号を供給するオフセット電圧生成回路を備えることを特徴とする請求項１乃至３のいずれかに記載の光受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部から供給されるＤＱＰＳＫ光位相変調信号を、直交した位相成分に分岐して夫々遅延器を有する第１遅延干渉計及び第２遅延干計に入力させ、これら遅延干渉計の出力を夫々一対のバランス型ダイオードで構成される第１受光器及び第２受光器により第１受信信号及び第２受信信号に変換すると共に、前記各遅延干渉計の一対のバランス型ダイオードの受光電流の検出信号を入力し前記第１遅延干渉計及び第２遅延干渉計の前記遅延器にフィードバックする遅延制御部を具備する光受信装置に関するものである。
【背景技術】
【０００２】
図９は、特許文献１に開示されている従来の光受信装置の構成例を示す機能ブロック図である。この光受信装置は、図示しない光送信機から伝送用光ファイバを介して入力される光ＤＱＰＳＫ信号（差動四相位相偏移変調信号）を受信して第１受信信号Ｓ１及び第２受信信号Ｓ２に変換する装置であり、光ＤＱＰＳＫ信号を入力する分波器１０、第１遅延干渉計２０、第２遅延干渉計３０、第１受光器４０、第２受光器５０及び遅延制御部６０で構成されている。分波器１０は光カプラであり、光ＤＱＰＳＫ信号を２分波してその出射光を第１遅延干渉計２０及び第２遅延干渉３０に出力する。
【０００３】
第１遅延干渉計２０は、分波器２１、遅延器２２及び合波器２３から構成され、前記分波器１０から入力された光ＤＱＰＳＫ信号における実軸上の２位相成分を強度変調信号に変換して第１受光器４０に出射する。分波器２１は、前記分波器１０から入力された光ＤＱＰＳＫ信号を２分波し、一方を遅延器２２に出射すると共に他方を合波器２３に出射する。
【０００４】
遅延器２２は、前記分波器２１から入力された光ＤＱＰＳＫ信号を所定の遅延時間だけ遅延させて合波器２３に出射する。合波器２３は、分波器２１から入力された光ＤＱＰＳＫ信号と遅延器２２から入力された所定時間だけ遅延した光ＤＱＰＳＫ信号とを合波することにより一対の光強度変調信号に変換して第１受光器４０に出射する。
【０００５】
第２遅延干渉計３０は、分波器３１、遅延器３２及び合波器３３から構成され、前記第１遅延干渉計２０と同様の処理を実行し、前記分波器１０から入力された光ＤＱＰＳＫ信号における虚軸上の２位相成分を強度変調信号に変換して第２受光器５０に出射する。
【０００６】
このように、第１遅延干渉計２０は光ＤＱＰＳＫ信号における実軸上の２位相成分を強度変調信号に変換すると共に、第２遅延干渉計３０は光ＤＱＰＳＫ信号における虚軸上の２位相成分を強度変調信号に変換する。
【０００７】
つまり、第１、第２遅延干渉計２０，３０は、互いに９０°位相が異なる２つの位相成分を夫々強度変調信号に変換する。尚、このような第１，第２遅延干渉計２０，３０の動作原理は、特許文献２に記載されているように、光ＤＱＰＳＫ信号の受信処理の手法として周知であり、詳細な説明を省略する。
【０００８】
第１受光器４０は、第１、第２抵抗器Ｒａ１、Ｒｂ１及び一対のバランス型フォトダイオード（以下、バランス型ダイオード）ＰＤａ１，ＰＤｂ１から構成されており、前記第１遅延干渉計２０から入射された一対の光強度変調信号を差動検出することにより、第１チャンネルの２値ＮＲＺ（Non Return to Zero）信号（第１受信信号Ｓ１）に変換する。
【０００９】
同様に、第２受光器５０は、第１、第２抵抗器Ｒａ２、Ｒｂ２及び一対のバランス型ダイオードＰＤａ２，ＰＤｂ２から構成されており、前記第２遅延干渉計３０から入射された一対の光強度変調信号を差動検出することにより、第２チャンネルの２値ＮＲＺ（Non Return to Zero）信号（第２受信信号Ｓ２）に変換する。
【００１０】
第１受光器４０及び第２受光器５０の夫々において、一対のバランス型ダイオードは同一極性方向に直列接続され、直列回路のアノード側が夫々第１抵抗Ｒａ１，Ｒｂ１を介してプラス電源（＋Ｖcc）に接続され、カソード側が夫々第２抵抗Ｒａ２，Ｒｂ２を介してマイナス電源（−Ｖcc）接続されている。
【００１１】
第１受光器４０において、一対のバランス型ダイオードＰＤａ１，ＰＤｂ１の接続点より第１受信信号Ｓ１が出力される。バランス型ダイオードＰＤａ１の受光電流は、第１抵抗Ｒａ１とバランス型ダイオードＰＤａ１のアノードとの接続点に発生する電圧信号Ｖａ１で検出される。バランス型ダイオードＰＤｂ１の受光電流は、第２抵抗Ｒｂ１とバランス型ダイオードＰＤｂ１のカソードとの接続点に発生する電圧信号Ｖｂ１で検出される。
【００１２】
同様に、第２受光器５０において、一対のバランス型ダイオードＰＤａ２，ＰＤｂ２の接続点より第２受信信号Ｓ２が出力される。バランス型ダイオードＰＤａ２の受光電流は、第１抵抗Ｒａ２とバランス型ダイオードＰＤａ２のアノードとの接続点に発生する電圧信号Ｖａ２で検出され、バランス型ダイオードＰＤｂ２の受光電流は、第２抵抗Ｒｂ２とバランス型ダイオードＰＤｂ２のカソードとの接続点に発生する電圧信号Ｖｂ２で検出される。
【００１３】
第１受光器４０の一対のバランス型ダイオードＰＤａ１，ＰＤｂ１の受光電流を検出する電圧信号Ｖａ１，Ｖｂ１及び第２受光器５０の一対のバランス型ダイオードＰＤａ２，ＰＤｂ２の受光電流を検出する電圧信号Ｖａ２，Ｖｂ２は、遅延制御部６０に入力される。
【００１４】
遅延制御回路６０の演算処理手段６１は、第１受光器４０の一対のバランス型ダイオードの受光電流を検出する電圧信号Ｖａ１，Ｖｂ１を、バッファＢ１，Ｂ２及びＡＤ変換器ＡＤＣ１，ＡＤＣ２を介して入力し、電圧信号Ｖａ１が最大値、Ｖｂ１が最小値（Ｖａ１とＶｂ１の差が最大値）をとる操作信号Ｍ１を演算し、第１遅延干渉計２０の遅延器２２にフィードバックする。
【００１５】
同様に、演算処理手段６１は、第２受光器５０の一対のバランス型ダイオードの受光電流を検出する電圧信号Ｖａ２，Ｖｂ２を、バッファＢ３，Ｂ４及びＡＤ変換器ＡＤＣ３，ＡＤＣ４を介して入力し、電圧信号Ｖａ２及びＶｂ２が共に最大値と最小値との中間値（Ｖａ２とＶｂ２の差がゼロ値）をとる操作信号Ｍ２を演算し、第２遅延干渉計３０の遅延器３２にフィードバックする。
【００１６】
このように各遅延器２２，３２の遅延時間を制御することにより、第１遅延干渉計２０は光ＤＱＰＳＫ信号の実軸上の２位相成分を強度変調信号に変換する。また、第２遅延干渉計３０は光ＤＱＰＳＫ信号の虚軸、つまり上記実軸に直交する位相軸上の２位相成分を強度変調信号に変換する。
【００１７】
図１０は、遅延時間を示す光位相と受光電流検出値の関係及び制御の最適点を示す特性曲線図である。周期的に変化する第１受光器４０のバランス型ダイオードＰＤａ１の受光電流が正側の最大値Ｉとなる位相Ｐｉまたは負側の最大値Ｉ´となる位相ｐｉ´が第１位相干渉計（Ｉアーム）２０の遅延制御の最適設定値である。
【００１８】
一方、最大値と最小値との中間値Ｑとなる位相Ｐｑが第２位相干渉計（Ｑアーム）３０の遅延制御の最適設定値である。ここで注目すべきは、ＩアームとＱアームの制御最適設定値は９０度ずれていることがわかる。すなわち９０度ずれていることにより、送信信号の位相直交成分が分離していると判断できる。
【００１９】
尚、光ＤＱＰＳＫ信号の実軸と虚軸とは直交関係にあるので、操作信号Ｍ１で電圧信号Ｖａ１及びＶｂ１が共に最大値と最小値との中間値をとるように遅延器２２を制御し、操作信号Ｍ２で電圧信号Ｖａ２が最大値、Ｖｂ２が最小値を取るように遅延器３２を制御しても同様に光ＤＱＰＳＫ信号の各位相成分（４位相成分）を検出することができる。
【００２０】
遅延制御部６０から第１遅延干渉計２０の遅延器２２に出力される操作信号Ｍ１は、電圧信号Ｖａ１，ｂ１の一方の光電流が最大でかつ他方が最小である最適設定値を検出するためにディザを操作信号Ｍ１に重畳してもよい。
【００２１】
この場合に、第１受光器４０から得る受光電流を検出する電圧信号にはディザ成分が重畳されているため、同期検波回路によりディザ成分をモニタして除去する手法、または単純に電圧信号Ｖａ１，Ｖｂ１のトップまたはボトムを検出する回路を構成すればよい。尚、一方の受光電流が最大でかつ他方が最小については、片側の受光電流を検出する電圧信号のみを使用してもかまわない。
【先行技術文献】
【特許文献】
【００２２】
【特許文献１】特開２００９−２３２３３０号公報
【特許文献２】特開２００７−０２０１３８号公報
【発明の概要】
【発明が解決しようとする課題】
【００２３】
従来構成の光受信装置では、次のような問題がある。
（１）演算処理部６１は、電圧信号Ｖａ１とＶｂ１の差信号が正側の最大値Ｉとなる位相Ｐｉまたは負側の最大値Ｉ´となる位相設定値ｐｉ´の算出演算並びに電圧信号Ｖａ２とＶｂ２の差信号が最大値と最小値との中間値Ｑとなる位相設定値Ｐｑの算出演算をソフトウェア的に処理するため、プログラムが煩雑で処理が重くなり、遅延制御の応答性の低下要因となっている。
【００２４】
（２）図１０において、Ｉアーム（最大／最小）の場合、特徴的な値をとる点Ｉ，Ｉ´で制御を行うため、回路或いは演算処理部６１のソフトウェア処理で遅延制御の最適設定値Ｐｉ，Ｐｉ´を判定するのは簡易である。しかしながら、Ｑアームの遅延制御の最適設定値Ｐｑは、光電流検出値が一対の光電流の検出電圧信号が「最小」でも「最大」でもない同じ値となる点(光電流の検出特性の中点)であり、これを判定する場合に制御誤差が発生しやすい。
【００２５】
特に演算処理部６１のソフトウェア処理で同値であることを判定する場合には、閾値を設けてある範囲内に収束させるといった処理を行うのが一般的である。この場合、閾値の範囲が制御誤差となり伝送特性に影響を及ぼす。
【００２６】
（３）第１，第２受光器４０，５０を構成する４個のバランス型ダイオードの受光感度がばらつく場合、光電流を検出する電圧信号の値が同値になる点が必ずしも遅延制御の最適点とはならないため、ソフトウェア処理が複雑となり伝送特性を劣化させる要因となる。
【００２７】
本発明の目的は、遅延制御部におけるソフトウェア処理が遅延制御の制御誤差の要因となることを回避し、遅延制御の精度と応答性を向上させた光受信装置を実現することにある。
【課題を解決するための手段】
【００２８】
このような課題を達成するために、本発明は次の通りの構成になっている。
（１）外部から供給されるＤＱＰＳＫ光位相変調信号を、直交した位相成分に分岐して夫々遅延器を有する第１遅延干渉計及び第２遅延干計に入力させ、これら遅延干渉計の出力を夫々一対のバランス型ダイオードで構成される第１受光器及び第２受光器により第１受信信号及び第２受信信号に変換すると共に、前記各遅延干渉計の一対のバランス型ダイオードの受光電流の検出信号を入力し前記第１遅延干渉計及び第２遅延干渉計の前記遅延器にフィードバックする遅延制御部を具備する光受信装置において、
前記第１遅延干渉計の一対のバランス型ダイオードの受光電流を検出する電圧信号を入力して減算する第１減算回路と、
前記第２遅延干渉計の一対のバランス型ダイオードの受光電流を検出する電圧信号を入力して減算する第２減算回路と、
前記第１減算回路の出力信号及び前記第２減算回路の出力信号を入力し、前記第１遅延干渉計及び第２遅延干渉計の前記遅延器にフィードバックする遅延制御部と、
を備えることを特徴とする光受信装置。
【００２９】
（２）前記第１減算回路及び前記第２減算回路は、一対のバランス型ダイオードの受光電流を検出する電圧信号を入力するアナログ差動増幅器により構成されていることを特徴とする（１）に記載の光受信装置。
【００３０】
（３）前記遅延制御部は、前記第１減算回路の出力信号が正または負の最大値を維持し、前記第１減算回路の出力信号がゼロ値を維持するフィードバック信号を、前記第１遅延干渉計及び第２遅延干渉計の前記遅延器に出力することを特徴とする（１）または（２）に記載の光受信装置。
【００３１】
（４）前記第１減算回路または前記第２減算回路に、前記一対のバランス型ダイオードの受光感度特性誤差を補正する信号を供給するオフセット電圧生成回路を備えることを特徴とする（１）乃至（３）のいずれかに記載の光受信装置。
【発明の効果】
【００３２】
本発明によれば、次のような効果を期待することができる。
（１）第１受光器及び第２受光器を構成する一対のバランス型ダイオードの受光電流を検出する電圧信号は、アナログ差動増幅器による第１減算回路及び第２減算回路により予め減算処理されるので、遅延制御部の演算処理手段のソフトウェ処理の負担を大幅に軽減させることができ、遅延制御の応答性を向上させることができる。
【００３３】
特に、第２受光器の一対のバランス型ダイオードの受光電流を検出する電圧信号は、第２減算回路により予め減算処理されるので、遅延制御部では第２減算回路の出力信号の値を『ゼロ』となる様に制御するシンプルなソフトウェア構成をとることができ、遅延干渉計の制御精度並びに伝送特性を向上することが可能となる。
【００３４】
（２）第１受光器及び第２受光器を構成する一対のバランス型ダイオードの受光感度特性がばらついた場合や、第１減算回路及び第２減算回を構成する増幅器のゲインにばらつきがある場合等は、遅延制御の誤差要因となり得るが、アナログ回路によるオフセット補正によりそのばらつきを容易にキャンセルすることができる為、伝送特性の劣化を容易に回避することができる。
【図面の簡単な説明】
【００３５】
【図１】本発明を適用した光受信装置の一実施例を示す機能ブロック図である。
【図２】減算回路の構成例を示す回路図である。
【図３】バランス型ダイオードの電流検出回路の構成例を示す回路図である。
【図４】バランス型ダイオードの電流検出回路の他の構成例を示す回路図である。
【図５】バランス型ダイオードの電流検出回路の更に他の構成例を示す回路図である。
【図６】バランス型ダイオードの電流検出回路から得られる出力特性曲線図である。
【図７】オフセットを補償した減算回路の構成例を示す回路図である。
【図８】オフセットを補償したバランス型ダイオードの電流検出回路から得られる出力特性曲線である。
【図９】従来の光受信装置の構成例を示す機能ブロック図である。
【図１０】遅延時間を示す光位相と受光電流検出値の関係及び遅延制御の最適点を示す特性曲線図である。
【発明を実施するための形態】
【００３６】
以下本発明を、図面を用いて詳細に説明する。図１は、本発明を適用した光受信装置の一実施例を示す機能ブロック図である。図９で説明した従来構成と同一要素には同一符号を付して説明を省略する。
【００３７】
図１において、図９の従来構成に追加された本願発明の特徴部は、第１受光器４０からの電圧信号Ｖａ１とＶｂ１を入力して減算演算を実行する第１減算回路１００及び第２受光器５０からの電圧信号Ｖａ２とＶｂ２を入力して減算演算を実行する第２減算回路２００を設けた構成にある。更に、本願発明の特徴部は、図９に示した遅延制御部６０が変更された遅延制御部３００の構成にある。
【００３８】
第１減算回路１００は、第１受光器４０のバランス型ダイオードＰＤａ１，ＰＤｂ１による光電流を検出する電圧信号Ｖａ１，Ｖｂ１を入力して減算した出力信号Ｖｄ１を出力する。同様に、第２減算回路２００は、第２受光器５０のバランス型ダイオードＰＤａ２，ＰＤｂ２による光電流を検出する電圧信号Ｖａ２，Ｖｂ２を入力して減算した出力信号Ｖｄ２を出力する。
【００３９】
ここで、第１減算回路１００及び第２減算回路２００は、アナログ差動増幅器により構成されており、第１減算回路１００の出力信号Ｖｄ１及び第２減算回路２００の出力信号Ｖｄ２は、遅延制御部３００に入力され、夫々バッファＢ１，Ｂ２及びＡＤ変換器ＡＤＣ１，ＡＤＣ２を経由して演算処理手段３０１に渡される。
【００４０】
演算処理手段３０１は、第１減算回路１００の出力信号Ｖｄ１が正または負の最大値をとる操作信号Ｍ１を演算して第１遅延干渉計２０の干渉器２２へフィードバックする。同様に、演算処理手段３０１は、第２減算回路２００の出力信号Ｖｄ２がゼロ値をとる操作信号Ｍ２を演算して第２遅延干渉計３０の干渉器３２へフィードバックする。
【００４１】
このように、本発明ではアナログ差動増幅器による第１減算回路１００及び第２減算回路２００により予め減算処理することにより、遅延制御部３００の演算処理手段３０１のソフトウェ処理の負担を大幅に軽減させることができ、遅延制御の応答性を向上させることができる。
【００４２】
特に、第２受光器５０の一対のバランス型ダイオードＰＤａ２，ＰＤｂ２の受光電流を検出する電圧信号Ｖａ２，Ｖｂ２は、第２減算回路２００により予め減算処理されるので、遅延制御部３００では第２減算回路の出力信号Ｖｄ２の値を『ゼロ』となる様に制御するシンプルなソフトウェア構成をとることができ、遅延干渉計の制御精度並びに伝送特性を向上することが可能となる。
【００４３】
図２は、減算回路の構成例を示す回路図であり、第１受光器４０からの電圧信号Ｖａ１，Ｖｂ１を減算演算する第１減算回路１００側の構成を示している。第２減算回路２００側の構成も同一である。
【００４４】
減算回路１００は、一対のバランス型ダイオードＰＤａ１，ＰＤｂ１の受光電流を検出する電流検出回路１０１，１０２の電圧信号Ｖａ２，Ｖｂ２を抵抗Ｒ１，Ｒ３を介して入力する、フィードバック抵抗Ｒ２が接続された演算増幅器Ａ１による単純なアナログ差動増幅器構成である。演算増幅器Ａ１の出力Ｖｄ１が遅延制御部３００に入力され、操作信号Ｍ１が生成される。バランス型ダイオードの受光感度が等しい場合、抵抗値Ｒ１＝Ｒ２とし、Ｒ３を任意とすることでこの回路のゲインは１倍となる。
【００４５】
図３は、バランス型ダイオードＰＤａ１の電流検出回路１０１の構成例を示す回路図である。第１抵抗Ｒａ１の端子間電圧は、入力抵抗ＲＡ及びフィードバック抵抗ＲＢを持つ演算増幅器Ａ２により所定の倍率で増幅される。演算増幅器Ａ２による増幅率Ｇａは、Ｇａ＝ＲＢ/ＲＡとなる。電流検出回路１０２側の構成も同一である。
【００４６】
得られる光電流の検出値に応じて増幅率に対する抵抗値を決定する。図１０に示すＩアームの最適点ＩまたはＩ´に遅延制御したとき、電流検出回路１０１の出力電圧は、
“最大”または“最小”となり、電流検出回路１０２の出力電圧は、“最小”または“最大”となる。
【００４７】
電流検出回路１０１，１０２により増幅された受光電流を検出する電圧信号Ｖａ１，Ｖｂ１は、演算増幅器Ａ１によるゲイン１の差動増幅により減算されるので、減算された出力信号Ｖｄ１は、Ｉアームの最適点となった場合、図１０に示す特性曲線のトップＩまたはボトムＩ´となる電圧信号となる。
【００４８】
特性曲線のトップまたはボトムの関係は、復調された信号が正相または逆相といった関係になるだけであり、後段に接続される受信データ識別デバイスにより正しい信号に変換される為、どちらで制御を行ってもよい。
【００４９】
図４は、バランス型ダイオードの電流検出回路１０１の他の構成例を示す回路図である。この回路の特徴は、第１抵抗Ｒａ１の両端電圧をゲイン１のハイインピーダンス入力インスツルメンテーションアンプ(計測アンプ)Ａ３，Ａ４で受け、演算増幅器Ａ５と抵抗Ｒ５乃至Ｒ８で構成された差動増幅回路で演算する。
【００５０】
計測アンプＡ３の出力は、抵抗Ｒ５を介してフィードバック抵抗Ｒ６が接続された演算増幅器Ａ５のマイナス側入力端子に接続されている。計測アンプＡ４の出力は、抵抗Ｒ７，Ｒ８による分圧回路を介して演算増幅器Ａ５のプラス側入力端子に接続されている。
【００５１】
演算増幅器Ａ５と抵抗Ｒ５乃至Ｒ８で構成された差動増幅回路のゲインＧｂは、Ｇｂ＝Ｒ５／Ｒ６となる。但し、Ｒ５＝Ｒ７，Ｒ６＝Ｒ８である。計測アンプＡ３，Ａ４は非反転増幅回路で第１抵抗Ｒａ１の両端にハイインピーダンス入力で接続されており、微小な差動電圧信号を増幅するには適している。更にＲ５＝Ｒ７，Ｒ６＝Ｒ８の関係となるため、同相除去比が高いと言うメリットも兼ね備えている。
【００５２】
図５は、バランス型ダイオードの電流検出回路の更に他の構成例を示す回路図である。図４との差は、計測アンプＡ３，Ａ４の出力とマイナス側入力端子間に夫々フィードバック抵抗Ｒ９，Ｒ１０が接続され、計測アンプＡ３，Ａ４のマイナス側入力端子間に抵抗Ｒ１１が接続され、計測アンプＡ３，Ａ４側にもゲインを設定している。この電流検出回路のゲインＧｃは、Ｇｃ＝（１＋２・Ｒ９／Ｒ１１）・Ｒ６／Ｒ５となり、図４の構成よりもハイゲインを実現できる。
【００５３】
図６は、正常に遅延制御された場合のバランス型ダイオードの電流検出回路から得られる出力特性曲線図である。Ｆ１はＶａ１特性、Ｆ２はＶｂ１特性、Ｆ３はＶｄ１（Ｖａ１−Ｖｂ１）特性を示す。位相９０°と２７０°にＩアーム遅延制御の最適点Ｉ，Ｉ´があり、位相０°と１８０°にＱアーム遅延制御の最適点Ｑ，Ｑ´がある。
【００５４】
図７は、オフセットを補償した減算回路の１００の構成例を示す回路図である。図２に示す構成に追加したオフセット電圧生成回路４００より、抵抗Ｒ４を介して演算増幅器Ａ１のマイナス入力端子に補正電圧が加算される。このオフセット電圧生成回路は、バランス型ダイオードＰＤａ１，ＰＤｂ１の夫々の受光感度が異なる場合、或いは電流検出回路１００を構成する差動増幅回路のゲインが異なる場合に有効である。
【００５５】
オフセット電圧生成回路４００は、ＤＡＣと演算増幅器やトランジスタを主として構成された電圧信号発生手段や、基準電圧信号発生器を可変抵抗と固定抵抗で分圧することでオフセット電圧信号を発生させる手法等で容易に実現することができる。
【００５６】
図８は、オフセットを補償したバランス型ダイオードの電流検出回路から得られる出力特性曲線である。図６に示した理想的な特性曲線との対比で見ると、Ｆ３が補正前のＶｄ１特性であり、Ｆ３´が補正後のＶｄ１特性を示す。
【符号の説明】
【００５７】
１０  分波器
２０  第１遅延干渉計
２１  分波器
２２  遅延器
２３  合波器
３０  第２遅延干渉計
３１  分波器
３２  遅延器
３３  合波器
４０  第１受光器
５０  第２受光器
１００  第１減算回路
２００  第２減算回路
３００  遅延制御部
３０１  演算処理手段
４００  オフセット電圧生成回路
ＰＤａ１、ＰＤｂ１  バランス型ダイオード
ＰＤａ２、ＰＤｂ２  バランス型ダイオード
【図１】
2012124558.tif 000003
【図２】
2012124558.tif 000004
【図３】
2012124558.tif 000005
【図４】
2012124558.tif 000006
【図５】
2012124558.tif 000007
【図６】
2012124558.tif 000008
【図７】
2012124558.tif 000009
【図８】
2012124558.tif 000010
【図９】
2012124558.tif 000011
【図１０】
2012124558.tif 000012