(57)【要約】【課題】フレームバッファを用いることなく高解像度の映像表示を行うことができるようにする。【解決手段】書込制御部２１は、入力映像信号に同期した書込制御信号とフレーム識別情報を生成して、入力映像信号をフレーム識別情報と対応させてフレームメモリ２０２に蓄積する。読出制御部２２は、外部から供給された垂直同期信号を出力水平周波数のタイミング信号で取り込んで読出制御信号を生成して、外部から供給されたフレーム識別情報に対応する映像信号をフレームメモリ２０２から読み出す。外部から供給された同期信号やフレーム識別信号を複数の信号処理回路に供給した場合に信号処理回路から出力される映像信号の位相差が少なくなるので、ラインバッファを用いて、信号処理回路から出力される映像信号の位相を一致させて、高解像度の映像表示を行うことができる。【選択図】        図３
2012208342.tif 000002
【特許請求の範囲】
【請求項１】
映像信号を蓄積するメモリと、
入力映像信号に同期した書込制御信号と、フレーム識別情報を生成して、該書込制御信号に基づき前記入力映像信号を前記フレーム識別情報と対応させて前記メモリに蓄積させる書込制御部と、
外部から供給された垂直同期信号を出力水平周波数のタイミング信号で取り込み読出制御信号を生成して、該読出制御信号と外部から供給されたフレーム識別情報に基づき、該フレーム識別情報に対応する映像信号を前記メモリから読み出す読出制御部と
を備える信号処理回路。
【請求項２】
前記読出制御部は、複数の信号処理回路を同時に用いて映像表示を行う場合に、前記読出制御信号を生成して、該読出制御信号と前記フレーム識別情報に基づき、該フレーム識別情報に対応する映像信号を前記メモリから読み出す請求項１記載の信号処理回路。
【請求項３】
前記読出制御部は、出力水平周波数のタイミング信号に基づいて生成した垂直同期信号と前記外部から供給された垂直同期信号との位相差、前記出力水平周波数のタイミング信号と外部から供給された水平同期信号の位相差を検出して、該位相差が所定未満となるように、前記出力水平周波数のタイミング信号と該タイミング信号に基づいて生成した垂直同期信号の位相を調整して、該調整後の信号を用いて前記読出制御信号を生成する請求項１記載の信号処理回路。
【請求項４】
前記入力映像信号と他の信号処理回路に入力される入力映像信号がスキューを生じても、前記読出制御信号と前記フレーム識別情報に基づき、前記フレーム識別情報に対応する映像信号を前記メモリから読み出すことができるように、前記外部から供給された同期信号を遅延させるスキュー補償部を有する請求項１記載の信号処理回路。
【請求項５】
表示停止指示信号が供給された場合、入力ラッチ信号に基づいて前記表示停止指示信号の取り込みを行い、取り込んだ前記表示停止指示信号を前記書込制御部と前記読出制御部に出力する表示停止制御部をさらに備え、
前記書込制御部は、前記表示停止指示信号に基づき、表示停止期間中は前記メモリへの前記入力映像信号の蓄積を停止し、
前記読出制御部は、前記表示停止指示信号に基づき、表示停止期間中は表示停止前に読み出していたフレーム識別情報に対応する映像信号を前記メモリから読み出す請求項１記載の信号処理回路。
【請求項６】
表示停止制御部は、フレーム単位または複数フレーム単位で、入力ラッチ信号に基づいて前記表示停止指示信号の取り込みを行う請求項５記載の信号処理回路。
【請求項７】
前記読出制御部は、外部から供給されたフレーム識別情報に基づき、該フレーム識別情報に対応する映像信号を前記メモリから読み出してキャプチャ映像信号として外部に出力させる請求項５記載の信号処理回路。
【請求項８】
前記書込制御部は、外部から供給されたフレーム識別情報に基づき、該フレーム識別情報に対応させて差し替え映像信号を前記メモリに記憶する請求項５記載の信号処理回路。
【請求項９】
前記読出制御部は、前記外部から供給されたフレーム識別情報に基づき、該フレーム識別情報に対応させて前記メモリに記憶されている差し替え映像信号を読み出す請求項８記載の信号処理回路。
【請求項１０】
表示停止制御部は、フレーム単位または複数フレーム単位で、入力ラッチ信号に基づいて前記表示停止指示信号の取り込みを行う請求項５記載の信号処理回路。
【請求項１１】
前記メモリは、信号処理に用いる映像信号を蓄積する請求項１記載の信号処理回路。
【請求項１２】
入力映像信号に同期した書込制御信号と、フレーム識別情報を生成して、該書込制御信号に基づき前記入力映像信号を前記フレーム識別情報と対応させてメモリに蓄積させる工程と、
外部から供給された垂直同期信号を出力水平周波数のタイミング信号で取り込んで読出制御信号を生成して、該読出制御信号と前記外部から供給されたフレーム識別情報に基づき、該フレーム識別情報に対応する映像信号を前記メモリから読み出す工程と
を含む映像信号処理方法。
【請求項１３】
１画面を構成する複数の表示領域毎に信号処理回路を設けて、各信号処理回路は対応する表示領域の映像信号の処理を行う表示装置であり、
前記各信号処理回路は、
映像信号を蓄積するメモリと、
入力映像信号に同期した書込制御信号と、フレーム識別情報を生成して、該書込制御信号に基づき前記入力映像信号を前記フレーム識別情報と対応させて前記メモリに蓄積させる書込制御部と、
外部から前記各信号処理回路に共通に供給された垂直同期信号を出力水平周波数のタイミング信号で取り込んで読出制御信号を生成して、該読出制御信号と外部から前記各信号処理回路に共通に供給されたフレーム識別情報に基づき、該フレーム識別情報に対応する映像信号を前記メモリから読み出す読出制御部と
を備える表示装置。
【請求項１４】
基準周波数信号を生成する発振部をさらに有し、
前記発振部は、前記生成した基準周波数信号を前記信号処理回路のそれぞれに供給し、
前記各信号処理回路の読出制御部は、前記出力水平周波数のタイミング信号に基づいて生成した垂直同期信号と前記外部から供給された垂直同期信号との位相差、前記出力水平周波数のタイミング信号と外部から供給された水平同期信号の位相差を検出して、該位相差が所定未満となるように、前記出力水平周波数のタイミング信号と該タイミング信号に基づいて生成した垂直同期信号の位相を調整して、該調整後の信号を用いて前記読出制御信号を生成する請求項１３記載の表示装置。
【請求項１５】
前記複数の信号処理回路は、前記複数の信号処理回路に入力される入力映像信号が信号処理回路間でスキューを生じても、前記読出制御信号と前記フレーム識別情報に基づき、前記フレーム識別情報に対応する映像信号を前記メモリから読み出すことができるように、前記外部から供給された同期信号を遅延させるスキュー補償部を有する請求項１３記載の表示装置。
【請求項１６】
前記複数の信号処理回路は、表示停止指示信号が供給された場合、入力ラッチ信号に基づいて前記表示停止指示信号の取り込みを行い、取り込んだ前記表示停止指示信号を前記書込制御部と前記読出制御部に出力する表示停止制御部をさらに備え、
前記書込制御部は、前記表示停止指示信号に基づき、表示停止期間中は前記メモリへの前記入力映像信号の蓄積を停止し、
前記読出制御部は、前記表示停止指示信号に基づき、表示停止期間中は表示停止前に読み出していたフレーム識別情報に対応する映像信号を前記メモリから読み出す請求項１３記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この技術は、信号処理回路と信号処理方法および表示装置に関する。詳しくは、信号処理回路を複数用いたマルチチップ構成で高解像度の映像表示を行う場合に、低遅延かつ回路規模の縮小を可能とする。
【背景技術】
【０００２】
従来、タイリング処理を用いて高解像度の映像表示が行われている。例えば特許文献１の発明では、複数のサブスクリーンに表示領域が仮想的に分割されるスクリーンを備え、各サブスクリーンにグラフィックアダプタを設けることが行われている。グラフィックアダプタは、２つのフレームバッファを有している。グラフィックアダプタは、一方のバッファに映像信号を書き込みながら他方のバッファに記憶されている映像信号の読み出しを行い、映像信号の読み出しが完了したバッファに対して次のフレームの映像信号を書き込むことが行われている。
【０００３】
図１は、信号処理回路を複数用いたマルチチップ構成で高解像度の映像表示を行う従来の表示装置の構成を例示している。表示装置５０は、信号処理回路６０-A〜６０-D、フレームバッファ７０-A〜７０-D、タイミングコントロール回路（Ｔ-Con）７５-A〜７５-D、フレームバッファ制御部８０、発振器８５-A〜８５-D、を備えている。
【０００４】
信号処理回路６０-Aには、映像信号ＩＷ_Data、映像信号ＩＷ_Dataに対応したクロック信号ＩＷ_CLK、水平同期信号ＩＷ_H、垂直同期信号ＩＷ_V、フレーム信号ＩＷ_FLDが供給されている。なお、フレーム信号は、インタレース信号に基づいたネイティブ表示を行う場合に第１フレームと第２フレームを識別するため、または例えば左視点と右視点の映像信号を用いて３Ｄ表示を行うために、各視点の映像信号を識別するために用いられる。信号処理回路６０-Aは、表示領域に対応する映像信号の信号処理を行う。
【０００５】
また、信号処理回路６０-B〜６０-Dにも、信号処理回路６０-Aと同様に、映像信号、映像信号に対応した水平同期信号、垂直同期信号、フレーム信号が供給されており、それぞれ表示領域に対応する映像信号の信号処理を行う。例えば、１画面を上下左右に４分割して、信号処理回路６０-Aは、例えば左上の表示領域に対応する映像信号の信号処理を行う。同様に、信号処理回路６０-Bは、例えば右上の領域、信号処理回路６０-Cは、左下の領域、信号処理回路６０-Dは、例えば右下の表示領域に対応する映像信号の信号処理を行う。
【０００６】
信号処理回路６０-Aで処理が行われた映像信号は、フレームバッファ７０-Aに記憶させる。また、信号処理回路６０-B〜６０-Dで処理が行われた映像信号は、フレームバッファ７０-B〜７０-Dに記憶させる。
【０００７】
フレームバッファ７０-A〜７０-Dに記憶された映像信号は、同期して読み出されてタイミングコントロール回路７５-A〜７５-Dに供給される。タイミングコントロール回路７５-Aは、フレームバッファ７０-Aから読み出された映像信号を受けて、所定フォーマットおよびタイミングの信号として表示素子のドライバ（図示せず）に出力する。同様に、タイミングコントロール回路７５-B〜７５-Dは、フレームバッファ７０-B〜７０-Dから読み出された映像信号を受けて、所定フォーマットおよびタイミングの信号として表示素子のドライバ（図示せず）に出力する。
【０００８】
フレームバッファ制御部８０は、各フレームバッファ７０-A〜７０-Dの動作を制御する。フレームバッファ制御部８０は、信号処理回路６０-Aから供給された同期信号やフレーム信号に基づき書込信号ＷＣＴを生成する。フレームバッファ制御部８０は、生成した書込信号ＷＣＴをフレームバッファ７０-Aに供給して、信号処理回路６０-Aから出力された映像信号を記憶させる。同様に、フレームバッファ制御部８０は、信号処理回路６０-B〜６０-Dから供給された同期信号やフレーム信号に基づき書込信号を生成する。フレームバッファ制御部８０は、生成した書込信号をフレームバッファ７０-B〜７０-Dに供給して、信号処理回路６０-B〜６０-Dから出力された映像信号を記憶させる。また、フレームバッファ制御部８０は、読出信号ＲＣＴを生成して各フレームバッファ７０-A〜７０-Dに供給して、記憶されている映像信号を同期して読み出してタイミングコントロール回路７５-A〜７５-Dに出力させる。
【０００９】
発振器８５-Aは、信号処理回路６０-Aを動作させるための基準周波数信号であるシステムクロック信号を生成する。同様に、発振器８５-B〜８５-Dは、信号処理回路６０-B〜６０-Dを動作させるための基準周波数信号であるシステムクロック信号を生成する。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００１−１９５０５３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
ところで、マルチチップ構成で高解像度の映像表示を行う場合、全体で１画面の表示を行うだけでなく、信号処理回路毎に独立したフレーム周波数の入力信号の表示対応も必要になる。このため、フレームバッファ７０-A〜７０-Dを大容量としなければならない。例えば信号処理回路に入力された映像信号のフレーム周波数が４８Ｈｚ、フレームバッファから出力する映像信号のフレーム周波数を６０Ｈｚとする。この場合、フレームバッファ７０-A〜７０-Dを２フレーム分のメモリ容量として、一方の１フレーム分のメモリ領域に映像信号が書き込まれている期間中は、他方の１フレーム分のメモリ領域に記憶されている映像信号の読み出しを行う。このように、フレームバッファを大容量とすることで、独立したフレーム周波数の入力信号の表示対応が可能となる。しかし、大容量のフレームバッファを用いることで、低コスト化や小規模回路化等が困難となる。
【００１２】
そこで、この技術では、フレームバッファを用いることなく高解像度の映像表示を行うことができる信号処理回路と信号処理方法および表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本技術の第１の側面は、映像信号を蓄積するメモリと、入力映像信号に同期した書込制御信号と、フレーム識別情報を生成して、該書込制御信号に基づき前記入力映像信号を前記フレーム識別情報と対応させて前記メモリに蓄積させる書込制御部と、外部から供給された垂直同期信号を出力水平周波数のタイミング信号で取り込んで読出制御信号を生成して、該読出制御信号と外部から供給されたフレーム識別情報に基づき、該フレーム識別情報に対応する映像信号を前記メモリから読み出す読出制御部とを備える信号処理回路にある。
【００１４】
本技術の信号処理回路では、メモリに対して信号処理に用いる映像信号が蓄積される。書込制御部は、入力映像信号に同期した書込制御信号と、フレーム識別情報を生成して、該書込制御信号に基づき入力映像信号をフレーム識別情報と対応させてメモリに蓄積させる。また、読出制御部は、複数の信号処理回路を同時に用いて映像表示を行う場合に、外部から供給された垂直同期信号を出力水平周波数のタイミング信号で取り込んで読出制御信号を生成する。読出制御信号の生成では、出力水平周波数のタイミング信号に基づいて生成した垂直同期信号と外部から供給された垂直同期信号との位相差、出力水平周波数のタイミング信号と外部から供給された水平同期信号の位相差を検出して、位相差が所定未満となるように、出力水平周波数のタイミング信号と該タイミング信号に基づいて生成した垂直同期信号の位相を調整して、調整後の信号を用いて読出制御信号を生成する。この生成した読出制御信号と外部から供給されたフレーム識別情報に基づき、フレーム識別情報に対応する映像信号をメモリから読み出す。
【００１５】
また、スキュー補償部が設けられて、入力映像信号と他の信号処理回路に入力される入力映像信号がスキューを生じても、読出制御信号とフレーム識別情報に基づき、フレーム識別情報に対応する映像信号をメモリから読み出すことができるように、外部から供給された同期信号が遅延される。
【００１６】
さらに、表示停止制御部が設けられて、表示停止指示信号が供給された場合、入力ラッチ信号に基づいて表示停止指示信号の取り込みがフレーム単位または複数フレーム単位で行われて、取り込んだ表示停止指示信号が書込制御部と読出制御部に出力される。書込制御部では、表示停止指示信号に基づき、表示停止期間中はメモリへの入力映像信号の蓄積が停止される。また、読出制御部では、表示停止指示信号に基づき、表示停止期間中は表示停止前に読み出した映像信号が繰り返し読み出される。また、外部から供給されたフレーム識別情報に基づき、フレーム識別情報に対応する映像信号がメモリから読み出されて、例えば外部機器に供給されて、静止画のキャプチャが行われる。また、外部から供給されたフレーム識別情報に基づき、フレーム識別情報に対応させて差し替え映像信号がメモリに記憶される。その後、外部から供給されたフレーム識別情報に基づき、該フレーム識別情報に対応させてメモリに記憶されている差し替え映像信号を読み出すことで、マルチチップ構成でも、静止画を外部機器から供給された静止画に容易に差し替えることができる。
【００１７】
本技術の第２の側面は、入力映像信号に同期した書込制御信号と、フレーム識別情報を生成して、該書込制御信号に基づき前記入力映像信号を前記フレーム識別情報と対応させメモリに蓄積させる工程と、外部から供給された垂直同期信号を出力水平周波数のタイミング信号で取り込んで読出制御信号を生成して、該読出制御信号と前記外部から供給されたフレーム識別情報に基づき、該フレーム識別情報に対応する映像信号を前記メモリから読み出す工程とを含む信号処理方法にある。
【００１８】
本技術の第３の側面は、１画面を構成する複数の表示領域毎に信号処理回路を設けて、各信号処理回路は対応する表示領域の映像信号の処理を行う表示装置であり、前記各信号処理回路は、映像信号を蓄積するメモリと、入力映像信号に同期した書込制御信号と、フレーム識別情報を生成して、該書込制御信号に基づき前記入力映像信号を前記フレーム識別情報と対応させて前記メモリに蓄積させる書込制御部と、外部から前記各信号処理回路に共通に供給された垂直同期信号を出力水平周波数のタイミング信号で取り込んで読出制御信号を生成して、該読出制御信号と外部から前記各信号処理回路に共通に供給されたフレーム識別情報に基づき、該フレーム識別情報に対応する映像信号を前記メモリから読み出す読出制御部とを備える表示装置にある。
【００１９】
本技術の表示装置では、１画面を構成する複数の表示領域毎に信号処理回路を設けて、各信号処理回路では対応する表示領域の映像信号の処理を行う。各信号処理回路では、メモリに対して信号処理に用いる映像信号が蓄積される。各信号処理回路の書込制御部は、入力映像信号に同期した書込制御信号と、フレーム識別情報を生成して、該書込制御信号に基づき入力映像信号をフレーム識別情報と対応させてメモリに蓄積させる。また、各信号処理回路の読出制御部は、各信号処理回路を同時に用いて映像表示を行う場合に、外部から各信号処理回路に共通に供給された垂直同期信号を出力水平周波数のタイミング信号で取り込んで読出制御信号を生成する。読出制御信号の生成では、外部から供給された垂直同期信号を出力水平周波数のタイミング信号で取り込んで読出制御信号を生成する。読出制御部は、読出制御信号と外部から各信号処理回路に共通に供給されたフレーム識別情報に基づき、フレーム識別情報に対応する映像信号をメモリから読み出す。
【００２０】
また、スキュー補償部が設けられて、入力映像信号と各信号処理回路に入力される入力映像信号がスキューを生じても、読出制御信号とフレーム識別情報に基づき、フレーム識別情報に対応する映像信号をメモリから読み出すことができるように、外部から供給された同期信号が遅延される。
【００２１】
また、１つの発振部で生成されたシステムクロック信号が信号処理回路のそれぞれに供給されて、各信号処理回路の読出制御部は、出力水平周波数のタイミング信号に基づいて生成した垂直同期信号と外部から供給された垂直同期信号との位相差、出力水平周波数のタイミング信号と外部から供給された水平同期信号の位相差を検出して、この位相差が所定未満となるように、出力水平周波数のタイミング信号と該タイミング信号に基づいて生成した垂直同期信号の位相を調整して、この調整後の信号を用いて読出制御信号が生成される。
【００２２】
さらに、各信号処理回路に表示停止制御部が設けられて、表示停止指示信号が供給された場合、入力ラッチ信号に基づいて表示停止指示信号の取り込みが１フレーム単位または複数フレーム単位で行われて、取り込んだ表示停止指示信号が書込制御部と読出制御部に出力される。書込制御部では、表示停止指示信号に基づき、表示停止期間中はメモリへの入力映像信号の蓄積が停止される。また、読出制御部では、表示停止指示信号に基づき、表示停止期間中は表示停止前に読み出した映像信号が繰り返し読み出される。
【発明の効果】
【００２３】
本技術によれば、入力映像信号に同期した書込制御信号と、フレーム識別情報を生成して、書込制御信号に基づき入力映像信号がフレーム識別情報と対応させてメモリに蓄積される。また、外部から供給された垂直同期信号を出力水平周波数のタイミング信号で取り込んで読出制御信号が生成されて、この読出制御信号と外部から供給されたフレーム識別情報に基づき、フレーム識別情報に対応する映像信号がメモリから読み出される。したがって、外部から供給された同期信号を複数の信号処理回路に供給した場合、信号処理回路から出力される映像信号の位相差が少なくなる。このため、ラインバッファを用いて、信号処理回路から出力される映像信号の位相を一致させることが可能となり、低遅延で小規模回路、かつ低消費電力、低コストで高解像度の映像表示を行うことができる。
【図面の簡単な説明】
【００２４】
【図１】従来の表示装置の構成を例示した図である。
【図２】第１の実施の形態の構成を示す図である。
【図３】信号処理回路の構成を示す図である。
【図４】信号処理回路の動作を示すタイミング図である。
【図５】表示モードを説明するための図である。
【図６】第１の表示モードの動作を示すタイミング図である。
【図７】第２の表示モードの動作を示すタイミング図である。
【図８】第２の実施の形態の構成を示す図である。
【図９】表示停止機能を設けた信号処理回路の構成を示す図である。
【図１０】表示停止機能を設けた信号処理回路の動作を示すタイミング図である。
【図１１】４つの信号処理回路の表示停止制御部を示した図である。
【図１２】４つの信号処理回路の動作を示すタイミング図である。
【図１３】フィールド（フレーム）シーケンシャル方式の映像信号が信号処理回路に入力される場合の動作を示すタイミング図である。
【図１４】静止画のキャプチャを行う場合のタイミング図である。
【図１５】静止画の差し替えを行う場合のタイミング図である。
【発明を実施するための形態】
【００２５】
以下、本技術を実施するための形態について説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態
１−１．第１の実施の形態の構成
１−２．第１の実施の形態の動作
２．第２の実施の形態
２−１．第２の実施の形態の構成
２−２．第２の実施の形態の動作
３．第３の実施の形態
３−１．第３の実施の形態の構成
３−２．第３の実施の形態の動作
【００２６】
＜１．第１の実施の形態＞
［１−１．第１の実施の形態の構成］
図２は、第１の実施の形態の構成を例示している。表示装置１０は、信号処理回路２０-A〜２０-D、ラインバッファ３０-A〜３０-D、タイミングコントロール回路３５-A〜３５-D、信号処理回路制御部４０、発振器４５-A〜４５-Dを備えている。
【００２７】
信号処理回路２０-A〜２０-Dは、それぞれ表示領域に対応する映像信号の信号処理を行う。例えば、１画面を上下左右に４分割して、信号処理回路２０-Aは、例えば左上の表示領域に対応する映像信号の信号処理を行う。同様に、信号処理回路２０-Bは、例えば右上の領域、信号処理回路２０-Cは、例えば左下の領域、信号処理回路２０-Dは、例えば右下の表示領域に対応する映像信号の信号処理を行う。
【００２８】
信号処理回路２０-Aには、映像信号ＩＷ_Data、映像信号ＩＷ_Dataに対応したクロック信号ＩＷ_CLK、水平同期信号ＩＷ_H、垂直同期信号ＩＷ_V、フレーム信号ＩＷ_FLDが供給されている。また、信号処理回路２０-Aには、後述する信号処理回路制御部４０から水平同期信号Ｅｘｔ_H、垂直同期信号Ｅｘｔ_V、フレーム信号Ｅｘｔ_FLD、フレーム識別信号ＥＦ_IDが供給されている。さらに、信号処理回路２０-Aには、システム制御部（図示せず）から、マルチチップ構成またはシングルチップ構成の何れで動作を行うかを示すチップ構成制御信号ＭＣ_ENが供給されている。信号処理回路２０-Aは、クロック信号ＩＷ_CLK、水平同期信号ＩＷ_H、垂直同期信号ＩＷ_V、フレーム信号ＩＷ_FLDに基づき映像信号ＩＷ_Dataを取り込んで表示領域に対応する映像信号の信号処理を行う。信号処理回路２０-Aは、チップ構成制御信号ＭＣ_ENに基づきマルチチップ構成に対応した動作を行う場合、水平同期信号Ｅｘｔ_H、垂直同期信号Ｅｘｔ_V、フレーム信号Ｅｘｔ_FLD等に基づき、処理後の映像信号Ｒ_Data-Aをラインバッファ３０-Aに出力する。
【００２９】
信号処理回路２０-B〜２０-Dも信号処理回路２０-Aと同様に、それぞれ表示領域に対応する映像信号の信号処理を行い、信号処理後の映像信号Ｒ_Data-B〜Ｒ_Data-Dをラインバッファ３０-B〜３０-Dに出力する。なお、信号処理回路２０-A〜２０-Dは、チップ構成制御信号ＭＣ_ENによって、シングルチップ構成に対応した動作を行う場合、水平同期信号ＩＷ_H、垂直同期信号ＩＷ_V、フレーム信号ＩＷ_FLD等に基づき映像信号の読み出しを行う。
【００３０】
ラインバッファ３０-A〜３０-Dに記憶された映像信号は、例えば信号処理回路２０-Aから出力された水平読出タイミング信号ＲＴ_H、垂直読出タイミング信号ＲＴ_V、フレーム信号ＲＴ_FLDに基づき同期して読み出されて、タイミングコントロール回路３５-A〜３５-Dに供給される。
【００３１】
タイミングコントロール回路３５-Aは、ラインバッファ３０-Aから読み出された映像信号を受けて、所定フォーマットおよびタイミングの信号として表示素子のドライバ（図示せず）に出力する。同様に、タイミングコントロール回路３５-B〜３５-Dは、ラインバッファ３０-B〜３０-Dから読み出された映像信号を受けて、所定フォーマットおよびタイミングの信号として表示素子のドライバ（図示せず）に出力する。
【００３２】
信号処理回路制御部４０は、信号処理回路をマルチチップ構成で用いる場合に、水平同期信号Ｅｘｔ_Hと垂直同期信号Ｅｘｔ_Vとフレーム信号Ｅｘｔ_FLDとフレーム識別信号ＥＦ_IDを生成して信号処理回路２０-A〜２０-Dに供給する。
【００３３】
発振器４５-Aは、信号処理回路２０-Aを動作させるための基準周波数信号であるシステムクロック信号ＳＣＬＫを生成する。同様に、発振器４５-B〜４５-Dは、信号処理回路２０-B〜２０-Dを動作させるためのシステムクロック信号ＳＣＬＫを生成する。なお、発振器４５-A〜４５-Dで生成されるシステムクロック信号ＳＣＬＫの周波数は、等しい周波数とされている。
【００３４】
図３は、信号処理回路の構成を例示している。なお、信号処理回路２０-A〜２０-Dは等しい構成とされており、以下信号処理回路２０-Aについて説明する。
【００３５】
映像信号ＩＷ_Dataは、クロック乗換部２００に供給される。クロック乗換部２００は、クロック信号の乗り換えを行い、映像信号ＩＷ_Data、水平同期信号ＩＷ_H、垂直同期信号ＩＷ_V、フレーム信号ＩＷ_FLDを、クロック信号ＩＷ_CLKからシステムクロック信号ＳＣＬＫに同期した信号とする。クロック乗換部２００は、クロック乗り換え後の映像信号ＩＷ_Dataを第１信号処理部２０１に出力する。また、クロック乗換部２００は、クロック乗り換え後の水平同期信号ＩＷ_Hと垂直同期信号ＩＷ_Vとフレーム信号ＩＷ_FLDを、書込制御部２１の書込制御信号生成部２１１と読出制御部２２の信号選択部２２２に出力する。
【００３６】
第１信号処理部２０１は、映像信号ＩＷ_Dataに対してメモリを用いることのない種々の処理、例えば輝度補正や色補正等の処理をシステム制御部からの指示に応じて行い、処理後の映像信号をフレームメモリ２０２に供給する。フレームメモリ２０２は、信号処理に用いる映像信号例えば蓄積されている映像信号を用いて新たな映像信号を生成する信号処理に用いる映像信号を蓄積するためのものである。フレームメモリ２０２には、第２信号処理部２０３が接続されている。第２信号処理部２０３は、フレームメモリ２０２に蓄積されている映像信号を用いて種々の信号処理例えばインタレース／プログレッシブ変換やサイズ変換、倍速変換等の処理をシステム制御部からの指示に応じて行い、新たな映像信号を生成する。
【００３７】
書込制御部２１の書込制御信号生成部２１１は、水平同期信号ＩＷ_Hと垂直同期信号ＩＷ_Vとフレーム信号ＩＷ_FLDに基づき水平書込タイミング信号ＷＴ_Hと垂直書込タイミング信号ＷＴ_Vを生成する。書込制御信号生成部２１１は、生成した信号をこれらの信号に同期したフレーム信号ＷＴ_FLDと共に書込アドレス生成部２１２に供給する。また、書込制御信号生成部２１１は、書込イネーブル信号ＷＤ_ENを生成して、フレームメモリ２０２と書込アドレス生成部２１２に供給する。さらに、書込制御信号生成部２１１は、フレーム信号ＩＷ_FLDに基づき、書込フレーム識別信号ＷＦ_ID_0を自走して生成して、信号選択部２２３に供給する。
【００３８】
書込アドレス生成部２１２は、書込イネーブル信号ＷＤ_ENによって書込許可がなされている場合、水平書込タイミング信号ＷＴ_Hと垂直書込タイミング信号ＷＴ_Vとフレーム信号ＷＴ_FLD、および信号選択部２２３から供給されたフレーム識別信号ＷＦ_IDに基づき、書込アドレス信号Ｗ_ADRを生成する。書込アドレス生成部２１２は、生成した書込アドレス信号Ｗ_ADRをフレームメモリ２０２に供給して、第１信号処理部２０１から出力された映像信号をフレームメモリ２０２に蓄積させる。
【００３９】
読出制御部２２のスキュー補償部２２１は、信号処理回路を複数用いたマルチチップ構成で映像表示を行う場合、各信号処理回路間で入力映像信号のスキューを生じても、このスキューによる誤動作を防止する。スキュー補償部２２１は、信号処理回路制御部４０から供給された水平同期信号Ｅｘｔ_Hと垂直同期信号Ｅｘｔ_Vとフレーム信号Ｅｘｔ_FLDに基づき、信号処理後の映像信号を各信号処理回路から位相差を少なくして出力できるようにタイミングを調整する。スキュー補償部２２１は、タイミング調整後の各信号を信号選択部２２２に出力する。例えば各信号処理回路間でシステムクロックの最大４クロック分のスキューが発生する場合、水平同期信号Ｅｘｔ_Hを８クロック分遅延させる。この場合、遅延後の水平同期信号Ｅｘｔ_Hのタイミングは、最大４クロック分のスキューが発生しても、同じ垂直期間およびフィードル期間のタイミングとなる。したがって、遅延した水平同期信号Ｅｘｔ_Hのエッジで垂直同期信号Ｅｘｔ_Vとフレーム信号Ｅｘｔ_FLDの取り込みを行い、新たな垂直同期信号Ｅｘｔ_Vとフレーム信号Ｅｘｔ_FLDとして出力する。このようにすれば、各信号処理回路間でスキューが発生しても、スキューの影響を防止できる。また、水平同期信号Ｅｘｔ_Hの遅延は、発振器４５-Aからのシステムクロック信号ＳＣＬＫに基づいて行うことで、信号処理回路制御部４０から水平同期信号Ｅｘｔ_Hと垂直同期信号Ｅｘｔ_Vとフレーム信号Ｅｘｔ_FLDと共にクロック信号を供給する必要がない。
【００４０】
信号選択部２２２は、チップ構成制御信号ＭＣ_ENでマルチチップ構成での動作が示された場合、スキュー補償部２２１から供給された水平同期信号Ｅｘｔ_Hと垂直同期信号Ｅｘｔ_Vとフレーム信号Ｅｘｔ_FLDを選択して、読出制御信号生成部２２４に出力する。なお、信号選択部２２２は、シングルチップ構成での動作が指示された場合、映像信号ＩＷ_Dataに対応する水平同期信号ＩＷ_Hと垂直同期信号ＩＷ_Vとフレーム信号ＩＷ_FLDを選択して読出制御信号生成部２２４に出力する。
【００４１】
信号選択部２２３には、書込制御信号生成部２１１から書込フレーム識別信号ＷＦ_ID_0と、信号処理回路制御部４０からフレーム識別信号ＥＦ_IDが供給されている。信号選択部２２３は、システム制御部から供給されたチップ構成制御信号ＭＣ_ENによってマルチチップ構成で映像表示を行うことが指示された場合、信号処理回路制御部４０から供給されたフレーム識別信号ＥＦ_IDを選択する。また、シングルチップ構成で映像表示を行うことが指示された場合、信号選択部２２３は、書込フレーム識別信号ＷＦ_ID_0を選択する。信号選択部２２３は、選択したフレーム識別信号をフレーム識別信号ＷＦ_IDとして、書込アドレス生成部２１２と読出制御信号生成部２２４に出力する。また、後述する第３の表示モードのように、信号処理回路２０-Ａ〜２０-Dに供給する映像信号が非同期で異なるフォーマットやフレームレートに対応可能とする場合、フレーム識別信号ＥＦ_IDは、信号処理回路２０-Ａ〜２０-Dに供給する映像信号に同期した信号とすることができない。したがって、第３の表示モードでは、チップ構成制御信号ＭＣ_ENによってマルチチップ構成で映像表示を行うことが指示された場合でも、信号選択部２２３は、書込フレーム識別信号ＷＦ_ID_0を選択する。
【００４２】
例えばチップ構成制御信号ＭＣ_EN［１：０］＝［ｘ：１］の場合、信号選択部２２２は、水平同期信号Ｅｘｔ_Hと垂直同期信号Ｅｘｔ_Vとフレーム信号Ｅｘｔ_FLDを選択する。チップ構成制御信号ＭＣ_EN［１：０］＝［ｘ：０］の場合、信号選択部２２２は、水平同期信号ＩＷ_Hと垂直同期信号ＩＷ_Vとフレーム信号ＩＷ_FLDを選択する。チップ構成制御信号ＭＣ_EN［１：０］＝［１：ｘ］の場合、信号選択部２２３は、フレーム識別信号ＥＦ_IDを選択する。チップ構成制御信号ＭＣ_EN［１：０］＝［０：ｘ］の場合、信号選択部２２３は、書込フレーム識別信号ＷＦ_ID_0を選択する。ここで、マルチチップ構成で用いる場合、第１と第２の表示モードではチップ構成制御信号ＭＣ_EN［１：０］＝［１：１］、第３の表示モードではチップ構成制御信号ＭＣ_EN［１：０］＝［０：１］とする。
【００４３】
読出制御信号生成部２２４は、信号選択部２２２で選択された同期信号に基づき水平読出タイミング信号ＲＴ_Hと垂直読出タイミング信号ＲＴ_Vを生成する。読出制御信号生成部２２４は、生成した信号をこれらの信号に同期したフレーム信号ＲＴ_FLDと共に読出アドレス生成部２２５に供給する。また、読出制御信号生成部２２４は、読出イネーブル信号ＲＤ_ENを生成して、フレームメモリ２０２と読出アドレス生成部２２５に供給する。さらに、読出制御信号生成部２２４は、信号選択部２２３から供給されたフレーム識別信号ＷＦ_IDに基づき、読出フレーム識別信号ＲＦ_IDを生成して、読出アドレス生成部２２５に供給する。また、水平読出タイミング信号ＲＴ_Hは、ラインジッタモードの場合、フリーランで生成される。ラインジッタモードとは、表示装置は広い周波数範囲のフレームレートの信号を扱うため、出力水平周波数の水平読出タイミング信号ＲＴ_Hを自走させて、入力の垂直同期信号を水平読出タイミング信号ＲＴ_Hで取り込んで出力の垂直読出タイミング信号ＲＴ_Vを生成するモードである。したがって、ラインジッタモードでは、フレーム当たりのライン数が可変する。さらに、読出制御信号生成部２２４は、ＬｏｗＬａｔｅｎｃｙイネーブル信号ＬＬ_ENに基づき、後述するＬｏｗＬａｔｅｎｃｙモードが有効とされているか否かに応じて読み出すフレームを制御する。
【００４４】
読出アドレス生成部２２５は、読出イネーブル信号ＲＤ_ENによって映像信号の読み出しが許可されている場合、水平読出タイミング信号ＲＴ_Hと垂直読出タイミング信号ＲＴ_Vとフレーム信号ＲＴ_FLDおよび読出フレーム識別信号ＲＦ_IDに基づき、読出アドレス信号Ｒ_ADRを生成する。読出アドレス生成部２２５は、生成した読出アドレス信号Ｒ_ADRをフレームメモリ２０２に供給して、フレームメモリ２０２から読出フレーム識別信号ＲＦ_IDに対応する映像信号を読み出して出力させる。
【００４５】
［１−２．第１の実施の形態の動作］
次に、第１の実施の形態の動作について説明する。図４は、信号処理回路の動作を示すタイミング図である。図４の（Ａ）は、各信号処理回路２０-A〜２０-Dに入力される映像信号ＩＷ_Dataのフレーム信号ＩＷ_FLD、垂直同期信号ＩＷ_V、水平同期信号ＩＷ_Hを示している。図４の（Ｂ）は、フレーム識別信号ＷＦ_IDを示している。図４の（Ｃ）は、信号処理回路制御部４０から各信号処理回路２０-A〜２０-Dに供給される水平同期信号Ｅｘｔ_Hと垂直同期信号Ｅｘｔ_Vとフレーム信号Ｅｘｔ_FLDを示している。
【００４６】
信号処理回路の読出制御信号生成部２２４は、ラインジッタモードの場合、フリーランで水平読出タイミング信号ＲＴ_Hを生成する。したがって、水平読出タイミング信号ＲＴ_Hは、最大１ライン分のスキューを生じることになる。図４の（Ｄ）は、信号処理回路２０-Aの読出制御信号生成部２２４で生成されたフレーム信号ＲＴ_FLD、垂直読出タイミング信号ＲＴ_V、水平読出タイミング信号ＲＴ_Hを示している。ここで、信号処理回路２０-Aで生成された水平読出タイミング信号ＲＴ_Hが信号処理回路制御部４０から供給された水平同期信号Ｅｘｔ_Hと位相が一致する場合、信号処理回路２０-Aから出力される映像信号は、信号処理回路制御部４０から各信号処理回路に供給された信号と同期する。
【００４７】
図４の（Ｅ）は、信号処理回路２０-Bの読出制御信号生成部２２４で生成されたフレーム信号ＲＴ_FLD、垂直読出タイミング信号ＲＴ_V、水平読出タイミング信号ＲＴ_Hを示している。信号処理回路２０-Bで生成された水平読出タイミング信号ＲＴ_Hが、供給された水平同期信号Ｅｘｔ_Hに対してスキューが最大である場合、信号処理回路２０-Bから出力される映像信号は、信号処理回路制御部４０から供給された信号に対して１ライン分遅延した信号となる。
【００４８】
図４の（Ｆ）は、信号処理回路２０-Cの読出制御信号生成部２２４で生成されたフレーム信号ＲＴ_FLD、垂直読出タイミング信号ＲＴ_V、水平読出タイミング信号ＲＴ_Hを示している。また、図４の（Ｇ）は、信号処理回路２０-Dの読出制御信号生成部２２４で生成されたフレーム信号ＲＴ_FLD、垂直読出タイミング信号ＲＴ_V、水平読出タイミング信号ＲＴ_Hを示している。信号処理回路２０-C，２０-Dから出力される映像信号も、信号処理回路２０-A，２０-Bから出力される映像信号と同様に、生成した水平読出タイミング信号ＲＴ_Hと供給された水平同期信号Ｅｘｔ_Hとのスキューに応じて遅延した信号となる。
【００４９】
図４の（Ｈ）は、ラインバッファ３０-Aの動作を示している。ラインバッファ３０-Aは、図４の（Ｄ）に示すタイミングで読み出された映像信号Ｒ_Data-Aを図４の（Ｈ）に示すように順次記憶する。図４の（Ｉ）は、ラインバッファ３０-Bの動作を示している。ラインバッファ３０-Bは、図４の（Ｅ）に示すタイミングで読み出された映像信号Ｒ_Data-Bを図４の（Ｉ）に示すように順次記憶する。図４の（Ｊ）は、ラインバッファ３０-Cの動作を示している。ラインバッファ３０-Cは、図４の（Ｆ）に示すタイミングで読み出された映像信号Ｒ_Data-Cを図４の（Ｊ）に示すように順次記憶する。図４の（Ｋ）は、ラインバッファ３０-Dの動作を示している。ラインバッファ３０-Dは、図４の（Ｇ）に示すタイミングで読み出された映像信号Ｒ_Data-Dを図４の（Ｊ）に示すように順次記憶する。
【００５０】
また、ラインバッファ３０-A〜３０-Dに記憶された映像信号は、図４の（Ｈ）〜（Ｋ）に示すように、信号処理回路２０-Aから供給されたタイミング信号に基づいて、映像信号Ｒ_Data-Aの書き込みから２ライン分経過後に読み出す。このように、ラインバッファ３０-A〜３０-Dから映像信号を読み出すと、ラインバッファ３０-A〜３０-Dから出力される映像信号ＭＲＤ-A〜ＭＲＤ-Dは、位相の一致した信号となる。
【００５１】
すなわち、２フレーム分の容量を有するフレームバッファを信号処理回路毎に設ける必要がなく、２ライン分の容量を有するラインバッファを信号処理回路毎に設けるだけで、各信号処理回路から出力される映像信号の位相を一致させることができる。例えば信号処理回路２０-Aの出力に対して、他の信号処理回路の出力が最大１ライン分位相の進んだスキューを生じても、また他の信号処理回路の出力が最大１ライン分位相の遅れたスキューを生じても、各信号処理回路から出力される映像信号の位相を一致させることができる。
【００５２】
図５はタイリング処理の一例として表示モードを示しており、図５の（Ａ）は第１の表示モード、図５の（Ｂ）は第２の表示モード、図５の（Ｃ）は第３の表示モードである。
【００５３】
第１の表示モードは、１画面を縦方向と横方向のそれぞれで２等分することにより４つの領域（［２０４８（１９２０）画素×１０８０ライン］×４）に分割して、４Ｋの映像信号を領域毎に４分割してそれぞれ信号処理回路に供給するモードである。例えば、左上の表示領域に対応する映像信号ＩＷ_Data-ulは信号処理回路２０-Aに供給する。また、右上の表示領域に対応する映像信号ＩＷ_Data-urは信号処理回路２０-B、左下の表示領域に対応する映像信号ＩＷ_Data-llは信号処理回路２０-C、右下の表示領域に対応する映像信号ＩＷ_Data-lrは信号処理回路２０-Dに供給する。
【００５４】
第２の表示モードは、２Ｋの映像信号すなわち［２０４８（１９２０）画素×１０８０ライン］の映像信号を各信号処理回路に供給して、表示する領域の映像信号を切り出して拡大するモードである。例えば、信号処理回路２０-Aは、２Ｋの映像信号から左上の領域の映像信号を切り出して縦横それぞれ２倍とすることで、４Ｋ×２Ｋの映像表示における左上の領域の映像表示を行う。
【００５５】
第３の表示モードは、独立した２Ｋの映像信号すなわち［２０４８（１９２０）画素×１０８０ライン］の映像信号を各信号処理回路に供給して、それぞれ２Ｋ×１Ｋの表示を行うことで、全体として４Ｋ×２Ｋの映像表示を行うモードである。なお、各信号処理回路で用いる映像信号ＩＷ_Data-1〜ＩＷ_Data-4は、それぞれ異なる映像信号であり、各映像信号が非同期であったり、異なるフレーム周波数の場合もある。
【００５６】
図６は、第１の表示モードの動作を示すタイミング図である。図６の（Ａ）は、各信号処理回路２０-A〜２０-Dに入力される映像信号ＩＷ_Dataのフレーム信号ＩＷ_FLD、垂直同期信号ＩＷ_V、水平同期信号ＩＷ_Hを示している。図６の（Ｂ）は、映像信号ＩＷ_Dataを示している。図６の（Ｃ）は、信号選択部２２３で選択されたフレーム識別信号ＷＦ_ID（＝ＥＦ_ID）を示している。
【００５７】
図６の（Ｄ）は、ＬｏｗＬａｔｅｎｃｙモード、図６の（Ｅ）は、通常モードの場合の動作を示している。信号処理回路２０-A，２０-Bと信号処理回路２０-C，２０-Dは、信号処理回路制御部４０から供給された同期信号やフレーム信号に基づき、上述のように映像信号を読み出す。すなわち、図４を用いて説明したように、信号処理回路間でスキューを生じる場合があることから、信号処理回路制御部４０は、スキューを考慮して、最大スキュー量よりも遅延したタイミングで垂直同期信号Ｅｘｔ_Vを取り込む。各信号処理回路は、スキュー補償後の垂直同期信号Ｅｘｔ_Vを非同期で取り込み、取り込んだ垂直同期信号Ｅｘｔ_Vに基づき垂直読出タイミング信号ＲＴ_Vを生成してフレームメモリ２０２から映像信号の読み出しを行う。ここで、図６の（Ｄ）に示すＬｏｗＬａｔｅｎｃｙモードでは、１フレーム分の映像信号の書き込みが終了する前に、書き込まれた映像信号の読み出しを行うことで、映像信号の遅延を少なくする。また、図６の（Ｅ）に示す通常モードでは、１フレーム分の映像信号の書き込みが終了した後に、書き込まれた映像信号の読み出しを行う。
【００５８】
このように、第１の表示モードの場合、信号処理回路間で入力映像信号のスキューが生じても、垂直同期信号Ｅｘｔ_Vと水平同期信号Ｅｘｔ_Hとフレーム信号Ｅｘｔ_FLDの位相が調整されて、調整後の同期信号等に基づき映像信号の出力が行われる。したがって、スキューの影響を受けることなく各信号処理回路から映像信号を出力できる。
【００５９】
図７は、第２の表示モードの動作を示すタイミング図である。図７の（Ａ）は、各信号処理回路２０-A〜２０-Dに入力される映像信号ＩＷ_Dataのフレーム信号ＩＷ_FLD、垂直同期信号ＩＷ_Vを示している。図７の（Ｂ）は、信号処理回路に入力される映像信号を示している。信号処理回路２０-A，２０-Bには、１フレーム期間における最初の５４０ライン分の映像信号ＩＷ_Data-A,B、信号処理回路２０-C，２０-Dには、その後の５４０ライン分の映像信号ＩＷ_Data-C,Dが入力される。図７の（Ｃ）は、信号処理回路２０-A，２０-Bで処理が行われる映像信号と、信号処理回路２０-C，２０-Dで処理が行われる映像信号を示している。第２の表示モードの場合、例えば５４０ライン分の映像信号の拡大処理が行われて１フレーム分の映像信号ＦＣ_Data-A,B，ＦＣ_Data-C,Dとして処理が行われる。
【００６０】
図７の（Ｄ）は、ＬｏｗＬａｔｅｎｃｙモード、図７の（Ｅ）は、通常モードの場合の動作を示している。信号処理回路２０-A，２０-Bは、拡大処理された映像信号をフレームメモリに書き込み、信号処理回路制御部４０から供給された同期信号やフレーム信号に基づき、上述のように映像信号を読み出す。同様に、信号処理回路２０-C，２０-Dは、拡大処理された映像信号をフレームメモリに書き込み、信号処理回路制御部４０から供給された同期信号やフレーム信号に基づき、上述のように映像信号を読み出す。さらに、信号処理回路制御部４０から各信号処理回路に供給する信号の位相を調整して、映像信号の読み出しは、信号処理回路２０-C，２０-Dで拡大処理された映像信号の書き込みが開始されたのち、信号処理回路２０-A〜２０-Dで同期して行う。ここで、ＬｏｗＬａｔｅｎｃｙモードでは、１フレーム分の映像信号の書き込みが終了する前に、書き込まれた映像信号の読み出しを行うことで、映像信号Ｒ_Data-A,B，Ｒ_Data-C,Dの遅延を少なくする。また、通常モードでは、１フレーム分の映像信号の書き込みが終了した後に、書き込まれた映像信号の読み出しを行い映像信号Ｒ_Data-A,B，Ｒ_Data-C,Dを出力する。なお、図７の（Ｆ）は、従来の信号処理回路から出力される映像信号とフレームメモリから読み出される映像信号Ｒ_Data-A,B，Ｒ_Data-C,Dを示している。従来の信号処理回路では、映像信号Ｒ_Data-C,Dが映像信号Ｒ_Data-A,Bに対して１／２フレーム期間の遅延を生じている。しかし、本技術の信号処理回路では、図７の（Ｄ），（Ｅ）に示すように、１／２フレーム期間の遅延を生じさせることなく映像信号を出力できるようになる。
【００６１】
このように、本技術の信号処理回路を用いると、第２の表示モードの場合、信号処理回路から１／２垂直期間の位相差を生じることなく映像信号を出力することができる。また、１／２垂直期間の位相差を生じることなく映像信号を出力できることから、上述のようにＬｏｗＬａｔｅｎｃｙモードの動作が可能となる。
【００６２】
さらに、第３の表示モードの場合にも、従来のように２フレーム分のフレームバッファを設ける必要がない。また、信号処理回路２０-A〜２０-Dに供給される各映像信号が非同期であったり、異なるフレーム周波数の場合でも、フレームメモリに書き込まれた信号を、信号処理回路制御部４０から各信号処理回路に供給される信号に基づき同期させて読み出す。したがって、信号処理回路２０-A〜２０-Dから映像信号を同期させて出力できる。
【００６３】
＜２．第２の実施の形態＞
第１の実施の形態では、信号処理回路毎に設けられた発振器からシステムクロック信号を供給する構成としているが、各信号処理回路に供給するシステムクロック信号を同期させることで、信号処理回路の後段に設けられるラインバッファの容量をさらに削減できる。
【００６４】
［２−１．第２の実施の形態の構成］
次に、第２の実施の形態として、各信号処理回路に供給するシステムクロック信号を同期させた場合について説明する。
【００６５】
図８は、第２の実施の形態の構成を示している。表示装置１０ａは、信号処理回路２０-A〜２０-D、ラインバッファ３０-A〜３０-D、タイミングコントロール回路３５-A〜３５-D、信号処理回路制御部４０、発振器４５を備えている。
【００６６】
信号処理回路２０-A〜２０-Dは、それぞれ表示領域に対応する映像信号の信号処理を行う。例えば、１画面を上下左右に４分割して、信号処理回路２０-Aは、例えば左上の表示領域に対応する映像信号の信号処理を行う。同様に、信号処理回路２０-Bは、例えば右上の領域、信号処理回路２０-Cは、例えば左下の領域、信号処理回路２０-Dは、例えば右下の表示領域に対応する映像信号の信号処理を行う。
【００６７】
信号処理回路２０-Aには、映像信号ＩＷ_Data、映像信号ＩＷ_Dataに対応したクロック信号ＩＷ_CLK、水平同期信号ＩＷ_H、垂直同期信号ＩＷ_V、フレーム信号ＩＷ_FLDが供給されている。また、信号処理回路２０-Aには、後述する信号処理回路制御部４０から水平同期信号Ｅｘｔ_H、垂直同期信号Ｅｘｔ_V、フレーム信号Ｅｘｔ_FLD、フレーム識別信号ＥＦ_IDが供給されている。さらに、信号処理回路２０-Aには、システム制御部（図示せず）から、マルチチップ構成またはシングルチップ構成の何れで動作を行うかを示すチップ構成制御信号ＭＣ_ENが供給されている。
【００６８】
信号処理回路２０-Aは、クロック信号ＩＷ_CLK、水平同期信号ＩＷ_H、垂直同期信号ＩＷ_V、フレーム信号ＩＷ_FLDに基づき映像信号ＩＷ_Dataを取り込んで表示領域に対応する映像信号の信号処理を行う。また、信号処理回路２０-Aは、チップ構成制御信号ＭＣ_ENによって、マルチチップ構成に対応した動作を行う場合、水平同期信号Ｅｘｔ_H、垂直同期信号Ｅｘｔ_V、フレーム信号Ｅｘｔ_FLDに基づき処理後の映像信号を読み出て映像信号Ｒ_Data-Aとしてラインバッファ３０-Aに出力する。
【００６９】
信号処理回路２０-B〜２０-Dは、信号処理回路２０-Aと同様に、それぞれ表示領域に対応する映像信号の信号処理を行い、信号処理後の映像信号をラインバッファ３０-B〜３０-Dに出力する。なお、信号処理回路２０-A〜２０-Dは、チップ構成制御信号ＭＣ_ENによって、シングルチップ構成に対応した動作を行う場合、水平同期信号ＩＷ_H、垂直同期信号ＩＷ_V、フレーム信号ＩＷ_FLDに基づき映像信号の読み出しを行う。
【００７０】
ラインバッファ３０-A〜３０-Dに記憶された映像信号は、水平読出タイミング信号ＲＴ_H、垂直読出タイミング信号ＲＴ_V、フレーム信号ＲＴ_FLDに基づき同期して読み出されてタイミングコントロール回路３５-A〜３５-Dに供給される。タイミングコントロール回路３５-Aは、ラインバッファ３０-Aから読み出された映像信号を受けて、所定フォーマットおよびタイミングの信号として表示素子のドライバ（図示せず）に出力する。同様に、タイミングコントロール回路３５-B〜３５-Dは、ラインバッファ３０-B〜３０-Dから読み出された映像信号を受けて、所定フォーマットおよびタイミングの信号として表示素子のドライバ（図示せず）に出力する。
【００７１】
信号処理回路制御部４０は、信号処理回路をマルチチップ構成で用いる場合に、水平同期信号Ｅｘｔ_Hと垂直同期信号Ｅｘｔ_Vとフレーム信号Ｅｘｔ_FLDとフレーム識別信号ＥＦ_IDを生成して信号処理回路２０-A〜２０-Dに供給する。
【００７２】
発振器４５は、信号処理回路２０-A〜２０-Dを動作させるための基準周波数信号であるシステムクロック信号ＳＣＬＫを生成する。
【００７３】
［２−２．第２の実施の形態の動作］
このように構成された表示装置１０ａでは、信号処理回路において、自走して生成される水平読出タイミング信号ＲＴ_Hと信号処理回路制御部４０から供給される水平同期信号Ｅｘｔ_Hの位相関係を計測する。また、垂直読出タイミング信号ＲＴ_Vと信号処理回路制御部４０から供給される垂直同期信号Ｅｘｔ_Vの位相関係を計測する。例えば信号選択部２２２に、位相差を計測する機能を設けて、計測結果を読出制御信号生成部２２４に出力する。
【００７４】
ここで、システムクロック信号ＳＣＬＫが同期している場合、信号処理回路制御部４０では、システムクロック信号に基づいて同期信号等を生成していることから、計測された位相差は、各信号処理回路で固定となる。したがって、読出制御信号生成部２２４は、位相差が例えば０．１Ｈ未満になるように、水平読出タイミング信号ＲＴ_Hおよび垂直読出タイミング信号ＲＴ_V等を生成すると、各信号処理回路から出力される映像信号の位相差は０．２Ｈ未満となる。したがって、信号処理回路の後段に設けるラインバッファのメモリ容量を０．２Ｈ分としても、各信号処理回路から出力される映像信号の位相を一致させることができる。すなわち、信号処理回路の後段に設けるラインバッファの容量をさらに削減することができる。
【００７５】
＜３．第３の実施の形態＞
第１の実施の形態と第２の実施の形態では、信号処理回路制御部４０から供給される信号に基づき各信号処理回路でフレームメモリ２０２から映像信号を読み出すことで、各信号処理回路から出力される映像信号の位相差を少なくしている。ここで、フレームメモリ２０２への映像信号の書き込みや、書き込まれている映像信号の読み出しを制御することで、表示装置のみで映像表示を停止させて動画から静止画の表示に切り替えることができる。
【００７６】
［３−１．第３の実施の形態の構成］
図９は、第３の実施の形態の構成として、表示停止機能を設けた信号処理回路の構成を示している。なお、図９において、図３に対応する部分については同一符号を付している。また、信号処理回路２０-A〜２０-Dは等しい構成とされており、以下、信号処理回路２０-Aについて説明する。
【００７７】
映像信号ＩＷ_Dataは、クロック乗換部２００に供給される。クロック乗換部２００は、クロック信号の乗り換えを行い、映像信号ＩＷ_Data、水平同期信号ＩＷ_H、垂直同期信号ＩＷ_V、フレーム信号ＩＷ_FLDを、クロック信号ＩＷ_CLKからシステムクロック信号ＳＣＬＫに同期した信号とする。クロック乗換部２００は、クロック乗り換え後の映像信号ＩＷ_Dataを第１信号処理部２０１に出力する。また、クロック乗換部２００は、クロック乗り換え後の水平同期信号ＩＷ_Hと垂直同期信号ＩＷ_Vとフレーム信号ＩＷ_FLDを、書込制御部２１の書込制御信号生成部２１１ａと読出制御部２２の信号選択部２２２、表示停止制御部２３-Aの信号選択部２３４に出力する。
【００７８】
第１信号処理部２０１は、映像信号ＩＷ_Dataに対してメモリを用いることのない種々の処理、例えば輝度補正や色補正等の処理をシステム制御部からの指示に応じて行い、処理後の映像信号をフレームメモリ２０２に供給する。フレームメモリ２０２は、蓄積されている映像信号を用いて新たな映像信号を生成する第２信号処理部２０３が接続されている。第２信号処理部２０３は、フレームメモリ２０２に蓄積されている映像信号を用いる種々の処理例えばインタレース／プログレッシブ変換やサイズ変換、倍速変換等の処理をシステム制御部からの指示に応じて行う。
【００７９】
書込制御部２１の書込制御信号生成部２１１ａは、水平同期信号ＩＷ_Hと垂直同期信号ＩＷ_Vとフレーム信号ＩＷ_FLDに基づき水平書込タイミング信号ＷＴ_Hと垂直書込タイミング信号ＷＴ_Vを生成する。書込制御信号生成部２１１ａは、生成した信号をこれらの信号に同期したフレーム信号ＷＴ_FLDと共に書込アドレス生成部２１２に供給する。また、書込制御信号生成部２１１ａは、書込イネーブル信号ＷＤ_ENを生成して、フレームメモリ２０２と書込アドレス生成部２１２に供給する。さらに、書込制御信号生成部２１１ａは、フレーム信号ＩＷ_FLDに基づき、書込フレーム識別信号ＷＦ_ID_0を自走して生成して信号選択部２２３に供給する。また、書込制御信号生成部２１１ａは、後述する表示停止制御部２３から表示停止信号によって表示を停止する指示がなされた場合、例えば書込フレーム識別信号ＷＦ_ID_0の生成を停止して、フレームメモリ２０２への映像信号の書込を停止させる。
【００８０】
書込アドレス生成部２１２は、書込イネーブル信号ＷＤ_ENによって書込許可がなされている場合、水平書込タイミング信号ＷＴ_Hと垂直書込タイミング信号ＷＴ_Vとフレーム信号ＷＴ_FLD、および信号選択部２２３から供給されたフレーム識別信号ＷＦ_IDに基づき、書込アドレス信号Ｗ_ADRを生成する。書込アドレス生成部２１２は、生成した書込アドレス信号Ｗ_ADRをフレームメモリ２０２に供給して、第１信号処理部２０１から出力された映像信号をフレームメモリ２０２に蓄積させる。
【００８１】
読出制御部２２のスキュー補償部２２１は、信号処理回路を複数用いたマルチチップ構成で映像表示を行う場合、各信号処理回路間で入力映像信号のスキューを生じても、このスキューによる映像を防止する。スキュー補償部２２１は、信号処理回路制御部４０から供給された水平同期信号Ｅｘｔ_Hと垂直同期信号Ｅｘｔ_Vとフレーム信号Ｅｘｔ_FLDに基づき、信号処理後の映像信号を各信号処理回路から位相差を少なくして出力できるようにタイミングを調整する。スキュー補償部２２１は、タイミング調整後の各信号を信号選択部２２２に出力する。なお、水平同期信号Ｅｘｔ_Hの遅延は、発振器４５-Aからのシステムクロック信号ＳＣＬＫに基づいて行うことで、信号処理回路制御部４０から水平同期信号Ｅｘｔ_Hと垂直同期信号Ｅｘｔ_Vとフレーム信号Ｅｘｔ_FLDと共にクロック信号を供給する必要がない。
【００８２】
信号選択部２２２は、チップ構成制御信号ＭＣ_ENでマルチチップ構成での動作が示された場合、スキュー補償部２２１から供給された水平同期信号Ｅｘｔ_Hと垂直同期信号Ｅｘｔ_Vとフレーム信号Ｅｘｔ_FLDを選択して読出制御信号生成部２２４ａに出力する。なお、信号選択部２２２は、シングルチップ構成での動作が示された場合、映像信号ＩＷ_Dataに対応する水平同期信号ＩＷ_Hと垂直同期信号ＩＷ_Vとフレーム信号ＩＷ_FLDを選択して読出制御信号生成部２２４ａに出力する。
【００８３】
信号選択部２２３には、書込制御信号生成部２１１から書込フレーム識別信号ＷＦ_ID_0と、信号処理回路制御部４０からフレーム識別信号ＥＦ_IDが供給されている。信号選択部２２３は、システム制御部から供給されたチップ構成制御信号ＭＣ_ENによってマルチチップ構成で映像表示を行うことが指示された場合、信号処理回路制御部４０から供給されたフレーム識別信号ＥＦ_IDを選択する。また、シングルチップ構成で映像表示を行うことが指示された場合、信号選択部２２３は、書込フレーム識別信号ＷＦ_ID_0を選択する。信号選択部２２３は、選択したフレーム識別信号をフレーム識別信号ＷＦ_IDとして、書込アドレス生成部２１２と読出制御信号生成部２２４に出力する。また、第３の表示モードのように、信号処理回路２０-Ａ〜２０-Dに供給する映像信号が非同期で異なるフォーマットやフレームレートに対応可能とする場合、フレーム識別信号ＥＦ_IDは、信号処理回路２０-Ａ〜２０-Dに供給する映像信号に同期した信号とすることができない。したがって、第３の表示モードでは、チップ構成制御信号ＭＣ_ENによってマルチチップ構成で映像表示を行うことが指示された場合でも、信号選択部２２３は、書込フレーム識別信号ＷＦ_ID_0を選択する。
【００８４】
読出制御信号生成部２２４ａは、信号選択部２２２で選択された同期信号に基づき水平読出タイミング信号ＲＴ_Hと垂直読出タイミング信号ＲＴ_Vを生成する。読出制御信号生成部２２４ａは、生成した信号をこれらの信号に同期したフレーム信号ＲＴ_FLDと共に読出アドレス生成部２２５に供給する。また、読出制御信号生成部２２４ａは、読出イネーブル信号ＲＤ_ENを生成して、フレームメモリ２０２と読出アドレス生成部２２５に供給する。さらに、読出制御信号生成部２２４ａは、信号選択部２２３で選択されたフレーム識別信号に基づき、読出フレーム識別信号ＲＦ_IDを生成して、読出アドレス生成部２２５に供給する。また、水平読出タイミング信号ＲＴ_Hは、ラインジッタモードの場合、フリーランで生成される。さらに、読出制御信号生成部２２４ａは、表示停止制御部２３から表示停止信号によって表示を停止する指示がなされた場合、例えば同じ読出フレーム識別信号ＲＦ_IDの生成を繰り返して、フレームメモリ２０２から同じ映像信号の読み出しを繰り返す。また、読出制御信号生成部２２４ａは、ＬｏｗＬａｔｅｎｃｙイネーブル信号ＬＬ_ENに基づき、ＬｏｗＬａｔｅｎｃｙモードが有効とされているか否かに応じて読み出すフレームを制御する。
【００８５】
読出アドレス生成部２２５は、読出イネーブル信号ＲＤ_ENによって映像信号の読み出しが許可されている場合、水平読出タイミング信号ＲＴ_Hと垂直読出タイミング信号ＲＴ_Vとフレーム信号ＲＴ_FLDおよび読出フレーム識別信号ＲＦ_IDに基づき、読出アドレス信号Ｒ_ADRを生成する。読出アドレス生成部２２５は、生成した読出アドレス信号Ｒ_ADRをフレームメモリ２０２に供給して、フレームメモリ２０２から読出フレーム識別信号ＲＦ_IDに対応する映像信号を読み出して出力させる。
【００８６】
表示停止制御部２３-Aのインタフェース（Ｉ／Ｆ）部２３１は、システム制御部から供給された指示、すなわちマルチチップ構成とシングルチップ構成の何れで動作を行うかの指示に応じてチップ構成制御信号ＭＣ_ENを生成する。インタフェース部２３１は、生成したチップ構成制御信号ＭＣ_ENを信号選択部２２２，２２３、２３２と読出制御信号生成部２２４ａに出力する。また、インタフェース部２３１は、システム制御部からの指示に応じて、表示停止指示信号ＦＺＳと停止設定信号ＦＲ_FZを生成する。インタフェース部２３１は、表示停止指示信号ＦＺＳをラッチ部２３３、停止設定信号ＦＲ_FZを信号選択部２３４に出力する。
【００８７】
信号選択部２３２は、チップ構成制御信号ＭＣ_ENに基づき、マルチチップ構成で映像表示を行う場合はラッチ信号ＴＭ_Latchを選択して、ラッチ信号ＴＭ_Latchをゲート信号ＧＴ1としてラッチ部２３３に出力する。また、シングルチップ構成で映像表示を行う場合は「１」を選択して、選択した信号をゲート信号ＧＴ1としてラッチ部２３３に出力する。
【００８８】
ラッチ部２３３は、ゲート信号ＧＴ1に基づき表示停止指示信号ＦＺＳをラッチして、ゲート信号ＧＴ2として表示停止信号出力部２３５に出力する。
【００８９】
信号選択部２３４は、停止設定信号ＦＲ_FZに応じて、垂直同期信号ＩＷ_V、またはフレーム信号ＩＷ_FLDを選択して、表示停止信号出力部２３５に出力する。信号選択部２３４は、停止設定信号ＦＲ_FZが例えば「０」とされた場合、垂直同期信号ＩＷ_Vを選択して出力する。また、停止設定信号ＦＲ_FZが例えば「１」とされた場合、フレーム信号ＩＷ_FLDを選択して出力する。
【００９０】
表示停止信号出力部２３５は、信号選択部２３４で選択された信号のタイミングで、ラッチ部２３３でラッチされている表示停止指示信号ＦＺＳをラッチして、表示停止制御信号ＦＺ_ONとして書込制御信号生成部２１１ａと読出制御信号生成部２２４ａに出力する。
【００９１】
［３−２．第３の実施の形態の動作］
図１０は、表示停止機能を設けた信号処理回路の動作を示すタイミング図である。図１０の（Ａ）は、映像信号ＩＷ_Dataと、映像信号ＩＷ_Dataのフレーム信号ＩＷ_FLD、垂直同期信号ＩＷ_Vを示している。図１０の（Ｂ）は、書込制御信号生成部２１１ａで生成されるフレーム識別信号ＷＦ_IDを示している。図１０の（Ｃ）は、インタフェース部２３１から出力される表示停止指示信号ＦＺＳと表示停止信号出力部２３５から出力される表示停止制御信号ＦＺ_ONを示している。また、図１０の（Ｄ）は、信号処理回路制御部４０から供給された垂直同期信号Ｅｘｔ_Vとフレーム信号Ｅｘｔ_FLDを示している。さらに、図１０の（Ｅ）は、読出制御信号生成部２２４ａで生成される読出フレーム識別信号ＲＦ_IDを示している。
【００９２】
表示停止指示信号ＦＺＳがラッチされて表示停止信号出力部２３５に供給されると、表示停止信号出力部２３５は、信号選択部２３４で選択された信号に基づくタイミングで表示停止指示信号ＦＺＳを表示停止制御信号ＦＺ_ONとして出力する。例えば、停止設定信号ＦＲ_FZが「０」とされた場合、信号選択部２３４では、垂直同期信号ＩＷ_Vを選択することから、表示停止信号出力部２３５は、垂直同期信号ＩＷ_Vに同期して表示停止制御信号ＦＺ_ONを出力する。したがって、書込制御信号生成部２１１ａは、図１０の（Ｂ）の一点鎖線で示すように、フレーム識別信号ＷＦ_IDの更新を停止することで、フレームメモリ２０２への映像信号の書き込みを停止する。また、表示停止制御信号ＦＺ_ONを出力されたことにより、読出制御信号生成部２２４ａは、読出フレーム識別信号ＲＦ_IDの更新を停止して、図１０の（Ｅ）の一点鎖線で示すように、読出フレーム識別信号ＲＦ_IDが「０」である映像信号を繰り返し読み出す。
【００９３】
その後、表示停止指示信号ＦＺＳの出力が停止されると、表示停止信号出力部２３５は、垂直同期信号ＩＷ_Vに同期して表示停止制御信号ＦＺ_ONの出力を停止する。また、表示停止制御信号ＦＺ_ONの出力が停止されたことにより、書込制御信号生成部２１１ａは、フレーム識別信号ＷＦ_IDの更新を再開し、読出制御信号生成部２２４ａは、読出フレーム識別信号ＲＦ_IDの更新を再開する。したがって、書込制御信号生成部２１１ａは、図１０の（Ｂ）の一点鎖線で示す期間中は映像信号の書き込みを停止して、その後映像信号の書き込みを再開する。また、読出制御信号生成部２２４ａは、図１０の（Ｅ）の一点鎖線で示す期間中は同じ読出フレーム識別信号ＲＦ_IDに対応する映像信号を繰り返し読み出して、その後、読出フレーム識別信号ＲＦ_IDを順次更新して新たな映像信号の読み出しを再開する。すなわち、図１０の（Ｅ）の一点鎖線で示す期間中は静止画を表示することができる。
【００９４】
図１１は、４つの信号処理回路２０-A〜２０-Dの表示停止制御部２３-A〜２３-Dを示している。表示停止制御部２３-A〜２３-Dには、ラッチ信号ＴＭ_Latchがそれぞれ供給されており、等しいタイミングで表示停止指示信号ＦＺＳがラッチ部２３３でラッチされて表示停止信号出力部２３５に供給される。したがって、信号処理回路２０-A〜２０-Dの表示停止処理を同期して行うことができる。
【００９５】
図１２は、４つの信号処理回路２０-A〜２０-Dの動作を示すタイミング図である。図１２の（Ａ）は、映像信号ＩＷ_Dataと垂直同期信号ＩＷ_Vを示している。図１２の（Ｂ）は、信号処理回路２０-A〜２０-Dに供給された表示停止指示信号ＦＺＳ-A〜ＦＺＳ-Dを示している。表示停止指示信号は、システム制御部から非同期で供給されることから、図のように位相差を生じる。図１２の（Ｃ）は、ラッチ信号ＴＭ_Latchを示しており、信号処理回路２０-A〜２０-Dは、ラッチ信号ＴＭ_Latchによって表示停止指示信号ＦＺＳをラッチする。図１２の（Ｄ）は、信号処理回路２０-A〜２０-Dで生成される表示停止制御信号ＦＺ_ON-A〜ＦＺ_0N-Dを示している。表示停止制御信号は、表示停止指示信号例えば垂直同期信号ＩＷ_Vに同期したタイミングでラッチした信号であることから、各信号処理回路で生成される表示停止制御信号ＦＺ_ON-A〜ＦＺ_0N-Dは、図のように同期した信号となる。
【００９６】
したがって、マルチチップ構成で高解像度表示を行う場合、複数の信号処理回路では、同期して静止画表示に切り替えが行われる。このため、表示装置に静止画の映像信号を入力しなくとも、各信号処理回路に表示停止指示信号を供給したのちラッチ信号ＴＭ_Latchを供給することで、同期したタイミングで領域毎に静止画を表示できるようになる。また、表示停止指示信号の終了後にラッチ信号ＴＭ_Latchを供給することで、静止画表示から同時に動画表示に切り替えることができる。
【００９７】
また、静止画表示は、多視点の映像でも適用可能である。図１３は、例えばフィールド（フレーム）シーケンシャル方式の映像信号が信号処理回路に入力される場合の動作を示すタイミング図である。
【００９８】
図１３の（Ａ）は、映像信号ＩＷ_Dataと、映像信号ＩＷ_Dataのフレーム信号ＩＷ_FLD、垂直同期信号ＩＷ_Vを示している。図１３の（Ｂ）は、書込制御信号生成部２１１ａで生成されるフレーム識別信号ＷＦ_IDを示している。図１３の（Ｃ）は、インタフェース部２３１から出力される表示停止指示信号ＦＺＳと表示停止信号出力部２３５から出力される表示停止制御信号ＦＺ_ONを示している。また、図１３の（Ｄ）は、信号処理回路制御部４０から供給された垂直同期信号Ｅｘｔ_Vとフレーム信号Ｅｘｔ_FLDを示している。さらに、図１３の（Ｅ）は、読出制御信号生成部２２４ａで生成される読出フレーム識別信号ＲＦ_IDを示している。
【００９９】
表示停止指示信号ＦＺＳがラッチされて表示停止信号出力部２３５に供給されると、表示停止信号出力部２３５は、信号選択部２３４で選択された信号に基づくタイミングで表示停止指示信号ＦＺＳを表示停止制御信号ＦＺ_ONとして出力する。ここで、多視点の映像で静止画表示を行う場合、例えば停止設定信号ＦＲ_FZを「１」とする。この場合、信号選択部２３４では、フレーム信号ＩＷ_FLDを選択することから、表示停止信号出力部２３５は、フレーム信号ＩＷ_FLDに同期して表示停止制御信号ＦＺ_ONを出力する。したがって、書込制御信号生成部２１１ａは、図１３の（Ｂ）の一点鎖線で示すように、フレーム識別信号ＷＦ_IDの更新を停止して、フレームメモリ２０２への映像信号の書き込みを停止する。また、表示停止制御信号ＦＺ_ONが出力されたことにより、読出制御信号生成部２２４ａは、読出フレーム識別信号ＲＦ_IDの更新を停止して、図１３の（Ｅ）の一点鎖線で示すように、読出フレーム識別信号ＲＦ_IDが「０」「１」である映像信号を繰り返し読み出す。
【０１００】
その後、表示停止指示信号ＦＺＳの出力が停止されると、表示停止信号出力部２３５は、垂直同期信号ＩＷ_Vに同期して表示停止制御信号ＦＺ_ONの出力を停止する。また、表示停止制御信号ＦＺ_ONの出力が停止されたことにより、書込制御信号生成部２１１ａは、フレーム識別信号ＷＦ_IDの更新を再開し、読出制御信号生成部２２４ａは、読出フレーム識別信号ＲＦ_IDの更新を再開する。したがって、書込制御信号生成部２１１ａは、図１３の（Ｂ）の一点鎖線で示す期間中は映像信号の書き込みを停止して、その後映像信号の書き込みを再開する。また、読出制御信号生成部２２４ａは、図１３の（Ｅ）の一点鎖線で示す期間中は、更新されていない読出フレーム識別信号ＲＦ_IDに対応する映像信号を繰り返し読み出して、その後、読出フレーム識別信号ＲＦ_IDを順次更新して新たな映像信号の読み出しを再開する。すなわち、図１３の（Ｅ）の一点鎖線で示す期間中は、右視点と左視点の映像信号を繰り返し読み出すことから、多視点の映像表示を行う場合でも静止画を表示することができる。
【０１０１】
このように、フレーム信号に同期して表示停止制御を行い、１フレーム分の複数視点の映像信号の読み出しを繰り返すことにより、表示装置に多視点の静止画の映像信号を入力しなくとも、所望のタイミングで多視点の映像を高解像の静止画として表示できるようになる。したがって、例えば３Ｄ映像評価を効率よく行うことができる。
【０１０２】
ところで、第３の実施の形態では、映像信号ＩＷ_Dataに基づく映像を動画から静止画に切り替える場合を説明したが、第１の表示モードや第２の表示モードの場合、静止画をキャプチャして外部機器にキャプチャ映像信号として出力したり、外部機器から所望の静止画の映像信号を信号処理回路に供給して、静止画を所望の静止画に差し替えて表示することも容易にできる。
【０１０３】
図９において、表示停止制御部２３-ＡのＩ／Ｆ部２３１から読出制御部２２の読出アドレス生成部２２５に供給される静止画読出信号ＤＭＡ_RAは、フレームメモリ２０２に記憶されている静止画をキャプチャして外部機器に出力するための信号である。第２信号処理部２０３からインタフェース部Ｉ／Ｆ部２３１に供給される映像信号ＤＭＡ_RDは、フレームメモリ２０２から読み出されて外部機器に出力されるキャプチャ映像信号である。
【０１０４】
また、表示停止制御部２３-ＡのＩ／Ｆ部２３１から第１信号処理部２０１に供給される差し替え映像信号ＤＭＡ_WDは、外部機器から供給された差し替え映像信号である。また、書込制御部２１の書込アドレス生成部２１２に供給される静止画書込信号ＤＭＡ_WAは、外部機器から供給された差し替え映像信号ＤＭＡ_WDをフレームメモリ２０２に記憶させるための信号である。
【０１０５】
フレームメモリ２０２からの映像信号ＤＭＡ_RDの読み出しや、フレームメモリ２０２への差し替え映像信号ＤＭＡ_WDの書き込みは、ＤＭＡ（Direct Memory Access）方式を用いることで容易に行うことができる。
【０１０６】
また、マルチチップ構成において例えば第１の表示モードで映像信号ＤＭＡ_RDの読み出しを行う場合に、読出フレーム識別信号ＲＦ_IDとしてフレーム識別信号ＥＦ_IDを使用して各信号処理回路のフレーム識別信号を共通にしておく。このようにすれば、ＤＭＡ方式でフレームメモリ２０２の映像信号を外部機器でキャプチャするときに、フレーム識別信号に相当するアドレスが同じになる。したがって、フレーム識別信号を各信号処理回路で管理する必要がなく、読出アドレス信号Ｒ_ADRの生成が簡単になる。なお、フレーム識別信号ＥＦ_IDを使用しない場合は、各信号処理回路で映像信号を記録する際のフレーム識別信号が異なるため、記憶されている映像信号を読み出す場合にも、フレーム識別信号に相当するアドレスが異なる。したがって、フレーム識別信号ＥＦ_IDを使用した場合に比べて読出アドレス信号Ｒ_ADRの生成が簡単ではない。
【０１０７】
さらに、マルチチップ構成において例えば第１の表示モードで差し替え映像信号ＤＭＡ_WDの書き込みを行う場合に、フレーム識別信号ＷＦ_IDとしてフレーム識別信号ＥＦ_IDを使用して各信号処理回路のフレーム識別信号を共通にしておく。このようにすれば、ＤＭＡ方式でフレームメモリ２０２に外部機器からの映像信号を記憶するときに、フレーム識別信号に相当するアドレスが同じになる。したがって、フレーム識別信号を各信号処理回路で管理する必要がなく、書込アドレス信号Ｗ_ADRの生成が簡単になる。
【０１０８】
図１４は、静止画のキャプチャを行う場合のタイミング図である。図１４の（Ａ）は、表示停止指示信号ＦＺＳを示している。図１４の（Ｂ）は、読出フレーム識別信号ＲＦ_ID（＝ＥＦ_ID）、図１４の（C）は読出アドレス信号、図１４の（Ｄ）は読み出される映像信号を示している。ここで、読出アドレス信号が、水平読出タイミング信号ＲＴ_Hと垂直読出タイミング信号ＲＴ_Vおよびフレーム信号ＲＴ_FLDに基づいた本線読出アドレス信号である場合、映像信号Ｒ_Data-Aが出力される。また、読出アドレス信号が、静止画読出信号ＤＭＡ_RAに基づいたＤＭＡ読出アドレス信号である場合、フレームメモリ２０２から読み出された映像信号ＤＭＡ_RDがキャプチャ映像信号として外部に出力される。
【０１０９】
図１５は、静止画の差し替えを行う場合のタイミング図である。図１５の（Ａ）は、表示停止指示信号ＦＺＳを示している。図１５の（Ｂ）は、フレーム識別信号ＷＦ_ID（＝ＥＦ_ID）、図１５の（C）は書込アドレス信号と読出アドレス信号、図１５の（Ｄ）はフレームメモリ２０２に書き込まれる映像信号とフレームメモリ２０２から読み出される映像信号を示している。ここで、書込アドレス信号が、静止画書込信号ＤＭＡ_WAに基づいた書込アドレス信号である場合、フレームメモリ２０２に差し替え映像信号ＤＭＡ_WDが記憶される。その後、フレーム識別信号ＥＦ_IDを読出フレーム識別信号ＲＦ_IDとして用いて、本線アドレス信号に基づき映像信号を読み出すことで、外部機器から供給された差し替え映像信号が映像信号Ｒ_Data-Aとして出力される。すなわち、マルチチップ構成で表示されている静止画を外部機器から供給された静止画に容易に差し替えることができる。
【０１１０】
このように、各信号処理回路は、マルチチップ構成で外部機器に静止画のキャプチャ映像信号を出力する場合、または外部機器から供給された差し替え映像信号に基づいて静止画表示を行う場合、フレーム識別信号ＥＦ_IDを用いて映像信号の読み出しや書き込みを行う。したがって、各信号処理回路で個々にフレーム識別信号を設定して映像信号の書き込みや読み出しを行う場合のように、フレーム識別信号を各信号処理回路で管理する必要がなく、上述のようにアドレスの生成等を容易に行うことができる。
【０１１１】
また、本技術は、上述した実施の形態に限定して解釈されるべきではない。本技術の実施の形態は、例示という形態で本技術を開示しており、本技術の要旨を逸脱しない範囲で当業者が実施の形態の修正や代用をなし得ることは自明である。すなわち、本技術の要旨を判断するためには、特許請求の範囲を参酌すべきである。
【０１１２】
なお、本技術は以下のような構成も取ることができる。
（１）  映像信号を蓄積するメモリと、
入力映像信号に同期した書込制御信号と、フレーム識別情報を生成して、該書込制御信号に基づき前記入力映像信号を前記フレーム識別情報と対応させて前記メモリに蓄積させる書込制御部と、
外部から供給された垂直同期信号を出力水平周波数の水平同期信号で取り込んで読出制御信号を生成して、該読出制御信号と外部から供給されたフレーム識別情報に基づき、該フレーム識別情報に対応する映像信号を前記メモリから読み出す読出制御部と
を備える信号処理回路。
【０１１３】
（２）  前記読出制御部は、複数の信号処理回路を同時に用いて映像表示を行う場合に、前記読出制御信号を生成して、該読出制御信号と前記フレーム識別情報に基づき、該フレーム識別情報に対応する映像信号を前記メモリから読み出す（１）記載の信号処理回路。
【０１１４】
（３）  前記読出制御部は、前記出力水平周波数のタイミング信号に基づいて生成した垂直同期信号と前記外部から供給された垂直同期信号との位相差、前記出力水平周波数のタイミング信号と外部から供給された水平同期信号の位相差を検出して、該位相差が所定未満となるように、前記出力水平周波数のタイミング信号と該タイミング信号に基づいて生成した垂直同期信号の位相を調整して、該調整後の同期信号を用いて前記読出制御信号を生成する（１）または（２）に記載の信号処理回路。
【０１１５】
（４）  前記入力映像信号と他の信号処理回路に入力される入力映像信号がスキューを生じても、前記読出制御信号と前記フレーム識別情報に基づき、前記フレーム識別情報に対応する映像信号を前記メモリから読み出すことができるように、前記外部から供給された同期信号を遅延させるスキュー補償部を有する（１）乃至（３）の何れかに記載の信号処理回路。
【０１１６】
（５）  外部から表示停止指示信号が供給された場合、入力ラッチ信号に基づいて前記表示停止指示信号の取り込みを行い、取り込んだ前記表示停止指示信号を前記書込制御部と前記読出制御部に出力する表示停止制御部をさらに備え、
前記書込制御部は、前記表示停止指示信号に基づき、表示停止期間中は前記メモリへの前記入力映像信号の蓄積を停止し、
前記読出制御部は、前記表示停止指示信号に基づき、表示停止期間中は表示停止前に読み出していたフレーム識別情報に対応する映像信号を前記メモリから読み出す（１）乃至（４）の何れかに記載の信号処理回路。
【０１１７】
（６）  表示停止制御部は、フレーム単位または複数フレーム単位で、入力ラッチ信号に基づいて前記表示停止指示信号の取り込みを行う（５）に記載の信号処理回路。
【０１１８】
（７）  前記読出制御部は、外部から供給されたフレーム識別情報に基づき、該フレーム識別情報に対応する映像信号を前記メモリから読み出してキャプチャ映像信号として外部に出力させる（５）に記載の信号処理回路。
【０１１９】
（８）  前記書込制御部は、外部から供給されたフレーム識別情報に基づき、該フレーム識別情報に対応させて差し替え映像信号を前記メモリに記憶する（５）に記載の信号処理回路。
【０１２０】
（９）  前記読出制御部は、前記外部から供給されたフレーム識別情報に基づき、該フレーム識別情報に対応させて前記メモリに記憶されている差し替え映像信号を読み出す（８）に記載の信号処理回路。
【０１２１】
（１０）  前記メモリは、信号処理に用いる映像信号を蓄積する（１）乃至（９）の何れかに記載の信号処理回路。
【０１２２】
（１１）  １画面を構成する複数の表示領域毎に信号処理回路を設けて、各信号処理回路は対応する表示領域の映像信号の処理を行う表示装置であり、
前記各信号処理回路は、
映像信号を蓄積するメモリと、
入力映像信号に同期した書込制御信号と、フレーム識別情報を生成して、該書込制御信号に基づき前記入力映像信号を前記フレーム識別情報と対応させて前記メモリに蓄積させる書込制御部と、
外部から前記各信号処理回路に共通に供給された垂直同期信号を出力水平周波数のタイミング信号で取り込んで読出制御信号を生成して、該読出制御信号と外部から前記各信号処理回路に共通に供給されたフレーム識別情報に基づき、該フレーム識別情報に対応する映像信号を前記メモリから読み出す読出制御部と
を備える表示装置。
【０１２３】
（１２）  基準周波数信号を生成する発振部をさらに有し、
前記発振部は、前記生成した基準周波数信号を前記信号処理回路のそれぞれに供給し、
前記各信号処理回路の読出制御部は、前記出力水平周波数のタイミング信号に基づいて生成した垂直同期信号と前記外部から供給された垂直同期信号との位相差、前記出力水平周波数のタイミング信号と外部から供給された水平同期信号の位相差を検出して、該位相差が所定未満となるように、前記出力水平周波数のタイミング信号と該タイミング信号に基づいて生成した垂直同期信号の位相を調整して、該調整後の同期信号を用いて前記読出制御信号を生成する（１１）に記載の表示装置。
【０１２４】
（１３）  前記複数の信号処理回路は、前記複数の信号処理回路に入力される入力映像信号が信号処理回路間でスキューを生じても、前記読出制御信号と前記フレーム識別情報に基づき、前記フレーム識別情報に対応する映像信号を前記メモリから読み出すことができるように、前記外部から供給された同期信号を遅延させるスキュー補償部を有する（１１）または（１２）の何れかに記載の表示装置。
【０１２５】
（１４）  前記複数の信号処理回路は、外部から表示停止指示信号が供給された場合、入力ラッチ信号に基づいて前記表示停止指示信号の取り込みを行い、取り込んだ前記表示停止指示信号を前記書込制御部と前記読出制御部に出力する表示停止制御部をさらに備え、
前記書込制御部は、前記表示停止指示信号に基づき、表示停止期間中は前記メモリへの前記入力映像信号の蓄積を停止し、
前記読出制御部は、前記表示停止指示信号に基づき、表示停止期間中は表示停止前に読み出していたフレーム識別情報に対応する映像信号を前記メモリから読み出す（１１）乃至（１３）の何れかに記載の表示装置。
【産業上の利用可能性】
【０１２６】
本技術の信号処理回路と信号処理方法および表示装置では、入力映像信号に同期した書込制御信号と、フレーム識別情報を生成して、書込制御信号に基づき入力映像信号がフレーム識別情報と対応させてメモリに蓄積される。また、外部から供給された垂直同期信号を出力水平周波数のタイミング信号で取り込んで読出制御信号が生成されて、この読出制御信号と外部から供給されたフレーム識別情報に基づき、フレーム識別情報に対応する映像信号がメモリから読み出される。このため、外部から供給された同期信号を複数の信号処理回路に供給した場合、信号処理回路から出力される映像信号の位相差が少なくなるので、ラインバッファを用いて、信号処理回路から出力される映像信号の位相を一致させることが可能となり、低遅延で小規模回路、かつ低消費電力、低コストで高解像度の映像表示を行うことができる。したがって、種々のフレームレートの映像信号を用いて高精細な映像表示を行う表示装置等に適している。
【符号の説明】
【０１２７】
１０，１０ａ，５０・・・表示装置、２０-A〜２０-D，６０-A〜６０-D・・・信号処理回路、２１・・・書込制御部、２２・・・読出制御部、２３，２３-A〜２３-D・・・表示停止制御部、３０-A〜３０-D・・・ラインバッファ、３５-A〜３５-D，７５-A〜７５-D・・・タイミングコントロール回路、４０・・・信号処理回路制御部、４５，４５-A〜４５-D，８５-A〜８５-D・・・発振器、７０-A〜７０-D・・・フレームバッファ、８０・・・フレームバッファ制御部、２００・・・クロック乗換部、２０１・・・第１信号処理部、２０２・・・フレームメモリ、２０３・・・第２信号処理部、２１１，２１１ａ・・・書込制御信号生成部、２１２・・・書込アドレス生成部、２２１・・・スキュー補償部、２２２，２２３，２２３，２３２，２３４・・・信号選択部、２２４，２２４ａ・・・読出制御信号生成部、２２５・・・読出アドレス生成部、２３１・・・インタフェース（Ｉ／Ｆ）部、２３３・・・ラッチ部、２３５・・・表示停止信号出力部
【図１】
2012208342.tif 000003
【図２】
2012208342.tif 000004
【図３】
2012208342.tif 000005
【図４】
2012208342.tif 000006
【図５】
2012208342.tif 000007
【図６】
2012208342.tif 000008
【図７】
2012208342.tif 000009
【図８】
2012208342.tif 000010
【図９】
2012208342.tif 000011
【図１０】
2012208342.tif 000012
【図１１】
2012208342.tif 000013
【図１２】
2012208342.tif 000014
【図１３】
2012208342.tif 000015
【図１４】
2012208342.tif 000016
【図１５】
2012208342.tif 000017