(57)【要約】【課題】本発明は、サージ電圧の低減及び発生ノイズの低減を可能とするスイッチング装置、スイッチングモジュールを提供することを目的とする。【解決手段】本発明にかかるスイッチング装置は、スイッチング素子１と、エミッタ電極１００と、エミッタ電極１００を外部の主配線に接続するための主配線用エミッタ端子４と、エミッタ電極１００と主配線用エミッタ端子４との間の主電流経路に介在する、複数の制御用エミッタ端子５、制御用エミッタ端子６、制御用エミッタ端子７と、隣接する制御用エミッタ端子間の主電流経路に介挿されたインダクタンス８、インダクタンス９とを備えることを特徴とする。【選択図】図１
2012222932.tif 000002
【特許請求の範囲】
【請求項１】
制御端子及び電流電極を有するスイッチング素子と、
前記電流電極を外部の主配線に接続するための主配線用電流端子と、
前記電流電極と前記主配線用電流端子との間の主電流経路に介在する、複数の制御用電流端子と、
隣接する前記制御用電流端子間の前記主電流経路に介挿されたインダクタンスとを備えることを特徴とする、
スイッチング装置。
【請求項２】
複数の前記制御用電流端子の少なくとも１つと前記主電流経路との間に、ダイオードをさらに備えることを特徴とする、
請求項１に記載のスイッチング装置。
【請求項３】
複数の前記制御用電流端子の少なくとも１つと前記主電流経路との間に、制限抵抗をさらに備えることを特徴とする、
請求項１又は２に記載のスイッチング装置。
【請求項４】
前記制御端子及び複数の前記制御用電流端子に接続され、前記スイッチング素子を駆動するドライブ回路と、
前記ドライブ回路と複数の前記制御用電流端子との間の少なくとも１つに介挿された切替えスイッチとをさらに備えることを特徴とする、
請求項１〜３のいずれかに記載のスイッチング装置。
【請求項５】
前記切替えスイッチの切替えにより、前記主電流経路のインダクタンスが異なることを特徴とする、
請求項４に記載のスイッチング装置。
【請求項６】
前記スイッチング素子はＳｉＣ素子であることを特徴とする、
請求項１〜５のいずれかに記載のスイッチング装置。
【請求項７】
請求項１〜６のいずれかに記載のスイッチング装置を複数備えることを特徴とする、
スイッチングモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング装置、スイッチングモジュールの回路構造に関するものである。
【背景技術】
【０００２】
従来のスイッチング装置は、特許文献１に示すように、スイッチング制御のためのエミッタ端子が１本備えられていた。
【０００３】
このため、ＯＮ／ＯＦＦスイッチング過渡時のｄｉ／ｄｔ（ｄｖ／ｄｔ）制御は、ゲート−エミッタ電圧ＶGE又は外付けゲート−エミッタ間ゲート抵抗ＲGの大小により行っていた。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−２２９６７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
インバータ回路に組み込まれた従来スイッチング装置においては、ターンオフ過渡時に遮断した電流のｄｉ／ｄｔと、主配線のインダクタンスとにより、大きなサージ電圧が発生する。そして、発生したサージ電圧がスイッチング素子の定格電圧を超える場合には、素子破壊が生ずるという問題があった。
【０００６】
また、ターンオン過渡時においても、リカバリサージ電圧がスイッチング素子の定格電圧を超えることにより、素子破壊が生ずる可能性があった。
【０００７】
さらに、ターンオン及びターンオフ過渡時のｄｉ／ｄｔ（ｄｖ／ｄｔ）が大きいため、発生ノイズが大きくなるという問題点があった。
【０００８】
本発明は、上記のような問題点を解消するためになされたもので、サージ電圧の低減及び発生ノイズの低減を可能とするスイッチング装置、スイッチングモジュールを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明にかかるスイッチング装置は、制御端子及び電流電極を有するスイッチング素子と、前記電流電極を外部の主配線に接続するための主配線用電流端子と、前記電流電極と前記主配線用電流端子との間の主電流経路に介在する、複数の制御用電流端子と、隣接する前記制御用電流端子間の前記主電流経路に介挿されたインダクタンスとを備えることを特徴とする。
【００１０】
また、本発明にかかるスイッチングモジュールは、上記のスイッチング装置を複数備えることを特徴とする。
【発明の効果】
【００１１】
本発明にかかるスイッチング装置によれば、制御端子及び電流電極を有するスイッチング素子と、前記電流電極を外部の主配線に接続するための主配線用電流端子と、前記電流電極と前記主配線用電流端子との間の主電流経路に介在する、複数の制御用電流端子と、隣接する前記制御用電流端子間の前記主電流経路に介挿されたインダクタンスとを備えることにより、適切な特性の制御用エミッタ端子に切り替えて使用し、スイッチング過渡時のｄｉ／ｄｔ（ｄｖ／ｄｔ）を可変させることができ、サージ電圧の低減及び発生ノイズの低減を実現することが可能となる。
【００１２】
また、本発明にかかるスイッチングモジュールによれば、上記のスイッチング装置を複数備えることにより、サージ電圧の低減及び発生ノイズの低減を、モジュール内において実現することが可能となる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態１を示すスイッチング装置回路図である。
【図２】本発明の実施の形態１の、スイッチング装置とドライバ回路との接続を示す回路図である。
【図３】本発明の実施の形態２を示すスイッチング装置回路図である。
【図４】本発明の実施の形態２を示すスイッチング装置回路図である。
【図５】本発明の実施の形態２を示すスイッチング装置回路図である。
【発明を実施するための形態】
【００１４】
＜Ａ．実施の形態１＞
＜Ａ−１．構成＞
図１に、本発明にかかるスイッチング装置の回路図を示す。図においてスイッチング素子１は例えばＩＧＢＴである。スイッチング装置は前記スイッチング素子１と、複数の制御用エミッタ端子５、制御用エミッタ端子６、制御用エミッタ端子７を有する。
【００１５】
図示した、個々の制御用エミッタ端子５、制御用エミッタ端子６、制御用エミッタ端子７は、それぞれスイッチング素子１のエミッタ電極１００との間のインダクタンスが異なる値となるようにスイッチング装置の内部配線に接続される。スイッチング装置内部では、個別のインダクタンス８、インダクタンス９が接続されている。
【００１６】
具体的には、スイッチング素子１は、コレクタ端子２、制御端子としてのゲート端子３及び電流電極としてのエミッタ電極１００を有し、さらに、前記エミッタ電極１００側において、インダクタンス８、インダクタンス９を介して、主配線用電流端子としての主配線用エミッタ端子４を有している。
【００１７】
エミッタ電極１００と、主配線に接続するための主配線用エミッタ端子４とを結ぶ経路は主電流経路である。前記主電流経路上において、複数の制御用電流端子としての制御用エミッタ端子５、制御用エミッタ端子６、制御用エミッタ端子７が介在している。
【００１８】
さらに前記主電流経路には、制御用エミッタ端子５、制御用エミッタ端子６、制御用エミッタ端子７の間にそれぞれ位置するインダクタンス８、インダクタンス９が備えられる。
【００１９】
図２は、スイッチング装置とドライバ回路間の接続の一例を示す、スイッチング装置の回路図である。
【００２０】
図２において、スイッチング素子１のゲート端子３は、ドライブ回路１０に接続される。また、制御用エミッタ端子５、制御用エミッタ端子６は、切替えスイッチ１１、切替えスイッチ１２をそれぞれ介し、ドライブ回路１０に接続される。なお切替えスイッチは、制御用エミッタ端子が備わる経路のうちのいずれかに備えられる場合であってもよい。
【００２１】
ドライブ回路１０は、ゲート端子３からスイッチング素子１にかかる電圧を制御し、スイッチング素子１を駆動する。切替えスイッチ１１、切替えスイッチ１２は、半導体スイッチを用いて実現可能である。切替えスイッチ１１、切替えスイッチ１２の制御機能は、ドライブ回路１０に含むことも可能であるが、図示しない制御回路に含むことも可能である。図２では、切替えスイッチに対する制御信号線の図示を省略している。なお、制御用エミッタ端子７もドライブ回路１０に接続される。
【００２２】
主電流経路に流れる電流が時間的に変化する際に、主配線用エミッタ端子４と制御用エミッタ端子間のインダクタンス８、インダクタンス９に、電圧が発生する。発生した電圧により、負帰還としての効果が生ずることが一般に知られている。
【００２３】
本発明は、異なるインダクタンスをもつ複数の制御用エミッタ端子５、制御用エミッタ端子６、制御用エミッタ端子７を使い分けることで、スイッチング過渡時の負帰還の効果を可変する。このようなスイッチング素子を備えるスイッチング装置、及び複数のスイッチング素子を備えるスイッチングモジュール等においても、同様に効果を発揮することができる。
【００２４】
さらに、図２の切替えスイッチ１１、切替えスイッチ１２により、通常の電流遮断時と、過電流又は短絡保護の際の過大な電流遮断時とで制御用エミッタ端子５、制御用エミッタ端子６、制御用エミッタ端子７を使い分け、サージ電圧低減・発生ノイズ低減が可能となる。
【００２５】
＜Ａ−２．効果＞
本発明にかかる実施の形態１によれば、スイッチング装置において、制御端子及び電流電極を有するスイッチング素子と、電流電極としてのエミッタ電極１００と、エミッタ電極１００を外部の主配線に接続するための主配線用電流端子としての主配線用エミッタ端子４と、エミッタ電極１００と主配線用エミッタ端子４との間の主電流経路に介在する、複数の制御用電流端子としての制御用エミッタ端子５、制御用エミッタ端子６、制御用エミッタ端子７と、隣接する制御用エミッタ端子５、制御用エミッタ端子６、制御用エミッタ端子７間の主電流経路に介挿されたインダクタンス８、インダクタンス９とを備えることで、適切な特性の制御用エミッタ端子に切り替えて使用し、スイッチング過渡時のｄｉ／ｄｔ（ｄｖ／ｄｔ）を可変させることができ、サージ電圧の低減及び発生ノイズの低減を実現することが可能となる。
【００２６】
また、本発明にかかる実施の形態１によれば、スイッチング装置において、スイッチング素子の制御端子としてのゲート端子３及び複数の制御用電流端子としての制御用エミッタ端子５、制御用エミッタ端子６、制御用エミッタ端子７に接続され、スイッチング素子を駆動するドライブ回路１０と、ドライブ回路１０と複数の制御用エミッタ端子５、制御用エミッタ端子６、制御用エミッタ端子７との間の少なくとも１つに介挿された切替えスイッチ１１、切替えスイッチ１２とをさらに備えることで、適切な特性の制御用エミッタ端子に切り替えて使用し、スイッチング過渡時のｄｉ／ｄｔ（ｄｖ／ｄｔ）を可変させることができる。
【００２７】
また、本発明にかかる実施の形態１によれば、スイッチング装置において、切替えスイッチ１１、切替えスイッチ１２の切替えにより、主電流経路のインダクタンスが異なることで、インダクタンスを適切に変更し、スイッチング過渡時のｄｉ／ｄｔ（ｄｖ／ｄｔ）を可変させることができる。
【００２８】
また、本発明にかかる実施の形態１によれば、スイッチングモジュールにおいて、上記のスイッチング装置を複数備えることで、サージ電圧の低減及び発生ノイズの低減を、モジュール内において実現することが可能となる。
【００２９】
＜Ｂ．実施の形態２＞
＜Ｂ−１．構成＞
図３では、制御用エミッタ端子６、制御用エミッタ端子７と主電流経路との間に、制限抵抗１３、制限抵抗１４が備えられている。ここで制限抵抗とは、ゲート端子３に流出入するゲート電流を制限する抵抗であり、制御用エミッタ端子のうちのいずれかと主電流経路との間に備えられる場合であってもよい。また制限抵抗は、図２に示す構成においても適用可能である。
【００３０】
制限抵抗１３、制限抵抗１４を備えることにより、負帰還によるｄｉ／ｄｔ（ｄｖ／ｄｔ）可変だけでなく、制限抵抗による効果を加えることが可能となる。具体的には、ゲート端子３に流出入する電流（ゲート電流）値を調整することで、ゲート端子３が充放電される速度が調整される。小さい抵抗値ならば、ゲート電流は大きく、ゲート端子３の充放電は早くなる。このため、素子のターンオン・ターンオフ過渡時のｄｉ／ｄｔ（ｄｖ／ｄｔ）が高くなる。大きい抵抗値ならば、ゲート電流は小さく、ゲート端子３の充放電は遅くなる。このため、素子のターンオン・ターンオフ過渡時のｄｉ／ｄｔ（ｄｖ／ｄｔ）が低くなる。
【００３１】
また図４に示すように、制御用エミッタ端子５、制御用エミッタ端子６と主電流経路との間に、制御エミッタ端子を切り替えるダイオード１５、ダイオード１６を備えることも可能である。ここでダイオードは、制御用エミッタ端子のうちのいずれかと主電流経路との間に備えられる場合であってもよい。
【００３２】
当該ダイオード１５、ダイオード１６を備えることにより、例えば図２に示すドライブ回路と接続した際、外付けの切替えスイッチ１１、切替えスイッチ１２を介さずに、ターンオン／ターンオフ毎に制御用エミッタ端子を切替え可能となる。
【００３３】
なお、図５に示すように、制限抵抗１４と、ダイオード１５、ダイオード１６とを組み合わせた構成とすることも可能である。
【００３４】
なお、実施の形態１、２においては、制御用エミッタ端子は２〜３本であるが、必要に応じ、その本数を変更することは可能である。また、制限抵抗、ダイオードの数、配置位置についても、適宜変更可能である。
【００３５】
また、本発明の説明にあたってはＩＧＢＴ素子を例に挙げ説明したが、本発明は、ＦＥＴ素子等、ゲート電圧において駆動する素子には適用可能である。なおＦＥＴ素子を用いる場合には、エミッタ電極はソース電極に、主配線用エミッタ端子は主配線用ソース端子に、制御用エミッタ端子は制御用ソース端子に、それぞれ読み替える。
【００３６】
また本発明は、Ｓｉ素子を用いる場合に限らず、ＳｉＣ素子を用いる場合にも適用可能である。ＳｉＣ素子のスイッチング素子は一般に、Ｓｉ素子に比べて高速動作するので、スイッチング過渡時のサージ電圧及び発生ノイズが大きくなりがちである。よって、ＳｉＣ素子のスイッチング素子を用いる場合には、本発明のサージ電圧の低減及び発生ノイズの低減が特に有効である。
【００３７】
また本発明は、複数の素子を搭載したＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ  Ｐｏｗｅｒ  Ｍｏｄｕｌｅ）等のモジュールにおいて、適用可能である。
【００３８】
＜Ｂ−２．効果＞
本発明にかかる実施の形態２によれば、スイッチング装置において、複数の制御用電流端子としての制御用エミッタ端子５、制御用エミッタ端子６、制御用エミッタ端子７の少なくとも１つと主電流経路との間に、ダイオード１５、ダイオード１６をさらに備えることで、ターンオン又はターンオフのうちの一方の、スイッチング過渡時のｄｉ／ｄｔ（ｄｖ／ｄｔ）を負帰還により可変させることができ、サージ電圧の低減及び発生ノイズの低減を実現することが可能となる。
【００３９】
また、本発明にかかる実施の形態２によれば、スイッチング装置において、複数の制御用電流端子としての制御用エミッタ端子５、制御用エミッタ端子６、制御用エミッタ端子７の少なくとも１つと主電流経路との間に、制限抵抗１３、制限抵抗１４をさらに備えることで、抵抗によりｄｉ／ｄｔ（ｄｖ／ｄｔ）を可変させることができ、サージ電圧の低減及び発生ノイズの低減を実現することが可能となる。
【符号の説明】
【００４０】
１  スイッチング素子、２  コレクタ端子、３  ゲート端子、４  主配線用エミッタ端子、５〜７  制御用エミッタ端子、８，９  インダクタンス、１０  ドライブ回路、１１，１２  切替えスイッチ、１３，１４  制限抵抗、１５，１６  ダイオード、１００  エミッタ電極。
【図１】
2012222932.tif 000003
【図２】
2012222932.tif 000004
【図３】
2012222932.tif 000005
【図４】
2012222932.tif 000006
【図５】
2012222932.tif 000007