(57)【要約】【課題】コア層に印加される電界の均一性を向上する量子カスケード半導体レーザを提供する。【解決手段】量子カスケード半導体レーザ１は、主面１０ａと裏面１０ｂと裏面１０ｂに設けられた凹部５０とを有する半導体基板１０と、主面１０ａに設けられた半導体領域２０と、半導体領域２０上において一方向に延在するリッジ部３０と、リッジ部３０に沿って設けられた上部電極Ｅ１と、裏面１０ｂに設けられた下部電極Ｅ２と、を備え、半導体領域２０は、下部クラッド層２１と、コア層２３と、上部クラッド層２５とを含み、各層は主面１０ａの法線軸ＮＶに沿って順に配列されており、下部クラッド層２１の導電型は、上部クラッド層２５の導電型と同じであり、凹部５０は、裏面１０ｂにおいて、リッジ部３０に対応する位置に設けられており、下部電極Ｅ２は、凹部５０に設けられていることを特徴とする。【選択図】図１
2012222296.tif 000002
【特許請求の範囲】
【請求項１】
第１の面と、該第１の面に対して反対側の第２の面と、該第２の面に設けられた凹部とを有する基板と、
前記基板の前記第１の面に設けられた半導体領域と、
前記半導体領域上において一方向に延在するリッジ部と、
前記リッジ部に沿って設けられた第１の電極と、
前記基板の前記第２の面に設けられた第２の電極と、
を備え、
前記半導体領域は、第１のクラッド層と、コア層と、第２のクラッド層とを含み、前記第１のクラッド層、前記コア層、および、前記第２のクラッド層は、前記第１の面の法線軸に沿って順に配列されており、
前記第１のクラッド層の導電型は、前記第２のクラッド層の導電型と同じであり、
前記凹部は、前記基板の前記第２の面において、前記リッジ部に対応する位置に設けられており、
前記第２の電極は、前記凹部に設けられていることを特徴とする量子カスケード半導体レーザ。
【請求項２】
前記コア層では、発光領域である複数の活性層と、前記活性層にキャリアを注入するための複数の注入層とが、交互に配列されていることを特徴とする請求項１に記載の量子カスケード半導体レーザ。
【請求項３】
前記凹部は、前記リッジ部の延在方向に延びる溝を含み、
前記溝は、前記リッジ部の幅と略同一かそれより狭い幅の底部を有することを特徴とする請求項１又は請求項２に記載の量子カスケード半導体レーザ。
【請求項４】
前記第２の電極は、前記底部に設けられていることを特徴とする請求項３に記載の量子カスケード半導体レーザ。
【請求項５】
前記基板の前記第２の面と前記第２の電極との間に設けられた絶縁層を更に備え、
前記絶縁層は、前記凹部の位置に開口部を有し、
前記開口部を介して、前記第２の電極は、前記第２の面に接続されることを特徴とする請求項１〜請求項４のいずれか一項に記載の量子カスケード半導体レーザ。
【請求項６】
前記絶縁層は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、酸窒化アルミニウム、および、酸化アルミニウムのいずれかから構成されていることを特徴とする請求項５に記載の量子カスケード半導体レーザ。
【請求項７】
前記基板の前記第２の面と前記第２の電極との間に設けられた半絶縁性半導体層を更に備え、
前記半絶縁性半導体層は、前記凹部の位置に開口部を有し、
前記開口部を介して、前記第２の電極は、前記第２の面に接続されることを特徴とする請求項１〜請求項４のいずれか一項に記載の量子カスケード半導体レーザ。
【請求項８】
前記半絶縁性半導体層には、プロトン、Ｆｅ、Ｔｉ、Ｃｒ、および、Ｃｏの少なくともいずれかが添加されていることを特徴とする請求項７に記載の量子カスケード半導体レーザ。
【請求項９】
前記基板は、第１の端面および第２の端面を有し、
前記凹部および前記リッジ部は、前記第１の端面から前記第２の端面の方向に延在し、
前記凹部は、第１の端部および第２の端部を有し、
前記第１の端部および前記第２の端部はそれぞれ、前記第１の端面および前記第２の端面から離れていることを特徴とする請求項１〜請求項８のいずれか一項に記載の量子カスケード半導体レーザ。
【請求項１０】
前記基板の前記第２の面には、第２の凹部が更に設けられ、
前記第２の凹部の深さは、前記凹部の深さより小さいことを特徴とする請求項１〜９のいずれか一項に記載の量子カスケード半導体レーザ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、量子カスケード半導体レーザに関する。
【背景技術】
【０００２】
半導体光素子として量子カスケード半導体レーザ（ＱＣＬ：Quantum  Cascade  Laser）が知られている。この量子カスケード半導体レーザは、環境ガス分析、医療応用、産業加工などの分野において使用可能な小型かつ低コストの光源として有望視されている。量子カスケード半導体レーザの電流狭窄構造としては、例えば下記の非特許文献１に記載されているリッジ型導波構造（非特許文献１においては、「shallow  etched  ridge  waveguide  laser」と記載)が知られている。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】Applied  Physics  Letters,vol.72,pp.3130-3132,1998
【発明の概要】
【発明が解決しようとする課題】
【０００４】
量子カスケード半導体レーザの構造は、コア層への均一な電界印加を想定して設計されている。しかしながら、リッジ型導波構造を有する量子カスケード半導体レーザでは、リッジの幅方向に電流(キャリア)が拡散するため、コア層に印加される電界は均一でない。このため、実際のデバイスにてコア層に均一な電界印加が行えない場合、設計通りの特性が得られないことがある。
【０００５】
そこで本発明は、このような問題点を解決するためになされたものであって、コア層に印加される電界の均一性を向上する量子カスケード半導体レーザを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の量子カスケード半導体レーザは、（ａ）第１の面と、該第１の面に対して反対側の第２の面と、該第２の面に設けられた凹部とを有する基板と、（ｂ）基板の第１の面に設けられた半導体領域と、（ｃ）半導体領域上において一方向に延在するリッジ部と、（ｄ）リッジ部に沿って設けられた第１の電極と、（ｅ）基板の第２の面に設けられた第２の電極と、を備える。半導体領域は、第１のクラッド層と、コア層と、第２のクラッド層とを含み、第１のクラッド層、コア層、および、第２のクラッド層は、第１の面の法線軸に沿って順に配列されており、第１のクラッド層の導電型は、第２のクラッド層の導電型と同じであり、凹部は、基板の第２の面において、リッジ部に対応する位置に設けられており、第２の電極は、凹部に設けられている。
【０００７】
この量子カスケード半導体レーザでは、基板の第２の面に凹部が設けられ、この凹部に第２の電極が設けられている。第１の電極と第２の電極との間の素子抵抗は、凹部が設けられていない部分と比較して凹部が設けられている部分において小さくなる。このため、第１の電極と第２の電極との間に電圧が印加された場合、第２の電極のうち凹部に設けられた部分に電流が集中する。また、凹部は、基板の第２の面においてリッジ部に対応する位置に設けられている。このため、リッジ部により形成されるリッジ導波路領域の外部への電流拡散を低減でき、リッジ導波路領域内を流れる電流の割合を増大することができる。したがって、半導体基板に凹部が設けられていないリッジ型の量子カスケード半導体レーザ（以下、「従来のリッジ型ＱＣＬ」という。）に比べて、リッジ導波路領域におけるコア層に印加される電界の均一性を向上することが可能となる。
【０００８】
本発明の量子カスケード半導体レーザにおいては、コア層では、発光領域である複数の活性層と、活性層にキャリアを注入するための複数の注入層とが、交互に配列されていることが好ましい。この量子カスケード半導体レーザによれば、活性層と注入層とが交互に配列されているコア層に印加される電界の均一性を向上することができる。
【０００９】
本発明の量子カスケード半導体レーザにおいては、凹部は、リッジ部の延在方向に延びる溝を含み、溝は、リッジ部の幅と略同一かそれより狭い幅の底部を有することが好ましい。この量子カスケード半導体レーザによれば、第１の電極と第２の電極との間の素子抵抗は、溝が設けられていない部分と比較して溝の底部が設けられている部分において小さくなる。このため、第１の電極と第２の電極との間に電圧が印加された場合、第２の電極のうち底部に設けられた部分に電流が集中する。これによって、リッジ導波路領域の外部への電流拡散を更に低減でき、リッジ導波路領域内を流れる電流の割合を更に増大することができる。したがって、コア層に印加される電界の均一性を更に向上することが可能となる。
【００１０】
本発明の量子カスケード半導体レーザにおいては、第２の電極は、底部に設けられていることが好ましい。この量子カスケード半導体レーザによれば、第２の面の底部以外の領域には第２の電極が設けられていないため、リッジ導波路領域外の素子抵抗はリッジ導波路領域内の素子抵抗よりも大きくなる。このため、第１の電極と第２の電極との間に電圧が印加された場合、底部に設けられた第２の電極に電流が集中する。これによって、リッジ導波路領域の外部への電流拡散を更に低減でき、リッジ導波路領域内を流れる電流の割合を更に増大することができる。したがって、コア層に印加される電界の均一性をより向上することが可能となる。
【００１１】
本発明の量子カスケード半導体レーザにおいては、基板の第２の面と第２の電極との間に設けられた絶縁層を更に備え、絶縁層は、凹部の位置に開口部を有し、開口部を介して、第２の電極は、第２の面に接続されることが好ましい。この量子カスケード半導体レーザによれば、凹部の位置に開口部を有する絶縁層を設けることで、第２の電極は凹部において第２の面に接続される。このため、第１の電極と第２の電極との間の素子抵抗は、凹部が設けられていない部分と比較して凹部が設けられている部分において小さくなる。このため、第１の電極と第２の電極との間に電圧が印加された場合、第２の電極のうち凹部に設けられた部分に電流が集中する。これにより、リッジ導波路領域の外部への電流拡散を更に低減でき、リッジ導波路領域内を流れる電流の割合を更に増大することができる。したがって、コア層に印加される電界の均一性をより向上することが可能となる。
【００１２】
本発明の量子カスケード半導体レーザにおいては、絶縁層は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、酸窒化アルミニウム、および、酸化アルミニウムのいずれかから構成されていることが好ましい。これらの化合物から構成されている誘電体膜は、半導体素子の保護膜として、従来より汎用的に用いられており、優れた耐久性および絶縁性を有することが実証されている。このため、リッジ導波路外の領域の素子抵抗を増大できる。また、これらの誘電体膜は、スパッタおよびＣＶＤ（Chemical  Vapor  Deposition）といった一般的な誘電体膜成膜装置を用いて容易に成膜することができる。このため、これらの誘電体膜の成形は、製造プロセスへ容易に導入することができる。
【００１３】
本発明の量子カスケード半導体レーザにおいては、基板の第２の面と第２の電極との間に設けられた半絶縁性半導体層を更に備え、半絶縁性半導体層は、凹部の位置に開口部を有し、開口部を介して、第２の電極は、第２の面に接続されることが好ましい。この量子カスケード半導体レーザによれば、凹部の位置に開口部を有する半絶縁性半導体層を設けることで、第２の電極は凹部において第２の面に接続される。このため、第１の電極と第２の電極との間の素子抵抗は、凹部が設けられていない部分と比較して凹部が設けられている部分において小さくなる。このため、第１の電極と第２の電極との間に電圧が印加された場合、第２の電極のうち凹部に設けられた部分に電流が集中する。これによって、リッジ導波路領域の外部への電流拡散を更に低減でき、リッジ導波路領域内を流れる電流の割合を更に増大することができる。したがって、コア層に印加される電界の均一性をより向上することが可能となる。
【００１４】
本発明の量子カスケード半導体レーザにおいては、半絶縁性半導体層には、プロトン、Ｆｅ、Ｔｉ、Ｃｒ、および、Ｃｏの少なくともいずれかが添加されていることが好ましい。プロトン、および、Ｆｅ、Ｔｉ、Ｃｒ、並びに、Ｃｏ等の遷移金属は、ＩｎＰ等のIII−Ｖ族化合物半導体を高抵抗化する添加物として、従来より汎用的に用いられている。そして、これらを添加することで、長期にわたり、優れた絶縁性を保持できる半導体層を作製できることが実証されている。このため、リッジ導波路領域外の素子抵抗を増大できる。また、これらの物質は、イオン注入、熱拡散等の半導体中への物質添加に用いられる一般的な手法により、容易に半導体中に添加することができる。このため、プロトン、Ｆｅ、Ｔｉ、Ｃｒ、および、Ｃｏの半導体層への添加は、製造プロセスへ容易に導入することができる。
【００１５】
本発明の量子カスケード半導体レーザにおいては、基板は、第１の端面および第２の端面を有し、凹部およびリッジ部は、第１の端面から第２の端面の方向に延在し、凹部は、第１の端部および第２の端部を有し、第１の端部および第２の端部はそれぞれ、第１の端面および第２の端面から離れていることが好ましい。この量子カスケード半導体レーザによれば、基板の第１の端面および第２の端面近傍においては、凹部は設けられていない。このため、基板の第１の端面および第２の端面近傍における素子抵抗は、凹部における素子抵抗よりも大きい。したがって、第１の電極と第２の電極との間に電圧が印加された場合、基板の第１の端面および第２の端面近傍のリッジ導波路領域への電流注入が抑制されるため、端面リーク電流を低減することができる。その結果、ＣＯＤ（Catastrophic  Optical  Damage）破壊およびＥＳＤ（ElectroStatic  Discharge）破壊といった端面破壊を抑制できる。また、端面近傍における素子の機械的強度を高めることができ、応力に対する耐性を向上できる。
【００１６】
本発明の量子カスケード半導体レーザにおいては、基板の第２の面には、第２の凹部が更に設けられ、第２の凹部の深さは、凹部の深さより小さいことが好ましい。この量子カスケード半導体レーザによれば、第２の凹部を更に設けることで、放熱効率を向上することができる。また、第２の凹部の深さは、凹部の深さより小さいため、第２の凹部における素子抵抗は、凹部における素子抵抗よりも大きい。すなわち、リッジ導波路領域外の素子抵抗をリッジ導波路領域の素子抵抗よりも大きくすることができる。このため、第１の電極と第２の電極との間に電圧が印加された場合、第２の電極のうち凹部に設けられた部分に電流が集中する。これによって、リッジ導波路領域の外部への電流拡散を低減でき、リッジ導波路領域内を流れる電流の割合を増大することができる。したがって、発熱に起因する特性劣化を軽減するとともに、コア層に印加される電界の均一性を向上することが可能となる。
【発明の効果】
【００１７】
本発明によれば、コア層に印加される電界の均一性を向上することができる。
【図面の簡単な説明】
【００１８】
【図１】本実施形態に係る量子カスケード半導体レーザを概略的に示す断面図である。
【図２】（ａ）は図１の量子カスケード半導体レーザの電流経路の概略を示す図、（ｂ）は従来の量子カスケード半導体レーザの電流経路の概略を示す図である。
【図３】（ａ）は図１の量子カスケード半導体レーザをモデル化した図、（ｂ）は従来の量子カスケード半導体レーザをモデル化した図である。
【図４】図３のモデルＡ、モデルＢを用いた電界計算の結果を示す図である。
【図５】図１の量子カスケード半導体レーザの第１変形例の構造を概略的に示す断面図である。
【図６】図１の量子カスケード半導体レーザの第２変形例の構造を概略的に示す断面図である。
【図７】図１の量子カスケード半導体レーザの第２変形例の構造を概略的に示す断面図である。
【図８】図１の量子カスケード半導体レーザの第３変形例の構造を概略的に示す断面図である。
【図９】図１の量子カスケード半導体レーザの第３変形例の構造を概略的に示す断面図である。
【図１０】図１の量子カスケード半導体レーザの第４変形例の構造を概略的に示す断面図である。
【図１１】図１の量子カスケード半導体レーザの第４変形例の構造を概略的に示す断面図である。
【図１２】図１の量子カスケード半導体レーザの第５変形例の構造を概略的に示す下面図である。
【図１３】図１の量子カスケード半導体レーザの第６変形例の構造を概略的に示す下面図である。
【図１４】図１の量子カスケード半導体レーザの第７変形例の構造を概略的に示す断面図である。
【発明を実施するための形態】
【００１９】
以下、添付図面を参照して本発明の実施の形態を詳細に説明する。可能な場合には、同一又は相当要素には同一の符号を付す。
【００２０】
（第１実施形態）
図１は、第１実施形態に係る量子カスケード半導体レーザ１の構造を概略的に示すリッジの延在方向に直交する断面図である。量子カスケード半導体レーザ１は、リッジ型の量子カスケード半導体レーザ素子であって、約３〜２０μｍの中赤外波長領域での発振が可能である。図１に示されるように、量子カスケード半導体レーザ１は、半導体基板（基板）１０と、半導体領域２０と、上部電極（第１の電極）Ｅ１と、下部電極（第２の電極）Ｅ２と、を備える。また、半導体基板１０の導電型と半導体領域２０の導電型とは、同じ（例えば、ｎ型）である。
【００２１】
半導体基板１０は、主面（第１の面）１０ａと、主面１０ａと反対側の裏面（第２の面）１０ｂとを有している。半導体基板１０は、例えばｎ型ＩｎＰにより構成される。この半導体基板１０の厚さは、劈開による素子形成が可能な程度の厚さであることが好ましく、例えば１００〜２００μｍ程度である。裏面１０ｂには、後述の凹部５０が設けられている。
【００２２】
半導体領域２０は、例えばＯＭ又はＭＢＥ等の結晶成長装置を用いて半導体基板１０の主面１０ａ上に成長した半導体エピタキシャル層（以下、「エピ層」という。）である。この半導体領域２０は、下部クラッド層２１（第２のクラッド層）と、下部光閉じ込め層２２と、コア層２３と、上部光閉じ込め層２４と、上部クラッド層２５（第１のクラッド層）と、コンタクト層２６とを含む。この下部クラッド層２１、下部光閉じ込め層２２、コア層２３、上部光閉じ込め層２４、上部クラッド層２５、および、コンタクト層２６は、半導体基板１０の主面１０ａの法線軸ＮＶに沿って、順に配列されている。また、半導体領域２０は、リッジ部３０を含む。
【００２３】
下部クラッド層２１は、半導体基板１０の主面１０ａ上に設けられている。下部クラッド層２１は、例えばｎ型ＩｎＰにより構成され、その厚さは例えば３０００〜４０００ｎｍ程度である。下部光閉じ込め層２２は、下部クラッド層２１上に設けられている。下部光閉じ込め層２２は、例えばｎ型ＧａＩｎＡｓにより構成され、その厚さは例えば４００〜５００ｎｍ程度である。
【００２４】
コア層２３は、下部光閉じ込め層２２および上部光閉じ込め層２４の間に設けられている。コア層２３は、発光領域である複数の活性層と、活性層にキャリアを注入するための複数の注入層とが、交互に配列されたカスケード構造を有している。これらの活性層および注入層は、ＧａＩｎＡｓおよびＡｌＩｎＡｓからなる超格子列で構成されている。コア層２３は、例えば、以下の第１半導体層２３１ａ〜第１６半導体層２３１ｒが順に接続された超格子列を単位積層体２３１とし、この単位積層体２３１が多段に（例えば３０単位）接続された構造を有している。このコア層２３により、８μｍ帯の発振が得られる。なお、単位積層体２３１の第１１半導体層２３１ｋ〜第１６半導体層２３１ｒが活性層に相当し、第１半導体層２３１ａ〜第１０半導体層２３１ｊが注入層に相当する。
【００２５】
（単位積層体２３１の構成例）
第１半導体層２３１ａ：アンドープＧａＩｎＡｓ、厚さ４．０ｎｍ。
第２半導体層２３１ｂ：アンドープＡｌＩｎＡｓ、厚さ１．１ｎｍ。
第３半導体層２３１ｃ：ｎ型ＧａＩｎＡｓ、厚さ３．６ｎｍ、ドープ量２×１０１７ｃｍ−３。
第４半導体層２３１ｄ：ｎ型ＡｌＩｎＡｓ、厚さ１．２ｎｍ、ドープ量２×１０１７ｃｍ−３。
第５半導体層２３１ｅ：ｎ型ＧａＩｎＡｓ、厚さ３．２ｎｍ、ドープ量２×１０１７ｃｍ−３。
第６半導体層２３１ｆ：アンドープＡｌＩｎＡｓ、厚さ１．２ｎｍ。
第７半導体層２３１ｇ：アンドープＧａＩｎＡｓ、厚さ３．０ｎｍ。
第８半導体層２３１ｈ：アンドープＡｌＩｎＡｓ、厚さ１．６ｎｍ。
第９半導体層２３１ｉ：アンドープＧａＩｎＡｓ、厚さ３．０ｎｍ。
第１０半導体層２３１ｊ：アンドープＡｌＩｎＡｓ、厚さ３．８ｎｍ。
第１１半導体層２３１ｋ：アンドープＧａＩｎＡｓ、厚さ２．１ｎｍ。
第１２半導体層２３１ｍ：アンドープＡｌＩｎＡｓ、厚さ１．２ｎｍ。
第１３半導体層２３１ｎ：アンドープＧａＩｎＡｓ、厚さ６．５ｎｍ。
第１４半導体層２３１ｐ：アンドープＡｌＩｎＡｓ、厚さ１．２ｎｍ。
第１５半導体層２３１ｑ：アンドープＧａＩｎＡｓ、厚さ５．３ｎｍ。
第１６半導体層２３１ｒ：アンドープＡｌＩｎＡｓ、厚さ２．３ｎｍ。
【００２６】
上部光閉じ込め層２４は、コア層２３上に設けられている。上部光閉じ込め層２４は、例えばｎ型ＧａＩｎＡｓにより構成され、その厚さは例えば４００〜５００ｎｍ程度である。上部クラッド層２５は、上部光閉じ込め層２４上に設けられている。上部クラッド層２５は、例えばｎ型ＩｎＰにより構成され、その厚さは例えば３０００〜４０００ｎｍ程度である。コンタクト層２６は、上部クラッド層２５上に設けられている。コンタクト層２６は、例えばｎ型ＧａＩｎＡｓにより構成され、その厚さは例えば１００〜１０００ｎｍ程度である。
【００２７】
リッジ部３０は、上部クラッド層２５およびコンタクト層２６により構成され、上部光閉じ込め層２４上に設けられている。このリッジ部３０は、一定の幅を有し、上部光閉じ込め層２４上の一方向に延在している。リッジ部３０の延在方向に直交する断面におけるリッジ部３０の形状は、例えば台形状である。リッジ部３０の底部の幅Ｗ１は、例えば５〜２０μｍ程度である。リッジ部３０は、半導体領域２０において、光導波路となる領域（以下、「リッジ導波路領域」という。）を形成する。
【００２８】
第１の絶縁層４１は、上部光閉じ込め層２４の主面およびリッジ部３０の側面上に設けられており、リッジ部３０の上面において第１の開口部４１ａを有する。第１の絶縁層４１は、シリコン酸化物（例えばＳｉＯ２）、シリコン窒化物（ＳｉＮ）、シリコン酸窒化物（ＳｉＯＮ）、酸窒化アルミニウム（ＡｌＯＮ）、酸化アルミニウム（例えばＡｌ２Ｏ３）等の誘電体膜により構成され、その厚さは例えば３００〜４００ｎｍ程度である。これらの誘電体膜は、半導体素子の保護膜として従来より汎用的に用いられており、優れた耐久性および絶縁性を有することが知られている。上部電極Ｅ１は、第１の絶縁層４１上に設けられており、第１の絶縁層４１の第１の開口部４１ａを介してコンタクト層２６に接合されている。上部電極Ｅ１は、例えばＧｅ、Ａｕ、Ｎｉ、又はＡｕ等の金属により構成され、その厚さは例えば３０００〜５０００ｎｍ程度である。
【００２９】
凹部５０は、半導体基板１０の裏面１０ｂ上において、リッジ部３０に対応する位置に設けられ、リッジ部３０の延在方向に延在している。すなわち、凹部５０は、主面１０ａの法線軸ＮＶとリッジ部３０の延在方向とによって規定される平面に合わせて、裏面１０ｂに設けられる。凹部５０は、例えば、リッジ部３０の延在方向に直交する断面の形状が台形状の溝である。凹部５０は、底部５１を有し、底部５１の幅Ｗ２はリッジ部３０の底部の幅Ｗ１と略同一かそれよりも小さい。また、凹部５０における半導体基板１０の厚さは、素子の機械的強度を保つ程度の厚さが好ましく、例えば５０μｍ以上である。したがって、半導体基板１０の厚さを１００μｍとした場合、凹部５０の深さは、５０μｍ程度である。なお、凹部５０は、リッジ部３０の延在方向に直交する断面において、底部５１の中心線とリッジ部３０の底部の中心線とが重なるように設けられるのが好ましい。
【００３０】
下部電極Ｅ２は、凹部５０を含む半導体基板１０の裏面１０ｂ上に設けられている。下部電極Ｅ２は、例えばＧｅ、Ａｕ、Ｎｉ、又はＡｕ等の金属により構成され、その厚さは例えば５００〜１０００ｎｍ程度である。
【００３１】
このように、量子カスケード半導体レーザ１のリッジ導波路領域は、リッジ部３０側面および半導体領域２０の主面が第１の絶縁層４１でカバーされた、いわゆる電流狭窄構造となっている。そして、上部電極Ｅ１を介してリッジ部３０の上部から注入されたキャリアは、コア層２３を通過して、凹部５０に設けられた下部電極Ｅ２へ流れる。なお、コア層２３に導波光が充分に閉じ込められる場合には、下部光閉じ込め層２２および上部光閉じ込め層２４を省略してもよい。
【００３２】
続いて、量子カスケード半導体レーザ１の製造方法について説明する。まず、ＬＤプロセスを用いて、半導体基板１０の主面１０ａ上にエピ層（下部クラッド層２１、下部光閉じ込め層２２、コア層２３、上部光閉じ込め層２４、上部クラッド層２５、および、コンタクト層２６）を順に成長する。そして、エピ層を加工して主面１０ａ側にリッジ型ＱＣＬ構造を形成する。具体的には、ウエットエッチング又はドライエッチングによりエピ層のうち導波路領域の両側のコンタクト層２６および上部クラッド層２５をエッチングして、リッジ部３０を形成する。その後、スパッタ又はＣＶＤといった誘電体膜成膜装置を用いて、リッジ部３０の上面を除くエピ層の表面に第１の絶縁層４１を成膜する。次に、ＳｉＯ２、ＳｉＮ、ＢＣＢ等の誘電体マスク、又はＣｒ等の金属マスクを用いて、半導体基板１０の裏面１０ｂの凹部５０が形成される領域以外を保護する。そして、ドライエッチング又はウエットエッチングにより、裏面１０ｂのうちマスクされていない領域を選択的にエッチングして凹部５０を形成する。あるいは、集束イオンビーム（ＦＩＢ：Focused  Ion  Beam）を用いて裏面１０ｂに高速のイオンを照射し、凹部５０となるべき領域を削ることで凹部５０を形成する。イオンとしては、例えば、Ｇａイオンが用いられる。その後、スパッター又はＥＢ蒸着等の金属膜形成装置を用いて、下部電極Ｅ２をパターニングする。このようにして、量子カスケード半導体レーザ１を作製する。上述したように、量子カスケード半導体レーザ１では、結晶成長は１回のみ行われる。また、量子カスケード半導体レーザ１の製造工程では活性層のエッチングが不要である。このため、量子カスケード半導体レーザ１では、活性層のエッチングに起因する結晶劣化が生じない。したがって、量子カスケード半導体レーザ１は、低コストおよび高歩留まりで製造することが可能である。
【００３３】
次に、図２〜図４を参照して、量子カスケード半導体レーザ１の作用効果を説明する。図２の（ａ）は量子カスケード半導体レーザ１の電流経路の概略を示す図、図２の（ｂ）は従来のリッジ型ＱＣＬの電流経路の概略を示す図である。図３の（ａ）は量子カスケード半導体レーザ１をモデル化した図、図３の（ｂ）は従来のリッジ型ＱＣＬをモデル化した図である。図４は、図３のモデルに基づいて電界計算した結果を示す図である。
【００３４】
図２の（ｂ）に示されるように、従来のリッジ型ＱＣＬ５では、下部電極Ｅ２側を高電位として、上部電極Ｅ１と下部電極Ｅ２との間に電圧が印加された場合、リッジ導波路領域の外部へ電子をキャリアとして電流Ｉ５が拡散する。このため、コア層２３に印加される電界は均一でない。一方、量子カスケード半導体レーザ１では、上部電極Ｅ１と下部電極Ｅ２との間の素子抵抗は、他の部分と比較して凹部５０が設けられている部分において小さくなる。このため、図２の（ａ）に示されるように、下部電極Ｅ２側を高電位として、上部電極Ｅ１と下部電極Ｅ２との間に電圧が印加された場合、下部電極Ｅ２のうち凹部５０に設けられた部分に電子をキャリアとする電流Ｉ１１が集中する。すなわち、リッジ導波路領域外へ拡散する電子をキャリアとする電流Ｉ１２を低減でき、リッジ導波路領域内を流れる電子をキャリアとする電流Ｉ１１の割合を増大することができる。その結果、量子カスケード半導体レーザ１は、従来のリッジ型ＱＣＬ５と比較して、コア層２３に印加される電界の均一性を向上することができる。
【００３５】
図３および図４を参照して、量子カスケード半導体レーザ１および従来のリッジ型ＱＣＬ５のコア層に印加される電界を簡易モデルに基づく電界計算結果により比較する。図３の（ａ）に示されるように、モデルＡは、量子カスケード半導体レーザ１のリッジの延在方向に直交する断面をモデル化したものである。モデルＡは、下部層Ａ１と、コア層Ａ２と、上部層Ａ３と、上部電極Ａ４と、下部電極Ａ５とを備える。また、下部層Ａ１の裏面には台形状の凹部Ａ６が設けられている。図３の（ａ）の断面において、モデルＡの幅方向をＸ軸、モデルＡの高さ方向をＹ軸とし、凹部Ａ６の底部のＸ軸方向中心位置を原点（０，０）としている。下部層Ａ１は、ドープ量が２×１０１７ｃｍ−３のｎ型ＧａＩｎＡｓにより構成されている。凹部Ａ６の底部における下部層Ａ１の厚さは０．４μｍである。コア層Ａ２は、下部層Ａ１の主面上に設けられている。コア層Ａ２は、導電型を有しない（アンドープ）ＧａＩｎＡｓにより構成されており、その厚さは２．０μｍある。上部層Ａ３は、コア層Ａ２上に設けられている。上部層Ａ３は、ドープ量が２×１０１７ｃｍ−３のｎ型ＧａＩｎＡｓにより構成されており、その厚さは０．４μｍである。上部電極Ａ４は、上部層Ａ３上に設けられている。上部電極Ａ４は、Ｙ軸を中心としてＸ軸方向の幅が１０μｍである。下部電極Ａ５は、下部層Ａ１に形成された凹部Ａ６の底部に設けられている。下部電極Ａ５は、Ｙ軸を中心としてＸ軸方向の幅が１０μｍである。電界計算ポイントＰは、電界強度を計算する位置を示している。この電界計算ポイントＰは、下部層Ａ１の主面からＹ軸方向に０．１μｍ上方であって、Ｘが０以上の領域である。
【００３６】
図３の（ｂ）に示されるように、モデルＢは、従来のリッジ型ＱＣＬ５のリッジの延在方向に直交する断面をモデル化したものである。モデルＢは、下部層Ｂ１と、コア層Ｂ２と、上部層Ｂ３と、上部電極Ｂ４と、下部電極Ｂ５とを備える。図３の（ｂ）の断面において、モデルＢの幅方向をＸ軸、モデルＢの高さ方向をＹ軸とし、下部層Ｂ１の裏面のＸ軸方向中心位置を原点（０，０）としている。下部層Ｂ１は、ドープ量が２×１０１７ｃｍ−３のｎ型ＧａＩｎＡｓにより構成されており、その厚さは０．４μｍである。コア層Ｂ２は、下部層Ｂ１の主面上に設けられている。コア層Ｂ２は、導電型を有しない（アンドープ）ＧａＩｎＡｓにより構成されており、その厚さは２．０μｍある。上部層Ｂ３は、コア層Ｂ２上に設けられている。上部層Ｂ３は、ドープ量が２×１０１７ｃｍ−３のｎ型ＧａＩｎＡｓにより構成されており、その厚さは０．４μｍである。上部電極Ｂ４は、上部層Ｂ３上に設けられている。上部電極Ｂ４は、Ｙ軸を中心としてＸ軸方向の幅が１０μｍである。下部電極Ｂ５は、下部層Ｂ１の裏面上に設けられている。下部電極Ｂ５は、Ｙ軸を中心としてＸ軸方向の幅が５０μｍである。電界計算ポイントＰは、電界強度を計算する位置を示している。この電界計算ポイントＰは、下部層Ｂ１の主面からＹ軸方向に０．１μｍ上方であって、Ｘが０以上の領域である。
【００３７】
図４のグラフＧａは、図３の（ａ）に示されたモデルＡに対し、下部電極Ａ５側に正の電圧を印加した場合の電界計算ポイントＰにおけるＹ軸方向（垂直方向）の電界強度の計算結果を示している。図４のグラフＧｂは、図３の（ｂ）に示されたモデルＢに対し、下部電極Ｂ５側に正の電圧を印加した場合の電界計算ポイントＰにおけるＹ軸方向（垂直方向）の電界強度の計算結果を示している。グラフＧａとグラフＧｂとを比較すると、モデルＢでは、Ｘ座標の値が大きくなるに従い、電界強度が低下している。一方で、モデルＡでは、モデルＢと比較して、Ｘ座標の値による電界強度の変化が小さい。すなわち、モデルＡは、モデルＢよりコア層Ａ２におけるＹ軸方向の電界強度の均一性が高い。以上のことから、量子カスケード半導体レーザ１は、従来のリッジ型ＱＣＬ５と比較して、コア層２３に印加される電界の均一性を向上することができる。その結果、従来のリッジ型ＱＣＬに比べて、閾値電流の低減および出力増加といった発振諸特性を改善できる。
【００３８】
なお、量子カスケード半導体レーザ１は、半導体基板１０の裏面１０ｂ全面に下部電極Ｅ２が設けられている。このため、量子カスケード半導体レーザ１をエピアップ実装する場合、裏面１０ｂのうち凹部５０以外の領域に設けられた下部電極Ｅ２に半田を融着させてダイボンド実装することができ、エピアップ実装が容易となる。
【００３９】
（第１変形例）
図５は、量子カスケード半導体レーザ１の第１変形例の構造を概略的に示すリッジの延在方向に直交する断面図である。凹部５０は、主面１０ａの法線軸ＮＶとリッジ部３０の延在方向とによって規定される平面に合わせて、裏面１０ｂに設けられる。そして、凹部５０の底部５１の幅Ｗ２は、リッジ部３０の底部の幅Ｗ１よりも小さい。
【００４０】
第１変形例によれば、上部電極Ｅ１と下部電極Ｅ２との間に電圧が印加された場合、下部電極Ｅ２のうち凹部５０に設けられた部分に電流が集中する。また、凹部５０の底部５１の幅Ｗ２は、リッジ部３０の底部の幅Ｗ１より小さいため、電流をほぼリッジ導波路領域内に閉じ込めることができる。その結果、リッジ導波路領域外への電流拡散を更に低減でき、コア層２３に印加される電界の均一性を向上することができる。
【００４１】
（第２変形例）
図６および図７は、量子カスケード半導体レーザ１の第２変形例の構造を概略的に示すリッジの延在方向に直交する断面図である。図６の第２変形例の量子カスケード半導体レーザ１は、半導体基板１０の裏面１０ｂと下部電極Ｅ２との間に、第２の絶縁層４２（絶縁膜）を更に備える。この第２の絶縁層４２は、シリコン酸化物（例えばＳｉＯ２）、シリコン窒化物（ＳｉＮ）、シリコン酸窒化物（ＳｉＯＮ）、酸窒化アルミニウム（ＡｌＯＮ）、酸化アルミニウム（例えばＡｌ２Ｏ３）等の誘電体膜で構成され、その厚さは例えば１００〜５００ｎｍ程度である。これらの誘電体膜は、スパッタおよびＣＶＤといった一般的な誘電体膜成膜装置を用いて成膜される。また、第２の絶縁層４２は、凹部５０の位置に第２の開口部４２ａを有する。第２の開口部４２ａは、裏面１０ｂのうち凹部５０全体に対して設けられてもよい。また、図７に示されるように、第２の開口部４２ａは、凹部５０のリッジ導波路領域に対応する位置に設けられてもよい。凹部５０の底部５１の幅Ｗ２がリッジ部３０の底部の幅Ｗ１よりも大きい場合、第２の開口部４２ａは、底部５１のリッジ導波路領域に対応する位置に設けられてもよい。下部電極Ｅ２は、この第２の開口部４２ａを介して半導体基板１０の裏面１０ｂに接合されている。
【００４２】
第２変形例によれば、リッジ導波路領域外において、裏面１０ｂと下部電極Ｅ２との間に第２の絶縁層４２を設けることにより、リッジ導波路領域外の素子抵抗を更に増大できる。このため、リッジ導波路領域外への電流拡散を更に低減できる。その結果、コア層２３に印加される電界の均一性を向上することができ、量子カスケード半導体レーザ１の特性を更に改善することが可能となる。
【００４３】
（第３変形例）
図８および図９は、量子カスケード半導体レーザ１の第３変形例の構造を概略的に示すリッジの延在方向に直交する断面図である。図８の第３変形例の量子カスケード半導体レーザ１は、半導体基板１０の裏面１０ｂと下部電極Ｅ２との間に、半絶縁性半導体層４３を更に備える。この半絶縁性半導体層４３は、例えばプロトン、又はＦｅ、Ｔｉ、Ｃｒ、Ｃｏ等の遷移金属を裏面１０ｂに添加することで形成され、１０５Ωｃｍ以上の抵抗値を有する。これらの物質の添加は、イオン注入、熱拡散等により行われる。半絶縁性半導体層４３の厚さは、例えば１００〜１０００ｎｍ程度である。また、半絶縁性半導体層４３は、凹部５０の位置に第３の開口部４３ａを有する。第３の開口部４３ａは、裏面１０ｂのうち凹部５０全体に対して設けられてもよい。また、図９に示されるように、第３の開口部４３ａは、凹部５０のリッジ導波路領域に対応する位置に設けられてもよい。凹部５０の底部５１の幅Ｗ２がリッジ部３０の底部の幅Ｗ１よりも大きい場合、第３の開口部４３ａは、底部５１のリッジ導波路領域に対応する位置に設けられてもよい。下部電極Ｅ２は、この第３の開口部４３ａを介して半導体基板１０の裏面１０ｂに接合されている。
【００４４】
第３変形例によれば、リッジ導波路領域外において、裏面１０ｂと下部電極Ｅ２との間に半絶縁性半導体層４３を設けることにより、リッジ導波路領域外の素子抵抗を更に増大できる。このため、リッジ導波路領域外への電流拡散を更に低減できる。その結果、コア層２３に印加される電界の均一性を向上することができ、量子カスケード半導体レーザ１の特性を更に改善することが可能となる。また、半絶縁性半導体層４３を設けることによって、下部電極Ｅ２と半導体基板１０の裏面１０ｂとの密着性を向上することができる。
その結果、下部電極Ｅ２をダイボンドまたはワイヤボンドする際のダイボンド強度およびワイヤボンド強度等の実装強度を増加させることが可能となる。また、プロトン、又はＦｅ、Ｔｉ、Ｃｒ、Ｃｏ等の遷移金属をＩｎＰ等のIII−Ｖ族化合物半導体に添加することで、長期にわたり優れた絶縁性を保持可能な半導体層とすることができる。また、これらの物質は、イオン注入、熱拡散等の、半導体中への物質添加に用いられる一般的な手法を用いて、容易に半導体中に添加することができる。このため、製造プロセスへの導入が容易である。
【００４５】
（第４変形例）
図１０および図１１は、量子カスケード半導体レーザ１の第４変形例の構造を概略的に示すリッジの延在方向に直交する断面図である。図１０の第４変形例の量子カスケード半導体レーザ１では、下部電極Ｅ２が、凹部５０の底部５１上のみに設けられている。図１１の第４変形例の量子カスケード半導体レーザ１では、下部電極Ｅ２が、凹部５０全体に設けられている。なお、下部電極Ｅ２は、リッジ部３０の底部の幅Ｗ１と凹部５０の底部５１の幅Ｗ２とを考慮し、リッジ部３０に対応する位置に設けられている。下部電極Ｅ２は、リッジ部３０の延在方向と直交する断面において、リッジ部３０の底部の中心線上に設けられるのが好ましい。下部電極Ｅ２は、リッジ部３０の底部の幅Ｗ１と同じかそれよりも狭い幅で設けられるのが好ましい。また、下部電極Ｅ２は、図１０および図１１に示された下部電極Ｅ２に限定されず、凹部５０の底部５１の一部、又は凹部５０の底部５１全体および側部の一部に設けられてもよい。
【００４６】
第４変形例によれば、裏面１０ｂのうち凹部５０以外の領域には下部電極Ｅ２が設けられていないため、リッジ導波路領域内に対してリッジ導波路領域外の素子抵抗を増大できる。このため、上部電極Ｅ１と下部電極Ｅ２との間に電圧が印加された場合、凹部５０に設けられた下部電極Ｅ２に電流を集中させることができる。そして、リッジ導波路領域の外部への電流拡散を低減でき、リッジ導波路領域内を流れる電流の割合を増大させることができる。したがって、コア層２３に印加される電界の均一性をより向上することが可能となる。その結果、量子カスケード半導体レーザ１の特性を更に改善することが可能となる。
【００４７】
（第５変形例）
図１２は、量子カスケード半導体レーザ１の第５変形例の構造を概略的に示す底面図である。図１２の第５変形例の量子カスケード半導体レーザ１では、下部電極Ｅ２が、凹部５０全体および裏面１０ｂのうち凹部５０以外の領域の一部に設けられている。第１の端面１０ｃは、リッジ部３０の延在方向における半導体基板１０の一端面である。第２の端面１０ｄは、リッジ部３０の延在方向における半導体基板１０の他端面である。凹部５０およびリッジ部３０は、第１の端面１０ｃから第２の端面１０ｄまで延在している。第１の反射膜６０ａは、第１の端面１０ｃに設けられ、例えば誘電体多層膜で構成される。第２の反射膜６０ｂは、第２の端面１０ｄに設けられ、例えば誘電体多層膜で構成される。量子カスケード半導体レーザ１は、これらの第１の反射膜６０ａおよび第２の反射膜６０ｂにより共振器を形成し、レーザ発振を行う。この共振器が形成される方向を共振器方向という。そして、下部電極Ｅ２は、裏面１０ｂのうち凹部５０以外の領域では、例えば共振器方向に一定の間隔で設けられている。
【００４８】
第５変形例によれば、半導体基板１０の裏面１０ｂの全面に下部電極Ｅ２が設けられた構造に比べて、リッジ導波路領域外を高抵抗化できる。このため、リッジ導波路領域外への電流拡散を更に低減できる。その結果、コア層２３に印加される電界の均一性を向上することができ、量子カスケード半導体レーザ１の特性を更に改善することが可能となる。また、凹部５０以外の領域に下部電極Ｅ２が設けられていることによって、この領域に半田を融着してダイボンドすることができる。その結果、エピアップ実装が容易となる。
【００４９】
（第６変形例）
図１３は、量子カスケード半導体レーザ１の第６変形例の構造を概略的に示す底面図である。図１３の第６変形例の量子カスケード半導体レーザ１では、リッジ部３０は、第１の端面１０ｃから第２の端面１０ｄまで延在している。また、凹部５０は、第１の端部５０ａから第２の端部５０ｂまで延在している。そして、凹部５０は、第１の端部５０ａおよび第２の端部５０ｂを有している。第１の端部５０ａおよび第２の端部５０ｂはそれぞれ、第１の端面１０ｃおよび第２の端面１０ｄから離れている。第１の端面１０ｃから第１の端部５０ａまでの距離、および、第２の端面１０ｄから第２の端部５０ｂまでの距離はいずれも、第１の端面１０ｃおよび第２の端面１０ｄにおけるリーク電流を低減可能な距離であればよく、例えば２０〜１００μｍ程度である。すなわち、凹部５０は、半導体基板１０の裏面１０ｂにおいて、第１の端面１０ｃから第２の端面１０ｄまで延在しているのではなく、第１の端面１０ｃから第１の端部５０ａまでの間、および、第２の端面１０ｄから第２の端部５０ｂまでの間には設けられていない。
【００５０】
第６変形例によれば、半導体基板１０の第１の端面１０ｃおよび第２の端面１０ｄ近傍には凹部５０が設けられていないため、第１の端面１０ｃおよび第２の端面１０ｄ近傍の導波路領域は、凹部５０が設けられた導波路領域に比べて、高抵抗である。このため、第１の端面１０ｃおよび第２の端面１０ｄ近傍のリッジ導波路領域には、電流が流れにくい。すなわち、第６変形例によれば、第１の端面１０ｃおよび第２の端面１０ｄ近傍のリッジ導波路領域への電流注入が抑制されるため、端面リーク電流を低減できる。その結果、端面リーク電流が一因となって引き起こされるＣＯＤ破壊およびＥＳＤ破壊といった端面破壊を抑制できる。また、第６変形例によれば、第１の端面１０ｃから第２の端面１０ｄまで凹部５０が設けられている場合に比べて、素子の機械的強度を高めることができ、応力に対する耐性を向上できる。
【００５１】
（第７変形例）
図１４は、量子カスケード半導体レーザ１の第７変形例の構造を概略的に示すリッジの延在方向に直交する断面図である。図１４の第７変形例の量子カスケード半導体レーザ１では、１又は複数の第２の凹部７０が裏面１０ｂに更に設けられている。この第２の凹部７０は、半導体基板１０の裏面１０ｂ上において、凹部５０が設けられていない部分に設けられ、リッジ部３０の延在方向に延在している。第２の凹部７０は、例えばリッジ部３０の延在方向に直交する断面の形状が台形状の溝である。第２の凹部７０は、底部７１を有し、底部７１の幅Ｗ３は、裏面１０ｂのうち凹部５０を除いた領域に設けることができる任意の幅である。また、第２の凹部７０における半導体基板１０の厚さは、素子の機械的強度を保つ程度の厚さが好ましく、例えば５０μｍ以上である。半導体基板１０の厚さを１００μｍとした場合、第２の凹部７０の深さＤ３は、５０μｍ以下が好ましい。更に、コア層２３における電界の均一性を向上するために、リッジ導波路領域の素子抵抗よりリッジ導波路領域外の素子抵抗を大きくする必要がある。したがって、第２の凹部７０の深さＤ３は、凹部５０の深さＤ２よりも小さくするのが好ましい。第２の凹部７０は、リッジ導波路領域の近辺に設けられるのが好ましい。なお、第２の凹部７０のリッジ部３０の延在方向に直交する断面における形状は、例えば、矩形、Ｖ字型等としてもよい。
【００５２】
続いて、第７変形例の量子カスケード半導体レーザ１の製造方法について説明する。第１実施形態の量子カスケード半導体レーザ１の製造方法と同様にして、半導体基板１０の主面１０ａ側にリッジ型量子カスケード半導体レーザ構造を形成する。次に、ＳｉＯ２、ＳｉＮ、ＢＣＢ等の誘電体マスク、又はＣｒ等の金属マスクを用いて、半導体基板１０の裏面１０ｂの凹部５０および第２の凹部７０が形成される領域以外を保護する。そして、ドライエッチング又はウエットエッチングにより、裏面１０ｂのマスクされていない領域を深さＤ３に達するまで選択的にエッチングする。次に、エッチングに用いたマスクを除去し、再度凹部５０が形成される領域以外を上述の誘電体マスク又は金属マスクを用いて保護する。そして、ドライエッチング又はウエットエッチングにより、裏面１０ｂのマスクされていない領域を深さＤ２に達するまで選択的にエッチングする。このようにして、裏面１０ｂに凹部５０および第２の凹部７０を形成する。
【００５３】
あるいは、集束イオンビームを用いて裏面１０ｂに高速のイオンを照射し、凹部５０および第２の凹部７０が形成される領域を削ることで凹部５０および第２の凹部７０を形成してもよい。集束イオンビームを使用する場合は、マスクを形成する必要がなく、また、凹部５０および第２の凹部７０を形成する際に、イオン照射時間を適宜変更することで、凹部５０および第２の凹部７０を一括で形成することができる。その後、スパッター又はＥＢ蒸着等の金属膜形成装置を用いて、下部電極Ｅ２をパターニングする。このようにして、第７変形例の量子カスケード半導体レーザ１を作製する。
【００５４】
第７変形例によれば、裏面１０ｂに第２の凹部７０を更に設けることで、放熱効率を向上することができる。また、第２の凹部７０は、凹部５０よりも深さが小さいため、リッジ導波路領域外の素子抵抗をリッジ導波路領域の素子抵抗よりも大きくすることができる。このため、上部電極Ｅ１と下部電極Ｅ２との間に電圧が印加された場合、下部電極Ｅ２のうち凹部５０に設けられた部分に電流が集中する。これによって、リッジ導波路領域外への電流拡散を低減でき、リッジ導波路領域内を流れる電流の割合を増大することができる。したがって、発熱に起因する特性劣化を軽減するとともに、コア層２３に印加される電界の均一性を向上することが可能となる。その結果、量子カスケード半導体レーザ１の特性を更に改善することが可能となる。特に、リッジ導波路領域は、電流が集中して流れるため発熱する。このため、リッジ導波路領域近辺に第２の凹部７０を設けることにより、放熱効果を高めることができる。
【００５５】
なお、本発明に係る量子カスケード半導体レーザは上記実施形態に記載したものに限定されない。例えば、上記実施形態では、凹部５０のリッジ部３０の延在方向に直交する断面の形状は台形状であるが、これに限定されず、任意の形状とすることができる。凹部５０のリッジ部３０の延在方向に直交する断面における形状は、例えば、矩形、Ｖ字型、底部５１を有しない形状としてもよい。いずれの形状であっても、上記実施形態において説明した作用効果と同様の作用効果が得られることは明らかである。
【００５６】
また、ＩｎＰ系量子カスケード半導体レーザは、駆動電流が数Ａ程度であり、リッジ導波路領域外に拡散する電流が大きい。このため、上記実施形態において、ＩｎＰ系量子カスケード半導体レーザとすることで、特に発振諸特性を改善できる。
【００５７】
ここで、リッジ型構造の発振特性について補足の説明を行う。リッジ型構造では、いわゆるハイメサ型、又は埋め込みヘテロストラクチャー型と呼ばれる電流狭窄構造に比べて、閾値電流が高い等、一般的に発振特性が悪い。上記非特許文献１においても、ハイメサ型構造(非特許文献１においては、「deep  etched  ridge  waveguide  laser」と記載)ではＣＷ発振しているのに対し、リッジ型構造ではパルス発振しか実現できていない。
【産業上の利用可能性】
【００５８】
以上説明したように、本実施形態によれば、コア層に印加される電界の均一性を向上することができる。
【符号の説明】
【００５９】
１…量子カスケード半導体レーザ、１０…半導体基板（基板）、１０ａ…主面（第１の面）、１０ｂ…裏面（第２の面）、１０ｃ…第１の端面、２０…半導体領域、２１…下部クラッド層（第２のクラッド層）、２３…コア層、２５…上部クラッド層（第１のクラッド層）、３０…リッジ部、４２…第２の絶縁層（絶縁層）、４２ａ…第２の開口部（開口部）、４３…半絶縁性半導体層、４３ａ…第３の開口部（開口部）、５０…凹部、５０ａ…第１の端部、５０ｂ…第２の端部、５１…底部、７０…第２の凹部、Ｅ１…上部電極（第１の電極）、Ｅ２…下部電極（第２の電極）。
【図１】
2012222296.tif 000003
【図２】
2012222296.tif 000004
【図３】
2012222296.tif 000005
【図４】
2012222296.tif 000006
【図５】
2012222296.tif 000007
【図６】
2012222296.tif 000008
【図７】
2012222296.tif 000009
【図８】
2012222296.tif 000010
【図９】
2012222296.tif 000011
【図１０】
2012222296.tif 000012
【図１１】
2012222296.tif 000013
【図１２】
2012222296.tif 000014
【図１３】
2012222296.tif 000015
【図１４】
2012222296.tif 000016