(57)【要約】【課題】最適な駆動周波数で撮像素子を駆動した場合、設定された動画像のフレームレートとの差により、一定のフレーム間隔ごとに、同一フレームを連続させる重複処理などを行わなければならず、画質の劣化を招いていた。【解決手段】上記課題を解決するために、撮像装置は、被写体像を光電変換してフレーム画像信号を出力する撮像部と、フレーム画像信号が順次書き込まれ、かつ、順次読み出される記憶部と、記憶部におけるフレーム画像信号の読み書き状況を監視する監視部と、監視部が監視する読み書き状況に基づいて、撮像部からフレーム画像信号を出力させるタイミングを規定する垂直同期信号の間隔を変化させる制御部とを備える。【選択図】図２
2012124678.tif 000002
【特許請求の範囲】
【請求項１】
被写体像を光電変換してフレーム画像信号を出力する撮像部と、
前記フレーム画像信号が順次書き込まれ、かつ、順次読み出される記憶部と、
前記記憶部における前記フレーム画像信号の読み書き状況を監視する監視部と、
前記監視部が監視する前記読み書き状況に基づいて、前記撮像部から前記フレーム画像信号を出力させるタイミングを規定する垂直同期信号の間隔を変化させる制御部と
を備える撮像装置。
【請求項２】
前記撮像部を駆動する第１同期信号を生成する第１発振器と、
前記記憶部から前記フレーム画像信号を順次読み出す第２同期信号を生成する第２発振器と
を備える請求項１に記載の撮像装置。
【請求項３】
前記フレーム画像信号から生成される動画像データのフレームレートを設定する設定部と、
前記設定部により設定された前記フレームレートに基づいて、複数の前記第２発振器から一つを選択する選択部と
を備える請求項２に記載の撮像装置。
【請求項４】
前記記憶部の記憶容量は、前記フレーム画像信号の一フレームに相当する容量である請求項１から３のいずれか１項に記載の撮像装置。
【請求項５】
前記制御部は、前記垂直同期信号の間隔を変化させ場合に、前記撮像部の画素をリセットするリセット信号の生成タイミングも、同じ垂直同期期間内において変化させる請求項１から４のいずれか１項に記載の撮像装置。
【請求項６】
撮像部から出力されるフレーム画像信号を順次記憶部へ書き込む書込みステップと、
前記記憶部から前記フレーム画像信号を順次読み出す読出しステップと、
前記記憶部における前記フレーム画像信号の読み書き状況を監視する監視ステップと、
前記監視ステップにより監視された前記読み書き状況に基づいて、前記撮像部から前記フレーム画像信号を出力させるタイミングを規定する垂直同期信号の間隔を変化させる制御ステップと
をコンピュータに実行させる撮像装置の制御プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置および撮像装置の制御プログラムに関する。
【背景技術】
【０００２】
撮像装置から出力される動画像のフレームレートには、様々な規格が存在する。そこで設定されたフレームレートに対応すべく、撮像素子を駆動する発振器を複数設け、これを切り替えて、撮像素子からの画像出力周波数をフレームレートに同期させていた。あるいは、一つの発振器を分周して撮像素子からの画像出力周波数を変更していた。
［先行技術文献］
［特許文献］
［特許文献１］  特開平８−４６８７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００３】
撮像素子にはそれぞれ、駆動に適した周波数が存在する。最適な駆動周波数で撮像素子を駆動した場合、設定された動画像のフレームレートとの差により、一定のフレーム間隔ごとに、同一フレームを連続させる重複処理あるいはフレームを削除するフレーム飛ばし処理を行わなければならず、画質の劣化を招いていた。
【課題を解決するための手段】
【０００４】
上記課題を解決するために、本発明の第１の態様における撮像装置は、被写体像を光電変換してフレーム画像信号を出力する撮像部と、フレーム画像信号が順次書き込まれ、かつ、順次読み出される記憶部と、記憶部におけるフレーム画像信号の読み書き状況を監視する監視部と、監視部が監視する読み書き状況に基づいて、撮像部からフレーム画像信号を出力させるタイミングを規定する垂直同期信号の間隔を変化させる制御部とを備える。
【０００５】
上記課題を解決するために、本発明の第２の態様における撮像装置の制御プログラムは、撮像部から出力されるフレーム画像信号を順次記憶部へ書き込む書込みステップと、記憶部からフレーム画像信号を順次読み出す読出しステップと、記憶部におけるフレーム画像信号の読み書き状況を監視する監視ステップと、監視ステップにより監視された読み書き状況に基づいて、撮像部からフレーム画像信号を出力させるタイミングを規定する垂直同期信号の間隔を変化させる制御ステップとをコンピュータに実行させる。
【０００６】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【０００７】
【図１】本実施形態に係るカメラのシステム構成図である。
【図２】システムを構成する各要素間の信号の流れを説明する説明図である。
【図３】画像メモリの読み書き状況の概念図である。
【図４】垂直同期信号に関わるタイミングチャートである。
【図５】画像メモリの制御に関する処理フロー図である。
【発明を実施するための形態】
【０００８】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【０００９】
図１は、本実施形態に係るカメラ１００のシステム構成図である。撮像装置としてのカメラ１００は、撮像素子１０３で受光した被写体像を、静止画像データまたは動画像データとして記録、出力できる。本実施形態においては、特に動画像データの生成、出力に関して詳細に説明する。
【００１０】
動画像データとして単位時間当たりに何フレームを出力するか、すなわち動画出力のフレームレートに対しては、世界中で数種類の規格が制定されている。代表的なものとして、ＮＴＳＣ系（２９．９７Ｈｚ、５９．９４Ｈｚ）、ＰＡＬ系（２５Ｈｚ、５０Ｈｚ）、その他（２３．９７６Ｈｚ）のフレームレートが挙げられる。カメラ１００は、例えばユーザによる操作部材１１９の操作により、これらの中から任意のフレームレートを設定することができる。
【００１１】
また、ユーザは、１フレームあたりの画像サイズも選択することができる。例えばフルＨＤ規格である１９２０画素×１０８０画素などが選択できる。したがって、カメラ１００は、選択されたフレームレート、画像サイズ等に応じて、動画像データの処理負荷が変わることになる。本実施形態におけるカメラ１００は、ユーザにより選択されたフレームレート、画像サイズ等によらず、出力画像の時間的な連続性および出力画像の画質等に影響を与えない構成を備える。以下に具体的な構成について説明する。
【００１２】
カメラ１００は光学系１０１を備える。光学系１０１は、ズームレンズ、フォーカスレンズ等により構成される。被写体光は光軸に沿って光学系１０１に入射し、撮像素子１０３の前面に配置されたシャッタ１０２を通過して撮像素子１０３の受光面に被写体像として結像する。
【００１３】
撮像素子１０３は、被写体像である光学像を光電変換する素子であり、ＣＣＤセンサ、ＣＭＯＳセンサ等が用いられる。本実施形態においては、撮像素子１０３としてＣＣＤセンサが用いられる場合について説明する。撮像素子１０３は、第１発振器１０４から供給されるクロック信号およびＤＦＥ１０７から供給される垂直同期信号、水平同期信号に同期して、ドライバ１０５により駆動される。ドライバ１０５は、後述のように撮像素子１０３の各画素における電荷蓄積時間を制御し、ＡＦＥ１０６へ出力する画素を選択する。
【００１４】
ＡＦＥ１０６は、撮像素子１０３から画像信号の出力を受け、画像信号に対してゲインコントロール、ノイズ除去などのアナログ処理を施す。ＡＦＥ１０６でアナログ処理を施された画像信号は、ＤＦＥ１０７へ出力される。ＤＦＥ１０７は、ＡＦＥ１０６でアナログ処理された画像信号をデジタル信号に変換する。また、ＤＦＥ１０７は、システム制御部１１０の制御を受けて、垂直同期信号、水平同期信号の時間間隔を調整し、ドライバ１０５へ送出する。ＤＦＥ１０７でデジタル化された画像信号は、一旦内部メモリ１０８へ順次出力され、記憶される。
【００１５】
内部メモリ１０８へ記憶された画像信号は、画像処理部１０９へ順次読み出される。画像処理部１０９は、読み出した画像信号にホワイトバランス処理、ガンマ処理、補間処理等の画像処理を施してフレーム画像とし、選択されたフレームレートにより動画像データとして記録媒体、表示装置等へ出力する。
【００１６】
内部メモリ１０８は、高速で読み書きのできるランダムアクセスメモリであり、例えばＤＲＡＭ、ＳＲＡＭなどが用いられる。内部メモリ１０８は、画像処理部１０９が行う画像処理等において、ワークメモリとしての役割も担う。
【００１７】
画像処理部１０９は、クロックスイッチャー１１１から供給されるクロック信号に同期して、内部メモリ１０８に記憶された画像信号を順次読み出す。クロックスイッチャー１１１は、第２発振器１１２および第３発振器１１３からそれぞれ異なるクロック信号の供給を受け、システム制御部１１０の指示によりいずれかのクロック信号を選択して画像処理部１０９へ供給する。ここで、クロックスイッチャー１１１が画像処理部１０９へ供給するクロック信号は、選択されたフレームレートに一致する周波数を有する。
【００１８】
カメラ１００は、上記の画像処理における各々の要素も含めて、システム制御部１１０により直接的または間接的に制御される。システム制御部１１０は、電気的に消去・記録可能な不揮発性メモリであるシステムメモリ１１４を備えている。システムメモリ１１４は、ＥＥＰＲＯＭ（登録商標）等により構成される。システムメモリ１１４は、カメラ１００の動作時に必要な定数、変数、プログラム等を、カメラ１００の非動作時にも失われないよう記録している。システム制御部１１０は、これらの定数、変数、プログラム等を適宜内部メモリ１０８に展開して、カメラ１００の制御に利用する。
【００１９】
画像処理部１０９から出力された動画像データは、表示制御部１１５の制御に従って、カメラ１００が内蔵する表示部１１６で表示され得る。また、表示制御部１１５は、動画像データの表示と共に、もしくは動画像データを表示することなく、カメラ１００の各種設定に関する様々なメニュー項目を、表示部１１６に表示することができる。
【００２０】
外部接続ＩＦ１１７は、外部機器と接続するインタフェースである。外部接続ＩＦ１１７は、例えばメモリカードを装着するカードスロット、ＴＶモニタ等と接続するＨＤＭＩ端子、ＰＣと通信するＬＡＮユニット等の接続部１１８に接続されている。画像処理部１０９から出力された動画像データは、外部接続ＩＦ１１７を介して、例えばメモリカードに記録され、ＴＶモニタに表示される。
【００２１】
カメラ１００は、ユーザからの操作を受け付ける操作部材１１９を備えている。システム制御部１１０は、操作部材１１９が操作されたことを検知する。システム制御部１１０は、検出された操作に応じた動作を実行する。例えば、操作部材１１９としてのＲＥＣボタンが操作されたことを検知したときには、システム制御部１１０は、被写体像を光電変換して動画像データを生成する一連の撮影動作を実行する。
【００２２】
光学系１０１は、レンズ制御部１２０によって制御される。レンズ制御部１２０は、例えば、ユーザの指示に応じてズームレンズを駆動し、被写体像の画角を変更する。また、レンズ制御部１２０は、ＡＦ情報に基づいてフォーカスレンズを駆動し、被写体像を撮像素子１０３の受光面上で合焦させる。レンズ制御部１２０は、操作部材１１９等を通じてユーザによって指定された被写体に対して、オートフォーカスの制御を実行してよい。
【００２３】
ここで、撮像素子１０３を駆動する駆動周波数と、選択されるフレームレートとの関係を整理する。
【００２４】
上述のように、規格化されたフレームレートは複数存在する。これら複数のフレームレートのいずれにも対応すべく、カメラには対応する個数分の発振器が設けられる。ただし、周波数的に逓倍または分周できるフレームレートに対しては一纏めとして一つの発振器が用意される。画像処理部から出力される動画像データは、フレームレートに対応して選択された発振器から供給されるクロック信号に同期して出力される。
【００２５】
一方、撮像素子から出力される画像信号は、発振器からドライバを介して供給されるクロック信号に同期する。撮像素子は、画像信号を出力するのに最適な周波数を有するので、撮像素子にクロック信号を供給する発振器は、この最適周波数に応じて固有のものが設けられる。
【００２６】
すると、撮像素子から供給される画像信号のレートと、画像処理部から出力される動画像データのレートの不一致が発生する。この不一致は、画像信号が一旦記憶される内部メモリにおいて、処理すべき画像信号の枯渇あるいは逆にメモリ容量の不足を生じさせる。これまでのカメラにおいては、この現象を解決すべく、同一フレーム画像の重複出力あるいはフレーム画像生成のスキップにより対処していた。すなわち、出力画像において時間的な連続性を犠牲にしていた。例えば、１フレーム分のメモリ容量を有するカメラにおいて５９．９４Ｈｚのフレームレートを選択した場合には、約３５秒に１フレームの割合でフレーム画像の欠落が生じ得る。動画像データとして連続性が確保されていないと、鑑賞性が著しく損なわれる。
【００２７】
または、選択されたフレームレートに対応した発振器からのクロック信号を撮像素子の駆動にも用いて、撮像素子から供給される画像信号のレートと、画像処理部から出力される動画像データのレートを一致させることもできる。しかし、上述のように、撮像素子は画像信号を出力するのに最適な周波数を有するので、無理に異なる周波数で駆動すると、撮像性能を十分に引き出すことができない。つまり、画質劣化を引き起こす要因となっていた。
【００２８】
そこで、本実施形態のカメラ１００においては、画像処理部１０９から出力される動画像データを、フレームレートに対応して選択された第２発振器または第３発振器から供給されるクロック信号に同期させる。また、撮像素子１０３を、第１発振器１０４からのクロック信号を用いて、最適な周波数で駆動する。更に、システム制御部１１０が、内部メモリ１０８の読み書き状況を監視して、ＤＦＥ１０７から供給する垂直同期信号の間隔を調整する。このような処理を施すことにより、処理すべき画像信号の枯渇あるいはメモリ容量の不足を回避して、連続性を確保した鑑賞性の高い動画像データの出力を実現する。以下に、より具体的な信号の流れについて説明する。
【００２９】
図２は、カメラ１００のシステムを構成する各要素間の信号の流れを説明する説明図である。図１と共通する要素については同符号を用いるが、ここでは各要素間を矢印で接続して、主にクロック信号等のタイミング信号、画像信号、制御信号の流れを示している。
【００３０】
ドライバ１０５は、第１発振器１０４から供給されるクロック信号ＣＬＫ１により撮像素子１０３を駆動する。撮像素子１０３は、１画素からの１出力をクロック信号ＣＬＫ１に同期させる。クロック信号ＣＬＫ１の周波数は、撮像素子１０３を最適に駆動できる周波数である。
【００３１】
さらに、ドライバ１０５へは、ＤＦＥ１０７が包含する同期信号発生部２０２から出力される垂直同期信号ＶＤと水平同期信号ＨＤが供給されている。ドライバ１０５は、垂直同期信号ＶＤを撮像素子１０３へ供給することにより、ＡＦＥ１０６への一フレーム分の画像信号の送出を開始させる。また、ドライバ１０５は、水平同期信号ＨＤを撮像素子１０３へ供給することにより、ＡＦＥ１０６への一ライン分の出力を規定する。
【００３２】
ＡＦＥ１０６でアナログ処理された画像信号は、画像出力Ｓとしてクロック信号ＣＬＫ１＿Ｓに同期して、ＤＦＥ１０７が包含する画像処理回路２０１へ送られる。なお、クロック信号ＣＬＫ１＿Ｓは、クロック信号ＣＬＫを逓倍または分周して生成される。画像処理回路２０１は、アナログ信号をデジタル信号に変換し、画像処理部１０９が行う画像処理の前処理を実行する。処理された画像信号は、画像出力Ｄとしてクロック信号ＣＬＫ１＿Ｄに同期して、画像処理部１０９へ送られる。なお、クロック信号ＣＬＫ１＿Ｄは、クロック信号ＣＬＫ１＿Ｓを逓倍または分周して生成される。画像処理部１０９は、受信した画像信号を順次、内部メモリ１０８の一領域である画像メモリ２０３へ書き込み、記憶させる。
【００３３】
システム制御部１１０は、ユーザの指示等によって設定されたフレームレートに応じて、ＣＬＫ選択信号をクロックスイッチャー１１１へ送出する。クロックスイッチャー１１１は、第２発振器１１２から入力されるクロック信号ＣＬＫ２および第３発振器１１３から入力されるクロック信号ＣＬＫ３のいずれかを、ＣＬＫ選択信号の指令に従って選択し、画像処理部１０９へ供給する。
【００３４】
なお、ここでは、複数のフレームレートに対応する発振器として、第２発振器１１２と第３発振器１１３の２つを備える例で説明するが、もちろん、対応すべきフレームレートに応じて更に発振器を備える場合もある。さらに、クロックスイッチャー１１１は、これらの発振器による原発振周波数を元に逓倍、分周されたクロック信号を選択できるように構成しても良い。または、クロックスイッチャー１１１から画像処理部１０９へ送出されるクロック信号の周波数は発振器の原周波数であって、画像処理部１０９側で逓倍、分周により、設定されたフレームレートに応じたクロック信号を生成しても良い。
【００３５】
画像処理部１０９は、クロックスイッチャー１１１から供給されるクロック信号ＣＬＫ２またはＣＬＫ３に同期して画像メモリ２０３から画像信号を読み出し、画像処理を施して、設定されたフレームレートおよび画像サイズの動画像データとして、例えばＨＤＭＩ端子へ出力する。
【００３６】
画像処理部１０９は、画像メモリ２０３に対するフレーム画像信号の読み書きを制御しており、画像メモリ２０３へどのくらいの画像信号が書き込まれたか、あるいはどのくらいの画像信号が読み出されたのかを継続的に把握している。つまり、画像処理部１０９は、画像メモリ２０３の書き込みアドレスと読み出しアドレスを把握することで、フレーム画像信号の読み書き状況を監視する。
【００３７】
画像処理部１０９は、画像メモリ２０３の監視状況を画像データ状態信号としてシステム制御部１１０へ送出する。画像データ状態信号は、画像メモリ２０３において、読み出される速度が速くフレーム画像信号が枯渇しそうな状態、書き込まれる速度が速くフレーム画像信号が溢れそうな状態、平衡とみなして良い状態のいずれかを表すステータス信号である。画像メモリ２０３の状態は後に詳述する。
【００３８】
システム制御部１１０は、画像データ状態信号を受けて、垂直同期信号ＶＤの時間間隔を定義するレジスタの設定を調整する。例えば、画像メモリ２０３において、読み出される速度が速くフレーム画像信号が枯渇しそうな状態であれば、フレーム画像信号の供給を増やすべく、システム制御部１１０は、垂直同期信号ＶＤの間隔を短くするようにレジスタを変更する。逆に、書き込まれる速度が速くフレーム画像信号が溢れそうな状態であれば、フレーム画像信号の供給を抑制すべく、システム制御部１１０は、垂直同期信号ＶＤの間隔を長くするようにレジスタを変更する。
【００３９】
同期信号発生部２０２は、レジスタに設定された間隔に従って垂直同期信号ＶＤを発生させており、システム制御部１１０によりレジスタの設定が変更された場合は、次の発生タイミングにおいて変更された間隔を適用する。
【００４０】
次に、画像メモリ２０３におけるフレーム画像信号の読み書き状況について説明する。図３は、画像メモリ２０３の読み書き状況の概念図である。図は、画像メモリ２０３の記憶領域を平面で概念的に表している。フレーム画像信号は、図において、左端から横方向に順次書き込まれ、右端に到達したら一ライン下げて再び左端から右端へ向かって書き込まれる。右下端に到達したら再び左上端に移動して書き込みが継続される。読み込みも書き込みに並行して同様に行われる。したがって、書き込みが完了した領域であって、未だ読み込まれていない領域が処理待ち領域である。処理待ち領域以外の領域は空き領域である。空き領域は、読み込み済みの画像信号がそのまま残って上書きされる状態であっても良い。
【００４１】
図において、塗り潰し三角矢印は、画像信号の書き込みである画像メモリ２０３への入力を表す。その長さは、単位時間あたりの画像信号の書き込み量である書き込み速度を表す。同様に、白抜き三角矢印は、画像信号の読み込みである画像メモリ２０３からの出力を表す。その長さは、単位時間あたりの画像信号の読み込み量である読み込み速度を表す。
【００４２】
また、本実施形態においては、画像メモリ２０３の容量は、１フレーム画像信号に相当する容量とする。ここで言う１フレーム画像の大きさは、選択し得る最大画像サイズに対応する。すなわち本実施形態における処理は、１フレーム画像信号に相当する容量があれば実施できる。もちろん、余裕を持たせてこれ以上のメモリ容量を割り当てても良い。
【００４３】
図３（ａ）は、入力速度と出力速度に差はあるものの、処理待ち領域と空き領域が均衡した状態であり、以下に説明するような不都合が直ちに発生する状態ではない。したがって、画像処理部１０９は、このような状態を平衡状態と判断する。
【００４４】
図３（ｂ）は、入力速度が出力速度に対して速く、読み出されるべき画像信号が溢れんとする状態である。図示するように、処理待ち領域が空き領域に対して圧倒的に大きくなり、間もなく空き領域が消失する。つまり、入力が出力に追いついてしまう入力超過の状態である。画像処理部１０９は、空き領域が全体領域に対して予め定められた割合以下となった場合に、入力超過状態と判断する。
【００４５】
画像処理部１０９が入力超過状態のステータスを画像データ状態信号としてシステム制御部１１０へ送出すると、システム制御部１１０は、レジスタの設定を変更して垂直同期信号ＶＤの時間間隔を長くする。すると、長くなった時間分だけ次のフレーム画像信号の入力が遅延することになるので、その間に出力を継続すれば空き領域を増やすことができ、図３（ａ）の平衡状態に戻すことができる。
【００４６】
図３（ｃ）は、出力速度が入力速度に対して速く、読み出されるべき画像信号が枯渇する状態である。図示するように、空き領域が処理待ち領域に対して圧倒的に大きくなり、間もなく処理待ち領域が消失する。つまり、出力が入力に追いついてしまう出力超過の状態である。画像処理部１０９は、処理待ち領域が全体領域に対して予め定められた割合以下となった場合に、出力超過状態と判断する。
【００４７】
画像処理部１０９が出力超過状態のステータスを画像データ状態信号としてシステム制御部１１０へ送出すると、システム制御部１１０は、レジスタの設定を変更して垂直同期信号ＶＤの時間間隔を短くする。すると、短くなった時間分だけ次のフレーム画像信号の入力が早期に開始されるので、処理待ち領域を増やすことができ、図３（ａ）の平衡状態に戻すことができる。
【００４８】
図４は、垂直同期信号ＶＤに関わるタイミングチャートである。図において最初の１垂直同期期間は、レジスタの設定により、フレームレートに対応する標準時間ｔ０よりもαだけ長い間隔にされている。フレームレートとして２９．９７Ｈｚが設定されている場合は、ｔ０＝１／２９．９７ｓｅｃである。
【００４９】
垂直同期信号ＶＤの出力からしばらく後に画素リセット信号が出力されると、撮像素子１０３の各画素は電荷の蓄積を開始する。そして、次の垂直同期信号ＶＤの出力があるまで電荷蓄積を継続する。すなわちこの期間が露光期間となる。次の垂直同期信号ＶＤの出力があると、各画素は電荷の蓄積を終了し、ＡＦＥ１０６へ画像信号を順次出力する。
【００５０】
画像信号出力の完了から次の垂直同期信号ＶＤの出力があるまでの期間は、Ｖブランキングである。Ｖブランキングを設けることにより、垂直同期信号ＶＤの間隔を短くしたり長くしたりすることができる。すなわち、この期間が調整代となるので、後段処理において、設定されたフレームレートを維持することができる。
【００５１】
図において、最初の１垂直同期期間の間にレジスタの設定が変更された場合は、次の垂直同期信号ＶＤにおいて新レジスタが適用され、さらに次の垂直同期信号ＶＤまでの垂直同期期間の長さが変更される。ここでは、変更後の垂直同期期間は、標準時間ｔ０よりもβだけ短い。
【００５２】
垂直同期期間の変更に伴って、画素リセット信号の出力タイミングも変更する。例えば図において垂直同期期間を（α＋β）だけ短くすると、画素リセット信号の出力タイミングも（α＋β）だけ前倒しして出力する。このように変更することで、垂直同期期間を変更しても一定の露光期間を保つことができる。したがって、出力画像信号においてフレーム画像間に明暗むらが生じない。
【００５３】
次に、一連の動画撮影処理について、特に画像メモリの制御に関する処理に着目して説明する。図５は、画像メモリ２０３の制御に関する処理フロー図である。フローは、例えばカメラ１００の電源がオンにされて、動画撮影モードに切り替えられた時点から開始される。
【００５４】
システム制御部１１０は、ステップＳ１０１で、例えばユーザによる操作部材１１９の操作に従って、動画設定を受け付ける。ここでの動画設定とは、動画出力のフレームレートと１フレームあたりの画像サイズを含む。ステップＳ１０２へ進み、システム制御部１１０は、受け付けたフレームレートに従って、ＣＬＫ選択信号をクロックスイッチャー１１１へ送出する。クロックスイッチャー１１１は、ＣＬＫ選択信号の指令に従って、画像処理部１０９へ供給するクロック信号を切り替える。
【００５５】
システム制御部１１０は、ステップＳ１０３で、動画撮影開始の指示であるＲＥＣボタンの押し下げ操作を待つ。動画撮影開始の指示があるまでは、ステップＳ１０１からステップＳ１０３を繰り返す。
【００５６】
ステップＳ１０３で動画撮影開始の指示を受け付けると、被写体像を光電変換して動画像データを生成する一連の撮影動作を開始する。光電変換された画像信号は、上述のように順次画像メモリ２０３へ書き込まれる。そして、画像処理部１０９に読み出される。画像処理部１０９は、ステップＳ１０５で、画像メモリ２０３の状態を監視する。そして、画像処理部１０９は、その状態を示すステータスを画像データ状態信号としてシステム制御部１１０へ送出する。
【００５７】
システム制御部１１０は、ステップＳ１０６で、画像処理部１０９から受信する画像データ状態信号により、画像メモリ２０３の状態が平衡状態であるか否かを判断する。平衡状態でなく、入力超過状態または出力超過状態と判断すれば、システム制御部１１０は、ステップＳ１０７へ進み、垂直同期信号ＶＤの時間間隔を定義するレジスタの設定を変更する。レジスタが変更されると、同期信号発生部２０２は、上述のタイミングにより垂直同期信号ＶＤの間隔を変更する。
【００５８】
ステップＳ１０６で平衡状態と判断された場合、またはステップＳ１０７でレジスタの変更が実行された後には、ステップＳ１０８へ進み、システム制御部１１０は、動画撮影終了の指示があるか否かを判断する。指示がなければ再びステップＳ１０５へ戻り画像メモリ２０３の監視を継続する。このループの間、カメラ１００は動画撮影処理を継続する。指示があればステップＳ１０９へ進み、システム制御部１１０は、撮影終了処理を実行し、一連の撮影シーケンスを終了する。
【００５９】
以上説明した本実施形態においては動画撮影機能を備えるカメラ１００を例に説明したが、もちろん、静止画撮影機能を兼備するカメラであっても良い。また、光学系１０１は一体的に構成されていなくても良く、動画撮影機能を有するレンズ交換式の一眼カメラであっても良い。また、動画撮影機能を有する携帯機器であっても本実施形態を適用できる。
【００６０】
以上説明した本実施形態においては、撮像素子１０３としてＣＣＤセンサを用いたグローバルシャッター動作を前提として説明した。しかし、これに限らずＣＭＯＳセンサを用いたローリングシャッター動作に上述の処理を適用することもできる。ローリングシャッター動作の場合、ラインごとに画素リセット信号が連続的に生成されるが、垂直同期信号ＶＤのタイミング変更に伴って、これら連続する画素リセット信号の生成タイミングもそれぞれ前後することになる。このような調整により、垂直同期信号ＶＤのタイミングが変更されてもそれぞれのラインにおける露光時間は一定であり、フレーム全体としても、前後のフレームに対して輝度差を生じない。
【００６１】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００６２】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００６３】
１００  カメラ、１０１  光学系、１０２  シャッタ、１０３  撮像素子、１０４  第１発振器、１０５  ドライバ、１０６  ＡＦＥ、１０７  ＤＦＥ、１０８  内部メモリ、１０９  画像処理部、１１０  システム制御部、１１１  クロックスイッチャー、１１２  第２発振器、１１３  第３発振器、１１４  システムメモリ、１１５  表示制御部、１１６  表示部、１１７  外部接続ＩＦ、１１８  接続部、１１９  操作部材、１２０  レンズ制御部、２０１  画像処理回路、２０２  同期信号発生部、２０３  画像メモリ
【図１】
2012124678.tif 000003
【図２】
2012124678.tif 000004
【図３】
2012124678.tif 000005
【図４】
2012124678.tif 000006
【図５】
2012124678.tif 000007