(57)【要約】【構成】ＣＣＤイメージャは、シーンを表す電荷を光電変換によって生成する撮像面を有する。水平転送クロック発生回路５０は、撮像面で生成された電荷をラスタ走査態様でＣＣＤイメージャから読み出すべく、クロック電源４８に基づいて有効画素期間に水平転送クロックを出力する。負荷回路５２は、水平転送クロック発生回路５０と並列してクロック電源４８に接続される。論理回路５４およびインバータ５６は、負荷回路５２によってクロック電源４８に掛かる負荷の大きさを有効画素期間において低減する。【効果】ＣＣＤイメージャから読み出された電荷に基づく画像の品質の劣化が抑制される。【選択図】図４
2012248988.tif 000002
【特許請求の範囲】
【請求項１】
シーンを表す電荷を光電変換によって生成する撮像面を有する撮像手段、
前記撮像面で生成された電荷をラスタ走査態様で前記撮像手段から読み出すべくクロック電源に基づいて指定期間に水平転送クロックを出力する出力手段、
前記出力手段と並列して前記クロック電源に接続された負荷手段、および
前記負荷手段によって前記クロック電源に掛かる負荷の大きさを前記指定期間において低減する低減手段を備える、電子カメラ。
【請求項２】
前記低減手段による低減量は前記出力手段によって前記クロック電源に掛かる負荷の大きさに相当する、請求項１記載の電子カメラ。
【請求項３】
前記指定期間は水平ブランキング期間および垂直ブランキング期間の論理積によって定義される期間に相当する、請求項１または２記載の電子カメラ。
【請求項４】
前記低減手段は前記出力手段および前記負荷手段を水平ブランキング信号および垂直ブランキング信号に基づいて相補的にオン／オフする、請求項３記載の電子カメラ。
【請求項５】
基準クロックを発生する発生手段、
前記発生手段によって発生された基準クロックに基づいて前記水平ブランキング信号と水平同期信号とを作成する第１作成手段、および
前記第１作成手段によって作成された水平同期信号に基づいて前記垂直ブランキング信号を作成する第２作成手段をさらに備える、請求項４記載の電子カメラ。
【請求項６】
前記撮像手段はインターライン転送型のＣＣＤイメージャに相当する、請求項１ないし５のいずれかに記載の電子カメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電子カメラに関し、特に、電源に並列的に接続された複数の負荷の各々の大きさを切り換える、電子カメラに関する。
【背景技術】
【０００２】
この種の装置の一例が、特許文献１に開示されている。この背景技術によれば、ＢＳ電源ラインおよびテレビ電源ラインが電源出力トランスの２次側に設けられる。２次側ＡＣ電圧は、各々の電源ラインに設けられたダイオードとコンデンサとによって整流される。テレビ電源ラインとアースとの間には、互いに直列接続された抵抗とスイッチ手段とが挿入される。スイッチ手段は、テレビ電源ラインに負荷が接続されたときオフされ、テレビ電源ラインから負荷が切断されたときにオンされる。これによって、電源電圧の安定化が図られる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平４−１０１６２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、背景技術では、撮像面で生成された電荷を読み出すことを想定しておらず、撮像面で捉えられたシーンを表す画像の品質が調整されることもない。
【０００５】
それゆえに、この発明の主たる目的は、画質の劣化を抑制することができる、電子カメラを提供することである。
【課題を解決するための手段】
【０００６】
この発明に従う電子カメラ(10：実施例で相当する参照符号。以下同じ)は、シーンを表す電荷を光電変換によって生成する撮像面を有する撮像手段(14)、撮像面で生成された電荷をラスタ走査態様で撮像手段から読み出すべくクロック電源に基づいて指定期間に水平転送クロックを出力する出力手段(50)、出力手段と並列してクロック電源に接続された負荷手段(52)、および負荷手段によってクロック電源に掛かる負荷の大きさを指定期間において低減する低減手段(54~56)を備える。
【０００７】
好ましくは、低減手段による低減量は出力手段によってクロック電源に掛かる負荷の大きさに相当する。
【０００８】
好ましくは、指定期間は水平ブランキング期間および垂直ブランキング期間の論理積によって定義される期間に相当する。
【０００９】
さらに好ましくは、低減手段は出力手段および負荷手段を水平ブランキング信号および垂直ブランキング信号に基づいて相補的にオン／オフする。
【００１０】
より好ましくは、基準クロックを発生する発生手段(18)、発生手段によって発生された基準クロックに基づいて水平ブランキング信号と水平同期信号とを作成する第１作成手段(32~38)、および第１作成手段によって作成された水平同期信号に基づいて垂直ブランキング信号を作成する第２作成手段(40~42, 46)がさらに備えられる。
【００１１】
好ましくは、撮像手段はインターライン転送型のＣＣＤイメージャに相当する。
【発明の効果】
【００１２】
この発明によれば、出力手段がクロック電源に掛ける負荷の大きさは指定期間おいて増大する一方、負荷手段がクロック電源に掛ける負荷の大きさは指定期間において低減される。これによって、クロック電源に掛かる負荷の変動が抑制され、水平転送クロックが出力手段から安定的に出力される。こうして、撮像手段から読み出された電荷に基づく画像の品質の劣化が抑制される。
【００１３】
この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。
【図面の簡単な説明】
【００１４】
【図１】この発明の一実施例の基本的構成を示すブロック図である。
【図２】この発明の一実施例の構成を示すブロック図である。
【図３】図２実施例に適用されるＣＣＤイメージャの構成の一例を示すブロック図である。
【図４】図２実施例に適用されるＴＧの構成の一部を示すブロック図である。
【図５】（Ａ）は基準クロックの一例を示す波形図であり、（Ｂ）は比較器の出力の一例を示す波形図であり、（Ｃ）は水平同期信号の一例を示す波形図であり、（Ｄ）は水平ブランキング信号の一例を示す波形図であり、（Ｅ）は水平転送クロックの一例を示す波形図であり、（Ｆ）は負荷回路がクロック電源に掛ける負荷の変化の一例を示す波形図である。
【図６】（Ａ）は水平同期信号の一例を示す波形図であり、（Ｂ）は他の比較器の出力の一例を示す波形図であり、（Ｃ）は垂直同期信号の一例を示す波形図であり、（Ｄ）は垂直ブランキング信号の一例を示す波形図であり、（Ｅ）は負荷回路がクロック電源に掛ける負荷の変化の一例を示す波形図である。
【図７】（Ａ）は水平同期信号の他の一例を示す波形図であり、（Ｂ）は水平ブランキング信号の他の一例を示す波形図であり、（Ｃ）は水平転送クロックの他の一例を示す波形図であり、（Ｄ）は負荷回路がクロック電源に掛ける負荷の変化の他の一例を示す波形図である。
【発明を実施するための形態】
【００１５】
以下、この発明の実施の形態を図面を参照しながら説明する。
［基本的構成］
【００１６】
図１を参照して、この実施例の電子カメラは、基本的に次のように構成される。撮像手段１は、シーンを表す電荷を光電変換によって生成する撮像面を有する。出力手段２は、撮像面で生成された電荷をラスタ走査態様で撮像手段１から読み出すべくクロック電源５に基づいて指定期間に水平転送クロックを出力する。負荷手段３は、出力手段２と並列してクロック電源５に接続される。低減手段４は、負荷手段３によってクロック電源５に掛かる負荷の大きさを指定期間において低減する。
【００１７】
出力手段２がクロック電源５に掛ける負荷の大きさは指定期間おいて増大する一方、負荷手段３がクロック電源５に掛ける負荷の大きさは指定期間において低減される。これによって、クロック電源５に掛かる負荷の変動が抑制され、水平転送クロックが出力手段２から安定的に出力される。こうして、撮像手段１から読み出された電荷に基づく画像の品質の劣化が抑制される。
［実施例］
【００１８】
図２を参照して、この実施例のディジタルカメラ１０は、光学レンズ１２およびインターライン転送型のＣＣＤイメージャ１４を含む。シーンを表す光学像は、光学レンズ１２を通してＣＣＤイメージャ１４の撮像面に照射され、撮像面において光電変換を施される。
【００１９】
ＴＧ(Timing Generator)２０は、発振器１８から出力された基準クロックに基づいて電荷読み出しパルス，垂直転送クロックおよび水平転送クロックを作成し、作成されたこれらのパルスまたはクロックをＣＣＤイメージャ１４に与える。ＴＧ２０はまた、発振器１８から出力された基準クロックに基づいて水平同期信号，水平ブランキング信号，垂直同期信号および垂直ブランキング信号を作成し、これらの信号を信号処理回路１６に与える。
【００２０】
ＣＣＤイメージャ１４は、光電変換によって生成された電荷に基づく生画像信号をＴＧ２０から与えられたパルスまたはクロックに応答して周期的に出力する。信号処理回路１６は、ＣＣＤイメージャ１４から出力された生画像信号に相関二重サンプリング，自動ゲイン調整，Ａ／Ｄ変換などの処理を施し、ディジタル信号である生画像データを作成する。作成された生画像データは、ＴＧ２０から与えられた信号に同期して他の回路に向けて出力される。
【００２１】
ＣＣＤイメージャ１４は、図３に示すように構成される。撮像面には、複数の受光素子２２，２２，…が平面状に配列される。共通の垂直列を形成する複数の受光素子２２，２２，…は、共通の垂直列を形成する複数の垂直転送ＣＣＤ２４，２４，…とそれぞれ接続される。また、垂直方向の終端において水平方向に並ぶ複数の垂直転送ＣＣＤ２４，２４，…は、水平方向に並ぶ複数の水平転送ＣＣＤ２６，２６，…とそれぞれ接続される。さらに、水平方向の終端に設けられた水平転送ＣＣＤ２６には、ディフュージョンアンプ２８が接続される。
【００２２】
各受光素子２２で生成された電荷は、ＴＧ２０から与えられた電荷読み出しパルスに応答して垂直転送ＣＣＤ２６に読み出され、ＴＧ２０から与えられた垂直転送クロックに応答して垂直方向に転送される。垂直転送によって水平転送ＣＣＤ２６に達した電荷は、ＴＧ２０から与えられた水平転送クロックに応答して水平方向に転送される。したがって、撮像面で生成された電荷は、ラスタ走査態様で終端の水平転送ＣＣＤ２６から出力される。ディフュージョンアンプ２８は、こうして転送された電荷を電圧信号に変換し、変換された電圧信号を生画像信号として出力する。
【００２３】
なお、１つの受光素子２２が１つの画素に相当し、ＣＣＤイメージャ１４から出力される生画像信号の解像度は、撮像面に設けられた受光素子２２の数によって定義される。
【００２４】
ＴＧ２０は、図４に示すように構成される。なお、電荷読み出しパルスおよび垂直転送クロックに関連する構成は、図４においては省略する。
【００２５】
基準クロックは、図５（Ａ）に示す波形を有し、Ｈカウンタ３２のＣＬＫ端子に与えられる。Ｈカウンタ３２のＲＳＴ端子にはまた、比較器３４の出力が与えられる。Ｈカウンタ３２のカウント値は、基準クロックの立ち上がりに応答してインクリメントされ、比較器３４の出力の立ち上がりに応答してリセットされる。
【００２６】
比較器３４は、Ｈカウンタ３２のカウント値を閾値Ｈｃｙｃｌｅと比較し、カウント値が閾値Ｈｃｙｃｌｅ未満のとき出力をＬレベルに設定する一方、カウント値が閾値Ｈｃｙｃｌｅ以上のとき出力をＨレベルに設定する。したがって、比較器３４の出力は、閾値Ｈｃｙｃｌｅに相当する期間毎に１クロック期間だけ立ち上がる（図５（Ｂ）参照）。
【００２７】
ＨＤ発生回路３６は、このような比較器２４の出力に基づいて、図５（Ｃ）に示す水平同期信号を作成する。また、ＨＢＬＫ発生回路３８は、同じ比較器２４の出力に基づいて、図５（Ｄ）に示す水平ブランキング信号を作成する。
【００２８】
閾値Ｈｃｙｃｌｅは、１水平ライン期間に相当する。したがって、水平同期信号は、各水平ラインの先頭において一時的にＬレベルを示す一方、残りの期間においてＨレベルを示す。また、水平ブランキング信号は、各水平ラインに割り当てられた有効画素期間においてＬレベルを示す一方、水平ブランキング期間においてＨレベルを示す。
【００２９】
ＨＤ発生回路３６によって作成された水平同期信号は、Ｖカウンタ４０のＣＬＫ端子に与えられる。Ｖカウンタ４０のＲＳＴ端子にはまた、比較器４２の出力が与えられる。Ｖカウンタ４０のカウント値は、水平同期信号の立ち下がりに応答してインクリメントされ、比較器４２の出力の立ち上がりに応答してリセットされる。
【００３０】
比較器４２は、Ｖカウンタ４０のカウント値を閾値Ｖｃｙｃｌｅと比較し、カウント値が閾値Ｖｃｙｃｌｅ未満のとき出力をＬレベルに設定する一方、カウント値が閾値Ｖｃｙｃｌｅ以上のとき出力をＨレベルに設定する。したがって、比較器４２の出力は、閾値Ｖｃｙｃｌｅに相当する期間毎に１水平ライン期間だけ立ち上がる（図６（Ａ）〜図６（Ｂ）参照）。
【００３１】
ＶＤ発生回路４４は、このような比較器４２の出力に基づいて、図６（Ｃ）に示す垂直同期信号を作成する。また、ＶＢＬＫ発生回路４６は、同じ比較器４２の出力に基づいて、図６（Ｄ）に示す垂直ブランキング信号を作成する。
【００３２】
閾値Ｖｃｙｃｌｅは、１フレーム期間に相当する。したがって、垂直同期信号は、各フレームの先頭において一時的にＬレベルを示す一方、残りの期間においてＨレベルを示す。また、垂直ブランキング信号は、各フレームに割り当てられた有効画素期間においてＬレベルを示す一方、垂直ブランキング期間においてＨレベルを示す。
【００３３】
水平転送クロック発生回路５０および負荷回路５２は、並列的にクロック電源４８に接続される。演算回路５４は、ＨＢＬＫ発生回路３８から出力された水平ブランキング信号とＶＢＬＫ発生回路４６から出力された垂直ブランキング信号とに論理演算を施す。具体的には、演算回路５４は、水平ブランキング信号のレベルを反転して得られる信号と垂直ブランキング信号のレベルを反転して得られる信号とに論理積処理を施す。こうして作成された演算信号は、直接的に水平転送クロック発生回路５０のＯＮ／ＯＦＦ端子に与えられるとともに、インバータ５６を介して負荷回路５２のＯＮ／ＯＦＦ端子に与えられる。
【００３４】
水平転送クロック発生回路５０および負荷回路５２のいずれも、ＯＮ／ＯＦＦ端子に印加されたレベルがＨレベルのときオンされ、ＯＮ／ＯＦＦ端子に印加されたレベルがＬレベルのときオフされる。したがって、水平転送クロック発生回路５０は、有効画素期間においてオンされ、ブランキング期間においてオフされる。これに対して、負荷回路５２は、ブランキング期間においてオンされ、有効画素期間においてオフされる。つまり、水平転送クロック発生回路５０および負荷回路５２は、相補的にオン／オフされる。
【００３５】
水平転送クロック発生回路５０は、水平転送クロックを基準クロックに基づいて作成する処理をオン期間（＝有効画素期間）に実行する。したがって、水平転送クロックは図５（Ｅ）に示す要領で出力される。また、負荷回路５２がクロック電源４８に掛ける負荷は、図５（Ｆ）および図６（Ｅ）に示すように、オフ期間（＝有効画素期間）において低減される。ここで、負荷回路５２がクロック電源４８に掛ける負荷の有効画素期間における低減量は、水平転送クロック発生回路５０が有効画素期間においてクロック電源４８に掛ける負荷の量に相当する。この結果、クロック電源４８が水平転送クロック発生回路５０および負荷回路５２によって掛けられる負荷の量は、ブランキング期間および有効画素期間の全期間において均一化される。
【００３６】
以上の説明から分かるように、ＣＣＤイメージャ１４は、シーンを表す電荷を光電変換によって生成する撮像面を有する。水平転送クロック発生回路５０は、撮像面で生成された電荷をラスタ走査態様でＣＣＤイメージャ１４から読み出すべく、クロック電源４８に基づいて有効画素期間に水平転送クロックを出力する。負荷回路５２は、水平転送クロック発生回路５０と並列してクロック電源４８に接続される。論理回路５４およびインバータ５６は、負荷回路５２によってクロック電源４８に掛かる負荷の大きさを有効画素期間において低減する。
【００３７】
水平転送クロック発生回路５０がクロック電源４８に掛ける負荷の大きさは有効画素期間おいて増大する一方、負荷回路５２がクロック電源４８に掛ける負荷の大きさは有効画素期間において低減される。これによって、クロック電源４８に掛かる負荷の変動が抑制され、水平転送クロックが水平転送クロック発生回路５０から安定的に出力される。こうして、ＣＣＤイメージャ１４から読み出された電荷に基づく画像の品質の劣化が抑制される。
【００３８】
なお、この実施例では、水平転送クロック発生回路５０および負荷回路５２を相補的にオン／オフするようにしている（図５（Ｅ）〜図５（Ｆ）参照）。しかし、図７（Ａ）〜図７（Ｄ）に示すように、負荷回路５２をオフする期間の先頭を水平転送クロック発生回路５０をオンする期間の先頭と一致させる一方、負荷回路５２をオフする期間の末尾を水平転送クロック発生回路５０をオンする期間の末尾よりも遅らせるようにしてもよい。
【符号の説明】
【００３９】
１０  …ディジタルカメラ
１４  …ＣＣＤイメージャ
１８  …発振器
２０  …ＴＧ
４８  …クロック電源
５０  …水平転送クロック発生回路
５２  …負荷回路
５６  …インバータ
【図１】
2012248988.tif 000003
【図２】
2012248988.tif 000004
【図３】
2012248988.tif 000005
【図４】
2012248988.tif 000006
【図５】
2012248988.tif 000007
【図６】
2012248988.tif 000008
【図７】
2012248988.tif 000009