(57)【要約】【課題】別途、基準クロックなどを用意することなく、複数のクロック信号間の位相差が一定であるか否かを検証することができる位相差検証回路を得ることを目的とする。【解決手段】ＡＮＤ回路１１−０〜１１−７からパルス信号＃０〜＃７が出力されている期間中、電荷を蓄積するキャパシタチャージ回路１３−０〜１３−７を設け、比較回路１４が、キャパシタチャージ回路１３−０〜１３−７により蓄積された電荷の充電量を示す電圧信号Ｖｏｕｔ＃０〜＃７を比較し、その電圧信号Ｖｏｕｔ＃０〜＃７が一致していれば、クロック信号＃０〜＃７間の位相差が一定であることを認定する。【選択図】図１
2012124690.tif 000002
【特許請求の範囲】
【請求項１】
位相差検出対象である複数のクロック信号の中から、２つのクロック信号を入力して、２つのクロック信号間の位相差に相当する幅を有するパルス信号を出力する複数のパルス信号出力手段と、上記パルス信号出力手段からパルス信号が出力されている期間中、電荷を蓄積する複数の電荷蓄積手段と、上記複数の電荷蓄積手段により蓄積された電荷を比較し、複数の電荷が一致していれば、上記複数のクロック信号間の位相差が一定であることを認定する電荷比較手段とを備えた位相差検証回路。
【請求項２】
電荷蓄積手段は、複数のクロック信号における１周期の期間内において、パルス信号出力手段からパルス信号が出力されている期間中、電荷を蓄積することを特徴とする請求項１記載の位相差検証回路。
【請求項３】
電荷蓄積手段は、複数のクロック信号における複数周期の期間内において、パルス信号出力手段からパルス信号が出力されている期間中、電荷を蓄積することを特徴とする請求項１記載の位相差検証回路。
【請求項４】
電荷比較手段は、電荷蓄積手段により蓄積された電荷と基準値を比較する複数の比較器から構成されていることを特徴とする請求項１から請求項３のうちのいずれか１項記載の位相差検証回路。
【請求項５】
位相差検出対象である複数のクロック信号の中から、２つのクロック信号を入力して、２つのクロック信号間の位相差に相当する幅を有するパルス信号を出力する複数のパルス信号出力手段と、上記パルス信号出力手段からパルス信号が出力されている期間中、予め充電されている電荷を放電する複数の電荷放電手段と、上記複数の電荷放電手段により放電されずに残っている電荷を比較し、複数の電荷が一致していれば、上記複数のクロック信号間の位相差が一定であることを認定する電荷比較手段とを備えた位相差検証回路。
【請求項６】
電荷放電手段は、複数のクロック信号における１周期の期間内において、パルス信号出力手段からパルス信号が出力されている期間中、電荷を放電することを特徴とする請求項５記載の位相差検証回路。
【請求項７】
電荷放電手段は、複数のクロック信号における複数周期の期間内において、パルス信号出力手段からパルス信号が出力されている期間中、電荷を放電することを特徴とする請求項５記載の位相差検証回路。
【請求項８】
電荷比較手段は、電荷放電手段により放電されずに残っている電荷と基準値を比較する複数の比較器から構成されていることを特徴とする請求項５から請求項７のうちのいずれか１項記載の位相差検証回路。
【請求項９】
電荷比較手段は、複数の電荷の差異が許容範囲内であれば、複数の電荷が一致していると判定して、複数のクロック信号間の位相差が一定であることを認定することを特徴とする請求項１から請求項８のうちのいずれか１項記載の位相差検証回路。
【請求項１０】
パルス信号出力手段は、複数のクロック信号の中から、隣接していない２つのクロック信号を入力することを特徴とする請求項１から請求項９のうちのいずれか１項記載の位相差検証回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えば、一定の位相差を有する複数のクロック信号を用いる通信機器等に実装され、複数のクロック信号間の位相差が一定であるか否かを検証する位相差検証回路に関するものである。
【背景技術】
【０００２】
例えば、Ｅｔｈｅｒｎｅｔ（登録商標）等の通信システムでは、ディジタルデータを高速にシリアル伝送する場合、一般的にクロック信号を送信せずにデータだけを送信し、受信側において、受信データ列からクロック信号を再生することが行われている。
この受信データ列からクロック信号を再生する回路として、クロックデータリカバリ回路と呼ばれる回路がある。以下、クロックデータリカバリ回路を「ＣＤＲ回路」と記述する。
【０００３】
近年の通信システムでは、通信速度が、例えば、数１０Ｇ［ビット／秒］であるような非常に高速な通信が行われている。
このような通信システムに実装される高速シリアルインタフェースが用いるＣＤＲ回路は、データを復元する際に用いるデータサンプリング用のクロック信号として、数１０[ＧＨｚ]程度の高速なクロック信号を使用し、また、位相差が一定である複数のクロック信号を使用している（例えば、８位相の１０［ＧＨｚ］クロック信号＃０〜＃７を使用する場合、各クロック信号間の位相差は１２．５［ｐｓ］である）。
なお、位相差が一定である複数のクロック信号を使用すれば、クロック信号の速度を多少抑えることができるが、複数のクロック信号を使用せずに、単一のクロック信号を使用する場合、さらに高速なクロック信号を使用する必要がある。
【０００４】
ＣＤＲ回路は、一般的に、通信システムの機能を包含しているＬＳＩと一緒に組み込まれることが多い。
ＬＳＩのデータサンプリング回路が、正しくデータのサンプリングを行うには、データサンプリング用のクロック信号として用いる複数のクロック信号の間の位相差が一定であることを保証する必要がある。
しかし、ＬＳＩの製造検証で一般的に行われるスキャンテストは、ＬＳＩに実装される記憶素子であるフリップフロップを対象とする検証試験であり、複数のクロック信号間の位相差を検証する用途としては使用することができない。
【０００５】
このため、ＬＳＩの製造検証で一般的に行われるスキャンテストとは別の方法で、複数のクロック信号間の位相差を検証する必要がある。
例えば、複数のクロック信号を外部の試験装置に入力し、外部の試験装置が複数のクロック信号間の位相差を検証する方法が考えられるが、非常に高速なクロック信号を試験する装置は極めて高価である。また、人手による作業が多く発生するため（例えば、２つのクロック信号間の位相差を検出することができても、各クロック信号間の位相差が一定であることの確認はユーザが行う必要がある）、試験費用の増加が想定される。
【０００６】
なお、以下の特許文献１には、同じ周波数を有する２つのクロック信号を入力して、２つのクロック信号間の位相差をパルス幅で示された位相差信号に変換する位相差パルス幅変換回路と、基準クロックを用いて、その位相差信号のレベルをサンプリングし、その位相差信号のレベルに応じた重み付けにより、その位相差信号のレベルの個数をカウントするカウンタ部などを備え、演算回路が、そのカウンタ部のカウント値が一定の範囲内を推移するとき、上記の重み付けにより、２つのクロック信号間の位相差を検出する位相差検出器が開示されている。
ただし、この位相差検出器を用いる場合でも、２つのクロック信号間の位相差を検出することができるが、各クロック信号間の位相差が一定であることの確認はユーザが行う必要がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】ＷＯ２００８／０５３５６２（段落番号［００１１］）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
従来の位相差検出器は以上のように構成されているので、２つのクロック信号間の位相差を検出することができても、各クロック信号間の位相差が一定であることの確認はユーザが行う必要がある課題があった。
また、２つのクロック信号間の位相差を検出するには、別途、基準クロックや演算回路を用意する必要があるため、回路規模が増大して、ＬＳＩの開発費用が増加してしまう課題があった。
【０００９】
この発明は上記のような課題を解決するためになされたもので、簡単な構成で容易に、複数のクロック信号間の位相差が一定であるか否かを検証することができる位相差検証回路を得ることを目的とする。
【課題を解決するための手段】
【００１０】
この発明に係る位相差検証回路は、位相差検出対象である複数のクロック信号の中から、２つのクロック信号を入力して、２つのクロック信号間の位相差に相当する幅を有するパルス信号を出力する複数のパルス信号出力手段と、パルス信号出力手段からパルス信号が出力されている期間中、電荷を蓄積する複数の電荷蓄積手段とを設け、電荷比較手段が、複数の電荷蓄積手段により蓄積された電荷を比較し、複数の電荷が一致していれば、複数のクロック信号間の位相差が一定であることを認定するようにしたものである。
【発明の効果】
【００１１】
この発明によれば、位相差検出対象である複数のクロック信号の中から、２つのクロック信号を入力して、２つのクロック信号間の位相差に相当する幅を有するパルス信号を出力する複数のパルス信号出力手段と、パルス信号出力手段からパルス信号が出力されている期間中、電荷を蓄積する複数の電荷蓄積手段とを設け、電荷比較手段が、複数の電荷蓄積手段により蓄積された電荷を比較し、複数の電荷が一致していれば、複数のクロック信号間の位相差が一定であることを認定するように構成したので、簡単な構成で容易に、複数のクロック信号間の位相差が一定であるか否かを検証することができる効果がある。
【図面の簡単な説明】
【００１２】
【図１】この発明の実施の形態１による位相差検証回路を示す構成図である。
【図２】図１の位相差検証回路及びＣＤＲ回路が実装されている通信システムの一部を示す構成図である。
【図３】キャパシタチャージ回路１３−０〜１３−７の内部を示す構成図である。
【図４】クロック信号＃０〜＃７間の位相差が一定である場合の各種の信号（リセット信号、クロック信号、パルス信号、Ｖｏｕｔ信号、比較指示信号、比較回路１４の比較結果）の信号波形の一例を示す説明図である。
【図５】クロック信号＃０〜＃７間の位相差が一定でない場合の各種の信号（リセット信号、クロック信号、パルス信号、Ｖｏｕｔ信号、比較指示信号、比較回路１４の比較結果）の信号波形の一例を示す説明図である。
【図６】この発明の実施の形態２による位相差検証回路を示す構成図である。
【図７】キャパシタチャージ回路１６−０〜１６−７の内部を示す構成図である。
【図８】クロック信号＃０〜＃７間の位相差が一定である場合の各種の信号（リセット信号、クロック信号、パルス信号、Ｖｏｕｔ信号、比較指示信号、比較回路１７の比較結果）の信号波形の一例を示す説明図である。
【図９】クロック信号＃０〜＃７間の位相差が一定でない場合の各種の信号（リセット信号、クロック信号、パルス信号、Ｖｏｕｔ信号、比較指示信号、比較回路１７の比較結果）の信号波形の一例を示す説明図である。
【図１０】この発明の実施の形態３による位相差検証回路を示す構成図である。
【図１１】クロック信号＃０〜＃７間の位相差が一定である場合の各種の信号（クロック信号、パルス信号、測定期間指示信号、Ｖｏｕｔ信号、基準電圧比較器４３−０〜４３−７の比較結果）の信号波形の一例を示す説明図である。
【図１２】この発明の実施の形態４による位相差検証回路を示す構成図である。
【図１３】クロック信号＃０〜＃７間の位相差が一定である場合の各種の信号（クロック信号、パルス信号、測定期間指示信号、Ｖｏｕｔ信号、基準電圧比較器４６−０〜４６−７の比較結果）の信号波形の一例を示す説明図である。
【発明を実施するための形態】
【００１３】
実施の形態１．
図１はこの発明の実施の形態１による位相差検証回路を示す構成図であり、図２は図１の位相差検証回路及びＣＤＲ回路が実装されている通信システムの一部を示す構成図である。
図１及び図２において、クロック生成部１は位相差検出対象である複数のクロック信号＃０〜＃７を生成する回路である。
例えば、クロック信号＃０とクロック信号＃１間の位相差が１２．５［ｐｓ］である場合、クロック信号＃１とクロック信号＃２間の位相差や、クロック信号＃２とクロック信号＃３間の位相差なども１２．５［ｐｓ］であり、各クロック信号間の位相差は一定である。
ただし、製造段階の不具合等が原因で、各クロック信号間の位相差が一定になっていない可能性があるため、後述する位相差検証回路２が、クロック信号＃０〜＃７間の位相差を検証する。
【００１４】
位相差検証回路２はクロック生成部１により生成されたクロック信号＃０〜＃７間の位相差が一定であるか否かを検証する回路である。
データサンプリング部３はクロック生成部１により生成されたクロック信号＃０〜＃７に同期して、サンプリングデータ＃０〜＃７を生成する回路である。
【００１５】
ＣＤＲ回路４はデータサンプリング部３により生成されたサンプリングデータ＃０〜＃７からクロック＃０〜＃７を再生する回路である。
データ選択部５はＣＤＲ回路４により再生されたクロック＃０〜＃７を用いて、データ＃０〜＃７を選択する回路である。
【００１６】
位相差検証回路２のＡＮＤ回路１１−０〜１１−７はクロック生成部１により生成されたクロック信号＃０〜＃７の中から、２つのクロック信号を入力して、２つのクロック信号間の位相差に相当する幅を有するパルス信号＃０〜＃７を出力する回路である。
例えば、ＡＮＤ回路１１−０の場合、クロック信号＃０と論理反転後のクロック信号＃１（クロック生成部１により生成されたクロック信号＃１のＮＯＴが取られた信号）の論理積を求めることで、クロック信号＃０とクロック信号＃１の位相差に相当する幅を有するパルス信号＃０を出力する。
なお、ＡＮＤ回路１１−０〜１１−７はパルス信号出力手段を構成している。
【００１７】
制御回路１２は例えば電源が投入された直後の初期状態では、キャパシタチャージ回路１３−０〜１３−７が電荷を蓄積していない状態にするために信号レベルがＨレベルのリセット信号を出力し、その後、任意の時間経過後に、信号レベルがＬレベルのリセット信号を出力する。また、クロック信号＃０〜＃７の１周期間の時間が経過すると、そのリセット信号の信号レベルをＨレベルに戻す処理を実施する。
また、制御回路１２は信号レベルがＬレベルのリセット信号の出力を開始してから、クロック信号＃０〜＃７の１周期間の時間が経過したタイミングで比較指示信号を出力する処理を実施する。
【００１８】
キャパシタチャージ回路１３−０〜１３−７は制御回路１２から出力されたリセット信号の信号レベルがＨレベルになると電荷が蓄積されていない状態になり、制御回路１２から出力されたリセット信号の信号レベルがＬレベルである期間内において、ＡＮＤ回路１１−０〜１１−７からパルス信号＃０〜＃７が出力されている期間中、電荷を蓄積する回路である。なお、キャパシタチャージ回路１３−０〜１３−７は電荷蓄積手段を構成している。
【００１９】
比較回路１４は制御回路１２から比較指示信号が出力されると、キャパシタチャージ回路１３−０〜１３−７により蓄積された電荷の充電量を示す電圧信号Ｖｏｕｔ＃０〜＃７を比較し、その電圧信号Ｖｏｕｔ＃０〜＃７が一致していれば、クロック信号＃０〜＃７間の位相差が一定であると認定して、位相差が一定である旨を示す比較結果を例えば通信システムの表示器（図示せず）に表示する処理を実施する。一方、その電圧信号Ｖｏｕｔ＃０〜＃７が一致していなければ、クロック信号＃０〜＃７間の位相差が一定でないと認定して、位相差が一定でない旨を示す比較結果を例えば通信システムの表示器（図示せず）に表示する処理を実施する。
なお、比較回路１４は電荷比較手段を構成している。
【００２０】
図３はキャパシタチャージ回路１３−０〜１３−７の内部を示す構成図である。
図３において、抵抗２２は一端が電源２１と接続され、他端がスイッチ２３の一端と接続されている。
スイッチ２３はＡＮＤ回路１１−０〜１１−７からパルス信号＃０〜＃７が出力されている期間だけオンになり、パルス信号＃０〜＃７が出力されていない期間はオフになるスイッチング素子である。
【００２１】
コンデンサ２４は一端がスイッチ２３の他端と接続され、他端がグランドと接続されており、スイッチ２３がオンであるとき電荷が充電される。
スイッチ２５は一端がスイッチ２３の他端と接続され、他端がグランドと接続されており、制御回路１２から出力されたリセット信号の信号レベルがＨレベルの期間だけオンになり、コンデンサ２４に蓄積されている電荷を放電する。
【００２２】
次に動作について説明する。
図４はクロック信号＃０〜＃７間の位相差が一定である場合の各種の信号（リセット信号、クロック信号、パルス信号、Ｖｏｕｔ信号、比較指示信号、比較回路１４の比較結果）の信号波形の一例を示す説明図である。
クロック生成部１は、位相差検出対象である複数のクロック信号＃０〜＃７を生成して、そのクロック信号＃０〜＃７を位相差検証回路２及びデータサンプリング部３に出力する。
図４では、１周期１００［ｐｓ］（＝１０[ＧＨｚ]）、８位相のクロック信号＃０〜＃７を生成している例を示している。
この場合、クロック信号＃０〜＃７間の位相差が一定であれば、各クロック信号間の位相差は１２．５［ｐｓ］である。
【００２３】
位相差検証回路２の制御回路１２は、例えば、電源が投入された直後の初期状態では、キャパシタチャージ回路１３−０〜１３−７に蓄積されている電荷を放電させるため、信号レベルがＨレベルのリセット信号をキャパシタチャージ回路１３−０〜１３−７に出力する。
キャパシタチャージ回路１３−０〜１３−７は、制御回路１２からＨレベルのリセット信号を受けると、スイッチ２５がオンになることにより、コンデンサ２４に蓄積されている電荷を放電して、電荷が蓄積されていない状態になる。
【００２４】
制御回路１２は、キャパシタチャージ回路１３−０〜１３−７が、電荷が蓄積されていない状態になると、クロック生成部１からクロック信号＃０が出力されるタイミングで、リセット信号の信号レベルをＬレベルに変化させ、クロック信号＃０〜＃７の１周期間の時間が経過するまで、Ｌレベルのリセット信号の出力を継続する。
【００２５】
位相差検証回路２のＡＮＤ回路１１−０〜１１−７は、クロック生成部１からクロック信号＃０〜＃７を受けると、クロック信号＃０〜＃７の中から、２つのクロック信号を入力して、２つのクロック信号間の位相差に相当する幅を有するパルス信号＃０〜＃７をキャパシタチャージ回路１３−０〜１３−７に出力する。
例えば、ＡＮＤ回路１１−０の場合、クロック信号＃０と論理反転後のクロック信号＃１（クロック生成部１により生成されたクロック信号＃１のＮＯＴが取られた信号）の論理積を求めることで、クロック信号＃０とクロック信号＃１の位相差に相当する幅を有するパルス信号＃０をキャパシタチャージ回路１３−０に出力する。
図４の例では、１２．５［ｐｓ］のパルス幅を有するパルス信号＃０をキャパシタチャージ回路１３−０に出力している。
【００２６】
また、ＡＮＤ回路１１−１の場合、クロック信号＃１と論理反転後のクロック信号＃２（クロック生成部１により生成されたクロック信号＃２のＮＯＴが取られた信号）の論理積を求めることで、クロック信号＃１とクロック信号＃２の位相差に相当する幅を有するパルス信号＃１をキャパシタチャージ回路１３−１に出力する。
図４の例では、１２．５［ｐｓ］のパルス幅を有するパルス信号＃１をキャパシタチャージ回路１３−１に出力している。
以下、同様にして、ＡＮＤ回路１１−２〜１１−７は、パルス信号＃２〜＃７をキャパシタチャージ回路１３−２〜１３−７に出力する。
【００２７】
キャパシタチャージ回路１３−０〜１３−７は、制御回路１２からＬレベルのリセット信号を受けると、スイッチ２５がオフになることにより、コンデンサ２４に蓄積されている電荷が放電されない状態になる。
このとき、キャパシタチャージ回路１３−０〜１３−７は、ＡＮＤ回路１１−０〜１１−７からパルス信号＃０〜＃７を受けている期間中、スイッチ２３がオンになることにより、コンデンサ２４が抵抗２２を介して電源２１と接続されるため、電荷がコンデンサ２４に蓄積される。
コンデンサ２４に電荷が蓄積されることで、その電荷の充電量を示す電圧信号Ｖｏｕｔ＃０〜＃７は、図４に示すように上昇する。
【００２８】
キャパシタチャージ回路１３−０〜１３−７は、抵抗２２とコンデンサ２４による積分回路であり、電圧信号Ｖｏｕｔ＃０〜＃７が立ち上がるまでの時間は、時定数τ＝Ｒ・Ｃに依存している。
このため、時定数τが小さい場合は、電圧信号Ｖｏｕｔ＃０〜＃７が急激に上昇し、時定数τが大きい場合は、電圧信号Ｖｏｕｔ＃０〜＃７がゆっくりと上昇することが一般的に知られている。
よって、抵抗２２の抵抗値Ｒと、コンデンサ２４の容量値Ｃを必要に応じて変化させることで、電圧信号Ｖｏｕｔ＃０〜＃７が立ち上がるまでの時間を調整することも可能である。
【００２９】
制御回路１２は、クロック信号＃０〜＃７の１周期間の時間が経過すると、図４に示すように、比較指示信号を比較回路１４に出力する。
比較回路１４は、制御回路１２から比較指示信号が出力されると、キャパシタチャージ回路１３−０〜１３−７により蓄積された電荷の充電量を示す電圧信号Ｖｏｕｔ＃０〜＃７を比較する。
比較回路１４は、その電圧信号Ｖｏｕｔ＃０〜＃７が一致していれば、クロック信号＃０〜＃７間の位相差が一定であると認定して、位相差が一定である旨を示す比較結果（ＯＫ）を例えば通信システムの表示器（図示せず）に表示する。
図４の例では、電圧信号Ｖｏｕｔ＃０〜＃７が一致しているので、位相差が一定である旨を示す比較結果（ＯＫ）を表示する。
なお、制御回路１２から比較指示信号が出力される前の時点では、比較回路１４の比較処理が行われておらず、電圧信号Ｖｏｕｔ＃０〜＃７が一致しているか否かが不明であるため、図４の例では、位相差が一定でない旨を示す比較結果（ＮＧ）が表示されるが、そのような比較結果（ＮＧ）が表示されないようにしてもよい。
【００３０】
図４では、クロック信号＃０〜＃７間の位相差が一定である例を示しているが、図５はクロック信号＃０〜＃７間の位相差が一定でない例を示している。
図５の例では、クロック信号＃２とクロック信号＃３間の位相差が０［ｐｓ］であるために（他のクロック信号間の位相差は、図４と同様に、１２．５［ｐｓ］である）、パルス信号＃１のパルス幅が、パルス信号＃０，＃３等のパルス幅の２倍になり、パルス信号＃２が全く出力されていない。
この場合、電圧信号Ｖｏｕｔ＃１が電圧信号Ｖｏｕｔ＃０，＃３〜＃７より大きくなり、電圧信号Ｖｏｕｔ＃２が出力されない。
したがって、電圧信号Ｖｏｕｔ＃０〜＃７が一致していないため、位相差が一定でない旨を示す比較結果（ＮＧ）を例えば通信システムの表示器（図示せず）に表示する。
【００３１】
以上で明らかなように、この実施の形態１によれば、クロック生成部１により生成されたクロック信号＃０〜＃７の中から、２つのクロック信号を入力して、２つのクロック信号間の位相差に相当する幅を有するパルス信号＃０〜＃７を出力するＡＮＤ回路１１−０〜１１−７と、ＡＮＤ回路１１−０〜１１−７からパルス信号＃０〜＃７が出力されている期間中、電荷を蓄積するキャパシタチャージ回路１３−０〜１３−７とを設け、比較回路１４が、キャパシタチャージ回路１３−０〜１３−７により蓄積された電荷の充電量を示す電圧信号Ｖｏｕｔ＃０〜＃７を比較し、その電圧信号Ｖｏｕｔ＃０〜＃７が一致していれば、クロック信号＃０〜＃７間の位相差が一定であることを認定するように構成したので、簡単な構成で容易に、クロック信号＃０〜＃７間の位相差が一定であるか否かを検証することができる効果を奏する。
【００３２】
なお、この実施の形態１では、ＡＮＤ回路１１−０〜１１−７が、クロック生成部１により生成されたクロック信号＃０〜＃７の中から、隣接している２つのクロック信号を入力するようにしているが、隣接していない２つのクロック信号を入力するようにしてもよい。
例えば、ＡＮＤ回路１１−０がクロック信号＃０とクロック信号＃３を入力し、ＡＮＤ回路１１−１がクロック信号＃１とクロック信号＃４を入力し、ＡＮＤ回路１１−２がクロック信号＃２とクロック信号＃５を入力し、ＡＮＤ回路１１−３がクロック信号＃３とクロック信号＃６を入力する。
また、ＡＮＤ回路１１−４がクロック信号＃４とクロック信号＃７を入力し、ＡＮＤ回路１１−５がクロック信号＃５とクロック信号＃０を入力し、ＡＮＤ回路１１−６がクロック信号＃６とクロック信号＃１を入力し、ＡＮＤ回路１１−７がクロック信号＃７とクロック信号＃２を入力するようにする。
【００３３】
また、この実施の形態１では、８位相のクロック信号＃０〜＃７間の位相差を検証するものを示したが、クロック信号の位相差は８より多くても、少なくてもよく、同様に位相差を検証することができる。
【００３４】
また、この実施の形態１では、電圧信号Ｖｏｕｔ＃０〜＃７が一致していれば、比較回路１４がクロック信号＃０〜＃７間の位相差が一定であると認定するものを示したが、この場合、電圧信号Ｖｏｕｔ＃０〜＃７が微小な誤差を含んでいると、電圧信号Ｖｏｕｔ＃０〜＃７の一致が認められず、クロック信号＃０〜＃７間の位相差が一定でないと認定されることがある。
そこで、比較回路１４は、電圧信号Ｖｏｕｔ＃０〜＃７の差異が予め設定された許容範囲内であれば、電圧信号Ｖｏｕｔ＃０〜＃７が一致していると判定して、クロック信号＃０〜＃７間の位相差が一定であると認定するようにしてもよい。
これにより、電圧信号Ｖｏｕｔ＃０〜＃７が微小な誤差を含む可能性がある場合でも、クロック信号＃０〜＃７間の位相差が一定であるか否かを正確に検証することができる効果を奏する。
【００３５】
実施の形態２．
図６はこの発明の実施の形態２による位相差検証回路を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
制御回路１５は例えば電源が投入された直後の初期状態では、所定量の電荷をキャパシタチャージ回路１６−０〜１６−７に蓄積させるために信号レベルがＨレベルのリセット信号を出力し、その後、任意の時間経過後に、信号レベルがＬレベルのリセット信号を出力する。また、クロック信号＃０〜＃７の１周期間の時間が経過すると、そのリセット信号の信号レベルをＨレベルに戻す処理を実施する。
また、制御回路１５は信号レベルがＬレベルのリセット信号の出力を開始してから、クロック信号＃０〜＃７の１周期間の時間が経過したタイミングで比較指示信号を出力する処理を実施する。
【００３６】
キャパシタチャージ回路１６−０〜１６−７は制御回路１５から出力されたリセット信号の信号レベルがＨレベルになると、所定量の電荷が蓄積されている状態になり、制御回路１５から出力されたリセット信号の信号レベルがＬレベルである期間内において、ＡＮＤ回路１１−０〜１１−７からパルス信号＃０〜＃７が出力されている期間中、電荷を放電する回路である。なお、キャパシタチャージ回路１６−０〜１６−７は電荷放電手段を構成している。
【００３７】
比較回路１７は制御回路１５から比較指示信号が出力されると、キャパシタチャージ回路１６−０〜１６−７により放電されずに残っている電荷の充電量を示す電圧信号Ｖｏｕｔ＃０〜＃７を比較し、その電圧信号Ｖｏｕｔ＃０〜＃７が一致していれば、クロック信号＃０〜＃７間の位相差が一定であると認定して、位相差が一定である旨を示す比較結果を例えば通信システムの表示器（図示せず）に表示する処理を実施する。一方、その電圧信号Ｖｏｕｔ＃０〜＃７が一致していなければ、クロック信号＃０〜＃７間の位相差が一定でないと認定して、位相差が一定でない旨を示す比較結果を例えば通信システムの表示器（図示せず）に表示する処理を実施する。
なお、比較回路１７は電荷比較手段を構成している。
【００３８】
図７はキャパシタチャージ回路１６−０〜１６−７の内部を示す構成図である。
図７において、スイッチ３２は一端が電源３１と接続され、他端がコンデンサ３３の一端と接続されており、制御回路１５から出力されたリセット信号の信号レベルがＨレベルの期間だけオンになるスイッチング素子である。
コンデンサ３３は一端がスイッチ３２の他端と接続され、他端がグランドと接続されており、スイッチ３２がオンであるとき電荷が充電される。
【００３９】
スイッチ３４は一端がコンデンサ３３の一端と接続されており、ＡＮＤ回路１１−０〜１１−７からパルス信号＃０〜＃７が出力されている期間だけオンになり、パルス信号＃０〜＃７が出力されていない期間はオフになるスイッチング素子である。
抵抗３５は一端がスイッチ３４の他端と接続され、他端がグランドと接続されている。
【００４０】
次に動作について説明する。
図８はクロック信号＃０〜＃７間の位相差が一定である場合の各種の信号（リセット信号、クロック信号、パルス信号、Ｖｏｕｔ信号、比較指示信号、比較回路１７の比較結果）の信号波形の一例を示す説明図である。
クロック生成部１は、上記実施の形態１と同様に、位相差検出対象である複数のクロック信号＃０〜＃７を生成して、そのクロック信号＃０〜＃７を位相差検証回路２及びデータサンプリング部３に出力する。
図８では、１周期１００［ｐｓ］（＝１０[ＧＨｚ]）、８位相のクロック信号＃０〜＃７を生成している例を示している。
この場合、クロック信号＃０〜＃７間の位相差が一定であれば、各クロック信号間の位相差は１２．５［ｐｓ］である。
【００４１】
位相差検証回路２の制御回路１５は、例えば、電源が投入された直後の初期状態では、キャパシタチャージ回路１６−０〜１６−７に所定量の電荷を蓄積させるため、信号レベルがＨレベルのリセット信号をキャパシタチャージ回路１６−０〜１６−７に出力する。
キャパシタチャージ回路１６−０〜１６−７は、制御回路１５からＨレベルのリセット信号を受けると、スイッチ３２がオンになることにより、電荷をコンデンサ３３に蓄積する。
【００４２】
制御回路１５は、キャパシタチャージ回路１６−０〜１６−７が所定量の電荷を蓄積している状態になると、クロック生成部１からクロック信号＃０が出力されるタイミングで、リセット信号の信号レベルをＬレベルに変化させ、クロック信号＃０〜＃７の１周期間の時間が経過するまで、Ｌレベルのリセット信号の出力を継続する。
【００４３】
位相差検証回路２のＡＮＤ回路１１−０〜１１−７は、上記実施の形態１と同様に、クロック生成部１からクロック信号＃０〜＃７を受けると、クロック信号＃０〜＃７の中から、２つのクロック信号を入力して、２つのクロック信号間の位相差に相当する幅を有するパルス信号＃０〜＃７をキャパシタチャージ回路１６−０〜１６−７に出力する。
図８の例では、１２．５［ｐｓ］のパルス幅を有するパルス信号＃０〜＃７をキャパシタチャージ回路１６−０〜１６−７に出力している。
【００４４】
キャパシタチャージ回路１６−０〜１６−７は、制御回路１５からＬレベルのリセット信号を受けると、スイッチ３２がオフになることにより、これ以上、電荷がコンデンサ３３に充電されない状態になる。
このとき、キャパシタチャージ回路１６−０〜１６−７は、ＡＮＤ回路１１−０〜１１−７からパルス信号＃０〜＃７を受けている期間中、スイッチ３４がオンになることにより、コンデンサ３３が抵抗３５を介してグランドと接続されるため、コンデンサ３３に蓄積されている電荷が放電される。
コンデンサ３３に蓄積されている電荷が放電されることで、その電荷の充電量を示す電圧信号Ｖｏｕｔ＃０〜＃７は、図８に示すように下降する。
【００４５】
キャパシタチャージ回路１６−０〜１６−７は、抵抗３５とコンデンサ３３による積分回路であり、電圧信号Ｖｏｕｔ＃０〜＃７が立ち下がるまでの時間は、時定数τ＝Ｒ・Ｃに依存している。
このため、時定数τが小さい場合は、電圧信号Ｖｏｕｔ＃０〜＃７が急激に下降し、時定数τが大きい場合は、電圧信号Ｖｏｕｔ＃０〜＃７がゆっくりと下降することが一般的に知られている。
よって、抵抗３５の抵抗値Ｒと、コンデンサ３３の容量値Ｃを必要に応じて変化させることで、電圧信号Ｖｏｕｔ＃０〜＃７が立ち下がるまでの時間を調整することも可能である。
【００４６】
制御回路１５は、クロック信号＃０〜＃７の１周期間の時間が経過すると、図８に示すように、比較指示信号を比較回路１７に出力する。
比較回路１７は、制御回路１５から比較指示信号が出力されると、キャパシタチャージ回路１６−０〜１６−７により放電されずに残っている電荷の充電量を示す電圧信号Ｖｏｕｔ＃０〜＃７を比較する。
比較回路１７は、その電圧信号Ｖｏｕｔ＃０〜＃７が一致していれば、クロック信号＃０〜＃７間の位相差が一定であると認定して、位相差が一定である旨を示す比較結果（ＯＫ）を例えば通信システムの表示器（図示せず）に表示する。
図８の例では、電圧信号Ｖｏｕｔ＃０〜＃７が一致しているので、位相差が一定である旨を示す比較結果（ＯＫ）を表示する。
なお、制御回路１５から比較指示信号が出力される前の時点では、比較回路１７の比較処理が行われておらず、電圧信号Ｖｏｕｔ＃０〜＃７が一致しているか否かが不明であるため、図８の例では、位相差が一定でない旨を示す比較結果（ＮＧ）が表示されるが、そのような比較結果（ＮＧ）が表示されないようにしてもよい。
【００４７】
図８では、クロック信号＃０〜＃７間の位相差が一定である例を示しているが、図９はクロック信号＃０〜＃７間の位相差が一定でない例を示している。
図９の例では、クロック信号＃２とクロック信号＃３間の位相差が０［ｐｓ］であるために（他のクロック信号間の位相差は、図８と同様に、１２．５［ｐｓ］である）、パルス信号＃１のパルス幅が、パルス信号＃０，＃３等のパルス幅の２倍になり、パルス信号＃２が全く出力されていない。
この場合、電圧信号Ｖｏｕｔ＃１が電圧信号Ｖｏｕｔ＃０，＃２〜＃７より小さくなり、電圧信号Ｖｏｕｔ＃２が電圧信号Ｖｏｕｔ＃０，＃１，＃３〜＃７より大きくなる。
したがって、電圧信号Ｖｏｕｔ＃０〜＃７が一致していないため、位相差が一定でない旨を示す比較結果（ＮＧ）を例えば通信システムの表示器（図示せず）に表示する。
【００４８】
以上で明らかなように、この実施の形態２によれば、クロック生成部１により生成されたクロック信号＃０〜＃７の中から、２つのクロック信号を入力して、２つのクロック信号間の位相差に相当する幅を有するパルス信号＃０〜＃７を出力するＡＮＤ回路１１−０〜１１−７と、ＡＮＤ回路１１−０〜１１−７からパルス信号＃０〜＃７が出力されている期間中、電荷を放電するキャパシタチャージ回路１６−０〜１６−７とを設け、比較回路１７が、キャパシタチャージ回路１６−０〜１６−７により放電されずに残っている電荷の充電量を示す電圧信号Ｖｏｕｔ＃０〜＃７を比較し、その電圧信号Ｖｏｕｔ＃０〜＃７が一致していれば、クロック信号＃０〜＃７間の位相差が一定であることを認定するように構成したので、簡単な構成で容易に、クロック信号＃０〜＃７間の位相差が一定であるか否かを検証することができる効果を奏する。
【００４９】
なお、この実施の形態２では、ＡＮＤ回路１１−０〜１１−７が、クロック生成部１により生成されたクロック信号＃０〜＃７の中から、隣接している２つのクロック信号を入力するようにしているが、隣接していない２つのクロック信号を入力するようにしてもよい。
【００５０】
また、この実施の形態２では、８位相のクロック信号＃０〜＃７間の位相差を検証するものを示したが、クロック信号の位相差は８より多くても、少なくてもよく、同様に位相差を検証することができる。
【００５１】
また、この実施の形態２では、電圧信号Ｖｏｕｔ＃０〜＃７が一致していれば、比較回路１７がクロック信号＃０〜＃７間の位相差が一定であると認定するものを示したが、この場合、電圧信号Ｖｏｕｔ＃０〜＃７が微小な誤差を含んでいると、電圧信号Ｖｏｕｔ＃０〜＃７の一致が認められず、クロック信号＃０〜＃７間の位相差が一定でないと認定されることがある。
そこで、比較回路１７は、電圧信号Ｖｏｕｔ＃０〜＃７の差異が予め設定された許容範囲内であれば、電圧信号Ｖｏｕｔ＃０〜＃７が一致していると判定して、クロック信号＃０〜＃７間の位相差が一定であると認定するようにしてもよい。
これにより、電圧信号Ｖｏｕｔ＃０〜＃７が微小な誤差を含む可能性がある場合でも、クロック信号＃０〜＃７間の位相差が一定であるか否かを正確に検証することができる効果を奏する。
【００５２】
実施の形態３．
図１０はこの発明の実施の形態３による位相差検証回路を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
制御回路４１は例えば電源が投入された直後の初期状態では、キャパシタチャージ回路４２−０〜４２−７が電荷を蓄積していない状態にするために信号レベルがＬレベルの測定期間指示信号を出力し、任意の時間経過後に、信号レベルがＨレベルの測定期間指示信号を出力する。また、クロック信号＃０〜＃７の複数周期間の時間（図１１の例では、２周期間の時間）が経過すると、その測定期間指示信号をＬレベルに戻す処理を実施する。
【００５３】
キャパシタチャージ回路４２−０〜４２−７は制御回路４１から出力された測定期間指示信号がＬレベルになると電荷が蓄積されていない状態になり、制御回路４１から出力された測定期間指示信号の信号レベルがＨレベルである期間内において、ＡＮＤ回路１１−０〜１１−７からパルス信号＃０〜＃７が出力されている期間中、電荷を蓄積する回路である。なお、キャパシタチャージ回路４２−０〜４２−７は電荷蓄積手段を構成している。
【００５４】
基準電圧比較器４３−０〜４３−７は制御回路４１から出力された測定期間指示信号の信号レベルがＨレベルからＬレベルに変化すると、キャパシタチャージ回路４２−０〜４２−７により蓄積された電荷の充電量を示す電圧信号Ｖｏｕｔ＃０〜＃７と所定の基準電圧（例えば、１位相差分×２周期間の充電量を示す電圧：クロック信号＃０〜＃７の２周期間中に、キャパシタチャージ回路４２−０〜４２−７に蓄積されると想定される電荷の充電量を示す電圧）を比較し、その比較結果を例えば通信システムの表示器（図示せず）に表示する処理を実施する。
この場合、基準電圧比較器４３−０〜４３−７の比較結果の全てが基準電圧と一致している旨を示していることを確認するだけで、クロック信号＃０〜＃７間の位相差が一定であると判断できる。
一方、基準電圧比較器４３−０〜４３−７の比較結果のいずれかが基準電圧と一致していない旨を示していることを確認するだけで、クロック信号＃０〜＃７間の位相差が一定でないと判断できる。
なお、基準電圧比較器４３−０〜４３−７は電荷比較手段を構成している。
【００５５】
図１０の例では、基準電圧比較器４３−０〜４３−７の比較結果が外部に出力され、ユーザが、基準電圧比較器４３−０〜４３−７の比較結果を参照して、クロック信号＃０〜＃７間の位相差が一定であるか否かを判断する場合について説明したが、基準電圧比較器４３−０〜４３−７の比較結果に基づいて、クロック信号＃０〜＃７間の位相差が一定であるか否かを検証する検証処理部を図１０の位相差検証回路に実装するようにしてもよく、検証処理部を外部の装置に設けてもよい。
この検証処理部は、基準電圧比較器４３−０〜４３−７の比較結果の全てが基準電圧と一致している旨を示していれば、クロック信号＃０〜＃７間の位相差が一定であると認定（表示）し、基準電圧比較器４３−０〜４３−７の比較結果のいずれかが基準電圧と一致していない旨を示していれば、クロック信号＃０〜＃７間の位相差が一定でないと認定（表示）するものである。
【００５６】
次に動作について説明する。
図１１はクロック信号＃０〜＃７間の位相差が一定である場合の各種の信号（クロック信号、パルス信号、測定期間指示信号、Ｖｏｕｔ信号、基準電圧比較器４３−０〜４３−７の比較結果）の信号波形の一例を示す説明図である。
クロック生成部１は、上記実施の形態１と同様に、位相差検出対象である複数のクロック信号＃０〜＃７を生成して、そのクロック信号＃０〜＃７を位相差検証回路２及びデータサンプリング部３に出力する。
図１１では、１周期１００［ｐｓ］（＝１０[ＧＨｚ]）、８位相のクロック信号＃０〜＃７を生成している例を示している。
この場合、クロック信号＃０〜＃７間の位相差が一定であれば、各クロック信号間の位相差は１２．５［ｐｓ］である。
【００５７】
位相差検証回路２の制御回路４１は、例えば、電源が投入された直後の初期状態では、キャパシタチャージ回路４２−０〜４２−７に蓄積されている電荷を放電させるため、信号レベルがＬレベルの測定期間指示信号をキャパシタチャージ回路４２−０〜４２−７に出力する。
キャパシタチャージ回路４２−０〜４２−７は、図１のキャパシタチャージ回路１３−０〜１３−７と同様に、抵抗２２やコンデンサ２４等から構成されており（図３を参照）、制御回路４１からＬレベルの測定期間指示信号を受けると、スイッチ２５がオンになることにより、コンデンサ２４に蓄積されている電荷を放電して、電荷が蓄積されていない状態になる。
【００５８】
制御回路４１は、キャパシタチャージ回路４２−０〜４２−７が電荷を蓄積していない状態になると、クロック生成部１から任意のタイミングで、測定期間指示信号の信号レベルをＨレベルに変化させ、クロック信号＃０〜＃７の２周期間の時間が経過するまで、Ｈレベルの測定期間指示信号の出力を継続する。
図１１の例では、クロック信号＃０〜＃７の２周期間の時間が経過するまで、Ｈレベルの測定期間指示信号の出力を継続しているが、クロック信号＃０〜＃７の周期の整数倍の時間であればよく、例えば、３周期間の時間が経過するまで、Ｈレベルの測定期間指示信号の出力を継続してもよい。
【００５９】
位相差検証回路２のＡＮＤ回路１１−０〜１１−７は、上記実施の形態１と同様に、クロック生成部１からクロック信号＃０〜＃７を受けると、クロック信号＃０〜＃７の中から、２つのクロック信号を入力して、２つのクロック信号間の位相差に相当する幅を有するパルス信号＃０〜＃７をキャパシタチャージ回路４２−０〜４２−７に出力する。
図１１の例では、１２．５［ｐｓ］のパルス幅を有するパルス信号＃０〜＃７をキャパシタチャージ回路４２−０〜４２−７に出力している。
【００６０】
キャパシタチャージ回路４２−０〜４２−７は、制御回路４１からＨレベルの測定期間指示信号を受けると、スイッチ２５がオフになることにより、コンデンサ２４に蓄積されている電荷が放電されない状態になる。
このとき、キャパシタチャージ回路４２−０〜４２−７は、ＡＮＤ回路１１−０〜１１−７からパルス信号＃０〜＃７を受けている期間中、スイッチ２３がオンになることにより、コンデンサ２４が抵抗２２を介して電源２１と接続されるため、電荷がコンデンサ２４に蓄積される。
コンデンサ２４に電荷が蓄積されることで、その電荷の充電量を示す電圧信号Ｖｏｕｔ＃０〜＃７は、図１１に示すように上昇する。
【００６１】
制御回路４１は、クロック信号＃０〜＃７の２周期間の時間が経過すると、図１１に示すように、測定期間指示信号の信号レベルをＨレベルからＬレベルに戻し、Ｌレベルの測定期間指示信号を基準電圧比較器４３−０〜４３−７に出力する。
基準電圧比較器４３−０〜４３−７は、制御回路４１から出力された測定期間指示信号の信号レベルがＨレベルからＬレベルに変化すると、キャパシタチャージ回路４２−０〜４２−７により蓄積された電荷の充電量を示す電圧信号Ｖｏｕｔ＃０〜＃７と所定の基準電圧を比較する。
基準電圧比較器４３−０〜４３−７は、電圧信号Ｖｏｕｔ＃０〜＃７と所定の基準電圧が一致していれば、基準電圧と一致している旨を示す比較結果（ＯＫ）を例えば通信システムの表示器（図示せず）に表示する。
図１１の例では、電圧信号Ｖｏｕｔ＃０〜＃７が基準電圧と一致しているので、基準電圧と一致している旨を示す比較結果（ＯＫ）が表示される。
一方、電圧信号Ｖｏｕｔ＃０〜＃７と所定の基準電圧が一致していなければ、基準電圧と一致していない旨を示す比較結果（ＮＧ）を例えば通信システムの表示器（図示せず）に表示する。
なお、制御回路４１からＬレベルの測定期間指示信号が出力される前の時点では、基準電圧比較器４３−０〜４３−７の比較処理が行われておらず、電圧信号Ｖｏｕｔ＃０〜＃７が一致しているか否かが不明であるため、図１１の例では、位相差が一定でない旨を示す比較結果（ＮＧ）が表示されるが、そのような比較結果（ＮＧ）が表示されないようにしてもよい。
【００６２】
これにより、ユーザは、通信システムの表示器等に表示されている基準電圧比較器４３−０〜４３−７の比較結果を見て、全てＯＫが表示されていれば、クロック信号＃０〜＃７間の位相差が一定であると判断することができる。
外部の装置又は図１０の位相差検証回路が検証処理部を実装している場合には、その検証処理部が、基準電圧比較器４３−０〜４３−７の比較結果に基づいて、クロック信号＃０〜＃７間の位相差が一定であるか否かを検証する。
即ち、検証処理部は、基準電圧比較器４３−０〜４３−７の比較結果の全てが基準電圧と一致している旨を示していれば、クロック信号＃０〜＃７間の位相差が一定であると認定し、その認定結果を例えば通信システムの表示器（図示せず）に表示する。
一方、基準電圧比較器４３−０〜４３−７の比較結果のいずれかが基準電圧と一致していない旨を示していれば、クロック信号＃０〜＃７間の位相差が一定でないと認定し、その認定結果を例えば通信システムの表示器（図示せず）に表示する。
【００６３】
ここでは、基準電圧比較器４３−０〜４３−７の比較結果の全てが基準電圧と一致している旨を示していれば、クロック信号＃０〜＃７間の位相差が一定であると認定されるものを示したが、基準電圧比較器４３−０〜４３−７の比較結果の全てが基準電圧を超えている旨を示していれば、クロック信号＃０〜＃７間の位相差が一定であると認定されるようにしてもよい。
この場合、基準電圧比較器４３−０〜４３−７の比較結果のいずれかが基準電圧に満たない旨を示していれば、クロック信号＃０〜＃７間の位相差が一定でないと認定される。
【００６４】
以上で明らかなように、この実施の形態３によれば、クロック生成部１により生成されたクロック信号＃０〜＃７の中から、２つのクロック信号を入力して、２つのクロック信号間の位相差に相当する幅を有するパルス信号＃０〜＃７を出力するＡＮＤ回路１１−０〜１１−７と、ＡＮＤ回路１１−０〜１１−７からパルス信号＃０〜＃７が出力されている期間中、電荷を蓄積するキャパシタチャージ回路４２−０〜４２−７とを設け、基準電圧比較器４３−０〜４３−７が、キャパシタチャージ回路４２−０〜４２−７により蓄積された電荷の充電量を示す電圧信号Ｖｏｕｔ＃０〜＃７と基準電圧を比較し、その比較結果を出力するように構成したので、簡単な構成で容易に、クロック信号＃０〜＃７間の位相差が一定であるか否かを検証することができる効果を奏する。
また、個別の基準電圧比較器４３−０〜４３−７を実装しているので、どのクロック間の位相差が正しくないかを容易に認定することができる効果を奏する。
【００６５】
なお、この実施の形態３では、ＡＮＤ回路１１−０〜１１−７が、クロック生成部１により生成されたクロック信号＃０〜＃７の中から、隣接している２つのクロック信号を入力するようにしているが、隣接していない２つのクロック信号を入力するようにしてもよい。
【００６６】
また、この実施の形態３では、８位相のクロック信号＃０〜＃７間の位相差を検証するものを示したが、クロック信号の位相差は８より多くても、少なくてもよく、同様に位相差を検証することができる。
【００６７】
また、この実施の形態３では、基準電圧比較器４３−０〜４３−７が、電圧信号Ｖｏｕｔ＃０〜＃７と基準電圧を比較するものを示したが、電圧信号Ｖｏｕｔ＃０〜＃７が微小な誤差を含んでいると、電圧信号Ｖｏｕｔ＃０〜＃７が基準電圧と一致せずに、クロック信号＃０〜＃７間の位相差が一定でないと認定されることがある。
そこで、基準電圧比較器４３−０〜４３−７は、電圧信号Ｖｏｕｔ＃０〜＃７と基準電圧の差異が予め設定された許容範囲内であれば、電圧信号Ｖｏｕｔ＃０〜＃７と基準電圧が一致していると判定して、クロック信号＃０〜＃７間の位相差が一定であると認定するようにしてもよい。
これにより、電圧信号Ｖｏｕｔ＃０〜＃７が微小な誤差を含む可能性がある場合でも、クロック信号＃０〜＃７間の位相差が一定であるか否かを正確に検証することができる効果を奏する。
【００６８】
実施の形態４．
図１２はこの発明の実施の形態４による位相差検証回路を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
制御回路４４は例えば電源が投入された直後の初期状態では、所定量の電荷をキャパシタチャージ回路４５−０〜４５−７に蓄積させるために信号レベルがＬレベルの測定期間指示信号を出力し、任意のタイミングで、信号レベルがＨレベルの測定期間指示信号を出力する。また、クロック信号＃０〜＃７の複数周期間の時間（図１３の例では、２周期間の時間）が経過すると、その測定期間指示信号をＬレベルに戻す処理を実施する。
【００６９】
キャパシタチャージ回路４５−０〜４５−７は制御回路４４から出力された測定期間指示信号がＬレベルになると、所定量の電荷が蓄積されている状態になり、制御回路４４から出力された測定期間指示信号の信号レベルがＨレベルである期間内において、ＡＮＤ回路１１−０〜１１−７からパルス信号＃０〜＃７が出力されている期間中、電荷を放電する回路である。なお、キャパシタチャージ回路４５−０〜４５−７は電荷放電手段を構成している。
【００７０】
基準電圧比較器４６−０〜４６−７は制御回路４４から出力された測定期間指示信号の信号レベルがＨレベルからＬレベルに変化すると、キャパシタチャージ回路４５−０〜４５−７により放電されずに残っている電荷の充電量を示す電圧信号Ｖｏｕｔ＃０〜＃７と所定の基準電圧（例えば、１位相差分×２周期間後に残っている充電量を示す電圧：クロック信号＃０〜＃７の２周期間中に、キャパシタチャージ回路４５−０〜４５−７により放電されずに残っていると想定される電荷の充電量を示す電圧）を比較し、その比較結果を例えば通信システムの表示器（図示せず）に表示する処理を実施する。
この場合、基準電圧比較器４６−０〜４６−７の比較結果の全てが基準電圧と一致している旨を示していることを確認するだけで、クロック信号＃０〜＃７間の位相差が一定であると判断できる。
一方、基準電圧比較器４３−０〜４３−７の比較結果のいずれかが基準電圧と一致していない旨を示していることを確認するだけで、クロック信号＃０〜＃７間の位相差が一定でないと判断できる。
なお、基準電圧比較器４６−０〜４６−７は電荷比較手段を構成している。
【００７１】
図１２の例では、基準電圧比較器４６−０〜４６−７の比較結果が外部に出力され、ユーザが、基準電圧比較器４６−０〜４６−７の比較結果を参照して、クロック信号＃０〜＃７間の位相差が一定であるか否かを判断する場合について説明したが、基準電圧比較器４６−０〜４６−７の比較結果に基づいて、クロック信号＃０〜＃７間の位相差が一定であるか否かを検証する検証処理部を図１２の位相差検証回路に実装するようにしてもよく、検証処理部を外部の装置に設けてもよい。
この検証処理部は、基準電圧比較器４６−０〜４６−７の比較結果の全てが基準電圧と一致している旨を示していれば、クロック信号＃０〜＃７間の位相差が一定であると認定（表示）し、基準電圧比較器４６−０〜４６−７の比較結果のいずれかが基準電圧と一致していない旨を示していれば、クロック信号＃０〜＃７間の位相差が一定でないと認定（表示）するものである。
【００７２】
次に動作について説明する。
図１３はクロック信号＃０〜＃７間の位相差が一定である場合の各種の信号（クロック信号、パルス信号、測定期間指示信号、Ｖｏｕｔ信号、基準電圧比較器４６−０〜４６−７の比較結果）の信号波形の一例を示す説明図である。
クロック生成部１は、上記実施の形態１と同様に、位相差検出対象である複数のクロック信号＃０〜＃７を生成して、そのクロック信号＃０〜＃７を位相差検証回路２及びデータサンプリング部３に出力する。
図１３では、１周期１００［ｐｓ］（＝１０[ＧＨｚ]）、８位相のクロック信号＃０〜＃７を生成している例を示している。
この場合、クロック信号＃０〜＃７間の位相差が一定であれば、各クロック信号間の位相差は１２．５［ｐｓ］である。
【００７３】
位相差検証回路２の制御回路４４は、例えば、電源が投入された直後の初期状態では、キャパシタチャージ回路４５−０〜４５−７に所定量の電荷を蓄積させるため、信号レベルがＬレベルの測定期間指示信号をキャパシタチャージ回路４５−０〜４５−７に出力する。
キャパシタチャージ回路４５−０〜４５−７は、図６のキャパシタチャージ回路１６−０〜１６−７と同様に、抵抗３４やコンデンサ３３等から構成されており（図７を参照）、制御回路４４からＬレベルの測定期間指示信号を受けると、スイッチ３２がオンになることにより、電荷をコンデンサ３３に蓄積する。
【００７４】
制御回路４４は、キャパシタチャージ回路４５−０〜４５−７が所定量の電荷を蓄積している状態になると、クロック生成部１から任意のタイミングで、測定期間指示信号の信号レベルをＨレベルに変化させ、クロック信号＃０〜＃７の２周期間の時間が経過するまで、Ｈレベルの測定期間指示信号の出力を継続する。
図１３の例では、クロック信号＃０〜＃７の２周期間の時間が経過するまで、Ｈレベルの測定期間指示信号の出力を継続しているが、クロック信号＃０〜＃７の周期の整数倍の時間であればよく、例えば、３周期間の時間が経過するまで、Ｈレベルの測定期間指示信号の出力を継続してもよい。
【００７５】
位相差検証回路２のＡＮＤ回路１１−０〜１１−７は、上記実施の形態１と同様に、クロック生成部１からクロック信号＃０〜＃７を受けると、クロック信号＃０〜＃７の中から、２つのクロック信号を入力して、２つのクロック信号間の位相差に相当する幅を有するパルス信号＃０〜＃７をキャパシタチャージ回路４５−０〜４５−７に出力する。
図１３の例では、１２．５［ｐｓ］のパルス幅を有するパルス信号＃０〜＃７をキャパシタチャージ回路４５−０〜４５−７に出力している。
【００７６】
キャパシタチャージ回路４５−０〜４５−７は、制御回路４４からＨレベルの測定期間指示信号を受けると、スイッチ３２がオフになることにより、これ以上、電荷がコンデンサ３３に充電されない状態になる。
このとき、キャパシタチャージ回路４５−０〜４５−７は、ＡＮＤ回路１１−０〜１１−７からパルス信号＃０〜＃７を受けている期間中、スイッチ３４がオンになることにより、コンデンサ３３が抵抗３５を介してグランドと接続されるため、コンデンサ３３に蓄積されている電荷が放電される。
コンデンサ３３に蓄積されている電荷が放電されることで、その電荷の充電量を示す電圧信号Ｖｏｕｔ＃０〜＃７は、図１３に示すように下降する。
【００７７】
制御回路４４は、クロック信号＃０〜＃７の２周期間の時間が経過すると、図１３に示すように、測定期間指示信号の信号レベルをＨレベルからＬレベルに戻し、Ｌレベルの測定期間指示信号を基準電圧比較器４６−０〜４６−７に出力する。
基準電圧比較器４６−０〜４６−７は、制御回路４４から出力された測定期間指示信号の信号レベルがＨレベルからＬレベルに変化すると、キャパシタチャージ回路４５−０〜４５−７により放電されずに残っている電荷の充電量を示す電圧信号Ｖｏｕｔ＃０〜＃７と所定の基準電圧を比較する。
基準電圧比較器４６−０〜４６−７は、電圧信号Ｖｏｕｔ＃０〜＃７と所定の基準電圧が一致していれば、基準電圧と一致している旨を示す比較結果（ＯＫ）を例えば通信システムの表示器（図示せず）に表示する。
図１３の例では、電圧信号Ｖｏｕｔ＃０〜＃７が基準電圧と一致しているので、基準電圧と一致している旨を示す比較結果（ＯＫ）が表示される。
一方、電圧信号Ｖｏｕｔ＃０〜＃７と所定の基準電圧が一致していなければ、基準電圧と一致していない旨を示す比較結果（ＮＧ）を例えば通信システムの表示器（図示せず）に表示する。
なお、制御回路４４からＬレベルの測定期間指示信号が出力される前の時点では、基準電圧比較器４６−０〜４６−７の比較処理が行われておらず、電圧信号Ｖｏｕｔ＃０〜＃７が一致しているか否かが不明であるため、図１３の例では、位相差が一定でない旨を示す比較結果（ＮＧ）が表示されるが、そのような比較結果（ＮＧ）が表示されないようにしてもよい。
【００７８】
これにより、ユーザは、通信システムの表示器等に表示されている基準電圧比較器４６−０〜４６−７の比較結果を見て、全てＯＫが表示されていれば、クロック信号＃０〜＃７間の位相差が一定であると判断することができる。
外部の装置又は図１２の位相差検証回路が検証処理部を実装している場合には、その検証処理部が、基準電圧比較器４６−０〜４６−７の比較結果に基づいて、クロック信号＃０〜＃７間の位相差が一定であるか否かを検証する。
即ち、検証処理部は、基準電圧比較器４６−０〜４６−７の比較結果の全てが基準電圧と一致している旨を示していれば、クロック信号＃０〜＃７間の位相差が一定であると認定し、その認定結果を例えば通信システムの表示器（図示せず）に表示する。
一方、基準電圧比較器４６−０〜４６−７の比較結果のいずれかが基準電圧と一致していない旨を示していれば、クロック信号＃０〜＃７間の位相差が一定でないと認定し、その認定結果を例えば通信システムの表示器（図示せず）に表示する。
【００７９】
ここでは、基準電圧比較器４６−０〜４６−７の比較結果の全てが基準電圧と一致している旨を示していれば、クロック信号＃０〜＃７間の位相差が一定であると認定されるものを示したが、基準電圧比較器４６−０〜４６−７の比較結果の全てが基準電圧以下である旨を示していれば、クロック信号＃０〜＃７間の位相差が一定であると認定されるようにしてもよい。
この場合、基準電圧比較器４６−０〜４６−７の比較結果のいずれかが基準電圧以下でない旨を示していれば、クロック信号＃０〜＃７間の位相差が一定でないと認定される。
【００８０】
以上で明らかなように、この実施の形態４よれば、クロック生成部１により生成されたクロック信号＃０〜＃７の中から、２つのクロック信号を入力して、２つのクロック信号間の位相差に相当する幅を有するパルス信号＃０〜＃７を出力するＡＮＤ回路１１−０〜１１−７と、ＡＮＤ回路１１−０〜１１−７からパルス信号＃０〜＃７が出力されている期間中、電荷を放電するキャパシタチャージ回路４５−０〜４５−７とを設け、基準電圧比較器４６−０〜４６−７が、キャパシタチャージ回路４２−０〜４２−７により放電されずに残っている電荷の充電量を示す電圧信号Ｖｏｕｔ＃０〜＃７と基準電圧を比較し、その比較結果を出力するように構成したので、簡単な構成で容易に、クロック信号＃０〜＃７間の位相差が一定であるか否かを検証することができる効果を奏する。
また、個別の基準電圧比較器４３−０〜４３−７を実装しているので、どのクロック間の位相差が正しくないかを容易に認定することができる効果を奏する。
【００８１】
なお、この実施の形態４では、ＡＮＤ回路１１−０〜１１−７が、クロック生成部１により生成されたクロック信号＃０〜＃７の中から、隣接している２つのクロック信号を入力するようにしているが、隣接していない２つのクロック信号を入力するようにしてもよい。
【００８２】
また、この実施の形態４では、８位相のクロック信号＃０〜＃７間の位相差を検証するものを示したが、クロック信号の位相差は８より多くても、少なくてもよく、同様に位相差を検証することができる。
【００８３】
また、この実施の形態４では、基準電圧比較器４６−０〜４６−７が、電圧信号Ｖｏｕｔ＃０〜＃７と基準電圧を比較するものを示したが、電圧信号Ｖｏｕｔ＃０〜＃７が微小な誤差を含んでいると、電圧信号Ｖｏｕｔ＃０〜＃７が基準電圧と一致せずに、クロック信号＃０〜＃７間の位相差が一定でないと認定されることがある。
そこで、基準電圧比較器４６−０〜４６−７は、電圧信号Ｖｏｕｔ＃０〜＃７と基準電圧の差異が予め設定された許容範囲内であれば、電圧信号Ｖｏｕｔ＃０〜＃７と基準電圧が一致していると判定して、クロック信号＃０〜＃７間の位相差が一定であると認定するようにしてもよい。
これにより、電圧信号Ｖｏｕｔ＃０〜＃７が微小な誤差を含む可能性がある場合でも、クロック信号＃０〜＃７間の位相差が一定であるか否かを正確に検証することができる効果を奏する。
【００８４】
上記実施の形態１，２では、リセット信号と比較指示信号の組み合わせによって測定期間と結果判定タイミングを決定し、上記実施の形態３，４では、測定期間指示信号のみで測定期間と結果判定タイミングを決定しているが、上記実施の形態１，２では、測定期間指示信号のみで測定期間と結果判定タイミングを決定し、上記実施の形態３，４では、リセット信号と比較指示信号の組み合わせによって測定期間と結果判定タイミングを決定するようにしてもよい。
【００８５】
上記実施の形態１，２では、測定期間を１周期間として比較判定し、上記実施の形態３，４では、測定期間を複数周期間（図１１の例では、２周期間）として比較判定しているが、上記実施の形態１，２では、測定期間を複数周期間として比較判定し、上記実施の形態３，４では、測定期間を１周期間として比較判定するようにしてもよい。
【００８６】
上記実施の形態１，２では、比較回路１４，１６が、位相差が一定であるか否かを示す比較結果を表示するものを示したが、電圧信号Ｖｏｕｔ＃０〜＃７の充電量を表示するようにしてもよい。
この場合、比較結果がＮＧである場合、どのクロック信号が異常であるかを認識することができる。
【００８７】
上記実施の形態２では、１つのクロック信号間の位相差のみが正常である場合、例えば、クロック信号＃０とクロック信号＃１間の位相差のみが正常で、クロック信号＃２〜＃７が、クロック信号＃１と同じタイミングで出力されたような場合、電圧信号Ｖｏｕｔ＃０は１位相差分の電荷を放電し、電圧信号Ｖｏｕｔ＃１〜＃６は満充電を維持し、電圧信号Ｖｏｕｔ＃７は７位相差分の電荷を放電することになる。
このとき、電圧信号Ｖｏｕｔ＃０〜＃７の充電量を表示することで、どのクロック信号が異常であるかを認識できるようにする場合、各クロック信号が微妙にずれる場合を考慮して、満充電を最大８位相差分の充電量としておけばよい。
【００８８】
上記実施の形態４では、１つのクロック信号間の位相差のみが正常である場合、例えば、クロック信号＃０とクロック信号＃１間の位相差のみが正常で、クロック信号＃２〜＃７が、クロック信号＃１と同じタイミングで出力されたような場合、電圧信号Ｖｏｕｔ＃０は２位相差分の電荷を放電し、電圧信号Ｖｏｕｔ＃１〜＃６は満充電を維持し、電圧信号Ｖｏｕｔ＃７は１４位相差分（７位相差分×２周期間）の電荷を放電することになる。
このとき、電圧信号Ｖｏｕｔ＃０〜＃７の充電量を表示することで、どのクロック信号が異常であるかを認識できるようにする場合、各クロック信号が微妙にずれる場合を考慮して、満充電を最大１６位相差分（８位相差分×２周期間）の充電量としておけばよい。
【００８９】
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【符号の説明】
【００９０】
１  クロック生成部、２  位相差検証回路、３  データサンプリング部、４  ＣＤＲ回路、５  データ選択部、１１−０〜１１−７  ＡＮＤ回路（パルス信号出力手段）、１２  ，１５  制御回路、１３−０〜１３−７  キャパシタチャージ回路（電荷蓄積手段）、１４  比較回路、２１  電源、２２  抵抗、２３  スイッチ、２４  コンデンサ、２５  スイッチ、１６−０〜１６−７  キャパシタチャージ回路（電荷放電手段）、１７  比較回路（電荷比較手段）、３１  電源、３２  スイッチ、３３  コンデンサ、３４  スイッチ、３５  抵抗、４１，４４  制御回路、４２−０〜４２−７  キャパシタチャージ回路（電荷蓄積手段）、４３−０〜４３−７  基準電圧比較器（電荷比較手段）、４５−０〜４５−７  キャパシタチャージ回路（電荷放電手段）、４６−０〜４６−７  基準電圧比較器（電荷比較手段）。
【図１】
2012124690.tif 000003
【図２】
2012124690.tif 000004
【図３】
2012124690.tif 000005
【図４】
2012124690.tif 000006
【図５】
2012124690.tif 000007
【図６】
2012124690.tif 000008
【図７】
2012124690.tif 000009
【図８】
2012124690.tif 000010
【図９】
2012124690.tif 000011
【図１０】
2012124690.tif 000012
【図１１】
2012124690.tif 000013
【図１２】
2012124690.tif 000014
【図１３】
2012124690.tif 000015