(57)【要約】      （修正有）【課題】インダクタを構成する補助巻線の端子間の短絡時における過多な短絡電流の発生を制限し、当該補助巻線の温度上昇を防止して安全性を高める。【解決手段】インダクタ５を構成する主巻線５０から補助巻線５１への誘起電圧をもとにインダクタ５に蓄えられるエネルギーが放出されたことを検出するゼロ電流検出回路１０１と補助巻線５１との間に、補助巻線５１の端子Ｐ1、Ｐ2間の基板腐食等に因る短絡時に発生する過多な短絡電流を制限し、当該補助巻線の温度上昇を防止するための保護抵抗Ｒ3を直列接続する。【選択図】図１
2012120258.tif 000002
【特許請求の範囲】
【請求項１】
交流電源（２）を整流・平滑して脈流電源を生成するための全波整流回路（３）と、
前記全波整流回路にて生成される前記脈流電源の電圧レベルを分圧するための１次側分圧回路（４）と、
前記全波整流回路に接続され主巻線（５０）及び補助巻線（５１）を有するインダクタ（５）と、
前記インダクタをスイッチング駆動させ、前記全波整流回路にて生成される前記脈流電源をもとに前記主巻線にスイッチング電流を蓄えるためのトランジスタ（６）と、
外部電源（９）からの電源投入時で前記トランジスタがオン状態であるとき、前記電圧変換抵抗を経由して電圧変換される前記スイッチング電流のピーク波形と前記１次側分圧回路の出力波形とが同一な波形となるように前記トランジスタをオフ状態に切換え、前記インダクタに逆起電力を発生させるための第１の制御回路（１００、１０２、１０３、１０５）と、
前記主巻線から前記補助巻線への誘起電圧をもとに前記インダクタに蓄えられるエネルギーが放出されたことを検出し、前記トランジスタをオフ状態からオン状態に切換えるための第２の制御回路（１０１、１０２、１０５）とを有し、
前記補助巻線及び前記第２の制御回路のゼロ電流検出回路（１０１）間には、前記補助巻線の端子間の基板腐食等に因る短絡時に発生する過多な短絡電流を制限し、当該補助巻線の温度上昇を防止するための保護抵抗（Ｒ3）が直列接続されることを特徴とする力率改善回路。
【請求項２】
交流入力電圧（Ｖin）を整流するためのダイオードブリッジ（ＤＢ）と、スイッチングによるリップル電流を供給するための入力コンデンサ（Ｃ1）と、前記入力コンデンサに接続される主巻線（５０）及び補助巻線（５１）を有するインダクタ（５）と、前記インダクタに逆起電圧を発生させるために前記スイッチングを行うトランジスタ（６）と、前記トランジスタのスイッチング動作により前記インダクタに発生する電圧を整流するためのダイオード（Ｄ1）と、前記ダイオードにより整流した電圧を平滑するための出力コンデンサ（Ｃ2）と、前記インダクタに直列に巻き込まれて、前記補助巻線が短絡して破損した場合に、短絡電流を制限して前記補助巻線の温度上昇を防止するための保護抵抗（Ｒ3）とを備えることを特徴とする力率改善回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源に用いられる力率変換回路に係り、特に、安全性を高めた力率改善回路に関する。
【背景技術】
【０００２】
従来から、この種のスイッチング電源装置として、一般に交流電源を入力整流平滑回路により整流・平滑して直流電圧に変換し、この直流電圧をスイッチング素子によって断続し、断続して得られたスイッチング出力を出力整流平滑回路に供給し、整流・平滑して任意の直流出力電圧を得ることが知られている。
【０００３】
このようなスイッチング電源装置において、入力側の平滑回路がコンデンサインプット型であると、入力電流が流れるのは、整流電圧が入力平滑コンデンサの充電電圧より高い期間のみとなり、力率を低下させる難点があった。この難点を解消するにあたっては、力率改善機能を有する昇圧型のスイッチング電源装置や、その後段に降圧型スイッチング電源装置を接続して所望の出力を得る方式が採用されている。
【０００４】
そこで、臨界動作型のスイッチング電源装置として、電流検出回路に、抵抗、コンデンサ、ダイオードからなるインピーダンス回路を内蔵し、交流入力電圧の実効値が低い場合にもスイッチング素子をオン状態に維持することにより、設計の自由度を広くし、スイッチング素子のディレーティングを改善することができるスイッチング電源装置が開示されている（例えば、特許文献１を参照。）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−３５０３６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、背景技術に記載した特許文献１のスイッチング電源装置によれば、インダクタを構成する補助巻線が当該補助巻線の端子間の基板腐食等に因り短絡すると、短絡部分の抵抗値によってはスイッチング動作が継続するため、補助巻線に過多な短絡電流が流れることによって当該補助巻線の温度が上昇し、発煙や発火の危険性があった。
【０００７】
本発明は、この難点を解消するためになされたもので、インダクタを構成する補助巻線の端子間の短絡時における過多な短絡電流の発生を制限し、当該補助巻線の温度上昇を防止して安全性を高めた力率改善回路を提供することを目的としている。
【課題を解決するための手段】
【０００８】
前述の目的を達成するため、本発明の第１の態様である力率改善回路は、交流電源を整流・平滑して脈流電源を生成するための全波整流回路と、全波整流回路にて生成される脈流電源の電圧レベルを分圧するための１次側分圧回路と、全波整流回路に接続され主巻線及び補助巻線を有するインダクタと、インダクタをスイッチング駆動させ、全波整流回路にて生成される脈流電源をもとに主巻線にスイッチング電流を蓄えるためのトランジスタと、外部電源からの電源投入時でトランジスタがオン状態であるとき、電圧変換抵抗にて電圧変換されるスイッチング電流のピーク波形と１次側分圧回路の出力波形とが同一な波形となるようにトランジスタをオフ状態に切換え、インダクタに逆起電力を発生させるための第１の制御回路と、主巻線から補助巻線への誘起電圧をもとにインダクタに蓄えられるエネルギーが放出されたことを検出し、トランジスタをオフ状態からオン状態に切換えるための第２の制御回路とを有している。補助巻線及び第２の制御回路のゼロ電流検出回路間には、補助巻線の端子間の基板腐食等に因る短絡時に発生する過多な短絡電流を制限し、当該補助巻線の温度上昇を防止するための保護抵抗が直列接続されるものである。
【０００９】
また、本発明の第２の態様である力率改善回路は、交流入力電圧を整流するためのダイオードブリッジと、スイッチングによるリップル電流を供給するための入力コンデンサと、入力コンデンサに接続される主巻線及び補助巻線を有するインダクタと、インダクタに逆起電圧を発生させるためにスイッチングを行うトランジスタと、トランジスタのスイッチング動作によりインダクタに発生する電圧を整流するためのダイオードと、ダイオードにより整流した電圧を平滑するための出力コンデンサと、インダクタに直列に巻き込まれて、補助巻線が短絡して破損した場合に、短絡電流を制限して補助巻線の温度上昇を防止するための保護抵抗とを備えるものである。
【発明の効果】
【００１０】
本発明の力率改善回路によれば、インダクタを構成する補助巻線に保護抵抗が直列に巻き込まれているため、この補助巻線の端子間の基板腐食等に因る短絡時に発生する過多な短絡電流が制限され、当該補助巻線の温度上昇を防止することができ、発煙や発火の危険性を抑えることで安全性を高めることができる。
【図面の簡単な説明】
【００１１】
【図１】図１は、本発明の実施例による力率改善回路の具体的な構成を示す回路ブロック図である。
【発明を実施するための形態】
【００１２】
以下、本発明の力率改善回路を適用した最良の実施の形態例について、図面を参照して説明する。
【００１３】
図１は、本発明の実施例による力率改善回路の具体的な構成を示す回路ブロック図である。この力率改善回路には、電気機器等の負荷１、交流電源２、全波整流回路３、１次側分圧回路４、昇圧型のインダクタ５、トランジスタ６、整流平滑回路７、２次側分圧回路８、外部電源９、制御部１０、電流制限抵抗Ｒ1及び電流・電圧変換抵抗Ｒ2が備えられている。
【００１４】
ここで、全波整流回路３は、交流電源１を整流・平滑して脈流電源を生成するためのものであり、交流入力電圧Ｖinを整流するダイオードブリッジＤＢと、インダクタ５のスイッチングによりリップル電流を供給する入力コンデンサＣ1とを有している。なお、ダイオードブリッジＤＢにおいて、その（＋）側は、インダクタ５を構成する主巻線５０の一端側に接続されており、（−）側は基準電位点に接続されている。さらに、入力コンデンサＣ1において、その（＋）側は、ダイオードブリッジＤＢの（＋）側及び主巻線５０の一端側間に接続されており、（−）側は基準電位点に接続されている。
【００１５】
１次側分圧回路４は、全波整流回路３にて生成される脈流電源の電圧レベルを分圧するために直列接続された第１、第２の分圧抵抗Ｒ10、Ｒ11を有している。なお、（直列接続された）第１、第２の分圧抵抗Ｒ10、Ｒ11は、全波整流回路３を構成するダイオードブリッジＤＢの（＋）側及び（−）側間に並列接続されており、その接続点には、制御部１０を構成する入力電圧検出回路１００が接続されている。
【００１６】
インダクタ５は、その一端側が全波整流回路３を構成するダイオードブリッジＤＢの（＋）側に接続される主巻線５０と、主巻線５０の誘起電圧が受電される補助巻線５１と、当該インダクタに直列に巻き込まれた保護抵抗Ｒ3とを有している。なお、主巻線５０において、その他端側は、整流平滑回路７を構成するダイオードＤ1のアノードに接続されている。また、補助巻線５１において、その一端側は基準電位点に接続されており、他端側は、保護抵抗Ｒ3、電流制限抵抗Ｒ1を順次経由して制御部１０を構成するゼロ電流検出回路１０１に接続されている。さらに、保護抵抗Ｒ3は、補助巻線５１及び当該保護抵抗の端子間Ｐ1、Ｐ2間の基板腐食等に因る短絡時であって補助巻線５１が破損した場合に、過多な短絡電流の発生を制限し、補助巻線５１の温度上昇を防止するためのものであって、例えば、その抵抗値が１ｋΩ程度の当該抵抗が好適とされる。
【００１７】
トランジスタ６は、インダクタ５に逆起電圧を発生させて当該インダクタをスイッチング駆動し、全波整流回路３にて生成される脈流電源をもとに主巻線５０にスイッチング電流（によるエネルギー）を蓄えるためのものである。このトランジスタ６としては、本実施例によればＭＯＳ型ＦＥＴにて構成され、当該ＦＥＴのゲートは、制御部１０を構成するトランジスタ駆動回路１０２に接続されている。また、当該ＦＥＴのソースは、主巻線５０の他端側及び整流平滑回路７を構成するダイオードＤ1のアノード間に接続されている。さらに、当該ＦＥＴのドレインは、電流・電圧変換抵抗Ｒ2を経由して基準電位点と、制御部１０を構成する電流検出回路１０３にそれぞれ接続されている。ここで、電圧変換抵抗Ｒ2は、トランジスタ６のスイッチング動作により流れるスイッチング電流を電圧に変換するためのものである。
【００１８】
整流平滑回路７は、トランジスタ６のスイッチング動作によりインダクタ５に発生する電圧を整流するためのダイオードＤ1と、ダイオードＤ1により整流された電圧を平滑するための出力コンデンサＣ2とを有している。なお、ダイオードＤ1のカソードは、他端側が基準電位点に接続された負荷１の一端側に接続されている。また、出力コンデンサＣ2において、その（＋）側は、ダイオードＤ1のカソード及び負荷１の一端側間に接続されており、（−）側は基準電位点に接続されている。
【００１９】
２次側分圧回路８は、整流平滑回路７を構成する出力コンデンサＣ1により平滑された電圧を分圧し、負荷１への出力電圧Ｖoutを生成するにあたり直列接続された第３、第４の分圧抵抗Ｒ12、Ｒ13を有している。なお、（直列接続された）第３、第４の分圧抵抗Ｒ12、Ｒ13の接続点には、制御部１０を構成する出力電圧検出回路１０４が接続されている。
【００２０】
外部電源９は、制御部１０に動作電源を供給するためのものである。この外部電源９としては、当該力率改善回路の後段側に設けられる図示しないＤＣ／ＤＣコンバータが有する補助巻線からの電源供給や、専用の小容量電源が好適とされる。
【００２１】
制御部１０は、前述の入力電圧検出回路１００、ゼロ電流検出回路１０１、トランジスタ駆動回路１０２、電流検出回路１０３及び出力電圧検出回路１０４と、制御ＣＰＵ１０５とが備えられている。
【００２２】
この制御部１０において、入力電圧検出回路１００は、１次側分圧回路４の出力波形を検出するためのものである。
【００２３】
ゼロ電流検出回路１０１は、インダクタ５に蓄えられた（スイッチング電流による）エネルギーが放出されたことを、電流制限抵抗Ｒ1、保護抵抗Ｒ3を経由して接続される補助巻線５１の出力電圧をもとに検出するためのものである。ここで、電流制限抵抗Ｒ1は、ゼロ電流検出回路１０１への入力電流を制限するためのものであり、当該ゼロ電流検出回路の回路内に設けることもできる。
【００２４】
トランジスタ駆動回路１０２は、トランジスタ６のオン状態又はオフ状態を切換えるようなスイッチング動作を制御し、インダクタ５に逆起電力を発生させるためのものである。
【００２５】
電流検出回路１０３は、電圧変換抵抗Ｒ2を経由して変換された電圧をもとにスイッチング電流の検出を行うものである。
【００２６】
出力電圧検出回路１０４は、２次側分圧回路８から負荷１への出力電圧Ｖoutの電圧レベルを検出するためのものであり、この出力電圧Ｖoutが一定となるように制御ＣＰＵ１０５によって制御される。
【００２７】
制御ＣＰＵ１０５は、交流電源２からの入力電流が入力電圧と同様の正弦波となり、出力電圧Ｖoutが一定となるように前述の各回路１００〜１０４を制御するためのものである。
【００２８】
このように構成された本発明の実施例による力率改善回路において、以下、電流臨界モードの具体的な動作について説明する。
【００２９】
図１に示す交流電源２からの交流入力電圧Ｖinが印加されると、この交流入力電圧Ｖinは、全波整流回路３を構成するダイオードブリッジＤＢにて全波整流される。ここで、入力コンデンサＣ1の容量は、通常、１μＦのように小さいため、この入力コンデンサＣ1の両端には、全波整流された電圧波形が印加されることになる。
【００３０】
このとき、外部電源９から制御部１０に動作電源が供給されると、制御ＣＰＵ１０５はトランジスタ駆動回路１０２を制御してトランジスタ６をオフ状態からオン状態に切換える。この制御により、インダクタ５を構成する主巻線５０には、交流電源２から全波整流回路３を経由した電圧が供給されるため、当該インダクタに流れる電流は「０」から時間の経過とともに上昇し、オン状態のトランジスタ６、電圧変換抵抗Ｒ2の経路でスイッチング電流が流れることから、インダクタ５にエネルギーが蓄えられる。
【００３１】
ここで、電流臨界モードにおける力率を改善するにあたっては、交流電源２からの入力電流を入力電圧Ｖinと同様の正弦波状にする必要があるため、制御部１０の制御ＣＰＵ１０５は、電流検出回路１０３に入力されるスイッチング電流のピーク電流の波形と、１次側分圧回路４から入力電圧検出回路１００に印加される全波整流された電圧波形とが同一の波形となるようなインダクタ５に流れる電流が所定の電流値まで上昇したとき、トランジスタ駆動回路１０２を制御してトランジスタ６をオン状態からオフ状態に切換える。
【００３２】
前述のようにトランジスタ６がオフ状態に切換えられると、インダクタ５には逆起電力が発生するため、主巻線５０におけるトランジスタ６側の端子Ｐ3には、全波整流回路３を構成する入力コンデンサＣ1の両端間電圧よりも高い電圧が発生し、インダクタ５から整流平滑回路７を構成するダイオードＤ1、出力コンデンサＣ2の経路で電流が流れ、２次側分圧回路８を経由して分圧された出力電圧Ｖoutが発生することで、この出力電圧Ｖoutが負荷１に電源供給される。
【００３３】
また、前述の電源供給が行われると、インダクタ５に流れるスイッチング電流は下降して、時間の経過とともに「０」となるため、制御部１０を構成するゼロ電流検出回路１０１は、電流制限抵抗Ｒ1、保護抵抗Ｒ3を経由して接続される補助巻線５１の出力電圧、すなわち、主巻線５０から補助巻線５１への誘起電圧の電圧レベルに基づき、インダクダ５のエネルギーが放出されたことを確認することができる。これを検出した制御ＣＰＵ１０５は、トランジスタ駆動回路１０２を制御してトランジスタ６をオフ状態からオン状態に切換えるように、以降、ここまでのスイッチング動作を繰返すことで負荷１への電源供給を継続することができる。
【００３４】
次に、インダクタ５を構成する補助巻線５１の端子間Ｐ1、Ｐ2間が基板腐食等に因る短絡時であって当該補助巻線が破損した場合、このインダクタ５には、保護抵抗Ｒ3が直列に巻き込まれているため、過多な短絡電流が流れることはなく、補助巻線５１の温度上昇を防止することができる。
【００３５】
本発明の力率改善回路においては、特定の実施の形態をもって説明してきたが、この形態に限定されるものでなく、本発明の効果を奏する限り、これまで知られた如何なる構成の当該システムであっても採用できるということはいうまでもないことである。
【符号の説明】
【００３６】
２……交流電源
３……全波整流回路
ＤＢ……ダイオードブリッジ
Ｃ1……入力コンデンサ
４……１次側分圧回路
５……インダクタ
５０……主巻線
５１……補助巻線
６……トランジスタ
１００……入力電圧検出回路（第１の制御回路）
１０１……ゼロ電流検出回路（第２の制御回路）
１０２……トランジスタ駆動回路（第１、第２の制御回路）
１０３……電流検出回路（第１の制御回路）
１０５……制御ＣＰＵ（第１、第２の制御回路）
Ｄ1……ダイオード
Ｃ2……出力コンデンサ
Ｒ3……保護抵抗
【図１】
2012120258.tif 000003