(57)【要約】【課題】発生キャリアを光吸収層から効率的に引き抜くことができ、ゲート幅の裾引きを改善することが可能な光ゲート素子を提供する。【解決手段】半導体基板１１上に、下部クラッド層１２、バルク材料からなる光吸収層１３、および、上部クラッド層１４が順次積層された導波路構造と、少なくともその一部が導波路構造の上方に形成される上部電極２２と、半導体基板１１の下方に形成される下部電極２３と、を備え、入力されるポンプ光の光強度に応じて光吸収層１３の吸収係数が変化する相互吸収飽和特性を利用して、光信号のサンプリングを行うために用いられる光ゲート素子であって、導波路構造の光の導波方向の少なくとも一方の側方に、ポンプ光または光信号により光吸収層１３内に発生したキャリアを一時的に蓄積するための容量領域を備える。【選択図】図１
2012208413.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板（１１）上に、下部クラッド層（１２）、バルク材料からなる光吸収層（１３）、および、上部クラッド層（１４）が順次積層された導波路構造と、少なくともその一部が該導波路構造の上方に形成される上部電極（２２）と、前記半導体基板の下方に形成される下部電極（２３）と、を備え、入力されるポンプ光の光強度に応じて前記光吸収層の吸収係数が変化する相互吸収飽和特性を利用して、光信号のサンプリングを行うために用いられる光ゲート素子であって、
前記導波路構造の光の導波方向の少なくとも一方の側方に、前記ポンプ光または前記光信号により前記光吸収層内に発生したキャリアを一時的に蓄積するための容量領域を備えることを特徴とする光ゲート素子。
【請求項２】
前記上部電極は、前記導波路構造の少なくとも一部の上方に形成される主電極部（２２ａ）と、前記導波路構造の前記導波方向の少なくとも一方の側方に形成される電極パッド部（２２ｂ）と、前記主電極部と前記電極パッド部とを電気的に接続する接続部（２２ｃ）と、を含み、
前記容量領域は、前記電極パッド部と、前記下部電極と、前記電極パッド部および前記下部電極に挟まれた領域における前記半導体基板と、を含むことを特徴とする請求項１に記載の光ゲート素子。
【請求項３】
前記電極パッド部は、前記導波路構造の前記導波方向の両側方に形成された溝部（２０ｆ、２０ｇ）の少なくとも一方の底面上に形成されることを特徴とする請求項２に記載の光ゲート素子。
【請求項４】
前記導波路構造は、ハイメサ導波路構造と、
光入射端面（１０ａ）および光出射端面（１０ｂ）のうちの少なくとも一方の端面と前記ハイメサ導波路構造との間に形成され、前記ハイメサ導波路構造と前記導波方向に連続する埋込み導波路構造と、を含むことを特徴とする請求項２または請求項３に記載の光ゲート素子。
【請求項５】
前記主電極部が、前記ハイメサ導波路構造の上方のみに形成されることを特徴とする請求項４に記載の光ゲート素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ゲート素子に係り、特に、相互吸収飽和特性を利用して光信号のサンプリングを行うために用いられる光ゲート素子に関する。
【背景技術】
【０００２】
従来から、光サンプリング装置においては、光信号のサンプリングを行う光ゲート素子として、電界吸収効果を利用した電界吸収型半導体光変調器（以下、ＥＡ光変調器と記す）が用いられている。電界吸収効果とは、電界の印加により半導体材料のバンド構造が変化し、それに伴って光の吸収係数が変化する効果である。
【０００３】
図１７は、ＥＡ光変調器における光の吸収特性を示す概念図である。図１７に示すように、ＥＡ光変調器の光吸収層に逆バイアス電圧が印加されていない時の吸収特性（実線）と比較して、光吸収層に逆バイアス電圧が印加されている時の吸収特性（破線）は、全体的に長波長側にシフトする。このことは、逆バイアス電圧非印加時に吸収係数が十分小さい値となるとともに、逆バイアス電圧印加時に吸収係数が十分に大きな値となる波長域が存在することを意味している。
【０００４】
従って、上記の波長域に、ＥＡ光変調器に入力される光信号の波長（図１７中に動作波長として示す）が含まれるようにＥＡ光変調器を設計することにより、ＥＡ光変調器は、逆バイアス電圧非印加時に光信号を透過させ、逆バイアス電圧印加時に光信号を遮断する光ゲート素子として機能する。
【０００５】
このような光ゲート機能を実現できる素子としては、例えば、バルク構造の光吸収層を備えたもの（例えば、特許文献１参照）や、多重量子井戸（ＭＱＷ）構造の光吸収層を備えたもの（例えば、特許文献２参照）等が公知である。
【０００６】
ＥＡ光変調器では高周波電圧信号による外部変調が行われるが、その変調帯域はいわゆるＣＲ時定数制限による光変調器としての変調周波数限界（＝１／πＲＣ）で制限される。つまり、素子容量Ｃが大きいと、高周波電圧信号の波形が鈍るため、それに伴ってＥＡ光変調器が出力する光信号の波形も鈍ることになる。
【０００７】
このため、光吸収層の体積と、高周波電圧信号および逆バイアス電圧を印加するためのボンディングパッドの面積を極力小さく設計して、素子容量Ｃを小さくすることが重要である。さらに、ボンディングパッドの下部をポリイミドなどの低誘電率材料で埋め込む、ボンディングワイヤのインダクタンスを極力小さくする等の工夫がなされている。
【０００８】
しかしながら、変調周波数が高くなるほどボンディングパッドの面積やボンディングワイヤの設計難易度は高くなるうえ、組立にも神経を使う必要が生じる。例えば、ワイヤボンディングひとつで性能低下を招くなど歩留まりに深刻な影響がある。
【０００９】
ところで、ＥＡ光変調器は、上述のように、印加される逆バイアス電圧（および高周波電圧信号）に応じて吸収係数が変化する電界吸収効果を利用して光信号を強度変調するだけでなく、ポンプ光として入力される光パルスの光強度に応じて吸収係数が変化する相互吸収飽和特性を利用して光信号を強度変調することもできる。
【００１０】
この場合は、例えば、図１７の破線で示した吸収特性を与える逆バイアス電圧をＥＡ光変調器に印加する。ポンプ光がオンとなる期間では、光吸収層における光吸収が飽和し、吸収係数（光損失）が小さい状態（即ち、ゲートが開いた状態）となる。一方、ポンプ光がオフとなる期間では、吸収係数（光損失）が大きい状態（即ち、ゲートが閉じている状態）となる。
【００１１】
なお、相互吸収飽和特性を利用してＥＡ光変調器を動作させる場合には、入力される光信号としては例えば４０Ｇｂｐｓなどの高速信号を想定しているが、印加される電圧信号としては一定の逆バイアス電圧を想定している。従って、この場合は、電圧信号に対する高速応答性を必要としないため、素子容量Ｃの低減は重要ではない。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００１−５９９８１号公報
【特許文献２】特開２００４−１６３７５３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
相互吸収飽和特性を利用してＥＡ光変調器を動作させる場合には、既に述べたように外部から高周波電圧信号を入力させることはないが、ポンプ光や光信号により発生したキャリアを逆バイアス電圧の印加により引き抜く必要がある。このとき、ボンディングワイヤのインダクタンスにより、速やかに光吸収層から引き抜かれなかった残留キャリアが原因で、ゲート幅の裾引きを招く場合があり問題となっていた。
【００１４】
本発明は、このような従来の課題を解決するためになされたものであって、発生キャリアを光吸収層から効率的に引き抜くことができ、ゲート幅の裾引きを改善することが可能な光ゲート素子を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記課題を解決するために、本発明の請求項１の光ゲート素子は、半導体基板上に、下部クラッド層、バルク材料からなる光吸収層、および、上部クラッド層が順次積層された導波路構造と、少なくともその一部が該導波路構造の上方に形成される上部電極と、前記半導体基板の下方に形成される下部電極と、を備え、入力されるポンプ光の光強度に応じて前記光吸収層の吸収係数が変化する相互吸収飽和特性を利用して、光信号のサンプリングを行うために用いられる光ゲート素子であって、前記導波路構造の光の導波方向の少なくとも一方の側方に、前記ポンプ光または前記光信号により前記光吸収層内に発生したキャリアを一時的に蓄積するための容量領域を備える構成を有している。
【００１６】
この構成により、光吸収層内に発生したキャリアを一時的に蓄積するための容量領域を備えることにより、発生キャリアを光吸収層から効率的に引き抜くことができ、ゲート幅の裾引きを改善することが可能な光ゲート素子を実現できる。
【００１７】
また、本発明の請求項２の光ゲート素子は、前記上部電極は、前記導波路構造の少なくとも一部の上方に形成される主電極部と、前記導波路構造の前記導波方向の少なくとも一方の側方に形成される電極パッド部と、前記主電極部と前記電極パッド部とを電気的に接続する接続部と、を含み、前記容量領域は、前記電極パッド部と、前記下部電極と、前記電極パッド部および前記下部電極に挟まれた領域における前記半導体基板と、を含む構成を有していてもよい。
【００１８】
また、本発明の請求項３の光ゲート素子は、前記電極パッド部が、前記導波路構造の前記導波方向の両側方に形成された溝部の少なくとも一方の底面上に形成される構成を有している。
この構成により、さらに容量領域の静電容量が大きくなるため、さらに効率的に発生キャリアを光吸収層から引き抜くことができる。
【００１９】
また、本発明の請求項４の光ゲート素子は、前記導波路構造は、ハイメサ導波路構造と、光入射端面および光出射端面のうちの少なくとも一方の端面と前記ハイメサ導波路構造との間に形成され、前記ハイメサ導波路構造と前記導波方向に連続する埋込み導波路構造と、を含んでいてもよい。
【００２０】
また、本発明の請求項５の光ゲート素子は、前記主電極部が、前記ハイメサ導波路構造の上方のみに形成される構成を有している。
この構成により、埋込み導波路構造の上方に電極が形成されないため、埋込み層を介したリーク電流を低減することができる。
【発明の効果】
【００２１】
本発明は、光吸収層内に発生したキャリアを一時的に蓄積するための容量領域を備えることにより、発生キャリアを光吸収層から効率的に引き抜くことができ、ゲート幅の裾引きを改善することが可能な光ゲート素子を提供するものである。
【図面の簡単な説明】
【００２２】
【図１】第１の実施形態に係る光ゲート素子の概略構成を示す斜視図
【図２】第１の実施形態に係る光ゲート素子の概略構成を示す上面図
【図３】第１の実施形態に係る光ゲート素子の概略構成を示す正面図、Ａ−Ａ'線断面図、Ｂ−Ｂ'線断面図
【図４】第１の実施形態に係る光ゲート素子のゲート幅の測定例を示すグラフ
【図５】第１の実施形態に係る光ゲート素子の比較例の概略構成を示す上面図
【図６】電極パッド部の他の構成を示す上面図
【図７】電極パッド部の他の構成を示す上面図
【図８】第１の実施形態に係る光ゲート素子の他の構成を示す上面図
【図９】第１の実施形態に係る光ゲート素子の製造方法を示す工程図
【図１０】第１の実施形態に係る光ゲート素子の製造方法を示す工程図
【図１１】本発明に係る光ゲート素子を適用したサンプリング波形測定装置の要部の構成を示す概略図
【図１２】本発明に係る光ゲート素子を適用したサンプリング波形測定装置の測定原理を説明する説明図
【図１３】第２の実施形態に係る光ゲート素子の概略構成を示す斜視図
【図１４】第２の実施形態に係る光ゲート素子の概略構成を示す上面図
【図１５】第２の実施形態に係る光ゲート素子の概略構成を示す正面図、Ａ−Ａ'線断面図
【図１６】第２の実施形態に係る光ゲート素子の他の構成を示す上面図
【図１７】従来のＥＡ光変調器における光の吸収特性を示す概念図
【発明を実施するための形態】
【００２３】
以下、本発明に係る光ゲート素子の実施形態について図面を用いて説明する。本発明に係る光ゲート素子は、入力されるポンプ光の光強度に応じて光吸収層の吸収係数が変化する相互吸収飽和特性を利用して光信号のサンプリングを行うものである。
【００２４】
（第１の実施形態）
図１は本実施形態に係る光ゲート素子１の概略構成を示す斜視図であり、図２は上面図、図３は正面図（ａ）、図２のＡ−Ａ'線断面図（ｂ）、および図２のＢ−Ｂ'線断面図（ｃ）である。なお、各図面上の各構成の寸法比は、実際の寸法比と必ずしも一致していない。
【００２５】
図２に示すように、光ゲート素子１は、劈開によって形成された光入射端面１０ａと光出射端面１０ｂとの間に形成された導波路構造を備える。この導波路構造は、さらに、ハイメサ導波路構造Ｉと、光入射端面１０ａおよび光出射端面１０ｂのうちの少なくとも一方の端面とハイメサ導波路構造Ｉとの間に形成され、ハイメサ導波路構造Ｉと光の導波方向に連続する埋込み導波路構造ＩＩa、ＩＩbと、を含む。
【００２６】
ここで、ＩＩaは光入射端面１０ａ側の埋込み導波路構造を、ＩＩbは光出射端面１０ｂ側の埋込み導波路構造を指している。なお、以降では、単に導波路構造と記述する場合は、ハイメサ導波路構造Ｉと埋込み導波路構造ＩＩa、ＩＩbの両方を指すものとする。導波路構造Ｉ、ＩＩa、ＩＩbの光の導波方向の両側方には、溝部２０ａ、２０ｂ、２０ｃが形成されている。
【００２７】
図１、図３に示すように、導波路構造Ｉ、ＩＩa、ＩＩbは、ｎ−ＩｎＰからなる半導体基板１１と、半導体基板１１上に形成されたｎ−ＩｎＰからなるｎ型クラッド層（下部クラッド層）１２と、ｎ型クラッド層１２の上方に形成されたバルクのＩｎＧａＡｓＰからなる光吸収層１３と、光吸収層１３の上方に形成されたｐ−ＩｎＰからなるｐ型クラッド層（上部クラッド層）１４と、を有する。
【００２８】
ｎ型クラッド層１２、光吸収層１３、およびｐ型クラッド層１４は、この順に積層されている。さらに、光吸収層１３は、ＩｎＧａＡｓＰからなるＳＣＨ層（光閉じ込め層）１５、１６に上下を挟まれていてもよいが、これらのＳＣＨ層１５、１６は必須の構成要件ではない。光吸収層１３は、光入射端面１０ａから入射した光信号を導波させ、導波の過程でこの光信号を吸収するようになっている。
【００２９】
埋込み導波路構造ＩＩa、ＩＩbにおいては、光吸収層１３の光の導波方向に直交する幅方向の側面に、ｐ−ＩｎＰからなる下部埋込み層１７およびｎ−ＩｎＰからなる上部埋込み層１８が形成されている。
【００３０】
逆バイアス電圧非印加時には、ｎ−ＩｎＰからなる上部埋込み層１８およびｐ−ＩｎＰからなる下部埋込み層１７は、逆バイアスの方向となり、電流ブロック層として機能する。一方、逆バイアス電圧印加時には、ｎ−ＩｎＰからなるｎ型クラッド層１２およびｐ−ＩｎＰからなる下部埋込み層１７、ならびに、ｎ−ＩｎＰからなる上部埋込み層１８およびｐ−ＩｎＰからなるｐ型クラッド層１４が、電流ブロック層として機能する。
【００３１】
導波路構造Ｉ、ＩＩa、ＩＩbに含まれるｐ型クラッド層１４上には、ｐ−ＩｎＧａＡｓまたはｐ−ＩｎＧａＡｓＰからなるコンタクト層１９が形成されている。一方、図２、図３に示した溝部２０ａ、２０ｂ、２０ｃによって導波路構造Ｉ、ＩＩa、ＩＩbと隔てられたｐ型クラッド層１４の上面、ならびに、溝部２０ａ〜２０ｃの側面および底面には、例えばＳｉＮx膜またはＳｉＯ2膜からなる絶縁層２１が形成されている。
【００３２】
さらに、ｐ型クラッド層１４上には、コンタクト層１９または絶縁層２１を介して、ｐ型の上部電極２２が取付られている。一方、半導体基板１１の下面にはｎ型の下部電極２３が取付けられている。逆バイアス電圧Ｖｂは、上部電極２２と下部電極２３を介して光吸収層１３に印加されるようになっている。
【００３３】
上部電極２２は、導波路構造Ｉ、ＩＩa、ＩＩbの上部にコンタクト層１９を介して形成される主電極部２２ａと、導波路構造Ｉ、ＩＩa、ＩＩbの光の導波方向の少なくとも一方の側方に形成される電極パッド部２２ｂと、主電極部２２ａと電極パッド部２２ｂとを電気的に接続する接続部２２ｃと、からなる。なお、図２の上面図において、間隔の広い斜線を施した部分は上部電極２２を示しており、間隔の狭い斜線を施した部分は光吸収層１３を示している。
【００３４】
電極パッド部２２ｂは、溝部２０ｂ、２０ｃによって導波路構造Ｉ、ＩＩa、ＩＩbと隔てられた領域の下部埋込み層１７、上部埋込み層１８、およびｐ型クラッド層１４の上部に絶縁層２１を介して形成される。電極パッド部２２ｂには、外部の電圧源から逆バイアス電圧Ｖｂを印加するためのボンディングワイヤ（例えば、Ａｕワイヤ）（不図示）が接続されるようになっている。
【００３５】
コンタクト層１９は、図３（ｃ）などに示したように、主電極部２２ａの直下に形成されるが、電極パッド部２２ｂの直下、かつ、下部埋込み層１７および上部埋込み層１８の直上には形成されないことが好ましい。これは、上部電極２２および下部電極２３間の下部埋込み層１７および上部埋込み層１８を介したリーク電流を低減するためである。
【００３６】
また、光ゲート素子１は、導波路構造Ｉ、ＩＩa、ＩＩbの光の導波方向の少なくとも一方の側方に、ポンプ光または光信号により光吸収層１３内に発生したキャリアを一時的に蓄積するための容量領域を備える。
【００３７】
図３（ｃ）に示すように、容量領域は、電極パッド部２２ｂと、下部電極２３と、電極パッド部２２ｂおよび下部電極２３に挟まれた領域における、半導体基板１１、ｎ型クラッド層１２、下部埋込み層１７、上部埋込み層１８、およびｐ型クラッド層１４からなる。
【００３８】
容量領域は、ポンプ光として光吸収層１３に入力される光パルスＰｓがオフとなる瞬間に、光吸収層１３への逆バイアス電圧Ｖｂの印加によって吸収し切れなかった発生キャリアを一時的に蓄積するために、光ゲート素子１の素子内部に設けられるものである。具体的には、従来の電界吸収効果を利用したＥＡ光変調器において極力小さく設けられていた電極パッド部（ボンディングパッド）を拡大することにより、静電容量を増加させた領域を容量領域とする。
【００３９】
このような容量領域を設けることにより、ポンプ光の光パルスＰｓがオフとなる期間内に、容量領域に蓄積されたキャリアを順次光吸収層１３において吸収できるため、発生キャリアを効率的に光吸収層１３から引き抜くことができる。
【００４０】
図４は、電極パッド部の面積に応じて、光ゲート素子のゲート幅が変化する様子を示すグラフである。ここで、ゲート幅とは、光ゲート素子にポンプ光の光パルスＰｓが入力された際に光ゲートが開く時間である。
【００４１】
図４（ａ）は、図２に示した本実施形態の光ゲート素子１におけるゲート幅を示すアイパターンの測定例を示している。図４（ｂ）は、比較例の光ゲート素子のゲート幅を示すアイパターンの測定例を示している。なお、上記の２つのアイパターンの測定条件（逆バイアス電圧Ｖｂ、光パルスＰｓの光強度、パルス幅等）は同一である。
【００４２】
図４（ｂ）にアイパターンを示した光ゲート素子（比較例）の上面図を図５に示す。光ゲート素子（比較例）は、本実施形態の光ゲート素子１の電極パッド部２２ｂよりも面積の小さな電極パッド部３２ｂを有する。なお、本実施形態の光ゲート素子１と図５に示した比較例の光ゲート素子は、電極パッド部の面積が異なる以外は同一の構成を有している。
【００４３】
電極パッド部に接続されるＡｕワイヤの径がφ２０μｍであるとすると、ボンディングによりつぶれたＡｕワイヤの先端（ボール部分）の直径は約３倍程度の６０μｍとなる。このため、電極パッド部の面積としては最低３６００μｍ2程度が必要となり、従来のＥＡ光変調器においてはこの程度の値が採用されてきた。そこで、比較例の電極パッド部３２ｂの面積を３６００μｍ2とした。
【００４４】
容量領域の静電容量は電極パッド部の面積にほぼ比例するため、電極パッド部の面積を増大させれば、キャリアが光吸収層１３から効率的に引き抜かれるようになることが期待される。そこで、本実施形態の光ゲート素子１の電極パッド部２２ｂの面積を従来の３６００μｍ2から増大させた。電極パッド部２２ｂの面積が１００００μｍ2以上になると、比較例の光ゲート素子のアイパターン（図４（ｂ））に見られたゲート幅の裾引き（図中の破線で囲んだ部分）が明らかに改善される。図４（ａ）は、電極パッド部２２ｂの面積を１００００μｍ2としたときのアイパターンを示している。
【００４５】
なお、本実施形態における容量領域に代えて、光ゲート素子１の外部にコンデンサを配置し、該コンデンサを光ゲート素子１の電極パッド部２２ｂおよび下部電極２３にボンディングワイヤで接続する構成も考えられるが、この場合にはボンディングワイヤによってインダクタンスが導入され、キャリアの速やかな吸収が妨げられてしまう。従って、本実施形態の光ゲート素子１のように、素子内部に容量領域を設けることが好ましく、特に素子内の光吸収層１３の近接した位置に容量領域を設けることが好ましい。
【００４６】
なお、電極パッド部の構成としては、図２に示した電極パッド部２２ｂ以外に、図６、図７に示す例が挙げられる。図６は、図２に示した構成において、導波路構造Ｉ、ＩＩa、ＩＩbを素子の中心からずらすことにより、電極パッド部２２ｂの面積を拡大した構成を示している。
【００４７】
一方、図７は、導波路構造Ｉ、ＩＩa、ＩＩbの両側方に形成された溝部２０ｂ、２０ｃ、２０ｄ、２０ｅによって導波路構造Ｉ、ＩＩa、ＩＩbと隔てられた領域に電極パッド部２２ｂ、２２ｄが形成された例を示している。電極パッド部２２ｂ、２２ｄは、それぞれ接続部２２ｃ、２２ｅを介して、主電極部２２ａと電気的に接続される。
【００４８】
以下、導波路構造Ｉ、ＩＩa、ＩＩbが有する光吸収層１３の構成について詳細に述べる。
埋込み導波路構造ＩＩa、ＩＩbにおける光吸収層１３は、光の導波方向に直交する幅が、光入射端面１０ａおよび光出射端面１０ｂのうちの少なくとも一方の端面に向かって狭くなる幅減少領域（図２中のテーパ部）を有する。
【００４９】
さらに、埋込み導波路構造ＩＩa、ＩＩbにおける光吸収層１３は、光入射端面１０ａおよび光出射端面１０ｂのうちの少なくとも一方の端面と幅減少領域との間に、幅減少領域と光の導波方向に連続し、かつ、光の導波方向に直交する幅が一定である幅一定領域（図２中の平行部）をさらに有していてもよい。
【００５０】
なお、図１〜図３には、光入射端面１０ａおよび光出射端面１０ｂの両端面とハイメサ導波路構造Ｉとの間に埋込み導波路構造ＩＩa、ＩＩbが形成される構成を示した。光入射端面１０ａおよび光出射端面１０ｂにおける光吸収層１３の幅Ｗa、Ｗbは、光入射端面１０ａおよび光出射端面１０ｂのそれぞれを介して光結合する光ファイバや光導波路素子との結合効率が適切な値となるように設定すればよい。
【００５１】
どちらか一方の端面を介した光結合のみで高い結合効率を得られればよい場合には、図８に示すように、埋込み導波路構造ＩＩaまたはＩＩbが該一方の端面とハイメサ導波路構造Ｉとの間のみに形成されてもよい。即ち、１０ａを光入射端面、１０ｂを光出射端面としてもよく、またはその逆としてもよい。
【００５２】
なお、光入射端面１０ａおよび光出射端面１０ｂにおける光吸収層１３の幅Ｗa、Ｗbは、ハイメサ導波路構造Ｉにおける光吸収層１３の幅よりも細くすることが望ましい。
【００５３】
また、光入射端面１０ａおよび光出射端面１０ｂにおける光吸収層１３の幅Ｗa、Ｗbが適切な値でありさえすれば、光吸収層１３の幅減少領域の幅は、図２や図８に示したテーパ状に限らず、例えば、階段状などの任意の形状に従って減少してもよい。
【００５４】
なお、下部埋込み層１７および上部埋込み層１８は、上述のｐ型およびｎ型のＩｎＰの代わりに、例えばＦｅドープの半絶縁性ＩｎＰやノンドープＩｎＰを用いて形成してもよい。また、半導体基板１１としてｎ−ＩｎＰ材料を採用したが、ｐ−ＩｎＰ基板や半絶縁性ＩｎＰ基板などを採用してもよい。また、光吸収層１３を構成するバルク材料としてＩｎＧａＡｓＰを採用したが、ＩｎＧａＡｓやＩｎＧａＡｌＡｓを採用してもよい。
【００５５】
以下、本実施形態に係る光ゲート素子１の製造方法の一例を図９、図１０を用いて説明する。まず、（１００）結晶面を上面とし、長尺方向が＜０１１＞方向、短尺方向が＜０−１１＞方向である長方形に形成され、ｎ型の不純物がドープされたｎ−ＩｎＰからなる半導体基板１１を準備する。
【００５６】
図９（ａ）に示すように、半導体基板１１の上面に、有機金属気相成長（ＭＯＶＰＥ）法を用いて、層厚が０．５μｍのｎ−ＩｎＰからなるｎ型クラッド層１２を形成する。このｎ型クラッド層１２の上面に、層厚が１００ｎｍ程度のＩｎＧａＡｓＰからなるＳＣＨ層１５を積層する。
【００５７】
そして、ＳＣＨ層１５の上面に、層厚が０．１〜０．３μｍ程度でノンドープのＩｎＧａＡｓＰからなるバルクの光吸収層１３を形成し、これに引き続き層厚が１００ｎｍ程度のＳＣＨ層１６を積層する。
【００５８】
次に、プラズマＣＶＤ法を用いて、ＳｉＮx膜（またはＳｉＯ2膜）をＳＣＨ層１６の上面に積層した後、レジスト（不図示）を塗布し、フォトリソグラフィによって光吸収層１３（およびＳＣＨ層１５、１６）からなる光導波路層を形成するための形状を有したマスクパターンを露光して現像する。そして、フッ酸によるエッチングでマスクパターンをＳｉＮx膜（またはＳｉＯ2膜）に転写して、絶縁性のエッチングマスク２７を形成する。
【００５９】
なお、図９（ａ）にはマスクパターン２７として１つの素子に相当する部分のみを示しているが、同様のマスクパターンが素子の長尺方向である＜０１１＞方向に繰り返し形成されていてもよい。
【００６０】
次に、図９（ｂ）に示すように、上記により形成されたエッチングマスク２７を用いて、ＳＣＨ層１６、光吸収層１３、ＳＣＨ層１５、およびｎ型クラッド層１２の途中までをウェットエッチングまたはドライエッチングする。ウェットエッチングの場合は、エッチング液として塩酸系あるいは塩酸／リン酸系のエッチング液を使用することにより、＜０−１１＞方向にほぼ垂直のエッチング面を形成することができる。
【００６１】
次に、図９（ｃ）に示すように、エッチングで除去された部分にＭＯＶＰＥ法を用い、エッチングマスク２７を成長阻害マスクとして利用して、ｐ−ＩｎＰからなる下部埋込み層１７およびｎ−ＩｎＰからなる上部埋込み層１８を順次積層する。
【００６２】
次に、エッチングマスク２７をフッ酸で除去して、図１０（ｄ）に示すように、ｐ−ＩｎＰからなるｐ型クラッド層１４と、ｐ−ＩｎＧａＡｓまたはＩｎＧａＡｓＰからなるコンタクト層１９を積層して、上部埋込み層１８の上面を覆う。
【００６３】
さらに、図１０（ｄ）に示すように、プラズマＣＶＤ法を用いて、ＳｉＮx膜（またはＳｉＯ2膜）をコンタクト層１９の上面に積層した後、レジスト（不図示）を塗布し、フォトリソグラフィによって導波路構造Ｉ、ＩＩa、ＩＩbを形成するための形状を有したマスクパターンを露光して現像する。そして、フッ酸によるエッチングでマスクパターンをＳｉＮx膜（またはＳｉＯ2膜）に転写して、絶縁性のエッチングマスク２８を形成する。
【００６４】
次に、上記により形成されたエッチングマスク２８を用いて、コンタクト層１９、ｐ型クラッド層１４、上部埋込み層１８、下部埋込み層１７、およびｎ型クラッド層１２をウェットエッチングまたはドライエッチングする。なお、このエッチングは、ｎ型クラッド層１２の底面まで行ってもよいし、ｎ型クラッド層１２の途中まで行ってもよい。既に述べたように、ウェットエッチングの場合は、＜０−１１＞方向に垂直な面を形成するために、エッチング液として塩酸系あるいは塩酸／リン酸系のエッチング液を使用する。そして、図１０（ｅ）に示すように、エッチングマスク２８をフッ酸で除去して、コンタクト層１９の上面を露出させる。
【００６５】
次に、エッチングマスク（不図示）を用いて導波路構造Ｉ、ＩＩa、ＩＩbの上部以外のコンタクト層１９をエッチングで除去する。そして、導波路構造Ｉ、ＩＩa、ＩＩbの上部のコンタクト層１９、およびコンタクト層１９が形成されていないｐ型クラッド層１４の上面と、エッチングマスク２８を用いたエッチングによって形成されたｐ型クラッド層１４、上部埋込み層１８、下部埋込み層１７、およびｎ型クラッド層１２の各側面と、ｎ型クラッド層１２（または半導体基板１１）の上面に、ＳｉＮx膜（またはＳｉＯ2膜）からなる絶縁層２１を形成する。そして、図１０（ｆ）に示すように、主電極部２２ａが形成される部分の絶縁層２１をフッ酸で除去する。
【００６６】
最後に、図１に示したように、コンタクト層１９の上面および絶縁層２１の上面の一部にｐ型の上部電極２２を蒸着形成し、さらに、半導体基板１１の下面にｎ型の下部電極２３を蒸着形成する。
【００６７】
なお、以上の説明では１つの素子に相当する部分のみを示したが、実際には図９、図１０に示した工程において、素子の長尺方向や短尺方向に複数の素子が連なった半導体ウエハを形成し、最後に劈開を行って個々の光ゲート素子に分離する。
【００６８】
なお、埋込み導波路構造ＩＩa、ＩＩbにおける光吸収層１３が既に述べた幅一定領域（光吸収層１３の幅が一定）を有する場合には、劈開位置が＜０１１＞方向に多少前後しても光入射端面１０ａおよび光出射端面１０ｂにおける光吸収層１３の幅Ｗa、Ｗbが変化しないため好ましい。
【００６９】
以上のように製造される本実施形態の光ゲート素子１の動作を、光ゲート素子１をサンプリング波形測定装置に適用した場合を例に取って説明する。ここでは、光ゲート素子１は、ポンプ光として入力される光パルスＰｓの光強度に応じて光吸収層１３の吸収係数が変化する相互吸収飽和特性を利用して、光信号の強度変調を行うとする。
【００７０】
図１１は、本実施形態の光ゲート素子１を適用したサンプリング波形測定装置の要部の構成を示す概略図である。光ゲート素子１の光吸収層１３に、光入射端面１０ａ側から光通信システム（不図示）からの光信号（例えば、４０Ｇｂｐｓ）が入力される。光ゲート素子１には、光信号の波長に対して高い吸収係数を示す逆バイアス電圧Ｖｂが、直流電源４０から上部電極２２および下部電極２３を介して加えられている。
【００７１】
この状態で、光パルス発生器（不図示）からの光パルスＰｓが光サーキュレータ５０を介して光出射端面１０ｂ側から光吸収層１３に入力される。光パルスＰｓがオンとなる期間では、光吸収層１３内でキャリアが励起される。この励起キャリアが光吸収層１３内に蓄積されることにより、光吸収層１３における光吸収が飽和し、吸収係数（光損失）が小さい状態（即ち、ゲートが開いた状態）となる。
【００７２】
一方、光パルスＰｓがオフとなる瞬間には、光パルスＰｓがオンとなる期間に励起されたキャリアの少なくとも一部が速やかに光吸収層１３に吸収され、光吸収層１３は吸収係数（光損失）が大きい状態（即ち、ゲートが閉じている状態）となる。
【００７３】
光パルスＰｓがオフとなる瞬間に光吸収層１３に吸収されなかった励起キャリアは一時的に容量領域に蓄積される。容量領域に蓄積された励起キャリアは、光パルスＰｓがオフとなる期間内に、ゲートが閉じた状態を維持できる程度に徐々に光吸収層１３に流れ込み、吸収される。
【００７４】
これにより、光パルスＰｓがオンとなるタイミングで光信号がサンプリングされて光出射端面１０ｂ側から出力される。サンプリングされた光信号は光サーキュレータ５０を介して受光器（不図示）に入力される。
【００７５】
図１２は、サンプリング波形測定装置のサンプリング波形の測定原理を説明する説明図である。光パルスＰｓ（図１２（ｂ））の繰返し周期は光信号（図１２（ａ））の繰返し周期の整数倍よりも僅かに長く設定されており、光信号のパルス波形上の相対的なサンプリング位置は、その一つ前のサンプリング位置よりも僅かに後方となる。
【００７６】
この相対的なサンプリング位置の差をΔｔとすると、光信号が繰返し波形の場合、光信号を０、Δｔ、２Δｔ、３Δｔ・・・の位置でサンプリングしたものと等価な信号が光ゲート素子１から出力される。
【００７７】
光ゲート素子１の出力信号（図１２（ｃ））からは、光信号のパルス波形を時間軸方向に拡大した包絡線が得られる。従って、低速の受光器（不図示）やＡＤ変換回路（不図示）を用いて高速の光信号の波形を観測することが可能になる。
【００７８】
以上説明したように、本発明に係る光ゲート素子は、光吸収層内に発生したキャリアを一時的に蓄積するための容量領域を備えることにより、発生キャリアを光吸収層から効率的に引き抜くことができ、ゲート幅の裾引きを改善することができる。
【００７９】
（第２の実施形態）
本発明に係る光ゲート素子の第２の実施形態を図面を参照しながら説明する。なお、第１の実施形態と同様の事項については適宜説明を省略する。
【００８０】
図１３は第２の実施形態に係る光ゲート素子２の概略構成を示す斜視図であり、図１４は上面図、図１５は正面図（ａ）、および図１４のＡ−Ａ'線断面図（ｂ）である。図１４、図１５に示すように、導波路構造Ｉ、ＩＩa、ＩＩbの光の導波方向の両側方には、溝部２０ｆ、２０ｇが形成されている。
【００８１】
溝部２０ｆ、２０ｇは、ｐ型クラッド層１４、上部埋込み層１８、下部埋込み層１７、およびｎ型クラッド層１２をウェットエッチングまたはドライエッチングすることにより形成されるものである。即ち、溝部２０ｆ、２０ｇの下方には、半導体基板１１（あるいは、ｎ型クラッド層１２および半導体基板１１）が配置されるが、ｐ−ＩｎＰまたはｎ−ＩｎＰからなる埋込み層は配置されない。
【００８２】
上部電極２２は、主電極部２２ａと、電極パッド部２２ｂと、接続部２２ｃと、からなる。本実施形態においては、電極パッド部２２ｂは、ハイメサ導波路構造Ｉの両側方に設けられた溝部２０ｆ、２０ｇの少なくとも一方の底面上に形成される。なお、図１４、図１５は、電極パッド部２２ｂが溝部２０ｆの底面上に形成された例を示している。
【００８３】
従って、本実施形態の光ゲート素子２における容量領域は、図１５（ｂ）に示すように、電極パッド部２２ｂと、下部電極２３と、電極パッド部２２ｂおよび下部電極２３に挟まれた領域における、半導体基板１１およびｎ型クラッド層１２からなる。即ち、本実施形態の光ゲート素子２においては、電極パッド部２２ｂと下部電極２３との電極間距離が第１の実施形態の光ゲート素子１と比較して小さい。
【００８４】
容量領域の静電容量は、電極パッド部２２ｂと下部電極２３との電極間距離にほぼ反比例するため、本実施形態に係る光ゲート素子２は、第１の実施形態に係る光ゲート素子１と比較して、さらに容量領域の静電容量を増加させることが可能となる。これにより、光ゲート素子２は、さらに効率的に発生キャリアを光吸収層１３から引き抜くことができる。
【００８５】
なお、図１６に示すように、主電極部２２ａは、ハイメサ導波路構造Ｉの上方のみに形成されてもよい。この構成により、下部埋込み層１７および上部埋込み層１８をそれぞれ有する埋込み導波路構造ＩＩa、ＩＩbの上方に電極が形成されないため、埋込み層を介したリーク電流を低減することができる。
【産業上の利用可能性】
【００８６】
本発明に係る光ゲート素子は、サンプリング波形測定装置や、サンプリング波形測定装置に光信号の品質を表す値を算出する信号品質算出回路を追加した信号品質モニタに適用可能な光ゲート素子として有用である。
【符号の説明】
【００８７】
１、２  光ゲート素子
１０ａ  光入射端面
１０ｂ  光出射端面
１１  半導体基板
１２  ｎ型クラッド層（下部クラッド層）
１３  光吸収層
１４  ｐ型クラッド層（上部クラッド層）
１５、１６  ＳＣＨ層（光閉じ込め層）
１７  下部埋込み層
１８  上部埋込み層
１９  コンタクト層
２０ａ〜２０ｇ  溝部
２１  絶縁層
２２  上部電極
２２ａ  主電極部
２２ｂ、２２ｄ  電極パッド部
３２ｂ  電極パッド部
２２ｃ、２２ｅ  接続部
２３  下部電極
２７、２８  エッチングマスク
４０  直流電源
５０  光サーキュレータ
【図１】
2012208413.tif 000003
【図２】
2012208413.tif 000004
【図３】
2012208413.tif 000005
【図４】
2012208413.tif 000006
【図５】
2012208413.tif 000007
【図６】
2012208413.tif 000008
【図７】
2012208413.tif 000009
【図８】
2012208413.tif 000010
【図９】
2012208413.tif 000011
【図１０】
2012208413.tif 000012
【図１１】
2012208413.tif 000013
【図１２】
2012208413.tif 000014
【図１３】
2012208413.tif 000015
【図１４】
2012208413.tif 000016
【図１５】
2012208413.tif 000017
【図１６】
2012208413.tif 000018
【図１７】
2012208413.tif 000019