(57)【要約】【課題】薄膜トランジスタアレイパネルにおいて、酸化シリコン膜の厚さを減少させる。【解決手段】本発明の実施形態に係る薄膜トランジスタアレイパネルは、絶縁基板と、絶縁基板上に配置され、ゲート電極を含むゲート線と、ゲート線上に配置され、窒化シリコンを含む第１ゲート絶縁膜と、第１ゲート絶縁膜上に配置され、酸化シリコンを含む第２ゲート絶縁膜と、第２ゲート絶縁膜上に配置される酸化物半導体と、酸化物半導体上に配置され、ソース電極を含むデータ線と、酸化物半導体上に配置され、ソース電極と対向するドレイン電極と、ドレイン電極と接続される画素電極と、を含み、第２ゲート絶縁膜の厚さは２００Å以上５００Å未満であることを特徴とする。【選択図】図２
2012124463.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に配置され、ゲート電極を含むゲート線と、
前記ゲート線上に配置され、窒化シリコンを含む第１ゲート絶縁膜と、
前記第１ゲート絶縁膜上に配置され、酸化シリコンを含む第２ゲート絶縁膜と、
前記第２ゲート絶縁膜上に配置される酸化物半導体と、
前記酸化物半導体上に配置され、ソース電極を含むデータ線と、
前記酸化物半導体上に配置され、前記ソース電極と対向するドレイン電極と、
前記ドレイン電極と接続される画素電極と、を含み、
前記第２ゲート絶縁膜の厚さは２００Å以上５００Å未満であることを特徴とする薄膜トランジスタアレイパネル。
【請求項２】
前記第２ゲート絶縁膜の厚さは３００Åであることを特徴とする請求項１に記載の薄膜トランジスタアレイパネル。
【請求項３】
前記第１ゲート絶縁膜の厚さは２０００Å以上５０００Å以下であることを特徴とする請求項２に記載の薄膜トランジスタアレイパネル。
【請求項４】
前記第２ゲート絶縁膜と前記酸化物半導体は、平面形状及び境界線が同一であることを特徴とする請求項３に記載の薄膜トランジスタアレイパネル。
【請求項５】
前記ソース電極と前記ドレイン電極との間の前記酸化物半導体が露出され、露出した前記酸化物半導体上に配置されるチャネル保護膜をさらに含むことを特徴とする請求項４に記載の薄膜トランジスタアレイパネル。
【請求項６】
前記チャネル保護膜上に配置される保護膜をさらに含むことを特徴とする請求項５に記載の薄膜トランジスタアレイパネル。
【請求項７】
前記チャネル保護膜は酸化シリコンを含み、前記保護膜は窒化シリコンを含むことを特徴とする請求項６に記載の薄膜トランジスタアレイパネル。
【請求項８】
前記第２ゲート絶縁膜は、前記第１ゲート絶縁膜上の全面に配置されることを特徴とする請求項３に記載の薄膜トランジスタアレイパネル。
【請求項９】
前記ソース電極と前記ドレイン電極との間の前記酸化物半導体が露出され、前記ソース電極、前記ドレイン電極及び露出した前記酸化物半導体上に配置される第１保護膜をさらに含むことを特徴とする請求項８に記載の薄膜トランジスタアレイパネル。
【請求項１０】
前記第１保護膜上に配置される第２保護膜をさらに含み、
前記第１保護膜は、酸化シリコンを含み、前記第２保護膜は窒化シリコンを含むことを特徴とする請求項９に記載の薄膜トランジスタアレイパネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタアレイパネルに関し、より詳しくは、酸化物半導体を用いる薄膜トランジスタアレイパネルに関する。
【背景技術】
【０００２】
一般に、薄膜トランジスタ（ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）は、例えば、液晶表示装置や有機発光表示装置（ｏｒｇａｎｉｃ  ｌｉｇｈｔ  ｅｍｉｔｔｉｎｇ  ｄｉｏｄｅ  ｄｉｓｐｌａｙ）等の表示装置において、各画素を独立的に駆動するためのスイッチング素子として用いられる。薄膜トランジスタアレイパネルを含むフラット表示装置は、薄膜トランジスタと、薄膜トランジスタに接続される画素電極と、薄膜トランジスタにゲート信号を伝達するゲート線と、データ信号を伝達するデータ線とを含む。
【０００３】
薄膜トランジスタは、ゲート線に接続されるゲート電極と、データ線に接続されるソース電極と、画素電極に接続されるドレイン電極と、薄膜トランジスタのチャネルが形成されたソース電極とドレイン電極との間のゲート電極上に配置される半導体層からなり、ゲート線からのゲート信号によってデータ線からのデータ信号を画素電極に伝達する。この時、薄膜トランジスタの半導体層は、多結晶シリコン（ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ  ｓｉｌｉｃｏｎ、ｐｏｌｙｓｉｌｉｃｏｎ）、非晶質シリコン（ａｍｏｒｐｈｏｕｓ  ｓｉｌｉｃｏｎ）または酸化物半導体のいずれかで形成してもよい。
【０００４】
薄膜トランジスタの半導体層が酸化物半導体からなる場合、酸化物半導体の特性上、ゲート絶縁膜は二重に形成され、特に、酸化物半導体と接するゲート絶縁膜は酸化シリコンで形成しなければならない。
【０００５】
酸化シリコン膜は、窒化シリコン膜に比べてＣＶＤ蒸着速度が遅く、ドライエッチングを行うので、厚さが厚ければ工程時間が増加するという問題点がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−１４１００２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、酸化シリコン膜の厚さを減少させる薄膜トランジスタアレイパネルを提供することにある。
【０００８】
また、本発明の目的は、薄膜トランジスタの特性の劣化なしに薄膜トランジスタアレイパネルの工程時間を減少させる薄膜トランジスタアレイパネルを提供することにある。
【課題を解決するための手段】
【０００９】
本発明の実施形態に係る薄膜トランジスタアレイパネルは、基板と、基板上に配置され、ゲート電極を含むゲート線と、ゲート線上に配置され、窒化シリコンを含む第１ゲート絶縁膜と、第１ゲート絶縁膜上に配置され、酸化シリコンを含む第２ゲート絶縁膜と、第２ゲート絶縁膜上に配置される酸化物半導体と、酸化物半導体上に配置され、ソース電極を含むデータ線と、酸化物半導体上に配置され、ソース電極と対向するドレイン電極と、ドレイン電極と接続される画素電極と、を含み、第２ゲート絶縁膜の厚さは２００Å以上５００Å未満であることを特徴とする。
【００１０】
第２ゲート絶縁膜の厚さは３００Åであってもよい。
【００１１】
第１ゲート絶縁膜の厚さは２０００Å以上５０００Å以下であってもよい。
【００１２】
第２ゲート絶縁膜と酸化物半導体は平面形状及び境界線を同一であってもよい。
【００１３】
ソース電極とドレイン電極との間の酸化物半導体が露出され、露出した酸化物半導体上に配置されるチャネル保護膜をさらに含んでもよい。
【００１４】
チャネル保護膜上に配置される保護膜をさらに含んでもよい。
【００１５】
チャネル保護膜は酸化シリコンを含み、保護膜は窒化シリコンを含んでもよい。
【００１６】
第２ゲート絶縁膜は、第１ゲート絶縁膜上の全面に配置されてもよい。
【００１７】
ソース電極とドレイン電極との間の酸化物半導体が露出され、ソース電極、ドレイン電極、及び露出した酸化物半導体上に配置される第１保護膜をさらに含んでもよい。
【００１８】
第１保護膜上に配置される第２保護膜をさらに含み、第１保護膜は、酸化シリコンを含み、第２保護膜は、窒化シリコンを含んでもよい。
【発明の効果】
【００１９】
本発明によれば、酸化物半導体と接し、酸化シリコンを含むゲート絶縁膜の厚さを２００Å以上５００Å未満にして、酸化物半導体を含む薄膜トランジスタの特性の劣化なしに薄膜トランジスタアレイパネルの工程時間を減少させることができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の第１実施形態に係る薄膜トランジスタアレイパネルを示す配置図である。
【図２】図１のＩＩ−ＩＩ線に沿った断面図である。
【図３】本発明の第２実施形態に係る薄膜トランジスタアレイパネルを示す配置図である。
【図４】図３のＩＶ−ＩＶ線に沿った断面図である。
【図５】実施例１及び実施例２に係る薄膜トランジスタの特性と比較例１、比較例２、比較例３及び比較例４に係る薄膜トランジスタの特性とを比較したグラフである。
【図６】実施例３に係る薄膜トランジスタと比較例１に係る薄膜トランジスタとの電気的特性を示すグラフである。
【図７】実施例３に係る薄膜トランジスタと比較例１に係る薄膜トランジスタとのＶｄ−Ｉｄ曲線を示すグラフである。
【図８】実施例３に係る薄膜トランジスタと比較例１に係る薄膜トランジスタとの出力曲線を示すグラフである。
【図９】実施例３に係る薄膜トランジスタと比較例１に係る薄膜トランジスタとのＮＢＩＳ特性を示すグラフである。
【図１０】実施例３に係る薄膜トランジスタアレイパネルを含む液晶パネルと比較例１に係る薄膜トランジスタアレイパネルを含む液晶パネルとのＶｏｎ駆動特性を示すグラフである。
【図１１】実施例３に係る薄膜トランジスタアレイパネルを含む液晶パネルと比較例１に係る薄膜トランジスタアレイパネルを含む液晶パネルとの輝度変化を示すグラフである。
【発明を実施するための形態】
【００２１】
添付した図面を参照して、本発明の好ましい実施形態について詳細に説明する。しかし、本発明はここで説明する実施形態に限定されず、他の形態に具体化することもできる。さらに、ここで紹介する実施形態は開示された内容が徹底かつ完全になるように、そして当業者に本発明の思想を十分に伝達するために提供されるものである。
【００２２】
図面において、層及び領域の厚さは明確性のために誇張されたものである。また、層が他の層または基板「上」にあるという場合に、それは他の層または基板上に直接形成されるか、またはそれらの間に第３の層が介されることもできる。明細書の全体にわたって同じ参照番号で表示された部分は同じ構成要素を意味する。
【００２３】
図１は、本発明の第１実施形態に係る薄膜トランジスタアレイパネルを示す配置図である。図２は、図１のＩＩ−ＩＩ線に沿った断面図である。
【００２４】
図１及び図２に示したように、透明なガラスまたはプラスチックなどからなる絶縁基板１１０上にゲート信号を伝達する複数のゲート線１２１が形成される。ゲート線１２１は横方向に延びており、ゲート電極１２４を含む。
【００２５】
ゲート線１２１上には第１ゲート絶縁膜１４０が形成される。第１ゲート絶縁膜１４０は窒化シリコン（ＳｉＮｘ）を含み、その厚さは２０００Å乃至５０００Åである。
【００２６】
第１ゲート絶縁膜１４０上には第２ゲート絶縁膜１４５が形成される。第２ゲート絶縁膜１４５は酸化シリコン（ＳｉＯｘ）を含み、その厚さは２００Å以上５００Å未満であるのが好ましい。
【００２７】
第２ゲート絶縁膜１４５上には酸化物半導体１５４が形成される。酸化物半導体１５４はゲート電極１２４に対応する部分に島状（ｉｓｌａｎｄ  ｓｈａｐｅ）に形成される。酸化物半導体１５４と第２ゲート絶縁膜１４５は平面形状及びその境界線が同一である。
【００２８】
酸化物半導体１５４は、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、錫（Ｓｎ）またはインジウム（Ｉｎ）を基本とする酸化物を用いるが、またはこれらの複合酸化物である酸化亜鉛（ＺｎＯ）、インジウム−ガリウム−亜鉛酸化物（ＩｎＧａＺｎＯ４）、インジウム−亜鉛酸化物（Ｚｎ−Ｉｎ−Ｏ）、または亜鉛−錫酸化物（Ｚｎ−Ｓｎ−Ｏ）を用いる。
【００２９】
酸化物半導体１５４及び第１ゲート絶縁膜１４０上には、複数のデータ線１７１及び複数のドレイン電極１７５が形成される。
【００３０】
データ線１７１は、縦方向に延び、ゲート線１２１と交差し、データ電圧を伝達する。各データ線１７１からドレイン電極１７５に向かって延びた複数の枝がソース電極１７３を含む。一対のソース電極１７３とドレイン電極１７５は互いに分離され、ゲート電極１２４を中心に互いに対向する。
【００３１】
ゲート電極１２４、ソース電極１７３及びドレイン電極１７５は、酸化物半導体１５４と共に薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）を構成し、薄膜トランジスタのチャネル（ｃｈａｎｎｅｌ）はソース電極１７３とドレイン電極１７５の間の酸化物半導体１５４に形成される。
【００３２】
薄膜トランジスタのチャネル上にはチャネルを保護するチャネル保護膜１６０が形成される。チャネル保護膜１６０は酸化シリコン（ＳｉＯｘ）を含む。
【００３３】
第１ゲート絶縁膜１４０、データ線１７１、ドレイン電極１７５、及びチャネル保護膜１６０上にはコンタクトホール１８５を有する保護膜１８０が形成され、保護膜１８０上にはコンタクトホール１８５を通じてドレイン電極１７５と接続される画素電極１９１が形成される。ここで、保護膜１８０は窒化シリコン（ＳｉＮｘ）を含む。
【００３４】
次に、図３及び図４を参照して、本発明の第２実施形態について説明する。
【００３５】
図３は、本発明の第２実施形態に係る薄膜トランジスタアレイパネルの配置図である。図４は、図３のＩＶ−ＩＶ線に沿った断面図である。
【００３６】
図３及び図４に示したように、本発明の第２実施形態に係る薄膜トランジスタアレイパネルは、第２ゲート絶縁膜１４５及び第１保護膜１６５の構造が異なり、それ以外の構造は第１実施形態に係る薄膜トランジスタアレイパネルの構造と同一である。
【００３７】
透明なガラスまたはプラスチックなどを含む絶縁基板１１０上にゲート電極１２４を含むゲート線１２１が形成され、ゲート線１２１上には窒化シリコン（ＳｉＮｘ）を含み、厚さが２０００Å乃至５０００Åの第１ゲート絶縁膜１４０が形成される。
【００３８】
第１ゲート絶縁膜１４０上には第２ゲート絶縁膜１４５が形成される。第２ゲート絶縁膜１４５は酸化シリコン（ＳｉＯｘ）を含み、その厚さは２００Å以上５００Å未満であるのが好ましい。第２ゲート絶縁膜１４５は第１ゲート絶縁膜１４０の全面に形成される。
【００３９】
第２ゲート絶縁膜１４５上には酸化物半導体１５４が形成される。酸化物半導体１５４はゲート電極１２４に対応する部分に島状に形成される。
【００４０】
酸化物半導体１５４は、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、錫（Ｓｎ）またはインジウム（Ｉｎ）を基本とする酸化物、これらの複合酸化物である酸化亜鉛（ＺｎＯ）、インジウム−ガリウム−亜鉛酸化物（ＩｎＧａＺｎＯ４）、インジウム−亜鉛酸化物（Ｚｎ−Ｉｎ−Ｏ）、または亜鉛−錫酸化物（Ｚｎ−Ｓｎ−Ｏ）のうちの一つからなる。
【００４１】
酸化物半導体１５４及び第１ゲート絶縁膜１４０上には複数のデータ線１７１及び複数のドレイン電極１７５が形成される。
【００４２】
データ線１７１は、縦方向に延びてゲート線１２１と交差してデータ電圧を伝達する。各データ線１７１からドレイン電極１７５に向かって延びた複数の枝がソース電極１７３を含む。一対のソース電極１７３とドレイン電極１７５は互いに分離され、ゲート電極１２４を中心に互いに対向する。
【００４３】
ゲート電極１２４、ソース電極１７３、及びドレイン電極１７５は、酸化物半導体１５４と共に薄膜トランジスタを構成し、薄膜トランジスタのチャネルはソース電極１７３とドレイン電極１７５の間の酸化物半導体１５４に形成される。
【００４４】
第２ゲート絶縁膜１４５、データ線１７１、ドレイン電極１７５、及び薄膜トランジスタのチャネル上には、酸化シリコン（ＳｉＯｘ）を含む第１保護膜１６５が形成され、第１保護膜１６５上には窒化シリコン（ＳｉＮｘ）を含む第２保護膜１８１が形成される。第１保護膜１６５及び第２保護膜１８１はドレイン電極１７５を露出するコンタクトホール１８５を含む。
【００４５】
第２保護膜１８１上にはコンタクトホール１８５を通じてドレイン電極１７５と接続される画素電極１９１が形成される。
【００４６】
次に、本発明の実施例に係る薄膜トランジスタアレイパネルと比較例に係る薄膜トランジスタアレイパネルの特性について、図６〜図１１を参照して説明する。
【００４７】
実施例１に係る薄膜トランジスタアレイパネルは、窒化シリコン（ＳｉＮｘ）からなる第１ゲート絶縁膜の厚さが４０００Åであり、酸化シリコン（ＳｉＯｘ）からなる第２ゲート絶縁膜の厚さが３００Åである。
【００４８】
実施例２に係る薄膜トランジスタアレイパネルは、窒化シリコン（ＳｉＮｘ）からなる第１ゲート絶縁膜の厚さが４０００Åであり、酸化シリコン（ＳｉＯｘ）からなる第２ゲート絶縁膜の厚さが２００Åである。
【００４９】
比較例１に係る薄膜トランジスタアレイパネルは、窒化シリコン（ＳｉＮｘ）からなる第１ゲート絶縁膜の厚さが４０００Åであり、酸化シリコン（ＳｉＯｘ）からなる第２ゲート絶縁膜の厚さが５００Åである。
【００５０】
比較例２に係る薄膜トランジスタアレイパネルは、窒化シリコン（ＳｉＮｘ）からなる第１ゲート絶縁膜の厚さが４０００Åであり、酸化シリコン（ＳｉＯｘ）からなる第２ゲート絶縁膜の厚さが１００Åである。
【００５１】
比較例３に係る薄膜トランジスタアレイパネルは、窒化シリコン（ＳｉＮｘ）からなる第１ゲート絶縁膜の厚さが４０００Åであり、酸化シリコン（ＳｉＯｘ）からなる第２ゲート絶縁膜の厚さが５０Åである。
【００５２】
比較例４に係る薄膜トランジスタアレイパネルは、ゲート絶縁膜が窒化シリコン（ＳｉＮｘ）のみで形成され、その厚さが４０００Åである。
【００５３】
図５は、実施例１及び実施例２に係る薄膜トランジスタの特性と、比較例１〜比較例４に係る薄膜トランジスタの特性とを比較したグラフである。
【００５４】
図５に示したように、移動度、１ｎＡの時の電圧Ｖ（１ｎＡ）、ＮＢＩＳ（Ｎｅｇａｔｉｖｅ  Ｂｉａｓ  Ｉｌｌｕｍｉｎａｔｉｏｎ  Ｓｔｒｅｓｓ）及びＮＢＴＩＳ（Ｎｅｇａｔｉｖｅ  Ｂｉａｓ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｉｌｌｕｍｉｎａｔｉｏｎ  Ｓｔｒｅｓｓ）特性を比較した。
【００５５】
移動度の場合、第２ゲート絶縁膜の厚さが減少するほど、移動度は減少するが、その変化が１．０ｃｍ２／Ｖｓ以内であるため、第２ゲート絶縁膜の厚さによる移動度の差は殆どないことが分かる。また、１ｎＡの時の電圧Ｖ（１ｎＡ）の場合にも、第２ゲート絶縁膜の厚さによる移動度の差は殆どないことが分かる。
【００５６】
ＮＢＩＳは、常温でバックライトのような光源で薄膜トランジスタに光を照射した時の特性を示したものであり、ＮＢＴＩＳは、６０℃でバックライトのような光源で薄膜トランジスタに光を照射した時の特性を示したものである。
【００５７】
ＮＢＩＳは−４Ｖ以上、ＮＢＴＩＳは−５Ｖ以上であれば、薄膜トランジスタに劣化が生じない。つまり、ＮＢＩＳは−４Ｖ〜０Ｖ、ＮＢＴＩＳは−５Ｖ〜０Ｖであれば、薄膜トランジスタに劣化が生じない。
【００５８】
比較例１、実施例１及び実施例２に係る薄膜トランジスタアレイパネルの場合、ＮＢＩＳが−４Ｖ以上、ＮＢＴＩが−５Ｖ以上と示され、比較例２、比較例３及び比較例４の場合、ＮＢＩＳが−４Ｖ未満、ＮＢＴＩが−５Ｖ未満と示された。つまり、第２絶縁膜の厚さが２００Å以上である場合に薄膜トランジスタに劣化が生じないことが分かる。
【００５９】
このように、酸化シリコン（ＳｉＯｘ）からなる第２ゲート絶縁膜の厚さが２００Å以上である場合に、薄膜トランジスタの電気的な特性劣化が大きくないことが分かる。
【００６０】
以下、酸化シリコン（ＳｉＯｘ）からなる第２ゲート絶縁膜の厚さが３００Åである薄膜トランジスタアレイパネルの特性と、酸化シリコン（ＳｉＯｘ）からなる第２ゲート絶縁膜の厚さが５００Åである薄膜トランジスタアレイパネルの特性について、図６〜図１１を参照して詳細に説明する。
【００６１】
図６〜図１１は、実施例３に係る薄膜トランジスタアレイパネルと比較例１による薄膜トランジスタアレイパネルの特性を示すグラフである。
【００６２】
実施例３に係る薄膜トランジスタアレイパネルは、窒化シリコン（ＳｉＮｘ）からなる第１ゲート絶縁膜の厚さが４２００Åであり、酸化シリコン（ＳｉＯｘ）からなる第２ゲート絶縁膜の厚さが３００Åである。実施例３は、第２ゲート絶縁膜の厚さが実施例１と同様である。
【００６３】
つまり、実施例３に係る薄膜トランジスタアレイパネルと比較例１に係る薄膜トランジスタアレイパネルの第１ゲート絶縁膜と第２ゲート絶縁膜との厚さの合計は同様である。
【００６４】
図６は、実施例３に係る薄膜トランジスタと比較例１に係る薄膜トランジスタの電気的特性（ＥＤＳ、Ｅｌｅｃｔｒｉｃａｌ  Ｄｉｅ  Ｓｏｒｔｉｎｇ）を示すグラフである。
【００６５】
実施例３に係る薄膜トランジスタアレイパネルと比較例１に係る薄膜トランジスタアレイパネルとをそれぞれ９地点で測定した。９地点は、Ｎ１、Ｎ２、Ｎ３、Ｎ４、Ｎ５、Ｎ６、Ｎ７、Ｎ８、Ｎ９としてグラフに示し、データを得た。
【００６６】
比較例１の場合、Ｖｇが０Ｖの時に、大部分の地点でＩｄｓは１０ｐＡ（１Ｅ−１０Ａ）に近接し、Ｖｇが１０Ｖの時に、大部分の地点でＩｄｓは１０μＡ（１Ｅ−０５Ａ）に近接し、Ｖｇが−２０Ｖの時に、大部分の地点でＩｄｓは１０ｐＡ（１Ｅ−１１Ａ）に近接している。
【００６７】
実施例３の場合、ＶｇがＯＶの時に、大部分の地点でＩｄｓは１００ｐＡ（１Ｅ−１０Ａ）に近接し、Ｖｇが１０Ｖの時に、大部分の地点でＩｄｓは１０μＡ（１Ｅ−０５Ａ）に近接し、Ｖｇが−２０Ｖの時に、大部分の地点でＩｄｓは１０ｐＡ（１Ｅ−１１Ａ）に近接している。
【００６８】
つまり、比較例と実施例３を比較した時、ＥＤＳ特性の差がないことが分かる。
【００６９】
図７は、実施例３に係る薄膜トランジスタと比較例１に係る薄膜トランジスタとのＶｄ−Ｉｄ曲線（ｃｕｒｖｅ）を示すグラフである。
【００７０】
ソース電極及びドレイン電極に１０Ｖと０．１Ｖを印加してＶｇとＩｄｓを測定した。１０Ｖは２回印加した。
【００７１】
比較例１及び実施例３の場合、一番目の１０Ｖを印加した時（１０Ｖ−Ｆ）と二番目の１０Ｖを印加した時（１０Ｖ−Ｓ）のＶｇとＩｄｓは、殆ど変化がないことと現れた。
【００７２】
また、比較例１及び実施例３の場合、１０Ｖを印加した時に、Ｖｇが０ＶでＩｄｓは約１０ｎＡ（１Ｅ−０８Ａ）と現れ、０．１Ｖを印加した時に、Ｖｇが０ＶでＩｄｓは約１００ｐＡ（１Ｅ−１０Ａ）と現れた。
【００７３】
このように、比較例１と実施例３のＶｄ−Ｉｄ曲線はほぼ同様であることが分かる。
【００７４】
図８は、実施例３に係る薄膜トランジスタと比較例１に係る薄膜トランジスタとの出力曲線（Ｏｕｔｐｕｔ  ｃｕｒｖｅ）を示すグラフである。
【００７５】
Ｖｇを０Ｖ、５Ｖ、１０Ｖ、１５Ｖ及び２０Ｖ印加した時のＶｄｓとＩｄｓを測定した。０Ｖ、５Ｖ、１０Ｖ、１５Ｖ及び２０ＶのＶｇを印加した時の出力曲線は、ほぼ同様であることが分かる。
【００７６】
図９は、実施例３に係る薄膜トランジスタと比較例１に係る薄膜トランジスタとのＮＢＩＳ特性を示すグラフである。
【００７７】
光の照射を０秒、３０秒、１００秒、３００秒、１０００秒、１時間照射して、ＶｇとＩｄｓを測定した。比較例１の場合、１ｎＡの時の電圧変化ΔＶは−２．０と現れ、実施例３の場合、１ｎＡの時の電圧変化ΔＶは−２．７５と現れた。
【００７８】
比較例１と実施例３を比較した時、１ｎＡの時の電圧変化ΔＶは−０．７５の差があるが、１ｎＡの時の電圧変化ΔＶは−３．０以上であれば満足する水準であるので、比較例１と実施例３いずれもＮＢＩＳ特性は満足する水準を示すことが分かる。
【００７９】
図１０は、実施例３に係る薄膜トランジスタアレイパネルを含む液晶パネルと比較例１に係る薄膜トランジスタアレイパネルを含む液晶パネルとのＶｏｎ駆動特性を示すグラフである。
【００８０】
５地点でブラックスクリーン（Ｂｌａｃｋ  ｄｒｉｖｅｒ）、ホワイトスクリーン（Ｗｈｉｔｅ  ｄｒｉｖｅｒ）、グレイスクリーン（Ｄａｒｋ  ｂｌａｃｋ  ｄｒｉｖｅｒ、Ｄａｒｋ  ｗｈｉｔｅ  ｄｒｉｖｅｒ）を行って、比較例１と実施例３とのＶｏｎ駆動特性はほぼ同様であることが分かる。
【００８１】
図１１は、実施例３に係る薄膜トランジスタアレイパネルを含む液晶パネルと比較例１に係る薄膜トランジスタアレイパネルを含む液晶パネルとの輝度変化を示すグラフである。
【００８２】
５地点でブラックスクリーン（Ｂｌａｃｋ  ｄｒｉｖｅｒ）、ホワイトスクリーン（Ｗｈｉｔｅ  ｄｒｉｖｅｒ）、グレイスクリーン（Ｄａｒｋ  ｂｌａｃｋ  ｄｒｉｖｅｒ、Ｄａｒｋ  ｗｈｉｔｅ  ｄｒｉｖｅｒ）を行って、比較例１と実施３の輝度変化はほぼ同様であることが分かる。
【００８３】
このように、図５〜図１１を参照して、本発明の実施例１、実施例２及び実施例３に係る薄膜トランジスタアレイパネルと、比較例１に係る薄膜トランジスタアレイパネルとの特性を比較した結果、本発明の実施例１、実施例２及び実施例３に係る薄膜トランジスタアレイパネルと、比較例１に係る薄膜トランジスタアレイパネルとの特性は、ほぼ同様であることが分かる。
【００８４】
以上、本発明の好ましい実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、次の請求範囲で定義している本発明の基本概念を利用した当業者の種々の変形及び改良形態も本発明の権利範囲に属するものである。
【符号の説明】
【００８５】
１４０…第１ゲート絶縁膜、１４５…第２ゲート絶縁膜、１５４…酸化物半導体、１６０…チャネル保護膜、１６５…第１保護膜。
【図１】
2012124463.tif 000003
【図２】
2012124463.tif 000004
【図３】
2012124463.tif 000005
【図４】
2012124463.tif 000006
【図５】
2012124463.tif 000007
【図６】
2012124463.tif 000008
【図７】
2012124463.tif 000009
【図８】
2012124463.tif 000010
【図９】
2012124463.tif 000011
【図１０】
2012124463.tif 000012
【図１１】
2012124463.tif 000013