(57)【要約】【課題】固体撮像装置において隣り合うフォトダイオードを分離する分離領域の幅を小さくする。【解決手段】第１導電型の半導体基板と、半導体基板の第１の面側に位置する、第２導電型の第２半導体領域と、第２半導体領域内で半導体基板の第１の面側に位置し、第２半導体領域とともに第１のフォトダイオードを構成する第１導電型の第３半導体領域と、半導体基板の第１の面側に位置し、第２半導体領域の隣に位置する第２導電型の第４半導体領域と、第４半導体領域内で半導体基板の第１の面側に位置し、第４半導体領域とともに第２のフォトダイオードを構成する第１導電型の第５半導体領域と、を具備し、第２半導体領域内の第１分離領域及び第４半導体領域内の第２分離領域は、半導体基板の第１の面に垂直な方向に対して傾斜している。【選択図】図２
2012124353.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板又は半導体基板の第１の面側に位置する第１導電型の第１半導体領域と、
前記半導体基板の第１の面側又は前記第１半導体領域内で前記半導体基板の第１の面側に位置する、第２導電型の第２半導体領域と、
前記第２半導体領域内で前記半導体基板の第１の面側に位置し、前記第２半導体領域とともに第１のフォトダイオードを構成する第１導電型の第３半導体領域と、
前記半導体基板の第１の面側又は前記第１半導体領域内で前記半導体基板の第１の面側に位置し、前記第２半導体領域の隣に位置する第２導電型の第４半導体領域と、
前記第４半導体領域内で前記半導体基板の第１の面側に位置し、前記第４半導体領域とともに第２のフォトダイオードを構成する第１導電型の第５半導体領域と、
を具備しており、
前記第２半導体領域は、前記第３半導体領域と前記第５半導体領域との間に位置して前記第３半導体領域と前記第５半導体領域とを分離する第１分離領域を含み、
前記第４半導体領域は、前記第３半導体領域と前記第５半導体領域との間に位置して前記第３半導体領域と前記第５半導体領域とを分離する第２分離領域を含み、
前記第１分離領域及び前記第２分離領域は、前記半導体基板の第１の面に垂直な方向に対して傾斜している固体撮像装置。
【請求項２】
請求項１において、
前記第１分離領域と前記第２分離領域は、前記半導体基板の第１の面に近づくほど互いの間隔が狭くなるように傾斜している固体撮像装置。
【請求項３】
請求項１又は２の何れか一項において、
前記第１分離領域と前記第２分離領域とが接している固体撮像装置。
【請求項４】
請求項１〜３の何れか一項において、
前記第１分離領域と前記第２分離領域とが接する部分より前記半導体基板の第１の面側に、第２導電型の第３分離領域をさらに具備し、
前記第３分離領域は、前記第３半導体領域と前記第５半導体領域とを分離する固体撮像装置。
【請求項５】
第１のフォトダイオード及び前記第１のフォトダイオードの隣に位置する第２のフォトダイオードを形成するための第１導電型の半導体基板、又は、前記第１のフォトダイオード及び前記第２のフォトダイオードを形成するための第１導電型の半導体領域が第１の面側に形成された半導体基板を用意し、前記第１のフォトダイオードが形成される領域上を開口させるとともに前記第２のフォトダイオードが形成される領域上を覆い、且つ、前記第１のフォトダイオードが形成される領域上と前記第２のフォトダイオードが形成される領域上との境界部分を傾斜させた第１のマスク膜を前記半導体基板上に形成し、前記第１のマスク膜をマスクとして、前記半導体基板又は前記第１半導体領域にイオン注入することにより、前記第１のフォトダイオードを構成する第２導電型の第２半導体領域を形成する工程（ａ）と、
前記第２のフォトダイオードが形成される領域上を開口させるとともに前記第１のフォトダイオードが形成される領域上を覆い、且つ、前記第１のフォトダイオードが形成される領域上と前記第２のフォトダイオードが形成される領域上との境界部分を傾斜させた第２のマスク膜を前記半導体基板上に形成し、前記第２のマスク膜をマスクとして、前記半導体基板又は前記第１半導体領域にイオン注入することにより、前記第２のフォトダイオードを構成する第２導電型の第４半導体領域を形成する工程（ｂ）と、
前記工程（ａ）と前記工程（ｂ）の間、又は前記工程（ｂ）の後に、前記第２半導体領域にイオン注入することにより、前記第１のフォトダイオードを構成する第１導電型の第３半導体領域を形成する工程（ｃ）と、
前記工程（ｂ）の後に、前記第４半導体領域にイオン注入することにより、前記第２のフォトダイオードを構成する第１導電型の第５半導体領域を形成する工程（ｄ）と、
を含む固体撮像装置の製造方法。
【請求項６】
請求項５において、
前記工程（ｃ）は、前記工程（ａ）と前記工程（ｂ）の間の工程であり、前記第２半導体領域にイオン注入する際に前記第１のマスク膜をマスクとして用い、
前記工程（ｄ）は、前記第５半導体領域にイオン注入する際に前記第２のマスク膜をマスクとして用いる固体撮像装置の製造方法。
【請求項７】
請求項５又は６において、
前記第１のフォトダイオードが形成される領域と前記第２のフォトダイオードが形成される領域との間に、第２導電型の不純物を注入する工程をさらに具備する固体撮像装置の製造方法。
【請求項８】
請求項５〜７の何れか一項において、
前記第１及び第２のマスク膜は、それぞれ市松模様状のマスクパターンを有する固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置及びその製造方法に関する。
【背景技術】
【０００２】
ＣＣＤ（Charge Coupled Device）イメージセンサー、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサー等の固体撮像装置においては、半導体基板に複数のフォトダイオードが規則的に配列されている。この固体撮像装置において、年々、画素数の増加とセンサーの小型化が要求されているため、画素サイズの微細化が必要とされている。
【０００３】
下記の特許文献１には、フォトダイオードを構成するＰ型の領域を隣のフォトダイオードから分離するため、フォトダイオードをＮ型の素子分離領域によって囲んだ固体撮像装置が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−５７３１６号公報（段落０００８、００２６、図２）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１に記載された断面矩形状の素子分離領域を微細に加工するためには、Ｎ型不純物を導入するためのマスクとして用いるレジスト膜を微細なパターンに加工する必要がある。フォトダイオードを分離するには、高エネルギーで半導体基板の深い位置まで不純物を注入しなければならない場合があり、そのために厚いレジスト膜を必要とする場合があるが、厚いレジスト膜を微細なパターンに加工することは困難である。結果として、素子分離領域を幅広にせざるを得ず、フォトダイオードの受光面積が狭くなり、感度低下に繋がってしまう場合がある。
【０００６】
本発明は、以上のような技術的課題に鑑みてなされたものである。本発明の幾つかの態様は、固体撮像装置において隣り合うフォトダイオードを分離する分離領域の幅を小さくすることに関連している。
【課題を解決するための手段】
【０００７】
本発明の幾つかの態様において、固体撮像装置は、第１導電型の半導体基板又は半導体基板の第１の面側に位置する第１導電型の第１半導体領域と、半導体基板の第１の面側又は第１半導体領域内で半導体基板の第１の面側に位置する、第２導電型の第２半導体領域と、第２半導体領域内で半導体基板の第１の面側に位置し、第２半導体領域とともに第１のフォトダイオードを構成する第１導電型の第３半導体領域と、半導体基板の第１の面側又は第１半導体領域内で半導体基板の第１の面側に位置し、第２半導体領域の隣に位置する第２導電型の第４半導体領域と、第４半導体領域内で半導体基板の第１の面側に位置し、第４半導体領域とともに第２のフォトダイオードを構成する第１導電型の第５半導体領域と、を具備しており、第２半導体領域は、第３半導体領域と第５半導体領域との間に位置して第３半導体領域と第５半導体領域とを分離する第１分離領域を含み、第４半導体領域は、第３半導体領域と第５半導体領域との間に位置して第３半導体領域と第５半導体領域とを分離する第２分離領域を含み、第１分離領域及び第２分離領域は、半導体基板の第１の面に垂直な方向に対して傾斜している。
この態様によれば、第１分離領域及び第２分離領域が傾斜しているので、隣り合うフォトダイオードを分離する分離領域の幅を小さくすることができる。
【０００８】
上述の態様において、第１分離領域と第２分離領域は、半導体基板の第１の面に近づくほど互いの間隔が狭くなるように傾斜していることが望ましい。
これによれば、分離領域の幅を小さくすることができる。
【０００９】
上述の態様において、第１分離領域と第２分離領域とが接していることが望ましい。
これによれば、分離領域の幅をより小さくすることができる。
【００１０】
上述の態様において、第１分離領域と第２分離領域とが接する部分より半導体基板の第１の面側に、第２導電型の第３分離領域をさらに具備し、第３分離領域は、第３半導体領域と第５半導体領域とを分離することが望ましい。
これによれば、第１分離領域と第２分離領域とが接する部分より半導体基板の第１の面側に第３分離領域を形成すれば良いので、高エネルギーで不純物を注入する必要性を低減でき、素子分離領域を小さくすることができる。
【００１１】
本発明の他の態様において、固体撮像装置の製造方法は、第１のフォトダイオード及び第１のフォトダイオードの隣に位置する第２のフォトダイオードを形成するための第１導電型の半導体基板、又は、第１のフォトダイオード及び前記第２のフォトダイオードを形成するための第１導電型の半導体領域が第１の面側に形成された半導体基板を用意し、第１のフォトダイオードが形成される領域上を開口させるとともに第２のフォトダイオードが形成される領域上を覆い、且つ、第１のフォトダイオードが形成される領域上と第２のフォトダイオードが形成される領域上との境界部分を傾斜させた第１のマスク膜を半導体基板上に形成し、第１のマスク膜をマスクとして、半導体基板又は第１半導体領域にイオン注入することにより、第１のフォトダイオードを構成する第２導電型の第２半導体領域を形成する工程（ａ）と、第２のフォトダイオードが形成される領域上を開口させるとともに第１のフォトダイオードが形成される領域上を覆い、且つ、第１のフォトダイオードが形成される領域上と第２のフォトダイオードが形成される領域上との境界部分を傾斜させた第２のマスク膜を半導体基板上に形成し、第２のマスク膜をマスクとして、半導体基板又は第１半導体領域にイオン注入することにより、第２のフォトダイオードを構成する第２導電型の第４半導体領域を形成する工程（ｂ）と、工程（ａ）と工程（ｂ）の間、又は工程（ｂ）の後に、第２半導体領域にイオン注入することにより、第１のフォトダイオードを構成する第１導電型の第３半導体領域を形成する工程（ｃ）と、工程（ｂ）の後に、第４半導体領域にイオン注入することにより、第２のフォトダイオードを構成する第１導電型の第５半導体領域を形成する工程（ｄ）と、を含む。
この態様によれば、フォトダイオードの形成と同時に幅の小さな素子分離領域を形成することができる。
【００１２】
上述の態様において、工程（ｃ）は、工程（ａ）と工程（ｂ）の間の工程であり、第２半導体領域にイオン注入する際に第１のマスク膜をマスクとして用い、工程（ｄ）は、第５半導体領域にイオン注入する際に第２のマスク膜をマスクとして用いることが望ましい。
これによれば、第１のマスク膜を用いて第２半導体領域と第３半導体領域とを形成し、第２のマスク膜を用いて第４半導体領域と第５半導体領域とを形成することができる。
【００１３】
上述の態様において、第１のフォトダイオードが形成される領域と第２のフォトダイオードが形成される領域との間に、第２導電型の不純物を注入する工程をさらに具備することが望ましい。
これによれば、第１分離領域と第２分離領域とが接する部分より半導体基板の第１の面側に第３分離領域を形成すれば良いので、高エネルギーで不純物を注入する必要性を低減でき、素子分離領域を小さくすることができる。
【００１４】
上述の態様において、第１及び第２のマスク膜は、それぞれ市松模様状のマスクパターンを有することが望ましい。
これによれば、第１及び第２のマスク膜を用いることによって、すべての画素の分離領域を形成することができる。
【図面の簡単な説明】
【００１５】
【図１】第１の実施形態に係る固体撮像装置の構成を示す平面図。
【図２】図１のII−Ｏ−II'線断面図。
【図３】第１の実施形態に係る固体撮像装置の製造工程を示す断面図。
【図４】第２及び第３の実施形態に係る固体撮像装置の構成を示す断面図。
【発明を実施するための形態】
【００１６】
以下、本発明の実施形態について詳細に説明する。なお、以下に説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。また同一の構成要素には同一の参照符号を付して説明を省略する。
【００１７】
＜１．第１の実施形態＞
図１は、第１の実施形態に係る固体撮像装置の構成を示す平面図であり、図２は、図１のII−Ｏ−II'線断面図である。図１に示すように、固体撮像装置１００は、フォトダイオード１０と変調素子１９とを含む固体撮像素子１を、複数規則的に配列して構成されたものである。
【００１８】
＜１−１．フォトダイオード＞
図２に示すように、フォトダイオード１０は半導体基板１１０に形成され、変調素子１９は半導体基板１１０の表面上に形成されている。
半導体基板１１０は、第１導電型（例えば、Ｐ型）の基板である。なお、第２導電型（例えば、Ｎ型）の半導体基板の表面側に、第１導電型のウェル（第１半導体領域）が形成されていても良い。
【００１９】
半導体基板１１０内には、半導体基板１１０の表面側に、第２導電型（例えば、Ｎ型）の第２半導体領域１２が形成されている。この第２半導体領域１２内には、半導体基板１１０の表面側に、第１導電型の第３半導体領域１３が形成されている。第２半導体領域１２と、第３半導体領域１３とで、第１のフォトダイオード１０ａが構成される。
【００２０】
半導体基板１１０内には、半導体基板１１０の表面側で、且つ第２半導体領域１２の隣に、第２導電型の第４半導体領域１４が形成されている。この第４半導体領域１４内には、半導体基板１１０の表面側に、第１導電型の第５半導体領域１５が形成されている。第４半導体領域１４と、第５半導体領域１５とで、第１のフォトダイオード１０ａの隣に位置する第２のフォトダイオード１０ｂが構成される。
【００２１】
半導体基板１１０の最表面には、第２導電型のピニング層１６が形成されている。ピニング層１６は、基板表面における暗電流の発生を防止している。
【００２２】
＜１−２．変調素子＞
第１のフォトダイオード１０ａとともに固体撮像素子１を構成する変調素子１９は、半導体基板１１０上に絶縁膜を介して形成されたゲート電極１９ａを含むトランジスターである。ゲート電極１９ａは、平面視（図１参照）でリング状に形成されている。ゲート電極１９ａは、ゲートコンタクト１９ｂを介して変調制御線１９ｃに接続されている。
【００２３】
半導体基板１１０表面には、平面視でゲート電極１９ａに囲まれる領域にソース部が形成され、半導体基板１１０上のソースコンタクト１９ｄを介して信号出力線１９ｅに接続されている。また、半導体基板１１０表面には、平面視でゲート電極１９ａより外側の領域にドレイン部が形成され、半導体基板１１０上のドレインコンタクト１９ｆを介してドレイン線１９ｇに接続されている。
【００２４】
半導体基板１１０の変調素子１９直下の領域には、第１のフォトダイオード１０ａの第２半導体領域１２及び第３半導体領域１３が延在している。光を受光した第１のフォトダイオード１０ａにおいて発生した電荷（例えば、正孔）は、第３半導体領域１３の変調素子１９直下の領域に蓄積される。この電荷蓄積により、変調素子１９に基板バイアスがかかり、変調素子１９の閾値電圧が変化するので、この閾値電圧の変化量を入射光量として検出する。
【００２５】
なお、図２においては第１のフォトダイオード１０ａとともに固体撮像素子１を構成する変調素子１９について説明したが、第２のフォトダイオード１０ｂとともに固体撮像素子１を構成する変調素子１９についても同様である。
【００２６】
＜１−３．フォトダイオードの境界部分＞
図１に示すように、第１のフォトダイオード１０ａと、第２のフォトダイオード１０ｂとは、縦方向及び横方向に交互に配置され、市松模様状となっている。従って、第１のフォトダイオード１０ａと、第２のフォトダイオード１０ｂとは、互いに隣に位置している。一方、第１のフォトダイオード１０ａ同士の間には、第２のフォトダイオード１０ｂ又は変調素子１９が介在しているので、直接的には隣接していない。第２のフォトダイオード１０ｂ同士も、直接的には隣接していない。
【００２７】
図２に示すように、第１のフォトダイオード１０ａの第２半導体領域１２は、第３半導体領域１３と第５半導体領域１５との間に位置する第１分離領域１２ａを含んでいる。第１分離領域１２ａは、半導体基板１１０の表面に近づくに従って第２のフォトダイオード１０ｂに近づくように、第３半導体領域１３との境界面が傾斜している。
【００２８】
第２のフォトダイオード１０ｂの第４半導体領域１４も、第３半導体領域１３と第５半導体領域１５との間に位置する第２分離領域１４ａを含んでいる。第２分離領域１４ａは、半導体基板１１０の表面に近づくに従って第１のフォトダイオード１０ａに近づくように、第５半導体領域１５との境界面が傾斜している。
【００２９】
つまり、第１分離領域１２ａと第２分離領域１４ａは、半導体基板表面に近づくほど互いの間隔が狭くなるような逆Ｖ字状の傾斜を有している。その傾斜角度は、半導体基板表面に対して７８［ｄｅｇ］以上、８８［ｄｅｇ］以下であることが望ましい。
また、第１分離領域１２ａと第２分離領域１４ａとは、半導体基板表面側において互いに接していることが望ましい。これにより、隣に位置するフォトダイオード１０ａ、１０ｂ間の分離幅が小さくて済み、レイアウト上の分離幅をほぼ不要とすることができる。
このように、本実施形態においては、隣に位置するフォトダイオード１０ａ、１０ｂ間の分離幅が小さくて済むので、その代わりにフォトダイオード１０ａ、１０ｂの受光面積を大きくとることができ、受光感度を向上することができる。
【００３０】
なお、本実施形態においては、半導体基板１１０に蓄積した電荷に基づく変調素子１９の閾値電圧の変化を検出する、いわゆる基板変調型の固体撮像素子について説明したが、他の変調方法や検出方法によるものでも良い。
【００３１】
＜１−４．製造方法＞
図３は、第１の実施形態に係る固体撮像装置の製造工程を示す断面図である。図３は、図１のII−Ｏ線に沿った半導体基板１１０の断面を示している。本実施形態の製造工程は、第１のフォトダイオード１０ａを形成する工程と、第１のフォトダイオード１０ａの隣に位置する第２のフォトダイオード１０ｂを形成する工程とを有している。
【００３２】
まず、図３（Ａ）に示すように、半導体基板１１０に、第１のフォトダイオード１０ａを構成する第２半導体領域１２を形成する。第２半導体領域１２を形成するには、第１のフォトダイオード１０ａが形成される領域上を開口させるとともに第２のフォトダイオード１０ｂが形成される領域上を覆う第１のマスク膜１２１（市松模様状のマスク膜）を半導体基板１１０上に形成し、第１のマスク膜１２１をマスクとしてイオン注入することによって第２導電型の不純物を注入する。
【００３３】
ここで、第１のマスク膜１２１は、第１のフォトダイオード１０ａが形成される領域上と第２のフォトダイオード１０ｂが形成される領域上との境界部分が傾斜している。こうすることにより、第１のマスク膜１２１の膜厚が薄い部分においては、半導体基板１１０の深い位置に不純物が注入され、第１のマスク膜１２１の膜厚が厚くなるに従って、イオンの注入エネルギーが減衰されて半導体基板１１０の浅い位置に不純物が注入される。従って、第２半導体領域１２には、第１のフォトダイオード１０ａと第２のフォトダイオード１０ｂとの境界部分において、半導体基板１１０の表面に近づくに従って第２のフォトダイオード１０ｂに近づくように傾斜する第１分離領域１２ａが形成される。
【００３４】
次に、第２のフォトダイオード１０ｂを構成する第４半導体領域１４を形成する前に、第１のフォトダイオード１０ａを構成する第３半導体領域１３を形成することが望ましい。例えば、第２半導体領域１２を形成するために用いた第１のマスク膜１２１を除去する前に、この第１のマスク膜１２１をマスクとしてイオン注入することによって第１導電型の不純物を注入することにより、第３半導体領域１３を形成する。第３半導体領域１３を形成する際のイオン注入エネルギーを、第２半導体領域１２を形成する際のイオン注入エネルギーより小さく設定することにより、第３半導体領域１３は、第２半導体領域１２の半導体基板１１０表面側に形成される。
【００３５】
次に、図３（Ｂ）に示すように、半導体基板１１０に、第２のフォトダイオード１０ｂを構成する第４半導体領域１４を形成する。第４半導体領域１４を形成するには、第２のフォトダイオード１０ｂが形成される領域上を開口させるとともに第１のフォトダイオード１０ａが形成される領域上を覆う第２のマスク膜１２２（市松模様状のマスク膜）を半導体基板１１０上に形成し、第２のマスク膜１２２をマスクとしてイオン注入することによって第２導電型の不純物を注入する。
【００３６】
第２のマスク膜１２２も、第１のマスク膜１２１と同様に、第１のフォトダイオード１０ａが形成される領域上と第２のフォトダイオード１０ｂが形成される領域上との境界部分が傾斜している。これにより、第４半導体領域１４には、第１のフォトダイオード１０ａと第２のフォトダイオード１０ｂとの境界部分において、半導体基板１１０の表面に近づくに従って第１のフォトダイオード１０ａに近づくように傾斜する第２分離領域１４ａが形成される。
【００３７】
次に、第２のフォトダイオード１０ｂを構成する第５半導体領域１５を形成する。例えば、第４半導体領域１４を形成するために用いた第２のマスク膜１２２を除去する前に、この第２のマスク膜１２２をマスクとしてイオン注入することによって第１導電型の不純物を注入することにより、第５半導体領域１５を形成する。第５半導体領域１５を形成する際のイオン注入エネルギーを、第４半導体領域１４を形成する際のイオン注入エネルギーより小さく設定することにより、第５半導体領域１５は、第４半導体領域１４の半導体基板１１０表面側に形成される。
【００３８】
次に、図３（Ｃ）に示すように、半導体基板１１０の表面に第２導電型のピニング層１６を形成する。
その後、公知の半導体プロセスを用いて、ゲート電極１９ａを含む変調素子１９、及び、変調制御線１９ｃ、信号出力線１９ｅ、ドレイン線１９ｇを含む各種配線等を形成する。
【００３９】
以上の工程により、固体撮像素子１を多数配列した固体撮像装置１００が製造される。
なお、第３半導体領域１３を形成する工程及び第５半導体領域１５を形成する工程は、第２半導体領域１２を形成する工程と第４半導体領域１４を形成する工程とが終わった後に、改めてマスク膜を形成して行っても良い。
【００４０】
＜２．他の実施形態＞
図４（Ａ）は、第２の実施形態に係る固体撮像装置の構成を示す断面図である。図４（Ａ）は、第１の実施形態において参照した図１のII−Ｏ線に沿った半導体基板１１０の断面を示している。
【００４１】
図４（Ａ）に示すように、隣に位置するフォトダイオード１０ａ、１０ｂに形成される第１分離領域１２ａと第２分離領域１４ａとは、互いに離れていても良い。この場合でも、断面矩形状の分離領域を形成する場合に比べて、フォトダイオード１０ａ、１０ｂ間の分離幅を小さくすることができる。
【００４２】
図４（Ｂ）は、第３の実施形態に係る固体撮像装置の構成を示す断面図である。図４（Ｂ）は、第１の実施形態において参照した図１のII−Ｏ線に沿った半導体基板１１０の断面を示している。
【００４３】
図４（Ｂ）に破線で示すように、隣に位置するフォトダイオード１０ａ、１０ｂに形成される第１分離領域１２ａと第２分離領域１４ａとが半導体基板１１０内で交差する場合には、当該交差する部分より半導体基板１１０表面側の領域が、第１導電型の第３半導体領域１３及び第５半導体領域１５を形成する工程によって第１導電型の不純物が優位となってしまう場合がある。この場合には、第３半導体領域１３と第５半導体領域１５とを分離するため、当該交差する部分より半導体基板１１０表面側の領域に、第２導電型の不純物をイオン注入することにより、第２導電型の第３分離領域１７を形成することが望ましい。
【００４４】
この第３分離領域１７は、第３半導体領域１３及び第５半導体領域１５を形成する工程の後に形成することが望ましい。
第３分離領域１７は、断面矩形状の分離領域でも良い。その場合でも、第１分離領域１２ａと第２分離領域１４ａとの交差部分より半導体基板１１０表面側に形成すれば良いため、高エネルギーで不純物を注入する必要はない。そのため、マスク膜の膜厚は薄くて済み、マスク膜の微細なパターニングが可能である。従って、素子分離領域を小さくすることができる。
【符号の説明】
【００４５】
１…固体撮像素子、１０…フォトダイオード、１０ａ…第１のフォトダイオード、１０ｂ…第２のフォトダイオード、１２…第２半導体領域、１２ａ…第１分離領域、１３…第３半導体領域、１４…第４半導体領域、１４ａ…第２分離領域、１５…第５半導体領域、１６…ピニング層、１７…第３分離領域、１９…変調素子、１９ａ…ゲート電極、１９ｂ…ゲートコンタクト、１９ｃ…変調制御線、１９ｄ…ソースコンタクト、１９ｅ…信号出力線、１９ｆ…ドレインコンタクト、１９ｇ…ドレイン線、１００…固体撮像装置、１１０…半導体基板、１２１…第１のマスク膜、１２２…第２のマスク膜。
【図１】
2012124353.tif 000003
【図２】
2012124353.tif 000004
【図３】
2012124353.tif 000005
【図４】
2012124353.tif 000006