(57)【要約】【課題】配線にＣｕを用いる配線の電気抵抗値とＴＦＴの電気特性値を均一にするアクティブマトリクス型表示装置及びその製造方法を提供する。【解決手段】基板およびＴＦＴを有する表示装置の製造方法であって、ＴＦＴは、電極および電極近接層を有し、電極は、銅および銅以外の添加元素を含み、以下の工程を含む表示装置の製造方法（Ａ）基板の上に電極および電極近接層が形成される工程、（Ｂ）電極または電極近接層がオゾン水で洗浄される工程、（Ｃ）前記（Ｂ）の工程後の熱処理により、電極と電極近接層との界面に、酸素を含む酸化物膜が形成される工程。【選択図】  図２（ｄ）
2012222171.tif 000002
【特許請求の範囲】
【請求項１】
基板およびＴＦＴを有する表示装置の製造方法であって、
前記ＴＦＴは、電極および電極近接層を有し、前記電極は、銅および銅以外の添加元素を含み、
以下の工程を含む表示装置の製造方法
（Ａ）前記基板の上に前記電極および電極近接層が形成される工程、
（Ｂ）前記電極または前記電極近接層がオゾン水で洗浄される工程、
（Ｃ）前記（Ｂ）の工程後の熱処理により、前記電極と前記電極近接層との界面に、酸素を含む酸化物膜が形成される工程。
【請求項２】
請求項１において、
前記電極はゲート電極であり、
前記電極近接層はゲート絶縁膜であり、
前記ＴＦＴは、半導体層，ソース電極およびドレイン電極を有し、
以下の工程を含む表示装置の製造方法
（Ｄ）前記基板の上に前記半導体層，前記ソース電極および前記ドレイン電極が形成される工程。
【請求項３】
請求項１において、
前記電極はソース電極およびドレイン電極であり、
前記電極近接層は半導体層であり、
前記ＴＦＴはゲート電極およびゲート絶縁膜を有し、
以下の工程を含む表示装置の製造方法
（Ｅ）前記基板の上に前記ゲート電極および前記ゲート絶縁膜が形成される工程。
【請求項４】
請求項２または３において、
前記ゲート電極の上に前記ソース電極および前記ドレイン電極が形成される表示装置の製造方法。
【請求項５】
請求項２または３において、
前記ソース電極および前記ドレイン電極の上に前記ゲート電極が形成される表示装置の製造方法。
【請求項６】
請求項２または３において、
前記ソース電極および前記ドレイン電極の上に前記半導体層が形成される表示装置の製造方法。
【請求項７】
請求項２または３において、
前記半導体層の上に前記ソース電極および前記ドレイン電極が形成される表示装置の製造方法。
【請求項８】
請求項２または３において、
前記半導体層は、活性半導体層およびコンタクト膜を含み、
前記活性半導体層および前記コンタクト膜は接している表示装置の製造方法。
【請求項９】
請求項２または３において、
前記半導体層は、酸化物半導体である表示装置の製造方法。
【請求項１０】
請求項２において、
以下の工程を含む表示装置の製造方法
（Ｆ）前記ソース電極および前記ドレイン電極がオゾン水で洗浄される工程、
（Ｇ）前記（Ｆ）の工程後の熱処理により、前記ソース電極と前記半導体層との界面および前記ドレイン電極と半導体層との界面に、酸素を含むソース・ドレイン酸化物膜が形成される工程。
【請求項１１】
請求項４において、
前記ゲート電極の上に前記ゲート絶縁膜が形成され、
前記（Ｃ）の工程における熱処理は、前記ゲート絶縁膜を形成するための熱処理である表示装置の製造方法。
【請求項１２】
請求項５において、
前記ＴＦＴは、保護膜を有し、
前記ゲート絶縁膜の上に前記ゲート電極が形成され、
前記ゲート電極の上に前記保護膜が形成され、
前記（Ｃ）の工程における熱処理は、前記保護膜を形成するための熱処理である表示装置の製造方法。
【請求項１３】
請求項６において、
前記（Ｃ）の工程における熱処理は、前記半導体層を形成するための熱処理である表示装置の製造方法。
【請求項１４】
請求項７において、
前記ＴＦＴは、保護膜を有し、
前記ソース電極および前記ドレイン電極の上に前記保護層が形成され、
前記（Ｃ）の工程における熱処理は、前記保護膜を形成するための熱処理である表示装置の製造方法。
【請求項１５】
請求項３において、
前記ＴＦＴは、保護膜を有し、
前記ソース電極および前記ドレイン電極の上に前記ゲート絶縁膜が形成され、
前記ゲート絶縁膜の上に前記ゲート電極が形成され、
前記ゲート電極の上に前記保護膜が形成され、
前記（Ｃ）の工程における熱処理は、前記ゲート絶縁膜を形成するための熱処理である表示装置の製造方法。
【請求項１６】
請求項１において、
前記酸化物膜中の酸素原子はピークを有し、
前記ピーク値は２ａｔ％以上６０ａｔ％以下であり、
前記基板上で前記ピーク値の３σ／Medianの値は０.５以下である表示装置の製造方法。
【請求項１７】
請求項２または３において、
前記ＴＦＴのチャンネル長Ｌは、１μｍ以上１００μｍ以下である表示装置の製造方法。
【請求項１８】
請求項２または３において、
前記オゾン水の溶存オゾン濃度は、１ppm（ｍｇ／Ｌ）以上１００ppm（ｍｇ／Ｌ）以下である表示装置の製造方法。
【請求項１９】
請求項１０において、
前記ゲート電極を洗浄するオゾン水の溶存オゾン濃度は、前記ソース電極および前記ドレイン電極を洗浄するオゾン水の溶存オゾン濃度以上である表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタを用いたアクティブマトリクス型の表示装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor)を画素回路に用いたアクティブマトリクス型表示装置の大型化，画素の高精細化，フレーム周波数の倍増による動画性能向上などが要求されている。最近では、画像を立体的に見せる民生用３Ｄ表示装置が発売され、その画質の向上に上述の要求はますます強くなっている。一方、表示装置の価格は予想を上回るペースで下落を続けており、エネルギー資源やレアメタルの高騰など製造コストを押し上げる要因も増大しつつある。従って、更なる製造コスト低減技術を開発することが急務となっている。
【０００３】
液晶表示装置の大型化と動画性能や画質の向上、そして製造コスト低減の１つの策として、ＴＦＴに適用される配線材料を従来のＡｌ（アルミニウム）またはＡｌ合金からＣｕ（銅）に替える試みがある。Ｃｕ配線は従来のＡｌ配線よりも電気抵抗が低いため、配線を伝わる電気信号が遅れる伝播遅延現象を低減でき、さらなる大型化が可能になる。また、フレーム周波数を上げ、動画質向上も可能になる。さらに、Ａｌ配線は、ヒロックの発生抑制と透明導電膜との電気的接続を確保するために、Ａｌ膜の上下を高価なモリブデン（Ｍｏ）で挟んだＭｏ／Ａｌ／Ｍｏの積層膜構造としているが、Ｃｕは透明導電膜との直接接続が可能であるために省モリブデン化を図ることが可能である。従って、製造コストを低減できる。
【０００４】
有機ＥＬ表示装置の大型化と画質向上には、従来のＡｌ配線よりも低抵抗な配線材料が求められる。有機ＥＬ表示装置の画素回路に設けられる駆動トランジスタは、飽和領域を用いて有機ＥＬ層に流れる電流を制御し、その輝度を調整する。表示装置の大型化に伴い配線抵抗による電圧降下が無視できなくなると、想定された電圧が駆動トランジスタに供給されず飽和領域での駆動が不可能になり、結果、輝度むらの原因となる。そこで、表示品位向上のためＣｕ配線の適用が検討されている。
【０００５】
しかしながら、Ｃｕ配線をＴＦＴに適用する際には以下の問題が存在する。Ｃｕはガラス基板や半導体膜、例えばシリコン（Ｓｉ）膜や酸化物半導体膜との密着性が悪い。また半導体膜と接する場合、配線形成後の工程で加わる熱により、半導体膜内部にＣｕが拡散しＴＦＴ特性を劣化させ、表示品位を下げる。このような密着性および拡散バリア性問題の対処として、下地膜とＣｕ膜との間にＭｏやＭｏ合金を形成する方法がある。しかし、前述のようにＭｏは高価で、また、電気化学的性質の異なる金属の積層構造はエッチングを困難にするため、製造コストが増大する。
【０００６】
そこで、熱工程を利用して、自己の添加元素を界面に析出させ、密着性および拡散バリア性に優れた添加元素酸化物を形成させるＣｕ合金を採用する方法がある。ここで熱工程は、ＣＶＤ（Chemical Vapor Deposition）工程や液晶表示装置での配向膜焼成工程など、配線形成後に薄膜トランジスタ基板が経験する温度を想定している。添加元素酸化物の自己形成には、Ｃｕ合金とそれに接する膜の界面に必要十分な酸素原子が予め存在する必要がある。
【０００７】
特許文献１ではＣｕＭｎ合金を推奨し、ＴＦＴのゲート電極に適用する方法として、ＣｕＭｎ合金を成膜後に微量の酸化性雰囲気中で加熱処理し、その表面に密着性と拡散バリア性に優れるＭｎ酸化物を形成する方法を提示している。下地のガラス基板は予め必要十分な酸素原子を含有するためＭｎ酸化物の形成は容易である。
【０００８】
さらに、特許文献１では、ＴＦＴのソース・ドレイン（ＳＤ：Source Drain）電極にＣｕ合金を適用する方法として、例えばＣｕ合金成膜前に酸素プラズマ処理を行い、半導体膜上層を改質させ酸化シリコン層ＳｉＯxを形成し、添加元素酸化物の形成に必要な酸素を付与する方法を提案している。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００８−２８２８８７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
配線にＣｕを用いて、Ｃｕ配線に酸化性雰囲気中で加熱処理を行うと配線の電気抵抗値が均一にならない。また、配線にＣｕを用いて、半導体層へプラズマ酸化処理を行うとＴＦＴの電気特性値が均一にならない。
【００１１】
本発明は、配線にＣｕを用いる配線の電気抵抗値とＴＦＴの電気特性値を均一にすることを目的とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するための本発明の特徴は以下の通りである。
（１）基板およびＴＦＴを有する表示装置の製造方法であって、ＴＦＴは、電極および電極近接層を有し、電極は、銅および銅以外の添加元素を含み、以下の工程を含む表示装置の製造方法（Ａ）基板の上に電極および電極近接層が形成される工程、（Ｂ）電極または電極近接層がオゾン水で洗浄される工程、（Ｃ）（Ｂ）の工程後の熱処理により、電極と電極近接層との界面に、酸素を含む酸化物膜が形成される工程。
（２）上記（１）において、電極はゲート電極であり、電極近接層はゲート絶縁膜であり、ＴＦＴは、半導体層，ソース電極およびドレイン電極を有し、以下の工程を含む表示装置の製造方法（Ｄ）基板の上に半導体層，ソース電極およびドレイン電極が形成される工程。
（３）上記（１）において、電極はソース電極およびドレイン電極であり、電極近接層は半導体層であり、ＴＦＴはゲート電極およびゲート絶縁膜を有し、以下の工程を含む表示装置の製造方法（Ｅ）基板の上にゲート電極およびゲート絶縁膜が形成される工程。
（４）上記（２）または（３）において、ゲート電極の上にソース電極およびドレイン電極が形成される表示装置の製造方法。
（５）上記（２）または（３）において、ソース電極およびドレイン電極の上にゲート電極が形成される表示装置の製造方法。
（６）上記（２）または（３）において、ソース電極およびドレイン電極の上に半導体層が形成される表示装置の製造方法。
（７）上記（２）または（３）において、半導体層の上にソース電極およびドレイン電極が形成される表示装置の製造方法。
（８）上記（２）または（３）において、半導体層は、活性半導体層およびコンタクト膜を含み、活性半導体層およびコンタクト膜は接している表示装置の製造方法。
（９）上記（２）または（３）において、半導体層は、酸化物半導体である表示装置の製造方法。
（１０）上記（２）において、以下の工程を含む表示装置の製造方法（Ｆ）ソース電極およびドレイン電極がオゾン水で洗浄される工程、（Ｇ）（Ｆ）の工程後の熱処理により、ソース電極と半導体層との界面およびドレイン電極と半導体層との界面に、酸素を含むソース・ドレイン酸化物膜が形成される工程。
（１１）上記（４）において、ゲート電極の上にゲート絶縁膜が形成され、（Ｃ）の工程における熱処理は、ゲート絶縁膜を形成するための熱処理である表示装置の製造方法。
（１２）上記（５）において、ＴＦＴは、保護膜を有し、ゲート絶縁膜の上にゲート電極が形成され、ゲート電極の上に保護膜が形成され、（Ｃ）の工程における熱処理は、保護膜を形成するための熱処理である表示装置の製造方法。
（１３）上記（６）において、（Ｃ）の工程における熱処理は、半導体層を形成するための熱処理である表示装置の製造方法。
（１４）上記（７）において、ＴＦＴは、保護膜を有し、ソース電極およびドレイン電極の上に保護層が形成され、（Ｃ）の工程における熱処理は、保護膜を形成するための熱処理である表示装置の製造方法。
（１５）上記（３）において、ＴＦＴは、保護膜を有し、ソース電極およびドレイン電極の上にゲート絶縁膜が形成され、ゲート絶縁膜の上にゲート電極が形成され、ゲート電極の上に保護膜が形成され、（Ｃ）の工程における熱処理は、ゲート絶縁膜を形成するための熱処理である表示装置の製造方法。
（１６）上記（１）において、酸化物膜中の酸素原子はピークを有し、ピーク値は２ａｔ％以上６０ａｔ％以下であり、基板上でピーク値の３σ／Medianの値は０.５以下である表示装置の製造方法。
（１７）上記（２）または（３）において、ＴＦＴのチャンネル長Ｌは、１μｍ以上１００μｍ以下である表示装置の製造方法。
（１８）上記（２）または（３）において、オゾン水の溶存オゾン濃度は、１ppm（ｍｇ／Ｌ）以上１００ppm（ｍｇ／Ｌ）以下である表示装置の製造方法。
（１９）上記（１０）において、ゲート電極を洗浄するオゾン水の溶存オゾン濃度は、ソース電極およびドレイン電極を洗浄するオゾン水の溶存オゾン濃度以上である表示装置の製造方法。
【発明の効果】
【００１３】
本発明によれば、配線の電気抵抗値とＴＦＴの電気特性値の均一性を損なわずにＣｕ配線適用を実現することが可能になる。
【図面の簡単な説明】
【００１４】
【図１】オゾン水酸化処理と熱酸化処理の酸化膜厚と処理時間の関係を示す図である。
【図２（ａ）】実施例１の薄膜トランジスタの製造工程を示す断面図である。
【図２（ｂ）】実施例１の薄膜トランジスタの製造工程を示す断面図である。
【図２（ｃ）】実施例１の薄膜トランジスタの製造工程を示す断面図である。
【図２（ｄ）】実施例１の薄膜トランジスタの製造工程を示す断面図である。
【図３（ａ）】実施例２の薄膜トランジスタの製造工程を示す断面図である。
【図３（ｂ）】実施例２の薄膜トランジスタの製造工程を示す断面図である。
【図３（ｃ）】実施例２の薄膜トランジスタの製造工程を示す断面図である。
【図３（ｄ）】実施例２の薄膜トランジスタの製造工程を示す断面図である。
【図３（ｅ）】実施例２の薄膜トランジスタの製造工程を示す断面図である。
【図４（ａ）】実施例３の薄膜トランジスタの製造工程を示す断面図である。
【図４（ｂ）】実施例３の薄膜トランジスタの製造工程を示す断面図である。
【図４（ｃ）】実施例３の薄膜トランジスタの製造工程を示す断面図である。
【図４（ｄ）】実施例３の薄膜トランジスタの製造工程を示す断面図である。
【図５（ａ）】実施例４の薄膜トランジスタの製造工程を示す断面図である。
【図５（ｂ）】実施例４の薄膜トランジスタの製造工程を示す断面図である。
【図５（ｃ）】実施例４の薄膜トランジスタの製造工程を示す断面図である。
【図５（ｄ）】実施例４の薄膜トランジスタの製造工程を示す断面図である。
【図６（ａ）】実施例５の薄膜トランジスタの製造工程を示す断面図である。
【図６（ｂ）】実施例５の薄膜トランジスタの製造工程を示す断面図である。
【図６（ｃ）】実施例５の薄膜トランジスタの製造工程を示す断面図である。
【図６（ｄ）】実施例５の薄膜トランジスタの製造工程を示す断面図である。
【図６（ｅ）】実施例５の薄膜トランジスタの製造工程を示す断面図である。
【図７（ａ）】実施例６の薄膜トランジスタの製造工程を示す断面図である。
【図７（ｂ）】実施例６の薄膜トランジスタの製造工程を示す断面図である。
【図７（ｃ）】実施例６の薄膜トランジスタの製造工程を示す断面図である。
【図７（ｄ）】実施例６の薄膜トランジスタの製造工程を示す断面図である。
【図８（ａ）】実施例７の薄膜トランジスタの製造工程を示す断面図である。
【図８（ｂ）】実施例７の薄膜トランジスタの製造工程を示す断面図である。
【図８（ｃ）】実施例７の薄膜トランジスタの製造工程を示す断面図である。
【図８（ｄ）】実施例７の薄膜トランジスタの製造工程を示す断面図である。
【図９】液晶表示装置の薄膜トランジスタ基板の画素構成を示す図である。
【図１０】液晶表示装置の構成を示す断面図である。
【発明を実施するための形態】
【００１５】
以下、本発明にかかるＴＦＴの製造方法と構成およびそれを表示装置に適用する場合の方法について、図面などを用いて説明する。以下の説明は、本願発明の内容の具体例を示すものであり、本願発明がこれらの説明に限定されるものではなく、本明細書に開示される技術的思想の範囲内において当業者による様々な変更および修正が可能である。また、実施例を説明するための全図において、同一の機能を有するものは、同一の符号を付け、その繰り返しの説明は省略する。
【００１６】
詳細な実施例の説明に先立ち、電極としてＣｕ配線を採用したＴＦＴの製造にオゾン水酸化処理が適する理由ついて説明する。
【００１７】
ＴＦＴを用いた電子デバイス、例えばアクティブマトリクス型の表示装置などは薄膜トランジスタ基板全面に渡り配線の電気抵抗値とＴＦＴの電気特性値に高い均一性を要する。ここでＴＦＴの電気特性値とは、移動度，閾値電圧，Ｓ値（サブスレショルドスウィング），オフ特性などを指す。この配線の電気抵抗値とＴＦＴの電気特性値の均一性を左右するのが、酸化膜質（酸化膜の厚さと酸素含有量）の均一性である。
【００１８】
Ｃｕ合金をＴＦＴのゲート電極に適用する手段として、酸化性雰囲気中で２００℃〜５００℃の加熱処理を行い、添加元素酸化物を形成する方法がある。しかしながら、酸化種の熱拡散を利用した酸化方法は、酸化膜厚の処理時間依存性が大きいことや基板の温度分布に起因して薄膜トランジスタ基板上の一部で配線の電気抵抗値に大きなバラツキが生じる。また、配線の電気抵抗値の低減を図り、Ｃｕ合金層の上に純度９９.９％以上の純Ｃｕ層を形成した「純Ｃｕ／Ｃｕ合金」または「Ｃｕ合金／純Ｃｕ／Ｃｕ合金」の積層配線があるが、これに酸化性雰囲気中で加熱処理を施すと純Ｃｕ層の加工断面から必要以上に酸化が進み、結果、配線の電気抵抗値は上昇し純Ｃｕを導入した効果を失う。
【００１９】
Ｃｕ合金をＴＦＴのＳＤ電極に適用する手段として、Ｃｕ合金の成膜前に酸素プラズマ処理を行い、添加元素酸化物の形成に必要な酸素を付与する方法がある。しかしながら、酸素プラズマ処理はプラズマ密度の分布に起因して、薄膜トランジスタ基板上で酸化膜質にばらつきが生じ、その結果、酸化が不十分な箇所ではＣｕ原子の拡散が抑制できなくなり、ＴＦＴ特性の低下を招く。また、薄膜トランジスタ基板全面にわたってＣｕ原子の拡散を防ぐ目的で酸素プラズマ処理の酸化度合いを強くすると、今度は一部で必要以上に厚い酸化膜が形成される。この酸化膜が添加元素と化合せずに半導体層側で残存すると、電流経路に寄生抵抗をつくる。実際に電子デバイスや表示装置に用いられるＴＦＴのチャンネル長は１〜１００μｍ程度で、このサイズ領域では寄生抵抗の大きさが移動度の値を大きく左右する。したがって、不要な酸化膜の残存による寄生抵抗の上昇は移動度を急減させ、ＴＦＴのオン特性低下を引き起こし、表示品位を劣化させる。
【００２０】
その他の酸化手法に、酸素より酸化性の強いオゾンを含む雰囲気下にＣｕ配線や半導体層を暴露する方法があるが、この手法ではＣｕ原子の拡散を抑制できる十分な酸化膜質の形成が難しく、さらにガスが噴射するシャワーヘッドの穴の位置を反映して酸化膜質にバラツキが生じる。必要な酸化膜を得るために２００℃〜５００℃の加熱処理を施す方法もあるが、上述のゲート電極に適用する手段と同様の理由で適用は困難である。
【００２１】
また、オゾンガスに紫外波長域の光を照射し酸化性が極めて強い励起状酸素原子を生成させ、それをＣｕ配線や半導体層に暴露し、極薄酸化膜を形成する光酸化法もある。しかしながら、光酸化法は紫外光を照射するランプの強度分布に依存して酸化膜質に大きなバラツキが生じる。
【００２２】
そこで、薄膜トランジスタ基板の全面に渡って酸化膜質の均一性に優れる酸化手法に、オゾン水酸化法がある。オゾン水とＣｕ配線や半導体膜が接触した瞬間、それら界面近傍では互いのコンタクトポテンシャルの差から強い電界が生じる。オゾン水中の酸化種、例えばＯ- などのアニオンは、その電界によりＣｕ配線や半導体層へ運ばれ酸化膜を形成する。したがって、オゾン水酸化法はこの界面近傍のみに生じる電界と溶存オゾン濃度が酸化膜質を律則する。
【００２３】
例として図１に、オゾン水酸化処理（実線）と酸化性雰囲気下で熱酸化処理（点線）を行った際の酸化膜厚と処理時間の関係を示す。各処理はシリコン基板へ行い、酸化膜厚はＳｉＯ2に換算して算出する。熱酸化処理は酸化膜厚の処理時間依存性が大きいことが分かる。このような特性は、極薄の酸化膜が要求される場合、例えば５ｎｍ以下の酸化膜を作製する際は薄膜トランジスタ基板上で膜厚ばらつきが大きくなることを示唆する。それに対し、オゾン水酸化処理の酸化膜厚は処理開始と同時に急峻に立ち上がった後、素早く飽和する特性を見せ、処理時間依存性が熱酸化法に比べ小さい。この特性を有するため、オゾン水酸化処理は薄膜トランジスタ基板の全面に渡り酸化膜質の均一性を確保する。これは、熱酸化法が拡散律則なのに対し、オゾン水酸化法が界面電界に律則されるためである。なお、基板に２００℃〜５００℃の加熱処理を加えながらプラズマ酸化法や光酸化法を行う場合も、図１の点線の熱酸化法と同様の特性を示した。
【００２４】
なお、オゾン水酸化法を適用したＴＦＴの酸化物膜中の酸素原子濃度はピークを有している。そのピーク値が２ａｔ％未満の場合、Ｃｕ原子の拡散を抑制するのに十分な酸化膜が形成できない。また、６０ａｔ％を超えていると、半導体層の奥で酸化膜が残存し電流経路の寄生抵抗となり移動度を急減させる。したがって、酸素原子濃度のピーク値は、２ａｔ％以上６０ａｔ％以下となるように溶存オゾン濃度を調整する必要がある。また、ＴＦＴ基板上で、ピーク値のばらつきは３σ／Medianの値で０.５以下となるようにする必要がある。これは、３σ／Medianが０.５を超えているとＴＦＴ電気特性値が大きくばらつき、表示装置に適用した際に輝度むらが明確に確認できるためである。これらの条件を満足する溶存オゾン濃度は１〜１００ppmの範囲にある。
【００２５】
以下、具体的なオゾン水酸化処理条件についてＴＦＴ製造方法を説明しながら述べる。
【実施例１】
【００２６】
以下に、実施例１のＴＦＴの製造法について説明する。本実施例のＴＦＴはボトムゲート型で、半導体層を形成した後にソース電極及びドレイン電極が形成される構造を有する。なお、正確な膜厚を反映するとＴＦＴ構造が煩雑になるため図は模式的に示す。
【００２７】
図２（ａ）〜図２（ｄ）は、各工程時のＴＦＴ断面図である。まず、無アルカリガラスなどの絶縁性材料からなる基板１上に、Ｃｕ合金２をスパッタリング法により成膜する。膜厚は１０ｎｍ〜１５０ｎｍの程度であり、２０ｎｍ〜５０ｎｍが好適である。ここで成膜するＣｕ合金２は、基板１との密着性発現の役割を担う。Ｃｕ合金２中のＣｕ以外の添加元素としては、例えば、Ｍｎ，Ｍｇ，Ｃａ，Ｎｉ，Ｚｎ，Ｓｉ，Ａｌ，Ｂｅ，Ｇａ，Ｉｎ，Ｆｅ，Ｔｉ，Ｖ，Ｃｏ，Ｚｒ，Ｈｆ、などから１種類以上、Ｃｕ合金２中の添加元素の添加量は０.５〜１０原子％が好ましい。また、後の熱を伴う製造工程でＣｕ合金２中の添加元素が界面へ拡散し酸化物を形成するために、基板１は必要十分な酸素原子数を予め含有していることが望ましい。例えば、無アルカリガラス基板はこの条件を満たしている。本実施例では、Ｃｕ中にＭｎが４ａｔ％添加されたＣｕ−Ｍｎ合金を５０ｎｍほど成膜した。
【００２８】
次に、純Ｃｕ３を同様にスパッタリング法にて連続成膜する。膜厚は１００〜１０００ｎｍの程度で、約２００〜５００ｎｍが好適である。本実施例ではＣｕ−Ｍｎ合金上に純Ｃｕを３００ｎｍほど成膜した。これにフォトリソグラフィ工程を行った後、ウェットエッチング法を用いてパターニングし、レジストを剥離する。
【００２９】
次いで、オゾン水洗浄を行い、ゲート絶縁膜５を形成する際のＣｕ原子拡散を抑制する極薄酸化膜（図示せず）を純Ｃｕ３とＣｕ合金２の表面に形成する。オゾン水の溶存オゾン濃度は、１〜１００ppmの程度で、１〜５０ppmが好適である。濃度が１ppmを下回るとゲート絶縁膜５へのＣｕ原子の拡散が抑制できず、また、１００ppmを超えると純Ｃｕ３の電気抵抗値が著しく上昇するためである。また、処理時間は１０秒〜２０分の程度で、１〜５分が好適である。本実施例では、溶存オゾン濃度２０ppmのオゾン水を用いて、１分ほど洗浄した。ここで、図２（ａ）に示すような、純Ｃｕ３およびＣｕ合金２を含むゲート電極４が作製される。ゲート電極４では、電流経路に酸化物膜６が形成されないため、酸化物膜６の膜厚をソース電極１２およびドレイン電極１３に形成される酸化物膜１５の膜厚以上としてもよい。この場合、ゲート電極４に適用するオゾン水の溶存オゾン濃度をソース電極１２およびドレイン電極１３に適用するオゾン水の溶存オゾン濃度以上にする。ソース電極１２とドレイン電極１３にＣｕおよびＣｕ以外の元素が含まれている場合、ゲート電極４はＣｕ合金１０および純Ｃｕ１１でもよいし、Ｍｏ／Ａｌ合金／Ｍｏなどで形成されていてもよい。
【００３０】
基板１は無アルカリガラス以外に、フレキシブルなプラスチック基板やステンレス合金などの金属性の基板でも良い。基板からＣｕ層への不純物拡散を気にする場合は、基板上にバリア膜として酸化シリコン膜，窒化シリコン膜，酸窒化シリコン膜、またはこれらの積層膜を形成しても良い。その際、バリア膜に十分な酸素原子が備わっていない場合、Ｃｕ合金２の成膜前に同様のオゾン水洗浄を行い、バリア膜表面に酸化膜を形成する方法が有効である。
【００３１】
次に、図２（ｂ）に示すように、プラズマＣＶＤ法，スパッタリング法，塗布法により、例えば、ゲート絶縁膜５として酸化シリコン膜，窒化シリコン膜，酸窒化シリコン膜、またはこれらの積層膜を成膜する。ゲート絶縁膜５が電極近接層となる。膜厚は１０ｎｍ〜１０００ｎｍの程度で、５０〜４００ｎｍが好適である。このとき、形成時の温度は２００〜５００℃の程度で、ゲート電極４下層のＣｕ合金２中の添加元素は界面に析出し、基板１との界面で密着性に優れた酸化物膜（図示せず）を自己形成する。また、ゲート絶縁膜５とゲート電極４の界面ではオゾン水酸化処理により形成した極薄酸化膜（図示せず）が拡散バリア層として機能し、Ｃｕ原子のゲート絶縁膜５中への拡散を抑制する。その後、ゲート絶縁膜５形成時の熱により極薄酸化膜（図示せず）は酸化物膜６を自己形成する。酸化物膜６はゲート絶縁膜５の構成材料、ゲート電極４の構成材料および酸素を含む。酸化物膜１５および酸化物膜１６が形成されている場合、酸化物膜６は必ずしも形成されている必要はない。オン電流の低下を抑制する観点から、酸化物膜６の膜厚より酸化物膜１５の膜厚を小さくすることが望ましい。
【００３２】
次いで、プラズマＣＶＤ法，スパッタリング法，塗布法により、例えば、活性半導体層７として水素化アモルファスシリコン膜（ａ−Ｓｉ：Ｈ），コンタクト膜８としてリン（Ｐ）をドープした水素化アモルファスシリコン膜（ｎ＋ａ−Ｓｉ：Ｈ）を順次成膜し半導体層９を形成する。活性半導体層７は、不純物が混入されていない半導体であり、ゲート電極４への電圧印加により導電層を形成する層である。活性半導体層７として、微結晶シリコンや多結晶シリコンでもよく、水素化アモルファスシリコン，微結晶シリコン，多結晶シリコンの積層膜でもよい。コンタクト膜８は、活性半導体層７とソース電極１２およびドレイン電極１３との接触で生じる寄生抵抗を低減させる目的で、活性半導体層７とソース電極１２およびドレイン電極１３と間に設けられる層である。コンタクト膜８には不純物が混入されている。コンタクト膜８として、微結晶シリコンや多結晶シリコンでもよい。活性半導体層７の膜厚は１０〜３００ｎｍの程度で３０〜２００ｎｍが好適で、コンタクト膜８の膜厚は１〜１００ｎｍの程度で５〜６０ｎｍが好適である。
【００３３】
本実施例では、プラズマＣＶＤ法を用いて、ゲート絶縁膜５に窒化シリコン膜を３５０ｎｍ程度、活性半導体層７として水素化アモルファスシリコン膜を１８０ｎｍ程度、コンタクト膜８としてリン（Ｐ）をドープした水素化アモルファスシリコン膜を２５ｎｍ程度形成した。
【００３４】
次に、図２（ｂ）に示すように、フォトリソグラフィ工程を施し、ドライエッチング法を用いて、活性半導体層７およびコンタクト膜８を含む半導体層９を島パターニングし、レジストを剥離する。半導体層９が電極近接層となる。
【００３５】
次に、オゾン水洗浄を行い、半導体層９へのＣｕ原子拡散を抑制する極薄酸化膜（図示せず）を半導体層９の表面に形成する。この時、極薄酸化膜（図示せず）はゲート絶縁膜５の表面でも同時に形成される。オゾン水の溶存オゾン濃度は、１〜１００ppmの程度で、３〜５０ppmが好適で、５〜３０ppmがさらに好適である。濃度が１ppmを下回ると半導体層９へのＣｕ原子の拡散が抑制できず、また、１００ppmを超えると酸化膜は半導体層９側で不必要に厚く形成されＣｕ合金中の添加元素と化合せずに半導体層９側の奥で残存し、電流経路に寄生抵抗をつくり、結果、移動度を急減させる。本実施例では、溶存オゾン濃度２０ppmのオゾン水を用いて、１分ほど洗浄を行い、半導体層９上に約１ｎｍほどの極薄シリコン酸化膜を形成した。ソース電極１２およびドレイン電極１３では、電流経路に酸化物膜１５が形成されるため、酸化物膜１５の膜厚を酸化物膜６の膜厚以下にしてもよい。この場合、ソース電極１２およびドレイン電極１３に適用するオゾン水の溶存オゾン濃度をゲート電極４に適用するオゾン水の溶存オゾン濃度以下にする。本実施例では、ソース電極１２およびドレイン電極１３に適用するオゾン水の溶存オゾン濃度とゲート電極４に適用するオゾン水の溶存オゾン濃度とを２０ppmでほぼ同じにしている。これにより、酸化物膜６および酸化物膜１５の要求性能を共に満足できる。
【００３６】
次に、スパッタ法により、Ｃｕ合金１０，純Ｃｕ１１からなる積層膜を、この順に成膜する。Ｃｕ合金１０の膜厚は１０〜１５０ｎｍの程度で２０ｎｍ〜５０ｎｍが好適で、純Ｃｕ１１の膜厚は１００〜１０００ｎｍの程度で、約２００〜５００ｎｍが好適である。Ｃｕ合金１０に添加されるＣｕ以外の元素としては、例えば、Ｍｎ，Ｍｇ，Ｃａ，Ｎｉ，Ｚｎ，Ｓｉ，Ａｌ，Ｂｅ，Ｇａ，Ｉｎ，Ｆｅ，Ｔｉ，Ｖ，Ｃｏ，Ｚｒ，Ｈｆ、などから１種類以上、添加量は０.５〜１０原子％が好ましい。本実施例では、Ｃｕ中にＭｎが４ａｔ％混入したＣｕ−Ｍｎ合金を５０ｎｍほど、Ｃｕ−Ｍｎ合金上に純Ｃｕを３００ｎｍほど成膜した。本実施例では、ゲート電極４とソース電極１２およびドレイン電極１３とが同じ材料で作製されているが、Ｃｕ合金の添加元素を変える等、違う材料としてもよい。ゲート電極４とソース電極１２およびドレイン電極１３とを同じ材料にすることで、製造コストを削減できる。
【００３７】
その後、フォトリソグラフィ工程を経て、ウェットエッチング法によりパターニングし、Ｃｕ合金１０および純Ｃｕ１１を含むソース電極１２，Ｃｕ合金１０および純Ｃｕ１１を含むドレイン電極１３を形成する。ゲート電極４にＣｕおよびＣｕ以外の元素が含まれている場合、ソース電極１２とドレイン電極１３はＣｕ合金１０および純Ｃｕ１１で形成されていても良いし、Ｍｏ／Ａｌ合金／Ｍｏなどで形成されていてもよい。
【００３８】
次いで、図２（ｃ）に示すように、ソース電極１２とドレイン電極１３形成に使用したフォトレジストをそのまま利用し、ドライエッチング法によりチャンネル上の極薄酸化膜（図示せず）とコンタクト膜８を除去し、レジストを剥離する。極薄酸化膜（図示せず）は数Å〜数ｎｍと非常に薄いためドライエッチングの妨げにはならない。
【００３９】
次に、図２（ｄ）に示すように、プラズマＣＶＤ法，スパッタリング法，塗布法により、例えば、酸化シリコン膜，窒化シリコン膜，酸窒化シリコン膜、またはこれらの積層膜から成る保護膜１４を成膜する。保護膜１４の膜厚は１００〜１０００ｎｍの程度で、２００〜５００ｎｍが好適である。このとき、保護膜１４の形成温度は２００℃以上となるため、ソース電極１２及びドレイン電極１３下層にあるＣｕ合金１０中のＣｕ原子と添加元素が界面に析出される。本実施例のように、保護膜１４の形成温度をゲート絶縁膜５の形成温度より小さくすることで、半導体層の劣化を抑制できる。界面に析出したＣｕ原子と添加元素は、コンタクト膜８上に事前に形成した極薄酸化膜（図示せず）と化合し、密着性及び拡散バリア性に優れなお且つ低電気抵抗な酸化物膜１５を自己形成する。酸化物膜１５は、半導体層９の構成材料，Ｃｕ合金１０の構成材料および酸素を含む。
【００４０】
この際、ゲート絶縁膜５直上の極薄酸化膜（図示せず）でも同様に密着性及び拡散バリア性に優れる酸化物膜１６を自己形成するため、ソース電極１２及びドレイン電極１３の膜剥がれは起きない。酸化物膜１６は、ゲート絶縁膜５の構成材料，Ｃｕ合金１０の構成材料および酸素を含む。本実施例では、保護膜１４に窒化シリコン膜を３００ｎｍほど形成した。これにフォトリソグラフィ工程を行い、外部装置と電気信号のやり取りを行うためのコンタクトホール（図示せず）を開口し、レジストを剥離する。このようにして、実施例１の表示装置向けボトムゲート型ＴＦＴを作製することができる。酸化物膜６が形成されている場合、酸化物膜１５および酸化物膜１６は必ずしも形成されている必要はない。
【００４１】
ここで、本実施例と、拡散バリア性と密着性の確保にＭｏを採用した従来技術のＴＦＴについて、電気特性値を比較評価した結果を述べる。評価したＴＦＴの素子サイズは、チャンネル幅（ゲート幅とも呼ぶ）Ｗは１００μｍ、チャンネル長（ゲート長とも呼ぶ）Ｌは１０μｍで、実際に表示装置に採用される素子サイズに近く、寄生抵抗が移動度の値を大きく左右する領域である。ソース・ドレイン電圧は１０Ｖで、移動度や閾値電圧は飽和領域より算出した。ゲート電極４にＭｏ／Ａｌ合金／Ｍｏ、ソース電極１２及びドレイン電極１３にＭｏ／Ａｌ合金／Ｍｏを採用し、本実施例の工程でオゾン水酸化処理を省略し、同様の工程を経て作製したＴＦＴの電気特性を評価すると、飽和移動度は０.６０cm2／Ｖｓほど、飽和閾値電圧は１〜３Ｖほど、Ｓ値は０.９〜１.１Ｖ／decほどであった。
【００４２】
ゲート電極４に純Ｃｕ／Ｃｕ−Ｍｎ合金，ソース電極１２及びドレイン電極１３に純Ｃｕ／Ｃｕ−Ｍｎ合金を採用した本実施例のＴＦＴの電気特性は、飽和移動度は０.５８cm2／Ｖｓほど、飽和閾値電圧は１.５Ｖほど、Ｓ値は０.９８Ｖ／decで、Ｍｏを採用した従来技術のＴＦＴとほぼ同等の性能であった。また、オフ電流の上昇も少なく、オフ特性は従来技術のＴＦＴと同等であった。これは、ゲート絶縁膜５や半導体層９へＣｕ原子の拡散が抑制されていること、ソース電極１２及びドレイン電極１３と半導体層９との界面に寄生抵抗としてはたらく酸化膜がないことを示唆する。
【００４３】
したがって、本実施例のＴＦＴによれば、熱工程を利用してＣｕ合金中の添加元素を界面に析出させ、密着性および拡散バリア性に優れた添加元素酸化物を自己形成させる技術に必要な酸化処理にはオゾン水酸化処理が有効であることが分かる。
【００４４】
本実施例では、ゲート電極４，ソース電極１２，ドレイン電極１３はＣｕ合金と純Ｃｕの積層から構成されるが、Ｃｕ合金の単層でも良い。その場合の添加元素として、低電気抵抗である理由から、例えば、Ｍｇ，Ｚｎが好ましい。また、Ｃｕ合金／純Ｃｕ／Ｃｕ合金の３層構造であっても良い。ＴＦＴ電気特性の改善を狙い、チャンネルエッチストッパ構造を採用しても構わない。
【００４５】
半導体層９から外に伸びたソース電極１２及びドレイン電極１３とゲート絶縁膜５との密着性をより強固にしたい場合は、ゲート絶縁膜５を形成した直後にオゾン水酸化処理を行いゲート絶縁膜５上に酸化膜を形成する手法が有効である。また、ソース電極１２及びドレイン電極１３と保護膜１４との界面からＣｕ原子が拡散し保護膜１４の密着性が脆弱になる場合は、保護膜１４を形成する前にオゾン水酸化処理を行っても良い。
【実施例２】
【００４６】
以下に、実施例２のＴＦＴの製造法について説明する。本実施例のＴＦＴはボトムゲート型で、半導体層を形成する前にソース電極及びドレイン電極が形成される構造を有する。なお、正確な膜厚を反映するとＴＦＴ構造に煩雑になるため図は模式的に示す。なお、本実施例と実施例１とで重複する説明は端的に述べる。
【００４７】
図３（ａ）〜図３（ｅ）は、各工程時のＴＦＴ断面図である。まず、基板１上に、Ｃｕ合金２をスパッタリング法により成膜する。ここで成膜するＣｕ合金２は、基板１との密着性発現の役割を担う。
【００４８】
次に、純Ｃｕ３を同様にスパッタリング法にて連続成膜する。これにフォトリソグラフィ工程を行った後、ウェットエッチング法を用いてパターニングし、レジストを剥離する。
【００４９】
次いで、オゾン水洗浄を行い、ゲート絶縁膜５を形成する際のＣｕ原子拡散を抑制する極薄酸化膜（図示せず）を純Ｃｕ３とＣｕ合金２の表面に形成する。ここで、図３（ａ）に示すようなゲート電極４が作製される。
【００５０】
次に、図３（ｂ）に示すように、プラズマＣＶＤ法，スパッタリング法，塗布法により、例えば、ゲート絶縁膜５として酸化シリコン膜，窒化シリコン膜，酸窒化シリコン膜、またはこれらの積層膜を成膜する。このとき、形成時の温度は２００〜５００℃の程度で、ゲート電極４下層のＣｕ合金２中の添加元素は界面に析出し、基板１との界面で密着性に優れた酸化物膜（図示せず）を自己形成する。また、ゲート絶縁膜５とゲート電極４の界面ではオゾン水酸化処理により形成した極薄酸化膜（図示せず）が拡散バリア層として機能し、Ｃｕ原子のゲート絶縁膜５中への拡散を抑制する。その後、ゲート絶縁膜５形成時の熱により極薄酸化膜（図示せず）はゲート絶縁膜５とゲート電極４の構成元素で酸化物膜６を自己形成する。
【００５１】
次に、オゾン水洗浄を行い、極薄酸化膜（図示せず）をゲート絶縁膜５の表面に形成する。オゾン水の溶存オゾン濃度は、１〜１００ppmの程度で、２０〜１００ppmが好適である。濃度が１ppmを下回るとゲート絶縁膜５へのＣｕ原子の拡散が抑制できず、また、１００ppmを超えると厚い酸化膜が形成され、コンタクトホールを形成する際に酸化膜を除去する工程が別途必要になるためである。また、処理時間は１０秒〜２０分の程度で、１〜５分が好適である。なお、このオゾン水酸化処理工程は下地のゲート絶縁膜５の表面に十分な酸素原子が含有されている場合は省略しても構わない。具体的には、ゲート絶縁膜５に２ａｔ％以上の酸素原子が含有されていることが望ましい。
【００５２】
次に、スパッタ法により、Ｃｕ合金１０，純Ｃｕ１１からなる積層膜を、この順に成膜する。その後、フォトリソグラフィ工程を経て、ウェットエッチング法によりパターニングし、図３（ｃ）に示すように、ソース電極１２，ドレイン電極１３を形成する。ソース電極１２，ドレイン電極１３のパターニングはリフトオフ法であってもよい。
【００５３】
次に、オゾン水洗浄を行い、半導体層へのＣｕ原子拡散を抑制する極薄酸化膜（図示せず）を純Ｃｕ１１とＣｕ合金１０の表面に形成する。このとき、ゲート絶縁膜５の表面もオゾン水に暴露され、極薄酸化膜（図示せず）が形成される。オゾン水の溶存オゾン濃度は、１〜１００ppmの程度で、３〜５０ppmが好適である。濃度が１ppmを下回ると半導体層へのＣｕ原子の拡散が抑制できず、また、１００ppmを超えると純Ｃｕ１１の電気抵抗値が著しく上昇するためである。また、処理時間は１０秒〜２０分の程度で、１〜５分が好適である。ソース電極１２，ドレイン電極１３をオゾン水で洗浄をすることにより、半導体層９への酸素原子の拡散を抑え、寄生抵抗を低減でき、オン電流を上昇できる。半導体層９をオゾン水で洗浄する場合に比べて、溶存オゾン濃度を高くできる。
【００５４】
次に、プラズマＣＶＤ法，スパッタリング法，塗布法などにより、例えば、コンタクト膜８としてリン（Ｐ）をドープした水素化アモルファスシリコン膜（ｎ＋ａ−Ｓｉ：Ｈ）を成膜する。その後、これにフォトリソグラフィ工程を施し、ドライエッチング法を用いてコンタクト膜８をパターニングし、レジストを剥離する。次いで、プラズマＣＶＤ法，スパッタリング法，塗布法により、例えば、活性半導体層７として水素化アモルファスシリコン膜（ａ−Ｓｉ：Ｈ）を成膜し、これにフォトリソグラフィ工程を施し、ドライエッチング法を用いて活性半導体層７を島パターニングし、レジストを剥離し、図３（ｄ）に示すように半導体層９を形成する。半導体層９が電極近接層となる。このとき、半導体層９の形成時の温度は２００〜４００℃の程度で、ソース電極１２及びドレイン電極１３下層のＣｕ合金１０中の添加元素は界面に析出し、極薄酸化膜（図示せず）と化合し、ゲート絶縁膜５との界面で密着性に優れた酸化物膜１６を自己形成する。活性半導体層７を介することなく、ソース電極１２，ドレイン電極１３とコンタクト膜８とが直に接しているため、活性半導体層７の膜厚抵抗が無く、寄生抵抗が低減し、オン電流を向上できる。
【００５５】
その後、半導体層９形成時の熱により極薄酸化膜（図示せず）は酸化物膜１５を自己形成する。酸化物膜１５は、拡散バリア層として機能し、Ｃｕ原子のコンタクト膜８中への拡散を抑制する。なお、電流はソース電極１２及びドレイン電極１３の下層にあるＣｕ合金１０がつくる酸化物膜１５とコンタクト膜８の間を横切る。したがって、Ｃｕ合金１０とコンタクト膜８の界面に形成される酸化物膜１５は、低電気抵抗となるようにオゾン水酸化処理の溶存オゾン濃度を調整すると良い。
【００５６】
次に、図３（ｅ）に示すように、プラズマＣＶＤ法，スパッタリング法，塗布法により、例えば、酸化シリコン膜，窒化シリコン膜，酸窒化シリコン膜、またはこれらの積層膜から成る保護膜１４を成膜する。これにフォトリソグラフィ工程を行い、外部装置と電気信号のやり取りを行うためのコンタクトホール（図示せず）を開口し、レジストを剥離する。このようにして、実施例２の表示装置向けボトムゲート型ＴＦＴを作製することができる。
【実施例３】
【００５７】
以下に、実施例３のＴＦＴの製造法について説明する。本実施例のＴＦＴはトップゲート型で、半導体層を形成する前にソース電極及びドレイン電極が形成される構造を有する。なお、正確な膜厚を反映するとＴＦＴ構造が煩雑になるため図は模式的に示す。また、本実施例と実施例１及び実施例２とで重複する説明は端的に述べる。
【００５８】
図４（ａ）〜図４（ｄ）は、各工程時のＴＦＴ断面図である。まず、無アルカリガラスなどの絶縁性材料からなる基板１上に、基板１との密着性を確保するためＣｕ合金１０をスパッタリング法により成膜する。次に、純Ｃｕ１１を同様にスパッタリング法にて連続成膜する。
【００５９】
その次に、例えば、Ｃｕ合金１０と同じ材料からなるＣｕ合金１７をスパッタリング法により連続成膜する。これにフォトリソグラフィ工程を行った後、ウェットエッチング法を用いてパターニングし、レジストを剥離する。
【００６０】
次いで、オゾン水洗浄を行い、半導体層を形成する際のＣｕ原子拡散を抑制する極薄酸化膜（図示せず）をＣｕ合金１７と純Ｃｕ１１とＣｕ合金１０の表面に形成する。オゾン水の溶存オゾン濃度は、１〜１００ppmの程度で、３〜５０ppmが好適である。ここで、図４（ａ）に示すようなソース電極１２，ドレイン電極１３が作製される。
【００６１】
次に、プラズマＣＶＤ法，スパッタリング法，塗布法により、コンタクト膜８として例えばリン（Ｐ）をドープした水素化アモルファスシリコン膜（ｎ＋ａ−Ｓｉ：Ｈ）を成膜する。その後、これにフォトリソグラフィ工程を施し、ドライエッチング法を用いてコンタクト膜８をパターニングし、レジストを剥離する。
【００６２】
次いで、プラズマＣＶＤ法，スパッタリング法，塗布法により、活性半導体層７として例えば水素化アモルファスシリコン膜（ａ−Ｓｉ：Ｈ）を成膜し、これにフォトリソグラフィ工程を施し、ドライエッチング法を用いて活性半導体層７を島パターニングし、レジストを剥離し、図４（ｂ）に示すように半導体層９を形成する。半導体層９が電極近接層となる。このとき、半導体層９の形成時の温度は２００〜４００℃の程度で、ソース電極１２及びドレイン電極１３下層のＣｕ合金１０中の添加元素は界面に析出し、基板１の界面で密着性に優れた酸化物膜（図示せず）を自己形成する。また、コンタクト膜８とソース電極１２及びドレイン電極１３の界面ではオゾン水酸化処理により形成した極薄酸化膜（図示せず）が拡散バリア層として機能し、Ｃｕ原子のコンタクト膜８中への拡散を抑制する。
【００６３】
その後、半導体層９形成時の熱により極薄酸化膜（図示せず）はコンタクト膜８とソース電極１２及びドレイン電極１３の構成元素で酸化物膜１５を自己形成する。なお、電流は、ソース電極１２及びドレイン電極１３の上層にあるＣｕ合金１７がつくる酸化物膜１５とコンタクト膜８の間を横切る。したがって、Ｃｕ合金１７とコンタクト膜８の界面に形成される酸化物膜１５は低電気抵抗となるようにオゾン水酸化処理の溶存オゾン濃度を調整すると良い。
【００６４】
次に、図４（ｃ）に示すように、プラズマＣＶＤ法，スパッタリング法，塗布法により、例えば、ゲート絶縁膜５として酸化シリコン膜，窒化シリコン膜，酸窒化シリコン膜、またはこれらの積層膜を成膜する。ゲート絶縁膜５が電極近接層となる。
【００６５】
次に、オゾン水洗浄を行い、極薄酸化膜（図示せず）をゲート絶縁膜５の表面に形成する。オゾン水の溶存オゾン濃度は、１〜１００ppmの程度で、２０〜１００ppmが好適である。なお、このオゾン水酸化処理工程は下地のゲート絶縁膜５の表面に十分な酸素原子が含有されている場合は省略しても構わない。
【００６６】
次に、スパッタ法により、Ｃｕ合金２，純Ｃｕ３からなる積層膜を、この順に成膜する。その後、フォトリソグラフィ工程を経て、ウェットエッチング法によりパターニングし、ゲート電極４を形成する。
【００６７】
次に、図４（ｄ）に示すように、プラズマＣＶＤ法，スパッタリング法，塗布法などにより、例えば、酸化シリコン膜，窒化シリコン膜，酸窒化シリコン膜、またはこれらの積層膜から成る保護膜１４を成膜する。このとき、保護膜１４の形成温度は２００℃以上となるため、ゲート電極４下層にあるＣｕ合金２中の添加元素が界面に析出される。界面に析出した添加元素は、ゲート絶縁膜５上に事前に形成した極薄酸化膜（図示せず）と化合し、密着性及び拡散バリア性に優れる酸化物膜１８を自己形成する。酸化物膜１８は、ゲート絶縁膜５の構成材料，Ｃｕ合金１０の構成材料および酸素を含む。これにフォトリソグラフィ工程を行い、外部装置と電気信号のやり取りを行うためのコンタクトホール（図示せず）を開口し、レジストを剥離する。このようにして、実施例３の表示装置向けトップゲート型ＴＦＴを作製することができる。本実施例ではゲート絶縁膜５へオゾン水洗浄を行うため、酸化物膜１８中の酸素原子はゲート電極４が存在する側よりゲート絶縁膜５が存在する側で多く、ゲート電極４へオゾン水洗浄を行う場合に比べて電気抵抗値の上昇を抑制できる。
【実施例４】
【００６８】
以下に、実施例４のＴＦＴの製造法について説明する。本実施例のＴＦＴは、実施例１と同様にボトムゲート型で、半導体層を形成した後にソース電極及びドレイン電極を形成する構造を有するが、半導体層に酸化物半導体を用いているのが主な特徴である。酸化物半導体はその界面や膜中で酸素の欠損が生じるとＴＦＴ特性が大きく劣化する。また、酸化物半導体とゲート絶縁膜の界面、および、酸化物半導体と保護膜やチャンネルエッチストッパ膜の界面に多量の水素が存在してもＴＦＴ特性に悪影響を及ぼす。これら問題の解決にもオゾン水酸化法は有効である。なお、正確な膜厚を反映するとＴＦＴ構造が煩雑になるため図は模式的に示す。また、本実施例と実施例１乃至３とで重複する説明は端的に述べる。
【００６９】
図５（ａ）〜図５（ｄ）は、各工程時のＴＦＴ断面図である。まず、無アルカリガラスなどの絶縁性材料からなる基板１上に、Ｃｕ合金２をスパッタリング法により成膜する。次に、純Ｃｕ３を同様にスパッタリング法にて連続成膜する。これにフォトリソグラフィ工程を行った後、ウェットエッチング法を用いてパターニングし、レジストを剥離する。
【００７０】
次いで、オゾン水洗浄を行い、ゲート絶縁膜５を形成する際のＣｕ原子拡散を抑制する極薄酸化膜（図示せず）を純Ｃｕ３とＣｕ合金２の表面に形成する。ここで、図５（ａ）に示すようなゲート電極４が作製される。
【００７１】
次に、プラズマＣＶＤ法，スパッタリング法，塗布法などにより、例えば、ゲート絶縁膜５として酸化シリコン膜，窒化シリコン膜，酸窒化シリコン膜，酸化アルミニウム膜，酸化タンタル膜またはこれらの積層膜を成膜する。ゲート絶縁膜５が電極近接層となる。膜厚は１０ｎｍ〜１０００ｎｍの程度で、５０〜４００ｎｍが好適である。このとき、形成時の温度は２００〜５００℃の程度で、ゲート電極４下層のＣｕ合金２中の添加元素は界面に析出し、基板１との界面で密着性に優れた酸化物膜（図示せず）を自己形成する。また、ゲート絶縁膜５とゲート電極４の界面ではオゾン水酸化処理により形成した極薄酸化膜（図示せず）が拡散バリア層として機能し、Ｃｕ原子のゲート絶縁膜５中への拡散を抑制する。その後、ゲート絶縁膜５形成時の熱により極薄酸化膜（図示せず）は酸化物膜６を自己形成する。
【００７２】
次に、オゾン水洗浄を行い、極薄酸化膜（図示せず）をゲート絶縁膜５の表面に形成する。オゾン水の溶存オゾン濃度は、１〜１００ppmの程度で、２０〜１００ppmが好適である。濃度が１ppmを下回るとゲート絶縁膜５へのＣｕ原子の拡散が抑制できず、また、１００ppmを超えると厚い酸化膜が形成され、コンタクトホールを形成する際に酸化膜を除去する工程が別途必要になるためである。また、処理時間は１０秒〜２０分の程度で、１〜５分が好適である。加えて、ゲート絶縁膜５中に多量の水素が存在する場合、後の熱を伴う工程でゲート絶縁膜５と酸化物半導体の界面へ水素が拡散し、その結果、閾値電圧のシフトが起こりＴＦＴ特性の信頼性に悪影響を及ぼすことがある。更に、後の熱を伴う工程で酸化物半導体中の酸素がゲート絶縁膜５へ拡散すると、酸素の欠陥が生じＴＦＴ特性が劣化することがある。ゲート絶縁膜５へオゾン水洗浄を行い表面に良質な極薄酸化膜を形成することで、ゲート絶縁膜５からの水素の拡散と酸化物半導体中からの酸素の拡散を抑制し、良好なＴＦＴ特性を確保することができる。なお、このオゾン水酸化処理工程は下地となるゲート絶縁膜５の表面に十分な酸素原子が含有されている場合は省略しても構わない。
【００７３】
次いで、プラズマＣＶＤ法，スパッタリング法，塗布法などにより、例えば、活性半導体層７として酸化物半導体を成膜する。活性半導体層７が電極近接層となる。金属化合物を酸化して形成される酸化物半導体は、ソース電極１２及びドレイン電極１３との寄生抵抗が小さく、意図的に不純物がドープされたコンタクト膜を形成しなくても十分なオン電流を確保できる。酸化物半導体は、例えば、酸化亜鉛，酸化インジウム，酸化ガリウム，酸化錫，酸化銅，酸化ジルコニウム，酸化チタン，酸化アルミニウム銅，酸化亜鉛錫，酸化亜鉛インジウム，酸化ガリウムインジウム，酸化亜鉛ガリウム錫，酸化インジウムマグネシウム，酸化亜鉛ガリウムインジウムなどがあり、Ｚｎ，Ｉｎ，Ｇａ，Ｓｎ，Ａｌ，Ｔｉ，Ｍｇ，Ｚｒ，Ｃｕから少なくとも１種以上の元素を含む酸化物より成る。酸化物半導体として、アモルファスでも多結晶でもよく、これらの積層膜でもよい。その中でもＴＦＴの電気特性の均一性に優れるＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体を用いるのが好ましい。活性半導体層７の膜厚は１〜３００ｎｍの程度で２０〜１００ｎｍが好適である。
【００７４】
次に、図５（ｂ）に示すように、フォトリソグラフィ工程を施し、ドライエッチング法またはウェットエッチング法を用いて活性半導体層７を島パターニングし、レジストを剥離する。島パターニングはリフトオフ法を用いても良い。その場合は、活性半導体層７の成膜前にフォトリソグラフィ工程を施すことになる。
【００７５】
次に、オゾン水洗浄を行い、極薄酸化膜（図示せず）を活性半導体層７の表面に形成する。この時、酸化物半導体から成る活性半導体層７へ極薄酸化膜（図示せず）を形成する意味は３つある。第１の意味は、実施例１乃至実施例３で述べたように、活性半導体層７へのＣｕ原子の拡散を抑制することである。第２の意味は、本実施例のようにＣｕ合金中の添加元素が活性半導体層７側から酸素を奪い酸化物膜６を自己形成する場合、酸化物半導体の表面の酸素原子含有量が薄膜トランジスタ基板上でバラつくと、それを反映してＴＦＴ電気特性値も大きくバラつくためである。フォトリソグラフィ工程で酸化物半導体の表面はダメージを受け酸素含有量にばらつきが生じるため、オゾン水処理により酸素原子を基板上で均一に付与するのである。第３の意味は、酸化物半導体中の酸素がＣｕ合金側へ拡散するのを防ぎ、ＴＦＴ特性の劣化を抑制するためである。オゾン水の溶存オゾン濃度は、１〜１００ppmの程度で、３〜５０ppmが好適である。濃度が１ppmを下回ると活性半導体層７へのＣｕ原子の拡散が抑制できず、また、１００ppmを超えると酸化膜は活性半導体層７側で不必要に厚く形成されＣｕ合金中の添加元素と化合せずに活性半導体層７側の奥で残存し、電流経路に寄生抵抗をつくり、結果、移動度を急減させる。
【００７６】
次に、スパッタ法により、Ｃｕ合金１０，純Ｃｕ１１からなる積層膜を、この順に成膜する。Ｃｕ合金１０の膜厚は１０〜１５０ｎｍの程度で２０ｎｍ〜５０ｎｍが好適で、純Ｃｕ１１の膜厚は１００〜１０００ｎｍの程度で、約２００〜５００ｎｍが好適である。
【００７７】
その後、図５（ｃ）に示すように、フォトリソグラフィ工程を経て、ウェットエッチング法によりパターニングし、ソース電極１２，ドレイン電極１３を形成する。このとき、活性半導体層７上に形成した極薄酸化膜（図示せず）はウェットエッチングで用いるエッチャントから活性半導体層７を保護する役割も担う。
【００７８】
次に、図５（ｄ）に示すように、プラズマＣＶＤ法，スパッタリング法，塗布法などにより、例えば、酸化シリコン膜，窒化シリコン膜，酸窒化シリコン膜、またはこれらの積層膜から成る保護膜１４を成膜する。保護膜１４の膜厚は１００〜１０００ｎｍの程度で、２００〜５００ｎｍが好適である。このとき、保護膜１４の形成温度は２００℃以上となるため、ソース電極１２及びドレイン電極１３下層にあるＣｕ合金１０中のＣｕ原子と添加元素が界面に析出される。界面に析出したＣｕ原子と添加元素は、活性半導体層７上に事前に形成した極薄酸化膜（図示せず）と化合し、密着性及び拡散バリア性に優れなお且つ低電気抵抗な酸化物膜１５を自己形成する。この際、ゲート絶縁膜５直上の極薄酸化膜（図示せず）でも密着性及び拡散バリア性に優れる酸化物膜１６を自己形成するため、ソース電極１２及びドレイン電極１３の膜剥がれは起きない。なお、保護膜１４が多量の水素を含む場合、水素が活性半導体層７へ拡散しＴＦＴ特性に悪影響を及ぼす。水素の拡散を抑制するため、保護膜１４の成膜前にオゾン水酸化処理を行い活性半導体層７の表面に極薄酸化膜を形成しても良い。このオゾン水酸化処理はソース電極１２およびドレイン電極１３のパターニングで生じた活性半導体層７の酸素欠損を補う効果もある。
【００７９】
これにフォトリソグラフィ工程を行い、外部装置と電気信号のやり取りを行うためのコンタクトホール（図示せず）を開口し、レジストを剥離する。このようにして、実施例４の表示装置向け酸化物半導体ＴＦＴを作製することができる。
【００８０】
また、ＴＦＴ電気特性を安定かつ均一にするため、酸化物半導体の形成後に熱処理を別途に加えてもよい。熱処理はソース電極１２及びドレイン電極１３の形成後に行うのが好ましい。ソース電極１２及びドレイン電極１３中の添加元素の拡散が促進され酸化物膜１５，酸化物膜１６が得やすくなるためである。
【実施例５】
【００８１】
以下に、実施例５のＴＦＴの製造法について説明する。本実施例のＴＦＴは、実施例２と同様にボトムゲート型で、半導体層を形成する前にソース電極及びドレイン電極を形成する構造を有するが、半導体層に酸化物半導体を用いているのが主な特徴である。なお、正確な膜厚を反映するとＴＦＴ構造が煩雑になるため図は模式的に示す。また、本実施例と実施例１乃至実施例４とで重複する説明は端的に述べる。
【００８２】
図６（ａ）〜図６（ｅ）は、各工程時のＴＦＴ断面図である。まず、基板１上に、Ｃｕ合金２をスパッタリング法により成膜する。次に、純Ｃｕ３を同様にスパッタリング法にて連続成膜する。これにフォトリソグラフィ工程を行った後、ウェットエッチング法を用いてパターニングし、レジストを剥離する。次いで、オゾン水洗浄を行い、ゲート絶縁膜を形成する際のＣｕ原子拡散を抑制する極薄酸化膜（図示せず）を純Ｃｕ３とＣｕ合金２の表面に形成する。ここで、図６（ａ）に示すようなゲート電極４が作製される。
【００８３】
次に、図６（ｂ）に示すように、プラズマＣＶＤ法，スパッタリング法，塗布法などにより、例えば、ゲート絶縁膜５として酸化シリコン膜，窒化シリコン膜，酸窒化シリコン膜，酸化アルミニウム膜，酸化タンタル膜またはこれらの積層膜を成膜する。ゲート絶縁膜５が電極近接層となる。膜厚は１０〜１０００ｎｍの程度で、５０〜４００ｎｍが好適である。このとき、形成時の温度は２００〜５００℃の程度で、ゲート電極４下層のＣｕ合金２中の添加元素は界面に析出し、基板１との界面で密着性に優れた酸化物膜（図示せず）を自己形成する。また、ゲート絶縁膜５とゲート電極４の界面ではオゾン水酸化処理により形成した極薄酸化膜（図示せず）が拡散バリア層として機能し、Ｃｕ原子のゲート絶縁膜５中への拡散を抑制する。その後、ゲート絶縁膜５形成時の熱により極薄酸化膜（図示せず）はゲート絶縁膜５とゲート電極４の構成元素で酸化物膜６を自己形成する。
【００８４】
次に、オゾン水洗浄を行い、極薄酸化膜（図示せず）をゲート絶縁膜５の表面に形成する。オゾン水の溶存オゾン濃度は、１〜１００ppmの程度で、２０〜１００ppmが好適である。なお、このオゾン水酸化処理工程は下地のゲート絶縁膜５の表面に十分な酸素原子が含有されている場合は省略しても構わない。
【００８５】
次に、スパッタ法により、Ｃｕ合金１０，純Ｃｕ１１からなる積層膜を、この順に成膜する。その後、フォトリソグラフィ工程を経て、ウェットエッチング法によりパターニングし、図６（ｃ）に示すように、ソース電極１２，ドレイン電極１３を形成する。
【００８６】
次に、オゾン水洗浄を行い、活性半導体層へのＣｕ原子拡散を抑制する極薄酸化膜（図示せず）を純Ｃｕ１１とＣｕ合金１０の表面に形成する。このとき、ゲート絶縁膜５の表面もオゾン水に暴露され、極薄酸化膜（図示せず）が形成される。オゾン水の溶存オゾン濃度は、１〜１００ppmの程度で、３〜５０ppmが好適である。
【００８７】
次に、プラズマＣＶＤ法，スパッタリング法，塗布法などにより、活性半導体層７として実施例４の酸化物半導体を成膜する。活性半導体層７が電極近接層となる。
【００８８】
次に、図６（ｄ）に示すように、フォトリソグラフィ工程を施し、ドライエッチング法またはウェットエッチング法を用いて活性半導体層７を島パターニングし、レジストを剥離する。島パターニングはリフトオフ法を用いても良い。その場合は、活性半導体層７の成膜前にフォトリソグラフィ工程を施すことになる。
【００８９】
次に、図６（ｅ）に示すように、プラズマＣＶＤ法，スパッタリング法，塗布法により、例えば、酸化シリコン膜，窒化シリコン膜，酸窒化シリコン膜、またはこれらの積層膜から成る保護膜１４を成膜する。このとき、保護膜１４の形成温度は２００℃以上となるため、ソース電極１２及びドレイン電極１３下層にあるＣｕ合金１０中のＣｕ原子と添加元素が活性半導体層７との界面に析出し、密着性及び拡散バリア性に優れなお且つ低電気抵抗な酸化物膜１５を自己形成する。この際、ゲート絶縁膜５直上の極薄酸化膜（図示せず）でも密着性及び拡散バリア性に優れる酸化物膜１６を自己形成するため、ソース電極１２及びドレイン電極１３の膜剥がれは起きない。これにフォトリソグラフィ工程を行い、外部装置と電気信号のやり取りを行うためのコンタクトホール（図示せず）を開口し、レジストを剥離する。このようにして、実施例５の表示装置向け酸化物半導体ＴＦＴを作製することができる。
【実施例６】
【００９０】
以下に、実施例６のＴＦＴの製造法について説明する。本実施例のＴＦＴは、実施例３と同様にトップゲート型で、半導体層を形成する前にソース電極及びドレイン電極を形成する構造を有するが、半導体層に酸化物半導体を用いているのが主な特徴である。なお、正確な膜厚を反映するとＴＦＴ構造が煩雑になるため図は模式的に示す。また、本実施例と実施例１乃至５とで重複する説明は端的に述べる。
【００９１】
図７（ａ）〜図７（ｄ）は、各工程時のＴＦＴ断面図である。まず、無アルカリガラスなどの絶縁性材料からなる基板１上に、Ｃｕ合金１０をスパッタリング法により成膜する。次に、純Ｃｕ１１を同様にスパッタリング法にて連続成膜する。その次に、例えば、Ｃｕ合金１０と同じ材料のＣｕ合金１７をスパッタリング法により連続成膜する。これにフォトリソグラフィ工程を行った後、ウェットエッチング法を用いてパターニングし、レジストを剥離する。次いで、オゾン水洗浄を行い、活性半導体層７を形成する際のＣｕ原子拡散を抑制する極薄酸化膜（図示せず）をＣｕ合金１７と純Ｃｕ１１とＣｕ合金１０の表面に形成する。オゾン水の溶存オゾン濃度は、１〜１００ppmの程度で、３〜５０ppmが好適である。ここで、図７（ａ）に示すようなソース電極１２，ドレイン電極１３が作製される。
【００９２】
次に、プラズマＣＶＤ法，スパッタリング法，塗布法などにより、活性半導体層７として実施例４の酸化物半導体を成膜する。
【００９３】
次に、図７（ｂ）に示すように、フォトリソグラフィ工程を施し、ドライエッチング法またはウェットエッチング法を用いて活性半導体層７を島パターニングし、レジストを剥離する。活性半導体層７が電極近接層となる。島パターニングはリフトオフ法を用いても良い。その場合は、活性半導体層７の成膜前にフォトリソグラフィ工程を施すことになる。
【００９４】
次に、図７（ｃ）に示すように、プラズマＣＶＤ法，スパッタリング法，塗布法により、ゲート絶縁膜５として例えば酸化シリコン膜，窒化シリコン膜，酸窒化シリコン膜，酸化アルミニウム膜，酸化タンタル膜またはこれらの積層膜を成膜する。ゲート絶縁膜５が電極近接層となる。このとき、ゲート絶縁膜５の形成時の２００〜５００℃程度で、ソース電極１２及びドレイン電極１３下層のＣｕ合金１０中の添加元素は界面に析出し、基板１の界面で密着性に優れた酸化物膜（図示せず）を自己形成する。また、活性半導体層７とソース電極１２及びドレイン電極１３の界面ではオゾン水酸化処理により形成した極薄酸化膜（図示せず）が拡散バリア層として機能し、Ｃｕ原子の活性半導体層７中への拡散を抑制する。その後ゲート絶縁膜５形成時の熱により極薄酸化膜（図示せず）は活性半導体層７とソース電極１２及びドレイン電極１３の構成元素で酸化物膜１５を自己形成する。なお、電流はソース電極１２及びドレイン電極１３の上層にあるＣｕ合金１７がつくる酸化物膜１５と活性半導体層７の間を横切る。したがって、Ｃｕ合金１７と活性半導体層７の界面に形成される酸化物膜１５は低電気抵抗となるようにオゾン水酸化処理の溶存オゾン濃度を調整すると良い。
【００９５】
次に、オゾン水洗浄を行い、極薄酸化膜（図示せず）をゲート絶縁膜５の表面に形成する。オゾン水の溶存オゾン濃度は、１〜１００ppmの程度で、２０〜１００ppmが好適である。なお、このオゾン水酸化処理工程は下地のゲート絶縁膜５の表面に十分な酸素原子が含有されている場合は省略しても構わない。
【００９６】
次に、スパッタ法により、Ｃｕ合金２，純Ｃｕ３からなる積層膜を、この順に成膜する。その後、フォトリソグラフィ工程を経て、ウェットエッチング法によりパターニングし、ゲート電極４を形成する。
【００９７】
次に、図７（ｄ）に示すように、プラズマＣＶＤ法，スパッタリング法，塗布法などにより、例えば、酸化シリコン膜，窒化シリコン膜，酸窒化シリコン膜、またはこれらの積層膜から成る保護膜１４を成膜する。このとき、保護膜１４の形成温度は２００℃以上となるため、ゲート電極４下層にあるＣｕ合金２中の添加元素が界面に析出される。界面に析出した添加元素は、ゲート絶縁膜５上に事前に形成した極薄酸化膜（図示せず）と化合し、密着性及び拡散バリア性に優れる酸化物膜１８を自己形成する。これにフォトリソグラフィ工程を行い、外部装置と電気信号のやり取りを行うためのコンタクトホール（図示せず）を開口し、レジストを剥離する。このようにして、実施例６の表示装置向け酸化物半導体ＴＦＴを作製することができる。
【実施例７】
【００９８】
以下に、実施例７のＴＦＴの製造法について説明する。本実施例のＴＦＴは、構造は実施例６のＴＦＴと同じトップゲート型であるが、半導体層を形成した後にソース電極及びドレイン電極が形成される。なお、正確な膜厚を反映するとＴＦＴ構造が煩雑になるため図は模式的に示す。また、本実施例と実施例１乃至６とで重複する説明は端的に述べる。
【００９９】
図８（ａ）〜図８（ｄ）は、各工程時のＴＦＴ断面図である。まず、無アルカリガラスなどの絶縁性材料からなる基板１上に、プラズマＣＶＤ法，スパッタリング法，塗布法などにより、活性半導体層７として実施例４の酸化物半導体を成膜する。
【０１００】
次に、フォトリソグラフィ工程を施し、ドライエッチング法またはウェットエッチング法を用いて活性半導体層７を島パターニングし、レジストを剥離する。活性半導体層７が電極近接層となる。島パターニングはリフトオフ法を用いても良い。その場合は、活性半導体層７の成膜前にフォトリソグラフィ工程を施すことになる。
【０１０１】
次に、オゾン水洗浄を行い、極薄酸化膜（図示せず）を活性半導体層７の表面に形成する。オゾン水の溶存オゾン濃度は、１〜１００ppmの程度で、３〜５０ppmが好適で、５〜３０ppmがさらに好適である。
【０１０２】
次に、スパッタ法により、Ｃｕ合金１０，純Ｃｕ１１からなる積層膜を、この順に成膜する。その後、フォトリソグラフィ工程を経て、ウェットエッチング法によりパターニングし、図８（ａ）に示すように、ソース電極１２及びドレイン電極１３を形成する。なお、ソース電極１２及びドレイン電極１３のパターニングはリフトオフ法を用いても良い。その場合は、Ｃｕ合金１０の成膜前にフォトリソグラフィ工程を施すことになる。
【０１０３】
次に、オゾン水洗浄を行い、ゲート絶縁膜を形成する際のＣｕ原子拡散を抑制する極薄酸化膜（図示せず）をＣｕ合金１０と純Ｃｕ１１とＣｕ合金１０の表面に形成する。
【０１０４】
次に、図８（ｂ）に示すように、プラズマＣＶＤ法，スパッタリング法，塗布法により、ゲート絶縁膜５として例えば酸化シリコン膜，窒化シリコン膜，酸窒化シリコン膜，酸化アルミニウム膜，酸化タンタル膜またはこれらの積層膜を成膜する。ゲート絶縁膜５が電極近接層となる。このとき、ゲート絶縁膜５の形成時の２００〜５００℃の程度で、ソース電極１２及びドレイン電極１３下層のＣｕ合金１０中の添加元素は界面に析出し、基板１の界面で密着性に優れた酸化物膜（図示せず）を自己形成する。また、活性半導体層７とソース電極１２及びドレイン電極１３の界面ではオゾン水酸化処理により形成した極薄酸化膜（図示せず）が拡散バリア層として機能し、Ｃｕ原子の活性半導体層７中への拡散を抑制する。その後ゲート絶縁膜５形成時の熱により極薄酸化膜（図示せず）は活性半導体層７とソース電極１２及びドレイン電極１３の構成元素で酸化物膜１５を自己形成する。なお、電流はソース電極１２及びドレイン電極１３の下層にあるＣｕ合金１０がつくる酸化物膜１５と活性半導体層７の間を横切る。したがって、酸化物膜１５は低電気抵抗となるようにオゾン水酸化処理の溶存オゾン濃度を調整すると良い。
【０１０５】
次に、オゾン水洗浄を行い、極薄酸化膜（図示せず）をゲート絶縁膜５の表面に形成する。なお、このオゾン水酸化処理工程は下地のゲート絶縁膜５の表面に十分な酸素原子が含有されている場合は省略しても構わない。
【０１０６】
次に、スパッタ法により、Ｃｕ合金２，純Ｃｕ３からなる積層膜を、この順に成膜する。その後、フォトリソグラフィ工程を経て、ウェットエッチング法によりパターニングし、図８（ｃ）に示すように、ゲート電極４を形成する。
【０１０７】
次に、図８（ｄ）に示すように、プラズマＣＶＤ法，スパッタリング法，塗布法などにより、例えば、酸化シリコン膜，窒化シリコン膜，酸窒化シリコン膜、またはこれらの積層膜から成る保護膜１４を成膜する。このとき、保護膜１４の形成温度は２００℃以上となるため、ゲート電極４下層にあるＣｕ合金２中の添加元素が界面に析出される。界面に析出した添加元素は、ゲート絶縁膜５上に事前に形成した極薄酸化膜（図示せず）と化合し、密着性及び拡散バリア性に優れる酸化物膜１８を自己形成する。これにフォトリソグラフィ工程を行い、外部装置と電気信号のやり取りを行うためのコンタクトホール（図示せず）を開口し、レジストを剥離する。このようにして、実施例７の表示装置向け酸化物半導体ＴＦＴを作製することができる。
【実施例８】
【０１０８】
図９および図１０は、実施例８の内容を図示するものであり、液晶表示装置を例にとり、実施例１乃至７のＴＦＴを表示装置へ用いる方法を説明するものである。なお、煩雑さを避けるためＴＦＴの詳細な構造の図示は省略する。
【０１０９】
図９は、実施例８のアクティブマトリクス型液晶表示装置のＴＦＴ基板１０１の画素構成例を図示したものである。図９に示したように、ＴＦＴ基板１０１上に走査線１０２と、これとは垂直に交差する方向に信号線１０３が配置されている。走査線１０２と信号線１０３の交差するポイントにはＴＦＴ１０４が置かれ、ＴＦＴ１０４の配線の一部が画素電極１０５へ接続される。また、画素電極１０５及び走査線１０２の一部を用いてストレージキャパシタ１０６が設けられている。なお、走査線１０２を形成する工程で実施例１乃至７のＴＦＴのゲート電極４（図示せず）が、信号線１０３を形成する工程で実施例１乃至７のＴＦＴのソース電極１２（図示せず）及びドレイン電極１３（図示せず）が形成される。
【０１１０】
図１０は、実施例８のアクティブマトリクス型液晶表示装置の構成例を示す断面図である。図１０に示すように、液晶表示装置は、光源１１１，偏光板１１２，ＴＦＴ基板１０１，ＴＦＴ１０４，絶縁膜１１３，画素電極１０５，配向膜１１４，液晶層１１５，スペーサ１１６，共通電極１１７，カラーフィルタ１１８，ブラックマトリクス１１９，カラーフィルタ基板１２０，偏光フィルム１２１を有している。
【０１１１】
ここで、液晶表示装置の表示制御方法について簡単に述べる。光源１１１から放たれた光は偏光板１１２により特定の偏光成分のみが通過し、液晶層１１５へ向かう。液晶層１１５は画素電極１０５と共通電極１１７に供給される電圧に応じて、偏光フィルム１２１を通過する光透過率を調整することで画素の階調を制御する。
【０１１２】
次に、液晶層１１５の制御方法について、図９を用いて簡単に述べる。まず、走査線１０２からＴＦＴ１０４にゲート信号が印加されるとＴＦＴ１０４はオン状態になり、信号線１０３に加えられている信号電圧がＴＦＴ１０４を経由し画素電極１０５とストレージキャパシタ１０６に印加される。これにより、液晶層１１５に所望の電圧が印加され、液晶分子が動作し光透過率を制御する。このとき、ストレージキャパシタ１０６は、電圧信号を保持する役割をもつ。すなわち、ＴＦＴ１０４がオフになっても次の信号が印加されるまで、液晶層１１５に供給されている電圧レベルを一定に調整する。
【０１１３】
本発明のＴＦＴによれば、配線の電気抵抗値とＴＦＴの電気特性値の均一性を損なわずにＣｕ配線適用を実現することが可能になる。
【０１１４】
本発明のＴＦＴによれば、配線の電気抵抗値とＴＦＴの電気特性値の均一性を損なわずにＣｕ配線適用を実現することが可能になる。本発明のＴＦＴを実施例８の液晶表示装置に用いることにより、さらなる大型化と画質向上、そして製造コスト低減を図ることができる。
【０１１５】
なお、本実施例では本発明のＴＦＴを液晶表示装置に適用する例を示したが、本発明のＴＦＴは有機ＥＬ表示装置，電子ペーパーにも適用可能である。
【符号の説明】
【０１１６】
１  基板
２，１０，１７  Ｃｕ合金  
３，１１  純Ｃｕ
４  ゲート電極
５  ゲート絶縁膜
６，１５，１６，１８  酸化物膜
７  活性半導体層
８  コンタクト膜
９  半導体層
１２  ソース電極
１３  ドレイン電極
１４  保護膜
１０１  ＴＦＴ基板
１０２  走査線
１０３  信号線
１０４  ＴＦＴ
１０５  画素電極
１０６  ストレージキャパシタ
１１１  光源
１１２  偏光板
１１３  絶縁膜
１１４  配向膜
１１５  液晶層
１１６  スペーサ
１１７  共通電極
１１８  カラーフィルタ
１１９  ブラックマトリクス
１２０  カラーフィルタ基板
１２１  偏光フィルム
【図１】
2012222171.tif 000003
【図２（ａ）】
2012222171.tif 000004
【図２（ｂ）】
2012222171.tif 000005
【図２（ｃ）】
2012222171.tif 000006
【図２（ｄ）】
2012222171.tif 000007
【図３（ａ）】
2012222171.tif 000008
【図３（ｂ）】
2012222171.tif 000009
【図３（ｃ）】
2012222171.tif 000010
【図３（ｄ）】
2012222171.tif 000011
【図３（ｅ）】
2012222171.tif 000012
【図４（ａ）】
2012222171.tif 000013
【図４（ｂ）】
2012222171.tif 000014
【図４（ｃ）】
2012222171.tif 000015
【図４（ｄ）】
2012222171.tif 000016
【図５（ａ）】
2012222171.tif 000017
【図５（ｂ）】
2012222171.tif 000018
【図５（ｃ）】
2012222171.tif 000019
【図５（ｄ）】
2012222171.tif 000020
【図６（ａ）】
2012222171.tif 000021
【図６（ｂ）】
2012222171.tif 000022
【図６（ｃ）】
2012222171.tif 000023
【図６（ｄ）】
2012222171.tif 000024
【図６（ｅ）】
2012222171.tif 000025
【図７（ａ）】
2012222171.tif 000026
【図７（ｂ）】
2012222171.tif 000027
【図７（ｃ）】
2012222171.tif 000028
【図７（ｄ）】
2012222171.tif 000029
【図８（ａ）】
2012222171.tif 000030
【図８（ｂ）】
2012222171.tif 000031
【図８（ｃ）】
2012222171.tif 000032
【図８（ｄ）】
2012222171.tif 000033
【図９】
2012222171.tif 000034
【図１０】
2012222171.tif 000035