(57)【要約】【課題】  実装面積を小さくできる表面実装用の端子付き基板を提供すること【解決手段】  端子付き基板１は、基板本体２と、その基板本体の前面２ａに接続される複数のリードピン端子５と、を備える。複数のピン端子は、その下端５ｂが基板本体の下端２ｂよりも外側に突出されると共に、基板本体の前側と後側に折り曲げられ、その折り曲げられた部位は、基板本体の基板面に対して直交する同一平面上に位置する。よって、下端２ｂを表面実装用パッド１１の上に位置決めした状態で、当該基板を実装基板１０の上に自立させることができる。【選択図】  図２
2012124260.tif 000002
【特許請求の範囲】
【請求項１】
表面実装用部品を構成する端子付き基板であって、
基板本体と、
その基板本体の一方の面に接続される複数のピン端子と、を備え、
その複数のピン端子は、その先端が前記基板本体の一辺よりも外側に突出されると共に、異なる方向に折り曲げられ、その折り曲げられた前記先端が、前記基板本体の基板面に対して交差する同一平面上に位置するように構成されることを特徴とする端子付き基板。
【請求項２】
前記複数のピン端子は、一列に配列されていることを特徴とする請求項１に記載の端子付き基板。
【請求項３】
前記複数のピン端子のうちの一部のピン端子の前記先端は、前記基板本体の一方の面の手前側に折り曲げられ、残りのピン端子の前記先端は、前記一方の面の後側に折り曲げられることを特徴とする請求項１または２に記載の端子付き基板。
【請求項４】
基板本体の一方の面に接続される複数のピン端子の、前記基板本体の外側に突出する先端が直線状に延びた差し込みタイプの端子付き基板の当該ピン端子の先端を折り曲げることで構成される請求項１〜３のいずれかに記載の端子付き基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表面実装に用いられる端子付き基板に関するものである。
【背景技術】
【０００２】
電子部品の回路基板への搭載，接続は表面実装と呼ばれる技術によることが多い。これはチップ形状の電子部品（ＳＭＤ：Ｓｕｒｆａｃｅ Ｍｏｕｎｔｉｎｇ Ｄｅｖｉｃｅ ）を、マザーボード等の表面実装基板の表面に設けた配線パターン（端子パッド等）に半田付けすることにより固定，接続し、高密度実装を実現している。この種の電子部品は、特許文献１等に開示されるように電子部品が内装される矩形状ケース本体の一対の両側面からそれぞれ外側に向けて突出するリード端子を備えた構成を採る。そして、係る電子部品を表面実装するには、そのリード端子を実装対象の回路基板上の端子パッド等に位置合わせして設置し、半田により接続固定する。
【０００３】
また、特許文献２等に示すように、樹脂で封止する前の裸の半導体ＩＣチップであるベアチップをそのまま表面実装基板に実装するものもあり、係るベアチップの表面実装基板に対応する裏面に、その表面実装基板上の電極パッド等に接合される複数の部分電極を形成する構成を採る。係る構成の電子部品（ベアチップ）を表面実装するには、ベアチップの裏面に形成した部分電極を表面実装基板上の端子パッド等に位置合わせして設置し、半田により接続固定する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−１０５８５号公報
【特許文献２】特開２００８−９１８３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記のいずれのタイプも、矩形状（扁平な板状）の本体を、表面実装基板（マザーボード等）と平行に実装するため、実装面積が大きくなる。すなわち、特許文献１の構成では、矩形状のケース本体を回路基板と平行に置くとともに、そのケース本体の両側面にそれぞれ形成されたリード端子は、ケース本体の底面の幅分だけ離れて配置される。よって、係る平置き状態のケース本体の底面の面積以上の実装面積が必要となる。また、特許文献２などのように、扁平形状の本体の裏面に接続用の部分電極を設けた場合、ベアチップの平面積が実装面積となる。
【課題を解決するための手段】
【０００６】
上記の課題を解決するため、本発明の端子付き基板は、（１）表面実装用部品を構成する端子付き基板であって、基板本体（電子回路を構成する部品等が実装されている）と、その基板本体の一方の面に接続される複数のピン端子と、を備え、その複数のピン端子は、その先端が前記基板本体の一辺よりも外側に突出されると共に、異なる方向に折り曲げられ、その折り曲げられた前記先端が、前記基板本体に対して交差（好ましくは直交）する同一平面上に位置するように構成した。
【０００７】
異なる方向に折り曲げられたピン端子の先端が、基板本体と直交する同一平面内に位置するため、係る複数のピン端子の先端を表面実装基板の上に置くことで、基板本体は表面実装基板上で自立する。よって表面実装処理が可能となり、しかも、基板本体は、表面実装基板上に起立しているので、実装面積を小さくすることができる。ピン端子の先端の折り曲げ角度を９０度にすることで、ピン端子の形状はＬ字状になり、基板本体を安定して起立させることとができる。折り曲げ方向は、隣接するピン端子ごとに互い違いに異ならせても良いし、実施形態のように両外側とそれに挟まれる内側で異ならせても良く、各種の構成をとれる。
【０００８】
（２）前記複数のピン端子は、一列に配列されるようにできる。（３）前記複数のピン端子のうちの一部のピン端子の前記先端は、前記基板本体の一方の面の手前側に折り曲げられ、残りのピン端子の前記先端は、前記一方の面の後側に折り曲げられるようにすると良い。このようにすると、基板本体をより安定して保持できる。
【０００９】
（４）基板本体の一方の面に接続される複数のピン端子の、前記基板本体の外側に突出する先端が直線状に延びた差し込みタイプの端子付き基板の当該ピン端子の先端を折り曲げることで構成することができる。これにより、挿入実装技術（ＩＭＴ：Ｉｎｓｅｒｔｉｏｎ  Ｍｏｕｎｔｉｎｇ  Ｔｅｃｈｎｏｌｏｇｙ）に用いられる端子付き基板と、表面実装技術（ＳＭＴ：Ｓｕｒｆａｃｅ  Ｍｏｕｎｔｉｎｇ  Ｔｅｃｈｎｏｌｏｇｙ）に用いられる端子付き基板とを兼用して使用することができる。
【発明の効果】
【００１０】
本発明では、表面実装用の端子付き基板を、表面実装基板上に起立させた状態でリフロー処理による実装ができるので、実装面積を小さくすることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明に係る端子付き基板の好適な一実施形態を示す図であり、（ａ）は正面図、（ｂ）は側面図、（ｃ）は底面図である。
【図２】使用状態を説明する図である。
【図３】使用状態を説明する図である。
【図４】ＳＭＩ実装用の端子付き基板の一例を示す図である。
【図５】そのＳＭＩ実装用の端子付き基板を用いて本実施形態の表面実装に対応する端子付き基板にする工程を説明する図である。
【図６】ＳＭＩ実装用の端子付き基板の使用状態を説明する図である。
【図７】ＳＭＩ実装用の端子付き基板の使用状態を説明する図である。
【発明を実施するための形態】
【００１２】
図１は、本発明に係る端子付き基板１の好適な一実施形態を示している。本実施形態の端子付き基板１は、表面実装用のＤＣ−ＤＣコンバータその他の表面実装用部品であり、マザーボードに装着するサブ基板とも称する。この端子付き基板１は、矩形状の基板本体２の表裏両面に、所定の導体パターンを形成すると共に適宜位置に電子回路を構成するための素子・部品を実装し、その外周囲をカバーケース３で覆っている。なお、カバーケース３は無くても良い。また、必要に応じて、それらの素子・部品を樹脂モールドする構成を採ることもできる。
【００１３】
また基板本体２の一方の面（便宜上「前面２ａ」と称する）の下端２ｂ近傍には、樹脂製の端子台４が、接着剤などにより固定されて取り付けられる。この端子台４は、基板２との接触面側に、上下に延びる５本の凹溝４ａが平行に形成されており、その凹溝４ａ内を貫通するようにリードピン端子５が配置される。
【００１４】
このリードピン端子５は、その上端５ａは端子台４より上方、つまり、基板本体２側に突出し、下端５ｂは端子台４の下方つまり、基板本体２の下端縁よりも外側に突出している。各リードピン端子５の上端５ａは、基板本体２の前面２ａに形成された端子パッド２ｃに接続され電気的に導通されている。また、５本のリードピン端子５は、基板本体２の前面２ａに沿うように配置されるため、同一平面上に位置する。つまり、５本のリードピン端子５（上端５ａ）は、一列に配置される。
【００１５】
そして、リードピン端子５の下端５ｂは、基板本体２と垂直方向に折り曲げられており、Ｌ字状に形成されている。より具体的には、外側の２本のリードピン端子５の下端５ｂが基板本体２の手前側に折り曲げられ、その間に配置された３本のリードピン端子５の下端５ｂが基板本体２の奥側に折り曲げられる。さらに、５本のリードピン端子５の下端５ｂは、基板本体２と直交する同一平面内に位置される。よって、５本のリードピン端子５の折れ曲がった下端５ｂが基板本体２を中心に前後方向に延びるように配置されるので、係る下端５ｂが脚部となり基板本体２は自立可能となる。
【００１６】
本実施形態の端子付き基板１は、上述したように自立可能であるため、以下に示すように表面実装基板に対して実装することができる。すなわち、図２に示すように、表面実装基板１０の表面所定位置に形成された表面実装用パッド１１に、端子付き基板１のリードピン端子５の下端５ｂが重なるように位置合わせをしつつ当該端子付き基板１をマザーボード等の表面実装基板１０上に置く。
【００１７】
すると、図３に示すように端子付き基板（サブ基板）１は、表面実装基板（マザーボード）１０上に自立し、ピン端子５の下端５ｂが、半田ペースト等を塗布した表面実装用パッド１１の上に置かれた状態を保持する。よって、その後、端子付き基板１その他の実装用部品を適宜の位置に実装した表面実装基板１０をリフロー炉に通すことで、リフロー実装が行える。なお、リフロー時にピン端子５（下端５ｂ）と表面実装基板１０（表面実装用パッド１１）が分離しないように、接着剤で両者を固定するようにすると良い。
【００１８】
本実施形態によれば、表面実装用部品である端子付き基板１を表面実装基板１０に対して起立した状態で垂直に実装することができるので、その専有面積（実装面積）を小さくすることができる。
【００１９】
ところで、上記の構成からなる端子付き基板１は、例えば、Ｌ字状のリードピン端子５を用意し、端子台４の下方から凹溝４ａ内に挿入して固定することで実現できる。また、本発明はこれに限ることなく、例えば図４に示すように、直線状のリードピン端子５′を、基板本体２の前面２ａの下端２ｂに設けた端子台４の凹溝４ａ内に装着して形成される端子付き基板１′を用意する。この端子付き基板１′も、基板本体２の表裏両面に、所定の導体パターンを形成すると共に適宜位置に電子回路を構成するための素子・部品を実装し、その外周囲をカバーケース３で覆っている。
【００２０】
この端子付き基板１′は、リードピン端子５′の下端５′ｂが、端子台４（基板本体２の下端縁）の下方から外に真っ直ぐに延びるように配置される。よって、この状態では、各リードピン端子５′の下端５′ｂは、基板本体２と平行な平面内に配置され、一列に並んでいる。そして、この下端５′ｂを、基板本体２の手前側或いは後側に９０度折り曲げる（図５（ａ）→（ｂ）参照）ことで、図１に示すような本実施形態の表面実装用部品としての端子付き基板１が形成できる。
【００２１】
また、この図４に示す端子付き基板１′のようにリードピン端子５′の下端５′ｂが、基板本体２と平行に真っ直ぐに延びた構成は、リードピン端子を用いた差し込みタイプの実装用部品（ＩＭＤ：Ｉｎｓｅｒｔ Ｍｏｕｎｔｉｎｇ Ｄｅｖｉｃｅ）を構成する。すなわち、図６に示すように、ＴＨタイプ（フロー実装タイプ）の実装基板１２の所定位置に形成された貫通孔１４に、端子付き基板１′のリードピン端子５′の下端５′ｂを位置合わせをしつつ挿入する。
【００２２】
すると、図７に示すように端子付き基板１′は、マザーボード等の実装基板１２上に対して垂直に配置される。貫通孔１４はスルーホールとなり、その貫通孔１４内に半田ペースト等を充填し、実装基板１２に対してフロー実装を行うことができる。
【００２３】
この図７と図３とを比較するとわかるように、本実施形態によれば、表面実装用部品である端子付き基板１を表面実装基板１０に対して起立した状態で垂直に実装することができ、これは、フロー実装タイプの端子付き基板１′と同等の実装面積になる。そして、このようにフロー実装タイプと同等の実装面積でリフロー実装に対応出来るため、小型化が進むシステムへの利用可能範囲が広くなる。
【００２４】
また、このように、リードピン端子５′が直線状のＩＭＤ用の端子付き基板１′と、本発明の表面実装用の端子付き基板１を兼用することができるので、大量生産によるコストの低下を図ることができる。しかも、係る端子付き基板１′を用意し保管しておき、表面実装する場合に、係る端子付き基板１′を取り出すと共に、そのリードピン端子５′の下端５′ｂを適宜の方向に折り曲げることで端子付き基板１を製造できるので、部品管理コストが低減できる。
【符号の説明】
【００２５】
１  端子付き基板
２  基板本体
３  カバーケース
４  端子台
５  リードピン端子
５ａ  上端
５ｂ  下端
１０  表面実装基板
１１  表面実装用パッド
【図１】
2012124260.tif 000003
【図２】
2012124260.tif 000004
【図３】
2012124260.tif 000005
【図４】
2012124260.tif 000006
【図５】
2012124260.tif 000007
【図６】
2012124260.tif 000008
【図７】
2012124260.tif 000009