(57)【要約】【課題】システムバスに接続された複数のプリント基板の試験を確実に行なうことを目的とする。【解決手段】バウンダリスキャンテストソフトウェアを搭載しているコンピュータと、コンピュータの指示に基づいてＪＴＡＧ信号を生成するＪＴＡＧコントローラと、ボードＩＤ判定とＩ／Ｏ制御を行なう第１の制御回路と、第１の制御回路によって制御される第１のＩ／Ｏバッファと、第１の制御回路に接続された第１のコネクタと、ボードＩＤ判定とＩ／Ｏ制御を行なう第２の制御回路と、第２の制御回路によって制御される第２のＩ／Ｏバッファと、第２の制御回路に接続された第２のコネクタと、ＪＴＡＧバスと、システムバスと、システムバスを流れる信号をスキャンするシステムバススキャン回路と、を備えているプリント基板試験装置。システムバスとＪＴＡＧバスとシステムバススキャン回路はバックプレーンに実装されている。【選択図】        図１
2012211889.tif 000002
【特許請求の範囲】
【請求項１】
バウンダリスキャンテストソフトウェアを搭載しているコンピュータと、
前記コンピュータの指示に基づいてＪＴＡＧ信号を生成するＪＴＡＧコントローラと、
前記ＪＴＡＧ信号に基づいてボードＩＤ判定とＩ／Ｏ制御を行なう第１の制御回路と、
前記第１の制御回路によって制御される第１のＩ／Ｏバッファと、
前記第１の制御回路に接続された第１のコネクタと、
前記ＪＴＡＧ信号に基づいてボードＩＤ判定とＩ／Ｏ制御を行なう第２の制御回路と、
前記第２の制御回路によって制御される第２のＩ／Ｏバッファと、
第２の制御回路に接続された第２のコネクタと、
前記第１の制御回路と前記第２の制御回路と前記ＪＴＡＧコントローラを接続するＪＴＡＧバスと、
前記第１のＩ／Ｏバッファと前記第２のＩ／Ｏバッファを接続するシステムバスと、
前記システムバスを流れる信号をスキャンするシステムバススキャン回路と、を備えていて、
前記システムバスと前記ＪＴＡＧバスと前記システムバススキャン回路はバックプレーンに実装されていることを特徴とするプリント基板試験装置。
【請求項２】
第１の制御回路と第１のＩ／Ｏバッファが第１の中継ボードに実装され、第２の制御回路と第２のＩ／Ｏバッファが第２の中継ボードに実装されていることを特徴とする請求項１に記載のプリント基板試験装置。
【請求項３】
第１の制御回路と第１のＩ／Ｏバッファと第２の制御回路と第２のＩ／Ｏバッファがバックプレーンに実装されていることを特徴とする請求項１に記載のプリント基板試験装置。
【請求項４】
バウンダリスキャンテストソフトウェアは、
第１のコネクタに接続される第１のプリント基板の設計情報と第２のコネクタに接続される第２のプリント基板の設計情報から、前記第１のプリント基板に対応する第１のボードＩＤを含む第１のテストパターンデータと、前記第２のプリント基板に対応する第２のボードＩＤを含む第２のテストパターンデータを生成することを特徴とする請求項１に記載のプリント基板試験装置。
【請求項５】
バウンダリスキャンテストソフトウェアは、
第１のボードＩＤをイネーブルにする処理と第２のボードＩＤをディセーブルにする処理を施して、第１のテストパターンデータと第２のテストパターンデータから、第１のプリント基板の単独接続試験に用いるボード協調テストデータを生成することを特徴とする請求項４に記載のプリント基板試験装置。
【請求項６】
バウンダリスキャンテストソフトウェアは、
第１のボードＩＤをディセーブルにする処理と第２のボードＩＤをイネーブルにする処理を施して、第１のテストパターンデータと第２のテストパターンデータから、第２のプリント基板の単独接続試験に用いるボード協調テストデータを生成することを特徴とする請求項４に記載のプリント基板試験装置。
【請求項７】
バウンダリスキャンテストソフトウェアは、
第１のボードＩＤをイネーブルにする処理と、第１のテストパターンデータをラッチする処理と、第２のボードＩＤをイネーブルにする処理を施して、第１のテストパターンデータと第２のテストパターンデータから、第１のプリント基板と第２のプリント基板の相互接続試験に用いるボード協調テストデータを生成することを特徴とする請求項４に記載の
プリント基板試験装置。
【請求項８】
バウンダリスキャンテストソフトウェアは、
第１のボードＩＤをイネーブルにする処理と、第１のテストパターンデータのスキャンを停止する処理と、第２のボードＩＤをイネーブルにする処理を施して、第１のテストパターンデータと第２のテストパターンデータから、第１のプリント基板と第２のプリント基板の相互接続試験に用いるボード協調テストデータを生成することを特徴とする請求項４に記載のプリント基板試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント基板試験装置に関わり、特にバックプレーンでシステムバスと接続される複数のプリント基板を解析する試験装置に関する。
【背景技術】
【０００２】
バックプレーン（Backplane）は、回路基板（プリント基板）の一種であり、バスが形
成されていて、コンピュータシステムを構成するバックボーンとして機能する。バックプレーンのコネクタに複数のプリント基板を挿入すると、プリント基板はシステムバスを通じて相互接続する。
【０００３】
システムバスのバックプレーンにより相互接続されるプリント基板の試験においては、直接バックプレーンに接続することによって、プリント基板上の各デバイス本来の機能によるファンクションテストにより動作確認することが行われてきた。一方、近年高密度実装のプリント基板においてはプローブピンをたてることが困難なため、少ないピン数で基板の実装試験を行うことが可能なバウンダリスキャンテスト（ＢＳＴ：Boundary Scan Test）が導入されつつある。
【０００４】
バウンダリスキャンテストは、チップ内部の回路を数珠繋ぎにし、内部状態を順番に読み出す検査方法である。検査の仕組みを規格化したのがＪＴＡＧ（Joint Test Action Group）であり、１９９０年にＩＥＥＥ １１４９．１として標準化されている。
【０００５】
システムバスに接続されたプリント基板に対し、バウンダリスキャンの機能を利用して、プリント基板ごとのバウンダリスキャンテストを行なう試験装置が提案されている。例えば特許文献１および特許文献２を参照のこと。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１１−０８３９４６（段落番号０００７、図２）
【特許文献２】特開平７−２６０８８３（段落番号００４５、図１）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
先行技術は、プリント基板ごとにバウンダリスキャンテストを行なう方法を開示する。実動作環境に近い複数のプリント基板がシステムラックに挿入されシステムバスによって相互接続された状態では、各プリント基板どうしの信号衝突により正常な試験ができない場合が存在する。またバックプレーンを介したシステムバスの接続性試験については考慮されていない。
【０００８】
本発明は、上記のような課題を解決するため考え出されたものであり、システムバスに接続された複数のプリント基板の試験を確実に行なうことを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係るプリント基板試験装置は、バウンダリスキャンテストソフトウェアを搭載しているコンピュータと、コンピュータの指示に基づいてＪＴＡＧ信号を生成するＪＴＡＧコントローラと、ＪＴＡＧ信号に基づいてボードＩＤ判定とＩ／Ｏ制御を行なう第１の制御回路と、第１の制御回路によって制御される第１のＩ／Ｏバッファと、第１の制御回路に接続された第１のコネクタと、ＪＴＡＧ信号に基づいてボードＩＤ判定とＩ／Ｏ制御
を行なう第２の制御回路と、第２の制御回路によって制御される第２のＩ／Ｏバッファと、第２の制御回路に接続された第２のコネクタと、第１の制御回路と第２の制御回路とＪＴＡＧコントローラを接続するＪＴＡＧバスと、第１のＩ／Ｏバッファと第２のＩ／Ｏバッファを接続するシステムバスと、システムバスを流れる信号をスキャンするシステムバススキャン回路と、を備えている。システムバスとＪＴＡＧバスとシステムバススキャン回路はバックプレーンに実装されているものである。
【発明の効果】
【００１０】
複数のプリント基板がシステムバスにより相互接続されたシステムにおけるプリント基板の試験において、複数のプリント基板をシステムバスに接続した状態で行なうことで、電源環境やノイズ環境など実際の条件で、対象とするプリント基板の試験を非対象のプリント基板からのシステムバスを介した信号の衝突を回避して行なうことができ、またシステムバスを介した相互接続試験についても行なうことができるため、ハードウエアにおける問題点の発見が容易である。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態１における装置構成を示すブロック図である。
【図２】本発明の実施の形態２における装置構成を示すブロック図である。
【図３】本発明の実施の形態３に関わり、バウンダリスキャンテスト実行用のソフトウェアの機能を表すブロック図である。
【図４】バウンダリスキャンテスト実行用のソフトウェアに基づいて行われる試験のフロー図である。
【図５】単独接続試験モードに対応するデータフォーマットを示す図である。
【図６】相互接続試験モードに対応するデータフォーマットを示す図である。
【発明を実施するための形態】
【００１２】
実施の形態１．
図１に本発明の実施の形態１に係る装置構成を示す。プリント基板試験装置１００は、ＰＣ（パーソナルコンピュータ）１、ＪＴＡＧコントローラ２、システム試験装置３から構成されている。ＰＣ１はバウンダリスキャンテスト実行用のソフトウェア（Ｓ／Ｗ）を搭載している。ＪＴＡＧコントローラ２はＰＣ１と接続され、ＪＴＡＧ信号（ＴＤＩ、ＴＣＫ、ＴＭＳ、ＴＲＳＴ、ＴＤＯ）を生成および送受信する。ＪＴＡＧコントローラ２はコネクタ２０を通じてシステム試験装置３に接続されている。
【００１３】
ＴＤＩ（Test Data Input）はテストロジックに対して、命令やデータをシリアル入力
する信号である。ＴＣＫ（Test Clock input）はデバイス間を接続するシリアルデータバスのシステムクロックとして使用される。ＴＭＳ（Test Mode Select input）はテストロジックを制御する。ＴＲＳＴ（Test Reset input）はＴＡＰコントローラの非同期リセットを入力する。バウンダリスキャン機能を使用しない場合、ＴＲＳＴをゼロにハード接続することでバウンダリスキャン機能をディセーブル状態にすることができる。ＴＤＯ（Test Data Output）はテストロジックからのデータをシリアル出力する信号である。
【００１４】
システム試験装置３は、中継ボード４〜６とバックプレーン９から構成されている。中継ボード４〜６とバックプレーン９はコネクタ２１ａ〜２１ｃによって接続されているため、中継ボード４〜６はバックプレーン９から着脱することができる。プリント基板ＰＣＡ１〜３は中継ボード４〜６にコネクタ２２ａ〜２２ｃを通じて接続される。バックプレーン９にはシステムバススキャン回路８とシステムバス７とＪＴＡＧバス１０が実装されている。システムバススキャン回路８はシステムバス７とＪＴＡＧバス１０に接続されていて、システムバス７を流れる信号をスキャンする。ＪＴＡＧコントローラ２から発信されたＪＴＡＧ信号はＪＴＡＧバス１０を流れる。
【００１５】
中継ボード４〜６はＪＴＡＧバス１０を通じてＪＴＡＧコントローラ２とシステムバススキャン回路８に接続されている。プリント基板ＰＣＡ１〜３は中継ボード４〜６を介してシステムバス７に接続される。中継ボード(ＥＸＴ１)４、中継ボード(ＥＸＴ２)５、中継ボード(ＥＸＴ３)６のハードウエア構成は同じものである。中継ボード４〜６はシステムバス７に応じて標準化可能なので、機種ごとに製作する必要が無い。機種数が多い場合には流用することで、システム試験装置３のコストダウンが図れる。
【００１６】
プリント基板ＰＣＡ１にはデバイス１が実装されている。プリント基板ＰＣＡ２にはデバイス１とデバイス２が実装されている。プリント基板ＰＣＡ３にはデバイス１〜３が実装されている。プリント基板ＰＣＡ２のデバイス１、２はスキャンパスが検査時に数珠繋ぎに接続される。プリント基板ＰＣＡ３のデバイス１〜３は検査時にスキャンパスが数珠繋ぎに接続される。ＰＣＡ１〜３に実装される各デバイス１〜３は、ＪＴＡＧ対応デバイスであれば、各々同じものである必要は無い。
【００１７】
プリント基板試験装置１００はプリント基板ＰＣＡ１〜３を組み合わせて試験する。プリント基板ＰＣＡ１〜３の検査は試験実行用のＰＣ１からの制御で実行される。プリント基板試験装置１００は、バウンダリスキャンテストにおける複数のプリント基板のシステムバス７での信号衝突回避と、システムバス７を介した複数のプリント基板の接続試験が可能である。
【００１８】
中継ボード４〜６はＢＳＴ制御回路１１ａ〜１１ｃとＩ／Ｏバッファ１２ａ〜１２ｃを備えている。ＢＳＴ制御回路１１ａ〜１１ｃはボードＩＤ判定とＩ／Ｏ制御を行なう。Ｉ／Ｏバッファ１２ａ〜１２ｃはＢＳＴ制御回路１１ａ〜１１ｃが行なうＩ／Ｏ制御によって入出力状態が決定される。すなわち、ＰＣ１が発信するＪＴＡＧ信号に基づいて、ＢＳＴ制御回路１１ａ〜１１ｃは、プリント基板毎にシステムバス７との信号接続をイネーブルまたはディセーブル状態にする。ＢＳＴ制御回路１１ａ〜１１ｃの出力側にはコネクタ２２ａ〜２２ｃを通じプリント基板ＰＣＡ１〜３が接続される。
【００１９】
中継ボード４〜６はシステムバス７及びＪＴＡＧコントローラ２のインタフェースを持ち、ＪＴＡＧコントローラ２からのＪＴＡＧ信号に埋め込まれたボードＩＤにより動作を決定する。例えば、プリント基板ＰＣＡ１が試験対象となる場合、プリント基板ＰＣＡ１に接続された中継ボード４でボードＩＤを受け取るとＪＴＡＧ信号をプリント基板ＰＣＡ１に転送し、プリント基板ＰＣＡ１のスキャンを行なう。
【００２０】
この際、Ｉ／Ｏバッファ１２ａのＥＮ信号をイネーブルにし、システムバス７と信号の入出力を行なう。試験対象でないプリント基板ＰＣＡ２、３に接続された中継ボード５、６においては、ボードＩＤが異なるため、Ｉ／Ｏバッファ１２ｂ、１２ｃのＥＮ信号をディセーブルにする。その結果、中継ボード５、６のシステムバス側はハイインピーダンスとなり、システムバス７に不用意に信号を送出しないように制御される。
【００２１】
プリント基板ＰＣＡ１のＩ／Ｏバッファ１２ａを介してシステムバス７に送出される信号は、バックプレーン９のシステムバススキャン回路８でスキャンされ、最終的にスキャンデータはＰＣ１に取り込まれる。
【００２２】
なお、システムバスを介した複数の基板の相互接続試験を行なう方法として、例えば、ＰＣＡ３に接続された中継ボード６のＩ／Ｏバッファ１２ｃのＥＮ信号はディセーブルにしておき、ＰＣＡ１の中継ボード４のボードＩＤをイネーブルとしてスキャンを行ない、ＰＣＡ１からのシステムバスへの信号を中継ボード４のＩ／Ｏバッファ１２ａのＬＴ信号で必要に応じて信号をラッチしておき、ＰＣＡ２についてバウンダリスキャンを行なうこ
とによって、ＰＣＡ１とＰＣＡ２の相互接続試験を行なうことも可能である。
【００２３】
本願に係るプリント基板試験装置は、複数のプリント基板がシステムバスにより相互接続されたシステムにおけるプリント基板の試験において、複数のプリント基板をシステムバスに接続した状態で行なう。電源環境やノイズ環境など実際の条件で、対象とするプリント基板の試験を非対象のプリント基板からのシステムバスを介した信号の衝突を回避して行なうことができるうえに、システムバスを介した相互接続試験についても行なうことができるため、ハードウエアにおける問題点の発見が容易である。
【００２４】
実施の形態２．
実施の形態２を図２に基づいて説明する。実施の形態２では中継ボード４〜６の機能は、バックプレーン９に実装されている。プリント基板ＰＣＡ１〜３はコネクタ２２ａ〜２２ｃを通じてバックプレーン９に接続される。
【００２５】
ここではプリント基板ＰＣＡ１とプリント基板ＰＣＡ２を試験対象とする場合の試験動作を説明する。まずプリント基板ＰＣＡ１に接続されたＢＳＴ制御回路１１ａのボードＩＤをイネーブルにし、プリント基板ＰＣＡ１のスキャンを行ない、Ｉ／Ｏバッファ１２ａのＥＮ信号をイネーブルにした状態でスキャンを停止する。次にプリント基板ＰＣＡ２に接続されたＢＳＴ制御回路１１ｂのボードＩＤを選択して、プリント基板ＰＣＡ２のスキャンを行なう。
【００２６】
システムバス７を流れる信号はバックプレーン９のシステムバススキャン回路８によりスキャンされ、スキャンデータはＰＣ１に取り込まれる。試験対象でないプリント基板ＰＣＡ３に接続されたＢＳＴ制御回路１１ｃにおいては、ボードＩＤが異なるため、Ｉ／Ｏバッファ１２ｃのＥＮ信号をディセーブルにされ、システムバス７に信号を送出さないように制御される。
【００２７】
以上により、簡易的にプリント基板ＰＣＡ１とプリント基板ＰＣＡ２の相互接続試験を行なうことが可能である。試験対象基板毎に中継ボードを用意する必要がないため、準備作業が短縮される。
【００２８】
実施の形態３．
実施の形態３では、ＰＣ１に搭載されるバウンダリスキャンテスト実行用のソフトウェアについて説明する。バウンダリスキャンテストソフトウェア３０の機能を表すブロック図を図３に、このソフトウェアに基づいて行われる試験のフロー図を図４に示す。バウンダリスキャンテストを行なうためのテストパターンデータ３４〜３６は、プリント基板の設計情報（回路図データ３１、ＢＳＤＬデータ３２、デバイスデータ３３）から生成される（ＳＴ２）。回路図データ３１は、ＣＡＤ（Computer Aided Design）から出力される
ネットリストデータ（プリント基板に実装されている部品間の接続情報）である。ＢＳＤＬ（Boundary Scan Description Language）データ３２はＪＴＡＧバスに接続されているデバイスに関わる情報で、デバイスメーカーから提供される。デバイスデータ３３はＪＴＡＧデバイス以外の部品に関する入出力情報である。
【００２９】
これらのプリント基板の設計情報を基に、テストパターンジェネレータ３７がプリント基板ごとのバウンダリスキャンテストデータを生成する（ＳＴ３）。例えば、プリント基板ＰＣＡ１、プリント基板ＰＣＡ２、プリント基板ＰＣＡ３、及びバックプレーンの設計情報を基に、ＰＣＡ１のテストパターンデータ３４が、ＰＣＡ２のテストパターンデータ３５が、ＰＣＡ３のテストパターンデータ３６がそれぞれ生成される。
【００３０】
テストパターンデータ３４〜３６に対しては、それぞれの拡張ボードに対応した制御パ
ターンを生成する。例えば、拡張ボードＡ（中継ボード４が相当する）の制御パターンは、ＰＣＡ１のテストパターンに対してボードＩＤとＩ／Ｏ制御を付加した制御パターンとして生成される。同様に、拡張ボードＢ（中継ボード５が相当する）の制御パターンは、ＰＣＡ２のテストパターンに対してボードＩＤとＩ／Ｏ制御を付加した制御パターンとして生成される。同様に、拡張ボードＣ（中継ボード６が相当する）の制御パターンは、ＰＣＡ３のテストパターンに対してボードＩＤとＩ／Ｏ制御を付加した制御パターンとして生成される。ボード協調制御では、試験モードを選択し（ＳＴ４）、テストパターンデータ３４〜３６から生成したそれぞれの拡張ボードに対応した制御パターンを基に、試験モードに対応するボード協調テストデータ３８を生成する（ＳＴ５）。試験モードには、単独接続試験モードと相互接続試験モードの２種類がある。ボード協調制御処理により、テスト対象基板ごとのテストパターンデータに対して、試験モードに応じたボード協調テストデータ３８が生成される。スキャンされたテストデータはＪＴＡＧコントローラ２からＰＣ１に入力される（ＳＴ６）。ＰＣ１でバウンダリスキャンテストの結果解析・判定処理が行なわれ、解析結果はファイル４０に保存される（ＳＴ７）。
【００３１】
次に、試験モードについて説明する。試験対象のプリント基板はすべてシステム試験装置３に組み込まれる。図５は単独接続試験モードに対応するボード協調テストデータ３８のデータフォーマットを示す。単独接続試験では、例えば、プリント基板ＰＣＡ１とバックプレーンとの試験のみを実行する。プリント基板ＰＣＡ２とプリント基板ＰＣＡ３についてはボードＩＤをディセーブルに制御し、プリント基板ＰＣＡ１についてはボードＩＤをイネーブルに制御する。この状態でプリント基板ＰＣＡ１とバックプレーン９をスキャンすることによってシステムバス７上の信号テストを実行する。
【００３２】
相互接続試験モードでは、スキャンチェーンをシリアルに接続して試験することを避けて、試験対象基板のみをバックプレーンに組み込んでバウンダリスキャンテストを実行する。例えばプリント基板ＰＣＡ１とＰＣＡ２の相互接続試験を実行する場合は、図６に示す２種類のデータフォーマットが考えられるので、どちらかを選択する。どちらのデータフォーマットでも、まず、単独接続試験と同様に、プリント基板ＰＣＡ２とプリント基板ＰＣＡ３についてボードＩＤをディセーブルに制御し、プリント基板ＰＣＡ１についてはボードＩＤをイネーブルに制御する。
【００３３】
その後、相互接続試験１ではプリント基板ＰＣＡ１をラッチし、プリント基板ＰＣＡ２についてボードＩＤをイネーブルに制御する。簡易型の相互接続試験２では、プリント基板ＰＣＡ１のスキャンを停止し、プリント基板ＰＣＡ２についてボードＩＤをイネーブルに制御する。相互接続試験１または相互接続試験２のどちらを用いてもバックプレーンを介した相互接続試験が可能である。
【００３４】
以上により、バウンダリスキャンテストＳ／Ｗにボード協調制御機能を追加することにより、バックプレーンを介したバウンダリスキャンテストが実行できる。なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【００３５】
１  ＰＣ（パーソナルコンピュータ）、２  ＪＴＡＧコントローラ、３  システム試験装置、１００  プリント基板試験装置、４〜６  中継ボード、７  システムバス、８  システムバススキャン回路、９  バックプレーン、１０  ＪＴＡＧバス、１１ａ〜１１ｃ  ＢＳＴ制御回路、１２ａ〜１２ｃ  Ｉ／Ｏバッファ、２１ａ〜２１ｃ  コネクタ、３０  バウンダリスキャンテストソフトウェア、３４〜３６  テストパターンデータ、ＰＣＡ１〜ＰＣＡ３  プリント基板
【図１】
2012211889.tif 000003
【図２】
2012211889.tif 000004
【図３】
2012211889.tif 000005
【図４】
2012211889.tif 000006
【図５】
2012211889.tif 000007
【図６】
2012211889.tif 000008