(57)【要約】【課題】得られる膜の品質を向上できると共にプラズマ処理が基板に及ぼす影響を低減できるプラズマ処理方法、膜形成方法、半導体デバイスの製造方法及びプラズマ処理装置を提供する。【解決手段】本実施形態のプラズマ処理方法は、基板Ｗ上に吸着された第１層Ａ１に対して、第１圧力Ｐ１下で第１プラズマ処理を施す工程と、第１プラズマ処理を施された第１層Ｌ１上に吸着された第２層Ａ２に対して、第１圧力Ｐ１より低い第２圧力Ｐ２下で第２プラズマ処理を施す工程とを含む。【選択図】図４
2012186375.tif 000002
【特許請求の範囲】
【請求項１】
基板上に吸着された第１層に対して、第１圧力下で第１プラズマ処理を施す工程と、
前記第１プラズマ処理を施された前記第１層上に吸着された第２層に対して、前記第１圧力より低い第２圧力下で第２プラズマ処理を施す工程と、
を含む、プラズマ処理方法。
【請求項２】
前記第１プラズマ処理及び前記第２プラズマ処理が、マイクロ波によって生成されるプラズマを用いて行われる、請求項１に記載のプラズマ処理方法。
【請求項３】
前記マイクロ波によって生成される前記プラズマが、ラジアルラインスロットアンテナによって生成される、請求項２に記載のプラズマ処理方法。
【請求項４】
前記第１プラズマ処理では、前記第１層を酸化し、前記第２プラズマ処理では、前記第２層を酸化する、請求項１〜３のいずれか一項に記載のプラズマ処理方法。
【請求項５】
前記基板がシリコン基板であり、
前記第１層及び前記第２層がシリコン原子を含む、請求項１〜４のいずれか一項に記載のプラズマ処理方法。
【請求項６】
前記第１プラズマ処理を施す工程を５回以上行った後、前記第２層に対して前記第２プラズマ処理を施す、請求項１〜５のいずれか一項に記載のプラズマ処理方法。
【請求項７】
前記第１プラズマ処理を施す工程を１０回以下行った後、前記第２層に対して前記第２プラズマ処理を施す、請求項１〜６のいずれか一項に記載のプラズマ処理方法。
【請求項８】
請求項１〜７のいずれか一項に記載のプラズマ処理方法を用いて前記基板上に膜を形成する、膜形成方法。
【請求項９】
請求項８に記載の膜形成方法を用いて、前記基板及び前記膜を含む半導体デバイスを製造する、半導体デバイスの製造方法。
【請求項１０】
処理チャンバと、
前記処理チャンバ内において基板を保持する基板ホルダと、
前記処理チャンバ内にプラズマを発生させるプラズマ発生器と、
前記処理チャンバ内の圧力を制御する制御部と、
を備え、
前記制御部は、
前記基板上に吸着された第１層に対して、第１圧力下で第１プラズマ処理を施すように、前記処理チャンバ内の圧力を制御し、
前記第１プラズマ処理を施された前記第１層上に吸着された第２層に対して、前記第１圧力より低い第２圧力下で第２プラズマ処理を施すように、前記処理チャンバ内の圧力を制御する、プラズマ処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマ処理方法、膜形成方法、半導体デバイスの製造方法及びプラズマ処理装置に関する。
【背景技術】
【０００２】
基板上に膜を形成する方法として、ラジカル反応を用いた原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法が知られている（例えば特許文献１参照）。この方法では、まず、第１原料ガスを処理チャンバ内の基板上に吸着させる。次に、第２原料ガスを処理チャンバ内に供給し、処理チャンバ周囲のコイルにＲＦ電力を印加することによって、処理チャンバ内に第２原料ガスのラジカルを発生させ、当該ラジカルと基板上に吸着した第１原料とを反応させる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第５９１６３６５号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明者らは、原子層堆積法を用いて成膜する際、基板上に吸着した単原子層又は単分子層に対してプラズマ処理を行う際に、プラズマ処理条件の違いにより以下のような現象が見られることを見出した。
【０００５】
基板上に吸着した単原子層又は単分子層に対して、低い圧力下で第２原料ガス（例えば、酸化性ガス）のプラズマ処理を行うと、プラズマ処理により得られる膜の品質（薬品耐性）は向上する。しかし、第２原料ガスのプラズマ処理が被処理基板（例えばＳｉ基板）を過剰に酸化させてしまう等の悪影響を及ぼしてしまう。一方、基板上に吸着した単原子層又は単分子層に対して、高い圧力下で第２原料ガスのプラズマ処理を行うと、プラズマによるイオン照射エネルギーが低減するために、プラズマ処理により得られる膜の品質（薬品耐性）が低下してしまう。例えば、シリコン基板上に吸着したシリコン含有層に対して高い圧力下で酸素プラズマによるプラズマ（酸化）処理を行うと、酸素プラズマによるシリコン基板の酸化は抑制されるものの、得られるシリコン酸化膜の品質が低下してしまう。すなわち、得られる膜の品質とプラズマ処理が基板に及ぼす影響とはトレードオフの関係にある。
【０００６】
本発明は、上記事情に鑑みて為されたものであり、得られる膜の品質を向上できると共にプラズマ処理が基板に及ぼす影響を低減できるプラズマ処理方法、膜形成方法、半導体デバイスの製造方法及びプラズマ処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述の課題を解決するため、本発明のプラズマ処理方法は、基板上に吸着された第１層に対して、第１圧力下で第１プラズマ処理を施す工程と、前記第１プラズマ処理を施された前記第１層上に吸着された第２層に対して、前記第１圧力より低い第２圧力下で第２プラズマ処理を施す工程とを含む。
【０００８】
本発明のプラズマ処理方法では、第１圧力を相対的に高くすることによって、第１プラズマ処理が基板に及ぼす影響を抑制できる。一方、第２圧力を相対的に低くすることによって、第１プラズマ処理及び第２プラズマ処理を施された第１層及び第２層から得られる膜の品質を向上できる。第２プラズマ処理を施す工程では、基板と第２層との間には第１層が介在しているので、第２プラズマ処理が基板に及ぼす影響は小さい。したがって、本発明のプラズマ処理方法では、得られる膜の品質を向上できると共にプラズマ処理が基板に及ぼす影響を低減できる。
【０００９】
また、前記第１プラズマ処理及び前記第２プラズマ処理が、マイクロ波によって生成されるプラズマを用いて行われてもよい。
【００１０】
マイクロ波をプラズマ源として用いると、容量結合や誘導結合などによって生成される他のプラズマ源を用いた場合に比べて、電子温度が低く、電子密度の高いプラズマを得ることができる。このため、第１プラズマ処理及び第２プラズマ処理を施す際に、第１層及び第２層が受けるダメージを小さくしながらプラズマ処理の処理速度を向上させることができる。さらに、マイクロ波をプラズマ源として用いると、他のプラズマ源を用いた場合に比べて、プラズマ処理の処理圧力範囲を広く取ることができる。
【００１１】
また、前記マイクロ波によって生成される前記プラズマが、ラジアルラインスロットアンテナによって生成されてもよい。
【００１２】
ラジアルラインスロットアンテナを用いると、マイクロ波を処理チャンバ内に均一に導入できるので、その結果、均一なプラズマを生成することができる。
【００１３】
また、前記第１プラズマ処理では、前記第１層を酸化し、前記第２プラズマ処理では、前記第２層を酸化してもよい。
【００１４】
酸化プロセスでは、他のプロセス（例えば窒化プロセス等）に比べて、プラズマ処理が基板に及ぼす影響が大きくなる。このような場合であっても、得られる膜の品質を向上できると共にプラズマ処理が基板に及ぼす影響を低減できる。
【００１５】
また、前記基板がシリコン基板であり、前記第１層及び前記第２層がシリコン原子を含んでもよい。
【００１６】
この場合、基板、第１層及び第２層が全てシリコン原子を含むので、第１層及び第２層だけでなく基板にもプラズマ処理が施される可能性がある。このような場合であっても、得られる膜の品質を向上できると共にプラズマ処理が基板に及ぼす影響を低減できる。
【００１７】
また、前記第１プラズマ処理を施す工程を５回以上行った後、前記第２層に対して前記第２プラズマ処理を施してもよい。
【００１８】
この場合、プラズマ処理が基板に及ぼす影響を劇的に低減できる。
【００１９】
また、前記第１プラズマ処理を施す工程を１０回以下行った後、前記第２層に対して前記第２プラズマ処理を施してもよい。
【００２０】
この場合、得られる膜の品質を劇的に向上できる。
【００２１】
本発明の膜形成方法は、本発明のプラズマ処理方法を用いて前記基板上に膜を形成するものである。
【００２２】
本発明の膜形成方法では、本発明のプラズマ処理方法を用いているので、得られる膜の品質を向上できると共にプラズマ処理が基板に及ぼす影響を低減できる。
【００２３】
本発明の半導体デバイスの製造方法は、本発明の膜形成方法を用いて、前記基板及び前記膜を含む半導体デバイスを製造するものである。
【００２４】
本発明の半導体デバイスの製造方法では、本発明の膜形成方法を用いているので、得られる膜の品質を向上できると共にプラズマ処理が基板に及ぼす影響を低減できる。その結果、当該膜及び基板を含む半導体デバイスの特性を向上できる。
【００２５】
本発明のプラズマ処理装置は、処理チャンバと、前記処理チャンバ内において基板を保持する基板ホルダと、前記処理チャンバ内にプラズマを発生させるプラズマ発生器と、前記処理チャンバ内の圧力を制御する制御部とを備え、前記制御部は、前記基板上に吸着された第１層に対して、第１圧力下で第１プラズマ処理を施すように、前記処理チャンバ内の圧力を制御し、前記第１プラズマ処理を施された前記第１層上に吸着された第２層に対して、前記第１圧力より低い第２圧力下で第２プラズマ処理を施すように、前記処理チャンバ内の圧力を制御する。
【００２６】
本発明のプラズマ処理装置では、第１圧力を相対的に高くすることによって、第１プラズマ処理が基板に及ぼす影響を抑制できる。一方、第２圧力を相対的に低くすることによって、第１プラズマ処理及び第２プラズマ処理を施された第１層及び第２層から得られる膜の品質を向上できる。このとき、基板と第２層との間には第１層が介在しているので、第２プラズマ処理が基板に及ぼす影響は小さい。したがって、本発明のプラズマ処理装置では、得られる膜の品質を向上できると共にプラズマ処理が基板に及ぼす影響を低減できる。
【発明の効果】
【００２７】
本発明によれば、得られる膜の品質を向上できると共にプラズマ処理が基板に及ぼす影響を低減できるプラズマ処理方法、膜形成方法、半導体デバイスの製造方法及びプラズマ処理装置が提供される。
【図面の簡単な説明】
【００２８】
【図１】一実施形態に係るプラズマ処理装置を模式的に示す断面図である。
【図２】一実施形態に係るプラズマ処理装置を模式的に示す断面図である。
【図３】一実施形態に係るプラズマ処理装置のスロット板をＺ方向から見た図である。
【図４】一実施形態に係るプラズマ処理方法の各工程を模式的に示す被処理基板の断面図である。
【図５】一実施形態に係る膜形成方法によって形成される膜を含む被処理基板を模式的に示す断面図である。
【図６】低圧処理の実施頻度と膜質及び基板の酸化割合との関係を示すグラフである。
【図７】一実施形態に係る半導体デバイスの製造方法によって製造される半導体デバイスを模式的に示す断面図である。
【発明を実施するための形態】
【００２９】
以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において、同一又は同等の要素には同一符号を用い、重複する説明を省略する。
【００３０】
図１及び図２は、一実施形態に係るプラズマ処理装置を模式的に示す断面図である。図２では、図１におけるヘッド部４４が収納されている。図１及び図２にはＸＹＺ直交座標系が示されている。図１及び図２に示されるプラズマ処理装置１０は、原子層堆積装置（ＡＬＤ装置）である。プラズマ処理装置１０は、処理チャンバ１２と、処理チャンバ１２内において基板Ｗを保持する基板ホルダ１４と、処理チャンバ１２内にプラズマを発生させるプラズマ発生器１６とを備える。基板Ｗは、例えばシリコン基板等の半導体基板であり、ＸＹ平面に略平行な表面を有している。
【００３１】
プラズマ発生器１６は、プラズマ励起用のマイクロ波を発生させるマイクロ波発生器１８と、マイクロ波を処理チャンバ１２内に導入するためのラジアルラインスロットアンテナ（ＲＬＳＡ：登録商標）２６とを備える。マイクロ波発生器１８は、導波管２０を介して、マイクロ波のモードを変換するモード変換器２２に接続されている。モード変換器２２は、内側導波管２４ａ及び外側導波管２４ｂを有する同軸導波管２４を介してラジアルラインスロットアンテナ２６に接続されている。これにより、マイクロ波発生器１８によって発生したマイクロ波は、モード変換器２２においてモード変換され、ラジアルラインスロットアンテナ２６に到達する。マイクロ波発生器１８が発生するマイクロ波の周波数は、例えば２．４５ＧＨｚである。
【００３２】
ラジアルラインスロットアンテナ２６は、処理チャンバ１２に形成された開口１２ａを塞ぐ誘電体窓３４と、誘電体窓３４の外側に設けられたスロット板３２と、スロット板３２の外側に設けられた冷却ジャケット３０と、スロット板３２と冷却ジャケット３０との間に配置された誘電体板２８とを備える。誘電体窓３４は、基板Ｗに対向配置されている。スロット板３２の中央には、内側導波管２４ａが接続されており、冷却ジャケット３０には、外側導波管２４ｂが接続されている。冷却ジャケット３０は導波管としても機能する。これにより、内側導波管２４ａと外側導波管２４ｂとの間を伝播するマイクロ波は、スロット板３２と冷却ジャケット３０との間を反射しながら、誘電体板２８及び誘電体窓３４を透過して処理チャンバ１２内に到達する。
【００３３】
図３は、プラズマ処理装置１０のスロット板３２をＺ方向から見た図である。図３にはＸＹＺ直交座標系が示されている。スロット板３２は、例えば円盤状である。スロット板３２には、第１の方向に延びるスロット３２ａと、第１の方向に交差する第２の方向に延びるスロット３２ｂとからなる一対のスロット３２ｃが複数形成されている。
【００３４】
例えば、１つのスロット３２ｃに着目すると、第１の方向は第２の方向と直交する。一対のスロット３２ｃは、スロット板３２の中心から径方向に所定の間隔で配置されると共に、スロット板３２の周方向に所定の間隔で配置されている。誘電体板２８を透過したマイクロ波は、一対のスロット３２ｃを通過して処理チャンバ１２内に導入される。マイクロ波の波長は、誘電体板２８を透過する際に短くなる。このため、より効率的にマイクロ波を処理チャンバ１２内に導入することができる。
【００３５】
再び図１及び図２を参照する。処理チャンバ１２の側壁には、プラズマ処理用のガス供給口１２ｂが形成されている。ガス供給口１２ｂには、プラズマ処理用のガス供給源３６が接続されている。プラズマ処理用のガスとしては、酸素ガス、窒素ガス、不活性ガス（例えばＡｒガス）等を用いることができる。処理チャンバ１２内に供給されたプラズマ処理用のガスにマイクロ波が照射されることによって、処理チャンバ１２内の誘電体窓３４近傍にプラズマが生成される。生成されたプラズマは、基板Ｗに向けて拡散する。処理チャンバ１２の底部には、処理チャンバ１２内のガスを排気するための排気口１２ｃが形成されている。排気口１２ｃには、バルブ３８を介して真空ポンプ４０が接続されている。基板ホルダ１４には、基板ホルダ１４の温度を調節するための温度調節器４２が接続されている。基板ホルダ１４の温度は、例えば３００〜４００℃に調節される。
【００３６】
プラズマ処理装置１０は、原子層堆積用の原料ガス（プリカーサ）及びパージガスを基板Ｗ上に供給するためのガス供給口４４ａが形成されたヘッド部４４を備える。ヘッド部４４は、ヘッド部４４を支持する支持部４６によって駆動装置４８に接続されている。駆動装置４８は、処理チャンバ１２の外側に配置されている。駆動装置４８により、ヘッド部４４及び支持部４６は、Ｘ方向に移動可能である。処理チャンバ１２には、ヘッド部４４を収納するための収納部１２ｄが設けられている。図２に示されるように、ヘッド部４４が収納部１２ｄに収納される場合には、シャッター５０がＺ方向に移動することによって収納部１２ｄは隔離される。なお、図１及び図２に示されるプラズマ処理装置１０は、ヘッド部４４が収納部１２ｄに収納されているか否かを除いて同一である。
【００３７】
中空の支持部４６には、原子層堆積用の原料ガス供給源５２と、パージガス供給源５４とが接続され、連通している。原料ガス及びパージガスは、それぞれ原料ガス供給源５２及びパージガス供給源５４から支持部４６を経由し、ヘッド部４４から基板Ｗ上に供給される。
【００３８】
プラズマ処理装置１０は、装置全体を制御する制御部５６を備える。制御部５６は、マイクロ波発生器１８、真空ポンプ４０、温度調節器４２、駆動装置４８、プラズマ処理用のガス供給源３６、原子層堆積用の原料ガス供給源５２、パージガス供給源５４にそれぞれ接続されている。これにより、制御部５６は、マイクロ波出力、処理チャンバ１２内の圧力、基板ホルダ１４の温度、ヘッド部４４のＸ方向の移動、プラズマ処理用のガス、原子層堆積用の原料ガス及びパージガスのガス流量及びガスを流す時間をそれぞれ制御することができる。制御部５６は、例えばコンピュータであり、ＣＰＵ等の演算装置５６ａと、メモリやハードディスク等の記憶装置５６ｂとを備える。記憶装置５６ｂは、コンピュータ読み取り可能な記録媒体であってもよい。
【００３９】
制御部５６は、後述のように、基板Ｗ上に吸着された第１層Ａ１（図４（Ｃ）参照）に対して、第１圧力Ｐ１下で第１プラズマ処理を施すように、処理チャンバ１２内の圧力を制御し、第１プラズマ処理を施された第１層Ａ１上に吸着された第２層Ａ２（図４（Ｆ）参照）に対して、第１圧力Ｐ１より低い第２圧力Ｐ２下で第２プラズマ処理を施すように、処理チャンバ１２内の圧力を制御する。記憶装置５６ｂには、コンピュータに上記圧力制御手順を実行させるプログラムが記録されている。
【００４０】
図４は、一実施形態に係るプラズマ処理方法の各工程を模式的に示す被処理基板の断面図である。本実施形態に係るプラズマ処理方法は、上述のプラズマ処理装置１０を用いて実施可能であり、例えば原子層堆積法を用いて成膜する際に以下のように実施される。
【００４１】
（準備工程）
まず、図４（Ａ）に示されるように、基板Ｗを準備する。基板Ｗは、基板ホルダ１４上に載置される。このとき、ヘッド部４４は、図２に示されるように収納部１２ｄに収納されている。
【００４２】
（第１吸着工程）
次に、図４（Ｂ）に示されるように、例えば複数の分子層又は複数の原子層からなる第１層Ａ１を基板Ｗ上に吸着させる。例えば、プラズマを発生させずに原子層堆積用の原料ガスを基板Ｗ上に供給する。これにより、原料ガスの原子又は分子からなる第１層Ａ１を基板Ｗの表面に吸着させる。原料ガスとしては、シリコン原子を含むガス、例えばＢＴＢＡＳ（ビスターシャルブチルアミノシラン）等のアミノシランを用いることができる。原料ガスは、原料ガス供給源５２からヘッド部４４のガス供給口４４ａを介して基板Ｗ上に供給される。このとき、ヘッド部４４のガス供給口４４ａは、図１に示されるように基板Ｗに対向配置されている。不要な原料ガスは、排気口１２ｃから排出される。
【００４３】
（第１パージ・排気工程）
次に、必要に応じて、パージ・排気を行って、図４（Ｃ）に示されるように第１層Ａ１の不要な部分を除去する。第１層Ａ１のうち基板Ｗに化学吸着している部分（例えば単一の分子層又は単一の原子層）は残存し、第１層Ａ１のうち基板Ｗに物理吸着又は化学吸着している残部は除去される。パージガスとしては、例えばＡｒ等の不活性ガスを用いることができる。パージガスは、パージガス供給源５４からヘッド部４４のガス供給口４４ａを介して基板Ｗ上に供給される。このとき、ヘッド部４４のガス供給口４４ａは、図１に示されるように基板Ｗに対向配置されている。パージガスは、排気口１２ｃから排出される。
【００４４】
（第１プラズマ処理工程）
次に、第１層Ａ１に対して第１圧力Ｐ１下で第１プラズマ処理を施す。これにより、図４（Ｄ）に示されるように、第１プラズマ処理を施された第１層Ｌ１を基板Ｗ上に形成する。例えば酸素プラズマ等のプラズマＰＬ１による第１プラズマ処理を施して第１層Ａ１を酸化して酸化物からなる第１層Ｌ１を形成する。処理チャンバ１２内の第１圧力Ｐ１は、例えば１〜５Ｔｏｒｒ（１３３．３〜６６６．５Ｐａ）である。この場合、酸素ラジカル（Ｏ（１Ｄ））が主として生成され、イオン照射成分は少ない。
【００４５】
第１プラズマ処理は、磁場を加えず、マイクロ波によって生成されるプラズマＰＬ１を用いて行われることが好ましい。プラズマＰＬ１は、例えばラジアルラインスロットアンテナ２６によって生成される。ラジアルラインスロットアンテナ２６を用いると、マイクロ波を処理チャンバ１２内に均一に導入できるので、均一なプラズマＰＬ１を生成することができる。プラズマ処理用のガスとしては、酸化処理を行う場合は酸素ガス及び不活性ガス（例えばＡｒガス）を用いることができ、窒化処理を行う場合は窒素ガス及び不活性ガスを用いることができる。プラズマ処理用のガスは、プラズマ処理用のガス供給源３６からプラズマ処理用のガス供給口１２ｂを介して処理チャンバ１２内に供給される。マイクロ波発生器１８から発生したマイクロ波がラジアルラインスロットアンテナ２６を介して処理チャンバ１２内に供給されることにより、処理チャンバ１２内にプラズマＰＬ１が生成される。このとき、ヘッド部４４は、図２に示されるように収納部１２ｄに収納されている。このため、基板ＷがプラズマＰＬ１に曝されるので、基板Ｗと誘電体窓３４との間に生成されたプラズマＰＬ１中のラジカル等の活性種が、基板Ｗ上の第１層Ａ１と反応して第１層Ｌ１が形成される。
【００４６】
第１プラズマ処理工程を行った後、必要に応じて処理チャンバ１２内のパージ・排気を行ってもよい。この場合、不活性ガス等のパージガスが、ガス供給源３６からガス供給口１２ｂを介して処理チャンバ１２内に供給される。パージガスは、排気口１２ｃから排出される。
【００４７】
（第２吸着工程）
次に、第１吸着工程と同様に、図４（Ｅ）に示されるように、例えば複数の分子層又は複数の原子層からなる第２層Ａ２を第１層Ｌ１上に吸着させる。
【００４８】
（第２パージ・排気工程）
次に、必要に応じて、第１パージ・排気工程と同様に、パージ・排気を行って、図４（Ｆ）に示されるように第２層Ａ２の不要な部分を除去する。第２層Ａ２のうち第１層Ｌ１に化学吸着している部分（例えば単一の分子層又は単一の原子層）は残存し、第２層Ａ２のうち第１層Ｌ１に物理吸着している残部は除去される。
【００４９】
（第２プラズマ処理工程）
次に、第２層Ａ２に対して第２圧力Ｐ２下で第２プラズマ処理を施す。これにより、図４（Ｇ）に示されるように、第２プラズマ処理を施された第２層Ｌ２を第１層Ｌ１上に形成する。例えば酸素プラズマ等のプラズマＰＬ２による第２プラズマ処理を施して第２層Ａ２を酸化して酸化物からなる第２層Ｌ２を形成する。処理チャンバ１２内の圧力以外は第１プラズマ処理工程と同様に第２プラズマ処理工程を行うことができる。処理チャンバ１２内の第２圧力Ｐ２は、例えば０．０２Ｔｏｒｒ（２．６６６Ｐａ）以下である。この場合、酸素ラジカルよりもイオン照射成分が多く、そのイオン照射により耐薬品性の高い緻密な膜が得られる。
【００５０】
第１吸着工程から第１プラズマ処理工程までをｎ回（ｎは１以上の整数）繰り返した後、第２吸着工程から第２プラズマ処理工程までをｍ回（ｍは１以上の整数。ｎ＞ｍ）繰り返す。その後、再び第１吸着工程から第１プラズマ処理工程までをｎ回繰り返した後、第２吸着工程から第２プラズマ処理工程までをｍ回繰り返す。このように、（ｎ＋ｍ）回のサイクルを繰り返すことにより、所望の膜厚（例えば１〜５００ｎｍ）を有する膜を基板Ｗ上に形成することができる。
【００５１】
例えばｎが２以上の場合、１回目の第１吸着工程では、第１層Ａ１は下地層としての基板Ｗ上に形成されるが、２回目以降の第１吸着工程では、第１層Ａ１は下地層としての第１層Ｌ１上に形成される。また、２回目以降の第１パージ・排気工程では、第１層Ａ１のうち下地層としての第１層Ｌ１に化学吸着している部分は残存し、第１層Ａ１のうち下地層としての第１層Ｌ１に物理吸着している残部は除去される。さらに、２回目以降の第１プラズマ処理工程では、下地層としての第１層Ｌ１上に吸着された第１層Ａ１に対して第１圧力Ｐ１下で第１プラズマ処理を施す。
【００５２】
例えばｍが２以上の場合、１回目の第２吸着工程では、第２層Ａ２は下地層としての第１層Ｌ１上に形成されるが、２回目以降の第２吸着工程では、第２層Ａ２は下地層としての第２層Ｌ２上に形成される。また、２回目以降の第２パージ・排気工程では、第２層Ａ２のうち下地層としての第１層Ｌ１に化学吸着している部分は残存し、第２層Ａ２のうち下地層としての第２層Ｌ２に物理吸着している残部は除去される。さらに、２回目以降の第２プラズマ処理工程では、下地層としての第２層Ｌ２上に吸着された第２層Ａ２に対して第２圧力Ｐ２下で第２プラズマ処理を施す。
【００５３】
第２吸着工程から第２プラズマ処理工程までをｍ回繰り返した後に再び第１吸着工程を行う場合、第１層Ａ１は下地層としての第２層Ｌ２上に形成される。その後の第１パージ・排気工程では、第１層Ａ１のうち下地層としての第２層Ｌ２に化学吸着している部分は残存し、第１層Ａ１のうち下地層としての第２層Ｌ２に物理吸着している残部は除去される。その後の第１プラズマ処理工程では、下地層としての第２層Ｌ２上に吸着された第１層Ａ１に対して第１圧力Ｐ１下で第１プラズマ処理を施す。
【００５４】
図５は、一実施形態に係る膜形成方法によって形成される膜を含む被処理基板を模式的に示す断面図である。本実施形態に係るプラズマ処理方法を用いると、図５に示されるように、基板Ｗ上に所望の膜厚Ｄ１を有する膜Ｆ１を形成することができる。基板Ｗの表面に凹凸が形成されている場合であっても、原子層堆積法を用いて膜Ｆ１を形成しているので、良好なステップカバレッジが得られる。膜Ｆ１は、図４に示される第１層Ｌ１及び第２層Ｌ２からなる。膜Ｆ１は、例えばシリコン酸化膜（ＳｉＯ２膜）である。この場合、基板Ｗの表層が酸化されることによって、膜厚Ｄ２の膜Ｆ２（シリコン酸化膜）が形成される。よって、膜Ｆ１及びＦ２の全膜厚はＤ３（＝Ｄ１＋Ｄ２）となる。膜Ｆ１は、シリコン窒化膜（ＳｉＮ）等の絶縁膜であってもよいし、導電膜であってもよい。
【００５５】
図６（Ａ）は、低圧処理の実施頻度と０．５％フッ酸水溶液に対するウェットエッチングレート（膜質）との関係を示すグラフである。図６（Ａ）の横軸は、全処理のうち低圧処理を実施した頻度を示す。低圧処理の実施頻度は、第１プラズマ処理工程及び第２プラズマ処理工程の合計回数（ｎ＋ｍ）に対する第２プラズマ処理工程の回数（ｍ）の割合（ｍ／ｎ＋ｍ）を示している。例えば、横軸の「１」は、所望の膜厚（１０ｎｍ程度）が得られるまで全て低圧処理を行ったことを示す。横軸の「１／６」は、上記第１プラズマ処理工程に対応する高圧処理を５回行った後、低圧処理を１回行う６回の処理を、所望の膜厚が得られるまで繰り返したことを示す。横軸の「１／１１」は、高圧処理を１０回行った後、低圧処理を１回行う１１回の処理を、所望の膜厚が得られるまで繰り返したことを示す。横軸の「１／２１」は、高圧処理を２０回行った後、低圧処理を１回行う２１回の処理を、所望の膜厚が得られるまで繰り返したことを示す。横軸の「１／５１」は、高圧処理を５０回行った後、低圧処理を１回行う５１回の処理を、所望の膜厚が得られるまで繰り返したことを示す。横軸の「０」は、所望の膜厚が得られるまで全て高圧処理を行ったことを示す。１回の処理で形成されるシリコン酸化膜の膜厚は例えば０．１６ｎｍ程度である。
【００５６】
高圧処理及び低圧処理の条件は以下の通りである。高圧処理及び低圧処理は、上述のプラズマ処理装置１０を用いて行った。
（高圧処理）
Ａｒガス：６００ｓｃｃｍ
Ｏ２ガス：５０ｓｃｃｍ
処理チャンバ内圧力：５Ｔｏｒｒ（６６６．５Ｐａ）
マイクロ波出力：３．５ｋＷ
処理時間：２０秒
（低圧処理）
Ａｒガス：６００ｓｃｃｍ
Ｏ２ガス：５０ｓｃｃｍ
処理チャンバ内圧力：０．１５Ｔｏｒｒ（１９．９９５Ｐａ）
マイクロ波出力：３．５ｋＷ
処理時間：２０秒
【００５７】
なお、上記第１吸着工程及び第２吸着工程では、ＢＴＢＡＳの流量を４０ｓｃｃｍとした。
【００５８】
図６（Ａ）の縦軸は、上記方法によってシリコン基板上に形成されたシリコン酸化膜を０．５％フッ酸水溶液でウェットエッチングしたときのウェットエッチングレートを示す。縦軸の値は、ＷＶＧ（Ｗｅｔ  Ｖａｐｏｒ  Ｇｅｎｅｒａｔｏｒ）を用いて９５０℃でシリコンを熱酸化して得られる熱酸化膜のウェットエッチングレートを１とした場合の相対値である。熱酸化膜の品質（膜の緻密性）は高いため、熱酸化膜のウェットエッチングレートの値を１としている。ウェットエッチングレートの値が１に近いほど高品質の緻密なシリコン酸化膜が得られることを示している。図６（Ａ）に示されるグラフから、低圧処理の実施頻度を高くすればするほど緻密な高品質のシリコン酸化膜が得られることが分かる。
【００５９】
図６（Ｂ）は、低圧処理の実施頻度と基板が酸化されて形成された酸化膜の割合との関係を示すグラフである。図６（Ｂ）の横軸は、図６（Ａ）の横軸と同様である。図６（Ｂ）の縦軸の値は、以下の手順で算出した（図５参照）。エリプソメトリーによりシリコン酸化膜の全膜厚Ｄ３を光学的に測定する。一方、原子層堆積法によりシリコン酸化膜を堆積する際の堆積レートを用いて、原子層堆積法により堆積したシリコン酸化膜の膜厚Ｄ１を算出する。全膜厚Ｄ３から膜厚Ｄ１を減算することにより、シリコン基板が酸化されて形成されたシリコン酸化膜の膜厚Ｄ２を算出する。膜厚Ｄ２を全膜厚Ｄ３で割った値（Ｄ２／Ｄ３）を図６（Ｂ）の縦軸の値とした。図６（Ｂ）に示されるグラフから、低圧処理の実施頻度を低くすればするほどシリコン基板の酸化を抑制できることが分かる。
【００６０】
図６のグラフから分かるように、プラズマ処理装置１０を用いた本実施形態のプラズマ処理方法及び膜形成方法では、第１圧力Ｐ１を例えば１〜５Ｔｏｒｒと相対的に高くすることによって、酸化性ガスの第１プラズマ処理が基板Ｗを過剰に酸化させることを抑制できる。一方、第２圧力Ｐ２を例えば０．０２Ｔｏｒｒ以下と相対的に低くすることによって、第１プラズマ処理及び第２プラズマ処理を施された第１層Ｌ１及び第２層Ｌ２から得られる膜Ｆ１の品質（薬品耐性）を向上できる。第２プラズマ処理を施す工程では、基板Ｗと第２層Ａ２との間に第１層Ｌ１が介在しているので、酸化性ガスの第２プラズマ処理が基板Ｗを過剰に酸化させることを抑制できる。したがって、得られる膜Ｆ１の品質を向上できると共にプラズマ処理が基板Ｗを過剰に酸化させることを抑制できる。このため、基板Ｗの表面に微小の凸部が形成されていても、当該凸部がプラズマ処理によって酸化されることを抑制できる。
【００６１】
また、第１プラズマ処理及び第２プラズマ処理においてマイクロ波をプラズマ源として用いると、容量結合や誘導結合などによって生成される他のプラズマ源を用いた場合に比べて、電子温度が低く、電子密度の高いプラズマを得ることができる。このため、第１プラズマ処理及び第２プラズマ処理を施す際に、第１層Ａ１及び第２層Ａ２が受けるダメージを小さくしながらプラズマ処理の処理速度を向上させることができる。さらに、マイクロ波をプラズマ源として用いると、他のプラズマ源を用いた場合に比べて、プラズマ処理の処理圧力範囲を広く取ることができる。このため、広い圧力範囲から第１圧力Ｐ１及び第２圧力Ｐ２を選択することができる。
【００６２】
また、第１プラズマ処理及び第２プラズマ処理として酸化を行う場合、他のプロセス（例えば窒化等）に比べて、プラズマ処理が基板Ｗに及ぼす影響が大きくなる。このような場合であっても、得られる膜Ｆ１の品質を向上できると共にプラズマ処理が基板Ｗに及ぼす影響を低減できる。
【００６３】
さらに、基板Ｗがシリコン基板であり、第１層Ａ１及び第２層Ａ２がシリコン原子を含む場合、基板Ｗ、第１層Ａ１及び第２層Ａ２が全てシリコン原子を含むので、第１層Ａ１及び第２層Ａ２だけでなく基板Ｗにもプラズマ処理が施される可能性がある。このような場合であっても、得られる膜Ｆ１の品質を向上できると共にプラズマ処理が基板Ｗに及ぼす影響を低減できる。
【００６４】
また、図６（Ｂ）のグラフから分かるように、第１プラズマ処理を施す工程を５回以上行った後、第２層Ａ２に対して第２プラズマ処理を施すと、プラズマ処理が基板Ｗに及ぼす影響を劇的に低減できる。具体的には、基板Ｗが酸化されて形成された酸化膜の割合が４０％以下になるので、基板Ｗの酸化を実用的に問題のないレベルに抑えることができる。一方、図６（Ａ）のグラフから分かるように、第１プラズマ処理を施す工程を１０回以下行った後、第２層Ａ２に対して第２プラズマ処理を施すと、得られる膜Ｆ１の品質を劇的に向上できる。十分に膜質の信頼性が証明されている熱ＣＶＤ酸化膜のウェットエッチングレートは２以下であり、膜Ｆ１のウェットエッチングレートを２以下とできれば、熱ＣＶＤ酸化膜と同等の品質を有する膜Ｆ１を得ることができるといえる。したがって、第１プラズマ処理を施す工程を５回以上１０回以下行った後、第２層Ａ２に対して第２プラズマ処理を施すことが好ましい。
【００６５】
図７は、一実施形態に係る半導体デバイスの製造方法によって製造される半導体デバイスを模式的に示す断面図である。図７に示される半導体デバイス１００は、ＭＯＳ型半導体デバイスである。半導体デバイス１００は、トランジスタ１０４ａ及び１０４ｂが表面に形成された基板１０２を備える。基板１０２の表面には、トランジスタ１０４ａ及び１０４ｂ間を電気的に絶縁する素子分離領域１０６が形成されている。
【００６６】
トランジスタ１０４ａは、ゲート電極１１６と、ｐ型ウェル１０８ａと、ゲート電極１１６とｐ型ウェル１０８ａとの間に配置されたゲート酸化膜１１４とを備える。ゲート電極１１６は、絶縁膜からなる複数のスペーサ１１８の間に挟まれている。スペーサ１１８とｐ型ウェル１０８ａとの間には、ｎ型不純物拡散領域１１２ａが設けられている。ｎ型不純物拡散領域１１２ａと素子分離領域１０６との間には、高濃度ｎ型不純物拡散領域１１０ａが設けられている。
【００６７】
トランジスタ１０４ｂは、ゲート電極１１６と、ｎ型ウェル１０８ｂと、ゲート電極１１６とｎ型ウェル１０８ｂとの間に配置されたゲート酸化膜１１４とを備える。ゲート電極１１６は、絶縁膜からなる複数のスペーサ１１８の間に挟まれている。スペーサ１１８とｎ型ウェル１０８ｂとの間には、ｐ型不純物拡散領域１１２ｂが設けられている。ｐ型不純物拡散領域１１２ｂと素子分離領域１０６との間には、高濃度ｐ型不純物拡散領域１１０ｂが設けられている。
【００６８】
基板１０２上には、トランジスタ１０４ａ及び１０４ｂ及び素子分離領域１０６を覆う絶縁膜１２０が設けられている。絶縁膜１２０には、絶縁膜１２０を貫通するコンタクトホール１２２が形成されている。コンタクトホール１２２内には穴埋め電極１２４が充填されている。穴埋め電極１２４は、高濃度ｎ型不純物拡散領域１１０ａに電気的に接続されている。絶縁膜１２０上には、穴埋め電極１２４に電気的に接続された金属配線層１２６が形成されている。
【００６９】
ゲート酸化膜１１４及びスペーサ１１８等の絶縁膜は、本実施形態の膜形成方法を用いて形成されることが好ましい。この場合、絶縁膜の品質を向上できると共にプラズマ処理が基板１０２に及ぼす影響を低減できる。その結果、半導体デバイス１００の特性を向上できる。スペーサ１１８を形成する場合、基板１０２の表面にゲート電極１１６が形成された状態で、本実施形態の膜形成方法を用いて基板１０２及びゲート電極１１６を覆うように絶縁膜を形成する。この場合、プラズマ処理がゲート電極１１６に及ぼす影響も低減できる。特に、ゲート電極の幅が例えば１０ｎｍ程度と狭くなると、ゲート電極上に吸着された層をプラズマ処理によって酸化する際にゲート電極全体が酸化されてしまうおそれがある。しかしながら、本実施形態の膜形成方法を用いてスペーサ１１８を形成すればゲート電極１１６全体が酸化されることを防止できる。
【００７０】
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態に限定されない。
【００７１】
例えば、駆動装置４８を基板ホルダ１４に固定し、駆動装置４８に接続された支持部４６の端部を中心にしてＸＹ平面においてヘッド部４４を回転させてもよい。ヘッド部４４を回転させることによって、ヘッド部４４を基板Ｗに対向する第１位置と基板Ｗに対向しない第２位置との間を往復させることができる。この場合、ヘッド部４４をＸ方向に移動させる必要がないので、処理チャンバ１２の収納部１２ｄが不要になる。
【符号の説明】
【００７２】
１０…プラズマ処理装置、１２…処理チャンバ、１４…基板ホルダ、１６…プラズマ発生器、２６…ラジアルラインスロットアンテナ、５６…制御部、１００…半導体デバイス、Ａ１…第１層、Ａ２…第２層、Ｆ１…膜、Ｌ１…第１プラズマ処理を施された第１層、Ｌ２…第２プラズマ処理を施された第２層、Ｗ…基板。
【図１】
2012186375.tif 000003
【図２】
2012186375.tif 000004
【図３】
2012186375.tif 000005
【図４】
2012186375.tif 000006
【図５】
2012186375.tif 000007
【図６】
2012186375.tif 000008
【図７】
2012186375.tif 000009