(57)【要約】【課題】絶縁膜の不要な部分を除去するときのエッチングとして、ウェットエッチングを用いても、浮遊ゲート絶縁膜がサイドエッチングされることを抑制する。【解決手段】選択ゲート絶縁膜１７２は浮遊ゲート絶縁膜１１０の隣に位置している。選択ゲート電極１７０は選択ゲート絶縁膜１７２上に位置しており、側面が第２絶縁膜１５２を介して浮遊ゲート電極１２０の第１側面に接続している。消去ゲート電極１８０は、第３絶縁膜１６０を介して浮遊ゲート電極１２０に接続している。第２絶縁膜１５２の下端は、浮遊ゲート絶縁膜１１０の上面よりも、半導体基板１００の表面の近くに位置している。第２絶縁膜１５２の下端から半導体基板１００の表面までの距離は、選択ゲート絶縁膜１７２の厚さよりも大きい。【選択図】図６
2012222201.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成された浮遊ゲート絶縁膜と、
前記浮遊ゲート絶縁膜上に形成された浮遊ゲート電極と、
前記浮遊ゲート電極上に第１絶縁膜を介して形成された制御ゲート電極と、
前記半導体基板上に形成され、前記浮遊ゲート絶縁膜の隣に位置している選択ゲート絶縁膜と、
前記選択ゲート絶縁膜上に形成され、側面が第２絶縁膜を介して前記浮遊ゲート電極の第１側面に接する選択ゲート電極と、
前記浮遊ゲート電極の第２側面に、第３絶縁膜を介して接する消去ゲート電極と、
を備え、
前記第２絶縁膜は、前記第３絶縁膜に対してウェットエッチングによるエッチング選択比が１０以上である材料からなり、前記第２絶縁膜の下端は、前記浮遊ゲート絶縁膜の上面よりも前記半導体基板の近くに位置する半導体装置。
【請求項２】
半導体基板と、
前記半導体基板上に形成された浮遊ゲート絶縁膜と、
前記浮遊ゲート絶縁膜上に形成された浮遊ゲート電極と、
前記浮遊ゲート電極上に第１絶縁膜を介して形成された制御ゲート電極と、
前記半導体基板上に形成され、前記浮遊ゲート絶縁膜の隣に位置している選択ゲート絶縁膜と、
前記選択ゲート絶縁膜上に形成され、側面が第２絶縁膜を介して前記浮遊ゲート電極の第１側面に接する選択ゲート電極と、
前記浮遊ゲート電極の第２側面に、第３絶縁膜を介して接する消去ゲート電極と、
を備え、
前記第３絶縁膜は酸化シリコン膜であり、
前記第２絶縁膜は、窒化シリコン膜であり、前記第２絶縁膜の下端は、前記浮遊ゲート絶縁膜の上面よりも前記半導体基板の近くに位置する半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置において、
前記第２絶縁膜の下端から前記半導体基板までの距離は、前記選択ゲート絶縁膜の厚さよりも大きく、
前記第２絶縁膜と前記半導体基板の間に、前記選択ゲート絶縁膜及び前記選択ゲート電極の一部が入り込んでいる半導体装置。
【請求項４】
請求項１〜３のいずれか一項に記載の半導体装置において、
前記第３絶縁膜は、前記半導体基板と前記消去ゲート電極の間にも位置している半導体装置。
【請求項５】
半導体基板上に浮遊ゲート絶縁膜を形成する工程と、
前記浮遊ゲート絶縁膜の一部上に、浮遊ゲート電極、第１絶縁膜、及び制御ゲート電極の積層構造を形成する工程と、
前記浮遊ゲート絶縁膜のうち前記浮遊ゲート電極で被覆されていない非被覆領域を薄くする工程と、
前記浮遊ゲート電極及び前記制御ゲート電極の第１側面に、下端が前記浮遊ゲート電極の外側に位置し、かつ前記浮遊ゲート絶縁膜の前記非被覆領域に接する第２絶縁膜を形成する工程と、
前記浮遊ゲート電極及び前記制御ゲート電極の第１側面上、前記制御ゲート電極上、前記第２絶縁膜上、及び前記半導体基板上に、第３絶縁膜を形成する工程と、
前記第２側面上に位置する前記第３絶縁膜上に、マスク膜を形成する工程と、
前記マスク膜をマスクとして前記第３絶縁膜をウェットエッチングすることにより、前記制御ゲート電極の少なくとも一部上、前記第２絶縁膜上、及び前記半導体基板上に位置する前記第３絶縁膜を除去する工程と、
前記半導体基板のうち前記第２絶縁膜に面する領域上に、選択ゲート絶縁膜を形成する工程と、
前記選択ゲート絶縁膜上に、側面が前記第２絶縁膜に接する選択ゲート電極を形成する工程と、
前記第２側面に位置する前記第３絶縁膜上に、消去ゲート電極を形成する工程と、
を備え、
前記第２絶縁膜は、前記ウェットエッチングにおけるエッチング条件において、前記第３絶縁膜に対してエッチング選択比が１０以上である材料からなる半導体装置の製造方法。
【請求項６】
請求項５に記載の半導体装置の製造方法において、
前記第３絶縁膜は酸化シリコン膜であり、
前記第２絶縁膜は窒化シリコン膜である半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発型記憶素子を有する半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
記憶素子の一つに不揮発型記憶素子がある。不揮発型記憶素子に関する技術としては、例えば特許文献１〜３に記載のものがある。
【０００３】
特許文献１において、不揮発型記憶素子は、浮遊ゲート絶縁膜上に浮遊ゲート電極を形成し、さらに浮遊ゲート電極上に、絶縁膜を介して制御ゲート電極を形成した構成を有している。そして浮遊ゲート電極の隣には消去ゲート電極が位置しているが、浮遊ゲート電極と消去ゲート電極の間には、酸化シリコン膜が形成されている。
【０００４】
特許文献２において、不揮発型記憶素子は、浮遊ゲート絶縁膜上に浮遊ゲート電極を形成し、さらに浮遊ゲート電極上に、ＯＮＯ膜を介して制御ゲート電極を形成した構成を有している。そして浮遊ゲート電極の隣には消去ゲート電極が位置しているが、浮遊ゲート電極と消去ゲート電極の間には、酸化シリコン膜が形成されている。また選択ゲート電極も浮遊ゲート電極の隣に位置しているが、浮遊ゲート電極と選択ゲート電極の間には、酸化シリコン膜が形成されている。この酸化シリコン膜は、浮遊ゲート電極を酸化することにより形成されている。
【０００５】
特許文献３において、浮遊ゲート絶縁膜上に浮遊ゲート電極を形成し、さらに浮遊ゲート電極上に、絶縁膜を介して消去ゲート電極を形成した構成を有している。制御ゲート電極は浮遊ゲート電極の隣に位置しているが、浮遊ゲート電極と制御ゲート電極の間には、酸化膜が形成されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−０５０２０８号公報
【特許文献２】特開平１０−２００００３号公報
【特許文献３】特開２００９−０８８０５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
不揮発型記憶素子の消去ゲート電極が浮遊ゲート電極の隣に位置している場合、消去ゲート電極と浮遊ゲート電極の間に位置する絶縁膜を、堆積法により形成することがある。本発明者は、このような場合、以下の問題があることを見出した。
【０００８】
堆積法により形成される絶縁膜は全面に形成されるため、不要な部分を除去するためにエッチングを行う必要がある。このエッチングをドライエッチングで行う場合、除去対象の絶縁膜が半導体基板上に位置していると、半導体基板にダメージが入る可能性がある。一方、このエッチングをウェットエッチングで行う場合、半導体基板にダメージが入ることは抑制できるが、浮遊ゲート絶縁膜もサイドエッチングされる可能性が出てくる。
【課題を解決するための手段】
【０００９】
本発明によれば、半導体基板と、
前記半導体基板上に形成された浮遊ゲート絶縁膜と、
前記浮遊ゲート絶縁膜上に形成された浮遊ゲート電極と、
前記浮遊ゲート電極上に第１絶縁膜を介して形成された制御ゲート電極と、
前記半導体基板上に形成され、前記浮遊ゲート絶縁膜の隣に位置している選択ゲート絶縁膜と、
前記選択ゲート絶縁膜上に形成され、側面が第２絶縁膜を介して前記浮遊ゲート電極の第１側面に接する選択ゲート電極と、
前記浮遊ゲート電極の第２側面に、第３絶縁膜を介して接する消去ゲート電極と、
を備え、
前記第２絶縁膜は、前記第３絶縁膜に対してウェットエッチングによるエッチング選択比が１０以上である材料からなり、前記第２絶縁膜の下端は、前記浮遊ゲート絶縁膜の上面よりも前記半導体基板の近くに位置する半導体装置が提供される。
【００１０】
本発明によれば、半導体基板と、
前記半導体基板上に形成された浮遊ゲート絶縁膜と、
前記浮遊ゲート絶縁膜上に形成された浮遊ゲート電極と、
前記浮遊ゲート電極上に第１絶縁膜を介して形成された制御ゲート電極と、
前記半導体基板上に形成され、前記浮遊ゲート絶縁膜の隣に位置している選択ゲート絶縁膜と、
前記選択ゲート絶縁膜上に形成され、側面が第２絶縁膜を介して前記浮遊ゲート電極の第１側面に接する選択ゲート電極と、
前記浮遊ゲート電極の第２側面に、第３絶縁膜を介して接する消去ゲート電極と、
を備え、
前記第３絶縁膜は酸化シリコン膜であり、
前記第２絶縁膜は、窒化シリコン膜であり、前記第２絶縁膜の下端は、前記浮遊ゲート絶縁膜の上面よりも前記半導体基板の近くに位置する半導体装置が提供される。
【００１１】
本発明によれば、第２絶縁膜の下端は、浮遊ゲート絶縁膜の上面よりも半導体基板の近くに位置している。このため、第３絶縁膜の不要な部分を除去するときのエッチングとして、ウェットエッチングを用いても、浮遊ゲート絶縁膜がサイドエッチングされることを抑制できる。
【００１２】
本発明によれば、半導体基板上に浮遊ゲート絶縁膜を形成する工程と、
前記浮遊ゲート絶縁膜の一部上に、浮遊ゲート電極、第１絶縁膜、及び制御ゲート電極の積層構造を形成する工程と、
前記浮遊ゲート絶縁膜のうち前記浮遊ゲート電極で被覆されていない非被覆領域を薄くする工程と、
前記浮遊ゲート電極及び前記制御ゲート電極の第１側面に、下端が前記浮遊ゲート電極の外側に位置し、かつ前記浮遊ゲート絶縁膜の前記非被覆領域に接する第２絶縁膜を形成する工程と、
前記浮遊ゲート電極及び前記制御ゲート電極の第１側面上、前記制御ゲート電極上、前記第２絶縁膜上、及び前記半導体基板上に、第３絶縁膜を形成する工程と、
前記第２側面上に位置する前記第３絶縁膜上に、マスク膜を形成する工程と、
前記マスク膜をマスクとして前記第３絶縁膜をウェットエッチングすることにより、前記制御ゲート電極の少なくとも一部上、前記第２絶縁膜上、及び前記半導体基板上に位置する前記第３絶縁膜を除去する工程と、
前記半導体基板のうち前記第２絶縁膜に面する領域上に、選択ゲート絶縁膜を形成する工程と、
前記選択ゲート絶縁膜上に、側面が前記第２絶縁膜に接する選択ゲート電極を形成する工程と、
前記第２側面に位置する前記第３絶縁膜上に、消去ゲート電極を形成する工程と、
を備え、
前記第２絶縁膜は、前記ウェットエッチングにおけるエッチング条件において、前記第３絶縁膜に対してエッチング選択比が１０以上である材料からなる半導体装置の製造方法が提供される。
【発明の効果】
【００１３】
本発明によれば、第３絶縁膜の不要な部分を除去するときのエッチングとして、ウェットエッチングを用いても、浮遊ゲート絶縁膜がサイドエッチングされることを抑制できる。
【図面の簡単な説明】
【００１４】
【図１】実施形態に係る半導体装置の製造方法を示す断面図である。
【図２】実施形態に係る半導体装置の製造方法を示す断面図である。
【図３】実施形態に係る半導体装置の製造方法を示す断面図である。
【図４】実施形態に係る半導体装置の製造方法を示す断面図である。
【図５】実施形態に係る半導体装置の製造方法を示す断面図である。
【図６】実施形態に係る半導体装置の製造方法を示す断面図である。
【図７】図６（ｂ）において点線Ａで囲んだ部分の構造を示す図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１６】
図１〜図６は、実施形態に係る半導体装置の製造方法を示す断面図である。この半導体装置の製造方法は、以下の工程を有している。まず、半導体基板１００上に浮遊ゲート絶縁膜１１０を形成する。次いで、浮遊ゲート絶縁膜１１０の一部上に、浮遊ゲート電極１２０、第１絶縁膜１３２、及び制御ゲート電極１３０の積層構造を形成する。次いで、浮遊ゲート絶縁膜１１０のうち浮遊ゲート電極１２０で被覆されていない非被覆領域１１２を薄くする。次いで、浮遊ゲート絶縁膜１１０及び浮遊ゲート電極１２０の第１側面に、第２絶縁膜１５２を形成する。この状態において、第２絶縁膜１５２は、下端が浮遊ゲート電極１２０の外側に位置しており、かつ浮遊ゲート絶縁膜１１０の非被覆領域１１２に接している。次いで、浮遊ゲート電極１２０及び制御ゲート電極１３０の第１側面上、制御ゲート電極１３０上、第２絶縁膜１５２上、及び半導体基板１００上に、第３絶縁膜１６０を形成する。次いで、第２側面上に位置する第３絶縁膜１６０上に、レジストパターン５４（マスク膜）を形成する。ついでレジストパターン５４をマスクとして第３絶縁膜１６０をウェットエッチングする。これにより、制御ゲート電極１３０の少なくとも一部上、第２絶縁膜１５２上、及び半導体基板１００上に位置する第３絶縁膜１６０を除去する。次いで、半導体基板１００のうち第２絶縁膜１５２に面する領域上に、選択ゲート絶縁膜１７２を形成する。次いで、選択ゲート絶縁膜１７２上に、選択ゲート電極１７０を形成する。選択ゲート電極１７０は、側面が第２絶縁膜１５２に接している。次いで、第２側面に位置する第３絶縁膜１６０上に、消去ゲート電極１８０を形成する。
【００１７】
第２絶縁膜１５２は、上記したウェットエッチング工程におけるエッチング条件において、第３絶縁膜１６０に対してエッチング選択比が１０以上である材料からなる。例えば第３絶縁膜１６０が酸化シリコン膜である場合、第２絶縁膜１５２は、窒化シリコン膜である。
【００１８】
まず図１（ａ）に示すように、半導体基板１００を準備する。半導体基板１００は、例えばシリコン基板である。次いで、半導体基板１００上に浮遊ゲート絶縁膜１１０を形成する。半導体基板１００がシリコン基板である場合、浮遊ゲート絶縁膜１１０は、例えば熱酸化法により形成される。
【００１９】
次いで、浮遊ゲート絶縁膜１１０上に、ポリシリコン膜１２２、第１絶縁膜１３２、ポリシリコン膜１３１、及び絶縁膜１４０をこの順に形成する。これらの膜は、例えば気相法により形成される。ここでの気相法には、例えばＣＶＤ法、スパッタリング法、ＡＬＤ法が含まれる。第１絶縁膜１３２、は、例えば、酸化シリコン層、窒化シリコン層及び酸化シリコン層がこの順に形成されたＯＮＯ膜である。絶縁膜１４０は、例えば、窒化シリコン層、酸化シリコン層、及び窒化シリコン層がこの順に形成されたＮＯＮ膜である。
【００２０】
次いで図１（ｂ）に示すように、絶縁膜１４０上にマスクパターン（図示せず）を形成し、このマスクパターンをマスクとして、絶縁膜１４０、ポリシリコン膜１３１、及び第１絶縁膜１３２に対して異方性エッチング、例えば異方性を有するドライエッチングを行う。このとき、ポリシリコン膜１２２はエッチングストッパとして機能する。これにより、制御ゲート電極１３０が形成される。また絶縁膜１４０及び第１絶縁膜１３２も、制御ゲート電極１３０と同様のパターンになる。本図に示す例では、第１絶縁膜１３２、制御ゲート電極１３０、及び絶縁膜１４０の積層構造が２つ互いに対向している。その後、マスクパターンが残っている場合、このマスクパターンを除去する。なお、絶縁膜１４０は、以後の工程において、ハードマスクとして機能する。
【００２１】
次いで図２（ａ）に示すように、第１絶縁膜１３２、制御ゲート電極１３０、及び絶縁膜１４０からなる２つの積層構造の間に位置するポリシリコン膜１２２を覆うように、レジストパターン５０を形成する。次いでレジストパターン５０及び絶縁膜１４０をマスクとして、ポリシリコン膜１２２に対して異方性エッチング、例えば異方性を有するドライエッチングを行う。このとき、浮遊ゲート絶縁膜１１０はエッチングストッパとして機能する。これにより、ポリシリコン膜１２２は、第１絶縁膜１３２、制御ゲート電極１３０、及び絶縁膜１４０からなる２つの積層構造の間に位置する部分、及び絶縁膜１４０の下方に位置する部分を除いて、除去される。これにより、非被覆領域１１２に位置する浮遊ゲート絶縁膜１１０は露出する。
【００２２】
その後、図２（ｂ）に示すように、レジストパターン５０を除去する。次いで、第１絶縁膜１３２、制御ゲート電極１３０、及び絶縁膜１４０からなる２つの積層構造の側面及び上面上、ポリシリコン膜１２２の側面上、２つの積層構造の間に位置するポリシリコン膜１２２上、及び非被覆領域１１２に位置する浮遊ゲート絶縁膜１１０上に、酸化シリコン膜１５０を堆積法により形成する。次いで、酸化シリコン膜１５０を異方性エッチングする。これにより、酸化シリコン膜１５０は、２つの積層構造の側面に位置する部分、及びポリシリコン膜１２２の側面上に位置する部分を除いて、除去される。またこの工程において、エッチング時間等を調整することにより、非被覆領域１１２に位置する浮遊ゲート絶縁膜１１０を、ポリシリコン膜１２２で覆われている部分と比較して薄くする。
【００２３】
次いで図３（ａ）に示すように、酸化シリコン膜１５０上、絶縁膜１４０上、非被覆領域１１２に位置する浮遊ゲート絶縁膜１１０上、及び２つの積層構造の間に位置するポリシリコン膜１２２上に、第２絶縁膜１５２を堆積法により形成する。第２絶縁膜１５２は、後述する第３絶縁膜１６０のウェットエッチング工程において、第３絶縁膜１６０よりもエッチングがされにくい材料、例えば第３絶縁膜１６０に対するエッチング選択比が１０以上の材料により形成される。第３絶縁膜１６０が酸化シリコン膜である場合、第２絶縁膜１５２は、例えば窒化シリコン膜である。次いで、第２絶縁膜１５２を異方性エッチングする。これにより、第２絶縁膜１５２は、酸化シリコン膜１５０上に位置する部分を除いて除去される。
【００２４】
次いで図３（ｂ）に示すように、第２絶縁膜１５２上、絶縁膜１４０上、非被覆領域１１２に位置する浮遊ゲート絶縁膜１１０上、及び２つの積層構造の間に位置するポリシリコン膜１２２上に、酸化シリコン膜１５４を堆積法により形成する。次いで、酸化シリコン膜１５４を異方性エッチングする。これにより、酸化シリコン膜１５４は、第２絶縁膜１５２上に位置する部分を除いて除去される。またこの工程において、非被覆領域１１２に位置する浮遊ゲート絶縁膜１１０は、ポリシリコン膜１２２で覆われている部分と比較してさらに薄くなる。
【００２５】
次いで図４（ａ）に示すように、レジストパターン５２を形成する。レジストパターン５２は、非被覆領域１１２に位置する浮遊ゲート絶縁膜１１０を覆っているが、２つの積層構造の間に位置するポリシリコン膜１２２は覆っていない。次いで、レジストパターン５２及び絶縁膜１４０をマスクとして、ポリシリコン膜１２２を異方性エッチングする。これにより、ポリシリコン膜１２２は２つに分断され、２つの浮遊ゲート電極１２０が形成される。
【００２６】
次いで、レジストパターン５２及び絶縁膜１４０をマスクとして、半導体基板１００に不純物を注入する。これにより、半導体基板１００のうち２つの浮遊ゲート電極１２０の間に位置する領域には、不純物領域１０２が形成される。
【００２７】
次いで図４（ｂ）に示すように、レジストパターン５２及び絶縁膜１４０をマスクとして、浮遊ゲート電極１２０、第１絶縁膜１３２、制御ゲート電極１３０、及び絶縁膜１４０からなる２つの積層構造の間に位置する浮遊ゲート絶縁膜１１０を等方性エッチングする。これにより、浮遊ゲート絶縁膜１１０も２つに分断される。またこの工程において、２つの積層構造の間に位置する酸化シリコン膜１５４も除去される。
【００２８】
次いで図５（ａ）に示すように、浮遊ゲート絶縁膜１１０，浮遊ゲート電極１２０、第１絶縁膜１３２、制御ゲート電極１３０、及び絶縁膜１４０からなる２つの積層構造の側面上及び上面上、非被覆領域１１２上、並びに半導体基板１００のうち不純物領域１０２が形成されている領域上に、第３絶縁膜１６０を堆積法により形成する。第３絶縁膜１６０は、例えば酸化シリコン膜である。
【００２９】
次いで図５（ｂ）に示すように、浮遊ゲート絶縁膜１１０、浮遊ゲート電極１２０、第１絶縁膜１３２、制御ゲート電極１３０、及び絶縁膜１４０からなる２つの積層構造の間を、レジストパターン５４で被覆する。このとき、絶縁膜１４０の一部上もレジストパターン５４で被覆される。次いでレジストパターン５４をマスクとして第３絶縁膜１６０をウェットエッチングする。このときのエッチング液は、例えばＢＨＦ(バッファードフッ酸)である。これにより、第３絶縁膜１６０のうち、非被覆領域１１２上に位置する部分、及び上記した積層構造の側面のうち互いに対向しない面（第１側面）上に位置する部分は、いずれも除去される。
【００３０】
この工程において、非被覆領域１１２に位置する半導体基板１００は露出する。また、酸化シリコン膜１５４のうち第１側面上に位置する部分も除去される。さらに、浮遊ゲート絶縁膜１１０のうち第２絶縁膜１５２の下端の下に位置する部分も除去される。ただし、図２（ｂ）に示す工程において、非被覆領域１１２に位置する浮遊ゲート絶縁膜１１０は薄くなっている。従って、第１側面上に位置する第２絶縁膜１５２の下端は、浮遊ゲート電極１２０の下に位置する浮遊ゲート絶縁膜１１０の上面よりも、半導体基板１００の表面に近くなる。従って、第３絶縁膜１６０をウェットエッチングするときに、酸化シリコン膜１５０の下端の下に位置する浮遊ゲート絶縁膜１１０がサイドエッチングされることを抑制できる。
【００３１】
その後、図６（ａ）に示すように、レジストパターン５４を除去する。次いで、半導体基板１００を熱酸化することにより、非被覆領域１１２に位置する半導体基板１００に、選択ゲート絶縁膜１７２を形成する。選択ゲート絶縁膜１７２は、第２絶縁膜１５２の下方にも形成される。
【００３２】
次いで図６（ｂ）に示すように、浮遊ゲート絶縁膜１１０、浮遊ゲート電極１２０、第１絶縁膜１３２、制御ゲート電極１３０、及び絶縁膜１４０からなる２つの積層構造の間、及び選択ゲート絶縁膜１７２上に、ポリシリコン膜を形成する。次いで、このポリシリコン膜上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとしてポリシリコン膜に対して異方性エッチングを行う。これにより、選択ゲート絶縁膜１７２上には選択ゲート電極１７０が形成される。また２つの積層構造の間には、消去ゲート電極１８０が形成される。このようにして、不揮発型記憶素子が形成される。
【００３３】
図６（ｂ）に示す不揮発メモリは、浮遊ゲート絶縁膜１１０、浮遊ゲート電極１２０、制御ゲート電極１３０、選択ゲート絶縁膜１７２、選択ゲート電極１７０、及び消去ゲート電極１８０を有している。浮遊ゲート絶縁膜１１０は、半導体基板１００上に形成されている。浮遊ゲート電極１２０は浮遊ゲート絶縁膜１１０上に形成されている。制御ゲート電極１３０は、第１絶縁膜１３２を介して浮遊ゲート電極１２０上に位置している。選択ゲート絶縁膜１７２は浮遊ゲート絶縁膜１１０の隣に位置している。選択ゲート電極１７０は選択ゲート絶縁膜１７２上に位置しており、側面が第２絶縁膜１５２を介して浮遊ゲート電極１２０の第１側面に接続している。消去ゲート電極１８０は、第３絶縁膜１６０を介して浮遊ゲート電極１２０に接続している。第３絶縁膜１６０は、消去ゲート電極１８０の下端と半導体基板１００の間にも位置している。
【００３４】
図７は、図６（ｂ）において点線Ａで囲んだ部分の構造を示す図である。本図に示すように、第２絶縁膜１５２の下端は、浮遊ゲート絶縁膜１１０の上面よりも、半導体基板１００の表面の近くに位置している。第２絶縁膜１５２の下端から半導体基板１００の表面までの距離は、選択ゲート絶縁膜１７２の厚さよりも大きい。そして第２絶縁膜１５２の下端と半導体基板１００の間には、選択ゲート絶縁膜１７２及び選択ゲート電極１７０の一部が入り込んでいる。
【００３５】
次に、本実施形態の作用及び効果について説明する。本実施形態では、図５を用いて説明したように、第３絶縁膜１６０のうち非被覆領域１１２に位置する部分を除去するときに、ウェットエッチングを用いている。このため、この工程において、非被覆領域１１２に位置する半導体基板１００にダメージが入ることを抑制できる。
【００３６】
また、第３絶縁膜１６０を除去するときにウェットエッチングを用いた場合、浮遊ゲート絶縁膜１１０にサイドエッチングが入る可能性が出てくる。この場合、浮遊ゲート絶縁膜１１０のうちサイドエッチングがされた部分に、選択ゲート電極１７０が入り込み、浮遊ゲート電極１２０と選択ゲート電極１７０が近づく可能性が出てくる。この可能性は、第３絶縁膜１６０と浮遊ゲート絶縁膜１１０が同一の材料、例えば酸化シリコン膜で形成したときに顕著になる。
【００３７】
これに対して本実施形態では、図２（ｂ）に示す工程において、非被覆領域１１２に位置する浮遊ゲート絶縁膜１１０を、ポリシリコン膜１２２（後の工程で浮遊ゲート電極１２０となる）の下に位置する浮遊ゲート絶縁膜１１０よりも薄くしている。従って、図５（ｂ）に示すように、第２絶縁膜１５２の下端は、浮遊ゲート絶縁膜１１０の上面よりも、半導体基板１００の表面の近くに位置する。従って、浮遊ゲート絶縁膜１１０にサイドエッチングが入り、このサイドエッチングがされた部分に選択ゲート電極１７０が入り込んでも、浮遊ゲート電極１２０と選択ゲート電極１７０が近づくことを抑制できる。
【００３８】
また、第３絶縁膜１６０をウェットエッチングするとき、第２絶縁膜１５２の下端は、浮遊ゲート絶縁膜１１０の上面よりも、半導体基板１００の表面の近くに位置している。このため、第２絶縁膜１５２の下方に位置する領域、及びこれよりも浮遊ゲート絶縁膜１１０の近くに位置する領域では、ウェットエッチングの薬液に含まれるエッチング成分が補充されにくい。従って、浮遊ゲート絶縁膜１１０にサイドエッチングが入ることそのものも抑制できる。
【００３９】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【符号の説明】
【００４０】
５０ レジストパターン
５２ レジストパターン
５４ レジストパターン
１００ 半導体基板
１０２ 不純物領域
１１０ 浮遊ゲート絶縁膜
１１２ 非被覆領域
１２０ 浮遊ゲート電極
１２２ ポリシリコン膜
１３０ 制御ゲート電極
１３１ ポリシリコン膜
１３２ 第１絶縁膜
１４０ 絶縁膜
１５０ 酸化シリコン膜
１５２ 第２絶縁膜
１５４ 酸化シリコン膜
１６０ 第３絶縁膜
１７０ 選択ゲート電極
１７２ 選択ゲート絶縁膜
１８０ 消去ゲート電極
【図１】
2012222201.tif 000003
【図２】
2012222201.tif 000004
【図３】
2012222201.tif 000005
【図４】
2012222201.tif 000006
【図５】
2012222201.tif 000007
【図６】
2012222201.tif 000008
【図７】
2012222201.tif 000009