(57)【要約】【課題】ツェナー電圧を、ばらつきが少なくかつＥＳＤ耐圧の高いツェナーダイオードを提供する。【解決手段】この半導体装置は、ダイオード領域を形成するための下地層となる半導体層が、イオン注入によって、所望の不純物濃度をもつように形成された拡散層で構成される。少なくとも表面が第１導電型の半導体層としてＮ型拡散層２Ｄを構成する半導体基板１と、前記半導体基板表面に形成され、前記半導体層と同一導電型である第１導電型を有する第１の拡散領域としてのＮ＋型拡散領域６と、前記第１の拡散領域よりも広い面積を有しかつ一部に重なりもつように形成された第２導電型を有する第２の拡散領域とを具備し、前記第２の拡散領域は、前記第１の拡散領域とＰＮ接合を形成する、ダイオード形成領域としてのＰ型拡散領域８と、前記ダイオード形成領域を取り囲む、リング構造領域７とを構成する。【選択図】図１
2012186369.tif 000002
【特許請求の範囲】
【請求項１】
表面に第１導電型の半導体層を有する第１導電型の半導体基板と、
前記半導体層表面に形成され、前記半導体層と同一導電型である第１導電型を有する第１の拡散領域と、
前記第１の拡散領域とＰＮ接合を形成する、第２導電型を有する第２の拡散領域とを有する半導体装置であって、
前記半導体層が、イオン注入によって形成された拡散層で構成された半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記半導体層は、底部に複数の濃度ピークを有する半導体装置。
【請求項３】
請求項２に記載の半導体装置であって、
前記第２の拡散領域は、前記第１の拡散領域よりも広い面積を有しかつ一部に重なりもつように形成されており、
前記第２の拡散領域は、前記第１の拡散領域とＰＮ接合を形成する、ダイオード形成領域と、前記ダイオード形成領域を取り囲む、リング構造領域とを構成する半導体装置。
【請求項４】
請求項３に記載の半導体装置であって、
前記第１の拡散領域と第２の拡散領域との重なりによる接合部は、その周辺部の耐圧よりも低い電圧で降伏する半導体装置。
【請求項５】
請求項４に記載の半導体装置であって、
前記第１導電型の半導体層は、エピタキシャル成長後に、不純物拡散によって所望の濃度に注入された半導体層であり、
前記第２の拡散領域は、前記第１の拡散領域の上部の導電型を反転して形成された反転領域を含む半導体装置。
【請求項６】
請求項５に記載の半導体装置であって、
前記半導体基板は、表面で前記第２の拡散領域の周縁部に自己整合するように開口をもつ絶縁層を有する半導体装置。
【請求項７】
第１導電型の半導体基板表面に、不純物を注入し、拡散することで、拡散領域からなる第１導電型の半導体層を形成する工程と、
前記第１導電型の半導体層表面に、第１導電型の不純物を注入し、前記半導体層と同一導電型を有する第１導電型を有する第１の拡散領域を形成する第１の不純物拡散工程と、
第２導電型の不純物を注入し、前記第１導電型の拡散領域の形成された前記半導体層表面に、前記第１の拡散領域とＰＮ接合を形成する、第２導電型を有する第２の拡散領域を形成する第２の不純物拡散工程とを含む半導体装置の製造方法。
【請求項８】
請求項７に記載の半導体装置の製造方法であって、
前記第１導電型の半導体層を形成する工程は、第１導電型の半導体基板表面に、エピタキシャル層を形成する工程と、前記エピタキシャル層内に不純物を注入する工程とを含む半導体装置の製造方法。
【請求項９】
請求項８に記載の半導体装置の製造方法であって、
前記不純物を注入する工程は、同一のドーズ量で、加速電圧を変化させて複数回イオン注入を行う工程を含む半導体装置の製造方法。
【請求項１０】
請求項７乃至９のいずれか１項に記載の半導体装置の製造方法であって、
少なくとも表面が第１導電型の半導体層を構成する半導体基板表面に、
前記第２の不純物拡散工程は、
第２導電型の不純物を注入し、前記第１導電型の拡散領域の形成された前記半導体層表面に、前記第１の拡散領域よりも広い面積を有しかつ一部に重なりもつように第２導電型を有する第２の拡散領域を形成し、前記第１の拡散領域表面の導電型を反転し、前記第１の拡散領域とＰＮ接合を形成する、ダイオード形成領域と、前記ダイオード形成領域を取り囲む、リング構造領域とを形成する工程を含む半導体装置の製造方法。
【請求項１１】
請求項１０に記載の半導体装置の製造方法であって、
前記第１の不純物拡散工程に先立ち、前記第２の拡散領域に相当する領域に開口を有する絶縁層を形成する工程を含む半導体装置の製造方法。
【請求項１２】
請求項１１に記載の半導体装置の製造方法であって、
前記第１の不純物拡散工程は、前記開口よりも小さい開口を有するレジストマスクを介して不純物を導入する工程を含む半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に係り、特にダイオードにおけるツェナー電圧のばらつきの低減に関するものである。
【背景技術】
【０００２】
従来、ツェナーダイオードとしては、Ｎ/Ｎ＋エピタキシャルウェハにＰ型層を拡散されたツェナーダイオードが提案されている（特許文献１）。
【０００３】
図１３は特許文献１に記載された従来のツェナーダイオードの構造図の一例を示すものである。一例を図１３に示すように、このツェナーダイオードは、Ｎ＋型シリコン基板１０１の表面に形成されたＮ−型エピタキシャル層１０２内にＰ型拡散層１０８を形成し、ＰＮ接合を形成したものである。製造に際しては、ガードリング１０７が形成されたＮ＋型シリコン基板１０１上のＮ−型エピタキシャル層１０２の表面に、開口された絶縁膜１０３を介して、ポリシリコン膜１１８を形成し、さらに、このポリシリコン膜１１８の表面にポリボロンフィルム（図示せず）を塗布して熱処理（熱拡散）を行うことにより、ボロン拡散を行いＰ型拡散層１０８を形成することによって得られる。１１０はアノード電極である。このツェナーダイオードにおいては、ツェナー電圧は、Ｎ−型エピタキシャル層１０２とＰ型拡散層１０８との濃度の関係において一義的に決まる関係であった。
また特許文献２でも同様のツェナーダイオードの製造方法が提案されている。
【０００４】
また、ツェナー耐圧のばらつきを低減するために、特許文献３の構造も提案されている。この半導体装置は、例えば図１４に示すように、縦型の半導体装置であって、Ｎ＋＋型シリコン基板１の表面に第１導電型の半導体層としてＮ型エピタキシャル層２を形成してなるもので、このＮ型エピタキシャル層２表面に、第１の拡散領域としてＮ＋型拡散領域６を形成するとともに、このＮ＋型拡散領域６よりも広い面積を有しかつ一部に重なりもつように形成された第２導電型を有する第２の拡散領域としてのＰ型拡散領域８を具備し、このＰ型拡散領域８が、前記Ｎ＋型拡散領域６とＰＮ接合を形成し、ツェナーダイオード形成領域を形成する。そしてこのツェナーダイオード形成領域の周囲にこれを取り囲むＰ型拡散領域からなるガードリング（リング構造領域）７を具備している。また表面にはアルミニウム薄膜からなるアノード電極１０が形成され、その上層に窒化シリコン膜からなる保護膜１１が形成されている。
そしてＰ型拡散領域８とガードリング７とは同一の不純物導入領域で構成されるが、反転による濃度差により、Ｐ型拡散領域８がＮ＋型拡散領域６との重なりにより形成される接合部は、その周辺部の耐圧よりも低い電圧で降伏するように形成される。
この構成により、素材、すなわち半導体層（半導体基板）の比抵抗（不純物濃度）の影響なしに、所望の濃度の不純物を注入することで第１の拡散領域を形成し、この第１の拡散領域に対する第２の拡散領域の不純物濃度でツェナー耐圧が決定されることになり、制御性よく、所望のツェナー特性を有する半導体装置を提供することが可能となる。
【０００５】
【特許文献１】特開２００６−１０９５１８号公報
【特許文献２】特開２００５−３０３０３２号公報（第１５頁、図１２・図１５参照）
【特許文献３】特開２０１０−２３９０１６号公報（図１）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
近年、ツェナーダイオードは、ツェナー電圧が細分化され、しかもそのツェナー電圧の規格範囲は非常に狭いことから、ウェハ面内、ウェハ間および製造ロット間でのツェナー
電圧にばらつきがあると、必要なツェナー電圧を持った半導体装置の抽出は数量的に低くなり、その結果、歩留りが低下する。
【０００７】
即ち、エピタキシャル層の濃度コントロールは難しく限界に近いものである。このように、エピタキシャル層の濃度ばらつきによりツェナー電圧も比例して大きくばらつき、そのため、必要なツェナー電圧を高歩留りで得ることは困難であるという課題があった。
【０００８】
又、従来の構成では、ツェナー電圧は、Ｎ−型エピタキシャル層１０２の濃度とＰ型拡散層１０３との濃度との関係において一義的に決まる為に、必要なツェナー電圧ごとに異なった濃度のエピタキシャルウェハが必要となり、膨大なウェハの在庫が必要になるという課題があった。
特許文献３の構造においては、第１および第２導電型の拡散層が重なるように円形状に配置され、その端部を、ガードリングで環状に取り囲むようにしたものである。したがって、図１５（ａ）および（ｂ）にツェナー電圧７．５Ｖおよび３９Ｖのときの濃度プロファイルを示すように、耐圧のばらつきは低減されるものの、ツェナー電圧３９Ｖのとき、第１および第２導電型の拡散層すなわちＰ型拡散層とＮ型拡散層との交点は７．５Ｖと比べて、エピタキシャル層との濃度差は小さい。注入に比べエピタキシャル層のほうが公差が大きいため、エピタキシャル層の濃度ばらつきに起因して第１および第２導電型の拡散層の交点とエピタキシャル層との濃度差にはばらつきが生じ易い。このためツェナー電圧にもばらつきが生じ易いという問題があった。
【０００９】
本発明は、前記実情に鑑みてなされたもので、ツェナー電圧のばらつきを極力なくし、高歩留まりで所望のツェナー電圧をもつ半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明は、表面に第１導電型の半導体層を有する第１導電型の半導体基板と、前記半導体層表面に形成され、前記半導体層と同一導電型である第１導電型を有する第１の拡散領域と、前記第１の拡散領域とＰＮ接合を形成する、第２導電型を有する第２の拡散領域とを有する半導体装置であって、前記半導体層が、イオン注入によって、形成された拡散層で構成されたことを特徴とする。
【００１１】
また本発明は、上記半導体装置であって、前記半導体層は、底部に複数の濃度ピークを有する。
【００１２】
また本発明は、上記半導体装置であって、前記第２の拡散領域は、前記第１の拡散領域よりも広い面積を有しかつ一部に重なりもつように形成されており、前記第２の拡散領域は、前記第１の拡散領域とＰＮ接合を形成する、ダイオード形成領域と、前記ダイオード形成領域を取り囲む、リング構造領域とを構成する。
【００１３】
また本発明は、上記半導体装置であって、前記第１の拡散領域と第２の拡散領域との重なりによる接合部は、その周辺部の耐圧よりも低い電圧で降伏する。
【００１４】
また本発明は、上記半導体装置であって、前記第１導電型の半導体層は、エピタキシャル成長後に、不純物拡散によって所望の濃度に注入された半導体層であり、前記第２の拡散領域は、前記第１の拡散領域の上部の導電型を反転して形成された反転領域を含む。
【００１５】
また本発明は、上記半導体装置であって、前記半導体基板は、表面で前記第２の拡散領域の周縁部に自己整合するように開口をもつ絶縁層を有する。
【００１６】
また本発明は、上記半導体装置であって、第１導電型の半導体基板表面に、不純物を注
入し、拡散することで、拡散領域からなる第１導電型の半導体層を形成する工程と、前記第１導電型の半導体層表面に、第１導電型の不純物を注入し、前記半導体層と同一導電型を有する第１導電型を有する第１の拡散領域を形成する第１の不純物拡散工程と、第２導電型の不純物を注入し、前記第１導電型の拡散領域の形成された前記半導体層表面に、前記第１の拡散領域とＰＮ接合を形成する、第２導電型を有する第２の拡散領域を形成する第２の不純物拡散工程とを含む。
【００１７】
また本発明は、上記半導体装置の製造方法であって、前記第１導電型の半導体層を形成する工程は、第１導電型の半導体基板表面に、エピタキシャル層を形成する工程と、前記エピタキシャル層内に不純物を注入する工程とを含む。
【００１８】
また本発明は、上記半導体装置であって、前記不純物を注入する工程は、同一のドーズ量で、加速電圧を変化させて複数回イオン注入を行う工程を含む。
【００１９】
また本発明は、上記半導体装置の製造方法であって、少なくとも表面が第１導電型の半導体層を構成する半導体基板表面に、前記第２の不純物拡散工程は、第２導電型の不純物を注入し、前記第１導電型の拡散領域の形成された前記半導体層表面に、前記第１の拡散領域よりも広い面積を有しかつ一部に重なりもつように第２導電型を有する第２の拡散領域を形成し、前記第１の拡散領域表面の導電型を反転し、前記第１の拡散領域とＰＮ接合を形成する、ダイオード形成領域と、前記ダイオード形成領域を取り囲む、リング構造領域とを形成する工程を含む
【００２０】
また本発明は、上記半導体装置であって、前記第１の不純物拡散工程に先立ち、前記第２の拡散領域に相当する領域に開口を有する絶縁層を形成する工程を含む。
【００２１】
また本発明は、上記半導体装置の製造方法であって、前記第１の不純物拡散工程は、前記開口よりも小さい開口を有するレジストマスクを介して不純物を導入する工程を含む。
【発明の効果】
【００２２】
以上のように、ダイオード領域を形成する半導体層は、基板濃度に対して十分にマージンをとることができるため、素材ばらつきがＰＮ接合に影響を与えることなく、ツェナー電圧ばらつきを低減することができる。
また、高抵抗化はしたものの、全面注入によって抵抗成分を低下させているため、ＥＳＤ耐量の向上を図ることができる。
また、全面注入によって疑似的に素材を作り込むため、必要とする製品のツェナー電圧ラインアップに対して、所望の素材を用いることができる。
このように、本発明によれば、エピタキシャル成長によるエピタキシャル層の濃度コントロールよりも、拡散による拡散濃度コントロールの方がはるかにばらつきが低く抑えられ、基板濃度に対して十分にマージンをとることができるため、高精度のツェナー電圧を得ることが可能となる。
【図面の簡単な説明】
【００２３】
【図１】本発明の半導体装置を示す断面図
【図２】（ａ）は図１に示した半導体装置の不純物濃度プロファイルを示す、（ｂ）は図１３の半導体装置の濃度プロファイルを示す
【図３】下地層である半導体層の不純物濃度とツェナーダイオードの耐圧との関係を示す
【図４】イオン注入方法を説明するための図
【図５】本発明の実施の形態１における半導体装置を示す断面図
【図６】本発明の実施の形態１における半導体装置の製造工程を示す断面図
【図７】本発明の実施の形態１における半導体装置の製造工程を示す断面図
【図８】本発明の実施の形態１における半導体装置の製造工程を示す断面図
【図９】本発明の実施の形態１における半導体装置の製造工程を示す断面図
【図１０】ツェナー電圧のばらつきを測定した結果を示す図
【図１１】ＥＳＤ耐圧の測定結果を示す図
【図１２】本発明の実施の形態２における半導体装置を示す断面図
【図１３】従来の半導体装置の断面図
【図１４】従来の半導体装置の断面図
【図１５】（ａ）および（ｂ）はツェナー電圧が異なる時の不純物濃度プロファイルを示す図
【発明を実施するための形態】
【００２４】
以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。
具体的な説明に先立ち、本発明の概念について説明する。
図１は、本発明の半導体装置の一例を示す概略断面図である。
この半導体装置は、ダイオード領域を形成するための下地層となる半導体層が、イオン注入によって、所望の不純物濃度をもつように形成されたＮ型拡散層（Ｎ型注入層）２Ｄで構成されたことを特徴とする。
他部については、図１４に示した上記特許文献３の半導体装置と同様の構成をとるものである。
【００２５】
この半導体装置は、縦型の半導体装置であって、Ｎ＋＋型シリコン基板１の表面に第１導電型の半導体層としてＮ型拡散層２Ｄを形成してなるもので、このＮ型拡散層表面に、第１の拡散領域としてＮ＋型拡散領域６を形成するとともに、このＮ＋型拡散領域６よりも広い面積を有しかつ一部に重なりもつように形成された第２導電型を有する第２の拡散領域としてのＰ型拡散領域８を具備し、このＰ型拡散領域８が、前記Ｎ＋型拡散領域６とＰＮ接合を形成し、ツェナーダイオード形成領域を形成したことを特徴とする。そしてこのツェナーダイオード形成領域の周囲にこれを取り囲むＰ型拡散領域からなるリング構造領域７を具備している。また表面にはアルミニウム薄膜からなるアノード電極１０が形成され、その上層に窒化シリコン膜からなる保護膜１１が形成されている。
【００２６】
そしてＮ型エピタキシャル層２は、表面にＰ型拡散領域からなるリング構造領域７の周縁部に自己整合するように開口をもつ絶縁層３を有している。Ｐ型拡散領域８はＮ＋型拡散領域６の上部の導電型を反転して形成された反転領域となっている。
【００２７】
この構成によれば、図２（ａ）にこの半導体装置の不純物濃度プロファイルを示すように、ダイオード領域を形成する下地となる半導体層であるＮ型拡散層２Ｄが低濃度のエピ
タキシャル層に注入によって所望の濃度を構成するようにしているため、ＰＮ接合を構成するＮ型拡散領域６の濃度は、基板濃度すなわち下地濃度に対して十分にマージンＭをとることができる。
図２（ｂ）は下地となる半導体層をエピタキシャル層で構成した図１４の半導体装置の濃度プロファイルを示す図である。本発明の半導体装置における下地濃度つまり半導体層２Ｄに対するＰＮ接合を構成するＮ型拡散領域６の濃度のマージンＭは、図１４の例における、基板濃度すなわち下地濃度に対するマージンＭ０に対して十分大きく取ることができる。ここでＮ型拡散領域６（Ｎ型注入層）の濃度は、Ｎｉで示し、Ｐ型拡散領域８（Ｐ型注入層）の濃度は、Ｐｉで示した。またＮ型エピタキシャル層の濃度は、Ｎｅで示し、Ｎ型基板の濃度は、Ｎｓｕｂで示した。
従って、素材ばらつきがＰＮ接合に影響を与えることなく、ツェナー電圧ばらつきを低減することができる。
【００２８】
また、エピタキシャル層を低濃度にして高抵抗化はしたものの、全面注入によって抵抗成分を高精度に所望の値となるように低下させているため、ＥＳＤ耐量の向上を図ることができる。
また図１３の半導体装置における下地層であるＮ型エピタキシャル層２とＰＮ接合を形成するＮ型拡散領域６との濃度差とツェナーダイオードの耐圧との関係を図３に示す。ａはＮ型注入層（Ｎ型拡散領域）を示し、ｂは基板濃度を示す。この図からもわかるように、ツェナー電圧が高くなるほど下地層の濃度とＮ型拡散領域６との濃度マージンが小さくなっている。
【００２９】
また、Ｐ型拡散領域８とリング構造領域７とは同一の不純物導入領域で構成されるが、反転による濃度差により、Ｐ型拡散領域８がＮ＋型拡散領域６との重なりにより形成される接合部は、その周辺部の耐圧よりも低い電圧で降伏するように形成される。
【００３０】
次にこの注入による半導体層の形成方法について説明する。
この例では、図４にイオン注入時の基板断面とその濃度プロファイルを示すように、底部に３の濃度ピークを有するように、同一のドーズ量で加速電圧を３段階に変化させてイオン注入を行う。そして必要に応じて９００から１０００℃の熱処理を行う。
このようにして得られた半導体層は底部に３つのピークが形成されるが、安定して極めて高精度の不純物濃度を確保することが可能となる。
【００３１】
（実施の形態１）
図５は、本発明の実施の形態１における半導体装置の断面図、図６乃至図９はこの半導体装置の製造工程を示す図である。図５乃至図９において、図１と同じ構成要素については同じ符号を用い、説明を省略する。
この半導体装置は、縦型の半導体装置であって、Ｎ＋＋型シリコン基板１の表面にイオン注入で形成した第１導電型の半導体層としてＮ型拡散層２Ｄからなる半導体層を形成してなるもので、この半導体層表面に、第１の拡散領域としてＮ＋型拡散領域６を形成するとともに、このＮ＋型拡散領域６よりも広い面積を有しかつ一部に重なりもつように形成された第２導電型を有する第２の拡散領域としてのＰ型拡散領域８を具備し、このＰ型拡散領域８が、前記Ｎ＋型拡散領域６とＰＮ接合を形成し、ツェナーダイオード形成領域を形成したことを特徴とする。そしてこのツェナーダイオード形成領域の周囲にこれを取り囲むＰ型拡散領域からなるリング構造領域７を具備している。また表面にはアルミニウム薄膜からなるアノード電極１０が形成され、その上層に窒化シリコン膜からなる保護膜１１が形成されている。
そしてＮ型拡散層２Ｄは、表面にＰ型拡散領域からなるリング構造領域７の周縁部に自己整合するように開口をもつ絶縁層３を有している。Ｐ型拡散領域８はＮ＋型拡散領域６の上部の導電型を反転して形成された反転領域となっている。そして、Ｐ型拡散領域８と
リング構造領域７とは同一の不純物導入領域で構成されるが、反転による濃度差により、Ｐ型拡散領域８がＮ＋型拡散領域６との重なりにより形成される接合部は、その周辺部の耐圧よりも低い電圧で降伏するように形成される。
【００３２】
ここで、１はＮ＋＋型のシリコン基板（半導体基板）であって、Ｎ型の注入層からなる半導体層２Ｄは濃度１Ｅ１４〜５Ｅ１７cm-3、厚み１〜４０μｍのエピタキシャル層にイオン注入を行うことで形成したものである。注入されたＮ型のイオンは後続工程で拡散されるためＮ型拡散領域ともいうことができる。絶縁膜３は、ＳｉＯ２膜やナイトライド膜などのＣＶＤ膜で構成してもよい。第１の拡散領域としてのＮ＋型拡散領域６は、リン不純物をイオン注入とドライブ拡散で濃度１Ｅ１８〜１Ｅ２０cm-3、深さ１μｍとしたものである。また、第２の拡散領域としてのＰ型拡散領域８およびリング構造領域（ガードリング）７は同一工程で形成され、ボロン不純物をイオン注入法で注入し、所定の条件のドライブイン拡散で一定の濃度と深さを正確に得るようにしたものである。Ｐ型拡散領域８およびリング構造領域７はそれぞれ、濃度１Ｅ１８〜１Ｅ２１cm-3、深さ０．５μｍ、濃度１Ｅ１８〜１Ｅ２１cm-3、深さ１．０μｍ以上である。
また、リング構造領域７は、同一工程で形成された前記Ｐ型拡散領域８を取り囲んでＰ型層を設けてシリコン表面の電界を緩和させる事で、リング構造領域７とＮ−型エピタキシャル層２との接合部による耐圧（以下周辺電圧と呼ぶ）は、より高耐圧となる様に配置されている。
【００３３】
次に、この半導体装置の製造方法について説明する。
まず、図６（ａ）に示すように、Ｎ＋＋型シリコン基板１の表面に低濃度のＮ型エピタキシャル層２を形成し、Ｎ−／Ｎ＋エピタキシャルウェハを得る。
続いて、図６（ｂ）に示すように、図４に示したように、全面にリンをイオン注入し、Ｎ型拡散層２Ｄを形成する。
そして、図６（ｃ）に示すように、熱酸化により、表面に膜厚５００〜１０００ｎｍの酸化シリコン膜からなる絶縁層３を形成し、図６（ｄ）に示すように、フォトリソグラフィにより所定の位置に開口部４を形成する。
こののち、図６（ｅ）に示すように、ＬＯＣＯＳにより、開口部４に露呈するＮ型注入層からなる半導体層２の表面に酸化シリコン膜５を形成する。
【００３４】
そして、図７（ａ）に示すように、この酸化シリコン膜５の上層にフォトレジストを塗布し、前記開口部４よりも小さい開口をもつようにレジストパターンＲ１を形成する。
このレジストパターンＲ１をマスクとして、図７（ｂ）に示すように、リンイオンのイオン注入（加速電圧４００ｅＶ）とドライブ拡散でほぼ１Ｅ１８〜１Ｅ２０cm-3の濃度を得る。そしてレジストパターンＲ１を除去し、９００〜１１００℃のアニールを行い、比抵抗の低いＮ型拡散領域６を形成する。
このＮ型拡散領域６の濃度は、Ｎ型イオン注入で形成されたＮ型拡散層２Ｄの比抵抗よりも十分低い。このため半導体層２Ｄの持っている比抵抗のばらつきには影響されない。
【００３５】
そして、図７（ｃ）に示すように、再度酸化シリコン膜５の上層にフォトレジストを塗布し、前記開口部４と同程度の開口をもつようにレジストパターンＲ２を形成する。
【００３６】
そして、このレジストパターンＲ２をマスクとして、ボロンイオンのイオン注入とドライブ拡散でボロンのイオン注入を行う。このときの注入条件は、５〜１０００ｋｅＶ、１Ｅ１２ｃｍ-２〜９Ｅ１４ｃｍ-２の条件で複数段（例えば２〜１０回）の注入を行った。そして窒素雰囲気中でのドライブ拡散でほぼ１Ｅ１８〜１Ｅ２１cm-3の濃度を得る。そしてレジストパターンＲ２を除去し、Ｎ型拡散領域６の上部では導電型を反転し、図８（ａ）に示すように、Ｐ型拡散領域８を形成する。また、Ｐ型拡散領域８を囲む領域では、リング構造領域７を得る。このときリング構造領域の外側を囲むようにフローティングリン
グを形成してもよい。
【００３７】
これにより、ダイオード領域を形成する下地となる半導体層であるＮ型拡散層２Ｄが低濃度のエピタキシャル層に、イオン注入することによって所望の濃度を構成するため、ＰＮ接合を構成するＮ型拡散領域６の濃度は、基板濃度すなわち下地濃度に対して十分にマージンＭをとることができる。
従って、素材ばらつきがＰＮ接合に影響を与えることなく、ツェナー電圧ばらつきを低減することができる。
また、Ｎ型拡散領域６の上部では導電型を反転して形成されるＰ型拡散領域８との間にＰＮ接合部が得られるのであるが、このＰＮ接合部の中央部、即ちＮ型拡散領域６とＰ型拡散領域８の交差部では、最初に形成されたＮ型拡散領域６があるために、その周辺部の周辺耐圧よりも低い電圧で降伏（ブレークダウン）が起こる。
ここでＰＮ接合部の中央部における耐圧、いわゆるメイン耐圧は６から６０Ｖ、周辺耐圧は８Ｖから１００Ｖであり、ＰＮ接合部の中央部（ツェナーダイオード形成領域）で確実にブレークダウンすることができる。
【００３８】
これにより、ツェナーダイオードとして動作させると、逆方向電流はＮ型拡散領域６とＰ型拡散領域８の交差部のみに流れ、その周辺部にはほとんど流れない。
従って、使用するウェハの比抵抗にばらつきがあっても、このようにして得られたＰＮ接合部の降伏電圧（ブレークダウン電圧）の変動が極めて小さい半導体装置が得られるものである。
【００３９】
そして、ＬＰ−ＴＥＯＳを形成するとともに、ＢＰＳＧを塗布し、上部絶縁層９を形成する
【００４０】
こののち、図８（ｂ）に示すように、フォトレジストを塗布し、コンタクト用の開口をもつようにレジストパターンを形成し、これをマスクとして上部絶縁層９にコンタクト用の開口を形成する。
そして、図８（ｃ）に示すように、アノード電極１０となるアルミニウム層を形成する。
そして、図９（ａ）に示すように、このアルミニウム層をパターニングし、アノード電極１０を形成する。こののち図９（ｂ）に示すように、この上層に窒化シリコン膜からなる保護膜１１を形成し、図５に示した半導体装置が完成する。
【００４１】
尚、ツェナーダイオードは、２Ｖから５０Ｖを中心に、ツェナー電圧による分類あるいは、ランク分類等によりツェナー電圧の細分化がされ、その為のツェナー電圧のコントロール性も生産上重要なパラメータとなっている。
【００４２】
このときのツェナー電圧のばらつきを測定した結果を図１０に示す。直線ａは本実施の形態の半導体装置のツェナー電圧であり、直線ｂは図１３に示した従来例の半導体装置のツェナー電圧を示す。定格のツェナー電圧が  ３８Ｖ〜４０Ｖ（３９Ｖ±１．０Ｖ）を限界線（規格）と設定したとき
・本発明；Ｃｐｋ  １．５７  歩留  ほぼ１００％
・従来  ；Ｃｐｋ  ０．３９  歩留  ７７％であった。
本実施の形態のツェナーダイオードの方が、ツェナー電圧の“ばらつき”がより少なくなって歩留は大幅に向上した。
これにより、シリコンウエーハの利用率向上と  製造における稼働率がさらに向上する。
従って、大幅なコスト削減が可能となった。
またＥＳＤを測定した結果を図１１に示す。直線ａは本実施の形態の半導体装置のツェ
ナー電圧であり、直線ｂは図１３に示した従来例の半導体装置のＥＳＤを示す。
【００４３】
本発明の構成によれば、全面注入により、ＰＮ接合の下地となる半導体層をイオン注入で形成したため、不純物濃度のばらつきが低減され、ツェナー電圧のばらつきは＋−０．３％程度であった。これに対しエピタキシャル層をこの半導体層に用いた図１３の半導体装置の場合は＋−２％程度であったため、本発明によれば６分の１となっていることがわかる。
またＥＳＤ耐圧については、図１１に示す様に、図１３に示した従来の半導体装置の１０〜４０％向上した。
これはＰＮ接合の下地となる半導体層をイオン注入により高精度に制御することができ、最適化することができるため、ＥＳＤ耐圧を最大限に大きくすることができる。
【００４４】
さらにまた、Ｐ型拡散領域８の濃度を低くすると前記ＰＮ接合部の降伏電圧（ツェナー電圧）は高くする事が可能となる。このようにして、所望のツェナー電圧を容易に得ることができる。
【００４５】
よって、イオン注入とドライブイン拡散の手法により、極めて精密に濃度コントロールができるため、必要とするツェナー電圧を極めて精度よく得ることができ、その結果生産性が高く歩留りも向上するため、安価な半導体装置を得ることができるものである。
【００４６】
このように、素材、すなわち半導体層（半導体基板）の比抵抗（不純物濃度）の影響なしに、所望の濃度の不純物を注入することでＮ型拡散領域を形成し、このＮ型拡散領域に対するＰ型拡散領域の不純物濃度でツェナー耐圧が決定されることになり、制御性よく、所望のツェナー特性を有する半導体装置を提供することが可能となる。また、不純物の注入により、Ｎ型拡散領域を形成するため、ウェハを多品種ストックしておく必要がなく、生産性が向上する。
【００４７】
また、最初に、絶縁層に大面積の開口を形成しておくようにしているため、周縁部に段差を形成しないようにすることができる。表面に段差が存在していると、不純物の注入プロファイルに起因して第１および第２の拡散領域も段差をもつことになり、この段差部で電界集中を生じ易いのに対し、この構成によれば段差のない拡散プロファイルを得ることができ、空乏層の伸びがよくなり、電界の重なりがなく電界集中を回避することができ、きれいな耐圧カーブを得ることができる。
【００４８】
（実施の形態２）
次に実施の形態２について説明する。
本実施の形態では、リング構造領域７を用いたが、図１２に要部拡大図を示すように、リング構造領域７の周りにさらにＦＬＲ（Ｆｉｅｌｄ  Ｌｉｍｉｔｉｎｇ  Ｒｉｎｇ）７Ｆを設けてもよい。この場合ＦＬＲ７Ｆは、リング構造領域７およびＰ型拡散領域８と同一工程で形成され、前記Ｐ型拡散領域８を取り囲んでＰ型層を１層もしくは複数設けてシリコン表面の電界を緩和させる事で、リング構造領域７とＮ型イオン注入によるＮ型拡散層２Ｄとの接合部による耐圧（以下周辺電圧と呼ぶ）は、より高耐圧となる様に配置されている。
製造に際しては、Ｐ型拡散領域を形成するためのマスクを変更するのみでよく、極めて容易に形成可能である。
【００４９】
以上説明してきたように、本発明によれば、ツェナー電圧の制御が容易でＥＳＤ耐圧の高いツェナーダイオードに適用する事が可能である。特に、７Ｖよりも高い領域で形成する場合に有効である。
【００５０】
また、第１の拡散領域と第２の拡散領域との重なりによる接合部が、その周辺部の耐圧よりも低い電圧で降伏するようにすることにより、接合部で完全にブレークダウンさせることができる。
【００５１】
また、半導体基板が、エピタキシャル成長によって表面に第１導電型の半導体層を形成した第１導電型の半導体基板であって、前記第２の拡散領域は、前記第１の拡散領域の上部の導電型を反転して形成された反転領域を含むようにしているため、周辺部よりも、前記第１の拡散領域と第２の拡散領域との重なりによる（拡散）接合部の方が低い耐圧で降伏が起こる為、ツェナーダイオードとして逆方向電流が流れている時は中央の前記重なりによる（拡散)接合部領域のみに流れてその周辺部にはほとんど流れない。
【００５２】
また、素材、すなわち半導体層（半導体基板）の比抵抗（不純物濃度）の影響なしに、所望の濃度の不純物を注入することで第１の拡散領域を形成し、この第１の拡散領域に対する第２の拡散領域の不純物濃度でツェナー耐圧が決定されることになり、制御性よく、所望のツェナー特性を有する半導体装置を提供することが可能となる。また、不純物の注入により、第１の拡散領域を形成するため、ウェハを多品種ストックしておく必要がなく、生産性が向上する。
【００５３】
また、最初に大面積の開口を形成しておくようにすることで、周縁部に段差を形成しないようにすることができる。表面に段差が存在していると、不純物の注入プロファイルに段差が生じ、この段差に起因して第１および第２の拡散領域も段差をもつことになり、この段差部で電界集中を生じ易いのに対し、この構成によれば段差のない拡散プロファイルを得ることができ、電界集中を回避することができる。
【００５４】
また、最初に活性領域としての半導体層を大きく開口しておき、ＰＮ接合を形成するための第１の拡散領域形成に際しては、レジストマスクを用いることで、開口形成時のエッチング工程で表面がエッチングされることで、表面にできる段差を軽減し、電界集中を緩和することが可能となる。
以上のように、ツェナー電圧は、エピタキシャル成長によるエピタキシャル層の濃度コントロールよりも、拡散による拡散濃度コントロールの方がはるかにばらつきが低く抑えられる為に本発明の半導体装置によれば、半導体基板より一義的に得られるツェナー電圧のばらつきよりも低く抑えられる事が出来る。従って高精度のツェナー電圧を得ることが可能となる。
また、面内均一性を高めることができるため、ウェハの大口径化が可能となり、生産性の向上を図ることが可能となる。
【００５５】
一方、従来構造の様なツェナー耐圧ごとに濃度の異なるエピタキシャル層を有する半導体基板を用意する必要もないため、生産効率が向上する。その結果、歩留りが向上し、ウェハの在庫が減ったことで、生産性及び原価性において大きな効果をもたらす。
【産業上の利用可能性】
【００５６】
以上説明してきたように、本発明の半導体装置はディスクリーとデバイスとしてのツェナーダイオードあるいはツェナーダイオードを用いた半導体集積回路に適用可能である。
【符号の説明】
【００５７】
１  Ｎ＋＋型シリコン基板（半導体基板）
２Ｄ  Ｎ型拡散層（半導体層）
２  Ｎ型エピタキシャル層
３  絶縁層
４  開口部
５  酸化シリコン膜
６  Ｎ＋型拡散領域
７Ｆ  ＦＬＲ  （Ｐ型拡散層）
７  リング構造領域
８  Ｐ型拡散領域
１０  アノード電極
１１  保護膜
【図１】
2012186369.tif 000003
【図２】
2012186369.tif 000004
【図３】
2012186369.tif 000005
【図４】
2012186369.tif 000006
【図５】
2012186369.tif 000007
【図６】
2012186369.tif 000008
【図７】
2012186369.tif 000009
【図８】
2012186369.tif 000010
【図９】
2012186369.tif 000011
【図１０】
2012186369.tif 000012
【図１１】
2012186369.tif 000013
【図１２】
2012186369.tif 000014
【図１３】
2012186369.tif 000015
【図１４】
2012186369.tif 000016
【図１５】
2012186369.tif 000017