(57)【要約】【課題】  並列に接続された複数の半導体スイッチ素子に過電流が流れているか否かを精度良く検出可能な駆動装置等を提供する。【解決手段】  駆動装置１００は、第１の半導体スイッチ素子ＩＧＢＴ１と、第１の半導体スイッチ素子ＩＧＢＴ１の第２の端子Ｅでの電流を検出するための検出ノードＳＯと、第１の半導体素子スイッチＩＧＢＴ１と並列に接続される少なくとも１つの半導体スイッチ素子ＩＧＢＴ２と、第１の半導体スイッチ素子ＩＧＢＴ１及び少なくとも１つの半導体スイッチ素子ＩＧＢＴ２を駆動する駆動回路ＤＲと、第１の抵抗ＲＧ１と、少なくとも１組の抵抗ＲＧ２，ＲＥ２及び少なくとも１組のコモンモードフィルタＬＧ２，ＬＥ２とを備える。ＲＧ１の抵抗値は、ＲＧ２の抵抗値とＲＥ２の抵抗値とを加算した値に等しい。駆動回路ＤＲの第２の駆動ノードＥＯは、何れの抵抗も介さず、第１の半導体スイッチ素子ＩＧＢＴ１の第２の端子Ｅと直接に接続される。【選択図】  図１
2012222741.tif 000002
【特許請求の範囲】
【請求項１】
第１の端子、第２の端子、第３の端子及び第４の端子を有する第１の半導体スイッチ素子と、
前記第１の半導体スイッチ素子の前記第２の端子での電流を表す前記第４の端子での電流を検出するための検出ノードと、
前記第１の半導体素子スイッチと並列に接続される少なくとも１つの半導体スイッチ素子であって、それぞれが第１の端子、第２の端子及び第３の端子を有する少なくとも１つの半導体スイッチ素子と、
第１の駆動ノード及び第２の駆動ノードを有し、前記第１の半導体スイッチ素子及び前記少なくとも１つの半導体スイッチ素子を駆動する駆動回路と、
前記駆動回路の前記第１の駆動ノードと前記第１の半導体スイッチ素子の前記第１の端子との間に設けられる第１の端子側の第１の抵抗と、
前記駆動回路の前記第１の駆動ノードと前記少なくとも１つの半導体スイッチ素子の前記第１の端子との間に設けられる少なくとも１組の抵抗の一方の抵抗及び少なくとも１組のコモンモードフィルタの一方のコモンモードフィルタと、
前記駆動回路の前記第２の駆動ノードと前記少なくとも１つの半導体スイッチ素子の前記第２の端子との間に設けられる前記少なくとも１組の抵抗の他方の抵抗及び前記少なくとも１組のコモンモードフィルタの他方のコモンモードフィルタと、
を備え、
前記第１の抵抗の抵抗値は、前記少なくとも１つの半導体スイッチ素子の何れか１つの半導体スイッチ素子に対応する前記少なくとも１組の抵抗の何れか１組の抵抗の一方の抵抗の抵抗値と前記何れか１組の抵抗の他方の抵抗の抵抗値とを加算した値に等しく、
前記駆動回路の前記第２の駆動ノードは、何れの抵抗も介さず、前記第１の半導体スイッチ素子の前記第２の端子と直接に接続されることを特徴とする並列接続された半導体スイッチ素子の駆動装置。
【請求項２】
前記少なくとも１つの半導体スイッチ素子は、第２の半導体スイッチ素子と、第３の半導体スイッチ素子とを有し、
前記少なくとも１組の抵抗は、前記第２の半導体スイッチ素子に対応する第１の組の抵抗と、前記第３の半導体スイッチ素子に対応する第２の組の抵抗とを有し、
前記少なくとも１組のコモンモードフィルタは、前記第２の半導体スイッチ素子に対応する第１の組のコモンモードフィルタと、前記第３の半導体スイッチ素子に対応する第２の組のコモンモードフィルタとを有し、
前記第１の抵抗の抵抗値は、前記第２の半導体スイッチ素子に対応する前記第１の組の抵抗の一方の抵抗の抵抗値と前記第１の組の抵抗の他方の抵抗の抵抗値とを加算した値に等しく、
前記第１の抵抗の抵抗値は、前記第３の半導体スイッチ素子に対応する前記２の組の抵抗の一方の抵抗の抵抗値と前記第２の組の抵抗の他方の抵抗の抵抗値とを加算した値に等しいことを特徴とする請求項１に記載の並列接続された半導体スイッチ素子の駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、並列に接続された複数の半導体スイッチ素子と、その複数の半導体スイッチ素子を同時に駆動する駆動回路とを備える駆動装置等に関する。
【背景技術】
【０００２】
複数の半導体スイッチ素子を並列に接続する手法は、例えば特許文献１、特許文献２等で知られている。なお、並列に接続された複数の半導体スイッチ素子は、例えば、直流を交流に変換してモータに供給するインバータ装置の一部（例えば、Ｕ相の上側アームを構成するスイッチング素子）として用いることができる。
【０００３】
特許文献１は、半導体スイッチ素子の並列接続回路（駆動装置）を開示し、特許文献１の図１において、ゲート駆動回路４（駆動回路）は、ＩＧＢＴ１（半導体スイッチ素子）及びＩＧＢＴ２を同時に駆動する。具体的には、特許文献１の図１において、ゲート駆動回路４のゲート駆動回路端子Ｇ０とＩＧＢＴ１のゲート端子Ｇ１との間にコモンモードコイル１０の一方を設け、ゲート駆動回路４のゲート駆動回路端子Ｅ０とＩＧＢＴ１の補助エミッタ端子ＥＸとの間にコモンモードコイル１０の他方を設ける。また、ゲート駆動回路４のゲート駆動回路端子Ｇ０とＩＧＢＴ２のゲート端子Ｇ２との間にコモンモードコイル２０の一方を設け、ゲート駆動回路４のゲート駆動回路端子Ｅ０とＩＧＢＴ２の補助エミッタ端子ＥＹとの間にコモンモードコイル２０の他方を設ける。
【０００４】
また、特許文献１の図３は、コモンモードコイル１０及びコモンモードコイル２０の代わりに、鉄心３０及び鉄心４０を開示する。コモンモードコイル１０，２０、鉄心３０，４０などのコモンモードフィルタを設けることにより、ＩＧＢＴ１のターンオフ速度とＩＧＢＴ２のターンオフ速度との差を吸収し、特許文献１の図６の点線で示されるように、同一の時刻でＩＧＢＴ１及びＩＧＢＴ２をオフさせることができる。
【０００５】
特許文献２は、電子機器（駆動装置）を開示し、特許文献２の図２において、電子機器の駆動ユニット２０（駆動回路）は、並列に接続された３つのＩＧＢＴを同時に駆動する。具体的には、特許文献２の図２において、コモンモードリジェクションインダクタンスＬＤ１，１，ＬＤ２，１，ＬＤ１，２，ＬＤ２，２，ＬＤ１，３，ＬＤ２，３などのコモンモードフィルタを設ける。さらに、３つのＩＧＢＴのエミッタ側のコモンモードリジェクションインダクタンスＬＤ１，１，ＬＤ１，２，ＬＤ１，３と駆動ユニット２０との間に、エミッタ抵抗ＲＥ，１，ＲＥ，２，ＲＥ，３を設ける。
【０００６】
なお、特許文献２の図２において、３つのＩＧＢＴのゲート側のコモンモードリジェクションインダクタンスＬＤ２，１，ＬＤ２，２，ＬＤ２，３と駆動ユニット２０との間に、ゲート抵抗ＲＧ，１，ＲＧ，２，ＲＧ，３も設ける。エミッタ抵抗ＲＥ，１，ＲＥ，２，ＲＥ，３は、ゲート抵抗ＲＧ，１，ＲＧ，２，ＲＧ，３に等しく設定され、具体的には、ＩＧＢＴの公称ゲート抵抗ＲＧ，ｎｏｍの半分の値である（特許文献２の段落［００１２］）。
【０００７】
特許文献３の図５は、ＩＧＢＴ１のエミッタ電流検出セルに接続されたセンス端子４で、ＩＧＢＴ１のエミッタメインセルに接続されたエミッタ端子での電流が過電流であるか否かを検出するコンパレータ１０（検出回路）を開示し、過電流が検出された時、コンパレータ１０は、ドライバ回路１８（駆動回路）によるＩＧＢＴ１の駆動を中止することができる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平０８−０１９２４６号公報
【特許文献２】特表２００６−５２９０６６号公報
【特許文献３】特開平０９−０６４７０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
特許文献１に開示の並列接続回路（駆動装置）において、ＩＧＢＴ１の主エミッタ端子Ｅ１とＩＧＢＴ２の主エミッタ端子Ｅ２との間に寄生抵抗、接触抵抗等の抵抗が存在する場合、コモンモードコイル１０，２０が磁気飽和をしてしまう。具体的には、主エミッタ端子Ｅ１と主エミッタ端子Ｅ２との間に抵抗による電圧差（エミッタ側の電位差）が生じる場合、補助エミッタ端子ＥＸと補助エミッタ端子ＥＸとの間に直流電流が流れ、この直流電流によってコモンモードコイル１０，２０が磁気飽和をしてしまう。
【００１０】
特許文献２に開示の電子機器（駆動装置）において、特許文献２の図１の点線で示されるような直流電流が特許文献２の図２の３つのＩＧＢＴのエミッタ側のコモンモードリジェクションインダクタンスＬＤ１，１，ＬＤ１，２，ＬＤ１，３に流れても、エミッタ抵抗ＲＥ，１，ＲＥ，２，ＲＥ，３の存在により、直流電流の大きさが減少する。即ち、エミッタ抵抗ＲＥ，１，ＲＥ，２，ＲＥ，３を有する電子機器（駆動装置）内のコモンモードリジェクションインダクタンスＬＤ１，１，ＬＤ１，２，ＬＤ１，３に流れる直流電流は、エミッタ抵抗ＲＥ，１，ＲＥ，２，ＲＥ，３を有しない場合の直流電流よりも小さい。従って、エミッタ抵抗ＲＥ，１，ＲＥ，２，ＲＥ，３は、コモンモードリジェクションインダクタンスＬＤ１，１，ＬＤ１，２，ＬＤ１，３の磁気飽和を抑制することができる。
【００１１】
ところで、特許文献２の図２の３つのＩＧＢＴのうちの例えば１つのＩＧＢＴのエミッタ側での電流が過電流であるか否かを検出する場合、特許文献３の図５のセンス端子３のようなセンス端子をその１つのＩＧＢＴに設け、センス端子での電流を検出することができる。センス端子での電流は、エミッタ抵抗ＲＥ１を流れる電流に影響される。従って、ＩＧＢＴのエミッタ側での電流が過電流であるか否かを検出する時の検出精度が低下してしまう。
【００１２】
本発明の１つの目的は、並列に接続された複数の半導体スイッチ素子に過電流が流れているか否かを精度良く検出可能な駆動装置等を提供することである。本発明の他の目的は、以下に述べる複数の形態及び好ましい実施形態、並びに添付の図面を参照することによって、当業者に明らかになるであろう。
【課題を解決するための手段】
【００１３】
以下に、本発明の概要を容易に理解するために、本発明に従う複数の形態のうちの幾つかの形態を例示する。
【００１４】
本発明に従う第１の形態は、第１の端子、第２の端子、第３の端子及び第４の端子を有する第１の半導体スイッチ素子と、
前記第１の半導体スイッチ素子の前記第２の端子での電流を表す前記第４の端子での電流を検出するための検出ノードと、
前記第１の半導体素子スイッチと並列に接続される少なくとも１つの半導体スイッチ素子であって、それぞれが第１の端子、第２の端子及び第３の端子を有する少なくとも１つの半導体スイッチ素子と、
第１の駆動ノード及び第２の駆動ノードを有し、前記第１の半導体スイッチ素子及び前記少なくとも１つの半導体スイッチ素子を駆動する駆動回路と、
前記駆動回路の前記第１の駆動ノードと前記第１の半導体スイッチ素子の前記第１の端子との間に設けられる第１の端子側の第１の抵抗と、
前記駆動回路の前記第１の駆動ノードと前記少なくとも１つの半導体スイッチ素子の前記第１の端子との間に設けられる少なくとも１組の抵抗の一方の抵抗及び少なくとも１組のコモンモードフィルタの一方のコモンモードフィルタと、
前記駆動回路の前記第２の駆動ノードと前記少なくとも１つの半導体スイッチ素子の前記第２の端子との間に設けられる前記少なくとも１組の抵抗の他方の抵抗及び前記少なくとも１組のコモンモードフィルタの他方のコモンモードフィルタと、
を備え、
前記第１の抵抗の抵抗値は、前記少なくとも１つの半導体スイッチ素子の何れか１つの半導体スイッチ素子に対応する前記少なくとも１組の抵抗の何れか１組の抵抗の一方の抵抗の抵抗値と前記何れか１組の抵抗の他方の抵抗の抵抗値とを加算した値に等しく、
前記駆動回路の前記第２の駆動ノードは、何れの抵抗も介さず、前記第１の半導体スイッチ素子の前記第２の端子と直接に接続されることを特徴とする並列接続された半導体スイッチ素子の駆動装置に関係する。
【００１５】
駆動回路の第１の駆動ノードと第１の半導体スイッチ素子の第１の端子との間に設けられる第１の端子側の第１の抵抗の抵抗値は、駆動回路の第１の駆動ノードと少なくとも１つの半導体スイッチ素子の第１の端子との間に設けられる第１の端子側の抵抗の抵抗値と等しくなくてもよい。このような場合であっても、各半導体スイッチ素子と駆動回路との間の抵抗値を調整することにより、駆動回路は、すべての半導体スイッチ素子を同時に駆動することができる。この時、第１の半導体素子スイッチ素子と駆動回路との間には、第１の半導体素子スイッチ素子の第１の端子側の第１の抵抗だけを設ける一方、第１の半導体スイッチ素子の第２の端子と駆動回路とを直接に接続し、第１の半導体素子スイッチ素子と駆動回路との間には、第１の半導体スイッチ素子の第２の端子側には何れの抵抗を設けなくてもよい。従って、第１の半導体スイッチ素子の第２の端子での電流を表す第４の端子での電流を検出ノードで検出する場合、その検出精度を高めることができる。
【００１６】
第１の形態において、前記少なくとも１つの半導体スイッチ素子は、第２の半導体スイッチ素子と、第３の半導体スイッチ素子とを有してもよく、
前記少なくとも１組の抵抗は、前記第２の半導体スイッチ素子に対応する第１の組の抵抗と、前記第３の半導体スイッチ素子に対応する第２の組の抵抗とを有してもよく、
前記少なくとも１組のコモンモードフィルタは、前記第２の半導体スイッチ素子に対応する第１の組のコモンモードフィルタと、前記第３の半導体スイッチ素子に対応する第２の組のコモンモードフィルタとを有してもよく、
前記第１の抵抗の抵抗値は、前記第２の半導体スイッチ素子に対応する前記第１の組の抵抗の一方の抵抗の抵抗値と前記第１の組の抵抗の他方の抵抗の抵抗値とを加算した値に等しくてもよく、
前記第１の抵抗の抵抗値は、前記第３の半導体スイッチ素子に対応する前記２の組の抵抗の一方の抵抗の抵抗値と前記第２の組の抵抗の他方の抵抗の抵抗値とを加算した値に等しくてもよい。
【００１７】
このように、第１の半導体スイッチ素子と駆動回路との間の抵抗値、第２の半導体スイッチ素子と駆動回路との間の抵抗値、及び第３の半導体スイッチ素子と駆動回路との間の抵抗値を調整することができる。これにより、駆動回路は、第１の半導体スイッチ素子、第２の半導体スイッチ素子及び第３の半導体スイッチ素子を同時に駆動することができる。
【００１８】
当業者は、本発明に従う複数の形態の各々が、本発明の精神を逸脱することなく、変形され得ることを容易に理解できるであろう。
【図面の簡単な説明】
【００１９】
【図１】本発明に従う並列接続された半導体スイッチ素子の駆動装置の概略構成図を示す。
【図２】図１の駆動装置のゲート配線を示す。
【図３】図１の駆動装置の副エミッタ配線を示す。
【図４】図１の駆動装置の主エミッタ配線を示す。
【図５】図１の駆動装置のコレクタ配線を示す。
【図６】コモンモードフィルタを備えない駆動装置の等価構成図を示す。
【図７】コモンモードフィルタを備える駆動装置の等価構成図を示す。
【図８】検出回路を含む駆動回路の構成例を示す。
【図９】図１の駆動装置の変形例を示す。
【発明を実施するための形態】
【００２０】
以下に説明する好ましい実施形態は、本発明を容易に理解するために用いられている。従って、当業者は、本発明が、以下に説明される実施形態によって不当に限定されないことを留意すべきである。
【００２１】
１．駆動装置
１．１．構成
図１は、本発明に従う並列接続された半導体スイッチ素子の駆動装置の概略構成図を示す。図１に示されるように、駆動装置１００は、ＩＧＢＴ１と、ＩＧＢＴ１と並列に接続されるＩＧＢＴ２及びＩＧＢＴ３を備える。図１の例において、ＩＧＢＴ１は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）を示すが、例えばＦＥＴ（Field Effect Transistor）等に置き換えてもよく、ＩＧＢＴ１は、半導体スイッチ素子であればよい。ＩＧＢＴ２及びＩＧＢＴ３も同様である。以下、本明細書において、ＩＧＢＴ１、ＩＧＢＴ２及びＩＧＢＴ３は、それぞれ第１の半導体スイッチ素子ＩＧＢＴ１、第２の半導体スイッチ素子ＩＧＢＴ２及び第３の半導体スイッチ素子ＩＧＢＴ３と呼ぶ。なお、駆動装置１００は、第３の半導体スイッチ素子ＩＧＢＴ３を省略してもよく、他の半導体スイッチ素子を備えてもよい。言い換えれば、並列に接続された半導体スイッチ素子の数は、２以上であればよい。
【００２２】
図１の例において、第１の半導体スイッチ素子ＩＧＢＴ１は、ゲート端子Ｇ（第１の端子）、エミッタ端子Ｅ（第２の端子）及びコレクタ端子Ｃ（第３の端子）を有する。第１の半導体スイッチ素子ＩＧＢＴ１は、エミッタセンス端子Ｓ（第４の端子）を更に有し、エミッタセンス端子Ｓでの電流は、エミッタ端子Ｅでの電流を表し、且つ、エミッタ端子Ｅでの電流よりも小さい。駆動装置１００は、第１の半導体スイッチ素子ＩＧＢＴ１のエミッタ端子Ｅ（第２の端子）での電流を表すエミッタセンス端子Ｓ（第４の端子）での電流を検出するための検出ノードＳＯを備えることができる。検出ノードＳＯは、検出回路（図示せず）に接続することができ、閾値を超える電流（過電流）が検出回路によって検出される時、後述する駆動回路ＤＲは、並列に接続された半導体スイッチ素子ＩＧＢＴ１，ＩＧＢＴ２，ＩＧＢＴ３の駆動を中止することができる。なお、駆動回路ＤＲは、このような検出回路を組み込んでもよく、この場合、検出ノードＳＯは、駆動回路ＤＲに接続してもよい。
【００２３】
第２の半導体スイッチ素子ＩＧＢＴ２も、ゲート端子Ｇ（第１の端子）、エミッタ端子Ｅ（第２の端子）及びコレクタ端子Ｃ（第３の端子）を有し、第３の半導体スイッチ素子ＩＧＢＴ３も、ゲート端子Ｇ（第１の端子）、エミッタ端子Ｅ（第２の端子）及びコレクタ端子Ｃ（第３の端子）を有する。第１の半導体スイッチ素子ＩＧＢＴ１のゲート端子Ｇは、図１に示されるようなゲート配線（図２も参照）で、第２及び第３の半導体スイッチ素子ＩＧＢＴ２，ＩＧＢＴ３のゲート端子Ｇ，Ｇと接続される。第１の半導体スイッチ素子ＩＧＢＴ１のエミッタ端子Ｅは、図１に示されるようなエミッタ配線で、第２及び第３の半導体スイッチ素子ＩＧＢＴ２，ＩＧＢＴ３のエミッタ端子Ｅ，Ｅと接続される。
【００２４】
図１の例において、エミッタ配線は、第１の分割ノードＮＤ１、第２の分割ノードＮＤ２及び第３の分割ノードＮＤ３で区別される、駆動回路ＤＲ側（左側）の副エミッタ配線（図３も参照）と第２の出力ノードＮ側（右側）の主エミッタ配線（図４も参照）とを有する。言い換えれば、第１、第２及び第３の半導体スイッチ素子ＩＧＢＴ１，ＩＧＢＴ２，ＩＧＢＴ３のエミッタ端子Ｅ，Ｅ，Ｅは、副エミッタ配線で駆動回路ＤＲに接続される一方、第１、第２及び第３の半導体スイッチ素子ＩＧＢＴ１，ＩＧＢＴ２，ＩＧＢＴ３のエミッタ端子Ｅ，Ｅ，Ｅは、主エミッタ配線で第２の出力ノードＮに接続される。
【００２５】
また、第１の半導体スイッチ素子ＩＧＢＴ１のコレクタ端子Ｃは、図１に示されるようなコレクタ配線（図５も参照）で、第２及び第３の半導体スイッチ素子ＩＧＢＴ２，ＩＧＢＴ３のコレクタ端子Ｃ，Ｃと接続される。
【００２６】
図２は、図１の駆動装置１００のゲート配線を示す。図２の例において、ゲート配線は、第１のゲート配線部、第２のゲート配線部及び第３のゲート配線部を有する。第１のゲート配線部は、駆動回路ＤＲの第１の駆動ノードＧＯと第１の半導体スイッチ素子ＩＧＢＴ１のゲート端子Ｇとの間に設けられるゲート抵抗ＲＧ１を有する。第２のゲート配線部は、第１の駆動ノードＧＯと第２の半導体スイッチ素子ＩＧＢＴ２のゲート端子Ｇとの間に設けられるゲート抵抗ＲＧ２及びコモンモードコイルＬＧ２を有する。第３のゲート配線部は、第１の駆動ノードＧＯと第３の半導体スイッチ素子ＩＧＢＴ３のゲート端子Ｇとの間に設けられるゲート抵抗ＲＧ３及びコモンモードコイルＬＧ３を有する。第１のゲート配線部、第２のゲート配線部及び第３のゲート配線部の共通部分には、共通のゲート抵抗ＲＧＣが設けられているが、共通のゲート抵抗ＲＧＣを省略してもよい。
【００２７】
図２の例又は図１の例において、ゲート抵抗ＲＧ２及びゲート抵抗ＲＧ３は、第１の駆動ノードＧＯ側に配置され、コモンモードコイルＬＧ２及びコモンモードコイルＬＧ３は、ゲート端子Ｇ側に配置されている。しかしながら、ゲート抵抗ＲＧ２及びゲート抵抗ＲＧ３は、ゲート端子Ｇ側に配置されてもよく、コモンモードコイルＬＧ２及びコモンモードコイルＬＧ３は、第１の駆動ノードＧＯ側に配置されてもよい。例えば、ゲート抵抗ＲＧ２の一端は、第２の半導体スイッチ素子ＩＧＢＴ２のゲートＧに接続されてもよく、ゲート抵抗ＲＧ２の他端は、コモンモードコイルＬＧ２の一端に接続されてもよく、コモンモードコイルＬＧ２の他端は、共通のゲート抵抗ＲＧＣを介して第１の駆動ノードＧＯに接続されてもよい。
【００２８】
図３は、図１の駆動装置１００の副エミッタ配線を示す。図２の例において、副エミッタ配線は、第１の副エミッタ配線部、第２の副エミッタ配線部及び第３の副エミッタ配線部を有する。第１の副エミッタ配線部は、エミッタ抵抗を有しない。即ち、駆動回路ＤＲの第２の駆動ノードＥＯと第１の半導体スイッチ素子ＩＧＢＴ１のエミッタ端子Ｅ（第１の分割ノードＮＤ１）との間に何れのエミッタ抵抗も設けられていない。第２の副エミッタ配線部は、第２の駆動ノードＥＯと第２の半導体スイッチ素子ＩＧＢＴ２のエミッタ端子Ｅ（第２の分割ノードＮＤ２）との間に設けられるエミッタ抵抗ＲＥ２及びコモンモードコイルＬＥ２を有する。第３の副エミッタ配線部は、第２の駆動ノードＥＯと第３の半導体スイッチ素子ＩＧＢＴ３のエミッタ端子Ｅ（第３の分割ノードＮＤ３）との間に設けられるエミッタ抵抗ＲＥ３及びコモンモードコイルＬＥ３を有する。
【００２９】
図３の例又は図１の例において、エミッタ抵抗ＲＥ２及びエミッタ抵抗ＲＥ３は、第２の駆動ノードＥＯ側に配置され、コモンモードコイルＬＥ２及びコモンモードコイルＬＥ３は、エミッタ端子Ｅ側に配置されている。しかしながら、エミッタ抵抗ＲＥ２及びエミッタ抵抗ＲＥ３は、ゲート端子Ｅ側に配置されてもよく、コモンモードコイルＬＥ２及びコモンモードコイルＬＥ３は、第２の駆動ノードＥＯ側に配置されてもよい。例えば、エミッタ抵抗ＲＥ２の一端は、第２の半導体スイッチ素子ＩＧＢＴ２のエミッタＥに接続されてもよく、エミッタ抵抗ＲＧ２の他端は、コモンモードコイルＬＥ２の一端に接続されてもよく、コモンモードコイルＬＧ２の他端は、第２の駆動ノードＥＯに接続されてもよい。
【００３０】
なお、コモンモードコイルＬＥ２及びコモンモードコイルＬＥ３に流れる直流電流は、半導体スイッチ素子ＩＧＢＴ１，ＩＧＢＴ２，ＩＧＢＴ３のエミッタＥ，Ｅ，Ｅ間に生じる電位差によって発生するが、エミッタ抵抗ＲＥ２及びエミッタ抵抗ＲＥ３は、コモンモードコイルＬＥ２及びコモンモードコイルＬＥ３の磁気飽和を抑制することができる。
【００３１】
図４は、図１の駆動装置１００の主エミッタ配線を示す。図４の例において、主エミッタ配線は、第１の主エミッタ配線部、第２の主エミッタ配線部及び第３の主エミッタ配線部を有する。第１の主エミッタ配線部は、第１の半導体スイッチ素子ＩＧＢＴ１のエミッタ端子Ｅ（第１の分割ノードＮＤ１）と第２の半導体スイッチ素子ＩＧＢＴ２のエミッタ端子Ｅ（第２の分割ノードＮＤ２）との間に設けられる寄生抵抗等の配線抵抗ＲＮ１を有する。第２の主エミッタ配線部は、第２の半導体スイッチ素子ＩＧＢＴ２のエミッタ端子Ｅ（第２の分割ノードＮＤ２）と第３の半導体スイッチ素子ＩＧＢＴ３のエミッタ端子Ｅ（第３の分割ノードＮＤ３）との間に設けられる寄生抵抗等の配線抵抗ＲＮ２を有する。第３の主エミッタ配線部は、第３の半導体スイッチ素子ＩＧＢＴ３のエミッタ端子Ｅ（第３の分割ノードＮＤ３）と第２の出力ノードＮとの間に設けられる寄生抵抗等の配線抵抗ＲＮ３を有する。主エミッタ配線は、出力ライン、バスライン等と呼んでもよく、主エミッタ配線が長くなると、配線抵抗ＲＮ１，ＲＮ２，ＲＮ３を有する。主エミッタ配線は、図４の例に限定されず、例えばＹ結線型の配線でもよく、配線抵抗ＲＮ１，ＲＮ２，ＲＮ３は、分割ノードＮＤ１，分割ノードＮＤ２，分割ノードＮＤ３の直近に付く寄生抵抗を含んでもよい。
【００３２】
図５は、図１の駆動装置１００のコレクタ配線を示す。図５の例において、コレクタ配線は、第１のコレクタ配線部、第２のコレクタ配線部及び第３のコレクタ配線部を有する。第１のコレクタ配線部は、第１の出力ノードＰと第１の半導体スイッチ素子ＩＧＢＴ１のコレクタ端子Ｃとの間に設けられる寄生抵抗等の配線抵抗ＲＰ１を有する。第２のコレクタ配線部は、第１の半導体スイッチ素子ＩＧＢＴ１のコレクタ端子Ｃと第２の半導体スイッチ素子ＩＧＢＴ２のコレクタ端子Ｃとの間に設けられる寄生抵抗等の配線抵抗ＲＰ２を有する。第３のコレクタ配線部は、第２の半導体スイッチ素子ＩＧＢＴ２のコレクタ端子Ｃと第３の半導体スイッチ素子ＩＧＢＴ３のコレクタ端子Ｃとの間に設けられる寄生抵抗等の配線抵抗ＲＰ３を有する。コレクタ配線は、出力ライン、バスライン等と呼んでもよく、コレクタ配線が長くなると、配線抵抗ＲＰ１，ＲＰ２，ＲＰ３を有する。コレクタ配線は、図５の例に限定されず、例えばＹ結線型の配線でもよい。
【００３３】
図１の例において、駆動装置１００は、並列に接続された半導体スイッチ素子ＩＧＢＴ１，ＩＧＢＴ２，ＩＧＢＴ３を駆動する駆動回路ＤＲを備える。駆動回路ＤＲは、第１の駆動ノードＧＯ及び第２の駆動ノードＥＯを有する。駆動回路ＤＲは、第１の駆動ノードＧＯと第２の駆動ノードＥＯとの間に所定の電圧を生成し、所定の電圧は、ゲート配線の抵抗及び副エミッタ配線の抵抗並びに２組のコモンモードコイルを介して、各半導体スイッチ素子ＩＧＢＴ１，ＩＧＢＴ２，ＩＧＢＴ３のゲート端子Ｇとエミッタ端子Ｅとの間の電圧（ゲート電圧）に反映される。所定の電圧がどのようにゲート電圧に反映されるかについては「１．３．ゲート電圧」で後述する。
【００３４】
図１の例において、第１の半導体スイッチ素子ＩＧＢＴ１と駆動回路ＤＲとの間の配線（共通部分を除く第１のゲート配線部及び第１の副エミッタ配線部）の抵抗値は、ゲート抵抗ＲＧ１の抵抗値（共通部分を考慮する場合、共通のゲート抵抗ＲＧＣの抵抗値とゲート抵抗ＲＧ１の抵抗値とを加算した値）で表すことができる。ここで、第１のゲート配線部の配線抵抗及び第１の副エミッタ配線部の配線抵抗は、無視できる程に小さいと仮定する。言い換えれば、これらの配線抵抗が無視できない場合、ゲート抵抗ＲＧ１の抵抗値は、これらの配線抵抗を含んだ値で定義することができる。
【００３５】
第２の半導体スイッチ素子ＩＧＢＴ２と駆動回路ＤＲとの間の配線（共通部分を除く第２のゲート配線部及び第２の副エミッタ配線部）の抵抗値は、ゲート抵抗ＲＧ２（１組の抵抗値の抵抗値の一方）の抵抗値（共通部分を考慮する場合、共通のゲート抵抗ＲＧＣの抵抗値とゲート抵抗ＲＧ２の抵抗値とを加算した値）とエミッタ抵抗ＲＥ２の抵抗値（１組の抵抗値の抵抗値の他方）とを加算した値で表すことができる。ここで、第２のゲート配線部の配線抵抗及び第２の副エミッタ配線部の配線抵抗は、無視できる程に小さいと仮定する。また、コモンモードコイルＬＧ２の内部抵抗及びコモンモードコイルＬＥ２の内部抵抗は、無視できる程に小さいと仮定する。言い換えれば、これらの配線抵抗及び内部抵抗が無視できない場合、ゲート抵抗ＲＧ２の抵抗値及びエミッタ抵抗ＲＥ２の抵抗値は、これらの配線抵抗及び内部抵抗を含んだ値で定義することができる。
【００３６】
第３の半導体スイッチ素子ＩＧＢＴ３と駆動回路ＤＲとの間の配線（共通部分を除く第３のゲート配線部及び第３の副エミッタ配線部）の抵抗値は、ゲート抵抗ＲＧ３（１組の抵抗値の抵抗値の一方）の抵抗値（共通部分を考慮する場合、共通のゲート抵抗ＲＧＣの抵抗値とゲート抵抗ＲＧ３の抵抗値とを加算した値）とエミッタ抵抗ＲＥ３の抵抗値（１組の抵抗値の抵抗値の他方）とを加算した値で表すことができる。ここで、第３のゲート配線部の配線抵抗及び第３の副エミッタ配線部の配線抵抗は、無視できる程に小さいと仮定する。また、コモンモードコイルＬＧ３の内部抵抗及びコモンモードコイルＬＥ３の内部抵抗は、無視できる程に小さいと仮定する。言い換えれば、これらの配線抵抗及び内部抵抗が無視できない場合、ゲート抵抗ＲＧ３の抵抗値及びエミッタ抵抗ＲＥ３の抵抗値は、これらの配線抵抗及び内部抵抗を含んだ値で定義することができる。
【００３７】
図１の例において、第１の半導体スイッチ素子ＩＧＢＴ１と駆動回路ＤＲとの間の配線の抵抗値（ＲＧ１）は、第２の半導体スイッチ素子ＩＧＢＴ２と駆動回路ＤＲとの間の配線の抵抗値（ＲＧ２＋ＲＥ２）に等しい。また、第１の半導体スイッチ素子ＩＧＢＴ１と駆動回路ＤＲとの間の配線の抵抗値（ＲＧ１）は、第３の半導体スイッチ素子ＩＧＢＴ３と駆動回路ＤＲとの間の配線の抵抗値（ＲＧ３＋ＲＥ３）にも等しい。このように、すべての半導体スイッチ素子ＩＧＢＴ１，ＩＧＢＴ２，ＩＧＢＴ３の各々と駆動回路ＤＲとの間の配線の抵抗値は、同一の値に設定されている。
【００３８】
共通部分を考慮する場合、図１の例において、第１の半導体スイッチ素子ＩＧＢＴ１と駆動回路ＤＲとの間の配線の抵抗値（ＲＧ１＋ＲＧＣ）は、第２の半導体スイッチ素子ＩＧＢＴ２と駆動回路ＤＲとの間の配線の抵抗値（ＲＧ２＋ＲＧＣ＋ＲＥ２）に等しい。また、第１の半導体スイッチ素子ＩＧＢＴ１と駆動回路ＤＲとの間の配線の抵抗値（ＲＧ１＋ＲＧＣ）は、第３の半導体スイッチ素子ＩＧＢＴ３と駆動回路ＤＲとの間の配線の抵抗値（ＲＧ３＋ＲＧＣ＋ＲＥ３）にも等しい。共通部分を考慮しても、或いは考慮しなくても、ＲＧ１＝ＲＧ２＋ＲＥ２＝ＲＧ３＋ＲＥ３を満たすように、抵抗値が設定されている。
【００３９】
１．２．コモンモードフィルタ
図６は、コモンモードフィルタを備えない駆動装置の等価構成図を示す。先ず、図１の駆動装置１００がコモンモードコイルＬＥ２，ＬＥ３，ＬＧ２，ＬＧ３等のコモンモードフィルタを備えない時の動作について説明し、その後、コモンモードフィルタの役割について説明する。図６の例において、第１の駆動ノードＧＯと第２の駆動ノードＥＯとの間の電圧は、例えば０［Ｖ］から１５［Ｖ］に変化することを仮定する。即ち、第１の駆動ノードＧＯと第２の駆動ノードＥＯとの間には１５［Ｖ］の振幅を有するパルス信号が印加されていることを仮定する。第１の駆動ノードＧＯと第２の駆動ノードＥＯとの間の電圧が例えば０［Ｖ］から１５［Ｖ］に変化することで、すべての半導体スイッチ素子ＩＧＢＴ１，ＩＧＢＴ２，ＩＧＢＴ３がオフ状態からオン状態に切り替わることを仮定する。この時、各半導体スイッチ素子ＩＧＢＴ１，ＩＧＢＴ２，ＩＧＢＴ３は、図６で示されるような等価コンデンサで表すことができる。
【００４０】
図６の例において、ゲート抵抗ＲＧ１は、例えば１８［Ω］の抵抗値を有することを仮定し、ゲート抵抗ＲＧ２は、例えば１０［Ω］の抵抗値を有することを仮定し、ゲート抵抗ＲＧ３は、例えば１０［Ω］の抵抗値を有することを仮定し、ゲート抵抗ＲＧＣは、例えば５［Ω］の抵抗値を有することを仮定する。また、エミッタ抵抗ＲＥ２は、例えば８［Ω］の抵抗値を有することを仮定し、エミッタ抵抗ＲＥ３は、例えば８［Ω］の抵抗値を有することを仮定する。このように、ゲート抵抗ＲＧ２，ＲＧ３の各抵抗値（１０［Ω］）は、ゲート抵抗ＲＧ１の抵抗値（１８［Ω］）よりも小さい。従って、半導体スイッチ素子ＩＧＢＴ２，３の各ゲート電流（例えば０．５［Ａ］）は、第１の半導体スイッチ素子ＩＧＢＴ１のゲート電流（例えば０．２８［Ａ］）よりも大きい。エミッタ側では、第１の副エミッタ配線部（第２の駆動ノードＥＯと第１の半導体スイッチ素子ＩＧＢＴ１のエミッタ端子との間の配線）の抵抗がゼロなので、すべてのゲート電流（例えば１．２８［Ａ］＝０．２８＋０．５＋０．５［Ａ］）が第１の半導体スイッチ素子ＩＧＢＴ１のエミッタ側に抜ける。この結果、各半導体スイッチ素子ＩＧＢＴ１，ＩＧＢＴ２，ＩＧＢＴ３に関して、ゲート端子とエミッタ端子との間の電圧（ゲート電圧）が同一の値に設定されず、すべての半導体スイッチ素子ＩＧＢＴ１，ＩＧＢＴ２，ＩＧＢＴ３が同時にオンされない。
【００４１】
これに対し、図１に示されように、駆動装置１００がコモンモードコイルＬＥ２，ＬＥ３，ＬＧ２，ＬＧ３等のコモンモードフィルタを備える時、すべての半導体スイッチ素子ＩＧＢＴ１，ＩＧＢＴ２，ＩＧＢＴ３が同時にオンされる。以下、例えばコモンモードコイルＬＧ２及びコモンモードコイルＬＥ２からなる１組のコモンモードコイルについて説明する。図１の例において、例えばコモンモードコイルＬＧ２（１組のコモンモードコイルの一方のコモンモードコイル）の両端に例えば２［Ｖ］の電位差があることを仮定する。この時、コモンモードコイルＬＥ２（１組のコモンモードコイルの他方のコモンモードコイル）の両端にも例えば２［Ｖ］の電位差が生じる。
【００４２】
このように、一方のコモンモードコイルの両端に発生する電位差は、他方のコモンモードコイルの両端に発生する電位差と等しい。１つのコモンモードコイルの両端に発生する電位差（例えば２［Ｖ］）は、コモンモード電流×コモンモードインピーダンスで表される。ここで、コモンモード電流は、第１の駆動ノードＧＯから第２の半導体スイッチ素子ＩＧＢＴ２のゲート端子に向かうコモンモードコイルＬＧ２を流れる電流と、第２の半導体スイッチ素子ＩＧＢＴ２のエミッタ端子から第２の駆動ノードＥＯに向かうコモンモードコイルＬＥ２を流れる電流との差である。また、コモンモードインピーダンスは、コモンモードコイルＬＧ２及びコモンモードコイルＬＥ２の相互インダクタンスに基づく値であり、コモンモードコイルＬＧ２の自己インダクタンスは、コモンモードコイルＬＥ２の自己インダクタンスと等しい。なお、コモンモード電流がゼロである場合、コモンモードコイルＬＧ２及びコモンモードコイルＬＥ２は、互いに磁束を打ち消しあい、１つのコモンモードコイルの両端に発生する電位差もゼロになる。
【００４３】
１．３．ゲート電圧
図７は、コモンモードフィルタを備える駆動装置の等価構成図を示す。図１の駆動装置１００がコモンモードコイルＬＥ２，ＬＥ３，ＬＧ２，ＬＧ３等のコモンモードフィルタを備える時の動作について説明する。上述したようなコモンモードフィルタの特性により、図７の例において、１つのコモンモードコイルの両端に発生する電位差は、例えば２［Ｖ］であることを仮定する。コモンモードインピーダンスが１０００［Ω］である場合、１つのコモンモードコイルを流れる電流は２［ｍＡ］である。コモンモードフィルタの存在により、ゲート抵抗ＲＧ２，ＲＧ３の各抵抗値（１０［Ω］）がゲート抵抗ＲＧ１の抵抗値（１８［Ω］）よりも小さい場合であっても、半導体スイッチ素子ＩＧＢＴ２，３の各ゲート電圧は、第１の半導体スイッチ素子ＩＧＢＴ１のゲート電圧と等しい。従って、すべての半導体スイッチ素子ＩＧＢＴ１，ＩＧＢＴ２，ＩＧＢＴ３が同時にオンされる。なお、図７の例において、第１の駆動ノードＧＯと第２の駆動ノードＥＯとの間の電圧が例えば１５［Ｖ］（第１の駆動ノードＧＯの電圧＝１５［Ｖ］，第２の駆動ノードＥＯの電圧＝０［Ｖ］）から０［Ｖ］（第１の駆動ノードＧＯの電圧＝０［Ｖ］，第２の駆動ノードＥＯの電圧＝０［Ｖ］）に変化する場合、すべての半導体スイッチ素子ＩＧＢＴ１，ＩＧＢＴ２，ＩＧＢＴ３が同時にオフされる。
【００４４】
このように、各半導体スイッチ素子ＩＧＢＴ１，ＩＧＢＴ２，ＩＧＢＴ３と駆動回路ＤＲとの間の抵抗値を調整することにより、駆動回路ＤＲは、すべての半導体スイッチ素子ＩＧＢＴ１，ＩＧＢＴ２，ＩＧＢＴ３を同時に駆動することができる。この時、図１に示すように、第１の半導体素子スイッチ素子ＩＧＢＴ１と駆動回路ＤＲとの間には、第１の半導体スイッチ素子ＩＧＢＴ１のエミッタ端子Ｅ側には何れの抵抗を設けられていない。従って、第１の半導体スイッチ素子ＩＧＢＴ１のエミッタ端子Ｅでの電流を表すエミッタセンス端子Ｓでの電流を検出ノードＳＯで検出する場合、その検出精度を高めることができる。
【００４５】
２．駆動回路
図８は、検出回路を含む駆動回路の構成例を示す。図８の例において、駆動回路ＤＲは、例えば特許文献３の図５で示されるような検出回路を含むが、検出回路は、駆動回路ＤＲの外部に設けられてもよい。図８の例において、検出回路は、比較器ＣＭ、センス抵抗ＲＳ及び基準電圧ＶＲによって構成される。駆動回路ＤＲのトランジスタＴ１，Ｔ２（駆動部）は、電源電位ＶＤＤ（第１の電源電位）及び接地電位ＧＮＤ（第２の電源電位）で動作し、例えば１５［Ｖ］の振幅を有するパルス信号を第１の駆動ノードＧＯと第２の駆動ノードＥＯとの間に出力する。駆動回路ＤＲのゲート制御回路ＧＣは、入力ノードＩＮからの入力信号（パルス信号）を入力し、比較器ＣＭからの中止信号（遮断信号）を受け取らない限り、トランジスタＴ１，Ｔ２を動作させる。
【００４６】
図１に示すように、第１の半導体素子スイッチ素子ＩＧＢＴ１のエミッタ端子Ｅと駆動回路ＤＲの第２の駆動ノードＥＯとの間には、何れの抵抗を設けられていないので、エミッタ端子Ｅの電位は、第２の駆動ノードＥＯの電位と等しい。図８の例において、第２の駆動ノードＥＯの電位（従って、エミッタ端子Ｅの電位）は、接地電位ＧＮＤと等しく、比較器ＣＭは、接地電位ＧＮＤを基準とする基準電圧ＶＲで、第１の半導体スイッチ素子ＩＧＢＴ１のエミッタ端子Ｅでの電流を表すエミッタセンス端子Ｓでの電流を検出する。この場合、基準電圧ＶＲは、第１の半導体スイッチ素子ＩＧＢＴ１のエミッタＥ側から見ると、設計通りの値となり、比較器ＣＭは、設計通りの過電流を検出した時に、中止信号（遮断信号）をゲート制御回路ＧＣに送ることができる。このように、過電流の検出精度を高めることができる。言い換えれば、第１の半導体素子スイッチ素子ＩＧＢＴ１のエミッタ端子Ｅと駆動回路ＤＲの第２の駆動ノードＥＯとの間に抵抗が設けられている場合、その抵抗に起因して、比較器ＣＭは、設計とは異なる電流を過電流として誤って検出してしまうことがある。
【００４７】
３．変形例
図９は、図１の駆動装置１００の変形例を示す。図９において、図１の符号と同一の符号は、図１の構成と同一の構成を示し、その同一の構成についての説明を省略する。図９の例において、駆動装置１００は、第１の半導体素子スイッチ素子ＩＧＢＴ１に対応する３線式の１組のコモンモードコイルＬＧ１，ＬＳ１，ＬＥ１を備える。図９の例においても、第１の半導体素子スイッチ素子ＩＧＢＴ１と駆動回路ＤＲとの間には、第１の半導体スイッチ素子ＩＧＢＴ１のエミッタ端子Ｅ側には何れの抵抗を設けられていない。また、駆動回路ＤＲは、すべての半導体スイッチ素子ＩＧＢＴ１，ＩＧＢＴ２，ＩＧＢＴ３を同時に駆動することができる。
【００４８】
なお、コモンモードコイルＬＥ１に流れる直流電流は、半導体スイッチ素子ＩＧＢＴ１，ＩＧＢＴ２，ＩＧＢＴ３のエミッタＥ，Ｅ，Ｅ間に生じる電位差によって発生し得る。しかしながら、コモンモードコイルＬＥ１に流れ込む電流のルートにはエミッタ抵抗ＲＥ２及びエミッタ抵抗ＲＥ３の少なくとも１つが挿入されているので、コモンモードコイルＬＥ１の磁気飽和を抑制することができる。
【００４９】
なお、本発明は、上述の例示的な実施形態に限定されず、また、当業者は、上述の例示的な実施形態を特許請求の範囲に含まれる範囲まで、容易に変更することができるであろう。
【符号の説明】
【００５０】
１００・・・駆動装置、Ｃ・・・コレクタ端子（第３の端子）、ＣＭ・・・比較器、ＤＲ・・・駆動回路、Ｅ・・・エミッタ端子（第２の端子）、ＥＯ・・・第２の駆動ノード、Ｇ・・・ゲート端子（第１の端子）、ＧＣ・・・ゲート制御回路、ＧＮＤ・・・接地電位、ＧＯ・・・第１の駆動ノード、ＩＧＢＴ１，ＩＧＢＴ２，ＩＧＢＴ３・・・半導体スイッチ素子（ＩＧＢＴ）、ＩＮ・・・入力ノード、ＬＥ２，ＬＥ３，ＬＧ２，ＬＧ３・・・コモンモードコイル、Ｎ・・・第２の出力ノード、ＮＤ１，ＮＤ２，ＮＤ３・・・分割ノード、Ｐ・・・第１の出力ノード、ＲＧ１，ＲＧ２，ＲＧ３，ＲＧＣ・・・ゲート抵抗、ＲＳ・・・センス抵抗、Ｓ・・・エミッタセンス端子（第４の端子）、ＳＯ・・・検出ノード、Ｔ１，Ｔ２・・・トランジスタ、ＶＲ・・・基準電圧、ＶＤＤ・・・電源電位
【図１】
2012222741.tif 000003
【図２】
2012222741.tif 000004
【図３】
2012222741.tif 000005
【図４】
2012222741.tif 000006
【図５】
2012222741.tif 000007
【図６】
2012222741.tif 000008
【図７】
2012222741.tif 000009
【図８】
2012222741.tif 000010
【図９】
2012222741.tif 000011