(57)【要約】【課題】伝送欠陥および電磁波の不要輻射を低コストで低減することができる半導体集積装置およびそれを備える表示装置を提供することを目的とする。【解決手段】ソースドライバＩＣ２００＿１は、差動信号用入力端子ＴＩ（入力端子ＴＩＡ、入力端子ＴＩＢ）、出力端子ＴＯ、入力インターフェース回路２１０、および回路群２７０を有している。入力インターフェース回路２１０は、減衰部２２０、終端回路２５０、および入力バッファ２６０を有している。差動信号用入力端子ＴＩを介して入力された差動信号である正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）は、減衰部２２０により振幅を減衰された後、入力バッファ２６０に与えられ、デジタル信号である画像信号ＤＶ１に変換される。これにより、反射波および定在波の振幅が減衰されるので、伝送欠陥および電磁波の不要輻射を低コストで低減することができる。【選択図】図３
2012133510.tif 000002
【特許請求の範囲】
【請求項１】
データ伝送用の入力インターフェース回路を備える半導体集積装置であって、
外部から入力信号を受け取る入力端子を備え、
前記入力インターフェース回路は、
前記入力信号の振幅を減衰させる減衰部と、
前記減衰部の後段に設けられ、外部から受け取るべき前記入力信号を前記入力端子まで伝送するための伝送線路を終端する終端回路とを含み、
前記終端回路側から見た前記減衰部のインピーダンスと前記終端回路のインピーダンスとが等しいことを特徴とする、半導体集積装置。
【請求項２】
前記入力信号は、シリアル伝送方式により伝送されることを特徴とする、請求項１に記載の半導体集積装置。
【請求項３】
前記入力信号は差動信号であり、
前記減衰部は、前記差動信号の振幅を減衰させる減衰器を有することを特徴とする、請求項２に記載の半導体集積装置。
【請求項４】
前記減衰部は、当該減衰部を通過する前記差動信号の振幅の減衰量を変更可能に構成されており、
前記入力インターフェース回路は、前記減衰量を制御する制御部をさらに含むことを特徴とする、請求項３に記載の半導体集積装置。
【請求項５】
前記制御部は、前記差動信号の伝送状態に応じた外部から与えられる信号に基づいて前記減衰量を制御することを特徴とする、請求項４に記載の半導体集積装置。
【請求項６】
前記入力インターフェース回路は、前記差動信号の伝送状態を検出し、前記伝送状態に応じた信号を出力する検出回路をさらに含み、
前記制御部は、前記伝送状態に応じた信号に基づいて前記減衰量を制御することを特徴とする、請求項４に記載の半導体集積装置。
【請求項７】
前記入力インターフェース回路は、前記終端回路の後段に設けられ、前記減衰部により振幅が減衰された前記差動信号の振幅を増幅する増幅器をさらに含むことを特徴とする、請求項３に記載の半導体集積装置。
【請求項８】
前記増幅器の増幅率は可変であることを特徴とする、請求項７に記載の半導体集積装置。
【請求項９】
前記増幅率は、前記差動信号の伝送状態に応じた外部から与えられる信号により制御されることを特徴とする、請求項８に記載の半導体集積装置。
【請求項１０】
前記入力インターフェース回路は、前記差動信号の伝送状態を検出し、前記伝送状態に応じた信号を出力する検出回路をさらに含み、
前記増幅率は、前記伝送状態に応じた信号により制御されることを特徴とする、請求項８に記載の半導体集積装置。
【請求項１１】
前記減衰部は、当該減衰部を通過する前記差動信号の振幅の減衰量を変更可能に構成されており、
前記入力インターフェース回路は、
前記減衰量を制御する制御部と、
前記終端回路の後段に設けられ、前記減衰部により振幅が減衰された前記差動信号の振幅を増幅する増幅器とをさらに含み、
前記増幅器の増幅率は可変であることを特徴とする、請求項３に記載の半導体集積装置。
【請求項１２】
前記制御部は、前記差動信号の伝送状態に応じた外部から与えられる信号に基づいて前記減衰量および前記増幅率を制御することを特徴とする、請求項１１に記載の半導体集積装置。
【請求項１３】
前記入力インターフェース回路は、前記差動信号の伝送状態を検出し、前記伝送状態に応じた信号を出力する検出回路をさらに含み、
前記制御部は、前記伝送状態に応じた信号に基づいて前記減衰量および前記増幅率を制御することを特徴とする、請求項１１に記載の半導体集積装置。
【請求項１４】
請求項１から１３までのいずれか１項に記載の半導体集積回路を備えることを特徴とする、表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ伝送用の入力インターフェース回路を備える半導体集積装置に関し、特に、そのような入力インターフェース回路を備える表示装置用の半導体集積装置に関する。
【背景技術】
【０００２】
一般に、表示装置（例えば液晶表示装置５９０）は図１４に示すように、表示パネル１９０、データ信号線駆動回路２９０、走査信号線駆動回路３９０、および表示制御回路（「タイミングコントローラ」ともいう）４９０を備えている。
【０００３】
表示パネル１９０は、液晶層を挟持する１対の電極基板からなり、各電極基板の外表面には偏光板が貼り付けられている。上記１対の電極基板の一方はＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）基板と呼ばれるアクティブマトリクス型の基板である。このＴＦＴ基板では、ガラス基板等の絶縁性基板上に、複数のデータ信号線ＤＬ１〜ＤＬｎと複数の走査信号線ＧＬ１〜ＧＬｍとが互いに交差するように格子状に形成されている。また、複数のデータ信号線ＤＬ１〜ＤＬｎと複数の走査信号線ＧＬ１〜ＧＬｍとの交差点にそれぞれ対応して複数の画素回路がマトリクス状に形成されている。各画素回路は、表示すべき画像を構成する画素に対応する画素電極と、画素電極と後述の対向電極等とによって形成される画素容量と、ＴＦＴとを含んでいる。上記１対の電極基板の他方は対向基板と呼ばれ、ガラス等の絶縁性基板上に、全面にわたって対向電極、配向膜が順次積層されている。複数のデータ信号線ＤＬ１〜ＤＬｎおよび複数の走査信号線ＧＬ１〜ＧＬｍは、それぞれデータ信号線駆動回路２９０および走査信号線駆動回路３９０により駆動される。
【０００４】
表示制御回路４９０は、外部から表示データＤＡＴおよびタイミング制御信号ＴＳを受け取り、画像信号ＤＶ等を生成し出力する。画像信号ＤＶは、データ信号線駆動回路２９０に与えられる。画像信号ＤＶは、一般にデジタル信号である。
【０００５】
データ信号線駆動回路２９０は、複数（ｑ個）のソースドライバＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）２９０＿１〜２９０＿ｑ（図示しない）により構成されている。データ信号線駆動回路２９０は、受け取った画像信号ＤＶに基づき、表示パネル１９０に表示すべき画像の各水平走査線における画素値に相当するアナログ電圧としての複数のデータ信号を生成し、これらの複数のデータ信号を複数のデータ信号線ＤＬ１〜ＤＬｎにそれぞれ印加する。走査信号線駆動回路３９０は、表示パネル１９０に表示画像を表示するための各フレーム期間（各垂直走査期間）において、複数の走査信号線ＧＬ１〜ＧＬｍを１水平走査期間ずつ順次選択し、選択した走査信号線にアクティブな走査信号（画素回路に含まれるＴＦＴをオンさせる電圧）を印加する。
【０００６】
対向電極には、表示パネル１９０の液晶層に印加すべき電圧の基準となる電位が図示しない手段により与えられる。
【０００７】
上述のように、複数のデータ信号線ＤＬ１〜ＤＬｎには複数のデータ信号がそれぞれ印加され、複数の走査信号線ＧＬ１〜ＧＬｍには複数の走査信号がそれぞれ印加されることにより、表示パネル１９０における各画素回路における画素電極には、対向電極の電位を基準として、表示すべき画素の画素値に応じた電圧がＴＦＴを介して与えられ、各画素回路内の画素容量に保持される。これにより、液晶層には、各画素電極と対向電極との電位差に相当する電圧が印加される。表示パネル１９０は、この印加電圧によって液晶層の光透過率を制御することにより、画像信号ＤＶの表す画像を表示する。
【０００８】
近年、表示パネルの高精細化および表示パネルの駆動周波数の増大により、上記画像信号ＤＶの伝送速度が高速化している。ここで、表示パネルの駆動周波数をｆ、１垂直走査期間内の垂直ブランキング時間の占める割合をｔｖｄ、全画素数をＰｉｘ、および画素の階調ビット数をＢとすると、画像信号ＤＶの伝送速度Ｓｔは、下記の式（１）により求められる。
Ｓｔ＝Ｐｉｘ×Ｂ／（（１−ｔｖｄ）×１／ｆ）…（１）
【０００９】
例えば、８ｂｉｔ−ＲＧＢ−ＳＶＧＡ型パネル（３×８００×６００画素）を６０Ｈｚで駆動する場合、ｔｖｄを１０％とすると、上記式（１）より、画像信号ＤＶの伝送速度Ｓｔは７６８Ｍ（＝３×８００×６００×８／（（１−０．１）×１／６０））ｂｐｓとなる。
【００１０】
８ｂｉｔ−ＲＧＢ−ＳＶＧＡ型パネルより高精細で、かつ、高い駆動周波数が要求される８ｂｉｔ−ＲＧＢ−ＨＤ−ＴＶ２型パネル（３×１９２０×１０８０画素）を２４０Ｈｚで駆動する場合、ｔｖｄを１０％とすると、上記式（１）より、画像信号ＤＶの伝送速度Ｓｔは１３２７１Ｍ（＝３×１９２０×１０８０×８／（１−０．１）×１／２４０））ｂｐｓとなる。すなわち、８ｂｉｔ−ＲＧＢ−ＳＶＧＡパネルを２４０Ｈｚで駆動する場合の伝送速度Ｓｔは、８ｂｉｔ−ＲＧＢ−ＳＶＧＡパネルを６０Ｈｚで駆動する場合の伝送速度Ｓｔの約１８倍となる。
【００１１】
ところで、信号伝送の方式には、大きく分けて、バス伝送方式およびシリアル伝送方式の２種類がある。バス伝送方式が液晶表示装置に採用される場合には、図１５に示すように、バス配線と呼ばれる共通の伝送線路に、表示制御回路４９０と複数のソースドライバＩＣ２９０＿１〜２９０＿ｎとが接続され、バス配線を介して信号伝送が行われる。一方、シリアル伝送方式が液晶表示装置に採用される場合には、図１６に示すように、表示制御回路４９０と各ソースドライバＩＣとが個別の伝送線路を用いて１：１に接続され、個別の伝送線路を用いて信号伝送が行われる。なお、図１６において、画像信号ＤＶ（画像信号ＤＶ１〜ＤＶｑ）のみが、表示制御回路４９０と各ソースドライバＩＣとの間でシリアル伝送方式により伝送されているが、これに限られない。すなわち、画像信号ＤＶ（画像信号ＤＶ１〜ＤＶｑ）と共に、表示パネル１９０に画像を表示するタイミングを制御するためのタイミング信号であるデータクロック信号ＳＣＫもシリアル伝送方式により伝送されてもよい。ここで、表示制御回路とデータ信号線駆動回路との間の１伝送線路あたりの画像信号ＤＶの伝送速度Ｓｃは、上記式（１）により求まる伝送速度Ｓｔ、および表示制御回路とデータ信号線駆動回路との間の伝送線路数（「チャンネル数」ともいう）によって決まる。なお、本明細書において、「１伝送線路」とは、差動信号を伝送する場合には１対の伝送線路を意味し、シングルエンド信号を伝送する場合には単に１本の伝送線路を意味する。バス伝送方式における１伝送線路あたりの画像信号ＤＶの伝送速度Ｓｃは、バス配線の本数（「バス幅」ともいう）に依存する。例えば、８ｂｉｔデータの伝送を行う場合、バス配線の本数は８本となるので、１伝送線路あたりの画像信号ＤＶの伝送速度Ｓｃは約１６６０Ｍｂｐｓ（＝１３２７１Ｍｂｐｓ／８）となる。一方、シリアル伝送方式における１伝送線路あたりの画像信号ＤＶの伝送速度Ｓｃは、ソースドライバＩＣの個数に依存する。ソースドライバＩＣの個数は一般に５〜３０個程度なので、１伝送線路あたりの画像信号ＤＶの伝送速度Ｓｃは約４５０Ｍｂｐｓ（＝１３２７１Ｍｂｐｓ／３０）〜約２６５０Ｍｂｐｓ（＝１３２７１Ｍｂｐｓ／５）となる。
【００１２】
しかし、プリント基板上にバス配線を形成する場合、バス配線上から各ソースドライバＩＣへ分岐する配線部分で伝送欠陥が生じやすい。この伝送欠陥は、伝送速度が大きくなるほど生じやすくなる。そのため、バス伝送方式における１伝送線路あたりの画像信号ＤＶの伝送速度Ｓｃには上限が存在し、その限界値は４００〜８００Ｍｂｐｓと言われている。このような理由から、近年、バス伝送方式からシリアル伝送方式への移行が進んでいる。
【００１３】
シリアル伝送方式としては、例えば、ＴＩＡ／ＥＩＡ−６４４規格で規定されているＬＶＤＳ（Ｌｏｗ  Ｖｏｌｔａｇｅ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌｉｎｇ）がある。このＴＩＡ／ＥＩＡ−６４４規格は、振幅が約４５０ｍＶの差動信号を伝送する方式について規定している。図１７は、ＴＩＡ／ＥＩＡ−６４４規格によるインターフェース回路の構成を示す。このインターフェース回路は、出力バッファ４９１、入力バッファ２９２、および出力バッファ４９１と入力バッファ２９２とを接続する伝送線路６１０により構成される。ＴＩＡ／ＥＩＡ−６４４規格では、入力バッファ２９２の前段に設けられた終端部（例えば抵抗素子）のインピーダンスである受信インピーダンスＺｒｘが１００Ωに設定される。ＴＩＡ／ＥＩＡ−６４４規格での最大伝送速度は、伝送線路長５ｍの場合６５５Ｍｂｐｓである。表示装置においては、表示制御回路と各ソースドライバＩＣとを接続する伝送線路の長さが約１ｍと短いため、ＴＩＡ／ＥＩＡ−６４４規格での最大伝送速度は伝送路長５ｍの場合より大きくなり、約２０００〜３０００Ｍｂｐｓとなる。したがって、ＴＩＡ／ＥＩＡ−６４４規格で規定されたシリアル伝送方式を用いることで、上述の１伝送線路あたりの画像信号ＤＶの伝送速度Ｓｃ（約４５０〜２６５０Ｍｂｐｓ）を満足することができる。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００２−３３７７５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
しかし、信号伝送には、上述の伝送速度の問題以外に、伝送欠陥や電磁波の不要輻射という問題がある。これら伝送欠陥および電磁波の不要輻射を考える場合、図１７に示す、出力バッファ４９１側のインピーダンス（送信インピーダンスＺｔｘ）、受信インピーダンスＺｒｘ、および送信側と受信側との間の伝送線路６１０の特性インピーダンスＺｔｒａｎｓの関係が重要になる。インピーダンスの整合がとれている場合、すなわち、Ｚｔｘ＝Ｚｔｒａｎｓ＝Ｚｒｘの場合、伝送線路で信号の反射が生じないため、問題なく信号を伝送することができる。一方、インピーダンスの整合がとれていない場合、すなわち、Ｚｔｘ、Ｚｔｒａｎｓ、およびＺｒｘのいずれかの値がずれている場合、伝送線路で反射が生じるので、受信波形に歪みが生じる。そのため、伝送欠陥が生じてしまう。また、進行波および反射波から定在波が形成される。この定在波の影響により、電磁波の不要輻射が生じてしまう。したがって、ＴＩＡ／ＥＩＡ−６４４規格で規定されたシリアル伝送方式においては、Ｚｔｘ＝Ｚｔｒａｎｓ＝Ｚｒｘ＝１００Ωとすることが望ましい。
【００１６】
図１８は、インピーダンス整合時（Ｚｔｘ＝Ｚｔｒａｎｓ＝Ｚｒｘ＝１００Ω）の終端部における電圧波形（受信波形）のシミュレーション結果を示す図である。ここで、伝送する信号は、振幅０．２Ｖ、立ち上がり時間１００ｐｓｅｃ、立ち下がり時間１００ｐｓｅｃ、パルス幅２ｎｓｅｃ、周期４ｎｓｅｃであり、伝送線路の遅延時間は５ｎｓｅｃである。図１８に示すように、Ｚｔｘ＝Ｚｔｒａｎｓ＝Ｚｒｘ＝１００Ωであれば、伝送線路で信号の反射が生じないため、受信波形に歪みを生じない。そのため、問題なく信号を伝送することができる。
【００１７】
図１９は、表示装置におけるＴＩＡ／ＥＩＡ−６４４規格によるインターフェース回路の構成を示す回路図である。図１９に示すように、このインターフェース回路は、表示制御回路４９０に含まれる出力バッファ４９１、ソースドライバＩＣ２９０＿１の有する入力インターフェース回路２９１、および出力バッファ４９１と入力インターフェース回路２９１とを接続する伝送線路６１０により構成されている。入力インターフェース回路２９１は、入力バッファ２９２、および伝送線路６１０を終端する終端回路２９３などを有している。終端回路２９３は、例えば抵抗素子などからなる。なお、表示制御回路４９０はソースドライバＩＣの個数（ｑ個）と同数の出力バッファ４９１を含んでいる。そのため、図１９に示すインターフェース回路以外に、表示制御回路４９０に含まれる他の出力バッファ４９１、ソースドライバＩＣ２９０＿２〜２９０＿ｑの有する入力インターフェース回路２９１、および各出力バッファ４９１と各入力インターフェース回路２９１とを接続する伝送線路６１０によってもインターフェース回路が構成されるが、その図面記載および説明を便宜上省略する。
【００１８】
表示装置において、送信側である出力バッファ４９１と受信側である入力インターフェース回路２９１とは、プリント基板上の伝送線路６１１、フラットケーブル・コネクタ６１２、およびプリント基板上の伝送線路６１３からなる伝送線路６１０により接続される。ここで、プリント基板上の伝送線路６１１、フラットケーブル・コネクタ６１２、およびプリント基板上の伝送線路６１３の特性インピーダンスを、それぞれＺｐｃｂ１、Ｚｃｏｎ＿ｆｃ、およびＺｐｃｂ２とする。終端回路２９３は、入力バッファ２９２の近くに形成するほうが望ましい。そのため、終端回路２９３は、一般に、受信側のソースドライバＩＣ２９０＿１の入力部に形成される。なお、これに限らず、終端回路２９３は、プリント基板６１３上に形成されていてもよい。
【００１９】
上述のように、反射波に起因する伝送欠陥や定在波に起因する電磁波の不要輻射を防ぐためには、インピーダンスの整合をとる必要がある。すなわち、表示装置においては、Ｚｔｘ＝Ｚｐｃｂ１＝Ｚｃｏｎ＿ｆｃ＝Ｚｐｃｂ２＝Ｚｒｘとなるようにインピーダンスを設定する必要がある。プリント基板上の伝送線路６１１および６１３の特性インピーダンスをその仕様値（ＴＩＡ／ＥＩＡ−６４４規格の場合は１００Ω）に合わせることは、伝送線路６１１および６１３をマイクロストリップライン構造とすることなどにより比較的簡単に実現できる。しかし、フラットケーブル・コネクタ６１２の特性インピーダンスをその仕様値（ＴＩＡ／ＥＩＡ−６４４規格の場合は１００Ω）に合わせることは困難な場合が多い。
【００２０】
図２０は、インピーダンス不整合時（Ｚｔｘ＝Ｚｐｃｂ１＝Ｚｐｃｂ２＝Ｚｒｘ＝１００Ω、Ｚｃｏｎ＿ｆｃ＝５０Ω）の受信インピーダンス部分の電圧波形（受信波形）のシミュレーション結果を示す図である。ここで、伝送する信号は、振幅０．２Ｖ、立ち上がり時間１００ｐｓｅｃ、立ち下がり時間１００ｐｓｅｃ、パルス幅２ｎｓｅｃ、周期４ｎｓｅｃであり、伝送線路の遅延時間は５ｎｓｅｃである。図１８に示す受信波形と異なり、図２０に示す受信波形には歪みが生じている。これは、フラットケーブル・コネクタ６１２の特性インピーダンスＺｃｏｎ＿ｆｃと他のインピーダンスとが不整合であることにより、伝送線路で反射が生じるためである。
【００２１】
本願発明と関連して、特許文献１には、信号伝送線路中に抵抗減衰器を設置したインターフェース回路が開示されている。送信側から見た抵抗減衰器のインピーダンスは送信側の伝送線路の特性インピーダンスと整合し、受信側から見た抵抗減衰器のインピーダンスは受信側の伝送線路の特性インピーダンスと整合している。伝送線路のインピーダンス不整合により発生する反射波を抵抗減衰器より減衰することが可能となるため、反射ノイズのない信号を受信側に送信することが可能となる。
【００２２】
しかし、特許文献１に記載のインターフェース回路では、伝送線路における設定が別途必要となるため製造コストが高くなると言う問題がある。また、抵抗減衰器を配置する場所を伝送線路中に別途設ける必要があるため、抵抗減衰器を用いずともインピーダンスの整合がとれている場合であっても、抵抗減衰器を配置する場所に、例えば０Ωの抵抗を配置する必要がある。そのため、伝送路中の無駄な部品を追加することとなり、同様に製造コストが高くなると言う問題がある。
【００２３】
そこで、本発明は、伝送欠陥および電磁波の不要輻射を低コストで低減することができる半導体集積装置およびそれを備える表示装置を提供することを目的とする。
【課題を解決するための手段】
【００２４】
第１の発明は、データ伝送用の入力インターフェース回路を備える半導体集積装置であって、
外部から入力信号を受け取る入力端子を備え、
前記入力インターフェース回路は、
前記入力信号の振幅を減衰させる減衰部と、
前記減衰部の後段に設けられ、外部から受け取るべき前記入力信号を前記入力端子まで伝送するための伝送線路を終端する終端回路とを含み、
前記終端回路側から見た前記減衰部のインピーダンスと前記終端回路のインピーダンスとが等しいことを特徴とする。
【００２５】
第２の発明は、第１の発明において、
前記入力信号は、シリアル伝送方式により伝送されることを特徴とする。
【００２６】
第３の発明は、第２の発明において、
前記入力信号は差動信号であり、
前記減衰部は、前記差動信号の振幅を減衰させる減衰器を有することを特徴とする。
【００２７】
第４の発明は、第３の発明において、
前記減衰部は、当該減衰部を通過する前記差動信号の振幅の減衰量を変更可能に構成されており、
前記入力インターフェース回路は、前記減衰量を制御する制御部をさらに含むことを特徴とする。
【００２８】
第５の発明は、第４の発明において、
前記制御部は、前記差動信号の伝送状態に応じた外部から与えられる信号に基づいて前記減衰量を制御することを特徴とする。
【００２９】
第６の発明は、第４の発明において、
前記入力インターフェース回路は、前記差動信号の伝送状態を検出し、前記伝送状態に応じた信号を出力する検出回路をさらに含み、
前記制御部は、前記伝送状態に応じた信号に基づいて前記減衰量を制御することを特徴とする。
【００３０】
第７の発明は、第３の発明において、
前記入力インターフェース回路は、前記終端回路の後段に設けられ、前記減衰部により振幅が減衰された前記差動信号の振幅を増幅する増幅器をさらに含むことを特徴とする。
【００３１】
第８の発明は、第７の発明において、
前記増幅器の増幅率は可変であることを特徴とする。
【００３２】
第９の発明は、第８の発明において、
前記増幅率は、前記差動信号の伝送状態に応じた外部から与えられる信号により制御されることを特徴とする。
【００３３】
第１０の発明は、第８の発明において、
前記入力インターフェース回路は、前記差動信号の伝送状態を検出し、前記伝送状態に応じた信号を出力する検出回路をさらに含み、
前記増幅率は、前記伝送状態に応じた信号により制御されることを特徴とする。
【００３４】
第１１の発明は、第３の発明において、
前記減衰部は、当該減衰部を通過する前記差動信号の振幅の減衰量を変更可能に構成されており、
前記入力インターフェース回路は、
前記減衰量を制御する制御部と、
前記終端回路の後段に設けられ、前記減衰部により振幅が減衰された前記差動信号の振幅を増幅する増幅器とをさらに含み、
前記増幅器の増幅率は可変であることを特徴とする。
【００３５】
第１２の発明は、第１１の発明において、
前記制御部は、前記差動信号の伝送状態に応じた外部から与えられる信号に基づいて前記減衰量および前記増幅率を制御することを特徴とする。
【００３６】
第１３の発明は、第１１の発明において、
前記入力インターフェース回路は、前記差動信号の伝送状態を検出し、前記伝送状態に応じた信号を出力する検出回路をさらに含み、
前記制御部は、前記伝送状態に応じた信号に基づいて前記減衰量および前記増幅率を制御することを特徴とする。
【００３７】
第１４の発明は、表示装置であって、
第１の発明から第１３の発明のいずれかに係る半導体集積回路を備えることを特徴とする。
【発明の効果】
【００３８】
第１の発明によれば、伝送線路の特性インピーダンスがその仕様値に一致していない場合であっても、伝送線路における設定を別途行うことなく受信側で生じる反射波の振幅が減衰され、さらに、進行波の振幅も減衰されるので、進行波および反射波により形成される定在波の振幅も減衰される。これにより、受信波形の歪みにより生じる伝送欠陥および定在波により生じる電磁波の不要輻射を低コストで低減することができる。
【００３９】
第２の発明によれば、シリアル伝送方式により入力信号を伝送する場合において、上記第１の発明と同様の効果を奏することができる。
【００４０】
第３の発明によれば、差動信号を伝送する場合において、上記第２の発明と同様の効果を奏することができる。
【００４１】
第４の発明によれば、減衰部の減衰量が可変となる。これにより、伝送欠陥および電磁波の不要輻射を適切に低減できる。
【００４２】
第５の発明によれば、伝送線路における信号の伝送状態に応じて減衰部の減衰量が変化する。これにより、伝送線路における信号の伝送状態に応じて、伝送欠陥および電磁波の不要輻射を低減できる。また、減衰部において過度な減衰が行われないので、入力バッファにおいて適切なノイズマージンが確保される。これにより、伝送欠陥をさらに低減することができる。
【００４３】
第６の発明によれば、伝送線路における信号の伝送状態に応じた制御を行うための外部との接続端子を必要としない。これにより、より低コストで、上記第５の発明と同様の効果を奏することができる。
【００４４】
第７の発明によれば、減衰部により減衰された信号の振幅が回復するので、入力バッファにおけるノイズマージンが拡大される。これにより、伝送欠陥をさらに低減することができる。
【００４５】
第８の発明によれば、増幅器の増幅率が可変となるので、入力バッファにおけるノイズマージンが適切に拡大される。これにより、伝送欠陥をさらに低減することができる。
【００４６】
第９の発明によれば、伝送線路における信号の伝送状態に応じて増幅器の増幅率が変化する。したがって、伝送線路における信号の伝送状態に応じて、入力バッファにおけるノイズマージンが拡大される。これにより、伝送欠陥をさらに低減することができる。
【００４７】
第１０の発明によれば、伝送線路における信号の伝送状態に応じた制御を行うための外部との接続端子を必要としない。これにより、より低コストで、上記第９の発明と同様の効果を奏することができる。
【００４８】
第１１の発明によれば、減衰部により減衰された信号の振幅が回復することにより入力バッファにおけるノイズマージンが拡大されるとともに、減衰部の減衰量および増幅器の増幅率が可変となる。これにより伝送欠陥をさらに低減できるとともに、電磁波の不要輻射を適切に低減できる。
【００４９】
第１２の発明によれば、伝送線路における信号の伝送状態に応じて減衰部の減衰量および増幅器の増幅率が変化する。これにより、伝送線路における信号の伝送状態に応じて、伝送欠陥および電磁波の不要輻射をさらに適切に低減できる。
【００５０】
第１３の発明によれば、伝送線路における信号の伝送状態に応じた制御を行うための外部との接続端子を必要としない。これにより、より低コストで、上記第１２の発明と同様の効果を奏することができる。
【図面の簡単な説明】
【００５１】
【図１】本発明の第１の実施形態に係るソースドライバＩＣを含む液晶表示装置の構成を示すブロック図である。
【図２】上記第１の実施形態におけるインターフェース回路の構成を示す回路図である。
【図３】上記第１の実施形態係るソースドライバＩＣの構成を示す回路図である。
【図４】上記第１の実施形態における受信波形のシミュレーション結果を示す図である。
【図５】本発明の第２の実施形態に係るソースドライバＩＣの構成を示す回路図である。
【図６】上記第２の実施形態の変形例に係るソースドライバＩＣの構成を示す回路図である。
【図７】本発明の第３の実施形態に係るソースドライバＩＣの構成を示す回路図である。
【図８】本発明の第４の実施形態に係るソースドライバＩＣの構成を示す回路図である。
【図９】上記第４の実施形態の変形例に係るソースドライバＩＣの構成を示す回路図である。
【図１０】本発明の第５の実施形態に係るソースドライバＩＣの構成を示す回路図である。
【図１１】上記第５の実施形態の変形例に係るソースドライバＩＣの構成を示す回路図である。
【図１２】本発明の第６の実施形態におけるインターフェース回路の構成を示す回路図である。
【図１３】上記第６の実施形態に係るソースドライバＩＣの構成を示す回路図である。
【図１４】一般的な液晶表示装置の構成を示すブロック図である。
【図１５】バス伝送方式を採用した液晶表示装置の構成を示すブロック図である。
【図１６】シリアル伝送方式を採用した液晶表示装置の構成を示すブロック図である。
【図１７】ＴＩＡ／ＥＩＡ−６４４規格によるインターフェース回路の構成を示す回路図である。
【図１８】インピーダンス整合時の受信波形のシミュレーション結果を示す図である。
【図１９】表示装置における、ＴＩＡ／ＥＩＡ−６４４規格によるインターフェース回路の構成を示す回路図である。
【図２０】インピーダンス不整合時の受信波形のシミュレーション結果を示す図である。
【発明を実施するための形態】
【００５２】
以下、添付図面を参照しながら、本発明の実施形態について説明する。
＜１．第１の実施形態＞
＜１．１  液晶表示装置の全体構成＞
図１は、本発明の第１の実施形態に係るソースドライバＩＣ２００＿１〜２００＿ｑを有する液晶表示装置５００の構成を示すブロック図である。図１に示すように、液晶表示装置５００は、表示パネル１００、データ信号線駆動回路２００、走査信号線駆動回路３００、および表示制御回路４００を備えている。本実施形態における表示制御回路４００とデータ信号線駆動回路２００との間の信号伝送には、シリアル伝送方式が採用されている。
【００５３】
表示パネル１００は、液晶層を挟持する１対の電極基板からなり、各電極基板の外表面には偏光板が貼り付けられている。上記１対の電極基板の一方はＴＦＴ基板と呼ばれるアクティブマトリクス型の基板である。このＴＦＴ基板では、ガラス基板等の絶縁性基板上に、複数のデータ信号線ＤＬ１〜ＤＬｎと複数の走査信号線ＧＬ１〜ＧＬｍとが互いに交差するように格子状に形成されている。また、複数のデータ信号線ＤＬ１〜ＤＬｎと複数の走査信号線ＧＬ１〜ＧＬｍとの交差点にそれぞれ対応して複数の画素回路がマトリクス状に形成されている。各画素回路は、表示すべき画像を構成する画素に対応する画素電極と、画素電極と後述の対向電極等とによって形成される画素容量と、ＴＦＴとを含んでいる。上記１対の電極基板の他方は対向基板と呼ばれ、ガラス等の絶縁性基板上に、全面にわたって対向電極、配向膜が順次積層されている。複数のデータ信号線ＤＬ１〜ＤＬｎおよび複数の走査信号線ＧＬ１〜ＧＬｍは、それぞれデータ信号線駆動回路２００および走査信号線駆動回路３００により駆動される。
【００５４】
表示制御回路４００は、外部から表示データＤＡＴおよびタイミング制御信号ＴＳを受け取り、画像信号ＤＶ１〜ＤＶｑ、データスタートパルスＳＳＰ、データクロック信号ＳＣＫ、ゲートスタートパルスＧＳＰ、およびゲートクロック信号ＧＣＫを生成する。画像信号ＤＶ１〜ＤＶｑは差動信号として伝送されるデジタル信号であり、表示パネル１００に表示すべき画像を表す。データスタートパルスＳＳＰ、データクロック信号ＳＣＫ、ゲートスタートパルスＧＳＰ、およびゲートクロック信号ＧＣＫは、表示パネル１００に画像を表示するタイミングを制御するためのタイミング信号である。画像信号ＤＶ１〜ＤＶｑ、データスタートパルスＳＳＰ、およびデータクロック信号ＳＣＫはデータ信号線駆動回路２００に与えられ、ゲートスタートパルスＧＳＰおよびゲートクロック信号ＧＣＫは走査信号線駆動回路３００に与えられる。
【００５５】
データ信号線駆動回路２００は、複数（ｑ個）のソースドライバＩＣ２００＿１〜２００＿ｑにより構成されている。画像信号ＤＶ１〜ＤＶｑは、上述のようにシリアル伝送方式で伝送されるので、各ソースドライバＩＣは個別の伝送線路を用いて表示制御回路４００と１：１に接続されている。なお、図１において、画像信号ＤＶ１〜ＤＶｑのみが、表示制御回路４００と各ソースドライバＩＣとの間でシリアル伝送方式により伝送されているが、これに限られない。すなわち、画像信号ＤＶ１〜ＤＶｑと共にデータクロック信号ＳＣＫもシリアル伝送方式により伝送されてもよい。データ信号線駆動回路２００は、受け取った画像信号ＤＶ１〜ＤＶｑに基づき、表示パネル１００に表示すべき画像の各水平走査線における画素値に相当するアナログ電圧としての複数のデータ信号を生成し、これらの複数のデータ信号を複数のデータ信号線ＤＬ１〜ＤＬｎにそれぞれ印加する。より詳細には、データ信号線駆動回路２００における各ソースドライバＩＣ（例えば、ソースドライバＩＣ２００＿１）は、受け取った画像信号ＤＶ１に基づき、表示パネル１００に表示すべき画像の各水平走査線の一部における画素値に相当するアナログ電圧としての複数のデータ信号を生成し、これらの複数のデータ信号を複数のデータ信号線ＤＬ１〜ＤＬｋにそれぞれ印加する。ここで、ｋ＝ｎ／ｑである。他のソースドライバＩＣ２００＿２〜２００＿ｑについても、ソースドライバＩＣ２００＿１と同様である。
【００５６】
走査信号線駆動回路３００は、表示制御回路４００からゲートスタートパルスＧＳＰおよびゲートクロック信号ＧＣＫを受け取り、表示パネル１００に表示画像を表示するための各フレーム期間（各垂直走査期間）において、複数の走査信号線ＧＬ１〜ＧＬｍを１水平走査期間ずつ順次選択し、選択した走査信号線にアクティブな走査信号（画素回路に含まれるＴＦＴをオンさせる電圧）を印加する。
【００５７】
対向電極には、表示パネル１００の液晶層に印加すべき電圧の基準となる電位が図示しない対向電極駆動回路により与えられる。
【００５８】
上述のように、複数のデータ信号線ＤＬ１〜ＤＬｎには複数のデータ信号がそれぞれ印加され、複数の走査信号線ＧＬ１〜ＧＬｍには複数の走査信号がそれぞれ印加されることにより、表示パネル１００における各画素回路における画素電極には、対向電極の電位を基準として、表示すべき画素の画素値に応じた電圧がＴＦＴを介して与えられ、各画素回路内の画素容量に保持される。これにより、液晶層には、各画素電極と対向電極との電位差に相当する電圧が印加される。表示パネル１００は、この印加電圧によって液晶層の光透過率を制御することにより、画像信号ＤＶ１〜ＤＶｑの表す画像を表示する。
【００５９】
＜１．２  インターフェース回路の構成＞
図２は、本実施形態におけるインターフェース回路の構成を示す回路図である。本実施形態におけるインターフェース回路は、ＴＩＡ／ＥＩＡ−６４４規格に基づいている。ここでは、便宜上、データスタートパルスＳＳＰ、データクロック信号ＳＣＫの記載を省略している。図２に示すように、本実施形態におけるインターフェース回路は、表示制御回路４００に含まれる後述の出力バッファ４０１、ソースドライバＩＣ２００＿１の有する後述の入力インターフェース回路２１０、および出力バッファ４０１と入力インターフェース回路２１０とを接続する１対の伝送線路６１０により構成されており、差動信号を伝する。なお、表示制御回路４００はソースドライバＩＣの個数（ｑ個）と同数の出力バッファ４０１を含んでいる。そのため、図２に示すインターフェース回路以外に、表示制御回路４００に含まれる他の出力バッファ４０１、ソースドライバＩＣ２００＿２〜２００＿ｑの有する入力インターフェース回路２１０、および各出力バッファ４０１と各入力インターフェース回路２１０とを接続する１対の伝送線路６１０によってもインターフェース回路が構成されるが、その図面記載および説明を便宜上省略する。
【００６０】
伝送線路６１０は、プリント基板上に形成された伝送線路６１１、フラットケーブル・コネクタ６１２、およびプリント基板上に形成された伝送線路６１３からなっている。ここで、出力バッファ４０１の出力インピーダンス（送信インピーダンス）および後述の終端回路２５０のインピーダンス（受信インピーダンス）を、それぞれＺｔｘおよびＺｒｘとする。また、伝送線路６１１、フラットケーブル・コネクタ６１２、および伝送線路６１３の特性インピーダンスを、それぞれＺｐｃｂ１、Ｚｃｏｎ＿ｆｃ、およびＺｐｃｂ２とする。
【００６１】
上述のように、Ｚｔｘ＝Ｚｐｃｂ１＝Ｚｃｏｎ＿ｆｃ＝Ｚｐｃｂ２＝Ｚｒｘであることが望ましいが、フラットケーブル・コネクタ６１２の特性インピーダンスＺｃｏｎ＿ｆｃをその仕様値（ＴＩＡ／ＥＩＡ−６４４規格の場合は１００Ω）に合わせることは困難な場合が多い。そこで、以下の説明では、各インピーダンスの値を、Ｚｔｘ＝Ｚｐｃｂ１＝Ｚｐｃｂ２＝Ｚｒｘ＝１００Ω、Ｚｃｏｎ＿ｆｃ＝５０Ωと仮定している。
【００６２】
表示制御回路４００は、外部から受け取った表示データＤＡＴに基づき、画像信号ＤＶ１に対応する、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）からなる入力信号としての差動信号を生成する。正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）は、出力バッファ４０１から出力され、伝送線路６１０を介して、ソースドライバＩＣ２００＿１内の入力インターフェース回路２１０に与えられる。
【００６３】
＜１．３  ソースドライバＩＣの構成＞
図３は、本実施形態に係るソースドライバＩＣ２００＿１の構成を示す回路図である。なお、他のソースドライバＩＣ２００＿２〜２００＿ｑも同様の構成であるため、その説明を省略する。図３に示すように、ソースドライバＩＣ２００＿１は、差動信号用入力端子ＴＩ（入力端子ＴＩＡ、入力端子ＴＩＢ）、出力端子ＴＯ、入力インターフェース回路２１０を有している。また、ソースドライバＩＣ２００＿１は、入力インターフェース回路２１０を介して受け取った信号に基づき、各データ信号線を駆動するための信号を生成する本体部としての回路群２７０を有している。この回路群２７０は、ラッチ回路やＤ／Ａコンバータ等からなっている。
【００６４】
入力インターフェース回路２１０は、減衰部２２０、減衰部２２０の後段に設けられた終端回路２５０、終端回路２５０の後段に設けられた入力バッファ２６０を有している。終端回路２５０は例えば抵抗素子などからなる。減衰部２２０は、１対の減衰器としてのアッテネータ２２１Ａおよび２２１Ｂを有している。終端回路２５０側から見たアッテネータ２２１Ａおよび２２１Ｂのインピーダンスは、終端回路２５０の受信インピーダンスＺｒｘと等しい。アッテネータ２２１Ａおよび２２１Ｂは抵抗素子などからなり、例えばπ型アッテネータやＴ型アッテネータなどである。
【００６５】
入力端子ＴＩＡを介してソースドライバＩＣ２００＿１に入力された正側画像信号ＤＶ１（＋）の振幅および入力端子ＴＩＢを介してソースドライバＩＣ２００＿１に入力された負側画像信号ＤＶ１（−）の振幅は、それぞれアッテネータ２２１Ａおよび２２１Ｂにより減衰される。ここで、アッテネータ２２１Ａおよび２２１Ｂによる減衰量は−０．５ｄＢ〜−２０ｄＢの範囲内であることが望ましい。
【００６６】
アッテネータ２２１Ａおよび２２１Ｂによりそれぞれ振幅を減衰された正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）は入力バッファ２６０に与えられる。入力バッファ２６０は、１対の差動信号である正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）をデジタル信号である画像信号ＤＶ１に変換し出力する。入力バッファ２６０から出力された画像信号ＤＶ１は、回路群２７０に与えられる。回路群２７０は、受け取った画像信号ＤＶ１に基づき、表示パネル１００に表示すべき画像の各水平走査線の一部における画素値に相当するアナログ電圧としての複数のデータ信号（これらをまとめて「データ信号ＤＳ１」という）を生成し出力する。回路群２７０から出力されたデータ信号ＤＳ１は、出力端子ＴＯを介して複数のデータ信号線ＤＬ１〜ＤＬｋに印加される。なお、実際には出力端子ＴＯはｋ個あるが、図３ではその記載を省略している。
【００６７】
＜１．４  考察＞
図４は、終端回路２５０における電圧波形（受信波形）のシミュレーション結果を示す図である。ここで、上述のように、各インピーダンスの値は、Ｚｔｘ＝Ｚｐｃｂ１＝Ｚｐｃｂ２＝Ｚｒｘ＝１００Ω、Ｚｃｏｎ＿ｆｃ＝５０Ωである。また、ここで、伝送する信号は、振幅０．２Ｖ、立ち上がり時間１００ｐｓｅｃ、立ち下がり時間１００ｐｓｅｃ、パルス幅２ｎｓｅｃ、周期４ｎｓｅｃであり、伝送線路の遅延時間は５ｎｓｅｃである。図４の上から順に、アッテネータなし（従来のソースドライバＩＣ）の場合、アッテネータ２２１Ａおよび２２１Ｂの減衰量が−３ｄＢの場合、アッテネータ２２１Ａおよび２２１Ｂの減衰量が−６ｄＢの場合、アッテネータ２２１Ａおよび２２１Ｂの減衰量が−１２ｄＢの場合の受信波形を示す。
【００６８】
アッテネータなし（従来のソースドライバＩＣ）の場合の受信波形は図２０に示す波形と同様のものであり、大きな歪みが生じている。一方アッテネータ２２１Ａおよび２２１Ｂを用いている場合は、波形の歪みが低減されており、さらに、減衰量が大きくなるにつれて、その低減量も大きくなっている。すなわち、図４においては、アッテネータ２２１Ａおよび２２１Ｂの減衰量が−１２ｄＢの場合の波形の歪みが最も小さい。しかし、減衰量が大きくなるにつれて、受信波形の振幅が小さくなるので、入力バッファ２６０におけるノイズマージンも狭まることとなる。ノイズマージンが狭くなりすぎると、デジタル信号への変換において誤動作が生じやすくなる。そのため、減衰量が大きすぎる場合には、受信波形の歪みにより生じる伝送欠陥が低減される一方で、入力バッファ２６０における誤動作により生じる伝送欠陥が増大するおそれがある。したがって、入力バッファ２６０におけるノイズマージンを考慮してアッテネータ２２１Ａおよび２２１Ｂの減衰量を決定する必要があり、その適切な減衰量が−０．５ｄＢ〜−２０ｄＢである。
【００６９】
本実施形態において、送信側（出力バッファ４０１）からの進行波である正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）は、それぞれアッテネータ２２１Ａおよび２２１Ｂによりその振幅を減衰されて受信側（入力バッファ２６０）に到達する。伝送線路の特性インピーダンスＺｔｒａｎｓ（特にフラットケーブル・コネクタ６１２の特性インピーダンスＺｃｏｎ＿ｆｃ）が受信インピーダンスＺｒｘと異なるため、受信側で反射が生じる。そのため、反射波が送信側に戻っていく。しかし、この反射波も進行波と同様にアッテネータ２２１Ａおよび２２１Ｂによりその振幅を減衰される。すなわち、アッテネータ２２１Ａおよび２２１Ｂを終端回路２５０の前段に設けることで、進行波および反射波両方の振幅が減衰され、結果として、進行波および反射波により形成される定在波の振幅も減衰される。
【００７０】
また、本実施形態において、アッテネータ２２１Ａおよび２２１ＢはソースドライバＩＣ２００＿１内に設けられている。これは、インターフェース回路や表示装置の製造コスト上大きな利点となる。すなわち、ソースドライバＩＣ２００＿１を用いれば、伝送線路６１０において、伝送線路６１０の特性インピーダンスに応じた設定を別途行うことなく、反射波等の振幅を減衰することができる。
【００７１】
＜１．５  効果＞
本実施形態によれば、伝送線路の特性インピーダンスがその仕様値に一致していない場合であっても、伝送線路における設定を別途行うことなく受信側で生じる反射波の振幅が減衰され、さらに、進行波の振幅も減衰されるので、進行波および反射波により形成される定在波の振幅も減衰される。これにより、受信波形の歪みにより生じる伝送欠陥および定在波により生じる電磁波の不要輻射を低コストで低減することができる。
【００７２】
＜２．第２の実施形態＞
＜２．１  ソースドライバＩＣの構成＞
本発明の第２の実施形態に係るソースドライバＩＣ２０１＿１〜２０１＿ｑは、入力インターフェース回路２１１および入力端子ＴＩＣを除いて第１の実施形態に係るソースドライバＩＣ２００＿１〜２００＿ｑと同様の構成である。なお、本実施形態の構成要素のうち第１の実施形態と同一の要素については、同一の参照符号を付して説明を省略する。
【００７３】
図５は、本実施形態に係るソースドライバＩＣ２０１＿１の構成を示す回路図である。なお、他のソースドライバＩＣ２０１＿２〜２０１＿ｑも同様の構成であるため、その説明を省略する。図５に示すように、ソースドライバＩＣ２０１＿１は、差動信号用入力端子ＴＩ（入力端子ＴＩＡ、入力端子ＴＩＢ）、出力端子ＴＯ、入力インターフェース回路２１１、回路群２７０を有し、さらに、入力端子ＴＩＣを有している。
【００７４】
入力インターフェース回路２１１は、減衰部２２５、減衰部２２５の後段に設けられた終端回路２５０、終端回路２５０の後段に設けられた入力バッファ２６０、および制御部としての制御回路２３１を有している。
【００７５】
減衰部２２５は、差動信号用入力端子ＴＩ側（図５の左側）から順に、切替部としての１対のスイッチＳＷ１およびＳＷ２と、１対のスイッチＳＷ１およびＳＷ２の後段に設けられた１対のアッテネータ２２１Ａおよび２２１Ｂと、１対のアッテネータ２２１Ａおよび２２１Ｂの後段に設けられた１対のスイッチＳＷ３およびＳＷ４と、１対のスイッチＳＷ３およびＳＷ４の後段に設けられた１対のスイッチＳＷ５およびＳＷ６と、１対のスイッチＳＷ５およびＳＷ６の後段に設けられた１対のアッテネータ２２２Ａおよび２２２Ｂと、１対のアッテネータ２２２Ａおよび２２２Ｂの後段に設けられた１対のスイッチＳＷ７およびＳＷ８と、１対のスイッチＳＷ７およびＳＷ８の後段に設けられた１対のスイッチＳＷ９およびＳＷ１０と、１対のスイッチＳＷ９およびＳＷ１０の後段に設けられた１対のアッテネータ２２３Ａおよび２２３Ｂと、１対のアッテネータ２２３Ａおよび２２３Ｂの後段に設けられた１対のスイッチＳＷ１１およびＳＷ１２とを有している。スイッチＳＷ１〜ＳＷ４、ＳＷ５〜ＳＷ８、およびＳＷ９〜ＳＷ１２はそれぞれ、減衰部２２５を通過する正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）の振幅の減衰量を変化させるように連動して切替動作を行うように制御される。すなわち、減衰部２２５は、減衰部２２５を通過する正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）の振幅の減衰量を変更可能に構成されている。
【００７６】
ソースドライバＩＣ２０１＿１の外部には、伝送線路６１０における正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）の伝送状態を検出する検出回路２３２が設けられている。検出回路２３２は、例えば平滑回路や位相比較回路などである。検出回路２３２が平滑回路である場合、検出回路２３２は、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）の受信電圧（または受信電界強度）に応じた制御信号ＣＳを生成し出力する。伝送線路６１０における伝送状態が良好なときには制御信号ＣＳの直流成分が大きくなり、劣悪なときには制御信号ＣＳの直流成分が小さくなる。一方、検出回路２３２が位相比較回路である場合、検出回路２３２は、正側画像信号ＤＶ１（＋）と負側画像信号ＤＶ１（−）との位相差に応じた制御信号ＣＳを生成し出力する。伝送線路６１０における伝送状態が良好なときには制御信号ＣＳの直流成分が小さくなり、劣悪なときには制御信号ＣＳの直流成分が大きくなる。すなわち、検出回路２３２を平滑回路で実現した場合と位相比較回路で実現した場合とで、制御信号ＣＳの直流成分の大小関係が逆になる。なお、検出回路２３２を他の回路で実現してもよい。
【００７７】
制御回路２３１は、入力端子ＴＩＣを介して受け取った制御信号ＣＳに基づき各スイッチの切替動作を制御する信号を生成し出力する。各スイッチは、伝送線路６１０における伝送状態が良好な場合には正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）が通過するアッテネータの数を減少させ、伝送状態が劣悪な場合には正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）が通過するアッテネータの数を増加させるように制御される。すなわち、制御回路２３１は、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）の伝送状態に応じた制御信号ＣＳに基づいて減衰部２２５の減衰量を制御する。例えば、アッテネータ２２１Ａおよび２２１Ｂの減衰量が−２ｄＢ、アッテネータ２２２Ａおよび２２２Ｂの減衰量が−４ｄＢ、アッテネータ２２３Ａおよび２２３Ｂの減衰量が−６ｄＢである場合、減衰部２２５全体での減衰量は、０ｄＢ、−２ｄＢ、−４ｄＢ、−６ｄＢ、−８ｄＢ（＝（−２ｄＢ）＋（−６ｄＢ））、−１０ｄＢ（＝（−４ｄＢ）＋（−６ｄＢ））、および−１２ｄＢ（＝（−２ｄＢ）＋（−４ｄＢ）＋（−６ｄＢ））のいずれかの値となる。
【００７８】
ここで、伝送線路６１０における伝送状態をＬＶ１〜ＬＶ７（数字が小さいほど伝送状態が良好であり、数字が大きいほど伝送状態が劣悪であることを意味する）で表し、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）が通過するアッテネータの数の増減について詳しく説明する。なお、例えば、以下の説明において、「正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）がそれぞれアッテネータ２２１Ａおよび２２１Ｂを通過しない」とは、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）が、アッテネータ２２１Ａおよび２２１Ｂに沿って設けられた伝送線路をそれぞれ通過して減衰を受けないことを意味する。
【００７９】
ＬＶ１の場合、制御回路２３１は制御信号ＣＳに基づき、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）がそれぞれアッテネータ２２１Ａおよび２２１Ｂを通過しないようにスイッチＳＷ１〜ＳＷ４を連動して制御し、アッテネータ２２２Ａおよび２２２Ｂを通過しないようにスイッチＳＷ５〜ＳＷ８を連動して制御し、アッテネータ２２３Ａおよび２２３Ｂを通過しないようにスイッチＳＷ９〜ＳＷ１２を連動して制御する。これにより、減衰部２２５全体における減衰量が−０ｄＢとなる。
【００８０】
ＬＶ２の場合、制御回路２３１は制御信号ＣＳに基づき、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）がそれぞれアッテネータ２２１Ａおよび２２１Ｂを通過するようにスイッチスイッチＳＷ１〜ＳＷ４を連動して制御し、アッテネータ２２２Ａおよび２２２Ｂを通過しないようにスイッチＳＷ５〜ＳＷ８を連動して制御し、アッテネータ２２３Ａおよび２２３Ｂを通過しないようにスイッチＳＷ９〜ＳＷ１２を連動して制御する。これにより、減衰部２２５全体における減衰量が−２ｄＢとなる。
【００８１】
ＬＶ３の場合、制御回路２３１は制御信号ＣＳに基づき、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）がそれぞれアッテネータ２２１Ａおよび２２１Ｂを通過しないようにスイッチＳＷ１〜ＳＷ４を連動して制御し、アッテネータ２２２Ａおよび２２２Ｂを通過するようにスイッチＳＷ５〜ＳＷ８を連動して制御し、アッテネータ２２３Ａおよび２２３Ｂを通過しないようにスイッチＳＷ９〜ＳＷ１２を連動して制御する。これにより、減衰部２２５全体における減衰量が−４ｄＢとなる。
【００８２】
ＬＶ４の場合、制御回路２３１は制御信号ＣＳに基づき、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）がそれぞれアッテネータ２２１Ａおよび２２１Ｂを通過しないようにスイッチＳＷ１〜ＳＷ４を連動して制御し、アッテネータ２２２Ａおよび２２２Ｂを通過しないようにスイッチＳＷ５〜ＳＷ８を連動して制御し、アッテネータ２２３Ａおよび２２３Ｂを通過するようにスイッチＳＷ９〜ＳＷ１２を連動して制御する。これにより、減衰部２２５全体における減衰量が−６ｄＢとなる。なお、ＬＶ４の場合、制御回路２３１は制御信号ＣＳに基づき、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）がそれぞれアッテネータ２２１Ａおよび２２１Ｂを通過するようにスイッチＳＷ１〜ＳＷ４を連動して制御し、アッテネータ２２２Ａおよび２２２Ｂを通過するようにスイッチＳＷ５〜ＳＷ８を連動して制御し、アッテネータ２２３Ａおよび２２３Ｂを通過しないようにスイッチＳＷ９〜ＳＷ１２を連動して制御してもよい。これによっても、減衰部２２５全体における減衰量が−６ｄＢとなる。
【００８３】
ＬＶ５の場合、制御回路２３１は制御信号ＣＳに基づき、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）がそれぞれアッテネータ２２１Ａおよび２２１Ｂを通過するようにスイッチＳＷ１〜ＳＷ４を連動して制御し、アッテネータ２２２Ａおよび２２２Ｂを通過しないようにスイッチＳＷ５〜ＳＷ８を連動して制御し、アッテネータ２２３Ａおよび２２３Ｂを通過するようにスイッチＳＷ９〜ＳＷ１２を連動して制御する。これにより、減衰部２２５全体における減衰量が−８ｄＢとなる。
【００８４】
ＬＶ６の場合、制御回路２３１は制御信号ＣＳに基づき、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）がそれぞれアッテネータ２２１Ａおよび２２１Ｂを通過しないようにスイッチＳＷ１〜ＳＷ４を連動して制御し、アッテネータ２２２Ａおよび２２２Ｂを通過するようにスイッチＳＷ５〜ＳＷ８を連動して制御し、アッテネータ２２３Ａおよび２２３Ｂを通過するようにスイッチＳＷ９〜ＳＷ１２を連動して制御する。これにより、減衰部２２５全体における減衰量が−１０ｄＢとなる。
【００８５】
ＬＶ７の場合、制御回路２３１は制御信号ＣＳに基づき、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）がそれぞれアッテネータ２２１Ａおよび２２１Ｂを通過するようにスイッチＳＷ１〜ＳＷ４を連動して制御し、アッテネータ２２２Ａおよび２２２Ｂを通過するようにスイッチＳＷ５〜ＳＷ８を連動して制御し、アッテネータ２２３Ａおよび２２３Ｂを通過するようにスイッチＳＷ９〜ＳＷ１２を連動して制御する。これにより、減衰部２２５全体における減衰量が−１２ｄＢとなる。
【００８６】
なお、減衰部２２５全体の減衰量が−０．５ｄＢ〜−２０ｄＢの範囲内となればよく（上記ＬＶ１の場合を除く）、各アッテネータの減衰量を上述の−２ｄＢ、−４ｄＢ、および−６ｄＢ以外としてもよい。また、各アッテネータの減衰量を同一としてもよい。
【００８７】
＜２．２  効果＞
本実施形態によれば、伝送線路における信号の伝送状態に応じて減衰部２２５の減衰量が変化する。これにより、伝送線路における信号の伝送状態に応じて、伝送欠陥および電磁波の不要輻射を低減できる。また、減衰部２２５において過度な減衰が行われないので、入力バッファ２６０において適切なノイズマージンが確保される。これにより、伝送欠陥をさらに低減することができる。
【００８８】
＜２．３  変形例＞
本発明の第２の実施形態の変形例に係るソースドライバＩＣ２０２＿１〜２０２＿ｑは、入力インターフェース回路２１２を除いて第１の実施形態に係るソースドライバＩＣ２００＿１〜２００＿ｑと同様の構成である。なお、本実施形態の構成要素のうち上記各実施形態と同一の要素については、同一の参照符号を付して説明を省略する。
【００８９】
図６は、本変形例に係るソースドライバＩＣ２０２＿１の構成を示す回路図である。なお、他のソースドライバＩＣ２０２＿２〜２０２＿ｑも同様の構成であるため、その説明を省略する。図６に示すように、本変形例に係るソースドライバＩＣ２０２＿１の有する入力インターフェース回路２１２は、第２の実施形態に係るソースドライバＩＣ２０１＿１の有する入力インターフェース回路２１１と異なり、検出回路２３２を内部に有している。検出回路２３２は、入力端子ＴＩＡおよびＴＩＢからそれぞれ入力された正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）を受け取り、制御信号ＣＳを制御回路２３１に与える。したがって、本変形例に係るソースドライバＩＣ２０２＿１は、第２の実施形態に係るソースドライバＩＣ２０１＿１と異なり、入力端子ＴＩＣを必要としない。
【００９０】
本変形例によれば、伝送線路における信号の伝送状態に応じた制御を行うための外部との接続端子を必要としない。これにより、より低コストで第２の実施形態と同様の効果を奏することができる。
【００９１】
＜３．第３の実施形態＞
＜３．１  ソースドライバＩＣの構成＞
本発明の第３の実施形態に係るソースドライバＩＣ２０３＿１〜２０３＿ｑは、入力インターフェース回路２１３を除いて第１の実施形態に係るソースドライバＩＣ２００＿１〜２００＿ｑと同様の構成である。なお、本実施形態の構成要素のうち上記各実施形態と同一の要素については、同一の参照符号を付して説明を省略する。
【００９２】
図７は、本実施形態に係るソースドライバＩＣ２０３＿１の構成を示す回路図である。なお、他のソースドライバＩＣ２０３＿２〜２０３＿ｑも同様の構成であるため、その説明を省略する。図７に示すように、ソースドライバＩＣ２０３＿１は、差動信号用入力端子ＴＩ（入力端子ＴＩＡ、入力端子ＴＩＢ）、出力端子ＴＯ、入力インターフェース回路２１２、回路群２７０を有している。
【００９３】
入力インタフェース回路２１３は、減衰部２２０と、減衰部２２０の後段に設けられた終端回路２５０と、終端回路２５０の後段に設けられた１対の増幅器としてのアンプ２４０Ａおよび２４０Ｂと、およびアンプ２４０Ａおよび２４０Ｂの後段に設けられた入力バッファ２６０とを有している。
【００９４】
アッテネータ２２１Ａおよび２２１Ｂにより振幅が減衰された正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）は、アンプ２４０Ａおよび２４０Ｂにそれぞれ与えられる。アンプ２４０Ａおよび２４０Ｂは、それぞれ正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）の振幅を増幅し出力する。その振幅を増幅された正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）は、入力バッファ２６０に与えられる。ここで、アンプ２４０Ａおよび２４０Ｂの増幅率は０．５ｄＢ〜４０ｄＢの範囲内であることが望ましい。
【００９５】
＜３．２  効果＞
本実施形態によれば、減衰部２２０により減衰された正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）の振幅が回復するので、入力バッファ２６０におけるノイズマージンが拡大される。これにより、伝送欠陥をさらに低減することができる。
【００９６】
＜４．第４の実施形態＞
＜４．１  ソースドライバＩＣの構成＞
本発明の第４の実施形態に係るソースドライバＩＣ２０４＿１〜２０４＿ｑは、入力インターフェース回路２１４および入力端子ＴＩＣを除いて第１の実施形態に係るソースドライバＩＣ２００＿１〜２００＿ｑと同様の構成である。なお、本実施形態の構成要素のうち上記各実施形態と同一の要素については、同一の参照符号を付して説明を省略する。
【００９７】
図８は、本実施形態に係るソースドライバＩＣ２０４＿１の構成を示す回路図である。なお、他のソースドライバＩＣ２０４＿２〜２０４＿ｑも同様の構成であるため、その説明を省略する。図８に示すように、ソースドライバＩＣ２０４＿１は、差動信号用入力端子ＴＩ（入力端子ＴＩＡ、入力端子ＴＩＢ）、出力端子ＴＯ、入力インターフェース回路２１４、回路群２７０を有し、さらに、入力端子ＴＩＣを有している。ソースドライバＩＣ２０４＿１の外部には検出回路２３２が設けられている。
【００９８】
入力インターフェース回路２１４は、減衰部２２０と、減衰部２２０の後段に設けられた終端回路２５０と、終端回路２５０の後段に設けられた１対の増幅率の可変な増幅器としてのアンプ２４１Ａおよび２４１Ｂと、およびアンプ２４０Ａおよび２４０Ｂの後段に設けられた入力バッファ２６０と、制御回路２３１とを有している。
【００９９】
制御回路２３１は、アンプ２４１Ａおよび２４１Ｂの増幅率を制御信号ＣＳに基づき制御する。アンプ２４１Ａおよび２４１Ｂの増幅率は、伝送線路６１０における伝送状態が良好な場合には小さく、劣悪な場合には大きくなるように制御される。ここで、アンプ２４１Ａおよび２４１Ｂの増幅率は、０．５ｄＢ〜４０ｄＢの範囲内で可変であることが望ましい。
【０１００】
＜４．２  効果＞
本実施形態によれば、伝送線路における信号の伝送状態に応じてアンプ２４１Ａおよび２４１Ｂの増幅率が変化する。したがって、伝送線路における信号の伝送状態に応じて、入力バッファ２６０におけるノイズマージンが拡大される。これにより、伝送欠陥をさらに低減することができる。
【０１０１】
＜４．３  変形例＞
本発明の第４の実施形態の変形例に係るソースドライバＩＣ２０５＿１〜２０５＿ｑは、入力インターフェース回路２１５を除いて第１の実施形態に係るソースドライバＩＣ２００＿１〜２００＿ｑと同様の構成である。なお、本実施形態の構成要素のうち上記各実施形態と同一の要素については、同一の参照符号を付して説明を省略する。
【０１０２】
図９は、本変形例に係るソースドライバＩＣ２０５＿１の構成を示す回路図である。なお、他のソースドライバＩＣ２０５＿２〜２０５＿ｑも同様の構成であるため、その説明を省略する。図９に示すように、本変形例に係るソースドライバＩＣ２０５＿１の有する入力インターフェース回路２１５は、第４の実施形態に係るソースドライバＩＣ２０４＿１の有するインターフェース回路２１４と異なり、検出回路２３２を内部に有している。検出回路２３２は、入力端子ＴＩＡおよびＴＩＢからそれぞれ入力された正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）を受け取り、制御信号ＣＳを制御回路２３１に与える。したがって、本変形例に係るソースドライバＩＣ２０５＿１は、第４の実施形態に係るソースドライバＩＣ２０４＿１と異なり、入力端子ＴＩＣを必要としない。
【０１０３】
本変形例によれば、伝送線路における信号の伝送状態に応じた制御を行うための外部との接続端子を必要としない。これにより、より低コストで第４の実施形態と同様の効果を奏することができる。
【０１０４】
＜５．第５の実施形態＞
＜５．１  ソースドライバＩＣの構成＞
本発明の第５の実施形態に係るソースドライバＩＣ２０６＿１〜２０６＿ｑは、入力インターフェース回路２１６および入力端子ＴＩＣを除いて第１の実施形態に係るソースドライバＩＣ２００＿１〜２００＿ｑと同様の構成である。なお、本実施形態の構成要素のうち上記各実施形態と同一の要素については、同一の参照符号を付して説明を省略する。
【０１０５】
図１０は、本実施形態に係るソースドライバＩＣ２０６＿１の構成を示す回路図である。なお、他のソースドライバＩＣ２０６＿２〜２０６＿ｑも同様の構成であるため、その説明を省略する。図１０に示すように、ソースドライバＩＣ２０６＿１は、差動信号用入力端子ＴＩ（入力端子ＴＩＡ、入力端子ＴＩＢ）、出力端子ＴＯ、入力インターフェース回路２１６、回路群２７０を有し、さらに、入力端子ＴＩＣを有している。ソースドライバＩＣ２０６＿１の外部には検出回路２３２が設けられている。
【０１０６】
入力インターフェース回路２１６は、減衰部２２５と、減衰部２２５の後段に設けられた終端回路２５０と、終端回路２５０の後段に設けられたアンプ２４０Ａおよび２４０Ｂと、アンプ２４０Ａおよび２４０Ｂの後段に設けられた入力バッファ２６０、および制御回路２３１を有している。
【０１０７】
制御回路２３１は、スイッチＳＷ１〜ＳＷ１２に加えて、アンプ２４１Ａおよび２４１Ｂの増幅率を、制御信号ＣＳに基づき制御する。すなわち、制御回路２３１は、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）の伝送状態に応じた制御信号ＣＳに基づいて、減衰部２２５の減衰量とアンプ２４１Ａおよび２４１Ｂの増幅率とを制御する。ここで、第２の実施形態と同様に、伝送線路６１０における伝送状態をＬＶ１〜ＬＶ７（数字が小さいほど伝送状態が良好であり、数字が大きいほど伝送状態が劣悪であることを意味する）で表し、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）が通過するアッテネータの数とアンプの増幅率の増減とについて詳しく説明する。なお、アッテネータ２２１Ａおよび２２１Ｂの減衰量が−２ｄＢ、アッテネータ２２２Ａおよび２２２Ｂの減衰量が−４ｄＢ、アッテネータ２２３Ａおよび２２３Ｂの減衰量が−６ｄＢであるとする。
【０１０８】
ＬＶ１の場合、制御回路２３１は制御信号ＣＳに基づき、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）がそれぞれアッテネータ２２１Ａおよび２２１Ｂを通過しないようにスイッチＳＷ１〜ＳＷ４を連動して制御し、アッテネータ２２２Ａおよび２２２Ｂを通過しないようにスイッチＳＷ５〜ＳＷ８を連動して制御し、アッテネータ２２３Ａおよび２２３Ｂを通過しないようにスイッチＳＷ９〜ＳＷ１２を連動して制御する。これにより、減衰部２２５全体における減衰量が−０ｄＢとなる。これと同時に、制御回路２３１は制御信号ＣＳに基づき、アンプ２４１Ａおよび２４１Ｂの増幅率を０ｄＢとなるように制御する。
【０１０９】
ＬＶ２の場合、制御回路２３１は制御信号ＣＳに基づき、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）がそれぞれアッテネータ２２１Ａおよび２２１Ｂを通過するようにスイッチスイッチＳＷ１〜ＳＷ４を連動して制御し、アッテネータ２２２Ａおよび２２２Ｂを通過しないようにスイッチＳＷ５〜ＳＷ８を連動して制御し、アッテネータ２２３Ａおよび２２３Ｂを通過しないようにスイッチＳＷ９〜ＳＷ１２を連動して制御する。これにより、減衰部２２５全体における減衰量が−２ｄＢとなる。これと同時に、制御回路２３１は制御信号ＣＳに基づき、アンプ２４１Ａおよび２４１Ｂの増幅率を２ｄＢとなるように制御する。
【０１１０】
ＬＶ３の場合、制御回路２３１は制御信号ＣＳに基づき、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）がそれぞれアッテネータ２２１Ａおよび２２１Ｂを通過しないようにスイッチＳＷ１〜ＳＷ４を連動して制御し、アッテネータ２２２Ａおよび２２２Ｂを通過するようにスイッチＳＷ５〜ＳＷ８を連動して制御し、アッテネータ２２３Ａおよび２２３Ｂを通過しないようにスイッチＳＷ９〜ＳＷ１２を連動して制御する。これにより、減衰部２２５全体における減衰量が−４ｄＢとなる。これと同時に、制御回路２３１は制御信号ＣＳに基づき、アンプ２４１Ａおよび２４１Ｂの増幅率を４ｄＢとなるように制御する。
【０１１１】
ＬＶ４の場合、制御回路２３１は制御信号ＣＳに基づき、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）がそれぞれアッテネータ２２１Ａおよび２２１Ｂを通過しないようにスイッチＳＷ１〜ＳＷ４を連動して制御し、アッテネータ２２２Ａおよび２２２Ｂを通過しないようにスイッチＳＷ５〜ＳＷ８を連動して制御し、アッテネータ２２３Ａおよび２２３Ｂを通過するようにスイッチＳＷ９〜ＳＷ１２を連動して制御する。これにより、減衰部２２５全体における減衰量が−６ｄＢとなる。これと同時に、制御回路２３１は制御信号ＣＳに基づき、アンプ２４１Ａおよび２４１Ｂの増幅率を６ｄＢとなるように制御する。なお、ＬＶ４の場合、制御回路２３１は制御信号ＣＳに基づき、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）がそれぞれアッテネータ２２１Ａおよび２２１Ｂを通過するようにスイッチＳＷ１〜ＳＷ４を連動して制御し、アッテネータ２２２Ａおよび２２２Ｂを通過するようにスイッチＳＷ５〜ＳＷ８を連動して制御し、アッテネータ２２３Ａおよび２２３Ｂを通過しないようにスイッチＳＷ９〜ＳＷ１２を連動して制御してもよい。これによっても、減衰部２２５全体における減衰量が−６ｄＢとなる。
【０１１２】
ＬＶ５の場合、制御回路２３１は制御信号ＣＳに基づき、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）がそれぞれアッテネータ２２１Ａおよび２２１Ｂを通過するようにスイッチＳＷ１〜ＳＷ４を連動して制御し、アッテネータ２２２Ａおよび２２２Ｂを通過しないようにスイッチＳＷ５〜ＳＷ８を連動して制御し、アッテネータ２２３Ａおよび２２３Ｂを通過するようにスイッチＳＷ９〜ＳＷ１２を連動して制御する。これにより、減衰部２２５全体における減衰量が−８ｄＢとなる。これと同時に、制御回路２３１は制御信号ＣＳに基づき、アンプ２４１Ａおよび２４１Ｂの増幅率を８ｄＢとなるように制御する。
【０１１３】
ＬＶ６の場合、制御回路２３１は制御信号ＣＳに基づき、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）がそれぞれアッテネータ２２１Ａおよび２２１Ｂを通過しないようにスイッチＳＷ１〜ＳＷ４を連動して制御し、アッテネータ２２２Ａおよび２２２Ｂを通過するようにスイッチＳＷ５〜ＳＷ８を連動して制御し、アッテネータ２２３Ａおよび２２３Ｂを通過するようにスイッチＳＷ９〜ＳＷ１２を連動して制御する。これにより、減衰部２２５全体における減衰量が−１０ｄＢとなる。これと同時に、制御回路２３１は制御信号ＣＳに基づき、アンプ２４１Ａおよび２４１Ｂの増幅率を１０ｄＢとなるように制御する。
【０１１４】
ＬＶ７の場合、制御回路２３１は制御信号ＣＳに基づき、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）がそれぞれアッテネータ２２１Ａおよび２２１Ｂを通過するようにスイッチＳＷ１〜ＳＷ４を連動して制御し、アッテネータ２２２Ａおよび２２２Ｂを通過するようにスイッチＳＷ５〜ＳＷ８を連動して制御し、アッテネータ２２３Ａおよび２２３Ｂを通過するようにスイッチＳＷ９〜ＳＷ１２を連動して制御する。これにより、減衰部２２５全体における減衰量が−１２ｄＢとなる。これと同時に、制御回路２３１は制御信号ＣＳに基づき、アンプ２４１Ａおよび２４１Ｂの増幅率を１２ｄＢとなるように制御する。
【０１１５】
なお、第２の実施形態と同様に、減衰部２２５全体の減衰量が−０．５ｄＢ〜−２０ｄＢの範囲内となればよく（上記ＬＶ１の場合を除く）、各アッテネータの減衰量を上述の−２ｄＢ、−４ｄＢ、および−６ｄＢ以外としてもよい。また、各アッテネータの減衰量を同一としてもよい。
【０１１６】
また、アンプ２４１Ａおよび２４１Ｂの増幅率を、減衰部２２５全体の減衰量の（−２）倍となるように制御してもよい。例えば、ＬＶ６の場合、減衰部２２５全体における減衰量が−１０ｄＢとなるが、これと同時に、アンプ２４１Ａおよび２４１Ｂの増幅率を２０ｄＢとなるように制御してもよい。
【０１１７】
＜５．２  効果＞
本実施形態によれば、減衰部２２５により減衰された正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）の振幅が回復することにより入力バッファ２６０におけるノイズマージンが拡大されるとともに、伝送線路６１０における信号の伝送状態に応じて減衰部２２５の減衰量とアンプ２４１Ａおよび２４１Ｂの増幅率とが変化する。これにより、伝送線路における信号の伝送状態に応じて、伝送欠陥および電磁波の不要輻射をさらに適切に低減できる。
【０１１８】
＜５．３  変形例＞
本発明の第５の実施形態の変形例に係るソースドライバＩＣ２０７＿１〜２０７＿ｑは、入力インターフェース回路２１７を除いて第１の実施形態に係るソースドライバＩＣ２００＿１〜２００＿ｑと同様の構成である。なお、本実施形態の構成要素のうち上記各実施形態と同一の要素については、同一の参照符号を付して説明を省略する。
【０１１９】
図１１は、本変形例に係るソースドライバＩＣ２０７＿１の構成を示す回路図である。なお、他のソースドライバＩＣ２０７＿２〜２０７＿ｑも同様の構成であるため、その説明を省略する。図１１に示すように、本変形例に係るソースドライバＩＣ２０７＿１の有する入力インターフェース回路２１７は、第５の実施形態に係るソースドライバＩＣ２０６＿１の有する入力インターフェース回路２１６と異なり、検出回路２３２を内部に有している。検出回路２３２は、入力端子ＴＩＡおよびＴＩＢからそれぞれ入力された正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）を受け取り、制御信号ＣＳを制御回路２３１に与える。したがって、本変形例に係るソースドライバＩＣ２０７＿１は、第５の実施形態に係るソースドライバＩＣ２０６＿１と異なり、入力端子ＴＩＣを必要としない。
【０１２０】
本変形例によれば、伝送線路における信号の伝送状態に応じた制御を行うための外部との接続端子を必要としない。これにより、より低コストで第５の実施形態と同様の効果を奏することができる。
【０１２１】
＜６．第６の実施形態＞
＜６．１  インターフェース回路の構成＞
図１２は、本実施形態におけるインターフェース回路の構成を示す回路図である。なお、本実施形態の構成要素のうち上記各実施形態と同一の要素については、同一の参照符号を付して説明を省略する。ここでは、便宜上、データスタートパルスＳＳＰ、データクロック信号ＳＣＫの記載を省略している。図１２に示すように、本実施形態におけるインターフェース回路は、表示制御回路４００に含まれる出力バッファ４０１、本実施形態に係るソースドライバＩＣ２０８＿１の有する後述の入力インターフェース回路２１８、および出力バッファ４０１と入力インターフェース回路２１８とを接続する１本の伝送線路６１０により構成されており、シングルエンド信号を伝送する。なお、表示制御回路４００はソースドライバＩＣの個数（ｑ個）と同数の出力バッファ４０１を含んでいる。そのため、図２に示すインターフェース回路以外に、表示制御回路４００に含まれる他の出力バッファ４０１、ソースドライバＩＣ２０８＿２〜２０８＿ｑの有する入力インターフェース回路２１８、および各出力バッファ４０１と各入力インターフェース回路２１８とを接続する伝送線路６１０によってもインターフェース回路が構成されるが、その図面記載および説明を便宜上省略する。
【０１２２】
＜６．２  ソースドライバＩＣの構成＞
図１３は、本実施形態に係るソースドライバＩＣ２０８＿１の構成を示す回路図である。なお、他のソースドライバＩＣ２０８＿２〜２０８＿ｑも同様の構成であるため、その説明を省略する。図１３に示すように、ソースドライバＩＣ２０８＿１は、入力端子ＴＩＤ、出力端子ＴＯ、入力インターフェース回路２１８、および回路群２７０を有している。
【０１２３】
入力インターフェース回路２１８は、減衰部２２０、減衰部２２０の後段に設けられた終端回路２５０、終端回路２５０の後段に設けられた入力バッファ２６０を有している。減衰部２２０は、減衰器としてのアッテネータ２２４を有している。終端回路２５０側から見たアッテネータ２２４のインピーダンスは、終端回路２５０の受信インピーダンスＺｒｘと等しい。
【０１２４】
入力端子ＴＩＤを介してソースドライバＩＣ２０８＿１に入力された入力信号としての伝送画像信号ＤＶ１’は、アッテネータ２２４によりその振幅が減衰される。伝送画像信号ＤＶ１’は、画像信号ＤＶ１に対応するシングルエンド信号である。ここで、アッテネータ２２４による減衰量は−０．５ｄＢ〜−２０ｄＢの範囲内であることが望ましい。
【０１２５】
アッテネータ２２４により振幅を減衰された伝送画像信号ＤＶ’は入力バッファ２６０に与えられる。入力バッファ２６０は、シングルエンド信号である伝送画像信号ＤＶ’をデジタル信号である画像信号ＤＶ１に変換し出力する。入力バッファ２６０から出力された画像信号ＤＶ１は、回路群２７０に与えられる。回路群２７０は、受け取った画像信号ＤＶ１に基づき、表示パネル１００に表示すべき画像の各水平走査線の一部における画素値に相当するアナログ電圧としてのデータ信号ＤＳ１を生成し出力する。回路群２７０から出力されたデータ信号ＤＳ１は、出力端子ＴＯを介して複数のデータ信号線ＤＬ１〜ＤＬｋに印加される。
【０１２６】
本実施形態によれば、シングルエンド信号を伝送する場合において、第１の実施形態と同様の効果を奏することができる。
【０１２７】
＜７．その他＞
上記各実施形態および変形例において、データ信号線駆動回路、走査信号線駆動回路、および表示制御回路は表示パネル上に設けられていてもよい。また、表示パネルと走査信号線駆動回路とは一体的に形成されていてもよい。
【０１２８】
第６の実施形態のようにシングルエンド信号を伝送する場合であっても、第２の実施形態のような複数段のアッテネータを用いる態様、第３の実施形態のようなアンプを用いる態様、第４の実施形態のような増幅率の可変なアンプを用いる態様、第５の実施形態のような複数段のアッテネータおよび増幅率の可変なアンプを用いる態様を採用することができる。
【０１２９】
第２の実施形態、第５の実施形態、およびそれらの変形例において、アッテネータが直列に接続されているが（例えば２２１Ａ、２２２Ａ、および２２３Ａ）、減衰部２２５の減衰量が変更可能であれば、アッテネータが並列に接続されていてもよい。
【０１３０】
本発明は、液晶表示装置に限らず、有機ＥＬ表示装置などにも適用できる。また、上記各実施形態および変形例以外にも、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。
【０１３１】
以上より、本発明によれば、伝送欠陥および電磁波の不要輻射を低コストで低減することができる半導体集積装置およびそれを備える表示装置を提供することができる。
【符号の説明】
【０１３２】
２００＿１〜２００＿ｑ、２０１＿１、２０２＿１、２０３＿１、２０４＿１、２０５＿１、２０６＿１、２０７＿１、２０８＿１、２９０＿１〜２９０＿ｑ…ソースドライバＩＣ
２１０〜２１８、２９１…入力インターフェース回路
２２０、２２５…減衰部
２２１Ａ、２２１Ｂ、２２２Ａ、２２２Ｂ、２２３Ａ、２２３Ｂ、２２４…アッテネータ
２３１…制御回路
２３２…検出回路
２４０Ａ、２４０Ｂ、２４１Ａ、２４１Ｂ…アンプ
２５０…終端回路
２６０…入力バッファ
４０１、４９１…出力バッファ
５００…液晶表示装置
６１０…伝送線路
ＴＩＡ〜ＴＩＤ…入力端子
【図１】
2012133510.tif 000003
【図２】
2012133510.tif 000004
【図３】
2012133510.tif 000005
【図４】
2012133510.tif 000006
【図５】
2012133510.tif 000007
【図６】
2012133510.tif 000008
【図７】
2012133510.tif 000009
【図８】
2012133510.tif 000010
【図９】
2012133510.tif 000011
【図１０】
2012133510.tif 000012
【図１１】
2012133510.tif 000013
【図１２】
2012133510.tif 000014
【図１３】
2012133510.tif 000015
【図１４】
2012133510.tif 000016
【図１５】
2012133510.tif 000017
【図１６】
2012133510.tif 000018
【図１７】
2012133510.tif 000019
【図１８】
2012133510.tif 000020
【図１９】
2012133510.tif 000021
【図２０】
2012133510.tif 000022