(57)【要約】【課題】不揮発性メモリの各論理ブロックの記憶状況確認のためのページ読み出しを効率化する。【解決手段】同時読出可能な第１〜第ｎの不揮発性メモリのそれぞれの物理ブロックを含んで形成される論理ブロックについて、各論理ブロック毎に、論理ブロックの記憶状況確認のために読み出す対象となる確認読出対象ページ（例えば先頭論理ページ）が上記第１〜第ｎの不揮発性メモリの物理ページに分散配置されるように各論理ブロックの論理ページを管理する。そして各論理ブロックのそれぞれから確認読出対象ページを読み出す際には、第１〜第ｎの不揮発性メモリへの並列的なアクセス制御により、複数の論理ブロックの確認読出対象ページの同時的な読み出しを実行する。【選択図】図４
2012208543.tif 000002
【特許請求の範囲】
【請求項１】
複数の物理ページで物理ブロックが形成される不揮発性メモリとしての第１〜第ｎの不揮発性メモリが同時的に読出アクセスが可能とされている記憶装置に対し、上記第１〜第ｎの不揮発性メモリのそれぞれの物理ブロックを含んで論理ブロックを形成する場合に、各論理ブロックにおける記憶状況確認のために読み出す対象となる確認読出対象ページが、複数の論理ブロック相互間で、上記第１〜第ｎの不揮発性メモリの物理ページに分散された状態で配置されるように、各論理ブロックの論理ページを管理する管理部と、
各論理ブロックのそれぞれから上記確認読出対象ページを読み出す際には、上記第１〜第ｎの不揮発性メモリへの並列的なアクセス制御により、複数の論理ブロックの上記確認読出対象ページの同時的な読み出しを実行させる確認読出制御部と、
を備えた制御装置。
【請求項２】
上記確認読出対象ページは、論理ブロックへの最初の書込の際に必ず管理データが書き込まれる論理ページである請求項１に記載の制御装置。
【請求項３】
上記確認読出対象ページは、論理ブロック内の先頭論理ページである請求項２に記載の制御装置。
【請求項４】
上記管理部は、各論理ブロックにおける各論理ページが、各論理ブロック毎に規則性を有して異なるように各論理ブロック内の各物理ページに配置された状態に管理する請求項３に記載の制御装置。
【請求項５】
上記管理部は、１つの論理ブロック内で、複数の上記確認読出対象ページが、上記第１〜第ｎの不揮発性メモリの物理ページに配置されていることで、各論理ブロックから選択した１つの確認読出対象ページが、複数の論理ブロック相互間で、上記第１〜第ｎの不揮発性メモリの物理ページに分散された状態となるようにした請求項１に記載の制御装置。
【請求項６】
複数の上記確認読出対象ページは、論理ブロックを構成する上記第１〜第ｎの不揮発性メモリの各物理ブロックにおいて先頭物理ページに該当する複数の論理ページである請求項５に記載の制御装置。
【請求項７】
複数の上記確認読出対象ページは、論理ブロック内の先頭論理ページから所定数の論理ページである請求項５に記載の制御装置。
【請求項８】
上記管理部は、各論理ブロックにおける各論理ページを、各論理ブロック内の各物理ページに同一の配置状態で管理する請求項５に記載の制御装置。
【請求項９】
上記管理部は、上記第１〜第ｎの不揮発性メモリのそれぞれには、略同数の論理ブロックの上記確認読出対象ページが配置されるように、各論理ブロックの論理ページを管理する請求項１に記載の制御装置。
【請求項１０】
複数の物理ページで物理ブロックが形成される第１〜第ｎの不揮発性メモリと、
上記第１〜第ｎの不揮発性メモリのそれぞれの物理ブロックを含んで論理ブロックを形成する場合に、各論理ブロックにおける記憶状況確認のために読み出す対象となる確認読出対象ページが、複数の論理ブロック相互間で、上記第１〜第ｎの不揮発性メモリの物理ページに分散された状態で配置されるように、各論理ブロックの論理ページを管理する管理部と、
各論理ブロックのそれぞれから上記確認読出対象ページを読み出す際には、上記第１〜第ｎの不揮発性メモリへの並列的なアクセス制御により、複数の論理ブロックの上記確認読出対象ページの同時的な読み出しを実行させる確認読出制御部と、
を備えた記憶装置。
【請求項１１】
上記第１〜第ｎの不揮発性メモリのそれぞれが第１〜第ｎのチャンネルに接続され、複数のチャンネルを同時に用いたアクセスにより、上記第１〜第ｎの不揮発性メモリに対して同時に読出アクセスが可能なメモリアクセス部を備え、
上記確認読出制御部は、各論理ブロックのそれぞれから上記確認読出対象ページを読み出す際には、上記メモリアクセス部に、上記第１〜第ｎのチャンネルを用いて複数の論理ブロックへの上記確認読出対象ページのアクセスを同時的に実行させる請求項１０に記載の記憶装置。
【請求項１２】
複数の物理ページで物理ブロックが形成される不揮発性メモリとしての第１〜第ｎの不揮発性メモリが同時的に読出アクセスが可能とされている記憶装置に対する読出制御方法として、
上記第１〜第ｎの不揮発性メモリのそれぞれの物理ブロックを含んで論理ブロックを形成する場合に、各論理ブロックにおける記憶状況確認のために読み出す対象となる確認読出対象ページが、複数の論理ブロック相互間で、上記第１〜第ｎの不揮発性メモリの物理ページに分散された状態で配置されるように、各論理ブロックの論理ページを管理するとともに、
各論理ブロックのそれぞれから上記確認読出対象ページを読み出す際には、上記第１〜第ｎの不揮発性メモリへの並列的なアクセス制御により、複数の論理ブロックの上記確認読出対象ページの同時的な読み出しを実行させる読出制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、制御装置、記憶装置、読出制御方法に関し、特に複数の不揮発性メモリに対して同時並列的なアクセスが可能とされた記憶装置及びその制御技術に関する。
【先行技術文献】
【特許文献】
【０００２】
【特許文献１】特開２００９−７００９８号公報
【特許文献２】特開２００７−３３４８５２号公報
【特許文献３】特開２００７−１９３８３８号公報
【特許文献４】特開２００７−５８８４０号公報
【背景技術】
【０００３】
例えばＮＡＮＤ型フラッシュメモリなどの不揮発性メモリを用いた記憶装置が普及している。不揮発性メモリは、例えば各種電子機器、情報処理装置などで使用されるメモリカード、ＳＳＤ（Solid State Drive）、ｅＭＭＣ（Embedded MultiMedia Card）などで利用されている。
上記特許文献１〜４にはフラッシュメモリを用いた記憶装置が開示されている。
【０００４】
不揮発性メモリでは、物理的な記憶領域のアドレスとして物理アドレスが使用される。これにより物理ブロック、物理ページ、物理セクタが設定されている。複数の物理セクタで物理ページが構成され、また複数の物理ページで物理ブロックが構成される。
消去（イレーズ）は物理ブロック単位で行われ、書込（プログラム）及び読出（リード）は物理ページ単位で可能とされる。
ホスト側やメモリ制御部側からのアドレス指定は、論理アドレスが用いられる。論理アドレスによる論理ブロック、論理ページ、論理セクタが、上記の物理アドレスに対応づけられる。これによりアクセス要求時には論理アドレスが物理アドレスに変換されて、実際のフラッシュメモリへのアクセスが実行される。
【０００５】
ここで、起動時などには、ホスト側が不揮発性メモリの各論理ブロックの記憶状況を確認する処理が行われる。即ち各論理ブロックについて、未使用であるか、またデータ記憶に使用されている場合は、どのようなデータが書き込まれているかを確認する。
このために各論理ブロックから、管理情報（メタデータ）が記憶されているページを読み込む動作を行う。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところが、このような確認読出を行う場合に、全ての論理ブロックから或る論理ページを読み出すため、確認読出処理に時間を要し、起動に時間がかかるなど、メモリのパフォーマンスが低下する。例えば論理ブロックが４０９６個あった場合、４０９６回リードを繰り返さなければならない。
本開示ではこのような確認読出の処理を効率化できるようにすることを目的とする。
【課題を解決するための手段】
【０００７】
本開示の制御装置は、複数の物理ページで物理ブロックが形成される不揮発性メモリとしての第１〜第ｎの不揮発性メモリが同時的に読出アクセスが可能とされている記憶装置に対し、上記第１〜第ｎの不揮発性メモリのそれぞれの物理ブロックを含んで論理ブロックを形成する場合に、各論理ブロックにおける記憶状況確認のために読み出す対象となる確認読出対象ページが、複数の論理ブロック相互間で、上記第１〜第ｎの不揮発性メモリの物理ページに分散された状態で配置されるように、各論理ブロックの論理ページを管理する管理部と、各論理ブロックのそれぞれから上記確認読出対象ページを読み出す際には、上記第１〜第ｎの不揮発性メモリへの並列的なアクセス制御により、複数の論理ブロックの上記確認読出対象ページの同時的な読み出しを実行させる確認読出制御部とを備える。
【０００８】
本開示の記憶装置は、複数の物理ページで物理ブロックが形成される第１〜第ｎの不揮発性メモリと、上記第１〜第ｎの不揮発性メモリのそれぞれの物理ブロックを含んで論理ブロックを形成する場合に、各論理ブロックにおける記憶状況確認のために読み出す対象となる確認読出対象ページが、複数の論理ブロック相互間で、上記第１〜第ｎの不揮発性メモリの物理ページに分散された状態で配置されるように、各論理ブロックの論理ページを管理する管理部と、各論理ブロックのそれぞれから上記確認読出対象ページを読み出す際には、上記第１〜第ｎの不揮発性メモリへの並列的なアクセス制御により、複数の論理ブロックの上記確認読出対象ページの同時的な読み出しを実行させる確認読出制御部とを備える。
【０００９】
本開示の読出制御方法は、複数の物理ページで物理ブロックが形成される不揮発性メモリとしての第１〜第ｎの不揮発性メモリが同時的に読出アクセスが可能とされている記憶装置に対する読出制御方法である。そして上記第１〜第ｎの不揮発性メモリのそれぞれの物理ブロックを含んで論理ブロックを形成する場合に、各論理ブロックにおける記憶状況確認のために読み出す対象となる確認読出対象ページが、複数の論理ブロック相互間で、上記第１〜第ｎの不揮発性メモリの物理ページに分散された状態で配置されるように、各論理ブロックの論理ページを管理するとともに、各論理ブロックのそれぞれから上記確認読出対象ページを読み出す際には、上記第１〜第ｎの不揮発性メモリへの並列的なアクセス制御により、複数の論理ブロックの上記確認読出対象ページの同時的な読み出しを実行させる。
【００１０】
これらの本開示の技術では、第１〜第ｎの不揮発性メモリが同時的に読出アクセスが可能とされている構成の記憶装置について、確認読出の際に各論理ブロックから読み出す論理ページ（確認読出対象ページ）が、第１〜第ｎの不揮発性メモリの物理ページに分散配置されるようにする。
これによって、第１〜第ｎの不揮発性メモリへの並列的な同時アクセスにより、複数の論理ブロックからの確認読出対象ページの読出が同時的に実行できるようにする。
【発明の効果】
【００１１】
本開示によれば、第１〜第ｎの不揮発性メモリへの並列的な同時アクセスにより、複数の論理ブロックからの確認読出対象ページの読出が同時的に実行できるようにすることで、全ての論理ブロックからの確認読出対象ページの読み出しを効率化でき、起動時やキャッシュ更新時などに行われる確認読出の処理を高速化できる。
【図面の簡単な説明】
【００１２】
【図１】本開示の実施の形態のメモリカードのブロック図である。
【図２】複数の不揮発性メモリでの物理ブロック、論理ブロック、論理ページの配置の説明図である。
【図３】各論理ブロックでの論理ページ配置の一例の説明図である。
【図４】第１の実施の形態の論理ページ配置の説明図である。
【図５】第１の実施の形態の他の論理ページ配置の説明図である。
【図６】第１の実施の形態の２チャンネルの場合の論理ページ配置の説明図である。
【図７】第１の実施の形態の８チャンネルの場合の論理ページ配置の説明図である。
【図８】第２の実施の形態の論理ページ配置の説明図である。
【図９】実施の形態の確認読出処理のための機能ブロックの説明図である。
【図１０】実施の形態の確認読出処理のフローチャートである。
【発明を実施するための形態】
【００１３】
以下、実施の形態について次の順序で説明する。なお、実施の形態で示すメモリカード１が請求項でいう記憶装置の実施の形態となる。またメモリカード１内のＣＰＵ１１が、請求項でいう制御装置の実施の形態であり、ＣＰＵ１１による確認読出処理が請求項でいう読出制御方法の実施の形態となる。
＜１．メモリカード構成＞
＜２．第１の実施の形態＞
＜３．第２の実施の形態＞
＜４．確認読出処理＞
＜５．変形例＞
【００１４】
＜１．メモリカード構成＞
図１に実施の形態のメモリカード１の構成例を示す。
メモリカード１はホスト機器２に接続され、記憶装置として用いられる。ホスト機器２とは、例えばパーソナルコンピュータ、デジタルスチルカメラ、ビデオカメラ、オーディオプレーヤ、ビデオプレーヤ、ゲーム機器、携帯電話機、ＰＤＡ（Personal Digital Assistant）等の情報端末など、各種の電子機器、情報処理装置が想定される。
【００１５】
メモリカード１は、ＣＰＵ（Central Processing Unit）１１、ＳＲＡＭ（Static Random Access Memory）１２、デバイスインターフェース１３、ＤＰＳＲＡＭ（Dual Port SRAM）１４、メモリコントローラ１５、及び４つの不揮発性メモリ（Non-Volatile Memory）１６（１６ａ〜１６ｄ）を備える。
【００１６】
ＣＰＵ１１はメモリカード１の全体を制御する。このためＣＰＵ１１はＳＲＡＭ１２に置かれた命令コードを逐次実行する。ＳＲＡＭ１２は、ＣＰＵ１１が実行するプログラム（ファームウェア）の記憶や、ワーク領域として使用される。
デバイスインターフェース１３はホスト機器２との間の通信を行う。
ＤＰＳＲＡＭ１４はホスト機器２との間の転送データ（書込データや読出データ）のバッファリングに用いられる。
メモリコントローラ１５は、ＣＰＵ１１の指示に基づいて各不揮発性メモリ１６ａ〜１６ｄに対する書込／読出のアクセスを行う。
ＣＰＵ１１は、デバイスインターフェース１３のホスト機器２とのデータ送受信動作制御、ＤＰＳＲＡＭ１４の書込／読出動作の制御、メモリコントローラ１５によるアクセス動作の制御を行う。
【００１７】
メモリカード１の基本的な動作としては、データ書込時には、ホスト機器２から書込要求とともに、書込アドレス、データサイズ、さらに書き込むべきデータが送られてくる。
ホスト機器２から送られてくる書き込むデータは、デバイスインターフェース１３で受信されてＤＰＳＲＡＭ１４にバッファリングされ、メモリコントローラ１５に転送される。そしてメモリコントローラ１５はＣＰＵ１１の制御の元、データを不揮発性メモリ１６ａ〜１６ｄに書き込む。ＣＰＵ１１は書込要求、書込アドレス、データサイズに応じてこれらの動作を制御する。
データ読出時にはホスト機器２から読出要求とともに、読出アドレス、データサイズが送られてくる。ＣＰＵ１１は、読出アドレス、データサイズに基づいてメモリコントローラ１５に読出アクセスを実行させる。メモリコントローラ１５は不揮発性メモリ１６ａ〜１６ｄから指示されたデータの読出を行い、ＤＰＳＲＡＭ１４にバッファリングする。またメモリコントローラ１５はバッファリングされた読出データに対してエラー訂正処理等を行う。そして読出データはＤＰＳＲＡＭ１４からデバイスインターフェース１３に転送され、ホスト機器２に送信される。
【００１８】
ここで図１のメモリカード１では、メモリコントローラ１５は複数の不揮発性メモリ１６を接続することができる。この例のメモリコントローラ１５では、チャンネルＣＨ０〜ＣＨ３として、不揮発性メモリにアクセスする４つのチャンネルが設けられ、それぞれに不揮発性メモリ１６ａ〜１６ｄが接続されている。不揮発性メモリ１６ａ〜１６ｄは例えばＮＡＮＤ型フラッシュメモリである。
メモリコントローラ１５は、各チャンネルＣＨ０〜ＣＨ３について同時的にリード（読出）／プログラム（書込）／イレーズ（消去）を実行することができる。
つまりメモリコントローラ１５は各不揮発性メモリ１６ａ〜１６ｄに対し同時並列的に各種のアクセスを行うことができるメモリアクセス部として機能する。
【００１９】
ところで不揮発性メモリ１６は、物理ブロック（Physical Block）と呼ばれる消去単位と、物理ページ（Physical Page）と呼ばれる書込単位を持ち、消去については物理ブロック単位で消去が実行され、書込については物理ページの単位で書込が実行される。
ＣＰＵ１１は、４チャンネルの不揮発性メモリ１６ａ〜１６ｄに対し、物理ブロックを組み合わせて論理ブロック（Logical Block）を形成し、デバイスインターフェース１３を通して送られてくるデータの書き込み先を管理するユニットとする。さらに論理ブロック内の物理ページには論理ページナンバ（Logical Page Number）と呼ばれるページ番号が割り当てられる。
さらに論理ページ（Logical Page）にはデバイスインターフェース１３から送られてきたデータを書き込む論理ページデータエリア（Logical Page Data Area）と論理ページに書き込まれているデータの管理情報（メタデータ）を格納するためのメタデータエリア（Meta Data Area）がある。ある論理ブロックにデータが書き込まれているか、さらに書き込まれている場合にはどのようなデータが書き込まれているかは論理ページナンバ０のメタデータを見ればわかる。
【００２０】
以上の構造について図２で説明する。
図２Ａはメモリコントローラ１５から各チャンネルでアクセスされる不揮発性メモリ１６ａ〜１６ｄの物理ブロックＰＢを模式的に示している。各不揮発性メモリ１６ａ〜１６ｄの記憶領域は、それぞれ多数の物理ブロックＰＢで構成される。
ここでＣＰＵ１１は、各不揮発性メモリ１６ａ〜１６ｄの物理ブロックＰＢを含むように論理ブロックＬＢを設定する。図では一例として、太線で示すように、各不揮発性メモリ１６ａ〜１６ｄから１つづつ物理ブロックＰＢを集めたものを論理ブロックＬＢとしている。この論理ブロックＬＢが記憶されるデータの管理単位となる。
【００２１】
図２Ｂは、１つの論理ブロックＬＢを示している。例えば１つの物理ブロックＰＢが４つの物理ページＰＰから構成されるとすると、図２Ａの論理ブロックＬＢは、図２Ｂのように１６個の物理ページＰＰを有することとなる。
この各物理ページＰＰには、それぞれ論理ページナンバとして「０」〜「１５」が割り振られる。図３には、各論理ブロックＬＢ０，ＬＢ１・・・において、各物理ページＰＰに論理ページナンバとして「０」〜「１５」が割り振られた例を示している（図３の数値は論理ページナンバを示す。以下、論理ページナンバｘの論理ページを、「論理ページ”ｘ”」と表記する）。
各論理ブロックＬＢは、論理ページ”０”から順に使用されてデータ書込が行われる。
【００２２】
１つの論理ページ（＝物理ページ）では、図２Ｃに示すようにデータ記憶が行われる。即ち論理ページは、論理ページデータエリアとメタデータエリアで構成され、論理ページデータエリアに、ホスト機器２から送信されてきたデータ等の主データが記憶される。メタデータエリアには、論理ブロックＬＢの使用状況や、記憶されている主データの種別（例えばホスト機器データか内部プログラムかの別など）を示したメタデータ（管理情報）が記憶される。メタデータは、主データの書込が行われたときに記憶される。
【００２３】
このような構造において、或る論理ブロックＬＢの記憶状況を確認したい場合は、論理ページ”０”のメタデータを読み出せばよい。上記のように、論理ブロックＬＢ内では、論理ページ”０”から順に使用されるためである。
論理ページ”０”にメタデータが記憶されていなければ、その論理ブロックＬＢは未使用であると分かる。
論理ページ”０”にメタデータが記憶されていれば、その論理ブロックＬＢは使用されており、またメタデータの内容からどのような主データが記憶されているかが判別できる。
【００２４】
ここで、典型的な論理ページ配置例を図３に示す。
論理ブロックＬＢ０、ＬＢ１、ＬＢ２・・・はそれぞれ論理ページ”０”〜論理ページ”１５”を有することになる。
図３に示すように、各論理ブロックＬＢ０、ＬＢ１、ＬＢ２・・・は、論理ページナンバの割り当てが同一のものとしており、各チャンネルＣＨ０〜ＣＨ３の順番の物理ページＰＰに、論理ページ”０”→”１”→”２”→”３”と割り当て、以降も同様に、論理ページ”１５”までを設定している。
【００２５】
ところがこのような典型的なページ配置だと、記憶状況確認処理の効率が悪い。
例えばシステム起動時やキャッシュ更新時などには、ホスト側が不揮発性メモリ１６の各論理ブロックＬＢの記憶状況を確認する処理が行われる。
このために各論理ブロックＬＢから、確認読出対象ページの読み出しが行われる。上記のように、論理ページ”０”のメタデータを読み出せば、論理ブロックＬＢの記憶状況が確認できるため、この場合、確認読出対象ページとは、論理ページ”０”となる。
【００２６】
ここで図３のようにページ配置されている場合を考える。
確認読出処理では、全ての論理ブロックＬＢ０、ＬＢ１、ＬＢ２・・・について、それぞれ論理ページ”０”をリードすることとなるが、これは全てチャンネルＣＨ０によるアクセスとなる。
従って、ＣＰＵ１１はメモリコントローラ１５に、各論理ブロックＬＢ０、ＬＢ１、ＬＢ２・・・について、順次論理ページ”０”のリードを指示していくこととなる。例えば論理ブロックが４０９６個あった場合、４０９６回リードを繰り返さなければならない。このため、確認読出に時間がかかり、メモリカード１のパフォーマンスが低下する。
そこで本実施の形態では、より効率的に確認読出が実行できるように、ページ配置を工夫し、かつ同時並列的なアクセスを実行する。
【００２７】
＜２．第１の実施の形態＞
第１の実施の形態としての論理ページ配置を図４で説明する。第１の実施の形態は上記のように論理ページ”０”を確認読出対象ページとするものであるが、不揮発性メモリ１６ａ〜１６ｄにおいて設定される論理ブロックＬＢ０、ＬＢ１・・・について、各論理ブロック毎に、論理ページ”０”が不揮発性メモリ１６ａ〜１６ｄに分散配置されるようにするものである。
【００２８】
図４に示すように、論理ブロックＬＢ０では、チャンネルＣＨ０の不揮発性メモリ１６ａの物理ページが論理ページ”０””４””８””１２”として割り当てられる。またチャンネルＣＨ１の不揮発性メモリ１６ｂの物理ページが論理ページ”１””５””９””１３”として割り当てられる。さらにチャンネルＣＨ２の不揮発性メモリ１６ｃの物理ページが論理ページ”２””６””１０””１４”が割り当てられ、チャンネルＣＨ３の不揮発性メモリ１６ｄの物理ページに論理ページ”３””７””１１””１５”が割り当てられる。
つまりこの論理ブロックＬＢ０については、上記図３の各論理ブロックと同様、各チャンネルＣＨ０〜ＣＨ３の順番の物理ページＰＰに、論理ページ”０”→”１”→”２”→”３”と割り当てられ、以降も同様に、論理ページ”１５”までを設定している。
【００２９】
次の論理ブロックＬＢ１では、上記割り当てが１チャンネルづつずれた状態となっており、チャンネルＣＨ０に論理ページ”３””７””１１””１５”、チャンネルＣＨ１に論理ページ”０””４””８””１２”、チャンネルＣＨ２に論理ページ”１””５””９””１３”、チャンネルＣＨ３に論理ページ”２””６””１０””１４”が、それぞれ割り当てられる。
この場合、割り当てが１チャンネルづつずれることで、先頭の論理ページ”０”がチャンネルＣＨ１の物理ページに配置されるものとなる。
論理ブロックＬＢ２、ＬＢ３も、図示のように１チャンネルづつずれた割り当てとなり、その結果、論理ブロックＬＢ２では先頭の論理ページ”０”がチャンネルＣＨ２の物理ページに配置され、論理ブロックＬＢ３では先頭の論理ページ”０”がチャンネルＣＨ３の物理ページに配置されるものとなる。
論理ブロックＬＢ４は、また論理ブロックＬＢ０と同様となっている。論理ブロックＬＢ５以降も同様である。つまり論理ブロックＬＢ０〜ＬＢ３の配置パターンが、論理ブロックＬＢ４以降も同様に繰り返される。
このように各論理ブロックＬＢ毎に規則性をもってページ配置が異なるようにされる。
【００３０】
結局、確認読出対象ページである論理ページ”０”（斜線部）に注目すると、複数の論理ブロックＬＢ相互間（例えば論理ブロックＬＢ０〜ＬＢ３のそれぞれ）で、論理ページ”０”が不揮発性メモリ１６ａ〜１６ｄの物理ページ（チャンネルＣＨ０〜ＣＨ３）に分散配置される状態となるように、各論理ブロックの論理ページが管理されるものとなっている。
【００３１】
ＣＰＵ１１は、このように各論理ブロックＬＢの論理ページを管理することで、確認読出処理を効率的に実行制御できる。
即ち各チャンネルＣＨ０〜ＣＨ３は同時に読出を行うことができるため、ＣＰＵ１１は論理ブロックＬＢ０，ＬＢ１，ＬＢ２，ＬＢ３について、それぞれの論理ページ”０”の同時的な読出アクセスをメモリコントローラ１５に指示し、読み出させることができる。具体的にはＣＰＵ１１はメモリコントローラ１５に対し、チャンネルＣＨ０での論理ブロックＬＢ０の論理ページ”０”のリード指示、チャンネルＣＨ１での論理ブロックＬＢ１の論理ページ”０”のリード指示、チャンネルＣＨ２での論理ブロックＬＢ２の論理ページ”０”のリード指示、チャンネルＣＨ３での論理ブロックＬＢ３の論理ページ”０”のリード指示を、同時的に行う。これによって４つの論理ブロックＬＢについてのメタデータ読出を同時並行的に実行できる。
続く論理ブロックＬＢ４，ＬＢ５，ＬＢ６，ＬＢ７についても同様に、ＣＰＵ１１は各論理ページ”０”の同時並行的な読出を指示する。
このような動作により、全ての論理ブロックＬＢからの論理ページ”０”の読出を効率的に実行でき、処理時間を短縮できる。例えば４０９６個の論理ブロックＬＢが存在する場合、時間的には１０２４回の読出アクセス時間相当で、４０９６個の論理ブロックＬＢについての読出が完了できる。
つまり、不揮発性メモリの論理ブロック数をＮ、メモリコントローラのチャンネル数をＭとすると、Ｎ／Ｍのリード回数相当時間で、全論理ブロックのメタデータ読出が可能となる。
【００３２】
一般に、メモリカード１において、全て、あるいは一部の論理ブロックの使用状況及び使用されている場合にどのようなデータが書き込まれているかを確認する処理は、システムの起動時、及び図１のＳＲＡＭ１２に格納されるキャッシュデータを更新する場合に行われる。
このことから、図４のようなページ管理を行うことで、システム起動時間の短縮及びホスト機器２からのデータの書き込み、読み出し時に発生するキャッシュデータの更新処理の高速化が実現でき、これらによってホスト機器２からのデータの書き込み、読み出し速度の向上が見込める。
【００３３】
なお、図４のような論理ページ配置の管理は、ＣＰＵ１１（及びＳＲＡＭ１２）が、論理ブロックＬＢについて４パターンのテーブルデータを記憶して管理すれば良い。例えば論理ブロックＬＢ０〜ＬＢ３の各論理ページ配置を記憶したテーブルデータを記憶しておけばよい。
また各ページ配置は規則的であるので、特にテーブルデータを用いなくてもページ配置の管理は可能である。例えばブロックアドレスの値を４で除算した余りが、先頭ページである論理ページ”０”のチャンネルとして算出することもできる。論理ブロックＬＢ０、ＬＢ４，ＬＢ８・・・（ブロックアドレス＝０，４，８・・・）は、４で割っての余りは「０」である。その場合はチャンネルＣＨ０の先頭物理ページに論理ページ”０”が配置されていると認識できる。同様に論理ブロックＬＢ１、ＬＢ５，ＬＢ９・・・（ブロックアドレス＝１，５，９・・・）は、４で割っての余りは「１」である。従ってチャンネルＣＨ１の先頭物理ページに論理ページ”０”が配置されていると認識できる。
これは一例であるが、論理ページ”０”を分散させるような配置であって、さらにその配置が各論理ブロックＬＢ毎に規則的であるようにするなら、ＣＰＵ１１はその規則性に応じた演算で、各論理ブロックＬＢの論理ページ配置を把握することができる。その場合、各ブロックについてのページ配置テーブルを記憶する必要性をなくすことができる。
【００３４】
また、論理ページ”０”〜”１５”は、通常若いページ番号から順番にデータ書込に使用されるが図４の例では、論理ページ”０””１””２””３”は、各チャンネルＣＨ０〜ＣＨ３にふりわけられており、論理ページ”４”〜”７”、”８”〜”１１”、”１２”〜”１５”も同様である。
順番に並ぶ論理ページが各チャンネルＣＨ０〜ＣＨ３に振り分けられることによって、同時に連続した４論理ページ分の書込や読出が可能となり、これは通常のデータ書込／読出の動作の効率化に寄与するものとなる。
【００３５】
ところで、論理ページ”０”が各チャンネルに分散されるような配置は図４の例以外にも多様に考えられる。
例えば図５に示すようにしてもよい。図５の場合は論理ブロックＬＢ０，ＬＢ１は同じページ配置であって、論理ページ”０”はチャンネルＣＨ０での先頭物理ページに割り当てられている。また論理ブロックＬＢ２，ＬＢ３は同じページ配置であって、論理ページ”０”はチャンネルＣＨ１での先頭物理ページに割り当てられている。また論理ブロックＬＢ４，ＬＢ５は同じページ配置であって、論理ページ”０”はチャンネルＣＨ２での先頭物理ページに割り当てられている。
つまり２つの論理ブロックＬＢの組毎に、論理ページ配置がずれていくような配置例である。
もちろんこの図５以外にも、さらに多様にページ配置パターンが考えられることは言うまでもない。
さらには、不規則又はランダムに、論理ページ”０”が各チャンネルに分散されるような配置パターンも想定される。
【００３６】
但し、どのような配置パターンとするにせよ、好ましくは、不揮発性メモリ１６ａ〜１６ｄのそれぞれには、略同数の論理ブロックの論理ページ”０”が配置されるようにするとよい。例えば論理ページの総数が４０９６個の場合、不揮発性メモリ１６ａ（チャンネルＣＨ０）に論理ページ”０”が配置されている論理ブロックＬＢが１０２４個存在するようにし、他の不揮発性メモリ１６ｂ、１６ｃ、１６ｄ（チャンネルＣＨ１，ＣＨ２，ＣＨ３）のそれぞれに論理ページ”０”が配置されている論理ブロックＬＢがそれぞれ１０２４個となるようにする。
４チャンネル構成の場合、論理ブロックの全数の１／４個の論理ページ”０”が、各チャンネルの物理ページに割り当てられることで、最も読出効率が良くなるためである。
【００３７】
また、ここまでは４チャンネル構成の場合について述べたが、他のチャンネル数の場合でも、本実施の形態の考え方は同様に適用できる。
図６は、メモリコントローラ１５が２チャンネルを有し、不揮発性メモリ１６ａ、１６ｂが接続されている場合を示している。この場合、図のように論理ページ”０”〜”７”の８ページで各論理ブロックＬＢ０、ＬＢ１・・・が構成されるとする。この論理ページ配置を規則的に変化させる。
即ち論理ブロックＬＢ０、ＬＢ１ではチャンネルＣＨ０側に論理ページ”０””２””４””８”が割り当てられ、チャンネルＣＨ１側に論理ページ”１””３””５””７”が割り当てられる。一方、論理ブロックＬＢ２、ＬＢ３ではチャンネルＣＨ１側に論理ページ”０””２””４””８”が割り当てられ、チャンネルＣＨ０側に論理ページ”１””３””５””７”が割り当てられる。以降、このようなページ配置の変化を繰り返していく。
チャンネルＣＨ０、ＣＨ１は同時アクセス可能であるため、このように配置すれば、全ての論理ブロックＬＢからの論理ページ”０”の読出は、全論理ブロックに対して順番に１つづつ読出アクセスを行う場合に比べて１／２の時間で完了できる。
【００３８】
図７はメモリコントローラ１５が８チャンネルを有し、不揮発性メモリ１６ａ〜１６ｈが接続されている場合を示している。この場合、図のように論理ページ”０”〜”３１”の３２ページで各論理ブロックＬＢ０、ＬＢ１・・・が構成されるとする。
この論理ページ配置を図のように規則的に変化させる。
即ち論理ブロックＬＢ０ではチャンネルＣＨ０に論理ページ”０””８””１６””２４”が割り当てられる。次のブロックＬＢ１では、チャンネルＣＨ１に論理ページ”０””８””１６””２４”が割り当てられる。以降、順番に各論理ブロックＬＢで先頭の論理ページ”０”が割り当てられるチャンネルがずれていくようにされている。そして図示しないが、論理ブロックＬＢ８は、論理ブロックＬＢ０と同様のページ配置となり、以降も同様に１論理ブロック毎にずれていく配置となっている。
チャンネルＣＨ０〜ＣＨ７は同時アクセス可能であるため、このように配置すれば、全ての論理ブロックＬＢからの論理ページ”０”の読出は、全論理ブロックに対して順番に１つづつ読出アクセスを行う場合に比べて１／８の時間で完了できる。
【００３９】
以上、２チャンネル、８チャンネルでの例を挙げたが、もちろんこれらのチャンネルにおいて他の配置パターンも考えられるし、不規則なパターンやランダムなパターンも想定される。
さらに他のチャンネル数の場合も、同様に論理ページ”０”が各チャンネルに分散配置するようにして、確認読出の効率化を実現できる。
【００４０】
またいずれのチャンネル数の場合でも、ｎ個の各チャンネルに接続される第１〜第ｎの不揮発性メモリのそれぞれには、略同数の論理ブロックの確認読出対象ページ（論理ページ”０”）が配置されるようにするとよい。各チャンネルについて同数であれば全論理ブロックのメタデータ読み出し時間を、全論理ブロックに対して順番に１つづつ読出アクセスを行う場合に比べて１／ｎの時間で完了でき、最も効率がよいためである。
もちろん論理ブロック数とチャンネル数の関係により（論理ブロック数がチャンネル数で割り切れない場合）、各チャンネル毎に論理ページ”０”が同数となるようにはできない場合もあるが、その場合は、できる限り同数に近いようにすること、つまり各チャンネルに配置される論理ページ”０”の数の差を１以内とすることが、最も読出効率がよく、好ましいものとなる。
【００４１】
＜３．第２の実施の形態＞
第２の実施の形態を説明する。上記第１の実施の形態では、各論理ブロックの先頭論理ページ（論理ページ”０”）が確認読出対象ページとなり、これが複数の論理ブロック相互間で異なるチャンネル（異なる物理ブロック）に分散配置するようにした。第１の実施の形態において論理ページ”０”を確認読出対象ページとしたのは、論理ページ”０”が必ず最初のデータ書込時にメタデータが記憶されるページだからである。
ここで、最初のデータ書込時に、必ず複数の論理ページのメタデータが記憶されるようにシステム動作が決められている場合がある。これは、確認読出対象ページが論理ブロック内に複数存在するとして良い場合となる。
【００４２】
例えば論理ブロックＬＢに対して書き込みを行う場合、論理ブロックＬＢを構成している、各チャンネルに接続されている物理ブロックの先頭物理ページは必ずデータが書き込まれるようにする。例えば図８の４チャンネル構成の場合に、各論理ブロックＬＢにおいて論理ページ”０””１””２””３”のそれぞれが、必ず最初の書込時にデータが書き込まれるものとする。
さらに論理ページ”０””１””２””３”の全てのメタデータが、自身の論理ブロックＬＢがどのように使用されているかを示す情報を持つようにする。
このようなシステム動作を行う場合、各論理ブロックＬＢにおいて４つの論理ページ”０””１””２””３”のいずれもが確認読出対象ページとして使用できることになる。
【００４３】
その場合、図８に示すような論理ページ配置の管理において、第１の実施の形態と同様に確認読出処理の効率化を実現できる。
図８では、全ての論理ブロックＬＢ０、ＬＢ１、ＬＢ２・・・において、各物理ページへの論理ページの配置状態は同一である。全ての論理ブロックＬＢにおいて、論理ページ”０””１””２””３”は、各チャンネルＣＨ０〜ＣＨ３にふりわけられている。
【００４４】
この場合にＣＰＵ１１は、次のように確認読出処理を効率的に実行制御できる。
各チャンネルＣＨ０〜ＣＨ３は同時に読出を行うことができるため、ＣＰＵ１１は論理ブロックＬＢ０，ＬＢ１，ＬＢ２，ＬＢ３について、チャンネルが分散するように、確認読出に使用する確認読出対象ページを選択する。
即ち図８に斜線を付して示すように、例えば論理ブロックＬＢ０では論理ページ”０”を確認読出対象ページとして選択し、論理ブロックＬＢ１では論理ページ”１”を確認読出対象ページとして選択する。さらに論理ブロックＬＢ２では論理ページ”２”を確認読出対象ページとして選択し、論理ブロックＬＢ３では論理ページ”３”を確認読出対象ページとして選択する。
ＣＰＵ１１は、これら選択した確認読出対象ページの同時的な読出アクセスをメモリコントローラ１５に指示し、読み出しを実行させる。これによって４つの論理ブロックＬＢについてのメタデータ読出を同時並行的に実行できる。
続く論理ブロックＬＢ４，ＬＢ５，ＬＢ６，ＬＢ７についても同様に、ＣＰＵ１１は各論理ページ”０””１””２””３”の同時並行的な読出を指示する。
このような動作により、全ての論理ブロックＬＢからの、記憶状況を示すメタデータの読出を効率的に実行でき、処理時間を短縮できる。
【００４５】
以上のように第２の実施の形態では、ＣＰＵ１１は、１つの論理ブロックＬＢ内で、複数の確認読出対象ページが、不揮発性メモリ１６ａ〜１６ｄの物理ページに配置されていることで、各論理ブロックＬＢから選択した１つの確認読出対象ページが、複数の論理ブロック相互間で、不揮発性メモリ１６ａ〜１６ｄ（チャンネルＣＨ０〜ＣＨ３）の物理ページに分散された状態となるようにしている。これによって４つの論理ブロックについて同時並列的なメタデータ読出が可能となる。
【００４６】
ここで、各論理ブロックＬＢ内の複数の確認読出対象ページは、４つの先頭物理ページに該当する論理ページ”０””１””２””３”としたが、これに限られない。あくまでもメタデータが最初に記憶される論理ページとして複数の論理ページが確認読出対象ページとさればよい。
また、各論理ブロックＬＢ内の複数の上記確認読出対象ページは、論理ブロック内の先頭の論理ページ”０”からの４つの論理ページとしたが、これも限定されるものではない。あくまでもメタデータが最初に記憶される論理ページとして複数の論理ページが確認読出対象ページとさればよい。
【００４７】
さらに図８の例では、各論理ブロックＬＢにおける各論理ページは、各論理ブロック内の各物理ページに同一の配置状態で管理するようにした。この場合、ＣＰＵ１１は各論理ブロックＬＢ内での論理ページ配置を区別する必要はなく、論理ブロックごとに論理ページ配置を管理する必要はない。これにより管理処理や管理テーブル等の領域の負担は軽減される。
しかし複数の確認読出対象ページを設定可能であっても、第１の実施の形態のように、複数の論理ブロックＬＢにおいて異なる論理ページ配置とすることも可能である。
またこの第２の実施の形態の考え方も、４チャンネル構成以外のチャンネル数（２チャンネル以上）でも適用できることは言うまでもない。
【００４８】
＜４．確認読出処理＞
以上の第１，第２の実施の形態におけるＣＰＵ１１の確認読出処理について説明する。
ＣＰＵ１１（及びＳＲＡＭ１２）によっては、上記第１，第２の実施の形態の確認読出処理を実現するための機能として、図９に示すように論理ブロック／ページ管理機能３１と、確認読出制御機能３２がソフトウエアにより設けられる。
なお、ここではこれらの機能部位がＣＰＵ１１の処理として発現するソフトウエア機能として設けられているとするが、これらがハードウエアにより形成されてもかまわない。
【００４９】
ここでいう論理ブロック／ページ管理機能３１とは、同時並列的な読出が可能な第１〜第ｎの不揮発性メモリのそれぞれの物理ブロックを含んで論理ブロックを形成する場合に、各論理ブロックにおける記憶状況確認のために読み出す対象となる確認読出対象ページが、複数の論理ブロック相互間で、第１〜第ｎの不揮発性メモリの物理ページに分散された状態で配置されるように、各論理ブロックの論理ページを管理する機能である。これは請求項にいう管理部に相当する。
第１の実施の形態のように、複数の論理ブロックＬＢで論理ページ配置が異なる場合は、論理ブロック／ページ管理機能３１は、各論理ブロックＬＢに対応するページ配置テーブルを用いたり、或いはページ配置に規則性を有する場合は、演算により各論理ブロックＬＢのページ配置を認識できるようにする。また第２の実施の形態の場合であって、各論理ブロックＬＢが同一のページ配置の場合は、論理ブロック／ページ管理機能３１は、単に論理ブロック内のページ配置を認識できればよい。
【００５０】
確認読出制御機能３２とは、各論理ブロックのそれぞれから確認読出対象ページを読み出す際には、第１〜第ｎの不揮発性メモリへの並列的なアクセス制御により、複数の論理ブロックの確認読出対象ページの同時的な読み出しを実行させる（メモリコントローラ１５に指示する）制御機能である。これは請求項にいう確認読出制御部に相当する。
第１の実施の形態の場合は、確認読出制御機能３２は、論理ページ”０”を複数の論理ブロックＬＢから同時並列的に読み出すようにメモリコントローラ１５に指示する。
第２の実施の形態の場合は、確認読出制御機能３２は、各論理ブロックＬＢ毎に使用する確認読出対象ページを選択し、それらを複数の論理ブロックＬＢから同時並列的に読み出すようにメモリコントローラ１５に指示する。
【００５１】
図１０に、確認読出処理としてのＣＰＵ１１（確認読出制御機能３２）の制御動作を示す。
確認読出処理を実行する場合、ＣＰＵ１１はまずステップＦ１０１で、各論理ブロックＬＢについての確認読出対象ページの配置を確認する。確認読出対象ページの配置は、ＣＰＵ１１内で論理ブロック／ページ管理機能３１が把握している。
続いてＣＰＵ１１は各チャンネルについて、論理ブロックの振り分けを行う。
そしてＣＰＵ１１はステップＦ１０３で、複数のチャンネルＣＨ０〜ＣＨ（ｎ）を用いた同時並列的な確認読出対象ページの読出をメモリコントローラ１５に指示し、必要なメタデータの読出を実行させる。この処理を、ステップＦ１０４で全論理ブロックについて確認読出対象ページの読み出しが完了するまで繰り返す。そして全論理ブロックからの読出が完了したら、確認読出処理を終了する。
【００５２】
以上の図１０の処理を第１の実施の形態の図４の例に則していうと、ＣＰＵ１１はステップＦ１０１で、論理ページ”０”の配置を確認し、論理ブロックＬＢ０，ＬＢ１，ＬＢ２，ＬＢ３で、論理ページ”０”がチャンネルＣＨ０，ＣＨ１，ＣＨ２，ＣＨ３に分散しているという管理状態を把握する。そしてステップＦ１０２で、その管理状態から、論理ブロックＬＢの振り分けを行う。即ちチャンネルＣＨ０には論理ブロックＬＢ０、ＬＢ４、ＬＢ８・・・を割り当てる。チャンネルＣＨ１には論理ブロックＬＢ１、ＬＢ５、ＬＢ９・・・を割り当てる。さらにチャンネルＣＨ２には論理ブロックＬＢ２、ＬＢ６、ＬＢ１０・・・を割り当て、チャンネルＣＨ３には論理ブロックＬＢ３、ＬＢ７、ＬＢ１１・・・を割り当てる。
このように各チャンネルＣＨ０〜ＣＨ３への論理ブロックＬＢの割り当てを行ったら、ステップＦ１０３でＣＰＵ１１は、割り当てた論理ブロックについての論理ページ”０”の同時並列的な読出を指示することとなる。まず論理ブロックＬＢ０〜ＬＢ３について、チャンネルＣＨ０〜ＣＨ３による同時読出を指示する。次にまたステップＦ１０３で、論理ブロックＬＢ４〜ＬＢ７について、チャンネルＣＨ０〜ＣＨ３による同時読出を指示する。これを最後の論理ブロックに至るまで繰り返す。
【００５３】
また図１０の処理を第２の実施の形態の図８の例に則していうと、ＣＰＵ１１はステップＦ１０１で、論理ページ”０”〜”３”の配置が、各先頭物理ページである管理状態を認識する。そしてステップＦ１０２で、その管理状態から、各論理ブロックＬＢ毎に使用する確認読出対象ページを選択しつつ論理ブロックＬＢの振り分けを行う。
例えば論理ブロックＬＢ０、ＬＢ４、ＬＢ８・・・については、論理ページ”０”を使用するものとし、これらをチャンネルＣＨ０に割り当てる。論理ブロックＬＢ１、ＬＢ５、ＬＢ９・・・については、論理ページ”１”を使用するものとし、これらをチャンネルＣＨ１に割り当てる。さらに論理ブロックＬＢ２、ＬＢ６、ＬＢ１０・・・については論理ページ”２”を使用するものとし、これらをチャンネルＣＨ２に割り当て、論理ブロックＬＢ３、ＬＢ７、ＬＢ１１・・・については論理ページ”３”を使用するものとし、これらをチャンネルＣＨ３に割り当てる。
このように各チャンネルＣＨ０〜ＣＨ３への論理ブロックＬＢの割り当てを行ったら、ステップＦ１０３でＣＰＵ１１は、割り当てた各論理ブロックについて、それぞれ選択した論理ページの同時並列的な読出を指示する。まず論理ブロックＬＢ０〜ＬＢ３について、論理ページ”０””１””２””３”のチャンネルＣＨ０〜ＣＨ３による同時読出を指示する。次にまたステップＦ１０３で、論理ブロックＬＢ４〜ＬＢ７について、論理ページ”０””１””２””３”の、チャンネルＣＨ０〜ＣＨ３による同時読出を指示する。これを最後の論理ブロックに至るまで繰り返す。
以上のようなＣＰＵ１１の制御処理により、確認読出処理の効率化が実現される。
【００５４】
＜５．変形例＞
以上、実施の形態について説明してきたが、変形例は多様に考えられる。メモリコントローラ１５のチャンネル数や、論理ブロック内のページ配置のバリエーションは多様であることを既に述べたが、他にも多様な例がある。
論理ブロック構造としては、複数の物理ブロックを含む構造であれば、必ずしも全てのチャンネルの物理ブロックを含まなくても本開示の技術は適用できる。例えばメモリカード１のシステムがチャンネルＣＨ０〜ＣＨ５の６チャンネル構成の場合に、４チャンネルの不揮発性メモリ１６ａ〜１６ｄについて、図４や図８のような論理ブロック構造を設定するようなことも考えられる。つまり同時読出可能な複数の不揮発性メモリにおいて、確認読出対象ページが、複数の論理ブロック相互間で分散配置されていれば本開示の技術は適用可能である。
【００５５】
また実施の形態ではメモリカード１の例を挙げたが、不揮発性メモリ１６と、ＣＰＵ１１（及びＳＲＡＭ１２）が別体の構成の場合でも本開示の技術は適用可能である。例えば複数の不揮発性メモリに対しての読出を制御する制御装置としても実現できる。
本開示の技術は、各種メモリカード、ＳＳＤ、ｅＭＭＣなどに適用できる。
【００５６】
なお本技術は以下のような構成も採ることができる。
（１）複数の物理ページで物理ブロックが形成される不揮発性メモリとしての第１〜第ｎの不揮発性メモリが同時的に読出アクセスが可能とされている記憶装置に対し、上記第１〜第ｎの不揮発性メモリのそれぞれの物理ブロックを含んで論理ブロックを形成する場合に、各論理ブロックにおける記憶状況確認のために読み出す対象となる確認読出対象ページが、複数の論理ブロック相互間で、上記第１〜第ｎの不揮発性メモリの物理ページに分散された状態で配置されるように、各論理ブロックの論理ページを管理する管理部と、
各論理ブロックのそれぞれから上記確認読出対象ページを読み出す際には、上記第１〜第ｎの不揮発性メモリへの並列的なアクセス制御により、複数の論理ブロックの上記確認読出対象ページの同時的な読み出しを実行させる確認読出制御部と、
を備えた制御装置。
（２）上記確認読出対象ページは、論理ブロックへの最初の書込の際に必ず管理データが書き込まれる論理ページである上記（１）に記載の制御装置。
（３）上記確認読出対象ページは、論理ブロック内の先頭論理ページである上記（１）又は（２）に記載の制御装置。
（４）上記管理部は、各論理ブロックにおける各論理ページが、各論理ブロック毎に規則性を有して異なるように各論理ブロック内の各物理ページに配置された状態に管理する上記（１）乃至（３）のいずれかに記載の制御装置。
（５）上記管理部は、１つの論理ブロック内で、複数の上記確認読出対象ページが、上記第１〜第ｎの不揮発性メモリの物理ページに配置されていることで、各論理ブロックから選択した１つの確認読出対象ページが、複数の論理ブロック相互間で、上記第１〜第ｎの不揮発性メモリの物理ページに分散された状態となるようにした上記（１）又は（２）に記載の制御装置。
（６）複数の上記確認読出対象ページは、論理ブロックを構成する上記第１〜第ｎの不揮発性メモリの各物理ブロックにおいて先頭物理ページに該当する複数の論理ページである上記（５）に記載の制御装置。
（７）複数の上記確認読出対象ページは、論理ブロック内の先頭論理ページから所定数の論理ページである上記（５）又は（６）に記載の制御装置。
（８）上記管理部は、各論理ブロックにおける各論理ページを、各論理ブロック内の各物理ページに同一の配置状態で管理する上記（５）乃至（７）のいずれかに記載の制御装置。
（９）上記管理部は、上記第１〜第ｎの不揮発性メモリのそれぞれには、略同数の論理ブロックの上記確認読出対象ページが配置されるように、各論理ブロックの論理ページを管理する上記（１）乃至（８）のいずれかに記載の制御装置。
【符号の説明】
【００５７】
１  メモリカード、２  ホスト機器、１１  ＣＰＵ、１２  ＳＲＡＭ、１３  デバイスインターフェース、１４  ＤＰＳＲＡＭ、１５  メモリコントローラ、１６（１６ａ〜１６ｈ）  不揮発性メモリ
【図１】
2012208543.tif 000003
【図２】
2012208543.tif 000004
【図３】
2012208543.tif 000005
【図４】
2012208543.tif 000006
【図５】
2012208543.tif 000007
【図６】
2012208543.tif 000008
【図７】
2012208543.tif 000009
【図８】
2012208543.tif 000010
【図９】
2012208543.tif 000011
【図１０】
2012208543.tif 000012