(57)【要約】【課題】機能を損なわずに端子を共用化できる、発振回路を提供すること。【解決手段】第１の端子Ａに入力される入力信号に応じて、第２の端子Ｂに出力される発振出力の発振周波数を制御する内部回路７０と、第１の端子Ａと第２の端子Ｂのうち、一方の端子に入力されるクロック信号に従って、他方の端子に入力されるデータを格納する内部メモリ４０と、電源端子（ＶＤＤ，ＶＳＳ端子）に入力される電圧に応じて、第１の端子Ａ及び第２の端子Ｂの接続先を、内部回路７０と内部メモリ４０のいずれかに切り替えるスイッチＳＷ１０，１１とを備える、発振回路。【選択図】図３
2012222575.tif 000002
【特許請求の範囲】
【請求項１】
第１の端子に入力される入力信号に応じて、第２の端子に出力される発振出力の発振周波数を制御する内部回路と、
前記第１の端子と前記第２の端子のうち、一方の端子に入力されるクロック信号に従って、他方の端子に入力されるデータを格納する内部メモリと、
電源端子に入力される電圧に応じて、前記第１の端子及び前記第２の端子の接続先を、前記内部回路と前記内部メモリのいずれかに切り替える切替手段とを備える、発振回路。
【請求項２】
前記切替手段が、
前記第１の端子の接続先を、前記内部回路において前記入力信号が入力される第１の部位と、前記内部メモリにおいて前記クロック信号と前記データのいずれかが入力される第２の部位とのいずれかに切り替える第１の切替手段と、
前記第２の端子の接続先を、前記内部回路において前記発振出力が出力される第３の部位と、前記内部メモリにおいて前記クロック信号と前記データのうち前記第２の部位に入力されていないものが入力される第４の部位とのいずれかに切り替える第２の切替手段とを備える、請求項１に記載の発振回路。
【請求項３】
前記内部回路が、
前記発振周波数の温度補償信号を生成する温度補償回路と、
前記入力信号に応じて前記発振周波数の周波数調整信号を生成する周波数調整回路と、
前記温度補償信号と前記周波数調整信号に基づいて、前記発振出力を生成する発振出力生成回路とを備える、請求項２に記載の発振回路。
【請求項４】
前記第１の部位の接続先を、前記温度補償回路側と前記周波数調整回路側のいずれかに切り替える第３の切替手段を備える、請求項３に記載の発振回路。
【請求項５】
前記温度補償回路は、前記温度補償回路の内部信号を出力する内部信号出力部を備え、
前記第３の切替手段は、前記第１の部位の接続先を、前記内部信号出力部側と前記周波数調整回路側のいずれかに切り替える、請求項４に記載の発振回路。
【請求項６】
前記内部信号出力部は、周囲温度の検出電圧を出力する温度検出回路と、前記電源端子に入力される電圧から生成した定電圧を出力する定電圧生成回路の少なくともいずれかである、請求項５に記載の発振回路。
【請求項７】
前記第３の部位の接続先を、前記周波数調整回路の出力部と前記発振出力生成回路の入力部の中間点側と、前記発振出力生成回路の出力部側とのいずれかに切り替える第４の切替手段を備える、請求項３から６のいずれか一項に記載の発振回路。
【請求項８】
前記中間点と前記周波数調整回路の出力部の間の導通／遮断を切り替える第５の切替手段を備える、請求項７に記載の発振回路。
【請求項９】
前記周波数調整回路の出力部と前記発振出力生成回路の入力部の中間点と、前記周波数調整回路の出力部との間の導通／遮断を切り替える第５の切替手段と、
前記第１の部位の接続先を、前記中間点側と前記周波数調整回路の入力部側とのいずれかに切り替える第６の切替手段とを備える、請求項３から７のいずれか一項に記載の発振回路。
【請求項１０】
請求項３から９のいずれか一項に記載の発振回路であって、
前記第１の部位の接続先を、該発振回路の内部信号を出力する内部信号出力部側と前記周波数調整回路側とのいずれかに切り替える第７の切替手段を備える、発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、第１の端子に入力される入力信号に応じて、第２の端子に出力される発振出力の発振周波数を制御する内部回路を備える、発振回路に関する。
【背景技術】
【０００２】
図１は、従来の温度補償型水晶発振器（ＴＣＸＯ）１００のブロック図である。ＴＣＸＯ１００は半導体集積回路（ＩＣ）で構成されている。ＴＣＸＯ１００は、ＶＤＤ，ＶＳＳ，ＯＳＣＯＵＴ，ＡＦＣ，ＸＴ１，ＸＴ２，ＣＬＫ，ＤＡＴＡ，ＣＥ，ＭＯＮの１０端子を、外部と接続するための端子として備えている。
【０００３】
ＶＤＤ端子とＶＳＳ端子は、発振回路１００の電源用端子であり、ＶＤＤ端子は電源電圧入力端子、ＶＳＳ端子はグランド端子である。ＯＳＣＯＵＴ端子は、発振出力生成回路７３によって生成された一定の発振周波数ｆの発振出力を出力するための端子である。ＡＦＣ端子は、発振周波数ｆを所望の値に調整するための制御電圧を入力するための端子である。周波数調整回路７１は、ＡＦＣ端子に入力される制御電圧に応じて生成した制御電圧ＶＣａｆｃを発振出力生成回路７３に出力する。ＸＴ１端子は、水晶振動子３５の入力側接続端子であり、ＸＴ２端子は、水晶振動子３５の出力側接続端子である。ＣＬＫ端子とＤＡＴＡ端子とＣＥ端子は、内部メモリ４０に外部からデータを書き込むための端子であり、ＣＬＫ端子はクロック信号入力端子、ＤＡＴＡ端子はデータ入出力端子、ＣＥ端子はチップイネーブル入力端子である。関数発生回路７７は、内部メモリ４０にこれらの３端子を介して外部からの書き込みにより記憶されたデータと、温度センサ７６から出力された周囲温度Ｔの検出電圧ＶＴｓｅｎｓとを用いて、発振出力生成回路７３の制御電圧ＶＣｔｅｍｐを生成する。ＭＯＮ端子は、発振回路１００の内部電圧を外部でモニターするための出力端子と、周波数調整回路７１を介さずに発振出力生成回路７３の制御電圧ＶＣａｆｃを外部から入力するための入力端子とを共用する端子である。
【０００４】
なお、温度補償型水晶発振回路の先行技術文献として、例えば特許文献１，２が挙げられる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−１８８６４６号公報
【特許文献２】特開２００６−１００５２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
近年の発振器（発振回路）のチップサイズは、ワイヤボンディング用のパッド（端子）の大きさが無視できないほど縮小化している。更なるサイズの縮小化を実現するためには、端子を共用化することが効果的であるが、発振回路が備える上述のような複数の機能を損なわずに、端子を共用化することは難しい。
【０００７】
そこで、本発明は、機能を損なわずに端子を共用化できる、発振回路の提供を目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明に係る発振回路は、
第１の端子に入力される入力信号に応じて、第２の端子に出力される発振出力の発振周波数を制御する内部回路と、
前記第１の端子と前記第２の端子のうち、一方の端子に入力されるクロック信号に従って、他方の端子に入力されるデータを格納する内部メモリと、
電源端子に入力される電圧に応じて、前記第１の端子及び前記第２の端子の接続先を、前記内部回路と前記内部メモリのいずれかに切り替える切替手段とを備えることを特徴とするものである。
【発明の効果】
【０００９】
本発明によれば、機能を損なわずに端子を共用化できる。
【図面の簡単な説明】
【００１０】
【図１】従来のＴＣＸＯ１００のブロック図である。
【図２】本発明の第１の実施形態である発振回路２００のブロック図である。
【図３】本発明の第２の実施形態である発振回路３００のブロック図である。
【図４】本発明の第３の実施形態である発振回路４００のブロック図である。
【図５】本発明の第４の実施形態である発振回路５００のブロック図である。
【図６】本発明の第５の実施形態である発振回路６００のブロック図である。
【図７】本発明の第６の実施形態である発振回路７００のブロック図である。
【図８】本発明の第７の実施形態である発振回路８００のブロック図である。
【図９】発振出力生成回路７３の具体例である。
【発明を実施するための形態】
【００１１】
以下、図面を参照しながら、本発明を実施するための形態の説明を行う。図２は、本発明の第１の実施形態である発振回路２００のブロック図である。発振回路２００は半導体集積回路で構成されている。発振回路２００は、内部回路７０と、内部メモリ４０と、スイッチＳＷ１０，１１とを備えるものである。なお、上述と同様の構成については、その説明を省略する。
【００１２】
内部回路７０は、第１の端子Ａ（以下、「端子Ａ」という）に入力される周波数制御信号に応じて、第２の端子Ｂ（以下、「端子Ｂ」という）に出力される発振出力の発振周波数ｆを制御するものである。
【００１３】
内部メモリ４０は、端子Ａに入力されるクロック信号に従って、端子Ｂに入力されるデータを格納するデバイスである。内部メモリ４０は、端子Ｂに入力されるクロック信号に従って、端子Ａに入力されるデータを格納するものでもよい。
【００１４】
スイッチＳＷ１０，１１は、電源端子から入力される電源電圧Ｖｄｄに応じて、端子Ａと端子Ｂの両方の接続先を、内部回路７０と内部メモリ４０のいずれかに切り替える切替手段である。電源端子は、ＶＤＤ端子とＶＳＳ端子から構成され、ＶＳＳ端子とＶＤＤ端子との間の電位差が、発振回路２００の電源電圧に相当する。スイッチＳＷ１０，１１は、例えばＭＯＳＦＥＴ等のトランジスタで構成される。
【００１５】
したがって、このような構成を備える発振回路２００によれば、複数の機能が損なわれることなく、端子Ａと端子Ｂを複数の機能が割り当てられた共用端子として使用できる。この場合、端子Ａは、ＡＦＣ端子とＣＬＫ端子（又は、ＤＡＴＡ端子）の共用端子として使用でき、端子Ｂは、ＯＳＣＯＵＴ端子とＤＡＴＡ端子（又は、ＣＬＫ端子）の共用端子として使用でき、ＶＤＤ端子は、ＣＥ端子との共用端子として使用できる。
【００１６】
例えば、スイッチＳＷ１０，１１がノードｂに接続することによって端子Ａ，Ｂの接続先が内部メモリ４０に切り替えられている接続モード（以下、「ｂ接続モード」という）の場合、内部回路７０は端子Ａ，Ｂに接続されていない。したがって、ｂ接続モードでクロック信号を端子Ａに入力しデータを端子Ｂに入力することによって（又は、ｂ接続モードでデータを端子Ａに入力しクロック信号を端子Ｂに入力することによって）、内部回路７０に影響を与えることなく、端子Ｂ（又は端子Ａ）に入力されるデータを内部メモリ４０に格納できる。
【００１７】
一方、スイッチＳＷ１０，１１がノードａに接続することによって端子Ａ，Ｂの接続先が内部回路７０に切り替えられている接続モード（以下、「ａ接続モード」という）の場合、内部メモリ４０は端子Ａ，Ｂに接続されていない。したがって、ａ接続モードで周波数制御信号を端子Ａに入力することによって、内部メモリ４０に影響を与えることなく、端子Ｂに出力される発振出力の発振周波数ｆを制御できる。
【００１８】
例えば、内部回路７０がａ接続モードで使用するデータを、ｂ接続モードで端子Ａ又はＢに入力することで、内部メモリ４０に格納しておく。そして、内部回路７０は、内部メモリ４０にｂ接続モードで予め格納されたデータを読み出すことで、ａ接続モードで、その読み出されたデータと端子Ａに入力される周波数制御信号とを用いて、端子Ｂに出力される発振出力の発振周波数ｆを制御できる。
【００１９】
また、スイッチＳＷ１０，１１は、例えば、電源端子に入力される電源電圧Ｖｄｄが第１の電圧範囲のときに端子Ａ，Ｂの接続先として内部回路７０を選択するａ接続モードに切り替え、電源電圧Ｖｄｄが第１の電圧範囲の上限値よりも下限値が高い第２の電圧範囲のときに端子Ａ，Ｂの接続先として内部メモリ４０を選択するｂ接続モードに切り替えるとよい。
【００２０】
これにより、発振回路２００が製品として使用される実装状態では、電源電圧Ｖｄｄを通常の使用電圧範囲（第１の電圧範囲）に設定することで、端子ＡをＡＦＣ端子として使用でき、端子ＢをＯＳＣＯＵＴ端子として使用できる。一方、発振回路２００が製品として使用される実装前状態（例えば、工場での検査工程）では、電源電圧Ｖｄｄを通常の使用電圧範囲より高い電圧範囲（第２の電圧範囲）に設定することで、端子ＡをＣＬＫ端子（又は、ＤＡＴＡ端子）として使用でき、端子ＢをＤＡＴＡ端子（又は、ＣＬＫ端子）として使用できる。
【００２１】
発振回路２００が製品として使用される実装状態では、電源電圧Ｖｄｄは零から所定の上限値まで変動しうる。そのため、そのような実装状態で端子Ａ，Ｂの接続先がＣＬＫ端子とＤＡＴＡ端子に誤って切り替わらないように、第２の電圧範囲は第１の電圧範囲よりも高い電圧範囲であることが好ましい。例えば、第１の電圧範囲を１．６〜３．３Ｖに設定し、第２の電圧範囲を５Ｖ以上設定する。
【００２２】
また、スイッチＳＷ１０は、例えば、端子Ａの接続先を、電源電圧Ｖｄｄの値に応じて、ノード７０ａとノード４０ａのいずれかに切り替える第１の切替手段である。ノード７０ａは、端子Ａに入力される周波数制御信号の内部回路７０における入力端である。ノード４０ａは、端子Ａに入力されるクロック信号又はデータの内部メモリ４０における入力端である。一方、スイッチＳＷ１１は、例えば、端子Ｂの接続先を、スイッチＳＷ１０と同じ電源電圧Ｖｄｄの値に応じて、ノード７０ｂとノード４０ｂのいずれかに切り替える第２の切替手段である。ノード７０ｂは、端子Ｂに出力される発振出力の内部回路７０における出力端である。ノード４０ｂは、端子Ｂに入力されるデータ又はクロック信号の内部メモリ４０における入力端である。
【００２３】
図３は、本発明の第２の実施形態である発振回路３００のブロック図である。上述と同様の構成については、その説明を省略する。発振回路３００は、半導体集積回路で構成された温度補償型水晶発振器（ＴＣＸＯ）である。発振回路３００は、内部回路７０と内部メモリ４０を備える。内部回路７０は、温度補償回路７２と、周波数調整回路７１と、ＡＴカットの水晶振動子３５を共振器として用いる発振出力生成回路７３とを備えている。発振出力生成回路７３に接続される水晶振動子３５は、ＸＴ１端子とＸＴ２端子を介して発振回路３００に外付けされている。
【００２４】
温度補償回路７２は、発振周波数ｆの温度補償信号として、制御電圧ＶＣｔｅｍｐを生成する。温度補償回路７２は、発振出力生成回路７３の制御電圧Ｖｃｔｅｍｐを出力する関数発生回路を備える。温度補償回路７２は、温度検出回路により検出された周囲温度Ｔに基づいて生成した制御電圧Ｖｃｔｅｍｐを発振出力生成回路７３の可変容量素子に印加することによって、水晶振動子３５の発振周波数が周囲温度Ｔの変化により変動することを補償している。
【００２５】
温度補償回路７２によって生成される制御電圧ＶＣｔｅｍｐは、例えば、３次成分発生回路、１次成分発生回路、０次成分発生回路のそれぞれで作成された電圧が加算器によって加算されることにより得られ、下記の式（１）の３次関数
ＶＣｔｅｍｐ＝α（Ｔ−Ｔ０）３＋β（Ｔ−Ｔ０）＋γ      ・・・（１）
によって近似される。αは３次項の係数、βは１次項の係数、γは０次項の係数、Ｔ０は３次曲線の変曲点の温度である。
【００２６】
周波数調整回路７１は、端子Ａに入力される周波数制御信号に応じて発振周波数ｆの周波数調整信号を生成する。周波数調整回路７１は、発振周波数ｆの周波数調整信号として、制御電圧ＶＣａｆｃを生成する。制御電圧ＶＣａｆｃが発振出力生成回路７３の可変容量素子に印加されることによって、発振周波数ｆを制御できる。
【００２７】
発振出力生成回路７３は、制御電圧ＶＣｔｅｍｐと制御電圧ＶＣａｆｃに基づいて、一定周波数の発振出力を生成する電圧制御水晶発振器（ＶＣＸＯ）である。発振出力生成回路７３は、例えば、水晶振動子３５が入出力部間に並列接続されたＣＭＯＳインバータと、ＣＭＯＳインバータの入力部とグランドとの間に接続された可変容量素子と、ＣＭＯＳインバータの出力部とグランドとの間に接続された可変容量素子と、ＣＭＯＳインバータの入出力部間に並列接続された抵抗とを備える。可変容量素子の具体例として、可変容量ダイオード（バリキャップ）が挙げられる。発振出力生成回路７３は、可変容量素子のそれぞれの両端に印加される制御電圧ＶＣｔｅｍｐ，ＶＣａｆｃに応じて、一定の発振周波数ｆの発振出力を端子Ｂに出力する。
【００２８】
内部メモリ４０は、温度補償回路７２が上記の式（１）内のα，β，γ及びＴ０を算出するために必要なデータを記憶する装置である。内部メモリ４０内のデータは、端子Ａと端子Ｂを介して、発振回路３００の外部から書き換え可能である。内部メモリ４０には、製品出荷前の個々の製品毎に調整されたデータが記憶される。
【００２９】
そして、内部回路７０は、ノード７０ａの接続先を、温度補償回路７２側と周波数調整回路７１側のいずれかに切り替える第３の切替手段として、スイッチＳＷ２１を備える。
【００３０】
したがって、このような構成を備える発振回路３００によれば、複数の機能が損なわれることなく、端子Ａと端子Ｂを複数の機能が割り当てられた共用端子として使用できる。この場合、端子Ａは、ＡＦＣ端子とＣＬＫ端子（又は、ＤＡＴＡ端子）とＭＯＮ端子の共用端子として使用でき、端子Ｂは、ＯＳＣＯＵＴ端子とＤＡＴＡ端子（又は、ＣＬＫ端子）の共用端子として使用できる。
【００３１】
例えば、スイッチＳＷ２１がノードｄに接続することによってノード７０ａの接続先が周波数調整回路７１側に切り替えられている接続モード（以下、「ｄ接続モード」という）の場合、温度補償回路７２はノード７０ａに接続されていない。したがって、ａ接続モード且つｄ接続モードで周波数制御信号を端子Ａに入力することによって、温度補償回路７２に影響を与えることなく、端子Ｂから出力される発振出力の発振周波数ｆを制御できる。
【００３２】
一方、スイッチＳＷ２１がノードｃに接続することによってノード７０ａの接続先が温度補償回路７２側に切り替えられている接続モード（以下、「ｃ接続モード」という）の場合、周波数調整回路７１はノード７０ａに接続されていない。したがって、ａ接続モード且つｃ接続モードにすることによって、温度補償回路７２の内部信号を発振回路３００の外部に出力するための端子として端子Ａを使用し、且つ、温度補償回路７２によって生成された制御電圧ＶＣｔｅｍｐによる発振出力を発振回路３００の外部に出力するための端子として端子Ｂを使用できる。あるいは、ａ接続モード且つｃ接続モードにすることによって、温度補償回路７２側に外部から信号を入力するための端子として端子Ａを使用し、且つ、温度補償回路７２によって生成された制御電圧ＶＣｔｅｍｐによる発振出力を発振回路３００の外部に出力するための端子として端子Ｂを使用できる。
【００３３】
図４は、本発明の第３の実施形態である発振回路４００のブロック図である。上述と同様の構成については、その説明を省略する。発振回路４００は、図３の発振回路３００に対して、内部回路７０内にスイッチＳＷ２２が追加されたものである。スイッチＳＷ２２は、ノード７０ｂの接続先を、周波数調整回路７１の出力部７１ｂと発振出力生成回路７３の入力部７３ｂの中間点ｇ側と、発振出力生成回路７３の出力部７３ｃとのいずれかに切り替える第４の切替手段である。出力部７１ｂは、制御電圧ＶＣａｆｃの出力端であり、入力部７３ｂは、制御電圧ＶＣａｆｃの入力端であり、出力部７３ｃは、発振出力の出力端である。
【００３４】
したがって、このような構成を備える発振回路４００によれば、複数の機能が損なわれることなく、端子Ａと端子Ｂを複数の機能が割り当てられた共用端子として使用できる。この場合、端子Ａは、ＡＦＣ端子とＣＬＫ端子（又は、ＤＡＴＡ端子）とＭＯＮ端子の共用端子として使用でき、端子Ｂは、ＯＳＣＯＵＴ端子とＤＡＴＡ端子（又は、ＣＬＫ端子）とＭＯＮ端子の共用端子として使用できる。
【００３５】
例えば、スイッチＳＷ２２がノードｆに接続することによってノード７０ｂの接続先が中間点ｇ側に切り替えられている接続モード（以下、「ｆ接続モード」という）の場合、発振出力生成回路７３の出力部７３ｃはノード７０ｂに接続されていない。したがって、図３の発振回路３００の端子共用効果に加え、ａ接続モード且つｄ接続モード且つｆ接続モードで周波数制御信号を端子Ａに入力することによって、その周波数制御信号に従って周波数調整回路７１によって生成され発振出力生成回路７３の可変容量素子に実際に印加されるＶＣａｆｃを、端子Ｂを介して外部からモニターできる。
【００３６】
図５は、本発明の第４の実施形態である発振回路５００のブロック図である。上述と同様の構成については、その説明を省略する。発振回路５００は、図４の発振回路４００に対して、内部回路７０内にスイッチＳＷ２３が追加されたものである。スイッチＳＷ２３は、中間点ｇと周波数調整回路７１の出力部７１ｂの間の導通／遮断を選択的に切り替える第５の切替手段である。
【００３７】
したがって、このような構成を備える発振回路５００によれば、図４の発振回路４００の端子共用効果に加え、ｆ接続モードにおいてスイッチＳＷ２３によって中間点ｇと出力部７１ｂとを結ぶ信号経路が遮断されている場合、端子Ｂに入力される制御電圧ＶＣａｆｃの変化に応じたＸＴ１端子とＸＴ２端子の電圧変化をモニターできる。
【００３８】
図６は、本発明の第５の実施形態である発振回路６００のブロック図である。上述と同様の構成についてはその説明を省略する。発振回路６００は、図３の発振回路３００に対して、スイッチＳＷ２１をスイッチＳＷ２４に変更し、内部回路７０内にスイッチＳＷ２３を追加したものである。スイッチＳＷ２４は、ノード７０ａの接続先を、中間点ｇ側と周波数調整回路７１側とのいずれかに切り替える第６の切替手段である。
【００３９】
スイッチＳＷ２４がノードｈに接続することによってノード７０ａの接続先が中間点ｇ側に切り替えられている接続モード（以下、「ｈ接続モード」という）の場合、周波数調整回路７１の入力部７１ａはノード７０ａに接続されていない。入力部７１ａは、端子Ａから入力される周波数制御信号の入力端である。
【００４０】
したがって、このような構成を備える発振回路６００によれば、図３の発振回路３００の端子共用効果に加え、ａ接続モード且つｈ接続モードでスイッチＳＷ２３によって中間点ｇと出力部７１ｂとを結ぶ信号経路が遮断されている場合、端子Ａに制御電圧ＶＣａｆｃを入力しながら、制御電圧ＶＣｔｅｍｐに基づいて生成された発振出力を端子Ｂに出力できる。
【００４１】
図７は、本発明の第６の実施形態である発振回路７００のブロック図である。上述と同様の構成についてはその説明を省略する。
【００４２】
内部回路７０は、周波数調整回路７１と内部信号出力部７４を備える。内部信号出力部７４は、発振回路７００の内部信号を出力する。内部信号出力部７４は、例えば、内部回路７０の内部電圧等の内部信号を出力する。そして、内部回路７０は、ノード７０ａの接続先を、内部信号出力部７４側と周波数調整回路７１側のいずれかに切り替える第７の切替手段として、スイッチＳＷ２５を備える。
【００４３】
したがって、このような構成を有する発振回路７００によれば、複数の機能が損なわれることなく、端子Ａと端子Ｂを複数の機能が割り当てられた共用端子として使用できる。この場合、端子Ａは、ＡＦＣ端子とＣＬＫ端子（又は、ＤＡＴＡ端子）とＭＯＮ端子の共用端子として使用でき、端子Ｂは、ＯＳＣＯＵＴ端子とＤＡＴＡ端子（又は、ＣＬＫ端子）の共用端子として使用できる。
【００４４】
例えば、スイッチＳＷ２５がノードｋに接続することによってノード７０ａの接続先が周波数調整回路７１側に切り替えられている接続モード（以下、「ｋ接続モード」という）の場合、内部信号出力部７４はノード７０ａに接続されていない。したがって、ａ接続モード且つｋ接続モードで周波数制御信号を端子Ａに入力することによって、内部信号出力部７４に影響を与えることなく、端子Ｂから出力される発振出力の発振周波数ｆを制御できる。
【００４５】
一方、スイッチＳＷ２５がノードｊに接続することによってノード７０ａの接続先が内部信号出力部７４側に切り替えられている接続モード（以下、「ｊ接続モード」という）の場合、周波数調整回路７１はノード７０ａに接続されていない。したがって、ａ接続モード且つｊ接続モードにすることによって、内部信号出力部７４からの内部信号を発振回路７００の外部に出力するための端子として端子Ａを使用し、且つ、発振出力を発振回路７００の外部に出力するための端子として端子Ｂを使用できる。すなわち、内部信号を端子Ａから出力しつつ、一定の発振周波数ｆの発振出力を端子Ｂから出力できる。
【００４６】
図８は、本発明の第７の実施形態である発振回路８００の構成図である。上述の構成と同様の構成についてはその説明を省略する。発振回路８００は、図２〜７の発振回路の構成を組み合わせたものの具体例である。
【００４７】
温度補償回路７２は、定電圧生成回路７４と、Ｔ０調整回路７５と、温度センサ７６と、関数発生回路７７を備える。
【００４８】
定電圧生成回路７４は、ＶＳＳ端子のグランド電位を基準に、ＶＤＤ端子から入力される直流電源電圧から定電圧を生成する。例えば、直流電源電圧をレギュレートすることによって、一定の基準電圧Ｖｒｅｆを生成する。
【００４９】
Ｔ０調整回路７５は、内部メモリ４０に記憶されたデータに基づいて、上掲の式（１）内のＴ０を、水晶振動子３５自体の温度特性によって定まる変曲点の温度に一致するように調整する。
【００５０】
温度センサ７６は、発振出力生成回路７３を含む発振回路８００及び／又は水晶振動子３５の温度を周囲温度Ｔとして検出し、検出された周囲温度Ｔに応じた電圧を周囲温度Ｔの検出電圧ＶＴｓｅｎｓとして１次の温度特性（特に、１次の負の温度特性）で出力する温度検出回路である。温度センサ７６は、例えば、周囲温度Ｔの増加に対して単調減少する１次の負の温度特性で変化する電圧を周囲温度Ｔの検出電圧ＶＴＳｅｎｓとして出力する。
【００５１】
関数発生回路７７は、発振出力生成回路７３の制御電圧Ｖｃｔｅｍｐを出力する。関数発生回路７７は、温度センサ７６により検出された周囲温度Ｔに基づいて生成した制御電圧Ｖｃｔｅｍｐを発振出力生成回路７３の可変容量素子に印加することによって、水晶振動子３５の発振周波数が周囲温度Ｔの変化により変動することを補償している。
【００５２】
内部メモリ４０は、関数発生回路７７が上記の式（１）内のα，β，γ及びＴ０を算出するために必要なデータ及びスイッチＳＷ１〜９のオン／オフを切り替えるためのデータ等を記憶する装置である。内部メモリ４０内のデータは、端子Ａと端子Ｂを介して、発振回路３００の外部から書き換え可能である。内部メモリ４０には、製品出荷前の個々の製品毎に調整されたデータが記憶される。
【００５３】
【表１】
2012222575.tif 000003
【００５４】
【表２】
2012222575.tif 000004
【００５５】
【表３】
2012222575.tif 000005
表１に示されるように、スイッチＳＷ１０，１１を（ＶＤＤ／ＣＥ）端子に入力する電圧に応じて端子Ａと端子Ｂの接続先を切り替える。発振回路８００の動作モードをスイッチＳＷ１０，１１によりロジックモード（ｂ接続モード）にすることによって、端子ＡをＣＬＫ端子として使用し、端子ＢをＤＡＴＡ端子として使用する。あるいは、発振回路８００の動作モードをスイッチＳＷ１０，１１によりＴＣＸＯモード（ａ接続モード）にすることによって、表２に示されるように、各スイッチＳＷのオン／オフを内部メモリ４０に格納されたデータに従って切り替えることにより、端子Ａと端子Ｂに割り当てられる機能を制御モード毎に切り替えできる。表２には、８つの制御モードが示されている。表３は、各制御モードの詳細を示したものである。
【００５６】
「Vref  monitor」モードは、定電圧生成回路７４によって生成された基準電圧Ｖｒｅｆを端子Ａから出力させながら、制御電圧ＶＣｔｅｍｐに応じた発振周波数ｆが制御された発振出力を端子Ｂから出力させられるモードである。
【００５７】
「VTsens  monitor」モードは、温度センサ７６の検出電圧ＶＴｓｅｎｓを端子Ａから出力させながら、制御電圧ＶＣｔｅｍｐに応じた発振周波数ｆが制御された発振出力を端子Ｂから出力させられるモードである。
【００５８】
「AFC  input  only」モードは、周波数制御信号を端子Ａから入力させながら、制御電圧ＶＣｔｅｍｐとＶＣａｆｃに応じた発振周波数ｆが制御された発振出力を端子Ｂから出力させられるモードである。
【００５９】
「AFC  input  &  monitor」モードは、周波数制御信号を端子Ａから入力させながら、制御電圧ＶＣａｆｃを端子Ｂから出力させられるモードである。
【００６０】
「VCtemp  monitor」モードは、制御電圧ＶＣｔｅｍｐを端子Ａから出力させながら、制御電圧ＶＣｔｅｍｐに応じた発振周波数ｆが制御された発振出力を端子Ｂから出力させられるモードである。
【００６１】
「VCtemp  control」モードは、制御電圧ＶＣｔｅｍｐを端子Ａから入力させながら、制御電圧ＶＣｔｅｍｐに応じた発振周波数ｆが制御された発振出力を端子Ｂから出力させられるモードである。
【００６２】
「VCafc  control(1)」モードは、周波数制御信号を端子Ａから入力させながら、制御電圧ＶＣａｆｃを端子Ｂから出力させられるモードである。
【００６３】
「VCafc  control(2)」モードは、制御電圧ＶＣａｆｃを端子Ａから入力させながら、制御電圧ＶＣｔｅｍｐとＶＣａｆｃに応じた発振周波数ｆが制御された発振出力を端子Ｂから出力させられるモードである。
【００６４】
次に、発振出力生成回路７３と図８のスイッチＳＷ６の具体的構成について説明する。図９は、発振出力生成回路７３の具体例である。図９には、定電圧生成回路として、定電圧源７４と、デプレッション型ＮチャネルＭＯＳＦＥＴであるトランジスタＭｄとを備えるものが例示されている。この場合、定電圧源７４は、ＶＤＤ端子から入力される直流の電源電圧Ｖｄｄから一定の基準電圧Ｖｒｅｆを生成する回路である。定電圧源７４として、抵抗分圧回路などが挙げられるが、基準電圧Ｖｒｅｆの安定化の点で、レギュレータが好適である。また、トランジスタＭｄのドレインには電源電圧Ｖｄｄが供給され、ゲートには基準電圧Ｖｒｅｆが供給される。トランジスタＭｄにデプレッション型ＮチャネルＭＯＳＦＥＴを用いることで、トランジスタＭｄのソース側に、基準電圧Ｖｒｅｆとほぼ等しい定電圧Ｖｒｅｆ’を生成できる。また、ＯＳＣＯＵＴ端子に接続される負荷６０に供給する電流の変動によって、基準電圧Ｖｒｅｆが変動することを抑制できる。
【００６５】
発振回路部８０は、定電圧生成回路の定電圧源７４によって生成された基準電圧Ｖｒｅｆを電源電圧として動作し、一定周波数の発振出力Ｖｏｓｃ（具体的には、発振出力電圧Ｖｏｓｃ１）を生成する。発振回路部８０の具体例として、コルピッツの発振回路が挙げられる。上述のように、トランジスタＭｄにデプレッション型ＮチャネルＭＯＳＦＥＴを用いることで、負荷６０に供給する電流の変動によって基準電圧Ｖｒｅｆが変動することを抑制できる。そのため、基準電圧Ｖｒｅｆ（すなわち、発振回路部８０の電源電圧）の変動による発振出力電圧Ｖｏｓｃ１の周波数変動も抑制でき、ＯＳＣＯＵＴ端子から負荷６０に出力される発振波形の周波数変動も抑制できる。
【００６６】
なお、ＭＯＳＦＥＴ回路Ｄ１，Ｄ２，Ｄ３、並びにスイッチ回路Ｓ１〜Ｓ６及びＣＭＯＳインバータＤ０を構成するＭＯＳＦＥＴは、エンハンスメント型である。
【００６７】
ＭＯＳＦＥＴ回路Ｄ１，Ｄ２，Ｄ３は、それぞれ、出力点Ｐ１，Ｐ２，Ｐ３に対してハイサイドに抵抗Ｒ１，Ｒ３，Ｒ５を備えている。これにより、負荷６０に対してハイサイドの抵抗の並列数が選択入力電圧Ｖ１，Ｖ２，Ｖ３に応じて増減することにより、抵抗Ｒ１，Ｒ３，Ｒ５が無い構成に比べて、ＯＳＣＯＵＴ端子における出力インピーダンスを大きく変更できる。したがって、例えば、負荷６０を駆動するＭＯＳＦＥＴ回路の数が増えれば、その出力インピーダンスをハイサイド抵抗により大きく下げることができ、負荷６０のドライブ能力を効果的にアップできる。
【００６８】
なお、ＭＯＳＦＥＴ回路Ｄ１，Ｄ２，Ｄ３は、ハイサイドとローサイドのインピーダンスを揃えるため、出力点Ｐ１，Ｐ２，Ｐ３に対してローサイドに抵抗Ｒ２，Ｒ４，Ｒ６も備えている。図９の場合、抵抗Ｒ１，Ｒ３，Ｒ５は、ハイサイドのＮチャネルのトランジスタＭ１，Ｍ３，Ｍ５のソースと出力点Ｐ１，Ｐ２，Ｐ３との間に挿入され、抵抗Ｒ２，Ｒ４，Ｒ６は、ローサイドのＮチャネルのトランジスタＭ２，Ｍ４，Ｍ６のドレインと出力点Ｐ１，Ｐ２，Ｐ３との間に挿入されている。
【００６９】
スイッチ回路Ｓ１，Ｓ３，Ｓ５は、選択入力電圧に応じてハイサイドのトランジスタの駆動可否を決定する第１群のトランジスタ直列回路である。スイッチ回路Ｓ１は、ハイサイドのトランジスタＭ１のゲートに配置され、選択入力電圧Ｖ１に応じてトランジスタＭ１を駆動するための信号を出力する。スイッチ回路Ｓ１は、ハイサイドＭＯＳＦＥＴとローサイドＭＯＳＦＥＴとが直列に接続された構成を有し、それらの両ＦＥＴ間の接続点がトランジスタＭ１のゲートに接続される。スイッチ回路Ｓ３，Ｓ５についても同様である。また、スイッチ回路Ｓ２，Ｓ４，Ｓ６は、選択入力電圧に応じてローサイドのトランジスタの駆動可否を決定する第２群のトランジスタ直列回路である。スイッチ回路Ｓ２は、ローサイドのトランジスタＭ２のゲートに配置され、選択入力電圧Ｖ１に応じてトランジスタＭ２を駆動するための信号を出力する。スイッチ回路Ｓ２は、ハイサイドＭＯＳＦＥＴとローサイドＭＯＳＦＥＴとが直列に接続された構成を有し、それらの両ＦＥＴ間の接続点がトランジスタＭ２のゲートに接続される。スイッチ回路Ｓ４，Ｓ６についても同様である。図９の場合、スイッチ回路Ｓ１〜Ｓ６を構成するトランジスタとして、ハイサイドにＰチャネル型ＭＯＳＦＥＴが使用され、ローサイドにＮチャネル型ＭＯＳＦＥＴが使用される。また、ＣＭＯＳインバータＤ０は、発振回路部８０から出力された発振出力電圧Ｖｏｓｃ１に応じて駆動される。
【００７０】
発振出力電圧Ｖｏｓｃ１が入力されるＣＭＯＳインバータＤ０の発振出力電圧Ｖｏｓｃ２（すなわち、Ｖｏｓｃ１の反転信号）は、ハイサイドのスイッチ回路Ｓ１，Ｓ３，Ｓ５の信号入力として供給される。図９の場合、スイッチ回路Ｓ１，Ｓ３，Ｓ５を構成するハイサイドのＰチャネルＭＯＦＦＥＴのソースに、発振出力電圧Ｖｏｓｃ２が供給される。一方、発振出力電圧Ｖｏｓｃ１は、ローサイドのスイッチ回路Ｓ２，Ｓ４，Ｓ６の信号入力として供給される。図９の場合、スイッチ回路Ｓ２，Ｓ４，Ｓ６を構成するハイサイドのＰチャネルＭＯＦＦＥＴのソースに、発振出力電圧Ｖｏｓｃ１が供給される。基準電圧Ｖｒｅｆは、ＣＭＯＳインバータＤ０の電源電圧として供給される。定電圧Ｖｒｅｆ’は、ＭＯＳＦＥＴ回路Ｄ１，Ｄ２，Ｄ３の電源電圧として供給される。
【００７１】
また、スイッチ回路Ｓ１〜Ｓ６を構成するハイサイドのＭＯＳＦＥＴ及びローサイドのＭＯＳＦＥＴは、選択入力に応じてゲート駆動されるものであり、その選択入力に応じた信号が各ゲートに入力される。
【００７２】
このように構成することで、ローレベルの選択入力電圧が入力されたスイッチ回路を介して、発振出力電圧Ｖｏｓｃ１，Ｖｏｓｃ２が、ＭＯＳＦＥＴ回路を構成するトランジスタのゲートに、印加される。一方、ハイレベルの選択入力電圧が入力されたスイッチ回路は、発振出力電圧Ｖｏｓｃ１，Ｖｏｓｃ２の入力にかかわらず、ローレベルの信号を出力する。ローレベルの信号がゲートに入力されたトランジスタの出力は、ハイインピーダンスとなる。
【００７３】
例えば、選択入力電圧Ｖ１がローレベルのとき、スイッチ回路Ｓ１のハイサイドＰチャネル型ＭＯＳＦＥＴのオンによってトランジスタＭ１のゲートが発振出力電圧Ｖｏｓｃ２によって駆動されるとともに、スイッチ回路Ｓ２のハイサイドＰチャネル型ＭＯＳＦＥＴのオンによってトランジスタＭ２のゲートが発振出力電圧Ｖｏｓｃ１によって駆動される。一方、選択入力電圧Ｖ１がハイレベルのとき、スイッチ回路Ｓ１のローサイドＮチャネル型ＭＯＳＦＥＴのオンによってトランジスタＭ１はオフするとともに、スイッチ回路Ｓ２のローサイドＮチャネル型ＭＯＳＦＥＴのオンによってトランジスタＭ２はオフする。選択入力電圧Ｖ２，Ｖ３についても同様である。したがって、選択入力電圧Ｖ１，Ｖ２，Ｖ３のそれぞれをローレベルかハイレベルかに切り替えることによって、負荷６０の出力ドライブ能力を変更できる。
【００７４】
また、選択入力電圧Ｖ１，Ｖ２，Ｖ３の全てをハイレベルにすると、スイッチ回路Ｓ１〜Ｓ６の全てのＮチャネルのトランジスタがオンすることにより、ＭＯＳＦＥＴ回路を構成する全てのトランジスタＭ１〜Ｍ６のゲートがグランドにショートする。これにより、トランジスタＭ１〜Ｍ６は全てオフするため、ＭＯＳＦＥＴ回路Ｄ１，Ｄ２，Ｄ３から構成される出力回路の出力点Ｐ１，Ｐ２，Ｐ３をハイインピーダンスにできる。すなわち、図８のスイッチＳＷ６をオフ状態にできる。したがって、例えば、製品の検査等において発振波形の出力が不要な場合、ＯＳＣＯＵＴ端子を、上述のように、発振回路の他の機能のための入力端子又は出力端子として利用できるようになる。
【００７５】
選択入力電圧Ｖ１，Ｖ２，Ｖ３の論理レベル（ハイレベル／ローレベル）を決定するためのデータは、例えば図８に示した内部メモリ４０に、負荷６０の所望のドライブ能力に応じて記憶されている。そのデータを内部メモリ４０から読み出して選択入力電圧Ｖ１，Ｖ２，Ｖ３の論理レベルを確定することで、負荷６０のドライブ能力を変更できる。また、そのデータを内部メモリ４０内のＲＯＭから発振回路の起動時に読み出して選択入力電圧Ｖ１，Ｖ２，Ｖ３の論理レベルを確定することで、発振回路に外付けされる負荷６０のバリエーション間で、各負荷のインピーダンスが異なっていても、発振回路の出力回路を共通化できる。
【００７６】
以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形、改良及び置換を加えることができる。
【００７７】
例えば、上述のＳＷ１等の各スイッチは、トランジスタで構成されてもよいが、中央演算処理装置（ＣＰＵ）で処理されるプログラムによってソフトウェア上で実現されてもよい。
【００７８】
また、発振出力生成回路は、一定周波数の発振出力を生成するものであればよい。発振出力生成回路の具体例として、周波数選択素子を使用するクリスタルオシレータ（ＸＯ）が挙げられる。クリスタルオシレータの周波数選択素子の具体例として、水晶振動子が挙げられる。また、その他の周波数選択素子の具体例として、セラミック振動子などの機械的共振器、誘電体共振器、ＬＣ同調回路などが挙げられる。
【符号の説明】
【００７９】
３５  水晶振動子
４０  内部メモリ
７０  内部回路
７１  周波数調整回路
７２  温度補償回路
７３  発振出力生成回路
１００〜８００  発振回路
Ｄ０  ＣＭＯＳインバータ
Ｄ１，Ｄ２，Ｄ３  ＭＯＳＦＥＴ回路
Ｓ１〜Ｓ６  スイッチ回路
ＳＷ＊（＊は整数）  スイッチ
【図１】
2012222575.tif 000006
【図２】
2012222575.tif 000007
【図３】
2012222575.tif 000008
【図４】
2012222575.tif 000009
【図５】
2012222575.tif 000010
【図６】
2012222575.tif 000011
【図７】
2012222575.tif 000012
【図８】
2012222575.tif 000013
【図９】
2012222575.tif 000014