(57)【要約】【課題】  従来の構成では、光電変換装置の検出回路間の誤差がＡＦの特性に悪影響を及ぼす恐れがあった。また、装置の大型化や消費電力の増大も懸念された。【解決手段】  複数の単位画素の各々が第１および第２の光電変換部と、第１および第２の光電変換部に共通の画素出力部と、を有し、第２の光電変換部に基づく信号をモニタして第１の光電変換部の電荷蓄積動作を制御するモニタ部を設ける。【選択図】  図１
2012048064.tif 000002
【特許請求の範囲】
【請求項１】
各々が第１の光電変換部と、
第２の光電変換部と、
前記第１および第２の光電変換部の少なくとも一方で生成された電荷に基づく信号を出力する画素出力部と、
前記第１の光電変換部で生成された電荷を前記画素出力部に転送する第１の転送部と、を有する複数の単位画素と、
前記第２の光電変換部で生成された電荷に基づく前記画素出力部から出力された信号に基づいて前記第１の光電変換部の電荷蓄積動作を制御するモニタ部と、
を有することを特徴とする光電変換装置。
【請求項２】
前記モニタ部は、複数の前記単位画素から出力される信号の最大値と最小値との差分に基づいて前記第１の光電変換部の電荷蓄積動作を制御することを特徴とする請求項１に記載の光電変換装置。
【請求項３】
前記単位画素の各々は、前記画素出力部から出力された信号を増幅する信号出力部をさらに有することを特徴とする請求項１または２に記載の光電変換装置。
【請求項４】
前記信号出力部の各々は、前記画素出力部で生じるノイズを低減するノイズ低減回路をさらに有することを特徴とする請求項３に記載の光電変換装置。
【請求項５】
前記第１の光電変換部は、前記第２の光電変換部よりも受光面積が大きいことを特徴とする請求項１ないし４のいずれかに記載の光電変換装置。
【請求項６】
前記複数の単位画素の各々は、前記第２の光電変換部で生成された電荷を前記画素出力部に転送する第２の転送部をさらに有すること
を特徴とする請求項１ないし５のいずれかに記載の光電変換装置。
【請求項７】
請求項１ないし６のいずれかに記載の光電変換装置を有する焦点検出装置。
【請求項８】
請求項７に記載の焦点検出装置を備える撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光電変換装置に関し、特に、位相差検出型オートフォーカス（Ａｕｔｏ  Ｆｏｃｕｓｉｎｇ；ＡＦ）を行う光電変換装置に関する。
【背景技術】
【０００２】
オートフォーカス（Ａｕｔｏ  Ｆｏｃｕｓｉｎｇ；以下、ＡＦとする）用のセンサとして、被写体の位置情報を検出するための受光部に加えて、受光部の蓄積時間を制御するために光量を検出するモニタ用センサを備えるものが知られている。特許文献１には、位置情報検出用の受光部からの信号を伝達する経路と、モニタ用センサからの信号を伝達する経路とが互いに異なる構成を取っている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２３９７８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に開示された構成では、位置情報検出用の受光部とモニタ用センサとで、出力される信号が互いに異なる検出回路で処理されるため、検出回路間の誤差がＡＦの特性に悪影響を及ぼす恐れがある。さらに、検出回路の数が増大することに起因して、装置の大型化や消費電力の増大をもたらす恐れもあった。
【０００５】
本発明は、上述の問題を鑑みて、光電変換装置における信号検出の精度を向上し、かつ、装置の大型化および消費電力の増大を抑制することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するための本発明は、各々が第１の光電変換部と、第２の光電変換部と、前記第１および第２の光電変換部の少なくとも一方で生成された電荷に基づく信号を出力する画素出力部と、前記第１の光電変換部で生成された電荷を前記画素出力部に転送する第１の転送部と、を有する複数の単位画素と、前記第２の光電変換部で生成された電荷に基づく前記画素出力部から出力された信号に基づいて前記第１の光電変換部の電荷蓄積動作を制御するモニタ部と、を有することを特徴とする光電変換装置である。
【発明の効果】
【０００７】
本発明によれば、光電変換装置における信号検出の精度を向上し、かつ、装置の大型化および消費電力の増大を抑制することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明に係るＡＦ用の光電変換装置の主要な構成を示す図
【図２】本発明に係るラインセンサ部の主要な構成を示す図
【図３】実施例１に係る単位画素の等価回路図
【図４】実施例１に係るタイミング図
【図５】実施例１に係る単位画素の平面レイアウト図
【図６】実施例２に係る単位画素の等価回路図
【図７】実施例２に係るタイミング図
【図８】実施例２に係る単位画素の平面レイアウト図
【図９】実施例３に係るラインセンサ部の主要な構成を示す図
【図１０】実施例３に係るタイミング図
【図１１】実施例４に係る単位画素の平面レイアウト図
【図１２】実施例５に係る単位画素の平面レイアウト図
【図１３】実施例６に係る単位画素の平面レイアウト図
【図１４】実施例７に係る単位画素の平面レイアウト図
【図１５】実施例８に係る単位画素の平面レイアウト図
【図１６】実施例９に係る単位画素の平面レイアウト図
【図１７】実施例１０に係るＡＦ用の光電変換装置の主要な構成を示す図
【図１８】実施例１０に係るラインセンサ部の主要な構成を示す図
【図１９】実施例１１に係る撮像システムの構成を示すブロック図
【発明を実施するための形態】
【０００９】
（実施例１）
本発明に係る第１の実施例を以下に説明する。第１の実施例は、位相差方式の焦点検出（Ａｕｔｏ  Ｆｏｃｕｓｉｎｇ；以下ＡＦとする）用の光電変換装置に適用した例を示す。
【００１０】
図１は、位相差ＡＦ用の光電変換装置の主要な構成を模式的に示した図である。光電変換装置１は、対となるラインセンサ部Ｌ１ＡとＬ１Ｂ、Ｌ２ＡとＬ２Ｂ、・・・ＬＮＡとＬＮＢを有する。一対のラインセンサ部は撮像面のある領域における被写体のデフォーカス量を測定するために用いられ、このラインセンサ部の対を複数配列することで測距点を複数設け、ＡＦの精度の向上を図るものである。各ラインセンサ部は、それぞれが位相差情報を検出するためのＡＦ用光電変換部と、光量を検出するためのモニタ用光電変換部と、を有する単位画素１１Ａ、１２Ａ、・・・を含んでいる。複数のラインセンサ部Ｌ１Ａ、Ｌ２Ａ、・・・、ＬＮＡおよびＬ１Ｂ、Ｌ２Ｂ、・・・、ＬＮＢの単位画素同士は、画素毎に共通の信号出力部２１Ａ、２２Ａ、・・・および２１Ｂ、２２Ｂ、・・・を介して信号を例えばモニタ部３０に出力する。
【００１１】
図２は、ラインセンサ部Ｌ１Ａに係る部分をより詳細に示した図である。単位画素１１Ａは、光電変換部１００Ａ、信号出力部２１Ａとを含み、信号出力部２１Ａは最大値検出部１０２−１Ａと最小値検出部１０２−２Ａとを含んで成る。光電変換部から出力された信号は最大値検出部１０２−１Ａと最小値検出部１０２−２Ａとに供給される。最大値検出部１０２−１Ａおよび最小値検出部１０２−２Ａは例えばソースフォロワアンプである。このほか、信号検出の精度を向上させるために、ノイズ除去回路を含んでも良い。他の単位画素は単位画素１１Ａと同じ構成である。ラインセンサ部Ｌ２Ａ、Ｌ３Ａ、・・・、Ｌ１Ｂ、Ｌ２Ｂ、・・・もラインセンサ部Ｌ１Ａと同様の構成なので、説明を省略する。
【００１２】
各単位画素の最大値検出部及び最小値検出部の出力は信号保持部３０１を介してモニタ部３０へと導かれる。信号保持部３０１は、最大値検出部から出力された信号を一時的に保持する保持部を有するとともに、最大値検出部及び最小値検出部の信号を保持することなくモニタ部３０に伝達する経路を有する。後述するモニタ動作を行う期間には、信号を一次保持することなくモニタ部３０に信号を伝達することでリアルタイムな光量のモニタリングを実現する。そして、各単位画素からの信号を読み出す場合には、ラインセンサ部内で蓄積時間を揃えるために一時的に信号を信号保持部３０１で保持し、保持された信号を不図示の走査回路によって順次、出力バッファＢｕｆへと伝達する。
【００１３】
各単位画素の最大値検出部の出力端子同士、並びに最小値検出部の出力端子同士は、信号保持部３０１の後段でそれぞれ共通に接続されており、モニタ部へと入力される。この構成により、ラインセンサ部Ｌ１Ａの信号出力の最大値と最小値とがモニタ部でリアルタイムに検出され、最大値と最小値の差分信号（以下、Ｐ−Ｂ信号）が予め定められた閾値を超えると、モニタ部３０から光電変換部の電荷蓄積動作を終了させる信号が出力される。上記の閾値とは、使用条件によって変更されうるものである。また、モニタ部３０は可変ゲイン増幅部を含み、Ｐ−Ｂ信号が十分なコントラストを得られないときに信号に対する増幅率を増大させる。
【００１４】
ここでは各単位画素からの信号を個別に読み出すために最大値検出部を用いているが、最大値検出部に換えて最小値検出部を用いても良い。
【００１５】
図３は、光電変換検出部１０１に係る部分をより詳細に示した等価回路図である。
【００１６】
図３において、ＰＤＡは位相差情報を検出するためのフォトダイオード、ＰＤＭは光量を検出するためのモニタ用のフォトダイオードである。フォトダイオードのＰＤＡのアノードは転送トランジスタＴＸを、フォトダイオードＰＤＭのアノードは転送トランジスタＭＯＮを介してアンプＡｍｐの入力ノードに接続される。ＣｐｄはフォトダイオードＰＤＡと転送トランジスタＴＸとの寄生容量を、そしてＣｍｏｎはフォトダイオードＰＤＭと転送トランジスタＭＯＮとの寄生容量を意味している。アンプＡｍｐの入力ノードには、浮遊拡散部の容量としてのＦＤ容量Ｃｆｄと、リセットトランジスタＲＥＳとが接続される。信号ＰＴＸがハイレベルになると転送トランジスタＴＸが導通し、容量Ｃｐｄに蓄積された電荷がＦＤ容量Ｃｆｄに転送される。また、信号ＰＭＯＮがハイレベルになると転送トランジスタＭＯＮが導通し、容量Ｃｍｏｎに蓄積された電荷がＦＤ容量Ｃｆｄに転送される。信号ＰＲＥＳがハイレベルになるとリセットトランジスタＲＥＳが導通し、アンプＡｍｐの入力ノードを電源電圧ＶＲＥＳに応じてリセットする。信号ＰＴＸ、ＰＭＯＮ、ＰＲＥＳ、ＰＳＥＬｘは、例えば不図示のタイミング生成部から与えられる。ここでＰＤＡは第１の光電変換部、ＰＤＭは第２の光電変換部、ＴＸは第１の転送部、ＭＯＮは第２の転送部、アンプＡｍｐが画素出力部、リセットトランジスタＲＥＳがリセット部に、それぞれ対応する。
【００１７】
次に、フォトダイオードＰＤＡとＰＤＭと電源電圧ＶＲＥＳとの関係を説明する。
【００１８】
位相差情報検出用のフォトダイオードＰＤＡ及びモニタ用のフォトダイオードＰＤＭは、ともにリセットトランジスタＲＥＳによって逆バイアス状態にリセットされる。ここで、リセットトランジスタＲＥＳによってリセットされたときに、フォトダイオードＰＤＡは空乏化し、フォトダイオードＰＤＭは空乏化しないようにする。これにより、フォトダイオードＰＤＡの容量Ｃｐｄの容量値はほぼ無視できる値になる。一方、容量Ｃｍｏｎの容量値は、空乏化していない受光部の寄生容量が支配的となる。また、ＦＤ部の容量Ｃｆｄは、転送スイッチＴＸ、ＭＯＮ、リセットスイッチＲＥＳ、アンプＡｍｐの入力ノード、ならびに付随する配線による配線容量が寄与する。典型的には、容量値の大きさはＣｍｏｎ＞Ｃｆｄ＞Ｃｐｄとなる。
【００１９】
次に、本実施例に係る光電変換装置の動作を、図４（ａ）を参照しながら説明する。この動作は、被写体の輝度が低い条件で有効なものである。図４は、信号ＰＲＥＳ、ＰＴＸ、ＰＭＯＮに加えて、アンプＡｍｐの入力ノードの電位（ＦＤ電位と表記）を示している。図４（ａ）には示していないが、信号ＰＳＥＬｘはこの期間内で常時ハイレベルにあるものとする。また、対となっているラインセンサ部は同時に動作するように制御されている。
【００２０】
まず、時刻ｔ０に信号ＰＲＥＳ、ＰＴＸ、ＰＭＯＮがハイレベルになると、これに対応してリセットトランジスタＲＥＳ、転送トランジスタＴＸおよびＭＯＮが導通する。これにより、フォトダイオードＰＤＡ、ＰＤＭ、アンプＡｍｐの入力ノードが電源電圧ＶＲＥＳによってリセットされる。
【００２１】
時刻ｔ１に信号ＰＴＸがローレベルになると転送トランジスタＴＸがオフすることで、フォトダイオードＰＤＡが電荷を蓄積する状態になる。この時点ではリセットトランジスタＲＥＳが導通しているので、ＦＤ電位は変化しない。
【００２２】
時刻ｔ２に信号ＰＲＥＳがローレベルになるとリセットトランジスタＲＥＳがオフし、フォトダイオードＰＤＭのリセット状態が解除される。この時点から、フォトダイオードＰＤＭで発生した電荷によってＦＤ電位が変化する。
【００２３】
時刻ｔ２から時間が経過し、モニタ部３０で検出されるＰ−Ｂ信号が予め定められた閾値を超えると（時刻ｔ３）、信号ＰＲＥＳがハイレベルになるとともに信号ＰＭＯＮがローレベルになる。これによりフォトダイオードＰＤＭとアンプＡｍｐの入力ノードとの接続が遮断され、ＦＤ電位が電源電圧ＶＲＥＳによってリセットされる。
【００２４】
時刻ｔ４から時刻ｔ５の期間に信号ＰＴＸがハイレベルになり、位相差情報検出用のフォトダイオードＰＤＡに蓄積された電荷がＦＤ容量Ｃｆｄに転送される。以上をもって位相差情報検出用のフォトダイオードＰＤＡの蓄積時間の制御が終了する。
【００２５】
時刻ｔ６から、各最大値検出部からの出力を、不図示の走査回路によって出力バッファＢｕｆに順次伝達することで、単位画素毎の個別信号を得る。
【００２６】
以上で説明した動作によれば、時刻ｔ３に転送トランジスタＭＯＮをオフした後に、フォトダイオードＰＤＡに蓄積された電荷をＦＤ容量Ｃｆｄに転送している。そのため、位相差情報を検出する際にアンプＡｍｐの入力ノードに付随する容量はＦＤ容量Ｃｆｄのみとなり、電荷電圧変換係数が大きくなる。言い換えると、フォトダイオードＰＤＡで発生する電荷量が少ない場合でも、電圧信号として検出することができる範囲を広げることが可能となるので、被写体が低輝度である場合でも合焦させることが容易となる。
【００２７】
次に、本実施例に係る光電変換装置の動作を、図４（ｂ）を参照しながら説明する。この動作は、被写体の輝度が高い条件で有効なものである。図４（ａ）に示した動作との相違点は、時刻ｔ４〜ｔ５の期間に信号ＰＭＯＮがハイレベルになり、モニタ用のフォトダイオードＰＤＭがＦＤ部と導通する点である。
【００２８】
この動作によれば、フォトダイオードＰＤＡに蓄積された電荷をＦＤ容量Ｃｆｄに転送する時にアンプＡｍｐの入力ノードに付随する容量はＦＤ容量ＣｆｄにフォトダイオードＰＤＭの容量Ｃｍｏｎが加わったものとなる。そのため、電荷変換係数が小さくなるので、被写体が高輝度であったとしても、飽和せずに電圧信号として検出できる範囲を広げることが可能となる。
【００２９】
本実施例によれば、リセット時にフォトダイオードＰＤＡは空乏化し、フォトダイオードＰＤＭは完全空乏化しない。このため、低輝度条件では小さい容量値のＣｐｄにより電荷電圧変換係数を大きくすることができ、高輝度条件では大きな容量値のＣｍｏｎを加えることで電荷電圧変換係数を小さくすることができ、広範な輝度条件に対応することを可能とする。特に低輝度条件ではフォトダイオードＰＤＡの容量値が小さいことから感度の向上も実現できる。
【００３０】
図４（ａ）の動作を第１のモード、図４（ｂ）の動作を第２のモードとして、被写体の輝度に応じて第１と第２のモードを切り換えることで、精度良く検出できる輝度条件の範囲、すなわちダイナミックレンジを拡大することが可能となる。
【００３１】
次に、モニタ部３０で判定する、単位画素の電荷蓄積動作を終了させるレベルについて説明を行う。
【００３２】
単位画素から出力された信号に対して、モニタ部３０に入力されるまでにかかるゲインをＧとして、低輝度時、すなわち高ゲイン時にモニタ部３０に入力される信号をＶｈｉｇｈ、高輝度時、すなわち低ゲイン時にモニタ部３０に入力される信号をＶｌｏｗとすると、それぞれ以下のように表される。ここで、ＱｐｄはフォトダイオードＰＤＡで発生した電荷量、ＱｍｏｎはフォトダイオードＰＤＭで発生した電荷量を意味する。
【００３３】
【数１】
2012048064.tif 000003
【００３４】
【数２】
2012048064.tif 000004
【００３５】
式（１）、（２）から明らかなように、低輝度時と高輝度時とでは信号の振幅が異なる。しかし、モニタ部３０に入力される信号の振幅は被写体の条件によらずある振幅レンジ内に入ることが望ましい。その所望の値をＶｔａｒｇｅｔとすると、ある時刻ｔにモニタ部３０に入力される信号をＶａｇｃ（ｔ）として、以下の関係にあることが求められる。
【００３６】
【数３】
2012048064.tif 000005
【００３７】
【数４】
2012048064.tif 000006
【００３８】
次に、本実施例に係る単位画素を半導体基板上に作成する場合の平面レイアウト例を図５に示す。ここでは、アンプＡｍｐとして演算増幅器を用いた電圧フォロワとした場合を例示している。
【００３９】
図５から明らかなように、単位画素１１Ａ、１２Ａ、・・・が配列される繰り返し方向を第１の方向として、フォトダイオードＰＤＡとフォトダイオードＰＤＭとは、第１の方向に対して直交する第２の方向に沿って配列されている。ＡＦ用の光電変換装置において、単位画素のフォトダイオードＰＤＡとフォトダイオードＰＤＭとが第１の方向に沿って配列されていると、画素ピッチの狭小化への対応が困難となる。さらに、同一の単位画素でありながら、第１の方向に異なる位置からの入射光を用いてモニタ動作を行うためにモニタ動作の精度が十分でなくなる恐れがある。
【００４０】
これに対して、図５に示したようなレイアウトにすることで、第１の方向としては同じ位置からの入射光を用いてモニタ動作を行うことが可能となる。これにより画素ピッチの狭小化に対応できるだけでなく、モニタ動作の精度を向上させることができる。
【００４１】
また、フォトダイオードＰＤＡは、フォトダイオードＰＤＭよりも受光面積が大きくなるように設計される。これは、位相差情報として用いるフォトダイオードＰＤＡで生成される電荷量を多くする目的である。
【００４２】
（実施例２）
本発明にかかる第２の実施例を以下に説明する。第２の実施例は、位相差方式の焦点検出用の光電変換装置に適用した例を示す。第１の実施例との相違点は、モニタ用のフォトダイオードＰＤＭとＦＤ部との間に転送スイッチＭＯＮがない点である。電源電圧ＶＲＥＳによるリセット時に、フォトダイオードＰＤＡは空乏化し、フォトダイオードＰＤＭは完全に空乏化しない点は実施例１と同じである。
【００４３】
図６は、本実施例に係る等価回路図である。図３と同じ構成には同じ符号を付している。図７は、本実施例に係る動作を説明するためのタイミング図である。図７には示していないが、信号ＰＳＥＬｘはこの期間内で常時ハイレベルにあるものとする。また、対となっているラインセンサ部は同時に動作するように制御されている。
【００４４】
時刻ｔ０に信号ＰＲＥＳおよびＰＴＸがハイレベルになると、これに対応してリセットトランジスタＲＥＳおよび転送トランジスタＴＸがオンする。これにより、フォトダイオードＰＤＡ、ＰＤＭ、アンプＡｍｐの入力ノードが電源電圧ＶＲＥＳによってリセットされる。
【００４５】
時刻ｔ１に信号ＰＴＸがローレベルになると、これに対応してリセットトランジスタＲＥＳがオフし、フォトダイオードＰＤＡが電荷を蓄積する状態になる。この時点においてはリセットトランジスタＲＥＳがオンしているので、ＦＤ電位およびモニタ用のフォトダイオードＰＤＭの電位は変化しない。
【００４６】
時刻ｔ２に信号ＰＲＥＳがローレベルになるとリセットトランジスタＲＥＳがオフし、フォトダイオードＰＤＭのリセット状態が解除される。この時点から、フォトダイオードＰＤＭで発生した電荷によってＦＤ電位が変化する。
【００４７】
時刻ｔ２から時間が経過し、モニタ部３０で検出されるＰ−Ｂ信号が予め定められた閾値を超えると（時刻ｔ３）、信号ＰＲＥＳがハイになり、アンプＡｍｐの入力ノードおよびフォトダイオードＰＤＭが電源電圧ＶＲＥＳによってリセットされる。
【００４８】
時刻ｔ４に信号ＰＲＥＳがローレベルに遷移するのと入れ替わりに、信号ＰＴＸ時刻ｔ５までの期間にハイレベルになる。これにより、位相差情報検出用のフォトダイオードＰＤＡに蓄積された電荷がＦＤ容量Ｃｆｄに転送される。以上をもって位相差情報検出用のフォトダイオードＰＤＡの蓄積時間が終了する。
【００４９】
時刻ｔ６から、各最大値検出部からの出力を、不図示の走査回路によって出力バッファに順次伝達することで、単位画素毎の個別信号を得る。
【００５０】
本実施例では、ＦＤ部とフォトダイオードＰＤＭとが常に電気的に接続されているために容量Ｃｆｄに加えて容量Ｃｍｏｎを含めて電荷電圧変換を行うことになる。
【００５１】
このように、位相差情報検出用のフォトダイオードＰＤＡは、蓄積期間中に転送トランジスタによってＦＤ容量から電気的に切断されているために蓄積期間中にＦＤ容量で生じる暗電流の影響を受けない。これにより、高精度に情報を読み出すことが可能となる。さらに、転送スイッチＭＯＮが省略されたことにより受光部の面積をより大きくすることが可能となり、感度の向上に寄与する。また、単位画素の制御が容易になるという利点もある。
【００５２】
本実施例に係る単位画素を半導体基板上に作成する場合の平面レイアウトを図８に示す。
【００５３】
図８から明らかなように、単位画素１１Ａ、１２Ａ、・・・が配列される繰り返し方向を第１の方向として、フォトダイオードＰＤＡとフォトダイオードＰＤＭとは、第１の方向に対して直交する第２の方向に沿って配列されている。このようなレイアウトにすることで、第１の方向としては同じ位置からの入射光を用いてモニタ動作を行うことが可能となる。これにより画素ピッチの狭小化に対応できるだけでなく、モニタ動作の精度を向上させることができる。
【００５４】
（実施例３）
次に、本発明にかかる第３の実施例を説明する。
【００５５】
本実施例は、第１の実施例で説明した構成に対して、ノイズ低減回路としてのオフセットキャンセル回路をさらに設けたものである。図９（ａ）は、ラインセンサ部Ｌ１Ａのうちの１画素を抜き出した模式的な回路図である。説明を簡単にするために、図３に示した単位画素の構成から、選択スイッチＳＥＬを省略している。また、タイミングジェネレータ１５は信号ＰＴＸ、ＰＭＯＮ、ＰＲＥＳ、ＰＳＥＬ、ＰＡＧＣ、などを出力して、光電変換装置の動作を制御する。
【００５６】
図９（ａ）のＯＣ１は最小値検出部用のオフセットキャンセル回路であって、ＯＣ２は最大値検出部用のオフセットキャンセル回路である。
【００５７】
最小値検出部は差動アンプＢＡとスイッチとを含んで成り、差動アンプＢＡの出力がオフセットキャンセル回路ＯＣ１にフィードバックされる構成となっている。複数の最小値検出部の出力は信号線９に共通に接続されており、端子ＢＯＵＴに出力された信号がモニタ部３０に与えられる。また、複数の最小値検出部のスイッチは共通の信号ＰＡＧＣによって制御される。
【００５８】
最小値検出部の差動アンプＢＡの構成例を図９（ｂ）に示す。差動アンプＢＡは、差動増幅アンプと、ソースフォロワ出力段とを含む。信号ＢＰ２は外部から与えられる信号であって、差動入力段に流れる電流を制御するためのものである。また、信号ＢＰ３はソースフォロワ出力段の定電流源を制御するためのものである。
【００５９】
信号線９に接続されたトランジスタ１１は、最小値検出部のスイッチが信号ＰＡＧＣによってオンした際にソースフォロワ出力段の定電流源として機能する。
【００６０】
最大値検出部の差動アンプＰＡの構成例を図９（ｃ）に示す。差動アンプＢＡとの違いは、ソースフォロワ出力段の極性が逆である点である。
【００６１】
最大値検出部は差動アンプＰＡとスイッチとを含んで成り、差動アンプＰＡの出力がオフセットキャンセル回路ＯＣ２にフィードバックされる構成となっている。複数の最大値検出部の出力は信号線１０に共通に接続されており、端子ＰＯＵＴに出力された信号がモニタ部３０に与えられる。信号ＢＰ１は外部から与えられる信号であって、差動入力段に流れる電流を制御するためのものである。また、信号ＢＮ１はソースフォロワ出力段の定電流源を制御するためのものである。
【００６２】
複数の最大値検出部のスイッチは、共通の信号ＰＡＧＣによって制御される一方で、走査回路から出力される信号ＰＨ１、ＰＨ２、・・・によっても制御することが可能であるため、単位画素から出力された信号を個別に読み出すことが可能となる。
【００６３】
信号線１０に接続されたトランジスタ１２は、最大値検出部のスイッチが信号ＰＡＧＣによってオンした際にソースフォロワ出力段の定電流源として機能する。
【００６４】
モニタ部３０は、差動アンプ１３と、比較器１４を含む。差動アンプ１３は反転入力端子に信号線９が、非反転入力端子に信号線１０が接続される。つまり、信号ＰＡＧＣによって最小値検出部と最大値検出部がそれぞれの信号線に同時に接続されると、ラインセンサ部Ｌ１Ａの最大値と最小値の差分、すなわちＰ−Ｂ信号を出力する。このＰ−Ｂ信号と参照信号ＶＲＥＦとの比較結果が反転したタイミングで、タイミングジェネレータ１５は各単位画素の電荷蓄積動作を終了させる。
【００６５】
次に、図１０を参照しながら本実施例に係る光電変換装置の動作を説明する。実施例１で説明した動作と共通する部分は省略する。
【００６６】
時刻Ｔ０〜Ｔ１０までのＰＤリセット期間で行われるフォトダイオードのリセット動作は実施例１の動作と同じである。この期間では、オフセットキャンセル回路ＯＣ１、ＯＣ２に係る信号ＰＮ１、ＰＮ２、ＰＳ１、ＰＳ２、ＰＧＲ、ＰＡＧＣはローレベルである。
【００６７】
オフセットキャンセル（Ｏｆｆｓｅｔ  Ｃａｎｃｅｌ；ＯＣ）期間１は、位相差情報検出用のフォトダイオードＰＤＡが電荷を蓄積する期間に含まれる。時刻Ｔ１１に信号ＰＮ１、ＰＮ２、ＰＧＲがハイレベルになると、スイッチ２１、２３、２５がオンする。これにより、単位画素から出力される信号がスイッチ２１を介して差動アンプＢＡに与えられ、差動アンプＢＡから出力される信号がスイッチ２３を介してクランプ容量２４の一方の端子に与えられる。この信号には、差動アンプＢＡのオフセットが含まれる。
【００６８】
時刻Ｔ１２から信号ＰＮ２とＰＮ１が順次ローレベルになり、スイッチ２３と２１とがそれぞれオフする。
【００６９】
時刻Ｔ１４に信号ＰＳ２がハイレベルになるとスイッチ２８がオンして差動アンプＢＡの非反転入力端子のノードがクランプ電圧ＶＧＰによってリセットされる。
【００７０】
時刻Ｔ１５に信号ＰＧＲがローレベルになると、クランプ容量２４の他方の端子、すなわち差動アンプＢＡの非反転入力端子のノードが電気的に浮遊状態になる。これにより、クランプ容量には単位画素からの信号に差動アンプＢＡのオフセットが加わった電圧とクランプ電圧との間の電位差が保持される。
【００７１】
時刻Ｔ２０から開始するＡＧＣ期間では、信号ＰＳ１とＰＡＧＣとがハイレベルになる。このとき、単位画素から出力された信号はスイッチ２２を介してクランプ容量２４の一方の端子に与えられる。つまり、時刻Ｔ１５にクランプされたレベルからの電位変動分だけが差動アンプＢＡに伝達される。そして、再び差動アンプＢＡを経由することで、差動アンプＢＡから出力される信号には、差動アンプＢＡのオフセットが含まれない。
【００７２】
時刻Ｔ２０から時間が経過し、モニタ部３０から出力される信号ＣＯＭＰ１８の論理レベルが時刻Ｔ３０に反転すると、ＡＧＣ期間が終了する。そして、時刻Ｔ３０からのＦＤリセット期間において、モニタ部３０は信号ＣＯＭＰ１８が反転したことに応じて信号ＰＲＥＳをハイレベルにして、ＦＤ容量Ｃｆｄをリセットするとともに、信号ＰＭＯＮをローレベルにしてモニタ用のフォトダイオードＰＤＭをＦＤ容量Ｃｆｄから電気的に切断する。このほか、信号ＰＳ１、ＰＳ２、ＰＡＧＣをローレベルにする。
【００７３】
時刻Ｔ４０に、信号ＰＲＥＳがローレベルになり、アンプＡｍｐの入力ノードのリセット状態が解除される。時刻Ｔ４０から時刻Ｔ５０までのＯＣ期間２で行われる動作は、信号ＰＭＯＮがローレベルとなっている点を除いてはＯＣ期間１で行われる動作と同じである。すなわち、この期間では、モニタ用のフォトダイオードＰＤＭがアンプＡｍｐの入力ノードから電気的に切断された状態でオフセットキャンセル動作が行われるものである。
【００７４】
時刻Ｔ５０からＡＦ信号転送期間が開始し、信号ＰＴＸがハイレベルになる。これにより、位相差情報検出用のフォトダイオードＰＤＡに蓄積された電荷がＦＤ容量Ｃｆｄに転送される。そして、信号ＰＳ１およびＰＳ２がハイレベルであるので、単位画素で発生したノイズと、差動アンプＢＡのオフセットが低減された信号が差動アンプＢＡから出力される。オフセットキャンセル回路ＯＣ２および最大値検出部についても同様である。
【００７５】
時刻Ｔ６０から読み出し期間では、走査回路から信号ＰＨ１、ＰＨ２、ＰＨ３、・・・が順次出力され、位相差情報検出用のフォトダイオードＰＤＡで蓄積された信号に基づく信号が出力端子ＰＯＵＴから順次出力される。
【００７６】
本実施例によれば、実施例１の構成で得られる効果に加えて、単位画素で生じるノイズと最大値検出部および最小値検出部で生じるオフセットとを低減できるので、信号をより精度よく検出できる。
【００７７】
（実施例４）
次に、本実施例に係る単位画素を半導体基板上に作成する場合の平面レイアウト例を図１１に示す。
【００７８】
本実施例では、モニタ用のフォトダイオードＰＤＭが、ＦＤ部と直接接続されている。図９との違いは、モニタ用のフォトダイオードが、よりＦＤ部に近い位置に設けられている点である。
【００７９】
ここでは、フォトダイオードＰＤＭとＦＤ部とが、連続した拡散層で接続されているが、互いに異なる拡散層に形成し、配線で接続させてもよい。このような構成では図９に示したレイアウトよりも配線の長さを短縮できるため、ＦＤ部に付随する容量値を低減することが可能となり、感度の向上が得られる。
【００８０】
（実施例５）
次に、本実施例に係る単位画素を半導体基板上に作成する場合の平面レイアウト例を図１２に示す。
【００８１】
本実施例では、モニタ用のフォトダイオードＰＤＭＡとＰＤＭＢとが、ＦＤ部と直接接続されている。
【００８２】
図９や図１１に示した構成では、第２の方向に沿ってフォトダイオードＰＤＡに対して一方の側にしかモニタ用のフォトダイオードが設けられていなかった。本実施例によれば、第２の方向に沿ってフォトダイオードＰＤＡを挟むようにモニタ用のフォトダイオードの光電変換領域が設けられるため、第２の方向に被写体の輝度分布がある場合でも、精度よくモニタ動作を行い、蓄積時間を制御することができる。
【００８３】
（実施例６）
本発明の第６の実施例に係る単位画素を半導体上に形成する場合の平面レイアウト例を図１３に示す。
【００８４】
本実施例では、図６で示したレイアウトと比較して、フォトダイオードＰＤＭがＦＤ部に近接して設けられるので、フォトダイオードＰＤＭとＦＤ部とを接続する配線を短縮できる。これにより、アンプＡｍｐの入力ノードに接続される容量値が低減できるので、感度の向上が得られる。
【００８５】
（実施例７）
続いて、本発明の第７の実施例に係る単位画素を半導体基板上に形成する場合の平面レイアウト例を図１４に示す。
【００８６】
本実施例では、図１２に示した構成と同様に、モニタ用のフォトダイオードの光電変換領域が２つ、第２の方向にフォトダイオードＰＤＡを挟むように設けられている。
【００８７】
実施例５と同様に、第２の方向に輝度分布がある場合でも精度よく蓄積時間を制御できることに加えて、モニタ用のフォトダイオードがそれぞれスイッチを介してＦＤ部と接続されているため、実施例１と同じく被写体の輝度に応じて電荷電圧変換係数を切り替えることができる。
【００８８】
（実施例８）
本発明の第８の実施例に係る単位画素を半導体基板上に形成する場合の平面レイアウト例を図１５に示す。
【００８９】
本実施例では、位相差情報検出用のフォトダイオードがＰＤＡ１とＰＤＡ２として２つの光電変換領域が設けられており、その間にモニタ用のフォトダイオードＰＤＭが設けられている。この配置によれば、フォトダイオードがＰＤＡ１とＰＤＡ２との間で被写体の輝度が大きく異なっていても、両者の中間にあるモニタ用のフォトダイオードにより、精度よく蓄積時間の制御を行える。
【００９０】
（実施例９）
本発明の第９の実施例に係る単位画素を半導体基板上に形成する場合の平面レイアウト例を図１６に示す。
【００９１】
本実施例では、位相差情報検出用のフォトダイオードがＰＤＡ１とＰＤＡ２として２つの光電変換領域が設けられており、その間にモニタ用のフォトダイオードＰＤＭが設けられている。この配置によれば、フォトダイオードがＰＤＡ１とＰＤＡ２との間で被写体の輝度が大きく異なっていても、両者の中間にあるモニタ用のフォトダイオードにより、精度よく蓄積時間の制御を行える。
【００９２】
（実施例１０）
図１７は、本発明の実施例１０に係る位相差ＡＦ用の光電変換装置の主要な構成を模式的に示した図である。実施例１で示した光電変換装置との相違点を中心に説明する。
【００９３】
光電変換装置１’は、対となるラインセンサ部Ｌ１ＡとＬ１Ｂ、Ｌ２ＡとＬ２Ｂ、・・・ＬＮＡとＬＮＢを有する。一対のラインセンサ部は撮像面のある領域における被写体のデフォーカス量を測定するために用いられ、このラインセンサ部の対を複数配列することで測距点を複数設け、ＡＦの精度の向上を図るものである。各ラインセンサ部は、それぞれが位相差情報を検出するためのＡＦ用光電変換部と、光量を検出するためのモニタ用光電変換部と、を有する単位画素１１Ａ、１２Ａ、・・・を含んでいる。複数のラインセンサ部Ｌ１Ａ、Ｌ２Ａ、・・・、ＬＮＡおよびＬ１Ｂ、Ｌ２Ｂ、・・・、ＬＮＢの単位画素は、それぞれ信号出力部２１Ａ、２２Ａ、・・・および２１Ｂ、２２Ｂを備え、２１Ａ、２２Ａ、・・・および２１Ｂ、２２Ｂを介して信号を例えばＭＵＸ３１に出力し、ＭＵＸ３１で選択された信号がモニタ部３０に出力する。
【００９４】
図１８は、ラインセンサ部Ｌ１Ａに係る部分をより詳細に示した図である。単位画素１１Ａは、光電変換部１００Ａを含み、信号出力部２１Ａは最大値検出部１０２−１Ａと最小値検出部１０２−２Ａとを含んで成る。光電変換部から出力された信号は信号保持部を介して、最大値検出部１０２−１Ａと最小値検出部１０２−２Ａとに供給される。最大値検出部１０２−１Ａおよび最小値検出部１０２−２Ａは例えばソースフォロワアンプである。このほか、信号検出の精度を向上させるために、ノイズ除去回路を含んでも良い。他の単位画素は単位画素１１Ａと同じ構成である。ラインセンサ部Ｌ２Ａ、Ｌ３Ａ、・・・、Ｌ１Ｂ、Ｌ２Ｂ、・・・もラインセンサ部Ｌ１Ａと同様の構成なので、説明を省略する。
【００９５】
以上で説明した本実施例に係る光電変換装置の構成でも、上述した各実施例の構成を適用することで同じ効果を得ることができる。
【００９６】
（実施例１１）
図１９は、本発明の実施例１１を示す撮像システムの構成例を示すブロック図である。
【００９７】
９０１は後述するレンズのプロテクトを行うバリア、９０２は被写体の光学像を固体撮像装置９０４に結像するレンズ、９０３はレンズを通過した光量を調整するための絞りである。９０４はレンズで結像された被写体の光学像を画像信号として取得する固体撮像装置である。９０５は先述の各実施例で説明した光電変換装置を用いたＡＦセンサである。
【００９８】
９０６は固体撮像装置９０４やＡＦセンサ９０５から出力される信号を処理するアナログ信号処理装置、９０７は信号処理装置９０６から出力された信号をアナログデジタル変換するＡ／Ｄ変換器である。９０８はＡ／Ｄ変換器９０７より出力された画像データに対して各種の補正や、データを圧縮するデジタル信号処理部である。
【００９９】
９０９は画像データを一時記憶するためのメモリ部、９１０は外部コンピュータなどと通信するための外部Ｉ／Ｆ回路、９１１はデジタル信号処理部９０８などに各種タイミング信号を出力するタイミング発生部である。９１２は各種演算とカメラ全体を制御する全体制御・演算部、９１３は記録媒体制御Ｉ／Ｆ部、９１４は取得した画像データを記録、又は読み出しを行うための半導体メモリなどの着脱可能な記録媒体、９１５は外部コンピュータである。
【０１００】
次に、上記の撮像システムの撮影時の動作について説明する。
バリア９０１がオープンされ、ＡＦセンサ９０５から出力された信号をもとに、全体制御・演算部９１２は前記したような位相差検出により被写体までの距離を演算する。その後、演算結果に基づいてレンズ９０２を駆動し、再び合焦しているか否かを判断し、合焦していないと判断したときには、再びレンズ９０２を駆動するオートフォーカス制御を行う。次いで、合焦が確認された後に固体撮像装置９０４による電荷蓄積動作が始まる。固体撮像装置９０４の電荷蓄積動作が終了すると、固体撮像装置９０４から出力された画像信号はＡ／Ｄ変換器９０７でアナログデジタル変換され、デジタル信号処理部９０８を通り全体制御・演算によりメモリ部９０９に書き込まれる。その後、メモリ部９０９に蓄積されたデータは全体制御・演算部９１２の制御により記録媒体制御Ｉ／Ｆ部９１０を介して記録媒体９１４に記録される。また、外部Ｉ／Ｆ部９１０を通り直接コンピュータなどに入力してもよい。
【符号の説明】
【０１０１】
１１Ａ  単位画素
２１Ａ  信号出力部
３０  モニタ部
【図１】
2012048064.tif 000007
【図２】
2012048064.tif 000008
【図３】
2012048064.tif 000009
【図４】
2012048064.tif 000010
【図５】
2012048064.tif 000011
【図６】
2012048064.tif 000012
【図７】
2012048064.tif 000013
【図８】
2012048064.tif 000014
【図９】
2012048064.tif 000015
【図１０】
2012048064.tif 000016
【図１１】
2012048064.tif 000017
【図１２】
2012048064.tif 000018
【図１３】
2012048064.tif 000019
【図１４】
2012048064.tif 000020
【図１５】
2012048064.tif 000021
【図１６】
2012048064.tif 000022
【図１７】
2012048064.tif 000023
【図１８】
2012048064.tif 000024
【図１９】
2012048064.tif 000025