(57)【要約】【課題】出力信号のスルーレートをより適切に制御することが可能な差動信号出力装置を提供する。【解決手段】差動信号出力装置は、差動信号およびコモンモード信号を重畳して出力するための第１の送信端子および第２の送信端子を備える。差動信号出力装置は、データ信号に応じて前記差動信号を生成し前記第１の送信端子および前記第２の送信端子に出力する差動信号生成回路を備える。差動信号出力装置は、クロック信号に応じて前記コモンモード信号を生成し前記第１の送信端子および前記第２の送信端子に出力し、且つ、制御信号に応じて前記コモンモード信号のスルーレートを制御するコモンモード信号生成回路を備える。【選択図】図３
2012124571.tif 000002
【特許請求の範囲】
【請求項１】
差動信号およびコモンモード信号を重畳して出力するための第１の送信端子および第２の送信端子と、
データ信号に応じて前記差動信号を生成し前記第１の送信端子および前記第２の送信端子に出力する差動信号生成回路と
クロック信号に応じて前記コモンモード信号を生成し前記第１の送信端子および前記第２の送信端子に出力し、且つ、制御信号に応じて前記コモンモード信号のスルーレートを制御するコモンモード信号生成回路と、を備える
ことを特徴とする差動信号出力装置。
【請求項２】
前記コモンモード信号生成回路は、
接地に第１の電流源を介して一端が接続され、前記クロック信号がゲートに入力される第１のＭＯＳトランジスタと、
前記接地に第２の電流源を介して一端が接続され、前記クロック信号がゲートに入力される第２のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタの他端に一端が接続され、前記第１の送信端子に他端が接続された第３のＭＯＳトランジスタと、
前記第２のＭＯＳトランジスタの他端に一端が接続され、前記第２の送信端子に他端が接続された第４のＭＯＳトランジスタと、
前記第３のＭＯＳトランジスタの一端と前記接地との間に接続され、前記制御信号に応じて電気容量が調整可能な第１の容量調整回路と、
前記第４のＭＯＳトランジスタの一端と前記接地との間に接続され、前記制御信号に応じて電気容量が調整可能な第２の容量調整回路と、を有する
ことを特徴とする請求項１に記載の差動信号出力装置。
【請求項３】
前記差動信号生成回路は、
前記接地に第３の電流源を介して一端が接続され、前記第１の送信端子に他端が接続され、前記データ信号がゲートに入力される第５のＭＯＳトランジスタと、
前記接地に前記第３の電流源を介して一端が接続され、前記第１の送信端子に他端が接続され、前記データ信号の位相を反転させた信号と等価な反転信号がゲートに入力され、前記第５のＭＯＳトランジスタと同じ導電型の第６のＭＯＳトランジスタと、
前記第５のＭＯＳトランジスタの他端と前記第１の送信端子との間に接続された第７のＭＯＳトランジスタと、
前記第６のＭＯＳトランジスタの他端と前記第２の送信端子との間に接続された第８のＭＯＳトランジスタと、を有する
ことを特徴とする請求項２に記載の差動信号出力装置。
【請求項４】
前記第１の容量調整回路は、
前記第３のＭＯＳトランジスタの一端と前記接地との間に接続された第１の容量と、
前記第１の容量と前記接地との間に接続され、前記制御信号により制御される第１のスイッチ回路と、を有し、
前記第２の容量調整回路は、
前記第４のＭＯＳトランジスタの一端と前記接地との間に接続された第２の容量と、
前記第２の容量と前記接地との間に接続され、前記制御信号により制御される第２のスイッチ回路と、を有する
ことを特徴とする請求項２または３に記載の差動信号出力装置。
【請求項５】
差動信号およびコモンモード信号を重畳して出力するための第１の送信端子および第２の送信端子と、
データ信号に応じて前記差動信号を生成し前記第１の送信端子および前記第２の送信端子に出力し、且つ、第１の制御信号に応じて前記差動信号のスルーレートを制御する差動信号生成回路と、
クロック信号に応じて前記コモンモード信号を生成し前記第１の送信端子および前記第２の送信端子に出力するコモンモード信号生成回路と、を備える
ことを特徴とする差動信号出力装置。
【請求項６】
前記コモンモード信号生成回路は、第２の制御信号に応じて前記コモンモード信号のスルーレートを制御する
ことを特徴とする請求項５に記載の差動信号出力装置。
【請求項７】
前記差動信号生成回路は、
接地に第１の電流源を介して一端が接続され、前記データ信号がゲートに入力される第１のＭＯＳトランジスタと、
前記接地に前記第１の電流源を介して一端が接続され、前記データ信号の位相を反転させた信号と等価な反転信号がゲートに入力され、前記第１のＭＯＳトランジスタと同じ導電型の第２のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタの他端に一端が接続され、前記第１の送信端子に他端が接続された第３のＭＯＳトランジスタと、
前記第２のＭＯＳトランジスタの他端に一端が接続され、前記第２の送信端子に他端が接続された第４のＭＯＳトランジスタと、
前記第３のＭＯＳトランジスタの一端と前記接地との間に接続され、前記第１の制御信号に応じて電気容量が調整可能な第１の容量調整回路と、
前記第４のＭＯＳトランジスタの一端と前記接地との間に接続され、前記第１の制御信号に応じて電気容量が調整可能な第２の容量調整回路と、を有する
ことを特徴とする請求項５に記載の差動信号出力装置。
【請求項８】
前記第１の容量調整回路は、
前記第３のＭＯＳトランジスタの一端と前記接地との間に接続された第１の容量と、
前記第１の容量と前記接地との間に接続され、前記第１の制御信号により制御される第１のスイッチ回路と、を有し、
前記第２の容量調整回路は、
前記第４のＭＯＳトランジスタの一端と前記接地との間に接続された第２の容量と、
前記第２の容量と前記接地との間に接続され、前記第１の制御信号により制御される第２のスイッチ回路と、を有する
ことを特徴とする請求項７に記載の差動信号出力装置。
【請求項９】
前記コモンモード信号生成回路は、
前記接地に第２の電流源を介して一端が接続され、前記第１の送信端子に他端が接続され、前記クロック信号がゲートに入力される第５のＭＯＳトランジスタと、
前記接地に第３の電流源を介して、一端が接続され、前記第２の送信端子に他端が接続され、前記クロック信号がゲートに入力される第６のＭＯＳトランジスタと、
前記第５のＭＯＳトランジスタの他端と前記第１の送信端子との間に接続された第７のＭＯＳトランジスタと、
前記第６のＭＯＳトランジスタの他端と前記第２の送信端子との間に接続された第８のＭＯＳトランジスタと、
前記第７のＭＯＳトランジスタの一端と前記接地との間に接続され、前記第２の制御信号に応じて電気容量が調整可能な第３の容量調整回路と、
前記第８のＭＯＳトランジスタの一端と前記接地との間に接続され、前記第２の制御信号に応じて電気容量が調整可能な第４の容量調整回路と、を有する
ことを特徴とする請求項６に記載の差動信号出力装置。
【請求項１０】
前記第３の容量調整回路は、
前記第７のＭＯＳトランジスタの一端と前記接地との間に接続された第３の容量と、
前記第３の容量と前記接地との間に接続され、前記第２の制御信号により制御される第３のスイッチ回路と、を有し、
前記第４の容量調整回路は、
前記第８のＭＯＳトランジスタの一端と前記接地との間に接続された第４の容量と、
前記第４の容量と前記接地との間に接続され、前記第２の制御信号により制御される第４のスイッチ回路と、を有する
ことを特徴とする請求項９に記載の差動信号出力装置。
【請求項１１】
データ信号を出力する論理回路と、
クロック信号を出力するクロック信号生成回路と、
前記データ信号および前記クロック信号に応じて、差動信号およびコモンモード信号を出力する差動信号出力装置と、
前記差動信号出力装置を制御するための制御信号を出力する制御回路と、を備え、
前記差動信号出力装置は、
差動信号およびコモンモード信号を重畳して出力するための第１の送信端子および第２の送信端子と、
データ信号に応じて前記差動信号を生成し前記第１の送信端子および前記第２の送信端子に出力する差動信号生成回路と
クロック信号に応じて前記コモンモード信号を生成し前記第１の送信端子および前記第２の送信端子に出力し、且つ、制御信号に応じて前記コモンモード信号のスルーレートを制御するコモンモード信号生成回路と、を有する
ことを特徴とする携帯機器。
【請求項１２】
前記第３のＭＯＳトランジスタおよび前記第４のＭＯＳトランジスタは、飽和領域で動作するように電圧がゲートに印加されていることを特徴とする請求項２または７に記載の差動信号出力装置。
【請求項１３】
前記第７のＭＯＳトランジスタおよび前記第８のＭＯＳトランジスタは、飽和領域で動作するように電圧がゲートに印加されていることを特徴とする請求項３または９に記載の差動信号出力装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、小振幅の差動電圧信号を出力する差動信号出力装置に関するものである。
【背景技術】
【０００２】
近年、テレビ、ＰＣ、携帯機器等のデジタル機器の間で大量の信号を少ない配線で信号を伝送する手段として、ＬＶＤＳ（Ｌｏｗ  ｖｏｌｔａｇｅ  ｄｉｆｆｅｒｅｎｔｉａｌ  ｓｉｇｎａｌｉｎｇ）やＨＤＭＩ（Ｈｉｇｈ−Ｄｅｆｉｎｉｔｉｏｎ  Ｍｕｌｔｉｍｅｄｉａ  Ｉｎｔｅｒｆａｃｅ）差動伝送規格が普及している。
【０００３】
ドライバで１Ｇｂｐｓを超えるデータ信号を伝送するためには、そのデータ信号の立ち上がり時間および立ち下がり時間を、例えば、数１００ｐｓの高いスルーレートにしなければならない。
【０００４】
一方で、ドライバの出力信号の高いスルーレートは、ＥＭＩ（Ｅｌｅｃｔｒｏ  Ｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）等の高周波のノイズを放射する原因となる。
【０００５】
このため、デジタル機器のデータ伝送に使われる伝送規格、機器間をつなぐ伝送線路などに応じて、ドライバの出力信号のスルーレートを適切にコントロールする必要がある。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】Ｔｅｘａｓ  Ｉｎｓｔｒｕｍｅｎｔｓ，Ｓｌｅｗ  Ｒａｔｅ  Ｃｏｎｔｒｏｌ  ｏｆ  ＬＶＤＳ  Ｃｉｒｃｕｉｔｓ，ＳＬＬＡ０３４Ａ，  Ａｐｐｌｉｃａｔｉｏｎ  Ｒｅｐｏｒｔ，  １９９９年３月、［平成２２年、１２月３日検索］、インターネット＜URL：http://www.nalanda.nitc.ac.in/industry/appnotes/Texas/analog/slla034a.pdf
【発明の概要】
【発明が解決しようとする課題】
【０００７】
出力信号のスルーレートをより適切に制御することが可能な差動信号出力装置を提供する。
【課題を解決するための手段】
【０００８】
実施例に従った差動信号出力装置は、差動信号およびコモンモード信号を重畳して出力するための第１の送信端子および第２の送信端子を備える。差動信号出力装置は、データ信号に応じて前記差動信号を生成し前記第１の送信端子および前記第２の送信端子に出力する差動信号生成回路を備える。差動信号出力装置は、クロック信号に応じて前記コモンモード信号を生成し前記第１の送信端子および前記第２の送信端子に出力し、且つ、制御信号に応じて前記コモンモード信号のスルーレートを制御するコモンモード信号生成回路を備える。
【図面の簡単な説明】
【０００９】
【図１】図１は、実施形態に係る差動信号出力装置１０１を含む伝送システム１００の構成の一例を示す図である。
【図２】図２は、図１に示す差動信号出力装置１０１の出力信号の波形の一例を示す図である。
【図３】図３は、実施形態に係る差動信号出力装置２０１を含む伝送システム２００の構成の一例を示す図である。
【図４】図４は、実施形態に係る差動信号出力装置３０１を含む伝送システム３００の構成の一例を示す図である。
【図５】図５は、図１に示す伝送システム１００を適用した携帯機器１００１および表示装置を含む構成のブロック図である。
【発明を実施するための形態】
【００１０】
以下、各実施例について図面に基づいて説明する。
【実施例１】
【００１１】
図１は、実施形態に係る差動信号出力装置１０１を含む伝送システム１００の構成の一例を示す図である。
【００１２】
図１に示すように、伝送システム１００は、差動信号出力装置（ドライバ）１０１と、一対の差動信号線１０３ａ、１０３ｂと、受信装置（レシーバ）１０２と、を備える。
【００１３】
差動信号出力装置１０１は、第１の送信端子Ｔｏｕｔ１と、第２の送信端子Ｔｏｕｔ２と、差動信号生成回路１０１ａと、コモンモード信号生成回路１０１ｂと、を備える。
【００１４】
第１の送信端子Ｔｏｕｔ１は、差動信号線１０３ａの一端に接続されている。
【００１５】
第２の送信端子Ｔｏｕｔ２は、差動信号線１０３ｂの一端に接続されている。
【００１６】
これらの第１の送信端子Ｔｏｕｔ１および第２の送信端子Ｔｏｕｔ２は、一対の差動信号線１０３ａ、１０３ｂに、差動信号およびコモンモード信号を重畳して出力するようになっている。
【００１７】
差動信号生成回路１０１ａは、データ信号Ｄａｔａに応じて差動信号を生成し第１の送信端子Ｔｏｕｔ１および第２の送信端子Ｔｏｕｔ２に出力するようになっている。さらに、この差動信号出力装置１０１ａは、第１の制御信号ＳＣＯＮ１に応じて該差動信号のスルーレートを制御するようになっている。
【００１８】
コモンモード信号生成回路１０１ｂは、クロック信号Ｃｌｏｃｋに応じてコモンモード信号を生成し第１の送信端子Ｔｏｕｔ１および第２の送信端子Ｔｏｕｔ２に出力するようになっている。さらに、このコモンモード信号生成回路１０１ｂは、第２の制御信号ＳＣＯＮ２に応じて該コモンモード信号のスルーレートを制御するようになっている。
【００１９】
また、図１に示すように、差動信号生成回路１０１ａは、第１の電流源Ｉ１と、第１のＭＯＳトランジスタＭ１と、第２のＭＯＳトランジスタＭ２と、第５のＭＯＳトランジスタＭ５と、第６のＭＯＳトランジスタＭ６と、第１の容量調整回路１０１ｃ１と、第２の容量調整回路１０１ｃ２と、インバータＩＮと、を有する。
【００２０】
第１の電流源Ｉ１は、接地に一端が接続され、電流値Ｉｄａｔａの第１の電流を出力するようになっている。
【００２１】
第１のＭＯＳトランジスタＭ１は、ここでは、例えば、ｎＭＯＳトランジスタである。この第１のＭＯＳトランジスタＭ１は、第１の電流源Ｉ１の他端に一端（ソース）が接続され、第１の送信端子Ｔｏｕｔ１に第５のＭＯＳトランジスタＭ５を介して他端（ドレイン）が接続されている。この第１のＭＯＳトランジスタＭ１は、データ信号Ｄａｔａがゲートに入力され、このデータ信号Ｄａｔａによりオン／オフが制御される。
【００２２】
第２のＭＯＳトランジスタＭ２は、第１のＭＯＳトランジスタＭ１と同じ導電型のｎＭＯＳトランジスタである。この第２のＭＯＳトランジスタＭ２は、第１の電流源Ｉ１の他端に一端（ソース）が接続され、第２の送信端子Ｔｏｕｔ２に第６のＭＯＳトランジスタＭ６を介して他端（ドレイン）が接続されている。この第２のＭＯＳトランジスタＭ２は、データ信号Ｄａｔａの位相を反転させた信号と等価な反転信号（データ信号ＤａｔａをインバータＩＮにより位相を反転した信号）がゲートに入力され、この反転信号によりオン／オフが制御される。
【００２３】
なお、この第２のＭＯＳトランジスタＭ２は、第１のＭＯＳトランジスタＭ１とサイズが等しくなるように設定されている。
【００２４】
第５のＭＯＳトランジスタＭ５は、ここでは、例えば、ｎＭＯＳトランジスタである。第１のＭＯＳトランジスタＭ１の他端（ドレイン）に一端（ソース）が接続され、第１の送信端子Ｔｏｕｔ１に他端（ドレイン）が接続されている。この第５のＭＯＳトランジスタＭ５は、飽和領域で動作するように基準電圧ＶＲＥＦがゲートに印加されている。これにより、第５のＭＯＳトランジスタＭ５は、出力インピーダンスが高くなっている。
【００２５】
第６のＭＯＳトランジスタＭ６は、ここでは、例えば、第５のＭＯＳトランジスタＭ５と同じｎＭＯＳトランジスタである。この第６のＭＯＳトランジスタＭ６は、第２のＭＯＳトランジスタＭ２の他端（ドレイン）に一端（ソース）が接続され、第２の送信端子Ｔｏｕｔ２に他端（ドレイン）が接続されている。この第６のＭＯＳトランジスタＭ６は、飽和領域で動作するように基準電圧ＶＲＥＦがゲートに印加されている。これにより、第６のＭＯＳトランジスタＭ６は、出力インピーダンスが高くなっている。
【００２６】
なお、この第６のＭＯＳトランジスタＭ６は、第５のＭＯＳトランジスタＭ５とサイズが等しくなるように設定されている。
【００２７】
第１の容量調整回路１０１ｃ１は、第５のＭＯＳトランジスタＭ５の一端（ソース）と接地との間に接続されている。この第１の容量調整回路１０１ｃ１は、第１の制御信号ＳＣＯＮ１に応じて調整される容量を有する（電気容量が調整可能である）。
【００２８】
この第１の容量調整回路１０１ｃ１は、例えば、図１に示すように、第１の容量Ｃ１と、第１のスイッチ回路ＳＷ１と、を有する。
【００２９】
第１の容量Ｃ１は、第５のＭＯＳトランジスタＭ５の一端（ソース）と接地との間に接続されている。この第１の容量Ｃ１は、例えば、可変容量である。
【００３０】
第１のスイッチ回路ＳＷ１は、第１の容量Ｃ１と接地との間に接続され、第１の制御信号ＳＣＯＮ１により制御されるようになっている。
【００３１】
この第１のスイッチ回路ＳＷ１は、例えば、第１の制御信号ＳＣＯＮ１がゲートに入力されるＭＯＳトランジスタである。例えば、第１の制御信号ＳＣＯＮ１が”１”、すなわち、“Ｈｉｇｈ”レベルである場合、このＭＯＳトランジスタはオンし、第１の容量Ｃ１は接地に低インピーダンスで接続される。一方、第１の制御信号ＳＣＯＮ１が”０”、すなわち、“Ｌｏｗ”レベルである場合、このＭＯＳトランジスタはオフし、第１の容量Ｃ１は接地に高インピーダンスで接続される。
【００３２】
また、第２の容量調整回路１０１ｃ２は、第６のＭＯＳトランジスタＭ６の一端（ソース）と接地との間に接続されている。この第２の容量調整回路１０１ｃ２は、第１の制御信号ＳＣＯＮ１に応じて調整される容量を有する（電気容量が調整可能である）。
【００３３】
この第２の容量調整回路１０１ｃ２は、例えば、図１に示すように、第２の容量Ｃ２と、第２のスイッチ回路ＳＷ２と、を有する。
【００３４】
第２の容量Ｃ２は、第６のＭＯＳトランジスタＭ６の一端（ソース）と接地との間に接続されている。この第２の容量Ｃ２は、例えば、可変容量である。
【００３５】
第２のスイッチ回路ＳＷ２は、第２の容量Ｃ２と接地との間に接続され、第１の制御信号ＳＣＯＮ１により制御されるようになっている。
【００３６】
この第２のスイッチ回路ＳＷ２は、例えば、第１の制御信号ＳＣＯＮ１がゲートに入力されるＭＯＳトランジスタである。例えば、第１の制御信号ＳＣＯＮ１が”１”、すなわち、“Ｈｉｇｈ”レベルである場合、このＭＯＳトランジスタはオンし、第２の容量Ｃ２は接地に低インピーダンスで接続される。一方、第１の制御信号ＳＣＯＮ１が”０”、すなわち、“Ｌｏｗ”レベルである場合、このＭＯＳトランジスタはオフし、第２の容量Ｃ２は接地に高インピーダンスで接続される。
【００３７】
また、図１に示すように、コモンモード信号生成回路１０１ｂは、第２の電流源Ｉ２と、第３の電流源Ｉ３と、第３のＭＯＳトランジスタＭ３と、前記第３のＭＯＳトランジスタと同じ導電型の第４のＭＯＳトランジスタＭ４と、第７のＭＯＳトランジスタＭ７と、第８のＭＯＳトランジスタＭ８と、第３の容量調整回路１０１ｃ３と、第４の容量調整回路１０１ｃ４と、有する。
【００３８】
第２の電流源Ｉ２は、接地に一端が接続され、第２の電流を出力するようになっている。
【００３９】
第３のＭＯＳトランジスタＭ３は、ここでは、例えば、ｎＭＯＳトランジスタである。この第３のＭＯＳトランジスタＭ３は、該第２の電流源Ｉ２の他端に一端（ソース）が接続され、第１の送信端子Ｔｏｕｔ１に第７のＭＯＳトランジスタＭ７を介して他端（ドレイン）が接続されている。この第３のＭＯＳトランジスタＭ３は、クロック信号Ｃｌｏｃｋがゲートに入力され、このクロック信号Ｃｌｏｃｋによりオン／オフが制御される。
【００４０】
第３の電流源Ｉ３は、接地に一端が接続され、第３の電流を出力するようになっている。なお、該第２の電流と該第３の電流とは、同じ電流値Ｉｃｌｏｃｋに設定されている。
【００４１】
第４のＭＯＳトランジスタＭ４は、第３のＭＯＳトランジスタＭ３と同じ導電型のｎＭＯＳトランジスタである。この第４のＭＯＳトランジスタＭ４は、第３の電流源Ｉ３の他端に一端（ソース）が接続され、第２の送信端子Ｔｏｕｔ２に第８のＭＯＳトランジスタＭ８を介して他端が接続されている。この第４のＭＯＳトランジスタＭ４は、クロック信号Ｃｌｏｃｋがゲートに入力され、このクロック信号Ｃｌｏｃｋによりオン／オフが制御される。
【００４２】
なお、この第４のＭＯＳトランジスタＭ４は、第３のＭＯＳトランジスタＭ３とサイズが等しくなるように設定されている。
【００４３】
第７のＭＯＳトランジスタＭ７は、ここでは、例えば、ｎＭＯＳトランジスタである。この第７のＭＯＳトランジスタＭ７は、第３のＭＯＳトランジスタＭ３の他端（ソース）と第１の送信端子Ｔｏｕｔ１との間に接続されている。この第７のＭＯＳトランジスタＭ７は、基準電圧ＶＲＥＦがゲートに印加されている。これにより、第７のＭＯＳトランジスタＭ７は、出力インピーダンスが高くなっている。
【００４４】
第８のＭＯＳトランジスタＭ８は、ここでは、例えば、第７のＭＯＳトランジスタＭ７と同じｎＭＯＳトランジスタである。第８のＭＯＳトランジスタＭ８は、第４のＭＯＳトランジスタＭ４の他端（ドレイン）と第２の送信端子Ｔｏｕｔ２との間に接続されている。この第８のＭＯＳトランジスタＭ８は、飽和領域で動作するように基準電圧ＶＲＥＦがゲートに印加されている。これにより、第８のＭＯＳトランジスタＭ８は、出力インピーダンスが高くなっている。
【００４５】
なお、この第８のＭＯＳトランジスタＭ８は、第７のＭＯＳトランジスタＭ７とサイズが等しくなるように設定されている。
【００４６】
第３の容量調整回路１０１ｃ３は、第７のＭＯＳトランジスタＭ７の一端（ソース）と接地との間に接続されている。この第３の容量調整回路１０１ｃ３は、第２の制御信号ＳＣＯＮ２に応じて調整される容量を有する。
【００４７】
この第３の容量調整回路１０１ｃ３は、例えば、図１に示すように、第３の容量Ｃ３と、第３のスイッチ回路ＳＷ３と、を有する。
【００４８】
第３の容量Ｃ３は、第７のＭＯＳトランジスタＭ７の一端（ソース）と接地との間に接続されている。この第３の容量Ｃ３は、例えば、可変容量である。
【００４９】
第３のスイッチ回路ＳＷ３は、第３の容量Ｃ３と接地との間に接続され、第２の制御信号ＳＣＯＮ２により制御されるようになっている。
【００５０】
この第３のスイッチ回路ＳＷ３は、例えば、第２の制御信号ＳＣＯＮ２がゲートに入力されるＭＯＳトランジスタである。例えば、第２の制御信号ＳＣＯＮ２が”１”、すなわち、“Ｈｉｇｈ”レベルである場合、このＭＯＳトランジスタはオンし、第３の容量Ｃ３は接地に低インピーダンスで接続される。一方、第２の制御信号ＳＣＯＮ２が”０”、すなわち、“Ｌｏｗ”レベルである場合、このＭＯＳトランジスタはオフし、第３の容量Ｃ３は接地に高インピーダンスで接続される。
【００５１】
第４の容量調整回路１０１ｃ４は、第８のＭＯＳトランジスタＭ８の一端（ソース）と接地との間に接続されている。この第４の容量調整回路１０１ｃ４は、第２の制御信号ＳＣＯＮ２に応じて調整される容量を有する。
【００５２】
この第４の容量調整回路１０１ｃ４は、例えば、図１に示すように、第４の容量Ｃ４と、第４のスイッチ回路ＳＷ４と、を有する。
【００５３】
第４の容量Ｃ４は、第８のＭＯＳトランジスタＭ８の一端（ソース）と接地との間に接続されている。この第４の容量Ｃ４は、例えば、可変容量である。
【００５４】
第４のスイッチ回路ＳＷ４は、第４の容量Ｃ４と接地との間に接続され、第２の制御信号ＳＣＯＮ２により制御されるようになっている。
【００５５】
この第４のスイッチ回路ＳＷ４は、例えば、第２の制御信号ＳＣＯＮ２がゲートに入力されるＭＯＳトランジスタである。例えば、第２の制御信号ＳＣＯＮ２が”１”、すなわち、“Ｈｉｇｈ”レベルである場合、このＭＯＳトランジスタはオンし、第４の容量Ｃ４は接地に低インピーダンスで接続される。一方、第２の制御信号ＳＣＯＮ２が”０”、すなわち、“Ｌｏｗ”レベルである場合、このＭＯＳトランジスタはオフし、第４の容量Ｃ４は接地に高インピーダンスで接続される。
【００５６】
なお、図１の例では、第５、第６のＭＯＳトランジスタＭ５、Ｍ６のゲートに印加される基準電圧ＶＲＥＦは、第７、第８のＭＯＳトランジスタＭ７、Ｍ８のゲートに印加される基準電圧ＶＲＥＦと同じである。
【００５７】
しかし、第５、第６のＭＯＳトランジスタＭ５、Ｍ６のゲートに印加される基準電圧ＶＲＥＦは、第７、第８のＭＯＳトランジスタＭ７、Ｍ８のゲートに印加される基準電圧ＶＲＥＦと異なっていてもよい。
【００５８】
また、図１に示すように、受信装置１０２は、第１の受信端子Ｔｉｎ１と、第２の受信端子Ｔｉｎ２と、インピーダンス回路Ｒと、レシーバ回路１０２ａ、１０２ｂと、を有する。
【００５９】
第１の受信端子Ｔｉｎ１は、差動信号線１０３ａの他端に接続されている。
【００６０】
第２の受信端子Ｔｉｎ２は、差動信号線１０３ｂの他端に接続されている。
【００６１】
これらの第１の受信端子Ｔｉｎ１および第２の受信端子Ｔｉｎ２は、一対の差動信号線１０３ａ、１０３ｂから、差動信号およびコモンモード信号が入力されるようになっている。
【００６２】
インピーダンス回路Ｒは、一端が電源に接続され、他端が第１の受信端子Ｔｉｎ１に接続された第１の終端抵抗Ｒ１と、一端が電源に接続され、他端が第２の受信端子Ｔｉｎ２に接続された第２の終端抵抗Ｒ２と、を有する。
【００６３】
これらの第１の終端抵抗Ｒ１と第２の終端抵抗Ｒ２とは、抵抗値ＲＴを有する。この抵抗値ＲＴには、受信装置１０２の反射波を抑制するように差動信号線のインピーダンスと整合する値が選択される。
【００６４】
レシーバ回路１０２ａは、第１、第２の受信端子Ｔｉｎ１、Ｔｉｎ２に入力が接続され、  差動信号を受信し、データ信号Ｄａｔａを出力するようになっている。
【００６５】
レシーバ回路１０２ｂは、第１、第２の受信端子Ｔｉｎ１、Ｔｉｎ２に入力が接続され、コモンモード信号を受信し、クロック信号Ｃｌｏｃｋを出力するようになっている。
【００６６】
次に、既述のような構成を有する差動信号出力装置１０１の動作について説明する。図２は、図１に示す差動信号出力装置１０１の出力信号の波形の一例を示す図である。
【００６７】
まず、簡単のため、データ信号Ｄａｔａに関する動作（１）、（２）と、クロック信号Ｃｌｏｃｋに関する動作（３）、（４）と、に分けて説明する。
【００６８】
（１）  例えば、データ信号Ｄａｔａが”１”、すなわち、“Ｈｉｇｈ”レベルである場合、第１のＭＯＳトランジスタＭ１はオンし、第２のＭＯＳトランジスタＭ２はオフする。
【００６９】
この場合、第１のＭＯＳトランジスタＭ１は、第１の電流源Ｉ１に接続されているため、第１のＭＯＳトランジスタＭ１には第１の電流源Ｉ１から供給される電流値Ｉｄａｔａの第１の電流が流れる。
【００７０】
このとき、第１の送信端子Ｔｏｕｔ１に繋がる受信装置１０２の終端抵抗Ｒ１は抵抗値ＲＴを有するので、第１の送信端子Ｔｏｕｔ１の電位は、電源電位ＶＤＤ−電流値Ｉｄａｔａ×抵抗値ＲＴになる。また、第２のＭＯＳトランジスタＭ２はオフするため、第２のＭＯＳトランジスタＭ２に電流は流れない。すなわち、第２の送信端子Ｔｏｕｔ２の電位は、電源電位ＶＤＤになる。
【００７１】
（２）  一方、データ信号Ｄａｔａが”０”、すなわち、“Ｌｏｗ”レベルである場合、第１のＭＯＳトランジスタＭ１はオフし、第２のＭＯＳトランジスタＭ２はオンする。
【００７２】
このとき、第２のＭＯＳトランジスタＭ２には、第１の電流源Ｉ１から供給される電流値Ｉｄａｔａの第１の電流が流れる。これにより、第２の送信端子Ｔｏｕｔ２の電位は、電源電位ＶＤＤ−電流値Ｉｄａｔａ×抵抗値ＲＴになる。一方、第１のＭＯＳトランジスタＭ１はオフするので、第１のＭＯＳトランジスタＭ１に電流は流れず、第１の送信端子Ｔｏｕｔ１の電位は電源電位ＶＤＤになる。
【００７３】
このように、第１、第２のＭＯＳトランジスタＭ１、Ｍ２がデータ信号Ｄａｔａに応じてスイッチングすることにより、第１、第２の送信端子Ｔｏｕｔ１、Ｔｏｕｔ２に電源電位ＶＤＤと電源電位ＶＤＤ−電流値Ｉｄａｔａ×抵抗値ＲＴの差動信号が発生する（図２（ｂ））。
【００７４】
（３）  また、例えば、クロック信号Ｃｌｏｃｋが”１”、すなわち、“Ｈｉｇｈ”レベルである場合、第３、第４のＭＯＳトランジスタＭ３、Ｍ４はオンする。
【００７５】
この場合、第３、第４のＭＯＳトランジスタＭ３、Ｍ４は、それぞれ第２、第３の電流源Ｉ２、Ｉ３に接続されているため、第３のＭＯＳトランジスタＭ３には第２の電流源Ｉ２から供給される電流値Ｉｃｌｏｃｋの電流が流れ、第４のＭＯＳトランジスタＭ４には第３の電流源Ｉ３から供給される電流値Ｉｃｌｏｃｋの電流が流れる。
【００７６】
このとき、第１の送信端子Ｔｏｕｔ１の電位は、電源電位ＶＤＤ−電流値Ｉｃｌｏｃｋ×抵抗値ＲＴとなり、第２の送信端子Ｔｏｕｔ２の電位は、電源電位ＶＤＤ−電流値Ｉｃｌｏｃｋ×抵抗値ＲＴとなる。
【００７７】
（４）  一方、クロック信号Ｃｌｏｃｋが”０”、すなわち、“Ｌｏｗ”レベルである場合、第３、第４のＭＯＳトランジスタＭ３、Ｍ４はオフする。
【００７８】
この場合、第３、第４のＭＯＳトランジスタＭ３、Ｍ４はオフするため、第３、第４のＭＯＳトランジスタＭ３、Ｍ４に電流は流れず、第１および第２の送信端子Ｔｏｕｔ１、Ｔｏｕｔ２の電位は電源電位ＶＤＤになる。
【００７９】
このように、第３、第４のＭＯＳトランジスタＭ３、Ｍ４がクロック信号Ｃｌｏｃｋに応じてスイッチングすることにより、第１および第２の送信端子Ｔｏｕｔ１、Ｔｏｕｔ２は、電源電位ＶＤＤと電源電位ＶＤＤ−電流値Ｉｃｌｏｃｋ×抵抗値ＲＴの同相信号が発生する（図２（ｃ））。
【００８０】
次に、上述のデータ信号Ｄａｔａとクロック信号Ｃｌｏｃｋとが入力される状態（１）〜（４）を重ね合わせて考えたときの差動信号出力装置１０１の動作について説明する。
【００８１】
（１）＋（３）の場合  データ信号Ｄａｔａが“１”、すなわち、“Ｈｉｇｈ”レベル、さらにクロック信号が“１”、すなわち、“Ｈｉｇｈ”レベルの場合、第１、第３、第４のＭＯＳトランジスタＭ１、Ｍ３、Ｍ４はオンし、第２のＭＯＳトランジスタＭ２はオフする。
【００８２】
このとき、第１の送信端子Ｔｏｕｔ１の電位は、電源電位ＶＤＤ−(電流値Ｉｄａｔａ＋電流値Ｉｃｌｏｃｋ)×抵抗値ＲＴとなり、第２の送信端子Ｔｏｕｔ２の電位は、電源電位ＶＤＤ−(電流値Ｉｃｌｏｃｋ)×抵抗値ＲＴとなる。
【００８３】
（１）＋（４）の場合  データ信号Ｄａｔａが“１”、すなわち、“Ｈｉｇｈ”レベル、さらにクロック信号が“０”、すなわち、“Ｌｏｗ”レベルの場合、第１のＭＯＳトランジスタＭ１はオンし、第２、第３、第４のＭＯＳトランジスタＭ２、Ｍ３、Ｍ４はオフする。
【００８４】
このとき、第１の送信端子Ｔｏｕｔ１の電位は、電源電位ＶＤＤ−電流値Ｉｄａｔａ×抵抗値ＲＴとなり、第２の送信端子Ｔｏｕｔ２の電位は、電源電位ＶＤＤとなる。
【００８５】
（２）＋（３）の場合  データ信号Ｄａｔａが“０”、すなわち、“Ｌｏｗ”レベル、さらにクロック信号が“１”、すなわち、“Ｈｉｇｈ”レベルの場合、第２、第３、第４のＭＯＳトランジスタＭ２、Ｍ３、Ｍ４はオンし、第１のＭＯＳトランジスタＭ１はオフする。
【００８６】
このとき、第１の送信端子Ｔｏｕｔ１の電位は、電源電位ＶＤＤ−電流値Ｉｃｌｏｃｋ×抵抗値ＲＴとなり、第２の送信端子Ｔｏｕｔ２の電位は、電源電位ＶＤＤ−(電流値Ｉｄａｔａ＋電流値Ｉｃｌｏｃｋ)×抵抗値ＲＴとなる。
【００８７】
（２）＋（４）の場合  データ信号Ｄａｔａが“０”、すなわち、“Ｌｏｗ”レベル、さらにクロック信号が“０”、すなわち、“Ｌｏｗ”レベルの場合、第２のＭＯＳトランジスタＭ２はオンし、第１、第３、第４のＭＯＳトランジスタＭ１、Ｍ３、Ｍ４はオフする。
【００８８】
このとき、第１の送信端子Ｔｏｕｔ１の電位は、電源電位ＶＤＤとなり、第２の送信端子Ｔｏｕｔ２の電位は、電源電位ＶＤＤ−電流値Ｉｄａｔａ×抵抗値ＲＴとなる。
【００８９】
このときの第１および第２の送信端子Ｔｏｕｔ１、Ｔｏｕｔ２の動作波形は、図２（ａ）のようになる。
【００９０】
このように、差動信号出力装置１０１は一対の送信端子にデータ信号Ｄａｔａに応じた差動信号と、クロック信号Ｃｌｏｃｋに応じたコモンモード信号を出力することができる。
【００９１】
差動信号出力装置１０１から発生するノイズには、差動信号に起因するノイズと、コモンモード信号に起因するノイズとが考えられる。差動信号は、信号線に流れる電流の向きが互いに逆向きとなるため、発生するノイズが相殺される。このため、差動信号に起因して発生するノイズは小さい。一方、コモンモード信号は、信号線に流れる電流の向きは同方向になり、ノイズは相殺されない。このため、コモンモード信号に起因して発生するノイズは差動信号に起因するノイズに比べ大きくなる。本実施形態では、差動信号とコモンモード信号のスルーレートを独立に制御することにより、差動信号とコモンモード信号について、所望のスルーレートを確保しつつ、ノイズの発生を抑制する。
【００９２】
ここで、差動信号出力装置１０１がデータ信号Ｄａｔａ（差動信号）のスルーレートと、クロック信号Ｃｌｏｃｋ（コモンモード信号）のスルーレートとを独立して制御する動作の一例について説明する。
【００９３】
例えば、第１の制御信号ＳＣＯＮ１が”１”、すなわち、“Ｈｉｇｈ”レベルである場合、第１のスイッチ回路ＳＷ１および第２のスイッチ回路ＳＷ２がオンする。
【００９４】
このとき、第１のＭＯＳトランジスタＭ１の他端（ドレイン）は、接地との間に第１の容量Ｃ１が接続された状態となり、第２のＭＯＳトランジスタＭ２の他端（ドレイン）は、接地との間に容量Ｃ２が接続された状態となる。
【００９５】
第１、第２のＭＯＳトランジスタＭ１、Ｍ２の他端（ドレイン）は、データ信号Ｄａｔａの切り替わりに応じて電荷が充放電されるが、このドレインに容量が追加される分、その充放電時間は遅くなる。
【００９６】
このように、第１の制御信号ＳＣＯＮ１により、第１、第２のＭＯＳトランジスタＭ１、Ｍ２のドレインに接続される端子の容量値を制御することで、第１、第２の送信端子Ｔｏｕｔ１、Ｔｏｕｔ２に出力される差動信号のスルーレートを制御することができる。
【００９７】
また、例えば、第２の制御信号ＳＣＯＮ２が”１”、すなわち、“Ｈｉｇｈ”レベルである場合、第３のスイッチＳＷ３および第４のスイッチＳＷ４がオンする。
【００９８】
このとき、第３のＭＯＳトランジスタＭ３の他端（ドレイン）は、接地との間に第３の容量Ｃ３が接続された状態であり、第４のＭＯＳトランジスタＭ４の他端（ドレイン）は、接地との間に第４の容量Ｃ４が接続された状態となる。
【００９９】
第３、第４のＭＯＳトランジスタＭ３、Ｍ４の他端（ドレイン）は、データ信号Ｄａｔａの切り替わりに応じて電荷が充放電されるが、このドレインに容量が追加される分、その充放電時間は遅くなる。
【０１００】
このように、第２の制御信号ＳＣＯＮ２より、第３、第４のＭＯＳトランジスタＭ３、Ｍ４に接続される端子の容量値を制御することで、第１、第２の送信端子Ｔｏｕｔ１、Ｔｏｕｔ２に出力されるコモンモード信号のスルーレートを制御することができる。
【０１０１】
また、既述のように、ゲートに基準電圧ＶＲＥＦが入力される第５、第６のＭＯＳトランジスタＭ５、Ｍ６は出力インピーダンスが高い。
【０１０２】
このため、第３、第４のＭＯＳトランジスタＭ３、Ｍ４がスイッチングし、第３、第４のＭＯＳトランジスタＭ３、Ｍ４の他端（ドレイン）が充放電するときに容量Ｃ１、Ｃ２の容量の影響を受けにくい。
【０１０３】
同様に、既述のように、ゲートに基準電圧ＶＲＥＦが入力される第３、第４のＭＯＳトランジスタＭ７、Ｍ８は出力インピーダンスが高い。
【０１０４】
このため、第１、第２のＭＯＳトランジスタＭ１、Ｍ２がスイッチングし、第１、第２のＭＯＳトランジスタＭ１、Ｍ２の他端（ドレイン）が充放電するときに第３、第４の容量Ｃ３、Ｃ４の容量の影響を受けにくい。
【０１０５】
このように、第１、第２の容量調整回路１０１ｃ１、１０１ｃ２により、データ信号Ｄａｔａ（差動信号）のスルーレートを制御し、さらに独立して、第３、第４の容量調整回路１０１ｃ３、１０１ｃ４により、クロック信号Ｃｌｏｃｋ（コモンモード信号）のスルーレートを制御することができる。
【０１０６】
以上のように、本実施例に係る差動信号出力装置によれば、出力信号のスルーレートをより適切に制御することができる。
【０１０７】
特に、製品によって異なる伝送線路、受信装置に合わせて差動信号出力装置の差動信号、コモンモード信号のスルーレートを調整し、ノイズを抑えた信号を送信することができる。
【実施例２】
【０１０８】
本実施例２では、既述の実施例１と比較し、差動信号出力装置の容量調整回路を除いた構成について説明する。
【０１０９】
図３は、実施形態に係る差動信号出力装置２０１を含む伝送システム２００の構成の一例を示す図である。なお、図３において、図１の符号と同じ符号は、実施例１と同様の構成を示す。
【０１１０】
図３に示すように、伝送システム２００は、差動信号出力装置（ドライバ）２０１と、一対の差動信号線１０３ａ、１０３ｂと、受信装置（レシーバ）１０２と、を備える。
【０１１１】
差動信号出力装置２０１は、第１の送信端子Ｔｏｕｔ１と、第２の送信端子Ｔｏｕｔ２と、差動信号生成回路２０１ａと、コモンモード信号生成回路１０１ｂと、を備える。
【０１１２】
実施例１とは異なる差動信号生成回路２０１ａは、データ信号Ｄａｔａに応じて差動信号を生成し第１の送信端子Ｔｏｕｔ１および第２の送信端子Ｔｏｕｔ２に出力するようになっている。
【０１１３】
この差動信号生成回路２０１ａは、第１の電流源Ｉ１と、第１のＭＯＳトランジスタＭ１と、第２のＭＯＳトランジスタＭ２と、第５のＭＯＳトランジスタＭ５と、第６のＭＯＳトランジスタＭ６と、インバータＩＮと、を有する。
【０１１４】
すなわち、この差動信号生成回路２０１ａは、実施例１の差動信号生成回路１０１ａと比較して、第１、第２の容量調整回路１０１ｃ１、１０１ｃ２が省略されている。したがって、この差動信号生成回路２０１ａは、差動信号のスルーレートを調整する機能は備えていない。
【０１１５】
しかし、差動信号出力装置２０１のその他の構成は、実施例１の差動信号出力装置１０１と同様である。
【０１１６】
すなわち、コモンモード信号生成回路１０１ｂは、クロック信号Ｃｌｏｃｋに応じてコモンモード信号を生成し第１の送信端子Ｔｏｕｔ１および第２の送信端子Ｔｏｕｔ２に出力するようになっている。さらに、このコモンモード信号生成回路１０１ｂは、第２の制御信号ＳＣＯＮ２に応じて該コモンモード信号のスルーレートを制御するようになっている。すなわち、第３、第４の容量調整回路１０１ｃ３、１０１ｃ４により、クロック信号Ｃｌｏｃｋ（コモンモード信号）のスルーレートを制御することができる。
【０１１７】
また、第５、第６のＭＯＳトランジスタＭ５、Ｍ６が存在することにより、第１、第２のＭＯＳトランジスタＭ１、Ｍ２の耐圧を低く設定でき、第１、第２のＭＯＳトランジスタＭ１、Ｍ２の高速化を図ることができる。
【０１１８】
なお、差動信号生成回路２０１ａにおいて、この第５、第６のＭＯＳトランジスタＭ５、Ｍ６は、省略されていてもよい。この場合、第１、第２のＭＯＳトランジスタＭ１、Ｍ２の耐圧を高く設定する必要がある。  
【０１１９】
以上のように、本実施例に係る差動信号出力装置によれば、出力信号のスルーレートをより適切に制御することができる。
【０１２０】
特に、製品によって異なる伝送線路、受信装置に合わせて差動信号出力装置のコモンモード信号のスルーレートを調整し、発生するノイズを抑えた信号を送信することができる。
【実施例３】
【０１２１】
本実施例３では、既述の実施例１と比較し、コモンモード信号生成回路の容量調整回路を除いた構成について説明する。
【０１２２】
図４は、実施形態に係る差動信号出力装置３０１を含む伝送システム３００の構成の一例を示す図である。なお、図４において、図１の符号と同じ符号は、実施例１と同様の構成を示す。
【０１２３】
図４に示すように、伝送システム３００は、差動信号出力装置（ドライバ）３０１と、一対の差動信号線１０３ａ、１０３ｂと、受信装置（レシーバ）１０２と、を備える。
【０１２４】
差動信号出力装置３０１は、第１の送信端子Ｔｏｕｔ１と、第２の送信端子Ｔｏｕｔ２と、差動信号生成回路１０１ａと、コモンモード信号生成回路３０１ｂと、を備える。
【０１２５】
実施例１とは異なるコモンモード信号生成回路３０１ｂは、クロック信号Ｃｌｏｃｋに応じてコモンモード信号を生成し第１の送信端子Ｔｏｕｔ１および第２の送信端子Ｔｏｕｔ２に出力するようになっている。
【０１２６】
このコモンモード信号生成回路３０１ｂは、第２の電流源Ｉ２と、第３の電流源Ｉ３と、第３のＭＯＳトランジスタＭ３と、第３のＭＯＳトランジスタと同じ導電型の第４のＭＯＳトランジスタＭ４と、第７のＭＯＳトランジスタＭ７と、第８のＭＯＳトランジスタＭ８と、を有する。
【０１２７】
すなわち、このコモンモード信号生成回路３０１ｂは、実施例１のコモンモード信号生成回路１０１ｂと比較して、第３、第４の容量調整回路１０１ｃ３、１０１ｃ４が省略されている。したがって、このコモンモード信号生成回路３０１ｂは、コモンモード信号のスルーレートを調整する機能は備えていない
しかし、差動信号出力装置３０１のその他の構成は、実施例１の差動信号出力装置１０１と同様である。
【０１２８】
すなわち、差動信号出力装置１０１ａは、データ信号Ｄａｔａに応じて差動信号を生成し第１の送信端子Ｔｏｕｔ１および第２の送信端子Ｔｏｕｔ２に出力するようになっている。さらに、この差動信号出力装置１０１ａは、第１の制御信号ＳＣＯＮ１に応じて該差動信号のスルーレートを制御するようになっている。すなわち、第１、第２の容量調整回路１０１ｃ１、１０１ｃ２により、データ信号Ｄａｔａ（差動信号）のスルーレートを制御することができる。
【０１２９】
また、第７、第８のＭＯＳトランジスタＭ７、Ｍ８が存在することにより、第３、第４のＭＯＳトランジスタＭ３、Ｍ４の耐圧を低く設定でき、第３、第４のＭＯＳトランジスタＭ３、Ｍ４の高速化を図ることができる。
【０１３０】
なお、コモンモード信号生成回路３０１ｂにおいて、この第７、第８のＭＯＳトランジスタＭ７、Ｍ８は、省略されていてもよい。この場合、第３、第４のＭＯＳトランジスタＭ３、Ｍ４の耐圧を高く設定する必要がある。
【０１３１】
以上のように、本実施例に係る差動信号出力装置によれば、出力信号のスルーレートをより適切に制御することができる。
【０１３２】
特に、製品によって異なる伝送線路、受信装置に合わせて差動信号出力装置の差動信号のスルーレートを調整し、発生するノイズを抑えた信号を送信することができる。
【実施例４】
【０１３３】
実施例４では、既述の実施例の差動信号出力装置を携帯機器に適用したシステムの一例について説明する。
【０１３４】
ここで、図５は、図１に示す伝送システム１００を適用した携帯機器１００１および表示装置を含む構成のブロック図である。
【０１３５】
図５に示すように、例えば、携帯電話等の携帯機器１００１は、論理回路１００１ａと、クロック信号生成回路１００１ｂと、制御回路１００１ｃと、差動信号出力装置１０１と、を備える。
【０１３６】
論理回路１００１ａは、データ信号Ｄａｔａを出力するようになっている。
【０１３７】
クロック信号生成回路１００１ｂは、クロック信号Ｃｌｏｃｋを出力するようになっている。
【０１３８】
差動信号出力装置１０１は、既述のように、データ信号Ｄａｔａおよびクロック信号Ｃｌｏｃｋに応じて、差動信号およびコモンモード信号を出力するようになっている
制御回路１００１ｃは、差動信号出力装置１０１を制御するための制御信号ＳＣＯＮ１、ＳＣＯＮ２を出力するようになっている。
【０１３９】
また、例えば、テレビモニタ等の表示装置１００２は、受信装置１０２と、受信装置１０２により出力されたデータ信号Ｄａｔａ、クロック信号Ｃｌｏｃｋが入力される論理回路１００２ａと、を備える。
【０１４０】
このような構成を有する携帯機器１００１は、差動信号出力装置１０１によりスルーレートを適切に制御し、ノイズが抑制されたデータ信号Ｄａｔａおよびクロック信号Ｃｌｏｃｋを、差動信号線１０３ａ、１０３ｂを介して、表示装置１００２の受信装置１０２に出力することができる。
【０１４１】
なお、図５では、一例として、伝送システム１００を適用した構成について説明したが、既述の伝送システム２００、３００も同様に適用可能である。
【０１４２】
なお、実施形態は例示であり、発明の範囲はそれらに限定されない。
【符号の説明】
【０１４３】
１００、２００、３００  伝送システム
１０１、２０１、３０１、  差動信号出力装置（ドライバ）
１０２  受信装置（レシーバ）
１０３ａ、１０３ｂ  差動信号線
【図１】
2012124571.tif 000003
【図２】
2012124571.tif 000004
【図３】
2012124571.tif 000005
【図４】
2012124571.tif 000006
【図５】
2012124571.tif 000007