(57)【要約】【課題】従来のΔΣ型のＡ／Ｄ変換器を用いたＤＣオフセット補正は過大入力があると発振し正常にＡ／Ｄ変換できないことから、利得アンプの利得を最小に設定しオフセットを測定していたために精度が悪く、またＤＣ値の測定にはＡ／Ｄ変換後にデジタルローパスフィルタが必要であり低速で回路規模が大きくなる課題を有していた。【解決手段】ＤＣオフセット補正時にΔΣ型のＡ／Ｄ変換器３０８の内部の量子化器を用いることで、利得アンプ３０５の利得を大きくとりながら、過大入力があっても発振せず正常にかつ高速にＡ／Ｄ変換結果が得られる。また、Ａ／Ｄ変換器３０８の出力側にデジタルローパスフィルタを必要としないため、小規模な付加回路で実現可能である。【選択図】図１
2012120083.tif 000002
【特許請求の範囲】
【請求項１】
ＤＣオフセット補正機能を備えた無線通信システムであって、
受信システムのＤＣオフセット測定時において、
ΔΣ型のＡ／Ｄ変換器内部の量子化器に対して被測定信号の直接入力経路を有し、前記直接入力経路を経由して前記量子化器でＤＣオフセットを測定することを特徴とする無線通信システム。
【請求項２】
請求項１記載の無線通信システムにおいて、
量子化器の入力にトグルスイッチを有し、
前記ＤＣオフセット測定時に前記トグルスイッチがＡ／Ｄ変換器の入力に接続されることにより直接入力経路が形成されることを特徴とする無線通信システム。
【請求項３】
請求項１記載の無線通信システムにおいて、
前記ΔΣ型のＡ／Ｄ変換器内部のフィードバックＤ／Ａ変換器及び量子化器駆動部の駆動を停止することで、前記ΔΣ型のＡ／Ｄ変換器内部のフィードフォワードパスを直接入力経路として用いることを特徴とする無線通信システム。
【請求項４】
ＲＦ信号を受信し、増幅するＬＮＡと、
前記ＬＮＡから入力された信号を局部発振器の信号とミキシングし、中間周波数信号へと変換するミキサと、
前記ミキサで周波数変換された信号を増幅する第１の利得アンプと、
前記第１の利得アンプの出力信号のうち所望帯域の信号のみを通過させるフィルタと、
前記フィルタから入力された信号を増幅する第２の利得アンプと、
前記第２の利得アンプからの出力信号をデジタル信号へ変換するＡ／Ｄ変換器と、
これらの信号経路に発生したＤＣオフセットを補正するために、前記Ａ／Ｄ変換器の出力に接続され、ＤＣオフセットの初期補正値を設定する第１のオフセット補正制御部と、随時ＤＣオフセットを補正するための第２のオフセット補正制御部とを備え、
前記ＤＣオフセットの補正において、まず、前記第１のオフセット補正制御部が前記第１の利得アンプに初期補正値を設定し、その後、前記第２のオフセット補正制御部が随時前記第２の利得アンプへ補正値を設定し、前記第２の利得アンプへの補正がある基準値以上の場合は、前記第２のオフセット補正制御部が前記第１の利得アンプの前記初期補正値を変更することを特徴とする無線通信システム。
【請求項５】
ＲＦ信号を受信し、増幅するＬＮＡと、
前記ＬＮＡから入力された信号を局部発振器の信号とミキシングし、中間周波数信号へと変換するミキサと、
前記ミキサで周波数変換された信号を増幅する第１の利得アンプと、
前記第１の利得アンプの出力信号のうち所望帯域の信号のみを通過させるフィルタと、
前記フィルタから入力された信号を増幅する第２の利得アンプと、
前記第２の利得アンプからの出力信号をデジタル信号へ変換するＡ／Ｄ変換器と、
これらの信号経路に発生したＤＣオフセットを補正するために、前記Ａ／Ｄ変換器の出力に接続され、ＤＣオフセットの初期補正値を設定する第１のオフセット補正制御部と、随時ＤＣオフセットを補正するための第２のオフセット補正制御部とを備え、
前記ＤＣオフセットの補正において、まず、前記第１のオフセット補正制御部が前記ミキサに初期補正値を設定し、その後、前記第２のオフセット補正制御部が随時前記第２の利得アンプへ補正値を設定し、更に前記第２の利得アンプへの補正がある基準値以上の場合は、前記第２のオフセット補正制御部が前記ミキサの前記初期補正値を変更することを特徴とする無線通信システム。
【請求項６】
ＲＦ信号を受信し、増幅するＬＮＡと、
前記ＬＮＡから入力された信号を局部発振器の信号とミキシングし、中間周波数信号へと変換するミキサと、
前記ミキサで周波数変換された信号を増幅する第１の利得アンプと、
前記第１の利得アンプの出力信号のうち所望帯域の信号のみを通過させるフィルタと、
前記フィルタから入力された信号を増幅する第２の利得アンプと、
前記第２の利得アンプからの出力信号をデジタル信号へ変換するＡ／Ｄ変換器と、
これらの信号経路に発生したＤＣオフセットを補正するために、前記Ａ／Ｄ変換器の出力に接続され、ＤＣオフセットの初期補正値を設定する第１のオフセット補正制御部と、随時ＤＣオフセットを補正するための第２のオフセット補正制御部とを備え、
前記ＤＣオフセットの補正において、まず、前記第１のオフセット補正制御部が前記ミキサに第１の初期補正値を設定し、次に、前記第１のオフセット補正制御部が前記第１の利得アンプに第２の初期補正値を設定し、その後、前記第２のオフセット補正制御部が随時前記第２の利得アンプへ補正値を設定し、更に前記第２の利得アンプへの補正がある基準値以上の場合は、前記第２のオフセット補正制御部が前記第１の利得アンプの前記第２の初期設定値を変更し、更に前記第２の利得アンプへの補正がある第２の基準値以上の場合は、前記第２のオフセット補正制御部が前記ミキサの前記第１の初期設定値を変更することを特徴とする無線通信システム。
【請求項７】
ＲＦ信号を受信し、増幅するＬＮＡと、
前記ＬＮＡから入力された信号を局部発振器の信号とミキシングし、中間周波数信号へと変換するミキサと、
前記ミキサで周波数変換された信号を増幅する第１の利得アンプと、
前記第１の利得アンプの出力信号のうち所望帯域の信号のみを通過させるフィルタと、
前記フィルタから入力された信号を増幅する第２の利得アンプと、
前記第２の利得アンプからの出力信号をデジタル信号へ変換するＡ／Ｄ変換器と、
これらの信号経路に発生したＤＣオフセットを補正するために、前記Ａ／Ｄ変換器の出力に接続され、ＤＣオフセットの初期補正値を設定する第１のオフセット補正制御部と、随時ＤＣオフセットを補正するための第２のオフセット補正制御部とを備え、
前記ＤＣオフセットの補正において、まず、前記第１のオフセット補正制御部が前記ミキサに初期補正値を設定し、その後、前記第２のオフセット補正制御部が随時前記第２の利得アンプへ補正値を設定し、更に前記第２の利得アンプへの補正がある基準値以上の場合は、前記第２のオフセット補正制御部が前記第１の利得アンプのへ補正値を設定し、更に前記第２の利得アンプへの補正がある第２の基準値以上の場合は、前記第２のオフセット補正制御部が前記ミキサの前記初期設定値を変更することを特徴とする無線通信システム。
【請求項８】
請求項４〜７のいずれか１項に記載のＤＣオフセット補正機能を備えた無線通信システムにおいて、
前記第１の利得アンプ又は前記ミキサに設定するＤＣオフセットの初期補正値は、請求項１〜３のいずれか１項に記載の無線通信システムにおけるΔΣ型のＡ／Ｄ変換器を用いたＤＣオフセット補正手法によって設定することを特徴とする無線通信システム。
【請求項９】
請求項８記載のＤＣオフセット補正機能を備えた無線通信システムにおいて、
請求項１〜３のいずれか１項に記載の無線通信システムにおけるΔΣ型のＡ／Ｄ変換器を用いたＤＣオフセット補正手法を実施する場合に、前記フィルタ及び前記第２の利得アンプを通過するパスを遮断し、前記第１の利得アンプから前記Ａ／Ｄ変換器に直接入力できる経路を形成することを特徴とする無線通信システム。
【請求項１０】
請求項４〜９のいずれか１項に記載のＤＣオフセット補正機能を備えた無線通信システムにおいて、
前記ミキサ又は前記第１の利得アンプの初期補正値を変更する場合、変更値を、前記ミキサ又は前記第１の利得アンプのゲイン設定に追従させることを特徴とする無線通信システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣオフセットを補正する機能を備えた無線通信システムに関するものである。
【背景技術】
【０００２】
各種無線通信の受信システムにおいて、ミキサや利得アンプ等では製造ばらつきに起因するＤＣオフセットが存在する。これらＤＣ成分は後段の利得アンプで増幅され、それ以降の信号処理回路のダイナミックレンジを減少させる等の問題が生じる。このため、通常はＤＣ成分を取り除く、或いはＤＣオフセットを検出し、補正する手段が講じられる。
【０００３】
ある従来技術に係る無線通信システムでは、ミキサや利得アンプで生じるＤＣオフセットをＡ／Ｄ変換器でデジタル値に変換し、オフセット補正制御部でＤＣオフセットを相殺するように算出したデジタル値をＤ／Ａ変換器に設定することで、ＤＣオフセットを補正する（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】日本国特許第４０７２０６１号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記従来の無線通信システムでは、ＤＣ値が大きすぎるとＡ／Ｄ変換器の入力が飽和してしまうことがあるため、利得アンプの利得は十分小さくしておく必要がある。このため、ＤＣ値の検出精度が低い。
【０００６】
また、Ａ／Ｄ変換器にΔΣ型が用いられることが多く、ΔΣ型のＡ／Ｄ変換器は過大入力があった場合、発振し正常にＡ／Ｄ変換できない。またΔΣ型のＡ／Ｄ変換器からＤＣ値を得るにはデジタルのローパスフィルタが必要であるため、回路規模の増大を招き、ＤＣ値取得の処理に時間を要する。
【０００７】
本発明の目的は、高精度かつ高速のＤＣオフセット補正を小規模な回路で実現することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本発明では次のような解決手段を講じた。すなわち、ΔΣ型のＡ／Ｄ変換器は量子化器を内部に有しており、この量子化器は低分解能の高速Ａ／Ｄ変換器である点に着目し、ＤＣ値検出にこの量子化器を用いることで、発振の問題は無く高速にＡ／Ｄ変換可能となる。低分解能の問題に対しては、利得アンプの利得を大きくしておくことで検出精度を高めることが可能である。つまり、利得アンプの利得を十分大きくしておき、Ａ／Ｄ変換器への入力を直接、内部の量子化器に接続してＡ／Ｄ変換し、変換結果をもとに制御部がオフセット補正用のＤ／Ａ変換器を制御し、ＤＣオフセット値を０に近づけるのである。この手法によると、高精度かつ高速のＤＣオフセット検出が可能となり、デジタルローパスフィルタが不要で回路規模が小さくできる。
【０００９】
オフセット変動に対して柔軟に対応するためには、次のような解決手段を講じる。すなわち、ＲＦ信号を受信し増幅するＬＮＡ（Low Noise Amplifier）と、前記ＬＮＡから入力された信号を局部発振器の信号とミキシングし中間周波数信号へと変換するミキサと、前記ミキサで周波数変換された信号を増幅する第１の利得アンプと、前記第１の利得アンプの出力信号のうち所望帯域の信号のみを通過させるフィルタと、前記フィルタから入力された信号を増幅する第２の利得アンプと、前記第２の利得アンプからの出力信号をデジタル信号へ変換するＡ／Ｄ変換器と、これらの信号経路に発生したＤＣオフセットを補正するために、前記Ａ／Ｄ変換器の出力に接続され、ＤＣオフセットの初期補正値を設定する第１のオフセット補正制御部と、随時ＤＣオフセットを補正するための第２のオフセット補正制御部とを備えた構成を採用する。そして、前記ＤＣオフセットの補正において、まず、前記第１のオフセット補正制御部が前記第１の利得アンプに初期補正値を設定し、その後、前記第２のオフセット補正制御部が随時前記第２の利得アンプへ補正値を設定し、前記第２の利得アンプへの補正がある基準値以上の場合は、前記第２のオフセット補正制御部が前記第１の利得アンプの前記初期補正値を変更する。
【００１０】
或いは、前記ＤＣオフセットの補正において、まず、前記第１のオフセット補正制御部が前記ミキサに初期補正値を設定し、その後、前記第２のオフセット補正制御部が随時前記第２の利得アンプへ補正値を設定し、更に前記第２の利得アンプへの補正がある基準値以上の場合は、前記第２のオフセット補正制御部が前記ミキサの前記初期補正値を変更する。
【００１１】
或いは、前記ＤＣオフセットの補正において、まず、前記第１のオフセット補正制御部が前記ミキサに第１の初期補正値を設定し、次に、前記第１のオフセット補正制御部が前記第１の利得アンプに第２の初期補正値を設定し、その後、前記第２のオフセット補正制御部が随時前記第２の利得アンプへ補正値を設定し、更に前記第２の利得アンプへの補正がある基準値以上の場合は、前記第２のオフセット補正制御部が前記第１の利得アンプの前記第２の初期設定値を変更し、更に前記第２の利得アンプへの補正がある第２の基準値以上の場合は、前記第２のオフセット補正制御部が前記ミキサの前記第１の初期設定値を変更する。
【００１２】
或いは、前記ＤＣオフセットの補正において、まず、前記第１のオフセット補正制御部が前記ミキサに初期補正値を設定し、その後、前記第２のオフセット補正制御部が随時前記第２の利得アンプへ補正値を設定し、更に前記第２の利得アンプへの補正がある基準値以上の場合は、前記第２のオフセット補正制御部が前記第１の利得アンプのへ補正値を設定し、更に前記第２の利得アンプへの補正がある第２の基準値以上の場合は、前記第２のオフセット補正制御部が前記ミキサの前記初期設定値を変更する。
【発明の効果】
【００１３】
本発明によると、無線受信システムにおいて、高精度かつ高速のＤＣオフセット補正が小規模な回路で実現可能となる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１の実施形態に係る無線通信システムのブロック図である。
【図２】図１中のＡ／Ｄ変換器の内部構成例を示すブロック図である。
【図３】図１の無線通信システムにおけるオフセット補正制御手順を示すフローチャート図である。
【図４】図２の変形例を示すブロック図である。
【図５】本発明の第２の実施形態に係る無線通信システムのブロック図である。
【図６】図５中の第１の利得アンプの内部構成例を示す回路図である。
【図７】図５の変形例を示すブロック図である。
【図８】本発明の第３の実施形態に係る無線通信システムのブロック図である。
【図９】図８の変形例を示すブロック図である。
【図１０】本発明の第４の実施形態に係る無線通信システムのブロック図である。
【図１１】図１０の変形例を示すブロック図である。
【図１２】本発明の第５の実施形態に係る無線通信システムのブロック図である。
【図１３】図１２の変形例を示すブロック図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照しながら、本発明の実施形態に係る無線通信システムについて詳細に説明する。
【００１６】
《第１の実施形態》
図１は、本発明の第１の実施形態に係る無線通信システムのブロック図である。図１によれば、ＲＦ信号をアンテナ３０１で受信しＬＮＡ３０２で増幅した後、ミキサ３０４で局部発振器３０３の信号とミキシングされ中間周波数（ＩＦ）信号へと変換され、第１の利得アンプ３０５で増幅されフィルタ３０６へと送られる。フィルタ３０６で所望帯域の信号のみに制限され、Ａ／Ｄ変換器３０８でデジタル信号へと変換される。
【００１７】
図２は、Ａ／Ｄ変換器３０８の内部構造を示す図である。図２のＡ／Ｄ変換器３０８はΔΣ型のＡ／Ｄ変換器であって、通常動作時においてスイッチ４０７はオペアンプ４０２の出力側と接続され、Ａ／Ｄ変換器３０８の入力側とは切断されている。入力された信号はオペアンプ４０２で構成される積分器４０８を通過し、量子化器４０１でデジタル値に変換され、電流型Ｄ／Ａ変換器４０４を通じてフィードバックされ入力信号と差分が取られることでΔΣ変調を実現する。なお、フィードフォワードパス４００を有してもよく、この場合、入力信号の大部分はフィードフォワードパス４００を通過することになる。
【００１８】
図２において、ＤＣオフセット補正測定用パス４０６を使用するようにスイッチ４０７が切り替えられた場合には、Ａ／Ｄ変換器３０８の入力信号が直接量子化器４０１へと入力される。４０５は電流型Ｄ／Ａ変換器である。
【００１９】
ＤＣオフセットは、図１中のオフセット補正制御部３１１によって、図３の制御手順で制御される。すなわち、初めにＡ／Ｄ変換器３０８がＤＣオフセット制御モードに設定される（６０１）。これは、スイッチ４０７がＡ／Ｄ変換器３０８の入力へと接続され入力信号が直接量子化器４０１へと入力される状態にすることを意味する。次に、初期状態にＤＣオフセットが必ず負になるようにＤ／Ａ変換器３１２を負の最大値に設定する（６０２）。次に第１の利得アンプ３０５の利得を設定し（６０３）、設定変更後状態が安定するまで一定時間待機し（６０４）、量子化器４０１においてＤＣ測定値が正かどうかを判定し（６０５）、負のままであればＤ／Ａ変換器３１２の設定値を正方向にインクリメント（６０６）して一定時間待機（６０４）の状態に戻り、正になれば、次に１つ前のＤＣ測定値と比較して現在のＤＣ値が０に近いかどうかを判定し（６０７）、近ければ現在のＤ／Ａ変換器３１２の設定値を保持（６０８）し、遠ければ、前回のＤ／Ａ変換器３１２の設定値を保持する（６０９）。このように制御することでＤＣオフセットが最小となり、補正が可能となる。
【００２０】
なお、Ａ／Ｄ変換器３０８は、前述のようにフィードフォワードパス４００を有してもよく、その場合、Ａ／Ｄ変換器３０８をＤＣオフセット制御モードに設定する手順（６０１）において、図４に示すように動作停止制御信号５０９により、積分器５０８中のオペアンプ５０２や、電流型Ｄ／Ａ変換器５０４，５０５を動作させず駆動を停止させることで、入力信号はフィードフォワードパス５００を経由して量子化器５０１に直接入力することができる。この構成によれば、信号経路に存在するスイッチ４０７が不要になり、通常動作時のスイッチ４０７による寄生抵抗や寄生容量による性能低下を防止することが可能である。
【００２１】
《第２の実施形態》
図５に、本発明の第２の実施形態に係る構成を示す。本構成は、図１中のフィルタ３０６に対応するフィルタ７０６の出力に第２の利得アンプ７０７を追加することで、更に信号増幅率を上げた構成となっている。特に、本願発明の構成では、ダイレクトコンバージョン方式の受信機等で、製造プロセスに起因して発生し、受信品質を劣化させる要因となる、信号経路に残るＤＣオフセットを抑制するため第１のオフセット補正制御部７１１、第２のオフセット補正制御部７２３を設けている。アンテナ７０１、ＬＮＡ７０２、局部発振器７０３、ミキサ７０４、第１の利得アンプ７０５、フィルタ７０６、Ａ／Ｄ変換器７０８については、図１のアンテナ３０１、ＬＮＡ３０２、局部発振器３０３、ミキサ３０４、第１の利得アンプ３０５、フィルタ３０６、Ａ／Ｄ変換器３０８と同じ構成であるので説明は割愛する。
【００２２】
ここで、本願発明における、無線通信システムのＤＣオフセット補正方法について説明する。まず、ミキサ７０４及び第１の利得アンプ７０５において発生するＤＣオフセットが、後段の回路で増幅され、それ以降の回路のダイナミックレンジを減少させる、又は、それ以降の回路の入力部における歪みを増大させる等の問題に対応するため、システムの初期設定時に、ΔΣ型のＡ／Ｄ変換器７０８を用いて、ミキサ７０４及び第１の利得アンプ７０５のＤＣオフセットを検出し、第１のオフセット補正制御部７１１から初期値設定経路７１６を介して第１のＤ／Ａ変換器７１２に補正値を設定し、第１の利得アンプ７０５にフィードバックをかけることで初期補正を実施する。次に、システムの通常動作時に、Ａ／Ｄ変換器７０８の出力を、デジタルローパスフィルタ７１０を通過させ、その出力をもとに第２のオフセット補正制御部７２３が高精度にＤＣオフセットを検出するとともに、第２のＤ／Ａ変換器７１３に補正値を設定し、第２の利得アンプ７０７にフィードバックをかける。更に、一定値以上のＤＣオフセットを検出した場合には、第１のＤ／Ａ変換器７１２の初期補正値に加算を行い、第１の利得アンプ７０５にフィードバックをかけるとともに、第２のＤ／Ａ変換器７１３の補正値を０から再度設定し、第２の利得アンプ７０７にフィードバックをかける。つまり、システムの通常動作時には、第２のオフセット補正制御部７２３を用い、第２のＤ／Ａ変換器７１３へのフィードバックを下位ビット、第１のＤ／Ａ変換器７１２へのフィードバックを上位ビットとして１つの補正ループ７１７を用いてオフセット補正を行う。
【００２３】
このような本願発明の構成を用いることで、まず、ミキサ７０４の出力をモニタし、ミキサ７０４のＤＣオフセット補正を行い、次に、第１の利得アンプ７０５の出力をモニタし、第１の利得アンプ７０５のＤＣオフセット補正を行い、次に、第２の利得アンプ７０７の出力をモニタし、第２の利得アンプ７０７のＤＣオフセット補正を行うといったような、各々の回路毎にＤＣオフセット補正ループを回す構成での課題、すなわち、
（１）検出部が複数必要であるため、ＤＣオフセット検出の構成が大きくなってしまう、
（２）複数のループが安定しなければならないので、信号が安定するまでに時間がかかってしまう、
という問題が解決される。
【００２４】
具体的には、本願発明の構成では、初期補正値の検出は、従来でも無線通信システムに備えられているΔΣ型のＡ／Ｄ変換器７０８を用いることができるので、ＤＣオフセット検出のための回路構成は小規模にできる。更に、初期補正を行うことで、システム動作時に行う後段回路の補正時間、補正レンジ、かつ、補正用回路を小規模にすることが可能となる。また、第２の利得アンプ７０７に設定すべきＤＣオフセット補正値が設定桁数（ｍ桁）より大きいｎ桁になった場合のみ、ｎ桁のうちの上位ｋ桁（ｋ＝ｎ−ｍ）を第１の利得アンプ７０５のＤＣオフセット補正値に加算する構成をとることで、使用条件に大きな変動がない場合には、第１の利得アンプ７０５のＤＣオフセットを再測定する必要がないため、ＤＣオフセット補正時間の短縮が図れる。一方、設定ゲイン、設定温度、設定周波数の変更により、ミキサ７０４及び第１の利得アンプ７０５のＤＣオフセットが大きく変動した場合には、適切なＤＣオフセット補正を実施することが可能となる。
【００２５】
図６に、第１のＤ／Ａ変換器７１２を用いてＤＣオフセット補正を行う場合の第１の利得アンプ７０５の一例を示す。図６の利得アンプ７０５は、入力トランジスタＭ８０１，Ｍ８０２、電流源Ｉ８０１，Ｉ８０２，Ｉ８０３，Ｉ８０４、可変抵抗Ｒ８０１から構成されるｇｍアンプ８０１と、オペアンプ８０３、可変抵抗Ｒ８０２，Ｒ８０３から構成されるトランスインピーダンスアンプ８０２とによって構成された可変利得アンプである。Ｄ／Ａ変換器７１２は、電流源Ｉ８０５，Ｉ８０６を有する。ＤＣオフセット補正を行う場合には、ｇｍアンプ８０１とトランスインピーダンスアンプ８０２との接続部にＤ／Ａ変換器７１２を接続し、差動信号の一方の信号ラインから電流を引き抜き、もう一方の信号ラインに電流を付加することで、トランスインピーダンスアンプ８０２の可変抵抗Ｒ８０２，Ｒ８０３に流す電流を変更し、ＤＣ電圧を変更する構成となっている。
【００２６】
なお、図５中の第２の利得アンプ７０７や図３中の利得アンプ３０５についても、図６の構成と同様でよい。ただし、利得アンプ３０５，７０５，７０７の構成は、図６の構成に限るものではなく、入力部に抵抗とＤ／Ａ変換器とを接続し、ＤＣ電圧を変更してもよいし、ＤＣ電圧を所望の値に変更できる構成であれば、どのような構成を用いても構わない。
【００２７】
また、第２の実施形態の変形例１として、初期補正値の検出時に、図５に点線で示したように、スイッチ７２０，７２１を設け、切り替えることで、フィルタ７０６、第２の利得アンプ７０７をバイパスし、ミキサ７０４、第１の利得アンプ７０５のみのＤＣオフセット値を検出することも可能である。本構成では、スイッチ７２０，７２１、バイパス経路７１５といった、最小限の構成の追加は必要であるが、フィルタ７０６、第２の利得アンプ７０７で発生するＤＣオフセットによる影響を完全に削減でき、ミキサ７０４、第１の利得アンプ７０５のみの正確なＤＣオフセット値を検出することが可能となる。
【００２８】
また、第２の実施形態の変形例２として、ＤＣオフセットの初期補正値は、初期設定状態においてミキサ７０４、第１の利得アンプ７０５に発生するＤＣオフセット値を検出、設定できればどのような手段を用いても構わないことから、Ａ／Ｄ変換器７０８を用いて設定する代わりに、図７に示すように、別途オフセット補正初期値設定回路７１８を設けて実施しても構わない。オフセット補正初期値設定回路７１８の一例としては、予め測定した値をテーブルとして持っておく等の構成が考えられ、構成要素としては増加するが、フィードフォワード制御となり、更なる高速化を図ることや、初期設定ゲインや設定周波数に合わせてＤＣオフセット補正値を設定することも可能となる。
【００２９】
《第３の実施形態》
図８に、本発明の第３の実施形態に係る構成を示す。本構成の基本構成は、図５と同様のため、同じ構成については同じ符号を付与し、説明を割愛する。
【００３０】
本構成では、図５の構成において、Ａ／Ｄ変換器７０８を用いて、第１のＤ／Ａ変換器７１２から第１の利得アンプ７０５に設定していたＤＣオフセットの初期補正値を、第３のＤ／Ａ変換器７１４からミキサ７０４に設定するように変更した構成となっている。その後、第２の利得アンプ７０７へのオフセット補正値の設定を下位ビット、ミキサ７０４へのオフセット補正値の変更を上位ビットとして、１つの補正ループ７１７を用いてオフセット補正を行う。
【００３１】
本構成を用いることにより、初期設定時におけるＤＣオフセットを、ミキサ７０４で補正することが可能なため、ミキサ７０４より後段回路の入力部で歪み特性を劣化させたり、発生したＤＣオフセットが後段の回路で増幅され、Ａ／Ｄ変換器７０８の入力を飽和させたりすることがなくなる。
【００３２】
ここで、第３の実施形態の変形例１として、初期補正値の検出時に、図８に点線で示したように、スイッチ７２０，７２１を設け、切り替えることで、フィルタ７０６、第２の利得アンプ７０７をバイパスし、ミキサ７０４、第１の利得アンプ７０５のみのＤＣオフセット値を検出することも可能である。本構成では、スイッチ７２０，７２１、バイパス経路７１５といった、最小限の構成の追加は必要であるが、フィルタ７０６、第２の利得アンプ７０７で発生するＤＣオフセットによる影響を完全に削減でき、ミキサ７０４、第１の利得アンプ７０５のみの正確なＤＣオフセット値を検出することが可能となる。
【００３３】
また、第３の実施形態の変形例２として、ＤＣオフセットの初期補正値は、初期設定状態においてミキサ７０４、第１の利得アンプ７０５に発生するＤＣオフセット値を検出、設定できればどのような手段を用いても構わないことから、Ａ／Ｄ変換器７０８を用いて設定する代わりに、図９に示すように、別途オフセット補正初期値設定回路７１８を設けて実施しても構わない。オフセット補正初期値設定回路７１８の一例としては、予め測定した値をテーブルとして持っておく等の構成が考えられ、構成要素としては増加するが、フィードフォワード制御となり、更なる高速化を図ることや、初期設定ゲインや設定周波数に合わせてＤＣオフセット補正値を設定することも可能となる。
【００３４】
《第４の実施形態》
図１０に、本発明の第４の実施形態に係る構成を示す。本構成の基本構成は、図５と同様のため、同じ構成については同じ符号を付与し、説明を割愛する。
【００３５】
本構成では、図５の構成において、Ａ／Ｄ変換器７０８を用いて、第１のＤ／Ａ変換器７１２から第１の利得アンプ７０５に設定していたＤＣオフセットの初期補正値を、Ａ／Ｄ変換器７０８を２回動作させ、まず、第３のＤ／Ａ変換器７１４からミキサ７０４に第１の初期補正値を設定し、次に、第１のＤ／Ａ変換器７１２から第１の利得アンプ７０５に第２の初期補正値を設定する構成となっている。その後、第２の利得アンプ７０７へのオフセット補正値の設定を下位ビット、第１の利得アンプ７０５へのオフセット補正値の変更を中位ビット、ミキサ７０４へのオフセット補正値の変更を上位ビットとして、１つの補正ループ７１７を用いてオフセット補正を行う。
【００３６】
本構成を用いることにより、初期補正時において、ミキサ７０４及び第１の利得アンプ７０５の入力ノードで発生したＤＣオフセットをミキサ７０４で補正した後、更に、第１の利得アンプ７０５で発生する残留ＤＣオフセットを第１の利得アンプ７０５で補正でき、第１の利得アンプ７０５より後段回路の入力部で歪み特性を劣化させたり、発生したＤＣオフセットが後段の回路で増幅され、Ａ／Ｄ変換器７０８の入力を飽和させたりすることがなくなる。
【００３７】
ここで、第４の実施形態の変形例１として、初期補正値の検出時に、図１０に点線で示したように、スイッチ７２０，７２１を設け、切り替えることで、フィルタ７０６、第２の利得アンプ７０７をバイパスし、ミキサ７０４、第１の利得アンプ７０５のみのＤＣオフセット値を検出することも可能である。本構成では、スイッチ７２０，７２１、バイパス経路７１５といった、最小限の構成の追加は必要であるが、フィルタ７０６、第２の利得アンプ７０７で発生するＤＣオフセットによる影響を完全に削減でき、ミキサ７０４、第１の利得アンプ７０５のみの正確なＤＣオフセット値を検出することが可能となる。
【００３８】
また、第４の実施形態の変形例２として、ＤＣオフセットの第１の初期補正値又は第２の初期補正値は、初期設定状態においてミキサ７０４、第１の利得アンプ７０５に発生するＤＣオフセット値を検出、設定できればどのような手段を用いても構わないことから、Ａ／Ｄ変換器７０８を用いて設定する代わりに、図１１に示すように、別途オフセット補正初期値設定回路７１８を設けて実施しても構わない。オフセット補正初期値設定回路７１８の一例としては、予め測定した値をテーブルとして持っておく等の構成が考えられ、構成要素としては増加するが、フィードフォワード制御となり、更なる高速化を図ることや、初期設定ゲインや設定周波数に合わせてＤＣオフセット補正値を設定することも可能となる。
【００３９】
更に、第４の実施形態の変形例３として、求められる精度に応じて、第３のＤ／Ａ変換器７１４からミキサ７０４のみに初期補正値を設定した後、第２の利得アンプ７０７へのオフセット補正値の設定を下位ビット、第１の利得アンプ７０５へのオフセット補正値の設定を中位ビット、ミキサ７０４へのオフセット補正値の変更を上位ビットとして、１つの補正ループ７１７を用いてＤＣオフセットを行うというような、第４の実施形態の一部を簡略化したＤＣオフセット手法を用いても構わない。
【００４０】
《第５の実施形態》
図１２及び図１３に、本発明の第５の実施形態に係る構成を示す。本構成の基本構成は、図５と同様のため、同じ構成については同じ符号を付与し、説明を割愛する。
【００４１】
本構成は、図５、図７〜図１１の構成のＡ／Ｄ変換器７０８の出力に、ＡＧＣ（Automatic Gain Control）制御部７１９を追加したものである。ＡＧＣ制御部７１９は、無線通信システムの各種通信状態において、各回路が飽和せず、所望のゲイン特性が実現できるよう、ＬＮＡ７０２、ミキサ７０４、第１の利得アンプ７０５、第２の利得アンプ７０７各々にゲインを設定する。このとき、各回路では、ゲインの変更に伴ない、ＤＣオフセット値も変動している。そこで、予めＡＧＣ制御部７１９から第１のオフセット補正制御部７１１にゲイン変動の信号を送り、ゲインに連動するＤＣオフセット値の変動量についての設定を行うことで、Ｄ／Ａ変換器７１２，７１４への設定値の収束時間の短縮を図る。
【００４２】
本構成を用いることで、第２のオフセット補正制御部７２３で補正量を検出する前に、第１の利得アンプ７０５やミキサ７０４への補正値を変更することができるので、第２の利得アンプ７０７の補正レンジを小さく、補正ループの収束時間を短縮することが可能となる。
【産業上の利用可能性】
【００４３】
本発明に係るＤＣオフセット補正はΔΣ型のＡ／Ｄ変換器を有し、ＤＣオフセットを問題とする無線受信システムにおいて、高速かつ高精度のＤＣオフセット補正を小規模な回路で実現可能であるため、有用である。
【符号の説明】
【００４４】
３０１  アンテナ
３０２  ＬＮＡ
３０３  局部発振器
３０４  ミキサ
３０５  利得アンプ
３０６  フィルタ
３０８  Ａ／Ｄ変換器
３１１  オフセット補正制御部
３１２  Ｄ／Ａ変換器
４００  フィードフォワードパス
４０１  量子化器
４０２  オペアンプ
４０４，４０５  Ｄ／Ａ変換器
４０６  ＤＣオフセット補正測定用パス
４０７  ＤＣオフセット補正測定用切り替えスイッチ
４０８  積分器
５００  フィードフォワードパス
５０１  量子化器
５０２  オペアンプ
５０４，５０５  Ｄ／Ａ変換器
５０８  積分器
５０９  動作停止制御信号
７０１  アンテナ
７０２  ＬＮＡ
７０３  局部発振器
７０４  ミキサ
７０５  第１の利得アンプ
７０６  フィルタ
７０７  第２の利得アンプ
７０８  Ａ／Ｄ変換器
７１０  デジタルローパスフィルタ
７１１  第１のオフセット補正制御部
７１２，７１３，７１４  Ｄ／Ａ変換器
７１５  バイパス経路
７１６  オフセット補正初期値設定経路
７１７  オフセット補正経路
７１８  オフセット補正初期値設定回路
７１９  ＡＧＣ制御部
７２０，７２１  パス切り替えスイッチ
７２３  第２のオフセット補正制御部
８０１  ｇｍアンプ
８０２  トランスインピーダンスアンプ
８０３  オペアンプ
Ｉ８０１〜Ｉ８０６  電流源
Ｒ８０１〜Ｒ８０３  可変抵抗
Ｍ８０１，Ｍ８０２  入力トランジスタ
【図１】
2012120083.tif 000003
【図２】
2012120083.tif 000004
【図３】
2012120083.tif 000005
【図４】
2012120083.tif 000006
【図５】
2012120083.tif 000007
【図６】
2012120083.tif 000008
【図７】
2012120083.tif 000009
【図８】
2012120083.tif 000010
【図９】
2012120083.tif 000011
【図１０】
2012120083.tif 000012
【図１１】
2012120083.tif 000013
【図１２】
2012120083.tif 000014
【図１３】
2012120083.tif 000015