(57)【要約】【課題】ダイオードと電極材料とのコンタクト抵抗を低減した半導体装置及びその製造方法を提供する。【解決手段】実施形態によれば、半導体装置は、シリコンを含むダイオードと、前記ダイオードに対して積層された金属層及び可変抵抗膜と、前記ダイオードと前記金属層との間に設けられた、チタンとシリコンと窒素とを含む層と、を備えた。前記チタンと前記シリコンと前記窒素とを含む前記層は、前記窒素よりも前記チタンまたはチタンシリサイドを多く含む。【選択図】図２
2012059995.tif 000002
【特許請求の範囲】
【請求項１】
シリコンを含むダイオードと、
前記ダイオードに対して積層された金属層及び可変抵抗膜と、
前記ダイオードと前記金属層との間に設けられ、チタンとシリコンと窒素とを含む層であって、前記窒素よりも前記チタンまたはチタンシリサイドを多く含む層と、
を備えたことを特徴とする半導体装置。
【請求項２】
シリコンを含むダイオードを形成する工程と、
前記ダイオード上に、窒素よりもチタンを多く含むチタンリッチな窒化チタン膜を形成する工程と、
第１の熱処理により、前記チタンと前記シリコンと前記窒素とを含む層であって、前記窒素よりも前記チタンまたはチタンシリサイドを多く含む層を前記ダイオード上に形成する工程と、
前記チタンと前記シリコンと前記窒素とを含む前記層上に、可変抵抗膜を形成する工程と、
前記第１の熱処理よりも後に行われる第２の熱処理により、前記ダイオードを活性化させる工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項３】
チタンターゲットと窒素ガスを用いた反応性スパッタリング法で、前記チタンリッチな窒化チタン膜を形成することを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
前記チタンリッチな窒化チタン膜を形成する工程は、
前記ダイオード上にチタン膜を形成する工程と、
前記チタン膜に窒素を添加する工程と、
を有することを特徴とする請求項２記載の半導体装置の製造方法。
【請求項５】
前記チタン膜を窒素ガス雰囲気で窒化することで、前記チタン膜に前記窒素を添加することを特徴とする請求項４記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
新しい不揮発性メモリとして、可変抵抗膜を記憶層として用いた抵抗変化型メモリが期待されている。また、高集積化の観点から、ワードラインと、ワードラインに対して３次元的に交差するビットラインと、これらワードラインとビットラインとの交点に設けた可変抵抗膜を含むメモリセルと、を複数積層した構造が提案されている。
【０００３】
この構造では、書き込み対象のメモリセルに書き込みを行っている時、選択していない他のメモリセルにも逆方向バイアスが印加され得る。そのため、整流性のあるダイオードをメモリセルに対して直列接続するように積層させた構造が提案されている。
【０００４】
一般に、オフ状態では可変抵抗膜の抵抗が高く流れる電流は小さく、オン状態では可変抵抗膜の抵抗が低く流れる電流が大きい。オフ状態の可変抵抗膜にセット電圧ＶＳＥＴを印加することでオン状態に、オン状態の可変抵抗膜にリセット電圧ＶＲＥＳＥＴを印加することでオフ状態にすることができる。
【０００５】
ここで、上記ダイオードの順方向電流が小さいと、ＶＳＥＴとＶＲＥＳＥＴとのマージンが小さくなり、メモリセルを誤動作させてしまうおそれがある。したがって、上記メモリデバイスにおけるダイオードには、順方向電流が大きいことが求められる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−１２４４７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ダイオードと電極材料とのコンタクト抵抗を低減した半導体装置及びその製造方法を提供する。
【課題を解決するための手段】
【０００８】
実施形態によれば、半導体装置は、シリコンを含むダイオードと、前記ダイオードに対して積層された金属層及び可変抵抗膜と、前記ダイオードと前記金属層との間に設けられた、チタンとシリコンと窒素とを含む層と、を備えた。前記チタンと前記シリコンと前記窒素とを含む前記層は、前記窒素よりも前記チタンまたはチタンシリサイドを多く含む。
【図面の簡単な説明】
【０００９】
【図１】実施形態に係る半導体装置の要部の模式斜視図。
【図２】実施形態に係る半導体装置の要部の模式断面図。
【図３】実施形態に係る半導体装置の要部の模式断面図。
【図４】実施形態に係る半導体装置の製造方法を示す模式断面図。
【図５】実施形態に係る半導体装置の製造方法を示す模式断面図。
【図６】実施形態に係る半導体装置の製造方法を示す模式断面図。
【図７】実施形態に係る半導体装置の製造方法を示す模式断面図。
【図８】実施形態に係る半導体装置の他の製造方法を示す模式断面図。
【図９】実施形態に係る半導体装置のさらに他の製造方法を示す模式断面図。
【図１０】高温アニールによるチタンシリサイドの凝集を示す模式断面図。
【図１１】チタンシリサイド形成面の抵抗率の累積確率分布を示すグラフ。
【図１２】チタンターゲットと窒素ガスを用いた反応性スパッタリング法で窒化チタン膜を形成する際の、窒化モード領域と非窒化モード領域を説明するためのグラフ。
【図１３】窒化チタン膜の比抵抗の窒素ガス流量依存性を示すグラフ。
【図１４】窒素ガス雰囲気でチタン膜を窒化したときの深さ方向の窒化量を示すグラフ。
【発明を実施するための形態】
【００１０】
以下、図面を参照し、実施形態について説明する。
【００１１】
図１（ａ）は、実施形態に係る半導体装置の要部の構造を例示する模式斜視図である。本実施形態に係る半導体装置は、第１の配線１０と、第１の配線１０に対して３次元的に交差して設けられた第２の配線２０と、第１の配線１０と第２の配線２０との間に挟持されたピラー状の積層構造体４０とを有する。第１の配線１０と第２の配線２０とは、平面視で非平行である。
【００１２】
第１の配線１０、第２の配線２０および積層構造体４０は、２次元方向に複数設けられ、さらにそれらが複数積層されている。  
図１（ａ）における第１の配線１０、第２の配線２０は、それぞれ、図１（ｂ）におけるワード線ＷＬ、ビット線ＢＬに対応する。あるいは、第１の配線１０がビット線ＢＬに対応し、第２の配線２０がワード線ＷＬに対応する。ワード線ＷＬ及びビット線ＢＬの本数及び積層数は任意である。
【００１３】
積層構造体４０は、ワード線ＷＬとビット線ＢＬとがそれぞれ交差するクロスポイントに設けられている。積層構造体４０は、記憶層である可変抵抗膜１７と整流素子であるダイオード１２とが、第１の配線１０と第２の配線２０との間に直列接続された構造を有する。ダイオード１２は、第１の配線１０上に、金属層である下部電極１１を介して設けられている。なお、本明細書における金属層は、金属を含み導電性を有する層を表し、金属窒化物などの金属化合物層も含む。可変抵抗膜１７は、ダイオード１２上にバリアメタル層１６を介して設けられ、可変抵抗膜１７上には、金属層である上部電極１８を介して第２の配線２０が形成されている。ダイオード１２とバリアメタル層１６との間には、チタンとシリコンと窒素とを含む層３０が設けられている。
【００１４】
図２（ａ）は、積層構造体４０のさらに詳細な断面構造の第１の具体例を表す。
【００１５】
第１の配線１０及び第２の配線２０は、例えばタングステンを含む。ダイオード１２は、シリコンを含む。下部電極１１は、第１の配線１０に含まれるタングステンと、ダイオード１２に含まれるシリコンとを反応させないようにバリア性を有する例えば窒化チタン膜である。
【００１６】
ダイオード１２は、例えば、ｎ形シリコン層とｐ形シリコン層との間にノンドープシリコン層を挟んだＰＩＮ（P-Intrinsic-N）構造を有する。あるいは、ダイオード１２は、ＰＩＮ構造に限らず、ＭＩＳ（Metal-Insulator-Silicon）構造、ＳＩＳ（Silicon-Insulator-Silicon）構造のダイオードであってもよい。
【００１７】
ダイオード１２上には、チタンシリサイド膜１３が設けられている。チタンシリサイド膜１３は、実質的にチタンシリサイドのみを含むチタンシリサイドの単層構造である。
【００１８】
チタンシリサイド膜１３上には、チタンとシリコンと窒素とを含む層１４が設けられている。チタンとシリコンは他の元素と結合せずにそれぞれ単独で層１４に含まれる。また、チタンとシリコンは互いに結合して、チタンシリサイドとして層１４に含まれる。また、この層１４は、窒素よりもチタンシリサイドを多く含む。あるいは、層１４は、窒素よりもチタンを多く含む。
【００１９】
層１４上には、窒化チタン膜１５が設けられている。窒化チタン膜１５は、窒素よりもチタンを多く含むチタンリッチな膜である。
【００２０】
層１４に含まれるチタンシリサイド、およびチタンシリサイド膜１３は、後述するように、ダイオード１２に含まれるシリコンと、チタンリッチな窒化チタン膜１５に含まれるチタンとが反応することで生成されたものである。あるいは、上記チタンシリサイドは、ダイオード１２上に形成されたチタン膜とこのチタン膜上に形成された窒化チタン膜との積層構造におけるチタン膜と、ダイオード１２のシリコンとが反応することで生成されたものである。
【００２１】
チタンリッチな窒化チタン膜１５上には、金属層であるバリアメタル層１６が設けられている。バリアメタル層１６は、例えば窒化チタン膜であり、その上に設けられる可変抵抗膜１７を構成する元素が、バリアメタル層１６より下の層に拡散するのを防止する。バリアメタル層１６は、元素拡散を防止するバリア性を発現し、且つ可変抵抗膜１７に所望の特性を発揮させるのに良好な組成を有する。
【００２２】
バリアメタル層１６上には、可変抵抗膜１７が設けられている。可変抵抗膜１７は、印加する電圧の大きさによって抵抗値が変化する。例えば、可変抵抗膜１７として、金属酸化物などを用いることができる。
【００２３】
可変抵抗膜１７上には、金属層である上部電極１８が設けられている。上部電極１８上には、ストッパー膜１９を介して、図１（ａ）に示す第２の配線２０が設けられる。ストッパー膜１９は、例えばタングステンを含む。上部電極１８は、可変抵抗膜１７を構成する元素と、ストッパー膜１９に含まれるタングステンとの相互拡散を防止するバリアメタルとしても機能する。
【００２４】
本実施形態に係る半導体装置は、不揮発性のメモリデバイスである。第１の配線１０と第２の配線２０を介して可変抵抗膜１７に電圧を印加することで可変抵抗膜１７の抵抗値を変化させることができ、その後電圧の印加を止めても相対的に高抵抗状態と低抵抗状態のどちらかを安定して維持することができる。それぞれの状態が、データの"０"または"１"に対応する。
【００２５】
抵抗が高く流れる電流が小さいオフ状態の可変抵抗膜１７にセット電圧ＶＳＥＴを印加することで、抵抗が低く流れる電流が大きいオン状態（セット状態）にすることができる。オン状態の可変抵抗膜１７にリセット電圧ＶＲＥＳＥＴを印加することでオフ状態（リセット状態）にすることができる。
【００２６】
第１の配線１０、可変抵抗膜１７、および第２の配線２０をそれぞれ複数積層させた構造においては、書き込み対象の選択セルに書き込みを行う際に、非選択セルにも逆方向バイアスが印加され得るが、整流性を有するダイオード１２によって、非選択セルの誤セット及び誤リセットが防止される。
【００２７】
次に、図４（ａ）〜図７（ｂ）を参照して、実施形態に係る半導体装置の製造方法について説明する。
【００２８】
まず、図示しない基板上にメモリセルを動作させる回路を形成し、その回路の上に、図４（ａ）に示す絶縁層８を形成する。その後、絶縁層８上に、第１の配線１０を構成する金属膜（例えばタングステン膜）を形成した後、その金属膜を複数のライン状にパターニングする。これにより、図４（ａ）に示すように、複数の第１の配線１０が形成される。隣り合う第１の配線１０間には、絶縁層９が設けられる。
【００２９】
次に、図４（ｂ）に示すように、第１の配線１０及び絶縁層９上に、下部電極１１として、例えば窒化チタン膜を５−１０（ｎｍ）程度の厚さで形成する。
【００３０】
次に、下部電極１１上に、いずれもアモルファス状態のｎ形シリコン層、ノンドープシリコン層及びｐ形シリコン層を形成する。これらは、同じチャンバー内で大気にさらすことなく続けて形成する。これにより、下部電極１１上に、ダイオード１２が形成される。
【００３１】
ｎ形シリコン層は、不純物として例えばリンを含み、その濃度は、１０２０−１０２１（atom／cm３）が望ましい。また、ｎ形シリコン層の厚さは、２−１５（ｎｍ）程度が望ましい。ノンドープシリコン層の厚さは、５０−１２０（ｎｍ）程度が望ましい。ｐ形シリコン層は、不純物として例えばボロンを含み、その濃度は、１０２０−１０２１（atom／cm３）が望ましい。ｐ形シリコン層の厚さは、２−１５（ｎｍ）程度が望ましい。
【００３２】
ダイオード１２の上面は、ｐ形シリコン層またはｎ形シリコン層である。あるいは、それらの層の上に、それらの層よりも低不純物濃度のシリコン層を形成してもよい。
【００３３】
次に、図５（ａ）に示すように、ダイオード１２上にチタンリッチな窒化チタン膜１５を形成し、さらにその窒化チタン膜１５上にバリアメタル層１６を形成する。
【００３４】
この後、第１の熱処理（アニール）を行い、ダイオード１２の上面にチタンシリサイドを含む層を形成する。例えば、５００−７００（℃）程度で第１の熱処理を行う。これにより、チタンリッチな窒化チタン膜１５のチタンが、ダイオード１２上に形成された自然酸化膜を還元し、ダイオード１２のシリコンと反応する。
【００３５】
この結果、図５（ｂ）に示すように、ダイオード１２上にチタンシリサイド膜１３が形成され、さらに、チタンシリサイド膜１３上に、チタンとシリコンと窒素とを含む層１４が形成される。この層１４に含まれるチタン及びシリコンの少なくとも一部は、チタンシリサイドとして層１４に含まれてもよい。チタンシリサイド膜１３におけるチタンシリサイドおよび層１４に含まれるチタンシリサイドは、例えばダイシリサイド（ＴｉＳｉ２）である。
【００３６】
シリサイドを形成するための金属層である窒化チタン膜１５は、窒素よりもチタンを多く含有し、チタン含有率が５０原子百分率（atomic percent）を越えるチタンリッチな窒化チタン膜１５である。
【００３７】
チタンリッチな窒化チタン膜１５は、チタンターゲットと窒素ガスを用いた反応性スパッタリング法によって容易に形成することができる。具体的には、チャンバー内に成膜対象のウェーハとチタンターゲットとを対向させて配置し、そのチャンバー内に窒素ガスと、不活性ガス（例えばアルゴンガス）を導入する。そして、ウェーハとターゲット間に電圧を印加して、イオン化させたアルゴンをターゲットに衝突させ、叩き出されたターゲット物質をウェーハ上に堆積させる。
【００３８】
このときのターゲット表面の状態によって、スパッタリングのモードを、非窒化モードと窒化モードとに区別することができる。
【００３９】
図１２は、チャンバー内への窒素ガス（Ｎ２ガス）の導入量と、チャンバー内圧力との関係を表す。横軸は窒素ガスの導入量（ｓｃｃｍ）を、縦軸はチャンバー内圧力（Ｐａ）を表す。
【００４０】
窒素ガス導入量が少ない領域では、窒素ガス導入量が増えてもチャンバー内圧力はほとんど上昇せず、低い圧力の状態が続く。この領域を非窒化モードと呼ぶ。これに対して、窒化モードでは、窒素ガス導入量の増大に伴いチャンバー内圧力が上昇していく。この領域を窒化モードと呼ぶ。なお、非窒化モードは、non-poison mode、窒化モードは、poison-modeと呼ばれることもある。
【００４１】
また、図１３は、反応性スパッタリング法によって形成される窒化チタン膜の比抵抗の、窒素ガス流量依存性を示す。横軸は、チャンバー内への窒素ガス（Ｎ２ガス）の導入量（ｓｃｃｍ）を、縦軸は、成膜される窒化チタン膜の比抵抗（μΩ・ｃｍ）を表す。
【００４２】
図１３では、ウェーハ側に印加するバイアス電力が０（Ｗ）、２００（Ｗ）、３００（Ｗ）の３つの例を示しているが、そのバイアス電力に依らず、窒素ガス導入量の増加に伴って抵抗が上昇し、ピークに達した後、下がる傾向がある。また、バイアス電力の違いによって、比抵抗のピークポイントが若干ずれる。そのため、得ようとする膜質に応じてバイアス電力を選択すればよい。
【００４３】
非窒化モードでは、ターゲット表面は母材金属であるチタンの部分が、窒化された部分よりも多く、チタンがターゲット表面のほとんどを占めている。非窒化モードでは、ターゲット表面がほぼチタンの状態で、そのチタンがスパッタリングされ、ウェーハに到達する途中、あるいはウェーハ表面で窒化する。この非窒化モードでウェーハに形成される窒化チタン膜は、窒素よりもチタンを多く含有するチタンリッチの窒化チタン膜となる。
【００４４】
一方、窒化モードでは、ターゲット表面のチタンが十分窒化され、その窒化チタンがスパッタリングされて、ウェーハ上に堆積する。この窒化モードでは、チタンと窒素との組成比がほぼ１：１、あるいはチタン含有率が５０原子百分率（atomic percent）以下の窒化チタン膜が形成される。
【００４５】
なお、ＣＶＤ（Chemical Vapor Deposition）法やＡＬＤ（Atomic Layer Deposition）法でも、チタンリッチの窒化チタン膜を形成することができる。これらの方法の場合、チャンバー内に導入する例えば窒素ガスやアンモニアガスの分圧比を制御、あるいは、プラズマやラジカルの照射により、吸着した原料ガスの分解を促進させることなどにより、チタンリッチの窒化チタン膜を形成することができる。
【００４６】
前述したように、第１の熱処理により、ダイオード１２とバリアメタル層１６との間にチタンシリサイドを含む層が形成される。この後、図６（ａ）に示すように、バリアメタル層１６上に、可変抵抗膜１７、上部電極１８およびストッパー層１９を順に形成する。
【００４７】
なお、バリアメタル層１６は、可変抵抗膜１７の構成元素の拡散を防ぐバリア性と、可変抵抗膜１７が抵抗値を変化させるスイッチング性能の観点から、窒化チタンが望ましく、その厚さは１０（ｎｍ）程度が望ましい。バリアメタル層１６に用いる窒化チタンの組成は、可変抵抗膜１７に応じて決めることができる。バリアメタル層１６の組成が、シリサイドを形成するための窒化チタン膜１５と同じ組成の場合には、窒化チタン膜１５とバリアメタル層１６とを、同じ条件の同じプロセスで一括して形成することができる。
【００４８】
ストッパー膜１９を形成した後、ストッパー膜１９上に、図示しないマスク（例えば、ＴＥＯＳ（tetraethoxysilane）膜、シリコン窒化膜など）を形成し、そのマスクに所望の開口を形成するパターニングを行う。そして、例えばＲＩＥ（Reactive Ion Etching）法で、図６（ａ）に示した積層体を選択的に除去する。これにより、図６（ｂ）に示すように、第１の配線１０上に、例えばアスペクト比（幅に対する高さの比）が４以上のピラー状の積層構造体４０が形成される。
【００４９】
その後、図７（ａ）に示すように、隣り合う積層構造体４０間を層間絶縁膜（例えばＴＥＯＳ膜）２１で埋め込む。層間絶縁膜２１は、積層構造体４０の上面を覆うように形成された後、例えばＣＭＰ（Chemical Mechanical Polishing）法にて、積層構造体４０の最上層であるストッパー膜１９が露出するまで研磨される。層間絶縁膜２１に対して異なる材料（例えばタングステン）からなるストッパー膜１９は、この研磨停止タイミングを認識するストッパーとして機能する。
【００５０】
この後、第２の熱処理を行い、シリコンに対して導電性を付与する不純物がドープされた構造を有するダイオード１２を活性化させる。シリコン層がアモルファス状態の場合には、この熱処理により結晶化する。第２の熱処理の温度は、前述したシリサイド反応をさせる第１の熱処理時の温度以上であり、例えば、７００−９００（℃）程度である。また、第２の熱処理の時間は、例えば、３−８０秒程度である。
【００５１】
チタンシリサイドが形成された後、高温の熱処理が行われると、チタンシリサイドが凝集してしまうことがある。このチタンシリサイドの凝集について、図１０（ａ）〜（ｃ）を参照して説明する。
【００５２】
図１０（ａ）に示すように、シリコン層１０１上に、３（ｎｍ）の厚さのチタン膜１０２を形成し、そのチタン膜１０２上に、１０（ｎｍ）の厚さの窒化チタン膜１０３を形成する。窒化チタン膜１０３は、本実施形態におけるバリアメタル層１６に対応する。
【００５３】
この後、６００−７００（℃）程度の熱処理を行い、図１０（ｂ）に示すように、シリコン層１０１と窒化チタン膜１０３との間に、チタンシリサイド（ＴｉＳｉ２）膜１０４を形成する。
【００５４】
そして、この後の工程にて、７００（℃）を越える熱処理が行われると、図１０（ｃ）に示すように、チタンシリサイド１０４ａが島状に凝集してしまうことがある。この凝集が起こる前の図１０（ｂ）におけるチタンシリサイド膜１０４の底面（チタンシリサイド膜１０４とシリコン層１０１との界面）を、図１０（ｃ）中に破線で示す。
【００５５】
シリコン層１０１と窒化チタン膜１０３との界面において、島状に凝集したチタンシリサイド１０４ａが存在しない領域には、ｎ形またはｐ形不純物濃度が非常に低いシリコンが析出してしまう。その領域におけるｎ形またはｐ形不純物濃度は１０１９（ｃｍ−３）以下の低濃度であるため、電気的に活性化していても、その領域ではシリコン層１０１と窒化チタン膜１０３とのコンタクト抵抗が非常に高くなってしまう。
【００５６】
本実施形態では、ダイオード１２上にチタン膜ではなく、チタンリッチの窒化チタン膜１５を形成した状態で、シリサイド反応をさせる。これにより、チタンシリサイドと窒素とを含む層１４を形成することができる。
【００５７】
チタンシリサイドの単層は、前述したように、その後に高温が加わると凝集を起こしやすい。しかし、本実施形態の層１４は、チタンシリサイドに加えて窒素も含むことから、その後に７００−９００（℃）程度の温度が加わっても、チタンシリサイドが凝集し難くなる。すなわち、ダイオード１２の活性化の高温アニール（第２の熱処理）の後も、ダイオード１２上における面方向全体にチタンシリサイドが分布した構造を維持できる。この結果、ダイオード１２とその上の金属層とのコンタクト抵抗を低減できる。
【００５８】
図２（ｂ）は、層１４がダイオード１２と直接接する第２の具体例の断面構造を示す。
チタンリッチな窒化チタン膜１５の膜厚、シリサイド反応時の条件（温度、時間等）によっては、図２（ａ）の第１の具体例に示すように、ダイオード１２と層１４との間にチタンシリサイドの単層膜であるチタンシリサイド膜１３が形成される場合と、図２（ｂ）の第２の具体例に示すように、ダイオード１２と層１４との間にチタンシリサイドの単層膜が形成されない場合とがある。例えば、チタンリッチな窒化チタン膜１５が２（ｎｍ）より薄い場合には、チタンシリサイド膜１３は形成されないことが多い。
【００５９】
チタンシリサイド膜１３が形成される場合であっても、チタン膜ではなく、窒化チタン膜１５を用いたシリサイド反応のため、チタンシリサイド膜１３の膜厚は非常に薄くなる。チタンシリサイド膜１３が薄くなると、後の高温アニールでも凝集は起こりにくくなる。
【００６０】
ここで、図１１のグラフにおいて、横軸はチタンシリサイド形成面の抵抗率（Ω・ｃｍ２）を表し、縦軸は累積確率分布を表す。  
そのグラフにおいて、ｃは、前述した図１０（ｃ）のようにチタンシリサイドの凝集が起こった場合（比較例）の、シリサイド形成面のｎ＋形シリコン領域の抵抗率の累積確率分布を表す。  
ｄは、比較例の場合におけるシリサイド形成面のｐ＋形シリコン領域の抵抗率の累積確率分布を表す。  
ａは、前述したチタンリッチな窒化チタン膜１５を用いて層１４を形成した実施形態におけるシリサイド形成面のｎ＋形シリコン領域の抵抗率の累積確率分布を表す。  
ｂは、実施形態におけるシリサイド形成面のｐ＋形シリコン領域の抵抗率の累積確率分布を表す。
【００６１】
この結果より、実施形態は、比較例よりもシリサイド形成面の抵抗率が低い。このため、実施形態では比較例に比べて２．４倍のダイオード１２の順方向電流が得られた。そして、ダイオード１２の順方向電流の増大により、前述したセット電圧とリセット電圧とのマージンを大きくでき、可変抵抗膜１７を誤ってセット状態にしてしまうなどの誤動作を防止できる。
【００６２】
なお、シリサイド形成用の金属層として、チタンと窒素との組成比がほぼ１：１、あるいはチタン含有率が５０原子百分率（atomic percent）以下の窒化チタン膜を用いると、上記第１の熱処理時に、シリサイド反応の進行が不十分でコンタクト抵抗を低減させることができない。したがって、シリサイド形成用の金属層には、チタン含有率が５０原子百分率（atomic percent）を越えるチタンリッチの窒化チタン膜が用いられる。
【００６３】
その組成にも依るが、チタンリッチな窒化チタン膜１５の膜厚があまり厚いと、ダイオード１２のシリコン層がチタンと反応する部分の厚さが厚くなり、シリコン層における不純物濃度の低下が問題になる場合がある。シリコン層がチタンと反応する部分の厚さが１０（ｎｍ）以下になるように、チタンリッチな窒化チタン膜１５の膜厚を調整するのが望ましい。この観点から、チタンリッチな窒化チタン膜１５の膜厚は、０．５−５（ｎｍ）が望ましく、さらには０．５−３（ｎｍ）がより望ましい。
【００６４】
また、チタンと、ｐ形シリコン層の不純物として用いられるボロンとは反応性がよく、シリサイド反応時にチタンシリサイド膜中にボロンが入り込み、ｐ形シリコン層中の不純物濃度の低下を招くことが知られている。ｐ形シリコン層中のボロン濃度の低下は、シリサイド反応時にボロンと反応可能なチタンの量に依存する。
本実施形態のように窒化チタン膜１５からシリサイドを形成すると、チタン膜からシリサイドを形成する場合に比べて、ボロンとチタンとの反応を抑制することが可能になる。
更には、前述したように窒化チタン膜１５の膜厚を薄くすることもボロンとチタンとの反応を抑制する。
また、ダイオード１２上に薄いチタン膜を形成し、そのチタン膜上にチタンリッチな窒化チタン膜、あるいは通常の窒化チタン膜を形成した後に、シリサイド反応させた場合も、ボロンとチタンとの反応を抑制できる。
ボロンとチタンとの反応の抑制は、ダイオード１２中のボロンの濃度変化を抑制する。この結果、順方向電流の低下を抑制できる。
また、窒素の存在により、チタンとシリコンとの反応温度がより高温側にシフトし、チタンとシリコンとの反応速度が遅くなる。このため、シリサイド反応時のシリコン層中へのチタン拡散を抑制でき、ダイオード１２の特性を決めるリバース電流を抑制することが可能となる。
【００６５】
チタンリッチな窒化チタン膜１５の膜厚やシリサイド反応させる熱処理条件（温度、時間等）によっては、窒化チタン膜１５の膜厚方向のすべてにわたってシリサイド反応が進行し、図３（ａ）の第３の具体例、図３（ｂ）の第４の具体例に示すように、窒化チタン膜１５がなくなる場合もある。
図３（ａ）に示す第３の具体例は、ダイオード１２と層１４との間に、チタンシリサイド単層構造のチタンシリサイド膜１３が存在する構造である。
図３（ｂ）は、チタンシリサイドの単層がない構造であって、ダイオード１２とバリアメタル層１６との間の層が、すべてチタンシリサイドと窒素とを含む層１４になった構造である。
【００６６】
チタンリッチの窒化チタン膜１５を用いて形成される層１４は、窒素よりもチタンシリサイドを多く含み、あるいは窒素よりもチタンを多く含む。ダイオード１２とその上の金属層（バリアメタル層１６）との間に、そのような層１４が介在していれば、ダイオード１２と金属層との間の抵抗は十分に低減できる。なお、層１４は、下部電極１１とダイオード１２との間に設けてもよい。
【００６７】
前述した第２の熱処理の後、図７（ｂ）に示すように、積層構造体４０及び層間絶縁膜２１上に、第２の配線２０を形成する。図７（ｂ）において、第１の配線１０は紙面を貫通する方向に延在し、第２の配線２０は横方向に延在している。以上の工程により、３次元的に交差した第１の配線１０と第２の配線２０との間に積層構造体４０が設けられたメモセルアレイが得られる。そして、前述した工程を繰り返し行うことによって、そのメモリセルアレイが複数積層された構造が得られる。
【００６８】
シリサイドを形成するための、チタンリッチの窒化チタン膜は、前述した非窒化モードの反応性スパッタリング法に限らず、以下に説明する方法でも形成できる。
【００６９】
ダイオード１２を形成した後、図８（ａ）に示すように、ダイオード１２上にチタン膜３１を形成する。例えば、チタンターゲットを用い、チャンバー内に窒素ガスを導入せずにスパッタリングを行って、チタン膜３１を形成する。この後、続けて、同じチャンバー内に窒素ガスを導入して、チャンバー内圧力を例えば３（ｍＴｏｒｒ）に維持する。これにより、チタン膜３１が窒化し、ダイオード１２上にチタンリッチの窒化チタン膜３２が形成される（図８（ｂ））。
【００７０】
ここで、図１４は、窒素ガス雰囲気でチタン膜を窒化したときの深さ方向（膜厚方向）の窒化量を示す。横軸は膜表面を０とした場合の、そこからの深さ（ｎｍ）を表す。縦軸は、膜中の窒素原子（Ｎ）の組成（atomic percent）を表す。
【００７１】
図１４に示すように、窒素ガスにさらされたチタン膜において表面から窒化するのは３（ｎｍ）程度なので、図８（ａ）におけるチタン膜３１の厚さは３（ｎｍ）以下が望ましい。
【００７２】
ダイオード１２上にチタン膜３１を形成した後に、窒素ガス雰囲気でチタン膜３１を窒化することで、面方向の組成がより均一なチタンリッチな窒化チタン膜３２を形成することができる。このため、シリサイド反応のための第１の熱処理時、面方向により均一にチタンシリサイドを分布させることができ、順方向電流のばらつきを抑えることが可能となる。
【００７３】
あるいは、チタン膜３１を形成した後、窒素ガス雰囲気で窒化させてチタン膜３１に窒素を添加させるのではなく、固相の窒化チタン膜からチタン膜３１に窒素を添加してもよい。
【００７４】
すなわち、図９（ａ）に示すように、ダイオード１２上にチタン膜３１を形成した後、そのチタン膜３１上に窒化チタン膜４１を形成する。この窒化チタン膜４１は、チタンよりも多少窒素を多く含むように形成する。そして、第１の熱処理を行うと、チタン膜３１に対して、ダイオード１２からシリコンが添加され、そのシリコンがチタン膜３１のチタンと反応してチタンシリサイドが生成する。さらにこの熱処理時、チタン膜３１に対して、窒化チタン膜４１から窒素が添加される。
【００７５】
この結果、図９（ｂ）に示すように、ダイオード１２上に、チタンシリサイドと窒素とを含む層３３であって、窒素よりもチタンシリサイドを多く含む層３３が形成される。
窒化チタン膜４１においてチタンと１対１で結合して化合物を構成する窒素以外の窒素は、通常格子間に存在し、その後の熱工程などによって外部に放出される。そのため、上記のように、窒化チタン４１から窒素を供給しながらチタン膜３１とダイオード１２のシリコンとの反応を進めることで、窒化チタン膜４１の下に、チタンシリサイドと窒素とを含む層３３であって、窒素よりもチタンシリサイドを多く含む層３３を形成することができる。
【００７６】
ダイオード１２上にチタン膜を形成し、窒素ガスあるいは窒化チタン膜を用いてチタン膜に窒素を添加する方法においても、チタンシリサイドの単層が形成される図２（ａ）に示す第１の具体例の構造になる場合と、あるいはチタンシリサイドの単層が形成されない図２（ｂ）に示す第２の具体例の構造になる場合がある。これは、チタン膜や窒化チタン膜の形成方法、組成、膜厚、シリサイド反応時の熱処理温度、熱処理時間などに依存する。
【００７７】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７８】
１０…第１の配線、１１…下部電極、１２…ダイオード、１３…チタンシリサイド膜、１４…チタンとシリコンと窒素とを含む層、１５…チタンリッチな窒化チタン膜、１６…バリアメタル層、１７…可変抵抗膜、１８…上部電極、１９…ストッパー膜、２０…第２の配線、３１…チタン膜、３２…チタンリッチな窒化チタン膜、３３…チタンとシリコンと窒素とを含む層、４１…窒化チタン膜
【図１】
2012059995.tif 000003
【図２】
2012059995.tif 000004
【図３】
2012059995.tif 000005
【図４】
2012059995.tif 000006
【図５】
2012059995.tif 000007
【図６】
2012059995.tif 000008
【図７】
2012059995.tif 000009
【図８】
2012059995.tif 000010
【図９】
2012059995.tif 000011
【図１０】
2012059995.tif 000012
【図１１】
2012059995.tif 000013
【図１２】
2012059995.tif 000014
【図１３】
2012059995.tif 000015
【図１４】
2012059995.tif 000016