(57)【要約】 【課題】実装信頼性に優れた半導体装置を提供する。【解決手段】半導体装置１００は、半導体チップ１０１と、一方の面２０１に半導体チップ１０１を搭載し、他方の面２０３に複数のランド１０３を有する配線基板２００と、他方の面２０３を被覆し、ランド１０３上に開口部１０５を有するソルダーレジスト層１０７と、ランド１０３上に設けられた半田バンプ１１１とを備えている。この半導体装置１００は、平面視において、半導体チップ１０１に重なる第一ランド１０３Ａと第一半田バンプ１１１Ａとの接着面積が、半導体チップ１０１に重ならない第二ランド１０３Ｂと第二半田バンプ１１１Ｂとの接着面積よりも大きくなるように特定されている。【選択図】図１
2012222230.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップと、
一方の面に前記半導体チップを搭載し、他方の面に複数の電極を有する配線基板と、
前記他方の面を被覆し、前記電極上に開口部を有するソルダーレジスト層と
前記電極上に設けられた半田バンプと
を備え、
平面視において、
前記半導体チップに重なる第一の前記電極と第一の前記半田バンプの接着面積をＳ１とし、
前記半導体チップに重ならない、第二の前記電極と第二の前記半田バンプの接着面積をＳ２としたとき、
Ｓ１＞Ｓ２である、半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記第一の電極上の第一の前記開口部の径をＲ１とし、
前記第二の電極上の第二の前記開口部の径をＲ２としたとき、
Ｒ１＞Ｒ２を満たす、半導体装置。
【請求項３】
請求項１に記載の半導体装置において、
前記第一の電極上の第一の前記開口部の径をＲ１とし、
前記第一の電極の径をＬ１とし、
前記第二の電極上の第二の前記開口部の径をＲ２とし、
前記第二の電極の径をＬ２としたとき、
Ｒ１＞Ｌ１、かつ、Ｒ２≦Ｌ２を満たす、半導体装置。
【請求項４】
請求項３に記載の半導体装置において、Ｒ２＞Ｒ１を満たす、半導体装置。
【請求項５】
請求項１乃至４いずれか一項に記載の半導体装置において、
前記第一の半田バンプと前記第二の半田バンプとの高さが等しい、半導体装置。
【請求項６】
半導体チップと、
一方の面に前記半導体チップを搭載し、他方の面に複数の電極を有する配線基板と、
前記他方の面を被覆し、前記電極上に開口部を有するソルダーレジスト層と
前記電極上に設けられた半田バンプと
を備え、
平面視において、
前記半導体チップに重なる第一の前記電極がＮＳＭＤ構造であり、
前記半導体チップに重ならない第二の前記電極がＳＭＤ構造である、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
近年、半導体チップのパッケージ形態には、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）と呼ばれる形態がある。ＢＧＡでは、配線基板の表面に半導体チップを搭載し、この半導体チップと、配線基板の表面に形成される電極とを接続している。そして、配線基板の表面に形成されている電極は、配線基板を貫通するビアと電気的に接続される。配線基板を貫通するビアは、配線基板の裏面に形成されているランドと接続される。このランド上には外部接続端子である半田バンプが形成されている（例えば、特許文献１、２を参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１０−１０７１７６号公報
【特許文献２】特開２００６−２０２９９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体パッケージでは、実装基板の接続端子と半田バンプとを接合して半導体パッケージを実装基板に実装する際に、半田バンプの融点付近の温度で半導体パッケージに反りが発生する場合がある。
半導体パッケージが上側に反った場合には、半導体パッケージの中央領域の半田バンプが実装基板の端子側に寄せられ、冷却後、半田バンプが配線基板から外れて接続不良となる場合があった。
【０００５】
特許文献１、２では、半導体パッケージが反ったときに半導体パッケージと実装基板との間に生じる隙間の大きさにしたがって半田バンプの大きさを変化させている。より具体的には、生じる隙間の大きい領域には、相対的に大きい半田バンプを形成させ、生じる隙間が小さな領域には相対的に小さい半田バンプを形成させている。こうした構成により、半導体パッケージを実装基板に実装する際に、反りが生じて半田バンプが実装基板の端子側に寄せられたとしても、実装基板への接続を維持できると記載されている。
【０００６】
しかしながら、特許文献１、２の方法では、半導体パッケージの反りの度合いを事前に予測する必要があり、半導体パッケージの反りの度合いは事前に予測することが難しいため、特許文献１、２の方法は実用的ではなかった。
また、特許文献１、２の方法を用いると、半導体パッケージの領域によって、半田バンプの高さが異なるため、反りの度合いや形態によっては他のモードの実装不良が起きてしまう。
【課題を解決するための手段】
【０００７】
本発明によれば、
半導体チップと、
一方の面に前記半導体チップを搭載し、他方の面に複数の電極を有する配線基板と、
前記他方の面を被覆し、前記電極上に開口部を有するソルダーレジスト層と
前記電極上に設けられた半田バンプと
を備え、
平面視において、
前記半導体チップに重なる第一の前記電極と第一の前記半田バンプの接着面積をＳ１とし、
前記半導体チップに重ならない、第二の前記電極と第二の前記半田バンプの接着面積をＳ２としたとき、
Ｓ１＞Ｓ２である、半導体装置が提供される。
【０００８】
この発明によれば、Ｓ１＞Ｓ２を満たすような構成をとることによって、半導体チップのエッジ付近よりも内側の領域の接着性を、半導体チップのエッジ付近よりも外側の領域の接着性よりも大きくすることができる。その結果、半導体パッケージに反りが生じて半田バンプが実装基板の端子側に寄せられたとしても、実装基板と半田バンプとの接着性を維持でき、配線基板と実装基板との電気的接続を保つことができる。
【０００９】
さらに、本発明によれば、
半導体チップと、
一方の面に前記半導体チップを搭載し、他方の面に複数の電極を有する配線基板と、
前記他方の面を被覆し、前記電極上に開口部を有するソルダーレジスト層と
前記電極上に設けられた半田バンプと
を備え、
平面視において、
前記半導体チップに重なる第一の前記電極がＮＳＭＤ構造であり、
前記半導体チップに重ならない第二の前記電極がＳＭＤ構造である、半導体装置が提供される。
【発明の効果】
【００１０】
本発明によれば、実装信頼性に優れた半導体装置を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】第一の実施形態における半導体装置の構成を示す断面図である。
【図２】第一の実施形態における半導体装置の半田バンプが取り付けられる前の構成を示す断面図であり、図３のＡ-Ａ'断面である。
【図３】第一の実施形態における半導体装置の半田バンプが取り付けられる面の平面図である。
【図４】第一の実施形態における配線基板の他方の面の構造を説明するための断面図である。
【図５】第二の実施形態における半導体装置の構成を示す断面図である。
【図６】第二の実施形態における半導体装置の半田バンプが取り付けられる前の構成を示す断面図であり、図７のＢ-Ｂ'断面である。
【図７】第二の実施形態における半導体装置の半田バンプが取り付けられる面の平面図である。
【図８】第二の実施形態における配線基板の他方の面の構造を説明するための断面図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施形態について、図面を用いて説明する。なお、すべての図面において、同様な構成要素には共通の符号を付し、適宜説明を省略する。また、本実施形態では、電極の一例としてランドを用いた場合を説明する。
【００１３】
（第一の実施形態の半導体装置）
図１は、第一の実施形態における半導体装置１００の構成を示す断面図である。
第一の実施形態における半導体装置１００は、半導体パッケージ３００と、実装基板４００とを備えている。半導体パッケージ３００は、半導体チップ１０１と、配線基板２００と、ソルダーレジスト層１０７と、半田バンプ１１１とを備えている。配線基板２００と実装基板３００とを電気的に接続する半田バンプ１１１は開口部１０５（図２参照）を介してランド１０３上に設けられている。
【００１４】
半導体パッケージ３００はさらに、マウント材３０１、モールド樹脂３０３を備えている。半導体チップ１０１は、マウント材３０１を用いて配線基板２００の一方の面２０１上に搭載され、一方の面２０１に形成されたチップ搭載面配線パターン２０５とボンディングワイヤ１１０でワイヤーボンディングされている。モールド樹脂３０３は、半導体チップ１０１、ボンディングワイヤ１１０、および配線基板２００の一方の面２０１を封止している。チップ搭載面配線パターン２０５は、配線基板２００を貫通して他方の面２０３に形成された実装面配線パターン２０７と接続されている。
【００１５】
図２は、第一の実施形態における半導体装置１００の半田バンプ１１１が取り付けられる前の構成を示す断面図である。図３は、配線基板２００のうち、半田バンプ１１１が形成される面の平面図である。なお、図２は図３のＡ-Ａ'断面を示している。
配線基板２００は、一方の面２０１に半導体チップ１０１を搭載し、他方の面２０３に複数のランド１０３を有している。配線基板２００を構成する基材は、たとえばガラスエポキシ基材である。ソルダーレジスト層１０７は、配線基板２００の一方の面２０１および他方の面２０３を被覆し、ランド１０３上に開口部１０５を有している。
【００１６】
本実施形態の半導体装置１００は、配線基板２００の他方の面２０３が、平面視において半導体チップ１０１に重なる第一ランド１０３Ａと第一ランド１０３Ａ上に設けられた第一半田バンプ１１１Ａとの接着面積Ｓ１が、半導体チップ１０１に重ならない第二ランド１０３Ｂと第二ランド１０３Ｂ上に設けられた第二半田バンプ１１１Ｂとの接着面積Ｓ２よりも大きくなるように形成されている。
Ｓ１＞Ｓ２を満たすように、ランド１０３、開口部１０５および半田バンプ１１１を形成することによって、半導体チップ１０１のエッジＨ付近よりも内側の領域（図３の符号ａで示す領域）の接着性を、外側の領域（図３の符号ｂで示す領域）の接着性よりも大きくすることができる。とくに、半導体チップ１０１のエッジＨ付近の接着性が大きくなる。
したがって、半導体パッケージ３００に反りが生じても、実装基板４００と半田バンプ１１１との接着を維持でき、配線基板２００と実装基板４００との電気的接続を保つことができる。
【００１７】
つづいて、図４を用いながら、第一の実施形態における配線基板２００の他方の面２０３の構造を具体的に説明する。なお、図４（ａ）は図３の符号ａで示す領域におけるランド構造を表し、図４（ｂ）は、図３の符号ｂで示す領域に位置するランド構造を表す。
第一の実施形態における半導体パッケージ３００では、半導体チップ１０１のエッジＨ付近よりも内側の領域ａに位置するソルダーレジスト層１０７に形成された第一開口部１０５Ａの径Ｒ１を、外側の領域ｂに位置する第二開口部１０５Ｂの径Ｒ２よりも大きくなるように形成されている。こうした構造により、上記で述べたＳ１＞Ｓ２の条件を満たしている。
なお、第一の実施形態では、第一ランドの径Ｌ１と第一開口部の径Ｒ１、第二ランドの径Ｌ２と第二開口部の径Ｒ２はそれぞれ等しい。すなわち、開口部の径Ｒが大きいほど、半田バンプ１１１とランド１０３との接着面積は大きくなる。
【００１８】
また、第一の実施形態における半導体装置１００では、第一半田バンプ１１１Ａと第二半田バンプ１１１Ｂとの高さが等しいことが好ましい。半田バンプ１１１の高さが等しいと、配線基板２００と実装基板４００との距離を一定にすることができる。よって、実装信頼性により一層優れた半導体装置１００が得られる。
【００１９】
第一の実施形態では、第一半田バンプ１１１Ａと第二半田バンプ１１１Ｂとの高さを等しくするためには、半田バンプを形成する時に供給する半田ペーストの量を調節することによって達成できる。具体的には、第一ランド１０３Ａに供給する半田ペーストの量を第二ランド１０３Ｂに供給する半田ペーストの量よりも多くする。
また、半田ボールを用いて半田バンプを形成する場合は、半田ボールの径を調節することによっても第一半田バンプ１１１Ａと第二半田バンプ１１１Ｂとの高さを等しくすることができる。具体的には、第一ランド１０３Ａに取り付ける半田ボールの径を第二ランド１０３Ｂに取り付ける半田ボールの径よりも大きくする。
【００２０】
（第一の実施形態の半導体装置の製造方法）
以下、第一の実施形態における半導体装置の製造方法について説明する。
はじめに、配線基板２００にチップ搭載面配線パターン２０５ 、実装面配線パターン２０７およびランド１０３を形成する。その後、配線基板２００両面にソルダーレジスト層１０７を形成する。
【００２１】
ソルダーレジスト層１０７全面にフォトレジストを塗布した後に、半導体チップ１０１の搭載部やランド１０３上のフォトレジストを除去してソルダーレジスト層１０７を露出する。
なお、ソルダーレジスト層１０７には、フォトレジストの機能を持ったレジストを使用することもできる。この場合は、フォトレジストの塗布の工程を省略できる。
【００２２】
ここで、半導体チップ１０１のエッジＨ付近よりも内側の領域ａに位置する第一ランド１０３Ａ上の開口部が、外側の領域ｂに位置する第二ランド１０３Ｂ上の開口部よりも大きくなるようにフォトレジストの除去をおこなう。
【００２３】
つぎに、露出したソルダーレジスト層の除去をおこなって、開口部１０５を形成する。
なお、半導体チップ１０１のエッジＨ付近よりも内側の領域ａに位置するソルダーレジスト層１０７に形成された第一開口部１０５Ａの径Ｒ１が、外側の領域ｂに位置する第二開口部１０５Ｂの径Ｒ２よりも大きくなる。
【００２４】
つづいて、マウント材３０１を介してチップ搭載部３０５上に半導体チップ１０１を固着させ、ボンディングワイヤ１１０で半導体チップ１０１のチップ電極とチップ搭載面配線パターン２０５をボンディングする。その後、半導体チップ１０１、ボンディングワイヤ１１０、チップ搭載面配線パターン２０５等をモールド樹脂３０３で封止することによって、図２に示す様な半導体パッケージ３００が得られる。
【００２５】
その後、得られた半導体パッケージ３００のソルダーレジスト層１０７の開口部１０５に半田ペーストを供給し、リフロー処理を行なうことによって半田バンプを形成する。
なお、第一の実施形態では、第一半田バンプ１１１Ａと第二半田バンプ１１１Ｂとの高さを等しくするために、第一ランド１０３Ａに供給する半田ペーストの量を、第二ランド１０３Ｂに供給する半田ペーストの量よりも多くすることが好ましい。
また、半田バンプは、あらかじめ作製した半田ボールをランド１１１に取り付けることによっても形成できる。
なお、第一の実施形態では、半田ボールを用いる場合は、第一ランド１０３Ａに取り付ける半田ボールの径を第二ランド１０３Ｂに取り付ける半田ボールの径よりも大きくすることが好ましい。こうすることで、第一半田バンプ１１１Ａと第二半田バンプ１１１Ｂとの高さを等しくすることができる。
【００２６】
最後に、実装基板４００の接続端子４０１と半田バンプ１１１とを接合することによって半導体パッケージ３００を実装基板４００に実装し、図１に示した半導体装置１００が得られる。
【００２７】
（第二の実施形態）
第二の実施形態における半導体装置１００は、第一の実施形態とは、配線基板２００の他方の面２０３の構造が異なる。よって、第二の実施形態については第一の実施形態と同様の部分の説明は適宜省略し、異なる部分を中心に説明する。
【００２８】
図５は、第二の実施形態における半導体装置１００の構成を示す断面図である。
図６は、第二の実施形態における半導体装置１００の半田バンプ１１１が取り付けられる前の構成を示す断面図である。図７は、配線基板２００のうち、半田バンプ１１１が形成される面の平面図である。図６は図７のＢ-Ｂ'断面を示している。
【００２９】
第二の実施形態の半導体装置１００も、第一の実施形態と同様に、配線基板２００の他方の面２０３が、平面視において半導体チップ１０１に重なる第一ランド１０３Ａと第一ランド１０３Ａ上に設けられた第一半田バンプ１１１Ａとの接着面積Ｓ１が、半導体チップ１０１に重ならない第二ランド１０３Ｂと第二ランド１０３Ｂ上に設けられた第二半田バンプ１１１Ｂとの接着面積Ｓ２よりも大きくなるように形成されている。
Ｓ１＞Ｓ２を満たすように、ランド１０３、開口部１０５および半田バンプ１１１を形成することにより、半導体チップ１０１のエッジＨ付近よりも内側の領域（図７の符号ｃで示す領域）の接着性を、外側の領域（図７の符号ｄで示す領域）の接着性よりも大きくすることができる。
したがって、半導体パッケージ３００に反りが生じても、実装基板４００と半田バンプ１１１との接着を維持でき、配線基板２００と実装基板４００との電気的接続を保つことができる。
【００３０】
つづいて、図８を用いながら、第二の実施形態における配線基板２００の他方の面２０３の構造をより具体的に説明する。なお、図８（ｃ）は図７の符号ｃで示す領域に位置するランド構造を表し、図８（ｄ）は、図７の符号ｄで示す領域に位置するランド構造を表す。
第二の実施形態における半導体パッケージ３００では、半導体チップ１０１のエッジＨ付近よりも内側の領域ｃに位置するソルダーレジスト層１０７に形成された第一開口部１０５Ａの径をＲ１とし、第一ランド１０３Ａの径をＬ１とし、外側の領域ｄに位置する第二開口部１０５Ｂの径をＲ２とし、第二ランド１０３Ｂの径をＬ２としたとき、Ｒ１＞Ｌ１、かつ、Ｒ２≦Ｌ２を満たすように形成されている。こうした構造により、上記で述べたＳ１＞Ｓ２の条件を満たしている。
【００３１】
ここで、第一ランド１０３ＡのようにＲ１＞Ｌ１を満たす構造は一般的に、ＮＳＭＤ（Non Solder Mask Defined）構造と呼ばれる。ＮＳＭＤとは、ランドの径よりも開口部の径が大きく、かつ、ランドの外周が開口部の内側に位置する構造をいう。つまり、ＮＳＭＤでは、ランド全体が開口部から露出している。そのため、開口部からランドの上面だけでなく側面も露出することになる。
一方、第二ランド１０３Ｂのように、Ｒ２≦Ｌ２を満たす構造は一般的に、ＳＭＤ（Solder Mask Defined）構造と呼ばれる。ＳＭＤとは、ランドの径よりも開口部の径が小さく、かつ、ランドの外周が開口部の外側に位置する構造をいう。つまり、ＳＭＤにおいて、ランドの端部はソルダーレジストで覆われており、ランドの面積よりも小さな面積の開口部がランドの中央部に形成されている。よって、開口部がランドに内包されているため、開口部から露出するランドの領域はランドの上面だけである。
【００３２】
すなわち、ＮＳＭＤの方がＳＭＤよりも開口部から露出するランドの面が多く、ランド上に搭載される半田バンプとの接着面積を大きくしやすい。よって、こうした構成を取ることにより、ＮＳＭＤ構造である第一ランド１０３Ａと第一半田バンプ１１１Ａとの接着面積Ｓ１を、ＳＭＤ構造である第二ランド１０３Ｂと、第二半田バンプ１１１Ｂとの接着面積Ｓ２よりも大きくすることができる。
【００３３】
また、第二の実施形態における半導体装置１００では、第一半田バンプ１１１Ａと第二半田バンプ１１１Ｂとの高さが等しいことが好ましい。半田バンプ１１１の高さを揃えることにより、配線基板２００と実装基板４００との距離を一定にすることができる。その結果、実装信頼性により一層優れた半導体装置１００が得られる。
【００３４】
第二の実施形態では、半田ペーストの供給量が一定である場合、第一半田バンプ１１１Ａと第二半田バンプ１１１Ｂとの高さを等しくするためには、第一開口部１０５Ａの径Ｒ１を第二開口部１０５Ｂの径Ｒ２よりも小さくすることで達成できる。また、同一径の半田ボールを用いて半田バンプを形成する場合も同様で、第一開口部１０５Ａの径Ｒ１を第二開口部１０５Ｂの径Ｒ２よりも小さくすることで達成できる。
【００３５】
（第二の実施形態の半導体装置の製造方法）
以下、第二の実施形態における半導体装置１００の製造方法について、第一実施形態と異なる部分、すなわち配線基板２００の他方の面２０３の形成を中心に説明する。
【００３６】
ソルダーレジスト層１０７全面にフォトレジストを塗布した後に、半導体チップ１０１の搭載部、ランド１０３上のフォトレジストを除去してソルダーレジスト層１０７を露出する。
【００３７】
ここで、半導体チップ１０１のエッジＨ付近よりも内側の領域ｃに位置する第一ランド１０３Ａの径Ｌ１よりも開口部の径が大きくなるように、かつ、外側の領域ｄに位置する第二ランド１０３Ｂの径Ｌ２よりも開口部の径が小さくなるようにフォトレジストの除去をおこなう。
【００３８】
つぎに、露出したソルダーレジスト層の除去をおこなって、開口部１０５を形成する。
なお、半導体チップ１０１のエッジＨ付近よりも内側の領域ｃに位置するソルダーレジスト層１０７に形成された第一開口部１０５Ａの径Ｒ１が、第一ランド１０３Ａの径Ｌ１よりも大きくなる。また、外側の領域ｄに位置する第二開口部１０５Ｂの径Ｒ２が第二ランド１０３Ｂの径Ｌ２以下となる。すなわち、領域ｃに位置する第一ランド１０３ＡはＮＳＭＤ構造に形成され、領域ｄに位置する第二ランド１０３ＢはＳＭＤ構造に形成される。
【００３９】
つづいて、マウント材３０１を介してチップ搭載部３０５上に半導体チップ１０１を固着させ、ボンディングワイヤ１１０で半導体チップ１０１のチップ電極とチップ搭載面配線パターン２０５をボンディングし、その後、半導体チップ１０１、ボンディングワイヤ１１０、チップ搭載面配線パターン２０５等をモールド樹脂３０３で封止することによって、図６に示す様な半導体パッケージ３００が得られる。
【００４０】
その後、得られた半導体パッケージ３００のソルダーレジスト層１０７の開口部１０５に半田ペーストを供給し、リフロー処理を行なうことによって半田バンプを形成する。
なお、第二の実施形態では、半田ペーストの供給量が一定である場合や同一径の半田ボールを使用する場合は、第一半田バンプ１１１Ａと第二半田バンプ１１１Ｂとの高さを等しくするために、第一開口部１０５Ａの径Ｒ１を第二開口部１０５Ｂの径Ｒ２よりも小さく形成することが好ましい。こうすることで、第一半田バンプ１１１Ａと第二半田バンプ１１１Ｂとの高さを等しくすることができる。
【００４１】
最後に、実装基板４００の接続端子４０１と半田バンプ１１１とを接合して半導体パッケージ３００を実装基板４００に実装し、図１に示した半導体装置１００が得られる。
【００４２】
以上、本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【符号の説明】
【００４３】
１００      半導体装置
１０１      半導体チップ
１０３      ランド
１０３Ａ    第一ランド
１０３Ｂ    第二ランド
１０５      開口部
１０５Ａ    第一開口部
１０５Ｂ    第二開口部
１０７      ソルダーレジスト層
１１０      ボンディングワイヤ
１１１      半田バンプ
１１１Ａ    第一半田バンプ
１１１Ｂ    第二半田バンプ
２００      配線基板
２０１      一方の面
２０３      他方の面
２０５      チップ搭載面配線パターン
２０７      実装面配線パターン
３００      半導体パッケージ
３０１      マウント材
３０３      モールド樹脂
３０５      チップ搭載部
４００      実装基板
４０１      接続端子
【図１】
2012222230.tif 000003
【図２】
2012222230.tif 000004
【図３】
2012222230.tif 000005
【図４】
2012222230.tif 000006
【図５】
2012222230.tif 000007
【図６】
2012222230.tif 000008
【図７】
2012222230.tif 000009
【図８】
2012222230.tif 000010