(57)【要約】【課題】入力の整合回路における損失の低減、並びに、回路の簡略化及び小型化が可能な電力分配合成器を提供する。【解決手段】入力信号が入力される１次巻線としての環状の第１金属配線、及び、２次巻線としての複数の第２金属配線を有し、入力インピーダンスの整合をとるとともに、入力信号を複数の分配信号に分配する入力側トランスフォーマ１２０と、出力信号が出力される２次巻線としての環状の第３金属配線、及び、１次巻線としての複数の第４金属配線を有し、複数の分配信号を合成することで出力信号を出力するとともに、出力インピーダンスの整合をとる出力側トランスフォーマ１３０とを備え、入力側トランスフォーマ１２０が有する金属配線と出力側トランスフォーマ１３０が有する金属配線とは、互いに異なる金属配線層を用いて構成され、かつ、平面視した場合に交差している。【選択図】図２Ａ
2012186312.tif 000002
【特許請求の範囲】
【請求項１】
入力信号が入力される１次巻線としての環状の第１金属配線、及び、２次巻線としての複数の第２金属配線を有し、入力インピーダンスの整合をとるとともに、前記入力信号を複数の分配信号に分配する第１トランスフォーマと、
出力信号が出力される２次巻線としての環状の第３金属配線、及び、１次巻線としての複数の第４金属配線を有し、前記複数の分配信号を合成することで前記出力信号を出力するとともに、出力インピーダンスの整合をとる第２トランスフォーマとを備え、
前記第１トランスフォーマが有する金属配線と第２トランスフォーマが有する金属配線とは、互いに異なる金属配線層を用いて構成され、かつ、平面視した場合に交差している
電力分配合成器。
【請求項２】
前記第１トランスフォーマが有する金属配線と前記第２トランスフォーマが有する金属配線とは、平面視した場合に直交している
請求項１記載の電力分配合成器。
【請求項３】
前記第１トランスフォーマの前記第１金属配線と、前記第２トランスフォーマの前記第３金属配線とが、平面視した場合に直交している
請求項２記載の電力分配合成器。
【請求項４】
前記電力分配合成器は、さらに、
前記第１トランスフォーマ及び前記第２トランスフォーマの少なくとも一方と、半導体基板との間に形成された１０μｍ以上の厚さの誘電体層を備える
請求項１〜３のいずれか１項に記載の電力分配合成器。
【請求項５】
前記誘電体層は、ベンゾシクロブテン、ポリイミド、ポリテトラフルオロエチレン又はポリフェニレンオキシドを含む
請求項４記載の電力分配合成器。
【請求項６】
前記誘電体層は、第１の材料からなる粒子が第２の材料中に分散されてなるナノコンポジット膜を含む
請求項４記載の電力分配合成器。
【請求項７】
請求項１〜６のいずれか１項に記載の電力分配合成器を備える電力増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力分配合成器及び電力増幅器に関し、特に、高周波用途の電力分配合成器及び電力増幅器に関する。
【背景技術】
【０００２】
近年、情報通信技術の発展は目覚しく、通信機器の扱う周波数も日々高い周波数に移行しており、ミリ波帯の周波数まで利用されている。最近まで、高周波半導体といえば、良好な絶縁性を有する化合物半導体が主流であった。
【０００３】
しかし、近年の微細化技術の進歩により、導電性を有するシリコン系基板を用いたトランジスタにおいても、化合物半導体に近い高周波特性が得られるようになってきている。また、シリコン系基板を用いたトランジスタは、化合物半導体よりも安価で作製できることから、今後ますます普及することが予想されている。
【０００４】
高周波フロントエンドとデジタル回路との１チップ化を目指す上で、最も課題となるのはＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタを用いた電力増幅器の実現である。近年のシリコンの微細化技術の進歩により、高周波特性は改善されているが、ＭＯＳトランジスタのゲート絶縁膜として使用される酸化膜が非常に薄いため耐圧は低い。例えば、化合物半導体の場合では数十Ｖの耐圧があるが、高周波で使用するシリコンのＭＯＳトランジスタでは、最大でも２Ｖ程度の耐圧しか実現されていない。
【０００５】
以上のように、ＭＯＳトランジスタ単体ででは十分な耐圧が実現されないため、高出力を得るためには、複数のトランジスタの出力を合成することが必要である。複数のトランジスタの出力を合成するための方法として、従来から様々な合成器又は電力増幅器が提案されている。例えば、ウィルキンソン型の電力分配合成器、又は、特許文献１に記載の電力増幅器などがある。
【０００６】
特許文献１には、一般に分布定数型アクティブトランスフォーマ（ＤＡＴ）と呼ばれている技術が示されている。図１は、従来の電力増幅器１０の構成を示す図である。
【０００７】
図１に示すように、特許文献１に記載されている電力増幅器１０は、複数のプッシュプル増幅器２１と、複数のスラブインダクタ２２と、金属コイル２３とを備える。複数のプッシュプル増幅器２１は、複数のスラブインダクタ２２のそれぞれによって環状で相互に接続されている。スラブインダクタ２２は、１次巻線として機能し、金属コイル２３は、２次巻線として機能する。
【０００８】
特許文献１に記載されている電力増幅器１０は、入力側の整合をとるために、さらに、スパイラルトランスフォーマバラン３０と、差動ライン４０及び４１と、分配ネットワーク５０とを備えている。分配ネットワーク５０は、プッシュプル増幅器を構成するトランジスタペアのゲートに、スパイラルトランスフォーマバラン３０と、差動ライン４０及び４１を介して入力された平衡入力信号を与える。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０１０−１１４６９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、上記特許文献１に記載されている技術では、次のような課題がある。
【００１１】
特許文献１に記載の電力増幅器では、入力側の整合をとるために、上述したように、スパイラルトランスフォーマバランと、差動ラインと、分配ネットワークとを備えている。したがって、プッシュプル増幅器までの線路長が長く、十分な入力パワーが得られず、損失が増加する。また、特許文献１に記載の電力増幅器には、上記の部品が必要であるため、回路構成が複雑になる。
【００１２】
そこで、本発明は、入力の整合回路における損失の低減、並びに、回路の簡略化及び小型化が可能な電力分配合成器及び電力増幅器を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記課題を解決するため、本発明の一態様に係る電力分配合成器は、入力信号が入力される１次巻線としての環状の第１金属配線、及び、２次巻線としての複数の第２金属配線を有し、入力インピーダンスの整合をとるとともに、前記入力信号を複数の分配信号に分配する第１トランスフォーマと、出力信号が出力される２次巻線としての環状の第３金属配線、及び、１次巻線としての複数の第４金属配線を有し、前記複数の分配信号を合成することで前記出力信号を出力するとともに、出力インピーダンスの整合をとる第２トランスフォーマとを備え、前記第１トランスフォーマが有する金属配線と第２トランスフォーマが有する金属配線とは、互いに異なる金属配線層を用いて構成され、かつ、平面視した場合に交差している。
【００１４】
これにより、第１トランスフォーマでは損失を最小限に抑えつつ入力信号を分配することができ、第２トランスフォーマでは損失を最小限に抑えつつ複数の分配信号を合成することができる。また、第１トランスフォーマ及び第２トランスフォーマの一方に電流が流れ、磁界が発生した場合であっても、他方のトランスフォーマには、発生した磁界による起電力の発生を抑制することができる。このように、入力の整合回路における損失の低減、並びに、回路の簡略化及び小型化を実現できるとともに、トランスフォーマ間で磁界結合の発生を抑制することができ、発振の可能性を低減することができる。
【００１５】
また、前記第１トランスフォーマが有する金属配線と前記第２トランスフォーマが有する金属配線とは、平面視した場合に直交していてもよい。
【００１６】
これにより、第１トランスフォーマ及び第２トランスフォーマが直交しているので、第１トランスフォーマ及び第２トランスフォーマの一方に電流が流れ、磁界が発生した場合であっても、他方のトランスフォーマには磁界による起電力が発生しない。このため、磁界結合が起こらず、発振を抑制することができる。
【００１７】
また、前記第１トランスフォーマの前記第１金属配線と、前記第２トランスフォーマの前記第３金属配線とが、平面視した場合に直交していてもよい。
【００１８】
また、前記電力分配合成器は、さらに、前記第１トランスフォーマ及び前記第２トランスフォーマの少なくとも一方と、半導体基板との間に形成された１０μｍ以上の厚さの誘電体層を備えてもよい。
【００１９】
これにより、厚い誘電体層上に形成される配線層を用いてトランスフォーマを構成することで、導電性の半導体基板の影響を抑制することができ、導体損を低減することができる。
【００２０】
また、前記誘電体層は、ベンゾシクロブテン、ポリイミド、ポリテトラフルオロエチレン又はポリフェニレンオキシドを含んでもよい。
【００２１】
また、前記誘電体層は、第１の材料からなる粒子が第２の材料中に分散されてなるナノコンポジット膜を含んでもよい。
【００２２】
これにより、比透磁率又は比誘電率の高い誘電体層を実現できる。また、誘電率及び透磁率を選択することができるので、設計の自由度を高めることもできる。
【００２３】
また、本発明の一態様に係る電力増幅器は、上記の電力分配合成器を備える。
【００２４】
これにより、入力の整合回路における損失の低減、回路の簡略化及び小型化、並びに、高出力が可能であり、さらには、ループ発振を抑制することができる。
【発明の効果】
【００２５】
本発明に係る電力分配合成器及び電力増幅器によれば、入力側のトランスフォーマと出力側のトランスフォーマの意図しない結合を抑制することができるため、発振の可能性を低減することができる。
【図面の簡単な説明】
【００２６】
【図１】従来の電力増幅器の構成を示す図である。
【図２Ａ】本発明の実施の形態１に係る電力分配合成器の構造の一例を示す模式図である。
【図２Ｂ】本発明の実施の形態１に係る電力分配合成器の断面構造の一例を示す図である。
【図３】本発明の実施の形態１に係る電力分配合成器を平面視した場合の模式図である。
【図４Ａ】本発明の実施の形態１の比較例に係る電力増幅器の構造の一例を示す模式図である。
【図４Ｂ】本発明の実施の形態１の比較例に係る電力増幅器の断面構造の一例を示す図である。
【図５Ａ】本発明の実施の形態１の比較例に係る電力増幅器の入力側トランスフォーマと出力側トランスフォーマとの磁界結合による損失を説明するための図である。
【図５Ｂ】本発明の実施の形態１の比較例に係る電力増幅器の入力側トランスフォーマと出力側トランスフォーマとの磁界結合による損失を説明するための図である。
【図６】本発明の実施の形態１に係る電力分配合成器の効果を示すグラフである。
【図７】本発明の実施の形態１の変形例に係る電力分配合成器の断面構造の一例を示す図である。
【図８Ａ】本発明の実施の形態２に係る電力分配合成器の構造の一例を示す模式図である。
【図８Ｂ】本発明の実施の形態２に係る電力分配合成器の断面構造の一例を示す図である。
【図９】本発明の実施の形態３に係る電力分配合成器が備える入力側トランスフォーマを平面視した場合の模式図である。
【図１０】本発明の実施の形態４に係る電力増幅器が備える入力側トランスフォーマを平面視した場合の模式図である。
【図１１】本発明の実施の形態４に係る電力増幅器が備える出力側トランスフォーマを平面視した場合の模式図である。
【図１２】本発明の実施の形態４に係る電力増幅器の回路構成の一例を示す図である。
【図１３】本発明の実施の形態４に係るプッシュプル増幅器の回路構成の一例を示す図である。
【発明を実施するための形態】
【００２７】
以下では、本発明に係る電力分配合成器及び電力増幅器の実施の形態について、図面を参照しながら詳細に説明する。
【００２８】
（実施の形態１）
以下、本発明の実施の形態１に係る電力分配合成器について図面を参照して説明する。
【００２９】
本実施の形態に係る電力分配合成器は、信号を複数の信号に分配し、かつ、整合回路としても機能する第１トランスフォーマと、複数の信号を合成し、かつ、整合回路としても機能する第２トランスフォーマとを備える。そして、第１トランスフォーマ及び第２トランスフォーマは、互いに異なる金属配線層を用いて構成され、かつ、平面視した場合に交差していることを特徴とする。具体的には、本実施の形態に係る電力分配合成器は、第１トランスフォーマが備える環状の金属配線と、第２トランスフォーマが備える環状の金属配線とが直交するように構成されていることを特徴とする。
【００３０】
図２Ａは、本発明の実施の形態１に係る電力分配合成器１００の構成の一例を示す図である。また、図２Ｂは、図２Ａに示す破線ａ−ａ間の断面構造の一例を示す図である。
【００３１】
本発明の実施の形態１に係る電力分配合成器１００は、入力信号を分配及び合成することで、出力信号を生成して出力する。入力信号及び出力信号は、高周波信号であり、例えば、マイクロ波帯又はミリ波帯などの周波数の信号である。
【００３２】
図２Ａに示すように、電力分配合成器１００は、入力側トランスフォーマ１２０と、出力側トランスフォーマ１３０とを備える。
【００３３】
入力側トランスフォーマ１２０は、第１トランスフォーマの一例であり、環状１次コイル１２１と、複数の直線２次コイル１２２とを有し、入力インピーダンスの整合をとるとともに、入力信号を複数の分配信号に分配する。複数の分配信号は、例えば、複数の増幅器（図示せず）に出力される。
【００３４】
環状１次コイル１２１は、１次巻線としての環状の第１金属配線である第１環状コイルの一例であり、入力信号が入力される。環状１次コイル１２１の一部は、開放されている。環状１次コイル１２１の一端には入力信号が入力され、他端は、接地されている。なお、環状１次コイル１２１の両端に、差動入力信号が入力されてもよい。
【００３５】
なお、本実施の形態では、環状の金属配線とは、曲線又は直線で囲まれた形状の輪郭線に沿った形状を意味する。具体的には、曲線又は直線で囲まれた形状の輪郭線のうち一部を除いた輪郭線に沿った形状を意味する。環状の金属配線は、除かれた輪郭線の一部が、環状の金属配線の開放部分に相当する。環状の金属配線は、例えば、円形及び多角形の輪郭線に沿った形状の金属配線である。
【００３６】
直線２次コイル１２２は、２次巻線としての直線状の第２金属配線である第１直線コイルの一例である。第２金属配線は、環状の第１金属配線の一部に沿った形状である。また、複数の直線２次コイル１２２の長さの合計は、環状１次コイル１２１の長さに略等しい。
【００３７】
また、直線２次コイル１２２と環状１次コイル１２１とは、互いに近接しており、磁界結合する。この磁界結合により、入力側トランスフォーマ１２０は、環状１次コイル１２１に入力された信号を、複数の分配信号に分配し、例えば、次段の増幅器（図示せず）に出力する。
【００３８】
また、図２Ｂに示すように、入力側トランスフォーマ１２０を構成する環状１次コイル１２１と、複数の直線２次コイル１２２とは、互いに異なる金属配線層に形成される。なお、環状１次コイル１２１と、複数の直線２次コイル１２２とは、同じ金属配線層に形成されてもよい。
【００３９】
例えば、入力側トランスフォーマ１２０は、いわゆる半導体プロセスの一般的な工程に従って形成される配線層である金属配線層に形成される。ここでは、環状１次コイル１２１と直線２次コイル１２２とが縦方向にスタックされている構造を用いる場合の入力側トランスフォーマ１２０について、説明する。つまり、環状１次コイル１２１は、直線２次コイル１２２と異なる金属配線層に形成される。これにより、高い結合係数ｋを得ることができ、トランスフォーマによる結合損失を抑えることが可能である。
【００４０】
図２Ｂに示すように、入力側トランスフォーマ１２０及び出力側トランスフォーマ１３０は、Ｓｉ半導体基板１４０上に形成されたＳｉ内層プロセス内誘電体層１５０内に形成される。さらに、Ｓｉ内層プロセス内誘電体層１５０上には、Ｓｉ内層プロセス内パッシベーション膜１６０が形成されている。
【００４１】
一例として、環状１次コイル１２１は、入力側トランスフォーマ１２０を製造するのに用いる製造プロセスにおける最上層の金属配線層に形成される。今回用いたプロセスにおいて、当該最上層の金属配線層は、１．５μｍの厚さであり、基板から５．０μｍ程度の距離にある。直線２次コイル１２２は、最上層から一層下層の金属配線層に形成され、配線厚は０．５μｍである。また、直線２次コイル１２２が形成される金属配線層と、環状１次コイル１２１が形成される最上層の金属配線層との配線間隔は、０．５μｍである。また、Ｓｉ半導体基板１４０は、１０Ω・ｃｍの抵抗率を有する。
【００４２】
なお、配線膜厚は、上記例に限らず、例えば、環状１次コイル１２１の膜厚は、０．１〜１０μｍでもよい。直線２次コイル１２２の膜厚は、０．１〜１０μｍでもよい。また、環状１次コイル１２１と直線２次コイル１２２との配線間隔は、０．１〜１０μｍでもよい。
【００４３】
なお、Ｓｉ内層プロセス内誘電体層１５０は、例えば、酸化シリコン（ＳｉＯ２）などで構成される。Ｓｉ内層プロセス内誘電体層１５０の膜厚は、例えば、１〜２０μｍである。また、Ｓｉ内層プロセス内パッシベーション膜１６０は、例えば、窒化シリコン（ＳｉＮ）などで構成される。Ｓｉ内層プロセス内パッシベーション膜１６０の膜厚は、例えば、0.01〜５μｍである。
【００４４】
出力側トランスフォーマ１３０は、第２トランスフォーマの一例であり、複数の直線１次コイル１３１と、環状２次コイル１３２とを有し、複数の分配信号を合成することで出力信号を出力するとともに、出力インピーダンスの整合をとる。なお、複数の分配信号は、入力側トランスフォーマ１２０によって入力信号が分配された信号である。具体的には、複数の分配信号は、入力側トランスフォーマ１２０によって入力信号が分配された後、増幅器（図示せず）によって増幅された信号である。
【００４５】
直線１次コイル１３１は、１次巻線としての直線状の第４金属配線である第２直線コイルの一例である。第４金属配線は、環状の第３金属配線の一部に沿った形状である。また、複数の直線１次コイル１３１の長さの合計は、環状２次コイル１３２の長さに略等しい。
【００４６】
環状２次コイル１３２は、２次巻線としての環状の第３金属配線である第２環状コイルの一例であり、出力信号が出力される。環状２次コイル１３２の一部は、開放されている。環状２次コイル１３２の一端からは出力信号が出力され、他端は、接地されている。なお、環状２次コイル１３２の両端から、差動出力信号が出力されてもよい。
【００４７】
また、直線１次コイル１３１と環状２次コイル１３２とは、互いに近接しており、磁界結合する。この磁界結合により、出力側トランスフォーマ２３０は、複数の分配信号を合成することで、環状２次コイル１３２から出力する。
【００４８】
また、図２Ｂに示すように、出力側トランスフォーマ１３０を構成する複数の直線１次コイル１３１と、環状２次コイル１３２とは、互いに異なる金属配線層に形成される。なお、複数の直線１次コイル１３１と、環状２次コイル１３２とは、同じ金属配線層に形成されてもよい。
【００４９】
例えば、出力側トランスフォーマ１３０は、入力側トランスフォーマ１２０とほぼ同様のプロセスを経て形成される。
【００５０】
本実施の形態では、図２Ｂに示すように、入力側トランスフォーマ１２０と出力側トランスフォーマ１３０とは、互いに異なる金属配線層で形成されており、上下に重なった構造となっている。入力側トランスフォーマ２２０を構成する環状１次コイル２２１及び直線２次コイル２２２は、図２Ａに示すように、出力側トランスフォーマ２３０を構成する直線１次コイル２３１及び環状２次コイル２３２と直交するように配置されている。
【００５１】
本実施の形態のようなトランスを用いた電力分配合成器では、入力側トランスフォーマ及び出力側トランスフォーマのそれぞれを構成する金属配線同士のみが結合している状態が望ましい。言い換えると、入力側トランスフォーマと出力側トランスフォーマとが結合すると、不要な発振を起こす可能性があり、好ましくない。
【００５２】
図３は、本発明の実施の形態１に係る電力分配合成器１００を平面視した場合の模式図である。具体的には、図３は、直交状態の入力側トランスフォーマ１２０と出力側トランスフォーマ１３０とを上から模式的に描いた図を示す。
【００５３】
入力側トランスフォーマ１２０と出力側トランスフォーマ１３０とが近接している部分は、平面視した場合に９０°で交差、すなわち、直交している。なお、トランスフォーマが交差しているとは、トランスフォーマを構成する金属配線が交差していることを示す。つまり、具体的には、入力側トランスフォーマ１２０を構成する金属配線と、出力側トランスフォーマ１３０を構成する金属配線とが直交している。図３に示す例では、環状１次コイル１２１と環状２次コイル１３２とが直交している。
【００５４】
アンペールの法則に従って、一方のトランスフォーマのコイルに流れた電流によって磁界が発生する。図３に示すように、本実施の形態に係る電力分配合成器１００では、磁界の中にある他方のトランスフォーマの金属配線が、磁界を発生させた金属配線と直交している。このために、他方のトランスフォーマの金属配線に起電力は発生せず、他方のトランスフォーマの金属配線には、電流が流れない。そのため、トランスフォーマ間で新たな磁界が発生せず、お互いが磁界結合することがない。
【００５５】
なお、本実施の形態では、入力側トランスフォーマ１２０と出力側トランスフォーマ１３０とが９０°で交差する例について示したが、交差する角度は、９０°でなくてもよい。つまり、入力側トランスフォーマ１２０と出力側トランスフォーマ１３０とがねじれの位置にあればよい。
【００５６】
例えば、入力側トランスフォーマ１２０と出力側トランスフォーマ１３０とのなす角度は、７０〜９０°でもよい。この場合、起電力が発生して電流が流れるためにお互いが磁界結合するが、入力側トランスフォーマ１２０と出力側トランスフォーマ１３０とが平行である場合（なす角度が０°）に比べて、磁界結合を弱めることができる。
【００５７】
以下、本実施の形態に係る電力分配合成器１００が奏する格別な効果について、説明する。まず、本実施の形態に係る電力分配合成器１００による効果を説明するための比較例について説明する。例えば、特許文献１に記載されている電力増幅器の応用として、図４Ａに示すような二重環構造のトランスフォーマを有する電力増幅器２００が比較例として考えられる。なお、図４Ｂは、図４Ａに示す破線ｂ−ｂ間の断面構造の一例を示す図である。
【００５８】
図４Ａに示す電力増幅器２００は、複数のプッシュプル増幅器２１０と、入力側トランスフォーマ２２０と、出力側トランスフォーマ２３０とを備える。
【００５９】
複数のプッシュプル増幅器２１０は、それぞれ、１対のトランジスタ２１１を備える。１対のトランジスタ２１１は、入力側トランスフォーマ２２０によって分配された複数の分配信号の１つを増幅する。
【００６０】
入力側トランスフォーマ２２０は、第１金属配線である環状１次コイル２２１と、複数の第２金属配線である複数の直線２次コイル２２２とを有する。そして、入力側トランスフォーマ２２０は、入力インピーダンスの整合をとるとともに、入力信号を複数の分配信号に分配する。
【００６１】
出力側トランスフォーマ２３０は、複数の第４金属配線である複数の直線１次コイル２３１と、第３金属配線である環状２次コイル２３２とを有する。そして、出力側トランスフォーマ２３０は、複数のプッシュプル増幅器２１０によって増幅された複数の分配信号を合成するとともに、出力インピーダンスの整合をとる。
【００６２】
また、図４Ｂに示すように、入力側トランスフォーマ２２０及び出力側トランスフォーマ２３０は、Ｓｉ半導体基板２４０上に形成されたＳｉ内層プロセス内誘電体層２５０内に形成される。さらに、Ｓｉ内層プロセス内誘電体層２５０上には、Ｓｉ内層プロセス内パッシベーション膜２６０が形成されている。
【００６３】
なお、Ｓｉ内層プロセス内誘電体層２５０は、例えば、酸化シリコン（ＳｉＯ２）などで構成される。Ｓｉ内層プロセス内誘電体層２５０の膜厚は、例えば、１〜２０μｍである。また、Ｓｉ内層プロセス内パッシベーション膜２６０は、例えば、窒化シリコン（ＳｉＮ）などで構成される。Ｓｉ内層プロセス内パッシベーション膜２６０の膜厚は、例えば、0.01〜5μｍである。
【００６４】
ここで、１対のトランジスタ２１１の２つの入力端子は、第２金属配線を介して互いに接続され、２つの出力端子は、第４金属配線を介して互いに接続される。これにより、特許文献１で課題であったプッシュプル増幅器までの線路長が長く、十分な入力パワーが得られないということを改善することができる。つまり、本実施の形態の比較例に係る電力増幅器２００によれば、入力の整合回路での損失の低減、並びに、回路の簡略化及び小型化が可能となる。
【００６５】
図４Ａ及び図４Ｂに示す電力増幅器２００では、入力側の整合をとるために入力信号を複数の分配信号に分配するトランスフォーマと、出力信号を複数の分配信号から１つの信号に合成するトランスフォーマとが近接する。これにより、比較例に係る電力増幅器２００では、意図しない箇所での磁界結合が起こってしまい発振してしまう可能性がある。
【００６６】
図５Ａ及び図５Ｂは、本実施の形態の比較例に係る電力増幅器２００の入力側トランスフォーマ２２０と出力側トランスフォーマ２３０との磁界結合による損失を説明するための図である。
【００６７】
図５Ａに示すように、入力側トランスフォーマ２２０と出力側トランスフォーマ２３０との間隔を、入力−出力間距離としてｄで表現する。図５Ｂは、入力−出力間距離ｄと、次段の増幅器と整合をとった場合の入力トランスの損失及びそのときの入力−出力間の結合係数ｋとの関係を示す。なお、入力−出力間距離ｄは、基準となる位置を０とし、入力側トランスフォーマ２２０と出力側トランスフォーマ２３０とが基準より近い場合にマイナス（−）、基準より遠い場合にプラス（＋）で表現される。
【００６８】
図５Ｂを参照すると、損失が最も小さいところ（ｄ＝−１０付近）で使用するためには結合係数が高く、入出力間で不要な発振が起こる可能性が高い。逆に、結合係数が小さいところ（例えば、ｄ＝−４０、＋２０など）では、損失が大きくなり、消費電力の増大などを抑制することができない。
【００６９】
上記に示す比較例に対して、本実施の形態に係る電力分配合成器１００では、上述したように、入力側トランスフォーマ１２０と出力側トランスフォーマ１３０とは、直交している。この構成により、入力側トランスフォーマ１２０と出力側トランスフォーマ１３０との間に磁界結合はほとんど発生せず、発振の可能性を低減することができる。
【００７０】
図６は、本発明の実施の形態１に係る電力分配合成器１００の効果を示すグラフである。図６では、横軸に互いの金属配線間の膜厚、縦軸に互いの結合係数をプロットしている。
【００７１】
比較例に係る電力増幅器２００のように平行に金属配線を配置した場合は、互いの金属配線間膜厚が薄くなるにつれて、お互いの金属配線を通る磁界が増加するために、結合係数が上昇する。これに対して、本発明の実施の形態１に係る電力分配合成器１００のように直交に金属配線を配置した場合は、どのような金属配線間膜厚となっても、磁界結合はほぼ発生しないものと扱える。このことから、本発明の実施の形態１に係る電力分配合成器１００によれば、結合係数を低く抑えることができ、ループ発振を抑制することができる。
【００７２】
以上のように、本発明の実施の形態１に係る電力分配合成器１００は、入力信号を複数の信号に分配し、かつ、整合回路としても機能する入力側トランスフォーマ１２０と、分配された複数の信号を合成し、かつ、整合回路としても機能する出力側トランスフォーマ１３０とを備える。入力側トランスフォーマ１２０と出力側トランスフォーマ１３０とは、互いに異なる金属配線層を用いて構成され、かつ、平面視した場合に交差していることを特徴とする。
【００７３】
これにより、金属配線間の磁界結合を有効に利用することができるので、入力側トランスフォーマ１２０では損失を最小限に抑えつつ入力信号を分配することができ、出力側トランスフォーマ１３０では損失を最小限に抑えつつ複数の分配信号を合成することができる。また、入力側トランスフォーマ１２０及び出力側トランスフォーマ１３０の一方に電流が流れ、磁界が発生した場合であっても、他方のトランスフォーマには、発生した磁界による起電力の発生を抑制することができる。このように、本実施の形態に係る電力分配合成器１００によれば、入力の整合回路における損失の低減、並びに、回路の簡略化及び小型化を実現できるとともに、トランスフォーマ間で磁界結合の発生を抑制することができ、発振の可能性を低減することができる。
【００７４】
なお、本実施の形態では、入力側トランスフォーマ１２０及び出力側トランスフォーマ１３０は、それぞれ縦方向の磁界結合を利用しているが、横方向の磁界結合を利用してもよい。言い換えると、環状１次コイル１２１及び直線２次コイル１２２（又は、直線１次コイル１３１と環状２次コイル１３２）は、図２Ｂに示すように縦方向に配置されているが、図７に示すように、横方向に配置されてもよい。
【００７５】
図７は、本発明の実施の形態１の変形例に係る電力分配合成器の断面構造の一例を示す図である。図７に示すように、本発明の実施の形態１の変形例に係る電力分配合成器は、横方向の磁界結合を利用するため、１次コイル用の金属配線と２次コイル用の金属配線とが同一の金属配線層に形成される。
【００７６】
例えば、環状１次コイル１２１は、入力側トランスフォーマ１２０を製造するのに用いる製造プロセスにおける最上層の金属配線層に形成される。今回用いたプロセスにおいては、１．５μｍの厚さであり、Ｓｉ半導体基板１４０から５．０μｍ程度の距離にある。また、直線２次コイル１２２も同様に最上層の金属配線層に形成される。また、Ｓｉ半導体基板１４０は、１０Ω・ｃｍの抵抗率を有する。
【００７７】
なお、配線膜厚は、上記例に限らず、例えば、環状１次コイル１２１及び直線２次コイル１２２の膜厚は、０．１〜１０μｍでもよい。また、環状１次コイル１２１と直線２次コイル１２２との配線間隔は、０．１〜１０μｍでもよい。
【００７８】
このように、環状１次コイル１２１は、直線２次コイル１２２と同一の金属配線層に形成されてもよい。この構成により、環状１次コイル１２１及び直線２次コイル１２２ともに同一の金属配線層に形成されるので、トランスフォーマの配線損失を低減することができる。
【００７９】
（実施の形態２）
本発明の実施の形態１は、シリコンプロセスで一般的に使用されている金属配線、いわゆる内層配線を使用して形成する縦型、及び、横型の磁界結合を利用したトランスフォーマについて説明した。これに対して、本発明の実施の形態２に係る電力分配合成器では、入力側トランスフォーマ及び出力側トランスフォーマのどちらか一方が、厚膜再配線プロセスを用いた伝送線路の磁界結合を利用したトランスフォーマであることを特徴とする。
【００８０】
図８Ａは、本発明の実施の形態２に係る電力分配合成器３００の構成の一例を示す図である。また、図８Ｂは、図８Ａに示す破線ｃ−ｃ間の断面構造の一例を示す図である。
【００８１】
本発明の実施の形態２に係る電力分配合成器３００は、入力信号を分配及び合成することで、出力信号を生成して出力する。図８Ａに示すように、電力分配合成器３００は、入力側トランスフォーマ３２０と、出力側トランスフォーマ３３０とを備える。
【００８２】
入力側トランスフォーマ３２０は、第１トランスフォーマの一例であり、環状１次コイル３２１と、複数の直線２次コイル３２２とを有し、入力インピーダンスの整合をとるとともに、入力信号を複数の分配信号に分配する。また、出力側トランスフォーマ３３０は、第２トランスフォーマの一例であり、複数の直線１次コイル３３１と、環状２次コイル３３２とを有し、複数の分配信号を合成することで出力信号を出力するとともに、出力インピーダンスの整合をとる。
【００８３】
なお、入力側トランスフォーマ３２０及び出力側トランスフォーマ３３０は、実施の形態１に係る入力側トランスフォーマ１２０及び出力側トランスフォーマ１３０とほぼ同じである。具体的には、環状１次コイル３２１、複数の直線２次コイル３２２、複数の直線１次コイル３３１及び環状２次コイル３３２は、実施の形態１に係る環状１次コイル１２１、複数の直線２次コイル１２２、複数の直線１次コイル１３１及び環状２次コイル１３２に相当する。
【００８４】
本実施の形態では、出力側トランスフォーマ３３０は、実施の形態１に係る出力側トランスフォーマ１３０と比較して、厚膜再配線プロセスを用いて形成されている点が異なっている。具体的には、入力側トランスフォーマ３２０は、実施の形態１と同様に、Ｓｉ内層プロセスを用いて形成され、出力側トランスフォーマ３３０は、厚膜再配線プロセスを用いて形成される。以下では、実施の形態１と同じ点は説明を省略し、異なる点を中心に説明する。
【００８５】
厚膜再配線プロセスは、Ｓｉ内層プロセス上に、厚い誘電体層と配線層とを新たに追加するプロセスである。例えば、１０μｍ以上の厚い誘電体層上に形成される配線層を用いて、伝送線路又は受動素子を構成することで、導電性のＳｉ半導体基板の影響を抑制することができ、導体損を低減することもできる。誘電体としては、ベンゾシクロブテン、ポリイミド、ポリテトラフルオロエチレン又はポリフェニレンオキシド等が用いられる。本実施の形態では、一例として、ベンゾシクロブテン（ＢＣＢ）を用いる。
【００８６】
図８Ｂに示すように、本実施の形態に係る電力分配合成器３００は、Ｓｉ半導体基板３４０と、Ｓｉ内層プロセス内誘電体層３５０と、Ｓｉ内層プロセス内配線層（入力側トランスフォーマ３２０）と、Ｓｉ内層プロセス内パッシベーション膜３６０と、厚膜再配線プロセス誘電体層３７０及び３８０と、厚膜再配線プロセス下層配線層（環状２次コイル３３２）と、厚膜再配線プロセス上層配線層（複数の直線１次コイル３３１）と、厚膜再配線プロセス最上層配線層３９０とを備える。
【００８７】
厚膜再配線プロセス最上層配線層３９０は、形成する回路の略全面を覆うサイズに形成し、グランド層として機能するように構成する。なお、厚膜再配線プロセス最上層配線層３９０をグランド層にせず、ＣＰＷ（ＣｏＰｌａｎａｒ  Ｗａｖｅｇｕｉｄｅ）のように、厚膜再配線プロセス下層配線層（環状２次コイル３３２）及び厚膜再配線プロセス上層配線層（複数の直線１次コイル３３１）の結合線路の両側をグランド層にしても構わない。
【００８８】
入力側トランスフォーマ３２０は、実施の形態１で示した入力側トランスフォーマ１２０及び出力側トランスフォーマ１３０と同様に縦方向の磁界結合を利用することができる。ここでは、実施の形態１と同様のプロセスで作成するため具体的な説明は省略する。
【００８９】
出力側トランスフォーマ３３０は、厚膜再配線プロセスを用いて作成する。具体的には、出力側トランスフォーマ３３０では、厚膜再配線プロセス下層配線層を用いて環状２次コイル３３２が、厚膜再配線プロセス上層配線層を用いて複数の直線１次コイル３３１が形成される。すなわち、図８Ｂに示すように、環状２次コイル３３２と複数の直線１次コイル３３１とは、互いに異なる金属配線層に形成される。
【００９０】
環状２次コイル３３２は、厚膜再配線プロセス誘電体層３７０に形成される厚膜再配線プロセス下層配線層に形成される。今回用いた厚膜再配線プロセスにおいては、一例として、厚膜再配線プロセス配線層厚は５μｍ、厚膜再配線プロセス下層配線層と厚膜再配線プロセス上層配線層との間の層間膜厚は５μｍである。
【００９１】
なお、厚膜再配線プロセス誘電体層３７０は、出力側トランスフォーマ３３０と、Ｓｉ半導体基板３４０との間に形成された誘電体層である。厚膜再配線プロセス誘電体層３７０の厚さは、例えば、１０μｍ以上である。厚膜再配線プロセス誘電体層３７０は、例えば、ベンゾシクロブテン、ポリイミド、ポリテトラフルオロエチレン又はポリフェニレンオキシドを含んでいる。
【００９２】
複数の直線１次コイル３３１は、厚膜再配線プロセス誘電体層３８０に形成される厚膜再配線プロセス上層配線層に形成される。今回用いたプロセスにおいては、一例として、配線厚は５μｍの厚さであり、厚膜再配線プロセス下層配線層（環状２次コイル３３２）は、Ｓｉ半導体基板３４０から２０μｍ程度離れた位置にある。また、Ｓｉ半導体基板３４０は、１０Ω・ｃｍの抵抗率を有する。
【００９３】
厚膜再配線プロセス誘電体層３８０は、例えば、ベンゾシクロブテン、ポリイミド、ポリテトラフルオロエチレン又はポリフェニレンオキシドを含んでいる。具体的には、厚膜再配線プロセス誘電体層３８０は、厚膜再配線プロセス誘電体層３７０と同じ材料から構成される。厚膜再配線プロセス誘電体層３８０の厚さは、例えば、３〜２０μｍである。
【００９４】
なお、配線膜厚は、上記例に限らず、例えば、環状２次コイル３３２及び複数の直線１次コイル３３１の膜厚は、０．１〜５０μｍでもよい。また、環状２次コイル３３２と複数の直線１次コイル３３１との配線層間膜厚は、０．１〜２０μｍでもよい。
【００９５】
また、実施の形態１に係る変形例（図７参照）と同様に、出力側トランスフォーマ３３０は、横方向の磁界結合を利用しても構わない。具体的には、出力側トランスフォーマ３３０が備える環状２次コイル３３２と複数の直線１次コイル３３１とは、厚膜再配線プロセス下層配線層と厚膜再配線プロセス上層配線層とのどちらかのみを使用し、同一の金属配線層に形成される。すなわち、環状２次コイル３３２と複数の直線１次コイル３３１とは、同一の金属配線層に形成される。
【００９６】
以上のように、本発明の実施の形態２に係る電力分配合成器では、一方のトランスフォーマを厚膜再配線構造で形成することにより、入力側トランスフォーマと出力側トランスフォーマとの間を大きくとることができ、よりお互いの結合を軽減することができる。また、厚い誘電体層上に形成される配線層を用いてトランスフォーマを構成することで、導電性の半導体基板の影響を抑制することができ、導体損を低減することができる。
【００９７】
なお、本実施の形態では、特に、出力側トランスフォーマを厚膜再配線構造で形成することが望ましい。
【００９８】
また、誘電体層は、第１の材料からなる粒子が第２の材料中に分散されてなるナノコンポジット膜を含んでもよい。例えば、第１の材料は、セラミックであってもよく、前記セラミックは、チタン酸ストロンチウム、チタン酸バリウムストロンチウム、酸化ハフニウム、酸化タンタル、ハフニウムアルミネートおよびチタン酸ジルコン酸鉛などであり、第２の材料は、ベンゾシクロブテン、ポリイミド、ポリテトラフルオロエチレン、ポリフェニレンオキシド、フェノール樹脂、アクリル樹脂、ノボラック樹脂、エポキシ樹脂およびポリベンズオキサゾールなどである。
【００９９】
これにより、比透磁率又は比誘電率の高い誘電体層を実現できる。また、誘電率及び透磁率を選択することができるので、設計の自由度を高めることもできる。
【０１００】
（実施の形態３）
本発明の実施の形態３は本発明の実施の形態１および2で作製される電力分配合成器における入力及び出力トランスフォーマの内、環状コイルが分割されていることを特徴とする。
【０１０１】
例えば、実施の形態１および２で示す環状１次コイルの一部は、開放されている。前記実施例の場合、開放部分は１箇所であったが、前記開放部分が複数であることを特徴とする。
【０１０２】
図９Ａに、実施の形態３に係る入力トランスフォーマの構成を示す。環状１次コイル１２１の一部は、複数の開放箇所を持っている。これにより環状1次コイルが複数のコイルに分割される。複数の環状分割１次コイルの入力ポート６２３の一端には入力信号が入力され、他端は、接地されている。なお、環状分割１次コイル１２１の両端に、差動入力信号が入力されてもよい。
【０１０３】
なお、本実施の形態では、環状の金属配線とは、曲線又は直線で囲まれた形状の輪郭線に沿った形状を意味する。具体的には、曲線又は直線で囲まれた形状の輪郭線のうち一部を除いた輪郭線に沿った形状を意味する。環状の金属配線は、除かれた輪郭線の一部が、環状の金属配線の開放部分に相当する。環状の金属配線は、例えば、円形及び多角形の輪郭線に沿った形状の金属配線である。
【０１０４】
直線２次コイル２２２は、２次巻線としての直線状の第２金属配線である第１直線コイルの一例である。第２金属配線は、環状の第１金属配線の一部に沿った形状である。また、複数の直線２次コイル２２２の長さの合計は、環状１次コイル２２１の長さに略等しい。
【０１０５】
また、実施の形態１および２と同様に直線２次コイル２２２と環状分割１次コイル２２１とは、互いに近接しており、磁界結合する。この磁界結合により、入力側トランスフォーマは、環状１次コイル２２１に入力された信号を、複数の分配信号に分配し、例えば、次段の増幅器（図示せず）に出力する。
【０１０６】
環状1次コイルを複数に分割することにより、コイルの長さの影響を低減し、より高い周波数であっても均等な信号を次段へ出力することができる。
【０１０７】
なお、環状1次コイル以外の部分は、実施の形態１および実施の形態２とほぼ同じである。
【０１０８】
（実施の形態４）
本発明の実施の形態４に係る電力増幅器は、実施の形態１及び実施の形態２及び実施の形態３に係る電力分配合成器を備える電力増幅器である。
【０１０９】
図１０は、本発明の実施の形態４に係る電力増幅器５００の入力側トランスフォーマ１２０の構成を模式的に示す図である。図１１は、本発明の実施の形態４に係る電力増幅器５００の出力側トランスフォーマ１３０の構成を模式的に示す図である。図１２は、本発明の実施の形態４に係る電力増幅器５００の回路構成の一例を示す図である。
【０１１０】
本発明の実施の形態１〜３に係る電力増幅器５００は、入力側トランスフォーマ１２０と、出力側トランスフォーマ１３０と、複数のプッシュプル増幅器５１０（図１２参照）とを備える。
【０１１１】
図１０に示すように、入力側トランスフォーマ１２０は、入力信号を受け付ける入力ポート５２３と、複数の分配信号を出力する複数の出力ポート５２４とを備える。つまり、入力側トランスフォーマ１２０には、入力ポート５２３から信号が入力され、各出力ポート５２４へ信号が分配されていく。
【０１１２】
なお、入力ポート５２３は、環状１次コイル１２１の両端であり、例えば、差動信号が入力信号として入力される。出力ポート５２４は、直線２次コイル１２２の両端であり、分配信号が出力される。
【０１１３】
図１１に示すように、出力側トランスフォーマ１３０は、複数の分配信号を受け付ける複数の入力ポート５３３と、出力信号を出力する出力ポート５３４とを備える。つまり、出力側トランスフォーマ１３０には、各入力ポート５３３から信号が入力され、出力ポート５３４で信号が合成されて出力される。
【０１１４】
複数のプッシュプル増幅器５１０のそれぞれは、入力側トランスフォーマ１２０の各出力ポート５２４から出力された分配信号を、増幅器の入力信号として使用する。つまり、複数のプッシュプル増幅器５１０は、入力側トランスフォーマ１２０によって分配された複数の分配信号を増幅し、増幅後の分配信号を出力側トランスフォーマ１３０に出力する。
【０１１５】
図１２に示すように、プッシュプル増幅器５１０は、直線２次コイル１２２と直線１次コイル１３１との間に接続されている。具体的には、プッシュプル増幅器５１０は、直線２次コイル１２２の両端である出力ポート５２４と、直線１次コイル１３１の両端である入力ポート５３３との間に接続されている。
【０１１６】
図１３は、本発明の実施の形態４に係るプッシュプル増幅器５１０の回路構成の一例を示す図である。
【０１１７】
本実施の形態に係るプッシュプル増幅器５１０は、２つのトランジスタ５１１を含む１対のトランジスタを備える。また、プッシュプル増幅器５１０は、１対のトランジスタの２つの入力端子である、正極及び負極の２つの入力端子を有する入力部と、１対のトランジスタの２つの出力端子である、正極及び負極の２つの出力端子を有する出力部とを備える回路である。
【０１１８】
２つの入力端子は、直線２次コイル１２２を構成する第２金属配線を介して互いに接続されている。すなわち、図１２に示すように、２つの入力端子は、直線２次コイル１２２の両端に接続されている。プッシュプル増幅器５１０の特徴は、１対のトランジスタの入力部には、振幅が等しく位相が互いに逆位相である信号が入力されてトランジスタ駆動されることである。
【０１１９】
また、２つの出力端子は、直線１次コイル１３１を構成する第４金属配線を介して互いに接続されている。すなわち、図１２に示すように、２つの出力端子は、直線１次コイル１３１の両端に接続されている。
【０１２０】
プッシュプル増幅器５１０は、図１２に示すように差動回路で構成される。これにより、１対となるトランジスタの２つの入力端子又は２つの出力端子を接続する金属配線の中点を電源に接続することで、ＤＣバイアスを供給するポイントとして、金属配線の中点を使用することができる。ＤＣバイアス供給点は、仮想ａｃ接地となり、回路の安定性を向上させることが可能である。
【０１２１】
具体的には、入力側トランスフォーマ１２０の直線２次コイル１２２の両端をそれぞれトランジスタのゲート（２つの入力端子）へ接続する。さらに、直線２次コイル１２２を構成する第２金属配線の中点は、１対のトランジスタにゲートバイアス電圧を供給するための第１電源（ＶＤＤ１）に接続される。言い換えると、ゲートバイアスは、直線２次コイル１２２の長さの中点から供給する。
【０１２２】
また、１対のトランジスタの各ドレイン端子（２つの出力端子）を出力側トランスフォーマ１３０の直線１次コイル１３１の両端へ接続する。さらに、直線１次コイル１３１を構成する第４金属配線の中点は、１対のトランジスタにドレインバイアス電圧を供給するための第２電源（ＶＤＤ２）に接続される。言い換えると、ドレインバイアスは、ゲートバイアスと同様の手法で、直線１次コイル１３１の中点から供給する。
【０１２３】
以上に示すように、本発明の実施の形態３に係る電力増幅器５００は、実施の形態１又は２に係る電力分配合成器１００又は３００と、複数のプッシュプル増幅器５１０とを備える。複数のプッシュプル増幅器５１０は、入力側トランスフォーマ１２０又は３２０の出力ポートと、出力側トランスフォーマ１３０又は３３０の入力ポートとの間に接続され、複数の分配信号を増幅する。
【０１２４】
これにより、本実施の形態に係る電力増幅器５００によれば、入力の整合回路における損失の低減、並びに、回路の簡略化及び小型化が可能であり、さらには、ループ発振を抑制することができる。さらには、本実施の形態によれば、小型かつ高出力の電力増幅器を実現することができる。
【０１２５】
以上、本発明に係る電力分配合成器及び電力増幅器について、実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を当該実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。
【０１２６】
また、例えば、図２Ａ及び図２Ｂなどにおいて、各構成要素の角部及び辺を直線的に記載しているが、製造上の理由により、角部及び辺が丸みをおびたものも本発明に含まれる。
【０１２７】
また、上記で用いた数字は、全て本発明を具体的に説明するために例示するものであり、本発明は例示された数字に制限されない。また、上記で示した各構成要素の材料は、全て本発明を具体的に説明するために例示するものであり、本発明は例示された材料に制限されない。また、構成要素間の接続関係は、本発明を具体的に説明するために例示するものであり、本発明の機能を実現する接続関係はこれに限定されない。
【産業上の利用可能性】
【０１２８】
本発明は、入力の整合回路における損失の低減、並びに、回路の簡略化及び小型化が可能であり、さらには、ループ発振を抑制することができるという効果を奏し、例えば、高周波、とりわけミリ波帯を利用する電力分配合成器及び電力増幅器などに利用することができる。
【符号の説明】
【０１２９】
１０、２００、５００  電力増幅器
２１、２１０、５１０  プッシュプル増幅器
２２  スラブインダクタ
２３  金属コイル
３０  スパイラルトランスフォーマバラン
４０、４１  差動ライン
５０  分配ネットワーク
１００、３００  電力分配合成器
１２０、２２０、３２０  入力側トランスフォーマ
１２１、２２１、３２１、６２３  環状１次コイル
１２２、２２２、３２２、６２４  直線２次コイル
１３０、２３０、３３０  出力側トランスフォーマ
１３１、２３１、３３１  直線１次コイル
１３２、２３２、３３２  環状２次コイル
１４０、２４０、３４０  Ｓｉ半導体基板
１５０、２５０、３５０  Ｓｉ内層プロセス内誘電体層
１６０、２６０、３６０  Ｓｉ内層プロセス内パッシベーション膜
２１１、５１１  トランジスタ
３７０、３８０  厚膜再配線プロセス誘電体層
３９０  厚膜再配線プロセス最上層配線層
５２３、５３３、６２３  入力ポート
５２４、５３４、６２４  出力ポート
【図１】
2012186312.tif 000003
【図２Ａ】
2012186312.tif 000004
【図２Ｂ】
2012186312.tif 000005
【図３】
2012186312.tif 000006
【図４Ａ】
2012186312.tif 000007
【図４Ｂ】
2012186312.tif 000008
【図５Ａ】
2012186312.tif 000009
【図５Ｂ】
2012186312.tif 000010
【図６】
2012186312.tif 000011
【図７】
2012186312.tif 000012
【図８Ａ】
2012186312.tif 000013
【図８Ｂ】
2012186312.tif 000014
【図９】
2012186312.tif 000015
【図１０】
2012186312.tif 000016
【図１１】
2012186312.tif 000017
【図１２】
2012186312.tif 000018
【図１３】
2012186312.tif 000019