(57)【要約】【課題】積層体においてクラック等の内部破壊が生じにくく大容量且つ小型化に適した積層セラミックコンデンサを提供する。【解決手段】複数の誘電体層１２０と複数の内部電極層１１０とを交互に積層した積層体１０と該積層体１０の外面に形成され前記内部電極層１１０に電気的に接続した外部電極２０とを備えた積層セラミックコンデンサ１において、積層体１０の外層側部分における隣り合う内部電極層１１１，１１２間に形成される電界強度が積層体１０の中央部分における隣り合う内部電極層１１０間に形成される電界強度よりも小さいことを特徴とする。【選択図】図１
2012222290.tif 000002
【特許請求の範囲】
【請求項１】
複数の誘電体層と複数の内部電極層とを交互に積層した積層体と該積層体の外面に形成され前記内部電極に電気的に接続した外部電極とを備えた積層セラミックコンデンサにおいて、
積層体の外層側部分における隣り合う内部電極層間に形成される電界強度が積層体の中央部分における隣り合う内部電極層間に形成される電界強度よりも小さい
ことを特徴とする積層セラミックコンデンサ。
【請求項２】
隣り合う内部電極層間における誘電体の厚みが積層体の中央部分よりも外層側部分の方が厚い
ことを特徴とする請求項１記載の積層セラミックコンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックコンデンサに関し、特に積層体内部の積層構造に関する。
【背景技術】
【０００２】
積層セラミックコンデンサは一般的に、複数の誘電体層と複数の内部電極層とを交互に積層してなる積層体と、該積層体の外面に形成前記内部電極層と電気的に接続する外部電極とを備えた構造となっている。また、積層セラミックコンデンサは温度補償系のクラス１と高誘電率系のクラス２に大別される。クラス１の積層セラミックコンデンサでは、誘電体として酸化チタン等を主成分とする低誘電率系誘電体が用いられる。一方、クラス２の積層セラミックコンデンサでは、誘電体としてチタン酸バリウム等を主成分とする高誘電率系誘電体（強誘電体とも言う。）が用いられる。
【０００３】
近年、積層セラミックコンデンサの大容量化のために、内部電極層の積層数の増加及び誘電体層の薄層化がすすんでいる。これにともない特にクラス２の積層セラミックコンデンサでは積層体にクラックなど内部構造の破壊が生じる現象が増加してきている。クラックが生じる原因の１つとしては誘電体層の圧電効果が挙げられる。すなわち、強誘電体である誘電体層が圧電性を有していることから、外部電極間に電圧を印加すると誘電体層は内部電極層と並行する方向に変位が生じる。この誘電体層の変位により積層体に歪み応力が残存し、これにより積層体にクラックなどの破壊が生じると考えられる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平９−１８０９５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
このようなクラック発生を防止するための技術として特許文献１に記載されたものが提案されている。
【０００６】
特許文献１に記載のものでは積層体の中央部に応力を緩和するための中間層を設けている。該中間層は、容量形成部に用いられる誘電体と同一材料からなり、その層に接する内部電極層は容量を形成しないような配置としている。
【０００７】
しかしながら特許文献１に記載のものは、中間層において容量を形成できないので大容量化・小型化には不利であるという問題がある。また、特許文献１に記載のものは中間層により応力を吸収するという思想であり、中間層においては圧電効果による変位が生じないので、誘電体層の変位がより大きい場合には誘電体層と中間層との界面においてクラックなどの内部破壊が生じるおそれがあると考えられる。同様に、特許文献１に記載のもの及び前述の従来の積層セラミックコンデンサの何れにおいて、最も外側の内部電極層、換言すれば最も表面側の内部電極層よりも外側（表面側）の誘電体層（カバー層と言う）には電圧が印加されないので、該カバー層には圧電効果による変位は生じない。このため変位が生じる誘電体層と変位が生じないカバー層との界面において歪み応力が残存し、クラックなどの内部破壊が生じるおそれがあると考えられる。
【０００８】
本発明は、上記事情に鑑みてなされたものであり、その目的とするところは、積層体においてクラック等の内部破壊が生じにくく大容量且つ小型化に適した積層セラミックコンデンサを提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本願発明は、複数の誘電体層と複数の内部電極層とを交互に積層した積層体と該積層体の外面に形成され前記内部電極に電気的に接続した外部電極とを備えた積層セラミックコンデンサにおいて、積層体の外層側部分における隣り合う内部電極層間に形成される電界強度が積層体の中央部分における隣り合う内部電極層間に形成される電界強度よりも小さいことを特徴とする。
【００１０】
本発明によれば、積層体の外層側部分（換言すれば積層体の表面側）では誘電体層に生じる電界強度が積層体の中央部分よりも小さいので圧電効果による変位も小さく、したがってカバー層（最も外側の内部電極層、換言すれば最も表面側の内部電極層よりも外側（表面側）の誘電体層）との界面における歪み応力が小さなものとなる。これによりクラック等の内部破壊の発生を軽減することができる。
【００１１】
本発明の好適な態様の一例としては、前述の積層セラミックコンデンサにおいて、隣り合う内部電極層間における誘電体の厚みが積層体の中央部分よりも外層側部分の方が厚いことを特徴とするものが挙げられる。本発明によれば、電界強度を小さくするために誘電体の誘電率を変更する必要がないので、全ての誘電体層として同一材料を用いることができるので製造効率が高いものとなる。
【発明の効果】
【００１２】
以上説明したように本発明によれば、積層体の外層側部分（換言すれば積層体の表面側）では誘電体層に生じる電界強度が積層体の中央部分よりも小さいので圧電効果による変位も小さく、したがってカバー層との界面における歪み応力が小さなものとなる。これによりクラック等の内部破壊の発生を軽減することができる。
【図面の簡単な説明】
【００１３】
【図１】積層セラミックコンデンサの断面図
【図２】積層セラミックコンデンサの製造工程を説明するフローチャート
【図３】他の例に係る積層セラミックコンデンサの断面図
【図４】他の例に係る積層セラミックコンデンサの断面図
【発明を実施するための形態】
【００１４】
本発明の一実施の形態に係る積層セラミックコンデンサについて図面を参照して説明する。図１は積層セラミックコンデンサの断面図である。なお本願では説明の簡単のため適宜寸法や形状を模式化している点に留意されたい。
【００１５】
積層セラミックコンデンサ１は、略直方体形状の積層体１０と、該積層体１０の長手方向両端部に形成された一対の外部電極２０とを備えている。
【００１６】
積層体１０は、図１に示すように、複数の内部電極層１１０と誘電体層１２０とを交互に積層したセラミック焼結体からなる。内部電極層１１０は所定の間隔をもって互いに重なり合うように配置されており、その端部は積層体１０の何れか一方の端面に交互に露出し、該端面において外部電極２０に電気的に接続している。すなわち内部電極層１１０は一層おきに同一の外部電極２０に電気的に接続している。内部電極層１１０はＮｉ，Ｃｕ等の卑金属、Ｐｄ，Ａｇなどの貴金属、Ａｇ−Ｐｄ合金などを主成分とした金属からなるが、コストダウンの観点からはＮｉが好適である。また本実施の形態では積層セラミックコンデンサ１は高誘電率系のクラス２であり、誘電体層１２０はチタン酸バリウムベースの誘電体セラミックからなる。なお、誘電体層１２０のうち最も外層側（表面側）の内部電極層１１１よりも外層側のものをカバー層１２１と呼ぶものとする。
【００１７】
外部電極２０は、積層体１０の表面のうち長手方向両端面から該端面に隣接する側面にまで回り込んで形成されている。外部電極２０は、Ｎｉ，Ｃｕ等の卑金属、Ｐｄ，Ａｇなどの貴金属、Ａｇ−Ｐｄ合金などを主成分とした金属からなるが、コストダウンの観点からはＮｉ又はＣｕが好適である。外部電極２０の表面には、半田付け性の向上等のために１層又は複層のメッキ層（図示省略）が形成されている。
【００１８】
本発明の特徴的な点は積層体１０における層構造にある。すなわち、本発明では、積層体１０の最も外層側部分（換言すれば積層体１０の表面側部分）における隣り合う内部電極層１１０間に形成される電界強度が積層体１０の中央部分における隣り合う内部電極層１１０間に形成される電界強度よりも小さいことを特徴とする。そして、本実施の形態では内部電極層１１０間の距離すなわち誘電体層１２０の厚みをもって電界強度を制御する。
【００１９】
図１の例では、積層体１０の最も外層側の内部電極層１１１（換言すればカバー層１２１に隣接する内部電極層１１１）と該内部電極層１１１１に隣り合う内層側の内部電極層１１２の間の誘電体層１２２の厚みＤ１が、他の全ての内部電極層１１０間の誘電体層１２０の厚みＤ０よりも厚い。これにより内部電極層１１１及び１１２間の誘電体層１２２における電界強度Ｅ１は、他の全ての内部電極層１１０間の誘電体層１２０における電界強度Ｅ０よりも小さくなる。一方、カバー層１２１には電界は生じない。したがって、積層体１０の内部において圧電効果により生じる変位は、（カバー層１２１における変位＝０）＜（誘電体層１２２における変位）＜（他の誘電体層１２０における変位）という関係になる。これにより各内部電極層１１０・各誘電体層１２０間の界面において残存する歪み応力が過大になることを防止できる。特に、カバー層１２１と最も外層側の内部電極層１１１との境界面における歪み応力が小さなものとなる。これによりクラック等の内部破壊の発生を軽減することができる。
【００２０】
次に本実施の形態に係る積層セラミックコンデンサ１の製造方法について図２のフローチャートを参照して説明する。まず誘電体セラミックを形成する原料粉末、有機バインダ、溶剤及びその他添加剤を混合してセラミックスラリーを作成する（ステップＳ１）。次に、セラミックスラリーをドクターブレード法などによりシート状に形成・乾燥してセラミックグリーンシートを得る（ステップＳ２）。ここでセラミックグリーンシートは、前記誘電体層１２２用、他の誘電体層１２０、カバー層１２１用にそれぞれ厚みが異なり、少なくとも誘電体層１２２用の厚み＜他の誘電体層１２０用の厚みとなっている。カバー層１２１用のセラミックグリーンシートの厚みについては不問であるが、積層工程の削減などの観点からは各誘電体層１２０，１２２用よりも厚くするのが好ましい。次にセラミックグリーンシートに所定のパターン形状で内部電極用の導電性ペーストを印刷する（ステップＳ３）。該導電性ペーストには共生地としてセラミック原料粉を所定分量混合しておくと好適である。次に、導電性ペーストを印刷したセラミックグリーンシートを所定のパターン・枚数積層した後に圧着してシート積層体を得る（ステップＳ４）。次にシート積層体を個別チップに切断した後に（ステップＳ５）、バレル研磨などで個別チップの表面を研磨する（ステップＳ６）。次に、研磨後の個別チップに対して大気中又は窒素等の非酸化性ガス中で脱バインダ処理を行う（ステップＳ７）。次に、脱バインダ処理後の個別チップの内部電極露出面に外部電極用の導電ペーストを塗布する（ステップＳ８）。次に、導電性ペーストを塗布した個別チップを所定の温度の窒素―水素雰囲気中で焼成する（ステップＳ９）。最後に、外部電極の表面にメッキ処理を施して積層セラミックコンデンサ１が得られた（ステップＳ１０）。
【００２１】
このように本発明によれば、積層体１０の外層側部分では誘電体層１２２に生じる電界強度が積層体１０の中央部分よりも小さいので圧電効果による変位も小さく、したがってカバー層１２１との界面における歪み応力が小さなものとなる。これによりクラック等の内部破壊の発生を軽減することができる。
【００２２】
以上本発明の一実施の形態について詳述したが本発明はこれに限定されるものではない。例えば上記実施の形態では、最も外層側の内部電極層１１１の内側に位置する１層の誘電体層１２２を他の誘電体層１２０よりも厚く形成していたが、図３に示すように、他の誘電体層１２０よりも厚い誘電体層１２２を複数形成してもよい。また例えば、図４に示すように、最も外層側の内部電極層１１１の内側に位置する誘電体層１２２から中心側にむかって徐々に誘電体層の厚みが小さくなるようにしてもよい。
【００２３】
また、上記実施の形態では１回路のコンデンサを有するものについて説明したが、多回路のコンデンサを有するコンデンサアレイであっても本発明を適用できる。
【符号の説明】
【００２４】
１…積層セラミックコンデンサ、１０…積層体、１１０，１１１，１１２…内部電極層、１２０，１２２…誘電体層、１２１…カバー層、２０…外部電極
【図１】
2012222290.tif 000003
【図２】
2012222290.tif 000004
【図３】
2012222290.tif 000005
【図４】
2012222290.tif 000006