(57)【要約】【課題】負荷電流が急増した場合に、スイッチング素子に対し、固定周波数のＰＷＭ制御から、所定のＯＦＦ時間をはさんで、ＯＮ時間を設定する制御へと切り替えてスイッチを駆動して出力電圧の低下量を少なくするＤＣ−ＤＣコンバータの制御回路および制御方法を提供する。【解決手段】ＤＣ−ＤＣコンバータの出力電圧の帰還電圧Vdが、基準電圧Vrefより低く設定された電圧低下しきい値（「Vref−ΔV」と表記）より低い場合に割込信号を出力する電圧低下比較器100を設ける。そして電圧低下比較器100において、帰還電圧Vd(53)と基準電圧Vref(11)より所定電圧ΔV(101)低く設定した電圧（「Vref−ΔV」）とを比較し、帰還電圧Vd(53)が「Vref−ΔV」より下回っている場合には、電圧低下比較器100の出力であるVus(102)をLowレベルにした割込信号をＰＷＭ信号生成回路200に供給する。【選択図】図１
2012186916.tif 000002
【特許請求の範囲】
【請求項１】
ＤＣ−ＤＣコンバータの出力電圧の帰還電圧と第一の基準電圧との差電圧を増幅して出力する誤差増幅器と、前記帰還電圧が前記第一の基準電圧より低く設定された電圧低下しきい値より低い場合に割込信号を出力する電圧低下比較器とを有し、
前記ＤＣ−ＤＣコンバータのスイッチング素子を駆動するために、前記割込信号の非発生時には前記誤差増幅器の出力電圧に基づき所定周波数のＰＷＭ信号を生成し、前記割込信号の発生時には、前記スイッチング素子を前記誤差増幅器の出力電圧に基づき決定されたＯＮ時間ＯＮさせ、前記ＯＮ時間の経過後、前記スイッチング素子を所定時間ＯＦＦさせるスイッチ駆動信号を生成するＰＷＭ信号生成回路を備えることを特徴とするＤＣ−ＤＣコンバータの制御回路。
【請求項２】
前記電圧低下しきい値は、前記電圧低下比較器の一方の入力端子に前記第１の基準電圧を入力するとともに、前記電圧低下比較器に所定電圧の入力オフセット電圧を持たせることで実現したことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータの制御回路。
【請求項３】
前記電圧低下しきい値は、前記第一の基準電圧より所定電圧だけ低い電圧を生成して前記電圧低下比較器の入力に供給するよう構成したことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータの制御回路。
【請求項４】
ＤＣ−ＤＣコンバータの出力電圧の帰還電圧と第一の基準電圧との差電圧を増幅して出力する過程と、
前記帰還電圧が前記第一の基準電圧より低く設定された電圧低下しきい値より低い場合に割込信号を出力する過程と、
前記割込信号の発生時には、前記ＤＣ−ＤＣコンバータのスイッチング素子を駆動するための信号を、前記増幅して出力された差電圧に基づき生成された所定周波数のＰＷＭ信号から、前記スイッチング素子を前記誤差増幅器の出力電圧に基づき決定されたＯＮ時間ＯＮさせ、前記ＯＮ時間の経過後、前記スイッチング素子を所定時間ＯＦＦさせるスイッチ駆動信号に移行する過程と、
を含むＤＣ−ＤＣコンバータの制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷電流が急増するなどして、ＤＣ−ＤＣコンバータの出力電圧が所定値を下回った場合に、通常のＰＷＭ制御に割り込んで、スイッチング素子に対し所定のＯＦＦ時間をおいてＯＮ時間を繰り返す制御を行うことで、出力電圧の低下を抑制する技術に関する。
【背景技術】
【０００２】
図４は、従来のＤＣ−ＤＣコンバータの出力電圧を制御するための、一般的なＤＣ−ＤＣコンバータの制御回路の構成を示す図である。図４において、誤差増幅器10は、基準電圧Vref(11)と、ＤＣ−ＤＣコンバータの出力電圧Vout(44)を分圧抵抗Rd1(51),分圧抵抗Rd2(52)を有する分圧回路50で分圧して得た帰還電圧Vd(53)との差を増幅し、出力として出力電圧Vea(12)をＰＷＭ信号生成回路20に出力する。ＰＷＭ信号生成回路20は、誤差増幅器10の出力電圧Vea(12)に応じてスイッチ駆動信号Vdrv(22)を生成する（この場合、ＰＷＭ信号生成回路20は、仕様に応じてＯＮ時間やＯＦＦ時間の最小値を設定することもある）。スイッチＳＷ(30)は、スイッチ駆動信号Vdrv(22)によって駆動され、その結果、出力回路40における出力電圧Vout(44)は、負帰還制御により所定の目標値に維持される。なお出力回路40は、エネルギーの蓄積と放出に供するインダクタＬ（41）、出力コンデンサＣ(42)及び転流ダイオードＤ(43)を備えて構成され、出力コンデンサＣ(42)の一方の端子に現れる出力電圧Vout(44)を負荷（図示せず）に供給している。
【０００３】
通常、ＤＣ−ＤＣコンバータを安定に動作させるために、ＤＣ−ＤＣコンバータの制御回路は、誤差増幅器10によって制御される負帰還制御ループの応答をある程度遅くなるように設定していることから、負荷電流（エネルギーが蓄積されたインダクタＬ（41）及び出力コンデンサＣ(42)から負荷（図示せず）に流れる電流）が急増した場合、出力電圧Vout(44)が目標値に静定するまでに時間を要し、出力電圧Vout(44)が大きく低下してしまうという問題点があった。
【０００４】
これに対して、下記特許文献１には、出力電圧Voutが所定の値より低下したことを検出し、それを契機に一時的にスイッチング周波数を高い周波数に切り替え、インダクタ電流を増加させる手法が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−０２２１８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記特許文献１に開示された手法でも、出力電圧Voutを大きく低下させないための一定の効果は得られると思われる。しかしながら、出力電圧変動が起きた時点でのＯＮ時間幅は、動作条件によって異なり、また、過渡応答中も変化していくため、上記特許文献１に開示された手法では、全条件に対して最適なスイッチング周波数を選ぶことは難しい（スイッチング周期がＯＮ時間幅に比べて長過ぎる場合には、効果が不十分となる一方、スイッチング周期がＯＮ時間幅よりも短い場合には、ＯＮ状態が継続したままとなってしまう）。
【０００７】
そこで本発明は、負荷電流が急増した場合に、スイッチング素子に対し、固定周波数のＰＷＭ制御から、所定のＯＦＦ時間をはさんで、ＯＮ時間を設定する制御へと切り替えてスイッチを駆動して出力電圧の低下量を少なくするＤＣ−ＤＣコンバータの制御回路および制御方法を提供することを目的とするものである。
【課題を解決するための手段】
【０００８】
上記の課題を解決するために本発明のＤＣ−ＤＣコンバータの制御回路は、ＤＣ−ＤＣコンバータの出力電圧の帰還電圧と第一の基準電圧との差電圧を増幅して出力する誤差増幅器と、前記帰還電圧が前記第一の基準電圧より低く設定された電圧低下しきい値より低い場合に割込信号を出力する電圧低下比較器とを有し、前記ＤＣ−ＤＣコンバータのスイッチング素子を駆動するために、前記割込信号の非発生時には前記誤差増幅器の出力電圧に基づき所定周波数のＰＷＭ信号を生成し、前記割込信号の発生時には、前記スイッチング素子を前記誤差増幅器の出力電圧に基づき決定されたＯＮ時間ＯＮさせ、前記ＯＮ時間の経過後、前記スイッチング素子を所定時間ＯＦＦさせるスイッチ駆動信号を生成するＰＷＭ信号生成回路を備えることを特徴とする。
【０００９】
また本発明のＤＣ−ＤＣコンバータの制御回路において、前記電圧低下しきい値は、前記電圧低下比較器の一方の入力端子に前記第１の基準電圧を入力するとともに、前記電圧低下比較器に所定電圧の入力オフセット電圧を持たせることで実現したことを特徴とする。
【００１０】
さらに本発明のＤＣ−ＤＣコンバータの制御回路において、前記電圧低下しきい値は、前記第一の基準電圧より所定電圧だけ低い電圧を生成して前記電圧低下比較器の入力に供給するよう構成したことを特徴とする。
【００１１】
また本発明のＤＣ−ＤＣコンバータの制御方法は、ＤＣ−ＤＣコンバータの出力電圧の帰還電圧と第一の基準電圧との差電圧を増幅して出力する過程と、前記帰還電圧が前記第一の基準電圧より低く設定された電圧低下しきい値より低い場合に割込信号を出力する過程と、前記割込信号の発生時には、前記ＤＣ−ＤＣコンバータのスイッチング素子を駆動するための信号を、前記増幅して出力された差電圧に基づき生成された所定周波数のＰＷＭ信号から、前記スイッチング素子を前記誤差増幅器の出力電圧に基づき決定されたＯＮ時間ＯＮさせ、前記ＯＮ時間の経過後、前記スイッチング素子を所定時間ＯＦＦさせるスイッチ駆動信号に移行する過程と、を含むことを特徴とする。
【発明の効果】
【００１２】
本発明によれば、ＤＣ−ＤＣコンバータの出力電圧が所定値を下回ったことを検出した場合には、誤差増幅器の出力電圧に基づく固定周波数のＰＷＭ制御から、所定のＯＦＦ時間をはさんで、誤差増幅器の出力電圧に基づき決定されたＯＮ時間を設定する制御へと切り替えてスイッチを駆動するので、ＤＣ−ＤＣコンバータの出力電圧の低下を抑えることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態に係るＤＣ−ＤＣコンバータの制御回路の構成を示す図である。
【図２】図１に示したＤＣ−ＤＣコンバータの制御回路で用いられるＰＷＭ信号生成回路の構成を示す図である。
【図３】図２に示したＰＷＭ信号生成回路の各部における動作波形を示す図である。
【図４】従来のＤＣ−ＤＣコンバータの制御回路の構成を示す図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について、詳細に説明する。
【実施例】
【００１５】
図１は、本発明の実施形態に係るＤＣ−ＤＣコンバータの制御回路の構成を示す図である。図１に示す本発明の実施形態に係るＤＣ−ＤＣコンバータの制御回路は、ＤＣ−ＤＣコンバータの出力電圧Vout(44)の帰還電圧Vdが基準電圧Vrefより低く設定された電圧低下しきい値（以下では、「Vref−ΔV」と表記するものとする）より低い場合に割込信号を出力する電圧低下比較器100を設け、電圧低下比較器100によって帰還電圧Vd(53)と基準電圧Vref(11)より所定電圧ΔV(101)低く設定した電圧（「Vref−ΔV」）とを比較した結果により得られる電圧低下比較器100の出力Vus(102)のレベル値によって、ＰＷＭ信号生成回路200に割込信号を供給するよう構成している。この構成以外の構成は、図４に示した従来のＤＣ−ＤＣコンバータの制御回路の構成と同じであるためその説明を省略することにする。なお、電圧低下しきい値（「Vref−ΔV」）に関しては、電圧低下比較器100の一方の入力端子に基準電圧Vref(11)を入力するとともに電圧低下比較器100に所定電圧ΔV(101)の入力オフセット電圧を持たせることにより、入力オフセット電圧のない電圧低下比較器に「Vref−ΔV」を入力したものと同等となる構成として実現してもよいし、基準電圧Vref(11)よりΔVだけ低い電圧を生成して供給するようにしてもよい。
【００１６】
詳しく説明すると、図１において、帰還電圧Vd(53)が「Vref−ΔV」よりも高い時には、電圧低下比較器100の出力Vus(102)がHighレベルとなっており、ＰＷＭ信号生成回路200は、誤差増幅器10の出力電圧Vea(12)に基づき、図４に示した従来のＤＣ−ＤＣコンバータの制御回路の構成と同様、通常のＰＷＭ制御（固定周波数のＰＷＭ制御）を行う。
【００１７】
一方、図１において、帰還電圧Vd(53)が「Vref−ΔV」より低い時には、電圧低下比較器100の出力Vus(102)がLowレベルとなっている。Vus(102)がLowレベルになると、ＰＷＭ信号生成回路200は通常のＰＷＭ動作を中断し、スイッチＳＷ(30)を誤差増幅器10の出力電圧Vea(12)に基づき決定されたＯＮ時間ＯＮ（導通）させ、当該ＯＮ時間経過後、所定のＯＦＦ時間ＯＦＦ（遮断）させる動作を行う。この動作を繰り返すことにより、ＤＣ−ＤＣコンバータの出力電圧Vout(44)が所定値（（Vref−ΔV）／（分圧回路50の分圧比））より低下している場合には、所定のＯＦＦ時間（これは短時間に設定される）をはさんで連続的にスイッチング素子をＯＮさせるパルスが供給され、誤差増幅器10の出力電圧Vea(12)が上昇するまでの間、出力電圧Vout(44)の低下を抑えることができる。
【００１８】
図２は、図１に示したＤＣ−ＤＣコンバータの制御回路で用いられるＰＷＭ信号生成回路の構成を示す図である。図２に示したＰＷＭ信号生成回路の動作を図３に示す波形図を参照しながら説明する。なお、本実施の形態においては、スイッチ駆動信号Vdrv(22)がHighレベルのときにスイッチＳＷ(30)がＯＮし、スイッチ駆動信号Vdrv(22)がLowレベルのときにスイッチＳＷ(30)がＯＦＦするものとしているが、本発明はこれに限定されるものではない。例えば、スイッチ駆動信号Vdrv(22)がHighレベルのときにスイッチＳＷ(30)がＯＦＦし、スイッチ駆動信号Vdrv(22)がLowレベルのときにスイッチＳＷ(30)がＯＮする場合は、論理積回路211の出力にインバータ回路（反転ゲート素子）を追加すればよい。
【００１９】
図２においてＰＷＭ信号生成回路は、電圧低下比較器100の出力Vus(102)がHighレベルの場合、ＮＯＲ回路213の出力であるVrst(202)は常にLowレベル（図３(ａ)の(５)参照）となるため、ＰＷＭ信号生成回路200は通常の動作（固定周波数のＰＷＭ制御）をする。この時、容量Cosc(203)は、電流源Iosc(204)から供給される定電流で充電され、Vosc(205)がVp(206)に達すると、第１の比較器(OSCCOMP)207の出力がHighレベル（図３(ａ)の(４)参照）となり、立ち下がり遅延回路208を介して、放電トランジスタMsw(209)のゲート入力がHighレベルになり、Cosc(203)が放電される。これにより、Vosc(205)がGND電位となり、第１の比較器(OSCCOMP)207の出力がLowレベルに戻る（図３(ａ)の(４)参照）（厳密にいえばVosc(205)がVp(206)より小さくなるタイミングで第１の比較器(OSCCOMP)207の出力がLowレベルへと戻るが、Cosc(203)の放電は瞬間的なので、Vosc(205)がVp(206)より小さくなるのもGND電位になるのも実質的には同じタイミングである。）。この後、立ち下がり遅延回路208の出力は、所定の遅延時間Td経過後にLowレベルに戻る（図３(ａ)の(７)参照）。これによりMsw(209)が遮断されて、再び、Vosc(205)の上昇が始まる。これを繰り返すことにより、Vosc(205)はのこぎり波となる（図３(ａ)の(１)参照）。
【００２０】
一方、第２の比較器(PWMCOMP)210は、誤差増幅器10の出力電圧Vea(12)がVosc(20)よりも大きいと、Highレベルを出力する（図３(ａ)の(３)参照）。したがって、第２の比較器(PWMCOMP)210は、Vea(12)が高くなるほど、Highレベルを出力する期間が長くなる。さらに、第２の比較器(PWMCOMP)210の出力と、立ち下がり遅延回路208の出力をインバ−タ回路212で反転した信号の論理積を論理積回路211で取ることで、立ち下がり遅延回路208の出力がHighレベルである期間は、必ず、論理積回路211の出力(=スイッチ駆動信号)Vdrv(201)がLowレベルとなるようにし、ＯＦＦ時間の最小値Tdを設けている（図３(ａ)の（２），(７)参照）。
【００２１】
一方、図２において、電圧低下比較器100の出力Vus(102)がLowレベルの場合、立ち下がり遅延回路208の出力がLowレベルとなった時点（図３(ｂ)の(７)参照）で、論理積回路211の出力(=スイッチ駆動信号)Vdrv(201)がHighレベルとなる（図３(ｂ)の(２)参照）。一方、電圧低下比較器100の出力Vus(102)がLowレベルの場合には、ＮＯＲ回路213の出力であるVrst(202)は第２の比較器(PWMCOMP)210の出力がLowレベルとなった時点でのみHighレベルとなり、それ以外の時はLowレベルとなる（図３(ｂ)の(５)参照）。これにより、立ち下がり遅延回路208は、第２の比較器(PWMCOMP)210の出力がLowレベルになるとHighレベルを出力する（図３(ｂ)の(７)参照）する。これにより、Msw(209)のゲート入力がHighレベルとなるので、Cosc(203)が放電される。Vosc(205)がGND電位になると、第２の比較器(PWMCOMP)210の出力はHighレベルへと戻る（図３(ｂ)の(３)参照）（厳密にいえばVosc(205)がVea(12)より小さくなるタイミングで第２の比較器(PWMCOMP)210の出力がHighレベルへと戻るが、Cosc(203)の放電は瞬間的なので、Vosc(205)がVea(12)より小さくなるのもGND電位になるのも実質的には同じタイミングである。）。この後、立ち下がり遅延回路208の出力は、所定の遅延時間Td経過後にLowレベルに戻り、Msw(209)が遮断されて、再び、Vosc(205)の上昇が始まる（図３(ｂ)の(１)参照）。この結果、ＰＷＭ信号生成回路の出力(=スイッチ駆動信号)Vdrv(201)は、立ち下がり遅延回路208によって決定される所定時間（最小ＯＦＦ時間）Td経過後に、再びHighレベルを出力する（図３(ｂ)の(７)参照）。
【００２２】
第２の比較器(PWMCOMP)210の出力がLowレベルになってから、Cosc(203)が放電されて第２の比較器(PWMCOMP)210の出力がHighレベルに戻るまでは瞬間的なので、立ち下がり遅延回路208の出力がHighレベルになっている時間はTdに等しい。そして、第２の比較器(PWMCOMP)210の出力がLowレベルになっている期間は瞬間的なので、論理積回路211の出力(=スイッチ駆動信号)Vdrv(201)がLowレベルとなっている期間もTdに等しくなる。すなわち、電圧低下比較器100の出力Vus(102)がLowレベルの場合、スイッチング素子のオン時間は誤差増幅器10の出力電圧Vea(12)に基づき決定され、オフ時間は所定のオフ時間Tdとなる。
【符号の説明】
【００２３】
10  誤差増幅器
11  Vref(基準電圧源)
12  Vea(誤差増幅器出力)
20  ＰＷＭ信号生成回路
22  Vdrv(スイッチ駆動信号)
30  ＳＷ(スイッチ)
40  出力回路
41  インダクタ
42  出力コンデンサ
43  転流ダイオード
44  Vout（出力電圧）
50  分圧回路
51  Rd1(分圧抵抗1)
52  Rd2(分圧抵抗2)
53  出力帰還電圧
100   電圧低下比較器
101   ΔV(電圧源)
102   Vus(電圧低下比較器出力)
200   ＰＷＭ信号生成回路
201   Vdrv(論理積回路出力)
202   Vrst(ＮＯＲ回路出力)
203   Cosc(容量)
204   Iosc(電流源)
205   Vosc(容量Cosc出力)
206   Vp(しきい値電圧)
207   第１の比較器(OSCCOMP)
208   立ち下がり遅延回路
209   Msw(放電トランジスタ)
210   第２の比較器(PWMCOMP)
211   論理積回路
212   インバータ回路
213   ＮＯＲ回路
214   ＯＲ回路
【図１】
2012186916.tif 000003
【図２】
2012186916.tif 000004
【図４】
2012186916.tif 000005
【図３】
2012186916.tif 000006