(57)【要約】【課題】ディスプレイ駆動装置、さらに詳細には、平板ディスプレイ駆動装置を提供する。【解決手段】本発明によるディスプレイ駆動装置は、電源電圧より減少した入力電圧を受け取って基準電圧を生成し、Ｍ（Ｍは、正の整数）ビットのデータ信号に対応する基準電圧を選択するデジタル／アナログ変換部、及びデジタル／アナログ変換部から選択された基準電圧を増幅する増幅部を備える。本発明によるディスプレイ駆動装置は、ディスプレイ駆動装置の回路面積及び電力消費を最小化することができる。【選択図】図５
2012118550.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧より減少した入力電圧を受け取って複数の基準電圧を生成し、Ｍ（Ｍは、正の整数）ビットのデータ信号に対応する前記基準電圧を選択するデジタル／アナログ変換部と、
前記デジタル／アナログ変換部で前記選択された基準電圧を増幅する増幅部と、を備える、ディスプレイ駆動装置。
【請求項２】
前記デジタル／アナログ変換部は、
抵抗列を用いて前記複数の基準電圧を生成する基準電圧源と、
前記Ｍビットのデータ信号を出力するデコーダと、
前記デコーダから出力された前記Ｍビットのデータ信号に対応する前記基準電圧を選択する選択スイッチ部と、
を備える、請求項１に記載のディスプレイ駆動装置。
【請求項３】
前記増幅部は、
前記デジタル／アナログ変換部から選択された基準電圧が一端に印加される第１スイッチと、
一端が前記第１スイッチの他端に接続された第２スイッチと、
一端が前記第２スイッチの一端と接続された第１キャパシタと、
一端が前記第１キャパシタの他端に接続された第３スイッチと、
一端が前記第３スイッチの一端に接続された第２キャパシタと、
一端が前記第２キャパシタの他端に接続され、他端が前記第３スイッチの他端に接続された第４スイッチと、
一端が前記第４スイッチの一端に接続された第５スイッチと、
反転端子が前記第１キャパシタの他端に接続され、出力端が前記第４スイッチの他端に接続された出力バッファと、
を備える、請求項１に記載のディスプレイ駆動装置。
【請求項４】
前記第５スイッチの他端及び前記出力バッファの非反転端子には、前記電源電圧の半分である第１電圧が印加される、請求項３に記載のディスプレイ駆動装置。
【請求項５】
前記第１及び第２スイッチには互いに逆相である第１制御信号及び第２制御信号がそれぞれ交差して印加され、前記第３及び第５スイッチには前記第１制御信号が印加され、前記第４スイッチには前記第２制御信号が印加されて前記第１及び第２キャパシタが充／放電される、請求項３に記載のディスプレイ駆動装置。
【請求項６】
前記増幅部は、前記デジタル／アナログ変換部から前記電源電圧の１／Ｋ（Ｋは、１以上の整数）倍である前記入力電圧を受け取って、選択された前記基準電圧を前記Ｋ倍増幅する、請求項３に記載のディスプレイ駆動装置。
【請求項７】
前記増幅部は、前記デジタル／アナログ変換部から前記電源電圧の１／Ｋ（Ｋは、１以上の整数）倍である前記入力電圧を受け取って、選択された前記基準電圧を前記Ｋ／２倍増幅して、前記第１電圧と減算又は加算する、請求項４に記載のディスプレイ駆動装置。
【請求項８】
一端が前記第２キャパシタの一端と接続された第３キャパシタと、
一端が前記第３キャパシタの他端と接続された第６スイッチと、
一端が前記第３キャパシタの他端と接続された第７スイッチと、を備える第１電圧付加回路をさらに備える、請求項５に記載のディスプレイ駆動装置。
【請求項９】
前記第６及び第７スイッチには前記第１制御信号及び第２制御信号がそれぞれ交差して印加され、前記第６スイッチの他端にはＭビットにＮ（Ｎは、正の整数）ビットが加算された（Ｍ＋Ｎ）ビットデータ信号のうち、下位Ｎビットデータ信号に対応する第２電圧が印加される、請求項８に記載のディスプレイ駆動装置。
【請求項１０】
前記増幅部は、
前記デジタル／アナログ変換部から選択された基準電圧が一端に印加される第８スイッチと、
一端が前記第８スイッチの他端と接続された第９スイッチと、
一端が前記第９スイッチの一端と接続された第４キャパシタと、
一端が前記第４キャパシタの他端と接続された第１０スイッチと、
一端が前記第１０スイッチの一端と接続された第５キャパシタと、
一端が前記第５キャパシタの他端と接続され、他端が前記第１０スイッチの他端と接続された第１１スイッチと、
一端が前記第１１スイッチの一端と接続された第１２スイッチと、
反転端子が前記第４キャパシタの他端と接続され、非反転端子及び前記反転端子で感知された電圧の大きさを比較して比較信号を出力する比較器と、
前記比較信号に応じて前記第４及び第５キャパシタに流れる電流の方向を制御する電流電源部と、を備える、請求項１に記載のディスプレイ駆動装置。
【請求項１１】
前記電流電源部は、前記比較器の比較信号に応じて、
前記電流電源部から前記第４及び第５キャパシタ方向に電流を出力する第１電流電源と、
前記第４及び第５キャパシタから前記電流電源部の方向に電流を出力する第２電流電源と、を備える、請求項１０に記載のディスプレイ駆動装置。
【請求項１２】
前記第１２スイッチの他端及び前記比較器の非反転端子には、前記電源電圧の半分である第３電圧が印加される、請求項１０に記載のディスプレイ駆動装置。
【請求項１３】
前記第８及び第９スイッチには互いに逆相である第３制御信号及び第４制御信号がそれぞれ交差して印加され、前記第１０及び第１２スイッチには前記第３制御信号が印加され、前記第１１スイッチに前記第４制御信号が印加されて前記第４及び第５キャパシタが充／放電される、請求項１０に記載のディスプレイ駆動装置。
【請求項１４】
前記増幅部は、前記デジタル／アナログ変換部から前記電源電圧の１／Ｋ（Ｋは、１以上の整数）倍である前記入力電圧を受け取って、選択された前記基準電圧を前記Ｋ倍増幅する、請求項１０に記載のディスプレイ駆動装置。
【請求項１５】
前記増幅部は、前記デジタル／アナログ変換部から前記電源電圧の１／Ｋ（Ｋは、１以上の整数）倍である前記入力電圧を受け取って、選択された前記基準電圧を前記Ｋ／２倍増幅して、前記第３電圧と減算又は加算する、請求項１２に記載のディスプレイ駆動装置。
【請求項１６】
一端が前記第５キャパシタの一端と接続された第６キャパシタと、
一端が前記第６キャパシタの他端と接続された第１３スイッチと、
一端が前記第６キャパシタの他端と接続された第１４スイッチと、を備える第２電圧付加回路をさらに備える、請求項１３に記載のディスプレイ駆動装置。
【請求項１７】
前記第１３及び第１４スイッチに前記第３制御信号及び第４制御信号がそれぞれ交差して印加され、前記第１３スイッチの他端に前記ＭビットにＮ（Ｎは、正の整数）ビットが加算された（Ｍ＋Ｎ）ビットデータ信号のうち、下位Ｎビットデータ信号に対応する第４電圧が印加される、請求項１６に記載のディスプレイ駆動装置。
【請求項１８】
前記増幅部は、
前記デジタル／アナログ変換部から選択された基準電圧が一端に印加される第１５スイッチと、
一端が前記第１５スイッチの他端と接続された第１６スイッチと、
一端が前記第１６スイッチの一端と接続された第７キャパシタと、
一端が前記第７キャパシタの他端と接続された第１７スイッチと、
前記第１７スイッチと並列接続した第８キャパシタと、
反転端子が前記第１７スイッチの一端と接続され、出力端が前記第１７スイッチの他端と接続された出力バッファと、を備える、請求項１に記載のディスプレイ駆動装置。
【請求項１９】
前記第１５スイッチ及び前記第１７スイッチには、第５制御信号が印加され、前記第１６スイッチには、前記第５制御信号の位相と反対である第６制御信号が印加される、請求項１８に記載のディスプレイ駆動装置。
【請求項２０】
前記第１６スイッチ及び前記第１７スイッチには、前記第５制御信号が印加され、前記第１５スイッチには、前記第６制御信号が印加される、請求項１９に記載のディスプレイ駆動装置。
【請求項２１】
前記出力バッファの非反転端子に前記電源電圧の半分である第４電圧が印加される、請求項１８に記載のディスプレイ駆動装置。
【請求項２２】
前記第４電圧が印加される場合に、
前記増幅部は、前記デジタル／アナログ変換部から前記電源電圧の１／Ｋ（Ｋは、１以上の整数）倍である前記入力電圧を受け取って、前記選択された基準電圧をＫ／２倍増幅して、前記第４電圧と減算し又は加算して出力する、請求項２１に記載のディスプレイ駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスプレイ駆動装置に関し、さらに詳細には、平板ディスプレイ駆動装置に関する。
【背景技術】
【０００２】
一般に、平板ディスプレイ（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ：ＦＰＤ）装置とは、数センチメートルからミリメートル程度の厚さを有する薄型のデジタル映像表示装置を意味する。平板ディスプレイ装置には、アクティブマトリクス型液晶表示装置（Ａｃｔｉｖｅ−Ｍａｔｒｉｘ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ：ＡＭＬＣＤ）及びアクティブマトリクス型有機発光素子ディスプレイ（Ａｃｔｉｖｅ−Ｍａｔｒｉｘ Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ：ＡＭＯＬＥＤ）などがある。
【０００３】
図１は、一般的なディスプレイ装置の構成を示すブロック図である。
【０００４】
ディスプレイパネルのピクセル回路１０４は、ディスプレイドライバー集積回路により駆動される。ディスプレイドライバー集積回路は、カラムドライバー集積回路１０２及びロードライバー集積回路１０３で構成される。ディスプレイドライバー集積回路は、ロードライバー集積回路１０３によりピクセル回路１０４の行を順次選択し、カラムドライバー集積回路１０２により各ピクセルに表現される階調（Ｇｒａｙ  Ｓｃａｌｅ）に該当する電圧又は電流を供給する。また、カラムドライバー集積回路１０２及びロードライバー集積回路１０３の信号は、タイミングコントローラ１０１により制御される。ディスプレイ装置の駆動のための電源は、直流−直流変換器１００から供給される。
【０００５】
図２は、図１に示すカラムドライバー集積回路１０２の構成を示すブロック図である。
【０００６】
カラムドライバー集積回路１０２は、シフトレジスタ２００、第１ラッチ部２０１及び第２ラッチ部２０２、デジタル／アナログ変換器２０３及び出力部２０５を備える。また、基準電圧を生成してカラムドライバー集積回路１０２に供給する基準電圧源２０７を備える。
【０００７】
第１ラッチ部２０１から入力ＲＧＢ信号のデジタルビットの個数Ｎによって各チャネルに出力される基準電圧の出力個数は２Ｎ個と決まる。ドットインバージョン（Ｄｏｔ ｉｎｖｅｒｓｉｏｎ）方式を適用する場合に、ピクセル回路のうち、奇数ラインのデジタル／アナログ変換器は、２Ｎ個の正極性ガンマ基準電圧の中から一つの電圧を選択するようになり、奇数ラインと隣接した偶数ラインのデジタル／アナログ変換器は、２Ｎ個の負極性ガンマ基準電圧の中から一つの電圧を選択するようになる。
【０００８】
基準電圧源２０７は、抵抗列を用いて複数の基準電圧を生成する。ここで、抵抗列は、カラムドライバー集積回路１０２当たり一個ずつ存在するようになる。抵抗列により生成された基準電圧をデータ信号に対応するアナログ信号に変換するデジタル／アナログ変換器２０３は、チャネル当たり一個ずつ存在する。したがって、抵抗列部分を除いたデジタル／アナログ変換器２０３の部分は、カラムドライバー集積回路１０２当たり数百個ずつ存在するので、ディスプレイ駆動装置の面積を決定する重要な要素となる。
【０００９】
図３及び図４は、従来のディスプレイ駆動装置を示す図である。
【００１０】
図３に示すディスプレイ駆動装置は、レベルシフタ３１０、デコーダ３２０、基準電圧源３００、デジタル／アナログ変換器３３０及び出力部３４０を備える。
【００１１】
基準電圧源３００は、出力駆動用バッファアンプに使用される電源電圧を受け取り、抵抗列を用いて基準電圧を生成する。抵抗列により生成された基準電圧は、０Ｖ〜１２Ｖ又は０Ｖ〜１８Ｖの値を有する。このように生成された基準電圧は、デジタル／アナログ変換器３３０に設置されたトランジスタにそれぞれ供給される。ここで、トランジスタは、デコーダ３２０から出力されたデータ信号に対応する基準電圧を選択するようになる。すなわち、基準電圧は、デコーダ３２０から出力されたデータ信号に応じて、トランジスタのスイッチング動作により選択される。一方、デコーダ３０２は、０Ｖ〜３．３Ｖ（又は５Ｖ）範囲のデジタル電圧のレベルを有するデータ信号をラッチ部から受け取る。したがって、デジタル／アナログ変換器３３０に設置されたトランジスタが約０Ｖ〜１２Ｖの範囲を有する基準電圧を制御するためには、デコーダ３０２で処理されるデジタル電圧のレベルを増幅させなければならない。これにより、デコーダ３０２の前端に設置されたレベルシフタ３１０により、デコーダ３０２でデータ信号を処理するための電圧レベルを出力駆動用バッファアンプに使用される電源電圧のレベルに増幅させるようになる。ここで、デコーダ３０２及びデジタル／アナログ変換器３３０が１２Ｖ〜１８Ｖ程度の高いレベルの電圧を処理するためには、デコーダ３０２及びデジタル／アナログ変換器３３０の内部に設置された複数のトランジスタの最小の大きさが増加されなければならない。このようにトランジスタの大きさが増加することにより、デコーダ３０２及びデジタル／アナログ変換器３３０の面積増加は不可避となる。
【００１２】
図４は、従来のディスプレイ駆動装置を示す図である。
【００１３】
図４のディスプレイ駆動装置は、デコーダ４１０、レベルシフタ４２０、基準電圧源４００、デジタル／アナログ変換器４３０及び出力部４４０を備える。図４のディスプレイ駆動装置は、図３を参照して説明されたディスプレイ駆動装置の駆動方式と同様である。しかしながら、図３とは異なり、デコーダ４１０の次段にレベルシフタ４２０が設置されている。デコーダ４１０は、０Ｖ又は３．３Ｖの電圧レベルを有するデータ信号を処理して、レベルシフタ４２０に出力する。
【００１４】
レベルシフタ４２０は、低い電圧レベルのデータ信号をデジタル／アナログ変換器４３０のトランジスタがスイッチング動作を行うことができるように増幅する機能を果たす。これにより、デコーダ４１０に設置されたトランジスタは、低い電圧レベルのデータ信号を処理するから、その大きさを減少させることができる。しかしながら、デジタル／アナログ変換器４３０に設置されたトランジスタは、レベルシフタ４２０により高い電圧レベルに増幅されたデータ信号を用いて基準電圧を制御するため、デジタル／アナログ変換器４３０に設置されたトランジスタの大きさは減少しない。また、レベルシフタ４２０は、デコーダ４１０から出力されるデータ信号を受け取るから、データ信号の個数分だけ設置されなければならない。例えば、８ビットデコーダから出力されるデータ信号を受け取る場合には、２８＝２５６個のレベルシフタ４２０が設置されなければならない。さらに設置されたレベルシフタ４２０により、ディスプレイ駆動装置の面積は増加するようになる。したがって、ディスプレイ駆動装置においてレベルシフタ４２０が占める面積の増加とデコーダサイズの減少とは、トレードオフ（Ｔｒａｄｅ−ｏｆｆ）関係を有することによって、結局、ディスプレイ駆動装置の面積を増加させるようになる。
【先行技術文献】
【非特許文献】
【００１５】
【非特許文献１】「Ａｎ ８−ｂｉｔ Ｄｉｇｉｔａｌ Ｄａｔａ Ｄｒｉｖｅｒ ｆｏｒ Ｃｏｌｏｒ ＴＦＴ−ＬＣＤｓ」Ｆ．Ｋａｔｏ，Ｍ．Ｙｏｔｓｕｙａｎａｇｉ，Ｍ．Ｉｓｈｉｄａ ＳＩＤ ９６ ＤＩＧＥＳＴ  ＶＯＬ ２７，１９９６，２４７〜２５０頁
【発明の概要】
【発明が解決しようとする課題】
【００１６】
本発明は、上述の問題点に鑑みてなされたもので、その目的は、回路面積及び電力消費を最小化させることができるディスプレイ駆動装置を提供することにある。
【課題を解決するための手段】
【００１７】
本発明によるディスプレイ駆動装置は、出力駆動用バッファアンプに使用される電源電圧より減少した入力電圧を受け取って複数の基準電圧を生成し、Ｍ（Ｍは、正の整数）ビットのデータ信号に対応する基準電圧を選択するデジタル／アナログ変換部と、デジタル／アナログ変換部で選択された基準電圧を増幅する増幅部と、を備える。
【００１８】
デジタル／アナログ変換部は、抵抗列を用いて複数の基準電圧を生成する基準電圧源と、Ｍビットのデータ信号を出力するデコーダと、デコーダから出力されたＭビットのデータ信号に対応する基準電圧を選択する選択スイッチ部と、を備えることが好ましい。
【００１９】
増幅部は、デジタル／アナログ変換部から選択された基準電圧が一端に印加される第１スイッチと、一端が第１スイッチの他端に接続された第２スイッチと、一端が第２スイッチの一端と接続された第１キャパシタと、一端が第１キャパシタの他端に接続された第３スイッチと、一端が第３スイッチの一端に接続された第２キャパシタと、一端が第２キャパシタの他端に接続され、他端が第３スイッチの他端に接続された第４スイッチと、一端が第４スイッチの一端に接続された第５スイッチと、反転端子が第１キャパシタの他端に接続され、出力端が第４スイッチの他端に接続された出力バッファと、を備えることが好ましい。
【００２０】
第５スイッチの他端及び出力バッファの非反転端子には、電源電圧の半分である第１電圧が印加されることが好ましい。第１及び第２スイッチに互いに逆相である第１制御信号及び第２制御信号がそれぞれ交差して印加され、第３及び第５スイッチに第１制御信号が印加され、第４スイッチに第２制御信号が印加されて第１及び第２キャパシタが充／放電されることが好ましい。
【００２１】
増幅部は、デジタル／アナログ変換部から電源電圧の１／Ｋ（Ｋは、１以上の整数）倍である入力電圧を受け取って、選択された基準電圧をＫ倍増幅することが好ましい。
【００２２】
増幅部は、デジタル／アナログ変換部から電源電圧の１／Ｋ（Ｋは、１以上の整数）倍である入力電圧を受け取って、選択された基準電圧をＫ／２倍増幅して、第１電圧と減算又は加算することが好ましい。
【００２３】
一端が第２キャパシタの一端と接続された第３キャパシタと、一端が第３キャパシタの他端と接続された第６スイッチと、一端が第３キャパシタの他端と接続された第７スイッチと、を備える第１電圧付加回路をさらに備えることが好ましい。
【００２４】
第６及び第７スイッチに第１制御信号及び第２制御信号がそれぞれ交差して印加され、第６スイッチの他端にＭビットにＮ（Ｎは、正の整数）ビットが加算された（Ｍ＋Ｎ）ビットデータ信号のうち、下位Ｎビットデータ信号に対応する第２電圧が印加されることが好ましい。
【００２５】
増幅部は、デジタル／アナログ変換部から選択された基準電圧が一端に印加される第８スイッチと、一端が第８スイッチの他端と接続された第９スイッチと、一端が第９スイッチの一端と接続された第４キャパシタと、一端が第４キャパシタの他端と接続された第１０スイッチと、一端が第１０スイッチの一端と接続された第５キャパシタと、一端が第５キャパシタの他端と接続され、他端が第１０スイッチの他端と接続された第１１スイッチと、一端が第１１スイッチの一端と接続された第１２スイッチと、反転端子が第４キャパシタの他端と接続され、非反転端子及び反転端子で感知された電圧の大きさを比較して比較信号を出力する比較器と、比較信号に応じて第４及び第５キャパシタに流れる電流の方向を制御する電流電源部と、を備えることが好ましい。
【００２６】
電流電源部は、比較器の比較信号に応じて、電流電源部から第４及び第５キャパシタ方向に電流を出力する第１電流電源と、第４及び第５キャパシタから電流電源部の方向に電流を出力する第２電流電源と、を備えることが好ましい。
【００２７】
第１２スイッチの他端及び比較器の非反転端子には、電源電圧の半分である第３電圧が印加されることが好ましい。
【００２８】
第８及び第９スイッチに互いに逆相である第３制御信号及び第４制御信号がそれぞれ交差して印加され、第１０及び第１２スイッチに第３制御信号が印加され、第１１スイッチに第４制御信号が印加されて第４及び第５キャパシタが充／放電されることが好ましい。
【００２９】
増幅部は、デジタル／アナログ変換部から電源電圧の１／Ｋ（Ｋは、１以上の整数）倍である入力電圧を受け取って、選択された基準電圧をＫ倍増幅することが好ましい。
【００３０】
増幅部は、デジタル／アナログ変換部から電源電圧の１／Ｋ（Ｋは、１以上の整数）倍である入力電圧を受け取って、選択された基準電圧をＫ／２倍増幅して、第３電圧と減算又は加算することが好ましい。
【００３１】
一端が第５キャパシタの一端と接続された第６キャパシタと、一端が第６キャパシタの他端と接続された第１３スイッチと、一端が第６キャパシタの他端と接続された第１４スイッチと、を備える第２電圧付加回路をさらに備えることが好ましい。
【００３２】
第１３及び第１４スイッチに第３制御信号及び第４制御信号がそれぞれ交差して印加され、第１３スイッチの他端にＭビットにＮ（Ｎは、正の整数）ビットが加算された（Ｍ＋Ｎ）ビットデータ信号のうち、下位Ｎビットデータ信号に対応する第４電圧が印加されることが好ましい。
【００３３】
増幅部は、デジタル／アナログ変換部から選択された基準電圧が一端に印加される第１５スイッチと、一端が第１５スイッチの他端と接続された第１６スイッチと、一端が第１６スイッチの一端と接続された第７キャパシタと、一端が第７キャパシタの他端と接続された第１７スイッチと、第１７スイッチと並列接続した第８キャパシタと、反転端子が第１７スイッチの一端と接続され、出力端が第１７スイッチの他端と接続された出力バッファと、を備えることが好ましい。
【００３４】
第１５スイッチ及び第１７スイッチには、第５制御信号が印加され、第１６スイッチには、第５制御信号の位相と反対である第６制御信号が印加されることが好ましい。
【００３５】
第１６スイッチ及び第１７スイッチには、第５制御信号が印加され、第１５スイッチには、第６制御信号が印加されることが好ましい。
【００３６】
出力バッファの非反転端子に電源電圧の半分である第４電圧が印加されることが好ましい。
【００３７】
第４電圧が印加される場合に、増幅部は、デジタル／アナログ変換部から電源電圧の１／Ｋ（Ｋは、１以上の整数）倍である入力電圧を受け取って、選択された基準電圧をＫ／２倍増幅して、第４電圧と減算又は加算して出力することが好ましい。
【発明の効果】
【００３８】
本発明によるディスプレイ駆動装置は、低いレベルの電圧で駆動されることによって、ディスプレイ駆動装置の回路面積及び電力消費を最小化させることができるという効果がある。
【図面の簡単な説明】
【００３９】
【図１】本発明に適用される一般的なディスプレイ装置の構成を示すブロック図である。
【図２】本発明に適用される一般的なディスプレイ装置の構成を示すブロック図である。
【図３】従来のディスプレイ駆動装置を示す図である。
【図４】従来のディスプレイ駆動装置を示す図である。
【図５】本発明の第１の実施の形態によるディスプレイ駆動装置を示す図である。
【図６】本発明の第１の実施の形態によるディスプレイ駆動装置を示す図である。
【図７】本発明の第１の実施の形態によるディスプレイ駆動装置を示す図である。
【図８】本発明の第２の実施の形態によるディスプレイ駆動装置を示す図である。
【図９】本発明の第２の実施の形態によるディスプレイ駆動装置を示す図である。
【図１０】本発明の第３の実施の形態によるディスプレイ駆動装置を示す図である。
【図１１】本発明の第３の実施の形態によるディスプレイ駆動装置を示す図である。
【発明を実施するための形態】
【００４０】
以下、添付された図面を参照して、好ましい実施の形態によるディスプレイ駆動装置について詳細に説明する。
【００４１】
図５〜図８は、本発明の第１の実施の形態によるディスプレイ駆動装置を概略的に示す図である。
【００４２】
図５に示すように、本発明の第１の実施の形態によるディスプレイ駆動装置は、出力駆動用バッファアンプに使用される電源電圧より減少した入力電圧を受け取って基準電圧を生成し、Ｍ（Ｍは、正の整数）ビットのデータ信号に対応する基準電圧を選択するデジタル／アナログ変換部５００及びデジタル／アナログ変換部５００から選択された基準電圧を増幅する増幅部５４０を備える。
【００４３】
デジタル／アナログ変換部５００は、抵抗列を用いて基準電圧を生成する基準電圧源５１０を備える。ここで、抵抗列に印加される入力電圧は、電源電圧より１／Ｋ倍減少した値を有する。例えば、約１２Ｖ〜１８Ｖの値を有する電源電圧は、約３Ｖ〜４．５Ｖ以下に減少させて使用できる。減少した電源電圧を受け取った基準電圧源５１０は、抵抗列を用いて複数の基準電圧を生成する。基準電圧源５１０から生成された基準電圧ＶＲＥＦ＊は、選択スイッチ部５３０に印加される。選択スイッチ部５３０には、基準電圧ＶＲＥＦ＊をそれぞれ選択する複数のスイッチを備えることができる。一方、デジタル／アナログ変換部５００は、Ｍビットのデータ信号を出力するデコーダ５２０を備える。デコーダ５２０は、選択スイッチ部５３０に設置されたそれぞれのスイッチにＭビットのデータ信号を出力する。デコーダ５２０は、０Ｖ又は３．３Ｖ（又は５Ｖ）のデジタル電圧で処理された２Ｍ個のデータ信号を選択スイッチ部５３０に出力する。これにより、選択スイッチ部５３０は、デコーダ５２０から出力された２Ｍ個のデータ信号に対応する一つの基準電圧を選択するようになる。選択スイッチ部５３０から選択された基準電圧ＶＲＥＦ＊は、増幅部５４０に印加される。
【００４４】
図６に示すように、本発明の第１の実施の形態による増幅部５４０は、選択スイッチ部５３０から選択された基準電圧ＶＲＥＦ＊が印加される第１スイッチＭ１、一端が第１スイッチＭ１の他端に接続された第２スイッチＭ２、一端が第２スイッチＭ２の一端と接続された第１キャパシタＣ１、一端が第１キャパシタＣ１の他端に接続された第３スイッチＭ３、一端が第３スイッチＭ３の一端に接続された第２キャパシタＣ２、一端が第２キャパシタＣ２の他端に接続され、他端が第３スイッチＭ３の他端に接続された第４スイッチＭ４、一端が第４スイッチＭ４の一端に接続された第５スイッチＭ５、及び反転端子が第１キャパシタＣ１の他端に接続され、出力端が第４スイッチＭ４の他端に接続された出力バッファ５４１を備える。ここで、第５スイッチＭ５の他端及び出力バッファ５４１の非反転端子に電源電圧（約１２Ｖ〜１８Ｖ）の半分である第１電圧Ｖ１が印加される。例えば、第１電圧Ｖ１は、６Ｖ〜９Ｖでありうる。また、第１スイッチＭ１及び第２スイッチＭ２に互いに逆相である第１制御信号Φ１及び第２制御信号Φ２がそれぞれ交差して印加される。例えば、第１スイッチＭ１に第１制御信号Φ１が印加され、第２スイッチＭ２に第２制御信号Φ２が印加された後、第１スイッチＭ１に第２制御信号Φ２が印加され、第２スイッチＭ２に第１制御信号Φ１が印加されうる。第３スイッチＭ３及び第５スイッチＭ５には、第１制御信号Φ１が印加され、第４スイッチには、第２制御信号Φ２が印加される。ここで、第１制御信号Φ１及び第２制御信号Φ２は、増幅部５４０に設置された各スイッチのオン／オフ動作を制御する機能を果たすことができる。
【００４５】
以下、添付された図面を参照して、第１の実施の形態による増幅部５４０の駆動方式について説明する。
【００４６】
第１に、第１スイッチＭ１、第３スイッチＭ３及び第５スイッチＭ５に第１制御信号Φ１が印加され、第２スイッチＭ２及び第４スイッチＭ４に第２制御信号Φ２が印加される場合について説明する。
【００４７】
＜ケース１＞
第１制御信号Φ１は、ハイ（Ｈｉｇｈ）状態であり、第２制御信号Φ２は、ロー（Ｌｏｗ）状態である場合に、第１スイッチＭ１はターンオンし、第２スイッチＭ２はターンオフする。これにより、選択スイッチ部５３０から選択された基準電圧ＶＲＥＦ＊は、第１キャパシタＣ１の一端に充電される。第１キャパシタＣ１の他端は、出力バッファ５４１の反転端子に接続される。これにより、第１キャパシタＣ１の他端には、出力バッファ５４１の反転端子と出力端との間のフィードバック経路上に設置された第３スイッチＭ３のオンにより、第１電圧Ｖ１及びオフセット電圧Ｖｏｆｆｓｅｔが加算された電圧が充電される。したがって、第１キャパシタＣ１に充電された電圧は、数１のように整理できる。
【００４８】
【数１】
2012118550.tif 000003
【００４９】
数１のＶＣ１は、第１キャパシタＣ１に充電された電圧、ＶＲＥＦ＊は、基準電圧、Ｖ１は、第１電圧Ｖ１、Ｖｏｆｆｓｅｔは、出力バッファ５４１のオフセット電圧Ｖｏｆｆｓｅｔを意味する。第１キャパシタＣ１に充電された電荷量ＱＣ１は、数２のように整理できる。
【００５０】
【数２】
2012118550.tif 000004
【００５１】
数２のＱＣ１は、第１キャパシタＣ１で充電された電荷量、Ｃ１は、第１キャパシタＣ１の静電容量を意味する。一方、第２キャパシタＣ２の一端は、出力バッファ５４１の反転端子に接続されるので、第１電圧Ｖ１にオフセット電圧Ｖｏｆｆｓｅｔが加算された電圧が充電される。第２キャパシタＣ２の他端には、第５スイッチＭ５のターンオンにより第１電圧Ｖ１が充電される。ここで、第４スイッチＭ４は、ロー状態の第２制御信号Φ２を受け取ることによってオフ状態となる。したがって、第２キャパシタＣ２に充電された電圧は、数３のように整理できる。
【００５２】
【数３】
2012118550.tif 000005
【００５３】
数３のＶＣ２は、第２キャパシタＣ２に充電された電圧、Ｖ１は、第１電圧、及びＶｏｆｆｓｅｔは、出力バッファ５４１のオフセット電圧Ｖｏｆｆｓｅｔを意味する。したがって、第２キャパシタＣ２には、出力バッファ５４１のオフセット電圧Ｖｏｆｆｓｅｔが充電されうる。第２キャパシタＣ２に充電された電荷量は、数４のように整理できる。
【００５４】
【数４】
2012118550.tif 000006
【００５５】
数４のＱＣ２は、第２キャパシタＣ２に充電された電荷量、Ｃ２は、第２キャパシタＣ２の静電容量を意味する。
【００５６】
＜ケース２＞
第１制御信号Φ１は、ロー状態になり、第２制御信号Φ２は、ハイ状態になると、第１スイッチＭ１はターンオフし、第２スイッチＭ２はターンオンする。ここで、第２スイッチＭ２の他端は、図６に示すように、接地（０Ｖ）されている。したがって、第１キャパシタＣ１の一端には、接地電圧（０Ｖ）が充電されうる。第１キャパシタＣ１の他端は、出力バッファ５４１の反転端子に接続されるので、第１電圧Ｖ１に出力バッファ５４１のオフセット電圧Ｖｏｆｆｓｅｔが加算された電圧が充電される。これにより、第１キャパシタＣ１に充電された電圧は、数５のように整理できる。
【００５７】
【数５】
2012118550.tif 000007
【００５８】
数５のＶＣ１´は、第１キャパシタＣ１に充電された電圧、Ｖ１は、第１電圧Ｖ１、Ｖｏｆｆｓｅｔは、出力バッファ５４１のオフセット電圧Ｖｏｆｆｓｅｔを意味する。第１キャパシタＣ１に充電された電荷量ＱＣ１´は、数６のように整理できる。
【００５９】
【数６】
2012118550.tif 000008
【００６０】
数６のＱＣ１´は、第１キャパシタＣ１で充電された電荷量、Ｃ１は、第１キャパシタＣ１の静電容量を意味する。第５スイッチＭ５は、第１制御信号Φ１がロー状態になりつつターンオフする。しかしながら、第４スイッチＭ４は、ハイ状態である第２制御信号Φ２を受け取るので、オン状態となる。このとき、第２キャパシタＣ２の他端から感知される電圧は、出力バッファ５４１の出力端から出力される出力電圧になる。ここで、出力電圧は、第１出力電圧Ｖｃｈａｎｎｅｌ１と表記する。第２キャパシタＣ２の一端は、出力バッファ５４１の反転端子に接続されるので、第１電圧Ｖ１にオフセット電圧Ｖｏｆｆｓｅｔが加算された電圧が充電される。したがって、第２キャパシタＣ２に充電された電圧は、数７のように整理できる。
【００６１】
【数７】
2012118550.tif 000009
【００６２】
数７のＶＣ２´は、第２キャパシタＣ２で充電された電圧、Ｖｃｈａｎｎｅｌ１は、増幅部５４０から出力される第１出力電圧Ｖｃｈａｎｎｅｌ１を意味する。第２キャパシタＣ２に充電された電荷量ＱＣ２´は、数８のように整理できる。
【００６３】
【数８】
2012118550.tif 000010
【００６４】
数８のＱＣ２´は、第２キャパシタＣ２で充電された電荷量、Ｃ２は、第２キャパシタＣ２の静電容量を意味する。第１制御信号Φ１及び第２制御信号Φ２の状態に応じて、第１キャパシタＣ１及び第２キャパシタＣ２に充電された総電荷量は、数９のように整理できる。
【００６５】
【数９】
2012118550.tif 000011
【００６６】
数９において左側のＱＣ１＋ＱＣ２の式は、＜ケース１＞によって、第１キャパシタＣ１及び第２キャパシタＣ２に充電された総電荷量を表す。右側のＱＣ１´＋ＱＣ２´の式は、＜ケース２＞によって、第１キャパシタＣ１及び第２キャパシタＣ２に充電された総電荷量を表す。したがって、数９は、数２、数４、数６及び数８を用いて、数１０のように整理できる。
【００６７】
【数１０】
2012118550.tif 000012
【００６８】
数１０は、第１出力電圧Ｖｃｈａｎｎｅｌ１に関して、数１１のように整理できる。
【００６９】
【数１１】
2012118550.tif 000013
【００７０】
数１１を参照すると、基準電圧ＶＲＥＦ＊は、第１及び第２キャパシタＣ１、Ｃ２の静電容量の設定に応じて増幅されうる。したがって、第５スイッチＭ５に第１電圧Ｖ１が印加される場合に、第１キャパシタＣ１の静電容量を第２キャパシタＣ２の静電容量よりＫ／２倍大きく設定する。これにより、＜ケース１＞及び＜ケース２＞を行った増幅部５４０は、基準電圧ＶＲＥＦ＊をＫ／２倍だけ増幅し、該増幅された基準電圧と第１電圧Ｖ１とが加算された第１出力電圧Ｖｃｈａｎｎｅｌ１を出力するようになる。一方、第１電圧Ｖ１が０Ｖである場合に、増幅部５４０は、第１キャパシタＣ１の静電容量を第２キャパシタＣ２の静電容量よりＫ倍だけ大きく設定することによって、基準電圧ＶＲＥＦ＊がＫ倍だけ増幅された第１出力電圧Ｖｃｈａｎｎｅｌ１を出力することができる。
【００７１】
第２に、第２スイッチＭ２、第３スイッチＭ３及び第５スイッチＭ５に第１制御信号Φ１が印加され、第１スイッチＭ１及び第４スイッチＭ４に第２制御信号Φ２が印加される場合である。ここで、第５スイッチＭ５の他端及び出力バッファ５４１の非反転端子に印加される第１電圧Ｖ１が負極ガンマ（Ｎｅｇａｔｉｖｅ Ｇａｍｍａ）である場合には、第１制御信号Φ１を受け取る第２スイッチＭ２、第３スイッチＭ３及び第５スイッチＭ５と、第２制御信号Φ２を受け取る第１スイッチＭ１及び第４スイッチＭ４を備える増幅部をさらに設置することができる。
【００７２】
＜ケース３＞
第１制御信号Φ１がハイ状態で、第２制御信号Φ２がロー状態である場合に、第１スイッチＭ１はターンオフし、第２スイッチＭ２はターンオンする。ここで、第２スイッチＭ２の他端は接地されるので、第１キャパシタＣ１の一端に接地電圧（０Ｖ）が充電されうる。これにより、第１キャパシタＣ１の他端には、第３スイッチＭ３のターンオンにより第１電圧Ｖ１及びオフセット電圧Ｖｏｆｆｓｅｔが加算された電圧が充電される。したがって、第１キャパシタＣ１に充電された電圧は、数１２のように整理できる。
【００７３】
【数１２】
2012118550.tif 000014
【００７４】
数１２のＶＣ１は、第１キャパシタＣ１に充電された電圧、Ｖ１は、第１電圧Ｖ１、Ｖｏｆｆｓｅｔは、出力バッファ５４１のオフセット電圧Ｖｏｆｆｓｅｔを意味する。第１キャパシタＣ１に充電された電荷量ＱＣ１は、数１３のように整理できる。
【００７５】
【数１３】
2012118550.tif 000015
【００７６】
数１３のＱＣ１は、第１キャパシタＣ１で充電された電荷量、Ｃ１は、第１キャパシタＣ１の静電容量を意味する。また、第２キャパシタＣ２の一端は、出力バッファ５４１の反転端子に接続されるので、第１電圧Ｖ１にオフセット電圧Ｖｏｆｆｓｅｔが加算された電圧が充電されうる。第２キャパシタＣ２の他端には、第５スイッチＭ５のターンオンにより第１電圧Ｖ１が充電されうる。ここで、第４スイッチＭ４は、ロー状態の第２制御信号Φ２を受け取るので、ターンオフする。これにより、第２キャパシタＣ２に充電された電圧は、数１４のように整理できる。
【００７７】
【数１４】
2012118550.tif 000016
【００７８】
第２キャパシタＣ２に充電された電荷量ＱＣ２は、数１５のように整理できる。
【００７９】
【数１５】
2012118550.tif 000017
【００８０】
数１５のＱＣ２は、第２キャパシタＣ２に充電された電荷量、Ｃ２は、第２キャパシタＣ２の静電容量を意味する。
【００８１】
＜ケース４＞
第１制御信号Φ１は、ロー状態になり、第２制御信号Φ２は、ハイ状態になる場合に、第１スイッチＭ１はターンオンし、第２スイッチＭ２はターンオフする。これにより、選択スイッチ部５３０から選択された基準電圧ＶＲＥＦ＊は、第１キャパシタＣ１の一端に充電される。第１キャパシタＣ１の他端は、出力バッファ５４１の反転端子に接続されるので、第１電圧Ｖ１に出力バッファ５４１のオフセット電圧Ｖｏｆｆｓｅｔが加算された電圧が充電されうる。これにより、第１キャパシタＣ１に充電された電圧は、数１６のように整理できる。
【００８２】
【数１６】
2012118550.tif 000018
【００８３】
数１６のＶＣ１´は、第１キャパシタＣ１に充電された電圧を意味する。第１キャパシタＣ１に充電された電荷量ＱＣ１は、数１７のように整理できる。
【００８４】
【数１７】
2012118550.tif 000019
【００８５】
数１７のＱＣ１´は、第１キャパシタＣ１で充電された電荷量、Ｃ１は、第１キャパシタＣ１の静電容量を意味する。また、第２キャパシタＣ２の一端は、出力バッファ５４１の反転端子に接続されるので、第１電圧Ｖ１にオフセット電圧Ｖｏｆｆｓｅｔが加算された電圧が充電されうる。第２キャパシタＣ２の他端と接続された第５スイッチＭ５は、ロー状態である第１制御信号Φ１を受け取るので、ターンオフする。第４スイッチＭ４は、ハイ状態である第２制御信号Φ２を受け取るので、ターンオンする。これにより、第２キャパシタＣ２の他端には、出力バッファ５４１の出力電圧が感知される。ここで、出力電圧は、第２出力電圧Ｖｃｈａｎｎｅｌ２と表記できる。第２キャパシタＣ２の一端は、出力バッファ５４１の反転端子に接続されるので、第１電圧Ｖ１にオフセット電圧Ｖｏｆｆｓｅｔが加算された電圧が充電される。したがって、第２キャパシタＣ２に充電された電圧は、数１８のように整理できる。
【００８６】
【数１８】
2012118550.tif 000020
【００８７】
数１８のＶＣ２´は、第２キャパシタＣ２に充電された電圧を意味する。第２キャパシタＣ２に充電された電荷量ＱＣ２´は、数１９のように整理できる。
【００８８】
【数１９】
2012118550.tif 000021
【００８９】
数１９のＱＣ２´は、第２キャパシタＣ２で充電された電荷量、Ｃ２は、第２キャパシタＣ２の静電容量を意味する。第１制御信号Φ１及び第２制御信号Φ２の状態に応じて、第１キャパシタＣ１及び第２キャパシタＣ２の充電された総電荷量は、数２０のように整理できる。
【００９０】
【数２０】
2012118550.tif 000022
【００９１】
数２０において左側のＱＣ１＋ＱＣ２の式は、＜ケース３＞を行った第１キャパシタＣ１及び第２キャパシタＣ２の総電荷量を意味する。右側のＱＣ１´＋ＱＣ２´の式は、＜ケース４＞を行った第１キャパシタＣ１及び第２キャパシタＣ２に充電された総電荷量を表す。したがって、数２０は、数１３、数１５、数１７及び数１８を用いて、数２１のように整理できる。
【００９２】
【数２１】
2012118550.tif 000023
【００９３】
数２１を第２出力電圧Ｖｃｈａｎｎｅｌ２に関して整理すると、数２２のとおりである。
【００９４】
【数２２】
2012118550.tif 000024
【００９５】
数２２を参照すると、基準電圧ＶＲＥＦ＊は、第１キャパシタＣ１及び第２キャパシタＣ２の静電容量の設定に応じて増幅されうる。したがって、第５スイッチＭ５に第１電圧Ｖ１を印加して使用する場合に、第１キャパシタＣ１の静電容量を第２キャパシタＣ２の静電容量よりＫ／２倍大きく設定できる。これにより、増幅部５４０は、基準電圧ＶＲＥＦ＊をＫ／２倍だけ増幅し、該増幅された基準電圧と第１電圧Ｖ１が減算された第２出力電圧Ｖｃｈａｎｎｅｌ２を出力するようになる。
【００９６】
したがって、本発明のディスプレイ駆動装置は、低いレベルの電圧で駆動されるが、増幅部５４０の増幅機能により出力駆動用バッファアンプに使用される電源電圧のレベルで駆動されるディスプレイ駆動装置と同様に駆動されうる。これにより、デジタル／アナログ変換部５００に備えられたデコーダ５２０及び選択スイッチ部５３０の数多くの回路素子は、低いレベルの電圧で駆動されるので、各素子の大きさを減少させうるようになる。一方、デジタル／アナログ変換部５００及び増幅部５４０は、低い入力の電圧レベルを増幅するレベルシフタの機能を行うようになる。これにより、本発明のディスプレイ駆動装置は、レベルシフタ無しで駆動できることによって、全体的な回路面積をさらに減少させうるようになる。
【００９７】
図７は、増幅部５４０に設置された第１電圧付加回路５５０を示す図である。
【００９８】
図７に示すように、第１電圧付加回路５５０は、一端が第２キャパシタＣ２の一端に接続された第３キャパシタＣ３、一端が第３キャパシタＣ３の他端に接続された第６スイッチＭ６、及び一端が第３キャパシタＣ３の他端に接続された第７スイッチＭ７を備える。ここで、第６スイッチＭ６及び第７スイッチＭ７には、第１制御信号Φ１及び第２制御信号Φ２がそれぞれ交差して印加される。例えば、第６スイッチＭ６に第１制御信号Φ１が印加され、第７スイッチＭ７に第２制御信号Φ２が印加された後、第６スイッチＭ６に第２制御信号Φ２が印加され、第７スイッチＭ７に第１制御信号Φ１が印加されうる。第６スイッチＭ６の他端にＭビットにＮ（Ｎは、正の整数）ビットが加算された（Ｍ＋Ｎ）ビットデータ信号のうち、下位Ｎビットデータ信号に対応する第２電圧Ｖ２が印加されることが好ましい。
【００９９】
以下、第１制御信号Φ１及び第２制御信号Φ２の状態に応じる第１電圧付加回路５５０及び増幅部５４０の駆動方式について説明する。
【０１００】
第１に、第６スイッチＭ６に第１制御信号Φ１が印加され、第７スイッチＭ６に第２制御信号Φ２が印加される場合である。
【０１０１】
＜ケース１−１＞
第１制御信号Φ１がハイ状態で、第２制御信号Φ２がロー状態である場合に、第６スイッチＭ６はターンオンし、第７スイッチＭ７はターンオフする。これにより、第６スイッチＭ６の他端に印加された第２電圧Ｖ２が第３キャパシタＣ３の他端に充電される。第３キャパシタＣ３の一端は、出力バッファ５４１の反転端子に接続されるので、第１電圧Ｖ１にオフセット電圧Ｖｏｆｆｓｅｔが加算された電圧が充電される。したがって、第３キャパシタＣ３に充電された電圧は、数２３のように整理できる。
【０１０２】
【数２３】
2012118550.tif 000025
【０１０３】
数２３のＶＣ３は、第３キャパシタＣ３に充電された電圧を意味する。また、第３キャパシタＣ３に充電された電荷量ＱＣ３は、数２４のように整理できる。
【０１０４】
【数２４】
2012118550.tif 000026
【０１０５】
数２４のＱＣ３は、第３キャパシタＣ３に充電された電荷量、Ｃ３は、第３キャパシタＣ３の静電容量を意味する。
【０１０６】
＜ケース２−１＞
第１制御信号Φ１がロー状態になり、第２制御信号Φ２がハイ状態になる場合に、第６スイッチＭ６はターンオフし、第７スイッチＭ７はターンオンする。ここで、第７スイッチＭ７の他端は、図７に示すように接地されている。第７スイッチＭ７の一端は、第１電圧Ｖ１にオフセット電圧Ｖｏｆｆｓｅｔが加算された電圧が充電される。したがって、第３キャパシタＣ３で充電された電圧は、数２５のように整理できる。
【０１０７】
【数２５】
2012118550.tif 000027
【０１０８】
数２５のＶＣ３´は、第３キャパシタＣ３で充電された電圧を意味する。第３キャパシタＣ３に充電された電荷量ＱＣ３´は、数２６のように整理できる。
【０１０９】
【数２６】
2012118550.tif 000028
【０１１０】
数２６のＱＣ３´は、第３キャパシタＣ３の電荷量、Ｃ３は、第３キャパシタＣ３の静電容量を意味する。第１制御信号Φ１及び第２制御信号Φ２の状態変化に応じる第１、第２及び第３キャパシタＣ１、Ｃ２、Ｃ３の総電荷量は、数２７のように整理できる。
【０１１１】
【数２７】
2012118550.tif 000029
【０１１２】
数２７において左側のＱＣ１＋ＱＣ２＋ＱＣ３の式は、＜ケース１＞と同時に＜ケース１−１＞を行った後、第１、第２及び第３キャパシタＣ１、Ｃ２、Ｃ３に充電された総電荷量を意味する。また、右側のＱＣ１´＋ＱＣ２´＋ＱＣ３´の式は、＜ケース２＞と同時に＜ケース２−１＞を行った後、第１、第２及び第３キャパシタＣ１、Ｃ２、Ｃ３に充電された総電荷量を意味する。したがって、数９、数２４及び数２６を用いて、数２７は、数２８のように整理できる。
【０１１３】
【数２８】
2012118550.tif 000030
【０１１４】
数２８の第３出力電圧Ｖｃｈａｎｎｅｌ３は、＜ケース１＞、＜ケース１−１＞、＜ケース２＞及び＜ケース２−１＞を行った後、出力バッファ５４１の出力端で感知される出力電圧を意味する。数２８は、第３出力電圧Ｖｃｈａｎｎｅｌ３に関して数２９のように整理できる。
【０１１５】
【数２９】
2012118550.tif 000031
【０１１６】
数２９を参照すると、増幅部５４０は、第１出力電圧Ｖｃｈａｎｎｅｌ１に第２電圧Ｖ２が加算された第３出力電圧Ｖｃｈａｎｎｅｌ３を出力する。第２電圧Ｖ２の大きさは、第２キャパシタＣ２及び第３キャパシタＣ３の静電容量の設定に応じて調節できる。したがって、第１電圧付加回路５５０がさらに設置された増幅部５４０は、第１出力電圧Ｖｃｈａｎｎｅｌ１及びＭビットにＮ（Ｎは、正の整数）ビットが加算された（Ｍ＋Ｎ）ビットデータ信号のうち、下位Ｎビットデータ信号に対応する第２電圧Ｖ２が加算された第３出力電圧Ｖｃｈａｎｎｅｌ３を出力するようになる。
【０１１７】
第２に、第６スイッチＭ６に第２制御信号Φ２が印加され、第７スイッチＭ７に第１制御信号Φ１が印加される場合である。
【０１１８】
＜ケース３−１＞
第１制御信号Φ１がハイ状態で、第２制御信号Φ１がロー状態である場合に、第６スイッチＭ６はオフし、第７スイッチＭ７はオンする。ここで、第７スイッチＭ７の他端は、図７に示すように接地されている。第３キャパシタＣ３の一端は、出力バッファ５４１の反転端子に接続されるので、第１電圧Ｖ１にオフセット電圧Ｖｏｆｆｓｅｔが加算された電圧が充電される。したがって、第３キャパシタＣ３の充電された電圧は、数３０のように整理できる。
【０１１９】
【数３０】
2012118550.tif 000032
【０１２０】
数３０のＶＣ３は、第３キャパシタＣ３に充電された電圧を意味する。第３キャパシタＣ３に充電された電荷量ＱＣ３は、数３１のように整理できる。
【０１２１】
【数３１】
2012118550.tif 000033
【０１２２】
数３１のＱＣ３は、第３キャパシタＣ３に充電された電荷量、Ｃ３は、第３キャパシタＣ３の静電容量を意味する。
【０１２３】
＜ケース４−１＞
第１制御信号Φ１は、ロー状態になり、第２制御信号Φ２は、ハイ状態になる場合に、第６スイッチＭ６はターンオンし、第７スイッチＭ７はターンオフする。これにより、第６スイッチＭ６の他端に印加される第２電圧Ｖ２は、第３キャパシタＣ３の他端に充電される。第３キャパシタＣ３の一端は、出力バッファ５４１の反転端子に接続されるので、第１電圧Ｖ１にオフセット電圧Ｖｏｆｆｓｅｔが加算された電圧が充電される。したがって、第３キャパシタＣ３の充電された電圧は、数３２のように整理できる。
【０１２４】
【数３２】
2012118550.tif 000034
【０１２５】
数３２のＶＣ３´は、第３キャパシタＣ３に充電された電圧を意味する。第３キャパシタＣ３に充電された電荷量ＱＣ３´は、数３３のように整理できる。
【０１２６】
【数３３】
2012118550.tif 000035
【０１２７】
数３３のＱＣ３´は、第３キャパシタＣ３に充電された電荷量、Ｃ３は、第３キャパシタＣ３の静電容量を意味する。したがって、第１キャパシタＣ１、第２キャパシタＣ２及び第３キャパシタＣ３の総電荷量は、数３４のように整理できる。
【０１２８】
【数３４】
2012118550.tif 000036
【０１２９】
数３４において左側のＱＣ１＋ＱＣ２＋ＱＣ３の式は、＜ケース３＞と同時に＜ケース３−１＞を行った後、第１、第２及び第３キャパシタＣ１、Ｃ２、Ｃ３に充電された総電荷量を意味する。右側のＱＣ１´＋ＱＣ２´＋ＱＣ３´の式は、＜ケース４＞と同時に＜ケース４−１＞を行った後、第１、第２及び第３キャパシタＣ１、Ｃ２、Ｃ３に充電された総電荷量を意味する。したがって、数２０、数３１及び数３３を用いて、数３４は、数３５のように整理できる。
【０１３０】
【数３５】
2012118550.tif 000037
【０１３１】
数３５の第４出力電圧Ｖｃｈａｎｎｅｌ４は、＜ケース３＞、＜ケース３−１＞、＜ケース４＞及び＜ケース４−１＞を行った後、出力バッファ５４１の出力端で感知される出力電圧を意味する。数３５は、第４出力電圧Ｖｃｈａｎｎｅｌ４に関して数３６のように整理できる。
【０１３２】
【数３６】
2012118550.tif 000038
【０１３３】
数３６を参照すると、増幅部５４０は、第２出力電圧Ｖｃｈａｎｎｅｌ２から第２電圧Ｖ２が減算された第４出力電圧Ｖｃｈａｎｎｅｌ４を出力する。ここで、第２電圧Ｖ２の大きさは、第２キャパシタＣ２及び第３キャパシタＣ３の静電容量の設定に応じて調節されうる。したがって、第１電圧付加回路５５０がさらに設置された増幅部５４０は、第２出力電圧Ｖｃｈａｎｎｅｌ２から（Ｍ＋Ｎ）ビットデータ信号のうち、下位Ｎビットデータ信号に対応する第２電圧Ｖ２が減算された第４出力電圧Ｖｃｈａｎｎｅｌ３を出力する。したがって、第１電圧付加回路５５０及び増幅部５４０は、２Ｍ個のデータ信号に対応する出力電圧のレベルをＮビット分だけより分割できるようになる。これにより、デコーダ５２０及び選択スイッチ５３０の面積の最小化を維持し、かつディスプレイ駆動装置の解像度を増加させることができる。
【０１３４】
以下、添付された図面を参照して、第２の実施の形態によるディスプレイ駆動装置の増幅部について説明する。
【０１３５】
図８は、本発明の第２の実施の形態による増幅部を示す図である。
【０１３６】
図８に示すように、増幅部５４０は、デジタル／アナログ変換部６００から選択された基準電圧が一端に印加される第８スイッチＭ８、一端が第８スイッチＭ８の他端に接続された第９スイッチＭ９、一端が第９スイッチＭ９の一端と接続された第４キャパシタＣ４、一端が第４キャパシタＣ４の他端に接続された第１０スイッチＭ１０、一端が第１０スイッチＭ１０の一端に接続された第５キャパシタＣ５、一端が第５キャパシタＣ５の他端に接続され、他端が第１０スイッチＭ１０の他端に接続された第１１スイッチＭ１１、一端が第１１スイッチＭ１１の一端に接続された第１２スイッチＭ１２、反転端子が第４キャパシタＣ４の他端に接続され、非反転端子及び反転端子で感知された電圧の大きさを比較して比較信号を出力する比較器５６５、及び比較信号に応じて第４キャパシタＣ４及び第５キャパシタＣ５に流れる電流の方向を制御する電流電源部５７０を備える。ここで、電流電源部５７０は、比較器５６５の比較信号に応じて、電流電源部５７０から第４及び第５キャパシタＣ４、Ｃ５の方向へ電流を出力する第１電流電源５７１、及び第４キャパシタＣ４及び第５キャパシタＣ５から電流電源部５７０の方向へ電流を出力する第２電流電源５７３を備える。ここで、比較器５６５は、反転端子と非反転端子で感知される電圧の大きさを比較して、電流電源部５７０に比較信号を出力する。出力された比較信号は、第１電流電源５７１又は第２電流電源５７３を駆動させるようになる。例えば、比較器５６５の非反転端子で感知される電圧が反転端子で感知される電圧より大きい場合に、第１電流電源５７１が駆動されて、第５キャパシタＣ５から第４キャパシタＣ４の方向へ電流が流れるようになる。これに対し、反転端子で感知される電圧の大きさが大きい場合には、第２電流電源５７３が駆動されて、第４キャパシタＣ４から第５キャパシタＣ５の方向へ電流が流れるようになる。また、反転端子及び非反転端子に感知される電圧の大きさが同じな場合に、電流電源部５０はオフ状態となる。第１２スイッチＭ１２の他端及び出力バッファ５４１の非反転端子に電源電圧（約１２Ｖ〜１８Ｖ）の半分である第３電圧Ｖ３が印加されることが好ましい。また、第８及び第９スイッチＭ８、Ｍ９に互いに逆相である第３制御信号Φ３及び第４制御信号Φ４がそれぞれ交差して印加される。例えば、第８スイッチＭ８に第３制御信号Φ３が印加され、第９スイッチＭ９に第４制御信号Φ４が印加された後、第８スイッチＭ８に第４制御信号Φ４が印加され、第９スイッチＭ９に第３制御信号Φ３が印加されうる。第１０及び第１２スイッチＭ１０、Ｍ１２に第３制御信号Φ３が印加され、第１１スイッチＭ１１に第４制御信号Φ４が印加される。
【０１３７】
以下、第３及び第４制御信号Φ３、Φ４に応じる増幅部の駆動方式について説明する。
【０１３８】
第１に、第８スイッチＭ８、第１０スイッチＭ１０及び第１２スイッチＭ１２に第３制御信号Φ３が印加され、第９スイッチＭ９及び第１１スイッチＭ１１に第４制御信号Φ４が印加される場合である。
【０１３９】
＜ケース５＞
第３制御信号Φ３がハイ状態であり、第４制御信号Φ４がロー状態である場合に、第８スイッチＭ８はターンオンし、第９スイッチＭ９はターンオフする。これにより、選択スイッチ部５３０から選択された基準電圧ＶＲＥＦ＊は、第４キャパシタＣ４の一端に充電される。第４キャパシタＣ４の他端は、比較器５６５の反転端子に接続される。また、第４キャパシタＣ４の他端には、比較器５６５の反転端子と出力端との間のフィードバック経路上に設置された第１０スイッチＭ１０のオンにより、第３電圧Ｖ３及びオフセット電圧Ｖｏｆｆｓｅｔが加算された電圧が充電される。第５キャパシタＣ５の一端は、比較器５６５の反転端子に接続されるので、第３電圧Ｖ３及びオフセット電圧Ｖｏｆｆｓｅｔが加算された電圧が充電されうる。第３電圧Ｖ３が印加される第１２スイッチＭ１２は、第３制御信号Φ３によりターンオンして、第５キャパシタＣ５の他端に第３電圧Ｖ３を充電させるようになる。このとき、電流電源部５７０はオフする。
【０１４０】
＜ケース６＞
第３制御信号Φ３は、ロー状態になり、第４制御信号Φ４がハイ状態になると、第８スイッチＭ８はターンオフし、第９スイッチＭ９はターンオンする。ここで、第９スイッチＭ９の他端は接地されうる。これにより、第４キャパシタＣ４の一端に充電された基準電圧ＶＲＥＦ＊は、接地電圧（０Ｖ）で放電され、第４キャパシタＣ４の他端の電圧も基準電圧ＶＲＥＦ＊だけ減少するようになる。これにより、比較器５６５の反転端子で感知される電圧の大きさは、第３電圧Ｖ３に固定された非反転端子で感知される電圧より低く感知される。したがって、比較器５６５は、第１電流電源５７１を駆動させる比較信号を出力するようになる。第１電流電源５７１から出力された電流は、ハイ状態の第４制御信号Φ４を受け取った第１１スイッチＭ１１のオンにより、第５キャパシタＣ５から第４キャパシタＣ４の方向へ流れるようになる。第１電流電源５７１から出力された電流により、第４キャパシタＣ４及び第５キャパシタＣ５に電圧が充電され始める。以後、第４キャパシタＣ４の他端の電圧が比較器の非反転端子の電圧程度に増加されると、電流電源部５７０はオフする。結局、第４キャパシタＣ４の他端には、減少した基準電圧ＶＲＥＦ＊だけの電圧が充電される。ここで、第４キャパシタＣ４の両端の電圧変化は、数３７のように表すことができる。
【０１４１】
【数３７】
2012118550.tif 000039
【０１４２】
数３７の△ＶＣ４は、第４キャパシタＣ４の両端の電圧変化量、Ｃ４は、第４キャパシタＣ４の静電容量、及びＩは、第４キャパシタＣ４に流れる電流を意味する。第４キャパシタＣ４の両端の電圧変化量は、第４キャパシタＣ４に充電された電圧△ＶＣ４を意味する。充電された電圧△ＶＣ４は、第４キャパシタＣ４の静電容量に反比例する。図８に示すように、第４及び第５キャパシタＣ４、Ｃ５は、直列に接続されているから、各キャパシタに流れる電流Ｉの量は同一である。第４キャパシタＣ４の静電容量を第５キャパシタＣ５の静電容量よりＫ倍大きく設定する場合に、第４キャパシタＣ４には、基準電圧ＶＲＥＦ＊だけ充電され、第５キャパシタＣ５には、Ｋ倍増幅された基準電圧を充電するようになる。したがって、第５キャパシタＣ５の電圧変化は、数３８のように整理できる。
【０１４３】
【数３８】
2012118550.tif 000040
【０１４４】
数３８を参照すると、第５キャパシタＣ５に充電された電圧△ＶＣ５は、第４キャパシタＣ４の電圧変化量△ＶＣ４よりＫ倍大きい。すなわち、第５キャパシタＣ５には、基準電圧ＶＲＥＦ＊がＫ倍増幅されて充電されうる。これに対し、第１２スイッチＭ１２の他端に第３電圧Ｖ３を印加する場合には、第４キャパシタＣ４の静電容量を第５キャパシタＣ５の静電容量よりＫ／２倍大きく設定する。これにより、増幅部５４０は、基準電圧ＶＲＥＦ＊をＫ／２倍だけ増幅し、第３電圧Ｖ３から増幅された基準電圧が加算された第５出力電圧を出力するようになる。したがって、第３電圧Ｖ３を印加しない場合に、第４キャパシタＣ４の静電容量を第５キャパシタＣ５の静電容量よりＫ倍大きく設定することによって、基準電圧ＶＲＥＦ＊がＫ倍だけ増幅された第５出力電圧を出力できるようになる。
【０１４５】
第２に、第９スイッチＭ９、第１０スイッチＭ１０及び第１２スイッチＭ１２に第３制御信号Φ３が印加され、第８スイッチＭ８及び第１１スイッチＭ１１に第４制御信号Φ４が印加される場合である。
【０１４６】
＜ケース７＞
第３制御信号Φ３がハイ状態で、第４制御信号Φ４がロー状態である場合に、第８スイッチＭ８はターンオフし、第９スイッチＭ９はターンオンする。これにより、第４キャパシタＣ４の一端には、接地電圧（０Ｖ）が充電される。第４キャパシタＣ４の他端は、比較器５６５の反転端子と出力端との間のフィードバック経路上に設置された第１０スイッチＭ１０のオンにより、第３電圧Ｖ３及びオフセット電圧Ｖｏｆｆｓｅｔが加算された電圧が充電される。第５キャパシタＣ５の一端は、比較器５６５の反転端子に接続されるので、第３電圧Ｖ３及びオフセット電圧Ｖｏｆｆｓｅｔが加算された電圧が充電される。第３電圧Ｖ３が印加される第１２スイッチＭ１２は、第３制御信号Φ３によりターンオンして、第５キャパシタＣ５の他端に第３電圧Ｖ３を充電させるようになる。このとき、電流電源部５７０はオフ状態である。
【０１４７】
＜ケース８＞
第３制御信号Φ３は、ロー状態になり、第４制御信号Φ４がハイ状態になると、第８スイッチＭ８はターンオンし、第９スイッチＭ９はターンオフする。これにより、第４キャパシタＣ４の一端には、選択スイッチ部５３０から選択された基準電圧ＶＲＥＦ＊が充電される。第４キャパシタＣ４の他端には、第３電圧Ｖ３及びオフセット電圧Ｖｏｆｆｓｅｔに基準電圧ＶＲＥＦ＊だけ加算された電圧が充電される。したがって、第４キャパシタＣ４の他端で感知される電圧は、第３電圧Ｖ３を供給される非反転端子で感知される電圧より高い。これにより、比較器５６５は、第２電流電源５７３を駆動させる比較信号を出力する。第２電流電源５７３により第４キャパシタＣ４及び第５キャパシタＣ５から電流電源部５７０へ電流が流れるようになる。第４キャパシタＣ４の一端から他端へ電流が流れるにことにより、他端の電圧が減少し始める。第４キャパシタＣ４の一端の電圧が基準電圧ＶＲＥＦ＊に固定されており、非反転端子で感知される電圧が減少する。比較器５６５の反転端子の電圧が非反転端子の電圧と同一になると、第２電流電源５７３はオフ状態になる。したがって、第２電流電源５７により第４キャパシタＣ４の総電圧は減少する。第４キャパシタＣ４で減少した電圧の変化量は、数３９のように表すことができる。
【０１４８】
【数３９】
2012118550.tif 000041
【０１４９】
数３９の−△ＶＣ４´は、第４キャパシタＣ４で電圧の減少量を意味する。
【０１５０】
電圧の減少量−△ＶＣ４´は、第４キャパシタＣ４の静電容量に反比例する。図８に示すように、第４キャパシタＣ４及び第５キャパシタＣ５は、直列に接続されているから、各キャパシタに流れる電流Ｉの量は同一である。ここで、第４キャパシタＣ４の静電容量を第５キャパシタＣ５の静電容量よりＫ倍大きく設定する場合に、第４キャパシタＣ４が基準電圧ＶＲＥＦ＊だけを放電する間に、第５キャパシタＣ５には、Ｋ倍増幅された電圧を放電するようになる。したがって、第５キャパシタＣ５の放電された電圧は、数４０のように整理できる。
【０１５１】
【数４０】
2012118550.tif 000042
【０１５２】
数４０を参照すると、第５キャパシタＣ５の電圧減少量−△ＶＣ５は、第４キャパシタＣ４の電圧減少量−△ＶＣ４よりＫ倍大きい。すなわち、第５キャパシタＣ５には、基準電圧ＶＲＥＦ＊がＫ倍増幅された基準電圧Ｖだけの電圧が放電されうる。さらに他の方法で、第１２スイッチＭ１２の他端に第３電圧Ｖ３が印加される場合に、第４キャパシタＣ４の静電容量を第５キャパシタＣ５の静電容量よりＫ／２倍大きく設定する。これにより、増幅部５４０は、第３電圧Ｖ３からＫ／２倍増幅された基準電圧が減算された第６出力電圧を出力するようになる。
【０１５３】
図９は、増幅部５４０でさらに設置された第２電圧付加回路５８０を示す図である。
【０１５４】
図９に示すように、第２電圧付加回路５８０は、一端が第５キャパシタＣ５の一端に接続された第６キャパシタＣ６、一端が第６キャパシタＣ６の他端に接続された第１３スイッチＭ１３、及び一端が第６キャパシタＣ６の他端に接続された第１４スイッチＭ１４を備える。ここで、第１３スイッチＭ１３及び第１４スイッチＭ１４に第３制御信号Φ３及び第４制御信号Φ４が交差して印加される。例えば、第１３スイッチＭ１３に第３制御信号Φ３が印加され、第１４スイッチＭ１４に第４制御信号Φ４が印加された後、第１３スイッチＭ１３に第４制御信号Φ４が印加され、第１４スイッチＭ１４に第３制御信号Φ３が印加されうる。第１３スイッチＭ１３の他端に（Ｍ＋Ｎ）ビットデータ信号のうち、下位Ｎビットデータ信号に対応する第４電圧Ｖ４が印加される。
【０１５５】
以下、第３制御信号Φ３及び第４制御信号Φ４の状態に応じる第２電圧付加回路５８０及び増幅部５４０の駆動方式について説明する。
【０１５６】
第１に、第１３スイッチＭ１３に第３制御信号Φ３が印加され、第１４スイッチＭ１４に第４制御信号Φ４が印加される場合である。
【０１５７】
＜ケース５−１＞
第３制御信号Φ３は、ハイ状態で、第４制御信号Φ４は、ロー状態である場合に、第１３スイッチＭ１３はターンオンし、第１４スイッチＭ１４はターンオフする。これにより、第１３スイッチＭ１３の他端に印加される第４電圧Ｖ４は、第６キャパシタＣ６の他端に充電される。第６キャパシタＣ６の一端には、第３電圧Ｖ３にオフセット電圧Ｖｏｆｆｓｅｔが加算された電圧が充電される。
【０１５８】
＜ケース６−１＞
第３制御信号Φ３は、ロー状態になり、第４制御信号Φ４は、ハイ状態になると、第１３スイッチＭ１３はターンオフし、第１４スイッチＭ１４はターンオンする。これと同時に、第２電圧付加回路５８０は、＜ケース６＞を行う比較器５６５により第１電流電源５７１が駆動される。これにより、第６キャパシタＣ６の他端には、第１４スイッチＭ１４のオンにより第４電圧Ｖ４だけ放電される。結局、第６キャパシタＣ６の総電圧は、第４電圧Ｖ４だけ減少するから、第１電流電源５７１により第６キャパシタＣ６を再度第４電圧Ｖ４だけ充電する過程において、第５キャパシタＣ５の総電圧も第４電圧Ｖ４だけ増加させるようになる。したがって、増幅部５４０は、第５出力電圧に第４電圧Ｖ４が加算された第７出力電圧を出力するようになる。
【０１５９】
第２に、第１３スイッチＭ１３に第４制御信号Φ４が印加され、第１４スイッチＭ１４に第３制御信号Φ３が印加される場合である。
【０１６０】
＜ケース７−１＞
第３制御信号Φ３がハイ状態で、第４制御信号Φ４がロー状態である場合に、第１３スイッチＭ１３はターンオフし、第１４スイッチＭ１４はターンオンする。これにより、第６キャパシタＣ６の他端には、接地電圧（０Ｖ）が充電され、一端には、第３電圧Ｖ３にオフセット電圧Ｖｏｆｆｓｅｔが加算された電圧が充電される。
【０１６１】
＜ケース８−１＞
第３制御信号Φ３がハイ状態になり、第４制御信号Φ４がロー状態になると、第１３スイッチＭ１３はターンオンし、第１４スイッチＭ１４はターンオフする。これと同時に、第２電圧付加回路５８０は、＜ケース８＞を行う比較器５６５により第２電流電源５７３が駆動される。第６キャパシタＣ６の他端には、第１３スイッチＭ１３のオンにより第４電圧Ｖ４だけが充電される。結局、第６キャパシタＣ６の総電圧は、第４電圧Ｖ４だけ増加されるから、比較器５６５により第２電流電源５７３が駆動されて、第６キャパシタＣ６を再度第４電圧電源Ｖ４だけ放電する過程において直列に接続された第５キャパシタＣ５の総電圧も、第４電圧Ｖ４だけ減少する。したがって、増幅部５４０は、第６出力電圧から第４電圧Ｖ４が減算された第８出力電圧を出力するようになる。
【０１６２】
以下、添付された図面を参照して、本発明の第３の実施の形態によるディスプレイ駆動装置の増幅部について説明する。
【０１６３】
図１０及び図１１は、本発明の第３の実施の形態による増幅部を示す図である。
【０１６４】
図１０に示すように、増幅部５４０は、第１５スイッチＭ１５、第１６スイッチＭ１６、第１７スイッチＭ１７、第７キャパシタＣ７、第８キャパシタＣ８及び出力バッファ５８０を備える。第１５スイッチＭ１５の一端には、デジタル／アナログ変換部５００から選択された基準電圧が印加される。第１６スイッチＭ１６の一端は、第１５スイッチＭ１５の他端と接続される。第７キャパシタＣ７の一端は、第１５スイッチＭ１５の他端及び第１６スイッチＭ１６の一端と接続される。第１７スイッチＭ１７の一端は、第７キャパシタＣ７の他端と接続される。第８キャパシタＣ８は、第１７スイッチＭ１７と並列接続される。すなわち、第８キャパシタＣ８の一端は、第１７スイッチＭ１７の一端と接続され、他端は、第１７スイッチＭ１７の他端と接続される。出力バッファ５８０は、反転端子が第１７スイッチＭ１７の一端と接続され、出力端子が第１７スイッチＭ１７の他端と接続されるように設置される。出力バッファの非反転端子に電源電圧の半分である第４電圧が印加される。
【０１６５】
以下、第５及び第６制御信号Φ５、Φ６に応じる増幅部の駆動方式について説明する。
【０１６６】
第１に、図１０を参照して、正極性の階調電圧を出力する増幅部の駆動方式について説明する。
【０１６７】
図１０に示すように、第１５スイッチＭ１５及び第１７スイッチＭ１７には、第５制御信号Φ５が印加され、第１６スイッチＭ１６には、第６制御信号Φ６が印加される。ここで、第５制御信号Φ５及び第６制御信号Φ６は、互いに反対の位相を有することができる。
【０１６８】
まず、第５制御信号Φ５がハイ状態で、第６制御信号Φ６がロー状態である場合に、第１５スイッチＭ１５及び第１７スイッチＭ１７がターンオンする。これにより、第７キャパシタＣ７には、選択スイッチ部５３０から選択された基準電圧ＶＲＥＦ＊に対応する電荷が充電される。以後、第５制御信号Φ５がロー状態になり、第６制御信号Φ６がハイ状態に変わるようになると、第７キャパシタＣ７に充電された電荷は、第８キャパシタＣ８に移動するようになる。このとき、増幅部５４０は、第１５スイッチＭ１５がターンオフすることによって、デジタル／アナログ変換部５００との接続が遮断されうる。したがって、出力バッファ５８０から出力される出力値を次の式のように表すことができる。
【０１６９】
【数４１】
2012118550.tif 000043
【０１７０】
数４１を参照すると、基準電圧ＶＲＥＦ＊は、第７キャパシタＣ７及び第８キャパシタＣ８の静電容量の設定に応じて増幅されうる。これにより、増幅部５４０は、デジタル／アナログ変換部から電源電圧の１／Ｋ倍である入力電圧を受け取って、選択された基準電圧をＫ／２倍増幅し、該増幅された基準電圧と第４電圧４４とが加算された正極性の階調電圧Ｖpos.outを出力できるようになる。
【０１７１】
第２に、図１１を参照して、負極性の階調電圧を出力する増幅部の駆動方式について説明する。図１１に示すように、第１６スイッチＭ１６及び第１７スイッチＭ１７には、第５制御信号Φ５が印加され、第１５スイッチＭ１５には、第６制御信号Φ６が印加される。ここで、第５制御信号Φ５及び第６制御信号Φ６は、互いに反対の位相を有することができる。
【０１７２】
まず、第５制御信号Φ５がハイ状態で、第６制御信号Φ６がロー状態である場合に、第１５スイッチＭ１５はターンオフし、第１６スイッチＭ１６及び第１７スイッチＭ１７はターンオンする。これにより、増幅部５４０は、デジタル／アナログ変換部５００と電気的に接続が切れた状態となる。以後、第５制御信号Φ５がロー状態になり、第６制御信号Φ６がハイ状態に変わるようになると、第１５スイッチＭ１５はターンオンして、第７キャパシタＣ７及び第８キャパシタＣ８を介して電荷が移動するようになる。これにより、出力バッファ５８０から出力される出力値を次の式のように表すことができる。
【０１７３】
【数４２】
2012118550.tif 000044
【０１７４】
数４２を参照すると、基準電圧ＶＲＥＦ＊は、第７キャパシタＣ７及び第８キャパシタＣ８の静電容量の設定に応じて増幅されうる。これによって、増幅部５４０は、デジタル／アナログ変換部５００から電源電圧の１／Ｋ倍である入力電圧を受け取って、選択された基準電圧をＫ／２倍増幅できるようになる。したがって、増幅部５４０は、第４電圧４４から増幅された基準電圧が減算された負極性の階調電圧Ｖneg.outを出力できるようになる。
【０１７５】
本発明によるディスプレイ駆動装置は、低いレベルの電圧で駆動されることによって、電力消費を最小化させることができる。また、本発明によるディスプレイ駆動装置は、一つの回路を介して正極性の階調電圧と負極性の階調電圧をすべて出力し、レベルシフタ無しで駆動できることによって、回路面積を最小化させることができる。
【符号の説明】
【０１７６】
５００      デジタル／アナログ変換部
５１０      基準電圧源
５２０      デコーダ
５３０      選択スイッチ部
５４０      増幅部
５４１、５８０      出力バッファ
５５０      第１電圧付加回路
５５８      第２電圧付加回路
５６５      比較器
５７０      電流電源部
【図１】
2012118550.tif 000045
【図２】
2012118550.tif 000046
【図３】
2012118550.tif 000047
【図４】
2012118550.tif 000048
【図５】
2012118550.tif 000049
【図６】
2012118550.tif 000050
【図７】
2012118550.tif 000051
【図８】
2012118550.tif 000052
【図９】
2012118550.tif 000053
【図１０】
2012118550.tif 000054
【図１１】
2012118550.tif 000055
【手続補正書】
【提出日】平成24年2月13日(2012.2.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電源電圧より減少した入力電圧を受け取って複数の基準電圧を生成し、Ｍ（Ｍは、正の整数）ビットのデータ信号に対応する前記基準電圧を、前記複数の基準電圧から選択するデジタル／アナログ変換部と、
前記デジタル／アナログ変換部で前記選択された基準電圧を増幅する増幅部と、を備え、
前記増幅部は、
前記デジタル／アナログ変換部によって選択された基準電圧が一端に印加されるスイッチＡと、
一端が前記スイッチＡの他端に接続されたスイッチＢと、
一端が前記スイッチＢの一端に接続されたキャパシタＡと、
一端が前記キャパシタＡの他端に接続されたスイッチＣと、
一端が前記スイッチＣの一端に接続され、他端が前記スイッチＣの他端に接続されたキャパシタＢと、
反転端子が前記キャパシタＡの他端に接続され、非反転端子及び前記反転端子で感知された電圧の大きさを比較して比較信号を出力する比較器及び前記比較信号に応じて前記キャパシタＡ及びキャパシタＢに流れる電流の方向を制御する電流電源部と、反転端子が前記キャパシタＡの他端に接続され、出力端がスイッチＣの他端に接続された出力バッファとの何れかと、を有する、
ディスプレイ駆動装置。
【請求項２】
前記電流電源部は、前記比較器の比較信号に応じて、
前記電流電源部から前記キャパシタＡ及び前記キャパシタＢ方向に電流を出力する第１電流電源と、
前記キャパシタＡ及び前記キャパシタＢから前記電流電源部方向に電流を出力する第２電流電源と、を有する、
請求項１に記載のディスプレイ駆動装置。
【請求項３】
前記比較器あるいは前記出力バッファの非反転端子には、前記電源電圧の半分である電圧Ａが印加される、
請求項１または２に記載のディスプレイ駆動装置。
【請求項４】
前記増幅部は、前記デジタル／アナログ変換部から前記電源電圧の１／Ｋ（Ｋは、１以上の整数）倍である前記入力電圧を受け取って、選択された前記基準電圧をＫ／２倍に増幅して、前記電圧Ａと減算又は加算する、請求項３に記載のディスプレイ駆動装置。
【請求項５】
前記増幅部は、前記デジタル／アナログ変換部から前記電源電圧の１／Ｋ（Ｋは、１以上の整数）倍である前記入力電圧を受け取って、選択された前記基準電圧をＫ倍に増幅する、請求項３に記載のディスプレイ駆動装置。
【請求項６】
前記スイッチＡ及び前記スイッチＣに制御信号Ａが印加されたとき、前記スイッチＢには、前記制御信号Ａの位相と逆相である制御信号Ｂが印加される、
請求項１〜５の何れか１項に記載のディスプレイ駆動装置。
【請求項７】
前記スイッチＢ及び前記スイッチＣに制御信号Ａが印加されたとき、前記スイッチＡには、前記制御信号Ａの位相と逆相である制御信号Ｂが印加される、
請求項１〜５の何れか１項に記載のディスプレイ駆動装置。
【請求項８】
前記増幅部は、
一端が前記キャパシタＢの他端に接続され、他端が前記スイッチＣの他端に接続されたスイッチＤと、
一端が前記スイッチＤの一端に接続されたスイッチＥと、をさらに有する、
請求項１〜７の何れか１項に記載のディスプレイ駆動装置。
【請求項９】
前記スイッチＡ及び前記スイッチＢには、互いに逆相である制御信号Ａ及び制御信号Ｂがそれぞれ交差して印加され、前記スイッチＣ及び前記スイッチＥには前記制御信号Ａが印加され、前記スイッチＤには制御信号Ｂが印加されて前記キャパシタＡ及び前記キャパシタＢが充／放電される、
請求項８に記載のディスプレイ駆動装置。
【請求項１０】
前記スイッチＥの他端と、前記比較器あるいは前記出力バッファの非反転端子とには、前記電源電圧の半分である電圧Ａが印加される、
請求項８または９に記載のディスプレイ駆動装置。
【請求項１１】
一端が前記キャパシタＢの一端と接続されたキャパシタＣと、
一端が前記キャパシタＣの他端と接続されたスイッチＦと、
一端が前記キャパシタＣの他端と接続されたスイッチＧと、を含む電圧付加回路をさらに備える、
請求項１〜１０の何れか１項に記載のディスプレイ駆動装置。
【請求項１２】
前記スイッチＦ及び前記スイッチＧには、互いに逆相である制御信号Ａ及び制御信号Ｂがそれぞれ交差して印加され、前記スイッチＦの他端にはＭビットにＮ（Ｎは、正の整数）ビットが付加された（Ｍ＋Ｎ）ビットデータ信号のうち、下位Ｎビットデータ信号に対応する電圧Ｂが印加される、
請求項１１に記載のディスプレイ駆動装置。