(57)【要約】【課題】半導体装置において、記憶素子に保持されている情報の信頼性確保が問題となる。しかし従来技術ではデータ書き換わりの確実な検出が不可能であった。【解決手段】センスレベルに対する熱平衡状態しきい値電圧の方向が正側又は負側となる特性を有する不揮発性記憶素子から成る一組のデータ記憶用の不揮発性記憶素子とデータ比較用の不揮発性記憶素子、不揮発性記憶素子のデータを読み出す読み出し手段、読み出されたデータを比較する判定回路から構成される。データ記憶用の不揮発性記憶素子に対しデータ比較用の不揮発性記憶素子には反転データが書き込まれ、比較手段は、読み出し手段によって読み出されたデータ記憶用の不揮発性記憶素子のデータとデータ比較用の不揮発性記憶素子のデータについて、それぞれ反転データであることを比較し、エラー検出信号を出力する。データの書き換わりが確実に検出可能となる。【選択図】図１
2012208972.tif 000002
【特許請求の範囲】
【請求項１】
センスレベルに対する熱平衡状態しきい値電圧の方向が正側又は負側となる特性を有する不揮発性記憶素子を有し、
前記方向が同一の特性であると共に同一の構造のデータ記憶用の前記不揮発性記憶素子とデータ比較用の前記不揮発性記憶素子とを一組備え、
入力されたデータをデータ記憶用の前記不揮発性記憶素子に書き込み、前記データを反転した反転データをデータ比較用の前記不揮発性記憶素子に書き込む書込手段と、
一組の前記不揮発性記憶素子の前記データと前記反転データとをそれぞれ読み出す読出手段と、
読み出された前記データと前記反転データとを比較し、その比較結果を出力する判定手段と、
を有することを特徴とする半導体装置。
【請求項２】
データ記憶用の前記不揮発性記憶素子は複数であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
データ比較用の前記不揮発性記憶素子は複数であることを特徴とする請求項１に記載の半導体装置。
【請求項４】
それぞれのデータ記憶用の前記不揮発性記憶素子に書き込まれている情報を読み出して、その中から前記データを決定するデータ選定手段を備えることを特徴とする請求項２に記載の半導体装置。
【請求項５】
それぞれのデータ比較用の前記不揮発性記憶素子に書き込まれている情報を読み出して、その中から前記反転データを決定する反転データ選定手段を備えることを特徴とする請求項３に記載の半導体装置。
【請求項６】
前記データ選定手段又は前記反転データ選定手段は、多数決回路を有することを特徴とする請求項４又は５に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特に記憶素子に記憶されたデータが環境変化や時間経過によって変化した状態を検出できる構成を有する記憶装置用の半導体装置に関するものである。
【背景技術】
【０００２】
記憶素子にデータを記憶しておき、そのデータを基にシステムの制御を行う場合、記憶素子に保持されたデータの正確性が重要となる。環境変化や時間経過によって記憶素子の保持しているデータが書き換わってしまった場合、誤ったデータによってシステムの制御を行うこととなり、システムの誤動作を引き起こす。
【０００３】
一般に、記憶素子は電荷蓄積領域を備えており、この領域に電子又はホールを蓄積することでデータを記憶する。蓄積した電子やホールは、時間とともに徐々に電荷蓄積領域から抜け出していくため、時間経過により記憶されたデータが書き換わってしまう。
【０００４】
例えば、電荷蓄積領域に電子を蓄積することで正のデータ（データ「１」）を記憶したと定義する記憶素子の場合、その電子が抜け出してしまうと、記憶したはずのデータは負のデータ（データ「０」）に変動してしまうことになる。
【０００５】
蓄積された電子やホールは、熱エネルギを得るとさらに電荷蓄積領域から抜け出しやすくなるため、環境変化（特に、温度変化）は、記憶したデータが書き換わることを加速する原因でもある。
【０００６】
環境変化や時間経過によって、意図せずに記憶したデータが書き換わってしまうと、システムに重大なダメージを与えてしまうことから、記憶素子自体のメモリ保持特性を向上させる工夫を施す提案や、耐環境性を向上した記憶素子の構造の提案は多くなされている。
【０００７】
一方、記憶素子に保持されているデータの正確性を判定し、その判定結果によりシステムの制御を行うという手法もある。つまり、記憶素子に記憶されているデータが意図せずに書き換わってしまったことを検出する技術である。
例えば、２つのメモリを用い、互いにデータが反転するようにデータを記憶し、双方のメモリの記憶内容を比較することでデータの書き換わりを検出する技術が知られている（例えば、特許文献１を参照。）。
【０００８】
特許文献１に示した従来技術を、図１１を用いて説明する。
図１１は、特許文献１に示した従来技術について、主旨を逸脱しない範囲で説明しやすいように書き直したものである。図１１において、８１１，８１２はランダムアクセスメモリ、８２１，８２２，８２３，８２４はインバータ回路、８３１，８３２，８３３は排他的ＯＲ回路、８４１はＯＲ回路、ＤＩＮ８１はデータ入力端子、ＯＵＴ８１はエラー検出信号端子である。
【０００９】
特許文献１に示した従来技術は、２つのランダムアクセスメモリ８１１と８１２とがあり、データ入力端子ＤＩＮ８１から入力したデータをランダムアクセスメモリ８１１に記憶し、インバータ回路８２１でデータを反転させた反転データをランダムアクセスメモリ８１２に記憶する。一方のランダムアクセスメモリに対して他方のランダムアクセスメモリには反転データを記憶するのである。
【００１０】
ランダムアクセスメモリ８１１からの信号を排他的ＯＲ回路８３１、８３２、８３３の一方の入力端子に入力し、ランダムアクセスメモリ８１２からの信号をインバータ回路８２２、８２３、８２４を介して排他的ＯＲ回路８３１、８３２、８３３の他方の入力端子に入力している。
排他的ＯＲ回路８３１、８３２、８３３の出力は、ＯＲ回路８４１に入力され、その出力は出力端子ＯＵＴ８１からエラー検出信号として出力される。
【００１１】
特許文献１に示した従来技術は、ランダムアクセスメモリのデータを読み出す際、ランダムアクセスメモリ８１１と８１２とにそれぞれ記憶されているデータを比較し、双方のデータが一致しないときに、エラー検出信号を出力端子ＯＵＴ８１から出力する。
【００１２】
この構成によって、環境変化や時間経過によって、例えば、ランダムアクセスメモリ８１１に記憶されている所定のデータが正のデータから負のデータへ書き換わってしまった場合、ランダムアクセスメモリ８１２に記憶している所定のデータに対応するデータは負のデータのままであるため、２つのランダムアクセスメモリに記憶しているデータが一致せず、データの書き換わりを検出することができる。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開昭６１‐５２７５８号公報（第１頁−第３頁、図１）
【発明の概要】
【発明が解決しようとする課題】
【００１４】
すでに説明したように、記憶素子は電荷蓄積領域に電子又はホールを蓄積することでデータを記憶し、その電子やホールは、環境変化や時間経過によって、記憶されたデータの書き換わりが発生することがある。
環境変化や時間経過は、記憶素子を複数設けているとき、特定の記憶素子のみに影響が及ぼされるというものではないから、構成するすべての記憶素子が同様にその影響を受ける。例えば、システムが高温に晒されるなどすると、その熱がすべての記憶素子に印加する。
【００１５】
特許文献１に示した従来技術の場合、環境変化や時間経過によってランダムアクセスメモリが影響を受け、保持しているデータに書き換わりが生じる場合、一方のランダムアクセスメモリに保持されているデータが正のデータから負のデータへ書き換わると同時に、他方のランダムアクセスメモリに保持されている反転データも負のデータから正のデータへ書き換わることも起こり得る。
【００１６】
また、環境変化や時間経過によって、まったく同時ではなく多少時間的にずれがあったとして、結果的に双方のランダムアクセスメモリに保持しているデータがそれぞれ書き換わってしまうことも起こりうる。
【００１７】
図１１に示した例で言えば、例えば、ランダムアクセスメモリ８１１に正のデータが記憶され、ランダムアクセスメモリ８１２に負のデータが記憶されているとすると、ランダムアクセスメモリ８１１のデータが負のデータに書き換わり、ランダムアクセスメモリ８１２のデータが正のデータに書き換わる場合である。
【００１８】
そのように、２つのランダムアクセスメモリに保持されているデータの書き換わりが起きた場合、データが書き換わっていながら互いのデータが反転した関係にある状態は維持されるため、特許文献１に示した従来技術では、データの書き換わりを検出することがで
きない。
【００１９】
なお、特許文献１に示した従来技術は、記憶素子の種別をランダムアクセスメモリとする技術であるが、その記憶素子がＥＥＰＲＯＭのような不揮発性記憶素子であったとしても同様である。不揮発性記憶素子も、環境変化や時間経過によって、電荷蓄積領域に蓄積した電子やホールが抜け出すためからである。そして、その影響は、搭載しているすべての不揮発性記憶素子が受けることも同様である。
【００２０】
本発明は上述した問題点に鑑みてなされたものであり、記憶素子に保持されているデータの正確性を判定し、確実にエラー検出が可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００２１】
上記した目的を達成するため、本発明の半導体装置は、以下に記した構成を採用するものである。
【００２２】
センスレベルに対する熱平衡状態しきい値電圧の方向が正側又は負側となる特性を有する不揮発性記憶素子を有し、その方向が同一の特性であると共に同一の構造のデータ記憶用の不揮発性記憶素子とデータ比較用の不揮発性記憶素子とを一組備え、入力されたデータをデータ記憶用の不揮発性記憶素子に書き込み、データを反転した反転データをデータ比較用の不揮発性記憶素子に書き込む書込手段と、一組の不揮発性記憶素子のデータと反転データとをそれぞれ読み出す読出手段と、読み出されたデータと反転データとを比較し、その比較結果を出力する判定手段と、を有することを特徴とする。
【００２３】
このような構成とすることによって、環境変化や時間経過があっても確実にデータの書き換えに係るエラーを検出することができる。
【００２４】
また、データ記憶用の不揮発性記憶素子は複数であってもよい。
【００２５】
このような構成にすれば、万が一、どれか１つのデータ記憶用の不揮発性記憶素子が故障したとしても、データ記憶用の不揮発性記憶素子のデータ書き換えを検出することができる。
【００２６】
また、データ比較用の不揮発性記憶素子は複数であってもよい。
【００２７】
このような構成にすれば、万が一、どれか１つのデータ比較用の不揮発性記憶素子が故障したとしても、データ記憶用の不揮発性記憶素子のデータ書き換えを検出することができる。
【００２８】
また、それぞれのデータ記憶用の不揮発性記憶素子に書き込まれている情報を読み出して、その中からデータを決定するデータ選定手段を備えてもよい。
【００２９】
このような構成にすれば、複数のデータ記憶用の不揮発性記憶素子を設けても、データを読み出す不揮発性記憶素子を選択できる。
【００３０】
また、それぞれのデータ比較用の不揮発性記憶素子に書き込まれている情報を読み出して、その中から反転データを決定する反転データ選定手段を備えてもよい。
【００３１】
このような構成にすれば、複数のデータ比較用の不揮発性記憶素子を設けても、データを読み出す不揮発性記憶素子を選択できる。
【００３２】
また、データ選定手段又は反転データ選定手段は、多数決回路を有するようにしてもよい。
【００３３】
このような構成にすれば、複数のデータ記憶用、複数のデータ比較用の不揮発性記憶素子の中からデータを選択し、多数決でデータを選定できるので、万が一、どれか１つの不揮発性記憶素子が故障やデータの書き換わりが生じたとしても、複数の不揮発性記憶素子で構成するデータ記憶用の不揮発性記憶素子群や、複数の不揮発性記憶素子で構成するデータ比較用の不揮発性記憶素子群で記憶しているデータを知ることができるようになる。
【発明の効果】
【００３４】
本発明によれば、記憶素子としてセンスレベルに対する熱平衡状態しきい値電圧の方向が正側又は負側となる特性を有する不揮発性記憶素子を用いることで、時間経過に対するデータ変動の方向を一方向に決めることができる。
このため、環境変化や時間経過があっても、データの書き換えに係るエラーを確実に検出することができる。
【図面の簡単な説明】
【００３５】
【図１】本発明による半導体装置の第１の実施形態について、メモリ回路１ビット分の機能ブロック図である。
【図２】本発明による半導体装置の第１の実施形態について、ラッチ回路の例である。
【図３】本発明による半導体装置の第１の実施形態の全体機能ブロック図である。
【図４】本発明による半導体装置の第２の実施形態の機能ブロック図である。
【図５】本発明による半導体装置の第３の実施形態の機能ブロック図である。
【図６】本発明による半導体装置の第４の実施形態の機能ブロック図である。
【図７】本発明による半導体装置の第５の実施形態の機能ブロック図である。
【図８】本発明による半導体装置の第６の実施形態の機能ブロック図である。
【図９】本発明による半導体装置の第７の実施形態の機能ブロック図である。
【図１０】記憶素子のセンスレベルを説明するための読出回路の例を示す回路図である。
【図１１】特許文献１に示した従来技術を説明する機能ブロック図である。
【発明を実施するための形態】
【００３６】
本発明の半導体装置は、１組の不揮発性記憶素子にそれぞれ相反するデータ（データと反転データ）を記憶しておき、これを読出手段で読み出し、比較手段によって比較し、双方のデータが異なっていることを確認するものである。双方のデータが一致していると、データが書き換わってしまったことになり、エラーを出力するものである。
【００３７】
不揮発性記憶素子は、熱平衡状態しきい値電圧が、センスレベルに対して正側又は負側で同じになるような素子である。まず、そのような不揮発性記憶素子について説明し、次に半導体装置の概要及びセンスレベルについて説明する。
【００３８】
なお、不揮発性記憶素子は、ＭＯＮＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型の記憶素子を用いる場合で説明する。
ＭＯＮＯＳ型の不揮発性記憶素子とは、ゲート電極と半導体表面との間に種類の異なる絶縁膜を積層し、電荷蓄積層とする絶縁膜の界面や膜中に電子又はホールを蓄積することによりしきい値電圧を変化させることができる、知られている不揮発性記憶素子である。
【００３９】
［不揮発性記憶素子の説明］
ＭＯＮＯＳ型の不揮発性記憶素子に限らず、多くの不揮発性記憶素子は、電荷蓄積層に
電子やホールが蓄積されていない状態のしきい値電圧を熱平衡状態しきい値電圧と呼ぶ。
そして、不揮発性記憶素子に対して一定の電圧レベルを規定し、それに対してしきい値電圧が正側にあるか、負側にあるかで不揮発性記憶素子の書き込み状態や記憶状態を知るが、そのときの電圧レベルをセンスレベルと呼ぶ（センスレベルの詳細な説明は後述する。）。
【００４０】
例えば、センスレベルに対して熱平衡状態しきい値電圧が正側であるという場合は、記憶素子をそのようになるように構造や不純物イオンの含有量などを設計したということである。
一方、不揮発性記憶素子に書き込み又は消去を行った後で、センスレベルに対してしきい値電圧が正側であるという場合は、熱平衡状態しきい値電圧から書き込み後又は消去後のしきい値電圧が、センスレベルに対して正側シフトしたということである。
【００４１】
不揮発性記憶素子は、書き込み状態では絶縁膜の界面や膜中に電子を蓄積し、エンハンスメント型の特性を示す。つまり、書き込み状態においては、書き込み後のしきい値電圧は熱平衡状態しきい値電圧が正側にシフトし、ゲート電圧無印加時には通電しないことになる。これに対し消去状態では、絶縁膜の界面や膜中にホールを蓄積し、デプレッション型の特性を示すようになる。つまり、消去状態においては、消去後のしきい値電圧は熱平衡状態しきい値電圧が負側にシフトし、ゲート電圧無印加時でも通電するようになる。
【００４２】
ＭＯＮＯＳ型の不揮発性記憶素子に限らず、多くの不揮発性記憶素子は、チャネルの導電型がＰチャネル型かＮチャネル型か、どちらにでもすることができる。そして、電荷蓄積層に蓄積する電荷も、電子を蓄積したときとホールを蓄積したときとで、どちらの場合を書き込み状態とし、どちらの場合を消去状態とするかも、不揮発性記憶素子の使用用途や使用するシステムの都合で自由に選ぶことができる。
【００４３】
上述のＭＯＮＯＳ型の不揮発性記憶素子の状態の説明は、単なる一例であるが、以下の説明にあっては、書き込み状態では電子を蓄積してエンハンスメント型の特性を示し、消去状態ではホールを蓄積してデプレッション型の特性を示すものとして説明する。
【００４４】
［半導体装置の概要説明］
本発明の半導体装置は、データ記憶用の不揮発性記憶素子とデータ比較用の不揮発性記憶素子とを備えている。これら２つの不揮発性記憶素子は、センスレベルに対する熱平衡状態しきい値電圧の方向（正側又は負側）が同一の素子である。例えば、不揮発性記憶素子を製造するときに、熱平衡状態しきい値電圧の方向が同一になるように設計しておく。そして、これら２つの不揮発性記憶素子に相反するデータを記憶させる。例えば、データ記憶用の不揮発性記憶素子に正のデータを記憶したとき、データ比較用の不揮発性記憶素子には負のデータを記憶させる。このときの負のデータを反転データと呼ぶ。
【００４５】
環境変化や時間経過によって不揮発性記憶素子から電子やホールが抜け出してしまったとしても、データ記憶用とデータ比較用との不揮発性記憶素子は、その熱平衡状態しきい値電圧が、センスレベルに対して同一の方向であるから、必ず熱平衡状態しきい値電圧に落ち着くのである。
【００４６】
つまり、例えば、熱平衡状態しきい値電圧がセンスレベルに対して正側となる不揮発性記憶素子を用いるとする。そして、データ記憶用の不揮発性記憶素子に負のデータを記憶させ、データ比較用の不揮発性記憶素子に反転データである正のデータを記憶させる。この状態で、蓄積した電子又はホールが抜け出してしまっても、データ記憶用とデータ比較用との不揮発性記憶素子のしきい値は、ともにセンスレベルに対して正側に変化するということである。
【００４７】
記憶素子のしきい値電圧が環境変化や時間経過によって熱平衡状態のしきい値電圧に落ち着くということは、環境変化や時間経過に対するデータの変化は一方向に決まるということである。熱平衡状態しきい値電圧がセンスレベルに対して正側になるような素子を用いているのであれば、データの変化は負側から正側への変化のみとなる。熱平衡状態しきい値電圧がセンスレベルに対して負側になるような素子を用いている場合は、正側から負側への変化しか起こらない。
従って、環境変化や時間経過によって記憶したデータが書き換わってしまっても、必ず検出することができるのである。
【００４８】
すでに説明しているように、環境変化や時間経過は、データ記憶用の不揮発性記憶素子とデータ比較用の不揮発性記憶素子とに同様に影響する。しかし、双方の不揮発性記憶素子は、センスレベルに対して同一方向の熱平衡状態しきい値電圧を有しているから、記憶しているデータが互いに入れ替わってしまう状態が起こり得ない。
これによりデータ入れ換わりによるエラー検出漏れは起こらないのである。
【００４９】
［センスレベルの説明：図１０］
次に、不揮発性記憶素子のセンスレベルについて図１０を用いて詳述する。
図１０は、不揮発性記憶素子のセンスレベルの説明に必要な不揮発性記憶素子の読出回路の例である。９０１はＭＯＮＯＳ型の不揮発性記憶素子、９０２はＭＯＳトランジスタを定電流駆動することで定電流源とする読出負荷回路、ＯＵＴ９１は読み出しデータが出力する出力端子である。
【００５０】
ＭＯＮＯＳ型の不揮発性記憶素子９０１は、書き込み状態、消去状態でゲート無印加時の電流量が変化する。つまり、図１０に示す読出回路は、読出負荷回路９０２の電流量に対するＭＯＮＯＳ型の不揮発性記憶素子９０１の電流量のバランスで出力端子ＯＵＴ９１から出力される読み出しデータの値が決まる回路となっている。この読み出しデータは、図示しない論理回路へと入力され、論理回路の特性に従って、正側か負側の論理データとして認識される。
【００５１】
ＭＯＮＯＳ型の不揮発性記憶素子９０１が流すことができる電流量が少なければ、出力端子ＯＵＴ９１から出力される読み出しデータは正側の論理データとして認識されるようにしてある。
書き込み状態において、ＭＯＮＯＳ型の不揮発性記憶素子９０１はエンハンスメント型となるため通電しておらず、出力端子ＯＵＴ９１から出力される読み出しデータは、正側の論理データとして認識されるのである。
【００５２】
ＭＯＮＯＳ型の不揮発性記憶素子９０１が流すことができる電流量が多ければ、出力端子ＯＵＴ９１から出力される読み出しデータは負側の論理データとして認識されるようにしてある。
消去状態において、ＭＯＮＯＳ型の不揮発性記憶素子９０１はデプレッション型となるため通電しており、出力端子ＯＵＴ９１から出力される読み出しデータは、負側の論理データとして認識されるのである。
【００５３】
すでに説明したように、ＭＯＮＯＳ型の不揮発性記憶素子の絶縁膜の界面や膜中に蓄積された電子又はホールは、環境変化や時間経過によって放出され、電子やホールが蓄積されていない状態を熱平衡状態と呼び、書き込み状態や消去状態にあるＭＯＮＯＳ型の不揮発性記憶素子は、環境変化や時間経過により熱平衡状態へと遷移する。つまり、書き込み状態や消去状態にあるＭＯＮＯＳ型の不揮発性記憶素子のしきい値電圧は、熱平衡状態しきい値電圧へと遷移する。
【００５４】
なお、熱平衡状態しきい値電圧は、通常のＭＯＳトランジスタのしきい値電圧の設定手法と同様に、チャネル部へ不純物を添加する量で決めることができる。例えば、シリコン半導体基板を用いるときは、リンやボロンをシリコン半導体基板にイオン注入するなどして熱平衡状態しきい値電圧を決める。
【００５５】
図１０に示す例では、ＭＯＮＯＳ型の不揮発性記憶素子９０１と読出負荷回路９０２とで流れる電流のバランスで、出力端子ＯＵＴ９１から出力される読み出しデータの値が、正側の論理データか負側の論理データとして認識される。
センスレベルとは、不揮発性記憶素子９０１と読出負荷回路９０２との電流値の引き合いによって生じる、出力端子ＯＵＴ９１の電流値に起因する電圧レベルのことである。言い換えると、出力端子ＯＵＴ９１に接続する図示しない論理回路により、読み出しデータの値が正側になるか負側になるかの境目のときの不揮発性記憶素子９０１のしきい値電圧を指すものである。
【００５６】
ＭＯＮＯＳ型の不揮発性記憶素子の熱平衡状態しきい値電圧をセンスレベルより正側となるように（例えば、エンハンスメント型になるように）設計して用いれば、不揮発性記憶素子が熱平衡状態のときに、出力端子ＯＵＴ９１から出力される読み出しデータは、書き込み状態と同様に正側の論理データとして認識される。
【００５７】
熱平衡状態しきい値電圧を、センスレベルより負側となるように（例えば、デプレッション型になるように）設計して用いれば、出力端子ＯＵＴ９１から出力される読み出しデータは、消去状態と同様に負側の論理データとして認識される。
【００５８】
このように、不揮発性記憶素子に記憶している読出回路は、その出力が正側の論理になるか負側の論理になるかで書き込み状態や消去状態を知るため、センスレベルの設定は、不揮発性記憶素子の特性に合わせて設定するものである。そのようにして規定されたセンスレベルに対して、正側か負側かどちらの方向に熱平衡状態しきい値電圧があるようにするかを、データ記憶用の不揮発性記憶素子とデータ比較用の不揮発性記憶素子とで揃えておくということが、本発明の特徴的な点である。
【００５９】
次に、半導体装置の実施形態を、図を用いて説明する。第１の実施形態は、半導体装置の構成を説明する上で基本となるものである。第２の実施形態は、第１の実施形態をより簡素化した構成である。
第３の実施形態及び第４の実施形態は、複数のデータ記憶用の不揮発性記憶素子を用いる構成である。第４の実施形態は、第３の実施形態を変形したものである。
第５の実施形態及び第６の実施形態は、複数のデータ比較用の不揮発性記憶素子を用いる構成であって、第６の実施形態は、データ記憶用の不揮発性記憶素子も複数用いたものである。
そして、第７の実施形態は、データ記憶用の不揮発性記憶素子とデータ比較用の不揮発性記憶素子とを別の装置で構成し、双方を含む構成をもって１つの半導体装置とする例である。
各実施形態の説明にあっては、
【００６０】
各実施形態の説明にあっては、発明の説明に必要のない要素（例えば、回路動作を制御する制御回路など）は、その説明を省略する。また、図面も回路の電源配線や制御系配線などを省略した模式図を用いる。
各実施形態の説明では図面を指示して説明を行うが、指示していない図面も適宜参照されたい。また、図面はすでに説明した構成には同一の番号を付与するものとする。
【実施例１】
【００６１】
［第１の実施形態の説明：図１〜図３］
半導体装置の第１の実施形態について図１、図２、図３を用いて説明する。
第１の実施形態は、データ記憶用の不揮発性記憶素子とデータ比較用の不揮発性記憶素子とで１つの読出負荷回路を共通に使用する例である。選択回路とラッチ回路とを備えることにより、データ記憶用とデータ比較用との不揮発性記憶素子のデータを時間的に選択して読み出すことができる。
【００６２】
図１は、半導体装置に搭載されている１ビット分のメモリ回路の機能ブロック図である。図２はラッチ回路の例である。図３は第１の実施形態である半導体装置に関する、全体機能ブロック図である。
【００６３】
図１において、９９は書込回路、１００はメモリ回路、１１１はデータ記憶用の不揮発性記憶素子、１１２はデータ比較用の不揮発性記憶素子、１２１，１２２は選択回路、１３１は読出負荷回路、１４１，１４２はラッチ回路、１５１は比較回路である。ｓ１１，ｓ１２は読出選択信号、ｓ２１，ｓ２２はラッチ制御信号、ｒ２１，ｒ２２はラッチ回路をリセットするラッチリセット信号、ｗ１１，ｗ１２は書込信号である。ＷＲ１１，ＷＲ１２は不揮発性記憶素子の書込端子である。ＯＵＴ１１はエラー検出信号を出力する出力端子である。
【００６４】
図２において、１６１、１６２、１６３、１６４はトグルスイッチ、１７１，１７２はＮＡＮＤ回路、１８１、１８２、１８３、１８４、１８５はインバータ回路、ＳＥＴはラッチ制御信号入力端子、ＤＡＴＡはデータ入力端子、ｒｂは図示しない回路から入力されるリセット信号、ＯＵＴ１２はラッチデータ出力端子である。
【００６５】
図３において、１０１、１０２、１０３、１０４、１０５は図１に示すメモリ回路１００を示すものであり、５つのメモリ回路がある例を示している。１９１はＡＮＤ回路、ＯＵＴ１３はエラー検出信号のための出力端子である。
【００６６】
［メモリ回路の説明：図１、図２］
まず、図１、図２を用いてメモリ回路の構成及び動作を説明する。
書込回路９９は、データ記憶用の不揮発性記憶素子１１１とデータ比較用の不揮発性記憶素子１１２とに所定の書き込み電圧を有する書込信号ｗ１１、ｗ１２を出力する回路である。不揮発性記憶素子に対して、電子やホールを蓄積してデータを書込状態にすることができる所定の書き込み電圧を発生させるための電圧発生回路を備えている、知られている回路である。
【００６７】
この書込回路９９からの書込信号ｗ１１、ｗ１２を、データ記憶用の不揮発性記憶素子１１１の書込端子ＷＲ１１と、データ比較用の不揮発性記憶素子１１２の書込端子ＷＲ１２とに印加し、互いに相反するデータを記憶するのである。
【００６８】
読出負荷回路１３１は、これらについて共通に用意されたものであり、データ記憶用の不揮発性記憶素子１１１とデータ比較用の不揮発性記憶素子１１２とに記憶されているデータのどちらを読み出すかについて、読出選択信号ｓ１１、ｓ１２によって選択回路１２１、１２２をオン又はオフすることにより、時間的に選択可能である。
【００６９】
読出選択信号ｓ１１、ｓ１２は、図示しない制御手段から入力するものであって、この信号に基づいてデータ記憶用の不揮発性記憶素子１１１とデータ比較用の不揮発性記憶素子１１２とに記憶されているデータを読み出す。そして、ラッチ回路１４１、１４２をリセットするラッチリセット信号ｒ２１、ｒ２２は、データ記憶用の不揮発性記憶素子１１
１とデータ比較用の不揮発性記憶素子１１２とに記憶されているデータを読み出す前に、適宜ラッチ回路をリセットするためのものである。このようにすることで、データの読み出し前にリセットされるので、常に正しいデータをラッチすることができる。
【００７０】
それぞれ読み出されたデータは、ラッチ回路１４１、１４２に保持される。ラッチ回路１４１、１４２はラッチ制御信号ｓ２１、ｓ２２によって制御され、例えば、データ記憶用の不揮発性記憶素子１１１が読み出されるタイミングに合わせてラッチ回路１４１で読み出されたデータをラッチする。データ比較用の不揮発性記憶素子１１２が読み出されるタイミングに合わせてラッチ回路１４２で読み出されたデータをラッチする。
【００７１】
ラッチ回路の構成例を図２に示す。
データ入力端子ＤＡＴＡから入力されたデータが、ラッチ制御信号入力端子ＳＥＴから入力されるラッチ制御信号のタイミングでラッチされ、ラッチデータ出力端子ＯＵＴ１２からラッチデータ出力として出力される、知られた回路である。
【００７２】
図２におけるラッチ制御信号は、図１におけるラッチ制御信号ｓ２１、ｓ２２に対応しており、図２におけるデータ入力端子ＤＡＴＡから入力されるデータは、データ記憶用の不揮発性記憶素子１１１及びデータ比較用の不揮発性記憶素子１１２の読み出しデータと同じ、正のデータ又は負のデータである。
【００７３】
ラッチ制御信号ｓ２１、ｓ２２のタイミングでラッチ回路１４１、１４２はそれぞれデータ記憶用の不揮発性記憶素子１１１の読み出しデータ、データ比較用の不揮発性記憶素子１１２の読み出しデータをラッチする。
【００７４】
比較回路１５１は、ラッチ回路１４１、１４２によって保持されている、データ記憶用の不揮発性記憶素子１１１の読み出しデータとデータ比較用の不揮発性記憶素子１１２の読み出しデータとを比較する。双方のデータが一致していない場合は正常であって、一致しているときは異常である。そのような場合は、エラー検出信号を出力端子ＯＵＴ１１から出力する。比較回路１５１は、例えば、図１に示す排他的ＮＯＲ回路などで実施可能である。
以上により、出力端子ＯＵＴ１１から出力されるエラー検出信号によって、データ記憶用の不揮発性記憶素子１１１が保持しているデータのエラー検出が可能となる。
【００７５】
図１に示す第１の実施形態では、読出負荷回路を複数用いない。データ記憶用の不揮発性記憶素子とデータ比較用の不揮発性記憶素子とでそれぞれ読出負荷回路を設ける場合に対して、読出負荷回路１３１を共通して使用するため、不揮発性記憶素子からデータを読み出すときに、読出負荷回路自体のばらつきを考慮しなくて良いという利点がある。
【００７６】
［半導体装置の全体機能ブロックの説明：図３］
記憶するデータが複数ビットある場合を図３を用いて説明する。
メモリ回路１０１、１０２、１０３、１０４、１０５はそれぞれ１ビット分のデータを記憶しており、それぞれが図１に示すメモリ回路１００に相当する。図３に示す例では、５ビット分のデータを記憶する例である。
それぞれのメモリ回路には図１に示すメモリ回路１００と同様に、エラー検出信号を出力する出力端子（出力端子ＯＵＴ１１に相当する）を有しており、それらはＡＮＤ回路１９１の入力端子に接続されている。
メモリ回路１０１、１０２、１０３、１０４、１０５のいずれか又は複数のデータ記憶用の不揮発性記憶素子のデータが書き換わってしまい、出力端子からエラー検出信号を出力していた場合、出力端子ＯＵＴ１３からエラー検出信号が出力される。
【００７７】
このエラー検出信号によってメモリ回路１０１、１０２、１０３、１０４、１０５のいずれかもしくは複数にエラーがあることが検出される。
出力端子ＯＵＴ１３からエラー検出信号が出力され、エラーが検出された場合、その検出信号を受信した制御系は、メモリ回路１０１、１０２、１０３、１０４、１０５に書き込まれたデータを使った制御を行わない。これにより、誤ったデータを用いることによるシステムの誤動作を防ぐことができる。
【実施例２】
【００７８】
［第２の実施形態の説明：図４］
次に、半導体装置の第２の実施形態について図４を用いて説明する。
第２の実施形態は、第１の実施形態に対し、より簡潔な構成でメモリのエラー検出を行うものである。つまり、不揮発性記憶素子ごとに読出負荷回路を設ける構成である。
【００７９】
この例は、読出負荷回路自体にばらつきがない場合に適する構成である。これにより、時間的にデータ記憶用とデータ比較用との不揮発性記憶素子からデータを読み出す必要がなくなるので、回路構成を簡素化することができる。
【００８０】
図４は、半導体装置の第２の実施形態を説明する機能ブロック図である。図４において、２００はメモリ回路、２２１、２２２は読出負荷回路、２３１は比較回路、ＯＵＴ２１はエラー検出信号を出力する出力端子である。データ記憶用の不揮発性記憶素子１１１及びデータ比較用の不揮発性記憶素子１１２については、第１の実施形態と同様な不揮発性記憶素子である。なお、書込回路９９は省略している。
【００８１】
データ記憶用の不揮発性記憶素子１１１とデータ比較用の不揮発性記憶素子１１２にはそれぞれ反転データが記憶されており、それぞれが保持するデータは、読出負荷回路２２１、２２２によって読み出される。
読み出されたデータは、比較回路２３１によってそれぞれが相反するデータであることが比較される。双方のデータが一致していない場合は正常であって、一致しているときは異常である。そのような場合は、出力端子ＯＵＴ２１からエラー検出信号が出力される。比較回路は例として排他的ＮＯＲ回路によって実施可能である。
エラー検出信号ＯＵＴ２１によって、メモリ回路２００が保持しているデータのエラーが検出される。
【００８２】
読出負荷回路にばらつきがあると、データ記憶用の不揮発性記憶素子とデータ比較用の不揮発性記憶素子とから読み出したデータにもばらつきを生じてしまう。読出負荷回路の構造にもよるが、ばらつきない方が好ましいため、本発明の半導体装置を製造する製造方法などを鑑みて、第１の実施形態と第２の実施形態とを使い分けるとよい。
【実施例３】
【００８３】
［第３の実施形態の説明：図５］
次に、半導体装置の第３の実施形態について図５を用いて説明する。
第３の実施形態は、データ記憶用の不揮発性記憶素子を複数設け、同じ正のデータ又は負のデータを記憶させる例である。複数のデータ記憶用の不揮発性記憶素子のうちでどれか１つでもデータが書き換われば検出することができる。
【００８４】
また、このような構成にすれば、環境変化や時間経過ではない、例えば、半導体装置の製造過程で生じる何らかの影響で、使用中に意図せずにデータ記憶用の不揮発性記憶素子が不良品となったときでも、他のデータ記憶用の不揮発性記憶素子が不良品でなければ、正しくデータを保持できる。
【００８５】
図５は、半導体装置の第３の実施形態を説明する機能ブロック図である。図５において、３００はメモリ回路、３１１、３１２、３１３はデータ記憶用の不揮発性記憶素子、３１４はデータ比較用の不揮発性記憶素子、３２１、３２２、３２３、３２４は読出負荷回路、３３１はデータ選定回路、３４１は比較回路である。ｎｇ３１は判定信号、ｏｕｔ３１は選定データ信号である。ＯＵＴ３２はエラー検出信号を出力する出力端子である。なお、書込回路９９は省略している。
【００８６】
データ記憶用の不揮発性記憶素子３１１、３１２、３１３は、図１に示す第１の実施形態では、データ記憶用の不揮発性記憶素子１１１に相当し、同じくデータ比較用の不揮発性記憶素子３１４は、データ比較用の不揮発性記憶素子１１２に相当する。
読出負荷回路３２１、３２２、３２３は、図４に示す第２の実施形態では、読出負荷回路２２１に相当し、同じく読出負荷回路３２４は、読出負荷回路２２２に相当する。
【００８７】
データ記憶用の不揮発性記憶素子３１１、３１２、３１３には、同じ正データ又は負のデータを記憶し、データ比較用の不揮発性記憶素子３１４には、相反するデータが記憶される。読出負荷回路３２１、３２２、３２３によりデータ記憶用の不揮発性記憶素子３１１、３１２、３１３が、読出負荷回路３２４により、データ比較用の不揮発性記憶素子３１４のデータがそれぞれ読み出される。
【００８８】
データ選定回路３３１は、データ記憶用の不揮発性記憶素子３１１、３１２、３１３からの読み出しデータを用いて、選定データ信号ｏｕｔ３１を決定する。データ選定回路３３１は、例えば、排他的ＯＲ回路とＡＮＤ回路とから構成することができる。
そして、データ記憶用の不揮発性記憶素子３１１、３１２、３１３から読み出したデータが同じ値である場合は、選定データ信号ｏｕｔ３１を出力し、読み出したデータが異なる場合は、判定信号ｎｇ３１を出力する。
【００８９】
比較回路３４１は、例えば、排他的ＮＯＲ回路とＯＲ回路とで構成することができる。判定信号ｎｇ３１、選定データ信号ｏｕｔ３１、データ比較用の不揮発性記憶素子３１４から読み出したデータを入力し、判定信号ｎｇ３１が出力されていないこと、かつ選定データ信号ｏｕｔ３１とデータ比較用の不揮発性記憶素子３１４から読み出したデータを比較する。
【００９０】
判定信号ｎｇ３１が出力されているか、又は選定データ信号ｏｕｔ３１とデータ比較用の不揮発性記憶素子３１４から読み出したデータが、それぞれ反転データ（データ記憶用の不揮発性記憶素子に記憶したデータを反転したデータ）ではない場合、エラー検出信号を出力端子ＯＵＴ３２から出力する。つまり、データ記憶用の不揮発性素子３１１、３１２、３１３及びデータ比較用の不揮発性素子３１４のいずれか１つでもデータが書き換わった場合に検出される。
このエラー検出信号によって、メモリ回路３００が記憶しているデータのエラーが検出される。
【００９１】
以上の説明は、データ記憶用の不揮発性記憶素子を３つ用いる例を用いたが、もちろんこれに限定するものではない。２つや４つなど、他の個数の不揮発性記憶素子を用いても良いことは無論であるが、不揮発性記憶素子の個数が増えることで回路規模も大きくなるため、用いるシステムの構成などを鑑みて適宜個数を決めると良い。
【００９２】
第３の実施形態によれば、環境変化や時間経過ではなく、半導体装置の製造過程の何らかの影響で、使用中にデータ記憶用の不揮発性記憶素子が意図せずに不良品となったとしても、データ記憶用の不揮発性記憶素子が複数あるため、データが失われることもなく、もちろん、データ記憶用の不揮発性記憶素子のどれか１つでもデータが書き換わってしま
えばエラー検出が可能となる。
【実施例４】
【００９３】
［第４の実施形態の説明：図６］
次に、半導体装置の第４の実施形態について図６を用いて説明する。
第４の実施形態は、第３の実施形態と同様に、データ記憶用の不揮発性記憶素子を複数設けるものであり、第３の実施形態の変形例である。複数のデータ記憶用の不揮発性記憶素子のどの素子のデータが書き換わったかを知ることもできる。以下の説明は、第３の実施形態との相違点のみを説明する。
【００９４】
図６は、半導体装置の第４の実施形態を説明する機能ブロック図である。図６において、４００はメモリ回路、４２１、４２２、４２３は選択回路、４４１はデータ選定回路、４５１は比較回路、ＯＵＴ４１はエラー検出信号を出力する出力端子である。Ｓ４１、Ｓ４２、Ｓ４３は選択回路に入力する選択信号である。なお、書込回路９９は省略している。
【００９５】
読出負荷回路３２１、３２２、３２３により、データ記憶用の不揮発性記憶素子３１１、３１２、３１３に記憶されているデータが読み出される。このとき、選択信号Ｓ４１、Ｓ４２、Ｓ４３により動作する選択回路４２１、４２２、４２３によって読み出されるデータ記憶用の不揮発性記憶素子が時間的に選択される。
【００９６】
データ選定回路４４１は、読み出されたデータ記憶用の不揮発性記憶素子のデータが入力されている。例えば、ＡＮＤ回路で構成することができる。データ記憶用の不揮発性記憶素子３１１、３１２、３１３から読み出したデータのうち、選択回路４２１、４２２、４２３によって選択されたものを出力する。
【００９７】
比較回路４５１は、データ選定回路４４１により選定された信号と、データ比較用の不揮発性記憶素子３１４から読み出されたデータとを入力している。例えば、排他的ＮＯＲ回路で構成することができる。データ選定回路４４１によって出力されたデータ記憶用の不揮発性記憶素子４１１、４１２、４１３からの読み出しデータのうち、選択回路４２１、４２２、４２３によって選択されたものと、データ比較用の不揮発性半導体素子４１４からの読み出したデータとを比較し、反転データ（データ記憶用の不揮発性記憶素子に記憶したデータを反転したデータ）ではなかった場合に、エラー検出信号を出力端子ＯＵＴ４１から出力する。
このエラー検出信号によって、メモリ回路４００が記憶しているデータのエラーが検出される。
【００９８】
第４の実施形態は、データ記憶用の不揮発性記憶素子が複数ある点においては第３の実施形態と同様である。第３の実施形態では、１回の比較で複数のデータ記憶用の不揮発性記憶素子全てのエラー検出が可能であるが、どのデータ記憶用の不揮発性記憶素子にエラーがあるのかは判別することができない。
第４の実施形態によれば、選択回路により選択されたデータ記憶用の不揮発性記憶素子ごと個別にエラー検出を行うことができるため、エラーのあったデータ記憶用の不揮発性記憶素子を判別することが可能である。
【実施例５】
【００９９】
［第５の実施形態の説明：図７］
次に、半導体装置の第５の実施形態について図７を用いて説明する。
第５の実施形態は、データ比較用の不揮発性記憶素子を複数設け、データ記憶用の不揮発性記憶素子と相反する、同じ正のデータ又は負のデータ（反転データ）を記憶させる例
である。複数のデータ比較用の不揮発性記憶素子のうちでどれか１つでもデータが書き換われば検出することができる。
【０１００】
また、このような構成にすれば、環境変化や時間経過ではない、例えば、半導体装置の製造過程で生じる何らかの影響で、使用中に意図せずにデータ比較用の不揮発性記憶素子が不良品となったときでも、他のデータ比較用の不揮発性記憶素子が不良品でなければ、正しくデータを保持してエラー検出に用いることができる。
【０１０１】
図７は、半導体装置の第５の実施形態を説明する機能ブロック図である。図７において、５００はメモリ回路、５１１はデータ記憶用の不揮発性記憶素子、５１２、５１３、５１４はデータ比較用の不揮発性記憶素子、５２１、５２２、５２３、５２４は読出負荷回路、５３１は反転データ選定回路、５４１は比較回路である。ｎｇ５１は判定信号、ｏｕｔ５１は選定データ信号である。ＯＵＴ５２はエラー検出信号を出力する出力端子である。なお、書込回路９９は省略している。
【０１０２】
データ記憶用の不揮発性記憶素子５１１は、図１に示す第１の実施形態では、データ記憶用の不揮発性記憶素子１１１に相当し、同じくデータ比較用の不揮発性記憶素子５１２、５１３、５１４は、データ比較用の不揮発性記憶素子１１２に相当する。
読出負荷回路５２１は、図４に示す第２の実施形態では、読出負荷回路２２１に相当し、同じく読出負荷回路５２２、５２３、５２４は、読出負荷回路２２２に相当する。
そして、比較回路５４１は、図５に示す第３の実施形態では、比較回路３４１に相当する。
【０１０３】
データ記憶用の不揮発性記憶素子５１１には、正データ又は負のデータを記憶し、データ比較用の不揮発性記憶素子５１２、５１３、５１４には、相反するデータが記憶される。読出負荷回路５２１によりデータ記憶用の不揮発性記憶素子５１１が、読出負荷回路５２２、５２３、５２４によりデータ比較用の不揮発性記憶素子５１２、５１３、５１４のデータがそれぞれ読み出される。
【０１０４】
反転データ選定回路５３１は、データ比較用の不揮発性記憶素子５１２、５１３、５１４からの読み出しデータを用いて、選定データ信号ｏｕｔ５１を決定する。反転データ選定回路５３１は、第３の実施形態と同様に、例えば、排他的ＯＲ回路とＡＮＤ回路とから構成することができる。
そして、データ比較用の不揮発性記憶素子から読み出したデータが同じ値である場合は、選定データ信号ｏｕｔ５１を出力し、読み出したデータが異なる場合は、判定信号ｎｇ５１を出力する。
【０１０５】
比較回路５４１は、第３の実施形態と同様に、例えば、排他的ＮＯＲ回路とＯＲ回路とで構成することができる。判定信号ｎｇ５１、選定データ信号ｏｕｔ５１、データ記憶用の不揮発性記憶素子５１１から読み出したデータを入力し、判定信号ｎｇ５１が出力されていないこと、かつ選定データ信号ｏｕｔ５１とデータ記憶用の不揮発性記憶素子５１１から読み出したデータを比較する。
【０１０６】
判定信号ｎｇ５１が出力されているか、又は選定データ信号ｏｕｔ５１とデータ記憶用の不揮発性記憶素子５１１から読み出したデータが、それぞれ反転データ（データ記憶用の不揮発性記憶素子に記憶したデータを反転したデータ）ではない場合、エラー検出信号を出力端子ＯＵＴ５２から出力する。つまり、データ記憶用の不揮発性素子５１１及びデータ比較用の不揮発性素子５１２、５１３、５１４のいずれか１つでもデータが書き換わった場合に検出される。
このエラー検出信号によって、メモリ回路５００が記憶しているデータのエラーが検出
される。
【０１０７】
以上の説明は、データ比較用の不揮発性記憶素子を３つ用いる例を用いたが、もちろんこれに限定するものではない。２つや４つなど、他の個数の不揮発性記憶素子を用いても良いことは無論であるが、第３の実施形態と同様に、不揮発性記憶素子の個数が増えることで回路規模も大きくなるため、用いるシステムの構成などを鑑みて適宜個数を決めると良い。
【０１０８】
第５の実施形態によれば、環境変化や時間経過ではなく、半導体装置の製造過程の何らかの影響で、使用中にデータ比較用の不揮発性記憶素子が意図せずに不良品となったとしても、データ比較用の不揮発性記憶素子が複数あるため、データが失われることもなく、もちろん、データ比較用の不揮発性記憶素子のどれか１つでもデータが書き換わってしまえばエラー検出が可能となる。
【０１０９】
ところで、第３の実施形態の変形例として第４の実施形態を説明した。第４の実施形態は、選択回路と選定回路とを設けることで複数のデータ記憶用の不揮発性記憶素子のどの素子のデータが書き換わったかを知ることもできる構成である。この第５の実施形態においても、もちろん、第４の実施形態のような変形が可能である。
【０１１０】
すなわち、データ比較用の不揮発性記憶素子５１２、５１３、５１４と読出負荷回路５２２、５２３、５２４との間に選択回路を設け、時間的に選択してデータを読み出し、選定回路と比較回路とを用いてエラーを検出するものである。この第５の実施形態の変形例の動作は、第４の実施形態の説明をもとに理解できるから、その説明は省略する。
【実施例６】
【０１１１】
［第６の実施形態の説明：図８］
次に、半導体装置の第６の実施形態について図８を用いて説明する。
第６の実施形態は、データ記憶用の不揮発性記憶素子及びデータ比較用の不揮発性記憶素子を複数設け、複数のデータ記憶用の不揮発性記憶素子には同じデータを記憶させ、複数のデータ比較用の不揮発性記憶素子には、それらと相反する、同じ正のデータ又は負のデータ（反転データ）を記憶させる例である。そして、それぞれの不揮発性記憶素子には多数決回路によってデータを決定するという機能を設けている。
【０１１２】
つまり、多数決回路を設けることによって、データ記憶用の不揮発性記憶素子群とデータ比較用の不揮発性記憶素子群とで、記憶しているデータが正のデータなのか負のデータなのかを取り決めるのである。
環境変化や時間経過によって、データ記憶用の不揮発性記憶素子群又はデータ比較用の不揮発性記憶素子群の中の、少数の不揮発性記憶素子のデータが書き換わってしまったとしても、全体としては記憶したデータを保っていればよいという動作を行うものである。
【０１１３】
このような回路構成は、例えば、半導体装置の製造過程で生じる何らかの影響で、使用中に意図せずに不揮発性記憶素子が不良品となったときでも、不揮発性記憶素子群としては、正しくデータを保持できる構成でもある。
【０１１４】
図８は、半導体装置の第６の実施形態を説明する機能ブロック図である。図８において、６００はメモリ回路、６１１、６１２、６１３はデータ記憶用の不揮発性記憶素子、６１４、６１５、６１６はデータ比較用の不揮発性記憶素子、６２１、６２２、６２３、６２４、６２５、６２６は読出負荷回路である。６３１は多数決回路を有するデータ選定回路であり、６３２は多数決回路を有する反転データ選定回路、６４１は比較回路、ＯＵＴ６１はエラー検出信号を出力する出力端子である。なお、書込回路９９は省略している。
【０１１５】
データ記憶用の不揮発性記憶素子６１１、６１２、６１３は、図１に示す第１の実施形態では、データ記憶用の不揮発性記憶素子１１１に相当し、同じくデータ比較用の不揮発性記憶素子６１４、６１５、６１６は、データ比較用の不揮発性記憶素子１１２に相当する。
読出負荷回路６２１、６２２、６２３は、図４に示す第２の実施形態では、読出負荷回路２２１に相当し、同じく読出負荷回路６２４、６２５、６２６は、読出負荷回路２２２に相当する。
【０１１６】
データ記憶用の不揮発性記憶素子６１１、６１２、６１３には、正データ又は負のデータを記憶し、データ比較用の不揮発性記憶素子６１４、６１５、６１６には、相反するデータ（反転データ）が記憶される。
読出負荷回路６２１、６２２、６２３によりデータ記憶用の不揮発性記憶素子６１１、６１２、６１３が、読出負荷回路６２４、６２５、６２６によりデータ比較用の不揮発性記憶素子６１４、６１５、６１６のデータがそれぞれ読み出される。
【０１１７】
データ選定回路６３１は、データ記憶用の不揮発性記憶素子６１１、６１２、６１３から読み出されたデータを入力し、その中から、正のデータか負のデータかでどちらのデータが多いかでデータの値を決める。例えば、データ記憶用の不揮発性記憶素子６１１、６１２から読み出したデータが共に正のデータ、データ記憶用の不揮発性記憶素子６１３から読み出したデータが負のデータであったとする。この場合、データ記憶用の不揮発性記憶素子６１３のみデータが書き換わっている。しかし、正のデータが２つ、負のデータが１つであるから、データ記憶用の不揮発性記憶素子群としてのデータは、正のデータであると決定する。
【０１１８】
反転データ選定回路６３２は、データ比較用の不揮発性記憶素子６１４、６１５、６１６から読み出されたデータを入力し、その中から、正のデータか負のデータかでどちらのデータが多いかでデータの値を決める。例えば、データ比較用の不揮発性記憶素子６１４、６１５から読み出したデータが共に負のデータ、データ比較用の不揮発性記憶素子６１６から読み出したデータが正のデータであったとする。この場合、データ比較用の不揮発性記憶素子６１６のみデータが書き換わっている。しかし、負のデータが２つ、正のデータが１つであるから、データ比較用の不揮発性記憶素子群としてのデータは、負のデータであると決定する。
【０１１９】
多数決回路を有するデータ選定回路６３１及び反転データ選定回路６３２は、知られている多数決回路を備えることができるが、例えば、図８に示すように、不揮発性記憶素子から読み出したデータそれぞれをＡＮＤ回路に入力し、その出力をＯＲ回路に入力し、多数決の結果をそのＯＲ回路から出力するようにしても良い。入力されたデータのうち、論理が正側もしくは負側でどちらが多いかを判断し、多い方の論理を出力するものであれば、もちろん、図８に示す構成でなくてもかまわない。
【０１２０】
比較回路６４１は、例えば、排他的ＮＯＲ回路で構成することができる。データ選定回路６１と反転データ選定回路６３２との出力を入力して比較し、双方のデータが相反するデータでない場合、エラー検出信号を出力端子ＯＵＴ６１から出力する。
このエラー検出信号によって、メモリ回路６００が記憶しているデータのエラーが検出される。
【０１２１】
第６の実施形態によれば、複数の不揮発性記憶素子で構成するデータ記憶用の不揮発性記憶素子群及びデータ比較用の不揮発性記憶素子群について、それぞれの群の中で、ある程度のデータ書き換わりがあっても全体として正のデータか負のデータかとすることがで
きるから、不測の事態が生じて不揮発性記憶素子の一部が故障しても、不揮発性記憶素子群として正常に機能させることができる。
【０１２２】
なお、データ記憶用の不揮発性記憶素子群及びデータ比較用の不揮発性記憶素子群を構成する不揮発性記憶素子の個数は任意に変更可能であるが、多数決回路によって値を決定するため、それぞれ奇数個であることが望ましい。
【実施例７】
【０１２３】
［第７の実施形態の説明：図９］
次に、半導体装置の第７の実施形態について図９を用いて説明する。
第７の実施形態は、データ記憶用の不揮発性記憶素子とその読出負荷回路とを備える半導体装置と、データ比較用の不揮発性記憶素子とその読出負荷回路とを備える半導体装置とを組み合わせ、１つの半導体装置として用いる場合である。
【０１２４】
例えば、データ記憶用の不揮発性記憶素子とその読出負荷回路とを備える半導体チップ１と、データ比較用の不揮発性記憶素子とその読出負荷回路とを備える半導体チップ２とを配線で接続し、１つの半導体装置としてパッケージングする場合である。
【０１２５】
図９は、半導体装置の第７の実施形態を説明する機能ブロック図であって、２つの半導体チップを並べて配置してなる半導体装置の構成の一部を表したものである。
図９において、７００は半導体装置、７０１はデータ記憶用の不揮発性記憶素子とその読出負荷回路とを備える第１の半導体チップ、７０２はデータ比較用の不揮発性記憶素子とその読出負荷回路とを備える第２の半導体チップである。７１１はデータ記憶用の不揮発性記憶素子、７１２はデータ比較用の不揮発性記憶素子、７２１，７２２は読出負荷回路、７３１は比較回路、ＯＵＴ７１はエラー検出信号を出力する出力端子である。７４１、７４２は外部接続用端子であり、７４３は半導体チップ同士を接続する配線である。なお、書込回路９９は省略している。
【０１２６】
データ記憶用の不揮発性記憶素子７１１は、図１に示す第１の実施形態では、データ記憶用の不揮発性記憶素子１１１に相当し、同じくデータ比較用の不揮発性記憶素子７１２は、データ比較用の不揮発性記憶素子１１２に相当する。
読出負荷回路７２１は、図４に示す第２の実施形態では、読出負荷回路２２１に相当し、同じく読出負荷回路７２２は、読出負荷回路２２２に相当する。
【０１２７】
第１の半導体チップ７０１に設ける外部接続用端子７４１と第２の半導体チップ７０２に設ける外部接続用端子７４２とは、半導体チップの表面部分に設ける所定形状の金属ランド領域であり、例えば、ボンディングパッドである。
配線７４３は、半導体チップ間を接続する金属配線であり、例えば、金ワイヤー配線である。
半導体装置７００は、外部接続用端子７４１と外部接続用端子７４２とを配線７４３で接続することで、第１の半導体チップ７０１と第２の半導体チップ７０２とが電気的に接続されている。
なお、図９に示す例は、他の回路構成などに係る配線等は省略しているが、半導体チップ間の配線は上記と同様な手法で接続されている。
【０１２８】
第１の半導体チップ７０１にあるデータ記憶用の不揮発性記憶素子７１１に記憶されたデータは、読出負荷回路７２１によって読み出され、比較回路７３１に入力する。これに対し、第２の半導体チップ７０２にあるデータ比較用の不揮発性記憶素子７１２に記憶されたデータは、読出負荷回路７２２によって読み出され、配線７４３を介して第１の半導体チップ７０１に設ける比較回路７３１に入力する。
【０１２９】
比較回路７３１は、データ記憶用の不揮発性記憶素子７１１から読み出したデータと、データ比較用の不揮発性記憶素子７１２から読み出したデータとを比較し、相反するデータでない場合、エラー検出信号を出力端子ＯＵＴ７１から出力する。比較回路は、例えば、排他的ＮＯＲ回路などで構成することができる。
エラー検出信号によって半導体装置７００が保持しているデータのエラー検出が可能である。
【０１３０】
図９に示す例では、データ記憶用の不揮発性記憶素子７１１及び読出負荷回路７２１とデータ比較用の不揮発性記憶素子７１２及び読出負荷回路７２２とは、それぞれ１組である場合を説明したが、すでに説明した実施形態と同様に、複数設けるようにしてもよい。
【産業上の利用可能性】
【０１３１】
本発明の半導体装置は、環境変化や時間経過があってもデータの書き換えに係るエラーを確実に検出することができる。従って、記憶しているデータを用いて信頼性の高い制御を行うシステムに好適な半導体装置である。
【符号の説明】
【０１３２】
９９  書込回路
１００  メモリ回路
１１１  データ記憶用の不揮発性記憶素子
１１２  データ比較用の不揮発性記憶素子
１２１、１２２  選択回路
１３１  読出負荷回路
１４１、１４２  ラッチ回路
１５１  比較回路
ｓ１１、ｓ１２  読出選択信号
ｓ２１、ｓ２２  ラッチ制御信号
ｒ２１、ｒ２２  ラッチリセット信号
ＯＵＴ１１  エラー検出信号を出力する出力端子
【図１】
2012208972.tif 000003
【図２】
2012208972.tif 000004
【図３】
2012208972.tif 000005
【図４】
2012208972.tif 000006
【図５】
2012208972.tif 000007
【図６】
2012208972.tif 000008
【図７】
2012208972.tif 000009
【図８】
2012208972.tif 000010
【図９】
2012208972.tif 000011
【図１０】
2012208972.tif 000012
【図１１】
2012208972.tif 000013