(57)【要約】【課題】長さが均一で直線的な配線を配置することができる半導体集積回路のレイアウト設計方法、レイアウト設計装置及びレイアウト設計プログラムを提供すること。【解決手段】半導体集積回路のレイアウト設計方法は、第１の配線ピッチで配線を行う高速配線処理と、第１の配線ピッチより狭い第２の配線ピッチで配線を行う通常配線処理と、を有する。高速配線処理は、所定の高速バス配線上の複数のネットを第１の配線ピッチで略平行、かつ、略等長となるように自動配線を行う。通常配線処理は、高速配線処理より前に実行されない。【選択図】図２
2012168694.tif 000002
【特許請求の範囲】
【請求項１】
第１の配線ピッチで配線を行う高速配線処理と、
前記第１の配線ピッチより狭い第２の配線ピッチで配線を行う通常配線処理と、
を有する半導体集積回路のレイアウト設計方法であって、
前記高速配線処理は、所定の高速バス配線上の複数のネットを前記第１の配線ピッチで略平行、かつ、略等長となるように自動配線を行い、
前記通常配線処理は、前記高速配線処理より前に実行されないこと
を特徴とする半導体集積回路のレイアウト設計方法。
【請求項２】
前記高速配線処理は、
前記高速配線処理を行う領域を決定するステップと、
前記領域内において前記高速バス配線の配線方向をＸ軸、幅方向をＹ軸とし、前記高速バス配線上の同一ネットに結合される論理セル同士を前記領域内の前記Ｘ軸と略平行な直線上に所定の間隔で配置し、かつ異なるネットに結合される論理セル同士は、前記Ｙ軸方向に少なくとも前記第１の配線ピッチ以上の距離を有するように配置するステップと、
前記第１の配線ピッチで仮想的な配線である概略配線処理を行うステップと、
前記第１の配線ピッチで実際の配線である詳細配線処理を行うステップと、
を有する請求項１に記載の半導体集積回路のレイアウト設計方法。
【請求項３】
前記詳細配線処理は、前記概略配線処理と同じ配線ピッチで実行されることを特徴とする請求項２に記載の半導体集積回路のレイアウト設計方法。
【請求項４】
前記論理セルを配置するステップでは、前記Ｘ軸を前記領域に設定される概略配線格子の第１辺と略平行、前記Ｙ軸を当該概略配線格子の第１辺と隣り合う第２辺と略平行とし、
前記高速配線処理は、
前記Ｘ軸方向に概略配線格子一列分の領域内に、前記高速バス配線上の同一ネットに結合される論理セル同士と、前記異なるネットに結合される論理セル同士とが含まれないように、前記概略配線格子の第２辺の幅を決定するステップと、
前記概略配線格子一列分の領域内のＸ軸方向の配線トラックを、前記論理セル同士を通るように設定するするステップと、を有する
請求項２又は３に記載の半導体集積回路のレイアウト設計方法。
【請求項５】
前記高速配線処理は、前記上層金属配線層及び前記下層金属配線層のうち、上層金属配線層に前記ネットを配線する請求項１乃至４に記載の半導体集積回路のレイアウト設計方法。
【請求項６】
前記半導体集積回路は、半導体記憶装置である請求項１乃至５のいずれか１項に記載の半導体集積回路のレイアウト設計方法。
【請求項７】
前記概略配線格子の第２辺の幅を決定するステップでは、前記高速バス配線上の同一ネットに結合される論理セル同士と、前記異なるネットに結合される論理セル同士とのＹ軸方向における幅を前記概略配線格子の第２の辺の幅として決定する請求項４に記載の半導体集積回路のレイアウト設計方法。
【請求項８】
第１の配線ピッチで配線を行う高速配線処理手段と、
前記第１の配線ピッチより狭い第２の配線ピッチで配線を行う通常配線処理手段と、
を備えた半導体集積回路のレイアウト設計装置であって、
前記高速配線処理手段は、所定の高速バス配線上の複数のネットを前記第１の配線ピッチで略平行、かつ、略等長となるように自動配線を行い、
前記通常配線処理手段は、前記高速配線処理より前に実行されないこと
を特徴とする半導体集積回路のレイアウト設計装置。
【請求項９】
第１の配線ピッチで配線を行う高速配線処理と、
前記第１の配線ピッチより狭い第２の配線ピッチで配線を行う通常配線処理と、
をコンピュータに実行させる半導体集積回路のレイアウト設計プログラムであって、
前記高速配線処理は、所定の高速バス配線上の複数のネットを前記第１の配線ピッチで略平行、かつ、略等長となるように自動配線を行い、
前記通常配線処理は、前記高速配線処理より前に実行されないこと
を特徴とする半導体集積回路のレイアウト設計プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路のレイアウト設計方法、レイアウト設計装置及びレイアウト設計プログラムに関する。
【背景技術】
【０００２】
大容量高速メモリ製品のチップレイアウト設計の分野においては、短ＴＡＴ設計及び高品質設計が要求されるようになってきている。それに伴い、ロジック製品のチップ自動レイアウト設計と同じように、大容量高速メモリ製品におけるチップレイアウト設計においても、マニュアル設計から自動設計への移行が要求されるようになってきている。しかし、大容量高速メモリ製品は、メモリセルのロウ／カラム数の増加に伴い、横長形状や十字形状といった特殊な形状となってきている。
【０００３】
また、高速配線となる信号線は、配線長が長く(例えば、８ｍｍ)、配線本数が多く(例えば、２１６本)、配線幅や配線間隔が広い(例えば、通常配線の５倍程度の広さを必要とする)といった特徴がある。高速配線となる信号線として、例えば、バス配線がある。大容量高速メモリ製品のチップレイアウト設計を自動で設計する場合、バス配線で伝達する信号を高速で動作させるためにバス配線を迂回しないように直線的に配線し、かつ、バス配線のスキューを合わせるためにバス配線の配線長を均一(言い換えると配線の等長を意味する)にすることが望まれている。
【０００４】
ここで、高速配線とは、順序回路のフリップフロップ間の遅延時間が、所望の周波数以上の性能を有する箇所の配線のことをいう。それに対して、通常配線とは、高速配線以外の配線のことをいう。通常配線は、例えば、順序回路のフリップフロップ間の遅延時間が、上述した所望の周波数よりも低いテスト時の周波数以上の性能を有する箇所の配線のことをいう。
【０００５】
以上に説明したように、上述した高速配線を使用した半導体集積回路のレイアウト設計方法が望まれている。
【０００６】
特許文献１には、半導体装置の自動配線方法が開示されている。図１３に、この半導体装置の自動配線方法のフローチャートを示す。
【０００７】
図１３において、まず、回路セルや回路ブロックが配置された半導体チップを縦横の粗い概略配線領域に分割する(Ｓ１０１)。例えば、図１４に示すように、半導体チップを４×４の概略配線格子に分割する。それぞれの格子をＧ(ｐ，ｑ)で表す。ここで、ｐは１〜４であり、ｑは１〜４である。このように分割されたチップにおいて、配線処理をしようとする配線ネットを２種類の集合Ｎ(１)、Ｎ(２)に分類する(Ｓ１０２)。
【０００８】
ここで、結線を必要とする配線ネットの集合＝Ｎ(１)＋Ｎ(２)、Ｎ(１)＝｛配線ネットの端子が複数の概略配線格子に属する｝、Ｎ(２)＝｛配線ネットの端子が全て同一の概略配線格子に属する｝とする。このように分類された配線ネットにおいて、Ｎ(１)に属する配線ネットは、複数の概略配線領域に跨る配線長の長い配線ネットであり、Ｎ(２)は１つの概略配線格子内の局所的な領域で閉じた配線ネットである。
【０００９】
次に、Ｎ(１)に属する配線ネットの中から予め設定した順序に基づいて１つの配線ネットを選択する(Ｓ１０３)。次に、選択された配線ネットの端子間を配線処理する(Ｓ１０４)。この処理においては、概略配線格子ではなく、デザインルールから決定される詳細な格子上で配線処理が行われる。即ち、詳細配線処理で使用される配線グリッド系と同じ配線グリッド系で配線処理が行われる。
【００１０】
次に、上記配線処理によって決定された配線経路をなす配線セグメントの中から、概略配線格子間を通過する配線セグメントを抽出する(Ｓ１０５)。次に、抽出された配線セグメントから１つの配線セグメントを選択し、選択した配線セグメントから１又は複数の部分配線セグメントを作成する(Ｓ１０６)。次に、このようにして作成された部分配線セグメントを、配線処理を行う際の障害物に追加する(Ｓ１０７)。これによって、作成された部分配線セグメントに次に配線しようとする配線ネットの配線が重複しないように配線処理が行われる。
【００１１】
このような部分配線セグメントを作成する処理を、配線処理された１つの配線ネットの配線経路をなす全ての配線セグメントに対して行う(Ｓ１０８)。さらに、上述したステップＳ１０３〜ステップＳ１０８の処理を配線対象となる全ての配線ネットに対して繰り返し実行する(Ｓ１０９)。このようにして、半導体チップの全ての概略配線格子に対する概略配線処理が完了する。
【００１２】
次に、それぞれの概略配線格子内で、Ｎ(２)に属する配線ネットの詳細配線処理と、前述した概略配線処理において無効化された配線経路の新たな詳細配線処理を、配線が重複しないようにして行う(Ｓ１１０)。このような詳細配線処理を全ての概略配線格子に対して実行し(Ｓ１１１)、半導体チップに対する全ての配線処理を実行する。
【００１３】
以上に説明したように、特許文献１に開示の自動配線方法では、詳細配線処理で使用される配線グリッド系で概略配線処理を行うとともに、配線処理された配線経路の一部を無効化して概略配線処理を進める。そして、この自動配線方法は、その結果を用いて詳細配線処理を行うようにしている。特許文献１では、これによって、半導体集積回路の配線処理において、配線処理時間の増大を招くことなく、冗長性がなく、かつ、結線率の高い配線結果を得ることができるようになる、としている。
【００１４】
しかし、特許文献１に開示の自動配線方法では、長さが均一で直線的な配線を配置することができていないという問題がある。特許文献１に開示の自動配線方法では、バス配線ピッチを把握せずに配線ネットの端子を配置しているため、バス配線ピッチ幅内で許容される配線本数を超えて概略配線が割り当てられてしまうからである。
【００１５】
図１５を参照して、その理由について説明する。図１５Ａは、概略配線の結果を示し、図１５Ｂは、詳細配線の結果を示している。図１５Ａでは、概略配線格子Ｇ(ｊ，１)、Ｇ(ｊ，２)、Ｇ(ｊ，３)が横に３つ並んでいる。概略配線格子Ｇ(ｊ，１)、Ｇ(ｊ，３)のそれぞれに配線ネットＡ、Ｂの端子(図中の○印)が存在している。破線は、配線トラックを示している。１つの概略配線格子には、５本分の配線トラックが設けられている。概略配線処理では、「どの概略配線格子を通過すれば、端子間を結線できるか」を決定する。そのため、図１５Ａに示す場合、概略配線処理において、配線ネットＡ、Ｂともに、同じ概略配線経路｛Ｇ(ｊ，１)、Ｇ(ｊ，２)、Ｇ(ｊ，３)｝を得る。
【００１６】
ここで、高速配線のように回路特性から生じる配線優先度が高い配線ネットは、高速動作が要求される。そのため、高速配線の配線幅及びバス配線ピッチは、共に、通常配線の配線幅及びバス配線ピッチよりも大きく、プロセスで規定される最小配線ピッチの数倍となることが一般的である。
【００１７】
図１５Ａの例で、配線ネットＡ、Ｂがともに高速配線ネットであり、バス配線ピッチが配線トラック５つ分必要である場合、詳細配線処理において、先に配線される配線ネットは、概略配線経路｛Ｇ(ｊ，１)、Ｇ(ｊ，２)、Ｇ(ｊ，３)｝内の配線トラックの１つを使用して配線可能である。しかし、２番目に配線される配線ネットは、概略配線経路｛Ｇ(ｊ，１)、Ｇ(ｊ，２)、Ｇ(ｊ，３)｝内の配線トラックを使用すると、回路特性から生じるバス配線ピッチを満足できない。そのため、２番目に配線される配線ネットは、概略配線経路｛Ｇ(ｊ，１)、Ｇ(ｊ，２)、Ｇ(ｊ，３)｝以外の配線トラックを使用して配線することになる。その結果、２番目に配線される配線ネットは、迂回した配線経路になってしまう。
【００１８】
また、例えば、配線ネットＡ、Ｂが共に通常配線ネットで、バス配線ピッチがプロセスで規定される最小配線トラック１つ分でよい場合であっても、長さが均一で直線的な配線を配置することができないという問題が発生し得る。
【００１９】
図１５Ｂを参照して、その理由について説明する。詳細配線処理において、配線ネットＡと配線ネットＢの境界端子を概略配線格子Ｇ(ｊ，１)の×印の位置に設定した場合、図１５Ｂに示すような冗長な配線結果が得られることがある。この原因は、詳細配線では、それぞれの端子間を接続する配線の経路を、複数の配線トラックから任意に自動的に決定しているためである。また、概略配線格子の配線が通る境界位置(×印)も自動的に任意の位置に設定される。
【００２０】
このように、概略配線処理と詳細配線処理によって自動配線による配線を行う場合、概略配線格子内にある複数の配線トラックから任意に配線を配置する経路が決定される。そのため、配線が１つのみで、かつ、配線が接続される端子が直線上にある場合であっても、必ずしも配線の長さが均一で直線的とはならない。しかし、特許文献１に開示の自動配線方法では、このようなことは考慮されていない。
【００２１】
ここで、一般的に自動配線においては、概略配線格子の大きさは、概略配線処理と詳細配線処理を含む配線処理において扱われるデータ量又は使用されるメモリ量、及び、配線処理における処理時間等の少なくとも１つを考慮して、自動配線ツールが定めている。つまり、バス配線ピッチは考慮されない。また、端子の位置と、概略配線格子のサイズと、概略配線格子に含まれる配線トラックの本数との関係についても、同様に考慮されていない。そのため、上述したような問題が発生している。
【００２２】
特許文献２には、各配線層の配線長比率を一致させるようにクロック分配回路を修正するクロック分配回路の構成方法が開示されている。特許文献２では、これによって、同一配線層の配線長比率が一致するので、クロック配線に用いられる配線層の配線の出来栄えの違いに起因するクロックスキューを抑えたクロック分配回路を得ることができる、としている。しかし、特許文献２に開示のクロック分配回路の構成方法は、長さが均一で直線的な配線を配置する技術を開示したものではない。
【先行技術文献】
【特許文献】
【００２３】
【特許文献１】特開平０３−２７８４４６号公報
【特許文献２】特開２００６−１６５０４７号公報
【発明の概要】
【発明が解決しようとする課題】
【００２４】
以上に説明したように、概略配線処理と詳細配線処理とを含む配線処理によって配線を配置する半導体集積回路のレイアウト設計方法においては、複数の配線トラックから任意に配線を配置する経路を決定しているため、長さが均一で直線的な配線を配置することができないという課題がある。
【課題を解決するための手段】
【００２５】
本発明の第１の態様にかかる半導体集積回路のレイアウト設計方法は、第１の配線ピッチで配線を行う高速配線処理と、前記第１の配線ピッチより狭い第２の配線ピッチで配線を行う通常配線処理と、を有する半導体集積回路のレイアウト設計方法であって、前記高速配線処理は、所定の高速バス配線上の複数のネットを前記第１の配線ピッチで略平行、かつ、略等長となるように自動配線を行い、前記通常配線処理は、前記高速配線処理より前に実行されないことを特徴とするものである。
【００２６】
本発明の第２の態様にかかる半導体集積回路のレイアウト設計装置は、第１の配線ピッチで配線を行う高速配線処理手段と、前記第１の配線ピッチより狭い第２の配線ピッチで配線を行う通常配線処理手段と、を備えた半導体集積回路のレイアウト設計装置であって、前記高速配線処理手段は、所定の高速バス配線上の複数のネットを前記第１の配線ピッチで略平行、かつ、略等長となるように自動配線を行い、前記通常配線処理手段は、前記高速配線処理より前に実行されないことを特徴とするものである。
【００２７】
本発明の第３の態様にかかる半導体集積回路のレイアウト設計プログラムは、第１の配線ピッチで配線を行う高速配線処理と、前記第１の配線ピッチより狭い第２の配線ピッチで配線を行う通常配線処理と、をコンピュータに実行させる半導体集積回路のレイアウト設計プログラムであって、前記高速配線処理は、所定の高速バス配線上の複数のネットを前記第１の配線ピッチで略平行、かつ、略等長となるように自動配線を行い、前記通常配線処理は、前記高速配線処理より前に実行されないことを特徴とするものである。
【００２８】
上述した本発明の各態様によれば、高速バス配線上の複数のネットが、第１の配線ピッチで略平行、かつ、略等長となるように自動配線される。
【発明の効果】
【００２９】
上述した本発明の各態様によれば、長さが均一で直線的な配線を配置することができる半導体集積回路のレイアウト設計方法、レイアウト設計装置及びレイアウト設計プログラムを提供することができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施の形態にかかるレイアウト設計システムの構成図である。
【図２】本発明の実施の形態にかかる半導体記憶装置の自動配線処理を示すフローチャートである。
【図３】本発明の実施の形態にかかる半導体記憶装置図である。
【図４】本発明の実施の形態にかかるセルの配置後のセル配置図である。
【図５】本発明の実施の形態にかかるセル配置処理の詳細な処理を示すフローチャートである。
【図６】本発明の実施の形態にかかるデフォルトの概略配線格子情報及び配線トラック情報を示す図である。
【図７】本発明の実施の形態にかかるデフォルトの概略配線格子及び配線トラックを示す図である。
【図８】本発明の実施の形態にかかる概略配線格子サイズ設定後のセル配置図である。
【図９】本発明の実施の形態にかかる上層金属配線の配線トラックピッチ設定後のセル配置図である。
【図１０】本発明の実施の形態にかかる概略配線格子サイズ及び配線トラックピッチ設定後の概略配線格子情報及び配線トラック情報を示す図である。
【図１１】本発明の実施の形態にかかる概略配線完了後のセル配置図である。
【図１２】本発明の実施の形態にかかる詳細配線完了後のセル配置図である。
【図１３】特許文献１にかかる半導体装置の自動配線方法のフローチャートである。
【図１４】半導体チップの概略配線格子を示す図である。
【図１５Ａ】概略配線の結果を示す図である。
【図１５Ｂ】詳細配線の結果を示す図である。
【発明を実施するための形態】
【００３１】
図１又は図２を参照して、本発明の実施の形態にかかるレイアウト設計システム１の構成について説明する。図１は、本発明の実施の形態にかかるレイアウト設計システム１の構成図である。図２は、本発明の実施の形態にかかる半導体記憶装置の自動配線処理を示すフローチャートである。
【００３２】
レイアウト設計システム１は、コンピュータ装置１０、サーバ１１、記録媒体１２及びネットワーク１３を有する。サーバ１１は、記録媒体１２を有する。コンピュータ装置１０及びサーバ１１は、ネットワーク１３を介して相互に接続される。
【００３３】
コンピュータ装置１０は、サーバ１１が提供する実行プログラムを実行することによって、半導体集積回路のレイアウト設計を行う。コンピュータ装置１０は、例えば、エンジニアリングワークステーション及びパーソナルコンピュータ等の情報処理装置である。コンピュータ装置１０は、ＣＰＵ(図示せず)及び記録媒体(図示せず)を有する。記録媒体は、例えば、メモリ又はハードディスク等である。
【００３４】
コンピュータ装置１０は、ネットワーク１３を介してサーバ１１から実行プログラムをダウンロードし、記録媒体にストアする。コンピュータ装置１０のＣＰＵは、記録媒体にストアされた実行プログラムを実行する。つまり、この実行プログラムは、図２に示す高速配線処理２１と通常配線処理２２とをＣＰＵに実行させるプログラムである。まず、高速配線処理２１が実行され、その後、通常配線処理２２が実行される。なお、本実施の形態では、半導体記憶装置のレイアウト設計を行う場合について例示する。半導体記憶装置は、例えば、メモリである。
【００３５】
サーバ１１は、実行プログラムをコンピュータ装置１０に提供する。実行プログラムは、サーバ１１が有する記録媒体１２に格納される。記録媒体１２は、例えば、メモリ又はハードディスク等である。ネットワーク１３は、例えば、インターネット、イントラネット及び電話回線網等の通信手段である。
【００３６】
高速配線処理２１は、ステップＳ１〜Ｓ１０の処理を有する。ステップＳ１では、フロアプランＧＤＳ３１で定義されているバス配線領域認識層から高速配線ネットを配線する高速配線ネット領域を決定する。ステップＳ２では、高速配線ネット名情報３２と、回路情報を含む回路ネットリスト３３と、バス配線長ＢＬとバス配線ピッチＢＰを示すバス配線情報３４と、概略配線格子情報と配線トラック情報とを含むＤＥＦ(Design Exchange Format)３５とに基づいて、高速配線ネット配線領域に高速配線ネットが接続されるセルを配置する。ステップＳ３では、バス配線情報３４とＤＥＦ３５とに基づいて、高速配線ネット用概略配線格子を設定する。ステップＳ４では、バス配線情報３４とＤＥＦ３５とに基づいて、高速配線ネット用上層金属配線トラックを設定する。ステップＳ５では、概略配線を行う際の使用可能配線層として上層金属配線層のみを指定する。ステップＳ６では、高速配線ネットの概略配線を行う。ステップＳ７では、高速配線ネット名情報３２に基づいて、未結線の高速配線ネットの中から１つのネットを選択する。ステップＳ８では、高速配線ネットの詳細配線を行う。ステップＳ９では、高速配線ネットの全てが結線完了しているかを判定し、未結線の高速配線ネットがなくなるまで処理を繰り返す。ステップＳ１０では、結線が完了した高速配線ネットの固定処置を行う。
【００３７】
なお、フロアプランＧＤＳ３１、高速配線ネット名情報３２、回路ネットリスト３３、バス配線情報３４及びＤＥＦ３５は、例えば、コンピュータ装置１０が有する記録媒体に予め格納しておいて使用するようにしてもよい。また、これらの情報は、サーバ１１の記録媒体１２に格納しておき、コンピュータ装置１０が、自身が有する記録媒体にダウンロードして使用するようにしてもよい。
【００３８】
通常配線処理２２は、ステップＳ１１〜Ｓ１７の処理を有する。ステップＳ１１では、通常配線ネット用概略配線格子と通常配線ネット用配線トラックを設定する。ステップＳ１２では、通常配線ネットが接続されるセルを、自動配置ツールを用いて配置する。ステップＳ１３では、概略配線を行う際の使用可能配線層として上層金属配線層及び下層金属配線層を指定する。ステップＳ１４では、通常配線ネットの概略配線を行う。ステップＳ１５では、未結線の通常配線ネットの中から１つのネットを選択する。ステップＳ１６では、通常配線ネットの詳細配線を行う。ステップＳ１７では、通常配線ネットの全てが結線完了しているかを判断し、未結線の通常配線ネットがなくなるまで処理を繰り返す。
【００３９】
続いて、図２〜１１を参照して、本発明の実施の形態にかかる半導体記憶装置の自動配線処理について説明する。図３は、本発明の実施の形態にかかる半導体記憶装置図である。図４は、セル配置処理(Ｓ２)によって高速配線ネットが接続されるセルの配置後のセル配置図である。図５は、図２に示す自動配線処理におけるセル配置処理(Ｓ２)の詳細な処理を示すフローチャートである。図６は、デフォルトの概略配線格子情報及び配線トラック情報を示す図である。図７は、デフォルトの概略配線格子及び配線トラックを示す図である。図８は、概略配線格子サイズ設定後のセル配置図である。図９は、上層金属配線の配線トラックピッチ設定後のセル配置図である。図１０は、概略配線格子サイズ及び配線トラックピッチ設定後の概略配線格子情報及び配線トラック情報を示す図である。図１１は、概略配線完了後のセル配置図である。図１２は、詳細配線完了後のセル配置図である。
【００４０】
図２に示すように本発明の実施の形態にかかる自動配線処理は、配線処理を概略配線処理と詳細配線処理との２段階の過程を経て行う。回路特性が要求される高速配線ネットの配線処理を実施した後で、高速配線ネット以外の通常配線ネットの配線処理を実施するようにしている。そして、高速配線ネットの配線処理においては、１つの概略配線格子当たりに、同一方向に伸びる概略配線が１本配線され、かつ、１つの概略配線格子当たりに、上層金属配線の配線トラックが１本設定されるようにして配線処理を進めるようにしている。
【００４１】
コンピュータ装置１０は、フロアプランＧＤＳ３１に含まれるレイアウト配置情報が示すバス配線領域認識層から高速配線ネットを配線する高速配線ネット領域を決定する(Ｓ１)。具体的には、レイアウト配置情報は、半導体フロアプランを示す。レイアウト配置情報は、図３に示すように、半導体記憶装置４０に含まれるメモリセル領域４１、周辺回路領域４２及びバス配線領域４３等の各領域の配置を示す。メモリセル領域４１は、メモリセルが配置される領域であり、周辺回路領域４２は、周辺回路が配置される領域であり、バス配線領域４３は、高速配線ネットであるバス配線が配置される領域である。レイアウト配置情報では、バス配線領域認識層によって、バス配線領域４３のうち、実際に高速配線ネットが配線される高速配線ネット領域４４が示される。つまり、コンピュータ装置１０は、バス配線領域認識層の座標を、高速配線ネット配線領域４４の座標として設定する。以下、高速配線ネット配線領域４４のうちの参照領域４５における配線処理について説明する。
【００４２】
次に、コンピュータ装置１０は、高速配線ネットが接続されるセルを配置する(Ｓ２)。ここで、ステップＳ２において、図４に示すようにセルが配置される場合について例示する。図４において、高速配線ネットの配線が伸びる方向にＸ軸をとり、Ｘ軸方向に対して垂直方向にＹ軸をとる。これによって、Ｘ軸は、後述する概略配線格子の１辺と平行するようにとられ、Ｙ軸は、その概略配線格子の１辺と垂直に隣り合う１辺と平行するようにとられる。また、高速配線ネットが接続される２つのセルのうち、高速配線ネットが出力されるセルを第一セルと呼び、高速配線ネットが入力されるセルを第二セルと呼ぶことにする。
【００４３】
図４に示すように、回路ネットリスト３３に基づいて、高速配線セルＣ１〜Ｃ４を配置する。高速配線ネットＮ１の第一セルは、高速配線セルＣ１であり、高速配線ネットＮ１の第二セルは、高速配線セルＣ２である。高速配線ネットＮ２の第一セルは、高速配線セルＣ３であり、高速配線ネットＮ２の第二セルは、高速配線セルＣ４である。高速配線セルＣ１は、入力端子Ｔ１と出力端子Ｔ２を有する。高速配線セルＣ２は、入力端子Ｔ３と出力端子Ｔ４を有する。高速配線セルＣ３は、入力端子Ｔ５と出力端子Ｔ６を有する。高速配線セルＣ４は、入力端子Ｔ７と出力端子Ｔ８を有する。
【００４４】
ここで、図５を参照して、ステップＳ２におけるセル配置処理の詳細な処理について説明する。
【００４５】
まず、コンピュータ装置１０は、高速配線ネットの第一セルのＸ座標Ｘ１及びＹ座標Ｙ１の初期値を設定する(Ｓ２１)。例えば、図４に示すように、バス配線領域認識層４４の起点座標(Ｘ０，Ｙ０)に基づいて、第一セルのＸ座標Ｘ１及びＹ座標Ｙ１の初期値を設定する。つまり、コンピュータ装置１０は、第一セルのＸ座標Ｘ１の初期値をＸ０として決定し、第二セルのＹ座標Ｙ１の初期値をＹ０として決定する。
【００４６】
次に、コンピュータ装置１０は、高速配線ネット名情報３２が示す複数の高速配線ネットから１つの高速配線ネットを選択する(Ｓ２２)。具体的には、高速配線ネット名情報３２は、半導体記憶装置に配置される複数の高速配線ネットのそれぞれの高速配線ネット名を示す。コンピュータ装置１０は、高速配線ネット名によって、それぞれの高速配線ネットを識別して、セル配置対象として未選択の高速配線ネットの中の１つの高速配線ネットを選択する。ここでは、最初に、高速配線ネットＮ１が選択されたものとする。コンピュータ装置１０は、例えば、未選択又は選択済みの高速配線ネットを識別する情報を記録装置に格納しておく。そして、コンピュータ装置１０は、その情報を参照することで、未選択の高速配線ネットを判定する。
【００４７】
次に、コンピュータ装置１０は、回路ネットリスト３３からステップＳ２２で選択した高速配線ネットが接続される第一セル及び第二セルを抽出する(Ｓ２３)。回路ネットリスト３３は、入力端子及び出力端子間の配線の接続関係を示す情報である。つまり、コンピュータ装置１０は、回路ネットリスト３３によって、選択した高速配線ネットＮ１が接続される入力端子及び出力端子のそれぞれを有するセルを特定して抽出する。コンピュータ装置１０は、高速配線ネットＮ１に接続される高速配線セルＣ１、Ｃ２を、それぞれ第一セル及び第二セルとして抽出する。
【００４８】
次に、コンピュータ装置１０は、第一セルのＹ座標Ｙ１を、バス指定情報３４が示すバス配線ピッチＢＰを用いて、式(１)で算出する。
【００４９】
Ｙ１＝Ｙ１＋ＢＰ        ・・・式(１)
【００５０】
また、コンピュータ装置１０は、第一セルのＸ座標Ｘ１を、ＤＥＦ３５が示すデフォルトの概略配線格子のＸ軸方向サイズＧＰＸＤを用いて、式(２)で算出する。
【００５１】
Ｘ１＝Ｘ１＋ＧＰＸＤ      ・・・式(２)
【００５２】
ＤＥＦ３５は、図６に例示するように、プロセス規定の概略配線格子のＸ軸方向サイズＧＰＸＤ、プロセス規定の概略配線格子のＹ軸方向サイズＧＰＹＤ、プロセス規定の上層金属配線トラックのＸ軸方向ピッチＴＰＸＤ、プロセス規定の上層金属配線トラックのＹ軸方向ピッチＴＰＹＤを示す。このように、ＤＥＦ３５は、デフォルトの概略配線格子のサイズＧＰＸＤ、ＧＰＹＤを示す概略配線格子情報と、デフォルトの配線トラックのピッチＴＰＸＤ、ＴＰＹＤを示す配線トラック情報とを含む。
【００５３】
ここで、図７にデフォルトの概略配線格子及び配線トラックを示す。図７に示すように、ＤＥＦ３５のＧＰＸＤの記述"ＧＣＥＬＬＧＲＩＤ Ｘ ０ ＤＯ １６ ＳＴＥＰ ４"は、参照領域４５のＸ軸方向の幅が最小格子１６つ分の幅であり、概略配線格子のＸ軸方向サイズが最小格子の４つ分の幅となることを示している。同様に、ＤＥＦ３５のＧＰＹＤの記述"ＧＣＥＬＬＧＲＩＤ Ｙ ０ ＤＯ ８ ＳＴＥＰ ２"は、参照領域４５のＹ軸方向の幅が最小格子８つ分の幅であり、概略配線格子のＹ座標サイズが最小格子の２つ分の幅となることを示している。なお、本実施の形態では、バス配線ピッチＢＰは、最小格子の４つ分の幅となる場合について例示する。
【００５４】
また、図７に示すように、ＤＥＦ３５のＴＰＸＤの記述"ＴＲＡＣＫＳ Ｘ ０ ＤＯ １６ ＳＴＥＰ １"は、参照領域４５のＸ軸方向の幅が最小格子１６つ分の幅であり、配線トラックのＸ軸方向ピッチが最小格子の１つ分の幅となることを示している。同様に、ＤＥＦ３５のＴＰＹＤの記述"ＴＲＡＣＫＳ Ｙ ０ ＤＯ ８ ＳＴＥＰ １"は、参照領域４５のＹ軸方向の幅が最小格子８つ分の幅であり、配線トラックのＹ軸方向ピッチが最小格子の１つ分の幅となることを示している。なお、ＤＥＦ３５のＴＰＸＤ及びＴＰＹＤの記述"ＬＡＹＥＲ Ｍ６Ｔ"は、配線トラックが上層金属配線層の配線トラック(以下、「上層金属配線トラック」とも言う)であることを示している。
【００５５】
第一セルの配置座標の初期値(Ｘ１，Ｙ１)は、ステップＳ２１で(Ｘ０，Ｙ０)としているので、図４に示すように、最初に選択された高速配線ネットＮ１の高速配線セルＣ１は、(Ｘ０＋ＧＰＸＤ，Ｙ０＋ＢＰ)の位置に配置される(Ｓ２４)。
【００５６】
次に、コンピュータ装置１０は、第二セルのＹ座標Ｙ２を、第一セルのＹ座標Ｙ１を用いて、式(３)で算出する。つまり、第一セルと第二セルのＹ座標は同じにする。
【００５７】
Ｙ２＝Ｙ１      ・・・式(３)
【００５８】
また、コンピュータ装置１０は、第二セルのＸ座標Ｘ２を、第一セルのＸ座標Ｘ１、及び、バス指定情報３４が示すバス配線長ＢＬを用いて、式(４)で算出する。
【００５９】
Ｘ２＝Ｘ１＋ＢＬ      ・・・式(４)
【００６０】
これにより、高速配線ネットＮ１の第一セルである高速配線セルＣ１と第二セルである高速配線セルＣ２は、同一Ｙ座標上にバス配線長ＢＬの間隔で配置される。図４では、第一セルＣ１の配置座標は(Ｘ０＋ＧＰＸＤ，Ｙ０＋ＢＰ)であるので、第二セルＣ２は(Ｘ０＋ＧＰＸＤ＋ＢＬ，Ｙ０＋ＢＰ)の位置に配置される(Ｓ２５)。
【００６１】
次に、コンピュータ装置１０は、ステップＳ２２からステップＳ２５までの処理を、高速配線ネット名情報３２が示す全ての高速配線ネットの第一セルと第二セルの配置が完了するまで繰り返す。具体的には、コンピュータ装置１０は、全ての高速配線ネットの第一セルと第二セルを配置したか否かを判定する(Ｓ２６)。コンピュータ装置１０は、例えば、高速配線ネット名情報３２を参照して、高速配線ネット名情報３２が示す高速配線ネットに、未選択の高速配線ネットが残っているか否かを判定する。
【００６２】
全ての高速配線ネットの第一セルと第二セルを配置していない場合、コンピュータ装置１０は、ステップＳ２２からの処理を再び実行する(Ｓ２６：Ｎｏ)。これのようにして再び実行されるステップＳ２２からステップＳ２５までの処理によって、図４に示すように、高速配線ネットＮ２の第一セルである高速配線セルＣ３と第二セルである高速配線セルＣ４が配置される。
【００６３】
この処理において、高速配線ネットＮ２が接続される高速配線セルＣ３及びＣ４は、式(１)及び式(３)に基づいて、高速配線ネットＮ１が接続される高速配線セルＣ１及びＣ２から、Ｙ軸方向にバス配線ピッチＢＰ離れた位置に配置される。つまり、高速配線ネットＮ１と高速配線ネットＮ２が、バス配線ピッチＢＰ離れて配線される。また、高速配線セルＣ３及びＣ４は、式(４)に基づいて、それらの間の距離が、高速配線セルＣ１及びＣ２間の距離と同じ距離離れて配置される。つまり、高速配線セルＣ３及びＣ４は、バス配線長ＢＬ離れて配置される。よって、高速配線ネットＮ１と高速配線ネットＮ２の長さが同一で配線されることになる。
【００６４】
全ての高速配線ネットの第一セルと第二セルを配置した場合(Ｓ２６：Ｙｅｓ)、コンピュータ装置１０は、セル配置処理(Ｓ２)を終了する。
【００６５】
次に、コンピュータ装置１０は、高速配線ネットの概略配線を実施するための概略配線格子を設定する(Ｓ３)。図８で示すように、Ｙ軸方向のセル配置ピッチＢＰの中央を横切るように概略配線格子の境界を設定する。つまり、概略配線格子のＸ軸方向に延びる境界ＹＧ１は、バス配線ピッチＢＰと同じピッチで配置されている高速配線セルＣ１、Ｃ３のＹ軸方向中央に設定する。これによって、概略配線格子のＹ軸方向のサイズＧＰＹは、バス配線ピッチＢＰと同じ値となる。
【００６６】
また、概略配線格子のＸ軸方向のサイズＧＰＸは、ＤＥＦ３５が示すプロセス規定の概略配線格子のＸ軸方向サイズＧＰＸＤとする。なお、概略配線格子のＸ軸方向のサイズＧＰＸは、デフォルトの概略配線格子のＸ軸方向サイズＧＰＸＤとせず、任意のサイズとしてもよい。つまり、概略配線格子のＹ軸方向に延びる境界は、任意の間隔で配置するようにしてよい。上述のようにして生成される概略配線格子を、Ｇ(１，１)、Ｇ(２，１)、Ｇ(３，１)、Ｇ(４，１)、Ｇ(１，２)、Ｇ(２，２)、Ｇ(３，２)及びＧ(４，２)として示す。
【００６７】
次に、コンピュータ装置１０は、高速配線ネットの詳細配線で使用する配線トラックを設定する(Ｓ４)。図９で示すように、コンピュータ装置１０は、概略配線格子Ｇ(１，１)、Ｇ(２，１)、Ｇ(３，１)、Ｇ(４，１)のＹ軸方向中心に上層金属配線を配置するための上層金属配線トラック５１を設定する。また、コンピュータ装置１０は、同様に概略配線格子Ｇ(１，２)、Ｇ(２，２)、Ｇ(３，２)、Ｇ(４，２)のＹ軸方向中心に上層金属配線を配置するための上層金属配線トラック５２を設定する。これによって、Ｘ軸方向に延びる配線トラックは、第一セルと、その第一セルと高速配線ネットが接続される第二セルとを通るように設定される。その結果、上層金属配線の配線トラックのＹ軸方向のトラックピッチであるＹ軸方向ピッチＴＰＹは、概略配線格子のＹ軸方向サイズＧＰＹと同じ値となる。
【００６８】
また、上層金属配線トラックのＸ軸方向ピッチＴＰＸは、ＤＥＦ３５が示すプロセス規定の上層金属配線トラックのＸ軸方向ピッチＴＰＸＤとする。なお、上層金属配線トラックのＸ軸方向ピッチＴＰＸは、デフォルトの上層金属配線トラックのＸ軸方向ピッチＴＰＸＤとせず、任意のサイズとしてもよい。
【００６９】
ここで、ステップＳ３及びステップＳ４における概略配線格子サイズ及び配線トラックピッチ設定後のＤＥＦ３５を示す。概略配線格子サイズ及び配線トラックピッチ設定後のＤＥＦ３５は、図１０に示すように、概略配線格子のＸ軸方向サイズＧＰＸ、概略配線格子のＹ軸方向サイズＧＰＹ、上層金属配線トラックのＸ軸方向ピッチＴＰＸ、上層金属配線トラックのＹ軸方向ピッチＴＰＹを示す。
【００７０】
図９に示すように、概略配線格子サイズ及び配線トラックピッチ設定後のＤＥＦ３５のＧＰＸの記述"ＧＣＥＬＬＧＲＩＤ Ｘ ０ ＤＯ １６ ＳＴＥＰ ４"は、デフォルトの概略配線格子のＸ軸方向サイズＧＰＸＤの記述と同様である。概略配線格子サイズ及び配線トラックピッチ設定後のＤＥＦ３５のＧＰＹの記述"ＧＣＥＬＬＧＲＩＤ Ｙ ０ ＤＯ ８ ＳＴＥＰ ４"は、参照領域４５のＹ軸方向の幅が最小格子１６つ分の幅であり、概略配線格子のＹ軸方向サイズが最小格子４つ分の幅となることを示している。
【００７１】
また、図９に示すように、概略配線格子サイズ及び配線トラックピッチ設定後のＤＥＦ３５のＴＰＸの記述"ＴＲＡＣＫＳ Ｘ ０ ＤＯ １６ ＳＴＥＰ １"は、上層金属配線トラックのＸ軸方向ピッチＴＰＸＤの記述と同様である。概略配線格子サイズ及び配線トラックピッチ設定後のＤＥＦ３５のＴＰＹの記述"ＴＲＡＣＫＳ Ｙ ２ ＤＯ ６ ＳＴＥＰ ４"は、参照領域４５のＸ軸方向に最小格子２つ目から６つ目までの幅において、配線トラックのＹ軸方向ピッチが最小格子の４つ分の幅となることを示している。つまり、概略配線格子サイズ及び配線トラックピッチ設定後の概略配線格子のＹ軸方向サイズＧＰＹ及び上層金属配線トラックのＹ軸方向ピッチＴＰＹの幅は、共に、バス配線ピッチＢＰの幅と等しくなる。
【００７２】
次に、コンピュータ装置１０は、概略配線を行う際の使用可能配線層として上層金属配線層のみを指定する(Ｓ５)。これにより、概略配線が下層金属配線層で配線されないようにしている。
【００７３】
次に、コンピュータ装置１０は、高速配線ネットの概略配線を行う(Ｓ６)。これによって、図１１に示すように、高速配線ネットＮ１及びＮ２の概略配線が配線される。概略配線では、高速配線ネットを結線するための大まかな道筋を立てる。例えば、高速配線ネットＮ１においては、高速配線セルＣ１の出力端子Ｔ２から信号が出力され、高速配線セルＣ２の入力端子Ｔ３へ信号が入力される。そのため、出力端子Ｔ２が内在する概略配線格子Ｇ（１，１）から入力端子Ｔ３が内在する概略配線格子Ｇ（３，１）に到るまでに、どの概略配線格子を通過すれば結線可能であるかが決定される。
【００７４】
コンピュータ装置１０は、概略配線格子Ｇ(１，１)から概略配線格子Ｇ(３，１)に到るまでの最短区間である概略配線格子Ｇ(１，１)、Ｇ(２，１)、Ｇ(３，１)には、高速配線ネットＮ１以外のネットの概略配線が通過することがないため、高速配線ネットＮ１の概略配線経路を、概略配線格子Ｇ(１，１)、Ｇ(２，１)、Ｇ(３，１)として決定する。同様に、コンピュータ装置１０は、高速配線ネットＮ２の概略配線経路を、概略配線格子Ｇ(２，２)、Ｇ(３，２)、Ｇ(４，２)とする。
【００７５】
さらに、ステップＳ５の処理によって、概略配線は、上層金属配線層のみで構成されるようになっている。また、ステップＳ２及びステップＳ３の処理によって、各概略配線格子には、１つの高速配線ネットの概略配線のみしか存在しない状態となる。
【００７６】
次に、コンピュータ装置１０は、高速配線ネット名情報３２から高速配線ネットを１つ選択する(Ｓ７)。具体的には、コンピュータ装置１０は、高速配線ネット名によって、それぞれの高速配線ネットを識別して、詳細配線対象として未選択の高速配線ネットの中の１つの高速配線ネットを選択する。ここでは、最初に、高速配線ネットＮ１が選択されたものとする。コンピュータ装置１０は、例えば、未選択又は選択済みの高速配線ネットを識別する情報を記録装置に格納しておく。そして、コンピュータ装置１０は、その情報を参照することで、未選択の高速配線ネットを判定する。
【００７７】
次に、コンピュータ装置１０は、高速配線ネットの詳細配線を行う(Ｓ８)。これによって、図１２に示すように、高速配線ネットＮ１が配線される。
【００７８】
高速配線ネットＮ１の概略配線は、概略配線格子Ｇ(１，１)から概略配線格子Ｇ(３，１)に至るまで上層金属配線層で配線されおり、かつ、概略配線格子Ｇ(１，１)から概略配線格子Ｇ(３，１)に至るまでの上層金属配線トラックは、上層金属配線トラック５１のみしか存在しない。そのため、高速配線ネットＮ１の詳細配線は、上層金属配線トラック５１上に上層金属配線で行われる。なお、高速配線セルＣ１の出力端子Ｔ２、高速配線セルＣ２の入力端子Ｔ３に接続する為に、下層金属配線層が必要な場合は、下層金属配線層も使用して結線されてもよい。
【００７９】
次に、コンピュータ装置１０は、ステップＳ７からステップＳ８までの処理を、高速配線ネット名情報３２が示す全ての高速配線ネットの結線が完了するまで繰り返す。具体的には、コンピュータ装置１０は、全ての高速配線ネットを配線したか否かを判定する(Ｓ９)。コンピュータ装置１０は、例えば、高速配線ネット名情報３２を参照して、高速配線ネット名情報３２が示す高速配線ネットに、配線済みでない高速配線ネットが残っているか否かを判定する。
【００８０】
全ての高速配線ネットを配線していない場合、コンピュータ装置１０は、ステップＳ７からの処理を再び実行する(Ｓ９：Ｎｏ)。これのようにして再び実行されるステップＳ７からステップＳ８までの処理によって、図１２に示すように、高速配線ネットＮ２が配線される。
【００８１】
全ての高速配線ネットを配線している場合、コンピュータ装置１０は、ステップＳ１０の処理を実行する(Ｓ９：Ｙｅｓ)。
【００８２】
次に、コンピュータ装置１０は、結線が完了した高速配線ネットの配線層情報を固定する(Ｓ１０)。ここで、配線層情報の固定とは、ステップＳ１０までで処理した高速配線ネットの配線をその後の処理で移動しないようにすることである。ここまでの処理で、高速配線処理２１が完了する。そのため、コンピュータ装置１０は、通常配線処理２２を開始する。
【００８３】
通常配線処理２２では、一般的な概略配線処理及び詳細配線処理によって配置配線を行う。まず、コンピュータ装置１０は、ＤＥＦ３５が示すプロセス規定の概略配線格子のＸ軸方向サイズＧＰＸＤと、プロセス規定の概略配線格子のＹ軸方向サイズＧＰＹＤと、プロセス規定の上層金属配線トラックのＸ軸方向ピッチＴＰＸＤと、プロセス規定の上層金属配線トラックのＹ軸方向ピッチＴＰＹＤとを用いて通常配線ネット用概略配線格子と通常配線ネット用配線トラックを設定する(Ｓ１１)。
【００８４】
次に、コンピュータ装置１０は、回路ネットリスト３３から、通常配線ネットに接続するセルを抽出して、自動配置を行う(Ｓ１２)。
次に、コンピュータ装置１０は、概略配線を行う際の使用可能配線層として上層金属配線層と下層金属配線層を指定する(Ｓ１３)。
次に、コンピュータ装置１０は、通常配線ネットの概略配線を行う(Ｓ１４)。
次に、コンピュータ装置１０は、通常配線ネットを１つ選択する(Ｓ１５)。
次に、コンピュータ装置１０は、通常配線ネットの詳細配線を行う(Ｓ１６)。
次に、コンピュータ装置１０は、ステップＳ１５からステップＳ１６までの処理を、全ての通常配線ネットの結線が完了するまで繰り返す。
【００８５】
本実施の形態は、設計フローを・高速配線処理２１と通常配線処理２２に分割している。さらに、高速配線処理２１において、配線が接続されるセルをバス配線ピッチと同ピッチで一直線上に配置し、バス配線ピッチと同ピッチで概略配線格子を設定し、１つの概略配線格子に対してセルを通るように１本の配線トラックを設定する処理を有している。これによって、バス配線ピッチ幅内で許容される配線本数を超えて概略配線が割り当てられてられることがなくなり、配線が配置される配線トラックが一意に決定されるようになる。そのため、高速配線ネットが、迂回を伴う冗長配線となることなく、配線長が均一となるように配線することができる。
【００８６】
以上に説明したように、本実施の形態では、高速配線処理を行う領域に設定される概略配線格子の第１辺と平行なＸ軸と、概略配線格子の第１辺と垂直に隣り合う第２辺と平行なＹ軸とをとった場合に、高速バス配線上の同一ネットに結合される論理セル同士を、Ｘ軸と平行な直線上に所定の間隔となるように配置するようにしている。また、Ｘ軸方向に概略配線格子一列分の領域内に、高速バス配線上の同一ネットに結合される論理セル同士と、その論理セル同士と異なるネットに結合される論理セル同士とが含まれないように、概略配線格子の第２辺の幅を決定している。さらに、概略配線格子一列分の領域内のＸ軸方向の配線トラックを、論理セル同士を通るように設定するようにしている。
【００８７】
これによれば、論理セル同士が所定の間隔で均一に配置され、論理セル同士を直線的に通る配線トラックが論理セル同士を結合するネットの経路として一意に決定される。そのため、長さが均一で直線的な配線を配置することができる。
【００８８】
また、本実施の形態では、高速バス配線上の同一ネットに結合される論理セル同士と、異なるネットに結合される論理セル同士を、Ｙ軸方向に少なくとも配線ピッチ以上の距離を有するように配置するようにしている。これによれば、配線ピッチを満足するために、迂回した配線が配置されないようにすることができる。つまり、直線的な配線を配置することができる。
【００８９】
また、本実施の形態では、上層金属配線層及び下層金属配線層のうち、上層金属配線層に配置されるようにしている。これによれば、一般的に、下層金属配線層よりも抵抗の低い上層金属配線層に、ネットを配線することができる。よって、配線を伝播する信号の速度を向上することができる。
【００９０】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
【００９１】
本実施の形態では、複数のネットが平行、かつ、等長となるように自動配線を行っているが、完全な平行及び等長に限られない。例えば、ネットが、完全な平行でなくても、信号を所望の速度で伝達することができる程度に迂回のない直線的な配線となれば、略平行であってもよい。また、例えば、ネットが、完全な等長でなくても、配線のスキューを達成できる程度に等長であれば、略等長であってもよい。つまり、本実施の形態では、高速バス配線の配線方向をＸ軸、幅方向をＹ軸としているが、同一ネットに結合される論理セル同士をＸ軸と略平行な直線上に配置するようにしてもよい。言い換えると、本実施の形態では、Ｘ軸を概略配線格子の第１辺と平行、Ｙ軸を概略配線格子の第１辺と隣り合う第２辺と平行としているが、Ｘ軸及びＹ軸のそれぞれを各辺と略平行となるようにしてもよい。
【００９２】
本実施の形態では、高速配線セルＣ１及びＣ２と、高速配線セルＣ３及びＣ４とを、バス配線ピッチＢＰ離して配置した場合について説明したが、これに限られない。高速配線セルＣ１及びＣ２と、高速配線セルＣ３及びＣ４とを、バス配線ピッチＢＰではなく、バス配線ピッチＢＰ以上の任意の距離離して配置するようにしてもよい。
【００９３】
本実施の形態では、高速配線について、長さが均一で直線的な配線となるように処理をしているが、これに限られない。例えば、通常配線等の高速配線以外の配線ついて、長さが均一で直線的な配線となるように処理を行うようにしてもよい。
【００９４】
本実施の形態では、式(２)において、第一セルのＸ座標と、他の第一セルのＸ座標との距離をＧＰＸＤ分とるようにしているが、これに限られない。例えば、ＧＰＸＤ以外の任意の距離をとるようにしてもよい。また、第一セルのＸ座標と、他の第一セルのＸ座標とを同一としてもよい。
【００９５】
本実施の形態では、Ｙ軸方向のセル配置ピッチＢＰの中央を横切るように概略配線格子のＸ軸方向の境界を設定するようにしているが、これに限られない。Ｘ軸方向に概略配線格子一列分の領域内に、第一セル及び第二セルと、その第一セル及び第二セルとＹ座標値が異なる第一セル及び第二セルが含まれないようにするものであれば、概略配線格子のＸ軸方向の境界をどのように決定してもよい。
【００９６】
上述した実行プログラムは、様々なタイプの非一時的なコンピュータ可読媒体(non-transitory computer readable medium)を用いて格納され、上述した情報処理装置のようなコンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体(tangible storage medium)を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体(例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ)、光磁気記録媒体(例えば光磁気ディスク)、ＣＤ−ＲＯＭ(Read Only Memory）、ＣＤ−Ｒ、ＣＤ−Ｒ／Ｗ、半導体メモリ(例えば、マスクＲＯＭ、ＰＲＯＭ(Programmable ROM）、ＥＰＲＯＭ(Erasable PROM）、フラッシュＲＯＭ、ＲＡＭ(Random Access Memory））を含む。また、実行プログラムは、様々なタイプの一時的なコンピュータ可読媒体(transitory computer readable medium）によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、実行プログラムをコンピュータに供給できる。
【００９７】
また、コンピュータが上述の実施の形態の機能を実現する実行プログラムを実行することにより、上述の実施の形態の機能が実現される場合だけでなく、この実行プログラムが、コンピュータ上で稼動しているＯＳ(Operating System)もしくはアプリケーションソフトウェアと共同して、上述の実施の形態の機能を実現する場合も、本発明の実施の形態に含まれる。さらに、この実行プログラムの処理の全てもしくは一部がコンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットによって行われて、上述の実施の形態の機能が実現される場合も、本発明の実施の形態に含まれる。
【符号の説明】
【００９８】
１    レイアウト設計システム
１０    コンピュータ装置
１１    サーバ
１２    記録媒体
１３    ネットワーク
２１    高速配線処理
２２    通常配線処理
３１    フロアプランＧＤＳ
３２    高速配線ネット名情報
３３    回路ネットリスト
３４    バス配線情報
３５    ＤＥＦ
４０    半導体記憶装置
４１    メモリセル領域
４２    周辺回路領域
４３    バス配線領域
４４    バス配線領域認識層
４５    バス配線領域の参照領域
５１、５２    上層金属配線トラック
ＢＬ    バス配線長
ＢＰ    バス配線ピッチ
Ｃ１、Ｃ２、Ｃ３、Ｃ４  高速配線セル
Ｔ１、Ｔ３、Ｔ５、Ｔ７  入力端子
Ｔ２、Ｔ４、Ｔ６、Ｔ８  出力端子
Ｎ１、Ｎ２  高速配線ネット
Ｘ１  第一セルのＸ座標
Ｙ１  第一セルのＹ座標
Ｘ２  第二セルのＸ座標
Ｙ２  第二セルのＹ座標
Ｘ０  バス配線領域認識層の起点のＸ座標
Ｙ０  バス配線領域認識層の起点のＹ座標
Ｇ（１，１）、Ｇ（２，１）、Ｇ（３，１）、Ｇ（４，１）、Ｇ（１，２）、Ｇ（２，２）、Ｇ（３，２）、Ｇ（４，２）、Ｇ(ｐ，ｑ)    概略配線格子
ＧＰＸＤ    プロセス規定の概略配線格子のＸ軸方向サイズ
ＧＰＹＤ    プロセス規定の概略配線格子のＹ軸方向サイズ
ＴＰＸＤ    プロセス規定の上層金属配線トラックのＸ軸方向ピッチ
ＴＰＹＤ    プロセス規定の上層金属配線トラックのＹ軸方向ピッチ
ＧＰＸ    概略配線格子のＸ軸方向サイズ
ＧＰＹ    概略配線格子のＹ軸方向サイズ
ＴＰＸ    上層金属配線トラックのＸ軸方向ピッチ
ＴＰＹ    上層金属配線トラックのＹ軸方向ピッチ
ＹＧ１    概略配線格子線分
Ａ、Ｂ    端子
【図１】
2012168694.tif 000003
【図２】
2012168694.tif 000004
【図３】
2012168694.tif 000005
【図４】
2012168694.tif 000006
【図５】
2012168694.tif 000007
【図６】
2012168694.tif 000008
【図７】
2012168694.tif 000009
【図８】
2012168694.tif 000010
【図９】
2012168694.tif 000011
【図１０】
2012168694.tif 000012
【図１１】
2012168694.tif 000013
【図１２】
2012168694.tif 000014
【図１３】
2012168694.tif 000015
【図１４】
2012168694.tif 000016
【図１５Ａ】
2012168694.tif 000017
【図１５Ｂ】
2012168694.tif 000018