(57)【要約】【課題】実システム動作中に電源状態を監視できる手段を提供する。【解決手段】半導体集積回路は、発振器１４と、電源電圧に応じて発振周波数が変化するリング発振器１１と、発振器１４の信号に基づいて、所定の判定期間を計測するインターバルタイマ１３と、判定期間にリング発振器１１が発振する発振周波数を測定する周波数測定用カウンタ１２と、発振周波数の上限値と下限値とを保持する不揮発性メモリ１５と、カウンタが測定した発振周波数が、不揮発性メモリ１５が保持する上限電圧／下限電圧の判定コードの範囲内であるかを判定し、判定結果を出力する電圧判定回路１６と、を備える。【選択図】図１
2012222192.tif 000002
【特許請求の範囲】
【請求項１】
クロック発振器と、
電源電圧に応じて発振周波数が変化するリング発振器と、
前記クロック発振器の信号に基づいて、所定の判定期間を供給するインターバルタイマと、
前記判定期間に前記リング発振器が発振する発振周波数を測定するカウンタと、
前記発振周波数の上限値と下限値とを保持するメモリと、
前記カウンタが測定した発振周波数が、前記メモリが保持する上限値と下限値との範囲内であるかを判定し、判定結果を出力する判定部と、を備える半導体集積回路。
【請求項２】
前記リング発振器、前記カウンタ、及び前記判定部を有する電源監視部を自装置内に複数備え、
前記メモリは、各電源監視部が有する前記リング発振器に応じた上限値と下限値とを保持し、
前記複数の電源監視部が有する判定部は、前記判定期間の周期で前記判定を行うことを特徴とする請求項１記載の半導体集積回路。
【請求項３】
前記電源監視部は、内部電源上の複数の位置に配置されることを特徴とする請求項２記載の半導体集積回路。
【請求項４】
前記リング発振器と前記カウンタとの組合せを自装置内に複数備え、
前記リング発振器と前記カウンタとの組合せそれぞれは、前記判定期間の終了が異なるタイミングとなるように構成され、
前記メモリは、各リング発振器に応じた上限値と下限値とを保持し、
前記判定部は、複数のカウンタの値を異なるタイミングで判定することを特徴とする請求項１記載の半導体集積回路。
【請求項５】
前記リング発振器と前記カウンタとの組合せは、内部電源上の複数の位置に配置されることを特徴とする請求項４記載の半導体集積回路。
【請求項６】
前記判定部は、前記判定結果をＣＰＵへ出力することを特徴とする請求項１乃至５のいずれか一項に記載の半導体集積回路。
【請求項７】
前記メモリは、前記上限値と前記下限値として、製品出荷工程において、前記リング発振器に対し、電源電圧値を変えて印加し、前記カウンタが測定した発振周波数に基づいて、製品の電圧保証範囲となる値を算出した値であることを特徴とする請求項１乃至６のいずれか一項に記載の半導体集積回路。
【請求項８】
半導体集積回路の誤作動防止方法であって、
クロック発振器の信号に基づいて、判定期間を計測し、
電源電圧に応じて発振周波数が変化するリング発振器の発振周波数を前記判定期間に測定し、
測定した発振周波数が、予めメモリに保持する上限値と下限値との範囲内であるかを判定し、
判定した結果をＣＰＵへ出力する誤作動防止方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路内の誤動作防止に関し、所定の部位の電源電圧を観測する手段を有し、その電圧データに基づき、誤動作を防止する半導体集積回路に関する。
【背景技術】
【０００２】
近年の半導体集積回路は、プロセスの微細化、低電圧化、消費電力の増加に伴い、半導体集積回路に対する電源の精度が求められてきており、電源監視の重要性が高まっている。
そのための電源監視方法としては、基板上、もしくは半導体チップ内に電源監視用の回路（主にアナログ回路で構成される）を設け、設定した電圧範囲を下回る場合にリセット等をかけることで、システムの安全性を確保しようとしていたが、下記の問題点が生じることとなった。
近年の半導体集積回路は電源供給源が複数あり、全ての電源供給源に対し電源電圧監視回路を設けると、面積が増大し、チップコストが増大する。また、主にアナログ回路で構成されるため、マスクレイアウト時の柔軟性が低くなる。
【０００３】
半導体集積回路においては、チップ内部で発生するスイッチングノイズや外来の電磁波による意図外のノイズによる電源変動が予想され、電源供給源の電源監視だけでは不十分である。また、半導体集積回路の電圧保証範囲に対し、設計条件・出荷検査スペックはチップ面内で生じる電圧降下量も加味して設定されるが、各回路動作はユーザの動作設定状態に依存するところが大きく、確実に保証できるとは限らなくなってきている。
【０００４】
例えば、特許文献１には、微少な電源電圧の降下量を半導体集積回路の面積を余り増大させずに、簡単な方法で精度よく測定する半導体集積回路及び電源電圧降下量の測定方法が開示されている。
【０００５】
図１１は、特許文献１に開示された半導体集積回路の構成を示す図である。この技術は、図１１に示されているように、電源電圧降下量測定用の発振回路（ＲｉｎｇＯＳＣ）をチップ面内に複数個配置する。このＲｉｎｇＯＳＣのクロック出力を外部に出力させるための選択回路を設け、テスタにてこの出力を測定することで、精度よく電圧降下量を調べるという発明である。また、この技術は、出荷工程の試験で使うことを目的としている。
具体的には、最初に、上記ＲｉｎｇＯＳＣを除く他の部分は動作させない"非動作状態"において、図１２に示すように配置した全てのＲｉｎｇＯＳＣの電源電圧に対する周波数特性を調べる。次に、"動作状態"において同様に全てのＲｉｎｇＯＳＣの電源電圧に対する特性を調べる。この"非動作状態"、"動作状態"で調べた特性情報を元に、図１３に示すように周波数変動量を電源変動量に換算し、チップ面内で生じている電圧降下量を精度よく測定する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−１４６６１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１の発明は、チップ面内における電圧降下量を製品の出荷工程で、小面積で精度よくスクリーニングするための手段であり、製品出荷後の実システムにおいて電源状態を監視し、必要なフェイルセーフ処理（ＣＰＵ等への異常通知）を行うことはできない。
しかしながら、実システムにおいては、前述したようにノイズ等の外的要因により半導体集積回路に供給される電圧が製品の保証範囲を下回ることが想定されるため、出荷工程で電圧降下量を測定しスクリーニングするだけでは不十分である。従って、実システム動作中に電源状態を監視できる構成が望まれる。
【課題を解決するための手段】
【０００８】
本発明に係る半導体集積回路の一態様は、クロック発振器、リング発振器、インターバルタイマ、カウンタ、メモリ、及び判定部を備える。クロック発振器は、例えば、水晶発振器のように電圧特性の影響を受けにくく、安定した周期のクロックを供給できる発振器である。リング発振器は、電源電圧に応じて発振周波数が変化する発振器である。インターバルタイマは、クロック発振器の信号に基づいて、所定の判定期間を計測する。カウンタは、所定時間にリング発振器が発振する発振周波数を供給する（発生させる）。メモリは、リング発振器の発振周波数の上限値と下限値とを保持する。判定部は、カウンタが測定した発振周波数が、メモリが保持する上限値と下限値との範囲内であるかを判定し、判定結果を出力する。電源電圧に応じて発振周波数が変化するリング発振器を、半導体集積回路に配置する。半導体集積回路の稼働中に、一定周期で、リング発振器の発振周波数をカウントし、所定の範囲内か否かを判定する。発振周波数が所定の範囲外となったときに、判定結果を外部に通知することにより、電源電圧が動作保証範囲を超えていることを検出できる。これにより、誤動作を防止することができる。
【０００９】
また、本発明に係る半導体集積回路の誤作動防止方法の一態様は、クロック発振器の信号に基づいて、判定期間を計測する工程、電源電圧に応じて発振周波数が変化するリング発振器の発振周波数を前記判定期間に測定する工程、測定した発振周波数が、予めメモリに保持する上限値と下限値との範囲内であるかを判定する工程、及び、判定した結果をＣＰＵへ出力する工程、を少なくとも実施する。
【発明の効果】
【００１０】
本発明によれば、実システム動作中に電源状態を監視できる構成を提供することが可能となる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態１の電源電圧監視回路の構成例を示すブロック図である。
【図２】本発明の実施形態１の動作例を示したタイミングチャート（正常動作時）である。
【図３】本発明の実施形態１の動作例を示したタイミングチャート（電圧低下動作時）である。
【図４】本発明の電源電圧監視回路のカウンタ値を不揮発性メモリに書き込むための装置である。
【図５】リング発振器１１の電圧−発振周波数特性図である。
【図６】電源電圧と周波数測定用カウンタの測定値の相関図と動作許容範囲を示す図である。
【図７】電源判定回路の詳細な構成例を示すブロック図である。
【図８】本発明の電源電圧監視回路でチップ各部の電源電圧を測定するためのブロック構成図である。
【図９】本発明の実施形態２の電源電圧監視回路の構成例を示すブロック図である。
【図１０】本発明の実施形態２の動作例を示したタイミングチャートである。
【図１１】特許文献１に開示された半導体集積回路の構成を示す図である。
【図１２】特許文献１に開示された、静特性の一例として、発振信号の周期の電源電圧の依存性を示すグラフである。
【図１３】特許文献１に開示された、静特性の一例として、出力信号の発振周波数の電源電圧の依存性を示すグラフである。
【発明を実施するための形態】
【００１２】
以下、本発明の実施形態について、図面を参照しながら説明する。説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。各図面において同一の構成または機能を有する構成要素および相当部分には、同一の符号を付し、その説明を省略する。
【００１３】
本発明に係る電源電圧監視手段は、電源電圧に応じて発振周波数が変化する複数の発振器Ａ（例えば、ＲｉｎｇＯＳＣ）、複数の発振器Ａに比べて安定した周期のクロックを供給する発振器Ｂ（例えば、水晶発振器）、発振器Ｂの出力に基づき、一定期間のパルスを発生させるインターバルタイマ、及び、インターバルタイマの出力に基づき、一定期間発振器Ａの出力をカウントする複数の周波数測定用のカウンタから成る。発振器Ａをチップ各部に分散配置することにより、チップ各部の電圧変動を発振器Ａの発振周波数に変換し、周波数カウンタで観測する。
動作電圧の許容範囲に対する発振周波数は、出荷検査において測定され、その値を不揮発性メモリ１５に記憶させる。これにより、実動作中の発振器の発振周波数と不揮発性メモリ１５のデータを比較し、許容範囲を越えた場合、リセット等の手段で半導体集積回路の動作を停止することにより誤動作を防止する。
以下、図面を参照しながら実施形態を説明する。
【００１４】
実施形態１．
図１は、本発明の実施形態１の電源電圧監視回路の構成例を示すブロック図である。図１に示す電源電圧監視回路１０は、リング発振器（ＲｉｎｇＯＳＣ）１１、周波数測定用カウンタ（カウンタ）１２、インターバルタイマ１３、発振器（ＯＳＣ）１４、不揮発性メモリ（メモリ）１５、及び電圧判定回路（判定部）１６により構成され、電源電圧変動をリング発振器１１の周波数変動に変換して監視する電源電圧監視手段を有する。
【００１５】
リング発振器１１は、電源電圧に応じて発振周波数が変化する。
周波数測定用カウンタ１２は、リング発振器１１の出力クロックのパルス数をカウントする周波数測定用のカウンタである。
インターバルタイマ１３は、この周波数測定用カウンタ１２がリング発振器１１の出力クロックのパルス数をカウントする期間（判定期間）を設定するものである。
発振器１４は、このインターバルタイマ１３のカウント・クロックとなる信号を供給する発振器であり、リング発振器１１に比べて安定した周期のクロックを供給する発振器である。例えば、水晶発振器のように電圧特性の影響を受けにくく、安定した周期のクロックを供給できる発振器を用いる。発振器１４は、リング発振器１１と明確に区別するため、「クロック発振器」ということもある。
電圧判定回路１６は、周波数測定用カウンタ１２の値と、判定コードとを、インターバルタイマ１３の周期に基づき、一定周期で比較し、比較結果を出力する。
実施形態１では、リング発振器１１、周波数測定用カウンタ１２、電圧判定回路１６から成る電圧監視部１７をチップ面内に複数個配置することで、チップ内各部の電源電圧が動作保証範囲を超えたことを判定する。
【００１６】
不揮発性メモリ１５は、リング発振器１１の判定期間における発振周波数の上限値と下限値とを保持する。具体的には、製品出荷工程において、半導体集積回路に対し、印加する電源電圧値を変えてリング発振器１１の周波数測定を行い、発振周波数と動作限界となる電源電圧値との関係を求め、製品の電圧保証範囲となる上限／下限の判定コードを算出し、この判定コードを書き込む。
上述した構成に加えて、電源電圧監視回路１０は、選択回路１８を備えていてもよい。選択回路１８は、複数の電圧監視部１７が有する周波数測定用カウンタ１２の値のうち、どの電圧監視部１７からの値を出力するかを選択する。選択回路１８は、例えば、製品の出荷工程で判定コードを算出する際に、どのＲｉｎｇＯＳＣの周波数測定結果を出すかを選択する。
【００１７】
電源電圧監視回路１０の出力によりチップ面内で生じる電源状態を監視し、電圧保証範囲を超えた場合にＣＰＵ等への異常通知を行うことにより、システムの安全性を高める。これにより、半導体集積回路の誤動作を防止する。
【００１８】
次に、実施形態１の動作について図２、図３を用いて説明する。図２は電源電圧が動作電圧範囲にある場合の動作タイミングチャート、図３は電源電圧が低下し、リング発振器１１の発振周波数が低下した場合の動作タイミングチャートである。
【００１９】
［電源電圧が動作電圧範囲に有る場合の動作例］
図２に示すとおり、発振器１４の出力に応じてインターバルタイマ１３は位相の異なる２つの出力（出力１、出力２）を出力する。周波数測定用カウンタはインターバルタイマ１３の出力１の立ち上がりエッジ（Ｔ０のタイミング）に同期してカウンタをリセットし、インターバルタイマ１３の出力２の立ち上がりエッジ（Ｔ１のタイミング）に同期してリング発振器１１の出力クロックのパルス数のカウントを開始し、またインターバルタイマ１３の出力１の立下りエッジ（Ｔ２のタイミング）でカウントを停止し、次のインターバルタイマ１３の立ち上がりエッジのタイミングまでカウンタ値を保持する。
電圧判定回路１６はインターバルタイマ１３の出力２の立下りエッジ（Ｔ３のタイミング）からインターバルタイマ１３の出力１の立ち上がりエッジの期間に周波数測定用カウンタ１２で測定されたカウント値と判定コードとの比較を行う。
この場合、判定コードの上限"１０"、下限"５"に対し、カウント値は"６"なので電圧判定回路出力は変化しない。
【００２０】
［電源電圧が動作電圧範囲を下回った場合の動作例］
図３はＴ４のタイミングで電圧低下が発生し、それに対応して発振器１４の発振周波数が低下した場合の例である。この場合Ｔ１'のタイミングで周波数測定用カウンタがカウントを開始し、Ｔ２'のタイミングでカウント動作を停止するが、リング発振器１１の発振周波数が低下したため、カウント値は"４"となり判定コードの下限を下回る。そのためＴ３'のタイミングで電圧判定回路１６の出力が変化し、電源電圧が許容範囲を超えたことを外部に通知する。
【００２１】
次に、実施形態１の電源電圧監視回路１０の動作保証範囲の上限／下限電圧値の設定方法について図４から図８を用いて説明する。
図４に示す回路構成において、製品出荷工程において使用する計測装置５０を用いて、半導体集積回路１００のチップ面内に複数個配置された各リング発振器１１の電源電圧に対する周波数特性（＝周波数測定用カウンタ１２の値）を計測する。このリング発振器１１は、図５に示すように電源電圧に応じて周波数が変わる特性を持つ。この計測により図６に示すように製品の動作保証範囲の上限／下限電圧に対する判定コード（上限判定コード／下限判定コード）を得る。この判定コードを出荷工程の計測装置５０を用いて図４に示す不揮発性メモリ１５に書き込む。選択回路１８によって複数の周波数測定用カウンタ１２の一つを選択することによって、複数のリング発振器１１それぞれの周波数測定を計測することが可能になる。図４では、計測工程で必要なリング発振器１１と周波数測定用カウンタ１２とを示し、電圧判定回路１６を省略している。
【００２２】
図７は、電圧判定回路の詳細な構成例を示すブロック図である。図７に示すように、図４の周波数測定用カウンタ１２を、図４のインターバルタイマ１３で設定される一定周期でカウント動作を行い、一定周期でキャプチャしたカウント値と、図４で得られた電圧保証範囲を示す上限電圧／下限電圧の判定コードとの比較を行い、判定コード範囲外（＝電圧保証範囲外）の場合にＣＰＵ等へパルス出力（＝異常通知）を行う。
図４に示すリング発振器１１，周波数測定用カウンタ１２及び、図７に示す電圧判定回路１６からなる電圧監視部１７を図８に示すようにチップ面内の内部電源領域８１に複数個配置する。特に図示しないが、内部電源領域８１には、ＣＰＵ等を含む機能ブロックが適宜配置されている。なお、図４、図８に示す発振器１４は、安定した外部電源領域８２に配置され、電源状態に依らず安定したクロックを出力できる水晶発振器等で構成される。特に図示しないが、外部電源領域８２には各種Ｉ／Ｏピンが接続されるＩ／Ｏパッド、入出力回路（バッファ等）、電源回路等が配置されている。これによりチップ面内で生じる電源状態を監視することができ、電圧保証範囲を超えた場合にＣＰＵ等への異常通知を行うことが可能となる。
【００２３】
本発明に係る実施形態１の電源電圧監視手段によれば次の効果が得られる。
コンパレータなど、アナログ回路を用いて電源監視する手法もあるが、本実施形態は、ロジック回路のみで構成することができ、比較的小さな面積で電源電圧監視手段を実現することができる。また、ロジック回路で構成可能なため、アナログ回路を用いた手法よりもレイアウトが容易である。
ロジック回路を用いて電源監視が可能であり、実システム動作中に電源状態を監視することができる。また、監視するための電圧範囲を出荷工程において各監視回路の位置に応じて任意に設定することができ、製品の特性に応じて柔軟な設定が可能である。
電源電圧監視回路１０をマイクロ・コンピュータに搭載することにより、その検出信号を用いて、即座にリセット、割り込み等を発動するなど、誤動作防止の応用性が広がり、システムの安全性をより高めることが可能である。
【００２４】
実施形態２．
図９は、本発明の実施形態２の電源電圧監視回路の構成例を示すブロック図である。本実施形態の電源電圧監視回路２０では、リング発振器１１−１、１１−２、１１−３と周波数測定用カウンタ１２−１、１２−２、１２−３との３組の組合せを備える構成例を示しているが、３組に限られることはなく、ｎ＜（カウント時間／判定時間）を満足すればｎ個まで配置することができる。
本実施形態は電圧判定回路２６を複数組のリング発振器１１と周波数測定用カウンタ１２とで共用する構成にしている。そのため各周波数測定用カウンタ１２の出力を切り替えるデータ選択回路２８と不揮発性メモリ１５からの判定コードを順に読み出すためのアドレス生成回路２９を追加している。
【００２５】
次に、実施形態２の動作を説明する。図１０に本実施形態のタイミングチャートを示している。実施形態１では、複数の電圧判定回路１６が、周波数測定用カウンタ１２の値を同じタイミングで判定していたが、実施形態２では、一つの電圧判定回路２６が複数の周波数測定用カウンタ１２−１〜１２−３の値を異なるタイミングで判定する。従って、実施形態１で示したＴ０のタイミングをＴｘ０、Ｔ１のタイミングをＴｘ１、Ｔ２，Ｔ３のタイミングをそれぞれＴｘ２、Ｔｘ３（ｘ＝１，２，３）で示している。Ｔｘ０のタイミングで各周波数測定用カウンタのリセットを行い、Ｔｘ１のタイミングでカウントスタート、Ｔｘ２のタイミングでカウントストップ、Ｔｘ３のタイミングで判定する動作は実施形態１と同様である。
ただし、電圧判定回路２６に入力する判定コードはタイミングによって切り替える必要があるため発振器１４出力の立ち上がりエッジに同期して判定コードの取り込みを行っている。
【００２６】
本発明に係る実施形態２の電源電圧監視手段によれば、各周波数測定用カウンタ１２に接続されている電圧判定回路２６を共用化することで、実施形態１よりも小面積で構成することができる。
【００２７】
以上の説明したように、本発明の上記各実施形態に係る電源電圧監視手段は、電源電圧に応じて発振周波数が変化するリング発振器を半導体集積回路内に複数配置して電源電圧を監視するものであり、リング発振器１１の周波数を測定する手段と、周波数を判定する判定コードを保持する手段と、電圧を判定する手段とを有する。
周波数を判定する手段は、上述したリング発振器１１と、その周波数測定用カウンタ１２と、この周波数測定用カウンタ１２を一定周期でカウントさせるためのインターバルタイマ１３と、このインターバルタイマ１３のクロックとなる、電圧特性の影響を受けにくい発振器１４により実現する。
【００２８】
判定コードを保持する手段は、製品出荷工程において、リング発振器１１に対し、印加する電源電圧値を変えて周波数測定を行い、発振周波数（＝前記周波数測定用カウンタ１２のカウント値）と電源電圧値との関係を求め、製品の電圧保証範囲となる上限／下限の判定コードを算出し、この判定コードを、不揮発性メモリ１５に書き込む工程により実現する。
電圧判定手段は、周波数測定用カウンタ１２の値と、不揮発性メモリ１５に記録した判定コードを、インターバルタイマ１３の周期（判定期間）に基づき、一定周期で比較を行う電圧判定回路１６、２６により実現する。
リング発振器１１、周波数測定用カウンタ１２、及び電圧判定回路１６を含む電圧監視部１７、または、リング発振器１１と周波数測定用カウンタ１２との組合せをチップ面内に複数個配置することで、チップ面内で生じる電源状態を監視し、電圧保証範囲を超えた場合にＣＰＵ等への異常通知を行うことにより、システムの安全性を高めることができる。
【００２９】
なお、本発明は上記に示す実施形態に限定されるものではない。本発明の範囲において、上記実施形態の各要素を、当業者であれば容易に考えうる内容に変更、追加、変換することが可能である。
【符号の説明】
【００３０】
１０、２０  電源電圧監視回路
１１、１１−１、１１−２、１１−３  リング発振器（ＲｉｎｇＯＳＣ）
１２、１２−１、１２−２、１２−３  周波数測定用カウンタ（カウンタ）
１３  インターバルタイマ
１４  発振器（ＯＳＣ）
１５  不揮発性メモリ
１６、２６  電圧判定回路
１７  電圧監視部
２８  データ選択回路
２９  アドレス生成回路
５０  計測装置
８１  内部電源
８２  外部電源
１００  半導体集積回路
【図１】
2012222192.tif 000003
【図２】
2012222192.tif 000004
【図３】
2012222192.tif 000005
【図４】
2012222192.tif 000006
【図５】
2012222192.tif 000007
【図６】
2012222192.tif 000008
【図７】
2012222192.tif 000009
【図８】
2012222192.tif 000010
【図９】
2012222192.tif 000011
【図１０】
2012222192.tif 000012
【図１１】
2012222192.tif 000013
【図１２】
2012222192.tif 000014
【図１３】
2012222192.tif 000015