(57)【要約】【課題】電子回路表面に形成される電極端子の幅が狭くなって、半田レジスト膜の開口部のアスペクト比が大きくなった場合でも、電極端子との良好な電気的接続を確保することができ、外部の回路基板との良好な接続が実現できる接続用端子を備えた電子回路の製造方法を提供すること。【解決手段】表面に電極端子１２が形成された基板１１の前記表面に、前記電極端子１２部分に開口部１４を有する半田レジスト膜１３を形成するレジスト膜形成工程と、前記半田レジスト膜１３の前記開口部１４が形成された部分に半田ペースト５を塗布するペースト塗布工程と、塗布された前記半田ペースト５を溶融させるリフロー工程とを備え、前記半田ペースト５が、前記半田レジスト膜１３の前記開口部１４よりも小さな粒径を有する半田粒子と、前記リフロー工程後に固化して補強層７となる補強樹脂成分とを含む。【選択図】図３
2012124427.tif 000002
【特許請求の範囲】
【請求項１】
表面に電極端子が形成された基板の前記表面に、前記電極端子部分に開口部を有する半田レジスト膜を形成するレジスト膜形成工程と、
前記半田レジスト膜の前記開口部が形成された部分に半田ペーストを塗布するペースト塗布工程と、
塗布された前記半田ペーストを溶融させるリフロー工程とを備え、
前記半田ペーストが、前記半田レジスト膜の前記開口部の大きさよりも小さな粒径を有する半田粒子と、前記リフロー工程後に固化して補強層となる補強樹脂成分とを含むことを特徴とする電子部品の製造方法。
【請求項２】
前記リフロー工程により、半田ペースト中の前記半田粒子が凝集して接続用端子を形成する請求項１に記載の電子部品の製造方法。
【請求項３】
前記ペースト塗布工程と前記リフロー工程の間に、前記半田レジストの前記開口部に接続用端子を形成する金属ボールを配置するボール配置工程を備える請求項１に記載の電子部品の製造方法。
【請求項４】
前記半田レジストの前記開口部における、前記半田レジスト膜の厚さに対する前記開口部部分の幅の比であるアスペクト比が０．２０以上である請求項１から３のいずれか１項に記載の電子部品の製造方法。
【請求項５】
請求項１から５のいずれか１項に記載の製造方法により製造された電子部品である半導体装置を、他の半導体装置に積層して積層型半導体装置を製造することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板に形成された電極端子に他の回路基板等に接続される接続用端子が形成された電子部品の製造方法、および、電子部品である半導体装置を他の半導体装置に積層する積層型の半導体装置の製造方法に関し、特に、電極端子面積が縮小しても、電気的接続が確保され固着強度が向上された接続用端子を備えた電子部品の製造方法および半導体装置の製造方法に関する。
【背景技術】
【０００２】
表面実装型の半導体装置、例えばボールグリッドアレイ（ＢＧＡ）やチップサイズパッケージ（ＣＳＰ）では、半導体素子とパッケージを構成する基板との接続用端子として半田ボールがよく用いられている。
【０００３】
ここで、半導体素子の表面に形成された電極端子に、半田ボールからなる接続用端子を形成する従来の半導体装置の製造方法について、図２２から図３０を用いて説明する。
【０００４】
まず、一般の半導体技術によって形成された図示しない各種の素子や回路配線を備える半導体素子１１１の電極端子１１２が形成されている表面に、電極端子１１２が形成されている位置に開口部１１４を有する、半田レジスト膜１１３が形成された、図２２に示す半導体装置本体１０１を得る。
【０００５】
次に、半導体装置本体１０１の、半田レジスト膜１１３に形成された開口部１１４により露出している電極端子１１２上に、フラックス１１８を供給する。フラックス１１８の供給は、例えば図２２に示すような、半田レジスト膜１１３の開口部１１４位置に対応して貫通孔１１６が形成されているスクリーン１１５と、スキージ１１７を用いたスクリーン印刷法を用いることができる。
【０００６】
また、例えば図２３に示すように、先端にフラックス１１８が転写された転写ピン１２２を複数本備えた転写装置１２１を上下させて、開口部１１４の位置にフラックス１１８を供給するという方法を採用する場合もある。
【０００７】
このようにして、図２４に示すように、半田レジスト膜１１３に形成された開口部１１４部分に、電極端子１１２を覆うようにフラックス１１８が塗布された半導体装置本体１０１が得られる。
【０００８】
その後、フラックス１１８が形成されている、電極端子１１２上の半田レジスト膜１１３の開口部１１４位置にそれぞれ対応させて、半田ボール１２４を配置する。
【０００９】
半田ボール１２４の配置は、例えば図２５に示すように、半導体基板１０１上の電極１１２の配置間隔に対応して複数個の半田ボール１２４を吸着する半田ボール吸着ジグ１２３を用いて行う。半田ボール吸着１２３ジグは、多数の半田ボール１２４を収容した図示しない容器内から必要な数の半田ボール１２４を拾い上げ、それぞれの半田ボール１２４が対応するフラックス１１８形成位置に重なるように位置させた状態で半田ボール１２４の保持を解除し、フラックス１１８の形成位置上にそれぞれの半田ボール１２４を落下させる。
【００１０】
また、図２６に示すように、半田レジスト膜１１３の開口部１１４に相当する位置が開口したマスク１２５を半導体装置本体１０１の上側に設置し、多数の半田ボール１２４を載せた状態でマスク１２５を揺動させて、マスク１２５の開口部から半田レジスト膜１１３の開口部１１４の位置に半田ボール１２４を落下させ、所望の位置に半田ボール１２４を搭載するなどの方法を用いることができる。
【００１１】
このようにして、半導体装置本体１０１のそれぞれの電極端子１１２上にフラックス１１８を介して、半田ボール１２４が搭載される。この状態を図２７に示す。
【００１２】
次に、半田ボール１２４が一部溶解する温度でのリフロー工程を経ることで、図２８に示すように、半田ボール１２４と電極端子１１２とが半田接合され、電極端子１１２にそれぞれ半田ボール１２４からなる接続端子が形成された半導体装置本体５００が得られる。
【００１３】
その後、図２９に示すように、半導体装置本体５００を、例えば、容器１２６に入った有機溶剤または純水などの洗浄液１２７中に浸漬させて、半田ボール１２４の周囲に付着しているフラックス１１８の残渣を除去する。
【００１４】
このようにして、図３０に示す、半導体基板の電極端子に接続端子としての半田ボールが配置された従来の半導体装置本体５００を得る。
【００１５】
近年、半導体装置の高密度実装の要求に伴って、半導体素子の端子数の増加や端子ピッチの縮小が進んだ結果、半導体素子に形成される電極端子の幅が狭くなり、これに対応して、接続用端子に用いられる半田ボールの直径も縮小されてきている。さらに、半導体装置内の配線の引き回しも困難さが増しており、半田ボールを介して半導体装置本体が接続されるパッケージ基板などの外部基板の配線電極の面積も縮小されてきている。
【００１６】
このような、電極端子ピッチの狭小化や半田ボールの小径化によって生じる半田ボールの搭載不良に対応するために、樹脂製の被服層で覆われた半田ボールを用い、リフロー工程で被覆層を一旦溶融させた後に固化して半田ボールを補強することで、その落下を防止するという電子部品の接続用端子に関する技術が提案されている（特許文献１参照）。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特開２００７−１１５８５８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１８】
上記従来の半導体装置の製造方法では、半導体素子に形成される電極端子幅の狭小化や、これに伴う半田ボール径の小経化に十分対応することができない。特に、半導体素子に形成される電極端子の幅が狭くなると、半田レジスト膜の開口部部分で、電極端子の幅に対応して形成された開口部部分の幅に対する半田レジスト膜の厚さの比であるアスペクト比が大きくなり、半田ボールが電極端子に接触しない場合が生じる。
【００１９】
このような、半田ボールと電極端子との接触不良を解消するためには半田ボール径をさらに小さくすることが考えられるが、半田ボール径が小さくなりすぎた場合には、半田ボールが接続される外部基板側の配線電極との接触面積が小さくなり、十分に電気的導通を得ることが困難となる場合が想定される。また、半田ボール径が小さくなった場合には、複数の半導体装置が積層される積層型半導体装置の場合に、２つの半導体装置間の間隔が狭くなってしまい、両者が不所望に接触してしまうなどの不都合が生じることになる。
【００２０】
また、上記した半田レジスト膜の開口部のアスペクト比が大きくなることにより生じる不都合は、上記特許文献１に記載された、半田ボールに被覆した樹脂膜で半田ボールの固着を補強するという技術を用いても解消することはできない。
【００２１】
そこで本発明は上記課題に鑑みて、電子回路表面に形成される電極端子の幅が狭くなって、半田レジスト膜の開口部のアスペクト比が大きくなった場合でも、電極端子との良好な電気的接続を確保することができ、外部の回路基板との良好な接続が実現できる接続用端子を備えた電子回路の製造方法を提供することを目的とする。さらには、積層型半導体装置に用いた場合にも不都合が生じない高さを有する接続用電極が形成された半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２２】
上記の課題を解決するために、本発明の電子回路の製造方法は、表面に電極端子が形成された基板の前記表面に、前記電極端子部分に開口部を有する半田レジスト膜を形成するレジスト膜形成工程と、前記半田レジスト膜の前記開口部が形成された部分に半田ペーストを塗布するペースト塗布工程と、塗布された前記半田ペーストを溶融させるリフロー工程とを備え、前記半田ペーストが、前記半田レジスト膜の前記開口部よりも小さな粒径を有する半田粒子と、前記リフロー工程後に固化して補強層となる補強樹脂成分とを含むことを特徴とする。
【００２３】
また、本発明の半導体装置の製造方法は、本発明にかかる電子部品の製造方法により製造された電子部品である半導体装置を、他の半導体装置に積層して積層型半導体装置を製造することを特徴とする。
【発明の効果】
【００２４】
本発明の電子部品の製造方法は、半田レジスト膜の開口部に、開口部よりも小さな粒径の半田粒子を含む半田ペーストを塗布するため、半田粒子が半田レジスト膜の開口部内に入り込んで、電極端子と接触することができる。また、半田ペーストに、リフロー工程後に補強層となる補強樹脂成分を含むため、電極端子と電気的に良好な接続が確保され、かつ、強固に固着された接続用端子を備えた電子部品を製造することができる。
【００２５】
また、本発明の半導体装置の製造方法は、本発明にかかる電子部品である半導体装置を他の半導体装置に積層することで、電極端子の幅が狭くても所定の高さを備えた接続用端子を形成することができ、積層された半導体装置同士が不所望に接触するなどして生じる不都合を、効果的に回避することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の第１の実施形態にかかる電子部品の製造方法におけるペースト塗布工程の例を示す概略断面図である。
【図２】本発明の第１の実施形態にかかる電子部品の製造方法におけるペースト塗布工程後の状態を示す概略断面図である。
【図３】本発明の第１の実施形態にかかる電子部品の製造方法におけるリフロー工程後の状態を示す概略断面図である。
【図４】本発明の第１の実施形態にかかる電子部品の製造方法における半導体装置本体部と外部の回路基板との接合を示す概略断面図である。
【図５】本発明の第２の実施形態にかかる電子部品の製造方法におけるペースト塗布工程の第１の例を示す概略断面図である。
【図６】本発明の第２の実施形態にかかる電子部品の製造方法におけるペースト塗布工程の第２の例を示す概略断面図である。
【図７】本発明の第２の実施形態にかかる電子部品の製造方法におけるペースト塗布工程後の状態を示す概略断面図である。
【図８】本発明の第２の実施形態にかかる電子部品の製造方法における半田ボール供給方法の第１の例を示す概略断面図である。
【図９】本発明の第２の実施形態にかかる電子部品の製造方法における半田ボール供給方法の第２の例を示す概略断面図である。
【図１０】本発明の第２の実施形態にかかる電子部品の製造方法における半田ボールが供給された後の状態を示す概略断面図である。
【図１１】本発明の第２の実施形態にかかる電子部品の製造方法におけるリフロー工程後の状態を示す概略断面図である。
【図１２】本発明の第２の実施形態にかかる電子部品の製造方法におけるフラックス残渣を除去する工程を示す概略断面図である。
【図１３】従来の半導体装置の製造方法における半田ボール接続不良発生の原因を示す模式図である。
【図１４】従来の半導体装置の製造方法における半田ボール接続不良の発生率を示す図である。
【図１５】本発明の第３の実施形態にかかる積層型の半導体装置の第１の製造方法の最初の工程を示す概略断面図である。
【図１６】本発明の第３の実施形態にかかる積層型の半導体装置の第１の製造方法の次の工程を示す概略断面図である。
【図１７】本発明の第３の実施形態にかかる積層型の半導体装置の第１の製造方法における半導体装置が積層された状態を示す概略断面図である。
【図１８】本発明の第３の実施形態にかかる積層型の半導体装置の第１の製造方法のさらに次の工程を示す概略断面図である。
【図１９】本発明の第３の実施形態にかかる積層型の半導体装置の第２の製造方法の最初の工程を示す概略断面図である。
【図２０】本発明の第３の実施形態にかかる積層型の半導体装置の第２の製造方法の次の工程を示す概略断面図である。
【図２１】本発明の第３の実施形態にかかる積層型の半導体装置の概略構成を示す断面図である。
【図２２】従来の半導体装置の製造方法におけるフラックスを塗布する第１の方法を示す概略断面図である。
【図２３】従来の半導体装置の製造方法におけるフラックスを塗布する第２の方法を示す概略断面図である。
【図２４】従来の半導体装置の製造方法におけるフラックス塗布後の状態を示す概略断面図である。
【図２５】従来の半導体装置の製造方法における半田ボールを供給する第１の方法を示す概略断面図である。
【図２６】従来の半導体装置の製造方法における半田ボールを供給する第２の方法を示す概略断面図である。
【図２７】従来の半導体装置の製造方法における半田ボールが供給された状態を示す概略断面図である。
【図２８】従来の半導体装置の製造方法におけるリフロー後の状態を示す概略断面図である。
【図２９】従来の半導体装置の製造方法におけるフラックス残渣を洗浄する工程を示す概略断面図である。
【図３０】従来の半導体装置の概略構成を示す断面図である。
【発明を実施するための形態】
【００２７】
本発明の電子部品の製造方法は、表面に電極端子が形成された基板の前記表面に、前記電極端子部分に開口部を有する半田レジスト膜を形成するレジスト膜形成工程と、前記半田レジスト膜の前記開口部が形成された部分に半田ペーストを塗布するペースト塗布工程と、塗布された前記半田ペーストを溶融させるリフロー工程とを備え、前記半田ペーストが、前記半田レジスト膜の前記開口部の大きさよりも小さな粒径を有する半田粒子と、前記リフロー工程後に固化して補強層となる補強樹脂成分とを含む。
【００２８】
上記本発明の電子部品の製造方法は、半田ペースト塗布工程で半田レジスト膜の開口部に塗布される半田ペーストが、半田レジスト膜の開口部の大きさよりも小さな粒径の半田粒子を含んでいる。このため、電極端子の幅が狭く、半田レジスト膜の開口部のアスペクト比が大きい場合でも、半田粒子が開口部内部に入り込んで、電極端子と確実に接触することができる。また、半田ペーストに、リフロー工程後に補強層となる補強樹脂成分を含むため、リフロー工程後に形成される接続端子を、電子部品表面に強固に固着することができる。このため、電子部品の表面に形成される電極端子の幅が狭くなった場合でも、電気的に良好な接続が確保され、かつ、強固に固着された接続用端子を備えた電子部品を製造することができる。
【００２９】
前記電子部品の製造方法において、前記リフロー工程により、半田ペースト中の前記半田粒子が凝集して接続用端子を形成することが好ましい。このようにすることで、半田ボールを所定位置に配置する必要が無くなり、製造工程を簡略化することができるとともに、電極端子と電気的に接続された接続用端子を有する電子部品を容易かつ確実に製造することができる。
【００３０】
また、前記ペースト塗布工程と前記リフロー工程の間に、前記半田レジストの前記開口部に接続用端子を形成する金属ボールを配置するボール配置工程を備えることが好ましい。このようにすることで、電極端子との電気的接続が確保された半田ボールを有する接続用端子を得ることができる。
【００３１】
さらに、前記半田レジストの前記開口部における、前記開口部部分の幅に対する前記半田レジスト膜の厚さの比であるアスペクト比が０．２０以上であることが好ましい。半田ボールと電極端子との電気的接続を得ることが困難な狭い幅の電極端子に対しても、確実に電気的な接続を得ることができる。
【００３２】
また、上記本発明の製造方法により製造された電子部品である半導体装置を、他の半導体装置に積層して積層型半導体装置を製造することが好ましい。このようにすることで、積層される半導体装置と、積層する半導体装置が接触することを回避することができる半導体装置の製造方法を得ることができる。
【００３３】
以下、本発明の電子部品の製造方法について、図面を参照して説明する。
【００３４】
なお、以下で参照する各図は、説明の便宜上、本発明の製造方法で製造される電子部品を構成する部材のうち、本発明を説明するために必要な主要部材のみを簡略化して示したものである。従って、本発明の製造方法で製造される電子部品は、参照する各図に示されていない任意の構成部材を備えることができる。
【００３５】
また、各図中の部材の寸法は、実際の構成部材の寸法および各部材の寸法比率等を必ずしも忠実に表したものではない。
【００３６】
（第１の実施形態）
本発明の電子部品の製造方法の第１の実施形態として、電子部品が半導体装置である場合を例示して説明する。第１の実施形態では、電子部品である半導体装置を外部の基板と接続する接続用端子を、半田粒子と補強樹脂成分とを含む半田ペーストを用いて形成する方法について説明する。
【００３７】
図１は、本実施形態にかかる半導体装置の製造方法におけるペースト塗布工程の状況を示す概略断面図である。
【００３８】
本実施形態の半導体装置の製造方法は、まず、通常の半導体素子製造技術である、薄膜形成工程や注入・拡散工程などを経て、図示しない各種の素子や配線を含む電子回路が形成された基板である半導体基板１１の表面に、半田レジスト膜１３を塗布するレジスト膜塗布工程を有する。このレジスト膜形成工程は、半導体素子１１の表面に形成されている半導体素子１１に形成された電子回路とパッケージ基板などの外部の基板とを接続する端子である電極端子１２部分に、電極端子１２の大部分を露出させる開口部１４が形成された半田レジスト膜１３を塗布形成された半導体装置本体１を得るものであり、開口部１４の形成には、一般的なフォトリソグラフィー技術を用いることができることから、本明細書での図示を含めた詳細な説明は省略する。
【００３９】
なお、半田レジスト膜１３を形成する半田レジストとしては、熱硬化性エポキシ樹脂、感光性エポキシ樹脂などを用いることができ、半田レジスト膜１３の厚さは、一例として４０μｍである。
【００４０】
図１は、電極端子１２部分に開口部１４が形成された半田レジスト膜１３を備えた半導体装置本体１の、半田レジスト膜１３の開口部１４部分に、半田粒子と補強樹脂成分とを含んだ半田ペースト５を塗布する様子を示している。
【００４１】
半田ペースト５は、図１に示すように、半田ペースト５が塗布される部分、すなわち、電極端子１２の上部でありレジスト膜１３の開口部１４に相当する部分に所定の貫通孔３が形成されたスクリーン２と、スキージ４とを用いたスクリーン印刷法によって、所定の位置に塗布される。
【００４２】
半田ペースト５は、半田粒子と補強樹脂成分とを含んでいる。
【００４３】
本実施形態の半導体装置の製造方法で用いる半田ペースト５に含まれる半田粒子は、半田ペースト５が塗布される半田レジスト膜１３に形成された開口部１４の大きさである開口径よりも小さな粒径を有している。また、半田ペースト５には、半田粒子とともに金属成分を含むことができ、フラックス成分を含ませることができる。
【００４４】
具体的には、半田ペースト５は、半田粒子を含む金属成分を補強樹脂成分としての熱硬化型の接着剤に混入したものとすることができる。
【００４５】
本実施形態では、熱硬化型の接着剤として熱硬化性樹脂および固形樹脂を含有し、半田酸化膜を除去する活性作用を備えた熱硬化型のフラックスが用いられている。固形樹脂は、常温において固体であり加熱により液状に変化する性質を有しており、後のリフロー工程時に加熱されたときに、接着剤成分の流動性を高め、冷却後には固化して樹脂補強部の強度を高める機能を有する可塑剤として用いられている。
【００４６】
半田ペースト５の半田粒子としては、鉛成分を含まないいわゆる鉛フリー半田が採用されている。また、リフロー工程での加熱温度が低く設定されることを望まれるような半導体素子を用いることを想定して、例えば、Ｓｎ（錫）−Ｂｉ（ビスマス）系の半田、液相線温度１３９℃のものなどが選定される。また、本実施形態に用いられている半田ペースト５の半田粒子の径は、一例として、５μｍから３０μｍ程度のものである。
【００４７】
Ｓｎ−Ｂｉ系の半田粒子には、Ａｇ（銀）を１ｗｔ％〜３ｗｔ％の配合比で加えることにより、半田強度を向上させることができる。半田粒子の半田ペースト５全体に占める割合は、一例として７０ｗｔ％〜９２ｗｔ％の範囲である。
【００４８】
なお、半田ペースト５に含まれる半田粒子以外の金属成分としては、Ａｇ（銀）の他にも、Ｐｄ（パラジウム）、Ａｕ（金）などを用いることができ、これらの金属を箔状にした金属粉を、０．５ｗｔ％〜１０ｗｔ％の配合比で混入することにより、半田接合性を向上させることができる。
【００４９】
これら、半田ペースト５に含ませることのできる金属成分は、使用される半田の融点よりも高温の融点を有し、大気中で酸化膜を生成しないものである。また、半田の粒子が溶融した流動状態において、半田成分が表面に沿って濡れやすい材質であることから、リフロー工程での半田接合過程において、これら含有される金属粉が核となって溶融半田を凝集させ、半田の濡れ性を向上させるという効果を有している。
【００５０】
また、半田ペースト５に含まれる固形樹脂としては、半田の液相線温度が固形樹脂の軟化温度以上となるような組み合わせで選定される。このような組み合わせを選定することにより、リフロー工程において溶融半田の流動が、半田ペースト５中の樹脂成分によって妨げられる度合いが少なくなり、良好な半田接合を行うことができるという利点がある。
【００５１】
本実施形態の半導体装置の製造方法に用いられる半田ペースト５に含まれる熱硬化性の接着剤成分は、基本組成として、エポキシを成分とする主剤、この主剤を熱硬化させる硬化剤および硬化促進剤、半田の酸化膜を除去する活性剤、熱可塑性の固形樹脂より成る可塑剤および溶剤を含んだ構成となっている。
【００５２】
各成分の種類および配合比の具体例としては、まず主剤として、水添ビスフェノールＡ型エポキシ樹脂（３０ｗｔ％〜４５ｗｔ％） 、硬化剤として、メチルテトラヒドロ無水フタル酸（３０ｗｔ％〜４５ｗｔ％） 、硬化促進剤として、２−フェニル４−メチル５−ヒドロキシメチルイミダゾール（１ｗｔ％〜２ｗｔ％）、活性剤として、ｍ−ヒドロキシ安息香酸（３ｗｔ％〜１０ｗｔ％）、可塑剤として、アルキルフェノール変性キシレン樹脂（２ｗｔ％〜２０ｗｔ％）、そして溶剤として、ブチルカルビトール（０ｗｔ％〜５ｗｔ％）を用いることができる。
【００５３】
上述の各成分として、以下の物質が代替物質として選択可能である。
【００５４】
まず、主剤としては、水添ビスフェノールＡ型エポキシ樹脂に替えて、３，４エポキシシクロヘキセニルメチル−３，’４’エポキシシクロヘキセンカルボキシレート、ビスフェノールＦ型エポキシ樹脂またはビスフェノールＡ型エポキシ樹脂が選択可能である。
【００５５】
硬化剤としては、メチルテトラヒドロ無水フタル酸に替えて、メチルヘキサヒドロ無水フタル酸が、硬化促進剤としては、２−フェニル４−メチル５−ヒドロキシメチルイミダゾールに替えて、２−フェニル４ 、５ジヒドロキシメチルイミダゾールが選定できる。
【００５６】
活性剤としては、ｍ−ヒドロキシ安息香酸に替えて、メサコン酸が、また可塑剤としては、アルキルフェノール変性キシレン樹脂に替えて、脂肪酸アマイドもしくは高重合ロジンが、そして溶剤としては、ブチルカルビトールに替えて、メチルカルビトールを選択することが可能である。
【００５７】
これら、各成分として代替可能な物質を用いた場合でも、それぞれの配合比は、上記した具体例の配合例に示す数値と同じとすることができる。
【００５８】
また硬化剤として用いられる酸無水物は、それ自体で酸化膜を除去する活性作用を有していることから、活性剤の配合を省略してもよい。
【００５９】
熱硬化性樹脂としては、主剤として、エポキシ系以外にも、アクリル系、ウレタン
系、フェノール系、尿素系、メラミン系、不飽和ポリエステル系、アミン系、ケイ素系の
いずれか１つを含む材質を選定することができる。
【００６０】
可塑剤として用いられる固形樹脂としては、テルペン樹脂、フェノール樹脂、キシレン樹脂、ユリア樹脂、メラニン樹脂、非結晶性ロジン、イミド樹脂、オレフィン樹脂、アクリル樹脂、アミド樹脂、ポリエステル樹脂、スチレン、ポリイミド、脂肪酸誘導体から選ばれた少なくとも１ つが熱硬化性樹脂中に混入される。
【００６１】
なお、これらの固形樹脂を選定する際には、主剤の成分との関連で主剤に対して相溶性を有する固形樹脂を選定することにより、固形樹脂を主剤中に混入させる際に、気化性のガス分を含む溶剤を使用することなく流動性を備えた液状の樹脂を実現することが可能となる。このようにすることで、溶剤から気化するガスによるリフロー装置内へのガス成分の付着や工場内の作業環境の汚染など、溶剤使用による環境負荷を低減することが可能となる。
【００６２】
図１に示すスクリーン印刷法により、半田レジスト膜１３に形成された開口部１４上に半田ペースト５が塗布された状態を図２に示す。本実施形態の半導体装置の製造方法では、半田ペースト５によって、半導体装置本体１をパッケージ基板などの外部基板と接続する接続用端子を形成するため、半田ペースト５の塗布高さを高くすることが好ましく、半田レジスト膜１３に形成された開口部１４の開口幅に対して、その１〜３倍程度とすることが好ましい。例えば、開口部１４の開口幅が１５０μｍである場合には、塗布後の半田ペースト５の高さは、１５０μｍから４５０μｍ程度とすることが好ましい。
【００６３】
もしくは、マスク２の開口サイズを大きくして半田ペースト５の塗布幅を大きくすることが好ましく、半田レジスト膜１３に形成された開口部１４の開口幅に対して、その１〜３倍程度とすることが好ましい。例えば、開口部１４の開口幅が１５０μｍである場合には、塗布後の半田ペースト５の塗布幅は、１５０μｍから４５０μｍ程度とすることが好ましい。
【００６４】
その後、半田ペースト５が塗布された半導体装置本体１を１５０〜２５０℃程度に加熱するリフロー工程を経ることで、図３に示すように、半田ペースト５が一旦溶融した後に、半田粒子を凝縮させ、接続用端子６が形成される。接続用端子６の主な成分は半田であり、好ましい条件のリフロー工程を経ることにより、接続用端子６をボール状に近づけることができる。
【００６５】
リフロー工程において、半田ペースト５中に含まれていた補強樹脂成分が接続用端子６の周囲に広がり、半田レジスト膜１３と接続用端子６とを固着して、接続用端子６の接合部の補強層７となる。
【００６６】
リフロー工程後の半田装置本体部１は、図４に示すように、接続用端子６に相当する位置に電極パッド１６が形成された、パッケージ基板などの外部基板１５に接続されて、半導体装置１００が得られる。
【００６７】
本実施形態にかかる半導体装置の製造方法によれば、ペースト塗布工程によって、半田粒子と補強樹脂成分を含んだ半田ペースト５を電極部１２上方の半田レジスト膜１３の開口部１４に塗布し、これをリフロー工程で溶融・凝縮することにより、半導体装置本体１の電極端子１２と外部基板１５の電極パッド１６とを接続する接続用端子６を形成している。このため、半田レジスト膜１３に形成された開口部１４の開口径が小さい場合でも、この開口径よりも小さな粒径を有する半田ペースト５中の半田粒子が電極端子１２に接触し、接合不良の発生を抑制することができる。また、半田ペースト５に含まれる、補強樹脂成分が接続用端子６の周辺に残って補強層７となるため、接続用端子６の強度を向上させることができる。
【００６８】
このように、本実施形態の半導体装置の製造方法によれば、半導体素子１１に形成される電極端子１２の幅が狭くなった場合でも、外部基板１５に形成された電極パッド１６と半導体素子１１の電極端子１２との良好な電気的接続を確保することができる半導体装置１００を得ることができる。
【００６９】
（第２の実施形態）
次に本発明の電子部品の製造方法の第２の実施形態として、上記第１の実施形態と同様に電子部品が半導体装置である場合を例示して説明する。第２の実施形態では、電子部品である半導体装置を外部基板と接続する接続用端子を、半田粒子と補強樹脂成分とを含む半田ペーストと半田ボールとを用いて形成する方法について説明する。
【００７０】
図５は、本実施形態の半導体装置の製造方法におけるペースト塗布工程の状況を示す概略断面図である。
【００７１】
図５に示すように、本実施形態の半導体装置の製造方法においても、上記した第１の実施形態の製造方法と同様に、図示しないレジスト膜形成工程によって、半導体素子１１の表面に、電極端子部１２に開口部１４を設けた半田レジスト膜１３が形成されている。
【００７２】
そして、半田レジスト膜１３の開口部１４部分に、開口部１４部分に貫通孔２２が形成されたスクリーン２１とスキージ２３とを用いたスクリーン印刷法によって、開口部１４の開口径よりも小さな粒径を有する半田粒子と、補強樹脂成分とを含んだ半田ペースト２４が塗布される。
【００７３】
本実施形態の半導体装置の製造方法において使用される半田ペースト２４は、第１の実施形態において説明した半田ペースト５と同じものを用いることができる。
【００７４】
図６は、本実施形態の半導体装置の製造方法における、ペースト塗布工程の別の方法を示す図である。図６に示すように、半田レジスト膜１３の開口部１４に、半田ペースト２４を塗布する別の方法として、先端部に半田ペースト２４を塗布した多数の転写ピン２６を有する転写装置２５を用いた、ピン転写法を用いることができる。
【００７５】
図５に示したスクリーン印刷法、または、図６に示したピン転写法により、半田レジスト膜１３の開口部１４に、開口部１４の開口径よりも小さな粒径を有する半田粒子と、補強樹脂成分とを含んだ半田ペースト２４が塗布された状態を図７に示す。
【００７６】
なお、本実施形態の半導体装置の製造方法では、半導体素子１１の電極端子１２を外部の回路基板と接続するための接続用端子を、半田ボールを供給して形成するものであるため、図７で示した、半田ペースト２４塗布工程後の半導体装置本体１における半田ペースト２４の厚さは、第１の実施形態において、図２に示した半田ペースト５の塗布膜の厚さよりも小さく、例えば、同じサイズの電極幅１５０μｍの場合で、６０〜１５０μｍ程度となっている。
【００７７】
このため、本実施形態におけるペースト塗布工程で用いられるスクリーン２１の厚さは、第１の実施形態におけるペースト塗布工程で用いられるスクリーン２の厚さよりも薄いものが用いられる。
【００７８】
次に、半導体素子１１の電極端子１２の配置位置に対応した位置に、それぞれ一つずつの半田ボールを吸着するように形成された半田ボール吸着ジグ２７を用いて、多数の半田ボール２８を収容した図示しない容器から、半導体装置本体部の接続端子に用いる半田ボール２８を拾い上げる。そして、図８に示すように、半田ボール吸着ジグ２７と半導体装置本体１との位置あわせを行った後、半田ボール吸着ジグ２７が保持していた半田ボール２８を、半導体素子１１の電極端子１２が形成された位置であり、半田レジスト１３の開口部１４に相当し、ペースト塗布工程で半田ペースト２４が形成された位置に、それぞれ落下させるボール配置工程が行われる。
【００７９】
半導体装置本体部１の所定位置に半田ボール２８を供給するボール配置工程としては、図８に示した、半田ボール吸着ジグ２７を用いる方法の他に、図９に示すように、半田ボール２８を供給すべき所定の位置に開口部が形成されたマスク２９を半導体装置本体部１の上方に配置し、マスク２９上に搭載した半田ボール２８を、マスク２９を揺動させて落下させる方法を用いることもできる。
【００８０】
なお、本実施形態の半導体装置の製造方法で用いた半田ボール２８としては、従来より通常用いられてきた半田ボールをそのまま用いることができる。その直径は例えば２５０μｍであり、成分としては、錫を９６．５％、銀を３％、銅が０．５％を含む半田、もしくは、錫を４２％、ビスマスを５８％含む半田、もしくは錫を４２％、ビスマスを５７％、銀を１％含む半田などである。
【００８１】
このように、ペースト塗布工程で半田レジスト膜１３の開口部１４位置に形成された半田ペースト２４上に、半田ボール２８が配置された状態を図１０に示す。
【００８２】
その後、図１０に示した、半田ボール２８が搭載された半導体装置本体１を、一例として１５０〜２５０度などの所定温度で加熱するリフロー工程を経ることで、半田ペースト２４が溶融、その後凝集して、半田ボール２８が半導体素子１１の電極端子１２と電気的に接続された、半田ボール２８を含んだ接続用端子が形成された半導体装置本体２００を得ることができる。このとき、半田ペースト２４に含まれていた補強樹脂成分が固化して補強膜３０となることで、半田ボール２８は、強固に電極端子１２と半田レジスト膜１３に固着される。この状態を、図１１に示す。
【００８３】
なお、必要に応じて、図１２に示すように、半田ボール２８を含む接続用端子が固着された半導体装置本体２００を容器４１内に収容された有機溶剤、もしくは、純水などの洗浄液４２に浸して、余剰成分であるフラックス残渣などを除去する。
【００８４】
この後、本実施形態では図示しないが、第１の実施形態において図４に示したように半導体装置本体２００を外部基板１５と接続して半導体装置を得ることができる。
【００８５】
このように、本実施形態にかかる半導体装置の製造方法によれば、ペースト塗布工程において、半導体素子１１の電極端子１２上に半田レジスト膜１３の開口部１４の開口径よりも小さな粒径の半田粒子を含んだ半田ペースト２４を塗布した後、ボール配置工程で、半田ペースト２４が形成された部分に半田ボール２８を供給する。このため、接続用端子を構成する半田ボール２８と電極端子１２との確実な電気的接続が図れるとともに、半田ペースト２４に含まれる補強樹脂成分によって補強層３０を形成することができ、半田ボール２８を強固に固着することができる。このようにして、本実施形態の半導体装置の製造方法によれば、半田ボール２８を含むことで所定の厚さと径とを有する接続用端子を備えた半導体装置本体２００を、接続不良の発生を抑制して、容易にかつ安定して製造することができる。
【００８６】
ここで、従来の方法で半田ボールを用いた接続端子を形成した半導体装置において、電気的な接続不良が生じる原因とその条件について実験により検討した。
【００８７】
図１３は、図２２から図３０を用いて説明した、従来の半導体装置の製造方法を用いて製造された半導体装置の、接続端子を構成する半田ボールが搭載された部分の部分拡大断面図である。
【００８８】
実験では、半田ボール１２４として、Ｓｎ−３Ａｇ−０．５Ｃｕ（数値の単位はｗｔ％）のものを用い、半田ボール１２４の直径２ｒとして、２ｒ＝０．２５ｍｍのものと、２ｒ＝０．２０ｍｍのものとの２種類のサイズを用いた。
【００８９】
また、半田レジスト膜１１３の電極端子１１２表面からの厚さｈが０．０３ｍｍ、半田レジスト膜１１３に形成された開口部１１４の大きさである開口幅ｗが、ｗ＝０．１５ｍｍ、ｗ＝０．２０ｍｍ、ｗ＝０．２５ｍｍの３種類のものを用意した。
【００９０】
そして、同じ条件で半田ボール１２４を供給した後、同じ条件でのリフロー工程を経た結果、半田ボール１２４が電極端子１１２に固着せずに落下してしまう半田ボール１２４の接合不良発生を目視で確認し、全ての半田ボール１２４に対する落下した個数で表す半田ボール接合不良発生率としてカウントした。
【００９１】
実験結果を、図１４に示す。
【００９２】
図１４に示すとおり、半田ボール１２４の直径２ｒが半田レジスト膜１１３の開口部１１４の開口部幅ｗ以上である場合において、開口部１１４におけるレジスト膜１１３の開口部幅ｗに対する厚さｈの比として表されるアスペクト比（ｈ／ｗ）が０．２０となると、半田ボール１２４の接合不良が発生していることがわかった。
【００９３】
図１３において、半田ボール１２４の直径２ｒを０．２５ｍｍ、半田レジスト膜の開口部幅ｗを０．１５ｍｍ、すなわち、ｈ＝０．０３ｍｍであるからアスペクト比ｈ／ｗが０．２０である場合とし、半田ボール１２４は、その中心Ｏが半田レジスト膜１１３の開口部１１４の中央部分の直上に位置しているとする。
【００９４】
このとき、図１３に示す、半田ボール１２４の中心Ｏと半田レジスト膜１１３の開口部１１４端部とが接している点Ｓとの距離ＯＳ、半田ボール１２４の中心Ｏと最も下の部分Ｂとの距離ＯＢは、いずれも半径ｒで０．１２５ｍｍであり、半田レジスト膜１１３の表面の高さに位置する半田ボール１２４の半径ＯＢ上の点をＡとすると、距離ＡＳが０．７５ｍｍとなる。
【００９５】
この場合、距離ＯＡは０．１０ｍｍと求められるから、距離ＡＢは、距離ＯＢ−距離ＯＡより０．０２５ｍｍとなる。
【００９６】
一方、半田レジスト膜１１３の電極端子１１２上の厚みｈが０．０３ｍｍであるから、ＯＢの延長線が電極端子１１２の表面に到達した点をＣとすると、距離ＡＣが０．０３ｍｍであり、距離ＡＢは距離ＡＣよりも小さくなる。このことは、半田レジスト膜１１３の厚さが原因となって、理論上、半田レジスト膜１１３の開口部１１４上に配置された半田ボール１２４は、電極端子１１２の表面と接触しないことを示している。
【００９７】
実際には、リフロー工程で半田ボールが溶融するため、図１３における距離ＡＢが距離ＡＣよりも小さい場合であっても、半田ボール１２４が電極端子１１２と接触する場合もあると考えられる。しかし、半田ボール１２４の搭載位置が、図１３に示したように開口部１１４の中央の直上には位置せずに、図１３における左右方向にずれることも考えられる。このように半田ボール１２４の中心位置ずれが生じれば、半田ボール１２４と電極端子１１２との接触はより困難となることから、アスペクト比が０．２０以上の場合には、半田ボール１２４の接続不良が一定以上の割合で発生すると考えることができる。このことは、図１４に示す実験結果において、半田ボール１２４の直径２ｒが、０．２５ｍｍの場合でも、０．２０ｍｍの場合でも、半田レジスト膜１１３の開口部１１４におけるアスペクト比ｈ／ｗが０．２０以上の場合には、半田ボール１２４の接続不良が発生していることからも裏付けられていると考えられる。
【００９８】
本実施形態における半導体装置の製造方法によれば、半導体素子１１の電極端子１２上に、半田レジスト膜１３の開口部１４の大きさよりも小さな粒径を有する半田粒子を含んだ半田ペースト２４を用いることで、従来の製造方法によれば半田ボール１２４の接合不良が生じる、半田レジスト膜１３の開口部１４におけるアスペクト比が０．２０以上の場合であっても、半田ボール２８と半導体素子１１の接続電極１２との電気的接続を行うことができ、また、半田ペースト２４に含まれた補強樹脂成分により半田ボール２８を強行に固着できるので、半田ボール２８の接合不良の発生を大幅に抑制することができる。
【００９９】
このため、本実施形態に示した半導体装置の製造方法は、半導体素子１１に形成された電極端子１２の幅が小さく、半田レジスト膜１３の開口部１４におけるアスペクト比が０．２０以上と大きくなった場合に、特に、その効果を発揮するということができる。
【０１００】
（第３の実施形態）
次に、第３の実施形態として、半導体装置上に別の半導体装置が積層された、積層型半導体装置の製造方法について、図面を用いて説明する。
【０１０１】
積層型半導体装置の製造方法としては、プリスタック方式とオンボードスタック方式とが知られている。
【０１０２】
プリスタック方式では、まず、図１５に示すように、積層ジグ５９に、下側に位置することとなる半導体装置５０を搭載する。下側の半導体装置５０は、従来の半導体装置の製造方法で形成することができるものであり、例えば、パッケージ基板などの樹脂基板５１上に半導体素子５２が搭載され、樹脂基板５１の半導体素子５２が搭載されていない側の表面には、マザーボードなどの外部の回路基板と接続されるための接続電極５３が形成され、半田レジスト５５から露出している接続電極５３に半田ボール５４が接続されている。また、半導体素子５２が搭載され、その上に別の半導体装置が積層される図１５における上側の表面には、端子電極５６と、端子電極５６部分に開口部５８が形成された半田レジスト膜５７が塗布形成されている。
【０１０３】
続いて、図１６に示すように、下側の半導体装置５０の上面に上側の半導体装置である、半導体装置本体２００が積層される。上側の半導体装置本体２００は、上記第２の実施形態にかかる半導体装置の製造方法によって製造されたものであり、下側の半導体装置５０の接続電極５６と対応する位置に、半田レジスト膜１３の開口部１４を介して電極端子１２と接合された半田ボール２８を含んだ接続用電極を有している。
【０１０４】
続いて、図１７に示すように、積層ジグ５９に搭載された状態で、下側の半導体装置５０と上側の半導体装置本体２００とをリフローにより接合して、積層型の半導体装置３００を得る。
【０１０５】
最後に、図１８に示すように、積層接続された状態の積層型の半導体装置３００を、マザーボードなどの外部回路基板６１に搭載する。このとき、外部回路基板６１の表面には、スクリーン印刷法などにより図示しない半田ペーストが塗布されている。
【０１０６】
オンボードスタック方式の場合は、図１９に示すように、マザーボードなどの外部回路基板６１に、下側の半導体装置５０を積層する。ここで、下側の半導体装置５０は、図１５に示したプリスタック方式で下側の半導体装置として用いたものと同じである。なお、外部基板６１には、図示しない半田ペーストがスクリーン印刷法などにより塗布形成されている。
【０１０７】
続いて、図２０に示すように、下側の半導体装置５０の上に、第２の実施形態で作成した半導体装置本体２００を搭載する。
【０１０８】
次に、外部回路基板６１に下側の半導体装置５０、および、上側の半導体装置２００が順次積層搭載された状態で、リフローによりこれらを固着、電気的な接続を得て図２１に示す積層型の半導体装置３００を得る。
【０１０９】
上記第１の実施形態および第２の実施形態として説明した、本発明の半導体装置の製造方法により製造された半導体装置もしくは半導体装置本体は、半導体素子の電極端子が形成された表面に塗布される半田レジスト膜の開口部に、開口部の大きさよりも小さな粒径を有する半田粒子と、補強樹脂成分とを含む半田ペーストが塗布されているため、半導体素子に形成される電極端子の幅が狭くなった場合でも、半導体装置本体に形成された接続用端子の大きさを一定以上のものとすることができる。
【０１１０】
図１５から図２１を用いて説明したように、半導体装置５０と半導体装置本体２００とが２層に積層された積層型半導体装置３００において、上記、本発明にかかる電子部品の製造方法によって製造された電子部品である半導体装置を、他の半導体装置５０に積層される半導体装置、もしくは、半導体装置本体として用いることで、２つの半導体装置の間隔を所定以上に保つことができる。したがって、他の半導体装置に積層される半導体装置として、小さな半田ボールを用いざるを得ないために高さの低い接続用端子しか形成できない従来の半導体装置の製造方法に係る従来の半導体装置を用いた場合に、積層過程もしくは積層後に生じていた、下側の半導体装置の半導体素子と、上側の半導体装置本体の半田レジスト膜などが接触することによって生じる、半導体装置に搭載された半導体素子に不良が発生するという課題を解決することができる。
【０１１１】
すなわち、積層型半導体装置において、積層される半導体装置間の間隔を規定することとなる、上側に積層される半導体装置の接続用端子の高さを所望の高さとして形成できるため、下側の半導体装置に搭載される半導体素子の搭載高さに応じて、接続用端子の高さをそれ以上の高さに自由に形成することができ、積層型半導体装置の生産性および実装後の信頼性を向上させることができる。
【０１１２】
以上、本発明の電子部品の製造方法および半導体装置の製造方法として、実施形態を用いて説明してきたが、本発明の電子部品の製造方法及び半導体装置の製造方法は、上記の実施の形態に限定されず、種々の変更が可能である。
【０１１３】
まず、電子部品の製造方法として、半導体装置の製造方法を例示して説明したが、本発明の電子部品の製造方法は、他の回路基板などと接続される接続用端子を備えた各種の電子部品に適用することができ、例えば、表面に電子回路が搭載される各種の回路基板などの製造方法として適用することができる。
【０１１４】
また、積層型半導体装置として、下側の半導体装置の半導体素子はモールド樹脂により覆われていても良いし、モールド樹脂内の半導体素子はワイヤボンドにより電気・物理的に接続されていてもよい。さらに、モールド樹脂のない、フリップチップ接続の半導体装置を用いることもできる。
【０１１５】
また、積層型半導体装置は、２つの半導体装置が積層された２層構造のものに限らず、３層以上の多層積層型の半導体装置であってもよい。多層積層型の半導体装置の場合には、最も下の層以外の第２層目以上のより上側に配置される半導体装置に、本発明の電子部品の製造方法により接続用端子が形成された半導体装置、または、半導体装置本体を用いた場合に、特にその利点が発揮されることになる。
【０１１６】
なお、上記の実施形態では、半田粒子および半田ボールを用いた場合の説明をしたが、半田および半田ボールに代替できるものとして、半田以外の金属粒子および金属ボールを用いることが可能である場合が考えられ、さらに、形状としも、例示したボール状（球状）以外の例えば燐片状のものを用いることができる場合もある。
【産業上の利用可能性】
【０１１７】
以上説明したように、本発明の電子部品の製造方法は、ボールグリッドアレイ（ＢＧＡ）やチップサイズパッケージ（ＣＳＰ）などの表面実装型の半導体装置をはじめとして、他の回路基板等に接続される接続端子を備えた電子部品の製造方法として、適用することができる。
【０１１８】
また、本発明の半導体装置の製造方法は、パッケージオンパッケージ（ＰＯＰ）などの積層型半導体装置の製造方法として、特に有用である。
【符号の説明】
【０１１９】
１        半導体装置本体（半導体装置）
６        接続用電極
７        補強層
１１      半導体基板（基板）
１２      接続電極
１３      半田レジスト膜
１４      開口部
【図１】
2012124427.tif 000003
【図２】
2012124427.tif 000004
【図３】
2012124427.tif 000005
【図４】
2012124427.tif 000006
【図５】
2012124427.tif 000007
【図６】
2012124427.tif 000008
【図７】
2012124427.tif 000009
【図８】
2012124427.tif 000010
【図９】
2012124427.tif 000011
【図１０】
2012124427.tif 000012
【図１１】
2012124427.tif 000013
【図１２】
2012124427.tif 000014
【図１３】
2012124427.tif 000015
【図１４】
2012124427.tif 000016
【図１５】
2012124427.tif 000017
【図１６】
2012124427.tif 000018
【図１７】
2012124427.tif 000019
【図１８】
2012124427.tif 000020
【図１９】
2012124427.tif 000021
【図２０】
2012124427.tif 000022
【図２１】
2012124427.tif 000023
【図２２】
2012124427.tif 000024
【図２３】
2012124427.tif 000025
【図２４】
2012124427.tif 000026
【図２５】
2012124427.tif 000027
【図２６】
2012124427.tif 000028
【図２７】
2012124427.tif 000029
【図２８】
2012124427.tif 000030
【図２９】
2012124427.tif 000031
【図３０】
2012124427.tif 000032