(57)【要約】【課題】画素サイズの微細化を実現するとともに、高感度及び低混色の固体撮像素子を提供する。【解決手段】画素部１００が行列状に配置された固体撮像素子１０であって、画素部１００は、ナノメートルオーダーの直径を有する半導体または金属からなる複数の微粒子１１４ａ、１１４ｂが分散され入射光量に応じた信号電荷を生成する光電変換膜１１５と、信号電荷を光電変換膜１１５から読み出す読み出しトランジスタ１０３を有する半導体層１０１とを備える。【選択図】図２
2012124338.tif 000002
【特許請求の範囲】
【請求項１】
基板上に画素部が行列状に配置された裏面照射型の固体撮像素子であって、
前記画素部は、
ナノメートルオーダーの半導体または金属からなる複数の微粒子が分散され、入射光量に応じた信号電荷を生成する光電変換膜と、
前記信号電荷を前記光電変換膜から読み出す読み出しトランジスタを有する半導体層とを備える
固体撮像素子。
【請求項２】
前記光電変換膜は、二酸化シリコンで構成されている
請求項１に記載の固体撮像素子。
【請求項３】
前記光電変換膜は、直径の異なる前記複数の微粒子を含む複数の層から構成されており、
前記複数の層のうち光入射面側の層に含まれる前記複数の微粒子の粒子径は、前記複数の層のうち前記半導体層側の層に含まれる前記複数の微粒子の粒子径より小さい
請求項１に記載の固体撮像素子。
【請求項４】
前記読み出しトランジスタのドレインまたはソースは、光電変換膜から信号電荷が読み出される電荷転送領域であり、
前記電荷転送領域の伝導帯のエネルギーは、前記光電変換膜との接触面から前記読み出しトランジスタのゲートに向かって減少する
請求項１に記載の固体撮像素子。
【請求項５】
前記光電変換膜は、ｐ型不純物をドープしたｐ型半導体領域で構成され、
前記電荷転送領域は、ｎ型不純物をドープしたｎ型半導体領域で構成される
請求項１に記載の固体撮像素子。
【請求項６】
前記光電変換膜は、ｐ型不純物をドープしたｐ型半導体領域で構成され、
前記電荷転送領域は、前記光電変換膜と接触する面から深さ方向に、不純物のドープを行わないｉ型半導体領域と、ｎ型不純物をドープしたｎ型半導体領域とで構成される
請求項１に記載の固体撮像素子。
【請求項７】
前記複数の微粒子間の距離は、１〜２ｎｍである
請求項１〜６のいずれかに記載の固体撮像素子。
【請求項８】
裏面照射型の固体撮像素子の製造方法であって、
基板上に熱酸化膜を形成する工程と、
前記熱酸化膜上にシリコン過剰酸化膜を形成する工程と、
前記シリコン過剰酸化膜上に二酸化シリコン膜を形成する工程と、
前記に酸化シリコン膜上に支持基板を形成する工程と、
前記支持基板を形成した後、アニール処理により、前記シリコン過剰酸化膜から前記熱酸化膜及び前記二酸化シリコン膜にシリコンからなる複数の微粒子を拡散して、光電変換膜を形成する工程とを含む
固体撮像素子の製造方法。
【請求項９】
前記基板上に熱酸化膜を形成する工程と前記支持基板を形成する工程との間に、
前記シリコン過剰酸化膜を形成する工程と、前記二酸化シリコン膜を形成する工程とを複数回繰り返す
請求項８に記載の固体撮像素子の製造方法。
【請求項１０】
裏面照射型の固体撮像素子の製造方法であって、
基板上に熱酸化膜を形成する工程と、
前記熱酸化膜の表面近傍領域にシリコンイオンを注入する工程と、
シリコンイオンを注入した後、前記熱酸化膜の表面に支持基板を形成する工程と、
前記支持基板を形成した後、アニール処理によりシリコンからなる複数の微粒子を含む光電変換膜を形成する工程とを含む
固体撮像素子の製造方法。
【請求項１１】
裏面照射型の固体撮像素子の製造方法であって、
基板中に埋め込み酸化膜層を形成する工程と、
前記埋め込み酸化膜層中に、前記シリコンイオンを注入する工程と、
前記シリコンイオンを注入した後、アニール処理によりシリコンからなる複数の微粒子を含む光電変換膜を形成する工程とを含む
固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換部を含む画素部がアレイ状に配列されたイメージセンサ等の固体撮像素子及びその製造方法に関する。
【背景技術】
【０００２】
近年、デジタルカメラ等に用いられる固体撮像素子は高画素化、高画質化や小型化が要望されているが、画素サイズの微細化に伴う感度低下が大きな課題となっている。従来の埋め込み型シリコンフォトダイオードを用いた表面照射型のイメージセンサにおいて、感度維持、向上は限界に近づいており、光電変換の効率を向上させるため、光電変換に用いられる新たな材料の検討や、入射する光の利用効率を改善するための構造が検討されている。
【０００３】
現在、一般に用いられているいわゆる表面照射型の固体撮像素子は、表面から入射した光を画素上に掲載したマイクロレンズにより集光し、フォトダイオード上に形成された画素の多層配線の間を通して、半導体基板内に形成されたフォトダイオードに入射させる構造となっている。そのため、微細化により画素サイズが小さくなると、画素部の開口面積に対する多層配線の占める割合が大きくなり、配線によって光が遮られ、フォトダイオードに十分な光量が入射できなくなるいわゆるケラレという現象が生じる。この課題を解決し、入射光を固体撮像素子のフォトダイオードに効率良く導入するため、以下に説明する裏面照射型の固体撮像素子が提案されている（例えば、特許文献１参照）。裏面照射型の固体撮像素子は、信号処理回路及び画素配線が形成された第一の面と半導体基板の反対の第二の面からなり、半導体基板内に形成されたフォトダイオードに対して、障害物のない第二の面である裏面から光を入射することで、入射効率を向上させる構造である。以下、従来技術について図面を用いて説明する。
【０００４】
図１２は、特許文献１に記載の従来の裏面照射型の固体撮像素子５０１の構造を示す断面図である。この固体撮像素子５０１は、表面側から、支持基板５０２、配線部５０３、シリコン基板５０４、カラーフィルタ５０５、オンチップレンズ５０６が形成されて構成されている。配線部５０３は、層間絶縁層５１１を介して複数層の配線層５１２が形成されて成る。配線部５０３とシリコン基板５０４との間には、ゲート絶縁膜となる薄い絶縁膜５１３が形成され、この絶縁膜５１３の表面側に電荷を読み出すためのゲート電極５１４が形成されている。
【０００５】
シリコン基板５０４内には、受光センサ部のフォトダイオードを構成するｎ型領域５１７が厚さ方向に厚く形成されており、ｎ型領域５１７の表面側に正電荷蓄積領域（ｐ＋領域）５１６が形成されている。また、ゲート電極５１４の下の読み出し領域を介して、ｎ型のフローティングディフュージョン（ＦＤ）５１５が形成されている。支持基板５０２と配線部５０３とは、図示はないが、接着層等により接着されている。支持基板５０２としては、例えばシリコン基板を用いている。そして、光Ｌをオンチップレンズ５０６側、即ち配線部５０３とは反対の裏面側から入射させる構成となっており、いわゆる裏面照射型のＣＭＯＳセンサが構成されている。ゲート電極５１４と、ｎ型領域５１７の先端部と、フローティングディフュージョン５１５とにより、読み出しトランジスタが構成されている。
【０００６】
また、固体撮像素子５０１には、図示しない断面において、シリコン基板５０４の表面側の部分に、画素内の他のトランジスタや周辺部の回路素子が形成されている。
【０００７】
従来の裏面照射型の固体撮像素子５０１においては以下のような利点がある。オンチップレンズ５０６と、受光センサ部（ｎ型領域５１７）との間には配線層５１２がないので、配線層５１２による入射光のケラレを生じない。これにより、裏面照射型の固体撮像素子は、表面照射型の固体撮像素子と受光センサ部の面積が同じでも、表面照射型の固体撮像素子よりも入射光量を増すことができる。また、受光センサ部（ｎ型領域５１７）の面積を増やしたり、ｎ型領域５１７のパターン形状を光が入射し易いように設定したりすることも可能になり、感度の向上を図ることができる。配線部５０３に光を通す必要がないため、配線層５１２の配置レイアウトや設計の自由度が大きくなることから、例えば絶縁膜５１３の膜厚や抵抗を最適化することができ、高集積化や小型化を図ることができる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００５−１４２２２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
従来の裏面照射型の固体撮像素子で用いられているフォトダイオードの光電変換は、バルク結晶のシリコンの吸収係数に従うため、特に赤の光が半導体基板への進入長が大きく、通常、フォトダイオードは、数ミクロン以上の膜厚が必要とされる。また、従来の裏面照射型固体撮像素子においては、光電変換を行うためのフォトダイオードが信号処理回路を含む半導体基板の内部に埋め込まれており、裏面からＲＧＢの各画素に各々の画素上に配置した対応するカラーフィルタを通して基板内の各色に対応して配置されている各フォトダイオードに入射する。
【００１０】
ある画素に入射した光及びフォトダイオードで光電変換された電荷が、隣接した画素に入ることによる混色を解決するため、特許文献１に示した従来技術では、受光センサ部（ｎ型領域５１７）が形成されたシリコン層（シリコン基板）５０４の膜厚を１０μｍもしくは５μｍ以下と薄層化する手段や、隣接する画素の受光センサ部（ｎ型領域５１７）の間には、画素分離領域として、ｐ＋領域（高濃度のｐ型領域）５１８が深さ方向の全体にわたって形成されることで、各画素のｎ型領域５１７を電気的に分離して、隣接する画素間における光学的、電気的混色を防止している。光のシリコン基板内での吸収を考えると、青及び緑（波長５５０ｎｍ付近）は、シリコン基板５０４の膜厚が５μｍ程度のとき１００％吸収されるが、赤（波長７５０ｎｍ付近）は、シリコン基板５０４の膜厚が１０μｍのときでも１００％は吸収されない。
【００１１】
すなわち、可視光領域で、実用可能な感度を得るためには、フォトダイオードのシリコン基板５０４の膜厚は少なくとも数μｍ以上は必要となる。
【００１２】
一方、画素が微細になると画素の開口面積とフォトダイオードとのアスペクトが大きくなるとともに、各画素のフォトダイオード領域の間隔が接近してくる。そのため、入射光の入射角が大きくなると、隣の画素の領域に他の色の光が入り込む。今後さらに画素サイズの微細化が進むと、フォトダイオードで光電変換されることによる混色の発生を避けることは本質的に困難となると考えられる。特に、裏面照射型の固体撮像素子においては、フォトダイオード上部の開口の脇に入射光を遮る配線は存在しないため、画素の微細化に伴い、斜め入射光に対して、混色が発生しやすいという課題がある。
【００１３】
本発明は、上記の課題を鑑み、画素サイズの微細化を実現するとともに、高感度及び低混色の固体撮像素子を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成するために、本発明の一形態に係る固体撮像素子は、基板上に画素部が行列状に配置された裏面照射型の固体撮像素子であって、前記画素部は、ナノメートルオーダーの直径を有する半導体または金属からなる複数の微粒子が分散され、入射光量に応じた信号電荷を生成する光電変換膜と、前記信号電荷を前記光電変換膜から読み出す読み出しトランジスタを有する半導体層とを備える。
【００１５】
この構成によれば、固体撮像素子は、光電変換膜により光電変換を行うので、半導体層内にフォトダイオードを形成する必要がない。よって、フォトダイオードによる制約なく、半導体層の厚さを薄くすることが可能である。これにより、画素部に入射した斜め入射光による混色を軽減することができる。したがって、画素サイズの微細化を実現するとともに、高感度及び低混色の固体撮像素子を提供することができる。
【００１６】
また、微粒子のバンドギャップはその粒子径によって変化し、粒子径の減少と共にバンドギャップは小さくなる。光電変換膜は複数の微粒子を有するので、入射光の波長に応じて微粒子の大きさ（直径）を変更することにより、入射光の波長にかかわらず、光電変換膜の厚さを一定にすることができる。
【００１７】
また、前記光電変換膜は、二酸化シリコンで構成されていることが好ましい。
【００１８】
また、前記光電変換膜は、直径の異なる前記複数の微粒子を含む複数の層から構成されており、光入射面側の前記複数の層に含まれる前記複数の微粒子の粒子径は、前記半導体層側の前記複数の層に含まれる前記複数の微粒子の粒子径より小さいことが好ましい。
【００１９】
この構成によれば、光電変換膜は、直径の異なる複数の微粒子を含む複数の層からなるので、この複数層の周期構造によりミニバンドが構成され、光電変換膜内で発生した電荷を弾道的に伝導することができる。これにより、電荷の読み出し速度の向上が期待できる。
【００２０】
また、光電変換膜の伝導帯にエネルギー勾配を設けることができる。つまり、光電変換膜のエネルギーバンドギャップは、光入射面から、光電変換膜と半導体層との接触面に向かって減少するので、光電変換膜の光入射面と半導体層の表面との間でのバンドギャップ差が生じ、このエネルギー差により、光電変換された電子は半導体層へと移動する。この構造により、光電変換膜の表面側に電極を設けることなく、光電変換膜で発生した電荷を容易に読み出すことができる。
【００２１】
また、前記読み出しトランジスタのドレインまたはソースは、光電変換部から信号電荷が読み出される電荷転送領域であり、前記電荷転送領域の伝導帯のエネルギーは、前記光電変換膜との接触面から前記読み出しトランジスタのゲートに向かって減少することが好ましい。
【００２２】
この構成によれば、半導体層のエネルギーバンドギャップは、光電変換膜と半導体層との接触面である半導体層の第１主面から第２主面に向かって減少するので、半導体層の第１主面と第２主面との間でのエネルギーバンドギャップ差が生じ、このエネルギー差により、光電変換された電子は半導体層の表面から第２主面へと移動する。この構造により、光電変換膜から電荷を容易に読み出すことができる。
【００２３】
また、前記光電変換膜は、ｐ型不純物をドープしたｐ型半導体領域で構成され、前記電荷転送領域は、ｎ型不純物をドープしたｎ型半導体領域で構成されることが好ましい。
【００２４】
また、前記光電変換膜は、ｐ型不純物をドープしたｐ型半導体領域で構成され、前記電荷転送領域は、前記光電変換膜と接触する面から深さ方向に、不純物のドープを行わないｉ型半導体領域と、ｎ型不純物をドープしたｎ型半導体領域とで構成されることが好ましい。
【００２５】
この構成によれば、電荷転送領域の伝導帯のエネルギーが光電変換膜の伝導帯のエネルギーよりも低くなるようなエネルギー障壁が形成されるので、光電変換膜で発生した電荷を電荷転送領域に容易に読み出すことができる。
【００２６】
また、前記複数の微粒子間の距離は、１〜２ｎｍであることが好ましい。
【００２７】
この構成によれば、光電変換膜において光電変換により発生した電荷を、トンネル現象により伝導することができる。
【００２８】
また、本発明の一形態に係る固体撮像素子の製造方法は、裏面照射型の固体撮像素子の製造方法であって、基板上に熱酸化膜を形成する工程と、前記熱酸化膜上にシリコン過剰酸化膜を形成する工程と、前記シリコン過剰酸化膜上に二酸化シリコン膜を形成する工程と、前記に酸化シリコン膜上に支持基板を形成する工程と、前記支持基板を形成した後、アニール処理により、前記シリコン過剰酸化膜から前記熱酸化膜及び前記二酸化シリコン膜にシリコンからなる複数の微粒子を拡散して、光電変換膜を形成する工程とを含む。
【００２９】
また、前記基板上に熱酸化膜を形成する工程と前記支持基板を形成する工程との間に、前記シリコン過剰酸化膜を形成する工程と、前記二酸化シリコン膜を形成する工程とを複数回繰り返すことが好ましい。
【００３０】
また、本発明の一形態に係る固体撮像素子の製造方法は、裏面照射型の固体撮像素子の製造方法であって、基板上に熱酸化膜を形成する工程と、前記熱酸化膜の表面近傍領域にシリコンイオンを注入する工程と、シリコンイオンを注入した後、前記熱酸化膜の表面に支持基板を形成する工程と、前記支持基板を形成した後、アニール処理によりシリコンからなる複数の微粒子を含む光電変換膜を形成する工程とを含む。
【００３１】
また、本発明の一形態に係る固体撮像素子の製造方法は、裏面照射型の固体撮像素子の製造方法であって、基板中に埋め込み酸化膜層を形成する工程と、前記埋め込み酸化膜層中に、前記シリコンイオンを注入する工程と、前記シリコンイオンを注入した後、アニール処理によりシリコンからなる複数の微粒子を含む光電変換膜を形成する工程とを含む。
【００３２】
この構成によれば、複数の微粒子を含む光電変換膜を有する固体撮像素子を容易に形成することができる。また、複数層の光電変換膜を形成することができる。
【発明の効果】
【００３３】
本発明によれば、画素サイズの微細化を実現するとともに、高感度及び低混色の固体撮像素子を提供することができる。
【図面の簡単な説明】
【００３４】
【図１】本発明の固体撮像素子の回路構成図である。
【図２】本発明の固体撮像素子の画素部の構成の一例を示す断面概略図である。
【図３】本発明の固体撮像素子の光電変換膜及びシリコン層の断面概略図である。
【図４】本発明の固体撮像素子の光電変換膜及びシリコン層のエネルギーバンド構造図の一例である。
【図５】本発明の固体撮像素子の光電変換膜及びシリコン層のエネルギーバンド構造図の他の例である。
【図６】本発明の固体撮像素子の光電変換膜及びシリコン層のエネルギーバンド構造図の他の例である。
【図７】本発明の実施の形態１に係る固体撮像素子の第一の製造方法を示す工程断面図である。
【図８】本発明の実施の形態１に係る固体撮像素子の第一の製造方法を示す工程断面図である。
【図９】本発明の実施の形態２に係る固体撮像素子の第二の製造方法を示す工程断面図である。
【図１０】本発明の実施の形態２に係る固体撮像素子の第二の製造方法を示す工程断面図である。
【図１１】本発明の実施の形態３に係る固体撮像素子の第三の製造方法を示す工程断面図である。
【図１２】従来の固体撮像素子の光電変換部の断面概略図である。
【発明を実施するための形態】
【００３５】
以下、本発明の実施の形態に係る固体撮像素子について図面を用いて説明する。なお、本発明は、以下の実施の形態に限定されるものではない。また、本発明の効果を奏する範囲を逸脱しない範囲で適宜変更は可能である。さらに、他の実施の形態との組み合わせも可能である。
【００３６】
本実施の形態に係る固体撮像素子は、基板上に画素部が行列状に配置された裏面照射型の固体撮像素子であって、画素部は、ナノメートルオーダーの直径を有する半導体または金属からなる複数の微粒子が分散され、入射光量に応じた信号電荷を生成する光電変換膜と、信号電荷を光電変換膜から読み出す読み出しトランジスタを有する半導体層とを備える。このような構成により、画素サイズの微細化を実現するとともに、高感度及び低混色の固体撮像素子を提供することができる。
【００３７】
（実施の形態１）
図１は、本発明の実施の形態１に係る固体撮像素子１０の回路構成図である。
【００３８】
本実施の形態に係る固体撮像素子１０は、図１に示すように、複数の画素部１００がアレイ状に配列されたＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型の固体撮像素子である。
【００３９】
図１に示すように、固体撮像素子１０は、撮像領域１７と、垂直シフトレジスタ１８と、水平シフトレジスタ１９と、出力端２１とを備える。撮像領域１７には、複数の画素部１００が、アレイ状に配列されている。複数の画素部１００は、光電変換部（フォトダイオード）１１と、浮遊拡散層（フローティングディフュージョン）１２と、読み出しトランジスタ１３と、増幅トランジスタ１４と、リセットトランジスタ１５と、選択トランジスタ１６とを備える。光電変換部１１は、入射光を光電変換することで、信号電荷を生成する。光電変換部１１によって生成された信号電荷は、読み出しトランジスタ１３によって、浮遊拡散層１２に読み出される。浮遊拡散層１２に読み出された電荷は、増幅トランジスタ１４によって増幅され、垂直シフトレジスタ１８によって、制御された選択トランジスタ１６、及び、出力信号線２０を介し、水平シフトレジスタ１９によって、出力端２１から出力される。
【００４０】
なお、浮遊拡散層１２に蓄積されている余剰電荷は、ドレイン領域が電源線に接続されたリセットトランジスタ１５により排出される。
【００４１】
図１には示していないが、画素毎に、各光電変換部（フォトダイオード）１１の上方に、緑色光を透過する緑フィルタ、赤色光を透過する赤フィルタ、及び、青色光を透過する青フィルタのいずれかが形成される。
【００４２】
続いて、本実施の形態に係る固体撮像素子１０が備える画素部１００の断面構成の一例について、図２を用いて説明する。
【００４３】
図２は、本実施の形態に係る画素部１００の構成の一例を示す断面概略図である。
【００４４】
本実施の形態に係る固体撮像素子１０の画素部１００は、支持基板１０２と、絶縁層１０５と、シリコン層１０１と、光電変換膜１１５と、シリコン窒化膜１０８と、シリコン酸化膜１０９と、カラーフィルタ１１２ａ、１１２ｂ、１１２ｃと、マイクロレンズ１２４とを備えている。
【００４５】
シリコン層１０１は、固体撮像素子１０に光が入射される側の面である第１主面と、当該第１主面の反対側の面である第２主面とを有する。また、シリコン層１０１は、電荷転送領域１０３と、分離領域１１１と、浮遊拡散層１０４ａと、ＳＴＩ分離領域１０４ｂとを有している。シリコン層１０１は、本発明における半導体層に相当する。電荷転送領域１０３は、図１に示した読み出しトランジスタ１３に相当する読み出しトランジスタ１０４のソースまたはドレインであり、光電変換膜１１５から光電変換された信号電荷が読み出される。さらに、複数の電荷転送領域１０３のそれぞれは、分離領域１１１により電気的に分離されている。電荷転送領域１０３と浮遊拡散層１０４ａは、ＳＴＩ分離領域１０４ｂにより電気的に分離されている。
【００４６】
光電変換膜１１５は、シリコン酸化膜（二酸化シリコン）からなり、光電変換膜１１５中にはシリコン超微粒子１１４ａ、１１４ｂが分散されている。光電変換膜１１５は、シリコン層１０１の第１主面側から入射した光を光電変換し、入射光量に応じた信号電荷を生成する。なお、光電変換膜１１５は、その他の絶縁膜により構成されてもよい。
【００４７】
絶縁層１０５は、読み出しトランジスタ１０４のゲート電極１０４ｃ及び多層配線１０６を含んでいる。
【００４８】
また、シリコン酸化膜１０９は、隣接する画素の混色が生じないように、各画素の境界付近に遮光部１１０を有している。
【００４９】
なお、電荷転送領域１０３は、光電変換膜１１５と電気的に接続されており、シリコン層１０１の第１主面（表面）から第２主面（裏面）まで広がっている。複数の電荷転送領域１０３のそれぞれの間に形成された分離領域１１１は、例えばｐ型（第２導電型）の半導体領域から構成される。光電変換膜１１５及び電荷転送領域１０３は、図１に示す光電変換部１１に相当している。
【００５０】
なお、シリコン層１０１の第１主面は、光電変換膜１１５に光が入射する面である光入射面であり、図２では、シリコン層１０１の上面である。また、シリコン層１０１の第２主面は、光入射面と反対側の面であり、図２では、シリコン層１０１の下面である。
【００５１】
読み出しトランジスタ１０４は、ＭＯＳ型構造を用いており、浮遊拡散層１０４ａを取り囲んで絶縁膜からなるＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）分離領域１０４ｂが形成され、浮遊拡散層１０４ａ下方にゲート酸化膜（図示せず）を介して、ゲート電極１０４ｃが形成されている。
【００５２】
ゲート電極１０４ｃの下方には、絶縁膜（シリコン酸化膜、または、シリコン窒化膜）１０５が形成され、当該絶縁層１０５内に多層配線１０６が形成され、読み出しトランジスタ１０４を制御する。本実施の形態に係る固体撮像素子１０では、光入射面とは反対側の面に配置された絶縁層１０５の多層配線１０６に信号電荷が読み出される。
【００５３】
さらに、支持基板１０２は、例えば、シリコン基板であって、絶縁層１０５の下方に貼り合わされている。シリコン層１０１は、例えば、１〜５μｍと薄層であるため、支持基板１０２により補強されている。これにより、固体撮像素子１０の強度を向上させることができる。
【００５４】
また、光電変換膜１１５の上には、光電変換膜１１５より高屈折率膜であるシリコン窒化膜１０８が、５〜１００ｎｍの厚みで形成されている。シリコン窒化膜１０８を設けることで、光電変換膜１１５への入射光強度が増加する。また、電荷転送領域１０３間でＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）分離領域１０４ｂ上方に形成された分離領域１１１は、電荷転送領域１０３の蓄積電荷の隣接画素への漏れこみを電気的な障壁で防止している。
【００５５】
また、本発明の実施の形態に係る固体撮像素子１０は、シリコン窒化膜１０８の上方に、画素毎に形成された複数種類のカラーフィルタ１１２ａ、１１２ｂ、１１２ｃを備えている。なお、本実施の形態に係る固体撮像素子１０は、例えば、ベイヤ配列の固体撮像素子であり、カラーフィルタ１１２ａは、透過光強度で青色光が高い青フィルタであり、カラーフィルタ１１２ｂは、透過光強度で緑色光が高い緑フィルタであり、カラーフィルタ１１２ｃは、透過光強度で赤色光が高い赤フィルタである。なお、各カラーフィルタ１１２ａ〜１１２ｃの厚みは、３００〜１０００ｎｍである。
【００５６】
図２に示すように、シリコン層１０１内に形成された電荷転送領域１０３は、ｎ型の不純物がドープされたｎ型（第１導電型）、不純物がドープされていないｉ型またはｉ型及びｎ型の拡散領域により構成されている。電荷転送領域１０３に蓄積された電荷を読み出すため、電荷転送領域１０３及び浮遊拡散層１０４ａをソースまたはドレインとする読み出しトランジスタ１０４が形成されている。
【００５７】
光電変換膜１１５は、例えば、粒子の直径が数ナノメートル（ｎｍ）程度の複数のシリコン超微粒子１１４ａ、１１４ｂがシリコン酸化膜中に分散した構造から構成されている。各シリコン超微粒子１１４ａ、１１４ｂ間の光電変換膜１１５の厚さは、光電変換で発生した電荷（電子、正孔）をトンネル現象により伝導することが可能な１〜２ｎｍとすることが望ましい。また、量子ドット（シリコン超微粒子１１４ａ、１１４ｂ）とトンネル酸化膜（光電変換膜１１５）とで形成される周期構造によりミニバンドが構成されるため、光電変換膜１１５内で発生した電荷は弾道的に伝導され、電荷の読み出し速度の向上が期待できる。
【００５８】
シリコン量子ドット（シリコン超微粒子１１４ａ、１１４ｂ）のバンドギャップは、その粒子径によって変化し、粒子径が約１０ｎｍ以下になると量子効果が顕著になり、粒子径の減少と共にバンドギャップは小さくなる。本実施の形態における光電変換膜１１５では、シリコン量子ドット（シリコン超微粒子１１４ａ、１１４ｂ）の粒子径の代表的な例として２〜５ｎｍ程度を主として用いる。なお、この粒子径は、４５０〜８００ｎｍ（光のエネルギー１．５〜２．８ｅＶ）の可視光近傍の光を受光する場合を想定したときの、相当バンドギャップに対応する量子ドットのサイズである。入射光の波長、光電変換膜１１５及び電荷転送領域１０３を含む構造のエネルギーバンド設計に応じて設定することは何ら問題ない。
【００５９】
なお、量子ドット（シリコン超微粒子１１４ａ、１１４ｂ）及びトンネル酸化膜（光電変換膜１１５）の材料としてシリコン及びシリコン酸化膜を例に説明したが、ＧａＡｓ、ＩｎＰ、ＩｎＡｓ等の化合物半導体及びその混晶で構成してもよいし、Ａｕ、Ａｇ等の金属微粒子、ＴｉＯ2などの金属微粒子及びこれらの酸化物で構成しても良い。
【００６０】
また、光電変換膜１１５を構成するシリコン超微粒子１１４ａ、１１４ｂと光電変換膜１１５の接合状態として、前記の光電変換膜１１５にシリコン超微粒子１１４ａ、１１４ｂが一定の間隔で分散した状態のみでなく、単一または複数の互いに接触したシリコン超微粒子１１４ａ、１１４ｂが光電変換膜１１５で被覆されており、それらが、相互に接合された構成でも良い。この場合のシリコン超微粒子１１４ａ、１１４ｂ間の光電変換膜１１５の厚さは、光電変換で発生した電荷をトンネル現象により伝導することが可能な１〜２ｎｍが好適である。
【００６１】
図３は、本実施の形態に係る固体撮像素子１０の光電変換膜１１５及びシリコン層１０１の断面概略図である。図３では、シリコン光電変換膜１１５と電荷転送領域１０３、電荷読み取り部を固体撮像素子の一画素分の断面構造を示している。シリコン層１０１の上に形成された光電変換膜１１５は、シリコン層１０１に形成された電荷転送領域１０３に電気的に接合されている。また、電荷転送領域１０３は、各画素部１００をシリコン層１０１内で分離するための分離領域（ｐ型半導体領域）１１１で周囲を囲まれている。光電変換で発生した電荷（本実施の形態では電子の場合で説明）は、電荷転送領域１０３の入射面の反対側の内部に蓄積され、ゲート電極１０４ｃに電圧を印加することで、浮遊拡散層（フローティングディフュージョン）１０４ａに読み出される。光電変換で生成した電荷を蓄積部（図示せず）まで障害なく読み出すために、光電変換膜１１５のシリコン超微粒子１１４ａ、１１４ｂはｐ型半導体領域で構成する。また、電荷転送領域１０３は、ｎ型半導体領域、好ましくは、図３に示すように、光電変換膜１１５側でｉ型半導体領域１０３ａ、その下層がｎ型半導体領域１０３ｂとなるように構成する。また、光入射面と反対側のシリコン層１０１の表面（第２主面）には、絶縁層１０５の界面との欠陥に起因する光電変換以外で発生する電荷を補償するためのｐ型半導体領域１０３ｃが形成されている。
【００６２】
図４は、図３における本発明の固体撮像素子１０の光電変換膜１１５及びシリコン層１０１の断面（Ａ−Ｂ）のエネルギーバンド構造図の一例である。
【００６３】
光電変換膜１１５がｐ型半導体領域、電荷転送領域１０３がｎ型半導体領域で構成されると、伝導帯において電荷転送領域１０３のエネルギーが光電変換膜のエネルギーよりも低くなるようなエネルギー障壁が形成され、光電変換膜１１５で発生した電子が、電荷転送領域１０３に移動する。電荷転送領域１０３に入った電子は、分離領域（ｐ型半導体領域）１１１があるため、ｎ型半導体領域１０３ｂ内部に蓄積される。
【００６４】
また、図４に示すように、電荷転送領域１０３をｉ型半導体領域１０３ａ及びｎ型半導体領域１０３ｂで構成することで、光電変換膜１１５の界面からｉ型半導体領域１０３ａにかけて伝導帯の勾配が形成され、電子の移動が容易となる。
【００６５】
さらに、光電変換膜内の電子の移動を容易にするため、光電変換膜の伝導帯にエネルギー勾配を形成する目的で、粒子径の異なるシリコン量子ドット（シリコン超微粒子１１４ａ、１１４ｂ）で構成し、固体撮像素子１０に光が入射される側の面である第１主面（表面）のシリコン超微粒子１１４ｂの粒子径が、当該第１主面の反対側の面である第２主面（裏面）のシリコン超微粒子１１４ｂの粒子径より小さくなるように、すなわち、光電変換膜１１５の表面側のバンドギャップが大きくなるように構成する。例えば、粒子径が５ｎｍの場合、バンドギャップ（Ｅｇ）は約１．５ｅＶ、波長（λ）は８００ｎｍとなる。これに対し、粒子径が２ｎｍの場合、Ｅｇ＝２．８ｅＶ、λ＝４５０ｎｍとなる。表面側でシリコン超微粒子１１４ｂの粒子径が２ｎｍ、第２主面側でシリコン超微粒子１１４ａの粒子径が５ｎｍとなるように構成すると、光電変換膜１１５の光入射面とシリコン層１０１の表面との間で約１．３ｅＶのバンドギャップ差が生じ、このエネルギー差により、光電変換された電子はシリコン層１０１へと移動する。粒子径については他段階もしくは連続的に変化させても何ら問題ない。
【００６６】
この構造により、光電変換膜１１５の表面側に電極を設けることなく、発生した電荷を読み出すことが可能となる。光電変換で発生した電荷（正孔）は、より正孔に対してエネルギーポテンシャルの低い、電荷転送領域１０３の周辺のｐ型半導体領域１０３ｃへ移動し、回路の接地へと排出される。
【００６７】
なお、図５及び図６は、図３における本発明の固体撮像素子１０の光電変換膜１１５及びシリコン層１０１の断面（Ａ−Ｂ）のエネルギーバンド構造図の他の例である。図５に示すように、光電変換膜１１５をｐ型半導体領域、電荷転送領域１０３をｎ型半導体領域のみで構成しても良い。また、図６に示すように、光電変換膜１１５をｐ型半導体領域、電荷転送領域１０３をｎ型半導体領域とｉ型半導体領域で構成してもよい。
【００６８】
次に、本発明の実施の形態に係る固体撮像素子１０の第１の製造方法について説明する。図７及び図８は、本実施の形態に係る固体撮像素子１０の製造方法の一例を示す工程断面図である。なお、製造工程分かり易くするために、本断面図のハッチングを一部省略している。
【００６９】
まず、図７（ａ）に示すように、シリコン基板Ａ２００を用意し、表面洗浄等の前処理を行う。
【００７０】
次に、図７（ｂ）に示すように、シリコン基板Ａ２００の表面に、５００ｎｍ程度の熱酸化膜２０２を形成する。
【００７１】
続いて、図７（ｃ）に示すように、シリコン基板Ａ２００に３．５×１０16〜１×１０17ｉｏｎｓ／ｃｍ2のドーズ量で水素イオン注入を行い、シリコン基板Ａ２００内に水素イオン注入領域２０３を形成する。
【００７２】
次に、図７（ｄ）に示すように、熱酸化膜２０２の表面にシリコン過剰酸化膜（Ｓｉ−Ｒｉｃｈ  ＳｉＯX、Ｘ＜２、以降ＳＲＯ膜と略す。）２０４及び二酸化シリコン（ＳｉＯ2）膜２０５を交互に蒸着する。ここで、最表面は張り合わせを行うため、ＳｉＯ2膜２０５とする。蒸着方法についてはスパッタ法、電子線蒸着、レーザーアブレーション、ＣＶＤ等の手段を用いる。ＳＲＯ膜２０４及びＳｉＯ2膜２０５の各膜厚は、いずれも２〜３ｎｍ程度で、最終的に光電変換膜１１５としてのトータルの膜厚が５００ｎｍ程度となるように構成する。
【００７３】
次に、図７（ｅ）に示すように、支持基板としてシリコンウェハーであるシリコン基板Ｂ２０１を用意する。シリコン基板Ｂ２０１のウェハー表面の洗浄を行い、さらに親水化処理を施し、その後、図７（ｆ）に示すように、シリコン基板Ａ２００のＳｉＯ2膜２０５が形成された面に重ね合わせて室温で接合する。
【００７４】
次に、図８（ａ）に示すように、接合させたシリコン基板Ａ２００及びシリコン基板Ｂ２０１を４００〜６００℃で熱処理し、水素イオン注入領域２０３においてシリコン原子の結合を弱くする。その後、水素イオン注入領域２０３においてシリコン基板Ａ２００を劈開し、シリコン基板Ａ２００の一部をウェハー表面から数ミクロン厚さで剥離させる。
【００７５】
続いて、シリコン基板Ａ２００とシリコン基板Ｂ２０１の界面を１０００℃以上で熱処理する。この時、窒素雰囲気中にて１１００℃で１時間熱処理を行うことで、ＳｉＯ2膜２０５内にシリコン量子ドット２０６を形成する。熱処理を行う際の雰囲気ガスは、窒素以外にＡｒ等の他の不活性ガスや酸素ガスも使用可能である。また、シリコン基板Ａ２００及びシリコン基板Ｂ２０１の接合前に熱処理を行い、シリコン量子ドット２０６を形成することも可能である。最後に、剥離したウェハー表面の精密研磨及び洗浄を行う。
【００７６】
洗浄後、図８（ｃ）に示すように、エピタキシャル成長により、トランジスタのウェル層となるｐ型のシリコンエピタキシャル層２０７を形成する。上記の工程により、シリコン量子ドット２０６が分散された光電変換膜２０８を有するＳＯＩ基板が作製される。
【００７７】
以降は、従来のＳＯＩ基板を用いた固体撮像素子と同様に、順次画素領域のトランジスタや信号処理回路を形成する。ここで、イオン注入により、前述のシリコン量子ドット２０６からなる光電変換膜２０８と電荷の読み出し部を含むシリコン層１０１を電気的に接続するｎ型シリコン電荷転送領域を形成する。
【００７８】
すべてのトランジスタを形成後、図８（ｄ）に示すように、多層配線を形成した絶縁層２０９が完成し、さらに保護膜を形成する。
【００７９】
次に、図８（ｅ）に示すように、保護膜を形成した絶縁層２０９の表面に、接着層２１１を介して支持基板２１０を接合する。
【００８０】
続いて、図８（ｆ）に示すように、支持基板Ｃ２１０を下にして、図８（ｇ）に示すように、光電変換膜２０８上のシリコン基板Ｂ２０１をエッチングにより除去する。エッチングは、シリコン量子ドット２０６を含む光電変換膜２０８をエッチングストッパーとして、ＳｉＯ2膜２０５に対して選択的にウェットエッチングもしくはドライエッチングにより行う。ドライエッチングのガスとして、例えば、三フッ化塩素（ＣｌＦ3）または二フッ化キセノン（ＸｅＦ2）ガス等を用いてもよい。また、ウェットエッチング及びドライエッチングを組み合わせて、シリコン基板Ｂ２０１の除去を行ってもよい。
【００８１】
さらに、図８（ｈ）に示すように、露出された光電変換膜２０８の表面に、平坦化膜２１２及びＲＧＢのカラーフィルタ２１３を形成し、集光のためのマイクロレンズ２１４を形成する。最後に、電極パッド（図示せず）を開口し、本発明の固体撮像素子１０が完成する。
【００８２】
（実施の形態２）
次に、本発明の実施の形態２について説明する。本実施の形態における固体撮像素子１０の第２の製造方法は、実施の形態１における第１の製造方法と異なる。本実施の形態における固体撮像素子１０の第２の製造方法について、図９及び図１０を用いて説明する。
【００８３】
まず、図９（ａ）に示すように、シリコン基板Ａ３００を用意し、表面洗浄等の前処理を行う。
【００８４】
次に、図９（ｂ）に示すように側シリコン基板Ａ３００の表面に、５００ｎｍ程度の熱酸化膜３０２を形成する。
【００８５】
続いて、図９（ｃ）に示すように、シリコン基板Ａ３００に３．５×１０16〜１×１０17ｉｏｎｓ／ｃｍ2のドーズ量で水素イオン注入を行い、シリコン基板Ａ３００内に水素イオン注入領域３０３を形成する。
【００８６】
次に、図９（ｄ）に示すように、シリコンイオンを注入したシリコンイオン注入領域３０４を形成する。ここで、図２に示したように光電変換膜１１５内でシリコン量子ドット（図２におけるシリコン超微粒子１１４ａ、１１４ｂ）の粒子径が半導体基板（図２におけるシリコン層１０１）面側で大きく光の入射面側で小さくなるような構造は、イオン注入の深さを変えてＳｉイオン注入とアニールを複数回に分けて行うことにより実現が可能となる。
【００８７】
具体的には、最初のシリコンイオン注入で半導体基板Ａ３００において光電変換膜３０８（図１０（ｂ）参照）となるＳｉＯ2膜３０５（図１０（ｂ）参照）のシリコン基板Ａ３００側にＳｉの濃度ピークが来るように、シリコンイオンの注入を行う。その後、一回目の熱処理を行い、第一の量子ドット３０６（図２におけるシリコン超微粒子１１４ａに相当）の形成を行う。次に、２回目のＳｉイオン注入を前記ＳｉＯ2膜３０５（図１０（ｂ）参照）の表面近傍に行い、２回目の熱処理を行い、第二の量子ドット３０６（図２におけるシリコン超微粒子１１４ｂに相当）の形成を行う。この時、第一の量子ドット３０６は、熱処理を２回経ているため、量子ドットの粒子径を大きくすることが可能となる。
【００８８】
次に、図９（ｅ）に示すように、支持基板としてシリコンウェハーであるシリコン基板Ｂ３０１を用意する。シリコン基板Ｂ３０１のウェハー表面の洗浄を行い、さらに親水化処理を施し、その後、図９（ｆ）に示すように、シリコン基板Ａ３００のシリコンイオン注入領域３０４が形成された面に重ね合わせて室温で接合する。
【００８９】
次に、図１０（ａ）に示すように、接合させたシリコン基板Ａ３００及びシリコン基板Ｂ３０１を４００〜６００℃で熱処理し、水素イオン注入領域３０３においてシリコン原子の結合を弱くする。その後、水素イオン注入領域３０３においてシリコン基板Ａ３００を劈開し、シリコン基板Ａ３００の一部をウェハー表面から数ミクロン厚さで剥離させる。
【００９０】
次に、シリコン基板Ａ３００とシリコン基板Ｂ３０１の界面を１０００℃以上で熱処理する。この時、窒素雰囲気中にて１１００℃で１時間熱処理を行うことで、ＳｉＯ2膜３０５内にシリコン量子ドット３０６を形成する。熱処理を行う際の雰囲気ガスは、窒素以外にＡｒ等の他の不活性ガスや酸素ガスも使用可能である。また、シリコン基板Ａ３００及びシリコン基板Ｂ３０１の接合前に熱処理を行い、シリコン量子ドット３０６を形成することも可能である。最後に、剥離したウェハー表面の精密研磨及び洗浄を行う。
【００９１】
洗浄後、図１０（ｃ）に示すように、光電変換膜３０８の上に、エピタキシャル成長により、トランジスタのウェル層となるｐ型のシリコンエピタキシャル層３０７を形成する。上記の工程により、シリコン量子ドット３０６が分散された光電変換膜３０８を有するＳＯＩ基板が作製される。
【００９２】
以降は、従来のＳＯＩ基板を用いた固体撮像素子と同様に、順次画素領域のトランジスタや信号処理回路を形成する。ここで、イオン注入により、前述のシリコン量子ドット３０６からなる光電変換膜３０８と電荷の読み出し部を含むシリコン層１０１を電気的に接続するｎ型シリコン電荷転送領域を形成する。
【００９３】
すべてのトランジスタを形成後、図１０（ｄ）に示すように、多層配線を形成した絶縁層３０９が完成し、さらに保護膜を形成する。
【００９４】
次に、図１０（ｅ）に示すように、保護膜を形成した絶縁層３０９の表面に、接着層３１１を介して支持基板３１０を接合する。
【００９５】
続いて、図１０（ｆ）に示すように、支持基板Ｃ３１０を下にして、図１０（ｇ）に示すように、光電変換膜３０８上のシリコン基板Ｂ３０１をエッチングにより除去する。
【００９６】
さらに、図１０（ｈ）に示すように、露出された光電変換膜３０８の表面に、平坦化膜３１２及びＲＧＢのカラーフィルタ３１３を形成し、集光のためのマイクロレンズ３１４を形成する。最後に、電極パッド（図示せず）を開口し、本発明の固体撮像素子１０が完成する。
【００９７】
（実施の形態３）
次に、本発明の実施の形態３について説明する。本実施の形態における固体撮像素子１０の第３の製造方法は、実施の形態１及び２における第１及び第２の製造方法と異なる。本実施の形態における固体撮像素子１０の第３の製造方法について、図１１を用いて説明する。
【００９８】
まず、図１１（ａ）に示すように、シリコン基板４０３上に順次形成された埋め込み酸化膜層４０２、ＳＯＩシリコン層４０１からなるＳＯＩ基板４００を用意する。ＳＯＩ基板４００は、シリコン基板４０３、埋め込み酸化膜層４０２、ＳＯＩシリコン層４０１の構成からなるものであれば、その形成方法はどのようなものであってもよい。
【００９９】
次に、図１１（ｂ）に示すように、ＳＯＩ基板４００のＳＯＩシリコン層４０１を通して、埋め込み酸化膜層４０２にシリコンイオンのイオン注入を行い、シリコンイオン注入領域４０４を形成する。次に、１０００℃以上の温度で１時間以上熱処理を行い、シリコンイオン注入領域４０４に注入されたシリコンイオンを量子ドット化して、シリコン量子ドット４０６を形成する。また、イオン注入によるＳＯＩシリコン層４０１のダメージの回復を行う。これにより、シリコン量子ドット４０６が分散された光電変換膜４０８を有するＳＯＩ基板が形成される。
【０１００】
続いて、図１１（ｃ）に示すように、ＳＯＩシリコン層４０１の上にシリコンのエピタキシャル成長を行い、ｐ型のシリコンエピタキシャル層４０７を形成する。
【０１０１】
以降は、実施の形態１もしくは実施の形態２と同様に、順次画素領域のトランジスタや信号処理回路を形成する。ここで、イオン注入により、前述のシリコン量子ドット４０６を有する光電変換膜４０８と電荷の読み出し部を含むシリコン層１０１を電気的に接続するｎ型シリコン電荷転送領域を形成する。
【０１０２】
すべてのトランジスタを形成後、図１１（ｄ）に示すように、多層配線を形成した絶縁層４０９が完成し、さらに保護膜を形成する。
【０１０３】
次に、図１１（ｅ）に示すように、保護膜を形成した絶縁層４０９の表面に、接着層４１１を介して支持基板４１０を接合する。
【０１０４】
続いて、図１１（ｆ）に示すように、支持基板Ｃ４１０を下にして、図１１（ｇ）に示すように、光電変換膜４０８上のシリコン基板Ｂ４０３をエッチングにより除去する。除去の方法についてはドライエッチング、または機械的に研磨を行い薄層化した後にドライエッチングを用いても良い。
【０１０５】
さらに、図１１（ｈ）に示すように、露出された光電変換膜４０８の表面に、平坦化膜４１２及びＲＧＢのカラーフィルタ４１３を形成し、集光のためのマイクロレンズ４１４を形成する。最後に、電極パッド（図示せず）を開口し、本発明の固体撮像素子１０が完成する。
【０１０６】
以上、図面を用いて説明したように、本発明の実施の形態に係る固体撮像素子は、裏面照射型の固体撮像素子において、光入射面であるシリコン層（半導体基板）の第１主面に光電変換膜を積層する。光電変換膜として、ＳｉＯ2膜にシリコン超微粒子を閉じ込めることで、シリコン層（半導体基板）内部での光電変換に寄与するシリコン層の膜厚を低減し、画素の微細化の際に課題となる混色を低減し、光電変換された電荷を効率良く読み出し、高効率化を図り、高感度、低混色の固体撮像素子を提供するものである。
【０１０７】
これにより、シリコン半導体の超微粒子をバンドギャップの大きな材料（本実施の形態では、シリコン酸化膜）の内部に閉じ込め、Ｓｉ系ＩＶ族材料における可視発光のメカニズムが量子サイズ効果（波数選択則の緩和、量子閉じ込め効果によるバンド構造変化等）により、本来は間接遷移材料であるシリコンが、擬似的に直接遷移することで、光電変換効率が向上することが期待できる。つまり、入射光を光電変換して信号電荷を得るときに、シリコン超微粒子により量子効果を利用して光電変換するので、入射光の進入長に対応した厚さの光電変換膜を用意する必要はなく、光電変換膜及び半導体層の合計の厚さを薄くすることが可能である。また、量子ドット（シリコン超微粒子）の粒子径を変えることで、等価的にバンドギャップのエネルギーを変化させ、光電変換膜における吸収の中心波長を入射光の波長に応じて最適化することも可能となる。
【０１０８】
上記したように、量子ドットを用いた光電変換膜を固体撮像素子に応用し、感度の向上を図る場合、光電変換膜と半導体層に形成された信号処理回路（図示せず）とを多層配線により電気的に接続し、最終的に光電変換で発生した電荷をロスなく読み出し、信号処理を行う必要ある。上記した実施の形態に係る固体撮像素子の構造は、光入射面である半導体層の第１主面に量子ドット（シリコン超微粒子）を含む光電変換膜を積層し、光電変換膜に接触するように電荷転送領域を設け、信号電荷を電荷転送領域、浮遊拡散層等に読み出す構成である。また、電荷転送領域内のエネルギーポテンシャルが低くなるように、光電変換膜及び電荷転送領域の導電型を形成し、発生した信号電荷がロスなく移動、蓄積、読み出されるようにする構造を提供する。
【０１０９】
また、量子ドット（シリコン超微粒子）はその粒子径を変化させることにより、量子効果により、バンドギャップを変えることが可能であり、粒子径を小さくするとバンドギャップは広がる。この特性を応用し、光電変換膜の光の入射面側（第１主面側）では微粒子の粒子径を小さくし、半導体層側（第２主面側）で大きくすることで、バンドギャップエネルギーに勾配を形成することができる。
【０１１０】
なお、本発明は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の改良、変形を行ってもよい。
【０１１１】
例えば、本発明では、裏面照射型の固体撮像素子の第１主面上に形成した光電変換膜及び半導体層の膜厚は、上記した膜厚以外であってもよい。例えば、半導体基板自体の膜厚を１μｍ以下としてもよい。
【０１１２】
また、本発明の実施の形態に係る固体撮像素子の製造方法では、光電変換膜から電荷転送領域に電荷を効率良く読み出す構造を実現するため、裏面照射型の固体撮像素子の形成工程において、ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板の埋め込み酸化膜層（ＢＯＸ層）中にシリコン超微粒子を形成しているが、その他の方法により基板中にシリコン超微粒子を形成してもよい。
【０１１３】
また、光電変換膜へのシリコン微粒子の形成方法は、シリコン酸化膜中にシリコンイオンのイオン注入を行い、１０００℃以上の温度でアニールを行う方法を用いて、ＳＯＩ基板の製造工程において貼り合わせ側の基板（支持基板）に量子ドットを形成する方法を用いてもよい。
【０１１４】
また、他の形成方法として、シリコン過剰酸化膜（Ｓｉ−Ｒｉｃｈ  ＳｉＯX、Ｘ＜２）とシリコン酸化膜ＳｉＯ2を交互に蒸着し、窒素雰囲気中にて１１００℃で１時間アニールを行うことでＳｉＯ2層内にシリコン微粒子を形成する方法を用いてもよい。
【０１１５】
上記の工程で量子ドットからなる光電変換膜を作製した場合、量子ドット層と半導体層の界面が大気に曝されることなく形成されるため、物理的にも強固で、かつ、清浄な界面が実現可能である。また、複数のシリコン微粒子を含む溶液を裏面照射型固体撮像素子の光入射面上に塗布する方法であってもよい。
【０１１６】
なお、本発明は上記した実施の形態に限定されるものではなく、本発明に係る固体撮像素子には、上記実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る固体撮像素子を備えた各種デバイスなども本発明に含まれる。例えば、本発明に係る固体撮像素子を備えたムービーカメラも本発明に含まれる。
【産業上の利用可能性】
【０１１７】
本発明の固体撮像素子は、小型、高画素化が求められるデジタルスチルカメラなどの撮像素子に利用することができる。
【符号の説明】
【０１１８】
１０  固体撮像素子
１１  光電変換膜
１２  浮遊拡散層（フローティングディフュージョン）
１３  読み出しトランジスタ
１４  増幅トランジスタ
１５  リセットトランジスタ
１６  選択トランジスタ
１７  撮像領域
１８  垂直シフトレジスタ
１９  水平シフトレジスタ
２０  出力信号線
２１  出力端
１００  画素部
１０１  シリコン層
１０２  支持基板
１０３  電荷転送領域
１０３ａ  ｉ型半導体領域
１０３ｂ  ｎ型半導体領域
１０３ｃ  ｐ型半導体領域
１０４  読み出しトランジスタ
１０４ａ  浮遊拡散層（フローティングディフュージョン）
１０４ｂ  ＳＴＩ分離領域
１０４ｃ  ゲート電極
１０５  絶縁膜
１０６  多層配線
１０８  シリコン窒化膜
１０９  シリコン酸化膜
１１０  遮光部
１１１  分離領域
１１２ａ、１１２ｂ、１１２ｃ  カラーフィルタ
１１４ａ、１１４ｂ  シリコン超微粒子（微粒子）
１１５  光電変換膜
１２４  マイクロレンズ
２００  シリコン基板Ａ（基板）
２０１  シリコン基板Ｂ（支持基板）
２０２  熱酸化膜
２０３  水素イオン注入領域
２０４  シリコン過剰酸化膜
２０５  ＳｉＯ2膜
２０６  シリコン量子ドット
２０７  シリコンエピタキシャル層
２０８  光電変換膜
２０９  絶縁層
２１０  支持基板
２１１  接着層
２１２  平坦化膜
２１３  カラーフィルタ
２１４  マイクロレンズ
３００  シリコン基板Ａ（基板）
３０１  シリコン基板Ｂ（支持基板）
３０２  熱酸化膜
３０３  水素イオン注入領域
３０４  シリコンイオン注入領域
３０５  ＳｉＯ2膜
３０６  シリコン量子ドット
３０７  シリコンエピタキシャル層
３０８  光電変換膜
３０９  絶縁層
３１０  支持基板
３１１  接着層
３１２  平坦化膜
３１３  カラーフィルタ
３１４  マイクロレンズ
４００  ＳＯＩ基板
４０１  ＳＯＩシリコン層
４０２  埋め込み酸化膜層
４０３  シリコン基板Ｂ
４０４  シリコンイオン注入領域
４０５  ＳｉＯ2膜
４０６  シリコン量子ドット
４０７  シリコンエピタキシャル層
４０８  光電変換膜
４０９  絶縁層
４１０  支持基板
４１１  接着層
４１２  平坦化膜
４１３  カラーフィルタ
４１４  マイクロレンズ
５０１  固体撮像素子
５０２  支持基板
５０３  配線部
５０４  シリコン基板
５０５  カラーフィルタ
５０６  オンチップレンズ
５１１  層間絶縁層
５１２  配線層
５１３  絶縁膜
５１４  ゲート電極
５１５  フローティングディフュージョン
５１７  ｎ型領域
【図１】
2012124338.tif 000003
【図２】
2012124338.tif 000004
【図３】
2012124338.tif 000005
【図４】
2012124338.tif 000006
【図５】
2012124338.tif 000007
【図６】
2012124338.tif 000008
【図７】
2012124338.tif 000009
【図８】
2012124338.tif 000010
【図９】
2012124338.tif 000011
【図１０】
2012124338.tif 000012
【図１１】
2012124338.tif 000013
【図１２】
2012124338.tif 000014