(57)【要約】【課題】より小型化、低コスト化した液晶表示素子を提供する。【解決手段】シリコン基板１とガラス基板２は回路基板３上の電極パッド１４、電極パッド１５と導通をとるため、液晶１１を介し、均一な位置関係でシール材９により貼り合わせて液晶表示素子を構成している。前記シリコン基板１に形成された画素電極１２は貫通電極４を介して、導電性材料１６（例えば金ペースト、はんだ等）によって回路基板３の電極パッド１４と電気的に接続される。また、ガラス基板２に形成された対向電極６は、これと対向する位置に配置された前記シリコン基板１上の貫通電極８と導電性樹脂７を介して接続され、貫通電極８の下面側において導電性材料１６（例えば金ペースト、はんだ等）を介して回路基板３の電極パッド１５と接続されている。前記画素電極１２と前記対向電極６とはそれぞれ異なった電位が供給される。【選択図】図１
2012211991.tif 000002
【特許請求の範囲】
【請求項１】
画素電極を有する第１基板と、透明電極を有する第２基板が所定の間隔でシール材を介して貼り合わされてなる液晶表示素子において、
前記第１基板は、第１貫通電極と第２貫通電極を有しており、
前記第１貫通電極は、導電性部材を介して前記第２基板の透明電極と接続され、
前記第２貫通電極は、前記第１基板の画素電極と接続されており、
前記透明電極と前記画素電極への電位供給は、前記第１貫通電極と前記第２貫通電極を介して行われることを特徴とする液晶表示素子。
【請求項２】
前記第１基板と第２基板は同一外形を有しており、平面的にずれていない状態で貼り合されていることを特徴とする請求項１に記載の液晶表示素子。
【請求項３】
前記第１基板上の第２貫通電極は前記シール材の下に配置されることを特徴とする請求項１又は２に記載の液晶表示素子。
【請求項４】
前記導電性部材は、第１基板と第２基板の所定の間隙に合わせて変形可能で、かつ高導電性を備えた材質であることを特徴とする請求項１〜３の何れか一つに記載の液晶表示素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示素子に関するものである。
【背景技術】
【０００２】
一般に、ＬＣＯＳ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｏｎ  Ｓｉｌｉｃｏｎ）と呼ばれる液晶表示素子は、表面に画素電極が形成されたシリコン基板と、それに相対し表面に対向電極が形成されたガラス基板を所定の位置関係で貼り合せ、前記基板間に液晶を注入した液晶表示パネルを回路基板若しくは基板上に実装し、画素電極と対向電極間に電位差を与え、液晶の配向を制御することにより各種表示を得るものである。
【０００３】
前記液晶表示素子のシリコン基板への電位の供給は、シリコン基板と回路基板上の電極パッドをワイヤーで接続し、電気的に導通させることで実現している。一方、対向電極への電位の供給は、ガラス基板と回路基板間に熱硬化性導電性樹脂、例えば銀ペーストなどを塗布し、対向電極と回路基板上の電極パッドとを電気的に接続させることで実現している。
【０００４】
図７は従来技術による液晶表示素子を示す図であり、（Ａ）は上面図、（Ｂ）はＡ−Ａ面図である。１は複数の画素電極１２を有する第１基板で、例えばシリコン基板である。２は前記シリコン基板１に相対する対向電極６を有する第２基板で、例えばガラス基板である。シリコン基板１とガラス基板２は回路基板３上の電極パッド１４、電極パッド１５と導通をとるため、液晶１１を介し、ずれた位置関係でシール材９によって貼り合わされて液晶表示素子１７を構成している。ここで、前記回路基板３はフレキシブルプリント基板であり、補強基板１３の上に接着剤によって貼り付けられて固定されている。また、前記シリコン基板１と前記ガラス基板２からなる液晶セル１０は前記補強基板１３上に両面テープ（不図示）を介して固定されている。
【０００５】
前記シリコン基板１に形成された画素電極１２は、ワイヤー５によって回路基板３の電極パッド１４と電気的に接続される。また、ガラス基板２に形成された対向電極６は、これと対向する位置に配置された回路基板３上の電極パッド１５と導電性樹脂７で電気的に接続され、前記画素電極１２とはそれぞれ異なった電位が供給される。
【０００６】
前記ガラス基板２に形成された対向電極６と、回路基板３上の電極パッド１５とを電気的に接続を行う導電性樹脂７は前記ガラス基板２の破断面を覆う形で形成されている。（例えば、特許文献１参照）
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−３０８８２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
図７に示すような、ガラス基板２に形成された対向電極６と、回路基板３上の電極パッド１５とを導電性樹脂７で電気的に接続し、シリコン基板１と回路基板３上の電極パッド１４をワイヤー５で接続する構造では、回路基板３と対向電極６及びシリコン基板１と回路基板３を接続する為にガラス基板２とシリコン基板１をずらして貼り合わせる構造にしなければならず、液晶表示素子の小型化への障害となっている。また、導電性樹脂やワイヤーなどの部材費がかかるためコストが大きくなっている。
【０００９】
本発明は、より小型化、低コスト化した液晶表示素子を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的に鑑み、本発明の液晶表示素子は、画素電極を有する第１基板と、透明電極を有する第２基板が所定の間隔でシール材を介して貼り合わされてなる液晶表示素子において、前記第１基板は、第１貫通電極と第２貫通電極を有しており、前記第１貫通電極は、導電性部材を介して前記第２基板の透明電極と接続され、前記第２貫通電極は、前記第１基板の画素電極と接続されており、前記透明電極と前記画素電極への電位供給は、前記第１貫通電極と前記第２貫通電極を介して行われることを特徴とする。
【００１１】
このような構成にすれば、小型化した液晶表示素子を提供でき、同時に部材費削減による液晶表示素子の低コスト化と高歩留まり化が可能になる。
【００１２】
また、本発明の液晶表示素子は、前記第１基板と第２基板は同一外形を有しており、平面的にずれていない状態で貼り合されていることを特徴とする。
【００１３】
このような構成にすれば、液晶表示素子の小型化が可能になり、一般にずれて貼り合わされた基板よりも加工が簡単になり歩留まりの向上及び、工数削減の効果がある。
【００１４】
また、本発明の液晶表示素子は、前記第１基板上の第２貫通電極は前記シール材の下に配置されることを特徴とする。
【００１５】
このような構成にすれば、前記画素領域上への前記第２貫通電極からの光漏れを防止しすることが可能であり、またシール材の外側に配置した場合と比較して面積を必要としない為、液晶表示素子の小型化が可能になる。
【００１６】
また、本発明の液晶表示素子における前記導電性部材は、第１基板と第２基板の所定の間隙に合わせて変形可能で、かつ高導電性を備えた材質であることを特徴とする。
【００１７】
このような構成にすれば、前記第１基板と前記第２基板の間隙に合わせて前記導電性部材が自在に変形するため、正確な間隙の制御が可能になる。
【発明の効果】
【００１８】
本発明によれば、前記第１基板に設けた貫通電極を介して電位供給する構成となり、前記第２基板の対向電極と第１基板とは導電性部材で接続する構成となるので、第１基板と第２基板をずらして貼り合わせた構造にする必要がなくなるため、液晶表示素子を小型化することが可能で、製造コストの削減が可能である。
【図面の簡単な説明】
【００１９】
【図１】本発明に係る液晶表示素子を示す図であり、（Ａ）は上面図、（Ｂ）は（Ａ）のＡ−Ａ断面図
【図２】本発明に係る液晶セルを示す図であり、（Ａ）は上面図、（Ｂ）は（Ａ）のＡ−Ａ断面図、（Ｃ）は（Ａ）の裏面図
【図３】本発明に係る液晶表示素子の第１マザー基板の製造方法を示す図
【図４】本発明に係る液晶表示素子の製造方法を示す図
【図５】本発明に係る液晶表示素子の製造方法を示す図
【図６】本発明に係る液晶セルを示す図
【図７】従来技術による液晶表示素子を示す図であり、（Ａ）は上面図、（Ｂ）は（Ａ）のＡ−Ａ断面図
【発明を実施するための形態】
【００２０】
図１は、本発明による液晶表示素子を示す図であり、（Ａ）は上面図、（Ｂ）は（Ａ）のＡ−Ａ断面図である。図２は本発明による液晶セルを示す図であり、（Ａ）は上面図、（Ｂ）は（Ａ）のＡ−Ａ断面図、（Ｃ）は（Ａ）の裏面図である。また、図１は図２の液晶セルを回路基板に実装させた状態の液晶表示素子である。なお、従来技術と共通する部材に関しては同一の符号を用いて説明する。
【００２１】
１は、複数の画素電極１２を有する第１電極基板で、例えばシリコン基板である。２は、前記シリコン基板１に相対する対向電極６を有する第２電極基板で、例えばガラス基板である。シリコン基板１とガラス基板２は回路基板３上の電極パッド１４、電極パッド１５と導通をとるため、液晶１１を介し、均一な位置関係でシール材９により貼り合わせて液晶セル１０を構成し、この液晶セル１０を回路基板３上に実装して液晶表示素子１７を構成している。
【００２２】
本実施例に示す前記回路基板３はある程度の強度を有する基板（例えば、補強基板１３を供えたフレキシブルプリント基板）で構成されているが、ガラエポ基板などにも適用でき、前記構成に限定されるものではない。
【００２３】
前記シリコン基板１に形成された画素電極１２は貫通電極４を介して、導電性材料１６（例えば金ペースト、はんだ等）によって回路基板３の電極パッド１４と電気的に接続される。また、ガラス基板２に形成された対向電極６は、これと対向する位置に配置された前記シリコン基板１上の貫通電極８と導電性樹脂７を介して接続され、貫通電極８の下面側において導電性材料１６（例えば金ペースト、はんだ等）を介して回路基板３の電極パッド１５と接続されている。前記画素電極１２と前記対向電極６とはそれぞれ異なった電位が供給される。
ここで、本発明の特徴は前記シリコン基板１に貫通電極４，８を設け、基板の裏面のみで前記回路基板３と接続することで、前記ガラス基板２とずれて貼り合わされない構造としたことにある。
【００２４】
９はシリコン基板１とガラス基板２を貼り合わせるためのシール材である。このシール材９は、画素電極１２を囲むようにして形成され、液晶を注入するための注入口９ａを有した構成である。液晶注入後、前記注入口９ａは封口材９ｂによって封口されるものである。
【００２５】
本実施例によれば、前記ガラス基板２と前記シリコン基板１との間でずれて貼り合わされた構造を持たない為、その分の基板面積が小さくできる。そのため、前記シリコン基板１の個片化前のマザー基板上の有効セル数を増加させることが可能であり、より多くの液晶セル１０を得ることができる。また、それに伴い液晶セル１０の実装後の液晶表示素子１７も小型化が可能になる。
【００２６】
前述の通り本実施例の特徴は、前記第１基板１上の複数の画素電極１２を電気的に制御する為に貫通電極４を通じて回路基板３に接続し、また前記第２基板２上の透明電極１４と前記シリコン基板１は導電性樹脂７と貫通電極８を通じて回路基板３と接続されることであり、前記貫通電極４はシール材９の真下に配置されている。これにより従来の液晶表示素子で回路基板３との接続に必要であった２枚の基板を１ｍｍ〜２ｍｍずらして貼り合わさったオフセット部が不要になり、従来よりも１ｍｍ〜２ｍｍ程度小さい液晶表示素子を得ることが可能になる。また、貫通電極４は前記シール材９の下に配置されているので、前記画素電極１２への貫通電極４からの光漏れを防止することが可能となる。
【００２７】
以下、本実施例における液晶表示素子の製造方法について説明する。図３は本発明に係る液晶表示素子の第１マザー基板の製造方法を示す図であり、（Ａ）は加工前の第１マザー基板の断面図、（Ｂ）は第１マザー基板にスルーホールを形成した状態の断面図、（Ｃ）はスルーホールに電極材を充填した状態の断面図、（Ｄ）は最表面に回路層を形成した状態の第１マザー基板の断面図である。
【００２８】
図３（Ｂ）に示すように第１マザー基板１８をエッチングにより基板上にスルーホール１９を形成する。第１マザー基板１８はシリコン基板である。その後スルーホール１９内にメッキ処理により電極材２０である金を充填する。この際に図３（Ｃ）に示すように前記第１マザー基板１８の裏面（下側の面）には完全にメッキを充填しないようにし、前記第１マザー基板１８の裏面と前記電極材２０の間には２０μｍ程度の隙間を設けるようにする。
その後、図３（Ｄ）に示すように前記第１マザー基板１８の上面に電気回路、画素電極、電極パッドなどを備えた回路層２１を形成し、前記第１マザー基板が完成する。
【００２９】
図４は本実施例における前記第１マザー基板と第２マザー基板の貼り合わせ工程の前半部を示したものである。まず、図４（Ａ）に示すような前記第１マザー基板１８にフレキソ印刷によって、図４（Ｂ）に示すように全ての画素電極１２の周辺に対してシール材９を塗布する。続いて、図４（Ｃ）に示すように貫通電極８の画素電極１２側にディスペンサーによって導電性樹脂７を塗布する。
また、このときシール材９と導電性樹脂７には１μｍ〜１０μｍ程度のスペーサー（不図示）が均一な状態で混合されている。
【００３０】
前記シール材９は画素電極１２を囲むような枠状の形状であるが、液晶を注入する為に一箇所注入口９ａが設けられており、また注入口９ａの設けられていない側の隣り合うセル同士のシール材９は繋がっているため、シール材９を繋げない場合よりもシール間隔分だけシールの幅を広く取るかセルを縮小させることができる。また液晶注入工程の際に、液晶がシール材９の外側に入ることがない為、液晶洗浄が簡単になり、工数の削減が可能になる。
【００３１】
図５は本実施例におけるシール材及び導電性樹脂が塗布された状態の第１マザー基板と第２マザー基板の接合工程を示した工程図である。図５（Ａ）は接合前の第１マザー基板の上面図であり、図５（Ｂ）は図５（Ａ）のＡ−Ａ断面図である。
ここで、前記第１マザー基板１８と第２マザー基板２３は、専用の装置によって位置合わせを行い、図５の（Ｃ）に示すようにそれぞれのマザー基板の画素電極１２と対応する位置関係となるように位置合わせを行い、図５（Ｄ）のように２枚のマザー基板の中間に均一な間隙を保持した状態で重ねあわされる。この時、前記導電性樹脂７は、各基板の間隙に合わせて変形可能で、各基板の間隔はシール材９と導電性樹脂７に含まれるスペーサーによって規定されるので正確な間隔の制御が可能である。尚、この導電性樹脂７は高導電性を備えた材質である。
【００３２】
重ねあわされた第１マザー基板１８と第２マザー基板２３は、その状態でＵＶ光を照射することによってシール材９および導電性樹脂７を硬化させることにより接合される。
【００３３】
接合された前記第１マザー基板１８と前記第２マザー基板２３を切断し、個々の液晶セル１０に個片化する工程となるが、このとき一般に知られている方法として両面の基板を切断線２２に沿ってダイシングにより０．１ｍｍ程度の厚みを残した状態で切り込みを入れ、それぞれ逆方向からブレークすることによって切断され、図６（Ａ）上面図、（Ｂ）側面図に示すような液晶セル１０となる。
【００３４】
第１マザー基板１８をダイシングをする際は、第１マザー基板１８がシリコンのため裏面からはダイシングソーのカメラでスクライブストリートラインを確認できない為、通常はシリコン基板上にマーキング等でアライメントマークを形成する必要があるが、本発明では貫通電極４，８が存在する為、これを利用してアライメントが可能である。また、オフセットがないため、上下のスクライブストリートライン（切断線２２）が共通の為、片面一回のブレークで両面の基板が切断でき、これによって大幅な工数削減が可能になる。
【００３５】
本実施例において、回路基板３への実装工程は、回路基板３上の電極パッド１４と電極パッド１５上に導電性材料１６（例えば、金ペースト、半田等）を形成し、この導電性材料１６を形成した回路基板３上に液晶注入後の液晶セル１０を搭載後、リフロー炉に入れて導電性材料１６を溶かして液晶セル１０と回路基板３を接合することにより実施される。その後、液晶セル１０と回路基板３にできる隙間をエポキシ樹脂（不図示）によってモールドし、樹脂を熱キュアによって硬化させることで液晶表示素子１７が構成されている。
【００３６】
通常の液晶セルの実装は液晶セル上の電極パッドから回路基板上の電極パッドへワイヤーボンディングによって行われるが、ワイヤー全体を樹脂でモールドするため部材の消費が大きい点と、ワイヤーボンディングは単個処理のため、それ自体の工数が大きいことが問題であったが、本実施例では、はんだリフロー工程にてバッチ処理が可能な為、工数の削減が可能である。
【符号の説明】
【００３７】
１  シリコン基板
２  ガラス基板
３  回路基板
４  第１貫通電極
５  ワイヤー
６  対向電極
７  導電性樹脂
８  第２貫通電極
９  シール材
９ａ  注入口
９ｂ  封口材
１０  液晶セル
１１  液晶
１２  画素電極
１３  補強基板
１４  電極パッド
１５  電極パッド
１６  導電性材料
１７  液晶表示素子
１８  第１マザー基板
１９  スルーホール
２０  電極材
２１  回路層
２２  切断線
２３  第２マザー基板
【図１】
2012211991.tif 000003
【図２】
2012211991.tif 000004
【図３】
2012211991.tif 000005
【図４】
2012211991.tif 000006
【図５】
2012211991.tif 000007
【図６】
2012211991.tif 000008
【図７】
2012211991.tif 000009