(57)【要約】【課題】２桁以上高い固有抵抗値を持った酸化物絶縁膜を提供でき、適量の酸素原子を含有した酸化物半導体材料を半導体層に、酸素原子に加えて適量の炭素原子を含有した酸化物絶縁層材料をゲート絶縁層、チャンネル保護層、パッシベーション層に使った酸化物半導体薄膜トランジスタ素子およびその製造方法を得る。【解決手段】酸化物半導体層中に、酸素原子に加えて、炭素原子を添加して酸化物絶縁膜を形成する。また、本発明に係る酸化物半導体薄膜トランジスタ素子は、酸化物材料がチャンネル半導体層に使われる酸化物半導体薄膜トランジスタ素子であって、前記酸化物絶縁膜は、前記チャンネル半導体層に使われる酸化物材料と同一材料でなり、ゲート絶縁層、チャンネル保護層、パッシベーション層のいずれかまたはすべてに用いる。【選択図】図２
2012124367.tif 000002
【特許請求の範囲】
【請求項１】
酸化物半導体層中に、酸素原子に加えて、炭素原子を添加して形成したことを特徴とする酸化物絶縁膜。
【請求項２】
請求項１に記載の酸化物絶縁膜において、
前記炭素原子は、スパッタリング時のガス流量比で、１％から５％の範囲で添加されることを特徴とする酸化物絶縁膜。
【請求項３】
酸化物材料がチャンネル半導体層に使われる酸化物半導体薄膜トランジスタ素子であって、
請求項１または２に記載の酸化物絶縁膜は、前記チャンネル半導体層に使われる酸化物材料と同一材料でなり、ゲート絶縁層、チャンネル保護層、パッシベーション層のいずれかまたはすべてに用いたことを特徴とする酸化物半導体薄膜トランジスタ素子。
【請求項４】
基板上にゲート電極を形成する工程と、
酸化物半導体ターゲットを用い、スパッタリング法でゲート絶縁層、半導体層、チャンネル保護層を連続して成膜する工程と、
アニーリング処理を行う工程と、
前記チャンネル保護層を所定の形状にパタ−ニングする工程と、
前記半導体層を所定の形状にパタ−ニングする工程と、
前記パタ−ニングされるチャンネル保護層及び半導体層上にソース／ドレイン電極を形成する工程と、
前記ソース／ドレイン電極を含んだ基板の全面にパッシベーション層を成膜する工程と、
前記ソース／ドレイン電極の表面が所定部分露出するようにパッシベーション層をエッチングしてコンタクトホ−ルを形成する工程と
を順次実行し、
前記ゲート絶縁層及び前記チャンネル保護層、前記パッシベーション層の成膜工程は、酸化物半導体層中に酸素原子に加えて炭素原子を添加することを特徴とする酸化物半導体薄膜トランジスタ素子の製造方法。
【請求項５】
請求項４に記載の酸化物半導体薄膜トランジスタ素子の製造方法において、
前記炭素原子は、スパッタリング時のガス流量比で、１％から５％の範囲で添加されることを特徴とする酸化物半導体薄膜トランジスタ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化物絶縁膜と、酸化物絶縁膜を用いた酸化物半導体薄膜トランジスタ素子およびその製造方法に関する。
【背景技術】
【０００２】
従来、エッチストッパ層を持つボトムゲート／トップコンタクト構造の薄膜トランジスタ素子の製造方法として、次の工程を経るものがあった（例えば、非特許文献１及び２参照）。
【０００３】
まず、ガラス基板上の、フォトリソグラフィ法により形成されたゲート電極上に、ゲート絶縁層としてシリコン酸化膜あるいはシリコン窒化膜をプラズマ化学気相成長蒸着法（ＰＥ−ＣＶＤ）を使って形成する。
【０００４】
続いて、ターゲット材料としてＩｎ−Ｇａ−Ｚｎ−Ｏ（組成比１：１：１：４）を用い、スパッタ装置内でＡｒガスに加えて適量の酸素ガスを混ぜながら、ゲート絶縁層上に酸化物半導体層を形成する。その上にチャンネル保護層を形成するため、スパッタ装置から基板を取り出しＰＥ−ＣＶＤ法によりシリコン酸化膜あるいはシリコン窒化膜のいずれかを成膜する。
【０００５】
そして、前記酸化物半導体層、並びにチャンネル保護層を所定の形状に加工した後、薄膜トランジスタのソース／ドレイン電極を形成する。
【０００６】
続いて、パッシベーション層として、シリコン酸化膜あるいはシリコン窒化膜のいずれかをＰＥ−ＣＶＤ法によって成膜する。
【０００７】
最後に、必要に応じて所定のコンタクトホ−ルをフォトリソグラフィ法で形成する。
【先行技術文献】
【非特許文献】
【０００８】
【非特許文献１】"3.１：Distinguished paper：12.1−Inch WXGA AMOLED Display Driven by Indium−Gallium−Zinc Oxide TFTs Array" Jae Kyeong Jeong et al, SID 08 DIGEST, pp. 1-4, May 20-23, 2008
【非特許文献２】"Amorphous In-Ga-Zn-O coplanar homojunction thin-film transistor" Ayumu Sato et al, APPLIED PHYSICS LETTERS 94, 133502, pp. 1-3, April 1, 2009
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述した従来の薄膜トランジスタ素子の製造方法においては、次のような問題点があった。
【００１０】
ＰｒＯｂ１．ゲート絶縁層やチャンネル保護層、パッシベーション層に使われているシリコン酸化膜あるいはシリコン窒化膜のいずれかを形成するためには、高価なプラズマ化学気相成長蒸着（ＰＥ−ＣＶＤ）装置や高価な半導体用特殊ガス（ＳｉＨ4）が必要である。
【００１１】
ＰｒＯｂ２．ＰＥ−ＣＶＤ法で形成されたシリコン酸化膜あるいはシリコン窒化膜の代わりに、酸化物半導体層に使われている同一酸化物材料でゲート絶縁層やチャンネル保護層、パッシベーション層を形成できることが望まれているが、従来のＡｒガスに加えて酸素ガスを添加する成膜方法では、シリコン酸化膜やシリコン窒化膜に匹敵する高抵抗化が実現できない。
【００１２】
ＰｒＯｂ３．ＰＥ−ＣＶＤ法によりゲート絶縁層を形成後、酸化物半導体層はスパッタ装置を使うためＰＥ−ＣＶＤ装置から基板を取り出さなければならない。また、チャンネル保護層をＰＥ−ＣＶＤ法で形成するためにはスパッタ装置を使って酸化物半導体層を形成した後、装置から基板を取り出さなければならない。
【００１３】
したがって、このような工程を経ると、ゲート絶縁層と酸化物半導体層の界面、または、酸化物半導体層とチャンネル保護層の界面が汚染されることに加えて工程が長くなることで、無駄なコストが発生する。
【００１４】
上述した従来の薄膜トランジスタ素子の製造方法における問題点の発生原因は次の点が掲げられる。
【００１５】
Ｃａｕｓｅ１．ゲート絶縁層やチャンネル保護層、パッシベーション層に使われているシリコン酸化膜あるいはシリコン窒化膜を形成する手段として、ＰＥ−ＣＶＤ法に代わる技術が無かった。
【００１６】
Ｃａｕｓｅ２．半導体層に使われている酸化物材料の固有抵抗値は、酸素原子を増やせば、固有抵抗値が高くなり絶縁性を呈するようになる。しかしながら、酸素量だけを増やして形成したいわゆる酸化物絶縁層は、トランジスタ素子の絶縁層に使うのにその抵抗が低すぎる。
【００１７】
Ｃａｕｓｅ３．ゲート絶縁層やチャンネル保護層、パッシベーション層に使われているシリコン酸化膜あるいはシリコン窒化膜は、スパッタリング法で成膜すると、充分な絶縁性が得られない。そのため、ゲート絶縁層やチャンネル保護層、パッシベーション層はＰＥ−ＣＶＤ法を用いて形成せざるを得ない。従って、スパッタ装置とＰＥ−ＣＶＤ装置間の基板の移動は避けられない。
【００１８】
本発明は、上記のような課題を解決するためになされたものであり、酸素原子に加えて炭素原子を添加することで、酸化物半導体膜に比べて２桁以上高い固有抵抗値を持った酸化物絶縁膜を提供することができ、適量の酸素原子を含有した酸化物半導体材料を半導体層に、酸素原子に加えて適量の炭素原子を含有した酸化物絶縁層材料をゲート絶縁層、チャンネル保護層、パッシベーション層に使った酸化物絶縁膜と、酸化物絶縁膜を用いた酸化物半導体薄膜トランジスタ素子およびその製造方法を得ることを目的とする。
【課題を解決するための手段】
【００１９】
本発明に係る酸化物絶縁膜は、酸化物半導体層中に、酸素原子に加えて、炭素原子を添加して形成したことを特徴とする。
【００２０】
また、本発明に係る酸化物半導体薄膜トランジスタ素子は、酸化物材料がチャンネル半導体層に使われる酸化物半導体薄膜トランジスタ素子であって、前記記載の酸化物絶縁膜は、前記チャンネル半導体層に使われる酸化物材料と同一材料からなり、ゲート絶縁層、チャンネル保護層、パッシベーション層のいずれかまたはすべてに用いたことを特徴とする。
【００２１】
さらに、本発明に係る酸化物半導体薄膜トランジスタ素子の製造方法は、基板上にゲート電極を形成する工程と、酸化物半導体ターゲットを用い、スパッタリング法でゲート絶縁層、半導体層、チャンネル保護層を連続して成膜する工程と、アニーリング処理を行う工程と、前記チャンネル保護層を所定の形状に加工する工程と、前記半導体層を所定の形状に加工する工程と、前記パタ−ニングされるチャンネル保護層及び半導体層上にソース／ドレイン電極を形成する工程と、前記ソース／ドレイン電極を含んだ基板の全面にパッシベーション層を成膜する工程と、前記ソース／ドレイン電極の表面が所定部分露出するようにパッシベーション層をエッチングして コンタクトホ−ルを形成する工程とを順次実行することを特徴とする。ここで、前記ゲート絶縁層及び前記チャンネル保護層、そして前記パッシベーション層の成膜工程は、酸化物半導体層中に酸素原子に加えて炭素原子を添加することを特徴とする。
【発明の効果】
【００２２】
本発明によれば、酸素原子に加えて炭素原子を添加することで、酸化物半導体膜に比べて２桁以上高い固有抵抗値を持った酸化物絶縁膜を提供することができ、適量の酸素原子を含有した酸化物半導体材料を半導体層に、酸素原子に加えて適量の炭素原子を含有した酸化物絶縁層材料をゲート絶縁層、チャンネル保護層、パッシベーション層に使った酸化物半導体薄膜トランジスタ素子を得るようにしたものである。従って、同一ターゲット材料と同一スパッタ装置、あるいは同一チャンバーだけで必要なトランジスタ構成材料が形成できることで、トランジスタ素子の材料コストやプロセスコストが削減できる。
【図面の簡単な説明】
【００２３】
【図１】本発明に係る酸化物半導体膜の高抵抗化技術を説明するためのガス流量比（Ｏ2／（Ａｒ＋Ｏ2））対固有抵抗値の関係を示す特性図である。
【図２】本発明に係る酸化物半導体薄膜トランジスタ素子の製造方法を説明する工程図である。
【図３】図２に続く工程図である。
【発明を実施するための形態】
【００２４】
まず、本発明の要旨について説明する。
Ｉｎ−Ｇａ−Ｚｎ−Ｏに代表されるいわゆる酸化物半導体材料の固有抵抗値は、含有する酸素原子で制御することができる。含有酸素原子を減らせば、固有抵抗値は低くなり、酸化物の物性は半導体から導体に近づく。
【００２５】
一方、酸素原子を増やせば、固有抵抗値が高くなり、半導体、さらには絶縁体になる。すなわち、同じ半導体材料を使いながら、半導体層や絶縁層あるいは導体層を自由に作ることができる。しかしながら、酸素量を増やして形成した酸化物絶縁層をトランジスタ素子の絶縁層に使うには、その固有抵抗値が低すぎる。
【００２６】
本発明は、酸素原子に加えて、炭素原子を添加することで、２桁以上高い固有抵抗値を持った「酸化物絶縁膜」を提供する。
【００２７】
また、本発明は、適量の酸素原子を含有した酸化物半導体材料を半導体層に、酸素原子に加えて適量の炭素原子を含有した「酸化物絶縁層材料」を、ゲート絶縁層、チャンネル保護層、パッシベーション層に使った酸化物半導体薄膜トランジスタ素子を提供する。
【００２８】
以下、具体的な実施の形態について説明する。
まず、酸化物半導体膜の高抵抗技術について説明する。
本発明においては、Ｉｎ−Ｇａ−Ｚｎ−Ｏに代表されるいわゆる酸化物半導体材料に酸素原子に加えて、炭素原子を添加することで、２桁以上高い固有抵抗値を持った「酸化物絶縁膜」を形成することが可能になる。
【００２９】
図１は、本発明に係る酸化物半導体膜の高抵抗化技術を説明するためのガス流量比（Ｏ2／（Ａｒ＋Ｏ2））対固有抵抗値の関係を示す特性図である。
【００３０】
図１に示すように、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の固有抵抗値に対し、当該Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の酸化物半導体材料に酸素原子に加えて、ガス流量比で１％の炭素原子を添加することで、点線の円内に示す特性のように、２桁以上高い固有抵抗値を持った「酸化物絶縁膜」を形成することができる。さらに、添加される炭素原子が、１％から５％の範囲では、１％添加とほぼ同じ固有抵抗値（エラーバーの範囲内）を持つことが確認された。また、本発明を実証するに使用したスパッタ装置では、炭素量が１％未満と５％を超える範囲は流量制御が難しくデータを取るに至らなかった。
【００３１】
従って、適量の酸素原子を含有した酸化物半導体材料を半導体層に、酸素原子に加えて適量の炭素原子を含有した「酸化物絶縁層材料」を、ゲート絶縁層、チャンネル保護層、パッシベーション層に使った酸化物半導体薄膜トランジスタ素子を作製することができる。
【００３２】
次に、高抵抗酸化物絶縁膜を使った薄膜トランジスタ素子およびその製造方法について説明する。本発明においては、同一酸化物材料（スパッタターゲット）を使いながら、スパッタリング法による成膜中の反応ガスを変えるだけで、半導体層や絶縁層の作り分けが可能になる。そして、同一ターゲット材料と同一スパッタ装置あるいは同一チャンバーだけで必要なトランジスタ構成材料が形成できることで、トランジスタ素子の材料コストやプロセスコストが削減できる。
【００３３】
エッチストッパ層を持つボトムゲート／トップコンタクト構造の例を参照して、図２及び図３の工程順に従って本発明に係る酸化物半導体薄膜トランジスタ素子の製造方法について説明する。
【００３４】
まず、下記条件の下で、図２（Ａ）に示すように、ガラス基板１上にスパッタ装置を用いＭｏ膜を成膜しフォトリソグラフィ法によりゲート電極２を形成する。
【００３５】
・Ｍｏ厚さ：５０〜１００ｎｍ
・ＤＣスパッタ電力：５００Ｗ
・スパッタリングガス／流量：Ａｒ／３０ｓｃｃｍ
・チャンバー内ワ−キング圧力：３〜５ｍＴｏｒｒ
【００３６】
次に、下記成膜条件の下で、図２（Ｂ）に示すように、酸化物半導体ターゲットを用い、スパッタリング法で、ゲート絶縁層３、半導体層４、チャンネル保護層５を連続で成膜する。
【００３７】
ゲート絶縁層３／チャンネル保護層５の成膜条件
・厚さ：１５０〜２００ｎｍ（ゲート絶縁膜３）
５０〜１００ｎｍ（チャンネル保護層５）
・ＤＣスパッタ電力：１５０Ｗ
・総スパッタリングガス流量：５０ｓｃｃｍ（Ａｒ＋Ｏ2＋Ｃ）
・Ｏ2濃度：１〜２０％
・Ｃ濃度：１〜５％
・チャンバー内ワ−キング圧力：５〜７ｍＴｏｒｒ
【００３８】
半導体層４の成膜条件
・厚さ：３０〜５０ｎｍ
・ＤＣスパッタ電力：１５０Ｗ
・総スパッタリングガス流量：５０ｓｃｃｍ（Ａｒ＋Ｏ2）
・Ｏ2濃度：１〜２０％
・チャンバー内ワ−キング圧力：３〜５ｍＴｏｒｒ
【００３９】
図２（Ｂ）のＡ部に示すように、ゲート絶縁層３、半導体層４、チャンネル保護層５を連続成膜したため各々層間の汚染やプロセス短縮ができる。また、同一ターゲット材料と同一スパッタ装置で必要なトランジスタ構成材料が形成できることで、トランジスタ素子の材料コストやプロセスコストが削減できる。
【００４０】
次に、下記条件の下で、図２（Ｃ）に示すように、アニーリング処理を行う。
・温度：３５０℃
・時間：１ｈｒ
・雰囲気：空気
【００４１】
次に、図２（Ｄ）に示すように、チャンネル保護層５を、ウェトエッチング法あるいはドライエッチング法により所定の形状に加工（パタ−ニング）する。
【００４２】
チャンネル保護層５の加工は次の工程を経ることになる。
チャンネル保護層５上にポジレジスト塗布→露光→現像→チャンネル保護層５のエッチング→ポジレジストの剥離
図２（Ｄ）には、エッチストッパ層によりパタ−ニングされたチャンネル保護層５を示している。
【００４３】
次に、図３（Ａ）に示すように、半導体層４をウェトエッチング法あるいはドライエッチング法により所定の形状に加工（パタ−ニング）する。
【００４４】
半導体層４の加工は次の工程を経ることになる。
半導体層４上にポジレジスト塗布→露光→現像→半導体層４のエッチング→ポジレジストの剥離
図３（Ａ）には、パタ−ニングされた半導体層４を示している。
【００４５】
次に、下記条件の下で、図３（Ｂ）に示すように、スパッタ装置を用いＭｏ膜を成膜後、フォトリソグラフィ法によりソース／ドレイン電極６を形成する。
Ｍｏ厚さ：１００〜１５０ｎｍ
ＤＣスパッタ電力：５００Ｗ
スパッタリングガス／流量：Ａｒ／３０ｓｃｃｍ
チャンバー内ワ−キング圧力：３〜５ｍＴｏｒｒ
【００４６】
Ｍｏ膜の加工は次の工程を経ることになる。
Ｍｏ膜上にポジレジスト塗布→露光→現像→Ｍｏ膜のエッチング→ポジレジストの剥離
【００４７】
次に、下記成膜条件の下で、図３（Ｃ）に示すように、スパッタリング法を用いパッシベーション層７を成膜する。
パッシベーション層７の成膜条件
厚さ：４００〜５００ｎｍ
ＤＣスパッタ電力：１５０Ｗ
総スパッタリングガス流量：５０ｓｃｃｍ（Ａｒ＋Ｏ2＋Ｃ）
Ｏ2濃度：１〜２０％
Ｃ濃度：１〜５％
チャンバー内ワ−キング圧力：５〜７ｍＴｏｒｒ
【００４８】
最後に、図３（Ｄ）に示すように、ソース／ドレイン電極６の表面が所定部分露出するようにパッシベーション層７をフォトリソグラフィ法によりエッチングしてコンタクトホ−ル8を形成する。
【００４９】
なお、上記実施の形態では、半導体層４に使われる酸化物材料と同一材料で、ゲート絶縁層３、チャンネル保護層５、パッシベーション層７を形成するものであるが、少なくともいずれか１つに用いて形成しても良い。
【００５０】
従って、本発明によれば、Ｉｎ−Ｇａ−Ｚｎ−Ｏに代表される酸化物材料を使いながら、スパッタリング法による成膜中の反応ガスを変えるだけで、酸化物材料を半導体層や絶縁層に作り分けることができる。
【００５１】
その結果、同一ターゲット材料と同一スパッタ装置、あるいは同一チャンバーだけで必要なトランジスタ構成材料が形成できることで、トランジスタ素子の材料コストやプロセスコストが削減できる。また、従来のａ−Ｓｉ／ＴＦＴ工程に比べて高価なプラズマ化学気相成長蒸着法（ＰＥ−ＣＶＤ）装置や高価な半導体ガス（ＳｉＨ4）が不要になる。
【００５２】
また、スパッタ装置内で必要な半導体層、ならびに絶縁層を連続して形成できるため、不連続成膜で問題になる水や二酸化炭素などによる界面の汚染を皆無にできる。また、基板の装置間搬送が不要であり、工程短縮が実現する。
【００５３】
また、半導体層も絶縁層も、基本材料はＩｎ−Ｇａ−Ｚｎ−Ｏで構成されるため、膨張係数や格子定数で代表される、いわゆる「物理定数」がほぼ等しい。このことは、本質的にストレス（圧縮や引っ張り）の少ない薄膜トランジスタ構造を実現でき、電気的に信頼性の高い、特性の安定したＴＦＴが実現する。
【００５４】
以上のように、本発明によれば、安価で信頼性に優れた酸化物薄膜トランジスタを提供できる。
【符号の説明】
【００５５】
１  ガラス基板、２  ゲート電極、３  ゲート絶縁層、４  半導体層、５  チャンネル保護層、６  ソース／ドレイン電極、７  パッシベーション層、８  コンタクトホ−ル。
【図１】
2012124367.tif 000003
【図２】
2012124367.tif 000004
【図３】
2012124367.tif 000005