(57)【要約】【課題】映像品質が向の上された表示装置とその製造方法が提供される。【解決手段】本発明による表示装置は複数の画素を有し、各画素は第１絶縁基板の上に具備されたゲート電極と、ゲート電極をカバーし、第１絶縁基板の上に具備されたゲート絶縁膜と、ゲート絶縁膜の上にゲート電極とオーバーラップして配置された半導体パターンと、半導体パターンの上に互に離隔されて具備されたソース電極とドレイン電極と、ゲート絶縁膜の上に配置され、その一部がドレイン電極と接触する透明画素電極、透明画素電極の上に形成された保護層、及び第１絶縁基板と第１絶縁基板に対向する第２絶縁基板の中でいずれか１つに具備され画素電極と電界を形成する共通電極を含む。【選択図】図２
2012118531.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素を有する表示装置において、
各画素は，
第１絶縁基板の上に具備されたゲート電極と、
前記ゲート電極をカバーし、前記第１絶縁基板の上に配置されたゲート絶縁膜と、
前記ゲート絶縁膜の上に前記ゲート電極とオーバーラップして具備された半導体パターンと、
前記半導体パターンの上に互いに離隔されて配置されたソース電極とドレイン電極と、
前記ゲート絶縁膜の上に配置され、その一部が前記ドレイン電極と接触する第１画素電極と前記第１画素電極をカバーする第２画素電極とを含む透明画素電極と、
前記第１絶縁基板と前記第１絶縁基板に対向する第２絶縁基板との中でいずれか１つに配置され、前記画素電極と電界を形成する共通電極と、を含み、
前記第１画素電極は少なくともインジウムを含む金属導電性酸化膜であり、前記第２画素電極は前記インジウムを除く金属の金属導電性酸化膜であることを特徴とする表示装置。
【請求項２】
前記第１画素電極と前記第２画素電極とは錫と亜鉛の中で少なくとも１つを含む金属導電性酸化膜であることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記第２画素電極はアルミニウム、ゲルマニウム、及びガリウムの中の少なくとも１種のドーパントを含むことを特徴とする請求項２に記載の表示装置。
【請求項４】
前記第２画素電極は前記ドーパントを５ｗｔ％以下の構成比を含有することを特徴とする請求項３に記載の表示装置。
【請求項５】
前記第１画素電極は前記第２画素電極の厚さより薄い厚さを有することを特徴とする請求項１に記載の表示装置。
【請求項６】
前記ソース電極と前記ドレイン電極とはニッケル、クロム、モリブデン、アルミニウム、チタニウム、銅、タングステン、及びこれらの合金からなされた単一膜又は多層膜であることを特徴とする請求項１に記載の表示装置。
【請求項７】
前記ソース電極と前記ドレイン電極はチタニウム及び銅から形成されていることを特徴とする請求項６に記載の表示装置。
【請求項８】
前記画素電極をカバーする保護膜をさらに含み、前記共通電極は前記保護膜の上に形成されることを特徴とする請求項１に記載の表示装置。
【請求項９】
前記共通電極は幹部と前記幹部から突出互いに離隔されて配列された複数の枝部とを有することを特徴とする請求項８に記載の表示装置。
【請求項１０】
前記共通電極は前記第１絶縁基板と前記ゲート絶縁膜との間に前記ゲート電極と絶縁されて配置されることを特徴とする請求項１に記載の表示装置。
【請求項１１】
前記画素電極は幹部と前記幹部から突出し互いに離隔されて配列された複数の枝部を有することを特徴とする請求項１０に記載の表示装置。
【請求項１２】
前記共通電極は前記第２絶縁基板の上に形成されたことを特徴とする請求項１に記載の表示装置。
【請求項１３】
表示装置の製造方法において、
第１絶縁基板の上に第１導電層を形成し、パターニングしてゲート電極を形成し、
前記第１絶縁基板の上に前記ゲート電極をカバーするゲート絶縁膜を形成し、
前記ゲート絶縁膜の上に半導体物質と第２導電層とを順次形成しパターニングして、半導体パターンと前記半導体パターンの上に前記半導体パターンの一部の領域とを露出しながら、互いに離隔されたソース電極及びドレイン電極を形成し、
前記ゲート絶縁膜の上に透明な第１導電性金属酸化膜と透明な第２導電性金属酸化膜とを順次形成し、前記第１導電性金属酸化膜と前記第２導電性金属酸化膜とをパターニングして前記一部の領域を露出させ、前記ドレイン電極と連結される画素電極を形成し、
前記第１絶縁基板を水素プラズマ処理又は水素及び窒素プラズマ処理し、
前記画素電極をカバーする保護膜を形成すること、を含み、
前記第１導電性金属酸化膜は少なくともインジウムを含む金属導電性酸化膜であり、前記第２導電性金属酸化膜は前記インジウムを除く金属導電性酸化膜であることを特徴とする表示装置の製造方法。
【請求項１４】
前記第１導電性金属酸化膜と前記第２導電性金属酸化膜との各々は錫と亜鉛の中で少なくとも１つを含むことを特徴とする請求項１３に記載の表示装置の製造方法。
【請求項１５】
前記第２導電性金属酸化膜はアルミニウム、ゲルマニウム、及びガリウムの中で少なくとも１種のドーパントを含むことを特徴とする請求項１３に記載の表示装置の製造方法。
【請求項１６】
前記第２導電性金属酸化膜は前記ドーパントを５ｗｔ％以下の構成比を含有することを特徴とする請求項１５に記載の表示装置の製造方法。
【請求項１７】
前記第２導電層はニッケル、クロム、モリブデン、アルミニウム、チタニウム、銅、タングステン、及びこれらの合金からなされた単一膜又は多層膜であることを特徴とする請求項１３に記載の表示装置の製造方法。
【請求項１８】
前記第２導電層はチタニウム及び銅から構成されることを特徴とする請求項１７に記載の表示装置の製造方法。
【請求項１９】
前記第１導電性金属酸化膜は前記第２導電性金属酸化膜の厚さより小さい厚さを有することを特徴とする請求項１３に記載の表示装置の製造方法。
【請求項２０】
前記半導体パターン、前記ソース電極及び前記ドレイン電極は１枚のスリットマスク又は回折マスクを利用するフォトリソグラフィー工程で形成する段階を含むことを特徴とする請求項１３に記載の表示装置の製造方法。
【請求項２１】
前記第１絶縁基板と前記ゲート絶縁膜との間又は前記保護膜の上に共通電極を形成することをさらに含む請求項１３に記載の表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は映像品質が向の上された表示装置及びその製造方法に関する。
【背景技術】
【０００２】
液晶表示装置は液晶層を含む薄型表示装置である。液晶表示装置は液晶層を駆動する方法にしたがって、ＩＰＳ（ＩｎＰｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、又はＰＬＳ（Ｐｌａｎｅ  ｔｏ  Ｌｉｎｅ  Ｓｗｉｔｃｈｉｎｇ）モードの液晶表示装置等に区分される。
【０００３】
ＰＬＳモード液晶表示装置は横電界及び垂直電界を利用して液晶層を駆動して映像を表示する。ＰＬＳモードは強いフリンジ（ｆｒｉｎｇｅ）電界によって液晶層の液晶分子が電極の上の領域で基板に対して概ね平行に回転する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】韓国特許公開第１０−２００８−００５０６７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は表示品質が高い表示装置を提供することを目的とする。
本発明の他の目的は表示装置を製造する方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記した目的を達成するための表示装置は複数の画素を有する。各画素は薄膜トランジスタ、画素電極、保護層、及び共通電極を含む。薄膜トランジスターはゲート電極、ゲート絶縁膜、半導体パターン、ソース電極、及びドレイン電極を含む。
【０００７】
ゲート電極は第１絶縁基板の上に配置される。ゲート絶縁膜はゲート電極まで延長されて、第１絶縁基板の上に配置される。半導体パターンはゲート絶縁膜の上まで延長されてゲート電極とオーバーラップして配置される。ドレイン電極は半導体パターンの上まで延長されてソース電極から離隔されて配置される。画素電極は第１画素電極と第２画素電極を含む。第１の画素電極はゲート絶縁膜の上まで延長されて配置され、その一部がドレイン電極と接触する。保護層は透明画素電極の上に形成される。共通電極は第１絶縁基板と第１絶縁基板に対向する第２絶縁基板のいずれか１つに配置され、画素電極とともに電界を形成する。
画素電極はドレイン電極及びゲート絶縁膜と直接接触する第１画素電極と、第１画素電極をカバーする第２画素電極と、を含む。
【０００８】
第１導電性金属酸化膜は少なくともインジウムを含む金属の導電性酸化膜である。第１画素電極は錫及び亜鉛の中で少なくとも１つとインジウムとを含む金属の導電性酸化膜である。第２導電性金属酸化膜はインジウムを除外した金属の導電性酸化膜である。第２画素電極は錫と亜鉛との中で少なくとも１つを含んでもよい。ソース電極とドレーン電極とはニッケル、クロム、モリブデン、アルミニウム、チタニウム、銅、タングステン、及びこれらの合金からなされた単一膜又は多層膜から公正されても良い。
【０００９】
共通電極は、画素電極の中で、幹部と幹部から突出して互に離隔されて配列される複数の枝部とを有してもよい。共通電極は保護層の上に形成されるか、或いは第１絶縁基板とゲート絶縁膜との間にゲート電極と絶縁されて形成されるか、或いは、第２絶縁基板の上に形成されてもよい。
【００１０】
上記した構造を有する表示装置は下記した方法で製造する。
【００１１】
先ず、第１絶縁基板の上に第１導電層を形成し、パターニングしてゲート電極を形成する。第１絶縁基板の上にはゲート電極をカバーするゲート絶縁膜を形成する。次に、ゲート絶縁膜の上に半導体物質と第２導電層とを順次的に形成し、パターニングして、半導体パターンと半導体パターンの上に半導体パターンの一部の領域を露出させながら、互いに離隔されたソース電極及びドレイン電極を形成する。以後、ゲート絶縁膜の上に透明な第１導電性金属酸化膜と透明な第２導電性金属酸化膜とを順次的に形成し、第１導電性金属酸化膜と第２導電性金属酸化膜とをパターニングして一部の領域を露出させ、ドレイン電極と接続される画素電極を形成する。画素電極が形成された第１絶縁基板は水素プラズマ処理又は水素及び窒素プラズマで処理される。そして、画素電極をカバーする保護膜を形成する。
【発明の効果】
【００１２】
このような表示装置及びその製造方法によれば、画素のプラズマ処理のとき、画素電極で現れることがあり得るミルキッシュ現象（Ｍｉｌｋｉｓｈ  ｐｈｅｎｏｍｅｎｏｎ）等の欠陥を防止することができる。したがって、透過率が高い表示装置及びその製造方法を提供する。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１実施形態による表示装置の製造方法に製造した表示装置の一部を示した平面図である。
【図２】図１に表示されたＩ−Ｉ’線に沿って切断した表示装置の断面図である。
【図３Ａ】本発明の第１実施形態による表示装置の製造方法の中で第１フォトリソグラフィー工程の結果を示した平面図である。
【図３Ｂ】図３ＡのＩ−Ｉ’線に沿う断面図である。
【図４Ａ】本発明の第１実施形態による表示装置の製造方法の中で第２フォトリソグラフィー工程の結果を示した平面図である。
【図４Ｂ】図４ＡのＩ−Ｉ’線に沿う断面図である。
【図５Ａ】本発明の第１実施形態による表示装置の製造方法の中で第３フォトリソグラフィー工程の結果を示した平面図である。
【図５Ｂ】図５ＡのＩ−Ｉ’線に沿う断面図である。
【図６Ａ】本発明の第１実施形態による表示装置の製造方法の中で第４フォトリソグラフィー工程の結果を示した平面図である。
【図６Ｂ】図６ＡのＩ−Ｉ’線に沿う断面図である。
【図７】本発明の第２実施形態による表示装置の製造方法によって製造された第１基板を示した平面図である。
【図８】図７のＩＩ−ＩＩ’線に沿う断面図である。
【図９】本発明の第３実施形態による表示装置の製造方法によって製造された表示装置の一部を示した平面図である。
【図１０】図９のＩＩＩ−ＩＩＩ’線に沿う断面図である。
【発明を実施するための形態】
【００１４】
本発明は多様な変更を加えることができ、様々な形態を有することができるので、特定実施形態を図面に例示し、本文で詳細に説明する。しかし、これは本発明を特定な開示形態に対して限定しようとすることでなく、本発明の思想、及び技術範囲に含まれる全ての変更、均等物乃至代替物を含むこととして理解しなければならない。
【００１５】
各図面を説明しながら、類似な参照符号を類似な構成要素に対して使用した。添付された図面において、構造物の寸法は本発明を明確に説明するために実際より拡大して図示したことである。第１、第２等の用語は多様な構成要素を説明するために使用されるが、構成要素は用語によって限定されない。用語は１つの構成要素を他の構成要素から区別する目的のみに使用される。例えば、本発明の権利範囲を逸脱しない範囲で、第１構成要素は第２構成要素と称される場合もあり、類似に第２構成要素も第１構成要素と称される場合もある。単数の表現は文脈の上に明確に異なるように意味しない限り、複数の表現を含む。
【００１６】
本出願で、“包含する”又は“有する”等の用語は明細書の上に記載された特徴、数字、段階、動作、構成要素、部品又はこれらを組合したことが存在することを指定しようとするものであるが、１つ又はその以の上の異なる特徴や数字、段階、動作、構成要素、部分品又はこれらを組合したものの存在又は付加可能性を予め排除しないこととして理解しなければならない。また、層、膜、領域、板等の部分が他の部分“の上に”あるとする場合、これは他の部分“真の上に”ある場合のみでなくその中間にその他の部分がある場合も含む。反対に層、膜、領域、板等の部分が他の部分“真下に”あるとする場合、これは他の部分“直ちに下に”にある場合のみでなく、その中間にその他の部分がある場合も含む。
【００１７】
図１は本発明の第１実施形態による表示装置の製造方法で製造した表示装置の一部を示した平面図である。図２は図１に表示されたＩ−Ｉ’線に沿って切断した表示装置の断面図である。以下、説明の便宜の上に第１実施形態による表示装置の製造方法に製造した表示装置を先ず説明し、その次に第１実施形態による表示装置の製造方法を説明する。
【００１８】
図１及び図２を参照すれば、表示装置は第１基板１００、第１基板１００に対向する第２基板２００、及び第１基板１００と第２基板２００の間に形成された液晶層３００とを含む。第１基板１００は複数の薄膜トランジスタが形成された基板に該当するので、薄膜トランジスタ基板と称され、第２基板２００は複数のカラーフィルターＣＦが形成された基板に該当するので、カラーフィルター基板と称する。
【００１９】
第１基板１００は第１絶縁基板１０１、複数のゲートライン、複数のデータライン、及び複数の画素ＰＸＬを含む。第１絶縁基板１０１は略矩形形状を有し、透明絶縁物質から形成される。
【００２０】
複数のゲートラインは第１絶縁基板１０１の上に第１方向へ延長されて形成される。複数のゲートラインは例えば、ｎ＋ｐ個のゲートラインＧＬ１、．．．、ＧＬｎ，ＧＬｎ＋１，．．．，ＧＬ（ｎ＋ｐ）−１、ＧＬｎ＋ｐからなされる。
【００２１】
複数のデータラインは複数のゲートラインと絶縁膜を介して第１方向に交差する第２方向に延長されて配置される。複数のデータラインは例えば、ｍ＋ｑ個のデータラインＤＬ１、．．．、ＤＬｍ，ＤＬｍ＋１，．．．，ＤＬ（ｍ＋ｑ）−１、ＤＬｍ＋ｑから形成される。各画素はゲートラインＧＬ１、．．．、ＧＬｎ，ＧＬｎ＋１，．．．，ＧＬ（ｎ＋ｐ）−１、ＧＬｎ＋ｐの中の１つと、データラインＤＬ１、．．．、ＤＬｍ，ＤＬｍ＋１，．．．，ＤＬ（ｍ＋ｑ）−１、ＤＬｍ＋ｑの中の１つとに連結される。
【００２２】
各画素ＰＸＬは互に同一な構造でなされるので、図１では説明の便宜の上、ｎ番目ゲートラインＧＬｎ、ｍ番目データラインＤＬｍ、及び１つの画素ＰＸＬを図示した。各画素ＰＸＬは薄膜トランジスタと、薄膜トランジスタに連結された画素電極ＰＥ、画素電極ＰＥをカバーする保護層１１３、及び画素電極ＰＥと離隔されて配置されるた共通電極ＣＥを含む。薄膜トランジスターはゲート電極ＧＥ、ゲート絶縁膜１１１、半導体パターンＳＭ、ソース電極ＳＥ、およびドレイン電極ＤＥを含む。
【００２３】
ゲート電極ＧＥは第ｎゲートラインＧＬｎから突出させるか、或いは第ｎゲートラインＧＬｎの一部の領域の上に配置される。ゲート電極ＧＥは金属から構成される。ゲート電極ＧＥはニッケル、クロム、モリブデン、アルミニウム、チタニウム、銅、タングステン、及びこれらの合金から構成されてもよい。ゲート電極ＧＥは金属を利用する単一膜又は多層膜で形成されてもよい。例えば、ゲート電極ＧＥはモリブデン、アルミニウム、及びモリブデンが順次的に積層された３層膜であるか、或いは、チタニウムと銅とが順次的に積層された二層膜であってもよい。又はチタニウムと銅との合金からなされた単一膜であってもよい。
【００２４】
ゲート絶縁膜１１１は第１絶縁基板１０１の全面に配置されて、第ｎゲートラインＧＬｎ、第ｎゲートラインＧＬｎをカバーする。半導体パターンＳＭはゲート絶縁膜１１１の上に配置される。半導体パターンＳＭは一部の領域がゲート電極ＧＥとオーバーラップされる。半導体パターンＳＭはゲート絶縁膜１１１の上に提供されたアクティブパターンＡＣＴとアクティブパターンＡＣＴの上に形成されたオーミックコンタクト層ＯＣとを含む。アクティブパターンＡＣＴはアモルファスシリコン薄膜から構成されてもよく、オーミックコンタクト層ＯＣはｎ＋アモルファスシリコン薄膜から構成されてもよい。オーミックコンタクト層ＯＣはアクティブパターンＡＣＴの一部領域と後述するソース電極ＳＥとの間及びアクティブパターンＡＣＴの他の一部の領域と後述するドレイン電極ＤＥとの間に提供される。オーミックコンタクト層ＯＣはアクティブパターンＡＣＴとソース電極ＳＥ及びドレイン電極ＤＥとの間を各々オーミックコンタクト（ｏｈｍｉｃｃｏｎｔａｃｔ）させる。
【００２５】
ソース電極ＳＥは第ｍデータラインＤＬｍで分岐されて配置される。ソース電極ＳＥはオーミックコンタクト層ＯＣの上に形成され、一部の領域がゲート電極ＧＥとオーバーラップする。
【００２６】
ドレイン電極ＤＥは半導体パターンＳＭを介してソース電極ＳＥから離隔されて配置される。ドレイン電極ＤＥはオーミックコンタクト層ＯＣの上に形成され、一部の領域がゲート電極ＧＥとオーバーラップするように配置される。ソース電極ＳＥとドレイン電極ＤＥとはニッケル、クロム、モリブデン、アルミニウム、チタニウム、銅、タングステン、及びこれらの合金から構成されてもよい。ソース電極ＳＥとドレイン電極ＤＥとは金属を利用する単一膜又は多層膜に形成されてもよい。例えば、ソース電極ＳＥとドレイン電極ＤＥとはチタニウムと銅とが順次的に積層された二層膜であってもよく、又はチタニウムと銅との合金から構成された単一膜であってもよい。
【００２７】
ソース電極ＳＥとドレイン電極ＤＥとは半導体パターンＳＭの上で所定の間隔に離隔されるように配置される。これにしたがって、ソース電極ＳＥとドレイン電極ＤＥとの間のアクティブパターンＡＣＴの上面が露出され、ゲート電極ＧＥの電圧の印加の可否にしたがって、ソース電極ＳＥとドレーン電極ＤＥとの間で導電チャンネル（ｃｏｎｄｕｃｔｉｖｅｃｈａｎｎｅｌ）をなすチャンネル部ＣＨになる。
【００２８】
画素電極ＰＥはドレイン電極ＤＥとゲート絶縁膜１１１との上に配置される。画素電極ＰＥはドレイン電極ＤＥの一部とゲート絶縁膜１１１の直上に配置されてドレイン電極ＤＥの一部とゲート絶縁膜１１１とに直接接触する。
画素電極ＰＥは平面上で見るとき、概ね正四角形状を有するが、これに限定されることではなく画素の形状によって多様な形状に形成されてもよい。画素電極ＰＥは内部に開口部のようなパターン無しで単一片（ｓｉｎｇｌｅｐｉｅｃｅ）で形成される。
【００２９】
画素電極ＰＥは断面で見るとき、第１画素電極ＰＥａと第２画素電極ＰＥｂとの二重層で形成される。第１画素電極ＰＥａはドレイン電極ＤＥとゲート絶縁膜１１１との上に配置されてドレイン電極ＤＥとゲート絶縁膜１１１とに直接接触する。第２画素電極ＰＥｂは第１画素電極ＰＥａの上に配置されて第１画素電極ＰＥａをカバーする。
【００３０】
第１画素電極ＰＥａは透明な導電性物質で形成される。特に、第１画素電極ＰＥａは透明導電性酸化物（Ｔｒａｎｓｐａｒｅｎｔ  Ｃｏｎｄｕｃｔｉｖｅ  Ｏｘｉｄｅ）で形成される。透明導電性酸化物はＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）、ＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）、ＩＴＺＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｚｉｎｃ  ｏｘｉｄｅ）等がある。
【００３１】
第２画素電極ＰＥｂはインジウムを含まない透明導電性酸化物で形成される。第２画素電極ＰＥｂは錫酸化物（ｔｉｎ  ｏｘｉｄｅ）や亜鉛酸化物（ｚｉｎｃ  ｏｘｉｄｅ）から形成されてもよい。第２画素電極ＰＥｂは不純物がドーピングされた錫酸化物や亜鉛酸化物であってもよい。ドーパントはアルミニウム、ゲルマニウム、及びガリウムの中でいずれか１つ、又はその組合であってもよい。第２画素電極ＰＥｂは第２画素電極ＰＥｂをなす錫酸化物や亜鉛酸化物に対して５ｗｔ％または５ｗｔ％より少ない構成比を有するようにドーパントでドーピングされてもよい。ドーパントの量が５ｗｔ％超過される場合にはドーピングが効果的に行われ難い。
【００３２】
第１画素電極ＰＥａと第２画素電極ＰＥｂとは平面で見るとき、同一な形状と同一な大きさで形成されて互いにオーバーラップする。第１画素電極ＰＥａの厚さは第２画素電極ＰＥｂの厚さより薄い。第２画素電極ＰＥｂは第１画素電極ＰＥａより電気抵抗が低い。これにしたがって、画素電極ＰＥに充分な電圧を印加するために相対的に電気抵抗が低い第２画素電極ＰＥｂの厚さを第１画素電極ＰＥａの厚さより厚く形成する。
【００３３】
保護層１１３は画素電極ＰＥが形成された第１絶縁基板１０１の上に形成される。保護層１１３はチャンネル部ＣＨと画素電極ＰＥとをカバーする。保護層１１３は窒化珪素（ＳｉＮｘ）膜から構成される。共通電極ＣＥは保護層１１３の上に形成される。共通電極ＣＥは透明導電性物質で形成されてもよい。共通電極ＣＥは、例えば、ＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）、ＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）、ＩＴＺＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｚｉｎｃ  ｏｘｉｄｅ）等の導電性金属酸化物で形成されてもよい。
【００３４】
共通電極ＣＥは画素毎に形成された幹部（ｍａｉｎ  ｂｒａｎｃｈ ｐｏｒｔｉｏｎ）ＣＥ１と、幹部ＣＥ１から突出形成された複数の枝部（ｓｕｂ−ｂｒａｎｃｈ  ｐｏｒｔｉｏｎ）ＣＥ２とを有する。各画素ＰＸＬの内に配置される幹部ＣＥ１は隣接する画素ＰＸＬの幹部ＣＥ１又は複数の枝部ＣＥ２側へ延長されて、隣接する画素ＰＸＬの幹部ＣＥ１又は複数の枝部ＣＥ２のうちの１つと連結される。これにしたがって、各画素ＰＸＬの共通電極ＣＥには全て同一なレベルの電圧が印加される。
【００３５】
複数の枝部ＣＥ２は互いに一定の間隔に離隔される。複数の枝部ＣＥ２は所定方向に平行に延長されるように形成されてもよい。本実施形態では複数の枝部ＣＥ２が幹部ＣＥ１から一方向に突出されている場合を図示したが、これに限定されることではなく、幹部ＣＥ１と複数の枝部ＣＥ２とは多様な形状で提供されてもよい。例えば、複数の枝部ＣＥ２は幹部ＣＥ１の延長方向と交差する両側方向へ突出されて延長されてもよい。又は幹部ＣＥ１がループの形態に形成されるか、或いは、複数回の折曲された形態に形成されてもよい。
【００３６】
第２基板２００は第２絶縁基板２０１と複数のカラーフィルターＣＦとを含む。複数のカラーフィルターＣＦは液晶層３００を通過する光に色を提供するためのものである。複数のカラーフィルターＣＦは赤色カラーフィルター、緑色カラーフィルター、及び青色カラーフィルターを含む。赤色カラーフィルター、緑色カラーフィルター、又は青色カラーフィルターは各画素ＰＸＬに一対一に対応して配置されてもよい。
【００３７】
第１基板１００と第２基板２００との間には液晶分子を含む液晶層３００が配置される。表示装置において、第ｎゲートラインＧＬｎへゲート信号が印加されれば、薄膜トランジスタがターンオンする。したがって、第ｍデータラインＤＬｍへ印加されたデータ信号は薄膜トランジスタを通じて画素電極ＰＥへ印加される。薄膜トランジスタがオン状態になって画素電極ＰＥへデータ信号が印加されれば、画素電極ＰＥと共通電極ＣＥとの間に電界が形成される。このとき、画素電極ＰＥへ印加される電圧は共通電極ＣＥへ印加される電圧より大きいか、或いは小さい。例えば共通電極ＣＥへ０Ｖの電圧が印加され、画素電極ＰＥへ７Ｖの電圧が印加されてもよい。共通電極ＣＥと画素電極ＰＥとへ印加される電圧の差異によって生成された電界によって液晶分子が駆動される。これにしたがって、液晶層３００を透過する光量が変化されて映像が表示される。
【００３８】
以下、本発明の第１実施形態にかかる表示装置の製造方法に対して説明する。先ず、本発明の第１実施形態にかかる表示装置の製造方法の中で第１基板１００の製造方法を説明する。
【００３９】
本発明の第１実施形態にかかる表示装置は４枚のマスクを利用する第１乃至第４フォトリソグラフィー工程を通じて第１基板１００が製作される。具体的に、図３Ａは本発明の第１実施形態にかかる第１基板製造方法の中で第１フォトリソグラフィー工程の結果を示した平面図であり、図３Ｂは図３ＡのＩ−Ｉ’線に沿う断面図である。図４Ｂは本発明の第１実施形態による第１基板製造方法の中で第２フォトリソグラフィー工程の結果を示した平面図であり、図４Ｂは図４ＡのＩ−Ｉ’線に沿う断面図である。図５Ａは本発明の第１実施形態にかかる第１基板製造方法の中で第３フォトリソグラフィー工程の結果を示した平面図であり、図５Ｂは図５ＡのＩ−Ｉ’線に沿う断面図である図６Ａは本発明の第１実施形態にかかる第１基板製造方法の中で第４フォトリソグラフィー工程の結果を示した平面図であり、図４Ｂは図４ＡのＩ−Ｉ’線に沿った断面図である。
【００４０】
図３Ａ及び図３Ｂを参照すれば、第１フォトリソグラフィー工程を利用して第ｎゲートラインＧＬｎとゲート電極ＧＥとが形成される。第ｎゲートラインＧＬｎとゲート電極ＧＥとは第１絶縁基板１０１の上に第１導電層と感光膜とを順に積層し、感光膜を露光及び現像して感光膜パターンを形成した後、感光膜パターンをマスクとして第１導電層をパターニングして形成される。
【００４１】
第１導電層はニッケル、クロム、モリブデン、アルミニウム、チタニウム、銅、タングステン、及びこれらの合金であってもよい。第１導電層は金属を利用する単一膜又は多層膜で形成されてもよい。図４Ａ及び図４Ｂを参照すれば、第２フォトリソグラフィー工程を利用して第ｎゲートラインＧＬｎとゲート電極ＧＥとが形成された第１絶縁基板１０１の上にゲート絶縁膜１１１を介して第ｍデータラインＤＬｍ、チャンネル部ＣＨを含む半導体パターンＳＭ、ソース電極ＳＥ、ドレイン電極ＤＥが形成される。第２フォトリソグラフィー工程はスリットマスクや回折マスクを利用する。図示しないが、第２フォトリソグラフィー工程を説明すれば、次の通りである。
【００４２】
先ず、第ｎゲートラインＧＬｎとゲート電極ＧＥとが形成された第１絶縁基板１０１の上に第ｎゲートラインＧＬｎとゲート電極ＧＥとをカバーするようにゲート絶縁膜１１１、半導体層、第２導電層、及び感光膜を順次形成する。半導体層はゲート絶縁膜１１１の上にアモルファスシリコン層及びｎ＋アモルファスシリコン層を順次積層して形成される。第２導電層はニッケル、クロム、モリブデン、アルミニウム、チタニウム、銅、タングステン、及びこれらの合金から形成される単一膜又は多層膜であり、例えば、チタニウムと銅からなされた二層膜であるか、或いはチタニウムおよび銅の合金から形成される単一膜であってもよい。感光膜はフォトレジストのような感光性物質で形成される。
【００４３】
次に、スリットマスク又は回折マスクを利用して感光膜を露光及び現像する。これによって、互いに異なる区域で互いに異なる厚さを有する感光膜パターンが形成される。以後、感光膜パターンをマスクとしてその下部に形成された第２導電層とアモルファスシリコン層及びｎ＋アモルファスシリコン層を選択的に除去する。これによって、ゲート電極ＧＥの上部の所定の領域に同一な大きさと形状とでアモルファスシリコンパターン、ｎ＋アモルファスシリコンパターン、第２導電パターンが形成される。
その次に、アッシング（ａｓｈｉｎｇ）工程又はエッチバック（ｅｔｃｈ ｂａｃｋ）工程を通じて感光膜パターンの一部を除去する。以後、残った感光膜パターンをマスクとして第２導電パターンとｎ＋アモルファスシリコン層とを除去することによって、第ｍデータライン、ソース電極ＳＥ及びドレイン電極ＤＥを形成する。このとき、ソース電極ＳＥとドレイン電極ＤＥとの間のチャンネル部ＣＨが露出される。
【００４４】
図５Ａ及び図５Ｂを参照すれば、第３フォトリソグラフィー工程を利用して第ｍデータライン、半導体層、ソース電極ＳＥ及びドレイン電極ＤＥが形成された第１絶縁基板１０１の上に画素電極ＰＥを形成する。画素電極ＰＥは第ｍデータラインＤＬｍ等が形成された第１絶縁基板１０１の上に透明な第１導電性金属酸化膜、第２導電性金属酸化膜及び感光膜を順に積層する。その次に、感光膜を露光及び現像して感光膜パターンを形成する。以後、感光膜パターンをマスクとして第１導電性金属酸化膜と第２導電性金属酸化膜とを同時にパターニングして形成される。
【００４５】
第１導電性金属酸化膜は透明導電性物質で形成される。透明導電性物質としてはＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）、ＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）、ＩＴＺＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｚｉｎｃ  ｏｘｉｄｅ）等の導電性金属酸化物で形成されてもよい。第２導電性金属酸化膜はインジウムを含まない透明導電性物質で形成される。第２画素電極ＰＥｂは錫酸化物（ｔｉｎ  ｏｘｉｄｅ）や亜鉛酸化物（ｚｉｎｃ  ｏｘｉｄｅ）から形成されてもよい。第２画素電極ＰＥｂは不純物がドーピングされた錫酸化物や亜鉛酸化物であってもよい。ドーパントはアルミニウム、ゲルマニウム、及びガリウムの中でいずれか１つ、又はこれらの組み合わせであってもよい。ドーパントは第２画素電極ＰＥｂをなす錫酸化物や亜鉛酸化物に対して５ｗｔ％または５ｗｔ％より低い構成比を有するようにドーピングされてもよい。ドーパントの量が５ｗｔ％超過される場合にはドーピングが難しい。
【００４６】
その結果、画素電極ＰＥはドレイン電極ＤＥの一部とオーバーラップされるようにドレーン電極ＤＥの直上と、ゲート絶縁膜１１１の直上に形成される。
次に、図面に図示しないが、画素電極ＰＥが形成された第１絶縁基板１０１をプラズマ処理する。プラズマ処理は水素Ｈ２を利用するか、或いは水素Ｈ２及び窒素Ｎ２を利用して実施する。プラズマ処理は露出されたチャンネル部のシリコンのダングリングボンド（ｄａｎｇｌｉｎｇ  ｂｏｎｄ）を緩和させるために行われる。また、プラズマ処理は第３フォトリソグラフィー工程で発生する汚染を除去するためにも実施される。
【００４７】
図６Ａ及び図６Ｂを参照すれば、第４フォトリソグラフィー工程を利用して画素電極ＰＥが形成された第１絶縁基板１０１の上に保護層１１３を介して共通電極ＣＥが形成される。共通電極ＣＥは画素電極ＰＥ等が形成された第１絶縁基板１０１の上に保護層１１３、透明導電物質層と感光膜とを順に積層し、感光膜を露光及び現像して感光膜パターンを形成した後、感光膜パターンをマスクとして透明導電物質層をパターニングして形成される。
【００４８】
保護層１１３はＰＥＣＶＤ（Ｐｌａｓｍａ−Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）を利用して蒸着される。ＰＥＣＶＤ工程では水素か珪素ＳｉＨ４、アンモニアＮＨ３、窒素Ｎ２、及び水素Ｈ２を材料に使用する。その結果、ＳｉＮｘからなされた保護層１１３が形成される。上記した方法に製造された第１基板１００は図１に図示された複数のカラーフィルターＣＦが形成された第２基板２００と対向して合着される。第１基板１００と第２基板２００との間には液晶層３００が形成される。
【００４９】
このように本発明の第１実施形態にかかる表示装置の製造方法よれば４枚のマスクを利用し、合わせて４回のフォトリソグラフィー工程を通じて第１基板１００を製作でき、インジウムの還元による欠陥を防止することが可能となる。欠陥を説明すれば、次の通りである。
【００５０】
一般的な関連技術によれば、画素電極ＰＥがＩＴＯ、ＩＺＯ、ＩＴＺＯのようなインジウム含有透明導電酸化物で形成される。インジウム含有透明導電酸化物は亜鉛や錫を共に含むが、基本的にインジウム酸化物を含有する。例えば、ＩＴＯの場合、約９０ｗｔ％のＩｎ２Ｏ３と約１０ｗｔ％のＳｎＯとを含有する。したがって、第２フォトリソグラフィー工程が完了した後、チャンネル部にプラズマ処理が遂行されれば、インジウム酸化物はプラズマ処理のとき、Ｈ＊と反応する。したがって、Ｈ＊は酸化され、インジウムは還元されて析出されて減少する。反応の反応式は下記の化学式１と同一である。下記の化学式で係数は一致しない。
（化１）
Ｉｎ２Ｏ３  ＋  Ｈ＊  →  Ｉｎ↓  ＋  ＯＨ    
【００５１】
インジウムは画素電極ＰＥの界面に析出される。析出されたインジウムは画素電極ＰＥの透明度を低下させ、最終的な表示装置のイメージが欠陥に見えるミルキッシュ（ｍｉｌｋｉｓｈ）現象を生じさせる。また、析出されたインジウムによって画素電極ＰＥ自体の電気伝導度が低下され、したがって、表示品質が低下される欠陥が発生する。
【００５２】
上記したミルキッシュ欠陥等を解決するためにチャンネル部の上に別のＳｉＮｘからなされたパッシベーション層を形成し、パッシベーション層を再び全面的にエッチングする方法を利用することができる。しかし、このような工程はパッシベーション工程とエッチング工程とが追加されるので、時間と費用がかかる。
【００５３】
また、一般的に画素電極ＰＥは第２フォトリソグラフィー工程後のプラズマ処理のときのみでなく、保護層１１３を形成するときにも上記したような欠陥が発生させる。保護層１１３がＳｉＮｘで形成されるところ、ＳｉＮｘをＰＥＣＶＤを利用して形成するときはＳｉＨ４、ＮＨ３、Ｎ２、及びＨ２気体を利用する。したがって、水素気体からのＨ＊とインジウム含有透明導電酸化物とが化学式１のように反応する。したがって、保護層１１３を形成するときにもインジウム析出による欠陥が現れる。
【００５４】
しかし、本発明の第１実施形態にかかる表示装置の製造方法によれば、画素電極ＰＥが二層層で形成され、第２フォトリソグラフィー以後に露出される部分はインジウムを含有しない。したがって、第２フォトリソグラフィー以後、画素電極ＰＥに水素プラズマ処理を行うか、或いは水素及び窒素プラズマ処理を行う場合にも画素電極ＰＥの表面にインジウムが析出されない。そして、保護層１１３を形成するとき、画素電極ＰＥの上にプラズマを利用しても画素電極ＰＥの表面にインジウムが析出されることなくインジウムによる表示品質低下を防止する。
【００５５】
本発明の第１実施形態にかかる表示装置では共通電極ＣＥが画素電極ＰＥの上部に形成されたＰＬＳモード表示装置を説明したが、これに限定されることではない。
【００５６】
本発明の第２実施形態は共通電極ＣＥが画素電極ＰＥの下部に形成される点と共通電極ＣＥおよび画素電極ＰＥの形状が異なる点が第１実施形態と異なる。
【００５７】
図７は本発明の第２実施形態による第１基板製造方法によって製造された第１基板１００を示した平面図である。図８は図７のＩＩ−ＩＩ’線に沿った断面図である。本発明の第２実施形態による薄膜トランジスタ製造方法では重複された説明を避けるためにの上述した第１実施形態にかかる表示装置の第１基板の製造方法と異なる点を主に説明する。本実施形態で特別に説明しない部分はの上述した第１実施形態にしたがう。同一な番号は同一な構成要素を、類似な番号は類似な構成要素を示す。
【００５８】
図７及び図８を参照すれば、第１基板１００は複数のゲートラインと複数のデータライン及び複数のゲートラインの中で１つと複数のデータラインの中で１つと連結された複数の画素を含む。
【００５９】
第２実施形態によれば、各画素ＰＸＬは薄膜トランジスタと、薄膜トランジスタに連結された画素電極ＰＥ、画素電極ＰＥをカバーする保護層１１３、及び画素電極ＰＥと離隔されて提供される共通電極ＣＥを含む。薄膜トランジスタはゲート電極ＧＥ、ゲート絶縁膜１１１、半導体パターンＳＭ、ソース電極ＳＥ、ドレイン電極ＤＥを含む。
【００６０】
共通電極ＣＥは第１絶縁基板１０１の上に提供される。共通電極ＣＥは平面の上から見るとき、互いに隣接するゲートライン、即ち、第ｎ−１ゲートラインＧＬｎ−１と、第ｎゲートラインＧＬｎとの間に提供される。共通電極ＣＥは第１方向に沿って一領域が延長されて一方向に互いに隣接する他の画素の間で互に連結されている。各画素の共通電極ＣＥには全て同一なレベルの電圧が印加される。
【００６１】
共通電極ＣＥは各画素の内で略正四角形状を有するが、これに限定されることではない。共通電極ＣＥは画素の形状にしたがって、多様な形状で配置されてもよい。共通電極ＣＥは内部と開口部とのようなパターン無しで単一片で形成される。
【００６２】
ゲート絶縁膜１１１は第ｎゲートラインＧＬｎ、ゲート電極ＧＥ、及び共通電極ＣＥをカバーしながら、第１絶縁基板１０１の上に具配置される。半導体パターンＳＭ、ソース電極ＳＥ、及びドレイン電極ＤＥは第１実施形態と実質的に同一な構造を有する。
【００６３】
画素電極ＰＥは各画素毎に形成された幹部ＰＥ１と、幹部ＰＥ１とから突出形成された複数の枝部ＰＥ２を有する。複数の枝部ＰＥ２は互いに一定の間隔に離隔される。複数の枝部ＰＥ２は所定方向に平行に延長されるように形成されてもよい。本実施形態では複数の枝部ＰＥ２が幹部ＰＥ１から一方向に突出されたことを図示したが、これに限定されることではなく、幹部ＰＥ１と複数の枝部ＰＥ２は多様な形状で形成されてもよい。例えば、複数の枝部ＰＥ２は幹部ＰＥ１の延長方向と垂直になる両側方向に突出して延長されてもよい。又は、幹部ＰＥ１がループの形態で形成されるか、或いは、複数回の折曲された形態に形成されてもよい。画素電極ＰＥの上には保護層１１３が画素電極ＰＥをカバーする。
【００６４】
本発明の第２実施形態によれば、第１基板１００は４枚のマスクを利用する第１乃至第４フォトリソグラフィー工程で製造でき、これを説明すれば、次の通りである。
【００６５】
第１フォトリソグラフィー工程を利用して第ｎゲートラインＧＬｎとゲート電極ＧＥが形成される。第ｎゲートラインＧＬｎとゲート電極ＧＥとは第１絶縁基板１０１の上に第１導電層と感光膜とを順に積層し、感光膜を露光及び現像して感光膜パターンを形成した後、感光膜パターンをマスクとして第１導電層をパターニングして形成する。
【００６６】
第２フォトリソグラフィー工程を利用して第ｎゲートラインＧＬｎと第ｎ−１ゲートラインＧＬｎ−１との間に共通電極ＣＥが形成される。共通電極ＣＥを形成するためには先ず、第１絶縁基板１０１の上に透明導電層と感光膜とを順に積層する。その次に、感光膜を露光及び現像して感光膜パターンを形成する。その後、感光膜パターンをマスクとして透明導電層をパターニングして共通電極ＣＥを形成する。
【００６７】
第３フォトリソグラフィー工程を利用して第ｎゲートラインＧＬｎとゲート電極ＧＥが形成された第１絶縁基板１０１の上にゲート絶縁膜１１１を介して第ｍデータラインＤＬｍ、チャンネル部ＣＨを含む半導体パターンＳＭ、ソース電極ＳＥ、ドレイン電極ＤＥが形成される。第３フォトリソグラフィー工程は第１実施形態の第２フォトリソグラフィー工程と実質的に同一である。
【００６８】
第４フォトリソグラフィー工程を利用して第ｍデータラインＤＬｍ、半導体パターンＳＭ、ソース電極ＳＥ及びドレーン電極ＤＥが形成された第１絶縁基板１０１の上に画素電極ＰＥを形成する。画素電極ＰＥを形成するためには第ｍデータラインＤＬｍ等が形成された第１絶縁基板１０１の上に透明な第１導電性金属酸化膜、第２導電性金属酸化膜及び感光膜を順に積層する。その次に、感光膜を露光及び現像して感光膜パターンを形成する。その後、感光膜パターンをマスクとして第１導電性金属酸化膜と第２導電性金属酸化膜を同時にパターニングすることによって、画素電極ＰＥが形成される。第４フォトリソグラフィー工程は第１実施形態の第３フォトリソグラフィー工程と実質的に同一である。
【００６９】
画素電極ＰＥが形成された第１絶縁基板１０１の上には保護層１１３が形成される。
上記した方法に製造された第１基板１００は図１に図示されたカラーフィルター層ＣＦが形成された第２基板２００と対向して合着される。第１基板１００と第２基板２００との間には液晶層３００が形成される。
【００７０】
上述したように、本発明の第２実施形態によれば４枚のマスクを利用し、合わせて４回のフォトリソグラフィー工程を通じて第１基板１００を製作でき、本発明の実施形態においてもインジウムの還元による欠陥を防止する。
【００７１】
本発明の第１及び第２実施形態にかかる表示装置の製造方法ではＰＬＳモードの表示装置を製造する方法を示したが、本発明は画素電極ＰＥの形成後プラズマ処理を遂行することとして、他の構造を有する表示装置を製造する方法を含む。図９及び図１０は本発明の第３実施形態による表示装置の製造方法に関し、図９は本発明の第３実施形態による表示装置の製造方法によって製造された第１基板１００を示した平面図である。図１０は図９のＩＩＩ−ＩＩＩ’線に沿う断面図である。本発明の第３実施形態による薄膜トランジスタ製造方法では重複された説明を避けるためにの上述した第１実施形態による薄膜トランジスタ製造方法と異なる点を主に説明する。本実施形態で特別に説明しない部分は上述した第１実施形態にかかかる表示装置の製造方法にしたがう。同一な番号は同一な構成要素を、類似な番号は類似な構成要素を示す。
【００７２】
図９及び図１０を参照すれば、表示装置は第１基板１００、第１基板１００に対向する第２基板２００、及び２つの基板１００、２００の間に形成された液晶層３００を含む。各画素ＰＸＬは薄膜トランジスタと、薄膜トランジスタと連結された画素電極ＰＥ、画素電極ＰＥをカバーする保護層１１３、及び画素電極ＰＥと離隔されて提供された共通電極ＣＥを含む。薄膜トランジスタはゲート電極ＧＥ、ゲート絶縁膜１１１、半導体パターンＳＭ、ソース電極ＳＥ、ドレイン電極ＤＥを含む。
【００７３】
ここで、第ｎゲートラインＧＬｎ、ゲート電極ＧＥ、ゲート絶縁膜１１１、半導体層、第ｍデータラインＤＬｍ、ソース電極ＳＥ、ドレーン電極ＤＥ、画素電極ＰＥ、及び保護層１１３は第１実施形態と実質的に同一な構造を有する。第２基板２００は第２絶縁基板２０１と、第２絶縁基板２０１の上に形成された複数のカラーフィルターＣＦ、及びカラーフィルターＣＦの上に形成された共通電極ＣＥを含む。共通電極ＣＥは第２基板２００の画素電極ＰＥと共に電界を形成して液晶層３００を駆動する。
【００７４】
本発明の第３実施形態によれば、第１基板１００は３枚のマスクを利用する第１乃至第３フォトリソグラフィー工程で製造でき、第１乃至第３フォトリソグラフィー工程は第１実施形態での第１乃至第３フォトリソグラフィー工程と実質的に同一である。本発明の第３実施形態では第２基板２００を形成するとき、共通電極ＣＥを形成する段階が追加される。
【００７５】
上述したように本発明の第３実施形態でも画素電極ＰＥでのインジウム析出を防止できるので、インジウムの還元による欠陥を防止する。
【００７６】
以の上例示的な観点で幾つの実施形態を説明したが、該当技術分野の通常の知識を有する当業者であれば、下記の特許請求の範囲に記載された本発明の思想及び領域から逸脱しない範囲内で本発明を多様に修正及び変形できることは理解できる。
【００７７】
例えば、本発明の実施形態では表示装置として液晶表示装置を説明したが、薄膜トランジスタ基板は単なる液晶表示装置に制限されることではない。本発明の一実施形態による薄膜トランジスタ基板は多様な表示装置に使用され得る。例えば、本発明の一実施形態による薄膜トランジスター基板は有機電界発光表示装置（ＯＬＥＤ；ｏｒｇａｎｉｃ  ｌｉｇｈｔ  ｅｍｉｔｔｉｎｇ  ｄｉｓｐｌａｙ）、電氣泳動表示装置（ＥＰＤ；  ｅｌｅｃｔｒｏｐｈｏｒｅｔｉｃ  ｄｉｓｐｌａｙ）、プラズマディスプレーパネル（ｐｌａｓｍａ  ｄｉｓｐｌａｙ  ｐａｎｅｌ）、ＭＥＭＳ（ｍｉｃｒｏｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ  ｓｙｓｔｅｍ）表示装置等薄膜トランジスター基板が使用され得ることであれば、特別に限定されない。
【００７８】
したがって、本発明の技術的範囲は明細書の詳細な説明に記載された内容に限定されることでなく特許請求の範囲によって定まれるべきである。
【符号の説明】
【００７９】
１０１ 第１絶縁基板  
１１１ ゲート絶縁膜
１１３ 保護層 
２０１ 第２絶縁基板
３００ 液晶層
ＡＣＴ アクティブ層
ＤＥ   ドレイン電極
ＤＬｍ 第ｍデータライン
ＧＥ   ゲート電極
ＧＬｎ 第ｎゲートライン
ＯＣ   オーミックコンタクト層
ＰＥａ 第１画素電極
ＰＥｂ 第２画素電極
ＳＥ   ソース電極
ＳＭ   半導体層
【図１】
2012118531.tif 000003
【図２】
2012118531.tif 000004
【図３Ａ】
2012118531.tif 000005
【図３Ｂ】
2012118531.tif 000006
【図４Ａ】
2012118531.tif 000007
【図４Ｂ】
2012118531.tif 000008
【図５Ａ】
2012118531.tif 000009
【図５Ｂ】
2012118531.tif 000010
【図６Ａ】
2012118531.tif 000011
【図６Ｂ】
2012118531.tif 000012
【図７】
2012118531.tif 000013
【図８】
2012118531.tif 000014
【図９】
2012118531.tif 000015
【図１０】
2012118531.tif 000016