(57)【要約】      （修正有）【課題】オン抵抗が低く、かつ、Ｖｔｈ（閾値電圧）が高い窒化物半導体装置の提供。【解決手段】アクセプタになるアクセプタ元素を含み、窒化物半導体で形成されたバックバリア層１０６と、バックバリア層１０６上に窒化物半導体で形成されたチャネル層１０８と、チャネル層１０８の上方に、チャネル層よりバンドギャップが大きい窒化物半導体で形成された電子供給層１１２と、チャネル層１０８と電気的に接続された第１主電極１１６、１１８と、チャネル層１０８の上方に形成された制御電極１２０と、を備え、バックバリア層１０６は、制御電極１２０の下側の領域の少なくとも一部に、アクセプタの濃度がバックバリア層の他の一部の領域より高い高アクセプタ領域１２６を有する窒化物半導体装置１００。【選択図】図１
2012248632.tif 000002
【特許請求の範囲】
【請求項１】
アクセプタになるアクセプタ元素を含み、窒化物半導体で形成されたバックバリア層と、
前記バックバリア層上に窒化物半導体で形成されたチャネル層と、
前記チャネル層の上方に、前記チャネル層よりバンドギャップが大きい窒化物半導体で形成された電子供給層と、
前記チャネル層と電気的に接続された第１主電極と、
前記チャネル層の上方に形成された制御電極と、を備え、
前記バックバリア層は、前記制御電極の下側の少なくとも一部に、前記第１主電極の下側の前記バックバリア層のアクセプタの濃度より、アクセプタの濃度が高い高アクセプタ領域を有する窒化物半導体装置。
【請求項２】
前記バックバリア層は、前記制御電極の下側と前記第１主電極との間で、連続して形成されている請求項１に記載の窒化物半導体装置。
【請求項３】
前記バックバリア層は、前記制御電極の下の前記バックバリア層と、前記第１主電極の下の前記バックバリア層との間の一部に、前記第１主電極の下の前記バックバリア層におけるアクセプタの濃度より、アクセプタの濃度が高く、かつ、前記高アクセプタ領域と連続した連続領域を、さらに有する請求項１または２に記載の窒化物半導体装置。
【請求項４】
前記バックバリア層のアクセプタの濃度は、前記連続領域より、前記高アクセプタ領域で高い請求項３に記載の窒化物半導体装置。
【請求項５】
前記制御電極の下側の前記バックバリア層と、前記第１主電極の下側の前記バックバリア層との間であって、前記高アクセプタ領域および前記連続領域を除く前記バックバリア層のアクセプタの濃度は、前記高アクセプタ領域および前記連続領域のアクセプタの濃度より低い請求項３または４に記載の窒化物半導体装置。
【請求項６】
前記高アクセプタ領域は、少なくとも一部にアクセプタの濃度が傾斜している傾斜領域を含む請求項１から５のいずれか一項に記載の窒化物半導体装置。
【請求項７】
前記チャネル層と電気的に接続され、前記制御電極に対して前記第１主電極と反対側に形成された第２主電極をさらに備え、
前記バックバリア層のアクセプタ濃度は、前記第２主電極の下の領域で、前記高アクセプタ領域におけるアクセプタの濃度より低い
請求項１から６のいずれか一項に記載の窒化物半導体装置。
【請求項８】
前記バックバリア層に電気的に接続され、前記第１主電極と第２主電極とに挟まれた領域以外の領域に設けられたボディ電極をさらに備える請求項７に記載の窒化物半導体装置。
【請求項９】
前記電子供給層および前記チャネル層が、それぞれ、ＡｌＩｎＧａＮおよびＧａＮ、ＧａＮおよびＩｎＧａＮ、ＧａＮおよびＧａＮＡｓ、ＧａＮおよびＧａＩｎＮＡｓＰ、ＧａＮおよびＧａＩｎＮＰ、ＧａＮおよびＧａＮＰ、ＡｌＧａＮＩｎＮＡｓＰおよびＧａＮ、並びに、ＡｌＧａＮおよびＡｌＩｎＧａＮのいずれかで形成される
請求項１から８のいずれか一項に記載の窒化物半導体装置。
【請求項１０】
前記高アクセプタ領域の少なくとも一部のアクセプタの濃度が、前記第１主電極の下側の領域における前記バックバリア層のアクセプタの濃度に比べて、４倍以上である請求項１から９のいずれか一項に記載の窒化物半導体装置。
【請求項１１】
基板上に、アクセプタになるアクセプタ元素を含んで、窒化物半導体でバックバリア層が形成されるバックバリア層形成段階と、
前記バックバリア層の一部の前記アクセプタ元素が活性化されて、高アクセプタ領域が形成される活性化段階と、
前記バックバリア層上に窒化物半導体でチャネル層が形成されるチャネル層形成段階と、
前記チャネル層の上方に、前記チャネル層よりバンドギャップが大きい窒化物半導体で電子供給層が形成される電子供給層形成段階と、
前記チャネル層と電気的に接続された第１主電極が形成される第１主電極形成段階と、
前記高アクセプタ領域の上方に制御電極が形成される制御電極形成段階と、を備える
窒化物半導体装置の製造方法。
【請求項１２】
前記活性化段階において、レーザ光および電子線の少なくとも一方のエネルギー線によって前記アクセプタ元素が活性化される請求項１１に記載の窒化物半導体装置の製造方法。
【請求項１３】
前記活性化段階において、前記エネルギー線の幅が５０％以上オーバーラップされて、前記高アクセプタ領域に複数回走査される請求項１２に記載の窒化物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物半導体装置および窒化物半導体装置の製造方法に関する。
【背景技術】
【０００２】
Ｐ型の導電性を有するｐ−ＧａＮからなる半導体層上に、ｉ−ＧａＮ（窒化ガリウム）層およびｉ−ＡｌＧａＮ（窒化アルミニウムガリウム）層が形成された金属酸化膜半導体電界効果型トランジスタ（ＭＯＳＦＥＴ）が知られている（例えば、特許文献１参照）。
特許文献１  特開２０１０−１０９０８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００３】
ｉ−ＧａＮ層とｉ−ＡｌＧａＮ層とが接して形成されると、ヘテロ界面に自発分極およびピエゾ分極により２ＤＥＧ（２次元電子ガス）が発生する。２ＤＥＧによって、半導体装置のオン抵抗が低くなり、かつ、Ｖｔｈ（閾値電圧）が０Ｖ以下のノーマリーオンとなる。しかしフェールセーフの観点から、Ｖｔｈが０Ｖより高いノーマリーオフの窒化物半導体装置が求められている。
【０００４】
そこで例えば、ｉ−ＧａＮ層とｉ−ＡｌＧａＮ層とのヘテロ接合を有するＭＯＳＦＥＴの制御電極の下側に、ｉ−ＡｌＧａＮ層が除去されたリセス部を設ける。これによって、制御電極の下側のｉ−ＧａＮ層に２ＤＥＧが発生しないので、Ｖｔｈが高くなる。さらにＶｔｈを高くするために、ｉ−ＧａＮ層の下にｐ−ＧａＮ層が設けられる。ｐ−ＧａＮ層とｉ−ＧａＮ層とのヘテロ接合界面から、ｉ−ＧａＮ層に空乏層が広がり、Ｖｔｈが高くなる。しかし、２ＤＥＧの濃度が減少するので、オン抵抗が増大する。
【課題を解決するための手段】
【０００５】
本発明の第１の態様においては、アクセプタになるアクセプタ元素を含み、窒化物半導体で形成されたバックバリア層と、バックバリア層上に窒化物半導体で形成されたチャネル層と、チャネル層の上方に、チャネル層よりバンドギャップが大きい窒化物半導体で形成された電子供給層と、チャネル層と電気的に接続された第１主電極と、チャネル層の上方に形成された制御電極と、を備え、バックバリア層は、制御電極の下側の領域の少なくとも一部に、アクセプタの濃度がバックバリア層の他の一部の領域より高い高アクセプタ領域を有する窒化物半導体装置を提供する。
【０００６】
本発明の第２の態様においては、基板上に、アクセプタになるアクセプタ元素を含んで、窒化物半導体でバックバリア層が形成されるバックバリア層形成段階と、バックバリア層の一部のアクセプタ元素が活性化されて、高アクセプタ領域が形成される活性化段階と、バックバリア層上に窒化物半導体でチャネル層が形成されるチャネル層形成段階と、チャネル層の上方に、チャネル層よりバンドギャップが大きい窒化物半導体で電子供給層が形成される電子供給層形成段階と、チャネル層と電気的に接続された第１主電極が形成される第１主電極形成段階と、高アクセプタ領域の上方に制御電極が形成される制御電極形成段階と、を備える窒化物半導体装置の製造方法を提供する。
【０００７】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１の実施形態に係るＭＯＳＦＥＴの模式的な断面図である。
【図２】第１の実施形態に係るＭＯＳＦＥＴのアクセプタの濃度と、２ＤＥＧ濃度との関係を示す図である。
【図３】第１の実施形態に係るＭＯＳＦＥＴのアクセプタの濃度と、Ｖｔｈとの関係を示す図である。
【図４】第１の実施形態に係るＭＯＳＦＥＴの高アクセプタ領域のアクセプタの濃度と、高アクセプタ領域以外のバックバリア層のアクセプタの濃度との関係を示す図である。
【図５】第１の実施形態に係る高アクセプタ層のアクセプタの濃度分布の例である。
【図６】第１の実施形態に係るＭＯＳＦＥＴの製造プロセスにおいて、バックバリア層が形成された状態を示す模式的な断面図である。
【図７】第１の実施形態に係るＭＯＳＦＥＴの製造プロセスにおいて、バックバリア層上にマスクが形成された状態を示す模式的な断面図である。
【図８】第１の実施形態に係るＭＯＳＦＥＴの製造プロセスにおいて、マスク上からエネルギー線が照射される状態を示す模式的な断面図である。
【図９】第１の実施形態に係るＭＯＳＦＥＴの製造プロセスにおいて、チャネル層が形成された状態を示す模式的な断面図である。
【図１０】第１の実施形態に係るＭＯＳＦＥＴの製造プロセスにおいて、エネルギー線が選択的に照射された状態を示す模式的な断面図である。
【図１１】第１の実施形態に係るＭＯＳＦＥＴの製造プロセスにおいて、エネルギー線が重ねて照射された状態を示す模式的な断面図である。
【図１２】第１の実施形態に係るＭＯＳＦＥＴの製造プロセスにおいて、高アクセプタ層が形成された状態を示す模式的な断面図である。
【図１３】第１の実施形態に係るＭＯＳＦＥＴの製造プロセスにおいて、高アクセプタ層上にマスクが形成された状態を示す模式的な断面図である。
【図１４】第１の実施形態に係るＭＯＳＦＥＴの製造プロセスにおいて、高アクセプタ領域が形成された状態を示す模式的な断面図である。
【図１５】第１の実施形態に係るＭＯＳＦＥＴの製造プロセスにおいて、バックバリア層が形成された状態を示す模式的な断面図である。
【図１６】本発明の第２の実施形態に係るＭＯＳＦＥＴの模式的な断面図である。
【図１７】本発明の第３の実施形態に係るＭＯＳＦＥＴの模式的な断面図である。
【図１８】本発明の第４の実施形態に係るＭＯＳＦＥＴの模式的な断面図である。
【図１９】第４の実施形態の変形例に係るＭＯＳＦＥＴの模式的な上面図である。
【図２０】本発明の第５の実施形態に係るＭＯＳＦＥＴの模式的な断面図である。
【図２１】本発明の第６の実施形態に係るＨＥＭＴの模式的な断面図である。
【発明を実施するための形態】
【０００９】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１０】
図１は、本発明の第１の実施形態に係るＭＯＳＦＥＴ１００の模式的な断面図である。ＭＯＳＦＥＴ１００は、基板１０２、バッファ層１０４、バックバリア層１０６、チャネル層１０８、電子供給層１１２、絶縁膜１１４、ドレイン電極１１８（第１主電極）、ソース電極１１６（第２主電極）、および、制御電極１２０を備える。
【００１１】
バックバリア層１０６は、アクセプタになるアクセプタ元素を含み、窒化物半導体で形成される。バックバリア層１０６は、基板１０２の上方に、ソース電極１１６の下側の領域から、制御電極１２０の下側の領域を経て、ドレイン電極１１８の下側の領域まで連続して形成される。チャネル層１０８は、バックバリア層１０６上に窒化物半導体で形成される。
【００１２】
電子供給層１１２は、チャネル層１０８の上方に、チャネル層１０８よりバンドギャップが大きい窒化物半導体で形成される。制御電極１２０は、チャネル層１０８の上方に形成される。ソース電極１１６およびドレイン電極１１８は、チャネル層１０８の上方に形成されて、チャネル層１０８と電気的に接続される。
【００１３】
例えば、チャネル層１０８はＧａＮで形成され、電子供給層１１２はＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）で形成される。ＡｌＸＧａ１−ＸＮはＡｌＮとＧａＮの混晶である。Ｘで表される構成比で、電子供給層１１２のバンドギャップ、自発分極およびピエゾ分極が変化する。構成比Ｘは例えば０．２５である。電子供給層１１２とチャネル層１０８とのヘテロ接合界面の自発分極およびピエゾ分極によって、チャネル層１０８の、チャネル層１０８と電子供給層１１２とのヘテロ接合の界面付近に２ＤＥＧ１１０が形成される。
【００１４】
バックバリア層１０６は、制御電極１２０の下側の領域の少なくとも一部に、高アクセプタ領域１２６を有する。高アクセプタ領域１２６のアクセプタの濃度がバックバリア層１０６の他の領域のアクセプタの濃度より高い、バックバリア層１０６は、一例として、Ｍｇが添加されたＧａＮで形成される。
【００１５】
高アクセプタ領域１２６のアクセプタの濃度は、ソース電極１１６の下のバックバリア層１０６のアクセプタの濃度、および、ドレイン電極１１８の下のバックバリア層１０６のアクセプタの濃度のいずれよりも高い。第１の実施形態に係るＭＯＳＦＥＴ１００においては、ソース電極１１６の下側のバックバリア層１０６から、ドレイン電極１１８の下側のバックバリア層１０６までの間で、制御電極１２０の下以外には、高アクセプタ領域１２６が形成されていない。
【００１６】
例えば、ソース電極１１６の下側のバックバリア層１０６と、制御電極１２０の下側のバックバリア層１０６との間で、バックバリア層１０６のアクセプタの濃度は、高アクセプタ領域１２６を除いて、高アクセプタ領域１２６のアクセプタの濃度より低く、一定である。また、例えば、制御電極１２０の下側のバックバリア層１０６と、ドレイン電極１１８の下側のバックバリア層１０６との間で、バックバリア層１０６のアクセプタの濃度は、高アクセプタ領域１２６を除いて、高アクセプタ領域１２６のアクセプタの濃度より低く、一定である。
【００１７】
チャネル層１０８と高アクセプタ領域１２６との界面から、チャネル層１０８および高アクセプタ領域１２６に空乏層が広がる。高アクセプタ領域１２６のアクセプタの濃度がバックバリア層１０６の他の領域より高いので、高アクセプタ領域１２６上のチャネル層１０８では、バックバリア層１０６の他の領域上のチャネル層１０８より空乏層の広がりが大きい。これにより、Ｖｔｈが０Ｖより高くなり、かつ、ソース電極１１６とドレイン電極１１８との間のオフ状態のリーク電流が小さくなる。
【００１８】
バックバリア層１０６の高アクセプタ領域１２６以外の領域では、高アクセプタ領域１２６のアクセプタの濃度よりアクセプタの濃度が低い。これにより、バックバリア層１０６の高アクセプタ領域１２６以外の領域に対応するチャネル層１０８における空乏層は、高アクセプタ領域１２６に対応するチャネル層１０８における空乏層より広がりが小さい。したがって、バックバリア層１０６の高アクセプタ領域１２６以外の領域上のチャネル層１０８では２ＤＥＧ１１０のキャリアの濃度が高く、ソース電極１１６とドレイン電極１１８との間のオン状態の抵抗が小さくなる。さらに、バックバリア層１０６の、高アクセプタ領域１２６以外の領域では、バックバリア層１０６とチャネル層１０８との界面近傍がリーク電流のパスにならないので、リーク電流が低減される。
【００１９】
ソース電極１１６とドレイン電極１１８との間の少なくとも一部で、電子供給層１１２を貫通して、チャネル層１０８に至るリセス部１２２が形成される。リセス部１２２ではチャネル層１０８の上方に電子供給層１１２が設けられていないので、チャネル層１０８に２ＤＥＧ１１０が発生しない。これにより、Ｖｔｈが高くなる。
【００２０】
リセス部１２２において、チャネル層１０８が厚さ方向に一部除去されてよい。つまり、リセス部１２２の深さが電子供給層１１２の厚さより深くてもよい。チャネル層１０８が厚さ方向に除去されることで、ソース電極１１６とドレイン電極１１８との間のオフ抵抗を高くできる。
【００２１】
絶縁膜１１４は、電子供給層１１２の上方に形成される。リセス部１２２において絶縁膜１１４は、電子供給層１１２の側面を覆い、かつ、チャネル層１０８上に形成される。絶縁膜１１４は、例えば、ＳｉＯ２で形成される。
【００２２】
ソース電極１１６およびドレイン電極１１８は、絶縁膜１１４が除去された領域で、電子供給層１１２上に形成される。制御電極１２０は、少なくともリセス部１２２で、絶縁膜１１４上に形成される。
【００２３】
リセス部１２２の底部より、制御電極１２０が長い。すなわち、制御電極１２０は、絶縁膜１１４がチャネル層１０８上に形成される領域を超えて、絶縁膜１１４上に形成される。高アクセプタ領域１２６の長さは、リセス部１２２の底部の長さ以下である。したがって、制御電極１２０は、高アクセプタ領域１２６より長い。ここで、高アクセプタ領域１２６、制御電極１２０、リセス部１２２その他の長さとは、ソース電極１１６とドレイン電極１１８との間をオン状態で流れる電流の向きに平行な方向の長さをいう。
【００２４】
高アクセプタ領域１２６の幅が、制御電極１２０の幅より広くてよい。制御電極１２０より幅の広い高アクセプタ領域１２６によって、ソース電極１１６とドレイン電極１１８との間のリーク電流が小さくなる。ここで、高アクセプタ領域１２６および制御電極１２０の幅とは、ＭＯＳＦＥＴ１００の上面から見てソース電極１１６とドレイン電極１１８との間に流れる電流の方向に垂直な方向をいう。
【００２５】
バッファ層１０４は、基板１０２とバックバリア層１０６およびチャネル層１０８との間に形成される。基板１０２は、シリコン基板であってよい。基板１０２は、その他に例えば、サファイア基板、ＧａＮ基板、ＭｇＯ基板、ＺｎＯ基板などである。バッファ層１０４は、バックバリア層１０６およびチャネル層１０８と、基板１０２との、格子定数および熱膨張率などの特性差による相互作用を緩衝し、接合強度を向上する。
【００２６】
バッファ層１０４は、アンドープのＧａＮで形成されてよい。アンドープとは、Ｐ型およびＮ型のいずれかの導電性を与える不純物を意図的に添加しないで形成された半導体膜であることを表す。他の例として、バッファ層１０４は、基板１０２上に膜厚が１００ｎｍのＡｌＮ（窒化アルミニウム）上に、膜厚が５ｎｍ〜４００ｎｍのＧａＮと、膜厚が１ｎｍ〜４０ｎｍのＡｌＮとよりなる積層膜を３層〜２０層有してもよい。
【００２７】
ソース電極１１６とドレイン電極１１８との間であって、リセス部１２２でない領域におけるチャネル層１０８の厚さ（ｔ１）が２ＤＥＧ１１０の濃度に影響する。リセス部１２２では、上述のように２ＤＥＧ１１０が発生せず、リセス部１２２におけるチャネル層１０８の厚さ（ｔ２）が、Ｖｔｈに影響する。
【００２８】
図２は、第１の実施形態に係るＭＯＳＦＥＴ１００におけるバックバリア層１０６のアクセプタの濃度と、２ＤＥＧ１１０の濃度との関係を示す図である。横軸がバックバリア層１０６のアクセプタ濃度（ｃｍ−３）である。縦軸が、チャネル層１０８に形成される２ＤＥＧ１１０の濃度（ｃｍ−２）である。リセス部１２２以外におけるチャネル層１０８の厚さ（ｔ１）が５０ｎｍ、１００ｎｍおよび１５０ｎｍに対応するＭＯＳＦＥＴ１００の例を示した。
【００２９】
図２にアクセプタの濃度と２ＤＥＧ１１０の濃度との関係を示したＭＯＳＦＥＴ１００は、バッファ層１０４が厚さ６０００ｎｍのアンドープのＧａＮ、バックバリア層１０６が厚さ７５０ｎｍのＭｇをドープしたＧａＮ、チャネル層１０８がアンドープのＧａＮ、電子供給層１１２が厚さ２４ｎｍのＡｌＧａＮ、絶縁膜１１４が厚さ６０ｎｍのＳｉＯ２で、それぞれ形成された。チャネル層１０８はｎ型としてふるまい、チャネル層１０８の２ＤＥＧ１１０以外の領域におけるドナー濃度は１×１０１６ｃｍ−３であった。また、バッファ層１０４のドナー濃度は１×１０１４ｃｍ−３であった。リセス部１２２の底部の長さと、高アクセプタ領域１２６の長さが同じで、リセス部１２２の下のバックバリア層１０６の全体に高アクセプタ領域１２６が形成された。
【００３０】
また、ソース電極１１６およびドレイン電極１１８の長さが１００００ｎｍ、リセス部１２２の底部の長さが１０００ｎｍ、ソース電極１１６とリセス部１２２の底部の距離が３５００ｎｍ、ドレイン電極１１８とリセス部１２２の底部の距離が１２０００ｎｍである。このとき、リセス部１２２の底部のドレイン電極１１８側端部から、制御電極１２０のドレイン電極１１８側端部までの距離が２０００ｎｍであったので、制御電極１２０は、ドレイン電極１１８側に長さ２０００ｎｍの、いわゆるフィールドプレートを有し、フィールドプレートの端部からドレイン電極１１８までの距離が１００００ｎｍである。ここで、ソース電極１１６、ドレイン電極１１８およびフィールドプレートの長さとは、ソース電極１１６とドレイン電極１１８との間の電流の向きに平行な方向の長さをいう。
【００３１】
アクセプタの濃度が高くなるにつれて、また、チャネル層１０８の厚さが薄くなるにつれて、バックバリア層１０６とチャネル層１０８とのヘテロ接合界面から広がる空乏層の２ＤＥＧ１１０に対する影響が大きくなるので、２ＤＥＧ１１０の濃度が下がる。したがって、チャネル層が厚く、アクセプタの濃度が低いほど、オン状態の抵抗値が低い。図２の左端、すなわち、アクセプタの濃度が最も低い状態に比べて、２ＤＥＧ１１０の濃度の減少が１０％以下となるのは、リセス部１２２以外におけるチャネル層１０８の厚さ（ｔ１）が１５０ｎｍ以上の場合には、アクセプタの濃度が５×１０１７ｃｍ−３以下のときである。リセス部１２２以外におけるチャネル層１０８の厚さ（ｔ１）が１００ｎｍの場合には、アクセプタの濃度が５×１０１６ｃｍ−３以下のときに、図２の左端、すなわち、アクセプタの濃度が最も低い状態に比べて、２ＤＥＧ１１０の濃度の減少が１０％以下となる。リセス部１２２以外におけるチャネル層１０８の厚さ（ｔ１）が５０ｎｍの場合には、アクセプタの濃度が２×１０１６ｃｍ−３以下のときに、図２の左端、すなわち、アクセプタの濃度が最も低い状態に比べて、２ＤＥＧ１１０の濃度の減少が１０％以下となる。
【００３２】
図３は、第１の実施形態に係るＭＯＳＦＥＴにおける高アクセプタ領域１２６のアクセプタの濃度と、Ｖｔｈとの関係を示す図である。横軸が高アクセプタ領域１２６のアクセプタ濃度（ｃｍ−３）である。縦軸が、ＭＯＳＦＥＴ１００のＶｔｈ（Ｖ）である。リセス部１２２におけるチャネル層１０８の厚さ（ｔ２）が５０ｎｍ、１００ｎｍおよび１５０ｎｍに対応するＭＯＳＦＥＴ１００の例を示した。図３にアクセプタの濃度とＶｔｈとの関係を示したＭＯＳＦＥＴ１００は、図２に特性を示したＭＯＳＦＥＴ１００と同一の構成を有する。
【００３３】
アクセプタの濃度が高くなるにつれて、また、チャネル層１０８の厚さが薄くなるにつれて、高アクセプタ領域１２６とチャネル層１０８とのヘテロ接合界面から広がる空乏層の広がりが大きくなるので、Ｖｔｈが大きくなる。したがって、高アクセプタ領域１２６上のチャネル層１０８が薄く、アクセプタの濃度が高いほど、Ｖｔｈが高い。
【００３４】
Ｖｔｈが４Ｖ以上になるのは、高アクセプタ領域１２６上のチャネル層１０８の厚さ（ｔ２）が５０ｎｍのときには４×１０１６ｃｍ−３以上、１００ｎｍのときには７×１０１６ｃｍ−３以上、１５０ｎｍのときには２×１０１７ｃｍ−３以上の場合である。また、Ｖｔｈが５Ｖ以上になるのは、高アクセプタ領域１２６上のチャネル層１０８の厚さ（ｔ２）が５０ｎｍのときには８×１０１６ｃｍ−３以上、１００ｎｍのときには２×１０１７ｃｍ−３以上の場合である。
【００３５】
図４は、第１の実施形態に係るＭＯＳＦＥＴ１００の高アクセプタ領域１２６のアクセプタの濃度（ｐ２）と、高アクセプタ領域１２６以外のバックバリア層１０６のアクセプタの濃度（ｐ１）との関係を示す図である。横軸は、高アクセプタ領域１２６のアクセプタの濃度（ｐ２）を示す。縦軸は、バックバリア層１０６の高アクセプタ領域１２６以外の領域のアクセプタの濃度（ｐ１）を示す。
【００３６】
図４に示す点は、図２および図３に特性を示したＭＯＳＦＥＴ１００において、高アクセプタ領域１２６以外のバックバリア層１０６のアクセプタの濃度が最も低い状態に比べて、２ＤＥＧ１１０の濃度の減少が１０％であり、かつ、Ｖｔｈが５Ｖとなる状態に対応する。バックバリア層１０６の高アクセプタ領域１２６以外の領域のアクセプタの濃度をｐ１（ｃｍ−３）、高アクセプタ領域１２６のアクセプタの濃度をｐ２（ｃｍ−３）とすると、ｐ１およびｐ２が、それぞれ、２×１０１６ｃｍ−３および８×１０１６ｃｍ−３の点が、リセス部１２２以外におけるチャネル層１０８の厚さ（ｔ１）、および、リセス部１２２におけるチャネル層１０８の厚さ（ｔ２）が、いずれも５０ｎｍの場合に対応する。また、ｐ１およびｐ２が、それぞれ、５×１０１６ｃｍ−３および２×１０１７ｃｍ−３の点が、リセス部１２２以外におけるチャネル層１０８の厚さ（ｔ１）、および、リセス部１２２におけるチャネル層１０８の厚さ（ｔ２）が、いずれも１００ｎｍの場合に対応する。
【００３７】
図４に示されるように、ｐ２≧４×ｐ１であることが好ましい。したがって、高アクセプタ領域の少なくとも一部のアクセプタの濃度が、ドレイン電極１１８およびソース電極１１６の下側の領域におけるバックバリア層１０６のアクセプタの濃度に比べて、４倍以上であることが好ましい。また、高アクセプタ領域１２６のアクセプタの濃度（ｐ２）が、バックバリア層１０６の高アクセプタ領域１２６以外の領域のアクセプタの濃度（ｐ１）の４倍以上であることがさらに好ましい。これにより、高アクセプタ領域１２６以外のバックバリア層１０６のアクセプタの濃度が最も低い状態に比べて、２ＤＥＧ１１０の濃度の減少が１０％以下であり、かつ、Ｖｔｈが５Ｖ以上のＭＯＳＦＥＴ１００を得ることができる。
【００３８】
図５は、第１の実施形態に係るＭＯＳＦＥＴ１００における高アクセプタ領域１２６のアクセプタの濃度分布の例である。横軸はバックバリア層１０６の長さ方向の位置を表す。ここで長さ方向とは、上記と同様に、ソース電極１１６とドレイン電極１１８との間をオン状態で流れる電流の向きに平行な方向をいう。左側がソース電極１１６側であり、右側がドレイン電極１１８側である。点線で挟まれた領域は、高アクセプタ領域１２６に対応する。
【００３９】
それぞれの縦軸は、アクセプタの濃度に対応する。図５の上段に示されるように、高アクセプタ領域１２６において、アクセプタの濃度が一定であってよい。また、中段に示されるように高アクセプタ領域１２６は、高アクセプタ領域１２６のソース電極１１６側およびドレイン電極１１８側に、アクセプタの濃度がソース電極１１６およびドレイン電極１１８からの距離に応じて連続的に傾斜している領域を有してもよい。高アクセプタ領域１２６は、アクセプタの濃度が傾斜している領域に挟まれて、高アクセプタ領域１２６の中央部分にアクセプタの濃度が一定の領域を有してもよい。また下段に示されるように、アクセプタの濃度が一定の領域は、高アクセプタ領域１２６の中央よりドレイン電極１１８側であってもよい。また、アクセプタの濃度が一定の領域は、高アクセプタ領域１２６の中央よりソース電極１１６側にあってもよい。
【００４０】
電子供給層１１２およびチャネル層１０８は、上記の例に限られず、ＡｌＩｎＧａＮおよびＧａＮ、ＧａＮおよびＩｎＧａＮ、ＧａＮおよびＧａＮＡｓ、ＧａＮおよびＧａＩｎＮＡｓＰ、ＧａＮおよびＧａＩｎＮＰ、ＧａＮおよびＧａＮＰ、ＡｌＧａＮＩｎＮＡｓＰおよびＧａＮ、並びに、ＡｌＧａＮおよびＡｌＩｎＧａＮのいずれかで、それぞれ形成されてもよい。また、第１の実施形態に係るＭＯＳＦＥＴ１００は、電子供給層１１２と絶縁膜１１４との間に、さらにＡｌＮで形成されたスペーサ層を備えてもよい。当該スペーサ層によって、２ＤＥＧ１１０におけるキャリアの移動度が高くなる。スペーサ層は、ＡｌＮ層に限られず、電子供給層１１２よりＡｌの組成比が高いＡｌＧａＮで形成されてもよい。
【００４１】
絶縁膜１１４は、ＳｉＯ２に限られず、ＡｌＮ、Ａｌ２Ｏ３、Ｇａ２Ｏ３、ＴａＯＰ、ＳｉＯＮ、およびこれらの複合物のいずれかで形成されてもよい。界面準位密度が低く、かつ、絶縁破壊耐圧が高いものが、絶縁膜１１４の材料として好ましい。また、バッファ層１０４は、ＧａＮで形成されてもよい。あるいは、基板１０２上に、ＧａＮ層およびＡｌＮ層の積層を、複数有するバッファ層１０４が形成されてもよい。
【００４２】
以下、第１の実施形態に係るＭＯＳＦＥＴ１００の製造プロセスを説明する。図６は、第１の実施形態に係るＭＯＳＦＥＴ１００の製造プロセスにおいて、基板１０２上にバッファ層１０４およびバックバリア層１０６が順次形成された状態を示す模式的な断面図である。
【００４３】
バッファ層１０４が基板１０２上にエピタキシャル成長される。一例として、バッファ層１０４は、ＡｌＮ層、および、ＧａＮ層を繰り返し積層して形成される。例えば、まず、（１１１）面を主面とするＳｉ基板１０２がＭＯＣＶＤ装置に設置されてから、濃度１００％の水素ガスをキャリアガスとして用いて、ＴＭＡｌ（トリメチルアルミニウム）およびＮＨ３（アンモニア）が導入されて、成長温度１０５０℃で、ＡｌＮが成長される。ＡｌＮ層の厚さは例えば１００ｎｍである。次に、ＴＭＧａ（トリメチルガリウム）およびＮＨ３が導入されて、ＡｌＮ層上に、厚さ２００ｎｍのＧａＮが形成される。次に、ＴＭＡｌおよびＮＨ３が導入されて、厚さ２０ｎｍのＡｌＮが形成される。以上のようにして、厚さ１００ｎｍのＡｌＮ層上に、厚さ２００ｎｍのＧａＮおよび厚さ２０ｎｍのＡｌＮの積層を８回繰り返して、バッファ層１０４が形成される。
【００４４】
アクセプタとなる元素を含んでバックバリア層１０６がバッファ層１０４上にエピタキシャル成長される。一例として、バックバリア層１０６は、Ｍｇが添加されたＧａＮである。Ｍｇの濃度が、例えば、１×１０１８ｃｍ−３となるように、ＴＭＧａ、ＮＨ３およびビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）が導入されて、バックバリア層１０６が形成される。バックバリア層１０６の厚さは、例えば、５００ｎｍである。バッファ層１０４およびバックバリア層１０６は、基板１０２上に連続的に形成されてよい。
【００４５】
図７は、バックバリア層１０６上にマスク１３０が形成された状態を示す模式的な断面図である。図６に示した状態から、バックバリア層１０６上に、例えば、アモルファスシリコン（α−Ｓｉ）が形成される。α−Ｓｉ層は、例えば、プラズマ化学気相成長（ＰＣＶＤ）法で形成し、厚さが５００ｎｍである。次に、フォトリソグラフィおよびエッチングで、バックバリア層１０６の高アクセプタ領域１２６が形成される領域上のα−Ｓｉ層が除去されて、マスク１３０が形成される。α−Ｓｉ層のエッチングはＣＦ４を用いたドライエッチングで行ってよい。バックバリア層１０６の高アクセプタ領域１２６が形成される領域が、マスク１３０から露出される。
【００４６】
図８は、マスク１３０上からエネルギー線１３２が照射された状態を示す模式的な断面図である。図７に示した状態で、マスク１３０上から基板１０２の全面にエネルギー線１３２が照射される。エネルギー線１３２は例えば、レーザ光である。レーザ光は紫外光であってよい。エネルギー線１３２は電子線であってもよい。
【００４７】
マスク１３０が除去された領域で、エネルギー線１３２がバックバリア層１０６に照射されて、バックバリア層１０６に含まれるアクセプタとなる元素が活性化される。マスク１３０が除去された領域のバックバリア層１０６は、マスク１３０が除去されていない領域のバックバリア層１０６より、アクセプタ濃度が高くなる。これにより、マスク１３０が除去された領域のバックバリア層１０６に高アクセプタ領域１２６が形成される。バックバリア層１０６上のマスク１３０が除去されていない領域では、エネルギー線１３２がバックバリア層１０６に照射されないので、アクセプタとなる元素が活性化されないので、アクセプタの濃度が、高アクセプタ領域１２６より低い。
【００４８】
図９は、バックバリア層１０６上にチャネル層１０８が形成された状態を示す模式的な断面図である。図８の状態から、マスク１３０が除去される。マスク１３０はウェットエッチングで除去されてよい。次に、バックバリア層１０６上に、チャネル層１０８がエピタキシャル成長される。一例として、ＴＭＧａおよびＮＨ３が導入されて、成長温度１０５０℃で、チャネル層１０８が形成されてよい。厚さは例えば、１００ｎｍである。
【００４９】
図１０は、エネルギー線１３２が選択的に照射された状態を示す模式的な断面図である。エネルギー線１３２は、上記のように、基板１０２の全面に照射されなくてもよい。すなわち、高アクセプタ領域１２６が形成される領域のバックバリア層１０６に選択的にエネルギー線１３２が照射されてもよい。例えば、図６に示したように、基板１０２上にバッファ層１０４およびバックバリア層１０６が連続的にエピタキシャル成長された後で、バックバリア層１０６の一部にエネルギー線１３２が照射される。これにより、バックバリア層１０６の一部の領域で、アクセプタになるアクセプタ元素が活性化されてよい。
【００５０】
図１１は、エネルギー線１３２がバックバリア層１０６に重ねて照射された状態を示す模式的な断面図である。照射されるエネルギー線１３２の断面積が、高アクセプタ領域１２６を上から見たときの面積より小さいときは、エネルギー線１３２が複数回走査されて、高アクセプタ領域１２６が形成されてよい。例えば、エネルギー線１３２が高アクセプタ領域１２６の幅方向に複数回走査される。
【００５１】
エネルギー線１３２が複数回走査されるときに、エネルギー線１３２の幅方向に、エネルギー線１３２が５０％以上オーバーラップされて照射されてよい。ここで、エネルギー線１３２の幅方向とは、走査の方向に垂直な方向をいう。エネルギー線１３２のオーバーラップ率は、例えば、５０％以上である。これにより、高アクセプタ領域１２６にアクセプタの濃度が低い領域が形成されることを防ぐことができる。
【００５２】
図１２は、バッファ層１０４上に高アクセプタ層１５０が形成された状態を示す模式的な断面図である。高アクセプタ領域１２６の形成方法は、バックバリア層１０６を形成した後にエネルギー線を照射する方法に限られない。例えば、基板１０２上に形成されたバッファ層１０４上に、アクセプタの濃度が高い高アクセプタ層１５０がエピタキシャル成長される。高アクセプタ層１５０のアクセプタ濃度は、高アクセプタ領域１２６のアクセプタ濃度と同じでよい。
【００５３】
図１３は、高アクセプタ層１５０上にマスク１５２が形成された状態を示す模式的な断面図である。高アクセプタ層１５０上に、例えば、ＳｉＯ２が形成され、ＳｉＯ２層がパターニングされて、高アクセプタ領域１２６が形成される領域上にマスク１５２が形成される。
【００５４】
図１４は、高アクセプタ領域１２６が形成された状態を示す模式的な断面図である。図１３に示した状態で、マスク１５２を用いて、高アクセプタ層１５０がパターニングされる。高アクセプタ層１５０は、例えば、ドライエッチングを用いてマスク１５２が形成されていない領域で除去される。
【００５５】
図１５は、バックバリア層１０６が形成された状態を示す模式的な断面図である。図１４の状態で、マスク１５２が除去されることなく、高アクセプタ領域１２６以外のバックバリア層１０６がバッファ層１０４上に選択成長される。高アクセプタ領域１２６以外のバックバリア層１０６は、マスク１５２が形成されていない領域で選択的にエピタキシャル成長される。これにより、バッファ層１０４上の高アクセプタ領域１２６が形成されていない領域に、高アクセプタ領域１２６以外のバックバリア層１０６が形成される。高アクセプタ領域１２６以外のバックバリア層１０６のアクセプタの濃度は、高アクセプタ領域１２６のアクセプタの濃度より低い。マスク１５２が、バッファードフッ酸（ＢＨＦ）でエッチングされて除去されてよい。
【００５６】
次に、高アクセプタ領域１２６が形成されたバックバリア層１０６上に、チャネル層１０８がエピタキシャル成長される。例えば、ＴＭＧａおよびＮＨ３が導入されて、成長温度１０５０℃で、アンドープのＧａＮでチャネル層１０８が形成される。チャネル層１０８の厚さは、例えば１００ｎｍである。
【００５７】
チャネル層１０８上に、電子供給層１１２がエピタキシャル成長される。例えば、ＴＭＡｌ、ＴＭＧａおよびＮＨ３が導入されて、Ａｌ０．２５Ｇａ０．７５Ｎで電子供給層１１２が形成される。電子供給層１１２の厚さは例えば２０ｎｍである。
【００５８】
電子供給層１１２上に、リセス部１２２が形成される領域で開口を有するマスクが形成される。マスクは、ＰＣＶＤ法を用いて、厚さ５００ｎｍのα−Ｓｉで形成されてよい。当該マスクを用いて電子供給層１１２がエッチングされてリセス部１２２が形成されてよい。電子供給層１１２のエッチングは、Ｃｌ２（塩素）ガスを用いてドライエッチングで行われてよい。電子供給層１１２をエッチングする工程で、当該マスクの下の電子供給層１１２が露出しないように、当該マスクは厚く形成されてよい。次に、当該マスクが除去される。
【００５９】
電子供給層１１２上に絶縁膜１１４が形成される。絶縁膜１１４は、ＳｉＨ４およびＮ２Ｏを原料ガスとしたＰＣＶＤ法を用いて、厚さ６０ｎｍのＳｉＯ２で形成されてよい。絶縁膜１１４は、電子供給層１１２上に形成される。また、リセス部１２２で、電子供給層１１２の側面、および、チャネル層１０８上に絶縁膜１１４が形成される。
【００６０】
リセス部１２２の両側で絶縁膜１１４の一部が除去されて、電子供給層１１２上に、ソース電極１１６およびドレイン電極１１８が形成される。絶縁膜１１４は、フッ酸で除去されてよい。ソース電極１１６およびドレイン電極１１８は、リフトオフ法で形成されてよい。ソース電極１１６およびドレイン電極１１８は、厚さ２５ｎｍのＴｉ、および、Ｔｉ上の厚さ３００ｎｍのＡｌで形成されてよい。Ｔｉ層およびＡｌ層は、スパッタ法または真空蒸着法で形成してよい。ソース電極１１６およびドレイン電極１１８が形成された後に、６００℃で１０分間アニールを行ってよい。アニールによって、ソース電極１１６およびドレイン電極１１８の接続抵抗が小さくなる。
【００６１】
リセス部１２２の上方を含んで、絶縁膜１１４上に、制御電極１２０が形成される。制御電極１２０は、リフトオフ法で形成されてよい。制御電極１２０は、厚さ２５ｎｍのＴｉ、および、Ｔｉ上の厚さ３００ｎｍのＡｌで形成されてよい。Ｔｉ層およびＡｌ層は、スパッタ法または真空蒸着法で形成してよい。
【００６２】
第１の実施形態に係るＭＯＳＦＥＴ１００の製造方法は、以上の例に限られない。例えば、バッファ層１０４、バックバリア層１０６、チャネル層１０８および電子供給層１１２の形成方法は、ＭＯＣＶＤ法に限られず、蒸着法であってもよい。また、絶縁膜１１４は、常圧ＣＶＤ（ＡＰＣＶＤ）法、ＥＣＲスパッタ法、原子層堆積法（ＡＬＤ）法およびＣａｔ−ＣＶＤ法のいずれかで形成されてもよい。
【００６３】
図１６は、本発明の第２の実施形態に係るＭＯＳＦＥＴ２００の模式的な断面図である。ＭＯＳＦＥＴ２００は、基板１０２、バッファ層１０４、バックバリア層１０６、チャネル層１０８、電子供給層１１２、キャップ層２０２、保護層２０４、絶縁膜１１４、ソース電極１１６、ドレイン電極１１８、および、制御電極１２０を備える。バックバリア層１０６は、アクセプタの濃度が高い高アクセプタ領域１２６を有する。図１６において、図１と同一の符号を付した要素は、図１において説明した要素と同一の機能および構成を有する。第２の実施形態に係るＭＯＳＦＥＴ２００は、電子供給層１１２と絶縁膜１１４との間に、キャップ層２０２および保護層２０４を備える点で、第１の実施形態に係るＭＯＳＦＥＴ１００と異なる。
【００６４】
高アクセプタ領域１２６およびリセス部１２２により、２ＤＥＧ１１０がリセス部１２２の下のチャネル層１０８に形成されない。したがって、第２の実施形態に係るＭＯＳＦＥＴ２００はＶｔｈが高く、ノーマリーオフとなる。また、ＭＯＳＦＥＴ２００は、オン抵抗が低い。
【００６５】
キャップ層２０２が電子供給層１１２上に形成される。キャップ層２０２は、例えば、ＧａＮで形成される。キャップ層２０２によって、電子供給層１１２と絶縁膜１１４との間の界面準位を低減されるので、電流コラプスの発生が抑制される。
【００６６】
保護層２０４が、キャップ層２０２上に形成される。保護層２０４は、ＳｉＮ、Ａｌ２Ｏ３、Ｓｃ２Ｏ３およびＭｇＯのいずれかで形成されてよい。保護層２０４により、電子供給層１１２と絶縁膜１１４との間の界面準位が、さらに低減されるので、電流コラプスの発生が抑制される。保護層２０４は、例えば、ＰＣＶＤ法、Ｃａｔ−ＣＶＤ法、ＥＣＲスパッタ法およびＡＬＤ法のいずれかで形成される。
【００６７】
リセス部１２２では、電子供給層１１２、キャップ層２０２および保護層２０４は、除去されて、チャネル層１０８上に絶縁膜１１４が形成される。また、リセス部１２２では、リセス部１２２、キャップ層２０２および保護層２０４の側面が絶縁膜１１４で覆われる。
【００６８】
保護層２０４および絶縁膜１１４が除去された領域で、ソース電極１１６およびドレイン電極１１８がキャップ層２０２上に形成される。ドレイン電極１１８の制御電極１２０側で、絶縁膜１１４上の一部にドレイン電極１１８が連続して形成されてよい。
【００６９】
図１７は、本発明の第３の実施形態に係るＭＯＳＦＥＴ２３０の模式的な断面図である。ＭＯＳＦＥＴ２３０は、基板１０２、バッファ層１０４、バックバリア層１０６、チャネル層１０８、電子供給層１１２、保護層２０４、絶縁膜１１４、ソース電極１１６、ドレイン電極１１８、および、制御電極１２０を備える。バックバリア層１０６は、アクセプタの濃度が高い高アクセプタ領域１２６および連続領域２３２を有する。図１７において、図１および図１６と同一の符号を付した要素は、図１および図１６において説明した要素と同一の機能および構成を有する。第３の実施形態に係るＭＯＳＦＥＴ２３０は、電子供給層１１２と絶縁膜１１４との間に保護層２０４を備える点、および、バックバリア層１０６に連続領域２３２を有する点で、第１の実施形態に係るＭＯＳＦＥＴ１００と異なる。
【００７０】
高アクセプタ領域１２６およびリセス部１２２により、２ＤＥＧ１１０がリセス部１２２の下のチャネル層１０８に形成されない。したがって、第３の実施形態に係るＭＯＳＦＥＴ２３０はＶｔｈが高く、ノーマリーオフとなる。また、ＭＯＳＦＥＴ２３０は、オン抵抗が低い。
【００７１】
バックバリア層１０６は、制御電極１２０の下のバックバリア層１０６と、ドレイン電極１１８の下のバックバリア層１０６との間の一部に、連続領域２３２を有する。つまり、連続領域２３２の少なくとも一部は、制御電極１２０のドレイン電極１１８側端部よりもドレイン電極１１８側に設けられる。ソース電極１１６およびドレイン電極１１８の下のバックバリア層１０６におけるアクセプタの濃度より、連続領域２３２におけるアクセプタの濃度が高い。また、ソース電極１１６の下のバックバリア層１０６と、ドレイン電極１１８の下のバックバリア層１０６との間であって、高アクセプタ領域１２６および連続領域２３２以外のバックバリア層１０６のアクセプタの濃度より、連続領域２３２のアクセプタの濃度が高い。
【００７２】
連続領域２３２は、高アクセプタ領域１２６と連続して形成される。このとき、ソース電極１１６の下側のバックバリア層１０６と、ドレイン電極１１８の下側のバックバリア層１０６との間で、高アクセプタ領域１２６および連続領域２３２以外では、アクセプタの濃度が、高アクセプタ領域１２６および連続領域２３２以外より低く、一定の値である。連続領域２３２のアクセプタの濃度は、高アクセプタ領域１２６のアクセプタの濃度と同じであってよい。また、連続領域２３２のアクセプタの濃度は、高アクセプタ領域１２６のアクセプタの濃度より低くてもよい。
【００７３】
連続領域２３２の上方では、電子供給層１１２が除去されていないので、２ＤＥＧ２３４が形成される。しかし、連続領域２３２の上方の２ＤＥＧ２３４は、連続領域２３２とチャネル層１０８とのヘテロ接合界面から広がる空乏層の影響をうける。したがって、連続領域２３２の上方の２ＤＥＧ２３４の濃度は、連続領域２３２および高アクセプタ領域１２６が形成されていないバックバリア層１０６の上方の２ＤＥＧ１１０の濃度より低い。このため、制御電極１２０のドレイン電極１１８側の端部の電界の集中が緩和されて、耐圧が高くなる。
【００７４】
図１８は、本発明の第４の実施形態に係るＭＯＳＦＥＴ２６０の模式的な断面図である。ＭＯＳＦＥＴ２６０は、基板１０２、バッファ層１０４、バックバリア層１０６、チャネル層１０８、電子供給層１１２、保護層２０４、絶縁膜１１４、ソース電極１１６、ドレイン電極１１８、制御電極１２０、および、ボディ電極２６２を備える。バックバリア層１０６は、アクセプタの濃度が高い高アクセプタ領域１２６および連続領域２３２を有する。図１８において、図１、図１６および図１７と同一の符号を付した要素は、図１、図１６および図１７において説明した要素と同一の機能および構成を有する。第４の実施形態に係るＭＯＳＦＥＴ２６０は、ボディ電極２６２を備える点、および、バックバリア層１０６に接続領域２６６を有する点で、第３の実施形態に係るＭＯＳＦＥＴ２３０と異なる。
【００７５】
バックバリア層１０６は、ソース電極１１６の下のバックバリア層１０６と、ドレイン電極１１８の下のバックバリア層１０６との間以外の領域に、接続領域２６６を有する。ソース電極１１６の下のバックバリア層１０６と、ドレイン電極１１８の下のバックバリア層１０６との間であって、高アクセプタ領域１２６および連続領域２３２以外のバックバリア層１０６のアクセプタの濃度より、接続領域２６６におけるアクセプタの濃度が高い。また、接続領域２６６のアクセプタの濃度は、高アクセプタ領域１２６のアクセプタの濃度および連続領域２３２のアクセプタの濃度の、一方または双方と同じでよい。
【００７６】
接続領域２６６の上方で、チャネル層１０８、電子供給層１１２および保護層２０４が除去される。チャネル層１０８、電子供給層１１２および保護層２０４の側面、並びに、バックバリア層１０６を覆って絶縁膜１１４が形成される。絶縁膜１１４の一部が接続領域２６６上で除去されて、接続領域２６６上にボディ電極２６２が形成される。ボディ電極２６２は、Ｎｉ、および、Ｎｉ上のＡｕで形成されてよい。
【００７７】
高アクセプタ領域１２６およびリセス部１２２により、２ＤＥＧ１１０がリセス部１２２の下のチャネル層１０８に形成されない。したがって、第４の実施形態に係るＭＯＳＦＥＴ２６０はＶｔｈが高く、ノーマリーオフとなる。また、ＭＯＳＦＥＴ２６０は、オン抵抗が低い。さらに、連続領域２３２の上方の２ＤＥＧ２３４の濃度は、高アクセプタ領域１２６および連続領域２３２以外のチャネル層１０８の上方の２ＤＥＧ１１０の濃度より低いので、電流コラプスが抑制される。
【００７８】
オフ状態で制御電極１２０とドレイン電極１１８との間に高い電圧がかかると、チャネル層１０８でアバランシェ現象が引き起こされて正孔が発生する。ボディ電極２６２は、チャネル層１０８から、バックバリア層１０６および接続領域２６６を介して正孔を引き抜くので、ＭＯＳＦＥＴ２６０の耐圧が高くなる。
【００７９】
別の例として、接続領域２６６のアクセプタの濃度は、ソース電極１１６の下のバックバリア層１０６と、ドレイン電極１１８の下のバックバリア層１０６との間であって、高アクセプタ領域１２６および連続領域２３２以外のバックバリア層１０６のアクセプタの濃度と同じでもよい。ボディ電極２６２からホールを引き抜くことができるので、ＭＯＳＦＥＴ２６０の耐圧が高くなる。
【００８０】
図１９は、第４の実施形態の変形例に係るＭＯＳＦＥＴ２６０の模式的な上面図である。図１９において、図１８と同一の符号を付した要素は、図１８において説明した要素と同一の機能および構成を有する。図１９に示したＭＯＳＦＥＴ２６０は、制御電極１２０に対して、ソース電極１１６とドレイン電極１１８との間に流れる電流の方向と、上面から見て垂直の方向に、接続領域２６６およびボディ電極２６２を備える。接続領域２６６と高アクセプタ領域１２６とが、連続して形成される。
【００８１】
図２０は、本発明の第５の実施形態に係るＭＯＳＦＥＴ３００の模式的な断面図である。ＭＯＳＦＥＴ３００は、基板１０２、バッファ層１０４、バックバリア層１０６、チャネル層１０８、電子供給層１１２、キャップ層２０２、絶縁膜１１４、ソース電極１１６、ドレイン電極１１８、制御電極１２０、保護膜３０４、および、ショットキー電極３０２を備える。図２０において、図１および図１６と同一の符号を付した要素は、図１および図１６において説明した要素と同一の機能および構成を有する。第５の実施形態に係るＭＯＳＦＥＴ３００は、キャップ層２０２、ショットキー電極３０２、および、保護膜３０４を備える点で、第１の実施形態に係るＭＯＳＦＥＴ１００と異なる。
【００８２】
キャップ層２０２は、電子供給層１１２と絶縁膜１１４との間に形成されて、電子供給層１１２と絶縁膜１１４との間の界面準位を低減する。キャップ層２０２はＧａＮで形成されてよい。
【００８３】
ショットキー電極３０２が、チャネル層１０８の上方であって、制御電極１２０とドレイン電極１１８との間に形成される。制御電極１２０とドレイン電極１１８との間で、絶縁膜１１４およびキャップ層２０２の一部が除去されて、ショットキー電極３０２が電子供給層１１２上に形成される。ショットキー電極３０２は、チャネル層１０８とショットキー接続する。ショットキー電極３０２は、例えば、Ｎｉ、および、Ｎｉ上に形成されたＡｕで、スパッタおよびフォトリソグラフィを用いて形成される。
【００８４】
ショットキー電極３０２とドレイン電極１１８との間であって、電子供給層１１２とキャップ層２０２との間に、保護膜３０４が形成される。保護膜３０４は、ＳｉＮで形成されてよい。
【００８５】
高アクセプタ領域１２６およびリセス部１２２により、２ＤＥＧ１１０がリセス部１２２の下のチャネル層１０８に形成されない。したがって、第５の実施形態に係るＭＯＳＦＥＴ３００はＶｔｈが高く、ノーマリーオフとなる。また、ＭＯＳＦＥＴ３００は、オン抵抗が低い。
【００８６】
ショットキー電極３０２がソース電極１１６と電気的に接続されてよい。これにより、ドレイン電極１１８に負バイアスがかかったときに、ショットキー電極３０２に電流が流れて、回生電流が流れる。また、ショットキー電極３０２が、制御電極１２０とドレイン電極１１８との間で、チャネル層１０８からホールを引き抜いてもよい。これにより、第５の実施形態に係るＭＯＳＦＥＴ３００の耐圧を高くしてよい。
【００８７】
ショットキー電極３０２は、絶縁膜１１４およびキャップ層２０２の一部が、ソース電極１１６とドレイン電極１１８との間で、エッチングで除去されてから、Ｎｉ、および、Ｎｉ上に形成されたＡｕで形成される。
【００８８】
図２１は、本発明の第６の実施形態に係るＨＥＭＴ４００の模式的な断面図である。ＨＥＭＴ４００は、基板１０２、バッファ層１０４、バックバリア層１０６、チャネル層１０８、電子供給層１１２、界面制御層４０２、保護層２０４、フィールド酸化膜４０４、ソース電極１１６、ドレイン電極１１８、制御電極１２０を備える。図２０において、図１および図１６と同一の符号を付した要素は、図１および図１６において説明した要素と同一の機能および構成を有してよい。
【００８９】
電子供給層１１２上に界面制御層４０２が形成される。界面制御層４０２は、例えば、ＡＬＤ法によって、Ａｌ２Ｏ３で形成される。保護層２０４が界面制御層４０２上に形成される。保護層２０４は、例えば、ＳｉＮで形成される。フィールド酸化膜４０４が、保護層２０４上に形成される。フィールド酸化膜４０４は、例えば、ＳｉＯ２で形成される。
【００９０】
保護層２０４およびフィールド酸化膜４０４の一部が、ソース電極１１６とドレイン電極１１８との間であって、高アクセプタ領域１２６の上方で除去される。高アクセプタ領域１２６の上方で、界面制御層４０２上に制御電極１２０が形成される。制御電極１２０は、チャネル層１０８とショットキー接続する。制御電極１２０は例えば、Ｎｉ、および、Ｎｉ上のＡｕで形成される。ソース電極１１６およびドレイン電極１１８は、界面制御層４０２、保護層２０４およびフィールド酸化膜４０４が除去された領域で電子供給層１１２上に形成される。電子供給層１１２に接する制御電極１２０の長さは、高アクセプタ領域１２６の長さ以上であってよい。
【００９１】
高アクセプタ領域１２６により、高アクセプタ領域１２６上のチャネル層１０８では２ＤＥＧ１１０の濃度が低い。したがって、第６の実施形態に係るＨＥＭＴ４００はＶｔｈが高く、ノーマリーオフとなる。また、ＨＥＭＴ４００は、オン抵抗が低い。さらに、制御電極１２０の下の電子供給層１１２が、他の部分の電子供給層１１２より薄くてもよい。これにより、Ｖｔｈがさらに高くなる。
【００９２】
上記では、制御電極１２０が界面制御層４０２上に形成された例を説明した。これにより、制御電極１２０はＭＩＳ型ゲートとして機能してよい。別の例として、界面制御層４０２の一部がソース電極１１６とドレイン電極１１８との間であって高アクセプタ領域１２６の上方で除去されて、高アクセプタ領域１２６の上方で電子供給層１１２上に制御電極１２０が形成されてもよい。これにより、制御電極１２０はショットキー型ゲートとして機能してもよい。
【００９３】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。例えば、ショットキーバリアダイオードまたはＭＩＳＦＥＴにも本発明を適用できる。また、上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００９４】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００９５】
１００  ＭＯＳＦＥＴ、１０２  基板、１０４  バッファ層、１０６  バックバリア層、１０８  チャネル層、１１０  ２ＤＥＧ、１１２  電子供給層、１１４  絶縁膜、１１６  ソース電極、１１８  ドレイン電極、１２０  制御電極、１２２  リセス部、１２６  高アクセプタ領域、１３０  マスク、１３２  エネルギー線、１５０  高アクセプタ層、１５２  マスク、２００  ＭＯＳＦＥＴ、２０２  キャップ層、２０４  保護層、２３０  ＭＯＳＦＥＴ、２３２  連続領域、２３４  ２ＤＥＧ、２６０  ＭＯＳＦＥＴ、２６２  ボディ電極、２６６  接続領域、３００  ＭＯＳＦＥＴ、３０２  ショットキー電極、３０４  保護膜、４００  ＨＥＭＴ、４０２  界面制御層、４０４  フィールド酸化膜
【図１】
2012248632.tif 000003
【図２】
2012248632.tif 000004
【図３】
2012248632.tif 000005
【図４】
2012248632.tif 000006
【図５】
2012248632.tif 000007
【図６】
2012248632.tif 000008
【図７】
2012248632.tif 000009
【図８】
2012248632.tif 000010
【図９】
2012248632.tif 000011
【図１０】
2012248632.tif 000012
【図１１】
2012248632.tif 000013
【図１２】
2012248632.tif 000014
【図１３】
2012248632.tif 000015
【図１４】
2012248632.tif 000016
【図１５】
2012248632.tif 000017
【図１６】
2012248632.tif 000018
【図１７】
2012248632.tif 000019
【図１８】
2012248632.tif 000020
【図１９】
2012248632.tif 000021
【図２０】
2012248632.tif 000022
【図２１】
2012248632.tif 000023