(57)【要約】【課題】ラインバッファの容量を削減しつつ、フィルタ処理を行なっても画質劣化が生じない画像処理装置を提供する。【解決手段】ラインごとに外部から入力されるライン画像データを遅延させるために記憶するラインバッファ１０４と、ラインバッファ１０４に記憶されているライン画像データを圧縮することにより圧縮ライン画像データを生成する圧縮部１０５と、圧縮部１０５により生成される圧縮ライン画像データを遅延させるために記憶する第２のラインバッファ１０７と、第２のラインバッファ１０７に記憶されている圧縮ライン画像データを伸張することにより伸張ライン画像データを生成する伸張部１０６と、外部から入力されるライン画像データと、ラインバッファ１０４に記憶されているライン画像データと、伸張部１０６により生成される伸張ライン画像データとに対して所定の処理を行なうフィルタ１０２とを備える。【選択図】図１
2012222528.tif 000002
【特許請求の範囲】
【請求項１】
画像データのうちの複数のラインのライン画像データに対して所定の処理を行なう画像処理装置であって、
ラインごとに外部から入力されるライン画像データを遅延させるために記憶する第１のラインバッファと、
前記第１のラインバッファに記憶されているライン画像データを圧縮することにより第１圧縮ライン画像データを生成する第１圧縮部と、
前記第１圧縮部により生成される第１圧縮ライン画像データを遅延させるために記憶する第２のラインバッファと、
前記第２のラインバッファに記憶されている第１圧縮ライン画像データを伸張することにより第１伸張ライン画像データを生成する第１伸張部と、
外部から入力されるライン画像データと、前記第１のラインバッファに記憶されているライン画像データと、前記第１伸張部により生成される第１伸張ライン画像データとに対して所定の処理を行なう処理部と
を備える画像処理装置。
【請求項２】
前記処理部は、外部から入力されるライン画像データと、前記第１のラインバッファに記憶されているライン画像データと、前記第１伸張部により生成される第１伸張ライン画像データとのそれぞれに対して重み付けを行ったデータに対して所定の処理を行ない、
前記第１伸張部により生成される第１伸張ライン画像データに対する重み付けは、前記第１のラインバッファに記憶されているライン画像データに対する重み付けよりも小さい
請求項１に記載の画像処理装置。
【請求項３】
さらに、
前記第１圧縮部により生成される第１圧縮ライン画像データを圧縮することにより第２圧縮ライン画像データを生成する第２圧縮部と、
前記第２圧縮部により生成される第２圧縮ライン画像データを遅延させるために記憶する第３のラインバッファと、
前記第３のラインバッファに記憶されている第２圧縮ライン画像データを伸張することにより第２伸張ライン画像データを生成する第２伸張部とを備え、
前記処理部は、外部から入力されるライン画像データと、前記第１のラインバッファに記憶されているライン画像データと、前記第１伸張部により生成される第１伸張ライン画像データと、前記第２伸張部により生成される第２伸張ライン画像データとに対して所定の処理を行なう
請求項１に記載の画像処理装置。
【請求項４】
前記処理部は、外部から入力されるライン画像データと、前記第１のラインバッファに記憶されているライン画像データと、前記第１伸張部により生成される第１伸張ライン画像データと、前記第２伸張部により生成される第２伸張ライン画像データとのそれぞれに対して重み付けを行ったデータに対して所定の処理を行ない、
前記第１伸張部により生成される第１伸張ライン画像データに対する重み付けは、前記第１のラインバッファに記憶されているライン画像データに対する重み付けよりも小さく、
前記第２伸張部により生成される第２伸張ライン画像データに対する重み付けは、前記第１伸張部により生成される第１伸張ライン画像データに対する重み付けよりも小さい
請求項３に記載の画像処理装置。
【請求項５】
前記第１のラインバッファは、複数のバンクを含み、バンクを切り替えながら外部から入力されるライン画像データを記憶することにより、バンク間でライン画像データを遅延させて記憶する
請求項１〜４のいずれか１項に記載の画像処理装置。
【請求項６】
前記第１圧縮部は、前記第１のラインバッファに記憶されているライン画像データのうち最下位から所定ビット数を削減することにより第１圧縮ライン画像データを生成し、
前記第１伸張部は、前記第２のラインバッファに記憶されている圧縮画像データの最下位に前記所定ビット数のデータを付加することにより第１伸張ライン画像データを生成する
請求項１〜５のいずれか１項に記載の画像処理装置。
【請求項７】
前記処理部は、外部から入力されるライン画像データと、前記第１のラインバッファに記憶されているライン画像データと、前記第１伸張部により生成される第１伸張ライン画像データとに対してそれぞれ所定の係数を乗算し、乗算結果を加算する
請求項１または２に記載の画像処理装置。
【請求項８】
請求項１〜７のいずれか１項に記載の画像処理装置と、
前記画像処理装置により前記所定の処理が行なわれた画像データを表示する表示部と
を備える画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ラスタ順で入力される画像データに対し、垂直方向のノイズ除去処理、または画素補間処理などのフィルタ処理を行う画像処理装置および画像表示装置に関する。
【背景技術】
【０００２】
画像処理装置において、画像サイズ変換、ノイズ除去、エッジ強調などの処理が行なわれるが、これらの処理においてフィルタリング処理が頻繁に用いられる。一般に画像データはラスタ順に画像処理装置に入力される。このため、水平方向の処理は比較的容易に行うことができるが、垂直方向の処理を行うためにはラインバッファを設けるのが通常である。しかし画像サイズが大きかったり、フィルタのタップ数（処理に必要な垂直ライン数）が増えたりすると、ラインバッファ容量が増加する。
【０００３】
従来、このラインバッファ容量の増加に対応するための方法としてデータ圧縮技法（例えば、特許文献１参照）がある。
【０００４】
図８は、特許文献１に開示されている画像処理装置のハードウェア構成を示す図である。
【０００５】
この画像処理装置は、データ圧縮部６０２と、複数のラインバッファ６０３と、複数のデータ伸張部６０４と、フィルタ６０５とを含む。
【０００６】
データ圧縮部６０２は、入力画像データ６０１のうち、ラスタ順で入力される各ラインの画像データであるライン画像データを圧縮することによりデータ量削減を行い、圧縮ライン画像データを生成する。
【０００７】
複数のラインバッファ６０３は、ＦＩＦＯ（Ｆｉｒｓｔ  Ｉｎ  Ｆｉｒｓｔ  Ｏｕｔ）形式のバッファを構成するように接続されており、データ圧縮部６０２で生成された圧縮ライン画像データを、ＦＩＦＯ形式で記憶する。例えば、図８の例では、３ライン分のラインバッファ６０３が、３ライン分の圧縮ライン画像データを記憶する。
【０００８】
各データ伸張部６０４は、各ラインバッファ６０３に接続され、各ラインバッファ６０３に記憶されている圧縮ライン画像データを伸張することにより、伸張ライン画像データを生成する。
【０００９】
フィルタ６０５は、複数のデータ伸張部６０４で生成された伸張ライン画像データを用いてノイズ除去などのフィルタ処理を行なう。図８の例では、フィルタ６０５は、タップ数が３のフィルタ処理を行なう。
【００１０】
このように、従来の画像処理装置は、ラインバッファ６０３にライン画像データを圧縮したものを格納している。このため、フィルタ６０５のタップ数が大きい場合であっても、ラインバッファ６０３の容量の増加を抑えることができる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開平１１−３３１６１６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
従来の画像処理装置によると、ラインバッファ６０３の容量を削減できるが、ライン画像データを圧縮するために画質劣化を招く。また、図８の構成によると、データ圧縮部６０２は、画像の水平方向の相関性を利用してデータ圧縮を行い、画像の垂直方向の相関性を利用してデータ圧縮を行うことができない。
【００１３】
例えば、垂直方向に非常に低い周波数成分のみを含む画像（縦線があるような画像）に対して、ノイズフィルタなどのフィルタ処理を行なう場合を想定する。この場合、理想的には垂直フィルタをかけた結果は元の画像と等しくなるべきである。しかし、従来の画像処理装置によると画像を圧縮しているため、垂直フィルタをかけた結果がぼけた画像になってしまうという課題がある。
【００１４】
本発明は、上述の課題を解決するためになされたものであり、ラインバッファの容量を削減しつつ、フィルタ処理を行なっても画質劣化が生じない画像処理装置および画像表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明のある局面に係る画像処理装置は、画像データのうちの複数のラインのライン画像データに対して所定の処理を行なう画像処理装置であって、ラインごとに外部から入力されるライン画像データを遅延させるために記憶する第１のラインバッファと、前記第１のラインバッファに記憶されているライン画像データを圧縮することにより第１圧縮ライン画像データを生成する第１圧縮部と、前記第１圧縮部により生成される第１圧縮ライン画像データを遅延させるために記憶する第２のラインバッファと、前記第２のラインバッファに記憶されている第１圧縮ライン画像データを伸張することにより第１伸張ライン画像データを生成する第１伸張部と、外部から入力されるライン画像データと、前記第１のラインバッファに記憶されているライン画像データと、前記第１伸張部により生成される第１伸張ライン画像データとに対して所定の処理を行なう処理部とを備える。
【００１６】
この構成によると、外部から入力されるライン画像データに対して遅延が大きいライン画像データに限定して圧縮処理を行なっている。一般的に遅延が大きいライン画像データについては垂直フィルタのフィルタ係数が小さい。このため、遅延が大きいライン画像データに対してデータ圧縮を行っても、最終的なフィルタ結果に対する影響は小さい。よって結果として得られる画質劣化を抑えながらラインバッファの削減が実現できる。
【００１７】
具体的には、前記処理部は、外部から入力されるライン画像データと、前記第１のラインバッファに記憶されているライン画像データと、前記第１伸張部により生成される第１伸張ライン画像データとのそれぞれに対して重み付けを行ったデータに対して所定の処理を行ない、前記第１伸張部により生成される第１伸張ライン画像データに対する重み付けは、前記第１のラインバッファに記憶されているライン画像データに対する重み付けよりも小さい。
【００１８】
好ましくは、上述の画像処理装置は、さらに、前記第１圧縮部により生成される第１圧縮ライン画像データを圧縮することにより第２圧縮ライン画像データを生成する第２圧縮部と、前記第２圧縮部により生成される第２圧縮ライン画像データを遅延させるために記憶する第３のラインバッファと、前記第３のラインバッファに記憶されている第２圧縮ライン画像データを伸張することにより第２伸張ライン画像データを生成する第２伸張部とを備え、前記処理部は、外部から入力されるライン画像データと、前記第１のラインバッファに記憶されているライン画像データと、前記第１伸張部により生成される第１伸張ライン画像データと、前記第２伸張部により生成される第２伸張ライン画像データとに対して所定の処理を行なう。
【００１９】
この構成によると、遅延が大きいライン画像データほどデータ削減量が大きくなっている。一般的に遅延が大きいライン画像データについては垂直フィルタのフィルタ係数が小さい。このため、遅延が大きいライン画像データに対してデータ削減量を大きくしても、最終的なフィルタ結果に対する影響は小さい。よって結果として得られる画質劣化を抑えながらラインバッファの削減が実現できる。
【００２０】
具体的には、前記処理部は、外部から入力されるライン画像データと、前記第１のラインバッファに記憶されているライン画像データと、前記第１伸張部により生成される第１伸張ライン画像データと、前記第２伸張部により生成される第２伸張ライン画像データとのそれぞれに対して重み付けを行ったデータに対して所定の処理を行ない、前記第１伸張部により生成される第１伸張ライン画像データに対する重み付けは、前記第１のラインバッファに記憶されているライン画像データに対する重み付けよりも小さく、前記第２伸張部により生成される第２伸張ライン画像データに対する重み付けは、前記第１伸張部により生成される第１伸張ライン画像データに対する重み付けよりも小さい。
【００２１】
また、前記第１のラインバッファは、複数のバンクを含み、バンクを切り替えながら外部から入力されるライン画像データを記憶することにより、バンク間でライン画像データを遅延させて記憶しても良い。
【００２２】
この構成によると、バンクを切り替えながらライン画像データを記憶することにより、ライン画像データをバンク間で読み出しおよび書き込みすることなく、ライン画像データを遅延させることができる。
【００２３】
本発明の他の局面に係る画像表示装置は、上述の画像処理装置と、前記画像処理装置により前記所定の処理が行なわれた画像データを表示する表示部とを備える。
【００２４】
この構成によると、外部から入力されるライン画像データに対して遅延が大きいライン画像データに限定して圧縮処理を行なっている。一般的に遅延が大きいライン画像データについては垂直フィルタのフィルタ係数が小さい。このため、遅延が大きいライン画像データに対してデータ圧縮を行っても、最終的なフィルタ結果に対する影響は小さい。よって結果として得られる画質劣化を抑えながらラインバッファの削減が実現できる。
【発明の効果】
【００２５】
本発明によると、ラインバッファの容量を削減しつつ、フィルタ処理を行なっても画質劣化が生じない画像処理装置および画像表示装置を提供することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施の形態１に係る画像処理装置のハードウェア構成を示すブロック図である。
【図２】フィルタの詳細なハードウェア構成を示す図である。
【図３】（ａ）は圧縮部の一例を示す図であり、（ｂ）は伸張部の一例を示す図である。
【図４】（ａ）は圧縮部の他の一例を示す図であり、（ｂ）は伸張部の他の一例を示す図である。
【図５】本発明の実施の形態２に係る画像処理装置のハードウェア構成を示すブロック図である。
【図６】本発明の実施の形態３に係る画像処理装置のハードウェア構成を示すブロック図である。
【図７】本発明の実施の形態４に係る画像表示装置のハードウェア構成を示すブロック図である。
【図８】特許文献１に開示されている画像処理装置のハードウェア構成を示す図である。
【発明を実施するための形態】
【００２７】
（実施の形態１）
図１は、本発明の実施の形態１に係る画像処理装置のハードウェア構成を示すブロック図である。
【００２８】
画像処理装置は、ラインバッファ１０３と、ラインバッファ１０４と、圧縮部１０５と、ラインバッファ１０７と、伸張部１０６と、フィルタ１０２とを備える。
【００２９】
画像処理装置には、入力画像データ１０１を構成する各ラインの画像データであるライン画像データがラスタ順で入力される。
【００３０】
ラインバッファ１０３は、ラインごとに外部から入力されるライン画像データを、外部から入力されるライン画像データに対して１ライン分遅延させるために記憶する。
【００３１】
ラインバッファ１０４は、ラインバッファ１０３に記憶されているライン画像データを１ライン分遅延させるために記憶する。
【００３２】
圧縮部１０５は、ラインバッファ１０４に記憶されているライン画像データを圧縮することにより圧縮ライン画像データを生成する。データ圧縮方法は限定されるものではなく、例えば、ライン画像データの下位ビットを削除する方法や、特許文献１で示されているような各種圧縮手法を用いることができる。
【００３３】
ラインバッファ１０７は、圧縮部１０５により生成された圧縮ライン画像データを１ライン分遅延させるために記憶する。
【００３４】
伸張部１０６は、ラインバッファ１０７に記憶されている圧縮ライン画像データを伸張することにより伸張ライン画像データを生成する。
【００３５】
フィルタ１０２は、４タップのフィルタであり、外部から入力されるライン画像データと、ラインバッファ１０３に記憶されているライン画像データと、ラインバッファ１０４に記憶されているライン画像データと、伸張部１０６により生成される伸張ライン画像データとを入力とするフィルタ処理を行なう。
【００３６】
このような構成とすることにより、ラインバッファ１０３には、現在、外部からフィルタ１０２に入力されるライン画像データに対して１ライン前のライン画像データが記憶される。また、ラインバッファ１０４には、ラインバッファ１０３に記憶されているライン画像データに対して１ライン前のライン画像データが記憶される。さらに、ラインバッファ１０７には、ラインバッファ１０４に記憶されているライン画像データに対して１ライン前のライン画像データを圧縮した圧縮ライン画像データが記憶される。
【００３７】
つまり、外部から入力された入力画像データ１０１のライン画像データはラインバッファ１０３に書き込まれる。１ライン分の遅延時間後に、ラインバッファ１０３から読み出されたライン画像データがラインバッファ１０４に書き込まれる。さらに、１ライン分の遅延時間後に、ラインバッファ１０４から読み出されたライン画像データは、圧縮部１０５によって圧縮されラインバッファ１０７に書き込まれる。
【００３８】
ラインバッファ１０７に書き込まれたデータは１ライン分の遅延時間後に読み出され、伸張部１０６で伸張される。遅延された各ライン画像データ、つまり４ライン分のライン画像データは、フィルタ１０２に入力され、垂直処理が施された後に出力される。
【００３９】
図２は、フィルタ１０２の詳細なハードウェア構成を示す図である。図２のフィルタ１０２は、４タップのフィルタを想定しており、乗算器２００ａ〜２００ｄと、加算器２０１と、除算器２０２とを含む。
【００４０】
乗算器２００ａは、外部から入力されたライン画像データに対してフィルタ係数である１を乗算して乗算結果を出力する。
【００４１】
乗算器２００ｂは、ラインバッファ１０３に接続され、ラインバッファ１０３に記憶されているライン画像データにフィルタ係数である３１を乗算して乗算結果を出力する。
【００４２】
乗算器２００ｃは、ラインバッファ１０４に接続され、ラインバッファ１０４に記憶されているライン画像データにフィルタ係数である３１を乗算して乗算結果を出力する。
【００４３】
乗算器２００ｄは、伸張部１０６に接続され、伸張部１０６により生成された伸張ライン画像データにフィルタ係数である１を乗算して乗算結果を出力する。
【００４４】
加算器２０１は、乗算器２００ａ〜２００ｄから出力される４つの乗算結果を加算し、加算結果を出力する。
【００４５】
除算器２０２は、加算器２０１から出力される加算結果を所定ビット数だけ右シフトすることにより加算結果を除算し、除算結果をフィルタ１０２の処理結果として出力する。
【００４６】
ここで通常、フィルタはタップ数のうち遅延が大きいライン画像データほど相対的に重要度が低いため、一般に端に行けば行くほどフィルタ係数が小さい。
【００４７】
本実施の形態では遅延が最も大きい、伸張部１０６で生成されるライン画像データに対してのみ圧縮が施されている。つまり、フィルタ係数が小さい周辺のライン画像データに対してのみ圧縮を行い、フィルタ係数が大きい中心部のライン画像データに対しては圧縮を行わない構成とすることができる。よって、特許文献１で示されているような手法と比べてフィルタ処理の結果に含まれる誤差が小さいことが容易に理解できる。
【００４８】
次に、圧縮部１０５および伸張部１０６の詳細な構成について説明する。
【００４９】
図３（ａ）および図３（ｂ）は、圧縮部１０５および伸張部１０６の一例をそれぞれ示す図である。図３に示す圧縮部１０５および伸張部１０６はセットで用いられる。
【００５０】
図３（ａ）に示す圧縮部１０５は、加算部１０５ａと、切り捨て部１０５ｂとを含む。加算部１０５ａは、ライン画像データのうち１画素に相当するｎビットの入力データに２を加算し、加算結果を出力する。切り捨て部１０５ｂは、加算部１０５ａから出力される加算結果のうち、最下位から２ビットを削除することによりビット削減を行い、ｎ−２ビットのデータを生成し、圧縮ライン画像データを構成する１画素分のデータとして出力する。
【００５１】
図３（ｂ）に示す伸張部１０６は、ゼロ付加処理部１０６ａを含む。ゼロ付加処理部１０６ａは、圧縮部１０５から出力されたｎ−２ビットのデータの最下位に２ビットのゼロを付加することにより、伸張ライン画像データの１画素に相当するｎビットのデータを生成し、出力する。
【００５２】
図４（ａ）および図４（ｂ）は、圧縮部１０５および伸張部１０６の他の一例をそれぞれ示す図である。
【００５３】
図４（ａ）に示す圧縮部１０５は、レジスタ１０５ｃおよび１０５ｄと、平均値算出部１０５ｅとを備える。レジスタ１０５ｃは、ライン画像データのうち１画素に相当するデータを記憶する。レジスタ１０５ｄは、レジスタ１０５ｃに記憶されているデータを１画素分遅延させるために記憶する。つまり、レジスタ１０５ｃおよび１０５ｄには隣接する２画素分のデータが記憶される。平均値算出部１０５ｅは、レジスタ１０５ｃおよび１０５ｄに記憶されている２画素分のデータの平均値を算出し、圧縮ライン画像データを構成する１画素分のデータとして出力する。つまり、圧縮部１０５は、ライン画像データ上で隣接する２画素の画素値の平均値を１画素分のデータとする圧縮ライン画像データを生成する。なお、平均値算出部１０５ｅによる平均値の算出は、１画素おきに行われる。これにより、ライン画像データのデータサイズを半分にすることができる。
【００５４】
図４（ｂ）に示す伸張部１０６は、レジスタ１０６ｂを含む。レジスタ１０６ｂは、圧縮ライン画像データの１画素分のデータを記憶する。伸張部１０６は、レジスタ１０６ｂに記憶されているデータを２回連続して出力する。これにより、伸張部１０６は、水平方向に隣接する２画素が同じ画素値となる伸張ライン画像データを出力することができる。
【００５５】
なお、圧縮部１０５および伸張部１０６の構成は一例であり、特にフィルタ係数が小さい場合には、単純なビット削除を行うことによりデータ圧縮を行っても十分な性能が得られるものと考えられる。
【００５６】
以上説明したように、実施の形態１に係る画像処理装置によると、外部から入力されるライン画像データに対して遅延が大きいライン画像データに限定して圧縮処理を行なっている。一般的に遅延が大きいライン画像データについては垂直フィルタのフィルタ係数が小さい。このため、遅延が大きいライン画像データに対してデータ圧縮を行っても、最終的なフィルタ結果に対する影響は小さい。よって結果として得られる画質劣化を抑えながらラインバッファの削減が実現できる。
【００５７】
本実施の形態では、データ圧縮の方法として、下位ビットを削除する方法と、２画素の画素値の平均を取る方法を示したが、その他にも、水平方向に並ぶ多数の画素の画素値の相関を取る方法や、単純な下位ビット削除ではなくガンマスケールを考慮した非線形の量子化などさまざまな方法がありうる。
【００５８】
なお、本実施の形態では４タップの垂直フィルタ処理を例に用いたがタップ数が５以上の場合であっても同様に処理できる。
【００５９】
本発明は、遅延が大きいデータを圧縮するということが本質的なので、垂直フィルタに限らず、一般に遅延データに対して処理を行う装置で、遅延データの結果に与える重要性が少ないような処理一般に適応可能である。例えば、画像特徴量を抽出する場合における前処理としてのフィルタ処理や、画素値の相関を取るなどの演算処理にも適用可能である。
【００６０】
また、複数のバッファは、物理的に独立している必要はなく、物理的に同一のメモリ上にアドレスの異なる複数のバッファ領域を確保することによって実装することももちろん可能である。
【００６１】
（実施の形態２）
次に、本発明の実施の形態２について説明する。
【００６２】
実施の形態１に係る画像処理装置は、遅延専用のラインバッファを用いてラインバッファ間でデータの読み出しおよび書き込みを行うことにより、ライン画像データの遅延を行った。これに対して、実施の形態２に係る画像処理装置は、ラインバッファ間でデータの読み出しおよび書き込みを行うのではなく、バンク切り替えの手法を用いてライン画像データを遅延させる。
【００６３】
図５は、本発明の実施の形態２に係る画像処理装置のハードウェア構成を示すブロック図である。
【００６４】
画像処理装置は、入力制御部５０１と、ラインバッファ５０２と、出力制御部５０４と、圧縮部１０５と、ラインバッファ１０７と、伸張部１０６と、フィルタ１０２とを含む。
【００６５】
画像処理装置には、入力画像データ１０１を構成する各ラインの画像データであるライン画像データがラスタ順で入力される。
【００６６】
図１に示した実施の形態１に係る画像処理装置の構成要素と同じ機能を有する構成要素については、同一の名称および参照符号を付し、その詳細な説明は繰り返さない。
【００６７】
ラインバッファ５０２は、バンクＡ、ＢおよびＣの３つのメモリバンクで構成されている。ラインバッファ５０２は、バンクを切り替えながら外部から入力されるライン画像データを記憶することにより、バンク間でライン画像データを遅延させて記憶する。
【００６８】
入力制御部５０１は、ラインごとに外部から入力されるライン画像データを、ラウンドロビン法に従って、バンクＡ、ＢおよびＣに書き込む。例えば、入力制御部５０１は、１ライン目のライン画像データをバンクＡに書き込み、２ライン目のライン画像データをバンクＢに書き込み、３ライン目のライン画像データをバンクＣに書き込み、４ライン目のライン画像データをバンクＡに書き込むという動作を繰返し行う。
【００６９】
このような入力制御部５０１の処理により、時間的に遅延したライン画像データを記憶しているバンクの順序は、あるタイミングにおいてはバンクＡ、Ｂ、Ｃの順であるのに対し、次のタイミングにおいてはバンクＢ、Ｃ、Ａの順となる。入力制御部５０１は、バンクを切り替えながらライン画像データを書き込むことにより、バンク間でのデータの読み出しおよび書き込みを行う必要はない。
【００７０】
出力制御部５０４は、ラインバッファ５０２の中から最も遅延したライン画像データを記憶しているバンクを選択し、選択したバンクに記憶されているライン画像データを読み出し、圧縮部１０５に供給する。また、出力制御部５０４は、ラインバッファ５０２に記憶されているライン画像データの状態に応じて、ライン画像データをフィルタ１０２に供給する。例えば、図２に示したフィルタ１０２にライン画像データを供給する場合、バンクＡ、Ｂ、Ｃの順に時間的に遅延したライン画像データが各バンクに記憶されている場合には、乗算器２００ａ、２００ｂおよび２００ｃには、バンクＣ、ＢおよびＡに記憶されているライン画像データがそれぞれ供給される。また、バンクＢ、Ｃ、Ａの順に時間的に遅延したライン画像データが各バンクに記憶されている場合には、乗算器２００ａ、２００ｂおよび２００ｃには、バンクＡ、ＣおよびＢに記憶されているライン画像データがそれぞれ供給される。
【００７１】
以上説明したように、実施の形態２に係る画像処理装置によると、バンク切り替えの手法を用いることにより、データ圧縮の対象とされていないライン画像データをラインバッファ間で読み出しおよび書き込みすることなく、ライン画像データを遅延させることができる。
【００７２】
なお、ラインバッファ５０２および１０７は、物理的に同じメモリ上にメモリ領域を確保することにより実現することも可能である。
【００７３】
（実施の形態３）
次に、本発明の実施の形態３について説明する。
【００７４】
実施の形態１および２に係る画像処理装置では、最も時間的に遅延したライン画像データのみを圧縮し、バッファに格納するものであった。実施の形態３に係る画像処理装置は、複数ラインのライン画像データを圧縮し、かつ、時間的に遅延しているライン画像データほどデータの削減量が大きい。
【００７５】
図６は、本発明の実施の形態３に係る画像処理装置のハードウェア構成を示すブロック図である。
【００７６】
画像処理装置は、ラインバッファ７０２Ａ、７０２Ｂおよび７０２Ｃと、圧縮部７０５と、ラインバッファ７０３と、伸張部７０６と、圧縮部７０７と、ラインバッファ７０４と、伸張部７０８と、フィルタ７０９とを含む。
【００７７】
画像処理装置には、入力画像データ１０１を構成する各ラインの画像データであるライン画像データがラスタ順で入力される。
【００７８】
ラインバッファ７０２Ａは、ラインごとに外部から入力されるライン画像データを、外部から入力されるライン画像データに対して１ライン分遅延させるために記憶する。
【００７９】
ラインバッファ７０２Ｂは、ラインバッファ７０２Ａに記憶されているライン画像データを１ライン分遅延させるために記憶する。
【００８０】
ラインバッファ７０２Ｃは、ラインバッファ７０２Ｂに記憶されているライン画像データを１ライン分遅延させるために記憶する。
【００８１】
圧縮部７０５は、ラインバッファ７０２Ｃに記憶されているライン画像データを圧縮することにより第１圧縮ライン画像データを生成する。データ圧縮方法は限定されるものではなく、例えば、ライン画像データの下位ビットを削除する方法や、特許文献１で示されているような各種圧縮手法を用いることができる。例えば、圧縮部７０５は、ライン画像データのうち１画素に相当するｎビットの入力データの下位２ビットを削除することにｎ−２ビットのデータを生成し、第１圧縮ライン画像データを構成する１画素分のデータとして出力する。
【００８２】
ラインバッファ７０３は、圧縮部７０５により生成された第１圧縮ライン画像データを１ライン分遅延させるために記憶する。
【００８３】
伸張部７０６は、ラインバッファ７０３に記憶されている第１圧縮ライン画像データを伸張することにより第１伸張ライン画像データを生成する。例えば、伸張部７０６は、第１圧縮ライン画像データのうち１画素に相当するｎ−２ビットの入力データの最下位に２ビットのゼロを付加することにより、第１伸張ライン画像データの１画素に相当するｎビットのデータを生成し、出力する。
【００８４】
圧縮部７０７は、ラインバッファ７０３に記憶されている第１圧縮ライン画像データを圧縮することにより第２圧縮ライン画像データを生成する。データ圧縮方法は限定されるものではなく、例えば、ライン画像データの下位ビットを削除する方法や、特許文献１で示されているような各種圧縮手法を用いることができる。例えば、圧縮部７０７は、第１圧縮ライン画像データのうち１画素に相当するｎ−２ビットの入力データの下位２ビットを削除することによりｎ−４ビットのデータを生成し、第２圧縮ライン画像データを構成する１画素分のデータとして出力する。
【００８５】
ラインバッファ７０４は、圧縮部７０７により生成された第２圧縮ライン画像データを１ライン分遅延させるために記憶する。
【００８６】
伸張部７０８は、ラインバッファ７０４に記憶されている第２圧縮ライン画像データを伸張することにより第２伸張ライン画像データを生成する。なお、伸張部７０８は、第１圧縮ライン画像データに相当するデータへの復元をするのではなく、外部から入力されたライン画像データに相当するデータへの復元を行う。例えば、伸張部７０８は、第２圧縮ライン画像データのうち１画素に相当するｎ−４ビットの入力データの最下位に４ビットのゼロを付加することにより、第２伸張ライン画像データの１画素に相当するｎビットのデータを生成し、出力する。
【００８７】
フィルタ７０９は、６タップのフィルタであり、外部から入力されるライン画像データと、ラインバッファ７０２Ａに記憶されているライン画像データと、ラインバッファ７０２Ｂに記憶されているライン画像データと、ラインバッファ７０２Ｃに記憶されているライン画像データと、伸張部７０６により生成される第１伸張ライン画像データと、伸張部７０８により生成される第２伸張ライン画像データとを入力とするフィルタ処理を行なう。例えば、フィルタ７０９は、中央の画素の画素値ほど重み付けが大きい重み付け加算を行うフィルタである。
【００８８】
このような構成によると、入力画像データ１０１に含まれるライン画像データは、ラインバッファ７０２Ａ、７０２Ｂおよび７０２Ｃによって、それぞれ１ライン、２ラインおよび３ライン遅延させられる。３ライン遅延したライン画像データは、圧縮部７０５で圧縮された後、第１圧縮ライン画像データとしてラインバッファ７０３に書き込まれる。ラインバッファ７０３は圧縮したライン画像データを格納するので、ラインバッファ７０２Ａ、７０２Ｂおよび７０２Ｃのそれぞれよりも少ない容量で済む。
【００８９】
ラインバッファ７０３に書き込まれた第１圧縮ライン画像データは１ライン遅延され、再び圧縮部７０７によって圧縮され、第２圧縮ライン画像データとしてラインバッファ７０４に書き込まれる。よってラインバッファ７０４の記憶容量は、ラインバッファ７０３の記憶容量よりもさらに少なくすることができるため、メモリ容量を削減効率が高くなる。
【００９０】
第１圧縮ライン画像データおよび第２圧縮ライン画像データは、それぞれ、伸張部７０６および７０８において第１伸張ライン画像データおよび第２伸張ライン画像データに伸張され、フィルタ７０９に供給される。
【００９１】
フィルタ７０９は、上述した６ライン分のライン画像データを入力として受け、垂直処理を施した後、６ライン分のライン画像データを出力する。
【００９２】
第２圧縮ライン画像データは、第１圧縮ライン画像データをさらに圧縮したものである。このため、４ライン遅延したライン画像データは精度が少し落ち、５ライン遅延したライン画像データはさらに精度が落ちることになる。
【００９３】
しかし、６タップのフィルタ処理の場合、４ライン遅延したライン画像データおよび５ライン遅延したライン画像データのフィルタ係数は、一般的に３ライン遅延したライン画像データのフィルタ係数よりも小さい。このため、精度を落としたとしてもフィルタ処理の結果に与える影響を最小限にとどめることができる。
【００９４】
このように、用途によっては、遅延が大きいライン画像データほどデータ削減を行うことにより、ラインバッファの容量を段階的に削減することができる。
【００９５】
以上説明したように、実施の形態３に係る画像処理装置によると、実施の形態１および２と同様に、結果として得られる画質劣化を抑えながらラインバッファの削減が実現できる。また、実施の形態３によると、遅延が大きいライン画像データほどデータ削減量が大きくなっているため、実施の形態１および２に比べ、さらなるデータ削減が可能となる。
【００９６】
なお、本実施の形態では、２段階のデータ圧縮を用いたが、フィルタ７０９のタップ数によっては３段階以上の圧縮を用いても良い。
【００９７】
また、圧縮部７０７は、ラインバッファの出力結果を圧縮したが、伸張部７０６の伸張結果を圧縮しても良い。
【００９８】
（実施の形態４）
次に、本発明の実施の形態４について説明する。
【００９９】
図７は、本発明の実施の形態４に係る画像表示装置のハードウェア構成を示すブロック図である。
【０１００】
画像表示装置は、信号処理ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）８１２と、外部メモリ８０４と、表示パネル８１０とを備える。
【０１０１】
画像表示装置は、デジタル放送を受信した表示するテレビである。
【０１０２】
信号処理ＬＳＩ８１２は、放送波８０１を受信して出力用の映像を生成する集積回路である。
【０１０３】
外部メモリ８０４は、画像データを一時的に記憶するメモリである。
【０１０４】
表示パネル８１０は、信号処理ＬＳＩ８１２が生成した映像を表示する。
【０１０５】
信号処理ＬＳＩ８１２は、チューナ８０２と、デコーダ８０３と、高画質化処理部８０８と、ＨＤＭＩ（Ｈｉｇｈ−Ｄｅｆｉｎｉｔｉｏｎ  Ｍｕｌｔｉｍｅｄｉａ  Ｉｎｔｅｒｆａｃｅ）８０９とを含む。
【０１０６】
チューナ８０２は、放送波８０１を受信し、放送波８０１に含まれる符号化されたデータをデコーダ８０３に供給する。
【０１０７】
デコーダ８０３は、符号化されたデータをデコードし、デコードした結果である画像データを外部メモリ８０４に書き込む。なお、デコーダ８０３で生成された画像データを表示パネル８１０に出力することも可能であるが、最近のテレビでは、各種高画質化の処理や、画像サイズ変換などの処理を行うことが一般的である。例えば、デコーダ８０３が生成した画像サイズがＳＤ（Ｓｔａｎｄａｒｄ  Ｄｅｆｉｎｉｔｉｏｎ）サイズの場合、ＨＤ（Ｈｉｇｈ  Ｄｅｆｉｎｉｔｉｏｎ）サイズに変換したり、表示パネル８１０がサポートしている解像度または信号処理ＬＳＩ８１２に接続された外部機器がサポートしている解像度がＳＤサイズのみの場合、ＨＤサイズ画像をＳＤサイズにダウンコンバートしたりする。
【０１０８】
本実施の形態の高画質化処理部８０８は、ノイズフィルタを想定しているが、もちろん画像サイズ変換にも一般的に補間用のフィルタや、ローパスフィルタが用いられる。
【０１０９】
高画質化処理部８０８は、ノイズフィルタであり、垂直ノイズフィルタ８０６と、水平ノイズフィルタ８０７とを含む。
【０１１０】
垂直ノイズフィルタ８０６は、垂直方向に並ぶ複数の画素からノイズを除去するフィルタであり、水平ノイズフィルタ８０７は、水平方向に並ぶ複数の画素からノイズを除去するフィルタである。ここで、垂直ノイズフィルタ８０６として、実施の形態の１〜３で説明した画像処理装置を用いる。
【０１１１】
高画質化処理部８０８で高画質化された画像データは、表示パネル８１０に含まれるパネルドライバ８１４で処理され、最終的に表示パネル８１０に表示される。また、高画質化処理部８０８で高画質化された画像データは、ＨＤＭＩ８０９を通じて外部出力されても良い。
【０１１２】
実施の形態１〜３で説明したように、垂直処理には多くの容量のラインバッファが本来必要ではあるが、垂直ノイズフィルタ８０６を実施の形態１〜３の画像処理装置と同様の構成とすることにより、ラインバッファの容量を削減することができ、しかも画質の劣化を最小限にとどめることができる。
【０１１３】
また、本実施の形態によるとテレビの低コスト化を図ることができる。
【０１１４】
なお、本実施の形態ではテレビについて説明したが、本実施の形態は、携帯電話など他の用途にももちろん容易に応用できる。
【０１１５】
以上、本発明について実施の形態に基づいて説明したが、本発明は上述の実施の形態に限定されるものではない。
【０１１６】
例えば、フィルタのタップ数は上述した実施の形態に示したものに限定されるものではない。
【０１１７】
また、各ラインバッファは、ライン画像データを１ライン分遅延させることとしたが、遅延量はこれに限定されるものではなく、例えば、２ライン以上遅延させるものであっても良い。
【０１１８】
また、上記の各装置は、具体的には、マイクロプロセッサ、ＲＯＭ、ＲＡＭ、ハードディスクドライブ、ディスプレイユニット、キーボード、マウスなどから構成されるコンピュータシステムとして構成されても良い。ＲＡＭまたはハードディスクドライブには、コンピュータプログラムが記憶されている。マイクロプロセッサが、コンピュータプログラムに従って動作することにより、各装置は、その機能を達成する。ここでコンピュータプログラムは、所定の機能を達成するために、コンピュータに対する指令を示す命令コードが複数個組み合わされて構成されたものである。
【０１１９】
さらに、上記の各装置を構成する構成要素の一部または全部は、１個のシステムＬＳＩから構成されているとしても良い。システムＬＳＩは、複数の構成部を１個のチップ上に集積して製造された超多機能ＬＳＩであり、具体的には、マイクロプロセッサ、ＲＯＭ、ＲＡＭなどを含んで構成されるコンピュータシステムである。ＲＡＭには、コンピュータプログラムが記憶されている。マイクロプロセッサが、コンピュータプログラムに従って動作することにより、システムＬＳＩは、その機能を達成する。
【０１２０】
さらにまた、上記の各装置を構成する構成要素の一部または全部は、各装置に脱着可能なＩＣカードまたは単体のモジュールから構成されているとしても良い。ＩＣカードまたはモジュールは、マイクロプロセッサ、ＲＯＭ、ＲＡＭなどから構成されるコンピュータシステムである。ＩＣカードまたはモジュールは、上記の超多機能ＬＳＩを含むとしても良い。マイクロプロセッサが、コンピュータプログラムに従って動作することにより、ＩＣカードまたはモジュールは、その機能を達成する。このＩＣカードまたはこのモジュールは、耐タンパ性を有するとしても良い。
【０１２１】
また、本発明は、上記に示す方法であるとしても良い。また、これらの方法をコンピュータにより実現するコンピュータプログラムであるとしても良いし、前記コンピュータプログラムからなるデジタル信号であるとしても良い。
【０１２２】
さらに、本発明は、上記コンピュータプログラムまたは上記デジタル信号をコンピュータ読み取り可能な非一時的な記録媒体、例えば、フレキシブルディスク、ハードディスク、ＣＤ−ＲＯＭ、ＭＯ、ＤＶＤ、ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＢＤ（Ｂｌｕ−ｒａｙ  Ｄｉｓｃ（登録商標））、半導体メモリなどに記録したものとしても良い。また、これらの非一時的な記録媒体に記録されている上記デジタル信号であるとしても良い。
【０１２３】
また、本発明は、上記コンピュータプログラムまたは上記デジタル信号を、電気通信回線、無線または有線通信回線、インターネットを代表とするネットワーク、データ放送等を経由して伝送するものとしても良い。
【０１２４】
また、本発明は、マイクロプロセッサとメモリを備えたコンピュータシステムであって、上記メモリは、上記コンピュータプログラムを記憶しており、上記マイクロプロセッサは、上記コンピュータプログラムに従って動作するとしても良い。
【０１２５】
また、上記プログラムまたは上記デジタル信号を上記非一時的な記録媒体に記録して移送することにより、または上記プログラムまたは上記デジタル信号を上記ネットワーク等を経由して移送することにより、独立した他のコンピュータシステムにより実施するとしても良い。
【０１２６】
さらに、上記実施の形態及び上記変形例をそれぞれ組み合わせるとしても良い。
【０１２７】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【０１２８】
本発明は、画像処理装置および画像表示装置に適用でき、特にデジタル放送を表示するデジタルテレビ等に適用できる。
【符号の説明】
【０１２９】
１０１、６０１  入力画像データ
１０２、６０５、７０９  フィルタ
１０３、１０４、１０７、５０２、６０３、７０２Ａ〜７０２Ｃ、７０３、７０４  ラインバッファ
１０５、７０５、７０７  圧縮部
１０５ａ  加算部
１０５ｂ  切り捨て部
１０５ｃ、１０５ｄ、１０６ｂ  レジスタ
１０５ｅ  平均値算出部
１０６、７０６、７０８  伸張部
１０６ａ  ゼロ付加処理部
２００ａ〜２００ｄ  乗算器
２０１  加算器
２０２  除算器
５０１  入力制御部
５０４  出力制御部
６０２  データ圧縮部
６０４  データ伸張部
８０１  放送波
８０２  チューナ
８０３  デコーダ
８０４  外部メモリ
８０６  垂直ノイズフィルタ
８０７  水平ノイズフィルタ
８０８  高画質化処理部
８０９  ＨＤＭＩ
８１０  表示パネル
８１２  信号処理ＬＳＩ
８１４  パネルドライバ
【図１】
2012222528.tif 000003
【図２】
2012222528.tif 000004
【図３】
2012222528.tif 000005
【図４】
2012222528.tif 000006
【図５】
2012222528.tif 000007
【図６】
2012222528.tif 000008
【図７】
2012222528.tif 000009
【図８】
2012222528.tif 000010