(57)【要約】【課題】クロック信号が高速化した場合でも対応することのできる可変分周装置を得る。【解決手段】可変分周回路１０１は、クロック信号Clk_aを入力し、クロック信号Clk_aに対するＰ（Ｐは２以上の整数）またはＰ＋１の分周した信号Do1を出力する。可変分周回路１０２は、クロック信号Clk_aと逆相になるクロック信号Clk_bを入力し、クロック信号Clk_bに対するＰまたはＰ＋１の分周した信号Do2を出力する。経路切り替え回路１０３は、信号Do1，Do2を入力し、経路選択信号MuxContにより信号Do1，Do2のうちいずれか一方を選択し出力する。【選択図】図１
2012222793.tif 000002
【特許請求の範囲】
【請求項１】
第１のクロック信号を入力し、当該第１のクロック信号に対するＰ（Ｐは２以上の整数）またはＰ＋１の分周信号を出力する第１の可変分周回路と、
前記第１のクロック信号と逆相になる第２のクロック信号を入力し、当該第２のクロック信号に対するＰまたはＰ＋１の分周信号を出力する第２の可変分周回路と、
前記第１の可変分周回路の出力と前記第２の可変分周回路の出力を入力し、経路選択信号に基づいていずれか一方を選択して出力する経路切り替え回路とを備えた可変分周装置。
【請求項２】
単相のクロック信号を差動のクロック信号へ変換する単相差動変換回路を備え、
前記差動のクロック信号の一方を第１のクロック信号、他方を第２のクロック信号とすることを特徴とする請求項１記載の可変分周装置。
【請求項３】
第１の可変分周回路と第２の可変分周回路のうち、その出力が経路切り替え回路で選択されていない可変分周回路を電流削減状態とすることを特徴とする請求項１または請求項２記載の可変分周装置。
【請求項４】
第１の可変分周回路及び第２の可変分周回路は、それぞれ入力される第１の電流制御信号及び第２の電流制御信号がローレベルのときに電流削減状態、ハイレベルのときに動作状態となるよう設定されると共に、経路切り替え回路は、経路選択信号がローレベルのときに前記第１の可変分周回路の出力を選択し、ハイレベルのときに前記第２の可変分周回路の出力を選択し、
かつ、
前記第１の電流制御信号は、前記経路選択信号の立ち下がりエッジよりＮクロック早く立ち上がり、前記経路選択信号の立ち上がりエッジよりＭクロック遅く立ち下がり、
前記第２の電流制御信号は、前記経路選択信号の立ち上がりエッジよりＮクロック早く立ち上がり、前記経路選択信号の立ち下がりエッジよりＭクロック遅く立ち下がることを特徴とする請求項３記載の可変分周装置。
【請求項５】
第１の可変分周回路または第２の可変分周回路はＰ分周信号をＸ（Ｘは任意の整数）回出力し、
前記第１の可変分周回路または前記第２の可変分周回路はＰ＋１分周信号をＹ（Ｙは任意の整数）回出力し、
経路切り替え回路は、前記第１の可変分周回路と前記第２の可変分周回路の出力を経路選択信号に基づいて選択することによりＰ＋０．５分周信号を１回出力し、
これらＸ回、Ｙ回、１回の分周信号に基づいてＡ（ＡはＰより大きい整数）＋０．５分周信号を得ることを特徴とする請求項１から請求項４のうちのいずれか１項記載の可変分周装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、周波数シンセサイザなどに用いられる整数分周と分数分周の切り替えを行う可変分周装置に関するものである。
【背景技術】
【０００２】
可変分周装置の一つとして、例えば、非特許文献１に記載の回路が知られている。
図７は、このような従来の可変分周装置の構成図である。
デューティ比５０％のクロック信号Clkと分周数制御信号DivCont1を入力とし、分周数制御信号DivCont1により、分周数が１もしくは１．５に切り替わり、分周後の信号Daを出力する分周回路２０１と、信号Daを入力とし分周数Ｐで分周後の信号Dbを出力する分周回路２０２から構成される。ここで、分周数Ｐは正の整数である。
【０００３】
次に、このように構成された従来の可変分周装置の動作を説明する。ここでは一例としてＰ＝８とし、８分周、８．５分周を行う場合について説明する。図８はクロック信号Clk、信号DaおよびDb、分周数制御信号DivCont1の時間波形の一例を示している。
分周数制御信号DivCont1はＬｏｗの時に分周回路２０１の分周数を１に設定し、Ｈｉｇｈの時に分周回路２０１の分周を１．５に設定する。また、分周回路２０２は入力信号
【０００４】
時刻Ｔａから時刻Ｔｂの期間では分周数制御信号DivCont1はＬｏｗであるため、分周回路２０１の分周数が１である。そのため、分周回路２０１の出力信号Daはクロック信号Clkと等しい。分周回路２０２は入力信号を８分周した信号を出力するため、分周回路２０２の出力信号Dbはクロック信号Clkを８分周した信号になる。
時刻Ｔｂから時刻Ｔｃの期間の中では時刻Ｔｂ１から時刻Ｔｂ２の間だけ分周数制御信号DivCont1がＨｉｇｈになるため、分周回路２０１の分周数が１．５に設定される。そのため、時刻Ｔｂ１から時刻Ｔｂ２の間は分周回路２０１の出力信号Daはクロック信号Clkを１．５分周した信号となる。すなわち、図８中に示すように分周回路２０１はクロック信号Clkより０．５クロック長い信号を出力する。
【０００５】
分周回路２０２は入力信号Daの立ち上がりエッジを８回カウントし、８分周信号を出力する。時刻Ｔｂから時刻Ｔｃの期間では信号Daの立ち上がりエッジを８回カウントする。その時間は８．５クロック分であるため分周回路２０２からは８．５分周された信号が出力される。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】Yu-Che Yang，Shih-An Yu，Yu-Hsuan Liu，Tao Wang，and Shey-Shi Lu、“A Quantization Noise Suppression Technique forΔΣ Fractional-N Frequency Synthesizers”IEEE JOURNAL OF SOLID-STATE CIRCUITS，VOL．41，NO．11，NOVEMBER 2006
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、分周数制御信号DivCont1はＬｏｗからＨｉｇｈへの切り替えを１クロック以内、ＨｉｇｈからＬｏｗへの切り替えを１クロック以内に行わなければ分周数が設定値と異なる動作をするため、分周数制御信号DivCont1の切り替えは所定の時間内に行う必要がある。
【０００８】
このように分周数制御信号DivCont1の切り替え時間には制限があり、従来の構成では１クロック以内に制御信号を変化させる必要があるため、クロック信号が高速化した場合、分周数制御信号DivCont1を高い時間精度で生成することが困難になり、可変分周装置を実現できなくなるという問題があった。
【０００９】
この発明は上記のような課題を解決するためになされたもので、クロック信号が高速化した場合でも対応することのできる可変分周装置を得ることを目的とする。
【課題を解決するための手段】
【００１０】
この発明に係る可変分周装置は、第１のクロック信号を入力し、第１のクロック信号に対するＰ（Ｐは２以上の整数）またはＰ＋１の分周信号を出力する第１の可変分周回路と、第１のクロック信号と逆相になる第２のクロック信号を入力し、第２のクロック信号に対するＰまたはＰ＋１の分周信号を出力する第２の可変分周回路と、第１の可変分周回路の出力と第２の可変分周回路の出力を入力し、経路選択信号に基づいていずれか一方を選択して出力する経路切り替え回路とを備えたものである。
【発明の効果】
【００１１】
この発明の可変分周装置は、入力されるクロック信号に対するＰまたはＰ＋１の分周信号を出力する可変分周回路を二つ設け、それぞれに第１のクロック信号と、これとは逆相となる第２のクロック信号を入力し、経路切り替え回路で、これら二つの可変分周回路の出力を選択して出力するようにしたので、クロック信号が高速化した場合でも十分に対応することのできる可変分周装置を得ることができる。
【図面の簡単な説明】
【００１２】
【図１】この発明の実施の形態１による可変分周装置を示す構成図である。
【図２】この発明の実施の形態１による可変分周装置の動作を示すタイミングチャートである。
【図３】この発明の実施の形態２による可変分周装置を示す構成図である。
【図４】この発明の実施の形態２による可変分周装置の動作を示すタイミングチャートである。
【図５】この発明の実施の形態３による可変分周装置を示す構成図である。
【図６】この発明の実施の形態４による可変分周装置の動作を示すタイミングチャートである。
【図７】従来の可変分周装置を示す構成図である。
【図８】従来の可変分周装置の動作を示すタイミングチャートである。
【発明を実施するための形態】
【００１３】
実施の形態１．
図１は、この発明の実施の形態１による可変分周装置を示す構成図である。
図示の可変分周装置は、可変分周回路１０１（第１の可変分周回路）、可変分周回路１０２（第２の可変分周回路）及び経路切り替え回路１０３を備えている。可変分周回路１０１は、分周数制御信号DivCont1により２値の連続した整数の分周数Ｐ（但し、Ｐ≧２）およびＰ＋１を設定可能であり、デューティ比５０％の差動クロック信号Clk_a（第１のクロック信号）とClk_b（第２のクロック信号）のうちクロック信号Clk_aを入力とし、分周後の信号Do1を出力する可変分周回路である。また、可変分周回路１０２は、分周数制御信号DivCont2により２値の連続した整数の分周数ＰおよびＰ＋１を設定可能であり、デューティ比５０％の差動クロックClk_aとClk_bのうちクロック信号Clk_bを入力とし、分周後の信号Do2を出力する可変分周回路である。更に、経路切り替え回路１０３は、経路選択信号MuxContにより入力信号Do1およびDo2のうちいずれか一方を選択し出力する回路である。尚、可変分周回路１０１と可変分周回路１０２の回路構成は同じであり、入力信号であるクロック信号の位相のみが異なる。また、経路選択信号MuxContがＬｏｗの時に経路切り替え回路１０３は信号Do1を出力し、経路選択信号MuxContがＨｉｇｈの時に経路切り替え回路１０３は信号Do2を出力する。
【００１４】
次に実施の形態１の可変分周装置の動作について説明する。ここでは説明のため、Ｐ＝８の場合について説明する。
図２は、８分周、８．５分周、８分周を行う場合のクロック信号Clk_a，Clk_b、分周数制御信号DivCont1，DivCont2、経路選択信号MuxCont、信号Do1，Do2、出力信号Doの時間波形の一例である。
【００１５】
本例では、分周数制御信号DivCont1がＬｏｗの時に可変分周回路１０１が８分周動作を行い、分周数制御信号DivCont1がＨｉｇｈの時に可変分周回路１０１は９分周動作を行う。また、分周数制御信号DivCont2がＬｏｗの時に可変分周回路１０２は８分周動作を行い、分周数制御信号DivCont2がＨｉｇｈの時に可変分周回路１０２は９分周動作を行う。
また、可変分周回路１０１及び可変分周回路１０２は、８分周動作時に４クロックだけＨｉｇｈ信号を出力し、残りの４クロックはＬｏｗ信号を出力し、９分周動作時には４クロックだけＨｉｇｈ信号を出力し、残りの５クロックはＬｏｗ信号を出力する動作を行う。
【００１６】
時刻Ｔ０から時刻Ｔ１は８分周信号を得るための動作期間である。
分周数制御信号DivCont1がＬｏｗのため、可変分周回路１０１はクロック信号Clk_aの８分周信号を出力する。また、分周数制御信号DivCont2がＬｏｗのため、可変分周回路１０２はクロック信号Clk_bの８分周信号を出力する。そして、経路選択信号MuxContがＬｏｗであるため、経路切り替え回路１０３は信号Do1を出力する。従って、出力信号Doはクロック信号Clk_aを８分周した信号となる。
【００１７】
時刻Ｔ１から時刻Ｔ４は８．５分周を得るための期間である。
分周数制御信号DivCont1がＨｉｇｈであるため、可変分周回路１０１は９分周動作を行う。従って、可変分周回路１０１の出力信号Do1はクロック信号Clk_aを９分周した信号を出力する。一方、分周数制御信号DivCont2はＬｏｗから変化しないため、可変分周回路１０２は８分周動作を行う。従って、可変分周回路１０２の出力信号Do2はクロック信号Clk_bを８分周した信号を出力する。
【００１８】
経路選択信号MuxContに着目すると、時刻Ｔ１から時刻Ｔ２まではＬｏｗであり、時刻Ｔ２から時刻Ｔ４はＨｉｇｈである。そのため、経路切り替え回路１０３の出力信号Doは時刻Ｔ１から時刻Ｔ２の間は信号Do1を出力し、時刻Ｔ２から時刻Ｔ４の間は信号Do2を出力する。
【００１９】
クロック信号Clk_aとClk_bは差動信号であるため、信号Do1は信号Do2より０．５クロックだけ立ち上がりエッジが早い。また、時刻Ｔ１から時刻Ｔ４において信号Do1はクロック信号Clk_aの９分周信号であり、信号Do2はクロック信号Clk_bの８分周信号であるため、信号Do2は信号Do1より０．５クロックだけ早く次の信号の立ち上がりエッジが出現する。そのため、時刻Ｔ１’から信号Do1の立ち下がりエッジが経路切り替え回路１０３から出力される前の時刻Ｔ３の間（３．５クロック）において経路切り替え回路１０３の出力信号を信号Do1から信号Do2へ切り替えると８．５分周信号を得ることができる。
【００２０】
時刻Ｔ４から時刻Ｔ５は８分周信号を得るための期間である。
可変分周回路１０１，１０２は、分周数制御信号DivCont1，DivCont2がＬｏｗのため、共に８分周動作をする。従って、可変分周回路１０１はクロック信号Clk_aを８分周した信号を出力し、可変分周回路１０２はクロック信号Clk_bを８分周した信号を出力する。経路選択信号MuxContがＨｉｇｈであるため、経路切り替え回路１０３は信号Do2を出力する。
【００２１】
このように、分数分周信号を得る期間（時刻Ｔ２から時刻Ｔ４）において、経路選択信号MuxContは３．５クロック以内に１回だけＬｏｗからＨｉｇｈへ切り替われば良く、制御信号である経路選択信号MuxContの切り替え時間の猶予を従来構成より長くすることができる。
従って、クロック信号が高速化した場合でも制御信号を高い時間精度で生成できるため、可変分周装置を確実に実現することができる。
尚、ここで示した可変分周回路１０１，１０２や経路切り替え回路１０３の動作は一例であり、本発明はこれに限られるものではない。
【００２２】
以上説明したように、実施の形態１の可変分周装置によれば、第１のクロック信号を入力し、第１のクロック信号に対するＰ（Ｐは２以上の整数）またはＰ＋１の分周信号を出力する第１の可変分周回路と、第１のクロック信号と逆相になる第２のクロック信号を入力し、第２のクロック信号に対するＰまたはＰ＋１の分周信号を出力する第２の可変分周回路と、第１の可変分周回路の出力と第２の可変分周回路の出力を入力し、経路選択信号に基づいていずれか一方を選択して出力する経路切り替え回路とを備えたので、クロック信号が高速化した場合でも十分に対応することのできる可変分周装置を得ることができる。
【００２３】
実施の形態２．
図３は、実施の形態２の可変分周装置を示す構成図である。
実施の形態２の可変分周装置は、可変分周回路１１１，１１２と経路切り替え回路１０３とを備えている。可変分周回路１１１は、クロック信号Clk_aと分周数制御信号DivCont1と電流制御信号DivPS1（第１の電流制御信号）とを入力信号とし、分周数制御信号DivCont1により設定された整数の分周数Ｐもしくは分周数Ｐ＋１の分周動作を行う分周後の信号Do1を出力する可変分周回路である。可変分周回路１１２は、クロック信号Clk_bと分周数制御信号DivCont2と電流制御信号DivPS2（第２の電流制御信号）を入力信号とし、分周数制御信号DivCont２により設定された整数の分周数Ｐもしくは分周数Ｐ＋１の分周動作を行う分周後の信号Do２を出力する可変分周回路である。また、経路切り替え回路１０３は、実施の形態１と同様であり、経路選択信号MuxContにより入力した信号Do1およびDo2のうちいずれか一方を選択し出力する選択回路である。
【００２４】
尚、実施の形態１と同様に、可変分周回路１１１および可変分周回路１１２の回路構成は同じであり、入力信号であるクロック信号の位相のみが異なる。また、経路切り替え回路１０３は、経路選択信号MuxContがＬｏｗの時に信号Do1を出力し、経路選択信号MuxContがＨｉｇｈの時に信号Do2を出力する。
【００２５】
電流制御信号DivPS1はＬｏｗの時に可変分周回路１１１を電流削減状態にさせ、Ｈｉｇｈの時に可変分周回路１１１を動作させる。また、電流制御信号DivPS2はＬｏｗの時に可変分周回路１１２を電流削減状態にさせ、Ｈｉｇｈの時に可変分周回路１１２を動作させる。
【００２６】
電流制御信号DivPS1は、経路選択信号MuxContの立ち下がりエッジよりＮクロックだけ早く立ち上がり、経路選択信号MuxContの立ち上がりエッジよりＭクロックだけ遅く立ち下がる。電流制御信号DivPS2は、経路選択信号MuxContの立ち上がりエッジよりＮクロックだけ早く立ち上がり、経路選択信号MuxContの立ち下がりエッジよりＭクロックだけ遅く立ち下がる。即ち、電流制御信号DivPS1，DivPS2により、可変分周回路１１１，１１２のうち、その出力が経路切り替え回路１０３で選択されていない方を電流削減状態とする。また、ＮクロックやＭクロックは、可変分周回路１１１，１１２が動作する場合に電流削減状態から復帰しているためのセーフティマージンである。
【００２７】
次に、図４を用いて実施の形態２の可変分周装置の動作について説明する。一例として、ここでは、Ｐ＝８、Ｍ＝６．５、Ｎ＝１．５とする。図４は、実施の形態２で示す回路の出力信号、クロック信号、制御信号の時間波形を表している。
図４に示すクロック信号Clk_a，Clk_b、信号Do1，Do2、出力信号Do、分周数制御信号DivCont1，DivCont2、経路選択信号MuxContの時間波形は実施の形態１と同様であるため、ここでは説明を省略し、電流制御信号DivPS1，DivPS2について説明する。
尚、可変分周回路１１１，１１２は、８分周動作時に４クロックだけＨｉｇｈ信号を出力し、残りの４クロックはＬｏｗ信号を出力し、９分周動作時には４クロックだけＨｉｇｈ信号を出力し、残りの５クロックはＬｏｗ信号を出力する動作を行う。
【００２８】
時刻Ｔ０から時刻Ｔ１では経路選択信号MuxContはＬｏｗであり、経路切り替え回路１０３は可変分周回路１１１の出力信号Do1を出力し、可変分周回路１１２の出力信号Do2は経路切り替え回路１０３の出力側に出力されない。このとき、電流制御信号DivPS2はＬｏｗであり、可変分周回路１１２を電流削減状態にする。
【００２９】
時刻Ｔ１から時刻Ｔ４は８．５分周信号を得る期間である。電流制御信号DivPS1およびDivPS2はＨｉｇｈとなり、可変分周回路１１１および１１２はそれぞれの分周数制御信号DivCont1およびDivCont2に応じた分周動作を行う。
【００３０】
時刻Ｔ４から時刻Ｔ５では経路選択信号MuxContはＨｉｇｈであるため、経路切り替え回路１０３は可変分周回路１１２の出力信号Do2を出力し、可変分周回路１１１の出力信号Do1は経路切り替え回路１０３の出力側に出力されない。このとき、電流制御信号DivPS1はＬｏｗであり、可変分周回路１１１を電流削減状態にする。
【００３１】
このように、電流制御信号DivPS1，DivPS2により可変分周回路１１１，１１２を制御することにより、経路切り替え回路１０３により選択されない信号を出力とする可変分周回路を電流削減状態にすることができるため、可変分周装置全体の電流削減を実現することができる。
【００３２】
なお、本例ではＰ＝８、Ｍ＝６．５、Ｎ＝１．５の場合について説明を行ったが、本発明はこれに限られるものではない。また、ここで使用した可変分周回路や経路切り替え回路の動作は一例であり、本発明はこれに限られるものではない。
【００３３】
以上説明したように、実施の形態２の可変分周装置によれば、第１の可変分周回路と第２の可変分周回路のうち、その出力が経路切り替え回路で選択されていない可変分周回路を電流削減状態とするようにしたので、可変分周装置全体の電流削減を実現することができる。
【００３４】
また、実施の形態２の可変分周装置によれば、第１の可変分周回路及び第２の可変分周回路は、それぞれ入力される第１の電流制御信号及び第２の電流制御信号がローレベルのときに電流削減状態、ハイレベルのときに動作状態となるよう設定されると共に、経路切り替え回路は、経路選択信号がローレベルのときに第１の可変分周回路の出力を選択し、ハイレベルのときに第２の可変分周回路の出力を選択し、かつ、第１の電流制御信号は、経路選択信号の立ち下がりエッジよりＮクロック早く立ち上がり、経路選択信号の立ち上がりエッジよりＭクロック遅く立ち下がり、第２の電流制御信号は、経路選択信号の立ち上がりエッジよりＮクロック早く立ち上がり、経路選択信号の立ち下がりエッジよりＭクロック遅く立ち下がるようにしたので、可変分周装置全体の電流削減を高精度で実現することができる。
【００３５】
実施の形態３．
図５は、実施の形態３の可変分周装置を示す構成図である。
実施の形態３の可変分周装置は、可変分周回路１１１，１１２、経路切り替え回路１０３、単相差動変換回路１１３を備えている。ここで、可変分周回路１１１，１１２及び経路切り替え回路１０３の構成は実施の形態２と同様であるため、これらの説明については省略する。
【００３６】
単相差動変換回路１１３は、単相のクロック信号を入力し入力信号と同相のクロック信号Clk_aと入力信号と逆相のクロック信号Clk_bを出力する回路である。実施の形態３では、入力されるクロック信号が単相であっても、単相差動変換回路１１３を用いることにより差動のクロック信号を得ることができるため、実施の形態２と同様の効果を得ることができる。
尚、ここでは単相のクロック信号と同相の信号をクロック信号Clk_aとし、逆相の信号をClk_bとしたが、単相のクロック信号と逆相の信号をクロック信号Clk_aとし、同相のクロック信号をクロック信号Clk_bとしても良い。
【００３７】
以上説明したように、実施の形態３の可変分周装置によれば、単相のクロック信号を差動のクロック信号へ変換する単相差動変換回路を備え、差動のクロック信号の一方を第１のクロック信号、他方を第２のクロック信号とするようにしたので、入力されるクロック信号が単相であっても可変分周装置全体の電流削減を実現することができる。
【００３８】
実施の形態４．
実施の形態４では、整数Ａを整数Ｐより大きい値とし、Ｐ分周動作をＸ回、Ｐ＋１分周動作をＹ回、Ｐ＋０．５分周動作を１回行い、Ａ＋０．５分周信号を得るようにした可変分周装置について説明する。尚、図面上の構成については、実施の形態１〜３における図１，図３，図５と同様であるため、構成に関する説明は省略する。
以下、図３または図５の構成を用いて実施の形態４の動作について説明する。
【００３９】
図６は、クロック信号Clk_a，Clk_b、分周数制御信号DivCont 1，DivCont2、経路選択信号MuxCont、信号Do1，Do2、出力信号Do、電流制御信号DIVPS1（第１の電流制御信号），DIVPS2（第２の電流制御信号）の時間波形の一例である。ここでは、一例としてＡ＝５０、Ｐ＝８、Ｘ＝３、Ｙ＝２の場合について説明する。
【００４０】
時刻Ｔ０から時刻Ｔ１の期間では分周数制御信号DivCont1がＬｏｗであるため、可変分周回路１１１は８分周信号を出力する。経路選択信号MuxContがＬｏｗであるため、経路切り替え回路１０３は８分周信号を出力する。電流制御信号DivPS2がＬｏｗのため、可変分周回路１１２は電流削減状態である。
【００４１】
時刻T１から時刻T２までは分周数制御信号DivCont１がＨｉｇｈになるため、可変分周回路１１１は９分周信号を出力する。経路選択信号MuxContはＬｏｗであるため、経路切り替え回路１０３は９分周信号を出力する。電流制御信号DivPS2がＬｏｗであるため、可変分周回路１１２は電流削減状態である。
【００４２】
時刻Ｔ２から時刻Ｔ３の期間は８．５分周信号が経路切り替え回路１０３より出力される。動作の詳細は実施の形態１における８．５分周信号を得る期間と同様の動作であるためここではその説明を省略する。
【００４３】
以上のように、時刻Ｔ０から時刻Ｔ３の期間において、経路切り替え回路１０３から８分周信号が３回、９分周信号が２回、８．５分周信号が１回出力される。この時、経路切り替え回路１０３の出力端子に接続されており、入力信号の立ち上がりを６回カウントし、最初の３回をカウントする間Ｈｉｇｈを出力し、残りの３回をカウントする間Ｌｏｗを出力する図示されていないカウンタ回路は５０．５分周信号を出力するため、時刻Ｔ０から時刻Ｔ３の期間において５０．５分周信号を得ることができる。
【００４４】
二つの可変分周回路１１１，１１２は、時刻Ｔ２からＴ３の期間だけ同時に動作しており、時刻Ｔ０からＴ２までは可変分周回路１１１のみが動作し、可変分周回路１１２は電流削減状態であるため、分周数の大きな信号を得る場合においても可変分周装置全体の電流削減が実現できる。
【００４５】
このように、可変分周装置の分周動作回数を適切に設定することにより、Ａ＋０．５分周信号を得る期間のうち、Ｐ＋０．５分周の期間が１回だけであるため、可変分周回路１１１，１１２を同時に動作させる期間が最小になり、可変分周装置全体の最大の電流削減を実現することができる。
【００４６】
尚、本実施の形態では、Ａ＝５０、Ｐ＝８、Ｘ＝３、Ｙ＝２の場合について説明したが、本発明はこれに限られるものではない。
【００４７】
以上説明したように、実施の形態４の可変分周装置によれば、第１の可変分周回路または第２の可変分周回路はＰ分周信号をＸ（Ｘは任意の整数）回出力し、第１の可変分周回路または第２の可変分周回路はＰ＋１分周信号をＹ（Ｙは任意の整数）回出力し、経路切り替え回路は、第１の可変分周回路と第２の可変分周回路の出力を経路選択信号に基づいて選択することによりＰ＋０．５分周信号を１回出力し、これらＸ回、Ｙ回、１回の分周信号に基づいてＡ（ＡはＰより大きい整数）＋０．５分周信号を得るようにしたので、分周数の大きな信号を得る場合においても可変分周装置全体の電流削減を実現することができる。
【００４８】
尚、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【符号の説明】
【００４９】
１０１，１１１  可変分周回路（第１の可変分周回路）、１０２，１１２  可変分周回路（第２の可変分周回路）、１０３  経路切り替え回路。
【図１】
2012222793.tif 000003
【図２】
2012222793.tif 000004
【図３】
2012222793.tif 000005
【図４】
2012222793.tif 000006
【図５】
2012222793.tif 000007
【図６】
2012222793.tif 000008
【図７】
2012222793.tif 000009
【図８】
2012222793.tif 000010