(57)【要約】【課題】半導体チップが高温に曝される回数がなるべく少ない半導体装置の製造方法を提供する。【解決手段】貫通電極１３を介して接続されたバンプ電極１２を有する複数の半導体チップ１０を用意し、互いのバンプ電極１２どうしが突き合わされるように、第１の半導体チップ１０ａの上に第２の半導体チップ１０ｂを積層し、半導体チップ１０ａ上のバンプ電極１２と半導体チップ１０ｂ上のバンプ電極とを仮圧着させ、互いのバンプ電極１２どうしが突き合わされるように、半導体チップ１０ｂの上に第３の半導体チップ１０ｃを積層し、半導体チップ１０ｂ上のバンプ電極１２と半導体チップ１０ｃ上のバンプ電極１２とを仮圧着させてチップ積層体１１を形成し、チップ積層体１１内において仮圧着されている複数のバンプ電極１２を一括して本圧着させる。【選択図】図２
2012222038.tif 000002
【特許請求の範囲】
【請求項１】
貫通電極を介して接続されたバンプ電極を有する複数の半導体チップを用意し、
互いのバンプ電極どうしが突き合わされるように、第１の半導体チップの上に第２の半導体チップを積層し、
前記第１の半導体チップ上のバンプ電極と、該バンプ電極と突き合わされている前記第２の半導体チップ上のバンプ電極とを仮圧着させ、
互いのバンプ電極どうしが突き合わされるように、前記第２の半導体チップの上に第３の半導体チップを積層し、
前記第２の半導体チップ上のバンプ電極と、該バンプ電極と突き合わされている前記第３の半導体チップ上のバンプ電極とを仮圧着させてチップ積層体を形成し、
前記チップ積層体内において仮圧着されている複数のバンプ電極を一括して本圧着させる半導体装置の製造方法。
【請求項２】
互いに突き合わされている前記バンプ電極に、第１の温度の熱および荷重を加えることによって、前記バンプ電極を仮圧着させ、
前記チップ積層体内において仮圧着されている複数のバンプ電極に、前記第１の温度よりも高温の第２の温度の熱および荷重を加えることによって、前記複数のバンプ電極を一括して本圧着させる請求項１に記載の半導体装置の製造方法。
【請求項３】
バンプ電極が仮圧着されている前記チップ積層体を複数形成し、
それぞれの前記チップ積層体内において仮圧着されている複数のバンプ電極を一括して本圧着させる請求項２に記載の半導体装置の製造方法。
【請求項４】
前記複数のチップ積層体間の高さのバラツキを吸収可能なシートを介して、前記複数のチップ積層体に前記荷重を加える請求項３に記載の半導体装置の製造方法。
【請求項５】
ステージ上に並べられた前記複数のチップ積層体に前記シートを被せ、
前記シートの上から前記複数のチップ積層体に荷重ツールを押し付けて前記荷重を加える請求項４に記載の半導体装置の製造方法。
【請求項６】
ステージと前記複数のチップ積層体との間に前記シートを配置した上で、前記複数のチップ積層体に荷重ツールを押し付けて前記荷重を加える請求項４に記載の半導体装置の製造方法。
【請求項７】
前記荷重を加えた後に前記シートを移動させることによって、該シート上の前記複数のチップ積層体を別工程が行われる他のステージへ搬送する請求項６に記載の半導体装置の製造方法。
【請求項８】
前記ステージと前記荷重ツールの少なくとも一方を所定温度に加熱することによって、前記熱を加える請求項５乃至請求項７のいずれか１項に記載の半導体装置の製造方法。
【請求項９】
前記複数のチップ積層体を基板の上に並べ、
前記基板の上に並べられたそれぞれの前記チップ積層体内において仮圧着されている複数のバンプ電極を一括して本圧着させ、
それぞれの前記チップ積層体を樹脂によって封止し、
前記基板を樹脂によって封止された前記チップ積層体毎に切断して分割する請求項３に記載の半導体装置の製造方法。
【請求項１０】
貫通電極を介して接続されたバンプ電極を有する複数の半導体チップとインターフェースチップとを用意し、
互いのバンプ電極どうしが突き合わされるように、第１の半導体チップの上に第２の半導体チップを積層し、
前記第１の半導体チップ上のバンプ電極と、該バンプ電極と突き合わされている前記第２の半導体チップ上のバンプ電極とに第１の温度の熱および荷重を加えてこれらバンプ電極を仮圧着させ、
互いのバンプ電極どうしが突き合わされるように、前記第２の半導体チップの上に第３の半導体チップを積層し、
前記第２の半導体チップ上のバンプ電極と、該バンプ電極と突き合わされている前記第３の半導体チップ上のバンプ電極とに前記第１の温度の熱および荷重を加えてこれらバンプ電極を仮圧着させ、
互いのバンプ電極どうしが突き合わされるように、前記第３の半導体チップの上に第４の半導体チップを積層し、
前記第３の半導体チップ上のバンプ電極と、該バンプ電極と突き合わされている前記第４の半導体チップ上のバンプ電極とに前記第１の温度の熱および荷重を加えてこれらバンプ電極を仮圧着させ、
互いのバンプ電極どうしが突き合わされるように、前記第４の半導体チップの上に前記インターフェースチップを積層し、
前記第４の半導体チップ上のバンプ電極と、該バンプ電極と突き合わされている前記インターフェースチップ上のバンプ電極とに前記第１の温度の熱および荷重を加えてこれらバンプ電極を仮圧着させてチップ積層体を形成し、
前記チップ積層体内において仮圧着されている複数のバンプ電極に、前記第１の温度よりも高温の第２の温度の熱および荷重を加えることによって、前記複数のバンプ電極を一括して本圧着させる半導体装置の製造方法。
【請求項１１】
前記第１の温度が２００℃前後であり、前記第２の温度が３００℃前後である請求項２乃至請求項１０のいずれかの１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣｏＣ（Chip on Chip）型の半導体装置に関するものである。
【背景技術】
【０００２】
貫通電極を備えた複数の半導体チップが積層されたＣｏＣ型半導体装置の製造方法の一例が特許文献１に記載されている。特許文献１に記載されている製造方法は、貫通電極を介して接続されたバンプ電極が表裏面に設けられている複数の半導体チップを積層してチップ積層体を形成する工程と、チップ積層体を配線基板に実装する工程とを含んでいる。
【０００３】
ここで、特許文献１に記載されている製造方法では、半導体チップの積層と積層された半導体チップの接続固定とを複数回繰り返してチップ積層体が形成される。具体的には、一段目の半導体チップの上に、該一段目の半導体チップ上のバンプ電極と、二段目の半導体チップ上のバンプ電極とが突き合わされるようにして、二段目の半導体チップを積層する。次いで、積層された２つの半導体チップに所定温度（３００℃前後）の熱と荷重を加えて、一段目の半導体チップ上のバンプ電極と二段目の半導体チップ上のバンプ電極とを接合する。すなわち、バンプ電極どうしを熱圧着する。その後、二段目の半導体チップの上に、該二段目の半導体チップ上のバンプ電極と、三段目の半導体チップ上のバンプ電極とが突き合わされるようにして、三段目の半導体チップを積層する。その後、積層された３つの半導体チップに所定温度（３００℃前後）の熱と荷重を加えて、二段目の半導体チップ上のバンプ電極と三段目の半導体チップ上のバンプ電極とを接合する。以後、同様の工程を繰り返して必要段数の半導体チップを積層する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−２５１３４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載されている上記製造方法には次のような課題があった。すなわち、上記製造方法では、半導体チップの積層と積層された半導体チップの接続固定とを複数回繰り返してチップ積層体が形成される。よって、半導体チップの積層数が増加するに従って半導体チップの加熱回数も増加する。例えば、５つの半導体チップが積層されたチップ積層体を形成する場合、一段目の半導体チップは３００℃前後に４回加熱され、二段目の半導体チップは３回加熱される。このように半導体チップが何度も高温に曝されると、半導体チップの性能が低下する虞がある。
【課題を解決するための手段】
【０００６】
本発明の半導体装置の製造方法では、バンプ電極を仮圧着させながら複数の半導体チップを積層してチップ積層体を形成した後に、チップ積層体内の複数のバンプ電極を一括して本圧着させる。具体的には、貫通電極を介して接続されたバンプ電極を有する複数の半導体チップを用意し、互いのバンプ電極どうしが突き合わされるように、第１の半導体チップの上に第２の半導体チップを積層し、前記第１の半導体チップ上のバンプ電極と、該バンプ電極と突き合わされている前記第２の半導体チップ上のバンプ電極とを仮圧着させ、互いのバンプ電極どうしが突き合わされるように、前記第２の半導体チップの上に第３の半導体チップを積層し、前記第２の半導体チップ上のバンプ電極と、該バンプ電極と突き合わされている前記第３の半導体チップ上のバンプ電極とを仮圧着させてチップ積層体を形成し、前記チップ積層体内において仮圧着されている複数のバンプ電極を一括して本圧着させる。したがって、半導体チップの積層数が増加しても、バンプ電極を本圧着させるために必要な高温の熱は１回しか加えられない。
【発明の効果】
【０００７】
本発明によれば、半導体チップが高温に曝される回数が少なくなるので、半導体チップの性能低下を招く虞が低減される。
【図面の簡単な説明】
【０００８】
【図１】本発明の製造方法によって製造される半導体装置の構成を示す断面図である。
【図２】本発明の製造方法における仮圧着工程の一例を示す断面図である。
【図３】本発明の製造方法における仮圧着工程を実行する装置の一例を示す模式図である。
【図４】本発明の製造方法における本圧着工程の一例を示す断面図である。
【図５】本発明の製造方法における封止工程の一例を示す断面図である。
【図６】本発明の製造方法における実装工程の一例を示す断面図である。
【図７】本発明の製造方法における実装工程の一例を示す断面図である。
【図８】本発明の製造方法における本圧着工程の他の一例を示す断面図である。
【図９】本発明の製造方法における仮圧着工程を実行する装置の他の一例を示す模式図である。
【図１０】本発明の製造方法における本圧着工程の他の一例を示す断面図である。
【発明を実施するための形態】
【０００９】
（第１の実施形態）
以下、本発明の半導体装置の製造方法の第１の実施形態について説明する。図１は、本実施形態に係る製造方法によって製造された半導体装置１の構成を示す断面図である。図示されている半導体装置１は、複数の半導体チップ１０が積載されたチップ積層体１１を有し、チップ積層体１１の下にはインターフェースチップ（以下、「ＩＦチップ２０」と呼ぶ。）が配置されている。チップ積層体１１の最下段の半導体チップ１０は、ＩＦチップ２０を介して配線基板３０に接続固定されている。
【００１０】
各半導体チップ１０およびＩＦチップ２０は、回路が形成されている一方の面と回路が形成されていない他方の面とを有する。以下の説明では、半導体チップ１０およびＩＦチップ２０の、回路が形成されている面を「表面」、回路が形成されていない面を「裏面」と呼んで区別する。もっとも、かかる区別は説明の便宜上の区別に過ぎない。
【００１１】
半導体チップ１０の表面には、例えばメモリ回路が形成されており、ＩＦチップ２０の表面には、半導体チップ１０を制御するための回路が設けられている。また、半導体チップ１０およびＩＦチップ２０の表裏面には、それぞれバンプ電極１２が設けられている。さらに、各チップ１０、２０上のバンプ電極１２は、貫通電極１３を介して互いに接続されている。
【００１２】
なお、ＩＦチップ２０は、半導体装置１の製造工程において、半導体チップ１０にかかる応力を受け止めるサポート部材としての役目も果たす。具体的には、ＩＦチップ２０は、半導体チップ１０内の貫通電極１３の熱膨張や収縮によって発生する応力を受け止める。ＩＦチップ２０の表面上のバンプ電極１２は、配線基板３０上の接続パッド３１の位置に対応して配置されている。
【００１３】
以下の説明では、チップ積層体１１及びＩＦチップ２０を含む積層体を「複合チップ積層体４０」と呼んでチップ積層体１１と区別する。もっとも、かかる区別は説明の便宜上の区別に過ぎず、複合チップ積層体４０も複数の半導体チップが積層されたチップ積層体である。
【００１４】
複合チップ積層体４０における半導体チップ１０とＩＦチップ２０との間の隙間は、第１の封止樹脂層１４で埋められている。また、各半導体チップ１０の間の隙間も第１の封止樹脂層１４で埋められている。さらに、複合チップ積層体４０の側面の一部も第１の封止樹脂層１４で覆われている。図１に示すように、第１の封止樹脂層１４の断面は、半導体装置１を側面から見たとき、略台形になっている。第１の封止樹脂層１４は、例えば周知のアンダーフィル材を用いて形成される。
【００１５】
略台形の第１の封止樹脂層１４の短辺（台形の上底に相当）側に配置されているＩＦチップ２０には、所定の配線が形成された配線基板３０が接続固定されている。配線基板３０には、例えば両面に所定の配線が形成されたガラスエポキシ基板が用いられている。
【００１６】
配線基板３０の一方の面には、複数の接続パッド３１が形成され、他方の面には複数のランド３３が形成されている。各接続パッド３１は、ワイヤバンプ３５を介して、ＩＦチップ２０上のバンプ電極１２と接続されており、各ランド３３の上には、半導体装置１の外部電極となる金属ボール３２が設けられている。接続パッド３１は、配線基板３０内に設けられた配線を介して所定のランド３３に接続されている。配線基板３０は、接続パッド３１やランド３３を除いてソルダーレジスト膜等の絶縁膜３４によって覆われている。ランド３３は、配線基板３０の上に所定の間隔で格子状に配置されている。もっとも、ランド３３の配置は格子状に限られない。
【００１７】
複合チップ積層体４０と配線基板３０は、ＮＣＰ（Non Conductive Paste）等の接着材１５によって接着固定され、該接着材１５により配線基板３０上の接続パッド３１とＩＦチップ２０上のバンプ電極１２との接合部位が保護されている。配線基板３０上の複合チップ積層体４０は、第２の封止樹脂層１６によって封止されている。
【００１８】
次に、図１に示されている半導体装置１の製造方法について図面を参照しながら説明する。
【００１９】
図２及び図３は、図１に示されている複合チップ積層体４０の製造工程の一部を示す断面図である。より具体的には、図２は、仮圧着工程を示す断面図であり、図３は、本圧着工程を示す断面図である。
【００２０】
（仮圧着工程）
図１に示されている半導体装置１を製造する場合、まず、複数の半導体チップ１０を準備する。各半導体チップ１０の構造については既述のとおりである。
【００２１】
図２（ａ）に示すように、ステージ１００上に、１段目の半導体チップ１０ａを載置する。半導体チップ１０ａは、その表面を上に向けて、ステージ１００の上に載置する。載置された半導体チップ１０ａは、ステージ１００に設けられている吸引孔１０１を介して不図示の真空装置により真空吸引される。
【００２２】
図２（ｂ）に示すように、ボンディングツール１１０を用いて、一段目の半導体チップ１０ａの上に、二段目の半導体チップ１０ｂを搭載する。二段目の半導体チップ１０ｂは、その表面を上に向けて、一段目の半導体チップ１０ａの上に搭載する。すなわち、一段目の半導体チップ１０ａの表面と、二段面の半導体チップ１０ｂの裏面とが対向するように、２つの半導体チップ１０ａ、１０ｂを重ねる。なお、二段目の半導体チップ１０ｂは、ボンディングツール１１０に保持されてから一段目の半導体チップ１０ａの上に搭載されるまでの間、ボンディングツール１１０の吸引孔１１１を介して不図示の真空装置により真空吸引されている。したがって、二段目の半導体チップ１０ｂがボンディングツール１１０から脱落することはない。
【００２３】
次に、半導体チップ１０ａの表面上のバンプ電極１２と半導体チップ１０ｂの裏面上のバンプ電極１２とを仮圧着させる。具体的には、互いに突き合わされている、半導体チップ１０ａ上のバンプ電極１２と半導体チップ１０ｂ上のバンプ電極１２に、所定温度（２００℃前後）の熱と荷重を加える。例えば、図２（ｂ）に示すボンディングツール１１０を２００℃前後に加熱し、加熱されたボンディングツール１１０によって、二段目の半導体チップ１０ｂを一段目の半導体チップ１０ａに押し付ける。
【００２４】
次に、上記と同様の手順により、二段目の半導体チップ１０ｂの上に三段目の半導体チップ１０ｃ（図２（ｃ））を搭載し、半導体チップ１０ｂの表面上のバンプ電極と半導体チップ１０ｃの裏面上のバンプ電極とを仮圧着させる。次いで、上記と同様の手順により、三段目の半導体チップ１０ｃの上に四段目の半導体チップ１０ｄ（図２（ｃ））を搭載し、半導体チップ１０ｃの表面上のバンプ電極と半導体チップ１０ｄの裏面上のバンプ電極とを仮圧着させる。
【００２５】
その後、図２（ｃ）に示すように、四段目の半導体チップ１０ｄ上に、ボンディングツール１１０を用いて、ＩＦチップ２０を搭載する。ＩＦチップ２０は、その表面を上に向けて、四段目の半導体チップ１０ｄの上に搭載する。次いで、半導体チップ１０ｄの表面上のバンプ電極とＩＦチップ２０の裏面上のバンプ電極とを仮圧着させる。具体的には、互いに突き合わされている、四段目の半導体チップ１０ｄ上のバンプ電極とＩＦチップ２０上のバンプ電極に、所定温度（２００℃前後）の熱と荷重を加える。例えば、図２（ｃ）に示すボンディングツール１１０を２００℃前後に加熱し、加熱されたボンディングツール１１０によって、ＩＦチップ２０を四段目の半導体チップ１０ｄに押し付ける。
【００２６】
以上により、チップ積層体１１およびＩＦチップ２０を有する複合チップ積層体４０が得られる。この複合チップ積層体４０と図１に示す複合チップ積層体４０とは、上下が反転している。
【００２７】
（本圧着工程）
図３は、本圧着工程に用いられる装置の一例を示す模式図である。図示されている装置は、対向するステージ２０１および荷重ツール２０２と、ステージ２０１と荷重ツール２０２との間にシート２０３を供給する一対のリール２０４、２０５とを有する。
【００２８】
ステージ２０１および荷重ツール２０２には加熱手段（例えば、電熱ヒータ）２０６がそれぞれ内蔵されている。第１のリール２０４には帯状のシート２０３が巻き付けられており、第２のリール２０５は、第１のリール２０４に巻き付けられているシート２０３を巻き取る。
【００２９】
次に、本圧着工程について説明する。まず、図４（ａ）に示すように、複数の複合チップ積層体４０をステージ２０１の上に並べる。その後、仮圧着されている各チップ積層体４０内のバンプ電極に、所定温度（３００℃前後）の熱と荷重を加える。例えば、図４（ｂ）に示すように、加熱手段２０６（図３）によってステージ２０１および荷重ツール２０２を３００℃前後に加熱した上で、荷重ツール２０２を複数の複合チップ積層体４０に一括して押し付ける。このとき、荷重ツール２０２と各複合チップ積層体４０との間にシート２０３を介在させる。かかる工程により、仮圧着されていたバンプ電極どうしが完全に圧着される。
【００３０】
なお、製造上のバラツキやバンプ電極の高さのバラツキなどに起因して各複合チップ積層体４０の高さが異なっている場合がある。しかし、本実施形態では、荷重ツール２０２と複合チップ積層体４０との間に介在するシート２０３によって、複合チップ積層体間の高さのバラツキが吸収される。よって、複数の複合チップ積層体４０に所定の熱および荷重を均一に加えることができる。シート２０３には、フッ素樹脂製のシートやフッ素樹脂によってコーティングされたシートなどが好適に用いられる。もっとも、シート２０３には、本圧着工程において加えられる熱に対する耐性と、複合チップ積層体間の高さのバラツキを吸収可能な弾性とを備えているすべてシートを用いることができ、特定のシートに限定されるものではない。
【００３１】
上記一連の工程が終了した後、図３に示す第２のリール２０５を回転させて使用済みのシート２０３を巻き取り、ステージ２０１と荷重ツール２０２との間に新しいシート２０３を供給する。
【００３２】
上記のように、本実施形態に係る製造方法は、加熱条件が異なる仮圧着工程と本圧着工程とを含んでいる。さらに、仮圧着工程では、半導体チップを積層する度に、積層された半導体チップに第１の温度（Ｔ１）を加えてバンプ電極どうしを仮圧着させる。一方、本圧着工程では、仮圧着工程によって形成されたチップ積層体に第１の温度（Ｔ１）よりも高い第２の温度（Ｔ２）を一回だけ加えてバンプ電極どうしを完全に圧着させる。したがって、半導体チップの積層数が増加しても、半導体チップに温度（Ｔ２）が加えられる回数は増加しない。すなわち、半導体チップが複数回に亘って高温に曝されることがない。
【００３３】
（封止工程）
次に、複合チップ積層体４０の封止工程について説明する。図５（ａ）に示すように、複合チップ積層体４０をステージ３０１の上に配置された塗布用シート３０２の上に載置する。塗布用シート３０２には、フッ素系シートやシリコーン系接着材が塗布されたシート等のように、第１の封止樹脂層１４（図１）を形成する樹脂に対する濡れ性が悪い材料からなるシートが用いられる。なお、塗布用シート３０２は、ステージ３０１に直接貼る必要はない。例えば、ステージ３０１の上に置かれた治具等の上に塗布用シート３０２を配置してもよい。
【００３４】
次に、図５（ｂ）に示すように、塗布用シート３０２の上に載置されている複合チップ積層体４０に、ディスペンサ３０３を用いてアンダーフィル材３０４を供給する。供給されたアンダーフィル材３０４は、複合チップ積層体４０の周囲にフィレットを形成しつつ、隣接する半導体チップ１０の間の隙間へ毛細管現象によって進入する。また、アンダーフィル材３０４は、ＩＦチップ２０と半導体チップ１０との間の隙間にも進入する。
【００３５】
本実施形態では、塗布用シート３０２に、アンダーフィル材３０４に対する濡れ性が悪い材料からなるシートを用いるため、アンダーフィル材３０４の広がりが抑制されてフィレット幅が大きくなることがない。
【００３６】
次に、図５（ｃ）に示すように、アンダーフィル材３０４によって覆われた複合チップ積層体４０を所定の温度（例えば１５０℃前後）でキュア（熱処理）することで、アンダーフィル材３０４を熱硬化させる。
【００３７】
アンダーフィル材３０４が熱硬化した後、複合チップ積層体４０を塗布用シート３０２からピックアップする。本実施形態では、塗布用シート３０２に、アンダーフィル材３０４に対する濡れ性が悪い材料からなるシートを用いるため、複合チップ積層体４０を塗布用シート３０２から容易にピックアップできる。
【００３８】
以上により、第１の封止樹脂層１４によって封止された複合チップ積層体４０が得られる（図５（ｄ））。
【００３９】
複合チップ積層体４０にアンダーフィル材３０４を供給する際、複合チップ積層体４０が位置ずれを起こすおそれのある場合は、樹脂接着材を用いて複合チップ積層体４０を塗布用シート３０２に仮固定してもよい。
【００４０】
(実装工程)
次に、図５（ｄ）に示す複合チップ積層体４０を用いて図１に示す半導体装置１を組み立てる工程について図６及び図７を用いて説明する。
【００４１】
図６及び図７は、図１に示す半導体装置１を組み立てる工程の一例を示す断面図である。なお、図６及び図７は、複数の半導体装置１を一括して組み立てる工程の一例を示している。
【００４２】
まず、図６（ａ）に示す基板４００を準備する。基板４００の上には、複数の製品形成部４０１が格子状に配置されている。基板４００上の各製品形成部４０１は、最終的に図１に示す配線基板３０となる。各製品形成部４０１には、所定パターンの配線が形成されている。また、各製品形成部４０１の一方の面には、複数の接続パッド３１が形成され、他方の面には複数のランド３３が形成されている。さらに、接続パッド３１の上には、ＡｕやＣｕ等からなるワイヤバンプ３５が設けられている。接続パッド３１、ランド３３およびワイヤバンプ３５の役割は既述のとおりである。なお、ワイヤバンプ３５を配線基板３０上に形成することで、チップ１０、２０の貫通電極１３のサイズの小型化や狭ピッチ化を図ることができる。
【００４３】
本実施形態では、複合チップ積層体４０と接続パッド３１との接続を容易にするため、接続パッド３１の上にワイヤバンプ３５を形成している。しかし、チップ１０、２０上のバンプ電極１２と接続パッド３１とを直接接続してもよい。
【００４４】
基板４００の準備が完了したら、図６（ａ）に示すように、各製品形成部４０１上に絶縁性の接着材１５をディスペンサ５００を用いて塗布する。
【００４５】
次に、図６（ｂ）に示すように、複合チップ積層体４０をボンディングツール５０１で吸着保持し、各製品形成部４０１上にそれぞれ搭載する。
【００４６】
次いで、ＩＦチップ２０上の各バンプ電極１２と製品形成部４０１上の各ワイヤバンプ３５とを、例えば熱圧着法を用いて接合する。このとき、複合チップ積層体４０とそれが搭載されている各製品形成部４０１との間に接着材１５が充填され、基板４００と複合チップ積層体４０とが接着固定される（図６（ｃ））。ここで、複合チップ積層体４０の周囲にはテーパ状に第１の封止樹脂層１４が形成されているので、接着材１５の這い上がりが防止される。よって、ボンディングツール５０１へ接着材１５が付着することによる複合チップ積層体４０の破損や接合不良等が低減される。
【００４７】
次に、複数の複合チップ積層体４０が搭載された基板４００を不図示のトランスファモールド装置の成型金型にセットする。成型金型は、上型と下型からなり、上型には、複数の複合チップ積層体４０を一括して覆うキャビティが形成されている。成型金型にセットされた複数の複合チップ積層体４０は、上型のキャビティ内に収容される。
【００４８】
次に、上型のキャビティ内に加熱溶融させた封止樹脂を充填し、キャビティ内の複合チップ積層体４０全体を封止樹脂で覆う。封止樹脂には、例えばエポキシ樹脂等の熱硬化性樹脂を用いる。
【００４９】
続いて、所定の温度、例えば１８０℃前後でキュアすることでキャビティ内の封止樹脂を熱硬化させ、複数の複合チップ積層体４０を一括して覆う第２の封止樹脂層１６を形成する（図７（ａ））。さらに、所定の温度でベークすることで、第２の封止樹脂層１６を完全に硬化させる。本実施形態では、複合チップ積層体４０の各チップ間が第１の封止樹脂層１４によって予め封止されているので、第２の封止樹脂層１６の形成時に、各チップ間でボイドが発生するのを抑制できる。
【００５０】
第２の封止樹脂層１６が形成された後、図７（ａ）に示す構造体の上下を反転させる。その後、図７（ｂ）に示すように、基板４００上に形成されているランド３３に金属ボール（例えば、半田ボール）３２を搭載する。具体的には、基板４００上の各ランド３３に対応する複数の吸着孔を備えたマウントツール６００を用いて複数の金属ボール３２を吸着保持し、各金属ボール３２にフラックスを転写した後、保持されている複数の金属ボール３２を基板４００の各ランド３３上に一括して搭載する。
【００５１】
全てのランド３３に対する金属ボール３２の搭載が完了した後、基板４００をリフローすることで金属ボール３２とランド３３とを接続する。
【００５２】
ランド３３と金属ボール３２との接続が完了した後、図７（ｃ）に示すように、ダイシングブレード６０１を用いて基板４００を切断し、個々の製品形成部４０１を分離させる。基板４００は、所定のダイシングラインに沿って切断する。基板４００を切断する際には、第２の封止樹脂層１６にダイシングテープ６０２を貼着することで製品形成部４０１を支持する。ダイシングテープ６０２は、基板４００を切断した後、各製品形成部４０１から剥がされる。以上によって、図１に示した半導体装置１が得られる。
（第２の実施形態）
本発明の半導体装置の製造方法の第２の実施形態について説明する。本実施形態に係る製造方法は、仮圧着工程に関して第１の実施形態に係る製造方法と相違する。
【００５３】
図８は、本実施形態に係る製造方法における仮圧着工程を示す断面図である。第１の実施形態に係る製造方法における本圧着工程では、複合チップ積層体４０と荷重ツール２０２との間にシート２０３を配置した（図４）。一方、本実施形態に係る製造方法における本圧着工程では、図８（ａ）に示すように、ステージ２０１と複合チップ積層体４０との間に塗布用シート３０２を配置する。図８（ａ）に示されている塗布用シート３０２は、図５に示されている塗布用シート３０２と同一のシートである。すなわち、耐熱性を有し、アンダーフィル材３０４に対する濡れ性が悪い材料からなるシートである。
【００５４】
以下、本実施形態に係る製造方法における本圧着工程について具体的に説明する。図８（ａ）に示すように、ステージ２０１の上に配置された塗布用シート３０２の上に、複数の複合チップ積層体４０を所定間隔で並べる。なお、それぞれの複合チップ積層体４０は仮圧着工程を経ており、バンプ電極どうしが仮圧着されている。
【００５５】
次に、所定温度（３００℃前後）の熱と荷重とを複数の複合チップ積層体４０に一括して加える。例えば、図８（ｂ）に示すように、ステージ２０１および荷重ツール２０２を３００℃前後に加熱した上で、荷重ツール２０２を複数の複合チップ積層体４０に一括して押し付ける。このとき、複合チップ積層体間の高さのバラツキは塗布用シート３０２によって吸収される。よって、第１の実施形態に係る製造方法と同様に、複数の複合チップ積層体４０に所定の熱と荷重を均一に加えることができる。
【００５６】
その後、塗布用シート３０２上に載置されているそれぞれの複合チップ積層体４０に、ディスペンサ３０３を用いてアンダーフィル材３０４を供給し、各積層体４０を第１の封止樹脂層１４によって封止する（図８（ｃ）（ｄ））。なお、塗布用シート３０２の上に複合チップ積層体４０を並べる際には、アンダーフィル材３０４の広がりを考慮して、隣接する複合チップ積層体間の間隔を調整する。
【００５７】
本実施形態に係る製造方法では、塗布用シートが敷かれたステージ上で本圧着工程を実行する。換言すれば、複合チップ積層体間の高さのバラツキを吸収するためのシートとして塗布用シートを利用する。このため、本圧着工程と封止工程を連続して実行することができる。具体的には、本圧着工程を経た複合チップ積層体を塗布用シートの上に移し替えることなく、封止工程を実行することができる。さらに、本圧着工程終了後、加熱状態を維持したまま封止工程を実行することができる。したがって、本圧着工程において加熱された複合チップ積層体が常温に戻る際に発生する反りよるバンプ接合部の破断が防止される。
【００５８】
図９は、本実施形態に係る製造方法における本圧着工程に用いられる装置の一例を示す模式図である。図示されている装置は、第１のステージ２０１ａ、第２のステージ２０１ｂ、第１のステージ２０１ａと対向する荷重ツール２０２、ステージ２０１ａ、２０１ｂの上に塗布用シート３０２を供給搬送する一対のリール２０４、２０５を有する。第１のステージ２０１ａ、第２のステージ２０１ｂおよび荷重ツール２０２には加熱手段（例えば電熱ヒータ）が内蔵されている。
【００５９】
上記本圧着工程は、図９に示す第１のステージ２０１ａの上で実行され、封止工程は第２のステージ２０１ｂの上で実行される。第２のリール２０５は、第１のステージ２０１ａ上における本圧着工程が終了すると、塗布用シート３０２を巻き取る。これにより、複合チップ積層体４０が第１のステージ２０１ａから第２のステージ２０１ｂへ搬送されると共に、第１のステージ２０１ａ上に新しい塗布用シート３０２が供給される。なお、複合チップ積層体４０を確実に搬送するためには、塗布用シート３０２に粘性を与え、複合チップ積層体４０を塗布用シート３０２に仮固定しておくことが好ましい。
（第３の実施形態）
第１の実施形態に係る製造方法では、本圧着工程を経た複合チップ積層体４０を基板４００の上に載置した（図６）。しかし、図１０に示すように、仮圧着工程を経た複合チップ積層体４０を基板４００の上に載置し、基板４００の上で本圧着工程を実行してもよい。
【００６０】
本明細書では、４つの半導体チップと１つのＩＦチップが積層された半導体装置の製造方法について説明した。しかし、本発明は、貫通電極を介して接続された３つ以上のチップを有する全ての半導体装置の製造に適用可能である。また、本発明は、デバイスチップとＳｉインターポーザが積層された半導体装置の製造にも適用可能である。
【符号の説明】
【００６１】
１  半導体装置
１０  半導体チップ
１１  チップ積層体
１２  バンプ電極
１３  貫通電極
２０  インターフェースチップ（ＩＦチップ）
２０１  ステージ
２０２  荷重ツール
２０３  シート
４００  基板
【図１】
2012222038.tif 000003
【図２】
2012222038.tif 000004
【図３】
2012222038.tif 000005
【図４】
2012222038.tif 000006
【図５】
2012222038.tif 000007
【図６】
2012222038.tif 000008
【図７】
2012222038.tif 000009
【図８】
2012222038.tif 000010
【図９】
2012222038.tif 000011
【図１０】
2012222038.tif 000012