(57)【要約】【課題】酸拡散を利用する半導体素子の製造方法を提供する。【解決手段】基板上の一部領域にレジスト・パターンを形成し、レジスト・パターンが形成された結果物に酸ソースを含むデスカム溶液を接触させ、デスカム溶液内で、酸ソースから得られる酸を利用して、基板表面に残留するレジスト残留物を分解させ、分解された残留物及びデスカム溶液を基板から除去する、酸の拡散を利用する半導体素子の製造方法である。【選択図】図１Ｃ
2012027473.tif 000002
【特許請求の範囲】
【請求項１】
基板上の一部領域にレジスト・パターンを形成する段階と、
前記レジスト・パターンが形成された結果物に、酸ソースを含むデスカム溶液を接触させる段階と、
前記デスカム溶液内で、前記酸ソースから得られる酸を利用し、前記基板表面に残留するレジスト残留物を分解させる段階と、
前記分解された残留物及び前記デスカム溶液を、前記基板から除去する段階と、を含むことを特徴とする半導体素子の製造方法。
【請求項２】
前記デスカム溶液は、前記酸ソースと、有機化合物と、溶媒と、を含むことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
前記酸ソースは、ＴＡＧ（ｔｈｅｒｍａｌ  ａｃｉｄ  ｇｅｎｅｒａｔｏｒ）及びＰＡＧ（ｐｈｏｔｏａｃｉｄ  ｇｅｎｅｒａｔｏｒ）のうち選択される少なくとも１つの潜在的酸からなることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項４】
前記酸ソースは、スルホン酸及び酢酸のうち選択される少なくとも１つの酸からなることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項５】
前記レジスト残留物を分解させる段階は、前記デスカム溶液に熱を加え、前記デスカム溶液内で、前記酸ソースから得られる酸を拡散させる段階を含むことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項６】
前記分解された残留物及び前記デスカム溶液を基板から除去するために、純水及びアルカリ水溶液のうち選択される少なくとも一つを利用するリンス工程を行うことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項７】
前記基板は、前記レジスト・パターンによって一部が覆われるベース層を含み、前記デスカム溶液を接触させる段階で、前記ベース層の表面が前記デスカム溶液に接触し、
前記デスカム溶液を前記基板から除去した後、前記レジスト・パターンをエッチングマスクとして利用し、前記ベース層を除去する段階をさらに含むことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項８】
前記ベース層を除去するために、湿式エッチング工程を利用することを特徴とする請求項７に記載の半導体素子の製造方法。
【請求項９】
基板上にベース層を形成する段階と、
前記ベース層を一部露出させるレジスト・パターンを、前記ベース層上に形成する段階と、
前記ベース層の露出表面に、水溶性高分子及び溶媒を含むデスカム溶液を接触させる段階と、
前記デスカム溶液に熱を加える段階と、
前記デスカム溶液を、前記基板から除去する段階と、を含むことを特徴とする半導体素子の製造方法。
【請求項１０】
基板上に、前記基板の一部領域を覆う高分子材料パターンを形成する段階と、
前記基板表面及び前記高分子材料パターンを、水溶性高分子、酸ソース及び溶媒を含むデスカム溶液と接触させる段階と、
前記デスカム溶液内で、前記酸ソースから得られる酸を拡散させる段階と、
前記基板表面及び前記高分子材料パターンから、前記デスカム溶液を除去する段階と、を含むことを特徴とする半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の製造方法に係り、特に、有機材料を使用する工程を含む半導体素子の製造方法に関する。
【背景技術】
【０００２】
半導体装置の高集積化が加速化されることによって、フォトレジストパターンの形成のような微細加工技術への要求もだんだんと厳格になりつつある。半導体素子の製造工程で、フォトリソグラフィ技術を利用する半導体素子の製造工程では、パターニングしようとする膜上にレジスト膜を形成し、前記レジスト膜に対する露光工程及び現像工程を経てレジスト・パターンを形成する。このとき、現像工程後に、基板上の所望しない部分にスカム（ｓｃｕｍ）のような残留物が残存し、後続工程を行うとき、所望しない粒子として作用する場合が頻繁に発生する。特に、高度にスケーリングされた微細サイズの素子を具現しようとする場合、スカムのような残留物による悪影響が致命的な結果を招くことになるので、それら残留物を効果的に除去することができる方法が必要である。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明の目的は、レジスト・パターン形成のための露光工程及び現像工程を経た後、基板上の所望しない部分に残っているスカムのような残留物を、前記基板上の他の構成要素の形状及び性能に悪影響を及ぼさずに、単純かつ低コストな工程によって効果的に除去することができる半導体素子の製造方法を提供することである。
【課題を解決するための手段】
【０００４】
前記目的を達成するために、本発明の第１態様による半導体素子の製造方法では、基板上の一部領域にレジスト・パターンを形成する。前記レジスト・パターンが形成された結果物に、酸ソース（ａｃｉｄ  ｓｏｕｒｃｅ）を含むデスカム（ｄｅｓｃｕｍ）溶液を接触させる。前記デスカム溶液内で、前記酸ソースから得られる酸を利用し、前記基板表面に残留するレジスト残留物を分解させる。前記分解された残留物及び前記デスカム溶液を、前記基板から除去する。
【０００５】
前記デスカム溶液は、前記酸ソースと、有機化合物と、溶媒とを含むことができる。
【０００６】
前記酸ソースは、ＴＡＧ（ｔｈｅｒｍａｌ  ａｃｉｄ  ｇｅｎｅｒａｔｏｒ）及びＰＡＧ（ｐｈｏｔｏａｃｉｄ  ｇｅｎｅｒａｔｏｒ）のうち選択される少なくとも１つの潜在的酸からなりうる。または、前記酸ソースは、スルホン酸及び酢酸のうち選択される少なくとも１つの酸からなりうる。
【０００７】
本発明の第１態様による半導体素子の製造方法で、前記レジスト残留物を分解させる段階は、前記デスカム溶液に熱を加え、前記デスカム溶液内で、前記酸ソースから得られる酸を拡散させる段階を含むことができる。
【０００８】
また、前記分解された残留物及び前記デスカム溶液を基板から除去するために、純水及びアルカリ水溶液のうち選択される少なくとも一つを利用するリンス工程を行うことができる。
【０００９】
本発明の第１態様による半導体素子の製造方法で、前記基板は、前記レジスト・パターンによって一部が覆われるベース層を含み、前記デスカム溶液を接触させる段階で、前記ベース層の表面が前記デスカム溶液に接触しうる。そして、前記デスカム溶液を前記基板から除去した後、前記レジスト・パターンをエッチングマスクとして利用し、前記ベース層を除去する段階をさらに含むことができる。
【００１０】
前記ベース層を除去するために、湿式エッチング工程を利用することができる。また、前記ベース層は、絶縁物質または導電物質からなるターゲット膜と、前記ターゲット膜を覆う保護膜と、を含むことができる。この場合、前記ベース層を除去する段階は、前記保護膜及びターゲット膜を順に湿式エッチングする段階を含むことができる。
【００１１】
また、前記目的を達成するために、本発明の第２態様による半導体素子の製造方法では、基板上にベース層を形成する。前記ベース層を一部露出させるレジスト・パターンを、前記ベース層上に形成する。ベース層の露出表面に、水溶性高分子及び溶媒を含むデスカム溶液を接触させる。前記デスカム溶液に熱を加える。前記デスカム溶液を、前記基板から除去する。
【００１２】
前記水溶性高分子は、窒素原子を有するヘテロ環化合物（ｈｅｔｅｒｏｃｙｃｌｉｃ  ｃｏｍｐｏｕｎｄ）からなる置換基を有する反復単位を含むことができる。
【００１３】
本発明の第２態様による半導体素子の製造方法では、前記デスカム溶液に熱を加える段階で、前記熱によって、前記レジスト表面に残留している酸がデスカム溶液内に拡散することができる。
【００１４】
また、本発明の第２態様による半導体素子の製造方法で、前記デスカム溶液は、酸または潜在的酸からなる酸ソースをさらに含むことができる。一例で、前記デスカム溶液は、ピロリドン及びイミダゾールの共重合体を含む水溶性高分子と、ＴＡＧと、純水とを含むことができる。このとき、前記デスカム溶液に熱を加える段階で、前記熱によって前記ＴＡＧから酸が発生し、前記ＴＡＧから発生した酸が前記デスカム溶液内で拡散することができる。
【００１５】
一例で、前記デスカム溶液を、前記基板から除去するために、純水、水酸化テトラメチルアンモニウム（ＴＭＡＨ）またはそれらの組み合わせからなる溶液を使用するリンス工程を行うことができる。
【００１６】
また、前記目的を達成するために、本発明の第３態様による半導体素子の製造方法では、基板上に、前記基板の一部領域を覆う高分子材料パターンを形成する。前記基板表面及び前記高分子材料パターンを、水溶性高分子、酸ソース及び溶媒を含むデスカム溶液と接触させる。前記デスカム溶液内で、前記酸ソースから得られる酸を拡散させる。前記基板表面及び前記高分子材料パターンから、前記デスカム溶液を除去する。
【発明の効果】
【００１７】
本発明による半導体素子の製造方法によれば、露光工程及び現像工程を経てレジスト・パターンを形成した後、基板上に残っているスカムのような残留物を、酸拡散を利用する湿式工程によって除去するので、基板上の他の構成要素の形状及び性能に悪影響を及ぼさずに、単純かつ低コストな工程によって、残留物を効果的に除去することができる。従って、製品のスループット（ｔｈｏｕｇｈｐｕｔ）を向上させることができる。
【図面の簡単な説明】
【００１８】
【図１Ａ】本発明の技術的思想に基づく第１実施形態による半導体素子の製造方法について説明するために工程順序によって図示した断面図である。
【図１Ｂ】本発明の技術的思想に基づく第１実施形態による半導体素子の製造方法について説明するために工程順序によって図示した断面図である。
【図１Ｃ】本発明の技術的思想に基づく第１実施形態による半導体素子の製造方法について説明するために工程順序によって図示した断面図である。
【図１Ｄ】本発明の技術的思想に基づく第１実施形態による半導体素子の製造方法について説明するために工程順序によって図示した断面図である。
【図１Ｅ】本発明の技術的思想に基づく第１実施形態による半導体素子の製造方法について説明するために工程順序によって図示した断面図である。
【図１Ｆ】本発明の技術的思想に基づく第１実施形態による半導体素子の製造方法について説明するために工程順序によって図示した断面図である。
【図２Ａ】本発明の技術的思想に基づく第２実施形態による半導体素子の製造方法について説明するために工程順序によって図示した断面図である。
【図２Ｂ】本発明の技術的思想に基づく第２実施形態による半導体素子の製造方法について説明するために工程順序によって図示した断面図である。
【図２Ｃ】本発明の技術的思想に基づく第２実施形態による半導体素子の製造方法について説明するために工程順序によって図示した断面図である。
【図２Ｄ】本発明の技術的思想に基づく第２実施形態による半導体素子の製造方法について説明するために工程順序によって図示した断面図である。
【図２Ｅ】本発明の技術的思想に基づく第２実施形態による半導体素子の製造方法について説明するために工程順序によって図示した断面図である。
【図２Ｆ】本発明の技術的思想に基づく第２実施形態による半導体素子の製造方法について説明するために工程順序によって図示した断面図である。
【図２Ｇ】本発明の技術的思想に基づく第２実施形態による半導体素子の製造方法について説明するために工程順序によって図示した断面図である。
【図２Ｈ】本発明の技術的思想に基づく第２実施形態による半導体素子の製造方法について説明するために工程順序によって図示した断面図である。
【図２Ｉ】本発明の技術的思想に基づく第２実施形態による半導体素子の製造方法について説明するために工程順序によって図示した断面図である。
【図２Ｊ】本発明の技術的思想に基づく第２実施形態による半導体素子の製造方法について説明するために工程順序によって図示した断面図である。
【図２Ｋ】本発明の技術的思想に基づく第２実施形態による半導体素子の製造方法について説明するために工程順序によって図示した断面図である。
【図３Ａ】本発明の技術的思想に基づく第３実施形態による半導体素子の製造方法について説明するために工程順序によって図示した断面図である。
【図３Ｂ】本発明の技術的思想に基づく第３実施形態による半導体素子の製造方法について説明するために工程順序によって図示した断面図である。
【図３Ｃ】本発明の技術的思想に基づく第３実施形態による半導体素子の製造方法について説明するために工程順序によって図示した断面図である。
【図３Ｄ】本発明の技術的思想に基づく第３実施形態による半導体素子の製造方法について説明するために工程順序によって図示した断面図である。
【図４Ａ】本発明の技術的思想に基づく第３実施形態による半導体素子の製造方法について説明するために工程順序によって図示した断面図である。
【図４Ｂ】本発明の技術的思想に基づく第３実施形態による半導体素子の製造方法について説明するために工程順序によって図示した断面図である。
【図４Ｃ】本発明の技術的思想に基づく第３実施形態による半導体素子の製造方法について説明するために工程順序によって図示した断面図である。
【図５Ａ】本発明の技術的思想に基づく第３実施形態による半導体素子の製造方法について説明するために工程順序によって図示した断面図である。
【図５Ｂ】本発明の技術的思想に基づく第３実施形態による半導体素子の製造方法について説明するために工程順序によって図示した断面図である。
【図５Ｃ】本発明の技術的思想に基づく第３実施形態による半導体素子の製造方法について説明するために工程順序によって図示した断面図である。
【発明を実施するための形態】
【００１９】
本発明の望ましい実施形態について、添付図面を参照しつつ詳細に説明する。しかし、本発明の実施形態は、さまざまな形態に変形され、本発明の範囲が後述する実施形態に限定されるものであると解釈することがあってはならない。図面において、層及び領域の厚みは、明細書の明確性のために誇張されている。図面上で同じ符号は、同じ要素を指す。
【００２０】
図１Ａないし図１Ｆは、本発明の技術的思想に基づく第１実施形態による半導体素子の製造方法について説明するために工程順序によって図示した断面図である。
【００２１】
図１Ａを参照すれば、基板１０上のベース層２０上に、レジスト膜３０を形成する。
【００２２】
前記基板１０は、シリコン基板からなりうる。
【００２３】
前記ベース層２０は、単一層、または２層以上の互いに異なる物質層が順に積層された多重層からなりうる。本例では前記ベース層２０が、ターゲット膜２２と、前記ターゲット膜２２を保護するための保護膜２４とから構成された場合を例示している。前記ターゲット膜２２は、形成しようとするパターンの用途によって、多様な物質からなりうる。前記基板１０上に電極を形成する場合、前記ターゲット膜２２は、金属、金属窒化物、合金、ドーピングされたポリシリコン層、金属シリサイド層またはそれらの組み合わせからなりうる。または、前記ターゲット膜２２は、誘電膜または絶縁膜からなりもする。前記保護膜２４は、後続の工程を経つつ前記ターゲット膜２２が損傷することを防止するために、前記ターゲット膜２２を完全に覆うように形成されうる。前記保護膜２４は、絶縁膜、例えば、シリコン酸化膜からなりうる。本発明の思想の範囲内で、前記保護膜２４は省略されもする。
【００２４】
前記レジスト膜３０は、通常のレジスト組成物を使用して形成されうる。例えば、前記レジスト膜３０は、ＰＡＧ（ｐｈｏｔｏａｃｉｄ  ｇｅｎｅｒａｔｏｒ）を含有するポジティブ型化学増幅型レジスト組成物から構成することができる。または、前記レジスト膜３０は、ＫｒＦエキシマレーザ（２４８ｎｍ）用レジスト組成物、ＡｒＦエキシマレーザ（１９３ｎｍ）用レジスト組成物、またはＦ２エキシマレーザ（１５７ｎｍ）用レジスト組成物から得られる。必要によっては、前記ベース層２０とレジスト膜３０との間に、反射防止膜（図示せず）をさらに形成することもできる。前記反射防止膜（図示せず）は、有機材料または無機材料からなりうる。
【００２５】
図１Ｂを参照すれば、レジスト膜３０の一部領域を露光した後、現像工程を経て、前記ベース層２０の一部を覆うレジスト・パターン３０Ｐを形成する。このとき、前記レジスト膜３０の現像後、レジスト・パターン３０Ｐの周囲に露出されたベース層２０の表面上には、スカム（ｓｃｕｍ）のようなレジスト膜３０の残留物３０Ｓが残留しうる。このように、ベース層２０の表面上に残っている残留物３０Ｓは、後続工程で、ベース層２０のエッチング工程に悪影響を及ぼすことがある。
【００２６】
図１Ｃを参照すれば、露出されたベース層２０を、有機化合物及び酸ソースを含むデスカム（ｄｅｓｃｕｍ）溶液５０に接触させ、前記酸ソースから得られる酸と前記残留物３０Ｓとを反応させる。
【００２７】
前記残留物３０Ｓを構成するポリマーの保護基（ｐｒｏｔｅｃｔｉｎｇ  ｇｒｏｕｐ）が酸によって脱保護（ｄｅｐｒｏｔｅｃｔｉｎｇ）され、その結果、前記残留物３０Ｓが分解され、ベース層２０の表面から分離されうる。
【００２８】
デスカム溶液５０を、前記ベース層２０の表面に接触させるために、多様な方法を利用することができる。例えば、レジスト・パターン３０Ｐが形成された基板の上部全面に、デスカム溶液５０をスピンコーティング（ｓｐｉｎ  ｃｏａｔｉｎｇ）するために、基板１０のプレウェッティング（ｐｒｅ−ｗｅｔｔｉｎｇ）工程、及びストリーム・ノズル（ｓｔｒｅａｍ  ｎｏｚｚｌｅ）を使用する噴射工程を行うことができる。または、レジスト・パターン３０Ｐが形成された基板の上部全面に、デスカム溶液５０をコーティングするために、線形駆動方式の噴射装備に備わった噴射ノズルを利用することもできる。他の方法として、シャワーヘッドを具備する噴射ノズルを利用し、デスカム溶液５０を基板１０に噴射することもできる。
【００２９】
デスカム溶液５０は、前記有機化合物と、前記酸ソースと、溶媒とから構成されうる。
【００３０】
デスカム溶液５０に含まれうる有機化合物は、水溶性高分子からなりうる。または、前記有機化合物は、窒素原子を有するヘテロ環化合物、または窒素原子を有するヘテロ環化合物からなる置換基を有する高分子からなりうる。例えば、前記デスカム溶液５０は、ピロリドン系の第１反復単位、及びイミダゾール系の第２反復単位のうち選択される少なくとも１つの反復単位を含む水溶性高分子からなりうる。
【００３１】
他の例として、デスカム溶液５０を構成する水溶性高分子は、ピロリドン系の第１反復単位と、前記第１反復単位とは異なる構造を有する第２反復単位とを含む共重合体からなりうる。前記第２反復単位は、アクリルアミド型モノマーユニット、ビニル型モノマーユニット、アルキレングリコール型モノマーユニット、無水マレイン酸モノマーユニット、エチレンイミン・モノマーユニット、オキサゾリン基を含むモノマーユニット、アクリロニトリル・モノマーユニット、アリルアミド・モノマーユニット、３，４−ヒドロピラン・モノマーユニット及び２，３−ジヒドロフラン・モノマーユニットのうち選択される少なくとも１つのモノマーユニットを含むことができる。
【００３２】
さらに他の例として、前記デスカム溶液５０を構成する水溶性高分子は、ピロリドン系の第１反復単位と、イミダゾール系の第２反復単位と、前記第１反復単位及び第２反復単位とは異なる構造を有する第３反復単位と、を含む共重合体からなりうる。前記第３反復単位は、アクリルアミド型モノマーユニット、ビニル型モノマーユニット、アルキレングリコール型モノマーユニット、無水マレイン酸モノマーユニット、エチレンイミン・モノマーユニット、オキサゾリン基を含むモノマーユニット、アクリロニトリル・モノマーユニット、アリルアミド・モノマーユニット、３，４−ヒドロピラン・モノマーユニット及び２，３−ジヒドロフラン・モノマーユニットのうち選択される少なくとも１つのモノマーユニットを含むことができる。
【００３３】
前記デスカム溶液５０に含まれうる酸ソースは、ＴＡＧ（ｔｈｅｒｍａｌ  ａｃｉｄ  ｇｅｎｅｒａｔｏｒ）及びＰＡＧのうち選択される少なくとも一つから構成される潜在的酸（ｐｏｔｅｎｔｉａｌ  ａｃｉｄ）または酸からなりうる。前記酸の種類は、特別に制限されるものではなく、多種の酸を使用することができる。例えば、パラトルエンスルホン酸（ＰＴＳＡ）、ＣＨ３ＳＯ３Ｈのようなスルホン酸を使用することができる。ここで、前記デスカム溶液５０にスルホン酸が含まれる場合、スルホン酸基の−Ｈ基が、Ｃ１−Ｃ１０アルキル基で置換された形態の化合物を使用することもできる。
【００３４】
または、デスカム溶液５０に含まれうる酸ソースとして、Ｃ４Ｆ９ＳＯ３Ｈ（パーフルオロブタンスルホン酸）、ＣＦ３ＣＯ２Ｈ（トリフルオロ酢酸）及びＣＦ３ＳＯ３Ｈ（トリフルオロメタンスルホン酸）のうち選択される少なくとも一つを使用することができる。
【００３５】
または、前記デスカム溶液５０に含まれうる酸ソースとして、ＫｒＦエキシマレーザ（２４８ｎｍ）、ＡｒＦエキシマレーザ（１９３ｎｍ）及びＦ２エキシマレーザ（１５７ｎｍ）のうち選択されるいずれか１つの光に露光されれば酸を発生させるＰＡＧを使用することができる。前記ＰＡＧは、トリアリールスルホニウム塩、ジアリールヨードニウム塩、スルホネートまたはその混合物からなりうる。例えば、前記ＰＡＧは、トリフェニルスルホニウムトリフレート、トリフェニルスルホニウムアンチモネート、ジフェニルヨードニウムトリフレート、ジフェニルヨードニウムアンチモネート、メトキシジフェニルヨードニウムトリフレート、ジ−ｔ−ブチルジフェニルヨードニウムトリフレート、２，６−ジニトロベンジルスルホネート、ピロガロールトリス（アルキルスルホネート）、Ｎ−ヒドロキシスクシンイミドトリフレート、ノルボルネン−ジカルボキシミド−トリフレート、トリフェニルスルホニウムノナフレート、ジフェニルヨードニウムノナフレート、メトキシジフェニルヨードニウムノナフレート、ジ−ｔ−ブチルジフェニルヨードニウムノナフレート、Ｎ−ヒドロキシスクシンイミドノナフレート、ノルボルネン−ジカルボキシミド−ノナフレート、トリフェニルスルホニウムパーフルオロブタンスルホネート、トリフェニルスルホニウムパーフルオロオクタンスルホネート（ＰＦＯＳ）、ジフェニルヨードニウムＰＦＯＳ、メトキシジフェニルヨードニウムＰＦＯＳ、ジ−ｔ−ブチルジフェニルヨードニウムトリフレート、Ｎ−ヒドロキシスクシンイミドＰＦＯＳ、ノルボルネン−ジカルボキシミドＰＦＯＳ、またはそれらの混合物からなりうる。
【００３６】
または、前記デスカム溶液５０に含まれうる酸ソースとして、熱によって酸を発生させるＴＡＧを使用することができる。前記ＴＡＧは、脂肪族または脂環式化合物によって構成されうる。例えば、前記ＴＡＧは、カルボネートエステル、スルホネートエステル及びホスフェートエステルからなる群から選択される少なくとも１つの化合物によって構成されうる。さらに具体的な例として、前記ＴＡＧは、シクロヘキシルノナフルオロブタンスルホネート、ノルボルニルノナフルオロブタンスルホネート、トリシクロデカニルノナフルオロブタンスルホネート、アダマンチルノナフルオロブタンスルホネート、シクロヘキシルノナフルオロブタンカルボネート、ノルボルニルノナフルオロブタンカルボネート、トリシクロデカニルノナフルオロブタンカルボネート、アダマンチルノナフルオロブタンカルボネート、シクロヘキシルノナフルオロブタンホスホネート、ノルボルニルノナフルオロブタンホスホネート、トリシクロデカニルノナフルオロブタンホスホネート及びアダマンチルノナフルオロブタンホスホネートからなる群から選択される少なくとも１つの化合物によって構成されうる。
【００３７】
前記デスカム溶液５０に含まれうる溶媒は、純水（ｄｅｉｏｎｉｚｅｄ  ｗａｔｅｒ）、有機溶媒またはそれらの組み合わせからなりうる。前記有機溶媒は、イソプロピルアルコール（ＩＰＡ）、ペンタノール、プロピレングリコールメチルエーテルアセテート（ＰＧＭＥＡ）、乳酸エチル（ＥＬ）、シクロヘキサノンなどからなりうる。
【００３８】
前記デスカム溶液５０の一例として、窒素原子を有するヘテロ環化合物を含む水溶性高分子、酸ソース及び純水との混合物からなる組成物を使用することができる。前記酸ソースとしてＴＡＧを含む場合、前記デスカム溶液５０を、前記ベース層２０上にコーティングした後、約２５〜１８０℃の温度下で、約２０〜１８０秒間ベーク（ｂａｋｅ）して、ＴＡＧから酸を発生させることができる。
【００３９】
前記デスカム溶液５０の他の例として、ＲＥＬＡＣＳＴＭ（Ｒｅｓｏｌｕｔｉｏｎ  Ｅｎｈａｎｃｅｍｅｎｔ  Ｌｉｔｈｏｇｒａｐｈｙ  Ａｓｓｉｓｔｅｄ  ｂｙ  Ｃｈｅｍｉｃａｌ  Ｓｈｒｉｎｋ：ＡＺ  Ｅｌｅｃｔｒｏｎｉｃ  Ｍａｔｅｒｉａｌｓ社製）の一種であるＲ−６０７（商品名）と、酸ソースと、純水との混合物からなる組成物を使用することができる。この場合、前記デスカム溶液５０を、前記ベース層２０上にコーティングした後、約１００〜１５０℃の温度下で、約２０〜７０秒間ベークする工程を行うことができる。
【００４０】
前記デスカム溶液５０で、高分子の含有量は、前記デスカム溶液５０の総重量を基準に、約１〜５０重量％の範囲内で決定されうる。また、前記デスカム溶液５０で、酸ソースの含有量は、前記デスカム溶液５０の総重量を基準に、約１〜２０重量％の範囲内で決定されうる。前記デスカム溶液５０で、高分子の含有量は、前記デスカム溶液５０の総重量を基準に、約１〜５０重量％の範囲内で決定されうる。そして、前記デスカム溶液５０で、高分子含有量及び酸ソース含有量を除外した残りの含有量は、溶媒によって構成されうる。
【００４１】
図１Ｃを参照して説明したように、露出されたベース層２０をデスカム溶液５０に接触させた後、デスカム溶液５０内の酸の拡散を容易にし、酸と残留物３０Ｓとの反応を促進させるために、基板１０上に、前記デスカム溶液がコーティングされた結果物に対して熱を加えるベーク工程を追加することができる。このとき、前記ベーク工程は、約１００〜１５０℃の温度下で、約２０〜７０秒間行われうる。
【００４２】
本発明の思想の範囲内で、前記デスカム溶液５０は、酸または潜在的酸のような酸ソースを含まないこともある。例えば、前記レジスト・パターン３０Ｐを形成するとき、ポジティブ型化学増幅型レジスト組成物を利用した場合、前記レジスト・パターン３０Ｐの外側表面には、酸が残りうる。このように、レジスト・パターン３０Ｐの表面に酸が残っている状態で、前記レジスト・パターン３０Ｐ及びベース層２０の露出部分を覆うデスカム溶液５０をコーティングし、必要によってベーク工程を行えば、前記レジスト・パターン３０Ｐの表面に残っている酸が、デスカム溶液５０内で前記残留物３０Ｓまで拡散して残留物３０Ｓと反応し、残留物３０Ｓを分解させることができる。図１Ｃを参照して説明するようなベーク工程を行うことによって、前記レジスト・パターン３０Ｐの表面に残っている酸が、デスカム溶液５０内で拡散することが促進されうる。
【００４３】
前記のように、露出されたベース層２０をデスカム溶液５０に接触させ、酸と残留物３０Ｓとを反応させることによって、残留物３０Ｓが分解され、ベース層２０の表面から分離され、前記デスカム溶液５０内に残留する状態で存在することになる。
【００４４】
図１Ｄを参照すれば、前記残留物３０Ｓが、酸との反応によって分解された状態で、前記デスカム溶液５０を除去する。前記デスカム溶液５０が除去される間、分解された残留物３０Ｓも共に除去されうる。
【００４５】
前記デスカム溶液５０を除去するために、前記デスカム溶液５０及び分解された残留物３０Ｓが完全に除去されるまで、基板１０上にデスカム溶液５０が残っている結果物を、純水、アルカリ水溶液またはそれらの組み合わせを利用して、リンス（ｒｉｎｓｅ）する工程を利用することができる。前記アルカリ水溶液は、標準２．３８重量％水酸化テトラメチルアンモニウム（ＴＭＡＨ）水溶液からなりうる。
【００４６】
図１Ｅを参照すれば、前記レジスト・パターン３０Ｐをエッチングマスクとして利用し、前記ベース層２０を構成する保護膜２４及びターゲット膜２２の露出部分を順にエッチングし、ターゲット膜パターン２２Ｐ及び保護膜パターン２４Ｐからなるベースパターン２０Ｐを形成する。
【００４７】
図１Ｆを参照すれば、前記レジスト・パターン３０Ｐを除去して、保護膜パターン２４Ｐの上面を露出させ、次に、前記保護膜パターン２４Ｐを除去して、ターゲット膜パターン２２Ｐの上面を露出させる。
【００４８】
図１Ａないし図１Ｆを参照して説明した第１実施形態では、スカムのようなレジスト残留物を除去するために、デスカム溶液を利用する湿式工程によって行われる。従って、酸素プラズマまたは紫外線（ＵＶ）照射を利用して、スカムのようなレジスト残留物を除去する工程の場合のように、高価な設備及び大きな設備を必要としたり、レジスト・パターンの形状を所望しないように変形させるような問題を引き起こさずに、湿式の比較的簡単な工程によって、レジスト残留物を効果的に除去することができる。
【００４９】
図２Ａないし図２Ｋは、本発明の技術的思想に基づく第２実施形態による半導体素子の製造方法について説明するために工程順序によって図示した断面図である。
【００５０】
図２Ａないし図２Ｋを参照して説明する第２実施形態では、本発明の思想による半導体素子の製造方法をロジックＣＭＯＳ（ｃｏｍｐｌｅｍｅｎｔａｒｙ  ｍｅｔａｌ−ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）形成工程、特に、ロジックＣＭＯＳの金属ゲート電極を形成する工程に適用した場合を例示する。
【００５１】
図２Ａを参照すれば、第１領域Ｉ及び第２領域ＩＩを有する基板１００に、素子分離膜１０２を形成し、複数の活性領域１０４を定義した後、基板１００の第１領域Ｉ及び第２領域ＩＩに、それぞれ複数の犠牲膜パターン１１２を形成する。
【００５２】
素子分離膜１０２によって、第１領域Ｉ及び第２領域ＩＩが区分されうる。ここで、第１領域Ｉは、ＮＭＯＳ（ｎｅｇａｔｉｖｅ  ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）領域であり、第２領域ＩＩは、ＰＭＯＳ（ｐｏｓｉｔｉｖｅ  ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）領域でありうる。そして、前記基板１００は、シリコンからなり、前記素子分離膜１０２は、酸化膜、窒化膜またはそれらの組み合わせからなりうる。前記犠牲膜パターン１１２は、ポリシリコンからなりうる。
【００５３】
前記複数の犠牲膜パターン１１２の両側壁をそれぞれ覆う複数の絶縁スペーサ１１４を形成する。前記複数の絶縁スペーサ１１４は、酸化膜、窒化膜またはそれらの組み合わせからなりうる。
【００５４】
前記複数の絶縁スペーサ１１４を形成する前に、前記複数の犠牲膜パターン１１２をイオン注入マスクとして、基板１００の第１領域Ｉ及び第２領域ＩＩの活性領域１０４に、それぞれＬＤＤ（ｌｉｇｈｔｌｙ  ｄｏｐｅｄ  ｄｒａｉｎ）領域１２２，１２４を形成するためのイオン注入工程を行う。そして、前記複数の絶縁スペーサ１１４を形成した後、前記複数の犠牲膜パターン１１２及び複数の絶縁スペーサ１１４をイオン注入マスクとして利用し、基板１００の第１領域Ｉ及び第２領域ＩＩの活性領域１０４に、それぞれイオン注入工程を行った後、アニーリング工程を行い、基板１００の活性領域１０４に、ソース／ドレイン領域１２６，１２８を形成する。
【００５５】
基板１００の第１領域Ｉでは、ｎ型ＬＤＤ領域１２２及びソース／ドレイン領域１２６を形成するために、ｎ型ドーパントをイオン注入する。そして、基板１００の第２領域ＩＩでは、ｐ型ＬＤＤ領域１２４及びソース／ドレイン領域１２８を形成するために、ｐ型ドーパントをイオン注入する。
【００５６】
その後、前記複数の犠牲膜パターン１１２それぞれの間の空間で、前記絶縁スペーサ１１４によって限定される空間を絶縁膜１３０で充填する。
【００５７】
前記絶縁膜１３０は、シリコン酸化物または低誘電定数物質を含むことができる。前記絶縁膜１３０を形成するために、前記複数の犠牲膜パターン１１２それぞれの間の空間で、前記絶縁スペーサ１１４によって限定される空間を充填するのに十分な厚みに、前記基板１００上に絶縁物質を蒸着した後、前記犠牲膜パターン１１２の上面が露出されるまで、ＣＭＰ（ｃｈｅｍｉｃａｌ  ｍｅｃｈａｎｉｃａｌ  ｐｏｌｉｓｈｉｎｇ）工程のような平坦化工程を行う。
【００５８】
図２Ｂを参照すれば、第１領域Ｉ及び第２領域ＩＩで、前記犠牲膜パターン１１２を除去し、相互隣接する２つの絶縁スペーサ１１４間の第１空間Ｓ１及び第２空間Ｓ２で、それぞれ基板１００の活性領域１０４を露出させる。
【００５９】
前記犠牲膜パターン１１２を除去するために、湿式エッチング工程を利用することができる。
【００６０】
図２Ｃを参照すれば、第１領域Ｉ及び第２領域ＩＩで、第１空間Ｓ１及び第２空間Ｓ２の露出表面をそれぞれコンフォーマルに（ｃｏｎｆｏｒｍａｌｌｙ）覆うゲート絶縁膜１４０を形成し、前記ゲート絶縁膜１４０上に、第１金属積層膜１５０を形成する。そして、前記第１金属積層膜１５０上に、ＰＭＯＳ仕事関数金属層１６０を形成する。
【００６１】
前記ゲート絶縁膜１４０は、例えば、シリコン酸化膜及び高誘電膜が積層された構造によって形成されうる。前記高誘電膜は、例えば、ＺｒでドーピングされたＨｆＯ２膜からなりうる。
【００６２】
前記第１金属積層膜１５０は、例えば、ＴｉＮ膜及びＴａを基板とする金属膜が順に積層された構造を有することができる。ここで、前記Ｔａを基板とする金属膜は、ＴａＮからなりうる。
【００６３】
前記ＰＭＯＳ仕事関数金属層１６０は、例えば、ＴｉＮ膜からなりうる。前記ＰＭＯＳ仕事関数金属層１６０は、ＰＭＯＳ領域である第２領域ＩＩでのみ必要な膜であるから、第１領域ＩにあるＰＭＯＳ仕事関数金属層１６０は、除去される必要がある。
【００６４】
図２Ｄを参照すれば、前記ＰＭＯＳ仕事関数金属層１６０のうち、第１領域Ｉにある部分だけを選択的に除去するために、第２領域ＩＩで、ＰＭＯＳ仕事関数金属層１６０を覆うレジスト・パターン１６４を形成する。
【００６５】
このとき、前記ＰＭＯＳ仕事関数金属層１６０を保護するために、前記レジスト・パターン１６４を形成する前に、前記ＰＭＯＳ仕事関数金属層１６０の上面を全面的に覆う保護膜１６２を形成し、前記レジスト・パターン１６４は、前記保護膜１６２上に形成されうる。前記保護膜１６２は、シリコン酸化膜からなりうる。
【００６６】
前記レジスト・パターン１６４が形成された後、第１領域Ｉでは、保護膜１６２の表面上にスカムのようなレジスト残留物１６４Ｓが残留しうる。保護膜１６２上に残っている残留物１６４Ｓは、後続工程で行われるＰＭＯＳ仕事関数金属層１６０のエッチング工程に悪影響を及ぼしうる。
【００６７】
図２Ｅを参照すれば、図１Ｃを参照して説明したような方法で、第１領域Ｉで露出されている保護膜１６２の表面を、デスカム溶液１７０に接触させる。
【００６８】
前記保護膜１６２の表面をデスカム溶液１７０に接触させるために、前記レジスト・パターン１６４が形成された結果物上に、前記デスカム溶液１７０をスピンコーティングする工程を利用する。
【００６９】
前記デスカム溶液１７０についての詳細な事項は、図１Ｃを参照して、デスカム溶液５０について説明した通りである。前記レジスト・パターン１６４が形成された結果物上に、前記デスカム溶液１７０をコーティングした後、図１Ｃを参照して説明したような工程条件によってベーク工程を行い、前記デスカム溶液１７０内に含まれている酸ソースから得られる酸を拡散させ、残留物１６４Ｓを分解させることができる。
【００７０】
本実施形態では、前記残留物１６４Ｓを除去するにあたり、デスカム溶液１７０を使用する湿式工程を利用するので、第１領域Ｉで第１空間Ｓ１のうち、前記保護膜１６２が形成された後に残っている空間がいかに狭くても、前記第１空間Ｓ１内に存在する残留物１６４Ｓとデスカム溶液１７０との十分な接触が可能である。従って、デスカム溶液１７０内の酸が、第１空間Ｓ１内に存在するそれぞれの残留物１６４Ｓまで拡散によって達し、前記残留物１６４Ｓを効果的に分解させることができる。
【００７１】
図２Ｆを参照すれば、前記残留物１６４Ｓが酸との反応によって分解された状態で、図１Ｄを参照して説明したような方法で、前記デスカム溶液１７０を除去する。前記デスカム溶液１７０が除去される間、分解された残留物１６４Ｓも共に除去され、第１領域Ｉで、前記保護膜１６２の表面がきれいな状態で完全に露出されうる。
【００７２】
前記デスカム溶液１７０を除去するために、前記デスカム溶液１７０及び分解された残留物１６４Ｓが完全に除去されるまで、基板１００上にデスカム溶液１７０が残っている結果物を、純水、アルカリ水溶液またはそれらの組み合わせを利用してリンスする工程を利用する。
【００７３】
図２Ｇを参照すれば、前記レジスト・パターン１６４をエッチングマスクとして利用して、第１領域Ｉで露出されている保護膜１６２をエッチングによって除去し、第１領域ＩでＰＭＯＳ仕事関数金属層１６０を除去する。その後、第２領域ＩＩに残っているレジスト・パターン１６４を除去し、第２領域ＩＩに残っている保護膜１６２をエッチングマスクとして利用して、第１領域ＩにあるＰＭＯＳ仕事関数金属層１６０をエッチングによって除去する。
【００７４】
前記保護膜１６２を除去する工程及びＰＭＯＳ仕事関数金属層１６０を除去する工程は、それぞれ湿式エッチング工程を利用する。このように、湿式エッチング工程を利用して、保護膜１６２及びＰＭＯＳ仕事関数金属層１６０を除去する場合、乾式エッチング工程、特に、プラズマ・エッチング工程を利用するときに発生しうる下部構造物の損傷、またはレジスト・パターン１６４のリフティングのような形態変形などの問題の発生を抑制することができる。前記保護膜１６２がシリコン酸化膜からなる場合、前記保護膜１６２を除去するために、ＨＦ溶液を使用する湿式エッチング工程を利用する。また、前記ＰＭＯＳ仕事関数金属層１６０がＴｉＮからなる場合、前記ＰＭＯＳ仕事関数金属層１６０を除去するために、Ｈ２Ｏ２を含むエッチング額を使用する湿式エッチング工程を利用する。
【００７５】
第１領域Ｉでは、保護膜１６２及びその下部のＰＭＯＳ仕事関数金属層１６０が除去され、第２領域ＩＩでは、レジスト・パターン１６４が除去されることにより、第１領域Ｉでは、第１金属積層膜１５０の上面が露出され、第２領域ＩＩでは、保護膜１６２の上面が露出される。
【００７６】
図２Ｈを参照すれば、第２領域ＩＩに残っている保護膜１６２を除去し、第２領域で、前記ＰＭＯＳ仕事関数金属層１６０の上面を露出させる。
【００７７】
図２Ｉを参照すれば、第１領域Ｉ及び第２領域ＩＩに、それぞれ第２金属積層膜１７２を形成する。
【００７８】
前記第２金属積層膜１７２は、ＮＭＯＳ仕事関数金属層を構成することができる。例えば、前記第２金属積層膜１７２は、ＴｉＡｌ膜からなりうる。
【００７９】
図２Ｊを参照すれば、前記第２金属積層膜１７２上に、第３金属積層膜１７４及びキャッピング層１７６を順に形成する。
【００８０】
前記第３金属積層膜１７４は、例えば、ＴｉＮ膜、ＴｉＡｌ膜及びＴｉＡｌ膜が順に積層された構造を有する。そして、前記キャッピング層１７６は、ＡｌＴｉＯ膜からなりうる。
【００８１】
図２Ｋを参照すれば、第１領域Ｉ及び第２領域ＩＩで、前記絶縁膜１３０の上面が露出されるまで、図２Ｊの結果物をＣＭＰ工程を利用して平坦化し、第１領域Ｉでは、前記第１空間Ｓ１内に、第１ゲート積層構造１８２が残るようにし、第２領域ＩＩでは、前記第２空間Ｓ２内に、第２ゲート積層構造１８４が残るようにする。
【００８２】
図２Ａないし図２Ｋを参照して説明した本発明の第２実施形態によれば、ＮＭＯＳトランジスタが形成される第１領域Ｉ、及びＰＭＯＳトランジスタが形成される第２領域ＩＩで、それぞれ互いに異なる仕事関数を有する材料を含むように、互いに異なるゲート構造を形成するにあたり、第１領域Ｉ及び第２領域ＩＩのうちいずれか１つの領域でのみ選択的に所定膜質を除去するとき、レジスト材料をエッチングマスクとして使用するために、レジスト・パターンを形成した後で発生しうるスカムのようなレジスト残留物を除去するために、前述のようなデスカム溶液を利用する湿式工程を利用する。従って、酸素プラズマまたは紫外線（ＵＶ）照射を利用し、スカムのようなレジスト残留物を除去する工程の場合のように、高価な設備及び大きな設備を必要としたり、レジスト・パターンの形状を所望しないように変形させるなどの問題を引き起こさず、湿式の比較的簡単な工程によって、レジスト残留物を効果的に除去する。
【００８３】
図３Ａないし図３Ｄ、図４Ａないし図４Ｃ及び図５Ａないし図５Ｃは、本発明の技術的思想に基づく第３実施形態による半導体素子の製造方法について説明するために、工程順序によって図示した断面図である。
【００８４】
第３実施形態では、本発明の思想による半導体素子の製造方法を埋没ゲート（ｂｕｒｉｅｄ  ｇａｔｅ）構造を有するＤＲＡＭ（ｄｙｎａｍｉｃ  ｒａｎｄｏｍ−ａｃｃｅｓｓ  ｍｅｍｏｒｙ）素子の製造工程に適用した場合を例示する。
【００８５】
図３Ａは、ＤＲＡＭ素子のメモリセル領域の主要構成を図示したレイアウトであり、図３Ｂは、図３Ａの３Ｂ−３Ｂ’線に沿って切り取った断面図であり、図３Ｃは、図３Ａの３Ｃ−３Ｃ’線に沿って切り取った断面図である。図３Ｄは、前記ＤＲＡＭ素子で、図３Ａに例示したメモリセル領域の周囲に位置するコア領域または周辺回路領域（以下、「コア／ペリ領域」とし、図３Ｄでは、「ＣＯＲＥ／ＰＥＲＩ」と表示する）を図示した断面図である。
【００８６】
図３Ａないし図３Ｄを参照すれば、セルアレイ領域で、絶縁膜３１２及び素子分離膜３１４によって囲まれるように、基板３００に定義されている複数の活性領域３１０を横切り、第１方向（図３Ａでｘ方向）に、複数の埋没ワードライン３２０が相互平行に延びている。複数の活性領域３１０及び複数の埋没ワードライン３２０上の基板３００上に、複数のビットライン３３０が、第１方向に直交する第２方向（図３Ａでｙ方向）に相互平行に延びている。
【００８７】
図３Ｄに図示されたコア／ペリ領域では、基板３００上に、周辺回路用ゲート電極３５０が形成されている。
【００８８】
セルアレイ領域に形成されている複数のビットライン３３０の両側壁に、それぞれ絶縁スペーサを形成するために、複数のビットライン３３０が形成された基板３００上のセルアレイ領域に、酸化膜、窒化膜またはそれらの組み合わせからなるスペーサ形成用絶縁膜３３２を全面的に形成した後、図３Ｄに例示したように、セルアレイ領域を露出させるように、コア／ペリ領域を覆うレジスト・パターン３６０を形成する。
【００８９】
前記レジスト・パターン３６０が形成された結果物、そのうちでも、特に、セルアレイ領域上には、前記スペーサ形成用絶縁膜３３２の表面上に、スカムのようなレジスト残留物（図示せず）が残留しうる。スペーサ形成用絶縁膜３３２上に残っている残留物は、後続工程で所望しない悪影響を及ぼしうる。
【００９０】
図４Ａ、図４Ｂ及び図４Ｃは、それぞれ図１Ｃを参照して説明したような方法で、図３Ｂ、図３Ｃ及び図３Ｄの結果物を、デスカム溶液３７０に接触させた場合を例示した図面である。
【００９１】
前記絶縁膜３３２及びレジスト・パターン３６０が形成された結果物上に、デスカム溶液３７０を接触させるために、スピンコーティング工程を利用する。前記デスカム溶液３７０についての詳細な事項は、図１Ｃを参照してデスカム溶液５０について説明した通りである。前記絶縁膜３３２及びレジスト・パターン３６０が形成された結果物上に、デスカム溶液３７０をコーティングした後、図１Ｃを参照して説明したような工程条件によって、ベーク工程を行い、前記デスカム溶液３７０内に含まれている酸ソースから得られる酸を拡散させて、残留物（図示せず）を分解させることができる。
【００９２】
図５Ａ、図５Ｂ及び図５Ｃを参照すれば、残留物（図示せず）が、酸との反応によって分解された状態で、図２Ｆを参照してデスカム溶液１７０除去工程について説明したような方法で、デスカム溶液３７０を除去する。デスカム溶液３７０が除去される間、分解された残留物も共に除去され、セルアレイ領域に形成された絶縁膜３３２の表面がきれいな状態で露出されうる。
【００９３】
デスカム溶液３７０を除去するために、純水、アルカリ水溶液またはそれらの組み合わせを利用するリンス工程を利用する。
【００９４】
その後、前記レジスト・パターン３６０をエッチングマスクとして利用して、セルアレイ領域で、絶縁膜３３２をエッチバックし、複数のビットライン３３０の両側壁に、絶縁スペーサ３３２Ｓを形成する。
【００９５】
本例では、前記のように、セルアレイ領域でのみ選択的に絶縁膜３３２をエッチバックし、基板３００上に複数の絶縁スペーサ３３２Ｓを形成するにあたり、コア／ペリ領域を覆うレジスト・パターンを形成した後に発生しうるスカムのようなレジスト残留物を除去するために、前述のようなデスカム溶液を利用する湿式工程を利用する。従って、酸素プラズマまたは紫外線（ＵＶ）照射を利用し、スカムのようなレジスト残留物を除去する工程の場合のように、高価な設備及び大きな設備を必要としたり、レジスト・パターン形状の所望しない変形のような問題を引き起こさず、湿式の比較的簡単な工程によってレジスト残留物を効果的に除去でき、高度にスケーリングされて微細なデザインルールを有するセルアレイ領域で行われるエッチバック工程時、レジスト残留物によって所望しない不良の発生を防止することができる。
【００９６】
前述の第３実施形態では、埋没ゲート構造を有するＤＲＡＭ素子の製造工程を例に挙げて説明し、特に、セルアレイ領域で、絶縁スペーサ３３２Ｓの形成工程時、他の部分を保護するためのレジスト・パターン３６０を形成した後に本発明による方法を適用する場合を例示した。しかし、本発明は、これに限定されるものではない。
【００９７】
例えば、フラッシュメモリ、ＰＲＡＭ（ｐｈａｓｅ−ｃｈａｎｇｅ  ｒａｎｄｏｍ−ａｃｃｅｓｓ  ｍｅｍｏｒｙ）、ＦＲＡＭ（ｆｅｒｒｏｅｌｅｃｔｒｉｃ  ｒａｎｄｏｍ−ａｃｃｅｓｓ  ｍｅｍｏｒｙ）、ＭＲＡＭ（ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ  ｒａｎｄｏｍ−ａｃｃｅｓｓ  ｍｅｍｏｒｙ）、ＳＲＡＭ（ｓｔａｔｉｃ  ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ）、埋め込み（ｅｍｂｅｄｄｅｄ）メモリロジック、ＣＭＯＳイメージセンサなどの多様な素子の製造工程にそれぞれ適用され、それら素子で、それぞれセルアレイ領域、コア領域、周辺回路領域、ロジック領域、入出力領域などの多様な領域に適用されうる。また、エッチング工程、イオン注入工程、トリミング工程のように、レジスト・パターンを利用する多様な工程で、デスカム溶液を使用して、酸拡散によって残留物を除去する工程を含む本発明による半導体素子の製造工程を適用することができる。
【００９８】
特に、フラッシュメモリ素子の製造工程で、複数のワードラインとＸデコーダとの連結部分形成のための配線パターン・トリミング工程、または複数のビットラインとＹデコーダとの連結部分形成のための配線パターン・トリミング工程時にも、レジスト・パターンを配線トリミングのためのエッチングマスクとして使用するとき、本発明による工程によって、デスカム溶液を使用して、酸拡散によって残留物を除去する工程を適用することによって、製品収率を高めることができる。
【００９９】
また、ＮＭＯＳトランジスタ領域及びＰＭＯＳトランジスタ領域を有するロジック領域を具備した半導体素子で、ＳＭＴ（ｓｔｒｅｓｓ  ｍｅｍｏｒｉｚａｔｉｏｎ  ｔｅｃｈｎｉｑｕｅ）、ＤＳＬ（ｄｕａｌ  ｓｔｒｅｓｓ  ｌｉｎｅｒ）またはシリサイド・ブロッキング層（ｓｉｌｉｃｉｄｅ  ｂｌｏｃｋｉｎｇ  ｌａｙｅｒ）などを適用したり、あるいはチャネル・エンジニアリング技術が利用される所定の工程を適用するにあたり、前記ロジック領域のＮＭＯＳトランジスタ領域及びＰＭＯＳトランジスタ領域のうちいずれか１つの選択された領域にのみ前記技術を適用し、特定の構造を具現する場合がある。そのとき、選択されていない他の領域は、レジスト・パターンで覆われた状態で、前記選択された領域でのみ特定構造具現のための工程が進められる。しかし、前記レジスト・パターンを形成した後、前記選択された領域で、特定構造を具現するための工程を行うとき、前記選択された領域の表面に残留するスカムのようなレジスト残留物によって、工程不良または収率低下が引き起こされうる。一方、本発明によれば、選択されていない領域に、レジスト・パターンを形成した後、選択された領域で、前記特定構造具現のための工程を行う前に、前述のようなデスカム溶液を利用する湿式工程を利用し、前記選択された領域で、スカムのようなレジスト残留物を除去する工程を行うことができる。このように、湿式の比較的簡単な工程によって、レジスト残留物を効果的に除去することによって、半導体素子の製造工程時に所望しない不良の発生を防止することができる。
【０１００】
以上、本発明について、望ましい実施形態を挙げて詳細に説明したが、本発明は、前記実施形態に限定されるものではなく、本発明の技術的思想及び範囲内で、当分野で当業者によって、さまざまな変形及び変更が可能であろう。
【符号の説明】
【０１０１】
１０，１００，３００  基板
２０  ベース層
２０Ｐ  ベースパターン
２２  ターゲット膜
２２Ｐ  ターゲット膜パターン
２４，１６２  保護膜
２４Ｐ  保護膜パターン
３０  レジスト膜
３０Ｐ，１６４，３６０  レジスト・パターン
３０Ｓ，１６４Ｓ  残留物
５０，１７０，３７０  デスカム溶液
１０２，３１４  素子分離膜
１０４，３１０  活性領域
１１２  犠牲膜パターン
１１４，３３２Ｓ  絶縁スペーサ
１２２，１２４  ＬＤＤ領域
１２６，１２８  ソース／ドレイン領域
１３０，３１２  絶縁膜
１４０  ゲート絶縁膜
１５０  第１金属積層膜
１６０  ＰＭＯＳ仕事関数金属層
１７２  第２金属積層膜
１７４  第３金属積層膜
１７６  キャッピング層
１８２  第１ゲート積層構造
１８４  第２ゲート積層構造
３２０  埋没ワードライン
３３０  ビットライン
３３２  スペーサ形成用絶縁膜
３５０  周辺回路用ゲート電極
Ｓ１  第１空間
Ｓ２  第２空間
【図１Ａ】
2012027473.tif 000003
【図１Ｂ】
2012027473.tif 000004
【図１Ｃ】
2012027473.tif 000005
【図１Ｄ】
2012027473.tif 000006
【図１Ｅ】
2012027473.tif 000007
【図１Ｆ】
2012027473.tif 000008
【図２Ａ】
2012027473.tif 000009
【図２Ｂ】
2012027473.tif 000010
【図２Ｃ】
2012027473.tif 000011
【図２Ｄ】
2012027473.tif 000012
【図２Ｅ】
2012027473.tif 000013
【図２Ｆ】
2012027473.tif 000014
【図２Ｇ】
2012027473.tif 000015
【図２Ｈ】
2012027473.tif 000016
【図２Ｉ】
2012027473.tif 000017
【図２Ｊ】
2012027473.tif 000018
【図２Ｋ】
2012027473.tif 000019
【図３Ａ】
2012027473.tif 000020
【図３Ｂ】
2012027473.tif 000021
【図３Ｃ】
2012027473.tif 000022
【図３Ｄ】
2012027473.tif 000023
【図４Ａ】
2012027473.tif 000024
【図４Ｂ】
2012027473.tif 000025
【図４Ｃ】
2012027473.tif 000026
【図５Ａ】
2012027473.tif 000027
【図５Ｂ】
2012027473.tif 000028
【図５Ｃ】
2012027473.tif 000029