(57)【要約】【課題】低背化に拘わらず挿入損失特性やアイソレーション特性の向上を図ることのできるフェライト・磁石素子を得る。【解決手段】対向した一対の主面を有する第１のフェライト３２の少なくとも一の主面に中心電極を配置し、該第１のフェライト３２の一対の主面に対向してそれぞれ永久磁石４１を配置してなるフェライト・磁石素子３０。第１のフェライト３２の少なくとも一の主面に対向して第２のフェライト３３が配置されている。【選択図】図１
2012175201.tif 000002
【特許請求の範囲】
【請求項１】
対向した一対の主面を有する第１のフェライトの少なくとも一の主面に中心電極を配置し、該第１のフェライトの一対の主面に対向してそれぞれ永久磁石を配置してなるフェライト・磁石素子において、
前記第１のフェライトの少なくとも一の主面に対向して第２のフェライトが配置されており、
前記第２のフェライトの外側に前記永久磁石が配置されていること、
を特徴とするフェライト・磁石素子。
【請求項２】
前記フェライトの一対の主面にそれぞれ前記第２のフェライトが配置されていること、を特徴とする請求項１に記載のフェライト・磁石素子。
【請求項３】
前記第１のフェライト、前記第２のフェライト及び前記永久磁石の主面はそれぞれ同じ外形を有すること、を特徴とする請求項１又は請求項２に記載のフェライト・磁石素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フェライト・磁石素子、特に、マイクロ波帯で使用されるアイソレータやサーキュレータなどの非可逆回路素子に組み込まれるフェライト・磁石素子に関する。
【背景技術】
【０００２】
従来、アイソレータなどの非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、例えば、アイソレータは、携帯電話などの移動体通信機器の送信回路部に使用されている。
【０００３】
この種の非可逆回路素子として、特許文献１には、低損失の２ポート型アイソレータを開示している。この２ポート型アイソレータは、フェライトに互いに電気的に絶縁状態で交差する第１中心電極及び第２中心電極を配置し、第１及び第２中心電極の交差部分に永久磁石から直流磁界を印加するようにしている。この種のアイソレータでは、複数の中心電極をフェライトの主面に配置し、該フェライトにその主面に対向して永久磁石を配置してフェライト・磁石素子を構成し、該永久磁石から直流磁界を印加することで複数の中心電極を結合させている。
【０００４】
しかしながら、この種のフェライト・磁石素子にあっては、フェライトと永久磁石とはマザー基板から一体的に切り出しているため、同じ外形を有している。そのため、フェライトの周辺部（特に、フェライトの高さ方向の底部及び頂部）では磁界強度が不足し、挿入損失特性やアイソレーション特性が劣化するという問題点を有していた。特に、低背化が要求されているアイソレータほど特性劣化は顕著であった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】国際公開第２００７／０４６２２９号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
そこで、本発明の目的は、低背化に拘わらず挿入損失特性やアイソレーション特性の向上を図ることのできるフェライト・磁石素子を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一形態であるフェライト・磁石素子は、
対向した一対の主面を有する第１のフェライトの少なくとも一の主面に中心電極を配置し、該第１のフェライトの一対の主面に対向してそれぞれ永久磁石を配置してなるフェライト・磁石素子において、
前記第１のフェライトの少なくとも一の主面に対向して第２のフェライトが配置されており、
前記第２のフェライトの外側に前記永久磁石が配置されていること、
を特徴とする。
【０００８】
前記フェライト・磁石素子において、中心電極を設けた第１のフェライトの少なくとも一の主面には第２のフェライトが重ねて配置されているため、永久磁石から第１のフェライトに印加される直流磁界が第１のフェライトの周辺部（特に、高さ方向の底部及び頂部）において大きくなり、挿入損失特性やアイソレーション特性が向上する。
【発明の効果】
【０００９】
本発明によれば、中心電極を設けた第１のフェライトの周辺部における直流磁界の強度が大きくなり、挿入損失特性やアイソレーション特性が向上する。
【図面の簡単な説明】
【００１０】
【図１】一実施例であるフェライト・磁石素子を備えた非可逆回路素子（２ポート型アイソレータ）を示す分解斜視図である。
【図２】前記フェライト・磁石素子を回路基板上に実装した状態を示す斜視図である。
【図３】前記非可逆回路素子の等価回路図である。
【図４】前記フェライト・磁石素子において、導体や電極を取り付けたフェライトを示す斜視図である。
【図５】前記フェライト・磁石素子を示す分解斜視図である。
【図６】磁界強度を示す説明図である。
【図７】前記フェライト・磁石素子における磁界強度を示すグラフである。
【図８】（Ａ）は挿入損失特性を示すグラフ、（Ｂ）はアイソレーション特性を示すグラフである。
【図９】（Ａ）は入力反射損失特性を示すグラフ、（Ｂ）は出力反射損失特性を示すグラフである。
【発明を実施するための形態】
【００１１】
以下、本発明に係るフェライト・磁石素子の実施例について添付図面を参照して説明する。なお、各図において、同じ部品、部分には共通する符号を付し、重複する説明は省略する。
【００１２】
まず、図１を参照して、一実施例であるフェライト・磁石素子３０を備えた非可逆回路素子を説明する。この非可逆回路素子は、２ポート型アイソレータであり、概略、回路基板２０と、フェライト・磁石素子３０と、平板状ヨーク１０と、封止樹脂１１と、チップタイプの抵抗素子Ｒと、チップタイプのコンデンサ素子Ｃとで構成されている。フェライト・磁石素子３０は、概略、マイクロ波用磁性体３２（以下、第１のフェライト３２と記す）と一対の第２のフェライト３３と一対の永久磁石４１とから構成されている。
【００１３】
第１のフェライト３２には、以下に図４及び図５を参照して詳述するように、表裏の主面３２ａ，３２ｂに、中心電極としての第１導体３５、第２導体３６及び第３導体３７が導体膜にて形成されている。ここで、第１のフェライト３２は互いに平行な第１主面３２ａ及び第２主面３２ｂ、上面３２ｃ、下面３２ｄを有する直方体形状をなしている。
【００１４】
第２のフェライト３３は第１のフェライト３２に主面３２ａ，３２ｂに対向して接着剤４２を介して貼着されている。永久磁石４１は第１のフェライト３２に対して磁界を主面３２ａ，３２ｂに垂直方向に印加するように主面３２ａ，３２ｂに対向して、第２のフェライト３３の外側に接着剤４３を介して接着されている。接着剤４２，４３は、例えばエポキシ系の樹脂が用いられる。フェライト３２，３３及び永久磁石４１の主面はそれぞれ同一寸法である。
【００１５】
図４及び図５に示すように、第１導体３５は一端が下面３２ｄの右方に設けた電極３５ａに接続された状態で第１主面３２ａを左方に約２／３程度延在して中点導体３８に接続されている。第２導体３６は一端が下面３２ｄの左方に設けた電極３６ａに接続された状態で第１主面３２ａを右方に約１／３程度延在して中点導体３８に接続されている。中点導体３８は上面３２ｃに設けた電極３７ａに接続されている。
【００１６】
第３導体３７は、主として、第２主面３２ｂに設けた導体３７ｂ，３７ｆ，３７ｊと、第１主面３２ａに絶縁層４４を介して設けた導体３７ｄ，３７ｈから構成されている。導体３７ｂ，３７ｆ，３７ｊの上部は電極３７ａ，３７ｅ，３７ｉに接続され、下部は電極３７ｃ，３７ｇ，３７ｋに接続されている。導体３７ｄ，３７ｈの上部は電極３７ｅ，３７ｉに接続され、下部は電極３７ｃ，３７ｇに接続されている。即ち、第３導体３７は、導体３７ｂ，３７ｄ，３７ｆ，３７ｈ，３７ｊ及び電極３７ａ，３７ｃ，３７ｅ，３７ｇ，３７ｉ，３７ｋからなるもので、中点導体３８から引き出されて第１導体３５及び第２導体３６に絶縁状態で交差して第１のフェライト３２に２．５ターン巻回されている。
【００１７】
第１のフェライト３２の上下面３２ｃ，３２ｄに形成された前記電極は、凹部に電極用導体を塗布又は充填して形成されている。この種の電極は、マザーフェライト基板に予めスルーホールを形成し、このスルーホールを電極用導体で充填した後、スルーホールを分断する位置でカットすることによって形成される。なお、各種電極はスルーホールに導体膜として形成したものであってもよい。また、多数個取りの手法で製作される場合、マザーフェライト基板に接着剤を介して第２のフェライト３３及び永久磁石４１をも積層した状態でカットされる。
【００１８】
第１のフェライト３２としては、ＹＩＧフェライトなどが用いられている。第２のフェライト３３も同じ材料が用いられるが、それに限らず高透磁率の材料であれば種々の材料を用いることができる。第１、第２及び第３導体３５，３６，３７や各種電極は銀や銀合金の厚膜又は薄膜として印刷、転写、フォトリソグラフィなどで形成することができる。絶縁層４３としては、ガラスやアルミナなどの誘電体厚膜、ポリイミドなどの樹脂膜などを用いることができる。
【００１９】
永久磁石４１は、通常、ストロンチウム系、バリウム系、ランタン−コバルト系のフェライトマグネットが用いられる。接着剤４２，４３としては、一液性の熱硬化型エポキシ接着剤を用いることが最適である。
【００２０】
平板状ヨーク１０は、高周波電磁回路を形成するとともにシールド機能を有するもので、前記フェライト・磁石素子３０の上面に封止樹脂１１を介して固定されている。
【００２１】
回路基板２０は、表面に、入力端子電極２１、出力端子電極２２、グランド端子電極２３が形成されている。前記フェライト・磁石素子３０及び抵抗素子Ｒ、コンデンサ素子Ｃは回路基板２０上に実装される。フェライト・磁石素子３０は、回路基板２０上に第１のフェライト３２の主面３２ａ，３２ｂが垂直方向に位置するように実装される。このとき、電極３５ａは入力端子電極２１に接続され、電極３６ａは出力端子電極２２に接続され、電極３７ｋはグランド端子電極２３に接続される。また、抵抗素子Ｒとコンデンサ素子Ｃは入力端子電極２１と出力端子電極２２に接続される。
【００２２】
前記接続関係によって、本２ポート型アイソレータは、図３に示す等価回路に構成される。即ち、第１導体３５と第２導体３６とは中点導体３８で接続され、第１導体３５の端部（電極３５ａ）が入力ポートＰ１とされ、第２導体３６の端部（電極３６ａ）が出力ポートＰ２とされ、第３導体３７の端部（電極３７ｋ）がグランドポートＰ３とされる。また、入力ポートＰ１と出力ポートＰ２との間に、抵抗素子Ｒとコンデンサ素子Ｃとが、第１導体３５及び第２導体３６に対してそれぞれ並列に接続される。第１導体３５、第２導体３６及び第３導体３７はそれぞれインダクタＬ１，Ｌ２，Ｌ３として磁気的に結合している。
【００２３】
以上の構成からなる２ポート型アイソレータにおいては、入力ポートＰ１に高周波電流が入力すると、第２導体３６及び第３導体３７に大きな高周波電流が流れて出力ポートＰ２から出力される。このとき、抵抗素子Ｒ、コンデンサ素子Ｃにはほとんど高周波電流が流れないため、挿入損失が悪化することがない。一方、出力ポートＰ２から入力された高周波電流は、第１導体３５とコンデンサ素子Ｃとで形成される並列共振回路によって減衰され、かつ、抵抗素子Ｒによって熱として放出される。これにて、挿入損失の悪化を伴うことなくアイソレーション特性が広帯域化する。
【００２４】
前記フェライト・磁石素子３０において、導体３５，３６，３７を設けた第１のフェライト３２の主面３２ａ，３２ｂに対向して第２のフェライトが重ねて配置されているため、永久磁石４１から第１のフェライト３２に印加される直流磁界が第１のフェライト３２の周辺部（特に、高さ方向の底部及び頂部）において大きくなり、挿入損失特性やアイソレーション特性が向上する。
【００２５】
具体的には、図６に示すように、第１のフェライト３２の高さ方向のＺ座標（底部を０μｍ、頂部を５００μｍとする）において、フェライト３２，３３や永久磁石４１の厚み方向のＹ座標（起点を第１のフェライト３２の厚み方向中央とする）に関する磁界強度分布は図７に示すとおりである。第２のフェライト３３が配置されていないと（ｔ：０ｍｍで示す曲線）、Ｚ座標の両端部で、即ち高さ方向の底部と頂部とで磁界が比較的大きく減衰する。厚みｔが０．１ｍｍの第２のフェライト３３を両側に配置すると、Ｚ座標の両端部の磁界強度が若干改善される。さらに、厚みｔが０．３ｍｍの第２のフェライト３３を両側に配置すると、Ｚ座標の両端部の磁界強度が大きく改善され、高さ方向にはほぼフラットな磁界強度を得ることができる。
【００２６】
前記２ポート型アイソレータの挿入損失特性を図８（Ａ）に示し、アイソレーション特性を図８（Ｂ）に示し、入力反射損失特性を図９（Ａ）に示し、出力反射損失特性を図９（Ｂ）に示す。いずれのグラフにおいても、実線は厚みｔを０．３ｍｍとした第２のフェライト３３を両側に配置した本発明例の特性を示し、点線は厚みｔを０ｍｍとした第２のフェライト３３が配置されていない比較例の特性を示している。
【００２７】
図８（Ａ），（Ｂ）から明らかなように、実線で示す本発明例は点線で示す比較例に対して挿入損失特性及びアイソレーション特性において好ましい結果を示している。本発明例では、周波数帯域１９１０〜１９９０ＭＨｚにおいて、挿入損失が−０．３８４〜−０．５１９ｄＢ、アイソレーションが−４．１８０〜−２０．０６３ｄＢである。
【００２８】
（他の実施例）
なお、本発明に係るフェライト・磁石素子は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
【００２９】
特に、第２のフェライトは第１のフェライトの一方の主面に対向してのみ配置されていてもよい。フェライト・磁石素子（非可逆回路素子）としての基本的な構成は従来から種々の態様があり、集中定数型のアイソレータとしては、前述した特許文献１に記載されている２ポート型のアイソレータを挙げることができる。磁気共鳴型のアイソレータであってもよい。
【００３０】
また、前記実施例において、永久磁石４１のＮ極とＳ極を反転させれば、入力ポートＰ１と出力ポートＰ２とが入れ替わる。さらに、前記第１、第２、及び第３導体３５，３６，３７の形状は種々に変更することができる。例えば、第１及び第２導体３５，３６は第１のフェライト３２の主面３２ａ上で２本に分岐していてもよく、側面に回り込んでいてもよい。また、回路基板２０を多層基板とし、コンデンサ素子Ｃなどを内部電極で構成してもよい。
【００３１】
さらに、第１、第２導体３５，３６に対する第３導体３７のターン数も０．５〜４．５ターン程度で任意のターン数に設定することができ、それぞれのターン数に応じた挿入損失特性、アイソレーション特性や入出力インピーダンス変換特性が得られる。
【産業上の利用可能性】
【００３２】
以上のように、本発明は、フェライト・磁石素子に有用であり、特に、挿入損失特性やアイソレーション特性が向上する点で優れている。
【符号の説明】
【００３３】
２０…回路基板
３０…フェライト・磁石素子
３２…第１のフェライト
３３…第２のフェライト
３５，３６，３７…導体（中心電極）
４１…永久磁石
【図１】
2012175201.tif 000003
【図２】
2012175201.tif 000004
【図３】
2012175201.tif 000005
【図４】
2012175201.tif 000006
【図５】
2012175201.tif 000007
【図６】
2012175201.tif 000008
【図７】
2012175201.tif 000009
【図８】
2012175201.tif 000010
【図９】
2012175201.tif 000011