(57)【要約】【課題】面積の増大を抑制しつつ、データを記憶する可変抵抗素子及び参照用の可変抵抗素子に個体差が生じたとしても、正確にデータを読み出すことが可能な半導体記憶装置を実現できるようにする。【解決手段】半導体記憶装置は、メモリセルがマトリックス状に配置されたメモリセルアレイと、参照抵抗値を生成する参照抵抗回路とを備えている。メモリセルは可変抵抗素子であるデータ記憶抵抗素子を有し、参照抵抗回路は、それぞれがデータ記憶抵抗素子と同じ構造を有する可変抵抗素子である第１の参照抵抗素子Ｒｒ１及び第２の参照抵抗素子Ｒｒ２を有している。第１の参照抵抗素子Ｒｒ１は、第１の抵抗値に設定され、第２の参照抵抗素子Ｒｒ２は、第１の抵抗値よりも低い第２の抵抗値に設定され、参照抵抗値は、第１の参照抵抗素子と第２の参照抵抗素子とを接続することにより生成した第１の抵抗値と第２の抵抗値との間の抵抗値である。【選択図】図６
2012027974.tif 000002
【特許請求の範囲】
【請求項１】
基板のメモリセル領域に形成され、複数のメモリセルが、マトリックス状に配列されたメモリセルアレイと、
基板の参照回路領域に形成され、参照抵抗値を生成する参照抵抗回路と、
前記メモリセルの抵抗値と前記参照抵抗値とを比較する比較回路とを備え、
前記メモリセルは、記憶したデータに対応して第１のデータ抵抗値又は該第１のデータ抵抗値よりも低い第２のデータ抵抗値となる可変抵抗素子であるデータ記憶抵抗素子を有し、
前記参照抵抗回路は、それぞれが前記データ記憶抵抗素子と同じ構造を有する可変抵抗素子である第１の参照抵抗素子及び第２の参照抵抗素子を有し、  
前記第１の参照抵抗素子は、第１の抵抗値に設定され、
前記第２の参照抵抗素子は、前記第１の抵抗値よりも低い第２の抵抗値に設定され、
前記参照抵抗値は、前記第１の参照抵抗素子と前記第２の参照抵抗素子とを接続することにより生成した前記第１の抵抗値と前記第２の抵抗値との間の抵抗値であることを特徴とする半導体記憶装置。
【請求項２】
前記第１の参照抵抗素子及び第２の参照抵抗素子は、複数であることを特徴とする請求項１に記載の半導体記憶装置。
【請求項３】
前記第１の参照抵抗素子の数と前記第２の参照抵抗素子の数とは等しいことを特徴とする請求項２に記載の半導体記憶装置。
【請求項４】
前記第１の参照抵抗素子の数と前記第２の参照抵抗素子の数とは異なっていることを特徴とする請求項２に記載の半導体記憶装置。
【請求項５】
前記第１の参照抵抗素子の数は、前記第２の参照抵抗素子の数よりも多いことを特徴とする請求項４に記載の半導体記憶装置。
【請求項６】
前記参照回路領域における、前記第１の参照抵抗素子の分布と前記第２の参照抵抗素子の分布とは、均一であることを特徴とする請求項２に記載の半導体記憶装置。
【請求項７】
前記参照回路領域において、前記第１の参照抵抗素子と前記第２の参照抵抗素子とは交互に配置されていることを特徴とする請求項６に記載の半導体記憶装置。
【請求項８】
前記メモリセル領域と前記参照回路領域とは、前記基板において隣接して配置されていることを特徴とする請求項２に記載の半導体記憶装置。
【請求項９】
前記参照抵抗回路は、前記第１の参照抵抗素子の２個以上を一括して前記第１の抵抗値に設定し、前記第２の参照抵抗素子の２個以上を一括して前記第２の抵抗値に設定する、参照抵抗素子設定回路を有していることを特徴とする請求項２に記載の半導体記憶装置。
【請求項１０】
前記参照抵抗回路は、前記第１の抵抗値を前記可変抵抗素子に設定可能な最も高い抵抗値よりも低く且つ最も低い抵抗値よりも高い抵抗値に設定し、前記第２の抵抗値を前記可変抵抗素子に設定可能な最も低い抵抗値よりも高く且つ前記第１の抵抗値よりも低い抵抗値に設定するための抵抗値変更回路を有し、
前記抵抗値変更回路は、前記第１の参照抵抗素子及び第２の参照抵抗素子の少なくとも一方に印加する電圧若しくは電流の値又は電圧若しくは電流を印加する時間を調整することを特徴とする請求項２に記載の半導体記憶装置。
【請求項１１】
前記参照抵抗回路は、前記第１の参照抵抗素子及び第２の参照抵抗素子の少なくとも一部を、前記参照抵抗値を生成するための第１の参照抵抗素子及び第２の参照抵抗素子として選択する参照抵抗素子選択回路を有していることを特徴とする請求項２に記載の半導体記憶装置。
【請求項１２】
前記参照抵抗素子選択回路は、選択する前記第１の参照抵抗素子の数及び選択する前記第２の参照抵抗素子の数を記憶するレジスタ又は不揮発性メモリを有していることを特徴とする請求項１１に記載の半導体記憶装置。
【請求項１３】
前記参照抵抗回路は、
前記メモリセルアレイの使用状況を示す状況情報を検知し、前記状況情報に基づいて状況情報信号を出力する状況情報検知回路と、
前記状況情報信号に基づいて最適個数情報信号を生成して出力する最適個数情報信号生成回路とを有し、
前記状況情報は、使用時間、アクセス回数、印加電圧、電流及び使用温度のうちの少なくとも１つに関する情報を含み、
前記最適個数情報信号生成回路は、予め記憶した前記参照抵抗値の生成に用いる前記第１の参照抵抗素子の数及び前記第２の参照抵抗素子の数と、前記状況情報信号との対応情報に基づいて前記状況情報信号から前記最適個数情報信号への変換を行い、
前記参照抵抗素子選択回路は、前記最適個数情報信号に基づいて、前記参照抵抗値の生成に用いる前記第１の参照抵抗素子及び第２の参照抵抗素子を選択することを特徴とする請求項１１に記載の半導体記憶装置。
【請求項１４】
前記参照抵抗回路は、前記データ記憶抵抗素子の少なくとも一部を第１の分布検出素子として用い、前記第１の分布検出素子の抵抗値の分布情報である第１の分布情報を検出する第１の分布情報検出回路を有し、
前記参照抵抗素子選択回路は、前記第１の分布情報に基づいて、前記参照抵抗値の生成に用いる前記第１の参照抵抗素子及び第２の参照抵抗素子を選択することを特徴とする請求項１１に記載の半導体記憶装置。
【請求項１５】
前記参照抵抗回路は、前記第１の参照抵抗素子及び第２の参照抵抗素子の少なくとも一部を第２の分布検出素子として用い、前記第２の分布検出素子の抵抗値の分布情報である第２の分布情報を検出する第２の分布情報検出回路を有し、
前記参照抵抗素子選択回路は、前記第２の分布情報に基づいて、前記参照抵抗値の生成に用いる前記第１の参照抵抗素子及び第２の参照抵抗素子を選択することを特徴とする請求項１１に記載の半導体記憶装置。
【請求項１６】
前記参照抵抗回路は、前記参照回路領域に形成された前記可変抵抗素子の一部であり、且つストレスを印加することにより前記第１の参照抵抗素子及び第２の参照抵抗素子よりも抵抗特性を劣化させた可変抵抗素子である、劣化検出素子を有し、
前記参照抵抗素子選択回路は、前記劣化検出素子の抵抗特性に基づいて、前記参照抵抗値の生成に用いる前記第１の参照抵抗素子及び第２の参照抵抗素子を選択することを特徴とする請求項１１に記載の半導体記憶装置。
【請求項１７】
前記ストレスは、使用環境温度によるストレス、アクセス回数によるストレス、データ反転回数によるストレス、印加電圧によるストレス、印加電流によるストレス及び印加時間によるストレスの少なくとも１つを含むことを特徴とする請求項１６に記載の半導体記憶装置。
【請求項１８】
前記データ記憶抵抗素子、第１の参照抵抗素子及び第２の参照抵抗素子は、前記基板の上に同一の平面パターンにより形成されていることを特徴とする請求項２に記載の半導体記憶装置。
【請求項１９】
前記メモリセルと接続され、前記メモリセルに記憶された情報に応じた第１の電気信号が出力されるビット線と、
前記参照抵抗回路と接続され、前記参照抵抗値に応じた第２の電気信号が出力される参照ビット線とをさらに備え、
前期比各回路は、前記ビット線及び参照ビット線と接続されたセンスアンプ回路であることを特徴とする請求項２に記載の半導体記憶装置。
【請求項２０】
前記ビット線は複数であり、
前記センスアンプ回路は、前記ビット線のうちの１つを選択的に接続する選択回路を有していることを特徴とする請求項１９に記載の半導体記憶装置。
【請求項２１】
前記メモリセル及び前記参照抵抗回路の少なくとも一方は、可変抵抗素子のみからなることを特徴とする請求項１９に記載の半導体記憶装置。
【請求項２２】
前記メモリセル及び前記参照抵抗回路の少なくとも一方は、可変抵抗素子と選択トランジスタとを含むことを特徴とする請求項１９に記載の半導体記憶装置。
【請求項２３】
前記メモリセル及び前記参照抵抗回路の少なくとも一方は、可変抵抗素子とダイオード素子とを含むことを特徴とする請求項１９に記載の半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体記憶装置に関し、特に可変抵抗素子と参照可変抵抗素子とを備えた半導体記憶装置に関する。
【背景技術】
【０００２】
近年、強磁性トンネル接合素子からなる可変抵抗素子を記憶媒体とした不揮発性半導体記憶装置が考案されている。強磁性トンネル接合素子は、積層された自由磁化層と固定磁化層とを有している。強磁性トンネル接合素子に閾値電圧よりも低い電圧又は高い電圧を印加することにより磁化層の状態が変化する。自由磁化層と固定磁化層とが同一方向に磁化した場合には抵抗値が低い低抵抗状態となり、自由磁化層と固定磁化層とが反対方向に磁化した場合には抵抗値が高い高抵抗状態となる。このため、高抵抗状態と低抵抗状態とを、「０」及び「１」のデータにそれぞれ対応させることによって強磁性トンネル接合素子にデータを記憶することができる。
【０００３】
データを記憶するメモリセル１ビットを２個の可変抵抗素子により形成し、２個の可変抵抗素子にそれぞれ相補的なデータを記憶させ、２個の可変抵抗素子の抵抗値を、互いに比較することにより、どちらの可変抵抗素子が低抵抗状態かを判定することができる。これによりメモリセルに記憶されたデータを読み出すことが可能となる。しかし、この方法では、１つのメモリセルに２個の可変抵抗素子が必要となるため、メモリ容量を大きくすると、占有面積及び製造コストの増大を無視できなくなる。
【０００４】
このため、メモリセル１ビットを１個の可変抵抗素子により形成する方法が検討されている。この場合には、メモリセルの抵抗値を何らかの参照用の抵抗値と比較することによりデータを読み出すことが一般的である。例えば、メモリセルと参照用の抵抗値を生成する参照セルとを設けた半導体記憶装置が報告されている（例えば、特許文献１を参照。）。図２６に示すように、電源ＶＤＤと接地ＧＮＤとの間に、固定抵抗素子５０５と記憶用の可変抵抗素子５０６とを直列に接続したメモリセル５０７と、固定抵抗素子５０２と可変抵抗素子である参照抵抗素子５０３とを直列に接続した参照セル５０４とが設けられている。参照抵抗素子５０３は、記憶用の可変抵抗素子５０６の高抵抗状態の抵抗値と低抵抗状態の抵抗値との間の抵抗値に設定されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−３１７４６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、前記従来の半導体記憶装置は、記憶用の可変抵抗素子、参照抵抗素子及び固定抵抗素子の特性のばらつきにより、記憶データが正確に読み出せなくなるおそれがある。可変抵抗素子及び固定抵抗素子は、ミクロンオーダーやサブミクロンオーダーの微細プロセスにより形成される。このため、抵抗値にばらつきが生じやすい。特に、強磁性トンネル接合素子である可変抵抗素子は、従来の半導体装置にはあまり用いられていない材料を使用する。このため一般的なダイナミックアクセスラム等と比べ、製造プロセスにおける特性の変化が生じやすい。
【０００７】
また、可変抵抗素子をマトリックス状に配置する場合には、可変抵抗素子を配置する位置によって抵抗値にばらつきが生じるおそれがある。また、ウェハ内に複数のチップを形成する場合には、チップごとのばらつきも大きくなるおそれがある。
【０００８】
可変抵抗素子の高抵抗状態の抵抗値と低抵抗状態の抵抗値との差が大きい場合にはばらつきを無視できるが、半導体記憶装置の微細化により、抵抗値の差は小さくなる傾向にある。
【０００９】
従来の半導体記憶装置においては、参照抵抗素子を可変にすることにより、抵抗値のばらつきに対応しようとしているが、メモリセル間における抵抗値のばらつきが大きくなると、参照抵抗素子を可変できるようにしたとしても、データを正確に読み出すことが困難となる。
【００１０】
本発明は、面積の増大を抑制しつつ、データを記憶する可変抵抗素子及び参照用の可変抵抗素子に個体差が生じたとしても、正確にデータを読み出すことが可能な半導体記憶装置を実現できるようにすることを目的とする。
【課題を解決するための手段】
【００１１】
前記の目的を達成するため、本発明は半導体記憶装置を、データ記憶抵抗素子と同一の構造を有する可変抵抗素子からなる参照抵抗素子を備え、高抵抗状態の参照抵抗素子と低抵抗状態の参照抵抗素子とにより参照抵抗値を生成する構成とする。
【００１２】
具体的に、本発明に係る半導体記憶装置は、基板のメモリセル領域に形成され、複数のメモリセルが、マトリックス状に配列されたメモリセルアレイと、基板の参照回路領域に形成され、参照抵抗値を生成する参照抵抗回路と、メモリセルの抵抗値と参照抵抗値とを比較する比較回路とを備え、メモリセルは、記憶したデータに対応して第１のデータ抵抗値又は該第１のデータ抵抗値よりも低い第２のデータ抵抗値となる可変抵抗素子であるデータ記憶抵抗素子を有し、参照抵抗回路は、それぞれがデータ記憶抵抗素子と同じ構造を有する可変抵抗素子である第１の参照抵抗素子及び第２の参照抵抗素子を有し、第１の参照抵抗素子は、第１の抵抗値に設定され、第２の参照抵抗素子は、第１の抵抗値よりも低い第２の抵抗値に設定され、参照抵抗値は、第１の参照抵抗素子と第２の参照抵抗素子とを接続することにより生成した第１の抵抗値と第２の抵抗値との間の抵抗値である。
【００１３】
本発明の半導体記憶装置は、参照抵抗回路がそれぞれがデータ記憶抵抗素子と同じ構造を有する可変抵抗素子である第１の参照抵抗素子及び第２の参照抵抗素子を有し、第１の抵抗値と第２の抵抗値との間の参照抵抗値を生成する。このため、データ記憶抵抗素子の抵抗特性のばらつきと参照抵抗素子の抵抗特性のばらつきとを連動させることができる。従って、データ記憶抵抗素子及び参照抵抗素子の抵抗特性のばらつきがある場合においても、第１のデータ抵抗値と第２のデータ抵抗値との間の参照抵抗値を容易に生成することができる。その結果、正確なデータの読み出しが可能となる。
【００１４】
本発明の半導体記憶装置において、第１の参照抵抗素子及び第２の参照抵抗素子は、複数としてもよい。
【００１５】
この場合において、第１の参照抵抗素子の数と第２の参照抵抗素子の数とは等しくてもよい。
【００１６】
また、第１の参照抵抗素子の数と第２の参照抵抗素子の数とは、異なっていてもよい。この場合において、第１の参照抵抗素子の数は、第２の参照抵抗素子の数よりも多くてもよい。
【００１７】
本発明の半導体記憶装置において、参照回路領域における、第１の参照抵抗素子の分布と第２の参照抵抗素子の分布とは、均一であることが好ましい。この場合において、参照回路領域において、第１の参照抵抗素子と第２の参照抵抗素子とは交互に配置されていてもよい。
【００１８】
本発明の半導体記憶装置において、メモリセル領域と参照回路領域とは、基板において隣接して配置されていてもよい。
【００１９】
本発明の半導体記憶装置において、参照抵抗回路は、第１の参照抵抗素子の２個以上を一括して第１の抵抗値に設定し、第２の参照抵抗素子の２個以上を一括して第２の抵抗値に設定する、参照抵抗素子設定回路を有していてもよい。
【００２０】
本発明の半導体記憶装置において、参照抵抗回路は、第１の抵抗値を可変抵抗素子に設定可能な最も高い抵抗値よりも低く且つ最も低い抵抗値よりも高い抵抗値に設定し、第２の抵抗値を可変抵抗素子に設定可能な最も低い抵抗値よりも高く且つ第１の抵抗値よりも低い抵抗値に設定するための抵抗値変更回路を有し、抵抗値変更回路は、第１の参照抵抗素子及び第２の参照抵抗素子の少なくとも一方に印加する電圧若しくは電流の値又は電圧若しくは電流を印加する時間を調整構成としてもよい。
【００２１】
本発明の半導体記憶装置において、参照抵抗回路は、第１の参照抵抗素子及び第２の参照抵抗素子の少なくとも一部を、参照抵抗値を生成するための第１の参照抵抗素子及び第２の参照抵抗素子として選択する参照抵抗素子選択回路を有していてもよい。
【００２２】
この場合において、参照抵抗素子選択回路は、選択する第１の参照抵抗素子の数及び選択する第２の参照抵抗素子の数を記憶するレジスタ又は不揮発性メモリを有していてもよい。
【００２３】
また、参照抵抗回路は、メモリセルアレイの使用状況を示す状況情報を検知し、状況情報に基づいて状況情報信号を出力する状況情報検知回路と、状況情報信号に基づいて最適個数情報信号を生成して出力する最適個数情報信号生成回路とを有し、状況情報は、使用時間、アクセス回数、印加電圧、電流及び使用温度のうちの少なくとも１つに関する情報を含み、最適個数情報信号生成回路は、予め記憶した参照抵抗値の生成に用いる第１の参照抵抗素子の数及び第２の参照抵抗素子の数と、状況情報信号との対応情報に基づいて状況情報信号から最適個数情報信号への変換を行い、参照抵抗素子選択回路は、最適個数情報信号に基づいて、参照抵抗値の生成に用いる第１の参照抵抗素子及び第２の参照抵抗素子を選択する構成としてもよい。
【００２４】
さらに、参照抵抗回路は、データ記憶抵抗素子の少なくとも一部を第１の分布検出素子として用い、第１の分布検出素子の抵抗値の分布情報である第１の分布情報を検出する第１の分布情報検出回路を有し、参照抵抗素子選択回路は、第１の分布情報に基づいて、参照抵抗値の生成に用いる第１の参照抵抗素子及び第２の参照抵抗素子を選択してもよい。また、第１の参照抵抗素子及び第２の参照抵抗素子の少なくとも一部を第２の分布検出素子として用い、第２の分布検出素子の抵抗値の分布情報である第２の分布情報を検出する第２の分布情報検出回路を有し、参照抵抗素子選択回路は、第２の分布情報に基づいて、参照抵抗値の生成に用いる第１の参照抵抗素子及び第２の参照抵抗素子を選択してもよい。
【００２５】
本発明の半導体記憶装置において、参照抵抗回路は、参照回路領域に形成された可変抵抗素子の一部であり、且つストレスを印加することにより第１の参照抵抗素子及び第２の参照抵抗素子よりも抵抗特性を劣化させた可変抵抗素子である、劣化検出素子を有し、参照抵抗素子選択回路は、劣化検出素子の抵抗特性に基づいて、参照抵抗値の生成に用いる第１の参照抵抗素子及び第２の参照抵抗素子を選択する構成としてもよい。
【００２６】
この場合において、ストレスは、使用環境温度によるストレス、アクセス回数によるストレス、データ反転回数によるストレス、印加電圧によるストレス、印加電流によるストレス及び印加時間によるストレスの少なくとも１つを含んでいればよい。
【００２７】
本発明の半導体記憶装置において、データ記憶抵抗素子、第１の参照抵抗素子及び第２の参照抵抗素子は、基板の上に同一の平面パターンにより形成されていてもよい。
【００２８】
本発明の半導体記憶装置は、メモリセルと接続され、メモリセルに記憶された情報に応じた第１の電気信号が出力されるビット線と、参照抵抗回路と接続され、参照抵抗値に応じた第２の電気信号が出力される参照ビット線とをさらに備え、前期比各回路は、ビット線及び参照ビット線と接続されたセンスアンプ回路としてもよい。
【００２９】
本発明の半導体記憶装置において、ビット線は複数であり、センスアンプ回路は、ビット線のうちの１つを選択的に接続する選択回路を有していてもよい。
【００３０】
本発明の半導体記憶装置において、メモリセル及び参照抵抗回路の少なくとも一方は、可変抵抗素子のみとしてもよく、可変抵抗素子と選択トランジスタとを含んでいてもよく、可変抵抗素子とダイオード素子とを含んでいてもよい。
【発明の効果】
【００３１】
本発明に係る半導体記憶装置によれば、面積の増大を抑制しつつ、製造プロセスによってデータを記憶する可変抵抗素子及び参照用の可変抵抗素子に個体差が生じたとしても、正確にデータを読み出すことが可能となる。
【図面の簡単な説明】
【００３２】
【図１】一実施形態に係る半導体記憶装置を示す平面図である。
【図２】一実施形態に係る半導体記憶装置をウェハ上に形成する際の配置例を示す平面図である。
【図３】一実施形態に係る半導体記憶装置のメモリセルアレイの配置例を示す平面図である。
【図４】（ａ）〜（ｄ）は一実施形態に係る半導体記憶装置のメモリセルの構成例を示す回路図である。
【図５】（ａ）〜（ｄ）は一実施形態に係る半導体記憶装置の参照抵抗回路の構成例を示す回路図である。
【図６】一実施形態に係る半導体記憶装置の参照抵抗素子アレイの構成例を示す回路図である。
【図７】一実施形態に係る半導体記憶装置の参照抵抗素子アレイの構成例を示す回路図である。
【図８】一実施形態に係る半導体記憶装置の参照抵抗素子の抵抗値の分布を示すグラフである。
【図９】一実施形態に係る半導体記憶装置の参照抵抗素子アレイの構成例を示す回路図である。
【図１０】一実施形態に係る半導体記憶装置の参照抵抗素子の抵抗値の分布を示すグラフである。
【図１１】一実施形態に係る半導体記憶装置の参照抵抗素子アレイの構成例を示す回路図である。
【図１２】一実施形態に係る半導体記憶装置の参照抵抗素子アレイの配置例を示す平面図である。
【図１３】一実施形態に係る半導体記憶装置の参照抵抗設定回路の構成例を示す回路図である。
【図１４】一実施形態に係る半導体記憶装置の参照抵抗設定回路の駆動例を示す表である。
【図１５】一実施形態に係る半導体記憶装置の参照抵抗設定回路の駆動例を示す表である。
【図１６】一実施形態に係る半導体記憶装置の参照抵抗設定回路の構成例を示す回路図である。
【図１７】一実施形態に係る半導体記憶装置の参照抵抗素子の抵抗値の分布を示すグラフである。
【図１８】一実施形態に係る半導体記憶装置の参照抵抗素子選択回路の構成例を示すブロック図である。
【図１９】一実施形態に係る半導体記憶装置の参照抵抗素子選択回路の構成例を示すブロック図である。
【図２０】（ａ）及び（ｂ）は一実施形態に係る半導体記憶装置の参照抵抗素子の抵抗値の分布を示すグラフであり、（ａ）は製造直後の状態を示し、（ｂ）は劣化後の状態を示す。
【図２１】一実施形態に係る半導体記憶装置の状況情報検知回路及び最適個数情報生成回路の構成例を示すブロック図である。
【図２２】一実施形態に係る半導体記憶装置の分布情報検出回路の構成例を示すブロック図である。
【図２３】一実施形態に係る半導体記憶装置のセンスアンプ回路の構成例を示すブロック図である。
【図２４】一実施形態に係る半導体記憶装置のセンスアンプ回路の構成例を示すブロック図である。
【図２５】一実施形態に係る半導体記憶装置のセンスアンプ回路の構成例を示すブロック図である。
【図２６】従来例に係る半導体記憶装置の、メモリセル及び参照セルを示す回路図である。
【発明を実施するための形態】
【００３３】
（一実施形態）
図１は、一実施形態に係る半導体記憶装置の平面構成を示している。図１に示すように、基板１０１の参照回路形成領域１０２に形成された参照抵抗回路１２１と、メモリセル形成領域１０３に形成されたメモリセルアレイ１３１とを備えている。参照抵抗回路１２１は、複数の参照抵抗素子Ｒｒがマトリックス状に配置された参照抵抗素子アレイ１２４を有している。メモリセルアレイ１３１は、マトリックス状に配置された複数のメモリセル１３６を有している。メモリセル１３６はデータ記憶抵抗素子Ｒｄを有している。図１において、参照抵抗素子アレイ１２４に含まれる参照抵抗素子Ｒｒを４個とし、メモリセルアレイ１３１に含まれるメモリセル１３６を１６個としているが、参照抵抗素子Ｒｒ及びメモリセル１３６の数はこれに限らない。
【００３４】
半導体記憶装置を製造する場合には、図２に示すように１枚のウェハ２００に複数の半導体チップ２０１を形成する。製造プロセスのばらつきにより、パターン寸法、形状、膜厚及び膜質等に微視的なばらつきが生じる。例えば、高抵抗状態の抵抗値が５００ｋΩで、低抵抗状態の抵抗値が５０ｋΩとなるように設計した、１μｍ角の膜厚が１００ｎｍの可変抵抗素子の場合、寸法及び膜厚のばらつきにより抵抗値が１０％以上ばらつく。特に、図２においてウェハ２００のほぼ中央に形成された半導体チップ２０１と、ウェハの外縁部に形成された半導体チップ２０１との間には抵抗値のばらつきが生じやすい。一般的に半導体チップ間におけるばらつきよりも小さいが、同一の半導体チップの中においても抵抗値のばらつきが生じる。例えば、図３に示すように半導体チップ２０１内の離れた位置に複数のメモリセルアレイ１３１が形成されている場合には、メモリセルアレイ間において抵抗値のばらつきが生じやすい。このため、図１に示すように、参照回路形成領域１０２とメモリセル形成領域１０３とは、基板１０１において隣接して配置することが好ましい。参照抵抗回路１２１とメモリセルアレイ１３１とを隣接して配置することにより、参照抵抗回路１２１を構成する参照抵抗素子Ｒｒとメモリセルを構成するデータ記憶抵抗素子Ｒｄとの特性のばらつきを小さく抑えることが可能となる。
【００３５】
メモリセル１３６は、図４（ａ）に示すように強磁性トンネル接合素子からなる可変抵抗素子であるデータ記憶抵抗素子Ｒｄを有している。図４（ａ）においてデータ記憶抵抗素子Ｒｄは、電源線ＤＬとビット線ＢＬとの間に接続されている。データ記憶抵抗素子Ｒｄに所定の電圧又は電流を印加することにより、第１のデータ抵抗値を有する高抵抗状態と、第１のデータ抵抗値よりも低い第２のデータ抵抗値を有する低抵抗状態とを切り換えることができる。メモリセル１３６をデータ記憶抵抗素子Ｒｄのみにより構成すれば、メモリセル１３６の構成が簡略化されメモリセル１３６の占有面積を小さくすることができる。なお、図４（ｂ）及び図４（ｃ）に示すように、メモリセル１３６をデータ記憶抵抗素子Ｒｄとワード線ＷＬにより制御される選択トランジスタＴｒ１との組み合わせとしてもよい。選択トランジスタＴｒ１を用いることにより、安定したセルの選択動作を行うことが可能となる。また、図４（ｄ）に示すように、メモリセル１３６をデータ記憶抵抗素子ＲｄとダイオードＤ１との組み合わせとしてもよい。ダイオードＤ１とデータ記憶抵抗素子Ｒｄとを直列に接続することにより、データ記憶抵抗素子Ｒｄの抵抗変化を検出する感度を高くすることができ、動作マージンを拡げることが可能となる。
【００３６】
参照抵抗回路１２１は、図５（ａ）に示すように、複数の参照抵抗素子Ｒｒからなる参照抵抗素子アレイ１２４により構成されている。図５（ａ）において、参照抵抗素子アレイ１２４は、電源線ＤＬと参照ビット線／ＢＬとの間に接続されている。なお、図５（ｂ）及び図５（ｃ）に示すように、参照抵抗素子アレイ１２４とワード線ＷＬにより制御される選択トランジスタＴｒ２との組み合わせとしてもよい。また、図５（ｄ）に示すように参照抵抗素子アレイ１２４とダイオードＤ２との組み合わせとしてもよい。
【００３７】
参照抵抗素子アレイ１２４は、図６に示すように、端子Ｒａｉと端子Ｒａｏとの間に接続された複数の参照抵抗素子Ｒｒにより構成されている。参照抵抗素子Ｒｒは、データ記憶抵抗素子Ｒｄと同じ構造を有する強磁性トンネル接合素子からなる可変抵抗素子である。参照抵抗素子Ｒｒは、第１の抵抗値に設定された第１の参照抵抗素子Ｒｒ１と、第１の抵抗値よりも低い第２の抵抗値に設定された第２の参照抵抗素子Ｒｒ２とを含む。図６においては、第１の参照抵抗素子Ｒｒ１と第２の参照抵抗素子Ｒｒ２とがそれぞれ１つずつ直列に接続された参照抵抗素子ペア１２６が２組並列に接続されている。参照抵抗素子Ｒｒは、データ記憶抵抗素子Ｒｄと同一の構造を有する可変抵抗素子である。ここで、同一の構造とは、同一の材料からなり、実質的に同一の膜厚及び平面パターン等を有する膜により形成されていることを意味する。通常は、データ記憶抵抗素子Ｒｄと参照抵抗素子Ｒｒとは同一の製造プロセスにより実質的に同時に成膜され、成膜された膜のパターニングも同一の製造プロセスにより実質的に同時に行われる。その結果、ここでいう同一の構造とは、成膜工程又はパターニング工程で発生する膜厚ばらつきやパターニング寸法ばらつき等をその許容範囲として含んでいる。このため、参照抵抗回路１２１における参照抵抗素子Ｒｒの抵抗特性のばらつきと、メモリセルアレイ１３１におけるデータ記憶抵抗素子の抵抗特性のばらつきとは、相互に連動する。
【００３８】
第１の参照抵抗素子Ｒｒ１の抵抗値をＲH、低抵抗状態に設定された第２の参照抵抗素子Ｒｒ２の抵抗値をＲLとした場合、参照抵抗素子アレイ１２４の抵抗値は抵抗値ＲHと抵抗値ＲLとが平均化された（ＲH＋ＲL）／２となる。データ記憶抵抗素子Ｒｄと参照抵抗素子Ｒｒとは基本的に同じ抵抗特性を有している。このため、参照抵抗素子アレイ１２４の抵抗値は、データ記憶抵抗素子Ｒｄの高抵抗状態である第１のデータ抵抗値と低抵抗状態である第２のデータ抵抗値とのほぼ中間の抵抗値となる。従って、データ記憶抵抗素子Ｒｄの抵抗値を参照抵抗素子アレイ１２４の抵抗値である参照抵抗値と比較することにより、データ記憶抵抗素子Ｒｄに記憶されているデータを読み出すことができる。
【００３９】
図６においてノードＡとノードＡ’とは接続されていないが、接続されていても同様の効果が得られる。また、図６においては、端子Ｒａｉには第１の参照抵抗素子Ｒｒ１が２つ接続され、端子Ｒａｏには第２の参照抵抗素子Ｒｒ２が２つ接続されているが、端子Ｒａｉに第１の参照抵抗素子Ｒｒ１と第２の参照抵抗素子Ｒｒ２とが１つずつ接続され、端子Ｒａｏに第１の参照抵抗素子Ｒｒ１と第２の参照抵抗素子Ｒｒ２とが１つずつ接続された構成としても同様の効果が得られる。
【００４０】
参照抵抗素子アレイ１２４は、図７に示すような構成としてもよい。図７においては、直列に接続された端子Ｒａｉと端子Ｒａｏとの間に、第１の参照抵抗素子Ｒｒ１が複数配置された第１の参照抵抗素子アレイ１２４Ａと、第２の参照抵抗素子Ｒｒ２が複数配置された第２の参照抵抗素子アレイ１２４Ｂとが複数接続されている。具体的に、第１の参照抵抗素子アレイ１２４Ａは、第１の抵抗値を示す高抵抗状態に設定した第１の参照抵抗素子Ｒｒ１がｎ個直列に接続され、さらにこれがｎ組並列に接続されている。第２の参照抵抗素子アレイ１２４Ｂは、低抵抗状態に設定した第２の参照抵抗素子Ｒｒ２がｎ個直列に接続され、さらにこれがｎ組並列に接続されている。第１の参照抵抗素子アレイ１２４Ａと第２の参照抵抗素子アレイ１２４Ｂとが１つずつ直列に接続された参照抵抗素子アレイのペアが２組並列に接続されている。このため、第１の参照抵抗素子Ｒｒ１及び第２の参照抵抗素子Ｒｒ２は、ｎ×ｎ×２（但し、ｎは１以上の整数である。）個設けられている。ｎが１の場合には、図６と同じ構成となる。
【００４１】
参照抵抗素子アレイ１２４の参照抵抗値は第１の抵抗値ＲHと第２の抵抗値ＲLとが平均化された（ＲH＋ＲL）／ｎとなる。従って、参照抵抗素子アレイ１２４の参照抵抗値を、メモリセル１３６のデータ記憶抵抗素子Ｒｄの第１のデータ抵抗値と第２のデータ抵抗値とのほぼ中間の抵抗値に容易に設定することができる。
【００４２】
ｎを大きくすることにより、次のような効果が得られる。図８は、参照抵抗素子Ｒｒの抵抗値の分布の例を示している。図８において、横軸は抵抗値であり、縦軸は参照抵抗素子の個数である。
【００４３】
製造プロセスにおけるばらつき等により、参照抵抗素子Ｒｒの抵抗値には多少の個体差が生じる。高抵抗状態に設定した参照抵抗素子Ｒｒの抵抗値の分布をＤ１とし、低抵抗状態に設定した参照抵抗素子Ｒｒ２の抵抗値の分布をＤ２とする。分布Ｄ１及び分布Ｄ２は統計的にほぼ正規分布となると考えられる。このため、図７に示す参照抵抗素子アレイ１２４において、参照抵抗値を生成するために用いる第１の参照抵抗素子Ｒｒ１及び第２の参照抵抗素子Ｒｒ２の数が十分に多ければ、参照抵抗値は、分布Ｄ１の平均値Ａｒ１と分布Ｄ２の平均値Ａｒ２との中央値ＡｒＭとほぼ等しくなる。このため分布Ｄ１の下限及び分布Ｄ２の上限との差を十分に確保することができる。
【００４４】
一方、ｎが小さい場合には、第１の参照抵抗素子アレイ１２４Ａ及び第２の参照抵抗素子アレイ１２４Ｂの抵抗値が、分布Ｄ１の平均値Ａｒ１及び分布Ｄ２の平均値Ａｒ２とずれてしまうおそれがある。例えば、第１の参照抵抗素子アレイ１２４Ａの抵抗値がＡｒ１よりも高いＦ３Ｒ１Ｈとなり、第２の参照抵抗素子アレイ１２４Ｂの抵抗値がＡｒ２よりも高いＦ３Ｒ１Ｌとなる場合があり得る。この場合には、参照抵抗値はＡｒＭよりも高いＦ３Ｒ１Ｍとなり、参照抵抗値と分布Ｄ１の下限との差が分布Ｄ２の上限との差よりも小さくなる。このため、データ記憶抵抗素子Ｒｄのデータを安定して読み出せなくなるおそれがある。また、第１の参照抵抗素子アレイ１２４Ａの抵抗値が分布Ｄ１の下限近くのＦ３Ｒ２Ｈとなり、第２の参照抵抗素子アレイ１２４Ｂの抵抗値が分布Ｄ２の下限近くのＦ３Ｒ２Ｌとなると、参照抵抗値は分布Ｄ２の上限よりも低くなってしまう。このような場合には、データを読み出すことができないメモリセルが発生してしまう。
【００４５】
このようにｎの数を大きくすることにより、データを誤って読み出す可能性をさらに小さくすることができる。ｎの値は大きいほど好ましいが、少なくとも８以上とすることが好ましい。
【００４６】
図７において、第１の参照抵抗素子アレイ１２４Ａ及び第２の参照抵抗素子アレイ１２４Ｂの内部において、参照抵抗素子同士を並列に接続してもよい。また、第１の参照抵抗素子アレイ１２４Ａと第２の参照抵抗素子アレイ１２４Ｂとに分割せずに、ｎ個の第１の参照抵抗素子Ｒｒ１とｎ個の第２の参照抵抗素子Ｒｒ２とを直列に接続し、これを２ｎ組並列に接続してもよい。また、端子Ｒａｉ側に第２の参照抵抗素子アレイ１２４Ｂを配置し、端子Ｒａｏ側に第１の参照抵抗素子アレイ１２４Ａを配置してもよい。
【００４７】
また、第１の参照抵抗素子アレイ１２４Ａに含まれる第１の参照抵抗素子Ｒｒ１の数及び第２の参照抵抗素子アレイ１２４Ｂに含まれる第２の参照抵抗素子Ｒｒ２の数をそれぞれｎ個としたが、第１の参照抵抗素子アレイ１２４Ａを構成する第１の参照抵抗素子Ｒｒ１の個数と第２の参照抵抗素子アレイ１２４Ｂを構成する第２の参照抵抗素子Ｒｒ２の個数とは異なっていてもよい。
【００４８】
さらに、図９に示すように、第１の参照抵抗素子アレイ１２４Ａは、第１の参照抵抗素子Ｒｒ１をｎ１個直列に接続し、これをｎ２組並列に接続した構成とし、第２の参照抵抗素子アレイ１２４Ｂは、第２の参照抵抗素子Ｒｒ２をｍ１個直列に接続し、これをｍ２組並列に接続した構成としてもよい（但し、ｎ１、ｎ２、ｍ１及びｍ２は１以上の整数であり、ｎ１≠ｎ２、ｍ１≠ｍ２、ｎ１×ｎ２≠ｍ１×ｍ２である。）。この場合には、第１の参照抵抗素子アレイ１２４Ａの抵抗値は（ｎ１×ＲH）／ｎ２となり、第２の参照抵抗素子アレイ１２４Ｂの抵抗値は、（ｍ１×ＲL）／ｍ２となる。従って、参照抵抗素子アレイ１２４の参照抵抗値は、（（ｎ１×ｍ２×ＲH）＋（ｎ２×ｍ１×ＲL））／（２×ｎ２×ｍ２）となる。
【００４９】
このような構成とすることにより以下の効果が得られる。図１０は、参照抵抗素子Ｒｒの抵抗値の分布の例を示している。図１０において、横軸は抵抗値であり、縦軸は参照抵抗素子の個数である。
【００５０】
参照抵抗素子Ｒｒの抵抗値のばらつきは、設定する抵抗値によって異なっている場合があり、例えば図１０に示すように、分布Ｄ１のばらつきが分布Ｄ２のばらつきと比べて大きい場合が生じうる。この場合には、ばらつきが大きい比較的高い抵抗値に設定する第１の参照抵抗素子Ｒｒ１に最適な個数と分布のばらつきが小さい比較的低い抵抗値に設定する第２の参照抵抗素子Ｒｒ２に最適な個数とは異なった値となる。このため、第１の参照抵抗素子Ｒｒ１及び第２の参照抵抗素子Ｒｒ２のそれぞれに、分布のばらつきに応じた個数を設定することが好ましい。
【００５１】
さらに、第１の参照抵抗素子アレイ１２４Ａの抵抗値を分布Ｄ１の平均値Ａｒ１とし、第２の参照抵抗素子アレイ１２４Ｂの抵抗値を分布Ｄ２の平均値Ａｒ２とした場合に、図７に示す参照抵抗素子アレイ１２４の場合には、参照抵抗値はＡｒ１とＡｒ２との中央値ＡｒＭとなり、分布Ｄ１のばらつきが大きい場合には、参照抵抗値が分布Ｄ１の範囲に入ってしまうおそれがある。参照抵抗素子アレイ１２４を図１０に示すような構成とすることにより、第１の参照抵抗素子アレイ１２４Ａ及び第２の参照抵抗素子アレイ１２４Ｂの抵抗値を、分布Ｄ１の平均値Ａｒ１及び分布Ｄ２の平均値Ａｒ２からずらすことができる。これにより、参照抵抗値を分布Ｄ１の下限と、分布Ｄ２の上限との中央付近のＡｒＮに設定することが可能となる。
【００５２】
ｎ１、ｎ２、ｍ１及びｍ２は、参照抵抗素子Ｒｒの抵抗特性のばらつきの分布に応じて決定すればよい。一般的には、第１の参照抵抗素子Ｒｒ１の個数（ｎ１×ｎ２）を、第２の参照抵抗素子Ｒｒ２の個数（ｍ１×ｍ２）よりも多くすることが好ましい。
【００５３】
一般的に、参照抵抗素子Ｒｒの抵抗値のばらつきは、図１０に示すように抵抗値が高い第１の抵抗値の方が、抵抗値が低い第２の抵抗値よりも大きくなりやすい。（ｎ１×ｎ２）を（ｍ１×ｍ２）よりも大きくすることにより、高抵抗状態の第１の参照抵抗素子Ｒｒ１を平均化する個数が低抵抗状態の第２の参照抵抗素子Ｒｒ２を平均化する個数よりも多くなる。このため、高抵抗状態の第１の参照抵抗素子アレイ１２４Ａを、精度がより高い平均化した状態にすることができる。
【００５４】
図９においても、図７と同様に参照抵抗素子同士を並列に接続してもよい。また、端子Ｒａｉ側に第２の参照抵抗素子アレイ１２４Ｂを配置し、端子Ｒａｏ側に第１の参照抵抗素子アレイ１２４Ａを配置してもよい。
【００５５】
また、図１１に示すように、図６に示した２個の第１の参照抵抗素子Ｒｒ１と２個の第２の参照抵抗素子Ｒｒ２とにより構成された単位アレイ１２７をｎ個直列に接続し（ｎは１以上の整数である。）、これをｍ組並列に接続した構成としてもよい（ｍは１以上の整数である。）。この場合には、参照抵抗素子アレイ１２４の抵抗値は（ｎ×（ＲH＋ＲL））／（２×ｍ）となる。このような構成とした場合にも、図９に示した参照抵抗素子アレイと同様に、ｎ及びｍの値を調整することにより、参照抵抗値を分布Ｄ１の下限と分布Ｄ２の上限との中央付近にすることが容易にできる。この場合の、ｎ及びｍの値は参照抵抗素子Ｒｒの抵抗値の分布に応じて決定すればよいが、一般的にｎをｍよりも大きくする方が好ましい。ｎをｍよりも大きくすれば、直列に接続された単位アレイ１２７の個数が、並列に接続された個数よりも多くなり、参照抵抗値をＡｒ２側にシフトすることが可能となる。但し、ｎとｍとは等しくてもよい。ｎとｍとが共に１の場合には図６の構成となる。
【００５６】
第１の参照抵抗素子Ｒｒ１と第２の参照抵抗素子Ｒｒ２とは、どの様に配置してもよい。但し、参照回路形成領域の一定の面積の領域に着目した場合、その領域内に平均的に配置されている方が好ましい。例えば、第１の参照抵抗素子Ｒｒ１の個数と第２の参照抵抗素子Ｒｒ２の個数とが等しい場合には、図１２（ａ）に示すように、第１の参照抵抗素子Ｒｒ１と第２の参照抵抗素子Ｒｒ２とを交互に配置することが好ましい。また、第１の参照抵抗素子Ｒｒ１の個数と第２の参照抵抗素子Ｒｒ２の個数とが異なる場合にも、例えば図１２（ｂ）に示すように、一定の規則性を有し、面積が等しい単位領域内における第１の参照抵抗素子Ｒｒ１の個数と第２の参照抵抗素子Ｒｒ２の個数との比率が一定となるようにすることが好ましい。図１２（ｂ）では、４×４の単位領域内における第１の参照抵抗素子Ｒｒ１の個数と第２の参照抵抗素子Ｒｒ２の個数との比率が３：１の場合を示しているが、一定の領域内における比率が一定となるようにすればどの様な配置であってもよい。
【００５７】
第１の参照抵抗素子Ｒｒ１と第２の参照抵抗素子Ｒｒ２とを偏って配置すると、第１の参照抵抗素子Ｒｒ１の抵抗値の分布Ｄ１と、第２の参照抵抗素子Ｒｒ２の抵抗値の分布Ｄ２とのずれが大きくなる。このため、参照抵抗素子アレイ１２４の抵抗値と、分布Ｄ１の下限と分布Ｄ２の上限との中央値とのずれが大きくなる。第１の参照抵抗素子Ｒｒ１と第２の参照抵抗素子Ｒｒ２とを交互に又は一定の範囲内における比率が等しくなるように配置すれば、第１の参照抵抗素子Ｒｒ１の抵抗値の分布Ｄ１のばらつき及び第２の参照抵抗素子Ｒｒ２の抵抗値の分布Ｄ２のばらつきを小さくし、分布Ｄ１の下限と分布Ｄ２の上限との中央値と、参照抵抗値とのずれを小さくすることができる。
【００５８】
第１の参照抵抗素子Ｒｒ１の抵抗値及び第２の参照抵抗素子Ｒｒ２の抵抗値は、図１３に示すような参照抵抗素子設定回路１４１を用いて設定すればよい。参照抵抗素子設定回路１４１は、参照抵抗素子Ｒｒの両端にそれぞれ接続された複数のトランスファーゲートを有している。図１３においては、２個の第１の参照抵抗素子Ｒｒ１の間に第２の参照抵抗素子Ｒｒ２が直列に接続され、さらにそれが３組並列に接続されている参照抵抗素子アレイ１２４を設定する場合を示している。参照抵抗素子設定回路１４１は、１番目の第１の参照抵抗素子Ｒｒ１の第２の参照抵抗素子Ｒｒ２と接続されていない方の端子と接続された第１のトランスファーゲートＴＧ１と、１番目の第１の参照抵抗素子Ｒｒ１と第２の参照抵抗素子Ｒｒ２との接続ノードと接続された第２のトランスファーゲートＴＧ２と、第２の参照抵抗素子Ｒｒ２と２番目の第１の参照抵抗素子Ｒｒ１との接続ノードと接続された第３のトランスファーゲートＴＧ３と、２番目の第１の参照抵抗素子Ｒｒ１の第２の参照抵抗素子と接続されていない方の端子と接続された第４のトランスファーゲートＴＧ４とを有している。第１のトランスファーゲートＴＧ１〜第４のトランスファーゲートＴＧ４は、それぞれコントロール端子ＣＴＲ１〜コントロール端子ＣＴＲ４と接続されており、それぞれ端子ＲＤＬ１〜電源端子ＲＤＬ４と参照抵抗素子Ｒｒの端子との接続と遮断とを切り換えることができる。
【００５９】
以下に、参照抵抗素子設定回路１４１の動作について説明する。図１４に示すように、ステップ１において全てのトランスファーゲートをオフ状態とする。次に、ステップ２において、第３のトランスファーゲートＴＧ３及び第４のトランスファーゲートＴＧ４をオフ状態とし、第１のトランスファーゲートＴＧ１及び第２のトランスファーゲートＴＧ２をオン状態とすることにより、端子ＲＤＬ１と端子ＲＤＬ２との間に接続された３個の第１の参照抵抗素子Ｒｒ１に対し、端子ＲＤＬ１及び端子ＲＤＬ２から電圧又は電流を印加する。次に、ステップ３において、第１のトランスファーゲートＴＧ１及び第４のトランスファーゲートＴＧ４をオフ状態とし、第２のトランスファーゲートＴＧ２及び第３のトランスファーゲートＴＧ３をオン状態とすることにより、端子ＲＤＬ２と端子ＲＤＬ３との間に接続された３個の第２の参照抵抗素子Ｒｒ２に対し、端子ＲＤＬ２及び端子ＲＤＬ３から電圧又は電流を印加する。次に、ステップ４において、第１のトランスファーゲートＴＧ１及び第２のトランスファーゲートＴＧ２をオフ状態とし、第３のトランスファーゲートＴＧ３及び第４のトランスファーゲートＴＧ４をオンすることにより、端子ＲＤＬ３と端子ＲＤＬ４との間に接続された３個の第１の参照抵抗素子Ｒｒ１に対し、端子ＲＤＬ３及び端子ＲＤＬ４から電圧又は電流を印加する。次にステップ５で全てのトランスファーゲートをオフ状態とする。
【００６０】
このようにすれば、一度に複数の参照抵抗素子Ｒｒの抵抗値を設定できる。同一条件で参照抵抗素子Ｒｒの抵抗値を設定することにより、参照抵抗素子Ｒｒの抵抗値のばらつきを小さくすることが可能となる。また、設定に伴う時間を大幅に短縮することができるので、時間短縮によるコスト削減を達成することも可能である。また、参照抵抗素子アレイ１２４を構成する参照抵抗素子Ｒｒの電気的検査を同時に行うこともでき、半導体記憶装置の電気的検査の時間を短縮することも可能となる。
【００６１】
また、図１５に示すようなステップにより参照抵抗素子Ｒｒの抵抗値を設定してもよい。この場合には、全ての第１の参照抵抗素子Ｒｒ１に対して一括して抵抗値を設定できる。このため、さらに抵抗値のばらつきを低減すると共に、設定時間の短縮も可能となる。
【００６２】
なお、例として、６個の第１の参照抵抗素子Ｒｒ１と、３個の第２の参照抵抗素子Ｒｒ２とからなる参照抵抗素子アレイ１２４を示したが、列方向には第１の参照抵抗素子Ｒｒ１と第２の参照抵抗素子Ｒｒ２とが交互に配置され、行方向には同じ種類の参照抵抗素子Ｒｒが配置されているマトリックス状の参照抵抗素子アレイ１２４であれば参照抵抗素子Ｒｒの数はどの様に設定してもよい。
【００６３】
また、列方向に第１の参照抵抗素子Ｒｒ１と第２の参照抵抗素子Ｒｒ２とが交互に配置されている必要はない、図１６に示すように、２個の第１の参照抵抗素子Ｒｒ１と１個の第２の参照抵抗素子Ｒｒ２とが交互に配置されている参照抵抗素子アレイ１２４の場合には、参照抵抗素子アレイ１２４の両端と、第１の参照抵抗素子Ｒｒ１と第２の参照抵抗素子Ｒｒ２とが接続されたノードにトランスファーゲートの出力を接続すればよい。図１６は、連続して配置された第１の参照抵抗素子Ｒｒ１の数ｎが２であり、連続して配置された第２の参照抵抗素子Ｒｒ２の数ｍが１である例を示したが、ｎ及びｍはどの様に設定することも可能である。また、連続して配置される第１の参照抵抗素子Ｒｒ１の数又は第２の参照抵抗素子Ｒｒ２の数は、常に同じである必要はなく、場所ごとに異なっていてもよい。さらに、第１の参照抵抗素子Ｒｒ１のブロックと第２の参照抵抗素子Ｒｒ２のブロックとが１つずつ配置された構成であってもよい。図１６においてＲｒ１同士が直列に接続されているノードを相互に接続しているが、ノード同士が接続されていない構成としてもよい。
【００６４】
参照抵抗素子設定回路１４１をトランスファーゲートにより構成する例を示したが、電圧又は電流を選択的に印加できればよく、他のスイッチ素子を用いてもよく、インバータ等の回路を用いてもよい。
【００６５】
第１の参照抵抗素子Ｒｒ１及び第２の参照抵抗素子Ｒｒ２の抵抗値は、参照抵抗素子設定回路１４１により印加する電圧若しくは電流の値又は電圧若しくは電流を印加する時間等を代えることにより、変化させることができる。例えば、図１３又は図１６に示す参照抵抗素子設定回路１４１において、端子ＲＤＬ１〜端子ＲＤＬ４に印加する電圧又は電流を調整したり、第１のトランスファーゲートＴＧ１〜第４のトランスファーゲートＴＧ４をオン状態とする時間又はオフ状態とする時間を調整したりすることにより、第１の参照抵抗素子Ｒｒ１の少なくとも一部又は第２の参照抵抗素子Ｒｒ２の少なくとも一部の抵抗値を、参照抵抗素子Ｒｒに設定可能な最も高い抵抗値と最も低い抵抗値との間の抵抗値に設定することができる。
【００６６】
参照抵抗素子Ｒｒは、材料によって、設定可能な最も高い抵抗値又は最も低い抵抗値よりも、その間の抵抗値に設定した方が抵抗値の安定性が高い場合がある。この場合、図１７に示すように、設定可能な最も高い抵抗値と最も低い抵抗値との間の抵抗値に設定した第１の参照抵抗素子Ｒｒ１の抵抗値の分布Ｄ３は、設定可能な最も高い抵抗値に設定した第１の参照抵抗素子Ｒｒ１の抵抗値の分布Ｄ１よりもばらつきが小さくなる。また、設定可能な最も高い抵抗値と最も低い抵抗値との間の抵抗値に設定した第２の参照抵抗素子Ｒｒ２の抵抗値の分布Ｄ２は、設定可能な最も低い抵抗値に設定した第２の参照抵抗素子Ｒｒ２の抵抗値の分布Ｄ２よりもばらつきが小さくなる。従って、第１の参照抵抗素子アレイ１２４Ａの抵抗値及び第２の参照抵抗素子アレイ１２４Ｂの抵抗値を安定させるために必要な第１の参照抵抗素子Ｒｒ１の個数及び第２の参照抵抗素子Ｒｒ２の個数を少なくすることができる。従って、参照抵抗素子アレイ１２４の占有面積を低減し、さらには半導体記憶装置の低価格化を実現できる。
【００６７】
参照抵抗素子アレイ１２４を構成する第１の参照抵抗素子Ｒｒ１の最適な個数及び第２の参照抵抗素子Ｒｒ２の最適な個数は、主に製造プロセス等によるテータ記憶抵抗素子及び参照抵抗素子Ｒｒの抵抗特性のばらつきによって決まる。このため、製造プロセス後にデータ記憶抵抗素子Ｒｄ及び参照抵抗素子Ｒｒの抵抗特性を測定した後、測定した抵抗特性に応じて参照抵抗素子アレイ１２４を構成する第１の参照抵抗素子Ｒｒ１及び第２の参照抵抗素子Ｒｒ２の個数を設定できれば誤ったデータの読み出しを行うおそれをさらに低減できる。
【００６８】
図１８に示すように、参照抵抗素子制御回路１４３を設けることにより、参照抵抗素子アレイ１２４を構成する第１の参照抵抗素子Ｒｒ１及び第２の参照抵抗素子Ｒｒ２の個数を任意に設定することが可能となる。参照抵抗素子制御回路１４３は、ラッチ回路等により構成されたレジスタ１４４を有する。レジスタ１４４には、参照抵抗素子設定回路１４１により高抵抗状態である第１の参照抵抗素子Ｒｒ１とする参照抵抗素子Ｒｒの数と、低抵抗状態である第２の参照抵抗素子Ｒｒ２とする参照抵抗素子Ｒｒの数とを記憶させる。レジスタ１４４に記憶させた情報に基づいて参照抵抗素子設定回路１４１により必要な数の参照抵抗素子Ｒｒだけを第１の参照抵抗素子Ｒｒ１及び第２の参照抵抗素子Ｒｒ２に設定する。
【００６９】
レジスタに情報を記憶させることにより、短時間で第１の参照抵抗素子Ｒｒ１及び第２の参照抵抗素子Ｒｒ２の設定を完了させることができる。また、半導体記憶装置ごとに最適な個数に設定することができるため、半導体記憶装置の歩留まりが向上し、半導体記憶装置の製造コストを低減することができる。
【００７０】
参照抵抗素子制御回路１４３は、図１９に示すようにレジスタ１４４に代えてフラッシュメモリ等の不揮発性メモリ１４５を用いてもよい。不揮発性メモリを用いることにより個数情報を一度設定すれば、一旦電源を遮断した後に再び電源を投入した場合においても、個数情報が保持されているため、電源再投入時に個数情報を再設定する必要がない。従って、半導体記憶装置の高速化、低消費電力化及び機能向上が可能となる。
【００７１】
データ記憶抵抗素子Ｒｄ及び参照抵抗素子Ｒｒは、製造後次第に劣化していく。このため、製造直後に抵抗特性を確認して、参照抵抗素子アレイ１２４を構成する第１の参照抵抗素子Ｒｒ１及び第２の参照抵抗素子Ｒｒ２の最適な個数を決定したとしても、継続的な使用により、最適な個数が変動する場合が生じる。例えば、製造直後には図２０（ａ）に示すように、第１の抵抗値が分布Ｄ１を有し、第２の抵抗値が分布Ｄ２を有し、分布Ｄ１の平均値がＡｒ１であり分布Ｄ２の平均値がＡｒ２であるとする。使用によるストレスが加わると、参照抵抗素子Ｒｒの抵抗特性の分布が変化し、図２０（ｂ）に示すように第１の抵抗値の分布はＤ３となり平均値はＡｒ３となり、第２の抵抗値の分布はＤ４となり平均値はＡｒ４となる。この場合に、分布Ｄ１及び分布Ｄ２に基づいて決定した第１の参照抵抗素子Ｒｒ１及び第２の参照抵抗素子Ｒｒ２の最適な個数を適用すると、参照抵抗値を分布Ｄ３の下限と分布Ｄ４の上限とのほぼ中央にすることができない。このため、参照抵抗素子Ｒｒの一部を予め劣化させ、劣化した状態における抵抗特性を測定し、劣化した状態における抵抗特性に基づいて第１の参照抵抗素子Ｒｒ１及び第２の参照抵抗素子Ｒｒ２の最適な個数を決定してもよい。この場合には、予め定めた参照抵抗素子Ｒｒを劣化特性検出素子とし、劣化特性検出素子にストレスを印加した後、劣化特性検出素子の抵抗特性に基づいて参照抵抗素子アレイ１２４を構成する第１の参照抵抗素子Ｒｒ１及び第２の参照抵抗素子Ｒｒ２の最適な個数を決定すればよい。この場合、劣化特性検出素子として用いた参照抵抗素子Ｒｒを除く参照抵抗素子Ｒｒにより参照抵抗素子アレイ１２４を構成すればよい。
【００７２】
劣化特性検出素子に印加するストレスは、温度の印加、データの書き込み及び読み出しを含む電圧の印加又は電流の印加等とすればよく、これらを複数組み合わせてもよい。また、これらを連続的に印加してもよく、オンオフを繰り返し断続的に印加してもよい。
【００７３】
参照抵抗素子アレイ１２４を構成する第１の参照抵抗素子Ｒｒ１の最適な個数及び第２の参照抵抗素子Ｒｒ２の最適な個数は、半導体記憶装置の使用時間、アクセス回数、印加電圧、印加電流及び使用温度等の使用状況によっても変化する。このため、図２１に示すように使用状況検出回路１４７と、最適個数情報信号生成回路１４８とを設け、第１の参照抵抗素子Ｒｒ１及び第２の参照抵抗素子Ｒｒ２の設定個数を使用状況により変更すればよい。
【００７４】
使用状況検出回路１４７は、半導体記憶装置の使用時間、アクセス回数、印加電圧、印加電流及び使用温度等の少なくとも１つを含む使用状況の指標を検出し、検出した使用状況の指標に基づいて状況情報信号Ｓｓｉを出力する。最適個数情報信号生成回路１４８は、状況情報信号Ｓｓｉを最適個数情報Ｓｂｓｉに変換し、参照抵抗素子制御回路１４３に対して出力する。参照抵抗素子制御回路１４３は、最適個数情報Ｓｂｓｉに基づいて参照抵抗素子設定回路１４１を制御する。
【００７５】
最適個数情報信号生成回路１４８は、例えば、参照抵抗素子アレイ１２４を構成する第１の参照抵抗素子Ｒｒ１及び第２の参照抵抗素子Ｒｒ２の最適な個数と、状況情報信号Ｓｓｉとを対応させるテーブルデータを個数選択情報として予め有し、テーブルデータを用いて状況情報信号Ｓｓｉを最適個数情報信号Ｓｂｓｉに変換する構成とすればよい。
【００７６】
このようにすれば、参照抵抗素子アレイ１２４を常に最適な状況に自動的に設定することができ、半導体記憶装置の特性を向上させることが可能となる。また半導体記憶装置の寿命及び保証耐性を延ばすことが可能となる。
【００７７】
テータ記憶抵抗素子Ｒｄ及び参照抵抗素子Ｒｒの抵抗特性のばらつきは、使用状況により変化するだけでなく、使用せずに放置した状態においても変化するおそれがある。このため、参照抵抗素子Ｒｒの抵抗値の分布及びデータ記憶抵抗素子Ｒｄの抵抗値の分布に基づいて、参照抵抗素子アレイ１２４を構成する第１の参照抵抗素子Ｒｒ１及び第２の参照抵抗素子Ｒｒ２の個数を決定すれば、半導体記憶装置の特性をより安定させることが可能となる。
【００７８】
例えば、図２２に示すように、データ記憶抵抗素子Ｒｄ及び参照抵抗素子Ｒｒの少なくとも一方の抵抗値の分布状況を検出する分布情報検出回路１５１を設け、分布情報検出回路１５１により参照抵抗素子制御回路１４３を制御すればよい。
【００７９】
分布情報検出回路１５１は、例えば電源投入検知回路１５２と、抵抗素子読み出し回路１５３と、抵抗分布情報蓄積回路１５４と、抵抗素子分布制御回路１５５とを有している構成とすればよい。電源投入検知回路１５２は、半導体記憶装置が動作状態とされたかどうかを検出し、電源が投入された場合には電源投入信号Ｓｐｏを出力する。抵抗素子読み出し回路１５３は、電源投入信号Ｓｐｏが入力されると、データ記憶抵抗素子Ｒｄ及び参照抵抗素子Ｒｒの少なくとも一方について、低抵抗状態の抵抗値と高抵抗状態の抵抗値とを読み出し、その抵抗値を抵抗値情報Ｓｒとして出力する。抵抗値の読み出し及び抵抗値情報Ｓｒの出力は、予め設定された分布検出素子の全てについて行う。抵抗分布情報蓄積回路１５４は、抵抗素子読み出し回路１５３が出力する抵抗情報Ｓｒを順次蓄積し、蓄積した信号を抵抗分布情報Ｓｃｔｒとして出力する。抵抗素子分布制御回路１５５は、抵抗分布情報Ｓｃｔｒに基づいて、参照抵抗素子アレイ１２４を構成する第１の参照抵抗素子Ｒｒ１及び第２の参照抵抗素子Ｒｒ２の最適な個数を決定し、最適工数情報信号Ｓｂｃｓｒとして出力する。
【００８０】
分布検出素子として用いるデータ記憶抵抗素子Ｒｄ及び参照抵抗素子Ｒｒの個数は、統計的に信頼できる分布情報が得られる個数であればどの様に設定してもよい。また、分布検出素子に予めストレスを印加し、より劣化が進んだ状態としてもよい。このようにすれば、劣化に対するマージンを大きくすることができる。また、データ記憶抵抗素子Ｒｄ及び参照抵抗素子Ｒｒの少なくとも一部を分布検出素子として用いるのではなく、データ記憶抵抗素子Ｒｄ及び参照抵抗素子Ｒｄと同一の構造を有する専用の可変抵抗素子を分布検出素子として別途設けてもよい。
【００８１】
参照抵抗素子アレイ１２４の抵抗値とメモリセル１３６の抵抗値との比較は、例えばセンスアンプ回路を用いて行えばよい。具体的には、図２３に示すように、メモリセル１３６からのビット線ＢＬと、参照抵抗回路１２１からの参照ビット線／ＢＬとを、センスアンプ回路１６１に入力すればよい。
【００８２】
図２４に示すように、メモリセルアレイ１３１に含まれる各メモリセル１３６のビット線ＢＬをまとめてセンスアンプ回路１６１に入力してもよい。このようにすれば、複数のメモリセル１３６に記憶された情報を同一のセンスアンプ回路１６１により判別できるため、半導体記憶装置をより大容量化することができる。また、半導体記憶装置を小型化する効果も得られる。
【００８３】
さらに、図２５に示すように、メモリセル１３６を複数のメモリセルユニット１３８に分割し、メモリセルユニット１３８ごとにビット線ＢＬをまとめ、まとめられたビット線ＢＬをビット線選択回路１６５により選択してセンスアンプ回路１６１に入力してもよい。このようにすれば、さらに大容量化することが可能となる。
【００８４】
本実施形態は、電界誘起抵抗変化メモリ（ＲＲＡＭ）について説明したが、相変化メモリ（ＰＲＡＭ）及び磁気抵抗メモリ（ＭＲＡＭ）等の他の抵抗変化型の半導体記憶装置に適用することも可能である。
【産業上の利用可能性】
【００８５】
本発明に係る半導体記憶装置は、面積の増大を抑制しつつ、製造プロセスによってデータを記憶する可変抵抗素子及び参照用の可変抵抗素子に個体差が生じたとしても、正確にデータを読み出すことが可能であり、特に、可変抵抗素子と参照用定抵抗素子を備えた半導体記憶装置等において有用である。
【符号の説明】
【００８６】
１０１      基板
１０２      参照回路形成領域
１０３      メモリセル形成領域
１２１      参照抵抗回路
１２４      参照抵抗素子アレイ
１２４Ａ    第１の参照抵抗素子アレイ
１２４Ｂ    第２の参照抵抗素子アレイ
１２６      参照抵抗素子ペア
１２７      単位アレイ
１３１      メモリセルアレイ
１３６      メモリセル
１３８      メモリセルユニット
１４１      参照抵抗素子設定回路
１４３      参照抵抗素子制御回路
１４４      レジスタ
１４５      不揮発性メモリ
１４７      使用状況検出回路
１４８      最適個数情報信号生成回路
１５１      分布情報検出回路
１５２      電源投入検知回路
１５３      抵抗素子読み出し回路
１５４      抵抗分布情報蓄積回路
１５５      抵抗素子分布制御回路
１６１      センスアンプ回路
１６５      ビット線選択回路
２００      ウェハ
２０１      半導体チップ
【図１】
2012027974.tif 000003
【図２】
2012027974.tif 000004
【図３】
2012027974.tif 000005
【図４】
2012027974.tif 000006
【図５】
2012027974.tif 000007
【図６】
2012027974.tif 000008
【図７】
2012027974.tif 000009
【図８】
2012027974.tif 000010
【図９】
2012027974.tif 000011
【図１０】
2012027974.tif 000012
【図１１】
2012027974.tif 000013
【図１２】
2012027974.tif 000014
【図１３】
2012027974.tif 000015
【図１４】
2012027974.tif 000016
【図１５】
2012027974.tif 000017
【図１６】
2012027974.tif 000018
【図１７】
2012027974.tif 000019
【図１８】
2012027974.tif 000020
【図１９】
2012027974.tif 000021
【図２０】
2012027974.tif 000022
【図２１】
2012027974.tif 000023
【図２２】
2012027974.tif 000024
【図２３】
2012027974.tif 000025
【図２４】
2012027974.tif 000026
【図２５】
2012027974.tif 000027
【図２６】
2012027974.tif 000028