(57)【要約】【課題】スイッチング制御回路から出力される制御信号のハイレベル電圧が電界効果トランジスタをスイッチング駆動するのに十分なレベルに満たない場合でも、少ない部品の簡単な回路で駆動できるスイッチングトランジスタ駆動回路を提供する。【解決手段】電圧Ｖin1(=Ｖ１+Ｖα)が印加された入力端子にソース端子が接続されたＰチャネル型ＦＥＴ12と、一端がＦＥＴ12のソース端子に接続され且つ他端がＦＥＴ12のゲート端子に接続された抵抗器14と、ツェナー電圧Ｖzが電圧Ｖα以上であるツェナーダイオード15とを備え、ツェナーダイオード15のアノード端子をスイッチング制御ＩＣ11の制御信号出力端子(Drive)に接続し、ツェナーダイオード15のカソード端子をＰチャネル型ＦＥＴ12のゲート端子に接続する。【選択図】図１
2012135089.tif 000002
【特許請求の範囲】
【請求項１】
駆動電圧Ｖ１にて動作するとともに制御信号出力端子から制御信号を出力するスイッチング制御回路と、前記駆動電圧Ｖ１よりも所定電圧Ｖ２だけ高い電圧Ｖin（＝Ｖ１＋Ｖ２）が入力端子に印加されるとともにゲート端子に入力された前記制御信号によってオン・オフのスイッチング動作を行い出力端子から所定電圧を出力する電界効果トランジスタとを備えたスイッチングトランジスタ駆動回路であって、
一端が前記電界効果トランジスタの入力端子に接続され且つ他端が前記電界効果トランジスタのゲート端子に接続された抵抗器と、
ツェナー電圧Ｖzが前記所定電圧Ｖ２以上であるツェナーダイオードとを備え、
前記ツェナーダイオードのアノード端子が前記スイッチング制御回路の制御信号出力端子に接続され、前記ツェナーダイオードのカソード端子が前記電界効果トランジスタのゲート端子に接続されている
ことを特徴とするスイッチングトランジスタ駆動回路。
【請求項２】
前記ツェナーダイオードに並列接続されたコンデンサを設けたことを特徴とする請求項１に記載のスイッチングトランジスタ駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果トランジスタにより入力電圧をスイッチングして所望の出力電圧を得るＤＣ／ＤＣコンバータ回路などに使用されるスイッチングトランジスタ駆動回路に関するものである。
【背景技術】
【０００２】
ＤＣ／ＤＣコンバータ回路に使用されている電界効果トランジスタ（以下、ＦＥＴと称する）などのスイッチング素子を駆動（オン・オフ）させる場合、オン・オフの閾値の、上下それぞれのレベルの信号をＦＥＴのゲートに印加する必要がある。Ｐチャネル型ＦＥＴを例に取れば、閾値電圧（以下、Ｖthと称する）の上下それぞれの電圧レベルを有する電圧をゲート端子に印加する必要がある（例えば、非特許文献１，２参照）。例えば、図５に示すように駆動電圧Ｖinにて駆動するスイッチング駆動制御回路11を用いてドレインが開放されたＰチャネル型ＦＥＴ12をスイッチング駆動する場合、スイッチング駆動制御回路11の電源端子ＶccとＰチャネル型ＦＥＴ12のソースに駆動電圧Ｖinを印加し、スイッチング駆動制御回路11の制御信号出力端子Driveから出力される制御信号をＰチャネル型ＦＥＴ12のゲート端子に印加する。このときの制御信号Driveは図６に示すようなハイレベル電圧がＶinであり、ローレベル電圧が接地電圧ＶGNDである矩形波であり、この制御信号のパルス幅を変化させることにより出力電圧を変えることができる。スイッチング制御回路11としては周知のスイッチング制御ＩＣが使用される。
【０００３】
また、上下それぞれのレベルの信号をＰチャネル型ＦＥＴ12のゲート端子に印加することができない場合、例えば図７の回路のように、スイッチング制御回路11の駆動電圧Ｖ１より高い電圧Ｖin1（＝Ｖ１＋Ｖα）がＰチャネル型ＦＥＴ12のソース端子に印加される場合にはＰチャネル型ＦＥＴ12をスイッチング駆動することができない。また、Ｐチャネル型ＦＥＴ12をスイッチング駆動するためには図７に示すように比較的複雑なレベル変換回路１３の追加が必要となる。図７の例では、制御信号出力端子Driveから出力される制御信号のＶ１−ＶGNDのパルスレベルを（Ｖ１＋Ｖα）−ＶGNDのパルスレベルへ変換するレベル変換回路13を追加する必要がある。
【０００４】
上記のようなＤＣ／ＤＣコンバータ回路におけるＦＥＴのスイッチング回路は例えば、
(1) http://edevice.fujitsu.com/jp/datasheet/j-ds/j427231.pdfの第２１頁
(2) http://semicon.sanyo.com/jp/ds#j/NA0611.pdfの第５頁
等の非特許文献に開示されている。
【０００５】
また、上記のようなＤＣ／ＤＣコンバータ回路の一例として、特開平８−７６８６３号公報に開示される直流定電圧装置や、特開平９−３７５４５号公報に開示される電源装置が知られている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平８−７６８６３号公報
【特許文献２】特開平９−３７５４５号公報
【非特許文献】
【０００７】
【非特許文献１】http://edevice.fujitsu.com/jp/datasheet/j-ds/j427231.pdfの第２１頁
【非特許文献２】http://semicon.sanyo.com/jp/ds#j/NA0611.pdfの第５頁
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来例の回路においては次のような問題点があった。
【０００９】
（問題点１）
例えば図８に示すような例では、スイッチング制御回路11の制御信号出力端子Driveから出力される制御信号の波形はスイッチング制御回路11の駆動電圧Ｖ１を基準に作っているため、Ｐチャネル型ＦＥＴ12を駆動する場合にはＰチャネル型ＦＥＴ12のソース端子に印加される電圧Ｖinはスイッチング制御回路11の駆動電圧Ｖ１以下である必要がある。スイッチング制御回路11の駆動電圧Ｖ１より高い電圧がＰチャネル型ＦＥＴ12のソース端子に印加される場合、ゲート電圧のハイレベルはスイッチング制御回路11の駆動電圧Ｖ１までしか上がらないので、スイッチング制御回路11の制御信号出力端子Driveから出力される制御信号で直接Ｐチャネル型ＦＥＴ12を駆動（オフ）することができない。
【００１０】
（問題点２）
図５に示した従来例ではスイッチング制御回路11の電源電圧Ｖccの耐圧を超える駆動電圧ＶinでのＰチャネル型ＦＥＴ12の駆動ができない（スイッチング制御回路11を構成するスイッチング制御ＩＣの耐圧による）。
【００１１】
（問題点３）
図７に示す従来例は上記の問題点１，２を対策した回路例であるが、この場合は使用する部品が多くなってしまう。
【００１２】
（問題点４）
図７に示す従来例ではレベル変換回路13においてトランジスタを２段余計に使用するため、スイッチング制御回路11の制御信号出力端子DriveとＰチャネル型ＦＥＴ12のゲートの間に信号伝達の時間差が発生する。このため、同期整流回路のようにパルス幅を的確に制御する場合には、この時間差が問題となり図７の回路は使用できない。
【００１３】
（問題点５）
複数の電圧入力源があり、それらの電圧入力源毎に異なる電圧出力を作るようなＤＣ／ＤＣコンバータの場合、複数の電圧の出力制御が可能な一つのスイッチング制御ＩＣで対応することが困難である。何故なら、電圧入力源に対して適切なスイッチング駆動電圧つまりＦＥＴのゲート電圧を作るのが困難なためである。
【００１４】
本発明の目的は、上記の問題点に鑑み、スイッチング制御回路から出力される制御信号のハイレベル電圧が電界効果トランジスタをスイッチング駆動するのに十分なレベルに満たない場合、例えば、Ｐチャネル型ＦＥＴのゲート駆動電圧のハイレベルがこのＦＥＴのソース電圧に満たない場合でも、少ない部品の簡単な回路でスイッチング駆動することができるスイッチングトランジスタ駆動回路を提供することである。
【課題を解決するための手段】
【００１５】
駆動電圧Ｖ１にて動作するとともに制御信号出力端子から制御信号を出力するスイッチング制御回路と、前記駆動電圧Ｖ１よりも所定電圧Ｖ２だけ高い電圧Ｖin（＝Ｖ１＋Ｖ２）が入力端子に印加されるとともにゲート端子に入力された前記制御信号によってオン・オフのスイッチング動作を行い出力端子から所定電圧を出力する電界効果トランジスタとを備えたスイッチングトランジスタ駆動回路であって、一端が前記電界効果トランジスタの入力端子に接続され且つ他端が前記電界効果トランジスタのゲート端子に接続された抵抗器と、ツェナー電圧Ｖzが前記所定電圧Ｖ２以上であるツェナーダイオードとを備え、前記ツェナーダイオードのアノード端子が前記スイッチング制御回路の制御信号出力端子に接続され、前記ツェナーダイオードのカソード端子が前記電界効果トランジスタのゲート端子に接続されているスイッチングトランジスタ駆動回路を提案する。
【００１６】
上記本発明により、制御信号のハイレベルはスイッチング制御回路の駆動電圧Ｖ１にほぼ等しいが、ツェナー電圧Ｖzが前記所定電圧Ｖ２以上のツェナーダイオードを使用しているので、電界効果トランジスタのゲート電圧のハイレベルは電圧Ｖinとなり、電界効果トランジスタをスイッチング駆動することができる。
【発明の効果】
【００１７】
本発明によれば、スイッチング制御回路の駆動電圧Ｖ１と電界効果トランジスタの入力端子に印加される入力電圧を独立して考えることができる。これにより以下のような効果を得ることができる。
【００１８】
１．わずかな部品追加で制御信号のハイレベルより高い入力電圧が印加された電界効果トランジスタを駆動することができる。
【００１９】
２．制御信号と電界効果トランジスタのゲート信号の時間遅れが無い。
【００２０】
３．スイッチング制御回路として市販のスイッチング制御ＩＣを用いた場合、スイッチング制御ＩＣの駆動電圧を超える入力電圧が印加された電界効果トランジスタのスイッチング駆動を容易に行うことができる。
【００２１】
４．スイッチング制御回路として市販のスイッチング制御ＩＣを用いた場合、複数入力源での複数出力電源作成が一つのスイッチング制御ＩＣで行える。これにより複数のスイッチング制御ＩＣを用いた場合のように、複数のスイッチング制御ＩＣ間でのマスタースレーブ（同期動作）の必要が無くなる。
【図面の簡単な説明】
【００２２】
【図１】本発明の第１実施形態におけるスイッチングトランジスタ駆動回路を用いたＤＣ／ＤＣコンバータ回路を示す図
【図２】本発明の第２実施形態におけるスイッチングトランジスタ駆動回路を用いたＤＣ／ＤＣコンバータ回路を示す図
【図３】本発明の第３実施形態におけるスイッチングトランジスタ駆動回路を用いたＤＣ／ＤＣコンバータ回路を示す図
【図４】本発明の第４実施形態におけるスイッチングトランジスタ駆動回路を用いたＤＣ／ＤＣコンバータ回路を示す図
【図５】従来例におけるＰチャネル型ＦＥＴを直接スイッチング駆動可能な制御ＩＣを使用したスイッチングトランジスタ駆動回路を用いたＤＣ／ＤＣコンバータ回路を示す図
【図６】従来例におけるスイッチング制御信号を示す図
【図７】図５における制御ＩＣの駆動電圧を超えるソース電圧が印加されたＰチャネル型ＦＥＴをスイッチング駆動可能なスイッチングトランジスタ駆動回路を用いたＤＣ／ＤＣコンバータ回路を示す図
【図８】従来例におけるＤＣ／ＤＣコンバータ回路を示す図
【発明を実施するための形態】
【００２３】
以下、図面を参照して本発明の一実施形態を説明する。
【００２４】
図１は本発明の第１実施形態におけるスイッチングトランジスタ駆動回路を用いたＤＣ／ＤＣコンバータ回路を示す図である。図において、11はスイッチング制御ＩＣ、12はＰチャネル型ＦＥＴ、14は抵抗器、15はツェナーダイオードである。
【００２５】
スイッチング制御ＩＣ11は、従来例と同様の市販されている周知のものであり、制御信号出力端子Driveから所定のパルス幅を有するスイッチング制御用のパルス信号を出力する。また、スイッチング制御ＩＣ11の電源端子Vccには駆動電圧Ｖ１が印加されている。なお、本発明におけるスイッチング制御回路はスイッチング制御ＩＣ11によって構成されている。
【００２６】
Ｐチャネル型ＦＥＴ12のソース端子は抵抗器14の一端に接続され、このソース端子（入力端子）及び抵抗器14の一端には電圧Ｖin1（＝Ｖ１＋Ｖα）が印加されている。抵抗器14の他端はＰチャネル型ＦＥＴ12のゲート端子とツェナーダイオード15のカソード端子に接続されている。さらに、ツェナーダイオード15のアノード端子はスイッチング制御ＩＣ11の制御信号出力端子Driveに接続されている。
【００２７】
また、ツェナーダイオード15としては、ツェナー電圧Ｖzが上記電圧Ｖα以上の電圧を有するツェナーダイオードを用いている。なお、抵抗器14の抵抗値は、ツェナーダイオード15にツェナー電圧Ｖzを発生させることができるツェナー電流を流せる抵抗値に設定されている。
【００２８】
上記構成よりなるスイッチングトランジスタ駆動回路によれば、上記のようにＰチャネル型ＦＥＴ12のソース端子（入力端子）に印加されている電圧Ｖin1はスイッチング制御ＩＣ11の駆動電圧Ｖ１よりも電圧Ｖαだけ高い電圧であり、スイッチング制御ＩＣ11の制御信号出力端子Driveから出力される制御信号のハイレベルはスイッチング制御ＩＣの駆動電圧Ｖ１にほぼ等しくなるが、ツェナー電圧Ｖzが電圧Ｖα以上であるツェナーダイオード15を使用しているのでＰチャネル型ＦＥＴ12のゲート電圧のハイレベルはＶ１＋Ｖzとなり、Ｐチャネル型ＦＥＴ12をオン・オフするスイッチング動作をさせることができる。
【００２９】
このように本実施形態によれば、スイッチング制御ＩＣ11の駆動電圧Ｖ１とＰチャネル型ＦＥＴ12のソース端子（入力端子）に印加されている入力電圧Ｖin1を独立して考えることができる。これにより、従来に比べて、わずかな部品追加で制御信号のハイレベルより高い入力電圧がソース端子に印加されている電界効果トランジスタをスイッチング駆動することができる。また、制御信号とＰチャネル型ＦＥＴ12のゲート信号の時間遅れが無い。
【００３０】
なお、上記第１実施形態では、スイッチング素子としてＰチャネル型ＦＥＴ12を用いた場合を一例として説明したが、スイッチング素子としてＮチャネル型ＦＥＴを用いる場合にも本発明を適用できることは言うまでもない。
【００３１】
次に、本発明の第２実施形態を説明する。
【００３２】
図２は本発明の第２実施形態におけるスイッチングトランジスタ駆動回路を用いたＤＣ／ＤＣコンバータ回路を示す図である。第２実施形態の回路は、上記問題点２を解決した例である。図において、前述した第１実施形態と同一構成部分は同一符号をもって表しその説明を省略する。また、第２実施形態と前述した第１実施形態との相違点は、電圧変換を行うレギュレータ16を設けたことである。すなわち、レギュレータ16の入力端子には電圧Ｖin1が印加され、レギュレータ16の出力端子はスイッチング制御ＩＣ11の電源端子Vccに接続されている。
【００３３】
このようにレギュレータ16によってＰチャネル型ＦＥＴ12のソース端子に印加されている電圧Ｖin1をスイッチング制御ＩＣ11の駆動電圧Ｖ１に変換することにより、出力電圧がＶin1である１つの電源によって全てを動作させることができる。
【００３４】
なお、上記第２実施形態では、スイッチング素子としてＰチャネル型ＦＥＴ12を用いた場合を一例として説明したが、スイッチング素子としてＮチャネル型ＦＥＴを用いる場合にも本発明を適用できることは言うまでもない。
【００３５】
次に、本発明の第３実施形態を説明する。
【００３６】
図３は本発明の第３実施形態におけるスイッチングトランジスタ駆動回路を用いたＤＣ／ＤＣコンバータ回路を示す図である。第３実施形態の回路は、上記問題点４を解決した例である。図において、前述した第１及び第２実施形態と同一構成部分は同一符号をもって表し、その説明を省略する。また、第３実施形態と前述した第２実施形態との相違点は、スイッチング制御ＩＣ11に代えてスイッチング制御ＩＣ21を備え、平滑回路をなすインダクタ24とコンデンサ25を設けると共に、この平滑回路における環流電流を流すためのＮチャネル型ＦＥＴ23と、ツェナーダイオード15に並列接続されたコンデンサ22を設けたことである。
【００３７】
スイッチング制御ＩＣ21はスイッチング制御信号を出力する制御信号出力端子P-Driveと環流電流制御信号を出力する同期整流出力端子N-Driveとを備え、電源端子Vccにはレギュレータ16から出力される電圧Ｖ１が印加されている。また、制御信号出力端子P-Driveはツェナーダイオード15のアノード端子に接続され、同期整流出力端子N-DriveはＮチャネル型ＦＥＴ23のゲート端子に接続されている。
【００３８】
また、Ｐチャネル型ＦＥＴ12のドレイン端子と出力端子2との間にインダクタ24が接続され、出力端子2と接地間にコンデンサ25が接続されている。さらに、Ｐチャネル型ＦＥＴ12のドレイン端子にはＮチャネル型ＦＥＴ23のドレイン端子が接続され、Ｎチャネル型ＦＥＴ23のソース端子は接地されている。
【００３９】
上記構成よりなるスイッチングトランジスタ駆動回路によれば、上記のようにＰチャネル型ＦＥＴ12のソース端子が接続された入力端子1に印加されている電圧Ｖin1はスイッチング制御ＩＣ21の駆動電圧Ｖ１よりも電圧Ｖαだけ高い電圧であり、スイッチング制御ＩＣ21の出力端子P-Driveから出力される制御信号のハイレベルはスイッチング制御ＩＣの駆動電圧Ｖ１にほぼ等しくなるが、ツェナー電圧Ｖzが電圧Ｖα以上であるツェナーダイオード15を使用しているのでＰチャネル型ＦＥＴ12のゲート電圧のハイレベルはＶ１＋Ｖzとなり、Ｐチャネル型ＦＥＴ12をオン・オフするスイッチング動作をさせることができる。これにより出力端子2から電圧Ｖout1が出力される。
【００４０】
このように本実施形態によれば、スイッチング制御ＩＣ21の駆動電圧Ｖ１とＰチャネル型ＦＥＴ12のソース端子（入力端子）に印加されている入力電圧Ｖin1を独立して考えることができる。これにより、従来に比べて、わずかな部品追加で制御信号のハイレベルより高い入力電圧がソース端子に印加されている電界効果トランジスタをスイッチング駆動することができる。また、制御信号とＰチャネル型ＦＥＴ12のゲート信号の時間遅れが無い。さらに、高速で駆動する必要がある場合でも、ツェナーダイオード15に並列接続したコンデンサ22によって高速なスイッチング動作を可能にしている。
【００４１】
なお、上記第３実施形態では、スイッチング素子としてＰチャネル型ＦＥＴ12を用いた場合を一例として説明したが、スイッチング素子としてＮチャネル型ＦＥＴを用いる場合にも本発明を適用できることは言うまでもない。
【００４２】
次に、本発明の第４実施形態を説明する。
【００４３】
図４は本発明の第４実施形態におけるスイッチングトランジスタ駆動回路を用いたＤＣ／ＤＣコンバータ回路を示す図である。第４実施形態の回路は、問題点５を解決する例であり、２つの入力源のそれぞれから個別の出力電源を作成する２つのＤＣ／ＤＣコンバータを有し、これら２つのＤＣ／ＤＣコンバータの動作
制御を１つのスイッチング制御ＩＣで行えるようにしたものである。これにより複数のスイッチング制御ＩＣを用いてこれらのスイッチング制御ＩＣ間でのマスタースレーブ（同期動作）の必要が無くなる。
【００４４】
図において、前述した第１乃至第３実施形態と同一構成部分は同一符号を持って表し、その説明を省略する。また、第４実施形態と前述した第３実施形態との相違点は、スイッチング制御ＩＣ21に代えてスイッチング制御ＩＣ31を備えるとともに、第２のＤＣ／ＤＣコンバータ回路を備えたことである。
【００４５】
すなわち、スイッチング制御ＩＣ31は第１の制御信号出力端子P-Drive1と第１の同期整流出力端子N-Drive2、第２の制御信号出力端子P-Drive2、第２の同期整流出力端子N-Drive2とを有している。スイッチング制御ＩＣ31の電源端子Vccにはレギュレータ16から出力される電圧Ｖ１が印加されている。また、スイッチング制御ＩＣ31の第１の制御信号出力端子P-Drive1はツェナーダイオード15のアノード端子に接続され、第１の同期整流出力端子N-Drive1はＮチャネル型ＦＥＴ23のゲート端子に接続されている。第１のＤＣ／ＤＣコンバータ回路は、入力端子1に印加された電圧Ｖin1を変換して出力端子2から電圧Ｖout1を出力する。ここで電圧Ｖin1＝Ｖ１＋Ｖαである。
【００４６】
また、第２のＤＣ／ＤＣコンバータ回路は、抵抗器32と、コンデンサ33、Ｐチャネル型ＦＥＴ34、ツェナーダイオード35、Ｎチャネル型ＦＥＴ36、インダクタ37、コンデンサ38から構成されている。
【００４７】
Ｐチャネル型ＦＥＴ34のソース端子は入力端子3と抵抗器32の一端に接続され、入力端子3には電圧Ｖin2（＝Ｖ１＋Ｖβ）が印加されている。ここで、電圧Ｖβは上記電圧Ｖαとは異なる値である。抵抗器32の他端はＰチャネル型ＦＥＴ34のゲート端子とツェナーダイオード35のカソード端子に接続されている。さらに、ツェナーダイオー35にはコンデンサ33が並列接続され、ツェナーダイオード35のアノード端子はスイッチング制御ＩＣ31の第２の制御信号出力端子P-Drive2に接続されている。
【００４８】
また、ツェナーダイオード35としては、ツェナー電圧Ｖzが上記電圧Ｖβ以上の電圧を有するツェナーダイオードを用いている。また、抵抗器32の抵抗値は、ツェナーダイオード35にツェナー電圧Ｖzを発生させることができるツェナー電流を流せる抵抗値に設定されている。
【００４９】
スイッチング制御ＩＣ31の第２の同期整流出力端子N-Drive2はＮチャネル型ＦＥＴ36のゲート端子に接続されている。
【００５０】
また、Ｐチャネル型ＦＥＴ34のドレイン端子と出力端子4との間にインダクタ37が接続され、出力端子4と接地間にコンデンサ38が接続されている。さらに、Ｐチャネル型ＦＥＴ34のドレイン端子にはＮチャネル型ＦＥＴ36のドレイン端子が接続され、Ｎチャネル型ＦＥＴ36のソース端子は接地されている。
【００５１】
上記構成よりなるＤＣ／ＤＣコンバータ回路によれば、第２のＤＣ／ＤＣコンバータ回路において、上記のようにＰチャネル型ＦＥＴ34のソース端子が接続された入力端子3に印加されている電圧Ｖin2はスイッチング制御ＩＣ31の駆動電圧Ｖ１よりも電圧Ｖβだけ高い電圧であり、スイッチング制御ＩＣ31の出力端子P-Drive2から出力される制御信号のハイレベルはスイッチング制御ＩＣ31の駆動電圧Ｖ１にほぼ等しくなるが、ツェナーダイオード35のツェナー電圧Ｖzが電圧Ｖβ以上であるツェナーダイオード35を使用しているのでＰチャネル型ＦＥＴ34のゲート電圧のハイレベルはＶ１＋Ｖzとなり、Ｐチャネル型ＦＥＴ34をオン・オフするスイッチング動作をさせることができる。これにより出力端子4から電圧Ｖout2が出力される。
【００５２】
このように本実施形態によれば、スイッチング制御ＩＣ31の駆動電圧Ｖ１とＰチャネル型ＦＥＴ12,34の入力電圧Ｖin1,Ｖin2を独立して考えることができる。これにより、従来に比べて、わずかな部品追加で制御信号のハイレベルより高い入力電圧がソース端子に印加されている電界効果トランジスタを駆動することができる。また、制御信号とＰチャネル型ＦＥＴ12,34のゲート信号の時間遅れが無い。さらに、高速で駆動する必要がある場合でも、ツェナーダイオード15,35に並列接続したコンデンサ22,33によって高速なスイッチング動作を可能にしている。
【００５３】
また、上記のように複数の電圧Ｖin1，Ｖin2が入力されていても各入力電圧Ｖin1,Ｖin2毎に、それぞれに合わせて適切なツェナーダイオードを選定することで複数入力源でも一つのスイッチング制御ＩＣ31を用いて複数のＤＣ／ＤＣコンバータ回路を容易に駆動制御することができる。これにより複数のスイッチング制御ＩＣを用いた場合のようなスイッチング制御ＩＣ間でのマスタースレーブ（同期動作）の必要が無くなる。
【００５４】
なお、上記第４実施形態では、スイッチング素子としてＰチャネル型ＦＥＴ12,34を用いた場合を一例として説明したが、スイッチング素子としてＮチャネル型ＦＥＴを用いる場合にも本発明を適用できることは言うまでもない。
【産業上の利用可能性】
【００５５】
電界効果トランジスタにより入力電圧をスイッチングして所望の出力電圧を得るＤＣ／ＤＣコンバータ回路などのスイッチングトランジスタ駆動回路に適用することにより、スイッチング制御回路の駆動電圧と電界効果トランジスタの入力端子に印加される電圧を独立して考えることができるので、スイッチング制御回路から出力される制御信号のハイレベル電圧が電界効果トランジスタをスイッチング駆動するのに十分なレベルに満たない場合でも、少ない部品の簡単な回路でスイッチング駆動することができる。
【符号の説明】
【００５６】
11…スイッチング駆動制御ＩＣ、12…Ｐチャネル型ＦＥＴ、14…抵抗器、15…ツェナーダイオード、16…レギュレータ、21…スイッチング駆動制御ＩＣ、22…コンデンサ、23…Ｎチャネル型ＦＥＴ、24…インダクタ、25…コンデンサ、31…スイッチング駆動制御ＩＣ、32…抵抗器、33…コンデンサ、34…Ｐチャネル型ＦＥＴ、35…ツェナーダイオード、36…Ｎチャネル型ＦＥＴ、37…インダクタ、38…コンデンサ。
【図１】
2012135089.tif 000003
【図２】
2012135089.tif 000004
【図３】
2012135089.tif 000005
【図４】
2012135089.tif 000006
【図５】
2012135089.tif 000007
【図６】
2012135089.tif 000008
【図７】
2012135089.tif 000009
【図８】
2012135089.tif 000010