(57)【要約】【課題】複数のお互いに独立して動作する論理機能を含む半導体集積回路において、新たに特定製品向けの半導体集積回路を設計したり、また機能ブロックを追加して設計したりする場合、論理回路に冗長部分が発生せず、低コストで製造できる半導体集積回路およびその設計方法を提供する。【解決手段】セレクト回路に接続されたフリップフロップ回路からなる回路を複数含み、フリップフロップ回路には論理ブロックが接続され、論理機能は、セレクト回路の制御信号により選択されたセレクト回路とフリップフロップ回路およびそれに接続された論理ブロックと、各論理機能の入力信号により動作されるその他の論理ブロックと、から形成されることを特徴とする。【選択図】図１
2012027826.tif 000002
【特許請求の範囲】
【請求項１】
複数のお互いに独立して動作する論理機能を含む半導体集積回路において、
セレクト回路に接続されたフリップフロップ回路からなる回路を複数含み、フリップフロップ回路には論理ブロックが接続され、
論理機能は、セレクト回路の制御信号により選択されたセレクト回路とフリップフロップ回路およびそれに接続された論理ブロックと、各論理機能の入力信号により動作されるその他の論理ブロックと、から形成されることを特徴とする半導体集積回路。
【請求項２】
複数のお互いに独立して動作する論理機能を含む半導体集積回路の設計方法において、全ての論理機能に共通するフリップフロップ回路を共通フリップフロップ回路とし、
全ての論理機能のうち一つを選択し、
選択した論理機能の共通フリップフロック回路の入力に、論理機能を制御信号により選択するセレクト回路を挿入して回路Aとし、
全ての他の論理機能を、該論理機能を構成する論理ブロックの内共通フリップフロップ回路の入出力に接続している論理ブロックを、回路Aのセレクト回路の入力及びそれに接続された共通フリップフロップ回路の出力に接続し、該論理機能の他のブロックを全て回路Aに該論理機能が形成されるように接続して回路Bを形成することを特徴とする半導体集積回路の設計方法。
【請求項３】
形成した回路Bを論理圧縮することを特徴とする請求項２に記載の半導体集積回路の設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は特定製品向けの半導体集積回路、または新たな機能ブロックを追加した半導体集積回路、およびその設計方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路は常に開発、設計、製造されているが、特定の電気製品向けに設計、製造されていることが多い。汎用性のある半導体集積回路に比べ、このような特定製品向け集積回路は数量が少ない。このために、製造費用が嵩張るので、これに対応し種々の手法がとられている。例えば、ＡＳＩＣと呼ばれているスタンダードセル方式や、ゲートアレイ方式の設計手法である。これは出来合いの機能を持つ論理セルや論理ブロックを用意しておき、それらを用いて配置配線する手法である。
【０００３】
また、商品開発から、電気製品に新たな機能を繰り込み、新製品とすることも多い。この場合、この機能に対応する論理ブロックを追加して設計する。
【０００４】
また一方、従来より半導体集積回路には、そのチップサイズの縮小化、高速動作や、集積度を向上することが常に求められている。このため、ＭＯＳ素子のチャンネル長の短縮、コンタクトサイズの縮小化、コンタクトの半導体や導体に対するアロワンスの縮小化などのウエハープロセス技術に密着した開発が常に進められている。また論理設計の段階では論理圧縮を始めとしたチップサイズの縮小化、高集積化も実施されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−０７６７２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
このように、新たに低費用で、特定製品向けの半導体集積回路を設計したり、また機能ブロックを追加して設計したりする場合、論理回路に冗長部分が発生してしまう。
【０００７】
そこで本願発明では、新たに特定製品向けの半導体集積回路を設計したり、また機能ブロックを追加して設計したりする場合、論理回路に冗長部分が発生せず、低コストで製造できる半導体集積回路およびその設計方法を提供することを課題とする。
【課題を解決するための手段】
【０００８】
新たに特定製品向けの半導体集積回路を設計する場合、これらの半導体集積回路が同時に動作することは無い。また、機能ブロックを追加して設計したりする場合、追加するブロックと元の半導体集積回路とが同時に動作することの無い論理ブロックがある。
【０００９】
図５は、このような特定製品向けの半導体集積回路１１、１２、１３を、１つにまとめたものである。このようにして集積回路１０を作成した場合、１機能当たりの開発費が減少できる。しかし論理回路に冗長部分が発生してしまう。本発明は、このような事実に注目してなされたものである。
【００１０】
本発明は上記の課題に鑑みなされたものであり、請求項１の発明は、
複数のお互いに独立して動作する論理機能を含む半導体集積回路において、
セレクト回路に接続されたフリップフロップ回路からなる回路を複数含み、フリップフロップ回路には論理ブロックが接続され、
論理機能は、セレクト回路の制御信号により選択されたセレクト回路とフリップフロップ回路およびそれに接続された論理ブロックと、各論理機能の入力信号により動作されるその他の論理ブロックと、から形成されることを特徴とする半導体集積回路としたものである。
【００１１】
本発明の請求項２の発明は、
複数のお互いに独立して動作する論理機能を含む半導体集積回路の設計方法において、
全ての論理機能に共通するフリップフロック回路を共通フリップフロップ回路とし、
全ての論理機能のうち一つを選択し、
選択した論理機能の共通フリップフロップ回路の入力に、論理機能を制御信号により選択するセレクト回路を挿入して回路Aとし、
全ての他の論理機能を、該論理機能を構成する論理ブロックの内共通フリップフロップ回路の入出力に接続している論理ブロックを、回路Aのセレクト回路の入力及びそれに接続された共通フリップフロップ回路の出力に接続し、該論理機能の他のブロックを全て回路Aに該論理機能が形成されるように接続して回路Bを形成することを特徴とする半導体集積回路の設計方法としたものである。
【００１２】
本発明の請求項３の発明は、
形成した回路Bを論理圧縮することを特徴とする請求項２に記載の半導体集積回路の設計方法としたものである。
【発明の効果】
【００１３】
本発明の半導体集積回路及びその設計方法は、以上のような構成であるので、新たに特定製品向けの半導体集積回路を設計したり、また機能ブロックを追加して設計したりする場合、論理回路に冗長部分が発生せず、低コストで製造できる半導体集積回路およびその設計方法とすることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の半導体集積回路の一例を論理回路図で模式的に示した説明図である。
【図２】お互いに独立した論理機能の一例を模式的に示した説明図である。
【図３】本発明の半導体集積回路の他の例を論理回路図で模式的に示した説明図である。
【図４】お互いに独立した論理機能の他の例を模式的に示した説明図である。
【図５】従来の、お互いに独立した論理機能を有する半導体集積回路の一例を模式的に示した説明図である。
【発明を実施するための形態】
【００１５】
以下本発明を実施するための形態につき説明する。
【００１６】
図１は、本発明のお互いに独立した論理機能を含む半導体集積回路の一例を模式的に示した説明図である。図では、二つの論理機能Ａ、Ｂを含み、それぞれ入力信号Ａ１Ａ２Ａ３、Ｂ１Ｂ２Ｂ３が入力する。ＦＦ１，３、２，５、４は同一のフリップフロップ回路を示し、共通クロック入力で動作する。ＬＡ１〜５、ＬＢ１〜５は、それぞれ論理機能Ａ、Ｂを構成する論理ブロック、Ｓ１、２は論理機能Ａ、Ｂのいずれかを信号ＳＥＬで選択す
るセレクト回路を示す。
【００１７】
本例の半導体集積回路は、お互いに独立した、論理機能Ａ、Ｂを含むことを前提とする。論理機能Ａ、Ｂは、特定の電気製品向け半導体装置ＬＳＩＡ、Ｂに相当する。あるいは、半導体集積回路ＬＳＩＡに、論理機能ＬＳＩＢを追加することにも相当する。
【００１８】
そして、セレクト回路Ｓ１、Ｓ２に接続されたフリップフロップ回路ＦＦ１，３、ＦＦ２，５からなる回路を２つ含み、フリップフロップ回路ＦＦ１，３、ＦＦ２，５には論理ブロックＬＡ２、ＬＡ３、ＬＢ２、ＬＢ３の回路と、ＬＡ５、ＬＢ５の回路がそれぞれ接続されている。
【００１９】
お互いに独立した論理機能は、セレクト回路の制御信号により選択されたセレクト回路Ｓ１、Ｓ２とフリップフロップ回路ＦＦ１、２およびそれに接続された論理ブロックと、論理機能の入力信号により動作されるその他の論理ブロックと、から形成される。
【００２０】
図１の例では、セレクト回路で、論理機能Ａを選択すると、セレクト回路、フリップフロップ回路ＦＦ、論理ブロックのうち、Ｓ１、Ｓ２、ＦＦ１，３、ＦＦ２，５、ＬＡ２、ＬＡ３、ＬＡ５がそれぞれ接続された回路が選択される。さらにそれらの回路に、論理機能Ａの入力信号Ａ１、Ａ２、Ａ３により動作されるその他の論理ブロックＬＡ４、ＬＡ１を加えて、それらが接続された論理機能Ａが形成される。
【００２１】
セレクト回路で、時分割で動作する論理機能Ｂを選択すると、セレクト回路、フリップフロップ回路、論理ブロックのうち、Ｓ１、Ｓ２、ＦＦ１，３、ＦＦ２，５、ＬＢ２、ＬＢ３、ＬＢ５がそれぞれ接続された回路が選択される。さらにそれらの回路に、論理機能Ｂの入力信号Ｂ１、Ｂ２、Ｂ３により動作されるその他の論理ブロックＬＢ１、ＦＦ４、ＬＢ４を加えて、それらが接続された論理機能Ｂが形成される。このようにして、図２で示したお互いに独立した論理機能Ａ、Ｂがセレクト回路によって選択されることになる。
【００２２】
また本発明の、時分割で動作し、かつお互いに独立した複数の論理機能を含む半導体集積回路の設計方法について、図２を用いて説明する。
【００２３】
図で、まず、お互いに独立した論理機能Ａ、Ｂに共通するフリップフロップ回路ＦＦ（ＦＦ１〜５）を選択し共通フリップフロップ回路ＦＦとする。次に、論理機能Ａを選択する。論理機能Ａの、共通フリップフロック回路ＦＦ１、ＦＦ２の入力に、独立した論理機能を制御信号ＳＥＬにより選択するセレクト回路Ｓ１、Ｓ２をそれぞれ挿入して回路Ａとする。
【００２４】
次に、論理機能Ｂを構成する論理ブロックの内、共通するフリップフロップ回路の入出力に接続している論理ブロックＬＢ２、ＬＢ３、ＬＢ５を、回路Ａのセレクト回路の入力及び共通するフリップフロップ回路の出力に接続する。次に、論理機能Ｂの他のブロックＬＢ１、ＦＦ４、ＬＢ４を全て回路Ａに論理機能Ｂが形成されるように接続して回路Ｂを形成する。このようにして図１にしめす半導体集積回路（回路Ｂ）を得ることが出来る。論理回機能Ｂは、共通フリップフロップ回路の個数が論理機能Ａに比べて多いので、余った共通フリップフロップ回路ＦＦ４は、本例では論理ブロックの１つとしている。
【００２５】
以上に説明した集積回路およびその設計方法の例では、最初に選択した論理機能をＡとしたが、Ｂを選ぶことも出来る。この場合、Ｂの方が共通フリップフロップ回路の個数が多いので、その分論理機能Ａを選択しないセレクト回路も挿入される。あるいは、その分の共通フリップフロップ回路を論理ブロックに含めて、セレクト回路は挿入しなくても良い。本例では２つの論理機能で説明したが、それ以上の複数の論理機能であっても、同様
にして構成できる。多数の論理機能を含む場合、最初に選択した論理機能の共通フリップフロップの数量によって、余った共通フリップフロップ回路は適宜処理すればよい。また、共通フリップフロップが複数種類ある場合、それぞれの共通フリップフロップに対応する論理ブロックを接続することで同様に半導体集積回路を構成できる。
【００２６】
このように、本発明の半導体集積回路は、お互いに独立した論理機能（ＬＳＩ相当）を含み、それらのフリップフロップ回路を共有しているので、フリップフロップ回路が減少する。セレクト回路を追加して形成された回路であるが、フリップフロップ回路に比べセレクト回路は論理素子数が少ない。したがって本発明の半導体集積回路は、論理素子を減縮し、チップサイズを縮小化できる半導体集積回路およびその設計方法とすることが出来る。さらに、多数のお互いに独立した論理機能を含む場合、最初に選択する論理機能は、共通フリップフロップ回路の数量が多いほうが、フリップフロップ回路の数量を比較的少なくすることが出来る。
【００２７】
また、このようにして形成した半導体回路を論理圧縮することによって、さらに論理素子数を減少できる。しかも、このように、本発明の半導体集積回路およびその設計方法では、通常の論理圧縮では減少できないフリップフロップ回路を減少することができるので、従来には無い規模で論理減縮された半導体回路およびその設計方法である。
【００２８】
論理機能がお互いに独立したものと独立していないものとが、混在している場合は、重なっている論理ブロックをまとめ、新たに独立した論理ブロックとして本願発明の半導体集積回路およびその設計方法を適用できる。例えば図５の論理機能Ａ、Ｂが独立せず、ＣＤＥとは独立し、またＣＤＥもそれぞれ独立している場合、ＡＢの組み合わせた回路と、Ｃ、Ｄ、Ｅとお互いに独立した論理機能として、本願発明の半導体集積回路およびその設計方法を適用して構成することができる。
【００２９】
近年の半導体プロセスで、１３０nmを切るデザインルール辺りからトランジスタ素子による信号の遅延と、配線による遅延とが逆になる現象が特に顕著になっている。一般に、フリップフロップで構成されるシフトレジスタ回路では、フリップフロップ間の信号の伝達に対しては素子による遅延が発生し、クロック信号の伝達に対しては、配線による遅延が発生する。そして上記のデザインルールのプロセスでは、フリップフロップ間の信号の遅延よりも、クロック信号の遅延が大きくなる。このためフリップフロップ間にバッファを設け、信号を遅延させることが行われている。本願発明の半導体集積回路では、セレクト回路をバッファとして兼ねることができるという効果がある。
【００３０】
次にさらに具体的に本願発明の半導体集積回路を例示する。
図３は、本発明の半導体集積回路の他の例を模式的に示した説明図である。図では、お互いに独立した論理機能Ｃ、Ｄ（ＬＳＩＣ、Ｄ）を含む。図４にお互いに独立した、論理機能Ｃ、Ｄを示した。図３では、図４に示した論理機能Ｃ、Ｄに対して、フリップフロップ回路Ｆ／Ｆの入力にセレクト回路ＭＵＸを挿入し、論理圧縮した回路を示している。この結果、図４に示した論理機能Ｃ、Ｄの素子数が２９個（Ｆ／Ｆ８個、ＡＮＤ１０個、ＯＲ４個、ＩＮＶ７個）あったものが、図３の半導体集積回路の例では素子数が２４個（Ｆ／Ｆ４個、ＡＮＤ７個、ＯＲ３個、ＩＮＶ６個、ＭＵＸ４個）と減少している。さらに、本半導体集積回路で、２つのセレクト回路ＭＵＸ（ＮＵ８、ＮＵ９）を削除できるので、２２個にすることができる。
【００３１】
ＬＳＩの単価は、主に年又は月当たりの生産・販売の個数によって決まる。目的の機能を組み込んだＬＳＩを開発することは、量産する個数が多ければ、単価を下げることが可能であるが、量産する量が少ないＬＳＩは、単価が高くなり量産することが出来なくなってしまう。
【００３２】
本発明ではそれぞれ１つの機能を持つ複数のＬＳＩを、１つのＬＳＩにするので、量産する量が少ないＬＳＩでも量産することができる。そしてさらに本発明では、システム動作を検討し論理素子を少なくし、回路規模を小さく出来るので、コストを低減できる。
【符号の説明】
【００３３】
１０・・・半導体集積回路
１１、１２、１３・・・論理機能
【図１】
2012027826.tif 000003
【図２】
2012027826.tif 000004
【図３】
2012027826.tif 000005
【図４】
2012027826.tif 000006
【図５】
2012027826.tif 000007