(57)【要約】      （修正有）【課題】ＧａＮ系の材料により形成されるＨＥＭＴの信頼性を高める。【解決手段】基板１０の上方に形成された窒化物半導体からなる半導体層２１〜２４と、半導体層２１〜２４の上方に、金を含む材料により形成された電極４１と、電極４１の上方に形成されたバリア膜６１と、半導体層２１〜２４の上方に、シリコンの酸化膜、窒化膜、酸窒化物のいずれかを含む材料により形成された保護膜５０と、を有する。【選択図】図１
2012175089.tif 000002
【特許請求の範囲】
【請求項１】
基板の上方に形成された窒化物半導体からなる半導体層と、
前記半導体層の上方に、金を含む材料により形成された電極と、
前記電極の上方に形成されたバリア膜と、
前記半導体層の上方に、シリコンの酸化膜、窒化膜、酸窒化物のいずれかを含む材料により形成された保護膜と、
を有し、
前記保護膜は前記バリア膜上に形成されるものであって、
前記バリア膜は金属の酸化物、窒化物、酸窒化物のいずれかを含む材料により形成されているものであることを特徴とする半導体装置。
【請求項２】
前記バリア膜は前記電極の上面及び側面に形成されているものであることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記バリア膜は、Ａｌ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｈｆ、Ｎｉ、Ｚｒのうちから選ばれる１または２以上の元素の酸化物、窒化物、酸窒化物のいずれかであることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記バリア膜と前記電極との間には、前記バリア膜に含まれる金属からなる金属膜が形成されていることを特徴とする請求項１から３のいずれかに記載の半導体装置。
【請求項５】
前記半導体装置は電界効果トランジスタであって、
前記電極はゲート電極であり、
前記半導体層は、第１の半導体層と、前記第１の半導体層の上方に形成された第２の半導体層とを含むものであって、
前記第１の半導体層または第２の半導体層に接して形成されたソース電極及びドレイン電極を有することを特徴とする請求項１から４のいずれかに記載の半導体装置。
【請求項６】
前記半導体装置は電界効果トランジスタであって、
前記電極はゲート電極であり、
前記半導体層上には絶縁膜が形成されており、
前記半導体層は、第１の半導体層と、前記第１の半導体層の上方に形成された第２の半導体層とを含むものであって、
前記第１の半導体層または第２の半導体層に接して形成されたソース電極及びドレイン電極を有し、
前記第２の半導体層にはリセスとなる開口部が形成され、前記絶縁膜は前記リセスの内部表面に形成されており、
前記ゲート電極は前記絶縁膜を介し前記リセスの形成されている領域に形成されていることを特徴とする請求項１から４のいずれかに記載の半導体装置。
【請求項７】
基板の上方に窒化物半導体からなる半導体層を形成する工程と、
前記半導体層の上方に金を含む材料により電極を形成する工程と、
前記電極の上方にバリア膜を形成する工程と、
前記半導体層の上方にシリコンの酸化膜、窒化膜、酸窒化物のうちいずれかを含む材料により保護膜を形成する工程と、
を有し、
前記保護膜は前記バリア膜上に形成されるものであって、
前記バリア膜は金属の酸化物、窒化物、酸窒化物のいずれかを含む材料により形成されているものであることを特徴とする半導体装置の製造方法。
【請求項８】
前記バリア膜を形成する工程は、
前記電極上に金属膜を形成する工程と、
前記金属膜を酸化、窒化、酸窒化のいずれかを行なう工程と、
を含むものであることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記半導体装置は電界効果トランジスタであって、
前記電極はゲート電極であり、
前記半導体層を形成する工程は、第１の半導体層を形成する工程と、前記第１の半導体層の上方に第２の半導体層を形成する工程を含み、
前記第１の半導体層または前記第２の半導体層に接してソース電極及びドレイン電極を形成する工程を有することを特徴とする請求項７または８に記載の半導体装置の製造方法。
【請求項１０】
前記半導体装置は電界効果トランジスタであって、
前記電極はゲート電極であり、
前記半導体層を形成する工程は、第１の半導体層を形成する工程と、前記第１の半導体層の上方に第２の半導体層を形成する工程を含み、
前記第１の半導体層または前記第２の半導体層に接してソース電極及びドレイン電極を形成する工程と、
前記第２の半導体層にリセスとなる開口部を形成する工程と、
前記第２の半導体層の上方及び前記リセスの内部表面に絶縁膜を形成する工程と、
を有し、
前記電極を形成する工程は、絶縁膜を介し前記リセスの形成されている領域にゲート電極を形成するものであることを特徴とする請求項７または８に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
窒化物半導体であるＧａＮ、ＡｌＮ、ＩｎＮまたは、これらの混晶からなる材料等は、広いバンドギャップを有しており、高出力電子デバイスまたは短波長発光デバイス等に用いられている。このうち、高出力電子デバイスとしては、電界効果型トランジスタ（ＦＥＴ：Field effect transistor）、特に、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）に関する技術が開発されている。このような窒化物半導体を用いたＨＥＭＴは、高出力・高効率増幅器、大電力スイッチングデバイス等に用いられる。
【０００３】
ところで、このような用途に用いられるＨＥＭＴにおいては、ノーマリーオフ化のため、ゲート電極の直下の半導体層の一部を除去することによりゲートリセスを形成した構造のものがある。また、ゲート絶縁膜となる絶縁膜を形成したＭＩＳ（Metal Insulator Semiconductor）構造のものがある。
【０００４】
また、このような電界効果型トランジスタ等の半導体装置においては、通常、ゲート電極、ソース電極及びドレイン電極等を形成した後、パッシベーション等のため表面の全体に絶縁体からなる保護膜が形成される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−３５９２５６号公報
【特許文献２】特開平５−１３６１２６号公報
【特許文献３】特開２００８−３０６０２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
窒化物半導体からなるＨＥＭＴ等においては、通常、保護膜として、比較的に容易に形成することができ、絶縁性が高く、比誘電率の低い、窒化シリコン（ＳｉＮ）、酸化シリコン（ＳｉＯ２）等のシリコンの化合物が用いられている。また、ゲート電極としては、ゲート電極における抵抗を低くすることができ、エレクトロマイグレーションの耐性の高い金（Ａｕ）が用いられている。従って、金により形成されたゲート電極の上に保護膜であるシリコンの化合物が形成された構造となっている。
【０００７】
しかしながら、金とシリコンとが接している部分では、金とシリコンとの共晶が形成されやすく、絶縁特性が低下したり、ゲート電極における抵抗が高くなったりする等の問題点を有していた。即ち、金とシリコンとの共晶温度は約３７０℃であり比較的低温であるため、半導体装置の製造及び使用の際に、金とシリコンの共晶が形成されやすく、このような共晶が形成されると、ゲート電極における抵抗が高くなり、また、絶縁耐圧が低下してしまう。特に、高出力電力デバイスにおいては、局所的に高温になる場合があり、使用環境や使用状況等により、金とシリコンとの共晶が形成されやすいため、半導体装置の信頼性を低下させる原因となっていた。
【０００８】
このため、ＧａＮ系の半導体材料を用いたＨＥＭＴ等において、高い信頼性が得られる半導体装置及び半導体装置の製造方法が望まれている。
【課題を解決するための手段】
【０００９】
本実施の形態の一観点によれば、基板の上方に形成された窒化物半導体からなる半導体層と、前記半導体層の上方に、金を含む材料により形成された電極と、前記電極の上方に形成されたバリア膜と、前記半導体層の上方に、シリコンの酸化膜、窒化膜、酸窒化物のいずれかを含む材料により形成された保護膜と、を有し、前記保護膜は前記バリア膜上に形成されるものであって、前記バリア膜は金属の酸化物、窒化物、酸窒化物のいずれかを含む材料により形成されているものであることを特徴とする。
【００１０】
また、本実施の形態の他の一観点によれば、基板の上方に窒化物半導体からなる半導体層を形成する工程と、前記半導体層の上方に金を含む材料により電極を形成する工程と、前記電極の上方にバリア膜を形成する工程と、前記半導体層の上方にシリコンの酸化膜、窒化膜、酸窒化物のうちいずれかを含む材料により保護膜を形成する工程と、を有し、前記保護膜は前記バリア膜上に形成されるものであって、前記バリア膜は金属の酸化物、窒化物、酸窒化物のいずれかを含む材料により形成されているものであることを特徴とする。
【発明の効果】
【００１１】
開示の半導体装置及び半導体装置の製造方法によれば、高い信頼性の半導体装置を得ることができる。
【図面の簡単な説明】
【００１２】
【図１】第１の実施の形態における半導体装置の構造図
【図２】第１の実施の形態における半導体装置の製造方法の工程図（１）
【図３】第１の実施の形態における半導体装置の製造方法の工程図（２）
【図４】第１の実施の形態における半導体装置の製造方法の工程図（３）
【図５】第２の実施の形態における半導体装置の構造図
【図６】第２の実施の形態における半導体装置の製造方法の工程図（１）
【図７】第２の実施の形態における半導体装置の製造方法の工程図（２）
【図８】第３の実施の形態における半導体装置の構造図
【図９】第３の実施の形態における半導体装置の製造方法の工程図（１）
【図１０】第３の実施の形態における半導体装置の製造方法の工程図（２）
【図１１】第３の実施の形態における半導体装置の製造方法の工程図（３）
【図１２】第４の実施の形態における半導体装置の構造図
【図１３】第４の実施の形態における半導体装置の製造方法の工程図（１）
【図１４】第４の実施の形態における半導体装置の製造方法の工程図（２）
【図１５】第５の実施の形態における半導体装置の構造図
【図１６】第５の実施の形態における半導体装置の製造方法の工程図（１）
【図１７】第５の実施の形態における半導体装置の製造方法の工程図（２）
【図１８】第５の実施の形態における半導体装置の製造方法の工程図（３）
【図１９】第５の実施の形態における半導体装置の製造方法の説明図
【図２０】第６の実施の形態における半導体装置の構造図
【図２１】第６の実施の形態における半導体装置の製造方法の工程図（１）
【図２２】第６の実施の形態における半導体装置の製造方法の工程図（２）
【図２３】第６の実施の形態における半導体装置の製造方法の工程図（３）
【図２４】第７の実施の形態における半導体装置の構造図
【図２５】第７の実施の形態における半導体装置の製造方法の工程図（１）
【図２６】第７の実施の形態における半導体装置の製造方法の工程図（２）
【図２７】第７の実施の形態における半導体装置の製造方法の工程図（３）
【図２８】第８の実施の形態における半導体装置の構造図
【図２９】第８の実施の形態における半導体装置の製造方法の工程図（１）
【図３０】第８の実施の形態における半導体装置の製造方法の工程図（２）
【図３１】第９の実施の形態における半導体装置の構造図
【図３２】第９の実施の形態における半導体装置の製造方法の工程図（１）
【図３３】第９の実施の形態における半導体装置の製造方法の工程図（２）
【図３４】第９の実施の形態における半導体装置の製造方法の工程図（３）
【図３５】第１０の実施の形態における半導体装置の構造図
【図３６】第１０の実施の形態における半導体装置の製造方法の工程図（１）
【図３７】第１０の実施の形態における半導体装置の製造方法の工程図（２）
【図３８】第１０の実施の形態における半導体装置の製造方法の工程図（３）
【図３９】第１１の実施の形態におけるディスクリートパッケージされた半導体デバイスの説明図
【図４０】第１１の実施の形態における電源装置の回路図
【図４１】第１１の実施の形態における高出力増幅器の構造図
【発明を実施するための形態】
【００１３】
発明を実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
【００１４】
〔第１の実施の形態〕
（半導体装置）
金とシリコンとの共晶の発生は、ゲート電極として金以外の材料を用いること、保護膜としてシリコンの化合物以外の材料を用いることによって防ぐことができる。しかしながら、保護膜としては、ＳｉＯ２、ＳｉＮ等のシリコンの化合物が特性上好ましく実用的であり、また、ゲート電極を形成する材料としては、金または金を含む合金等が特性上好ましく実用的である。
【００１５】
図１に基づき、本実施の形態における半導体装置について説明する。本実施の形態における半導体装置はＨＥＭＴであり、半導体等からなる基板１０の表面に形成された不図示のバッファ層上に、半導体層となる電子走行層２１、スペーサ層２２、電子供給層２３、キャップ層２４がエピタキシャル成長により積層して形成されている。キャップ層２４上には開口部を有する絶縁膜５１が形成されており、絶縁膜５１の開口部にはゲート電極４１が形成されており、キャップ層２４と接している。ソース電極４２及びドレイン電極４３は電子供給層２３と接して形成されているが、ソース電極４２及びドレイン電極４３は電子走行層２１と接するものであってもよい。ゲート電極４１の上部には、金属からなるゲート電極保護膜６０及びゲート電極保護膜６０を形成する金属の酸化物等からなるバリア膜６１が形成されている。露出している絶縁膜５１及びバリア膜６１等の上には、絶縁膜５２が形成されており、絶縁膜５１及び絶縁膜５２により保護膜５０が形成される。
【００１６】
基板１０はＳｉ基板、ＳｉＣ基板、サファイア（Ａｌ２Ｏ３）基板等が用いられる。本実施の形態では、基板１０として半絶縁性のＳｉＣ基板を用いている。第１の半導体層となる電子走行層２１はｉ−ＧａＮにより形成されており、スペーサ層２２はｉ−ＡｌＧａＮにより形成されており、第２の半導体層となる電子供給層２３はｎ−ＡｌＧａＮにより形成されており、キャップ層２４はｎ−ＧａＮにより形成されている。これにより、電子走行層２１において電子供給層２３に近い側に２次元電子ガス（２ＤＥＧ）２１ａが形成される。
【００１７】
ゲート電極４１は金または金を含む材料により形成されており、ソース電極４２及びドレイン電極４３は金属材料により形成されている。また、保護膜５０となる絶縁膜５１及び絶縁膜５２はともに、ＳｉＮにより形成されている。尚、保護膜５０は、シリコンの酸化物または酸窒化物により形成することも可能であるが、ＳｉＮが付着力や電気特性の観点からより好ましい。
【００１８】
ゲート電極保護膜６０及びバリア膜６１は、金とシリコンとが直接接触しないように形成されているものであり、バリア膜６１は金属の酸化物、窒化物、酸窒化物等により形成されている。更には、バリア膜６１は、金やシリコンが通過し難いバリア性の高い材料であるＡｌ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｈｆ、Ｎｉ、Ｚｒ等のうちから選ばれる１又は２以上の金属の酸化物、窒化物、酸窒化物のいずれかを含むものにより形成されていることが好ましい。同様に、ゲート電極保護膜６０は、Ａｌ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｈｆ、Ｎｉ、Ｚｒ等のうちから選ばれる１又は２以上の金属により形成されていることが好ましい。また、バリア膜６１がゲート電極保護膜６０を形成する材料の酸化膜等である場合、ゲート電極保護膜６０の表面を酸化することにより形成することができるため、製造工程を簡略化することができ、低コストで半導体装置を製造することができるため好ましい。また、本実施の形態における説明では、ゲート電極保護膜６０とバリア膜６１とを有するものについて説明するが、ゲート電極保護膜６０のすべてが酸化等されバリア膜６１のみにより形成されたものであってもよい。尚、ゲート電極４１上に形成されるゲート電極保護膜６０は同じ金属材料同士であるためゲート電極４１に対する付着力は強い。また、ゲート電極保護膜６０を酸化等することにより形成されるバリア膜６１は、ゲート電極保護膜６０と同じ元素を含んでいるため付着力は強い。よって、ゲート電極４１上に絶縁膜等からなるバリア膜６１を直接成膜等により形成した場合と比べて、付着力は強く膜剥がれ等が生じにくくなる。これにより、半導体装置の歩留り及び信頼性をより一層高めることができる。本実施の形態においては、ゲート電極保護膜６０はチタンにより形成されており、バリア膜６１は酸化チタンにより形成されている。
【００１９】
このようなゲート電極保護膜６０及びバリア膜６１を形成することにより、ゲート電極４１に含まれる金と絶縁膜５２に含まれるシリコンとの接触を防ぐことができ、金とシリコンとの共晶が形成されることを防ぐことができる。よって、信頼性の高い半導体装置を得ることができる。
【００２０】
尚、上記においては、ゲート電極４１が金を含む材料により形成されてものであるが、ソース電極４２及びドレイン電極４３が金を含む材料により形成された場合についても同様である。即ち、金を含む材料により形成された電極上に上述したバリア膜を形成することにより同様の効果を得ることができる。
【００２１】
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図２〜図４に基づき説明する。
【００２２】
最初に、図２（ａ）に示すように、半絶縁性のＳｉＣ等からなる基板１０上に不図示のバッファ層を形成し、更に第１の半導体層となる電子走行層２１、スペーサ層２２、第２の半導体層となる電子供給層２３、キャップ層２４が順次形成された半導体層を形成する。尚、半導体層となる電子走行層２１、スペーサ層２２、電子供給層２３及びキャップ層２４はＭＯＶＰＥ（Metal-Organic Vapor Phase Epitaxy）によるエピタキシャル成長により形成される。具体的には、電子走行層２１は厚さが約３μｍのｉ−ＧａＮにより形成されており、スペーサ層２２は厚さが約５ｎｍのｉ−ＧａＮにより形成されている。電子供給層２３は厚さが約３０ｎｍのｎ−ＡｌＧａＮにより形成されており、不純物濃度が５×１０１８ｃｍ−３となるように不純物元素としてＳｉがドープされている。キャップ層２４は厚さが約１０ｎｍのｎ−ＧａＮにより形成されており、不純物濃度が５×１０１８ｃｍ−３となるように不純物元素としてＳｉがドープされている。この後、図示はしないが素子分離領域を形成する。具体的には、素子分離領域を形成するためのフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域が形成される領域に開口領域を有するレジストパターンを形成する。更に、この後、塩素成分を含むガスを用いたドライエッチングを行い、ドライエッチングされた領域に絶縁膜を形成することにより、または、所定の元素のイオン注入を行なうことにより素子分離領域を形成する。
【００２３】
次に、図２（ｂ）に示すように、絶縁膜５１を形成する。絶縁膜５１はパッシベーション等のために形成されるものであり、保護膜５０の一部となるものである。本実施の形態では、絶縁膜５１としてＳｉＮ膜を膜厚が２ｎｍから２００ｎｍ、例えば、膜厚が約２０ｎｍとなるようにスパッタリングまたはプラズマＣＶＤ等により形成する。本実施の形態では、絶縁膜５１としてＳｉＮ膜を形成した場合について説明するが、ＳｉＮ膜に代えて酸化アルミニウム（Ａｌ２Ｏ３）膜を形成してもよい。
【００２４】
次に、図２（ｃ）に示すように、電子供給層２３上にソース電極４２及びドレイン電極４３を形成する。具体的には、絶縁膜５１上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口領域を有する不図示のレジストパターンを形成する。この後、ＲＩＥ（Reactive Ion Etching）等によるドライエッチングを行なうことにより、レジストパターンが形成されていない領域における絶縁膜５１及びキャップ層２４を除去し、電子供給層２３の表面を露出させる。この際行なわれるドライエッチングは、絶縁膜５１の除去にはフッ素系ガスを用い、キャップ層２４の除去には塩素系ガスを用いる。この後、真空蒸着等によりＴａ／Ａｌ（Ｔａ：２０ｎｍ、Ａｌ：２００ｎｍ）の積層膜等からなる金属膜を成膜し、有機溶剤等に浸漬させリフトオフを行なうことにより、レジストパターン上に形成されている金属膜をレジストパターンとともに除去する。これによりレジストパターンの形成されていない領域に、Ｔａ／Ａｌからなるソース電極４２及びドレイン電極４３を形成することができる。また、リフトオフを行なった後に、例えば、５５０℃の温度で熱処理を行なうことによりオーミックコンタクトさせることができる。尚、上記においては、ドライエッチングを行なうためのレジストパターンとリフトオフを行なうためのレジストパターンとを兼用させた場合について説明したが、各々別個に形成してもよい。
【００２５】
次に、図３（ａ）に示すように、絶縁膜５１に開口部７１を形成する。この開口部７１はゲート電極４１を半導体層と接触させるためのものである。具体的には、絶縁膜５１上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、絶縁膜５１の開口部７１が形成される領域に開口領域を有する不図示のレジストパターンを形成する。この後、フッ素系ガスを用いたＲＩＥ等のドライエッチングを行なうことにより、レジストパターンの開口領域における絶縁膜５１を除去する。これにより、絶縁膜５１に開口部７１を形成する。尚、この後、レジストパターンは有機溶剤等により除去する。
【００２６】
次に、図３（ｂ）に示すように、ゲート電極４１及びゲート電極保護膜６０を形成する。具体的には、絶縁膜５１上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極４１が形成される領域に開口領域を有する不図示のレジストパターンを形成する。尚、このレジストパターンは、開口領域内に絶縁膜５１の開口部７１が位置するように形成する。この後、金属膜Ｎｉ／Ａｕ／Ｔｉ（Ｎｉ：１０ｎｍ／Ａｕ：４００ｎｍ／Ｔｉ：２０ｎｍ）を真空蒸着により成膜し、有機溶剤等に浸漬させてリフトオフを行なうことにより、レジストパターン上に形成されている金属膜をレジストパターンとともに除去する。これにより絶縁膜５１の開口部７１内を含むレジストパターンが形成されていない領域に、Ｎｉ／Ａｕからなるゲート電極４１が形成され、更にゲート電極４１上には、Ｔｉからなるゲート電極保護膜６０が形成される。
【００２７】
次に、図３（ｃ）に示すように、ゲート電極保護膜６０の表面を酸化することにより、バリア膜６１を形成する。具体的には、酸素雰囲気中で約３００℃のアニール処理、酸素プラズマによるアッシング処理又はＵＶ（ultraviolet）オゾン処理等により、ゲート電極保護膜６０であるＴｉの表面を酸化し、ＴｉＯ２からなるバリア膜６１を形成する。尚、バリア膜６１の形成方法は、Ｔｉを自然酸化等させることにより形成してもよい。
【００２８】
次に、図４に示すように、絶縁膜５１、バリア膜６１を介したゲート電極４１、ソース電極４２及びドレイン電極４３上に絶縁膜５２を形成する。具体的には、絶縁膜５２は、プラズマＣＶＤまたはスパッタリング等により、ＳｉＮを５００ｎｍ成膜することにより形成する。これにより、絶縁膜５１及び絶縁膜５２からなる保護膜５０が形成される。
【００２９】
本実施の形態における半導体装置では、ゲート電極４１と絶縁膜５２との間にゲート電極保護膜６０及びバリア膜６１が形成されるため、ゲート電極４１に含まれる金と絶縁膜５２に含まれるシリコンとの共晶が形成されることを防ぎ、信頼性を高めることができる。また、保護膜５０を層間絶縁膜とし、保護膜５０上に更に他のトランジスタを形成してもよい。この場合、ゲート電極４１上にはゲート電極保護膜６０及びバリア膜６１が形成されているため、他のトランジスタの信頼性等に影響を与えることはない。また、上述したように、本実施の形態における説明では、ゲート電極保護膜６０とバリア膜６１とを有するものについて説明したが、ゲート電極保護膜６０のすべてが酸化等されバリア膜６１のみにより形成されたものであってもよい。
【００３０】
尚、ゲート電極４１の側面では、絶縁膜５２と接しているが、接している部分の面積は極めて狭いため、金とシリコンの共晶が形成されたとしても、その量は極めて少なく、半導体装置に与える影響は少ないものと考えられる。また、ゲート電極４１の上面のみならず側面にもゲート電極保護膜及びバリア膜を形成した場合には、ゲート電極４１の全面を覆うことができるため、より一層信頼性の高い半導体装置を得ることができる。
【００３１】
以上により、本実施の形態における半導体装置であるトランジスタを作製することができる。上記説明では、半導体層がＧａＮ及びＡｌＧａＮにより形成されている半導体装置について説明したが、本実施の形態は半導体層としてＩｎＡｌＮ、ＩｎＧａＡｌＮ等の窒化物半導体を用いた半導体装置においても同様に適用することができる。
【００３２】
〔第２の実施の形態〕
（半導体装置）
次に、第２の実施の形態の半導体装置について図５に基づき説明する。本実施の形態における半導体装置はＨＥＭＴであり、半導体等からなる基板１０の表面に形成された不図示のバッファ層上に、半導体層となる電子走行層２１、スペーサ層２２、電子供給層２３、キャップ層２４がエピタキシャル成長により積層して形成されている。また、キャップ層２４上の所定の領域にはキャップ層２４と接しゲート電極４１が形成されており、ソース電極４２及びドレイン電極４３は電子供給層２３と接して形成されている。これにより、電子走行層２１において電子供給層２３に近い側に２ＤＥＧ２１ａが形成される。尚、ソース電極４２及びドレイン電極４３は電子走行層２１と接するものであってもよい。ゲート電極４１の上部には、金属からなるゲート電極保護膜６０及びゲート電極保護膜６０を形成する金属の酸化物等からなるバリア膜６１が形成されている。また、露出しているキャップ層２４及びバリア膜６１等の上には、絶縁膜からなる保護膜１５０が形成されている。本実施の形態では、保護膜１５０はＳｉＮにより形成されている。保護膜１５０は、シリコンの酸化物または酸窒化物により形成することも可能であるが、ＳｉＮが付着力や電気特性の観点からより好ましい。
【００３３】
このようなゲート電極保護膜６０及びバリア膜６１を形成することにより、ゲート電極４１に含まれる金と保護膜１５０に含まれるシリコンとの接触を防ぐことができ、金とシリコンとの共晶が形成されることを防ぐことができる。よって、信頼性の高い半導体装置を得ることができる。
【００３４】
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図６及び図７に基づき説明する。
【００３５】
最初に、図６（ａ）に示すように、半絶縁性のＳｉＣ等からなる基板１０上に不図示のバッファ層を形成し、更に、第１の半導体層となる電子走行層２１、スペーサ層２２、第２の半導体層となる電子供給層２３、キャップ層２４が順次形成された半導体層を形成する。尚、半導体層となる電子走行層２１、スペーサ層２２、電子供給層２３及びキャップ層２４はＭＯＶＰＥによるエピタキシャル成長により形成される。具体的には、電子走行層２１は厚さが約３μｍのｉ−ＧａＮにより形成されており、スペーサ層２２は厚さが約５ｎｍのｉ−ＧａＮにより形成されている。電子供給層２３は厚さが約３０ｎｍのｎ−ＡｌＧａＮにより形成されており、不純物濃度が５×１０１８ｃｍ−３となるように不純物元素としてＳｉがドープされている。キャップ層２４は厚さが約１０ｎｍのｎ−ＧａＮにより形成されており、不純物濃度が５×１０１８ｃｍ−３となるように不純物元素としてＳｉがドープされている。この後、図示はしないが素子分離領域を形成する。
【００３６】
次に、図６（ｂ）に示すように、電子供給層２３上にソース電極４２及びドレイン電極４３を形成する。具体的には、キャップ層２４上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口領域を有する不図示のレジストパターンを形成する。この後、ＲＩＥ等によるドライエッチングを行なうことにより、レジストパターンが形成されていない領域におけるキャップ層２４を除去し、電子供給層２３の表面を露出させる。このドライエッチングでは、塩素系ガスを用いる。この後、真空蒸着等によりＴａ／Ａｌ（Ｔａ：２０ｎｍ、Ａｌ：２００ｎｍ）の積層膜等からなる金属膜を成膜し、有機溶剤等に浸漬させリフトオフを行なうことにより、レジストパターン上に形成されている金属膜をレジストパターンとともに除去する。これによりレジストパターンの形成されていない領域に、Ｔａ／Ａｌからなるソース電極４２及びドレイン電極４３を形成することができる。また、リフトオフを行なった後に、例えば、５５０℃の温度で熱処理を行なうことによりオーミックコンタクトさせることができる。
【００３７】
次に、図６（ｃ）に示すように、キャップ層２４上にゲート電極４１及びゲート電極保護膜６０を形成する。具体的には、キャップ層２４上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極４１が形成される領域に開口領域を有する不図示のレジストパターンを形成する。この後、金属膜Ｎｉ／Ａｕ／Ｔｉ（Ｎｉ：１０ｎｍ／Ａｕ：４００ｎｍ／Ｔｉ：２０ｎｍ）を真空蒸着により成膜し、有機溶剤等に浸漬させてリフトオフを行なうことにより、レジストパターン上に形成されている金属膜をレジストパターンとともに除去する。これによりレジストパターンが形成されていない領域に、Ｎｉ／Ａｕからなるゲート電極４１が形成され、更にゲート電極４１上には、Ｔｉからなるゲート電極保護膜６０が形成される。
【００３８】
次に、図７（ａ）に示すように、ゲート電極保護膜６０の表面を酸化することにより、バリア膜６１を形成する。具体的には、酸素雰囲気中で約３００℃のアニール処理、酸素プラズマによるアッシング処理又はＵＶオゾン処理等により、ゲート電極保護膜６０であるＴｉの表面を酸化し、ＴｉＯ２からなるバリア膜６１を形成する。尚、バリア膜６１の形成方法は、Ｔｉを自然酸化等させることにより形成してもよい。
【００３９】
次に、図７（ｂ）に示すように、キャップ層２４、バリア膜６１を介したゲート電極４１、ソース電極４２及びドレイン電極４３上に絶縁膜からなる保護膜１５０を形成する。具体的には、保護膜１５０は、プラズマＣＶＤまたはスパッタリング等により、ＳｉＮを５００ｎｍ成膜することにより形成する。本実施の形態における半導体装置は、ゲート電極４１と保護膜１５０との間にゲート電極保護膜６０及びバリア膜６１が形成されるため、ゲート電極４１に含まれる金と保護膜１５０に含まれるシリコンとの共晶が形成されることを防ぎ、信頼性を高めることができる。また、保護膜１５０を層間絶縁膜とし、保護膜１５０上に更に他のトランジスタを形成してもよい。
【００４０】
以上により、本実施の形態における半導体装置であるトランジスタを作製することができる。上記説明では、半導体層がＧａＮ及びＡｌＧａＮにより形成されている半導体装置について説明したが、本実施の形態は半導体層としてＩｎＡｌＮ、ＩｎＧａＡｌＮ等の窒化物半導体を用いた半導体装置においても同様に適用することができる。
【００４１】
尚、上記以外の内容については、第１の実施の形態と同様である。
【００４２】
〔第３の実施の形態〕
（半導体装置）
次に、第３の実施の形態の半導体装置について図８に基づき説明する。本実施の形態における半導体装置はＨＥＭＴであり、半導体等からなる基板１０の表面に形成された不図示のバッファ層上に、半導体層となる電子走行層２１、スペーサ層２２、電子供給層２３がエピタキシャル成長により積層して形成されている。これにより、電子走行層２１において電子供給層２３に近い側に２ＤＥＧ２１ａが形成される。また、電子供給層２３にはリセスとなる開口部が形成されており、リセスの底面及び側面を含む電子供給層２３上には酸化アルミニウム等からなるゲート絶縁膜となる絶縁膜２３０が形成されている。ゲート電極４１はリセスが形成されている領域に絶縁膜２３０を介して形成されており、ソース電極４２及びドレイン電極４３は電子供給層２３と接して形成されている。尚、ソース電極４２及びドレイン電極４３は電子走行層２１と接するものであってもよい。ゲート電極４１の上部には、金属からなるゲート電極保護膜６０及びゲート電極保護膜６０を形成する金属の酸化物等からなるバリア膜６１が形成されている。また、露出している絶縁膜５１及びバリア膜６１等の上には、絶縁膜からなる保護膜２５０が形成される。本実施の形態では、保護膜２５０はＳｉＮにより形成されている。尚、保護膜２５０は、シリコンの酸化物または酸窒化物により形成することも可能であるが、ＳｉＮが付着力や電気特性の観点からより好ましい。
【００４３】
このようなゲート電極保護膜６０及びバリア膜６１を形成することにより、ゲート電極４１に含まれる金と保護膜２５０に含まれるシリコンとの接触を防ぐことができ、金とシリコンとの共晶が形成されることを防ぐことができる。よって、信頼性の高い半導体装置を得ることができる。尚、図８には、リセスとなる開口部を形成したものを示すが、リセスとなる開口部を形成することなく絶縁膜２３０を形成した構造の半導体装置においても同様に半導体装置の信頼性を高めることができる。
【００４４】
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図９〜図１１に基づき説明する。
【００４５】
最初に、図９（ａ）に示すように、半絶縁性のＳｉＣ等からなる基板１０上に、不図示のバッファ層を形成し、更に第１の半導体層となる電子走行層２１、スペーサ層２２、第２の半導体層となる電子供給層２３が順次形成された半導体層を形成する。尚、半導体層となる電子走行層２１、スペーサ層２２及び電子供給層２３はＭＯＶＰＥによるエピタキシャル成長により形成される。具体的には、電子走行層２１は厚さが約３μｍのｉ−ＧａＮにより形成されており、スペーサ層２２は厚さが約５ｎｍのｉ−ＧａＮにより形成されている。電子供給層２３は厚さが約３０ｎｍのｎ−ＡｌＧａＮにより形成されており、不純物濃度が５×１０１８ｃｍ−３となるように不純物元素としてＳｉがドープされている。この後、図示はしないが素子分離領域を形成する。
【００４６】
次に、図９（ｂ）に示すように、電子供給層２３上にソース電極４２及びドレイン電極４３を形成する。具体的には、電子供給層２３上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口領域を有する不図示のレジストパターンを形成する。この後、真空蒸着等によりＴａ／Ａｌ（Ｔａ：２０ｎｍ、Ａｌ：２００ｎｍ）の積層膜等からなる金属膜を成膜し、有機溶剤等に浸漬させリフトオフを行なうことにより、レジストパターン上に形成されている金属膜をレジストパターンとともに除去する。これによりレジストパターンの形成されていない領域に、Ｔａ／Ａｌからなるソース電極４２及びドレイン電極４３を形成することができる。また、リフトオフを行なった後に、例えば、５５０℃の温度で熱処理を行なうことによりオーミックコンタクトさせることができる。
【００４７】
次に、図９（ｃ）に示すように、電子供給層２３にリセス２７１を形成する。具体的には、電子供給層２２３上にフォトレジストを塗布し露光装置による露光、現像を行なうことにより、リセス２７１が形成される領域に開口領域を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたＲＩＥ等のドライエッチングを行なうことにより、不図示のレジストパターンの開口領域における電子供給層２３の一部又は全部を除去することによりリセス２７１を形成する。尚、この後、不図示のレジストパターンは有機溶剤等により除去する。
【００４８】
次に、図１０（ａ）に示すように、リセス２７１の内部表面を含む電子供給層２３の表面に、ゲート絶縁膜となる絶縁膜２３０を形成する。具体的には、ＡＬＤ（Atomic Layer Dposition）またはスパッタリングにより酸化アルミニウムを膜厚が２ｎｍから２００ｎｍ、例えば、膜厚が約２０ｎｍとなるように形成する。
【００４９】
次に、図１０（ｂ）に示すように、リセス２７１が形成されている領域の絶縁膜２３０上にゲート電極４１及びゲート電極保護膜６０を形成する。具体的には、絶縁膜２３０上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極４１が形成される領域に開口領域を有する不図示のレジストパターンを形成する。尚、このレジストパターンは、開口領域内にリセス２７１が位置するように形成する。この後、金属膜Ｎｉ／Ａｕ／Ｔｉ（Ｎｉ：１０ｎｍ／Ａｕ：４００ｎｍ／Ｔｉ：２０ｎｍ）を真空蒸着により成膜し、有機溶剤等に浸漬させてリフトオフを行なうことにより、レジストパターン上に形成されている金属膜をレジストパターンとともに除去する。これにより絶縁膜２３０を介しリセス２７１が形成されている領域を含む領域に、Ｎｉ／Ａｕからなるゲート電極４１が形成され、更にゲート電極４１上には、Ｔｉからなるゲート電極保護膜６０が形成される。
【００５０】
次に、図１０（ｃ）に示すように、ゲート電極保護膜６０の表面を酸化することにより、バリア膜６１を形成する。具体的には、酸素雰囲気中で約３００℃のアニール処理、酸素プラズマによるアッシング処理又はＵＶオゾン処理等により、ゲート電極保護膜６０であるＴｉの表面を酸化し、ＴｉＯ２からなるバリア膜６１を形成する。尚、バリア膜６１の形成方法は、Ｔｉを自然酸化等させることにより形成してもよい。
【００５１】
次に、図１１に示すように、絶縁膜２３０、バリア膜６１を介したゲート電極４１、ソース電極４２及びドレイン電極４３上に保護膜２５０を形成する。具体的には、保護膜２５０は、プラズマＣＶＤまたはスパッタリング等により、ＳｉＮを５００ｎｍ成膜することにより形成する。本実施の形態における半導体装置は、ゲート電極４１と保護膜２５０との間にゲート電極保護膜６０及びバリア膜６１が形成されるため、ゲート電極４１に含まれる金と保護膜２５０に含まれるシリコンとの共晶が形成されることを防ぎ、信頼性を高めることができる。また、保護膜２５０を層間絶縁膜とし、保護膜２５０上に更に他のトランジスタを形成してもよい。
【００５２】
以上により、本実施の形態における半導体装置であるトランジスタを作製することができる。上記説明では、半導体層がＧａＮ及びＡｌＧａＮにより形成されている半導体装置について説明したが、本実施の形態は半導体層としてＩｎＡｌＮ、ＩｎＧａＡｌＮ等の窒化物半導体を用いた半導体装置においても同様に適用することができる。
【００５３】
尚、上記以外の内容については、第１の実施の形態と同様である。
【００５４】
〔第４の実施の形態〕
（半導体装置）
次に、第４の実施の形態の半導体装置について図１２に基づき説明する。本実施の形態における半導体装置はＨＥＭＴであり、半導体等からなる基板１０の表面に形成された不図示のバッファ層上に、半導体層となる電子走行層２１、スペーサ層２２、電子供給層２３がエピタキシャル成長により積層して形成されている。これにより、電子走行層２１において電子供給層２３に近い側に２ＤＥＧ２１ａが形成される。また、電子供給層２３上には酸化アルミニウム等からなるゲート絶縁膜となる絶縁膜２３０が形成されており、ゲート電極４１は絶縁膜２３０上の所定の領域に形成されている。ソース電極４２及びドレイン電極４３は電子供給層２３と接して形成されている。尚、ソース電極４２及びドレイン電極４３は電子走行層２１と接するものであってもよい。ゲート電極４１の上部には、金属からなるゲート電極保護膜６０及びゲート電極保護膜６０を形成する金属の酸化物等からなるバリア膜６１が形成されている。また、露出している絶縁膜５１及びバリア膜６１等の上には、絶縁膜からなる保護膜２５０が形成される。
【００５５】
このようなゲート電極保護膜６０及びバリア膜６１を形成することにより、ゲート電極４１に含まれる金と保護膜２５０に含まれるシリコンとの接触を防ぐことができ、金とシリコンとの共晶が形成されることを防ぐことができる。よって、信頼性の高い半導体装置を得ることができる。
【００５６】
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図１３及び図１４に基づき説明する。
【００５７】
最初に、図１３（ａ）に示すように、半絶縁性のＳｉＣ等からなる基板１０上に、不図示のバッファ層を形成し、更に、第１の半導体層となる電子走行層２１、スペーサ層２２、第２の半導体層となる電子供給層２３が順次形成された半導体層を形成する。尚、半導体層となる電子走行層２１、スペーサ層２２及び電子供給層２３はＭＯＶＰＥによるエピタキシャル成長により形成される。具体的には、電子走行層２１は厚さが約３μｍのｉ−ＧａＮにより形成されており、スペーサ層２２は厚さが約５ｎｍのｉ−ＧａＮにより形成されている。電子供給層２３は厚さが約３０ｎｍのｎ−ＡｌＧａＮにより形成されており、不純物濃度が５×１０１８ｃｍ−３となるように不純物元素としてＳｉがドープされている。この後、図示はしないが素子分離領域を形成する。
【００５８】
次に、図１３（ｂ）に示すように、電子供給層２３上にソース電極４２及びドレイン電極４３を形成する。具体的には、電子供給層２３上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口領域を有する不図示のレジストパターンを形成する。この後、真空蒸着等によりＴａ／Ａｌ（Ｔａ：２０ｎｍ、Ａｌ：２００ｎｍ）の積層膜等からなる金属膜を成膜し、有機溶剤等に浸漬させリフトオフを行なうことにより、レジストパターン上に形成されている金属膜をレジストパターンとともに除去する。これによりレジストパターンの形成されていない領域に、Ｔａ／Ａｌからなるソース電極４２及びドレイン電極４３を形成することができる。また、リフトオフを行なった後に、例えば、５５０℃の温度で熱処理を行なうことによりオーミックコンタクトさせることができる。
【００５９】
次に、図１３（ｃ）に示すように、電子供給層２３の表面に、ゲート絶縁膜となる絶縁膜２３０を形成する。具体的には、ＡＬＤまたはスパッタリングにより酸化アルミニウムを膜厚が２ｎｍから２００ｎｍ、例えば、膜厚が約２０ｎｍとなるように形成する。
【００６０】
次に、図１４（ａ）に示すように、絶縁膜２３０上にゲート電極４１及びゲート電極保護膜６０を形成する。具体的には、絶縁膜２３０上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極４１が形成される領域に開口領域を有する不図示のレジストパターンを形成する。この後、金属膜Ｎｉ／Ａｕ／Ｔｉ（Ｎｉ：１０ｎｍ／Ａｕ：４００ｎｍ／Ｔｉ：２０ｎｍ）を真空蒸着により成膜し、有機溶剤等に浸漬させてリフトオフを行なうことにより、レジストパターン上に形成されている金属膜をレジストパターンとともに除去する。これにより絶縁膜２３０上には、Ｎｉ／Ａｕからなるゲート電極４１が形成され、更にゲート電極４１上には、Ｔｉからなるゲート電極保護膜６０が形成される。
【００６１】
次に、図１４（ｂ）に示すように、ゲート電極保護膜６０の表面を酸化することにより、バリア膜６１を形成する。具体的には、酸素雰囲気中で約３００℃のアニール処理、酸素プラズマによるアッシング処理又はＵＶオゾン処理等により、ゲート電極保護膜６０であるＴｉの表面を酸化し、ＴｉＯ２からなるバリア膜６１を形成する。尚、バリア膜６１の形成方法は、Ｔｉを自然酸化等させることにより形成してもよい。
【００６２】
次に、図１４（ｃ）に示すように、絶縁膜２３０、バリア膜６１を介したゲート電極４１、ソース電極４２及びドレイン電極４３上に保護膜２５０を形成する。具体的には、保護膜２５０は、プラズマＣＶＤまたはスパッタリング等により、ＳｉＮを５００ｎｍ成膜することにより形成する。本実施の形態における半導体装置は、ゲート電極４１と保護膜２５０との間にゲート電極保護膜６０及びバリア膜６１が形成されるため、ゲート電極４１に含まれる金と保護膜２５０に含まれるシリコンとの共晶が形成されることを防ぎ、信頼性を高めることができる。また、保護膜２５０を層間絶縁膜とし、保護膜２５０上に更に他のトランジスタを形成してもよい。
【００６３】
以上により、本実施の形態における半導体装置であるトランジスタを作製することができる。上記説明では、半導体層がＧａＮ及びＡｌＧａＮにより形成されている半導体装置について説明したが、本実施の形態は半導体層としてＩｎＡｌＮ、ＩｎＧａＡｌＮ等の窒化物半導体を用いた半導体装置においても同様に適用することができる。
【００６４】
尚、上記以外の内容については、第１の実施の形態と同様である。
【００６５】
〔第５の実施の形態〕
（半導体装置）
次に、第５の実施の形態の半導体装置について図１５に基づき説明する。本実施の形態における半導体装置はＨＥＭＴであり、半導体等からなる基板１０の表面に形成された不図示のバッファ層上に、半導体層となる電子走行層２１、スペーサ層２２、電子供給層２３、キャップ層２４がエピタキシャル成長により積層して形成されている。これにより、電子走行層２１において電子供給層２３に近い側に２ＤＥＧ２１ａが形成される。また、キャップ層２４上には開口部を有する絶縁膜５１が形成されており、絶縁膜５１の開口部にはゲート電極４１が形成されており、キャップ層２４と接している。また、ソース電極４２及びドレイン電極４３は電子供給層２３と接して形成されているが、ソース電極４２及びドレイン電極４３は電子走行層２１と接するものであってもよい。
【００６６】
ゲート電極４１の上部及び側面には、ゲート電極４１の表面を覆うように、金属からなるゲート電極保護膜３６０及びゲート電極保護膜３６０を形成する金属の酸化物等からなるバリア膜３６１が形成されている。また、露出している絶縁膜５１及びバリア膜３６１等の上には、絶縁膜５２が形成されており、絶縁膜５１及び絶縁膜５２により保護膜５０が形成される。このようなゲート電極保護膜３６０及びバリア膜３６１を形成することにより、ゲート電極４１に含まれる金と絶縁膜５２に含まれるシリコンとの接触を防ぐことができ、金とシリコンとの共晶が形成されることを防ぐことができる。よって、信頼性の高い半導体装置を得ることができる。尚、本実施の形態におけるゲート電極保護膜３６０は第１の実施の形態におけるゲート電極保護膜６０と同様の材料を用いることができ、また、バリア膜３６１は第１の実施の形態におけるバリア膜６１と同様の材料を用いることができる。
【００６７】
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図１６〜図１８に基づき説明する。
【００６８】
最初に、図１６（ａ）に示すように、半絶縁性のＳｉＣ等からなる基板１０上に不図示のバッファ層を形成し、更に第１の半導体層となる電子走行層２１、スペーサ層２２、第２の半導体層となる電子供給層２３、キャップ層２４が順次形成された半導体層を形成する。この後、図示はしないが素子分離領域を形成する。
【００６９】
次に、図１６（ｂ）に示すように、絶縁膜５１を形成する。本実施の形態では、絶縁膜５１としてＳｉＮ膜を膜厚が２ｎｍから２００ｎｍ、例えば、膜厚が約２０ｎｍとなるように形成する。
【００７０】
次に、図１６（ｃ）に示すように、電子供給層２３上にソース電極４２及びドレイン電極４３を形成する。具体的には、絶縁膜５１上にソース電極４２及びドレイン電極４３が形成される領域に開口領域を有する不図示のレジストパターンを形成し、ＲＩＥ等によるドライエッチングを行なう。これにより、レジストパターンが形成されていない領域における絶縁膜５１及びキャップ層２４を除去し、電子供給層２３の表面を露出させる。この後、真空蒸着等によりＴａ／Ａｌ（Ｔａ：２０ｎｍ、Ａｌ：２００ｎｍ）の積層膜等からなる金属膜を成膜し、有機溶剤等に浸漬させリフトオフを行なうことにより、Ｔａ／Ａｌからなるソース電極４２及びドレイン電極４３を形成する。また、リフトオフを行なった後に、例えば、５５０℃の温度で熱処理を行なうことによりオーミックコンタクトさせることができる。
【００７１】
次に、図１７（ａ）に示すように、絶縁膜５１に開口部７１を形成する。具体的には、絶縁膜５１上に開口部７１が形成される領域に開口領域を有する不図示のレジストパターンを形成し、フッ素系ガスを用いたＲＩＥ等のドライエッチングを行なうことにより、レジストパターンの開口領域における絶縁膜５１を除去する。これにより、絶縁膜５１に開口部７１を形成する。尚、この後、レジストパターンは有機溶剤等により除去する。
【００７２】
次に、図１７（ｂ）に示すように、ゲート電極４１を形成する。具体的には、絶縁膜５１上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極４１が形成される領域に開口領域を有する不図示のレジストパターンを形成する。尚、このレジストパターンは、開口領域内に絶縁膜５１の開口部７１が位置するように形成する。この後、金属膜Ｎｉ／Ａｕ（Ｎｉ：１０ｎｍ／Ａｕ：４００ｎｍ）を真空蒸着により成膜し、有機溶剤等に浸漬させてリフトオフを行なうことにより、レジストパターン上に形成されている金属膜をレジストパターンとともに除去する。これにより絶縁膜５１の開口部７１内を含むレジストパターンが形成されていない領域に、Ｎｉ／Ａｕからなるゲート電極４１が形成される。
【００７３】
次に、図１７（ｃ）に示すように、ゲート電極保護膜３６０を形成する。具体的には、絶縁膜５１上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極保護膜３６０が形成される領域に開口領域を有する不図示のレジストパターンを形成する。この際形成されるレジストパターンは、ゲート電極４１を形成する際に形成されるレジストパターンよりも若干開口が広く、ゲート電極４１の表面全体、即ち、ゲート電極４１の上面及び側面にゲート電極保護膜３６０が形成されるような開口領域を有している。この後、金属膜Ｔｉ（Ｔｉ：２０ｎｍ）を真空蒸着により成膜し、有機溶剤等に浸漬させてリフトオフを行なうことにより、レジストパターン上に形成されている金属膜をレジストパターンとともに除去する。これにより、ゲート電極４１の表面、即ち、上面及び側面には、Ｔｉからなるゲート電極保護膜３６０が形成される。
【００７４】
次に、図１８（ａ）に示すように、ゲート電極保護膜３６０の表面を酸化することにより、バリア膜３６１を形成する。具体的には、酸素雰囲気中で約３００℃のアニール処理、酸素プラズマによるアッシング処理又はＵＶオゾン処理等により、ゲート電極保護膜３６０であるＴｉの表面を酸化し、ＴｉＯ２からなるバリア膜３６１を形成する。
【００７５】
次に、図１８（ｂ）に示すように、絶縁膜５１、バリア膜３６１を介したゲート電極４１、ソース電極４２及びドレイン電極４３上に絶縁膜５２を形成する。具体的には、絶縁膜５２は、プラズマＣＶＤまたはスパッタリング等により、ＳｉＮを５００ｎｍ成膜することにより形成する。これにより、絶縁膜５１及び絶縁膜５２からなる保護膜５０が形成される。本実施の形態における半導体装置は、ゲート電極４１と絶縁膜５２との間にゲート電極保護膜３６０及びバリア膜３６１が形成されるため、ゲート電極４１に含まれる金と絶縁膜５２に含まれるシリコンとの共晶が形成されることを防ぎ、信頼性を高めることができる。また、保護膜５０を層間絶縁膜とし、保護膜５０上に更に他のトランジスタを形成してもよい。
【００７６】
尚、上記においては、ゲート電極４１及びゲート電極保護膜３６０を形成する際に、各々レジストパターンを形成する場合について説明した。しかしながら、表面側が狭く底面側が広い２層からなるレジストパターン、または、開口が底面よりも表面の方が狭い形状のいわゆる逆テーパーのレジストパターンを用いることにより、１回のレジストパターンの形成でも同様の構造のものを作製することができる。具体的には、２層からなるレジストパターン等を用いた場合、最初に金属膜Ｎｉ／Ａｕを成膜し、次に、金属膜Ｔｉを成膜する。金属膜Ｔｉを成膜する際には、Ｔｉの蒸着源をＮｉやＡｕの蒸着源の位置よりも基板１０等に近い位置、若しくは、Ｔｉの蒸着源を基板１０面の法線上からオフセットさせた位置に設置して蒸着を行なう。蒸着源を基板１０等に近い位置に設置することにより、基板１０面に対し蒸着粒子の斜め入射成分が増えるため、レジストパターンの開口内の中まで入り込み、金属膜Ｎｉ／Ａｕの上面のみならず側面にもＴｉ膜を形成することができる。図１９には、２層からなるレジストパターン３８１を用いて、上述した方法により形成されたゲート電極４１及びゲート電極保護膜３６０を示す。尚、この際用いられる２層からなるレジストパターン３８１は、上部３８１ａと下部３８１ｂとを有しており、上部３８１ａの開口は下部３８１ｂの開口よりも狭く形成されている。
【００７７】
以上により、本実施の形態における半導体装置であるトランジスタを作製することができる。本実施の形態におけるゲート電極保護膜３６０及びバリア膜３６１は、第２の実施の形態から第４の実施の形態においても同様に適用することができる。尚、上記以外の内容については、第１の実施の形態と同様である。
【００７８】
〔第６の実施の形態〕
（半導体装置）
次に、第６の実施の形態の半導体装置について図２０に基づき説明する。本実施の形態における半導体装置はＨＥＭＴであり、半導体等からなる基板１０の表面に形成された不図示のバッファ層上に、半導体層となる電子走行層２１、スペーサ層２２、電子供給層２３、キャップ層２４がエピタキシャル成長により積層して形成されている。これにより、電子走行層２１において電子供給層２３に近い側に２ＤＥＧ２１ａが形成される。また、キャップ層２４上には開口部を有する絶縁膜５１が形成されており、絶縁膜５１の開口部にはゲート電極４１が形成されて、キャップ層２４と接している。また、ソース電極４２及びドレイン電極４３は電子供給層２３と接して形成されている。尚、ソース電極４２及びドレイン電極４３は電子走行層２１と接するものであってもよい。
【００７９】
ゲート電極４１の上面及び側面、キャップ層２４上にはバリア絶縁膜４６１が形成されており、バリア絶縁膜４６１等の上には、絶縁膜５２が形成されており、絶縁膜５２等により保護膜が形成される。本実施の形態では、バリア絶縁膜４６１はＡＬＤ又はスパッタリングにより、酸化アルミニウム膜を２ｎｍから２００ｎｍ、例えば、２０ｎｍ成膜することにより形成されている。このようなバリア絶縁膜４６１をゲート電極５２と絶縁膜５２との間に形成することにより、ゲート電極４１に含まれる金と絶縁膜５２に含まれるシリコンとの接触を防ぐことができ、金とシリコンとの共晶が形成されることを防ぐことができる。よって、信頼性の高い半導体装置を得ることができる。
【００８０】
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図２１〜図２３に基づき説明する。
【００８１】
最初に、図２１（ａ）に示すように、半絶縁性のＳｉＣ等からなる基板１０上に不図示のバッファ層を形成し、更に第１の半導体層となる電子走行層２１、スペーサ層２２、第２の半導体層となる電子供給層２３、キャップ層２４が順次形成された半導体層を形成する。この後、図示はしないが素子分離領域を形成する。
【００８２】
次に、図２１（ｂ）に示すように、絶縁膜５１を形成する。本実施の形態では、絶縁膜５１としてＳｉＮ膜を膜厚が２ｎｍから２００ｎｍ、例えば、膜厚が約２０ｎｍとなるように形成する。
【００８３】
次に、図２１（ｃ）に示すように、電子供給層２３上にソース電極４２及びドレイン電極４３を形成する。具体的には、絶縁膜５１上にソース電極４２及びドレイン電極４３が形成される領域に開口領域を有する不図示のレジストパターンを形成し、ＲＩＥ等によるドライエッチングを行なう。これにより、レジストパターンが形成されていない領域における絶縁膜５１及びキャップ層２４を除去し、電子供給層２３の表面を露出させる。この後、真空蒸着等によりＴａ／Ａｌ（Ｔａ：２０ｎｍ、Ａｌ：２００ｎｍ）の積層膜等からなる金属膜を成膜し、有機溶剤等に浸漬させリフトオフを行なうことにより、Ｔａ／Ａｌからなるソース電極４２及びドレイン電極４３を形成する。また、リフトオフを行なった後に、例えば、５５０℃の温度で熱処理を行なうことによりオーミックコンタクトさせることができる。
【００８４】
次に、図２２（ａ）に示すように、絶縁膜５１に開口部７１を形成する。具体的には、絶縁膜５１上に開口部７１が形成される領域に開口領域を有する不図示のレジストパターンを形成し、フッ素系ガスを用いたＲＩＥ等のドライエッチングを行なうことにより、レジストパターンの開口領域における絶縁膜５１を除去する。これにより、絶縁膜５１に開口部７１を形成する。尚、この後、レジストパターンは有機溶剤等により除去する。
【００８５】
次に、図２２（ｂ）に示すように、ゲート電極４１を形成する。具体的には、絶縁膜５１上に、ゲート電極４１が形成される領域に開口領域を有するレジストパターンを形成する。尚、このレジストパターンは、開口領域内に絶縁膜５１の開口部７１が存在するように形成する。この後、全面に金属膜Ｎｉ／Ａｕ（Ｎｉ：１０ｎｍ／Ａｕ：４００ｎｍ）を真空蒸着により成膜し、有機溶剤等に浸漬させてリフトオフを行なうことにより、レジストパターン上に形成されている金属膜をレジストパターンとともに除去する。これにより、Ｎｉ／Ａｕからなるゲート電極４１が形成される。
【００８６】
次に、図２２（ｃ）に示すように、ゲート電極４１の上面及び側面、キャップ層２４上にバリア絶縁膜４６１を形成する。本実施の形態では、バリア絶縁膜４６１はスパッタリングにより酸化アルミニウム膜を約２０ｎｍ成膜することにより形成する。
【００８７】
次に、図２３に示すように、バリア絶縁膜４６１上に絶縁膜５２を形成する。具体的には、絶縁膜５２は、プラズマＣＶＤまたはスパッタリング等により、ＳｉＮを５００ｎｍ成膜することにより形成する。これにより、絶縁膜５２からなる保護膜が形成される。このようにして作製される半導体装置では、ゲート電極４１と絶縁膜５２との間にバリア絶縁膜４６１が形成されるため、ゲート電極４１に含まれる金と絶縁膜５２に含まれるシリコンとの共晶が形成されることを防ぐことができ、信頼性を高めることができる。即ち、本実施の形態では、ゲート電極４１の上面及び側面はバリア酸化膜４６１に覆われているため、ゲート電極４１と絶縁膜５２と直接接触している部分がない。よって、金とシリコンとの共晶が形成されることを防ぐことができ、より信頼性の高い半導体装置を得ることができる。
【００８８】
尚、上記以外の内容については、第１の実施の形態と同様である。また、本実施の形態におけるバリア絶縁膜４６１については、後述する第７から第１０の実施の形態における半導体装置についても、同様に適用することができる。
【００８９】
〔第７の実施の形態〕
（半導体装置）
次に、第７の実施の形態の半導体装置について図２４に基づき説明する。本実施の形態における半導体装置はＨＥＭＴであり、半導体等からなる基板１０の表面に形成された不図示のバッファ層上に、半導体層となる電子走行層２１、スペーサ層２２、電子供給層２３、キャップ層２４がエピタキシャル成長により積層して形成されている。これにより、電子走行層２１において電子供給層２３に近い側に２ＤＥＧ２１ａが形成される。また、キャップ層２４上には開口部を有する絶縁膜５１が形成されており、絶縁膜５１の開口部にはゲート電極４１が形成されて、キャップ層２４と接している。また、ソース電極４２及びドレイン電極４３は電子供給層２３と接して形成されている。尚、ソース電極４２及びドレイン電極４３は電子走行層２１と接するものであってもよい。
【００９０】
ゲート電極４１の上面及び側面にはバリア絶縁膜５６１が形成されており、バリア絶縁膜５６１及び絶縁膜５１等の上には、絶縁膜５２が形成されており、絶縁膜５１及び絶縁膜５２等により保護膜が形成される。本実施の形態では、バリア絶縁膜５６１は、ＡＬＤ又はスパッタリングにより、酸化アルミニウム膜を２ｎｍから２００ｎｍ、例えば、２０ｎｍ成膜することにより形成されている。また、バリア絶縁膜５６１は、ゲート電極４１を覆うようにゲート電極４１の上面及び側面にのみ形成されており、絶縁膜５１上には形成されていない。絶縁膜５１上に酸化アルミニウムからなる膜を全面に形成すると、耐圧等が低下するおそれがあるからである。よって、バリア絶縁膜５６１をゲート電極４１絶縁膜５２との間に形成することにより、金とシリコンとの共晶が形成されることを防ぐことができ、特性が低下することなく信頼性の高い半導体装置を得ることができる。
【００９１】
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図２５〜図２７に基づき説明する。
【００９２】
最初に、図２５（ａ）に示すように、半絶縁性のＳｉＣ等からなる基板１０上に不図示のバッファ層を形成し、更に第１の半導体層となる電子走行層２１、スペーサ層２２、第２の半導体層となる電子供給層２３、キャップ層２４が順次形成された半導体層を形成する。この後、図示はしないが素子分離領域を形成する。
【００９３】
次に、図２５（ｂ）に示すように、絶縁膜５１を形成する。本実施の形態では、絶縁膜５１としてＳｉＮ膜を膜厚が２ｎｍから２００ｎｍ、例えば、膜厚が約２０ｎｍとなるように形成する。
【００９４】
次に、図２５（ｃ）に示すように、電子供給層２３上にソース電極４２及びドレイン電極４３を形成する。具体的には、絶縁膜５１上にソース電極４２及びドレイン電極４３が形成される領域に開口領域を有する不図示のレジストパターンを形成し、ＲＩＥ等によるドライエッチングを行なう。これにより、レジストパターンが形成されていない領域における絶縁膜５１及びキャップ層２４を除去し、電子供給層２３の表面を露出させる。この後、真空蒸着等によりＴａ／Ａｌ（Ｔａ：２０ｎｍ、Ａｌ：２００ｎｍ）の積層膜等からなる金属膜を成膜し、有機溶剤等に浸漬させリフトオフを行なうことにより、Ｔａ／Ａｌからなるソース電極４２及びドレイン電極４３を形成する。また、リフトオフを行なった後に、例えば、５５０℃の温度で熱処理を行なうことによりオーミックコンタクトさせることができる。
【００９５】
次に、図２６（ａ）に示すように、絶縁膜５１に開口部７１を形成する。具体的には、絶縁膜５１上に開口部７１が形成される領域に開口領域を有する不図示のレジストパターンを形成し、フッ素系ガスを用いたＲＩＥ等のドライエッチングを行なうことにより、レジストパターンの開口領域における絶縁膜５１を除去する。これにより、絶縁膜５１に開口部７１を形成する。尚、この後、レジストパターンは有機溶剤等により除去する。
【００９６】
次に、図２６（ｂ）に示すように、ゲート電極４１を形成する。具体的には、絶縁膜５１上に、ゲート電極４１が形成される領域に開口領域を有するレジストパターンを形成する。尚、このレジストパターンは、開口領域内に絶縁膜５１の開口部７１が存在するように形成する。この後、全面に金属膜Ｎｉ／Ａｕ（Ｎｉ：１０ｎｍ／Ａｕ：４００ｎｍ）を真空蒸着により成膜し、有機溶剤等に浸漬させてリフトオフを行なうことにより、レジストパターン上に形成されている金属膜をレジストパターンとともに除去する。これにより、Ｎｉ／Ａｕからなるゲート電極４１が形成される。
【００９７】
次に、図２６（ｃ）に示すように、ゲート電極４１の上面及び側面、絶縁膜５１上に絶縁膜５６１ａを形成する。絶縁膜５６１ａはバリア絶縁膜５６１となるものであり、スパッタリングにより酸化アルミニウム膜を約２０ｎｍ成膜することにより形成する。
【００９８】
次に、図２７（ａ）に示すように、ゲート電極４１の上面及び側面を覆うようにバリア絶縁膜５６１を形成する。具体的には、絶縁膜５６１ａ上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、不図示のレジストパターンを形成する。このレジストパターンは、ゲート電極４１の上面及び側面にレジストパターンが残存しているものであり、絶縁膜５１の表面等に開口領域を有するものである。この後、ＴＭＡＨ（水酸化テトラメチルアンモニウム）水溶液を用いたウエットエッチングにより、レジストパターンの形成されていない領域の絶縁膜５６１ａを除去する。この後、レジストパターンを除去することにより、残った絶縁膜５６１ａによりバリア絶縁膜５６１が形成される。尚、この後、レジストパターンは有機溶剤等により除去する。
【００９９】
次に、図２７（ｂ）に示すように、バリア絶縁膜５６１及び絶縁膜５１上に絶縁膜５２を形成する。具体的には、絶縁膜５２は、プラズマＣＶＤまたはスパッタリング等により、ＳｉＮを５００ｎｍ成膜することにより形成する。これにより、絶縁膜５１及び絶縁膜５２からなる保護膜が形成される。このようにして作製される半導体装置では、ゲート電極４１と絶縁膜５２との間にバリア絶縁膜５６１が形成されるため、ゲート電極４１に含まれる金と絶縁膜５２に含まれるシリコンとの共晶が形成されることを防ぐことができ、信頼性を高めることができる。即ち、本実施の形態では、ゲート電極４１の上面及び側面はバリア酸化膜５６１に覆われているため、ゲート電極４１と絶縁膜５２と直接接触している部分がない。よって、金とシリコンとの共晶が形成されることを防ぐことができ、より信頼性の高い半導体装置を得ることができる。
【０１００】
尚、上記以外の内容については、第１の実施の形態と同様である。
【０１０１】
〔第８の実施の形態〕
（半導体装置）
次に、第８の実施の形態の半導体装置について図２８に基づき説明する。本実施の形態における半導体装置はＨＥＭＴであり、半導体等からなる基板１０の表面に形成された不図示のバッファ層上に、半導体層となる電子走行層２１、スペーサ層２２、電子供給層２３、キャップ層２４がエピタキシャル成長により積層して形成されている。これにより、電子走行層２１において電子供給層２３に近い側に２ＤＥＧ２１ａが形成される。また、キャップ層２４上の所定の領域にはキャップ層２４と接しゲート電極４１が形成されており、ソース電極４２及びドレイン電極４３は電子供給層２３と接して形成されている。尚、ソース電極４２及びドレイン電極４３は電子走行層２１と接するものであってもよい。
【０１０２】
ゲート電極４１の上面及び側面にはバリア絶縁膜５６１が形成されており、バリア絶縁膜５６１等の上には、絶縁膜からなる保護膜１５０が形成されている。このようなバリア絶縁膜５６１をゲート電極４１と保護膜１５０との間に形成することにより、ゲート電極４１に含まれる金と保護膜１５０に含まれるシリコンとの接触を防ぐことができ、金とシリコンの共晶が形成されることを防ぐことができる。よって、信頼性の高い半導体装置を得ることができる。
【０１０３】
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図２９及び図３０に基づき説明する。
【０１０４】
最初に、図２９（ａ）に示すように、半絶縁性のＳｉＣ等からなる基板１０上に不図示のバッファ層を形成し、更に第１の半導体層となる電子走行層２１、スペーサ層２２、第２の半導体層となる電子供給層２３、キャップ層２４が順次形成された半導体層を形成する。この後、図示はしないが素子分離領域を形成する。
【０１０５】
次に、図２９（ｂ）に示すように、電子供給層２３上にソース電極４２及びドレイン電極４３を形成する。具体的には、キャップ層２４上にソース電極４２及びドレイン電極４３が形成される領域に開口領域を有する不図示のレジストパターンを形成し、ＲＩＥ等によるドライエッチングを行なう。これにより、レジストパターンが形成されていない領域におけるキャップ層２４を除去し、電子供給層２３の表面を露出させる。この後、真空蒸着等によりＴａ／Ａｌ（Ｔａ：２０ｎｍ、Ａｌ：２００ｎｍ）の積層膜等からなる金属膜を成膜し、有機溶剤等に浸漬させリフトオフを行なうことにより、Ｔａ／Ａｌからなるソース電極４２及びドレイン電極４３を形成する。また、リフトオフを行なった後に、例えば、５５０℃の温度で熱処理を行なうことによりオーミックコンタクトさせることができる。
【０１０６】
次に、図２９（ｃ）に示すように、キャップ層２４上にゲート電極４１を形成する。具体的には、キャップ層２４上に、ゲート電極４１が形成される領域に開口領域を有する不図示のレジストパターンを形成する。この後、全面に金属膜Ｎｉ／Ａｕ（Ｎｉ：１０ｎｍ／Ａｕ：４００ｎｍ）を真空蒸着により成膜し、有機溶剤等に浸漬させてリフトオフを行なうことにより、レジストパターン上に形成されている金属膜をレジストパターンとともに除去する。これにより、Ｎｉ／Ａｕからなるゲート電極４１が形成される。
【０１０７】
次に、図３０（ａ）に示すように、ゲート電極４１の上面及び側面、キャップ層２４上に絶縁膜５６１ａを形成する。絶縁膜５６１ａはバリア絶縁膜５６１となるものであり、スパッタリングにより酸化アルミニウム膜を約２０ｎｍ成膜することにより形成する。
【０１０８】
次に、図３０（ｂ）に示すように、ゲート電極４１の上面及び側面を覆うようにバリア絶縁膜５６１を形成する。具体的には、絶縁膜５６１ａ上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、不図示のレジストパターンを形成する。このレジストパターンは、ゲート電極４１の上面及び側面にレジストパターンが形成されるものであり、キャップ層２４の表面等に開口領域を有するものである。この後、ＴＭＡＨ水溶液を用いたウエットエッチングにより、レジストパターンの形成されていない領域の絶縁膜５６１ａを除去する。この後、レジストパターンを除去することにより、残った絶縁膜５６１ａによりバリア絶縁膜５６１が形成される。尚、この後、レジストパターンは有機溶剤等により除去する。
【０１０９】
次に、図３０（ｃ）に示すように、バリア絶縁膜５６１及びキャップ層２４上に絶縁膜からなる保護膜１５０を形成する。具体的には、保護膜１５０は、プラズマＣＶＤまたはスパッタリング等により、ＳｉＮを５００ｎｍ成膜することにより形成する。これにより、絶縁膜からなる保護膜１５０が形成される。このようにして作製される半導体装置では、ゲート電極４１と保護膜１５０との間にバリア絶縁膜５６１が形成されるため、ゲート電極４１に含まれる金と保護膜１５０に含まれるシリコンとの共晶が形成されることを防ぐことができ、信頼性を高めることができる。
【０１１０】
尚、上記以外の内容については、第２の実施の形態及び第７の実施の形態と同様である。
【０１１１】
〔第９の実施の形態〕
（半導体装置）
次に、第９の実施の形態の半導体装置について図３１に基づき説明する。本実施の形態における半導体装置はＨＥＭＴであり、半導体等からなる基板１０の表面に形成された不図示のバッファ層上に、半導体層となる電子走行層２１、スペーサ層２２、電子供給層２３がエピタキシャル成長により積層して形成されている。これにより、電子走行層２１において電子供給層２３に近い側に２ＤＥＧ２１ａが形成される。また、電子供給層２３にはリセスが形成されており、リセスの底面及び側面を含む電子供給層２３上には酸化アルミニウム等からなるゲート絶縁膜となる絶縁膜２３０が形成されている。ゲート電極４１はリセスが形成されている領域に絶縁膜２３０を介して形成されており、ソース電極４２及びドレイン電極４３は電子供給層２３と接して形成されている。尚、ソース電極４２及びドレイン電極４３は電子走行層２１と接するものであってもよい。
【０１１２】
ゲート電極４１の上面及び側面にはバリア絶縁膜５６１が形成されており、バリア絶縁膜５６１及び絶縁膜２３０等の上には、絶縁膜からなる保護膜２５０が形成されている。このようなバリア絶縁膜５６１をゲート電極４１と保護膜２５０との間に形成することにより、ゲート電極に含まれる金と保護膜２５０に含まれるシリコンとの接触を防ぐことができ、金とシリコンとの共晶が形成されることを防ぐことができる。よって、信頼性の高い半導体装置を得ることができる。
【０１１３】
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図３２〜図３４に基づき説明する。
【０１１４】
最初に、図３２（ａ）に示すように、半絶縁性のＳｉＣ等からなる基板１０上に不図示のバッファ層を形成し、更に第１の半導体層となる電子走行層２１、スペーサ層２２、第２の半導体層となる電子供給層２３が順次形成された半導体層を形成する。この後、図示はしないが素子分離領域を形成する。
【０１１５】
次に、図３２（ｂ）に示すように、電子供給層２３上にソース電極４２及びドレイン電極４３を形成する。具体的には、電子供給層２３上にソース電極４２及びドレイン電極４３が形成される領域に開口領域を有する不図示のレジストパターンを形成し、真空蒸着等によりＴａ／Ａｌ（Ｔａ：２０ｎｍ、Ａｌ：２００ｎｍ）の積層膜等からなる金属膜を成膜する。この後、有機溶剤等に浸漬させリフトオフを行なうことによりレジストパターンの形成されていない領域に、Ｔａ／Ａｌからなるソース電極４２及びドレイン電極４３を形成することができる。また、リフトオフを行なった後に、例えば、５５０℃の温度で熱処理を行なうことによりオーミックコンタクトさせることができる。
【０１１６】
次に、図３２（ｃ）に示すように、電子供給層２３にリセス２７１を形成する。具体的には、電子供給層２３上にリセス２７１が形成される領域に開口領域を有する不図示のレジストパターンを形成し、塩素系ガスを用いたＲＩＥ等のドライエッチングを行なう。これにより、レジストパターンの開口領域における電子供給層２３の一部又は全部を除去することによりリセス２７１を形成する。尚、この後、レジストパターンは有機溶剤等により除去する。
【０１１７】
次に、図３３（ａ）に示すように、リセス２７１の内部表面を含む電子供給層２３の表面に、ゲート絶縁膜となる絶縁膜２３０を形成する。具体的には、ＡＬＤまたはスパッタリングにより酸化アルミニウムを膜厚が２ｎｍから２００ｎｍ、例えば、膜厚が約２０ｎｍとなるように形成する。
【０１１８】
次に、図３３（ｂ）に示すように、リセス２７１が形成されている領域の絶縁膜２３０上にゲート電極４１及びゲート電極保護膜６０を形成する。具体的には、絶縁膜２３０上にゲート電極４１が形成される領域に開口領域を有する不図示のレジストパターンを形成する。この後、全面に金属膜Ｎｉ／Ａｕ（Ｎｉ：１０ｎｍ／Ａｕ：４００ｎｍ）を真空蒸着により成膜し、有機溶剤等に浸漬させてリフトオフを行なうことにより、レジストパターン上に形成されている金属膜除去する。これにより絶縁膜２３０を介しリセス２７１が形成されている領域を含む領域に、Ｎｉ／Ａｕからなるゲート電極４１を形成する。
【０１１９】
次に、図３３（ｃ）に示すように、ゲート電極４１の上面及び側面を含む全面に絶縁膜５６１ａを形成する。絶縁膜５６１ａはバリア絶縁膜５６１となるものであり、スパッタリングにより酸化アルミニウム膜を約２０ｎｍ成膜することにより形成する。
【０１２０】
次に、図３４（ａ）に示すように、ゲート電極４１の上面及び側面を覆うようにバリア絶縁膜５６１を形成する。具体的には、絶縁膜５６１ａ上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、不図示のレジストパターンを形成する。このレジストパターンは、バリア絶縁膜５６１が形成される領域、即ち、ゲート電極４１の上面及び側面にレジストパターンが形成されるものであり、絶縁膜２３０の表面等に開口領域を有するものである。この後、ＴＭＡＨ水溶液を用いたウエットエッチングにより、レジストパターンの形成されていない領域の絶縁膜５６１ａを除去する。この後、レジストパターンを除去することにより、残った絶縁膜５６１ａによりバリア絶縁膜５６１が形成される。尚、この後、レジストパターンは有機溶剤等により除去する。
【０１２１】
次に、図３４（ｂ）に示すように、バリア絶縁膜５６１及びゲート絶縁膜となる絶縁膜２３０上に絶縁膜からなる保護膜２５０を形成する。具体的には、保護膜２５０は、プラズマＣＶＤまたはスパッタリング等により、ＳｉＮを５００ｎｍ成膜することにより形成する。このようにして作製される半導体装置では、ゲート電極４１と保護膜２５０との間にバリア絶縁膜５６１が形成されるため、ゲート電極４１に含まれる金と保護膜２５０に含まれるシリコンとの共晶が形成されることを防ぐことができ、信頼性を高めることができる。
【０１２２】
尚、上記以外の内容については、第３の実施の形態及び第７の実施の形態と同様である。
【０１２３】
〔第１０の実施の形態〕
（半導体装置）
次に、第１０の実施の形態の半導体装置について図３５に基づき説明する。本実施の形態における半導体装置はＨＥＭＴであり、半導体等からなる基板１０の表面に形成された不図示のバッファ層上に、半導体層となる電子走行層２１、スペーサ層２２、電子供給層２３がエピタキシャル成長により積層して形成されている。これにより、電子走行層２１において電子供給層２３に近い側に２ＤＥＧ２１ａが形成される。また、電子供給層２３上には酸化アルミニウム等からなるゲート絶縁膜となる絶縁膜２３０が形成されている。ゲート電極４１はリセスが形成されている領域に絶縁膜２３０を介して形成されており、ソース電極４２及びドレイン電極４３は電子供給層２３と接して形成されている。尚、ソース電極４２及びドレイン電極４３は電子走行層２１と接するものであってもよい。
【０１２４】
ゲート電極４１の上面及び側面にはバリア絶縁膜５６１が形成されており、バリア絶縁膜５６１及び絶縁膜２３０等の上には、絶縁膜からなる保護膜２５０が形成されている。このようなバリア絶縁膜５６１をゲート電極４１と保護膜２５０との間に形成することにより、ゲート電極に含まれる金と保護膜２５０に含まれるシリコンとの接触を防ぐことができ、金とシリコンとの共晶が形成されることを防ぐことができる。よって、信頼性の高い半導体装置を得ることができる。
【０１２５】
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図３６〜図３８に基づき説明する。
【０１２６】
最初に、図３６（ａ）に示すように、半絶縁性のＳｉＣ等からなる基板１０上に不図示のバッファ層を形成し、更に第１の半導体層となる電子走行層２１、スペーサ層２２、第２の半導体層となる電子供給層２３が順次形成された半導体層を形成する。この後、図示はしないが素子分離領域を形成する。
【０１２７】
次に、図３６（ｂ）に示すように、電子供給層２３上にソース電極４２及びドレイン電極４３を形成する。具体的には、電子供給層２３上にソース電極４２及びドレイン電極４３が形成される領域に開口領域を有する不図示のレジストパターンを形成し、真空蒸着等によりＴａ／Ａｌ（Ｔａ：２０ｎｍ、Ａｌ：２００ｎｍ）の積層膜等からなる金属膜を成膜する。この後、有機溶剤等に浸漬させリフトオフを行なうことによりレジストパターンの形成されていない領域に、Ｔａ／Ａｌからなるソース電極４２及びドレイン電極４３を形成することができる。また、リフトオフを行なった後に、例えば、５５０℃の温度で熱処理を行なうことによりオーミックコンタクトさせることができる。
【０１２８】
次に、図３６（ｃ）に示すように、電子供給層２３の表面に、ゲート絶縁膜となる絶縁膜２３０を形成する。具体的には、ＡＬＤまたはスパッタリングにより酸化アルミニウムを膜厚が２ｎｍから２００ｎｍ、例えば、膜厚が約２０ｎｍとなるように形成する。
【０１２９】
次に、図３７（ａ）に示すように、絶縁膜２３０上にゲート電極４１及びゲート電極保護膜６０を形成する。具体的には、絶縁膜２３０上にゲート電極４１が形成される領域に開口領域を有する不図示のレジストパターンを形成する。この後、全面に金属膜Ｎｉ／Ａｕ（Ｎｉ：１０ｎｍ／Ａｕ：４００ｎｍ）を真空蒸着により成膜し、有機溶剤等に浸漬させてリフトオフを行なうことにより、レジストパターン上に形成されている金属膜除去する。これにより絶縁膜２３０上に、Ｎｉ／Ａｕからなるゲート電極４１を形成する。
【０１３０】
次に、図３７（ｂ）に示すように、ゲート電極４１の上面及び側面を含む全面に絶縁膜５６１ａを形成する。絶縁膜５６１ａはバリア絶縁膜５６１となるものであり、スパッタリングにより酸化アルミニウム膜を約２０ｎｍ成膜することにより形成する。
【０１３１】
次に、図３７（ｃ）に示すように、ゲート電極４１の上面及び側面を覆うようにバリア絶縁膜５６１を形成する。具体的には、絶縁膜５６１ａ上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、不図示のレジストパターンを形成する。このレジストパターンは、バリア絶縁膜５６１が形成される領域、即ち、ゲート電極４１の上面及び側面にレジストパターンが形成されるものであり、絶縁膜２３０の表面等に開口領域を有するものである。この後、ＴＭＡＨ水溶液を用いたウエットエッチングにより、レジストパターンの形成されていない領域の絶縁膜５６１ａを除去する。この後、レジストパターンを除去することにより、残った絶縁膜５６１ａによりバリア絶縁膜５６１が形成される。尚、この後、レジストパターンは有機溶剤等により除去する。
【０１３２】
次に、図３８に示すように、バリア絶縁膜５６１及びゲート絶縁膜となる絶縁膜２３０上に絶縁膜からなる保護膜２５０を形成する。具体的には、保護膜２５０は、プラズマＣＶＤまたはスパッタリング等により、ＳｉＮを５００ｎｍ成膜することにより形成する。このようにして作製される半導体装置では、ゲート電極４１と保護膜２５０との間にバリア絶縁膜５６１が形成されるため、ゲート電極４１に含まれる金と保護膜２５０に含まれるシリコンとの共晶が形成されることを防ぐことができ、信頼性を高めることができる。
【０１３３】
尚、上記以外の内容については、第４の実施の形態及び第９の実施の形態と同様である。
【０１３４】
〔第１１の実施の形態〕
次に、第１１の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。
【０１３５】
本実施の形態における半導体デバイスは、第１から第１０の実施の形態における半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図３９に基づき説明する。尚、図３９は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第１から第１０の実施の形態に示されているものとは、異なっている。
【０１３６】
最初に、第１から第１０の実施の形態において製造された半導体装置をダイシング等により切断することにより、ＧａＮ系の半導体材料のＨＥＭＴの半導体チップ８１０を形成する。この半導体チップ８１０をリードフレーム８２０上に、ハンダ等のダイアタッチ剤８３０により固定する。
【０１３７】
次に、ゲート電極８４１をゲートリード８２１にボンディングワイヤ８３１により接続し、ソース電極８４２をソースリード８２２にボンディングワイヤ８３２により接続し、ドレイン電極８４３をドレインリード８２３にボンディングワイヤ８３３により接続する。尚、ボンディングワイヤ８３１、８３２、８３３はＡｌ等の金属材料により形成されている。尚、本実施の形態におけるゲート電極８４１はゲート電極パッドであり、第１から第１０の実施の形態におけるゲート電極４１と接続されている。同様に、ソース電極８４２はソース電極パッドでありソース電極４２と接続されており、ドレイン電極８４３はドレイン電極パッドでありドレイン電極４３と接続されている。
【０１３８】
次に、トランスファーモールド法によりモールド樹脂８４０による樹脂封止を行なう。このようにして、ＧａＮ系の半導体材料を用いたＨＥＭＴのディスクリートパッケージされている半導体デバイスを作製することができる。
【０１３９】
また、本実施の形態における電源装置及び高周波増幅器は、第１から第１０の実施の形態における半導体装置のいずれかを用いた電源装置及び高周波増幅器である。
【０１４０】
図４０に基づき、本実施の形態における電源装置について説明する。本実施の形態における電源装置８６０は、高圧の一次側回路８６１、低圧の二次側回路８６２及び一次側回路８６１と二次側回路８６２との間に配設されるトランス８６３を備えている。一次側回路８６１は、交流電源８６４、いわゆるブリッジ整流回路８６５、複数のスイッチング素子（図４０に示す例では４つ）８６６及び一つのスイッチング素子８６７等を備えている。二次側回路８６２は、複数のスイッチング素子（図４０に示す例では３つ）８６８を備えている。図４０に示す例では、第１から第１０の実施の形態における半導体装置を一次側回路８６１のスイッチング素子８６６及び８６７として用いている。尚、一次側回路８６１のスイッチング素子８６６及び８６７は、ノーマリーオフの半導体装置であることが好ましい。また、二次側回路８６２において用いられているスイッチング素子８６８はシリコンにより形成される通常のＭＩＳＦＥＴ（metal insulator semiconductor field effect transistor）を用いている。
【０１４１】
また、図４１に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器８７０は、例えば、携帯電話の基地局用パワーアンプに適用してもよい。この高周波増幅器８７０は、ディジタル・プレディストーション回路８７１、ミキサー８７２、パワーアンプ８７３及び方向性結合器８７４を備えている。ディジタル・プレディストーション回路８７１は、入力信号の非線形歪みを補償する。ミキサー８７２は、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ８７３は、交流信号とミキシングされた入力信号を増幅する。図４１に示す例では、パワーアンプ８７３は、第１から第１０の実施の形態における半導体装置を有している。方向性結合器８７４は、入力信号や出力信号のモニタリング等を行なう。図４１に示す回路では、例えば、スイッチの切り替えにより、ミキサー８７２により出力信号を交流信号とミキシングしてディジタル・プレディストーション回路８７１に送出することが可能である。
【０１４２】
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
【０１４３】
上記の説明に関し、更に以下の付記を開示する。
（付記１）
基板の上方に形成された窒化物半導体からなる半導体層と、
前記半導体層の上方に、金を含む材料により形成された電極と、
前記電極の上方に形成されたバリア膜と、
前記半導体層の上方に、シリコンの酸化膜、窒化膜、酸窒化物のいずれかを含む材料により形成された保護膜と、
を有し、
前記保護膜は前記バリア膜上に形成されるものであって、
前記バリア膜は金属の酸化物、窒化物、酸窒化物のいずれかを含む材料により形成されているものであることを特徴とする半導体装置。
（付記２）
前記バリア膜は前記電極の上面及び側面に形成されているものであることを特徴とする付記１に記載の半導体装置。
（付記３）
前記バリア膜は、Ａｌ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｈｆ、Ｎｉ、Ｚｒのうちから選ばれる１または２以上の元素の酸化物、窒化物、酸窒化物のいずれかであることを特徴とする付記１または２に記載の半導体装置。
（付記４）
前記バリア膜と前記電極との間には、前記バリア膜に含まれる金属からなる金属膜が形成されていることを特徴とする付記１から３のいずれかに記載の半導体装置。
（付記５）
前記保護膜は、窒化シリコンにより形成されているものであることを特徴とする付記１から４のいずれかに記載の半導体装置。
（付記６）
前記半導体装置は電界効果トランジスタであって、
前記電極はゲート電極であり、
前記半導体層は、第１の半導体層と、前記第１の半導体層の上方に形成された第２の半導体層とを含むものであって、
前記第１の半導体層または第２の半導体層に接して形成されたソース電極及びドレイン電極を有することを特徴とする付記１から５のいずれかに記載の半導体装置。
（付記７）
第２の半導体層の上方には、絶縁膜が形成されており、
前記ゲート電極は、前記絶縁膜上に形成されているものであることを特徴とする付記６に記載の半導体装置。
（付記８）
前記半導体装置は電界効果トランジスタであって、
前記電極はゲート電極であり、
前記半導体層上には絶縁膜が形成されており、
前記半導体層は、第１の半導体層と、前記第１の半導体層の上方に形成された第２の半導体層とを含むものであって、
前記第１の半導体層または第２の半導体層に接して形成されたソース電極及びドレイン電極を有し、
前記第２の半導体層にはリセスとなる開口部が形成され、前記絶縁膜は前記リセスの内部表面に形成されており、
前記ゲート電極は前記絶縁膜を介し前記リセスの形成されている領域に形成されていることを特徴とする付記１から５のいずれかに記載の半導体装置。
（付記９）
前記第１の半導体層は、ＧａＮを含むものであって、前記第２の半導体層は、ＡｌＧａＮを含むものであることを特徴とする付記６から８のいずれかに記載の半導体装置。
（付記１０）
付記１から９のいずれかに記載の半導体装置を有することを特徴とする電源装置。
（付記１１）
付記１から９のいずれかに記載の半導体装置を有することを特徴とする増幅器。
（付記１２）
基板の上方に窒化物半導体からなる半導体層を形成する工程と、
前記半導体層の上方に金を含む材料により電極を形成する工程と、
前記電極の上方にバリア膜を形成する工程と、
前記半導体層の上方にシリコンの酸化膜、窒化膜、酸窒化物のうちいずれかを含む材料により保護膜を形成する工程と、
を有し、
前記保護膜は前記バリア膜上に形成されるものであって、
前記バリア膜は金属の酸化物、窒化物、酸窒化物のいずれかを含む材料により形成されているものであることを特徴とする半導体装置の製造方法。
（付記１３）
前記バリア膜を形成する工程は、
前記電極上に金属膜を形成する工程と、
前記金属膜を酸化、窒化、酸窒化のいずれかを行なう工程と、
を含むものであることを特徴とする付記１２に記載の半導体装置の製造方法。
（付記１４）
前記電極を形成する工程及び前記バリア膜を形成する工程は、
前記電極となる金を含む材料からなる膜を形成する工程と、
前記金を含む材料からなる膜上に金属膜を形成する工程と、
前記電極となる領域以外の前記金を含む材料からなる膜及び前記金属膜を除去する工程と、
前記金属膜を酸化、窒化、酸窒化のいずれかを行なう工程と、
を含むものにより行なわれることを特徴とする付記１２に記載の半導体装置の製造方法。
（付記１５）
前記金を含む材料からなる膜を形成する工程の前に、前記半導体層の上方に前記電極が形成される領域に開口領域を有するレジストパターンを形成する工程を含み、
前記金を含む材料からなる膜及び前記金属膜を除去する工程は、前記レジストパターンを用いたリフトオフにより行なわれるものであることを特徴とする付記１４に記載の半導体装置の製造方法。
（付記１６）
前記金属膜を形成する工程は、前記電極の上面及び側面に前記金属膜を形成するものであることを特徴とする付記１５に記載の半導体装置の製造方法。
（付記１７）
前記金属膜を酸化、窒化、酸窒化のいずれかを行なう工程は、前記金属膜を酸化するものであって、酸素雰囲気中でのアニール処理、酸素プラズマによるアッシング処理又はＵＶオゾン処理のいずれかにより行なわれるものであることを特徴とする付記１２から１６のいずれかに記載の半導体装置の製造方法。
（付記１８）
前記半導体装置は電界効果トランジスタであって、
前記電極はゲート電極であり、
前記半導体層を形成する工程は、第１の半導体層を形成する工程と、前記第１の半導体層の上方に第２の半導体層を形成する工程を含み、
前記第１の半導体層または前記第２の半導体層に接してソース電極及びドレイン電極を形成する工程を有することを特徴とする付記１３から１７のいずれかに記載の半導体装置の製造方法。
（付記１９）
前記第２の半導体層の上方に絶縁膜を形成する工程を有しており、
前記ゲート電極は前記絶縁膜上に形成されるものであることを特徴とする付記１８に記載の半導体装置の製造方法。
（付記２０）
前記半導体装置は電界効果トランジスタであって、
前記電極はゲート電極であり、
前記半導体層を形成する工程は、第１の半導体層を形成する工程と、前記第１の半導体層の上方に第２の半導体層を形成する工程を含み、
前記第１の半導体層または前記第２の半導体層に接してソース電極及びドレイン電極を形成する工程と、
前記第２の半導体層にリセスとなる開口部を形成する工程と、
前記第２の半導体層の上方及び前記リセスの内部表面に絶縁膜を形成する工程と、
を有し、
前記電極を形成する工程は、絶縁膜を介し前記リセスの形成されている領域にゲート電極を形成するものであることを特徴とする付記１３から１７のいずれかに記載の半導体装置の製造方法。
【符号の説明】
【０１４４】
１０        基板
２１        電子走行層（第１の半導体層）
２１ａ      ２ＤＥＧ
２２        スペーサ層
２３        電子供給層（第２の半導体層）
２４        キャップ層
４１        ゲート電極
４２        ソース電極
４３        ドレイン電極
５０        保護膜
５１        絶縁膜
５２        絶縁膜
６０        ゲート電極保護膜
６１        バリア膜
【図１】
2012175089.tif 000003
【図２】
2012175089.tif 000004
【図３】
2012175089.tif 000005
【図４】
2012175089.tif 000006
【図５】
2012175089.tif 000007
【図６】
2012175089.tif 000008
【図７】
2012175089.tif 000009
【図８】
2012175089.tif 000010
【図９】
2012175089.tif 000011
【図１０】
2012175089.tif 000012
【図１１】
2012175089.tif 000013
【図１２】
2012175089.tif 000014
【図１３】
2012175089.tif 000015
【図１４】
2012175089.tif 000016
【図１５】
2012175089.tif 000017
【図１６】
2012175089.tif 000018
【図１７】
2012175089.tif 000019
【図１８】
2012175089.tif 000020
【図１９】
2012175089.tif 000021
【図２０】
2012175089.tif 000022
【図２１】
2012175089.tif 000023
【図２２】
2012175089.tif 000024
【図２３】
2012175089.tif 000025
【図２４】
2012175089.tif 000026
【図２５】
2012175089.tif 000027
【図２６】
2012175089.tif 000028
【図２７】
2012175089.tif 000029
【図２８】
2012175089.tif 000030
【図２９】
2012175089.tif 000031
【図３０】
2012175089.tif 000032
【図３１】
2012175089.tif 000033
【図３２】
2012175089.tif 000034
【図３３】
2012175089.tif 000035
【図３４】
2012175089.tif 000036
【図３５】
2012175089.tif 000037
【図３６】
2012175089.tif 000038
【図３７】
2012175089.tif 000039
【図３８】
2012175089.tif 000040
【図３９】
2012175089.tif 000041
【図４０】
2012175089.tif 000042
【図４１】
2012175089.tif 000043