(57)【要約】【課題】演算制御手段に対する割込み回数を削減し、演算制御手段の負荷を低減したデータ転送を可能とする電子機器を実現すること。【解決手段】  インタフェース手段が受信したデータのメモリ間におけるデータ転送についてＤＭＡ転送制御を行うＤＭＡ制御手段を備えた電子機器において、前記インタフェース手段は、前記データを受信するとイベント通知信号を送信し、このイベント通知信号を受信すると前記インタフェース手段のイベントステータスを読み出し、イベント発生要因がデータ転送要求であるかエラー処理要求であるかを判断し、データ転送要求である場合はデータ転送要求信号を前記ＤＭＡ制御手段に送信し、エラー処理要求である場合はエラー処理要求信号を前記演算制御手段に送信するイベント通知手段、を備えたことを特徴とする電子機器。【選択図】図１
2012027575.tif 000002
【特許請求の範囲】
【請求項１】
インタフェース手段が受信したデータのメモリ間におけるデータ転送についてＤＭＡ転送制御を行うＤＭＡ制御手段と、前記データに基づき予め定められた処理を実行する演算制御手段とを備えた電子機器において、
前記インタフェース手段は、前記データを受信するとイベント通知信号を送信し、
このイベント通知信号を受信すると前記インタフェース手段のイベントステータスを読み出し、イベント発生要因がデータ転送要求であるかエラー処理要求であるかを判断し、データ転送要求である場合はデータ転送要求信号を前記ＤＭＡ制御手段に送信し、エラー処理要求である場合はエラー処理要求信号を前記演算制御手段に送信するイベント通知手段、を備えたことを特徴とする電子機器。
【請求項２】
前記イベント通知手段は、
前記インタフェース手段のイベントステータスを読み出し、イベント発生要因がデータ転送要求またはエラー処理要求であることを示すイベント要因データを生成して送信するインタフェースレジスタアクセス手段と、
受信した前記イベント要因データがデータ転送要求を示す場合はデータ転送要求信号を前記ＤＭＡ制御手段に送信し、前記イベント要因データがエラー処理要求を示す場合はエラー処理要求信号を前記演算制御手段に送信するイベント通知選択手段、を備えたことを特徴とする請求項１記載の電子機器。
【請求項３】
前記ＤＭＡ制御手段は、
前記データ転送要求信号を受信すると前記インタフェース手段とメモリ間におけるデータ転送のＤＭＡ転送制御を実行し、
前記演算制御手段は、
前記エラー処理要求信号を受信すると前記インタフェース手段に対しエラー処理を実行することを特徴とする請求項１または２に記載の電子機器。
【請求項４】
前記インタフェースレジスタアクセス手段は、
前記イベントステータスに基づいて、前記インタフェース手段内のイベントステータスレジスタに書き込みを行うことを特徴とする請求項２または３記載の電子機器。
【請求項５】
前記イベント通知選択手段は、
前記イベント要因データおよび前記演算制御手段から取得する予め定められた設定値に基づいて、前記データ転送要求信号または前記エラー処理要求信号の生成を選択することを特徴とする請求項２〜４のいずれかに記載の電子機器。
【請求項６】
前記演算制御手段に予め定められた周期でタイマ割り込み信号を送信するティックタイマ手段を備え、
前記演算制御手段は、受信した前記タイマ割り込み信号の直前の前記周期内に前記インタフェース手段から前記メモリに転送された前記データに基づき所定の演算方法により予め定められた処理を行うことを特徴とする請求項１〜５のいずれかに記載の電子機器。
【請求項７】
前記ＤＭＡ制御手段は、前記ＤＭＡ転送の処理終了を検出すると前記演算制御手段にＤＭＡ処理終了通知信号を送信し、
前記演算制御手段は、前記ＤＭＡ処理終了通信信号を受信すると、前記データに基づき所定の演算方法により予め定められた処理を行うことを特徴とする請求項１〜６のいずれかに記載の電子機器。
【請求項８】
予め定められたプロトコルに則ったデータのＤＭＡ転送処理の終了を前記ＤＭＡ制御手段から検出すると、データ転送終了通知信号を送信するデータ転送終了検出手段を備え、前記演算制御手段は、前記データ転送終了通知信号を受信すると、前記データに基づき所定の演算方法により予め定められた処理を行うことを特徴とする請求項１〜７のいずれかに記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インタフェース手段が受信したデータのメモリ間におけるデータ転送についてＤＭＡ転送制御を行うＤＭＡ制御手段と、データに基づき予め定められた処理を実行する演算制御手段とを備えた電子機器に関し、詳しくは、電子機器に備えられたマイクロコンピュータにおけるインタフェース手段とメモリ間のデータ転送について、演算制御手段に対する割込み回数を削減し、演算制御手段の負荷を低減したデータ転送を可能とする電子機器に関するものである。
【０００２】
電子機器は、どのような機器であってもよく、たとえばネットワーク機器、フィールド機器等を含む。フィールド機器は、浄水場やプラント等に設置され、物理量（例えば、流量、水位、圧力、温度等）を計測し、その計測結果に応じた電気信号を出力するものであり、圧力／差圧伝送器、各種流量計、温度計、バルブ・ポジショナ等である。
【０００３】
また、フィールド機器は、オートメーション及びプロセス制御の技術において、センサとしてプロセス変数を測定し、アクチュエータとして制御変数を制御するためにしばしば用いられている。
【背景技術】
【０００４】
図３は、従来の電子機器の一例を示す構成説明図である。
図３において、電子機器１は、電子機器１全体を制御して機器特有の動作を行なうマイクロコンピュータ１０と、接続線１１を介して電子機器１と信号の送受を行うたとえばセンサ手段などの入出力手段（入出力装置）１２とを備える。
【０００５】
マイクロコンピュータ１０と入出力手段１２は、バスなどの接続線１１およびマイクロコンピュータ１０内のインタフェース手段（後述）を介して電気的に接続される。
【０００６】
マイクロコンピュータ１０は、ＣＰＵ（Central Processing Unit）等の演算制御手段１０ａと、記憶手段の一例でありＲＡＭ（Random Access Memory）等のメモリ１０ｂと、データを入出力手段１２と送受するインタフェース手段１０ｃと、データ転送許可信号発生手段１０ｄと、ＤＭＡ制御手段１０ｅと、を備える。
【０００７】
演算制御手段１０ａ、メモリ１０ｂ、インタフェース手段１０ｃ、データ転送許可信号発生手段１０ｄおよびＤＭＡ制御手段１０ｅは、それぞれ接続線の一例であるバス１０ｆを介して相互に接続される。
【０００８】
また演算制御手段１０ａは、データ転送許可信号発生手段１０ｄと接続線１０ｇを介して接続される。データ転送許可信号発生手段１０ｄは、ＤＭＡ制御手段１０ｅと接続線１０ｈを介して接続される。
【０００９】
メモリ１０ｂは、主に、電子機器１（たとえばフィールド機器等）として動作させるためのプログラムやアプリケーション、これらプログラムなどの実行時に使用されるデータなどの各種情報を記憶する。
【００１０】
インタフェース手段１０ｃは、接続線１１を介して入出力手段１２からデータを受信すると、「割込み信号」を接続線１０ｆを介して演算制御手段１０ａに送信する。
インタフェース手段１０ｃは、内部にエラーステータスおよびデータ転送要求ステータスを示すデータを格納するステータスレジスタを有する。
【００１１】
なお、インタフェース手段１０ｃが出力する割込み信号には、「エラー処理要求割込み」と「データ転送要求割込み」が同一割込みで出力される。
また、割込み信号の要因の種別判断は、演算制御手段１０ａがインタフェース手段１０ｃ内のステータスレジスタからステータス情報を読み出して割込み要因を識別する。
さらに、インタフェース手段１０ｃは、ＤＭＡ制御手段１０ｅからの制御信号に基づき、メモリ１０ｂとデータ送受信を行う。
【００１２】
演算制御手段１０ａは、メモリ１０ｂからプログラムを読み出して電子機器１のシステムを起動し、インタフェース手段１０ｃ、データ転送許可信号発生手段１０ｄおよびＤＭＡ制御手段１０ｅを制御して電子機器１全体を制御する。
【００１３】
この演算制御手段１０ａは、インタフェース手段１０ｃからの割込み信号を受信するとインタフェース手段１０ｃ内の割込みステータスをバス１０ｆおよび接続線１１を介して読み出し、割込み要因を解析する。
【００１４】
割込み要因の解析の結果、割込み要因がデータ転送要求であった場合（インタフェース手段１０ｃが入出力手段１２から正常にデータを受信している場合）、演算制御手段１０ａは、「データ転送開始信号」を接続線１０ｇを介してデータ転送許可信号生成手段１０ｄに出力する。
また、演算制御手段１０ａは、割込み要因の解析の結果、割込み要因がエラー発生であった場合、エラー処理を行う。
【００１５】
データ転送許可信号発生手段１０ｄは、データ転送開始信号を受信すると、「データ転送許可信号」を接続線１０ｈを介してＤＭＡ制御手段１０ｅに出力する。
【００１６】
ＤＭＡ制御手段１０ｅは、データ転送許可信号を受信すると、インタフェース手段１０ｃが受信したデータを含む各種データの、インタフェース手段１０ｃとメモリ１０ｂ間におけるデータ転送についてＤＭＡ（Direct Memory Access）転送制御を行う。
【００１７】
入出力手段１２は、生成したデータ信号を接続線１１を介してマイクロコンピュータ１０に送信する。入出力手段１２は、たとえばセンサ手段等であって、物理量（例えば、流量、水位、圧力、温度等）を計測し、その計測結果に応じた電気信号を送信する。
【００１８】
従来の電子機器は、主に以下の動作を行なう。
入出力手段１２（例えば、センサ手段）は、計測結果に応じた電気信号（センサデータ、測定データ等）を接続線１１を介してインタフェース手段１０ｃに送信する。
【００１９】
インタフェース手段１０ｃは、測定データを受信すると、接続線１０ｆを介して演算制御手段１０ａに割込み信号を送信（出力）する。
【００２０】
演算制御手段１０ａは、割込み信号を受信すると、インタフェース手段１０ｃ内のステータスレジスタからステータス情報を読み出して割込み要因を解析し、この解析結果に基づき以下の（１）、（２）のいずれかの処理を実行する。
【００２１】
（１）データ転送処理
割込み要因がデータ転送要求であった場合、演算制御手段１０ａは、データ転送開始信号をデータ転送許可信号生成手段１０ｄに出力する。
データ転送許可信号生成手段１０ｄは、データ転送開始信号を受信すると、データ転送許可信号をＤＭＡ制御手段１０ｅに出力する。
ＤＭＡ制御手段１０ｅは、データ転送許可信号を受信すると、バス１０ｆを介してインタフェース手段１０ｃとメモリ１０ｂ間のセンサデータ転送制御を行う。
【００２２】
（２）エラー処理
割込み要因がエラー発生であった場合、演算制御手段１０ａは、所定のエラー処理を行う。
【００２３】
このように従来の電子機器は、ＤＭＡ制御手段が、データ転送許可信号発生手段からのデータ転送許可信号に基づいて、入出力手段から受信したデータのインタフェース手段およびメモリ間におけるデータ転送についてＤＭＡ転送制御を行うことにより、演算制御手段によるＤＭＡ制御手段の起動制御がバスを介さずに行われているため、ＤＭＡ制御手段の起動を効率化できる点で有効であった。
【００２４】
ところで、インタフェース手段１０ｃには、通信インタフェース回路として、市販チップや回路ＩＰ（Intellectual Property）が使用されることが多く、「エラー処理要求割込み」と「データ転送要求割込み」を個別に生成するものもある。
また、インタフェース手段１０ｃには、上述の説明のように、「エラー処理要求割込み」と「データ転送要求割込み」が同一割込みで出力され、インタフェース手段１０ｃ内のステータスレジスタで割込み要因を識別するものもある。
【００２５】
例えば、従来の電子機器に関連する先行技術文献として下記の特許文献１、２がある。
【先行技術文献】
【特許文献】
【００２６】
【特許文献１】特開２００６−１１９９８２号公報
【特許文献２】特開２００４−２８７６５４号公報
【発明の概要】
【発明が解決しようとする課題】
【００２７】
しかしながら、従来の電子機器では、演算制御手段１０ａが、インタフェース手段１０ｃからの割込み信号の割込み要因の判定（データ転送処理か、エラー処理かの判定）を行っているので、インタフェース手段１０ｃが入出力手段１２からデータ（センサデータ等
）を受信する度に演算制御手段１０ａに対して割込みが発生してしまい、割込み処理のための演算制御手段１０ａの負荷が高くなってしまうという問題点があった。
【００２８】
具体的には、インタフェース手段１０ｃから出力される割込み要因の大半は、ＤＭＡ制御手段１０ｅを起動するためのデータ転送要求であるが、この割込み処理を演算制御手段１０ａが実行しているのでシステムパフォーマンスを低下させてしまうという問題点があった。
【００２９】
本発明は、このような問題点を解決するものであり、その目的は、演算制御手段に対する割込み回数を削減し、演算制御手段の負荷を低減したデータ転送を可能とする電子機器を実現することにある。
【課題を解決するための手段】
【００３０】
上記目的を達成するために、本発明のうち請求項１に記載の発明は、
インタフェース手段が受信したデータのメモリ間におけるデータ転送についてＤＭＡ転送制御を行うＤＭＡ制御手段と、前記データに基づき予め定められた処理を実行する演算制御手段とを備えた電子機器において、
前記インタフェース手段は、
前記データを受信するとイベント通知信号を送信し、
このイベント通知信号を受信すると前記インタフェース手段のイベントステータスを読み出し、イベント発生要因がデータ転送要求であるかエラー処理要求であるかを判断し、データ転送要求である場合はデータ転送要求信号を前記ＤＭＡ制御手段に送信し、エラー処理要求である場合はエラー処理要求信号を前記演算制御手段に送信するイベント通知手段、を備えたことを特徴とする電子機器。
【００３１】
請求項２記載の発明は、請求項１に記載の電子機器において、
前記イベント通知手段は、
前記インタフェース手段のイベントステータスを読み出し、イベント発生要因がデータ転送要求またはエラー処理要求であることを示すイベント要因データを生成して送信するインタフェースレジスタアクセス手段と、
受信した前記イベント要因データがデータ転送要求を示す場合はデータ転送要求信号を前記ＤＭＡ制御手段に送信し、前記イベント要因データがエラー処理要求を示す場合はエラー処理要求信号を前記演算制御手段に送信するイベント通知選択手段、を備えたことを特徴とする。
【００３２】
請求項３記載の発明は、請求項１または２に記載の電子機器において、
前記ＤＭＡ制御手段は、
前記データ転送要求信号を受信すると前記インタフェース手段とメモリ間におけるデータ転送のＤＭＡ転送制御を実行し、
前記演算制御手段は、
前記エラー処理要求信号を受信すると前記インタフェース手段に対しエラー処理を実行することを特徴とする。
【００３３】
請求項４記載の発明は、請求項２または３に記載の電子機器において、
前記インタフェースレジスタアクセス手段は、
前記イベントステータスに基づいて、前記インタフェース手段内のイベントステータスレジスタに書き込みを行うことを特徴とする。
【００３４】
請求項５記載の発明は、請求項２〜４のいずれかに記載の電子機器において、
前記イベント通知選択手段は、前記イベント要因データおよび前記演算制御手段から取得する予め定められた設定値に基づいて、前記データ転送要求信号または前記エラー処理要求信号の生成を選択することを特徴とする。
【００３５】
請求項６記載の発明は、請求項１〜５のいずれかに記載の電子機器において、
前記演算制御手段に予め定められた周期でタイマ割り込み信号を送信するティックタイマ手段を備え、前記演算制御手段は、受信した前記タイマ割り込み信号の直前の前記周期内に前記インタフェース手段から前記メモリに転送された前記データに基づき所定の演算方法により予め定められた処理を行うことを特徴とする。
【００３６】
請求項７記載の発明は、請求項１〜６のいずれかに記載の電子機器において、
前記ＤＭＡ制御手段は、前記ＤＭＡ転送の処理終了を検出すると前記演算制御手段にＤＭＡ処理終了通知信号を送信し、前記演算制御手段は、前記ＤＭＡ処理終了通信信号を受信すると、前記データに基づき所定の演算方法により予め定められた処理を行うことを特徴とする。
【００３７】
請求項８記載の発明は、請求項１〜７のいずれかに記載の電子機器において、
予め定められたプロトコルに則ったデータのＤＭＡ転送処理の終了を前記ＤＭＡ制御手段から検出すると、データ転送終了通知信号を送信するデータ転送終了検出手段を備え、前記演算制御手段は、前記データ転送終了通知信号を受信すると、前記データに基づき所定の演算方法により予め定められた処理を行うことを特徴とする。
【発明の効果】
【００３８】
本発明によれば、インタフェース手段が、データを受信するとイベント通知信号を送信し、このイベント通知信号を受信するとインタフェース手段のイベントステータスを読み出し、イベント発生要因がデータ転送要求であるかエラー処理要求であるかを判断し、データ転送要求である場合はデータ転送要求信号をＤＭＡ制御手段に送信し、エラー処理要求である場合はエラー処理要求信号を演算制御手段に送信するイベント通知手段、を備えたことにより、演算制御手段に対する割込み回数を削減し、演算制御手段の負荷を低減したデータ転送が可能となる。
【００３９】
すなわち、本発明の電子機器は、上述の構成にすることにより、インタフェース手段からのイベント通知信号のイベント発生要因がデータ転送要求であった場合、演算制御手段に対して割込み（及び割込み処理）を発生させずに、または発生回数を削減してＤＭＡ制御手段のデータ転送を起動でき、インタフェース手段とメモリ間（Ｉ／Ｏとメモリ間）のデータ転送による演算制御手段の負荷を低減することができる点で有効である。
【００４０】
請求項６によれば、演算制御手段に予め定められた周期でタイマ割り込み信号を送信するティックタイマ手段を備え、演算制御手段は、受信したタイマ割り込み信号の直前の周期内にインタフェース手段からメモリにデータ転送されたデータに基づき所定の演算方法により処理を行うことにより、一定周期内に転送された、まとまったデータ（測定データ）を処理することで、演算制御手段に対する割込みの多発をさらに低減し、演算制御手段の負荷を削減できる点で有効である。
【００４１】
請求項７によれば、ＤＭＡ制御手段は、ＤＭＡ転送の処理終了を検出すると演算制御手段にＤＭＡ処理終了通知信号を送信し、演算制御手段は、ＤＭＡ処理終了通信信号を受信すると、データに基づき所定の演算方法により処理を行うことにより、インタフェース手段からメモリに１回のＤＭＡ転送ごとにセンサデータ転送終了を検出することができ、メモリに対するデータ（測定データ）処理を開始できるため、演算制御手段の処理を効率化できる点で有効である。
【００４２】
請求項８によれば、１または複数のデータからなる予め定められたプロトコルに則ったデータのＤＭＡ転送処理の終了をＤＭＡ制御手段から検出すると、データ転送終了通知信号を送信するデータ転送終了検出手段を備え、演算制御手段は、データ転送終了通知信号を受信すると、データに基づき所定の演算方法により処理を行うことにより、まとまったデータ（測定データ）を処理することで、演算制御手段の処理を効率化できる。
【図面の簡単な説明】
【００４３】
【図１】本発明の電子機器の一実施例を示す構成説明図である。
【図２】本発明の電子機器のその他の実施例の構成説明図である。
【図３】従来の電子機器の一例を示す構成説明図である。
【発明を実施するための形態】
【００４４】
＜第１の実施例＞
以下、図面を参照して、本発明を詳細に説明する。図１は本発明の電子機器の一実施例を示す構成説明図であり、図３と共通する部分は適宜説明を省略する。
【００４５】
図１と図３との相違点は、インタフェース手段がデータを受信するとイベント通知信号を送信し、イベント通知手段がイベント通知信号を受信するとインタフェース手段のイベントステータスを読み出し、イベント発生要因がデータ転送要求であるかエラー処理要求であるかを判断し、データ転送要求の場合はデータ転送要求信号をＤＭＡ制御手段に送信し、エラー処理要求の場合はエラー処理要求信号を演算制御手段に送信する点である。
【００４６】
（構成の概要）
図１において、電子機器２は、電子機器２全体を制御して機器特有の動作を行なうマイクロコンピュータ２０と、接続線２１を介して電子機器２と信号の送受を行うたとえばセンサ手段などの入出力手段（入出力装置）２２とを備える。
【００４７】
マイクロコンピュータ２０と入出力手段２２は、バスなどの接続線２１およびマイクロコンピュータ２０内のインタフェース手段（後述）を介して電気的に接続される。
【００４８】
マイクロコンピュータ２０は、ＣＰＵ（Central Processing Unit）等の演算制御手段２０ａと、記憶手段の一例でありＲＡＭ（Random Access Memory）等のメモリ２０ｂと、データを入出力手段２２と送受するインタフェース手段２０ｃと、イベント通知手段２０ｄと、ＤＭＡ制御手段２０ｅと、を備える。
【００４９】
演算制御手段２０ａ、メモリ２０ｂ、インタフェース手段２０ｃ、イベント通知手段２０ｄおよびＤＭＡ制御手段２０ｅは、それぞれ接続線の一例であるバス２０ｆを介して相互に接続される。
【００５０】
演算制御手段２０ａは、イベント通知手段２０ｄと接続線２０ｇを介して接続される。イベント通知手段２０ｄは、ＤＭＡ制御手段２０ｅと接続線２０ｈを介して接続される。
【００５１】
（主な構成要素の説明）
メモリ２０ｂは、主に、電子機器２（たとえばフィールド機器等）として動作させるためのプログラムやアプリケーション、これらプログラムなどの実行時に使用されるデータなどの各種情報を記憶する。
【００５２】
インタフェース手段２０ｃは、接続線２１を介し入出力手段２２からデータを受信すると「イベント通知信号」を生成し、バス２０ｆを介してイベント通知手段２０ｄに送信する。また、インタフェース手段２０ｃは、内部にエラーステータスおよびデータ転送要求ステータスを示すデータを格納するイベントステータスレジスタを有する。
さらに、インタフェース手段２０ｃは、ＤＭＡ制御手段２０ｅからの制御信号に基づき、メモリ２０ｂとデータ送受信を行う。
【００５３】
イベント通知手段２０ｄは、イベント通知信号を受信するとバス２０ｆおよび接続線２１を介してインタフェース手段２０ｃ内のイベントステータスレジスタからイベントステータスを読み出して解析し、イベント発生要因がデータ転送要求であるかエラー処理要求であるかを判断する。イベント通知手段２０ｄは、データ転送要求である場合は「データ転送要求信号」をＤＭＡ制御手段２０ｅに送信し、エラー処理要求である場合は「エラー処理要求信号」を演算制御手段２０ａに送信する。
【００５４】
より具体的には、イベント通知手段２０ｄは、インタフェース手段のイベントステータスを読み出し、イベント発生要因がデータ転送要求またはエラー処理要求であることを示すイベント要因データを生成して送信するインタフェースレジスタアクセス手段３０ａと、受信したイベント要因データがデータ転送要求を示す場合はデータ転送要求信号をＤＭＡ制御手段２０ｅに送信し、イベント要因データがエラー処理要求を示す場合はエラー処理要求信号を演算制御手段２０ａに送信するイベント通知選択手段３０ｂを備える。
インタフェースレジスタアクセス手段３０ａとイベント通知選択手段３０ｂとは電気的に接続される。
【００５５】
演算制御手段２０ａは、メモリ２０ｂからプログラムを読み出して電子機器２のシステムを起動し、インタフェース手段２０ｃ、イベント通知手段２０ｄおよびＤＭＡ制御手段２０ｅを制御して電子機器２全体を制御する。
【００５６】
演算制御手段２０ａは、メモリ２０ｂに格納されたデータに基づき予め定められた処理を実行する。また、演算制御手段２０ａは、「エラー処理要求信号」を受信すると、エラーに対応する予め定められた処理を行う。
【００５７】
ＤＭＡ制御手段２０ｅは、データ転送許可信号を受信すると、インタフェース手段２０ｃが受信したデータを含む各種データの、インタフェース手段２０ｃとメモリ間におけるデータ転送についてＤＭＡ（Direct Memory Access）転送制御を行う。
【００５８】
入出力手段２２は、生成したデータ信号を接続線２１を介してマイクロコンピュータ２０に送信する。入出力手段２２は、たとえばセンサ手段等であって、物理量（例えば、流量、水位、圧力、温度等）を計測し、その計測結果に応じた電気信号を送信する。
【００５９】
（動作説明）
このような構成で、本発明に係る電子機器は、主に以下の動作を行なう。
入出力手段２２（例えば、センサ手段）は、計測結果に応じた電気信号（センサデータ、測定データ）を接続線２１を介してインタフェース手段２０ｃに送信する。
【００６０】
インタフェース手段２０ｃは、測定データを受信すると、バス２０ｆを介してイベント通知手段２０ｄにイベント通知信号を送信（出力）する。
【００６１】
イベント通知手段２０ｄのインタフェースレジスタアクセス手段３０ａは、イベント通知信号を受信すると、インタフェース手段２０ｃ内のステータスレジスタからステータス情報を読み出してイベント発生要因を解析してイベント発生要因データを送信する。
この解析結果に基づき、本発明の電子機器は、以下の（１）、（２）のいずれかの処理を実行する。
【００６２】
（１）データ転送処理
イベント発生要因がデータ転送要求であった場合、インタフェースレジスタアクセス手段３０ａは、イベント発生要因がデータ転送要求であることを示すイベント要因データを生成してイベント通知選択手段３０ｂに送信する。
【００６３】
イベント通知選択手段３０ｂは、イベント要因データを受信すると、受信したイベント要因データがデータ転送要求を示す場合はデータ転送要求信号をＤＭＡ制御手段２０ｅに送信する。
【００６４】
ＤＭＡ制御手段２０ｅは、データ転送要求信号を受信すると、バス２０ｆを介してインタフェース手段２０ｃとメモリ２０ｂ間の測定データの転送制御を行う。
【００６５】
（２）エラー処理
イベント発生要因がエラー発生であった場合、インタフェースレジスタアクセス手段３０ａは、イベント発生要因がエラー処理要求であることを示すイベント要因データを生成してイベント通知選択手段３０ｂに送信する。
【００６６】
イベント通知選択手段３０ｂは、イベント要因データを受信すると、受信したイベント要因データがエラー処理要求を示す場合は、エラー処理要求信号を演算制御手段２０ａに送信する。
【００６７】
演算制御手段２０ａは、エラー処理要求信号を受信すると、エラーに対応する予め定められた処理を行う。
【００６８】
この結果、本発明の電子機器は、インタフェース手段が、データを受信するとイベント通知信号を送信し、このイベント通知信号を受信するとインタフェース手段のイベントステータスを読み出し、イベント発生要因がデータ転送要求であるかエラー処理要求であるかを判断し、データ転送要求である場合はデータ転送要求信号をＤＭＡ制御手段に送信し、エラー処理要求である場合はエラー処理要求信号を演算制御手段に送信するイベント通知手段、を備えたことにより、演算制御手段に対する割込み回数を削減し、演算制御手段の負荷を低減したデータ転送が可能となる。
【００６９】
すなわち、本発明の電子機器は、上述の構成にすることにより、インタフェース手段からのイベント通知信号のイベント発生要因がデータ転送要求であった場合、演算制御手段に対して割込み（及び割込み処理）を発生させずに、または発生回数を削減してＤＭＡ制御手段のデータ転送を起動でき、インタフェース手段とメモリ間（Ｉ／Ｏとメモリ間）のデータ転送による演算制御手段の負荷を低減することができる点で有効である。
【００７０】
なお、本願発明の電子機器は、測定データに基づき所定の演算方法により算出された物理量を伝送するフィールド機器であってもよい。この場合、入出力手段２２は、たとえば物理量などを測定するセンサ手段であって物理量（流量、水位、圧力、温度等）を計測し、計測結果に応じた電気信号（測定データ）をインタフェース手段２０ｃに送信する。
【００７１】
＜その他の実施例＞
本発明の電子機器は、第１の実施例の構成態様に限定するものではなく、以下の構成とするものでもよい。以下図２を用いて説明する。図２は本発明の電子機器のその他の実施例の構成説明図であり、以下の実施例（その他の実施例Ａ〜Ｅ）を説明するものである。また図２では、図１と共通する部分は同一の符号を付し、以下、適宜説明を省略する。
【００７２】
（その他の実施例Ａ）
本発明の電子機器は、上述の実施例の構成に加えて、インタフェースレジスタアクセス手段３０ａが、イベント通知信号を受信すると、イベント要因データを生成してイベント通知選択手段３０ｂに対して送信するものと説明しているが、これに加えて、インタフェース手段２０ｃ内のイベントステータスレジスタに書込みするもの、またはレジスタ内の値をクリアするためものでもよい。
【００７３】
具体的には、インタフェースレジスタアクセス手段３０ａは、バス２０ｆ経由で読み出したインタフェース手段２０ｃ内のイベントステータスによって、バス２０ｆを介してインタフェース手段２０ｃ内のレジスタに値を書き込むものでもよい。
【００７４】
また、インタフェースレジスタアクセス手段３０ａは、バス２０ｆを介してインタフェース手段２０ｃ内のイベントステータスレジスタに値を書き込む値は、バス２０ｆを介し演算制御手段２０ａが生成した値を取得して、これを書き込むものでもよい。
このとき演算制御手段２０ａは、所定の演算処理によりイベントステータスレジスタに書込みする値（クリアするための値）をインタフェース手段２０ｃのレジスタの仕様に応じた値として生成する。
【００７５】
また、インタフェースレジスタアクセス手段３０ａは、バス２０ｆを介してインタフェース手段２０ｃ内のイベントステータスレジスタに値を書き込むか、書き込まないかを選択できるものであってもよい。
具体的にはインタフェースレジスタアクセス手段３０ａは、バス２０ｆ経由で読み出したインタフェース手段２０ｃ内のイベントステータスおよび演算制御手段２０ａからバス２０ｆを介した設定値に基づいて、レジスタに書き込みの要否を選択するものでもよい。
【００７６】
（その他の実施例Ｂ）
また、本発明の電子機器は、上述の実施例の構成に加えて、イベント通知選択手段３０ｂが、受信したイベント要因データがデータ転送要求である場合は、データ転送要求信号をＤＭＡ制御手段２０ｅに対して出力し、受信したイベント要因データがエラー処理要求である場合はエラー処理要求信号を演算制御手段２０ａに対して出力するものと説明しているが、これに加えて、イベント要因データおよび演算制御手段２０ａから取得する予め定められた設定値に基づいて、データ転送要求信号またはエラー処理要求信号の生成を選択するものでもよい。
【００７７】
このとき演算制御手段２０ａが生成する設定値は、イベント要因データのうち、エラーステータスのデータが格納されているビット位置、または、ＤＭＡ転送が格納されるビットの位置を示すものである。
【００７８】
（その他の実施例Ｃ）
また、本発明の電子機器は、上述の実施例の構成に加えて、バス２０ｆを介して接続される演算制御手段２０ａに予め定められた周期でタイマ割り込み信号を送信するティックタイマ手段２０ｉを備え、演算制御手段２０ａは、受信したタイマ割り込み信号の直前の一定周期内にインタフェース手段２０ｃからメモリ２０ｂにデータ転送されたデータ（測定データ）に基づき所定の演算方法により処理を行う（所定の演算方法により物理量の算出処理を行う）ものでもよい。
【００７９】
この結果、本発明の電子機器は、上述のティックタイマ手段を備えることにより、一定周期内に転送された、まとまったデータ（測定データ）を処理することにより、演算制御手段に対する割込みの多発をさらに低減し、演算制御手段の負荷を削減できる。
【００８０】
（その他の実施例Ｄ）
また、本発明の電子機器は、上述の実施例の構成に加えて、ＤＭＡ制御手段２０ｅが、１回分のデータＤＭＡ転送の処理終了を検出すると演算制御手段２０ａにＤＭＡ処理終了通知信号を送信し、演算制御手段２０ａは、ＤＭＡ処理終了通信信号を受信すると、データ（測定データ）に基づき所定の演算方法により処理を行う（所定の演算方法により物理量の算出処理を行う）ものでもよい。
【００８１】
この結果、本発明の電子機器は、このような構成にすることにより、インタフェース手段２０ｃからメモリ２０ｂに１回のＤＭＡ転送でのセンサデータ転送終了を検出することができ、メモリ２０ｂに対するデータ（測定データ）処理を開始できるため、演算制御手段２０ａの処理を効率化できる点で有効である。
【００８２】
（その他の実施例Ｅ）
また、本発明の電子機器は、上述の実施例の構成に加えて、１または複数のデータからなる予め定められたプロトコルに則ったデータのＤＭＡ転送処理の終了をＤＭＡ制御手段２０ｅから検出すると、データ転送終了通知信号を送信するデータ転送終了検出手段２０ｊを備え、演算制御手段２０ａは、データ転送終了通知信号を受信すると、データ（測定データ）に基づき所定の演算方法により処理を行う（所定の演算方法により物理量の算出処理を行う）ものでもよい。
このＤＭＡ制御手段２０ｅは、予め定められたデータの転送回数等のプロトコルに則ったデータの情報を有し、このデータの転送回数等の情報に基づき、１または複数のデータからなる予め定められたプロトコルに則ったデータの転送完了を検出する。
【００８３】
この結果、本発明の電子機器は、上述のようなデータ転送終了検出手段２０ｊを備えた構成にすることにより、まとまったデータ（測定データ）を処理することで、演算制御手段２０ａの処理を効率化できる点で有効である。
（付記項９）
センサ手段から測定データを受信してメモリとデータの送受信を行うインタフェース手段と、前記メモリと前記インタフェース手段との前記測定データのＤＭＡ転送制御を行うＤＭＡ制御手段と、前記測定データに基づき予め定められた処理を実行する演算制御手段とを具備し、前記測定データに基づき所定の演算方法により算出された物理量を伝送するフィールド機器である電子機器において、
前記インタフェース手段は、前記測定データを受信するとイベント通知信号を送信し、
前記イベント通知信号を受信すると前記インタフェース手段のイベントステータスを読み出し、イベント発生要因がデータ転送要求であるかエラー処理要求であるかを判断し、データ転送要求である場合はデータ転送要求信号を前記ＤＭＡ制御手段に送信し、エラー処理要求である場合はエラー処理要求信号を前記演算制御手段に送信するイベント通知手段、を備えたことを特徴とする請求項１〜８のいずれかに記載の電子機器。
（付記項１０）
前記演算制御手段は、受信した前記タイマ割り込み信号の直前の前記周期内に前記インタフェース手段から前記メモリに転送された前記測定データを所定の演算方法により物理量の算出処理を行うことを特徴とする請求項１〜９のいずれかに記載の電子機器。
（付記項１１）
前記演算制御手段は、前記ＤＭＡ処理終了通信信号を受信すると、前記測定データに基づき所定の演算方法により物理量の算出処理を行うことを特徴とする請求項１〜１０のいずれかに記載の電子機器。
（付記項１２）
１または複数の測定データを含む予め定められたプロトコルに則ったデータのＤＭＡ転送処理の終了を前記ＤＭＡ制御手段から検出すると、データ転送終了通知信号を送信するデータ転送終了検出手段を備え、前記演算制御手段は、前記データ転送終了通知信号を受信すると、前記データに基づき所定の演算方法により物理量の算出処理を行うことを特徴とする請求項１〜７のいずれかに記載の電子機器。
【符号の説明】
【００８４】
２  電子機器
２０  マイクロコンピュータ
２０ａ  演算制御手段
２０ｂ  メモリ
２０ｃ  インタフェース手段
２０ｄ  イベント通知手段
３０ａ  インタフェースレジスタアクセス手段
３０ｂ  イベント通知選択手段
２０ｅ  ＤＭＡ制御手段
２０ｆ  バス
２０ｇ、２０ｈ  接続線
２０ｉ  ティックタイマ手段
２０ｊ  データ転送終了検出手段
２１  接続線
２２  入出力手段
【図１】
2012027575.tif 000003
【図２】
2012027575.tif 000004
【図３】
2012027575.tif 000005