(57)【要約】【課題】下段に搭載された半導体素子と外形サイズ（面積）が同等またはそれ以上の外形サイズを有する半導体素子を上段に搭載した構造の半導体装置において、薄型化および高信頼性を確保することができる半導体装置を提供する。【解決手段】インターポーザ１上に搭載された第１の半導体素子２と、第１の接着層７と第２の接着層１０からなる２層構造の接着層によって第１の半導体素子２上に固着された第２の半導体素子８と、インターポーザ１と第１の半導体素子２とを電気的に接続する第１の金属細線５と、インターポーザ１と第２の半導体素子８とを電気的に接続する第２の金属細線１２と、を備え、第１の半導体素子２の少なくとも一つの辺に対して、隣接する第１の金属細線５の間隔の一部を大きくした領域である大間隔１５を設ける。【選択図】図１
2012175009.tif 000002
【特許請求の範囲】
【請求項１】
インターポーザ上に搭載された第１の半導体素子と、
第１の接着層と第２の接着層からなる２層構造の接着層によって前記第１の半導体素子上に固着された第２の半導体素子と、
前記インターポーザと前記第１の半導体素子とを電気的に接続する第１の金属細線と、
前記インターポーザと前記第２の半導体素子とを電気的に接続する第２の金属細線と、
を備え、前記第１の金属細線が前記第１の半導体素子の各辺に複数本ずつ接続しており、前記各第１の金属細線の一部が、前記第２の半導体素子の前記２層構造の接着層側の面よりも低い高さで前記２層構造の接着層内に埋め込まれており、前記第１の半導体素子の少なくとも一つの辺に対して、隣接する前記第１の金属細線間の間隔の一部を大きくした領域を設けたことを特徴とする半導体装置。
【請求項２】
前記第１の金属細線間の間隔を大きくしている位置の少なくとも一つに合わせて、前記第１の半導体素子の前記２層構造の接着層側の面上に形成されている保護膜に、前記第１の半導体素子の中央に向かって伸びる溝が形成されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第１の金属細線間の間隔を大きくした領域が前記第１の半導体素子の各辺ごとに設けられ、前記保護膜の溝が前記第１の半導体素子の各辺ごとに形成されていることを特徴とする請求項２記載の半導体装置。
【請求項４】
前記保護膜の溝の前記第１の半導体素子の中央側の辺が円弧状であることを特徴とする請求項２もしくは３のいずれかに記載の半導体装置。
【請求項５】
前記保護膜の溝が、前記第１の半導体素子の外周に向かって溝幅が広がる形状に形成されていることを特徴とする請求項２もしくは３のいずれかに記載の半導体装置。
【請求項６】
前記第１の半導体素子の外周に向かって溝幅が広がる形状の前記保護膜の溝の、前記第１の半導体素子の中央側の辺が、円弧状であることを特徴とする請求項５記載の半導体装置。
【請求項７】
前記保護膜のコーナー部に、前記第１の半導体素子の中央に向かって伸びる溝が形成されていることを特徴とする請求項２ないし６のいずれかに記載の半導体装置。
【請求項８】
前記第１の金属細線間の間隔を大きくしている位置の少なくとも一つに合わせて、前記２層構造の接着層のうちの前記第２の半導体素子側の第２の接着層に、前記第２の半導体素子の中央に向かって伸びる切り欠きが形成されていることを特徴とする請求項１記載の半導体装置。
【請求項９】
前記第２の接着層のコーナー部に、前記第２の半導体素子の中央に向かって伸びる切り欠きが形成されていることを特徴とする請求項８記載の半導体装置。
【請求項１０】
前記第１の金属細線間の間隔を大きくしている位置の少なくとも一つに合わせて、前記第１の半導体素子の前記２層構造の接着層側の面上に形成されている保護膜に、前記第１の半導体素子の中央に向かって伸びる溝が形成されるとともに、前記２層構造の接着層のうちの前記第２の半導体素子側の第２の接着層に、前記第２の半導体素子の中央に向かって伸びる切り欠きが形成されていることを特徴とする請求項１記載の半導体装置。
【請求項１１】
前記保護膜の溝幅よりも、前記第２の接着層の切り欠き幅のほうが狭いことを特徴とする請求項１０記載の半導体装置。
【請求項１２】
前記保護膜の溝幅よりも、前記第２の接着層の切り欠き幅のほうが広いことを特徴とする請求項１０記載の半導体装置。
【請求項１３】
インターポーザ上に第１の半導体素子を搭載する工程と、
前記インターポーザと前記第１の半導体素子とを第１の金属細線で電気的に接続する工程と、
前記第１の半導体素子に、第１の接着層となる接着剤を塗布する工程と、
第２の接着層が貼り付けられた第２の半導体素子を、その第２の接着層を前記第１の半導体素子に塗布された前記接着剤に対向させて、前記第１の半導体素子上に搭載して、前記第１の接着層と前記第２の接着層からなる２層構造の接着層を形成するとともに、前記第１の金属細線の一部を、前記第２の半導体素子の前記第２の接着層側の面よりも低い高さで、前記２層構造の接着層内に埋め込む工程と、
前記インターポーザと前記第２の半導体素子とを第２の金属細線で電気的に接続する工程と、
を具備し、前記インターポーザと前記第１の半導体素子とを前記第１の金属細線で電気的に接続する際に、前記第１の半導体素子の各辺に複数本ずつ第１の金属細線を接続するとともに、前記第１の半導体素子の少なくとも一つ辺に対して、隣接する前記第１の金属細線間の間隔の一部を大きくした領域を設けたことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ワイヤボンディングされた複数の半導体素子を積層した構造の半導体装置とその製造方法、特に、下段に搭載された半導体素子と外形サイズ（面積）が同等またはそれ以上の外形サイズを有する半導体素子を上段に搭載した構造の半導体装置とその製造方法に関する。
【背景技術】
【０００２】
近年になり、電子機器、特に携帯機器に対して、多機能化、高機能化、省スペース化及び低コスト化の要望が高まっている。このような要望に対応するための一つの手段は、拡散プロセス技術の更なる微細化と半導体素子の大規模システム化を図ることで１チップ化を実現することである。しかしながら、半導体素子の１チップ化に至るまでの設計開発期間の長期化および開発費用の膨張などといったことが、最近顕著になってきた。そのため、既存の半導体素子を複数組み合わせてシステム化を図ることが重要となってきた。これを実現したものが、半導体素子を３次元状に重ね合わせた構造を持つ積層型パッケージである。
【０００３】
積層型パッケージは、積層する半導体素子同士の外形サイズ（面積）の関係によって積層の形態が異なる。
【０００４】
一つは、下段に搭載する半導体素子よりも上段に搭載する半導体素子の外形サイズが小さい場合である。この場合、積層型パッケージの積層の形態は、断面から見るとピラミッド型で、下段に搭載した半導体素子と上段に搭載した半導体素子との間に接着剤が介在する形態となる。
【０００５】
一方、下段に搭載する半導体素子よりも上段に搭載する半導体素子のほうが外形サイズが大きいか、あるいは下段に搭載する半導体素子と上段に搭載する半導体素子の外形サイズが同等で、それらの半導体素子にワイヤボンディング工法で金属細線を接続する場合がある。この場合、積層型パッケージの積層の形態として、下段に搭載する半導体素子と上段に搭載する半導体素子との間にダミーチップを介在させ、下段に搭載する半導体素子とダミーチップおよび上段に搭載する半導体素子とダミーチップをそれぞれ接着剤で固定した形態がある。ダミーチップの役割は、上段に半導体素子を搭載する際に、下段に搭載された半導体素子とインターポーザとを電気的に接続する金属細線が上段の半導体素子の裏面に接触して、ワイヤ変形、ワイヤショートおよびワイヤダメージを引き起こすことを防止することである。そのため、ダミーチップの厚さはワイヤ高さ以上に設定される。
【０００６】
しかしながら、ダミーチップを用いた積層の形態には、積層した半導体素子間に間隙があるために樹脂封止によるボイドが発生しやすいという問題がある。また、近年はパッケージの低背化の要望が強くなっている。一方、ダミーチップの薄化には限界がある。そのため、ダミーチップを用いた積層の形態では近年の低背化の要望に対応できない現状がある。
【０００７】
そこで、樹脂封止によるボイドの発生を防止し、かつ低背化の要望に対応するために、ダミーチップを介在させずに半導体素子同士を接着剤で固定する工法が確立されてきた。この工法では、半導体素子同士を固定する接着剤に、加熱すると流動性が高くなる接着剤を使用する。このようにすれば、下段の半導体素子とインターポーザとを電気的に接続する各金属細線の一部を接着剤に埋め込ませて、その金属細線が上段の半導体素子の裏面に接触することを防止することができる。
【０００８】
しかしながら、加熱すると流動性が高くなる接着剤を使用した場合、接着剤によるワイヤ変形が発生するという問題がある。
【０００９】
そこで、接着剤によるワイヤ変形を防止するために、積層する半導体素子の間に、加熱すると金属細線が容易に入り込むことができる硬度または粘度となる第１の接着層と、加熱しても塑性変形が少ない第２の接着層とからなる２層の接着層を、第１の接着層を下段側に配置して設け、その第１の接着層と第２の接着層の界面に微細な凹凸構造を形成した構造が提案されている（例えば、特許文献１参照。）。この構造によれば、下段の半導体素子とインターポーザとを電気的に接続する金属細線を第１の接着層に埋め込むとともに、その金属細線を第２の接着層の凹凸構造の凹部に嵌合させることができるので、ワイヤ変形が防止される。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００９−１２８１６９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
以上説明したように、下段に搭載された半導体素子と外形サイズ（面積）が同等またはそれ以上の外形サイズを有する半導体素子を上段に搭載し、それらの半導体素子にワイヤボンディング工法で金属細線を接続した構造の半導体装置として、ダミーチップを介在させずに、積層する半導体素子同士を接着剤で固着させた構造の積層型パッケージが確立されている。
【００１２】
しかしながら、従来の積層型パッケージでは、隣接する金属細線の間隔（金属細線のピッチ）が狭くなると、接着剤内にボイドが形成されるという問題がある。すなわち、一般的に、上段に半導体素子を搭載する際には、下段の半導体素子の半導体素子搭載箇所に接着剤を塗布し、上段となる半導体素子を所定の荷重で接着剤に押し付ける。これにより、塗布された接着剤が濡れ広がり、接着面積が確保される。このとき、下段の半導体素子と上段の半導体素子との間に存在するエアーを、それらの半導体素子の隙間から外に排出しながら接着剤が濡れ広がる。しかし、下段の半導体素子に接続される金属配線のピッチが非常に狭くなると、積層する半導体素子の間に存在するエアーを排出できなくなり、ボイドが形成される。このボイドが、パッケージを基板に実装する際に、パッケージクラックを引き起こす。
【００１３】
今後、半導体素子の更なる高機能化と多機能化が要望されて、この要望に応えるために、積層する半導体素子にも拡散の微細化プロセスを使うことになれば、従来の積層型パッケージにおいても狭パッドピッチ化が進み、金属細線のピッチも狭くなる。さらに半導体素子のサイズを維持したままパッド数が増えることに対応するため千鳥パッド配置を採用した場合には、金属細線のピッチがますます狭くなる。したがって、積層する半導体素子同士を固着する接着剤内にボイドが形成されて、パッケージクラックが引き起こされるおそれが高まる。
【００１４】
本発明は、下段に搭載された半導体素子と外形サイズ（面積）が同等またはそれ以上の外形サイズを有する半導体素子を上段に搭載し、それらの半導体素子にワイヤボンディング工法で金属細線を接続した構造の半導体装置において、薄型化および高信頼性を確保することができる半導体装置とその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明の半導体装置は、インターポーザ上に搭載された第１の半導体素子と、第１の接着層と第２の接着層からなる２層構造の接着層によって前記第１の半導体素子上に固着された第２の半導体素子と、前記インターポーザと前記第１の半導体素子とを電気的に接続する第１の金属細線と、前記インターポーザと前記第２の半導体素子とを電気的に接続する第２の金属細線と、を備え、前記第１の金属細線が前記第１の半導体素子の各辺に複数本ずつ接続しており、前記各第１の金属細線の一部が、前記第２の半導体素子の前記２層構造の接着層側の面よりも低い高さで前記２層構造の接着層内に埋め込まれており、前記第１の半導体素子の少なくとも一つの辺に対して、隣接する前記第１の金属細線間の間隔の一部を大きくした領域を設けたことを特徴とする。
【００１６】
また、本発明の半導体装置は、前記第１の金属細線間の間隔を大きくしている位置の少なくとも一つに合わせて、前記第１の半導体素子の前記２層構造の接着層側の面上に形成されている保護膜に、前記第１の半導体素子の中央に向かって伸びる溝が形成されていてもよい。
【００１７】
また、本発明の半導体装置は、前記第１の金属細線間の間隔を大きくした領域が前記第１の半導体素子の各辺ごとに設けられ、前記保護膜の溝が前記第１の半導体素子の各辺ごとに形成されていてもよい。
【００１８】
また、本発明の半導体装置は、前記保護膜の溝の前記第１の半導体素子の中央側の辺が円弧状であってもよい。
【００１９】
また、本発明の半導体装置は、前記保護膜の溝が、前記第１の半導体素子の外周に向かって溝幅が広がる形状に形成されていてもよい。
【００２０】
また、本発明の半導体装置は、前記第１の半導体素子の外周に向かって溝幅が広がる形状の前記保護膜の溝の、前記第１の半導体素子の中央側の辺が、円弧状であってもよい。
【００２１】
また、本発明の半導体装置は、前記保護膜のコーナー部に、前記第１の半導体素子の中央に向かって伸びる溝が形成されていてもよい。
【００２２】
また、本発明の半導体装置は、前記第１の金属細線間の間隔を大きくしている位置の少なくとも一つに合わせて、前記２層構造の接着層のうちの前記第２の半導体素子側の第２の接着層に、前記第２の半導体素子の中央に向かって伸びる切り欠きが形成されていてもよい。
【００２３】
また、本発明の半導体装置は、前記第２の接着層のコーナー部に、前記第２の半導体素子の中央に向かって伸びる切り欠きが形成されていてもよい。
【００２４】
また、本発明の半導体装置は、前記第１の金属細線間の間隔を大きくしている位置の少なくとも一つに合わせて、前記第１の半導体素子の前記２層構造の接着層側の面上に形成されている保護膜に、前記第１の半導体素子の中央に向かって伸びる溝が形成されるとともに、前記２層構造の接着層のうちの前記第２の半導体素子側の第２の接着層に、前記第２の半導体素子の中央に向かって伸びる切り欠きが形成されていてもよい。
【００２５】
また、本発明の半導体装置は、前記保護膜の溝幅よりも、前記第２の接着層の切り欠き幅のほうが狭くてもよい。
【００２６】
また、本発明の半導体装置は、前記保護膜の溝幅よりも、前記第２の接着層の切り欠き幅のほうが広くてもよい。
【００２７】
また、本発明の半導体装置の製造方法は、インターポーザ上に第１の半導体素子を搭載する工程と、前記インターポーザと前記第１の半導体素子とを第１の金属細線で電気的に接続する工程と、前記第１の半導体素子に、第１の接着層となる接着剤を塗布する工程と、第２の接着層が貼り付けられた第２の半導体素子を、その第２の接着層を前記第１の半導体素子に塗布された前記接着剤に対向させて、前記第１の半導体素子上に搭載して、前記第１の接着層と前記第２の接着層からなる２層構造の接着層を形成するとともに、前記第１の金属細線の一部を、前記第２の半導体素子の前記第２の接着層側の面よりも低い高さで、前記２層構造の接着層内に埋め込む工程と、前記インターポーザと前記第２の半導体素子とを第２の金属細線で電気的に接続する工程と、を具備し、前記インターポーザと前記第１の半導体素子とを前記第１の金属細線で電気的に接続する際に、前記第１の半導体素子の各辺に複数本ずつ第１の金属細線を接続するとともに、前記第１の半導体素子の少なくとも一つの辺に対して、隣接する前記第１の金属細線間の間隔の一部を大きくした領域を設けたことを特徴とする。
【発明の効果】
【００２８】
本発明の好ましい形態によれば、積層する半導体素子同士を接着層で固着するので、パッケージの低背化が可能となり、更に低コスト化を図ることもできる。また、２層構造の接着層を採用することで、上段に半導体素子を搭載する際に、下段の半導体素子に接続されている金属細線が上段の半導体素子の裏面に接触することがなく、ワイヤ変形等の不具合を無くすことができる。
【００２９】
さらに、本発明の好ましい形態によれば、上段に半導体素子を搭載する際に、下段の半導体素子に接続されている金属細線のピッチを大きくしている箇所から、下段の半導体素子と上段の半導体素子との間に存在するエアーを排出できる。したがって、エアーを効率よく、かつ確実に排出できるので、ボイドを撲滅でき、高信頼性を確保した半導体装置が実現できる。特に、積層する半導体素子同士を固着するのにペースト状の接着剤を使用する場合にボイドは発生しやすく、このようにペースト状の接着剤を使用した積層型パッケージに本発明は有効である。
【図面の簡単な説明】
【００３０】
【図１】本発明の第１の実施の形態における半導体装置を示す図
【図２】本発明の第２の実施の形態における半導体装置を示す図
【図３】本発明の第３の実施の形態における半導体装置を示す図
【図４】本発明の第４の実施の形態における半導体装置を示す図
【図５】本発明の第５の実施の形態における半導体装置を示す図
【図６】本発明の第６の実施の形態における半導体装置を示す図
【図７】本発明の第７の実施の形態における半導体装置を示す図
【図８】本発明の第８の実施の形態における半導体装置を示す図
【図９】本発明の第９の実施の形態における半導体装置を示す図
【図１０】本発明の第１０の実施の形態における半導体装置を示す図
【図１１】本発明の実施の形態における半導体装置の製造方法の一部を示す工程別断面図
【図１２】本発明の実施の形態における半導体装置の製造方法の一部を示す工程別断面図
【発明を実施するための形態】
【００３１】
本発明の半導体装置およびその製造方法に係る実施の形態について図面を参照しながら以下に述べる。但し、同じ要素には同じ符号を付して、重複する説明を省略する。
【００３２】
図１は第１の実施の形態における半導体装置を示しており、図１（ａ）は図１（ｂ）においてＡ−Ａ’線で示す箇所の断面図、図１（ｂ）は第１の実施の形態における半導体装置を説明するための平面図である。
【００３３】
図１に示すように、この第１の実施の形態における半導体装置は、インターポーザ１の主面上に搭載された第１の半導体素子２と、第１の半導体素子１の回路面上に搭載された第２の半導体素子８と、インターポーザ１と第１の半導体素子２とを電気的に接続する第１の金属細線５と、インターポーザ１と第２の半導体素子８とを電気的に接続する第２の金属細線１２と、第１の半導体素子２、第２の半導体素子８、第１の金属細線５および第２の金属細線１２を一括封止する封止樹脂１３と、インターポーザ１の主面とは反対側の裏面に付設された金属端子１４と、を備える。
【００３４】
下段に搭載される第１の半導体素子２は、その回路面とは反対側の裏面をインターポーザ１側にして、接着層３によってインターポーザ１の主面上に固定されている。例えば、インターポーザ１の主面上に、接着層３となるペースト状の接着剤を塗布し、インターポーザ１の主面に向けて第１の半導体素子２を押圧した後、加熱して接着剤を硬化させてもよい。これにより、接着層３となる接着剤が濡れ広がり、接着面積が確保されて、第１の半導体素子２がインターポーザ１の主面上に固着される。
【００３５】
第１の半導体素子２の回路面には、図示しない複数の電極が第１の半導体素子２の外周に沿って配置されている。また、第１の半導体素子２の回路面には、図示しない回路配線が形成されている。この回路配線は、第１の半導体素子２の電極に電気的に接続している。また、この回路配線を保護するための第１の保護膜６が、第１の半導体素子２の回路面上に形成されている。
【００３６】
第１の保護膜６は、少なくとも第１の半導体素子２の回路面上の電極が露出する形状に形成される。ここでは、第１の半導体素子２の回路面上の電極よりも内側を覆う形状を例示している。第１の半導体素子２の回路面上に形成する第１の保護膜６の材料には、例えばポリイミド樹脂を使用することができる。この場合、第１の保護膜６は、例えばコーターを用いて、第１の半導体素子２の回路面上にポリイミド樹脂を塗布し、その塗布したポリイミド樹脂を第１の半導体素子２の回路面上で広げた後、露光・現像し、エッチングして形成することができる。
【００３７】
第１の金属細線５は、ワイヤボンディング工法で形成され、第１の半導体素子２の回路面上の電極と、インターポーザ１の主面上に配置された第１の電極４とを電気的に接続している。よって、第１の半導体素子２の各辺に複数本の第１の金属配線５が接続している。
【００３８】
上段に搭載される第２の半導体素子８は、その回路面とは反対側の裏面を第１の半導体素子２側にして、互いに物性が異なる接着層（第１の接着層）７と接着層（第２の接着層）１０からなる２層構造の接着層によって第１の半導体素子２の回路面上に固定されている。例えば、第２の半導体素子８の裏面に、接着層１０となるシート状ないしはフィルム状の接着剤を予め貼り付けておき、第１の半導体素子２の回路面上に、接着層７となるペースト状の接着剤を塗布した後、インターポーザ１を加熱した状態で、第２の半導体素子８に貼り付けられた接着剤を第１の半導体素子２に塗布された接着剤に対向させて、第１の半導体素子２の回路面に向けて第２の半導体素子８を押圧してもよい。これにより、接着層７となる接着剤が濡れ広がり、接着面積が確保されて、第２の半導体素子８が第１の半導体素子２の回路面上に固着される。この際、第１の半導体素子２または第２の半導体素子８を加熱しながら、第１の半導体素子２の回路面に向けて第２の半導体素子８を押圧してもよい。なお、第２の半導体素子８の搭載する際の加熱条件によっては、第１の半導体素子２の回路面上に塗布したペースト状の接着剤が完全に硬化しない場合は、後工程に硬化処理を追加する。
【００３９】
下側（第１の半導体素子２側）の接着層７と上側（第２の半導体素子８側）の接着層１０の材料には、下段の半導体素子２に接続する第１の金属細線５が、下側の接着層７内に埋め込まれる一方で、上側の接着層１０の表面に接して第２の半導体素子８の裏面に接触しないようにできる材料を用いる。例えば、下側の接着層７として第１の半導体素子２の回路面上に塗布するペースト状の接着剤には、第２の半導体素子８を搭載する際の加熱条件によって粘度または硬度が低下し、第１の金属細線５が容易に入り込むことができるように流動性が高くなる材料を用い、上側の接着層１０として第２の半導体素子８の裏面に貼り付けるシート状ないしはフィルム状の接着剤には、第２の半導体素子８を搭載する際の加熱条件においては塑性変形が少なく、第１の金属細線５が容易には入り込むことができない材料を用いる。具体例としては、下側の接着層７に、エポキシ樹脂、エポキシ樹脂とポリイミド樹脂の混合物、又はアクリル樹脂を主成分とする材料を用いるとともに、上側の接着層１０に、ポリイミド樹脂、又はポリイミド樹脂とエポキシ樹脂の混合物を主成分とする材料を用いることができる。下側の接着層７と上側の接着層１０の主成分を共に、エポキシ樹脂とポリイミド樹脂の混合物にする場合には、下側の接着層７と上側の接着層１０とで、エポキシ樹脂とポリイミド樹脂の混合比を変えればよい。
【００４０】
このように、互いに物性の異なる２種類の接着剤を使用することにより、下段の半導体素子２に接続する各金属細線５の一部を、上段の半導体素子８の裏面よりも低い高さで、２層構造の接着層内に埋め込むことができる。したがって、上段に半導体素子８を搭載する際に、下段の半導体素子２に接続している第１の金属細線５が、上段の半導体素子８の裏面に接触することがなく、ワイヤ変形等の不具合を無くすことができる。また、半導体素子２と半導体素子８との間にダミーチップを介在させず、それらを接着剤のみで固着するので、パッケージの低背化が可能となり、更に、ダミーチップを使用する場合に比べて低コスト化を図ることができる。
【００４１】
第２の半導体素子８の回路面には、図示しない複数の電極が第２の半導体素子８の外周に沿って配置されている。また、第２の半導体素子８の回路面には、図示しない回路配線が形成されている。この回路配線は、第２の半導体素子８の電極に電気的に接続している。また、この回路配線を保護するための第２の保護膜９が、第２の半導体素子８の回路面上に形成されている。
【００４２】
第２の保護膜９は、少なくとも第２の半導体素子８の回路面上の電極が露出する形状に形成される。ここでは、第２の半導体素子８の回路面上の電極よりも内側を覆う形状を例示している。第２の半導体素子８の回路面上に形成する第２の保護膜９の材料には、例えばポリイミド樹脂を使用することができる。この場合、第２の保護膜９は、例えばコーターを用いて、第２の半導体素子８の回路面上にポリイミド樹脂を塗布し、その塗布したポリイミド樹脂を第２の半導体素子８の回路面上で広げた後、露光・現像し、エッチングして形成することができる。
【００４３】
第２の金属細線１２は、ワイヤボンディング工法で形成され、第２の半導体素子８の回路面上の電極と、インターポーザ１の主面上に配置された第２の電極１１とを電気的に接続している。よって、第２の半導体素子８の各辺に複数本の第２の金属配線１２が接続している。なお、図１（ｂ）には、見やすい図にするために、第２の半導体素子８の１つの辺に接続された複数の金属細線１２のみを示しているが、実際には、第２の半導体素子８の各辺ごとに複数の金属細線１２が接続されている。
【００４４】
インターポーザ１の裏面に付設された金属端子１４は、図示しないが、インターポーザ１の主面に配置された第１の電極４および第２の電極１１と、インターポーザ１に形成された例えばスルーホール等を介して電気的に接続されている。
【００４５】
また、この第１の実施の形態における半導体装置では、第１の半導体素子２の各辺ごとに、隣接する第１の金属細線５の間隔（金属細線５のピッチ）を一部不規則に大きくしている。図１（ｂ）には、第１の金属細線５のピッチを不規則に大きくした大間隔１５を配置した構造の一例を示している。
【００４６】
この第１の実施の形態における半導体装置によれば、大間隔１５を設けることにより、第２の半導体素子８を上段に搭載する際に、第１の半導体素子２と第２半導体素子８との間に存在するエアーの排出が容易になる。詳しくは、第２の半導体素子８を搭載する際には、下側の接着層７となる接着剤が、第１の半導体素子２と第２の半導体素子８との間に存在するエアーを、それらの半導体素子の隙間から外に排出しながら濡れ広がる。ここで、第１の半導体素子２に接続する第１の金属細線５のピッチが全て狭い場合を想定すると、その場合、エアーが排出されず、接着層内にボイドが形成される。これに対して、この第１の実施の形態では、大間隔１５からエアーを容易に排出することができる。
【００４７】
エアー排出の領域は、下側の接着層７となる接着剤の塗布パターンに依存する。そこで、大間隔１５は、そのエアー排出の領域に合わせた位置に、すなわち第１の半導体素子２の回路面上における接着剤の塗布パターンに合わせた位置に配置するのが好適である。但し、大間隔１５を第１の半導体素子２の少なくとも一つの辺に対して設けた場合でも、エアーの排出性能は高まる。
【００４８】
このように、エアー排出の領域に合わせて第１の金属細線５のピッチを一部不規則に大きくすることで、上段に半導体素子を搭載する際のエアーの排出が容易になり、ボイドの発生を防止することができる。したがって、ボイドによってパッケージクラックが引き起こされることを防止することができ、半導体装置の高信頼性を確保することが可能となる。
【００４９】
続いて、本発明の第２の実施の形態における半導体装置について説明する。図２は本発明の第２の実施の形態における半導体装置を示しており、図２（ａ）は図２（ｂ）においてＢ−Ｂ’線で示す箇所の断面図、図２（ｂ）は第２の実施の形態における半導体装置を説明するための平面図である。但し、上述した第１の実施の形態と同じ要素についての説明は省略する。
【００５０】
図２に示すように、この第２の実施の形態における半導体装置は、下段に搭載した第１の半導体素子２に接続する第１の金属細線５のピッチを大きくしている位置（大間隔１５）に合わせて、第１の半導体素子２の回路面（接着層７側の面）上に形成されている第１の保護膜６に、その第１の保護膜６の外周端から第１の半導体素子２の中央側へ向かって伸びる溝１６を形成したものである。
【００５１】
この溝１６は、製造工程数の増加防止などのために、第１の保護膜６の形成と同時に形成するのが好適である。例えば、第１の保護膜６の材料にポリイミド樹脂を用いた場合には、露光、現像およびエッチングにより、溝１６を有する第１の保護膜６を形成することができる。
【００５２】
このように第１の保護膜６に溝１６を形成することにより、エアーを排出するための領域の断面積が大きくなり、更に、第１の金属細線５のピッチが大きくなった領域、すなわち大間隔１５にエアーが導かれるため、エアーが更に排出されやすくなる。
【００５３】
また、第２の半導体素子８を搭載する際に、第１の半導体素子２と第２の半導体素子８との間に存在するエアーは同心円状に排出される。そこで、図２に示すように、第１の保護膜６の溝１６を、第１の半導体素子２の各辺ごとに設けるのが好適である。このようにすれば、エアーの排出を効果的に実行することができる。但し、大間隔１５の少なくとも一つに合わせて溝１６を形成した場合でも、エアーの排出性能は高まる。
【００５４】
なお、第１の保護膜６に形成する溝１６の長さや、溝幅、溝の深さは限定されるものではない。溝１６が第１の半導体素子２の中央側へ伸びるほど、また溝幅が広く、深さが深いほど、より効率的なエアーの排出が可能となる一方で、保護膜６によって保護される領域の面積が減少する。このことは、図６に示す溝１９に対しても同様である。
【００５５】
続いて、本発明の第３の実施の形態における半導体装置について説明する。図３は本発明の第３の実施の形態における半導体装置を説明するための平面図である。但し、上述した第１および第２の実施の形態と同じ要素についての説明は省略する。
【００５６】
図３に示すように、この第３の実施の形態における半導体装置は、第１の保護膜６の溝１６の第１の半導体素子２の中央側の辺１７を円弧状に設計したものである。このようにすれば、溝１６の第１の半導体素子２の中央側の辺１７の形状が、エアー（流体）に対する抵抗を減少させることが可能な流線型となるので、溝１６へエアーが流入しやすくなり、溝１６へ流入せずに接着層内にボイドを発生させるエアーの量を低減できる。したがって、より効率的なエアーの排出を実現できる。
【００５７】
続いて、本発明の第４の実施の形態における半導体装置について説明する。図４は本発明の第４の実施の形態における半導体装置を説明するための平面図である。但し、上述した第１ないし第３の実施の形態と同じ要素についての説明は省略する。
【００５８】
図４に示すように、この第４の実施の形態における半導体装置は、第１の保護膜６の溝１６を、第１の半導体素子２の外周に向かって溝の側辺１８が広がる台形状に形成したものである。
【００５９】
このように、第１の保護膜６の溝幅が第１の半導体素子２の外周に向かうに従って広がることで、溝１６の出口におけるエアー排出能力が向上するので、溝１６の出口で律速して滞留し接着層内にボイドを発生させるエアーの量を低減できる。したがって、効率的なエアーの排出を図ることが可能となる。
【００６０】
続いて、本発明の第５の実施の形態における半導体装置について説明する。図５は本発明の第５の実施の形態における半導体装置を説明するための平面図である。但し、上述した第１ないし第４の実施の形態と同じ要素についての説明は省略する。
【００６１】
図５に示すように、この第５の実施の形態における半導体装置は、第１の半導体素子２の外周に向かって溝幅が広がる台形状の溝１６の、第１の半導体素子２の中央側の辺１７を、円弧状に設計したものである。
【００６２】
このようにすれば、溝１６へエアーが流入しやすくなる上に、溝１６の出口で律速して滞留するエアーの量を低減できるので、より一層効率的なエアーの排出を実現できる。
【００６３】
続いて、本発明の第６の実施の形態における半導体装置について説明する。図６は本発明の第６の実施の形態における半導体装置を説明するための平面図である。但し、上述した第１ないし第５の実施の形態と同じ要素についての説明は省略する。
【００６４】
図６に示すように、この第６の実施の形態における半導体装置は、大間隔１５に対応する溝１６に加えて、第１の保護膜６のコーナー部にも、第１の保護膜６の外周端から第１の半導体素子２の中央側へ向かって伸びる溝１９を形成したものである。このようにすれば、積層する半導体素子の間に存在するエアーの排出口の断面積を更に増加させることができ、エアーの排出が容易になる。なお、第１の保護膜６のコーナー部の溝１９は、上述した第３ないし第５の実施の形態における半導体装置にも適用することができる。
【００６５】
続いて、本発明の第７の実施の形態における半導体装置について説明する。図７は本発明の第７の実施の形態における半導体装置を示しており、図７（ａ）は図７（ｂ）においてＣ−Ｃ’線で示す箇所の断面図、図７（ｂ）は第７の実施の形態における半導体装置を説明するための平面図である。但し、上述した第１ないし第６の実施の形態と同じ要素についての説明は省略する。
【００６６】
図７に示すように、この第７の実施の形態における半導体装置は、下段に搭載した第１の半導体素子２に接続する第１の金属細線５のピッチを大きくしている位置（大間隔１５）に合わせて、２層構造の接着層のうちの第２の半導体素子８側の接着層１０に、その接着層１０の外周端から第２の半導体素子８の中央側へ向かって伸びる切り欠き２０を形成したものである。この切り欠き２０は、例えば、上側の接着層１０となるシート状ないしはフィルム状の接着剤を第２の半導体素子８に貼り付ける前に、型取りして形成してもよい。
【００６７】
このように接着層１０に切り欠き２０を形成することにより、エアーを排出するための領域の断面積が大きくなるため、エアー排出の効率を向上させることができる。また、第２の半導体素子８を搭載する際に、第１の半導体素子２と第２の半導体素子８との間に存在するエアーは同心円状に排出される。そこで、図７に示すように、接着層１０の切り欠き２０を、第２の半導体素子８の各辺ごとに設けるのが好適である。このようにすれば、エアーの排出を効率的に行うことができる。但し、大間隔１５の少なくとも一つに合わせて切り欠き２０を形成した場合でも、エアーの排出性能は高まる。
【００６８】
また、このように接着層１０に切り欠き２０を形成することは、第１の半導体素子２の回路配線を保護し、信頼性を向上させる目的で第１の保護膜６に溝を形成できない場合に有効な手段である。
【００６９】
なお、接着層１０に形成する切り欠き２０の長さや、切り欠き幅、切り欠き深さは限定されるものではない。切り欠き２０が第２の半導体素子８の中央側へ伸びるほど、また切り欠き幅が広く、切り欠き深さが深いほど、より効率的なエアーの排出が可能となる一方で、下段の半導体素子２に接続された金属細線５が上段の半導体素子８の裏面に接触することを防止できる領域の面積が減少する。このことは、図８に示す切り欠き２１に対しても同様である。
【００７０】
続いて、本発明の第８の実施の形態における半導体装置について説明する。図８は本発明の第８の実施の形態における半導体装置を説明するための平面図である。但し、上述した第１ないし第７の実施の形態と同じ要素についての説明は省略する。
【００７１】
図８に示すように、この第８の実施の形態における半導体装置は、大間隔１５に対応する切り欠き２０に加えて、接着層１０のコーナー部にも、接着層１０の外周端から第２の半導体素子８の中央側へ向かって伸びる切り欠き２１を形成したものである。このようにすれば、積層する半導体素子の間に存在するエアーの排出口の断面積が更に大きくなり、エアーの排出が容易になる。
【００７２】
続いて、本発明の第９の実施の形態における半導体装置について説明する。図９は本発明の第９の実施の形態における半導体装置を示しており、図９（ａ）は図９（ｂ）においてＤ−Ｄ’線で示す箇所の断面図、図９（ｂ）は第９の実施の形態における半導体装置を説明するための平面図である。但し、上述した第１ないし第８の実施の形態と同じ要素についての説明は省略する。
【００７３】
図９に示すように、この第９の実施の形態における半導体装置は、下段に搭載した第１の半導体素子２に接続する第１の金属細線５のピッチを大きくしている位置（大間隔１５）に合わせて、第１の半導体素子２の回路面上に形成されている第１の保護膜６に、その第１の保護膜６の外周端から第１の半導体素子２の中央側へ向かって伸びる溝１６を形成するとともに、２層構造の接着層のうちの第２の半導体素子８側の接着層１０に、その接着層１０の外周端から第２の半導体素子８の中央側へ向かって伸びる切り欠き２０を形成したものである。
【００７４】
このように、大間隔１５の位置に合うように第１の保護膜６の溝１６を設けると共に、溝１６の上部の位置に接着層１０の切り欠き２０を設けることにより、積層された半導体素子の間に存在するエアーの排出口の断面積が、溝１６の断面積と切り欠き２０の断面積を合計した断面積となる。したがって、エアーの排出口の断面積を大きく確保することができるので、確実なエアーの排出を実現することができる。
【００７５】
なお、図９では溝１６の幅よりも切り欠き２０の幅を狭くした構造を示しているが、必要に応じて同等でもよい。但し、図９に示すように、第１の保護膜６の溝幅よりも接着層１０に形成された切り欠き幅の方を狭くすれば、半導体素子搭載設備のばらつきにより、第２の半導体素子８の搭載位置が所定の位置からずれたとしても、第１の半導体素子２に接続されている第１の金属細線５にワイヤダメージが発生しないようにできる。すなわち、第２の半導体素子８を第１の半導体素子２の回路面上に搭載する際に、半導体素子搭載設備のばらつきにより搭載ずれが発生すると、その搭載ずれにより、第１の半導体素子２に接続されている第１の金属細線５が接着層１０の切り欠き部分に位置してしまい、第２の半導体素子８の裏面と第１の金属細線５が接触することで、ワイヤダメージが発生するおそれがある。このワイヤダメージは、半導体装置の電気的特性の不具合を引き起こす。これに対し、この第９の実施の形態のように、第１の保護膜６の溝幅よりも接着層１０の切り欠き幅を狭くすれば、第２の半導体素子８の搭載ずれが発生したとしても、第１の金属細線５を確実に接着層１０で覆うことができる。したがって、ワイヤダメージ等の不具合を防ぐことが可能となる。
【００７６】
続いて、本発明の第１０の実施の形態における半導体装置について説明する。図１０は本発明の第１０の実施の形態における半導体装置を説明するための平面図である。但し、上述した第１ないし第９の実施の形態と同じ要素についての説明は省略する。
【００７７】
図１０に示すように、この第１０の実施の形態における半導体装置は、第１の保護膜６に設けた溝１６の幅よりも、接着層１０に設けた切り欠き２０の幅を広くしたものである。
【００７８】
第１の保護膜６は第１の半導体素子２の回路配線を保護するものであるため、第１の保護膜６の溝１６の形成領域は、第１の半導体素子２の回路配置に依存する。そのため、品質の観点から、第１の半導体素子２に接続する第１の金属細線５の配線間隔を一部不規則に大きくしている位置に合わせて第１の保護膜６に形成する溝１６の幅を、狭くせざる得ない場合がある。このような場合でも、接着層１０の切り欠き幅を可能な限り広くすることで、エアー排出口の断面積を大きく確保することができる。
【００７９】
なお、接着層１０の切り欠き２０は、上述した第３ないし第６の実施の形態における半導体装置にも適用することができる。同様に、接着層１０のコーナー部に設ける切り欠き２１も、上述した第３ないし第６の実施の形態における半導体装置に適用することができる。
【００８０】
続いて、図１１および図１２を交えて、本発明の実施の形態における半導体装置の製造方法について説明する。
【００８１】
まず、図１１（ａ）に示すように、インターポーザ１の主面上の所定箇所（半導体素子搭載箇所）に、ペースト状の接着剤３を塗布し、その接着剤３を塗布した場所に第１の半導体素子２を、その回路面側をコレット２２で保持しながら荷重を加えて搭載する。その後、加熱して接着剤３を硬化させる。
【００８２】
次に、図１１（ｂ）に示すように、第１の半導体素子２の回路面上の図示しない電極と、インターポーザ１の主面上に配置された第１の電極４とを、キャピラリー２３で第１の金属細線５を誘導・固定することにより、電気的に接続する。このとき、第１の半導体素子２の各辺に複数本ずつ第１の金属細線５を接続するとともに、第１の半導体素子２の少なくとも一つの辺に対して、隣接する第１の金属細線５の間隔の一部を大きくした領域である大間隔１５を設ける。
【００８３】
次に、図１１（ｃ）に示すように、第１の半導体素子２の回路面上の所定箇所にペースト状の接着剤７を塗布した後、例えばインターポーザ１を加熱した状態で、接着剤７が塗布された場所に、シート状ないしはフィルム状の接着剤１０が裏面に予め貼り付けられた第２の半導体素子８を、その回路面側をコレット２２で保持しながら荷重を加えて搭載する。これにより、第１の半導体素子２と第２の半導体素子８との間に２層構造の接着層が形成されるとともに、各第１の金属細線５の一部が、第２の半導体素子の裏面よりも低い高さで、２層構造の接着層内に埋め込まれる。
【００８４】
このように上段に搭載する半導体素子８の裏面に接着剤を貼り付けることで、下段の半導体素子２に接続している金属細線５が上段の半導体素子８の裏面に接触することが無くなり、ワイヤショート、ワイヤダメージ、ワイヤ変形等の不具合を防止することができる。
【００８５】
なお、第１の半導体素子２の回路面上の第１の保護膜６に溝を予め形成しておいてもよい。このようにすれば、エアーの排出口の断面積を大きく確保できるため、エアー排出の効率を向上させることができる。また、第２の半導体素子８の裏面に貼り付けるシート状ないしはフィルム状の接着剤１０に切り欠きを予め形成しておいてもよい。このようにしても、エアーの排出口の断面積を大きく確保できるため、エアー排出の効率を向上させることができる。
【００８６】
次に、図１２（ａ）に示すように、第２の半導体素子８の回路面上の図示しない電極と、インターポーザ１の主面上に配置されている第２の電極１１とを、キャピラリー２３で第２の金属細線１２を誘導・固定することにより、電気的に接続する。
【００８７】
次に、図１２（ｂ）に示すように、第１の半導体素子２、第２の半導体素子８、第１の金属細線５および第２の金属細線１２を包含した領域を封止樹脂１３にて封止する。なお、１枚のインターポーザを用いて複数の半導体装置を構成する場合には、図１２（ｂ）に示すように、この工程において各半導体装置を一括して封止する。
【００８８】
次に、図１２（ｃ）に示すように、インターポーザ１の主面とは反対側の裏面に金属端子１４を付設する。
【００８９】
１枚のインターポーザを用いて複数の半導体装置を構成する場合には、図１２（ｄ）に示すよう、最後に、インターポーザ１を固定治具２４で固定して、ブレード２５を用いて各半導体装置を個片化する。
【産業上の利用可能性】
【００９０】
本発明にかかる半導体装置およびその製造方法は、半導体装置の低背化、高密度化、低コスト化及び高信頼性を実現することから、省スペース、高信頼性、低コスト化が強く要求される携帯機器向けの半導体装置に有用である。
【符号の説明】
【００９１】
１      インターポーザ
２      第１の半導体素子
３      接着層
４      第１の電極
５      第１の金属細線
６      第１の保護膜
７      接着層（第１の接着層）
８      第２の半導体素子
９      第２の保護膜
１０      接着層（第２の接着層）
１１      第２の電極
１２      第２の金属細線
１３      封止樹脂
１４      金属端子
１５      第１の金属細線の不規則な大間隔
１６      第１の保護膜に形成された溝
１７      第１の保護膜に形成された溝の第１の半導体素子の中央側の辺
１８      第１の保護膜に形成された溝の側辺
１９      第１の保護膜のコーナー部に形成された溝
２０      第２の接着層に形成された切り欠き
２１      第２の接着層のコーナー部に形成された切り欠き
２２      コレット
２３      キャピラリー
２４      固定治具
２５      ブレード
【図１】
2012175009.tif 000003
【図２】
2012175009.tif 000004
【図３】
2012175009.tif 000005
【図４】
2012175009.tif 000006
【図５】
2012175009.tif 000007
【図６】
2012175009.tif 000008
【図７】
2012175009.tif 000009
【図８】
2012175009.tif 000010
【図９】
2012175009.tif 000011
【図１０】
2012175009.tif 000012
【図１１】
2012175009.tif 000013
【図１２】
2012175009.tif 000014