(57)【要約】【課題】即時転送が要求されるデータを迅速にメモリへと転送可能なデータ転送装置を提供することを目的とする。【解決手段】本発明のデータ転送装置１００の構成は、Ｉ／Ｏ部１０４ａ〜１０４ｃに搭載されデータのメモリ１１４への即時転送を判定する即時転送判定部１０６ａ〜１０６ｃと、Ｉ／Ｏ部１０４ａ〜１０４ｃに接続されたバッファ１０８ａ〜１０８ｃと、バッファ１０８ａ〜１０８ｃのデータ保持を示す転送フラグメモリ１１０ａ〜１１０ｃと、転送フラグメモリ１１０ａ〜１１０ｃを監視する監視装置１２２と、Ｉ／Ｏ部１０４ａ〜１０４ｃをバス１３２へ接続する直結経路１２８ａ〜１２８ｃと、バッファ１０８ａ〜１０８ｃをバス１３２へ接続する非直結経路１３０ａ〜１３０ｃと、Ｉ／Ｏ部１０４ａ〜１０４ｃからＤＭＡコントローラ１２０への転送要求経路１２４と、監視装置１２２の監視経路１２６とを備えることを特徴とする。【選択図】図１
2012027527.tif 000002
【特許請求の範囲】
【請求項１】
ＣＰＵと、メモリと、外部デバイスよりデータを取得する複数のＩ／Ｏ部と、該ＣＰＵを介さずに該メモリへと該データを転送させるＤＭＡコントローラと、該ＣＰＵと該メモリと該ＤＭＡコントローラとが接続されるバスと、を含むデータ転送装置であって、
各々の前記Ｉ／Ｏ部に搭載され、前記データを前記メモリへ即時転送するか否かを判定する複数の即時転送判定部と、
各々の前記Ｉ／Ｏ部に接続し、前記データを一時的に記憶可能な複数のバッファと、
各々の前記バッファに前記データが保持されているか否かを示す複数の転送フラグメモリと、
前記複数の転送フラグメモリを監視する監視装置と、
各々の前記Ｉ／Ｏ部を前記バスへと前記バッファを介さずに接続する複数の直結経路と、
各々の前記バッファを前記バスへと接続する複数の非直結経路と、
各々の前記Ｉ／Ｏ部と前記ＤＭＡコントローラとを結ぶ転送要求経路と、
各々の前記転送フラグメモリと前記監視装置とを結ぶ監視経路と、を備え、
前記即時転送判定部が即時転送することを判定した場合には、前記転送要求経路を通じて前記Ｉ／Ｏ部から前記ＤＭＡコントローラに対し転送要求が発せられることにより、該ＤＭＡコントローラが前記直結経路を介して該Ｉ／Ｏ部から前記メモリへと前記データを直接転送させ、
前記即時転送判定部が即時転送しないことを判定した場合には、前記Ｉ／Ｏ部が前記データを前記バッファに一時的に記憶するとともに前記転送フラグメモリにＯＮを書き込んで、前記監視装置が該転送フラグメモリを巡回して読み込むことにより転送すべき前記データが保持されていることを検知し、該監視装置からの指令を受けた前記ＤＭＡコントローラが前記非直結経路を介して前記バッファから前記メモリへと前記データを転送させることを特徴とするデータ転送装置。
【請求項２】
前記即時転送判定部は、前記データのヘッダ情報に基づき、即時転送するか否かを判定することを特徴とする請求項１に記載のデータ転送装置。
【請求項３】
前記ＤＭＡコントローラには前記Ｉ／Ｏ部ごとに優先度が設定されており、
前記ＤＭＡコントローラは、２以上の前記即時転送判定部から転送要求を受けた場合に、前記優先度にしたがって前記Ｉ／Ｏ部から前記メモリへと前記データを転送させることを特徴とする請求項１または２に記載のデータ転送装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＰＵと、メモリと、外部デバイスよりデータを取得する複数のＩ／Ｏ部と、ＣＰＵを介さずにメモリへとデータを転送させるＤＭＡコントローラと、これらが接続されるバスとを含むデータ転送装置に関する。
【背景技術】
【０００２】
近年、ガス流量センサ等を用いて制御を行うＩＡ(Industrial Automation：産業オートメーション)プロダクトにおいては、製品間の差異を吸収するためにプラットフォームの共通化が推進されている。プラットフォームの共通化により、内部に組み込まれるＣＰＵやメモリ、ＤＭＡコントローラ、またはこれらを１チップ化したチップセットに関して同じものを使用することができるため、管理が容易となり、コストの削減を図ることが可能である。
【０００３】
ＩＡプロダクトの内部処理に視点を移すと、ガス流量センサ等で実測されたデータなどはメモリ（制御システムのメインメモリ）に転送されて書き込まれる。この具体的な回路構成としては、例えば特許文献１に記載されている。特許文献１では、複数のＩ／Ｏデバイスとデータ転送装置とを結ぶ専用バスを介して、Ｉ／Ｏデバイスから出力されたデータがデータ転送装置のバッファに一時的に記憶され、このデータがバッファからメモリへと転送される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−１１６２４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記特許文献１のＩ／Ｏデバイスは、転送要求許可が出されてから専用バスに対してデータを出力する。このため、転送要求許可が出されるまでデータを記憶しておく不図示のバッファを備えている必要がある。しかしながら、このような構成では、即時転送が要求されるデータ（リアルタイム処理する必要がある流量データや管理者に異常を知らせる報知データ）に対して応答性の確保を図れない場合があった。
【０００６】
本発明は、このような課題に鑑みてなされたものであり、即時転送が要求されるデータを迅速にメモリへと転送可能であって、回路規模の縮小が達せられた汎用性の高いデータ転送装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために本発明者は鋭意検討し、従来の回路構成では、Ｉ／Ｏ部（Ｉ／Ｏデバイス）からメモリまでの経路間にデータを一時的に蓄えてから送り出すバッファが複数介在していた（上記の例ではＩ／Ｏデバイスのバッファとデータ転送装置のバッファ）ことに着目した。かかるバッファが複数介在することは、応答性低下の要因になると考えられる。そこで、即時転送が要求されるデータに関してバッファを介さずにメモリに転送されるように、各データの転送経路とバッファの配置について研究を重ね、本発明を完成するに到った。
【０００８】
すなわち、本発明の代表的な構成は、ＣＰＵと、メモリと、外部デバイスよりデータを取得する複数のＩ／Ｏ部と、ＣＰＵを介さずにメモリへとデータを転送させるＤＭＡコントローラと、ＣＰＵとメモリとＤＭＡコントローラとが接続されるバスとを含むデータ転送装置であって、各々のＩ／Ｏ部に搭載されデータをメモリへ即時転送するか否かを判定する複数の即時転送判定部と、各々のＩ／Ｏ部に接続しデータを一時的に記憶可能な複数のバッファと、各々のバッファにデータが保持されているか否かを示す複数の転送フラグメモリと、複数の転送フラグメモリを監視する監視装置と、各々のＩ／Ｏ部をバスへとバッファを介さずに接続する複数の直結経路と、各々のバッファをバスへと接続する複数の非直結経路と、各々のＩ／Ｏ部とＤＭＡコントローラとを結ぶ転送要求経路と、各々の転送フラグメモリと監視装置とを結ぶ監視経路とを備え、即時転送判定部が即時転送することを判定した場合には、転送要求経路を通じてＩ／Ｏ部からＤＭＡコントローラに対し転送要求が発せられることにより、ＤＭＡコントローラが直結経路を介してＩ／Ｏ部からメモリへとデータを直接転送させ、即時転送判定部が即時転送しないことを判定した場合には、Ｉ／Ｏ部がデータをバッファに一時的に記憶するとともに転送フラグメモリにＯＮを書き込んで、監視装置が転送フラグメモリを巡回して読み込むことにより転送すべきデータが保持されていることを検知し、監視装置からの指令を受けたＤＭＡコントローラが非直結経路を介してバッファからメモリへとデータを転送させることを特徴とする。
【０００９】
上記構成によれば、即時転送判定部が即時転送することを判定した場合には、バッファを介さずに、Ｉ／Ｏ部からメモリへとデータが直接転送される。よって、即時転送されるデータに対する応答性の向上を図ることができる。一方、即時転送判定部が即時転送しないことを判定したデータは、Ｉ／Ｏ部に接続したバッファに一時的に記憶され、非直結経路を介してメモリへと転送される。転送経路上には１つのバッファしか介在しないため、従来と比して回路規模が削減されることとなる。
【００１０】
上記の即時転送判定部は、データのヘッダ情報に基づき、即時転送するか否かを判定するとよい。すなわち、即時転送するか否かを指示するために上記外部デバイスでデータのヘッダ情報が加工され、その加工された情報が当該データ転送装置のＩ／Ｏ部に受け渡されるとよい。この構成によれば、当該データ転送装置（例えば１つのチップセットとして構築可能）の汎用性を確保することができるので、管理が容易となり、コストの削減に寄与することができる。
【００１１】
上記ＤＭＡコントローラにはＩ／Ｏ部ごとに優先度が設定されており、このＤＭＡコントローラは、２以上の前記即時転送判定部から転送要求を受けた場合に、優先度にしたがってＩ／Ｏ部からメモリへとデータを転送させるとよい。この構成によれば、即時転送要求が競合した場合であっても、事前に設定された優先度に基づき重要なデータを優先して転送させることができる。
【発明の効果】
【００１２】
本発明によれば、即時転送が要求されるデータを迅速にメモリへと転送可能であって、回路規模の縮小が達せられた汎用性の高いデータ転送装置を提供可能である。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態にかかるデータ転送装置の概略構成を示すブロック図である。
【図２】即時転送を要するデータに対するデータ転送装置の動作態様を示す図である。
【図３】即時転送を要さないデータに対するデータ転送装置の動作態様を示す図である。
【図４】即時転送を要するデータが競合した場合のデータ転送装置の動作態様を示す図である。
【図５】本発明の実施形態にかかるデータ転送装置の変形例を示すブロック図である。
【図６】比較例としての従来のデータ転送装置の概略構成を示すブロック図である。
【発明を実施するための形態】
【００１４】
以下に添付図面を参照しながら、本発明の好適な実施形態について詳細に説明する。かかる実施形態に示す寸法、材料、その他具体的な数値等は、発明の理解を容易とするための例示に過ぎず、特に断る場合を除き、本発明を限定するものではない。なお、本明細書および図面において、実質的に同一の機能、構成を有する要素については、同一の符号を付することにより重複説明を省略し、また、本発明に直接関係のない要素は図示を省略する。
【００１５】
［データ転送装置］
（装置構成）
図１は、本発明の実施形態にかかるデータ転送装置１００の概略構成を示すブロック図である。図１に示すように、データ転送装置１００は、ガス流量センサ等の外部デバイス１３６ａ〜１３６ｃが接続される複数のＩ／Ｏ部１０４ａ〜１０４ｃを有する。かかるデータ転送装置１００は、例えば１枚のチップセットで構築することができる。
【００１６】
各々のＩ／Ｏ部１０４ａ〜１０４ｃには、外部デバイス１３６ａ〜１３６ｃより送り出されたデータを、データ転送装置１００のメモリ１１４へ即時転送するか否かを判定する即時転送判定部１０６ａ〜１０６ｃが搭載される。即時転送が要求されるデータとしては、リアルタイム処理が必要なデータや管理者に異常を知らせる報知データ（アラーム）が例示される。
【００１７】
本実施形態では、外部デバイス１３６ａ〜１３６ｃに搭載されたヘッダ加工部１３８ａ〜１３８ｃで、Ｉ／Ｏ部１０４ａ〜１０４ｃに送り出すデータのヘッダ情報が加工される。このとき、その外部デバイス１３６ａ〜１３６ｃの種別や役割に基づいて、即時転送するデータである場合には、ヘッダ情報にその旨の情報を含める。そして、即時転送判定部１０６ａ〜１０６ｃが、この加工されたヘッダ情報に基づき即時転送するか否かを判定する。このような構成とすることで、データ転送装置１００の構成を外部デバイス１３６ａ〜１３６ｃに応じて変更することを要しない。
【００１８】
上記より、データ転送装置１００の汎用性を確保することができる。具体的には、データ転送装置１００をチップセットとすると、製品（ＩＡプロダクト）間で同じチップセットを使用することができる。そのため、管理を容易にすることができ、コストの削減に寄与することが可能になる。
【００１９】
各々のＩ／Ｏ部１０４ａ〜１０４ｃには、即時転送を要しないデータを一時的に記憶するバッファ１０８ａ〜１０８ｃが接続される。これらのバッファ１０８ａ〜１０８ｃにメモリ１１４に転送するデータが保持されているか否かは、各バッファ１０８ａ〜１０８ｃに対応する転送フラグメモリ１１０ａ〜１１０ｃによって示される。なお、転送フラグメモリ１１０ａ〜１１０ｃは、バッファ１０８ａ〜１０８ｃの一部の特定のアドレス領域を割り当てて実装することができる。
【００２０】
各々のＩ／Ｏ部１０４ａ〜１０４ｃは、ＣＰＵ１１２を介さずにメモリ１１４へとデータを転送させるＤＭＡコントローラ１２０と転送要求経路１２４によって結ばれている。各々の転送フラグメモリ１１０ａ〜１１０ｃは、監視装置１２２と監視経路１２６によって結ばれている。監視装置１２２は、即時転送するデータがないときに各々の転送フラグメモリ１１０ａ〜１１０ｃを巡回（監視）する。ＤＭＡコントローラ１２０と監視装置１２２は、転送管理部１１６を構成している。
【００２１】
ＤＭＡコントローラ１２０は、ＣＰＵ１１２およびメモリ１１４とともにバス１３２に接続される。各々のＩ／Ｏ部１０４ａ〜１０４ｃは、それぞれ、直結経路１２８ａ〜１２８ｃによってこのバス１３２に接続される。各々のバッファ１０８ａ〜１０８ｃは、それぞれ、非直結経路１３０ａ〜１３０ｃによってこのバス１３２に接続される。
【００２２】
ＤＭＡコントローラ１２０には、各々のＩ／Ｏ部１０４ａ〜１０４ｃごとに定められた優先度が設定（記憶）される。具体例としては、ＤＭＡコントローラ１２０に備えられたレジスタ（メモリ）に、Ｉ／Ｏ部１０４ａ〜１０４ｃごとの序数を書き込んでおく。かかる優先度は、２以上の即時転送判定部１０６ａ〜１０６ｃが即時転送を同時に判定して、転送要求が競合した際に、どのＩ／Ｏ部１０４ａ〜１０４ｃを優先させるかの指標となる。以下では、Ｉ／Ｏ部１０４ａ、１０４ｂ、１０４ｃの順に優先度が高いものとして説明する。
【００２３】
（動作態様）
図２は、即時転送を要するデータに対するデータ転送装置１００の動作態様を示す図である（以下、図中において太線でデータの流れを示す）。図２に示すように、外部デバイス１３６ａから即時転送を要するデータがＩ／Ｏ部１０４ａに送られると、Ｉ／Ｏ部１０４ａの即時転送判定部１０６ａが即時転送を判定する。そして、Ｉ／Ｏ部１０４ａからＤＭＡコントローラ１２０に対し転送要求経路１２４を通じて転送要求が発せられる。
【００２４】
転送要求を受けたＤＭＡコントローラ１２０は、転送要求経路１２４を折り返すように、Ｉ／Ｏ部１０４ａに対し転送許可の信号を送る。そして、バス１３２の使用権を制御することにより（ＣＰＵ１１２がバス１３２の使用権を喪失して）、直結経路１２８ａおよびバス１３２を通じてＩ／Ｏ部１０４ａからメモリ１１４へとデータを転送させる。すなわち、バッファ１０８ａ〜１０８ｃを介さずに、データがＩ／Ｏ部１０４ａからメモリ１１４へと直接転送される。
【００２５】
図３は、即時転送を要さないデータに対するデータ転送装置１００の動作態様を示す図である。図３に示すように、外部デバイス１３６ａから即時転送を要さないデータがＩ／Ｏ部１０４ａに送られると、Ｉ／Ｏ部１０４ａの即時転送判定部１０６ａが即時転送を否と判定する。すると、Ｉ／Ｏ部１０４ａは、このデータをバッファ１０８ａへと受け渡して、このデータがバッファ１０８ａに一時的に記憶される。
【００２６】
Ｉ／Ｏ部１０４ａは、バッファ１０８ａへのデータの受け渡しとともに、転送フラグメモリ１１０ａにＯＮを書き込む（例えば「１」を書き込む）。これにより、即時転送するデータがないときに、転送フラグメモリ１１０ａを巡回する監視装置１２２によってデータの保持が検知される。データの保持を検知した監視装置１２２はＤＭＡコントローラ１２０に対して指令を出し、ＤＭＡコントローラ１２０がバス１３２の使用権を制御することにより、バッファ１０８ａのデータが非直結経路１３０ａおよびバス１３２を通じてメモリ１１４へと転送される。
【００２７】
図４は、即時転送を要するデータが競合した場合のデータ転送装置１００の動作態様を示す図である。図４（ａ）に示すように、２つの外部デバイス１３６ａ、１３６ｂから即時転送を要するデータが各々のＩ／Ｏ部１０４ａ、１０４ｂに送られ、各々の即時転送判定部１０６ａ、１０６ｂが即時転送を同時に判定すると、転送要求経路１２４を通じてＤＭＡコントローラ１２０に対し発せられる転送要求が競合することとなる。転送要求が競合すると、ＤＭＡコントローラ１２０は、事前に設定された優先度の高いＩ／Ｏ部１０４ａに対し、転送要求経路１２４を通じて転送許可の信号を送る。また、ＤＭＡコントローラ１２０は、優先度の低いＩ／Ｏ部１０４ｂに対してその動作を停止させないために、転送要求経路１２４を通じてバッファ１０８ｂにデータを一時的に記憶させる信号を送る。
【００２８】
転送許可の信号を受けたＩ／Ｏ部１０４ａは、ＤＭＡコントローラ１２０のバス１３２の使用権の制御によって、直結経路１２８ａおよびバス１３２を通じてデータをメモリ１１４へと転送する。一方、データをバッファ１０８ｂに一時的に記憶させる信号を受けたＩ／Ｏ部１０４ｂは、そのデータをバッファ１０８ｂに一時的に記憶させるとともに、転送フラグメモリ１１０ｂにＯＮを書き込む。
【００２９】
図４（ｂ）に示すように、優先度の高いＩ／Ｏ部１０４ａからメモリ１１４へのデータの転送が完了すると、転送フラグメモリ１１０ｂを巡回する監視装置１２２によってバッファ１０８ｂのデータの保持が検知される。これより、監視装置１２２がＤＭＡコントローラ１２０に対して指令を出し、バッファ１０８ｂに記憶されたデータが非直結経路１３０ｂおよびバス１３２を通じてメモリ１１４へと転送される。
【００３０】
（変形例）
図５は、本発明の実施形態にかかるデータ転送装置１００の変形例（データ転送装置１０２）を示すブロック図である。変形例としてのデータ転送装置１０２では、バッファ１０８ａ〜１０８ｃおよび転送フラグメモリ１１０ａ〜１１０ｂが転送管理部１１８に備えられており、Ｉ／Ｏ部１０４ａ〜１０４ｃから明確に分かれている。各々のＩ／Ｏ部１０４ａ〜１０４ｃとバッファ１０８ａ〜１０８ｃとは、バッファ経路１３４ａ〜１３４ｃによって結ばれている。
【００３１】
上記構成によれば、即時転送を要するデータと、即時転送を要しない通常のデータとの転送経路を明確に分けることができる。すなわち、即時転送するデータのメモリ１１４までの転送経路と、通常のデータのメモリ１１４までの転送経路とが重複することを回避できる。また、バッファ１０８ａ〜１０８ｃおよび転送フラグメモリ１１０ａ〜１１０ｃを１箇所に集合させることによって電源やクロック発信素子を共用したり、メモリ１１４までの回路長を短くしたりすることができる。
【００３２】
［本発明の効果］
図６は、比較例としての従来のデータ転送装置１０の概略構成を示すブロック図である。図６に示すように、従来のデータ転送装置１０では、複数のＩ／Ｏ部１４ａ〜１４ｃが第１のバス２４ａを介してＩＯ管理部１２に接続されていた。各々のＩ／Ｏ部１４ａ〜１４ｃおよびＩＯ管理部１２には、バッファ１６ａ〜１６ｄが搭載されていた。ＣＰＵ１８、メモリ２０、ＤＭＡコントローラ２２は第２のバス２４ｂに接続されており、ＩＯ管理部１２のＣＰＵ・Ｉ／Ｆ（インターフェース）２６、およびＤＭＡ・Ｉ／Ｆ（インターフェース）２８がこのバス２４ｂに接続されていた。
【００３３】
従来のデータ転送装置１０における各々のＩ／Ｏ部１４ａ〜１４ｃからのメモリ２０へのデータの転送に際しては、まずＩ／Ｏ部１４ａ〜１４ｃがＩＯ管理部１２に対して第１のバス２４ａの使用権を要求して、その使用権が発行される必要があった。使用権が発行されたいずれかのＩ／Ｏ部１４ａ〜１４ｃが、ＩＯ管理部１２のバッファ１６ｄに対し転送データを送ることが可能であった。これにより、ＩＯ管理部１２のバッファ１６ｄに一時的に記憶されたデータが、ＣＰＵ・Ｉ／Ｆ２６またはＤＭＡ・Ｉ／Ｆ２８を介して第２のバス２４ｂからメモリ２０へと転送されていた。
【００３４】
故に、上記データ転送装置１０において転送されるデータは、必ず各々のＩ／Ｏ部１４ａ〜１４ｃのバッファ１６ａ〜１６ｃと、ＩＯ管理部１２のバッファ１６ｄとを通らなければならなかった。そのため、即時転送が要求されるデータに対して充分な応答性を確保できないおそれがあった。また、バッファ１６ａ〜１６ｄが２重に搭載されることとなるため、回路規模が大きくなりがちであった。各々のＩ／Ｏ部１４ａ〜１４ｃにバッファ１６ａ〜１６ｃを搭載しない構成も考えられるが、このような場合には第１のバス２４ａの使用権を得られなかったＩ／Ｏ部１４ａ〜１４ｃの転送データの保存場所を失うこととなってしまう。
【００３５】
これに対し、本実施形態のデータ転送装置１００、１０２では、Ｉ／Ｏ部１０４ａ〜１０４ｃに搭載された即時転送判定部１０６ａ〜１０６ｃが即時転送することを判定したデータは、バッファ１０８ａ〜１０８ｃを介さずに、直結経路１２８ａ〜１２８ｃを介してＩ／Ｏ部１０４ａ〜１０４ｃからメモリ１１４へと直接転送される。よって、即時転送されるデータに対する応答性の向上を図ることができる。なお、Ｉ／Ｏ部１０４ａ〜１０４ｃからメモリ１１４までの転送経路上に装置の構成上必須となる小容量バッファが配置されることを本実施形態は除外するものではない。
【００３６】
即時転送判定部１０６ａ〜１０６ｃが即時転送しないことを判定したデータは、Ｉ／Ｏ部１０４ａ〜１０４ｃに接続したバッファ１０８ａ〜１０８ｃに一時的に記憶され、非直結経路１３０ａ〜１３０ｃを介してメモリ１１４へと転送される。転送経路上にはこれらの（１段階の）バッファ１０８ａ〜１０８ｃしか介在しないため、従来と比して回路規模が削減されることが理解される。
【００３７】
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明はかかる例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【００３８】
本発明は、ＣＰＵと、メモリと、外部デバイスよりデータを取得する複数のＩ／Ｏ部と、ＣＰＵを介さずにメモリへとデータを転送させるＤＭＡコントローラと、これらが接続されるバスとを含むデータ転送装置に利用することができる。
【符号の説明】
【００３９】
１００、１０２…データ転送装置、１０４ａ〜１０４ｃ…Ｉ／Ｏ部、１０６ａ〜１０６ｃ…即時転送判定部、１０８ａ〜１０８ｃ…バッファ、１１０ａ〜１１０ｃ…転送フラグメモリ、１１２…ＣＰＵ、１１４…メモリ、１１６、１１８…転送管理部、１２０…ＤＭＡコントローラ、１２２…監視装置、１２４…転送要求経路、１２６…監視経路、１２８ａ〜１２８ｃ…直結経路、１３０ａ〜１３０ｃ…非直結経路、１３２…バス、１３４ａ〜１３４ｃ…バッファ経路、１３６ａ〜１３６ｃ…外部デバイス、１３８ａ〜１３８ｃ…ヘッダ加工部
【図１】
2012027527.tif 000003
【図２】
2012027527.tif 000004
【図３】
2012027527.tif 000005
【図４】
2012027527.tif 000006
【図５】
2012027527.tif 000007
【図６】
2012027527.tif 000008