(57)【要約】【課題】複数の割り込み要因を持つモジュールからの割り込みが発生した後の割り込み処理を高速化し、処理時間がかかるリードアクセスをせずに１割り込み要因の特定が可能であるＬＳＩを提供する。【解決手段】データ転送インターフェイスとしてＰＣＩ−Ｅｘｐｒｅｓｓを持つＬＳＩであって、複数の割り込み要因のなかで、少なくとも１以上の割り込み要因が発生した場合にパルス信号を出力し、前記ＬＳＩ内部モジュールの割り込み要因発生を示すＭＳＩ割り込みを生成して出力するＭＳＩ生成出力手段と、前記ＬＳＩ内部モジュールが持つ割り込み要因の総数が３２以上有る場合に、１割り込み要因に対して少なくとも２回以上のＭＳＩ割り込みを通知するＭＳＩ通知手段と、を有する。【選択図】図１
2012027665.tif 000002
【特許請求の範囲】
【請求項１】
データ転送インターフェイスとしてＰＣＩ−Ｅｘｐｒｅｓｓを持つＬＳＩであって、
複数の割り込み要因のなかで、少なくとも１以上の割り込み要因が発生した場合にパルス信号を出力し、前記ＬＳＩ内部モジュールの割り込み要因発生を示すＭＳＩ割り込みを生成して出力するＭＳＩ生成出力手段と、
前記ＬＳＩ内部モジュールが持つ割り込み要因の総数が３２以上有る場合に、１割り込み要因に対して少なくとも２回以上のＭＳＩ割り込みを通知するＭＳＩ通知手段と、
を有することを特徴とするＬＳＩ。
【請求項２】
前記ＬＳＩ内部モジュールが持つ割り込み要因に３２個のＭＳＩ＿ＩＤを割り振り、１割り込み要因に対しＭＳＩ＿ＩＤの組み合わせを割り振る手段を有することを特徴とする請求項１に記載のＬＳＩ。
【請求項３】
前記ＬＳＩ内部モジュールが持つ割り込み要因の優先順位を管理し、優先順位の高いＭＳＩ＿ＩＤを通知する手段を有することを特徴とする請求項２に記載のＬＳＩ。
【請求項４】
請求項１から３のいずれか１項に記載のＬＳＩを搭載したことを特徴とする画像処理装置。
【請求項５】
請求項４に記載の画像処理装置を有することを特徴とする画像形成装置。
【請求項６】
データ転送インターフェイスとしてＰＣＩ−Ｅｘｐｒｅｓｓを持つＬＳＩの動作方法であって、
複数の割り込み要因のなかで、少なくとも１以上の割り込み要因が発生した場合にパルス信号を出力し、前記ＬＳＩ内部モジュールの割り込み要因発生を示すＭＳＩ割り込みを生成して出力するＭＳＩ生成出力工程と、
前記ＬＳＩ内部モジュールが持つ割り込み要因の総数が３２以上有る場合に、１割り込み要因に対して少なくとも２回以上のＭＳＩ割り込みを通知するＭＳＩ通知工程と、
を有することを特徴とするＬＳＩの動作方法。
【請求項７】
前記ＬＳＩ内部モジュールが持つ割り込み要因に３２個のＭＳＩ＿ＩＤを割り振り、１割り込み要因に対しＭＳＩ＿ＩＤの組み合わせを割り振る工程を有することを特徴とする請求項６に記載のＬＳＩの動作方法。
【請求項８】
前記ＬＳＩ内部モジュールが持つ割り込み要因の優先順位を管理し、優先順位の高いＭＳＩ＿ＩＤを通知する工程を有することを特徴とする請求項７に記載のＬＳＩの動作方法。
【請求項９】
請求項６から８のいずれか１項に記載のＬＳＩの動作方法をコンピュータに実行させるためのプログラム。
【請求項１０】
請求項９に記載のプログラムを記録したコンピュータ読み取り可能な記録媒体。 
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、システム集積回路（以下「システムＬＳＩ」という。）、ＬＳＩの動作方法、画像処理装置、画像形成装置、プログラム及び記録媒体に関する。
【背景技術】
【０００２】
ＬＳＩの高集積化に伴い、ＬＳＩからＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）に通知する割り込み要因も増大する。このため、ＬＳＩの基本制御の中で割り込み処理を多く用いた場合、各割り込み要因処理の中で共通する割り込み処理時間を短縮することで、システム全体の処理時間も短縮することができる。
【０００３】
ＬＳＩとＣＰＵとのＩ／Ｆとして、ＰＣＩ−Ｅｘｐｒｅｓｓ（登録商標）が普及している。従来のＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ  Ｃｏｍｐｏｎｅｎｔ  Ｉｎｔｅｒｃｏｎｎｅｃｔ）バスに比べレジスタ・リード・レスポンスが遅いことから、レジスタリード制御を含む従来の割り込み制御をした場合、割り込み処理速度が従来と比べて遅くなるという問題がある。
【０００４】
ＰＣＩ−Ｅｘｐｒｅｓｓから追加された新たな規格一つとして、メモリライトパケットによりＣＰＵに割り込みを通知する「ＭＳＩ割り込み」がある。
【０００５】
ＭＳＩ（Ｍｅｓｓａｇｅ  Ｓｉｇｎａｌｅｄ  Ｉｎｔｅｒｒｕｐｔ）割り込みのメリットとして、ＣＰＵがＬＳＩの割り込み要因レジスタをリードする手順を踏まずに、ＬＳＩから発行されるメモリライトパケット内の割り込みＩＤを識別することで、最大３２要因の特定が可能ということが挙げられる。
【０００６】
ＭＳＩパケット生成手段として、複数の割り込み要因を持ったモジュールからの割り込み通知信号の立ち上がりエッジをトリガとしてＭＳＩを生成する手段が一般的である。
【０００７】
ＬＳＩが持つ全割り込み要因が３２種類以上ある場合、３２種類以上の割り込み要因を、３２個の「割り込みグループ」に振り分け、割り込みグループを表すＩＤを含んだＭＳＩを発行する手段が一般的である。
【０００８】
また、割り込みグループを各ファンクションに振り分けるのが一般的である（要するに、特定のＩＤは、特定のファンクションを表す）。また、割り込みグループの優先度を振り分け、優先度の高い順にＭＳＩを生成するのが一般的である。
【０００９】
以下に図６〜図１０を参照して、従来技術について説明する。
【００１０】
図６は、従来技術の全体構成を示す図である。
【００１１】
ＬＳＩ１０とＣＰＵ１６とはＰＣＩ−Ｅｘｐｒｅｓｓ１５で接続されている。ＬＳＩ１０内部のＦＵＮＣ＿ＥＮＤＰ１４は、ＰＣＩ−Ｅｘｐｒｅｓｓ１５のプロトコル制御モジュールである。ＬＳＩ１０内部のＦＵＮＣ＿ＩＮＴＣ１３は、ＬＳＩ１０内部モジュールの割り込みの調停、及びＦＵＮＣ＿ＥＮＤＰ１４に対するＭＳＩ割り込み発行要求をするモジュールである。ＬＳＩ１０内部のＦＵＮＣ＿Ａ１１、ＦＵＮＣ＿Ｂ１２は、それぞれの機能責務を持ったモジュールであり、それぞれ複数の割り込み要因を持つ。図６中には示していないが、それ以上のファンクションモジュールが存在してもよい。ＭＥＭ１７は主記憶メモリであるが、ＬＳＩ１０からＣＰＵ１６に対してＭＳＩ割り込みを通知する際、ＭＥＭ１７へのアクセスは発生しない（ＭＳＩはＣＰＵ１６で受け取る）。
【００１２】
図７は、図６におけるＦＵＮＣ＿Ａ１１内部の割り込み制御回路実装構成を示す図である。
【００１３】
図７に示す実装構成は、図６における他のファンクションモジュール内部にも同様に実装されている。図７中エリア１における「要因：Ａ＿０〜Ａ＿３１」は、割り込み要因Ａ＿０〜Ａ＿３１が発生したことを検知した場合、検知状態をレジスタ２０に反映し、図７中エリア２のマスク：Ａ＿０〜Ａ＿３１に信号をアサートする。図７中エリア２における「マスク：Ａ＿０〜Ａ＿３１」は、割り込みマスクレジスタ２１の設定が「マスク有効設定」であった場合は、エリア３の割り込みラッチ回路２２へ信号をアサートしない。割り込みマスクレジスタ２１の設定が「マスク無効設定」であった場合は、図７中エリア３の割り込みラッチ回路２２へ信号をアサートする。
【００１４】
図７中エリア３における「割り込み要因ラッチ回路２２」は、ＦＵＮＣ＿Ａ１１に入力されるクロック同期で、図７中エリア２の「マスク：Ａ＿０〜Ａ＿３１」回路から受信した信号をラッチする。「マスク：Ａ＿０〜Ａ＿３１」回路から受信した信号を１クロック遅延させて、図７中エリア４の「割り込み要因保持回路２３」、および図７中エリア５の「割り込み要因比較回路２４」へ出力する。
【００１５】
図７中エリア４の「割り込み要因保持回路２３」は、ＦＵＮＣ＿Ａ１１に入力されるクロック同期で、図７中エリア３の「割り込み要因ラッチ回路２２」から受信した信号をラッチする。「割り込み要因ラッチ回路２２」から受信した信号を１クロック遅延させて、割り込み比較回路２４へ出力する。
【００１６】
図７中のエリア５の「割り込み要因比較回路２４」は、図７中エリア３の「割り込み要因ラッチ回路２２」と、図２中エリア４の「割り込み要因保持回路２３」の出力状態を比較し、下記条件（１）（２）がともに成立したタイミングで、割り込みパルス信号をＩＮＴＣへ出力する。
【００１７】
条件（１）：「割り込み要因ラッチ回路２２」からの出力状態、及び「割り込み要因保持回路２３」の出力状態が、共に「０」ではない。
条件（２）：「割り込み要因保持回路２３」の出力状態が、「割り込み要因ラッチ回路２２」の出力状態に比べ、多くの割り込み要因ビットがアサートされている状態を保持している。
【００１８】
図８は、図１中のＦＵＮＣ＿ＩＮＴＣ１３内部の実装構成を示す図である。
【００１９】
図８中エリア１における「要因：Ａ〜Ｙ」は、複数のファンクションモジュールから通知される割り込みパルス信号をラッチする。ラッチした値は、割り込み要因レジスタ３０に反映される。図８中エリア２における「マスク：Ａ〜Ｙ」は、割り込みマスクレジスタ３１の設定が「マスク有効設定」であった場合は、エリア３の割り込みラッチ回路へ信号をアサートしない。割り込みマスクレジスタ３１の設定が「マスク無効設定」であった場合は、図７中エリア３の割り込みラッチ回路へ信号をアサートする。図８中エリア３における「ＭＳＩ発行要求制御回路３２」は、図８中エリア２からアサートしている割り込み要因信号のうち、優先順位の高い割り込み要因のＭＳＩ発行要求（ＭＳＩ発行要求信号アサート、及び優先順位の高い割り込み要因を表すＭＳＩ  ＩＤの通知）をＦＵＮＣ＿ＥＮＤＰ１４に対して行う。
【００２０】
図９は、従来技術における割り込み制御フローを示す図である。また図１０は、従来技術における割り込み制御中のＰＣＩ−Ｅｘｐｒｅｓｓ上のトランザクション（横軸：時間）を示す図である。
【００２１】
従来の割り込み制御は、割り込み処理開始（ＭＳＩ発生）し（ステップＳ１０）、第２階層の割り込み要因をリードする（ステップＳ１１）。そして割り込み処理を実行する（ステップＳ１２）。そして割り込み処理を終了する（ステップＳ１３）。
【００２２】
図１０中の「ＭＳＩ」は、ＬＳＩからＣＰＵに対するＭＳＩ割り込み通知パケットである。通知パケットのペイロード（実質データサイズ）は１ＤＷｏｒｄ（８Ｂｙｔｅ）である。
【００２３】
図１０中の「α」は、ＣＰＵがＭＳＩを受け取ってから割り込み制御を開始するまでのソフトウェア遅延時間である。
【００２４】
図１０中の「ＭＲｄ」は、ＣＰＵからＬＳＩに対する第２階層（受信したＭＳＩ  ＩＤが示すファンクションモジュール内の）割り込み要因のリード要求である。
【００２５】
図１０中の「Ｃｏｍｐｌｅｔｉｏｎ  Ｌａｔｅｎｃｙ」は、ＬＳＩがリード要求を受け取ってから、リードデータを返信するまでの遅延時間である。
【００２６】
図１０中の「Ｃｏｍｐｌｅｔｉｏｎ」は、ＣＰＵからＬＳＩに対するリード要求に対する応答（リードデータ）である。
【００２７】
図１０中の「β」は、ＣＰＵが第２階層割り込み要因を認識してから、割り込み処理を開始するまでのソフトウェア遅延時間である。
【００２８】
図１０から、ＣＰＵがＭＳＩを受け取ってから割り込み処理を開始するまで（割り込み処理開始遅延時間）の時間は以下の値となる。
従来技術  ：  割り込み処理開始遅延時間＝［α]＋[Ｃｏｍｐｌｅｔｉｏｎ  Ｌａｔｅｎｃｙ]＋［β]    ・・・・・[式（１）]
【００２９】
以上説明したことが複数の割り込み要因を持つモジュールの従来技術の概要である。
【００３０】
前述したように、「ＭＳＩ割り込み」のメリットとして、ＣＰＵがＬＳＩ内部の割り込み要因レジスタをリードする手順を踏まずに最大３２の割り込み要因の特定が可能なことが挙げられる。しかしながら、割り込み要因数が３２を超える場合、３２個の「割り込みグループ」に振り分け、割り込みグループを表すＩＤを含んだＭＳＩを発行せざるを得ないため、ソフトウェアは一般的に、ＭＳＩ割り込み通知を受信したら、ＬＳＩ内部の割り込み要因レジスタをリードすることで割り込みグループ内のどの割り込み要因が発生しているかを特定し、特定した割り込みに対する処理を開始することになる。
【００３１】
例えば特許文献１においては、優先順位の高い割り込みを優先し、割り込み終了時に割り込み要求をインアクティブにする前に割り込み終了の通知が出されてしまうような場合に誤った動作をしてしまうという課題を解決するために、割り込み要因クリアアクセスから割り込み要因信号がクリアされるまで、ゲート手段からレベル割り込み信号が出力されない、比較的簡単な回路構成による処理で、不正割り込みの出力といった誤った動作を防止できるという発明が開示されている。
【発明の概要】
【発明が解決しようとする課題】
【００３２】
特許文献１に記載されている方法は、割り込み自動マスク機能は有しているが、割り込みマスク解除機能は有していないために、実装の場合、複数割り込み要因がアサートされた後に１要因がクリアされても、自動割込み再通知処理が不可能であるという問題があった。
【００３３】
また、複数割り込み要因を持つファンクションから、割り込みコントローラへの、割り込み発生通知信号がレベル信号である場合、割り込み要因の取りこぼし防止のために、割り込み通知マスクレジスタをリード・モディファイ・ライトする必要があり、さらに割り込み要因クリア処理後に、クリア処理を施した要因以外の割り込み要因の取りこぼしを防ぐために、割り込み通知マスクレジスタにライトアクセスをする必要がある。
【００３４】
しかし高速な割り込み処理をするためには、上記の割り込み通知マスクレジスタをリード・モディファイ・ライトする処理と割り込み通知マスクレジスタにライトアクセスをする処理を省略しなければならないという問題があった。
【００３５】
また、「ＭＳＩ割り込み」のメリットは、ＣＰＵがＬＳＩ内部の割り込み要因レジスタをリードする手順を踏まずに最大３２の割り込み要因の特定が可能なことであるが、従来技術においては、ＣＰＵがＬＳＩの割り込み要因レジスタをリードする手順を踏まずに割り込み要因の特定が可能であるというＭＳＩ割り込みのメリットが生かされていないという問題があった。
【００３６】
そこで本発明は、上記問題点に鑑みてなされたもので、複数の割り込み要因を持つモジュールからの割り込みが発生した後の割り込み処理を高速化し、処理時間がかかるリードアクセスをせずに１割り込み要因の特定が可能であるＬＳＩを提供することを目的とする。
【課題を解決するための手段】
【００３７】
上記課題を解決するため、本発明に係るＬＳＩは、データ転送インターフェイスとしてＰＣＩ−Ｅｘｐｒｅｓｓを持つＬＳＩであって、複数の割り込み要因のなかで、少なくとも１以上の割り込み要因が発生した場合にパルス信号を出力し、前記ＬＳＩ内部モジュールの割り込み要因発生を示すＭＳＩ割り込みを生成して出力するＭＳＩ生成出力手段と、前記ＬＳＩ内部モジュールが持つ割り込み要因の総数が３２以上有る場合に、１割り込み要因に対して少なくとも２回以上のＭＳＩ割り込みを通知するＭＳＩ通知手段と、を有することを特徴とする。
【００３８】
また本発明に係るＬＳＩの動作方法は、データ転送インターフェイスとしてＰＣＩ−Ｅｘｐｒｅｓｓを持つＬＳＩの動作方法であって、複数の割り込み要因のなかで、少なくとも１以上の割り込み要因が発生した場合にパルス信号を出力し、前記ＬＳＩ内部モジュールの割り込み要因発生を示すＭＳＩ割り込みを生成して出力するＭＳＩ生成出力工程と、前記ＬＳＩ内部モジュールが持つ割り込み要因の総数が３２以上有る場合に、１割り込み要因に対して少なくとも２回以上のＭＳＩ割り込みを通知するＭＳＩ通知工程と、を有することを特徴とする。
【００３９】
また本発明に係る画像処理装置は、上記に記載のＬＳＩを搭載したことを特徴とする。
【００４０】
また本発明に係る画像形成装置は、上記に記載の画像処理装置を有することを特徴とする。
【００４１】
また本発明に係るプログラムは、上記に記載のＬＳＩの動作方法をコンピュータに実行させることを特徴とする。
【００４２】
また本発明に係る記録媒体は、上記に記載のプログラムを記録したコンピュータ読み取り可能な媒体であることを特徴とする。
【発明の効果】
【００４３】
本発明により、複数の割り込み要因を持つモジュールからの割り込みが発生した後の割り込み処理を高速化し、処理時間がかかるリードアクセスをせずに１割り込み要因の特定が可能であるＬＳＩを提供することが可能になる。
【図面の簡単な説明】
【００４４】
【図１】本発明の実施形態に係るＦＵＮＣ＿Ａ内部の割り込み制御回路実装構成を示す図である。
【図２】本発明の実施形態に係るＦＵＮＣ＿ＩＮＴＣ内部の実装構成を示す図である。
【図３】本発明の実施形態に係る割り込み制御フローを示す図である。
【図４】本発明の実施形態に係る割り込み制御中のＰＣＩ−Ｅｘｐｒｅｓｓ上のトランザクション（横軸：時間）を示す図である。
【図５】本発明の実施形態におけるＵＳＢのＤＭＡディスクリプタ構成を示す図である。
【図６】従来技術の全体構成を示す図である。
【図７】図６におけるＦＵＮＣ＿Ａ内部の割り込み制御回路実装構成を示す図である。
【図８】図１中のＦＵＮＣ＿ＩＮＴＣ内部の実装構成を示す図である。
【図９】従来技術における割り込み制御フローを示す図である。
【図１０】従来技術における割り込み制御中のＰＣＩ−Ｅｘｐｒｅｓｓ上のトランザクション（横軸：時間）を示す図である。
【発明を実施するための形態】
【００４５】
本発明に係る実施形態について以下に図面を参照して詳細に説明する。
【００４６】
まず以下に、図１のデバイス構成を前提として、１割り込み要因に対して２回のＭＳＩを通知するＬＳＩ内部構成について説明する。
【００４７】
図１は、本発明の実施形態に係るＦＵＮＣ＿Ａ１内部の割り込み制御回路実装構成を示す図である。
【００４８】
本実施形態と従来技術におけるＦＵＮＣ＿Ａ１との差分は、図１中エリア５における「割り込み要因比較回路２」である。図１中エリア５における「割り込み要因比較回路２」は、ＦＵＮＣ＿ＩＮＴＣに対する割り込み通知パルス出力と同時に、図１中エリア３における「割り込み要因保持回路３」が保持するＦＵＮＣ＿Ａ１の割り込み詳細要因のうち、割り込み処理優先順位の高い割り込み要因を示すＩＤを、ＦＵＮＣ＿ＩＮＴＣに通知する。
【００４９】
図２は、本発明の実施形態に係るＦＵＮＣ＿ＩＮＴＣ６内部の実装構成を示す図である。
【００５０】
本実施形態と従来技術におけるＦＵＮＣ＿ＩＮＴＣ６との差分は、図２中エリア１における「要因：Ａ〜Ｙ」と、図２中エリア３におけるＭＳＩ発行要求調停回路５の実装である。図２中エリア１における「要因：Ａ〜Ｙ」は、各ファンクションモジュールから通知される割り込みパルス信号をラッチするのと同時に、各ファンクションモジュールの詳細要因を示すＩＤをラッチし、図２中エリア３における「ＭＳＩ発行要求調停回路５」へＩＤを通知する。図１中エリア３における「ＭＳＩ発行要求調停回路５」は、図２中エリア２からアサートしている割り込み要因信号のうち、優先順位の高い割り込み要因のＭＳＩ発行要求をＦＵＮＣ＿ＥＮＤＰに対して行った後、優先順位の高い割り込み要因の詳細要因を示すＩＤを表すＭＳＩ発行要求をＦＵＮＣ＿ＥＮＤＰに対して行う。
【００５１】
図３は、本発明における割り込み制御フローを示す図である。また図４は、従来技術における割り込み制御中のＰＣＩ−Ｅｘｐｒｅｓｓ上のトランザクション（横軸：時間）を示す図である。
【００５２】
本実施形態の割り込み制御は、割り込み処理開始（ＭＳＩ発生）し（ステップＳ１）、第２階層のＭＳＩ発生をまち（ステップＳ２）、第２階層のＭＳＩが発生したら割り込み処理を実行する（ステップＳ３）。そして割り込み処理を終了する（ステップＳ４）。
【００５３】
図４中の「ＭＳＩ」は、ＬＳＩからＣＰＵに対するＭＳＩ割り込み通知パケットである。通知パケットのペイロード（実質データサイズ）は１ＤＷｏｒｄ（８Ｂｙｔｅ）である。
【００５４】
図４中の「ＭＳＩ  Ｔｒａｎｓａｃｔｉｏｎ」は、ＬＳＩからＣＰＵに対するＭＳＩ通知に要する時間である。
【００５５】
図４中の「β」は、ＣＰＵが第２階層割り込み要因を認識してから、割り込み処理を開始するまでのソフトウェア遅延時間である。
【００５６】
図４から、ＣＰＵがＭＳＩを受け取ってから割り込み処理を開始するまで（割り込み処理開始遅延時間）の時間は以下の値となる。
本実施形態  ：  割り込み処理開始遅延時間＝［ＭＳＩ  Ｔｒａｎｓａｃｔｉｏｎ］＋[β]    ・・・・・・[式（２）]
【００５７】
図６において、ＬＳＩ内部周波数が１３３．３３ＭＨｚ、ＰＣＩ−Ｅｘｐｒｅｓｓのリンク幅が４だとすると、図１０、図４中の各パラメータは以下の値となる。
Ｃｏｍｐｌｅｔｉｏｎ  Ｌａｔｅｎｃｙ  ：  ８００  ｎｓ
ＭＳＩ  Ｔｒａｎｓａｃｔｉｏｎ  ：  ０．１  ｎｓ
α、β    ：ソフトウェア構成に依存
【００５８】
式（１）、（２）、及び上記パラメータの値から、本実施形態による割り込み処理の短縮時間は以下のように計算される。
[本実施形態による割り込み処理短縮時間]
＝[従来技術：割り込み処理開始遅延時間]−[本発明：割り込み処理開始遅延時間]
＝[Ｃｏｍｐｌｅｔｉｏｎ  Ｌａｔｅｎｃｙ]−[ＭＳＩ  Ｔｒａｎｓａｃｔｉｏｎ]＋α
≧８００［ｎｓ］    ・・・・・・[式（３）]
【００５９】
（実施形態の一例）
ＵＳＢのＤＭＡ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ）転送中の割り込み処理を本実施形態の一例として以下に説明する。
【００６０】
図５は、本実施形態におけるＵＳＢのＤＭＡディスクリプタ構成を示す図である。
【００６１】
本実施形態では、１バンド毎のディスクリプタをチェーンでつなぎ、リング構成となっている。
【００６２】
上記の各ディスクリプタは、４ＫＢのメモリ上の受信バッファ領域に対応する。
【００６３】
各バンド転送が終了した時点で、ＰＡＵＳＥ割り込みが発生し、Ｃｏｎｔｉｎｕｅ（前述の割り込み要因クリア処理に相当する）処理を実施する。
【００６４】
この処理を実施する際も、従来の実装では、各ファンクションモジュール（第２階層モジュール）の割り込み要因レジスタに対してリードアクセスを実施する必要がある。
【００６５】
例えば、２５６ＭＢのＵＳＢ  ＤＭＡ受信動作をする場合、２５６ＫＢ／４ＫＢ＝６４バンドのチェーン動作を実施する必要がある。つまり、割り込み通知マスクレジスタに対し６４回のリードアクセスを実施する必要がある。
【００６６】
ＰＣＩＥ  ｘ  ４レーン構成の場合、上記の実施形態によれば、上記の処理を８００ｎｓ×６４  ≒  ５１ｍｓ早くすることができる（式（３）参照）。
【００６７】
上記の実施形態によれば、複数の割り込み要因を持つモジュールからの１割り込み要因発生に対して少なくとも２回以上のＭＳＩを通知することで、割り込み要因レジスタをリードする手順を踏まずに割り込み要因の特定が可能となる。
【００６８】
また上記の実施形態によれば、複数の割り込み要因を持つモジュールからの割り込みが発生した後の、割り込み処理を高速化することが可能となる。
【００６９】
また上記の実施形態によれば、複数の割り込み要因を持つモジュールのうち、処理時間がかかるリードアクセスをしなくても、１割り込み要因を特定可能にすることができる。
【００７０】
また上記の実施形態によれば、複数の割り込み要因を持つモジュールのうち、処理時間がかかるリードアクセスをしなくても、優先度の高い割り込み処理を最初に通知可能にすることができる。
【００７１】
また上記の実施形態によれば、複数の割り込み要因を持つモジュールからの割り込みが発生した後の、割り込み処理を高速化することができる。
【００７２】
また上記の実施形態によれば、複数の割り込み要因を持つモジュールのうち、処理時間がかかるリードアクセスをしなくても、１割り込み要因を特定可能にすることができる。
【００７３】
また上記の実施形態によれば、複数の割り込み要因を持つモジュールのうち、処理時間がかかるリードアクセスをしなくても、優先度の高い割り込み処理を最初に通知可能することができる。
【００７４】
また上記の実施形態によれば、複数の割り込み要因を持つモジュールからの割り込みが発生した後の、割り込み処理を高速化する手段を提供することができる。
【００７５】
また上記の実施形態によれば、複数の割り込み要因を持つモジュールのうち、処理時間がかかるリードアクセスをしなくても、1割り込み要因を特定可能にする手段を提供することができる。
【００７６】
また上記の実施形態によれば、複数の割り込み要因を持つモジュールのうち、処理時間がかかるリードアクセスをしなくても、優先度の高い割り込み処理を最初に通知する手段を提供することができる。
【００７７】
また上記の実施形態によれば、複数の割り込み要因を持つモジュールからの割り込みが発生した後の、割り込み処理を高速化する画像処理装置を提供することができる。
【００７８】
また上記の実施形態によれば、複数の割り込み要因を持つモジュールのうち、処理時間がかかるリードアクセスをしなくても、1割り込み要因を特定可能にする画像処理装置を提供することができる。
【００７９】
また上記の実施形態によれば、複数の割り込み要因を持つモジュールのうち、処理時間がかかるリードアクセスをしなくても、優先度の高い割り込み処理を最初に通知する画像処理装置を提供することができる。
【００８０】
また本発明に係るＬＳＩは、前記ＬＳＩ内部モジュールが持つ割り込み要因に３２個のＭＳＩ＿ＩＤを割り振り、１割り込み要因に対しＭＳＩ＿ＩＤの組み合わせを割り振る手段を有することを特徴とする。
【００８１】
また本発明に係るＬＳＩは、前記ＬＳＩ内部モジュールが持つ割り込み要因の優先順位を管理し、優先順位の高いＭＳＩ＿ＩＤを通知する手段を有することを特徴とする。
【００８２】
また本発明に係るＬＳＩの動作方法は、前記ＬＳＩ内部モジュールが持つ割り込み要因に３２個のＭＳＩ＿ＩＤを割り振り、１割り込み要因に対しＭＳＩ＿ＩＤの組み合わせを割り振る工程を有することを特徴とする。
【００８３】
また本発明に係るＬＳＩの動作方法は、前記ＬＳＩ内部モジュールが持つ割り込み要因の優先順位を管理し、優先順位の高いＭＳＩ＿ＩＤを通知する工程を有することを特徴とする。
【００８４】
また、先に述べてきたＬＳＩを搭載した画像処理装置によっても、本発明は実効的に実施される。
【００８５】
また、先に述べてきたＬＳＩを搭載した画像形成装置によっても、本発明は実効的に実施される。
【００８６】
なお、上述する実施形態は、本発明の好適な実施形態であり、上記実施形態のみに本発明の範囲を限定するものではなく、本発明の要旨を逸脱しない範囲において種々の変更を施した形態での実施が可能である
【００８７】
すなわち、上記した実施形態のＬＳＩは、プログラムの命令によりコンピュータで実行される処理、手段、機能によって動作する。当該プログラムは、コンピュータの各構成要素に指令を送り、先に述べたような所定の処理や機能を実行する。
【００８８】
このように、上記実施形態のＬＳＩにおける各処理や手段は、プログラムとコンピュータとが協働した具体的手段によって実現されるものである。
【００８９】
そして、上記実施形態の機能を実現するソフトウェアのプログラムコードを記録したコンピュータ読み取り可能な記録媒体、すなわち記憶メディアを介して、画像処理装置や画像形成装置のコンピュータ（ＣＰＵやＭＰＵ）が記憶メディアに格納されたプログラムコードを読み出し実行することによっても、本発明の目的は達成される。
【００９０】
また、プログラムは、記録メディアを介さず、通信回線を通じて直接にコンピュータにロードし実行することもでき、これによっても同様に本発明の目的は達成される。
【００９１】
この場合、記憶メディアから読み出された又は通信回線を通じてロードし実行されたプログラムコード自体が前述の実施形態の機能を実現することになる。そして、そのプログラムコードを記憶した記憶メディアは本発明を構成する。
【００９２】
また、プログラムコードを供給するための記憶メディアとしては、例えば、フロッピー（登録商標）ディスク、ハードディスク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、不揮発性のメモリカード、ＲＯＭ、磁気テープ等を用いることができる。
【産業上の利用可能性】
【００９３】
本発明によれば、ＬＳＩ、画像処理装置及び画像形成装置などの用途に適用できる。
【符号の説明】
【００９４】
１    ＦＵＮＣ＿Ａ
２    割り込み要因比較回路
３    割り込み要因保持回路
４    割り込み要因ラッチ回路
５    ＭＳＩ発行要求調停回路
６    ＦＵＮＣ＿ＩＮＴＣ
１０    ＬＳＩ
１１    ＦＵＮＣ＿Ａ
１２    ＦＵＮＣ＿Ｂ
１３    ＦＵＮＣ＿ＩＮＴＣ
１４    ＦＵＮＣ＿ＥＮＤＰ
１５    ＰＣＩ−Ｅｘｐｒｅｓｓ
１６    ＣＰＵ
１７    ＭＥＭ
２０    割り込み要因レジスタ
２１    割り込みマスクレジスタ
２２    割り込み要因ラッチ回路
２３    割り込み要因保持回路
２４    割り込み要因比較回路
３０    割り込み要因レジスタ
３１    割り込みマスクレジスタ
３２    ＭＳＩ発行要求調停回路
【先行技術文献】
【特許文献】
【００９５】
【特許文献１】特開２００７−２８０１２８号公報
【図１】
2012027665.tif 000003
【図２】
2012027665.tif 000004
【図３】
2012027665.tif 000005
【図４】
2012027665.tif 000006
【図５】
2012027665.tif 000007
【図６】
2012027665.tif 000008
【図７】
2012027665.tif 000009
【図８】
2012027665.tif 000010
【図９】
2012027665.tif 000011
【図１０】
2012027665.tif 000012