(57)【要約】【課題】  簡単な回路構成で出力電圧に乗るノイズを大幅に低減することができる電圧レギュレータを提供することを目的とする。【解決手段】  ドレインが電源の正電極側に接続され、ソース側が安定化容量３に接続されるとともにゲートに一定の基準電圧Ｖｒｅｆが印加されるＮ型デプレッションＭＯＳトランジスタＴＲ１と、Ｎ型デプレッションＭＯＳトランジスタＴＲ１のソースと安定化容量３との間に負荷回路４を接続するための出力端子とを有する。【選択図】  図１
2012234359.tif 000002
【特許請求の範囲】
【請求項１】
ゲートに一定の基準電圧が印加されるとともにソースに安定化容量と負荷回路が接続されたデプレッションＭＯＳトランジスタを具備し、前記デプレッションＭＯＳトランジスタのドレインが、前記デプレッションＭＯＳトランジスタがＮ型の場合には電源の正極側に接続され、Ｐ型の場合には電源の負極側に接続されていることを特徴とする電圧レギュレータ。
【請求項２】
請求項１に記載する電圧レギュレータにおいて、
前記ゲートに印加される基準電圧を前記デプレッションＭＯＳトランジスタがＮ型の場合には電源の負極側の電圧に、Ｐ型の場合には電源の正極の電圧としたことを特徴する電圧レギュレータ。
【請求項３】
請求項１に記載する電圧レギュレータにおいて、
前記基準電圧が、他のデプレッションＭＯＳトランジスタと電流・電圧変換素子とからなり、前記他のデプレッションＭＯＳトランジスタのドレインが前記他のデプレッションＭＯＳトランジスタがＮ型の場合は前記電源の正極側に接続され、Ｐ型の場合は電源の負極側に接続されるとともに、ソースが前記電流・電圧変換素子に接続された基準電圧発生回路により作られることを特徴とする電圧レギュレータ。
【請求項４】
請求項４に記載する電圧レギュレータにおいて、
前記基準電圧発生回路を構成する前記電流・電圧変換素子が抵抗、ＭＯＳトランジスタもしくはこれらの組合せからなることを特徴とする電圧レギュレータ。
【請求項５】
請求項３又は請求項４に記載する電圧レギュレータにおいて、
前記基準電圧発生回路を構成する前記他のデプレッションＭＯＳトランジスタと前記電流・電圧変換素子とのうち少なくとも一方が切替手段とともに複数個具備されており、切替手段を介して基準電圧を可変できるようにしたことを特徴とする電圧レギュレータ。
【請求項６】
請求項１〜請求項５の何れか一つに記載する電圧レギュレータの前記負荷回路として発振回路を接続したことを特徴とする電圧レギュレータ付発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電圧レギュレータおよび電圧レギュレータ付発振回路に関し、特に出力の電圧ノイズを低減するとともに、低位相ノイズの発振回路を実現する場合に適用して有用なものである。
【背景技術】
【０００２】
ＣＭＯＳ集積回路において、電源電圧に依存しない定電圧での動作が望まれる回路要素は電圧レギュレータの下で動作させている。従来、かかる電圧レギュレータとしては、図８に示すような回路が専ら使用されている。かかる電圧レギュレータVIは、基準電圧発生回路１、演算増幅器２および安定化のための安定化容量３で構成されており、基準電圧発生回路１の出力である基準電圧Ｖｒｅｆと当該電圧レギュレータVIの出力電圧ＶＲＥＧとを比較してその差がゼロになるように演算増幅器２で補正する仕組みとなっている。かくして、優れた定電圧特性が得られるので、負荷回路４に対する定電圧源として普遍的に使用されている。
【０００３】
なお、この種の電圧レギュレータを開示する公知文献として、例えば特許文献１を挙げることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−２７７１９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところが、上述の如き従来技術に係る電圧レギュレータVIは、ノイズの発生源である基準電圧発生回路１と演算増幅器２とを構成部品としているため、その出力電圧ＶＲＥＧのノイズレベルが大きいという欠点がある。
【０００６】
水晶発振器などは、発振周波数や振動子の励振電流の電源電圧依存性を抑える目的で電圧レギュレータを組み込み、その下で発振回路を動作させている。この場合、電圧レギュレータVIの出力ノイズが発振回路の出力信号に位相ノイズとして現れて、出力の信号品質を劣化させている。
【０００７】
近年の通信の高速化に伴い、通信品質向上のため、前記位相ノイズの低減に対する要求は日々高まっており、位相ノイズの発生源となる電圧レギュレータの出力電圧のノイズ低減が解決すべき大きな課題となってきている。
【０００８】
本発明は、上記従来技術の問題点に鑑み、簡単な回路構成で出力電圧に載るノイズを大幅に低減することができる電圧レギュレータを提供し、併せて電圧レギュレータを有しながら位相ノイズの少ない電圧レギュレータ付発振回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成する本発明の態様について、デプレッションＭＯＳトランジスタとしてＮ型を使用した場合についての記載とする。従って電源の負極側を接地電極としてその電位を接地電位とし、正極側をホット電極としてその電圧を電源電圧と呼ぶ。なお、本発明の態様について、デプレッションＭＯＳトランジスタとしてP型を使用した場合については、電源の正極を接地と見做し負極側をホット電極とすれば同様の記載となるので、Ｐ型に関する記載は省略する。
【００１０】
上記目的を達成する本発明の態様は、
ゲートに一定の基準電圧が印加されるとともにソースが安定化容量と負荷回路に接続されているＮ型デプレッションＭＯＳトランジスタを具備し、電源電圧がそのドレインに供給されていることを特徴とする電圧レギュレータにある。
【００１１】
本態様によれば、Ｎ型デプレッションＭＯＳトランジスタのピンチオフ特性を利用して所定の定電圧源として機能する電圧レギュレータを構築することができる。このとき、従来のノイズ源の一つである演算増幅器を使用していないので、当該演算増幅器に起因するノイズを除去することができる。すなわち、当該電圧レギュレータの出力電圧のノイズレベルを低減することができる。
【００１２】
ここで、前記Ｎ型デプレッションＭＯＳトランジスタのゲートに印加される基準電圧を接地電位とするのが好ましい。この場合には、接地電位を当該電圧レギュレータの基準電圧として利用しているので、従来のノイズ源の一つである演算増幅器のみならず、基準電圧発生回路も使用することなく、極めて低ノイズの基準電圧を得ることができる。
【００１３】
さらに、前記基準電圧が、他のＮ型デプレッションＭＯＳトランジスタと電流・電圧変換素子とからなり、前記他のＮ型デプレッションＭＯＳトランジスタのドレインには電源電圧が供給されるとともに、ソースが前記電流・電圧変換素子に接続された基準電圧発生回路により作られる構成にすることができる。この場合には、基準電圧Ｖｒｅｆは他のＮ型デプレッションＭＯＳトランジスタのソースと前記電流・電圧変換素子の接続点から供給される。ここで、前記基準電圧発生回路を構成する前記電流・電圧変換素子は抵抗、ＭＯＳトランジスタもしくはこれらの組合せで好適に形成し得る。
【００１４】
前記基準電圧発生回路を構成する前記他のデプレッションＭＯＳトランジスタと複数個の前記電流・電圧変換素子の少なくともどちらか一方を切替手段とともに複数個具備することにより、切替手段を介して基準電圧Vｒｅｆを可変することもできる。これにより電圧レギュレータの出力を容易に調節できることになる。なお、この場合の切替手段は、例えばヒューズや不揮発性メモリを利用して好適に形成することができる。
【００１５】
本発明の他の態様は、上述の如き電圧レギュレータの負荷回路として発振回路を接続したことを特徴とする電圧レギュレータ付発振回路にある。
【００１６】
本態様によれば、負荷としての発振回路に供給される電圧レギュレータの出力電圧のノイズレベルが低減されているので、発振回路の出力の位相ノイズを除去することができ、高周波の発振回路になっても安定した所定の発振動作を行わせることが可能になる。
【発明の効果】
【００１７】
本発明によれば、Ｎ型デプレッションＭＯＳトランジスタのピンチオフ特性を利用することにより所定の定電圧源として機能する電圧レギュレータを構築することができる。すなわち、従来の電圧レギュレータに使われてきた演算増幅器等を使用しないため、出力電圧のノイズレベルを大幅に低減できる。この結果、本発明の電圧レギュレータと組み合わせた水晶発振回路等において、出力信号の位相ノイズを低減できる。さらに電圧レギュレータ回路の構成が簡単なため、集積回路チップ内の電圧レギュレータの占有面積を小さくすることができるという効果も得られる。
【図面の簡単な説明】
【００１８】
【図１】本発明の第１の実施の形態に係る電圧レギュレータを示す回路図である。
【図２】本発明に係る電圧レギュレータの出力の電圧電流特性を示すグラフである。
【図３】本発明に係る電圧レギュレータの出力ノイズ特性を従来技術との比較において示すグラフである。
【図４】本発明の第２の実施の形態に係る電圧レギュレータを示す回路図である。
【図５】本発明の第３の実施の形態に係る電圧レギュレータを示す回路図である。
【図６】本発明の第４の実施の形態に係る電圧レギュレータを示す回路図である。
【図７】本発明の第５の実施の形態に係る電圧レギュレータ付発振器を示す回路図である。
【図８】従来技術に係る電圧レギュレータを示す回路図である。
【発明を実施するための形態】
【００１９】
以下、本発明の実施の形態を図面に基づき詳細に説明する。なお、各図において同一部分には同一番号を付し、重複する説明は省略する。
【００２０】
＜第１の実施の形態＞
図１は本発明の第１の実施の形態に係る電圧レギュレータを示す回路図である。同図に示すように、本形態に係る電圧レギュレータＩは、基準電圧発生回路１、Ｎ型デプレッションＭＯＳトランジスタＴＲ１および安定化容量３で構成されている。ここで、Ｎ型デプレッションＭＯＳトランジスタＴＲ１のゲートには基準電圧がバイアスされ、ドレインには電源電圧ＶＤＤが供給され、ソースには安定化容量３と負荷回路４が接続されている。このように本形態に係る電圧レギュレータＩは、従来のノイズ源の一つである演算増幅器を使用していないので、当該演算増幅器に起因するノイズを除去することができる。すなわち、電圧レギュレータＩの出力電圧ＶＲＥＧのノイズレベルを低減することができる。
【００２１】
ここで、本形態によれば、Ｎ型デプレッションＭＯＳトランジスタＴＲ１のピンチオフ特性を利用して所定の定電圧源を構築することができる。この点について図２を用いてさらに詳細に説明する。
【００２２】
図２は本形態に係る電圧レギュレータＩの出力の電圧電流特性を示すグラフであり、横軸に出力電圧ＶＲＥＧ、縦軸に電流を採ってある。また、同図中、実線がＮ型デプレッションＭＯＳトランジスタＴＲ１のソース電流Ｉｓの特性、一点鎖線が負荷電流ＩＬの特性をそれぞれ示している。
【００２３】
図２を参照すれば明らかな通り、Ｎ型デプレッションＭＯＳトランジスタＴＲ１の電源電圧ＶＤＤがピンチオフ電圧Ｖｐ以上であれば図２に示すソース電流Ｉｓは電源電圧ＶＤＤに依存しないでほぼ一定である。また、ソース電流Ｉｓの立ち上がりが急になるようにデプレッションＭＯＳトランジスタＴＲ１の電流駆動能力を大きくすれば、ソース電流Ｉｓと負荷電流ＩＬとの交点Ｐで与えられる出力電圧ＶＲＥＧ（図２の場合は２Ｖ近傍）は負荷電流ＩＬの変動によりほとんど変化しない。したがって、電圧レギュレータＩは電源電圧ＶＤＤがピンチオフ電圧Ｖｐ以上であれば定電圧電源として機能することになる。
【００２４】
この結果、本形態に係る電圧レギュレータＩは、演算増幅器を用いることなく出力電圧ＶＲＥＧを一定に保持することができ、ノイズの発生源である演算増幅器を使用しないので出力電圧ＶＲＥＧのノイズレベルを低く抑えることができる。
【００２５】
さらに、本形態に係る電圧レギュレータはＮ型デプレッションＭＯＳトランジスタＴＲ１のソースに負荷回路４が接続された回路構成のため、Ｎ型デプレッションＭＯＳトランジスタＴＲ１で発生したノイズには負帰還がかかり、このＮ型デプレッションＭＯＳトランジスタＴＲ１のトランジスタノイズの影響も軽減される。また、Ｎ型デプレッションＭＯＳトランジスタＴＲ１はレギュレータ動作をしているバイアス条件の下において、Ｎ型デプレッションＭＯＳトランジスタＴＲ１の界面に流れる電流をほぼ皆無にすることができるため、ＮＭＯＳ電流はノイズ源であるＭＯＳ界面の影響を受けない。すなわち、ＦＥＴ並みの低ノイズデバイスとして動作させることができる。  
【００２６】
図３は本形態に係る電圧レギュレータＩの出力ノイズ特性を従来技術との比較において示すグラフである。同図中、実線が本形態に係る電圧レギュレータＩ、破線が従来技術に係る電圧レギュレータVIの出力ノイズ特性である。同図を参照すれば明らかな通り、本形態に係る電圧レギュレータＩの場合が、従来技術に係る電圧レギュレータVIの場合に較べ、何れの周波数においても出力ノイズが抑制されていることが分かる。
【００２７】
＜第２の実施の形態＞
図４は本発明の第２の実施の形態に係る電圧レギュレータを示す回路図である。同図に示すように、本形態に係る電圧レギュレータIIは、Ｎ型デプレッションＭＯＳトランジスタＴＲ１のゲートに印加される基準電圧Ｖｒｅｆを接地電位としたものである。
【００２８】
このように、ゲートを接地電位とすることにより、安定した基準電圧Ｖｒｅｆを得ることができるばかりでなく、従来回路のノイズ源の一つである演算増幅器２のみならず、基準電圧発生回路１も使用していないので、当該電圧レギュレータIIの出力電圧のノイズレベルをさらに低減させることができる。
【００２９】
ここで、ゲート電圧が接地電位にある条件でのＮ型デプレッションＭＯＳトランジスタＴＲ１のピンチオフ電圧Ｖｐは負荷回路４が必要とする電圧以上に設定する必要がある。このことにより、負荷回路４が要求する電圧を出力し得る定電圧源として動作させることができる。
【００３０】
＜第３の実施の形態＞
図５は本発明の第３の実施の形態に係る電圧レギュレータを示す回路図である。同図に示すように、本形態に係る電圧レギュレータIIIは、Ｎ型デプレッションＭＯＳトランジスタＴＲ１のゲートに印加する基準電圧Ｖｒｅｆを、ゲートが接地されたＮ型デプレッションＭＯＳトランジスタＴＲ２とそのソースに接続された抵抗５の抵抗値により規定するように構成したものである。すなわち、本形態では抵抗５を基準電圧発生回路の電流・電圧変換素子として機能させている。
【００３１】
本形態によれば、Ｎ型デプレッションＭＯＳトランジスタＴＲ２のサイズまたは抵抗５の抵抗値を変えることにより基準電圧Vｒｅｆを調節できる。したがって、複数のＮ型デプレッションＭＯＳトランジスタＴＲ２あるいは複数の抵抗５とそれらを選択するヒューズを回路に内蔵しておけば基準電圧Ｖｒｅｆを変えることができる。従ってＩＣプロセスのばらつきにより出力電圧ＶＲＥＧが変動した場合でも、その変動を抑えることが可能となる。
【００３２】
＜第４の実施の形態＞
図６は本発明の第４の実施の形態に係る電圧レギュレータを示す回路図である。同図に示すように、本形態に係る電圧レギュレータIVは、Ｎ型デプレッションＭＯＳトランジスタＴＲ１のゲートに印加する基準電圧Ｖｒｅｆを、ゲートが接地されたＮ型デプレッションＭＯＳトランジスタＴＲ２とそのソースに接続されたＮＭＯＳトランジスタＴＲ３，ＴＲ４，ＴＲ５により規定するように構成したものである。すなわち、本形態ではＮＭＯＳトランジスタＴＲ３〜ＴＲ５を基準電圧発生回路の電流・電圧変換素子として機能させている。
【００３３】
本形態によれば、ＮＭＯＳトランジスタＴＲ３，ＴＲ４，ＴＲ５をヒューズ６，７，８の切断により選択することで出力電圧ＶＲＥＧを調節することが可能となる。
【００３４】
なお、本形態においては、一個のＮ型デプレッションＭＯＳトランジスタＴＲ２に対して複数個（図では３個）の電流・電圧変換素子(図ではＮＭＯＳトランジスタＴＲ３〜ＴＲ５)が接続されるように構成しているが、これに限るものではない。例えばヒューズ付きのＮ型デプレッションＭＯＳトランジスタＴＲ２を複数個用意して、電流・電圧変換素子に接続されるような構成しても勿論構わない。また本形態においては、Ｎ型デプレッションＭＯＳトランジスタＴＲ２のゲートは接地されていたが、これに限るものではなく、他の基準電圧や自らが作る基準電圧Ｖｒｅｆと接続しても構わない。
【００３５】
さらに、基準電圧発生回路を有する第１、第３及び第４の実施の形態において、基準電圧Ｖｒｅｆに含まれるノイズレベルを低減するには基準電圧Ｖｒｅｆを出力電圧ＶＲＥＧと比較して低い値に設定するのが望ましい。従って、低ノイズの電圧レギュレータを作るためには、低い基準電圧Ｖｒｅｆの基準電圧発生回路とピンチオフ電圧が大きいＮ型デプレッションＭＯＳトランジスタＴＲ１の組合せが適している。
【００３６】
＜第５の実施の形態＞
図７は、本発明の第５の実施の形態に係る電圧レギュレータ付発振器を示す回路図である。同図に示すように、本形態に係る電圧レギュレータ付発振器Vは、第２の実施の形態に係る電圧レギュレータIIの負荷回路４として水晶発振器である発振回路を接続したものである。
【００３７】
本形態によれば、電圧レギュレータIIの出力ノイズが大幅に低減されているので、負荷回路４である発振回路の位相ノイズを良好に低減することができる。
【００３８】
なお、図７では発振回路として水晶発振回路を例示しているが、勿論これに限定するものではない。発振回路であれば特別な限定をすることなく負荷回路４とすることができ、電圧レギュレータ付発振器として同様の作用・効果を奏することができる。また、同様の発振回路を第１または第３の実施の形態に係る電圧レギュレータＩ，IIIの負荷回路４とした場合も同様の作用・効果を得る。
【００３９】
また、上記各実施の形態ではＮ型デプレッションＭＯＳトランジスタＴＲ１等を用いた場合を示したが、これに限るものではない。Ｐ型デプレッションＭＯＳトランジスタを用いた場合、電圧レギュレータは電源の正極を基準とした定電圧を負荷回路に出力することになる。ここで、図４に示す第２の実施の形態に対応する場合は、Ｐ型のデプレッションＭＯＳトランジスタのゲートは電源の正極に接続され、ドレインは電源の正極に接続されて、ソースは一端が電源の正極に接続された負荷回路に接続され、この負荷回路に対して定電圧を供給する電圧レギュレータとなる。基準電圧発生回路を有する他の実施形態において、その基準電圧は電源の正極を基準に取って、そこを接地電位とした電圧となる。
【産業上の利用可能性】
【００４０】
本発明は電圧レギュレータの出力の変動がジッタとなって顕在化する発振器に適用して有用なものである。
【符号の説明】
【００４１】
Ｉ〜IV                            電圧レギュレータ
１                                基準電圧発生回路
４                                負荷回路
ＴＲ１                            Ｎ型デプレッションＭＯＳトランジスタ
ＶＤＤ                            電源電圧
Ｖｒｅｆ                          基準電圧
ＶＲＥＧ                          出力電圧
【図１】
2012234359.tif 000003
【図２】
2012234359.tif 000004
【図４】
2012234359.tif 000005
【図５】
2012234359.tif 000006
【図６】
2012234359.tif 000007
【図７】
2012234359.tif 000008
【図８】
2012234359.tif 000009
【図３】
2012234359.tif 000010