(57)【要約】【課題】低コストでシステムを高速に起動することが可能な電子機器を実現すること。【解決手段】  外部メモリからパラレル通信により受信して内蔵メモリに格納したプログラムに基づいて動作し、外部機器と入出力手段を介してパラレル通信によりデータを送受する電子機器において、前記外部メモリにデータ書き込みを行う際にシリアルデータを送信するシリアルインタフェース手段と、前記プログラムを受信して前記内蔵メモリに送信するパラレルインタフェース手段と、前記外部メモリからのプログラムまたは前記外部機器から受信したデータを前記パラレルインタフェース手段または前記入出力手段を選択してパラレル通信により送信するセレクタ手段と、前記シリアルデータをパラレルデータに変換して前記外部メモリに送信するシリアルパラレル変換手段を備えたことを特徴とする。【選択図】図１
2012003380.tif 000002
【特許請求の範囲】
【請求項１】
外部メモリからパラレル通信により受信して内蔵メモリに格納したプログラムに基づいて動作し、外部機器と入出力手段を介してパラレル通信によりデータを送受する電子機器において、
前記外部メモリにデータ書き込みを行う際にシリアルデータを送信するシリアルインタフェース手段と、
前記プログラムを受信して前記内蔵メモリに送信するパラレルインタフェース手段と、
前記外部メモリからのプログラムまたは前記外部機器から受信したデータを前記パラレルインタフェース手段または前記入出力手段を選択してパラレル通信により送信するセレクタ手段と、
前記シリアルデータをパラレルデータに変換して前記外部メモリに送信するシリアルパラレル変換手段を備えたことを特徴とする電子機器。
【請求項２】
前記外部メモリおよび前記外部機器は、共通する接続線を介して前記セレクタ手段と接続されることを特徴とする請求項１記載の電子機器。
【請求項３】
前記セレクタ手段は、
入力されたセレクト信号に基づき、前記パラレルインタフェース手段へのデータ送信経路、または、前記入出力手段とのデータ送信経路のいずれかを有効にし、
この電子機器の起動時に前記セレクタ手段が前記パラレルインタフェース手段への送信経路を有効にするための前記セレクト信号を送信するセレクタ制御手段、を備えたことを特徴とする請求項１または２に記載の電子機器。
【請求項４】
前記セレクタ制御手段は、
前記セレクタ手段から前記プログラムが送信された後は、前記セレクタ手段が前記入出力手段への送信経路を有効にするための前記セレクト信号を送信することを特徴とする請求項３記載の電子機器。
【請求項５】
前記外部メモリにデータ書き込みを行う際に、前記入出力手段を制御して、データを前記セレクタ手段を介し前記外部メモリに送信する演算制御手段を備えることを特徴とする請求項１〜４のいずれかに記載の電子機器。
【請求項６】
前記演算制御手段は、
前記外部メモリにデータ書き込みを行う際に、前記入出力手段を制御して前記セレクタ手段を介し前記外部メモリにデータ送信する「高速書込」、または、前記シリアルインタフェース手段を制御して前記外部メモリにデータ送信する「通常書込」を選択することを特徴とする請求項５に記載の電子機器。
【請求項７】
前記演算制御手段は、前記外部メモリにデータ書き込みを行う際に、前記外部機器の有効または無効および前記外部メモリの無効または有効を示す識別情報を、書き込むデータに付加した送信用データを生成し、
前記外部メモリは、受信データの前記識別情報が有効のときにデータ書き込みを行う書き込み判断手段を備えたことを特徴とする請求項６に記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部メモリからパラレル通信により受信して内蔵メモリに格納したプログラムに基づいて動作し、外部機器と入出力手段を介してパラレル通信によりデータを送受する電子機器に関し、さらに詳しくは、外部メモリと内蔵メモリ間のデータ転送方法およびその構成について、電子機器に備えられたマイクロコンピュータと外部メモリとの接続ピンの省ピン化、低コスト化に関するものである。
【０００２】
電子機器は、どのような機器であってもよく、たとえばネットワーク機器、フィールド機器等を含む。
【０００３】
フィールド機器は、浄水場やプラント等に設置され、物理量（例えば、流量、水位、圧力、温度等）を計測し、その計測結果に応じた電気信号を出力するものであり、圧力／差圧伝送器、各種流量計、温度計、バルブ・ポジショナ等である。
【０００４】
また、フィールド機器は、オートメーション及びプロセス制御の技術において、センサとしてプロセス変数を測定し、アクチュエータとして制御変数を制御するためにしばしば用いられている。
【背景技術】
【０００５】
図３は、従来のフィールド機器等の電子機器の一例を示す構成説明図である。
図３において、電子機器１は、電子機器１全体を制御して機器特有の動作を行なうマイクロコンピュータ１０と、不揮発性メモリ等の外部メモリ１１と、バス１３を介して電子機器１と信号の送受を行う外部機器１２とを備える。
【０００６】
マイクロコンピュータ１０と外部機器１２は、バス１３を介して電気的に接続される。また、マイクロコンピュータ１０と外部メモリ１１は、マイクロコンピュータ１０内の外部メモリインタフェース手段（後述）を介して電気的に接続される。
【０００７】
マイクロコンピュータ１０は、ＣＰＵ（Central Processing Unit）等の演算制御手段１０ａと、記憶手段の一例でありＲＡＭ（Random Access Memory）等の内蔵メモリ１０ｂと、外部メモリ１１に格納されたプログラム、データを外部メモリ１１とパラレル通信により送受する外部メモリインタフェース手段１０ｃと、外部機器１２とパラレル通信によりデータを送受する入出力手段１０ｄと、を備える。
【０００８】
演算制御手段１０ａ、内蔵メモリ１０ｂ、外部メモリインタフェース１０ｃ、入出力手段１０ｄは、それぞれ接続線の一例であるバス１０ｅを介して相互に接続される。
【０００９】
内蔵メモリ１０ｂは、主に電子機器１のシステム起動時に外部メモリインタフェース手段１０ｃ、バス１０ｅを介し受信した外部メモリ１１からのプログラムを記憶する。
【００１０】
演算制御手段１０ａは、内蔵メモリ１０ｂからプログラムを読み出して電子機器１のシステムを起動し、各種命令信号をバス１０ｅを介し送信して外部メモリインタフェース手段１０ｃ、入出力手段１０ｄを制御する。
【００１１】
具体的には、演算制御手段１０ａは、外部機器１２と信号の送受信を行なうため、入出力命令信号をバス１０ｅを介して送信し、入出力手段１０ｄを制御する。
【００１２】
また演算制御手段１０ａは、外部メモリ１１にデータを書き込むため、書込命令信号を送信して外部メモリインタフェース手段１０ｃを制御する。
演算制御手段１０ａは、外部メモリ１１にデータを書き込むための書き込み用データを生成し内蔵メモリ１０ｂに記憶する。
【００１３】
外部メモリインタフェース手段１０ｃは、演算制御手段１０ａから書込命令信号を受信すると、内蔵メモリ１０ｂから書き込みデータを読み出して外部メモリ１１に送信する。
また、外部メモリインタフェース手段１０ｃは、外部メモリ１１からプログラムを受信するとバス１０ｅを介して内蔵メモリ１０ｂに送信し記憶する。
【００１４】
入出力手段１０ｄは、演算制御手段１０ａから入出力命令信号を受信すると、バス１３を介して外部機器１２とデータの送受信を行なう。
【００１５】
外部メモリ１１は、パラレルインタフェースを有し、電子機器１におけるシステムの初期化や動作のためのプログラムが格納されている。
【００１６】
外部メモリ１１に格納されたプログラムは、電子機器１のシステム起動時に、外部メモリインタフェース手段１０ｃへパラレル通信により送信される。
また、外部メモリ１１は、マイクロコンピュータ１０の外部メモリインタフェース手段１０ｃから書き込み用のデータを受信し記憶する。
【００１７】
外部機器１２は、マイクロコンピュータ１０の入出力手段１０ｄからデータを受信する。また、外部機器１２は、生成したデータをバス１３、入出力手段１０ｄを介してマイクロコンピュータ１０に送信する。
【００１８】
従来の電子機器は、主に以下の動作を行なう。説明を簡単にするために、（１）電子機器１のシステム起動時、および、（２）システム起動完了後、に分けて動作を説明する。
【００１９】
（１）システム起動時
電源が投入されると、外部メモリ１１に格納されたプログラムは、外部メモリインタフェース手段１０ｃへパラレル通信により送信される。
【００２０】
外部メモリインタフェース手段１０ｃは、外部メモリ１１から受信したパラレルデータ（プログラム）を受信すると、バス１０ｅを介して内蔵メモリ１０ｂに送信する。
【００２１】
プログラムの送信完了後、演算制御手段１０ａは、内蔵メモリ１０ｂよりプログラムの読み出しを開始し、システム起動を行なう。
【００２２】
（２）システム起動完了後
（２−１）マイクロコンピュータ１０と外部機器１２が信号の送受信を行なう場合
入出力手段１０ｄは、演算制御手段１０ａから入出力命令信号を受信すると、バス１３を介して外部機器１２と信号の送受信を行う。
【００２３】
具体的には、入出力手段１０ｂは、受信した出力命令信号に基づき内蔵メモリ１０ｂからデータを読み出してパラレル通信により外部機器１２に送信する。外部機器１２は、入出力手段１０ｄから受信したデータを記憶する。
また、外部機器１２は、生成したデータをバス１３、入出力手段１０ｄを介してマイクロコンピュータ１０に送信する。入出力手段１０ｄは、受信した入力命令信号に基づき外部機器１２から受信したデータを内部メモリ１０ｂに記憶する。
【００２４】
（２−２）マイクロコンピュータ１０が外部メモリ１１にデータを書き込む場合
外部メモリインタフェース手段１０ｃは、演算制御手段１０ａから書込命令信号を受信すると、内蔵メモリ１０ｂからデータを読み出してパラレル通信により外部メモリ１１に送信してデータを書き込む。
外部メモリ１１は、マイクロコンピュータ１０の外部メモリインタフェース手段１０ｃから受信した書き込み用のデータを記憶する。
【００２５】
このように、従来の電子機器は、外部メモリに格納されたプログラムを内蔵メモリへ転送し、転送完了後に内蔵メモリからプログラムを読み出してシステムを起動していた。
また、従来の電子機器は、システム起動後は必要に応じて、マイクロコンピュータ１０が外部メモリ１１にデータを書き込み、外部機器１２とデータの送受信を行っていた。
【００２６】
たとえば、従来の電子機器に関連する先行技術文献として下記の特許文献１がある。
【先行技術文献】
【特許文献】
【００２７】
【特許文献１】特開２００２−２７８７８１号公報
【発明の概要】
【発明が解決しようとする課題】
【００２８】
ところで、従来の電子機器では、システムの起動は、外部メモリ１１に格納されたプログラムを全て内蔵メモリ１０ｂに転送した後に行われている。このため、電源投入からシステムの起動が完了するまでにかかる時間は、外部メモリ１１と内蔵メモリ１０ｂとの間のデータ転送速度に左右される。
【００２９】
一般的にシリアルでのデータ転送よりもパラレルでのデータ転送の方が、効率がよく、データ転送時間が短い。このため、従来の電子機器では、外部インタフェース手段１０ｃと外部メモリ１１とはパラレル通信によりデータ送受を行っていた。
【００３０】
しかしながら、従来の電子機器では、外部メモリ１１と外部メモリインタフェース１１間をパラレル接続すると、ビット数が増えるごとに入出力端子数（接続ピン数）が増えるのでマイクロコンピュータ１０のチップ単価が高くなってしまうという問題点があった。
【００３１】
本発明は、このような問題点を解決するものであり、その目的は、低コストでシステムを高速に起動することが可能な電子機器を実現することにある。
すなわち、電子機器に備えられたマイクロコンピュータと外部メモリとの入出力端子数（接続ピン数）を増やすことなく、システムを高速起動することが可能な電子機器を実現することにある。
【００３２】
また、本発明の目的は、低コストでシステムを高速に起動することができ、外部メモリに高速にデータの書き込みが可能な電子機器を実現することにもある。
【課題を解決するための手段】
【００３３】
上記目的を達成するために、本発明のうち請求項１に記載の発明は、
外部メモリからパラレル通信により受信して内蔵メモリに格納したプログラムに基づいて動作し、外部機器と入出力手段を介してパラレル通信によりデータを送受する電子機器において、
前記外部メモリにデータ書き込みを行う際にシリアルデータを送信するシリアルインタフェース手段と、
前記プログラムを受信して前記内蔵メモリに送信するパラレルインタフェース手段と、
前記外部メモリからのプログラムまたは前記外部機器から受信したデータを前記パラレルインタフェース手段または前記入出力手段を選択してパラレル通信により送信するセレクタ手段と、
前記シリアルデータをパラレルデータに変換して前記外部メモリに送信するシリアルパラレル変換手段を備えたことを特徴とする電子機器。
【００３４】
請求項２記載の発明は、請求項１に記載の電子機器において、
前記外部メモリおよび前記外部機器は、共通する接続線を介して前記セレクタ手段と接続されることを特徴とする。
【００３５】
請求項３記載の発明は、請求項１または２に記載の電子機器において、
前記セレクタ手段は、
外部からのセレクト信号に基づき、前記パラレルインタフェース手段へのデータ送信経路、または、前記入出力手段とのデータ送信経路のいずれかを有効にし、
この電子機器の起動時に前記セレクタ手段が前記パラレルインタフェース手段への送信経路を有効にするための前記セレクト信号を送信するセレクタ制御手段、を備えたことを特徴とする。
【００３６】
請求項４記載の発明は、請求項３に記載の電子機器において、
前記セレクタ制御手段は、
前記セレクタ手段から前記プログラムが送信された後は、前記セレクタ手段が前記入出力手段への送信経路を有効にするための前記セレクト信号を送信することを特徴とする。
【００３７】
請求項５記載の発明は、請求項４に記載の電子機器において、
前記外部メモリにデータ書き込みを行う際に、前記入出力手段を制御して、データを前記セレクタ手段を介し前記外部メモリに送信する演算制御手段を備えることを特徴とする。
【００３８】
請求項６記載の発明は、請求項５に記載の電子機器において、
前記演算制御手段は、
前記外部メモリにデータ書き込みを行う際に、前記入出力手段を制御して前記セレクタ手段を介し前記外部メモリにデータ送信する「高速書込」、または、前記シリアルインタフェース手段を制御して前記外部メモリにデータ送信する「通常書込」を選択することを特徴とする。
【００３９】
請求項７記載の発明は、請求項６に記載の電子機器において、
前記演算制御手段は、前記外部メモリにデータ書き込みを行う際に、前記外部機器の有効または無効および前記外部メモリの無効または有効を示す識別情報を、書き込むデータに付加した送信用データを生成し、
前記外部メモリは、受信データの前記識別情報が有効のときにデータ書き込みを行う書き込み判断手段を備えたことを特徴とする。
【発明の効果】
【００４０】
本発明によれば、外部メモリからパラレル通信により受信して内蔵メモリに格納したプログラムに基づいて動作し、外部機器と入出力手段を介してパラレル通信によりデータを送受する電子機器において、外部メモリにデータ書き込みを行う際にシリアルデータを送信するシリアルインタフェース手段と、プログラムを受信して内蔵メモリに送信するパラレルインタフェース手段と、外部メモリからのプログラムまたは外部機器から受信したデータをパラレルインタフェース手段または入出力手段を選択してパラレル通信により送信するセレクタ手段と、シリアルデータをパラレルデータに変換して外部メモリに送信するシリアルパラレル変換手段を備えたことにより、低コストでシステムを高速に起動することができる。また、電子機器のシステム起動時に、マイクロコンピュータと外部メモリとの入出力端子数（接続ピン数）を増やすことなくシステムを高速起動できる。
【００４１】
また、請求項７によれば、演算制御手段は、外部メモリにデータ書き込みを行う際に、入出力手段を制御してセレクタ手段を介し外部メモリにデータ送信する高速書込、または、シリアルインタフェース手段を制御して外部メモリにデータ送信する通常書込、を選択することにより、低コストでシステムを高速に起動することができ、高速にデータの書込みを行うことができる点で有効である。また、マイクロコンピュータと外部メモリとの入出力端子数（接続ピン数）を増やすことなく、システムを高速起動することができる。
【図面の簡単な説明】
【００４２】
【図１】本発明の電子機器の一実施例を示す構成説明図である。
【図２】本発明の電子機器のその他の実施例の構成説明図である。
【図３】従来のフィールド機器等の電子機器の一例を示す構成説明図である。
【発明を実施するための形態】
【００４３】
＜第１の実施例＞
以下、図面を参照して、本発明を詳細に説明する。図１は本発明の電子機器の一実施例を示す構成説明図であり、図３と共通する部分は適宜説明を省略する。
【００４４】
図１と図３との相違点は、外部メモリが外部機器と入出力手段とのデータ送受信に用いられる接続線を介して、プログラムを内蔵メモリに送信する点、内蔵メモリが外部メモリから内蔵メモリへのデータ送信とは異なる接続線を介して、シリアル通信により外部メモリにデータを送信する点である。
【００４５】
（構成の概要）
図１において、電子機器２は、電子機器２全体を制御して機器特有の動作を行なうマイクロコンピュータ２０と、受信したシリアルデータをパラレルデータに変換して送信するシリアルパラレル変換回路などのシリアルパラレル変換手段２１と、不揮発性メモリ等の外部メモリ２２と、接続線の一例であるバス２６を介して電子機器２と信号の送受を行う外部機器２３と、を備える。
【００４６】
外部機器２３は、バス２６を介してマイクロコンピュータ２０のセレクタ手段２０ｆと電気的に接続される。
【００４７】
外部メモリ２２は、接続線２５およびバス２６を介してセレクタ手段２０ｆと電気的に接続される。接続線２５とバス２６とは相互に接続される。
【００４８】
つまり外部メモリ２２および外部機器２３は、共通する接続線（バス２６）を介してセレクタ手段２０ｆと接続されていることになる。
【００４９】
また外部メモリ２２は、接続線２４を介してシリアルパラレル変換手段２１とも電気的に接続される。
【００５０】
シリアルパラレル変換手段２１は、マイクロコンピュータ２０内のシリアルインタフェース手段２０ｃ（後述）を介してマイクロコンピュータ２０と電気的に接続される。
【００５１】
（主な構成要素の説明）
マイクロコンピュータ２０は、ＣＰＵ（Central Processing Unit）等の演算制御手段２０ａと、記憶手段の一例でありＲＡＭ（Random Access Memory）等の内蔵メモリ２０ｂと、外部メモリ２２にデータ書き込みを行う際に書き込みデータ（シリアルデータ）をシリアル通信により外部メモリ２２に送受するシリアルインタフェース手段２０ｃと、外部機器２３とデータ通信する際にパラレル通信によりデータを送受する入出力手段２０ｄと、プログラムを受信して内蔵メモリ２０ｂに送信するパラレルインタフェース手段２０ｅと、外部からのセレクト信号に基づいて複数のデータ送信経路のうちいずれかを有効にして、外部から受信したデータ（プログラムを含む）をパラレル通信により送信するセレクタ手段２０ｆとを備える。
【００５２】
演算制御手段２０ａ、内蔵メモリ２０ｂ、シリアルインタフェース手段２０ｃ、入出力手段２０ｄ、パラレルインタフェース手段２０ｅは、それぞれ接続線の一例であるバス２０ｇを介して相互に接続される。
また、セレクタ手段２０ｆはパラレルインタフェース手段２０ｅおよび入出力手段２０ｄと電気的に接続される。
【００５３】
内蔵メモリ２０ｂは、主に電子機器２のシステム起動時に外部メモリ２２から接続線２５、バス２６、セレクタ手段２０ｆ、パラレルインタフェース２０ｅ、バス２０ｇを介し受信したプログラムを記憶する。
【００５４】
演算制御手段２０ａは、内蔵メモリ２０ｂからプログラムを読み出して電子機器２のシステムを起動し、各種命令信号を送信して、シリアルインタフェース手段２０ｃ、入出力手段２０ｄ、パラレルインタフェース手段２０ｅの少なくともいずれかを制御する。
具体的には、演算制御手段２０ａは、外部機器２３と信号の送受信を行なうため、入力命令信号、出力命令信号をバス２０ｇを介して送信し、入出力手段２０ｄを制御する。
【００５５】
また演算制御手段２０ａは、外部メモリ２２にデータを書き込むため、書込命令信号を送信しシリアルインタフェース手段２０ｃ又は入出力手段２０ｄを制御する。
演算制御手段２０ａは、外部メモリ２２にデータを書き込むための書き込み用データを生成し内蔵メモリ２０ｂに記憶する。
【００５６】
シリアルインタフェース手段２０ｃは、書込命令信号を受信すると、内蔵メモリ１０ｂから書き込みデータを読み出してシリアルパラレル変換手段２１に送信する。
【００５７】
入出力手段２０ｄは、入力命令信号、出力命令信号を受信するとセレクタ手段２０ｆ、バス２６を介して外部機器２３とデータの受信、送信を行う。
【００５８】
また入出力手段２０ｄは、書込命令信号を受信すると、内蔵メモリ２０ｂから書き込みデータを読み出してセレクタ手段２０ｆ、バス２６、接続線２５を介して外部メモリ２２に書込みデータの送受信を行うものでもよい。
【００５９】
パラレルインタフェース手段２０ｅは、システム起動時にセレクタ手段２０ｆからパラレル通信でプログラムを受信すると、プログラムを内蔵メモリ２０ｂに送信し記憶する。
【００６０】
セレクタ手段２０ｆは、外部からのセレクト信号に基づいてパラレルインタフェース手段２０ｅへのデータ送信経路、または、入出力手段２０ｄとのデータ送信経路のいずれかを有効（その他の経路の一部または全部を無効）にして、受信したデータをパラレル通信により送信する。
【００６１】
セレクタ手段２０ｆが外部から受信するデータは、たとえば、外部メモリ２２からのプログラム、または外部機器２３から受信したデータである。
【００６２】
セレクト信号は、電子機器２の「システム起動時」にはパラレルインタフェース手段２０ｅへの送信経路を有効にするためのセレクト信号としてセレクタ手段２０ｆに入力される。また、セレクト信号は、「プログラムの送信が完了した後（システム起動完了後）」は、セレクタ手段２０ｆが入出力手段２０ｄとの送信経路を有効にするためのセレクト信号としてセレクタ手段２０ｆに入力される。
【００６３】
また、マイクロコンピュータ２０は、上述のセレクト信号をセレクタ手段２０ｆに送信するセレクタ制御手段（図示せず）、を備えるものでもよい。
なお演算制御手段２０ａが、このセレクタ制御手段の機能を内部に有し、制御信号を送信してセレクタ手段２０ｆを制御するものでもよい。
【００６４】
シリアルパラレル変換手段２１は、マイクロコンピュータ２０のシリアルインタフェース手段２０ｃから受信した書き込みデータ（シリアルデータ）をパラレルデータに変換して外部メモリ２２に送信する。
【００６５】
外部メモリ２２は、パラレルインタフェースを有し、電子機器２におけるシステムの初期化や動作のためのプログラムが格納されている。
この外部メモリ２２に格納されたプログラムは、電子機器２のシステム起動時に、接続線２５、バス２６を介してマイクロコンピュータ２０のセレクタ手段２０ｆへパラレル通信により送信される。
【００６６】
また、外部メモリ２２は、マイクロコンピュータ２０のシリアルインタフェース手段２０ｃとシリアルパラレル変換回路２１を介して、または、パラレルインタフェース手段２０ｅとセレクタ手段２０ｆを介して書き込み用のデータを受信し記憶する。
【００６７】
外部機器２３は、パラレルインタフェースを有し、マイクロコンピュータ２０の入出力手段２０ｄとセレクタ手段２０ｆを介してデータを受信し記憶する。また、外部機器１２は、生成したデータをバス２６、セレクタ手段２０ｆおよび入出力手段２０ｄを介してマイクロコンピュータ１０に送信する。
【００６８】
このように、本発明の電子機器は、外部メモリ２２から内蔵メモリ２０ｂへのデータ転送を行なうための通信路を、外部機器２３と入出力手段２０ｄのデータ送受信を行なうための通信路と共同で使用する回路構成とすることにより、チップの入出力端子数を増やすことなく、外部メモリ２２から内蔵メモリ２０ｂへのデータ転送をパラレル通信で行なうことができる。
【００６９】
また、本発明の電子機器は、外部メモリ２２から内蔵メモリ２０ｂへのデータ転送をパラレル転送で行ない、内蔵メモリ２０ｂから外部メモリ２２へのデータ転送を、外部メモリ２２から内蔵メモリ２０ｂへのデータ転送時と異なる伝送路でのシリアル転送で行なうことにより、他の信号と衝突することなく、外部メモリ２２から内蔵メモリ２０ｂへの高速パラレルデータ転送及び、内蔵メモリ２０ｂから外部メモリ２２への低速シリアルデータ転送を可能とする。
【００７０】
（動作説明）
このような構成で、本発明に係る電子機器は、主に以下の動作を行なう。説明を簡単にするために、（１）電子機器２のシステム起動時、および、（２）システム起動完了後、に分けて動作を説明する。
【００７１】
（１）システム起動時
電源が投入されると、外部メモリ２２に格納されたプログラムは、たとえば８ビット（ｂｉｔ）のパラレルデータで、接続線２５およびバス２６を介してセレクタ手段２０ｆに送信される。
【００７２】
セレクタ手段２０ｆは、外部メモリ２２から受信したプログラム（パラレルデータ）を受信するとパラレルインタフェース手段２０ｅに送信する。
なおセレクタ手段２０ｆは、システム起動時には、セレクト信号に基づいてパラレルインタフェース２０ｅにつながる経路を有効にしている。
【００７３】
パラレルインタフェース手段２０ｅは、外部メモリ２２から受信したプログラム（パラレルデータ）を受信すると、バス２０ｇを介して内蔵メモリ２０ｂに送信する。
【００７４】
プログラムの送信が完了した後、演算制御手段２０ａは、内蔵メモリ２０ｂからプログラムの読み出しを開始し、システム起動を行なう。
【００７５】
なお、外部機器２３は、システムの起動が完了した後に使用可能となるため、システム起動完了以前に外部機器２３によってバス２６が使用されることはない。
【００７６】
（２）システム起動完了後
（２−１）マイクロコンピュータ２０と外部機器２３が信号の送受信を行なう場合
入出力手段２０ｄは、演算制御手段２０ａから入力命令信号又は出力命令信号を受信すると、セレクタ手段２０ｆ、バス２６を介し外部機器２３と信号の受信又は送信を行う。
【００７７】
具体的には、入出力手段２０ｂは、受信した出力信号に基づき、内蔵メモリ２０ｂからデータを読み出してパラレル通信により送信する。外部機器２３は、入出力手段２０ｄから送信されたデータを記憶する。
また、入出力手段２０ｂは、入力信号に基づき、外部機器２３が生成したデータをバス２６、セレクタ手段２０ｆ、入出力手段２０ｄを介して外部機器２３から受信し、内部メモリ２０ｂに記憶する。
【００７８】
（２−２）マイクロコンピュータ２０が外部メモリ２２にデータを書き込む場合
シリアルインタフェース手段２０ｃは、演算制御手段２０ａから書込命令信号を受信すると、内蔵メモリ２０ｂからデータを読み出してパラレル通信により、シリアルパラレル変換手段２１を介して外部メモリ２２に送信してデータを書き込む。
外部メモリ２２は、マイクロコンピュータ２０のシリアルインタフェース手段２１から送信された書き込み用のデータを記憶する。
【００７９】
この結果、本発明の電子機器は、外部メモリにデータ書き込みを行う際にシリアルデータを送信するシリアルインタフェース手段と、プログラムを受信して内蔵メモリに送信するパラレルインタフェース手段と、外部メモリからのプログラムまたは外部機器から受信したデータをパラレルインタフェース手段または入出力手段を選択してパラレル通信により送信するセレクタ手段と、シリアルデータをパラレルデータに変換して外部メモリに送信するシリアルパラレル変換手段を備え、外部メモリおよび外部機器は、共通する接続線を介してセレクタ手段と接続されることにより、低コストでシステムを高速に起動することができる。また、電子機器に備えられたマイクロコンピュータと外部メモリとの入出力端子数（接続ピン数）を増やすことなく、システムを高速起動することができる。
【００８０】
いいかえれば、本発明は、外部機器２３用に用意されているバス２６を、起動時のみ外部メモリ２２から内蔵メモリ２０ｂへのプログラムのパラレル転送に使用することにより、入出力端子数を増やすことなく、外部メモリから内蔵メモリへの高速データ転送が可能となる。これにより、システム起動時間が短くなる点で有効である。
【００８１】
なお、フィールド機器等の電子機器では、ネットワークを介して更新プログラムを受信し、外部メモリの内容を書き換える必要があるため、システム起動後に外部メモリへデータを書き込みが可能である必要がある。
本発明では、この書き込み動作をシリアルインタフェース手段２０ｃがシリアル通信により行なうことで入出力端子数の増加を抑制している。 
【００８２】
＜第２の実施例＞
なお、本発明の電子機器は、演算制御手段２０ａが、外部メモリ２２にデータ書き込みを行う際に、パラレルインタフェース手段２０ｅを制御してセレクタ手段２０ｆを介し外部メモリ２２にデータ送信する「高速書込」、または、シリアルインタフェース手段２０ｃを制御して外部メモリ２２にデータ送信する「通常書込」を選択するものでもよい。
このとき演算制御手段２０ａは、パラレル信号（高速書込）を選択する場合、書込命令信号を入出力手段２０ｄに送信する。
【００８３】
また、演算制御手段２０ａは、外部メモリ２２にデータ書き込みを行う際に、外部機器２３が有効または無効であるか、および外部メモリ２２が無効または有効であるかを示す識別情報を、書き込むデータに付加した送信用データを生成する（例えば最上位ビットに付加する）ものでもよい。
【００８４】
さらに、外部メモリ２２および外部機器２３は、受信データの識別情報が有効のときにデータ書き込みを行う書き込み判断手段を備えるものでもよい。
【００８５】
（動作説明）
以下、本発明の電子機器のマイクロコンピュータ２０が外部メモリ２２にデータを書き込む（上述の（２−２）に相当）場合について説明する。
【００８６】
第１の実施例で示したように、本発明の電子機器はシステムの起動完了直後では、セレクタ手段２０ｆが、セレクト信号に基づいて、入出力手段２０ｄへの経路を有効とし、パラレルインタフェース手段２２への経路を無効とするよう設定されている。
【００８７】
演算制御手段２０ａは、外部メモリ２２へデータ書き込みを行なう際、外部機器２３が無効、外部メモリ２２が有効となるよう送信データを生成する。
【００８８】
次に演算制御手段２０ａは、外部メモリ２２へデータ転送をシリアル信号で行なう（通常書込）か、パラレル信号で行なうか（高速書込）を選択する。
【００８９】
シリアル信号（通常書込）が選択された場合は、上述の第１の実施例の動作（２−２）で示した通りに動作を実行する。
【００９０】
パラレル信号（高速書込）が選択された場合、演算制御手段２０ａは、書込命令信号を入出力手段２０ｄに送信する。
入出力手段２０ｄは、演算制御手段２０ａから書込命令信号を受信すると、内蔵メモリ２０ｂからデータを読み出してパラレル通信により、セレクタ手段２０ｆ、バス２６、接続線２５を介して外部メモリ２２に送信してデータを書き込む。
【００９１】
外部メモリ２２は、入出力手段２０ｄから送信された書き込み用のデータを受信すると書き込み判断手段（図示せず）が、受信データの識別情報が有効であるか無効であるかを判断し、有効であれば、受信した書き込み用のデータに基づきデータの書込みを行う。
【００９２】
また外部機器２３は、入出力手段２０ｄから送信された書き込み用のデータを受信すると、外部機器２３の書き込み判断手段（図示せず）が、受信データの識別情報が有効であるか無効であるかを判断し、無効であれば、受信したデータを破棄する。
【００９３】
この結果、本発明の電子機器は、第１の実施例の構成に加えて、演算制御手段が外部メモリにデータ書き込みを行う際に、入出力手段を制御してセレクタ手段を介し外部メモリにデータ送信する「高速書込」、または、シリアルインタフェース手段を制御して外部メモリにデータ送信する「通常書込」、を選択することにより、低コストでシステムを高速に起動することができ、高速にデータの書込みを行うことができる点で有効である。
また、マイクロコンピュータと外部メモリとの入出力端子数（接続ピン数）を増やすことなく、システムを高速起動し高速に外部メモリにデータの書込みを行うことができる。
【００９４】
なお、「高速書込」の場合は、書き込み中、入出力手段２０ｄは、外部機器２３との信号の送受信が出来ないため、同時に使用する場合は、演算制御手段２０ａが使用のタイミング制御等を行なうものでもよい。
【００９５】
＜第３の実施例＞
なお、本発明の電子機器は、第１の実施例、第２の実施例ではシリアルパラレル変換手段と外部メモリ２２を備えるものと説明したが、特にこれに限定するものではなく、シリアルパラレル変換手段２１と外部メモリを１チップ化した、シリアル入力とパラレル出力可能な外部メモリ３０を備えるものでもよい。
【００９６】
図２は、本発明の電子機器のその他の実施例の構成説明図であり、図１と同一の構成要素については同一の符号を付し、説明を省略する。
図２において、電子機器は、シリアルパラレル変換手段２１と外部メモリ２２を１チップ化した、シリアル入力とパラレル出力可能な外部メモリ３０を備える。
【００９７】
この結果、本発明の電子機器は、上述の各実施例の効果に加えて、シリアルパラレル変換手段と外部メモリ２２を１チップ化することにより、部品数を削減することが出来る点で有効である。
【００９８】
（付記項８）
前記プログラムが、前記外部メモリから前記外部機器と前記入出力手段とのデータ送受信に用いられる接続線を介して前記内蔵メモリに送信され、
前記内蔵メモリからのデータが、前記外部メモリから前記内蔵メモリへのデータ送信とは異なる接続線を介してシリアル通信により前記外部メモリに送信されることを特徴とする請求項１〜７のいずれかに記載の電子機器。
【符号の説明】
【００９９】
２  電子機器
２０  マイクロコンピュータ
２０ａ  演算制御手段
２０ｂ  内蔵メモリ
２０ｃ  シリアルインタフェース手段
２０ｄ  入出力手段
２０ｅ  パラレルインタフェース手段
２０ｆ  セレクタ手段
２０ｇ  バス
２１  シリアルパラレル変換手段
２２  外部メモリ
２３  外部機器
２４、２５  接続線
２６  バス
【図１】
2012003380.tif 000003
【図２】
2012003380.tif 000004
【図３】
2012003380.tif 000005