(57)【要約】【課題】ピクセルクロックの周波数の変動に起因する画像の乱れを抑制する。【解決手段】第１ＯＥ発生器３２は、ピクセルクロック信号ＣＬＫを所定の設定パラメータによって規定される回数カウントすることにより、第１ＯＥ信号ＯＥ１を発生する。パルス幅測定部３４は、周波数が固定されたシステムクロック信号ＣＬＫＯＳＣを用いて第１ＯＥ信号ＯＥ１のパルス幅を測定し、当該パルス幅を示すパルス幅データＤ１を保持する。第２ＯＥ発生器３６は、システムクロック信号ＣＬＫＯＳＣを用いてパルス幅データＤ１が示すパルス幅を有する第２ＯＥ信号ＯＥ２を再生する。タイミングコントローラ１００は、ピクセルクロック信号ＣＬＫが第１周波数を有するとき第１ＯＥ信号ＯＥ１を、ピクセルクロック信号ＣＬＫが第２周波数を有するとき第２ＯＥ信号ＯＥ２を出力する。【選択図】図２
2012003122.tif 000002
【特許請求の範囲】
【請求項１】
画像ソースからのデータ信号およびピクセルクロック信号を受け、ディスプレイパネルを駆動するデータドライバおよびスキャンドライバに供給すべきドライバ制御信号を発生するタイミングコントローラであって、
前記ピクセルクロック信号を所定の設定パラメータによって規定される回数カウントすることにより、第１ドライバ制御信号を発生する第１タイミング信号発生器と、
周波数が固定されたシステムクロック信号を用いて前記第１ドライバ制御信号のパルス幅を測定し、当該パルス幅を示すパルス幅データを保持するパルス幅測定部と、
前記システムクロック信号を用いて前記パルス幅データが示すパルス幅を有する第２ドライバ制御信号を再生する第２タイミング信号発生器と、
を備え、
前記ピクセルクロック信号が第１周波数を有するとき前記第１ドライバ制御信号を、前記ピクセルクロック信号が前記第１周波数と異なる第２周波数を有するとき前記第２ドライバ制御信号を出力することを特徴とするタイミングコントローラ。
【請求項２】
前記第１、第２ドライバ制御信号を受け、前記ピクセルクロック信号が前記第１周波数を有するとき前記第１ドライバ制御信号を、前記ピクセルクロック信号が前記第２周波数を有するとき前記第２ドライバ制御信号を出力するセレクタをさらに備えることを特徴とする請求項１に記載のタイミングコントローラ。
【請求項３】
前記設定パラメータを格納するメモリをさらに備えることを特徴とする請求項１または２に記載のタイミングコントローラ。
【請求項４】
前記ピクセルクロック信号は、前記データ信号に埋め込まれたクロック信号を、前記データ信号の中のタイミング情報にもとづいて調節することにより生成されることを特徴とする請求項１または２に記載のタイミングコントローラ。
【請求項５】
前記第１、第２ドライバ制御信号は、出力イネーブル信号であることを特徴とする請求項１から４のいずれかに記載のタイミングコントローラ。
【請求項６】
ディスプレイパネルと、
前記ディスプレイパネルを駆動するデータドライバおよびスキャンドライバと、
画像ソースからのデータを受け、複数のドライバ制御信号を生成して画像データとともに前記データドライバおよび前記スキャンドライバに供給する請求項１から４のいずれかに記載のタイミングコントローラと、
を備えることを特徴とするディスプレイ装置。
【請求項７】
画像ソースからのデータ信号およびピクセルクロック信号にもとづき、ディスプレイパネルを駆動するデータドライバおよびスキャンドライバに供給すべきドライバ制御信号を発生する方法であって、
システムクロック信号を生成するステップと、
前記ピクセルクロック信号が第１周波数を有するとき、前記ピクセルクロック信号を所定の設定パラメータによって規定される回数カウントすることにより、第１ドライバ制御信号を発生するステップと、
前記システムクロック信号を用いて前記第１ドライバ制御信号のパルス幅を測定し、当該パルス幅を示すパルス幅データを保持するステップと、
前記ピクセルクロック信号が前記第１周波数と異なる第２周波数を有するとき、前記システムクロック信号を用いて前記パルス幅データが示すパルス幅を有する第２ドライバ制御信号を再生するステップと、
を備えることを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスプレイパネルの駆動技術に関し、特にスキャンドライバ（ゲートドライバ）とデータドライバ（ソースドライバ）に信号を供給するタイミングコントローラ（ＬＣＤコントローラ）に関する。
【背景技術】
【０００２】
図１は、一般的な液晶ディスプレイ（ＬＣＤ）３００の構成を示すブロック図である。ＬＣＤ３００は、ＬＣＤパネル３０２、ソースドライバ３０４、ゲートドライバ３０６、タイミングコントローラ２００を備える。ＬＣＤパネル３０２は、複数のデータ線ＤＬと、データ線ＤＬと直交するように配置される複数の走査線ＳＬと、データ線ＤＬおよび走査線ＳＬの交点にマトリクス状に配置された複数のＴＦＴ（Thin Film Transistor）を備える。ソースドライバ３０４は、各データ線ＤＬに輝度に応じた電圧を印加する。ゲートドライバ３０６は、複数の走査線ＳＬを順に選択する。
【０００３】
タイミングコントローラ２００は、画像ソース３０８からＬＣＤパネル３０２に表示すべき画像データを受ける。そしてパネルの解像度に応じたドライバ制御信号（タイミングパルス）を発生し、画像データとともにソースドライバ３０４およびゲートドライバ３０６へと供給する。タイミングコントローラ２００は、入力インタフェース部２０２、ロジック部２０４、タイミング信号発生器２０６、出力インタフェース部２０８、２１０を備える。
【０００４】
入力インタフェース部２０２は、グラフィックスプロセッサなどの画像ソース３０８とシリアルバスＢＵＳ１を介して接続される。入力インタフェース部２０２は、画像ソース３０８からの信号を受け、各画素の差動形式のＲＧＢデータＲＧＢＰ／Ｎと、差動形式のピクセルクロック信号ＣＬＫＰ／Ｎ、データイネーブル信号ＤＥ、垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃを取得して、それらをロジック部２０４へと出力する。ロジック部２０４は、画像データＲＧＢＰ／Ｎに必要な信号処理を施し、出力インタフェース部２０８へと出力する。出力インタフェース部２０８は、ソースドライバ３０４とＲＳＤＳ規格（Reduced Swing Differential Signaling）やＬＶＤＳ規格（Low Voltage Differential Signaling）のバスを介して接続されており、画像データを出力する。
【０００５】
タイミング信号発生器２０６は、ロジック部２０４が発生した基準信号ＲＥＦを受ける。タイミング信号発生器２０６は、基準信号ＲＥＦにもとづき、たとえば以下のドライバ制御信号を発生する。
・スタートパルス（ＳＴＨ）
・ラッチパルス（ＬＯＡＤ）
・交流化信号（ＰＯＬ）
・垂直シフト方向入出力信号（ＳＴＶ）
・垂直転送クロック（ＣＰＶ）
・出力イネーブル（ＯＥ）
【０００６】
これらのドライバ制御信号は、出力インタフェース部２１０を介して、ソースドライバ３０４およびゲートドライバ３０６へと供給される。
【０００７】
タイミング信号発生器２０６が発生する各種ドライバ制御信号のパルス幅や発生タイミングは、パネルの解像度（ＳＶＧＡ、ＸＧＡなど）に応じて固有の値に定められる。従来のタイミングコントローラは、各パネルの解像度と、各ドライバ制御信号のパルス幅やエッジのタイミングの関係を規定するテーブルを、その内部あるいは外部のＲＯＭ（Read Only Memory）２１２に保持していた。そしてタイミング信号発生器２０６は、ＬＣＤパネル３０２の解像度を示す信号（解像度設定信号）を受け、ＲＯＭ２１２を参照することにより、パルス幅やエッジのタイミングを示すデータを読み出し、各ドライバ制御信号を発生していた。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００７−２０６２３１号公報
【特許文献２】特開２０００−３１４８６８号公報
【特許文献３】特開２００２−２６８６１２号公報
【特許文献４】特開２００５−１２２２０６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
近年、省電力化を目的として、画像データの内容に応じて、リフレッシュレートを変化させるテクノロジーが導入され始めている。すなわち、動きが存在する通常の画像を表示する場合、６０Ｈｚのリフレッシュレートで、動きが小さな画像を表示する場合には、５０Ｈｚ、あるいは４０Ｈｚといった低いリフレッシュレートで、タイミングコントローラ２００に画像データが入力される。リフレッシュレートが変化すると、ピクセルクロック信号ＣＬＫＰ／Ｎの周波数がそれに応じて変化する。
【００１０】
一方、各ドライバ制御信号のパルス幅やエッジのタイミングを規定する設定パラメータは、ピクセルクロック信号ＣＬＫＰ／Ｎの周期を単位として記述される。したがって、ピクセルクロック信号ＣＬＫＰ／Ｎの周波数がダイナミックに変化する場合には、同じ設定パラメータにもとづいて生成されるドライバ制御信号のパルス幅やタイミングがそれに追従してダイナミックに変化する。
【００１１】
ところが、ドライバ制御信号には、そのパルス幅やタイミングが、周波数によって変動しないことが望ましいものがある。具体的には、出力イネーブル（ＯＥ）のパルス幅（アサートされる期間）が変動すると、ディスプレイパネルに表示される画像に乱れが生ずる場合がある。
【００１２】
本発明は係る状況に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、ピクセルクロックの周波数の変動に起因する画像の乱れを抑制可能なタイミングコントローラの提供にある。
【課題を解決するための手段】
【００１３】
本発明のある態様は、画像ソースからのデータ信号およびピクセルクロック信号を受け、ディスプレイパネルを駆動するデータドライバおよびスキャンドライバに供給すべきドライバ制御信号を発生するタイミングコントローラに関する。タイミングコントローラは、ピクセルクロック信号を所定の設定パラメータによって規定される回数カウントすることにより、第１ドライバ制御信号を発生する第１タイミング信号発生器と、周波数が固定されたシステムクロック信号を用いて第１ドライバ制御信号のパルス幅を測定し、当該パルス幅を示すパルス幅データを保持するパルス幅測定部と、システムクロック信号を用いてパルス幅データが示すパルス幅を有する第２ドライバ制御信号を再生する第２タイミング信号発生器と、を備える。ピクセルクロック信号が第１周波数を有するとき第１ドライバ制御信号を、ピクセルクロック信号が第１周波数と異なる第２周波数を有するとき第２ドライバ制御信号を出力する。
【００１４】
この態様によると、ピクセルクロック信号の周波数が変化しても、ドライバ制御信号のパルス幅を保つことができる。その結果、ピクセルクロックの周波数の変動に起因する画像の乱れを防止できる。
【００１５】
ある態様のタイミングコントローラは、第１、第２ドライバ制御信号を受け、ピクセルクロック信号が第１周波数を有するとき第１ドライバ制御信号を、ピクセルクロック信号が第２周波数を有するとき第２ドライバ制御信号を出力するセレクタをさらに備えてもよい。
【００１６】
ある態様のタイミングコントローラは、設定パラメータを格納するメモリをさらに備えてもよい。
【００１７】
ピクセルクロック信号は、データ信号に埋め込まれたクロック信号を、データ信号の中のタイミング情報にもとづいて調節することにより生成されてもよい。
【００１８】
第１、第２ドライバ制御信号は、出力イネーブル（ＯＥ）信号であってもよい。
【００１９】
本発明の別の態様は、ディスプレイ装置である。この装置は、ディスプレイパネルと、ディスプレイパネルを駆動するデータドライバおよびスキャンドライバと、画像ソースからのデータを受け、複数のドライバ制御信号を生成して画像データとともにデータドライバおよびスキャンドライバに供給する上述のタイミングコントローラと、を備える。
【００２０】
本発明のさらに別の態様は、画像ソースからのデータ信号およびピクセルクロック信号にもとづき、ディスプレイパネルを駆動するデータドライバおよびスキャンドライバに供給すべきドライバ制御信号を発生する方法に関する。この方法は、システムクロック信号を生成するステップと、ピクセルクロック信号が第１周波数を有するとき、ピクセルクロック信号を所定の設定パラメータによって規定される回数カウントすることにより、第１ドライバ制御信号を発生するステップと、システムクロック信号を用いて第１ドライバ制御信号のパルス幅を測定し、当該パルス幅を示すパルス幅データを保持するステップと、ピクセルクロック信号が第１周波数と異なる第２周波数を有するとき、システムクロック信号を用いてパルス幅データが示すパルス幅を有する第２ドライバ制御信号を再生するステップと、を備える。
【００２１】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２２】
本発明のある態様のタイミングコントローラによれば、ピクセルクロックの周波数の変動に起因する画像の乱れを防止できる。
【図面の簡単な説明】
【００２３】
【図１】一般的な液晶ディスプレイの構成を示すブロック図である。
【図２】実施の形態に係るタイミングコントローラを備えるディスプレイ装置の構成を示すブロック図である。
【図３】図３（ａ）、（ｂ）は、図２のタイミングコントローラの動作を示すタイムチャートである。
【図４】変形例に係るタイミングコントローラの入力インタフェース部の一部の構成を示すブロック図である。
【発明を実施するための形態】
【００２４】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２５】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００２６】
図２は、実施の形態に係るタイミングコントローラ１００を備えるディスプレイ装置１の構成を示すブロック図である。ディスプレイ装置１は、ＬＣＤパネル２、ソースドライバ４、ゲートドライバ６、タイミングコントローラ１００を備える。
【００２７】
ＬＣＤパネル２は、複数のデータ線ＤＬと、データ線ＤＬと直交するように配置される複数の走査線ＳＬと、データ線ＤＬおよび走査線ＳＬの交点にマトリクス状に配置された複数のＴＦＴ（Thin Film Transistor）を備える。ソースドライバ４は、各データ線に輝度に応じた電圧を印加する。ゲートドライバ６は、複数の走査線を順に選択する。
【００２８】
ディスプレイ装置１は、パーソナルコンピュータのグラフィックスプロセッサや、テレビ受像器のチューナユニットをはじめとする画像ソース８と、ＨＤＭＩ規格、ＤＶＩ規格、ＤｉｓｐｌａｙＰｏｒｔ規格などのデジタルインタフェースを介して接続されている。そしてクロックラインとデータラインを介した２線シリアル伝送によって、ＬＣＤパネル２に表示すべき画像データが画像ソース８からディスプレイ装置１へと伝送される。
【００２９】
ディスプレイ装置１のタイミングコントローラ１００は、画像ソース８からＬＣＤパネル３０２に表示すべき画像データを受ける。タイミングコントローラ１００は、ＬＣＤパネル２の解像度に応じたドライバ制御信号（タイミングパルス）を発生し、画像データとともにゲートドライバ６およびソースドライバ４へと供給する。
【００３０】
タイミングコントローラ１００は、ＲＯＭ１０、入力インタフェース部１２、ロジック部１４、画像用の出力インタフェース部１６、オシレータ１８、タイミング信号発生器３０、出力インタフェース部２４を備える。
【００３１】
オシレータ１８は、所定の周波数で発振し、システムクロック信号ＣＬＫＯＳＣを生成する。
【００３２】
入力インタフェース部１２は、画像ソース８からの画像データを受け、ＲＧＢの画像データＲＧＢＰ／Ｎと、ピクセルクロック信号ＣＬＫＰ／Ｎ（以下、単にＣＬＫとも記す）、データイネーブル信号ＤＥ、垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃを取得して、それらをロジック部１４へと出力する。ロジック部１４は、画像データＲＧＢＰ／Ｎに必要な信号処理を施し、出力インタフェース部１６へと出力する。
【００３３】
ここで、画像ソース８からの画像データのリフレッシュレートは、通常の６０Ｈｚと、それより低い周波数（たとえば５０Ｈｚ、もしくは４０Ｈｚ）で変化する。
ピクセルクロック信号ＣＬＫの周波数は、リフレッシュレートに応じて変化する。具体的には、ピクセルクロック信号ＣＬＫの周波数は、リフレッシュレートが６０Ｈｚの通常時に対応する第１周波数ｆ１と、リフレッシュレートが低下したときに対応する第２周波数ｆ２のいずれかをとりうる。
【００３４】
画像用の出力インタフェース部１６は、ソースドライバ４とＲＳＤＳ規格（Reduced Swing Differential Signaling）やＬＶＤＳ規格（Low Voltage Differential Signaling）のバスを介して接続されており、画素ごとの画像データ（ＲＧＢデータ）を順に出力する。
【００３５】
ロジック部１４は入力された信号にもとづいて、各フレームの所定のタイミングにおいてアサートされる基準信号（スタートトリガ）ＲＥＦを発生し、タイミング信号発生器３０へと出力する。
【００３６】
タイミング信号発生器３０は、以下のドライバ制御信号を発生する。当業者には各ドライバ制御信号の名称および記号が、メーカ、ベンダーによって異なる場合があることが理解される。
【００３７】
１．ソースドライバに対するドライバ制御信号
１．１  スタートパルス（ＳＴＨ）
ソースドライバ４およびゲートドライバ６はそれぞれ、ＬＣＤパネル２のパネルサイズ（解像度）に応じて、複数個がカスケード接続される。タイミングコントローラ１００から出力された画像データおよびドライバ制御信号は、複数のソースドライバ４を順に経由していく。複数のソースドライバ４は、スタートパルスＳＴＨをシフトレジスタのように順に先送りする。スタートパルスＳＴＨが入力されているソースドライバ４が、画像データを取り込む。
【００３８】
１．２  ラッチパルス（ＬＯＡＤ）
ラッチパルスＬＯＡＤは、１走査ラインごとにアサートされる。ソースドライバ４は、ラッチパルスＬＯＡＤがアサートされると、１走査線分の画像データを取り込む。
【００３９】
１．３  交流化信号（ＰＯＬ）
ソースドライバ４は、極性を交互に反転しながらＬＣＤパネル２を駆動する。交流化信号ＰＯＬによってソースドライバ４の極性が決定される。
【００４０】
２．ゲートドライバに対するドライバ制御信号
２．１  垂直シフト方向入出力信号（ＳＴＶ）
カスケード接続された複数のゲートドライバ６へと供給される。垂直シフト方向入出力信号ＳＴＶは、複数のゲートドライバ６によって順にシフトされる。
【００４１】
２．２  垂直転送クロック（ＣＰＶ）
各ゲートドライバ６は、入力された上述の垂直シフト方向入出力信号ＳＴＶを、この垂直転送クロックＣＰＶのポジティブエッジのタイミングで取り込む。
【００４２】
２．３  出力イネーブル（ＯＥ）
ゲートドライバ６の出力端子の状態を制御するデータである。出力イネーブルＯＥがアサートされると、走査線ＳＬに駆動電圧が印加され、ネゲートされると走査線ＳＬの電位が固定される。
【００４３】
ドライバ制御信号のパルス幅や発生タイミングは、パネルの解像度に応じて固有の値に定められる。ドライバ制御信号は、出力インタフェース部２４を介して、ソースドライバ４およびゲートドライバ６へと供給される。
【００４４】
パネルの解像度は、外部からデータとして与えられてもよいし、タイミングコントローラ１００が画像ソース８からのデータにもとづいて検出してもよい。
【００４５】
ＲＯＭ１０には、各解像度ごと、各ドライバ制御信号の発生に必要な設定パラメータが格納される。この設定パラメータは、各ドライバ制御信号のパルス幅、ポジティブエッジのタイミング、ネガティブエッジのタイミング、ポジティブエッジの傾き、ネガティブエッジの傾きなどを、入力クロックの周期を単位として規定する。なお設定パラメータは、演算によって算出してもよい。
【００４６】
ＲＯＭ１０からタイミング信号発生器３０には、現在接続されるＬＣＤパネル２の解像度に応じた設定パラメータが読み出される。
【００４７】
タイミング信号発生器３０は、ＲＯＭ１０からの設定パラメータＰＲＭを用いて各ドライバ制御信号を発生する。タイミング信号発生器３０は、ピクセルクロック信号ＣＬＫをカウントするカウンタ（タイマ）を備える。
【００４８】
出力インタフェース部２４は、タイミング信号発生器３０が発生したドライバ制御信号をソースドライバ４およびゲートドライバ６へと出力する。
【００４９】
続いてタイミング信号発生器３０の構成を説明する。図２のタイミング信号発生器３０は、出力イネーブル信号（以下、ＯＥ信号）を生成するブロックのみを示しており、その他のドライバ制御信号を生成するブロックは省略している。
【００５０】
タイミング信号発生器３０は、第１タイミング信号発生器（以下、第１ＯＥ発生器という）３２、パルス幅測定部３４、第２タイミング信号発生器（以下、第２ＯＥ発生器という）３６、セレクタ３８、周波数検出部４０を備える。
【００５１】
第１ＯＥ発生器３２は、ＲＯＭ１０から、ＯＥ信号を生成するために必要な設定パラメータＰＲＭ１、ＰＲＭ２を受ける。設定パラメータＰＲＭ１は、スタートトリガＳＴＨからＯＥ信号がアサートされるタイミング（ネガティブエッジ）までの時間τ１を、ピクセルクロック信号ＣＬＫの通常の周期ＴＣＬＫ１を単位として規定する。ピクセルクロック信号ＣＬＫの通常の周期ＴＣＬＫ１は、画像ソース８からのデータが、通常のリフレッシュレート、具体的には６０Ｈｚのリフレッシュレートで入力される場合の周期であり、ＴＣＬＫ１＝１／ｆ１である。設定パラメータＰＲＭ１の値がＹ１であるとき、
τ１＝ＴＣＬＫ１×Ｙ１
で与えられる。なお、リフレッシュレートが低下したときのピクセルクロック信号ＣＬＫの周期ＴＣＬＫ２は、ＴＣＬＫ２＝１／ｆ２で与えられ、そのときのτ１は、
τ１＝ＴＣＬＫ２×Ｙ１
となる。
【００５２】
設定パラメータＰＲＭ２は、ＯＥ信号がアサート（ローレベル）される期間τ２、つまりＯＥ信号のパルス幅を、ピクセルクロック信号ＣＬＫの通常の周期ＴＣＬＫ１を単位として規定する。設定パラメータＰＲＭ２の値がＹ２であるとき、
τ２＝ＴＣＬＫ１×Ｙ２
で与えられる。
【００５３】
第１ＯＥ発生器３２は、ピクセルクロック信号ＣＬＫを、設定パラメータＰＲＭ１、ＰＲＭ２によって規定される回数カウントすることにより、第１ＯＥ信号ＯＥ１を発生する。
【００５４】
パルス幅測定部３４は、周波数が固定されたシステムクロック信号ＣＬＫＯＳＣを用いて、第１ＯＥ信号ＯＥ１のパルス幅を測定し、このパルス幅を示すパルス幅データＤ１を保持する。
【００５５】
第２ＯＥ発生器３６は、システムクロック信号ＣＬＫＯＳＣを用いて、パルス幅データＤ１が示すパルス幅を有する第２ＯＥ信号ＯＥ２を再生する。なお、第２ＯＥ信号ＯＥ２がローレベルに遷移するタイミングは、パラメータＰＲＭ１およびピクセルクロック信号ＣＬＫを利用して生成される。
【００５６】
周波数検出部４０は、ピクセルクロック信号ＣＬＫを受け、その周波数を検出する。たとえば周波数検出部４０は、ピクセルクロック信号ＣＬＫの周期を、システムクロック信号ＣＬＫＯＳＣを利用してカウントするカウンタであってもよい。周波数検出部４０は、ピクセルクロック信号ＣＬＫの周波数を示すデータＤ２を出力する。
【００５７】
セレクタ３８は、第１ＯＥ信号ＯＥ１、第２ＯＥ信号ＯＥ２を受ける。セレクタ３８は、ピクセルクロック信号ＣＬＫが第１周波数ｆ１を有するとき、第１ＯＥ信号ＯＥ１を、ピクセルクロック信号ＣＬＫが第２周波数ｆ２を有するとき第２ＯＥ信号ＯＥ２を出力する。
【００５８】
出力インタフェース部２４によって選択されたＯＥ信号は、出力インタフェース部２４を介してゲートドライバ６へと出力される。
【００５９】
以上がタイミングコントローラ１００の構成である。続いてその動作を説明する。
図３（ａ）、（ｂ）は、図２のタイミングコントローラ１００の動作を示すタイムチャートである。図３（ａ）は、リフレッシュレートが通常の場合、図３（ｂ）は、リフレッシュレートが低下した場合を示す。
【００６０】
リフレッシュレートが通常の６０Ｈｚの場合、周波数検出部４０によってクロック信号ＣＬＫの周波数がｆ１であることが検出される。第１ＯＥ発生器３２は、スタートパルスＳＴＨがアサートされた後、τ１＝ＴＣＬＫ１×Ｙ１後に第１ＯＥ信号ＯＥ１をアサート（ローレベル）する。そして第１ＯＥ発生器３２は、それからτ２＝ＴＣＬＫ１×Ｙ２経過後に第１ＯＥ信号ＯＥ１をネゲート（ハイレベル）する。セレクタ３８は、このように生成される第１ＯＥ信号ＯＥ１を出力する。
【００６１】
このときの第１ＯＥ信号ＯＥ１のパルス幅τ２は、パルス幅測定部３４により、システムクロック信号ＣＬＫＯＳＣを用いて測定される。パルス幅τ２を示すデータＤ１の値Ｙ３は、システムクロック信号ＣＬＫＯＳＣの周期ＴＯＳＣ（＝１／ｆＯＳＣ）を用いて、
Ｙ３＝τ２／ＴＯＳＣ
で与えられる。このデータＤ１は保持される。
【００６２】
リフレッシュレートが低下したときの動作を図３（ｂ）を参照して説明する。リフレッシュレートの低下は、周波数検出部４０によって検出される。第２ＯＥ発生器３６は、スタートパルスＳＴＨがアサートされた後、τ１＝ＴＣＬＫ２×Ｙ１後に第２ＯＥ信号ＯＥ２をアサート（ローレベル）する。そして第２ＯＥ発生器３６は、それからτ２’＝ＴＯＳＣ×Ｙ３経過後に第２ＯＥ信号ＯＥ２をネゲート（ハイレベル）する。
セレクタ３８は、このように生成される第２ＯＥ信号ＯＥ２を出力する。
【００６３】
以上がタイミングコントローラ１００の動作である。
このように、実施の形態に係るタイミングコントローラ１００によればリフレッシュレートが変化しても、ＯＥ信号のパルス幅τ２を一定に保つことができるため、画像の乱れを抑制することができる。
【００６４】
リフレッシュレートによらずにパルス幅τ２を一定に保つためには、複数のリフレッシュレートに対応するピクセルクロック信号ＣＬＫの周波数ごとに、設定パラメータＰＲＭ２をＲＯＭ１０に格納しておくことも考えられる。しかしながら、プラットフォームの変更によって、低下時のリフレッシュレートが変更されると、そのＲＯＭの設定パラメータを書き換える必要が生ずる。またリフレッシュレートが連続的に変化するアプリケーションに対応することができない。
【００６５】
これに対して、実施の形態に係るタイミングコントローラ１００によれば、リフレッシュレートがどのように変化しても、設定パラメータを書き換える必要がなく、パルス幅τ２を一定に保つことができる。
【００６６】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００６７】
実施の形態では、画像データＲＧＢＰ／Ｎとピクセルクロック信号ＣＬＫＰ／Ｎが別々に入力される場合を説明したが、本発明はそれに限定されない。たとえばＤｉｓｐｌａｙＰｏｒｔ規格のインタフェースのように、クロック信号が画像データに埋め込まれている場合にも本発明は有効である。
【００６８】
図４は、変形例に係るタイミングコントローラの入力インタフェース部の一部の構成を示すブロック図である。図４の入力インタフェース部１２ａは、たとえばＤｉｓｐｌａｙＰｏｒｔインタフェースに対応する。画像ソース（不図示）からの差動入力データＤＡＴＡには、クロック信号ＣＬＫＳＹＳが埋め込まれている。このクロック信号ＣＬＫＳＹＳの周波数は、リフレッシュレートによらず固定されている。ＣＤＲ（Clock Data Recovery）回路４２は、クロック信号ＣＬＫＳＹＳを抽出、再生する。再生されたクロック信号ＣＬＫＳＹＳは、タイミングコントローラ１００ａのシステムクロックとして利用される。
【００６９】
ラッチ回路４４は、再生されたクロック信号ＣＬＫＳＹＳを利用して、入力データＤＡＴＡをラッチする。入力データＤＡＴＡは、各種タイミング情報を含んでいる。パラメータ検出部４６は、入力データＤＡＴＡの中からタイミング情報を抽出する。
【００７０】
タイミング情報は、周波数の設定値Ｄ３を含む。ＰＬＬ（Phase Locked Loop）回路４８は、クロック信号ＣＬＫＳＹＳおよび設定値Ｄ３にもとづき、クロック信号ＣＬＫＳＹＳの周波数を調節し、リフレッシュレートに応じた周波数ｆ１もしくはｆ２を有するピクセルクロック信号ＣＬＫを生成する。設定値Ｄ３はクロック信号ＣＬＫＳＹＳに応じて変化するため、パラメータ検出部４６は、図２の周波数検出部４０としても機能する。
【００７１】
このように入力インタフェース部１２の構成を変更することにより、実施の形態に係るタイミングコントローラ１００は、さまざまなフォーマットで伝送される画像データを受けることができる。そして、画像データのリフレッシュレートが変更された場合においても、ＯＥ信号のパルス幅を固定することができるため、画像の乱れを防止できる。
【００７２】
実施の形態では、リフレッシュレートの変更にかかわらずパルス幅を固定すべきドライバ制御信号としてＯＥ信号を例に説明したが、ＯＥ信号の他にも、パルス幅を固定すべき信号が存在する場合には、その信号にも同様のアーキテクチャを適用することができる。
【００７３】
以上、実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎないことはいうまでもなく、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められることはいうまでもない。
【符号の説明】
【００７４】
１…ディスプレイ装置、２…ＬＣＤパネル、４…ソースドライバ、６…ゲートドライバ、８…画像ソース、１００…タイミングコントローラ、１０…ＲＯＭ、１２…入力インタフェース部、１４…ロジック部、１６…出力インタフェース部、１８…オシレータ、２４…出力インタフェース部、３０…タイミング信号発生器、３２…第１ＯＥ発生器、３４…パルス幅測定部、３６…第２ＯＥ発生器、３８…セレクタ、４０…周波数検出部、４２…ＣＤＲ回路、４４…ＰＬＬ回路。
【図１】
2012003122.tif 000003
【図２】
2012003122.tif 000004
【図３】
2012003122.tif 000005
【図４】
2012003122.tif 000006