(57)【要約】【課題】確実に上下導通が回避され、正確に電圧出力が実行される、安価で変換効率の高い安定駆動のインバータ制御回路を提供する。【解決手段】スイッチング素子２３〜２５からなる上アーム側スイッチング回路と、スイッチング素子２６〜２８からなると共に、上アーム側スイッチング回路よりスイッチング速度が低速の下アーム側スイッチング回路と、上・下アーム側スイッチング回路を駆動する制御手段２９とを備え、制御手段２９は、下アーム側スイッチング回路のオフから上アーム側スイッチング回路のオンまでの第一のデッドタイム時間が、上アーム側スイッチング回路のオフから下アーム側スイッチング回路のオンまでの第二のデッドタイム時間より大としたもので、上アーム側に高速のスイッチング素子２３〜２５を、下アーム側に低速のスイッチング素子２６〜２８を使用しても、確実に上下導通が回避される。【選択図】図１
2012249448.tif 000002
【特許請求の範囲】
【請求項１】
それぞれスイッチング素子からなる複数の上アーム側スイッチング回路と、同じくそれぞれスイッチング素子からなると共に、前記上アーム側スイッチング回路よりスイッチング速度が低速の複数の下アーム側スイッチング回路と、前記上アーム側スイッチング回路と前記下アーム側スイッチング回路を駆動する制御手段とを備え、前記制御手段は、前記下アーム側スイッチング回路のオフから前記上アーム側スイッチング回路のオンまでの時間差である第一のデッドタイム時間が、前記上アーム側スイッチング回路のオフから前記下アーム側スイッチング回路のオンまでの時間差である第二のデッドタイム時間より大に設定することを特徴とするインバータ制御回路。
【請求項２】
第一のデッドタイム時間を、上アーム側スイッチング回路のスイッチング素子のスイッチング時間より大の値とし、第二のデッドタイム時間を、下アーム側スイッチング回路のスイッチング素子のスイッチング時間より大の値に設定することを特徴とする請求項１に記載のインバータ制御回路。
【請求項３】
それぞれスイッチング素子からなる複数の上アーム側スイッチング回路と、同じくそれぞれスイッチング素子からなると共に、前記上アーム側スイッチング回路よりスイッチング速度が高速の複数の下アーム側スイッチング回路と、前記上アーム側スイッチング回路と前記下アーム側スイッチング回路を駆動する制御手段とを備え、前記制御手段は、前記下アーム側スイッチング回路のオフから前記上アーム側スイッチング回路のオンまでの時間差である第一のデッドタイム時間が、前記上アーム側スイッチング回路のオフから前記下アーム側スイッチング回路のオンまでの時間差である第二のデッドタイム時間より小に設定することを特徴とするインバータ制御回路。
【請求項４】
第一のデッドタイム時間を、下アーム側スイッチング回路のスイッチング素子のスイッチング時間より大の値とし、第二のデッドタイム時間を、上アーム側スイッチング回路のスイッチング素子のスイッチング時間より大の値に設定することを特徴とする請求項３に記載のインバータ制御回路。
【請求項５】
制御手段は、パルス周期をカウントする三角波カウンタと、出力変調率と前記三角波カウンタの値を比較し正相パルス信号および負相パルス信号を出力する比較器と、第一のデッドタイム時間が設定され正相パルス信号をその時間遅延する機能を有した正相遅延タイマと、第二のデッドタイム時間が設定され負相パルス信号をその時間遅延する機能を有した負相遅延タイマとを含んだことを特徴とする請求項１〜４のいずれか１項に記載のインバータ制御回路。
【請求項６】
上アーム側スイッチング回路と下アーム側スイッチング回路間から出力される電流の向きに応じて、前記上アーム側スイッチング回路と前記下アーム側スイッチング回路のスイッチング時間を補正することを特徴とする請求項１〜５のいずれか１項に記載のインバータ制御回路。
【請求項７】
上アーム側スイッチング回路と下アーム側スイッチング回路間から電流が流れ出す方向に流れる場合、前記上アーム側スイッチング回路のスイッチング時間を、第一のデッドタイム時間と第二のデッドタイム時間の和の半分の時間増加させ、前記下アーム側スイッチング回路のスイッチング時間を、前記第一のデッドタイム時間と前記第二のデッドタイム時間の平均値の半分の時間減少させることを特徴とする請求項６に記載のインバータ制御回路。
【請求項８】
上アーム側スイッチング回路と下アーム側スイッチング回路間から電流が流れ込む方向に
流れる場合、前記上アーム側スイッチング回路のスイッチング時間を、第一のデッドタイム時間と第二のデッドタイム時間の和の半分の時間減少させ、前記下アーム側スイッチング回路のスイッチング時間を、前記第一のデッドタイム時間と前記第二のデッドタイム時間の平均値の半分の時間増加させることを特徴とする請求項６に記載のインバータ制御回路。
【請求項９】
上アーム側スイッチング回路と下アーム側スイッチング回路を構成する２種類のスイッチング素子の内、より高速なスイッチング素子を、窒化ガリウム（ＧａＮ）半導体とし、より低速なスイッチング素子を、ＩＧＢＴにより構成したことを特徴とする請求項１〜８のいずれか１項に記載のインバータ制御回路。
【請求項１０】
上アーム側スイッチング回路と下アーム側スイッチング回路を構成する２種類のスイッチング素子の内、より高速なスイッチング素子を、窒化ガリウム（ＧａＮ）半導体とし、より低速なスイッチング素子を、ＭＯＳＦＥＴにより構成したことを特徴とする請求項１〜８のいずれか１項に記載のインバータ制御回路。
【請求項１１】
吸引力を発生させるファンモータと、請求項１〜１０のいずれか１項に記載のインバータ制御回路を備え、前記ファンモータを前記インバータ制御回路で駆動することを特徴とする電気掃除機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数個のスイッチング素子により構成され、直流電力を、所望の周波数の交流に変換し、モータなどの負荷の駆動を行うインバータ制御回路、およびそれを用いた電気掃除機に関するものである。
【背景技術】
【０００２】
従来の、電源からの入力電力を、所望の周波数の交流に変換し、モータ駆動などに使用するいわゆるインバータ制御回路においては、電源電圧の印加方向に従って上流側および下流側の２つのスイッチング素子の直列回路を複数有するスイッチング回路が一般的である。上流側、いわゆる上アームのスイッチング素子、下流側、いわゆる下アームのスイッチング素子としては、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）やＭＯＳＦＥＴなどが広く使用されている。
【０００３】
従来のインバータ制御回路においては、スイッチング回路の上・下アームすべてのスイッチング素子を同じ素子で構成していた。一方、例えば、特許文献１に示すように、上アーム３相に高速のスイッチングが可能なＩＧＢＴやＭＯＳＦＥＴを用い、下アーム３相にバイポーラトランジスタを用いることにより、安価な構成で直流電動機の駆動時における電磁音、振動や騒音の発生を抑制することを可能にしたインバータ制御回路が提案されている。
【０００４】
また、例えば、特許文献２に示すような別の従来のインバータ制御回路においては、上アームにＩＧＢＴを、下アームにＭＯＳＦＥＴを用い、少なくとも一つの直列回路のＩＧＢＴをオン、オフし、別の少なくとも一つの直列回路のＭＯＳＦＥＴをオンする複数相通電を順次切り替えることにより、高負荷から低負荷までの広範囲にわたって損失の低減を実現している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平７−３１１８２号公報
【特許文献２】特開２００７−７４８５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、このような従来のインバータ制御回路においては、上アームと下アームのスイッチング素子が異なるため、スイッチング時間が異なり、上アームと下アームの上下導通を防ぐためのデッドタイム時間は、スイッチング時間が遅い素子に合わせて、十分長い時間をとる必要があり、このため、デッドタイム時間が長くなり、それに伴い、インバータ制御回路の出力電圧の歪が増大し、負荷であるモータなどに流れる電流波形も歪が大きくなる、という課題があった。
【０００７】
また、デッドタイム時間に起因して、出力電圧が歪むことに対する対策として、出力電圧を電流の流れる方向に合わせて補正する、いわゆるデッドタイム補正を行う場合においても、各スイッチング素子の特性が異なるため、正確なデッドタイム補正を行うことが困難であり、それによりインバータ制御回路の出力電圧の歪が増大し、負荷であるモータなどに流れる電流波形の歪が大きくなる課題もあった。
【０００８】
本発明は、かかる点に鑑みてなされたものであり、上・下アームにそれぞれ異なった種
類のスイッチング素子を用いたインバータ制御回路において、その出力電圧を正確に制御することにより、負荷となるモータなどの効率向上を図ることができるインバータ制御回路及び、安価で、駆動効率が高く、動作の安定した電気掃除機を提供することを目的としている。
【課題を解決するための手段】
【０００９】
上記従来の課題を解決するために、本発明のインバータ制御回路は、それぞれスイッチング素子からなる複数の上アーム側スイッチング回路と、同じくそれぞれスイッチング素子からなると共に、前記上アーム側スイッチング回路よりスイッチング速度が低速の複数の下アーム側スイッチング回路と、前記上アーム側スイッチング回路と前記下アーム側スイッチング回路を駆動する制御手段とを備え、前記制御手段は、前記下アーム側スイッチング回路のオフから前記上アーム側スイッチング回路のオンまでの時間差である第一のデッドタイム時間が、前記上アーム側スイッチング回路のオフから前記下アーム側スイッチング回路のオンまでの時間差である第二のデッドタイム時間より大に設定するもので、上アーム側に高速のスイッチング素子を、下アーム側に低速のスイッチング素子を使用したインバータ制御回路においても、確実に上下導通が回避されると共に、正確な電圧の出力が実現される。
【００１０】
又、本発明のインバータ制御回路は、それぞれスイッチング素子からなる複数の上アーム側スイッチング回路と、同じくそれぞれスイッチング素子からなると共に、前記上アーム側スイッチング回路よりスイッチング速度が高速の複数の下アーム側スイッチング回路と、前記上アーム側スイッチング回路と前記下アーム側スイッチング回路を駆動する制御手段とを備え、前記制御手段は、前記下アーム側スイッチング回路のオフから前記上アーム側スイッチング回路のオンまでの時間差である第一のデッドタイム時間が、前記上アーム側スイッチング回路のオフから前記下アーム側スイッチング回路のオンまでの時間差である第二のデッドタイム時間より小に設定するもので、上アーム側に低速のスイッチング素子を、下アーム側に高速のスイッチング素子を使用したインバータ制御回路においても、確実に上下導通が回避されると共に、正確な電圧の出力が実現される。
【００１１】
本発明の電気掃除機は、吸引力を発生させるファンモータと、請求項１〜１０のいずれか１項に記載のインバータ制御回路を備え、前記ファンモータを前記インバータ制御回路で駆動するもので、安価で駆動効率の高い、安定動作の電気掃除機が実現される。
【発明の効果】
【００１２】
本発明のインバータ制御回路は、確実に上下導通が回避され、正確に電圧出力が実行され、安価で変換効率が高く、安定して負荷を駆動できるもので、また、そのインバータ制御回路を電気掃除機に用いることで、安価で駆動効率の高い、安定動作の電気掃除機を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１の実施の形態に係るインバータ制御回路の詳細構成を示す構成図
【図２】同インバータ制御回路の制御手段内において上・下アームの駆動パルスを生成する制御ブロックの１相分の構成を示す構成図
【図３】インバータ制御回路のデッドタイムを同じ値とした従来の制御方法を適用した場合の、制御手段内における上・下アームの駆動パルスを生成するタイミング図
【図４】同インバータ制御回路のスイッチング電圧波形を表す特性図
【図５】同インバータ制御回路の制御手段内における上・下アームの駆動パルスを生成するタイミング図
【図６】本発明の第２の実施の形態に係るインバータ制御回路の詳細構成を示す構成図
【図７】同インバータ制御回路のスイッチング電圧波形を表す特性図
【図８】同インバータ制御回路の制御手段内における上・下アームの駆動パルスを生成するタイミング図
【図９】本発明の第３の実施の形態に係るインバータ制御回路の制御手段内における上・下アームの駆動パルスを生成するタイミング図
【図１０】同インバータ制御回路の制御手段内における上・下アームの駆動パルスを生成するタイミング図
【図１１】本発明の第４の実施の形態に係る電気掃除機の概要構成を示す概要図
【発明を実施するための形態】
【００１４】
第１の発明は、それぞれスイッチング素子からなる複数の上アーム側スイッチング回路と、同じくそれぞれスイッチング素子からなると共に、前記上アーム側スイッチング回路よりスイッチング速度が低速の複数の下アーム側スイッチング回路と、前記上アーム側スイッチング回路と前記下アーム側スイッチング回路を駆動する制御手段とを備え、前記制御手段は、前記下アーム側スイッチング回路のオフから前記上アーム側スイッチング回路のオンまでの時間差である第一のデッドタイム時間が、前記上アーム側スイッチング回路のオフから前記下アーム側スイッチング回路のオンまでの時間差である第二のデッドタイム時間より大に設定するもので、上アーム側に高速のスイッチング素子を、下アーム側に低速のスイッチング素子を使用したインバータ制御回路においても、確実に上下導通が回避されると共に、正確な電圧の出力が実現される。
【００１５】
第２の発明は、特に、第１の発明の第一のデッドタイム時間を、上アーム側スイッチング回路のスイッチング素子のスイッチング時間より大の値とし、第二のデッドタイム時間を、下アーム側スイッチング回路のスイッチング素子のスイッチング時間より大の値に設定するもので、上アーム側に高速のスイッチング素子を、下アーム側に低速のスイッチング素子を使用したインバータ制御回路においても、確実に上下導通が回避され、正確な電圧の出力が実現される。
【００１６】
第３の発明は、それぞれスイッチング素子からなる複数の上アーム側スイッチング回路と、同じくそれぞれスイッチング素子からなると共に、前記上アーム側スイッチング回路よりスイッチング速度が高速の複数の下アーム側スイッチング回路と、前記上アーム側スイッチング回路と前記下アーム側スイッチング回路を駆動する制御手段とを備え、前記制御手段は、前記下アーム側スイッチング回路のオフから前記上アーム側スイッチング回路のオンまでの時間差である第一のデッドタイム時間が、前記上アーム側スイッチング回路のオフから前記下アーム側スイッチング回路のオンまでの時間差である第二のデッドタイム時間より小に設定するもので、上アーム側に低速のスイッチング素子を、下アーム側に高速のスイッチング素子を使用したインバータ制御回路においても、確実に上下導通が回避されると共に、正確な電圧の出力が実現される。
【００１７】
第４の発明は、特に、第３の発明の第一のデッドタイム時間を、下アーム側スイッチング回路のスイッチング素子のスイッチング時間より大の値とし、第二のデッドタイム時間を、上アーム側スイッチング回路のスイッチング素子のスイッチング時間より大の値に設定するもので、上アーム側に低速のスイッチング素子を、下アーム側に高速のスイッチング素子を使用したインバータ制御回路においても、確実に上下導通が回避され、正確な電圧の出力が実現される。
【００１８】
第５の発明は、特に、第１〜４のいずれか一つの発明の制御手段は、パルス周期をカウントする三角波カウンタと、出力変調率と前記三角波カウンタの値を比較し正相パルス信号および負相パルス信号を出力する比較器と、第一のデッドタイム時間が設定され正相パ
ルス信号をその時間遅延する機能を有した正相遅延タイマと、第二のデッドタイム時間が設定され負相パルス信号をその時間遅延する機能を有した負相遅延タイマとを含んだもので、三角波カウンタ１０１のカウントがアップ方向であるか、もしくはダウン方向であるかに従い、夫々の遅延時間は変更される。
【００１９】
第６の発明は、特に、第１〜５のいずれか一つの発明の上アーム側スイッチング回路と下アーム側スイッチング回路間から出力される電流の向きに応じて、前記上アーム側スイッチング回路と前記下アーム側スイッチング回路のスイッチング時間を補正するもので、負荷となる電流の向きに関わらず、上・下アームのスイッチング素子のデッドタイム時間に起因する出力電圧の歪の低減が実現される。
【００２０】
第７の発明は、特に、第６の発明の上アーム側スイッチング回路と下アーム側スイッチング回路間から電流が流れ出す方向に流れる場合、前記上アーム側スイッチング回路のスイッチング時間を、第一のデッドタイム時間と第二のデッドタイム時間の和の半分の時間増加させ、前記下アーム側スイッチング回路のスイッチング時間を、前記第一のデッドタイム時間と前記第二のデッドタイム時間の平均値の半分の時間減少させるもので、上・下アームに使用するスイッチング素子の種類が異なる場合においても、負荷となる電流の向きがアーム間から電流が流れ出す方向に流れる場合においても、上・下アームのスイッチング素子のデッドタイム時間に起因する出力電圧の歪の低減が実現される。
【００２１】
第８の発明は、特に、第６の発明の上アーム側スイッチング回路と下アーム側スイッチング回路間から電流が流れ込む方向に流れる場合、前記上アーム側スイッチング回路のスイッチング時間を、第一のデッドタイム時間と第二のデッドタイム時間の和の半分の時間減少させ、前記下アーム側スイッチング回路のスイッチング時間を、前記第一のデッドタイム時間と前記第二のデッドタイム時間の平均値の半分の時間増加させるもので、上・下アームに使用するスイッチング素子の種類が異なる場合においても、負荷となる電流の向きがアーム間に電流が流れ込む方向に流れる場合においても、上・下アームのスイッチング素子のデッドタイム時間に起因する出力電圧の歪の低減が実現される。
【００２２】
第９の発明は、特に、第１〜８のいずれか一つの発明の上アーム側スイッチング回路と下アーム側スイッチング回路を構成する２種類のスイッチング素子の内、より高速なスイッチング素子を、窒化ガリウム（ＧａＮ）半導体とし、より低速なスイッチング素子を、ＩＧＢＴにより構成したもので、安価で変換効率の高い、安定動作のインバータ制御回路が実現される。
【００２３】
第１０の発明は、特に、第１〜８のいずれか一つの発明の上アーム側スイッチング回路と下アーム側スイッチング回路を構成する２種類のスイッチング素子の内、より高速なスイッチング素子を、窒化ガリウム（ＧａＮ）半導体とし、より低速なスイッチング素子を、ＭＯＳＦＥＴにより構成したもので、安価で変換効率の高い、安定動作のインバータ制御回路が実現される。
【００２４】
第１１の発明に係る電気掃除機は、吸引力を発生させるファンモータと、請求項１〜１０のいずれか１項に記載のインバータ制御回路を備え、前記ファンモータを前記インバータ制御回路で駆動するもので、安価で駆動効率の高い、安定動作の電気掃除機が実現される。
【００２５】
（実施の形態１）
本発明の第１の実施の形態に係るインバータ制御回路について、図１〜５を用いて説明する。図１は、本実施の形態に係るインバータ制御回路の詳細構成を示す構成図である。
【００２６】
図１において、２は、本実施の形態におけるインバータ制御回路で、交流電源１より供給される交流電力は、整流回路２１と、平滑コンデンサ２２により一旦、直流化され、インバータ部２０に供給される。
【００２７】
インバータ部２０は、上アーム側のスイッチング素子２３〜２５と、下アーム側のスイッチング素子２６〜２８による直列回路を３相分有し、これら直列回路における上アームと下アームの相互接続点が、負荷であるモータ３に接続されて構成されている。
【００２８】
制御手段２９は、モータ３が所望の回転数で回転するような交流電力をインバータ部２０が出力するように、スイッチング素子２３〜２８のそれぞれのスイッチングを制御する。スイッチングの方法としては、素子の駆動パルスの時間幅により出力電圧を制御する、一般的なパルス幅変調（ＰＷＭ）方式が用いられる。
【００２９】
上アーム側のスイッチング素子２３〜２５としては、非常に高速スイッチングが可能な窒化ガリウム（ＧａＮ）半導体デバイスが用いられる。一方、下アーム側のスイッチング素子２６〜２８としては、上アーム側に比べると低速スイッチングのＩＧＢＴ半導体デバイスが用いられ、しかも並列に還流ダイオード２６ａ〜２８ａが備えられている。このように上アームと下アームと異なった特性のスイッチング素子を使用し、夫々の特性に合わせたドライブ方式を用いることにより、安価な構成で、インバータ制御回路の高効率化を実現することができる。
【００３０】
この制御手段２９は、マイクロコンピュータによる制御回路により実現され、上アームおよび下アームのスイッチング素子２３〜２８をドライブする駆動パルスを生成する。図２に、制御手段２９内において上・下アームの駆動パルスを生成する制御ブロックの１相分の構成を示す。
【００３１】
また、図３に示す上・下アームのスイッチングパルスのデッドタイムを同じ値とした従来の制御方法を適用した場合の、制御手段２９内における上・下アームの駆動パルスを生成するタイミング図に従って、その動作を説明する。
【００３２】
制御手段２９に構成される、パルスの周期となるキャリア周期に対して同一の周期を持つ三角波カウンタ１０１は、図３に示すように、初期値をデッドタイムカウンタ値とし、キャリア周期の半周期アップカウントした後、デッドタイムカウンタ値を減じた後、キャリア周期の半周期ダウンカウントする。
【００３３】
三角波カウンタ１０１のカウンタ値は、比較器１０２に出力され、出力する変調率の値と比較される。カウンタ値と変調率が比較された結果、正相パルス信号、および負相パルス信号が出力される。このパルスは、正相パルスは、時刻ｔ０からｔ１の間にＯＮ信号が、負相パルスは、それ以外の時間にＯＮ信号が出力される信号となる。その信号は、夫々に設けられた正相遅延タイマ１０３、負相遅延タイマ１０４に送られ、デッドタイム時間分パルス信号が遅延される。
【００３４】
三角波カウンタ１０１のカウントがアップ方向であるか、もしくはダウン方向であるかに従い、夫々の遅延時間は変更される。三角波カウンタ１０１がアップ方向の場合には、図３の正相出力パルス信号のように、正相出力パルスがデッドタイム時間分遅延される。その際、負相出力パルス信号は、遅延されない。
【００３５】
一方、三角波カウンタ１０１がダウン方向の場合には、図３の負相出力パルス信号のように、負相出力パルスがデッドタイム時間分遅延される。その際、正相出力パルス信号は、遅延されない。このようにして出力される正相出力パルス信号、および負相出力パルス
信号により、素子駆動ドライバ１０５、１０６を通して、上アーム側のスイッチング素子２３〜２５、下アーム側のスイッチング素子２６〜２８が駆動される。このような動作がキャリア周期毎に実施されるものである。
【００３６】
図４は、本実施の形態に係るインバータ制御回路２のスイッチング電圧波形を表す特性図である。このインバータ制御回路２においては、上アーム側のスイッチング素子２３〜２５は、非常にスイッチングが高速であり、一方、下アーム側のスイッチング素子２６〜２８は、上アーム側に比べるとスイッチングが低速である。
【００３７】
従って、図４に示すように、下アーム側のスイッチング電圧はスイッチング時間Ｂのように比較的遅く変化し、また上アーム側のスイッチング電圧はスイッチング時間Ａのように比較的早く変化する。従って、上下導通を回避するためには、デッドタイム時間を時刻ｔ４０からｔ４１の間のデッドタイムＡ時間（第一のデッドタイム時間）、および時刻ｔ４２からｔ４３の間のデッドタイムＢ時間（第二のデッドタイム時間）のように取ることが必要となる。従って、デッドタイムＡ時間は、デッドタイムＢ時間よりも大の時間を設定される。
【００３８】
図５は、本実施の形態に係るインバータ制御回路２の制御手段２９内における上・下アームの駆動パルスを生成するタイミング図である。動作原理は、図３に示した従来のデッドタイム時間が上・下アームで同一の場合の動作と同じであるので詳細は省くが、デッドタイムＡ時間は、デッドタイムＢ時間よりも大の値に設定される。
【００３９】
三角波カウンタ１０１においては、初期値をデッドタイムＡに対応したカウンタ値とし、キャリア周期の半周期アップカウントした後、デッドタイムＡに対応したカウンタ値を減じた後、キャリア周期の半周期ダウンカウントされる。また、正相遅延タイマ１０３、および負相遅延タイマ１０４に設定される遅延時間は、それぞれ上記で述べたデッドタイムＡ時間、およびデッドタイムＢ時間に設定される。このような制御手段２９を用いて、非常に高速な上アーム側のスイッチング素子２３〜２５と、上アームに比べると低速な下アーム側のスイッチング素子２６〜２８により構成されるインバータ回路が制御される。
【００４０】
このように、本実施の形態におけるインバータ制御回路２においては、安価な構成で高効率であると共に、確実に上下導通が回避され、信頼性の向上、正確な電圧が出力される高性能化が実現される。
【００４１】
（実施の形態２）
図６は、本発明の第２の実施の形態に係るインバータ制御回路の詳細構成を示す構成図である。なお、上記第１の実施の形態におけるインバータ制御回路と同一部分には同一符号を付してその説明を省略する。
【００４２】
図６において、本実施の形態におけるインバータ制御回路５において、交流電源４より供給される交流電力は、インバータ制御回路５に備えられた整流回路５１、平滑コンデンサ５２により一旦、直流化され、インバータ部４０に供給される。
【００４３】
インバータ部４０は、上アーム側のスイッチング素子５３〜５５と、下アーム側のスイッチング素子５６〜５８による直列回路を３相分有し、これら直列回路における上アームと下アームの相互接続点が、負荷であるモータ６に接続されて構成されている。
【００４４】
制御手段５９は、モータ６が所望の回転数で回転するような交流電力をインバータ部４０が出力するように、スイッチング素子５３〜５８のスイッチングを制御する。スイッチングの方法としては、第１の実施の形態に係るインバータ制御回路２と同様にパルス幅変
調（ＰＷＭ）方式が用いられる。
【００４５】
下アーム側のスイッチング素子５６〜５８としては、非常に高速スイッチングが可能な窒化ガリウム（ＧａＮ）半導体デバイスが用いられる。一方、上アーム側のスイッチング素子５３〜５５としては、下アームに比べると低速スイッチングのＭＯＳＦＥＴ半導体デバイスが用いられ、並列に還流ダイオード５３ａ〜５５ａが備えられる。
【００４６】
このように上アームと下アームと異なった特性のスイッチング素子５３〜５８を使用し、夫々の特性に合わせたドライブ方式を用いることにより、安価な構成で、インバータ制御回路５の高効率化を実現することができる。
【００４７】
図７は、本実施の形態に係るインバータ制御回路５のスイッチング電圧波形を表す特性図である。このインバータ制御回路５においては、下アーム側のスイッチング素子５６〜５８は、非常にスイッチングが高速であり、一方、上アーム側のスイッチング素子５３〜５５は、下アームに比べるとスイッチングが低速である。
【００４８】
従って、図７に示すように、上アームのスイッチング電圧は、スイッチング時間Ａのように比較的遅く変化し、また下アームのスイッチング電圧は、スイッチング時間Ｂのように比較的早く変化する。従って、上下導通を回避するためには、デッドタイム時間を時刻ｔ７０からｔ７１の間のデッドタイムＡ時間（第一のデッドタイム時間）を、時刻ｔ７２からｔ７３の間のデッドタイムＢ時間（第二のデッドタイム時間）より小となるように取ることが必要となる。従って、デッドタイムＡ時間は、デッドタイムＢ時間よりも小の時間を設定される。
【００４９】
図８は、本実施の形態に係るインバータ制御回路５の制御手段５９内における上・下アームの駆動パルスを生成するタイミング図である。
【００５０】
動作原理は、図５に示した動作と同じであるので詳細は省くが、デッドタイムＡ時間は、デッドタイムＢ時間よりも小の値に設定される。三角波カウンタ１０１においては、初期値をデッドタイムＡに対応したカウンタ値とし、キャリア周期の半周期アップカウントした後、デッドタイムＡに対応したカウンタ値を減じた後、キャリア周期の半周期ダウンカウントされる。
【００５１】
また、正相遅延タイマ１０３、および負相遅延タイマ１０４に設定される遅延時間は、上記で述べたデッドタイムＡ時間、およびデッドタイムＢ時間に設定される。このような制御手段５９を用いて、非常に高速な下アーム側のスイッチング素子５６〜５８と、下アームに比べると低速な上アーム側のスイッチング素子５３〜５５により構成されるインバータ制御回路５が制御される。
【００５２】
このように、本実施の形態におけるインバータ制御回路５においては、安価な構成で高効率であると共に、確実に上下導通が回避され信頼性の向上、正確な電圧が出力される高性能化が実現される。
【００５３】
（実施の形態３）
図９は、本発明の第３の実施の形態に係るインバータ制御回路の制御手段内における上・下アームの駆動パルスを生成するタイミング図である。なお、上記実施の形態におけるインバータ制御回路と同一部分には同一符号を付してその説明を省略する。
【００５４】
マイクロコンピュータにより実現される制御手段のその他の機能および、回路構成は、第１および第２の実施の形態に係るインバータ制御回路と同様であるので、説明は省く。
【００５５】
正相出力パルスおよび負相出力パルスの生成原理は、図８に示した第２の実施の形態に係るインバータ制御回路５の動作と同じである。このようなインバータ制御回路５で負荷となるモータ６を駆動した場合、デッドタイム時間、この図におけるデッドタイムＤＡ時間（第一のデッドタイム時間）およびデッドタイムＤＢ時間（第二のデッドタイム時間）の間のインバータ制御回路５の出力電圧は、負荷となるモータ６に流れる電流の方向に従い、正側、もしくは負側に変化することが知られている。
【００５６】
負荷となるモータ６にインバータ制御回路５から流れ出す方向に電流が流れる場合、図９における正相出力実効パルス、および負相出力実効パルスのように、インバータ制御回路５の出力電圧は、デッドタイムの時間の間の電位は正となり、デッドタイム時間分、高く設定されることとなる。
【００５７】
このことは、負荷となるモータ６の電流歪として現れ、結果としてモータ駆動効率を低下させることとなる。それに対する対応として、本実施の形態におけるインバータ制御回路５においては、回路の出力パルスに、下アーム側のスイッチング素子５６〜５８がオフしてから、上アーム側のスイッチング素子５３〜５５がオンするまでのデッドタイムＡ時間、および上アーム側のスイッチング素子５３〜５５がオフしてから、下アーム側のスイッチング素子５６〜５８がオンするまでのデッドタイムＢ時間の平均値の半分の値ＤＳの分だけ、出力パルス幅を補正する。負荷となるモータ６にインバータ制御回路５から流れ出す方向に電流が流れる場合には、正相出力補償パルスおよび負相出力補償パルスのようにパルス幅を補正し、正相出力補償パルス（パルス幅Ｄ３）、および負相出力補償パルス（パルス幅Ｄ４）を出力する。
【００５８】
このように出力パルス幅を補正することにより、正相出力補償実効パルスおよび負相出力補償実効パルスのように、インバータ制御回路５の出力電圧は、デッドタイムの時間の間の電位は正となり、結果として、本来出力したいパルス幅Ｄ４と同等とすることが出来る。
【００５９】
図１０は、本実施の形態に係るインバータ制御回路５の制御手段５９内における上・下アームの駆動パルスを生成するタイミングの負荷となるモータ６からインバータ制御回路５に流れ込む方向に電流が流れる場合を表したタイミング図である。
【００６０】
負荷となるモータ６からインバータ制御回路５に流れ込む方向に電流が流れる場合、図１０における正相出力実効パルス、および負相出力実効パルスのように、インバータ制御回路５の出力電圧は、デッドタイムの時間の間の電位は負となり、デッドタイム時間分、低く設定されることとなる。このことは、負荷となるモータ６の電流歪として現れ、結果としてモータ駆動効率を低下させることとなる。それに対する対応として、本実施の形態におけるインバータ制御回路５においては、回路の出力パルスに、下アーム側のスイッチング素子５６〜５８がオフしてから、上アーム側のスイッチング素子５３〜５５がオンするまでのデッドタイムＡ時間、および上アーム側のスイッチング素子５３〜５５がオフしてから、下アーム側のスイッチング素子５６〜５８がオンするまでのデッドタイムＢ時間の平均値の半分の値ＤＳの分だけ、出力パルス幅を補正する。
【００６１】
負荷となるモータ６からインバータ制御回路５に流れ込む方向に電流が流れる場合には、正相出力補償パルスおよび負相出力補償パルスのようにパルス幅を補正し、正相出力補償パルス（パルス幅Ｄ５）、および負相出力補償パルス（パルス幅Ｄ６）を出力する。
【００６２】
このように出力パルス幅を補正することにより、正相出力補償実効パルスおよび負相出力補償実効パルスのように、インバータ制御回路５の出力電圧は、デッドタイムの時間の
間の電位は負となり、結果として、本来出力したいパルス幅Ｄ５と同等とすることが出来る。
【００６３】
このように、本実施の形態におけるインバータ制御回路５においては、負荷となるモータ６に流れる電流の向きに関わらず、安価な構成で高効率であると共に、正確な電圧が出力されるインバータ制御が実現される。
【００６４】
（実施の形態４）
図１１は、本発明の第４の実施の形態に係る電気掃除機の概要構成を示す概要図である。なお上記実施の形態におけるインバータ制御回路と同一部分には同一符号を付してその説明を省略する。
【００６５】
図１１に示すように本実施の形態における電気掃除機の掃除機本体８０は、電源コンセント（図示せず）から電源コード８１を介して交流電源が入力されると共に吸引力を発生させるファンモータ８２と、上記第１又は第２の実施の形態におけるインバータ制御回路２（または５）を内蔵したものである。インバータ制御回路２（または５）は、ファンモータ８２を所定の回転数で回転させ、それにより吸い込み仕事が発生し、電気掃除機としての機能を果たす。このインバータ制御回路２（又は５）は、低コストで高効率であり、信頼性も高いため、高い吸い込み仕事率を高い信頼性を持って実現することができる。
【００６６】
このように、本実施の形態における電気掃除機においては、安価な構成で高効率であると共に、高信頼性のもと、高い吸い込み仕事率を実現することができるものである。
【００６７】
上記実施の形態においては、高速スイッチングが可能な半導体素子として窒化ガリウム（ＧａＮ）を用い、より低速な半導体素子としてＩＧＢＴ、ＭＯＳＦＥＴを使用したが、スイッチング時間が異なるものであれば、その他のスイッチング速度が異なった種類の半導体素子を用いても良いことはいうまでもない。
【産業上の利用可能性】
【００６８】
以上説明したように本発明に係るインバータ制御回路、およびそれを用いた電気掃除機に関し、上・下アームにそれぞれ異なった種類のスイッチング素子を用いたインバータ制御回路に用いられ、高効率、信頼性の高いインバータ制御回路、および電気掃除機に関して有用である。
【符号の説明】
【００６９】
１、４  交流電源
２、５  インバータ制御回路
３、６  モータ
２３〜２５、５３〜５５  スイッチング素子（上アーム側スイッチング回路）
２６〜２８、５６〜５８  スイッチング素子（下アーム側スイッチング回路）
２９、５９  制御手段
【図１】
2012249448.tif 000003
【図２】
2012249448.tif 000004
【図３】
2012249448.tif 000005
【図４】
2012249448.tif 000006
【図５】
2012249448.tif 000007
【図６】
2012249448.tif 000008
【図７】
2012249448.tif 000009
【図８】
2012249448.tif 000010
【図９】
2012249448.tif 000011
【図１０】
2012249448.tif 000012
【図１１】
2012249448.tif 000013