(57)【要約】【課題】トラップの影響を低減し、過渡応答を改善するトランジスタ装置及びトランジスタ装置製造方法を提供する。【解決手段】ソース電極５とゲート電極６との間のＧａＮチャネル２における一部に形成された、不純物濃度が高い領域である高不純物領域１３を含み、高不純物領域１３は、ゲート電極６とドレイン電極７との間より不純物濃度が高い。【選択図】図１
2012174848.tif 000002
【特許請求の範囲】
【請求項１】
電子が走行するＧａＮチャネル層と、前記ＧａＮチャネル層に２次元電子ガスを形成するための、前記ＧａＮチャネル層の上方に設けられた、インジウム、アルミニウム及びガリウムのうちの少なくとも一つと窒素とを含むバリア層と、ゲート電極と、ソース電極と、ドレイン電極とを備えるトランジスタ装置において、
前記ソース電極と前記ゲート電極との間の前記ＧａＮチャネル層における一部に形成された、不純物濃度が高い領域である高不純物領域を含み、
前記高不純物領域は、前記ゲート電極と前記ドレイン電極との間より不純物濃度が高いことを特徴とするトランジスタ装置。
【請求項２】
前記高不純物領域の横方向の長さは、前記ソース電極と前記ゲート電極との間の長さの４０パーセント以上且つ８０パーセント以下であることを特徴とする請求項１記載のトランジスタ装置。
【請求項３】
前記高不純物領域の縦方向の長さは、前記ＧａＮチャネル層の厚さの２０パーセント以上であることを特徴とする請求項１記載のトランジスタ装置。
【請求項４】
前記高不純物領域は、ＧａＮ又はＩｎxＧａ1-xＮ（０＜ｘ≦１）で形成されていることを特徴とする請求項１記載のトランジスタ装置。
【請求項５】
前記ＧａＮチャネル層における前記ソース電極の下方から横方向に少なくとも前記ゲート電極の下方まで延在し、不純物濃度が高い領域である横方向高不純物領域を更に備えることを特徴とする請求項１記載のトランジスタ装置。
【請求項６】
電子が走行するＧａＮチャネル層と、前記ＧａＮチャネル層に２次元電子ガスを形成するための、インジウム、アルミニウム及びガリウムのうちの少なくとも１つ、並びに窒素を含むバリア層とを結晶成長させる結晶成長ステップと、
前記結晶成長ステップにて結晶成長されたバリア層の上に、高不純物領域を形成する部分を除きレジストをパターニングするパターニングステップと、
前記パターニングステップにてパターニングされたレジストをマスクとして用いてイオン注入を行うイオン注入ステップと、
前記イオン注入ステップにて用いられたレジストを除去する除去ステップと、
前記イオン注入ステップにて注入されたイオンを熱処理することにより電気的に活性化する活性化ステップと、
前記結晶成長ステップにて結晶成長されたバリア層の上にゲート電極、ソース電極及びドレイン電極を形成する形成ステップと
を備えることを特徴とするトランジスタ装置製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、トランジスタ装置及びトランジスタ装置製造方法に関し、特に、ＧａＮに代表される窒化物半導体の高電子移動度トランジスタ装置及びその製造方法に関するものである。
【背景技術】
【０００２】
ＧａＮに代表される窒化物半導体を利用した高電子移動度トランジスタ装置（ＧａＮ ＨＥＭＴ）は、ＳｉＣ基板上にＧａＮチャネル及びＡｌＧａＮバリア等の半導体層が形成され、その上にソース電極、ゲート電極、ドレイン電極及び保護膜等が形成された構造となっている（非特許文献１）。このような従来の構造において、半導体層は、故意に不純物を導入していない層で構成される。マイクロ波増幅器ではゲート又はドレイン電圧が変化した場合に素早く応答することが求められる。
ＧａＡｓでは格子定数が同じ基板（すなわちＧａＡｓ基板）が存在するため、基板上の半導体層も高品質な結晶を形成でき、トラップはほとんどない。このため、ＧａＡｓ ＨＥＭＴでは、ドレイン電流の低下及び増幅器の時間応答の劣化は発生しない。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】高木一考「Ｘ帯及びＫｕ帯高出力ＧａＮ ＨＥＭＴの現状」電子情報通信学会論文誌 vol. Ｊ９２−Ｃ、No.１２ pp．７６２−７６９（２００９年）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、非特許文献１に記載の従来のＧａＮ ＨＥＭＴではトラップが存在する。トラップは、電子又はホールを捕獲又は放出することで、プラス、マイナス又は中性と様々な電荷状態を持つ。電荷の捕獲及び放出には時間がかかるため、従来のＧａＮ ＨＥＭＴでは、応答時間が長いという課題があった。
【０００５】
この発明は、上記のような課題を解決するためになされたもので、従来のＧａＮ ＨＥＭＴにおけるトラップの影響を低減し、過渡応答を改善するトランジスタ装置及びトランジスタ装置製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係るトランジスタ装置は、電子が走行するＧａＮチャネル層と、ＧａＮチャネル層に２次元電子ガスを形成するための、ＧａＮチャネル層の上方に設けられた、インジウム、アルミニウム及びガリウムのうちの少なくとも一つと窒素とを含むバリア層と、ゲート電極と、ソース電極と、ドレイン電極とを備えるトランジスタ装置において、ソース電極とゲート電極との間のＧａＮチャネル層における一部に形成された、不純物濃度が高い領域である高不純物領域を含み、高不純物領域は、ゲート電極とドレイン電極との間より不純物濃度が高いことを特徴とするものである。
【発明の効果】
【０００７】
この発明によれば、高不純物領域がトラップの影響を低減し、過渡応答を改善するトランジスタ装置及びトランジスタ装置製造方法を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】この発明の実施の形態１に係るトランジスタ装置の断面図である。
【図２】この発明の原理を説明するための図である。
【図３】この発明の実施の形態１に係るトランジスタ装置の製造方法を示す図である。
【図４】この発明の実施の形態１に係るトランジスタ装置の他の製造方法を示す図である。
【図５】この発明の実施の形態２に係るトランジスタ装置の断面図である。
【図６】この発明の実施の形態２に係るトランジスタ装置の製造方法を示す図である。
【図７】シミュレーションに用いたトランジスタ装置の構成を示す図である。
【図８】シミュレーションの結果を説明するための図である。
【図９】従来技術を用いたＲＦ応答のシミュレーション結果を説明するための図である。
【図１０】この発明に係るトランジスタ装置を用いたＲＦ応答のシミュレーション結果を説明するための図である。
【発明を実施するための形態】
【０００９】
実施の形態１．
図１は、この発明の実施の形態１に係るトランジスタ装置２５の断面図である。図１において１は基板、２はＧａＮチャネル（ＧａＮチャネル層）、３はＡｌＧａＮバリア（バリア層）、４は保護膜、５はソース電極、６はゲート電極、７はドレイン電極、１３は高不純物領域、２５はトランジスタ装置である。図１では、素子分離領域、配線などを省略した。この発明のトランジスタ装置２５は、単体の増幅器としても利用できるがＭＭＩＣを構成するトランジスタとしても利用可能である。
【００１０】
基板１は、サファイア、ＳｉＣ、Ｓｉ、ＧａＮ基板等から構成することができる。半絶縁性ＳｉＣ基板は、熱伝導率が良好である。Ｓｉ基板は、半導体基板として非常に一般的であり、よく用いられている。基板１とＧａＮチャネル２との間にバッファ層（図不示）を挿入してもよい。バッファ層は、ＧａＮチャネル２の結晶性を向上させること、及び電子をＧａＮチャネルに閉じ込めることを目的にＡｌＮ、ＡｌＧａＮ、ＧａＮ／ＩｎＧａＮ、ＡｌＮ／ＡｌＧａＮ等の様々な構造を用いることが可能である。
【００１１】
ＧａＮチャネル２は、電子が走行する層である。ＧａＮチャネル２のうちのＡｌＧａＮバリア３近傍部分に、ＡｌＧａＮバリア３によって２次元電子ガスが形成される。
ＡｌＧａＮバリア３は、電子を供給する層である。ＡｌＧａＮバリア３は、ＧａＮチャネル２の上方に設けられ、ＧａＮチャネル２に２次元電子ガスを形成する。ＡｌＧａＮバリア３は、単層のＡｌＧａＮ以外に、（ａ）組成、膜厚及び不純物濃度が異なる複数のＡｌＧａＮの組み合わせ、又は（ｂ）ＡｌＧａＮと、ＧａＮ若しくはＡｌＮとの組合せであってもよい。そのような構成とすることでもこの発明の効果を得ることが可能である。
ソース及びドレインにおけるコンタクト抵抗を低減する目的で、ソース電極５及びドレイン電極７の少なくとも一方の下にｎ+領域を形成しても良い。ソース電極５及びドレイン電極７に対してオーミック性のコンタクトが形成できればこの発明の効果が得られるため、図１ではｎ+領域を省略している。
【００１２】
高不純物領域１３は、少なくとも、ＧａＮチャネル２におけるソース電極５とゲート電極６との間の一部分に設けられた不純物濃度が高い領域である。ドープされる不純物は、ＧａＮチャネル２と同じ型の不純物であればよい。不純物としてＳｉが代表的であるが、６族原子を不純物としてもよい。高不純物領域１３の一部分は、ＧａＮチャネル２以外の部分に設けられてもよい。高不純物領域１３の上端は、ソース電極５に接していてもよい。そのような構成とすることで、抵抗成分を更に小さくできるという効果がある。
高不純物領域１３は、ゲート電極６とドレイン電極７との間より不純物濃度が高い領域を含むことが好適である。即ち、高不純物領域１３の不純物濃度は、ゲート電極６が設けられた位置とドレイン電極７が設けられた位置との間の下方における対応するＡｌＧａＮバリア３又はＧａＮチャネル２の不純物濃度よりも高いことが好適である。
高不純物領域１３の横方向の長さは、ソース電極５とゲート電極６との間の長さの４０パーセント以上且つ８０パーセント以下となることが好適である。このような構成とすることで過渡応答を更に改善できるという効果がある。また、高不純物領域１３の縦方向の長さは、ＧａＮチャネル２の厚さの２０パーセント以上となることが好適である。このような構成とすることで過渡応答を更に改善できるという効果がある。
【００１３】
図２は本発明の原理を示す図である。図２において１０はソース側のトラップによる容量であり、１４は高不純物領域に対応する抵抗である。トラップは、電子又はホールを捕獲又は放出するため、電気回路的には容量１０に対応すると捉えることができる。この容量１０に並行に低い抵抗値を持つ抵抗１４を作製することで時定数を小さくでき、過渡応答が改善される。この発明では基板界面とソース側とにできる容量の影響を低減するため、ソース側に不純物濃度を増大させた高不純物領域１３を設けた。
【００１４】
次に、この実施の形態１に係るトランジスタ装置２５の製造方法を述べる。
図３は、この実施の形態１に係るトランジスタ装置２５の製造方法を示す図である。最初に、図３（ａ）に示すように基板１の上にＧａＮチャネル２、ＡｌＧａＮバリア３の半導体を結晶成長させる（結晶成長ステップ）。結晶成長にはＭＯＣＶＤ及びＭＢＥ法等を用いることができる。次に図３（ｂ）に示すように、高不純物領域１３を構成する部分を除いてレジスト２１をパターニングする（パターニングステップ）。これには通常の半導体プロセスで利用される写真製版工程を用いることができる。
【００１５】
次にこのレジスト２１をマスクとして用いてイオン注入を行い、高不純物領域１３を形成する（イオン注入ステップ）（図３（ｃ））。注入するイオンは、チャネル２と同じ型の不純物であれば良い。例えば、不純物としてＳｉが代表的である。また、６族原子を不純物としても良い。イオン注入時にイオンの加速エネルギーを調整することで、高不純物領域１３の深さを調整することができる。その後、レジスト２１を除去する（除去ステップ）（図３（ｄ））。
イオン注入時のマスクは、レジスト２１の他に酸化膜又は窒化膜の絶縁膜を利用することができる。また、チャネリングを抑制するために薄い酸化膜又は窒化膜を通して、イオン注入をすることができる。
【００１６】
次に９００度以上の高温で熱処理することで高不純物領域１３に注入されたイオンを電気的に活性化する。この時、ＡｌＧａＮバリア３の表面を守るために窒化膜或いは酸化膜などの薄膜を形成し、熱処理を行うことができる。その後は従来のＧａＮ ＨＥＭＴと同じ工程で製造することが可能である。すなわち、ＡｌＧａＮバリア３の上にソース電極５、ゲート電極６及びドレイン電極７を形成する（形成ステップ）。これらにはリフトオフなど通常の半導体プロセスを利用することができる。最後に保護膜４及び配線（図示せず）等を形成することでこの実施の形態１に係るトランジスタ装置２５を製造できる（図３（ｅ））。また、より良好なオーミック特性を得るためにはソース電極５及びドレイン電極７の下のｎ+領域（コンタクト領域）の形成を併用することも可能である。
【００１７】
図４は、この実施の形態１に係るトランジスタ装置２５の他の製造方法を示す図である。図３はイオン注入と熱処理とを施して高不純物領域１３を形成したが、他の製造方法では結晶の再成長を施す。
まず、図３（ａ）で説明した方法と同様の方法で半導体を成長させる。その後、図４（ａ）に示すように高不純物領域１３を構成する部分を除いて酸化膜２２をパターニングする。パターニングには写真製版と酸化膜のエッチング（通常の半導体プロセスで利用できる工程）を利用できる。次に、酸化膜２２をマスクとして用いて溝２３を形成する（図４（ｂ））。さらに図４（ｃ）に示すように高不純物領域２４を結晶成長する。この時、溝２３にのみ選択的に形成する選択成長を利用できる。結晶成長としてはＭＯＣＶＤ又はＭＢＥを利用できる。また、全面に結晶を形成し、酸化膜２２上の部分だけ除去することでも形成できる。
酸化膜２２を除去することで図３（ｄ）と同じ構造となる。その後は、図３を用いて説明した方法と同じである。
【００１８】
図３の方法ではイオン注入により不純物を注入するので、高不純物領域１３の材料はＧａＮである。しかし、図４の方法では溝２３に再成長する高不純物領域２４の材料は、ＧａＮだけでなく他の材料にすることも可能である。例えばＧａＮよりバンドギャップの狭いＩｎxＧａ1-xＮ（０＜ｘ≦１）を成長させることで不純物の濃度に係わらず抵抗を下げることが可能となる。また、材料及び不純物濃度を時間によって調整でき、溝２３を種々の（所望の）条件で埋めることが可能となる。従って、図２に示すような構造も容易に製造可能となる。
【００１９】
以上より、実施の形態１に係るトランジスタ装置２５は、電子が走行するＧａＮチャネル２と、ＧａＮチャネル２に２次元電子ガスを形成するための、ＧａＮチャネル２の上方に設けられた、インジウム、アルミニウム及びガリウムのうちの少なくとも一つと窒素とを含むＡｌＧａＮバリア３と、ゲート電極６と、ソース電極５と、ドレイン電極７とを備え、ソース電極５とゲート電極６との間のＧａＮチャネル２における一部に形成された、不純物濃度が高い領域である高不純物領域１３を含み、高不純物領域１３は、ゲート電極６とドレイン電極７との間より不純物濃度が高いように構成した。このため、高不純物領域１３がトラップの影響を低減し、過渡応答を改善するトランジスタ装置２５を提供することができる。
【００２０】
また、実施の形態１によれば、高不純物領域１３の横方向の長さは、ソース電極５とゲート電極６との間の長さの４０パーセント以上且つ８０パーセント以下となるように構成したので、過渡応答を更に改善することができる。
また、実施の形態１によれば、高不純物領域１３の縦方向の長さは、ＧａＮチャネル２の厚さの２０パーセント以上となるように構成したので、過渡応答を更に改善することができる。
また、実施の形態１によれば、高不純物領域１３は、ＧａＮ又はＩｎxＧａ1-xＮ（０＜ｘ≦１）で形成されているので、抵抗を更に軽減することができる。
【００２１】
実施の形態１に係るトランジスタ装置製造方法は、電子が走行するＧａＮチャネル２と、ＧａＮチャネル２に２次元電子ガスを形成するための、インジウム、アルミニウム及びガリウムのうちの少なくとも１つ、並びに窒素を含むＡｌＧａＮバリア３とを結晶成長させる結晶成長ステップと、結晶成長ステップにて結晶成長されたＡｌＧａＮバリア３の上に、高不純物領域１３を形成する部分を除きレジスト２１をパターニングするパターニングステップと、パターニングステップにてパターニングされたレジスト２１をマスクとして用いてイオン注入を行うイオン注入ステップと、イオン注入ステップにて用いられたレジスト２１を除去する除去ステップと、イオン注入ステップにて注入されたイオンを熱処理することにより電気的に活性化する活性化ステップと、結晶成長ステップにて結晶成長されたＡｌＧａＮバリア３の上にゲート電極６、ソース電極５及びドレイン電極７を形成する形成ステップとを備える。このため、イオン注入ステップにてイオンが注入されて形成された高不純物領域１３がトラップの影響を低減し、過渡応答を改善するトランジスタ装置２５の製造方法を提供することができる。
【００２２】
実施の形態２．
上記実施の形態１では、上端がソース電極５と接し、そこから縦方向（トランジスタ装置２５の平面と垂直の方向）に伸びる高不純物領域１３を設ける実施の形態を示したが、この実施の形態２では、横方向（トランジスタ装置２５の平面と平行の方向）に伸延する横方向高不純物領域２０を更に設ける。
【００２３】
図５はこの発明の実施の形態２によるトランジスタ装置２５の断面図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
【００２４】
横方向高不純物領域２０は、その上面が高不純物領域１３の下端に接し、横方向に広がるように構成される不純物濃度が高い領域である。ドープされる不純物は、ＧａＮチャネル２と同じ型の不純物であればよい。例えば、不純物としてＳｉが代表的である。また、６族原子を不純物としてもよい。横方向高不純物領域２０を構成する位置はこれに限らず、トラップによる容量の下側（基板１側）であればよい。トラップによる容量の下側にも抵抗の低い横方向高不純物領域２０を設けることでトラップの影響をより低減できるという効果がある。
横方向高不純物領域２０は、ソース電極５の下方から横方向へ少なくともゲート電極６の下方まで延在していることが好適である。更に、横方向高不純物領域２０は、ソース電極５の下方から横方向へドレイン電極７の下方まで延在していてもよい。
【００２５】
次に、この実施の形態２に係るトランジスタ装置２５の製造方法を説明する。図６は、この実施の形態２に係るトランジスタ装置２５の製造方法を示す図である。
基板１に半導体層を結晶成長する工程で、図６に示すように横方向高不純物領域２０を形成する。その後は、図３（図３（ｂ）、図３（ｃ）、図３（ｄ）及び図３（ｅ））又は図４（図４（ａ）、図４（ｂ）及び図４（ｃ））で説明した製造方法と同様である。結晶成長で高不純物領域１３を形成する場合、高不純物領域１３の材料は、ＧａＮに限られず、ＧａＮよりバンドギャップの狭いＩｎxＧａ1-xＮ（０＜ｘ≦１）を材料とすることもできるという効果がある。また、材料及び不純物濃度を時間によって調整でき、高不純物領域１３を種々の（所望の）条件で形成することができるという効果がある。
【００２６】
以上より実施の形態２に係るトランジスタ装置２５は、ＧａＮチャネル２におけるソース電極５の下方から横方向に少なくともゲート電極６の下方まで延在し、不純物濃度が高い領域である横方向高不純物領域２０を含むように構成した。このため、トラップによる容量の下側にも抵抗の低い横方向高不純物領域２０を設けることでトラップの影響を更に低減し、過渡応答を更に改善するトランジスタ装置２５を提供することができる。
【００２７】
以下に、本発明の実施例について説明する。
実施例１．
この発明に係るトランジスタ装置２５の効果を確認するためにデバイスシミュレーションで計算を行った。図７は計算に用いたトランジスタ装置２５の構造図である。ほぼ図１と同じ構造である。オーミック特性を確保するために、この実施例のトランジスタ装置２５は、ソース電極５及びドレイン電極７とＡｌＧａＮバリア３との間にＮ+領域（コンタクト領域）が構成されているが本発明の効果には影響しない。図７にて、１７は高不純物領域１３の幅（ソース電極５からゲート電極６へ向かう方向の長さ）を、１８は高不純物領域１３の深さ（トランジスタ装置２５の面と垂直の方向の長さ）を、１９は高不純物領域１３の不純物の濃度を示す。
【００２８】
ソース電圧及びゲート電圧を０Ｖに固定し、ドレイン電圧を３０Ｖから６Ｖに変化させた場合のドレイン電流の過渡応答特性を計算した。ソース電極５とゲート電極６との間の距離（ソース・ゲート間距離）は、０．５マイクロメートル、ゲート長は０．２５マイクロメートル、ゲート電極６とドレイン電極７との間の距離（ゲート・ドレイン間距離）は、０．７５マイクロメートルとした。ＧａＮチャネル２の厚さ（ＧａＮ厚）は、０．５マイクロメートル、ＡｌＧａＮバリア３は、Ａｌ組成０.２７で厚さ３０ナノメートルとした。基板１は半絶縁性のＳｉＣとした。高不純物領域以外の領域における不純物濃度は１Ｅ１５ｃｍ-3とした。計算のためにこれらの数値を設定したが、これは一例で他の数値でも本発明の効果は得られる。
【００２９】
図８に計算結果を示す。図８（ａ）は、高不純物領域１３及び横方向高不純物領域２０を備えない従来のトランジスタ装置と、この発明に係るトランジスタ装置（具体的には図７に示す構成）との応答特性の比較を示す図である。この発明に係るトランジスタ装置のデータは、高不純物領域１３の幅１７を０．２マイクロメートル、深さ１８を０．１マイクロメートル、濃度１９を１Ｅ２０ｃｍ-3とした場合のデータである。ドレイン電流は十分時間が経ち、変化が見られなくなったドレイン電流で規格した値である（ここでは時間０．１秒での値を１とした）。図８（ａ）から、高不純物領域１３及び横方向高不純物領域２０を備えないトランジスタ装置では、最初はドレイン電流が低下した状態で、１Ｅ−５秒付近から徐々に増加していることがわかる。よって、１Ｅ−５秒経過しないと応答しないことがわかる。
【００３０】
一方、この発明に係るトランジスタ装置２５では、若干の変動は見られるものの、ほぼドレイン電流は同じ値であり応答が速いことがわかる。この発明により応答特性が格段に改善され、この発明の効果が得られていることがわかる。
【００３１】
次に、幅１７、深さ１８及び濃度１９を変化させた場合について説明する。図８（ｂ）〜（ｄ）は、高不純物領域１３の幅１７、深さ１８及び濃度１９を変化させ、時間１Ｅ−８秒と０．１秒とのドレイン電流の比を応答時間の指標としてプロットした図である。ここでは１に近い程応答特性が良好であることを示す。
【００３２】
幅１７を変えた場合の結果を図８（ｂ）に示す。高不純物領域１３の幅１７を増加させると応答の特性は改善するが、０．３マイクロメートルを超えると１以上となりかえって悪化する。応答の特性は、概略幅０．４マイクロメートルから急激に変化するため、高不純物領域１３の幅１７は、０．４マイクロメートル以下が好適である。ソース電極５とゲート電極６との間の距離が０．５マイクロメートルであるから、０．４マイクロメートルは全体の８０パーセントに該当する。即ち、高不純物領域１３の幅１７は、ソース電極５とゲート電極６との間の距離の８０パーセント以下であることが好適である。ドレイン電流の比を０．９５以上且つ１．０５以下にするためには、高不純物領域１３の幅１７は、０．２〜０．４マイクロメートル（全体に占める割合で４０〜８０パーセント)とすることが望ましい。
【００３３】
深さ１８を変えた場合の結果を図８（ｃ）に示す。深さ１８が０．１マイクロメートル以上のとき、それ以上数値を大きくしても応答の特性は改善されない傾向にある。よって、深さ１８は、０．１マイクロメートル以上（ＧａＮ厚に対する割合で２０パーセント以上）が望ましい。
【００３４】
濃度１９を変えた場合の結果を図８（ｄ）に示す。濃度１９を高くすることで徐々に応答の特性は改善される。ドレイン電流の比を０．９５以上且つ１．０５以下にするには５Ｅ１７ｃｍ-3以上とすることが望ましい。
【００３５】
実施例２．
次に回路シミュレーションを使って、入力がＲＦの場合について検証した。図９（ａ）は、従来のＨＥＭＴにおける断面図と等価回路を示す図である。点線で囲まれた領域が本来の（トラップを考慮しない）ＨＥＭＴの等価回路１１である。トラップは容量８、容量１０及びダイオード９で表わしている。実際にはトラップはＧａＮチャネル２中に分布して存在しているが、ソース電極５側のトラップを容量１０として表わしている。
【００３６】
図９（ｂ）にＲＦ入力を示す。小信号のＲＦ信号Ａが入力された（Ｔ１時間経過）後、大信号のＲＦ信号ＢがＴ２時間入力され、再び小信号のＲＦ信号ＡがＴ３時間入力される場合を考える。この場合、Ｔ１時間経過後からＴ２時間入力される大信号のＲＦ信号Ｂによりドレイン電圧が大きくなり、ダイオード９に大きな順方向電圧が印加される。このため、経路１２で示す方向に電流が流れ、トラップを表す容量１０が充電される。更にＴ２時間が経過後、信号が小信号Ａのみとなるとダイオード９はオフし、容量１０が放電する。この放電に時間がかかり、応答が劣化する。
【００３７】
図９（ｃ）は、従来のＨＥＭＴにおける出力の電圧を示す。（Ｔ１＋Ｔ２）時間経過後（入力がＲＦ信号ＢからＲＦ信号Ａに変わった時刻以後）、本来の出力が得られておらず、徐々に電圧が増大していく（応答特性が悪い）。これをドレイン電流で見ると（図９（ｄ））、出力の増大に応じて、ドレイン電流が本来のドレイン電流まで徐々に回復することがわかる。デバイスシミュレーションではＤＣ入力での過渡応答であるが、ＲＦと同じ傾向が再現できている。
【００３８】
図１０は、回路シミュレーションにて本発明の有効性を検証した結果である。ソース側のトラップを表わす容量１０と並列に高不純物領域１３を表わす抵抗１４を設け、従来技術についての計算に用いたものと同じＲＦ入力（図９（ｂ））を与えた。その結果を図１０（ｂ）及び（ｃ）に示す。
【００３９】
図１０（ｂ）に示すように、出力電圧は、大信号のＲＦ信号ＢからＲＦ信号Ａに変更された直後からほぼＴ１と同じ電圧（ＲＦ信号Ａに対する本来の出力）が得られている。
図１０（ｃ）に示すように、ドレイン電流に対しても同様であり、本発明の有効性が回路シミュレーションでも得られている。
【００４０】
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【符号の説明】
【００４１】
１  基板、２  ＧａＮチャネル（ＧａＮチャネル層）、３  ＡｌＧａＮバリア（バリア層）、４  保護膜、５  ソース電極、６  ゲート電極、７  ドレイン電極、１３  高不純物領域、１６  コンタクト領域、２０  横方向高不純物領域、２１  レジスト、２２  酸化膜、２３  溝、２４  高不純物領域、２５  トランジスタ装置。
【図１】
2012174848.tif 000003
【図２】
2012174848.tif 000004
【図３】
2012174848.tif 000005
【図４】
2012174848.tif 000006
【図５】
2012174848.tif 000007
【図６】
2012174848.tif 000008
【図７】
2012174848.tif 000009
【図８】
2012174848.tif 000010
【図９】
2012174848.tif 000011
【図１０】
2012174848.tif 000012