(57)【要約】      （修正有）【課題】プラグアンドプレイ対応の汎用周辺装置が使用可能なＤＳＰシステムの起動方法を提供する。【解決手段】複数のＤＳＰが接続される固有のデータバス３とデータバス１、およびデータバス２がバスブリッジ１１でプロトコル変換することにより接続され、マスタＤＳＰは、電源投入後に不揮発性メモリ１２からロードする初期化プログラムによってデータバス１に接続されるプラグアンドプレイ周辺装置１４を使用可能に設定し、スレーブＤＳＰに起動命令を発行して、スレーブＤＳＰは信号処理プログラムを外部記憶装置１３からロードして信号処理プログラムを実行する。データバス２に接続されたホストＣＰＵ１５が、処理プログラムをデータ保存部１７から外部記憶装置１３にロードし、ＤＳＰカードに起動命令を送信する。【選択図】図１
2012173921.tif 000002
【特許請求の範囲】
【請求項１】
初期化プログラムが格納される不揮発性メモリ、信号処理プログラムが格納される外部記憶装置、複数のＤＳＰが接続される固有のデータバスのプロトコルを第１のデータバスと第２のデータバスのプロトコルに変換するバスブリッジ、電源投入後に前記不揮発性メモリからロードする前記初期化プログラムによって前記第１のバスに接続されるプラグアンドプレイ周辺装置を使用可能に設定するマスタＤＳＰ、および前記マスタＤＳＰからの起動指令に従い前記信号処理プログラムを前記外部記憶装置からロードして前記信号処理プログラムを実行するスレーブＤＳＰから構成されるＤＳＰカードと、
前記第２のデータバスに接続され、前記処理プログラムをデータ保存部から前記外部記憶装置にロードし、前記ＤＳＰカードに起動命令を送信するホストＣＰＵと、
を有することを特徴とするディジタルシグナルプロセッサシステム。
【請求項２】
前記ホストＣＰＵとネットワークを介して接続され、前記ホストＣＰＵのデータ保存部へ前記処理プログラムをロードする遠隔端末を更に有することを特徴とする請求項１記載のディジタルシグナルプロセッサシステム。
【請求項３】
さらに、前記遠隔端末は、前記プラグアンドプレイ周辺装置とネットワークを介して接続され、前記遠隔端末から前記プラグアンドプレイ周辺装置と前記第１のバスを経由して前記外部記憶装置へ信号処理プログラムをロードし、前記ＤＳＰカードへ起動指令を送信することを特徴とする請求項２記載のディジタルシグナルプロセッサシステム。
【請求項４】
前記第１のバスはＰＣＩバスまたはＰＣＩｅｘｐｒｅｓｓであることを特徴とする請求項３記載のディジタルシグナルプロセッサシステム。
【請求項５】
前記第２のバスはＶＭＥバスであることを特徴とする請求項４記載のディジタルシグナルプロセッサシステム。
【請求項６】
電源投入後、
揮発性メモリに格納される初期化プログラムをロードし、ＤＳＰカードの初期化を実行するステップと、
前記のＤＳＰカード内に配置される複数のＤＳＰのうち、前記初期化プログラムによって、マスタＤＳＰが第１のバスに接続されるプラグアンドプレイ周辺装置を使用可能に設定するステップと、
第２のバスに接続されたホストＣＰＵから前記ＤＳＰカードのマスタＤＳＰに起動指令を送信し、信号処理プログラムを外部記憶装置にロードするステップと、
前記マスタＤＳＰからの起動指令に従い、スレーブＤＳＰが前記信号処理プログラムを前記外部記憶装置からロードして前記信号処理プログラムを実行するステップと、
を有することを特徴とするディジタルシグナルプロセッサシステムの起動方法。
【請求項７】
前記ホストＣＰＵとネットワークを介して接続される遠隔端末から、前記ホストＣＰＵのデータ保存部へ前記信号処理プログラムを送信するステップを更に有することを特徴とする請求項６記載のディジタルシグナルプロセッサシステムの起動方法。
【請求項８】
前記プラグアンドプレイ周辺装置とネットワークを介して接続された前記遠隔端末から前記プラグアンドプレイ周辺装置と前記第１のバスを経由して前記ＤＳＰカードの起動指令の送信と、前記外部記憶装置へ前記信号処理プログラムをロードするステップを更に有することを特徴とする請求項７記載のディジタルシグナルプロセッサシステムの起動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、周辺装置が接続されたディジタルシグナルプロセッサシステムおよびその起動方法に関する。
【背景技術】
【０００２】
ディジタルシグナルプロセッサ（以下ＤＳＰと称する）は信号処理に特化したプロセッサである。ＤＳＰはソフトウエアによって動作するため、従来はハードウエアを用いて構成していた信号処理装置の機能をソフトウエアによって実現することができる。
【０００３】
しかし、ＤＳＰは使用可能なメモリ資源が乏しいためＣＰＵ（中央演算装置）のようにＯＳ（Operating System）のような基本ソフトウエアを利用し、例えばＰＣＩ（Peripheral Component Interconnect）デバイス設定処理のような複雑な処理を実行したりすることができない。
【０００４】
このため、ディジタルフィルタ処理やＦＦＴ（高速フーリエ変換）処理などの固定した
信号処理をＤＳＰが行い、周辺デバイスの制御やＰＣＩバスまたはＶＭＥ（VERSAmodule Eurocard bus）バスなどを用いたデータ転送などの処理をＣＰＵが行うように処理を分担させて各種機器が構成されていた。
【０００５】
ＤＳＰは、一般的には複数のＤＳＰ、外部メモリ、プログラム格納用のフラッシュＲＯＭ、およびＰＣＩバスやＶＭＥバスなどの外部バスとのプロトコルを変換するバスブリッジでＤＳＰカードを構成する。このＤＳＰカード内の各ＤＳＰは、電源投入後にフラッシュＲＯＭなどの不揮発性のメモリから、初期化プログラムと信号処理プログラムを内部メモリにロードして自分自身を初期化した後、あらかじめ割り付けられた信号処理を開始する。
【０００６】
このＤＳＰカードはＰＣＩバスやＶＭＥバスなどを介してこのＤＳＰカードを制御するホストＣＰＵに接続される。したがってＤＳＰは演算に特化したホストＣＰＵの補助プロセッサとしての機能しか果たしていなかった。
【０００７】
また、現在では半導体技術が進歩しＤＳＰが使用できるメモリ容量が増えたため、従来ＣＰＵが行っていた複雑な処理の一部を逆にＤＳＰが実行できるようになった。このため、従来ＣＰＵが行っていた各周辺装置の制御やＰＣＩバスまたはＶＭＥバスの制御などを、目的によってはＤＳＰ側から行いたいという要望がある。
【０００８】
例えばデータ通信カードやデータ入出力（Ｉ／Ｏ）カードなどの周辺装置をＰＣＩバスまたはＶＭＥバスを介してＤＳＰカードに接続し、ＤＳＰ側からこの周辺装置を制御する場合、ＤＳＰ固有の制御レジスタのアドレス設定や割込み制御を行う必要があるため、通常であればこの周辺装置を専用装置として新たに設計しなければならない。したがって従来ホストＣＰＵが制御していた低価格で汎用性の高いプラグアンドプレイ対応のデータ通信カードやデータ入出力カードがそのままでは使用できないという問題がある。
【０００９】
システムで使用できる周辺装置の汎用化、低価格化を進めるためには、ＤＳＰ側で周辺装置に対するプラグアンドプレイ処理が必須である。しかもプラグアンドプレイ処理は、比較的大きなメモリ容量が必要であり、メモリ容量の小さいＤＳＰ内に初期化プログラム、プラグアンドプレイ処理プログラムおよび信号処理プログラムを同時に内蔵することができなかった。
【００１０】
このため、メモリ容量の小さいＤＳＰに対して容量を超えるプログラムを実行させる方法が考案されているが、プラグアンドプレイ対応の周辺装置をＤＳＰカード側から起動することには対応していない（特許文献１参照）。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００８−１０８０６４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明が解決しようとする課題は、上記課題を解決しプラグアンドプレイ対応の汎用周辺装置が使用可能なディジタルシグナルプロセッサシステムおよびその起動方法を提供することである。
【課題を解決するための手段】
【００１３】
上記課題を達成するために、実施形態のディジタルシグナルプロセッサシステムは、初期化プログラムが格納される不揮発性メモリ、信号処理プログラムが格納される外部記憶装置、複数のＤＳＰが接続される固有のデータバスのプロトコルを第１のデータバスと第２のデータバスのプロトコルに変換するバスブリッジ、電源投入後に前記不揮発性メモリからロードする前記初期化プログラムによって前記第１のバスに接続されるプラグアンドプレイ周辺装置を使用可能に設定するマスタＤＳＰ、および前記マスタＤＳＰからの起動指令に従い前記信号処理プログラムを前記外部記憶装置からロードして前記信号処理プログラムを実行するスレーブＤＳＰから構成されるＤＳＰカードと、前記第２のデータバスに接続され、前記処理プログラムをデータ保存部から前記外部記憶装置にロードし、前記ＤＳＰカードに起動命令を送信するホストＣＰＵと、を有する。
【図面の簡単な説明】
【００１４】
【図１】実施形態におけるディジタルシグナルプロセッサシステムのブロック図。
【図２】同実施形態におけるマスタＤＳＰの電源投入後のブート処理を示すフローチャート。
【図３】同実施形態におけるマスタＤＳＰの周辺装置探索処理を示すフローチャート。
【図４】同実施形態におけるマスタＤＳＰの周辺装置設定処理を示すフローチャート。
【図５】同実施形態におけるスレーブＤＳＰの電源投入後のブート処理を示すフローチャート。
【図６】同実施形態におけるホストＣＰＵのＤＳＰカード制御処理を示すフローチャート。
【発明を実施するための形態】
【００１５】
以下、発明を実施するための実施形態について図１から図６を参照しながら詳細に説明する。本実施形態はＤＳＰが使用できるメモリの容量の制限を解決し、ＰＣＩバスなどの標準規格バスに接続され、比較的処理規模の大きいプラグアンドプレイ対応の汎用周辺装置を使用可能とする。
【００１６】
本実施形態に係るディジタルシグナルプロセッサシステムのブロック図を図１に示す。接続線を実線、信号の流れを破線で示す。
【００１７】
このディジタルシグナルプロセッサシステムは、ＤＳＰ１〜ＤＳＰＮ（Ｎは自然数）、異なるデータバスのプロトコルの変換を行うバスブリッジ１１、各ＤＳＰの初期化プログラムが格納されるフラッシュＲＯＭ１２などの不揮発性メモリ、およびバスブリッジ１１に接続され各ＤＳＰの信号処理プログラムが格納される外部記憶装置１３で構成されるＤＳＰカード１〜ＤＳＰカードＭ（Ｍは自然数）と、Ｉ／Ｏカードなどのプラグアンドプレイ対応の周辺装置１４と、各ＤＳＰカードを制御するホストＣＰＵ１５と、システム全体を制御する遠隔端末１６から構成されている。なお、ホストＣＰＵは処理プログラムなどを保存するデータ保存部１７を持つ。尚、本実施形態では周辺装置１４を一例としてＩ／Ｏカードを想定して説明する。
【００１８】
バスブリッジ１１は、周辺装置１４が接続される第１のデータバス１（例えばＰＣＩバス）と、ホストＣＰＵとＤＳＰカード１〜ＤＳＰカードＭとを接続し各ＤＳＰカードを制御する第２のデータバス２（例えばＶＭＥバス）と、ＤＳＰ１〜ＤＳＰＮおよび不揮発性メモリ１２が接続される第３のデータバス３（ＤＳＰメーカのバス規格）とを接続し、第１のデータバス〜第３のデータバス間の相互のプロトコル変換が可能である。これによりプロトコルを意識せず通信が可能である。
【００１９】
遠隔端末１６は、イーサネット系のＬＡＮでＴＣＰ/ＩＰ（Transmission Control Protocol/Internet Protocol）接続されており、ＦＴＰ（File Transfer Protocol）などのファイル転送が可能である。この遠隔端末１６は周辺装置１４およびホストＣＰＵ１５の両方と通信可能である。
【００２０】
ＤＳＰ１〜ＤＳＰＮは、それぞれが実行するプログラムを格納するための内部メモリ１８とデータを転送するダイレクトメモリアクセスコントローラ（ＤＭＡＣ：Direct Memory Access Controller ）１９を有し、電源投入後には、初期化プログラムをフラッシュＲＯＭ（Read Only Memory）１２からＤＭＡＣ１９を経由して内部メモリにロードし、ＩＰＬ（ＩＰＬ：Initial Program Loader）を実行し、また起動指令に基づいて外部記憶装置１３からＤＭＡＣ１９を経由して内部メモリ１８へ信号処理プログラムをロードし実行する。
【００２１】
ＤＳＰカード（ＤＳＰカード１〜ＤＳＰカードＭ）は、それぞれが複数のＤＳＰから構成され、マスタＤＳＰと、マスタＤＳＰから制御されるスレーブＤＳＰとに役割を分担させている。本実施形態ではＤＳＰ１をマスタＤＳＰとし、それ以外のＤＳＰ２〜ＤＳＰＮをスレーブＤＳＰとする。また外部記憶装置１３はＤＲＡＭなどの大容量メモリで構成され、後述するように各ＤＳＰへ信号処理プログラムを割り付けるため、使用するＤＳＰの内部メモリ１８の容量以下のサイズを基本単位とするページメモリを構成するのが好ましい。
【００２２】
従来は、ＤＳＰのリセット、初期設定、信号処理などの全てのプログラムがフラッシュＲＯＭ１２などの不揮発性メモリに格納されていたが、本実施形態では、電源投入時に行われるリセット、初期設定の初期化プログラムをフラッシュＲＯＭ１２に格納し、電源が再投入されない限りは、外部記憶装置１３に保存された信号処理プログラムをＤＳＰの内部メモリサイズ以下に分割し、必要回数繰り返し複数のＤＳＰにロードして実行することにより、メモリ容量の制限問題を解決する。また、標準規格のＰＣＩバスとＤＳＰカード内の内部データバス３をバスブリッジ１１を介して接続し、マスタＤＳＰからＰＣＩバスに接続された周辺装置１４をＰＣＩバス上で使用可能に設定することにより、ＣＰＵで制御していた周辺装置１４をＤＳＰカード側からも制御することが可能となる。
【００２３】
破線（１）は、フラッシュＲＯＭ１２からロードされる初期化プログラムの流れ、破線（２）は、遠隔端末１６からホストＣＰＵ１５のデータ保存部１７に保存される信号処理プログラムファイルの流れ、破線（３）はデータ保存部１７から外部記憶装置１３にロードされる信号処理プログラムの流れ、破線（４）は、遠隔端末１６から送信される起動指令の流れ、破線（５）はマスタＤＳＰからスレーブＤＳＰに転送される起動指令の流れ、破線（６）は外部記憶装置１３からロードされる信号処理プログラムの流れ、破線（７）は、遠隔端末１６から周辺装置１４を介してロードされる信号処理プログラムの流れ、および破線（８）は遠隔端末１６から周辺装置１４を介して送信される起動指令の流れを示している。
【００２４】
まず、電源投入後のマスタＤＳＰ（ＤＳＰ１）のブート動作について図２を参照して説明する。電源が投入されると、ステップＳＴ２０１では、マスタＤＳＰは破線（１）に示すように、初期化プログラムをフラッシュＲＯＭ１２よりＤＭＡＣ１９を介して内部メモリ１６にロードし初期化処理を行う。この初期化処理には、自分自身の初期化の他に周辺装置１４のプラグアンドプレイ処理を含んでいる。
【００２５】
すなわち自分自身の初期化の後、ステップＳＴ２０２では、ＰＣＩバス上に接続される周辺装置１４の有無を探索し、ステップＳＴ２０３では、周辺装置が使用可能となるように設定処理を行う。このステップＳＴ２０２とＳＴ２０３のプラグアンドプレイ処理については、図３にて後述する。
【００２６】
周辺装置１４の設定処理の後、ステップＳＴ２０４ではマスタＤＳＰは遠隔端末１６からの起動指令を待つ。この時、マスタＤＳＰはデータバス３及び外部記憶装置１３へアクセスしない（ＳＴ２０４：Ｎｏ）。
【００２７】
ここで遠隔操作端末１６は、電源が投入された後に、次の２つの方法によりＤＳＰ用信号処理プログラムをＤＳＰカード１〜ＤＳＰカードＭ内の外部記憶装置１３にロードすることができる。
【００２８】
第１の方法は、図１の破線（７）に示すように、ステップＳＴ２０２〜ＳＴ２０３にて周辺装置１４の設定が終了しているため遠隔端末１６はＩ／Ｏカードなどのデータ通信が可能な周辺装置１４を経由して、ＤＳＰカード１〜ＤＳＰカードＭ内の記憶装置１３に信号処理プログラムをロードする。
【００２９】
また第２の方法は、図１の破線（２）に示すように、遠隔端末１６は一旦ホストＣＰＵ１５に信号処理プログラムファイルを転送した後、ホストＣＰＵ１５に対して起動指令を出力する。ホストＣＰＵ１５は図１の破線（３）に示すように、データバス２を経由してＤＳＰカード１〜ＤＳＰカードＭ内の外部記憶装置１３に処理プログラムをロードする。
【００３０】
バスブリッジ１１のバスプロトコル変換機能により、周辺装置１４やホストＣＰＵ１５は、自身が接続されるデータバス１、またはデータバス２を用いて外部記憶装置１３へ信号処理プログラムの転送を行うことができる。
【００３１】
遠隔端末１６は、外部記憶装置１３へ信号処理プログラムのロードが完了した時点で、図１の破線（８）に示すように、周辺回路１４を経由してマスタＤＳＰ（ＤＳＰ１）へ起動指令を出力する。または、図１の破線（４）に示すとおり、ホストＣＰＵ１５を経由してマスタＤＳＰ（ＤＳＰ１）へ起動指令を出力する。
【００３２】
マスタＤＳＰは起動指令を受信した場合（ＳＴ２０４：Ｙｅｓ）、ステップＳＴ２０５〜ＳＴ２０８において、図１の破線（５）に示すように、スレーブＤＳＰ（ＤＳＰ２〜ＤＳＰＮ）へ起動指令を出力する。このとき、ＤＳＰ２〜ＤＳＰＮは、データバス３及び外部記憶装置１３へアクセスしていないので、起動指令を出力する際にデータバス３の排他制御を考慮しなくて良い。また、マスタＤＳＰは、起動指令を出力するＤＳＰを選択可能であり（ＳＴ２０６）、任意のＤＳＰのみ起動指令をかけることが可能である（ＳＴ２０７）。
【００３３】
ＤＳＰ２〜ＤＳＰＮは、ＤＳＰ１から起動指令を受信した後、図１の破線（６）に示すように、外部記憶装置１３に格納された信号処理プログラムを内部メモリ１８へロードし、読み込んだ先頭番地にジャンプしてプログラムを実行する。
【００３４】
ステップＳＴ２０９では、マスタＤＳＰは図１の破線（６）に示すように、ＤＭＡ転送完了ベクタに内部メモリ１８の先頭番地を指定し、ステップＳＴ２１０では、外部記憶装置１３に格納された信号処理プログラムを、ＤＭＡＣ１９を介するＤＭＡ転送にて内部メモリ１８へロードする。尚、実行中にプログラムをロードして上書きした場合、マスタＤＳＰはその実行を停止してしまう可能性があるため、信号処理プログラムのロードにあたり、マスタＤＳＰが内蔵するＤＭＡＣ１９を用いると共にマスタＤＳＰを一旦停止する。
【００３５】
ステップＳＴ２１１では、読み込んだ先頭番地に実行を移すため、ＤＭＡ転送完了割込みを受けて、内部メモリ１８の先頭番地にジャンプして信号処理プログラムを実行する。以上の一連のステップによりマスタＤＳＰのブート処理が完了する。
【００３６】
また、一点鎖線の矢印で示すように、遠隔端末１６から再度起動指令があれば、ステップＳＴ２０４からステップＳＴ２１１を繰り返す。これによりマスタＤＳＰを初期化することなく信号処理の継続が可能となる。
【００３７】
次に、マスタＤＳＰが行うプラグアンドプレイ対応の周辺装置１４の探索処理について図３を用いて説明する。マスタＤＳＰのＩＰＬによって、データバス１（ＰＣＩバス）に対してプラグアンドプレイ対応の周辺装置１４が探索される。
【００３８】
まず、マスタＤＳＰはＰＣＩバス番号（ステップＳＴ３０１）、ＰＣＩデバイス番号（ステップＳＴ３０２）、機能番号数（ステップＳＴ３０３）を順番に指定してデータバス１（ＰＣＩバス）上に周辺装置１４があるかどうかを検索する。バス番号ｉは０〜２５５までの値を取ることができ、したがって２５６本のＰＣＩバスを使用することが可能である。デバイス番号ｊは０から３１までの値を取ることができ、１つのＰＣＩバス上に３２個の周辺装置を接続することができる。また、機能番号ｋは、０から７までの値を取り、１つの周辺装置１４に複数の機能が搭載されている場合に、それらを区別するために使用される。単機能の周辺装置であれば、機能番号は０が割り振られる。多機能の周辺装置であれば０以外の機能番号が割り当てられる。
【００３９】
従って、ＰＣＩバス番号ｉ＝０〜２５５、デバイス番号ｊ＝０〜３１、機能番号ｋ＝０〜７として、順番にカウンタ値ｉ，ｊ，ｋを繰り返し指定することによりＰＣＩのコンフィグレーションデータを取得し（ステップＳＴ３０４）、そのデータバス1上の周辺装置１４を探索していく。
【００４０】
ステップＳＴ３０５では周辺装置１４があるバス番号ｉのデータバス上に存在するかどうかを判断する。あるバス番号ｉのＰＣＩバス上に周辺装置１４がなければ（ＳＴ３０５：Ｙｅｓ）、取得値に−１が、存在すれば（ＳＴ３０５：Ｎｏ）、−１以外の値（例えばベンダＩＤなど）を取得できる。周辺装置１４があれば、各カウンタ値ｉ（バス番号），ｊ（デバイス番号），ｋ（機能番号）値を保存し、検出周辺装置数を示すカウンタ値を１増やす（ステップＳＴ３０６）。
【００４１】
ステップＳＴ３０７、ステップＳＴ３０８、ステップＳＴ３０９では、それぞれのカウンタ値ｉ，ｊ，ｋについて取り得る範囲について繰り返し、検索を終了する。
【００４２】
次に、図３の探索処理結果に基づき、検出された周辺回路１４をＰＣＩメモリ空間に割り当て使用可能になるように設定処理を行う。この設定処理のフローチャートを図４に示す。
【００４３】
ステップＳＴ４０１では、検出された周辺装置１４の数をカウンタ値ｉとして繰り返し処理を行う。そしてステップＳＴ４０２では、周辺装置１４に対してＰＣＩバスのＩ／Ｏ空間（４ＧＢ）内に対して使用するＩ／Ｏアドレス、及びメモリ空間（４ＧＢ）に対して使用するメモリアドレスの割り当て行い、さらに割込みベクタを設定し、周辺装置１４を使用可能とするためのイネーブルビットを設定する。
【００４４】
ステップＳＴ４０３では、検索されたすべての周辺装置１４に対して同様の設定処理を繰り返す。以上のステップにより、マスタＤＳＰから周辺装置１４が使用可能となる。
【００４５】
次に、スレーブＤＳＰの電源投入後のフローチャートについて図５を参照して説明する。
【００４６】
図１の破線（１）に示すように、ＤＳＰ２〜ＤＳＰＮはフラッシュＲＯＭ１２から初期化プログラムを読み込み、自分自身を初期化設定をした後（ステップＳＴ５０１）、マスタＤＳＰが発行する起動指令を待つ（ステップＳＴ５０２：Ｎｏ）。このとき、各スレーブＤＳＰはデータバス３及び外部記憶装置１３へアクセスしない。
【００４７】
マスタＤＳＰより起動指令を受信した場合（ＳＴ５０２：Ｙｅｓ）、図１の破線（６）に示すように、ＤＭＡＣ１９の転送完了割込みベクタを内部メモリ１８の先頭番地に設定し（ステップＳＴ４０３）、次に外部記憶装置１３に格納された信号処理プログラムを、ＤＭＡＣ１９を介するＤＭＡ転送にて内部メモリ１８にロードする。尚、実行中のプログラムを上書きした場合、スレーブＤＳＰはその実行を停止してしまう可能性があるため、信号処理プログラムの読み込みは、スレーブＤＳＰが内蔵するＤＭＡＣ１９を用いると共に、スレーブＤＳＰを一旦停止する（ステップＳＴ５０４）。
【００４８】
ステップＳＴ５０５では、信号処理プログラムを読み込んだ内部メモリ１８の先頭番地に実行を移すため、ＤＭＡ転送完了割込みを受けて、内部メモリ１８の先頭番地にジャンプして信号処理プログラムを実行する。
【００４９】
さらに、一点鎖線の矢印で示すように、マスタＤＳＰから再度の起動指令が発行される場合には、ステップＳＴ５０２からステップＳＴ５０５を繰り返す。これによってスレーブＤＳＰは初期化することなく信号処理を継続することが可能である。
【００５０】
最後に、ホストＣＰＵが各ＤＳＰカードを制御するフローチャートについて図６を参照して説明する。
【００５１】
遠隔操作端末１６は、図１の破線（２）に示すように、ホストＣＰＵ１５上のデータ保存部１７へ信号処理プログラムファイルを転送した後、ホストＣＰＵ１５に対して起動指令を出力する。
【００５２】
ステップＳＴ６０１では、ホストＣＰＵ１５は、遠隔端末１６から起動指令を待つ（ＳＴ６０１：Ｎｏ）。遠隔端末１６から起動指令があれば（ＳＴ６０１：Ｙｅｓ）、データ保存部１７から信号処理プログラムファイルを読み取る（ステップＳＴ６０２）。
【００５３】
ステップＳＴ６０３では、接続されるＤＳＰカード数をカウンタ値（ｉ＝１〜Ｍ）とし、その後のステップＳＴ６０４では、図１の破線（３）に示すように、データバス２（ＶＭＥバス）を経由して各ＤＳＰカード（ＤＳＰカード１〜ＤＳＰカードＭ）内の外部記憶装置１３に信号処理プログラムをロードする。この時、全てのＤＳＰカード内のＤＳＰは外部記憶装置１３に対するアクセスを行わないため、外部記憶装置１３の排他処理は不要である。
【００５４】
バスブリッジ１１のバスプロトコル変換機能により、周辺装置１４やホストＣＰＵ１５は、ＤＳＰカード１〜ＤＳＰカードＭ内の外部記憶装置１３や、ＤＳＰカード内のデータバス３を意識せず、データバス１またはデータバス２を用いて信号処理プログラムの転送を行うことができる。
【００５５】
すべてのＤＳＰカード１からＤＳＰカードＭの外部記憶装置１３に信号処理プログラムを転送した後（ステップＳＴ６０５）、ホストＣＰＵ１５は、図１の破線（４）に示すように、各ＤＳＰカードのマスタＤＳＰへ起動指令を出力する（ステップＳＴ６０６〜ステップＳＴ６０８）。
【００５６】
信号処理プログラムの転送と起動指令は時間的に連続しており、マスタＤＳＰが起動した時は、ホストＣＰＵ１５はデータバス２のアクセスを完了しているため、各ＤＳＰカードの起動は問題なく行われる。
【００５７】
なお、本フローチャートは遠隔端末１６の起動指令を、ホストＣＰＵ１５を経由して各ＤＳＰカードに送信したが、図１の破線（８）に示すように、遠隔端末１６から直接本実施形態で使用可能に設定された周辺回路１４を経由して信号処理プログラムや起動指令を送信することも可能である。その場合、遠隔端末１６の動作はステップＳＴ６０１〜ＳＴ６０２を省略したフローチャートとなる。
【００５８】
また、本実施形態のプラグアンドプレイ処理は、電源投入後に１回だけ行われるものであるが、ＶＭＥバスのようなホットスワップに対応していないシステムにおいては例示したフローチャートで十分である。尚、ホットスワップに対応したバスを使用するシステムにおいては、ホストＣＰＵから定期的にプラグアンドプレイ処理を行うようマスタＣＰＵに起動指令を行えばよい。
【００５９】
以上述べた実施形態によれば、電源投入後に１回だけ行われる各ＤＳＰの初期化プログラムと、その後に実行される信号処理プログラムとを分離し、しかも信号処理プログラムを分割して複数回実行することができるので、ＤＳＰの内部メモリ容量の制限に縛られない処理を行うことが可能である。しかも電源投入後は最初の初期化以降、ＤＳＰカードのリセットを行うことがないのでそれまで設定した設定情報や、信号処理結果などを次の分割した処理プログラムで使用することが可能となる。
【００６０】
さらに、マスタＤＳＰの初期化プログラムにＰＣＩバスを使用可能とする設定処理が含まれていることから、ＤＳＰ側から汎用のプラグアンドプレイ対応の周辺装置を制御できるとともに、ホストＣＰＵを介すことなく遠隔装置端末からネットワークを介してＤＳＰを制御することが可能となる。これによりシステムの汎用化、低価格化に大きく貢献する。
【００６１】
本実施形態では周辺装置が接続されるデータバスとしてＰＣＩバスについて説明したが他の標準規格のデータバス、例えばＰＣＩｅｘｐｒｅｓｓなどでも適用可能である。
【００６２】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６３】
１１…バスブリッジ
１２…フラッシュＲＯＭ
１３…外部記憶装置
１４…周辺装置
１５…ホストＣＰＵ
１６…遠隔端末
１７…データ保存部
１８…内部メモリ
１９…ＤＭＡＣ
【図１】
2012173921.tif 000003
【図２】
2012173921.tif 000004
【図３】
2012173921.tif 000005
【図４】
2012173921.tif 000006
【図５】
2012173921.tif 000007
【図６】
2012173921.tif 000008