(57)【要約】  【課題】  入力信号の振幅の変動に応じて利得を制御可能な増幅回路を提供する。  【解決手段】  入力された第１信号Ｓ１を増幅して第２信号Ｓ２を出力する可変利得増幅回路１０と、第１信号Ｓ１を検波して第３信号Ｓ３を出力する検波回路２０と、第３信号Ｓ３が入力されて、第３信号Ｓ３の電圧に対して指数関数的に変化する電圧を有する第４信号Ｓ４を出力する変換回路３０とを備え、第４信号Ｓ４を用いて可変利得増幅回路１０の利得を制御する増幅回路とする。入力された第１信号Ｓ１の振幅の変動が大きいときにも、第１信号Ｓ１の振幅の変動に応じて利得を制御可能な増幅回路を得ることができる。これにより、第１信号Ｓ１の振幅が大きく変動しても第２信号Ｓ２の振幅の変動を小さくすることができる。【選択図】  図１
2012175532.tif 000002
【特許請求の範囲】
【請求項１】
入力された第１信号を増幅して第２信号を出力する可変利得増幅回路と、
前記第１信号を検波して第３信号を出力する検波回路と、
前記第３信号が入力されて、該第３信号の電圧に対して指数関数的に変化する電圧を有する第４信号を出力する変換回路とを備え、
前記第４信号を用いて前記可変利得増幅回路の利得を制御することを特徴とする増幅回路。
【請求項２】
前記変換回路は、ＮＭＯＳトランジスタと、第１および第２のＰＭＯＳトランジスタとを備えており、
前記ＮＭＯＳトランジスタは、ソース端子が基準電位に接続され、ゲート端子が電圧源を介して基準電位に接続されるとともに、バックゲート端子に前記第３信号が入力され、
前記第１のＰＭＯＳトランジスタは、ゲート端子およびドレイン端子が前記ＮＭＯＳトランジスタのドレイン端子に接続されているとともに、ソース端子が電源電位に接続され、前記第２のＰＭＯＳトランジスタは、ゲート端子が前記第１のＰＭＯＳトランジスタのゲート端子に接続されており、ソース端子が電源電位に接続され、ドレイン端子が抵抗を介して基準電位に接続されるとともに、前記ドレイン端子から前記第４信号を出力することを特徴とする請求項１に記載の増幅回路。
【請求項３】
請求項１に記載の増幅回路と、
受信信号の周波数を変換して前記第１信号として出力する周波数変換回路と、
前記第２信号を復調する復調回路とを備えていることを特徴とする受信回路。
【請求項４】
請求項３に記載の受信回路と、
該受信回路に接続されたアンテナとを備えることを特徴とする受信装置。
【請求項５】
請求項３に記載の受信回路と、
該受信回路に接続されたアンテナと、
該アンテナに接続された送信回路とを備えることを特徴とする通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅回路ならびにそれを用いた受信装置および通信装置に関するものであり、特に利得が自動的に制御される増幅回路ならびにそれを用いた受信装置および通信装置に関するものである。
【背景技術】
【０００２】
従来、受信回路において、復調器への入力信号のレベルを一定に保つために、利得が自動的に制御される増幅回路が用いられている。このような増幅回路としては、増幅回路への入力信号を検波回路で検波して、検波回路からの出力信号を利用して可変利得増幅回路の利得を制御するフィードフォワード回路を使用するものが知られている（例えば、特許文献１を参照。）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−３３３１１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
フィードフォワード回路を用いた従来の増幅回路においては、検波回路が有している寄生容量等の影響によって、検波回路からの出力信号の電圧の変化が、入力信号の振幅の急激な変化に追従できないことがあるという問題があった。そして、これによって、可変利得増幅回路の利得の変化が入力信号の振幅の変化に追従できず、増幅回路からの出力信号の振幅が大きく変動してしまうという問題が発生することがあった。
【０００５】
本発明はこのような従来の技術における問題点に鑑みて案出されたものであり、その目的は、入力信号の振幅の変動に応じて利得を制御可能な増幅回路ならびにそれを用いた受信装置および通信装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の第１の増幅回路は、入力された第１信号を増幅して第２信号を出力する可変利得増幅回路と、前記第１信号を検波して第３信号を出力する検波回路と、前記第３信号が入力されて、該第３信号の電圧に対して指数関数的に変化する電圧を有する第４信号を出力する変換回路とを備え、前記第４信号を用いて前記可変利得増幅回路の利得を制御することを特徴とするものである。
【０００７】
本発明の第２の増幅回路は、前記第１の増幅回路において、前記変換回路は、ＮＭＯＳトランジスタと、第１および第２のＰＭＯＳトランジスタとを備えており、前記ＮＭＯＳトランジスタは、ソース端子が基準電位に接続され、ゲート端子が電圧源を介して基準電位に接続されるとともに、バックゲート端子に前記第３信号が入力され、前記第１のＰＭＯＳトランジスタは、ゲート端子およびドレイン端子が前記ＮＭＯＳトランジスタのドレイン端子に接続されているとともに、ソース端子が電源電位に接続され、前記第２のＰＭＯＳトランジスタは、ゲート端子が前記第１のＰＭＯＳトランジスタのゲート端子に接続されており、ソース端子が電源電位に接続され、ドレイン端子が抵抗を介して基準電位に接続されるとともに、前記ドレイン端子から前記第４信号を出力することを特徴とするものである。
【０００８】
本発明の受信回路は、前記第１の増幅回路と、受信信号の周波数を変換して前記第１信
号として出力する周波数変換回路と、前記第２信号を復調する復調回路とを備えていることを特徴とするものである。
【０００９】
本発明の受信装置は、前記受信回路と、該受信回路に接続されたアンテナとを備えることを特徴とするものである。
【００１０】
本発明の通信装置は、前記受信回路と、該受信回路に接続されたアンテナと、該アンテナに接続された送信回路とを備えることを特徴とするものである。
【発明の効果】
【００１１】
本発明の増幅回路によれば、入力信号の振幅の変動に応じて利得を制御可能な増幅回路を得ることができる。
【００１２】
本発明の受信装置によれば、受信信号の振幅が変動しても受信信号を正確に復調することが可能な受信装置を得ることができる。
【００１３】
本発明の通信装置によれば、受信信号の振幅が変動しても受信信号を正確に復調することが可能な通信装置を得ることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態の第１の例の増幅回路を示すブロック図である。
【図２】図１における変換回路の回路図である。
【図３】本発明の実施の形態の第２の例の受信装置を示すブロック図である。
【図４】本発明の実施の形態の第３の例の通信装置を示すブロック図である。
【図５】本発明の実施の形態の第１の例の増幅回路のシミュレーション結果を示すグラフである。
【図６】比較例の増幅回路のシミュレーション結果を示すグラフである。
【図７】シミュレーションにおける入力信号を示すグラフである。
【発明を実施するための形態】
【００１５】
以下、本発明の増幅回路を添付の図面を参照しつつ詳細に説明する。
【００１６】
（実施の形態の第１の例）
図１は本発明の実施の形態の第１の例の増幅回路を示すブロック図である。図２は図１における変換回路の構成を示す回路図である。
【００１７】
本例の増幅回路は、図１に示すように、端子１と、端子２と、可変利得増幅回路１０と、検波回路２０と、変換回路３０とを備えている。
【００１８】
端子１には、図示せぬ外部回路から第１信号Ｓ１が入力される。可変利得増幅回路１０は、端子１および端子２に接続されており、端子１から入力された第１信号Ｓ１を増幅した第２信号Ｓ２を端子２へ出力する。
【００１９】
検波回路２０は、端子１および変換回路３０に接続されており、端子１から入力された第１信号Ｓ１を検波して、第３信号Ｓ３を変換回路３０へ出力する。本例の増幅回路においては、検波回路２０は、第１信号Ｓ１の振幅の増減と逆に増減する電圧を有する第３信号Ｓ３を出力する。
【００２０】
変換回路３０は、検波回路２０および可変利得増幅回路１０に接続されており、検波回路２０から第３信号Ｓ３が入力されて、第３信号Ｓ３の電圧に対して指数関数的に変化す
る電圧を有する第４信号Ｓ４を、可変利得増幅回路１０へ出力する。そして、第４信号Ｓ４は、可変利得増幅回路１０の図示せぬ制御端子に入力され、第４信号Ｓ４によって可変利得増幅回路１０の利得が制御される。
【００２１】
このように、本例の増幅回路では、変換回路３０から出力された第４信号Ｓ４を用いて可変利得増幅回路１０の利得を制御する。第４信号Ｓ４の電圧は、第３信号Ｓ３の電圧と同様に、第１信号Ｓ１の振幅の増減と逆に増減する。このため、第４信号Ｓ４を用いて可変利得増幅回路１０の利得を制御することにより、可変利得増幅回路１０の利得は第１信号Ｓ１の振幅の増減と逆に増減する。これにより、増幅回路に入力される第１信号Ｓ１の振幅が大きく変動したときにおいても、増幅回路から出力される第２信号Ｓ２の振幅の変動を小さくすることができる。
【００２２】
従来の増幅回路のように、検波回路２０から出力される第３信号Ｓ３をそのまま可変利得増幅回路１０に入力して、第３信号Ｓ３によって可変利得増幅回路１０の利得を制御する場合においては、次のような問題が生じる場合がある。すなわち、検波回路２０が有する寄生容量等に起因して、検波回路２０から出力される第３信号Ｓ３の波形が鈍ってしまうという問題である。これにより、第１信号Ｓ１の振幅が急激に変化したときに、第１信号Ｓ１の振幅の変化に第３信号Ｓ３の電圧の変化が追従できなくなり、第１信号Ｓ１の振幅の変化に可変利得増幅回路１０の利得の変化が追従できなくなる。そして、入力された第１信号Ｓ１の振幅の急激な変化を可変利得増幅回路１０の利得の変化で相殺することができず、増幅回路から出力される第２信号Ｓ２の振幅の変化が大きくなってしまう。
【００２３】
本例の増幅回路は、検波回路２０から出力される第３信号Ｓ３を変換回路３０に入力し、変換回路３０から出力される第４信号Ｓ４を用いて可変利得増幅回路１０の利得を制御する。第４信号Ｓ４は、第３信号Ｓ３の電圧に対して指数関数的に変化する電圧を有しているため、第３信号Ｓ３の波形が鈍った場合においても、第４信号Ｓ４の波形の鈍りは小さくなる。よって、第４信号Ｓ４の電圧は、第３信号Ｓ３の電圧よりも、第１信号Ｓ１の振幅の急激な変化に追従して変化する。このため、第４信号Ｓ４を用いて可変利得増幅回路１０の利得を制御することにより、第１信号Ｓ１の急激な変化に応じて可変利得増幅回路１０の利得を変化させることができるので、出力される第２信号Ｓ２の振幅の変化を小さくすることができる。
【００２４】
このようにして、本例の増幅回路によれば、入力される第１信号Ｓ１の振幅の変化に応じて利得を制御可能な増幅回路を得ることができる。
【００２５】
なお、本例の増幅回路において、検波回路２０としては、例えば、ミキサーを使用した検波回路など、既知の検波回路を好適に用いることができる。
【００２６】
また、本例の増幅回路においては、検波回路２０が、第１信号Ｓ１の振幅の増減に対して逆に増減する電圧を有する第３信号Ｓ３を出力する例を示したが、これに限定されるものではない。検波回路２０が、第１信号Ｓ１の振幅の増減と同じように増減する電圧を有する第３信号Ｓ３を出力するようにしても構わない。このような場合には、例えば、第４信号Ｓ４を基準信号から減算して第５信号を生成する。この第５信号の電圧は、第１信号Ｓ１の振幅の増減と逆に増減するので、第５信号を用いて可変利得増幅回路１０の利得を制御することにより、第１信号Ｓ１の振幅の増減と逆に利得が増減するように可変利得増幅回路１０を制御することができる。
【００２７】
図２は図１における変換回路３０の一例を示す回路図である。変換回路３０は、図２に示すように、ＮＭＯＳトランジスタ３３と、ＰＭＯＳトランジスタ３５，３６と、電圧源３４と、抵抗３７と、端子３１，３２とを備えている。
【００２８】
ＮＭＯＳトランジスタ３３は、ソース端子が基準電位（グランド電位）に接続されており、ゲート端子が電圧源３４を介して基準電位（グランド電位）に接続されている。そして、バックゲート端子が端子３１に接続されており、第３信号Ｓ３が端子３１からバックゲート端子に入力される。
【００２９】
ＰＭＯＳトランジスタ３５は、ゲート端子およびドレイン端子がＮＭＯＳトランジスタ３３のドレイン端子に接続されているとともに、ソース端子が電源電位Ｖｄｄに接続されている。
【００３０】
ＰＭＯＳトランジスタ３６は、ゲート端子がＰＭＯＳトランジスタ３５のゲート端子に接続されており、ソース端子が電源電位Ｖｄｄに接続されており、ドレイン端子が抵抗３７を介して基準電位（グランド電位）に接続されている。また、ＰＭＯＳトランジスタ３６のドレイン端子は端子３２に接続されており、ＰＭＯＳトランジスタ３６のドレイン端子から端子３２へ第４信号Ｓ４が出力される。
【００３１】
このような構成を備える変換回路３０の動作について説明する。ＮＭＯＳトランジスタのバックゲート端子に加わる電圧が充分に小さいときには、ＮＭＯＳトランジスタのドレイン電流はバックゲート端子に加わる電圧に対して指数関数的に変化することを本発明者らが見出した。よって、第３信号Ｓ３が端子３１からＮＭＯＳトランジスタ３３のバックゲート端子に入力されると、ＮＭＯＳトランジスタ３３のドレイン電流は、第３信号Ｓ３の電圧に対して指数関数的に変化する電流となる。
【００３２】
ＮＭＯＳトランジスタ３３のドレイン端子はＰＭＯＳトランジスタ３５のドレイン端子に接続されており、ＰＭＯＳトランジスタ３５のドレイン電流もＮＭＯＳトランジスタ３３のドレイン電流に等しくなる。そして、ＰＭＯＳトランジスタ３５，３６のドレイン端子同士が接続されてカレントミラー回路が構成されているため、ＮＭＯＳトランジスタ３３のドレイン電流がＰＭＯＳトランジスタ３６のドレイン電流にコピーされる。
【００３３】
そして、ＰＭＯＳトランジスタ３６のドレイン電流が抵抗３７に流れることによって、抵抗３７の両端に電圧が発生する。この電圧は、端子３１から入力された第３信号Ｓ３の電圧に対して指数関数的に変化する電圧となり、この電圧を有する第４信号Ｓ４が端子３２から出力される。
【００３４】
（実施の形態の第２の例）
図３は本発明の実施の形態の第２の例の受信装置を示すブロック図である。本例の受
信装置は、図３に示すように、アンテナ７１と、該アンテナに接続された受信回路７２とを備えている。受信回路７２は、高周波増幅回路７３と、周波数変換回路７４と、本発明の実施の形態の第１の例の増幅回路７５と、復調回路７６とを備えている。
【００３５】
高周波増幅回路７３は、アンテナ７１に接続されており、受信信号を増幅して出力する。周波数変換回路７４は、増幅された受信信号の周波数を変換して第１信号Ｓ１として出力する。増幅回路７５は、第１信号Ｓ１を増幅して、振幅が一定の第２信号Ｓ２を出力する。復調回路７６は、入力された第２信号Ｓ２を復調する。このような構成を有する本例の受信装置によれば、受信信号の振幅が大きく変動するときにも、復調回路７６に入力される信号レベルの変動を小さくすることができるので、受信信号の振幅が変動しても受信信号を正確に復調することが可能な受信装置を得ることができる。
【００３６】
なお、本例の受信回路７２においては、アンテナ７１からの受信信号が高周波増幅回路７３で増幅されてから周波数変換回路７４に入力される例を示したが、これに限定される
ものではない。受信信号の強度が充分な場合には、アンテナ７１からの受信信号がそのまま周波数変換回路７４に入力されるようにしても構わない。また、それぞれの回路の間に他の回路が介在するようにしても構わない。
【００３７】
（実施の形態の第３の例）
図４は本発明の実施の形態の第３の例の通信装置を示すブロック図である。なお、本
例においては、前述した実施の形態の第２の例の受信装置と異なる点のみについて説明し、同様の構成要素には同じ参照符号を付して重複する説明を省略する。
【００３８】
本例の通信装置は、図４に示すように、受信回路７２と、受信回路に接続されたアンテナ７１と、アンテナ７１に接続された送信回路７７とを備えている。なお、受信回路７２および送信回路７７とアンテナ７１との間には、アンテナ共用回路７８が挿入されている。すなわち、受信回路７２および送信回路７７は、アンテナ共用回路７８を介してアンテナ７１に接続されている。このような構成を有する本例の通信装置によれば、受信信号の振幅が変動しても受信信号を正確に復調することが可能な通信装置を得ることができる。
【実施例】
【００３９】
図１に示した本発明の実施の形態の第１の例の増幅回路における電気特性を回路シミュレーションによって算出した。本シミュレーションにおいては、端子１への入力信号（第１信号Ｓ１）は、キャリア周波数が０．７ＧＨｚであり、キャリア電力が−１０ｄＢｍであり、変調周波数が２０ＭＨｚであり、変調指数が０．９９のＡＭ変調波とした。検波回路２０は、入力信号（第１信号Ｓ１）の振幅の増減と逆に増減する検波電圧を出力するＬｉｎｅａｒ  ｉｎ  ｄＢ特性を持つ検波回路とした。また、変換回路３０は、検波回路２０から出力される第３信号Ｓ３の最大値および最小値の電圧振幅は変えないで、指数関数的に電圧波形の変換をするようにした。
【００４０】
このシミュレーションの結果を図５のグラフに示す。また、図１に示す増幅回路から変換回路３０を取り除いた比較例の増幅回路のシミュレーション結果を図６のグラフに示す。そして、それぞれのシミュレーションにおける入力信号（第１信号Ｓ１）を図７のグラフに示す。それぞれのグラフにおいて、横軸は時間であり、縦軸は電圧を示す。
【００４１】
図６のグラフによれば、入力信号（第１信号Ｓ１）の振幅の変化に利得の変化が追従できず、出力信号（第２信号Ｓ２）の振幅が大きく変動していることがわかる。これに対し、図５に示すグラフによれば、入力信号の振幅の変動に追従して増幅回路の利得が制御できていることにより、出力信号の振幅の変化が小さくなっていることがわかる。これにより、本発明の有効性が確認できた。
【符号の説明】
【００４２】
１０：可変利得増幅回路
２０：検波回路
３０：変換回路
３３：ＮＭＯＳトランジスタ
３５，３６：ＰＭＯＳトランジスタ
３４：電圧源
７１：アンテナ
７２：受信回路
７４：周波数変換回路
７５：増幅回路
７６：復調回路
７７：送信回路
【図１】
2012175532.tif 000003
【図２】
2012175532.tif 000004
【図３】
2012175532.tif 000005
【図４】
2012175532.tif 000006
【図５】
2012175532.tif 000007
【図６】
2012175532.tif 000008
【図７】
2012175532.tif 000009