(57)【要約】【課題】熱雑音を除去することができる固体撮像素子を提供することを目的とする。【解決手段】固体撮像素子１００は、複数の画素回路１ａと、画素回路１ａからの初期化信号と映像信号を順次転送する列信号線２１と、初期化信号と映像信号とを保持する保持回路２ａとを備え、複数の画素回路１ａの初期化を同時に行い、複数の画素回路１ａの初期化信号を順次保持回路２ａに保持し、その後複数の画素回路１ａで同時に受光された映像信号を順次保持回路２ａに保存し、その後、保持回路２ａにより初期化信号と映像信号の差分信号を画素信号として出力する。【選択図】図１
2012175617.tif 000002
【特許請求の範囲】
【請求項１】
行列状に配置され、初期化されたときの初期化信号と受光量に応じた映像信号とを出力する複数の画素回路と、
前記複数の画素回路からの前記初期化信号と前記映像信号とを転送する列信号線と、
前記列信号線を通して対応画素回路から転送される前記初期化信号と前記映像信号とを保持する保持回路とを備え、
前記複数の画素回路の初期化を同時に行い、前記複数の画素回路の前記初期化信号を順次前記保持回路に保持し、
その後前記複数の画素回路で同時に受光された前記映像信号を順次前記保持回路に保存し、
その後、前記保持回路により前記初期化信号と前記映像信号の差分信号を画素信号として出力する
固体撮像素子。
【請求項２】
前記固体撮像素子は、さらに、前記保持回路に保持した前記初期化信号と前記映像信号の差分信号を出力する差分回路を備える
請求項１に記載の固体撮像素子。
【請求項３】
前記保持回路は、
前記初期化信号を保持する第１の保持要素と、
前記映像信号を保持する第２の保持要素とを備える
請求項１または２に記載の固体撮像素子。
【請求項４】
前記差分回路は、差動増幅器であり、
前記差動増幅器の入力端は、前記第１の保持要素および前記第２の保持要素に接続されている
請求項３に記載の固体撮像素子。
【請求項５】
前記保持回路の数は、前記複数の画素回路の少なくとも２倍の数である
請求項１〜４のいずれか１項に記載の固体撮像素子。
【請求項６】
前記保持回路は、容量で構成される
請求項１〜５のいずれか１項に記載の固体撮像素子。
【請求項７】
請求項１〜６のいずれか１項に記載の固体撮像素子を備えたカメラ。
【請求項８】
行列状に配置された複数の画素回路を有する固体撮像素子の駆動方法であって、
前記複数の画素回路の初期化を同時に行い、前記複数の画素回路の初期化信号を順次保持回路に保持する工程と、
前記初期化信号を前記保持回路に保持する工程の後、前記複数の画素回路で同時に前記映像信号を受光し、前記映像信号を順次前記保持回路に保存する工程とを含み、
前記固体撮像素子は、前記初期化信号と前記映像信号との差分信号を画素信号として出力する
固体撮像素子の駆動方法。
【請求項９】
前記保持回路は、第１の保持要素と第２の保持要素とを備え、
前記初期化信号を前記第１の保持要素に保持し、
前記映像信号を前記第２の保持要素に保持する
請求項８に記載の固体撮像素子の駆動方法。
【請求項１０】
前記固体撮像素子は、差動増幅器を備え、
前記差動増幅器は、前記第１の保持要素に保持された初期化信号と前記第２の保持要素に保持された映像信号の差分信号を出力する
請求項９に記載の固体撮像素子の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルカメラなどに組み込まれたＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型のエリアイメージセンサである固体撮像素子および固体撮像素子の駆動方法に関する。
【背景技術】
【０００２】
近年、ＣＭＯＳ型イメージセンサにおいて、グローバルシャッター動作を実現するための技術が提案されている（例えば、特許文献１参照）。
【０００３】
図１２は、特許文献１に係る固体撮像素子１２００のブロック図である。
【０００４】
図１２に示すように、固体撮像素子１２００は、画素セル１２０１と、画素セル１２０１を２次元状に配列した画素部１２０２と、画素部１２０２の垂直方向（行）を選択する垂直走査部１２０３と、選択行からの画素信号のノイズを抑圧するノイズ抑圧部１２３１と、ノイズ抑圧部１２３１の出力信号を蓄積するメモリセル１２２１を２次元的に配列したメモリ部１２２２と、メモリ部１２２２の垂直方向（メモリ行）を選択するメモリ用垂直走査部１２２３と、選択されたメモリ行の信号を選択する水平選択部１２０５と、水平選択部１２０５を水平方向に順次選択する水平走査部１２０６と、出力アンプ１２１２とから構成されている。
【０００５】
図１３は、画素部１２０２を４行４列の画素配列とした場合の固体撮像素子１２００の具体的な構成である。図１３に示すように、画素セル１２０１は、光信号を電気信号に変換するフォトダイオードＰＤと、フォトダイオードＰＤの電荷を増幅する増幅トランジスタＭ３と、フォトダイオードＰＤの電荷を増幅トランジスタＭ３のゲートに転送する転送トランジスタＭ１と、増幅トランジスタＭ３のゲートをリセットするリセットトランジスタＭ２と、選択トランジスタＭ４とから構成されている。また、増幅トランジスタＭ３の入力端（ゲート部）には、フローティングディフュージョン部ＦＤが形成されている。そして、リセットトランジスタＭ２と増幅トランジスタＭ３のドレインは画素電源ＶＤＤに接続され、選択トランジスタＭ４のソースは画素出力端子となり、垂直信号線１２０８に接続されている。
【０００６】
ノイズ抑圧部１２３１は、サンプルトランジスタＭ１５とクランプトランジスタＭ１６とクランプ容量Ｃ１５と列アンプＡ１５とから構成されている。
【０００７】
図１４は、固体撮像素子１２００のグローバルスキャン動作（一括シャッター機能）について説明するためのタイミングチャートである。図１４において、転送信号ＴＸ１〜ＴＸ４＝Ｈ、リセット信号ＲＳ１〜ＲＳ４＝Ｈとすることで、画素セル１２０１内の転送トランジスタＭ１とリセットトランジスタＭ２を介して、フォトダイオードＰＤのリセット動作が行われ、続いて転送信号ＴＸ１〜ＴＸ４＝Ｌに戻したとき（時点ｔ１）からフォトダイオードＰＤでの露光がスタートする。このとき、画素部１２０２に含まれる全ての画素セル１２０１のフォトダイオードＰＤの露光が同時にスタートする。
【０００８】
引き続き、リセット信号ＲＳ１〜ＲＳ４＝Ｌに戻すことで、フローティングディフュージョン部ＦＤのリセットを終了する。露光の終了は、再び転送信号ＴＸ１〜ＴＸ４＝Ｈとし、フォトダイオードＰＤに蓄積した電荷をフローティングディフュージョン部ＦＤに転送し、その後時点ｔ２で転送信号ＴＸ１〜ＴＸ４＝Ｌとすることで行われる。このとき、画素部１２０２に含まれる全ての画素セル１２０１のフォトダイオードＰＤの露光が同時に終了する。
【０００９】
次に、垂直走査部１２０３により、選択信号ＳＥＬ１＝Ｈとすることで、画素部の１行目が選択され、１行目の画素行の信号成分Ｖｓｉｇが出力される。ここで、サンプル信号ＳＨ＝Ｈおよびクランプ信号ＣＬ＝Ｈと設定することで、信号成分Ｖｓｉｇをクランプ容量Ｃ１５に保持する。このとき、列アンプＡ１５の入力部はクランプ電圧ＶＣＬに設定される。その後、クランプ信号ＣＬ＝Ｌとし、列アンプＡ１５の入力部をフローティング状態とする。
【００１０】
引き続き、垂直走査部１２０３によりリセット信号ＲＳ１＝Ｈとし、リセット信号ＲＳ１＝Ｌと戻すことでフローティングディフュージョン部ＦＤをリセットすることで、１行目の画素行のリセット信号成分Ｖｒｓｔが出力される。ここで、列アンプＡ１５の入力部がフローティング状態となっているため、クランプ電圧ＶＣＬを基準として画素信号の変化分（Ｖｒｓｔ−Ｖｓｉｇ）が重畳され、列アンプＡ１５の入力部の電圧は、〔ＶＣＬ＋（Ｖｒｓｔ−Ｖｓｉｇ）〕となる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００８−０７２１８８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
特許文献１に記載の技術において、リセット信号ＲＳ１、ＲＳ２、ＲＳ３、ＲＳ４が同時にＨからＬにもどる時点（時点ｔ１）と選択信号ＳＥＬ１、ＳＥＬ２、ＳＥＬ３、ＳＥＬ４がＨとなっている期間のそれぞれのリセット信号ＲＳ１、ＲＳ２、ＲＳ３、ＲＳ４がＨからＬとなる時点（時点ｔ３）までの期間は各画素で異なるため、フローティングディフュージョン部ＦＤに残る２つの時点の熱雑音は各画素同じではない。従って、列アンプＡ１５の入力部に入力される電圧〔ＶＣＬ＋（Ｖｒｓｔ−Ｖｓｉｇ）〕において、時点ｔ１と時点ｔ３の熱雑音の差は除去されず、電圧のばらつきが生じる。
【００１３】
本発明は、上述の問題に鑑みてなされたものであって、熱雑音を除去することができる固体撮像素子を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成するために、本発明の一態様に係る固体撮像素子は、行列状に配置され、初期化されたときの初期化信号と受光量に応じた映像信号とを出力する複数の画素回路と、前記複数の画素回路からの前記初期化信号と前記映像信号とを転送する列信号線と、前記列信号線を通して対応画素回路から転送される前記初期化信号と前記映像信号とを保持する保持回路とを備え、前記複数の画素回路の初期化を同時に行い、前記複数の画素回路の前記初期化信号を順次前記保持回路に保持し、その後前記複数の画素回路で同時に受光された前記映像信号を順次前記保持回路に保存し、その後、前記保持回路により前記初期化信号と前記映像信号の差分信号を画素信号として出力する。
【００１５】
このような構成によれば、同時に複数の画素の初期化を行い、また、同時に受光された映像信号を保持回路に保持してこれらの差分信号画素信号として出力するので、画素ごとの熱雑音のばらつきの少ない画素信号を得ることができる。また、初期化信号に含まれる熱雑音により映像信号に含まれる熱雑音を減算して、熱雑音を除去した映像信号を出力することができる。
【００１６】
また、前記固体撮像素子は、さらに、前記保持回路に保持した前記初期化信号と前記映像信号の差分信号を出力する差分回路を備えることが好ましい。
【００１７】
このような構成によれば、初期化信号と映像信号との差分信号を容易に取り出すことができ、熱雑音を除去した映像信号を出力することができる。
【００１８】
また、前記保持回路は、前記初期化信号を保持する第１の保持要素と、前記映像信号を保持する第２の保持要素とを備えることが好ましい。
【００１９】
このような構成によれば、初期化信号と映像信号とを異なる保持要素に保持するので、初期化信号と映像信号との差分信号を容易に取り出すことができ、熱雑音を除去した映像信号を出力することができる。
【００２０】
また、前記差分回路は、差動増幅器であり、前記差動増幅器の入力端は、前記第１の保持要素および前記第２の保持要素に接続されていることが好ましい。
【００２１】
このような構成によれば、演算増幅器で初期化信号に応じた出力と映像信号に応じた出力の差が演算されるので、より雑音の少ない差分信号を出力することができる。
【００２２】
また、前記保持回路の数は、前記複数の画素回路の少なくとも２倍の数であることが好ましい。
【００２３】
このような構成によれば、複数のフレームのリセット信号および画素信号を保持することができるので、高速に駆動することができる固体撮像素子を提供することができる。
【００２４】
また、前記保持回路は、容量で構成されることが好ましい。
【００２５】
また、本発明の一態様に係るカメラは、上記した特徴を有する固体撮像素子を備える。
【００２６】
このような構成によれば、上記した固体撮像素子の特徴を備えたカメラを提供することができる。
【００２７】
また、上記目的を達成するために、本発明の一態様に係る固体撮像素子の駆動方法は、前記複数の画素回路の初期化を同時に行い、前記複数の画素回路の初期化信号を順次保持回路に保持する工程と、前記初期化信号を前記保持回路に保持する工程の後、前記複数の画素回路で同時に前記映像信号を受光し、前記映像信号を順次前記保持回路に保存する工程とを含み、前記固体撮像素子は、前記初期化信号と前記映像信号との差分信号を画素信号として出力する。
【００２８】
このような構成によれば、初期化信号に含まれる熱雑音により映像信号に含まれる熱雑音を減算して、熱雑音を除去することができる固体撮像素子の駆動方法を提供することができる。
【００２９】
また、前記保持回路は、第１の保持要素と第２の保持要素とを備え、前記初期化信号を前記第１の保持要素に保持し、前記映像信号を前記第２の保持要素に保持することが好ましい。
【００３０】
このような構成によれば、初期化信号と映像信号とを異なる保持要素に保持するので、初期化信号と映像信号との差分信号を容易に取り出すことができ、熱雑音を除去した映像信号を出力することができる。
【００３１】
また、前記差動増幅器は、前記第１の保持要素に保持された初期化信号と前記第２の保持要素に保持された映像信号の差分信号を出力することが好ましい。
【００３２】
このような構成によれば、演算増幅器で初期化信号に応じた出力と映像信号に応じた出力の差が演算されるので、より雑音の少ない差分信号を出力することができる。
【発明の効果】
【００３３】
前述したように、本発明に係る固体撮像素子によれば、熱雑音を除去することができる固体撮像素子を実現できる。
【図面の簡単な説明】
【００３４】
【図１】実施の形態１に係る固体撮像素子の構成を示すブロック図である。
【図２】実施の形態１に係る固体撮像素子の１列２行分の画素回路部の構成の一例を示す回路図である。
【図３】実施の形態１に係る固体撮像素子の１列２行分の保持回路部の構成の一例を示す回路図である。
【図４】実施の形態１に係る固体撮像素子における主要な信号の時間変化を示すタイミングチャートである。
【図５】実施の形態１の変形例に係る固体撮像素子の保持回路部の構成の他の例を示す回路図である。
【図６】実施の形態２に係る固体撮像素子における保持回路部の構成の一例を示す回路図である。
【図７】実施の形態２に係る固体撮像素子における主要な信号の時間変化を示すタイミングチャートである。
【図８】実施の形態３に係る固体撮像素子における保持回路部の構成の一例を示す回路図である。
【図９】実施の形態３に係る固体撮像素子における主要な信号の時間変化を示すタイミングチャートである。
【図１０】本実施の形態のカメラの概略構成を示す図である。
【図１１Ａ】複数の光電変換素子によりＦＤを共有する画素回路部の構成の一例を示す回路図である。
【図１１Ｂ】複数の光電変換素子によりＦＤを共有する画素回路部の構成の一例を示す回路図である。
【図１２】従来の固体撮像素子のブロック図である。
【図１３】従来の固体撮像素子の４行４列の画素配列とした場合の具体的な構成図である。
【図１４】従来の固体撮像素子の動作を示すタイミングチャートである。
【発明を実施するための形態】
【００３５】
以下、本発明の実施の形態について図面を参照しながら説明する。なお、本発明について、以下の実施の形態および添付の図面を用いて説明を行うが、これは例示を目的としており、本発明がこれらに限定されることを意図しない。
【００３６】
（実施の形態１）
本発明の実施の形態１について述べる。
【００３７】
本実施の形態に係る固体撮像素子は、行列状に配置され、初期化されたときの初期化信号と受光量に応じた映像信号とを出力する複数の画素回路と、前記複数の画素回路からの前記初期化信号と前記映像信号とを転送する列信号線と、前記列信号線を通して対応画素回路から転送される前記初期化信号と前記映像信号とを保持する保持回路とを備え、前記複数の画素回路の初期化を同時に行い、前記複数の画素回路の前記初期化信号を順次前記保持回路に保持し、その後前記複数の画素回路で同時に受光された前記映像信号を順次前記保持回路に保存し、その後、前記保持回路により前記初期化信号と前記映像信号の差分信号を画素信号として出力する。このような構成により、熱雑音を除去することができる固体撮像素子を提供することができる。
【００３８】
図１は、本実施の形態に係る固体撮像素子１００の構成を示すブロック図である。
【００３９】
図１の固体撮像素子１００は、画素回路部１と、保持回路部２と、差分回路部３と、出力線４と、水平走査回路５と、垂直走査回路６とを備える。
【００４０】
画素回路部１からは、初期化信号と映像信号が出力される。保持回路部２は初期化信号と映像信号を保持する。差分回路部３は、差分回路３ａを備え、保持回路部２に保持されている初期化信号と映像信号の差分を出力する。この差分出力は水平走査回路５の出力に同期して出力線４に出力される。垂直走査回路６は、画素回路部１、保持回路部２にパルスを印加する。
【００４１】
図２は、画素回路部１の１列２行分の構成を示す回路図である。図２中の破線１ａ、１ｂは画素単位である画素回路を示し、画素回路１ａはフォトダイオード１０と、転送ＭＯＳトランジスタ１１と、リセットＭＯＳトランジスタ１２と、出力ＭＯＳトランジスタ１３とを備えている。画素回路１ｂは画素回路１ａと同様にフォトダイオード１５と、転送ＭＯＳトランジスタ１６と、リセットＭＯＳトランジスタ１７と、出力ＭＯＳトランジスタ１８とを備えている。
【００４２】
画素回路１ａにおいて、フォトダイオード１０のアノードは接地され、カソードは転送ＭＯＳトランジスタ１１のドレインに接続される。転送ＭＯＳトランジスタ１１のソースはリセットＭＯＳトランジスタ１２のソースと出力ＭＯＳトランジスタ１３のゲートに接続され、ゲートは端子２３に接続される。この領域はフローティングディフュージョン（以後ＦＤと呼ぶ）と呼ばれる拡散容量を形成する。リセットＭＯＳトランジスタ１２のドレインは電源に接続され、ゲートは端子２２に接続される。出力ＭＯＳトランジスタ１３のドレインは電源に接続され、ソースは行選択ＭＯＳトランジスタ１４のドレインに接続される。電流源２０は列信号線２１に接続される。行選択ＭＯＳトランジスタ１４は、ゲートは端子２４に接続され、導通しているときは出力ＭＯＳトランジスタ１３と電流源２０とでソースフォロアを形成する。
【００４３】
画素回路１ｂにおいても、フォトダイオード１５のアノードは接地され、カソードは転送ＭＯＳトランジスタ１６のドレインに接続される。転送ＭＯＳトランジスタ１６のソースはリセットＭＯＳトランジスタ１７のソースと出力ＭＯＳトランジスタ１８のゲートに接続され、ゲートは端子２５に接続される。この領域はＦＤと呼ばれる拡散容量を形成する。リセットＭＯＳトランジスタ１７のドレインは電源に接続され、ゲートは端子２５に接続される。出力ＭＯＳトランジスタ１８のドレインは電源に接続され、ソースは行選択ＭＯＳトランジスタ１９のドレインに接続される。行選択ＭＯＳトランジスタ１９は、ゲートは端子２７に接続され、導通しているときは出力ＭＯＳトランジスタ１９と電流源２０とでソースフォロアを形成する。画素回路１ａ、画素回路１ｂの出力は行選択ＭＯＳトランジスタ１４、行選択ＭＯＳトランジスタ１９を介して列信号線２１に接続される。列信号線２１は図１の保持回路部２に入力される。
【００４４】
図３は、本発明の実施の形態１に係る固体撮像素子１００における保持回路部２の１列２行分の構成の一例を示す回路図である。画素回路部１は、図２に示す列信号線２１により列毎に保持回路部２に接続されている。
【００４５】
保持回路２ａは、書き込みＭＯＳトランジスタ３１と、書き込みＭＯＳトランジスタ３１に接続された保持要素３２と、転送ＭＯＳトランジスタ３３と、転送ＭＯＳトランジスタ３３に接続された保持要素３４とを備えている。また、転送ＭＯＳトランジスタ３１のゲートは端子４２に接続され、転送ＭＯＳトランジスタ３３のゲートは、端子４３に接続されている。保持要素３２、３４は、例えば容量により構成される。
【００４６】
また、保持回路２ｂは、転送ＭＯＳトランジスタ３５と、転送ＭＯＳトランジスタ３５に接続された保持要素３６と、転送ＭＯＳトランジスタ３７と、転送ＭＯＳトランジスタ３７に接続された保持要素３８とを備えている。また、転送ＭＯＳトランジスタ３５のゲートは端子４４に接続され、転送ＭＯＳトランジスタ３７のゲートは、端子４５に接続されている。保持要素３６、３８は、例えば容量により構成される。
【００４７】
なお、保持要素３２、３６は、本実施の形態における第１の保持要素、保持要素３４、３８は、本実施の形態における第２の保持要素に相当する。
【００４８】
保持回路２ａにおいて、転送ＭＯＳトランジスタ３１のドレインは列信号線２１に、ソースは保持要素３２に、ゲートは端子４２に接続される。転送ＭＯＳトランジスタ３３のドレインは列信号線２１に、ソースは保持要素３４に、ゲートは端子４３に接続される。同様に、保持回路２ｂにおいても、転送ＭＯＳトランジスタ３５のドレインは列信号線２１に、ソースは保持要素３６に、ゲートは端子４４に接続される。転送ＭＯＳトランジスタ３７のドレインは列信号線２１に、ソースは保持要素３８に、ゲートは端子４５に接続される。
【００４９】
図４は、本発明の実施の形態１に係る固体撮像素子１００における主要な信号の時間変化を示すタイミングチャートである。
【００５０】
図４には、図２、図３中の各端子に印加される制御信号が示される。制御信号は、印加される端子の符号にＳを付した名称で表わされている。つまり、
信号Ｓ２２は端子２２に印加されるリセットＭＯＳトランジスタ１２のゲートに入力される。
信号Ｓ２３は端子２３に印加される転送ＭＯＳトランジスタ１１のゲートに入力される。
信号Ｓ２４は端子２４に印加される行選択ＭＯＳトランジスタ１４のゲートに入力される。
信号Ｓ２５は端子２５に印加されるリセットＭＯＳトランジスタ１７のゲートに入力される。
信号Ｓ２６は端子２６に印加される転送ＭＯＳトランジスタ１６のゲートに入力される。
信号Ｓ２７は端子２７に印加される行選択ＭＯＳトランジスタ１９のゲートに入力される。
信号Ｓ４２は端子４２に印加される転送ＭＯＳトランジスタ３１のゲートに入力される。
信号Ｓ４３は端子４３に印加される転送ＭＯＳトランジスタ３３のゲートに入力される。
信号Ｓ４４は端子４４に印加される転送ＭＯＳトランジスタ３５のゲートに入力される。
信号Ｓ４５は端子４５に印加される転送ＭＯＳトランジスタ３７のゲートに入力される。
【００５１】
本発明の実施の形態１に係る固体撮像素子の動作について、図４を参照しながら説明する。一例として１列２行分の動作を示すが、同一行の画素群に対しては同様のタイミングで動作するものとする。
【００５２】
図４中の時点ｔ１では、信号Ｓ２２と信号Ｓ２５は同時に“ＨＩＧＨ”となり、画素回路１ａと画素回路１ｂのリセットＭＯＳトランジスタ１２とリセットＭＯＳトランジスタ１７のゲートを同時に“ＨＩＧＨ”にして導通させ、画素回路１ａと画素回路１ｂのＦＤを電源に接続して初期状態とする。
【００５３】
時点ｔ２で、信号Ｓ２２と信号Ｓ２５は“ＬＯＷ”となり、ＭＯＳトランジスタ１２とＭＯＳトランジスタ１７は非導通となる。同時に信号Ｓ２４、信号Ｓ４２が“ＨＩＧＨ”となり、行選択トランジスタ１４のゲートを“ＨＩＧＨ”にして行選択トランジスタ１４を導通させるとともに保持回路２ａの転送ＭＯＳトランジスタ３１を導通させ、画素回路１ａの初期状態のＦＤ電位が出力ＭＯＳトランジスタ１３、電流源２０で構成するソースフォロアを介して列信号線２１に出力され、保持回路２ａの転送ＭＯＳトランジスタ３１を介して保持要素３２に保持される。
【００５４】
時点ｔ３では、信号Ｓ２７、信号Ｓ４４は“ＨＩＧＨ”となり、行選択トランジスタ１９のゲートを“ＨＩＧＨ”にして行選択トランジスタ１９を導通させるとともに保持回路２ｂのＭＯＳトランジスタ３５を導通させ、画素回路１ｂの初期状態のＦＤ電位が出力ＭＯＳトランジスタ１８、電流源２０で構成するソースフォロアを介して列信号線２１に出力され、保持回路２ｂのＭＯＳトランジスタ３５を介して保持要素３６に保持される。
【００５５】
その後、各行の画素に対し次々に同様の操作を行う。
【００５６】
時点ｔ４では、信号Ｓ２３と信号Ｓ２６は同時に“ＨＩＧＨ”となり、画素回路１ａと画素回路１ｂの転送ＭＯＳトランジスタ１１と転送ＭＯＳトランジスタ１６のゲートを同時に“ＨＩＧＨ”にして導通させ、画素回路１ａと画素回路１ｂのフォトダイオード１０、１５の蓄積された電荷がＦＤにそれぞれ転送される。
【００５７】
時点ｔ５では、信号Ｓ２３と信号Ｓ２６は“ＬＯＷ”となり、転送ＭＯＳトランジスタ１１と転送ＭＯＳトランジスタ１６は非導通となる。ここで、時点t２から時点t５が露光時間に相当する。同時に信号Ｓ２４、信号Ｓ４３が“ＨＩＧＨ”となり、行選択トランジスタ１４のゲートを“ＨＩＧＨ”にして行選択トランジスタ１４を導通させるとともに保持回路２ａの転送ＭＯＳトランジスタ３３を導通させ、画素回路１ａのＦＤ電位、すなわち映像信号が出力ＭＯＳトランジスタ１３、電流源２０で構成するソースフォロアを介して列信号線２１に出力され、保持回路２ａの転送ＭＯＳトランジスタ３３を介して保持要素３４に保持される。
【００５８】
時点ｔ６では信号Ｓ２７、信号Ｓ４５が“ＨＩＧＨ”となり、行選択トランジスタ１９のゲートを“ＨＩＧＨ”にして行選択トランジスタ１９を導通させるとともに保持回路２ｂの転送ＭＯＳトランジスタ３７を導通させ、画素回路１ｂのＦＤ電位、すなわち映像信号が出力ＭＯＳトランジスタ１８、電流源２０で構成するソースフォロアを介して列信号線２１に出力され、保持回路２ｂの転送ＭＯＳトランジスタ３７を介して保持要素３８に保持される。
【００５９】
保持回路２ａの保持要素３２には画素回路１ａのＦＤの初期化信号に対応する信号が、保持要素３４には画素回路１ａのフォトダイオード１０に蓄積された映像信号に対応する信号が蓄積されている。
【００６０】
また、保持回路２ｂの保持要素３６には画素回路１ｂのＦＤの初期化信号に対応する信号が、保持要素３８には画素回路１ｂのフォトダイオード１５に蓄積された映像信号に対応する信号が蓄積されている。
【００６１】
保持回路２ａの保持要素３２と保持回路２ｂの保持要素３６に蓄積されているＦＤの初期化信号は同時性を有している。ここでいう「同時」とは、「実質的に同時」であることをいう。つまり、保持要素３２と保持要素３６に蓄積されているＦＤの初期化信号は、実質的に同時、つまり、初期化の開始時刻がほぼ同時であり初期化の終了時刻がほぼ同時である一定の時間幅を有する同一の期間に複数の画素回路１ａ、１ｂが初期化されたときの初期化信号である。また、保持回路２ａの保持要素３４と保持回路２ｂの保持要素３８に蓄積されている映像信号も同時性を有している。つまり、保持要素３４と保持要素３８に蓄積されているＦＤの映像信号は、実質的に同時、つまり、受光開始時刻がほぼ同時であり受光終了時刻がほぼ同時である一定の時間幅を有する同一の期間に画素回路１ａ、１ｂにおいて蓄積された映像信号である。
【００６２】
同時に複数の画素回路１ａ、１ｂを初期化することにより、複数の画素回路１ａ、１ｂの初期化信号には同時に発生した熱雑音が含まれることとなる。また、同時に複数の画素回路１ａ、１ｂにおいて映像信号を蓄積することにより、複数の画素回路１ａ、１ｂの映像信号には同時に発生した熱雑音が含まれることとなる。よって、差分回路３ａによりこれらの差分をとることによって、映像信号から熱雑音を除去して画素ごとの熱雑音のばらつきの少ない画素信号を得ることができる。
【００６３】
なお、本実施の形態に係る固体撮像素子は、裏面照射型センサでも実現することができる。
【００６４】
（実施の形態１の変形例）
図５は、実施の形態１の変形例に係る固体撮像素子の保持回路構成の一例を示す回路図である。
【００６５】
本変形例に係る固体撮像素子１００の保持回路部２は、画素回路部１に設けられた画素回路の２倍の数の保持回路を備えている。具体的には、図５に示すように、保持回路部２は、実施の形態１で示した構成の保持回路２ａおよび２ｂと、保持回路２ａおよび２ｂと同様の構成である保持回路１０２ａおよび１０２ｂとを備えている。
【００６６】
つまり、保持回路１０２ａは、書き込みＭＯＳトランジスタ１３１と、書き込みＭＯＳトランジスタ１３１に接続された保持要素１３２と、書き込みＭＯＳトランジスタ１３３と、書き込みＭＯＳトランジスタ１３３に接続された保持要素１３４とを備えている。また、書き込みＭＯＳトランジスタ１３１のゲートは端子１４２に接続され、書き込みＭＯＳトランジスタ１３３のゲートは、端子１４３に接続されている。保持要素１３２、１３４は、例えば容量により構成される。
【００６７】
また、保持回路１０２ｂは、書き込みＭＯＳトランジスタ１３５と、書き込みＭＯＳトランジスタ１３５に接続された保持要素１３６と、書き込みＭＯＳトランジスタ１３７と、書き込みＭＯＳトランジスタ１３７に接続された保持要素１３８とを備えている。また、書き込みＭＯＳトランジスタ１３５のゲートは端子１４４に接続され、書き込みＭＯＳトランジスタ１３７のゲートは、端子１４５に接続されている。保持要素１３６、１３８は、例えば容量により構成される。
【００６８】
保持回路２ａおよび１０２ａは、画素回路１ａから出力される初期化信号又は映像信号を交互に保持する。また、保持回路１０２ｂは、画素回路１ｂから出力される初期化信号又は映像信号を交互に保持する。
【００６９】
このような構成とすることにより、第１フレーム画像を保持回路２ａに保持している間に、第２フレーム画像の初期化信号又は映像信号を順次画素回路１ａから保持回路２ａに読み出すことができる。複数のフレームの初期化信号又は映像信号を保持することができる。
【００７０】
なお、保持回路の数は画素回路の２倍の数に限らず、適宜変更してもよい。画素回路の倍数の保持回路を設けることで、その倍数に応じたフレーム数の初期化信号および映像信号を保持回路部に保持することができる。
【００７１】
（実施の形態２）
次に、実施の形態２について説明する。本実施の形態に係る固体撮像素子は、上記した実施の形態１に係る固体撮像素子の構成に加えて、差分回路を備えている。
【００７２】
図６は、本発明の実施の形態２に係る固体撮像素子１００における保持回路部２の構成の一例を示す回路図である。
【００７３】
図６は、図３の列信号線２１に差分回路５０を追加したものである。差分回路５０からの出力信号は、出力線５１に排出される。差分回路５０は、例えば、ＣＤＳ回路であっても良く、演算増幅器などの差動アンプであっても良い。
【００７４】
図７は、本発明の実施の形態２に係る固体撮像素子１００における主要な信号の時間変化を示すタイミングチャートである。
【００７５】
図７には、図６中の各端子に印加される制御信号が示される。制御信号は、印加される端子の符号にＳを付した名称で表わされている。つまり、
信号Ｓ４２は端子４２に印加される転送ＭＯＳトランジスタ３１のゲートに入力される。
信号Ｓ４３は端子４３に印加される転送ＭＯＳトランジスタ３３のゲートに入力される。
信号Ｓ４４は端子４４に印加される転送ＭＯＳトランジスタ３５のゲートに入力される。
信号Ｓ４５は端子４５に印加される転送ＭＯＳトランジスタ３７のゲートに入力される。
【００７６】
本発明の実施の形態２に係る固体撮像素子１００の動作について、図６、図７を参照しながら説明する。ここで、画素回路１ａ、１ｂから保持回路２ａ、２ｂへ初期化信号および映像信号を保持する動作（図３におけるｔ１〜ｔ６）は、実施の形態１と同様であるため、説明を省略する。
【００７７】
保持回路２ａ、２ｂへ初期化信号および映像信号を保持した後、時点ｔ１０で信号Ｓ４２が“ＨＩＧＨ”となり、保持回路２ａの転送ＭＯＳトランジスタ３１が導通して保持要素３２の初期化信号に応じた出力が列信号線２１に出力され差分回路５０に入力される。
【００７８】
時点ｔ１１で信号Ｓ４３が“ＨＩＧＨ”となり、保持回路２ｂの転送ＭＯＳトランジスタ３３が導通して保持要素３４の映像信号に応じた出力が列信号線２１に出力され差分回路５０に入力される。
【００７９】
差分回路５０は、保持回路２ａから出力された初期化信号に応じた出力と映像信号に応じた出力の差分信号を生成し、出力線５１に出力する。この差分信号は、スイッチングノイズのない信号である。
【００８０】
同様に、時点ｔ１２で信号Ｓ４４が“ＨＩＧＨ”となり、保持回路２ｂのＭＯＳトランジスタ３５が導通して保持要素３６の初期化信号に応じた出力が列信号線２１に出力され差分回路５０に入力される。
【００８１】
時点ｔ１３で信号Ｓ４５が“ＨＩＧＨ”となり、保持回路２ｂのＭＯＳトランジスタ３７が導通して保持要素３８の映像信号に応じた出力が列信号線２１に出力され差分回路５０に入力される。
【００８２】
差分回路５０は、保持回路２ｂから出力された初期化信号に応じた出力と映像信号に応じた出力の差分信号を生成し、出力線５１に出力する。この差分信号はスイッチングノイズのない信号である。
【００８３】
（実施の形態３）
次に、実施の形態３について説明する。本実施の形態に係る固体撮像素子が実施の形態１に係る固体撮像素子と異なる点は、差分回路として演算増幅器を備えている点である。
【００８４】
図８は、本発明の実施の形態３に係る固体撮像素子における保持回路部の構成の一例を示す回路図である。
【００８５】
図８は、図３に示した保持回路２ａ、２ｂの保持要素３２、３４、３６、３８に転送ＭＯＳトランジスタ６０、６１、６２、６３を、また、演算増幅器６６を追加したものである。また、演算増幅器６６は、入力線６４と入力線６５の２つの入力線と、出力線６７とを備えている。転送ＭＯＳトランジスタ６０および６２のソース又はドレインのうちの一方は保持要素３２、３６に接続され、他方は入力線６４に接続されている。また、転送ＭＯＳトランジスタ６１および６３のソース又はドレインのうちの一方は保持要素３４、３８に接続され、他方は入力線６５に接続されている。なお、演算増幅器６６は、本実施の形態における差分回路の例として示している。
【００８６】
図９は、本実施の形態に係る固体撮像素子１００における主要な信号の時間変化を示すタイミングチャートである。
【００８７】
図９には、図８中の各端子に印加される制御信号が示される。制御信号は、印加される端子の符号にＳを付した名称で表わされている。つまり、
信号Ｓ７０は端子７０に印加される転送ＭＯＳトランジスタ６０のゲートに入力される。
信号Ｓ７１は端子７１に印加される転送ＭＯＳトランジスタ６１のゲートに入力される。
信号Ｓ７２は端子７２に印加される転送ＭＯＳトランジスタ６２のゲートに入力される。
信号Ｓ７３は端子７３に印加される転送ＭＯＳトランジスタ６３のゲートに入力される。
【００８８】
本発明の実施の形態３に係る固体撮像素子１００の動作について、図８、図９を参照しながら説明する。ここで、画素回路１ａ、１ｂから保持回路２ａ、２ｂへ初期化信号および映像信号を保持する動作（図３におけるｔ１〜ｔ６）は、実施の形態１と同様であるため、説明を省略する。
【００８９】
保持回路２ａ、２ｂへ初期化信号および映像信号を保持した後、時点ｔ２０で信号Ｓ７０と信号Ｓ７１が“ＨＩＧＨ”となり、保持回路２ａの転送ＭＯＳトランジスタ６０と転送ＭＯＳトランジスタ６１が導通される。続いて、保持要素３２の初期化信号に応じた出力が演算増幅器６６の入力線６４に、保持要素３４の映像信号に応じた出力が演算増幅器６６の入力線６５に出力される。演算増幅器６６では、入力線６４から入力された初期化信号に応じた出力と入力線６５から入力された映像信号に応じた出力の差分信号が生成され、演算増幅器６６の出力線６７から差分信号が出力される。
【００９０】
時点ｔ２１で信号Ｓ７２と信号Ｓ７３が“ＨＩＧＨ”となり、保持回路２ｂの転送ＭＯＳトランジスタ６２とＭＯＳトランジスタ６３が導通される。続いて、保持要素３６の初期化信号に応じた出力が演算増幅器６６の入力線６４に、保持要素３８の映像信号に応じた出力が演算増幅器６６の入力線６５に出力される。演算増幅器６６で初期化信号に応じた出力と映像信号に応じた出力の差分が行われ、演算増幅器６６の出力６７に差分信号が出力される。この差分出力はスイッチングノイズのない信号である。
【００９１】
（実施の形態４）
次に、実施の形態４では、上記した実施の形態１〜３に示した固体撮像素子を備えたカメラの一例について説明する。
【００９２】
図１０は、本実施の形態に係るカメラの概略構成を示す図である。図１０に示すように、このカメラは、固体撮像素子１００、レンズ１０１ａ、メカニカルシャッター１０１ｂ、ＤＳＰ（デジタル信号処理回路）１１０、画像表示デバイス１２０および画像メモリ１３０から構成される。なお、メカニカルシャッター１０１ｂには、レンズシャッターあるいはフォーカルプレーンシャッターを用いる。さらに、フォーカルプレーンシャッターの場合は、２つの幕である先幕と後幕から構成される。また、この図における、直線矢印は、各種信号の送信方向である。
【００９３】
このカメラでは、レンズ１０１ａとメカニカルシャッター１０１ｂとを介して外部から光が入射し、入射した光は固体撮像素子１００により出力信号に変換されて出力線４および出力Ｉ／Ｆ１０３から出力される。そして、出力された出力信号はＤＳＰ１１０により処理されて映像信号として画像メモリ１３０に出力されて記録され、また画像表示デバイス１２０に出力されて画像表示される。
【００９４】
ＤＳＰ１１０は、固体撮像素子１００の出力信号に対してノイズ除去等の処理を行って映像信号を生成する画像処理回路１１１と、固体撮像素子における画素の走査タイミングおよびゲインの制御を行うカメラシステム制御部１１２とから構成される。ＤＳＰ１１０は、例えば固体撮像素子１００の単位セル内で共有される画素間での特性差に関する補正を行う。
【００９５】
通信・タイミング制御部（タイミングジェネレータ）１０４は、外部端子を介して入力されたマスタークロックＣＬＫ０およびデータＤＡＴＡを受け取り、種々の内部クロックを生成し垂直走査回路６、差分回路部３、水平走査回路５、出力Ｉ／Ｆ１０３などを制御する。
【００９６】
このような構成において、各画素を初期（リセット）状態にする初期化信号および各画素からＦＤに電荷を転送する映像信号に重なりを有する駆動を行うと、画素信号を保持回路部に高速に転送することが可能になる。
【００９７】
例えば、画素行数が４０００行選択、１行分の初期化信号とＦＤ信号の転送を１マイクロ秒で行うと全行の画素信号を保持回路に転送する時間は４ミリ秒で行える。上記したカメラの場合、メカニカルシャッターが閉じると同時に画素信号を保持回路に４ミリ秒で転送して保持回路に１フレーム（例えば全画素）の画素信号を保持した状態で「メモリスルーモード」に移れば、メカニカルシャッターが閉じた後４ミリ秒後にモニター画像（例えば間引きまたは混合による縮小画像）を得ることができる。例えば、メカニカルシャッターがフォーカルプレーンシャッターの後幕シャッターである場合、電子シャッターによる露光開始と後幕シャッターによる露光終了とを同期させる制御等により、このような動作が実現できる。なお、「メモリスルーモード」とは、Ｎフレーム目の画素信号情報を保持回路部に保持した状態で（Ｎ＋１）フレーム目の画素信号情報を保持回路部に保持させずにそのまま出力できるモードである。
【００９８】
従来であれば５ＦＰＳの連写モードでもメカニカルシャッターが閉じた後２００ミリ秒後にしかモニター画像が得られない。これに対して、メカニカルシャッターを併用したモードでは、高速にモニター画像を得ることができ、モニター画像のリアルタイム性を向上させることができる。
【００９９】
なお、本実施の形態において、保持回路部２と出力Ｉ／Ｆ１０３のあいだに、アナログ／デジタル信号処理部（ＡＤ変換部）を備えていても良い。また、本実施の形態ではメカニカルシャッターを備えたカメラについて説明したが、これは一例であり、メカニカルシャッターを備えていない構成のカメラであってもよい。
【０１００】
なお、本発明は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の改良、変形を行ってもよい。
【０１０１】
例えば、本実施の形態に示した固体撮像素子は、メモリスルーモードで動作を行ってもよい。
【０１０２】
メモリスルーモードとは、上記したように、保持回路部の１行分の保持回路、例えば図６の一行分の保持回路２ａでは転送ＭＯＳトランジスタ３１、３３を常に導通状態にすると、Ｎフレーム目の画素信号情報を保持回路部２に保持した状態で（Ｎ＋１）フレーム目の画素信号情報を保持回路部２に保持させずにそのまま出力できるモードである。すなわち、画素信号情報を保持回路部２に保持しながら、次の画素信号情報を読み出すことができる。
【０１０３】
カメラの要求特性、撮像モードによっては、保持回路部に信号を保持することに起因する雑音、暗電流の画質劣化が問題となる場合がある。このような場合は、メモリスルーモードを利用すれば画素信号情報を保持回路部に保持しながら次の信号情報を読み出ことにより、低雑音、低暗電流を実現することができる。
【０１０４】
また、本実施の形態では、単位画素に光電変換素子が一つ含まれる場合を示したが、本発明はそれに限定されず、単位画素に複数の光電変換素子が含まれ、ＦＤが複数の光電変換素子により共有される場合にも適応可能である。例えば、図１１Ａ、図１１Ｂのような画素構成が考えられる。
【０１０５】
図１１Ａにおいては、単位画素２１１は、光電変換素子であるフォトダイオード２６０、２６５と、転送トランジスタ２６１、２６６と、リセットトランジスタ２６２と、ＳＦトランジスタ２６３とを備えている。つまり、光電変換素子２個、転送トランジスタ２個に対してＦＤ１個、リセットトランジスタ（共有リセットトランジスタ）１個、ＳＦトランジスタ（共有ＳＦトランジスタ）１個で構成されており、２個の光電変換素子の信号が各転送トランジスタ２６１、２６６を通り、ＦＤに読み出される構成である。
【０１０６】
また、図１１Ｂにおいては、単位画素２１１は、図１１Ａの構成に加えて単位画素２１１内の選択トランジスタ２６４を備えた構成である。このように、複数の光電変換素子によりＦＤを共有することで、画素セルにおける受光部の開口度がさらに向上する。
【０１０７】
さらに、上記した実施の形態では、保持回路の数は画素回路の２倍の数とした構成を例として説明したが、保持回路の数は画素回路の２倍の数に限らず、適宜変更してもよい。画素回路の倍数の保持回路を設けることで、その倍数に応じたフレーム数の初期化信号および映像信号を保持回路部に保持することができる。
【０１０８】
また、保持回路部２に画素回路部１の画素数に対応する数の保持回路を設けた場合でも、画素間引きを行うと少ない画素数の複数フレームを保持できる。例えば、水平２画素間引き、垂直２画素間引きを行うと１／４画素数の４フレーム分が保持できる。また、水平３画素間引き、垂直３画素間引きを行うと１／９画素数の９フレーム分が保持できる。例えば、露光期間の異なり、かつ時間的に連続する複数フレームを保持回路に保持させ、固体撮像素子外部で当該複数フレームを１フレームに合成すれば、ダイナミックレンジを向上させた画像を得ることができる。
【０１０９】
また、図２の固体撮像素子１００の１列２行分の画素構成の一例を示す回路図において、初期化信号と映像信号を列信号線２１に伝える手段として、ソースフォロアを用いて説明したが、これに限るものではない。
【０１１０】
また、図３、図５、図６、図８に示した保持要素は、電荷を保持でき読み出せるものであればどのような保持要素であってもよく、例えば、コンデンサやＭＯＳトランジスタのゲート、拡散容量などでもよい。
【０１１１】
また、本発明に係る固体撮像素子は、上記した実施の形態に限らず、裏面照射型センサでも実現することができる。
【０１１２】
また、本発明において使用される各トランジスタは、ｐ型、ｎ型のいずれであってもよい。
【０１１３】
また、本発明に係る固体撮像素子には、上記実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る固体撮像素子を備えた各種デバイスなども本発明に含まれる。例えば、本発明に係る固体撮像素子を備えたムービーカメラも本発明に含まれる。
【産業上の利用可能性】
【０１１４】
本発明に係る固体撮像素子によれば、熱雑音がキャンセルできるグローバルスキャン（一括シャッター機能）可能な固体撮像素子として、デジタルカメラなどへの利用が可能である。
【符号の説明】
【０１１５】
１  画素回路部
１ａ、１ｂ  画素
２  保持回路部
２ａ、２ｂ、１０２ａ、１０２ｂ  保持回路
３、２０５  差分回路部
３ａ、５０  差分回路
２１  列信号線
１１、１６  転送ＭＯＳトランジスタ
１２、１７  リセットＭＯＳトランジスタ
１３、１８  出力ＭＯＳトランジスタ
１４、１９  行選択ＭＯＳトランジスタ
３１、３３、３５、３７  転送ＭＯＳトランジスタ
３２、３６、１３２、１３６  第１の保持要素
３４、３８、１３４、１３８  第２の保持要素
６０、６１、６２、６３  転送ＭＯＳトランジスタ
６６  差動増幅器（差分回路）
１００、１２００  固体撮像素子
２１１  単位画素（画素）
１２０２  画素部（画素回路部）
【図１】
2012175617.tif 000003
【図２】
2012175617.tif 000004
【図３】
2012175617.tif 000005
【図４】
2012175617.tif 000006
【図５】
2012175617.tif 000007
【図６】
2012175617.tif 000008
【図７】
2012175617.tif 000009
【図８】
2012175617.tif 000010
【図９】
2012175617.tif 000011
【図１０】
2012175617.tif 000012
【図１１Ａ】
2012175617.tif 000013
【図１１Ｂ】
2012175617.tif 000014
【図１２】
2012175617.tif 000015
【図１３】
2012175617.tif 000016
【図１４】
2012175617.tif 000017