(57)【要約】【課題】基板同士を貼り合わせて形成する半導体装置において、貼り合わせ面の密着力を向上させることによりウエハ間の剥がれやチッピングなどが抑制され、信頼性の向上が図られた半導体装置を提供することを目的とする。また、その半導体装置を用いた電子機器を提供することを目的とする。【解決手段】第１の半導体ウエハ３１の周縁領域５３と、該周縁領域５３よりも内側の内側領域５４との境界に形成された配線層３３上の段差を埋め込むように埋め込み膜５７を形成し、周縁領域５３と内側領域５４における配線層３３上の表面をほぼ面一とする。そして、第１の半導体ウエハ３１に形成された配線層３３上の表面と第２の半導体ウエハ４３の所望の面とを向かい合わせて貼り合わせる。【選択図】図５
2012174937.tif 000002
【特許請求の範囲】
【請求項１】
第１の半導体ウエハの表面側に配線層を形成する工程と、
前記第１の半導体ウエハの周縁領域と、該周縁領域よりも内側の内側領域との境に形成された前記配線層上の段差であって、前記周縁領域における配線層上の表面が前記内側領域における配線層上の表面よりも低く形成されることによって形成された段差を埋め込むように埋め込み膜を形成し、周縁領域と内側領域における配線層上の表面をほぼ面一とする工程と、
前記第１の半導体ウエハに形成された配線層上の表面と第２の半導体ウエハの所望の面とを向かい合わせて貼り合わせる工程と、
を有する半導体装置の製造方法。
【請求項２】
前記第１の半導体ウエハに形成された配線層上の前記埋め込み膜は、所望の塗布材料を前記第１の半導体ウエハの周縁領域に局所的に塗布することによって形成する
請求項１に記載の半導体装置の製造方法。
【請求項３】
前記埋め込み膜の形成後、前記第１の半導体ウエハに形成された配線層上の表面をＣＭＰ法を用いて平坦化する
請求項２に記載の半導体装置の製造方法。
【請求項４】
前記第１の半導体ウエハと前記第２の半導体ウエハを貼り合わせる工程の前において、
前記第２の半導体ウエハの表面側に配線層を形成する工程と、
前記第２の半導体ウエハの周縁領域と、該周縁領域よりも内側の内側領域との境に形成された前記配線層上の段差であって、前記周縁領域における配線層上の表面が前記内側領域における配線層上の表面よりも低く形成されることによって形成された段差を埋め込むように埋め込み膜を形成し、周縁領域と内側領域における配線層上の表面をほぼ面一とする工程を有し、
前記第１の半導体ウエハに形成された配線層上の表面と前記第２の半導体ウエハに形成された配線層上の表面とを向かい合わせて貼り合わせる
請求項１〜３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記第２の半導体ウエハに形成された配線層上の前記埋め込み膜は、所望の塗布材料を前記第２の半導体ウエハの周縁領域に局所的に塗布することによって形成する
請求項４に記載の半導体装置の製造方法。
【請求項６】
前記第２の半導体ウエハに形成された配線層上の前記埋め込み膜の形成後、前記第２の半導体ウエハに形成された配線層上の表面をＣＭＰ法を用いて平坦化する
請求項５に記載の半導体装置の製造方法。
【請求項７】
前記第１の半導体ウエハの表面側に配線層を形成する工程の前において、
前記第１の半導体ウエハに、受光量に応じた信号電荷を生成する光電変換部と光電変換部において生成された信号電荷を読み出す読み出し部とからなる画素領域を形成する工程を有し、
裏面照射型の固体撮像装置を製造する
請求項１〜６のいずれかに記載の半導体装置の製造方法。
【請求項８】
前記第２の半導体ウエハの表面側に配線層を形成する工程の前において、前記第２の半導体ウエハに、前記画素領域から出力された信号を処理するロジック回路を構成する複数のトランジスタを形成する工程を有する
請求項６に記載の半導体装置の製造方法。
【請求項９】
前記第１の半導体ウエハと前記第２の半導体ウエハとの貼り合わせは、プラズマ接合によって行う
請求項１〜８のいずれかに記載の半導体装置の製造方法。
【請求項１０】
前記第１の半導体ウエハと前記第２の半導体ウエハとの貼り合わせは、熱硬化性の接着剤によって行う
請求項１〜９のいずれかに記載の半導体装置の製造方法。
【請求項１１】
前記第１の半導体ウエハの埋め込み膜は、プラズマＣＶＤ法を用いて前記第１の半導体ウエハに形成された配線層上部の全面に、周縁領域と内側領域との段差分を埋める厚さの酸化膜を成膜した後、内側領域における酸化膜を、周縁領域における酸化膜の表面とほぼ面一となるまでエッチバックすることによって形成する
請求項１に記載の半導体装置の製造方法。
【請求項１２】
前記埋め込み膜の形成後、前記第１の半導体ウエハに形成された配線層上の表面をＣＭＰ法を用いて平坦化する
請求項１１に記載の半導体装置の製造方法。
【請求項１３】
前記第２の半導体ウエハの埋め込み膜は、プラズマＣＶＤ法を用いて前記第２の半導体ウエハに形成された配線層上部の全面に、周縁領域と内側領域との段差分を埋める厚さの酸化膜を成膜した後、内側領域における酸化膜を、周縁領域における酸化膜の表面とほぼ面一となるまでエッチバックすることによって形成する
請求項３に記載の半導体装置の製造方法。
【請求項１４】
前記埋め込み膜の形成後、前記第２の半導体ウエハに形成された配線層上の表面をＣＭＰ法を用いて平坦化する
請求項１３に記載の半導体装置の製造方法。
【請求項１５】
第１の半導体ウエハの表面側に配線層を形成し、
前記第１の半導体ウエハの周縁領域と、該周縁領域よりも内側の内側領域との境に形成された前記配線層上の段差であって、前記周縁領域における配線層上の表面が前記内側領域における配線層上の表面よりも低く形成されることによって形成された段差を埋め込むように埋め込み膜を形成し、周縁領域と内側領域における配線層上の表面をほぼ面一とし、
前記第１の半導体ウエハに形成された配線層上の表面と第２の半導体ウエハの所望の面とを向かい合わせて貼り合わせることによって形成された
半導体装置。
【請求項１６】
前記第１の半導体ウエハと前記第２の半導体ウエハを貼り合わせる前に、
前記第２の半導体ウエハの表面側に配線層を形成し、
前記第２の半導体ウエハの周縁領域と、該周縁領域よりも内側の内側領域との境に形成された前記配線層上の段差であって、前記周縁領域における配線層上の表面が前記内側領域における配線層上の表面よりも低く形成されることによって形成された段差を埋め込む埋め込み膜を形成し、周縁領域と内側領域における配線層上の表面をほぼ面一とし、
前記第１の半導体ウエハに形成された配線層上の表面と前記第２の半導体ウエハに形成された配線層上の表面とを向かい合わせて貼り合わせることによって形成された
請求項１５に記載の半導体装置。
【請求項１７】
前記第１の半導体ウエハに、受光量に応じた信号電荷を生成する光電変換部と光電変換部において生成された信号電荷を読み出す読み出し部とからなる画素領域が形成され、裏面照射型の固体撮像装置された
請求項１５又は１６に記載の半導体装置。
【請求項１８】
前記第２の半導体ウエハに、前記画素領域から出力された信号を処理するロジック回路を構成する複数のトランジスタを形成する工程を有する
請求項１７に記載の半導体装置。
【請求項１９】
第１の半導体ウエハの表面側に配線層を形成する工程と、
前記第１の半導体ウエハの周縁領域と、該周縁領域よりも内側の内側領域との境に形成された前記配線層上の段差であって、前記周縁領域における配線層上の表面が前記内側領域における配線層上の表面よりも低く形成されることによって形成された段差を埋め込むように埋め込み膜を形成し、周縁領域と内側領域における配線層上の表面をほぼ面一とする工程と、
前記第１の半導体ウエハに形成された配線層上の表面と第２の半導体ウエハの所望の面とを向かい合わせて貼り合わせる工程と、を有する
半導体ウエハの貼り合わせ方法。
【請求項２０】
光学レンズと、
第１の半導体ウエハに画素領域が形成され、前記第１の半導体ウエハの表面側に配線層が形成され、前記第１の半導体ウエハの周縁領域と、該周縁領域よりも内側の内側領域との境に形成された前記配線層上の段差であって、前記周縁領域における配線層上の表面が前記内側領域における配線層上の表面よりも低く形成されることによって形成された段差を埋め込むように埋め込み膜が形成され、周縁領域と内側領域における配線層上の表面がほぼ面一とされ、前記第１の半導体ウエハに形成された配線層上の表面と第２の半導体ウエハの所望の面とを向かい合わせて貼り合わせることによって形成された固体撮像装置であって、前記光学レンズに集光された光が入射される固体撮像装置と、
前記固体撮像装置から出力される出力信号を処理する信号処理回路と、
を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ウエハとウエハが貼り合わされて形成された固体撮像装置等の半導体装置、半導体装置の製造方法、及び半導体ウエハの貼り合わせ方法に関する。また、その固体撮像装置を備えた電子機器に関する。
【背景技術】
【０００２】
従来、固体撮像装置等に代表される半導体装置において、製造過程に、２つの異なるウエハを貼り合わせる工程がある。例えば、特許文献１に記載された裏面照射型の固体撮像装置では、画素領域や周辺回路領域が形成されたウエハを、支持基板に貼り合わせる工程がある。また、特許文献２に記載された固体撮像装置では、画素領域が形成されたウエハと、ロジック回路が形成されたウエハとを回路面同士で接合する工程がある。
【０００３】
例えば、２つのウエハをプラズマ接合技術を用いて接合する場合には、ウエハの接合表面に形成されたＳｉＯ２膜にプラズマ照射を施すことでシラノール基（Ｓｉ−ＯＨ基）を形成する。次に、それぞれのウエハの貼り合わせ面を向かい合わせて、ウエハの一部を押しつけることでファンデルワールス力により接合する。その後、更に接合界面の密着力を高めるため、例えば、４００℃／６０ｍｉｎの熱処理を加えシラノール基同士を脱水縮合反応させる分子レベルの制御がウエハの貼り合わせ面には必要である。このため、ウエハの貼り合わせ面に凹凸があると、分子レベルの接合ができなくなる。
【０００４】
また、接着剤を用いた貼り合わせにおいても、粘性が高く硬度の高い接着剤を用いる場合には、ウエハの貼り合わせ面に凹凸がある場合、凹凸によって形成された空間に接着剤が入り込まず、張り合わされたウエハ間の密着性が保持できない。
【０００５】
このため、ウエハ同士の貼り合わせ工程を有する場合、ウエハの貼り合わせ面の平坦性は非常に重要であり、貼り合わせ面に、配線パターンなどに起因する局所的な段差があると接合ができない。図２０、図２１を用いて、２枚のウエハを貼り合わせて形成される従来の半導体装置であって、ウエハの貼り合わせ面に配線層が形成された半導体装置の製造方法について説明する。
【０００６】
図２０及び図２１は、従来の半導体装置の製造方法を示す工程図である。図２０及び図２１では、半導体ウエハ１１３の周縁領域１２０と、回路を構成するトランジスタ等が形成された内側領域１２１との境界部分を含む領域の断面を図示している。図２０Ａに示すように、ウエハ１１３の表面側のチップ部となる内側領域１２１には、ソース／ドレイン領域１１２及びゲート電極１０３からなる複数のＭＯＳトランジスタＴｒが素子分離領域１１４に分離された状態で形成されている。
【０００７】
まず、シリコンからなる半導体ウエハ１１３の上部に、１層目の層間絶縁膜１０４を形成し、上面に、所定のパターンで配線溝１０５を形成する。その後、配線溝１０５を含む層間絶縁膜１０４全面にＣｕからなる配線材料１０６を形成する。そして、配線材料を形成した後、配線溝１０５内のみに配線材料が残るように、層間絶縁膜１０４表面の配線材料を除去することで、１層目の配線１０７を形成する。
【０００８】
このとき、半導体ウエハ１１３の周縁領域１２０では、Ｃｕの露出を防ぐために、ＣｕＥＢＲ（Edge Bead Remove）と呼ばれる方法でウエハ端部から一定の領域における配線材料が局所的に全て除去する。ＥＢＲ処理では、専用の吐出ノズルから溶剤を半導体ウエハ１１３の周縁領域１２０に排出することで、図２０Ｂに示すように周縁領域１２０の配線材料を除去することができる。このように、周縁領域１２０の配線材料が除去されることにより、周縁領域１２０に形成された配線溝１０５内には何も充填されず、空溝が形成されてしまう。
【０００９】
その後、配線１０７上部に、層間絶縁膜１０４を形成する。そうすると、周縁領域１２０では、配線１０７が形成されていない配線溝（以下空溝１０５）が残っているため、空溝に層間絶縁膜１０４が吸収される。その結果、図２０Ｂに示すように、層間絶縁膜１０４の表面において、内側領域１２１と周縁領域１２０との境界に段差が生じる。そして、２層目の配線１０９を形成する際にも、周縁領域１２０では空溝１０５が形成される。その後、図２０Ｄのように、さらに層間絶縁膜１０４と３層目の配線１１０を形成することにより、内側領域１２１と周縁領域１２０との境界にできる配線層表面の段差がますます大きくなる。
【００１０】
このように、従来の配線層の形成工程では、配線を形成する度にウエハ周縁では空溝１０５が形成される。このため、結果的に、半導体ウエハ１１３の周縁領域１２０における配線が除去された領域は、配線が形成されている内側領域１２１に比較して膜厚が薄くなり、周縁領域１２０と内側領域１２１との境界に大きな段差が形成されてしまう。例えば、４層の配線を有する配線層を形成する場合には、半導体ウエハの中心部と周縁領域との段差は、８００ｎｍ〜１０００ｎｍと大きくなり、この面を貼り合わせ面とする場合には、周縁領域において貼り合わせができない。
【００１１】
従来は、図２１Ｅに示すように、配線層上部にＣＶＤ（Chemical Vapor Deposition）法を用いて段差分を埋める厚みのＰ−ＳｉＯ２（プラズマ酸化シリコン）膜１１１を形成し、図２１Ｆに示すように、ＣＭＰ（Chemical Mechanical Polishing）法を用いて表面を研磨することで平坦化することが一般的に行われている。しかし、ＣＶＤ法で形成される膜は、表面の形状に沿って形成されるため、段差分を埋める厚さに形成したとしても、その段差を踏襲した状態で形成されてしまい、段差が解消されることはない。さらに、ＣＭＰ特有のエッジ過研磨プロファイルのためウエハの周縁（エッジ）部分がより研磨されてしまうということがある。そうすると、図２１Ｇに示すように、２つの半導体ウエハ１１３をその配線層同士を貼り合わせ面として貼り合わせる場合、半導体ウエハ１１３の周縁領域１２０ではウエハ表面におけるグローバルな段差の影響により貼り合わせできず、接合不良が発生する。
【００１２】
図２０及び図２１では、周縁に段差を有する配線層同士を接合する例としたが、一方が平坦なウエハであった場合にも、片方のウエハに形成された配線層表面に段差がある場合には、図２１Ｇと同様に接合不良が発生する。図２１Ｇに示すように、ウエハの周縁において接合不良が発生した場合、接合面における強度が保てない。そうすると、貼り合わせた後における研磨工程や、ウエハを各チップに分割する工程において、膜剥がれや、チッピング等の欠陥が発生するおそれがあり、信頼性を保持できない。
【００１３】
また、上述では、周縁領域の配線層上部の表面が薄くなる原因として、半導体ウエハの周縁領域における配線を局所的に除去することを挙げたが、デバイス製造上、ウエハの周縁領域では、酸化膜がエッチングされやすく、薄くなりやすい。このように、半導体製造プロセスでは、ウエハの周縁領域において配線層や酸化膜が薄く形成されてしまう要因があり、表面には段差が生じてしまう。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００７−８８４５０号公報
【特許文献２】特開２０１０−２４５５０６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
上述の点に鑑み、本発明は、基板同士を貼り合わせて形成する半導体装置において、貼り合わせ面の密着力を向上させることによりウエハ間の剥がれやチッピングなどが抑制され、信頼性の向上が図られた半導体装置を提供することを目的とする。また、その半導体装置を用いた電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記課題を解決し、本発明の目的を達成するため、本発明の半導体装置の製造方法は、まず、第１の半導体ウエハの表面側に配線層を形成する。次いで、第１の半導体ウエハの周縁領域と、周縁領域よりも内側の内側領域との境界に形成された配線層上の段差を埋め込むように埋め込み膜を形成する。そして、周縁領域と内側領域における配線層上の表面をほぼ面一とする。次いで、第１の半導体ウエハに形成された配線層上の表面と第２の半導体ウエハの所望の面とを向かい合わせて貼り合わせる。
【００１７】
本発明の半導体装置の製造方法では、埋め込み膜が形成されることにより、配線層上に形成されていた段差が解消される。これにより、周縁領域から内側領域にかけて配線層上の全面が平坦とされるので、配線層上の表面を貼り合わせ面としたとき、周縁領域においても、第１の半導体ウエハと第２の半導体ウエハが密着して接合される。
【００１８】
本発明の半導体装置では、第１の半導体ウエハにおいて、配線層上に形成されていた段差が解消された後、第２の半導体ウエハと貼り合わされて形成されるため、第１の半導体ウエハと第２の半導体ウエハの接合強度が向上される。これにより、製造時におけるウエハ間の剥がれやチッピングが抑制されるので、信頼性の向上が図られる。
【００１９】
本発明の半導体ウエハの貼り合わせ方法は、まず、第１の半導体ウエハの表面側に配線層を形成する。次いで、第１の半導体ウエハの周縁領域と、周縁領域よりも内側の内側領域との境界に形成された配線層上の段差を埋め込むように埋め込み膜を形成する。そして、周縁領域と内側領域における配線層上の表面をほぼ面一とする。次いで、第１の半導体ウエハに形成された配線層上の表面と第２の半導体ウエハの所望の面とを向かい合わせて貼り合わせる。
【００２０】
本発明の半導体ウエハの貼り合わせ方法では、第１の半導体ウエハの貼り合わせ面が周縁領域から内側領域にかけて全面的に平坦化されるので、第１の半導体ウエハ全面にわたって、第２の半導体ウエハに密着して貼り合わせることができる。
【００２１】
本発明の電子機器は、光学レンズと、光学レンズに集光された光が入射される、上述の固体撮像装置と、固体撮像装置から出力される出力信号を処理する信号処理回路とを備える。
【発明の効果】
【００２２】
本発明によれば、半導体ウエハに形成された配線層上部の表面が全面的に平坦化されるため、配線層側の表面を貼り合わせ面として他の半導体ウエハに貼り合わせる場合に、周縁領域まで密着して貼り合わせることができる。これにより、ウエハ間の剥がれやチッピングなどが抑制された信頼性の高い半導体装置を得ることができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の一実施の形態に係るＭＯＳ型固体撮像装置の全体構成を示す図である。
【図２】Ａ，Ｂ  本発明の一実施の形態に係るＭＯＳ型固体撮像装置の構造を示す図である。
【図３】本発明の第１の実施形態に係る固体撮像装置の構成を示す断面図である。
【図４】Ａ，Ｂ，Ｃ  本発明の第１の実施形態に係る固体撮像装置の製造方法を示す工程図である。
【図５】Ｄ，Ｅ，Ｆ  本発明の第１の実施形態に係る固体撮像装置の製造方法を示す工程図である。
【図６】Ｇ，Ｈ  本発明の第１の実施形態に係る固体撮像装置の製造方法を示す工程図である。
【図７】Ｉ，Ｊ  本発明の第１の実施形態に係る固体撮像装置の製造方法を示す工程図である。
【図８】Ｋ  本発明の第１の実施形態に係る固体撮像装置の製造方法を示す工程図である。
【図９】本発明の第２の実施形態に係る固体撮像装置の構成を示す断面図である。
【図１０】Ａ，Ｂ  本発明の第２の実施形態に係る固体撮像装置の製造方法を示す工程図である。
【図１１】Ｃ，Ｄ  本発明の第２の実施形態に係る固体撮像装置の製造方法を示す工程図である。
【図１２】Ｅ，Ｆ  本発明の第２の実施形態に係る固体撮像装置の製造方法を示す工程図である。
【図１３】本発明の第３の実施形態に係る固体撮像装置の構成を示す断面図である。
【図１４】本発明の第３の実施形態に係る固体撮像装置の製造方法を示す工程図である。
【図１５】本発明の第４の実施形態に係る固体撮像装置の構成を示す断面図である。
【図１６】Ａ，Ｂ，Ｃ  本発明の第４の実施形態に係る固体撮像装置の製造方法を示す工程図である。
【図１７】Ｄ，Ｅ  本発明の第４の実施形態に係る固体撮像装置の製造方法を示す工程図である。
【図１８】Ｆ，Ｇ  本発明の第４の実施形態に係る固体撮像装置の製造方法を示す工程図である。
【図１９】本発明の第５の実施形態に係る電子機器の構成を示す図である。
【図２０】Ａ，Ｂ，Ｃ，Ｄ  従来の半導体装置の製造方法を示す工程図である。
【図２１】Ｅ，Ｆ，Ｇ  従来の半導体装置の製造方法を示す工程図である。
【発明を実施するための形態】
【００２４】
以下に、本発明の実施形態に係る固体撮像装置等の半導体装置及び、電子機器の一例を、図を参照しながら説明する。本発明の実施形態は以下の順で説明する。なお、本発明は以下の例に限定されるものではない。
１．  第１の実施形態：ＭＯＳ型固体撮像装置
１−１  固体撮像装置の全体構成
１−２  固体撮像装置の要部の構成と製造方法
２．  第２の実施形態：裏面照射型の固体撮像装置
３．  第３の実施形態：裏面照射型の固体撮像装置
４．  第４の実施形態：半導体装置
５．  第５の実施形態：電子機器
【００２５】
〈１．第１の実施形態：ＭＯＳ型固体撮像装置〉
図１に、本発明の一実施の形態に係る半導体装置に適用されるＭＯＳ型固体撮像装置の全体の概略構成を示す。このＭＯＳ型固体撮像装置は、以下に説明する各実施形態の固体撮像装置に適用される。
【００２６】
本実施形態例の固体撮像装置１は、図示しない半導体ウエハ例えばシリコン基板に複数の光電変換部を含む画素２が規則的に２次元アレイ状に配列された画素領域３と、周辺回路部とを有して構成される。画素２は、光電変換部となる例えばフォトダイオードと、複数の画素トランジスタ（いわゆるＭＯＳトランジスタ）を有して成る。複数の画素トランジスタは、例えば転送トランジスタ、リセットトランジスタ及び増幅トランジスタの３つのトランジスタで構成することができる。その他、選択トランジスタ追加して４つのトランジスタで構成することもできる。単位画素の等価回路は通常と同様であるので、詳細説明は省略する。画素２は、１つの単位画素として構成することができる。また、画素２は、共有画素構造とすることもできる。この画素共有構造は、複数のフォトダイオードが、転送トランジスタを構成するフローティングディフュージョン、及び転送トランジスタ以外の他のトランジスタを共有する構造である。
【００２７】
周辺回路部は、垂直駆動回路４と、カラム信号処理回路５と、水平駆動回路６と、出力回路７と、制御回路８などを有して構成される。
【００２８】
制御回路８は、入力クロックと、動作モードなどを指令するデータを受け取り、また固体撮像装置の内部情報などのデータを出力する。すなわち、制御回路８では、垂直同期信号、水平同期信号及びマスタクロックに基いて、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６などの動作の基準となるクロック信号や制御信号を生成する。そして、これらの信号を垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に入力する。
【００２９】
垂直駆動回路４は、例えばシフトレジスタによって構成され、画素駆動配線を選択し、選択された画素駆動配線に画素を駆動するためのパルスを供給し、行単位で画素を駆動する。すなわち、垂直駆動回路４は、画素領域３の各画素２を行単位で順次垂直方向に選択走査し、垂直信号線９を通して各画素２の光電変換部となる例えばフォトダイオードにおいて受光量に応じて生成した信号電荷に基づく画素信号をカラム信号処理回路５に供給する。
【００３０】
カラム信号処理回路５は、画素２の例えば列ごとに配置されており、１行分の画素２から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。すなわちカラム信号処理回路５は、画素固有の固定パターンノイズを除去するためのＣＤＳや、信号増幅、ＡＤ変換等の信号処理を行う。カラム信号処理回路５の出力段には水平選択スイッチ（図示せず）が水平信号線１０との間に接続されて設けられる。
【００３１】
水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１０に出力させる。
【００３２】
出力回路７は、カラム信号処理回路５の各々から水平信号線１０を通して順次に供給される信号に対し、信号処理を行って出力する。例えば、バファリングだけする場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理などが行われる場合もある。
【００３３】
次に、本実施形態に係るＭＯＳ型固体撮像装置の構造について説明する。本実施形態例のＭＯＳ型固体撮像装置２１は、図２Ａに示すように、第１の半導体チップ部２２に画素領域２３と制御領域２４を搭載し、第２の半導体チップ部２６に信号処理するための信号処理回路を含むロジック回路２５を搭載する。この第１の半導体チップ部２２と第２の半導体チップ部２６を相互に電気的に接続して１つの半導体チップとしてＭＯＳ型固体撮像装置２１が構成される。
【００３４】
本発明の他の実施形態例におけるＭＯＳ型固体撮像装置２７は、図２Ｂに示すように、第１の半導体チップ部２２に画素領域２３を搭載し、第２の半導体チップ部２６にと制御領域２４、信号処理回路を含むロジック回路２５を搭載する。この第１の半導体チップ部２２と第２の半導体チップ部２６を相互に電気的に接続して１つの半導体チップとしてＭＯＳ型固体撮像装置２７が構成される。
【００３５】
上述の実施形態例に係るＭＯＳ型固体撮像装置は、異種の半導体チップが積層した構造を有しており、後述するように、その製造方法と、その製造方法に基づいて得られた構成に特徴を有している。以上の説明を踏まえ、以下に、本実施形態例の固体撮像装置の具体的な要部の構成とその製造方法について説明する。
【００３６】
［１−２  固体撮像装置の要部の構成と製造方法］
図３、図４〜図８を用いて、本実施形態例に係る裏面照射型の固体撮像装置をその製造方法と共に説明する。
【００３７】
図３は、本実施形態例の固体撮像装置３０をチップ毎に分割して完成させたときの概略断面構成図である。本実施形態例の固体撮像装置３０は、画素領域と制御領域とを含む第１の半導体チップ部２８と、ロジック回路が搭載された第２の半導体チップ部２９が上下に積層され、プラズマ接合により接合されている。
図４〜図８を用いて、本実施形態例の固体撮像装置３０の製造方法について説明する。
【００３８】
図４〜図８の製造工程図では、半導体ウエハの周縁領域と、画素を構成する光電変換部や、回路を構成するトランジスタ等が形成された内側領域との境界部分を含む領域の断面を図示している。ここで、半導体ウエハにおける周縁領域とは、半導体チップ部に相当しない領域であり、配線層の形成段階において、各配線がウエハ周縁から露出するのを防ぐために除去された理収以外の領域である。また、内側領域は、周縁領域よりも内側の領域であり、配線層の配線が除去されていない領域を指す。
【００３９】
本実施形態例においては、まず、図４Ａに示すように、第１の半導体ウエハ３１の各チップ部に、イメージセンサ、すなわち、画素領域５６と制御領域５５を形成する。
【００４０】
画素領域５６では、シリコン基板からなる第１の半導体ウエハ３１の各チップ部となる内側領域５４に、各画素の光電変換部となるフォトダイオード（ＰＤ）を形成し、その半導体ウェル領域３２に各画素トランジスタのソース／ドレイン領域３６を形成する。半導体ウェル領域３２は、第１導電型、例えばｐ型の不純物を導入して形成し、ソース／ドレイン領域３６は、第２導電型、例えばｎ型の不純物を導入して形成する。フォトダイオード（ＰＤ）及び各画素トランジスタのソース／ドレイン領域３６は、基板表面からのイオン注入で形成する。
【００４１】
フォトダイオード（ＰＤ）は、図示を省略するが、ｎ型半導体領域と基板表面側のｐ型半導体領域を有して形成される。画素を構成する基板表面上にはゲート絶縁膜を介してゲート電極３７を形成し、ゲート電極３７と対のソース／ドレイン領域３６により画素トランジスタＴｒ１を形成する。図４Ａでは、複数の画素トランジスタを、２つの画素トランジスタＴｒ１で代表して示す。フォトダイオード（ＰＤ）に隣接する画素トランジスタＴｒ１は信号電荷の読み出し部である転送トランジスタに相当し、そのソース／ドレイン領域３６がフローティングディフージョン（ＦＤ）に相当する。各単位画素が素子分離領域３５で分離される。
【００４２】
一方、第１の半導体ウエハ３１の制御領域５５側では、各画素を駆動するＭＯＳトランジスタＴｒ２を形成する。制御領域５５において形成されるＭＯＳトランジスタＴｒ２も、画素領域５６におけるＭＯＳトランジスタと同様にして形成されている。制御領域５５においても、複数のＭＯＳトランジスタが構成されるが、図４Ａでは、ＭＯＳトランジスタＴｒ２で代表して示している。
【００４３】
次に、第１の半導体ウエハ３１の表面上において、層間絶縁膜３４の形成とＣｕからなる配線１Ｍ〜３Ｍの形成を交互に繰り返すことにより、複数層（図４Ａでは３層）の配線１Ｍ〜３Ｍが形成された配線層３３を形成する。Ｃｕからなる配線１Ｍ〜３Ｍの形成は、図２０、及び図２１を用いて説明した従来の配線層の形成と同様であり、層間絶縁膜３４上にパターニング形成された溝部にＣｕからなる配線材料を埋め込むことで形成する。また、図４Ａでは、図示を省略するが、第１の半導体ウエハ３１に形成されたトランジスタに電気的に接続されるコンタクト部や、所望の配線間を接続するコンタクト部が形成される。コンタクト部を形成する場合は、層間絶縁膜３４の所望の位置にコンタクトホールを形成し導電材料を埋め込む。
【００４４】
そして、本実施形態例では、配線層３３の形成段階において、第１の半導体ウエハ３１の周縁から配線材料であるＣｕが露出することを防ぐため、各層の配線１Ｍ〜３Ｍが形成される毎に周縁領域５３に形成される理収外の配線１Ｍ〜３Ｍを局所的に除去する。この周縁領域５３における配線１Ｍ〜３Ｍの除去は、図２０及び図２１において説明した通りであり、配線１Ｍ〜３Ｍが形成される毎に、周縁領域５３の配線１Ｍ〜３ＭをＥＢＲ法を用いて除去する。これにより、周縁領域５３では、配線１Ｍ〜３Ｍを除去する毎に空溝５２が形成され、空溝５２に起因して周縁領域５３の配線層３３表面が凹み、周縁領域５３と、周縁領域５３の内側の領域である内側領域５４との境界部分に段差が生じている。
【００４５】
次に、図４Ｂに示すように、配線層３３全表面にパッシベーション膜４１（保護膜）を成膜する。このパッシベーション膜４１は配線１Ｍ〜３Ｍを保護する膜であり、配線層３３表面に形成されるわずかな凹凸を減少させることはできるが、周縁領域５３と内側領域５４との境界では、その段差が大きいため、表面形状に沿って形成される。このため、パッシベーション膜４１の形成により周縁領域５３と内側領域５４との境界部分におけるグローバルな段差は残ったままとなる。
【００４６】
次に、図４Ｃに示すように、第１の半導体ウエハ３１の周縁領域５３においてのみ、パッシベーション膜４１上部に局所的に塗布材料を塗布することにより、周縁領域５３と内側領域５４との段差を埋める埋め込み膜５７を形成する。埋め込み膜５７は、その表面が内側領域５４域におけるパッシベーション膜４１表面とほぼ同じ高さとなるまで塗布材料を塗布することにより形成する。塗布材料としては、例えば、ＳＯＧ（Spin On Glass）、ＳＯＤ(Spin On Dielectric)、ｌｏｗ−ｋ材料等を用いることができる。このように、第１の半導体ウエハ３１の周縁領域５３において局所的に埋め込み膜５７を形成することにより、第１の半導体ウエハ３１の表面側に形成された配線パターンに起因したグローバルな段差は緩和される。
【００４７】
次に、図５Ｄに示すように、第１の半導体ウエハ３１のパッシベーション膜４１及び埋め込み膜５７を含む全面にプラズマＣＶＤ(Chemical Vapor Deposition)法を用いたＰ−ＳｉＯ２膜からなる被研磨膜４２を１００〜２０００ｎｍ程度の厚みに形成する。被研磨膜４２は、次の工程において研磨される膜であり、本実施形態例では、プラズマＣＶＤ法による例を挙げたが、熱ＣＶＤ法、スパッタ法、蒸着法、ＡＬＤ法などにより形成される薄膜であっても研磨可能な膜種であれば成膜方法は特に限定するものでない。また本実施例ではＰ−ＳｉＯ２膜を成膜する例としたが、研磨可能な膜であればよく、ＳｉＯ２膜の他、ＴＥＯＳ、ＳｉＮ、ＳｉＣＯＨ、ＳｉＣＮ、ＳｉＣ、ＢＰＳＧ,ＰＳＧなどを用いることができる。また、本実施形態例では、被研磨膜４２を成膜する例としたが、必ずしも形成する必要はなく、被研磨膜４２を成膜しないまま次の工程に進んでもよい。
【００４８】
そして、ＣＭＰ法を用いて、図５Ｅに示すように被研磨膜４２表面を研磨し平坦にする。これにより、第１の半導体ウエハ３１に形成された配線層３３上の表面が全面的に平坦とされる。
これまでの工程で、第１の半導体ウエハ３１に画素領域５６及び制御領域５５が形成され、第１の半導体ウエハ３１の表面側に配線層３３が形成される。
【００４９】
一方、図５Ｆに示すように、例えばシリコンからなる第２の半導体ウエハ４３では、各チップ部となる内側領域６６に、画素から得られた信号を処理するための信号処理回路を含むロジック回路５９を形成する。すなわち、第２の半導体ウエハ４３の表面側のｐ型の半導体ウェル領域４４に、素子分離領域４７で分離されるようにロジック回路５９を構成する複数のＭＯＳトランジスタＴｒ３、Ｔｒ４を形成する。ここでは、複数のＭＯＳトランジスタを、ＭＯＳトランジスタＴｒ３、Ｔｒ４で代表する。各ＭＯＳトランジスタＴｒ３、Ｔｒ４は、それぞれ１対のｎ型のソース／ドレイン領域４８と、ゲート絶縁膜を介して形成したゲート電極５８を有して形成される。ロジック回路５９は、ＣＭＯＳトランジスタで構成することができる。
【００５０】
次いで、図４Ａに示した第１の半導体ウエハ３１と同様にして、第２の半導体ウエハ４３の表面側に層間絶縁膜４６と配線１Ｍ〜３Ｍの形成を繰り返すことにより、複数層（図５Ｆでは３層）の配線１Ｍ〜３Ｍを有する配線層４５を形成する。第２の半導体ウエハ４３においても、第２の半導体ウエハ４３の周縁領域６５に形成された理収外の配線１Ｍ〜３Ｍは、局所的に除去されている。このため、第２の半導体ウエハ４３においても、周縁領域６５では配線層４５に空溝５２が形成され、配線層４５上の表面では、周縁領域６５とロジック回路５９が形成された内側領域６６との境界部分には大きな段差が形成されている。
【００５１】
そして、図６Ｇに示すように、第２の半導体ウエハ４３においても、図４Ｂ〜図５Ｅで示した工程と同様にして、配線層４５上部にパッシベーション膜４９、埋め込み膜６０、被研磨膜５０を成膜した後、ＣＭＰ法にて被研磨膜５０表面を研磨する。これにより、周縁領域６５と内側領域６６との境界にできていたグローバルな段差も無くなり、第２の半導体ウエハ４３に形成された配線層４５上の表面全面が平坦になされる。
【００５２】
第２の半導体ウエハ４３では、配線層４５上の表面を平坦化した後、図６Ｇに示すように、被研磨膜５０上面に、接合補助膜５１を例えば１００ｎｍの厚みに成膜する。接合補助膜５１としては、シランと窒素を導入して成膜するＳｉＮ膜、３ＴＳ（トリメチルシラン）又は４ＴＳ（テトラメチルシラン）と窒素を導入して成膜するＳｉＣＮ膜、シランと酸素を導入して成膜するＳｉＯ２膜、３ＴＳ（トリメチルシラン）又は４ＴＳ（テトラメチルシラン）と酸素を導入して成膜するＳｉＣＯＨ膜、などが挙げられる。この接合補助膜５１は、第１の半導体ウエハ３１と第２の半導体ウエハ４３とをプラズマ接合する際に接合を補助するために形成されるものである。したがって、第１の半導体ウエハ３１に形成された配線層３３上の表面に形成されてもよく、また、第１の半導体ウエハ３１、及び第２の半導体ウエハ４３の両方の表面に形成されてもよい。接合補助膜５１を形成することで、接合の信頼性が向上するが、必ずしも必要ではなく形成しなくてもよい。
【００５３】
そして、第１の半導体ウエハ３１に形成された配線層３３上の表面と第２の半導体ウエハ４３に形成された配線層４５上の表面に酸素プラズマを、例えば周波数１３．５６ＭＨｚ、圧力１０Ｐａ、電力１００Ｗで６０秒間照射し、表面を改質する。その後、その表面を１８ＭΩ以上の純水で３０秒洗浄することにより、第１の半導体ウエハ３１に形成された配線層３３上の表面と第２の半導体ウエハ４３に形成された配線層４５上の表面にシラノール基（Ｓｉ−ＯＨ基）を形成する。
【００５４】
次に、図６Ｈに示すように、第１の半導体ウエハ３１に形成された配線層３３上の表面と第２の半導体ウエハ４３に形成された配線層４５側の表面とを貼り合わせ面とし、互いに向かい合わせる。その後、第１の半導体ウエハ３１、又は第２の半導体ウエハ４３のどちらか一方の面の一部をピンで押下する。そうすると、第１の半導体ウエハ３１と第２の半導体ウエハ４３との間のファンデルワールス力により第１の半導体ウエハ３１と第２の半導体ウエハ４３とが全面的に接合する。その後、大気圧の窒素雰囲気下で約４００℃の熱処理を約６０分間行う。これにより、第１の半導体ウエハ３１に形成された配線層３３側の表面のシラノール基と第２の半導体ウエハ４３に形成された配線層４５側の表面のシラノール基とが互いに脱水縮合され、分子レベルでの接合が完了する。
【００５５】
本実施形態例では、第１の半導体ウエハ３１、及び第２の半導体ウエハ４３のいずれにおいても、配線層３３、４５側の表面が、ウエハの周縁領域に至るまで平坦とされている。これにより、第１の半導体ウエハ３１と第２の半導体ウエハ４３とが周縁領域においても接合されるので、接合強度が向上される。
【００５６】
接合が完了した後、図７Ｉに示すように、第１の半導体ウエハ３１の周縁領域５３を裏面側から研磨し薄肉化する。本実施形態例では、ウエハの周縁領域５３においても第１の半導体ウエハ３１と第２の半導体ウエハ４３とが互いに密着して接合されているため、接合強度が高い。このため、研磨時に第１の半導体ウエハ３１と第２の半導体ウエハ４３間での膜剥がれや、欠け等を抑制することができる。
【００５７】
その後、図７Ｊに示すように、第１の半導体ウエハ３１の裏面側から研磨することで、第１の半導体ウエハ３１の全面を薄肉化する。このとき、画素領域５６におけるフォトダイオード（ＰＤ）が裏面側に露出しない程度に第１の半導体ウエハ３１を薄肉化する。この薄肉化工程においても前工程と同様、第１の半導体ウエハ３１と第２の半導体ウエハ４３とが全面に渡って接合されているため、前段と同様、ウエハ間の剥がれや、ウエハの欠けが抑制される。
【００５８】
その後、第１の半導体ウエハ３１の裏面側に平坦化膜３８を形成し、画素領域５６における平坦化膜３８上部に、画素毎に所望のカラーフィルタ層３９を形成し、カラーフィルタ層３９上部にオンチップレンズ４０を形成する。これらの平坦化膜３８、カラーフィルタ層３９、オンチップレンズ４０は、従来の固体撮像装置と同様の方法で形成することができる。
【００５９】
そして、本実施形態例では、図示を省略するが、第１の半導体ウエハ３１を薄肉化した後、第１の半導体ウエハ３１に形成された画素領域５６、及び制御領域５５と、第２の半導体ウエハ４３に形成されたロジック回路５９を電気的に接続するための工程を備える。この場合、例えば第１の半導体ウエハ３１を貫通して第１の半導体ウエハ３１に形成された配線層３３に達する貫通孔、及び、第２の半導体ウエハ４３表面に形成された配線層４５に達する貫通孔を形成する。その後、貫通孔に接続導体を埋め込むことにより、第１の半導体ウエハ３１の裏面側において、第１の半導体ウエハ３１に形成された配線層と第２の半導体ウエハ４３に形成された配線層４５とを電気的に接続する。これにより、第１の半導体ウエハ３１に形成された画素領域５６、制御領域５５と、第２の半導体ウエハ４３に形成されたロジック回路５９を電気的に接続することができる。
【００６０】
その他、第２の半導体ウエハ４３に形成された配線層４５の配線１Ｍ〜３Ｍの一部に形成された電極パッドを露出させる開口部を第１の半導体ウエハ３１の裏面側から形成し、その電極パッドにボンディングワイヤを接続する。これにより、第２の半導体ウエハ４３に形成された配線層４５の配線１Ｍ〜３Ｍを第１の半導体ウエハ３１の裏面側に電気的に引き出すことができる。本実施形態例では、それらの貫通孔や開口部を形成する場合にも、第１の半導体ウエハ３１と第２の半導体ウエハ４３とが全面的に接合されているため、孔開け工程におけるウエハへのダメージを低減することができる。
【００６１】
オンチップレンズ４０が形成された後、図８に示すように、各チップ部を分離するスクライブラインＳに沿ってダイシングカッター６１により切断する。これにより、各チップ部が分離し、図３に示した裏面照射型の固体撮像装置３０が完成する。なお、図示を省略するが、周縁領域もダイシングカッターにより切断され除去される。
【００６２】
本実施形態例では、第１の半導体ウエハ３１及び第２の半導体ウエハ４３において、それぞれ、周縁領域と内側領域との境界に形成された配線層上部の段差を埋め込み膜の形成により解消している。このため、配線層上部を貼り合わせ面とした貼り合わせが、半導体ウエハの周縁領域においても良好になされ、第１の半導体ウエハ３１と第２の半導体ウエハ４３の接着性、密着性を高めることができる。これにより、貼り合わせた後の研磨工程や、ダイシング工程において、貼り合わせ面の剥がれや、周縁領域における欠け等が抑制される等、加工時の信頼性が向上する。そしてこれにより、精度のよい固体撮像装置を得ることができ、歩留まりの向上を図ることができる。
【００６３】
〈２．第２の実施形態：固体撮像装置〉
次に、図９、図１０〜図１２を用いて、本発明の第２の実施形態に係る半導体装置として、裏面照射型の固体撮像装置をその製造方法と共に説明する。図９〜図１２において、図３〜図８に対応する部分には同一符号を付し、重複説明を省略する。
【００６４】
図９は、本実施形態例の固体撮像装置１３０をチップ毎に分割して完成させたときの概略断面構成図である。本実施形態例の固体撮像装置１３０は、画素領域と制御領域とを含む第１の半導体チップ部１３１と、ロジック回路が搭載された第２の半導体チップ部１３２が上下に積層され、プラズマ接合により接合されている。本実施形態例の固体撮像装置１３０は、第１の実施形態に係る固体撮像装置３０と、埋め込み膜の構成が異なる例である。
【００６５】
図１０Ａ〜図１２Ｆは、本実施形態例の固体撮像装置１３０の製造工程図である。図１０Ａ〜図１２Ｆでは、第１の実施形態と同様、半導体ウエハの周縁領域と、画素を構成する光電変換部や、回路を構成するトランジスタ等が形成された内側領域との境界部分を含む領域の断面を図示している。
【００６６】
まず、第１の実施形態例の図４Ａ、図４Ｂの工程と同様にして、第１の半導体ウエハ３１に画素領域５６、制御領域５５を形成し、第１の半導体ウエハ３１の表面に配線層３３を形成した後、配線層３３表面にパッシベーション膜４１を成膜する。本実施形態例においても、第１の実施形態と同様の理由により、第１の半導体ウエハ３１の周縁領域５３と内側領域５４との境界に段差が形成されている。
【００６７】
次に、図１０Ｂに示すように、プラズマＣＶＤ法を用いて、パッシベーション膜４１上部に、周縁領域５３と内側領域５４の段差分以上の膜厚のＰ−ＳｉＯ２膜からなる埋め込み膜６３を成膜する。この段階においては、埋め込み膜６３の厚みは周縁領域５３と内側領域５４の段差分以上あるものの、表面形状に沿ってコンフォーマルに成膜されるため、周縁領域５３と内側領域５４との段差は解消されていない。その後、フォトリソグラフィプロセスを用いて、図１０Ｂに示すように、内側領域５４上部を開口するレジストマスク６４を埋め込み膜６３上部に形成する。
【００６８】
次に、図１１Ｃに示すように、レジストマスク６４を介してドライエッチングを用い、内側領域５４に成膜された埋め込み膜６３を、その表面が周縁領域５３に成膜された埋め込み膜６３の表面とほぼ同じ高さとなるまでエッチバックする。その後、レジストマスク６４を除去する。これにより、第１の半導体ウエハ３１の周縁領域５３と内側領域５４との境界の形成されていた空溝に起因する大きな段差がほぼ解消される。
【００６９】
次に、図１１Ｄに示すように、ＣＭＰ法を用いて第１の半導体ウエハ３１の埋め込み膜６３表面を研磨し、平坦化する。これにより、第１の半導体ウエハ３１に形成された配線層３３上の表面が全面的に平坦とされる。本実施形態例では、埋め込み膜６３の表面をＣＭＰ法により平坦化する構成としたが、第１の実施形態と同様に、埋め込み膜６３上部に研磨可能な被研磨膜を一層成膜した後、ＣＭＰ法を用いて平坦化するようにしてもよい。
これまでの工程で、第１の半導体ウエハ３１上に画素領域５６及び制御領域５５が形成され、第１の半導体ウエハ３１の表面側に配線層３３が形成される。
【００７０】
一方、図１２Ｅに示すように、例えばシリコンからなる第２の半導体ウエハ４３では、各チップ部となる内側領域６６に、画素から得られた信号を処理するための信号処理回路を含むロジック回路５９を形成する。その後、第１の実施形態と同様にして配線層４５、パッシベーション膜４９を形成し、本実施形態例の図１０Ａ〜図１１Ｄと同様にして、表面が平坦とされた埋め込み膜６７を形成する。これにより、第２の半導体ウエハ４３においても、周縁領域６５と内側領域６６との境界に形成される大きな段差が解消され、配線層４５上の表面が平坦化される。その後、第１の実施形態と同様の方法で、埋め込み膜６７上部に接合補助膜６８を成膜する。
【００７１】
そして、第１の半導体ウエハ３１に形成された配線層３３上の表面と第２の半導体ウエハ４３に形成された配線層４５上の表面に酸素プラズマを、例えば周波数１３．５６ＭＨｚ、圧力１０Ｐａ、電力１００Ｗで６０秒間照射し、表面を改質する。その後、その表面を１８ＭΩ以上の純水で３０秒洗浄することにより、第１の半導体ウエハ３１に形成された配線層３３上の表面と第２の半導体ウエハ４３に形成された配線層４５上の表面にシラノール基（Ｓｉ−ＯＨ基）を形成する。
【００７２】
次に、図１２Ｆに示すように、第１の半導体ウエハ３１に形成された配線層３３上の表面と第２の半導体ウエハ４３に形成された配線層４５上の表面とを互いに向かい合わせる。そして、第１の半導体ウエハ３１、又は第２の半導体ウエハ４３のどちらか一方の面の一部をピンで押下する。そうすると、第１の半導体ウエハ３１と第２の半導体ウエハ４３との間のファンデルワールス力により第１の半導体ウエハ３１と第２の半導体ウエハ４３とが全面的に接合する。その後、大気圧の窒素雰囲気下で約４００℃の熱処理を約６０分間行う。これにより、第１の半導体ウエハ３１に形成された配線層３３上の表面のシラノール基と第２の半導体ウエハ４３に形成された配線層４５上の表面のシラノール基とが互いに脱水縮合され、分子レベルでの接合が完了する。
【００７３】
その後、第１の実施形態における図７Ｉ〜図８Ｋに示す工程と同様にして、図９に示す固体撮像装置１３０を得ることができる。
そして、本実施形態例においても、半導体ウエハの周縁領域と内側領域との境界に形成される段差が埋め込み膜により解消されるため、第１の実施形態と同様の効果を得ることができる。
【００７４】
〈３．第３の実施形態：固体撮像装置〉
次に、図１３、図１４を用いて、本発明の第３の実施形態に係る半導体装置として、裏面照射型の固体撮像装置をその製造方法と共に説明する。図１３及び図１４において、図３〜図８に対応する部分には同一符号を付し、重複説明を省略する。
【００７５】
図１３は、本実施形態例の固体撮像装置１４０をチップ毎に分割して完成させたときの概略断面構成図である。本実施形態例の固体撮像装置１４０は、画素領域と制御領域とを含む第１の半導体チップ部１４１と、ロジック回路が搭載された第２の半導体チップ部１４２が上下に接着剤層７１を介して積層され、接合されている。本実施形態例の固体撮像装置１４０は、第１の実施形態に係る固体撮像装置３０と、ウエハ（チップ）間の接続方法が異なる例である。
【００７６】
本実施形態例では、図１４に示すように、埋め込み膜５７によって平坦化された第１の半導体ウエハ３１と埋め込み膜６０によって平坦化された第２の半導体ウエハ４３とを、互いの配線層３３、４５上の表面が向かい合うように接着剤層７１を介して貼り合わせる。第１の半導体ウエハ３１に形成される配線層３３、埋め込み膜５７などの構成は、第１の実施形態と同様であり、図４Ａ〜図５Ｅの工程で形成する。また、第２の半導体ウエハ４３における配線層４５及び埋め込み膜６０などの構成も第１の実施形態と同様であるが、第２の半導体ウエハ４３では、埋め込み膜６０上部に、接合補助膜を成膜せず、所望の厚みに接着剤層７１を形成する。接着剤層７１としては、熱硬化性の接着材料を用いることができる。その他、ＢＣＢ(ベンゾシクロブテン)、ポリイミド、ポリベンゾオキサゾールを用いることができる。本実施形態例では、接着剤層７１を第２の半導体ウエハ４３側に形成する例とするが、第１の半導体ウエハ３１側に形成する例としてもよく、また、両方のウエハに形成してもよい。
【００７７】
本実施形態例においても、第１の半導体ウエハ３１及び第２の半導体ウエハ４３において、配線層上の表面が埋め込み膜によって平坦化されているため、接着剤層７１を介して両者を接着する場合にも、接合性や密着性を向上させることができる。また、熱硬化型の接着材料は一般的に硬度が高いため、大きな段差がある場合、その段差に入り込みにくい。このため、本実施形態例のように、貼り合わせ面が平坦化されている場合には、熱硬化型の接着材料を用いることができる。
【００７８】
そして、本実施形態例においても、第１の半導体ウエハ３１と第２の半導体ウエハ４３を貼り合わせた後は、図７Ｉ〜図８と同様にして、各チップ部に分割し、図１３に示す固体撮像装置１４０が完成する。
本実施形態例の固体撮像装置１４０の製造方法においても、第１の半導体ウエハ３１と第２の半導体ウエハ４３との貼り合わせ時において、周縁領域まで密着して接合することができるため、ウエハの薄肉化工程における剥がれや、欠け等を抑制することができる。その他、第１の実施形態と同様の効果を得ることができる。
【００７９】
なお、本発明は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置にも適用可能である。また、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置（物理量分布検知装置）全般に対して適用可能である。
【００８０】
さらに、本発明は、画素部の各単位画素を行単位で順に走査して各単位画素から画素信号を読み出す固体撮像装置に限られるものではない。画素単位で任意の画素を選択して、当該選択画素から画素単位で信号を読み出すＸ−Ｙアドレス型の固体撮像装置に対しても適用可能である。
なお、固体撮像装置はワンチップとして形成された形態であってもよいし、画素部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
【００８１】
また、本発明は、固体撮像装置への適用に限られるものではなく、撮像装置以外にも適用可能である。ここで、撮像装置とは、デジタルスチルカメラやビデオカメラ等のカメラシステムや、携帯電話機などの撮像機能を有する電子機器のことを言う。なお、電子機器に搭載される上記モジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。
【００８２】
また、上述の実施形態では、画素が形成された第１の半導体ウエハ３１と、ロジック回路が形成された第２の半導体ウエハ４３とを貼り合わせることにより、裏面照射型の固体撮像装置を製造する方法について説明したが、本発明はこれに限られるものではない。本発明は、画素領域を構成しない半導体装置にも適用することができる。以下に、本発明を、半導体装置に適用した例を説明する。
【００８３】
〈４．第４の実施形態：半導体装置〉
図１５、図１６〜図１８を用いて、本発明の第４の実施形態に係る半導体装置１５０をその製造方法と共に説明する。本実施形態例の半導体装置１５０は、第１の半導体集積回路と第２の半導体集積回路とを混載した半導体装置である。
【００８４】
本実施形態例においては、まず、図１６Ａに示すように、シリコン基板からなる第１の半導体ウエハ７６の各チップ部となる内側領域７４に、第１の半導体集積回路７５、本実施形態例ではロジック回路を形成する。すなわち、第１の半導体ウエハ７６に形成した半導体ウェル領域７７の各チップ部となる領域に、複数のＭＯＳトランジスタＴｒ５、Ｔｒ６を形成する。各ＭＯＳトランジスタＴｒ５、Ｔｒ６は、それぞれの一対のソース／ドレイン領域７９と、ゲート絶縁膜を介して形成されたゲート電極７８とを有して構成される。各ＭＯＳトランジスタＴｒ５、Ｔｒ６は、素子分離領域８７により分離される。
【００８５】
図１６Ａでは、ロジック回路を構成するＭＯＳトランジスタをＭＯＳトランジスタＴｒ５、Ｔ６ｒで代表して示したが、ロジック回路は、ＣＭＯＳトランジスタで構成することができる。このため、これらの複数のＭＯＳトランジスタとしては、ｎチャネルＭＯＳトランジスタ、あるいはｐチャネルＭＯＳトランジスタとして構成することができる。したがって、ｎチャネルＭＯＳトランジスタを形成するときには、ｐ型半導体ウェル領域にｎ型ソース／ドレイン領域が形成される。ｐチャネルＭＯＳトランジスタを形成するときは、ｎ型半導体ウェル領域にｐ型ソース／ドレイン領域が形成される。
【００８６】
なお、第１の半導体集積回路７５としては、ロジック回路に代えて、例えば半導体メモリ回路とすることもできる。この場合、後述する第２の半導体集積回路１０２となるロジック回路は半導体メモリ回路の信号処理に供される。
【００８７】
次に、第１の半導体ウエハ７６の表面上において、層間絶縁膜８１の形成とＣｕからなる配線１Ｍ〜３Ｍの形成を交互に繰り返すことにより、複数層（図１６Ａでは３層）の配線１Ｍ〜３Ｍが形成された配線層８０を形成する。Ｃｕからなる配線１Ｍ〜３Ｍの形成は、図２０及び図２１を用いて説明した従来の配線層の形成と同様であり、層間絶縁膜８１上にパターニング形成された溝部にＣｕからなる配線材料を埋め込むことで形成する。また、図１６Ａでは、図示を省略するが、第１の半導体ウエハ７６に形成されたＭＯＳトランジスタＴｒ５、Ｔｒ６に電気的に接続されるコンタクト部や、所望の配線間を接続するコンタクト部が形成される。コンタクト部を形成する場合は、層間絶縁膜８１の所望の位置にコンタクトホールを形成し導電材料を埋め込む。
【００８８】
そして、本実施形態例においても配線層８０の形成段階において、第１の半導体ウエハ７６の周縁からＣｕが露出することを防ぐため、各層の配線１Ｍ〜３Ｍが形成される毎にＥＢＲ法を用いて周縁領域７３に形成される理収外の配線１Ｍ〜３Ｍを除去する。これにより、周縁領域７３では、配線１Ｍ〜３Ｍを除去する毎に空溝５２が形成され、空溝５２に起因して周縁領域７３の配線層８０表面が凹み、周縁領域７３と、周縁領域７３よりも内側の領域である内側領域７４との境界部分に段差が生じている。
【００８９】
次に、図１６Ｂに示すように、配線層８０表面にパッシベーション膜８２（保護膜）を成膜する。このパッシベーション膜８２は配線１Ｍ〜３Ｍを保護する膜であり、配線１Ｍ〜３Ｍが形成されている内側領域７４の配線層８０表面に形成されるわずかな凹凸が減少する。しかしながら、周縁領域７３と内側領域７４との境界では、その段差が大きいため、表面形状に沿って形成される。このため、パッシベーション膜８２の形成により周縁領域７３と内側領域７４との境界部分におけるグローバルな段差は残ったままとなる。
【００９０】
次に、図１６Ｃに示すように、第１の半導体ウエハ７６の周縁領域７３にのみ、パッシベーション膜８２上部に局所的に塗布材料を塗布することにより、周縁領域７３と内側領域７４との境界に形成された段差を埋める埋め込み膜８３を形成する。埋め込み膜８３は、その表面が内側領域７４におけるパッシベーション膜８２表面とほぼ同じ高さとなるまで塗布材料を塗布することにより形成する。塗布材料としては、例えば、ＳＯＧ、ＳＯＤ、ｌｏｗ−ｋ材料等を用いることができる。このように、第１の半導体ウエハ７６の周縁領域７３において局所的に埋め込み膜８３を形成することにより、第１の半導体ウエハ７６の表面側に形成された配線パターンに起因したグローバルな段差は緩和される。
【００９１】
次に、図１７Ｄに示すように、第１の半導体ウエハ７６のパッシベーション膜８２及び埋め込み膜８３を含む全面にプラズマＣＶＤ法を用いたＰ−ＳｉＯ２膜からなる被研磨膜８４を形成する。被研磨膜８４は、次の工程において研磨される膜であり、本実施形態例ではＰ−ＳｉＯ２膜を成膜する例としたが、被研磨膜４２は、次の工程において研磨される膜であり、本実施形態例では、プラズマCVD法による例を挙げたが、熱ＣＶＤ法、スパッタ法、蒸着法、ＡＬＤ（Atomic Layer Deposition）法などにより形成される薄膜であっても研磨可能な膜種であれば成膜方法は特に限定するものでない。また本実施例ではＰ−ＳｉＯ２膜を成膜する例としたが、研磨可能な膜であればよく、ＳｉＯ２膜の他、ＴＥＯＳ、ＳｉＮ、ＳｉＣＯＨ、ＳｉＣＮ、ＳｉＣ、ＢＰＳＧ,ＰＳＧなどを用いることができる。また、本実施形態例では、被研磨膜８４を成膜する例としたが必ずしも形成する必要はなく、被研磨膜８４を成膜しないまま次の工程に進んでもよい。
【００９２】
そして、ＣＭＰ法を用いて、図１７Ｅに示すように被研磨膜８４表面を研磨し平坦にする。これにより、第１の半導体ウエハ７６に形成された配線層８０上の表面が全面的に平坦とされる。
これまでの工程で、第１の半導体ウエハ７６に第１の半導体集積回路７５が形成され、第１の半導体ウエハ７６の表面側に配線層８０が形成される。
【００９３】
一方、図１８Ｆに示すように、例えばシリコンからなる第２の半導体ウエハ９０では、各チップ部となる領域に、第２の半導体集積回路１０２、本実施形態例では、ロジック回路を形成する。すなわち、図１６Ａと同様に、第２の半導体ウエハ９０に形成した半導体ウェル領域９１の各チップ部となる内側領域１００に、複数のｎチャネルＭＯＳトランジスタＴｒを形成する。各ＭＯＳトランジスタＴｒ７、Ｔｒ８は、それぞれ１対のソース／ドレイン領域９３と、ゲート絶縁膜を介して形成されたゲート電極９４とを有して構成される。各ＭＯＳトランジスタＴｒ７、Ｔｒ８は、素子分離領域９２により分離される。
【００９４】
図１８Ｆでは、ロジック回路を構成するＭＯＳトランジスタをＭＯＳトランジスタＴｒ７、Ｔｒ８で代表して示したが、ロジック回路は、ＣＭＯＳトランジスタで構成することができる。このため、これらの複数のＭＯＳトランジスタとしては、ｎチャネルＭＯＳトランジスタ、あるいはｐチャネルＭＯＳトランジスタとして構成することができる。したがって、ｎチャネルＭＯＳトランジスタを形成するときには、ｐ型半導体ウェル領域にｎ型ソース／ドレイン領域が形成される。ｐチャネルＭＯＳトランジスタを形成するときは、ｎ型半導体ウェル領域にｐ型ソース／ドレイン領域が形成される。
【００９５】
次に、図１６Ｂと同様にして、第２の半導体ウエハ９０の表面側にも、層間絶縁膜９６と配線１Ｍ〜３Ｍの形成を繰り返すことにより配線層９５を形成する。その後、図１６Ｃ〜図１７Ｅと同様にして、配線層９５上部にパッシベーション膜９７、埋め込み膜８９、被研磨膜９８を成膜し、配線層９５上部の表面を平坦にする。第２の半導体ウエハ９０の表面側においても周縁領域１０１と内側領域１００との境界に形成された段差が、埋め込み膜８９に埋め込まれることにより解消され、第２の半導体ウエハ９０に形成された配線層９５上部の表面が平坦とされる。
【００９６】
第２の半導体ウエハ９０では、配線層９５側の表面を平坦化した後、図１８Ｆに示すように、被研磨膜９８上面に、接合補助膜９９を例えば１００ｎｍの厚みに成膜する。接合補助膜９９としては、シランと窒素を導入して成膜するＳｉＮ膜、３ＴＳ（トリメチルシラン）又は４ＴＳ（テトラメチルシラン）と窒素を導入して成膜するＳｉＣＮ膜、シランと酸素を導入して成膜するＳｉＯ２膜、３ＴＳ（トリメチルシラン）又は４ＴＳ（テトラメチルシラン）と酸素を導入して成膜するＳｉＣＯＨ膜、などが挙げられる。この接合補助膜９９は、第１の半導体ウエハ７６と第２の半導体ウエハ９０とをプラズマ接合する際に接合を補助するために形成されるものであり、第１の半導体ウエハ７６に形成された配線層８０側の表面に形成されてもよく、また、第１の半導体ウエハ７６、及び第２の半導体ウエハ９０の両方の表面に形成されてもよい。接合補助膜９９を形成することで、接合の信頼性が向上するが、必ずしも必要ではなく形成しなくてもよい。
【００９７】
そして、第１の半導体ウエハ７６に形成された配線層８０上の表面と第２の半導体ウエハ９０に形成された配線層９５上の表面に酸素プラズマを、例えば周波数１３．５６ＭＨｚ、圧力１０Ｐａ、電力１００Ｗで６０秒間照射し、表面を改質する。その後、その表面を１８ＭΩ以上の純水で３０秒洗浄することにより、第１の半導体ウエハ７６に形成された配線層８０上の表面と第２の半導体ウエハ９０に形成された配線層９５上の表面にシラノール基（Ｓｉ−ＯＨ基）を形成する。
【００９８】
次に、図１８Ｇに示すように、第１の半導体ウエハ７６に形成された配線層８０上の表面と第２の半導体ウエハ９０に形成された配線層９５上の表面とを貼り合わせ面とし、互いに向かい合わせる。そして、第１の半導体ウエハ７６、又は第２の半導体ウエハ９０のどちらか一方の面の一部をピンで押下する。そうすると、第１の半導体ウエハ７６と第２の半導体ウエハ９０との間のファンデルワールス力により第１の半導体ウエハ７６と第２の半導体ウエハ９０とが全面的に接合する。その後、大気圧の窒素雰囲気下で約４００℃の熱処理を約６０分間行う。これにより、第１の半導体ウエハ７６に形成された配線層８０上の表面のシラノール基と第２の半導体ウエハ９０に形成された配線層９５上の表面のシラノール基とが互いに脱水縮合され、分子レベルでの接合が完了する。
【００９９】
本実施形態例では、第１の半導体ウエハ７６、及び第２の半導体ウエハ９０において、配線層上の表面が、ウエハの周縁領域に至るまで平坦とされている。これにより、第１の半導体ウエハ７６と第２の半導体ウエハ９０とが周縁領域においても接合されるので、接合強度が向上される。
【０１００】
接合が完了した後、各チップ部となる領域では、図示しない貫通孔を第１の半導体ウエハ７６の裏面側から形成することにより、第１の半導体集積回路と第２の半導体集積回路とを電気的に接続する貫通電極を形成する。また、いずれかの配線の一部で形成された図示しない電極パッド部を露出する開口を形成する。その後、第１の実施形態と同様にし、ウエハを薄肉化し、各チップ部に分割することにより、図１５に示す目的の半導体装置１５０を得る。
【０１０１】
本実施形態例では、第１の半導体ウエハ７６及び第２の半導体ウエハ９０において、それぞれ、周縁領域と内側領域との境界に形成された配線層上部の段差を埋め込み膜の形成により解消している。このため、配線層上部を貼り合わせ面とした貼り合わせが、半導体ウエハの周縁領域においても良好になされ、第１の半導体ウエハ７６と第２の半導体ウエハ９０の接着性、密着性を高めることができる。これにより、貼り合わせた後の研磨工程や、ダイシング工程において、貼り合わせ面の剥がれや、周縁領域における欠け等が抑制される等、加工時の信頼性が向上する。そして、精度に優れた半導体装置を得ることができ、歩留まりの向上を図ることができる。
【０１０２】
本実施形態例では、第１の半導体ウエハ７６と第２の半導体ウエハ９０をプラズマ接合する構成としたが、第３の実施形態のように、接着剤層を介して接合する例としてもよい。また、本実施形態例では、塗布材料により局所的に埋め込み膜を形成することで、配線層上部の表面を平坦化する例としたが、第２の実施形態のように段差分の膜厚のＣＶＤ法により埋め込み膜を全面に成膜する例としてもよい。この場合は、図１１Ｃに示したように、内側領域における埋め込み膜をエッチバックすることにより、埋め込み膜の表面を平坦にする。
【０１０３】
上述した第１〜第４の実施形態に係る固体撮像装置等の半導体装置では、互いに配線層を有する２枚の半導体ウエハを、配線層の表面側を貼り合わせ面として貼り合わせる例としたが、本発明は、この構成に限られるものではない。例えば、貼り合わせる２枚の半導体ウエハのうち、一方の半導体ウエハにのみ配線層が形成され、その配線層側の面を貼り合わせ面とし、２枚の半導体ウエハを貼り合わせる構成としてもよい。この場合においても、一方の半導体ウエハに形成された配線層上の表面が全面に渡り平坦化されるため、他方の半導体ウエハとの貼り合わせが良好とされる。
【０１０４】
互いに配線層を有する２枚の半導体ウエハを、配線層の表面側を貼り合わせ面として貼り合わせる場合には、周縁領域と内側領域との境界に形成される配線層表面の段差による貼り合わせ時の周縁領域における接合不良は顕著に現れる。このため、互いに配線層を有する２枚の半導体ウエハを貼り合わせる場合において、本発明は、より効果を奏する。
【０１０５】
〈５．第５の実施形態：電子機器〉
次に、本発明の第５の実施形態に係る電子機器について説明する。図１９は、本発明の第５の実施形態に係る電子機器２００の概略構成図である。
本実施形態例の電子機器２００は、上述した本発明の第１の実施形態における固体撮像装置１を電子機器（カメラ）に用いた場合の実施形態を示す。
【０１０６】
本実施形態に係る電子機器２００は、固体撮像装置２０３と、光学レンズ２０１と、シャッタ装置２０２と、駆動回路２０５と、信号処理回路２０４とを有する。
【０１０７】
光学レンズ２０１は、被写体からの像光（入射光）を固体撮像装置２０３の撮像面上に結像させる。これにより固体撮像装置２０３内に一定期間当該信号電荷が蓄積される。
シャッタ装置２０２は、固体撮像装置２０３への光照射期間および遮光期間を制御する。
駆動回路２０５は、固体撮像装置２０３の転送動作およびシャッタ装置２０２のシャッタ動作を制御する駆動信号を供給する。駆動回路２０５から供給される駆動信号（タイミング信号）により、固体撮像装置２０３の信号転送を行なう。信号処理回路２０４は、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、あるいはモニタに出力される。
【０１０８】
本実施形態例の電子機器２００では、固体撮像装置２０３において製造時におけるウエハ間の剥がれや、欠けが抑制されるので、歩留まりの向上が図られ、コストの低減が図られる。これにより、電子機器としてのコストの低減を図ることができる。
【０１０９】
固体撮像装置２０３を適用できる電子機器２００としては、カメラに限られるものではなく、デジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置に適用可能である。
【符号の説明】
【０１１０】
１・・・固体撮像装置、２・・・画素、３・・・画素領域、４・・・垂直駆動回路、５・・・カラム信号処理回路、６・・・水平駆動回路、７・・・出力回路、８・・・制御回路、９・・・垂直信号線、１０・・・水平信号線、２１・・・ＭＯＳ型固体撮像装置、２２・・・第１の半導体チップ部、２３・・・画素領域、２４・・・制御領域、２５・・・ロジック回路、２６・・・第２の半導体チップ部、２７・・・ＭＯＳ型固体撮像装置、２８・・・第１の半導体チップ部、２９・・・第２の半導体チップ部、３０・・・固体撮像装置、３１・・・第１の半導体ウエハ、３２・・・半導体ウェル領域、３３・・・配線層、３４・・・層間絶縁膜、３５・・・素子分離領域、３６・・・ソース／ドレイン領域、３７・・・ゲート電極、３８・・・平坦化膜、３９・・・カラーフィルタ層、４０・・・オンチップレンズ、４１・・・パッシベーション膜、４２・・・被研磨膜、４３・・・第２の半導体ウエハ、４４・・・半導体ウェル領域、４５・・・配線層、４６・・・層間絶縁膜、４７・・・素子分離領域、４８・・・ソース／ドレイン領域、４９・・・パッシベーション膜、５０・・・被研磨膜、５１・・・接合補助膜、５２・・・空溝、５３・・・周縁領域、５４・・・内側領域、５５・・・制御領域、５６・・・画素領域、５７・・・埋め込み膜、５８・・・ゲート電極、５９・・・ロジック回路、６０・・・埋め込み膜、６１・・・ダイシングカッター、６３・・・埋め込み膜、６４・・・レジストマスク
【図１】
2012174937.tif 000003
【図２】
2012174937.tif 000004
【図３】
2012174937.tif 000005
【図４】
2012174937.tif 000006
【図５】
2012174937.tif 000007
【図６】
2012174937.tif 000008
【図７】
2012174937.tif 000009
【図８】
2012174937.tif 000010
【図９】
2012174937.tif 000011
【図１０】
2012174937.tif 000012
【図１１】
2012174937.tif 000013
【図１２】
2012174937.tif 000014
【図１３】
2012174937.tif 000015
【図１４】
2012174937.tif 000016
【図１５】
2012174937.tif 000017
【図１６】
2012174937.tif 000018
【図１７】
2012174937.tif 000019
【図１８】
2012174937.tif 000020
【図１９】
2012174937.tif 000021
【図２０】
2012174937.tif 000022
【図２１】
2012174937.tif 000023