(57)【要約】【課題】製品の信頼性および製品の歩留まりを向上し、高い製造効率で製造可能にする。【解決手段】配線層１１０にて支持基板ＳＫに対面する面において、パッド電極１１０Ｐが形成される部分に凸部１１１を設ける。この凸部によって、接着層２０１について配線層１１０と支持基板ＳＫとの間において、パッド電極１１０Ｐの形成部分が他の部分よりも薄くなるように形成する。【選択図】図３
2012175078.tif 000002
【特許請求の範囲】
【請求項１】
画素領域に光電変換素子を含む画素が形成され、前記光電変換素子へ入射光が入射する面とは反対側の面側に半導体素子が形成された半導体層と、
前記半導体素子を被覆するように前記半導体層の面に設けられた配線層と、
前記配線層において前記半導体層の側の面とは反対側の面において前記配線層に対面するように設けられた支持基板と、
前記配線層と前記支持基板との間に設けられており、前記配線層と前記支持基板とを接着している接着層と
を有し、
前記配線層は、パッド電極を含み、前記パッド電極において前記半導体層の側の面が露出するように開口が形成されており、
前記配線層にて前記支持基板に対面する面と、前記支持基板にて前記配線層に対面する面との少なくとも一方において前記パッド電極が形成された部分には、凸部が設けられており、
前記接着層は、前記パッド電極が形成された部分が、前記凸部によって少なくとも前記画素領域の部分よりも薄くなるように形成されている、
固体撮像装置。
【請求項２】
前記パッド電極において前記開口によって露出した面にボンディングワイヤが接続されている、
請求項１に記載の固体撮像装置。
【請求項３】
前記凸部は、前記配線層にて前記支持基板に対面する面のみに設けられている、
請求項１に記載の固体撮像装置。
【請求項４】
前記凸部は、前記支持基板にて前記配線層に対面する面のみに設けられている、
請求項１に記載の固体撮像装置。
【請求項５】
前記凸部は、前記配線層にて前記支持基板に対面する面と、前記支持基板にて前記配線層に対面する面とのそれぞれに設けられている、
請求項１に記載の固体撮像装置。
【請求項６】
前記光電変換素子で生成された信号電荷を読み出す画素トランジスタが、前記半導体素子として前記画素領域に形成されていると共に、
前記画素領域の周囲に位置する周辺領域に、前記画素を駆動する周辺回路を構成する周辺トランジスタが、前記半導体素子として形成されており、
前記接着層は、前記パッド電極が形成された部分が、前記周辺領域において周辺回路が形成された部分よりも薄い、
請求項１に記載の固体撮像装置。
【請求項７】
前記配線層にて前記支持基板に対面する面と、前記支持基板にて前記配線層に対面する面との少なくとも一方において、前記周辺領域の周囲に位置するスクライブ領域にて切断された部分には、凸部が更に設けられており、
前記接着層は、前記スクライブ領域にて切断された部分が、少なくとも前記画素領域の部分よりも薄い、
請求項６に記載の固体撮像装置。
【請求項８】
画素領域に光電変換素子を含む画素が形成され、前記光電変換素子へ入射光が入射する面とは反対側の面側に半導体素子が形成された半導体層と、
前記半導体素子を被覆するように前記半導体層の面に設けられた配線層と、
前記配線層において前記半導体層の側の面とは反対側の面において前記配線層に対面するように設けられた支持基板と、
前記配線層と前記支持基板との間に設けられており、前記配線層と前記支持基板とを接着している接着層と
を有し、
前記配線層にて前記支持基板に対面する面と、前記支持基板にて前記配線層に対面する面との少なくとも一方において、前記画素領域の周囲に位置するスクライブ領域にて切断された部分には、凸部が設けられており、
前記接着層は、前記スクライブ領域にて切断された部分が、前記凸部によって少なくとも前記画素領域の部分よりも薄くなるように形成されている、
固体撮像装置。
【請求項９】
半導体層の画素領域に光電変換素子を形成する光電変換素子形成工程と、
前記半導体層において前記光電変換素子へ入射光が入射する面とは反対側の面側に半導体素子を形成する半導体素子形成工程と、
前記半導体層において前記光電変換素子へ入射光が入射する面とは反対側の面に、パッド電極を含む配線層を、前記半導体素子を被覆するように形成する配線層形成工程と、
前記配線層において前記半導体層の側の面とは反対側の面に接着層を介して前記支持基板を設置し、前記接着層によって前記配線層に前記支持基板を接着させる支持基板設置工程と、
前記パッド電極において前記半導体層の側の面が露出するように開口を形成する開口形成工程と、
前記パッド電極において前記開口によって露出した面にボンディングワイヤを設けるワイヤボンディング工程と
を有し、
前記配線層にて前記支持基板に対面する面と、前記支持基板にて前記配線層に対面する面との少なくとも一方において、前記パッド電極が形成される部分に凸部を設ける凸部形成工程を、前記支持基板設置工程の実施前に更に含み、
前記支持基板設置工程においては、前記接着層が、前記配線層と前記支持基板との間において、前記凸部によって前記パッド電極の形成部分が少なくとも前記画素領域の部分よりも薄くなるように形成される、
固体撮像装置の製造方法。
【請求項１０】
半導体層の画素領域に光電変換素子を形成する光電変換素子形成工程と、
前記半導体層において前記光電変換素子へ入射光が入射する面とは反対側の面側に半導体素子を形成する半導体素子形成工程と、
前記半導体層において前記光電変換素子へ入射光が入射する面とは反対側の面に、パッド電極を含む配線層を、前記半導体素子を被覆するように形成する配線層形成工程と、
前記配線層において前記半導体層の側の面とは反対側の面に接着層を介して前記支持基板を設置し、前記接着層によって前記配線層に前記支持基板を接着させる支持基板設置工程と、
前記画素領域の周囲に位置するスクライブ領域にて切断する切断工程と
を有し、
前記配線層にて前記支持基板に対面する面と、前記支持基板にて前記配線層に対面する面との少なくとも一方において、前記スクライブ領域にて切断される部分に凸部を設ける凸部形成工程を、前記支持基板設置工程の実施前に更に含み、
前記支持基板設置工程においては、前記接着層が、前記配線層と前記支持基板との間において、前記スクライブ領域にて切断される部分が、前記凸部によって少なくとも前記画素領域の部分よりも薄くなるように形成される、
固体撮像装置の製造方法。
【請求項１１】
画素領域に光電変換素子を含む画素が形成され、前記光電変換素子へ入射光が入射する面とは反対側の面側に半導体素子が形成された半導体層と、
前記半導体素子を被覆するように前記半導体層の面に設けられた配線層と、
前記配線層において前記半導体層の側の面とは反対側の面において前記配線層に対面するように設けられた支持基板と、
前記配線層と前記支持基板との間に設けられており、前記配線層と前記支持基板とを接着している接着層と
を有し、
前記配線層は、パッド電極を含み、前記パッド電極において前記半導体層の側の面が露出するように開口が形成されており、
前記配線層にて前記支持基板に対面する面と、前記支持基板にて前記配線層に対面する面との少なくとも一方において前記パッド電極が形成された部分には、凸部が設けられており、
前記接着層は、前記パッド電極が形成された部分が、前記凸部によって少なくとも前記画素領域の部分よりも薄くなるように形成されている、
電子機器。
【請求項１２】
画素領域に光電変換素子を含む画素が形成され、前記光電変換素子へ入射光が入射する面とは反対側の面側に半導体素子が形成された半導体層と、
前記半導体素子を被覆するように前記半導体層の面に設けられた配線層と、
前記配線層において前記半導体層の側の面とは反対側の面において前記配線層に対面するように設けられた支持基板と、
前記配線層と前記支持基板との間に設けられており、前記配線層と前記支持基板とを接着している接着層と
を有し、
前記配線層にて前記支持基板に対面する面と、前記支持基板にて前記配線層に対面する面との少なくとも一方において、前記画素領域の周囲に位置するスクライブ領域にて切断された部分には、凸部が設けられており、
前記接着層は、前記スクライブ領域にて切断された部分が、前記凸部によって少なくとも前記画素領域の部分よりも薄くなるように形成されている、
電子機器。
【請求項１３】
半導体素子が面に形成された半導体層と、
前記半導体素子を被覆するように前記半導体層の面に設けられた配線層と、
前記配線層において前記半導体層の側の面とは反対側の面において前記配線層に対面するように設けられた支持基板と、
前記配線層と前記支持基板との間に設けられており、前記配線層と前記支持基板とを接着している接着層と
を有し、
前記配線層は、パッド電極を含み、前記パッド電極において前記半導体層の側の面が露出するように開口が形成されており、
前記配線層にて前記支持基板に対面する面と、前記支持基板にて前記配線層に対面する面との少なくとも一方において前記パッド電極が形成された部分には、凸部が設けられており、
前記接着層は、前記パッド電極が形成された部分が、前記凸部によって他の部分よりも薄くなるように形成されている、
半導体装置。
【請求項１４】
半導体素子が面に形成された半導体層と、
前記半導体素子を被覆するように前記半導体層の面に設けられた配線層と、
前記配線層において前記半導体層の側の面とは反対側の面において前記配線層に対面するように設けられた支持基板と、
前記配線層と前記支持基板との間に設けられており、前記配線層と前記支持基板とを接着している接着層と
を有し、
前記配線層にて前記支持基板に対面する面と、前記支持基板にて前記配線層に対面する面との少なくとも一方において、前記画素領域の周囲に位置するスクライブ領域にて切断された部分には、凸部が設けられており、
前記接着層は、前記スクライブ領域にて切断された部分が、前記凸部によって他の部分よりも薄くなるように形成されている、
半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置、および、その製造方法、電子機器、半導体装置に関する。
【背景技術】
【０００２】
デジタルビデオカメラ、デジタルスチルカメラなどの電子機器は、固体撮像装置などの半導体装置を含む。たとえば、固体撮像装置として、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型イメージセンサ、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）型イメージセンサを含む。
【０００３】
固体撮像装置は、複数の画素が配列された撮像領域が半導体基板の面に設けられている。各画素においては、光電変換部が形成されている。光電変換部は、たとえば、フォトダイオードであり、外付けの光学系を介して入射する光を受光面で受光し光電変換することによって、信号電荷を生成する。
【０００４】
固体撮像装置のうち、ＣＭＯＳ型イメージセンサは、光電変換部のほかに、画素トランジスタを含むように、画素が構成されている。画素トランジスタは、光電変換部で生成された信号電荷を読み出して、信号線へ電気信号として出力する。
【０００５】
固体撮像装置は、一般に、半導体基板（半導体層）において光が入射する表面側に回路や配線などが設けられている。つまり、光電変換部は、回路や配線などが設けられた表面側から入射する光を受光する。このため、回路や配線などが入射する光を遮光または反射するために、感度を向上させることが困難な場合がある。
【０００６】
このような不具合を改善するために、回路や配線などが設けられた表面とは反対側の裏面側から入射する光を、光電変換部が受光する「裏面照射型」が提案されている。「裏面照射型」では、裏面側から入射する光を高感度に受光するように、フォトダイオードが、薄膜化された半導体層に設けられている。そして、その半導体基板の表面側においては、配線を含む配線層の表面に、支持基板が接着層を用いて貼り付けられている（たとえば、特許文献１〜３参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−２８５９８８号公報
【特許文献２】特開２００９−１７６７７７号公報
【特許文献３】特開２００９−２７７７３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
図３９は、「裏面照射型」のＣＭＯＳ型イメージセンサチップの要部を示す断面図である。
【０００９】
図３９においては、画素領域ＰＡの他に、その画素領域ＰＡの周辺に設けられた周辺回路部ＳＣとパッド部ＰＡＤとを示している。また、これと共に、半導体ウエハに並んで設けられた複数のイメージセンサチップを複数に分割する際にスクライブされたスクライブ領域ＬＡを示している。
【００１０】
ＣＭＯＳ型イメージセンサチップは、図３９に示すように、半導体層１０１の内部に、フォトダイオード２１が画素領域ＰＡに設けられている。
【００１１】
図３９に示すように、半導体層１０１の上面側（裏面側）においては、カラーフィルタＣＦとオンチップレンズＯＣＬとが、反射防止膜ＨＴを介して、画素領域ＰＡに設けられている。このように、半導体層１０１の上面側（裏面側）から光がオンチップレンズＯＣＬとカラーフィルタＣＦとを介してフォトダイオード２１へ入射するように構成されている。
【００１２】
図３９に示すように、半導体層１０１の下面側（表面側）においては、画素トランジスタＴｒが画素領域ＰＡに設けられていると共に、周辺回路を構成する周辺トランジスタ３１が周辺回路部ＳＣに設けられている。そして、半導体層１０１の下面の全体を被覆するように、配線層１１０が形成されている。配線層１１０においては、絶縁膜１１０Ｚ中に複数の配線１１０Ｈが設けられている。そして、その配線層１１０の下面の全体においては、支持基板ＳＫが接着層２０１で貼り付けられている。
【００１３】
図３９に示すように、パッド部ＰＡＤにおいては、パッド電極１１０Ｐが、配線層１１０に設けられている。パッド電極１１０Ｐの上面側には、開口ＫＫが設けられており、その開口ＫＫによって露出したパッド電極１１０Ｐの上面に、ボンディングワイヤＢＷが設けられている。
【００１４】
パッド部ＰＡＤにおいてボンディングワイヤＢＷをパッド電極１１０Ｐに形成する際には、機械的な衝撃が、パッド電極１１０Ｐに加えられる。このため、配線層１１０においてパッド電極１１０Ｐと接着層２０１との間に挟まれる絶縁膜１１０Ｚの部分に、微小なクラックが発生する場合がある。
【００１５】
この他に、スクライブ領域ＬＡにおいては、半導体ウエハに並んだ複数のイメージセンサチップを分割する際に、機械的な衝撃が生ずるので、配線層１１０の絶縁膜１１０Ｚに微小なクラックが発生する場合がある。
【００１６】
このように、配線層１１０の絶縁膜１１０Ｚにおいては、配線層１１０と支持基板ＳＫとの間に軟質の接着層２０１が存在するために、機械的な衝撃によって、その絶縁膜１１０Ｚに微小なクラックが発生する場合がある。
【００１７】
また、接着層２０１を塗布によって形成する場合には、塗布ムラやボイドの発生によって貼り合わせ品質が低下する場合がある。
【００１８】
そして、これらの不具合の発生に伴って、製品の歩留まりが低下するために、高い製造効率で、固体撮像装置などの半導体装置の製造をすることが困難な場合がある。
【００１９】
したがって、製品の信頼性および製品の歩留まりを向上し、高い製造効率で製造可能な固体撮像装置、固体撮像装置の製造方法、電子機器、半導体装置を提供する。
【課題を解決するための手段】
【００２０】
本発明の固体撮像装置は、画素領域に光電変換素子を含む画素が形成され、前記光電変換素子へ入射光が入射する面とは反対側の面側に半導体素子が形成された半導体層と、前記半導体素子を被覆するように前記半導体層の面に設けられた配線層と、前記配線層において前記半導体層の側の面とは反対側の面において前記配線層に対面するように設けられた支持基板と、前記配線層と前記支持基板との間に設けられており、前記配線層と前記支持基板とを接着している接着層とを有し、前記配線層は、パッド電極を含み、前記パッド電極において前記半導体層の側の面が露出するように開口が形成されており、前記配線層にて前記支持基板に対面する面と、前記支持基板にて前記配線層に対面する面との少なくとも一方において前記パッド電極が形成された部分には、凸部が設けられており、前記接着層は、前記パッド電極が形成された部分が、前記凸部によって少なくとも前記画素領域の部分よりも薄くなるように形成されている。
【００２１】
本発明の固体撮像装置は、画素領域に光電変換素子を含む画素が形成され、前記光電変換素子へ入射光が入射する面とは反対側の面側に半導体素子が形成された半導体層と、前記半導体素子を被覆するように前記半導体層の面に設けられた配線層と、前記配線層において前記半導体層の側の面とは反対側の面において前記配線層に対面するように設けられた支持基板と、前記配線層と前記支持基板との間に設けられており、前記配線層と前記支持基板とを接着している接着層とを有し、前記配線層にて前記支持基板に対面する面と、前記支持基板にて前記配線層に対面する面との少なくとも一方において、前記画素領域の周囲に位置するスクライブ領域にて切断された部分には、凸部が設けられており、
前記接着層は、前記スクライブ領域にて切断された部分が、前記凸部によって少なくとも前記画素領域の部分よりも薄くなるように形成されている。
【００２２】
本発明の固体撮像装置の製造方法は、半導体層の画素領域に光電変換素子を形成する光電変換素子形成工程と、前記半導体層において前記光電変換素子へ入射光が入射する面とは反対側の面側に半導体素子を形成する半導体素子形成工程と、前記半導体層において前記光電変換素子へ入射光が入射する面とは反対側の面に、パッド電極を含む配線層を、前記半導体素子を被覆するように形成する配線層形成工程と、前記配線層において前記半導体層の側の面とは反対側の面に接着層を介して前記支持基板を設置し、前記接着層によって前記配線層に前記支持基板を接着させる支持基板設置工程と、前記パッド電極において前記半導体層の側の面が露出するように開口を形成する開口形成工程と、前記パッド電極において前記開口によって露出した面にボンディングワイヤを設けるワイヤボンディング工程とを有し、前記配線層にて前記支持基板に対面する面と、前記支持基板にて前記配線層に対面する面との少なくとも一方において、前記パッド電極が形成される部分に凸部を設ける凸部形成工程を、前記支持基板設置工程の実施前に更に含み、前記支持基板設置工程においては、前記接着層が、前記配線層と前記支持基板との間において、前記凸部によって前記パッド電極の形成部分が少なくとも前記画素領域の部分よりも薄くなるように形成される。
【００２３】
本発明の固体撮像装置の製造方法は、半導体層の画素領域に光電変換素子を形成する光電変換素子形成工程と、前記半導体層において前記光電変換素子へ入射光が入射する面とは反対側の面側に半導体素子を形成する半導体素子形成工程と、前記半導体層において前記光電変換素子へ入射光が入射する面とは反対側の面に、パッド電極を含む配線層を、前記半導体素子を被覆するように形成する配線層形成工程と、前記配線層において前記半導体層の側の面とは反対側の面に接着層を介して前記支持基板を設置し、前記接着層によって前記配線層に前記支持基板を接着させる支持基板設置工程と、前記画素領域の周囲に位置するスクライブ領域にて切断する切断工程とを有し、前記配線層にて前記支持基板に対面する面と、前記支持基板にて前記配線層に対面する面との少なくとも一方において、前記スクライブ領域にて切断される部分に凸部を設ける凸部形成工程を、前記支持基板設置工程の実施前に更に含み、前記支持基板設置工程においては、前記接着層が、前記配線層と前記支持基板との間において、前記スクライブ領域にて切断される部分が、前記凸部によって少なくとも前記画素領域の部分よりも薄くなるように形成される。
【００２４】
本発明の電子機器は、画素領域に光電変換素子を含む画素が形成され、前記光電変換素子へ入射光が入射する面とは反対側の面側に半導体素子が形成された半導体層と、前記半導体素子を被覆するように前記半導体層の面に設けられた配線層と、前記配線層において前記半導体層の側の面とは反対側の面において前記配線層に対面するように設けられた支持基板と、前記配線層と前記支持基板との間に設けられており、前記配線層と前記支持基板とを接着している接着層とを有し、前記配線層は、パッド電極を含み、前記パッド電極において前記半導体層の側の面が露出するように開口が形成されており、前記配線層にて前記支持基板に対面する面と、前記支持基板にて前記配線層に対面する面との少なくとも一方において前記パッド電極が形成された部分には、凸部が設けられており、前記接着層は、前記パッド電極が形成された部分が、前記凸部によって少なくとも前記画素領域の部分よりも薄くなるように形成されている。
【００２５】
本発明の電子機器は、画素領域に光電変換素子を含む画素が形成され、前記光電変換素子へ入射光が入射する面とは反対側の面側に半導体素子が形成された半導体層と、前記半導体素子を被覆するように前記半導体層の面に設けられた配線層と、前記配線層において前記半導体層の側の面とは反対側の面において前記配線層に対面するように設けられた支持基板と、前記配線層と前記支持基板との間に設けられており、前記配線層と前記支持基板とを接着している接着層とを有し、前記配線層にて前記支持基板に対面する面と、前記支持基板にて前記配線層に対面する面との少なくとも一方において、前記画素領域の周囲に位置するスクライブ領域にて切断された部分には、凸部が設けられており、前記接着層は、前記スクライブ領域にて切断された部分が、前記凸部によって少なくとも前記画素領域の部分よりも薄くなるように形成されている。
【００２６】
本発明の半導体装置は、半導体素子が面に形成された半導体層と、前記半導体素子を被覆するように前記半導体層の面に設けられた配線層と、前記配線層において前記半導体層の側の面とは反対側の面において前記配線層に対面するように設けられた支持基板と、前記配線層と前記支持基板との間に設けられており、前記配線層と前記支持基板とを接着している接着層とを有し、前記配線層は、パッド電極を含み、前記パッド電極において前記半導体層の側の面が露出するように開口が形成されており、前記配線層にて前記支持基板に対面する面と、前記支持基板にて前記配線層に対面する面との少なくとも一方において前記パッド電極が形成された部分には、凸部が設けられており、前記接着層は、前記パッド電極が形成された部分が、前記凸部によって他の部分よりも薄くなるように形成されている。
【００２７】
本発明の半導体装置は、半導体素子が面に形成された半導体層と、前記半導体素子を被覆するように前記半導体層の面に設けられた配線層と、前記配線層において前記半導体層の側の面とは反対側の面において前記配線層に対面するように設けられた支持基板と、前記配線層と前記支持基板との間に設けられており、前記配線層と前記支持基板とを接着している接着層とを有し、前記配線層にて前記支持基板に対面する面と、前記支持基板にて前記配線層に対面する面との少なくとも一方において、前記画素領域の周囲に位置するスクライブ領域にて切断された部分には、凸部が設けられており、前記接着層は、前記スクライブ領域にて切断された部分が、前記凸部によって他の部分よりも薄くなるように形成されている。
【００２８】
本発明においては、支持基板の設置前に、配線層にて支持基板に対面する面と、支持基板にて配線層に対面する面との少なくとも一方において、パッド電極が形成される部分に凸部を設ける。この凸部によって、接着層について、配線層と支持基板との間においてパッド電極の形成部分が他の部分よりも薄くなるように形成する。
【００２９】
また、本発明においては、支持基板の設置前に、配線層にて支持基板に対面する面と、支持基板にて配線層に対面する面との少なくとも一方において、スクライブ領域にて切断される部分に凸部を設ける。この凸部によって、接着層について、配線層と支持基板との間においてスクライブ領域にて切断される部分が、他の部分よりも薄くなるように形成する。
【発明の効果】
【００３０】
本発明によれば、製品の信頼性および製品の歩留まりを向上し、高い製造効率で製造可能な固体撮像装置、固体撮像装置の製造方法、電子機器、半導体装置を提供することができる。
【図面の簡単な説明】
【００３１】
【図１】図１は、本発明にかかる実施形態１において、カメラ４０の構成を示す構成図である。
【図２】図２は、本発明にかかる実施形態１において、固体撮像装置１の構成の概要を示す図である。
【図３】図３は、本発明にかかる実施形態１において、固体撮像装置の詳細構成を示す図である。
【図４】図４は、本発明にかかる実施形態１において、固体撮像装置の詳細構成を示す図である。
【図５】図５は、本発明にかかる実施形態１において、固体撮像装置の製造方法を示す図である。
【図６】図６は、本発明にかかる実施形態１において、固体撮像装置の製造方法を示す図である。
【図７】図７は、本発明にかかる実施形態１において、固体撮像装置の製造方法を示す図である。
【図８】図８は、本発明にかかる実施形態１において、固体撮像装置の製造方法を示す図である。
【図９】図９は、本発明にかかる実施形態１において、固体撮像装置の製造方法を示す図である。
【図１０】図１０は、本発明にかかる実施形態１において、固体撮像装置の製造方法を示す図である。
【図１１】図１１は、本発明にかかる実施形態１において、固体撮像装置の製造方法を示す図である。
【図１２】図１２は、本発明にかかる実施形態１において、固体撮像装置の製造方法を示す図である。
【図１３】図１３は、本発明にかかる実施形態１において、固体撮像装置の製造方法を示す図である。
【図１４】図１４は、本発明にかかる実施形態１において、固体撮像装置の製造方法を示す図である。
【図１５】図１５は、本発明にかかる実施形態１において、固体撮像装置の製造方法を示す図である。
【図１６】図１６は、本発明にかかる実施形態１において、固体撮像装置の製造方法を示す図である。
【図１７】図１７は、本発明にかかる実施形態１において、クラック発生率を示す図である。
【図１８】図１８は、本発明にかかる実施形態２において、固体撮像装置の要部を示す図である。
【図１９】図１９は、本発明にかかる実施形態２において、固体撮像装置の製造方法を示す図である。
【図２０】図２０は、本発明にかかる実施形態２において、固体撮像装置の製造方法を示す図である。
【図２１】図２１は、本発明にかかる実施形態２において、固体撮像装置の製造方法を示す図である。
【図２２】図２２は、本発明にかかる実施形態２において、固体撮像装置の製造方法を示す図である。
【図２３】図２３は、本発明にかかる実施形態２において、固体撮像装置の製造方法を示す図である。
【図２４】図２４は、本発明にかかる実施形態２において、固体撮像装置の製造方法を示す図である。
【図２５】図２５は、本発明にかかる実施形態２において、固体撮像装置の製造方法を示す図である。
【図２６】図２６は、本発明にかかる実施形態２において、固体撮像装置の製造方法を示す図である。
【図２７】図２７は、本発明にかかる実施形態２において、ＮＧチップ数を示す図である。
【図２８】図２８は、本発明にかかる実施形態３において、固体撮像装置の要部を示す図である。
【図２９】図２９は、本発明にかかる実施形態３において、固体撮像装置の製造方法を示す図である。
【図３０】図３０は、本発明にかかる実施形態３において、固体撮像装置の製造方法を示す図である。
【図３１】図３１は、本発明にかかる実施形態３において、固体撮像装置の製造方法を示す図である。
【図３２】図３２は、本発明にかかる実施形態３において、固体撮像装置の製造方法を示す図である。
【図３３】図３３は、本発明にかかる実施形態３において、固体撮像装置の製造方法を示す図である。
【図３４】図３４は、本発明にかかる実施形態３において、固体撮像装置の製造方法を示す図である。
【図３５】図３５は、本発明にかかる実施形態４において、固体撮像装置の要部を示す図である。
【図３６】図３６は、本発明にかかる実施形態４において、固体撮像装置の製造方法を示す図である。
【図３７】図３７は、本発明にかかる実施形態４において、固体撮像装置の製造方法を示す図である。
【図３８】図３８は、本発明にかかる実施形態において、固体撮像装置の一部断面を示す断面図である。
【図３９】図３９は、「裏面照射型」のＣＭＯＳ型イメージセンサチップの要部を示す断面図である。
【発明を実施するための形態】
【００３２】
本発明の実施形態について、図面を参照して説明する。
【００３３】
なお、説明は、下記の順序で行う。
１．実施形態１（配線層の下面において凸部をパッド部に設ける場合）
２．実施形態２（配線層の下面において凸部をスクライブ領域に設ける場合）
３．実施形態３（支持基板の上面に凸部を設ける場合）
４．実施形態４（配線層の下面と支持基板の上面とのそれぞれに凸部を設ける場合）
５．その他
【００３４】
＜１．実施形態１＞
［１］装置構成
（１−１）カメラの要部構成
図１は、本発明にかかる実施形態１において、カメラ４０の構成を示す構成図である。
【００３５】
図１に示すように、カメラ４０は、固体撮像装置１と、光学系４２と、制御部４３と、信号処理回路部４４とを有する。各部について、順次、説明する。
【００３６】
固体撮像装置１は、光学系４２を介して入射する光（被写体像）を撮像面ＰＳから受光して光電変換することによって、信号電荷を生成する。ここでは、固体撮像装置１は、制御部４３から出力される制御信号に基づいて駆動する。具体的には、信号電荷を読み出して、ローデータとして出力する。
【００３７】
光学系４２は、結像レンズや絞りなどの光学部材を含み、入射する被写体像による光Ｈを、固体撮像装置１の撮像面ＰＳへ集光するように配置されている。
【００３８】
制御部４３は、各種の制御信号を固体撮像装置１と信号処理回路部４４とに出力し、固体撮像装置１と信号処理回路部４４とを制御して駆動させる。
【００３９】
信号処理回路部４４は、固体撮像装置１から出力された電気信号について信号処理を実施することによって、被写体像についてデジタル画像を生成するように構成されている。
【００４０】
（１−２）固体撮像装置の構成
固体撮像装置１の構成について、その概要を説明する。
【００４１】
図２は、本発明にかかる実施形態１において、固体撮像装置１の構成の概要を示す図である。図２は、全体の上面を示す上面図である。
【００４２】
固体撮像装置１は、ＣＭＯＳ型イメージセンサであり、図２に示すように、半導体層１０１を含む。
【００４３】
半導体層１０１は、たとえば、単結晶シリコンの板状体で形成されている。
【００４４】
図２に示すように、半導体層１０１の面（ｘｙ面）には、チップ領域ＣＡと、スクライブ領域ＬＡとが設けられている。
【００４５】
図２に示すように、チップ領域ＣＡは、水平方向ｘと垂直方向ｙにおいて区画された矩形形状であって、画素領域ＰＡと周辺領域ＳＡとが設けられている。
【００４６】
チップ領域ＣＡにおいて、画素領域ＰＡは、図２に示すように、矩形形状であり、複数の画素Ｐが水平方向ｘと垂直方向ｙとのそれぞれに並んで配置されている。つまり、画素Ｐがマトリクス状に並んでいる。
【００４７】
この画素領域ＰＡに設けられた複数の画素Ｐのそれぞれは、入射光を受光して信号電荷を生成するように構成されている。画素Ｐの詳細な構成については、後述する。
【００４８】
チップ領域ＣＡにおいて、周辺領域ＳＡは、図２に示すように、画素領域ＰＡの周囲に位置している。
【００４９】
周辺領域ＳＡにおいては、複数のパッド部ＰＡＤが、たとえば、右側端部に設けられている。詳細については後述するが、パッド部ＰＡＤにおいては、表面が露出したパッド電極が設けられており、外部の部品と電気的に接続される。
【００５０】
この他に、周辺領域ＳＡには、周辺回路部ＳＣが設けられている。周辺回路部ＳＣには、たとえば、垂直駆動回路、カラム回路、水平駆動回路、外部出力回路、タイミングジェネレータ（ＴＧ）、シャッター駆動回路などの電子回路が、周辺回路として設けられている。
【００５１】
垂直駆動回路は、周辺領域ＳＡにおいて、画素領域ＰＡの左側部に設けられており、画素領域ＰＡの画素Ｐを行単位で選択して駆動させるように構成されている。
【００５２】
カラム回路は、周辺領域ＳＡにおいて、画素領域ＰＡの下端部に設けられており、列単位で画素Ｐから出力される信号について信号処理を実施する。ここでは、カラム回路は、ＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ；相関二重サンプリング）回路（図示なし）を含み、固定パターンノイズを除去する信号処理を実施する。
【００５３】
水平駆動回路は、周辺領域ＳＡにおいて、カラム回路の下端部に設けられている。水平駆動回路は、シフトレジスタを含み、カラム回路にて画素Ｐの列ごとに保持されている信号を、順次、外部出力回路へ出力するように構成されている。
【００５４】
外部出力回路は、周辺領域ＳＡにおいて、カラム回路に電気的に接続されており、そのカラム回路から出力された信号について信号処理を実施後、外部へ出力する。外部出力回路は、たとえば、ＡＧＣ（Ａｕｔｏｍａｔｉｃ  Ｇａｉｎ  Ｃｏｎｔｒｏｌ）回路とＡＤＣ回路とを含み、ＡＧＣ回路が信号にゲインをかけた後に、ＡＤＣ回路がアナログ信号からデジタル信号へ変換して、外部へ出力する。
【００５５】
シャッター駆動回路は、画素Ｐを行単位で選択して、画素Ｐにおける露光時間を調整するように構成されている。
【００５６】
タイミングジェネレータは、周辺領域ＳＡにおいて、垂直駆動回路、カラム回路、水平駆動回路，外部出力回路，シャッター駆動回路のそれぞれに電気的に接続されている。タイミングジェネレータは、各種のタイミング信号を生成し、垂直駆動回路、カラム回路、水平駆動回路，外部出力回路，シャッター駆動回路に出力することで、各部について駆動制御を行う。
【００５７】
スクライブ領域ＬＡは、図２に示すように、半導体層１０１の面（ｘｙ面）において、チップ領域ＣＡの周りを囲うように位置している。ここでは、スクライブ領域ＬＡは、水平方向ｘと垂直方向ｙとのそれぞれに延在する部分を含み、チップ領域ＣＡの周りで矩形を描くように設けられている。
【００５８】
詳細については後述するが、ダイシング前には、大判なウエハの面にチップ領域ＣＡが複数並ぶように設けられ、スクライブ領域ＬＡは、その複数のチップ領域ＣＡの間においてライン状に延在するように設けられている。このスクライブ領域ＬＡでは、ブレードが当てられてダイシングが行われ、上述したチップ領域ＣＡを備える固体撮像装置１に分割される。
【００５９】
（１−３）固体撮像装置の詳細構成
本実施形態にかかる固体撮像装置の詳細構成について説明する。
【００６０】
図３，図４は、本発明にかかる実施形態１において、固体撮像装置の詳細構成を示す図である。
【００６１】
図３は、図２に示すＸ１−Ｘ２部分の断面、および、Ｘ３−Ｘ４部分の断面を示している。つまり、図３では、画素領域ＰＡと、周辺回路部ＳＣおよびパッド部ＰＡＤと、スクライブ領域ＬＡとを示している。
【００６２】
また、図４は、画素Ｐの回路構成を示している。
【００６３】
図３に示すように、固体撮像装置１は、半導体層１０１と配線層１１０と接着層２０１と支持基板ＳＫとを含む。固体撮像装置１においては、半導体層１０１の下面（表面）側に、配線層１１０が設けられている。そして、その配線層１１０の下面に接着層２０１が設けられており、この接着層２０１を用いて、配線層１１０の下面に支持基板ＳＫが接着されている。
【００６４】
固体撮像装置１において、画素領域ＰＡには、図３に示すように、画素Ｐが設けられている。そして、この画素Ｐには、フォトダイオード２１と、画素トランジスタＴｒと、カラーフィルタＣＦとオンチップレンズＯＣＬとが設けられている。つまり、固体撮像装置１は、「裏面照射型」であり、画素Ｐは、半導体層１０１において配線層１１０が設けられた下面（表面）とは反対側の上面（裏面）の側から入射した入射光Ｈを受光する。そして、画素Ｐは、信号電荷を生成し、その生成した信号電荷が、画素トランジスタ（図示なし）によって読み出され信号として出力される。
【００６５】
そして、周辺回路部ＳＣにおいては、図３に示すように、周辺回路を構成する周辺トランジスタ３１が設けられている。
【００６６】
また、パッド部ＰＡＤにおいては、図３に示すように、パッド電極１１０Ｐと、ボンディングワイヤＢＷとが設けられている。
【００６７】
固体撮像装置１を構成する各部について、順次、説明する。
【００６８】
（Ａ）半導体層１０１について
半導体層１０１は、たとえば、単結晶シリコン半導体で形成されている。半導体層１０１は、厚みが、たとえば、１〜３０μｍであり、その内部にフォトダイオード２１が設けられている。そして、半導体層１０１は、下面（表面）に、画素トランジスタＴｒと、周辺トランジスタ３１とが設けられている。そして、半導体層１０１は、上面（裏面）に、カラーフィルタＣＦとオンチップレンズＯＣＬとが反射防止膜ＨＴを介して設けられている。この他に、半導体層１０１においては、開口ＫＫがパッド部ＰＡＤに形成されている。開口ＫＫは、半導体層１０１の上面（裏面）に設けられた反射防止膜ＨＴを貫通すると共に、半導体層１０１を貫通するように形成されている。つまり、開口ＫＫは、深さ方向ｚにおいて反射防止膜ＨＴおよび半導体層１０１を貫通している。
【００６９】
（Ａ−１）フォトダイオード２１
フォトダイオード２１は、図３に示すように、半導体層１０１の内部に設けられている。フォトダイオード２１は、画素領域ＰＡにおいて画素Ｐに対応して設けられている。つまり、フォトダイオード２１は、画素領域ＰＡにおいて配列された複数の画素Ｐのそれぞれに設けられている。
【００７０】
フォトダイオード２１は、入射光Ｈを受光し光電変換することによって信号電荷を生成して蓄積するように形成されている。
【００７１】
たとえば、フォトダイオード２１は、ｎ型電荷蓄積領域（図示なし）を含み、ｎ型電荷蓄積領域（図示なし）が、半導体層１０１のｐ型半導体領域（図示なし）に設けられている。そして、そのｎ型電荷蓄積領域において、半導体層１０１の表面側には、不純物濃度が高いｐ型半導体領域（図示なし）が、正孔蓄積層として設けられている。
【００７２】
（Ａ−２）画素トランジスタＴｒ
画素トランジスタＴｒは、図３に示すように、半導体層１０１の下面（表面）に設けられている。画素トランジスタＴｒは、画素領域ＰＡにおいて画素Ｐに対応して設けられている。つまり、画素トランジスタＴｒは、フォトダイオード２１と同様に、画素領域ＰＡにおいて配列された複数の画素Ｐのそれぞれに設けられている。
【００７３】
画素トランジスタＴｒは、図４に示すように、転送トランジスタ２２と、増幅トランジスタ２３と、選択トランジスタ２４と、リセットトランジスタ２５とを含み、フォトダイオード２１から信号電荷を電気信号として出力するように設けられている。
【００７４】
各トランジスタ２２〜２５は、たとえば、半導体層１０１の内部にチャネル領域（図示なし）が形成されている。そして、半導体層１０１の表面において、ゲート電極がゲート絶縁膜（図示なし）を介してチャネル領域（図示なし）上に設けられている。たとえば、ゲート電極は、ｎ型不純物を含むポリシリコンを用いて形成されている。そして、半導体層１０１の表層において、ゲート電極を挟むように、一対でソース・ドレイン領域（図示なし）が設けられている。
【００７５】
画素トランジスタＴｒにおいて、転送トランジスタ２２は、フォトダイオード２１にて生成された信号電荷を、増幅トランジスタ２３のゲートへ電気信号として出力するように構成されている。具体的には、転送トランジスタ２２は、図４に示すように、フォトダイオード２１とフローティングディフュージョンＦＤとの間において介在するように設けられている。そして、転送トランジスタ２２は、転送線２６からゲートに転送信号が与えられることによって、フォトダイオード２１において蓄積された信号電荷を、フローティングディフュージョンＦＤに出力信号として転送する。
【００７６】
画素トランジスタＴｒにおいて、増幅トランジスタ２３は、転送トランジスタ２２から出力された電気信号を増幅して出力するように構成されている。具体的には、増幅トランジスタ２３は、図４に示すように、ゲートがフローティングディフュージョンＦＤに接続されている。また、増幅トランジスタ２３は、ドレインが電源電位供給線Ｖｄｄに接続され、ソースが選択トランジスタ２４に接続されている。増幅トランジスタ２３は、選択トランジスタ２４がオン状態になるように選択されたときには、画素領域ＰＡ以外に設けられている定電流源Ｉから定電流が供給されて、ソースフォロアとして動作する。このため、増幅トランジスタ２３では、選択トランジスタ２４に選択信号が供給されることによって、フローティングディフュージョンＦＤから出力された出力信号が増幅される。
【００７７】
画素トランジスタＴｒにおいて、選択トランジスタ２４は、選択信号が入力された際に、増幅トランジスタ２３によって出力された電気信号を、垂直信号線２７へ出力するように構成されている。具体的には、選択トランジスタ２４は、図４に示すように、選択信号が供給されるアドレス線２８にゲートが接続されている。選択トランジスタ２４は、選択信号が供給された際にはオン状態になり、上記のように増幅トランジスタ２３によって増幅された出力信号を、垂直信号線２７に出力する。
【００７８】
画素トランジスタＴｒにおいて、リセットトランジスタ２５は、増幅トランジスタ２３のゲート電位をリセットするように構成されている。具体的には、リセットトランジスタ２５は、図４に示すように、リセット信号が供給されるリセット線２９にゲートが接続されている。また、リセットトランジスタ２５は、ドレインが電源電位供給線Ｖｄｄに接続され、ソースがフローティングディフュージョンＦＤに接続されている。そして、リセットトランジスタ２５は、リセット線２９からリセット信号がゲートに供給された際に、フローティングディフュージョンＦＤを介して、増幅トランジスタ２３のゲート電位を、電源電位にリセットする。
【００７９】
各トランジスタ２２，２４，２５の各ゲートは、水平方向ｘに並ぶ複数の画素Ｐからなる行単位で接続されており、その行単位にて並ぶ複数の画素について同時に駆動される。具体的には、上述した垂直駆動回路（図示なし）によって供給される選択信号によって、水平ライン（画素行）単位で垂直な方向に順次選択される。そして、タイミングジェネレータ（図示なし）から出力される各種タイミング信号によって各画素Ｐのトランジスタが制御される。これにより、各画素Ｐにおける出力信号が垂直信号線２７を通して画素Ｐの列毎にカラム回路（図示なし）に読み出される。そして、カラム回路にて保持された信号が、水平駆動回路（図示なし）によって選択されて、外部出力回路（図示なし）へ順次出力される。
【００８０】
（Ａ−３）周辺トランジスタ３１
周辺トランジスタ３１は、図３に示すように、周辺回路部ＳＣに設けられており、周辺回路を構成している。
【００８１】
図３に示すように、周辺トランジスタ３１は、画素トランジスタＴｒと同様に、半導体層１０１の表面（下面）に設けられている。
【００８２】
周辺トランジスタ３１は、たとえば、半導体層１０１の内部にチャネル領域（図示なし）が形成されている。そして、半導体層１０１の表面において、ゲート電極がゲート絶縁膜（図示なし）を介してチャネル領域（図示なし）上に設けられている。たとえば、ゲート電極は、ｎ型不純物を含むポリシリコンを用いて形成されている。そして、半導体層１０１の表層において、ゲート電極を挟むように、一対でソース・ドレイン領域（図示なし）が設けられている。
【００８３】
（Ａ−４）カラーフィルタＣＦ
カラーフィルタＣＦは、図３に示すように、画素領域ＰＡにおいては、画素Ｐに対応して設けられている。
【００８４】
カラーフィルタＣＦは、半導体層１０１の上面（裏面）側に設けられている。
【００８５】
ここでは、半導体層１０１の上面には、その上方から入射する入射光Ｈが半導体層１０１の上面で反射することを防止するために、反射防止膜ＨＴが形成されている。反射防止膜ＨＴは、光学的干渉作用によって反射防止機能が発現されるように、材料および膜厚が、適宜、選択されて形成されている。たとえば、ＳｉＮやＳｉＯＮなどの絶縁材料を用いて、反射防止膜ＨＴが形成されている。この他に、ハフニウム、ジルコニウム、アルミニウム、タンタル、チタン、マグネシウム、イットリウム、ランタノイド元素等の酸化物で、反射防止膜ＨＴを形成してもよい。反射防止膜ＨＴの他に、平坦化膜を設けても良い。
【００８６】
そして、この反射防止膜ＨＴの上面に、カラーフィルタＣＦが形成されている。
【００８７】
カラーフィルタＣＦは、半導体層１０１の裏面側からオンチップレンズＯＣＬを介して入射する入射光Ｈが着色されて透過するように形成されている。
【００８８】
カラーフィルタＣＦは、たとえば、赤色フィルタ層（図示なし）、緑色フィルタ層（図示なし）、青色フィルタ層（図示なし）を含み、ベイヤー配列で、その３原色の各フィルタ層が、各画素Ｐに対応するように配置されている。
【００８９】
たとえば、カラーフィルタＣＦは、着色顔料とフォトレジスト樹脂とを含む塗布液を、スピンコート法などのコーティング方法によって塗布して塗膜を形成後、リソグラフィ技術によって、その塗膜をパターン加工して形成される。
【００９０】
（Ａ−５）オンチップレンズＯＣＬ
オンチップレンズＯＣＬは、図３に示すように、画素領域ＰＡにおいては、画素Ｐに対応して設けられている。
【００９１】
オンチップレンズＯＣＬは、半導体層１０１の裏面（上面）側において、カラーフィルタＣＦの上面に設けられている。
【００９２】
オンチップレンズＯＣＬは、半導体層１０１の裏面から上方に凸状に突き出した凸レンズであり、半導体層１０１の裏面側から入射する入射光Ｈをフォトダイオード２１へ集光する。たとえば、オンチップレンズＯＣＬは、樹脂などの有機材料を用いて形成されている。
【００９３】
（Ｂ）配線層１１０について
配線層１１０は、図３に示すように、半導体層１０１において、カラーフィルタＣＦとオンチップレンズＯＣＬとが形成された上面（裏面）とは反対側の下面（表面）側に設けられている。
【００９４】
ここでは、配線層１１０は、画素領域ＰＡに設けられた画素トランジスタＴｒと、周辺回路部ＳＣに設けられた周辺トランジスタ３１とを被覆するように、半導体層１０１の下面に設けられている。
【００９５】
配線層１１０は、配線１１０Ｈと絶縁膜１１０Ｚとを含み、絶縁膜１１０Ｚ内において、配線１１０Ｈが各素子に電気的に接続するように形成されている。配線層１１０は、配線と絶縁膜とが繰り返し積層されて形成されている。
【００９６】
各配線１１０Ｈは、たとえば、図４にて示した、転送線２６，アドレス線２８，垂直信号線２７，リセット線２９などの配線として機能するように積層して形成されている。また、各配線１１０Ｈは、周辺トランジスタ３１に電気的に接続するように形成されている。
【００９７】
この他に、図３に示すように、配線層１１０は、パッド電極１１０Ｐが絶縁膜１１０Ｚの内部に設けられている。パッド電極１１０Ｐは、各配線１１０Ｈよりも幅が広くなるように形成されている。また、パッド電極１１０Ｐは、複数の積層された配線１１０Ｈのうち、最下層に設けられた配線１１０Ｈと同じ深さになるように設けられている。ここでは、最下層に設けられた配線１１０Ｈと、パッド電極１１０Ｐとのそれぞれは、両者の形成領域を被覆するように形成された導電層（図示なし）について、パターン加工することで形成されている。つまり、両者は、同一の層から形成されている。
【００９８】
配線層１１０において、配線１１０Ｈおよびパッド電極１１０Ｐは、たとえば、アルミニウムなどの金属導電材料で形成されている。そして、絶縁膜１１０Ｚは、シリコン酸化物などの絶縁材料で形成されている。
【００９９】
図３に示すように、パッド電極１１０Ｐの上面側には、開口ＫＫが設けられている。
【０１００】
開口ＫＫは、パッド部ＰＡＤにおいて、反射防止膜ＨＴと半導体層１０１とを深さ方向ｚで貫通するように形成されている。また、開口ＫＫは、配線層１１０において、パッド電極１１０Ｐの上面が露出するように形成されている。
【０１０１】
そして、そのパッド電極１１０Ｐにおいて、開口ＫＫによって露出した上面には、図３に示すように、ボンディングワイヤＢＷが設けられており、外部部品と固体撮像装置１とが電気的に接続されている。
【０１０２】
本実施形態においては、図３に示すように、配線層１１０の下面には、凸状に突出した凸部１１１が、パッド部ＰＡＤにおいてパッド電極１１０Ｐが形成された部分のみに設けられている。この凸部１１１は、絶縁膜１１０Ｚによって形成されている。凸部１１１は、配線層１１０の下面から下方へ向かうに伴って幅が狭くなるように、側面が傾斜している。
【０１０３】
そして、その配線層１１０の下面を被覆するように接着層２０１が設けられている。配線層１１０の下面にはパッド部ＰＡＤのみに凸部１１１が設けられているので、絶縁膜１１０Ｚは、パッド電極１１０Ｐと接着層２０１との間の厚みＴ１１１が、最下層の配線１１０Ｈと接着層２０１との間の厚みＴ１１０よりも厚い。
【０１０４】
そして、配線層１１０は、この接着層２０１を用いて、下面に支持基板ＳＫが接着されている。
【０１０５】
ここでは、配線層１１０は、下面が、支持基板ＳＫの平坦な上面と対面しており、その間に接着層２０１が挟まれている。配線層１１０の下面において凸部１１１が設けられた部分は、他の部分よりも、支持基板ＳＫとの間が狭い。このため、配線層１１０の下面においては、パッド電極１１０Ｐが設けられた部分における接着層２０１の膜厚Ｔ２が、他の部分における膜厚Ｔ１よりも薄い。
【０１０６】
（Ｃ）接着層２０１について
接着層２０１は、図３に示すように、配線層１１０において、半導体層１０１が形成された上面とは反対側の下面側に設けられている。
【０１０７】
接着層２０１は、図３に示すように、配線層１１０と支持基板ＳＫとの間に介在しており、配線層１１０の下面に支持基板ＳＫを接着している。
【０１０８】
本実施形態においては、接着層２０１は、図３に示すように、画素領域ＰＡと周辺回路部ＳＣとスクライブ領域ＬＡとの各部よりも、パッド部ＰＡＤにおいて、膜厚が薄くなるように設けられている。
【０１０９】
接着層２０１は、図３に示すように、配線層１１０においてパッド部ＰＡＤのみに凸部１１１が設けられた下面と、支持基板ＳＫの平坦な上面との間に挟まれている。このため、接着層２０１は、パッド部ＰＡＤにてパッド電極１１０Ｐが設けられた部分の膜厚Ｔ２が、他の画素領域ＰＡと周辺回路部ＳＣとスクライブ領域ＬＡとの部分における膜厚Ｔ１よりも薄い。
【０１１０】
接着層２０１は、配線層１１０にて配線１１０Ｈを形成する際に用いた耐熱性が低い材料（たとえば、Ａｌ，Ｃｕ）の劣化開始温度（たとえば、４５０℃）よりも、低温で硬化が可能な材料で形成することが好適である。
【０１１１】
たとえば、ベンゾシクロブテンを塗布することによって、接着層２０１が形成される。ベンゾシクロブテンは、熱処理によって加熱されると、リフロー性が高くなる。このため、ベンゾシクロブテンを用いた場合には、配線層１１０と支持基板ＳＫとの密着性を向上させることができる。つまり、貼り合わせ面において、空孔やボイドなどの不具合が生ずることを抑制できる。
【０１１２】
この他に、たとえば、無機ＳＯＧ、有機ＳＯＧ、また、レジストやポリイミド、あるいは、ポリアリールエーテル等の有機樹脂を用いて、接着層２０１を設けても良い。この場合には、配線１１０Ｈの劣化開始温度（たとえば、４５０℃）以下の温度で硬化するので、配線層１１０に与える熱的影響を抑制できる。
【０１１３】
具体的には、無機ＳＯＧとしては、たとえば、ハイドロジェンシルセスキオキサン（ＨＳＱ）やポリシラザン（ＰＳＺ）等の材料を用いることができる。また、有機ＳＯＧとしては、たとえば、メチルシルセスキオキサン（ＭＳＱ）やハイドロジェンシルセスキオキサンとメチルシルセスキオキサンとのハイブリッド材料を用いることができる。有機樹脂としては、たとえば、環化ポリイソプレン、ノボラック樹脂、感光剤とを組み合わせたレジスト、また、化学増幅型レジストとして、光酸発生剤、架橋剤、ＰＨＳ系樹脂、ノボラック樹脂、メタクリル系樹脂を組み合わせたレジストを用いることができる。また、ポリアリールエーテルとしては、ダウケミカル社製のＳｉＬＫ（商品名）や、ハネウェル製のＦＬＡＲＥ（商品名）、また、ＧＸ−３（商品名）等の材料を用いることができる。
【０１１４】
接着層２０１の厚みは、特に制限がないが、０．５〜１０μｍが好適である。薄い場合には、段差をカバーすることが困難であり、厚い場合には、十分な強度を得ることが困難になる場合があるからである。
【０１１５】
（Ｄ）支持基板ＳＫについて
支持基板ＳＫは、図３に示すように、配線層１１０において、半導体層１０１の側の面（上面）とは反対側の面（下面）に設けられている。
【０１１６】
支持基板ＳＫは、たとえば、シリコン基板であって、全体の強度を確保するために、配線層１１０に貼り合わされている。ここでは、支持基板ＳＫは、上面が平坦であり、その平坦な上面と、配線層１１０の下面との間に接着層２０１が設けられ、両者が接着されている。
【０１１７】
［２］製造方法
上記の固体撮像装置１を製造する製造方法の要部について説明する。
【０１１８】
図５〜図１６は、本発明にかかる実施形態１において、固体撮像装置の製造方法を示す図である。
【０１１９】
ここで、図５は、ダイシング加工によって上記の固体撮像装置１へ分割する前のウエハＷの上面を示している。
【０１２０】
図６〜図１６は、図３と同様に、図２に示すＸ１−Ｘ２部分の断面、および、Ｘ３−Ｘ４部分の断面を示している。つまり、図６〜図１６では、画素領域ＰＡと、周辺回路部ＳＣおよびパッド部ＰＡＤと、スクライブ領域ＬＡとを示している。
【０１２１】
本実施形態では、図５に示すように、複数の固体撮像装置１を、円盤状のウエハＷの面に複数形成する。ここでは、図６〜図１５において（Ａ）〜（Ｋ）として示すような各工程を経て、ウエハＷに複数の固体撮像装置１を形成する。
【０１２２】
その後、図１６にて（Ｌ）として示す工程を経て、スクライブ領域ＬＡにおいてダイシングすることによって分割をする。そして、図３に示したように、各部を設けることで、固体撮像装置１を完成させる。
【０１２３】
下記より、固体撮像装置１の各製造工程について、順次、説明する。
【０１２４】
（Ａ）ウエハＷの準備
まず、図６（Ａ）に示すように、ウエハＷについて準備する。
【０１２５】
ここでは、半導体基板１００の上面に、埋め込み酸化膜１０２（いわゆるＢＯＸ層）を介して半導体層１０１が設けられたウエハＷを準備する。
【０１２６】
具体的には、半導体基板１００および半導体層１０１は、単結晶シリコン半導体であり、埋め込み酸化膜１０２は、シリコン酸化膜である。
【０１２７】
このように、いわゆるＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を、ウエハＷとして準備する。なお、埋め込み酸化膜１０２，半導体層１０１については、任意の膜厚に設定できる。
【０１２８】
そして、半導体層１０１において埋め込み酸化膜１０２および半導体層１０１が設けられた面（裏面）とは反対側の面（表面）が露出された状態で、ウエハＷを製造装置に支持させる。
【０１２９】
（Ｂ）フォトダイオード２１の形成
つぎに、図６（Ｂ）に示すように、フォトダイオード２１を形成する。
【０１３０】
ここでは、画素領域ＰＡにおいて配列される複数の画素Ｐのそれぞれに対応するように、フォトダイオード２１を設ける。
【０１３１】
具体的には、半導体層１０１の上面側から、その半導体層１０１においてフォトダイオード２１を形成する部分に、適宜、不純物をイオン注入する。これにより、フォトダイオード２１を半導体層１０１の内部に形成する。
【０１３２】
（Ｃ）画素トランジスタＴｒと周辺トランジスタ３１との形成
つぎに、図７（Ｃ）に示すように、画素トランジスタＴｒと周辺トランジスタ３１とについて形成する。
【０１３３】
ここでは、半導体層１０１において埋め込み酸化膜１０２が設けられた下面（裏面）とは反対側の上面（表面）に、画素トランジスタＴｒおよび周辺トランジスタ３１を設ける。
【０１３４】
画素トランジスタＴｒについては、図７（Ｃ）に示すように、画素領域ＰＡにおいて画素Ｐに対応するように設ける。周辺トランジスタ３１については、周辺回路部ＳＣに設ける。
【０１３５】
具体的には、半導体層１０１の上面にゲート絶縁膜（図示なし）を形成後、その上面にゲート電極（図示なし）を形成する。たとえば、シリコン酸化膜でゲート絶縁膜（図示なし）を形成後、たとえば、ポリシリコン膜を成膜する。そして、そのポリシリコン膜についてパターン加工することで、ゲート電極を形成する。そして、たとえば、半導体層１０１の上層に、ソース・ドレイン領域（図示なし）を一対で形成する。
【０１３６】
このようにすることで、画素トランジスタＴｒと周辺トランジスタ３１とのそれぞれを形成する。
【０１３７】
（Ｄ）配線層１１０の形成
つぎに、図８（Ｄ）に示すように、配線層１１０を形成する。
【０１３８】
ここでは、半導体層１０１の上面（表面）において、画素領域ＰＡの画素トランジスタＴｒと、周辺回路部ＳＣの周辺トランジスタ３１とを被覆するように、配線層１１０を設ける。
【０１３９】
具体的には、たとえば、シリコン酸化物などの絶縁材料を画素トランジスタＴｒと周辺トランジスタ３１とを被覆するように絶縁膜１１０Ｚを成膜した後に、その上面について平坦化処理を実施する。そして、その平坦な上面にＡｌなどの金属材料で導電膜（図示なし）を成膜し、その導電膜についてパターン加工することで、１層目（最下層）の配線１１０Ｈを形成する。そして、これらの工程を繰り返し実施することで、２層目の絶縁膜１１０Ｚおよび配線１１０Ｈを形成すると共に、３層目（最上層）の絶縁膜１１０Ｚおよび配線１１０Ｈを形成する
【０１４０】
本実施形態では、配線層１１０の形成の際に、パッド電極１１０Ｐについても同時に形成する。
【０１４１】
ここでは、３層目（最上層）の配線１１０Ｈの形成部分に金属材料を成膜する際に、これと同時に、パッド電極１１０Ｐの形成部分にも金属材料を成膜するように、導電膜を設ける。そして、３層目（最上層）の配線１１０Ｈへ、その導電膜をパターン加工すると同時に、その導電膜をパッド電極１１０Ｐへパターン加工する。このように、同一の層から両者を形成する。
【０１４２】
そして、その３層目（最上層）の配線１１０Ｈとパッド電極１１０Ｐとの上面を被覆するように、最上層の絶縁膜１１０Ｚを成膜する。
【０１４３】
これにより、最上層の絶縁膜１１０Ｚにおいては、３層目（最上層）の配線１１０Ｈとパッド電極１１０Ｐとが形成された部分が上方へ凸状に突き出るように上面が形成される。つまり、配線層１１０の上面においては、パッド部ＰＡＤにおいてパッド電極１１０Ｐが形成された部分に、凸部１１１が形成される。これと共に、配線層１１０の上面には、画素領域ＰＡおよび周辺回路部ＳＣにおいて、３層目（最上層）の配線１１０Ｈが形成された部分に、凸部１１２が形成される。凸部１１１，１１２のそれぞれは、配線層１１０の上面から上方へ向かうに伴って幅が狭くなるように、側面が傾斜して形成される。
【０１４４】
なお、各図においては、複数の絶縁膜１１０Ｚが積層された界面については、図示を省略している。
【０１４５】
（Ｅ）凸部１１２の加工
つぎに、図９（Ｅ）に示すように、凸部１１２について加工する。
【０１４６】
ここでは、配線層１１０の上面において画素領域ＰＡおよび周辺回路部ＳＣに形成された凸部１１２を加工する。パッド部ＰＡＤに形成された凸部１１１については、加工をしない。
【０１４７】
具体的には、画素領域ＰＡおよび周辺回路部ＳＣに形成された凸部１１２のそれぞれにおいて、中央に位置する部分にトレンチＴＲを設ける。本実施形態では、配線層１１０の上面において３層目（最上層）の配線１１０Ｈおよびパッド電極１１０Ｐが設けられた部分以外の面の高さに、トレンチＴＲの底面が対応するように、凸部１１２にトレンチＴＲを設ける。
【０１４８】
本工程では、まず、配線層１１０の上面にフォトレジスト膜（図示なし）を成膜する。そして、配線層１１０の上面において、トレンチＴＲを形成する部分が露出し、他の部分が被覆された状態になるように、そのフォトレジスト膜（図示なし）についてフォトリソグラフィ技術でパターン加工し、レジストパターン（図示なし）を設ける。その後、そのレジストパターン（図示なし）をマスクとして用いて、凸部１１２についてドライエッチング処理を実施することで、凸部１１２にトレンチＴＲを設ける。
【０１４９】
（Ｆ）凸部１１２の除去
つぎに、図１０（Ｆ）に示すように、凸部１１２について除去する。
【０１５０】
ここでは、配線層１１０の上面において画素領域ＰＡおよび周辺回路部ＳＣに形成された凸部１１２（破線で表示）を除去する。
【０１５１】
具体的には、画素領域ＰＡおよび周辺回路部ＳＣに形成された凸部１１２のそれぞれを除去する。これにより、配線層１１０の上面において、画素領域ＰＡおよび周辺回路部ＳＣの部分を平坦化し、パッド部ＰＡＤのみに、凸部１１１を残す。
【０１５２】
たとえば、配線層１１０の上面についてＣＭＰ処理などの平坦化処理を実施する。この平坦化処理においては、研磨時間を短縮する。または、軟質な研磨パッドの使用によって、平坦化処理を実施する。本実施形態においては、パッド部ＰＡＤに設けられた凸部１１１よりも、画素領域ＰＡおよび周辺回路部ＳＣの凸部１１２が小さい。このため、この平坦化処理の実施によって、画素領域ＰＡおよび周辺回路部ＳＣの部分の凸部１１２のみが除去され、パッド部ＰＡＤにおいては、凸部１１１を残すことができる。
【０１５３】
このようにすることで、配線層１１０にて支持基板ＳＫに対面する面において、パッド電極１１０Ｐが形成される部分に凸部１１１を設ける。
【０１５４】
（Ｇ）支持基板ＳＫの設置
つぎに、図１１（Ｇ）に示すように、支持基板ＳＫを設置する。
【０１５５】
ここでは、配線層１１０において、半導体層１０１の側の下面に対して反対側の上面に、支持基板ＳＫを設置する。
【０１５６】
本実施形態においては、シリコン半導体基板である支持基板ＳＫを、配線層１１０の上面に接着層２０１を用いて接着して貼り合わせる。
【０１５７】
たとえば、ベンゾシクロブテンを接着材料として配線層１１０の上面に塗布して、接着層２０１を設ける。そして、その配線層１１０の上面と支持基板ＳＫの下面とを対面させるように、配線層１１０の上方に支持基板ＳＫを配置し、両者を接着する。
【０１５８】
具体的には、支持基板ＳＫが配線層１１０の上面に接着層２０１を介して対面されたものを、真空チャンバーの内部で、加熱・加圧処理を実施する。たとえば、１０−２Ｔｏｒｒの減圧雰囲気の下で、３５０℃の温度で加熱を実施しながら、１０００Ｎの圧力で、５分、加圧する。
【０１５９】
これにより、支持基板ＳＫが配線層１１０に密着される。
【０１６０】
配線層１１０においてパッド部ＰＡＤのみに凸部１１１が設けられた面と、支持基板ＳＫの平坦な面との間に、接着層２０１が設けられる。このため、接着層２０１は、パッド部ＰＡＤにてパッド電極１１０Ｐが設けられた部分が、他の画素領域ＰＡと周辺回路部ＳＣとスクライブ領域ＬＡとの部分よりも薄い。
【０１６１】
本工程では、低い温度領域（１５０℃〜２００℃）で接着層２０１の硬化が進行し始める。このため、本工程より前に耐熱性の低い材料（たとえば、Ａｌ，Ｃｕ）で形成された配線１１０Ｈに対して熱的影響を与えることを防止できる。
【０１６２】
また、本工程では、接着層２０１が、その熱処理等における流動性によって配線層１１０の上面の広い範囲に渡って広がるので、塗布ムラ等の不具合が発生せず、配線層１１０と支持基板ＳＫとの密着性を向上できる。
【０１６３】
（Ｈ）半導体基板１００の反転
つぎに、図１２（Ｈ）に示すように、半導体基板１００の上下を反転させる。
【０１６４】
ここでは、下方に向いていた半導体基板１００の面が上方に向くように、半導体基板１００を反転させる。
【０１６５】
具体的には、支持基板ＳＫが上方であって半導体基板１００が下方に位置していた状態（図１１参照）から、半導体基板１００が上方であって支持基板ＳＫが下方に位置する状態になるように、向きを変える。これにより、半導体基板１００において埋め込み酸化膜１０２および半導体層１０１が設けられた表面とは反対側の裏面が露出された状態で、製造装置に支持される。
【０１６６】
（Ｉ）半導体基板１００と埋め込み酸化膜１０２の除去
つぎに、図１３（Ｉ）に示すように、半導体基板１００と埋め込み酸化膜１０２とを除去する。
【０１６７】
ここでは、半導体層１０１の上面（裏面）に設けられていた半導体基板１００と埋め込み酸化膜１０２とを順次除去する。
【０１６８】
具体的には、前工程によって上面が露出された半導体基板１００（図１２参照）を、その上面側から、たとえば、バックグラインダ法によって除去する。同様に、埋め込み酸化膜１０２（図１２参照）を、その上面側から、バックグラインダ法で除去する。これにより、半導体層１０１の上面（裏面）を露出させる。
【０１６９】
なお、バックグラインダ法の他に、ＣＭＰ処理やウェットエッチング処理などの処理を実施することで、上記のように、半導体基板１００と埋め込み酸化膜１０２とを除去しても好適である。たとえば、ウェットエッチング処理を実施する場合には、ベンゾシクロブテンの耐薬液性が高いので、薬液により、接着層２０１が浸食（エッチング）されることを防止できる。
【０１７０】
（Ｊ）カラーフィルタＣＦ，オンチップレンズＯＣＬの形成
つぎに、図１４（Ｊ）に示すように、カラーフィルタＣＦとオンチップレンズＯＣＬとについて形成する。
【０１７１】
ここでは、半導体層１０１の上面（裏面）側に、カラーフィルタＣＦ，オンチップレンズＯＣＬを、画素Ｐに対応するように順次設ける。
【０１７２】
具体的には、半導体層１０１の裏面（上面）側に、絶縁材料を用いて反射防止膜ＨＴを形成する。たとえば、ＳｉＮやＳｉＯＮなどの絶縁材料を用いて、反射防止膜ＨＴを形成する。反射防止膜ＨＴの他に、平坦化膜を設けても良い。
【０１７３】
そして、その反射防止膜ＨＴの上面にカラーフィルタＣＦを形成する。たとえば、ベイヤー配列で３原色のフィルタ層（図示なし）を各画素Ｐに対応するように配置することで、カラーフィルタＣＦを形成する。カラーフィルタＣＦの形成の際には、たとえば、各色に応じた色素と樹脂とを含む塗布液を塗布することで着色層（図示なし）を形成後、リソグラフィ技術によって、その着色層をパターン加工して、各色のフィルタ層を形成する。
【０１７４】
そして、そのカラーフィルタＣＦの上面に、オンチップレンズＯＣＬを形成する。
【０１７５】
オンチップレンズＯＣＬの形成の際には、たとえば、レンズ材料をカラーフィルタＣＦの上面に成膜してレンズ材膜（図示なし）を形成後、そのレンズ材膜上にフォトレジスト膜（図示なし）を設ける。そして、そのフォトレジスト膜をレンズ形状にパターン加工した後に、そのレンズ形状のレジストパターンをマスクとしてレンズ材膜についてエッチバック処理を実施して、オンチップレンズＯＣＬを形成する。
【０１７６】
（Ｋ）開口ＫＫの形成
つぎに、図１５（Ｋ）に示すように、開口ＫＫについて形成する。
【０１７７】
ここでは、パッド部ＰＡＤにおいて、配線層１１０中に設けられたパッド電極１１０Ｐの上面が露出するように、開口ＫＫを形成する。
【０１７８】
具体的には、パッド電極１１０Ｐの上方に設けられている各層について、エッチング処理を実施することで、この開口ＫＫを形成する。
【０１７９】
つまり、パッド部ＰＡＤにおいて、開口ＫＫが反射防止膜ＨＴと半導体層１０１とを深さ方向ｚで貫通するように、反射防止膜ＨＴと半導体層１０１との一部を除去する。そして、配線層１１０でパッド電極１１０Ｐの上面が露出するように配線層１１０の一部を除去することで、開口ＫＫを形成する。これにより、パッド電極１１０Ｐにおいて半導体層１０１の側の上面が露出するように開口ＫＫを形成する。
【０１８０】
このようにすることで、図５に示したように、複数の固体撮像装置１がウエハＷの面に複数形成される。
【０１８１】
（Ｌ）切断
つぎに、図１６（Ｌ）に示すように、切断を実施する。
【０１８２】
ここでは、隣接して並ぶ複数の固体撮像装置１の間に設けられたスクライブ領域ＬＡにおいて、ブレード（図示なし）を用いてダイシングし、固体撮像装置１に分割する。つまり、複数の固体撮像装置１の間を切削して、複数のチップに分割する。
【０１８３】
（Ｍ）ボンディングワイヤＢＷの形成
つぎに、図３に示したように、ボンディングワイヤＢＷを形成する。
【０１８４】
ここでは、開口ＫＫが上方に設けられたパッド電極１１０Ｐの上面に、ボンディングワイヤＢＷをワイヤボンディングによって設ける。たとえば、金（Ａｕ）の配線をボンディングワイヤＢＷとして用いて、ボンディングワイヤＢＷとパッド電極１１０Ｐとを電気的に接続させる。つまり、パッド電極１１０Ｐにおいて開口ＫＫによって露出した上面にボンディングワイヤＢＷを設ける。
【０１８５】
これにより、裏面照射型のＣＭＯＳ型イメージセンサである固体撮像装置１を完成させる。
【０１８６】
［３］まとめ
以上のように、本実施形態では、半導体層１０１の画素領域ＰＡに、フォトダイオード２１を含む画素Ｐが形成されている。また、半導体層１０１において、フォトダイオード２１へ入射光Ｈが入射する上面（裏面）とは反対側の下面（表面）側に、画素トランジスタＴｒ，周辺トランジスタ３１が半導体素子として形成されている。そして、その半導体素子を被覆するように、半導体層１０１の下面に配線層１１０が設けられている。また、配線層１１０において半導体層１０１の側の上面とは反対側の下面において、配線層１１０に対面するように、支持基板ＳＫが設けられている。そして、配線層１１０と支持基板ＳＫとの間においては、接着層２０１が配線層１１０と支持基板ＳＫとを接着している。また、パッド電極１１０Ｐにおいて、その開口ＫＫによって露出した上面にボンディングワイヤＢＷが接続されている。
【０１８７】
ここでは、配線層１１０は、パッド電極１１０Ｐを含み、そのパッド電極１１０Ｐにおいて半導体層１０１の側の上面が露出するように開口ＫＫが形成されている。そして、配線層１１０にて支持基板ＳＫに対面する下面のうち、パッド電極１１０Ｐが形成された部分には、凸部１１１が設けられている。接着層２０１は、パッド電極１１０Ｐが形成された部分が、この凸部１１１によって少なくとも画素領域ＰＡの部分よりも薄くなるように形成されている。
【０１８８】
パッド部ＰＡＤにおいてボンディングワイヤＢＷをパッド電極１１０Ｐに形成する際には、機械的な衝撃が、パッド電極１１０Ｐに印加される。このため、配線層１１０においてパッド電極１１０Ｐと接着層２０１との間に挟まれる絶縁膜１１０Ｚの部分に、微小なクラックが発生する場合がある。
【０１８９】
しかし、本実施形態では、図３に示すように、配線層１１０においてパッド部ＰＡＤのみに凸部１１１が設けられた下面と、支持基板ＳＫの平坦な上面との間には、絶縁膜１１０Ｚおよび支持基板ＳＫよりも軟質な接着層２０１が挟まれている。接着層２０１は、パッド部ＰＡＤにてパッド電極１１０Ｐが設けられた部分の膜厚Ｔ２が、他の画素領域ＰＡと周辺回路部ＳＣとスクライブ領域ＬＡとの部分における膜厚Ｔ１よりも薄い。
【０１９０】
このように、本実施形態では、上方から機械的な衝撃が印加されるパッド電極１１０Ｐの下方には、接着層２０１の膜厚が、他の部分よりも薄い。
【０１９１】
このため、ワイヤボンディングによる機械的衝撃によって、配線層１１０にてパッド電極１１０Ｐと接着層２０１との間に挟まれた絶縁膜１１０Ｚへ印加される応力は、緩和される。
硬質な絶縁膜１１０Ｚと軟質な接着層２０１とが積層した部分に衝撃が加わったときには、硬質な絶縁膜１１０Ｚに対して曲げ方向の応力集中が発生するので、クラックが生じる場合がある。しかし、軟質な接着層２０１が薄くなると、その応力集中が減少するため、クラックの発生が減少する。つまり、極端な場合として、軟質な層の厚みが０の場合、衝撃は伝わるが、応力集中が発生しにくいため、クラックの発生は減少する。
【０１９２】
よって、本実施形態では、ワイヤボンディングの実施の場合のように、機械的な衝撃が印加されたときに、微小なクラックが発生することを防止できる。
【０１９３】
図１７は、本発明にかかる実施形態１において、クラック発生率を示す図である。
【０１９４】
図１７において、横軸は、「絶縁膜の厚さ」／「接着層の厚さ」であり、縦軸は、クラック発生率である。具体的には、図１７において、「絶縁膜の厚さ」は、図３中のＴ１１１であって、配線層１１０を構成する最上層（図１７では最下層）の絶縁膜にて凸部１１１が設けられた部分の厚みを示している。また、「接着層の厚さ」は、図３中のＴ２である。図１７では、「絶縁膜の厚さ」を固定し、「接着層の厚さ」を変動させた場合の結果を示している。
【０１９５】
図１７に示すように、「絶縁膜の厚さ」／「接着層の厚さ」の値が小さくなるほど、クラック発生率が低下する。これから判るように、接着層２０１を薄くすることで、クラック発生率を低下させることができる。
【０１９６】
特に、本実施形態では、凸部１１１は、配線層１１０にて支持基板ＳＫに対面する面に設けられている。このため、凸部１１１が形成された部分において、パッド電極１１０Ｐと接着層２０１とによって挟まれた絶縁膜１１０Ｚは、その厚みＴ１１１が、他の部分よりも厚い。このため、この部分の機械的強度が高くなるので、より好適に、クラック発生率を低下させることができる。すなわち、厚みＴ１１１を厚くすると、図１７に示した関係は、右方向へ移動するように示されるので、クラックが減少する。
【０１９７】
また、本実施形態では、ワイヤボンディングの実施の場合のように製造工程において印加される衝撃の他に、装置の完成後に印加される衝撃に対しても、絶縁膜１１０Ｚへ印加される応力が緩和されるので、この場合におけるクラック発生率についても低下できる。
【０１９８】
接着層２０１の膜厚を薄くした場合には、塗布ムラやボイドの発生が顕著になる場合がある。このため、貼り合わせ品質が低下して、製品歩留まりの低下の不具合が生ずる。
【０１９９】
しかしながら、本実施形態では、機械的な衝撃がかかる部分のみが接着層２０１の膜厚が薄く、その他の部分においては、接着層２０１の膜厚が厚い。
【０２００】
このため、機械的な衝撃が印加されない部分では、接着層２０１の膜厚が厚いので塗布ムラやボイドの発生を抑制できる。これと共に、機械的な衝撃がかかる接着層２０１の膜厚が薄い部分においても、その周辺の接着層２０１の厚い部分から塗布時に接着材料が回り込むので、塗布ムラやボイドが発生することを抑制できる。
【０２０１】
したがって、本実施形態においては、製品の信頼性および製品の歩留まりを向上し、高い製造効率で製造することが可能である。なお、塗布ムラの発生を抑制するためには、Ｔ２＞０．５μｍが好ましく、Ｔ１／Ｔ２＝２〜１０となる範囲が好適である（図３参照）。
【０２０２】
＜２．実施形態２＞
［１］装置構成など
図１８は、本発明にかかる実施形態２において、固体撮像装置の要部を示す図である。
【０２０３】
図１８は、図３と同様に、図２に示すＸ１−Ｘ２部分の断面、および、Ｘ３−Ｘ４部分の断面を示している。つまり、図１８では、画素領域ＰＡと、周辺回路部ＳＣおよびパッド部ＰＡＤと、スクライブ領域ＬＡとを示している。
【０２０４】
図１８に示すように、本実施形態では、配線層１１０において支持基板ＳＫに対面する下面の形状が、実施形態１と異なる。この点、および、これに関連する点を除き、本実施形態は、実施形態１と同様である。このため、重複する部分については、記載を省略する。
【０２０５】
図１８に示すように、配線層１１０の下面においては、実施形態１の場合と同様に、下方に凸状に突出する凸部１１１ｂが設けられている。この凸部１１１ｂは、絶縁膜１１０Ｚによって形成されている。
【０２０６】
しかし、実施形態１の場合と異なり、凸部１１１ｂは、スクライブ領域ＬＡに設けられており、パッド部ＰＡＤには設けられていない。
【０２０７】
そして、この配線層１１０の下面を被覆するように接着層２０１が設けられており、接着層２０１が支持基板ＳＫを配線層１１０に接着している。
【０２０８】
ここでは、配線層１１０は、凸部１１１ｂが設けられた下面が、支持基板ＳＫの平坦な上面と対面しており、支持基板ＳＫとの間に接着層２０１が挟まれている。配線層１１０の下面において凸部１１１ｂが設けられた部分は、他の部分よりも、支持基板ＳＫとの間が狭い。このため、接着層２０１は、凸部１１１ｂが設けられた部分の膜厚Ｔ３ｂが、他の部分における膜厚Ｔ１よりも薄い。
【０２０９】
［２］製造方法
上記の固体撮像装置を製造する製造方法の要部について説明する。
【０２１０】
図１９〜図２６は、本発明にかかる実施形態２において、固体撮像装置の製造方法を示す図である。
【０２１１】
図１９〜図２６は、図１８と同様に、図２に示すＸ１−Ｘ２部分の断面、および、Ｘ３−Ｘ４部分の断面を示している。つまり、図１９〜図２６では、画素領域ＰＡと、周辺回路部ＳＣおよびパッド部ＰＡＤと、スクライブ領域ＬＡとを示している。
【０２１２】
ここでは、図１９〜図２５おいて（Ａ）〜（Ｇ）として示す各工程を経て、図５に示したように、ウエハＷに複数の固体撮像装置１を形成する。
【０２１３】
その後、図２６にて（Ｈ）として示す工程を経て、スクライブ領域ＬＡにおいてダイシングすることによって分割をする。そして、図１８に示したように、各部を設けることで、固体撮像装置を完成させる。
【０２１４】
下記より、固体撮像装置の各製造工程について、順次、説明する。
【０２１５】
（Ａ）配線層１１０の表面の平坦化
まず、図１９（Ａ）に示すように、配線層１１０の上面（表面）について平坦化する。
【０２１６】
本工程の実施前に、図６（Ａ），図６（Ｂ），図７（Ｃ），図８（Ｄ）で示した各工程を実施する。
【０２１７】
つまり、図６（Ａ）に示すように、ウエハＷについて準備する。つぎに、図６（Ｂ）に示すように、フォトダイオード２１を形成する。つぎに、図７（Ｃ）に示すように、画素トランジスタＴｒと周辺トランジスタ３１とについて形成する。つぎに、図８（Ｄ）に示すように、配線層１１０を形成する。
【０２１８】
これにより、図８（Ｄ）に示すように、配線層１１０において半導体層１０１が設けられた下面（裏面）とは反対側の上面（表面）には、パッド部ＰＡＤにおいてパッド電極１１０Ｐが形成された部分に、凸部１１１が形成される。また、これと共に、配線層１１０の上面には、画素領域ＰＡおよび周辺回路部ＳＣにおいて、３層目（最上層）の配線１１０Ｈが形成された部分に、凸部１１２が形成される。
【０２１９】
そして、本工程では、図１９（Ａ）に示すように、配線層１１０の上面において、パッド部ＰＡＤの凸部１１１と、画素領域ＰＡおよび周辺回路部ＳＣの凸部１１２とのそれぞれを除去することで、配線層１１０の上面を平坦にする。
【０２２０】
たとえば、配線層１１０の上面についてＣＭＰ処理などの平坦化処理を実施して、パッド部ＰＡＤと画素領域ＰＡと周辺回路部ＳＣとのそれぞれから凸部１１１，１１２（図１９（Ａ）の破線部分）を除去する。これにより、配線層１１０の上面が半導体層１０１の上面と平行になるように、配線層１１０が形成される。
【０２２１】
（Ｂ）凸部１１１ｂの加工
つぎに、図２０（Ｂ）に示すように、凸部１１１ｂについて形成する。
【０２２２】
ここでは、配線層１１０の上面（表面）において、配線層１１０を構成する最上層の絶縁膜１１０Ｚを加工することによって、凸部１１１ｂをスクライブ領域ＬＡに形成する。
【０２２３】
具体的には、配線層１１０を構成する最上層の絶縁膜１１０Ｚにおいて、凸部１１１ｂを形成する領域以外の領域の一部（破線部分）を除去することで、凸部１１１ｂを形成する。
【０２２４】
たとえば、本工程では、まず、配線層１１０の上面にフォトレジスト膜（図示なし）を成膜する。そして、配線層１１０の上面において、凸部１１１ｂを形成する部分を被覆し、他の部分が露出された状態になるように、そのフォトレジスト膜（図示なし）についてフォトリソグラフィ技術でパターン加工して、レジストパターン（図示なし）を設ける。その後、そのレジストパターン（図示なし）をマスクとして用いて、配線層１１０を構成する絶縁膜１１０Ｚについてドライエッチング処理を実施することで、凸部１１１をパッド部ＰＡＤに設ける。
【０２２５】
（Ｃ）支持基板ＳＫの設置
つぎに、図２１（Ｃ）に示すように、支持基板ＳＫを設置する。
【０２２６】
ここでは、配線層１１０において、半導体層１０１が位置する側の下面に対して反対側の上面に、支持基板ＳＫを設置する。
【０２２７】
本実施形態においては、実施形態１の場合と同様にして、シリコン半導体基板である支持基板ＳＫを、配線層１１０の上面に接着層２０１を用いて接着して貼り合わせる。
【０２２８】
本工程では、配線層１１０においてスクライブ領域ＬＡのみに凸部１１１ｂが設けられた面と、支持基板ＳＫの平坦な面との間に、接着層２０１が設けられる。このため、接着層２０１は、スクライブ領域ＬＡにて凸部１１１ｂが設けられた部分が、他の画素領域ＰＡと周辺回路部ＳＣとパッド部ＰＡＤとの部分よりも薄い。
【０２２９】
（Ｄ）半導体基板１００の反転
つぎに、図２２（Ｄ）に示すように、半導体基板１００の上下を反転させる。
【０２３０】
ここでは、実施形態１の場合と同様にして、下方に向いていた半導体基板１００の面（図２２参照）が上方に向くように、半導体基板１００を反転させる。
【０２３１】
（Ｅ）半導体基板１００と埋め込み酸化膜１０２の除去
つぎに、図２３（Ｅ）に示すように、半導体基板１００と埋め込み酸化膜１０２とを除去する。
【０２３２】
ここでは、実施形態１の場合と同様にして、半導体層１０１の上面（裏面）に設けられていた半導体基板１００と埋め込み酸化膜１０２とを順次除去する。これにより、半導体層１０１の上面（裏面）を露出させる。
【０２３３】
（Ｆ）カラーフィルタＣＦ，オンチップレンズＯＣＬの形成
つぎに、図２４（Ｆ）に示すように、カラーフィルタＣＦとオンチップレンズＯＣＬとについて形成する。
【０２３４】
ここでは、実施形態１の場合と同様にして、半導体層１０１の上面（裏面）側に反射防止膜ＨＴを形成した後に、カラーフィルタＣＦ，オンチップレンズＯＣＬを、画素Ｐに対応するように順次設ける。
【０２３５】
（Ｇ）開口ＫＫの形成
つぎに、図２５（Ｇ）に示すように、開口ＫＫについて形成する。
【０２３６】
ここでは、実施形態１の場合と同様にして、パッド部ＰＡＤにおいて、配線層１１０中に設けられたパッド電極１１０Ｐの上面が露出するように、開口ＫＫを形成する。
【０２３７】
このようにすることで、図５の場合と同様に、複数の固体撮像装置１がウエハＷの面に複数形成される。
【０２３８】
（Ｈ）切断
つぎに、図２６（Ｌ）に示すように、切断を実施する。
【０２３９】
ここでは、実施形態１の場合と同様にして、隣接して並ぶ複数の固体撮像装置の間に設けられたスクライブ領域ＬＡにおいて、ブレード（図示なし）を用いてダイシングすることで、分割する。つまり、複数の固体撮像装置の間を切削して、複数のチップに分割する。
【０２４０】
（Ｉ）ボンディングワイヤＢＷの形成
つぎに、図１８に示したように、ボンディングワイヤＢＷを形成する。
【０２４１】
ここでは、実施形態１の場合と同様にして、開口ＫＫが上方に設けられたパッド電極１１０Ｐの上面に、ボンディングワイヤＢＷをワイヤボンディングによって設ける。たとえば、金（Ａｕ）の配線をボンディングワイヤＢＷとして用いて、ボンディングワイヤＢＷとパッド電極１１０Ｐとを電気的に接続させる。
【０２４２】
これにより、裏面照射型のＣＭＯＳ型イメージセンサである固体撮像装置を完成させる。
【０２４３】
［３］まとめ
以上のように、本実施形態では、実施形態１の場合と同様に、半導体層１０１の画素領域ＰＡにフォトダイオード２１を形成する。そして、半導体層１０１においてフォトダイオード２１へ入射光Ｈが入射する面とは反対側の面側に、画素トランジスタＴｒなどの半導体素子を形成する。そして、半導体層１０１においてフォトダイオード２１へ入射光Ｈが入射する面とは反対側の面に、パッド電極１１０Ｐを含む配線層１１０を、半導体素子を被覆するように形成する。そして、配線層１１０において半導体層１０１の側の面とは反対側の面に接着層２０１を介して支持基板ＳＫを設置し、その接着層２０１によって配線層１１０に支持基板ＳＫを接着させる。そして、画素領域ＰＡの周囲に位置するスクライブ領域ＬＡにてダイシングを実施する。
【０２４４】
本実施形態では、実施形態１の場合と異なり、支持基板ＳＫを設置する前に、配線層１１０にて支持基板ＳＫに対面する下面において、スクライブ領域ＬＡにてダイシングされる部分に、凸部１１１ｂを設ける。これにより、支持基板ＳＫを設置した後には、接着層２０１が、配線層１１０と支持基板ＳＫとの間において、スクライブ領域ＬＡにてダイシングで切断される部分が、この凸部１１１ｂによって他の部分よりも薄くなるように形成される。
【０２４５】
スクライブの実施で分割する際には、機械的な衝撃が加えられる。このため、スクライブ領域ＬＡにおいて配線層１１０を構成する絶縁膜１１０Ｚに、微小なクラックが発生する場合がある。
【０２４６】
しかし、本実施形態では、配線層１１０においてスクライブ領域ＬＡのみに凸部１１１ｂが設けられた下面と、支持基板ＳＫの平坦な上面との間に、接着層２０１が挟まれている。接着層２０１は、スクライブ領域ＬＡの膜厚Ｔ３ｂが、他の部分における膜厚Ｔ１よりも薄い（図１８参照）。
【０２４７】
このため、本実施形態においては、スクライブによる機械的衝撃によって配線層１１０の絶縁膜１１０Ｚへ印加される応力は、緩和される。
【０２４８】
よって、本実施形態では、スクライブの実施の場合のように、機械的な衝撃が印加されたときに、微小なクラックが発生することを防止できる。
図２７は、本発明にかかる実施形態２において、ＮＧチップ数を示す図である。
図２７において、横軸は、「絶縁膜の厚さ」／「接着層の厚さ」であり、縦軸は、ＮＧチップ数である。具体的には、図２７において、「絶縁膜の厚さ」は、図１８中のＴ１１１ｂを示している。つまり、「絶縁膜の厚さ」は、配線層１１０を構成する最上層（図１８では最下層）の絶縁膜のうち、凸部１１１ｂが設けられた部分の厚みを示している。また、「接着層の厚さ」は、図３中のＴ２である。また、「接着層の厚さ」は、図１８中のＴ３ｂである。図２７では、「絶縁膜の厚さ」を固定し、「接着層の厚さ」を変動させた場合の結果を示している。
図２７に示すように、「絶縁膜の厚さ」／「接着層の厚さ」の値が小さくなるほど、スクライブ時のクラック発生に伴なう不良が減少し、ウエハ一枚当たりのＮＧチップ数が低下する。これから判るように、接着層２０１を薄くすることで、クラックの発生を低下させることができる。
【０２４９】
特に、本実施形態では、凸部１１１ｂは、配線層１１０にて支持基板ＳＫに対面する面に設けられている。このため、凸部１１１ｂが形成された部分においては、絶縁膜１１０Ｚは、その厚みが、他の部分よりも厚い。このため、この部分の機械的強度が高くなるので、より好適に、クラック発生を低下させることができる。
【０２５０】
上述したように、接着層２０１の膜厚を薄くした場合には、塗布ムラやボイドの発生が顕著になり、この結果、貼り合わせ品質が低下して、製品歩留まりの低下の不具合が生ずる場合がある。
【０２５１】
しかしながら、本実施形態では、実施形態１の場合と同様に、機械的な衝撃がかかる部分のみが接着層２０１の膜厚が薄く、その他の部分においては、接着層２０１の膜厚が厚い。このため、機械的な衝撃が印加されない部分では、接着層２０１の膜厚が厚いので塗布ムラやボイドの発生を抑制できる。これと共に、機械的な衝撃がかかる接着層２０１の膜厚が薄い部分においても、その周辺の接着層２０１の厚い部分から塗布時に接着材料が回り込むので、塗布ムラやボイドが発生することを抑制できる。
【０２５２】
したがって、本実施形態においては、製品の信頼性および製品の歩留まりを向上し、高い製造効率で製造することが可能である。
【０２５３】
＜３．実施形態３＞
［１］装置構成など
図２８は、本発明にかかる実施形態３において、固体撮像装置の要部を示す図である。
【０２５４】
図２８は、図３と同様に、図２に示すＸ１−Ｘ２部分の断面、および、Ｘ３−Ｘ４部分の断面を示している。つまり、図２８では、画素領域ＰＡと、周辺回路部ＳＣおよびパッド部ＰＡＤと、スクライブ領域ＬＡとを示している。
【０２５５】
図２８に示すように、本実施形態では、配線層１１０において支持基板ＳＫに対面する下面の形状が、実施形態１の場合と異なる。また、支持基板ＳＫにおいて配線層１１０に対面する上面の形状が、実施形態１の場合と異なる。この点、および、これに関連する点を除き、本実施形態は、実施形態１と同様である。このため、重複する部分については、記載を省略する。
【０２５６】
図２８に示すように、配線層１１０の下面は、実施形態１の場合と異なり、全面が平坦であって、下方に凸状に突出する凸部が設けられていない。
【０２５７】
これに対して、図２８に示すように、支持基板ＳＫの上面には、上方に凸状に突出する凸部Ｓ１，Ｓ２が設けられており、全面に渡って平坦ではない。
【０２５８】
図２８に示すように、支持基板ＳＫの上面においては、パッド部ＰＡＤにてパッド電極１１０Ｐが形成された部分に、凸部Ｓ１が設けられている。これと共に、支持基板ＳＫの上面において、スクライブ領域ＬＡに対応する部分に、凸部Ｓ２が設けられている。各凸部Ｓ１，Ｓ２は、支持基板ＳＫを加工することで形成されている。
【０２５９】
そして、支持基板ＳＫの上面と配線層１１０の下面との間に、接着層２０１が設けられており、両者が接着されている。
【０２６０】
ここでは、配線層１１０の平坦な下面が、支持基板ＳＫにおいて凸部Ｓ１，Ｓ２が設けられた上面に対面しており、その間に接着層２０１が挟まれている。支持基板ＳＫの上面において凸部Ｓ１，Ｓ２が設けられた部分は、他の部分よりも、配線層１１０の下面との間が狭い。
【０２６１】
このため、支持基板ＳＫの上面においてパッド電極１１０Ｐが設けられた部分の接着層２０１の膜厚Ｔ２ｃが、画素領域ＰＡおよび周辺回路部ＳＣの部分における膜厚Ｔ１よりも薄い。さらに、支持基板ＳＫの上面においてスクライブ領域ＬＡに対応する部分の接着層２０１の膜厚Ｔ３ｃが、画素領域ＰＡおよび周辺回路部ＳＣの部分における膜厚Ｔ１よりも薄い。つまり、支持基板ＳＫの上面においてパッド電極１１０Ｐが設けられた部分およびスクライブ領域ＬＡに対応する部分の接着層２０１の膜厚Ｔ２ｃ，Ｔ３ｃが、他の部分における膜厚Ｔ１よりも薄い。
【０２６２】
［２］製造方法
上記の固体撮像装置を製造する製造方法の要部について説明する。
【０２６３】
図２９〜図３４は、本発明にかかる実施形態３において、固体撮像装置の製造方法を示す図である。
【０２６４】
図２９〜図３４は、図２８と同様に、図２に示すＸ１−Ｘ２部分の断面、および、Ｘ３−Ｘ４部分の断面を示している。つまり、図２９〜図３４では、画素領域ＰＡと、周辺回路部ＳＣおよびパッド部ＰＡＤと、スクライブ領域ＬＡとを示している。
【０２６５】
ここでは、図２９〜図３３において（Ａ）〜（Ｅ）として示す各工程を経て、図５に示したように、ウエハＷに複数の固体撮像装置１を形成する。
【０２６６】
その後、図３４にて（Ｆ）として示す工程を経て、スクライブ領域ＬＡにおいてダイシングで切断することによって分割をする。そして、図２８に示したように、各部を設けることで、固体撮像装置を完成させる。
【０２６７】
下記より、固体撮像装置の各製造工程について、順次、説明する。
【０２６８】
（Ａ）支持基板ＳＫの設置
まず、図２９（Ａ）に示すように、支持基板ＳＫを設置する。
【０２６９】
本工程の実施前に、実施形態１の場合と同様に、図６（Ａ），図６（Ｂ），図７（Ｃ），図８（Ｄ）で示した各工程を実施する。そして、実施形態２の場合と同様に、図１９（Ａ）に示した工程を実施する。
【０２７０】
つまり、図６（Ａ）に示すように、ウエハＷについて準備する。つぎに、図６（Ｂ）に示すように、フォトダイオード２１を形成する。つぎに、図７（Ｃ）に示すように、画素トランジスタＴｒと周辺トランジスタ３１とについて形成する。つぎに、図８（Ｄ）に示すように、配線層１１０を形成する。そして、図１９（Ａ）に示すように、配線層１１０の上面において、パッド部ＰＡＤの凸部１１１と、画素領域ＰＡおよび周辺回路部ＳＣの凸部１１２とのそれぞれを除去することで、配線層１１０の上面を平坦にする。
【０２７１】
この後、図２９（Ａ）に示すように、配線層１１０の上面に支持基板ＳＫを設置する。
【０２７２】
ここでは、実施形態１の場合と同様にして、シリコン半導体基板である支持基板ＳＫを、配線層１１０の上面に接着層２０１を用いて接着して貼り合わせる。
【０２７３】
本実施形態では、支持基板ＳＫの下面においてパッド部ＰＡＤに対応する部分に凸部Ｓ１が設けられると共に、スクライブ領域ＬＡに凸部Ｓ２が設けられた支持基板ＳＫを準備する。
【０２７４】
そして、配線層１１０の上面に接着層２０１を塗布した後に、その凸部Ｓ１，Ｓ２が設けられた支持基板ＳＫの下面と、配線層１１０の平坦な上面とを対面させて貼り合わせる。このため、接着層２０１は、パッド部ＰＡＤにて凸部Ｓ１が設けられた部分が、他の画素領域ＰＡと周辺回路部ＳＣの部分よりも薄い。また、接着層２０１は、スクライブ領域ＬＡにて凸部Ｓ２が設けられた部分が、他の画素領域ＰＡと周辺回路部ＳＣの部分よりも薄い。
【０２７５】
（Ｂ）半導体基板１００の反転
つぎに、図３０（Ｂ）に示すように、半導体基板１００の上下を反転させる。
【０２７６】
ここでは、実施形態１の場合と同様にして、下方に向いていた半導体基板１００の面が上方に向くように、半導体基板１００を反転させる。
【０２７７】
（Ｃ）半導体基板１００と埋め込み酸化膜１０２の除去
つぎに、図３１（Ｃ）に示すように、半導体基板１００と埋め込み酸化膜１０２とを除去する。
【０２７８】
ここでは、実施形態１の場合と同様にして、半導体層１０１の上面（裏面）に設けられていた半導体基板１００と埋め込み酸化膜１０２とを順次除去する。これにより、半導体層１０１の上面（裏面）を露出させる。
【０２７９】
（Ｄ）カラーフィルタＣＦ，オンチップレンズＯＣＬの形成
つぎに、図３２（Ｄ）に示すように、カラーフィルタＣＦとオンチップレンズＯＣＬとについて形成する。
【０２８０】
ここでは、実施形態１の場合と同様にして、半導体層１０１の上面（裏面）側に反射防止膜ＨＴを形成した後に、カラーフィルタＣＦ，オンチップレンズＯＣＬを、画素Ｐに対応するように順次設ける。
【０２８１】
（Ｅ）開口ＫＫの形成
つぎに、図３３（Ｅ）に示すように、開口ＫＫについて形成する。
【０２８２】
ここでは、実施形態１の場合と同様にして、パッド部ＰＡＤにおいて、配線層１１０の内部に設けられたパッド電極１１０Ｐの上面が露出するように、開口ＫＫを形成する。
【０２８３】
このようにすることで、図５の場合と同様に、複数の固体撮像装置１がウエハＷの面に複数形成される。
【０２８４】
（Ｆ）切断
つぎに、図３４（Ｆ）に示すように、切断を実施する。
【０２８５】
ここでは、実施形態１の場合と同様にして、隣接して並ぶ複数の固体撮像装置の間に設けられたスクライブ領域ＬＡにおいて、ブレード（図示なし）を用いてダイシングすることで、分割する。つまり、複数の固体撮像装置の間を切削して、複数のチップに分割する。
【０２８６】
（Ｇ）ボンディングワイヤＢＷの形成
つぎに、図２８に示したように、ボンディングワイヤＢＷを形成する。
【０２８７】
ここでは、実施形態１の場合と同様にして、開口ＫＫが上方に設けられたパッド電極１１０Ｐの上面に、ボンディングワイヤＢＷをワイヤボンディングによって設ける。たとえば、金（Ａｕ）の配線をボンディングワイヤＢＷとして用いて、ボンディングワイヤＢＷとパッド電極１１０Ｐとを電気的に接続させる。
【０２８８】
これにより、裏面照射型のＣＭＯＳ型イメージセンサである固体撮像装置を完成させる。
【０２８９】
［３］まとめ
以上のように、本実施形態では、実施形態１の場合と同様に、半導体層１０１の画素領域ＰＡにフォトダイオード２１を形成する。そして、半導体層１０１においてフォトダイオード２１へ入射光Ｈが入射する面とは反対側の面側に、画素トランジスタＴｒなどの半導体素子を形成する。そして、半導体層１０１においてフォトダイオード２１へ入射光Ｈが入射する面とは反対側の面に、パッド電極１１０Ｐを含む配線層１１０を、半導体素子を被覆するように形成する。そして、配線層１１０において半導体層１０１の側の面とは反対側の面に接着層２０１を介して支持基板ＳＫを設置し、その接着層２０１によって配線層１１０に支持基板ＳＫを接着させる。そして、パッド電極１１０Ｐにおいて半導体層１０１の側の面が露出するように開口ＫＫを形成する。そして、パッド電極１１０Ｐにおいて開口ＫＫによって露出した面にボンディングワイヤＢＷを設ける。そして、画素領域ＰＡの周囲に位置するスクライブ領域ＬＡにてダイシングを実施する。
【０２９０】
本実施形態においては、実施形態１の場合と異なり、支持基板ＳＫを設置する前に、支持基板ＳＫにて配線層１１０に対面する面において、パッド電極１１０Ｐが形成される部分に凸部Ｓ１を設ける。これと共に、支持基板ＳＫにて配線層１１０に対面する面において、スクライブ領域ＬＡにてダイシングで切断される部分に凸部Ｓ２を設ける。
【０２９１】
このため、支持基板ＳＫの設置後においては、接着層２０１は、パッド部ＰＡＤにてパッド電極１１０Ｐが設けられた部分の膜厚Ｔ２ｃが、他の画素領域ＰＡと周辺回路部ＳＣの部分における膜厚Ｔ１よりも薄い（図２８参照）。つまり、実施形態１の場合と同様に、上方から機械的な衝撃が印加されるパッド電極１１０Ｐの下方においては、接着層２０１の膜厚が、画素領域ＰＡと周辺回路部ＳＣとの部分よりも薄い。このため、ワイヤボンディングによる機械的衝撃によって、配線層１１０にてパッド電極１１０Ｐと接着層２０１との間に挟まれた絶縁膜１１０Ｚへ印加される応力が緩和される。
【０２９２】
これと共に、本実施形態では、接着層２０１は、スクライブ領域ＬＡの膜厚Ｔ３ｃが、他の画素領域ＰＡと周辺回路部ＳＣの部分における膜厚Ｔ１よりも薄い（図２８参照）。つまり、実施形態２の場合と同様に、機械的な衝撃が印加されるスクライブ領域ＬＡにおいては、接着層２０１の膜厚が、画素領域ＰＡと周辺回路部ＳＣとの部分よりも薄い。このため、スクライブによる機械的衝撃によって配線層１１０の絶縁膜１１０Ｚへ印加される応力が緩和される。
【０２９３】
よって、本実施形態では、ワイヤボンディングやスクライブの実施の場合のように、機械的な衝撃が印加されたときに、微小なクラックが発生することを防止できる。
【０２９４】
また、本実施形態では、他の実施形態の場合と同様に、機械的な衝撃がかかる部分のみが接着層２０１の膜厚が薄く、その他の部分においては、接着層２０１の膜厚が厚い。このため、機械的な衝撃が印加されない部分では、接着層２０１の膜厚が厚いので塗布ムラやボイドの発生を抑制できる。これと共に、機械的な衝撃がかかる接着層２０１の膜厚が薄い部分においても、その周辺の接着層２０１の厚い部分から塗布時に接着材料が回り込むので、塗布ムラやボイドが発生することを抑制できる。
【０２９５】
したがって、本実施形態においては、製品の信頼性および製品の歩留まりを向上し、高い製造効率で製造することが可能である。
特に、本実施形態においては、凸部Ｓ１，Ｓ２について、支持基板ＳＫにて配線層１１０に対面する面のみに設けており、配線層１１０の面には設けていない。
【０２９６】
＜４．実施形態４＞
［１］装置構成など
図３５は、本発明にかかる実施形態４において、固体撮像装置の要部を示す図である。
【０２９７】
図３５は、図３と同様に、図２に示すＸ１−Ｘ２部分の断面、および、Ｘ３−Ｘ４部分の断面を示している。つまり、図３５では、画素領域ＰＡと、周辺回路部ＳＣおよびパッド部ＰＡＤと、スクライブ領域ＬＡとを示している。
【０２９８】
図３５に示すように、本実施形態では、配線層１１０において支持基板ＳＫに対面する下面の形状が、実施形態１の場合と異なる。また、支持基板ＳＫにおいて配線層１１０に対面する上面の形状が、実施形態１の場合と異なる。この点、および、これに関連する点を除き、本実施形態は、実施形態１と同様である。このため、重複する部分については、記載を省略する。
【０２９９】
図３５に示すように、配線層１１０の下面には、下方に凸状に突出する凸部１１１，１１２が設けられている。
【０３００】
具体的には、配線層１１０の下面においては、パッド部ＰＡＤにおいてパッド電極１１０Ｐが形成された部分に、凸部１１１が形成されている。これと共に、画素領域ＰＡおよび周辺回路部ＳＣにおいて、３層目（図３５では、最下層）の配線１１０Ｈが形成された部分に、凸部１１２が形成されている。凸部１１１，１１２のそれぞれは、配線層１１０の下面から下方へ向かうに伴って幅が狭くなるように、側面が傾斜して形成されている。
【０３０１】
これに対して、図３５に示すように、支持基板ＳＫの上面には、上方に凸状に突出する凸部Ｓ１が設けられている。
【０３０２】
具体的には、支持基板ＳＫの上面においては、パッド部ＰＡＤにてパッド電極１１０Ｐが形成された部分に、凸部Ｓ１が設けられている。凸部Ｓ１は、支持基板ＳＫを加工することで形成されている。
【０３０３】
そして、支持基板ＳＫの上面と配線層１１０の下面との間に、接着層２０１が設けられており、配線層１１０に支持基板ＳＫが接着されている。
【０３０４】
ここでは、配線層１１０において凸部１１１，１１２が設けられた下面が、支持基板ＳＫにおいて凸部Ｓ１が設けられた上面に対面しており、その間に接着層２０１が挟まれている。支持基板ＳＫの上面において凸部Ｓ１が設けられた部分と、配線層１１０の下面においてパッド部ＰＡＤに凸部１１１が設けられた部分の間は、他の部分よりも、配線層１１０の下面との間が狭い。
【０３０５】
このため、支持基板ＳＫの上面においてパッド電極１１０Ｐが設けられた部分の接着層２０１の膜厚Ｔ２ｄは、画素領域ＰＡと周辺回路部ＳＣとスクライブ領域ＬＡとにおける膜厚Ｔ１０よりも薄い。具体的には、この部分の膜厚Ｔ２ｄは、画素領域ＰＡおよび周辺回路部ＳＣにて凸部１１２が設けられていない部分における膜厚Ｔ１０よりも薄い。さらに、この部分の膜厚Ｔ２ｄは、画素領域ＰＡおよび周辺回路部ＳＣにて凸部１１２が設けられた部分における膜厚Ｔ１１よりも薄い。
【０３０６】
［２］製造方法
上記の固体撮像装置を製造する製造方法の要部について説明する。
【０３０７】
図３６，図３７は、本発明にかかる実施形態４において、固体撮像装置の製造方法を示す図である。
【０３０８】
図３６，図３７は、図３５と同様に、図２に示すＸ１−Ｘ２部分の断面、および、Ｘ３−Ｘ４部分の断面を示している。つまり、図３６，図３７では、画素領域ＰＡと、周辺回路部ＳＣおよびパッド部ＰＡＤと、スクライブ領域ＬＡとを示している。
【０３０９】
ここでは、図３６，図３７において（Ａ），（Ｂ）として示す工程などを経て、図５に示したように、ウエハＷに複数の固体撮像装置１を形成する。
【０３１０】
その後、スクライブ領域ＬＡにおいてダイシングすることによって分割後、図３５に示したように、各部を設けることで、固体撮像装置を完成させる。
【０３１１】
下記より、固体撮像装置の各製造工程について、順次、説明する。
【０３１２】
（Ａ）支持基板ＳＫの設置
まず、図３６（Ａ）に示すように、支持基板ＳＫを設置する。
【０３１３】
本工程の実施前に、実施形態１の場合と同様に、図６（Ａ），図６（Ｂ），図７（Ｃ），図８（Ｄ）で示した各工程を実施する。
【０３１４】
つまり、図６（Ａ）に示すように、ウエハＷについて準備する。つぎに、図６（Ｂ）に示すように、フォトダイオード２１を形成する。つぎに、図７（Ｃ）に示すように、画素トランジスタＴｒと周辺トランジスタ３１とについて形成する。つぎに、図８（Ｄ）に示すように、配線層１１０を形成する。
【０３１５】
これにより、配線層１１０においては、パッド部ＰＡＤにてパッド電極１１０Ｐが形成された部分に凸部１１１が形成されると共に、画素領域ＰＡおよび周辺回路部ＳＣにて３層目（最上層）の配線１１０Ｈが形成された部分に凸部１１２が形成される。
【０３１６】
この後、図３６（Ａ）に示すように、配線層１１０の上面に、支持基板ＳＫを設置する。
【０３１７】
ここでは、実施形態１の場合と同様にして、シリコン半導体基板である支持基板ＳＫを、配線層１１０の上面に接着層２０１を用いて接着して貼り合わせる。
【０３１８】
本実施形態では、支持基板ＳＫの下面においてパッド部ＰＡＤに対応する部分に凸部Ｓ１が設けられた支持基板ＳＫを準備する。
【０３１９】
そして、配線層１１０の上面に接着層２０１を塗布した後に、その凸部Ｓ１が設けられた支持基板ＳＫの下面と、配線層１１０の平坦な上面とを対面させて貼り合わせる。このため、接着層２０１は、パッド部ＰＡＤにて凸部Ｓ１が設けられた部分が、他の画素領域ＰＡと周辺回路部ＳＣの部分よりも薄い。
【０３２０】
（Ｂ）半導体基板１００の反転
つぎに、図３７（Ｂ）に示すように、半導体基板１００の上下を反転させる。
【０３２１】
ここでは、実施形態１の場合と同様にして、下方に向いていた半導体基板１００の面が上方に向くように、半導体基板１００を反転させる。
【０３２２】
（Ｍ）各部の形成
つぎに、図３５に示したように、各部について形成することで、固体撮像装置を完成させる。
【０３２３】
ここでは、実施形態１の場合と同様に、半導体基板１００と埋め込み酸化膜１０２の除去（図１３参照）を実施する。つぎに、実施形態１の場合と同様に、カラーフィルタＣＦ，オンチップレンズＯＣＬの形成（図１４参照）を実施する。つぎに、実施形態１の場合と同様に、開口ＫＫの形成（図１５参照）を実施する。つぎに、実施形態１の場合と同様に、切断（図１６参照）を実施する。
【０３２４】
この後、図３５に示すように、実施形態１の場合と同様に、ボンディングワイヤＢＷの形成を実施する。ここでは、開口ＫＫが上方に設けられたパッド電極１１０Ｐの上面に、ボンディングワイヤＢＷをワイヤボンディングによって設ける。
【０３２５】
これにより、裏面照射型のＣＭＯＳ型イメージセンサである固体撮像装置を完成させる。
［３］まとめ
以上のように、本実施形態では、実施形態１の場合と同様に、半導体層１０１の画素領域ＰＡにフォトダイオード２１を形成する。そして、半導体層１０１においてフォトダイオード２１へ入射光Ｈが入射する面とは反対側の面側に、画素トランジスタＴｒなどの半導体素子を形成する。そして、半導体層１０１においてフォトダイオード２１へ入射光Ｈが入射する面とは反対側の面に、パッド電極１１０Ｐを含む配線層１１０を、半導体素子を被覆するように形成する。そして、配線層１１０において半導体層１０１の側の面とは反対側の面に接着層２０１を介して支持基板ＳＫを設置し、その接着層２０１によって配線層１１０に支持基板ＳＫを接着させる。そして、パッド電極１１０Ｐにおいて半導体層１０１の側の面が露出するように開口ＫＫを形成する。そして、パッド電極１１０Ｐにおいて開口ＫＫによって露出した面にボンディングワイヤＢＷを設ける。そして、画素領域ＰＡの周囲に位置するスクライブ領域ＬＡにてダイシングを実施する。
【０３２６】
本実施形態においては、実施形態１の場合と異なり、支持基板ＳＫを設置する前に、支持基板ＳＫにて配線層１１０に対面する面において、パッド電極１１０Ｐが形成された部分に凸部Ｓ１を設ける。支持基板ＳＫを設置する際には、パッド電極１１０Ｐの形成部分に凸部１１１が形成されると共に、最下層の配線１１０Ｈの形成部分に凸部１１２が形成された配線層１１０の面に、凸部Ｓ１が形成された支持基板ＳＫの面を、接着層２０１を介して対面させる。
【０３２７】
これにより、支持基板ＳＫの設置後は、接着層２０１は、パッド部ＰＡＤにてパッド電極１１０Ｐが設けられた部分の膜厚Ｔ２ｄが、他の画素領域ＰＡと周辺回路部ＳＣとスクライブ領域ＬＡとの部分における膜厚Ｔ１０，Ｔ１１よりも薄くなる（図３５参照）。つまり、接着層２０１においてパッド電極１１０Ｐの形成部分の膜厚Ｔ２ｄが、画素領域ＰＡと周辺回路部ＳＣとスクライブ領域ＬＡとの部分における最も薄い膜厚Ｔ１１よりも薄くなるように、支持基板ＳＫが設置される。
【０３２８】
このように、本実施形態では、実施形態１の場合と同様に、上方から機械的な衝撃が印加されるパッド電極１１０Ｐの下方においては、接着層２０１が、画素領域ＰＡと周辺回路部ＳＣとの部分よりも薄い。このため、ワイヤボンディングによる機械的衝撃によって、配線層１１０にてパッド電極１１０Ｐと接着層２０１との間に挟まれた絶縁膜１１０Ｚへ印加される応力が緩和される。
【０３２９】
よって、本実施形態においては、ワイヤボンディングの実施の場合のように、機械的な衝撃が印加されたときに、微小なクラックが発生することを防止できる。
【０３３０】
また、本実施形態では、実施形態１の場合と同様に、機械的な衝撃がかかる部分のみが接着層２０１の膜厚が薄く、その他の部分においては、接着層２０１の膜厚が厚い。このため、機械的な衝撃が印加されない部分では、接着層２０１の膜厚が厚いので塗布ムラやボイドの発生を抑制できる。これと共に、機械的な衝撃がかかる接着層２０１の膜厚が薄い部分においても、その周辺の接着層２０１の厚い部分から塗布時に接着材料が回り込むので、塗布ムラやボイドが発生することを抑制できる。
【０３３１】
したがって、本実施形態においては、製品の信頼性および製品の歩留まりを向上し、高い製造効率で製造することが可能である。
【０３３２】
特に、本実施形態においては、配線層１１０にて支持基板ＳＫに対面する面と、支持基板ＳＫにて配線層１１０に対面する面とのそれぞれに、凸部１１１，１１２，Ｓ１が設けられている。
【０３３３】
＜５．その他＞
本発明の実施に際しては、上記した実施形態に限定されるものではなく、種々の変形例を採用することができる。
【０３３４】
上記の実施形態では、接着層についてパッド電極の形成部分が少なくとも画素領域の部分よりも薄くなるように、配線層にて支持基板に対面する面において、パッド電極の形成部分に凸部を設ける場合について説明した。また、支持基板にて配線層に対面する面において、パッド電極の形成部分に凸部を設ける場合について説明した。更に、上記の配線層の面と上記の支持基板の面との両者において、パッド電極の形成部分に凸部を設ける場合について説明した。
これと共に、接着層についてスクライブ領域にてダイシングで切断される部分が少なくとも画素領域の部分よりも薄くなるように、配線層にて支持基板に対面する面において、ダイシングで切断される部分に凸部を設ける場合について説明した。また、支持基板にて配線層に対面する面において、ダイシングで切断される部分に凸部を設ける場合について説明した。
これらの他に、上記の配線層の面と上記の支持基板の面との両者において、ダイシングで切断される部分に凸部を設けても良い。つまり、配線層にて支持基板に対面する面と、支持基板にて配線層に対面する面との少なくとも一方において、スクライブ領域にてダイシングで切断される部分に、凸部が設けることで、本発明の作用・効果を奏することができる。
【０３３５】
上記の実施形態では、深さ方向に３つの配線を絶縁層を介して積層することで配線層を形成する場合について説明したが、これに限定されない。深さ方向に３つを超える配線を絶縁層を介して積層する場合、深さ方向に２つの配線を絶縁層を介して積層する場合、配線が単層の場合に、本発明を適用しても良い。
【０３３６】
上記の実施形態では、転送トランジスタと増幅トランジスタと選択トランジスタとリセットトランジスタとの４種を、画素トランジスタとして設ける場合について説明したが、これに限定されない。たとえば、転送トランジスタと増幅トランジスタとリセットトランジスタとの３種を、画素トランジスタとして設ける場合に適用しても良い。
【０３３７】
上記の実施形態では、１つのフォトダイオードに対して、転送トランジスタと増幅トランジスタと選択トランジスタとリセットトランジスタとのそれぞれを１つずつ設ける場合について説明したが、これに限定されない。たとえば、複数のフォトダイオードに対して、増幅トランジスタと選択トランジスタとリセットトランジスタをのそれぞれを１つずつ設ける場合に適用しても良い。
【０３３８】
また、上記の実施形態においては、カメラに本発明を適用する場合について説明したが、これに限定されない。スキャナーやコピー機などのように、固体撮像装置を備える他の電子機器に、本発明を適用しても良い。
【０３３９】
また、上記の実施形態では、ＳＯＩ基板から固体撮像装置を製造する場合について説明したが、これに限定されない。ＳＯＩ基板でなく、シリコン基板などの半導体基板から固体撮像装置を製造する場合に、本発明を適用しても良い。
【０３４０】
また、必要ならば、ＣＭＯＳイメージセンサの他に、ＣＣＤ型イメージセンサの場合に、本発明を適用しても良い。その他、固体撮像装置に限らず、種々の半導体装置の場合に、本発明を適用しても良い。
【０３４１】
図３８は、本発明にかかる実施形態において、固体撮像装置の一部断面を示す断面図である。
図３８に示すように、固体撮像装置１を構成する半導体層１０１と配線層１１０との側面を接着層２０１が被覆するように構成してもよい。
この場合には、たとえば、実施形態１において、支持基板ＳＫの設置をする前に（図１０と図１１の間、または、その前）、ダイヤモンド砥石による研削加工で、ウェハ（半導体層１０１）のエッジ部分を、図３８に示すように加工する。そして、実施形態１と同様に、各部を形成する。これにより、図１３において埋め込み酸化膜１０２をバックグラインディング法で除去する時に、ナイフエッジ形状になることを防止できる。
【０３４２】
なお、上記の実施形態において、固体撮像装置１は、本発明の固体撮像装置，半導体装置に相当する。また、上記の実施形態において、フォトダイオード２１は、本発明の光電変換素子に相当する。また、上記の実施形態において、周辺トランジスタ３１は、本発明の半導体素子，周辺トランジスタに相当する。また、上記の実施形態において、カメラ４０は、本発明の電子機器に相当する。また、上記の実施形態において、半導体層１０１は、本発明の半導体層に相当する。また、上記の実施形態において、配線層１１０は、本発明の配線層に相当する。また、上記の実施形態において、パッド電極１１０Ｐは、本発明のパッド電極に相当する。また、上記の実施形態において、凸部１１１，１１１ｂ，１１２，Ｓ１，Ｓ２は、本発明の凸部に相当する。また、上記の実施形態において、接着層２０１は、本発明の接着層に相当する。また、上記の実施形態において、ボンディングワイヤＢＷは、本発明のボンディングワイヤに相当する。また、上記の実施形態において、入射光Ｈは、本発明の入射光に相当する。また、上記の実施形態において、開口ＫＫは、本発明の開口に相当する。また、上記の実施形態において、スクライブ領域ＬＡは、本発明のスクライブ領域に相当する。また、上記の実施形態において、画素Ｐは、本発明の画素に相当する。また、上記の実施形態において、画素領域ＰＡは、本発明の画素領域に相当する。また、上記の実施形態において、周辺領域ＳＡは、本発明の周辺領域に相当する。また、上記の実施形態において、支持基板ＳＫは、本発明の支持基板に相当する。また、上記の実施形態において、画素トランジスタＴｒは、本発明の半導体素子，画素トランジスタに相当する。
【符号の説明】
【０３４３】
１：固体撮像装置、２１：フォトダイオード、２２：転送トランジスタ、２３：増幅トランジスタ、２４：選択トランジスタ、２５：リセットトランジスタ、２６：転送線、２７：垂直信号線、２８：アドレス線、２９：リセット線、３１：周辺トランジスタ、４０：カメラ、４２：光学系、４３：制御部、４４：信号処理回路部、１００：半導体基板、１０１：半導体層、１０２：埋め込み酸化膜、１１０：配線層、１１０Ｈ：配線、１１０Ｐ：パッド電極、１１０Ｚ：絶縁膜、１１１，１１１ｂ，１１２，Ｓ１，Ｓ２：凸部、２０１：接着層、ＢＷ：ボンディングワイヤ、ＣＡ：チップ領域、ＣＦ：カラーフィルタ、ＦＤ：フローティングディフュージョン、Ｈ：入射光、ＨＴ：反射防止膜、ＫＫ：開口、ＬＡ：スクライブ領域、ＯＣＬ：オンチップレンズ、Ｐ：画素、ＰＡ：画素領域、ＰＡＤ：パッド部、ＰＳ：撮像面、ＳＡ：周辺領域、ＳＣ：周辺回路部、ＳＫ：支持基板、ＴＲ：トレンチ、Ｔｒ：画素トランジスタ
【図１】
2012175078.tif 000003
【図２】
2012175078.tif 000004
【図３】
2012175078.tif 000005
【図４】
2012175078.tif 000006
【図５】
2012175078.tif 000007
【図６】
2012175078.tif 000008
【図７】
2012175078.tif 000009
【図８】
2012175078.tif 000010
【図９】
2012175078.tif 000011
【図１０】
2012175078.tif 000012
【図１１】
2012175078.tif 000013
【図１２】
2012175078.tif 000014
【図１３】
2012175078.tif 000015
【図１４】
2012175078.tif 000016
【図１５】
2012175078.tif 000017
【図１６】
2012175078.tif 000018
【図１７】
2012175078.tif 000019
【図１８】
2012175078.tif 000020
【図１９】
2012175078.tif 000021
【図２０】
2012175078.tif 000022
【図２１】
2012175078.tif 000023
【図２２】
2012175078.tif 000024
【図２３】
2012175078.tif 000025
【図２４】
2012175078.tif 000026
【図２５】
2012175078.tif 000027
【図２６】
2012175078.tif 000028
【図２７】
2012175078.tif 000029
【図２８】
2012175078.tif 000030
【図２９】
2012175078.tif 000031
【図３０】
2012175078.tif 000032
【図３１】
2012175078.tif 000033
【図３２】
2012175078.tif 000034
【図３３】
2012175078.tif 000035
【図３４】
2012175078.tif 000036
【図３５】
2012175078.tif 000037
【図３６】
2012175078.tif 000038
【図３７】
2012175078.tif 000039
【図３８】
2012175078.tif 000040
【図３９】
2012175078.tif 000041