(57)【要約】【課題】より良好な画素特性を備える。【解決手段】固体撮像素子２１Ａは、半導体で構成され、互いに反対側を向く表面および裏面を有する半導体基板２２と、表面と裏面とを貫通するように半導体基板２２に対して形成されたトレンチに成膜されたゲート絶縁膜２５Ａと、ゲート絶縁膜２５Ａを介してトレンチ内に、半導体基板２２の裏面側に露出するように埋め込まれたゲート電極２６Ａとを備える。そして、ゲート絶縁膜２５Ａおよびゲート電極２６Ａが裏面側に突出するように形成されることで、半導体基板２２の裏面側の面から、ゲート電極２６Ａの裏面側の先端面までの間に段差が設けられる。本発明は、例えば、撮像機能を備えた電子機器に適用できる。【選択図】図３
2012175067.tif 000002
【特許請求の範囲】
【請求項１】
半導体で構成され、互いに反対側を向く第１および第２の面を有する基板と、
前記第１の面と前記第２の面とを貫通するように前記基板に対して形成されたトレンチに成膜されたゲート絶縁膜と、
前記ゲート絶縁膜を介して前記トレンチ内に、前記基板の前記第２の面側に露出するように埋め込まれたゲート電極と
を備え、
前記基板の前記第２の面から、前記ゲート電極の前記第２の面側の先端面までの間に段差が形成されている
固体撮像素子。
【請求項２】
前記基板の前記第２の面よりも、前記ゲート電極および前記ゲート絶縁膜の前記第２の面側の先端面が突出することで前記段差が構成される
請求項１に記載の固体撮像素子。
【請求項３】
前記基板の前記第２の面よりも、前記ゲート電極の前記第２の面側の先端面が窪まることで前記段差が構成される
請求項１に記載の固体撮像素子。
【請求項４】
前記基板の前記第２の面、および、前記ゲート電極の前記第２の面側の先端面よりも前記ゲート絶縁膜が突出することで前記段差が構成される
請求項１に記載の固体撮像素子。
【請求項５】
前記第１または第２の面に沿った面方向に配置される複数の画素ごとに設けられるフォトダイオード
をさらに備え、
前記複数の画素ごとに、前記ゲート電極が前記フォトダイオードを囲うように形成される
請求項１に記載の固体撮像素子。
【請求項６】
前記第１または第２の面に沿った面方向に配置される複数の画素単位で、前記基板内の深さの異なる複数個所に配置されたフォトダイオード
をさらに備え、
前記ゲート電極は前記フォトダイオードごとに設けられ、それらの前記ゲート電極のうちの少なくとも１つの前記ゲート電極が、前記段差が形成される構成である
請求項１に記載の固体撮像素子。
【請求項７】
前記基板の前記第２の面側に配置され、前記ゲート電極に接続される配線
をさらに備える請求項１に記載の固体撮像素子。
【請求項８】
前記基板の前記第２の面に、前記基板に接する反射防止膜
をさらに備える請求項１に記載の固体撮像素子。
【請求項９】
前記反射防止膜は、シリコン、アルミニウム、ハフニウム、タンタル、チタン、ランタンの酸化物絶縁膜である
請求項８に記載の固体撮像素子。
【請求項１０】
前記ゲート絶縁膜は、酸化シリコン膜または酸化窒化シリコンである
請求項１に記載の固体撮像素子。
【請求項１１】
前記ゲート電極はPDAS（Phosphorus Doped Amorphous Silicon）、アルミニウム、タングステン、チタン、コバルト、ハフニウム、またはタンタルである
請求項１に記載の固体撮像素子。
【請求項１２】
前記配線は、アルミニウム、タングステン、チタン、コバルト、ハフニウム、またはタンタル、あるいは、シリサイド材料を含む金属材料である
請求項７に記載の固体撮像素子。
【請求項１３】
前記配線は、ITO (Indium-tin-oxide)，ZnO，In2O3，SnO2、またはグラフェンを含み透過性を有する導電膜である
請求項７に記載の固体撮像素子。
【請求項１４】
半導体で構成され、互いに反対側を向く第１および第２の面を有する基板と、
前記第１の面と前記第２の面とを貫通するように前記基板に対して形成されたトレンチに成膜されたゲート絶縁膜と、
前記ゲート絶縁膜を介して前記トレンチ内に、前記基板の前記第２の面側に露出するように埋め込まれたゲート電極と
を有し、前記基板の前記第２の面から、前記ゲート電極の前記第２の面側の先端面までの間に段差が形成されている固体撮像素子
を備える電子機器。
【請求項１５】
半導体で構成され、互いに反対側を向く第１および第２の面を有する基板の前記第１の面と前記第２の面とを貫通するように前記基板に対して形成されたトレンチに、ゲート絶縁膜を成膜し、
前記ゲート絶縁膜を介して前記トレンチ内に、前記基板の前記第２の面側に露出するようにゲート電極を埋め込み、
前記基板の前記第２の面から、前記ゲート電極の前記第２の面側の先端面までの間に段差を形成する
ステップを含む固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像素子、製造方法、および電子機器に関し、特に、より良好な画素特性を備えることができるようにした撮像素子、製造方法、および電子機器に関する。
【背景技術】
【０００２】
従来、CMOS（Complementary Metal Oxide Semiconductor）イメージセンサに代表される増幅型固体撮像素子では、半導体基板の表面から深い位置にある光電変換素子（フォトダイオード）から電荷が表面近傍に転送される。
【０００３】
例えば、特許文献１には、電荷を転送する方法の一つとして、縦型トランジスタを用いることが提案されている。縦型トランジスタは、半導体基板表面側からドライエッチングによってトレンチ（縦穴）を形成し、ゲート絶縁膜を形成した後に、ゲート電極を埋め込むことで形成される。
【０００４】
また、特許文献２には、縦型トランジスタを用いることで、深い位置にあるフォトダイオードから、光電変換された電荷を効率良く汲み上げてフローティングディフュージョンに転送することが可能であることが開示されている。
【０００５】
さらに、縦型トランジスタを用いることにより、特許文献３に開示されているフォトダイオードと同じ導電型のウェルを転送パスとして使用する構造と比較して、画素サイズの小面積化を実現することができる。特に、縦方向分光撮像素子では、深い位置にあるフォトダイオードから電荷を汲み出して転送する必要があるため、小画素な縦方向分光撮像素子を実現するためには縦型トランジスタ構造の適用が有効である。
【０００６】
図１を参照して、従来の縦型トランジスタの構造について説明する。図１は、縦型トランジスタが形成された固体撮像素子の構成例を示す断面図であり、図１の上側が、固体撮像素子の表面側とされ、図１の下側が固体撮像素子の裏面側とされる。
【０００７】
図１Ａに示すように、固体撮像素子１１では、半導体基板１２の深い位置にＰＤ（Photodiode：フォトダイオード）１３が配置されるとともに、半導体基板１２の表面側にＦＤ（Floating diffusion：フローティングディフュージョン）１４が配置されている。そして、半導体基板１２の表面と、半導体基板１２の表面側から形成されたトレンチとにゲート絶縁膜１５が形成されており、そのトレンチにゲート電極１６が埋め込まれている。また、半導体基板１２の裏面側には、反射防止膜１７および酸化膜１８が積層されている。
【０００８】
このような固体撮像素子１１では、ゲート電極１６に電圧を印加することで、光電変換によりＰＤ１３に蓄積された電荷がＦＤ１４に転送される構造で縦型トランジスタ１９が構成されている。
【０００９】
ところで、縦型トランジスタ１９の製造工程において、半導体基板１２にトレンチを形成する際にトレンチの深さを制御することは困難であり、トレンチの深さが画素ごとにばらつくことがあった。これにより、図１Ｂに示すように、縦型トランジスタ１９を構成するゲート電極１６と、半導体基板１２の裏面との間隔がばらつくことになり、このばらつきが画素特性に悪影響を与えることがあった。
【００１０】
即ち、縦型トランジスタ１９と半導体基板１２の裏面の間隔のばらつきは、縦型トランジスタ１９を加工する際のドライエッチング工程での深さ制御のばらつきや、半導体基板１２自体の膜厚ばらつきに起因する。さらに、半導体基板１２の膜厚ばらつきは、裏面照射型半導体製造プロセスにおける半導体基板薄肉化プロセスにおいて強調されてしまう。また、縦型トランジスタ１９と、半導体基板１２の裏面との間隔のばらつきは、半導体基板１２の表面側から深い位置にあるＰＤ１３と縦型トランジスタ１９の底部との間隔、もしくは被り量のばらつきとも言える。ＰＤ１３と縦型トランジスタ１９の底部との間隔は、光電変換された電荷の転送効率に大きく影響を与えるため、ばらつきを可能な限り抑える必要がある。
【００１１】
このため、半導体基板１２の裏面から光を照射する裏面照射型の撮像素子では、ゲート電極１６を半導体基板１２の裏面まで貫通させて縦型トランジスタ１９を構成する構造である貫通縦型トランジスタ構造を採用することが有用である。
【００１２】
次に、図２を参照して、貫通縦型トランジスタ構造について説明する。図２は、貫通縦型トランジスタ構造の固体撮像素子の構成例を示す断面図であり、図２の上側が、固体撮像素子の表面側とされ、図２の下側が固体撮像素子の裏面側とされる。
【００１３】
図２Ａに示すように、貫通縦型トランジスタ構造の固体撮像素子１１’では、半導体基板１２の裏面まで貫通するように形成されたトレンチにゲート電極１６’が埋め込まれることで貫通縦型トランジスタ１９’が構成されている。このような構成により、貫通縦型トランジスタ１９’では、ゲート電極１６’の深さは画素ごとに同一となり、上述したようなばらつきは解消される。
【００１４】
しかしながら、固体撮像素子１１’では、トレンチが貫通しているため、ゲート絶縁膜１５’がゲート電極１６’の先端面側には形成されない構造となり、ゲート電極１６’の先端面が反射防止膜１７に接触する構成となる。これにより、図２Ｂに示すように、貫通縦型トランジスタ構造の固体撮像素子１１’では、貫通縦型トランジスタ１９’の先端部分において、反射防止膜１７を介して半導体基板１２とゲート電極１６’との間で電流（ゲートリーク電流）が流れる恐れがあった。
【００１５】
特に、図２Ｃに示すように、製造工程において、貫通縦型トランジスタ１９’の先端部分のゲート絶縁膜１５’が後退し、半導体基板１２とゲート電極１６’との間に挟まれるように、半導体基板１２の裏面側に成膜される反射防止膜１７が形成されることがある。この場合、半導体基板１２とゲート電極１６’との間でゲートリーク電流がさらに流れ易くなる。また、半導体基板１２とゲート電極１６’との間に酸化膜１８が形成されてしまう場合も同様にゲートリーク電流が流れ易くなる。
【００１６】
このようなゲートリーク電流の発生は、裏面側で成膜する反射防止膜１７および酸化膜１８の膜質の悪さに起因する。即ち、裏面側で成膜する材料は、金属配線層やウェハ接合面の接着剤の耐熱温度に律速されてしまい高温成膜することができないため、膜質が悪くなり、表面工程で作成する絶縁膜と比較して電流が流れ易い。このことにより、半導体基板１２とゲート電極１６’との間の電界の加わる領域やその近くに反射防止膜１７や酸化膜１８を形成すると、半導体基板１２とゲート電極１６’との間にゲートリーク電流が発生することになる。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特開２００８−２５８３１６号公報
【特許文献２】特開２０１０−１１４２７４号公報
【特許文献３】特開２００６−２７８４６６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１８】
上述したように、従来の貫通縦型トランジスタの構成では、半導体基板とゲート電極との間でゲートリーク電流が発生する。これにより、貫通縦型トランジスタの先端部分にキャリアが大量に発生してしまい、電荷蓄積時や電荷転送時にキャリアがフォトダイオードに流れ込むことで、白点または暗電流が発生するなど、画素特性が低下することがあった。
【００１９】
本発明は、このような状況に鑑みてなされたものであり、より良好な画素特性を備えることができるようにするものである。
【課題を解決するための手段】
【００２０】
本発明の一側面の固体撮像素子は、半導体で構成され、互いに反対側を向く第１および第２の面を有する基板と、前記第１の面と前記第２の面とを貫通するように前記基板に対して形成されたトレンチに成膜されたゲート絶縁膜と、前記ゲート絶縁膜を介して前記トレンチ内に、前記基板の前記第２の面側に露出するように埋め込まれたゲート電極とを備え、前記基板の前記第２の面から、前記ゲート電極の前記第２の面側の先端面までの間に段差が形成されている。
【００２１】
本発明の一側面の電子機器は、半導体で構成され、互いに反対側を向く第１および第２の面を有する基板と、前記第１の面と前記第２の面とを貫通するように前記基板に対して形成されたトレンチに成膜されたゲート絶縁膜と、前記ゲート絶縁膜を介して前記トレンチ内に、前記基板の前記第２の面側に露出するように埋め込まれたゲート電極とを有し、前記基板の前記第２の面から、前記ゲート電極の前記第２の面側の先端面までの間に段差が形成されている固体撮像素子を備える。
【００２２】
本発明の一側面の固体撮像素子の製造方法は、半導体で構成され、互いに反対側を向く第１および第２の面を有する基板の前記第１の面と前記第２の面とを貫通するように前記基板に対して形成されたトレンチに、ゲート絶縁膜を成膜し、前記ゲート絶縁膜を介して前記トレンチ内に、前記基板の前記第２の面側に露出するようにゲート電極を埋め込み、前記基板の前記第２の面から、前記ゲート電極の前記第２の面側の先端面までの間に段差を形成するステップを含む。
【００２３】
本発明の一側面においては、半導体で構成され、互いに反対側を向く第１および第２の面を有する基板の第１の面と第２の面とを貫通するように基板に対して形成されたトレンチにゲート絶縁膜が成膜される。また、ゲート絶縁膜を介してトレンチ内に、基板の第２の面側に露出するようにゲート電極が埋め込まれる。そして、基板の第２の面から、ゲート電極の第２の面側の先端面までの間に段差が形成されている。
【発明の効果】
【００２４】
本発明の一側面によれば、より良好な画素特性を備えることができる。
【図面の簡単な説明】
【００２５】
【図１】従来の縦型トランジスタの構造を示す断面図である。
【図２】従来の貫通縦型トランジスタ構造の構造を示す断面図である。
【図３】本発明を適用した固体撮像素子の実施の形態の構成例を示す断面図である。
【図４】貫通縦型トランジスタを備えた固体撮像素子の変形例を示す図である。
【図５】貫通縦型トランジスタを備えた固体撮像素子の変形例を示す図である。
【図６】固体撮像素子の製造工程について説明する図である。
【図７】固体撮像素子の他の製造工程について説明する図である。
【図８】貫通縦型トランジスタを備えた固体撮像素子の変形例を示す図である。
【図９】貫通縦型トランジスタを備えた固体撮像素子の変形例と、その製造工程を説明する図である。
【図１０】電子機器に搭載される撮像装置の構成例を示すブロック図である。
【発明を実施するための形態】
【００２６】
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。
【００２７】
図３は、本発明を適用した固体撮像素子の第１乃至第３の実施の形態の構成例を示す断面図である。
【００２８】
図３Ａには、第１の実施の形態である固体撮像素子２１Ａが示されており、図３Ｂには、第２の実施の形態である固体撮像素子２１Ｂが示されており、図３Ｃには、第３の実施の形態である固体撮像素子２１Ｃが示されている。また、図３の上側が、固体撮像素子の表面側とされ、図３の下側が固体撮像素子の裏面側とされる。
【００２９】
図３Ａに示すように、固体撮像素子２１Ａは、半導体基板２２、ＰＤ２３、ＦＤ２４、ゲート絶縁膜２５Ａ、ゲート電極２６Ａ、反射防止膜２７Ａ、酸化膜２８Ａを有して構成される。また、固体撮像素子２１Ａでは、光電変換によりＰＤ２３に蓄積された電荷が、ゲート電極２６Ａに電圧を印加することでＦＤ２４に転送される構造で貫通縦型トランジスタ２９Ａが構成されている。
【００３０】
また、固体撮像素子２１Ａにおいて、半導体基板２２は、例えば、半導体で構成された薄いシリコン製の基板であり、図３において、上側が半導体基板２２の表面側（第１の面側）とされ、下側が半導体基板２２の裏面側（第２の面側）とされる。ＰＤ２３は、固体撮像素子２１Ａの面方向に沿って配置される複数の画素ごとに設けられ、半導体基板２２の表面側から見て深い位置に配置され、固体撮像素子２１Ａの裏面側から照射される光により光電変換を行う。ＦＤ２４は、半導体基板２２の表面側に形成され、ＦＤ２４には、ＰＤ２３で光電変換されて蓄積されていた電荷が転送される。
【００３１】
ゲート絶縁膜２５Ａは、半導体基板２２とゲート電極２６Ａとの間を絶縁するための膜であり、ゲート電極２６Ａは、ＰＤ２３からＦＤ２４への電荷の転送を制御する電極である。また、反射防止膜２７Ａは、固体撮像素子２１Ａに照射された光の反射を軽減して、半導体基板２２内への光の透過率を増加させるための膜であり、酸化膜２８Ａは、半導体基板２２の裏面側を絶縁するための膜である。
【００３２】
そして、固体撮像素子２１Ａでは、図２に示した固体撮像素子１１’と異なり、ゲート絶縁膜２５Ａおよびゲート電極２６Ａが半導体基板２２の裏面側の面よりも突出するように、貫通縦型トランジスタ２９Ａの裏面側の先端部分が構成されている。
【００３３】
このように、ゲート絶縁膜２５Ａおよびゲート電極２６Ａが半導体基板２２の裏面側の面よりも突出するように段差を有する構成のため、半導体基板２２の裏面に成膜される反射防止膜２７Ａは、固体撮像素子２１Ａの裏面に対して凸形状となるように成膜される。つまり、反射防止膜２７Ａは、半導体基板２２の裏面と、ゲート絶縁膜２５Ａおよびゲート電極２６Ａの裏面側の先端面とに成膜されるとともに、ゲート絶縁膜２５Ａの外周面に沿って成膜される。
【００３４】
従って、固体撮像素子２１Ａにおいては、図２に示した固体撮像素子１１’においてゲートリーク電流が流れるリーク経路よりも、ゲート絶縁膜２５Ａの外周面に沿って反射防止膜２７Ａが成膜される分に応じてリーク経路が長くなる。これにより、固体撮像素子２１Ａでは、半導体基板２２とゲート電極２６Ａとの間におけるリーク電流の発生を抑制することができる。
【００３５】
さらに、図２Ｃを参照して説明したように、固体撮像素子１１’では、半導体基板１２とゲート電極１６’との間に挟み込まれるように反射防止膜１７が形成されたときには、ゲートリーク電流が流れ易くなっていた。これに対し、固体撮像素子２１Ａでは、ゲート絶縁膜２５Ａおよびゲート電極２６Ａが半導体基板２２の裏面側の面よりも突き出すように貫通縦型トランジスタ２９Ａが構成されている。この構成により、固体撮像素子２１Ａの製造工程において、半導体基板２２とゲート電極２６Ａとの間に反射防止膜２７Ａなどが挟み込まれることはなく、固体撮像素子２１Ａでは、ゲートリーク電流の発生をより確実に抑制することができる。
【００３６】
また、図３Ｂに示すように、固体撮像素子２１Ｂは、半導体基板２２、ＰＤ２３、ＦＤ２４、ゲート絶縁膜２５Ｂ、ゲート電極２６Ｂ、反射防止膜２７Ｂ、酸化膜２８Ｂを有して構成される。また、固体撮像素子２１Ｂでは、ゲート電極２６Ｂが半導体基板２２の裏面側まで貫通しており、貫通縦型トランジスタ２９Ｂが構成されている。なお、以下では、固体撮像素子２１Ａと共通する部分についての説明は省略する。
【００３７】
固体撮像素子２１Ｂにおいて、貫通縦型トランジスタ２９Ｂの裏面側の先端部分は、ゲート絶縁膜２５Ｂが半導体基板２２の裏面側の面まで形成されるとともに、ゲート電極２６Ｂが半導体基板２２の裏面側の面よりも凹む（窪む）ように段差を有する構成となっている。つまり、固体撮像素子２１Ｂでは、ゲート電極２６Ｂよりもゲート絶縁膜２５Ｂが裏面側に延在するように形成される。
【００３８】
このような構成により、固体撮像素子２１Ｂでは、半導体基板２２の裏面に成膜される反射防止膜２７Ｂが、固体撮像素子２１Ｂの裏面に対して凹形状となるように成膜される。つまり、反射防止膜２７Ｂは、半導体基板２２の裏面およびゲート電極２６Ｂの裏面側の先端面と、ゲート電極２６Ｂの裏面側の先端面とに成膜されるとともに、ゲート絶縁膜２５Ｂの内周面に沿って成膜される。
【００３９】
従って、固体撮像素子２１Ｂにおいては、固体撮像素子２１Ａと同様に、ゲート絶縁膜２５Ｂの内周面に沿って反射防止膜２７Ｂが成膜される分に応じてリーク経路が長くなる。これにより、固体撮像素子２１Ｂでは、半導体基板２２とゲート電極２６Ｂとの間でのゲートリーク電流の発生を抑制することができる。また、固体撮像素子２１Ｂの製造工程において、半導体基板２２とゲート電極２６Ｂとの間に反射防止膜２７Ｂなどが挟み込まれることはなく、固体撮像素子２１Ｂでは、ゲートリーク電流の発生をより確実に抑制することができる。
【００４０】
また、図３Ｃに示すように、固体撮像素子２１Ｃは、半導体基板２２、ＰＤ２３、ＦＤ２４、ゲート絶縁膜２５Ｃ、ゲート電極２６Ｃ、反射防止膜２７Ｃ、酸化膜２８Ｃを有して構成される。また、固体撮像素子２１Ｃでは、ゲート電極２６Ｃが半導体基板２２の裏面側まで貫通しており、貫通縦型トランジスタ２９Ｃが構成されている。なお、以下では、固体撮像素子２１Ａと共通する部分についての説明は省略する。
【００４１】
固体撮像素子２１Ｃにおいて、貫通縦型トランジスタ２９Ｃの裏面側の先端部分は、ゲート電極２６Ｃが半導体基板２２の裏面側の面まで形成されるとともに、ゲート絶縁膜２５Ｃが半導体基板２２の裏面側の面よりも突出するように段差を有する構成となっている。つまり、固体撮像素子２１Ｃでは、ゲート絶縁膜２５Ｃが、半導体基板２２およびゲート電極２６Ｃの裏面側の面よりも突出するように形成されている。
【００４２】
このような構成により、固体撮像素子２１Ｃでは、半導体基板２２の裏面に成膜される反射防止膜２７Ｃが、ゲート絶縁膜２５Ｃに沿って円環状に凸形状となるように成膜される。つまり、反射防止膜２７Ｃは、半導体基板２２の裏面およびゲート電極２６Ｃの裏面側の先端面と、ゲート電極２６Ｃの裏面側の先端面とに成膜されるとともに、ゲート絶縁膜２５Ｃの外周面および内周面に沿って成膜される。
【００４３】
従って、固体撮像素子２１Ｃにおいては、ゲート絶縁膜２５Ｃの外周面および内周面に沿って反射防止膜２７Ｃが成膜される分に応じて、つまり固体撮像素子２１Ａおよび２１Ｂの２倍程度、リーク経路が長くなる。これにより、固体撮像素子２１Ｃでは、半導体基板２２とゲート電極２６Ｃとの間でのゲートリーク電流の発生を、固体撮像素子２１Ａおよび２１Ｂよりもさらに抑制することができる。また、固体撮像素子２１Ｃの製造工程において、半導体基板２２とゲート電極２６Ｃとの間に反射防止膜２７Ｃなどが挟み込まれることはなく、固体撮像素子２１Ｃでは、ゲートリーク電流の発生をより確実に抑制することができる。
【００４４】
さらに、固体撮像素子２１Ｃでは、ゲート絶縁膜２５Ｃが、半導体基板２２およびゲート電極２６Ｃの裏面側の面よりも突出するように形成されることにより、半導体基板２２とゲート電極２６Ｃとの間で電圧が直線状に印加されない構成となっている。つまり、固体撮像素子２１Ｃでは、ゲート絶縁膜２５Ｃが突出することにより、半導体基板２２とゲート電極２６Ｃとの間で直線的なリーク経路が発生しないように、反射防止膜２７Ｃおよび酸化膜２８Ｃが形成されている。このように、直線的なリーク経路が発生しない構成であるため、固体撮像素子２１Ｃでは、固体撮像素子２１Ａまたは２１Ｂよりも、ゲートリーク電流の発生を確実に抑制することができる。例えば、固体撮像素子２１Ａまたは２１Ｂでは、ゲート絶縁膜２５Ａまたは２５Ｂがミクロ的に後退してしまった場合には、直線的なリーク経路が発生する恐れがある。これに対し、固体撮像素子２１Ｃでは、ゲート絶縁膜２５Ｃが十分に突出しているため、直線的なリーク経路が発生することがなく、ゲートリーク電流の発生を確実に抑制することができる。
【００４５】
なお、以下適宜、ゲート絶縁膜２５Ａ乃至２５Ｃ、ゲート電極２６Ａ乃至２６Ｃ、反射防止膜２７Ａ乃至２７Ｃ、酸化膜２８Ａ乃至２８Ｃ、および貫通縦型トランジスタ２９Ａ乃至２９Ｃについて、それぞれを区別する必要がない場合、ゲート絶縁膜２５、ゲート電極２６、反射防止膜２７、酸化膜２８、および貫通縦型トランジスタ２９と称する。
【００４６】
ここで、ゲート絶縁膜２５、ゲート電極２６、反射防止膜２７、および酸化膜２８を構成する素材について説明する。
【００４７】
ゲート絶縁膜２５は、シリコンを熱酸化させた酸化シリコン膜、酸化窒化シリコン、または、高誘電体絶縁膜である。高誘電体絶縁膜としては、酸化ハフニウムや、ハフニアシリケート、窒素添加ハフニウムアルミネート、酸化タンタル、二酸化チタン、酸化ジルコニウム、酸化プラセオジム、酸化イットリウムなどが使用される。
【００４８】
ゲート電極２６は、PDAS（Phosphorus Doped Amorphous Silicon）などのドープされたシリコン材料、または、アルミニウムや、タングステン、チタン、コバルト、ハフニウム、タンタルなどの金属材料により構成される。
【００４９】
反射防止膜２７は、アルミニウム、タンタル、ハフニウム、チタン、ランタンなどの酸化物絶縁膜であり、他の負の固定電荷を有する絶縁膜を用いることもできる。負の固定電荷を有する絶縁膜には、酸化ハフニウム、酸化タンタル、酸化アルミニウム、酸化ジルコニウム、もしくは酸化チタンを用いることができる。
【００５０】
酸化膜２８は、HDP（High Density Plasma）酸化膜などの堆積酸化膜である。
【００５１】
次に、図４および図５を参照して、貫通縦型トランジスタ２９を備えた固体撮像素子の変形例について説明する。また、図４および図５では、固体撮像素子の平面図が上側に示されており、平面図に示されている一点鎖線における断面図が下側に示されている。なお、図４および図５では、ＦＤ２４、ゲート絶縁膜２５、反射防止膜２７、および酸化膜２８の図示は省略されている。
【００５２】
図４Ａには、第１の変形例である固体撮像素子２１−１が示されている。固体撮像素子２１−１では、ゲート電極２６−１が円柱形状で形成されている。
【００５３】
図４Ｂには、第２の変形例である固体撮像素子２１−２が示されている。固体撮像素子２１−２では、ゲート電極２６−２がＰＤ２３の一辺に沿って細長い角柱形状で形成されている。つまり、固体撮像素子２１−２では、ＰＤ２３から電荷を転送する際の転送ゲート面積が広くなるように、ゲート電極２６−２が形成されている。これにより、電荷の転送効率を向上させることができる。
【００５４】
図４Ｃには、第３の変形例である固体撮像素子２１−３が示されている。固体撮像素子２１−３では、ゲート電極２６−３がＰＤ２３の外周を囲うように、平面的に見てロ字形状で形成されている。つまり、ＰＤ２３は画素ごとに設けられており、固体撮像素子２１−３においては、ゲート電極２６−３が、ＰＤ２３を囲うように形成されることで、画素を分離させる機能を備える。さらに、固体撮像素子２１−３では、ＰＤ２３から電荷を転送する際の転送ゲート面積が広くなるので、電荷の転送効率を向上させることができる。
【００５５】
図５Ａには、第４の変形例である固体撮像素子２１−４が示されている。固体撮像素子２１−４では、２つのＰＤ２３ａおよび２３ｂが異なる深さで半導体基板２２内に配置されている。そして、固体撮像素子２１−４では、ＰＤ２３ａの電荷を転送する貫通縦型トランジスタ２９−４ａを構成するゲート電極２６−４ａ、および、ＰＤ２３ｂの電荷を転送する貫通縦型トランジスタ２９−４ｂを構成するゲート電極２６−４ｂが設けられている。
【００５６】
図５Ｂには、第５の変形例である固体撮像素子２１−５が示されている。固体撮像素子２１−５では、２つのＰＤ２３ａおよび２３ｂが異なる深さで半導体基板２２内に配置されている。そして、固体撮像素子２１−５では、ＰＤ２３ａの電荷を転送する縦型トランジスタ２９−５ａを構成するゲート電極２６−５ａ、および、ＰＤ２３ｂの電荷を転送する貫通縦型トランジスタ２９−５ｂを構成するゲート電極２６−５ｂが設けられている。
【００５７】
このように、固体撮像素子２１では、複数（図５の例では２つ）のＰＤ２３を、単一画素内において、半導体基板２２に入射する光の光吸収係数の波長依存性に対応した深さに配置することができる。そして、それぞれのＰＤ２３に対応して複数の貫通縦型トランジスタ２９が設けられる。
【００５８】
このとき、複数の貫通縦型トランジスタ２９のうちの少なくとも一部が、図３を参照して説明したように、半導体基板２２の裏面側の面から突出した構成となっていればよい。つまり、図５Ａの固体撮像素子２１−４では、貫通縦型トランジスタ２９−４ａおよび２９−４ｂの両方とも先端部分が半導体基板２２の裏面側の面から突出している。これに対し、図５Ｂの固体撮像素子２１−５では、貫通縦型トランジスタ２９−５ａの先端部分だけが半導体基板２２の裏面側の面から突出している。このように、固体撮像素子２１では、ＰＤ２３の構成などに応じて、貫通縦型トランジスタ２９の深さを適宜調整することができる。
【００５９】
なお、図４および図５に示した固体撮像素子２１の変形例には、ゲート電極２６が半導体基板２２の裏面側の面から突出する構造、即ち、図３Ａに示した貫通縦型トランジスタ２９Ａの構造が示されているが、これに限られるものではない。つまり、固体撮像素子２１の変形例それぞれに対して、貫通縦型トランジスタ２９Ｂまたは２９Ｃの構造をそれぞれ適用することができる。
【００６０】
次に、図６を参照して、固体撮像素子２１の製造工程について説明する。
【００６１】
第１の工程では、第１導電型である、例えば、p型の半導体基板２２に、貫通縦型トランジスタ２９を形成するためのトレンチが形成される。なお、図示しないが、半導体基板２２にトレンチを形成する工程の前に、ＰＤ２３が形成されている。ＰＤ２３は、半導体基板２２に入射する光の光吸収係数の波長依存性に対応した深さに、第２導電型であるn型の半導体領域と第１導電型であるp型の半導体領域とを、イオン注入法によって交互に複数積層することにより形成される。また、それぞれの画素は、第１導電型である半導体基板２２によって分離される。
【００６２】
第２の工程では、半導体基板２２の表面と、第１の工程で形成されたトレンチの内部にゲート絶縁膜２５が形成される。例えば、ゲート絶縁膜２５は、シリコンを熱酸化させた酸化シリコン膜、酸化窒化シリコン、高誘電体絶縁膜である。また、高誘電体絶縁膜としては、酸化ハフニウム、ハフニアシリケート、窒素添加ハフニウムアルミネート、酸化タンタル、二酸化チタン、酸化ジルコニウム、酸化プラセオジム、酸化イットリウムなどである。
【００６３】
第３の工程では、トレンチの内部にゲート絶縁膜２５を介してゲート電極２６となる材料が埋め込まれる。ここで、ゲート電極２６となる材料としては、PDAS（Phosphorus Doped Amorphous Silicon）などのドープされたシリコン材料、または、アルミニウムや、タングステン、チタン、コバルト、ハフニウム、タンタルなどの金属材料が用いられる。
【００６４】
第４の工程では、ゲート電極２６を形成する領域に対応したレジストマスク（図示せず）が形成され、このレジストをマスクとして異方性エッチングによりゲート電極２６が加工される。その後、ゲート電極２６と半導体基板２２の界面準位を終端するため、塩素雰囲気中でアニール処理が施される。
【００６５】
第５の工程では、半導体基板２２の表面に酸化膜や窒化膜などが堆積されて、その後に等方性エッチングが行われることで、サイドウォール３０が形成される。なお、サイドウォール３０の形成後、通常の固体撮像素子と同様に、半導体基板２２の表面側に層間絶縁膜を伴った複数の配線層（図示せず）が形成される。さらに、半導体基板２２の表面側の最上層に、半導体基板２２を支持する半導体基板（図示せず）が接合される。
【００６６】
第６の工程では、例えば、半導体基板２２の裏面側を研磨することで、ゲート電極２６の裏面側の先端部分が、半導体基板２２の裏面側の面に露出する所望の膜厚となるような薄膜加工が行われる。例えば、半導体基板２２の厚みは、0.1μｍ〜100μｍ程度、より好ましくは、1μｍ〜10μｍ程度とされる。
【００６７】
第７の工程では、半導体基板２２およびゲート電極２６をエッチバックさせる溶液、例えば、水酸化アンモニウムと過酸化水素水の水溶液であるSC1溶液により、半導体基板２２の裏面側の面、および、ゲート電極２６の裏面側の先端面を後退させる。このように、半導体基板２２の裏面側の面、および、ゲート電極２６の裏面側の先端面が後退することで、ゲート絶縁膜２５が突出することになる。ここで、ゲート絶縁膜２５は、例えば、0.1ｎｍから300ｎｍ程度で突出される。なお、ゲート絶縁膜２５を突出させる処理は、CMP（Chemical Mechanical Polishing）により行ってもよい。
【００６８】
第８の工程では、反射防止膜２７が半導体基板２２の裏面側に堆積される。また、反射防止膜２７を成膜した後、酸化膜２８（図３）が堆積される。反射防止膜２７は、アルミニウム、タンタル、ハフニウム、チタン、ランタンなどの酸化物絶縁膜であり、反射防止膜２７には、他の負の固定電荷を有する絶縁膜を用いることもできる。負の固定電荷を有する絶縁膜には、酸化ハフニウム、酸化タンタル、酸化アルミニウム、酸化ジルコニウム、もしくは酸化チタンを用いることができる。なお、反射防止膜２７は、例えば、ＡＬＤ（Atomic Layer Deposition）で成膜した後、ＨＤＰ（High Density Plasma）で膜厚を厚くしてもよい。
【００６９】
さらに、第８の工程の後、半導体基板２２の内部に光を照射させない領域に遮光膜（図示せず）が堆積される。遮光膜は、例えば、タングステンや、チタン、アルミニウムなどにより形成される。さらに、平坦化膜、カラーフィルタおよびオンチップマイクロレンズ（それぞれ図示せず）が順次形成される。
【００７０】
このような製造工程により、図３Ｃに示したような、ゲート絶縁膜２５Ｃが半導体基板２２の裏面側の面よりも突出して形成された構造の貫通縦型トランジスタ２９Ｃを形成することができる。
【００７１】
次に、図７を参照して、固体撮像素子２１の他の製造工程について説明する。なお、この製造工程は、半導体基板２２として、SOI（Silicon On Insulator）基板を用いる点において、図６で説明した製造工程と異なっている。
【００７２】
第１の工程では、第１導電型である、例えば、p型の半導体基板２２に、貫通縦型トランジスタ２９を形成するためのトレンチが形成される。このとき、トレンチは、SOI基板のBOX層３１まで到達するように加工される。なお、トレンチを形成するために半導体基板２２の表面に形成されたマスクを除去する際に、トレンチの先端側に存在するBOX層３１の一部が後退する。これにより、図７に示すように、トレンチの先端側においてBOX層３１の一部に空間が形成される。
【００７３】
なお、図示しないが、半導体基板２２にトレンチを形成する工程の前に、ＰＤ２３が形成されている。ＰＤ２３は、半導体基板２２に入射する光の光吸収係数の波長依存性に対応した深さに、第２導電型であるn型の半導体領域と第1導電型であるp型の半導体領域とを、イオン注入法によって交互に複数積層することにより形成される。また、それぞれの画素は、第１導電型である半導体基板２２によって分離される。
【００７４】
その後、第２乃至第５の工程が行われる。なお、第２乃至第５の工程は、図６で説明した第２乃至第５の工程と同様であり、その説明は省略する。
【００７５】
そして、第６の工程では、半導体基板２２に対して薄膜加工が行われる。この薄膜加工は、半導体基板２２のBOX層３１よりも裏面側（図７の下側）にある半導体基板を研磨により除去した後、BOX層３１を、ウェットエッチングまたはドライエッチングにより除去することにより行われる。なお、BOX層３１の除去にＣＭＰ（Chemical Mechanical Polishing）を用いてもよく、これらの加工方法を組み合わせて用いてもよい。
【００７６】
その後、第７および第８の工程が行われる。なお、第７および第８の工程は、図６で説明した第７および第８の工程と同様であり、その説明は省略する。
【００７７】
以上のような工程により、貫通縦型トランジスタ２９を有する固体撮像素子２１が製造される。そして、貫通縦型トランジスタ２９の先端部分において、半導体基板２２の裏面側の面からゲート電極２６の裏面側の先端面までの間に段差が形成されることになる。つまり、図３Ａの固体撮像素子２１Ａの構成では、ゲート絶縁膜２５Ａおよびゲート電極２６Ａが半導体基板２２の裏面側の面よりも突出することにより段差が形成される。また、図３Ｂの固体撮像素子２１Ｂの構成では、ゲート絶縁膜２５Ｂが半導体基板２２の裏面側の面まで形成されるとともに、ゲート電極２６Ｂが半導体基板２２の裏面側の面よりも凹むように形成されることにより段差が形成される。また、図３Ｃの固体撮像素子２１Ｃの構成では、ゲート電極２６Ｃが半導体基板２２の裏面側の面まで形成されるとともに、ゲート絶縁膜２５Ｃが半導体基板２２の裏面側の面よりも突出するように形成されることにより段差が形成される。
【００７８】
このような段差が形成されることにより、半導体基板２２とゲート電極２６との間の電界が強い領域と、反射防止膜２７や酸化膜２８などの裏面工程で成膜される膜との間に段差に応じた間隔が設けられることになる。さらに、この製造工程では、半導体基板２２とゲート電極２６との間に反射防止膜２７などが挟み込まれることは回避される。従って、固体撮像素子２１では、ゲートリーク電流の発生を抑制することができる。
【００７９】
また、このような構成の貫通縦型トランジスタ２９を適用した固体撮像素子２１は、ゲートリーク電流に起因した白点または暗電流が発生することはなく、安定した画素特性を得ることができる。また、プロセスばらつきに対するマージンが向上し、画素どうしの特性にばらつきが発生することもない。従って、固体撮像素子２１では、より良好な画像を得ることができる。
【００８０】
図８には、第６の変形例である固体撮像素子２１−６が示されている。
【００８１】
固体撮像素子２１−６では、ゲート絶縁膜２５−６が、半導体基板２２およびゲート電極２６−６の裏面側の面よりも突出して形成される構成となっている。そして、固体撮像素子２１−６では、半導体基板２２とゲート電極２６−６との絶縁性を確保しながら、半導体基板２２の裏面側に配設された金属材料３２とゲート電極２６−６とが接続される。
【００８２】
金属材料３２は、ゲート電極２６−６に電気的に接続される配線であり、ゲート電極２６−６を介して金属材料３２に電圧が印加されたり、金属材料３２を介してゲート電極２６−６に電圧が印加されたりする。例えば、固体撮像素子２１−６では、金属材料３２の裏面側に、さらに異種材料や構造が積層される構成が想定される。具体的には、金属材料３２の裏面側に、光電変換膜を挟み込むように上部透明電極および下部透明電極が配置された構造が積層された構成において、ゲート電極２６−６および金属材料３２を介して、上部透明電極に電圧を印加するとともに下部透明電極の電圧を固定することで、光電変換膜で発生した電荷が基板に転送される。
【００８３】
また、金属材料３２は、ＰＤ２３に対応して開口するように形成され、半導体基板２２に対して光を照射させない領域を遮光する遮光膜としての機能も備える。また、金属材料３２は、アルミニウムや、タングステン、チタン、コバルト、ハフニウム、タンタル、各種のシリサイド材料などにより構成される。
【００８４】
なお、遮光性の必要がない場合には、金属材料３２に替えて、ゲート電極２６−６に電気的に接続される配線として、透過性のある導電膜（図示せず）を採用してもよい。この透過性のある導電膜は、ITO (Indium-tin-oxide)や、ZnO，In2O3，SnO2，グラフェンなどにより構成される。
【００８５】
図９には、第７の変形例である固体撮像素子２１−７と、その製造工程の一部が示されている。
【００８６】
固体撮像素子２１−７は、図７の製造工程で説明したSOI基板により製造される。図７を参照して説明したように、第１乃至第５の工程が行われて、図９の左側に示すように、半導体基板２２に形成されたトレンチの内部にゲート電極２６−７が埋め込まれる。このとき、上述したように、トレンチの先端側においてBOX層３１の一部に空間が形成されており、その空間内にゲート電極２６−７の先端部分２６−７Ａが充填されることになる。
【００８７】
このような状態から薄膜加工を行うときに、ゲート電極２６−７の裏面側の先端に形成された先端部分２６−７Ａが削除されずに、先端部分２６−７Ａが残るようにBOX層３１が除去される。また、このとき、ゲート絶縁膜２５−７の裏面側の先端においても、フランジ部２５−７Ａが形成されるようにBOX層３１が除去される。
【００８８】
そして、半導体基板２２の裏面側に反射防止膜２７−７が成膜され、酸化膜２８−７が製膜される。その後、反射防止膜２７−７および酸化膜２８−７にゲート電極２６−７まで貫通するような貫通穴が形成されて、ゲート電極２６−７の先端部分２６−７Ａと接続するように金属材料３２が配設される。
【００８９】
このように、ゲート電極２６−７に形成された先端部分２６−７Ａを利用することで、裏面側から見たときに、ゲート電極２６−７の面積よりも先端部分２６−７Ａの面積が広く、金属材料３２を接続する際の配線作業を容易に行うことができる。
【００９０】
また、上述したような固体撮像素子２１は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像システム、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
【００９１】
図１０は、電子機器に搭載される撮像装置の構成例を示すブロック図である。
【００９２】
図１０に示すように、撮像装置１０１は、光学系１０２、シャッタ装置１０３、撮像素子１０４、駆動回路１０５、信号処理回路１０６、モニタ１０７、およびメモリ１０８を備えて構成され、静止画像および動画像を撮像可能である。
【００９３】
光学系１０２は、１枚または複数枚のレンズを有して構成され、被写体からの像光（入射光）を撮像素子１０４に導き、撮像素子１０４の受光面（センサ部）に結像させる。
【００９４】
シャッタ装置１０３は、光学系１０２および撮像素子１０４の間に配置され、駆動回路１０５の制御に従って、撮像素子１０４への光照射期間および遮光期間を制御する。
【００９５】
撮像素子１０４としては、上述したような実施の形態および変形例の固体撮像素子２１のいずれかが適用される。撮像素子１０４には、光学系１０２およびシャッタ装置１０３を介して受光面に結像される像に応じて、一定期間、信号電荷が蓄積される。そして、撮像素子１０４に蓄積された信号電荷は、駆動回路１０５から供給される駆動信号（タイミング信号）に従って転送される。
【００９６】
駆動回路１０５は、撮像素子１０４の転送動作、および、シャッタ装置１０３のシャッタ動作を制御する駆動信号を出力して、撮像素子１０４およびシャッタ装置１０３を駆動する。
【００９７】
信号処理回路１０６は、撮像素子１０４から出力された信号電荷に対して各種の信号処理を施す。信号処理回路１０６が信号処理を施すことにより得られた画像（画像データ）は、モニタ１０７に供給されて表示されたり、メモリ１０８に供給されて記憶（記録）されたりする。
【００９８】
このように構成されている撮像装置１０１では、撮像素子１０４として、上述したように画素特性が良好な固体撮像素子２１を適用することにより、画質を向上させることができる。
【００９９】
なお、上述した実施の形態では、固体撮像素子２１として、裏面照射型のCMOS型固体撮像素子が採用された構成例を示しているが、固体撮像素子２１の構造は、表面照射型のCMOS型固体撮像素子や、CCD型固体撮像素子などに適用することができる。
【０１００】
また、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
【符号の説明】
【０１０１】
２１  固体撮像素子，  ２２  半導体基板，  ２３  ＰＤ，  ２４  ＦＤ，  ２５  ゲート絶縁膜，  ２６  ゲート電極，  ２７  反射防止膜，  ２８  酸化膜，  ２９  貫通縦型トランジスタ，  ３０  サイドウォール，  ３１  BOX層，  ３２  金属材料，  １０１  撮像装置，  １０２  光学系，  １０３  シャッタ装置，  １０４  撮像素子，  １０５  駆動回路，  １０６  信号処理回路，  １０７  モニタ，  １０８  メモリ
【図１】
2012175067.tif 000003
【図２】
2012175067.tif 000004
【図３】
2012175067.tif 000005
【図４】
2012175067.tif 000006
【図５】
2012175067.tif 000007
【図６】
2012175067.tif 000008
【図７】
2012175067.tif 000009
【図８】
2012175067.tif 000010
【図９】
2012175067.tif 000011
【図１０】
2012175067.tif 000012