(57)【要約】【課題】耐湿性が高く且つ工程負荷の小さなチップ状電子部品を提供する。【解決手段】  内部電極１１が埋設された略直方体形状の部品本体１０と、部品本体１０外面に形成され且つ前記内部電極１１と導通する外部電極２０とを備えたチップ状電子部品１において、外部電極形成部以外の部品本体１０の外面には窒化珪素系薄膜３０が形成されている。【選択図】図１
2012174916.tif 000002
【特許請求の範囲】
【請求項１】
内部電極が埋設された略直方体形状の部品本体と、部品本体外面に形成され且つ前記内部電極と導通する外部電極とを備えたチップ状電子部品において、
外部電極形成部以外の部品本体の外面には窒化珪素系薄膜が形成されている
ことを特徴とするチップ状電子部品。
【請求項２】
前記内部電極はニッケルを主成分とする金属からなる
ことを特徴とする請求項１記載のチップ状電子部品。
【請求項３】
前記窒化珪素系薄膜をドライプロセスにより形成した
ことを特徴とする請求項１記載のチップ状電子部品。
【請求項４】
前記窒化珪素系薄膜は部品本体外面から外部電極の縁部に亘り形成されている
ことを特徴とする請求項１記載のチップ状電子部品。
【請求項５】
前記窒化珪素系薄膜はＳｉ3Ｎ4からなる
ことを特徴とする請求項１記載のチップ状電子部品。
【請求項６】
前記窒化珪素系薄膜はＳｉＮxからなる
ことを特徴とする請求項１記載のチップ状電子部品。
【請求項７】
前記窒化珪素系薄膜はＳｉＯxＮyからなる
ことを特徴とする請求項１記載のチップ状電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックコンデンサやチップインダクタなど電子部品本体の外面に外部電極が形成されたチップ状電子部品に関する。
【背景技術】
【０００２】
チップ状電子部品の典型的な一例である積層セラミックコンデンサは、内部電極が埋設された略直方体形状のセラミック焼結体と、該セラミック焼結体の外面に形成された外部電極とを備えている。外部電極の表面は半田付け性の向上等のために１層又は複層のメッキ層を形成することが一般的である。一方、セラミック焼結体の表面は、バレル研磨が施されているものの特に被覆層を有していないものが一般的である。一方、高い耐湿性が必要な用途では、セラミック焼結体の表面に被覆層を形成することが提案されている（特許文献１及び２参照）。
【０００３】
特許文献１に記載のものでは、セラミック焼結体を熱硬化性樹脂モノマー液に浸漬させた後、真空吸引・加圧・洗浄を行う。その後に樹脂を熱硬化させて、セラミック焼結体の細孔を樹脂で埋めて信頼性を向上させている。
【０００４】
特許文献２に記載のものでは、ＳｉＯ2を主成分とした無機材料をセラミック焼結体全体にコーティングした後に、サンドブラスト加工により外部電極上の不要なコーティングを除去している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平４−６１１０６号公報
【特許文献１】特開２００１−４４０６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら近年さらに耐湿性の高いチップ状電子部品をしかも廉価で製造したいという要望があった。また、上記特許文献１に記載のものでは、樹脂の塗布後に熱処理工程が必要であり、また塗布が不要な外部電極上に析出した絶縁膜をバレル処理等によって除去する必要があるため工程負荷が大きいことが問題となっていた。また上記特許文献２に記載のものも、サンドブラスト加工により外部電極の不要なコーティングを除去する必要があるため工程負荷が大きいことが問題となっていた。
【０００７】
本発明は、上記事情に鑑みてなされたものであり、その目的とするところは、耐湿性が高く且つ工程負荷の小さなチップ状電子部品を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本願発明は、内部電極が埋設された略直方体形状の部品本体と、部品本体外面に形成され且つ前記内部電極と導通する外部電極とを備えたチップ状電子部品において、外部電極形成部以外の部品本体の外面には窒化珪素系薄膜が形成されていることを特徴とする。
【０００９】
本発明によれば、機械的強度が高く且つ水分やＮａ等のアルカリ金属イオンの浸入を抑制する効果が高い窒化珪素系の薄膜が部品本体を被覆しているので、従来のＳｉＯ２などを被覆材料として用いたものと比較して耐湿性が向上する。なお、窒化珪素系薄膜は、具体的には例えば、Ｓｉ3Ｎ4、ＳｉＮx、ＳｉＯxＮyなどが挙げられる。
【００１０】
また、窒化珪素系の薄膜は耐湿層として機能するだけでなく水素バリア層としても機能することが知られている。ところで、内部電極として水素吸蔵作用の高い材料、例えばＮｉを主成分とする金属を採用するチップ状電子部品、典型的な例ではセラミックコンデンサでは、内部電極の水素吸蔵作用が問題となる場合がある。すなわち、内部電極が水素吸蔵により膨張してセラミック焼結体にクラックが生じる場合がある。本発明によれば、窒化珪素系薄膜の水素バリア機能により内部電極の水素吸蔵を抑制できるのでクラックの発生を防止できる。
【００１１】
また、本発明では部品本体の被覆層として窒化珪素系薄膜を採用した。この窒化珪素系薄膜はドライプロセスによる形成が好適である。ここでドライプロセスとしては例えば、一般的にスパッタと呼ばれるＰＶＤ（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）や、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）などが挙げられる。ドライプロセスではマスキングをすることによって開口部のみに成膜することが可能である。このため、必要な部位にのみ薄膜を形成させることが可能である。また、ドライプロセスでは成膜レートの制御が可能であることから、バラツキの小さい均一な厚さの薄膜を得ることができる。したがって、不要な薄膜の除去工程が必要なくなるので製造工程負荷が小さなものとなる。
【発明の効果】
【００１２】
以上説明したように本発明によれば、耐湿性が高く且つ工程負荷の小さなチップ状電子部品が得られる。
【図面の簡単な説明】
【００１３】
【図１】積層セラミックコンデンサの断面図
【図２】積層セラミックコンデンサの製造工程を説明するフローチャート
【図３】被覆薄膜の形成工程を説明する図
【図４】被覆薄膜の形成工程を説明する図
【図５】他の例に係る被覆薄膜の形成工程を説明する図
【図６】他の例に係る積層セラミックコンデンサの断面図
【図７】他の例に係る積層セラミックコンデンサの断面図
【図８】他の例に係る積層セラミックコンデンサの断面図
【発明を実施するための形態】
【００１４】
本発明の一実施の形態に係るチップ状電子部品について図面を参照して説明する。本実施の形態ではチップ状電子部品の一例として積層セラミックコンデンサについて説明する。図１は積層セラミックコンデンサの断面図である。なお本願では説明の簡単のため適宜寸法や形状を模式化している点に留意されたい。
【００１５】
積層セラミックコンデンサ１は、図１に示すように、略直方体形状の部品本体１０と、該部品本体１０の両端面に形成された一対の外部電極２０と、外部電極２０の形成箇所以外の部品本体１０の表面に形成された被覆薄膜３０とを備えている。
【００１６】
部品本体１０は、複数の内部電極１１と誘電体層１２とを交互に積層したセラミック焼結体からなる。内部電極１１は所定の間隔をもって互いに重なり合うように配置されており、その端部は部品本体１０の何れか一方の端面に交互に露出し、該端面において外部電極２０に電気的に接続している。内部電極１１はＮｉ，Ｃｕ等の卑金属、Ｐｄ，Ａｇなどの貴金属、Ａｇ−Ｐｄ合金などを主成分とした金属からなるが、コストダウンの観点からはＮｉが好適である。またセラミック焼結体はチタン酸バリウムベースの誘電体セラミックからなる。
【００１７】
外部電極２０は、部品本体１０の表面のうち長手方向両端面から該端面に隣接する側面にまで回り込んで形成されている。外部電極２０は、Ｎｉ，Ｃｕ等の卑金属、Ｐｄ，Ａｇなどの貴金属、Ａｇ−Ｐｄ合金などを主成分とした金属からなるが、コストダウンの観点からはＮｉ又はＣｕが好適である。外部電極２０の表面には、半田付け性の向上等のために１層又は複層（本実施の形態では１層）のメッキ層２１が形成されている。
【００１８】
部品本体１０の表面であって前記外部電極２０が形成されている部位には被覆薄膜３０が形成されている。該被覆薄膜３０は、Ｓｉ3Ｎ4，ＳｉＮx，ＳｉＯxＮyなどの窒化珪素系材料からなる。本実施の形態ではＳｉ３Ｎ４を用いた。また被覆薄膜３０は、後述するように、ＰＶＤ（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）や、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）などのドライプロセスにより形成されたものである。耐湿性の発現のためには膜厚は数ｎｍ以上が好ましく、より好ましくは２０ｍ以上である。一方、応力歪みによるクラック発生懸念の観点からは膜厚は１μｍ以下が好ましく、より好ましくは０．５μｍ以下である。
【００１９】
次に本実施の形態に係る積層セラミックコンデンサ１の製造方法について図２のフローチャートを参照して説明する。まず誘電体セラミックを形成する原料粉末、有機バインダ、溶剤及びその他添加剤を混合してセラミックスラリーを作成する（ステップＳ１）。次に、セラミックスラリーをドクターブレード法などによりシート状に形成・乾燥してセラミックグリーンシートを得る（ステップＳ２）。次にセラミックグリーンシートに所定のパターン形状で内部電極用の導電性ペーストを印刷する（ステップＳ３）。該導電性ペーストには共生地としてセラミック原料粉を所定分量混合しておくと好適である。次に、導電性ペーストを印刷したセラミックグリーンシートを所定のパターン・枚数積層した後に圧着してシート積層体を得る（ステップＳ４）。次にシート積層体を個別チップに切断した後に（ステップＳ５）、バレル研磨などで個別チップの表面を研磨する（ステップＳ６）。次に、研磨後の個別チップに対して大気中又は窒素等の非酸化性ガス中で脱バインダ処理を行う（ステップＳ７）。次に、脱バインダ処理後の個別チップの内部電極露出面に外部電極用の導電ペーストを塗布する（ステップＳ８）。次に、導電性ペーストを塗布した個別チップを所定の温度の窒素―水素雰囲気中で焼成する（ステップＳ９）。このステップにより部品本体及び外部電極が同時焼成される。次に、焼成後の個別チップ表面の外部電極形成部以外にドライプロセスにより被覆薄膜を形成する（ステップＳ１０）。最後に、外部電極の表面にメッキ処理を施して積層セラミックコンデンサ１が得られた（ステップＳ１１）。
【００２０】
ここで上記ステップＳ１０の被覆薄膜形成工程について図３及び図４を参照して説明する。図３及び図４は成膜方法を説明する図であり、図３は成膜用治具の上方から見た図、図４は成膜用治具の側方から見た図である。
【００２１】
成膜用治具５０は個別チップ７０載置するための台であり、図３及び図４に示すように、個別チップ７０を受容するためにその上面に複数の溝５１が形成されている。溝５１は断面が略Ｖ字状になっており２つの内側面５２は略９０度で直交する。これにより溝５１に略直方体形状の個別チップ７０を載置すると、個別チップ７０の２側面が上方に露出する。また、成膜用治具５０の上方にはスクリーン６０が配置される。スクリーン６０はドライプロセスにおける成膜を制御するものであり、膜材料が堆積する方向（図３では紙面奥から手前方向、図４は下から上方向）であって成膜を遮断したい箇所に配置する。本願発明では、外部電極への成膜を防止したいので、外部電極の上方にスクリーン６０を配置する。このような成膜用治具５０及びスクリーン６０を用いることにより個別チップ７０の２側面に被覆薄膜が形成される。そして、該個別チップ７０を１８０度反転させて同様の工程を実施することにより個別チップ７０の全側面に被覆薄膜が形成される。
【００２２】
以上詳述したように本発明に係るチップ状電子部品によれば、機械的強度が高く且つ水分やＮａ等のアルカリ金属イオンの浸入を抑制する効果が高い窒化珪素系の被覆薄膜３０が部品本体１０を被覆しているので、従来のＳｉＯ２などを被覆材料として用いたものと比較して耐湿性が向上する。特に本実施の形態のように内部電極１１の主材料として水素吸蔵作用の高いＮｉを用いている電子部品においては、被覆薄膜３０の高い水素バリア機能により水素吸蔵による内部電極１１の膨張、そして該膨張により生じるセラミック焼結体のクラックを未然に防止できる。
【００２３】
また本発明に係るチップ状電子部品では、被覆薄膜３０をドライプロセスにより形成しているので必要な部位にのみ薄膜を形成させることが可能である。したがって、不要な薄膜の除去工程が必要なくなるので製造工程負荷が小さなものとなる。さらに、ドライプロセスでは成膜レートの制御が可能であることから、バラツキの小さい均一な厚さの薄膜を得ることができる。
【００２４】
以上本発明の一実施の形態について詳述したが本発明はこれに限定されるものではない。例えば上記実施の形態では成膜用治具５０及びスクリーン６０を用いて個別チップ７０の必要箇所に成膜を行っていたが、他の方法により成膜を制御するようにしてもよい。他の例に係る成膜方法について図５を参照して説明する。図５に示すように、成膜用治具８０は、一対の回転軸８１と各回転軸８１の先端に付設した部品保持部８２とを備えている。部品保持部８２には、個別チップ７０の外部電極を結ぶ方向（長手方向）が回転軸８１の軸方向と一致し、且つ、個別チップ７０の外部電極が形成された端部を収容する保持孔８３が形成されている。これにより個別チップ７０の両端は外部電極形成部以外が露出した状態で成膜用治具８０に保持される。また回転軸８１には図示しない駆動モータが接続されている。このような構成により個別チップ７０を回転させながら成膜を行えばよい。なお、この方法では上記実施の形態と比較して、個部チップ６０の反転工程が不要であり、且つ、膜厚の均一性に優れているという利点がある。
【００２５】
また上記実施の形態では、図１に示すように、被覆薄膜３０は、外部電極２０の形成箇所以外の部品本体１０の表面にのみ形成されているが、図６及び図７に示すように被覆薄膜３０が外部電極２０の回り込み部の一部又は全部に覆い重なるように形成してもよい。図６は外部電極２０の回り込み部の一部を被覆薄膜３０が覆う例、図７は外部電極２０の回り込み部の全部を被覆薄膜３０が覆う例である。ここで外部電極２０の回り込み部とは、外部電極２０のうち、内部電極１１が露出する部品本体１０の端面ではなく該端面に隣り合う部品本体１０の側面に形成された部位を言う。また、図６及び図７において符号２１は導電性ペーストの塗布・焼き付けにより形成した下地電極、符号２２及び２３はメッキ層である。このような構成により部品本体１０の表面が被覆なしで露出することを確実に防止できるとともに被覆処理の工程精度を抑えることができるので容易且つ安価な製造が可能となるという利点がある。また、回り込み部のメッキ形成面積が小さくなるので、半田付け時のモーメントが小さくなり、所謂チップ立ちと呼ばれる実装不良が発生しにくくなるという利点もある。なお当該利点は特に回り込み部の全部を被覆薄膜３０が覆う場合に顕著である。
【００２６】
また上記実施の形態では外部電極２０と部品本体１０を同時に焼成していたが、個別チップを焼成して部品本体１０を形成した後、内部電極露出面に導電性ペーストを塗布して焼き付けても良い。この場合、上記実施の形態のように外部電極形成後に被覆薄膜３０を形成しても良いし、焼成後の部品本体１０に被覆薄膜３０を形成した後に導電性ペーストを塗布・焼き付け・メッキ処理して外部電極２０を形成するようにしても良い。後者の方法により製造すると、図８に示すように、被覆薄膜３０は、部品本体１０の側面において外部に露出する部位から外部電極２０の回り込み部の下層にまで延びて形成される。被覆薄膜３０をどの程度の距離まで外部電極２０の回り込み部の下に潜り込ませるかは任意である。なお、図８に示すように部品本体１０の側面全体に被覆薄膜３０を形成する場合であって、図３及び図４を参照して前述した製法を用いる場合には、スクリーン（マスク）が不要となるので製造が容易になるという利点がある。
【００２７】
また上記実施の形態では一対の外部電極２０が略直方体形状の部品本体１０の長手方向両端面に形成された電子部品について説明したが、３つ以上の外部電極２０が形成された電子部品、例えばコンデンサアレイやフィルタ素子などであっても本願発明を適用できる。
【００２８】
また上記実施の形態ではチップ状電子部品の一例として積層セラミックコンデンサについて例示したが本発明は例えばチップインダクタ・チップ抵抗器・フィルタ素子など種々のチップ状電子部品に適用できる。
【符号の説明】
【００２９】
１…積層セラミックコンデンサ、１０…部品本体、１１…内部電極、１２…誘電体層、２０…外部電極、３０…被覆薄膜。
【図１】
2012174916.tif 000003
【図２】
2012174916.tif 000004
【図３】
2012174916.tif 000005
【図４】
2012174916.tif 000006
【図５】
2012174916.tif 000007
【図６】
2012174916.tif 000008
【図７】
2012174916.tif 000009
【図８】
2012174916.tif 000010