(57)【要約】      （修正有）【課題】信頼性を向上させることができる半導体装置，半導体装置を用いた回転電機または車両を提供する。【解決手段】ショットキ接合と、ｐｎ接合を備える半導体装置であって、ｐｎ接合は高濃度Ｐ型拡散層５とＮ型拡散層４で形成され、低濃度Ｐ型拡散層６と金属電極７により、ショットキ接合が形成され整流領域のｐｎ接合部の降伏電圧を、前記ショットキ接合及びガードリング部Ｚ２のｐｎ接合より低くすることを特徴とする。【選択図】図１
2012174878.tif 000002
【特許請求の範囲】
【請求項１】
ショットキ接合と、ｐｎ接合を備える半導体装置であって、
前記ｐｎ接合は整流領域とガードリング部に設けられており、
前記整流領域のｐｎ接合部の降伏電圧を、前記ショットキ接合及び前記ガードリング部のｐｎ接合より低くすることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記整流領域のｐｎ接合部は、ｐまたはｎのいずれかの導電型を有する第１の拡散層と、該ｐまたはｎのいずれかの導電型と逆の導電型の層とが接合されており、前記整流領域のｐｎ接合部の接合面のうち、前記逆の導電型の層の側には、
該逆の導電型の層と同じ導電型であって、かつ、該逆の導電型の層より高不純物濃度の第２の拡散層が備えてあることを特徴とする半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置であって、
前記整流領域のｐｎ接合部は複数存在することを特徴とする半導体装置。
【請求項４】
請求項１ないし３のいずれか一つに記載の半導体装置であって、
前記ショットキ接合を構成する接合面の半導体側に更にｐｎ接合を設けたことを特徴とする半導体装置。
【請求項５】
請求項１ないし４のいずれか一つに記載の半導体装置であって、
前記ガードリング部の外側にはチャネルストッパが配置されていることを特徴とする半導体装置。
【請求項６】
請求項１ないし５のいずれか一つに記載の半導体装置であって、
前記ショットキ接合を構成する接合面の半導体側のシート抵抗は４０ｋΩ／□以上であることを特徴とする半導体装置。
【請求項７】
請求項１ないし６のいずれか一つに記載の半導体装置であって、
前記ショットキ接合を構成する電極がＭｏＳｉ2であることを特徴とする半導体装置。
【請求項８】
請求項１ないし７のいずれか一つに記載の半導体装置と、該半導体装置の両端に設けられる電極とを備えるオルタネータダイオードであって、
前記半導体装置と前記電極とを接続を半田接続し、
前記半導体装置及び前記半田は樹脂封止されていることを特徴とするオルタネータダイオード。
【請求項９】
請求項８に記載のオルタネータダイオードは、
更に前記半導体装置及び前記樹脂を支持する支持体を備えており、
該支持体は前記樹脂を保持するための溝を備えていることを特徴とするオルタネータダイオード。
【請求項１０】
回転子及び該回転子に所定の間隙を空けて対向配置される固定子とを備える回転電機と、前記固定子に設けられる固定子巻線に接続され、交流電流を直流電流に切り替える請求項１ないし７のいずれか一つに記載の半導体装置を有する整流用のダイオードを備えることを特徴とする回転電機系。
【請求項１１】
請求項１０に記載の回転電機系であって、
前記固定子は回転子巻線を有しており、該回転子巻線は該回転子巻線に印加される電圧を制御するレギュレータを備え、
該レギュレータは、前記ダイオードの直流側と電気的に接続されていることを特徴とする回転電機系。
【請求項１２】
請求項１０または１１に記載の回転電機系と、該回転電機系と電気的に接続される負荷とを備えていることを特徴とする車両。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置、及びそれを用いた装置に関するものである。
【背景技術】
【０００２】
ショットキ・バリアダイオード（以下、ＳＢＤ）では、ショットキ接合部にサージ電流が流れると、その特性が変化し易く、ショットキ接合部にはサージ電流が流れないようにすることが望まれる。ここで、従来のＳＢＤを利用した半導体素子として例えば特許文献１及び特許文献２に記載されたものがある。
【０００３】
特許文献１及び特許文献２では、ＳＢＤについて、ショットキ接合とｐｎ接合を組み合わせてサージ電圧耐量を向上させた構造について記載がある。
【０００４】
より具体的には、特許文献１では、ｎ+層の上にｎ-層が配置されており、該ｎ-層の中のガードリングの下にｎ型領域が配置されている。ｎ-層の上には金属膜が配置されており、これらの間でショットキ接合を形成している。該文献にはサージ電流がショットキ接合には流れず、ガードリング部にサージ電流が流れる様子が記載されている。
【０００５】
また特許文献２には、ｎ+層の上にｎ-層が配置されており、該ｎ-層の中にｐ層が配置されている。ｎ-層の上には金属膜が配置されており、これらの間でショットキ接合を形成している。また、ｎ-層内の深いｐ層の間には、主電極とｎ-層の境界に設けられたｐ層が配置されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平９−９５２２号公報
【特許文献２】特開平３−２５０６７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、特許文献１に記載された構造によれば、サージ電流はガードリング部に集中してしまう。ガードリング部は放熱性が低いため、サージ電流がガードリング部に印加されることで、素子の温度上昇につながる等により、信頼性の低下が懸念される。
【０００８】
また、特許文献２の構造では整流領域内に均一にｐｎ接合Ｚ２が配置されているが、どれも降伏電圧が同等であるため、電界の不安定な部位のみが降伏する。従って、ガードリング部にサージ電流が流れてしまい、やはり信頼性の低下に対する懸念がある。
【０００９】
そこで、本発明では信頼性を向上させることができる半導体装置及びそれを用いた装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記の課題を解決するために、本発明に係る半導体装置では、ショットキ接合と、ｐｎ接合を備える半導体装置であって、前記ｐｎ接合は整流領域とガードリング部に設けられており、前記整流領域のｐｎ接合部の降伏電圧を、前記ショットキ接合及び前記ガードリング部のｐｎ接合より低くしたことを特徴とする。
【発明の効果】
【００１１】
本発明によれば、信頼性を向上させることが可能となる。
【図面の簡単な説明】
【００１２】
【図１】実施例１に係る半導体装置の断面図である。
【図２】（ａ）〜（ｈ）実施例１に係る半導体装置の製造工程を示す図である。
【図３】実施例１に係る半導体装置について、サージ電圧印加時のキャリアの流れを示す図である。
【図４】ｐｎ接合とＳＢＤのＩ−Ｖ特性を示す図である。
【図５】低濃度Ｐ型拡散層がある場合とない場合のバンド構造（ショットキ接合）。
【図６】実施例２に係る半導体装置の断面図である。
【図７】各実施例に係る半導体装置をオルタネータに適用した図であり、実施例３に関するものである。
【図８】実施例４に係る回路状態を示す単線結線図である。
【発明を実施するための形態】
【００１３】
以下、本発明を実施する上で好適な実施例について説明する。尚、下記はあくまでも実施の例に過ぎず、実施の態様を特定するものでないことは言うまでもない。
【実施例１】
【００１４】
実施例１について、図１ないし図４を用いて説明する。本実施例に係る半導体装置は、高濃度Ｎ型基板１表面上に、低濃度Ｎ型エピタキシャル層２が形成され、低濃度Ｎ型エピタキシャル層２の上側には下述する低濃度Ｐ型拡散層６とショットキ接合を形成する金属電極７が配置されている。金属電極７の材料として例えばＭｏＳｉ2でショットキ接合を形成することで、接合部の障壁を低くでき、かつ安定性が向上する。金属電極７はショットキ接合が形成できる材料であればＭｏＳｉ2に限定されない。金属電極７の外側端部は屈曲し持ち上がっており、屈曲し持ち上がっている金属電極７と低濃度Ｎ型エピタキシャル層２との間には絶縁膜３３が配置されている。高濃度Ｎ型基板１表面の下側の面には、裏面電極層８が形成されている。電流は金属電極７と裏面電極層８との間で流れる。
【００１５】
金属電極７と低濃度Ｎ型エピタキシャル層２の間には、接合面（図中左右方向）に沿って複数の高濃度Ｐ型拡散層５が、電流を均一に流して素子の耐量低下を防ぐべく、一定の間隔を持って配置されている。尚、高濃度Ｐ型拡散層５の最外側はガードリング部である。高濃度Ｐ型拡散層５同士の間には高濃度Ｐ型拡散層５より縦方向の厚さが薄い低濃度Ｐ型拡散層６が配置されており、高濃度Ｐ型拡散層５と低濃度Ｐ型拡散層６とにより、金属電極７と低濃度Ｎ型エピタキシャル層２が直接接触しない様にしている。高濃度Ｐ型拡散層５と低濃度Ｐ型拡散層６では、高濃度Ｐ型拡散層５とＮ型拡散層４がｐｎ接合であるのに対し、低濃度Ｐ型拡散層６と金属電極７がＳＢＤであることから、図４に示す様に順方向バイアス印加時にはＳＢＤに電流が流れやすく、一方逆バイアス印加時は高濃度Ｐ型拡散層５の方がサージ電流が流れやすい。高濃度Ｐ型拡散層５の低濃度Ｎ型エピタキシャル層２側の先端中央部には、整流領域（ガードリング部を含まない）で、低濃度Ｎ型エピタキシャル層２より高不純物濃度を有し、低濃度Ｎ型エピタキシャル層２と比較して低抵抗層となるＮ型拡散層４が配置されている。
【００１６】
金属電極７は低濃度Ｐ型拡散層６を介して低濃度Ｎ型エピタキシャル層２とショットキ接合（図中Ｓと表記）しており、金属電極７と高濃度Ｐ型拡散層５の間はオーミック接合（図中Ｏと表記）している。高濃度Ｐ型拡散層５と低濃度Ｎ型エピタキシャル層２の間（図中接合面をＺ２と表記）、及び高濃度Ｐ型拡散層５とＮ型拡散層４との間（図中接合面をＺ１と表記）はｐｎ接合している。この様にショットキ接合Ｓとｐｎ接合とが併存した構造となっている。そして、各接合間での降伏電圧については、高濃度Ｐ型拡散層５とＮ型拡散層４との間のｐｎ接合は、ショットキ接合及び高濃度Ｐ型拡散層５と低濃度Ｎ型エピタキシャル層２の間のｐｎ接合よりも低くなり、降伏電圧の値を階層化できる。
【００１７】
本実施例に係る半導体装置の製造工程について図２（ａ）〜（ｈ）を用いて説明する。まず、図２（ａ）に示す様に、高濃度Ｎ型基板１の上に、エピタキシャル成長法を用いて低濃度Ｎ型エピタキシャル層２を堆積する。続いて図２（ｂ）に示す様に、ガードリング部以外の整流領域内にｐｎ接合Ｚ１の形成場所に対応した所定面積の開口部を持つ絶縁膜（シリコン酸化膜）３１を低濃度Ｎ型エピタキシャル層２の上に形成する。続いて図２（ｃ）に示す様に、絶縁膜（シリコン酸化膜）３１を介したイオン注入法等を用いて、低濃度Ｎ型エピタキシャル層２内にＮ型の不純物を注入し、Ｎ型拡散層４を形成する。絶縁膜（シリコン酸化膜）３１を除去した後、図２（ｄ）に示す様に、ガードリングの形成場所（又はｐｎ接合Ｚ２形成場所）、及びｐｎ接合Ｚ１の形成場所に対応した所定面積の開口部を持つ絶縁膜（シリコン酸化膜）３２を低濃度Ｎ型エピタキシャル層２の上に形成する。この時、開口部はＮ型拡散層４を形成した前記開口を覆い、且つその開口部の面積は前記開口より大きいのが好ましい。次に、図２（ｅ）に示す様に、絶縁膜（シリコン酸化膜）３２を介してイオン注入法等により、低濃度Ｎ型エピタキシャル層２内にＰ型の不純物を注入し、高濃度Ｐ型拡散層５を形成する。すなわち、この工程によって、ガードリング部を除く整流領域内にＮ型拡散層４と高濃度Ｐ型拡散層５の間にｐｎ接合Ｚ１が形成され、ガードリング部には低濃度Ｎ型エピタキシャル層２と高濃度Ｐ拡散層５の間にｐｎ接合Ｚ２が形成される。この時、ｐｎ接合Ｚ１の降伏電圧ＶZ1とｐｎ接合Ｚ２の降伏電圧ＶZ2の関係はＶZ1＜ＶZ2の関係にあり、降伏電圧が階層化できる。
【００１８】
次に、図２（ｆ）に示す様に、絶縁膜（シリコン酸化膜）３２を除去後、低濃度Ｎ型エピタキシャル層２の表面にガードリング部の一部と接する絶縁膜（シリコン酸化膜）３３を形成する。絶縁膜３３形成後に、図２（ｇ）に示す様に、絶縁膜（シリコン酸化膜）３３を介したイオン注入法等を用いて、低濃度Ｎ型エピタキシャル層２内にＰ型の不純物を注入し、低濃度Ｐ型拡散層６を形成する。
【００１９】
次に、図２（ｈ）に示す様に、モリブデン，ニッケル、又はチタン等からなる金属電極７を低濃度Ｎ型エピタキシャル層２の表面上に設ける。この時、低濃度Ｎ型エピタキシャル層２と金属電極７とでショットキ接合Ｓが形成され、高濃度Ｐ型拡散層５と金属電極７とでオーミック接続Ｏが形成される。最後に、高濃度Ｎ型基板１上の低濃度Ｎ型エピタキシャル層２と相対する側に、オーミック接合されたアルミニウム，金、又は銀等からなる裏面電極層８を形成する。
【００２０】
なお、上記したＮ型拡散層４及び高濃度Ｐ型拡散層５を形成する手法についてイオン注入法を用いることについて説明したが、イオン注入法以外にも、固層拡散法，蒸着法，スパッタリング法、又はガス拡散法等シリコン中に不純物をドープできる手法であれば良い。
【００２１】
本実施例に係る半導体装置についてサージ電圧印加時の様子を図３を用いて説明する。
素子に対して高いサージ電圧が印加されると、素子中で降伏電圧が低い個所から導通するが、本実施例では、整流領域の高濃度Ｐ型拡散層５の低濃度Ｎ型エピタキシャル層２側の先端には周囲の低濃度Ｎ型エピタキシャル層２よりも高不純物濃度を有するＮ型拡散層４を配置しており、該Ｎ型拡散層４は周囲の低濃度Ｎ型エピタキシャル層２と比較してｐｎ接合の濃度勾配が大きい。故に降伏電圧については、高濃度Ｐ型拡散層５とＮ型拡散層４との間のｐｎ接合は、ショットキ接合（ｐｎ接合がショットキ接合より降伏電圧が低いことは図４参照。）及び高濃度Ｐ型拡散層５と低濃度Ｎ型エピタキシャル層２の間のｐｎ接合よりも低くなり、高いサージ電圧が印加された場合、最も降伏電圧が低い高濃度Ｐ型拡散層５とＮ型拡散層４との間のｐｎ接合から降伏し、サージ電流が流れることになる。図３ではサージ電圧印加時の様子を模式的に表している。該図に示す様に、サージ電流はＮ型拡散層４を経由して高濃度Ｐ型拡散層５に流れる。従って、ショットキ接合Ｓ及びガードリング部のｐｎ接合Ｚ２にはサージ電流は流れない。
【００２２】
本実施例によれば、ショットキ接合と、ガードリング部及び整流領域に設けられるｐｎ接合とを併せて備えていることから、ｐｎ接合よりも降伏電圧が高いショットキ接合にはサージ電圧印加時にサージ電流は流れないようになり、ｐｎ接合に流れる様になる。よって、ショットキ接合にサージ電流は流れず、整流特性は劣化しなくなる。
【００２３】
更に本実施例では、ガードリング部及び整流領域に設けられるｐｎ接合について、ガードリング部に設けられるｐｎ接合Ｚ２には、Ｎ型拡散層４を設けず、整流領域に設けられるｐｎ接合Ｚ１にＮ型拡散層４を設けｐｎ接合の濃度勾配を大きくさせることで、ｐｎ接合の中でも、整流領域のｐｎ接合の降伏電圧を低下させている。整流領域のｐｎ接合の降伏電圧をガードリング部のｐｎ接合より低くすることにより、上記のショットキ接合にサージ電流が流れなくなったことに加えて、更にガードリング部にもサージ電流が流れない様にしている。尚、ｐｎ接合の濃度勾配を大きくさせる手段は拡散層を先端に設けることに限られず、他の代替手段を用いることも可能である。
【００２４】
ガードリング部における高濃度Ｐ型拡散層５は、金属製である金属電極７に一部しか接触しておらず、全体が接触する整流領域と比較して、熱伝導率が高い金属製電極内を熱が図３中左右方向に伝導させる程度が低く、放熱の程度が小さい。よって、放熱性が低いガードリング領域にサージ電流が流れると、素子に熱が溜まり素子の温度上昇につながってしまい、性能の低下や寿命の減少といった信頼性の低下等の問題が生ずることになる。しかし、本実施例によれば、整流領域のｐｎ接合の降伏電圧をガードリング部のｐｎ接合より下げており、ガードリング領域のｐｎ接合にサージ電圧印加時のサージ電流は流れない。よって、素子の温度上昇を回避でき、信頼性を向上させること等ができる。
【００２５】
また、ガードリング領域は整流領域と比較して電界集中部位となり易い。係る部分の降伏電圧が整流領域と比較して低い又は同等程度だと、降伏した上で集中的にサージ電流が流れ温度が高くなってしまう。放熱性の低いガードリング領域で温度が上がる状態は半導体装置にとって、信頼性低下の観点からは著しく好ましくない結果を生じることになる。従って、ガードリング部では降伏させないことが重要となる。
【００２６】
本実施例では、上記の様にガードリング部にサージ電流を流れない様にすることが可能である。よって、信頼性を向上させることが可能となる。
【００２７】
また、降伏電圧を低くした整流領域のｐｎ接合部を複数設けることで、サージ電流がガードリング部やショットキ接合に流れる確率をより低減できると共に、サージ電流の集中を防ぎ、素子自体の破壊に至りにくくしている。
【００２８】
また、本実施例ではショットキ接合部分に低濃度Ｐ型拡散層６を設けている。低濃度Ｐ型拡散層６を設けたショットキ接合部分のバンド構造は、図５のような構造となる。低濃度Ｐ型拡散層６により、ショットキ接合面におけるキャリア移動に対する障壁の高さ自体を調整することができ、障壁のピーク位置をシリコン内部（低濃度Ｐ型拡散層６内部）に形成することができる。障壁のピーク位置をシリコン内部に形成することでバンドの厚み（図５中の領域Ａ）を増すことができトンネル電流等による漏れ電流の増加を防ぎ、更に半導体表面の汚染等の影響を受けにくくすることができるため、特性が安定する。
【００２９】
また、シート抵抗を４０ｋΩ／□以上とすることで理想係数ｎ値を１に近付けることができ、理想的なＩ−Ｖ特性を示すショットキ接合とすることができる。よって、再結合電流も少なくなり、高効率となる。
【実施例２】
【００３０】
実施例２について図６を用いて説明する。本実施例では、実施例１で説明した内容に、更にガードリングの外側にチャネルストッパ４１を設けている。それ以外の構成については実施例１と同様であり、ここでの詳細説明は省略する。
【００３１】
高濃度Ｐ型拡散層５と逆極性のＮ型拡散層であるチャネルストッパ４１を設けることで、高濃度Ｐ型拡散層５から伸びてきた空乏層を抑えることができるため、シリコン側面９に空乏層が到達するのを防止し、シリコン側面９を保護できる。
【００３２】
また、Ｎ型拡散層であるチャネルストッパ４１は、実施例１内で説明した製造工程のうちでＮ型拡散層４と同様に絶縁膜（シリコン酸化膜）３１を介して形成できるため、新たに工程が増えることはなく、製造負担の増加につながらない。
【実施例３】
【００３３】
実施例３について図７を用いて説明する。本実施例では、上記各実施例で説明した半導体装置をオルタネータダイオードに搭載している。上記各実施例で説明した半導体装置に相当する半導体チップ１２０の一端側では、Ｐｂ−Ｓｎ系または、鉛を使用しない接合材料１２１により支持電極体１３０中央部の台座１３１で、半導体チップ１２０と支持電極体１３０が電気的に接合されている。台座１３１の周囲には、溝１３２が形成されており、該溝円環状に形成された溝１３２の外周側は外周側壁１３６となっており、外周側壁１３６は外周側の放熱板１３８の丸孔に圧入されている。即ち、オルタネータダイオードは放熱板１３８に圧入された状態で固定されており、放熱板１３８に圧入されることで放熱特性を高めることが可能となる。台座１３１は、支持電極体１３０の外周側壁１３６よりも下述するリード電極１３５側で半導体チップ１２０の搭載を可能にしている。
【００３４】
半導体チップ１２０の他端側には、Ｐｂ−Ｓｎ系または、鉛を使用しない接合材料１２２を介してリード電極１３５が半導体チップ１２０の中央部分で電気的に接合されている。鉛を使用しない半田を使用することで、環境への負荷を軽減できる。
【００３５】
上記の様に半導体チップ１２０の上下両端面側に電極体を配置し、電極体間が接合材料１２１と半導体チップ１２０を介して通電される様になっている。
【００３６】
そして、半導体チップ１２０と半田部分を覆う様に、支持電極体１３０の台座１３１，溝１３２及び外周側壁１３６の一部、リード電極１３５の半導体チップ１２０との接合部であるリード電極の基体１３３とを、樹脂１３７によって封止している。溝１３２を設けることで、成形した樹脂の固定を強固にでき、樹脂の脱落を防止できる。樹脂封止することで、支持電極体１３０を放熱板１３８へ圧入する際の応力集中が緩和でき、機械的ストレス及び熱的ストレスに対するオルタネータダイオードの信頼性が高まる。
【００３７】
本実施例の様に、上記各実施例で説明した半導体装置を用いることで、使用時の温度上昇に対する信頼性を高めることができる。特に、本実施例の様に、オルタネータダイオードに半導体装置を用いる場合、使用時に高温になるため、耐熱特性の向上は大きな課題となる。故に、温度上昇を回避でき、信頼性を向上できる半導体装置を用いることは有益である。また、オルタネータダイオード自体についても、熱ストレス対策が大きな課題となるが、図６に示す実施例を採用することにより、使用温度範囲の拡大、熱ストレスに対する疲労寿命の向上に繋がる。
【００３８】
また、溝１３２を形成することにより、支持電極体１３０を放熱板１３８へ圧入する際の半導体チップに集中する応力を低減でき、更に溝１３２を図６に示す様に、台座内部に向かうに連れて内周側に入る様に形成することで、樹脂の脱落を防止することができる。
【実施例４】
【００３９】
実施例４について図８を用いて説明する。本実施例に係る回転電機系は、回転子に設けられる回転子巻線４８及び回転子と所定の間隙をもって対抗する固定子に設けられ、発生した３相の交流電流を取り出す固定子巻線４９と、該各相の固定子巻線４９に接続されるダイオード４２〜４７として働く上記実施例で説明した半導体装置と、該半導体装置の直流側と接続されるレギュレータ５０と、同じく半導体装置の直流側と接続される負荷５１と、レギュレータ５０及び負荷５１と接続されるバッテリ５２から構成される。レギュレータ５０はバッテリ５２の電圧値に基づき、回転子巻線４８に供給する電流を制御する。
本明細書において回転電機系とは、回転子巻線・固定子巻線を有する回転電機と、固定子巻線に接続されるダイオードとを少なくとも具備するものを指す。当然、これ以上の構成が付加されることを排除するものではない。また、上記では回転電機は発電機を意図して記載しているが、他の電源が存在し、上記の回転電機をモータとして負荷駆動用に用いることも可能である。
【００４０】
また負荷５１の種類としては、種々のものが考えられ、自動車に搭載する場合にはカーエアコン・カーステレオ・車内照明・オーディオ等があり、特にハイブリッドや電気自動車については駆動モータが接続されることも想定され得るものである。自動車に関わらず、車輌一般にも好適である。
【００４１】
本実施例に示す様に、上記した半導体装置は回転電機系や更に該回転電機系を搭載する車輌等にも適用可能である。
【符号の説明】
【００４２】
１  高濃度Ｎ型基板
２  低濃度Ｎ型エピタキシャル層
４  Ｎ型拡散層
５  高濃度Ｐ型拡散層
６  低濃度Ｐ型拡散層
７  金属電極
８  裏面電極層
９  シリコン側面
３１，３２，３３  絶縁膜（シリコン酸化膜）
４１  チャネルストッパ
４２〜４７  ダイオード
４８  回転子巻線
４９  固定子巻線
５０  レギュレータ
５１  負荷
５２  バッテリ
１２０  半導体チップ
１２１，１２２  半田（接合材料）
１３０  支持電極体
１３１  台座
１３２  溝
１３３  基体
１３４  外周側壁
１３５  リード電極
１３６  外周側壁
１３７  樹脂
１３８  放熱板
【図１】
2012174878.tif 000003
【図２】
2012174878.tif 000004
【図３】
2012174878.tif 000005
【図４】
2012174878.tif 000006
【図５】
2012174878.tif 000007
【図６】
2012174878.tif 000008
【図７】
2012174878.tif 000009
【図８】
2012174878.tif 000010