(57)【要約】【課題】ＳＯＩと呼ばれる半導体構成体を含む半導体装置において、半導体構成体の半導体基板の下面をグランド電位とするための回路設計に制約を受けにくいようにする。【解決手段】多層プリント配線板１２と、この多層プリント配線板１２の下面側に設けられた凹部１５内にフェースアップ方式で搭載されたＳＯＩと呼ばれる半導体構成体３１とを備えている。そして、半導体構成体３１は、その半導体基板３３の下面中央部がその下に配置された導電性接着剤層４３を介してプリント配線板１のグランド配線３に接続されていることにより、プリント配線板１上に実装されている。この場合、グランド用の引き回し線をほとんど考慮する必要がなく、したがって半導体構成体３１の半導体基板３３の下面をグランド電位とするための回路設計に制約を受けにくいようにすることができる。【選択図】図１
2012174950.tif 000002
【特許請求の範囲】
【請求項１】
グランド配線および前記グランド配線以外の配線が設けられた回路基板と、
一方の面に凹部を有する多層基板と、
前記凹部に収容され、ＳＯＩ基板を有する半導体構成体と、
を具備し、
前記多層基板の前記一方の面における前記凹部以外に設けられた配線は第１の接合部材を介して前記回路基板の前記配線に接続され、
前記ＳＯＩ基板は第２の接合部材を介して前記回路基板の前記グランド配線に接続されていることを特徴とする半導体装置。
【請求項２】
請求項１に記載の発明において、前記ＳＯＩ基板は、半導体基板、絶縁膜および集積回路部を含み、
前記多層基板の前記一方の面における前記凹部に対応する位置に設けられた配線と、前記半導体構成体に設けられた配線と、が第３の接合部材を介して電気的に接続され、
前記第１の接合部材は半田であり、前記第２の接合部材は導電性接着剤であり、前記第３の接合部材は半田バンプであることを特徴とする半導体装置。
【請求項３】
請求項２に記載の発明において、前記半導体構成体は、前記集積回路部上に設けられた外部接続用電極、該外部接続用電極の周囲に設けられた封止膜および前記外部接続用電極上に設けられた前記半田バンプを有し、前記半田バンプが前記多層基板のうち凹部内に露出された配線に接続されていることにより、前記多層基板の凹部内にフェースアップ方式で搭載されていることを特徴とする半導体装置。
【請求項４】
請求項１乃至３のいずれか一項に記載の発明において、前記半導体構成体の下面は前記多層基板の下面よりも上側に位置していることを特徴とする半導体装置。
【請求項５】
請求項１乃至４のいずれか一項に記載の発明において、前記多層基板上に電子部品が前記多層基板の最上層の配線に半田層を介して接続されて設けられていることを特徴とする半導体装置。
【請求項６】
請求項５に記載の発明において、前記多層基板上にシールドカバーが前記電子部品を覆うように設けられ、且つ、前記シールドカバーの下端部は前記多層基板の最上層のグランド配線に半田層を介して接続されていることを特徴とする半導体装置。
【請求項７】
グランド配線および前記グランド配線以外の配線が設けられた回路基板と、
一方の面に凹部を有する多層基板と、
前記凹部に収容され、ＳＯＩ基板を有する半導体構成体と、
を準備し、
前記多層基板の前記一方の面における前記凹部以外に設けられた配線を、第１の接合部材を介して前記回路基板の前記配線に接続し、且つ、前記ＳＯＩ基板を、第２の接合部材を介して前記回路基板の前記グランド配線に接続することを特徴とする半導体装置の製造方法。
【請求項８】
請求項７に記載の発明において、前記ＳＯＩ基板は、半導体基板、絶縁膜および集積回路部を含み、
前記多層基板の前記一方の面における前記凹部に対応する位置に設けられた配線と、前記半導体構成体に設けられた配線と、を第３の接合部材を介して電気的に接続し、
前記多層基板の前記一方の面の前記凹部以外に設けられた配線を、第１の接合部材を介して前記回路基板の前記配線に接続し、且つ、前記ＳＯＩ基板を、第２の接合部材を介して前記回路基板の前記グランド配線に接続する工程は、前記回路基板の配線のランド上に前記第１の接合部材を塗布し、且つ、前記回路基板のグランド配線のランド上に前記第２の接合部材を塗布し、リフローを行う工程を含むことを特徴とする半導体装置の製造方法。
【請求項９】
請求項８に記載の発明において、前記第１の接合部材は半田であり、前記第２の接合部材は導電性接着剤、半田のいずれかであり、前記第３の接合部材は半田バンプであることを特徴とする半導体装置の製造方法。
【請求項１０】
請求項９に記載の発明において、前記半導体構成体は、前記集積回路部上に設けられた外部接続用電極、該外部接続用電極の周囲に設けられた封止膜および前記外部接続用電極上に設けられた前記半田バンプを有し、前記半田バンプを前記多層基板のうち前記凹部内に露出された配線に接続することにより、前記多層基板の凹部内に前記半導体構成体を搭載することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
従来の半導体装置には、ＣＳＰ(chip size package)と呼ばれる半導体構成体を該半導体構成体よりもサイズの大きいベース板上に固着したものがある（例えば、特許文献１参照）。この場合、半導体構成体の周囲におけるベース板上には絶縁層が設けられている。半導体構成体および絶縁層上には上層絶縁膜が設けられている。上層絶縁膜上には上層配線が半導体構成体の外部接続用電極に接続されて設けられている。上層配線のランドを除く上層絶縁膜の上面には上層オーバーコート膜が設けられている。上層配線のランド上には半田バンプが設けられている。
【０００３】
この場合、半導体構成体は、ＳＯＩ(silicon on insulator)と呼ばれるもので、半導体基板上に絶縁膜が設けられ、絶縁膜上に薄膜トランジスタを形成してなる集積回路部が設けられたものからなっている。この半導体構成体では、集積回路部の特性上、半導体基板の電位の安定化を図るために、半導体基板の裏面（回路形成面と逆の面）をグランド電位となるようにする必要がある。
【０００４】
このため、上記従来の半導体装置では、ベース板の上面にグランド層が設けられている。グランド層の上面には絶縁性接着層を介して半導体構成体が設けられている。グランド層は、絶縁層に設けられた上下導通部材を介して、グランド用の上層配線に接続されている。そして、半導体構成体の半導体基板の下面は、絶縁性接着層に設けられた接続電極を介してグランド層の上面に接続されている。これにより、半導体基板の下面（裏面）はグランド電位となるようになっている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−３５９８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来の半導体装置では、半導体構成体の半導体基板の下面を、絶縁性接着層に設けられた接続電極、ベース板の上面に設けられたグランド層および絶縁層に設けられた上下導通部材を介して、グランド用の上層配線に接続しているので、当該グランド用の引き回し線が半導体構成体の下面側から半導体構成体の上面側に亘って引き回され、その回路設計に制約を受けるという問題がある。
【０００７】
そこで、この発明は、半導体構成体の半導体基板をグランド電位とするための回路設計に制約を受けにくいようにすることができる半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
請求項１に記載の発明に係る半導体装置は、グランド配線および前記グランド配線以外の配線が設けられた回路基板と、一方の面に凹部を有する多層基板と、前記凹部に収容され、ＳＯＩ基板を有する半導体構成体と、を具備し、前記多層基板の前記一方の面における前記凹部以外に設けられた配線は第１の接合部材を介して前記回路基板の前記配線に接続され、前記ＳＯＩ基板は第２の接合部材を介して前記回路基板の前記グランド配線に接続されていることを特徴とするものである。
請求項７に記載の発明に係る半導体装置の製造方法は、グランド配線および前記グランド配線以外の配線が設けられた回路基板と、一方の面に凹部を有する多層基板と、前記凹部に収容され、ＳＯＩ基板を有する半導体構成体と、を準備し、前記多層基板の前記一方の面における前記凹部以外に設けられた配線を、第１の接合部材を介して前記回路基板の前記配線に接続し、且つ、前記ＳＯＩ基板を、第２の接合部材を介して前記回路基板の前記グランド配線に接続することを特徴とするものである。
【発明の効果】
【０００９】
この発明によれば、半導体構成体のＳＯＩ基板を第２の接合部材を介して回路基板のグランド配線に接続することにより、半導体構成体のＳＯＩ基板がグランド電位となるようにしているので、当該グランド用の引き回し線をほとんど考慮する必要がなく、したがって半導体構成体のＳＯＩ基板をグランド電位とするための回路設計に制約を受けにくいようにすることができる。
【図面の簡単な説明】
【００１０】
【図１】この発明の一実施形態としての半導体装置の断面図。
【図２】図１に示す半導体装置の製造方法の一例において、当初準備したものの断面図。
【図３】図２に続く工程の断面図。
【図４】図３に続く工程の断面図。
【図５】図４に続く工程の断面図。
【図６】図５に続く工程の断面図。
【図７】図６に続く工程の断面図。
【図８】図７に続く工程の断面図。
【図９】図８に続く工程の断面図。
【発明を実施するための形態】
【００１１】
図１はこの発明の一実施形態としての半導体装置の断面図を示す。この半導体装置では、簡単に説明すると、プリント配線板（回路基板）１上に、多層プリント配線板（多層基板）１２および半導体構成体３１を含む半導体装置本体１１が設けられ、多層プリント配線板１２上に２つのチップ部品（電子部品）５１が設けられ、多層プリント配線板１２上にシールドカバー６１が２つのチップ部品５１を覆うように設けられている。
【００１２】
まず、プリント配線板１について説明する。プリント配線板１はガラス布基材エポキシ系樹脂等からなる平面方形状の絶縁基板２を備えている。絶縁基板２の上面には銅等からなるグランド配線３およびそれ以外の配線４が設けられている。この場合、図１において、配線４のランドはグランド配線３のランドの周囲に配置されている。グランド配線３のランドおよび配線４のランドを除く絶縁基板２の上面にはソルダーレジスト等からなるオーバーコート膜５が設けられ、グランド配線３のランドおよび配線４のランドはオーバーコート膜５に設けられた第１の開口部６および第２の開口部７を介して露出されている。
【００１３】
次に、半導体装置本体１１について説明する。この半導体装置本体１１は平面方形状の多層プリント配線板（多層基板）１２を備えている。多層プリント配線板１２は複数例えば６枚の絶縁基板１３とそれよりも１つ多い数の配線１４とが交互に積層された構造となっている。この場合、絶縁基板１３はガラス布基材エポキシ系樹脂等からなっている。配線１４は銅等からなっている。ここで、最上層の配線は、最上層グランド配線１４ａとそれ以外の最上層配線１４ｂとからなっている。最上層グランド配線１４ａの最外部は方形枠状となっている。
【００１４】
多層プリント配線板１２の下面側中央部には平面方形状の凹部１５が設けられている。この場合、凹部１５は下側の４枚の絶縁基板１３に設けられているので、下から５枚目の絶縁基板１３の下面の凹部１５に位置する所の配線１４は露出されてしまう。この露出された配線１４を含む下から５枚目の絶縁基板１３の下面にはソルダーレジスト等からなるオーバーコート膜１６が設けられている。当該露出された配線１４のランドに対応する部分におけるオーバーコート膜１６には開口部１７が設けられている。
【００１５】
多層プリント配線板１２において、最上層グランド配線１４ａおよび最上層配線１４ｂを含む最上層の絶縁基板１３の上面にはソルダーレジスト等からなる上層オーバーコート膜１８が設けられている。最上層グランド配線１４ａの最外部および最上層配線１４ｂのランドに対応する部分における上層オーバーコート膜１８には第３の開口部１９および第４の開口部２０が設けられている。
【００１６】
多層プリント配線板１２の凹部１５以外の部分において、最下層の配線１４を含む最下層の絶縁基板１３の下面にはソルダーレジスト等からなる下層オーバーコート膜２１が設けられている。最下層の配線１４のランドに対応する部分における下層オーバーコート膜２１には開口部２２が設けられている。ここで、凹部１５に対応する部分における下層オーバーコート膜２１には、凹部１５の下部を実質的に構成する開口部が設けられている。すなわち、凹部１５は、実質的には、下側の４枚の絶縁基板１３および下層オーバーコート膜２１に設けられている。
【００１７】
凹部１５内においてオーバーコート膜１６下には半導体構成体３１が配置されている。この半導体構成体３１は、一般的にはＣＳＰと呼ばれるものであり、ＳＯＩ基板３２を備えている。ＳＯＩ基板３２とは、シリコン基板と表面シリコン層との間に酸化シリコン等を挿入した構造の基板である。トランジスタの寄生容量を減らせるので、動作速度の向上や消費電力の削減に効果がある。
【００１８】
具体的には、ＳＯＩ基板３２は、シリコンからなる平面方形状の半導体基板３３の上面に酸化シリコン等からなる絶縁膜３４が設けられ、絶縁膜３４の上面に半導体基板３３と同様にシリコンからなる半導体層６５が設けられ、半導体層６５の上面に薄膜トランジスタを形成してなる集積回路部３５が設けられた構造となっている。なお、半導体層６５と集積回路部３５は別体でもよいし、一体でもよい。
【００１９】
集積回路部３５の上面周辺部にはアルミニウム系金属等からなる複数の接続パッド３６が集積回路部３５に接続されて設けられている。接続パッド３６の中央部を除く集積回路部３５の上面には、詳細には図示していないが、パッシベーション膜および樹脂保護膜の２層からなる絶縁膜３７が設けられている。絶縁膜３７の上面には銅等からなる複数の配線３８が設けられている。配線３８の一端部は、絶縁膜３７に設けられた開口部を介して接続パッド３６に接続されており、他端部はランドとなっている。
【００２０】
配線３８のランド上面には銅からなる柱状の外部接続用電極３９が設けられている。配線３８を含む絶縁膜３７の上面において外部接続用電極３９の周囲にはシリカフィラーを含むエポキシ系樹脂等からなる封止膜４０が設けられている。外部接続用電極３９の上面には半田バンプ（第３の接合部材）４１が設けられている。
【００２１】
そして、半導体構成体３１は、その半田バンプ４１がオーバーコート膜１６の開口部１７を介して露出された配線１４のランドに接合されていることにより、凹部１５内においてオーバーコート膜１６下にフェースアップ方式で搭載されている。この状態では、半導体構成体３１の下面は下層オーバーコート膜２１の下面よりも上側に位置している。
【００２２】
そして、半導体装置本体１１は、多層プリント配線板１２の最下層の配線１４のランドがプリント配線板１のオーバーコート膜５の第２の開口部７内およびその上方に設けられた半田層（第１の接合部材）４２を介して配線４のランドに接合され、且つ、半導体構成体３１の半導体基板３３の下面中央部がその下に配置された導電性接着剤層（第２の接合部材）４３を介してプリント配線板１のオーバーコート膜５の第１の開口部６を介して露出されたグランド配線３のランドに接合されていることにより、プリント配線板１上に実装されている。
【００２３】
導電性接着剤層４３は、銀、銅、カーボン等からなる導電性粒子をエポキシ系樹脂等の熱硬化性樹脂からなるバインダー中に分散させたものからなっている。そして、この状態では、半導体構成体３１の半導体基板３３の下面は導電性接着剤層４３を介してプリント配線板１のグランド配線３に接続されていることにより、グランド電位となるようになっている。
【００２４】
次に、チップ部品５１について説明する。チップ部品５１はコンデンサや抵抗等からなっている。そして、チップ部品５１は、その両電極５２、５３が上層オーバーコート膜１８の第４の開口部２０内およびその上方に設けられた半田層５４を介して多層プリント配線板１２の最上層配線１４ｂのランドに接続されていることにより、上層オーバーコート膜１８上に搭載されている。
【００２５】
次に、シールドカバー６１について説明する。シールドカバー６１はアルミニウム等の金属からなり、有頭角筒状のカバー本体６２の下端部にフランジ部６３が設けられたものからなっている。そして、シールドカバー６１は、そのフランジ部６３の下面が上層オーバーコート膜１８の第３の開口部１９内およびその上方に設けられた半田層６４を介して最上層グランド配線１４ａの最外部に接続されていることにより、上層オーバーコート膜１８上に設けられている。この状態では、２つのチップ部品５１は、シールドカバー６１によって覆われ、外部と電磁的に遮断されている。
【００２６】
以上のように、この半導体装置では、半導体構成体３１の半導体基板３３の下面をその下に配置された導電性接着剤層４３を介してプリント配線板１のグランド配線３に接続することにより、半導体構成体３１の半導体基板３３の下面がグランド電位となるようにしているので、当該グランド用の引き回し線をほとんど考慮する必要がなく、したがって半導体構成体３１の半導体基板３３の下面をグランド電位とするための回路設計に制約を受けにくいようにすることができる。
【００２７】
次に、半導体装置の製造方法の一例について説明する。まず、プリント配線板１、多層プリント配線板１２、半導体構成体３１、２つのチップ部品５１およびシールドカバー６１を準備する。この場合、多層プリント配線板１２の下面側中央部には凹部１５が設けられている。また、半導体構成体３１は半田バンプ４１を備えている。
【００２８】
次に、図２に示すように、多層プリント配線板１２の上下を反転させて凹部１５を上側とした状態において、多層プリント配線板１２の凹部１５内に、上下を反転させて半田バンプ４１を下側とした状態の半導体構成体３１を位置合わせしてただ単に配置する。次に、図３に示すように、リフローを行うと、半導体構成体３１の半田バンプ４１がオーバーコート膜１６の開口部１７を介して露出された配線１４に接合されることにより、多層プリント配線板１２の凹部１５内におけるオーバーコート膜１６上に半導体構成体３１をフェースダウン方式で搭載する。
【００２９】
次に、多層プリント配線板１２の上下を反転させると、図４に示すように、凹部１５が下側となり、この凹部１５内に半導体構成体３１がフェースアップ方式で搭載された状態となる。次に、図５に示すように、上層オーバーコート膜１８の第３、第４の開口部１９、２０内およびその上方に、クリーム半田印刷機（スクリーン印刷機）によるスクリーン印刷法やディスペンサーを用いることにより、半田の粉末にフラックスを加えて適当な粘度にしたクリーム半田５４ａ、６４ａを塗布する。次に、図６に示すように、クリーム半田５４ａ上にチップ部品５１を位置合わせしてただ単に配置する。次に、クリーム半田６４ａ上にシールドカバー６１を位置合わせしてただ単に配置する。
【００３０】
次に、図７に示すように、リフローを行うと、チップ部品５１の両電極５２、５３が半田層５４を介して多層プリント配線板１２の最上層の配線１４ｂのランドに接合され、且つ、シールドカバー６１のフランジ部６３の下面が半田層６４を介して多層プリント配線板１２の最上層のグランド配線１４ａに接合されることにより、多層プリント配線板１２上にチップ部品５１およびシールドカバー６１が搭載される。
【００３１】
次に、図８に示すように、プリント配線板１の上層オーバーコート膜５の第２の開口部７内およびその上方に、スクリーン印刷法やディスペンサーを用いることにより、クリーム半田４２ａを塗布する。次に、プリント配線板１の上層オーバーコート膜５の第１の開口部６内およびその上方に、ディスペンサーを用いることにより、未硬化状態の熱硬化性樹脂を含む導電性接着剤４３ａを塗布する。
【００３２】
次に、図９に示すように、クリーム半田４２ａおよび導電性接着剤４３ａ上に、図７に示す状態の半導体装置本体１１を位置合わせしてただ単に配置する。次に、図１に示すように、リフローを行うと、多層プリント配線板１２の最下層の配線１４が半田層４２を介してプリント配線板１の配線４のランドに接合され、且つ、導電性接着剤４３ａ中の熱硬化性樹脂が硬化し、半導体構成体３１の下面が導電性接着剤層４３を介してプリント配線板１のグランド配線３のランドに接合されることにより、プリント配線板１上に半導体装置本体１１が実装される。この場合、導電性接着剤中の熱硬化性樹脂を硬化させるための専用の工程を必要としない。かくして、図１に示す半導体装置が得られる。
【００３３】
なお、半田層４２の代わりに、多層プリント配線板１２の最下層の配線１４のランド下に半田バンプを予め設けておき、この半田バンプを介して、多層プリント配線板１２の最下層の配線１４をプリント配線板１の配線４のランドに接合するようにしてもよい。
【００３４】
以上、この発明の実施形態について説明したが、この発明は、これに限定されるものではなく、特許請求の範囲に記載された発明とその均等の範囲を含むものである。以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
【００３５】
（付記）
請求項１に記載の発明は、グランド配線および前記グランド配線以外の配線が設けられた回路基板と、
一方の面に凹部を有する多層基板と、
前記凹部に収容され、ＳＯＩ基板を有する半導体構成体と、
を具備し、
前記多層基板の前記一方の面における前記凹部以外に設けられた配線は第１の接合部材を介して前記回路基板の前記配線に接続され、
前記ＳＯＩ基板は第２の接合部材を介して前記回路基板の前記グランド配線に接続されていることを特徴とする半導体装置である。
【００３６】
請求項２に記載の発明は、請求項１において、前記ＳＯＩ基板は、半導体基板、絶縁膜および集積回路部を含み、
前記多層基板の前記一方の面における前記凹部に対応する位置に設けられた配線と、前記半導体構成体に設けられた配線と、が第３の接合部材を介して電気的に接続され、
前記第１の接合部材は半田であり、前記第２の接合部材は導電性接着剤であり、前記第３の接合部材は半田バンプであることを特徴とする半導体装置である。
【００３７】
請求項３に記載の発明は、請求項２に記載の発明において、前記半導体構成体は、前記集積回路部上に設けられた外部接続用電極、該外部接続用電極の周囲に設けられた封止膜および前記外部接続用電極上に設けられた前記半田バンプを有し、前記半田バンプが前記多層基板のうち凹部内に露出された配線に接続されていることにより、前記多層基板の凹部内にフェースアップ方式で搭載されていることを特徴とする半導体装置である。
【００３８】
請求項４に記載の発明は、請求項１乃至３のいずれか一項に記載の発明において、前記半導体構成体の下面は前記多層基板の下面よりも上側に位置していることを特徴とする半導体装置である。
【００３９】
請求項５に記載の発明は、請求項１乃至４のいずれか一項に記載の発明において、前記多層基板上に電子部品が前記多層基板の最上層の配線に半田層を介して接続されて設けられていることを特徴とする半導体装置である。
【００４０】
請求項６に記載の発明は、請求項５に記載の発明において、前記多層基板上にシールドカバーが前記電子部品を覆うように設けられ、且つ、前記シールドカバーの下端部は前記多層基板の最上層のグランド配線に半田層を介して接続されていることを特徴とする半導体装置である。
【００４１】
請求項７に記載の発明は、グランド配線および前記グランド配線以外の配線が設けられた回路基板と、
一方の面に凹部を有する多層基板と、
前記凹部に収容され、ＳＯＩ基板を有する半導体構成体と、
を準備し、
前記多層基板の前記一方の面における前記凹部以外に設けられた配線を、第１の接合部材を介して前記回路基板の前記配線に接続し、且つ、前記ＳＯＩ基板を、第２の接合部材を介して前記回路基板の前記グランド配線に接続することを特徴とする半導体装置の製造方法である。
【００４２】
請求項８に記載の発明は、請求項７に記載の発明において、前記ＳＯＩ基板は、半導体基板、絶縁膜および集積回路部を含み、
前記多層基板の前記一方の面における前記凹部に対応する位置に設けられた配線と、前記半導体構成体に設けられた配線と、を第３の接合部材を介して電気的に接続し、
前記多層基板の前記一方の面の前記凹部以外に設けられた配線を、第１の接合部材を介して前記回路基板の前記配線に接続し、且つ、前記ＳＯＩ基板を、第２の接合部材を介して前記回路基板の前記グランド配線に接続する工程は、前記回路基板の配線のランド上に前記第１の接合部材を塗布し、且つ、前記回路基板のグランド配線のランド上に前記第２の接合部材を塗布し、リフローを行う工程を含むことを特徴とする半導体装置の製造方法である。
【００４３】
請求項９に記載の発明は、請求項８に記載の発明において、前記第１の接合部材は半田であり、前記第２の接合部材は導電性接着剤、半田のいずれかであり、前記第３の接合部材は半田バンプであることを特徴とする半導体装置の製造方法である。
【００４４】
請求項１０に記載の発明は、請求項９に記載の発明において、前記半導体構成体は、前記集積回路部上に設けられた外部接続用電極、該外部接続用電極の周囲に設けられた封止膜および前記外部接続用電極上に設けられた前記半田バンプを有し、前記半田バンプを前記多層基板のうち前記凹部内に露出された配線に接続することにより、前記多層基板の凹部内に前記半導体構成体を搭載することを特徴とする半導体装置の製造方法である。
【符号の説明】
【００４５】
１  プリント配線板（回路基板）
２  絶縁基板
３  グランド配線
４  配線
５  オーバーコート膜
１１  半導体装置本体
１２  多層プリント配線板（多層基板）
１３  絶縁基板
１４  配線
１４ａ  グランド配線
１４ｂ  配線
１５  凹部
１６  オーバーコート膜
１８  上層オーバーコート膜
２１  下層オーバーコート膜
３１  半導体構成体
３２  ＳＯＩ基板
３３  半導体基板
３４  絶縁膜
３５  集積回路部
３６  接続パッド
３７  絶縁膜
３８  配線
３９  外部接続用電極
４０  封止膜
４１  半田バンプ（第３の接合部材）
４２  半田層（第１の接合部材）
４３  導電性接着剤層（第２の接合部材）
５１  チップ部品
５４  半田層
６１  シールドカバー
６４  半田層
６５  半導体層
【図１】
2012174950.tif 000003
【図２】
2012174950.tif 000004
【図３】
2012174950.tif 000005
【図４】
2012174950.tif 000006
【図５】
2012174950.tif 000007
【図６】
2012174950.tif 000008
【図７】
2012174950.tif 000009
【図８】
2012174950.tif 000010
【図９】
2012174950.tif 000011