(57)【要約】【課題】第２のバスに接続された複数の制御手段が第１のバスに接続されたメモリにアクセスする構成において，該制御手段に搭載するバッファメモリを省減しつつ，該制御手段による既定の処理のリアルタイム性を確保することのできるバス間接続装置及びこれを備えた画像処理装置を提供すること。【解決手段】バスマスタ２０各々から送信されるＤＲＡＭ１０ａへのアクセス要求をキューイングバッファ３１に蓄積して順次処理すると共に，バスマスタ２０各々から送信されるＤＲＡＭ１０ａへのアクセス要求のうちリアルタイム性が要求される既定の処理に対応する既定のアクセス要求を，キューイングバッファ３１をバイパスするバイパス経路３２で伝送することにより該キューイングバッファ３１に蓄積された他のアクセス要求に優先して処理する。【選択図】図１
2012027577.tif 000002
【特許請求の範囲】
【請求項１】
各種の電子データを記憶するメモリが接続された第１のバスと前記メモリにアクセスする複数の制御手段が接続された第２のバスとを接続すると共に，前記制御手段各々から前記メモリへのアクセスを制御するバス間接続装置であって，
前記制御手段各々から送信される前記メモリへのアクセス要求をキューイングバッファに蓄積して順次処理するキューイング手段と，
前記制御手段各々から送信される前記メモリへのアクセス要求のうちリアルタイム性が要求される既定の処理に対応する既定のアクセス要求を，前記キューイングバッファをバイパスさせて該キューイング手段で処理される他のアクセス要求に優先して処理するバイパス処理手段と，
を備えてなることを特徴とするバス間接続装置。
【請求項２】
前記バイパス処理手段が，
前記制御手段各々から送信される前記アクセス要求が前記既定のアクセス要求である場合は，該アクセス要求を前記バッファメモリをバイパスするためのバイパス経路に入力し，前記既定のアクセス要求でない場合は，該アクセス要求を前記バッファメモリに入力する入力先切替手段と，
前記バイパス経路に入力されたアクセス要求が処理されている間，前記キューイング手段によるアクセス要求の処理を停止させるキューイング停止手段と，
を含んでなる請求項１に記載のバス間接続装置。
【請求項３】
前記電子データに画像データが含まれ，前記既定の処理が前記メモリに記憶された画像データに基づいて画像形成を行う印字出力，及び／又は原稿から画像データを読み取って前記メモリに記憶させる画像読取処理である請求項１又は２のいずれかに記載のバス間接続装置。
【請求項４】
請求項３に記載のバス間接続装置を備えてなる画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，メモリが接続された第１のバスと複数の制御手段が接続された第２のバスとを接続すると共に，その制御手段各々からメモリへのアクセスを制御するバス間接続装置に関し，特に，制御手段各々から送信されるアクセス要求のうちリアルタイム性が要求される処理に対応するアクセス要求を優先的に処理するための技術に関するものである。
【背景技術】
【０００２】
従来から，複写機，プリンタ装置，ファクシミリ装置，スキャナ装置，これらの複合機などの画像処理装置には，画像データや設定パラメータ情報などの各種データを記憶するメモリが設けられる。画像処理装置に搭載された各種の制御手段はこのメモリにアクセスしてデータの読み書きを行う。
例えば，スキャナを制御する制御手段は，スキャナによって原稿から読み取った画像データをメモリに記憶させる。また，画像形成部を制御する制御手段は，メモリに記憶された画像データを読み出して画像形成部によって印字出力する。さらに，ファクシミリ通信部を制御する制御手段は，メモリに記憶された画像データをファクシミリ通信により外部のファクシミリ装置に送信する。なお，これらの処理は画像処理装置のメインＣＰＵによって実行されるものであってもよい。以下，このように各種の処理の実行に伴ってメモリにアクセスする制御手段をバスマスタと称する。
【０００３】
ここに，図２は，従来の画像処理装置におけるメモリアクセスの制御手法の一例を説明するためのブロック図である。
図２に示すように，画像処理装置において，ＤＲＡＭ１０ａ（メモリの一例）への画像データの書き込み及び読み出しを制御するメモリコントローラ１０が接続された第１のバス１１と，ＤＲＡＭ１０ａにアクセスする複数のバスマスタ２０（２０ａ，２０ｂ，２０ｃ…）が接続された第２のバス２１とは，その間に介在してこれらの間のデータ通信を制御するバスブリッジ３００によって接続されている。ここに，第１のバス１１及び第２のバス２１はバスプロトコルが異なるものであって，バスブリッジ３００はその異なるバスプロトコル間のデータ変換を行うことにより相互間のデータ通信を実現する。
バスブリッジ３００は，複数のバスマスタ２０からのアクセス要求を蓄積するキューイングバッファ３０１を備えており，該キューイングバッファ３０１に蓄積されたアクセス要求を予め定められた規則に従って順次処理するキューイング処理を実行する。このようなバスブリッジを備える構成は例えば特許文献１にも開示されている。なお，バスブリッジ３００は，複数のアクセス要求を直列又は並列に処理するものであってよい。
例えば，バスブリッジ３００は，バスマスタ２０ａからのアクセス要求に応じて該バスマスタ２０ａからＤＲＡＭ１０ａへのアクセスを実行させているとき，他のバスマスタ２０ｂ，２０ｃからＤＲＡＭ１０ａへのアクセス要求が受信された場合，該アクセス要求をバスマスタ２０ａのアクセスが終了するまでキューイングバッファ３０１に蓄積する。そして，バスブリッジ３００は，バスマスタ２０ａのアクセスが終了すると，次にキューイングバッファ３０１に蓄積されたバスマスタ２０ｂ，２０ｃのアクセス要求を順に処理する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−２１５１５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら，バスマスタ２０各々からのアクセス要求をキューイングバッファ３０１に蓄積して順次処理する場合には，該バスマスタ２０各々によるＤＲＡＭ１０ａへのアクセスに対するレイテンシ（遅延時間）が大きくなり，該バスマスタ２０各々によって実行される処理のリアルタイム性を確保することができないおそれがある。例えば，リアルタイム性が要求され，レイテンシが許容されない印字処理などを実行することができないという問題が生じる。
なお，ＤＲＡＭ１０ａへのアクセスにレイテンシが生じる場合においても印字処理などのリアルタイム性が要求される処理を実行する方法として，例えばバスマスタ２０各々に，印字処理を実行するために必要な画像データを一時記憶することのできる十分な容量のバッファメモリを内蔵させておくことも考えられるが，このようなバッファメモリを設けることはコストアップの要因となり好ましくない。
従って，本発明は上記事情に鑑みてなされたものであり，その目的とするところは，第２のバスに接続された複数の制御手段が第１のバスに接続されたメモリにアクセスする構成において，該制御手段に搭載するバッファメモリを省減しつつ，該制御手段による既定の処理のリアルタイム性を確保することのできるバス間接続装置及びこれを備えた画像処理装置を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するために本発明は，各種の電子データを記憶するメモリが接続された第１のバスと前記メモリにアクセスする複数の制御手段が接続された第２のバスとを接続すると共に，前記制御手段各々から前記メモリへのアクセスを制御するバス間接続装置に適用されるものであって，前記制御手段各々から送信される前記メモリへのアクセス要求をキューイングバッファに蓄積して順次処理するキューイング手段と，前記制御手段各々から送信される前記メモリへのアクセス要求のうちリアルタイム性が要求される既定の処理に対応する既定のアクセス要求を，前記キューイングバッファをバイパスさせて該キューイング手段で処理される他のアクセス要求に優先して処理するバイパス処理手段とを備えてなることを特徴とするバス間接続装置として構成される。例えば，前記第１のバス及び前記第２のバスのバスプロトコルは異なるものである。
本発明によれば，前記既定の処理に対応する前記既定のアクセス要求を前記キューイングバッファを介することなく優先的に処理することができるため，該既定の処理についてリアルタイム性を確保することができる。そのため，リアルタイム処理を実現するための十分な容量のメモリを前記制御手段各々に設ける必要がなく低コスト化を実現することができる。
具体的に，前記バイパス処理手段は，前記制御手段各々から送信される前記アクセス要求が前記既定のアクセス要求である場合は，該アクセス要求を前記バッファメモリをバイパスするためのバイパス経路に入力し，前記既定のアクセス要求でない場合は，該アクセス要求を前記バッファメモリに入力する入力先切替手段と，前記バイパス経路に入力されたアクセス要求が処理されている間，前記キューイング手段によるアクセス要求の処理を停止させるキューイング停止手段とを含んでなることが考えられる。
例えば，前記電子データに画像データが含まれる場合，前記既定の処理は，前記メモリに記憶された画像データに基づいて画像形成を行う印字出力や原稿から画像データを読み取って前記メモリに記憶させる画像読取処理などであることが考えられる。そして，本発明は，このようなバス間接続装置を備えてなる画像処理装置の発明として捉えてもよい。
【発明の効果】
【０００７】
本発明によれば，前記既定の処理に対応する前記既定のアクセス要求を前記キューイングバッファを介することなく優先的に処理することができるため，該既定の処理についてリアルタイム性を確保することができる。そのため，リアルタイム処理を実現するための十分な容量のメモリを前記制御手段各々に設ける必要がなく低コスト化を実現することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施の形態に係る画像処理装置におけるメモリアクセス制御手法を説明するための要部ブロック図。
【図２】従来の画像処理装置におけるメモリアクセス制御手法を説明するための要部ブロック図。
【発明を実施するための形態】
【０００９】
以下添付図面を参照しながら，本発明の実施の形態について説明し，本発明の理解に供する。尚，以下の実施の形態は，本発明を具体化した一例であって，本発明の技術的範囲を限定する性格のものではない。
図１に示すように，本発明の実施の形態に係る画像処理装置Ｘは，画像データや設定パラメータ情報などの各種の電子データを記憶するＤＲＡＭ１０ａ（メモリの一例）を内蔵したメモリコントローラ１０と，メモリコントローラ１０のＤＲＡＭ１０ａにアクセスして該ＤＲＡＭ１０ａへのデータの書き込みやＤＲＡＭ１０ａからのデータの読み出しを行う複数のバスマスタ２０（２０ａ，２０ｂ，２０ｃ…）と，バスマスタ２０各々によるＤＲＡＭ１０ａへのアクセスを制御するバスブリッジ３０（バス間接続装置の一例）とを備えている。画像処理装置Ｘは，例えば複写機，プリンタ装置，ファクシミリ装置，スキャナ装置，これらの複合機などである。
画像処理装置Ｘにおいて，メモリコントローラ１０は第１のバス１１に接続されており，バスマスタ２０各々は第２のバス２１に接続されている。そして，第１のバス１１及び第２のバス２１は，バスブリッジ３０によって接続されている。第１のバス１１及び第２のバス２１のバスプロトコル等は同じであっても異なるものであってもよい。例えば，第１のバス１１は，ＡＲＭコアなどのプロセッサとメモリ等の接続に用いられるＡＨＢ（Advanced High Performance Bus）やＡＭＢＡ（Advanced Microcontroller Bus Architecture）等のシステムバスであることが考えられる。また，第２のバス２１はＥＩＳＡバスやＰＣＩバスなどであることが考えられる。第１のバス１１及び第２のバス２１のバスプロトコルが異なる場合，バスブリッジ３０はその異なるバスプロトコル間のデータ変換を行うことにより相互間のデータ通信を実現する。
【００１０】
バスマスタ２０各々は，例えば画像形成部，画像処理部，画像読取部などに設けられた制御回路（ＡＳＩＣ等）やメインＣＰＵ，ＤＭＡコントローラなど，画像処理装置Ｘに設けられる各種の制御手段である。バスマスタ２０各々は，ＤＲＡＭ１０ａに各種の電子データを書き込むため，或いは該ＤＲＡＭ１０ａから各種の電子データを読み出すため，メモリコントローラ１０に向けてアクセス要求を送信する。例えば，バスマスタ２０の一つであるメインＣＰＵが，ＤＲＡＭ１０ａに記憶された画像データを画像形成部に転送して印字出力させる際に，その内容に対応するアクセス要求をバスブリッジ３０に送信することが考えられる。
【００１１】
バスブリッジ３０は，バスマスタ２０各々からのアクセス要求が蓄積されるキューイングバッファ３１と，該キューイングバッファ３１をバイパスするバイパス経路３２と，バスマスタ２０各々からのアクセス要求をキューイングバッファ３１及びバイパス経路３２のいずれに入力するかを切り替える入力切替回路３３と，キューイングバッファ３１及びバイパス経路３２から入力されるアクセス要求を処理する出力制御回路３４とを備えている。また，バスブリッジ３０は，ＭＰＵやＲＡＭ，ＲＯＭ等の制御機器を備えており，該バスブリッジ３０ではそのＭＰＵによって前記各構成要素が制御される。
具体的に，バスブリッジ３０では，前記ＭＰＵが，バスマスタ２０各々から送信されるＤＲＡＭ１０ａへのアクセス要求をキューイングバッファ３１に蓄積し，予め定められた規則に従って順次処理するキューイング処理を実行する。ここに，係る処理を実行するときの前記ＭＰＵがキューイング手段に相当する。例えば，前記キューイング処理では，キューイングバッファ３１に蓄積された複数のアクセス要求の調停処理や優先処理などが実行され，これにより定められた順でアクセス要求が処理される。また，バスブリッジ３０は，複数のアクセス要求を直列又は並列に処理するものであってよい。
【００１２】
入力切替回路３３は，アクセス要求の内容に応じて該アクセス要求の入力先をキューイングバッファ３１及びバイパス経路３２の間で切り替えるものであって，その切り替えは例えば機械式スイッチやスイッチング素子（トランジスタやＦＥＴ等）によって行う。
具体的に，入力切替回路３３は，画像処理装置Ｘにおいてリアルタイム性が必要となる処理として予め設定された既定の処理に対応する既定のアクセス要求であるか否かを判断し，該既定のアクセス要求である場合に該アクセス要求をバイパス経路３２に入力し，該既定のアクセス要求でない場合にキューイングバッファ３１に入力する。ここに，係る処理を実行するときの入力切替回路３３が入力先切替手段に相当する。
また，アクセス要求にリアルタイム性が必要な処理である旨の情報が付加されているか否かに応じて該アクセス要求の入力先を切り替えるものであってもよい。ここに，前記既定の処理とは，例えばＤＲＡＭ１０ａに記憶された画像データを読み出しつつ該画像データに基づく画像形成を行う印字処理や，スキャナで原稿から画像データを読み取りつつＤＲＡＭ１０ａに記憶させる画像読取処理など，リアルタイム性が要求されるものであって途中で処理を中断することが当該画像処理装置Ｘの性能悪化（印字不能やスキャン速度の低下）に直結する処理である。なお，前記既定の処理を除く他の処理としては，例えば単なる設定パラメータ情報の読出処理や変更処理，パケット通信による画像データの転送処理などがある。
【００１３】
また，出力制御回路３４は，キューイングバッファ３１又はバイパス経路３２からのアクセス要求を，第１のバス１１のバスプロトコルに対応するデータに変換してメモリコントローラ１０に出力する。
このとき，出力制御回路３４は，バイパス経路３２に入力されたアクセス要求が処理されている間は，当該バスブリッジ３０においてキューイングバッファ３１に蓄積されたアクセス要求の処理を停止させ，バイパス経路３２によってキューイングバッファ３１をバイパスして入力されるアクセス要求を優先的に処理する。ここに，係る処理を実行するときの出力制御回路３４がキューイング停止手段に相当する。もちろん，入力切替回路３３，出力制御回路３４各々のハードウェアによって具現される処理は，ＭＰＵ等の演算装置で実行されるソフトウェアによって具現されるものであってもよい。
【００１４】
このように，本実施の形態に係る画像処理装置Ｘでは，バスブリッジ３０において，バスマスタ２０各々から送信されるアクセス要求のうちリアルタイム性が要求される既定の処理に対応する既定のアクセス要求が，バイパス経路３２によってキューイングバッファ３１をバイパスして伝送されることにより，該キューイングバッファ３１に蓄積される他のアクセス要求に優先して迅速に処理されるため，該既定のアクセス要求に対応する処理のリアルタイム性を確保することができる。ここに，係る処理を具現するときの入力切替回路３３及び出力制御回路３４がバイパス処理手段に相当する。
従って，バスマスタ２０各々に既定の処理を実行する際のリアルタイム性を確保するための十分な容量を有するバッファメモリを設ける必要がなく低コスト化を図ることができる。
【００１５】
例えば，バスマスタ２０ａ，２０ｂから送信されたリアルタイム性が要求されない処理に対応するアクセス要求がキューイングバッファ３１に蓄積されている状態で，バスマスタ２０ｃからリアルタイム性が要求される印字出力などの処理に対応するアクセス要求がバスブリッジ３０に入力された場合，そのバスマスタ２０ａ，２０ｂからのアクセス要求の処理は中断され，バスマスタ２０ｃのアクセス要求が先に処理される。その後，バスマスタ２０ｃのアクセス要求に対応する処理が終了すると，中断されていたバスマスタ２０ａ，２０ｂのアクセス要求の処理が再開される。なお，バスマスタ２０ｃの処理のリアルタイム性に影響のない範囲でキューイングバッファ３１に蓄積されたアクセス要求に対応する処理を並行して実行することも考えられる。
一方，バスマスタ２０ｃからリアルタイム性が要求される印字出力などの処理に対応するアクセス要求がバスブリッジ３０に入力され，該バスマスタ２０ｃのアクセス要求が処理されている間に，バスマスタ２０ａ，２０ｂからリアルタイム性が要求されない処理に対応するアクセス要求が入力された場合は，該アクセス要求はキューイングバッファ３１に蓄積される。そして，バスマスタ２０ｃのアクセス要求に対応する処理が終了した後，バスマスタ２０ａ，２０ｂのアクセス要求の処理が開始される。
なお，バスマスタ２０各々からバスブリッジ３０に，リアルタイム性が要求される処理に対応するアクセス要求が複数同時に入力されることも考えられる。そのため，例えばバイパス経路３２にバッファメモリを設けておき，複数のアクセス要求を直列又は並列に処理することも考えられる。
【符号の説明】
【００１６】
１０  ：メモリコントローラ
１０ａ：ＤＲＡＭ（メモリの一例）
１１  ：第１のバス
２０，２０ａ，２０ｂ，２０ｃ…：バスマスタ（制御手段の一例）
２１  ：第２のバス
３０  ：バスブリッジ（バス間接続装置の一例）
３１  ：キューイングバッファ
３２  ：バイパス経路
３３  ：入力切替回路
３４  ：出力制御回路
Ｘ    ：画像処理装置
【図１】
2012027577.tif 000003
【図２】
2012027577.tif 000004