(57)【要約】【課題】撮像装置において画素数削減画像を生成する際に、画素重心の制御を可能とした処理を実現する装置、方法を提供する。【解決手段】異なる感度の画素からの出力画素信号を加算した画素加算信号を出力する画素部と、画素部から出力される複数の画素加算信号に対して予め設定したゲインを乗じた加重加算処理を実行して、画素部の画素数より総画素数が少ない画素数削減画像の構成画素値を算出する画素情報合成部を有する。画素部の画素加算信号生成処理と、画素情報合成部における加重加算処理によって、画素数削減画像を構成する各画素の画素重心位置の制御を実行する。例えば、画素数削減画像を構成する各画素の画素重心位置を前記画素部に均等に配置するように重心位置制御を実行する。この処理によりジャギー等の発生の抑制された高品質な画像生成が可能となる。【選択図】図１１
2012175600.tif 000002
【特許請求の範囲】
【請求項１】
異なる感度の画素からの出力画素信号を加算した画素加算信号を出力する画素部と、
前記画素部から出力される複数の画素加算信号に対して予め設定したゲインを乗じた加重加算処理を実行して、前記画素部の画素数より総画素数が少ない画素数削減画像の構成画素値を算出する画素情報合成部を有し、
前記画素部の画素加算信号生成処理と、前記画素情報合成部における加重加算処理によって、前記画素数削減画像を構成する各画素の画素重心位置の制御を実行する撮像装置。
【請求項２】
前記画素部と、前記画素情報合成部は、前記画素数削減画像を構成する各画素の画素重心位置を前記画素部に均等に配置するように重心位置制御を実行する請求項１に記載の撮像装置。
【請求項３】
前記画素部は、前記画素加算信号生成処理において、前記画素数削減画像を構成する各画素の一方向の重心位置制御を実行し、
前記画素情報合成部は、前記加重加算処理において、前記画素部の実行する重心位置制御方向の直行方向での重心位置制御を実行する請求項１に記載の撮像装置。
【請求項４】
前記画素部は、前記画素加算信号生成処理において、加算処理対象となる画素の感度比に応じた重心位置制御結果としての加算画素値の算出を行う請求項１に記載の撮像装置。
【請求項５】
前記画素情報合成部は、前記加重加算処理において、加重加算処理対象となる複数の画素加算信号に対して、制御予定の重心位置に応じたゲインを乗じた加重加算処理を実行する請求項１に記載の撮像装置。
【請求項６】
前記画素部は、一行おきに同一色の画素が配列され、二行ごとに異なる感度比１：３の異なる感度に設定された画素配列を有し、
前記画素部は、感度比が１：３の２つの異なる感度の画素からの出力画素信号を加算した画素加算信号を出力する構成である請求項１に記載の撮像装置。
【請求項７】
前記画素部は、一列おきに同一色の画素が配列された画素配列を有し、
前記画素情報合成部は、一列おきに前記画素部から出力される２つの画素加算信号に、１：３のゲインを乗じた加重加算処理を実行して、前記画素部の画素数より総画素数が少ない画素数削減画像の構成画素値を算出する請求項１に記載の撮像装置。
【請求項８】
前記撮像装置は、さらに、
前記画素部の領域単位の露光時間制御を実行する制御部を有する請求項１に記載の撮像装置。
【請求項９】
撮像装置において実行する撮像装置制御方法であり、
画素部において、異なる感度の画素からの出力画素信号を加算した画素加算信号を出力する画素加算信号出力ステップと、
画素情報合成部において、前記画素部から出力される複数の画素加算信号に対して予め設定したゲインを乗じた加重加算処理を実行して、前記画素部の画素数より総画素数が少ない画素数削減画像の構成画素値を算出する画素情報合成ステップを有し、
前記画素部の画素加算信号生成処理と、前記画素情報合成部における加重加算処理によって、前記画素数削減画像を構成する各画素の画素重心位置の制御を実行する撮像装置制御方法。
【請求項１０】
撮像装置において撮像装置制御処理を実行させるプログラムであり、
画素部に、異なる感度の画素からの出力画素信号を加算した画素加算信号を出力すさせ画素加算信号出力ステップと、
画素情報合成部に、前記画素部から出力される複数の画素加算信号に対して予め設定したゲインを乗じた加重加算処理を実行して、前記画素部の画素数より総画素数が少ない画素数削減画像の構成画素値を算出させる画素情報合成ステップを実行させ、
前記画素部の画素加算信号生成処理と、前記画素情報合成部における加重加算処理において、前記画素数削減画像を構成する各画素の画素重心位置の制御を実行させるプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置、および撮像装置制御方法、並びにプログラムに関する。さらに詳細には、撮像素子の出力信号に対する処理により、画素数を変換した画像信号を生成する撮像装置、および撮像装置制御方法、並びにプログラムに関する。
【背景技術】
【０００２】
昨今の撮像装置は、高解像度の画像撮影のために、数１００万〜数１０００万画素の極めて多数の画素を持つ撮像素子を備えたものが多くなってきている。
しかし、撮像素子の有する画素数に対応する高解像度画像の出力可能な表示装置が利用されることは少なく、また、撮像素子から出力される高解像度画像をメモリにそのまま記録すると記録に必要となるメモリ容量が増大してしまい、記録可能な画像枚数が減少してしまうといった事態が発生する。
【０００３】
このような状況を考慮し、高画素数の撮像素子を備えた撮像装置では、撮像素子からの出力画素信号をそのままメモリに記録せず、出力画素数を間引く処理や、複数画素の加算演算などを含む合成処理によって、総画素数を削減してメモリに記録する処理が多く行われている。
このような画素数削減処理を開示した従来技術として、例えば特許文献１（特開２００８−２７８４５３号公報）がある。
【０００４】
図１を参照して、特許文献１に記載された処理の概要について説明する。
図１は、上記特許文献１に記載された、
（ａ）撮像素子の画素構成、
（ｂ）撮像素子の回路構成
を示している。
なお、図１（ｂ）に示す回路は、図１（ａ）に示すＧｂ１，Ｒ１，Ｇｂ２，Ｒ２の４画素部分の画素領域１１に対応する回路である。
【０００５】
特許文献１に記載された実施例の１つでは、図１（ａ）に示す撮像素子構成において、画素領域１１を共有画素領域、すなわち画素数削減画像としての出力画像を構成する１つの画素の画素値を決定するための複数画素を含む単位領域としている。Ｇｂ、Ｒの画素が、図１（ｂ）に示すように転送トランジスタ（Ｔ１〜Ｔ４）を介してアンプ用トランジスタ（ＡＭＰ）のゲート部に接続されている。
【０００６】
画素数を削減した出力画像を得るため、図１（ｂ）に示す回路構成を用いて、領域１１に含まれる同じ色の画素（本例ではＧｂ１，Ｇｂ２）の加算演算を行っている。
図１（ｂ）に示す回路構成を用いて、実行する画素値加算処理のタイミングチャートを図２に示す。
図２には、
（１）露光開始を規定するシャッタ動作、
（２）露光終了を規定する読み出し動作、
における、
転送トランジスタ信号：Ｔ１〜Ｔ４、
リセット信号：ＲＳＴ（フローティングディフュージョン（ＦＤ）のリセット）、
選択信号：ＳＥＬ、
これらの信号パターンを示している。
【０００７】
図２は、図１（ａ）に示す画素Ｇｂ１と画素Ｇｂ２の加算処理を行う場合の信号パターンを示している。
図２に示す時間ｔｓ〜ｔｅの期間が露光期間に相当する。
【０００８】
図２の（１）シャッタ動作におけるトランジスタＴ１，Ｔ３のオンによって、図１（ａ）に示す画素Ｇｂ１と画素Ｇｂ２の露光が開始され、その後、図２（２）の読み出し動作におけるトランジスタＴ１，Ｔ３のオンによって、図１（ａ）に示す画素Ｇｂ１と画素Ｇｂ２の露光が終了し、読み出し処理が実行される。
【０００９】
読み出し処理の初期（Ｔ＝ｔ１）において、共有画素の選択（ＳＥＬ）とフローティングディフュージョン（ＦＤ）のリセット（ＲＳＴ）を行い、次いで、時間（Ｔ＝ｔ２）において、図１（ａ）に示す画素Ｇｂ１と画素Ｇｂ２のトランジスタＴ１とＴ３を同時に読み出し、Ｇｂ１およびＧｂ２に発生した電子をフローティングディフュージョン（ＦＤ）に蓄積して加算する。２つの画素の画素値の加算信号を得るものである。これらの加算信号に基づいて例えば複数画素の画素値の平均信号を算出して出力画素値を算出する。
【００１０】
特許文献１では、このような複数の画素の加算処理を基本構成として、例えば、図３に示すような４画素を１画素とする画素値加算による画素数削減構成を開示している。図３には、
（ａ）撮像素子の画素配列
（ｂ）出力画素の画素重心
これらの図を示している。
【００１１】
図３（ａ）に示す画素配列は、図１（ａ）に示す画素配列と同様の画素配列である。この画素配列は撮像素子の画素配列に相当する。
図３（ａ）の撮像素子の同じ色の画素４画素に基づいて、出力画像の１画素の画素値を設定し出力する。
すなわち、４画素を１画素に集約して出力して総画素数を削減する。
図３（ｂ）出力画素の画素重心は、画素数削減後の出力画素各々についての元の撮像素子における画素重心を示した図である。
【００１２】
例えば、図３（ｂ）のＧｂ画素３１は、図３（ａ）の３×３画素ブロック２１の４隅のＧｂ画素の画素値を均等に用いて決定された画素値であり、３×３画素ブロック２１の中心位置に画素重心が設定される。この重心位置を示しているのが、図３（ｂ）のＧｂ画素３１である
【００１３】
図３に示す例は、（ａ）に示す８×８画素の６４画素を、（ｂ）に示す４×４＝１６画素として、出力画像の画素数を撮像素子の画素数の１／４に削減する処理を行っている例である。
【００１４】
この処理のために、例えば図３（ａ）に示す３×３画素のブロック２１の４隅の（Ｇｂ）画素の加算処理を実行して、出力画像における１つのＧｂ画素の画素値を算出している。
縦方向の２つのＧｂの画素値については、先に図１（ｂ）を参照して説明した回路に従って加算する。その後、１列おきに撮像素子から出力される２つの加算値をさらに加算して４つのＧｂ画素値の加算値を算出し、その後、これらの加算値に基づく平均値等を算出して４画素に基づく出力画像の１画素の画素値を決定している。
【００１５】
すなわち、図３（ａ）に示す３×３画素のブロック２１に含まれる４つのＧｂ画素に基づいて、図３（ｂ）に示すＧｂ画素３１の画素値を算出している。
この場合、出力画像におけるＧｂ画素３１の重心は、水平右方向をｘ、垂直下方向をｙとした座標軸において、（ｘ，ｙ）＝（２，２）の位置、すなわち、図３（ｂ）に示すＧｂ画素３１の位置となる。
【００１６】
また、図３（ａ）に示す３×３画素のブロック２２に含まれる４つのＢ画素に基づいて、図３（ｂ）に示すＢ画素３２の画素値が算出される。
この場合、出力画像におけるＢ画素３２の重心は、（ｘ，ｙ）＝（３，２）の位置、すなわち、図３（ｂ）に示すＢ画素３２の位置となる。
【００１７】
同様に、図３（ａ）に示す３×３画素のブロック２３に含まれる４つのＧｂ画素に基づいて、図３（ｂ）に示すＧＢ画素３３の画素値が算出される。
この場合、出力画像におけるＧｂ画素３３の重心は、（ｘ，ｙ）＝（６，２）の位置、すなわち、図３（ｂ）に示すＢ画素３３の位置となる。
【００１８】
また、図３（ａ）に示す３×３画素のブロック２４に含まれる４つのＢ画素に基づいて、図３（ｂ）に示すＢ画素３４の画素値が算出される。
この場合、出力画像におけるＢ画素３４の重心は、（ｘ，ｙ）＝（７，２）の位置、すなわち、図３（ｂ）に示すＢ画素３４の位置となる。
【００１９】
図３（ｂ）に示す計１６個の画素は、出力画像とする場合、４×４画素の画像として出力される。
すなわち、図４（ｃ）に示すような４×４画素の画像７０として出力される。
図４には、
（ｂ）出力画素の画素重心（図３（ｂ）と同じ）
（ｃ）出力画像の画素位置
これらを示している。
【００２０】
図４（ｃ）では左上の２×２画素、すなわちＧｂ画素３１、Ｂ画素３２を含む２×２画素のブロックを固定して考えている。この設定とした場合、その他の３つの２×２の画素プロックは、いずれも図４（ｃ）に示す矢印（α）、（β）、（γ）に従って移動させて図４（ｃ）に示す４×４画素の画像７０の構成画素として出力されることになる。
【００２１】
このシフト処理によって、以下のような問題が発生する。
例えば、
画素重心の位置が（ｘ，ｙ）＝（６，２）のＧｂ画素３３は、出力画像では、画素位置が（ｘ，ｙ）＝（３，２）のＧｂ画素５３として設定される。
また、
画素重心の位置が（ｘ，ｙ）＝（７，２）のＢ画素３４は、出力画像では、画素位置が（ｘ，ｙ）＝（３，３）のＢ画素５４として設定される。
【００２２】
ここで、縮尺率を算出する。
画素位置（ｘ，ｙ）＝（２，２）のＧＢ画素３１を固定位置とした基準画素と仮定して考える。
図４（ｂ）に示す画素位置（ｘ，ｙ）＝（６，２）のＧｂ画素３３は、基準画素であるＧｂ画素３１から４画素離れている。
これが、出力画像では、画素位置が（ｘ，ｙ）＝（３，２）のＧｂ画素５３として設定されるので、その基準画素：Ｇｂ画素３１からの距離は２画素となる。
すなわち、縮尺率は、
２画素／４画素＝１／２
となる。
【００２３】
一方、図４（ｂ）に示す画素位置（ｘ，ｙ）＝（７，２）のＢ画素３４は、基準画素であるＧｂ画素３１から５画素離れている。
これが、出力画像では、画素位置が（ｘ，ｙ）＝（４，２）のＢ画素５４として設定されるので、その基準画素：Ｇｂ画素３１からの距離は３画素となる。
すなわち、縮尺率は、
３画素／５画素＝３／５
となる。
【００２４】
このように、画素間の縮尺率がばらばらとなり、撮像素子の画素配列に対応する撮影画像の各画素の相対位置と異なる相対位置を有する出力画像が生成されてしまうことになる。
すなわち、撮像素子において撮影されたオリジナル画像の各画素の間隔が不均一に縮小されて出力画像が生成されてしまう。
このような画素間隔の不均等は画質劣化を引き起こす。
具体的には、例えば図５に示すようなジャギーの拡大などの劣化を発生させる。
【００２５】
図５（Ａ）のオリジナル画像は、撮像素子の撮影画像に相当する画素数の多い高解像度の画像であり、この画像はジャギーが小さい。
この図５（Ａ）のオリジナル画像に基づいて、図１〜図４を参照して説明した相対的な画素位置をばらばらにしてしまう画素数削減処理を行うと、図５（Ｂ）に示すようなジャギーの拡大した画像が生成されてしまう。
なお、ジャギーは、折り返し雑音の一種である。加算後の画素重心の間隔の不均等により、ジャギー劣化は大きくなる。
なお、この他にも、ＲＧＢの各配色の位置関係の乱れなどにより、出力画像の色もオリジナル画像と差が発生するなど、様々な画質劣化を引き起こすことになる。
【先行技術文献】
【特許文献】
【００２６】
【特許文献１】特開２００８−２７８４５３号公報
【発明の概要】
【発明が解決しようとする課題】
【００２７】
本発明は例えば、このような状況に鑑みてなされたものであり、撮像素子の有する画素数と異なる画素数の画像を生成して出力する際に、画質劣化を抑制した高品質な画像を生成可能とした撮像装置、および撮像装置制御方法、並びにプログラムを提供することを目的とする。
【課題を解決するための手段】
【００２８】
本発明の第１の側面は、
異なる感度の画素からの出力画素信号を加算した画素加算信号を出力する画素部と、
前記画素部から出力される複数の画素加算信号に対して予め設定したゲインを乗じた加重加算処理を実行して、前記画素部の画素数より総画素数が少ない画素数削減画像の構成画素値を算出する画素情報合成部を有し、
前記画素部の画素加算信号生成処理と、前記画素情報合成部における加重加算処理によって、前記画素数削減画像を構成する各画素の画素重心位置の制御を実行する撮像装置にある。
【００２９】
さらに、本発明の撮像装置の一実施態様において、前記画素部と、前記画素情報合成部は、前記画素数削減画像を構成する各画素の画素重心位置を前記画素部に均等に配置するように重心位置制御を実行する。
【００３０】
さらに、本発明の撮像装置の一実施態様において、前記画素部は、前記画素加算信号生成処理において、前記画素数削減画像を構成する各画素の一方向の重心位置制御を実行し、前記画素情報合成部は、前記加重加算処理において、前記画素部の実行する重心位置制御方向の直行方向での重心位置制御を実行する。
【００３１】
さらに、本発明の撮像装置の一実施態様において、前記画素部は、前記画素加算信号生成処理において、加算処理対象となる画素の感度比に応じた重心位置制御結果としての加算画素値の算出を行う。
【００３２】
さらに、本発明の撮像装置の一実施態様において、前記画素情報合成部は、前記加重加算処理において、加重加算処理対象となる複数の画素加算信号に対して、制御予定の重心位置に応じたゲインを乗じた加重加算処理を実行する。
【００３３】
さらに、本発明の撮像装置の一実施態様において、前記画素部は、一行おきに同一色の画素が配列され、二行ごとに異なる感度比１：３の異なる感度に設定された画素配列を有し、前記画素部は、感度比が１：３の２つの異なる感度の画素からの出力画素信号を加算した画素加算信号を出力する構成である。
【００３４】
さらに、本発明の撮像装置の一実施態様において、前記画素部は、一列おきに同一色の画素が配列された画素配列を有し、前記画素情報合成部は、一列おきに前記画素部から出力される２つの画素加算信号に、１：３のゲインを乗じた加重加算処理を実行して、前記画素部の画素数より総画素数が少ない画素数削減画像の構成画素値を算出する。
【００３５】
さらに、本発明の撮像装置の一実施態様において、前記撮像装置は、さらに、前記画素部の領域単位の露光時間制御を実行する制御部を有する。
【００３６】
さらに、本発明の第２の側面は、
撮像装置において実行する撮像装置制御方法であり、
画素部において、異なる感度の画素からの出力画素信号を加算した画素加算信号を出力する画素加算信号出力ステップと、
画素情報合成部において、前記画素部から出力される複数の画素加算信号に対して予め設定したゲインを乗じた加重加算処理を実行して、前記画素部の画素数より総画素数が少ない画素数削減画像の構成画素値を算出する画素情報合成ステップを有し、
前記画素部の画素加算信号生成処理と、前記画素情報合成部における加重加算処理によって、前記画素数削減画像を構成する各画素の画素重心位置の制御を実行する撮像装置制御方法にある。
【００３７】
さらに、本発明の第３の側面は、
撮像装置において撮像装置制御処理を実行させるプログラムであり、
画素部に、異なる感度の画素からの出力画素信号を加算した画素加算信号を出力すさせ画素加算信号出力ステップと、
画素情報合成部に、前記画素部から出力される複数の画素加算信号に対して予め設定したゲインを乗じた加重加算処理を実行して、前記画素部の画素数より総画素数が少ない画素数削減画像の構成画素値を算出させる画素情報合成ステップを実行させ、
前記画素部の画素加算信号生成処理と、前記画素情報合成部における加重加算処理において、前記画素数削減画像を構成する各画素の画素重心位置の制御を実行させるプログラムにある。
【００３８】
なお、本発明のプログラムは、例えば、様々なプログラム・コードを実行可能な情報処理装置やコンピュータ・システムに対して例えば記憶媒体によって提供されるプログラムである。このようなプログラムを情報処理装置やコンピュータ・システム上のプログラム実行部で実行することでプログラムに応じた処理が実現される。
【００３９】
本発明のさらに他の目的、特徴や利点は、後述する本発明の実施例や添付する図面に基づくより詳細な説明によって明らかになるであろう。なお、本明細書においてシステムとは、複数の装置の論理的集合構成であり、各構成の装置が同一筐体内にあるものには限らない。
【発明の効果】
【００４０】
本発明の一実施例によれば、撮像装置において画素数削減画像を生成する際に、画素重心の制御を可能とした処理を実現する装置、方法が実現される。
具体的には、異なる感度の画素からの出力画素信号を加算した画素加算信号を出力する画素部と、画素部から出力される複数の画素加算信号に対して予め設定したゲインを乗じた加重加算処理を実行して、画素部の画素数より総画素数が少ない画素数削減画像の構成画素値を算出する画素情報合成部を有する。画素部の画素加算信号生成処理と、画素情報合成部における加重加算処理によって、画素数削減画像を構成する各画素の画素重心位置の制御を実行する。例えば、画素数削減画像を構成する各画素の画素重心位置を前記画素部に均等に配置するように重心位置制御を実行する。
この処理によりジャギー等の発生の抑制された高品質な画像生成が可能となる。
【図面の簡単な説明】
【００４１】
【図１】従来技術としての撮像素子における画素値加算処理について説明する図である。
【図２】撮像素子の撮像処理におけるタイミングチャートを示す図である。
【図３】従来処理における問題点について説明する図である。
【図４】従来処理における問題点について説明する図である。
【図５】従来処理における問題点としてのジャギーの発生について説明する図である。
【図６】撮像装置の構成例について説明する図である。
【図７】撮像素子の構成と処理例について説明する図である。
【図８】画素数削減画像の生成例について説明する図である。
【図９】画素数削減画像と画素重心の制御について説明する図である。
【図１０】画素数削減画像と画素重心の制御について説明する図である。
【図１１】撮像素子の詳細構成と処理について説明する図である。
【図１２】撮像素子の詳細構成と処理について説明する図である。
【図１３】撮像素子の露光制御処理について説明する図である。
【図１４】撮像素子の処理である画素値加算に基づく垂直方向の重心位置制御について説明する図である。
【図１５】画素数削減画像の生成次に設定するブロックについて説明する図である。
【図１６】撮像素子の処理である画素値加算に基づく垂直方向の重心位置制御について説明する図である。
【図１７】撮像素子の処理である水平方向の重心位置制御について説明する図である。
【発明を実施するための形態】
【００４２】
以下、図面を参照しながら本発明の撮像装置、および撮像装置制御方法、並びにプログラムの詳細について説明する。説明は、以下の項目に従って行う。
１．撮像装置の構成例について
２．撮像素子の構成例について
３．画素数削減画像の生成処理の具体例について
４．撮像素子の具体的構成と具体的処理例について
【００４３】
［１．撮像装置の構成例について］
まず、撮像装置の全体構成例について図６を参照して説明する。
図６は、撮像装置の構成例を示すブロック図である。光学レンズ１０１を介して入射される光は例えばＣＭＯＳイメージセンサなどによって構成される撮像素子１０２に入射し、光電変換による画像データを出力する。出力画像データは信号処理部１０３に入力される。信号処理部１０３は、例えばホワイトバランス（ＷＢ）調整、ガンマ補正等、一般的なカメラにおける信号処理を実行して出力画像１２０を生成する。出力画像１２０は図示しない記憶部に格納される。あるいは表示部に出力される。
【００４４】
制御部１０５は、例えば図示しないメモリに格納されたプログラムに従って各部に制御信号を出力し、各種の処理の制御を行う。
【００４５】
［２．撮像素子の構成例について］
次に、撮像素子１０２の構成例について図７を参照して説明する。
図７は、本発明の一実施例の撮像素子１０２の構成を示す図である。
撮像素子１０２は、図７に示すように画素部２０１、出力画素値算出部２０２を有する。
出力画素値算出部２０２はＡＤ変換部２１１、画素情報合成部２１２、出力部２１３を有する。
【００４６】
画素部２０１は、多数の画素各々に被写体光に基づく電荷を蓄積し、高解像度画像である高画素数の画像データを出力する。
なお、画素部２０１は、長時間露光を行う高感度画素と、短時間露光を行う低感度画素を有する構成となっている。画素部２０１の詳細構成については、後述する。
【００４７】
画素部２０１からは、例えば先に図１を参照して説明したと同様のＲＧｂＧｒＢの配列からなる画素構成を有し、図１（ｂ）と同様の出力回路を持ち、２つの同一色の画素値を加算した加算画素値２５０を出力する。
ただし、本実施例において画素部２０１から出力する加算画素値２５０は、２つの同一色の画素値の加算値ではあるが、
（ａ）長時間露光を行った高感度画素の画素値、
（ｂ）短時間露光を行った低感度画素の画素値、
これらの２つの異なる感度の画素値の加算値を加算画素値２５０として出力する。この処理の構成については後段で説明する。
【００４８】
画素部２０１から出力された加算画素値２５０は、出力画素値算出部２０２のＡＤ変換部２１１においてデジタルデータに変換され、画素情報合成部２１２に入力される。
画素情報合成部２１２では、ＡＤ変換部２１１から入力する加算画素値のデジタルデータを利用して、画素部２０１の画素数を削減した出力画像を構成する各画素の画素値の算出を行う。
例えば、画素部２０１の画素数を１／４に削減した画素数削減画像の各画素の画素値を決定する。具体的な処理例については後述する。
出力部２１３は、画素数を削減した画像データを画素情報合成部２１２から入力して信号処理部１０３に出力する。
【００４９】
なお、制御部１０５は、例えば図示しないメモリに格納されたプログラムに従って、画素部２０１の露光時間の制御信号、出力画素値算出部２０２に対する処理制御信号などを供給する。
【００５０】
［３．画素数削減画像の生成処理の具体例について］
次に、本実施例の撮像装置の実行する画素数削減画像の生成処理の具体例について説明する。
まず、図８を参照して、画素部２０１の具体的な一構成例と、出力画素値算出部２０２の実行する画素数削減処理の一例について説明する。
【００５１】
図８には、以下の図を示している。
（ａ）画素部２０１の画素配列例
（ｂ）撮像素子１０２の出力する画素数削減画像
【００５２】
図には、画素部を構成する各画素の画素位置を分かり易くするため、横軸をｘ、縦軸をｙとして、各画素位置を座標（ｘ，ｙ）として示している。
左上端のＧｂ画素の位置を（ｘ，ｙ）＝（１，１）、
右下端のＧｒ画素の位置を（ｘ，ｙ）＝（８，８）、
として、８×８画素を示している。なお、図８（ａ）に示す８×８画素は、画素部２０１の一部（画素部２０１の左上端部の一部）のみを示した図である。
【００５３】
図８（ａ）に示す画素部２０１の画素配列は、先に図１を参照して説明した画素と同様、ベイヤー配列（ＲＧｂＧｒＢ）の画素配列を有する。
画素部２０１は、長時間露光を行う高感度画素と、短時間露光を行う低感度画素を有する構成となっている。
図に示すように、上位行から、
第１行が、長時間露光を行う高感度画素行、
第２〜３行が、短時間露光を行う低感度画素行、
第４〜５行が、長時間露光を行う高感度画素行、
第６〜７行が、短時間露光を行う低感度画素行、
以下、２行単位で、高感度画素と低感度画素が設定される構成となっている。
なお、これらの露光時間制御は、例えば制御部１０５の制御信号に基づいて実行される。
【００５４】
図８（ｂ）には、撮像素子２０１が出力する画素数削減画像２８０を示している。
撮像素子１０２は、例えば図８（１）の左上端に示す３×３の画素ブロック２７１に含まれる４隅のＧｂ画素の画素値に基づいて、画素数削減画像２８０を構成する左上端の１つのＧｂ画素２８１の画素値を決定して出力する。
同様に、例えば図８（１）の右下端に示す３×３の画素ブロック２７２に含まれる４隅のＧｒ画素の画素値に基づいて、画素数削減画像２８０を構成する右下端の１つのＧｒ画素２８２の画素値を決定して出力する。
【００５５】
撮像素子１０２は、この他のＲＧｂＧｒＢの各画素のすべてについて、様々な位置に設定した３×３画素ブロックの４隅の同一色の画素値に基づいて、画素数削減画像２８０を構成するＲＧｂＧｒＢの各画素値を決定して出力する。
このようにして、画素部２０１の画素数を１／４に削減した画素数削減画像２８０の各画素の画素値を決定して出力する。
【００５６】
次に、図９を参照してブロック（３×３画素ブロック）の設定例と、出力画素（画素数削減画像２８０に設定される画素）の画素重心について説明する。
先に図１〜図４を参照して説明した従来技術における撮像素子の複数画素の加算処理に基づく処理では、出力画像における重心位置がオリジナルの撮像画像からずれてしまうという問題が発生していた。
【００５７】
これに対して、本実施例の撮像装置では、異なる露光時間の画素、すなわち異なる感度を持つ画素を組み合わせて垂直方向（ｙ方向）の重心位置制御を行い、さらにゲイン（重み）を調整した加重加算処理を行うことで水平方向（ｘ方向）の重心位置制御を行う。これらの処理によって出力画像である画素数削減画像に設定される各色の相対位置を、オリジナルの撮像画像の各色の重心位置の相対位置と同じ設定として出力可能としている。
【００５８】
具体的には、図９（ｂ）に示すように、ＲＧｂＧｒＢの各色を均等配置した重心位置を持つ設定とした画素数削減画像を生成する。
図９（ａ）に示す３×３画素ブロック３２１の４隅のＧｂ画素に基づいて、図９（ｂ）に示すＧｂ画素３３１に重心位置を持つＧｂ画素値を算出する。
図９（ａ）に示す３×３画素ブロック３２２の４隅のＢ画素に基づいて、図９（ｂ）に示すＢ画素３３２に重心位置を持つＢ画素値を算出する。
図９（ａ）に示す３×３画素ブロック３２３の４隅のＧｂ画素に基づいて、図９（ｂ）に示すＧｂ画素３３３に重心位置を持つＧｂ画素値を算出する。
図９（ａ）に示す３×３画素ブロック３２４の４隅のＢ画素に基づいて、図９（ｂ）に示すＢ画素３３４に重心位置を持つＢ画素値を算出する。
【００５９】
他のＲＧｂＧｒＢ画素の全てについて、図９（ａ）に示す撮像素子の画素配列中に３×３画素ブロックを設定して、ブロック内の４隅の同一色の画素の画素値に基づいて、図９（ｂ）に示す位置に重心を持つ設定とした画素値を算出する。
【００６０】
なお、先に図１〜図４を参照して説明した従来例においても、本実施例においても、図９（ａ）に示す３×３画素ブロックの設定態様は同じである。
図１〜図４を参照して説明した従来例においては、すべての画素が同一感度（同一露光時間）の設定であるため、３×３画素ブロックの４隅の画素の画素値から算出される１つの画素の画素重心は、３×３画素ブロックの中心に設定される。図９（ｂ）に示す画素Ｇｂ３４１〜画素Ｂ３４４の位置である。これは、先に図３、図４を参照して説明した通りである。
【００６１】
これに対して、本実施例では、図９（ｂ）に示す水平方向、垂直方向とも均等配置した位置に画素数削減後の各画素の重心位置を設定する重心位置制御を行う。
画素重心の制御は以下の複数画素の合成処理によって行われる。
（ａ）垂直方向（ｙ方向）の重心位置制御は、感度差の異なる画素の合成処理、
（ｂ）水平方向（ｘ方向）の重心位置制御は、ゲイン（重み）を設定した合成処理、
これらの合成処理を実行して重心位置を制御する。
【００６２】
本実施例における画素重心の位置の具体的制御例について、図１０を参照して説明する。
図１０（Ａ）には、
撮像素子の画素配列内に設定する３×３画素ブロックの４つのパターンを示している。
（ａ１）Ｇｂ画素を４隅に持つ画素ブロック３５１、
（ａ２）Ｂ画素を４隅に持つ画素ブロック３５２、
（ａ３）Ｒ画素を４隅に持つ画素ブロック３５３、
（ａ４）Ｇｒ画素を４隅に持つ画素ブロック３５４、
これらの各ブロックを示している。
【００６３】
さらに、図１０（Ｂ）には、
（ｂ１）画素ブロック３５１の４つのＧｂ画素に基づいて生成する画素数削減画像のＧｂ画素の画素重心３７１の位置、
（ｂ２）画素ブロック３５２の４つのＢ画素に基づいて生成する画素数削減画像のＢ画素の画素重心３７２の位置、
（ｂ３）画素ブロック３５３の４つのＲ画素に基づいて生成する画素数削減画像のＲ画素の画素重心３７３の位置、
（ｂ４）画素ブロック３５４の４つのＧｒ画素に基づいて生成する画素数削減画像のＧｒ画素の画素重心３７４の位置、
これらを示している。
【００６４】
図１０（Ｂ）に示すように、各色、Ｇｂ，Ｂ，Ｒ，Ｇｒの各色単位で、画素重心の設定位置態様が異なっている。すなわち、
（ｂ１）画素ブロック３５１の４つのＧｂ画素に基づいて生成する画素数削減画像のＧｂ画素の画素重心３７１は、画素ブロック３５１の中心画素の左上端部とする。
（ｂ２）画素ブロック３５２４つのＢ画素に基づいて生成する画素数削減画像のＢ画素の画素重心３７２は、画素ブロック３５２の中心画素の右端部とする。
（ｂ３）画素ブロック３５３の４つのＲ画素に基づいて生成する画素数削減画像のＲ画素の画素重心３７３は、画素ブロック３５３の中心画素の左下端部とする。
（ｂ４）画素ブロック３５４の４つのＧｒ画素に基づいて生成する画素数削減画像のＧｒ画素の画素重心３７４は、画素ブロック３５４の中心画素の右下端部とする。
【００６５】
いずれの色においても３×３画素ブロックの４隅の同一色の画素の画素値を利用して画素数削減画像に設定する１つの画素の画素値を算出する点は同じであるが、これら４つの画素に基づいて設定する画素重心の位置はそれぞれの色ごとに異なる設定となる。
【００６６】
本実施例の撮像装置では、図１０（Ｂ）に示すように、各色ごとに異なる態様で重心位置制御を行う。すなわち、３×３ブロックの４つの画素値を利用した画素値算出を各色単位で異なる処理として実行することになる。
なお、重心位置の制御は、基本的には、以下の２つの処理の組み合わせによって行われる。
（ａ）垂直方向（ｙ方向）の重心位置の移動は、感度差の異なる画素の合成処理、
（ｂ）水平方向（ｘ方向）の重心位置の移動は、ゲイン（重み）を設定した合成処理、
これらの処理によって実行する。
【００６７】
これらの画素合成によって、図９（ｂ）に示すような画素数削減画像の構成画素の各色の配置が均等配置、すなわち、すべての色の重心位置が水平方向、垂直を方向とも等間隔に配置された構成となる。
この均等配列された画素を集積して、オリジナルの撮像素子の撮影画像の１／４の画素数からなる画素数削減画像として出力した場合、画素数削減画像を構成する各画素間の距離の圧縮率はすべて同じ圧縮率となる。
この結果、先に図５を参照して説明したようなジャギーの拡大や色ぼけ等などの画像品質の低下を招くことのない画像を生成して出力することが可能となる。
【００６８】
［４．撮像素子の具体的構成と具体的処理例について］
次に、上述した重心位置の制御処理を実現する撮像素子の具体的構成と処理について説明する。
【００６９】
図１１は、図７に示す撮像素子１０２の各構成部と、具体的処理例とともに示す図である。
図１１には、図７と同様の画素部２０１と、出力画素値算出部２０２を示している。
画素値算出部２０２は、ＡＤ変換部２１１、画素情報合成部２１２、出力部２１３を有する。
画素部２０１はＲＧｂＧｒＢ配列のベイヤー配列を有する。この画素部２０１は、一行おきの垂直方向（ｙ方向）の同一色の２画素を加算した画素値を出力する。
【００７０】
垂直方向（ｙ方向）の同一色の２画素を加算する回路について図１２を参照して説明する。画素部では、図１２（ｂ）に示す回路構成に従って、一行おきの垂直方向（ｙ方向）の同一色の２画素を加算した画素値を出力する。
図１２（ｂ）に示す回路は、先に図１（ｂ）を参照して説明したと同様の回路である。
【００７１】
図１２（ｂ）に示す回路は、図１２（ａ）に示すＧｂ１，Ｒ１，Ｇｂ２，Ｒ２の４画素の画素領域３０１に対応する回路である。Ｇｂ、Ｒの画素が、図１２（ｂ）に示すように転送トランジスタ（Ｔ１〜Ｔ４）を介してアンプ用トランジスタ（ＡＭＰ）のゲート部に接続されている。
【００７２】
図１２（ｂ）に示す回路構成を用いて、画素領域３０１に含まれる同じ色の画素（本例ではＧｂ１，Ｇｂ２）の加算演算を行っている。
画素値の読み出し処理において、共有画素の選択（ＳＥＬ）とフローティングディフュージョン（ＦＤ）のリセット（ＲＳＴ）を行い、画素Ｇｂ１と画素Ｇｂ２のトランジスタＴ１とＴ３を同時に読み出し、Ｇｂ１およびＧｂ２に発生した電子をフローティングディフュージョン（ＦＤ）に蓄積して加算する。２つの画素の画素値の加算信号を得るものである。
この加算処理によって、垂直方向の２画素の加算値が画素部２０１から出力される。
【００７３】
ただし、本実施例では、加算対象となる画素は、
（ａ）長時間露光を行った高感度画素、
（ｂ）短時間露光を行った低感度画素、
これらの異なる感度の２画素となる。本実施例ではこれら２つの異なる感度の画素値加算処理が実行される。
【００７４】
図１２（ａ）に示すように撮像素子の画素部２０１は、２行単位で高感度画素と低感度画素が設定されており、本実施例において、合成画素値を算出する基本単位として設定する３×３画素ブロックの４隅の画素中、垂直方向（ｙ方向）に並ぶ２つの同一色の画素は、必ず、
（ａ）長時間露光を行った高感度画素、
（ｂ）短時間露光を行った低感度画素、
これらの異なる感度の画素の組み合わせとなる。
結果として、画素加算は、この異なる感度の画素加算処理として実行される。
【００７５】
図１１の画素部２０１の下方に示す出力ラインから出力するデータ例を図１１のステップ（Ｓ１）に示している。
ここでは、代表例として、図１１に示す１つの３×３画素ブロック４０１に含まれるＧｂ画素に対する合成処理例をステップ（Ｓ１）とステップ（Ｓ２）として示している。
【００７６】
図１１に示す
ステップ（Ｓ１）は、感度差の異なる画素の合成処理であり、垂直方向（ｙ方向）の重心位置の制御処理に対応する。
ステップ（Ｓ２）は、ゲイン（重み）を設定した合成処理であり、水平方向（ｘ方向）の重心位置の制御処理に対応する。
【００７７】
高感度と低感度の感度差（露光時間比）は、３：１とする。
図１３に撮像素子１０２の露光制御処理例を示す。
第１行は高感度（長時間露光）画素行である。
第２〜３行は、低感度（短時間露光）画素行である。
第４〜５行は高感度（長時間露光）画素行である。
第６〜７行は、低感度（短時間露光）画素行である。
以下、２行単位で高感度、低感度画素行が繰り返し設定される。
【００７８】
画素部２０１の露光時間制御処理例について図１３を参照して説明する。
高感度画素に対しては、図１３に示すシャッタ開始位置Ｓ１に沿って、上位行から下位行に向かって順次露光が開始される。
一方、高感度画素に対しては、図１３に示すシャッタ開始位置Ｓ２に沿って、上位行から下位行に向かって順次露光が開始される。
読み出し処理は、すべての行に対して、読み出し位置Ｅ１に沿って順次、上位行から下位行のすべての行の読み出しが順次実行される。
この処理の制御は、例えば制御部１０５からの制御信号に基づいて実行される。
この露光制御の結果、高感度と低感度の感度差（露光時間比）を、
３：１
とした設定での露光処理が実行される。
【００７９】
この２つの異なる露光時間の画素行からなる画素部２０１に設定される３×３画素ブロックでは、上端行と下端行にある同一色の画素は、必ず、高感度画素と低感度画素のペアとなる。
従って、図１２（ｂ）に示す２画素加算回路での加算対象となる画素は、
高感度画素と低感度画素の組み合わせとなる。
【００８０】
この結果、図１１に示す画素部２０１からの出力は、図１１のステップ（Ｓ１）に示すように、画素重心が高感度画素側に近づいた位置となる画素値として出力されることになる。
【００８１】
この垂直方向（ｙ方向）の重心位置制御処理の詳細について、図１４を参照して説明する。
図１４は、垂直方向（ｙ方向）にある同一色画素の２画素加算における重心位置を説明する図であり、
（ａ）感度が同じ画素の２画素加算、
（ｂ）感度が異なる画素（感度比３：１）の２画素加算、
これらの２つの例を示している。
【００８２】
図１４（ａ）は、先に図１〜図４を参照して説明した全画素において同一感度（同一露光時間）の設定とした場合の垂直方向（ｙ方向）にある同一色画素の２画素加算における重心位置を示している。
この場合、加算対象とな２つの画素（Ｇｂ１とＧｂ２）の画素位置の中心位置に重心が設定される。
【００８３】
図１４（ｂ）は、本実施例に係る撮像装置に対応し、感度が異なる画素（感度比３：１）の２画素加算処理の場合であり、この場合、高感度画素（Ｇｂ１）側に近い位置に重心位置が設定される。
高感度画素（Ｇｂ１）から重心までの距離と、低感度画素（Ｇｂ２）から重心までの距離の比は、感度比の逆数となり１：３となる。
すなわち、高感度画素（Ｇｂ１）の画素位置に近い位置に重心が設定される。
このようにして、垂直方向の画素重心が制御される。
この処理を示したのが、図１１のステップ（Ｓ１）の処理である。
図１１に示す画素部２０１の出力はすでに画素重心の垂直方向の制御がなされた値として出力されることになる。
【００８４】
なお、図１０（Ｂ）を参照して説明したように、
各色ごとに重心位置制御態様は異なっている。
図１０（Ｂ）から理解されるように、垂直方向の重心位置は、
ＧｂとＢについては、３×３画素ブロックの中心画素の上側に設定することが必要である。
ＲとＧｒついては、３×３画素ブロックの中心画素の下側に設定することが必要である。
【００８５】
この処理を実現するため、
ＧｂとＢを算出するための３×３画素ブロックは、図１１に示す画素ブロック４０１のように、高感度画素を上側に設定したブロックとしている。このブロック設定により、重心が上側にずれて設定される。
一方、ＲとＧｒを算出するための３×３画素ブロックは、図１５に示す画素ブロック４０２のように、高感度画素を下側に設定したブロックとしている。このブロック設定により、重心が下側にずれて設定される。
【００８６】
図１６には、各色に応じたブロックと感度設定との垂直方向の重心位置との対応関係を示している。
（１）ＧｂとＢに対する処理例
（２）ＲとＧｒに対する処理例
これらの処理例を示している。
図１６（１）に示すように、ＧｂとＢを算出する場合は、ＧｂとＢを算出するための３×３画素ブロックを、高感度画素を上側に設定したブロックとする。このブロック設定により、重心が上側にずれて設定される。
一方、図１６（２）に示すように、ＲとＧｒを算出する場合は、ＲとＧｒを算出するための３×３画素ブロックを、高感度画素を下側に設定したブロックとする。このブロック設定により、重心が下側にずれて設定される。
【００８７】
図１１に示す出力画素値算出部２０２のＡＤ変換部２１１は、この加算値のＡＤ変換を実行してデジタル値を生成する。
図１１に示すＡＤ変換部出力値（画素加算値）２９１である。
このＡＤ変換部出力値（画素加算値）２９１が画素情報合成部２１２に入力される。
【００８８】
画素情報合成部２１２は、
水平方向（ｘ方向）の重心位置の制御を行う、この処理は、ゲイン（重み）を設定した合成処理によって実現する。
この処理について、図１１に示す３×３画素ブロック４０１のＧｂ画素に対する処理を例として説明する。
【００８９】
画素情報合成部２１２は、２つの加算値、すなわち、
３×３画素ブロック４０１のＧｂ１とＧｂ２との加算値出力である［Ｇｂ１２Ｄａｔａ］、
３×３画素ブロック４０１のＧｂ３とＧｂ４との加算値出力である［Ｇｂ３４Ｄａｔａ］、
これらの２つのＧｂ加算値を利用して最終的な画素数削減画像に設定するＧｂ画素値を算出する。
この画素値算出処理は、画素重心位置を考慮した処理、すなわち、ゲイン（重み）を設定した加重加算を伴う画素値演算処理によって行う。
この処理を示したのが、図１１に示すステップ（Ｓ２）である。
【００９０】
先に図１０（ｂ１）を参照して説明したように、
Ｇｂ画素の重心位置は、図１０（ｂ１）に示す３×３画素ブロック３５１の中央画素の左上端位置に設定することが必要となる。
このための処理として、画素数削減画像のＧｂ画素の画素値（Ｇｂ（ｏｕｔ））算出を以下の式（式１）に従って実行する。
Ｇｂ（ｏｕｔ）＝（（Ｇｂ１２×３）＋Ｇｂ３４）／４
・・・・（式１）
なお、上記式において、
Ｇｂ１２はＧｂ１とＧｂ２の画素加算値、
Ｇｂ３４はＧｂ３とＧｂ４の画素加算値、
である。
【００９１】
上記式（式１）に従った画素ち算出により、重心位置が図１１ステップ（Ｓ２）に示すように、３×３画素ブロックの中央画素の左上端位置に設定される。
この結果は、図１０（ｂ１）に示すＧｂ画素の画素重心３７１の位置に対応する。
Ｇｂ画素については、２つの加算画素値の演算に際して、重心が２つの加算画素位置の中心から左側にずれるように左側の加算値（本例ではＧｂ１２）に、右側の加算値（Ｇｂ３４）より、大きなゲイン（重み）をかけた演算を実行する。
【００９２】
このゲイン（重み）設定態様は、各色ごとに異なる。
図１０（Ｂ）に示す図から明らかなように、
Ｇｂ画素と、Ｒ画素については、重心が２つの加算画素位置の中心から左側にずれるように左側の加算値に、右側の加算値より、大きなゲイン（重み）をかけた演算を実行する。
一方、
Ｂ画素と、Ｇｒ画素については、重心が２つの加算画素位置の中心から右側にずれるように右側の加算値に、左側の加算値より、大きなゲイン（重み）をかけた演算を実行する。
このような処理によって、水平方向の重心位置制御がなされる。
なお、本例においてゲイン比は３：１となる。
【００９３】
図１７には、各色に応じたブロックと感度設定との水平方向の重心位置との対応関係を示している。
（１）ＧｂとＲに対する処理例
（２）ＢとＧｒに対する処理例
これらの処理例を示している。
図１７（１）に示すように、ＧｂとＲを算出する場合は、ＧｂとＲを算出するための３×３画素ブロックから得られる２つの加算値中、左側の加算値に対してゲインを３、右側の加算値に対してゲインを１として設定し、このゲイン設定による加重加算処理によって、重心を左側にずらして設定することができる。
一方、図１７（２）に示すように、ＢとＧｒを算出する場合は、ＢとＧｒを算出するための３×３画素ブロックから得られる２つの加算値中、左側の加算値に対してゲインを１、右側の加算値に対してゲインを３として設定し、このゲイン設定による加重加算処理によって、重心を右側にずらして設定することができる。
【００９４】
図１１に示す画素情報合成部２１２では、このような水平方向の重心位置制御を伴う画素値算出処理を実行して、２つの加算値に基づいて１つの出力画素値を決定する。
この結果は、出力部２１３を介して信号処理部に出力される。
【００９５】
この重心位置制御によって生成される画素数削減画像の各構成画素の画素重心は、先に図９（ｂ）を参照して説明したように各画素位置が均等に配置された設定となり、元の撮像素子の撮影画像の画素配置と同様の相対画素位置を持つ画素数削減画像が得られることになる。
この結果、先に図５を参照して説明したジャギー等の発生が抑制された品質の高い画像が出力される。
【００９６】
なお、上述した実施例では、３×３画素ブロックを単位とし、２行単位で感度差を３：１に設定した構成を説明したが、ブロックサイズや感度比等は、その他の様々な設定が可能である。各設定に応じてゲイン設定等を調整して処理を行えば、重心位置を様々な位置に設定する制御が可能となる。
【００９７】
以上、特定の実施例を参照しながら、本発明について詳解してきた。しかしながら、本発明の要旨を逸脱しない範囲で当業者が実施例の修正や代用を成し得ることは自明である。すなわち、例示という形態で本発明を開示してきたのであり、限定的に解釈されるべきではない。本発明の要旨を判断するためには、特許請求の範囲の欄を参酌すべきである。
【００９８】
また、明細書中において説明した一連の処理はハードウェア、またはソフトウェア、あるいは両者の複合構成によって実行することが可能である。ソフトウェアによる処理を実行する場合は、処理シーケンスを記録したプログラムを、専用のハードウェアに組み込まれたコンピュータ内のメモリにインストールして実行させるか、あるいは、各種処理が実行可能な汎用コンピュータにプログラムをインストールして実行させることが可能である。例えば、プログラムは記録媒体に予め記録しておくことができる。記録媒体からコンピュータにインストールする他、ＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、インターネットといったネットワークを介してプログラムを受信し、内蔵するハードディスク等の記録媒体にインストールすることができる。
【００９９】
なお、明細書に記載された各種の処理は、記載に従って時系列に実行されるのみならず、処理を実行する装置の処理能力あるいは必要に応じて並列的にあるいは個別に実行されてもよい。また、本明細書においてシステムとは、複数の装置の論理的集合構成であり、各構成の装置が同一筐体内にあるものには限らない。
【産業上の利用可能性】
【０１００】
以上、説明したように、本発明の一実施例によれば、撮像装置において画素数削減画像を生成する際に、画素重心の制御を可能とした処理を実現する装置、方法が実現される。
具体的には、異なる感度の画素からの出力画素信号を加算した画素加算信号を出力する画素部と、画素部から出力される複数の画素加算信号に対して予め設定したゲインを乗じた加重加算処理を実行して、画素部の画素数より総画素数が少ない画素数削減画像の構成画素値を算出する画素情報合成部を有する。画素部の画素加算信号生成処理と、画素情報合成部における加重加算処理によって、画素数削減画像を構成する各画素の画素重心位置の制御を実行する。例えば、画素数削減画像を構成する各画素の画素重心位置を前記画素部に均等に配置するように重心位置制御を実行する。
この処理によりジャギー等の発生の抑制された高品質な画像生成が可能となる。
【符号の説明】
【０１０１】
１１  画素領域
２１〜２４  ブロック
３１〜３４  画素
１０１  光学レンズ
１０２  撮像素子
１０３  信号処理部
１０５  制御部
１２０  出力画像
２０１  画素部
２０２  出力画素値算出部
２１１  ＡＤ変換部
２１２  画素情報合成部
２１３  出力部
２５０  加算画素値
２９１  ＡＤ変換部出力値（画素加算値）
３２１〜３２４  ブロック
３３１〜３３４  画素
３５１〜３５４  ブロック
３７１〜３７４  画素重心
４０１  ブロック
４２１  ブロック
【図１】
2012175600.tif 000003
【図２】
2012175600.tif 000004
【図３】
2012175600.tif 000005
【図４】
2012175600.tif 000006
【図５】
2012175600.tif 000007
【図６】
2012175600.tif 000008
【図７】
2012175600.tif 000009
【図８】
2012175600.tif 000010
【図９】
2012175600.tif 000011
【図１０】
2012175600.tif 000012
【図１１】
2012175600.tif 000013
【図１２】
2012175600.tif 000014
【図１３】
2012175600.tif 000015
【図１４】
2012175600.tif 000016
【図１５】
2012175600.tif 000017
【図１６】
2012175600.tif 000018
【図１７】
2012175600.tif 000019