(57)【要約】【課題】情報機器の小型化と、ラッチ解除時間の短縮とを両立する。【解決手段】電源スイッチ１２を介して電源供給ラインＰＬに供給された直流電力を、平滑コンデンサ１３により平滑し、遮断スイッチ１４を介して被駆動回路に供給する電源回路を備えたプリンタ１０において、被駆動回路は、遮断スイッチ１４をオフ状態に移行させるラッチ開始信号を出力し、電源回路は、ラッチ開始信号のラッチ期間中、遮断スイッチ１４をオフ状態にするためのスイッチ制御信号ＶＳＣを出力するスイッチ制御回路１５と、電源スイッチ１２のオフ時に、電源供給ラインＰＬの電圧降下を検出して、スイッチ制御回路１５にラッチを解除させる電位差検出回路１６と、を備えた。【選択図】図２
2012003301.tif 000002
【特許請求の範囲】
【請求項１】
直流電力を、電源スイッチを介して当該電源スイッチの後段の電源供給ラインに一端が接続された平滑コンデンサと、遮断スイッチを経由して被駆動回路に供給する電源回路を備えた情報機器であって、
前記被駆動回路は、前記遮断スイッチをオフ状態に移行させるためのラッチ開始信号を出力するラッチ開始信号出力回路を備え、
前記電源回路は、前記ラッチ開始信号をラッチしラッチ信号を出力するラッチ回路と、
前記ラッチ信号に基づき、前記遮断スイッチをオンまたはオフにするスイッチ制御信号を前記遮断スイッチに出力するスイッチ制御回路と、
前記電源スイッチがオフ状態となったときを含めた前記平滑コンデンサの放電を伴う前記電源供給ラインの電圧降下を検出して、前記ラッチ信号を無効にするラッチ解除信号を前記スイッチ制御回路に出力するラッチ解除回路と、を備えた、
ことを特徴とする情報機器。
【請求項２】
請求項１記載の情報機器において、
前記ラッチ解除回路は、前記電源供給ラインの前記直流電力に基づき所定の保持電圧を保持する電圧保持回路と、
前記電源供給ラインの電圧と、前記電圧保持回路の保持電圧と、の差分電圧を検出し、当該差分電圧が所定のしきい値電圧を超えた場合に、前記スイッチ制御回路にラッチ解除信号を出力する比較回路と、
を備えたことを特徴とする情報機器。
【請求項３】
請求項１又は請求項２記載の情報機器において、
少なくとも、前記ラッチ回路と前記スイッチ制御回路と前記ラッチ解除回路のいずれかは、前記平滑コンデンサから電力を供給されることを
特徴とする情報機器。
【請求項４】
請求項１乃至請求項３のいずれかに記載の情報機器において、
前記比較回路は、前記平滑コンデンサの端子電圧が一方の入力端子とするソース端子に印加され、前記電圧保持回路の保持電圧が他方の入力端子とするゲート端子に印加され、ドレイン端子が出力端子とする電界効果トランジスターにより構成されていることを特徴とする情報機器。
【請求項５】
請求項２乃至請求項４記載の情報機器において、  前記電圧保持回路は、前記電源供給ラインにアノード端子が接続された逆流防止ダイオードと、少なくとも、前記ダイオードのカソード端子に一端が接続された電圧保持用コンデンサまたは定電圧ダイオードのいずれかが接続されていること
を含むことを特徴とする情報機器。
【請求項６】
請求項１乃至請求項５のいずれかに記載の情報機器において、
前記スイッチ制御回路は、前記ラッチ信号と、前記ラッチ解除信号と、の論理和をとって、前記スイッチ制御信号として出力する回路を含むことを特徴とする情報機器。
【請求項７】
請求項１乃至請求項６のいずれかに記載の情報機器において、
前記電源回路は、前記ラッチ解除回路のラッチ解除信号を無効にさせるラッチ解除禁止回路を備え、前記被駆動回路は、所定の制御中、前記ラッチ解除禁止回路に前記ラッチ解除禁止信号を出力することを特徴とする情報機器。
【請求項８】
請求項７記載の情報機器において、
前記被駆動回路は、プリンタの制御基板を含めて構成され、
前記プリンタの印刷制御中に、前記ラッチ解除禁止回路に前記ラッチ解除禁止信号を出力することを特徴とする情報機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報機器に係り、特に待機時の消費電力（待機電力）の低減を図る技術に関する。
【背景技術】
【０００２】
プリンタ等のいわゆる小型情報機器には、外部に接続された電源装置から供給される直流電力によって動作するタイプのものがある。そして、近年では、消費電力を抑制するために、情報機器に対して、電源スイッチがオン状態であっても、使用されない状態が継続した状態である待機状態においては、ＣＰＵを含む内部回路（制御回路）、すなわち、電力の消費量が比較的多い部位への直流電力の供給を遮断することが求められている。
さらに、エネルギー使用製品に対して環境配慮設計を義務付ける国もあり、例えばオフモード（情報機器が商用電源に接続されているものの、いかなる機能も提供していない動作モード）における消費電力を所定値以下に抑制することが要求されている。
【０００３】
オフモードにおける消費電力の抑制に対応した情報機器には、被駆動回路である内部回路への直流電力の供給を遮断するための電力供給遮断回路として、内部回路への直流電力の供給を遮断するためのスイッチ回路や、このスイッチ回路をオフ状態に保持するためのラッチ回路が備えられる（例えば、特許文献１あるいは特許文献２参照）。また、この情報機器には、電源電圧を安定化させるための平滑コンデンサや、この平滑コンデンサの残留電荷を必要に応じて放電させるための、放電抵抗を含む放電回路も備えられる。なお、平滑コンデンサとしては、比較的大容量のコンデンサが用いられる。
【０００４】
このような情報機器では、内部回路へ直流電力の供給を遮断するときに、例えば、ＣＰＵからラッチ回路にラッチ開始信号（トリガー信号）が入力され、ラッチ回路は、ラッチ開始信号をラッチ（保持）する。そして、ラッチ回路は、ラッチ開始信号をラッチしている期間、スイッチ回路をオフ状態に保持するべきスイッチ制御信号をスイッチ回路に出力する。スイッチ回路は、このスイッチ制御信号が入力されている期間、すなわち、ラッチ回路がラッチ開始信号をラッチしている期間、オフ状態を保持し、内部回路への直流電力の供給を遮断する。この間、平滑コンデンサからラッチ回路に電力が供給されている。なお、この状態から内部回路への直流電力の供給を再開させるためには、一旦、情報機器の電源スイッチをオフ状態に切り換えた後に、オン状態に戻すことが必要となる。これは、以下の通りである。
【０００５】
すなわち、スイッチ回路がオフ状態であって、内部回路への直流電力の供給が遮断されているときに、情報機器の電源スイッチがオフ状態に切り換えられると、平滑コンデンサも含め電源スイッチを介して供給される電力が停止されるので、放電回路が動作することによって、平滑コンデンサの残留電荷が放電する。その後、この残留電荷の放電によって、平滑コンデンサの両端子間の電圧がラッチ回路の動作電圧未満に低下すると、ラッチ回路におけるラッチ開始信号のラッチが解除される（ラッチ解除）。このラッチ解除によって、再度、電源スイッチがオン状態に切り換えられたときに、スイッチ回路がオン状態になり、ＣＰＵを含む内部回路に直流電力が供給されるようになる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−１６６５６１号公報
【特許文献２】特開２００５−３１２１６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、情報機器のユーザは、上述したように、内部回路への直流電力の供給を再開させるために、電源スイッチをオフ状態に切り換えた直後にオン状態に戻す操作を行う必要がある。このとき、平滑コンデンサの残留電荷が十分に放電されない場合、ラッチ回路のラッチ解除がなされないことがある。この場合、電源スイッチがオン状態に切り換えられても、ラッチ状態が継続しスイッチ回路はオフ状態のままであるので、内部回路への直流電力の供給を行うことができず、内部回路は動作することができない。
【０００８】
このような不具合を解消するためには、放電回路に備えられる放電抵抗として、抵抗値ができるだけ小さく、許容損失ができるだけ大きい抵抗器を用いることによって、放電時間を短くし、ラッチ解除に要する時間（ラッチ解除時間）を短縮することが考えられる。
しかし、上述した特性を有する抵抗器は、場合によってはセメント抵抗など一般に外形寸法が比較的大きいものとなり、このような抵抗器を放電抵抗として用いることは、情報機器の大型化を招く上コストも掛かる。このため、上述した特性を有する抵抗器は、小型の情報機器への搭載には適さない。
【０００９】
そこで、本発明の目的は、スイッチ回路がラッチ回路のラッチ信号により被駆動回路（例えば、ＣＰＵを含む内部回路）への直流電力の供給が遮断されているときに、ラッチ回路のラッチ解除によって、直流電力の被駆動回路への供給が再開される情報機器において、電源スイッチをオフ後オンしたときのラッチ解除時間の短縮と、情報機器の小型化を両立することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明は、直流電力を、電源スイッチを介して当該電源スイッチの後段の電源供給ラインに一端が接続された平滑コンデンサと、遮断スイッチを経由して被駆動回路に供給する電源回路を備えた情報機器であって、前記被駆動回路は、前記遮断スイッチをオフ状態（遮断状態）に移行させるためのラッチ開始信号を出力するラッチ開始信号出力回路を備え、前記電源回路は、前記ラッチ開始信号をラッチしラッチ信号を出力するラッチ回路と、前記ラッチ信号に基づき、前記遮断スイッチをオン（導通）またはオフ（遮断）にするスイッチ制御信号を前記遮断スイッチに出力するスイッチ制御回路と、前記電源スイッチがオフ状態となったときを含めた前記平滑コンデンサの放電を伴う前記電源供給ラインの電圧降下を検出して、前記ラッチ信号を無効にするラッチ解除信号を前記スイッチ制御回路に出力するラッチ解除回路と、を備えたことを特徴としている。
【００１１】
上記構成によれば、被駆動回路のラッチ開始信号出力回路は、遮断スイッチをオフ状態に移行させるためのラッチ開始信号をラッチ回路に出力し、ラッチ回路は電源回路のスイッチ制御回路にラッチ信号を出力し、スイッチ制御回路は、ラッチ信号のラッチ期間中、遮断スイッチをオフ状態にするためのスイッチ制御信号を遮断スイッチに出力する。被駆動回路が、所定時間動作しないとき、自ら、省電力にするため電力を遮断することができる。一方、ラッチ解除回路は、電源スイッチがオフ状態となったときや被駆動回路側で負荷の高い動作がされたときなど、平滑コンデンサの放電を伴う電源供給ラインの電圧降下を検出して、スイッチ制御回路にラッチ信号を解除（無効に）させる。
【００１２】
したがって、被駆動回路のラッチ開始信号出力回路に基づき、ラッチ回路によりラッチ信号が出力されて遮断スイッチがオフ状態とされている状態で、電源スイッチがオフにされる等により、平滑コンデンサの放電による電源供給ラインの電圧降下が検出された場合等では、ラッチ信号が無効にされているので、遮断スイッチは、オン状態を継続、または直ちにオン状態に復帰可能な状態となっているため、電源スイッチをオフ状態に切り換えた後、直ちに電源スイッチがオンとされた場合でも、遮断スイッチはラッチ信号がアクティブの状態でも影響を受けずにオン状態になり、再び直流電力が被駆動回路に供給されることとなる。
【００１３】
また、本発明は、上記構成において、前記ラッチ解除回路は、前記電源供給ラインの前記直流電力に基づき所定の保持電圧を保持する電圧保持回路と、前記電源供給ラインの電圧と、前記電圧保持回路の保持電圧と、の差分電圧を検出し、当該差分電圧が所定のしきい値電圧を超えた場合に、前記スイッチ制御回路にラッチ解除信号を出力する比較回路と、を備えたことを特徴としている。
上記構成によれば、ラッチ解除回路の電圧保持回路は、電源スイッチのオン時の電源供給ラインに基づく所定の電圧を保持する。
これにより比較回路は、電源供給ラインの電圧と、電圧保持回路の保持電圧と、の差分電圧を検出し、当該差分電圧が所定のしきい値電圧を超えた場合に電圧降下が検出されたとして、スイッチ制御回路にラッチ解除信号を出力する。
また、本発明は、少なくとも、前記ラッチ回路と前記スイッチ制御回路と前記ラッチ解除回路のいずれかは、前記平滑コンデンサから電力を供給されることを特徴とする。
ここで、ラッチ回路とスイッチ制御回路とラッチ解除回路は、電源スイッチの後段（出力側）で閉回路を構成しており、電源スイッチがオフのとき、電源スイッチの前段（入力側）とは電気的に切り離されているため、平滑コンデンサの充電電力で駆動されるので、電源スイッチの前段から後段への電流の流れが発生せず、待機時も含め電力消費を抑制することができる。また、遮断スイッチがオフ状態となり、被駆動回路が動作していない場合であっても、前記ラッチ回路と前記スイッチ制御回路と前記ラッチ解除回路は、動作が可能である。さらに電源スイッチがオフされても、しばらくは平滑コンデンサから電力を供給されて、これらの回路は動作ができる。電源スイッチがオフされた後、時間が経過して平滑コンデンサの電力が放電されていくとき、これらの回路は、同じ論理状態を保持しながらダウンしていく。再度、電源スイッチがオンされたとき、これらの回路は電源供給ラインから電力を供給され、正常な論理状態で立ち上がるので、スイッチ制御回路から遮断回路にオンを指示する信号が入力され、被駆動回路に電力が供給される。
【００１４】
また、本発明は、上記いずれかの構成において、前記電圧保持回路は、前記電源供給ラインにアノード端子が接続された逆流防止ダイオードと、前記ダイオードのカソード端子に一端が接続された電圧保持用コンデンサと、ことを特徴としている。
上記構成によれば、電圧保持回路の逆流防止ダイオードは、電源スイッチのオン時に電圧保持用コンデンサに電力を供給し、電源スイッチのオフ時に電圧保持用コンデンサからの放電を抑制する。
これにより、電圧保持用コンデンサは、電源スイッチのオン時の電源供給ラインの電圧を保持する。
したがって、比較回路は、電源供給ラインの電圧と、電圧保持回路の保持電圧とを比較することにより、確実かつ迅速に電源スイッチのオフ状態を検出して、スイッチ制御回路にラッチ解除信号を出力することができる。
【００１５】
また、本発明は、上記いずれかの構成において、前記比較回路は、前記電源供給ラインの電圧が一方の入力端子とするソース端子に印加され、前記電圧保持回路の保持電圧が他方の入力端子とするゲート端子に印加され、ドレイン端子が出力端子とする電界効果トランジスター（ＦＥＴ）により構成されていることを特徴としている。
上記構成によれば、ゲート電圧がゲート−ソース間電圧を上回った場合には、ソース−ドレイン間を電流が流れてラッチ解除信号として出力される。
したがって、ゲート−ソース間電圧をしきい値電圧として電源供給ラインの電圧と、電圧保持回路の保持電圧と、の差分電圧を検出してラッチ解除信号を出力することができる。
【００１６】
また、本発明は、上記構成において、前記電圧保持用コンデンサとグランドとの間に定電圧ダイオードが接続されていることを特徴としている。
上記構成によれば、ＦＥＴに印加される電圧の比率を高くしても、ＦＥＴに実際に印加される電圧を低くすることができるので、電圧降下の傾きを大きくとることができ、確実にかつ迅速に電圧降下を検出して、確実かつ迅速にラッチ解除信号を出力することが可能となる。
また、本発明は、前記電圧保持回路は、前記電源供給ラインにアノード端子が接続された逆流防止ダイオードと、少なくとも、前記ダイオードのカソード端子に一端が接続された電圧保持用コンデンサまたは定電圧ダイオードのいずれかが接続されていることを含むことを特徴とする。
上記構成によれば、電圧保持回路の逆流防止ダイオードは、電源スイッチのオン時に電圧保持用コンデンサに電力を供給し、電源スイッチのオフ時に電圧保持用コンデンサからの放電を抑制する。また、定電圧ダイオードによれば、より正確な保持電圧を取得できる。  
【００１７】
また、本発明は、上記いずれかの構成において、前記スイッチ制御回路は、前記ラッチ信号と、前記ラッチ解除信号と、の論理和をとって、前記スイッチ制御信号として出力する回路を含むことを特徴とする。
上記構成によれば、スイッチ制御回路のラッチ回路は、ラッチ開始信号をラッチして、ラッチ信号を論理和回路（ＯＲ回路）に出力する。
これにより、ＯＲ回路は、ラッチ信号と、ラッチ解除信号と、の論理和をとって、スイッチ制御信号として出力する。
したがって、ラッチ解除信号が出力されても、直ちに遮断スイッチがオン状態となることがないとともに、遮断スイッチは、直ちにオン状態に復帰可能な状態となっているため、電源スイッチをオフ状態に切り換えた直後に再び電源スイッチがオンとされた場合でも、再び遮断スイッチがオン状態となり直流電力が被駆動回路に供給されることとなる。
【００１８】
また、本発明は、上記いずれかの構成において、前記電源回路は、前記ラッチ解除回路のラッチ解除信号を無効にさせる（マスクさせる）ラッチ解除禁止回路を備え、前記被駆動回路は、所定の制御中、前記ラッチ解除禁止回路に前記ラッチ解除禁止信号を出力することを特徴としている。
上記構成によれば、被駆動回路は、所定の制御中、ラッチ解除信号をマスクさせ、誤ってラッチ解除信号が出ることを防止できる。
上記構成によれば、電源スイッチの接点が劣化し、接点抵抗が増加することによる電圧降下が起きた場合でも、所定の制御により一時的に負荷が増大し電圧降下した場合でも、誤ってラッチ解除信号が出力されることがない。
【００１９】
また、本発明は、上記構成において、前記被駆動回路は、プリンタの制御基板を含めて構成され、前記プリンタの印刷制御中に、前記ラッチ解除禁止回路に前記ラッチ解除禁止信号を出力することを特徴としている。
上記構成によれば、印刷動作に起因して、電源供給ラインの電圧が低下した場合には、ラッチ解除信号の出力が禁止（マスク）されているため、印刷動作に基づく電源電圧の低下による誤動作でラッチ解除信号が出力されてしまうことがない。
【発明の効果】
【００２０】
本発明によれば、情報機器の小型化と、ラッチ解除時間の短縮とを両立することができるという効果を奏する。
【図面の簡単な説明】
【００２１】
【図１】実施形態に係るコンピュータシステムの概略構成説明図である。
【図２】電力供給遮断回路の概略構成説明図である。
【図３】電位差検出回路及び電圧保持回路の具体的回路例の説明図である。
【図４】電力供給遮断回路の動作を示すタイミングチャートである。
【発明を実施するための形態】
【００２２】
以下、図面を参照して本発明の実施形態について説明する。
図１は、実施形態の情報機器を含むコンピュータシステムの概略構成説明図である。
コンピュータシステム１００は、大別すると、情報機器としてのプリンタ１０と、プリンタ１０に対し、ＡＣアダプタ２０を介して、動作電力を供給する商用電源３０と、プリンタ１０に接続されて、プリンタ１０を制御するパーソナルコンピュータ（ＰＣ）４０と、を備えている。
【００２３】
プリンタ１０は、動作電力の内部回路１８への供給を遮断する電力供給遮断回路１１を備えている。
ＡＣアダプタ２０は、電源ケーブル２１を介して商用電源３０に接続されるとともに、電源ケーブル２２を介してプリンタ１０に接続されており、商用電源から供給される交流電力を直流電力に変換してプリンタ１０に供給する。ここで、ＡＣアダプタ２０は、電源装置として機能している。
【００２４】
パーソナルコンピュータ４０は、プリンタケーブル４１を介してプリンタ１０に接続されており、プリンタ１０は、パーソナルコンピュータ４０から印刷ジョブが投入されたときに印刷を実行する。さらにパーソナルコンピュータ４０は、入力装置としてのマウス４２、キーボード４３が接続され、出力装置としてのディスプレイ４４が接続されている。
【００２５】
ここで、プリンタ１０の動作モードについて説明する。
プリンタ１０は、ＣＰＵ１８ａ（図２参照）を含む内部回路（制御回路）１８にＡＣアダプタ２０から供給された直流電力を供給して通常動作を行わせる通常動作モードと、電力供給遮断回路１１が動作して内部回路１８への直流電力の供給が遮断される電力遮断モード（オフモード）と、を有している。そして、長時間、パーソナルコンピュータＰＣからプリンタ１０に印刷ジョブが投入されない場合に、動作モードが電力供給モードから電力遮断モードに切り換わる。この場合において、動作モードが電力供給モードから電力遮断モードに切り換わるまでの時間は、プリンタ１０のユーザによって任意に設定可能である。
そして、動作モードが電力供給モードから電力遮断モードに切り換わるときの内部回路１８への直流電力の供給の遮断は、電力供給遮断回路１１によって行われる。この電力供給遮断回路１１については、後に詳述する。なお、電力供給モードには、印刷実行時の比較的消費電力が高い動作モードである通常モードと、印刷実行から所定時間が経過した後に印刷ジョブの投入を待機しているときの比較的消費電力が低い動作モードである省電力モードとが含まれる。
【００２６】
図２は、電力供給遮断回路の概略構成説明図である。
図２に示すように、電力供給遮断回路１１は、電源スイッチ（タクティルスイッチ）１２と、平滑コンデンサ１３と、抵抗器１３Ｒと、遮断スイッチ１４と、スイッチ制御回路１５と、電位差検出回路１６と、電圧保持回路１７と、を備えている。
【００２７】
電源スイッチ１２は、入力端子１２ａと、出力端子１２ｂと、操作部１２ｃと、を備えている。電源スイッチ１２は、操作部１２ｃの姿勢を、入力端子１２ａと出力端子１２ｂとの接続状態がオン状態（閉状態、導通状態）となる第１の姿勢と、接続状態がオフ状態（開状態、遮断状態）となる第２の姿勢との間で切り換える切換操作によって、接続状態を切り換えるための電源スイッチである。電源スイッチ１２は、切換操作が行われない限り、操作部１２ｃの姿勢及び接続状態を保持する。入力端子１２ａは、ＡＣアダプタ２０に接続されている。
【００２８】
平滑コンデンサ１３は、第１の端子１３ａと、第２の端子１３ｂと、を有している。第１の端子１３ａは、電源スイッチ１２の出力端子１２ｂに接続されており、第２の端子１３ｂは、接地されている。平滑コンデンサ１３は、電圧Ｖｉｎ２を安定化させるためのコンデンサである。この平滑コンデンサ１３としては、比較的大容量のコンデンサが用いられる。
【００２９】
抵抗器１３Ｒは、平滑コンデンサ１３の第１の端子１３ａと、ラッチ回路１５ａとの間に接続されている。この抵抗器１３Ｒは、電源スイッチ１２がオフ状態に切り換えられたときに、平滑コンデンサ１３の残留電荷を、ラッチ回路１５ａを介して放電させるために用いられる。そして、この抵抗器１３Ｒの抵抗値は、平滑コンデンサ１３の残留電荷の放電時における消費電力および放電時間を考慮して設定されている。本実施例では、抵抗器１３Ｒの抵抗値は、上記放電時の消費電力が０．５（Ｗ）以下となる範囲内で、放電時間が最短になるように設定されている。
【００３０】
遮断スイッチ１４は、電源スイッチ１２の出力端子１２ｂに接続されている。遮断スイッチ１４は、スイッチ制御回路１５から入力されたスイッチ制御信号ＶＳＣに基づいて、ＣＰＵ１８ａ及びエラー検出回路１８ｂを含む内部回路１８への直流電力の供給と遮断とを切り換える。遮断スイッチ１４は、内部回路１８への直流電力の供給を遮断すべきスイッチ制御信号ＶＳＣが入力されているときに、オフ状態になる。また、遮断スイッチ１４は、内部回路１８への直流電力の供給を遮断すべきスイッチ制御信号ＶＳＣが入力されていないときに、オン状態になる。遮断スイッチ１４を通過した直流電力は、図示しないＤＣ／ＤＣコンバータによって電圧変換され（電圧Ｖｃｃ）、ＣＰＵ１８ａや、エラー検出回路１８ｂに供給される。遮断スイッチ１４は、ＦＥＴ（Field Effect Transistor、電界効果トランジスター）等を含んでいる。
【００３１】
スイッチ制御回路１５は、大別するとラッチ回路１５ａと、ラッチ解除禁止回路１５ｂと、ＯＲ回路１５ｃと、を備えている。
ラッチ回路１５ａは、内部回路１８を構成するＣＰＵ１８ａあるいはエラー検出回路１８ｂからのラッチ開始信号ＶＬＴの入力により当該ラッチ回路１５ａがラッチ状態であることを示す“Ｈ”レベルの状態信号ＶＳＴを出力するとともに、ラッチ解除信号ＶＲＳＴの入力により当該ラッチ回路１５ａがラッチ状態ではないことを示す“Ｌ”レベルの状態信号ＶＳＴを出力する。
ここで、ラッチ回路１５ａは、グランドＧＮＤに接続（接地）されている。
【００３２】
ラッチ解除禁止回路１５ｂは、ＣＰＵ１８ａからのラッチ解除禁止信号ＶＰＲの入力がなされると、電位差検出回路１６からの後述のラッチ解除信号ＶＲＳＴのラッチ回路１５ａへの出力を禁止する。
ＯＲ回路１５ｃは、２入力ＯＲ回路であり、一方の入力端子には、ラッチ回路１５ａから出力され、当該ラッチ回路１５ａがラッチ状態であることを示す状態信号ＶＳＴが入力され、他方の入力端子には、ラッチ解除禁止回路１５ｂを通過したラッチ解除信号ＶＲＳＴが入力される。
したがって、ＯＲ回路１５ｃは、状態信号ＶＳＴあるいはラッチ解除信号ＶＲＳＴのいずれかが“Ｈ”レベルである場合に“Ｈ”レベルのスイッチ制御信号ＶＳＣを遮断スイッチ１４に出力し、遮断スイッチ１４をオフ状態に保持する。
【００３３】
つまり、スイッチ制御回路１５は、ＯＲ回路１５ｃに、ラッチ回路１５ａからラッチ開始信号ＶＬＴをラッチしていることを示す“Ｈ”レベルの状態信号ＶＳＴが入力されている期間あるいはラッチ解除禁止回路１５ｂから“Ｈ”レベルのラッチ解除信号ＶＲＳＴが入力されている期間において、内部回路１８への直流電力の供給を遮断すべく遮断スイッチ１４をオフ状態（開状態）とする“Ｈ”レベルのスイッチ制御信号ＶＳＣを生成し、遮断スイッチ１４に出力する。
一方、スイッチ制御回路１５は、ＯＲ回路１５ｃに、“Ｌ”レベルの状態信号ＶＳＴおよび“Ｌ”レベルのラッチ解除信号ＶＲＳＴが入力されている期間は、内部回路１８への直流電力の供給を遮断しないように“Ｌ”レベルのスイッチ制御信号ＶＳＣを生成し、遮断スイッチ１４に出力する。
【００３４】
電位差検出回路１６は、電源供給ラインＰＬの電圧Ｖｉｎ２が電源電圧として印加され、ＡＣアダプタ２０から供給された直流電力の電圧Ｖｉｎ１と、電圧保持回路１７に対応する検出電圧Ｖｉｎ３（≒Ｖｉｎ２）と、の差分電圧ΔＶが所定のしきい値電圧Ｖｔｈ以上となった場合に、“Ｈ”レベルのラッチ解除信号ＶＲＳＴをスイッチ制御回路１５に出力する。ここで、しきい値電圧Ｖｔｈは、電源スイッチ１２がオフ状態（開状態）とされたと判別できる電圧に設定されている。すなわち、電源スイッチ１２がオフ状態（開状態）とされることで、ＡＣアダプタ２０からの電力供給が遮断され、平滑コンデンサ１３に蓄えられた電荷が何らかの経路を介して放電されて、平滑コンデンサ１３の保持電圧が、後述のコンデンサ１７ｂの保持電圧に対して有意に低下したと判別できる電圧に設定されている。
【００３５】
電圧保持回路１７は、直列接続された逆流防止ダイオード１７ａと、電圧保持用のコンデンサ１７ｂと、を備え、平滑コンデンサ１３と並列接続され、コンデンサ１７ｂは、電源スイッチ１２がオン状態（閉状態）における電源供給ラインＰＬの電圧Ｖｉｎ２（＝Ｖｉｎ１）が、逆流防止ダイオード１７ａの電圧降下分を差し引いた電圧Ｖｉｎ３（≒Ｖｉｎ１）を保持する。
【００３６】
上記構成によれば、電源スイッチ１２がオン状態となると、電圧Ｖｉｎ２＝Ｖｉｎ１（≒２４Ｖ）となり、電圧保持回路１７のコンデンサ１７ｂの電圧Ｖｉｎ３≒Ｖｉｎ２＝Ｖｉｎ１となるので、電位差検出回路１６の出力であるラッチ解除信号は“Ｌ”レベルとなり、ＯＲ回路１５ｃに入力される。
その後、印字動作が行われ、印字動作が終了してから、動作モードを通常動作モードから低消費電力モードに移行させるための所定時間が経過して、ＣＰＵ１８ａからラッチ開始信号ＶＬＴが入力されると、ラッチ回路１５ａから“Ｈ”レベルの状態信号ＶＳＴが出力され、ＯＲ回路１５ｃから出力されるスイッチ制御信号ＶＳＣが“Ｈ”レベルとなる。
【００３７】
この結果、遮断スイッチ１４は、オフ状態となり、内部回路１８に供給される電源Ｖｃｃは、０Ｖとなって、省電力モードに移行することとなる。
その後、電源スイッチ１２がオフ状態とされると、平滑コンデンサ１３の電圧に相当する電圧Ｖｉｎ２は、放電などにより徐々に低下し、コンデンサ１７ｂの電圧との差分電圧（＝Ｖｉｎ３−Ｖｉｎ２）は、徐々に増加する。
そして、差分電圧（＝Ｖｉｎ３−Ｖｉｎ２）がしきい値電圧Ｖｔｈを超えると、ラッチ解除信号ＶＲＳＴが“Ｈ”レベルとなる。
これにより、入力されたラッチ解除信号ＶＲＳＴが、遮断スイッチ１４をオフ状態とすべきスイッチ制御信号ＶＳＣとして、スイッチ制御回路１５から遮断スイッチ１４に出力される。
【００３８】
したがって、状態信号ＶＳＴが“Ｌ”レベルであり、電圧Ｖｉｎ２が徐々に低下し、そのまま放置しておけば、ラッチ回路１５ａに対する電源供給が絶たれてしまうにもかかわらず、遮断スイッチ１４をオフ状態に保持することができる。
したがって、電源スイッチ１２がオフ状態であっても、平滑コンデンサ１３からＣＰＵ１８ａを含む内部回路１８に電流が流れることに起因して、内部回路１８が誤動作することを防止することができる。
【００３９】
次により具体的な回路構成について説明する。
図３は、電位差検出回路及び電圧保持回路の具体的回路例の説明図である。
図３において、図２と同様の部分には、同一の符号を付すものとする。
電位差検出回路１６は、一方の入力端子Ｔｉｎ１にゲート端子Ｇが接続され、他方の入力端子Ｔｉｎ２にソース端子Ｓが接続され、出力端子Ｔｏｕｔにドレイン端子Ｄが接続された（ＮチャネルＭＯＳ）ＦＥＴ１６ａを備えている。
このＦＥＴ１６ａは、ゲート電圧ＶＧ(＝Ｖｉｎ３１)がゲート−ソース間電圧ＶＧＳ
（＝Ｖｉｎ３１−Ｖｉｎ２１）越えた場合に、オン状態となり、“Ｈ”レベルのラッチ解除信号ＶＲＳＴが出力されることとなる。
【００４０】
電圧保持回路１７は、逆流防止ダイオード１７ａと、コンデンサ１７ｂと、コンデンサ１７ｂとグランドＧＮＤとの間に介挿されたツェナーダイオード１７ｃと、電圧Ｖｉｎ２のうち、ツェナーダイオード１７ｃのツェナー電圧（本実施形態では、１７．５Ｖ）を電圧Ｖｉｎ２から差し引いた電圧（本実施形態では、２４−１７．５＝６．５Ｖ）を分圧して電圧Ｖｉｎ２１とする分圧回路１７ｄと、を備えている。
【００４１】
ここで、電圧保持回路１７において、ツェナーダイオード１７ｃを設けている理由について説明する。
ツェナーダイオード１７ｃを設けずに、分圧回路１７ｄを設けた場合には、分圧回路１７ｄを構成する分圧抵抗Ｒ１１及び分圧抵抗Ｒ１２の分圧比が単純に電位差検出回路１６に印加される電圧に適用され、電源スイッチ１２がオフ状態（開状態）となったときの電圧Ｖｉｎ２の電圧降下の傾きにそのまま現れることとなる。例えば、電圧保持回路１７を構成するコンデンサ１７ｂ及び電位差検出回路１６を構成するＦＥＴ１６ａの耐圧を考慮しつつ、ダイナミックレンジを大きく稼ぐためには、分圧抵抗Ｒ１１＝分圧抵抗Ｒ１２（＝３３ｋΩ）として分圧比１：１程度とすることとなる。したがって、単純に電圧降下の傾きは、分圧回路１７ｄを設けない場合と比較して半分になってしまい、ノイズなどの影響を考慮すると、判定精度の低下を招くおそれがある。
【００４２】
これに対し、ツェナーダイオード１７ｃを設けた場合には、分圧回路１７ｄに印加されル電圧は、ＡＣアダプタ２０から供給される電源の電圧（例えば、２４Ｖ）から、ツェナー電圧（例えば、１７．５Ｖ）を差し引いた値となり、電圧保持回路１７を構成するコンデンサ１７ｂ及び電位差検出回路１６を構成するＦＥＴ１６ａの耐圧を考慮しつつ、ダイナミックレンジを大きく稼いだとしても、分圧比５：１程度とすることができ、ツェナー電圧を考慮した実効的な分圧比は、６６：５１程度となり、電源電圧をそのまま測定する場合と比較して遜色ないものとなり、ノイズを考慮した場合でも検出時間を短くすることが可能となる。
【００４３】
図４は、電力供給遮断回路の動作を示すタイミングチャートである。
時刻ｔ１において、電源スイッチ１２がオン状態となると、時刻ｔ２においては、コンデンサ１７ｂが保持している電圧Ｖｉｎ３１が“Ｈ”レベル（≒２４Ｖ）となり、ラッチ解除禁止信号ＶＰＲが“Ｈ”レベルとなる。
その後、時刻ｔ３において、印字動作が開始され、時刻ｔ４において印字動作が終了することとなる。このとき、印字動作により過渡的に負荷が増大し、電源供給ラインＰＬの電圧Ｖｉｎ２が一時的に降下し、差分電圧（＝Ｖｉｎ３−Ｖｉｎ２）がしきい値電圧Ｖｔｈを超え、ラッチ解除信号ＶＲＳＴが“Ｈ”レベルとなることがある。しかしながら、時刻ｔ３から時刻ｔ４の期間においては、ラッチ解除禁止信号ＶＰＲが“Ｈ”レベルとなっており、ラッチ回路１５ａには、ラッチ解除禁止回路１５ｂによりラッチ解除信号の入力が禁止される（マスクされる）。このため、ＯＲ回路１５ｃから遮断スイッチ１４をオフ状態とするスイッチ制御信号ＶＳＣの出力が継続し、誤って遮断スイッチ１４をオン状態にすることはない。そして時刻ｔ４において印字動作が終了してから、動作モードを通常動作モードから低消費電力モードに移行させるための所定時間Δｔが経過した時刻ｔ５において、ＣＰＵ１８ａにより、ラッチ開始信号ＶＬＴが入力されるとともに、ラッチ解除禁止信号は、“Ｌ”レベルとされる。
したがって、状態信号ＶＳＴが“Ｈ”レベルとなり、ＯＲ回路１５ｃから出力されるスイッチ制御信号ＶＳＣが“Ｈ”レベルとなる。
【００４４】
この結果、遮断スイッチ１４は、オフ状態となり、内部回路１８に供給される電源Ｖｃｃは、時刻ｔ６において、０Ｖとなって、省電力モードに移行することとなる。
その後、時刻ｔ７において、電源スイッチ１２がオフ状態とされると、平滑コンデンサ１３の電圧に対応する電圧Ｖｉｎ２１は、放電などにより徐々に低下し、コンデンサ１７ｂの電圧との差分電圧（＝Ｖｉｎ３１−Ｖｉｎ２１）は、徐々に増加し、時刻ｔ８に至ると、差分電圧がしきい値電圧Ｖｔｈを超え、電位差検出回路１６から出力されるラッチ解除信号ＶＲＳＴが“Ｈ”レベルとなる。
【００４５】
このとき、ラッチ解除禁止信号ＶＰＲは、“Ｌ”レベルであり、ラッチ解除禁止回路１５ｂは、入力信号をそのまま出力する状態となっている。ラッチ解除信号ＶＲＳＴの“Ｈ”レベルにより、ラッチ回路１５ａがリセットされ、ラッチ回路１５ａがラッチ無効状態となり、状態信号ＶＳＴが“Ｌ”レベルを出力する。状態信号ＶＳＴが“Ｌ”レベルなので、ＯＲ回路１５ｃに入力されたラッチ解除信号ＶＲＳＴ“Ｈ”レベルが、遮断スイッチ１４をオフ状態とすべきスイッチ制御信号ＶＳＣ“Ｈ”レベルとして、スイッチ制御回路１５から遮断スイッチ１４に出力され、遮断スイッチ１４のオフ状態が保持される。
したがって、状態信号ＶＳＴが“Ｌ”レベルであり、電圧Ｖｉｎ２１、ひいては、電圧Ｖｉｎ２が徐々に低下し、そのまま放置しておけば、ラッチ回路１５ａに対する電源供給が絶たれてラッチ回路１５ａにおいてラッチ解除がなされてしまうにもかかわらず、遮断スイッチ１４をオフ状態に保持することができる。
したがって、電源スイッチ１２がオフ状態であっても、平滑コンデンサ１３からＣＰＵ１８ａを含む内部回路１８に電流が流れることに起因して、内部回路１８が誤動作することを防止することができる。
次に電源スイッチ１２が時刻ｔ９でオン状態になったことから説明する。この状態では、平滑コンデンサ１３にまだ電力が残っているので、電源供給ラインＰＬの電圧Ｖｉｎ２の供給により、電位差検出回路１６、ラッチ解除禁止回路１５ｂ、ラッチ回路１５ａ、ＯＲ回路１５ｃは駆動可能な状態を維持している。
電源スイッチ１２がオンされると、平滑コンデンサ１３に充電が開始され、平滑コンデンサ１３の電圧に相当する電圧Ｖｉｎ２は、電圧が上昇し、コンデンサ１７ｂの電圧との差分電圧（＝Ｖｉｎ３−Ｖｉｎ２）は、即座に低下し、しきい値電圧Ｖｔｈより下がる。この結果、ラッチ解除信号ＶＲＳＴが“Ｈ”レベルから“Ｌ”レベルとなる。
このとき、ラッチ解除禁止信号ＶＰＲは、“Ｌ”レベルであり、ラッチ解除禁止回路１５ｂは、入力信号をそのまま出力する状態となっている。ラッチ回路１５ａは、ラッチ無効状態を維持しているので、状態信号ＶＳＴが“Ｌ”レベルを維持している。ＯＲ回路１５ｃに入力される、一方の状態信号ＶＳＴが“Ｌ”レベルであり、他方のラッチ解除信号ＶＲＳＴ“Ｌ”レベルであるため、スイッチ制御信号ＶＳＣ“Ｌ”レベルとして出力するので、遮断スイッチ１４をオン状態とする。この結果、内部回路１８に電源Ｖｃｃが供給される。内部回路１８は、各種の制御を開始する。
このように、電源スイッチ１２をオフした後、すぐにオンにしても、遮断スイッチ１４をオン状態とすることができ、内部回路１８が動作可能となる。
【００４６】
以上説明したように本実施形態によれば、放電抵抗を用いることなく、電位差検出回路１６から出力されるラッチ解除信号ＶＲＳＴによって、ラッチ回路１５ａのラッチ解除を行うことができるので、プリンタの小型化と、ラッチ解除時間の短縮とを両立することができる。
以上の説明においては、電位差検出回路１６として、ＮチャネルＭＯＳＦＥＴを用いていたが、これに代えて、同様の動作を行うコンパレータ、オペアンプあるいはバイポーラトランジスタを用いるように構成することも可能である。
以上の説明においては、電力供給遮断回路１１が備えるラッチ回路１５ａには、エラー検出回路１８ｂから出力されたラッチ開始信号ＶＬＴが入力されるものとしたが、これを省略するようにしてもよい。
【００４７】
また、電力供給遮断回路１１が備える電源スイッチ１２として、タクティルスイッチを用いる場合について説明したが、入力端子と出力端子と操作部とを有する電源スイッチであって、切換操作によって接続状態が切り換えられるとともに、再度の切換操作が行われない限り、操作部の姿勢および接続状態が保持されるタイプのスイッチであればよい。このようなスイッチとしては、例えば、トグルスイッチや、スライドスイッチや、ロッカースイッチ等が挙げられる。
以上の説明において、電位差検出回路１６は電界効果トランジスターを使用した例で説明したが、これに限らず、コンパレーターやＯＰアンプ、ベース・エミッタ間電圧を利用したトランジスターでも同様の回路を構成することができる。
以上の説明においては、情報機器としてプリンタに適用した場合について説明したが、プリンタ以外のスキャナなどの読み取り装置など他の情報機器であっても、電源スイッチを介して電源供給ラインに供給された直流電力を、前記電源供給ラインとグランドとの間に接続された平滑コンデンサにより平滑し、遮断スイッチを介して被駆動回路に供給する電源回路を備えた情報機器であれば、同様に適用が可能である。
【符号の説明】
【００４８】
１０…プリンタ（情報機器）、１１…電力供給遮断回路、１２…電源スイッチ、１３…平滑コンデンサ、１４…遮断スイッチ、１５…スイッチ制御回路、１５ａ…ラッチ回路、１５ｂ…ラッチ解除禁止回路、１５ｃ…ＯＲ回路、１６…電位差検出回路（ラッチ解除回路）、１６ａ…ＦＥＴ（電界効果トランジスター）、１７…電圧保持回路、１７ａ…逆流防止ダイオード、１７ｂ…コンデンサ、１７ｃ…ツェナーダイオード（定電圧ダイオード）、１７ｄ…分圧回路、１８…内部回路（被駆動回路）、３０…商用電源、４０…パーソナルコンピュータ、Ｒ１１…分圧抵抗、Ｒ１２…分圧抵抗、Ｄ…ドレイン端子、Ｇ…ゲート端子、ＧＮＤ…グランド、ＰＬ…電源供給ライン、Ｓ…ソース端子、ΔＶ…差分電圧。
【図１】
2012003301.tif 000003
【図２】
2012003301.tif 000004
【図３】
2012003301.tif 000005
【図４】
2012003301.tif 000006