(57)【要約】【課題】複数のドライバのタイミングを校正するときに、高い精度のタイミング校正を行うことを目的とする。【解決手段】本発明の半導体試験装置は、ＤＵＴ１に信号を出力する複数のドライバ１０を備える半導体試験装置２であって、ドライバ１０のタイミングを校正するための基準コンパレータ６にドライバ１０からの信号を入力したときの波形が変化する間の第１の時間Ｔ１とドライバ１０の出力端での信号の波形が変化する間の第２の時間Ｔ２とに基づいてドライバ１０のタイミングを校正する校正値を補正する補正部２５を備えている。これにより、伝送損失による波形なまりの影響を除去でき、校正値を補正して、ドライバのタイミング校正を高い精度で行うことができる。【選択図】  図３
2012167988.tif 000002
【特許請求の範囲】
【請求項１】
被試験デバイスに信号を出力する複数のドライバを備える半導体試験装置であって、
前記ドライバのタイミングを校正するための基準コンパレータに前記ドライバからの信号を入力したときの波形が変化する間の第１の時間と前記ドライバの出力端での信号の波形が変化する間の第２の時間とに基づいて前記ドライバのタイミングを校正する校正値を補正する補正部
を備えたことを特徴とする半導体試験装置。
【請求項２】
前記第１の時間をＴ１、前記第２の時間をＴ２、前記補正部が行う補正値をＴａｍｄとしたときに、
Ｔａｍｄ＝（−（２×Ｔ１２−Ｔ２２）１／２―Ｔ２＋Ｔ１−Ｔ２）×（１／２）
としたこと
を特徴とする請求項１記載の半導体試験装置。
【請求項３】
前記補正部は、
前記第１の時間および前記第２の時間を前記基準コンパレータが入力した信号の波形が変化を開始してから変化を終了するまでの間の一部の時間として検出したときに、この一部の割合に応じた定数を前記補正値Ｔａｍｄに乗じたこと
を特徴とする請求項２記載の半導体試験装置。
【請求項４】
被試験デバイスに信号を印加するドライバのタイミングを校正する半導体試験装置のタイミング校正方法であって、
前記ドライバのタイミングを校正するための基準コンパレータと前記ドライバとの間の電気長を測定する電気長測定工程と、
前記基準コンパレータに対する前記ドライバのタイミングのずれ量をスキュー値として検出するスキュー値検出工程と、
前記ドライバから出力された信号が前記基準コンパレータに入力されたときの波形が変化する間の時間を第１の時間として検出する変化時間検出工程と、
前記ドライバの出力端での信号の波形が変化する間の時間を第２の時間として、前記第１の時間と前記第２の時間とに基づいて前記ドライバのタイミングの校正値を補正する補正値を演算する補正値演算工程と、
前記校正値に前記補正値の分を補正する校正値補正工程と、
を有することを特徴とする半導体試験装置のタイミング校正方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被試験デバイスに信号を印加して試験を行うドライバを備える半導体試験装置およびこの半導体試験装置のタイミングを校正する半導体試験装置のタイミング校正方法に関するものである。
【背景技術】
【０００２】
被試験デバイス（ＤＵＴ：Device Under Test）の試験を行うために半導体試験装置が用いられる。半導体試験装置はＤＵＴの試験を行うためのカード（ピンエレクトロニクスカード）を１枚または複数枚装着しており、各カードにＤＵＴに信号を印加するドライバおよびＤＵＴからの応答信号を比較するコンパレータを設けている。
【０００３】
各カードには複数のドライバおよびコンパレータを搭載しており、各ドライバから信号を出力してＤＵＴの試験を行うようにしている。そして、各ドライバが信号を出力するタイミングの調整（校正）が行われる。
【０００４】
カードに搭載された複数のドライバのタイミングを校正する技術が特許文献１に開示されている。この技術では、カード内にサブ基準ピンを搭載し、サブ基準ピンにコンパレータ（以下、基準コンパレータ）を設けている。そして、基準コンパレータを基準として、順次各ドライバのタイミングを校正するようにしている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−５４４５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１の技術では、各ドライバのタイミングを校正するために複数のドライバのうち１つとサブ基準コンパレータとを接続している。このために、経路選択部を設けている。そして、経路選択部の内部で接続を変更することにより、順次基準コンパレータと１つのドライバとを接続する経路を確立している。
【０００７】
この経路を確立するために、経路選択部にはスイッチを設ける必要がある。そして、ドライバと基準コンパレータとを接続する各経路に少なくとも１つのスイッチを設ける必要がある。スイッチとしては半導体スイッチを使用する。半導体スイッチは小型且つ長寿命であり、また高速にオンとオフとを切り替えることができるため、この半導体スイッチを使用する。
【０００８】
半導体スイッチには、オン抵抗（信号が通過するときに生じる抵抗）やオフ容量（信号の経路に接続される他のオフになっているスイッチの容量）、経路インピーダンス、周波数特性等がある。これらのオン抵抗やオフ容量、経路インピーダンス、周波数特性等は伝送損失として基準コンパレータに入力される信号に波形なまりを生じさせる。つまり、伝送される信号の品質が劣化する。そして、各半導体スイッチはそれぞれ固有の特性を有しており、伝送損失も経路（の半導体スイッチ）によって異なる。
【０００９】
基準コンパレータを基準として各ドライバのタイミング校正を行うが、このタイミング校正の校正値はそれぞれの経路の伝送損失を反映した値になっている。そして、各経路によって伝送損失が異なるため、信号に対して与える波形なまりの影響も経路によってバラツキを生じる。
【００１０】
よって、タイミング校正を行ったとしても、伝送損失のバラツキによってドライバのタイミングに誤差を生じさせる。実際にＤＵＴの試験を行うときには、この誤差を生じた状態のタイミングでドライバを駆動するため、ＤＵＴに同じタイミングで信号を入力することができなくなる。特許文献１では、波形なまりを補正するためにスルーレート値を用いているが、単に画一的なドライバの出力端でのスルーレートを用いているだけである。
【００１１】
信号に生じる波形なまりは信号が通る経路（特に、半導体スイッチ）によってバラツキを生じている。よって、画一的なスルーレートを用いて補正をするだけでは、各ドライバのタイミングに生じる誤差のバラツキを補正することができない。このために、ドライバのタイミング校正の精度が低下する。
【００１２】
そこで、本発明は、複数のドライバのタイミングを校正するときに、高い精度のタイミング校正を行うことを目的とする。
【課題を解決するための手段】
【００１３】
以上の課題を解決するため、本発明の第１の半導体試験装置は、被試験デバイスに信号を出力する複数のドライバを備える半導体試験装置であって、前記ドライバのタイミングを校正するための基準コンパレータに前記ドライバからの信号を入力したときの波形が変化する間の第１の時間と前記ドライバの出力端での信号の波形が変化する間の第２の時間とに基づいて前記ドライバのタイミングを校正する校正値を補正する補正部を備えたことを特徴とする。
【００１４】
この半導体試験装置によれば、ドライバのタイミングを校正する校正値を補正している。第１の時間と第２の時間とに基づく補正値を補正することで、伝送損失による波形なまりの影響を除去できる。これにより、校正値を補正することができ、ドライバのタイミング校正を高い精度で行うことができる。
【００１５】
本発明の半導体試験装置は、第１の半導体試験装置であって、前記第１の時間をＴ１、前記第２の時間をＴ２、前記補正部が行う補正値をＴａｍｄとしたときに、Ｔａｍｄ＝（−（２×Ｔ１２−Ｔ２２）１／２―Ｔ２＋Ｔ１−Ｔ２）×（１／２）としたことを特徴とする。
【００１６】
この半導体試験装置によれば、Ｔａｍｄを前記のようにして得ることで、校正値に対して正確な補正を行うことができる。これにより、ドライバのタイミング校正を高い精度で行うことができる。
【００１７】
本発明の第３の半導体試験装置は、第２の半導体試験装置であって前記補正部は、前記第１の時間および前記第２の時間を前記基準コンパレータが入力した信号の波形が変化を開始してから変化を終了するまでの間の一部の時間として検出したときに、この一部の割合に応じた定数を前記補正値Ｔａｍｄに乗じたことを特徴とする。
【００１８】
この半導体試験装置によれば、波形の変化開始から変化終了までを一部の時間としたときに、定数Ｋａを乗じて補正値Ｔａｍｄを得ている。これにより、多重反射によって波形に影響が与えられない範囲で第１の時間および第２の時間を得ることができ、より正確な補正を行うことができる。
【００１９】
本発明の第４の半導体試験装置のタイミング校正方法は、被試験デバイスに信号を印加するドライバのタイミングを校正する半導体試験装置のタイミング校正方法であって、
【００２０】
前記ドライバのタイミングを校正するための基準コンパレータと前記ドライバとの間の電気長を測定する電気長測定工程と、前記基準コンパレータに対する前記ドライバのタイミングのずれ量をスキュー値として検出するスキュー値検出工程と、前記ドライバから出力された信号が前記基準コンパレータに入力されたときの波形が変化する間の時間を第１の時間として検出する変化時間検出工程と、前記ドライバの出力端での信号の波形が変化する間の時間を第２の時間として、前記第１の時間と前記第２の時間とに基づいて前記ドライバのタイミングの校正値を補正する補正値を演算する補正値演算工程と、前記校正値に前記補正値の分を補正する校正値補正工程と、を有することを特徴とする。
【発明の効果】
【００２１】
本発明は、ドライバのタイミングを校正するときの校正値を補正している。これにより、ドライバと基準コンパレータとの間の経路の伝送損失による波形なまりの影響を除去することができ、校正値を補正することができる。この補正を行うことで、高い精度のタイミング校正を実現することができる。
【図面の簡単な説明】
【００２２】
【図１】半導体試験装置の構成を示すブロック図である。
【図２】経路選択部を説明するための図である。
【図３】タイミング校正の補正を説明するための図である。
【図４】処理の流れを示すフローチャートである。
【図５】コンパレータの入力の波形を示すグラフである。
【図６】スキュー値を校正するためのブロック図およびグラフである。
【図７】補正値を得るためのブロック図およびグラフである。
【発明を実施するための形態】
【００２３】
以下、図面を参照して、本発明の実施形態について説明する。図１はＤＵＴ（Device Under Test）１の試験を行う半導体試験装置２の概略を示している。ＤＵＴ１は半導体試験装置２の試験対象となる被試験デバイスである。図中ではＤＵＴ１の個数は１つになっているが、複数を設けるようにしてもよい。半導体試験装置２はピンエレクトロニクスカード（図中ではＰＥカード）３を有して構成している。ピンエレクトロニクスカード３は１枚を装着してもよいし、複数枚を装着してもよい。
【００２４】
ピンエレクトロニクスカード３はｎ（ｎは２以上の整数）個の駆動部４−１〜４−ｎ（総称して駆動部４）と経路選択部５と基準コンパレータ６とタイミング制御部７とを備えて構成している。また、各駆動部４とＤＵＴ１との間の経路には半導体スイッチ８−１〜８―ｎ（総称して半導体スイッチ８）が設けられている。
【００２５】
駆動部４はドライバ１０とコンパレータ１１と抵抗１２と電気長検出部１３とタイミング校正部１４とを備えて構成している。ドライバ１０はＤＵＴ１に対して信号を出力している。ドライバ１０が出力した信号はＤＵＴ１に入力されて、ＤＵＴ１はこの信号に基づいて応答信号を出力する。この応答信号をコンパレータ１１が入力する。
【００２６】
コンパレータ１１は所定の閾値と入力した信号との電圧の比較を行い、ＤＵＴ１の良否判定を行う。コンパレータ１１はドライバ１０の出力側と接続された関係になる。抵抗１２はドライバ１０の出力側に接続した抵抗である。電気長検出部１３はドライバ１０と基準コンパレータ６との間の電気長を検出する。検出した電気長はタイミング制御部７に出力される。
【００２７】
タイミング校正部１４はドライバ１０のタイミングを校正する可変遅延素子である。タイミング校正部１４がドライバ１０のタイミングを遅延させ、且つ遅延量を可変にすることで、ドライバ１０の信号出力タイミングを変化させている。このタイミングを変化させることで、ドライバ１０のタイミングを校正している。タイミング校正部１４の遅延量の制御はタイミング制御部７が行っている。
【００２８】
各駆動部４の出力側の経路は分岐して、一方がＤＵＴ１に入力され、他方が経路選択部５に入力される。経路選択部５に入力される側の経路はドライバ１０のタイミングを校正する側の経路になる。経路選択部５を図２に示している。なお、同図において、ドライバ１０は１０−１〜１０−ｎとして各駆動部４−１〜４−ｎに対応させている。
【００２９】
経路選択部５はトーナメント方式により各ドライバ１０と基準コンパレータ６との間の経路を確立するために複数の半導体スイッチ１５を設けている。各ドライバ１０のうち何れか１つのドライバ１０と基準コンパレータ６との間の校正経路Ｌに設けた半導体スイッチ１０のみをオンにし、他の半導体スイッチ１０をオフにする。
【００３０】
基準コンパレータ６はｎ個の駆動部４に対して１つを設けており、ピンエレクトロニクスカード３に１つを設けている。この基準コンパレータ６は経路選択部５を介して各駆動部４に接続される。基準コンパレータ６は所定の閾値と駆動部４のドライバ１０が出力した信号との間で電圧の比較を行っている。比較結果はタイミング制御部７に出力される。
【００３１】
図３に示すように、タイミング制御部７はスキュー調整部２１と校正値生成部２２と変化時間検出部２３とドライバ時間記憶部２４と補正部２５と校正値設定部２６とを備えて構成している。タイミング制御部７を用いてタイミング校正の補正を行う。同図に示すように、駆動部４と基準コンパレータ６との間は校正経路Ｌにより接続されている。
【００３２】
校正経路Ｌは駆動部４のドライバ１０と基準コンパレータ６との間の経路であり、この校正経路Ｌに信号を出力するときには、半導体スイッチ８は全てオフになっている。逆に、ＤＵＴ１の試験を行うときには、経路選択部５に信号が入力されないように半導体スイッチ１５のオフ制御を行う。
【００３３】
校正経路Ｌは半導体スイッチ１５を境界にして駆動部４の側の経路Ｌ１と基準コンパレータ６の側の経路Ｌ２とに分かれている。経路Ｌ２は抵抗３１に接続され、この抵抗３１はグランド３２により接地される。そして、この経路Ｌ２に基準コンパレータ６が接続される。駆動部４の構成は図１と同じである。なお、図中にコンパレータ１１および基準コンパレータ６が比較する基準となる閾値を示している。
【００３４】
タイミング制御部７のスキュー調整部２１はタイミング校正部１４のタイミングを変化させる可変遅延素子になる。この可変遅延素子を用いることで、ドライバ１０の信号出力タイミングが変化する。
【００３５】
校正値生成部２２は校正値Ｔａｄｊを生成する。校正値Ｔａｄｊは電気長Ｔｐｄとスキュー値Ｔｓｋｅｗとの２つの時間を加算することにより得られる。変化時間検出部２３は基準コンパレータ６が入力する信号の電圧が２つの閾値（ＶＬ１、ＶＨ１）の間を遷移（変化）する第１の時間Ｔ１を検出している。検出した第１の時間Ｔ１は補正部２５に出力される。
【００３６】
ドライバ時間記憶部２４はドライバ１０の出力端における信号の電圧が２つの閾値（ＶＬ２、ＶＨ２）の間を遷移する第２の時間Ｔ２をドライバ時間として記憶している。ドライバ時間記憶部２４はドライバ１０−１〜１０−ｎのそれぞれについて第２の時間Ｔ２を記憶している。
【００３７】
第２の時間Ｔ２はドライバ１０の固有の値であり、既知の値となっている。つまり、ドライバ１０の出力端での電圧が２つの閾値を遷移（変化）する時間であり、予め測定器（オシロスコープ等）を用いて測定しておくことで得られる値である。なお、ドライバ１０の設計や仕様等から認識することもできる。この既知の第２の時間Ｔ２をドライバ１０ごとにドライバ時間記憶部２４が記憶する。
【００３８】
補正部２５は校正値生成部２２が生成した校正値Ｔａｄｊに対して補正を行う。この補正を行うために、変化時間検出部２３から第１の時間を取得し、ドライバ時間記憶部２４から第２の時間Ｔ２を取得する。そして、校正値Ｔａｄｊを補正する補正値Ｔａｍｄを、第１の時間Ｔ１および第２の時間Ｔ２に基づいて演算する。この演算した補正値Ｔａｍｄを用いて校正値Ｔａｄｊを補正する（つまり、校正値Ｔａｄｊ＝Ｔａｄｊ＋Ｔａｍｄになる）。補正後の校正値Ｔａｄｊは校正値設定部２６に出力される。
【００３９】
校正値設定部２６はタイミング校正部１４の可変遅延素子の遅延量を設定する。この遅延量は補正後の校正値Ｔａｄｊになる。ＤＵＴ１の試験を行うときには、タイミング校正部１４の可変遅延素子の遅延量を補正後の校正値Ｔａｄｊに設定する。これにより、ドライバ１０の信号出力タイミングは補正後の校正値Ｔａｄｊにより校正されたタイミングとなる。
【００４０】
以上が構成である。次に、図４のフローチャートを用いて、本実施形態のタイミング校正方法について説明する。図１に示したように、ピンエレクトロニクスカード３には複数のドライバ１０が設けられている。各ドライバ１０は１つずつ順次タイミング校正を行う。このために、１つのドライバ１０と基準コンパレータ６とが接続されるように経路選択部５は半導体スイッチ１５を制御する（ステップＳ１）。
【００４１】
最初に、ドライバ１０−１と基準コンパレータ６とが接続するように半導体スイッチ１５のオン・オフ制御を行う。これにより、ドライバ１０−１と基準コンパレータ６との間の校正経路Ｌが確立される。校正経路Ｌを確立した後に、ドライバ１０と基準コンパレータ６との間の電気長Ｔｐｄを測定する（ステップＳ２）。
【００４２】
電気長Ｔｐｄを測定するために、抵抗３１をハイ・インピーダンスに設定する。このために、抵抗３１とグランド３２との間にスイッチ３１Ｓを設けて、このスイッチ３１Ｓをオフにすることにより、抵抗３１をハイ・インピーダンスに設定する。この状態でドライバ１０から信号を出力すると、この信号は基準コンパレータ６で全反射をして、駆動部４のコンパレータ１１に入力される。つまり、校正経路Ｌを信号が往復する。
【００４３】
ドライバ１０が出力した信号が伝送される校正経路Ｌにはコンパレータ１１が接続される。このため、ドライバ１０が出力した信号が分圧されてコンパレータ１１にも入力される。これにより、コンパレータ１１の電圧はドライバ１０が出力した分圧された電圧（半分の電圧）にまで波形変化する（立ち上がる）。これが１段目の波形変化になる。
【００４４】
そして、校正経路Ｌを往復した信号はコンパレータ１１に入力される。これにより、コンパレータ１１の電圧はさらに波形変化をして（立ち上がり）、ドライバ１０が出力する信号の電圧にまで立ち上がる。これが２段目の波形変化になる。つまり、コンパレータ１１が入力する信号の波形は２段階に立ち上がる。
【００４５】
コンパレータ１１は２つの閾値Ｖｃｍｐ１、Ｖｃｍｐ２（＞Ｖｃｍｐ１）で入力する信号を比較している。閾値Ｖｃｍｐ１は１段目に立ち上がった信号の電圧に対する所定の割合（ここでは、５０％：ドライバ１０が出力する電圧の２５％）、閾値Ｖｃｍｐ２は１段目から２段目に立ち上がった信号に対する所定の割合（ここでは、５０％：ドライバ１０が出力する電圧の７５％）になる。
【００４６】
閾値Ｖｃｍｐ１からＶｃｍｐ２に電圧が遷移する時間は基準コンパレータ６で全反射をした信号が校正経路Ｌを往復する時間になる。電気長Ｔｐｄは片道分の校正経路Ｌを伝送される時間であり、校正経路Ｌを往復する時間は電気長Ｔｐｄの２倍になる。よって、閾値Ｖｃｍｐ１からＶｃｍｐ２に電圧が遷移する時間を測定し、測定した時間を半分にすることで、電気長Ｔｐｄを得ることができる。電気長検出部１３はコンパレータ１１に接続しており、この電気長Ｔｐｄを検出している。電気長検出部１３は、検出した電気長Ｔｐｄを校正値生成部２２に出力する。
【００４７】
次に、スキュー値Ｔｓｋｅｗの測定を行う（ステップＳ３）。スキュー値Ｔｓｋｅｗは基準コンパレータ６を基準としたときに、基準コンパレータ６のタイミングに対するドライバ１０のタイミングのずれ量の時間になる。このスキュー値Ｔｓｋｅｗを測定する。このために、ドライバ１０から信号を出力させて、校正経路Ｌから信号を基準コンパレータ６に入力させる。なお、基準コンパレータ６はハイ・インピーダンスに設定しておらず、ドライバ１０からの信号が基準コンパレータ６に入力される。
【００４８】
図６はスキュー値Ｔｓｋｅｗの測定を示している。同図ａ）はドライバ１０から基準コンパレータ６に至るまでの経路を示しており、同図ｂ）はドライバ１０の出力端の信号の電圧を示し、同図ｃ）は基準コンパレータ６に入力する信号の電圧を示している。スキュー値Ｔｓｋｅｗを測定するために、ドライバ１０の信号出力タイミングを変化させている。一方、基準となる基準コンパレータ６のタイミングは時間ＴＢ１に固定している。
【００４９】
ドライバ１０が出力した信号は、校正経路Ｌを通って基準コンパレータ６に入力される。よって、同図ｃ）に示すように、基準コンパレータ６の入力電圧は立ち上がる。基準コンパレータ６は固定された時間ＴＢ１において所定の閾値ＶＢと比較を行っている。この閾値ＶＢはドライバ１０が出力する信号の電圧に対する所定の割合（例えば、５０％）に設定することができる。
【００５０】
スキュー調整部２１はタイミング校正部１４の可変遅延素子の遅延量を変化させる。これにより、同図ｂ）に示すように、ドライバ１０が出力する信号の波形は時間軸方向に変化する。これがスキュー調整になる。よって、ドライバ１０の信号出力タイミングをスキュー調整することで、時間ＴＢ１において閾値ＶＢに到達したときの変化点を得ることができる。
【００５１】
このときのスキュー調整した時間がスキュー値Ｔｓｋｅｗとしてスキュー調整部２１から校正値生成部２２に出力される。スキュー値Ｔｓｋｅｗは基準コンパレータ６に対してドライバ１０のタイミングを校正する値である。ただし、ドライバ１０と基準コンパレータ６との間には電気長Ｔｐｄの分だけ遅延が生じる。
【００５２】
よって、校正値生成部２２は電気長Ｔｐｄとスキュー値Ｔｓｋｅｗとを合算した値を校正値Ｔａｄｊとして生成する。つまり、校正値生成部２２は校正値Ｔａｄｊが「Ｔａｄｊ＝Ｔｐｄ＋Ｔｓｋｅｗ」として生成している。
【００５３】
ところで、前述したように、校正経路Ｌの（主に半導体スイッチ１５）によりオン抵抗やオフ容量、経路インピーダンス、周波数特性等が伝送損失として、校正経路Ｌを通る信号に影響を与える。この伝送損失の影響により、信号に波形なまりを生じさせる。校正値Ｔａｄｊはこの波形なまりを含んだ状態の値になる。
【００５４】
信号に波形なまりを生じることで、波形の立ち上がり時間および立ち下り時間が遅延する。この遅延によりＤＵＴ１に入力される信号にタイミング誤差を生じる。そして、伝送損失は校正経路Ｌの（主に半導体スイッチ１５）により異なる。このため、どの程度の波形なまりを生じるかも各校正経路Ｌによってばらつくようになる。
【００５５】
よって、信号の波形が校正経路Ｌによってばらつく。このバラツキのために、ＤＵＴ１に対して各ドライバ１０から入力される信号のタイミングにずれを生じる。つまり、校正値Ｔａｄｊの分を校正したとしても、なおタイミング誤差を生じる。そこで、当該タイミング誤差を補正するようにしている。
【００５６】
伝送損失による波形なまりの度合いは波形の傾きになって表れる。図５の２段目の波形のように、伝送損失がなければ本来なら一点鎖線で示すような波形の傾きになるが、伝送損失により波形なまりを生じる（波形の傾きが緩やかになる）。つまり、波形の傾きが波形なまりの度合いを示す。
【００５７】
校正値Ｔａｄｊは電気長Ｔｐｄとスキュー値Ｔｓｋｅｗとの合算値になる。このうち、電気長Ｔｐｄを得るための信号の波形についての伝送損失によって生じる誤差は第１の時間Ｔ１と第２の時間Ｔ２とに基づいて得られる。また、スキュー値Ｔｓｋｅｗについての伝送損失によって生じる誤差は第３の時間Ｔ３と第１の時間Ｔ１とに基づいて得られる。
【００５８】
第１の時間Ｔ１は、ドライバ１０の信号出力タイミングをスキュー調整したときに、基準コンパレータ６に入力される信号が閾値ＶＬ１からＶＨ１に遷移するまでの時間になる。この第１の時間Ｔ１を変化時間検出部２３が検出する（ステップＳ４）。スキュー調整部２１はタイミング校正部１４の可変遅延素子を変化させて、ドライバ１０の信号出力タイミングを変化させる。一方、基準コンパレータ６のタイミングＴＢ２は固定している。
【００５９】
基準コンパレータ６は２つの閾値ＶＬ１、ＶＨ１で入力する信号の比較を行っている。閾値ＶＬ１、ＶＨ１（＞ＶＬ１）はドライバ１０が出力する信号の電圧の所定の割合である。閾値ＶＬ１、ＶＨ１は任意に設定することができるが、ここでは閾値ＶＬ１はドライバ１０が出力する電圧の０％とし、ＶＨ１は１００％としている。
【００６０】
ドライバ１０の信号出力タイミングを変化させており、基準コンパレータ６はタイミングを時間ＴＢ２に固定しているため、基準コンパレータ６が入力する信号の電圧は閾値ＶＬ１からＶＨ１にまで遷移する。このときに、閾値ＶＬ１からＶＨ１に遷移するまでの間の時間（ドライバ１０の信号出力タイミングを変化させた時間）が第１の時間Ｔ１になる。この第１の時間Ｔ１は、実際に校正経路Ｌに信号を伝送させて測定した時間になり、校正経路Ｌの伝送損失による波形なまりを反映した時間になる。
【００６１】
図７は第１の時間Ｔ１の測定を示しており、同図ａ）はドライバ１０から基準コンパレータ６に至るまでの経路、同図ｂ）はドライバ１０の出力端の信号の電圧、同図ｃ）は基準コンパレータ６が入力する信号の電圧を示している。ドライバ１０が出力する信号は時間軸方向に波形が変化しており、基準コンパレータ６が入力する信号も時間軸方向に変化している。
【００６２】
変化時間検出部２３基準コンパレータ６が入力する信号が閾値ＶＬ１からＶＨ１まで遷移（変化）する時間を第１の時間Ｔ１として検出している。そして、検出した第１の時間Ｔ１を補正部２５に出力している。
【００６３】
第２の時間Ｔ２はドライバ１０の出力端において、電圧が閾値ＶＬ２からＶＨ２に遷移する間の時間差である。第２の時間Ｔ２はドライバ１０の固有の特性を反映した波形の傾きを示しており、予め既知の値としてドライバ時間記憶部２４に記憶されている。閾値ＶＬ１およびＶＨ２は任意に設定できるが、ここではドライバ１０が出力する電圧の０％および１００％に設定しているものとする。
【００６４】
第３の時間Ｔ３は、ドライバ１０が出力した信号がコンパレータ１１に入力されたときに電圧が閾値ＶＬ３からＶＨ３に遷移するまでの時間である。このために、基準コンパレータ６をハイ・インピーダンスに設定して信号を全反射させる。閾値ＶＬ３およびＶＨ３はドライバ１０が出力する電圧に対して任意の割合に設定することができるが、第３の時間Ｔ３は検出を行わないため、ここではその割合については言及しない。
【００６５】
第１の時間Ｔ１、第２の時間Ｔ２、第３の時間Ｔ３は信号が所定の閾値の間を遷移するために要する時間である。よって、それぞれ信号の波形の傾きを示していることになる。校正経路Ｌの伝送損失による遅延時間をＴｅｑとすると、第１の時間Ｔ１と第２の時間Ｔ２との間では「Ｔ１＝（Ｔ２２＋Ｔｅｑ２）１／２」が成立する。また、第１の時間Ｔ１と第３の時間Ｔ３との間では「Ｔ３＝（Ｔ１２＋Ｔｅｑ２）１／２」が成立する。
【００６６】
校正経路Ｌの伝送損失によりスキュー値Ｔｓｋｅｗに与える誤差は第１の時間Ｔ１と第２のＴ２との差分の半分になる。よって、スキュー値Ｔｓｋｅｗを補正する補正値ΔＴｓｋｅｗは「ΔＴｓｋｅｗ＝（Ｔ１−Ｔ２）×（１／２）」になる。補正部２５は変化時間検出部２３から第１の時間Ｔ１を取得し、ドライバ時間記憶部２４から第２の時間Ｔ２を取得することで、補正値ΔＴｓｋｅｗの演算を行う。
【００６７】
校正経路Ｌの伝送損失により電気長Ｔｐｄに与える誤差は第２の時間Ｔ２と第３の時間Ｔ３との間の時間差の半分になる。よって、電気長Ｔｐｄを補正する補正値ΔＴｐｄは「ΔＴｐｄ＝（Ｔ３−Ｔ２）×（１／２）」になる。「Ｔ１＝（Ｔ２２＋Ｔｅｑ２）１／２」であり、「Ｔ３＝（Ｔ１２＋Ｔｅｑ２）１／２」であることから、これらの式からＴｅｑを削除すると、「Ｔ３＝（２×Ｔ１２−Ｔ２２）１／２」が得られる。
【００６８】
よって、電気長の補正値ΔＴｐｄは「ΔＴｐｄ＝（（２×Ｔ１２−Ｔ２２）１／２―Ｔ２）×（１／２）」になる。第１の時間Ｔ１はステップＳ４の検出（測定）を行うことにより得られる値にある。また、第２の時間Ｔ２は既知の値として得られている。よって、電気長の補正値ΔＴｐｄを演算により得ることができる。補正部２５はこの演算を行って、電気長の補正値ΔＴｐｄを得る。
【００６９】
なお、補正値ΔＴｓｋｅｗおよびΔＴｐｄを得るために、時間差を半分にしている。これは、スキュー値Ｔｓｋｅｗを求めるために設定した前述の閾値ＶＢをドライバ１０が出力した電圧の５０％に設定しているためである。また、閾値Ｖｃｍｐ１、Ｖｃｍｐ２を１段目および２段目の立ち上がる（または立ち下がる）電圧の５０％に設定しているためである。従って、電圧の設定の仕方によっては、時間の半分ではなく、任意の値を乗じることになる。
【００７０】
よって、タイミング校正をするための校正値Ｔａｄｊを補正するための補正値Ｔａｍｄは「Ｔａｍｄ＝ΔＴｓｋｅｗ＋（−ΔＴｐｄ）」になる。なお、スキュー値Ｔｓｋｅｗと電気長Ｔｐｄとでは誤差が負方向と正方向で逆方向になっているため、補正値ΔＴｓｋｅｗは加算、ΔＴｐｄは減算を行っている。
【００７１】
補正値Ｔａｍｄは「Ｔａｍｄ＝ΔＴｓｋｅｗ＋（−ΔＴｐｄ）」である。また、電気長の補正値ΔＴｐｄは「ΔＴｐｄ＝（（２×Ｔ１２−Ｔ２２）１／２―Ｔ２）×（１／２）」であり、スキュー値の補正値ΔＴｓｋｅｗは「ΔＴｓｋｅｗ＝（Ｔ１−Ｔ２）×（１／２）」である。よって、「Ｔａｍｄ＝（−（２×Ｔ１２−Ｔ２２）１／２―Ｔ２＋Ｔ１−Ｔ２）×（１／２）」になる。以上の演算により、補正値Ｔａｍｄが得られる（ステップＳ５）。
【００７２】
そして、校正値生成部２２が記憶している校正値Ｔａｄｊに対して補正値Ｔａｍｄを加算する補正を行う（ステップＳ６）。つまり、「Ｔａｄｊ＝Ｔａｄｊ＋Ｔａｍｄ」になる。補正値Ｔａｍｄは校正経路Ｌの伝送損失の波形なまりの影響を除去する補正を行った値になっており、補正値Ｔａｍｄを加算することにより、補正後の校正値Ｔａｄｊを伝送損失の波形なまりによる影響が生じていない値とすることができる。
【００７３】
補正部２５はこの補正後の校正値Ｔａｄｊを校正値設定部２６に出力し、校正値設定部２６がタイミング校正部１４に補正後の校正値Ｔａｄｊを設定する（ステップＳ７）。実際にＤＵＴ１の試験を行うときには、タイミング校正部１４が補正後の校正値Ｔａｄｊのタイミング分を調整してドライバ１０から信号を出力させる。
【００７４】
以上のステップＳ１からＳ７までの処理は１つのドライバ１０−１に対しての処理である。これらの処理を残りのドライバ１０−２〜１０−ｎに対しても行う。このために、全てのドライバ１０のタイミング校正を行ったか否かを判定し（ステップＳ８）、行っていなければ次のドライバ１０についてステップＳ１からＳ７までの処理を行う。行っていれば、処理を終了する。
【００７５】
以上説明したように、本実施形態では、ドライバの出力端における信号が変化する第１の時間Ｔ１とドライバから基準コンパレータに入力されたときの信号が変化する第２の時間Ｔ２とに基づいて、ドライバのタイミング校正の校正値を補正している。これにより、校正経路の伝送損失による波形なまりの誤差を補正することができる。よって、各ドライバの固有の波形なまりの影響を除去することができ、高い精度のタイミング校正をドライバに対して行うことができるようになる。
【００７６】
次に、変形例について説明する。前述したように、第１の時間Ｔ１は、所定の閾値（ＶＬ１およびＶＨ１）に信号の電圧が遷移する時間として得ていることは既に述べたとおりである。そして、ＶＬ１はドライバ１０が出力する電圧の０％として設定しており、ＶＨ１は１００％として設定している。
【００７７】
校正経路Ｌはトーナメント方式を採用しており、ドライバ１０と基準コンパレータ６との間には複数の半導体スイッチ１５が介在する。各半導体スイッチ１５では信号の一部が反射しており、半導体スイッチ１５で反射した信号がさらに半導体スイッチ１５で再び反射する。この多重反射した信号が基準コンパレータ６に入力される。
【００７８】
このように、信号が多重反射して基準コンパレータ６に入力されることで、ドライバ１０が出力した本来の信号に対して影響を与える。この影響は第１の時間の検出に誤差を与える要因となる。第１の時間Ｔ１に誤差が生じると、最終的に得られる校正値Ｔａｄｊにも誤差を生じる。
【００７９】
よって、この多重反射の影響が少ない範囲に閾値ＶＬ１、ＶＨ１を設定する。例えば、ドライバ１０が出力する信号の電圧の２０％を閾値ＶＬ１として、５０％を閾値ＶＨ１として設定する。勿論、２０％、５０％ではなく、任意の値に設定してもよい。
【００８０】
多重反射する信号はドライバ１０が出力する信号よりも遅く基準コンパレータ６に到達する。このため、多重反射する信号が基準コンパレータ６に到達するよりも前の段階（５０％の段階）を閾値ＶＬ１、ＶＨ１として設定することで、多重反射による信号の影響を少なくすることができるようになる。ただし、閾値ＶＬ１、ＶＨ１をドライバ１０が出力する信号の電圧の２０％、５０％に設定しているため、目的とする第１の時間Ｔ１に対する一部の時間を変化時間検出部２３が検出する。よって、目的とする第１の時間Ｔ１を得るために、所定の定数Ｋａを乗じる。
【００８１】
この定数Ｋａは、閾値ＶＬ１、ＶＨ１を本来の０％、１００％としたときの第１の時間Ｔ１に対して、閾値ＶＬ１、ＶＨ１を２０％から５０％に設定したときの一部の時間とし、全体に対してこの一部の割合に応じた定数になる。この定数ＫａをΔＴｐｄおよびΔＴｓｋｅｗに乗じる。さらに、定数Ｋｂを加算する。定数ＫｂはＤＣ（直流）成分等の除去できない信号を遅延させる要因であり、この要因を排除するために加算されている。
【００８２】
前述したように、校正値Ｔａｄｊは「Ｔａｄｊ＝Ｔｓｋｅｗ＋Ｔａｍｄ」であり、補正値Ｔａｍｄは「Ｔａｍｄ＝ΔＴｓｋｅｗ＋（−ΔＴｐｄ）」になる。これらΔＴｓｋｅｗおよびΔＴｐｄに定数Ｋａを乗じて、定数Ｋｂを加算する。
【００８３】
よって、補正値Ｔａｍｄは「（Ｋａ×ΔＴｓｋｅｗ＋Ｋｂ）−（Ｋａ×ΔＴｐｄ＋Ｋｂ）」となる。そして、補正後の校正値Ｔａｄｊは「Ｔａｄｊ＝Ｔｓｋｅｗ＋ＴＰＤ＋（Ｋａ×ΔＴｓｋｅｗ＋Ｋｂ）−（Ｋａ×ΔＴｐｄ＋Ｋｂ）」となる。これにより、多重反射の影響を低減してタイミング校正の校正値Ｔａｄｊを補正することが可能になり、より高い精度のタイミング校正が可能になる。
【符号の説明】
【００８４】
１    ＤＵＴ
２    半導体試験装置
３    ピンエレクトロニクスカード
４    駆動部
５    経路選択部
６    基準コンパレータ
７    タイミング制御部
１０    ドライバ
１１    コンパレータ
１３    電気長検出部
１４    タイミング校正部
１５    半導体スイッチ
２１    スキュー調整部
２２    校正値生成部
２３    時間検出部
２４    ドライバ時間記憶部
２５    補正部
２６    校正値設定部
Ｌ    校正経路
【図１】
2012167988.tif 000003
【図２】
2012167988.tif 000004
【図３】
2012167988.tif 000005
【図４】
2012167988.tif 000006
【図５】
2012167988.tif 000007
【図６】
2012167988.tif 000008
【図７】
2012167988.tif 000009