(57)【要約】【課題】インピーダンス不整合の原因となるリードピンを排除するとともに、組み立てが容易な光トランシーバを提供する。【解決手段】光電変換素子を搭載した光素子サブアセンブリ１，２と、光素子サブアセンブリ１，２を実装したリジッド回路基板３を有する光トランシーバにおいて、回路基板３の実装面が光電変換素子の光軸と直交し、光素子サブアセンブリ１，２が回路基板３に表面実装されている。また、光素子サブアセンブリ１，２の実装面と反対側の面に、他の基板６と接続するためのエッジコネクタソケット５が実装されている。【選択図】図２
2012003108.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子を搭載した光素子サブアセンブリと、該光素子サブアセンブリを実装した回路基板を有する光トランシーバにおいて、前記回路基板の実装面が前記光電変換素子の光軸と直交し、前記光素子サブアセンブリが前記回路基板に表面実装されるとともに、前記光素子サブアセンブリの実装面と反対側の面に、他の回路基板と接続するためのエッジコネクタソケットを実装したことを特徴とする光トランシーバ。
【請求項２】
前記光電変換素子は、セラミックパッケージからなる表面実装用パッケージに搭載されていることを特徴とする請求項１に記載の光トランシーバ。
【請求項３】
前記表面実装用パッケージは、前記光電変換素子用の回路を搭載していることを特徴とする請求項２に記載の光トランシーバ。
【請求項４】
前記回路基板の光素子サブアセンブリを実装した領域及びエッジコネクタを設けた領域以外の領域に、電子部品が実装されていることを特徴とする請求項１から３のいずれか１に記載の光トランシーバ。
【請求項５】
光素子サブアセンブリとして、発光素子を搭載した光素子サブアセンブリと、受光素子を搭載した光素子サブアセンブリを有することを特徴とする請求項１から４のいずれか１に記載の光トランシーバ。
【請求項６】
前記回路基板は、第１の光素子サブアセンブリが実装される第１の領域と、第２の光素子サブアセンブリが搭載される第２の領域を有し、前記第１の領域と第２の領域とが可撓性を有する回路基板によって電気的かつ機械的に接続されていることを特徴とする請求項６に記載の光トランシーバ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光信号を送受信する光トランシーバに関する。
【背景技術】
【０００２】
光通信に使用される光トランシーバでは、光電変換を行うための光素子サブアセンブリ（ＯＳＡ：Optical Sub-Assembly）として、図６（Ａ）に示すように、電気信号を光信号に変換する送信用ＯＳＡ（ＴＯＳＡ：Transmitting ＯＳＡ）１０１と、光信号を電気信号に変換する受信用ＯＳＡ（ＲＯＳＡ：Receiving Optical Sub-Assembly）１０２とを備えている。図示のＯＳＡ１０１，１０２は、ＣＡＮパッケージの光モジュールからなる同軸型のものである。
【０００３】
さらに、光トランシーバ１００は、ＯＳＡとの間で電気信号の授受を行うリジッド回路基板１０３を内蔵している。光トランシーバ１００とこれを用いるホスト装置の基板（ホストボード）との間の電気接続は、リジッド回路基板１０３のＯＳＡ側とは反対側の部分に設けられた基板コネクタ１０７によって行われる。この回路基板５には、ＴＯＳＡ１０１に供給すべき駆動信号を生成する送信回路と、ＲＯＳＡ１０２から電気信号を受けて処理する受信回路が実装される。
【０００４】
このような光トランシーバ１００においては、従来、ＴＯＳＡ１０１とリジッド回路基板１０３との電気接続手段や、ＲＯＳＡ１０２とリジッド回路基板１０３との電気接続手段として、フレキシブル回路基板（ＦＰＣ：Flexible Printed Circuits）１０４が用いられ、ＴＯＳＡ１０１及びＲＯＳＡ１０２のリードピン１０５、１０６をそれぞれＦＰＣ１０４のスルーホールに通して半田付けしていた。
【０００５】
このように、ＯＳＡとリジッド回路基板との電気接続手段としてＦＰＣを用いる事例は多く、ＯＳＡとリジッド回路基板の位置ズレの吸収や、ＯＳＡとリジッド回路基板との接続部のインピーダンスマッチング、クロストークノイズ対策、短い距離での高周波信号接続等のために、光トランシーバにおけるＦＰＣに関して様々な工夫が報告されている。
【０００６】
例えば、特許文献１には、ＯＳＡとの間で電気信号の授受を行うリジッド回路基板とが、ＦＰＣを介して電気接続された光トランシーバにおいて、ＯＳＡのリードピンのうち、少なくとも光信号伝送用リードピンが、ＦＰＣの信号用電極パッド上に平行に載置されて半田接続され、他のリードピンがＦＰＣのスルーホールに挿入されて半田接続されたものが開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００９−２５２９１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１に記載されたものは、伝送速度が高くなるとＯＳＡと回路基板との接続部のインピーダンス不整合が信号品質を劣化させるため、特に高周波信号用の配線を最短（直線）にしてＯＳＡのリードピンと回路基板とを接続したものであるが、リードピンをＦＰＣのスルーホールに半田接続しており、インピーダンス不整合の原因となるリードピンを完全に排除していない。また、半田を用いた組み立てのためフラックスの汚染や、組み立てに手間がかかるといった問題があった。
【０００９】
本発明は、これらの実情に鑑みてなされたものであり、インピーダンス不整合の原因となるリードピンを排除するとともに、組み立てが容易な光トランシーバの提供を目的とする。
【課題を解決するための手段】
【００１０】
本発明による光トランシーバは、光電変換素子を搭載した光素子サブアセンブリと、この光素子サブアセンブリを実装した回路基板を有し、回路基板の実装面が光電変換素子の光軸と直交しており、光素子サブアセンブリの実装面と反対側の面に、他の回路基板と接続するためのエッジコネクタソケットを実装していることを特徴とする。
【００１１】
光電変換素子は、セラミックパッケージからなる表面実装用パッケージに搭載されていることが好ましく、この表面実装用パッケージは、光電変換素子用の回路を搭載していてもよい。また、回路基板には、光素子サブアセンブリを実装した領域及びエッジコネクタソケットを設けた領域以外の領域に、インピーダンス整合回路を構成する電子部品が実装されていてもよい。
【００１２】
さらに、回路基板は、第１の光素子サブアセンブリが実装される第１の領域と、第２の光素子サブアセンブリが搭載される第２の領域を有し、第１の領域と第２の領域とが可撓性を有する回路基板によって電気的かつ機械的に接続されていてもよい。
【発明の効果】
【００１３】
本発明の光トランシーバによれば、光素子サブアセンブリを回路基板に表面実装することによってリードピンをなくしたため、インピーダンス不整合が防止でき、従来のピン挿入方式に比べて高周波特性に優れる。また、他の回路基板とエッジコネクタにより接続しているため、組み立てが容易に行える。さらに、光電変換素子をセラミックパッケージからなる表面実装用パッケージに搭載したことにより、部品の小型化、実装密度の増大、回路基板の小型化などが可能となる。さらに、光電変換素子として発光素子と受光素子を用いる際に、両者の光学基準面を容易に一致させることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明に係る光トランシーバの一例を示す図である。
【図２】図１に示す光トランシーバの斜視図である。
【図３】本発明の光トランシーバを筐体に組み込んだ例を示す図である。
【図４】本発明に係る光トランシーバの他の例を示す図である。
【図５】図４に示す光トランシーバの斜視図である。
【図６】従来の光トランシーバの一例を示す図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照しながら、本発明の光トランシーバに係る好適な実施の形態について説明する。
図１は、本発明に係る光トランシーバの一例を示す図であり、図２は図１に示す光トランシーバの斜視図である。また、図３は図１に示す光トランシーバをハウジング内に組み込んだ例を示す図である。
【００１６】
光トランシーバは、第１のＯＳＡ１、第２のＯＳＡ２、第１の回路基板３、エッジコネクタソケット５、第２の回路基板６を備えており、ハウジング１０内に搭載される。
第１の回路基板３は、第１のＯＳＡ１、第２のＯＳＡ２の光軸（図１では紙面の左右方向）に直交する実装面を両面に有しており、一方の実装面に第１のＯＳＡ１、第２のＯＳＡ２が表面実装されている。
【００１７】
第１のＯＳＡ１、第２のＯＳＡ２は、それぞれ光半導体素子が、例えばＢＧＡ（ball grid array）やＱＦＰ（Quad Flat Package）などのセラミックパッケージからなる表面実装用のパッケージに実装されており、セラミックパケージの端子と第１の回路基板３に形成した電極パッドとが半田接続されている。ここで、表面実装の具体的方法については公知の技術を用いることができるため、詳細な説明は省略する。
【００１８】
光半導体素子を搭載したセラミックパッケージには、光半導体素子である発光素子または受光素子に加えて、発光素子を駆動する回路を構成する電子部品または受光素子の出力を増幅するための回路を構成する電子部品などを備えていてもよい。
【００１９】
次に、第１の回路基板３のＯＳＡ搭載面と反対側の実装面には、エッジコネクタソケット５が実装されており、このエッジコネクタソケット５に第２の回路基板６の接続端子（基盤コネクタ）７が装着されるようになっている。第２の回路基板６は光半導体素子の光軸に対して平行な実装面を有しており、第１の回路基板３は第２の回路基板６に対してそれぞれの実装面が直交するような関係で配置される。
【００２０】
図１に示した光トランシーバでは、第１のＯＳＡ１、第２のＯＳＡ２がほぼ同じ形状であるため、エッジコネクタソケット５は第１の回路基板３の略中央に実装しているが、中央でなくてもよい。また、エッジコネクタソケット５を実装した残りの実装面に余裕がある場合は、例えば、インピーダンス整合回路などの種々の回路を構成するコンデンサ、抵抗、インダクタンス、トランジスタなどの電子部品４を搭載してもよい。これらの電子部品４は、ＯＳＡ１，２の搭載面側に設けてもよい。
【００２１】
なお、第１の回路基板３は、基板内配線あるいはスルーホールビアによって、一方の実装面に搭載したＯＳＡ１、２と他方の面に実装したエッジコネクタソケット５や電子部品４との電気的接続を可能にしている。
【００２２】
第２の回路基板６には、第１の回路基板３のエッジコネクタソケット５側に基板コネクタ７を設けてあり、第２の回路基板６は、基板コネクタ７を介して第１の回路基板３と電気的に接続するようになっている。この第２の回路基板６には、ＴＯＳＡに供給すべき駆動信号を生成する送信回路やＲＯＳＡから電気信号を受けて処理する受信回路、あるいは、電源用の集積回路などの電子部品が実装される。また、基板コネクタ７の反対側には基板コネクタ８が設けられており、基板コネクタ８を介して光トランシーバを用いるホスト装置との接続が行われるようになっている。
【００２３】
図１に示す光トランシーバでは、第１の回路基板３及び第２の回路基板６には、それぞれ柔軟性のないガラスエポキシ基板、アルミナ基板などの絶縁体基材を用いたリジッド回路基板が用いられる。そして、ＯＳＡを表面実装するために、光軸と直交する実装面を有する第１の回路基板を用いることにより、インピーダンス不整合の要因となるリードピンをなくし、光トランシーバの高周波特性を高めている。また、第１の回路基板３と第２の回路基板６との接続には、ＯＳＡの搭載面と反対側の面に実装したコネクタを介して行うことにより、組み立て性を高めている。
【００２４】
図１で示す光トランシーバでは、第１のＯＳＡ１と第２のＯＳＡ２はほぼ同じ形状をしているが、例えば第１のＯＳＡ１がＴＯＳＡ、第２のＯＳＡ２がＲＯＳＡであるような場合は、光学基準面から発光素子、受光素子までの距離が異なることが多い。このような場合は、光電変換素子を実装したパッケージを第１の回路基板３の同一実装面上に実装することが難しい場合がある。
【００２５】
図４は、本発明に係る光トランシーバの他の一例を示す図であり、図５は図４に示す光トランシーバの斜視図である。
図４に示す光トランシーバは、第１の回路基板として、フレックスリジット基板（基板内に可撓性のある部分、例えばＦＰＣが組み込まれている基板）を用いている点が図１に示す光トランシーバと異なる。それ以外の構成については、図１に示す光トランシーバと同じであるので、説明を省略する。
【００２６】
図４に示す光トランシーバでは、第１の回路基板３は、第１のＯＳＡを表面実装したリジッド回路基板３ａと、第２のＯＳＡを表面実装したリジッド回路基板３ｂと、リジッド回路基板３ａ、３ｂを接続する可撓性基板３ｃとからなっている。
このため、第１のＯＳＡ１と第２のＯＳＡ２とで光学基準面が異なっていたとしても、第１のＯＳＡ１に対する第２のＯＳＡ２の光軸方向取付位置の違いを、可撓性基板３ｃの部分で吸収することが可能となる。
【００２７】
なお、図４に示す光トランシーバでは、エッジコネクタソケット５はリジッド回路基板３ａ側に実装されているが、リジッド回路基板３ｂに実装するようにしてもよい。
また、第１の回路基板３のリジッド基板３ａ，３ｂのＯＳＡの実装面または反対側の面に電子部品を実装する面積の余裕がある場合は，第２の回路基板６だけでなく第１の回路基板３上に電子部品を実装することによって、実装面積を有効に利用してもよい。
【符号の説明】
【００２８】
１…第１のＯＳＡ、２…第２のＯＳＡ、３…第１の回路基板、４，９…電子部品、５…エッジコネクタソケット、６…第２の回路基板、７，８…基板コネクタ、１０…ハウジング、１０１…ＴＯＳＡ、１０２…ＲＯＳＡ、１０３…リジッド回路基板、１０４…フレキシブル回路基板、１０５，１０６…リードピン、１０７…基板コネクタ。
【図１】
2012003108.tif 000003
【図２】
2012003108.tif 000004
【図３】
2012003108.tif 000005
【図４】
2012003108.tif 000006
【図５】
2012003108.tif 000007
【図６】
2012003108.tif 000008