(57)【要約】【課題】クレバスの面積比が小さく、低抵抗を維持した薄膜の状態で、配線層を構成する銅又はアルミニウム等の拡散を防止できるルテニウムバリア膜とその作製方法及び該ルテニウム膜を有する半導体集積回路装置とその製造方法を提供する。【解決する手段】ルテニウムバリア膜は、ルテニウムを主成分とする金属からなり、表面上に観測されるクレバス（溝、割れ目又は深く鋭いくぼみ）の占める面積比が、前記バリア膜表面の全面積に対して１５％以下であり、広角Ｘ線回折測定によって得られるＸ線回折プロファイルにおいて、ルテニウムの結晶配向面（００２）及び（１００）に起因するスペクトルのそれぞれのピーク強度比であるＲｕ（００２）／Ｒｕ（１００）が１０以上であり、また、スパッタリング法によって、温度を５００℃以上に加熱した状態の半導体基板の配線溝上に成膜されることを特徴とする。【選択図】図１
2012174765.tif 000002
【特許請求の範囲】
【請求項１】
バリア膜がルテニウムを主成分とする金属からなり、前記バリア膜の表面上に溝、割れ目又は深く鋭いくぼみとして観測されるクレバスの占める面積比が、前記バリア膜表面の全面積に対して１５％以下であることを特徴とする半導体集積回路装置用ルテニウムバリア膜。
【請求項２】
前記クレバスの占める面積比が、前記バリア膜表面の全面積に対して１０％以下であることを特徴とする請求項１に記載の半導体集積回路装置用ルテニウムバリア膜。
【請求項３】
バリア膜がルテニウムを主成分とする金属からなり、前記バリア膜上に銅配線層を形成した試料を広角Ｘ線回折装置によって測定して得られるＸ線回折プロファイルにおいて、ルテニウム結晶の（００２）配向面に起因するスペクトルのピーク（Ｒｕ（００２））とルテニウムの結晶の（１００）配向面に起因するスペクトルのピーク（Ｒｕ（１００））との強度比であるＲｕ（００２）／Ｒｕ（１００）のピーク強度比が１０以上であることを特徴とする半導体集積回路装置用ルテニウムバリア膜。
【請求項４】
前記のＲｕ（００２）／Ｒｕ（１００）のピーク強度比が２０以上であることを特徴とする請求項３に記載の半導体集積回路装置用ルテニウムバリア膜。
【請求項５】
ルテニウムを主成分とする金属をターゲットとして用いて、半導体基板の温度を５００℃以上に加熱した状態で、前記半導体基板に形成された配線溝上に前記ルテニウムを主成分とする金属をスパッタ法によって堆積して成膜することを特徴とする半導体集積回路装置用ルテニウムバリア膜の作製方法。
【請求項６】
前記半導体基板の温度を６００℃以上に加熱することを特徴とする請求項５に記載の半導体集積回路装置用ルテニウムバリア膜の作製方法。
【請求項７】
前記半導体基板の温度を５００〜８００℃の範囲の所定の温度に加熱することを特徴とする請求項５に記載の半導体集積回路装置用ルテニウムバリア膜の作製方法。
【請求項８】
前記半導体基板の温度を６００〜８００℃の範囲の所定の温度に加熱することを特徴とする請求項６に記載の半導体集積回路装置用ルテニウムバリア膜の作製方法。
【請求項９】
前記スパッタリング法は、スパッタリングガスとして不活性ガスを流しながら、真空度を１．０Ｔｏｒｒ以下に調整して行うものであることを特徴とする請求項５〜８のいずれかに記載の半導体集積回路装置用ルテニウムバリア膜の作製方法。
【請求項１０】
前記スパッタリングガスがアルゴンガスであり、真空度が１．０×１０−１〜１．０×１０−２Ｔｏｒｒの範囲に調整されることを特徴とする請求項９に記載の半導体集積回路装置用ルテニウムバリア膜の作製方法。
【請求項１１】
半導体基板と、該半導体基板上に設けられた絶縁膜と、該絶縁膜との間にバリア膜、若しくは該バリア膜と該バリア膜上のシード膜とからなる複合膜を介して、該絶電膜中に少なくとも一層以上のアルミニウム若しくは銅の配線とを有する半導体集積回路装置であって、
前記バリア膜は、少なくとも請求項１〜４にいずれかに記載のルテニウムバリア膜を含むことを特徴とする半導体集積回路装置。
【請求項１２】
半導体基板と、該半導体基板上に設けられた絶縁膜と、該絶縁膜との間にバリア膜を介して、該絶電膜中に少なくとも一層以上の銅の配線とを有する半導体集積回路装置であって、
前記バリア膜は、少なくとも請求項１〜４にいずれかに記載のルテニウムバリア膜を含み、前記バリア膜上にシード膜が設けられていないことを特徴とする半導体集積回路装置。
【請求項１３】
半導体基板と、該半導体基板上に設けられた絶縁膜と、該絶縁膜との間にバリア膜又は該バリア膜と該バリア膜上のシード膜とからなる複合膜を介して、該絶電膜中に少なくとも一層以上のアルミニウム若しくは銅の配線とを有する半導体集積回路装置であって、
前記バリア膜は、少なくとも請求項５〜１０のいずれかに記載の方法によって作製されるルテニウムバリア膜を含むことを特徴とする半導体集積回路装置の製造方法。
【請求項１４】
半導体基板と、該半導体基板上に設けられた絶縁膜と、該絶縁膜との間にバリア膜を介して、該絶電膜中に少なくとも一層以上の銅の配線とを有する半導体集積回路装置であって、
前記バリア膜は、少なくとも請求項５〜１０にいずれかに記載の方法によって作製されるルテニウムバリア膜を含み、前記バリア膜上にシード膜が設けられていないことを特徴とする半導体集積回路装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置用バリア膜としてバリア性能が高く、かつ低抵抗であるルテニウムバリア膜とその作製方法及び該ルテニウムバリア膜を有する半導体集積回路装置とその製造方法に関する。
【背景技術】
【０００２】
半導体集積回路装置（ＬＳＩ）はムーアの法則で言われている３年で集積度が４倍になるというハイスピードで高集積度化が進められており、国際半導体技術ロードマップ（Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｔｅｃｈｎｏｌｏｇｙ  Ｒｏａｄｍａｐ  ｆｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）で、２００９年版（ＩＴＲＳ  ２００９  Ｅｄｉｔｉｏｎ）のＭＰＵ（Ｍｉｃｒｏ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）の配線を例に挙げると、集積度を向上するために配線幅の目標値が２０１０年は４５ｎｍ、２０１３年は３２ｎｍ、２０１５年は２５ｎｍ、２０１７年は２０ｎｍとなっており、高速動作を確保するために抵抗率の目標値は夫々４．０８μΩｃｍ、４．８３μΩｃｍ、５．４４μΩｃｍ、５．９９μΩｃｍ、となっている。
【０００３】
このようなＬＳＩの高集積化、高密度化及び高速化の要求に伴い、配線の微細化及び多層化が進展しており、ＬＳＩの配線についても従来から使用されているアルミニウム（Ａｌ）及びその合金の代わりに、銅（Ｃｕ）配線の実用化が検討されるようになった。Ｃｕ配線は、（１）低抵抗、（２）高エレクトロマイグレーション性、（３）高融点等の特徴を有するため、Ａｌ配線に比べて微細化する上で優位である。また、Ｃｕ配線の実用化で必要となる技術、例えば、メッキ法等による配線形成方法及び機械的研磨法ＣＭＰ等による多層配線層の平坦化技術も同時に開発されており、多層Ｃｕ配線構造を有する半導体装置はＬＳＩの分野において、今後、益々重要な地位を占めるようになっている。
【０００４】
半導体集積回路装置のＣｕ多層配線では、配線の一層の微細化に伴い、信号遅延を抑制するために、層間絶縁膜に誘電率の低い低誘電率材料（いわゆるｌｏｗ−Ｋ材料）やＳｉ−Ｏの構造を含有する材料が使用されるようになっている。しかし、配線材料であるＣｕは、これらの絶縁膜中に拡散しやすくなるだけでなく、これらの絶縁膜との密着性が弱いという問題がある。そのため、Ｃｕ配線の下地として、一般的にはＴａ、Ｔｉ、ＴａＮ、ＴｉＮ等のバリアメタル膜を形成することによって、Ｃｕの拡散を防止し、Ｃｕ配線との絶縁膜との密着性を向上させている。これらの金属及び金属合金は、そのような問題を解決できる点で有効であるが、Ｃｕよりも抵抗が高いことから、ＬＳＩの一層の配線微細化及び高速動作化を図るためにバリア膜についても低抵抗化が強く求められている。また、従来のバリア膜は低抗が高いことから、Ｃｕ配線をめっき法等によって形成する際には、バリア膜上に新たに低低抗のＣｕやＣｕ−Ａｌ合金等のシード膜を設けて、バリア膜とシード膜からなる複合膜を形成する必要があり、半導体集積回路装置の製造工程が煩雑なものとなっている。
【０００５】
このような問題を解決するために、低抵抗の金属を用いてバリアメタル膜を形成することが検討されており、例えば、特許文献１〜８にはルテニウムバリア膜が提案されている。ルテニウムは、比抵抗値が非晶質及び多結晶において、それぞれ９×１０−６Ω・ｃｍ及び７×１０−６Ω・ｃｍであり、従来のＴａ、Ｔｉ  の１５×１０−６Ω・ｃｍ、８０×１０−６Ω・ｃｍより低い。加えて、Ｃｕ配線層のバリア膜として適用しても、Ｃｕ拡散に対して、ある程度の抑制効果を得ることができる。また、前記の特許文献１〜８には、ルテニウムバリア膜の成膜方法について、スパッタリング法、化学気相成長（ＣＶＤ）法、原子層堆積（ＡＬＤ）法又はめっき法等が開示されている。
【０００６】
さらに、ルテニウムバリア膜は、上記のような優れた特徴を有するために、Ｃｕ配線層を有する半導体装置だけではなく、Ａｌ配線層におけるバリア膜として適用することが特許文献９に開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００９−２０６３２２号公報
【特許文献２】特開２００９−１１７６３３号公報
【特許文献３】特開２０１０−１７７５３８号公報
【特許文献４】特表２０１０−５３６１５９号公報
【特許文献５】特開２００２−７５９９４号公報
【特許文献６】特開２００９−１９４１９５号公報
【特許文献７】特開平１０−２２９０８４号公報
【特許文献８】特開平１０−２５６２５１号公報
【特許文献９】特開２０００−１８２９９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
一般的に、従来のスパッタリング法、化学気相成長（ＣＶＤ）法又はめっき法によって堆積されたルテニウム膜は、均一の平坦な薄膜とはならず、表面上にクレバス（溝、割れ目又は深いくぼみ）が存在するため、クレバスが膜の欠陥部として作用する場合がある。その場合には、Ｃｕの拡散を防止するためにルテニウム膜を厚膜で形成する必要があるが、その場合は、ルテニウム膜の抵抗上昇を抑えることができない。同様に、ルテニウム膜に存在するクレバスが多数存在すると、ルテニウム膜の抵抗上昇が起こる。そのようなルテニウムバリア膜では、銅配線を形成する際に、バリア膜上にシード膜を形成する必要があるため、半導体装置の製造工程を簡略化することができない。
【０００９】
しかしながら、前記の特許文献１〜８には、ルテニウムバリア膜中に存在するクレバスによって生じる技術課題及びその課題を解決するための方法や工夫について具体的に記載や示唆がされていない。また、前記の特許文献３及び４には、非結晶ルテニウムによるバリア膜は銅拡散の抑制効果を有することが記載されているが、非結晶ルテニウムの抵抗値は、結晶性のものよりもやや高いこと、ルテニウム膜の抵抗値は欠陥の存在によって大きく影響を受けること等を鑑みると、今後、高密度化及び高速化が急速に進むＬＳＩのバリア膜として適用できるものなのか否かが不明である。
【００１０】
ルテニウムバリア膜の緻密性を向上させる方法としては、前記の特許文献９において、バリア層を形成した後、ランプアニール等によって窒素雰囲気中で６００〜９００℃の熱処理を行う方法が記載されている。しかしながら、ルテニウム薄膜中の存在するクレバスの程度については具体的に開示されておらず、そのような処理が膜の低抵抗化に対して効果があるものなのか否かが不明である。また、前記の特許文献９に記載のルテニウムバリア膜は、主にアルミニウム配線層を有する半導体に適用されるものであり、バリア膜金属としてチタンやタンタルと同列に記載されていることを鑑みると、銅配線を有する半導体装置についても低抵抗の維持と銅拡散の防止を同時に達成できるものであるのかどうかが不明である。
【００１１】
本発明は、上記した従来の問題点に鑑みてなされたものであって、欠陥部に相当するクレバスの面積比が少なく、低抵抗を維持した薄膜の状態で、配線層金属であるＣｕやＡｌ等の拡散を防止することができるルテニウムバリア膜とその作製方法及び該ルテニウム膜を有する半導体集積回路装置とその製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
本発明は、ルテニウムバリア膜中に存在する欠陥部に相当するクレバスの面積比又はルテニウムの結晶配向面に着目すると共に、膜中の欠陥を低減するための作製方法について鋭意検討した結果、低抵抗を維持したままで、配線層金属の膜中への拡散を防止できるルテニウムバリア膜を得ることができることを見出して本発明に到った。
【００１３】
すなわち、本発明の構成は以下の通りである。
（１）バリア膜がルテニウムを主成分とする金属からなり、前記バリア膜の表面上に溝、割れ目又は深く鋭いくぼみとして観測されるクレバスの占める面積比が、前記バリア膜表面の全面積に対して１５％以下であることを特徴とする半導体集積回路装置用ルテニウムバリア膜を提供する。
（２）前記クレバスの占める面積比が、前記バリア膜表面の全面積に対して１０％以下であることを特徴とする前記（１）に記載の半導体集積回路装置用ルテニウムバリア膜を提供する。
（３）バリア膜がルテニウムを主成分とする金属からなり、前記バリア膜上に銅配線層を形成した試料を広角Ｘ線回折装置によって測定して得られるＸ線回折プロファイルにおいて、ルテニウム結晶の（００２）配向面に起因するスペクトルのピーク（Ｒｕ（００２））とルテニウム結晶の（１００）配向面に起因するスペクトルのピーク（Ｒｕ（１００））との強度比であるＲｕ（００２）／Ｒｕ（１００）のピーク強度比が１０以上であることを特徴とする半導体集積回路装置用ルテニウムバリア膜を提供する。
（４）前記のＲｕ（００２）／Ｒｕ（１００）のピーク強度比が２０以上であることを特徴とする前記（３）に記載の半導体集積回路装置用ルテニウムバリア膜を提供する。
（５）ルテニウムを主成分とする金属をターゲットとして用いて、半導体基板の温度を５００℃以上で加熱した状態で、前記半導体基板に形成された配線溝上に前記ルテニウムを主成分とする金属をスパッタ法によって堆積して成膜することを特徴とする半導体集積回路装置用ルテニウムバリア膜の作製方法を提供する。
（６）前記半導体基板の温度を６００℃以上に加熱することを特徴とする前記（５）に記載の半導体集積回路装置用ルテニウムバリア膜の作製方法を提供する。
（７）前記半導体基板の温度を５００〜８００℃の範囲の所定の温度に加熱することを特徴とする前記（５）に記載の半導体集積回路装置用ルテニウムバリア膜の作製方法を提供する。
（８）前記半導体基板の温度を６００〜８００℃の範囲の所定の温度に加熱することを特徴とする請求項６に記載の半導体集積回路装置用ルテニウムバリア膜の作製方法を提供する。
（９）前記スパッタリング法は、スパッタリングガスとして不活性ガスを流しながら、真空度を１．０Ｔｏｒｒ以下に調整して行うものであることを特徴とする前記（５）〜（８）のいずれかに記載の半導体集積回路装置用ルテニウムバリア膜の作製方法を提供する。
（１０）前記スパッタリングガスがアルゴンガスであり、真空度が１．０×１０−１〜１．０×１０−２Ｔｏｒｒの範囲に調整されることを特徴とする前記（９）に記載の半導体集積回路装置用ルテニウムバリア膜の作製方法を提供する。
（１１）半導体基板と、該半導体基板上に設けられた絶縁膜と、該絶縁膜との間にバリア膜、若しくは該バリア膜と該バリア膜上のシード膜とからなる複合膜を介して、該絶電膜中に少なくとも一層以上のアルミニウム若しくは銅の配線とを有する半導体装置であって、前記バリア膜は、少なくとも前記（１）〜（４）にいずれかに記載のルテニウムバリア膜を含むことを特徴とする半導体集積回路装置を提供する。
（１２）半導体基板と、該半導体基板上に設けられた絶縁膜と、該絶縁膜との間にバリア膜を介して、該絶電膜中に少なくとも一層以上の銅の配線とを有する半導体装置であって、  前記バリア膜は、少なくとも前記（１）〜（４）にいずれかに記載のルテニウムバリア膜を含み、前記バリア膜上にシード膜が設けられていないことを特徴とする半導体集積回路装置を提供する。
（１３）半導体基板と、該半導体基板上に設けられた絶縁膜と、該絶縁膜との間にバリア膜又は該バリア膜と該バリア膜上のシード膜とからなる複合膜を介して、該絶電膜中に少なくとも一層以上のアルミニウム若しくは銅の配線とを有する半導体装置であって、前記バリア膜は、少なくとも前記（５）〜（１０）のいずれかに記載の方法によって作製されるルテニウムバリア膜を含むことを特徴とする半導体集積回路装置の製造方法を提供する。
（１４）半導体基板と、該半導体基板上に設けられた絶縁膜と、該絶縁膜との間にバリア膜を介して、該絶電膜中に少なくとも一層以上の銅の配線とを有する半導体装置であって、  前記バリア膜は、少なくとも前記（５）〜（１０）にいずれかに記載の方法によって作製されるルテニウムバリア膜を含み、前記バリア膜上にシード膜が設けられていないことを特徴とする半導体集積回路装置の製造方法を提供する。
【発明の効果】
【００１４】
本発明によれば、ルテニウムバリア膜に存在し、欠陥部として作用するクレバスの面積比を大幅に低減させるとともに、ルテニウムの結晶面の配向性が高くなるため、低抵抗で、緻密性が大幅に向上したルテニウムバリア膜を得ることができる。そのため、ルテニウムバリア膜を薄膜で形成することができ、半導体装置中の配線金属であるＣｕ又はＡｌの拡散を防止できるバリア膜を形成することができる。
【００１５】
また、本発明による半導体装置は、低抵抗で、緻密なルテニウムバリア膜を有することから、今後、一層の高集積、高密度及び高速化が求められるＬＳＩの分野に適用することができる。特に、銅配線を有する半導体装置において、ルテニウムバリア膜上にシード膜を形成しないで、銅配線を直接形成する方法を適用できることから、ＬＳＩの製造工程の削減と製造時間の短縮化を図ることができる。
【図面の簡単な説明】
【００１６】
【図１】本発明のルテニウムバリア膜のクレバス面積比と電気抵抗の関係を示す図である。
【図２】本発明のルテニウムバリア膜上に銅膜を形成した試料のＸ線回折プロファイルスペクトルである。
【図３】本発明の第１の実施形態におけるルテニウム膜の走査型電子顕微鏡写真及び該ルテニウム膜のクレバス面積比とスパッタリング時の基板温度との関係を示す図である。
【図４】本発明の第２の実施形態において、Ｘ線回折プロファイルスペクトルで表されるルテニウム結晶の（００２）配向面と（１００）配向面とのピーク強度比であるＲｕ（００２）／Ｒｕ（１００）のピーク強度比とスパッタリング時の基板温度との関係を示す図である。
【図５】本発明の第３の実施形態のルテニウム膜において、基板温度を変えて作製したルテニウム膜のアニール温度と電気抵抗との関係を示す図である。
【図６】本発明の第４の実施形態のルテニウムバリア膜の作製方法において、スパッタリング時の真空度と放電維持限界電力との関係を示す図である。
【図７】本発明の第５の実施形態であるルテニウムバリア膜を適用した半導体集積回路装置の概略断面図である。
【図８】本発明の第５の実施形態である銅配線を有する半導体集積回路装置の製造方法を説明するための概略工程図である。
【図９】本発明の第６の実施形態である銅配線を有する半導体集積回路装置の製造方法を説明するための概略工程図である。
【図１０】本発明の第７の実施形態であるアルミニウム配線を有する半導体集積回路装置の製造を説明するための概略工程図である。
【発明を実施するための形態】
【００１７】
本発明で規定するクレバス面積比、ルテニウム結晶の配向性及びルテニウムバリア膜の作製方法について、以下に説明する。
【００１８】
〈クレバス面積比〉
本発明は、スパッタリング法、化学気相成長（ＣＶＤ）法又はめっき法によって堆積して形成したルテニウムバリア膜が、均一の平坦な薄膜とはならず、膜中にクレバス（溝、割れ目又は深いくぼみ）が存在しやすく、それによってルテニウムバリア膜の抵抗値がバルクのものと比べて上昇すること、及び、前記バリア層上に形成されるＡｌやＣｕの配線用金属が拡散しやすくなることを見出すことによってなされたものである。
【００１９】
先行技術である特開平２００４−４８０６６号公報の段落［００３８］には、化学気相成長法（ＣＶＤ）によって形成されるＣｕ配線用バリアメタルは、高抵抗か低バリア性のいずれかの欠点を有することが記載されている。また、前記の特許文献７には、バリアメタルを無電解めっきで形成することが記載されているものの、無電解めっきによるメタル膜が緻密性に乏しいことは当該分野では良く知られていることである。そして、これらの特性上の欠点は、バリアメタル膜中に存在する結晶格子欠陥、構造欠陥又はボイドに由来するものであり、クレバスは、それらの欠陥部やボイド部が大きくなって、バリア膜の内部及び表面に現れたものである。このクレバスは、程度の差はあるものの、スパッタリング法においても一般的に観察される。したがって、ルテニウムバリア膜の低抵抗化及びバリア性の向上を図るためには、バリア膜中に存在するクレバスの量を低減するか、その大きさを小さくすることが必要である。しかし、従来の技術思想では、前記の特許文献３及び９に記載されているように、ルテニウムの非晶質化や窒化物の形成によってルテニウムバリア膜の緻密性を向上させることが明らかにされているだけで、欠陥部の相当するクレバスの量及び大きさを制御することは全く認識されていなかった。
【００２０】
本発明は、この新規な技術思想に基づいてなされたものであり、クレバスの量及び大きさを高精度に制御できる具体的な方法を見出すと共に、その物理量パラメータの範囲を規定することによって、ルテニウムバリア膜の低抵抗値化及び高バリア性について従来技術では達成できなかった領域にまで到達することができるようになる。
【００２１】
本発明において、ルテニウムバリア膜中の欠陥部に相当するクレバス量及びその大きさは、ルテニウムバリア膜の全表面積に対して、膜表面に観察されるクレバスが占める面積比によって反映されるものとして規定する。具体的には、走査型電子顕微鏡（ＳＥＭ）を用いてルテニウムバリア膜の表面を測定観察した画像を２値化処理して、そのコントラストの比に基づいてクレバスの面積比を求める。ＳＥＭの倍率は、バリア膜の大きさ及びクレバスの検出感度に応じて決められるが、１０００〜２０００００倍の範囲で測定を行う。
【００２２】
ルテニウムバリア膜全体をＳＥＭ観察測定できない場合は、バリア膜を小さい領域に分けて、各領域のクレバス面積比を求めた後、バリア膜表面全体について測定面積比に基づいて平均化することによってバリア膜全体のクレバス面積比とする。迅速に測定結果を得たい場合には、小さい領域に分けて求めたクレバス面積比を、バリア膜全体を反映した代表的なものであるとして取り扱うことができる。これは、ルテニウムバリア膜の表面全体において、クレバスが略一様な形状又は模様として現れることから、各領域間での測定誤差が小さいためである。さらに、クレバス面積比を、複数の小さい領域で得られた測定値の平均値として表してもよい。
【００２３】
また、バリア膜内部のクレバス量及び大きさについてより正確な情報を得るために、バリア膜を表面からイオンミリング等によって所定の厚さだけ削除した後、それぞれの膜表面についてもＳＥＭ測定を行ってもよい。その場合は、試料の準備、測定及びデータ処理等に多大の時間を要するため、通常は、形成後のルテニウムバリア膜を用いて、その表面についてＳＥＭ測定を行うことで本発明の目的を達成することができる。これは、バリア膜は厚さが数十ｎｍ以下と薄く、クレバスの量と大きさがバリア膜の内部と表面との間で顕著な差異が見られないためである。
【００２４】
図１に、ルテニウムバリア膜のクレバス面積比と電気抵抗の関係を示す。図１には、ルテニウム（Ｒｕ）バルク材、チタン（Ｔｉ）バルク材及びタンタル（Ｔａ）バルク材の電気低抗を合わせて示している。ＳＥＭ測定画像を２値化して得られるクレバスの面積比が小さくなるほど、欠陥部やボイド部が低減するため、ルテニウムバリア膜の抵抗値が小さくなり、７×１０−６μΩ・ｃｍの抵抗値を有するＲｕバルク材と比べて低抗値の上昇が抑えられる。クレバス面積比が１５％以下になると、Ｔｉバルク材の抵抗値（８０×１０−６μΩ・ｃｍ）より低い低抗値が得られ、さらに１０％以下であると、Ｔａバルク材の抵抗値（１５×１０−６μΩ・ｃｍ）より低くなる。また、クレバス面積比が１５％を超えると、基板又はＣｕ電極膜に対するルテニウム膜の密着性または接着性が十分に得られないこと等もあって、バリア性の低下が顕著になり、バリア膜としての機能を果たさなくなる。さらに、１０％以下ではより優れたバリア効果が得られるようになり、厚さ数ｎｍの非常に薄いバリア膜でもアルミニウム又は銅の拡散を防止することができる。
そのため、本発明は、クレバスの面積比がルテニウムバリア膜表面の全面積に対して１５％以下が必要であり、より好ましくは１０％以下である。
【００２５】
本発明において、ルテニウムバリア膜はクレバス面積比の下限値が低いほど好ましいが、図１に示すように、Ｒｕバルク材の電気抵抗値を考慮すると、３％であれば十分であると考えられる。また、ルテニウムバリア膜の作製方法等を考慮すると、クレバス面積比をゼロにすることは実質的に不可能である。そのため、ルテニウムバリア膜のクレバス面積比の下限値は３％とすることができる。
【００２６】
〈ルテニウムの結晶配向面〉
発明者等は、ルテニウムバリア膜の抵抗値及びバリア性が、上記のクレバス面積比だけではなく、ルテニウムにおいて所定の結晶配向面の比率によっても制御できることを見出した。これは、ルテニウムにおいて所定の結晶配向面が、クレバスの面積比と密接な関係を有しており、クレバス発生に対して大きな影響を与えるためである。すなわち、本発明は、上記のクレバス面積比と同様に、ルテニウムにおいて所定の結晶配向面の比率を規定することによって、ルテニウムバリア膜の低抵抗性及び高バリア性を、従来技術では達成できなかった領域にまで向上することができるという技術思想に基づいてなされたものである。
【００２７】
本発明において、バリア膜中のルテニウム結晶配向面は、ルテニウムバリア膜上に銅膜を形成した試料を用いて、広角Ｘ線回折装置（ＸＲＤ）によって測定して得られるＸ線回折プロファイルから把握される。バリア膜のルテニウム結晶状態は、銅配線膜の有無によって変わることが予想される。そのため、配線銅の拡散に対するバリア性を正確に評価するには、銅配線層を有する実際のバリア層を模擬した試料を用いて、ルテニウム結晶配向面を測定する必要がある。
【００２８】
図２に、ＸＲＤによって測定されたルテニウムバリア膜のＸ線回折プロファイルを示す。Ｘ線回折プロファイルには、ルテニウムの各結晶配向面に起因するピークが観測されており、具体的に（１００）、（００２）、（１０１）、（１０２）、（１０３）、（１１２）、（００４）の各結晶配向面に起因するピークが現れる。本発明は、それらの中で、最もシャープなピークを示し、明確な結晶配向面として観測される（００２）面に着目して、これに起因するＲｕ（００２）のピークがルテニウムの抵抗値とバリア性に最も影響を与える重要な物理量であるとした。（００２）面以外の結晶配向面は、ルテニウムバリア膜の作製方法や条件を変えても、小さなピークを示すだけで、その変化が非常に小さいことから、これらのいずれかの結晶配向面に起因するピークを基準としたＲｕ（００２）とのピーク強度比によって、本発明の効果を奏するルテニウム結晶配向面を特定することができる。本発明では、他の結晶配向面に起因するピークとして具体的にＲｕ（１００）を用いて、Ｒｕ（００２）／Ｒｕ（１００）のピーク強度比を求める。このＲｕ（００２）／Ｒｕ（１００）のピーク強度比は、ルテニウムバリア膜の作製方法や条件による変化が顕著に現れ、バリア膜の特性の違いを最も反映するパラメータである。
【００２９】
上記のＲｕ（００２）／Ｒｕ（１００）のピーク強度比は大きくなるほど、ルテニウムの（００２）結晶配向面の比率が高くなることを意味し、ルテニウムバリア膜の抵抗上昇を低く抑えることができるだけではなく、高い結晶配向性によって結晶粒界が少なくなるため、配線金属の拡散に対するバリア性が向上する。Ｒｕ（００２）／Ｒｕ（１００）のピーク強度比が増大するに伴い、ルテニウムバリア膜の抵抗上昇をほぼ連続的に低減できるが、バリア性については、Ｒｕ（００２）／Ｒｕ（１００）のピーク強度比が１０以上になると、基板又はＣｕ電極膜に対するルテニウム膜の密着性又は接着性が高くなるという相乗的な効果等もあって、大幅に向上する。そのため、本発明において、Ｒｕ（００２）／Ｒｕ（１００）のピーク強度比は、１０以上が必要であり、２０以上がより好ましい。Ｒｕ（００２）／Ｒｕ（１００）のピーク強度比が１０以上になると、上記のクレバス面積比が１５％以下である場合と同じ様に、ルテニウムバルク材と比べて抵抗値の上昇を小さくすることができ、電気抵抗値がＴｉバルク材より低くなる。さらに、Ｒｕ（００２）／Ｒｕ（１００）のピーク比が２０以上では、上記のクレバス面積比が１０％以下である場合と同じ様に、電気低抗値がＴａバルク材より低くなり、Ｒｕバルク材の抵抗値に近いバリア膜を得ることができる。また、Ｒｕ（００２）／Ｒｕ（１００）のピーク強度比が２０以上では、より優れたバリア効果が得られるようになり、厚さ数ｎｍの非常に薄いバリア膜でもアルミニウム又は銅の拡散を防止することができる。このように、Ｒｕ（００２）／Ｒｕ（１００）のピーク強度比は、上記のクレバス面積比と密接な関係にあり、ルテニウムバリア膜の特性を決める因子のひとつとして用いることができる。
【００３０】
本発明において、Ｒｕ（００２）／Ｒｕ（１００）のピーク強度比は大きくなるほど好ましいが、上記のクレバス面積比を規定する場合と同様に、この強度比を無限に大きくすることは実質的に不可能である。そのため、図４に示す関係から、Ｒｕ（００２）／Ｒｕ（１００）のピーク強度比は上限値を５０と規定することによって、本願発明の目的を達成することができる。
【００３１】
〈ルテニウムバリア膜の作製方法〉
本発明は、低抵抗性及び高バリア性のルテニウムバリア膜を作製するために、主にスパッタリング法を用いる。化学気相成長法（ＣＶＤ）やめっき法は、前記の特開平２００４−４８０６６号公報にも記載されているように、緻密なルテニウムバリア膜を形成することが難しい。化学気相成長法（ＣＶＤ）やめっき法においても、上記のクレバス面積比又はＸ線回折プロファイルにおけるＲｕ（００２）／Ｒｕ（１００）のピーク強度比が所望の範囲を有することができれば、本発明の目的を達成できる作製方法として採用できるが、実質的には困難である。一方、従来のスパッタリング法による作製技術では、上記のクレバス面積比又はＸ線回折プロファイルにおけるＲｕ（００２）／Ｒｕ（１００）のピーク強度比が所望の範囲に到達するものとはならず、ルテニウムバリア膜としての特性向上を十分に図ることができないため本願発明の効果を奏しない。
【００３２】
本発明は、このような技術課題を解決するために、従来のスパッタリング法ではほとんど着目されていなかった基板の温度について鋭意検討を行い、従来から使用されている温度より高温、具体的には５００℃以上に加熱した状態でスパッタリング処理を行った場合に、ルテニウムバリア膜の低抵抗性と高バリア性を大幅に向上することができ、従来技術では達成できなかった領域にまで到達できるという点に特徴を有する。スパッタリング処理時の基板の温度は、さらに６００℃以上に加熱することによって、ルテニウムバリア膜の特性をより向上させることができる。
【００３３】
また、基板温度を加熱する際の最高温度は、半導体素子の機能への温度の影響を考慮して決められる。集積回路等で使用される通常のシリコン（Ｓｉ）基板では、半導体装置としての機能や信頼性の低下を防止するため、８００℃以下が基板温度の上限値である。一方、本発明のルテニウムバリア膜は、近年パワー用半導体装置用基板として検討されているシリコンカーバイド（ＳｉＣ）やガリウムナイトライド（ＧａＮ）の半導体基板の場合にも適用が可能である、これらの半導体基板は、１０００℃近い温度に短時間加熱しても、半導体装置の機能動作や信頼性に大きな問題が生じないために、８００℃を超える温度で加熱した状態でスパッタリング処理を行ってもよい。
【００３４】
本発明のルテニウムバリア膜の作製方法では、半導体基板の加熱をスパッタリング処理時に行うことが必要である。例えば、室温〜３００℃で加熱した状態の半導体基板にスパッタリング処理によってルテニウムバリア膜を形成した後、再度、該半導体基板を５００℃以上に加熱してもバリア膜の抵抗値の低減及びバリア性の向上はあまり期待できない。逆に、７００℃以上でバリア膜を再加熱した場合には、電気抵抗の上昇がみられる結果となる。
【００３５】
本発明のスパッタリング法は、ルテニウムを主成分とする金属をターゲットとして通常のスパッタ装置を用いて行う。ここで、ルテニウムを主成分とする金属とは、主に、不可避金属成分（例えば、カルシウム、銅、鉄、マグネシウム、白金、ロジウム、シリコン等）を０．１質量％以下で含有するルテニウムを意味する。本発明では、不可避金属成分を含有するルテニウム以外にも、必要に応じて、ロジウム、イリジウム、オスニウム等の金属を１０質量％以下で含有するルテニウムを使用してもよい。
【００３６】
スパッタリング装置は、従来からバリア膜作製の際に使用されているものを採用することができる。スパッタリングは、従来の方法と同じ様に、高真空下で、スパッタリングガスとしてアルゴン、窒素等の不活性ガスを流入させながら、半導体基板を５００℃以上に加熱した状態で処理を行う。真空度は１．０Ｔｏｒｒ以下に調整すれば問題はないが、本発明では、スパッタリング時の放電維持限界電力を低電力で行うために、１．０×１０−１〜１．０×１０−２Ｔｏｒｒに調整することが好ましい。さらに、低電力で、かつ安定的にスパッタリング処理を行うために、電力の多少の変動によってほとんど影響を受けないような真空度を選択して調整することがより好ましい。また、スパッタリングガスとしては、イオン化が効率よくでき、無害で低コストであることから、アルゴンガスが好ましい。本発明は、前記の特許文献４、９に記載されているように、窒素ガスによってルテニウムバリア膜を緻密化する方法を採用しないでも、バリア膜のバリア性を向上できるため、スパッタリング条件の管理が容易になり、均一なバリア膜が作製できる。
【００３７】
本発明のルテニウムバリア膜は、Ｃｕ配線においてＣｕの拡散防止の優れた効果を有するが、この効果は従来から使用されているＡｌ配線におけるＡｌの拡散防止に対しても優れた特性を有する。そのため、Ａｌ配線層を有する半導体集積回路装置のバリア膜として適用することができる。
【００３８】
次に、具体的な実施形態によって本発明を説明する。
【００３９】
〈第１の実施形態〉
図３に、スパッタリング処理時の基板（表面にＳｉＯ２層を有するシリコン基板）の温度と作製後のルテニウム膜のクレバス面積比との関係を示す。図３には、倍率１０００００倍で観察したルテニウム膜表面の走査型電子顕微鏡（ＳＥＭ）写真を合わせて示す。クレバス面積比は、図３に示すＳＥＭ画像を２値化処理して、クレバスの相当する黒色部分の面積を画像全体の面積に対する比として求めたものである。
【００４０】
スパッタリング処理は、純度が３Ｎのルテニウム金属をターゲットとして用いて、表１に示す条件で行った。シリコン基板の上に堆積成膜作製されたルテニウム膜の厚さは、２０ｎｍであった。作製された各ルテニウム膜は４００℃で水素アニールを１０分行った。
【００４１】
【表１】
2012174765.tif 000003
【００４２】
図３に示すように、基板温度が５００℃以上で、クレバス面積比が１５％以下となり、基板温度が７００℃においてクレバス面積比が９％まで低減した。図３に示すクレバス面積比を有する各ルテニウム膜について電気抵抗値を測定して、クレバス面積比との関係を示したのが図１である。ルテニウム膜の電気抵抗値は、測定端子の接触抵抗の影響を除くため、４端子法によって室温で求めた。
【００４３】
図１に示すように、ルテニウム膜のクレバス面積比が１５％において電気抵抗値がＴｉバルク材（８０×１０−６μΩ・ｃｍ）よりも低くなり、約１０％以下で電気抵抗値がＴａバルク材（１５×１０−６μΩ・ｃｍ）以下の優れた低抵抗値を有する。クレバス面積比が１５％以下及び１０％以下となる時の基板温度は、図３から、それぞれ５００℃以上及び６００℃以上である。ルテニウムバルク材に近い電気抵抗値は、基板温度をさらに上げて８００℃近くにすることによって到達することができる。それに対して、基板温度が５００℃未満であると、クレバス面積比が大きくなり、ルテニウム膜の電気抵抗値は従来のバリア膜材料であるＴｉバルク材よりも高くなって、半導体装置の微細化と高速化に対して十分に対応することができない。
【００４４】
このようにして得られたルテニウム膜において、Ｃｕの拡散状態を調べるために、各ルテニウム膜上にＣｕ膜（厚さ２２ｎｍ）を電気めっきによって形成した試料を作製した。電気めっきは、硫酸銅と硫酸からなるめっき液を用いて行った。この試料について、まず、ルテニウム膜とシリコン基板表面上のＳｉＯ２層（Ｒｕ／ＳｉＯ２）、及びルテニウム膜とＣｕ膜（Ｒｕ／Ｃｕ）との剥離の状態を目視観察した。その結果を表２に示す。
【００４５】
【表２】
2012174765.tif 000004
【００４６】
表２に示すように、スパッタリング処理時の基板温度が３００℃以下では、ルテニウム膜は基板及びＣｕ膜との密着性又は接着性が得られなかった。スパッタリング処理時の基板温度が５００℃では、ルテニウム膜と基板との密着性又は接着性は問題無いものの、ルテニウム膜とＣｕ膜との間で極僅かな剥離が観察された。基板温度が７００℃であると、基板及びＣｕ膜との密着性又は接着性に優れるルテニウム膜が得られた。なお、スパッタリング時間を表１に示す条件よりも長くして１０分以上にすると、基板温度が５００℃でも剥離のないルテニウム膜を得られることが確認された。表２から、ルテニウム膜の作製時において、スパッタリング時の基板温度が５００℃未満では、基板及びＣｕ膜との密着性又は接着性に問題がある。このようなルテニウム膜の密着性又は接着性の低下は、ルテニウム膜中へのＣｕの拡散を促進させるため、スパッタリング時の基板温度は５００℃以上、すなわちルテニウム膜のクレバス面積比は１５％以下であることが必要である。
【００４７】
次に、Ｃｕめっき後の試料を、１５０℃１０００時間放置又は８５℃８５％高温高湿下で１０００時間放置した後で、各試料の断面観察を行い、銅の拡散状態についてＳＥＭを用いたＣｕ元素の面分析測定（ＳＥＭ−ＥＤＸ測定）を行った。その結果、クレバス面積比が１５％である試料（基板温度が５００℃で作製された試料）は、両者の条件において、ルテニウム膜へのＣｕの侵入が一部観測されるものの、ルテニウム膜とシリコン基板の界面近傍でのＣｕ元素の存在はみられず、Ｃｕの拡散が抑えられていることが分かった。クレバス面積比が９％の試料（基板温度が７００℃で作製された試料）は、ルテニウム膜とＣｕ膜との境界部においてルテニウム膜中へのＣｕの侵入が観測されず、Ｃｕの拡散防止効果が非常に高くなることが確認できた。それに対して、クレバス面積比が２８％及び３９％である試料（基板温度が、それぞれ３００℃及び室温で作製された試料）は、ルテニウム膜とシリコン基板の界面近傍においてＣｕ元素の存在が確認されるおり、Ｃｕがルテニウム膜の下部まで到達していることから、Ｃｕの拡散抑制効果が小さい。
【００４８】
したがって、本発明において、ルテニウムバリア膜のクレバス面積比は、前記バリア膜表面の全面積に対して、１５％以下が必要であり、１０％以下がより好ましい。
【００４９】
〈第２の実施形態〉
第１の実施形態で作製したルテニウム膜上に銅膜を形成した試料について広角Ｘ線回折装置を行った。上記の図２で示したＸ線回折プロファイルは、スパッタリング処理時の基板温度を７００℃に加熱した試料について測定したものである。図２において、ルテニウムの各結晶面に起因するピークに着目すると、（００２）結晶配向面に起因するＲｕ（００２）のピークがシャープで、強度において最も大きく観測された。そのため、Ｒｕ（００２）面のピークが本発明のルテニウム膜の特性を最も反映する結晶配向面と考えることができる。ルテニウム膜作製時の基板温度の違いによるＲｕ（００２）のピーク強度の変化を調べるために、（１００）結晶配向面に帰されるＲｕ（１００）のピーク強度を基準として、Ｒｕ（００２）／Ｒｕ（１００）のピーク強度比とルテニウム膜作製時の基板温度との関係をプロットした。図４に、その結果を示す。ここで、Ｒｕ（１００）のピーク強度は、ルテニウム膜作製時の基板温度の違いによってほとんど変化しないことを確認している。
【００５０】
図４から、Ｒｕ（００２）／Ｒｕ（１００）のピーク強度比は、基板温度が４００℃付近から急激に立ちあがって、５００℃で１０以上、さらに７００℃では３０を示しており、ルテニウム膜結晶の配向性の高さを反映する物理量であることが分かる。また、第１の実施形態でも説明したように、スパッタリング処理時の基板温度を５００℃以上にするときに、ルテニウム膜は低抵抗で高いバリア性を有し、さらに、基板温度を６００℃に上げると、これらの特性が一層向上する。
【００５１】
したがって、本発明は、Ｘ線回折プロファイルから観測される各ルテニウム膜結晶面のピークにおいて、Ｒｕ（００２）／Ｒｕ（１００）のピーク強度比が１０以上であり、好ましくは２０以上である。
【００５２】
〈第３の実施形態〉
図５は、第１の実施形態において、スパッタリング時の基板温度を室温（ＲＴ）、３００℃又は５００℃に加熱して作製したルテニウム膜を、再度、所定の温度で１０分間アニーリングした後に測定して得られた各ルテニウム膜の電気抵抗値を示す。
【００５３】
図５から、基板の加熱温度が７００℃の状態でスパッタリング処理したルテニウム膜は、その後のアニーリング処理においても電気抵抗が変化しておらず、特性的に非常に安定した膜であることが分かる。銅配線層を有する半導体集積回路装置では、バリア膜若しくはバリ膜とシード膜からなる複合膜の上にＣｕ配線層が形成された後、Ｃｕ配線層の結晶性を制御するために４００℃位までの温度でアニーリング処理されることがある。本発明のルテニウムバリア膜は、そのようなアニーリング処理においても安定性に優れるバリア膜であることが確認された。
【００５４】
図５には、基板温度が３００℃以下の状態でスパッタリング処理したルテニウム膜を、５００℃までアニーリング処理した後の電気抵抗値を示しているが、基板温度が３００℃では、アニーリング温度を５００℃に上げても電気抵抗値の低減効果は非常に小さい。図５には示していないが、アニール温度を７００℃まで上げても、ルテニウム膜の電気抵抗値は低減できず、逆に上昇する傾向にあった。また、基板温度が室温（ＲＴ）の場合は、アニーリングによって電気抵抗値が低くなる傾向にあるが、アニール温度が４００℃以上からその低減効果が飽和した。このように、基板温度が３００℃以下では、アニーリング温度を高くしても、ルテニウム膜の電気抵抗値をＴｉバルク材（８０×１０−６μΩ・ｃｍ）より低くすることができない。本発明の効果を奏するためには、半導体基板の温度を５００℃以上に加熱した状態でスパッタリング処理時に行うことが必要であることが分かる。
【００５５】
〈第４の実施形態〉
第１の実施形態のスパッタリング処理において、ルテニウムの成膜中に安定してグロー放電を維持でき、かつ、最良の真空度で、さらに短時間に成膜できる条件を検討した。図６に、放電させたあとに真空度を一定に保った状態で、放電が維持できる限界まで電力（ＤＣパワー）を下げたときの値を各真空度において測定した関係を示す。本実施形態では、スパッタリングガスとしてアルゴンを用い、基板の温度は７００℃に設定した。
【００５６】
図６から、放電維持を行うには真空度を１．０Ｔｏｒｒ以下、より好ましくは１．０×１０−１Ｔｏｒｒ以下にしなければならないが、高真空度になるほど放電維持電力が高くなり、１．０×１０−２Ｔｏｒｒ以下を達成するためには６０Ｗ以上もの高電力が必要である。本発明においてグロー放電を安定的に維持できる真空度を省電力で達成するために、真空度は１．０×１０−１〜１．０×１０−２Ｔｏｒｒの範囲に調整することが好ましい。さらに、維持できる真空度は、放電維持電力のわずかな変化によって変動するのを避けることが必要である。図６から、安定して放電維持ができ、かつ真空度が最も高いのは４．０×１０−２Ｔｏｒｒ近辺であることが分かる。本発明のルテニウム作製方法では、図６に示す結果に基づいて、真空度を１．０×１０−１〜１．０×１０−２Ｔｏｒｒの範囲のいずれかの値に固定した状態で電力を徐々に上げて、グロー放電からアーク放電に移行させることによってスパッタリング処理を行う。
【００５７】
〈第５の実施形態〉
図７は本発明のルテニウムバリア膜を適用した半導体集積回路装置の概略断面図であり、実際の半導体集積回路装置は配線層が８層、９層、それ以上になっているが、説明を簡略化するために２層配線構造を例示している。図７において、１は一方の主表面１ａに隣接して多数個の回路素子（図示せず）が形成された半導体基体、２は半導体基体１の一方の主表面１ａ上に形成された例えばシリコン酸化物層からなる第１絶縁層、２ａは第１絶縁層２に形成されたスルーホール、３はスルーホール２ａ内に形成された例えばタングステンからなるプラグ、３ａはスルーホール２ａ、３ａとプラグ３との間に、例えばＴｉＮ（窒化チタン）膜からなるバリア層、４は第１絶縁層２及びプラグ３上に例えば窒化シリコン層４１を介して形成された例えばシリコン酸化物層４２からなる第２絶縁層、４ａは第２絶縁層４に形成された第１トレンチ、５は第１トレンチ４ａ内に形成された第１銅配線、５ａは第１トレンチ４ａと第１銅配線５との間に形成された本発明のルテニウム膜からなるバリア層、６は第２絶縁層４及び第１銅配線５上に例えば窒化シリコン層６１を介して例えばシリコン酸化物層６２、窒化シリコン層６３、シリコン酸化物層６４を順次積層して形成した第３絶縁層、６ａは第２絶縁層６に形成された断面Ｔ字形を有する第２トレンチ、７は第２トレンチ６ａ内に形成された第２銅配線、７ａは第２トレンチ６ａと第２銅配線７の間に形成された本発明のルテニウム膜からなるバリア層である。図７の３ａで示すバリア層は、ＴｉＮ膜の代わりに、本発明のルテニウム膜を使用してもよい。
【００５８】
図８に、本発明のルテニウムバリア膜及び該ルテニウムバリア膜上に直接、シングルダマシンプロセス及びデユアルダマシンプロセスを用いてＣｕ配線層を形成した半導体集積回路装置の製造方法を説明するための概略工程図を示す。なお、図８において、図７と同一部材には同一符号を付し繰り返し説明は避けた。
【００５９】
まず、一方の主表面１１に隣接して多数の回路素子（図示せず）が形成された半導体基体１を準備し、半導体基体１の一方の主表面１ａの上方に窒化シリコン層４１及びシリコン酸化物層４２からなる第１絶縁層４をＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により堆積する。次に、配線を形成する予定の領域のシリコン酸化物層４２をエッチングにより除去し、これによって露出した窒化シリコン層４１を更にエッチングすることにより第１トレンチ４ａを形成する。このトレンチは幅が７０ｎｍ以下、５０〜３００ｎｍの範囲から通電容量によって選択される深さを有している。窒化シリコン層４１はシリコン酸化物層４２をエッチングするときのストッパーとして利用される（図８（ａ））。
【００６０】
次に、第１トレンチ４ａ内を含むシリコン酸化物層４２上に、ルテニウムバリア膜５ａをスパッタリング法によって数ｎｍから１０ｎｍ程度の厚さで堆積する。ここで、スパッタリング処理は、純度が３Ｎ以上のルテニウム金属膜をターゲットにして、アルゴン中で真空度を４．０×１０−２Ｔｏｒｒに調整した状態で、半導体基板を７００℃に加熱して行った。さらに、作製したルテニウムバリア膜５ａは、４００℃でアニール処理した。このバリア層５ａ上に、シード膜を形成しないで、直接、銅配線５を形成する。その方法は、ルテニウムバリア膜上に硫酸銅めっき浴、アノードに銅電極を用いて電解めっき法により第１トレンチ４ａの深さを超える厚さの銅めっき層を形成し、その後水素、アルゴン、窒素から選ばれた雰囲気中で室温から４００℃まで加熱し、４００℃で１０分間恒温保持するアニールプロセスで処理した（図８（ｂ））。
【００６１】
次いで、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）により第１トレンチ４ａ部分においてはその深さを超える部分の銅層、並びにシリコン酸化物層４２上の銅層及びバリア層５ａを除去して第１トレンチ４ａ内にのみ第１銅配線５となる銅層及びバリア層５ａを残す（図８（ｃ））。
【００６２】
次に、シリコン酸化物層４２及び第１銅配線５上に窒化シリコン層６１、シリコン酸物層６２、窒化シリコン層６３及びシリコン酸化物層６４を順次ＣＶＤ法により堆積する。ここで、窒化シリコン層６３は断面Ｔ字形を有する第２トレンチ６ａの上辺部を形成する際のエッチングストッパーとして、また、窒化シリコン層６１は第１銅配線５との接続を図るためのコンタクトホール（Ｔ字形の脚部）を形成する際のエッチングストッパーとして機能する（図８（ｄ））。トレンチの上辺部の幅は７０ｎｍ以下、４０〜３００ｎｍの範囲から通電容量によって選択される深さを有している。
【００６３】
次いで、第１銅配線５のコンタクト領域上のシリコン酸化物層６４、窒化シリコン層６３及びシリコン酸化物層６２をエッチングにより除去し、更にエッチングによって露出した窒化シリコン層６１をエッチングすることによりコンタクトホール（第２トレンチ６ａのＴ字形の脚部）を形成する。
【００６４】
次に、コンタクトホール内を含むシリコン酸化物層６４上に反射防止膜もしくはレジスト膜（図示せず）を形成する。更に、第２銅配線７を形成する予定領域を開口したレジスト膜をマスクにして反射防止膜もしくはレジスト膜、シリコン酸化物層６４をエッチングする。続いて、このエッチングにより露出した窒化シリコン層６３をエッチングすると共にコンタクトホール内の反射防止膜もしくはレジスト膜を除去することにより第２トレンチ６ａが形成される（図８（ｅ））。
【００６５】
次いで、第２トレンチ６ａ内を含むシリコン酸化物層６４上に、上記と同じ条件（スパッタリング処理時の半導体基板温度：７００℃、スパッタリングガス：アルゴンガス、真空度４．０×１０−２Ｔｏｒｒ）でルテニウムバリア膜７ａをスパッタリング法により数ｎｍから１０ｎｍ程度の厚さで堆積した後、４００℃でアニール処理した。
【００６６】
次に、第１銅配線の場合と同様の方法により第２トレンチ６ａを含むバリア層７ａ上全面に第２トレンチ６ａの深さを超える厚さの銅層を形成し、その後水素、アルゴン、窒素から選ばれた雰囲気中で室温から４００℃まで加熱し、４００℃で１０分間恒温保持するアニールプロセスで処理した（図８（ｆ））。
【００６７】
しかる後、ＣＭＰにより第２トレンチ６ａ部分においてはその深さを超える部分の銅層、並びにシリコン酸化物層６４上の銅層及びバリア層７ａを除去して、第２トレンチ６ａ内にのみ第２銅配線７となる銅層及びバリア層７ａを残し、２層構造の銅配線が完成する。（図８（ｇ））。
【００６８】
本実施形態では２層構造の銅配線の製造方法を説明したが、３層以上の配線構造にする場合には、第２銅配線を形成した工程を繰り返すことで実現できる。この場合、銅配線のアニール処理は銅配線の形成の都度行うか、全銅配線を形成後に一括して行なうことが考えられる。半導体集積回路装置の配線は第１層及び第２層の線幅が狭く、上層に行くに従って線幅が広くなっており、本発明は線幅の狭い配線のエレクトロマイグレーション耐性の向上及び低抵抗化を目的としていることから、線幅の狭い銅配線については形成の都度アニール処理を行い、線幅の広い銅配線については銅配線を形成後一括してアニール処理をするのが好ましい。ここで言う線幅の広い狭いは７０ｎｍ以下が狭い、７０ｎｍを超えるものが広いとする。
【００６９】
また、本実施形態では、ルテニウムバリア膜形成後のアニール処理を、上記のＣｕ配線形成の都度、若しくは全銅配線を形成後に一括して行われるアニール処理と兼ねても良い。その場合は、ルテニウムバリア膜作製工程の都度に行っていたアニール処理を省略して、製造工程を簡略化できる。
【００７０】
〈第６の実施形態〉  
図９は、本発明のルテニウムバリア膜及び銅シード膜からなる複合膜上にＣｕ配線層を形成した半導体集積回路装置の製造方法において、前記複合膜の作製方法を説明するための概略工程図である。
本実施形態においては、第５の実施形態と同じ方法で作製されたルテニウムバリア膜上に、数ｎｍから１０ｎｍ程度の厚さで極薄い銅シード膜（図９（ａ）の５ｂ）を形成し、銅シード膜上に硫酸銅めっき浴、アノードに銅電極を用いて電解めっき法により第１トレンチ４ａの深さを超える厚さの銅めっき層を形成し、その後水素、アルゴン、窒素から選ばれた雰囲気中で室温から４００℃まで加熱し、４００℃で１０分間恒温保持するアニールプロセスで処理した。
【００７１】
その後、第５の実施形態と同じ工程を用いて、２層構造の銅配線層を有する半導体集積回路装置を製造する。本実施形態は、図９（ｂ）に示す工程において、第２トレンチ内を含むシリコン酸化物層６４上に、上記と同じ条件（スパッタリング処理時の半導体基板温度：７００℃、スパッタリングガス：アルゴンガス、真空度４．０×１０−２Ｔｏｒｒ）でルテニウムバリア膜７ａをスパッタリング法により数ｎｍから１０ｎｍ程度の厚さで堆積して４００℃でアニール処理した後、数ｎｍから１０ｎｍ程度の厚さで薄い銅膜をシード膜７ｂとしてスパッタ法により形成してから銅配線層を形成する。
【００７２】
次いで、ＣＭＰにより第２トレンチ６ａ部分においてはその深さを超える部分の銅層、並びにシリコン酸化物層６４上の銅層及びルテニウム膜のバリア層７ａ及びＣｕ膜のシード層７ｂを除去して、第２トレンチ６ａ内にのみ第２銅配線７となる銅層、バリア層７ａ及びシード層７ｂを残し、２層構造の銅配線が完成する。（図９（ｃ））。このように、本実施形態は、ルテニウム膜のバリア層の上にＣｕ膜のシード層が形成される点で、上記の第５の実施形態とは製造方法が異なる。
【００７３】
〈第７の実施形態〉
図１０は、アルミニウム配線層を有する半導体集積回路装置の製造方法を説明するための概略工程図であり、半導体集積回路装置の製造方法のうち、スパッタリング法によってアルミニウム配線を形成する工程を示した。
【００７４】
半導体基体１の一方の主表面１ａの上方に、スパッタリング法で本発明によるルテニウムバリア膜８1、アルミニウム膜８２及びＴｉＮ又はＴｉ等からなるキャップメタル膜８３を下方から順に堆積する（図１０（ａ））。ルテニウム膜は、第５の実施形態と同じ条件で作製し、厚さは３０ｎｍである。アルミニウム膜の厚さは、例えば２５０ｎｍである。さらに、キャップメタル層８３上に反射防止膜８４を堆積する。反射防止膜８４は、配線形成のためのリソグラフィ工程における露光処理時にハレーションを低減又は防止するために設けるもので、例えば窒化シリコン膜で４０ｎｍの厚さにすることができる。
【００７５】
次に、反射防止膜８４上にパターニングされたレジスト膜を形成し、そのレジスト膜をマスクとしたドライエッチングにより反射防止膜８４、キャップメタル膜８３、アルミニウム膜８２、ルテニウム膜８１を順次パターニングすることによって、アルミニウム膜８２を主配線材料とする第１層配線８を形成する（図１０（ｂ））。
【００７６】
次に、第１層配線を覆う絶縁膜８５、例えば、シリコン酸化物膜をプラズマＣＶＤ法で形成した後、絶縁膜８５を例えばＣＭＰ法で研磨することにより、表面が平坦化された層間絶縁膜を形成する（図１０（ｃ））。
【００７７】
次に、パターニングされたレジスト膜をマスクとしたドライエッチングにより、層間絶縁膜８５に第１層配線に達するスルーホール９１を形成する（図１０（ｄ））。続いて、スパッタリング法で例えばＴｉＮ（窒化チタン）膜からなるバリア層９２を形成した後、プラズマＣＶＤ法でスルーホールの内部を埋め込む高融点金属膜、例えばタングステン膜９３を堆積する。さらに、スルーホール以外の領域の高融点金属膜９３及びバリアメタル層９２をＣＭＰ法等で除去することにより、スルーホールの内部にプラグ９を形成する（図１０（ｅ））。  
【００７８】
次に、上記の第１層配線８と同様な成膜方法によって、第１配線８を有する半導体基板１の主面上にスパッタリング法で本発明によるルテニウムバリア膜１０１、アルミニウム膜１０２及びキャップメタル膜１０３を下方から順に堆積する。さらに、キャップメタル層１０３の上に反射防止膜１０４を堆積する。これらの各膜の厚さは、上記の第１層配線を形成したものと同じである。続いて、上記の第１層配線と同様に、パターニングされたレジスト膜をマスクとしたドライエッチングによって、上記積層膜をパターニングしてアルミニウム膜１０２を主配線材料とする第２層配線１０を形成する。第２層配線１０中のアルミニウム膜１０２の厚さは、例えば２５０ｎｍである（図１０（ｆ））。
【００７９】
本実施形態では２層構造のアルミニウム配線の製造方法を説明したが、３層以上の配線構造にする場合には、第２アルミニウム配線を形成した工程を繰り返すことで実現できる。
【００８０】
以上のように、本発明のルテニウムバリア膜は、低低抗で、Ｃｕ又はＡｌの拡散防止効果に優れるため、Ｃｕ配線又はＡｌ配線を有する半導体集積回路装置に好適であるだけではなく、それ以外の半導体装置、例えば、パワー半導体装置等のバリア膜としても適用が可能である。さらに、本発明のルテニウムバリア膜は、Ｃｕ配線を形成するときにシード膜を形成しないで直接Ｃｕ配線を形成できるため、Ｃｕ配線を有する半導体集積回路装置の製造工程を簡略化できる。
【符号の説明】
【００８１】
１…半導体基体、２…第１絶縁層、３…プラグ、４…第２絶縁層、４ａ…第１トレンチ、４１…窒化シリコン層、４２…シリコン酸化物層、５…第１銅配線、５ａ…バリア膜、５ｂ…シード膜、６…第３絶縁層、６ａ…トレンチ層、６１…窒化シリコン層、６２…シリコン酸化物層、６３…窒化シリコン層、６４…シリコン酸化物層、７…第２銅配線、７ａ…バリア膜、７ｂ…シード膜、８・・・第１アルミニウム配線、８１・・・ルテニウムバリア膜、８２・・・アルミニウム膜、８３・・・キャップメタル膜、８４・・・反射防止膜、８５・・・第２絶縁膜、９・・・プラグ、９１・・・スルーホール、９２・・・バリア層、９３・・・高融点金属膜、１０・・・第２アルミニウム配線、１０１・・・ルテニウムバリア膜、１０２・・・アルミニウム膜、１０３・・・キャップメタル膜、１０４・・・反射防止膜。
【図１】
2012174765.tif 000005
【図２】
2012174765.tif 000006
【図３】
2012174765.tif 000007
【図４】
2012174765.tif 000008
【図５】
2012174765.tif 000009
【図６】
2012174765.tif 000010
【図７】
2012174765.tif 000011
【図８（ａ）】
2012174765.tif 000012
【図８（ｂ）】
2012174765.tif 000013
【図８（ｃ）】
2012174765.tif 000014
【図８（ｄ）】
2012174765.tif 000015
【図８（ｅ）】
2012174765.tif 000016
【図８（ｆ）】
2012174765.tif 000017
【図８（ｇ）】
2012174765.tif 000018
【図９（ａ）】
2012174765.tif 000019
【図９（ｂ）】
2012174765.tif 000020
【図９（ｃ）】
2012174765.tif 000021
【図１０（ａ）】
2012174765.tif 000022
【図１０（ｂ）】
2012174765.tif 000023
【図１０（ｃ）】
2012174765.tif 000024
【図１０（ｄ）】
2012174765.tif 000025
【図１０（ｅ）】
2012174765.tif 000026
【図１０（ｆ）】
2012174765.tif 000027