(57)【要約】      （修正有）【課題】回路規模の増大を抑えつつ、Ｄｉｇｉｔａｌ  Ｄｉａｇｎｏｓｔｉｃ  Ｍｏｎｉｔｏｒへのアクセスの待ち時間を低減させる。【解決手段】光トランシーバ１０では、セレクタ２０が、不揮発性メモリへのアクセス時に第１のＩ２ＣバスＢ１を選択し、監視部へのアクセスの際には第２のＩ２ＣバスＢ２を選択する。この光トランシーバ１０では、不揮発性メモリ１２がアクセスされている間に監視部１４へのアクセスが開始される時に、停止信号が第１の制御部１６ａに出力され第１の制御部１６ａによる不揮発性メモリ１２のアクセスを中断させ、第２のＩ２ＣバスＢ２を選択させるための切替信号がセレクタ２０に出力される。セレクタ２０は、切替信号に応答して、第１のＩ２ＣバスＢ１に出力する信号の状態を直前の状態で維持して、第２のＩ２ＣバスＢ２を選択する。【選択図】図１
2012173963.tif 000002
【特許請求の範囲】
【請求項１】
ホストシステムに電気的に結合される光トランシーバであって、
不揮発性メモリと、
該光トランシーバの内部を監視して該内部の状態に関するデジタルデータを生成する監視部と、
前記不揮発性メモリに対するデータの送受を制御する第１の制御部と、
前記監視部によって生成されたデジタルデータを周期的に取り込む第２の制御部と、
前記監視部によって取り込まれた前記デジタルデータを記憶するレジスタと、
前記不揮発性メモリに第１のＩ２Ｃバスを介して接続され、前記監視部に前記第２のＩ２Ｃバスを介して接続されたセレクタと、
前記セレクタに第３のＩ２Ｃバスを介して接続されており、前記第１の制御部及び前記第２の制御部に対して該第３のＩ２Ｃバスへのインタフェイスを構成するＩ２Ｃインタフェイス部と、
を備え、
前記セレクタは、前記不揮発性メモリへのアクセス時に前記第１のＩ２Ｃバスを選択し、前記監視部へのアクセスの際には前記第２のＩ２Ｃバスを選択し、
前記不揮発性メモリがアクセスされている間に前記監視部へのアクセスが開始される時に、停止信号を前記第１の制御部に出力して前記第１の制御部による前記不揮発性メモリのアクセスを中断させ、前記第２のＩ２Ｃバスを選択させるための切替信号を前記セレクタに出力する第３の制御部を更に備え、
前記セレクタは、前記切替信号に応答して、前記第１のＩ２Ｃバスに出力する信号の状態を直前の状態で維持して、前記第２のＩ２Ｃバスを選択する、
光トランシーバ。
【請求項２】
前記Ｉ２Ｃインタフェイス部から前記監視部へ送信される信号には該監視部の識別情報が含まれており、前記Ｉ２Ｃインタフェイス部から前記不揮発性メモリに送信される信号には該不揮発性メモリの識別情報が含まれており、
前記監視部の識別情報が、前記不揮発性メモリの識別情報と同一である、
請求項１に記載の光トランシーバ。
【請求項３】
前記第２のＩ２Ｃバスに前記監視部と並列に接続されたデバイスを更に備え、
前記Ｉ２Ｃインタフェイス部から前記監視部へ送信される信号には該監視部の識別情報が含まれており、前記Ｉ２Ｃインタフェイス部から前記デバイスに送信される信号には該デバイスの識別情報が含まれており、前記Ｉ２Ｃインタフェイス部から前記不揮発性メモリへ送信される信号には該不揮発性メモリの識別情報が含まれており、
前記監視部の識別情報が、前記デバイスの識別情報と異なる、
請求項１に記載の光トランシーバ。
【請求項４】
前記監視部の識別情報及び前記デバイスの識別情報のうち一方が、前記不揮発性メモリの識別情報と同一である、
請求項３に記載の光トランシーバ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光トランシーバに関するものである。
【背景技術】
【０００２】
光通信用の光トランシーバには、ＩＥＥＥ８０２．３ａｅ規格に対応するものがある。当該規格に準拠した光トランシーバが備えるレジスタとしては、下記非特許文献１に記載されたＮＶＲ（Ｎｏｎ−Ｖｏｌａｔｉｌｅ  Ｒｅｇｉｓｔｅｒ）や、ＤＤＭ（Ｄｉｇｉｔａｌ  Ｄｉｇａｇｎｏｓｔｉｃ  Ｍｏｎｉｔｏｒ）のレジスタがある。このような技術については、下記特許文献１にも記載されている。
【０００３】
また、上述した光トランシーバは、ＭＤＩＯ（Ｍａｎａｇｅｍｅｎｔ  Ｄａｔａ  Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）レジスタを含む制御部を備えている。さらに、制御部とＮＶＲ及びＤＤＭとの間にＩ２Ｃインタフェイス部が設けられている。ＮＶＲ及びＤＤＭとＩ２Ｃインタフェイス部とは、下記非特許文献２に記載されたＩ２Ｃバスによって接続されている。この光トランシーバでは、ＤＤＭによって監視される当該光トランシーバの内部状態に関するデジタルデータが、ＭＤＩＯ（Ｍａｎａｇｅｍｅｎｔ  Ｄａｔａ  Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）レジスタに周期的に反映される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第４０９４９３１号公報
【非特許文献】
【０００５】
【非特許文献１】”A Cooperation Agreement for 10 Gigabit Ethernet（登録商標） TransceiverPackage Issue 3.0”、[２００２年９月１８日]、XENPAK MSA、[２０１１年２月１６日検索]、インターネット(http://web.archive.org/web/20080112113312/http://www.xenpak.org/MSA/XENPAK_MSA_R3.0.pdf)
【非特許文献２】"THE I2C-BUS SPECIFICATIONVERSION 2.1"、[online]、2000年1月、［2011年2月4日検索］、インターネット（URL:http://www.nxp.com/acrobat_download2/literature/9398/39340011.pdf)
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述した光トランシーバでは、ＮＶＲへのアクセスタイミングとＤＤＭからのデータの取り込みタイミングが独立している。したがって、ＮＶＲへのアクセス中にＤＤＭからのデータの取り込み要求が発生しても、当該ＮＶＲへのアクセスが完了するまで、ＤＤＭからのデータの取り込みを待機する必要がある。しかしながら、ＤＤＭからのデータの取得には、リアルタイム性が要求され、したがって、その優先度は高いものであり得る。
【０００７】
ＤＤＭからのデータの取得のリアルタイム性を確保するために、ＤＤＭ及びＮＶＲそれぞれに対して別個のＩ２Ｃバス及びＩ２Ｃインタフェイス部を設けるという一方策が考えられる。しかしながら、この方策では、光トランシーバが複数のＩ２Ｃインタフェイス部を備えることになるので、当該光トランシーバの回路規模が増大することとなる。
【０００８】
したがって、当技術分野においては、回路規模の増大を抑えつつ、ＤＤＭへのアクセスの待ち時間を低減させることに対する要請がある。
【課題を解決するための手段】
【０００９】
本発明の一側面に係る光トランシーバは、ホストシステムに電気的に結合されるものである。この光トランシーバは、不揮発性メモリ、監視部、第１の制御部、第２の制御部、レジスタ、セレクタ、及び、Ｉ２Ｃインタフェイス部を備えている。監視部は、光トランシーバの内部を監視して該内部の状態に関するデジタルデータを生成する。第１の制御部は、不揮発性メモリに対するデータの送受を制御する。第２の制御部は、監視部によって生成されたデジタルデータを周期的に取り込む。レジスタは、第２の制御部によって取り込まれたデジタルデータを記憶する。セレクタは、不揮発性メモリに第１のＩ２Ｃバスを介して接続され、監視部に第２のＩ２Ｃバスを介して接続されている。Ｉ２Ｃインタフェイス部は、セレクタに第３のＩ２Ｃバスを介して接続されており、第１の制御部及び第２の制御部に対して該第３のＩ２Ｃバスへのインタフェイスを構成している。セレクタは、不揮発性メモリへのアクセス時に第１のＩ２Ｃバスを選択し、監視部へのアクセスの際には第２のＩ２Ｃバスを選択する。この光トランシーバは、不揮発性メモリがアクセスされている間に監視部へのアクセスが開始される時に、停止信号を第１の制御部に出力して第１の制御部による不揮発性メモリのアクセスを中断させ、第２のＩ２Ｃバスを選択させるための切替信号をセレクタに出力する第３の制御部を更に備える。セレクタは、切替信号に応答して、第１のＩ２Ｃバスに出力する信号の状態を直前の状態で維持して、第２のＩ２Ｃバスを選択する。
【００１０】
この光トランシーバによれば、不揮発性メモリがアクセスされている間に監視部へのアクセスを開始する時に、不揮発性メモリへのアクセスが中断され、第２のＩ２Ｃバスが選択される。したがって、監視部に対するアクセスの待ち値時間が低減され得る。また、不揮発性メモリのアクセスを中断し、監視部へのアクセスを行う場合には、第１のＩ２Ｃバスに出力される信号の状態が直前の状態で維持される。したがって、監視部へのアクセスが完了した後に、不揮発性メモリのアクセスを再開することが可能である。また、二つのＩ２Ｃバスの選択を行うセレクタは比較的小規模な回路で実現され得る。したがって、回路規模の増大を抑えつつ、監視部に対するアクセスの待ち値時間が低減され得る。
【００１１】
一実施形態においては、Ｉ２Ｃインタフェイス部から監視部へ送信される信号には当該監視部の識別情報が含まれており、Ｉ２Ｃインタフェイス部から不揮発性メモリに送信される信号には当該不揮発性メモリの識別情報が含まれており、監視部の識別情報が、不揮発性メモリの識別情報と同一であってもよい。この形態によれば、Ｉ２Ｃバスの選択がセレクタによって行われるので、監視部の識別情報が不揮発性メモリの識別情報と同一であっても、不揮発性メモリ及び監視部へのアクセスが可能となる。
【００１２】
一実施形態においては、光トランシーバは、第２のＩ２Ｃバスに監視部と並列に接続されたデバイスを更に備え得る。この形態においては、Ｉ２Ｃインタフェイス部から監視部へ送信される信号には当該監視部の識別情報が含まれており、Ｉ２Ｃインタフェイス部からデバイスに送信される信号には当該デバイスの識別情報が含まれており、Ｉ２Ｃインタフェイス部から不揮発性メモリへ送信される信号には当該不揮発性メモリの識別情報が含まれており、監視部の識別情報が、デバイスの識別情報と異なっていてもよい。この形態によれば、監視部とデバイスの二つのデバイスが並列に一つのＩ２Ｃバスに接続されていても、当該二つのデバイスへのアクセスが可能となる。また、一実施形態においては、監視部の識別情報及びデバイスの識別情報のうち一方が、不揮発性メモリの識別情報と同一であってもよい。この形態によれば、Ｉ２Ｃバスの選択がセレクタによって行われるので、監視部の識別情報又はデバイスの識別情報が不揮発性メモリの識別情報と同一であっても、不揮発性メモリ、監視部、及びデバイスへのアクセスが可能となる。
【発明の効果】
【００１３】
以上説明したように、本発明の一側面によれば、回路規模の増大を抑えつつ、監視部へのアクセスの待ち値時間を低減し得る光トランシーバが提供される。
【図面の簡単な説明】
【００１４】
【図１】一実施形態に係る光トランシーバを示す図である。
【図２】一実施形態に係る光トランシーバの内部において送受される信号の一例のタイミングチャートである。
【図３】別の実施形態に係る光トランシーバを示す図である。
【図４】別の実施形態に係る光トランシーバの内部において送受される信号の一例のタイミングチャートである。
【図５】更に別の実施形態に係る光トランシーバを示す図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
【００１６】
図１は、一実施形態に係る光トランシーバを示す図である。図１に示す光トランシーバ１０は、光ファイバを介して光通信を行う光データリンクとして機能し得るものであり、ホストシステム１００に電気的に結合されることによって利用され得る。
【００１７】
図１に示すように、光トランシーバ１０は、不揮発性メモリ（ＮＶＲ）１２、ＤＤＭ（Ｄｉｇｉｔａｌ  Ｄｉｇａｇｎｏｓｔｉｃ  Ｍｏｎｉｔｏｒ）１４、制御部１６、Ｉ２Ｃインタフェイス部１８、及び、セレクタ２０を備えている。また、光トランシーバ１０は、半導体レーザ（ＬＤ）２２、フォトダイオード（ＰＤ）２４、レーザドライバ（ＬＤＤ）２６、トランスインピーダンス増幅器（ＴＩＡ）２８、トランシーバ回路３０、及び、ＭＤＩＯ（Ｍａｎａｇｅｍｅｎｔ  Ｄａｔａ  Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）インタフェイスを更に備え得る。
【００１８】
ＬＤ  ２２は、ＬＤＤ  ２６と電気的に接続されている。ＬＤ  ２２は、ＬＤＤ  ２６からの駆動電流を受けて、光信号を外部に出力する。ＰＤ  ２４は、外部からの光信号を受信して光電流を発生する。ＰＤ  ２４は、ＴＩＡ  ２８と電気的に接続されている。ＴＩＡ  ２８は、ＰＤ  ２４からの光電流を電圧信号に変換する。ＬＤＤ  ２６、及び、ＴＩＡ  ２８は、トランシーバ回路３０に電気的に接続されている。
【００１９】
トランシーバ回路３０は、ホストシステム１００から送信データを受ける。トランシーバ回路３０は、ＬＤＤ  ２４から発生する駆動電流の変調成分を、送信データに応じて設定する。また、トランシーバ回路３０は、ＴＩＡ  ３８からの電圧信号を受けて、当該電圧信号におけるクロック成分とデータ成分とを分離することにより、ホストシステム１００へ受信データを出力する。トランシーバ回路３０は、例えば、クロックデータリカバリといった回路を備え得る。
【００２０】
図１に示すように、ＮＶＲ  １２は、Ｉ２ＣバスＢ１を介してセレクタ２０に接続されており、ＤＤＭ  １４は、Ｉ２ＣバスＢ２を介してセレクタ２０に接続されている。セレクタ２０は、Ｉ２ＣバスＢ３を介して、インタフェイス部１８に接続されている。インタフェイス部１８は、信号線Ｌ１〜Ｌ５を介して制御部１６に接続されている。また、制御部１６は、ＭＤＩＯインタフェイス部３２に接続されており、ＭＤＩＯインタフェイス部３２は、ＭＤＩＯバスを介して、ホストシステム１００と接続される。
【００２１】
ＮＶＲ  １２は、ホストシステム１００から送信されるデータを記憶する。ＮＶＲ  １２に記憶されるデータは、シリアル番号、ベンダ名、製造時期といったデータであり得る。
【００２２】
ＤＤＭ  １４は、光トランシーバ１０の内部状態を監視する部分である。ＤＤＭ  １４によって監視される内部状態は、例えば、ＬＤＤ  ２６が発生する駆動電流、ＰＤ  ２４が発生する光電流、ＬＤ  ２２の温度といった種々の内部状態を含み得る。ＤＤＭ  １４は、これら内部状態を示すアナログ信号をデジタルデータに変換するＡ／Ｄ変換器、当該デジタルデータを記憶するレジスタ、Ｉ２ＣバスＢ２に対するインタフェイスを構成するインタフェイス部といった要素を含み得る。ＤＤＭ  １４のインタフェイス部は、例えば、ＦＰＧＡ（ｆｉｅｌｄ−ｐｒｏｇｒａｍｍａｂｌｅ  ｇａｔｅ  ａｒｒａｙ）によって構成され得る。
【００２３】
制御部１６は、ＮＶＲ制御部１６ａ、ＤＤＭ制御部１６ｂ、及び、ＭＤＩＯレジスタ１６ｃを含んでいる。制御部１６は、また、トランシーバ制御部１６ｄを備え得る。制御部１６は、例えば、マイクロコンピュータといった１チップの集積回路であってもよく、或いは、各制御部１６ａ，１６ｂ，及び１６ｃ用の個別のマイクロコンピュータにより構成されていてもよい。
【００２４】
制御部１６は、ＭＤＩＯインタフェイス部３２を介してホストシステム１００との間でデータの送受を行い、また、光トランシーバ１０内部の要素の制御を行う。例えば、トランシーバ制御部１６ｄは、光トランシーバ１０の電源のＯＮ／ＯＦＦを実行するための信号をトランシーバ回路３０へ送信することができ、ＬＤＤ  ２６の駆動電流のバイアス成分の制御（即ち、オートパワー制御）、又は、ＰＤ  ２４のバイアス電圧の設定等を行うことができる。
【００２５】
ＮＶＲ制御部（第１の制御部）１６ａは、ＮＶＲ１２に対するデータの送受を制御する。ＮＶＲ制御部１６ａは、ホストシステム１００から送信されるデータをＮＶＲ  １２に書き込むための制御、及び、ＮＶＲ  １２に記憶されたデータの読み込むための制御を実行し得る。
【００２６】
より具体的には、ＮＶＲ制御部１６ａは、ＭＤＩＯレジスタ１６ｃ内の特定の領域にホストシステム１００から書き込まれた情報又はデータに従い、ＮＶＲ  １２への書き込み、又は、ＮＶＲ  １２からのデータの読み込みを制御する。例えば、ＮＶＲ制御部１６ａは、ＭＤＩＯレジスタ１６ｃ内の特定の領域に書き込まれた情報（例えば、アドレス情報及び読み込み命令）に従って、ＮＶＲ  １２に記憶されている特定のデータを取得し、当該データをＭＤＩＯレジスタ１６ｃに保存する。保存されたデータは、ＭＤＩＯインタフェイス部３２を介してホストシステム１００に提供される。また、ＮＶＲ制御部１６ａは、ＭＤＩＯレジスタ１６ｃ内の特定の領域にホストシステム１００から書き込まれた情報（例えば、アドレス情報及び書き込み命令）及びデータに従い、当該データをＮＶＲ  １２の特定の領域に書き込む。
【００２７】
ＮＶＲ制御部１６ａは、ＮＶＲ  １２との通信開始時に、信号線Ｌ１に、通信を開始するための開始要求信号を設定する。この開始要求信号に応答して、Ｉ２Ｃインタフェイス部  １８は、Ｉ２ＣバスＢ３に、通信開始を示す信号を出力する。なお、Ｉ２Ｃインタフェイス部  １８は、制御部１６からの信号及びデータをＩ２Ｃバス規格に規定された信号に変換して、Ｉ２Ｃバス上に出力し得る。また、Ｉ２Ｃインタフェイス部  １８は、ＮＶＲ  １２及びＤＤＭ  １４からのＩ２Ｃバス規格に従ったデータを、制御部１６用に特化したデータへと変換して、変換されたデータを制御部１６に送信し得る。このＩ２Ｃインタフェイス部  １８は、ＦＰＧＡによって構成され得る。
【００２８】
ＮＶＲ制御部１６ａは、ＮＶＲ  １２への書き込みを行うときには、開始要求信号を出力した後に、信号線Ｌ２に書き込み要求信号及び書き込み対象のデータを出力する。これら書き込み要求信号及びデータに応答して、Ｉ２Ｃインタフェイス部  １８は、Ｉ２ＣバスＢ３に、書き込みを開始することを示す信号及びデータ信号を出力する。
【００２９】
また、ＮＶＲ制御部１６ａは、ＮＶＲ  １２からの読み込みを行うときには、開始要求信号を出力した後に、信号線Ｌ３に読み込み要求信号を出力する。この読み込み要求信号に応答して、Ｉ２Ｃインタフェイス部  １８は、Ｉ２ＣバスＢ３に、読み込みを開始することを示す信号を出力する。ＮＶＲ  １２から読み込まれたデータは、Ｉ２Ｃインタフェイス部  １８及び信号線Ｌ４を介して、ＮＶＲ制御部１６ａに受信され、ＭＤＩＯレジスタ１６ｃに書き込まれる。
【００３０】
また、ＮＶＲ制御部１６ａは、ＮＶＲ  １２との通信終了時に、信号線Ｌ５に、通信を終了するための終了要求信号を設定する。この終了要求信号に応答して、Ｉ２Ｃインタフェイス部  １８は、Ｉ２ＣバスＢ３に、通信終了を示す信号を出力する。
【００３１】
ＤＤＭ制御部１６ｂは、ＤＤＭ  １４によって収集された光トランシーバ１０の内部状態に関するデジタルデータを周期的に取り込んで、当該デジタルデータをＭＤＩＯレジスタ１６ｃに反映する。ＤＤＭ制御部１６ｂとＤＤＭ  １４との通信も、ＮＶＲ制御部１６ａとＮＶＲ  １２との通信と同様に、Ｉ２Ｃインタフェイス部  １８を介して行われる。
【００３２】
具体的には、ＤＤＭ  制御部１６ｂは、ＮＶＲ制御部１６ａと同様に、通信開始時には、信号線Ｌ１に開始要求信号を設定する。また、ＤＤＭ制御部１６ｂは、ＤＤＭ  １４からのデジタルデータの読み込みを行うときには、開始要求信号を出力した後に、信号線Ｌ３に読み込み要求信号を出力する。また、ＤＤＭ制御部１６ｂは、ＤＤＭ  １４からＩ２Ｃインタフェイス部１８及び信号線Ｌ４を介して送信されるデジタルデータを受信する。ＤＤＭ制御部１６ｂは、受信したデジタルデータをＭＤＩＯレジスタ１６ｃに書き込む。さらに、ＤＤＭ制御部１６ｂは、ＤＤＭ  １４との通信終了時に、信号線Ｌ５に、通信を終了するための終了要求信号を設定する。
【００３３】
本実施形態では、ＤＤＭ制御部１６ｂは、第２の制御部及び第３の制御部を構成している。即ち、ＤＤＭ制御部１６ｂは、ＤＤＭ  １４へのアクセスを開始する際に、ＮＶＲ制御部１６ｂに停止信号を出力し、バスＢ２を選択させるための切替信号を、信号線Ｌ１０を介してセレクタ２０に出力する。この信号線Ｌ１０は、ＮＶＲ制御部１６ｂとセレクタ２０とを接続する切替信号専用の接続線であり得る。ＮＶＲ制御部１６ｂは、停止信号に応答して、ＮＶＲ  １２との通信中、即ち、ＮＶＲ  １２へのアクセス中には、当該アクセスを中断する。
【００３４】
セレクタ２０は、バスＢ１とバスＢ２の選択を切替えるための回路である。セレクタ２０は、ＮＶＲ制御部１６ａとＮＶＲ  １２との通信時には、バスＢ１を選択し、バスＢ３とバスＢ１とを結合する。一方、ＤＤＭ制御部１６ｂとＤＤＭ  １４との通信時には、バスＢ２を選択して、バスＢ３とバスＢ２とを結合する。このセレクタ２０は、バスＢ１とバスＢ２の切替えを行う回路要素のみによって構成され得るので、光トランシーバ１０の回路規模に与える影響が小さい。
【００３５】
また、セレクタ２０は、バスＢ１の選択中、即ち、ＮＶＲ制御部１６ａによるＮＶＲ  １２へのアクセス中に、ＤＤＭ制御部１６ｂから上記の切替信号を受信すると、当該切替信号に応答して、バスＢ２に選択を切替え、切替え直前のバスＢ１における信号の状態を維持する。これにより、ＮＶＲ制御部１６ａによるＮＶＲ  １２へのアクセスを中断して、ＤＤＭ制御部１６ｂとＤＤＭ  １４との通信を開始することができる。
【００３６】
ＤＤＭ制御部１６ｂは、ＤＤＭ  １４との通信を終了すると、上記の停止信号を解除し、また、バスＢ２を選択させるための上記切替信号を解除する。これにより、ＮＶＲ制御部１６ａは、中断していたＮＶＲ  １２との通信を再開することができる。
【００３７】
以下、バスＢ１，Ｂ２，Ｂ３、及び信号線Ｌ１０において送受される信号についてより詳細に説明する。図２は、一実施形態に係る光トランシーバの内部において送受される信号の一例のタイミングチャートである。Ｉ２Ｃバスは、クロック用の信号線及びデータ用の信号線の二本の信号線により構成される。したがって、図２に示すように、バスＢ１に与えられる信号は、クロック信号Ｂ１−ＳＣＬ、及びデータ信号Ｂ１−ＳＤＡを含む。同様に、バスＢ２に与えられる信号は、クロック信号Ｂ２−ＳＣＬ、及びデータ信号Ｂ２−ＳＤＡを含み、バスＢ３に与えられる信号は、クロック信号Ｂ３−ＳＣＬ、及びデータ信号Ｂ３−ＳＤＡを含む。また、図２に示す一例においては、信号線Ｌ１０に与えられる切替信号がＬｏｗであるときに、セレクタ２０がバスＢ１を選択し、信号線Ｌ１０に与えられる切替信号がＨｉｇｈであるときに、セレクタ２０がバスＢ２を選択するものとしている。
【００３８】
図２に示すように、バスＢ３には、インタフェイス部１８からＮＶＲ  １２用のクロック信号及びデータ信号、並びに、ＤＤＭ  １４用のクロック信号及びデータ信号が異なる期間に与えられる。また、図２の参照符号ｓｔ１，ｓｔ２，ｓｔ３により示されるように、各バス上では、クロック信号（ＳＣＬ）がＨｉｇｈのときに、データ信号（ＳＤＡ）がＨｉｇｈからＬｏｗに変化することにより、通信開始が示される。また、図２の参照符号ｓｐ１，ｓｐ２，ｓｐ３により示されるように、各バス上では、クロック信号（ＳＣＬ）がＨｉｇｈのときに、データ信号（ＳＤＡ）がＬｏｗからＨｉｇｈに変化することにより、通信終了が示される。さらに、インタフェイス部１８とＮＶＲ  １２及びＤＤＭ  １４との間では、クロック信号（ＳＣＬ）がＬｏｗの間にデータ信号（ＳＤＡ）が変化して、クロック信号（ＳＣＬ）がＬｏｗからＨｉｇｈに変化したときのデータ信号（ＳＤＡ）の値が伝達される。
【００３９】
図２に示す例では、期間Ｔ１においてＤＤＭ制御部１６ｂが信号線Ｌ１０に与える切替信号はＬｏｗに設定される。この切替信号に応答して、期間Ｔ１においては、セレクタ２０はバスＢ１を選択する。また、この期間Ｔ１においては、ＮＶＲ制御部１６ａとＮＶＲ  １２との間の通信が、インタフェイス部１８を介して行われる。
【００４０】
期間Ｔ１に続く期間Ｔ２においては、ＮＶＲ制御部１６ａとＮＶＲ  １２との間の通信が中断され、ＤＤＭ制御部１６ｂとＤＤＭ  １４との通信が開始される。この期間Ｔ２においては、ＤＤＭ制御部１６ｂが信号線Ｌ１０に与える切替信号をＨｉｇｈに設定する。この切替信号に応答して、セレクタ２０はバスＢ２に選択を切替え、バスＢ１上の信号を期間Ｔ２の直前の状態に維持する。これにより、期間Ｔ１において行われていたＮＶＲ制御部１６ａとＮＶＲ  １２との間の通信は、期間Ｔ２において中断される。そして、期間Ｔ２においては、ＤＤＭ制御部１６ｂとＤＤＭ  １４との通信がインタフェイス部１８を介して行われる。
【００４１】
図２に示す例では、期間Ｔ２の最後にＤＤＭ制御部１６ｂとＤＤＭ  １４との通信が終了し、期間Ｔ２に続く期間Ｔ３において信号線Ｌ１０に与えられる切替信号がＬｏｗに設定される。これにより、セレクタ２０は再びバスＢ１を選択する。また、同時に、ＤＤＭ制御部１６ｂは上述した停止信号を解除する。これにより、期間Ｔ２において中断されていたＮＶＲ制御部１６ａとＮＶＲ  １２との通信が、期間Ｔ３において再開される。
【００４２】
図２に示す例では、期間Ｔ４においても、上述した期間Ｔ２と同様に、ＮＶＲ制御部１６ａとＮＶＲ  １２との通信が中断され、ＤＤＭ制御部１６ｂとＤＤＭ  １４との通信が行われる。また、期間Ｔ５においても期間Ｔ３と同様に、ＤＤＭ制御部１６ｂとＤＤＭ  １４との通信が終了し、期間Ｔ４において中断されていたＮＶＲ制御部１６ａとＮＶＲ  １２との通信が再開する。
【００４３】
以上説明したように、光トランシーバ１０によれば、ＮＶＲ制御部１６ａとＮＶＲ  １２との通信を中断して、リアルタイム性が要求されるＤＤＭ制御部１６ｂとＤＤＭ  １４との通信を開始することができる。また、ＤＤＭ制御部１６ｂとＤＤＭ  １４との通信終了後には、ＮＶＲ制御部１６ａとＮＶＲ  １２との通信を再開することができる。さらに、光トランシーバ１０では、制御部１６とＮＶＲ  １２との間、及び、制御部１６とＤＤＭ  １４との間に個別のインタフェイス部は設けられていない。光トランシーバ１０は、回路規模に与える影響が少ないセレクタ２０を用いて、ＤＤＭ制御部１６ｂとＤＤＭ  １４との通信と、ＮＶＲ制御部１６ａとＮＶＲ  １２との通信の競合を解決している。
【００４４】
なお、インタフェイス部とＮＶＲ  １２及びＤＤＭ  １４との間のＩ２Ｃバスを利用する通信においては、信号に表される最初の１バイトのデータにより、ＮＶＲ  １２の識別情報（スレーブアドレス）又はＤＤＭ  １４の識別情報（スレーブアドレス）が送信される。この識別情報の送信により、通信を行うべき要素がＮＶＲ  １２であるのか、又は、ＤＤＭ  １４であるのかを識別することが可能となっている。これらデバイスの識別情報は、互いに重複することがあり得る。しかしながら、光トランシーバ１０は、セレクタ２０によりバスを選択することが可能である。したがって、光トランシーバ１０では、ＮＶＲ  １２の識別情報とＤＤＭ  １４の識別情報が同一であってもよい。光トランシーバ１０では、識別情報が重複するデバイスを用いても、これらデバイスに対する通信を行うことが可能である。
【００４５】
以下、別の実施形態に係る光トランシーバについて説明する。図３は、別の実施形態に係る光トランシーバを示す図である。図３に示す光トランシーバ１０Ａは、Ｉ２Ｃバスに接続されるデバイスとして、ＮＶＲ  １２及びＤＤＭ  １４に加えて、パラレルポート４０を更に備えている。光トランシーバ１０Ａの制御部１６Ａは、光トランシーバ１０の制御部１６の要素に加えて、パラレルポート制御部１６ｅ、及び、優先順位制御部１６ｆを備えている。また、光トランシーバ１０Ａは、セレクタ２０に代えてセレクタ２０Ａを備えている。
【００４６】
パラレルポート４０は、Ｉ２ＣバスＢ４を介してセレクタ２０Ａに接続されている。パラレルポート４０は、バスＢ４を介して受けた信号に基づいて、数ビットの出力信号を出力し得る。例えば、パラレルポート４０は、制御部１６によって行われている処理の一部を担うことができる。一例として、パラレルポート４０は、ホストシステム１００からの情報に従って、光トランシーバ１０の電源のＯＮ／ＯＦＦを実行するための信号をトランシーバ回路３０へ送信することができる。
【００４７】
パラレルポート４０は、パラレルポート制御部１６ｅと通信し得る。パラレルポート制御部１６ｅは、ホストシステム１００によってＭＤＩＯレジスタ１６ｃに書き込まれた特定の情報に従って、インタフェイス部１８、バスＢ３、セレクタ２０Ａ、及びバスＢ４を介して、パラレルポート４０と通信し、上述した信号をパラレルポート４０に出力させる。
【００４８】
光トランシーバ１０Ａでは、ＮＶＲ制御部１６ａとＮＶＲ  １２との通信、ＤＤＭ制御部１６ｂとＤＤＭ  １４との通信、及び、パラレルポート制御部１６ｅとパラレルポート４０との通信の競合は、優先順位制御部１６ｆによって制御される。光トランシーバ１０Ａでは、ＤＤＭ制御部１６ｂが第２の制御部を構成しており、構成優先順位制御部１６ｆが第３の制御部を構成している。
【００４９】
優先順位制御部１６ｆは、ＮＶＲ  １２、ＤＤＭ  １４、及び、パラレルポート４０のうち通信すべき要素に接続されたＩ２Ｃバスを選択させるための２ビットの切替信号を信号線Ｌ１０Ａに与える。信号線Ｌ１０Ａは、２ビットの切替信号用に二つの信号線から構成され得る。また、優先順位制御部１６ｆは、ＮＶＲ制御部１６ａ、ＤＤＭ制御部１６ｂ、及び、パラレルポート制御部１６ｅのうち通信を行う制御部以外の制御部に、停止信号を出力する。
【００５０】
より具体的には、優先順位制御部１６ｆは、ＮＶＲ制御部１６ａとＮＶＲ  １２の通信のために、バスＢ１を選択させるための切替信号を信号線Ｌ１０Ａに与え、停止信号をＤＤＭ制御部１６ｂ及びパラレルポート制御部１６ｅに出力する。
【００５１】
また、ＮＶＲ制御部１６ａとＮＶＲ  １２の通信中に、ＤＤＭ制御部１６ｂとＤＤＭ  １４の通信を開始すべきときには、優先順位制御部１６ｆは、ＮＶＲ制御部１６ａに停止信号を出力し、バスＢ２を選択させるための切替信号を信号線Ｌ１０Ａに与える。これにより、セレクタ２０Ａは、バスＢ２を選択して、バスＢ１上の信号を切替直前の状態に維持する。
【００５２】
また、ＮＶＲ制御部１６ａとＮＶＲ  １２の通信中に、パラレルポート制御部１６ｅとパラレルポート４０の通信を開始すべきときには、優先順位制御部１６ｆは、ＮＶＲ制御部１６ａに停止信号を出力し、バスＢ４を選択させるための切替信号を信号線Ｌ１０Ａに与える。これにより、セレクタ２０Ａは、バスＢ４を選択して、バスＢ１上の信号を切替直前の状態に維持する。
【００５３】
このように、ＮＶＲ制御部１６ａとＮＶＲ  １２の通信中に当該通信より優先順位の高い通信を開始すべきときには、ＮＶＲ制御部１６ａとＮＶＲ  １２の通信を中断させることが可能である。また、優先順位の高い通信が終了した後には、中断していたＮＶＲ制御部１６ａとＮＶＲ  １２の通信を再開することが可能である。なお、ＤＤＭ制御部１６ｂとＤＤＭ  １４との通信、及び、パラレルポート制御部１６ｅとパラレルポート４０との通信の競合は、何れか一方を予め定めた優先順位に従って優先させることが可能である。
【００５４】
以下、バスＢ１，Ｂ２，Ｂ３，Ｂ４、及び信号線Ｌ１０Ａにおいて送受される信号についてより詳細に説明する。図４は、別の実施形態に係る光トランシーバの内部において送受される信号の一例のタイミングチャートである。図４は、バスＢ１、Ｂ２、及びＢ３に与えられる信号に加えて、バスＢ４に与えられるクロック信号Ｂ４−ＳＣＬ及びデータ信号Ｂ４−ＳＤＡの例を示している。また、図４は、信号線Ｌ１０Ａに与えられる２ビットの切替信号Ｌ１０Ａ−ｂｉｔ０及びＬ１０Ａ−ｂｉｔ１を示している。
【００５５】
図４に示す一例においては、期間Ｔ１において、ＮＶＲ制御部１６ａとＮＶＲ  １２との通信が行われている。この期間Ｔ１においては、信号線Ｌ１０Ａに与えられる切替信号の第１ビット（Ｌ１０Ａ−ｂｉｔ０）及び第２ビット（Ｌ１０Ａ−ｂｉｔ１）は共に、Ｈｉｇｈに設定されている。これにより、セレクタ２０Ａは、バスＢ１を選択している。
【００５６】
期間Ｔ１に続く期間Ｔ２においては、期間Ｔ１で行われていたＮＶＲ制御部１６ａとＮＶＲ  １２との通信が中断され、ＤＤＭ制御部１６ｂとＤＤＭ  １４との通信が開始される。この期間Ｔ２においては、優先順位制御部１６ｆが信号線Ｌ１０Ａに与える切替信号の第１ビット及び第２ビットを共にＬｏｗに設定する。また、優先順位制御部１６ｆがＮＶＲ制御部１６ａに停止信号を出力する。この切替信号に応答して、セレクタ２０はバスＢ２に選択を切替え、バスＢ１上の信号を期間Ｔ２の直前の状態に維持する。これにより、期間Ｔ１において行われていたＮＶＲ制御部１６ａとＮＶＲ  １２との間の通信は、期間Ｔ２において中断される。そして、期間Ｔ２においては、ＤＤＭ制御部１６ｂとＤＤＭ  １４との通信がインタフェイス部１８を介して行われる。
【００５７】
図４に示す例では、期間Ｔ２の最後にＤＤＭ制御部１６ｂとＤＤＭ  １４との通信が終了し、期間Ｔ２に続く期間Ｔ３において、優先順位制御部１６ｆが、信号線Ｌ１０Ａに与える切替信号の第１ビット及び第２ビットを共にＨｉｇｈに設定し、ＮＶＲ制御部１６ａへの停止信号を解除する。これにより、期間Ｔ３においては、セレクタ２０ＡがバスＢ１を選択し、期間Ｔ２において中断されていたＮＶＲ制御部１６ａとＮＶＲ  １２との通信が再開する。
【００５８】
図４に示す例では、期間Ｔ３に続く期間Ｔ４において、ＮＶＲ制御部１６ａとＮＶＲ  １２との通信が中断され、パラレルポート制御部１６ｅとパラレルポート４０との通信が開始される。期間Ｔ４においては、優先順位制御部１６ｆは、停止信号をＮＶＲ制御部１６ａに出力する。また、優先順位制御部１６ｆは、信号線Ｌ１０Ａに与える信号の第１ビットをＨｉｇｈに設定し、第２ビットをＬｏｗに設定する。この切替信号に応答して、セレクタ２０Ａは、バスＢ４の選択に切替え、バスＢ１上の信号の状態を切替直前の状態に維持する。これにより、期間Ｔ３において行われていたＮＶＲ制御部１６ａとＮＶＲ  １２との間の通信は、期間Ｔ４において中断される。そして、期間Ｔ４においては、パラレルポート制御部１６ｅとパラレルポート４０との通信が行われる。
【００５９】
図４に示す例では、期間Ｔ４の最後にパラレルポート制御部１６ｅとパラレルポート４０との通信が終了し、期間Ｔ４に続く期間Ｔ５において優先順位制御部１６ｆが信号線Ｌ１０Ａに与える切替信号の第１ビット及び第２ビットを共にＨｉｇｈに設定する。また、優先順位制御部１６ｆがＮＶＲ制御部１６ａに対する停止信号を解除する。この切替信号に応答して、セレクタ２０Ａは再びバスＢ１を選択する。これにより、期間Ｔ４において中断されていたＮＶＲ制御部１６ａとＮＶＲ  １２との通信が、期間Ｔ５において再開される。
【００６０】
このように、セレクタ２０Ａを複数のＩ２Ｃバスの何れかを切替信号に応じて選択できるように構成することにより、当該複数のＩ２Ｃバスに接続される複数のデバイスの通信の競合を、優先順位に応じて解決することが可能である。
【００６１】
以下、更に別の実施形態について説明する。図５は、更に別の実施形態に係る光トランシーバを示す図である。図５に示す光トランシーバ１０Ｂでは、パラレルポート４０がＤＤＭ  １４と並列にバスＢ２を介してセレクタ２０Ｂに接続されている。光トランシーバ１０Ｂの制御部１６Ｂは、優先順位制御部１６ｆに代えて優先順位制御部１６ｇを含んでいる。
【００６２】
優先順位制御部１６ｇは、１ビットの切替信号を信号線Ｌ１０Ｂを介してセレクタ２０Ｂに出力する点で、優先順位制御部１６ｆと異なっている。例えば、優先順位制御部１６ｇは、ＮＶＲ制御部１６ａとＮＶＲ  １２との通信のために、バスＢ１を選択させるための切替信号（例えば、Ｌｏｗの切替信号）を、信号線Ｌ１０Ｂに与える。この切替信号に応答して、セレクタ２０Ｂは、バスＢ１を選択する。
【００６３】
また、優先順位制御部１６ｇは、ＤＤＭ制御部１６ｂとＤＤＭ  １４との通信、又は、パラレルポート制御部１６ｅとパラレルポート４０との通信が開始されるべきときに、バスＢ２を選択させるための切替信号（例えば、Ｈｉｇｈの切替信号）を信号線Ｌ１０Ｂに与える。この切替信号に応答して、セレクタ２０Ｂは、バスＢ２を選択する。また、セレクタ２０Ｂは、バスＢ１の信号の状態を、バスＢ２の選択直前の状態に維持する。
【００６４】
光トランシーバ１０Ｂでは、共通のバスＢ２に接続されたＤＤＭ  １４とパラレルポート４０は互いに異なる識別情報（スレーブアドレス）を有している。これにより、共通のバスＢ２に接続されたＤＤＭ  １４及びパラレルポート４０に対する通信が可能である。また、セレクタ２０ＢによるＩ２Ｃバスの選択が可能であるので、バスＢ１に接続されたＮＶＲ  １２は、ＤＤＭ  １４又はパラレルポート４０と同一の識別情報を有していてもよい。
【００６５】
以上、種々の実施形態について説明したが、本発明は上述した実施形態に限定されることなく種々の変形が可能である。例えば、パラレルポートは単なる一例であり、ＮＶＲ  １２よりも通信の優先順位が高い別のデバイスが用いられてもよい。そのような別のデバイスとしては、ＮＶＲ  １２よりもアクセス時間、即ち、通信時間が短い不揮発性メモリが例示される。
【符号の説明】
【００６６】
１０…光トランシーバ、１６…制御部、１６ａ…ＮＶＲ制御部、１６ｂ…ＤＤＭ制御部、１６ｃ…ＭＤＩＯレジスタ、１６ｄ…トランシーバ制御部、１８…Ｉ２Ｃインタフェイス部、２０…セレクタ、３０…トランシーバ回路、３２…ＭＤＩＯインタイフェイス部。
【図１】
2012173963.tif 000003
【図２】
2012173963.tif 000004
【図３】
2012173963.tif 000005
【図４】
2012173963.tif 000006
【図５】
2012173963.tif 000007