(57)【要約】  【課題】電源供給用電極数が増加した場合でも、半導体素子サイズの増大および電極間の狭ピッチ化を抑制し、半導体装置の組立生産性の安定および品質・信頼性の向上を図ることを目的とする。  【解決手段】第１の半導体素子１が回路基板３上に実装され、その上に第２の半導体素子２がさらに積層されて成る半導体装置であって、第１の半導体素子１上において第２の半導体素子２の外側に形成された内側電極部１１および外側電極部１２と、第２の半導体素子２上に形成された第２の接続電極部２０と、回路基板３上において第１の半導体素子１の外側に形成された第３の接続電極部３０とを備え、内側電極部１１の電源供給用電極および第３の接続電極部３０の電源供給用電極は、第２の接続電極部２０の電源供給用電極とボンディングワイヤ７で接続され、外側電極部１２の電極は、第３の接続電極部３０の電極とボンディングワイヤ７で接続されている。【選択図】図１
2012175044.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に実装され、内部に回路が形成された半導体より成る第１の素子と、
前記第１の素子の上にさらに積層された第２の素子と、
前記第１の素子上における前記第２の素子が積層されている領域の外側に形成された１または複数の電極を有する内側電極部と、前記内側電極部よりもさらに外側に形成された複数の電極を有する外側電極部と、から成る第１の接続電極部と、
前記第２の素子上に形成された１または複数の電極を有する第２の接続電極部と、
前記基板上における前記第１の素子が実装されている領域の外側に形成された複数の電極を有する第３の接続電極部と、を備え、
前記内側電極部の電極、前記第２の接続電極部の電極、および前記第３の接続電極部の電極は、それぞれ電源供給用電極を含み、
前記内側電極部の電源供給用電極および前記第３の接続電極部の電源供給用電極は、それぞれ前記第２の接続電極部の電源供給用電極とボンディングワイヤにより電気的に接続されており、
前記外側電極部の電極は、前記第３の接続電極部の電極とボンディングワイヤにより接続されている
ことを特徴とする半導体装置。
【請求項２】
前記内側電極部の電源供給用電極、前記第２の接続電極部の電源供給用電極、および前記第３の接続電極部の電源供給用電極は、それぞれ電源電位供給用電極である
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記内側電極部の電源供給用電極、前記第２の接続電極部の電源供給用電極、および前記第３の接続電極部の電源供給用電極は、それぞれＧＮＤ電位供給用電極である
ことを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記内側電極部の電源供給用電極、前記第２の接続電極部の電源供給用電極、および前記第３の接続電極部の電源供給用電極は、それぞれ電源電位供給用電極およびＧＮＤ電位供給用電極であり、
前記内側電極部の電源電位供給用電極および前記第３の接続電極部の電源電位供給用電極は、それぞれ前記第２の接続電極部の電源電位供給用電極とボンディングワイヤにより電気的に接続され、
前記内側電極部のＧＮＤ電位供給用電極および前記第３の接続電極部のＧＮＤ電位供給用電極は、それぞれ前記第２の接続電極部のＧＮＤ電位供給用電極とボンディングワイヤにより電気的に接続されている
ことを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記第３の接続電極部の電極は、複数の信号供給用の電極をさらに含み、
前記第３の接続電極部の電源供給用電極と、前記第３の接続電極部の信号供給用電極とが、前記第１の素子の周縁の少なくとも一部に沿って同列に配置されている
ことを特徴とする請求項１から４のいずれか１項に記載の半導体装置。
【請求項６】
前記第１の接続電極部の電極および第３の接続電極部の電極は、それぞれ信号供給用電極をさらに含み、
前記第３の接続電極部の信号供給用電極は、前記第３の接続電極部の電源供給用電極よりも前記第１の素子に近い側に配置されており、
前記第１の接続電極部の信号供給用電極は、前記第３の接続電極部の信号供給用電極とボンディングワイヤにより電気的に接続されている
ことを特徴とする請求項１から４のいずれか１項に記載の半導体装置。
【請求項７】
内部に回路が形成された半導体より成り、表面上において周縁部に形成された外側電極部と、当該外側電極部よりも内側に形成され、電源供給用電極を有する内側電極部とから成る第１の接続電極部を備えた第１の素子の表面において、前記内側電極部よりも中央側に、電源供給用電極を備えた第２の接続電極部が形成された第２の素子を積層する工程と、
電源供給用電極を有する第３の接続電極部が表面に形成された基板上に、前記第２の素子が積層された第１の素子を、前記第３の接続電極部が前記第１の素子の外側に位置するように搭載する工程と、
前記第２の接続電極部の電源供給用電極と、前記内側電極部の電源供給用電極および前記第３の接続電極部の電源供給用電極とをそれぞれボンディングワイヤにより接続し、前記外側電極部と前記第３の接続電極部とをボンディングワイヤにより接続する工程と、を含む
ことを特徴とする半導体装置の製造方法。
【請求項８】
前記第３の接続電極部は、さらに信号供給用電極を有し、
前記第３の接続電極部の電源供給用電極と、前記第３の接続電極部の信号供給用電極とが、前記第１の素子の周縁の少なくとも一部に沿って同列に配置されている
ことを特徴とする請求項７に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上に半導体素子が搭載され、基板上の電極と半導体素子の電極とがボンディングワイヤにより接続された半導体装置に関し、特に、ボンディングワイヤの配置に関する。
【背景技術】
【０００２】
回路基板上に半導体回路を備えた半導体素子が搭載された半導体装置においては、一般に、回路基板上に設けられた接続電極から半導体素子の周縁部に設けられた接続電極へと、双方の電極同士を接続したボンディングワイヤを介して電源が供給される。
【０００３】
半導体素子の周縁部に設けられた接続電極において受電した電力は、そこから例えば中央部に配置された回路ブロックへと半導体素子内部に形成された配線を通じて送られるのであるが、その際に電圧降下が生じる。
【０００４】
また、回路基板上に搭載された半導体素子の上にさらに別の半導体素子が積層される場合、前記別の半導体素子への電源供給は、従来、双方の半導体素子を接続する接続端子を介して行われている。そして、この場合、当該接続端子間において電圧降下が生じる。
【０００５】
そこで、回路基板上の接続電極と上記別の半導体素子とをボンディングワイヤにより接続して直接電源を供給する構成や、回路基板上に搭載された半導体素子において電圧降下が大きくなる箇所（例えば、中央部など）と重なる位置に貫通電極が形成されたチップを積層し、回路基板上の電源供給用接続電極とチップとをボンディングワイヤにより接続して電源を供給し、当該チップから貫通電極を介してその下の半導体素子の電圧降下が大きくなる箇所へと電源を供給する構成により、電圧降下の抑制が図られている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−５９４３０号公報
【特許文献２】特開２００９−７６５１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、回路基板上に搭載された半導体素子において、接続電極が設けられた周縁部から電圧降下が大きくなる箇所（例えば、中央部）の間においても電圧降下は発生する。さらには、消費電力の削減を図るために、より低い電圧で作動する回路を備えた半導体装置が開発されており、そのような半導体装置においては、電圧降下の影響がより大きなものとなる。
【０００８】
そこで、このような電圧降下を抑制するために、回路基板上に搭載された半導体素子周縁部により多くの電源供給用接続電極（電源電位供給用電極、ＧＮＤ電位供給用電極）を配置し、ひとつの電源電位供給用電極から供給される電力の流路を短くして負荷を低減させ、上記電圧降下を抑制している。
【０００９】
ところが、回路基板上に搭載された半導体素子周縁部に設けられる接続電極数が増加すると、当該半導体素子のサイズ増大を招くこととなり、サイズ増大を抑制しようとすると、各接続電極間の間隔（ピッチ）を狭くしなくてはならない。接続電極間のピッチが狭くなると、ボンディングワイヤを接続する際により精密な制御が必要になり、組立生産性の低下につながる。また、隣り合うボンディングワイヤ同士の間隔も狭くなり、配線が混み合ってボンディングワイヤ同士が接触して、半導体装置の品質や信頼性の低下といった問題を引き起こす虞が高くなる。
【００１０】
本発明は、基板上に第１の素子が実装され、その上にさらに第２の素子が積層された構成を有する半導体装置における第１の素子において、基板から電源電位等の供給を受けるための接続電極数が増加した場合においても、半導体素子サイズの増大および接続電極の狭ピッチ化を抑制し、ボンディングワイヤの配線混雑を緩和して、良好な組立生産性および高い品質・信頼性を備えた半導体装置、およびそのような半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記の目的を達成するため、本発明に係る半導体装置は、基板と、前記基板上に実装され、内部に回路が形成された半導体より成る第１の素子と、前記第１の素子の上にさらに積層された第２の素子と、前記第１の素子上における前記第２の素子が積層されている領域の外側に形成された１または複数の電極を有する内側電極部と、前記内側電極部よりもさらに外側に形成された複数の電極を有する外側電極部と、から成る第１の接続電極部と、前記第２の素子上に形成された１または複数の電極を有する第２の接続電極部と、前記基板上における前記第１の素子が実装されている領域の外側に形成された複数の電極を有する第３の接続電極部と、を備え、前記内側電極部の電極、前記第２の接続電極部の電極、および前記第３の接続電極部の電極は、それぞれ電源供給用電極を含み、前記内側電極部の電源供給用電極および前記第３の接続電極部の電源供給用電極は、それぞれ前記第２の接続電極部の電源供給用電極とボンディングワイヤにより電気的に接続されており、前記外側電極部の電極は、前記第３の接続電極部の電極とボンディングワイヤにより接続されていることを特徴とする。
【発明の効果】
【００１２】
上記構成により、第１の素子上に設けられる接続電極が内側電極部と外側電極部とに分けられるため、外側電極部に配置される電極数が低減され、第１の素子サイズの増大が抑制されると共に、電極間の狭ピッチ化が抑制される。
【００１３】
また、外側電極部は第３の接続電極部とボンディングワイヤにより接続されるが、内側電極部の電源供給用電極は、第２の接続電極部の電源供給用電極と接続されるため、内側電極部の電源供給用電極からの配線（ボンディングワイヤ）は内側へ、外側電極部からの配線は外側へと繋げられることとなり、配線の混雑が緩和される。
【００１４】
また、前記内側電極部の電源供給用電極、前記第２の接続電極部の電源供給用電極、および前記第３の接続電極部の電源供給用電極は、それぞれ電源電位供給用電極であってもよい。
【００１５】
これにより、第１の素子へ配置される電極の数が増加した場合においても、電源電位供給用電極を内側電極部に配して電源電位の供給を第２の接続電極部を介して行うことができるため、第１の素子サイズの増大および電極間の狭ピッチ化の抑制、並びに配線の混雑緩和を図ることができる。
【００１６】
ここで、前記内側電極部の電源供給用電極、前記第２の接続電極部の電源供給用電極、および前記第３の接続電極部の電源供給用電極は、それぞれＧＮＤ電位供給用電極であってもよい。
【００１７】
これにより、第１の素子へ配置される電極の数が増加した場合においても、ＧＮＤ電位供給用電極を内側電極部に配してＧＮＤ電位の供給を第２の接続電極部を介して行うことができるため、第１の素子サイズの増大および電極間の狭ピッチ化の抑制、並びに配線の混雑緩和を図ることができる。
【００１８】
ここでまた、前記内側電極部の電源供給用電極、前記第２の接続電極部の電源供給用電極、および前記第３の接続電極部の電源供給用電極は、それぞれ電源電位供給用電極およびＧＮＤ電位供給用電極であり、前記内側電極部の電源電位供給用電極および前記第３の接続電極部の電源電位供給用電極は、それぞれ前記第２の接続電極部の電源電位供給用電極とボンディングワイヤにより電気的に接続され、前記内側電極部のＧＮＤ電位供給用電極および前記第３の接続電極部のＧＮＤ電位供給用電極は、それぞれ前記第２の接続電極部のＧＮＤ電位供給用電極とボンディングワイヤにより電気的に接続されてもよい。
【００１９】
これにより、第１の素子へ配置される電極の数が増加した場合においても、電源電位供給用電極およびＧＮＤ電位供給用電極を内側電極部に配して電源電位およびＧＮＤ電位の供給を第２の接続電極部を介して行うことができるため、第１の素子サイズの増大および電極間の狭ピッチ化の抑制、並びに配線の混雑緩和を図ることができる。
【００２０】
さらに、前記第３の接続電極部の電極は、複数の信号供給用の電極をさらに含み、前記第３の接続電極部の電源供給用電極と、前記第３の接続電極部の信号供給用電極とが、前記第１の素子の周縁の少なくとも一部に沿って同列に配置されてもよい。
【００２１】
これにより、基板上における第３の接続電極部の配置スペースを縮小させて、半導体装置の小型化に資することができる。
ここでさらに、前記第１の接続電極部の電極および第３の接続電極部の電極は、それぞれ信号供給用電極をさらに含み、前記第３の接続電極部の信号供給用電極は、前記第３の接続電極部の電源供給用電極よりも前記第１の素子に近い側に配置されており、前記第１の接続電極部の信号供給用電極は、前記第３の接続電極部の信号供給用電極とボンディングワイヤにより電気的に接続されてもよい。
【００２２】
これにより、第１の接続電極部の信号供給用電極と第３の接続電極部の信号供給用電極とを接続するボンディングワイヤの長さが短くなり、コスト抑制に資することができる。
また、本発明に係る半導体装置は、内部に回路が形成された半導体より成り、表面上において周縁部に形成された外側電極部と、当該外側電極部よりも内側に形成され、電源供給用電極を有する内側電極部とから成る第１の接続電極部を備えた第１の素子の表面において、前記内側電極部よりも中央側に、電源供給用電極を備えた第２の接続電極部が形成された第２の素子を積層する工程と、電源供給用電極を有する第３の接続電極部が表面に形成された基板上に、前記第２の素子が積層された第１の素子を、前記第３の接続電極部が前記第１の素子の外側に位置するように搭載する工程と、前記第２の接続電極部の電源供給用電極と、前記内側電極部の電源供給用電極および前記第３の接続電極部の電源供給用電極とをそれぞれボンディングワイヤにより接続し、前記外側電極部と前記第３の接続電極部とをボンディングワイヤにより接続する工程と、を含む製造方法により製造されてもよい。
【００２３】
ここでまた、前記第１の素子を基板上に搭載する工程において、前記第３の接続電極部は、さらに信号供給用電極を有し、前記第３の接続電極部の電源供給用電極と、前記第３の接続電極部の信号供給用電極とが、前記第１の素子の周縁の少なくとも一部に沿って同列に配置されていてもよい。
【図面の簡単な説明】
【００２４】
【図１】実施の形態に係る半導体装置の概略構成を示す平面図
【図２】実施の形態に係る半導体装置の概略構成を示す断面図
【図３】実施の形態に係る半導体装置の概略構成の一部を示す斜視図
【図４】実施の形態に係る半導体装置の製造加工手順を示す概略図
【図５】変形例１に係る半導体装置の概略構成を示す平面図
【図６】変形例２に係る半導体装置の概略構成を示す平面図
【図７】変形例３に係る半導体装置の概略構成を示す平面図
【図８】変形例４に係る半導体装置の概略構成を示す平面図
【図９】変形例５に係る半導体装置の概略構成を示す平面図
【図１０】変形例６に係る半導体装置の概略構成を示す平面図
【図１１】変形例７に係る半導体装置の概略構成を示す平面図
【図１２】変形例８に係る半導体装置の概略構成を示す平面図
【発明を実施するための形態】
【００２５】
以下、本発明に係る実施の形態を、図面を参照しながら説明する。
＜実施の形態＞
（１．半導体装置の構成）
図１は、本発明の実施の形態に係る半導体装置１００の概略構成を示す平面図であり、図２は、図１のＡ−Ａ’線における断面図である。図３は、図１において矢印Ｂ方向から見たときの半導体装置１００の一部を示す斜視図である。なお、図１および図２においては、半導体装置１００の構成をなるべく大きく表示してわかりやすく示すために、半導体装置１００の右半分のみを示し、左半分については、右半分と同様の構成であるため、図示を省略している。以下、図４から図１２においても、同様である。
【００２６】
半導体装置１００は、ＢＧＡ型半導体装置である。回路基板３は、ＢＧＡ型半導体装置を構成するための半導体素子搭載基板であり、ガラスエポキシ樹脂等からなる有機基板により形成されている。
【００２７】
回路基板３の表面には銅（Ｃｕ）等の金属により複数の接続電極が形成されており、回路基板３の裏面には銅（Ｃｕ）等の金属により格子状に配列した外部接続電極が形成され、回路基板３の内部において、銅（Ｃｕ）等の金属配線パターンにより、回路基板３表面の接続電極と裏面の外部接続電極とが接続されている。
【００２８】
半導体装置１００は、回路基板３上に実装された第１の半導体素子１の上にさらに第２の半導体素子２が積層されて構成されている。第１の半導体素子１の表面上には、複数の接続電極が形成されている。第２の半導体素子２の表面上および裏面上には、複数の接続電極が形成されており、当該裏面上の接続電極と表面上の接続電極とは、第２の半導体素子２内部の金属配線により接続されている。第２の半導体素子２表面上の接続電極には、はんだ等により接続端子４が形成されており、当該接続端子４が第１の半導体素子１の接続電極に接続されるよう、第２の半導体素子２が第１の半導体素子１上にフリップチップ接続され、第１の半導体素子１と第２の半導体素子２との間の隙間に、エポキシ樹脂等からなるアンダーフィル樹脂５が注入されている。
【００２９】
ここで、上記半導体装置１００においては、２つの半導体素子１および２を有する構成であるが、これに限定されず、３つ以上の半導体素子を有する構成としても実現可能である。
【００３０】
第１の半導体素子１は、回路基板３表面上にエポキシ樹脂等からなる接着剤１７により固着されており、第１の半導体素子１の表面上に形成された第１の接続電極部１０および第２の半導体素子２の裏面上に形成された第２の接続電極部２０は、金（Ａｕ）等の金属性のボンディングワイヤ７により、回路基板３表面上に形成された第３の接続電極部と電気的に接続されており、上記第１の半導体素子１、第２の半導体素子２、およびボンディングワイヤ７は、外部からの保護のために、エポキシ樹脂等からなる封止樹脂１６により被覆されている。なお、図２においては、各接続電極およびボンディングワイヤ７の配置をわかりやすく示すために、封止樹脂１６の断面の輪郭を破線で示し、断面についてはハッチングを省略して示しており、図１および図３においては、封止樹脂１６については図示を省略している。
【００３１】
ここで、図２に示す半導体装置１００では、個々の半導体装置を個別に封止樹脂１６にて被覆しているが、複数の半導体装置を１つの回路基板上に搭載し、これら複数の半導体装置を一括して封止樹脂１６にて被覆する構成としても実現可能である。
【００３２】
回路基板３裏面の接続電極上には、半導体装置１００を外部回路基板上へ実装するために、はんだ等により外部電極端子６が形成されている。
第２の半導体素子２の裏面には、金属薄膜等により第２の接続電極部２０が形成されている。第２の接続電極部２０は、環状の形状を有するＧＮＤ電位供給用電極２１と、その内側に絶縁膜を介して配置され環状の形状を有する電源電位供給用電極２２とから成る。ＧＮＤ電位供給用電極２１と電源電位供給用電極２２とは、上記絶縁膜により互いに絶縁されている。また、ＧＮＤ電位供給用電極２１および電源電位供給用電極２２は、第２の半導体素子２の周縁に沿うように、四角環状の形状となっている。
【００３３】
なお、電源電位供給用電極およびＧＮＤ電位供給用電極は、電源供給用電極である。
第１の半導体素子１の表面において、第２の半導体素子２が積層されている領域の外側には、内側電極部１１が形成されており、その外側、即ち第２の半導体素子２から遠い側であり、第１の半導体素子１の周縁に近い側には、絶縁膜を介して外側電極部１２が形成されている。内側電極部１１と外側電極部１２とにより、第１の接続電極部１０が構成されている。内側電極部１１には、パッド状のＧＮＤ電位供給用電極１３および電源電位供給用電極１４が、それぞれ複数、ＧＮＤ電位供給用電極２１の各辺に略沿う方向（本実施の形態においては、第２の半導体素子２の周縁に略沿う方向でもある）に列状に配置されており、外側電極部１２には、複数のパッド状の信号供給用電極１５が内側電極部１１に略沿う方向に列状に配置されている。ＧＮＤ電位供給用電極１３、電源電位供給用電極１４、および信号供給用電極１５は、それぞれ金属薄膜等により形成されており、隣り合う電極同士は、互いの間に絶縁膜を介して配置されており、これにより、個々の電極は互いに絶縁されている。また、本実施の形態においては、内側電極部１１のＧＮＤ電位供給用電極１３と電源電位供給用電極１４は交互に配置されているが、これに限られない。例えば、内側電極部１１およびＧＮＤ電位供給用電極１３が連続して配置されていてもよい。
【００３４】
回路基板３の表面において、第１の半導体素子１が実装されている領域の外側には、ＧＮＤ電位供給用電極３１が環状に形成されており、そのさらに外側、即ち第１の半導体素子から遠い側には、第１の半導体素子１から間隔をあけて、電源電位供給用電極３２が環状に形成されている。ＧＮＤ電位供給用電極３１および電源電位供給用電極３２は、それぞれ外側電極部１２そして、電源電位供給用電極３２のさらに外側、即ち第１の半導体素子から遠い側には、電源電位供給用電極３２から間隔をあけて、パッド状の信号供給用電極３３が複数、電源電位供給用電極３２に沿う方向に列状に形成されている。信号供給用電極３３は、互いに間隔をあけて配置されており、これにより、個々の信号供給用電極３３は、互いに絶縁されている。
【００３５】
外側電極部１２の信号供給用電極１５は、第３の接続電極部３０の信号供給用電極３３とボンディングワイヤ７３により１対１で電気的に接続されている。また、内側電極部１１のＧＮＤ電位供給用電極１３は、第２の接続電極部２０のＧＮＤ電位供給用電極２１とボンディングワイヤ７１ｂにより電気的に接続されており、電源電位供給用電極１４は、電源電位供給用電極２２とボンディングワイヤ７１ａにより電気的に接続されている。そしてさらに、第３の接続電極部３０のＧＮＤ電位供給用電極３１は、第２の接続電極部２０のＧＮＤ電位供給用電極２１とボンディングワイヤ７２ｂにより電気的に接続されており、電源電位供給用電極３２は、電源電位供給用電極２２とボンディングワイヤ７２ａにより電気的に接続されている。
【００３６】
回路基板３から第１の半導体素子１への電源電位の供給は、第３の接続電極部３０の電源電位供給用電極３２から直接電源電位が供給される代わりに、第２の接続電極部２０の電源電位供給用電極２２へと供給され、そこから内側電極部１１の電源電位供給用電極１４へと供給される。また、同様に、回路基板３から第１の半導体素子１へのＧＮＤ電位の供給は、先ずＧＮＤ電位供給用電極３１からＧＮＤ電位供給用電極２１へと供給され、そこから内側電極部１１のＧＮＤ電位供給用電極１３へと供給される。即ち、電源電位およびＧＮＤ電位は、回路基板３上の第３の接続電極部３０から第２の半導体素子２上の第２の接続電極部２０を経由して第１の半導体素子１上の第１の接続電極部１０（本実施の形態においては、より具体的には、内側電極部１１）へと供給される。この場合、第２の接続電極部２０は、第３の接続電極部３０から第１の接続電極部１０への電源電位およびＧＮＤ電位供給の際の中継ポートの役割を果たす。
【００３７】
従来のように、回路基板３上の第３の接続電極部３０から直接電源電位およびＧＮＤ電位を供給する構成においては、第１の半導体素子１上に配置される電源電位およびＧＮＤ電位供給用の電極数が増加した場合、その分、第１の半導体素子のサイズが大きくなるのであるが、サイズ増加を抑制しようとすると、各電極間の間隔を狭くせざるを得なくなり、その結果、電源電位およびＧＮＤ電位を供給するための配線（ボンディングワイヤ）および信号供給用の配線が互いに極近い距離で多数配置されることとなり、配線が非常に混雑して、ボンディングワイヤ同士が接触する危険性が高くなり、半導体装置の品質や信頼性の低下といった問題が生じる。
【００３８】
一方、本実施の形態の構成によると、第１の半導体素子１上の第１の接続電極部１０における電源電位供給用電極１４およびＧＮＤ電位供給用電極１３を信号供給用電極１５から分けて信号供給用電極１５の内側に内側電極部１１として配置し、ボンディングワイヤ７により第２の接続電極部２０と接続して電源電位およびＧＮＤ電位を供給するため、従来の構成の場合のような配線（ボンディングワイヤ）の混雑の問題を回避することができ、その結果、半導体装置の良好な品質や信頼性を維持することができる。
【００３９】
なお、本実施の形態においては、ボンディングワイヤ７１（ボンディングワイヤ７１ａおよび７１ｂ）の数と比較して、ボンディングワイヤ７２（ボンディングワイヤ７２ａおよび７２ｂ）の数は少ない。そこで、ボンディングワイヤ７２をボンディングワイヤ７１よりも太くして、電源電位およびＧＮＤ電位供給能をより高めてもよい。
【００４０】
上記説明したように、第１の半導体素子上の電源電位供給用電極１４、ＧＮＤ電位供給用電極１３、および信号供給用電極１５を、従来のように一列に配置する代わりに、電源電位供給用電極１４とＧＮＤ電位供給用電極１３とを内側電極部１１として内側に、信号供給用電極１５を外側電極部１２として外側に、２列に配置することにより、半導体素子サイズの大型化を抑制しつつ、接続電極の狭ピッチ化を抑制することができる。
【００４１】
また、外側に配置された信号供給用電極は、その外側の回路基板３上の信号供給用電極３３と接続され、内側に配置されたＧＮＤ電位供給用電極１３および電源電位供給用電極１４は、その内側の第２の半導体素子上のＧＮＤ電位供給用電極２１および電源電位供給用電極２２とそれぞれ接続される構成とすることにより、ボンディングワイヤ７の配線の混雑が緩和され、配線同士が接触する危険性が低減される。
【００４２】
さらには、図２および図３に示すように、回路基板３上に第１の半導体素子１および第２の半導体素子２が積層される方向を上とした場合、ボンディングワイヤ７１ａおよび７２ａ、ボンディングワイヤ７１ｂおよび７２ｂ、ボンディングワイヤ７３は、それぞれ高さの異なる階層を通るように配置されているため、水平方向の配線の混雑緩和のみならず、垂直方向においても配線の混雑が緩和されている。具体的には、以下に説明する。
【００４３】
第２の接続電極部２０のＧＮＤ電位供給用電極２１に接続されているボンディングワイヤ７１ｂおよび７２ｂにおいて、ＧＮＤ電位供給用電極２１の表面から上方に延出されている部分の長さをＬｂとし、電源電位供給用電極２２に接続されているボンディングワイヤ７１ａおよび７２ａにおいて、電源電位供給用電極２２の表面から上方に延出されている部分の長さをＬａとすると、Ｌａ＞Ｌｂとなっているため、ボンディングワイヤ７１ａおよび７２ａの方が、ボンディングワイヤ７１ｂおよび７２ｂよりも高い（上方の）層において水平方向に延ばされることとなる。
【００４４】
また、第２の半導体素子２の裏面上において内側に配置されている電源電位供給用電極２２に接続されるボンディングワイヤ７１ａ、７２ａの方が延出距離が長いため、外側に配置されているＧＮＤ電位供給用電極２１に接続されているボンディングワイヤ７１ｂ、７２ｂと高さ方向（上下方向）において交差することがないため、双方のボンディングワイヤが接触する危険性をさらに低減させることができる。
【００４５】
さらには、外側電極部１２が形成されている第１の半導体素子１は、第２の接続電極部２０が形成されている第２の半導体素子２よりも下方に位置しているため、ボンディングワイヤ７３は、ボンディングワイヤ７１ｂ、７２ｂよりも低い（下方の）層において水平方向に延ばされることとなる。このようにして、垂直方向においても配線の混雑が緩和されている。
【００４６】
以上説明したように、本実施の形態の半導体装置１００の構成によると、半導体素子の大型化を抑制しつつ、接続電極間の狭ピッチ化を抑制して、良好な組立生産性および高い品質・信頼性を備えた半導体装置を得ることができる。
（２．半導体装置の製造方法）
次に、本発明に係る半導体装置１００の製造方法について、図面を参照しながら説明する。
【００４７】
図４は、半導体装置１００の製造工程を示したものである。図４（ａ）〜図４（ｇ）は、半導体装置１００の右半分の概略断面図である。
図４（ａ）は、第１の半導体素子１の表面上に、第２の半導体素子２がフリップチップ接続された状態を示す図である。
【００４８】
同図に示す状態において、第１の半導体素子１表面上に複数の接続電極が形成されており、第２の半導体素子２の裏面上および表面上にもそれぞれ接続電極が形成され、双方の接続電極は、第２の半導体素子２内部の金属配線（不図示）により電気的に接続されている。
【００４９】
そして、第２の半導体素子２の表面上の接続電極に、例えば、はんだ等により接続端子４が形成され、当該接続端子４と第１の半導体素子１表面上の接続電極とが対応するように、第１の半導体素子１上に第２の半導体素子２がフリップチップ接続される。
【００５０】
次に、図４（ｂ）に示すように、第２の半導体素子２表面および、第２の半導体素子２表面に形成された複数の接続端子４を保護するために、エポキシ樹脂等のアンダーフィル樹脂５を第１の半導体素子１と第２の半導体素子２との間の隙間に注入する。
【００５１】
続いて、図４（ｃ）に示すように、第２の半導体素子２がフリップチップ接続された第１の半導体素子１が回路基板３の表面上に実装される。同図において、回路基板３の表面には、例えば、銅（Ｃｕ）等の金属により複数の接続電極が形成されており、裏面には、例えば、銅（Ｃｕ）等の金属により、接続電極が格子状に配列されて形成されている。また、回路基板３表面上の配線パターンを保護するためにソルダーレジストが形成されている。そして、回路基板３表面上にエポキシ樹脂等からなる接着剤１７により第１の半導体素子１が固定され搭載される。
【００５２】
次に、図４（ｄ）に示すように、第１の半導体素子１の表面上の外側電極部１２の複数の信号供給用電極１５と回路基板３表面上の第３の接続電極部３０の複数の信号供給用電極３３とが、Ａｕ等による金属性のボンディングワイヤ７により電気的に接続される。また、第２の半導体素子２の裏面上の第２の接続電極部２０のＧＮＤ電位供給用電極２１と、回路基板３表面上の第３の接続電極部３０のＧＮＤ電位供給用電極３１および第１の半導体素子１の表面上の内側電極部１１のＧＮＤ電位供給用電極１３とが、Ａｕ等による金属性のボンディングワイヤ７により電気的に接続される。さらに、第２の半導体素子２の裏面上の第２の接続電極部２０の電源電位供給用電極２２と、回路基板３表面上の第３の接続電極部３０の電源電位供給用電極３２および第１の半導体素子１の表面上の内側電極部１１の電源電位供給用電極１４とが、Ａｕ等による金属性のボンディングワイヤ７により電気的に接続される。
【００５３】
次に、図４（ｅ）に示すように、第１の半導体素子１、第２の半導体素子２、およびボンディングワイヤ７を外部から保護するために、エポキシ樹脂等の封止樹脂１６により被覆する。封止工法としては、例えば金型を用いたトランスファー成型方法や液状樹脂を用いた印刷工法等により、封止する。
【００５４】
次に、図４（ｆ）に示すように、回路基板３裏面上の接続電極表面上に、はんだ等により外部電極端子６が形成される。外部電極端子６の形成方法としては、例えば接続電極上にはんだボールの搭載或いは、はんだペーストの印刷を行い、リフロー等の温度を加えることで接続電極部分と溶着させて、外部電極端子６を形成する。
【００５５】
次に、図４（ｆ）において破線１８および１９で示す位置において回路基板３を切断し、図４（ｇ）に示すように、フレーム内に複数形成された半導体装置１００を、個片に分割する。分割方法としては、例えばダイシングブレードを用いた方法や、金型による打ち抜き方法を用いてもよい。
【００５６】
上記のような製造方法により、本発明の実施の形態に係る半導体装置１００を提供する事ができる。
＜変形例＞
以上、本発明を実施の形態に基づいて説明してきたが、本発明が上述の実施の形態に限定されないのは勿論であり、上記実施形態における任意の構成要素を組み合わせて実現される別の形態や、上記実施形態に対して本発明の主旨を逸脱しない範囲で各種変形を施して得られる変形例や、本発明に係る半導体装置を内蔵した各種機器も本発明に含まれ、以下のような変形例を実施することが出来る。
【００５７】
（１）上記実施の形態においては、第１の半導体素子１上に配置されるＧＮＤ電位供給用電極１３および電源電位供給用電極１４は全て内側電極部１１に配置される構成としたが、これに限られず、その一部のみが内側電極部に配置され、残りは外側電極部に配置されてもよい。例えば、図５に示す半導体装置２００のように、電源電位供給用電極１４は内側電極部１１に配置されるが、ＧＮＤ電位供給用電極１３は外側電極部１２に配置されてもよい。この場合においても、電源電位供給用電極１４およびＧＮＤ電位供給用電極１３を信号供給用電極１５と共に全て一列に配置する場合と比較して、第１の半導体素子１上に配される接続電極の狭ピッチ化をある程度低減することができる。
【００５８】
（２）また、図６に示す半導体装置３００のように、ＧＮＤ電位供給用電極１３が内側電極部１１に配置され、電源電位供給用電極１４が外側電極部１２に配置されてもよい。この場合においても、上記変形例１の場合と同様、第１の半導体素子１上に配される接続電極の狭ピッチ化をある程度低減することができる。
【００５９】
（３）上記実施の形態においては、ボンディングワイヤ７３は、ボンディングワイヤ７１よりも長く、ボンディングワイヤ７２よりも数が多い。そこで、回路基板３上において、最も外側に配置されている信号供給用電極３３を、図７に示す半導体装置４００のように、ＧＮＤ電位供給用電極３１および電源電位供給用電極３２と配置を入れ替えて、ＧＮＤ電位供給用電極３１および電源電位供給用電極３２よりも内側、即ち、外側電極部１２の信号供給用電極１５に近い側に配置することにより、ボンディングワイヤ７３のワイヤ長低減を図ることができる。この場合、ボンディングワイヤ７２のワイヤ長は増加することとなるが、ボンディングワイヤ７２はボンディングワイヤ７３よりも数が少ないため、全体としてはボンディングワイヤ長の低減を図ることができる。
【００６０】
（４）上記変形例３においては、第３の接続電極部３０において、信号供給用電極３３をＧＮＤ電位供給用電極３１および電源電位供給用電極３２よりも内側に配置する例を示したが、これに限られない。例えば、図８に示す半導体装置５００のように、信号供給用電極３３と電源電位供給用電極３２の配置を入れ替えて、信号供給用電極３３が、ＧＮＤ電位供給用電極３１と電源電位供給用電極３２の間の位置に配置されてもよい。
【００６１】
この場合においても、信号供給用電極３３が最も外側に配置されている場合と比較して、ボンディングワイヤ７３のワイヤ長をある程度低減することができる。
（５）また、上記変形例４の構成において、図９に示す半導体装置６００のように、ＧＮＤ電位供給用電極３１と電源電位供給用電極３２の配置が入れ替わってもよい。
【００６２】
この場合においても、信号供給用電極３３が最も外側に配置されている場合と比較して、ボンディングワイヤ７３のワイヤ長をある程度低減することができる。
（６）上記実施の形態および変形例１〜５においては、回路基板３上の第３の接続電極部３０におけるＧＮＤ電位供給用電極３１および電源電位供給用電極３２は、環状（四角環状）の形状を有し、第１の半導体素子１の周囲に配置されるとしたが、これに限られない。例えば、図１０に示す半導体装置７００のように、三角形のパッド状の形状を有するＧＮＤ電位供給用電極３１および電源電位供給用電極３２がそれぞれ一組ずつ回路基板３の対角領域に配置されてもよい。ここで、それぞれの組のＧＮＤ電位供給用電極３１および電源電位供給用電極３２は、互いの間および信号供給用電極３３との間に絶縁膜を介して配置されており、これにより、互いに絶縁されている。
【００６３】
このとき、同図に示すように、電極の組と組との間に信号供給用電極３３を配置することにより、回路基板３のサイズを低減させることができ、その結果、半導体装置７００のサイズを低減させることができる。さらには、ボンディングワイヤ７２のワイヤ長を低減させることができる。これにより、装置小型化およびコスト抑制に資することができる。
【００６４】
なお、同図においては、ＧＮＤ電位供給用電極３１および電源電位供給用電極３２の形状は、組として配置しやすいように三角形としたが、これに限られない。例えば、四角形等の多角形や円形、不定形の形状であってもよい。
【００６５】
（７）上記変形例６においては、ＧＮＤ電位供給用電極３１および電源電位供給用電極３２の両方が回路基板３の対角領域に配置されるとしたが、これに限られない。例えば、図１１に示す半導体装置８００のように、四角形のパッド状の電源電位供給用電極３２が回路基板３の対角領域に配置され、四角環状のＧＮＤ電位供給用電極３１がその外側に配置されてもよい。
【００６６】
この場合においても、環状の電源電位供給用電極３２が配置された場合に要する回路基板３上のスペースを省略して、第３の接続電極部３０を全体的に第１の半導体素子１により近い位置に配置することができるため、回路基板３のサイズをある程度低減させて、半導体装置８００のサイズをある程度低減させることができ、これにより、装置小型化およびコスト抑制に資することができる。
【００６７】
なお、同図においては、電源電位供給用電極３２の形状は、四角形としたが、これに限られない。例えば、多角形や円形、不定形の形状であってもよい。
（８）また、上記変形例７の構成において、図１２に示す半導体装置９００のように、ＧＮＤ電位供給用電極３１と電源電位供給用電極３２の配置が入れ替わってもよい。即ち、四角形のパッド状のＧＮＤ電位供給用電極３１が回路基板３の対角領域に配置され、四角環状の電源電位供給用電極３２がその外側に配置されてもよい。
【００６８】
この場合においても、上記変形例７と同様に、回路基板３のサイズをある程度低減させて、半導体装置８００のサイズをある程度低減させることができ、これにより、装置小型化およびコスト抑制に資することができる。
【００６９】
なお、同図においては、ＧＮＤ電位供給用電極３１の形状は、四角形としたが、これに限られない。例えば、多角形や円形、不定形の形状であってもよい。
上記変形例６、７、８における半導体装置７００、８００、９００の製造の際には、実施の形態において説明した半導体装置１００の製造方法において、電源電位供給用電極およびＧＮＤ電位供給用電極のいずれか一方、または両方が、回路基板３表面における対角領域に位置するように形成される。
【００７０】
（９）上記変形例７においては、ＧＮＤ電位供給用電極３１は電源電位供給用電極３２の外側に配置されるとしたが、これに限られず、電源電位供給用電極３２および信号供給用電極３３の内側に配置されてもよい。
【００７１】
また、上記変形例８においては、電源電位供給用電極３２はＧＮＤ電位供給用電極３１の外側に配置されるとしたが、これに限られず、ＧＮＤ電位供給用電極３１および信号供給用電極３３の内側に配置されてもよい。
【００７２】
これらの場合、変形例７および変形例８の場合よりも回路基板３のサイズをより低減させて、半導体装置のサイズをより低減させることができる。
（１０）上記実施の形態および各変形例においては、第２の半導体素子２は、その表面上および裏面上に複数の接続電極が形成されており、裏面上の接続電極と表面上の接続電極とは、第２の半導体素子２内部の金属配線により接続されているとしたが、これに限られない。例えば、裏面上に第２の接続電極部２０が形成された板状やブロック状等の形状を有する絶縁体が第１の半導体素子１上に接着剤等により固定されてもよい。この場合においては、接続端子４も省略することができる。
【００７３】
当変形例の構成においても、第２の接続電極部２０は、回路基板３の第３の接続電極部３０から第１の半導体素子１上の第１の接続電極部１０へと供給される電源電位およびＧＮＤ電位の中継ポートとしての役割を果たすことができ、半導体素子１の外側電極部１２に配置される接続電極の狭ピッチ化を低減させることができる。
【００７４】
（１１）上記実施の形態および各変形例においては、電源電位供給用およびＧＮＤ電位供給用の接続電極が環状に形成されているが、信号供給用の接続電極と同様にパッド状の形状を有する複数個の電極で構成されてもよい。
【００７５】
（１２）上記変形例６、７、８においては、第３の接続電極部３０において、電源電位供給用電極３２およびＧＮＤ電位供給用電極３１のいずれか一方もしくは両方が、回路基板３の対角領域に配置され、その間に複数の信号供給用電極３３が列状に配置されていたが、これに限られない。例えば、信号供給用電極３３の列の両端を除くいずれかの位置に、さらに別の電源供給用電極が配置されていてもよい。さらには、第１の半導体素子の辺に沿って電源供給用電極と信号供給用電極とが同列に配置されていれば、電源供給用電極が各辺に沿って配置された電極の列の必ずしも両端部（対角領域）に配置されていなくてもよく、例えば、端部には信号供給用電極が１つ配置され、その隣に電源供給用電極が配置されてもよい。
【００７６】
さらには、上記電源供給用電極と信号供給用電極との列は、第１の半導体素子の全周に亘って形成されていなくてもよく、その一部であってもよい。
【産業上の利用可能性】
【００７７】
本発明は、半導体装置の生産安定性の向上、および品質・信頼性の向上を図る技術として有用である。
【符号の説明】
【００７８】
１    第１の半導体素子
２    第２の半導体素子
３    回路基板
４    接続端子
５    アンダーフィル樹脂
６    外部電極端子
７、７１、７１ａ、７１ｂ、７２、７２ａ、７２ｂ、７３    ボンディングワイヤ
１０    第１の接続電極部
１１    内側電極部
１２    外側電極部
１３、２１、３１    ＧＮＤ電位供給用電極
１４、２２、３２    電源電位供給用電極
１５、３３    信号供給用電極
１６    封止樹脂
１７    接着剤
２０    第２の接続電極部
３０    第３の接続電極部
１００、２００、３００、４００、５００、６００、７００、８００、９００    半導体装置
【図１】
2012175044.tif 000003
【図２】
2012175044.tif 000004
【図３】
2012175044.tif 000005
【図４】
2012175044.tif 000006
【図５】
2012175044.tif 000007
【図６】
2012175044.tif 000008
【図７】
2012175044.tif 000009
【図８】
2012175044.tif 000010
【図９】
2012175044.tif 000011
【図１０】
2012175044.tif 000012
【図１１】
2012175044.tif 000013
【図１２】
2012175044.tif 000014