(57)【要約】【課題】制御対象のスイッチトリラクタンスモータ（ＳＲモータ）の通電をＣＰＵを用いて制御する場合の制御の遅れを防止して低コストにＳＲモータのトルクアップを図り、高回転域でもトルクの不足が生じないようにする。【解決手段】演算部４１ａにより、少なくとも通電相のステータコイルＬｕ、Ｌｖ、Ｌｗの電流を立上げてＰＷＭ制御に移行する際の制御対象のＳＲモータの回転位置で決まる制御タイミングと制御内容をＣＰＵにより算出し、エンコーダ１４により、位置センサ２の検出位置がデータマップ１２に記憶された制御タイミングの位置に達したときに割込信号を発生し、この割込信号に基づき、入出力コントローラ１３により、制御内容の制御指令信号を駆動制御部に送ってＳＲモータの駆動部であるインバータをダイレクトメモリアクセスで制御する。【選択図】図２
2012135103.tif 000002
【特許請求の範囲】
【請求項１】
キャリア周期に同期した駆動部のＰＷＭ御制により、制御対象のスイッチトリラクタンスモータの通電相のコイルの通電を制御するモータ駆動制御装置であって、
少なくとも前記通電相のコイルの電流を立上げてＰＷＭ制御に移行する際の前記スイッチトリラクタンスモータの回転位置で決まる制御タイミングと制御内容をＣＰＵにより算出する演算処理手段と、
前記制御タイミング及び前記制御内容を記憶する記憶手段と、
前記スイッチトリラクタンスモータの回転位置を検出する検出手段と、
前記検出手段の検出位置が前記制御タイミングの位置に達したときに割込信号を発生する割込信号発生手段と、
前記割込信号の入力により、前記記憶手段の前記制御内容の制御指令信号を前記ＣＰＵを介さずに前記駆動部の駆動制御部に送り、前記駆動部をダイレクトメモリアクセスで制御する制御出力手段とを備えたことを特徴とするモータ駆動制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＷＭ制御で制御対象のスイッチトリラクタンスモータの通電相のコイルを通電するモータ駆動制御装置に関し、詳しくは、ＣＰＵを用いた通電制御に関する。
【背景技術】
【０００２】
従来、電気自動車やハイブリッド車の駆動モータとして、ロータ側に永久磁石やコイルが不要で安価かつ構造が簡単なスイッチトリラクタンスモータ（以下、ＳＲモータという）が注目されている。なお、ＳＲモータはスイッチドリラクタンスモータとも呼ばれる。
【０００３】
図９はＵ、Ｖ、Ｗの３相駆動のラジアルギャップ構成のＳＲモータ１００の一例の概略の構造を示し、ＳＲモータ１００は、モータ軸１０１に取り付けられたロータ２００と、その外側に同軸状に設けれたステータ３００とを備える。そして、ロータ２００は外周面側に複数の突極２０１が等間隔に配設される。ステータ３００は内周面側にステータ磁極としての各相の突極３０１が突極２０１に対向する向きに等間隔に相順に配設され、さらに、各突極３０１には各相のコイル（コイル）３０２が集中巻される。なお、ロータ２００の突極２０１の個数（図９では８個）と、ステータ３００の突極３０１の個数（図９では１２個）とは異なり、ステータ３００の１２個（＝３（相）×４（突極数））の突極３０１は、集中巻きされたコイル３０２の通電により、Ｕ、Ｖ、Ｗ、Ｕ、Ｖ、Ｗ…の順の磁極を形成する。
【０００４】
そして、ＳＲモータ１００は、モータ駆動制御装置により、ステータ３００の駆動相のコイル３０２の通電をＰＷＭ（パルス幅変調）制御して駆動され、ステータ３００に対し、ロータ２００が非対向になる毎、すなわち、ロータ２００の所定回転角度毎に、駆動相が切り替わり、ＰＷＭ制御により、アクセル開度等から演算されたトルク指令値に応じた目標電流Ｉｋに制御された駆動電流が駆動相のコイル３０２に流れ、ロータ２００とステータ３００の電磁作用でロータ２００が回転して駆動される（例えば、特許文献１（段落［０００４］、［００１１］−［００１４］、図１、図３、図５等）参照）。
【０００５】
なお、ＳＲモータは、上記のＳＲモータ１００のようにステータ３００の外周側に同心状に回転自在にロータ２００を配置したラジアルギャップ構造に形成されるだけでなく、ステータと回転自在のロータをモータ軸の方向に対向するように配置したアキシャルギャップ構造にも形成される。そして、アキシャルギャップ構造の方がラジアルギャップ構造より対向する突極面積を広くすることができ、小型で高トルクである利点がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平９−１８２４９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１に記載のようにＳＲモータのステータの通電相のコイルの通電制御をＣＰＵを用いたＰＷＭ制御で行なう場合、少なくとも通電相のコイルの通電を開始する際の発生トルクを極力大きくするため、通電開始時にはインバータ等の駆動部の通電相のスイッチング素子を連続的にオンし、通電相のコイルを連続的に通電して迅速に立上げてＰＷＭ制御に移行する。また、通電終了時には前記駆動部の通電相のスイッチング素子を直ちにオフしてＰＷＭ制御を終了し、前記コイルの電流を迅速に０に立下げて通電相を迅速に切替えることが考えられる。
【０００８】
この場合、通電開始時の連続的なオンの制御や通電終了時の連続的なオフの制御をＣＰＵにより行なうとすれば、通電開始、目標電流到達、通電終了の回転角度（制御タイミング）や制御内容（通電相のスイッチング素子のオンやオフの指令）を、要求されるトルク指令値やＳＲモータの各相の電流の検出結果等に基づいてＣＰＵにより算出し、位置センサで検出されたＳＲモータの回転角度が算出された通電開始、目標電流到達、通電終了の回転角度に達したときに、算出された制御内容に基づき、ＳＲモータのインバータ等の駆動部の通電相のスイッチング素子の駆動制御をＣＰＵによって切替え、通電開始から目標電流に立ち上がるまでは連続的なオン制御、目標電流に到達してから通電終了まではＰＷＭ制御、通電終了からつぎの通電開始までは連続的なオフ制御が行なわれる。
【０００９】
ＣＰＵを用いて上記のように制御する場合、通電相のコイルの通電を開始する際や終了する際には、制御の切替えに先立ってＰＷＭ制御等に必要な制御内容をメモリに退避するなどの前処理が必要になり、その分、制御の切替えに時間がかかって切替タイミングが遅れる。しかも、ＣＰＵが優先度の高い他の処理を実行中であれば、その処理が終わるのを待ってから制御の切替えが行なわれるので制御の切替えが一層遅れる。
【００１０】
そして、制御の切替えが遅れると、通電開始の際には通電相のコイルの電流の立上がりが遅れて発生するトルクが減少する。しかも、コイルの電流が目標電流に到達する前にその回転角度に達してＰＷＭ制御に移行し、ＰＷＭ制御中のコイルの電流が目標電流より小さくなってトルク不足になる可能性があり、制御の切替えが速くなる高回転域で問題となる。なお、通電終了の際も、ＣＰＵによる上記のような前処理が必要になるため、その分、時間がかかって制御の切替えが遅れる。
【００１１】
図１０はＣＰＵを用いた場合の上記の制御の切替えの遅れを模式的に示し、同図（ａ）はＰＷＭ制御のキャリア周期Ｔｃを設定する例えば１０ｋＨｚのパルス信号、同図（ｂ）の実線ｉａは制御の切替えに遅れがない場合の通電相のコイルの電流波形例、同図（ｂ）の実線ｉｂは制御の切替えに遅れがある場合の通電相のコイルの電流波形例である。
【００１２】
実線ｉａの電流波形の場合は、制御の切替えに遅れがないので、通電相のコイルの電流は、通電開始の回転角度のタイミングから遅れなく迅速に立上り、目標電流Ｉｋに立上がってからＰＷＭ制御に切替わり、通電終了の回転角度のタイミングで迅速に立下る。そのため、通電開始の立上りやＰＷＭ制御の間に十分なトルクが発生する。一方、実線ｉｂの電流波形の場合は、制御の切替えの遅れ（通電開始時の遅れτａ、目標電流到達によるＰＷＭ制御の遅れτｂ、通電終了時の遅れτｃ）が発生し、通電相のコイルの電流は、立上りが遅れて目標電流Ｉｋに到達する前にＰＷＭ制御に移行するので、電流の立上りやＰＷＭ制御の間のトルクが小さくなる。
【００１３】
本発明は、制御対象のＳＲモータの通電をＣＰＵを用いて制御する場合の制御の遅れを防止して低コストにＳＲモータのトルクアップを図り、高回転域でもトルクの不足が生じないようにすることを目的とする。
【課題を解決するための手段】
【００１４】
上記した目的を達成するために、本発明のモータ駆動制御装置は、キャリア周期に同期した駆動部のＰＷＭ御制により、制御対象のＳＲモータの通電相のコイルの通電を制御するモータ駆動制御装置であって、少なくとも前記通電相のコイルの電流を立上げてＰＷＭ制御に移行する際の前記ＳＲモータの回転位置で決まる制御タイミングと制御内容をＣＰＵにより算出する演算処理手段と、前記制御タイミングおよび前記制御内容を記憶する記憶手段と、前記ＳＲモータの回転位置を検出する検出手段と、前記検出手段の検出位置が前記制御タイミングの位置に達したときに割込信号を発生する割込信号発生手段と、前記割込信号の入力により、前記記憶手段の前記制御内容の制御指令信号を前記ＣＰＵを介さずに前記駆動部を制御する駆動制御部に送り、前記駆動部をダイレクトメモリアクセスで制御する制御出力手段とを備えたことを特徴としている（請求項１）。
【発明の効果】
【００１５】
請求項１に係る本発明のモータ駆動制御装置の場合、少なくとも通電相のコイルの電流を立上げてＰＷＭ制御に移行する通電相の通電開始の際に、検出手段の検出角度のタイミング（回転位置）が、ＣＰＵにより算出されて記憶手段に記憶された通電開始角のタイミングに達すると、割込信号発生手段が割込信号を発生する。
【００１６】
そして、この割込信号に基づき、制御出力手段が、記憶手段に通電開始角の制御タイミングとともに記憶されている制御内容の制御指令信号をＣＰＵを介さずに駆動制御部に送り、駆動部をダイレクトメモリアクセスで制御するので、ＣＰＵによる制御の切替えが不要になり、制御の切替えに必要なＣＰＵのメモリ待避等の前処理や優先度の高い他の処理の終了を待つことなく、通電開始の電流の立上げやその後のＰＷＭ制御への移行等がタイミングの遅れなく行なえ、ＣＰＵを用いた場合の制御の遅れを防止して低コストにＳＲモータのトルクアップを図り、高回転域でもトルクの不足が生じないようにすることができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施形態の全体構成を示す回路結線図である。
【図２】図１の一部の詳細な構成を示すブロック図である。
【図３】図２の制御によるＳＲモータの電流変化例の説明図である。
【図４】図２の制御の説明図である。
【図５】本発明の第２の実施形態の制御によるＳＲモータの電流変化例の説明図である。
【図６】本発明の第３の実施形態の一部の詳細な構成を示すブロック図である。
【図７】図７の制御によるＳＲモータの電流変化例の説明図である。
【図８】本発明の第４の実施形態のＳＲモータの電流変化例の説明図である。
【図９】３相駆動のＳＲモータの構成例の説明図である。
【図１０】制御タイミングが遅れた場合のＳＲモータの電流変化の明図である。
【発明を実施するための形態】
【００１８】
つぎに、本発明をより詳細に説明するため、実施形態について、図１〜図８を参照して詳述する。
【００１９】
（第１の実施形態）
第１の実施形態について、図１〜図４を参照して説明する。
【００２０】
図１は本実施形態のモータ駆動制御装置の全体構成を示し、制御対象のＳＲモータは、例えば電気自動車やハイブリッド車の駆動モータとしての３相駆動のＳＲモータ１である。ＳＲモータ１は、ラジアルギャップ構成、アキシャルギャップ構成のいずれであってもよいが、例えば図８のＳＲモータ１００と同様のラジアルギャップ構成であり、その回転位置が周知のレゾルバやエンコーダ等の位置センサ（本発明の検出手段）２により検出される。
【００２１】
そして、本実施形態のモータ駆動制御装置は、概略、ＳＲモータ１を駆動する３相のインバータ３及びその制御部４を備える。
【００２２】
インバータ３の入力電源は、車載のバッテリ等の電源５と、電源５に並列に接続されたキャパシタ６とからなり、その電源電圧は電圧センサ７により検出される。
【００２３】
インバータ３においては、電源５の正負の電源端子ｐ、ｎ間に、ＳＲモータ１のＵ相のステータコイルＬｕを挟んでＵ相の上下アームのスイッチング素子Ｓｕａ、Ｓｕｂが直列に設けられ、同様に、ＳＲモータ１のＶ相のステータコイルＬｖを挟んでＶ相の上下アームのスイッチング素子Ｓｖａ、Ｓｖｂが直列に設けられ、ＳＲモータ１のＷ相のステータコイルＬｗを挟んでＷ相の上下アームのスイッチング素子Ｓｗａ、Ｓｗｂが直列に設けられる。各スイッチング素子Ｓｕａ〜Ｓｗｂは、ＩＧＢＴ、ＦＥＴ等で形成され、図１ではＩＧＢＴからなる。また、ステータコイルＬｕ、Ｌｖ、Ｌｗは、図９の各相それぞれの各コイル３０２を直列又は並列に接続したものである。
【００２４】
さらに、正の電源端子ｐと、各相のステータコイルＬｕ、Ｌｖ、Ｌｗの下アーム側の端部との間に、カソードが電源端子ｐに接続された還流・回生用のダイオードＤｕａ、Ｄｖａ、Ｄｗａが設けられ、負の電源端子ｎと各相のステータコイルＬｕ、Ｌｖ、Ｌｗの上アーム側の端部との間に、アノードが電源端子ｎに接続された還流・回生用のダイオードＤｕｂ、Ｄｖｂ、Ｄｗｂが設けられる。
【００２５】
また、ＳＲモータ１の各相のステータコイルＬｕ、Ｌｖ、Ｌｗの電流は、各相の電流センサ８ｕ、８ｖ、８ｗにより検出される。
【００２６】
制御部４は、演算処理部４１と、この演算処理部４１から出力される制御指令にしたがってインバータ３の各相のスイッチング素子Ｓｕａ〜ＳｗｂにＰＷＭ制御信号等を供給する駆動制御部４２を有し、演算処理部４１は、つぎに説明するように構成されている。
【００２７】
図２は演算処理部４１の構成を示し、マイクロコンピュータ等で構成される演算処理部４１は、概略、ＣＰＵのソフトウェア処理で形成される演算部４１ａ及び同期通電制御部（ＰＷＭ信号部）４１ｂと、非同期通電制御部４１ｃ、出力（出力ポート）部４１ｄとを備える。
【００２８】
演算部４１ａは、アクセルペダルの踏み込み等に基づいて図示省略した上位装置から送られてくるトルク指令値、位置センサ２の回転位置から得られるＳＲモータ１の回転角度θの時間変化から算出した回転数ω、電圧センサ７の電源電圧、電流センサ８ｕ、８ｖ、８ｗの各相のステータコイルＬｕ、Ｌｖ、Ｌｗの電流等を取り込み、（１）目標電流算出部９によりトルク指令値に応じた目標電流Ｉｋの指令値（より正確には換算された電圧指令値）の信号Ｓｋを形成する。（２）ＳＲモータ１の回転角度ωに基づき、角度算出部１０によりＳＲモータ１の回転速度等に応じた各相の通電開始角、電流立上角（目標電流Ｉｋに到達する角度）、ＰＷＭ移行角（還流期間の角度）、通電終了角を算出する。また、通電開始の際（通電開始角から電流立上角の間）のスイッチング素子Ｓｕａ〜Ｓｗｂの連続的なオン制御及び、還流のオフ制御、通電終了（通電終了角からつぎの電流立上角の間）のスイッチング素子Ｓｕａ〜Ｓｗｂの連続的なオフ制御を行なうため、上記各相の通電開始角、電流立上角、ＰＷＭ移行角、通電終了角の算出された回転角のタイミングに対応させて通電相のスイッチング素子Ｓｕａ〜Ｓｗｂの制御内容（オン指令、オフ指令）を形成する。（３）キャリア信号生成部１１により、例えば装置クロック（動作クロック）を分周してＰＷＭの所定のキャリア周期（一定周波数、具体的には例えば１０ｋＨｚ）Ｔｃの三角波（あるいは鋸波）の信号Ｓｃを形成する。
【００２９】
同期通電制御部４１ｂは、相毎にキャリア周期Ｔｃの信号Ｓｃと目標電流Ｉｋの信号Ｓｋとを比較して得られるＰＷＭ信号を形成し、各相のＰＷＭ信号を出力切替部４１ｄから駆動制御部４２に出力する。
【００３０】
非同期通電制御部４１ｃは、ＲＡＭやフラッシュメモリ等の書換え自在の不揮発性のメモリが形成するデータマップ１２及び、ロジックＩＣ等で形成された入出力コントローラ１３（本発明の出力制御部に相当）と、比較器を形成するエンコーダ（本発明の割込信号発生手段に相当）１５を有する。
【００３１】
データマップ１２は、角度算出部１０により算出された通電相の通電開始角、電流立上角、通電終了角が書き込まれて順次に読み出され、それらに対応付けて角度算出部１０により算出された通電相のスイッチング素子Ｓｕａ〜Ｓｗｂの制御内容（オン指令、オフ指令）も書き込まれて順次に読み出される。
【００３２】
図３は回転に伴うＳＲモータ１の通電相のステータコイルＬｕ、Ｌｖ、Ｌｗの電流変化と、この電流変化に対応してデータマップ１２から読み出される回転角のタイミング（検出するタイミング）、制御内容（つぎの制御内容）の変化及び、実際の制御の変化例を示し、図中のθｏｎ、θｋ、θｐｗｍ、θｏｆｆは通電開始角、電流立上角、ＰＷＭ移行角、通電終了角のタイミングであり、実際の制御の「オン」は連続的なオンの制御、「オフ」、「還流オフ」は連続的なオフの制御であり、「ＰＷＭ」はＰＷＭ制御である。また、「還流オフ」の制御は、図１のＵ相回路を例にすると、スイッチング素子Ｓｕａ、Ｓｕｂのうち、いずれか一方のみオンする制御で電流をほぼ一定に保つ制御である。
【００３３】
エンコーダ１４は、データマップ１２から順に読み出される通電相の通電開始角θｏｎ、電流立上角θｋ、ＰＷＭ移行角θｐｗｍ、通電終了角θｏｆｆのタイミングが入力され、位置センサ２の回転位置がデータマップ１２の通電開始角θｏｎ、電流立上角θｋ、ＰＷＭ移行角θｐｗｍ、通電終了角θｏｆｆに達して一致することにより、割込信号Ｓｉｎｔを入出力コントローラ１３に送る。
【００３４】
入出力コントローラ１３は、割込信号Ｓｉｎｔの入力により、データマップ１２の前記角度と一致したタイミングでそれぞれの制御内容（具体的には、電流立上期間には連続的なオン制御の指令信号Ｓｏｎ、通電終了期間には連続的なオフ制御の指令信号Ｓｏｆｆ）を出力切替部４１ｄに出力する。
【００３５】
なお、指令信号Ｓｏｎ、Ｓｏｆｆは、本発明の制御内容の制御指令信号を形成し、例えば、指令信号Ｓｏｎ、Ｓｏｆｆがそれぞれハイレベル（以下、Ｈｉｇｈという）の場合は、連続的にオン／オフする指令を意味し、ローレベル（以下、Ｌｏｗという）の場合は上記指令がない状態を意味する。また、指令信号Ｓｏｎ、Ｓｏｆｆは、ＳＲモータ１の相数だけ生成され、例えばＳＲモータ１が３相モータの場合は、３組の指令信号Ｓｏｎ、Ｓｏｆｆが生成される。
【００３６】
出力切替部４１ｄは、同期通電制御部４１ｂのＰＷＭ信号及び、入出力コントローラ１３の指令信号Ｓｏｎ、Ｓｏｆｆの入力に対し、指令信号Ｓｏｎ、ＳｏｆｆがＨｉｇｈの場合には、ＰＷＭ信号より優先して強制的にオン／オフ指令を図１の駆動制御部４２に出力する。出力切替部４１ｄの構成をより具体的に説明すると、出力切替部４１ｄは、例えば、ＰＷＭ信号と指令信号Ｓｏｎとが入力されるＮＯＲゲート、その出力信号と指令信号Ｓｏｆｆとが入力されるＮＯＲゲートで構成され、この出力を駆動制御部４２に出力する。なお、指令信号Ｓｏｎ、Ｓｏｆｆが互いにＨｉｇｈの場合には指令信号Ｓｏｆｆを優先して出力する。
【００３７】
そして、出力切替部４１ｄの出力信号に基づく駆動制御部４２の制御にしたがって、通電相のスイッチング素子Ｓｕａ〜Ｓｗｂがオン、オフし、指令信号Ｓｏｎが出力される前記電流立上期間には、通電相のスイッチング素子Ｓｕａ〜Ｓｗｂが連続的にオンに維持される。そのため、通電相のステータコイルＬｕ、Ｌｖ、Ｌｗは、通電開始の電流立上期間に途切れなく連続的に電流が流れて迅速に目標電流Ｉｋに立上がる。
【００３８】
電流立上期間が終了して電流立上角θｋのタイミングになると、オン制御の指令信号Ｓｏｎのうち一方（例えばスイッチング素子Ｓｕａ、Ｓｖａ、Ｓｗａの指令信号Ｓｏｎ）のマスクが解除される。そして、解除直後の電流立上角θｋからＰＷＭ移行角θｐｗｍの期間は、キャリア周期Ｔｃに同期して終了するように設定しており、出力切替部４１ｄを介してインバータ３に、還流オフ、すなわち、電流をほぼ一定に保つような指令が出力される。さらにＰＷＭ移行角θｐｗｍのタイミングになると、さらに他方（例えばスイッチング素子Ｓｕｂ、Ｓｖｂ、Ｓｗｂの指令信号Ｓｏｎ）のマスクが解除され、同期通電制御部４１ｂから出力切替部４１ｄを介してインバータ３に、キャリア周期ＴｃでＨｉｇｈ／Ｌｏｗに変化する通常のＰＷＭ信号が出力され、このＰＷＭ信号によって通電相のスイッチング素子Ｓｕａ〜Ｓｗｂがキャリア周期のＰＷＭ制御でオン／オフする。
【００３９】
さらに、通電終了角θｏｆｆのタイミングに達して入出力コントローラ１３からオフ制御のＬｏｗの指令信号Ｓｏｆｆが出力されると、この指令信号Ｓｏｆｆに基づいて駆動制御部４２が通電相のスイッチング素子Ｓｕａ〜Ｓｗｂを連続的にオフに維持し、迅速に電流を消失してトルクを０にする。
【００４０】
したがって、本実施形態の場合、通電相のステータコイルＬｕ、Ｌｖ、Ｌｗの電流を立上げてＰＷＭ制御に移行する際のＳＲモータ１の制御タイミングと制御内容を、通電開始角θｏｎ、電流立上角θｋとオン制御に設定し、少なくともＳＲモータ１の通電相のステータコイルＬｕ、Ｌｖ、Ｌｗの電流を立上げてＰＷＭ制御に移行する通電開始の際に、位置センサ２の検出角度（回転位置）のタイミングが、演算部４１ａのＣＰＵにより算出されてデータマップ１２に記憶された通電開始角θｏｎのタイミングに達すると、それから電流立上角θｋのタイミングに達するまで、エンコーダ１４が割込信号Ｓｉｎｔを発生する。
【００４１】
そして、この割込信号Ｓｉｎｔに基づき、入出力コントローラ１３が、データマップ１２に通電開始角θｏｎの制御タイミングとともに記憶されているオン制御の指令信号ＳｏｎをＣＰＵを介さずに出力するダイレクトメモリアクセス（以下、ＤＭＡという）で遅れなく出力切替部４１ｄから駆動制御部４２に送るので、遅れなく通電相のスイッチング素子Ｓｕａ〜Ｓｗｂを連続的にオンし、通電相のステータコイルＬｕ、Ｌｖ、Ｌｗの電流を立ち上げることができる。なお、通電終了の際には、通電相のステータコイルＬｕ、Ｌｖ、Ｌｗの通電を終了する際のＳＲモータ１の制御タイミングと制御内容を、通電終了角θｏｆｆとオフ制御に設定することで、位置センサ２の検出角度のタイミングが、通電終了角θｏｆｆのタイミングに達したときに、オフ制御の指令信号ＳｏｆｆがＣＰＵを介さずにＤＭＡで出力切替部４１ｄから駆動制御部４２に送られ、遅れなく通電相のスイッチング素子Ｓｕａ〜Ｓｗｂを連続的にオフし、通電相の通電を迅速に終了することができる。
【００４２】
図４は本実施形態のＤＭＡによる通電開始の電流立上げ、ＰＷＭ制御への移行の処理と、ＣＰＵによる通電開始の電流立上げ、ＰＷＭ制御への移行の処理とを模式的に比較して示す。
【００４３】
図４（ａ）の本実施形態のＤＭＡの場合は、通電開始角θｏｎのタイミングになると、データマップ１２に予め格納していた指令値を、ＣＰＵを介さないで出力部４１ｄに出力することでオフ制御ａ１から直ちに電流立上げの連続的なオン制御ａ２を実行する。
【００４４】
これに対して、図４（ｂ）のＣＰＵを介した一例の場合は、通電開始角θｏｎのタイミングになると、ＣＰＵが割込処理に必要なメモリの待避処理を実行するｂ２。その後、電流立上げの連続的なオン制御の処理ｂ３を実行し、出力はオフ制御ｂ１からオン制御ｂ５に切り替わる。その後ＣＰＵにより、メモリに待避していたデータを呼び出す処理ｂ４を行なって割込処理を終了する。この場合、本実施形態のＤＭＡの場合に比して、概略、前記ｂ２の時間ταの遅れが生じる。
【００４５】
また、図４（ｃ）のＣＰＵを介した他の例の場合は、通電開始角θｏｎのタイミングで優先的に行なう処理が発生しているので、その処理を先に実行するために図４（ｂ）の処理ｂ２〜ｂ４と同様の待避、実行、データ呼び出し処理ｃ２〜ｃ４を実行する。その後、電流立上げの制御を行なうため、ＰＷＭ制御のデータ（ＰＷＭ信号）等を再びメモリに待避しｃ５、連続的なオンの制御ｃ６を実行し、出力はオフ制御ｃ１からオン制御ｃ８に切り替わる。さらにＣＰＵにより、メモリに待避していたデータ（ＰＷＭ信号）を呼び出してｃ７、割込処理が終了する。この場合、本実施形態の場合に比して、概略、時間ταより長い前記ｃ２〜ｃ５の時間τβの遅れが生じる。
【００４６】
図４（ａ）と同図（ｂ）、（ｃ）との比較からも明らかなように、本実施形態のＤＭＡ制御の場合、遅れ時間τα、τβがないので、制御の切替えに必要なＣＰＵのメモリ待避等の前処理や優先度の高い他の処理の終了を待つことなく、通電相のステータコイルＬｕ、Ｌｖ、Ｌｗの電流立上げやその後のＰＷＭ制御への移行がタイミングの遅れなく迅速に行なえ、通電相の通電制御の遅れを防止して低コストにＳＲモータ１のトルクアップを図り、高回転域でもトルクの不足が生じないようにすることができる。
【００４７】
（第２の実施形態）
第２の実施形態について、図１、図２、図５を参照して説明する。
【００４８】
本実施形態の場合、ＰＷＭ制御の先頭の還流の制御を省いて制御の簡略化を図る。
【００４９】
そのため、図２の構成における電流立上げ角θｋのタイミングは不要であり、データマップ１２から読み出されるタイミング（検出するタイミング）は、通電開始角θｏｎ、ＰＷＭ移行角θｐｗｍ、通電終了角θｏｆｆのタイミングになる。
【００５０】
そして、同期通電制御部４１ｃは、ＰＷＭ移行角θｐｗｍのタイミングになってオン制御の指令信号Ｓｏｎのマスクが解除されると、直ちにキャリア周期ＴｃでＨｉｇｈ／Ｌｏｗに変化する通常のＰＷＭ信号を出力し、このＰＷＭ信号により、インバータ３は、通電相のスイッチング素子Ｓｕａ〜Ｓｗｂがキャリア周期のＰＷＭ制御でオン／オフする。
【００５１】
図５は、本実施形態の通電相のステータコイルＬｕ、Ｌｖ、Ｌｗの電流変化と、この電流変化に対応してデータマップ１２から読み出されるタイミング（検出するタイミング）、制御内容（つぎの制御内容）の時間変化及び、実際の制御の変化例を示し、図３に対応する。
【００５２】
本実施形態の場合、第１の実施形態の場合と同様、少なくともＳＲモータ１の通電相のステータコイルＬｕ、Ｌｖ、Ｌｗの電流を立上げてＰＷＭ制御に移行する通電開始の際に、エンコーダ１４の割込信号Ｓｉｎｔに基づき、駆動部としてのインバータ３をＤＭＡで制御して通電相のスイッチング素子Ｓｕａ〜Ｓｗｂを連続的にオンし、通電相のステータコイルＬｕ、Ｌｖ、Ｌｗの電流を立ち上げることができる。また、位置センサ２の検出角度のタイミングが、通電終了角θｏｆｆのタイミングに達したときにも、インバータ３をＤＭＡで制御して通電相のスイッチング素子Ｓｕａ〜Ｓｗｂを連続的にオフし、通電相の通電を終了することができる。さらに、ＰＷＭ移行角θｐｗｍのタイミングに達すると、ＤＭＡで直ちにＰＷＭ制御に移行するので、前記還流のキャリア同期制御等を省くことができ、前記第１の実施形態の効果を奏するのは勿論、同期通電制御部４１ｂの処理を少なくして制御を簡略化できる利点がある。
【００５３】
（第３の実施形態）
第３の実施形態について、図１、図６、図７を参照して説明する。
【００５４】
本実施形態の場合、例えば第１の実施形態の構成にタイマを追加した構成により、通電開始角θｏｎのタイミングからの電流立上期間をＳＲモータ１の回転角度（回転位置）で設定するのでなく、電流立上時間Ｔｒｉｓｅで設定するようにして、ＳＲモータ１の回転数のゆらぎ（変動）の影響を受けないようにする。
【００５５】
図６は図１の演算処理部４１の本実施形態の場合の詳細なブロック構成を示し、本実施形態の場合、非同期通電制御部４１ｃは、概略、図２の構成にタイマ１５を追加し、タイマ１５の電流立上時間Ｔｒｉｓｅの出力信号を入出力コントローラ１３に割込信号として与えるように構成されている。
【００５６】
そして、タイマ１５は、データマップ１２の通電開始角θｏｎ、電流立上角θｋ、ＳＲモータ１の回転数ωに基づき、ＳＲモータ１が通電開始角θｏｎから電流立上角θｋまで回転するのに要する時間を電流立上時間Ｔｒｉｓｅとして事前に求め、通電開始角θｏｎのタイミングになると、このタイミングから電流立上時間Ｔｒｉｓｅをカウントし、その間に割込信号Ｓｉｎｔの代わりに電流立上時間Ｔｒｉｓｅに達したことを通知する割込信号を入出力コントローラ１３に出力する。
【００５７】
なお、本実施形態の場合、エンコーダ１４は通電開始角θｏｎから電流立上角θｋまでの間の割込信号Ｓｉｎｔの出力が禁止される。
【００５８】
そして、入出力コントローラ１３は、通電開始角θｏｎのタイミングからの電流立上期間が、ＳＲモータ１の電流立上角θｋの検出に基づいてＳＲモータ１の回転角度から設定されるのではなく、タイマ１５の電流立上時間Ｔｒｉｓｅのカウントで設定される。
【００５９】
図７は図３と同様のＳＲモータ１の通電相のステータコイルＬｕ、Ｌｖ、Ｌｗの電流変化と、この電流変化に対応してデータマップ１２から読み出されるタイミング、制御内容の変化例、実際の制御の時間変化例と、タイマ１５による電流立上時間Ｔｒｉｓｅの制御例とを示し、通電開始角θｏｎからの電流立上げが、タイマ１５による電流立上時間Ｔｒｉｓｅの制御により、時間管理で安定して行なわれる。
【００６０】
したがって、本実施形態の場合、通電開始角θｏｎのタイミングからの電流立上期間を電流立上時間Ｔｒｉｓｅで設定することにより、さらに、通電相のステータコイルＬｕ、Ｌｖ、Ｌｗの電流の立上げがＳＲモータ１の回転数のゆらぎ（変動）の影響を受けることがない利点も有する。
【００６１】
（第４の実施形態）
第４の実施形態について、図１、図２、図８を参照して説明する。
【００６２】
本実施形態の場合、第２の実施形態の構成において、図１のＳＲモータ１が高回転域で回転するときに、図２の演算処理部４１の制御を変えてＣＰＵの一層の負担軽減を図る。
【００６３】
すなわち、ＳＲモータ１が高回転域で回転するときには、ＰＷＭ制御中に通電相のスイッチング素子Ｓｕａ〜Ｓｗｂが、実際には、連続的にオン制御される。
【００６４】
そこで、ＳＲモータ１が一定速度以上の高回転域の状態になると、図５の非同期通電制御部４１ｃのデータマップ１２から読み出されるタイミング（検出するタイミング）を、通電開始角θｏｎ、通電終了角θｏｆｆのタイミングだけに変更する。
【００６５】
図８は、本実施形態の通電相のステータコイルＬｕ、Ｌｖ、Ｌｗの電流変化と、この電流変化に対応してデータマップ１２から読み出されるタイミング（検出するタイミング）、制御内容（つぎの制御内容）の時間変化及び、実際の制御の変化例を示す。
【００６６】
図８からも明らかなように、通電開始角θｏｎのタイミングからのオン制御の指令信号ＳｏｎによるＤＭＡの連続的なオン制御の後、電流立上角θｋのタイミングになってＰＷＭ制御に切替わる期間になっても、オン制御の指令信号Ｓｏｎを維持して通電相のスイッチング素子Ｓｕａ〜ＳｗｂをＤＭＡで連続的にオンする。そして、通電終了角θｏｆｆのタイミングに達すると、指令信号Ｓｏｎに代えてオフ制御の指令信号ＳｏｆｆによるＤＭＡの連続的なオフ制御に移行する。
【００６７】
一方、ＳＲモータ１が一定速度以上の高回転域の状態になると、図２の同期通電制御部４１ｂのＰＷＭ信号の形成等の処理を停止し、ＣＰＵの負担を軽減する。
【００６８】
したがって、本実施形態の場合、電流誘起電圧が大きくなって、ＰＷＭ制御中に通電相のスイッチング素子Ｓｕａ〜Ｓｗｂが連続的にオン制御されるようになるＳＲモータ１の高回転域において、通電相のステータコイルＬｕ、Ｌｖ、Ｌｗの電流を立上げてＰＷＭ制御に移行する際のＳＲモータ１の制御タイミングと制御内容を、通電開始角θｏｎとオン制御に設定し、通電相のステータコイルＬｕ、Ｌｖ、Ｌｗの通電を終了する際のＳＲモータ１の制御タイミングと制御内容を、通電終了角θｏｆｆとオフ制御に設定し、通電開始角θｏｎと通電終了角θｏｆｆの２つの設定パラメータに基づき、通電相のステータコイルＬｕ、Ｌｖ、Ｌｗの電流をＤＭＡ制御することにより、さらにＣＰＵの負荷を大幅に軽減することができる利点がある。
【００６９】
そして、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて上述したもの以外に種々の変更を行なうことが可能であり、例えば、インバータ３や制御部４の各構成等は前記実施形態と異なる構成であってもよい。
【００７０】
また、ＳＲモータ１が４相以上の多相の場合にも、インバータ３のアーム数、スイッチング素子数が３相の場合より多くなるだけであり、本発明を同様に適用できる。
【００７１】
さらに、本発明は、例えばアキシャルギャップ型のＳＲモータのモータ駆動装置にも同様に適用することができる。
【００７２】
また、ＳＲモータ１の回転位置は、位置センサによる検出に限らず、種々のモータ回転位置推定方法によって検出してもよい。
【００７３】
そして、本発明は、電気自動車、ハイブリッド車の駆動モータだけでなく、種々の用途のモータのモータ駆動装置に適用することができる。
【符号の説明】
【００７４】
１    ＳＲモータ
２    位置センサ
３    インバータ
４    制御部
１２    データマップ
１３    入出力コントローラ
１４    エンコーダ
４１ａ    演算部
４１ｂ    同期通電制御部
４１ｃ    非同期通電制御部
４２    駆動制御部
Ｌｕ〜Ｌｗ    ステータコイル
Ｓｕａ〜Ｓｗａ、Ｓｕｂ〜Ｓｗｂ    スイッチング素子
【図１】
2012135103.tif 000003
【図２】
2012135103.tif 000004
【図３】
2012135103.tif 000005
【図４】
2012135103.tif 000006
【図５】
2012135103.tif 000007
【図６】
2012135103.tif 000008
【図７】
2012135103.tif 000009
【図８】
2012135103.tif 000010
【図９】
2012135103.tif 000011
【図１０】
2012135103.tif 000012