(57)【要約】      （修正有）【課題】半導体モジュールの経年劣化の挙動や電流経路における電気抵抗の増加に対して、優れた故障モード機能と改善された信頼性を備えたパワー半導体モジュールおよびパワー半導体モジュールの製造方法を提供する。【解決手段】パワー半導体モジュール１０は、エミッタ電極およびコレクタ電極を備える、絶縁ゲートバイポーラトランジスタ等である半導体素子１２を含み、導電性の上位層１４は、焼結接合で前記エミッタ電極に接続され、前記上位層の材料は、半導体素子１２の材料を用いて共晶合金を形成することができ、前記上位層１４の熱膨張係数は、≦２５０％の範囲、特に、≦５０％の範囲での半導体のものとは異なり、導電性のベースプレート２０は、焼結接合でコレクタ電極と接続され、パワー半導体モジュール１０は、さらに、ベースプレート２０から絶縁され、電気接続２２を介して上位層１４に接続される導電性領域２４を含む。【選択図】図２
2012175113.tif 000002
【特許請求の範囲】
【請求項１】
パワー半導体モジュールにおいて、
半導体素子（１２）であって、
該半導体素子は、特に、エミッタ電極およびコレクタ電極を備える、絶縁ゲートバイポーラトランジスタ、逆導通絶縁ゲートバイポーラトランジスタ、または、バイモード絶縁ゲートトランジスタである、半導体素子（１２）を含み、
導電性の上位層（１４）は、焼結接合によって前記エミッタ電極に接続され、
前記上位層の材料は、少なくとも部分的に、半導体素子（１２）の材料を用いて共晶合金を形成することができ、
前記上位層（１４）は、少なくとも部分的に、≦２５０％の範囲、特に、≦５０％の範囲での半導体の熱膨張係数とは異なる熱膨張係数を有し、
導電性のベースプレート（２０）は、更なる焼結接合によってコレクタ電極と接続され、
前記パワー半導体モジュール（１０）は、さらに、前記ベースプレート（２０）から電気的に絶縁され、直接的な電気接続（２２）を介して上位層（１４）に接続される導電性領域（２４）を含むこと
を特徴とするパワー半導体モジュール。
【請求項２】
前記上位層（１４）は、少なくとも２つの副層を含み、
下位の副層（１６）は、前記半導体素子（１２）の半導体を用いて共晶合金を形成することができ、
上位の副層（１８）は、≦２５０％の範囲、特に、≦５０％の範囲での半導体の熱膨張係数とは異なる熱膨張係数を有すること
を特徴とする請求項１に記載のパワー半導体モジュール。
【請求項３】
前記下位の副層（１６）は、アルミニウム、銀、金または銅から形成され、および／または、
前記上位の副層（１８）は、モリブデンを含み、
前記下位の副層（１８）の厚さは、半導体素子（１２）の厚さの少なくとも５０％の厚さを有すること
を特徴とする請求項２に記載のパワー半導体モジュール。
【請求項４】
前記上位層（１４）は、複合材料、特に、アルミニウム−グラファイト複合材料、または、アルミニウム−モリブデン−アルミニウム薄層を含むこと
を特徴とする請求項１に記載のパワー半導体モジュール。
【請求項５】
前記上位層（１４）の厚さは、前記半導体素子（１２）の厚さの少なくとも５０％の厚さを有し、および／または、
少なくとも０．０５ｍｍ、より好ましくは少なくとも０．２ｍｍ、最も好ましいくは少なくとも０．３ｍｍの厚さを有すること
を特徴とする請求項１から４のいずれか１項に記載のパワー半導体モジュール。
【請求項６】
前記ベースプレート（２０）は、少なくとも部分的に、≦２５０％の範囲、特に、≦５０％の範囲での前記半導体の熱膨張係数とは異なる熱膨張係を有すること
を特徴とする請求項１から４のいずれか１項に記載のパワー半導体モジュール。
【請求項７】
前記ベースプレート（２０）は、銅、モリブデン、銅−モリブデンもしくはアルミニウム−グラファイトを含むこと
を特徴とする請求項５に記載のパワー半導体モジュール。
【請求項８】
前記導電性領域（２４）は、直接接合された銅基板または活性金属ろう接基板として形成されること
を特徴とする請求項１から６のいずれか１項に記載のパワー半導体モジュール。
【請求項９】
少なくとも２つの半導体素子（１２）は、１つのベースプレート（２０）に焼結され、
そのエミッタ電極は、１つの導電性領域（２４）に接続されること
を特徴とする請求項１から７のいずれか１項に記載のパワー半導体モジュール。
【請求項１０】
前記導電性領域（２４）および／または前記上位層（１４）および／または前記ベースプレートは、コンタクトピストンによって接触されること
を特徴とする請求項１から８のいずれか１項に記載のパワー半導体モジュール。
【請求項１１】
前記導電性領域（２４）は、外部端子によって接触され、
前記ベースプレート（２０）も、外部端子によって接触されること
を特徴とする請求項１から９のいずれか１項に記載のパワー半導体モジュール。
【請求項１２】
前記電気接続（２２）は、はんだ付け、もしくは溶接、もしくは、焼結によって接合されること
を特徴とする請求項１から１０のいずれか１項に記載のパワー半導体モジュール。
【請求項１３】
前記ベースプレート（２０）は導電性であり、前記パワー半導体（１２）の反対側にコンタクト面を有し、
該コンタクト面は、焼結された接合部に直接電気的に接触すること
を特徴とする請求項１から１１のいずれか１項に記載のパワー半導体モジュール。
【請求項１４】
前記半導体素子（１２）および前記導電性領域（２４）は、前記ベースプレート（２０）の同じ面上に配置されること
を特徴とする請求項１から１２のいずれか１項に記載のパワー半導体モジュール。
【請求項１５】
前記半導体素子は、ショート故障モード機能を備えること
を特徴とする請求項１から１３のいずれか１項に記載のパワー半導体モジュール。
【請求項１６】
パワー半導体モジュール（１０）を製造する方法において、
半導体素子１２、特に、エミッタ電極とコレクタ電極を有する、絶縁ゲートバイポーラトランジスタ、逆導通絶縁ゲートバイポーラトランジスタもしくはバイモード絶縁ゲートトランジスタを設ける段階と、
導電性の上位層（１４）を前記エミッタ電極に焼結する段階であって、
前記上位層（１４）は、少なくとも部分的に、前記半導体素子（１２）の半導体を用いて共晶合金を形成することができ、少なくとも部分的に、≦２５０％の範囲、特に、≦５０％の範囲での前記半導体の熱膨張係数とは異なる熱膨張係数を有する、段階と、
導電性のベースプレート（２０）をコレクタ電極に焼結する段階と、
前記ベースプレート（２０）から電気的に絶縁され、直接的な電気接続（２２）を介して上位層（１４）に接続されるように、前記ベースプレート（１２）上に導電性領域（２４）を設ける段階と、を含むこと
を特徴とするパワー半導体モジュール（１０）を製造する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワー半導体モジュールおよびパワー半導体モジュールを製造する方法に関する。特に、本発明は、ショート故障モード機能付きのパワー半導体モジュールおよびショート故障モード機能付きのパワー半導体モジュールを製造する方法に関する。
【背景技術】
【０００２】
ハイパワー半導体の場合、例えば、高電圧直流（ＨＶＤＣ）の応用分野などにおいて用いられる、直列的に接続されたハイパワー半導体モジュールのスタックの場合では、欠陥がショートを引き起こすことは知られている。大きなチップ面積で、このショートは長期にわたって持続した状態を保っている。例えば、もし冗長サイリスタが、直列に接続されたサイリスタのスタックに設けられたならば、損傷を受けていないサイリスタは、スイッチオフフェーズの間、電圧に耐えて、スタックは、機能を維持する。欠陥のあるサイリスタは、その後、計画的な点検作業中に、取り替えられ得る。例えば、サイリスタモジュールにおいて、半導体（すなわち、ケイ素（シリコン、Ｓｉ））は、機械的に、かつ電気的に２枚のモリブデンウェハと接触し、かつ２枚のモリブデンウェハの間に配置される。ケイ素（Ｓｉ）は、１４２０℃の溶融点を有し、モリブデン（Ｍｏ）のそれよりも高く、ケイ素とモリブデンの金属間化合物は、さらに高い溶融点を有する。よって、欠陥が発生した場合、ケイ素が最初に局所的に融解し、電流が流れるように、それは、半導体の全体の層上に溶解したケイ素からなる導電チャネルを形成する。この欠陥ゾーンは、広がり、および／または、移動し得るが、チップエリアの小さな部分にのみ影響を及ぼし得る。気密密閉されたハウジングでは、溶解したケイ素は酸化しないが、モリブデンと反応して一種の粉末を形成する。このプロセスは、すべてのＳｉが消費されるまで継続し、何年間にも及ぶかもしれない。
【０００３】
サイリスタ半導体コンポーネントと対比すると、例えば、絶縁ゲートバイポーラトランジスタチップは、大きな面積のユニットとして製造されず、通常は、複数の小さい面積の個々のチップが、絶縁ゲートバイポーラトランジスタモジュールにおいて、お互い分離して、かつ、並んで配置される。典型的に、小さい面積のチップのチップサイズは、０．２５ｃｍ2から１０ｃｍ2の間である。大きな面積のユニットの例である、現在のサイリスタは、１０ｃｍ2から３００ｃｍ2の典型的なサイズを備えている。
【０００４】
例えば、上述したタイプの長期にわたる持続性のショートが、絶縁ゲートバイポーラトランジスタで起こらないということが見出されている。これは、主に個々のチップの削減された面積、および少ないケイ素容量が原因である。ショートの疑似的な安定期は、このケースでは、ほんの数時間の間続く。さらに、筐体は、溶融シリコンが酸素と反応し、絶縁シリカ（ＳｉＯ2）を形成できるように、しばしば意図的に密閉されない。欠陥のあるチップにおいて、任意の持続性ショートの経路なしに、起こり得る最悪の状況は、次の通りである。アクチュエーションを含む、モジュールにおける残りのチップが、いまだに動作しないならば、それらは、スイッチオフフェーズの間に電圧に耐える。そして、電流は、欠陥のあるチップを強引に通り、動作しないチップのブレークダウン電圧に至るまでの電圧で、非常に高い電力密度を伴って、形成されるプラズマをもたらし得る。これは、全体のモジュールが破壊される結果を生じる。
【０００５】
この問題を回避するために、欧州特許第９８９６１１号明細書から分かることは、小さな面積の個々のチップから形成されるパワー半導体モジュールであり、該モジュールにおける個々のチップのショートは、モジュール全体の障害をもたらすことはない。この先行技術によると、適当な金属、例えば、銀からなる金属層は、Ｓｉ（シリコン）半導体の主な電極の片方もしくは両方と直接的に接触する。この金属層の金属は、半導体のケイ素との共融混合物（eutectic mixture）を形成しなければならない。万一のショートの場合には、全体のサンドウィッチ構造が熱せられ、一旦、共融混合物の融点に達すると、導電性の融解が前記金属層とケイ素の間のコンタクト表面上に形成し始める。そして、このゾーンは、半導体の全層に拡大する可能性があり、それにより、ホットスポットと呼ばれる金属製の導電性のあるチャネルを形成する。その結果、十分な電気コンタクトは、電気コンタクトピストンによって与えられる。金属層の厚さに関して、金属層は、半導体の全層を通る導電性のチャネルを形成するために、十分な金属を供給しなければならない。これは、一般的には、金属層が半導体の厚さの少なくとも５０％の厚さを有する場合である。理想的なケースでは、金属層の金属のモルの総数とケイ素のモルの総数との比率は、おおよそ、位相図におけるそれらの共融点でのこれら金属のモル比に等しく、それにより、金属製の導電性のあるチャネルが共融金属から形成される。
【０００６】
しかしながら、半導体素子において、大きな温度スイングを引き起こす高い電力定格での通常の動作条件のもとで、半導体と接触する金属層の導入は、熱機械疲労の断続的な動作負荷（ＩＯＬ，intermittent operating load）の問題を生じ、半導体チップとコンタクトにおける金属層との間における熱膨張係数（ＣＴＥ，coefficients of thermal expansion）の相違に起因するフレッティングをもたらし得る。これは、潜在的に、半導体チップの初期不良をもたらすかもしれない。
【０００７】
それゆえに、米国特許第７５３８４３６号明細書から分かることは、高出力プレスパック半導体モジュールは、半導体チップの主な電極の片方もしくは両方と直接的な接触をもたらす層を含み、前記層は、短いグラファイトファイバーをランダムに配向したコンタクトインターフェースの平面において、二次元を利用して金属マトリックス複合材料（ＭＭＣ，metal matrix composite）で作られており、当該グラファイトファイバーの熱膨張係数は、ケイ素のそれに近い値か、それとも一致する値に調整され得る。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】欧州特許第９８９６１１号明細書
【特許文献２】米国特許第７５３８４３６号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００９】
半導体素子に圧力を加えるコンタクトピストンを用いたこれらの半導体モジュールの主な欠点の１つは、それらの経年劣化の挙動である。詳しくは、電流経路の電気抵抗の増加をもたらす、コンタクト間を貫通するシリコーンゲルの危険性がある。加えて、この抵抗は、チップの電極とモジュールの外部電気コンタクト間に形成されたドライコンタクトの数によって増加する。さらに、それらの電流負荷は、スプリング形状に制限される。その上、この種の半導体モジュールは、製造するには複雑であり、かつ、コスト高である。
【００１０】
したがって、本発明の目的は、当該技術分野において周知の少なくとも１つの欠点を未然に防ぐことになる、改良されたパワー半導体モジュールを提供することである。
【００１１】
さらに、本発明の目的は、当該技術分野において周知の少なくとも１つの欠点を未然に防ぐことになる、パワー半導体モジュールの改良された製造方法を提供することである。
【００１２】
特に、本発明の目的は、パワー半導体モジュールとその製造方法を提供することであり、当該製造方法は、実施することが簡単であり、当該パワー半導体モジュールは、優れたショート故障モード機能と、改善された信頼性を備える。
【課題を解決するための手段】
【００１３】
この目的は、請求項１に従うパワー半導体モジュールによって達成される。さらに、請求項１６に従うパワー半導体モジュールの製造方法によって達成される。本発明の好ましい実施形態は、従属請求項で定められる。本発明は、パワー半導体モジュールに関連し、該パワー半導体モジュールは、半導体素子、特に、エミッタ電極およびコレクタ電極を備える、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）と、逆導通絶縁ゲートバイポーラトランジスタ（ＲＣ  ＩＧＢＴ）、または、バイモード絶縁ゲートトランジスタ（ＢＩＧＴ）とを含む。導電性の上位層は焼結結合によって前記エミッタ電極に接続される。上位層の材料は、少なくとも部分的に、半導体素子の材料を用いて共晶合金（eutecticum）を形成することができ、少なくとも部分的には、２５０％よりも少ない（≦２５０％）、特に５０％よりも少ない（≦５０％）範囲での半導体の熱膨張係数とは異なる熱膨張係数を有する。導電性ベースプレートは、更なる焼結結合によってコレクタ電極と接続される。さらに、前記半導体モジュールは、前記ベースプレートから電気的に絶縁され、直接的な電気接続を介して上位層に接続される導電性領域を含む。
【００１４】
本発明によれば、上位層は、半導体素子またはそのエミッタ電極が、焼結処理による直接接触を、それぞれもたらす適当な材料を含む。この層の材料は、特にケイ素を備える半導体と共に、共晶合金、または、共融混合物をそれぞれ形成する必要がある。万一ショートの場合には、全体のサンドウィッチ構造が熱せられ、一旦、共融混合物の融点に達すると、導電性の融解が、前記層と前半導体との間におけるコンタクト表面上に形成され始める。そして、このゾーンは、半導体の全層にわたって拡大し、そして、金属製の導電性のあるチャネルを形成し得る。その結果として、本発明による半導体モジュールは、ショート故障モード（ＳＣＦＭ）機能を提供する。
【００１５】
よって、本発明によるショート故障モード機能は、故障によって引き起こされるエネルギーの浪費が原因となる材料の融解に基づいている。Ｓｉ（シリコン）チップとそのエミッタコンタクトに取り付けられた適当な金属部、例えば、金、銅、または銀は融解し、高い導電性のある合金（いわゆる、ホットスポット）を生成する。
【００１６】
本発明によるパワー半導体モジュールのショート故障モード機能のため、これらのモジュールは、電源コンバータ（ＶＳＣ）の高い信頼性のある動作を許容するので、それらは、好ましくは、当該電源コンバータのコンポーネントとすることができる。ショートの場合では、それらは、もはや切り替えができない。しかしながら、それらのモジュールは、なおも負荷電流を通電することができる。故障したモジュールは、抵抗器としての機能しか有していないので、主に、システムには冗長性があり、その他のモジュールが、電圧を共有することができる。それにより、コンバータまたは半導体モジュールは、それぞれ普通に、故障したモジュールを取り換えるために、定期的に計画されたメンテナンスのみを要する。
【００１７】
加えて、上位層は、≦２５０％の範囲、特に、≦５０％の範囲における半導体の熱膨張係数とは異なる熱膨張係数を備えるという事実によって、半導体モジュールの内側の圧力（ストレス）、特に、上位層と半導体との間の圧力は低減し得る。これは、結果としてパワーモジュールの内側の内部圧力の危険率が上限を超えないことを導き、それゆえに、亀裂が形成される危険率が減少するという有利な効果をもたらす。もし半導体素子がハイパワー半導体素子、特に、ハイパワー絶縁ゲートバイポーラトランジスタなら、この効果は特に関連性がある。その結果として、本発明によるパワー半導体モジュールの信頼性は改善される。
【００１８】
上位層ならびにベースプレートは、半導体またはその電極にそれぞれ焼結されることにより、上位層に圧力をかけるコンタクトピストンで形成されるドライコンタクトを供給する必要がない。よって、エミッタ電極または上位層は、それぞれ目的とする応用に適した任意の接続によって接触され得る。例として、エミッタ電極は、はんだ、焼結、超音波溶接、一時的な接合などによって、電流リードに接続され得る。適切には、接続とリードは、ショート故障モードで現れる電流負荷に耐える。
【００１９】
加えて、パワー半導体モジュールは、ベースプレートから電気的に分離または絶縁され、かつ、直接的な電気接続を介して上位層に接続される導電性領域を含む。よって、エミッタ電極または上位層は、それぞれ直接的な電気接続を介して接触される。すなわち、いわばブリッジのようなものが、直接的に上位層から導電性領域に進み、目的とする応用に応じて接触し得る。
【００２０】
結果として、複雑な仕組みは、複雑な電流接続、またはモジュールパワー接続を含み、特に半導体モジュールの上部筐体において、コンタクトピストンと接続するものは、省略することができる。したがって、本発明によるパワー半導体モジュールは、簡単な方法で製造することができる。接合は、パワー半導体素子または上位層の上部に、それぞれ直接的に実現され得る。
【００２１】
よって、導電性領域は、電気回路を形成するため、および／または、コンポーネントを冷却するための相互接続を与えるために用いることができる。これは、特に、大電流を流すことができるような、ハイパワー半導体モジュールの分野において有益である。それらは、なるべく広い温度範囲、特に１５０から２００℃まで、あるはそれ以上で動作し得る。
【００２２】
それによって、本発明による共晶合金または共融混合物は、それぞれ化合物または元素（特に、金属）の混合物であり、それは単一の化学成分を有する。さらに、本質的に、この単一の化学成分は、異なる化合物の融点または溶解領域、もしくは該領域を形成する金属よりも、それぞれ低い温度にある融点を有する。よって、共晶合金は、ホットスポットを形成するのに不可欠である。この点で、上位層は、ショートの場合に、特に、共晶合金を形成する。
【００２３】
本発明の好ましい実施形態では、上位層は少なくとも２つの副層（サブレイヤ）を含み、下位の副層は、半導体素子の半導体を用いて共晶合金を形成することができ、上位の副層は、≦２５０％の範囲、特に、≦５０％の範囲での半導体の熱膨張係数とは異なる熱膨張係数を有する。この場合において、上位層は２つの副層に分けられ、それに従うと、上位層の特性は、簡単な方法で目的とする応用に適応し得る。詳細には、下位の副層はショートの場合において、所望の共晶合金を正確に形成するために選択され、その一方で、上位の副層は、半導体素子の所望の熱膨張係数に基づいて選択され得る。その結果として、要求される応用に正確に適応可能であり、幅広い可能性がある構成の上位層が見込まれる。例えば、半導体チップとエミッタ接合との間におけるバッファとして、適切な熱膨張係数を有する安価な材料が用いられ得る。
【００２４】
たとえ、上位副層と半導体素子との間において直接的な接点（コンタクト）がなくても、いずれにしても、半導体の熱膨張係数に適した熱膨張係数を有する上位の副層を設けることは重要である。詳しくは、上位の副層は、下位の副層と接触している。したがって、下位の副層が、熱膨張を受けるか、それとは対照的に熱収縮を受ける場合において、この熱挙動は、上位の副層に影響される。詳しくは、下位の副層の膨張および／または収縮は、上位の副層によって、影響を受けて上位の副層および半導体素子の挙動に適応する。したがって、それぞれ半導体素子または半導体の熱膨張係数に一致するように構成された、熱膨張係数を有する上位の副層の提供により、内部の損害（特に、亀裂）を受けるリスクは低減される。したがって、本発明によるパワー半導体モジュールは、信頼性について改善される。
【００２５】
下位および上位の副層は、２つの副層または上位層それぞれを、一段階で半導体素子に焼結することができる。また、２つの副層はお互いに焼結され、それによりプリフォームを形成して、半導体素子に焼結していく。
【００２６】
下位の副層はアルミニウムを含むこと、および／または、上位の副層はモリブデンを含むことが好ましいかもしれない。これらの化合物は、所望の特性を示す。詳しくは、アルミニウムは、一般的にケイ素を含む半導体を用いて適切な共晶合金を形成する。さらに、モリブデンは、ケイ素の熱膨張係数よりも大きく（特に、ケイ素の熱膨張係数よりも大きい約１６０％）２００％よりも小さい範囲にある熱膨張係数を有する。
【００２７】
さらに、本発明の望ましい実施形態では、上位層は、複合材料（特に、アルミニウム−グラファイト複合材料）を含む。この実施形態によると、本発明に従う半導体モジュールは、加工することが著しく簡単になる。副層は、主として、半導体素子に焼結され得る１つの化合物を含む。したがって、上位層を形成するために、または一段階で３つの層を焼結するために、２つの副層を前もって形成することは要しない。特に、アルミニウム−グラファイト複合材料は、共晶合金の形成に関してだけでなく、その熱膨張係数に関しても適切な特性を有する。この点について、ホットスポットの存続期間は改善され、さらに、ホットスポットを形成するのに要する時間は、アルミ−グラファイト部分の表面上にアルミ−膜を加えることによって低減される。
【００２８】
さらに、本発明の望ましい実施形態では、ベースプレートは、少なくとも一部は、≦２５０％（特に、≦５０％）の範囲における半導体の熱膨張係数とは異なる熱膨張係数を有する。これは、半導体モジュールの内側（特に、ベースプレートと半導体間）での圧力を低減させることができる。その結果として、半導体モジュール内側の内部圧力の危険率が上限を超えないことを導き、それゆえに、亀裂が形成される危険率が減少する。
【００２９】
さらに、ベースプレートはモリブデン、銅−モリブデン、またはアルミニウム−グラファイトを含むことが好ましい。特に、モリブデンは、ケイ素の熱膨張係数よりも大きく（特に、ケイ素の熱膨張係数よりも大きい約１６０％）、２００％よりも小さい範囲にある熱膨張係数を有する。よって、パワー半導体モジュールの内部構造における亀裂や損害の危険率は最小化する。さらに、それは、本発明による半導体モジュールが、様々な応用に適するように導電している。
【００３０】
さらに、本発明の好ましい実施形態では、導電性領域はセラミックまたは金属製の基板、例えば、直接接合された銅（ＤＢＣ）基板または、活性金属ろう接（ＡＭＢ）基板として形成される。特に、本発明に従うこの基板は、適切な金属の薄板（特に、銅またはアルミニウムの薄板）と共に、セラミック製タイル（特に、アルミナ（Ａｌ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、または酸化ベリリウム（ＢｅＯ））を含む。本発明による、そのような基板の使用は、その非常に良い熱伝導率のために有益である。そのような基板の更なる主な利点は、その低い熱膨張係数であり、該係数は、特に純金属と比較すると、半導体（特に、ケイ素）の熱膨張係数に近い。これは、良い熱循環性能を保証する。また、それら性能は、優れた電気絶縁および良好な熱拡散特性を有する。基板の金属層の電流性能は、該基板に対する熱膨張の整合係数を有する、追加された高い導電性のある部分もしくは層の接合によって改善され得る。該基板は、例えば、モリブデン、アルミニウム−グラファイト、または銅−モリブデンで作られている。
【００３１】
さらに、本発明の好ましい実施形態では、少なくとも２つの半導体素子は、１つのベースプレートに焼結され、そのエミッタ電極は、１つの導電性領域に接続される。これは、パワー半導体モジュールの種々の適切な応用において、結果として形成される多様で複雑な内部構造を可能にする。さらに、導電性領域および／または上位層および／またはベースプレートは、コンタクトピストンによって接触されることが好ましい。この点について、コンタクトピストンは、特に、導電性領域の外部コンタクトを提供する。たとえコンタクトピストンの構成が厳密には必要とされていなくても、該ピストンを有する外部コンタクトを設けることは利点となり得る。これは、特に、当該ピストンを通って流れる大量の電流を伴う外部コンタクトに対して、垂直の電流経路を許容する。例として、接合（例えば、ワイヤーボンドなど）と比較して、ピストンを介して非常に高い電流を導くことができる。コンタクトピストンは、それぞれの層間において、ドライコンタクトを形成するために必要とされないことにより、高い圧力は必要としない。よって、信頼性は低下しない。
【００３２】
さらに、好ましい実施形態では、導電性領域は外部端子によって接触され、ベースプレートも外部端子によって接触される。この実施形態は、外部コンタクトデバイスへの簡潔かつ低コストの電気コンタクトを提供する。例えば、端子は適切な金属板から形成され得る。
【００３３】
さらに、本発明の好ましい実施形態では、電気接続は、はんだ付け、または溶接によって接合される。これは、特に簡潔かつ信頼性のある接続であり、それによりコンタクトピストンは必要とされない。
【００３４】
さらに、本発明の好ましい実施形態では、ベースプレートは導電性であり、好ましくは、パワー半導体（１２）の反対側にコンタクト面を有する。該コンタクト面は、焼結された接合部に直接電気的に接触する。この導電性のベースプレートは、複数のモジュールを積み重ねることを可能にする。モジュールを積み重ねることによって、下位モジュールの上位コンタクト（該モジュールのエミッタコンタクト）は、上位モジュールの下位コンタクト（該モジュールのコレクタコンタクト）に接触する。
【００３５】
さらに、本発明は、パワー半導体モジュールを製造する方法に関連し、該方法は、半導体素子、特に、エミッタ電極とコレクタ電極を有する、絶縁ゲートバイポーラトランジスタ、逆導通絶縁ゲートバイポーラトランジスタもしくはバイモード絶縁ゲートトランジスタを設ける段階と、
導電性の上位層を前記エミッタ電極に焼結する段階であって、
前記上位層は、少なくとも部分的には前記半導体素子の半導体を用いて共晶合金を形成することができ、少なくとも部分的には、≦２５０％の範囲、特に、≦５０％の範囲での前記半導体の熱膨張係数とは異なる熱膨張係数を有する、段階と、
導電性のベースプレートをコレクタ電極に焼結する段階と、
導電性領域が前記ベースプレートから電気的に絶縁され、直接的な電気接続を介して上位層に接続されるように、前記ベースプレート上に導電性領域を設ける段階とを含む。上記に従って、本発明によるパワー半導体モジュールは、該モジュールに関して、上記に述べた有利な効果をもたらすことが容易に行なわれる。
【００３６】
本発明の発明特定事項の追加的な機能、特徴、および有利な点は、従属請求項、図面、およびそれぞれの図面と実施例の明細書の記載に開示される。明細書および図面等では、例示的に本発明による半導体モジュールの１つの実施形態および実施例を示す。
【図面の簡単な説明】
【００３７】
【図１】図１は、本発明に従うパワー半導体モジュールの実施形態の一部の部分的な側断面図を示す。
【図２】図２は、本発明に従うパワー半導体モジュールの実施形態の部分的な側断面図を示す。
【図３】図３は、本発明に従うパワー半導体モジュールの更なる実施形態の部分的な側断面図を示す。
【発明を実施するための形態】
【００３８】
図１には、本発明に従う、パワー半導体ジュール１０の構成の一部が模式的に示される。詳細には、半導体モジュール１０は、それぞれパワー半導体チップ、またはパワー半導体素子１２を含む。半導体素子１２は、典型的には、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、逆導通絶縁ゲートバイポーラトランジスタ（ＲＣ  ＩＧＢＴ）、バイモード絶縁ゲートトランジスタ（ＢＩＧＴ）、ダイオード、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）などとすることができる。本発明によると、半導体素子１２は、それぞれパワー半導体モジュール、またはハイパワー半導体モジュールを形成するために設計され、それゆえに、特に、大量の電流が使われる高電力の応用分野に適している。半導体素子１２は、その上側において、それぞれ、エミッタ電極（すなわち、アノード）と、その下側においてコレクタ電極（すなわち、カソード）を含む。より一般的には、エミッタ電極は、半導体素子１２の負荷接続を形成し、コレクタ電極は半導体素子１２の更なる負荷接続を形成する。さらに、半導体素子１２は、半導体素子を制御するために、ゲート電極または同種のものを含む。
【００３９】
上位層１４は、それぞれ、半導体素子１２もしくはエミッタ（アノード）電極に焼結される。よって、上位層１４は、焼結接合によってエミッタ電極に接続される。例として、上位層１４は、低温接合、銀ナノ焼結プロセス（silver nanosintering process）または同種のものによって半導体素子１２に焼結され得る。言い換えると、上位層１４は、半導体素子１２を用いて、共晶合金を形成することのできる材料を含む。特に、それぞれの半導体素子１２はケイ素を含む。さらに、上位層１４は、少なくとも部分的に、≦２５０％の範囲（特に、≦５０％の範囲）で、半導体の熱膨張係数とは異なる熱膨張係数を有する。これは、いろいろなやり方で実現され得る。
【００４０】
例として、上位層１４は、少なくとも２つの副層を含むことができる。図１によると、上位層１４は下位の副層１６と上位の副層１８を含む。この点について、下位の副層１６が、半導体素子１２の材料を用いて（特に、ケイ素を用いて）共晶合金を形成できることが好ましい。したがって、下位の副層１６は、アルミニウム、銀、金または銅から形成され得る。さらに、言及した金属の合金も可能である。それにより、上位の副層１８は、≦２５０％の範囲（特に、≦５０％の範囲）で、半導体の熱膨張係数とは異なる熱膨張係数を有する。これは、モリブデンの上位の副層１８を形成することによって実現され得る。しかしながら、下位の副層１６だけでなく上位の副層１８もまた、適切でかつ要求される特性を示す任意の材料から形成され得る。
【００４１】
半導体素子１２を通る共晶合金の導電性チャネルを形成できるようにするために、上位層１４は、そのようなチャネルを形成するために十分な材料を供給しなければならない。このため、それぞれ、上位層１４の厚さまたは下位の副層１６の厚さは、半導体素子１２の厚さの少なくとも５０％であるべきであり、および／または、少なくとも０．１ｍｍ、好ましくは０．５ｍｍ、そしてより好ましくは０．８ｍｍの厚さを備えるべきである。実際に、上位層１４の厚さまたは下位の副層１６の厚さは、半導体素子の厚さに依存し、また電気的特性（すなわち、半導体素子１２の阻止電圧）に依存する。下位の副層１６および上位の副層１８はプリフォームとして設けられる。プリフォームの厚さは、典型的には０．２ｍｍから５ｍｍの範囲である。したがって、それらは、例えば焼結処理によって接続され得る。更なる段階では、本発明に従ってパワー半導体モジュール１０を製造するために、プリフォームは、それぞれ半導体素子１２または半導体素子１２のエミッタ側（すなわち、エミッタ電極）に焼結され得る。一方、下位の副層１６および上位の副層１８は、一段階で一緒に焼結されて、半導体素子１２に焼結され得る。また、積層、ろう付けまたは回転金属被覆（roll cladding）などの別の手法によって、下位の副層１６を上位の副層１８に接続することも可能である。
【００４２】
別の実施形態では、上位層１４は、主として１つのコンポーネントを含むことができる。この場合では、メインコンポーネントは複合材料を含むことが概して好ましい。この化合物は、共晶合金の形成についての所望の特性、および、熱膨張係数についての所望の特性を有する。別の例として、上位層１４のためのメインコンポーネントは、アルミニウム−モリブデン−アルミニウム（Ａｌ−Ｍｏ−Ａｌ）薄層を含む。
【００４３】
さらに、ベースプレート２０は、半導体素子１２またはそのコレクタ側（すなわち、コレクタ電極（カソード））に、それぞれ焼結され得る。よって、ベースプレート２０と半導体素子１２間の焼結接合は形成される。例えば、上述したような焼結処理が用いられ得る。ベースプレート２０は、好ましくは、≦２５０％の範囲（特に、≦５０％の範囲）での半導体の熱膨張係数とは異なる熱膨張係を有する。これは、例えば、モリブデン、銅−モリブデン合金、またはアルミニウム−グラファイト複合材料のベースプレート２０を形成することによって実現され得る。さらに、ベースプレート２０は導電性である。特に、半導体素子１２が焼結接合によって接続される、ベースプレート２０の表面の反対側の面は、パワー半導体モジュール１０を接触させるためのコンタクト面を形成する。よって、ベースプレート２０のコンタクト面は、焼結接合部に直接電気的に接触する。
【００４４】
ベースプレート２０は、ベースとして、もしくは、モジュールのサポートとしての機能を果たす。そして、上位層１４によって形成されるエミッタ電極コンタクトは、適切な手法によって、例えば、超音波溶接、焼結、はんだ付けなどによって接触され得る。それによって、故障事象やその後の必要とされる電流負荷に耐え得る接続が形成されるべきである。
【００４５】
そのような構造に対する例は、図２に示される。図２によると、この例に限定されるものではないが、熱膨張係数だけでなく共晶合金の形成について必要とされる特性を獲るために、上位層１４は下位の副層１６のほかに上位の副層１８を含む。
【００４６】
詳しくは、エミッタ電極は、電気接続２２（好ましくは、高電流接続）を介して、導電性領域２４に接触され、該領域はベースプレート２０から電気的に絶縁されている。導電性領域２４は、好ましくは、例えば直接接合銅基板（ＤＢＣ−基板）とすることもできる。電気接続２２は、例えば、銅、モリブデン、またはモリブデンと銅の合金から形成され、少なくとも５０Ａの電流および／または２０００Ａまでの電流またはそれ以上の電流、および／または、２００℃の温度またはそれ以上の温度に耐えるであろう。モリブデン、アルミニウム−グラファイト、銅−モリブデン、銅、金、銀またはそれらの合金から形成され得るコンタクト層２６（特に、高導電層）は、導電性領域２４と電気接続２２間のインターフェースとして配置され、基板の金属層の電流性能を改善する。好ましくは、コンタクト層２６は、基板の金属層の１つに対応する熱膨張係数を有する。
【００４７】
さらに、導電性領域２４および／またはコンタクト層２６は、半導体素子１２としてベースプレート２０の同じ面上に配置されている。
【００４８】
よって、本発明によるパワー半導体モジュール１０は、適切なショート故障モード機能を有し、該機能は、ホットスポットの熱による変形によって実現され、それゆえに、本発明による半導体モジュール１０は非常に信頼性がある。
【００４９】
それゆえに、パワー半導体モジュール１０を製造する方法は、半導体素子１２、特に、エミッタ電極とコレクタ電極を有する、絶縁ゲートバイポーラトランジスタ、逆導通絶縁ゲートバイポーラトランジスタもしくはバイモード絶縁ゲートトランジスタを設ける段階と、
導電性の上位層１４を前記エミッタ電極に焼結する段階であって、
前記上位層１４は、少なくとも部分的に、前記半導体素子１２の半導体を用いて共晶合金を形成することができ、少なくとも部分的に、≦２５０％の範囲、特に、≦５０％の範囲での前記半導体の熱膨張係数とは異なる熱膨張係数を有する、段階と、
導電性のベースプレート２０をコレクタ電極に焼結する段階であって、
前記ベースプレート２０は、好ましくは、≦２５０％の範囲、特に、≦５０％の範囲での前記半導体の熱膨張係数とは異なる熱膨張係数を少なくとも部分的に有する、段階と、
前記ベースプレート２０から電気的に絶縁され、直接的な電気接続を介して上位層１４に接続されるように、前記ベースプレート１２上に導電性領域２４を設ける段階と、を含む。
【００５０】
図３には、本発明の更なる実施形態が示される。図３によると、２つの半導体素子１２は、１つのベースプレート２０上に焼結され、そのエミッタ電極は、１つの導電性領域２４に接続される。このように、形成されたサブモジュールは、高電力の応用向けに複雑な内部構造を設けることができる。
【００５１】
好ましくは、導電性領域２４および／または上位層（すなわち、エミッタ電極）は、それぞれ、コンタクトピストン２８によって接触される。その結果、半導体素子１２の表面上の高い圧力は、それぞれの層の焼結接続のおかげで、本発明によればドライコンタクトを形成するために必要ないけれども、依然として、一種のプレスパック設計の半導体モジュール１０を提供することが可能である。
【００５２】
可能な構成としては、少数のコンタクトピストン２８（または、スプリング）を、ぞれぞれ、各サブモジュールの中央に備えることができる。当該コンタクトピストン２８は、導線、導電性領域２４またはコンタクト層２６に直接接合される。別の構成では、半導体モジュール１０のそれぞれの角に、１つのコンタクトピストン２８を含むことができる。さらに、当該コンタクトピストンは、電気リード、導電性領域２４またはコンタクト層２６に直接接合される。
【００５３】
コンタクトピストン２８の代わりに、半導体素子１２またはサブモジュール、もしくは導電性領域２４およびベースプレートとそれぞれ、外部接触するために、１つ以上の従来の外部端子を直接備えることも可能である。
【００５４】
本発明は、明細書および図面に詳細に記載され、説明されているが、そのような記載や説明は、説明的または例示的なものであり、限定的なものではない。すなわち、本発明は開示された実施形態に限定されるものではない。開示された実施形態に対するその他のバリエーションは、図面、明細書および特許請求の範囲の記載から、本発明を実施する技術分野における当業者によって理解され、成し遂げることができる。請求項の記載において、単語“含む”は、その他の構成要素またはその他の段階を排除するものではなく、不定冠詞（“a”、“an”、単数形）は、複数のものを排除するものではない。ある手段（方法）が、相互に異なる独立請求項で引用されるという些細な事実は、これらの手段（方法）の組合せが、有利な点が活かされてないことを示していない。請求項における任意の参照符号は、請求の範囲を限定するものと解釈すべきではない。
【符号の説明】
【００５５】
１０  半導体モジュール
１２  半導体素子
１４  上位層
１６  下位の副層
１８  上位の副層
２０  ベースプレート
２２  電気接続
２４  導電性領域
２６  コンタクト層
２８  コンタクトピストン
【図１】
2012175113.tif 000003
【図２】
2012175113.tif 000004
【図３】
2012175113.tif 000005
【外国語明細書】
2012175113.tif 000006
2012175113.tif 000007
2012175113.tif 000008
2012175113.tif 000009
2012175113.tif 000010
2012175113.tif 000011
2012175113.tif 000012
2012175113.tif 000013
2012175113.tif 000014
2012175113.tif 000015
2012175113.tif 000016
2012175113.tif 000017
2012175113.tif 000018
2012175113.tif 000019
2012175113.tif 000020
2012175113.tif 000021
2012175113.tif 000022
2012175113.tif 000023
2012175113.tif 000024
2012175113.tif 000025
2012175113.tif 000026
2012175113.tif 000027
2012175113.tif 000028