(57)【要約】【課題】同期パケットの周期を意図的に変動させても同期精度に影響せず、ネットワークの遅延変動を測定するしくみが不要な受信側装置、およびこの受信側装置を備えた時刻同期化システムを提供する。【解決手段】時刻同期化システムの受信側装置において、受信側装置のローカルクロック発生器のカウント値（カウンタ２２）の変化傾きが、送信側装置から受信したタイミングパケットに含まれるタイムスタンプに基づくカウント値（カウンタ１２）の変化傾きに一致するように、受信側装置のローカルクロック発生器のクロック間隔を調整し、さらに、受信側装置のローカルクロック発生器のクロックの位相を、送信側装置から受信したタイミングパケットの位相に一致するように調整する。【選択図】図２
2012249040.tif 000002
【特許請求の範囲】
【請求項１】
所定の時間間隔仕様でクロックを生成するローカルクロック発生器を備えた２装置間でネットワークを介してタイミングパケットの交換により時刻を同期させるシステムにおける受信側装置であって、
前記受信側装置は、
前記受信側装置のローカルクロック発生器のカウント値の変化傾きを表す第１係数を演算する第１回路と、
送信側装置から受信したタイミングパケットに含まれる送信側クロックのタイムスタンプに基づき送信開始からのカウント値の変化傾きを表す第２係数を演算する第２回路と、
前記第１係数と前記第２係数との差が所定値を超えたとき、前記受信側装置のローカルクロック発生器のカウント値の変化傾きが前記第２係数の変化傾きに一致するように前記受信側装置のローカルクロック発生器のクロック間隔を調整する第３回路と、
前記第１係数と前記第２係数との差が所定値を超えたとき、前記受信側装置のローカルクロック発生器のクロックの位相を、次のタイミングパケットの受信までの時間間隔の間に受信したタイミングパケットの位相に一致するように位相を調整する第４回路と、
を備えたことを特徴とするネットワーク接続受信側装置。
【請求項２】
請求項１記載のネットワーク接続受信側装置において、
前記受信側装置は、さらに、
前記第３回路および前記第４回路による調整後、前記次のタイミングパケットを受信した場合に、前記第１係数と前記第２係数との差が所定値を超えたとき、前記受信したタイミングパケットを廃棄する第５回路を備えたことを特徴とするネットワーク接続受信側装置。
【請求項３】
請求項１記載のネットワーク接続受信側装置において、
前記受信側装置は、さらに、
前記第１係数および前記第２係数を一定時間収集し、この収集した第１係数および第２係数のワーストｎ値（ｎ：整数）を前記所定値として設定する第６回路を備えたことを特徴とするネットワーク接続受信側装置。
【請求項４】
請求項１記載のネットワーク接続受信側装置において、
前記受信側装置は、さらに、
前記第１係数および前記第２係数を一定時間収集し、この収集した第１係数および第２係数の標準正規分布表により前記所定値を設定する第７回路を備えたことを特徴とするネットワーク接続受信側装置。
【請求項５】
所定の時間間隔仕様でクロックを生成するローカルクロック発生器と、前記ローカルクロック発生器で生成されるクロックをカウントするカウンタとをそれぞれ備えた送信側装置および受信側装置を備え、前記送信側装置と前記受信側装置との間でネットワークを介してタイミングパケットの交換により時刻を同期させる時刻同期化システムであって、
前記受信側装置は、
前記受信側装置のローカルクロック発生器のカウント値の変化傾きを表す第１係数を演算する第１回路と、
送信側装置から受信したタイミングパケットに含まれる送信側クロックのタイムスタンプに基づき送信開始からのカウント値の変化傾きを表す第２係数を演算する第２回路と、
前記第１係数と前記第２係数との差が所定値を超えたとき、前記受信側装置のローカルクロック発生器のカウント値の変化傾きが前記第２係数の変化傾きに一致するように前記受信側装置のローカルクロック発生器のクロック間隔を調整する第３回路と、
前記第１係数と前記第２係数との差が所定値を超えたとき、前記受信側装置のローカルクロック発生器のクロックの位相を、次のタイミングパケットの受信までの時間間隔の間に受信したタイミングパケットの位相に一致するように位相を調整する第４回路と、
を備えたことを特徴とする時刻同期化システム。
【請求項６】
請求項５記載の時刻同期化システムにおいて、
前記受信側装置は、さらに、
前記第３回路および前記第４回路による調整後、前記次のタイミングパケットを受信した場合に、前記第１係数と前記第２係数との差が所定値を超えたとき、前記受信したタイミングパケットを廃棄する第５回路を備えたことを特徴とする時刻同期化システム。
【請求項７】
請求項５記載の時刻同期化システムにおいて、
前記受信側装置は、さらに、
前記第１係数および前記第２係数を一定時間収集し、この収集した第１係数および第２係数のワーストｎ値（ｎ：整数）を前記所定値として設定する第６回路を備えたことを特徴とする時刻同期化システム。
【請求項８】
請求項５記載の時刻同期化システムにおいて、
前記受信側装置は、さらに、
前記第１係数および前記第２係数を一定時間収集し、この収集した第１係数および第２係数の標準正規分布表により前記所定値を設定する第７回路を備えたことを特徴とする時刻同期化システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、時刻同期化システムの技術に関し、特に、２装置間でネットワークを介してタイミングパケットの交換により時刻を同期させるシステムにおける受信側装置、およびこの受信側装置を備えた時刻同期化システムに適用して有効な技術に関する。
【背景技術】
【０００２】
例えば、２装置間でネットワークを介してタイミングパケットの交換により時刻を同期させるシステムに関する技術としては、特開２００７−１７４６７６号公報（特許文献１）に記載される技術などが挙げられる。この技術は、ネットワーク経由で時刻同期するシステムにおいて、パケット送信待ち合わせなどによるネットワークの遅延変動による同期精度悪化を防ぎ、また、閾値によるパケット廃棄制御手法を用いている。その手法を以下に示す。
【０００３】
（１）同期すべき相手との時間オフセットに対して閾値を設定することにより、時刻同期精度を向上させる。
【０００４】
（２）タイミングパケットの遅延を計測し、遅延に対して閾値を設定し、この閾値を超える場合にパケットを廃棄することにより、遅延変動分を除去する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１７４６７６号公報（ネットワークの時間同期化における遅延変動の除去）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、前記特許文献１の技術に関して、本発明者が検討した結果、以下のようなことが明らかとなった。
【０００７】
（１）時間オフセットは、タイミングパケットの周期により変動するが、パケット周期を意図的に変えたことによる変動か、遅延変動による変動かの区別が不可能である。
【０００８】
（２）タイミングパケットの遅延変動を直接計測する手段はないため、遅延変動分の完全な除去はできない。
【０００９】
（３）パケット周期を意図的に変えることがあるため、タイミングパケットの時間オフセットから統計的に閾値を計算することが困難である。また、統計計算できるよう、回避できたとしても、回路規模が巨大になり、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）などでは実現不可能となる。
【００１０】
そこで、本発明は前記のような従来技術の問題点を解決課題として、その代表的な目的は、同期パケットの周期を意図的に変動させても同期精度に影響せず、ネットワークの遅延変動を測定するしくみが不要な受信側装置、およびこの受信側装置を備えた時刻同期化システムを提供することにある。
【００１１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１２】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１３】
すなわち、代表的なものの概要は、所定の時間間隔仕様でクロックを生成するローカルクロック発生器を備えた２装置間でネットワークを介してタイミングパケットの交換により時刻を同期させるシステムにおける受信側装置であって、以下のような特徴を有するものである。
【００１４】
前記受信側装置は、前記受信側装置のローカルクロック発生器のカウント値の変化傾きを表す第１係数を演算する第１回路と、送信側装置から受信したタイミングパケットに含まれる送信側クロックのタイムスタンプに基づき送信開始からのカウント値の変化傾きを表す第２係数を演算する第２回路と、前記第１係数と前記第２係数との差が所定値を超えたとき、前記受信側装置のローカルクロック発生器のカウント値の変化傾きが前記第２係数の変化傾きに一致するように前記受信側装置のローカルクロック発生器のクロック間隔を調整する第３回路と、前記第１係数と前記第２係数との差が所定値を超えたとき、前記受信側装置のローカルクロック発生器のクロックの位相を、次のタイミングパケットの受信までの時間間隔の間に受信したタイミングパケットの位相に一致するように位相を調整する第４回路と、を備えたことを特徴とする。
【００１５】
さらに望ましくは、前記受信側装置は、前記第３回路および前記第４回路による調整後、前記次のタイミングパケットを受信した場合に、前記第１係数と前記第２係数との差が所定値を超えたとき、前記受信したタイミングパケットを廃棄する第５回路を備えたことを特徴とする。
【００１６】
また、代表的なものの別の概要は、所定の時間間隔仕様でクロックを生成するローカルクロック発生器と、前記ローカルクロック発生器で生成されるクロックをカウントするカウンタとをそれぞれ備えた送信側装置および受信側装置を備え、前記送信側装置と前記受信側装置との間でネットワークを介してタイミングパケットの交換により時刻を同期させる時刻同期化システムにも適用することができる。
【発明の効果】
【００１７】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１８】
すなわち、代表的な効果は、同期パケットの周期を意図的に変動させても同期精度に影響せず、ネットワークの遅延変動を測定するしくみが不要な受信側装置、およびこの受信側装置を備えた時刻同期化システムを提供することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の一実施の形態である時刻同期化システムの構成の一例を示す概略図である。
【図２】本発明の一実施の形態である時刻同期化システムの同期化動作の一例を示す説明図である。
【図３】図１に示した受信側装置内の同期化回路の構成の一例を示すブロック図である。
【図４】図３に示した同期化回路内のワーストｎ検出回路の構成の一例を示す回路図である。
【発明を実施するための形態】
【００２０】
以下の実施の形態においては、便宜上その必要があるときは、複数の実施の形態またはセクションに分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００２１】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２２】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２３】
［本発明の実施の形態の概要］
本発明の実施の形態である受信側装置は、所定の時間間隔仕様でクロックを生成するローカルクロック発生器を備えた２装置間でネットワークを介してタイミングパケットの交換により時刻を同期させるシステム（時刻同期化システム）における受信側装置であって、以下のような特徴を有するものである（一例として、（）内に対応する構成要素等を付記）。
【００２４】
すなわち、前記受信側装置は、前記受信側装置のローカルクロック発生器のカウント値の変化傾きを表す第１係数を演算する第１回路（カウンタ２２の補正しない場合の傾きを演算する差分算出回路２３１と周期計測回路２３２と傾き算出回路２３３）と、送信側装置から受信したタイミングパケットに含まれる送信側クロックのタイムスタンプに基づき送信開始からのカウント値の変化傾きを表す第２係数を演算する第２回路（カウンタ１２の傾きを演算する差分算出回路２３１と周期計測回路２３２と傾き算出回路２３３）と、前記第１係数と前記第２係数との差が所定値を超えたとき、前記受信側装置のローカルクロック発生器のカウント値の変化傾きが前記第２係数の変化傾きに一致するように前記受信側装置のローカルクロック発生器のクロック間隔を調整する第３回路（カウンタ２２の傾き補正のための調整を行う傾き補正回路２３６）と、前記第１係数と前記第２係数との差が所定値を超えたとき、前記受信側装置のローカルクロック発生器のクロックの位相を、次のタイミングパケットの受信までの時間間隔の間に受信したタイミングパケットの位相に一致するように位相を調整する第４回路（カウンタ２２の傾き補正＋位相補正のための調整を行う傾き補正回路２３６）と、を備えたことを特徴とする。
【００２５】
さらに望ましくは、前記受信側装置は、前記第３回路および前記第４回路による調整後、前記次のタイミングパケットを受信した場合に、前記第１係数と前記第２係数との差が所定値を超えたとき、前記受信したタイミングパケットを廃棄する第５回路（比較・廃棄回路２３５）を備えたことを特徴とする。
【００２６】
以上説明した本発明の実施の形態の概要に基づいた実施の形態を、以下において具体的に説明する。以下に説明する実施の形態は本発明を用いた一例であり、本発明は以下の実施の形態により限定されるものではない。
【００２７】
［実施の形態］
本発明の一実施の形態を、図１〜図４を用いて説明する。
【００２８】
＜時刻同期化システムの構成および同期化動作＞
図１および図２を用いて、本発明の一実施の形態である時刻同期化システムの構成および同期化動作について説明する。図１は、この時刻同期化システムの構成の一例を示す概略図である。図２は、この時刻同期化システムの同期化動作の一例を示す説明図である。
【００２９】
まず、図１により、時刻同期化システムの構成を説明する。図１では、一例として、Ｅｔｈｅｒｎｅｔ（登録商標）の時刻同期化システムに適用した例を示し、時刻同期化に関係する部分のみを図示している。
【００３０】
図１において、時刻同期化システムは、送信側装置１と、受信側装置２とからなり、送信側装置１と受信側装置２とがネットワーク３を介して接続されて構成される。送信側装置１と受信側装置２とのそれぞれには、所定の時間間隔仕様でクロックを生成するローカルクロック発生器１１，２１を備えている。そして、送信側装置１と受信側装置２との間で、ネットワーク３を介してタイミングパケットの交換により時刻を同期させることができる。
【００３１】
具体的に、送信側装置１は、ローカルクロック発生器１１と、このローカルクロック発生器１１で生成したクロックをカウントするカウンタ１２を備えている。受信側装置２は、ローカルクロック発生器２１と、このローカルクロック発生器２１で生成したクロックをカウントするカウンタ２２と、送信側装置１のカウンタ１２に受信側装置２のカウンタ２２を同期させる同期化回路２３を備えている。同期化回路２３の詳細な構成については、図３および図４において後述する。
【００３２】
次に、図２により、図１に示した時刻同期化システムの同期化動作を説明する。この同期化動作は、送信側装置１のカウンタ１２に受信側装置２のカウンタ２２を同期させる同期化回路２３で実行される。基本的な考え方は、タイミングパケット到着毎に傾き係数を算出し、これに対して廃棄制御をするものである。
【００３３】
図２において、時刻ｔ（１）までは、受信側装置２は送信側装置１からタイミングパケットを受け取っていないので同期できない。送信側装置１のカウンタ１２と受信側装置２のカウンタ２２の差分は開いていくのみである。
【００３４】
時刻ｔ（１）で、受信側装置２が送信側装置１からタイミングパケットを受け取ると、送信側装置１のカウンタ１２と受信側装置２のカウンタ２２の差分Ｄ（１）が判明する。このとき、図２の（ａ）補正しない場合のカウンタ２２、の変化となる。
【００３５】
同期化回路２３は、この判明した差分Ｄ（１）に基づき、カウンタ２２に対して単位時間当たり、Ｈ（１）＝Ｄ（１）／ｔ（１）だけ補正する。これを、ここでは傾き補正（傾き補正値Ｈ（１））と呼ぶ。これにより、カウンタ１２とカウンタ２２の傾きが合致する。このとき、図２の（ｂ）傾き補正した場合のカウンタ２２、の変化となる。
【００３６】
この傾きを補正しても、時刻ｔ（１）での差分Ｄ（１）は解消されないため、次のタイミングパケットの到着時刻ｔ（２）までに補正する。これを、ここでは位相補正（位相補正値Ｐ（１）＝Ｄ（１））と呼ぶ。これにより、カウンタ２２はカウンタ１２と傾き・位相両方が合致する。このとき、図２の（ｃ）傾き補正＋位相補正後のカウンタ２２、の変化となる。
【００３７】
時刻ｔ（２）では、時刻ｔ（１）での傾き補正に過不足なければ、差分Ｄ（２）＝０である。
【００３８】
傾き補正値は前値を保持し（Ｈ（２）＝Ｈ（１））、位相補正値は差分Ｄ（２）の値なので０である。
【００３９】
もし、Ｄ（２）が０でなければ、傾き補正に過不足があることを意味する。よって、傾き補正値は、Ｄ（２）分の傾き値を前値に加減算する。すなわち、Ｈ（２）＝Ｈ（１）＋Ｄ（２）／（ｔ（２）−ｔ（１））となる。
【００４０】
また、位相補正値は前値を保持せず、Ｄ（２）分だけを次のタイミングパケットの到着時刻ｔ（３）までに補正する。
【００４１】
以上のように、経過時刻ｔ（ｎ、ｎは１，２，３，…）に対するカウンタ値の関係において、傾き補正Ｈ（ｎ）と位相補正Ｐ（ｎ）とを行い、送信側装置１のカウンタ１２と受信側装置２のカウンタ２２との差分Ｄ（ｎ）を０にして、受信側装置２のカウンタ２２を送信側装置１のカウンタ１２に同期させる。
【００４２】
続いて、算出した傾きの変動要因を考える。傾き係数の分母であるタイミングパケットの到着周期ｔ（ｎ）は、受信側装置２にて実測するため、以下の誤差要因を含む。
【００４３】
例えば、
（１）ネットワーク３の中継による遅延の変動（競合によるパケット送信待ち合わせなど）、
（２）受信側装置２内のクロック同期化による遅延の変動、
（３）受信側装置２内のクロック（一般的には周波数精度５０ｐｐｍほどの水晶発信器が使われる）のジッタ・ワンダ要因による変動、
などによりばらつきが発生する。このばらつきに対する所定値、すなわち廃棄閾値を算出する手段を本技術で実現する。
【００４４】
上記で最も大きな変動要因は、（１）ネットワーク３の中継による遅延の変動であるが、輻輳などにより補正不可能なまで大きくなったｔ（ｎ）による傾き値による補正は排除すべきである。
【００４５】
排除するための手段は、閾値による廃棄制御である。閾値を設定する対象は、単純なタイミングパケットのタイムスタンプ（＝同期すべき相手との時間オフセットを算出できる）や、その到着周期ではなく、上述した傾きとする。
【００４６】
この傾きは、パケット周期を意図的に大きくすればタイムスタンプ値も大きくなるため、変化しない。しかし、遅延変動によってパケットが遅れて到着した場合は、パケット周期が大きくなってもタイムスタンプ値は変わらないため、傾き値が小さく算出される。よって、傾き値に閾値を設けて廃棄制御することによって、最大誤差要因であるネットワーク３の中継による遅延の変動分が除去可能となる。
【００４７】
＜同期化回路の構成および動作＞
図３および図４を用いて、図１に示した受信側装置２内の同期化回路２３の構成および動作について説明する。図３は、この受信側装置２内の同期化回路２３の構成の一例を示すブロック図である。図４は、さらに、この図３に示した同期化回路２３内のワーストｎ検出回路の構成の一例を示す回路図である。
【００４８】
まず、図３により、図１に示した受信側装置２内の同期化回路２３の構成および動作を説明する。
【００４９】
図３において、同期化回路２３は、差分算出回路２３１と、この差分算出回路２３１の出力に接続される周期計測回路２３２と、差分算出回路２３１の出力と周期計測回路２３２の出力に接続される傾き算出回路（除算器）２３３と、この傾き算出回路２３３の出力に接続されるワーストｎ検出回路２３４と、傾き算出回路２３３の出力とワーストｎ検出回路２３４の出力に接続される比較・廃棄回路２３５と、この比較・廃棄回路２３５の出力に接続される傾き補正回路２３６から構成され、特に、傾き算出回路２３３と傾き補正回路２３６との間に、ワーストｎ検出回路２３４と比較・廃棄回路２３５が設けられている。
【００５０】
この同期化回路２３において、差分算出回路２３１と周期計測回路２３２と傾き算出回路２３３は、受信側装置２のローカルクロック発生器２１のカウント値の変化傾きを表す第１係数を演算する第１回路（カウンタ２２の補正しない場合の傾きを演算する回路）、送信側装置１から受信したタイミングパケットに含まれる送信側クロックのタイムスタンプに基づき送信開始からのカウント値の変化傾きを表す第２係数を演算する第２回路（カウンタ１２の傾きを演算する回路）として機能する。
【００５１】
また、傾き補正回路２３６は、第１係数と第２係数との差が所定値を超えたとき、受信側装置２のローカルクロック発生器２１のカウント値の変化傾きが第２係数の変化傾きに一致するように受信側装置２のローカルクロック発生器２１のクロック間隔を調整する第３回路（カウンタ２２の傾き補正のための調整を行う回路）、第１係数と第２係数との差が所定値を超えたとき、受信側装置２のローカルクロック発生器２１のクロックの位相を、次のタイミングパケットの受信までの時間間隔の間に受信したタイミングパケットの位相に一致するように位相を調整する第４回路（カウンタ２２の傾き補正＋位相補正のための調整を行う回路）として機能する。
【００５２】
さらに、比較・廃棄回路２３５は、傾き補正回路２３６による調整後、次のタイミングパケットを受信した場合に、第１係数と第２係数との差が所定値を超えたとき、受信したタイミングパケットを廃棄する第５回路として機能する。
【００５３】
また、ワーストｎ検出回路２３４は、第１係数および第２係数を一定時間収集し、この収集した第１係数および第２係数のワーストｎ値（ｎ：整数）を所定値として設定する第６回路として機能する。
【００５４】
この同期化回路２３の入力は、送信側装置１から送信されるタイミングパケットにより得られたカウンタ１２のタイムスタンプである。
【００５５】
差分算出回路２３１は、ＩＥＥＥ１５８８規格で規定された手順に則り、タイミングパケットにより得られたカウンタ１２のタイムスタンプを入力とし、カウンタ１２とカウンタ２２との差分を算出する。
【００５６】
周期計測回路２３２は、タイミングパケットの周期を実測する。
【００５７】
傾き算出回路２３３は、差分算出回路２３１で算出したカウンタ１２とカウンタ２２との差分と、周期計測回路２３２で実測した周期とから傾き値を算出する。
【００５８】
ワーストｎ検出回路２３４は、傾き算出回路２３３で算出された傾き値を入力とし、この入力された傾き値のワーストｎ値を検出して保持する。このワーストｎ値は、傾き値の理想値が０であるため、単純に＋側と−側の両方を検出する。図３においては、後述する図４を例に、ワーストｎ値として−側ワースト１０、＋側ワースト１０の場合を図示している。
【００５９】
比較・廃棄回路２３５は、ワーストｎ検出回路２３４で検出して保持したワーストｎ値を閾値とし、この閾値と傾き算出回路２３３で算出した傾き値とを比較し、この閾値を超える傾き値を廃棄する。ここでは、−側閾値と＋側閾値との間にある傾き値だけを後段の傾き補正回路２３６に伝達する。
【００６０】
傾き補正回路２３６は、比較・廃棄回路２３５から伝達された傾き値から単位時間当たりのカウンタ２２の補正量を算出し、この補正量をカウンタ２２へ出力する。これにより、この受信側装置２のカウンタ２２を送信側装置１のカウンタ１２に同期させる。
【００６１】
ここで一例として、送信側装置１と受信側装置２とを接続するネットワーク３の輻輳が発生した場合を考える。
【００６２】
ネットワーク３の輻輳時、パケットが遅れて到着するので、周期計測回路２３２の出力は大きくなる。一方、差分算出回路２３１の出力値は、パケットが遅れただけのため、変わらない。よって、傾き算出回路２３３は、異常に小さな傾き値を算出する。この異常な傾き値を、ワーストｎ値を閾値とした制御により廃棄する。
【００６３】
また、ネットワーク３の輻輳ではなく、意図的にタイミングパケットの周期を大きくした場合、周期計測回路２３２の出力が同様に大きくなるが、タイミングパケットのタイムスタンプが進んでいるため、差分算出回路２３１の出力値も大きくなる。その結果、傾き値が変わらないため、これの影響を受けない。
【００６４】
以上により、ネットワーク３の輻輳により発生する同期精度の悪化を防ぐことが可能となる。すなわち、ネットワーク３の輻輳による変動か、意図的な変動かの区別が可能となり、この意図的な変動の影響を受けることがない。
【００６５】
次に、図４により、図３に示した同期化回路２３内のワーストｎ検出回路２３４の構成および動作を説明する。
【００６６】
図４において、ワーストｎ検出回路２３４は、ワーストｎ（＋側）検出回路２３４１と、ワーストｎ（−側）検出回路２３４２から構成される。ワーストｎ（＋側）検出回路２３４１は、従属接続された１０段のワースト１０回路から構成される。１段目のワースト１０回路は、フリップフロップＦＦと比較器ＣＰ１とフリップフロップＷＯＲＳＴ１から構成され、２段目〜９段目のワースト１０回路は、マルチプレクサＭＵＸ２〜ＭＵＸ９と比較器ＣＰ２〜ＣＰ９とＡＮＤゲートＡＮＤ２〜ＡＮＤ９とＯＲゲートＯＲ２〜ＯＲ９とフリップフロップＷＯＲＳＴ２〜ＷＯＲＳＴ９から構成され、１０段目のワースト１０回路は、マルチプレクサＭＵＸ１０と比較器ＣＰ１０とＡＮＤゲートＡＮＤ１０とフリップフロップＷＯＲＳＴ１０から構成される。
【００６７】
１段目のワースト１０回路において、クロックに同期して動作するフリップフロップＦＦに傾き値が入力されて保持され、この保持された傾き値が比較器ＣＰ１およびフリップフロップＷＯＲＳＴ１、さらに２段目以降のマルチプレクサ（０入力端子）ＭＵＸ２へ出力される。このフリップフロップＦＦから出力された傾き値は、比較器ＣＰ１で基準値より大きいか判断され、大きい場合にフリップフロップＷＯＲＳＴ１のイネーブル信号（ＥＮ）が活性化され、この傾き値がフリップフロップＷＯＲＳＴ１に保持される。このフリップフロップＷＯＲＳＴ１に保持された傾き値は、２段目のマルチプレクサ（１入力端子）ＭＵＸ２に出力される。そして、このマルチプレクサＭＵＸ２において、０入力端子に入力された傾き値と、１入力端子に入力された傾き値とのうち、大きい方が選択される。
【００６８】
以降、２段目〜９段目の各ワースト１０回路において順に、マルチプレクサＭＵＸ２〜ＭＵＸ９で選択された傾き値は、比較器ＣＰ２〜ＣＰ９で基準値より大きいか判断され、大きい場合にフリップフロップＷＯＲＳＴ２〜ＷＯＲＳＴ９のイネーブル信号（ＥＮ）が活性化され、この傾き値がフリップフロップＷＯＲＳＴ２〜ＷＯＲＳＴ９に保持される。このフリップフロップＷＯＲＳＴ２〜ＷＯＲＳＴ９に保持された傾き値は、次段のマルチプレクサ（１入力端子）ＭＵＸ３〜ＭＵＸ１０に出力される。そして、このマルチプレクサＭＵＸ３〜ＭＵＸ１０において、０入力端子に入力された傾き値と、１入力端子に入力された傾き値とのうち、大きい方が選択される。
【００６９】
最後に、１０段目のワースト１０回路において、マルチプレクサＭＵＸ１０で選択された傾き値は、比較器ＣＰ１０で基準値より大きいか判断され、大きい場合にフリップフロップＷＯＲＳＴ１０のイネーブル信号（ＥＮ）が活性化され、この傾き値がフリップフロップＷＯＲＳＴ１０に保持される。このフリップフロップＷＯＲＳＴ１０に保持された傾き値は、ワーストｎ（＋側）検出回路２３４１の＋側ワースト１０の閾値信号として出力される。
【００７０】
図示しないが、ワーストｎ（−側）検出回路２３４２においても、ワーストｎ（＋側）検出回路２３４１と同様に、従属接続された１０段のワースト１０回路から構成される。ただし、各段の比較器は、不等号の向きが＋側と異なり、＋側で「＞」のものが−側では「＜」となる。そして、傾き値は、各比較器で基準値より小さいか判断され、小さい場合にフリップフロップに保持され、最後に、ワーストｎ（−側）検出回路２３４２から、−側ワースト１０の閾値信号が出力される。
【００７１】
以上により、ワーストｎ検出回路２３４は、ワーストｎ（＋側）検出回路２３４１で＋側ワースト１０の閾値信号を生成し、ワーストｎ（−側）検出回路２３４２で−側ワースト１０の閾値信号を生成して、この＋側と−側との閾値信号を出力することができる。
【００７２】
＜変形例＞
（１）ワーストｎ検出回路２３４は、図４に示すようなハードウエアで構成する場合に限らず、ソフトウエアで実現することも可能である。この場合に、タイミングパケットの周期がソフト処理時間に対して十分長い場合、上記ワーストｎ検出回路が不要となる。
【００７３】
（２）上記ワーストｎ検出回路のワーストｎ値をソフトウエアで周期的に収集することにより、傾き値の分布が判明するので、標準正規分布表により閾値を設定することも可能である。すなわち、標準正規分布表により所定値を設定する第７回路として機能する。この場合にも、上記（１）と同様に、タイミングパケットの周期がソフト処理時間に対して十分長いことが条件である。
【００７４】
＜実施の形態の効果＞
以上説明した本実施の形態によれば、受信側装置２の同期化回路２３として、差分算出回路２３１、周期計測回路２３２、傾き算出回路２３３および傾き補正回路２３６を備え、さらに望ましくは、比較・廃棄回路２３５、ワーストｎ検出回路２３４を備えたことにより、以下の効果を得ることができる。
【００７５】
（１）受信側装置２のローカルクロック発生器２１のカウント値の変化傾きが、送信側装置１から受信したタイミングパケットに含まれるタイムスタンプに基づくカウント値の変化傾きに一致するように、受信側装置２のローカルクロック発生器２１のクロック間隔を調整することができる。
【００７６】
（２）受信側装置２のローカルクロック発生器２１のクロックの位相を、送信側装置１から受信したタイミングパケットの位相に一致するように調整することができる。
【００７７】
（３）クロック間隔およびクロックの位相を調整した後、次のタイミングパケットを受信した場合に、カウント値の変化傾きの差が所定値を超えたとき、受信したタイミングパケットを廃棄することができるので、遅延変動分を除去することが可能となる。
【００７８】
（４）同期パケットの周期を意図的に変動させても、同期精度に影響することがない。
【００７９】
（５）ネットワーク３の遅延変動を測定するしくみが不要であり、単純にタイミングパケットの周期だけを測定すればよい。
【００８０】
（６）廃棄制御の統計的手法を、例えば最小二乗法などの方法に比べ、ワーストｎ検出回路２３４はずっと簡単な回路で実現することができる。
【００８１】
（７）回路規模が小さいため、ＦＰＧＡなど、小さな規模のデバイスに容易に適用可能である。
【００８２】
（８）ワーストｎ検出回路２３４の計算時間は、数クロックであるため、計算時間による補正遅れの影響を考慮する必要がない。
【００８３】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００８４】
本発明は、２装置間でネットワークを介してタイミングパケットの交換により時刻を同期させるシステムにおける受信側装置に適用でき、特に、ＩＥＥＥ１５８８適用製品やネットワークの時刻同期機能を有する製品などに利用可能である。
【符号の説明】
【００８５】
１  送信側装置
２  受信側装置
３  ネットワーク
１１  ローカルクロック発生器
１２  カウンタ
２１  ローカルクロック発生器
２２  カウンタ
２３  同期化回路
２３１  差分算出回路
２３２  周期計測回路
２３３  傾き算出回路
２３４  ワーストｎ検出回路
２３５  比較・廃棄回路
２３６  傾き補正回路
２３４１  ワーストｎ（＋側）検出回路
２３４２  ワーストｎ（−側）検出回路
ＦＦ  フリップフロップ
ＣＰ１〜ＣＰ１０  比較器
ＷＯＲＳＴ１〜ＷＯＲＳＴ１０  フリップフロップ
ＭＵＸ２〜ＭＵＸ１０  マルチプレクサ
ＡＮＤ２〜ＡＮＤ１０  ＡＮＤゲート
ＯＲ２〜ＯＲ９  ＯＲゲート
【図１】
2012249040.tif 000003
【図２】
2012249040.tif 000004
【図３】
2012249040.tif 000005
【図４】
2012249040.tif 000006