(57)【要約】【課題】電源投入時に、ノイズの影響により誤ってリセット信号が出力されることを防止できる半導体装置を提供すること。【解決手段】半導体装置１００は、レギュレータ１１、第１のパワーオンリセット回路１２、第２のパワーオンリセット回路１３及び制御回路１４を有する。レギュレータ１１は、電源線ＶＬ１１を介して電源ＶＳ１１から供給される第１の電圧に基づいて、第１の電圧よりも小さい第２の電圧を生成する。第１のパワーオンリセット回路１２は、電源投入後の第１の電圧が検出閾値Ｖｔ１２まで上昇したことを検出し、第１のリセット信号Ｒ＿１２を出力する。第２のパワーオンリセット回路１３は、電源投入後の第２の電圧が検出閾値Ｖｔ１３まで上昇したことを検出し、第２のリセット信号Ｒ＿１３を出力する。制御回路１４は、第１のリセット信号Ｒ＿１２及び第２のリセット信号Ｒ＿１３の論理積である第３のリセット信号Ｒ＿Ｃを出力する。【選択図】図１
2012249006.tif 000002
【特許請求の範囲】
【請求項１】
電源線を介して電源から供給される第１の電圧に基づいて、前記第１の電圧よりも小さい第２の電圧を生成するレギュレータと、
電源投入後の前記第１の電圧が第１の値まで上昇したことを検出し、第１のリセット信号を出力する第１のパワーオンリセット回路と、
電源投入後の前記第２の電圧が前記第１の値よりも小さい第２の値まで上昇したことを検出し、第２のリセット信号を出力する第２のパワーオンリセット回路と、
前記第１及び第２のリセット信号の論理積である第３のリセット信号を出力する制御回路と、を備える、
半導体装置。
【請求項２】
前記第１のリセット信号は、前記第２のリセット信号と出力タイミングが異なることを特徴とする、
請求項１に記載の半導体装置。
【請求項３】
前記第１のパワーオンリセット回路は、第１の閾値を有する第１のトランジスタを含み、
前記第２のパワーオンリセット回路は、前記第１の閾値よりも小さい第２の閾値を有する第２のトランジスタを含むことを特徴とする、
請求項１又は２に記載の半導体装置。
【請求項４】
前記第３のリセット信号は当該半導体装置の外部の回路に出力され、
前記回路は、前記第３のリセット信号によりリセットされることを特徴とする、
請求項１乃至３のいずれか一項に記載の半導体装置。
【請求項５】
前記第２の電圧を、当該半導体装置の外部に電源電圧として供給することを特徴とする、
請求項４に記載の半導体装置。
【請求項６】
前記第３のリセット信号によりリセットされるロジック回路を更に備えることを特徴とする、
請求項１乃至３のいずれか一項に記載の半導体装置。
【請求項７】
前記ロジック回路は、前記第２の電圧を電源電圧とすることを特徴とする、
請求項６に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特にパワーオンリセット機能を有する半導体装置に関する。
【背景技術】
【０００２】
ＬＳＩなどの半導体装置では、レギュレータとパワーオンリセット回路を搭載するシステムは一般的な技術である。このように、電源投入時にシステムをリセットするパワーオンリセット回路は、広く用いられている。既に、このような半導体チップの構成例が提案されている（特許文献１）。
【０００３】
レギュレータとパワーオンリセット回路を搭載する一般的な半導体装置の例について説明する。図４は、レギュレータとパワーオンリセット回路を搭載する一般的な半導体装置２００の構成例を示すブロック図である。半導体装置２００は、レギュレータ２１及びパワーオンリセット回路２２を有し、ロジック回路２５にリセット信号Ｒ＿２２を出力する。
【０００４】
レギュレータ２１は、電源線ＶＬ２１を介して、半導体装置２００の外部の電源ＶＳ２１から電圧供給を受ける。電源ＶＳ２１の出力電圧は、１次電源電圧ＶＤＤ２１である。レギュレータ２１は、電源線ＶＬ２１を介して受ける電圧に基づき２次電源電圧を生成し、電源線ＶＬ２２へ出力する。電源線ＶＬ２１の電圧が１次電源電圧ＶＤＤ２１である場合の２次電源電圧の値をＶＤＤ２２とする。
【０００５】
パワーオンリセット回路２２は、電源線ＶＬ２１を介して受ける電圧の値を検出し、リセット信号Ｒ＿２２を生成し、ロジック回路２５にリセット信号Ｒ＿２２を出力する。
【０００６】
続いて、電源ノイズが無い状態での電源立ち上げ時の半導体装置２００の動作について説明する。図５は、電源ノイズが無い状態での電源立ち上げ時の半導体装置２００の動作を示すタイミングチャートである。なお、以下では、１次電源電圧ＶＤＤ２１を５Ｖ、２次電源電圧ＶＤＤ２２を２．５Ｖとする。また、第１のパワーオンリセット回路２２が検出する電圧の検出閾値Ｖｔ２２を３Ｖとする。
【０００７】
電源を立上げると（図５のタイミングＴ２０１）、電源線ＶＬ２１の電圧は、時間と経過に伴って０Ｖから１次電源電圧ＶＤＤ２１、すなわち５Ｖまで上昇する。これにより、レギュレータ２１が電圧を出力する電源線ＶＬ２２の電圧は、０Ｖから２次電源電圧ＶＤＤ２２、すなわち２．５Ｖまで上昇する。パワーオンリセット回路２２は、電源線ＶＬ２１の電圧が上昇し、検出閾値Ｖｔ２２である３Ｖを超えたことを検出する（図５のタイミングＴ２０２）。そして、パワーオンリセット回路２２は、所定の遅延後、リセット信号Ｒ＿２２をＬからＨに変化させる（図５のタイミングＴ２０３）。ロジック回路２５は、リセット信号Ｒ＿２２のレベル遷移に応じて、リセットされる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００５−３２３１９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところが、発明者が上記の半導体装置２００について検討を行ったところ、半導体装置２００は電源ノイズにより誤動作を起こすという問題点を見出した。以下、電源ノイズが有る状態での電源立ち上げ時の半導体装置２００の動作について説明する。パワーオンリセット回路２２は、最大で１次電源電圧ＶＤＤ２１（５Ｖ）まで上昇する電源線ＶＬ２１の電圧を検出するために、５Ｖ動作するトランジスタで構成される。このトランジスタの閾値Ｖｔ２２＿ｔｒは、１Ｖ程度である。ＣＭＯＳ論理回路を構成するトランジスタは一般的にエンハンス型であるので、パワーオンリセット回路２２を構成するトランジスタは、閾値Ｖｔ２２＿ｔｒ以下ではＯＦＦ状態である。従って、ＯＦＦ状態の場合にはトランジスタにはほとんど電流が流れず、動作しない。電源線ＶＬ２１の電圧が閾値Ｖｔ２２＿ｔｒを超えると、回路内の各ノードには電流が流れて電圧が確定し、正常な動作となる。
【００１０】
これに対して、電源線ＶＬ２１の電圧がトランジスタの閾値電圧近傍であるときに電源ノイズが乗った場合、電源ノイズの振幅によって、トランジスタの各ノードの電圧は、閾値電圧を跨いで振動する。そのため、回路内の各ノードは「ほとんど電流が流れない不定状態」と「電流が流れて各ノードの電圧が確定し、回路が動作する状態」が混在することとなる。その結果、不定状態のノードの論理値を、電圧が確定したノードが受けてしまい、パワーオンリセット回路は誤動作することになる。
【００１１】
図６は、電源ノイズが有る状態での電源立ち上げ時の半導体装置２００の動作を示すタイミングチャートである。電源を立上げると（図６のタイミングＴ２１１）、電源線ＶＬ２１の電圧は、時間と経過に伴って０Ｖから１次電源電圧ＶＤＤ２１、すなわち５Ｖまで上昇する。これにより、レギュレータ２１が電圧を出力する電源線ＶＬ２２の電圧は、０Ｖから２次電源電圧ＶＤＤ２２、すなわち２．５Ｖまで上昇する。
【００１２】
しかし、電源線ＶＬ２１に電源ノイズが乗ると、電源線ＶＬ２１の電圧は、トランジスタの閾値Ｖｔ２２＿ｔｒである１Ｖを跨いで振動する区間Ｚ２１が生じてしまう。そのため、区間Ｚ２１では、パワーオンリセット回路２２は誤動作し、検出閾値Ｖｔ２２である３Ｖに達していないにも関わらず、区間Ｚ２１の始期から所定の遅延後、リセット信号Ｒ＿２２をＬからＨに遷移させてしまう（図６のタイミングＴ２１３）。そして、区間Ｚ２１の終期から所定の遅延後、リセット信号Ｒ＿２２は、ＨからＬに復帰する（図６のタイミングＴ２１４）。
【００１３】
区間Ｚ２１を過ぎると、電源線ＶＬ２１の電圧が検出閾値Ｖｔ２２である３Ｖを超える（図６のタイミングＴ２１２）。よって、パワーオンリセット回路２２は、所定の遅延後、リセット信号Ｒ＿２２を、ＬからＨに遷移させる（図６のタイミングＴ２１５）。
【００１４】
以上のように、半導体装置２００は、ノイズの影響により、タイミングＴ２１３〜Ｔ２１４の間、誤ってリセット信号Ｒ＿２２を出力してしまう。
【課題を解決するための手段】
【００１５】
本発明の一態様である半導体装置は、電源線を介して電源から供給される第１の電圧に基づいて、前記第１の電圧よりも小さい第２の電圧を生成するレギュレータと、電源投入後の前記第１の電圧が第１の値まで上昇したことを検出し、第１のリセット信号を出力する第１のパワーオンリセット回路と、電源投入後の前記第２の電圧が前記第１の値よりも小さい第２の値まで上昇したことを検出し、第２のリセット信号を出力する第２のパワーオンリセット回路と、前記第１及び第２のリセット信号の論理積である第３のリセット信号を出力する制御回路と、を備えるものである。この半導体装置は、ノイズによる誤動作により第１及び第２のリセット信号の一方が出力されても、第１及び第２のリセット信号の論理積を取ることで、外部にリセット信号が出力されることを防止できる。
【発明の効果】
【００１６】
電源投入時に、ノイズの影響により誤ってリセット信号が出力されることを防止できる半導体装置を提供することができる。
【図面の簡単な説明】
【００１７】
【図１】実施の形態１にかかる半導体装置１００の構成を示すブロック図である。
【図２】電源ノイズが無い状態での電源立ち上げ時の半導体装置１００の動作を示すタイミングチャートである。
【図３】電源ノイズが有る状態での電源立ち上げ時の半導体装置１００の動作を示すタイミングチャートである。
【図４】レギュレータとパワーオンリセット回路を搭載する一般的な半導体装置２００の構成例を示すブロック図である。
【図５】電源ノイズが無い状態での電源立ち上げ時の半導体装置２００の動作を示すタイミングチャートである。
【図６】電源ノイズが有る状態での電源立ち上げ時の半導体装置２００の動作を示すタイミングチャートである。
【発明を実施するための形態】
【００１８】
以下、図面を参照して本発明の実施の形態について説明する。各図面においては、同一要素には同一の符号が付されており、必要に応じて重複説明は省略される。
【００１９】
実施の形態１
以下、本発明の実施の形態１にかかる半導体装置１００について説明する。図１は、実施の形態１にかかる半導体装置１００の構成を示すブロック図である。半導体装置１００は、レギュレータ１１、第１のパワーオンリセット回路１２、第２のパワーオンリセット回路１３及び制御回路１４を有する。半導体装置１００は、ロジック回路１５に、第３のリセット信号Ｒ＿Ｃを出力する。
【００２０】
レギュレータ１１は、電源線ＶＬ１１を介して、半導体装置１００の外部の電源ＶＳ１１から電圧供給を受ける。電源ＶＳ１１の出力電圧は、１次電源電圧ＶＤＤ１１である。レギュレータ１１は、電源線ＶＬ１１を介して受ける電圧に基づき２次電源電圧を生成し、電源線ＶＬ１２へ出力する。電源線ＶＬ１１の電圧が１次電源電圧ＶＤＤ１１である場合の２次電源電圧の値をＶＤＤ１２とする。
【００２１】
第１のパワーオンリセット回路１２は、電源線ＶＬ１１を介して受ける電圧の値を検出し、第１のリセット信号Ｒ＿１２を生成する。第２のパワーオンリセット回路１３は、電源線ＶＬ１２を介して受ける電圧の値を検出し、第２のリセット信号Ｒ＿１３を生成する。制御回路１４は、第１のリセット信号Ｒ＿１２及び第２のリセット信号Ｒ＿１３に応じて、ロジック回路１５に第３のリセット信号Ｒ＿Ｃを生成する。
【００２２】
第２のパワーオンリセット回路１３が検出する電圧の検出閾値Ｖｔ１３は、第１のパワーオンリセット回路１２が検出する電圧の検出閾値Ｖｔ１２と異なる。よって、第２のパワーオンリセット回路１３を構成するトランジスタＱ１３の閾値Ｖｔ１３＿ｔｒは、第１のパワーオンリセット回路１２を構成するトランジスタＱ１２の閾値Ｖｔ１２＿ｔｒと異なる。従って、第２のパワーオンリセット回路１３を構成するトランジスタＱ１３は、第１のパワーオンリセット回路１２を構成するトランジスタＱ１２と比べ、電源ノイズにより誤動作を起こす際の電圧が異なる。なお、検出閾値Ｖｔ１２は第１の値に対応し、検出閾値Ｖｔ１３は第２の値に対応する。トランジスタＱ１２は第１のトランジスタに対応し、トランジスタＱ１３は第２のトランジスタに対応する。閾値Ｖｔ１２＿ｔｒは第１の閾値に対応し、閾値Ｖｔ１３＿ｔｒは第２の閾値に対応する。
【００２３】
続いて、電源ノイズが無い状態での電源立ち上げ時の半導体装置１００の動作について説明する。図２は、電源ノイズが無い状態での電源立ち上げ時の半導体装置１００の動作を示すタイミングチャートである。なお、以下では、１次電源電圧ＶＤＤ１１を５Ｖ、２次電源電圧ＶＤＤ１２を２．５Ｖとする。また、第１のパワーオンリセット回路１２が検出する電圧の検出閾値Ｖｔ１２を３Ｖ、第２のパワーオンリセット回路１３が検出する電圧の検出閾値Ｖｔ１３を２Ｖとする。第１のパワーオンリセット回路１２は、５Ｖ動作するトランジスタＱ１２で構成され、その閾値Ｖｔ１２＿ｔｒを１Ｖとする。第２のパワーオンリセット回路１３は、２．５Ｖ動作するトランジスタＱ１３で構成され、その閾値Ｖｔ１３＿ｔｒを０．５Ｖとする。
【００２４】
電源を立上げると（図２のタイミングＴ１０１）、電源線ＶＬ１１の電圧は、時間の経過に伴って０Ｖから１次電源電圧ＶＤＤ１１、すなわち５Ｖまで上昇する。これにより、レギュレータ１１が電圧を出力する電源線ＶＬ１２の電圧は、０Ｖから２次電源電圧ＶＤＤ１２、すなわち２．５Ｖまで上昇する。第１のパワーオンリセット回路１２は、電源線ＶＬ１１の電圧が上昇し、検出閾値Ｖｔ１２である３Ｖを超えたことを検出する（図２のタイミングＴ１０２）。また、第２のパワーオンリセット回路１３は、電源線ＶＬ１２の電圧が上昇し、検出閾値Ｖｔ１３である２Ｖを超えたことを検出する（図２のタイミングＴ１０３）。
【００２５】
よって、第１のパワーオンリセット回路１２は、タイミングＴ１０２から所定の遅延後、第１のリセット信号Ｒ＿１２を、ＬからＨに変化させる（図２のタイミングＴ１０４）。第２のパワーオンリセット回路１３は、タイミングＴ１０３から所定の遅延後、第２のリセット信号Ｒ＿１３を、ＬからＨに変化させる（図２のタイミングＴ１０５）。
【００２６】
制御回路１４は、第１のリセット信号Ｒ＿１２及び第２のリセット信号Ｒ＿１３の論理積をとる。制御回路１４は、第１のリセット信号Ｒ＿１２及び第２のリセット信号Ｒ＿１３が共にＨである場合に、所定の遅延後、第３のリセット信号Ｒ＿Ｃを、ＬからＨに変化させる（図２のタイミングＴ１０６）。ロジック回路１５は、第３のリセット信号Ｒ＿Ｃのレベル遷移に応じて、リセットされる。
【００２７】
次いで、電源ノイズが有る状態での電源立ち上げ時の半導体装置１００の動作について説明する。図３は、電源ノイズが有る状態での電源立ち上げ時の半導体装置１００の動作を示すタイミングチャートである。電源を立上げると（図３のタイミングＴ１１１）、電源線ＶＬ１１の電圧は、時間の経過に伴って０Ｖから１次電源電圧ＶＤＤ１１、すなわち５Ｖまで上昇する。これにより、レギュレータ１１が電圧を出力する電源線ＶＬ１２の電圧は、０Ｖから２次電源電圧ＶＤＤ１２、すなわち２．５Ｖまで上昇する。但し、図３においては電源線ＶＬ１１には電源ノイズが乗っているので、電源線ＶＬ１２の電圧も、電源ノイズの影響により上下に振動した波形となる。
【００２８】
電源線ＶＬ１１に電源ノイズが乗ると、電源線ＶＬ１１の電圧は、第１のパワーオンリセット回路１２のトランジスタＱ１２の閾値Ｖｔ１２＿ｔｒである１Ｖを跨いで振動する区間Ｚ１１が生じてしまう。そのため、区間Ｚ１１では、第１のパワーオンリセット回路１２は誤動作し、検出閾値Ｖｔ１２である３Ｖに達していないにも関わらず、区間Ｚ１１の始期から所定の遅延後、第１のリセット信号Ｒ＿１２をＬからＨに遷移させてしまう（図３のタイミングＴ１１６）。そして、区間Ｚ１１の終期から所定の遅延後、第１のリセット信号Ｒ＿１２は、ＨからＬに復帰する（図３のタイミングＴ１１７）。
【００２９】
区間Ｚ１１を過ぎた後、電源線ＶＬ１１の電圧が検出閾値Ｖｔ１２である３Ｖを超える（図３のタイミングＴ１１４）。すると、第１のパワーオンリセット回路１２は、第１のリセット信号Ｒ＿１２をＬからＨに遷移させる（図３のタイミングＴ１１８）。
【００３０】
また、電源線ＶＬ１２の電圧も、第２のパワーオンリセット回路１３のトランジスタＱ１３の閾値Ｖｔ１３＿ｔｒである０．５Ｖを跨いで振動する区間Ｚ１２が生じてしまう。そのため、区間Ｚ１２では、第２のパワーオンリセット回路１３は誤動作し、検出閾値Ｖｔ１３である２Ｖに達していないにも関わらず、区間Ｚ１２の始期から所定の遅延後、第２のリセット信号Ｒ＿１３をＬからＨに遷移させてしまう（図３のタイミングＴ１１２）。そして、区間Ｚ１２の終期から所定の遅延後、第２のリセット信号Ｒ＿１３は、ＨからＬに復帰する（図３のタイミングＴ１１３）。
【００３１】
区間Ｚ１２を過ぎた後、電源線ＶＬ１２の電圧が検出閾値２Ｖを超える（図３のタイミングＴ１１５）。すると、第２のパワーオンリセット回路１３は、第２のリセット信号Ｒ＿１３をＬからＨに遷移させる（図３のタイミングＴ１１９）。
【００３２】
上述のように、制御回路１４は、第１のリセット信号Ｒ＿１２及び第２のリセット信号Ｒ＿１３の論理積を出力する。すなわち、制御回路１４は、第１のリセット信号Ｒ＿１２及び第２のリセット信号Ｒ＿１３が共にＨである場合のみ、所定の遅延後、第３のリセット信号Ｒ＿ＣをＬからＨに変化させる（図３のタイミングＴ１２０）。従って、電源ノイズにより、一時的に電源線ＶＬ１１又はＶＬ１２のレベルが遷移しても、制御回路１４は、第３のリセット信号Ｒ＿ＣのレベルをＬに維持する。
【００３３】
つまり、電源ノイズにより誤動作する電圧が異なる複数のパワーオンリセット回路を組み合わせることにより、各パワーオンリセット回路から出力される誤動作による信号の出力タイミングが異ならせることができる。そして、各リセット信号の論理積をとることで、複数のパワーオンリセット回路のいずれかから誤動作による信号が出力されても、ロジック回路１５にリセット信号が出力されることを防止できる。
【００３４】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、上述の実施の形態と同様の動作を実現できるならば、トランジスタＱ１２及びＱ１３は、ＮｃｈＭＯＳトランジスタでもよいし、ＰｃｈＭＯＳトランジスタでもよい。
【００３５】
また、上述の実施の形態では、検出閾値の異なる２つのパワーオンリセット回路を設けたが、あくまで例示に過ぎない。よって、３以上の検出閾値がそれぞれ異なるパワーオンリセット回路を設け、これらの論理積をリセット信号として出力してもよい。
【００３６】
上述の実施の形態では、ロジック回路１５は半導体装置１００の外部に設けられているが、あくまで例示に過ぎない。よって、ロジック回路１５は半導体装置１００の内部に設けられ、電源線ＶＬ１２から電源供給をうけてもよい。
【符号の説明】
【００３７】
１１、２１  レギュレータ
１２  第１のパワーオンリセット回路
１３  第２のパワーオンリセット回路
２２  パワーオンリセット回路
１４  制御回路
１５、２５  ロジック回路
１００、２００  半導体装置
Ｑ１２、Ｑ１３  トランジスタ
Ｒ＿１２  第１のリセット信号
Ｒ＿１３  第２のリセット信号
Ｒ＿Ｃ  第３のリセット信号
Ｒ＿２２  リセット信号
Ｔ１０１〜Ｔ１０６、Ｔ１１１〜Ｔ１２０、Ｔ２０１〜Ｔ２０３、Ｔ２１１〜Ｔ２１５  タイミング
ＶＤＤ１１、ＶＤＤ２１  １次電源電圧
ＶＤＤ１２、ＶＤＤ２２  ２次電源電圧
ＶＬ１１、ＶＬ１２、ＶＬ２１、ＶＬ２２  電源線
ＶＳ１１、ＶＳ２１  電源
Ｖｔ１２、Ｖｔ１３、Ｖｔ２２  検出閾値
Ｖｔ１２＿ｔｒ  トランジスタＱ１２の閾値
Ｖｔ１３＿ｔｒ  トランジスタＱ１３の閾値
Ｖｔ２２＿ｔｒ  パワーオンリセット回路２２のトランジスタの閾値
Ｚ１１、Ｚ１２、Ｚ２１  区間
【図１】
2012249006.tif 000003
【図２】
2012249006.tif 000004
【図３】
2012249006.tif 000005
【図４】
2012249006.tif 000006
【図５】
2012249006.tif 000007
【図６】
2012249006.tif 000008