(57)【要約】【課題】圧接による短絡を防止するとともに良好な放熱特性を確保することが可能な圧接型半導体装置を提供する。【解決手段】圧接型半導体装置１は、半導体基板１１と、半導体基板１１上に形成された複数列のゲート配線１５と、ゲート配線１５の側面及び上面を覆うように形成された複数の絶縁部１７と、絶縁部１７によって覆われたゲート配線１５同士の間に形成された複数列のエミッタ電極１６と、エミッタ電極１６に圧接された上部電極板２１と、を備え、上部電極板２１は、平板部２１ａと、平板部２１ａから立設された、複数列の第二電極１６と対応する複数列の凸部２１ｂと、を備え、凸部２１ｂの両側面の少なくとも一方は、先細となるテーパ形状を呈しており、当該凸部２１ｂの先端部がエミッタ電極１６と当接している。【選択図】図１
2012234963.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成された複数列の第一電極と、
前記複数列の第一電極の側面及び上面を覆うように形成された複数の絶縁部と、
前記絶縁部によって覆われた前記第一電極同士の間に形成された複数列の第二電極と、
前記複数列の第二電極に圧接された電極板と、
を備え、
前記電極板は、
平板部と、
前記平板部から立設された、前記複数列の第二電極と対応する複数列の凸部と、
を備え、
前記凸部の両側面の少なくとも一方は、先細となるテーパ形状を呈しており、当該凸部の先端部が前記第二電極と当接している
ことを特徴とする圧接型半導体装置。
【請求項２】
前記テーパ形状の傾斜角度は、４５°以上である
ことを特徴とする請求項１に記載の圧接型半導体装置。
【請求項３】
前記凸部の先端部の幅は、前記第二電極の幅よりも狭い
ことを特徴とする請求項１又は請求項２に記載の圧接型半導体装置。
【請求項４】
第二電極の幅をＷ１、前記凸部の先端部の幅をＷ２、前記電極板の熱膨張係数をα、動作前の前記電極板の温度をＴ１、動作中の前記電極板の温度をＴ２としたとき、
Ｗ１−Ｗ２＞α・Ｗ２・（Ｔ２−Ｔ１）
を満たすことを特徴とする請求項３に記載の圧接型半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、詳細には、電極が形成された半導体基板と外部電極板とを圧接させた、いわゆる圧接型半導体装置に関する。
【背景技術】
【０００２】
従来、圧接型半導体装置においては、半導体基板を一対の外部電極板で挟持した状態で、これらを加圧することによって、半導体基板上に形成された電極と外部電極板とを電気的及び熱的に良好に接続し、順方向の電圧降下値を低くし、かつ、通電時に発生した熱が外部冷却器へと伝わりやすくするように設計される。
【０００３】
電気的接続及び熱的接続を良好にするために加圧力を大きくした場合には、半導体装置使用時に熱サイクルが半導体装置に作用することに加えて、外部電極板がクリープ現象を起こして塑性変形する。外部電極板の塑性変形が著しい場合には、外部電極板が半導体基板上のゲート配線を押圧することによってゲート配線が変形し、ゲート配線がエミッタ電極と接触してゲート配線とエミッタ電極との間が短絡するおそれがある。このような不具合を防止するために、外部電極板のエミッタ電極と接触する面に凸部を有する構造が提案されている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−２０４３７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、外部電極板の凸部とエミッタ電極とを圧接させた構造では、エミッタ電極の熱は凸部を介して放熱されるため、エミッタ電極から外部電極板への伝熱による放熱特性が低下してしまう。
【０００６】
そこで、本発明は、圧接による短絡を防止するとともに良好な放熱特性を確保することが可能な圧接型半導体装置を提供することを課題とする。
【課題を解決するための手段】
【０００７】
前記した課題を解決するために、本発明の圧接型半導体装置は、半導体基板と、前記半導体基板上に形成された複数列の第一電極と、前記複数列の第一電極の側面及び上面を覆うように形成された複数の絶縁部と、前記絶縁部によって覆われた前記第一電極同士の間に形成された複数列の第二電極と、前記複数列の第二電極に圧接された電極板と、を備え、前記電極板は、平板部と、前記平板部から立設された、前記複数列の第二電極と対応する複数列の凸部と、を備え、前記凸部の両側面の少なくとも一方は、先細となるテーパ形状を呈しており、当該凸部の先端部が前記第二電極と当接していることを特徴とする。
【０００８】
かかる構成によると、電極板の凸部によって電極板の平板部と絶縁部との間隔を大きくすることができるので、圧接によって平板部に塑性変形が生じたとしても平板部が絶縁部に接触せず、第一電極と第二電極との間の短絡を防止することができるとともに、凸部が平板部に近づくにつれて大きくなるので、良好な放熱特性を確保することができる。
【０００９】
前記テーパ形状の傾斜角度は、４５°以上であることが望ましい。
【００１０】
かかる構成によると、より良好な放熱特性を確保することができる。
【００１１】
前記凸部の先端部の幅は、前記第二電極の幅よりも狭いことが望ましい。
【００１２】
かかる構成によると、圧接によって凸部に塑性変形が生じたとしても、凸部が第二電極からはみ出して絶縁部に接触することを防止することができる。
【００１３】
前記圧接型半導体装置は、第二電極の幅をＷ１、前記凸部の先端部の幅をＷ２、前記電極板の熱膨張係数をα、動作前の前記電極板の温度をＴ１、動作中の前記電極板の温度をＴ２としたとき、
Ｗ１−Ｗ２＞α・Ｗ２・（Ｔ２−Ｔ１）
を満たすことが望ましい。
【００１４】
かかる構成によると、圧接型半導体装置の動作時の発熱によって凸部が熱膨張したとしても、凸部が第二電極からはみ出して絶縁部に接触することを防止することができる。
【発明の効果】
【００１５】
本発明によれば、圧接による短絡を防止するとともに良好な放熱特性を確保することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施形態に係る圧接型半導体装置を示す模式断面図である。
【発明を実施するための形態】
【００１７】
次に、本発明の実施形態について、適宜図面を参照しながら詳細に説明する。以下の説明において、上下という表現は、半導体基板を基準とした一方向と他方向とを表すためのものであり、重力を基準とした上下ではない。
【００１８】
図１に示すように、本発明の実施形態に係る圧接型半導体装置１は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）と圧接型とを組み合わせた半導体装置であって、半導体素子１０と、上部電極板２１と、下部電極板２２と、を備える。
【００１９】
半導体素子１０は、例えば、パワー半導体素子であり、電気自動車、ハイブリッド車等の電動機の電力変換装置等に用いられる。半導体素子１０は、半導体基板１１と、半導体基板１１の一面に設けられたフィールド酸化膜１２、ゲート電極１３、層間絶縁膜１４、複数列のゲート配線１５と、複数列のエミッタ電極１６及び複数の絶縁部１７と、半導体基板１１の他面（下面）に設けられたコレクタ電極１８と、を備える。
【００２０】
半導体基板１１は、例えばＳｉ、ＳｉＣ等の半導体材料からなる薄板状の基板である。
【００２１】
フィールド酸化膜１２は、素子間を電気的に分離するものであって、例えばＳｉＯ２等からなる絶縁膜であり、化学気相成長法（ＣＶＤ）等によって積層形成されている。本実施形態において、複数のフィールド酸化膜１２が、半導体基板１１上に所定の間隔を空けて形成されている。ゲート電極１３は、ゲート電極１３直下の半導体基板１１にチャネルを形成するものであって、例えばポリシリコン等からなる層であり、化学気相成長法（ＣＶＤ）等によってフィールド酸化膜１２上に形成されている。層間絶縁膜１４は、配線間を電気的に分離するものであって、例えばＳｉＯ２等からなる絶縁膜であり、化学気相成長法（ＣＶＤ）等によってゲート電極１３上に形成されている。
【００２２】
＜ゲート配線＞
ゲート配線（第一電極）１５は、半導体基板１１上に設けられた導電層であって、例えば、Ａｌ又はＡｌ系合金（ＡｌＳｉ、ＡｌＳｉＣｕ等）の単層構造からなり、スパッタリング又は蒸着によって積層形成されている。本実施形態では、ゲート配線１５は、いわゆるゲートフィンガー電極であり、複数列のゲート配線１５が、所定の間隔を空けて、それぞれフィールド酸化膜１２、ゲート電極１３及び層間絶縁膜１４からなる層構造の間に設けられている。
【００２３】
＜エミッタ電極＞
複数列のエミッタ電極（第二電極）１６は、それぞれ、第一エミッタ電極層１６ａと、第二エミッタ電極層１６ｂと、から構成される。
【００２４】
第一エミッタ電極層１６ａは、半導体基板１１上の他部、詳細には、フィールド酸化膜１２、ゲート電極１３及び層間絶縁膜１４からなる層構造上に設けられた複数列の導電層であって、ゲート配線１５と同様、例えば、Ａｌ又はＡｌ系合金（ＡｌＳｉ、ＡｌＳｉＣｕ等）の単層構造からなり、スパッタリング又は蒸着によって積層形成されている。すなわち、ゲート配線１５及び第一エミッタ電極層１６は、交互に配列されている。
【００２５】
第二エミッタ電極層１６ｂは、第一エミッタ電極層１６ａ上に設けられた複数列の導電層であって、例えば、Ａｕ、Ｎｉ、Ａｌ、Ａｌ系合金（ＡｌＳｉ、ＡｌＳｉＣｕ等）の単層構造又はＴｉ／Ｎｉ／Ａｕの３層構造からなり、スパッタリング又は蒸着によって積層形成されているか、Ｎｉの単層構造又はＮｉ／Ａｕの２層構造からなり、電解めっき又は無電解めっきによって積層形成されている。また、第二エミッタ電極層１６ｂは、平坦な表面を呈する。
これら第一エミッタ電極層１６ａ及び第二エミッタ電極層１６ｂは、互いに電気的及び熱的に接続されている。
【００２６】
＜絶縁部＞
絶縁部１７は、半導体基板１１上及びゲート配線１５上に設けられた保護層であり、例えば、ポリイミド等の樹脂性材料といった絶縁性材料からなり、例えばスピン塗布法によって積層形成されている。一の絶縁部１７は、一のゲート配線１５の両側面及び上面を覆っており、ゲート配線１５と両側に配列されたエミッタ電極１６とを絶縁している。
【００２７】
コレクタ電極１８は、半導体基板１１の他面（下面）上に設けられた導電層であって、例えば、Ａｌ又はＡｌ系合金（ＡｌＳｉ、ＡｌＳｉＣｕ等）の単層構造からなり、スパッタリング又は蒸着によって積層形成されている。なお、本発明の特徴はゲート配線１５及びエミッタ電極１６が形成された側にあるため、コレクタ電極１８側の詳細な説明は省略し、図においても薄い層として描画している。
【００２８】
＜電極板＞
電極板２１，２２は、半導体素子１０を加圧する加圧板として機能するとともに、圧接型半導体装置１の外部電極として機能する部材である。
【００２９】
上部電極板２１は、例えばＣｕ、Ｎｉ、Ａｕ、Ｓｎ、Ｍｏ等の導電性材料からなる平板状部材であり、半導体素子１０の上面、詳細には第二エミッタ電極層１６ｂの表面に圧接される電極板である。上部電極板２１は、圧接によって、第二エミッタ電極層１６ｂに電気的及び熱的に接続されている。
【００３０】
より詳細には、上部電極板２１は、平板部２１ａと、複数列の凸部２１ｂと、を備える。複数列の凸部２１ｂは、平板部２１ａの下面から立設されており、複数列のエミッタ電極１６と対応している。凸部２１ｂは、その両側面が先細となるテーパ形状（すなわち、勾配を有する傾斜面）を呈しており、先端部すなわち下面が第二エミッタ電極層１６ｂの上面と当接している。また、平板部２１ａと絶縁部１７とは離隔しており、その隙間は数十μｍ以上に設定されている。
【００３１】
本実施形態において、テーパ形状の傾斜角度θは、４５°以上である。また、凸部２１ｂの先端部（下面）の幅Ｗ２は、第二エミッタ電極層１６ｂの上面の幅Ｗ１よりも狭い。すなわち、凸部２１ｂの先端部の幅方向両端は、第二エミッタ電極層１６ｂの上面に当接している。そして、第二エミッタ電極層１６ｂの上面の両端それぞれの（Ｗ１−Ｗ２）／２が、圧接型半導体装置１の動作前において露出している。また、上部電極板２１の熱膨張係数をα、圧接型半導体装置１の動作前の上部電極板２１（詳細には、凸部２１ｂ）の温度をＴ１、圧接型半導体装置１の動作中の上部電極板２１（詳細には、凸部２１ｂ）の温度をＴ２としたとき、圧接型半導体装置１は、
Ｗ１−Ｗ２＞α・Ｗ２・（Ｔ２−Ｔ１）
を満たすように設計されている。かかる式は、第二エミッタ電極層１６ｂが熱膨張せず、上部電極板２１のみが動作前の温度Ｔ１から動作中の温度Ｔ２まで温度上昇して熱膨張するという場合を想定したものである。
【００３２】
下部電極板２２は、例えばＣｕ、Ｎｉ、Ａｕ、Ｓｎ、Ｍｏ等の導電性材料からなる平板状部材であり、その平坦な上面が、半導体素子１０の下面、詳細にはコレクタ電極１８の表面に圧接される電極板である。下部電極板２２は、圧接によって、コレクタ電極１８に電気的及び熱的に接続されている。
【００３３】
＜製造方法＞
続いて、本発明の実施形態に係る圧接型半導体装置１の製造方法について説明する。
【００３４】
まず、半導体基板１１の他面（下面）上にコレクタ電極１８を積層形成するとともに、半導体基板１１の一面（上面）上に、フィールド絶縁膜１２、ゲート電極１３、層間絶縁膜１４、ゲート配線１５、第一エミッタ電極層１６ａ及び絶縁部１７を積層形成する。半導体基板１１の一面側に関して、詳細には、半導体基板１１上に複数列のフィールド酸化膜１２を積層形成した後、フィールド酸化膜１２上にゲート電極１３を積層形成し、さらにゲート電極１３上に層間絶縁膜１４を積層形成する。続いて、各層１２〜１４が形成された半導体基板１１上に、スパッタリング又は蒸着によってＡｌ又はＡｌ系合金（ＡｌＳｉ、ＡｌＳｉＣｕ等）を積層させ、積層したＡｌ又はＡｌ系合金にリソグラフィ処理又はエッチング処理を施すことによって、複数列のゲート配線１５及び複数列の第一エミッタ電極層１６ａを積層形成する。続いて、各層１２〜１４、ゲート配線１５及び第一エミッタ電極層１６ａが形成された半導体基板１１上に、ポリイミドからなる絶縁部１７を、ゲート配線１５及び第一エミッタ電極層１６ａの間を埋めるとともにゲート配線１５の上面を覆うように形成する。ここで、絶縁部１７の両端部は、第一エミッタ電極層１６ａ上にも形成されているため、絶縁部１７の上面は、第一エミッタ電極層１６ａの上面よりも高い。
【００３５】
続いて、複数列の第一エミッタ電極層１６ａ上に、Ａｕ、Ｎｉ、Ａｌ、Ａｌ系合金（ＡｌＳｉ、ＡｌＳｉＣｕ等）、Ｔｉ／Ｎｉ／Ａｕ、Ｎｉ又はＮｉ／Ａｕからなる第二エミッタ電極層１６ｂを積層形成する。ここで、Ａｕ、Ｎｉ、Ａｌ、Ａｌ系合金又はＴｉ／Ｎｉ／Ａｕを用いる場合には、第二エミッタ電極層１６ｂは、スパッタリング又は蒸着によって積層形成され、Ｎｉ又はＮｉ／Ａｕを用いる場合には、第二エミッタ電極層１６ｂは、電解めっき又は無電解めっきによって積層形成される。第二エミッタ電極層１６ｂは、絶縁部１７よりも高く形成される。この段階で、半導体素子１０が完成する。
【００３６】
続いて、図１に示すように、下部電極板２２、半導体素子１０、上部電極板２１の順に重ねた状態で、図示しない加圧装置によって上下から加圧することによって、圧接型半導体装置１を形成する。この際に、第二エミッタ電極層１６ｂの上面と上部電極板２１の凸部２１ｂの先端部（下面）とが、圧接されるとともに電気的及び熱的に接続され、コレクタ電極１８の下面と下部電極板２２の上面とが圧接されるとともに電気的及び熱的に接続される。
【００３７】
本発明の実施形態に係る圧接型半導体装置１は、上部電極板２１の凸部２１ｂによって電極板２１の平板部２１ａと絶縁部１６との間隔を大きくすることができるので、圧接によって平板部２１ａに塑性変形が生じたとしても平板部２１ａが絶縁部１７に接触せず、ゲート配線１５とエミッタ電極１６との間の短絡を防止することができるともに、凸部２１ｂが平板部２１ａに近づくにつれて大きくなるので、図１の矢印に示すように、伝熱のルートを大きくすることができ、良好な放熱特性を確保することができる。また、圧接型半導体装置１は、テーパ形状の傾斜角度が４５°以上であるので、より良好な放熱特性を確保することができる。また、圧接型半導体装置１は、凸部２１ｂの先端部の幅がエミッタ電極１６の上面の幅よりも狭いので、圧接によって凸部２１ｂに塑性変形が生じたとしても、凸部２１ｂがエミッタ電極１６からはみ出して絶縁部１７に接触することを防止することができる。また、圧接型半導体装置１は、Ｗ１−Ｗ２＞α・Ｗ２・（Ｔ２−Ｔ１）を満たすので、圧接型半導体装置１の動作時の発熱によって凸部２１ｂが熱膨張したとしても、凸部２１ｂがエミッタ電極１６からはみ出して絶縁部１７に接触することを防止することができる。
【００３８】
以上、本発明の実施形態について詳細に説明したが、本発明は前記実施形態に限定されず、本発明の要旨を逸脱しない範囲で適宜変更可能である。例えば、ゲート配線１５を絶縁部１７で覆うとともに、さらにエミッタ電極１６で覆う構成に限定されない。また、凸部２１ｂの両側面の一方のみがテーパ形状（すなわち、勾配を有する傾斜面）を呈する構成であってもよい。
【符号の説明】
【００３９】
１      圧接型半導体装置
１０    半導体素子
１１    半導体基板
１５    ゲート配線（第一電極）
１６    エミッタ電極（第二電極）
１７    絶縁部
２１    上部電極板
２１ａ  平板部
２１ｂ  凸部
【図１】
2012234963.tif 000003