(57)【要約】      （修正有）【課題】半導体チップの高信頼実装技術を提供。【解決手段】半導体チップ４は、基板１００と、前記基板の一方の面に形成されたデバイス層８０と、電磁波の輻射により発熱するヒータ配線３０２と、前記デバイス層と電気的に接続される電極１０３とを備えることを特徴とする。半導体チップ４を実装基板に実装する際には、ヒータとしての金属配線膜３０２を発熱させることにより、固着材料を溶かして半導体チップを実装基板と接続させる。【選択図】図８
2012049338.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の一方の面に形成されたデバイス層と、
電磁波の輻射により発熱するヒータ配線と、
前記デバイス層と電気的に接続される電極とを備えるヒータ配線付き半導体チップ。
【請求項２】
前記ヒータ配線はコイル状に形成されることを特徴とする請求項１に記載のヒータ配線付き半導体チップ。
【請求項３】
前記基板の前記デバイス層が形成された面に温度により抵抗が変化する測温抵抗体が形成されたことを特徴とする請求項１に記載のヒータ配線付き半導体チップ。
【請求項４】
前記ヒータ配線と前記電極との間に絶縁層を設けることを特徴とする請求項１に記載の半導体チップ。
【請求項５】
前記絶縁層には、前記基板と前記電極とを接続する部分に開口が設けられることを特徴とする請求項４に記載の半導体チップ。
【請求項６】
前記ヒータ配線が前記基板上の前記デバイス層が形成された面に形成されることを特徴とする請求項１に記載のヒータ配線付き半導体チップ。
【請求項７】
前記デバイス層はプラチナ配線であることを特徴とする請求項１に記載のヒータ配線付き半導体チップ。
【請求項８】
前記ヒータ配線はニッケル配線であることを特徴とする請求項１に記載のヒータ配線付き半導体チップ。
【請求項９】
請求項１に記載のヒータ配線付き半導体チップを複数積層し、複数の前記ヒータ配線付き半導体チップのうち少なくとも２つにおいて、ヒータ配線の共振周波数を異ならせることを特徴とする半導体チップ積層体。
【請求項１０】
請求項１に記載のヒータ配線付き半導体チップに外部アンテナから前記ヒータ配線に電磁波を輻射して前記ヒータ配線を発熱させ、前記電極の表面に配置された固着材料を溶解させることにより、ヒータ配線付き半導体チップを他の基板に実装することを特徴とするヒータ配線付き半導体チップの実装方法。
【請求項１１】
請求項１０に記載のヒータ配線付き半導体チップの実装方法によって実装されたヒータ配線付き半導体チップにおいて、
前記ヒータ配線を加熱して前記固着材料を溶融させ、加熱の停止により固着材料を再固着させ、前記電極と前記他の基板との接続を修復することを特徴とするヒータ付き半導体チップの修復方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップの実装方法とこれを実現するための実装構造に関する。
【背景技術】
【０００２】
大規模集積回路（ＬＳＩ）やメモリをはじめとする電子部品では、信号処理の高速化や、実装密度の向上が強く要求されている。そのため、半導体チップやプリント基板の配線や端子は微細化が著しく進んでいる。特に、システム化の容易さから、半導体チップを複数組み合わせた半導体パッケージの開発が活発となり、薄く研磨した半導体チップを積層した３次元実装技術が注目されている。このような３次元実装構造では、半導体チップと基板の双方の配線密度が向上し、半導体チップと基板を電気的に接続する端子についても、微細化や多ピン化が急激に進んでいる。上記のような高密度の半導体チップでは、その実装に用いられる材料が非常に多く、また、複雑なプロセスを経て製造される。
【０００３】
両者を接続するための部材として、はんだや金のバンプ、導電性フィラを混錬した異方導電性樹脂などが一般的である。これらを接続するには、部材を位置あわせしつつ積層し、加熱する方法が多く用いられている。例えばはんだの場合、はんだの融点を超える温度までリフロー炉などで加熱・冷却している。
【０００４】
一般的に、複数の半導体チップを積層した後に一括加熱により実装する方法（特許文献１）、あるいは、半導体チップを積層の度に加熱を繰り返して実装する方法（特許文献２）が用いられている。後者の場合、後の工程では先の工程における処理の信頼性を損なわないよう、先の工程よりも低温で処理を行ういわゆる温度階層プロセスが採用される。
【０００５】
また、実装パッケージはシリコン、配線に用いられる金属、基板の絶縁層やアンダーフィルに用いられるエポキシやポリイミドなど有機系材料など、さまざまな材料で構成されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−１７０９１９号公報
【特許文献２】特願２００７−６７７５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１、２の方法によって、リフロー炉で加熱する場合において、リフロー炉の高温雰囲気中に半導体パッケージを投入すると、パッケージの外周から内部に向かって熱が伝播するため、パッケージ内部を十分に加熱するには外周の温度は実装上必要な温度よりも高温となってしまう。すなわち、パッケージを均一に加熱することは極めて困難となる。
【０００８】
チップ多層化が進みパッケージ構造が複雑化すると温度階層の多段化が必要となるが、パッケージ加熱の不均一性が拡大する傾向は益々顕著となる。そのため、熱による高信頼実装は極めて困難となる。当然、特定のチップの選択的に加熱することはできない。
【０００９】
また、実使用環境にさらされた半導体パッケージは、繰り返される電源のオン／オフにより温度が上下動する。実装パッケージの構成部材は、それぞれ異なる熱膨張特性を有するため、温度の上下により構成部材には応力が生じる。半導体チップと実装基板の接続部材であるはんだやアンダーフィルは応力が特に集中しやすく、部材の割れや剥離が生じやすい。
【００１０】
本発明は、上記課題を解決すべくなされたものであり、半導体チップの高信頼実装技術を提供することを目的とする。
【課題を解決するための手段】
【００１１】
例えば、本発明にかかる半導体チップは、基板と、前記基板の一方の面に形成されたデバイス層と、電磁波の輻射により発熱するヒータ配線と、前記デバイス層と電気的に接続される電極とを備えることを特徴とする。
【発明の効果】
【００１２】
本発明によれば、半導体チップの実装信頼性を高められる技術が提供される。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施例１にかかる半導体チップ１の構造を示す断面図である。
【図２】金属配線膜１０１の配線パターンの一例を表す上面図である。
【図３】金属配線膜１０２の配線パターンの一例を表す上面図である。
【図４】電極１０３の一例を表す上面図である。
【図５】半導体チップ１の製造過程を示す遷移図である。
【図６】本発明の実施例２にかかる半導体チップ２の断面図である。
【図７】本発明の実施例３にかかる半導体チップ３の断面図である。
【図８】本発明の実施例４にかかる半導体チップ４の断面図である。
【図９】半導体チップ１と実装基板１１１が、はんだボールを挟んで位置あわせされた断面図である。
【図１０】外部アンテナ８０１と搬送波制御装置の模式図である。
【図１１】半導体チップ積層体５の断面図である。
【図１２】３次元積層チップの接続部の一例を示した説明図である。
【発明を実施するための形態】
【００１４】
以下、本発明の各実施例について図面を参照しながら説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【実施例１】
【００１５】
図１は、本発明の実施例に係る半導体チップ１の断面図である。
【００１６】
半導体チップ１は、シリコン基板１００の一方の面に、メモリ設計に基づき半導体前工程によりトランジスタが単層あるいは多層に形成されたデバイス層８０と、測温抵抗体としての金属配線膜１０１と、絶縁層としてのポリイミド膜１０４ａと、ヒータとしての金属配線膜１０２と、絶縁層としてのポリイミド膜１０４ｂと、金属配線膜１０１及びデバイス層８０を実装基板に電気的に接続するための電極１０３と、保護層としてのポリイミド膜１０４ｃと、が順次積層されてなる。
【００１７】
図２に、金属配線膜１０１の配線パターンの一例を示す。図２に示すように、金属配線膜１０１は、方形に蛇行する独立したＰｔ配線が、３×３のマトリクス状に分画された領域にそれぞれ形成されている。ここでは、各Ｐｔ配線はそれぞれ配線の両端に２つずつ、計４つの端子１０１１を有しており、端子１０１１は電極１０３に接続される。このように、各配線の電気抵抗はいわゆる４端子法により測定できる。なお、白金の抵抗温度係数（３．９×１０−３／Ｋ）であり、温度によって抵抗値が変化するため、Ｐｔ配線の各領域における温度を測定することが可能である。
【００１８】
後述の通り、半導体チップ１を他の実装基板に実装する際には、ヒータとしての金属配線膜１０２を発熱させることにより、固着材料を溶かして半導体チップを実装基板と接続させる。測温抵抗体としての金属配線膜１０１を設けて、温度を計測しながらヒータとしての金属配線膜１０２を発熱させることにより、より精確に金属配線膜１０２の温度を制御することができるようになる。即ち、固着材料が溶ける温度であって、デバイス層８０が熱によりダメージを受けない温度に制御できるようになる。
【００１９】
なお、ここでは各領域で独立したＰｔ配線を設けた構成としているが、金属配線膜１０１が一つの連続した配線からなる構成としてもよいし、連続した配線を途中から分岐させ、端子を設けてもよい。
【００２０】
また、金属配線膜１０１に使用する金属材料としては、温度と電気抵抗の線形成に優れていることから特に白金を利用することが望ましいが、これに限らず、例えばニッケル、銅などを利用してもよい。
【００２１】
金属配線膜１０２は、ヒータとして利用可能な金属の配線パターンが形成されたものである。金属配線膜１０２は電磁波の輻射により発熱する。図３に、金属配線膜１０２の配線パターンの一例を示す。図３に示すように、金属配線膜１０２は、コイル形状（渦巻状）のＮｉ配線パターンである。なお、本実施例では金属配線膜の形状を四角形が徐々に大きくなる渦巻状としたが、円が徐々に大きくなるような渦巻状であってもよい。
【００２２】
金属配線膜１０２は、面積、巻き数、配線長を変えることにより、自己インダクタンスを固有の値に設定することができ、厚さ、配線間隔、配線長を変えることにより、キャパシタンスを固有の値に設定することができる。自己インダクタンス、キャパシタンスを固有の値に設定することにより、金属配線膜１０２の共振周波数を固有の値に設定することができ、金属配線膜１０２の共振周波数と同程度の電磁波を輻射することにより、金属配線膜１０２発熱させることができる。
【００２３】
また、金属配線膜１０２に使用する金属材料は上記に限らず、高い電気抵抗、パターニング性、高温耐久性を有する金属、例えば、ニッケルクロム系合金、ニッケルクロムアルミニウム系合金、銅、銅マンガン、銅ニッケル、鉄クロム系合金、タングステンなどを利用してもよい。
【００２４】
図４に、電極１０３の一例を示す。電極１０３は、金属配線膜１０１及び金属配線膜１０２と電気的に接続される、外部接続用の電極である。ここでは、外部接続用電極１０３１が金属配線膜１０１の端子１０１１と、外部接続用電極１０３２が金属配線膜１０２の有する端子１０２１と接続される。
【００２５】
電極１０３上には、ポリイミド膜１０４ｃが保護層として形成されており、ポリイミド膜１０４ｃには、後述する基板１１１や他の半導体チップと電極１０３（金属配線膜１０１）を接続するための開口２１、及び基板１１１と電極１０３（金属配線膜１０２）を接続するための開口２２が設けられている。
【００２６】
さらに、絶縁層として、金属配線膜１０１と金属配線膜１０２の間にポリイミド膜１０４ａが、金属配線膜１０２と電極１０３の間にポリイミド膜１０４ｂが設けられている。ポリイミド膜１０４ａ及び１０４ｂには、共にデバイス層の端子と電極１０３とを接続するための開口１１、金属配線膜１０１と電極１０３とを接続するための開口１２が形成されている。
【００２７】
（半導体チップの製造方法）
次に、半導体チップ１の製造方法について、図５（ａ）〜図５（ｃ）を用いて説明する。図５（ａ）〜図５（ｃ）は、本発明の第１の実施形態にかかる半導体チップ１の製造方法の過程を示す遷移図である。
【００２８】
（ａ）まず、シリコン基板１００の一方の面に、トランジスタや配線からなるデバイス層を形成し、図示しないシリコン酸化膜を成長させる。シリコン酸化膜は、９００℃程度のスチーム雰囲気下でシリコンと酸素を反応させるような、一般的な方法で形成すればよい。そして、シリコン酸化膜上に、プラチナ配線パターンを有する金属配線膜１０１をリフトオフ法により形成する。具体的には、まずシリコン酸化膜上にパターニングされたレジストを形成し、ＰｔＯ膜１０１ａ、Ｐｔ膜１０１ｂ、ＴｉＯ膜１０１ｃを順次蒸着する。そして、レジストを除去して図２に示す配線パターンを完成させる。
【００２９】
なお、ＰｔＯ膜１０１ａはシリコン酸化膜と、ＴｉＯ膜１０１ｃはポリイミド膜１０４ａとの密着性を向上させるために、それぞれＰｔ膜１０１ｂに対して１／１００程度の膜圧で設けた。
【００３０】
（ｂ）次に、絶縁層として、金属配線膜１０１の両端を覆い、端子１０１１部分を開口させた膜厚約５μｍのポリイミド膜１０４ａを形成する。そして、ポリイミド膜１０４ａ上に、ニッケル配線パターンを有する金属配線膜１０２を形成する。例えば、Ｃｒ膜及びＣｕ膜の積層膜をシード膜として、レジストのフォトリソグラフィ及びＮｉ電気めっきを併用するセミアディティブ法を用いることにより、図３に記載の配線パターンを有する金属配線膜１０２を形成することができる。さらに、金属配線膜１０２の両端を覆い、端子１０１１及び端子１０２１部分を開口させたポリイミド膜１０４ｂを形成する。
【００３１】
（ｃ）そして最後に、ポリイミド膜１０４ｂ上に、セミアディティブ法により図４に記載の外部接続用の電極１０３を形成し、後述する実装基板等と電極１０３を接続するための開口を有する保護層としてのポリイミド膜１０４ｃを形成することで、図１に記載の半導体チップ１を得ることができる。
【００３２】
なお、本発明は、上記第１の実施形態にかかる半導体チップに制限されるものではなく、本発明の技術的思想の範囲内で様々な変形が可能である。
【００３３】
例えば、測温抵抗体、及びヒータは、どのような位置関係で配置されていてもよい。
【００３４】
また、測温抵抗体、ヒータ、及び電極は、シリコン基板の同一面内（同一層）に形成してもよい。
【００３５】
さらに、配線の温度と電気抵抗の関係を明らかにしておくことで、ヒータと測温抵抗体を一つの配線で兼ねることもできる。すなわち、配線に接続した電源から電力を供給すると同時に電気抵抗を測定すれば、別途配線を設けずとも発熱する配線自身の温度を測定することが可能となる。これにより、本発明の半導体チップの構造を大幅に簡素化することができる。
【００３６】
なお、ヒータとしての金属配線膜１０２のみを備え、ヒータ配線に供給する電力とチップ温度の関係を明確化しておくことで、ある程度正確なチップ温度制御が可能となるため、より簡素な構成とすることができる。
【実施例２】
【００３７】
図６に、本発明の実施例２にかかる半導体チップ２の断面図を示す。半導体チップ２は、測温抵抗体としての金属配線膜３０１とヒータとしての金属配線膜３０２とが、同じ面内の酸化膜上に形成され、金属配線膜３０１及び金属配線膜３０２の両端を覆うように、金属配線膜３０１と電極１０３とを接続するための開口３１及び金属配線膜３０２と電極１０３とを接続するための開口３２を有するポリイミド膜３０４が設けられている。
【００３８】
このような構成によれば、絶縁層としての２つのポリイミド膜（ポリイミド膜１０４ａ及びポリイミド膜１０４ｂ）を１つのポリイミド膜３０４で実現できるため、半導体チップ１に比べて層数を減少させ、より低コストに、簡便な方法で半導体チップを製造することが可能である。
【実施例３】
【００３９】
図７に、本発明の実施例３にかかる半導体チップ３の断面図を示す。半導体チップ３は、測温抵抗体とヒータの機能を兼ねる金属配線膜４０２のみが形成され、金属配線膜４０２の両端を覆うように、金属配線膜４０２と電極１０３とを接続するための開口４１及び４２を有するポリイミド膜４０４が設けられている。なお、金属配線膜４０２には、例えば、図２に示すようなＮｉ配線を利用することができる。このような半導体チップ４を後述する基板１１１に実装し、両端の端子に電源と電圧計を接続することで、Ｎｉ配線に流れる電流を制御するとともに、ニッケルの抵抗温度係数（６．３Ｋ×１０−３／Ｋ）からＮｉ配線の各領域における温度を測定することが可能である。もちろん、Ｎｉ配線に替えて、例えばＣｕ配線を利用してもよい。その場合には、銅の抵抗温度係数（４．３×１０−３／Ｋ）を利用すればよい。
【００４０】
このような構成の半導体チップ４によれば、半導体チップ１に比べてポリイミド膜及び金属配線膜をそれぞれ１つずつ省略できるため、製造プロセスの簡素化と、製造コストの大幅な低減が可能である。
【実施例４】
【００４１】
図８に、本発明の実施例４にかかる半導体チップ４の断面図を示す。半導体チップ４は、ヒータとしての金属配線膜３０２が形成され、金属配線膜３０２の両端を覆うように、金属配線膜３０２と電極１０３とを接続するための開口３２を有するポリイミド膜３０４が設けられている。
【００４２】
このような構成によれば、絶縁層としての２つのポリイミド膜（ポリイミド膜１０４ａ及びポリイミド膜１０４ｂ）を１つのポリイミド膜３０４で実現できるため、半導体チップ１に比べて層数を減少させ、より低コストに、簡便な方法で半導体チップを製造することが可能である。
【００４３】
ここから、実施例１乃至４にかかる半導体チップの実装方法、半導体チップの作製方法、実装部材の修復方法について説明する。以下、実施例１にかかる半導体チップ１について説明するが、実施例２乃至４にかかる半導体チップ２−４についても同様である。
【００４４】
＜半導体チップの実装方法＞
半導体チップ１を基板１１１に実装する方法について説明する。図９は、半導体チップ１と実装基板１１１が、固着材料としてのはんだボール１０５を挟んで搭載されたものの断面図である。半導体チップ１のヒータは、その共振周波数が１３．５６ＭＨｚとしている。
図１０に外部アンテナ８０１と搬送波制御装置８０２の模式図を示す。搬送波制御装置は外部アンテナからさまざまな周波数帯域の電磁波が放出するよう、電源と制御装置を兼ねている。
【００４５】
図９において、半導体チップ１と実装基板１１１の電極は位置あわせは正確にされているものの、電気的に接続されてはいない状態である。半導体チップ１の直上に搬送波制御装置と接続したコイルアンテナを接近させ、半導体チップ１のコイルの共振周波数１３．５６ＭＨｚと同程度の電磁波を輻射させることで半導体チップ１のコイルに起電力が生じる。起電力による電流はコイルの電気抵抗Rによりジュール熱を生じることから、半導体チップ４は均一に加熱され、はんだの融点以上の温度となったときはんだボールが溶融する。搬送波制御装置により電磁波輻射を止めることで、半導体チップ１は室温に戻り、この過程ではんだボールは凝固し、半導体チップ１は実装基板１１１に実装される。
【００４６】
＜半導体チップ積層体の作製方法＞
図１１を用いて複数の半導体チップ１を積層させた半導体チップ積層体５を作製する方法について説明する。図１１は、第１の半導体チップ１、第２の半導体チップ１、第３の半導体チップ１がはんだボールを挟んで置かれたものの断面図である。なお、半導体チップ積層体５は、例えば、半導体チップ１の電極領域にスルーホール５０１を形成して導通をとり、電極表面はスズめっきを形成している。位置あわせは正確にされているものの、チップ１の電極同士は電気的に接続されてはいない状態である。
【００４７】
また第１の半導体チップに設けたヒータ配線の共振周波数f1、第２の半導体チップに設けたヒータ配線の共振周波数f2、第３の半導体チップに設けたヒータ配線の共振周波数f3は、いずれも１３．５６ＭＨｚ近傍ではあるもののf1≠f2≠f3となるよう設計したものである。即ち、複数の半導体チップのうち、少なくとも２つにおいて、共振周波数を異なるように設計した。
【００４８】
この設計において、共振周波数ｆ０は一般的に、
【数１】
2012049338.tif 000003
と表される。ここで、半導体チップ１のコイル状ヒータ配線１０２を形成する面積、巻き数、配線長により半導体チップアンテナの自己インダクタンスL_chipを設定し、またコイル状ヒータ配線の厚さ、配線間隔や配線長により半導体チップのコイル状ヒータ配線１０２のキャパシタンスC_chipを設定することができる。自己インダクタンスL_chipとキャパシタンスC_chipと設定することにより、共振周波数f0_chipを設定する。
【００４９】
ここで、f0_chipは以下のとおりに表される。
【数２】
2012049338.tif 000004
【００５０】
また、搬送波制御装置およびこれと接続されたコイルアンテナの共振周波数については、自己インダクタンスL_rwおよびキャパシタンスC_rwを有するコイルアンテナに対し、可変キャパシタンスC_valとスイッチを直列に接続した回路を搬送波制御装置の内部にコイルアンテナと並列となるように設けた。スイッチによりアンテナの合成キャパシタンスC_com（ここで、C_com=C_rw+C_val）を設定することで、コイルアンテナからの搬送波の共振周波数は以下の式に示されるように制御される。
【数３】
2012049338.tif 000005
【００５１】
キャパシタンスC_valとスイッチを直列に接続した回路を複数設けることにより、コイルアンテナからの搬送波の共振周波数を多段階で制御することも可能である。このように、コイルアンテナからの搬送波の共振周波数をf1、f2、f3に制御することにより、第１の半導体チップ１、第２の半導体チップ１、第３1の半導体チップ１をそれぞれ別個に加熱することができる。
【００５２】
即ち、搬送波制御装置と接続されたコイルアンテナを近接させ、周波数f1の電磁波を輻射させることで第１の半導体チップ１を選択的に加熱させることができる。これにより、半導体チップ１は実装基板１１１に実装される。搬送波制御装置の制御によりアンテナから周波数f2を放射することで第２の半導体チップ１と第１の半導体チップを接続した。また、第２の半導体チップ１と第１の半導体チップを接続する際、第１の半導体チップの測温抵抗体により第１のチップの温度をモニタしつつ第２のチップを加熱することで、第１のチップへの過剰な加熱を抑制することが可能となった。同様に、周波数f3の放射により第３の半導体チップ１と第２の半導体チップを接続した。このように、コイルアンテナからの電磁波の周波数を制御することで、特定の半導体チップの実装を実現できる。
【００５３】
＜実装部材の修復方法＞
半導体パッケージが製品として長期稼動した際に懸念される接続部の実装信頼性の低下を修復する方法について説明する。
【００５４】
図１２は、図１１に示した３次元積層チップの接続部の一例を示したものである。半導体チップのスルーホールは銅めっきで充填されている。これに接続された電極のうち、片面の電極の表面にはニッケルとスズのめっき膜が逐次形成されている。他方の面の電極にはニッケルのめっき膜の上に金のバンプが形成されている。
【００５５】
チップ間にエポキシ系Ｂステージ樹脂フィルム８５１をはさみつつ位置あわせしながら、こうした半導体チップを複数積層する。エポキシ系Ｂステージ樹脂フィルム８５１は、エポキシ系Ｂステージフィルムに熱可塑性樹脂を予め混錬したものである。
【００５６】
このような半導体チップ積層体を、実施例１に示した方法で加熱することで、スズ系合金により電極間を接続するとともにエポキシ系材料でのチップ間充填により、図１２に示す半導体パッケージを作製した。
【００５７】
このような半導体パッケージを製品として長期間稼動させた際、構成部材の熱膨張率の違いにより応力が生じる。これにより、エポキシ系充填材ではワレが、チップとの界面で剥離がそれぞれ進行する。稼動によるチップの熱を逃がす経路が減少するなど、実装信頼性を損ねる場合がある。
【００５８】
エポキシ系Ｂステージ樹脂フィルム８５１を半導体チップ間に挟みつつ積層しておき、製品のライフサイクル中にチップに設けたヒータ配線にこのヒータ配線の共振周波数を含む電磁波を実施例１に記載の方法で適宜照射することにより、熱可塑性樹脂によりパッケージの応力を緩和させるとともにエポキシ系充填材でのワレやチップ界面剥離を再充填させることができる。
【００５９】
これによれば、半導体パッケージの長期信頼性を向上させることができる。
【００６０】
なお、上記の実施形態は、本発明の要旨を例示することを意図し、本発明を限定するものではない。多くの代替物、修正、変形例は当業者にとって明らかである。
【符号の説明】
【００６１】
１〜４：半導体チップ、５：半導体チップ積層体、８０：デバイス層、１００：シリコン基板、１０１：金属配線膜、１０１１：端子、１０１ａ：ＰｔＯ膜、１０１ｂ：Ｐｔ膜、１０１ｃ：ＴｉＯ膜、１０２：金属配線膜、１０２１：端子、１０３：電極、１０３１・１０３２：外部接続用電極、１０４ａ〜１０４ｃ：ポリイミド膜、１０５：はんだボール、１１・１２：開口、１１１：基板、３０１・３０２・４０２：金属配線膜、３０４・４０４：ポリイミド膜、２１・２２：開口、５０１：スルーホール、８０１：外部コイルアンテナ、８０２：搬送波制御装置、８５１：エポキシ系Ｂステージ樹脂フィルム
【図１】
2012049338.tif 000006
【図２】
2012049338.tif 000007
【図３】
2012049338.tif 000008
【図４】
2012049338.tif 000009
【図５】
2012049338.tif 000010
【図６】
2012049338.tif 000011
【図７】
2012049338.tif 000012
【図８】
2012049338.tif 000013
【図９】
2012049338.tif 000014
【図１０】
2012049338.tif 000015
【図１１】
2012049338.tif 000016
【図１２】
2012049338.tif 000017