(57)【要約】【課題】  サブキャリア数が変化した場合でも対応可能なＯＦＤＭの有効サブキャリア対応のインタリーブ・デインタリーブ方法及び無線通信装置を提供する。【解決手段】  ＯＦＤＭ方式における変復調用の符号化・復号化で用いられるインタリーブ方法・デインタリーブ方法であって、インタリーブ３とデインタリーブ２０で、使用するサブキャリア数を示す使用サブキャリア情報に基づいて、有効サブキャリア数に応じたメモリ３３，４３の最大有効領域をライトアドレス生成部３１，４１とリードアドレス生成部３２，４２が特定して、当該領域の範囲内でデータのライトとリードを行うようアドレス制御を行うインタリーブ・デインタリーブ方法及び無線通信装置である。【選択図】        図４
2012049843.tif 000002
【特許請求の範囲】
【請求項１】
直交周波数分割多重方式における変調用の符号化で用いられるインタリーブ方法であって、
使用するサブキャリア数を示す使用サブキャリア情報に基づいて、当該使用するサブキャリア数に応じてメモリの最大有効領域を特定し、当該最大有効領域内にデータがライトされるようアドレス制御を行い、当該最大有効領域内からデータがリードされるようアドレス制御を行うことを特徴とするインタリーブ方法。
【請求項２】
直交周波数分割多重方式における復調用の復号化で用いられるデインタリーブ方法であって、
使用するサブキャリア数を示す使用サブキャリア情報に基づいて、当該使用するサブキャリア数に応じてメモリの最大有効領域を特定し、当該最大有効領域内にデータがライトされるようアドレス制御を行い、当該最大有効領域内からデータがリードされるようアドレス制御を行うことを特徴とするデインタリーブ方法。
【請求項３】
直交周波数分割多重方式における変調用の符号化でメモリへのアドレス制御を行ってインタリーブ処理を行うインタリーブ部と、直交周波数分割多重方式における復調用の復号化でメモリへのアドレス制御を行ってデインタリーブ処理を行うデインタリーブ部とを備える無線通信装置であって、
受信信号から推定された等化誤差情報を基に妨害を受けているサブキャリアを検出し、妨害サブキャリア検出情報として出力する等化誤差検出部と、
前記妨害サブキャリア検出情報を入力し、使用するサブキャリアを決定して使用するサブキャリア数を示す使用サブキャリア情報を出力する使用サブキャリア決定部とを有し、
前記インタリーブ部は、前記使用サブキャリア情報に基づいて、当該使用するサブキャリア数に応じてインタリーブ用のメモリの最大有効領域を特定し、当該最大有効領域内にデータがライトされるようアドレス制御を行い、当該最大有効領域内からデータがリードされるようアドレス制御を行い、
前記デインタリーブ部は、前記使用サブキャリア情報に基づいて、当該使用するサブキャリア数に応じてデインタリーブ用のメモリの最大有効領域を特定し、当該最大有効領域内にデータがライトされるようアドレス制御を行い、当該最大有効領域内からデータがリードされるようアドレス制御を行うものであることを特徴とする無線通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＯＦＤＭ（Orthogonal Frequency Division Multiplexing：直交周波数分割多重）変復調用の符号化・復号化で用いられるインタリーブ・デインタリーブ方法に係り、特に、有効サブキャリア数の変化に対応したメモリアドレス制御を実現するインタリーブ・デインタリーブ方法及び無線通信装置に関する。
【背景技術】
【０００２】
［従来の技術］
従来、ＯＦＤＭの変調用の符号化においてインタリーブのメモリアドレス制御が行われ、復調用の復号化においてデインタリーブのメモリアドレス制御が行われている。
【０００３】
［従来のインタリーブの構成：図７］
従来のインタリーブの構成について図７を参照しながら説明する。図７は、従来のインタリーブの構成ブロック図である。
従来のインタリーブは、図７に示すように、ライトアドレス生成部７１と、リードアドレス生成部７２と、メモリ７３とを備えている。
【０００４】
ライトアドレス生成部７１は、外部から入力されるイネーブル信号ＯＮの受信タイミングでメモリ７３にデータを書き込むためのライトアドレスを生成し、メモリ７３に出力する。
【０００５】
リードアドレス生成部７２は、外部から入力されるイネーブル信号ＯＦＦの受信タイミングでメモリ７３からデータを読み出すためのリードアドレスを生成し、メモリ７３に出力する。
【０００６】
メモリ７３は、ライトアドレス生成部７１からのライトアドレスを入力し、当該ライトアドレスに外部から入力されるデータを書き込み、リードアドレス生成部７２からのリードアドレスを入力し、当該リードアドレスからデータを読み出し、外部に出力する。
インタリーブの場合、ライトアドレスはメモリ７３の行方向（ｘ方向）に順に生成され、リードアドレスはメモリ７３の列方向（ｙ方向）に生成されるようになっている。
【０００７】
［従来のインタリーブの処理：図８］
次に、従来のインタリーブの処理について図８を参照しながら説明する。図８は、従来のインタリーブのフローチャートである。
従来のインタリーブの処理は、図８に示すように、ライトアドレス生成部７１とリードアドレス生成部７２は、共に、イネーブル信号ＯＮ（１）であるか否か判定し（EN：１）（Ｓ２０１）、ＯＮ（１）であれば（EN＝１）、ライトアドレス生成部７１がライト処理を開始し、ＯＮ（１）でなければ（EN≠１つまりEN＝０）、リードアドレス生成部７２がリード処理を開始する。
【０００８】
リード処理は、まずライトアドレス（WADDR）がメモリの最大アドレス（MMAX）であるか否かを判定し（WADDR：MMAX）（Ｓ２０２）、MMAXでなければ（WADDR≠MMAX）、ライトアドレスを更新し（WADDR←WADDR＋１）、メモリ７３に出力する（Ｓ２０３）。そして、メモリ７３が更新されたライトアドレスに、入力されたデータを書き込む（MEM［WADDR］←DATA）（Ｓ２０４）。
【０００９】
また、判定処理Ｓ２０２で、ライトアドレスが最大アドレスであれば（WADDR＝MMAX）、ライトアドレスをリセットし（WADDR←０）（Ｓ２０５）、イネーブル信号をＯＦＦ（０）として（EN←０）、リードイネーブル信号をＯＮ（１）にする（REN←１）（Ｓ２０６）。
【００１０】
また、判定処理Ｓ２０１で、イネーブル信号をＯＦＦ（０）の場合（EN＝０）、ライトイネーブル信号がＯＮ（１）であるか否かを判定する（REN：１）（Ｓ２０７）。ライトイネーブル信号がＯＮ（１）の場合（REN＝１）、リードアドレスを更新し（RADDR←RADDRX＋RADDRY）（Ｓ２０８）、データリードを行う（DATA_o←MEM［RADDR］）（Ｓ２０９）。
【００１１】
次に、リードアドレス（列）を更新する（RADDRY←RADDR＋45）（Ｓ２１０）。ここで、「＋４５」としているのは、１行のアドレスが４５個あるため、「４５」を加算することで、１列更新されることになる。
【００１２】
そして、リードアドレス（列）が最大アドレス（MAX）以上になったか否かを判定し（RADDRY：MAX）、以上になっていなければ（RADDRY＜MAX）、処理を終了し、以上になったならば（RADDRY≧MAX）、リードアドレス（行、列）を更新する（RADDRX←RADDRX＋１，RADDRY←０）（Ｓ２１２）。
【００１３】
次に、リードアドレス（行）が最大（MAX）になったか否かを判定し（RADDRX：MAX）（Ｓ２１３）、最大でなければ（RADDRX≠MAX）、処理を終了する。最大であれば（RADDRX＝MAX）、リード関連信号をリセットする（Ｓ２１４）。具体的には、リードイネーブル信号をＯＦＦ（０）にし（REN←０）、リードアドレス（行、列）をリセットし（RADDRX←０，RADDRY←０）、処理を終了する。
また、判定処理Ｓ２０７で、リードイネーブル信号がＯＮ（１）ではない場合、つまりＯＦＦ（０）の場合（REN＝０）、リードアドレスをリセットし（RADDR←０）（Ｓ２１５）、処理を終了する。
【００１４】
［従来のデインタリーブの構成：図９］
従来のデインタリーブの構成について図９を参照しながら説明する。図９は、従来のデインタリーブの構成ブロック図である。
従来のデインタリーブは、図９に示すように、ライトアドレス生成部９１と、リードアドレス生成部９２と、メモリ９３とを備えている。
【００１５】
ライトアドレス生成部９１は、外部から入力されるイネーブル信号ＯＮの受信タイミングでメモリ９３にデータを書き込むためのライトアドレスを生成し、メモリ９３に出力する。
【００１６】
リードアドレス生成部９２は、外部から入力されるイネーブル信号ＯＦＦの受信タイミングでメモリ９３からデータを読み出すためのリードアドレスを生成し、メモリ９３に出力する。
【００１７】
メモリ９３は、ライトアドレス生成部９１からのライトアドレスを入力し、当該ライトアドレスに外部から入力されるデータを書き込み、リードアドレス生成部９２からのリードアドレスを入力し、当該リードアドレスからデータを読み出し、外部に出力する。
デインタリーブの場合、ライトアドレスはメモリ９３の列方向（ｙ方向）に順に生成され、リードアドレスはメモリ９３の行方向（ｘ方向）に生成されるようになっている。
【００１８】
［従来のデインタリーブの処理：図１０］
次に、従来のデインタリーブの処理について図１０を参照しながら説明する。図１０は、従来のデインタリーブのフローチャートである。
従来のデインタリーブの処理は、図１０に示すように、ライトアドレス生成部９１とリードアドレス生成部９２は、共に、イネーブル信号ＯＮ（１）であるか否か判定し（EN：１）（Ｓ４０１）、ＯＮ（１）であれば（EN＝１）、ライトアドレス生成部９１がライト処理を開始し、イネーブル信号ＯＮ（１）でなければ（EN≠１つまりEN＝０）、リードアドレス生成部９２がリード処理を開始する。
【００１９】
ライト処理は、まずライトアドレスを更新し（WADDR←WADDRX＋WADDRY）（Ｓ４０２）、データライトを行う（MEM［WADDR］←DATA）（Ｓ４０３）。そして、ライトアドレス（列）を更新する（WADDRY←WADDRY＋45）（Ｓ４０４）。ここで、「＋４５」としているのは、１行のアドレスが４５個あるため、「４５」を加算することで、１列更新されることになる。
【００２０】
次に、ライトアドレス（列）がメモリの最大アドレス（MMAX）以上となったか否かを判定し（WADDRY：MMAX）（Ｓ４０５）、MMAX未満であれば（WADDRY＜MMAX）、処理を終了する。また、MMAX以上であれば（WADDRY≧MMAX）、ライトアドレス（行、列）を更新する（WADDRX←WADDRX＋１， WADDRY←０）（Ｓ４０６）。
【００２１】
次に、ライトアドレス（行）がメモリの行方向の最大アドレス（MAX）になったか否か判定し（WADDRX：MAX）（Ｓ４０７）、最大アドレス（MAX）になっていなければ（WADDRX≠MAX）、処理を終了する。最大アドレス（MAX）になったならば（WADDRX＝MAX）、ライト関連信号をリセットする（Ｓ４０８）。具体的には、イネーブル信号をＯＦＦ（０）にし（EN←０）、リードイネーブル信号をＯＮ（１）にし（REN←１）、ライトアドレス、ライトアドレス（行、列）をリセットする（WADDR←０，WADDRX←０，WADDRY←０）（Ｓ４０８）。
【００２２】
また、判定処理Ｓ４０１でイネーブル信号がＯＮ（１）でない場合（EN＝０）、リードイネーブル信号がＯＮ（１）であるか否かを判定する（REN：１）（Ｓ４０９）。リードイネーブル信号がＯＮであれば（REN＝１）、リードアドレスを更新し（RADDR←RADDR＋１）（Ｓ４１０）、データリードを行い（DATA_o←MEM［RADDR］）（Ｓ４１１）、処理を終了する。
【００２３】
また、判定処理Ｓ４０９で、リードイネーブル信号ＯＦＦ（０）の場合（REN＝０）、リード関連信号をリセットする（Ｓ４１２）。具体的には、リードアドレスをリセット（RADDR←０）し、リードイネーブル信号をＯＦＦ（０）にし（REN←０）、処理を終了する。
【００２４】
［関連技術］
尚、関連する先行技術として、特開２０１０−１５４４１７号公報「無線通信システム、無線通信方法、及び無線送受信装置」（株式会社日立国際電気）［特許文献１］がある。
特許文献１には、無線送受信装置において、妨害サブキャリア検出部９が各サブチャネルの伝送路状況を推定し、チャネル制御部１０が各サブチャネルの伝送路状況に基づいて複数のサブチャネルの中から使用するサブチャネルを選択し、選択されたサブチャネルの情報を相手局に送信することが示されている。
【先行技術文献】
【特許文献】
【００２５】
【特許文献１】特開２０１０−１５４４１７号公報
【発明の概要】
【発明が解決しようとする課題】
【００２６】
しかしながら、従来のＯＦＤＭの変調用の符号化におけるインタリーブ及び復調用の復号化におけるデインタリーブの方法では、サブキャリア数が固定の場合に適用できるものであり、サブキャリア数を変化させた場合に対応できないという問題点があった。
【００２７】
本発明は上記実情に鑑みて為されたもので、サブキャリア数が変化した場合でも対応可能なＯＦＤＭの有効サブキャリア対応のインタリーブ・デインタリーブ方法及び無線通信装置を提供することを目的とする。
【課題を解決するための手段】
【００２８】
上記従来例の問題点を解決するための本発明は、直交周波数分割多重方式における変調用の符号化で用いられるインタリーブ方法であって、使用するサブキャリア数を示す使用サブキャリア情報に基づいて、当該使用するサブキャリア数に応じてメモリの最大有効領域を特定し、当該最大有効領域内にデータがライトされるようアドレス制御を行い、当該最大有効領域内からデータがリードされるようアドレス制御を行うことを特徴とする。
【００２９】
本発明は、直交周波数分割多重方式における復調用の復号化で用いられるデインタリーブ方法であって、使用するサブキャリア数を示す使用サブキャリア情報に基づいて、当該使用するサブキャリア数に応じてメモリの最大有効領域を特定し、当該最大有効領域内にデータがライトされるようアドレス制御を行い、当該最大有効領域内からデータがリードされるようアドレス制御を行うことを特徴とする。
【００３０】
本発明は、直交周波数分割多重方式における変調用の符号化でメモリへのアドレス制御を行ってインタリーブ処理を行うインタリーブ部と、直交周波数分割多重方式における復調用の復号化でメモリへのアドレス制御を行ってデインタリーブ処理を行うデインタリーブ部とを備える無線通信装置であって、受信信号から推定された等化誤差情報を基に妨害を受けているサブキャリアを検出し、妨害サブキャリア検出情報として出力する等化誤差検出部と、妨害サブキャリア検出情報を入力し、使用するサブキャリアを決定して使用するサブキャリア数を示す使用サブキャリア情報を出力する使用サブキャリア決定部とを有し、インタリーブ部は、使用サブキャリア情報に基づいて、当該使用するサブキャリア数に応じてインタリーブ用のメモリの最大有効領域を特定し、当該最大有効領域内にデータがライトされるようアドレス制御を行い、当該最大有効領域内からデータがリードされるようアドレス制御を行い、デインタリーブ部は、使用サブキャリア情報に基づいて、当該使用するサブキャリア数に応じてデインタリーブ用のメモリの最大有効領域を特定し、当該最大有効領域内にデータがライトされるようアドレス制御を行い、当該最大有効領域内からデータがリードされるようアドレス制御を行うものであることを特徴とする。
【発明の効果】
【００３１】
本発明によれば、使用するサブキャリア数を示す使用サブキャリア情報に基づいて、当該使用するサブキャリア数に応じてメモリの最大有効領域を特定し、当該最大有効領域内にデータがライトされるようアドレス制御を行い、当該最大有効領域内からデータがリードされるようアドレス制御を行うインタリーブ方法としているので、有効サブキャリア数の変化に対応できる効果がある。
【００３２】
本発明によれば、使用するサブキャリア数を示す使用サブキャリア情報に基づいて、当該使用するサブキャリア数に応じてメモリの最大有効領域を特定し、当該最大有効領域内にデータがライトされるようアドレス制御を行い、当該最大有効領域内からデータがリードされるようアドレス制御を行うデインタリーブ方法としているので、有効サブキャリア数の変化に対応できる効果がある。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施の形態に係る無線通信装置の送信部の構成ブロック図である。
【図２】本発明の実施の形態に係る無線通信装置の受信部の構成ブロック図である。
【図３】本発明の実施の形態に係るインタリーブの構成ブロック図である。
【図４】本発明の実施の形態に係るインタリーブのフローチャートである。
【図５】本発明の実施の形態に係るデインタリーブの構成ブロック図である。
【図６】本発明の実施の形態に係るデインタリーブのフローチャートである。
【図７】従来のインタリーブの構成ブロック図である。
【図８】従来のインタリーブのフローチャートである。
【図９】従来のデインタリーブの構成ブロック図である。
【図１０】従来のデインタリーブのフローチャートである。
【発明を実施するための形態】
【００３４】
本発明の実施の形態について図面を参照しながら説明する。
［実施の形態の概要］
本発明の実施の形態に係るインタリーブ方法は、直交周波数分割多重方式における変調用の符号化で用いられるインタリーブ方法であって、使用するサブキャリア数を示す使用サブキャリア情報に基づいて、有効サブキャリア数に応じたメモリの最大有効領域をライトアドレス生成部とリードアドレス生成部が特定して、当該領域の範囲内でデータのライトとリードを行うようアドレス制御をしているので、有効サブキャリア数の変化に対応できる効果がある。
【００３５】
本発明の実施の形態に係るデインタリーブ方法は、直交周波数分割多重方式における復調用の復号化で用いられるデインタリーブ方法であって、使用するサブキャリア数を示す使用サブキャリア情報に基づいて、有効サブキャリア数に応じたメモリの最大有効領域をライトアドレス生成部とリードアドレス生成部が特定して、当該領域の範囲内でデータのライトとリードを行うようアドレス制御をしているので、有効サブキャリア数の変化に対応できる効果がある。
【００３６】
［無線通信装置（送信部）：図１］
本発明の実施の形態に係る無線通信装置について図１、図２を参照しながら説明する。図１は、本発明の実施の形態に係る無線通信装置の送信部の構成ブロック図であり、図２は、本発明の実施の形態に係る無線通信装置の受信部の構成ブロック図である。
本発明の実施の形態に係る無線通信装置（本装置）の送信部は、図１に示すように、使用サブキャリア決定部１と、フレーム生成部２と、インタリーブ３と、サブキャリア変調部４と、シリアル／パラレル変換部５と、使用サブキャリア制御部６と、並び替え部７と、フーリエ逆変換部８と、Ｄ／Ａ変換部９と、送信側周波数変換部１０と、電力増幅器１１とを基本的に有している。
【００３７】
［送信部の各部］
本装置の送信部の各部について具体的に説明する。
使用サブキャリア決定部１は、送信部と受信部の双方で用いられる構成であり、１つの回路で共用としている。
使用サブキャリア決定部１は、受信部の等化誤差検出部１４で検出された妨害サブキャリア検出情報を基に使用サブキャリアを決定し、使用サブキャリア情報としてフレーム生成部２、インタリーブ３及び並び替え部７に通知する。
【００３８】
フレーム生成部２は、受信側に送信したいデータの前に、受信側での同期処理に用いられるプリアンブル信号、送信側で並び替えたサブキャリアを元の並びに戻すための並び替え初期パターン、使用サブキャリア情報を付加して付加情報としてフレーム化を行い、インタリーブ３に出力する。
使用サブキャリア情報は、使用サブキャリア決定部１から通知され、フレーム生成部２が付加情報に組み込むようになっている。
【００３９】
インタリーブ３は、本発明の特徴部分であり、フレーム生成部２から入力されたフレーム化されたデータについて、使用サブキャリアに応じたインタリーブ処理を行い、サブキャリア変調部４に出力するものである。
インタリーブの構成とインタリーブの処理フローは後述する。
【００４０】
サブキャリア変調部４は、インタリーブ３から出力されたデータについて、ＯＦＤＭの各サブキャリアを変調し、シリアル／パラレル変換部５に出力する。
シリアル／パラレル変換部５は、サブキャリア変調部４からのデータをシリアル／パラレル変換を行い、使用サブキャリア制御部６に出力する。
【００４１】
使用サブキャリア制御部６は、使用するサブキャリアの情報等に基づいてデータの再配置を行うものであるが、本実施の形態では再配置の必要がないため、シリアル／パラレル変換部５からの出力を並び替え部７に出力する。
【００４２】
並び替え部７は、使用サブキャリア制御部６から出力されたデータを並び替え初期パターンと使用サブキャリア情報を基に並び替えを行い、フーリエ逆変換部８に出力する。
具体的には、並び替え部７は、並び替え初期パターンに従って並び替えを行うが、不使用のサブキャリアがある場合に、当該不使用のサブキャリアにデータが配置されないよう制御している。
【００４３】
フーリエ逆変換部８は、並び替え部７で並び替えを行ったデータに対して周波数軸信号から時間軸信号に変換（フーリエ逆変換）し、Ｄ／Ａ変換部９に出力する。
Ｄ／Ａ変換部９は、フーリエ逆変換部８から出力されたデジタル信号をアナログ信号に変換し、送信側周波数変換部１０に出力する。
【００４４】
送信側周波数変換部１０は、Ｄ／Ａ変換部９から出力されたアナログ信号について、ベースバンド信号からＲＦ（Radio Frequency）信号に周波数変換し、電力増幅器１１に出力する。
電力増幅器１１は、送信側周波数変換部１０から出力された信号を電力増幅し、送信アンテナを介して無線伝送路上に送信出力する。
【００４５】
［無線通信装置（受信部）：図２］
本装置の受信部は、図２に示すように、使用サブキャリア決定部１と、受信側周波数変換部１２と、Ａ／Ｄ変換部１３と、等化誤差検出部１４と、フーリエ変換部１５と、並び替え部１６と、使用サブキャリア制御部１７と、パラレル／シリアル変換部１８と、サブキャリア復調部１９と、デインタリーブ２０と、フレーム分解部２１とを基本的に有している。
【００４６】
［受信部の各部］
本装置の受信部の各部について具体的に説明する。
受信側周波数変換部１２は、受信アンテナを介して受信したＲＦ信号をベースバンド信号に周波数変換し、Ａ／Ｄ変換部１３に出力する。
Ａ／Ｄ変換部１３は、受信側周波数変換部１２から出力された信号についてアナログ信号からデジタル信号に変換し、等化誤差検出部１４に出力する。
【００４７】
等化誤差検出部１４は、Ａ／Ｄ変換部１３からの信号を基に推定された等化誤差情報からサブキャリアが属する周波数帯域毎の妨害の有無を検出することで、妨害を受けているサブキャリアを検出し、その情報を妨害検出結果として使用サブキャリア決定部１に出力する。
等化誤差情報は、受信信号に挿入されたパイロットシンボルから周波数軸方向及び時間軸方向に対して伝送路で発生した歪を推定すると共に、パイロットシンボル及びデータシンボルの双方で振幅位相誤差を推定することで求められる。当該推定については、特許文献１の［００２０］〜［００２３］に記載されている。
【００４８】
フーリエ変換部１５は、等化誤差検出部１４から出力された信号について、時間軸信号から周波数軸変換（フーリエ変換）し、並び替え部１６に出力する。
並び替え部１６は、フレーム分解部２１で解析した並び替え初期パターン、使用サブキャリア情報を受信し、それに基づいてサブキャリアを並べ替え、使用サブキャリア制御部１７に出力する。
【００４９】
使用サブキャリア制御部１７は、受信した使用サブキャリア情報を基にサブキャリアの再配置を行うものであるが、本実施の形態では再配置の必要がないため、並び替え部１６からの出力を再配置しないでパラレル／シリアル変換部１８に出力する。
パラレル／シリアル変換部１８は、入力される各サブキャリアに対してパラレル／シリアル変換を行い、サブキャリア復調部１９に出力する。
サブキャリア復調部１９は、パラレル／シリアル変換部１８から出力されたＯＦＤＭの各サブキャリアをビットに復調し、デインタリーブ２０に出力する。
【００５０】
デインタリーブ２０は、本発明の特徴部分であり、サブキャリア復調部１９から入力されたフレーム化されたデータについて、使用サブキャリアに応じたデインタリーブ処理を行い、フレーム分解部２１に出力するものである。
デインタリーブの構成とデインタリーブの処理フローは後述する。
【００５１】
フレーム分解部２１は、デインタリーブ２０からのデータを入力し、付加情報とデータを判別し、必要なデータは受信データとして上位層に出力する。尚、付加情報には、送信部のフレーム生成部２で使用サブキャリア情報が組み込まれている。
また、フレーム分解部２１は、付加情報から使用サブキャリア情報を取得し、並び替え部１６とデインタリーブ２０に通知する。
使用サブキャリア決定部１は、上述したように、送信部と受信部の双方で用いられる構成であり、１つの回路で共用としている。
【００５２】
［本装置のインタリーブの構成：図３］
本装置のインタリーブの構成について図３を参照しながら説明する。図３は、本発明の実施の形態に係るインタリーブの構成ブロック図である。
本装置のインタリーブは、送信部で用いられるものであり、図３に示すように、ライトアドレス生成部３１と、リードアドレス生成部３２と、メモリ３３とを備えている。
【００５３】
ライトアドレス生成部３１は、外部から入力されるイネーブル信号（EN）ＯＮの受信タイミングでメモリ３３にデータを書き込むためのライトアドレスを生成し、メモリ３３に出力する。但し、外部から入力される有効サブキャリア数（SUBNUM）によってアドレス限界値によるアドレス制御が為される。
【００５４】
リードアドレス生成部３２は、外部から入力されるイネーブル信号（EN）ＯＦＦの受信タイミングでメモリ３３からデータを読み出すためのリードアドレスを生成し、メモリ３３に出力する。但し、外部から入力される有効サブキャリア数（SUBNUM）によってアドレス限界値によるアドレス制御が為される。
【００５５】
メモリ３３は、ライトアドレス生成部３１からのライトアドレスを入力し、当該ライトアドレスに外部から入力されるデータを書き込み、リードアドレス生成部３２からのリードアドレスを入力し、当該リードアドレスからデータ（DATA_o）を読み出し、外部に出力する。
インタリーブの場合、ライトアドレスはメモリ３３の行方向（ｘ方向）に順に生成され、リードアドレスはメモリ３３の列方向（ｙ方向）に生成されるようになっている。
【００５６】
［本装置のインタリーブの処理：図４］
次に、本装置のインタリーブの処理について図４を参照しながら説明する。図４は、本発明の実施の形態に係るインタリーブのフローチャートである。
本装置のインタリーブの処理は、図４に示すように、リードアドレス生成部３２は、最大行数算出処理を行う（Ｓ６０１）。具体的には、有効サブキャリア数を４５で割り算し、余りを切り上げて商の値を最大行数にする（MAX←INT［SUBNUM／45］）。
ここで、「４５」で割り算しているのは、１行のアドレスが４５個あるため、「４５」で割り算することで、有効サブキャリア数に対応した最大行数（MAX）を算出できる。
【００５７】
次に、ライトアドレス生成部３１とリードアドレス生成部３２は、共に、イネーブル信号ＯＮ（１）であるか否か判定し（EN：１）（Ｓ６０２）、ＯＮ（１）であれば（EN＝１）、ライトアドレス生成部３１がライト処理を開始し、イネーブル信号ＯＮ（１）でない場合（EN≠１つまりEN＝０）、リードアドレス生成部３２がリード処理を開始する。
【００５８】
ライト処理は、まずライトアドレス（WADDR）が有効サブキャリア数（SUBNUM）であるか否かを判定し（WADDR：SUBNUM）（Ｓ６０３）、SUBNUMでなければ（WADDR≠SUBNUM）、ライトアドレスを更新し（WADDR←WADDR＋１）、メモリ３３に出力する（Ｓ６０４）。
そして、メモリ３３が更新されたライトアドレスに、入力されたデータを書き込む（MEM［WADDR］←DATA）（Ｓ６０５）。
【００５９】
また、判定処理Ｓ６０３で、ライトアドレスが有効サブキャリア数であれば（WADDR＝SUBNUM）、ライトアドレスをリセットし（WADDR←０）（Ｓ６０６）、イネーブル信号をＯＦＦ（０）として（EN←０）、リードイネーブル信号をＯＮ（１）にする（REN←１）（Ｓ６０７）。
また、判定処理Ｓ６０２で、イネーブル信号をＯＦＦ（０）の場合（EN＝０）、ライトイネーブル信号がＯＮ（１）であるか否かを判定する（REN：１）（Ｓ６０８）。ライトイネーブル信号がＯＮ（１）の場合（REN＝１）、リードアドレスを更新し（RADDR←RADDRX＋RADDRY）（Ｓ６０９）、データリードを行う（DATA_o←MEM［RADDR］）（Ｓ６１０）。
【００６０】
次に、リードアドレス（列）を更新する（RADDRY←RADDR＋45）（Ｓ６１１）。ここで、「＋４５」としているのは、１行のアドレスが４５個あるため、「４５」を加算することで、１列更新されることになる。
そして、リードアドレス（列）が有効サブキャリア数以上になったか否かを判定し（RADDRY：SUBNUM）、以上になっていなければ（RADDRY＜SUBNUM）、処理を終了し、以上になったならば（RADDRY≧SUBNUM）、リードアドレス（行、列）を更新する（RADDRX←RADDRX＋１，RADDRY←０）（Ｓ６１３）。
【００６１】
次に、リードアドレス（行）が処理Ｓ６０１で求めた最大行数になったか否かを判定し（RADDRX：MAX）（Ｓ６１４）、最大行数でなければ（RADDRX≠MAX）、処理を終了する。最大行数であれば（RADDRX＝MAX）、リード関連信号をリセットする（Ｓ６１５）。具体的には、リードイネーブル信号をＯＦＦ（０）にし（REN←０）、リードアドレス（行、列）をリセットし（RADDRX←０，RADDRY←０）、処理を終了する。
また、判定処理Ｓ６０８で、リードイネーブル信号がＯＮ（１）ではない場合（REN≠１つまりREN＝０）、リードアドレスをリセットし（RADDR←０）（Ｓ６１６）、処理を終了する。
【００６２】
［本装置のデインタリーブの構成：図５］
本装置のデインタリーブの構成について図５を参照しながら説明する。図５は、本発明の実施の形態に係るデインタリーブの構成ブロック図である。
本装置のデインタリーブは、受信部で用いられるものであり、図５に示すように、ライトアドレス生成部４１と、リードアドレス生成部４２と、メモリ４３とを備えている。
【００６３】
ライトアドレス生成部４１は、外部から入力されるイネーブル信号ＯＮの受信タイミングでメモリ４３にデータを書き込むためのライトアドレスを生成し、メモリ４３に出力する。但し、外部から入力される有効サブキャリア数（SUBNUM）によってアドレス限界値によるアドレス制御が為される。
【００６４】
リードアドレス生成部４２は、外部から入力されるイネーブル信号ＯＦＦの受信タイミングでメモリ４３からデータを読み出すためのリードアドレスを生成し、メモリ４３に出力する。但し、外部から入力される有効サブキャリア数（SUBNUM）によってアドレス限界値によるアドレス制御が為される。
【００６５】
メモリ４３は、ライトアドレス生成部４１からのライトアドレスを入力し、当該ライトアドレスに外部から入力されるデータを書き込み、リードアドレス生成部４２からのリードアドレスを入力し、当該リードアドレスからデータ（DATA_o）を読み出し、外部に出力する。
デインタリーブの場合、ライトアドレスはメモリ４３の列方向（ｙ方向）に順に生成され、リードアドレスはメモリ４３の行方向（ｘ方向）に生成されるようになっている。
【００６６】
［本装置のデインタリーブの処理：図６］
次に、本装置のデインタリーブの処理について図６を参照しながら説明する。図６は、本発明の実施の形態に係るデインタリーブのフローチャートである。
本装置のデインタリーブの処理は、図６に示すように、ライトアドレス生成部４１は、最大行数を算出する（Ｓ８０１）。具体的には、有効サブキャリア数を４５で割って余りを切り上げて求めた商を最大行数とする（MAX←INT［SUBNUM／45］）。
ここで、「４５」で割り算しているのは、１行のアドレスが４５個あるため、「４５」で割り算することで、有効サブキャリア数に対応した最大行数（MAX）を算出できる。
【００６７】
ライトアドレス生成部４１とリードアドレス生成部４２は、共に、イネーブル信号ＯＮ（１）であるか否か判定し（EN：１）（Ｓ８０２）、ＯＮ（１）であれば、ライトアドレス生成部４１がライト処理を開始し、イネーブル信号ＯＦＦ（０）であれば（EN＝０）、リード生成部４２がリード処理を開始する。
【００６８】
ライト処理は、まずライトアドレスを更新し（WADDR←WADDRX＋WADDRY）（Ｓ８０３）、データライトを行う（MEM［WADDR］←DATA）（Ｓ８０４）。そして、ライトアドレス（列）を更新する（WADDRY←WADDRY＋45）（Ｓ４０４）。ここで、「＋４５」としているのは、１行のアドレスが４５個あるため、「４５」を加算することで、１列更新されることになる。
【００６９】
次に、ライトアドレス（列）が有効サブキャリア数（SUBNUM）以上となったか否かを判定し（WADDRY：SUBNUM）（Ｓ８０６）、SUBNUM未満であれば（WADDRY＜SUBNUM）、処理を終了する。また、SUBNUM以上であれば（WADDRY≧SUBNUM）、ライトアドレス（行、列）を更新する（WADDRX←WADDRX＋１， WADDRY←０）（Ｓ８０７）。
【００７０】
次に、ライトアドレス（行）が最大行数（MAX）になったか否か判定し（WADDRX：MAX）（Ｓ８０８）、最大行数（MAX）になっていなければ（WADDRX≠MAX）、処理を終了する。最大行数（MAX）になったならば（WADDRX＝MAX）、ライト関連信号をリセットする（Ｓ４０８）。具体的には、イネーブル信号をＯＦＦ（０）にし（EN←０）、リードイネーブル信号をＯＮ（１）にし（REN←１）、ライトアドレス、ライトアドレス（行、列）をリセットする（WADDR←０，WADDRＸ←０，WADDRY←０）（Ｓ８０９）。
【００７１】
また、判定処理Ｓ８０２でイネーブル信号がＯＮ（１）でない場合（EN≠１つまりEN＝０）、リードイネーブル信号がＯＮ（１）であるか否かを判定する（REN：１）（Ｓ８１０）。リードイネーブル信号がＯＮ（１）であれば（EN＝１）、リードアドレスを更新し（RADDR←RADDR＋１）（Ｓ８１１）、データリードを行い（DATA_o←MEM［RADDR］）（Ｓ８１２）、処理を終了する。
【００７２】
また、判定処理Ｓ８１０で、リードイネーブル信号ＯＦＦ（０）の場合（EN＝０）、リード関連信号をリセットする（Ｓ８１３）。具体的には、リードアドレスをリセット（RADDR←０）し、リードイネーブル信号をＯＦＦ（０）にし（REN←０）、処理を終了する。
【００７３】
［応用例］
本装置において、インタリーブ及びデインタリーブで有効サブキャリア数に応じたメモリの最大有効領域を特定して、当該領域の範囲内でデータのライトとリードを行うようにしているが、使用しないサブキャリアの無効なデータに相当するアドレス部分をスキップしてライトする制御を行ってもよいし、ライトはそのままで、リートの時に無効なデータに相当するアドレス部分をスキップしてリードするようにしてもよい。
【００７４】
［実施の形態の効果］
本装置によれば、インタリーブ３で有効サブキャリア数に応じたメモリ３３の最大有効領域をライトアドレス生成部３１とリードアドレス生成部３２が特定して、当該領域の範囲内でデータのライトとリードを行うようアドレス制御をしているので、有効サブキャリア数の変化に対応できる効果がある。
【００７５】
本装置によれば、デインタリーブ２０で有効サブキャリア数に応じたメモリ４３の最大有効領域をライトアドレス生成部４１とリードアドレス生成部４２が特定して、当該領域の範囲内でデータのライトとリードを行うようアドレス制御をしているので、有効サブキャリア数の変化に対応できる効果がある。
【産業上の利用可能性】
【００７６】
本発明は、サブキャリア数が変化した場合でも対応可能なＯＦＤＭの有効サブキャリア対応のインタリーブ・デインタリーブ方法及び無線通信装置に好適である。
【符号の説明】
【００７７】
１…使用サブキャリア決定部、  ２…フレーム生成部、  ３…インタリーブ、  ４…サブキャリア変調部、  ５…シリアル／パラレル変換部、  ６…使用サブキャリア制御部、  ７…並び替え部、  ８…フーリエ逆変換部、  ９…Ｄ／Ａ変換部、  １０…送信側周波数変換部、  １１…電力増幅器、  １２…受信側周波数変換部、  １３…Ａ／Ｄ変換部、  １４…等化誤差検出部、  １５…フーリエ変換部、  １６…並び替え部、  １７…、使用サブキャリア制御部、  １８…パラレル／シリアル変換部、  １９…サブキャリア復調部、  ２０…デインタリーブ、  ２１…フレーム分解部、  ３１，４１，７１，９１…ライトアドレス生成部、  ３２，４２，７２，９２…リードアドレス生成部、  ３３，４３，７３，９３…メモリ
【図１】
2012049843.tif 000003
【図２】
2012049843.tif 000004
【図３】
2012049843.tif 000005
【図４】
2012049843.tif 000006
【図５】
2012049843.tif 000007
【図６】
2012049843.tif 000008
【図７】
2012049843.tif 000009
【図８】
2012049843.tif 000010
【図９】
2012049843.tif 000011
【図１０】
2012049843.tif 000012