(57)【要約】【課題】従来よりも少ない素子数、及び単純な回路構成を備えた、蓄電セル電圧の均等化回路を提供する。【解決手段】相互充放電を行うべき蓄電セル同士を並列接続してなる、スイッチ切り替えにより実現されるいずれかの接続状態において形成される並列回路の各々が、当該並列回路内において一方の極性の電流を遮断しないよう配置された電界効果トランジスタと、当該並列回路内において他方の極性の電流を遮断しないよう配置された電界効果トランジスタと、を備えるよう電界効果トランジスタを配置することによって、少数のトランジスタによる電圧均等化動作を可能とする。【選択図】図８
2012257440.tif 000002
【特許請求の範囲】
【請求項１】
ｎ（ｎは２以上の整数）個の蓄電セルを直列接続して構成される、第１の直列回路と、  ｎ−１個の蓄電セルを直列接続して構成される、第２，第３の直列回路と、
第１，第２のスイッチ群と
を備え、
前記第１のスイッチ群に含まれる各々のスイッチをオンとすることにより、
前記第１の直列回路を構成する第ｋ（ｋは２以上ｎ以下の整数）の蓄電セルと、前記第２の直列回路を構成する第ｋ−１の蓄電セルと、が各々並列接続されることによりｎ−１個の並列回路が構成され、且つ、前記第１の直列回路を構成する第ｌ（ｌは１以上ｎ−１以下の整数）の蓄電セルと、前記第３の直列回路を構成する第ｌの蓄電セルと、が各々並列接続されることによりｎ−１個の並列回路が構成される、第１の接続状態
を実現し、
前記第２のスイッチ群に含まれる各々のスイッチをオンとすることにより、
前記第１の直列回路を構成する第ｌの蓄電セルと、前記第２の直列回路を構成する第ｌの蓄電セルと、が各々並列接続されることによりｎ−１個の並列回路が構成され、且つ、前記第１の直列回路を構成する第ｋの蓄電セルと、前記第３の直列回路を構成する第ｋ−１の蓄電セルと、が各々並列接続されることによりｎ−１個の並列回路が構成される、第２の接続状態
を実現し、
前記第１，第２の接続状態間での切り替えによって、前記第１〜第３の直列回路を構成する各々の蓄電セルの電圧を均等化するよう構成された、電圧均等化回路において、
前記第１のスイッチ群は、
前記第１の接続状態において構成される前記並列回路の各々が、該各々の並列回路内で一方の極性の電流を遮断しないよう配置された電界効果トランジスタ及び該各々の並列回路内で他方の極性の電流を遮断しないよう配置された電界効果トランジスタを含むよう、該各々の並列回路内にスイッチとしての電界効果トランジスタを配置してなり、
前記第２のスイッチ群は、
前記第２の接続状態において構成される前記並列回路の各々が、該各々の並列回路内で一方の極性の電流を遮断しないよう配置された電界効果トランジスタ及び該各々の並列回路内で他方の極性の電流を遮断しないよう配置された電界効果トランジスタを含むよう、該各々の並列回路内にスイッチとしての電界効果トランジスタを配置してなる
ことを特徴とする、電圧均等化回路。
【請求項２】
前記第１，第２のスイッチ群に含まれる各々のスイッチはＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）であることを特徴とする、請求項１に記載の電圧均等化回路。
【請求項３】
前記第１のスイッチ群は、
前記第１の接続状態において互いに並列接続される、前記第１の直列回路に含まれる蓄電セルと前記第２の直列回路に含まれる蓄電セルとからなる蓄電セル組の各々の高電位側電極間及び低電位側電極間に、該第１の直列回路に含まれる蓄電セルの電極側にソース電極が接続され、該第２の直列回路に含まれる蓄電セルの電極側にドレイン電極が接続されたＭＯＳＦＥＴが含まれるよう、ＭＯＳＦＥＴを配置し、
前記第１の接続状態において互いに並列接続される、前記第１の直列回路に含まれる蓄電セルと前記第３の直列回路に含まれる蓄電セルとからなる蓄電セル組の各々の高電位側電極間及び低電位側電極間に、該第１の直列回路に含まれる蓄電セルの電極側にドレイン電極が接続され、該第３の直列回路に含まれる蓄電セルの電極側にソース電極が接続されたＭＯＳＦＥＴが含まれるよう、ＭＯＳＦＥＴを配置してなり、
前記第２のスイッチ群は、
前記第２の接続状態において互いに並列接続される、前記第１の直列回路に含まれる蓄電セルと前記第２の直列回路に含まれる蓄電セルとからなる蓄電セル組の各々の高電位側電極間及び低電位側電極間に、該第１の直列回路に含まれる蓄電セルの電極側にドレイン電極が接続され、該第２の直列回路に含まれる蓄電セルの電極側にソース電極が接続されたＭＯＳＦＥＴが含まれるよう、ＭＯＳＦＥＴを配置し、
前記第２の接続状態において互いに並列接続される、前記第１の直列回路に含まれる蓄電セルと前記第３の直列回路に含まれる蓄電セルとからなる蓄電セル組の各々の高電位側電極間及び低電位側電極間に、該第１の直列回路に含まれる蓄電セルの電極側にソース電極が接続され、該第３の直列回路に含まれる蓄電セルの電極側にドレイン電極が接続されたＭＯＳＦＥＴが含まれるよう、ＭＯＳＦＥＴを配置してなる
ことを特徴とする、請求項２に記載の電圧均等化回路。
【請求項４】
前記第１，第２のスイッチ群に含まれる各々のＭＯＳＦＥＴのゲート電極に対して結合コンデンサが直列接続され、該各々のＭＯＳＦＥＴのソース電極とゲート電極との間に抵抗が接続され、更に、該抵抗に対して並列に、該ソース電極から該ゲート電極へと向かう電流を遮断しないようダイオードが接続されており、該結合コンデンサを介して該ゲート電極へと入力される駆動信号の制御により各々のＭＯＳＦＥＴのオン、オフを切り替えるよう構成されたことを特徴とする、請求項３に記載の電圧均等化回路。
【請求項５】
発光素子を備えた発光部と、
前記発光素子の発光に応答して電気信号を発生する、受光素子と、該電気信号に応じて前記駆動信号を出力するプッシュプル回路と、を備え、前記発光素子に対して電気的に絶縁された、受光部と
を備えた駆動信号出力回路が前記結合コンデンサの各々に接続され、該結合コンデンサを介してゲート電極へと入力される前記駆動信号の制御により各々のＭＯＳＦＥＴのオン、オフを切り替えるよう構成されたことを特徴とする、請求項４に記載の電圧均等化回路。
【請求項６】
前記駆動信号出力回路として、
前記第１のスイッチ群に含まれる各々のＭＯＳＦＥＴのゲート電極へと直列接続された前記結合コンデンサの全てへと接続されて、該第１のスイッチ群に含まれるＭＯＳＦＥＴのゲート電極の全てへと、該結合コンデンサの各々を介して駆動信号を出力する、第１の駆動信号出力回路と、
前記第２のスイッチ群に含まれる各々のＭＯＳＦＥＴのゲート電極へと直列接続された前記結合コンデンサの全てへと接続されて、該第２のスイッチ群に含まれるＭＯＳＦＥＴのゲート電極の全てへと、該結合コンデンサの各々を介して駆動信号を出力する、第２の駆動信号出力回路と
を備え、前記第１，第２の駆動信号出力回路から入力される各々の前記駆動信号の制御により、前記第１，第２のスイッチ群に含まれる各々のＭＯＳＦＥＴのオン、オフを切り替えるよう構成されたことを特徴とする、請求項５に記載の電圧均等化回路。
【請求項７】
請求項５又は６に記載の電圧均等化回路において、
前記駆動信号出力回路の各々が備える前記発光素子を発光素子駆動回路へと接続し、更に該発光素子駆動回路の各々を、前記第１〜第３の直列回路に含まれる蓄電セルのいずれかへと接続することにより、該発光素子駆動回路の各々を動作させるための電源として該蓄電セルのいずれかを用いるよう構成し、且つ、
前記駆動信号出力回路の各々が備える、前記プッシュプル回路を、前記第１〜第３の直列回路に含まれる蓄電セルのいずれかへと接続することにより、該プッシュプル回路の各々を動作させるための電源として該蓄電セルのいずれかを用いるよう構成した
ことを特徴とする、無停電電源装置。
【請求項８】
直列数ｎがｎiである、請求項５に記載の電圧均等化回路として、１以上Ｎ（Ｎは２以上の整数）以下の整数ｉに対してそれぞれ与えられるＮ個のモジュール（以下、それぞれを第ｉのモジュールとする。）を直列接続し、
前記Ｎ個のモジュールのうち、直接接続される２つのモジュールにおける第２の直列回路間、及び第３の直列回路間に、それぞれ蓄電セルを接続する
ことにより構成される、電圧均等化回路において、
第ｉのモジュールに含まれるＭＯＳＦＥＴのオン、オフを切り替えるための前記駆動信号出力回路、に含まれる前記プッシュプル回路の基準電位点を、該第ｉのモジュールに含まれるいずれかの蓄電セルに接続した
ことを特徴とする、電圧均等化回路。
【請求項９】
ｎ（ｎは２以上の整数）個の蓄電セルを直列接続して各々が構成される、ｍ個（ｍは１以上の整数）の直列回路と、ｎ−１個の蓄電セルを直列接続して各々が構成される、ｍ個又はｍ±１個であって複数個（ただし並列数が４Ｌ−２個の場合は除く。Ｌは自然数）の直列回路と、をそれぞれ交互に並列接続し、
第１，第２のスイッチ群を更に設け、
前記第１のスイッチ群に含まれる各々のスイッチをオンとすることにより、
各々の直列回路に含まれる蓄電セルが、該蓄電セルを含む直列回路と並列接続された直列回路に含まれる、いずれか１以上の蓄電セルと並列接続されて並列回路を構成する、第１の接続状態
を実現し、
前記第２のスイッチ群に含まれる各々のスイッチをオンとすることにより、
各々の直列回路に含まれる蓄電セルが、該蓄電セルを含む直列回路と並列接続された直列回路に含まれる、いずれか１以上の蓄電セルと並列接続されて、前記第１の接続状態において構成された並列回路とは異なる並列回路を構成する、第２の接続状態
を実現し、
前記第１，第２の接続状態間での切り替えによって、各々の直列回路を構成する蓄電セルの電圧を均等化するよう構成された、電圧均等化回路において、
前記第１のスイッチ群は、
前記第１の接続状態において構成される前記並列回路の各々が、該各々の並列回路内で一方の極性の電流を遮断しないよう配置された電界効果トランジスタと、該各々の並列回路内で他方の極性の電流を遮断しないよう配置された電界効果トランジスタと、を含むよう、該各々の並列回路内に電界効果トランジスタを配置してなり、
前記第２のスイッチ群は、
前記第２の接続状態において構成される前記並列回路の各々が、該各々の並列回路内で一方の極性の電流を遮断しないよう配置された電界効果トランジスタと、該各々の並列回路内で他方の極性の電流を遮断しないよう配置された電界効果トランジスタと、を含むよう、該各々の並列回路内に電界効果トランジスタを配置してなる
ことを特徴とする、電圧均等化回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャパシタ、電気二重層キャパシタ、リチウムイオンキャパシタ、二次電池等から構成される蓄電セルのセル電圧を均等化する、電圧均等化回路に関する。特に、本発明は、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）等、電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）のスイッチ切り替えにより動作する、直並列切り替え式のセル電圧均等化回路に関する。
【背景技術】
【０００２】
一般に、電力によって何らかの装置を動作させるためには、その装置の特性により決定される所定の動作電圧範囲内で給電をすることが必要である。また、非常用の無停電電源（ＵＰＳ：Ｕｎｉｎｔｅｒｒｕｐｔｉｂｌｅ  Ｐｏｗｅｒ  Ｓｕｐｐｌｙ）等として用いられる、蓄電式の電源装置においては、外部から電力供給が行われない状況下での長時間の動作を可能とするべく、十分に高い容量を有することが求められる。これらの要求に鑑みれば、キャパシタ、電気二重層キャパシタ、リチウムイオンキャパシタ、二次電池等の蓄電セルを電源として用いる際には、所望の出力電圧及び容量を得るべく、複数個の蓄電セルを直列及び並列に接続して蓄電モジュールを形成することにより電源装置を構成することが有効である。このとき、一部の蓄電セルのみに高電圧が印加されて急速に劣化することや、一部の蓄電セルのみが放電に寄与し、その他の蓄電セルに蓄えられたエネルギーが有効利用されないこと等の問題を避けるために、各々の蓄電セル間で相互充放電を行って蓄電セル電圧を均等化しつつ上記蓄電モジュールを動作させることも有効である。
【０００３】
そのような蓄電セル電圧の均等化を行いつつ動作する蓄電モジュールが、本発明者らによって提案されている（特許文献１。以下、特許文献１に記載の発明を「先の特許発明」と呼ぶ。）。
【０００４】
先の特許発明に係る蓄電モジュールの一例を、図１に示す。図１の蓄電モジュールは、蓄電セルＢ1B，Ｂ2B，Ｂ3Bを直列接続して構成される第１の直列回路と、蓄電セルＢ1A，Ｂ2Aを直列接続して構成される第２の直列回路と、蓄電セルＢ2C，Ｂ3Cを直列接続して構成される第３の直列回路と、スイッチｓa1〜ｓa6からなる第１のスイッチ群と、スイッチｓb1〜ｓb6からなる第２のスイッチ群と、から構成される。動作時においては、第１のスイッチ群に含まれる各々のスイッチｓa1〜ｓa6をオンとしたときに実現される、図２に示すとおりの第１の接続状態と、第２のスイッチ群に含まれる各々のスイッチｓb1〜ｓb6をオンとしたときに実現される、図３に示すとおりの第２の接続状態と、の間での切り替えがドライバ（図１）の制御下で行われる。これにより、当該蓄電モジュールに含まれる各々の蓄電セルが自己以外の全ての蓄電セルと直接的、又は間接的に（他の蓄電セルを介して）相互充放電をすることとなるため、蓄電セル電圧間のばらつきは解消される方向へと向かう。なお、図１の蓄電モジュールにおいては、第１，第２の接続状態のそれぞれにおいて、直列接続される各並列段を構成する蓄電セルの合成容量が全て等しくなるよう、蓄電セルＢ1A，Ｂ2A，Ｂ2B，Ｂ2C，Ｂ3Cの各々の容量と、蓄電セルＢ1B，Ｂ3Bの各々の容量と、の比が１：２と選択されている。このように容量比を選択して蓄電モジュールを構成すれば、第１，第２の接続状態のそれぞれにおいて各並列段両端の電圧のばらつきが解消される方向へと向かうため、より迅速に蓄電セル電圧の均等化を行うことができる。
【０００５】
ここで、先の特許発明においては、上記第１，第２のスイッチ群を構成するスイッチとして半導体スイッチを用いることが提案されているものの、用いるべき半導体スイッチ、及び当該スイッチを駆動させるための駆動回路の具体的な回路構成は与えられていない。先の特許発明の蓄電モジュールにおいて、相互充放電を担う電流の方向は並列接続されている蓄電セル同士のその時点での電圧の大小関係に依存すること（すなわち、設計時点では一方向に決定できないこと）に鑑みれば、オンとなったスイッチにおいては当該スイッチを通って蓄電セル間を流れる双方向の電流をいずれも遮断しないことが要求されるのであり、さらに、オフとなったスイッチを介して蓄電セル同士が相互充放電することを防ぐためには、オフとなったスイッチを通って蓄電セル間を流れる電流はいずれの方向においても遮断されなければならない。先の特許発明に係る蓄電モジュールを構成するにあたっては、このような要求に応えるべく各スイッチ群を如何にして構成するべきかという問題が生じる。
【０００６】
上記要求に応えうる各スイッチ群を、当該各スイッチ群に含まれる全てのスイッチを双方向スイッチ（すなわち、オンとなったときには双方向の電流をいずれも遮断せず、オフとなったときにはいずれの方向の電流をも遮断するスイッチ）とすることにより構成することができる。そのような双方向スイッチの一例が、非特許文献１中に開示されている。
【０００７】
非特許文献１において開示される双方向スイッチの構成を、図４に示す。図４のスイッチ１００は、ソース電極とベース電極とが接続された２個のＭＯＳＦＥＴにおいて、両ＭＯＳＦＥＴのソース電極同士、ゲート電極同士をそれぞれ接続して１つにまとめることにより構成される。上記スイッチ１００においては、ゲート電圧を印加することによりそれぞれのＭＯＳＦＥＴがオンとなり、双方向に電流を流すことが可能となるし（それぞれのＭＯＳＦＥＴ内にはソース電極からドレイン電極へと電流を流しうるような寄生ダイオードが生じていることに鑑みれば、上記各ＭＯＳＦＥＴがオンとなったときに流れる電流の概念的な経路は、図５に示される点線のいずれか一方で表される。）、一方でゲート電圧が印加されないことによりそれぞれのＭＯＳＦＥＴがオフとなったときには、図６に示すとおり、図６中の点線で示されるいずれの方向に流れる電流もいずれかのＭＯＳＦＥＴ内に生じた寄生ダイオードの作用により遮断される。
【０００８】
また、非特許文献１においては、上記スイッチ１００を駆動させるための駆動回路が開示されている（図７）。図７に示される駆動回路２００は、２つのフォトボルカプラ２０１，２０２と、２つのフォトカプラ２０３，２０４と、を含んで構成されており、スイッチΦOiをオンとすることによりフォトボルカプラ２０１，２０２からの駆動電圧をスイッチ１００のゲートへと印加してスイッチ１００をオンとし、スイッチΦOiをオフとしてスイッチ
2012257440.tif 000003
をオンとすることによりスイッチ１００のゲート電極とソース電極を短絡して両電極間に蓄えられた電荷を開放することにより、スイッチ１００をオフとする方式で当該スイッチ１００を駆動させる。
【０００９】
上記非特許文献１にて開示されるスイッチ１００を、図１の蓄電モジュール内の各スイッチとして採用し、これらスイッチを上記駆動回路２００によって駆動させることにより、先の特許発明に係る蓄電モジュールを動作させることが可能である。しかしながら、このような構成はスイッチ個数の２倍のＭＯＳＦＥＴを必要とする点において複雑且つ非経済的である。また、駆動回路２００においてはフォトボルカプラとフォトカプラがそれぞれ２つずつ必要となるが、より素子数の少ない駆動回路によって各スイッチを駆動させることが、回路の単純化、低コスト化の観点からは望ましい。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特許第４３５２１８３号明細書
【非特許文献】
【００１１】
【非特許文献１】上野文男、井上高宏、大田一郎、原田一孝、石松賢治、「直列固定方式スイッチトキャパシタ変成器を用いたＤＣ−ＡＣコンバータ」  信学技報Vol.92，No.461，pp.15-20
【発明の概要】
【発明が解決しようとする課題】
【００１２】
以上の事情に鑑み、本発明は、先の特許発明に係る蓄電モジュールを構成するためのスイッチ群として従来よりも単純な構成を備えたスイッチ群を提供することにより、回路構成が単純なセル電圧均等化回路を提供すること、及び、従来よりも単純な構成の回路でそれらスイッチ群を駆動させることにより、システム全体としての単純化、低コスト化を達成することを課題とする。
【課題を解決するための手段】
【００１３】
上記課題を解決するべく、本発明は、ｎ（ｎは２以上の整数）個の蓄電セルを直列接続して構成される、第１の直列回路と、ｎ−１個の蓄電セルを直列接続して構成される、第２，第３の直列回路と、第１，第２のスイッチ群とを備えた電圧均等化回路を提供する。当該電圧均等化回路は、第１のスイッチ群に含まれる各々のスイッチをオンとすることにより、第１の直列回路を構成する第ｋ（ｋは２以上ｎ以下の整数）の蓄電セルと、第２の直列回路を構成する第ｋ−１の蓄電セルと、が各々並列接続されることによりｎ−１個の並列回路が構成され、且つ、第１の直列回路を構成する第ｌ（ｌは１以上ｎ−１以下の整数）の蓄電セルと、第３の直列回路を構成する第ｌの蓄電セルと、が各々並列接続されることによりｎ−１個の並列回路が構成される、第１の接続状態を実現し、第２のスイッチ群に含まれる各々のスイッチをオンとすることにより、第１の直列回路を構成する第ｌの蓄電セルと、第２の直列回路を構成する第ｌの蓄電セルと、が各々並列接続されることによりｎ−１個の並列回路が構成され、且つ、第１の直列回路を構成する第ｋの蓄電セルと、第３の直列回路を構成する第ｋ−１の蓄電セルと、が各々並列接続されることによりｎ−１個の並列回路が構成される、第２の接続状態を実現し、第１，第２の接続状態間での切り替えによって、第１〜第３の直列回路を構成する各々の蓄電セルの電圧を均等化するよう構成される。特に、本発明の電圧均等化回路は、第１の接続状態において構成される並列回路の各々が、各々の並列回路内で一方の極性の電流を遮断しないよう配置された電界効果トランジスタ及び各々の並列回路内で他方の極性の電流を遮断しないよう配置された電界効果トランジスタを含むよう、各々の並列回路内にスイッチとしての電界効果トランジスタを配置することにより第１のスイッチ群を構成し、第２の接続状態において構成される並列回路の各々が、各々の並列回路内で一方の極性の電流を遮断しないよう配置された電界効果トランジスタ及び各々の並列回路内で他方の極性の電流を遮断しないよう配置された電界効果トランジスタを含むよう、各々の並列回路内にスイッチとしての電界効果トランジスタを配置することにより第２のスイッチ群を構成したことを特徴とする。
【００１４】
本発明によれば、相互充放電をする蓄電セル同士が並列接続されてなる並列回路の各々に、一方の極性の電流を流しうる寄生ダイオードが生じた電界効果トランジスタと、他方の極性の電流を流しうる寄生ダイオードが生じた電界効果トランジスタと、をそれぞれ備えることによって各スイッチ群を構成して、これにより、オフ状態のスイッチを含んで構成される上記並列回路内で蓄電セル間に電流が流れることを、いずれの方向においても遮断することが可能となる。
【００１５】
特に本発明は、その一態様として、先の特許発明に係る蓄電モジュールに用いるべき各々のスイッチを、ただ１つの電界効果トランジスタにより構成することを可能とする。
【００１６】
既に述べたとおり、相互充放電を担う電流の方向は使用時の条件に依存するため、上記スイッチ群においては、オフとなったスイッチを通って蓄電セル間を流れる相互充放電電流を双方向において遮断しうることが要求されるのであり、このことに鑑みれば、オフ状態においても一方の極性の電流を流しうるような単独の電界効果トランジスタ構成はスイッチとして不十分であるようにも見えるが、このような単独の電界効果トランジスタ構成をとる場合においても、本発明の教示するとおり各スイッチ群を構成することにより、「群」として上記双方向の電流を遮断することが可能となる。
【００１７】
本発明の電圧均等化回路において上記第１，第２のスイッチ群に含まれる各々のスイッチとしてはＭＯＳＦＥＴを用いることができるが、これに限らず、駆動信号を用いた制御によりオン、オフを切り替え可能なトランジスタスイッチであれば任意のものを用いてよい。すなわち、種々の電界効果トランジスタ、任意のトランジスタにボディダイオードを接続してなるスイッチ、トランジスタのエミッタ−コレクタ間にダイオードを接続してなるスイッチをはじめとする、任意のトランジスタスイッチを用いることができる。ただし、ドロップ電圧を抑えるという観点からは、ＭＯＳＦＥＴ等の電界効果トランジスタを用いることが好ましい。
【００１８】
本発明の電圧均等化回路においては、
第１の接続状態において互いに並列接続される、第１の直列回路に含まれる蓄電セルと第２の直列回路に含まれる蓄電セルとからなる蓄電セル組の各々の高電位側電極間及び低電位側電極間に、第１の直列回路に含まれる蓄電セルの電極側にソース電極が接続され、第２の直列回路に含まれる蓄電セルの電極側にドレイン電極が接続されたＭＯＳＦＥＴが含まれるよう、ＭＯＳＦＥＴを配置し、さらに、第１の接続状態において互いに並列接続される、第１の直列回路に含まれる蓄電セルと第３の直列回路に含まれる蓄電セルとからなる蓄電セル組の各々の高電位側電極間及び低電位側電極間に、第１の直列回路に含まれる蓄電セルの電極側にドレイン電極が接続され、第３の直列回路に含まれる蓄電セルの電極側にソース電極が接続されたＭＯＳＦＥＴが含まれるよう、ＭＯＳＦＥＴを配置することにより、上記第１のスイッチ群を構成することができる。
また、第２の接続状態において互いに並列接続される、第１の直列回路に含まれる蓄電セルと第２の直列回路に含まれる蓄電セルとからなる蓄電セル組の各々の高電位側電極間及び低電位側電極間に、第１の直列回路に含まれる蓄電セルの電極側にドレイン電極が接続され、第２の直列回路に含まれる蓄電セルの電極側にソース電極が接続されたＭＯＳＦＥＴが含まれるよう、ＭＯＳＦＥＴを配置し、さらに、第２の接続状態において互いに並列接続される、第１の直列回路に含まれる蓄電セルと第３の直列回路に含まれる蓄電セルとからなる蓄電セル組の各々の高電位側電極間及び低電位側電極間に、第１の直列回路に含まれる蓄電セルの電極側にソース電極が接続され、第３の直列回路に含まれる蓄電セルの電極側にドレイン電極が接続されたＭＯＳＦＥＴが含まれるよう、ＭＯＳＦＥＴを配置することにより、上記第２のスイッチ群を構成することができる。
【００１９】
上記のとおりＭＯＳＦＥＴを配置することにより、本発明の電圧均等化回路に含まれるべき第１，第２のスイッチ群を具体的に構成することができる。ただし、各スイッチ群の構成は上記態様に限定されるわけではなく、オフとなったスイッチを通って蓄電セル間を流れる相互充放電電流を双方向において遮断しうるような任意の態様で各スイッチ群を構成することが可能である。
【００２０】
また、本発明において各スイッチを駆動させるための駆動回路は、第１，第２のスイッチ群に含まれる各々のＭＯＳＦＥＴのゲート電極に対して結合コンデンサを直列接続し、各々のＭＯＳＦＥＴのソース電極とゲート電極との間に抵抗を接続し、更に、抵抗に対して並列に、ソース電極からゲート電極へと向かう電流を遮断しないようダイオードを接続することにより構成することができる。動作時においては、結合コンデンサを介してゲート電極へと入力される駆動信号の制御により各々のＭＯＳＦＥＴのオン、オフを切り替えることにより、各スイッチを駆動させることができる。
【００２１】
後述の実施例において説明するとおり、このような駆動回路を用いれば、任意の駆動信号出力回路から上記結合コンデンサを介してゲート電極へと電流を入力することによりゲート電極−ソース電極間に電圧を印加してＭＯＳＦＥＴをオンとし（このとき、上記ダイオードの作用により、ゲート電極−ソース電極間を流れる電流はゲート電極に向かう方向へと整流される。）、ゲート電極への電流の入力を停止することにより、オン状態においてゲート電極−ソース電極間に蓄えられていた電荷を解放して（上記抵抗を通って、ゲート電極からソース電極へと電流が流れることにより、電荷は解放される。）ＭＯＳＦＥＴをオフとする、という態様で各スイッチを駆動させることができる。ただし、本発明において各スイッチを駆動させるための駆動回路がこれらに限定されるわけではなく、任意の駆動信号に応じてゲート電極―ソース電極間の電圧を変更してスイッチのオン、オフを切り替えることができるような任意の駆動回路を用いることが可能である。
【００２２】
本発明においては、発光素子を備えた発光部と、発光素子の発光に応答して電気信号を発生する受光素子、及び電気信号に応じて駆動信号を出力するプッシュプル回路を備え、発光素子に対して電気的に絶縁された受光部と、を備えた駆動信号出力回路を構成した上で、このような駆動信号出力回路を結合コンデンサの各々へと接続して、当該結合コンデンサを介してゲート電極へと入力される駆動信号の制御により各々のＭＯＳＦＥＴのオン、オフを切り替えることが可能である。
【００２３】
上記構成における発光素子としては発光ダイオードを、受光素子としてはフォトダイオードを、プッシュプル回路としては、ＮＰＮ型トランジスタとＰＮＰ型トランジスタを接続して構成されるプッシュプル回路を用いることができるが、同様の機能を備えた別の素子及び回路を用いてもよい。このような構成においては、発光ダイオードに外部から電圧を印加して発光させ、その光を受光したフォトダイオードから発生された電流信号がＮＰＮ型トランジスタのベース−エミッタ間を流れることにより、プッシュプル回路の電源から当該ＮＰＮ型トランジスタのコレクタ−エミッタ間を通って結合コンデンサへと駆動信号電流を流し、当該駆動信号電流によってＭＯＳＦＥＴのゲート電極−ソース電極間に電圧を印加して当該ＭＯＳＦＥＴをオンとすることができる。また、発光ダイオードへの電圧印加を停止したときには上記プロセスによる駆動信号電流の出力も停止され、すなわちゲート電極への電流入力が停止されるため、既に述べたとおりゲート電極からソース電極へと電流が流れることにより両電極間の電荷が開放され、ＭＯＳＦＥＴはオフとされる。なお、ゲート電極からの電流は結合コンデンサを介してＰＮＰ型トランジスタのエミッタ−ベース間を流れるのであり、これによりゲート電極からの電流は当該ＰＮＰ型トランジスタのエミッタ−コレクタ間にも流れ、プッシュプル回路の基準電位点に流れ込むこととなる。
【００２４】
ただし、上記発光ダイオード等を用いた駆動信号出力回路の構成は単なる一例であり、ＭＯＳＦＥＴを駆動させるための駆動信号を出力することが可能な任意の駆動信号出力回路を用いて、本発明の電圧均等化回路を動作させることができる。
【００２５】
また、本発明の電圧均等化回路の動作においては、駆動信号出力回路として、第１のスイッチ群に含まれる各々のＭＯＳＦＥＴのゲート電極へと直列接続された結合コンデンサの全てへと接続されて、第１のスイッチ群に含まれるＭＯＳＦＥＴのゲート電極の全てへと、結合コンデンサの各々を介して駆動信号を出力する、第１の駆動信号出力回路と、第２のスイッチ群に含まれる各々のＭＯＳＦＥＴのゲート電極へと直列接続された結合コンデンサの全てへと接続されて、第２のスイッチ群に含まれるＭＯＳＦＥＴのゲート電極の全てへと、結合コンデンサの各々を介して駆動信号を出力する、第２の駆動信号出力回路とを用い、これら２つの駆動信号出力回路から入力される各々の駆動信号の制御により、第１，第２のスイッチ群に含まれる各々のＭＯＳＦＥＴのオン、オフを切り替えることが可能である。
【００２６】
本発明の電圧均等化回路は、第１のスイッチ群に含まれる各々のスイッチをオンとする第１の接続状態と、第２のスイッチ群に含まれる各々のスイッチをオンとする第２の接続状態と、の間での切り替えにより蓄電セル電圧を均等化するという態様で動作しうるものであるため、駆動信号出力回路としては、第１のスイッチ群に含まれる全てのスイッチへ駆動信号を出力するための回路と、第２のスイッチ群に含まれる全てのスイッチへ駆動信号を出力するための回路と、の２つの回路を用意すれば十分である。ただし、各々のスイッチを個別に駆動させるべく、より多くの駆動信号出力回路を用いることも可能であるし、あるいは、２種類の駆動信号を出力可能なただ１つの回路を用いて、両スイッチ群の駆動を制御してもよい。
【００２７】
本発明の電圧均等化回路の動作時において用いる駆動信号出力回路としては、上述のとおり発光素子を備えた発光部、及び受光素子とプッシュプル回路とを備えた受光部を備えた回路を用いることができるが（典型的には、第１のスイッチ群に含まれるスイッチに駆動信号を供給するための回路と、第２のスイッチ群に含まれるスイッチに駆動信号を供給するための回路とである２つの回路が用いられる）、このとき、当該駆動信号出力回路の各々が備える発光素子を発光素子駆動回路へと接続し、更に発光素子駆動回路の各々を、第１〜第３の直列回路に含まれる蓄電セルのいずれかへと接続することにより、発光素子駆動回路の各々を動作させるための電源として蓄電セルのいずれかを用いるよう構成し、且つ、駆動信号出力回路の各々が備えるプッシュプル回路を、第１〜第３の直列回路に含まれる蓄電セルのいずれかへと接続することにより、プッシュプル回路の各々を動作させるための電源として蓄電セルのいずれかを用いるよう構成すれば、駆動信号出力回路に対して外部から電力を供給することは不要となるため、本発明の電圧均等化回路を無停電電源装置として用いることが可能となる。
【００２８】
無停電電源装置は非常用電源として用いられることが多く、その際には故障せず安定的に動作し続けることが要求される。これに関し、本発明の電圧均等化回路においてはスイッチ群、及びスイッチ群を駆動させるための駆動回路等の構成が従来よりも単純化されるため、故障のリスクが従来よりも低い非常用電源を提供することが可能となる。
【００２９】
なお、後述の実施例において説明するとおり、上述の発光素子を備えた発光部、及び受光素子とプッシュプル回路とを備えた受光部を備えた駆動信号出力回路を用いて各スイッチ群を駆動させる場合（特に、１つの駆動信号出力回路によって、第１，第２のスイッチ群のいずれかに含まれる全てのスイッチへと駆動信号を供給する場合）には、電圧均等化回路における蓄電セルの直列数が増加するに伴い、高電位側の蓄電セル間に配置されたスイッチへと接続された結合コンデンサ、に対して高電圧が印加されることがある。そのような場合には、結合コンデンサの耐電圧に応じて蓄電セルの直列数に制限が生じうる。
【００３０】
そのような問題は、本発明の電圧均等化回路をモジュール化することにより解決することが可能である。すなわち、直列数ｎがｎiであるような、上記駆動信号出力回路を用いて動作が制御される電圧均等化回路として、１以上Ｎ（Ｎは２以上の整数）以下の整数ｉに対してそれぞれ与えられるＮ個のモジュール（以下、それぞれを第ｉのモジュールとする。）を直列接続し、Ｎ個のモジュールのうち、直接接続される２つのモジュールにおける第２の直列回路間、及び第３の直列回路間に、それぞれ蓄電セルを接続することにより、本発明の電圧均等化回路を構成した上で、第ｉのモジュールに含まれるＭＯＳＦＥＴのオン、オフを切り替えるための駆動信号出力回路、に含まれるプッシュプル回路の基準電位点を、第ｉのモジュールに含まれるいずれかの蓄電セルに接続すれば、特定のモジュールに含まれる結合コンデンサは、全て同一モジュール内のいずれか２つの蓄電セル間に接続されることとなるため、モジュールあたりの直列数を適切に選択することにより、結合コンデンサに高負荷がかかることを避けつつ電圧均等化回路全体としての直列数を任意の大きさに選択することが可能となる。
【００３１】
また、本発明は、ｎ（ｎは２以上の整数）個の蓄電セルを直列接続して各々が構成される、ｍ個（ｍは１以上の整数）の直列回路と、ｎ−１個の蓄電セルを直列接続して各々が構成される、ｍ個又はｍ±１個であって複数個（ただし並列数が４Ｌ−２個の場合は除く。Ｌは自然数）の直列回路と、をそれぞれ交互に並列接続し、第１，第２のスイッチ群を更に設けてなる電圧均等化回路を提供する。当該電圧均等化回路は、第１のスイッチ群に含まれる各々のスイッチをオンとすることにより、各々の直列回路に含まれる蓄電セルが、蓄電セルを含む直列回路と並列接続された直列回路に含まれる、いずれか１以上の蓄電セルと並列接続されて並列回路を構成する、第１の接続状態を実現し、第２のスイッチ群に含まれる各々のスイッチをオンとすることにより、各々の直列回路に含まれる蓄電セルが、蓄電セルを含む直列回路と並列接続された直列回路に含まれる、いずれか１以上の蓄電セルと並列接続されて、第１の接続状態において構成された並列回路とは異なる並列回路を構成する、第２の接続状態を実現し、第１，第２の接続状態間での切り替えによって、各々の直列回路を構成する蓄電セルの電圧を均等化するよう構成される。特に、上記電圧均等化回路は、第１の接続状態において構成される並列回路の各々が、各々の並列回路内で一方の極性の電流を遮断しないよう配置された電界効果トランジスタと、各々の並列回路内で他方の極性の電流を遮断しないよう配置された電界効果トランジスタと、を含むよう、各々の並列回路内に電界効果トランジスタを配置することにより第１のスイッチ群を構成し、第２の接続状態において構成される並列回路の各々が、各々の並列回路内で一方の極性の電流を遮断しないよう配置された電界効果トランジスタと、各々の並列回路内で他方の極性の電流を遮断しないよう配置された電界効果トランジスタと、を含むよう、各々の並列回路内に電界効果トランジスタを配置することにより第２のスイッチ群を構成したことを特徴とする。
【００３２】
先の特許発明に係る蓄電モジュールが、並列接続されるべき直列回路数を４Ｌ−２（Ｌは自然数）以外の任意の数として構成可能であったことに鑑みれば、本発明の電圧均等化回路においても上記のとおり直列回路数を一般化できる。
【発明の効果】
【００３３】
本発明によれば、蓄電セル間を接続するスイッチとしては寄生ダイオードが生じているただ１つの電界効果トランジスタを用いるにも関わらず、スイッチの「群」全体としてオフ時の相互充放電電流を遮断するよう各スイッチを配置することにより、従来よりも少ない素子数及び単純な回路構成で直並列切り替え式の電圧均等化回路を構成することが可能となる。さらに、本発明は、各スイッチを駆動させるための駆動回路、駆動信号出力回路として従来よりも単純な構成の回路を提供するものであり、これら駆動システムを採用することにより従来品に対する上述の優位性は更に高くなる。
【図面の簡単な説明】
【００３４】
【図１】先の特許発明に係る蓄電モジュールの一例を表した回路図である。
【図２】先の特許発明に係る蓄電モジュールの動作時において実現される、第１の接続状態を表した回路図である。
【図３】先の特許発明に係る蓄電モジュールの動作時において実現される、第２の接続状態を表した回路図である。
【図４】２個のＭＯＳＦＥＴから構成される、従来の双方向スイッチを表した図である。
【図５】図４のスイッチがオンとされたときに、当該スイッチを流れる電流の経路を概念的に表した図である。
【図６】図４のスイッチがオフとされたときに、当該スイッチを流れる電流が遮断されることを概念的に表した図である。
【図７】図４のスイッチに、従来技術の駆動回路を接続したときの回路構成を表した図である。
【図８】本発明の第１実施形態に係る電圧均等化回路の回路図である。ただし、各スイッチに接続される駆動回路部分は省略されている。
【図９】本発明の第１実施形態に係る電圧均等化回路において、スイッチＳa1に接続される駆動回路部分を示した回路図である。
【図１０】本発明の第１実施形態に係る電圧均等化回路の動作時に用いられる、駆動信号出力回路を表した回路図である。
【図１１】図１３に示される駆動信号出力回路において発光ダイオードに電圧が印加されたときの、受光部における電流の流れを示す図である。
【図１２】図１３に示される駆動信号出力回路において発光ダイオードに電圧が印加されないときの、受光部における電流の流れを示す図である。
【図１３】本発明の第２実施形態に係る電圧均等化回路の回路図である。ただし、各スイッチに接続される駆動回路部分は省略されている。
【図１４】本発明の第３実施形態に係る電圧均等化回路の回路図である。ただし、各スイッチに接続される駆動回路部分は省略されている。
【図１５】本発明の第３実施形態に係る電圧均等化回路の回路図である。ただし、各スイッチに接続される駆動回路部分は省略されている。
【図１６】本発明の第３実施形態に係る電圧均等化回路の回路図である。ただし、各スイッチに接続される駆動回路部分は省略されている。
【発明を実施するための形態】
【００３５】
以下、図８〜図１６を参照しながら、本発明に係る電圧均等化回路の実施形態を説明する。なお、以下の各実施例において、各スイッチとしてはｎ型ＭＯＳＦＥＴを用いているが、既に述べたとおり駆動信号によりオン、オフを切り替え可能な電界効果トランジスタであればＭＯＳＦＥＴ以外の任意のトランジスタを用いてもよい。また、各直列回路を構成する蓄電セルとしては、キャパシタ、電気二重層キャパシタ、リチウムイオンキャパシタ、二次電池等、任意の蓄電素子を単独で用いてもよいし、あるいは、複数の蓄電素子を接続してなる蓄電モジュールとして、各蓄電セルを構成することもできる。各直列回路の直列数も任意に選択可能である。なお、以下の各実施例では、スイッチ切り替えにより実現される各々の接続状態において、各並列段を構成する蓄電セルの合成容量が全て等しくなるよう、各蓄電セル間の容量比が選択されているが、このような容量比の選択は電圧均等化のために必須ではない。
【実施例１】
【００３６】
電圧均等化回路１の構成
図８に、本発明の第１実施形態に係る電圧均等化回路１の回路図を示す。ただし、各スイッチに接続される駆動回路部分は省略されている。
【００３７】
電圧均等化回路１は、３個の蓄電セルＣ1A，Ｃ2A，Ｃ3Aを直列接続して構成される第１の直列回路と、２個の蓄電セルＣ1B，Ｃ2Bを直列接続して構成される第２の直列回路と、２個の蓄電セルＣ1C，Ｃ2Cを直列接続して構成される第３の直列回路と、ＭＯＳＦＥＴとしてのスイッチＳa1〜Ｓa6からなる第１のスイッチ群と、ＭＯＳＦＥＴとしてのスイッチＳb1〜Ｓb6からなる第２のスイッチ群とを備える。また、各蓄電セルは、蓄電セルＣ2A，Ｃ1B，Ｃ2B，Ｃ1C，Ｃ2Cの各々の容量と、蓄電セルＣ1A，Ｃ3Aの各々の容量と、の比が１：２となるよう選択されている。
【００３８】
なお、図８中で「＋」「−」が付された端子には、電圧均等化動作に先立ってあらかじめ蓄電セルＣ1A，Ｃ2A，Ｃ3Aを充電する際、外部電源の正極と負極がそれぞれ接続される。
【００３９】
また、各スイッチＳa1〜Ｓa6及びＳb1〜Ｓb6は、それらのオフ時に寄生ダイオードの作用によって流しうることとなる電流の方向を選択しつつ、各蓄電セル間に配置されている。
【００４０】
一例として、スイッチＳa1は、蓄電セルＣ2Aと蓄電セルＣ1Bとの高電位側電極間で、蓄電セルＣ2Aの高電位電極側にソース電極が接続され、蓄電セルＣ1Bの高電位電極側にドレイン電極が接続されるよう配置されている。また、スイッチＳa2は、蓄電セルＣ2Aと蓄電セルＣ1Bとの低電位側電極間で、蓄電セルＣ2Aの低電位電極側にソース電極が接続され、蓄電セルＣ1Bの低電位電極側にドレイン電極が接続されるよう配置されている。
【００４１】
このようにスイッチＳa1，Ｓa2を配置すれば、これらがオンであるときには蓄電セルＣ2AとＣ1Bとが並列接続されて相互充放電する一方、オフであるときには両蓄電セル間を流れる電流を双方向において遮断することが可能となるため、スイッチＳa1，Ｓa2として各々双方向スイッチを用いた場合と同様の態様で電圧均等化回路１を動作させることが可能となる。その他のスイッチも、蓄電セル間の充放電電流を同様に制御するべく、図８に示されるとおり配置されている。
【００４２】
なお、図８においては省略されているが、各スイッチＳa1〜Ｓa6及びＳb1〜Ｓb6に対しては、それぞれ当該スイッチを駆動させるための駆動回路部分が備えられている。一例として、スイッチＳa1に対して備えられた駆動回路部分の回路図を図９に示す。
【００４３】
駆動回路部分２は、ＭＯＳＦＥＴであるスイッチＳa1のゲート電極に対して接続された結合コンデンサＣa1と、スイッチＳa1のソース電極とゲート電極との間に接続された、抵抗Ｒa1と、これと並列に、スイッチＳa1のソース電極からゲート電極へと向かう電流を遮断しないよう接続されたダイオードＤa1とから構成される。
【００４４】
後述のとおり、スイッチをオンとする際には充電電流が駆動信号出力回路からゲート電極へと流れ込む一方、スイッチをオフとする際には放電電流がゲート電極から駆動信号出力回路へと流れ出す。すなわち、スイッチと駆動信号出力回路との間を流れる電流は交流電流であり、図９に示すとおり結合コンデンサＣa1を設けることにより、各々のスイッチの異なる直流電位に対し駆動信号のみを通過させることができ、単一の駆動信号で全てのスイッチ動作が可能となる。結合コンデンサＣa1の一方の電極はスイッチＳa1のゲート電極に接続され、もう一方の電極は、図９中で「Ａ」が付された端子によって、駆動信号出力回路へと接続される。
【００４５】
なお、ダイオードＤa1は、スイッチＳa1をオンとするときにゲート電位をソース電位に引き上げるために設けられている。また、抵抗Ｒa1は、スイッチＳa1をオフとしたときにその動作を確実にするためゲート電極とソース電極のインピーダンスを下げる目的で設けられている。その他のスイッチに対しても、図９に示される駆動回路部分２と同様の駆動回路部分が備えられている。
【００４６】
上記「Ａ」端子によって結合コンデンサＣa1に接続される、駆動信号出力回路の回路図を、図１０に示す。
【００４７】
駆動信号出力回路３は、発光ダイオードＤ1を備えた発光部と、フォトダイオードＤ2、及びＮＰＮ型トランジスタＴNPNとＰＮＰ型トランジスタＴPNPを接続して構成されるプッシュプル回路を備えた受光部と、から構成される。発光部と受光部とは電気的に絶縁されており、フォトカプラを構成している。
【００４８】
動作時においては、任意の発光素子駆動回路（図１０中には、発光素子駆動電源Ｖ1、スイッチＳ1、及び任意の抵抗Ｒ1からなる発光素子駆動回路が描かれているが、発光ダイオードＤ1に対してオン、オフを切り替えつつ電圧を印加することが可能な回路であれば、どのような回路を用いてもよい。）により印加された電圧に応答して発光ダイオードＤ1が発光し、この光を受光したフォトダイオードＤ2が電流信号を発生し、この電流信号に応じてプッシュプル回路から駆動信号電流が出力される。
【００４９】
なお、図１０の構成においては、発光素子駆動電源Ｖ1として電圧均等化回路１内の任意の蓄電セルを用いることが可能である。発光素子駆動電源Ｖ1の代りに電圧均等化回路１内の任意の蓄電セル、又は蓄電セル列の両端へと、発光素子駆動回路を接続し、併せてスイッチＳ1の駆動回路（不図示）も均等化回路１内の蓄電セル、又は蓄電セル列へと接続すれば、外部からの電力供給を受けることなく発光部を動作させることができる。
【００５０】
同様に、プッシュプル回路の電源端子を電圧均等化回路１内の任意の蓄電セルへと接続すれば、プッシュプル回路の電源ＶCCとしても均等化回路１内の蓄電セルを用いることが可能となり、外部からの電力供給を受けることなく受光部を動作させることができる。
【００５１】
このように、電圧均等化回路１内に蓄えられたエネルギーによって駆動信号出力回路３を動作させるならば、駆動信号出力回路３は外部から一切の電力供給を受けることなく動作可能である。電圧均等化回路１の動作に用いるべき全ての駆動信号出力回路を、同様に内部の蓄電セルを電源とするよう構成すれば、当該電圧均等化回路１を無停電電源として用いることが可能である。
【００５２】
なお、スイッチＳa1以外の各々のスイッチに対しても、対応する結合コンデンサを介して同様の駆動信号出力回路が接続されている。一実施態様として、第１スイッチ群に含まれる全てのスイッチＳa1〜Ｓa6を１つの駆動信号出力回路に接続し、第２スイッチ群に含まれる全てのスイッチＳb1〜Ｓb6を１つの駆動信号出力回路に接続すれば、各スイッチ群に含まれるスイッチを一括して駆動させることができる。
【００５３】
電圧均等化回路１の動作
次に、電圧均等化回路１による蓄電セル電圧の均等化動作を説明する。説明を単純にするため、以下において第１のスイッチ群に含まれるスイッチは全て、図１０にて示される構成を備えた第１の駆動信号出力回路へと接続され、第２のスイッチ群に含まれるスイッチは全て、同様の構成を備えた第２の駆動信号出力回路へと接続されているものとする。
【００５４】
均等化動作の開始時点において、各々の蓄電セルに蓄えられているエネルギーはそれぞれ任意であってよい。一例として、全てのセルが完全に放電を終えた状態においては、まず、図８に示される電圧均等化回路１中、「＋」が付された端子と「−」が付された端子との間に外部電源（不図示）を接続して蓄電セルＣ1A，Ｃ2A，Ｃ3Aをあらかじめ充電した状態から（充電終了後、外部電源は取り外してよい。）、均等化動作が開始される。
【００５５】
均等化動作は、第１，第２の駆動信号出力回路の各々において、発光素子駆動回路により、発光ダイオードに対する電圧印加の有無を繰り返し切り替えることに応答して行われる。典型的には、第１の駆動信号出力回路内で発光ダイオードに対して電圧が印加されている期間中、第２の駆動信号出力回路内では発光ダイオードに対して電圧が印加されず、第２の駆動信号出力回路内で発光ダイオードに対して電圧が印加されている期間中、第１の駆動信号出力回路内では発光ダイオードに対して電圧が印加されないよう、両駆動信号出力回路内における上記切り替えは同期して行われる。
【００５６】
なお、両駆動信号出力回路内における上記切り替えの同期が完全でない場合、電圧均等化回路１内においては、第１，第２のスイッチ群に属するスイッチが全てオンの状態と、それらスイッチが全てオフの状態と、が断続的に実現されることとなるが、本実施例においてはそのような状態の実現される期間が十分に短いものとし、それによる電圧均等化動作への影響は無視する。
【００５７】
図１１に、第１スイッチ群に含まれるスイッチＳa1〜Ｓa6への駆動信号出力を行う駆動信号出力回路３において、スイッチＳ1がオンとなり発光ダイオードＤ1に電圧が印加されたときの、受光部における電流の流れを示す。電圧を印加されることにより発光ダイオードＤ1は発光し、その光を受光したフォトダイオードＤ2から発生された電流信号がトランジスタＴNPNのベース−エミッタ間を流れる。これにより、トランジスタＴNPNのコレクタ−エミッタ間にも電流を流すことが可能となり、電源ＶCC（任意の外部電源であってもよいし、既に述べたとおり電圧均等化回路１内の任意の蓄電セルをＶCCとして用いてもよい。）から端子「Ａ」を介してスイッチＳa1〜Ｓa6へと、各スイッチに接続された結合コンデンサを介して駆動信号電流が入力される。
【００５８】
スイッチＳa1〜Ｓa6へと駆動信号電流が入力されることにより、ゲート電極−ソース電極間に電圧が印加されて、スイッチＳa1〜Ｓa6はオンとなる（第１の接続状態）。これにより、蓄電セルＣ2AとＣ1B，Ｃ3AとＣ2B，Ｃ1AとＣ1C，Ｃ2AとＣ2Cがそれぞれ並列接続されて、相互充放電によりそれら蓄電セル間のばらつきは解消される方向へと向かう。
【００５９】
一定期間（典型的には、スイッチＳ1の駆動回路内であらかじめ設定された期間）が経過したのち、スイッチＳ1がオフとなり、発光ダイオードＤ1への電圧印加は停止される。このとき、スイッチＳa1〜Ｓa6のゲート電極からソース電極へと電流が流れることにより両電極間の電荷が開放され、スイッチＳa1〜Ｓa6はオフとなる。各ゲート電極からの放電電流はまた、各々の結合コンデンサを通って駆動信号出力回路３へと流れ込む。
【００６０】
このときの電流の流れを、図１２に示す。図示されるとおり、各ゲート電極からの放電電流が、トランジスタＴPNPのエミッタ−ベース間を流れる。これにより、トランジスタＴPNPのエミッタ−コレクタ間にも電流を流すことが可能となり、各ゲート電極から端子「Ａ」を介して基準電位点ＶGへと、放電電流が流れ込む。なお、基準電位点ＶGは外部へのアースにより定めてもよいし、電源ＶCCと同様に、電圧均等化回路内でいずれかの蓄電セルに接続することで定められたものであってもよい（ただし、電源ＶCCを接続する点よりも低電位側に基準電位点ＶGを設けることが必要である。）。
【００６１】
スイッチＳa1〜Ｓa6がオフとなっている期間中、オン時に行われていた蓄電セル間の相互充放電は、いずれも停止する。具体的に、例えば蓄電セルＣ2AとＣ1B間において、蓄電セルＣ2AからＣ1Bへと流れる方向の電流はオフとなっているスイッチＳa2内に生じた寄生ダイオードの作用によって遮断されるし、蓄電セルＣ1BからＣ2Aへと流れる方向の電流も、オフとなっているスイッチＳa1内に生じた寄生ダイオードの作用によって遮断される。同様に、第１の接続状態において相互充放電が行われていた蓄電セル間を流れる全ての電流は、スイッチＳa1〜Ｓa6のうちいずれかに生じた寄生ダイオードの作用により遮断される。
【００６２】
一方で、この期間においては、第２スイッチ群に含まれるスイッチＳb1〜Ｓb6への駆動信号出力を行う駆動信号出力回路において、発光ダイオードに電圧が印加されるため、既に述べたものと同様の過程を経て、スイッチＳb1〜Ｓb6がオンとなる（第２の接続状態）。これにより、蓄電セルＣ1AとＣ1B，Ｃ2AとＣ2B，Ｃ2AとＣ1C，Ｃ3AとＣ2Cがそれぞれ並列接続されて、相互充放電によりそれら蓄電セル間のばらつきは解消される方向へと向かう。
【００６３】
第１，第２の接続状態間での切り替えを繰り返すことにより、各々の蓄電セルは自己以外の全ての蓄電セルと直接的、又は間接的に（他の蓄電セルを介して）相互充放電をすることとなるため、蓄電セル電圧間のばらつきは解消される方向へと向かう。
【実施例２】
【００６４】
図１３に、本発明の第２実施形態に係る電圧均等化回路１の回路図を示す。ただし、各スイッチに接続される駆動回路部分は省略されている。
【００６５】
図１３に示される回路は、図８の電圧均等化回路１において、第１の直列回路の直列数を６に増加させた構成として与えられる。第１の直列回路における直列数は任意であり、直列数を変更した場合であっても、本発明の電圧均等化回路は同様の原理で動作可能である。なお、各蓄電セルは、蓄電セルＣ1A，Ｃ6Aの各々の容量と、その他の蓄電セルの各々の容量と、の比が２：１となるよう選択されている。
【００６６】
上記のとおり、第１の直列回路の直列数は任意に選択可能である。しかしながら、直列数の増加に伴い、高電位側に配置されたスイッチへと接続された結合コンデンサには大きな電圧が印加される場合があり、これにより、結合コンデンサの耐電圧に応じて蓄電セルの直列数に制限が生じることがある。
【００６７】
一例として、第１スイッチ群に含まれるスイッチを、図１０にて示される構成を備えた１つの駆動信号出力回路へと全て接続し、且つ、当該駆動信号出力回路の基準電位点ＶGを第１の直列回路内で最も低電位側にある蓄電セル（図８の構成においては蓄電セルＣ3A、図１３の構成においては蓄電セルＣ6A）の低電位側電極へと接続したならば、第１の直列回路内で最も高電位側にある蓄電セルＣ1Aの高電位側電極に接続されたスイッチ（図８の構成においてはスイッチＳb1，Ｓa4であり、図１３の構成においてはスイッチＳb11，Ｓa14である。）のゲート電極へと接続された結合コンデンサには、第１の直列回路を構成する全ての蓄電セルの合計電圧と同程度の電圧が印加されうる。したがって、このような構成において直列数を増加させ続ければ、いずれは結合コンデンサに耐電圧以上の高電圧が印加されることとなるため、結合コンデンサの耐電圧に応じて直列数が制限される。
【００６８】
このような問題は、以下に説明するとおりの回路のモジュール化によって解決される。
【００６９】
すなわち、図１３に示されるとおり、蓄電セルＣ1A〜Ｃ3A，Ｃ1B，Ｃ2B，Ｃ1C，Ｃ2C、スイッチＳa11〜Ｓa16，Ｓb11〜Ｓb16からなる第１のモジュールと、蓄電セルＣ4A〜Ｃ6A，Ｃ4B，Ｃ5B，Ｃ4C，Ｃ5C、スイッチＳa21〜Ｓa26，Ｓb21〜Ｓb26からなる第２のモジュールとを直列接続し、さらに、図１３に示されるとおりの位置にて蓄電セルＣ3B，Ｃ3Cを両モジュール間に接続することにより本発明の電圧均等化回路１を構成した上で、第１のモジュールに含まれる各スイッチのオン、オフを切り替えるための駆動信号出力回路の基準電位点を、当該第１のモジュール内のいずれかの蓄電セルへと接続し（図１３に「
2012257440.tif 000004
」と示されるとおり、一例としては最も低電位側に配置されたセルの低電位側電極へと接続することができる。）、第２のモジュールに含まれる各スイッチのオン、オフを切り替えるための駆動信号出力回路（第１のモジュールに用いられた回路とは別の回路である。）の基準電位点を、当該第２のモジュール内のいずれかの蓄電セルへと接続する（一例としては、図１３に「
2012257440.tif 000005
」と示されるとおりの点に接続する。）ならば、各モジュール内の結合コンデンサに印加される電圧は、最大でも、第１の直列回路を構成する蓄電セルのうち各々のモジュール内に含まれる蓄電セル（第１のモジュールにおいてはでＣ1A〜Ｃ3Aであり、第２のモジュールにおいてはでＣ4A〜Ｃ6Aである。）の合計電圧程度に抑えられるため、結合コンデンサの耐電圧に応じてモジュールのサイズを適切に選択することにより、全体としての直列数に制限が加わることを回避できる。
【００７０】
直列接続するモジュール数は２に限らず任意であるため、結合コンデンサの耐電圧に応じて各モジュールにおける第１の直列回路の直列数を適切に選択した上で多数のモジュールを直列接続すれば、全体として大きな直列数の均等化回路を構成することが可能である。このようにして構成した回路も、実施例１において既に説明したものと同様の態様で動作する。
【実施例３】
【００７１】
先の特許発明に係る蓄電モジュールは、ｎ個（ｎは２以上の整数）の蓄電セル及び蓄電セル群を直列にしたｍ個の直列回路と、ｎ−１個の蓄電セル及び蓄電セル群を直列にしたｍ個又はｍ±１個の複数個（ただし並列数が４Ｌ−２個の場合は除く。Ｌは自然数）の直列回路をそれぞれ交互に並列接続したものとして一般化されていた。これに鑑みれば、本発明の電圧均等化回路も、先の特許発明に係る蓄電モジュールに含まれる各スイッチを本発明の教示に従い第１，第２のスイッチ群として構成することにより一般化可能である。すなわち、図８に示される本発明の電圧均等化回路１は、ｎ＝３，ｍ＝１の場合の例であるといえる。また、他の例としては、図１４の回路（ｎ＝３，ｍ＝２の場合の例）や、図１５の回路（ｎ＝３、ｍ＝３の場合の例）を挙げることができる。
【００７２】
このように一般化された電圧均等化回路においても、直列数が制限されることをモジュール化により回避すること、駆動信号出力回路を均等化回路内蓄電セルからの電力で動作させることにより無停電電源装置を構成すること等、既に述べたとおりのさまざまな改良が可能である。
【００７３】
なお、並列数が４Ｌ−２の場合には、スイッチ切り替えにより実現される第１，第２の接続状態において、各並列段に含まれる蓄電セルの合成容量を全て等しくすることが不可能となる。これについて、以下に説明する。
【００７４】
まず、並列数が４Ｌ−２ではない場合について、図１５の回路を例として説明する。スイッチＳa1〜Ｓa14を全てオンとし、スイッチＳb1〜Ｓb14を全てオフとしたとき、第１の接続状態としては、蓄電セルＣ1D，Ｃ1A，Ｃ1C，Ｃ1Eが並列接続されてなる第１の並列段（４並列）と、蓄電セルＣ2D，Ｃ1B，Ｃ2A，Ｃ2C，Ｃ2Eが並列接続されてなる第２の並列段（５並列）と、蓄電セルＣ3D，Ｃ2B，Ｃ3A，Ｃ3Eが並列接続されてなる第３の並列段（４並列）と、が直列接続された状態が実現される。一方、スイッチＳb1〜Ｓb14を全てオンとし、スイッチＳa1〜Ｓa14を全てオフとしたとき、第２の接続状態としては、蓄電セルＣ1D，Ｃ1B，Ｃ1A，Ｃ1Eが並列接続されてなる第１の並列段（４並列）と、蓄電セルＣ2D，Ｃ2B，Ｃ2A，Ｃ1C，Ｃ2Eが並列接続されてなる第２の並列段（５並列）と、蓄電セルＣ3D，Ｃ3A，Ｃ2C，Ｃ3Eが並列接続されてなる第３の並列段（４並列）と、が直列接続された状態が実現される。
【００７５】
このとき、第１，第２の接続状態間で切り替えを行っても、第１〜第３の並列段の各々における並列数は不変である。蓄電セルＣ1A，Ｃ3Aの容量と、その他の各蓄電セルの容量と、の比を２：１と選択すれば、第１，第２の接続状態において構成される第１〜第３の並列段に含まれる蓄電セルの合成容量を全て等しくすることができる（蓄電セルＣ1A，Ｃ3A以外の各セルの容量をＣとすれば、各並列段に含まれる蓄電セルの合成容量は５Ｃとなる。）。
【００７６】
次に、並列数が４Ｌ−２の場合について説明する。一例として、図１５に示される回路中、Ｃ1D〜Ｃ3Dからなる直列回路に対して、蓄電セルＣ1F，Ｃ2Fからなる直列回路（図１６）を更に並列接続した場合について説明する（このときの並列数は、４×２−２＝６である。）。
【００７７】
上記並列数が６の回路においては、蓄電セルＣ2DとＣ1Fとの高電位側電極間及び低電位側電極間が、Ｓb1〜Ｓb14と同様にＭＯＳＦＥＴであるスイッチＳb15及びＳb16を介して接続され（スイッチＳb15のソース電極は蓄電セルＣ2Dの高電位電極側に、ドレイン電極は蓄電セルＣ1Fの高電位電極側に接続され、スイッチＳb16のソース電極は蓄電セルＣ2Dの低電位電極側に、ドレイン電極はＣ1Fの低電位電極側に接続される。このとき、Ｓb16のソース電極は蓄電セルＣ3Dの高電位電極側にも接続され、ドレイン電極は蓄電セルＣ2Fの高電位電極側にも接続される。）、さらに蓄電セルＣ3DとＣ2Fとの低電位側電極間が、同様にＭＯＳＦＥＴであるスイッチＳb17によって接続される（ソース電極は蓄電セルＣ3Dの低電位電極側に、ドレイン電極は蓄電セルＣ2Fの低電位電極側に接続される）ものとする。さらに、当該並列数が６の回路においては、蓄電セルＣ1DとＣ1Fの高電位側電極間及び低電位側電極間が、Ｓa1〜Ｓa14と同様にＭＯＳＦＥＴであるスイッチＳa15及びＳa16を介して接続され（スイッチＳa15のソース電極は蓄電セルＣ1Fの高電位電極側に、ドレイン電極は蓄電セルＣ1Dの高電位電極側に接続され、スイッチＳa16のソース電極は蓄電セルＣ1Fの低電位電極側に、ドレイン電極はＣ1Dの低電位電極側に接続される。）、さらに蓄電セルＣ3Dの高電位側電極とＣ2Fの低電位側電極との間が、同様にＭＯＳＦＥＴであるスイッチＳa17によって接続される（ソース電極は蓄電セルＣ2Fの低電位電極側に、ドレイン電極は蓄電セルＣ3Dの高電位電極側に接続される）ものとする。
【００７８】
このような構成において、スイッチＳa1〜Ｓa17を全てオンとし、スイッチＳb1〜Ｓb17を全てオフとしたとき、第１の接続状態としては、蓄電セルＣ1F，Ｃ1D，Ｃ1A，Ｃ1C，Ｃ1Eが並列接続されてなる第１の並列段（５並列）と、蓄電セルＣ2F，Ｃ2D，Ｃ1B，Ｃ2A，Ｃ2C，Ｃ2Eが並列接続されてなる第２の並列段（６並列）と、蓄電セルＣ3D，Ｃ2B，Ｃ3A，Ｃ3Eが並列接続されてなる第３の並列段（４並列）と、が直列接続された状態が実現される。一方、スイッチＳb1〜Ｓb17を全てオンとし、スイッチＳa1〜Ｓa17を全てオフとしたとき、第２の接続状態としては、蓄電セルＣ1D，Ｃ1B，Ｃ1A，Ｃ1Eが並列接続されてなる第１の並列段（４並列）と、蓄電セルＣ1F，Ｃ2D，Ｃ2B，Ｃ2A，Ｃ1C，Ｃ2Eが並列接続されてなる第２の並列段（６並列）と、蓄電セルＣ2F，Ｃ3D，Ｃ3A，Ｃ2C，Ｃ3Eが並列接続されてなる第３の並列段（５並列）と、が直列接続された状態が実現される。
【００７９】
すなわち、第１〜第３の並列段における各々の並列数は、上記第１，第２の接続状態間で切り替えにより、５並列−６並列−４並列と、４並列−６並列−５並列との間で変化する。したがって、例えば蓄電セルＣ1AとＣ3Aの容量を２Ｃとし、その他の蓄電セルの容量を全てＣとした場合であっても、第１，第２の接続状態の各々において、各並列段に含まれる蓄電セルの合成容量は等しくならない。
【００８０】
しかしながら、このような場合であっても、第１，第２の接続状態間での切り替えを繰り返すことにより、回路に含まれる全ての蓄電セルの電圧を均等化することは可能である。すなわち、「各並列段に含まれる蓄電セルの合成容量を等しくする」という要件を課さないのであれば、本発明の電圧均等化回路を、４Ｌ−２の並列数で構成することも可能である。
【００８１】
なお、各スイッチを配置する際には、個々の蓄電セルがオフ状態のスイッチを介して放電しないよう留意する必要がある。電圧均等化回路に含まれる個々の蓄電セルにおいて、高電位側電極と低電位側電極とを結ぶ各々の経路上に、そのような放電を担う電流を遮断する寄生ダイオードが生じた電界効果トランジスタが少なくとも１つ含まれるよう、各スイッチ群を構成することにより、そのような放電を回避することができる。
【産業上の利用可能性】
【００８２】
本発明の電圧均等化回路は、非常用電源を初めとする任意の電源装置として利用可能である。本発明によれば従来よりも少ない素子数、単純な構成で電源装置を構成することが可能となるため、低コストで故障リスクの低い電源装置を提供することが可能となる。
【符号の説明】
【００８３】
１              電圧均等化回路
Ｃ1A〜Ｃ6A      蓄電セル
Ｃ1B〜Ｃ5B      蓄電セル
Ｃ1C〜Ｃ5C      蓄電セル
Ｃ1D〜Ｃ3D      蓄電セル
Ｃ1E〜Ｃ3E      蓄電セル
Ｃ1F〜Ｃ2F      蓄電セル
Ｓa1〜Ｓa17      スイッチ
Ｓa11〜Ｓa16    スイッチ
Ｓa21〜Ｓa26    スイッチ
Ｓb1〜Ｓb17      スイッチ
Ｓb11〜Ｓb16    スイッチ
Ｓb21〜Ｓb26    スイッチ
２      駆動回路部分
Ｃa1      結合コンデンサ
Ｒa1      抵抗
Ｄa1      ダイオード
３      駆動信号出力回路
ＶCC      電源
ＶG      基準電位点
ＴNPN      ＮＰＮ型トランジスタ
ＴPNP      ＰＮＰ型トランジスタ
Ｒ1〜Ｒ3      抵抗
Ｄ1      発光ダイオード
Ｄ2      フォトダイオード
Ｓ1      スイッチ
Ｖ1      発光素子駆動電源
【図１】
2012257440.tif 000006
【図２】
2012257440.tif 000007
【図３】
2012257440.tif 000008
【図４】
2012257440.tif 000009
【図５】
2012257440.tif 000010
【図６】
2012257440.tif 000011
【図７】
2012257440.tif 000012
【図８】
2012257440.tif 000013
【図９】
2012257440.tif 000014
【図１０】
2012257440.tif 000015
【図１１】
2012257440.tif 000016
【図１２】
2012257440.tif 000017
【図１３】
2012257440.tif 000018
【図１４】
2012257440.tif 000019
【図１５】
2012257440.tif 000020
【図１６】
2012257440.tif 000021
【手続補正書】
【提出日】平成24年8月2日(2012.8.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ｎ（ｎは２以上の整数）個の蓄電セルを直列接続して構成される、第１の直列回路と、  ｎ−１個の蓄電セルを直列接続して構成される、第２，第３の直列回路と、
第１，第２のスイッチ群と
を備え、
前記第１のスイッチ群に含まれる各々のスイッチをオンとすることにより、
前記第１の直列回路を構成する第ｋ（ｋは２以上ｎ以下の整数）の蓄電セルと、前記第２の直列回路を構成する第ｋ−１の蓄電セルと、が各々並列接続されることによりｎ−１個の並列回路が構成され、且つ、前記第１の直列回路を構成する第ｌ（ｌは１以上ｎ−１以下の整数）の蓄電セルと、前記第３の直列回路を構成する第ｌの蓄電セルと、が各々並列接続されることによりｎ−１個の並列回路が構成される、第１の接続状態
を実現し、
前記第２のスイッチ群に含まれる各々のスイッチをオンとすることにより、
前記第１の直列回路を構成する第ｌの蓄電セルと、前記第２の直列回路を構成する第ｌの蓄電セルと、が各々並列接続されることによりｎ−１個の並列回路が構成され、且つ、前記第１の直列回路を構成する第ｋの蓄電セルと、前記第３の直列回路を構成する第ｋ−１の蓄電セルと、が各々並列接続されることによりｎ−１個の並列回路が構成される、第２の接続状態
を実現し、
前記第１，第２の接続状態間での切り替えによって、前記第１〜第３の直列回路を構成する各々の蓄電セルの電圧を均等化するよう構成された、電圧均等化回路において、
前記第１のスイッチ群は、
前記第１の接続状態において互いに並列接続される、前記第１の直列回路に含まれる蓄電セルと前記第２の直列回路に含まれる蓄電セルとからなる蓄電セル組の各々の高電位側電極間及び低電位側電極間に、該第１の直列回路に含まれる蓄電セルの電極側にソース電極が接続され、該第２の直列回路に含まれる蓄電セルの電極側にドレイン電極が接続された電界効果トランジスタが含まれるよう、電界効果トランジスタを配置し、
前記第１の接続状態において互いに並列接続される、前記第１の直列回路に含まれる蓄電セルと前記第３の直列回路に含まれる蓄電セルとからなる蓄電セル組の各々の高電位側電極間及び低電位側電極間に、該第１の直列回路に含まれる蓄電セルの電極側にドレイン電極が接続され、該第３の直列回路に含まれる蓄電セルの電極側にソース電極が接続された電界効果トランジスタが含まれるよう、電界効果トランジスタを配置してなり、
前記第２のスイッチ群は、
前記第２の接続状態において互いに並列接続される、前記第１の直列回路に含まれる蓄電セルと前記第２の直列回路に含まれる蓄電セルとからなる蓄電セル組の各々の高電位側電極間及び低電位側電極間に、該第１の直列回路に含まれる蓄電セルの電極側にドレイン電極が接続され、該第２の直列回路に含まれる蓄電セルの電極側にソース電極が接続された電界効果トランジスタが含まれるよう、電界効果トランジスタを配置し、
前記第２の接続状態において互いに並列接続される、前記第１の直列回路に含まれる蓄電セルと前記第３の直列回路に含まれる蓄電セルとからなる蓄電セル組の各々の高電位側電極間及び低電位側電極間に、該第１の直列回路に含まれる蓄電セルの電極側にソース電極が接続され、該第３の直列回路に含まれる蓄電セルの電極側にドレイン電極が接続された電界効果トランジスタが含まれるよう、電界効果トランジスタを配置してなる
ことを特徴とする、電圧均等化回路。
【請求項２】
前記第１，第２のスイッチ群に含まれる各々のスイッチはＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）であることを特徴とする、請求項１に記載の電圧均等化回路。
【請求項３】
前記第１，第２のスイッチ群に含まれる各々のＭＯＳＦＥＴのゲート電極に対して結合コンデンサが直列接続され、該各々のＭＯＳＦＥＴのソース電極とゲート電極との間に抵抗が接続され、更に、該抵抗に対して並列に、該ソース電極から該ゲート電極へと向かう電流を遮断しないようダイオードが接続されており、該結合コンデンサを介して該ゲート電極へと入力される駆動信号の制御により各々のＭＯＳＦＥＴのオン、オフを切り替えるよう構成されたことを特徴とする、請求項２に記載の電圧均等化回路。
【請求項４】
発光素子を備えた発光部と、
前記発光素子の発光に応答して電気信号を発生する、受光素子と、該電気信号に応じて前記駆動信号を出力するプッシュプル回路と、を備え、前記発光素子に対して電気的に絶縁された、受光部と
を備えた駆動信号出力回路が前記結合コンデンサの各々に接続され、該結合コンデンサを介してゲート電極へと入力される前記駆動信号の制御により各々のＭＯＳＦＥＴのオン、オフを切り替えるよう構成されたことを特徴とする、請求項３に記載の電圧均等化回路。
【請求項５】
前記駆動信号出力回路として、
前記第１のスイッチ群に含まれる各々のＭＯＳＦＥＴのゲート電極へと直列接続された前記結合コンデンサの全てへと接続されて、該第１のスイッチ群に含まれるＭＯＳＦＥＴのゲート電極の全てへと、該結合コンデンサの各々を介して駆動信号を出力する、第１の駆動信号出力回路と、
前記第２のスイッチ群に含まれる各々のＭＯＳＦＥＴのゲート電極へと直列接続された前記結合コンデンサの全てへと接続されて、該第２のスイッチ群に含まれるＭＯＳＦＥＴのゲート電極の全てへと、該結合コンデンサの各々を介して駆動信号を出力する、第２の駆動信号出力回路と
を備え、前記第１，第２の駆動信号出力回路から入力される各々の前記駆動信号の制御により、前記第１，第２のスイッチ群に含まれる各々のＭＯＳＦＥＴのオン、オフを切り替えるよう構成されたことを特徴とする、請求項４に記載の電圧均等化回路。
【請求項６】
請求項４又は５に記載の電圧均等化回路において、
前記駆動信号出力回路の各々が備える前記発光素子を発光素子駆動回路へと接続し、更に該発光素子駆動回路の各々を、前記第１〜第３の直列回路に含まれる蓄電セルのいずれかへと接続することにより、該発光素子駆動回路の各々を動作させるための電源として該蓄電セルのいずれかを用いるよう構成し、且つ、
前記駆動信号出力回路の各々が備える、前記プッシュプル回路を、前記第１〜第３の直列回路に含まれる蓄電セルのいずれかへと接続することにより、該プッシュプル回路の各々を動作させるための電源として該蓄電セルのいずれかを用いるよう構成した
ことを特徴とする、無停電電源装置。
【請求項７】
直列数ｎがｎiである、請求項４に記載の電圧均等化回路として、１以上Ｎ（Ｎは２以上の整数）以下の整数ｉに対してそれぞれ与えられるＮ個のモジュール（以下、それぞれを第ｉのモジュールとする。）を直列接続し、
前記Ｎ個のモジュールのうち、直接接続される２つのモジュールにおける第２の直列回路間、及び第３の直列回路間に、それぞれ蓄電セルを接続する
ことにより構成される、電圧均等化回路において、
第ｉのモジュールに含まれるＭＯＳＦＥＴのオン、オフを切り替えるための前記駆動信号出力回路、に含まれる前記プッシュプル回路の基準電位点を、該第ｉのモジュールに含まれるいずれかの蓄電セルに接続した
ことを特徴とする、電圧均等化回路。
【請求項８】
ｎ（ｎは２以上の整数）個の蓄電セルを直列接続して各々が構成される、ｍ個（ｍは１以上の整数）の直列回路と、ｎ−１個の蓄電セルを直列接続して各々が構成される、ｍ個又はｍ±１個であって複数個（ただし並列数が４Ｌ−２個の場合は除く。Ｌは自然数）の直列回路と、をそれぞれ交互に並列接続し、
第１，第２のスイッチ群を更に設け、
前記第１のスイッチ群に含まれる各々のスイッチをオンとすることにより、
各々の直列回路に含まれる蓄電セルが、該蓄電セルを含む直列回路と並列接続された直列回路に含まれる、いずれか１以上の蓄電セルと並列接続されて並列回路を構成する、第１の接続状態
を実現し、
前記第２のスイッチ群に含まれる各々のスイッチをオンとすることにより、
各々の直列回路に含まれる蓄電セルが、該蓄電セルを含む直列回路と並列接続された直列回路に含まれる、いずれか１以上の蓄電セルと並列接続されて、前記第１の接続状態において構成された並列回路とは異なる並列回路を構成する、第２の接続状態
を実現し、
前記第１，第２の接続状態間での切り替えによって、各々の直列回路を構成する蓄電セルの電圧を均等化するよう構成された、電圧均等化回路において、
前記第１のスイッチ群は、
前記第１の接続状態において互いに並列接続される、前記ｎ個の蓄電セルを直列接続して構成される直列回路に含まれる蓄電セルと前記ｎ−１個の蓄電セルを直列接続して構成される直列回路に含まれる蓄電セルとからなる蓄電セル組の各々の高電位側電極間及び低電位側電極間のそれぞれに電界効果トランジスタが含まれるよう、電界効果トランジスタを配置してなり、
前記第２のスイッチ群は、
前記第２の接続状態において互いに並列接続される、前記ｎ個の蓄電セルを直列接続して構成される直列回路に含まれる蓄電セルと前記ｎ−１個の蓄電セルを直列接続して構成される直列回路に含まれる蓄電セルとからなる蓄電セル組の各々の高電位側電極間及び低電位側電極間のそれぞれに電界効果トランジスタが含まれるよう、電界効果トランジスタを配置してなり、
さらに、前記蓄電セル組の各々の高電位側電極間に含まれる電界効果トランジスタのうち少なくとも１つがオフ状態において妨げる電流の極性と、前記蓄電セル組の各々の低電位側電極間に含まれる電界効果トランジスタのうち少なくとも１つがオフ状態において妨げる電流の極性と、が異なる極性となるよう、電界効果トランジスタの各々に内在するダイオードの極性を定めることにより、オフ状態の電界効果トランジスタを介して蓄電セル組の各々が相互充放電することを妨げる
ことを特徴とする、電圧均等化回路。