(57)【要約】【課題】ノイズ減衰の効果を損なうことなく、低コストで、半導体装置の電気的測定のテスト時間を短縮する。【解決手段】半導体テスタ２に設けられた電源回路４は、動作電源として半導体装置ＤＵＴに供給する電源電圧ＶＣＣ、電源電圧ＶＣＣと略同じ電圧レベルの電源電圧ＶＣＣ１を生成する。半導体装置ＤＵＴが搭載されるテスト用ボード３には、電源電圧ＶＣＣのノイズを除去するコンデンサ５，６を有している。４７０μＦ程度の静電容量値を有するコンデンサ５は、電源電圧ＶＣＣが接続される電源ライン７と電源回路４が生成する電源電圧ＶＣＣ１が接続される電源ライン８との間にそれぞれ接続されている。コンデンサ５をＡＣカップリング接続することにより、コンデンサ５の充放電時間をキャンセルしながら、電源電圧ＶＣＣに印加されるノイズを除去する。【選択図】図１
2012233732.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の電気的特性をテストする半導体試験装置と、前記半導体試験装置から入出力されるテスト信号を、搭載された被測定デバイスとなる複数の前記半導体装置に伝達するインタフェースとなるデバイスインタフェースボードとを備えたテストシステムであって、
前記半導体試験装置は、
前記半導体装置の動作電圧となる第１の電源電圧を生成する第１の電源回路と、
前記第１の電源回路が生成する第１の電源電圧と略同じ電圧レベルの第２の電源電圧を生成する第２の電源回路とを有し、
前記デバイスインタフェースボードは、
前記第１の電源電圧と基準電位との間に接続され、前記第１の電源電圧に印加されるノイズを減衰する第１の静電容量素子と、
前記第１の静電容量素子よりも大きな静電容量値を有し、前記第１の電源電圧に印加されるノイズを減衰する第２の静電容量素子とを有し、
前記第２の静電容量素子は、
前記第１の電源電圧と前記第２の電源電圧との間に接続されることを特徴とするテストシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の電気的測定技術に関し、特に、半導体装置の電源電圧に印加されるノイズの効率的な除去に有効な技術に関する。
【背景技術】
【０００２】
半導体装置においては、たとえば、半導体ウエハに形成されたボンディングパッド上にプローブ針などを当ててダイの電気的特性のテストを行い、良品／不良品を選別するウエハテストや、出荷前の半導体装置の電気的特性をテストし、搭載された半導体チップが正しく機能するかを確認するファイナルテストが行われる。
【０００３】
たとえば、ファイナルテストは、半導体装置をテストするテスタに電気的に接続されたバーンインボードなどのテスト用ボードに複数個の半導体装置を実装することにより行っている。
【０００４】
この種のテスト用ボードには、半導体装置を装着するソケットが複数搭載されており、該ソケットに被試験デバイスとなる半導体装置が装着される構成となっている。また、テスト用ボードには、ノイズ除去用のコンデンサ、いわゆる電源パスコンが搭載されている。
【０００５】
電源パスコンは、たとえば、０．１μＦ程度の静電容量からなるコンデンサが用いられていたが、半導体装置の回路規模が増大し、動作内容が複雑になるに伴い、様々な周波数帯域のノイズ対策や電源変動対策などが必要となっている。
【０００６】
そこで、電源電圧ＶＣＣを安定化させるために、上記した０．１μＦ程度のコンデンサに加えて、たとえば、４７０μＦ程度の静電容量値の大きいコンデンサが電源パスコンとして用いられている。
【０００７】
これら電源パスコンは、テスタの電源回路から供給される半導体装置の動作電源である電源電圧ＶＣＣと基準電位ＶＳＳとの間に接続された構成となっており、前述したように電源電圧ＶＣＣに印加されるノイズ除去用として用いられる。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところが、上記のような半導体装置の電気的特性テストにおけるノイズ除去技術では、次のような問題点があることが本発明者により見い出された。
【０００９】
すなわち、テスタにおいて、半導体装置のスタンバイ電流などの微弱な電流を測定する場合には、コンデンサに流れる電流と測定電流とを切り分けるために、コンデンサに電荷が蓄積された後に、半導体装置の電流測定を開始しなければならず、コンデンサの電荷蓄積までの待ち時間が必要となってしまう。
【００１０】
また、テスタには、半導体装置の電流を測定する際に用いられる検出用抵抗が設けられており、該検出用抵抗を介して電源電圧ＶＣＣを供給することにより発生した電圧から半導体装置の消費電流を検出している。
【００１１】
そのために、検出用抵抗とコンデンサとによって形成されるＲＣ回路の時定数の時間がかかることになり、長い測定待ち時間が発生してしまい、電気的特性のテスト時間が長くるという問題がある。
【００１２】
また、コンデンサに電荷が蓄積される待ち時間を低減する技術としては、電源電圧ＶＣＣとコンデンサとの間にリレーを設け、スタンバイ電流などの微弱電流を測定する際に、電源電圧ＶＣＣからコンデンサを切り離すものが知られている。
【００１３】
しかし、この場合には、テスト用ボードにリレーを搭載しなければならず、部品点数が増加してコストアップとなってしまうだけでなく、テスト用ボードが大型化してしまうという問題がある。
【００１４】
さらには、リレーをＯＮ／ＯＦＦするプログラムも別途作成しなければならず、テストプログラムが複雑化し、工数も増加してしまうことになる。
【００１５】
本発明の目的は、ノイズ減衰の効果を損なうことなく、低コストで、半導体装置の電気的測定のテスト時間を短縮することのできる技術を提供することにある。
【００１６】
本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１７】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１８】
本発明は、半導体装置の電気的特性をテストする半導体試験装置と、該半導体試験装置から入出力されるテスト信号を、搭載された被測定デバイスとなる複数の半導体装置に伝達するインタフェースとなるデバイスインタフェースボードとを備えたテストシステムであって、半導体試験装置は、半導体装置の動作電圧となる第１の電源電圧を生成する第１の電源回路と、該第１の電源回路が生成する第１の電源電圧と略同じ電圧レベルの第２の電源電圧を生成する第２の電源回路とを有し、デバイスインタフェースボードは、第１の電源電圧と基準電位との間に接続され、第１の電源電圧に印加されるノイズを減衰する第１の静電容量素子と、該第１の静電容量素子よりも大きな静電容量値を有し、第１の電源電圧に印加されるノイズを減衰する第２の静電容量素子とを有し、第２の静電容量素子は、第１の電源電圧と第２の電源電圧との間に接続されるものである。
【発明の効果】
【００１９】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２０】
（１）ノイズ減衰の効果を損なうことなく、半導体装置の電気的測定を行う際の測定待ち時間を大幅に短縮することができる。
【００２１】
（２）上記（１）により、半導体装置の電気的測定試験を効率的に行うことができ、半導体装置の生産性を向上することができる。
【００２２】
（３）また、テスト用ボードに搭載するリレーなどの部品などが不要となるので、テストシステムの低コスト化、および小型化を実現することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の一実施の形態によるテストシステムの一例を示す説明図である。
【図２】図１のテストシステムに設けられた電源回路の一例を示す説明図である。
【図３】本発明者が検討したテストシステムによるコンデンサ充電時の電流波形の一例を示した説明図である。
【図４】図１のテストシステムにおけるコンデンサ充電時の電流波形の一例を示した説明図である。
【発明を実施するための形態】
【００２４】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２５】
（実施の形態１）
図１は、本発明の一実施の形態によるテストシステムの一例を示す説明図、図２は、図１のテストシステムに設けられた電源回路の一例を示す説明図、図３は、本発明者が検討したテストシステムによるコンデンサ充電時の電流波形の一例を示した説明図、図４は、図１のテストシステムにおけるコンデンサ充電時の電流波形の一例を示した説明図である。
【００２６】
〈発明の概要〉
本発明の第１の概要は、半導体装置（半導体装置ＤＵＴ）の電気的特性をテストする半導体試験装置（半導体テスタ２）と、前記半導体試験装置から入出力されるテスト信号を、搭載された被測定デバイスとなる複数の前記半導体装置に伝達するインタフェースとなるデバイスインタフェースボード（テスト用ボード３）とを備えたテストシステム（テストシステム１）よりなる。
【００２７】
また、前記半導体試験装置は、前記半導体装置の動作電圧となる第１の電源電圧を生成する第１の電源回路（Ｄ／Ａ変換器９，オペアンプ１０）と、前記第１の電源回路が生成する第１の電源電圧と略同じ電圧レベルの第２の電源電圧を生成する第２の電源回路（オペアンプ１１）とを有する。
【００２８】
さらに、前記デバイスインタフェースボードは、前記第１の電源電圧と基準電位との間に接続され、前記第１の電源電圧に印加されるノイズを減衰する第１の静電容量素子（コンデンサ６）と、前記第１の静電容量素子よりも大きな静電容量値を有し、前記第１の電源電圧に印加されるノイズを減衰する第２の静電容量素子（コンデンサ５）とを有し、前記第２の静電容量素子は、前記第１の電源電圧と前記第２の電源電圧との間に接続される構成からなる。
【００２９】
以下、上記した概要に基づいて、実施の形態を詳細に説明する。
【００３０】
本実施の形態１において、テストシステム１は、図１に示すように、半導体テスタ２、およびテスト用ボード３から構成されている。このテストシステム１は、たとえば、被試験品となる半導体装置ＤＵＴの電気的特性を試験するファイナルテストなどを行うシステムである。
【００３１】
半導体テスタ２は、外部接続されたパーソナルコンピュータなどから出力されたテストプログラムに基づいて、半導体装置ＤＵＴのファイナルテストを実行する。この半導体テスタ２には、電源回路４が備えられている。
【００３２】
電源回路４は、電源電圧ＶＣＣ，ＶＣＣ１をそれぞれ生成する回路であり、出力部ＯＵＴ１からは、電源電圧ＶＣＣが出力され、出力部ＯＵＴ２からは、電源電圧ＶＣＣが出力される。
【００３３】
出力部ＯＵＴ１から出力される電源電圧ＶＣＣは、動作電源として半導体装置ＤＵＴに供給する電源であり、出力部ＯＵＴ２から出力される電源電圧ＶＣＣ１は、後述するコンデンサ５に供給する電源である。ここで、電源電圧ＶＣＣと電源電圧ＶＣＣ１とは、略同じ電圧レベルである。
【００３４】
テスト用ボード３は、半導体テスタ２に接続されている。このテスト用ボード３には、図示しない複数のＩＣソケットが搭載されている。これらＩＣソケットには、半導体装置ＤＵＴがそれぞれ装着されている。
【００３５】
テスト用ボード３は、半導体テスタ２に入出力されるテスト信号を半導体装置ＤＵＴに伝達するインタフェースボードである。また、テスト用ボード３は、半導体テスタ２から出力される電源電圧ＶＣＣのノイズを除去するコンデンサ５，６が搭載されている。
【００３６】
電源回路４の出力部ＯＵＴ１は、テスト用ボード３に形成された配線パターンである電源ライン７を介して半導体装置ＤＵＴの電源端子に接続されており、前述したように電源回路４から出力された電源電圧ＶＣＣが、半導体装置ＤＵＴの動作電源として供給される。
【００３７】
この電源ライン７には、コンデンサ５の一方の接続部、およびコンデンサ６の一方の接続部がそれぞれ接続されている。コンデンサ６の他方の接続部には、基準電位ＶＳＳが接続されている。
【００３８】
また、電源回路４の出力部ＯＵＴ２は、テスト用ボード３に形成された配線パターンである電源ライン８を介してコンデンサ５の他方の接続部が接続されている。よって、コンデンサ５の他方の接続部には、電源回路４が生成した電源電圧ＶＣＣ１が供給される。
【００３９】
コンデンサ５は、電解コンデンサなどからなり、たとえば、４７０μＦ程度の静電容量値を有しており、低い周波数帯域のノイズを除去すると共に、電源電圧ＶＣＣの安定化を行う。
【００４０】
なお、図１では、コンデンサ５を電解コンデンサとしたが、該コンデンサ５は、フィルムコンデンサや積層セラミックコンデンサなどの電解コンデンサ以外であってもよい。コンデンサ６は、たとえば、０．１μＦ程度の静電容量値を有しており、コンデンサ５よりも高い周波数帯域のノイズを除去する。
【００４１】
図２は、電源回路４の一例を示す説明図である。
【００４２】
電源回路４は、図示するように、Ｄ／Ａ変換器９、およびオペアンプ１０，１１から構成されている。
【００４３】
Ｄ／Ａ変換器９は、半導体テスタ２に接続されたパーソナルコンピュータなどから出力されるデジタル信号をアナログ信号に変換する。Ｄ／Ａ変換器９に入力されるデジタル信号は、半導体装置ＤＵＴに供給する電源電圧ＶＣＣの電圧レベルを設定する信号である。
【００４４】
Ｄ／Ａ変換器９は、オペアンプ１０，１１に接続されている。オペアンプ１０，１１の正（＋）側入力部には、Ｄ／Ａ変換器９から出力されるアナログ信号（電圧）がそれぞれ入力されるように接続されている。
【００４５】
また、オペアンプ１０の出力部には、該オペアンプ１０の負（−）側入力部が接続されており、オペアンプ１１の出力部には、該オペアンプ１１の負（−）側入力部が接続されている。
【００４６】
これらオペアンプ１０，１１は、バッファアンプ（非反転増幅回路）として用いられており、Ｄ／Ａ変換器９から出力されるアナログ信号をインピーダンス変換してそれぞれ出力する。
【００４７】
次に、本実施の形態における電源回路４の動作について説明する。
【００４８】
まず、半導体装置ＤＵＴの電気的測定が開始されると、電源回路４には、電源電圧ＶＣＣの電圧レベルを設定するデジタル信号が入力される。Ｄ／Ａ変換器９は入力されたデジタル信号をアナログ信号に変換してオペアンプ１０，１１にそれぞれ出力する。
【００４９】
オペアンプ１０，１１は、入力されたアナログ信号をインピーダンス変換して所望の電圧レベルの電源電圧ＶＣＣ，ＶＣＣ１をそれぞれ出力する。オペアンプ１０，１１には、Ｄ／Ａ変換器９から出力される同じアナログ信号がそれぞれ入力されるので、略同じタイミングによって略同じ電圧レベルの電源電圧ＶＣＣ，ＶＣＣ１がそれぞれ出力されることになる。
【００５０】
前述したように、オペアンプ１０の出力部から出力された電圧は、電源電圧ＶＣＣとして半導体装置ＤＵＴに供給されるとともに、コンデンサ５，６の一方の接続部にそれぞれ供給される。また、オペアンプ１１の出力部から出力された電圧は、電源電圧ＶＣＣ１としてコンデンサ５の他方の接続部に供給される。
【００５１】
ここで、静電容量値が大きいコンデンサ５の両接続部には、略同じ電圧レベルの電源電圧ＶＣＣ，ＶＣＣ１がそれぞれ供給されるので、該コンデンサ５は、いわゆるＡＣカップリング構成となる。
【００５２】
コンデンサ５の両接続部に電源電圧ＶＣＣ，ＶＣＣ１が略同じタイミングにより供給されるので、該コンデンサ５は、電位差が略零となって充放電がなくなることになる。これによって、コンデンサ５における充電時間をキャンセルしながら、電源電圧ＶＣＣに印加されるノイズを除去することができる。
【００５３】
また、テスト用ボード３において、電源ライン７，８は、該テスト用ボード３のほぼ全面に配線させるベタ配線層にそれぞれ形成されており、対グランド（基準出にＶＳＳ）に対してインピーダンスを下げてＡＣカップリングする構成となっている。
【００５４】
図３は、本発明者が検討したテストシステムによるコンデンサ充電時の電流波形の一例を示した説明図であり、図４は、図１のテストシステム１におけるコンデンサ充電時の電流波形の一例を示した説明図である。
【００５５】
一般的なテストシステムは、ノイズ除去用のコンデンサを電源電圧ＶＣＣと基準電位ＶＳＳとの間に接続した構成となっている。
【００５６】
４７０μＦ程度のコンデンサ５をＡＣカップリングせずに電源電圧ＶＣＣと基準電位ＶＳＳとの間に接続した場合、電源回路から半導体装置に電源電圧を供給する際に、図３に示すようにコンデンサ５を充電する時間Ｔ１が必要となる。
【００５７】
この時間Ｔ１の期間に、半導体装置のスタンバイ電流などを測定すると、その測定値がスタンバイ電流の測定値であるか、コンデンサの充電による電流値であるかがわからなくなり、正確な電流値を測定できない。
【００５８】
よって、時間Ｔ１の期間を過ぎるまでは、半導体装置の消費電流などを測定することができなくなってしまうことになり、該時間Ｔ１がそのまま測定待ち時間となる無駄な時間となってしまう。
【００５９】
一方、図１に示すコンデンサ５をＡＣカップリング構成とした場合には、図４に示すように、０．１μＦ程度のコンデンサ６を充電する時間Ｔ２のみであり、図３に示す時間Ｔ１の期間に比べて測定待ち時間を大幅に削減することができる。
【００６０】
それにより、本実施の形態によれば、コンデンサ５の電荷が貯まるまでの時間（充電時間）が不要となるので、測定待ち時間を短縮することができ、半導体装置ＤＵＴのテスト効率を大幅に向上させることができる。
【００６１】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００６２】
たとえば、前記実施の形態において、電源回路４（図２）は、Ｄ／Ａ変換器９から出力されるアナログ信号がオペアンプ１０，１１にそれぞれ入力される構成としたが、オペアンプ１０から出力される電源電圧ＶＣＣをオペアンプ１１に入力する構成としてもよい。
【００６３】
この場合、オペアンプ１０の出力部がオペアンプ１１の正（＋）側入力部に接続された構成となり、その他の接続構成については、図２と同様である。
【産業上の利用可能性】
【００６４】
本発明は、半導体装置の電気的特性試験における測定待ち時間の短縮化技術に適している。
【符号の説明】
【００６５】
１  テストシステム
２  半導体テスタ
３  テスト用ボード
４  電源回路
５  コンデンサ
６  コンデンサ
７  電源ライン
８  電源ライン
９  Ｄ／Ａ変換器
１０  オペアンプ
１１  オペアンプ
ＤＵＴ  半導体装置
【図１】
2012233732.tif 000003
【図２】
2012233732.tif 000004
【図３】
2012233732.tif 000005
【図４】
2012233732.tif 000006