(57)【要約】【課題】パワーエレクトロニクス機器のデジタル制御システムにおいて、最も処理速度が要求されるACR処理を、複数のCPUコアで分散処理し、その処理時間を短縮することを目的とする。【解決手段】電流指令値及び電流検出値との偏差に基づいて電力変換器が出力すべき電圧を算出する電流調節器を備えた電力変換器の制御装置において、複数のCPUコアを備え、この複数のCPUコアにより電流調節器の算出を行う。【選択図】図１
2012139047.tif 000002
【特許請求の範囲】
【請求項１】
電流指令値及び電流検出値との偏差に基づいて電力変換器が出力すべき電圧を算出する電流調節器を備えた電力変換器の制御装置において、
複数のCPUコアを備え、この複数のCPUコアによって、前記電流調節器での電圧算出を行うことを特徴とする電力変換器の制御装置。
【請求項２】
請求項１に記載の電力変換器の制御装置において、
ある相の電流調節器での電圧算出を一方のCPUコアで、他相の電流調節器での電圧算出を他方のCPUコアでそれぞれ行うことを特徴とする電力変換器の制御装置。
【請求項３】
請求項１または２に記載の電力変換器の制御装置において、
一方のCPUコアと他方のCPUコアは互いに共有する共有メモリを備え、この共有メモリを利用して、一方のCPUコアから他方のCPUコアへ電流調節器での電圧算出処理情報を伝達することを特徴とする電力変換器の制御装置。
【請求項４】
請求項３に記載の電力変換器の制御装置において、
電流調節器での電圧算出処理にあたっての指令イベント情報及び処理完了イベント情報を、前記共有メモリに書き込むことによって、一方のCPUコアから他方のCPUコアに通知することを特徴とする電力変換器の制御装置。
【請求項５】
請求項３に記載の電力変換器の制御装置において、
電流調節器での電圧算出処理にあたっての指令イベント情報及び処理完了イベント情報を、割り込みを利用することによって、一方のCPUコアから他方のCPUコアに通知することを特徴とする電力変換器の制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電力変換器に関し、特に電力変換器の主回路をデジタル制御する制御器に関する。
【背景技術】
【０００２】
パワーエレクトロニクス機器におけるインバータ等の主回路を制御するための制御回路は一般にデジタル化されている。特にその制御処理においては、電流指令値と電流検出値との偏差を基にPWMへの電圧指令を算出するACR処理(電流検出処理含む)が、制御周期の中で最も短い周期で実行する必要がある。このため、従来のインバータにおいては、もっとも優先度の高い定周期割込みを用いてACR処理を実行するなどの実装が行われている。
【０００３】
また、特許文献１のように、複数のCPUを用い、特定のCPU異常による暴走を抑制し、信頼性を向上させる技術もよく知られるところである。
なお、サーボのような、さらに高速な制御応答が要求される用途においては、ACRを汎用CPUによるソフトウエア処理ではなく、ASIC(Application Specific Integrated Circuit)などの専用ハードウエアを用いて処理することも行われている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開2000−152402号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
インバータ等の電力機器に求められる制御応答性能は年々高くなってきており、こういった要求を満たすためには、単体でより高速CPUを用いることが考えられるが、その一方で以下のような問題がある。
（１）高速CPUは消費電力が大きい。
（２）高速CPUは価格（コスト）が高い。
（３）最近のCPUの性能向上のトレンドは飽和傾向にあり、将来的にCPUの性能向上に期待することは難しい。
また、サーボのように、ACR処理をASICなどの専用ハードウエアで実装することは汎用CPUで動作するソフトウエアに比べ、コストが高い。
そこで、本発明では、パワーエレクトロニクス制御のデジタル制御の処理において、もっとも高速性が要求される電流制御部の処理時間を短縮することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明は、電流指令値及び電流検出値との偏差に基づいて電力変換器が出力すべき電圧を算出する電流調節器を備えた電力変換器の制御装置において、複数のCPUコアを備え、この複数のCPUコアによって、前記電流調節器での電圧算出を行うものとする。
【０００７】
また、この電力変換器の制御装置においては、ある相の電流調節器での電圧算出を一方のCPUコアで、他相の電流調節器での電圧算出を他方のCPUコアでそれぞれ行うこともできる。
また、この電力変換器の制御装置においては、一方のCPUコアと他方のCPUコアは互いに共有する共有メモリを備え、この共有メモリを利用して、一方のCPUコアから他方のCPUコアへ電流調節器での電圧算出処理情報を伝達することもできる。
また、この電力変換器の制御装置においては、電流調節器での電圧算出処理にあたっての指令イベント情報及び処理完了イベント情報を、前記共有メモリに書き込むことによって、一方のCPUコアから他方のCPUコアに通知することもできるし、割り込みを利用することによって、一方のCPUコアから他方のCPUコアに通知することもできる。
【発明の効果】
【０００８】
本発明により、パワーエレクトロニクス機器のデジタル制御機器において、最も処理速度が要求されるACR処理を、複数のCPUコアで分散処理することができ、その処理時間を短縮することが可能となる。言い換えれば、動作周波数の高いCPUを要していた部分に、より動作周波数の低いマルチコアCPUを適用でき、結果的にデジタル制御システムで使用する電力を削減できる。さらに、将来的にはマルチコアCPUの性能が上昇していくことで、サーボ用途でASICにより実装せざるを得なかったACR処理を、ソフトウエアで実現することが、従来方式よりも早期に可能となる。
【図面の簡単な説明】
【０００９】
【図１】インバータ制御の概略図。
【図２】インバータ制御の概略図。
【図３】インバータ制御の概略図。
【図４】本発明の制御を示す図。
【図５】本発明の制御を示す図。
【図６】本発明の制御を示す図。
【図７】本発明のデータ伝達を示す図。
【図８】本発明のイベント伝達を示す図。
【図９】本発明のイベント伝達を示す図。
【図１０】本発明の処理フローを示す図。
【図１１】本発明の処理フローを示す図。
【発明を実施するための形態】
【００１０】
本発明によれば、ACRの処理時間を短縮するため、複数のCPUコアを用いて、ACRの処理を分散して処理する。以下のケースで、具体的な処理の各CPUコアへ処理の割り当てについて説明していく。なお、以下の説明でACR以外の処理のコア割り当ては任意とするが、電流検出処理（A/D変換含）などの各ACRとソフトウエアとして結合が強いものは、各ACRとまとめて、各コアで処理することを妨げるものではない。
【００１１】
（１）電源系インバータの制御
図１にUPS等の電源系パワーエレクトロニクス機器のブロック図を示す。本ケースでは、図４に示す様に処理を各コアに割り当てて処理を行う。すなわち、U相ACR2とV相ACR3をそれぞれ、CPUコア１とCPUコア２で処理させる。
【００１２】
（２）モータ制御におけるベクトル制御
モータ制御における電圧型インバータを用いたベクトル制御方式においては、ACRの実現形態として、主に以下の２形式がある。
（ア）交流ACR方式(図２)：直流量の電流目標値をベクトル回転器VD１によりα、βの交流量の目標値に変換して、α相ACR５及びβ相ACR６により電流制御を行う。
（イ）直流ACR方式(図３)：直流量のまま電流を制御し、得られた直流量の電圧指令値をVD１により交流量に変換し、電圧形PWMインバータ４へ渡す。すなわち、M及びTの２軸の電流指令値と検出値とをd軸ACR７及びq軸ACR８において電流制御を行う。
【００１３】
交流ACR方式の場合には、図５に示す様に、処理をCPUコア１及びCPUコア２に割り当てて処理を行う。直流ACR方式の場合には、図６に示す様に、処理をCPUコア１及びCPUコア２に割り当てて処理を行う。
【００１４】
各CPUコアで処理を分散して行うには、CPUコア間での情報伝達が必要になる。CPUコア間でのデータの伝達には、図７に示すように、CPUコア間の共有メモリを利用する。また、CPUコア間での処理依頼通知、処理完了通知などのイベント通知には、図８に示すように、通知側から共有メモリ領域の特定アドレスへ特定の値（または特定の値以外の値）を書込み、通知受け取り側は、共有メモリ領域の特定アドレスをポーリングし、値の変化を見ることで通知側からの通知を検出する。ただし、CPUコア間で割込みをかけることが可能であれば、図９に示すように、CPU間割り込みを利用し、通知側が通知受信側に割込みをかけることも可能である。
【００１５】
ここでは、図４に示した、UPS等の電源用途でのパワーエレクトロニクス機器の場合の、デジタル制御部のソフトウエア実装例について説明する。本実施形態では、機器の交流出力は３相、デジタル制御で使用するCPUはデュアルコアCPU（１つのCPUパッケージ内に２つのCPUコアを搭載）とする。また、CPUコア１には、３点以上の同時サンプル＆ホールドが可能なA/D変換機能、3相分のPWMモジュールを有するものとする。
図４に示す制御ブロックの演算フローは図１０の様になる。また、そのACR処理は図１１の様にする。なお、ここでは、CPUコア間における、指令や完了通知に共有メモリを利用したが、CPU間割り込みが利用できる場合は、割り込みを用いても良い。複数相の電流制御を行う場合には、各相の電流サンプルタイミングの同期や、PWMに用いるキャリア信号の同期が必要になるが、本実施例においては、以下のように、１つのCPUコア（コア１）でこれらの処理を行うことにより対応する。
【００１６】
（１）電流サンプルタイミングの同期：全相の電流検出にCPUコア１のA/D変換モジュールを利用し、同時サンプル＆ホールドを行う。また、DMA機能により、共有メモリ上の特定アドレスに、A/D変換後のサンプル値を転送する。各CPUコアのACR処理においては、この共有メモリ上の特定アドレスに転送された値を使用する。また、サンプルタイミングは、（２）のキャリア信号の山または谷の点にて行うように設定する。
【００１７】
（２）PWMキャリア信号の同期：全相のPWM処理をコア１のPWMモジュールで行い、全相のPWMに用いるキャリア信号は一つのものを共有する。
なお、本発明では、３相出力のインバータ(またはサーボ)について記述しているが、当然のことながら４相以上でも適用可能である。また、２つのCPUコアを持つ場合について記述したが、３つ以上のCPUコアを適用することも可能である。
【符号の説明】
【００１８】
１…ベクトル回転機、２…U相ACR、３…V相ACR、４…電圧形PWMインバータ、５…α相ACR、６…β相ACR、７…d軸ACR、８…q軸ACR
【図７】
2012139047.tif 000003
【図１】
2012139047.tif 000004
【図２】
2012139047.tif 000005
【図３】
2012139047.tif 000006
【図４】
2012139047.tif 000007
【図５】
2012139047.tif 000008
【図６】
2012139047.tif 000009
【図８】
2012139047.tif 000010
【図９】
2012139047.tif 000011
【図１０】
2012139047.tif 000012
【図１１】
2012139047.tif 000013