(57)【要約】【課題】スイッチング素子を制御する制御回路を２次側に設けつつも、電源オン時に安定した起動を実現できるスイッチング電源装置を提供すること。【解決手段】絶縁型トランス１０の１次巻線１２に流れる電流を制御するスイッチング素子１３を設け、２次側の出力電圧Ｖｏｕｔに基づいて前記スイッチング素子１３のスイッチングを制御するスイッチング電源装置１において、１次側に入力される入力電圧Ｖｉｎで動作し、電源オンに伴って前記スイッチング素子１３のスイッチングを制御するＰＷＭ信号Ｓｐ１を出力する１次側制御ＩＣ１４と、２次側に設けられて前記出力電圧Ｖｏｕｔで動作し、前記スイッチング素子１３のスイッチングを制御するＰＷＭ信号Ｓｐ２を出力する２次側制御ＩＣ２５と、を備え、電源オン時には前記１次側制御ＩＣ１４のＰＷＭ信号Ｓｐ１に基づき前記１次巻線１２の電流を制御し、前記２次側制御ＩＣ２５がＰＷＭ信号Ｓｐ２の出力を開始したときには、当該ＰＷＭ信号Ｓｐ２に基づいて前記１次巻線１２の電流を制御する構成とした。【選択図】図１
2012139003.tif 000002
【特許請求の範囲】
【請求項１】
絶縁型トランスの１次巻線に流れる電流を制御するスイッチング素子を設け、２次側の出力電圧に基づいて前記スイッチング素子のスイッチングを制御するスイッチング電源装置において、
１次側に入力される入力電圧で動作し、電源オンに伴って前記スイッチング素子のスイッチングを制御する第１制御信号を出力する１次側制御回路と、
２次側に設けられて前記出力電圧で動作し、前記スイッチング素子のスイッチングを制御する第２制御信号を出力する２次側制御回路と、を備え、
電源オン時には前記１次側制御回路の第１制御信号に基づき前記１次巻線の電流を制御し、前記２次側制御回路が第２制御信号の出力を開始したときには、当該第２制御信号に基づいて前記１次巻線の電流を制御する
ことを特徴とするスイッチング電源装置。
【請求項２】
前記１次側制御回路の第１制御信号により動作する第１スイッチング素子と、
前記２次側制御回路の第２制御信号により動作する第２スイッチング素子と、を備え、
前記１次巻線の電流を制御するスイッチング素子を、前記第１スイッチング素子と前記第２スイッチング素子との間で切り換えて、前記１次巻線の電流の制御を、前記１次側制御回路の第１制御信号に基づく制御から前記２次側制御回路の第２制御信号に基づく制御に切り換えることを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記１次巻線の電流の制御を、前記１次側制御回路の第１制御信号に基づく制御から前記２次側制御回路の第２制御信号に基づく制御に切り換えるときに、前記第１制御信号に基づいて前記１次巻線に電流が流れる期間の後に、電流を流さない期間を挟んで切り換える
ことを特徴とする請求項１又は２に記載のスイッチング電源装置。
【請求項４】
前記１次巻線の電流の制御を、前記２次側制御回路の第２制御信号に基づく制御に切り換えたときに、前記１次側制御回路を停止することを特徴とする請求項１乃至３のいずれかに記載のスイッチング電源装置。
【請求項５】
１次側に複数の前記１次巻線を設け、それぞれの１次巻線に前記スイッチング素子を設け、２次側に前記１次巻線ごとに前記２次巻線を設けて多出力型に構成し、
前記出力ごとに、対応する１次側のスイッチング素子を制御する前記２次側制御回路を設けたことを特徴とする請求項１乃至４のいずれかに記載のスイッチング電源装置。
【請求項６】
前記スイッチング素子のそれぞれを共通の前記１次側制御回路で制御した
ことを特徴とする請求項５に記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁型のスイッチング電源装置に関する。
【背景技術】
【０００２】
従来、電源装置としてスイッチング電源装置が知られている。スイッチング電源装置は、スイッチング素子と、このスイッチング素子の動作を制御する制御ＩＣとを備え、制御ＩＣが入力電圧に応じたデューティ比のＰＷＭ信号を生成してスイッチング素子をオン／オフする、いわゆるＰＷＭ制御（ＰＷＭ：Pulse Width Modulation）を実行することで、所定の出力電圧を高効率に生成するものである。
またスイッチング電源装置には、電圧変換器に絶縁トランスを備え、１次側と２次側とを絶縁した絶縁型のスイッチング電源装置が知られている。絶縁型のスイッチング電源装置は、高効率であり、なおかつ絶縁性に優れ、また絶縁トランスに複数の２次巻線を設けることで多出力の電源装置を簡単に構成できることから、入力電圧を複数の出力電圧に変換する用途に広く用いられている。
【０００３】
ところで、絶縁型のスイッチング電源装置では、出力電圧をフィードバック制御するために、出力電圧検出用の３次巻線（フィードバック巻線）を１次側に設け、当該３次巻線に誘起した電圧に基づいてＰＷＭ信号のデューティ比を調整する構成が知られている。しかしながら、この構成では、１次側で検出された電圧でフィードバック制御が行われるため、２次側の負荷変動による出力電圧の変化が検出されず、これに対応できない。
【０００４】
そこで、出力電圧を検出する電圧検出回路を２次側に設け、当該電圧検出回路の出力を１次側に帰還して上記制御ＩＣに入力することでフィードバック制御する構成とし、２次側の出力電圧を直接的に検出することで、負荷変動に応じて変化する出力電圧を良好に制御できる。
特に、２次側で出力電圧を検出するスイッチング電源装置では、電圧検出回路を内蔵する制御ＩＣを２次側に設け、当該制御ＩＣで出力電圧を検出してＰＷＭ信号を生成し、このＰＷＭ信号を１次側に伝送する構成が知られている（例えば、特許文献１参照）。
この構成によれば、２次側に電圧検出回路を別途に設けなくとも制御ＩＣが備える電圧検出回路で出力電圧を検出しフィードバック制御することができる。また、出力電圧を１次側に帰還する構成に比べ、帰還信号の位相遅延に起因して制御ループが帯域制限されることがなく、特に過渡応答に位相遅延の影響がでることがない、などのメリットがある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特表２００３−５２３７１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、制御ＩＣを２次側に設ける場合、１次側への入力電圧の入力開始（電源オン）のタイミングで２次側の制御ＩＣが動作可能にすべく、電源オン時に制御ＩＣに確実に電圧を供給する必要がある。
２次側の制御ＩＣ用に個別に予備電源を設ければ、電源オンのタイミングで制御ＩＣを確実に動作させることができるが、予備電源の分だけコストが高くなる。特に、スイッチング電源装置を多出力型に構成し、出力ごとに制御ＩＣを設ける構成とした場合には、それぞれに予備電源が必要となり、コストが増大してしまう。
【０００７】
これに対し、上記の特許文献１の技術では、１次巻線にパルス変圧器を設けて２次側の制御ＩＣの動作電力を生成することで、予備電源を不要としている。
しかしながら、電源オンのタイミングで入力電圧が十分でないと、制御ＩＣに出力する電圧が不十分となり起動に失敗することがある。このため、特許文献１に示されるように、起動の失敗を防止するために、電源オンに伴って共振する共振回路を１次側に設け、当該共振回路の共振によって電源オン時にスイッチング素子を複数回にわたってオンすることで、確実に制御ＩＣを起動するといった構成が別途に必要となる。しかしながら、スイッチング電源装置を、複数の出力ごとにスイッチング素子を設けて多出力型に構成した場合、共振回路の共振は主に出力ごとのスイッチング系に寄生するため、各出力に共通した共振回路を設けることができない。このため、出力ごとに共振回路を設ける必要があることから回路構成が複雑化し、また装置コストが増大する。
【０００８】
本発明は、上述した事情に鑑みてなされたものであり、スイッチング素子を制御する制御回路を２次側に設けつつも、電源オン時に安定した起動を実現できるスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明は、絶縁型トランスの１次巻線に流れる電流を制御するスイッチング素子を設け、２次側の出力電圧に基づいて前記スイッチング素子のスイッチングを制御するスイッチング電源装置において、１次側に入力される入力電圧で動作し、電源オンに伴って前記スイッチング素子のスイッチングを制御する第１制御信号を出力する１次側制御回路と、２次側に設けられて前記出力電圧で動作し、前記スイッチング素子のスイッチングを制御する第２制御信号を出力する２次側制御回路と、を備え、電源オン時には前記１次側制御回路の第１制御信号に基づき前記１次巻線の電流を制御し、前記２次側制御回路が第２制御信号の出力を開始したときには、当該第２制御信号に基づいて前記１次巻線の電流を制御することを特徴とする。
【００１０】
本発明によれば、電源オンのタイミングでは１次側制御回路の第１制御信号に基づいて１次巻線の電流が制御されることで出力電圧を２次側に出力でき、当該出力電圧により２次側に設けた２次側制御回路を確実に動作開始させることができる。そして、２次側制御回路が第２制御信号の出力を開始したときには、２次側に設けた２次制御回路の第２制御信号に基づいて１次巻線の電流が制御されるため、帰還遅延を抑えた制御が可能になる。
【００１１】
また本発明は、上記スイッチング電源装置において、前記１次側制御回路の第１制御信号により動作する第１スイッチング素子と、前記２次側制御回路の第２制御信号により動作する第２スイッチング素子と、を備え、前記１次巻線の電流を制御するスイッチング素子を、前記第１スイッチング素子と前記第２スイッチング素子との間で切り換えて、前記１次巻線の電流の制御を、前記１次側制御回路の第１制御信号に基づく制御から前記２次側制御回路の第２制御信号に基づく制御に切り換えることを特徴とする。
【００１２】
本発明によれば、１次巻線の電流を制御するスイッチング素子を、第１スイッチング素子と第２スイッチング素子との間で切り換えて、１次側制御回路の制御から２次側制御回路の制御に切り換えるため、単一のスイッチング素子に入力する信号を第１制御信号、及び第２制御信号の間で切り換える構成に比べて動作の信頼性が高められる。
【００１３】
また本発明は、上記スイッチング電源装置において、前記１次巻線の電流の制御を、前記１次側制御回路の第１制御信号に基づく制御から前記２次側制御回路の第２制御信号に基づく制御に切り換えるときに、前記第１制御信号に基づいて前記１次巻線に電流が流れる期間の後に、電流を流さない期間を挟んで切り換えることを特徴とする。
【００１４】
本発明によれば、切り換え時に、第１制御信号に基づいて１次巻線に電流が流れる期間と、第２制御信号に基づいて１次巻線に電流が流れる期間とが連続することが無いから、瞬間的に過電圧が発生するのを防止できる。
【００１５】
また本発明は、上記スイッチング電源装置において、前記１次巻線の電流の制御を、前記２次側制御回路の第２制御信号に基づく制御に切り換えたときに、前記１次側制御回路を停止することを特徴とする。
【００１６】
本発明によれば、２次側制御回路の第２制御信号に基づく制御に切り換えたときに、１次側制御回路を停止するため、省電力化が図られる。
【００１７】
また本発明は、上記スイッチング電源装置において、１次側に複数の前記１次巻線を設け、それぞれの１次巻線に前記スイッチング素子を設け、２次側に前記１次巻線ごとに前記２次巻線を設けて多出力型に構成し、前記出力ごとに、対応する１次側のスイッチング素子を制御する前記２次側制御回路を設けたことを特徴とする。
【００１８】
本発明によれば、出力ごとに、対応する１次側のスイッチング素子を制御する２次側制御回路を設けたため、出力ごとに出力電圧がフィードバック制御されることとなり、各出力の負荷が相互に無関係に変動したときのクロスレギュレーションの発生を抑えることができる。
【００１９】
また本発明は、上記スイッチング電源装置において、前記スイッチング素子のそれぞれを共通の前記１次側制御回路で制御したことを特徴とする。
【００２０】
本発明によれば、複数のスイッチング素子のそれぞれを共通の１次側制御回路で制御するため、装置コストを抑え、また回路規模に占める１次側制御回路の比率を小さくできる。
【発明の効果】
【００２１】
本発明によれば、電源オンのタイミングでは１次側制御回路の第１制御信号に基づいて１次巻線の電流が制御されることで出力電圧を２次側に出力でき、当該出力電圧により２次側に設けた２次側制御回路を確実に動作開始させることができる。そして、２次側制御回路が第２制御信号の出力を開始したときには、２次側に設けた２次制御回路の第２制御信号に基づいて１次巻線の電流が制御されるため、帰還遅延を抑えた制御が可能になる。
また本発明において、前記１次側制御回路の第１制御信号により動作する第１スイッチング素子と、前記２次側制御回路の第２制御信号により動作する第２スイッチング素子と、を備え、前記１次巻線の電流を制御するスイッチング素子を、前記第１スイッチング素子と前記第２スイッチング素子との間で切り換えて、前記１次巻線の電流の制御を、前記１次側制御回路の第１制御信号に基づく制御から前記２次側制御回路の第２制御信号に基づく制御に切り換える構成とすれば、単一のスイッチング素子に入力する信号を第１制御信号、及び第２制御信号の間で切り換える構成に比べて動作の信頼性が高められる。
また本発明において、前記１次巻線の電流の制御を、前記１次側制御回路の第１制御信号に基づく制御から前記２次側制御回路の第２制御信号に基づく制御に切り換えるときに、前記第１制御信号に基づいて前記１次巻線に電流が流れる期間の後に、電流を流さない期間を挟んで切り換える構成とすれば、切り換え時に、第１制御信号に基づいて１次巻線に電流が流れる期間と、第２制御信号に基づいて１次巻線に電流が流れる期間とが連続することが無いから、瞬間的に過電圧が発生するのを防止できる。
また本発明において、前記１次巻線の電流の制御を、前記２次側制御回路の第２制御信号に基づく制御に切り換えたときに、前記１次側制御回路を停止する構成とすれば、２次側制御回路の第２制御信号に基づく制御に切り換えたときに、１次側制御回路を停止するため、省電力化が図られる。
また本発明において、１次側に複数の前記１次巻線を設け、それぞれの１次巻線に前記スイッチング素子を設け、２次側に前記１次巻線ごとに前記２次巻線を設けて多出力型に構成し、前記出力ごとに、対応する１次側のスイッチング素子を制御する前記２次側制御回路を設ける構成とすれば、出力ごとに、対応する１次側のスイッチング素子を制御する２次側制御回路を設けたため、出力ごとに出力電圧がフィードバック制御されることとなり、各出力の負荷が相互に無関係に変動したときのクロスレギュレーションの発生を抑えることができる。
また本発明において、前記スイッチング素子のそれぞれを共通の前記１次側制御回路で制御する構成とすれば、複数のスイッチング素子のそれぞれを共通の１次側制御回路で制御するため、装置コストを抑え、また回路規模に占める１次側制御回路の比率を小さくできる。
【図面の簡単な説明】
【００２２】
【図１】本発明の第１実施形態に係るスイッチング電源装置の構成を示す回路図である。
【図２】２次側制御ＩＣの回路図である。
【図３】切換回路の回路図である。
【図４】第１実施形態の変形例に係るスイッチング電源装置の構成を示す回路図である。
【図５】第１実施形態の電源系統スレイブの変形例に係る回路図である。
【図６】同変形例における切換回路の回路図である。
【図７】本発明の第２実施形態に係るスイッチング電源装置の構成を示す回路図である。
【図８】起動検出回路及び切換回路の構成を示す図である。
【図９】ＰＷＭ信号の切換動作を示すタイミングチャートである。
【図１０】第２実施形態の切換回路の変形例に係る回路図である。
【図１１】同変形例におけるＰＷＭ信号の切換動作を示すタイミングチャートである。
【図１２】第２実施形態の切換回路の他の変形例に係る回路図である。
【図１３】同変形例におけるＰＷＭ信号の切換動作を示すタイミングチャートである。
【発明を実施するための形態】
【００２３】
以下、図面を参照して本発明の実施形態について説明する。
＜第１実施形態＞
図１は、本実施形態に係る絶縁型のスイッチング電源装置１の回路図である。
スイッチング電源装置１は、車両駆動用の３相の駆動モータを駆動するインバータ回路が負荷として接続されるものであり、図１に示すように、他励式及びフライバック式のＤＣ−ＤＣコンバータとして構成され、絶縁型トランス１０を有する。絶縁型トランス１０の１次側には、直流電源たる車両のイグニッション電源ＩＧが接続されており、車両のイグニッションスイッチがオンされると当該イグニッション電源ＩＧから入力電圧Ｖｉｎが１次側に入力される。スイッチング電源装置１は、１次側に入力された入力電圧Ｖｉｎを変換し、２次側に所定電圧レベルの複数の出力電圧Ｖｏｕｔを出力する。具体的には、スイッチング電源装置１は、インバータ回路が備える６つのＩＧＢＴのゲート端子ごとに設けられた６つのゲートドライブ回路ＵＨ、ＵＬ、ＶＨ、ＶＬ、ＷＨ、ＷＬのそれぞれに出力電圧Ｖｏｕｔを出力する、いわゆる多出力型に構成されている。
【００２４】
かかるスイッチング電源装置１の構成について詳述すると、絶縁型トランス１０の１次側には、互いに並列に接続された複数（本実施形態では７個）の１次巻線１２と、１次巻線ごとに直列に接続されて当該１次巻線に流れる電流を制御するスイッチング素子１３とが設けられている。さらに１次側には、各スイッチング素子１３にＰＷＭ信号Ｓｐ１を出力してスイッチングを制御する１次側制御ＩＣ１４が設けられている。この１次側制御ＩＣ１４は、スイッチング素子１３ごとに設けることもできるが、本実施形態では、各スイッチング素子１３に共通に１次側制御１４を設けており、これにより回路規模に占める１次側制御ＩＣ１４の比率を小さくしている。
この１次側制御ＩＣ１４は、入力電圧Ｖｉｎで動作する回路であって、入力電圧Ｖｉｎの入力開始（電源オン）に伴ってＰＷＭ信号Ｓｐ１の出力を開始する。
【００２５】
一方、絶縁型トランス１０の２次側に、１次巻線１２ごとに対応して設けられた２次巻線１５と、２次巻線１５ごとに設けられた出力回路１８とが備えられて、多出力型に構成されており、これら出力回路１８のうち、１つには電圧検出回路２２が設けられ、残余の出力回路１８には２次側制御ＩＣ２５が設けられている。
出力回路１８は、ダイオード１６、及び平滑用コンデンサ１７を有し、スイッチング素子１３のスイッチングに伴って各１次巻線１２に生じる電流変化に伴って２次巻線１５のそれぞれに誘起される起電力をダイオード１６、及び平滑用コンデンサ１７によって整流、平滑化し出力電圧Ｖｏｕｔを出力する。
本実施形態では、ゲートドライブ回路ＵＨ、ＵＬ、ＶＨ、ＶＬ、ＷＨ、ＷＬに接続される出力回路１８の出力電圧の定格は共に同一である。７つの出力回路１８のうちの１つには、図１中の出力ＨＶｃｃに高圧側マイコン２１が負荷として接続され、残余の６つの出力回路１８には、それぞれゲートドライブ回路ＵＨ、ＵＬ、ＶＨ、ＶＬ、ＷＨ、ＷＬが負荷として接続される。
【００２６】
高圧側マイコン２１は、上位の車載コンピュータであるＥＣＵ（エンジンコントロールユニット）の制御の下、ゲートドライブ回路ＵＨ、ＵＬ、ＶＨ、ＶＬ、ＷＨ、ＷＬの温度や電圧等を検出してＥＣＵに出力するものであり、定常的に略一定の電力を消費する電子回路である。すなわち、この高圧側マイコン２１が接続された出力回路１８では高圧側マイコン２１による負荷変動が殆どない事から出力電圧Ｖｏｕｔが安定しており、この出力回路１８に上記電圧検出回路２２を設けて出力電圧Ｖｏｕｔを検出することで安定して２次側の出力電圧Ｖｏｕｔが検出される。
電圧検出回路２２には、出力電圧Ｖｏｕｔを抵抗Ｒ１、Ｒ２で分割した分割電圧Ｖｄｅｔが入力され、この分割電圧Ｖｄｅｔと、参照定電圧Ｖｒｅｆ（図２）との比較結果を示すフィードバック信号Ｓａを出力する。参照定電圧Ｖｒｅｆは、出力電圧Ｖｏｕｔの定格電圧に応じて規定された電圧値である。すなわち、分割電圧Ｖｄｅｔが参照定電圧Ｖｒｅｆを超えている場合には、出力電圧Ｖｏｕｔが定格電圧を超過し、これとは逆に、分割電圧Ｖｄｅｔが参照電圧を下回っている場合には、出力電圧Ｖｏｕｔが定格電圧を下回っている事が示される。
電圧検出回路２２は、出力電圧Ｖｏｕｔが定格電圧を超えている場合には、フィードバック信号ＳａをＨｉｇｈレベルとし、出力電圧Ｖｏｕｔが定格電圧を下回っている場合には、フィードバック信号ＳａをＬｏｗレベルとする。なお、出力電圧Ｖｏｕｔが定格電圧と等しい場合にフィードバック信号ＳａをＨｉｇｈレベル／Ｌｏｗレベルのどちらにするかは任意である。
【００２７】
電圧検出回路２２のフィードバック信号Ｓａは、フォトカプラ等の絶縁素子２３を介して１次側の１次側制御ＩＣ１４に帰還される。１次側制御ＩＣ１４は、電圧検出回路２２のフィードバック信号Ｓａに基づいて、出力電圧Ｖｏｕｔを定格電圧に近づけるようにデューティ比を調整したＰＷＭ信号Ｓｐ１を生成しバッファ回路２４を介してスイッチング素子１３に入力する。
具体的には、１次側制御ＩＣ１４は、フィードバック信号ＳａがＨｉｇｈレベルである場合（出力電圧Ｖｏｕｔの超過状態）、ＰＷＭ信号Ｓｐ１のデューティ比を最小デューティ比にし、これとは逆に、フィードバック信号ＳａがＬｏｗレベルである場合（出力電圧Ｖｏｕｔの不足状態）、ＰＷＭ信号Ｓｐ１のデューティ比を最大デューティ比とする。これにより、出力電圧Ｖｏｕｔがフィードバック制御される。上述の通り、この１次側制御ＩＣ１４によって１次側の各スイッチング素子１３が制御され、対応する各出力回路１８に出力電圧Ｖｏｕｔが出力される。
【００２８】
一方、ゲートドライブ回路ＵＨ、ＵＬ、ＶＨ、ＶＬ、ＷＨ、ＷＬが負荷として接続されている出力回路１８のそれぞれには、電圧検出回路２２に代えて、上記２次側制御ＩＣ２５が接続されている。
２次側制御ＩＣ２５は、対応する出力回路１８の出力電圧Ｖｏｕｔで動作し、当該出力回路１８と対を成す１次側のスイッチング素子１３に対し、スイッチングを制御するＰＷＭ信号Ｓｐ２を絶縁素子２３及び切換回路２６を介して出力する。
切換回路２６は、スイッチング素子１３の前段に設けられ、スイッチング素子１３に入力する信号をＰＷＭ信号Ｓｐ１、Ｓｐ２の間で切り換える回路である。
具体的には、切換回路２６は、電源オンに伴い出力電圧Ｖｏｕｔが２次側制御ＩＣ２５の動作開始電圧を超えて当該２次側制御ＩＣ２５からＰＷＭ信号Ｓｐ２が出力開始されるまでの間、１次側制御ＩＣ１４のＰＷＭ信号Ｓｐ１をスイッチング素子１３に出力し、ＰＷＭ信号Ｓｐ２の出力開始後は、当該ＰＷＭ信号Ｓｐ２をスイッチング素子１３に出力する。
これにより、スイッチング電源装置１にあっては、電源オンの当初は、１次側制御ＩＣ１４の制御で動作し、２次側制御ＩＣ２５が動作を開始した後は当該２次側制御ＩＣ２５の制御に切り換えて動作することとなる。
【００２９】
なお、以下の説明では、２次側の出力回路１８に電圧検出回路２２を備え、当該電圧検出回路２２のフィードバック信号Ｓａに基づいて出力電圧Ｖｏｕｔがフィードバック制御される電源系統を電源系統マスタＢｍと称し、２次側の出力回路１８に２次側制御ＩＣ２５を備え当該２次側制御ＩＣ２５によってフィードバック制御される電源系統を電源系統スレイブＢｓと称して、それぞれを必要に応じて区別することとする。
【００３０】
さて、上記２次側制御ＩＣ２５、及び１次側制御ＩＣ１４は互いに同一回路構成を成しており、その構成について２次側制御ＩＣ２５を代表して説明する。
図２は、２次側制御ＩＣ２５の回路図である。
２次側制御ＩＣ２５は、内蔵電圧検出回路３０と、発振回路３１と、ＰＷＭコンパレータ３２と、バッファ回路３３とを備えている。
内蔵電圧検出回路３０は、電源系統マスタＢｍが備える電圧検出回路２２と同様に、出力電圧Ｖｏｕｔの超過の有無を示すフィードバック信号Ｓａを出力する。すなわち、内蔵電圧検出回路３０は、上記参照定電圧Ｖｒｅｆを出力する定電圧源３５と、出力電圧Ｖｏｕｔの分割電圧Ｖｄｅｔと参照定電圧Ｖｒｅｆとを比較してフィードバック信号Ｓａを出力するコンパレータ３６とを備え、分割電圧Ｖｄｅｔが参照定電圧Ｖｒｅｆを超えている場合（出力電圧Ｖｏｕｔの超過状態）、Ｈｉｇｈレベルのフィードバック信号Ｓａを出力し、分割電圧Ｖｄｅｔが参照定電圧Ｖｒｅｆを下回っている場合（出力電圧Ｖｏｕｔの不足状態）、Ｌｏｗレベルのフィードバック信号Ｓａを出力し、このフィードバック信号ＳａがＰＷＭコンパレータ３２に入力される。
２次側制御ＩＣ２５が内蔵電圧検出回路３０を内蔵するため、電源系統スレイブＢｓの２次側においては、別途に電圧検出回路２２を設けずとも、出力電圧Ｖｏｕｔの超過の有無（過不足）を検出し、フィードバック制御が可能になる。
なお、同図に示す２次側制御ＩＣ２５が１次側制御ＩＣ１４として用いられる場合には、出力電圧Ｖｏｕｔの高低を示すフィードバック信号Ｓａに接続される。
【００３１】
発振回路３１は、ＰＷＭ信号Ｓｐ２のベース信号となる一定周期の三角波を生成し、ＰＷＭコンパレータ３２に出力する。
ＰＷＭコンパレータ３２は、デューティ比がフィードバック信号Ｓａの信号レベルに応じた可変されたＰＷＭ信号Ｓｐ２を生成し、バッファ回路３３を介してスイッチング素子１３のゲート端子に供給する。
具体的には、ＰＷＭコンパレータ３２には、発振回路３１が生成する三角波信号Ｓｔと、内蔵電圧検出回路３０からのフィードバック信号Ｓａとが入力されており、ＰＷＭコンパレータ３２は、フィードバック信号Ｓａの信号レベルに応じて三角波信号Ｓｔのデューティ比を最大デューティ比、及び最小デューティ比の間で、上記出力電圧Ｖｏｕｔと参照定電圧Ｖｒｅｆの差分に応じて調整してＰＷＭ信号Ｓｐ２を生成する。
かかるＰＷＭ信号Ｓｐ２は、バッファ回路３３を介して絶縁素子２３に入力され１次側に伝送され、対応するスイッチング素子１３の切換回路２６に入力される。
【００３２】
図３は、切換回路２６の回路図である。
切換回路２６は、上述の通り、２次側制御ＩＣ２５からＰＷＭ信号Ｓｐ２が出力開始されるまで１次側制御ＩＣ１４のＰＷＭ信号Ｓｐ１を出力し、ＰＷＭ信号Ｓｐ２の出力開始後は、当該ＰＷＭ信号Ｓｐ２を出力する回路である。
具体的には、切換回路２６は、大別すると、波形成形回路４０と、ＮＯＲ回路４１と、信号遮断回路４２と、ＮＯＴ回路４３と、ディレイ回路４４とを備えている。
波形成形回路４０は、絶縁素子２３を介して１次側に伝送されたＰＷＭ信号Ｓｐ２の波形を成形するものであり、プルアップ抵抗４５と、このオープンコレクタのトランジスタ４６とを備え、ＮＯＲ回路４１にＰＷＭ信号Ｓｐ２を出力する。
【００３３】
信号遮断回路４２は、波形成形回路４０からＰＷＭ信号Ｓｐ２が出力されたときにＮＯＲ回路４１へのＰＷＭ信号Ｓｐ１の入力を遮断する。すなわち、信号遮断回路４２は、ＰＷＭ信号Ｓｐ２のＨｉｇｈレベルの信号入力に応じてオンし、ＮＯＲ回路４１のＰＷＭ信号Ｓｐ１の入力端をアース電位に接続するトランジスタ４７と、ＰＷＭ信号Ｓｐ２のＨｉｇｈレベルの信号入力によりチャージされてトランジスタ４７のオン電圧を保持するコンデンサ４８と、逆流防止用のダイオード４９とを備えて構成されている。
ＰＷＭ信号Ｓｐ２にはＨｉｇｈレベルの信号が短い周期で含まれることから、ＰＷＭ信号Ｓｐ２が出力されている間はコンデンサ４８が充電状態に保持されトランジスタ４７が継続的にオンになり、これにより、ＮＯＲ回路４１へのＰＷＭ信号Ｓｐ１の入力が継続的に遮断される。
【００３４】
かかる構成の下、信号遮断回路４２によってＰＷＭ信号Ｓｐ１が遮断されていない間、すなわち、ＰＷＭ信号Ｓｐ２が出力されていない間は、ＮＯＲ回路４１に入力されるＰＷＭ信号Ｓｐ２の信号レベルはＬｏｗレベルであるから、当該ＮＯＲ回路４１からはＰＷＭ信号Ｓｐ１の反転信号が出力される。
一方、信号遮断回路４２がＰＷＭ信号Ｓｐ１を遮断している場合、すなわち、ＰＷＭ信号Ｓｐ１が出力されている場合は、ＮＯＲ回路４１に入力されるＰＷＭ信号Ｓｐ１の信号レベルがＬｏｗレベルとなるから、当該ＮＯＲ回路４１からはＰＷＭ信号Ｓｐ２の反転信号が出力される。
【００３５】
ＮＯＴ回路４３は、ＮＯＲ回路４１の出力を反転して出力する回路であり、これにより、切換回路２６からは、ＰＷＭ信号Ｓｐ２が入力されていない間、ＰＷＭ信号Ｓｐ１が出力され、またＰＷＭ信号Ｓｐ２が入力されている間は、当該ＰＷＭ信号Ｓｐ２が出力される。
電源系統スレイブＢｓにあっては、切換回路２６からＰＷＭ信号Ｓｐ２が出力されることで、スイッチング素子１３がＰＷＭ信号Ｓｐ２に基づいてスイッチングし、これにより、出力電圧Ｖｏｕｔのフィードバック制御が１次側制御ＩＣ１４から２次側制御ＩＣ２５に切り換えられることとなる。
【００３６】
ただし、切換回路２６にてＰＷＭ信号Ｓｐ１からＰＷＭ信号Ｓｐ２に出力する信号を急に切り換えると、切り換え時に、ＰＷＭ信号Ｓｐ１のＨｉｇｈレベル（オン期間）とＰＷＭ信号Ｓｐ２のＨｉｇｈレベル（オン期間）とが繋がって、デューティ比の大きなパルス信号がスイッチング素子１３に入力される場合があり、瞬間的な過電圧が生じる原因となる。
そこで、本実施形態では、切換回路２６に、上記ディレイ回路４４を設けている。すなわち、ディレイ回路４４は、ＰＷＭ信号Ｓｐ１の出力停止とＰＷＭ信号Ｓｐ２の出力開始との間に時間差を設けて、１次巻線１２に電流を流さないオフ期間を作ることで、ＰＷＭ信号Ｓｐ１のオン期間とＰＷＭ信号Ｓｐ２のオン期間とが連続するのを防止する回路である。
具体的には、ディレイ回路４４は、ＮＯＲ回路４１へのＰＷＭ信号Ｓｐ１の入力が信号遮断回路４２によって遮断されたときから時間をあけてＮＯＲ回路４１へのＰＷＭ信号Ｓｐ２の入力を開始する。すなわち、ディレイ回路４４は、ＮＯＲ回路４１のＰＷＭ信号Ｓｐ２の入力端をアースに接続するトランジスタ５０と、このトランジスタ５０のオン電圧を保持してトランジスタ５０を継続的にオンするコンデンサ５１と、このコンデンサ５１をＰＷＭ信号Ｓｐ２の入力に伴って放電してトランジスタ５０をオフし、ＮＯＲ回路４１にＰＷＭ信号Ｓｐ２を入力するトランジスタ５２とを備えている。
【００３７】
これにより、切換回路２６にＰＷＭ信号Ｓｐ２が入力されたときには、信号遮断回路４２によってＮＯＲ回路４１へのＰＷＭ信号Ｓｐ１の入力が遮断されるとともに、ディレイ回路４４のコンデンサ５１が放電開始される。そして、当該放電によりトランジスタ５０がオフしたタイミングでＰＷＭ信号Ｓｐ２のＮＯＲ回路４１への入力が開始される。
これにより、ＰＷＭ信号Ｓｐ１の出力が停止したタイミングからコンデンサ５１の放電によるディレイ分が経過するまで、スイッチング素子１３への信号入力が停止して１次巻線１２に電流が流れないオフ期間となり、その後にＰＷＭ信号Ｓｐ２の出力が開始される。したがって、デューティ比の大きなパルス信号がスイッチング素子１３に入力されることがなく、切り換え時に瞬間的な過電圧が生じる事がない。
【００３８】
以上説明したように、本実施形態によれば、電源オン時の１次側制御ＩＣ１４の制御による出力電圧Ｖｏｕｔの上昇に伴って２次側制御ＩＣ２５が動作開始したときに、スイッチング素子１３の制御を１次側制御ＩＣ１４から２次側制御ＩＣ２５に切り換える構成とした。
この構成により、電源オンのタイミングでは１次側制御ＩＣ１４が動作することで、２次側に出力電圧Ｖｏｕｔを確実に出力し、この出力電圧Ｖｏｕｔにより２次側制御ＩＣ２５を起動させることができる。そして、２次側制御ＩＣ２５の起動後は、スイッチング素子１３の制御信号が２次側で生成されることから、帰還遅延のない出力電圧のフィードバック制御が実現される。
【００３９】
また本実施形態によれば、スイッチング素子１３の制御を１次側制御ＩＣ１４から２次側制御ＩＣ２５に切り換えるときに、１次側制御ＩＣ１４からスイッチング素子１３へのＰＷＭ信号Ｓｐ１の出力を停止したときから時間をあけて２次側制御ＩＣ２５のＰＷＭ信号Ｓｐ２をスイッチング素子１３に出力する構成としたため、切り換え時には、１次巻線１２に電流が流れない期間が必ず設けられる。これにより、デューティ比の大きなパルス信号がスイッチング素子１３に入力されることが確実に防止され、切り換え時に瞬間的な過電圧が生じる事がない。
【００４０】
また本実施形態によれば、２次側の複数の出力回路１８ごとに、対応する１次側のスイッチング素子１３を制御する２次側制御ＩＣ２５を設けたため、出力回路１８ごとに出力電圧Ｖｏｕｔがフィードバック制御されることとなり、各出力回路１８の負荷が相互に無関係に変動したときのクロスレギュレーションを抑えることができる。
【００４１】
また本実施形態によれば、複数のスイッチング素子１３のそれぞれを共通の１次側制御ＩＣ１４で制御する構成としたため、装置コストを抑え、また回路規模に占める１次側制御ＩＣ１４の比率を小さくできる。
【００４２】
なお、第１実施形態において、次のような変形が可能である。
＜変形例１−１＞
上述した実施形態では、図１に示すように、電源系統マスタＢｍにおいて、２次側に電圧検出回路２２を設けて出力電圧Ｖｏｕｔをフィードバック制御する構成とした。しかしながら、これに限らない。すなわち、図４に示すように、スイッチング電源装置１００の１次側に出力電圧検出用の３次巻線（フィードバック巻線）１２２Ａを設け、当該３次巻線１２２Ａに誘起した電圧を１次側制御ＩＣ１４に入力し、この電圧に基づいて１次側制御ＩＣ１４がＰＷＭ信号Ｓｐ１のデューティ比を調整する構成としても良い。
【００４３】
＜変形例１−２＞
上述した実施形態では、電源系統スレイブＢｓにおいて、ＰＷＭ信号Ｓｐ１、Ｓｐ２のいずれかを同一のスイッチング素子１３に排他的に供給する構成として、１次側制御ＩＣ１４による制御と、２次側制御ＩＣ２５による制御とを切り換える構成としたが、これに限らない。
すなわち、図５に示すように、ＰＷＭ信号Ｓｐ１によりスイッチングが制御されるスイッチング素子２１３Ａと、ＰＷＭ信号Ｓｐ２によりスイッチングが制御されるスイッチング素子２１３Ｂとを互いに並列に１次巻線１２に接続し、ＰＷＭ信号Ｓｐ２の出力の有無に応じて、スイッチング素子２１３Ａ及び２１３Ｂのそれぞれを排他的に有効にする切換回路２２６を設けることで、１次巻線１２に流れる電流を制御するスイッチング素子をスイッチング素子２１３Ａ、２１３Ｂの間で切り換えて、１次側制御ＩＣ１４による制御と、２次側制御ＩＣ２５による制御とを切り換える構成としても良い。
【００４４】
図６は、本変形例における切換回路２２６の回路図である。
この切換回路２２６は、バッファ回路２６１と、信号遮断回路２４２と、ディレイ回路２４４とを備えている。バッファ回路２６１は、絶縁素子２３を介して入力されるＰＷＭ信号Ｓｐ２の波形成形器として機能する。また信号遮断回路２４２は、ＰＷＭ信号Ｓｐ２（のＨｉｇｈレベル）が出力されたときにスイッチング素子２１３ＡへのＰＷＭ信号Ｓｐ１の入力を遮断するものである。すなわち、信号遮断回路２４２は、第１実施形態の信号遮断回路４２と略同様の構成を有し、ＰＷＭ信号Ｓｐ２のＨｉｇｈレベルの信号入力に応じてオンしてスイッチング素子２１３ＡのＰＷＭ信号Ｓｐ１の入力端をアース電位に接続するトランジスタ４７と、ＰＷＭ信号Ｓｐ２のＨｉｇｈレベルの信号入力によりチャージされてトランジスタ４７のオン電圧を保持するコンデンサ４８と、逆流防止用のダイオード４９とを備えて構成されている。
【００４５】
ディレイ回路２４４は、ＰＷＭ信号Ｓｐ１を遮断したときから時間をおいてＰＷＭ信号Ｓｐ２をスイッチング素子２１３Ｂに入力することで、ＰＷＭ信号Ｓｐ１からＰＷＭ信号Ｓｐ２への切り換え時に、スイッチング素子２１３Ａ、２１３Ｂの両方がオンになる期間が重複し、瞬間的な過電圧が生じる事を防止する。すなわち、ディレイ回路２４４は、スイッチング素子２１３ＢのＰＷＭ信号Ｓｐ２の入力端をアースに接続するトランジスタ２５０と、このトランジスタ２５０のオン電圧を保持してトランジスタ２５０を継続的にオンするコンデンサ２５１と、このコンデンサ２５１からの逆流を防止するダイオード２５２とを備えている。このコンデンサ２５１の高電位側は、上記スイッチング素子２１３Ａの入力端に接続されており、ＰＷＭ信号Ｓｐ２の入力に伴ってトランジスタ４７がオフすることでグラウンドに接続され、放電を開始する。
【００４６】
したがって、切換回路２２６にＰＷＭ信号Ｓｐ２が入力されたときには、信号遮断回路２４２によってスイッチング素子２１３ＡへのＰＷＭ信号Ｓｐ１の入力が遮断され、当該スイッチング素子２１３Ａのスイッチングが停止する。これと同時に、ディレイ回路２４４ではコンデンサ２５１が放電を開始し、当該放電によりトランジスタ２５０がオフしたタイミングでＰＷＭ信号Ｓｐ２のスイッチング素子２１３Ｂへの入力が開始され、当該スイッチング素子２１３Ｂがスイッチングを開始する。
これにより、ＰＷＭ信号Ｓｐ１で動作するスイッチング素子２１３Ａが停止したタイミングから、コンデンサ２５１の放電によるディレイ分が経過したときにＰＷＭ信号Ｓｐ２で動作するスイッチング素子２１３Ｂが動作を開始するため、スイッチング素子２１３Ａ、２１３Ｂの両方がオンになる期間が重複することがなく、切り換え時に瞬間的な過電圧が生じる事がない。
【００４７】
このように、本変形例によれば、１次巻線１２の電流を制御するスイッチング素子を、スイッチング素子２１３Ａ、２１３Ｂの間で切り換えて、１次側制御ＩＣ１４の制御から２次側制御ＩＣ２５の制御に切り換えるため、単一のスイッチング素子に入力する信号をＰＷＭ信号Ｓｐ１、Ｓｐ２の間で切り換える構成に比べて動作の信頼性が高められる。
【００４８】
＜第２実施形態＞
上述した第１実施形態では、多出力型のスイッチング電源装置１を例示したが、本実施形態では、出力が１つの形態を説明する。
図７は、本実施形態に係るスイッチング電源装置３００の構成を示す回路図である。
この図に示すように、スイッチング電源装置３００では、１次側に出力電圧検出用の３次巻線（フィードバック巻線）３２２Ａを設けて、３次巻線３２２Ａの電圧Ｖａを１次側制御ＩＣ１４に入力し、この電圧Ｖａに基づいて１次側制御ＩＣ１４がＰＷＭ信号Ｓｐ１のデューティ比を調整して出力電圧Ｖｏｕｔのフィードバック制御を行うように構成され、さらに、起動検出回路３７０と、この起動検出回路３７０の出力に基づいて動作する切換回路３２６と、を備える点で第１実施形態と構成を異にしている。
【００４９】
図８は、起動検出回路３７０及び切換回路３２６の構成を示す図である。
起動検出回路３７０は、２次側制御ＩＣ２５の起動（すなわち、ＰＷＭ信号Ｓｐ２の出力開始）に応じて出力する信号を切り換える回路である。すなわち、起動検出回路３７０は、コンデンサ３７５を有する検出回路３７３と、このコンデンサ３７５からの逆流を防止するダイオード３７２と、バッファ回路３７１、３７４を有し、コンデンサ３７５の充電電圧に応じたＨｉｇｈ又はＬｏｗレベルの信号を切換指示信号Ｓｃ及び停止信号Ｓｂとして出力する。停止信号Ｓｂは、１次側制御ＩＣ１４に動作停止を指示する信号である。
【００５０】
コンデンサ３７５は、ＰＷＭ信号Ｓｐ２のＨｉｇｈレベルの信号入力で充電されるものであり、ＰＷＭ信号Ｓｐ２にはＨｉｇｈレベルの信号が短い周期で含まれることから、ＰＷＭ信号Ｓｐ２が出力されている間はコンデンサ３７５が充電状態に維持される。したがって、起動検出回路３７０からは、ＰＷＭ信号Ｓｐ２が出力されている間は、コンデンサ３７５の充電によってＨｉｇｈレベルの信号が出力され、これとは逆に、ＰＷＭ信号Ｓｐ２が出力されていない間は、コンデンサ３７５が放電状態となることでＬｏｗレベルの信号が出力される。
【００５１】
切換回路３２６は、起動検出回路３７０の切換指示信号Ｓｃの信号レベルに応じてＰＷＭ信号Ｓｐ１、ＰＷＭ信号Ｓｐ２のいずれかを排他的に出力する。すなわち、切換指示信号Ｓｃの信号レベルがＬｏｗレベルの間、ＰＷＭ信号Ｓｐ１を出力し、Ｈｉｇｈレベルの間はＬｏｗレベルを出力するＡＮＤ回路３８０と、切換指示信号Ｓｃの信号レベルがＨｉｇｈレベルの間、ＰＷＭ信号Ｓｐ１を出力しＬｏｗレベルの間は当該Ｌｏｗレベルを出力するＡＮＤ回路３８１と、これらＡＮＤ回路３８０、３８１の論理和を出力するＯＲ回路３８２と、バッファ回路３８３とを備えている。
【００５２】
かかる構成の下、図９に示すように、２次側制御ＩＣ２５のＰＷＭ信号Ｓｐ２が起動検出回路３７０に入力されたタイミングｔａで停止信号Ｓｂ及び切換指示信号ＳｃがＨｉｇｈレベルに遷移する。これらのうち停止信号Ｓｂは１次側制御ＩＣ１４に入力され、当該１次側制御ＩＣ１４がＰＷＭ信号Ｓｐ１の出力を停止する。また、切換指示信号ＳｃがＨｉｇｈレベルになることで、切換回路３２６は、出信号をＰＷＭ信号Ｓｐ１からＰＷＭ信号Ｓｐ２にタイミングｔａで切り換え、スイッチング素子１３に出力する。
これにより、スイッチング素子１３の制御が１次側制御ＩＣ１４から２次側制御ＩＣ２５に切り換えられる。また切り換え後には、１次側制御ＩＣ１４が停止することから省電力化が図られる。
【００５３】
このように本実施形態によれば、第１実施形態で述べた効果の他に、次のような効果を奏する。
すなわち、本実施形態によれば、２次側制御ＩＣ２５のＰＷＭ信号Ｓｐ２に基づく制御に切り換わったときに、１次側制御ＩＣ１４を停止する構成としたため、電力消費を抑えることができる。
【００５４】
なお、本実施形態のスイッチング電源装置３００に対しては、次のような変形が可能である。
【００５５】
＜変形例２−１＞
第２実施形態では、２次側制御ＩＣ２５のＰＷＭ信号Ｓｐ２が起動検出回路３７０に入力されたタイミングｔａで、切換回路３２６が出信号をＰＷＭ信号Ｓｐ１からＰＷＭ信号Ｓｐ２にタイミングｔａで切り換える構成とした。
この構成においては、前掲図９に示すように、ＰＷＭ信号Ｓｐ１のパルスＰｕ１がＨｉｇｈレベルのときに、切り換えが行われると、このパルスＰｕ１に、ＰＷＭ信号Ｓｐ２のパルスＰｕ２が連続し、オン期間Ｗｔが長いパルス信号がスイッチング素子１３に出力されてしまい、瞬間的に過電圧が生じる。
そこで、本変形例では、図１０に示すように、切り換え時に、ＰＷＭ信号Ｓｐ１とＰＷＭ信号Ｓｐ２とのオン期間が連続するのを防止するためのラッチ部４４４を切換回路４２６に設ける構成としている。なお、図１０において、図８と同一の部材については同じ符号を付して、説明を省略する。
【００５６】
このラッチ部４４４は、切換回路４２６の出力端に設けられたＡＮＤ回路４８３に入力する信号の信号レベルを切り換えることで、当該切換回路４２６の出力の許可／停止を切り換え可能に構成されている。具体的には、ラッチ部４４４は、ラッチ回路４９１と、ラッチ回路４９１にセット信号を入力するＡＮＤ回路４９０とを備えている。ＡＮＤ回路４９０は、切換回路４２６が出力するＰＷＭ信号Ｓｐ１とＰＷＭ信号Ｓｐ２とが共にＨｉｇｈレベルになるとき、すなわちＯＲ回路３８２への入力が共にＨｉｇｈレベルのときに、ラッチ回路４９１にセット信号を出力する。ラッチ回路４９１は、セット信号の入力によりＡＮＤ回路４８３への出力状態をＬｏｗレベル状態に保持し、またＰＷＭ信号Ｓｐ２がＬｏｗレベルになったときにラッチ解除される。
【００５７】
これにより、図１１に示すように、２次側制御ＩＣ２５のＰＷＭ信号Ｓｐ２のパルスＰｕ２が起動検出回路３７０に入力されたタイミングｔａにおいて、１次側制御ＩＣ１４のＰＷＭ信号Ｓｐ１のパルスＰｕ１がＨｉｇｈレベルのときには、ラッチ部４４４が作動することで、切換回路４２６の出力が停止し、その後、ＰＷＭ信号Ｓｐ２がＬｏｗレベルに遷移したタイミングｔｂでラッチ解除される。
これにより、切換時のタイミングｔａにおいて、ＰＷＭ信号Ｓｐ１のパルスＰｕ１がＨｉｇｈレベルのときには、オフ期間（すなわち、１次巻線１２に電流が流れない期間）が必ず設けられることから、オン期間Ｗｔが長いパルス信号がスイッチング素子１３に出力されてしまうことがなく、瞬間的な過電圧の発生を防止できる。
【００５８】
＜変形例２−２＞
上述の変形例２−１では、ＰＷＭ信号Ｓｐ１とＰＷＭ信号Ｓｐ２とのオン期間が連続するのを防止するためにラッチ回路４９１を用いた構成を例示したが、これに限らない。
すなわち、図１２に示すように、ＰＷＭ信号Ｓｐ１の出力を停止させるための切換指示信号Ｓｃ１に対して、ＰＷＭ信号Ｓｐ２の出力を許可させるための切換指示信号Ｓｃ２をディレイ回路５９５により遅延させ切換回路３２６に入力する構成としても良い。
これにより、図１３に示すように、切換時のタイミングｔａにおいて、切換指示信号Ｓｃ１によりＰＷＭ信号Ｓｐ１の出力が停止された後、ディレイ回路５９５による遅延時間が経過したタイミングｔｃで切換指示信号Ｓｃ２によりＰＷＭ信号Ｓｐ２の出力が開始されるから、ＰＷＭ信号Ｓｐ１とＰＷＭ信号Ｓｐ２の間に、必ずオフ期間（すなわち、１次巻線１２に電流が流れない期間）が設けられる。これより、オン期間Ｗｔが長いパルス信号がスイッチング素子１３に出力されてしまうことがなく、瞬間的な過電圧の発生を防止できる。
【００５９】
なお、上述した第１及び第２実施形態は、あくまでも本発明の一態様を示すものであり、本発明の趣旨を逸脱しない範囲で任意に変形、及び応用が可能である。
【００６０】
例えば、上述した各実施形態において、２次側制御ＩＣ２５が内蔵電圧検出回路３０を内蔵する構成に限らず、２次側制御ＩＣ２５の外部に備える構成としても良い。
また例えば、第２実施形態及び第２実施形態の変形例にて説明した各切換回路３２６、４２６を第１実施形態の切換回路２６に用いても良い。
【符号の説明】
【００６１】
１、１００、３００  スイッチング電源装置
１８  出力回路
１０  絶縁型トランス
１２  １次巻線
１３  スイッチング素子
１４  １次側制御ＩＣ（１次側制御回路）
１５  ２次巻線
１８  出力回路
２２  電圧検出回路
２５  ２次側制御ＩＣ（２次側制御回路）
２６、２２６、３２６  切換回路
３０  内蔵電圧検出回路
４４、２４４  ディレイ回路
１２２Ａ、３２２Ａ  ３次巻線
２１３Ａ  スイッチング素子（第１スイッチング素子）
２１３Ｂ  スイッチング素子（第２スイッチング素子）
３７０  起動検出回路
４４４  ラッチ部
５９５  ディレイ回路
Ｂｍ  電源系統マスタ
Ｂｓ  電源系統スレイブ
Ｓｐ１  ＰＷＭ信号（第１制御信号）
Ｓｐ２  ＰＷＭ信号（第２制御信号）
Ｖｉｎ  入力電圧
Ｖｏｕｔ  出力電圧
【図１】
2012139003.tif 000003
【図２】
2012139003.tif 000004
【図３】
2012139003.tif 000005
【図４】
2012139003.tif 000006
【図５】
2012139003.tif 000007
【図６】
2012139003.tif 000008
【図７】
2012139003.tif 000009
【図８】
2012139003.tif 000010
【図９】
2012139003.tif 000011
【図１０】
2012139003.tif 000012
【図１１】
2012139003.tif 000013
【図１２】
2012139003.tif 000014
【図１３】
2012139003.tif 000015