(57)【要約】【課題】電解めっき工程において、めっき膜の膜厚均一性を向上させる半導体装置の製造方法を提供する。【解決手段】本発明に係る半導体装置の製造方法は、集積回路が形成された第１の領域と、前記第１の領域を囲む第２の領域と、を有する半導体ウエハーの、前記第１の領域及び前記第２の領域に第１の導電層を形成する工程と、前記第１の導電層の上にレジスト層を形成する工程と、前記第２の領域の前記第１の導電層の第１の部分の上の第１レジスト層を残し、前記第２の領域の前記第１の導電層の第２の部分の上の第２レジスト層を除去するパターニング工程と、電極と、前記電極の電気的接続部に連続し、前記電極に電流を供給する配線と、を有する治具を、前記電気的接続部が前記第１レジスト層と接するように配置する工程と、前記電極に前記電流を供給して、電解めっきにより前記第１の導電層の上に第２の導電層を形成する工程と、を有する。【選択図】図２
2012193426.tif 000002
【特許請求の範囲】
【請求項１】
集積回路が形成された第１の領域と、前記第１の領域を囲む第２の領域と、を有する半導体ウエハーを用意する工程と、
前記第１の領域及び前記第２の領域に第１の導電層を形成する工程と、
前記第１の導電層の上にレジスト層を形成する工程と、
前記第２の領域の前記第１の導電層の第１の部分の上に位置する、前記レジスト層の一部である第１レジスト層を残し、前記第２の領域の前記第１の導電層の第２の部分の上に位置する、前記レジスト層の一部である第２レジスト層を除去するパターニング工程と、
電極と、前記電極の電気的接続部に連続し、前記電極に電流を供給する配線と、を有する治具を、前記電気的接続部が前記第１レジスト層と接するように配置する工程と、
前記半導体ウエハー及び前記治具をめっき液中に配置し、前記電極に前記電流を供給して、電解めっきにより前記第１の導電層の上に第２の導電層を形成する工程と、
を有する、半導体装置の製造方法。
【請求項２】
請求項１において、
前記治具は基板と、前記電極と前記基板との間に配置された弾性層と、を更に有し、
前記第２の領域の前記第１の導電層の第２の部分は、押圧されて前記電極と接触する、半導体装置の製造方法。
【請求項３】
請求項１又は２において、
前記半導体ウエハーは、切断ラインによって区画される複数の個別チップ領域を有し、
前記パターニング工程において、前記第１レジストは、前記第２の領域の複数の個別チップ領域の上方に残るようにパターニングされる、半導体装置の製造方法。
【請求項４】
請求項１から３のいずれか１項において、
前記パターニング工程において、前記レジスト層は、前記第１の領域において所望の形状にパターニングされ、
前記第２の導電層は、前記第１の領域の前記第１の導電層の上に形成される、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
給電部であるリング状電極を有し、その電極とめっき液とを遮断するためのシーリング部材を有した半導体ウエハー用のめっき治具が知られている（特許文献１）。めっき治具には、外部端子が設けられ、そこから供給された電流は、めっき治具内に埋め込まれた配線を経由してリング状電極に給電される。
【０００３】
例えば、ＷＣＳＰ（Ｗａｆｅｒ  Ｌｅｖｅｌ  Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）構造を有する半導体装置の製造工程において、このようなめっき治具を用いて半導体ウエハーに電解めっき処理を行う場合、半導体ウエハー上に導電層を形成し、電解めっき用のレジスト層を形成し、リング状電極と導電層とを接触させるために外周部分のレジスト層を除去して導電層を露出させ、めっき治具のリング状電極と外周部分の導電層とを接触させて給電を行う（特許文献１）。
【０００４】
しかしながら、上述のようにリング電極には、配線を経由して電流が給電されるため、リング電極の配線との電気的接続部に電流が集中しやすく、リング電極の電気的接続部周辺のめっき成長が促進され、めっき膜厚が部分的に厚くなってしまい、膜厚の均一性を担保することが難しかった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−２８７６４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、以上のような問題点に鑑みてなされたものであり、本発明のいくつかの態様によれば、電解めっき工程において、めっき膜の膜厚均一性を向上させる半導体装置の製造方法を提供することができる。
【課題を解決するための手段】
【０００７】
（１）本形態に係る半導体装置の製造方法は、集積回路が形成された第１の領域と、前記第１の領域を囲む第２の領域と、を有する半導体ウエハーを用意する工程と、前記第１の領域及び前記第２の領域に第１の導電層を形成する工程と、前記第１の導電層の上にレジスト層を形成する工程と、前記第２の領域の前記第１の導電層の第１の部分の上に位置する、前記レジスト層の一部である第１レジスト層を残し、前記第２の領域の前記第１の導電層の第２の部分の上に位置する、前記レジスト層の一部である第２レジスト層を除去するパターニング工程と、電極と、前記電極の電気的接続部に連続し、前記電極に電流を供給する配線と、を有する治具を、前記電気的接続部が前記第１レジスト層と接するように配置する工程と、前記半導体ウエハー及び前記治具をめっき液中に配置し、前記電極に前記電流を供給して、電解めっきにより前記第１の導電層の上に第２の導電層を形成する工程と、を有する。
【０００８】
本発明によれば、電解めっき工程において、めっき膜の膜厚均一性を向上させる半導体装置の製造方法を提供することができる。
【０００９】
（２）本形態に係る半導体装置の製造方法において、治具７０は基板と、前記電極と前記基板との間に配置された弾性層と、を更に有し、前記第２の領域の前記第１の導電層の第２の部分は、押圧されて前記電極と接触してもよい。
【００１０】
これによれば、より安定的に第１の導電層の第２の部分を治具の電極に接触させることができる。
【００１１】
（３）本形態に係る半導体装置の製造方法において、前記半導体ウエハーは、切断ラインによって区画される複数の個別チップ領域を有し、前記パターニング工程において、前記第１レジストは、前記第２の領域の複数の個別チップ領域の上方に残るようにパターニングされてもよい。
【００１２】
（４）本形態に係る半導体装置の製造方法において、前記パターニング工程において、前記レジスト層は、前記第１の領域において所望の形状にパターニングされ、前記第２の導電層は、前記第１の領域の前記第１の導電層の上に形成されてもよい。
【図面の簡単な説明】
【００１３】
【図１】本実施形態に係る半導体装置の製造方法を模式的に説明する図。
【図２】本実施形態に係る半導体装置の製造方法を模式的に説明する図。
【図３】めっき治具を模式的に説明する図。
【図４】めっき治具を模式的に説明する図。
【図５】本実施形態に係る半導体装置の製造方法を模式的に説明する図。
【図６】本実施形態に係る半導体装置の製造方法を模式的に説明する図。
【図７】本実施形態に係る半導体装置の製造方法を模式的に説明する図。
【図８】本実施形態に係る半導体装置の製造方法を模式的に説明する図。
【図９】本実施形態に係る半導体装置の製造方法の変形例を模式的に説明する図。
【図１０】本実施形態に係る半導体装置の製造方法の変形例を模式的に説明する図。
【発明を実施するための形態】
【００１４】
以下に、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態のみに限定されるものではない。本発明は、以下の実施の形態及び変形例を自由に組み合わせたものを含むものとする。
【００１５】
以下、図面を参照して、本実施の形態に係る半導体装置の製造及び半導体ウエハーについて説明する。
【００１６】
図１、２、５〜８は、本実施の形態に係る半導体装置の製造方法を模式的に説明する図である。図３及び４は、本実施形態に係る半導体装置の製造方法に用いるめっき治具を模式的に説明する図である。
【００１７】
ここで、図１（Ａ）は半導体ウエハー１０の平面図であり、図１（Ｂ）は図１（Ａ）のＩＢ−ＩＢ線断面図である。図２（Ａ）〜図２（Ｅ）は、図１（Ｂ）に対応し、半導体装置の製造方法を説明する断面図である。
【００１８】
なお、本実施形態の説明において、「平面図」という文言は、半導体ウエハーの電極や配線などが形成される面を法線方向から見た場合の平面図という意味で用いる。
【００１９】
本実施の形態に係る半導体装置の製造方法は、集積回路５が形成された第１の領域２０と、第１の領域２０を囲む第２の領域３０と、を有する半導体ウエハー１０を用意する工程と、第１の領域２０及び第２の領域３０に第１の導電層４０を形成する工程と、第１の導電層４０の上にレジスト層５０を形成する工程と、第２の領域３０の第１の導電層４０の第１の部分４１の上の第１レジスト層５１を残し、第２の領域３０の第１の導電層４０の第２の部分４２の上の第２レジスト層５２を除去するパターニング工程と、電極７３と、電極７３の電気的接続部７３ａに連続し、電極７３に電流を供給する配線７５と、を有する治具７０、８０を、電気的接続部７３ａが第１レジスト層５１と接するように配置する工程と、半導体ウエハー１０及び治具７０、８０をめっき液中に配置し、電極７３に前記電流を供給して、電解めっきにより第１の導電層４０の上に第２の導電層１２０を形成する工程と、を有する。
【００２０】
半導体ウエハーを用意する工程において用意される半導体ウエハー１０は、例えば、シリコンウエハーからなる半導体基板１０であってもよい。半導体ウエハー１０の平面形状は、例えば、略円形であってもよい。図１（Ａ）に示すように、一部が切り欠かれていてもよい。また、半導体ウエハー１０は、複数に分割されてなる分割基板であってもよい（図示せず）。
【００２１】
半導体ウエハー１０は、図１（Ａ）に示すように、有効チップ領域である第１の領域２０（図１（Ａ）の灰色で示された領域）と、第１の領域２０を囲む第２の領域３０（図１（Ａ）の白色で示された領域）と、を有する。
【００２２】
第１の領域２０は、有効チップ領域であって、製品となる半導体チップを含む領域であってよい。また、第１の領域２０には、集積回路５が形成されている。図１（Ｂ）に示すように、第１の領域２０には複数の集積回路５が形成されていてもよい。図１（Ｂ）に示すように、第１の領域２０は、半導体ウエハー１０の中央部に形成してもよい。図１（Ａ）に示すように、切断ラインＬは、隣り合った半導体チップとなる部分の境界線を示すものである。半導体ウエハー１０は、切断ラインＬによって区画された複数の個別チップ領域１１を有する。よって、第１の領域２０の切断ラインＬによって区画された１つの個別チップ領域１１は、切断されて半導体チップとなる領域である。それぞれの個別チップ領域１１において、一つの集積回路５及び図示されない保護膜１６（パッシベーション膜）、集積回路５に接続される電極１４等の構造体を含んでいてもよい（図９、１０参照）。
【００２３】
第２の領域３０は、図１（Ａ）及び図１（Ｂ）に示すように、第１の領域２０を囲む領域である。第２の領域３０は、製品とならない半導体チップを含む領域であってもよい。図１（Ａ）に示すように、第２の領域３０においても、複数の個別チップ領域１１が形成される。なお、半導体ウエハー１０の第１の領域２０及び第２の領域３０の配置は、半導体装置のデザインの際に適宜決定される設計事項である。
【００２４】
次に、図２（Ａ）に示すように、半導体ウエハー１０の第１の領域２０及び第２の領域３０に第１の導電層４０を形成する。第１の導電層４０は、公知のいずれかの成膜方法によって形成されてもよい。例えば、第１の導電層４０は、スパッタリング法等を用いて形成されてもよい。第１の導電層４０は、半導体ウエハー１０の全面に形成されてもよい。また、第１の導電層４０は、所望の形状にパターニングされていてもよい（図示せず）。第１の導電層４０は、導電性の膜であれば特に限定されない。第１の導電層４０は、例えば、銅（Ｃｕ）、チタンタングステン（ＴｉＷ）、クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケルバナジウム（ＮｉＶ）、タングステン（Ｗ）のうちいずれか１つ又は複数を積層することで、形成されてもよい。
【００２５】
図２（Ａ）に示すように、第２の領域３０の第１の導電層４０の一部を第１の部分４１とする。第１の部分４１は、後述されるパターニング工程において、第１レジスト５１が形成される部分である。図示はされないが、第２の部分４２は、第２の領域３０の第１の導電層４０第１の部分４１を除く部分である。
【００２６】
第２の領域３０における第１の部分４１の配置は、特に限定されず、後述されるめっき治具の電極７３の電気的接続部７３ａの配置に対応して適宜決定される。第１の部分４１は、半導体ウエハー１０がめっき治具７０に装着される場合に電極７３の電気的接続部７３ａと対向する箇所（以下、「対向箇所」とも言う。）を、少なくとも含む部分である。例えば、対向箇所が上方に位置する個別チップ領域１１の上に形成された第１の導電層４０を第１の部分４１としてもよい。また、例えば、第１の導電層４０の対向箇所が上方に位置する個別チップ領域１１と、該個別チップ領域１１周辺の複数の個別チップ領域１１の上に形成された第１の導電層４０を第１の部分４１としてもよい。
【００２７】
図２（Ｂ）に示すように、第１の導電層４０の上にレジスト層５０（例えばソルダーレジスト層）を形成する。レジスト層５０は、感光性の樹脂であってもよい。レジスト層５０は、めっき用レジストであってもよい。レジスト層５０は、第１の領域２０及び第２の領域３０を覆うように形成される。
【００２８】
次に、図２（Ｃ）及び図２（Ｄ）に示すように、レジスト層５０をパターニングする。パターニング工程においては、第２の領域３０の第１の導電層４０の第１の部分４１の上に位置する、レジスト層５０の一部である第１レジスト層５１を残し、第２の領域３０の第１の導電層４０の第２の部分４２の上に位置するレジスト層５０の一部である第２レジスト層５２を除去する。言い換えれば、図２（Ｃ）に示すように、第１の部分４１は、第１レジスト層５１によって覆われる。また、図２（Ｄ）に示すように、第２の部分４２は、第２レジスト層５２が除去され、露出する。
【００２９】
レジスト層５０をパターニングする方法は特に限定されず、例えば、露光処理及び現像処理によってエッチングされ、パターニングされてもよい。ここで、第１の領域２０に形成されたレジスト層５０は、所望の形状にパターニングされ、第３レジスト層５３が形成される。
【００３０】
ここで、図２（Ｃ）に示すように、第１レジスト層５１と第３レジスト層５３は、不連続に形成されていてもよい。また、図２（Ｅ）に示すように、第１レジスト層５１と第３レジスト層５３は、連続するように形成されていてもよい。
【００３１】
次に、第１の導電層４０に給電して、電解めっきにより第１の導電層４０の上に第２の導電層１２０を形成する電解めっき工程が実施される。
【００３２】
図３〜図８はめっき治具７０、８０と、半導体ウエハー１０を電解めっきする工程を説明する図である。
【００３３】
なお、図３及び図４は模式的にめっき治具７０、８０を示すものであり、形状はこれに限定されるものではない。めっき治具７０、８０は、大略すると図３に示されるマスク治具７０と、図４に示される裏蓋治具８０とにより構成される。図３（Ａ）は、マスク治具７０の正面図であり、図３（Ｂ）は、マスク治具７０の断面図である。また、図４（Ａ）は、裏蓋治具８０の正面図であり、図４（Ｂ）は裏蓋治具８０の断面図である。
【００３４】
図３（Ａ）及び図３（Ｂ）に示すように、マスク治具７０は、例えば、基板７１の中央下部に開口部７１ａが形成される。開口部７１ａの周縁部には環状形状を有した弾性部材７２が形成される。弾性部材７２は、弾性を有する材料からなる部材であれば特に限定されず、例えばシリコンゴムであってもよい。弾性部材７２は、電極７３と基板７１との間に配置された弾性層７２ａと、弾性層７２ａから突出し、リング状の形状を有するシーリング部７２ｂとを有する。シーリング部７２ｂは、液体のシーリング機能を有していればよく、シールゴムやＯリングであってもよい。シーリング部７２ｂの周囲であって、弾性層７２ａの上には、リング状の給電用端子である電極７３が形成される。電極７３は、図３（Ａ）に示すように、環状形状を有していてもよいし、不連続に複数形成されていてもよい（図示せず）。電極７３は、例えば、マスク治具７０の上部に形成された外部接続端子７４と配線７５を介して電気的に接続されている。図３（Ａ）に示すように、電極７３に配線７５が接続する部分を電気的接続部７３ａとする。電極７３を囲むように、開口部７１ａと同心円の壁部７６が電極７３と離間して形成される。更に、開口部７１ａの外周と離間した位置には、複数のネジ孔７７が形成されてもよい。ネジ孔７７は、後述される裏蓋治具８０をネジによって固定する際に用いることができる。
【００３５】
図４（Ａ）に示すように、例えば、裏蓋治具８０は、大略すると蓋体８１と複数（本実施形態では２本）の固定フレーム８２とにより構成されていてよい。蓋体８１は円盤状の部材であり、その大きさは半導体ウエハー３の直径よりも大きな直径を有していてもよい。固定フレーム８２は、それぞれ貫通孔８３が形成されてもよい。また、図４（Ｂ）に示すように、蓋体８１の固定フレーム８２が形成された面の反対の面には、シールゴム８４が配置されてもよい。
【００３６】
図５（Ａ）〜図５（Ｃ）は、パターニング工程を経た半導体ウエハー１０をめっき治具７０に装着する工程を模式的に説明する図である。図５（Ａ）に示すように、半導体ウエハー１０の第１の導電層４０、第１レジスト層５１及び第３レジスト層５３が形成された面をマスク治具７０に向けて位置合わせをし、半導体ウエハー１０をマスク治具７０に装着する。位置合わせでは、図５（Ｂ）に示すように、電極７３の電気的接続部７３ａが第１レジスト層５１と接するように配置する。また、図５（Ｃ）に示すように、電極７３は、第１の導電層４０の第２の部分４２と接することで、給電を行うことができる。詳細は後述される。位置合わせした後、図５（Ｂ）及び図５（Ｃ）に示すように、半導体ウエハー１０をマスク治具７０に搭載し、半導体ウエハー１０をマスク治具７０と裏蓋治具８０とで固定する。図示はしないが、例えば、図示しないネジを用いてマスク治具７０と半導体ウエハー１０と裏蓋治具８０とを固定する。このとき、図示されないネジを、裏蓋治具８０の貫通孔８３とマスク治具７０のネジ孔７７とを貫通さることによって裏蓋治具８０を固定してもよい。しかしながら固定する方法は、これに限定されるものではない。
【００３７】
半導体ウエハー１０をマスク治具７０と裏蓋治具８０とで固定する工程は、半導体ウエハー１０にマスク治具７０を押し当てるように押圧する工程を含む。これにより、第２の領域３０の第１の導電層４０の第２の部分４２は、押圧されて電極７３と確実に接触する。例えば、ネジ孔７７を所定のトルクで締め付けることによって、所定の押圧力を加えることができる。過剰な押圧力は、マスク治具７０の弾性部材７２や、裏蓋治具８０のシールゴム８４によって吸収される。
【００３８】
図６は、半導体ウエハー１０をマスク治具７０に搭載した際の要部の積層構造を模式的に説明する図である。なお、図６は、半導体ウエハー１０の側面側から見た場合の積層構造を示す。
【００３９】
図６に示すように、第１の導電層４０の第１の部分４１には、第１レジスト層５１が形成されている。したがって、電極７３の電気的接続部７３ａとは接触しないため、第１の部分４１と電気的接続部７３ａとは電気的には接続されない。第１レジスト層５１の厚み分、電極７３は基板７１側に押され、弾性層７２ａが圧縮される。第１の導電層４０の第２の部分４２は、レジスト層５０が設けられていないため、電極７３と接触し、給電される。つまりは、電極７３は、部分的に撓むことで第２の部分４２と電気的に接続される。
【００４０】
以上の工程により、第２の部分４２と給電用端子である電極７３とが確実に接触し、半導体ウエハー１０はめっき治具７０、８０内に装着された半導体ウエハー１００となる。
【００４１】
次に、図７及び図８に示すように、半導体ウエハー１００及びめっき治具７０、８０をめっき液中に配置し、電極７３に電流を供給して、電解めっきにより第１の導電層４０の上に第２の導電層１２０を形成する。
【００４２】
電解めっき工程は、図７に示すように、めっき装置１１０を用いる。めっき装置１１０は、例えば、めっき液１１１が充填されためっき槽１１２と、電源１１３と、カソード電極１１４と、アノード電極１１５とを含む。例えば、銅めっきを行う場合、めっき液１１１は銅イオンを含み、アノード電極１１５は銅から構成される。図７に示すように、めっき液１１１にめっき治具７０、８０を浸し、めっき治具７０、８０の外部接続端子７４とカソード電極１１４とを電気的に接続し、電源１１３から、カソード電極１１４、外部接続端子７４、及び電極７３を介して、電極７３と接触している第１の導電層４０の第２の部分４２に給電される。つまりは、半導体ウエハー１００の第１の領域２０内の第１の導電層４０に対して給電される。
【００４３】
電解めっき工程により、図８（Ａ）に示すように、第１の導電層４０の上のレジスト層５０が除去された部分に第２の導電層１２０が電解めっきによって形成される。第２の導電層１２０は、導電性の膜であれば特に限定されない。第２の導電層１２０は、例えば、銅（Ｃｕ）、チタンタングステン（ＴｉＷ）、クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケルバナジウム（ＮｉＶ）、タングステン（Ｗ）のうちいずれか１つ又は複数を積層することで、形成されてもよい。
【００４４】
図８（Ｂ）に示すように、第２の導電層１２０を形成した後、第３レジスト層５３を除去してもよい。
【００４５】
本実施の形態に係る半導体装置の製造方法は、例えば、以下の特徴を有する。
【００４６】
本実施の形態に係る半導体装置の製造方法は、第２の領域３０の第１の導電層４０の第１の部分４１の上の第１レジスト層５１を残し、第２の領域３０の第１の導電層４０の第２の部分４２の上の第２レジスト層５２を除去するパターニング工程と、電極７３と、電極７３の電気的接続部７３ａに連続し、電極７３に電流を供給する配線７５と、を有する治具７０、８０を、電気的接続部７３ａが第１レジスト層５１と接するように配置する工程と、を有する。これによれば、めっき治具７０の電気的接続部７３ａが第１の導電層４０と接触する部分を無くすことができる。電気的接続部７３ａは、カソード電極１１４と接続された外部接続端子７４から延びる配線７５が電極７３に接続する部分であり、電流が集中しやすい箇所である。第１の導電層４０の、この電気的接続部７３ａに対向する箇所を第１レジスト層５１で覆うことにより、電気的接続部７３ａ周辺においてめっき膜厚が厚くなる部分が形成されることを防ぐことができるため、めっき膜である第２の導電層１２０の膜厚が不均一に形成される不具合を低減することができる。したがって、めっき膜の膜厚均一性を向上させる半導体装置の製造方法を提供することができる。
【００４７】
（変形例）
以下、図面を参照して、本実施形態に係る半導体装置の製造方法の変形例の一例について説明する。図９及び図１０は、本発明の実施の形態に係る半導体装置の製造方法の変形例の一例を模式的に説明する図である。
【００４８】
まず、図９（Ａ）に示すように、集積回路５を有する半導体ウエハー１０を準備する。図９（Ａ）は、複数の集積回路５が形成された半導体ウエハー１０の第１の領域２０の一部を拡大して示す断面図である。ここで、図９（Ａ）に示すように、半導体ウエハー１０の一方の面を第１の面１２とする。
【００４９】
半導体ウエハー１０は、図９（Ａ）に示すように、半導体ウエハー１０の第１の面１２の上に電極１４を有してもよい。電極１４は、半導体ウエハー１０の内部に形成された集積回路５と内部配線（図示せず）によって電気的に接続されていてもよい。電極１４は、半導体ウエハー１０の内部配線の一部であってもよい。電極１４が形成される領域は特に限定されるものではなく、図９（Ａ）に示すように、第１の面１２の下方に集積回路５が形成されていない領域において、形成されていてもよい。また、図示はしないが、電極１４は、集積回路５とオーバーラップするように形成されていてもよい。電極１４は、アルミニウム（Ａｌ）又は銅（Ｃｕ）等の金属で形成されていてもよい。また、図９（Ａ）に示すように、半導体ウエハー１０は、複数の電極１４を含んでいてもよい。
【００５０】
半導体ウエハー１０は、図９（Ａ）に示すように、絶縁膜１６を有していてもよい。絶縁膜１６はパッシベーション膜であってもよい。絶縁膜１６は、電極１４の少なくとも一部を露出させるように形成されていてもよい。絶縁膜１６は、図９（Ａ）に示すように、電極１４を露出させる開口部１６ａを有する。絶縁膜１６は、例えば、ＳｉＯ２やＳｉＮ等の無機絶縁膜であってもよい。あるいは、絶縁膜１６は、ポリイミド樹脂などの有機絶縁膜であってもよい。
【００５１】
図９（Ａ）に示すように、半導体ウエハー１０の絶縁膜１６の所望の領域に樹脂層１４１を形成してもよい。例えば、図９（Ａ）に示すように、樹脂層１４１は、絶縁膜１６の上であって、集積回路５とオーバーラップするように形成されてもよい。また、樹脂層１４１は、電極１４の少なくとも一部が露出するように形成されていればよい。よって、図示はされないが、樹脂層１４１は、絶縁膜１６の開口部１６ａ内の電極１４の一部とオーバーラップするように形成されてもよい。樹脂層１４１は、公知のいずれかの方法によって形成されてもよい。樹脂層１４１は、例えば、感光性の樹脂層を半導体ウエハー１０上に形成した後、露光処理などによって所望の形状にパターンニングされて形成されてもよい（図示せず）。
【００５２】
樹脂層１４１は、応力緩和機能を有していてもよい。樹脂層１４１は、例えば、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ），ポリベンゾオキサゾール（ＰＢＯ；ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）などの樹脂で形成されていてもよい。
【００５３】
次に、図２（Ａ）及び図９（Ｂ）に示すように、第１の領域２０及び第２の領域３０に第１の導電層４０を形成する。このとき、図９（Ｂ）に示すように、第１の領域２０において、第１の導電層４０は、半導体ウエハー１０の電極１４、絶縁膜１６及び、樹脂層１４１を連続して覆うことができる。なお、第１の導電層４０の詳細は上述されているため、省略する。
【００５４】
次に、図２（Ｂ）及び図９（Ｃ）に示すように、第１の導電層４０の上にレジスト層５０（例えばソルダーレジスト層）を形成する。次に、図３（Ｃ）及び図３（Ｄ）に示すように、レジスト層５０をパターニングする。ここで、図９（Ｄ）に示すように、後述される電解めっき処理により第２の導電層１２０を形成したい部分において第１の導電層４０が露出するように、レジスト層５０を除去し、第３レジスト層５３を形成する。ここで、図９（Ｄ）に示すように、第１の導電層４０の電極１４の上から樹脂層１４１の上に至るように延びる部分が露出するように、レジスト層５０を除去してもよい。
【００５５】
次に、図５から図７に示すように、半導体ウエハー１００は、本実施形態に係るめっき治具７０、８０に搭載され、電解めっき処理される。めっき治具７０、８０の詳細、搭載工程及び電解めっき工程は上述されているため省略する。
【００５６】
本実施形態に係る半導体装置の製造方法によって、図１０（Ａ）に示すように、第１の領域２０に第２の導電層１２０が形成される。ここで、図１０（Ａ）に示すように、第１の領域２０において、第１の導電層４０の露出した部分に第２の導電層１２０が形成される。第２の導電層１２０の材質は特に限定されないが、例えばＣｕからなる導電層であってもよい。また、電解めっき工程の時間等を調整することにより、所望の膜厚有するように第２の導電層１２０を形成してもよい。
【００５７】
次に、図１０（Ｂ）に示すように、第３レジスト層５３を除去する。図１０（Ｂ）に示すように、第３レジスト層５３が除去された後、第１の領域２０には、第１の導電層４０のみが形成されている部分と第１の導電層４０と第２の導電層１２０との積層となっている部分が形成される。次に、第２の導電層１２０をエッチングマスクとして、第１の導電層４０が露出している部分を除去してもよい。言い換えれば、第２の導電層１２０が上方に形成されていない第１の導電層４０をエッチングにより除去してもよい。これによって、図１０（Ｃ）に示すように、第１の導電層４０及び第２の導電層１２０の積層からなる第３の導電層１３０を形成してもよい。図１０（Ｃ）に示すように、第３の導電層１３０は、絶縁膜１６の開口部１６ａ内に形成された電極１４と電気的に接続し、電極１４の上から樹脂層１４１の上面に至るように連続して形成されていてもよい。言い換えれば、第３の導電層１３０は、電極１４に電気的に接続された配線であってもよい。図１０（Ｃ）に示すように、第３の導電層１３０は、電極１４と電気的に接続されている限りその形状は限定されず、電極１４の露出面を全て覆っていてもよいし、電極１４の露出面の一部とのみ電気的に接続されていてもよい（図示せず）。
【００５８】
次に、図１０（Ｄ）に示すように、第３の導電層１３０、樹脂層１４１、及び絶縁層１６の上に所望の形状にパターニングされたソルダーレジスト層１４０を形成する。ソルダーレジスト層１４０の形状は特に限定されない。例えば、樹脂層１４１の上に形成された第３の導電層１３０の少なくとも一部が露出するように、ソルダーレジスト層１４０をパターニングしてもよい。ここで、図１０（Ｄ）に示すように、第３の導電層１３０のソルダーレジスト層１４０に覆われていない部分は、ランド部１３１であってもよい。ここでソルダーレジスト層１４０は、絶縁性を有する封止剤であれば特に限定されるものではない。例えば、ソルダーレジスト層１４０は公知の樹脂から形成されていてもよい。具体的には、ソルダーレジスト層１４０は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ポリベンゾオキサゾール（ＰＢＯ；ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）、フェノール樹脂等の樹脂で形成されていてもよい。
【００５９】
また、図１０（Ｄ）に示すように、ランド部１３１の上に外部端子１５０が形成されてもよい。外部端子１５０は、導電性を有する材料であれば特に限定されるものではなく、例えば半田ペーストから形成された半田バンプ（ソルダーボール）であってもよい。以上により、半導体装置１０００を製造することができる。
【００６０】
本実施形態に係る半導体装置の製造方法の変形例は以上のいずれかの構成をとることができる。
【００６１】
本実施形態に係る半導体装置の製造方法の変形例によれば、電解めっき工程において、めっき治具７０、８０の電気的接続部７３ａが第１の導電層４０と接触しない。これによれば、第２の導電層１２０（第３の導電層１３０）の膜厚を均一に形成することができるため、半導体装置１０００の製造工程の歩留まりを向上させることができる。
【００６２】
上記のように、本発明の実施の形態について詳細に説明したが、本発明の新規事項及び効果から実体的に逸脱しない多くの変形が可能であることは、当業者には容易に理解できよう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。
【符号の説明】
【００６３】
５  集積回路、１０（１００）  半導体ウエハー、１１  個別チップ領域、
１２  第１の面、１４  電極、１６  絶縁膜、１６ａ  開口部、２０  第１の領域、
３０  第２の領域、４０  第１の導電層、４１  第１の部分、４２  第２の部分、
５０  レジスト層、５１  第１レジスト層、５２  第２レジスト層、
５３  第３レジスト層、７０、８０  めっき治具、７０  マスク治具、７１  基板、
７１ａ  開口部、７２  弾性部材、７２ａ  弾性層、７２ｂ  シーリング部、
７３  電極、７３ａ  電気的接続部、７４  外部接続端子、７５  配線、７６  壁部、
７７  ネジ孔、８０  裏蓋治具、８１  蓋体、８２  固定フレーム、８３  貫通孔、
８４  シールゴム、１１０  めっき装置、１１１  めっき液、１１２  めっき槽、
１１３  電源、１１４  カソード電極、１１５  アノード電極、１２０  第２の導電層、１３０  第３の導電層、１３１  ランド部、１４０  ソルダーレジスト層、
１５０  外部端子、１０００  半導体装置。
【図２】
2012193426.tif 000003
【図３】
2012193426.tif 000004
【図４】
2012193426.tif 000005
【図５】
2012193426.tif 000006
【図６】
2012193426.tif 000007
【図７】
2012193426.tif 000008
【図８】
2012193426.tif 000009
【図９】
2012193426.tif 000010
【図１０】
2012193426.tif 000011
【図１】
2012193426.tif 000012