(57)【要約】【課題】高周波増幅器の消費電流の増加を伴うことなく、良好なＮＦを得ることのできる受信機を提供する。【解決手段】負荷抵抗としての抵抗Ｒ１とこれに直列に接続されたＭＯＳトランジスタＭ１からなるシングル増幅回路１と、ＭＯＳトランジスタＭ２およびＭ３からなる差動対を有する差動増幅回路２とから高周波増幅器１０を構成する。ＭＯＳトランジスタＭ１のゲートに増幅対象の信号を入力し、シングル増幅回路１の出力をＤＣバイアスカット用のキャパシタＣ１を介して差動増幅回路２の差動対の一方のＭＯＳトランジスタＭ２のゲートに入力し、他方のＭＯＳトランジスタＭ３は無入力とする。ＭＯＳトランジスタＭ２およびＭ３からなる差動対の出力信号を、高周波増幅器１０の出力信号として出力する。高周波増幅器１０のＮＦが改善されるため受信機１００のＮＦが改善されることになる。【選択図】          図１
2012257055.tif 000002
【特許請求の範囲】
【請求項１】
ＩＣに集積された高周波増幅器と当該ＩＣに外付けされたＳＡＷフィルタとを含む受信機であって、
前記高周波増幅器は、前記ＳＡＷフィルタから出力されるフィルタ処理信号が入力されるトランジスタを含む増幅部を有し増幅したシングル信号を出力するシングル増幅回路と、
トランジスタからなる差動対を有する差動増幅回路と、を備え、
前記差動増幅回路は、前記差動対を構成する一方のトランジスタのみその制御端子に前記シングル増幅回路のシングル信号を入力し、前記差動増幅回路の差動出力信号を、前記フィルタ処理信号の増幅信号として出力するようになっていることを特徴とする受信機。
【請求項２】
増幅対象信号が入力されるトランジスタを含む増幅部を有し増幅したシングル信号を出力するシングル増幅回路と、
トランジスタからなる差動対を有する差動増幅回路と、を備えた高周波増幅器であって、
前記差動増幅回路は、前記差動対を構成する一方のトランジスタのみその制御端子に前記シングル増幅回路のシングル信号を入力し、
前記差動増幅回路の差動出力信号を、前記増幅対象信号の増幅信号として出力することを特徴とする高周波増幅器。
【請求項３】
前記シングル増幅回路の前記増幅部は、前記増幅対象信号が入力されるトランジスタを含む複数のトランジスタが直列にカスコード接続されたカスコード構成を有することを特徴とする請求項２記載の高周波増幅器。
【請求項４】
前記シングル増幅回路は前記増幅部の負荷を有し、
前記差動増幅回路は前記差動対の負荷を有し、
前記増幅部の負荷および前記差動対の負荷の少なくともいずれかはインダクタで構成されることを特徴とする請求項２または請求項３記載の高周波増幅器。
【請求項５】
電源ノイズをキャンセルする電源ノイズキャンセル回路を有し、
当該電源ノイズキャンセル回路は、前記差動増幅回路の前記差動対を構成する他方のトランジスタの制御端子に接続されることを特徴とする請求項２から請求項４のいずれか１項に記載の高周波増幅器。
【請求項６】
前記電源ノイズキャンセル回路は、前記シングル増幅回路の前記増幅部の負荷に相当する抵抗成分と、前記シングル増幅回路の前記増幅部に相当する抵抗成分と、を有することを特徴とする請求項５記載の高周波増幅器。
【請求項７】
前記電源ノイズキャンセル回路は、前記シングル増幅回路の前記増幅部の負荷に相当する抵抗成分と、前記シングル増幅回路の前記増幅部のトランジスタに相当するトランジスタと、を有することを特徴とする請求項５記載の高周波増幅器。
【請求項８】
前記増幅対象信号は、ＳＡＷフィルタの出力信号であることを特徴とする請求項２から請求項７のいずれか１項に記載の高周波増幅器。
【請求項９】
ＩＣに集積された高周波増幅器であって、
前記ＳＡＷフィルタは、前記ＩＣに外付けされていることを特徴とする請求項８記載の高周波増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受信機に関し、特にＩＣに集積された、ＲＦ（Radio  Frequency）信号を増幅する高周波増幅器とこのＩＣに外付けされたＳＡＷフィルタとを有する受信機およびこの受信機に好適な高周波増幅器に関する。
【背景技術】
【０００２】
従来、高周波増幅器を含んだ無線システムの受信機１００として、例えば、図９に示すものが提案されている（例えば、特許文献１参照）。
この図９に示す受信機１００は、アンテナ１０１で受信された受信信号から所望の帯域信号を取り出すために帯域制限をするＳＡＷフィルタ１０２と、次段のローノイズアンプとのインピーダンス整合を行う整合回路（ＭＡＴＣＨ）１０３と、低ノイズで受信信号を増幅するローノイズアンプ（ＬＮＡ）１０４と、ローノイズアンプ１０４の出力信号から所望の帯域信号を取り出すために帯域制限をするＳＡＷフィルタ１０５と、ＳＡＷフィルタ１０５の出力信号を増幅する高周波増幅器（ＲＦＡＭＰ）１０６と、高周波増幅器１０６からのＲＦ信号をＩＦ（Intermediate Frequency）信号へダウンコンバートするミキサ（ＭＩＸＥＲ）１０７と、を備える。
【０００３】
そして、ＩＦ信号は、ポリフェイズフィルタ（ＰＰ）１０８、ＩＦバッファ（ＢＵＦＦ）１０９、ＩＦバンドパスフィルタ（ＢＰＦ）１１０、可変増幅器（ＡＧＣ）１１１、ＡＤ変換機（ＡＤＣ）１１２を経て、デジタル信号に変換される。
図９に示すように、通常は、ＳＡＷフィルタ１０２と整合回路１０３とＳＡＷフィルタ１０５とはＩＣ１１３の外部に設けられている。一方、ローノイズアンプ１０４および高周波増幅器１０６などはＩＣ１１３の内部に設けられている。
【０００４】
ここで、外付けのＳＡＷフィルタ１０５の後段に位置する高周波増幅器１０６は、高周波増幅器１０６以降のミキサ１０７等のＮＦ（Ｎｏｉｓｅ  Ｆｉｇｕｒｅ：雑音指数）を緩和するために、高いゲイン（ＧＡＩＮ）が求められる。なぜならば、高周波増幅器１０６以降のＮＦは、高周波増幅器１０６の“ゲイン分の１倍”されるので、ゲインが高ければ高いほど以降のＮＦはよくなる。受信機１００は全体として低いＮＦがあればよいので、高周波増幅器１０６で高いゲインを得ることができれば、ミキサ１０７等のＮＦがある程度高くても全体として比較的低いＮＦを得ることができる。
【０００５】
図１０は高周波増幅器１０６の一例である。
図１０の高周波増幅器１０６は、いわゆるシングル入力／差動出力構成の増幅器であって、２つの差動増幅回路１２１、１２２を備える。
差動増幅回路１２１は、ＭＯＳトランジスタＭ１０１、Ｍ１０２からなる差動対と、電源ＶＤＤとＭＯＳトランジスタＭ１０１、Ｍ１０２のドレイン側との間にそれぞれ設けられた抵抗Ｒ１０１、Ｒ１０２からなる負荷抵抗と、ＭＯＳトランジスタＭ１０１、Ｍ１０２のゲートに接続されるバイアス用の抵抗Ｒ１０５、Ｒ１０６と、ＭＯＳトランジスタＭ１０１およびＭ１０２のソースに接続されるＭＯＳトランジスタＭ１０５とを備え、当該ＭＯＳトランジスタＭ１０５は差動対に電流を供給する電流源として動作する。抵抗Ｒ１０１とＭＯＳトランジスタＭ１０１との間、抵抗Ｒ１０２とＭＯＳトランジスタＭ１０２との間の電位が差動増幅回路１２１の出力となり、差動増幅回路１２１の出力は、それぞれＤＣバイアスカット用のキャパシタＣ１０１およびＣ１０２を介して差動増幅回路１２２の差動対に入力される。前記ＭＯＳトランジスタＭ１０１およびＭ１０２には、抵抗Ｒ１０５、１０６を介して共通のバイアス電圧ＢＩＡＳが印加される。
【０００６】
差動増幅回路１２２も、差動増幅回路１２１と同様に構成され、ＭＯＳトランジスタＭ１０３、Ｍ１０４からなる差動対と、電源ＶＤＤとＭＯＳトランジスタＭ１０３、Ｍ１０４のドレイン側との間に設けられた抵抗Ｒ１０３、Ｒ１０４からなる負荷抵抗と、ＭＯＳトランジスタＭ１０３、Ｍ１０４のゲートに接続されるバイアス用の抵抗Ｒ１０７、Ｒ１０８と、ＭＯＳトランジスタＭ１０３およびＭ１０４のソース側に接続されるＭＯＳトランジスタＭ１０６を備え、当該ＭＯＳトランジスタＭ１０６は差動対に電流を供給する電流源として動作する。前記ＭＯＳトランジスタＭ１０３およびＭＯＳトランジスタＭ１０４のゲートには、抵抗Ｒ１０７、Ｒ１０８を介して共通のバイアス電圧ＢＩＡＳが印加される。
【０００７】
抵抗Ｒ１０３とＭＯＳトランジスタＭ１０３との間、および抵抗Ｒ１０４とＭＯＳトランジスタＭ１０４との間が高周波増幅器１０６の出力端子に接続される。
前記ＭＯＳトランジスタＭ１０５およびＭ１０６のゲートには、共通のバイアス電圧ＢＩＡＳが印加される。
高周波増幅器１０６の入力はシングル入力であり、初段の差動増幅回路１２１のＭＯＳトランジスタＭ１０１のゲートには高周波増幅器１０６の入力端子が接続される。これに対し、ＭＯＳトランジスタＭ１０２は無入力であってバイアス電圧が印加されているだけである。
このように、図１０の高周波増幅器１０６は、差動増幅回路（１２１、１２２）を２段使用することにより、差動増幅回路を１段使用する場合よりも高いゲインを得ている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００６−２１７０２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところで、無線システムの受信機全体のＮＦをさらに向上させるためには、高周波増幅器１０６のゲインを高くするだけでなく、高周波増幅器１０６自身のＮＦを向上させる必要がある。
しかしながら、高周波増幅器１０６自身のＮＦを良くしようとすると、高周波増幅器１０６を構成する差動増幅回路１２１、１２２に供給する電流を多くしなければならず、消費電流の増加につながる。
このように、ＮＦと消費電流とはトレードオフ関係を持つ。
本発明は、上記課題に鑑み、高周波増幅器の消費電流の増加を伴うことなく良好なＮＦを得ることの可能な受信機および受信機に好適な高周波増幅器を提供することを目的としている。
【課題を解決するための手段】
【００１０】
本発明の請求項１にかかる受信機は、ＩＣに集積された高周波増幅器と当該ＩＣに外付けされたＳＡＷフィルタとを含む受信機であって、前記高周波増幅器は、前記ＳＡＷフィルタから出力されるフィルタ処理信号が入力されるトランジスタを含む増幅部を有し増幅したシングル信号を出力するシングル増幅回路と、トランジスタからなる差動対を有する差動増幅回路と、を備え、前記差動増幅回路は、前記差動対を構成する一方のトランジスタのみその制御端子に前記シングル増幅回路のシングル信号を入力し、前記差動増幅回路の差動出力信号を、前記フィルタ処理信号の増幅信号として出力するようになっていることを特徴としている。
【００１１】
本発明の請求項２にかかる高周波増幅器は、増幅対象信号が入力されるトランジスタを含む増幅部を有し増幅したシングル信号を出力するシングル増幅回路と、トランジスタからなる差動対を有する差動増幅回路と、を備えた高周波増幅器であって、前記差動増幅回路は、前記差動対を構成する一方のトランジスタのみその制御端子に前記シングル増幅回路のシングル信号を入力し、前記差動増幅回路の差動出力信号を、前記増幅対象信号の増幅信号として出力することを特徴としている。
【００１２】
請求項３にかかる高周波増幅器は、前記シングル増幅回路の前記増幅部は、前記増幅対象信号が入力されるトランジスタを含む複数のトランジスタが直列にカスコード接続されたカスコード構成を有することを特徴としている。
請求項４にかかる高周波増幅器は、前記シングル増幅回路は前記増幅部の負荷を有し、前記差動増幅回路は前記差動対の負荷を有し、前記増幅部の負荷および前記差動対の負荷の少なくともいずれかはインダクタで構成されることを特徴としている。
【００１３】
請求項５にかかる高周波増幅器は、電源ノイズをキャンセルする電源ノイズキャンセル回路を有し、当該電源ノイズキャンセル回路は、前記差動増幅回路の前記差動対を構成する他方のトランジスタの制御端子に接続されることを特徴としている。
請求項６にかかる高周波増幅器は、前記電源ノイズキャンセル回路は、前記シングル増幅回路の前記増幅部の負荷に相当する抵抗成分と、前記シングル増幅回路の前記増幅部に相当する抵抗成分と、を有することを特徴としている。
【００１４】
請求項７にかかる高周波増幅器は、前記電源ノイズキャンセル回路は、前記シングル増幅回路の前記増幅部の負荷に相当する抵抗成分と、前記シングル増幅回路の前記増幅部のトランジスタに相当するトランジスタと、を有することを特徴としている。
請求項８にかかる高周波増幅器は、前記増幅対象信号は、ＳＡＷフィルタの出力信号であることを特徴としている。
請求項９にかかる高周波増幅器は、ＩＣに集積された高周波増幅器であって、前記ＳＡＷフィルタは、前記ＩＣに外付けされていることを特徴としている。
【発明の効果】
【００１５】
本発明によれば、高周波増幅器を、シングル増幅回路と差動増幅回路とで構成したため、消費電流は同一のまま高周波増幅器のＮＦを改善することができる。そのため、このようにＮＦが改善された高周波増幅器を含む受信機のＮＦを改善することができる。特に、ＳＡＷフィルタの後段に位置するＩＣに集積された高周波増幅器であり、且つＩＣにおいて初段に位置する高周波増幅器のＮＦを改善することができるため、高周波増幅器の後段に位置する回路等のＮＦが多少高くても、良好なＮＦを有する受信機を実現することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１の実施の形態における高周波増幅器の一例を示す回路図である。
【図２】高周波増幅器のＮＦが低い理由を説明するための説明図である。
【図３】第２の実施の形態における高周波増幅器の一例を示す回路図である。
【図４】第３の実施の形態における高周波増幅器の一例を示す回路図である。
【図５】高周波増幅器のＰＳＲＲが改善される理由を説明するための説明図である。
【図６】高周波増幅器のＰＳＲＲが改善される理由を説明するための説明図である。
【図７】第４の実施の形態における高周波増幅器の一例を示す回路図である。
【図８】第５の実施の形態における高周波増幅器の一例を示す回路図である。
【図９】高周波増幅器を含んだ受信機の一例を示すブロック図である。
【図１０】高周波増幅器の一例を示す回路図である。
【発明を実施するための形態】
【００１７】
以下、図面を参照して本発明の実施の形態を説明する。
（第１の実施の形態）
まず、本発明の第１の実施の形態を説明する。
図１は、第１の実施の形態における高周波増幅器１０の構成を示す回路図である。
なお、高周波増幅器１０は、図９に示す受信機１００の高周波増幅器１０６として適用される。
【００１８】
この第１の実施の形態における高周波増幅器１０は、図１に示すように、初段のシングル増幅回路１と２段目の差動増幅回路２とにより構成されている。
シングル増幅回路１は、ＭＯＳトランジスタＭ１からなる増幅部と、電源ＶＤＤとＭＯＳトランジスタＭ１のドレイン側との間に接続される抵抗Ｒ１からなる負荷抵抗とを備える。ＭＯＳトランジスタＭ１のゲートは、高周波増幅器１０の入力端子と接続される。抵抗Ｒ１とＭＯＳトランジスタＭ１との間の電位がシングル増幅回路１の出力となる。
【００１９】
差動増幅回路２は、ＭＯＳトランジスタＭ２、Ｍ３からなる差動対と、電源ＶＤＤとＭＯＳトランジスタＭ２、Ｍ３との間に接続される抵抗Ｒ２、Ｒ３からなる負荷抵抗と、ＭＯＳトランジスタＭ２、Ｍ３のゲートにそれぞれ接続されるバイアス用の抵抗Ｒ４、Ｒ５と、ＭＯＳトランジスタＭ４と、を備え、このＭＯＳトランジスタＭ４は、差動対に電流を供給する電流源として動作する。前記ＭＯＳトランジスタＭ２、Ｍ３には、バイアス用の抵抗Ｒ４、Ｒ５をそれぞれ介して共通のバイアス電圧ＢＩＡＳが印加される。
【００２０】
抵抗Ｒ２とＭＯＳトランジスタＭ２との間が高周波増幅器１０の“−出力端子”と接続され、抵抗Ｒ３とＭＯＳトランジスタＭ３との間が高周波増幅器１０の“＋出力端子”と接続される。つまり、抵抗Ｒ２とＭＯＳトランジスタＭ２との間の電位および抵抗Ｒ３とＭＯＳトランジスタＭ３との間の電位が差動増幅回路２の出力となり、結果的に高周波増幅器１０の出力となる。
【００２１】
シングル増幅回路１の出力はＤＣバイアスカット用のキャパシタＣ１を介して差動増幅回路２の差動対の一方のＭＯＳトランジスタＭ２のゲートに入力される。ＭＯＳトランジスタＭ３は無入力であってバイアス電圧が印加されている。
このように、図１の高周波増幅器１０は、増幅回路としてシングル増幅回路１と差動増幅回路２との２段を使用することにより、増幅回路を１段使用する場合よりも高いゲインを得ている。
さらに、初段の増幅回路としてシングル増幅回路１を使用することで高周波増幅器１０自身のＮＦを低くしている。
【００２２】
次に、図１に示す構成を有する高周波増幅器１０のＮＦが低い理由について説明する。
図２（ａ）に本発明の高周波増幅器１０内の初段のシングル増幅回路１を抜き出した構成を示し、図２（ｂ）に図１０に示す従来の高周波増幅器１０６内初段の差動増幅回路１２１を抜き出した構成を示す。
シングル増幅回路１および差動増幅回路１２１にはそれぞれ同じ電流Ｉが流れているものとする。
図２（ｂ）に示す差動増幅回路１２１は２本の電流パスを持ち、分割された電流Ｉ/２でＭＯＳトランジスタＭ１０１とＭ１０２とを駆動する。
一方、図２（ａ）に示すシングル増幅回路１は電流パスが１本であり、電流ＩでＭＯＳトランジスタＭ１を駆動する。
【００２３】
そのためシングル増幅回路１の増幅部を構成するＭＯＳトランジスタＭ１を駆動するための電流量は、差動増幅回路１２１の増幅部を構成するＭＯＳトランジスタＭ１０１、Ｍ１０２を駆動するための電流量の２倍となる。
ここで、一般的にＭＯＳトランジスタで生じるチャネル雑音は、ＭＯＳトランジスタを駆動する電流の累乗根に反比例する特性を持つ。前述のようにシングル増幅回路１のＭＯＳトランジスタＭ１を駆動するための電流量は、従来の高周波増幅器１０６の差動増幅回路１２１のＭＯＳトランジスタＭ１０１、Ｍ１０２を駆動するための電流量の２倍となる。そのため、シングル増幅回路１は差動増幅回路１２１に比べＮＦがより低くなることがわかる。
【００２４】
このように、ＭＯＳトランジスタのノイズは駆動電流とのトレードオフをもつため、初段の増幅回路をシングル構成にすることで、同じ消費電流であっても高周波増幅器１０のＮＦを改善することができる。つまり、消費電流の増加を伴うことなくＮＦを改善することができる。その結果、受信機１００のＮＦを改善することができる。
また、２段の増幅器を有する構成においてＮＦを改善することができるため、高いゲインを維持しつつＮＦを改善することができる。そのため、特に、高いゲインの求められる受信機１００において、外付けのＳＡＷフィルタ１０５の後段に位置するＩＣ内の高周波増幅器として有用である。つまり、ＩＣにおいて、初段に位置する高周波増幅器のゲインおよびＮＦを共に改善することができるため、高周波増幅器の後段に位置するミキサなどのＮＦが多少高くてもＩＣ全体としてＮＦを改善することができるため好適である。
【００２５】
（第２の実施の形態）
次に、本発明の第２の実施の形態を説明する。
図３は、第２の実施の形態における高周波増幅器２０を示す回路図である。この第２の実施の形態における高周波増幅器２０は、図９に示す受信機１００の高周波増幅器１０６として適用される。
第２の実施の形態における高周波増幅器２０は、図３に示すように、初段のシングル増幅回路１１と２段目の差動増幅回路１２とにより構成されている。さらに初段のシングル増幅回路１１はカスコード構成１１ａを備えている。
【００２６】
すなわちシングル増幅回路１１は、ＭＯＳトランジスタＭ１１およびＭＯＳトランジスタＭ１２が直列に接続されたカスコード構成１１ａからなる増幅部と、電源ＶＤＤとＭＯＳトランジスタＭ１２のソース側との間に接続される抵抗Ｒ１１からなる負荷抵抗と、を備える。ＭＯＳトランジスタＭ１１のゲートには増幅すべき信号が入力され、ＭＯＳトランジスタＭ１２のゲートにはバイアス電圧ＢＩＡＳが印加される。抵抗Ｒ１１とＭＯＳトランジスタＭ１２との間の電位がシングル増幅回路１１の出力となる。
【００２７】
差動増幅回路１２は、ＭＯＳトランジスタＭ１３、Ｍ１４からなる差動対と、電源ＶＤＤとＭＯＳトランジスタＭ１３、Ｍ１４との間にそれぞれ接続される抵抗Ｒ１２、Ｒ１３からなる負荷抵抗と、バイアス用の抵抗Ｒ１４、Ｒ１５と、ＭＯＳトランジスタＭ１５と、を備え、このＭＯＳトランジスタＭ１５は差動対に電流を供給する電流源として動作する。ＭＯＳトランジスタＭ１３、Ｍ１４のゲートには、バイアス用の抵抗Ｒ１４、Ｒ１５を介して共通のバイアス電圧ＢＩＡＳが印加される。また、差動増幅回路１２の差動対の一方のＭＯＳトランジスタＭ１３には、シングル増幅回路１１の出力が、ＤＣバイアスカット用のキャパシタＣ１１を介して入力される。もう一方のＭＯＳトランジスタＭ１４は無入力であってバイアスされている。
電流源としてのＭＯＳトランジスタＭ１５のゲートにはバイアス電圧ＢＩＡＳが印加される。
このように、図３の高周波増幅器２０は、初段のシングル増幅回路１１の増幅部をカスコード構成１１ａとすることによって、増幅部のゲインとして更に高いゲインを得ることができる。
【００２８】
また、初段のシングル増幅回路１１のゲインを高くすることで、次段にあたる差動増幅回路１２のＮＦが高周波増幅器２０のＮＦに与える影響を小さくすることができる。よって、初段のシングル増幅回路１１にカスコード構成１１ａを備えることによって、高周波増幅器２０のゲインおよびＮＦを共に改善することができ、結果的に、受信機１００のゲインおよびＮＦを共に改善することができる。
【００２９】
なお、上記第２の実施の形態においては、図３に示すように、高周波増幅器２０の負荷抵抗として抵抗Ｒ１１、Ｒ１２、Ｒ１３を使用しているが、これらの代わりにインダクタを使用してもよい。抵抗Ｒ１１〜Ｒ１３の代わりにインダクタを用いることによって、高周波領域での高いインピーダンスを確保することができると共に、さらに抵抗で生じる雑音を減少することができるため、ゲイン、ＮＦを共に改善することができる。
【００３０】
（第３の実施の形態）
次に、本発明の第３の実施の形態を説明する。
図４は、第３の実施の形態における高周波増幅器３０を示す回路図である。この第３の実施の形態における高周波増幅器３０は、図９に示す受信機１００の高周波増幅器１０６として適用される。
高周波増幅器３０は、図４に示すように、初段のシングル増幅回路２１と、２段目の差動増幅回路２２と、電源ノイズキャンセル回路２３と、から構成されている。
シングル増幅回路２１は、ＭＯＳトランジスタＭ２１からなる増幅部と、抵抗Ｒ２１からなる負荷抵抗とを備える。ＭＯＳトランジスタＭ２１のゲートが高周波増幅器３０の入力端子と接続される。抵抗Ｒ２１およびＭＯＳトランジスタＭ２１間の電位がシングル増幅回路２１の出力となる。
【００３１】
差動増幅回路２２は、ＭＯＳトランジスタＭ２２、Ｍ２３からなる差動対と、電源ＶＤＤとＭＯＳトランジスタＭ２２、Ｍ２３との間に接続される抵抗Ｒ２４，Ｒ２５からなる負荷抵抗と、ＭＯＳトランジスタＭ２２、Ｍ２３のゲートに接続されるバイアス用の抵抗Ｒ２６、Ｒ２７と、ＭＯＳトランジスタＭ２２、Ｍ２３のソース側に共通に接続されるＭＯＳトランジスタＭ２４と、を備え、ＭＯＳトランジスタＭ２４は、ＭＯＳトランジスタＭ２２、Ｍ２３からなる差動対に電流を供給する電流源として動作する。ＭＯＳトランジスタＭ２２およびＭ２３のゲートには、バイアス用の抵抗Ｒ２６、Ｒ２７を介して共通のバイアス電圧ＢＩＡＳが印加される。ＭＯＳトランジスタＭ２４のゲートにはバイアス電圧ＢＩＡＳが印加される。
【００３２】
抵抗Ｒ２４とＭＯＳトランジスタＭ２２との間の電位が差動増幅回路２２の一方の出力として、高周波増幅器３０の“−出力端子”に接続され、抵抗Ｒ２５とＭＯＳトランジスタＭ２３との間の電位が差動増幅回路２２の他方の出力として、高周波増幅器３０の“＋出力端子”に接続される。
そして、シングル増幅回路２１の出力は、ＤＣバイアスカット用のキャパシタＣ２１を介して、差動増幅回路２２の差動対の一方のＭＯＳトランジスタＭ２２に入力される。もう一方のＭＯＳトランジスタＭ２３のゲートには、電源ノイズキャンセル回路２３が接続される。
【００３３】
この電源ノイズキャンセル回路２３は、直列に接続された抵抗Ｒ２２、Ｒ２３から構成され、抵抗Ｒ２３は電源ＶＤＤに接続される。抵抗Ｒ２２およびＲ２３間の電位が電源ノイズキャンセル回路２３の出力となり、この電源ノイズキャンセル回路２３の出力はＤＣバイアスカット用のキャパシタＣ２２を介して、差動増幅回路２２の差動対の他方のＭＯＳトランジスタＭ２３に入力される。
【００３４】
ここで、電源ＶＤＤに係る電源ノイズは所望信号の歪みとして生じるため、ゲインやＮＦが劣化する。よって、ＰＳＲＲ（電源電圧ノイズ除去比）を改善することで、電源ノイズの影響による高周波増幅器３０のゲイン、ＮＦの劣化を軽減することができる。
図４に示す高周波増幅器３０は、２段目の差動増幅回路２２の差動対の非信号入力端子側（ＭＯＳトランジスタＭ２３のゲート端子側）に電源ノイズキャンセル回路２３を接続することで、ＰＳＲＲ（電源電圧変動除去比）が改善される。
【００３５】
次に、図４の高周波増幅器３０のＰＳＲＲが改善される理由について説明する。
ここで、電源ノイズの影響を考慮しない場合のシングル増幅回路２１を図５(ａ)に示し、差動増幅回路２２を図５(ｂ)に示す。
図５(ｂ)に示す差動増幅回路２２において、電源ＶＤＤからの電源ノイズは、各抵抗Ｒ２４、Ｒ２５を介して“＋出力端子”、“−出力端子”に現れる“＋出力信号”、“−出力信号”にそれぞれ重畳される。しかしながら、“＋出力信号”、“−出力信号”の電源ノイズは同相成分としてみなすことができるので、左右のバランスにより電源ノイズは抑圧される。一方、図５(ａ)に示すシングル増幅回路２１においては、電源ＶＤＤからの電源ノイズは、抵抗Ｒ２１を介して出力端子に現れる出力信号に重畳され、電源ノイズは抑圧されることがない。
【００３６】
このように、図５(ｂ)に示す差動増幅回路２２では、左右のバランスにより同相成分を抑圧することが可能であるのに対し、図５(ａ)のシングル増幅回路２１では、電源ノイズは抑圧されることなく出力信号に電源ノイズがのることがわかる。
次に、図６(ａ)は、図４に示した高周波増幅器３０において、電源ＶＤＤから抵抗Ｒ２１、キャパシタＣ２１を介して２段目の差動増幅回路２２の差動対を形成するＭＯＳトランジスタＭ２２までの経路を示したものである。
【００３７】
ここで、図中のｒｏはＭＯＳトランジスタＭ２１の出力抵抗成分、Ｚは差動入力側のインピーダンスを示す。図６(ｂ)は、図４に示した高周波増幅器３０において、電源ＶＤＤから電源ノイズキャンセル回路２３の抵抗Ｒ２３、キャパシタＣ２２を介して２段目の差動増幅回路２２の差動対を形成するＭＯＳトランジスタＭ２３までの経路を示す。ここで、図中のＺは差動入力側のインピーダンスを示す。
【００３８】
図４(ａ)、(ｂ)の電源ノイズの経路より得られる伝達関数Ｈ１(ｓ)、Ｈ２(ｓ)は、それぞれ式（１）、式（２）のように示される。
このとき、Ｈ１(ｓ)およびＨ２(ｓ)の伝達関数を等しくすることで、差動増幅回路２２の各ＭＯＳトランジスタＭ２２、Ｍ２３の入力に現れる電源ノイズは等しくなる。
そして、各伝達関数を等しくするには、式（３）の条件を満たすよう、Ｒ２２、Ｒ２３、Ｃ２２の値を決定すればよい。例えば、Ｃ２１＝Ｃ２２、Ｒ２１＝Ｒ２３、Ｒ２２＝ｒｏとすることにより、各伝達関数を等しくすることができる。
【００３９】
このように、２段目の差動増幅回路２２の差動対に入力される電源ノイズを電源ノイズキャンセル回路２３により等しく調整することで、差動増幅回路２２のバランスによる電源ノイズの抑圧が可能となり、高周波増幅器３０のＰＳＲＲを改善することができる。
したがって、高周波増幅器３０のＰＳＲＲを改善することにより、電源ノイズの影響による高周波増幅器３０のゲイン、ＮＦの劣化を軽減することができ、すなわち、受信機１００のゲイン、ＮＦの劣化を軽減することができる。
【００４０】
【数１】
2012257055.tif 000003
【００４１】
（第４の実施の形態）
次に、本発明の第４の実施の形態を説明する。
図７は、第４の実施の形態における高周波増幅器４０を示す回路図である。この第４の実施の形態における高周波増幅器４０は、図９に示す受信機１００の高周波増幅器１０６として適用される。
高周波増幅器４０は、図７に示すように、初段のシングル増幅回路３１と、２段目の差動増幅回路３２と、電源ノイズキャンセル回路３３とから構成されている。
シングル増幅回路３１は、第３の実施の形態におけるシングル増幅回路２１と同様に、ＭＯＳトランジスタＭ３１からなる増幅部と、抵抗Ｒ３１からなる負荷抵抗とを備える。ＭＯＳトランジスタＭ３１のゲートに増幅すべき信号が入力される。抵抗Ｒ３１およびＭＯＳトランジスタＭ３１間の電位がシングル増幅回路３１の出力となる。
【００４２】
差動増幅回路３２は、第３の実施の形態における差動増幅回路３２と同様に、ＭＯＳトランジスタＭ３２、Ｍ３３からなる差動対と、電源ＶＤＤとＭＯＳトランジスタＭ３２、Ｍ３３との間に接続される抵抗Ｒ３４，Ｒ３５からなる負荷抵抗と、ＭＯＳトランジスタＭ３２、Ｍ３３のゲートに接続されるバイアス用の抵抗Ｒ３６、Ｒ３７と、ＭＯＳトランジスタＭ３２、Ｍ３３のソース側に共通に接続されるＭＯＳトランジスタＭ３４と、を備え、ＭＯＳトランジスタＭ３４は、ＭＯＳトランジスタＭ３２、Ｍ３３からなる差動対に電流を供給する電流源として動作する。
【００４３】
ＭＯＳトランジスタＭ３２およびＭ３３のゲートには、バイアス用の抵抗Ｒ３６、Ｒ３７を介して共通のバイアス電圧ＢＩＡＳが印加される。ＭＯＳトランジスタＭ３４のゲートにはバイアス電圧ＢＩＡＳが印加される。
抵抗Ｒ３４およびＭＯＳトランジスタＭ３２間の電位が差動増幅回路３２の“−出力信号”となり、抵抗Ｒ３４とＭＯＳトランジスタＭ３２との間が高周波増幅器４０の“−出力端子”に接続される。抵抗Ｒ３５およびＭＯＳトランジスタＭ３３間の電位が差動増幅回路３２の“＋出力信号”となり、抵抗Ｒ３５とＭＯＳトランジスタＭ３３との間が高周波増幅器４０の“＋出力端子”に接続される。
【００４４】
そして、シングル増幅回路３１の出力は、ＤＣバイアスカット用のキャパシタＣ３１を介して、差動増幅回路３２の差動対の一方のＭＯＳトランジスタＭ３２に入力される。もう一方のＭＯＳトランジスタＭ３３のゲートには、電源ノイズキャンセル回路３３が接続される。
この電源ノイズキャンセル回路３３は、抵抗Ｒ３３とこれに直列に接続されるＭＯＳトランジスタＭ３５とから構成され、抵抗Ｒ３３は電源ＶＤＤに接続される。ＭＯＳトランジスタＭ３５のゲートにはバイアス電圧ＢＩＡＳが入力される。抵抗Ｒ３３およびＭＯＳトランジスタＭ３５間の電位が電源ノイズキャンセル回路３３の出力となり、この電源ノイズキャンセル回路３３の出力はＤＣバイアスカット用のキャパシタＣ３２を介して、差動増幅回路３２の差動対の他方のＭＯＳトランジスタＭ３３のゲートに入力される。
【００４５】
ここで、図中のダミーのＭＯＳトランジスタＭ３５、すなわち抵抗として動作するＭＯＳトランジスタＭ３５の出力抵抗成分をｒ１とすると、図４で示した第３の実施の形態における抵抗Ｒ２２の抵抗の替わりになる。そして、電源ノイズの各経路より得られる伝達関数Ｈ１１(ｓ)、Ｈ１２(ｓ)は、それぞれ前記式（１）、式（２）において、抵抗Ｒ２２をｒ１に置き換えたものになる。つまり、式（４）および（５）と表すことができる。
【００４６】
そして、Ｈ１１(ｓ)とＨ１２(ｓ)の伝達関数を等しくすることで、差動増幅回路３２の各ＭＯＳトランジスタＭ３２、Ｍ３３の入力に現れる電源ノイズは等しくなり、各伝達関数を等しくするには、前記（３）式において、抵抗Ｒ２２をｒ１に置き換えた次式（６）の条件を満たすよう、ｒ１、Ｒ３３、Ｃ３２の値を決定すればよい。例えば、Ｃ３１＝Ｃ３２、Ｒ３１＝Ｒ３３、ｒ１＝ｒｏとすることにより、各伝達関数を等しくすることができる。特に、ＭＯＳトランジスタＭ３１とＭＯＳトランジスタＭ３５は対応する関係にあるので、プロセス上同様に作成すれば、容易にｒ１＝ｒｏとすることができる。
このように図７の高周波増幅器４０は、図４で示した負荷抵抗である抵抗Ｒ２２の替わりにダミーのＭＯＳトランジスタＭ３５を用いても同等のＰＳＲＲ改善効果が得られる。
【００４７】
【数２】
2012257055.tif 000004
【００４８】
（第５の実施の形態）
次に、本発明の第５の実施の形態を説明する。
図８は、第５の実施の形態における高周波増幅器５０を示す回路図である。この第５の実施の形態における高周波増幅器５０は、図９に示す受信機１００の高周波増幅器１０６として適用される。
高周波増幅器５０は、図８に示すように、初段のシングル増幅回路４１と、２段目の差動増幅回路４２とから構成されている。
シングル増幅回路４１は、バイポーラトランジスタＢ１からなる増幅部と、電源ＶＤＤとバイポーラトランジスタＢ１のコレクタとの間に接続される、抵抗Ｒ４１からなる負荷抵抗と、を備える。抵抗Ｒ４１およびバイポーラトランジスタＢ１間の電位が、シングル増幅回路４１の出力となる。バイポーラトランジスタＢ１のベースは高周波増幅器５０の入力端子と接続される。
【００４９】
差動増幅回路４２は、バイポーラトランジスタＢ２、Ｂ３からなる差動対と、電源ＶＤＤとバイポーラトランジスタＢ２、Ｂ３のコレクタとの間に接続される抵抗Ｒ４２、Ｒ４３からなる負荷抵抗と、バイアス用の抵抗Ｒ４４、Ｒ４５と、バイポーラトランジスタＢ２、Ｂ３のエミッタ側に共通に接続されるバイポーラトランジスタＢ４とから構成され、このバイポーラトランジスタＢ４は、差動対に電流を供給する電流源として動作する。バイポーラトランジスタＢ２およびＢ３のベースには、抵抗Ｒ４４、Ｒ４５を介して共通のバイアス電圧ＢＩＡＳが印加される。バイポーラトランジスタＢ４のベースにはバイアス電圧ＢＩＡＳが印加される。
【００５０】
シングル増幅回路４１の出力はＤＣバイアスカット用のキャパシタＣ４１を介して差動増幅回路４２の差動対の一方のバイポーラトランジスタＢ２のベースに入力される。もう一方のバイポーラトランジスタＢ３は無入力であってバイアスされている。
このように図８の高周波増幅器５０は、初段のシングル増幅回路４１の増幅部、２段目の差動増幅回路４２の差動対にバイポーラトランジスタを用いた構成である。ＭＯＳトランジスタの代わりにバイポーラトランジスタを用いた場合でも、同様にＮＦ改善への効果が得られる。
【００５１】
なお、上記第５の実施の形態においては、上記図１に示す第１の実施の形態において、ＭＯＳトランジスタＭ１〜Ｍ４をバイポーラトランジスタＢ１〜Ｂ４に変更した場合について説明したが、これに限るものではなく、第２から第４の実施の形態において、ＭＯＳトランジスタに変えてバイポーラトランジスタを用いた場合にであっても同等の作用効果を得ることができる。
【００５２】
また、上記第１、第３〜第５の実施の形態においても、高周波増幅器の負荷抵抗としての抵抗素子の代わりにインダクタを使用してもよい。この場合も、抵抗素子の代わりにインダクタを用いることによって、高周波領域での高いインピーダンスを確保することができると共に、さらに抵抗素子で生じる雑音を減少することができるため、ゲイン、ＮＦを共に改善することができる。
ここで、上記実施の形態において、ＳＡＷフィルタの１０５の出力信号が増幅対象信号に対応している。
【００５３】
図１のＭＯＳトランジスタＭ１、図３のカスコード構成１１ａ、図４のＭＯＳトランジスタＭ２１、図７のＭＯＳトランジスタＭ３１、図８のバイポーラトランジスタＢ１が増幅部に対応している。
図１の抵抗Ｒ１、図３の抵抗Ｒ１１、図４の抵抗Ｒ２１、図７の抵抗Ｒ３１、図８の抵抗Ｒ４１が、増幅部の負荷に対応し、図１の抵抗Ｒ２およびＲ３、図３の抵抗Ｒ１２およびＲ１３、図４の抵抗Ｒ２４およびＲ２５、図７の抵抗Ｒ３４およびＲ３５、図８の抵抗Ｒ４２およびＲ４３が、差動対の負荷に対応している。
図４の抵抗Ｒ２３、図７の抵抗Ｒ３３がシングル増幅回路の前記増幅部の負荷に相当する抵抗成分に対応し、図４の抵抗Ｒ２２がシングル増幅回路の前記増幅部に相当する抵抗成分に対応し、図７のＭＯＳトランジスタＭ３５がシングル増幅回路の前記増幅部のトランジスタに相当するトランジスタに対応している。
【００５４】
図９の高周波増幅器１０６の後段の各種回路が信号処理回路に対応している。
【符号の説明】
【００５５】
１０、２０、３０、４０、５０  高周波増幅器
１、１１、２１、３１、４１  シングル増幅回路
１１ａ  カスコード構成
２、１２、２２、３２、４２  差動増幅回路
２３、３３  電源ノイズキャンセル回路
【図１】
2012257055.tif 000005
【図２】
2012257055.tif 000006
【図３】
2012257055.tif 000007
【図４】
2012257055.tif 000008
【図５】
2012257055.tif 000009
【図６】
2012257055.tif 000010
【図７】
2012257055.tif 000011
【図８】
2012257055.tif 000012
【図９】
2012257055.tif 000013
【図１０】
2012257055.tif 000014