(57)【要約】【課題】スイッチング応答性を維持しながら、雑音が低減された出力特性をもつ半導体スイッチ回路を提供する。【解決手段】本発明の実施形態の半導体スイッチ回路は、スイッチ部１、デコーダ部３、ドライバ部２、ＤＣ−ＤＣコンバータ５、第１のフィルタ回路９ｎ、第１のフィルタバイパス回路１０、及び第１のバイパス制御回路１１ａを備える。ＤＣ−ＤＣコンバータ５は、第１のフィルタ回路９ｎを介して第１の電位をドライバ部２に出力する。第１のフィルタバイパス回路１０が、第１のフィルタ回路９ｎと並列に電気的に接続される。スイッチ部１の入出力端子Ｐと複数の高周波信号端子Ｔ１〜Ｔｎのうちのいずれかの高周波信号端子との間の導通状態及び非導通状態が切り替えられたときに、第１のフィルタバイパス回路１０が導通状態になるように、第１のバイパス制御回路１１ａが、第１のフィルタバイパス回路１０に第１のモード信号Ｖｍｏｄｅ１を供給する。【選択図】図１
2012049962.tif 000002
【特許請求の範囲】
【請求項１】
入出力端子と、複数の高周波信号端子と、前記入出力端子と前記複数の高周波信号端子の各高周波信号端子との間に電気的に接続された複数の半導体スイッチ素子と、を有するスイッチ部と、
前記入出力端子と前記複数の高周波信号端子との間の導通状態及び非導通状態を切り替える端子切替制御信号から前記複数の半導体スイッチ素子のそれぞれの導通状態と非導通状態とを制御するスイッチ制御信号を生成するデコーダ部と、
前記スイッチ制御信号を受けて、前記複数の半導体スイッチ素子のうち、導通状態及び非導通状態の一方の状態となる前記半導体スイッチ素子のゲート電極に第１の電位を供給し、前記導通状態及び前記非導通状態の他方の状態となる前記半導体スイッチ素子のゲート電極に第２の電位を供給するドライバ部と、
前記第１の電位を生成するＤＣ−ＤＣコンバータと、
前記ＤＣ−ＤＣコンバータと前記ドライバ部との間に直列に電気的に接続され、前記第１の電位を前記ドライバ部に出力する第１のフィルタ回路と、
前記第１のフィルタ回路と並列的に電気的に接続された第１のフィルタバイパス回路と、
前記入出力端子と前記複数の高周波信号端子のうちのいずれかの高周波信号端子との間の前記導通状態及び前記非導通状態が切り替えられたときに、前記第１のフィルタバイパス回路を導通状態にするように第１のモード信号を前記第１のフィルタバイパス回路に供給する第１のバイパス制御回路と、
を備えたことを特徴とする半導体スイッチ回路。
【請求項２】
前記第１のバイパス制御回路は、前記端子切替制御信号の変化を検知したときに、前記第１のフィルタバイパス回路を所定時間導通状態にするように前記第１のモード信号を前記第１のフィルタバイパス回路に供給することを特徴とする請求項１記載の半導体スイッチ回路。
【請求項３】
前記第１のバイパス制御回路は、前記第１の電位の絶対値の減少を検知したときに、前記第１のフィルタバイパス回路が導通状態になるように前記第１のモード信号を第１のフィルタバイパス回路に供給することを特徴とする請求項１記載の半導体スイッチ回路。
【請求項４】
前記第１のバイパス制御回路は、
前記ドライバ部の前記第１の電位が供給される第１の電位端子に一端が電気的に接続されたバイアスキャパシタと、
前記バイアスキャパシタの他端に一端が電気的に接続され、他端にバイアス電位が印加されるバイアス抵抗と、
前記バイアス抵抗と前記バイアスキャパシタとの接合点に非反転入力端子が接合され、反転入力端子に参照電位が印加される比較回路と、
を有し、
前記比較回路は、前記第１のフィルタバイパス回路に前記第１のモード信号を供給することを特徴とする請求項３記載の半導体スイッチ回路。
【請求項５】
前記ＤＣ−ＤＣコンバータは、第２の電位端子を介して前記第２の電位をさらに前記ドライバ部に供給し、
前記第１のバイパス制御回路は、前記第２の電位の絶対値の減少を検知したときに、前記第１のフィルタバイパス回路が導通状態になるように前記第１のモード信号を前記第１のフィルタバイパス回路に供給することを特徴とする請求項１記載の半導体スイッチ回路。
【請求項６】
前記第２の電位端子に一端が電気的に接続され、他端が接地されたキャパシタをさらに備えたことを特徴とする請求項５記載の半導体スイッチ回路。
【請求項７】
前記第１のバイパス制御回路は、
前記第２の電位端子に一端が電気的に接続された第１のキャパシタと、
前記第１のキャパシタの他端に一端が電気的に接続され、他端が前記第１のフィルタ回路の前記ＤＣ−ＤＣコンバータ側及び前記ドライバ部側のいずれか一端に電気的に接続された第１の抵抗と、
を有し、
前記第１のキャパシタと前記第１の抵抗との接続部の電位が、前記第１のフィルタバイパス回路を導通状態にする前記第１のモード信号であることを特徴とする請求項５または６に記載の半導体スイッチ回路。
【請求項８】
前記ＤＣ−ＤＣコンバータと前記ドライバ部との間に直列に電気的に接続され、前記第２の電位を前記ドライバ部に出力する第２のフィルタ回路と、
前記第２のフィルタ回路と並列に電気的に接続された第２のフィルタバイパス回路と、
第２のバイパス制御回路と、
をさらに備え、
前記第２のバイパス制御回路は、前記第１の電位の絶対値の減少を検知したときに、前記第２のフィルタバイパス回路が所定時間導通状態になるように第２のモード信号を前記第２のフィルタバイパス回路に供給することを特徴とする請求項５記載の半導体スイッチ回路。
【請求項９】
前記第１のバイパス制御回路は、
前記第２の電位端子に一端が電気的に接続された第１のキャパシタと、
前記第１のキャパシタの他端に一端が電気的に接続され、他端が前記第１のフィルタ回路の前記ＤＣ−ＤＣコンバータ側か前記ドライバ部側のいずれか一端に電気的に接続された第１の抵抗と、
を有し、
前記第１のキャパシタと前記第１の抵抗との接続部の電位が、前記第１のフィルタバイパス回路を導通状態にする前記第１のモード信号であり、
前記第２のバイパス制御回路は、
前記第１の電位を前記ドライバ部に供給する第１の電位端子に一端が電気的に接続された第２のキャパシタと、
前記第２のキャパシタの他端に一端が電気的に接続され、他端が前記第２のフィルタ回路の前記ＤＣ−ＤＣコンバータ側か前記ドライバ部側のいずれか一端に電気的に接続された第２の抵抗と、
を有し、
前記第２のキャパシタと前記第２の抵抗との接続部の電位が、前記第２のフィルタバイパス回路を導通状態にする前記第２のモード信号であることを特徴とする請求項８記載の半導体スイッチ回路。
【請求項１０】
前記第１のフィルタ回路は、前記ＤＣ−ＤＣコンバータと前記ドライバ部との間に直列接続されたフィルタ抵抗と、前記フィルタ抵抗と前記ドライバ部との間に一端が電気的に接続され他端が接地されるフィルタキャパシタと、を有するローパスフィルタであることを特徴とする請求項１〜９いずれか１つに記載の半導体スイッチ回路。
【請求項１１】
前記第１のフィルタ回路は、前記フィルタ抵抗と前記フィルタキャパシタとを多段に有するローパスフィルタであることを特徴とする請求項１０記載の半導体スイッチ回路。
【請求項１２】
前記フィルタバイパス回路は、前記フィルタ抵抗に並列に電気的に接続され、前記第１のモード信号がゲート電極に供給されるＭＯＳＦＥＴからなり、導通状態になることで前記フィルタ回路をバイパスすることを特徴とする請求項１０または１１に記載の半導体スイッチ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、ＤＣ−ＤＣコンバータを備えた半導体スイッチ回路に関する。
【背景技術】
【０００２】
移動体通信端末では、高機能化とともにマルチバンド化が進んでいる。このため、移動体通信端末は、複数の送信回路／受信回路を備えている。アンテナ端子と、これら複数の送信回路／受信回路間の切替を行うために、半導体スイッチ回路が用いられる。半導体スイッチ回路の小型化や低消費電力を実現するために、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が端子間を切り替える半導体スイッチ素子として用いられている。半導体スイッチ回路が、低損失で低歪みの出力特性を有するために、ＭＯＳＦＥＴのゲート電極に適正なゲート電位を供給する必要がある。電源電圧から昇圧または降圧して適正なゲート電位を得るために、半導体スイッチ回路は、発振器とチャージポンプを有するＤＣ−ＤＣコンバータをその内部に備えている。発振器は、半導体スイッチ回路の出力特性に高調波ノイズを発生させるため、ＤＣ−ＤＣコンバータと半導体スイッチ素子との間に、ローパスフィルタが挿入される。そうすると、ローパスフィルタにより高調波雑音は低減されるが、半導体スイッチ回路のスイッチング応答性は損なわれてしまう。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−１２４８０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
スイッチング応答性を維持しながら、雑音が低減された出力特性をもつ半導体スイッチ回路を提供する。
【課題を解決するための手段】
【０００５】
本発明の実施形態の半導体スイッチ回路は、スイッチ部、デコーダ部、ドライバ部、ＤＣ−ＤＣコンバータ、第１のフィルタ回路、第１のフィルタバイパス回路、及び第１のバイパス制御回路を備える。スイッチ部は、入出力端子、複数の高周波信号端子、及び複数の半導体スイッチ素子を有する。入出力端子と複数の高周波信号端子の各高周波信号端子との間に、それぞれ、半導体スイッチ素子が電気的に接続されている。端子切替制御信号が、半導体スイッチ回路に供給され、入出力端子と各高周波信号端子との間の導通状態及び非導通状態を切り替える。デコーダ部は、端子切替制御信号から各半導体スイッチ素子の導通状態と非導通状態とを制御するスイッチ制御信号を生成する。ドライバ部は、第１の電位と第２の電位を受け、前記複数の半導体スイッチ素子のうち、導通状態及び非導通状態のどちらか一方の状態となる半導体スイッチ素子に第１の電位を供給し、他方の状態になる半導体スイッチ素子に第２の電位を供給する。ＤＣ−ＤＣコンバータは、第１の電位を生成する。第１のフィルタ回路は、ＤＣ−ＤＣコンバータとドライバとの間に電気的に接続され、第１の電位をドライバ部に出力する。第１のフィルタバイパス回路が、第１のフィルタ回路と並列的に電気的に接続される。入出力端子と複数の高周波信号端子のうちのいずれかの高周波信号端子との間の導通状態及び非導通状態が切り替えられたときに、第１のフィルタバイパス回路が導通状態になるように、第１のバイパス制御回路が、第１のフィルタバイパス回路に第１のモード信号を供給する。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態の半導体スイッチ回路のブロック図。
【図２】第１の実施形態の半導体スイッチ回路の一部のブロック図。
【図３】第１の実施形態の半導体スイッチ回路のタイミングチャート図。
【図４】第２の実施形態の半導体スイッチ回路のブロック図。
【図５】第２の実施形態の半導体スイッチ回路の一部のブロック図。
【図６】第２の実施形態の半導体スイッチ回路のタイミングチャート図。
【図７】第３の実施形態の半導体スイッチ回路のブロック図。
【図８】第３の実施形態の半導体スイッチ回路の一部のブロック図。
【図９】第３の実施形態の半導体スイッチ回路のタイミングチャート図。
【図１０】第４の実施形態の半導体スイッチ回路のブロック図。
【図１１】第４の実施形態の半導体スイッチ回路の一部のブロック図。
【図１２】第５の実施形態の半導体スイッチ回路のブロック図。
【図１３】第５の実施形態の半導体スイッチ回路の一部のブロック図。
【発明を実施するための形態】
【０００７】
以下、本発明の実施形態について図を参照しながら説明する。実施形態中の説明で使用する図は、説明を容易にするための模式的なものであり、図中の各要素の形状、寸法、大小関係などは、実際の実施においては必ずしも図に示されたとおりとは限らず、本発明の効果が得られる範囲内で適宜変更可能である。
【０００８】
アンテナと送受信回路の間に設けられる高周波スイッチには、例えば、１つのアンテナ端子と２つの入出力端子からなるＳＰＤＴ（Single Pole Double Throw）、２つのアンテナ端子と２つの入出力端子からなるＤＰＤＴ（Double Pole Double Throw）、１つのアンテナ端子と多数の入出力端子からなるＳＰｎＴ（Single Pole n Throw）、または２つのアンテナ端子と多数の入出力端子からなるＤＰｎＴ（Double Pole n Throw）などがある。以下に説明する発明の各実施の形態では、一例として、ＳＰｎＴの高周波スイッチを例に説明するが、他の態様のスイッチにおいても、入出力端子の数が違うだけなので、同様に本発明を実施することが可能である。また、スイッチ素子がｎチャネルまたはｐチャネルのＭＯＳＦＥＴの場合で説明するが、ＨＥＭＴなどの他のＦＥＴを用いることも可能である。特に導電形の断りがない場合は、どちらの導電形のＭＯＳＦＥＴでもよい。
【０００９】
（第１の実施形態）
図１から図３を用いて、第１の実施形態に係る半導体スイッチ回路１００について説明する。図１は、第１の実施形態の半導体スイッチ回路のブロック図である。図２は、第１の実施形態の半導体スイッチ回路の一部のブロック図である。図３は、第１の実施形態の半導体スイッチ回路の各信号のタイミングチャートを示す。
【００１０】
図１に示すように、第１の実施形態に係る半導体スイッチ回路１００は、スイッチ部１、端子切替制御信号入力端子４、デコーダ部３、ドライバ部２、ＤＣ−ＤＣコンバータ５、第１のフィルタ回路９ｎ、第１のフィルタバイパス回路１０ｎ、及び第１のバイパス制御回路１１ａを備える。スイッチ部１は、１つのアンテナ端子Ｐ（入出力端子）と多数の高周波信号端子Ｔ１〜ＴｎからなるＳＰｎＴの半導体スイッチ回路である。アンテナ端子Ｐは、アンテナＡＮＴに接続される。各高周波信号端子Ｔ１〜Ｔｎは、図示しない送信回路や受信回路に接続される。アンテナ端子Ｐと各高周波信号端子Ｔ１〜Ｔｎとの間には、それぞれＭＯＳＦＥＴ等で形成された半導体スイッチ素子が形成されており、アンテナ端子Ｐと各高周波信号端子Ｔ１〜Ｔｎとを接続するか切断するかは、半導体スイッチ素子のＯＮ／ＯＦＦで実行される。携帯電話等に使用される場合は、例えば、送信時には送信回路が接続された高周波信号端子(例えばＴ１）とアンテナ端子Ｐ間の半導体素子がＯＮとなり、その他の高周波信号端子とアンテナ端子との間の半導体スイッチ素子はＯＦＦとなる。受信時には、受信回路が接続された高周波信号端子（例えばＴ２）とアンテナ端子Ｐとの間の半導体スイッチ素子がＯＮとなり、その他の高周波信号端子とアンテナ端子Ｐとの間の半導体スイッチ素子はＯＦＦとなる。各高周波信号端子Ｔ１〜Ｔｎとアンテナ端子ｐとの間に接続された各半導体スイッチ素子のＯＮ／ＯＦＦを切り替えることにより、複数の送信回路及び受信回路のうち、どの回路とアンテナを接続させるかが選択される。
【００１１】
上記各半導体素子のＯＮ／ＯＦＦ状態を決定する端子切替制御信号Ｓ１が、端子切替制御信号端子４に入力される。説明を簡単にするために、半導体スイッチ回路がＳＰ４Ｔの場合を例にすると、端子切替制御信号端子４は２つの端子からなり、２ビットの入力信号Ｖｃ１及び入力信号Ｖｃ２が端子切替制御信号端子４に入力される（以後ＳＰ４Ｔの場合を例に説明する）。この場合、入力信号Ｖｃ１及び入力信号Ｖｃ２のＨｉｇｈレベル（以後Ｈｉｇｈ）とＬｏｗレベル（以後Ｌｏｗ）の信号の組み合わせで、４通りの半導体スイッチ素子のＯＮ／ＯＦＦの切替組み合わせをコード化することができる。高周波信号端子数が増えると、入力信号のビット数を増やす必要があるために、端子切替制御信号端子の入力端子数もビット数と同じ数に増やす必要がある。
【００１２】
デコーダ部３は、端子切替制御信号Ｓ１を受信して、スイッチ部１内の各半導体スイッチ素子（ＳＰ４Ｔを例として説明するため、高周波信号端子数が４つで、半導体スイッチ素子も４つで考える。）のＯＮ／ＯＦＦを制御するスイッチ制御信号Ｓ２をドライバ部２に送信する。スイッチ制御信号Ｓ２は、各半導体スイッチ素子のゲートをＯＮ／ＯＦＦさせるゲート信号であり、各半導体スイッチ素子のゲート電極に対応した信号配線により送信される。ＳＰ４Ｔの場合は、４つの信号配線を用いてスイッチ制御信号Ｓ２がドライバ部２に送信される。
【００１３】
ドライバ部２は、後述のように外部から供給される正電位Ｖｐと負電位Ｖｎ（それぞれの一方を第１の電位とし、他方を第２の電位とする。）を内部に有する。本実施形態の説明では、一例として、正電位Ｖｐはスイッチ部１の半導体スイッチ素子をＯＮさせる電位であり、負電位Ｖｎは半導体スイッチ素子をＯＦＦさせる電位である。スイッチ部の半導体スイッチ素子をｐチャネルＭＯＳＦＥＴとした場合は、その逆となる。ドライバ部２は、スイッチ駆動信号Ｓ３として、スイッチ部１の各半導体スイッチ素子を駆動するための電位をそのゲート電極に繋がった複数の信号配線を用いて、スイッチ部１に送信する。正電位Ｖｐがスイッチ部１のＯＮさせる半導体スイッチ素子のゲート電極に繋がった信号配線に、負電位ＶｎがＯＦＦさせる半導体スイッチ素子のゲート電極に繋がった信号配線に、それぞれ供給されるように、デコーダ部２から送信されたスイッチ制御信号に従って、ドライバ部２がスイッチ駆動信号Ｓ３を生成する。
【００１４】
ＤＣ−ＤＣコンバータ５は、正電位Ｖｐ及び負電位Ｖｎを生成する。本実施形態では、説明を簡単にするために、ＤＣ−ＤＣコンバータ５が、負電位Ｖｎを生成してドライバ部に供給する場合を例に説明する。正電位Ｖｐに関しても、極性を逆に考える以外は同様に説明することができるため、省略する。なお、半導体スイッチ回路の設計によっては、正電位ＶｐをＤＣ−ＤＣコンバータで生成し、負電位Ｖｎは接地電位を用いることも可能である。
【００１５】
ＤＣ−ＤＣコンバータ５は、リングオシレータ回路６及びチャージポンプ回路７ｎを有する。リングオシレータ回路６は、互い反転した２つのパルス信号を生成し、チャージポンプ回路７ｎ（第１のチャージポンプ回路）に供給する。チャージポンプ回路７ｎは、この２つのパルス信号を利用して、電源端子８により外部から供給される電源電圧Ｖｄｄを昇圧し、負の電位に変換して出力する。この出力電位は、ＤＣ−ＤＣコンバータ５の出力端子（図示せず）から、ＤＣ−ＤＣコンバータ５とドライバ部２との間に直列に電気的に接続されたフィルタ回路（第１のフィルタ回路）９ｎを介して、ドライバ部２の負電位端子２ｎ(第１の電位端子）に負電位Ｖｎ（第１の電位）として供給される。
【００１６】
フィルタ回路９ｎは、ＤＣ−ＤＣコンバータ５の出力端子とドライバ部２の負電位端子２ｎとの間に直列に電気的に接続されたフィルタ抵抗Ｒｎと、このフィルタ抵抗Ｒｎのドライバ部２側の端で、一端が電気的に接続され他端が接地されるフィルタキャパシタＣｎを有するローパスフィルタである。フィルタ回路９ｎは、フィルタ抵抗ＲｎのＤＣ−ＤＣコンバータ５側の一端を入力端子とし、ドライバ部２側の他端を出力端子とする。なお、このフィルタキャパシタＣｎは、チャージポンプ回路７ｎから出力される電流を蓄電するキャパシタとして作用することもできる。
【００１７】
フィルタバイパス回路１０ｎ（第１のフィルタバイパス回路）が、フィルタ回路９ｎに並列に電気的に接続されている。一例としては、図２（ａ）に示したように、ＭＯＳＦＥＴのドレイン電極とソース電極が、それぞれフィルタ回路９ｎのフィルタ抵抗Ｒｎの両端に接続され、ゲート電極にＭＯＳＦＥＴがＯＮするゲート電圧が印加されたときに、ＭＯＳＦＥＴが導通状態となってフィルタ回路９ｎがバイパスされる。また、フィルタ回路９ｎは、フィルタ抵抗ＲｎとフィルタキャパシタＣｎの１段のＲＣフィルタではなく、図２（ｂ）または図２（ｃ）に示したように、フィルタ抵抗ＲｎとフィルタキャパシタＣｎの多段のＲＣフィルタとすることも可能である。この場合は、フィルタバイパス回路１０ｎのＭＯＳＦＥＴは、図２（ｂ）に示したように、多段のＲＣフィルタ全体に対して並列に配置されてもよく、また、図２（ｃ）に示したように、ＲＣフィルタ１段ごとに並列に配置されてもよい。なお、いずれの場合も、フィルタバイパス回路１０ｎが導通状態のとき、フィルタ回路９ｎがバイパスされて、フィルタキャパシタＣｎが、上述のようにチャージポンプ回路７ｎから出力される電流を蓄電するキャパシタとして作用する。
【００１８】
バイパス制御回路１１ａ（第１のバイパス制御回路）が、端子切替制御信号Ｓ１の変化を検知したときに、予め設計された一定の時間だけフィルタバイパス回路１０ｎを導通状態にするように、フィルタバイパス回路１０ｎにモード信号Ｖｍｏｄｅ１（第１のモード信号）を送信する。すなわち、バイパス制御回路１１ａは、２ビットの端子制御信号Ｓ１のＨｉｇｈとＬｏｗの状態が変わったことを検知して、一定の時間フィルタバイパス回路１０ｎ（図２のフィルタバイパス回路の場合は、ＭＯＳＦＥＴのゲート電極に）にＨｉｇｈの信号を送って導通状態にするようにフィルタバイパス回路１０ｎに配線されている。
【００１９】
以上説明したように、本実施形態に係る半導体スイッチ回路１００が構成されてる。以下、本実施形態に係る半導体スイッチ回路１００の動作を簡単に図３の各信号のタイミングチャートを用いて説明する。半導体スイッチ回路１００の端子切替制御信号端子４に、アンテナ端子Ｐとどの高周波信号端子とを接続しアンテナ端子Ｐとどの高周波信号端子を切断するか（スイッチ部の切替え状態）を決定する端子切替制御信号Ｓ１が入力される。端子切替制御信号Ｓ１は、前述のとおり本実施形態のＳＰ４Ｔの場合は、２ビットの入力信号Ｖｃ１及び入力信号Ｖｃ２からなる。スイッチ部２は、アンテナ端子Ｐと４つの高周波信号端子Ｔ１〜Ｔ４を有するものとする。スイッチ部の切替状態が、第１の状態から第２の状態に切り替わる場合で以下説明する。第１の状態は、アンテナ端子Ｐと高周波信号端子Ｔ１が接続し、他の高周波信号端子は全て切断されているとする。第２の状態は、アンテナ端子Ｐと高周波信号端子Ｔ２が接続し、他の高周波信号端子は全て切断されているとする。アンテナ端子と高周波信号端子との接続／切断は、その間に接続されている半導体スイッチ素子（以後、高周波信号端子の半導体スイッチ素子と略記）のＯＮ／ＯＦＦできまるものとする。
【００２０】
第１の状態では、端子切替制御信号Ｓ１の入力信号Ｖｃ１がＬｏｗで、入力信号Ｖｃ２がＨｉｇｈである。端子切替制御信号Ｓ１は、アンテナ端子Ｐと高周波信号端子Ｔ１を接続し、その他の高周波信号端子Ｔ２〜Ｔ４を切断する情報を有する。すなわち、端子切替制御信号Ｓ１は、高周波信号端子Ｔ１をＯＮさせ、他の高周波信号端子Ｔ２〜Ｔ４をＯＦＦさせる情報を有する。デコーダ部３が、この端子切替制御信号Ｓ１を受信して、この信号に対応した各高周波信号端子の半導体スイッチ素子のＯＮ／ＯＦＦを制御するスイッチ制御信号Ｓ２をデコーダ部２に送信する。すなわち、端子切替制御信号Ｓ１は、高周波信号端子Ｔ１の半導体スイッチ素子をＯＮし、他の高周波信号端子Ｔ２〜Ｔ４の半導体スイッチ素子をＯＦＦする制御信号である。ドライバ部２は、ＤＣ−ＤＣコンバータ５内のチャージポンプ７ｎからの出力をフィルタ回路９ｎを介して負電位Ｖｎとして供給される。ドライバ部２は、スイッチ制御信号Ｓ２に対応して、各高周波信号端子の半導体スイッチ素子のＯＮ／ＯＦＦをさせる駆動電圧を供給するスイッチ駆動信号Ｓ３をスイッチ部１に供給する。すなわち、スイッチ駆動信号Ｓ３は、高周波信号端子Ｔ１の半導体スイッチ素子のゲート電極にＯＮさせる正電位Ｖｐを送信し、他の高周波信号端子Ｔ２〜Ｔ４の各半導体スイッチ素子のゲート電極にＯＦＦさせる負電位Ｖｎを送信する信号である。スイッチ部１は、このスイッチ駆動信号Ｓ３を受信して、アンテナ端子Ｐと高周波信号端子Ｔ１を接続し、アンテナ端子Ｐと高周波信号端子Ｔ２〜Ｔ４を切断する。
【００２１】
ＤＣ−ＤＣコンバータ５内のリングオシレータ回路から発生した高調波雑音が、ドライバ部２に供給された負電位Ｖｎに含まれてしまう。この高調波雑音は、スイッチ部１を介して各高周波信号端子からの出力に含まれてしまう。この半導体スイッチ回路の出力特性から高調波雑音を低減するために、ＤＣ−ＤＣコンバータ５の出力端子とドライバ部２の負電位の入力端子の間に直列にフィルタ回路９ｎが設けられる。このフィルタ回路９ｎは、前述の通り、フィルタ抵抗ＲｎとフィルタキャパシタＣｎからなるローパスフィルタである。このローパスフィルタにより、半導体スイッチ回路１００の出力特性内の高調波雑音が低減される。
【００２２】
次に、第１の状態から第２の状態へスイッチ部１を切り替えるために、時間Ｔｓｗにおいて端子切替制御信号Ｓ１を図３に示したように変化させる。すなわち、入力信号Ｖｃ２だけをＨｉｇｈからＬｏｗに変化させる。この信号により、前述の通り、スイッチ制御信号Ｓ２及びスイッチ駆動信号Ｓ３の変化して、スイッチ部１において、高周波信号端子Ｔ１の半導体スイッチ素子がＯＮからＯＦＦとなり、高周波信号端子Ｔ２の半導体スイッチ素子がＯＦＦからＯＮに切り替わる。この半導体スイッチ素子がＯＮからＯＦＦに切り替わる時に、正孔がゲート電極からドライバ部２の負電位端子２ｎを介して、ＤＣ−ＤＣコンバータ５側に放出される。このため、フィルタ回路９ｎのフィルタキャパシタＣｎが放電し、ドライバ部２に供給される負電位Ｖｎが上昇する（負電位Ｖｎの絶対値が小さくなる）。負電位の絶対値が小さくなると、ＤＣ−ＤＣコンバータ５側から電流が流れ、ＤＣ−ＤＣコンバータ５側の出力電圧の定常値に達するまでフィルタキャパシタＣｎが充電される。負電位Ｖｎの絶対値が所定の値に達していない間は、スイッチ部２の半導体スイッチ素子の切断が十分に行われない。このため、半導体スイッチ回路１００の出力特性にはオフ歪みが発生してしまう。また、説明を省略している正電位ＶｐがＤＣ−ＤＣコンバータ５からドライバ部２に供給されている場合は（以下、対応する部分の参照番号は後述の実施形態４の参照番号使用）、半導体スイッチ素子がＯＦＦからＯＮに切り替わる時に、ドライバ部２の正電位端子２ｐを介して、ＤＣ−ＤＣコンバータ５側から正孔が半導体スイッチ素子のゲート電極に充電される。このため、フィルタ回路９ｐのフィルタキャパシタＣｐが放電し、ドライバ部２に供給される正電位Ｖｐが減少する（正電位Ｖｐの絶対値が小さくなる）。正電位Ｖｐの絶対値が所定の値に達していない間は、半導体スイッチ素子が十分なオン状態にならないためにオン歪みが出力特性に表れる。従って、負電位Ｖｎ及び正電位Ｖｐともに、スイッチの切替直後から所定の電位に回復するまでは、スイッチングの過渡状態であり、良好な出力特性が得られない。過渡状態後は、第２の状態として定常状態となり、安定して良好な出力特性が得られる。半導体スイッチ回路は、スイッチングの過渡状態が長いほどスイッチの応答性が悪い。
【００２３】
上記フィルタ回路９ｎのフィルタキャパシタＣｎの充放電は、フィルタ回路９ｎのフィルタ抵抗ＲｎとフィルタキャパシタＣｎとの積である時定数できまる。したがって、フィルタ回路９ｎの存在により、負電位Ｖｎの回復の応答性が悪い。つまり、フィルタ回路９ｎにより、出力特性の高調波雑音が低減できる代わりに、スイッチング応答性が悪くなる。そこで、本実施形態の半導体スイッチ回路１００では、スイッチ部２の切替が起きたときに、フィルタバイパス回路１０ｎを所定の時間導通状態になるように、フィルタバイパス制御回路１１ａからフィルタバイパス回路１０ｎにモード信号Ｖｍｏｄｅ１を送信する。モード信号Ｖｍｏｄｅ１は、スイッチ部２の切替直後から所定の時間Ｈｉｇｈとなることで、フィルタバイパス回路１０ｎ内のＭＯＳＦＥＴを所定の時間ＯＮ状態とする。この結果、スイッチ部２の切替直後から所定時間の間、フィルタ回路９ｎのフィルタ抵抗Ｒｎがバイパスされて、フィルタキャパシタＣｎが急峻に充電されるため、負電位の絶対値が急峻に回復する。すなわち、半導体スイッチ回路１００の応答性が向上する。なお、この所定時間の間は、フィルタ回路９ｎがバイパスされるため、半導体スイッチ回路１００の出力特性に高調波雑音が発生するが、スイッチング切替の過渡状態の期間だけであり、使用上の問題にはならない。この所定時間は、負電位Ｖｎが定常値に回復するまでの時間に設定すればよい。
【００２４】
また、半導体スイッチ回路１００のバイパス制御回路１１ａは、スイッチ部２が切り替わったことを、端子切替制御信号Ｓ１の変化により検知している。バイパス制御回路１１ａは、端子切替制御信号Ｓ１が変化したときにフィルタバイパス回路１０ｎが導通状態になるように、モード信号Ｖｍｏｄｅ１をフィルタバイパス回路に送信する。スイッチ部２での切替を検知することに比べて、信号線の少ない端子切替制御信号Ｓ１の変化を検知することの方が容易である。スイッチ制御信号Ｓ２またはスイッチ駆動信号Ｓ３で変化を検知することも、スイッチ部２での切替を検知することよりも容易に検知できる。これらの検知は、端子切替制御信号Ｓ１の検知に比べると信号線が多いため、検知しやすさでは少し不利となる。
【００２５】
以上、本実施形態に係る半導体スイッチ回路１００では、フィルタバイパス回路１０ｎが並列に電気的に接続されたフィルタ回路９ｎを介して、ＤＣ−ＤＣコンバータ５からドライバ部２に負電位Ｖｎ（第１の電位）が供給される。このため、定常状態では、半導体スイッチ回路１００は、ＤＣ−ＤＣコンバータからの高調波雑音が低減された出力特性を有する。また、バイパス制御回路１１ａが、スイッチ部１の切替が起きたときにフィルタバイパス回路１０ｎが導通状態になるようにモード信号Ｖｍｏｄｅ１をフィルタバイパス回路１０ｎに送信するように構成されている。このため、スイッチ部１のスイッチ切替時には、フィルタ回路９ｎがバイパスされるため、半導体スイッチ回路１００は、スイッチング応答性に優れている。特に、半導体スイッチ回路１００では、バイパス制御回路１１ａが、端子切替制御信号の変化を検知することでスイッチ部が切り替わったことを判断するので、配線構造が簡単な構成となる。このようにして、半導体スイッチ回路１００は、出力特性の高調波雑音が低減され、且つスイッチング応答性が優れている。
【００２６】
本実施形態では、半導体スイッチ回路１００において、ＤＣ−ＤＣコンバータ５がドライバ部２に負電位Ｖｎを供給する例で説明したが、正電位Ｖｐを供給する場合も同様に構成される。正電位Ｖｐ(第２の電位）が生成される場合は（後述の実施形態４の正電位Ｖｐを供給する参照番号を用いて説明する）、別のチャージポンプ回路７ｐ（第２のチャージポンプ回路）が、同様にして電源端子８により外部から供給される電源電圧Ｖｄｄを昇圧し、正の電位として出力する。この出力電位は、ＤＣ−ＤＣコンバータ５とドライバ部２との間に直列に電気的に接続されたフィルタ回路（第２のフィルタ回路）９ｐを介して、ドライバ部２の図示しない正電位端子２ｐ(第２の電位端子）に正電位Ｖｐ（第２の電位）として供給される。フィルタバイパス回路１０ｐ（第２のフィルタバイパス回路）が、フィルタ回路９ｐに並列に電気的に接続される。バイパス制御回路１１ａ（第２のバイパス制御回路）が、端子切替制御信号Ｓ１の変化を検知したときにフィルタバイパス回路１０ｐを導通状態にするように、フィルタバイパス回路１０ｐにモード信号Ｖｍｏｄｅ２（第２のモード信号）を送信する。正電位Ｖｐを供給する場合の、各回路の作用及び効果は負電位Ｖｎを供給する場合と同様である。なお、ＤＣ−ＤＣコンバータからドライバ部に正電位Ｖｐまたは負電位Ｖｎのどちらかを供給する実施形態だけでなく、正電位Ｖｐ及び負電位Ｖｎの両者を供給する実施形態も勿論可能である。その場合は、上述したとおりに、正電位Ｖｐ及び負電位Ｖｎのそれぞれを供給するための、チャージポンプ回路、フィルタ回路、フィルタバイパス回路、及びバイパス制御回路の構成を、半導体スイッチ回路１００内に設ければよい。
【００２７】
（第２の実施形態）
図４から図６を用いて、第２の実施形態に係る半導体スイッチ回路２００について説明する。図４は、第２の実施形態の半導体スイッチ回路のブロック図である。図５は、第２の実施形態の半導体スイッチ回路の一部のブロック図である。図６は、第２の実施形態の半導体スイッチ回路のタイミングチャートを示す。なお、第１の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第１の実施の形態との相異点について主に説明する。
【００２８】
本実施形態に係る半導体スイッチ回路２００は、第１の実施形態に係る半導体スイッチ回路１００と同様に、フィルタバイパス回路１０ｎが並列に電気的に接続されたフィルタ回路９ｎを介して、ＤＣ−ＤＣコンバータ５がドライバ部２に負電位Ｖｎを供給するように構成される。バイパス制御回路１１ｂが、スイッチ部１の切替が起きたときにフィルタバイパス回路１０ｎが導通状態になるようにモード信号Ｖｍｏｄｅ１をフィルタバイパス回路１０ｎに送信するよう構成されている。スイッチ部１が切り替わった時に、ＤＣ−ＤＣコンバータ５がドライバ部２に正電位Ｖｐを供給する場合も同様なので、本実施形態においてもその説明は省略する。以下、第１の実施形態に係る半導体スイッチ回路１００との相違点を中心に説明する。
【００２９】
第１の実施形態に係る半導体スイッチ回路１００は、バイパス制御回路１１ａが、端子切替制御信号Ｓ１の変化を検知することでスイッチ部１が切り替わったことを判断し、フィルタバイパス回路１０ｎにモード信号Ｖｍｏｄｅ１を送信する。これに対して本実施例の半導体スイッチ回路２００は、バイパス制御回路１１ｂが、ドライバ部２に供給される負電位Ｖｎの電位の絶対値が小さくなったことを検知することで、スイッチ部１が切り替わったことを判断し、フィルタバイパス回路１０ｎにモード信号Ｖｍｏｄｅ１を送信する。本実施形態に係る半導体スイッチ回路２００は、この点で、第１の実施形態の係る半導体スイッチ回路１００と相異する。
【００３０】
スイッチ部１の切替が起こると、前述のように、スイッチ部１の半導体スイッチ素子がＯＮからＯＦＦに切り替わる時に、ゲート電極から正孔が、ドライバ部２の負電位端子２ｎを介して、ＤＣ−ＤＣコンバータ５側に放出される。このため、フィルタ回路９ｎのフィルタキャパシタＣｎが放電し、ドライバ部２に供給される負電位Ｖｎの絶対値が小さくなる。本実施の形態に係る半導体スイッチ回路２００では、バイパス制御回路１１ｂがドライバ部２に供給される負電位Ｖｎの絶対値の減少を検知したときにフィルタバイパス回路１０ｎを導通状態にするように、モード信号Ｖｍｏｄｅ１をフィルタバイパス回路１０ｎに送信する。
【００３１】
図５に、半導体スイッチ回路２００のバイパス制御回路１１ｂの具体例を示す。バイパス制御回路１１ｂは、バイアス抵抗Ｒｂ、バイアスキャパシタＣｂ、及び比較回路１２を有する。バイアスキャパシタＣｂは、一端がドライバ部２の負電位端子２ｎ（第１の電位端子）に電気的に接続され他端がバイアス抵抗Ｒｂの一端と電気的に接続される。バイアス抵抗Ｒｂの他端は、バイアス電源に電気的に接続されバイアス電位Ｖｂｉａｓが供給される。バイアス抵抗ＲｂとバイアスキャパシタＣｂとの接合点は、比較回路１２の非反転端子に電気的に接続されている。すなわち、バイアス抵抗ＲｂとバイアスキャパシタＣｂとの接合点の電位Ｖｂが、比較回路の非反転端子に供給される。比較回路１２の反転端子には、参照電位Ｖｒｅｆが印加される。比較回路１２の出力が、モード信号Ｖｍｏｄｅ１としてフィルタバイパス回路１０ｎに供給される。
【００３２】
図６に示したタイミングチャートを用いて、半導体スイッチ回路２００の動作を説明する。第１の実施形態と同様にＳＰ４Ｔのスイッチ回路の例で説明する。第１の状態から第２の状態にスイッチ部１が切り替わると（時間Ｔｓｗのとき）、前述のようにドライバ部２に供給される負電位Ｖｎが瞬時に上昇し（絶対値は減少する）、その後、徐々に下降（絶対値は増加）する。この負電位Ｖｎの上昇により、バイアス抵抗ＲｂとバイアスキャパシタＣｂとの接合点における電位Ｖｂが、第１の状態のバイアス電位Ｖｂｉａｓから瞬時に上昇し、その後バイアス抵抗ＲｂとバイアスキャパシタＣｂとの積である時定数に従って下降し、バイアス電位Ｖｂｉａｓに収束して第２の状態の定常状態となる。比較回路１２は、上記接合点における電位Ｖｂが参照電位Ｖｒｅｆより電位が高い間だけ（スイッチング時の過渡状態）、Ｈｉｇｈの信号を出力し、それ以外の定常状態ではＬｏｗを出力する。バイパス制御回路１１ｂは、この比較回路１２の出力をモード信号Ｖｍｏｄｅ１としてフィルタバイパス回路１０ｎに出力する。参照電位Ｖｒｅｆの値またはバイアス抵抗ＲｂとバイアスキャパシタＣｂとの積である時定数を変えることで、モード信号Ｖｍｏｄｅ１がＨｉｇｈとなる時間を調節することができる。Ｖｍｏｄｅ１がＨｉｇｈとなるスイッチング時の過渡状態の期間だけ、フィルタバイパス回路１０ｎが導通状態になりフィルタ回路９ｎがバイパスされる。
【００３３】
本実施形態に係る半導体スイッチ回路２００においても、フィルタバイパス回路１０ｎが並列に電気的に接続されたフィルタ回路９ｎを介して、ＤＣ−ＤＣコンバータ５からドライバ部２に負電位Ｖｎ（第１の電位）が供給される。このため、定常状態では、半導体スイッチ回路２００は、ＤＣ−ＤＣコンバータ５からの高調波雑音が低減された出力特性を有する。また、バイパス制御回路１１ｂが、スイッチ部１の切替が起きたときにフィルタバイパス回路１０ｎが導通状態になるようにモード信号をフィルタバイパス回路１０ｎに送信するように構成されている。このため、スイッチ部１のスイッチ切替時には、フィルタ回路９ｎがバイパスされるため、半導体スイッチ回路２００は、スイッチング応答性に優れている。第１の実施形態に係る半導体スイッチ回路１００と同様に、半導体スイッチ回路２００は、出力特性の高調波雑音が低減され、且つスイッチング応答性が優れている。
【００３４】
特に、半導体スイッチ回路２００では、バイパス制御回路１１ｂが、ドライバ部２に供給される負電位Ｖｎの電位（負電位端子の電位）の絶対値が小さくなったことを検知することでスイッチ部１が切り替わったことを判断し、フィルタバイパス回路１０ｎに導通状態になるようにモード信号Ｖｍｏｄｅ１を送信する。半導体スイッチ回路２００では、スイッチ部１の切替により生じたＤＣ−ＤＣコンバータ５からドライバ部２に供給される負電位Ｖｎの定常値からの変化量に応じて、モード信号Ｖｍｏｄｅ１がＨｉｇｈとなる時間がきまっている。これにより、第１の実施形態に係る半導体スイッチ回路１００に比べてスイッチング制御時間が自動的に少なく設定されるという利点がある。
【００３５】
負電位ＶｎがＤＣ−ＤＣコンバータ５からドライバ部２に供給される際の上記の事項は、第１の実施形態同様に、正電位ＶｐがＤＣ−ＤＣコンバータ５からドライバ部２に供給される場合においても実施可能である。
【００３６】
（第３の実施形態）
図７から図９を用いて、第３の実施形態に係る半導体スイッチ回路３００について説明する。図７は、第３の実施形態の半導体スイッチ回路のブロック図である。図８は、第３の実施形態の半導体スイッチ回路の一部のブロック図である。図９は、第３の実施形態の半導体スイッチ回路のタイミングチャートを示す。なお、第１の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第１の実施の形態との相異点について主に説明する。
【００３７】
図７に示したように、本実施形態に係る半導体スイッチ回路３００は、第１の実施形態に係る半導体スイッチ回路１００と同様に、第１のフィルタバイパス回路１０ｎが並列に電気的に接続された第１のフィルタ回路９ｎを介して、ＤＣ−ＤＣコンバータ５がドライバ部２に負電位Ｖｎ（第１の電位）を供給するように構成される。負電位Ｖｎは、ＤＣ−ＤＣコンバータ５内の第１のチャージポンプ回路７ｎの出力として供給される。第１のフィルタ回路９ｎは、ＤＣ−ＤＣコンバータ５内の第１のチャージポンプ回路７ｎの出力端子とドライバ部２の負電位端子２ｎ（第１の電位端子）との間に直列に電気的に接続された第１のフィルタ抵抗Ｒｎと、この第１のフィルタ抵抗Ｒｎのドライバ部２側の端で、一端が電気的に接続され他端が接地される第１のフィルタキャパシタＣｎとを有するローパスフィルタである。フィルタ回路９ｎは、第１のフィルタ抵抗ＲｎのＤＣ−ＤＣコンバータ５側の一端を入力端子とし、ドライバ部２側の他端を出力端子とする。なお、この第１のフィルタキャパシタＣｎは、第１のチャージポンプ回路７ｎから出力される電流を蓄電するキャパシタとして作用することもできる。第１のバイパス制御回路１１ｎが、スイッチ部１の切替が起きたときに第１のフィルタバイパス回路１０ｎが導通状態になるように第１のモード信号を第１のフィルタバイパス回路１０ｎに送信するよう構成されている。
【００３８】
さらに、ＤＣ−ＤＣコンバータ５がドライバ部２の正電位端子２ｐ（第２の電位端子）を介してドライバ部２に正電位Ｖｐ（第２の電位）を供給するように、半導体スイッチ回路３００が構成される。正電位Ｖｐは、ＤＣ−ＤＣコンバータ５内の第２のチャージポンプ回路７ｐの出力として供給される。半導体スイッチ回路３００は、ドライバ部２の正電位端子２ｐに一端が電気的に接続し、他端が接地される第２のフィルタキャパシタＣｐを有する。この第２のフィルタキャパシタＣｐは、第２のチャージポンプ回路７ｐから出力される電流を蓄電するキャパシタとして作用する（後述するようにローパスフィルタのフィルタキャパシタとしても使用することができる）。第１のバイパス制御回路１１ｎは、その入力端子（図示せず）が正電位端子２ｐに電気的に接続され、正電位Ｖｐが第１のバイパス制御回路１１ｎの入力信号として供給される。なお、リングオシレータ回路６が、第１のチャージポンプ回路７ｎと第２のチャージポンプ回路７ｐの両回路に、前述のように電源電圧Ｖｄｄを昇圧して出力電圧を生成するために、互いに反転した２つのパルス信号を供給する。
【００３９】
第１の実施形態に係る半導体スイッチ回路１００は、バイパス制御回路１１ａが、端子切替制御信号Ｓ１の変化を検知することでスイッチ部１が切り替わったことを判断し、フィルタバイパス回路１０ｎにモード信号Ｖｍｏｄｅ１を送信する。これに対して本実施形態に係る半導体スイッチ回路３００は、バイパス制御回路１１ｎが、ドライバ部２に供給される正電位Ｖｐの電位（正電位端子の電位）の絶対値が小さくなったことを検知することで、スイッチ部１が切り替わったことを判断し、フィルタバイパス回路１０ｎに導通状態になるようにモード信号Ｖｍｏｄｅ１を送信する。本実施形態に係る半導体スイッチ回路３００は、この点で、第１の実施形態に係る半導体スイッチ回路１００と相異する。
【００４０】
スイッチ部１の切替が起こると、前述のように、スイッチ部１の半導体スイッチ素子がＯＮからＯＦＦに切り替わる時に、ゲート電極から正孔が、ドライバ部２の負電位端子２ｎを介して、ＤＣ−ＤＣコンバータ５側に放出される。このため、第１のフィルタ回路９ｎの第１のフィルタキャパシタＣｎが放電し、ドライバ部２に供給される負電位Ｖｎが上昇しその絶対値が小さくなる。これと同時にＯＦＦからＯＮに切り替わるスイッチ部１の半導体スイッチ素子では、ドライバ部２の正電位端子２ｐを介してＤＣ−ＤＣコンバータ５側から、ゲート電極に急速に正孔が充電される。このため、正電位端子２ｐに接続された第２のフィルタキャパシタＣｐが放電し、ドライバ部２に供給される正電位Ｖｐが降下しその絶対値が小さくなる。本実施の形態に係る半導体スイッチ回路３００では、第１のバイパス制御回路１１ｎがドライバ部２に供給される正電位Ｖｐの絶対値の減少を検知したときに、第１のフィルタバイパス回路１０ｎを導通状態にするように、第１のモード信号Ｖｍｏｄｅ１を第１のフィルタバイパス回路１０ｎに送信する。
【００４１】
図８に、半導体スイッチ回路３００の第１のバイパス制御回路１１ｎ及び第１のフィルタバイパス回路１０ｎの具体例を示す。第１のバイパス制御回路１１ｎは、第１の抵抗Ｒ１と第１のキャパシタＣ１とを有する。第１のキャパシタＣ１は、一端がドライバ部２の正電位端子２ｐに電気的に接続され他端が第１の抵抗Ｒ１の一端と電気的に接続される。第１の抵抗Ｒ１の他端は、第１のフィルタ回路の入力端子に電気的に接続される。なお、第１のフィルタ回路の出力端子に接続されることも可能である。第１のキャパシタＣ１と第１の抵抗Ｒ１との接続部の電位が、第１のフィルタバイパス回路１０ｎを導通状態にする第１のモード信号Ｖｍｏｄｅ１として、第１のフィルタバイパス回路１０ｎに送信される。
【００４２】
第１のフィルタバイパス回路は、ソース端子及びドレイン端子がそれぞれ第１のフィルタ回路９ｎの入力端子及び出力端子に電気的に接続された、ｐチャネルＭＯＳＦＥＴを有する。ｐチャネルＭＯＳＦＥＴのゲート電極に、第１のバイパス制御回路１１ｎの第１のモード信号Ｖｍｏｄｅ１が供給される。
【００４３】
図９に示したタイミングチャートを用いて、半導体スイッチ回路３００の動作を説明する。第１の実施形態と同様にＳＰ４Ｔのスイッチ回路の例で説明する。第１の状態から第２の状態にスイッチ部１が切り替わると（時間Ｔｓｗのとき）、前述のようにドライバ部２に供給される正電位Ｖｐが瞬時に降下し（絶対値は減少する）、その後正電位Ｖｐの元の定常値に回復する（過渡状態）。第１のキャパシタＣ１と第１の抵抗Ｒ１との接続部の電位（図９中ではＶｍｏｄｅ１で示す）も正電位Ｖｐと同様に瞬時に降下し、第１の抵抗と第２の抵抗の積である時定数に従って定常値に回復する。このとき、第１のキャパシタＣ１と第１の抵抗Ｒ１との接続部の電位が、第１のフィルタバイパス回路１０ｎのｐチャネルＭＯＳＦＥＴの閾値を超えている間は、前述の実施形態でモード信号Ｖｍｏｄｅ１がＨｉｇｈの状態の場合と同じように第１のフィルタバイパス回路１０ｎを導通状態にする。この間は、スイッチング切替時の過渡状態であり、フィルタがバイパスされることで、負電位Ｖｎが定常値に速やかに回復することができる。第１のフィルタバイパス回路１０ｎを導通状態にする時間は、第１の抵抗Ｒ１と第１のキャパシタＣ１で決まる時定数またはｐチャネルＭＯＳＦＥＴの閾値で設定することができる。
【００４４】
また、スイッチング切替による過渡状態前後の第１の状態と第２の状態のそれぞれの定常状態では、第１のキャパシタＣ１と第１の抵抗Ｒ１との接続部の電位は、第１のフィルタバイパス回路１０ｎのｐチャネルＭＯＳＦＥＴの閾値に達しておらず、第１及び第２の実施形態におけるモード信号Ｖｍｏｄｅ１がＬｏｗの状態の場合と同じように、第１のフィルタバイパス回路１０ｎを非導通状態にする。この状態では、負電位Ｖｎは、第１のフィルタを介してドライバ部２に供給されるので、出力特性の高周波雑音は低減される。
【００４５】
以上説明したとおり、本実施形態に係る半導体スイッチ回路３００では、第１のキャパシタＣ１と第１の抵抗Ｒ１との接続部の電位が、スイッチ部１の切替が起きたときに第１のフィルタバイパス回路１０ｎを導通状態にする第１のモード信号Ｖｍｏｄｅ１となる。
【００４６】
本実施形態に係る半導体スイッチ回路３００においても、第１のフィルタバイパス回路１０ｎが並列に電気的に接続された第１のフィルタ回路９ｎを介して、ＤＣ−ＤＣコンバータ５からドライバ部２に負電位Ｖｎ（第１の電位）が供給される。このため、定常状態では、半導体スイッチ回路３００は、ＤＣ−ＤＣコンバータ５からの高調波雑音が低減された出力特性を有する。また、第１のバイパス制御回路１１ｎが、スイッチ部２の切替が起きたときに第１のフィルタバイパス回路１０ｎが導通状態になるように第１のモード信号Ｖｍｏｄｅ１をフィルタバイパス回路１０ｎに送信するよう構成されている。このため、スイッチ部２のスイッチ切替時には、第１のフィルタ回路９ｎがバイパスされるため、半導体スイッチ回路３００は、スイッチング応答性に優れている。第１の実施形態に係る半導体スイッチ回路１００と同様に、半導体スイッチ回路３００は、出力特性の高調波雑音が低減され、且つスイッチング応答性が優れている。
【００４７】
特に、半導体スイッチ回路３００では、第１のバイパス制御回路１１ｎが、ドライバ部２に供給される正電位Ｖｐの電位（正電位端子の電位）の絶対値が小さくなったことを検知することでスイッチ部１が切り替わったことを判断し、第１のフィルタバイパス回路１０ｎに導通状態になるように第１のモード信号Ｖｍｏｄｅ１を送信する。半導体スイッチ回路３００では、スイッチ部１の切替により生じたＤＣ−ＤＣコンバータ５からドライバ部２に供給される正電位Ｖｐの定常値からの変化量に応じて、モード信号Ｖｍｏｄｅ１がＨｉｇｈとなる（第１のキャパシタＣ１と第１の抵抗Ｒ１との接続部の電位が、ｐチャネルＭＯＳＦＥＴの閾値を超える）時間がきまっている。これにより、第１の実施形態に係る半導体スイッチ回路１００に比べて、本実施形態に係る半導体スイッチ回路３００は、スイッチング制御時間が自動的に少なく設定されるという利点を有する。
【００４８】
（第４の実施形態）
図１０及び図１１を用いて、第４の実施形態に係る半導体スイッチ回路３０１について説明する。図１０は、第４の実施形態の半導体スイッチ回路のブロック図である。図１１は、第４の実施形態の半導体スイッチ回路の一部のブロック図である。なお、第３の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第３の実施の形態との相異点について主に説明する。
【００４９】
図１０に示したように、本実施形態に係る半導体スイッチ回路３０１は、第３の実施形態に係る半導体スイッチ回路３００に比べて、ＤＣ−ＤＣコンバータ５からドライバ部２に負電位Ｖｎ及び正電位Ｖｐを供給する仕方が逆の関係になっている。すなわち、半導体スイッチ回路３０１は、正電位Ｖｐを第２のフィルタを介してＤＣ−ＤＣコンバータ５からドライバ部２に供給し、第２のフィルタは負電位Ｖｎの絶対値が減少したときにバイパスされるように制御されている。第３の実施形態に係る半導体スイッチ回路３００は、負電位Ｖｎの高調波雑音を取り除く場合の実施形態であり、本実施形態に係る半導体スイッチ回路３０１は、正電位の高調波雑音を取り除く場合に半導体スイッチ回路３００の実施形態を転用したものである。以下、半導体スイッチ回路３００と同様に説明する。
【００５０】
本実施形態に係る半導体スイッチ回路３０１は、第１の実施形態に係る半導体スイッチ回路１００の正電位Ｖｐを供給する場合を説明したとおり、第２のフィルタバイパス回路１０ｐが並列に電気的に接続された第２のフィルタ回路９ｐを介して、ＤＣ−ＤＣコンバータ５がドライバ部２に正電位Ｖｐ（第２の電位）を供給するように構成される。正電位Ｖｐは、ＤＣ−ＤＣコンバータ５内の第２のチャージポンプ回路７ｐの出力として供給される。第２のフィルタ回路９ｐは、ＤＣ−ＤＣコンバータ５内の第２のチャージポンプ回路７ｐの出力端子とドライバ部２の正電位端子２ｐ（第２の電位端子）との間に直列に電気的に接続された第２のフィルタ抵抗Ｒｐと、この第２のフィルタ抵抗Ｒｐとドライバ部２との間に一端が電気的に接続され他端が接地される第２のフィルタキャパシタＣｐとを有するローパスフィルタである。第２のフィルタ回路９ｐは、第２のフィルタ抵抗ＲｐのＤＣ−ＤＣコンバータ５側の一端を入力端子とし、ドライバ部２側の他端を出力端子とする。なお、この第２のフィルタキャパシタＣｐは、第２のチャージポンプ回路７ｐから出力される電流を蓄電するキャパシタとして作用することもできる。第２のバイパス制御回路１１ｐが、スイッチ部１の切替が起きたときに第２のフィルタバイパス回路１０ｐが導通状態になるように、第２のモード信号を第２のフィルタバイパス回路１０ｐに送信するよう構成されている。
【００５１】
さらに、ＤＣ−ＤＣコンバータ５がドライバ部２の負電位端子２ｎ（第１の電位端子）を介してドライバ部２に負電位Ｖｎ（第１の電位）を供給するように、半導体スイッチ回路３０１が構成される。負電位Ｖｎは、ＤＣ−ＤＣコンバータ５内の第１のチャージポンプ回路７ｎの出力として供給される。半導体スイッチ回路３０１は、ドライバ部２の負電位端子２ｎに一端が電気的に接続し、他端が接地される第１のフィルタキャパシタＣｎを有する。この第１のフィルタキャパシタＣｎは、第１のチャージポンプ回路７ｎから出力される電流を蓄電するキャパシタとして作用する。第２のバイパス制御回路１１ｐは、その入力端子（図示せず）が負電位端子２ｎに電気的に接続され、負電位Ｖｎが第２のバイパス制御回路１１ｐの入力信号として供給される。
【００５２】
本実施形態の半導体スイッチ回路３０１は、バイパス制御回路１１ｐが、ドライバ部２に供給される負電位Ｖｎの電位（負電位端子の電位）の絶対値が小さくなったことを検知することで、スイッチ部１が切り替わったことを判断し、フィルタバイパス回路１０ｐに導通状態になるように第２のモード信号Ｖｍｏｄｅ２を送信する。本実施形態に係る半導体スイッチ回路３０１は、電位の極性やＭＯＳＦＥＴの極性等が反対になっている点を除いて、第２の実施形態に係る半導体スイッチ回路３００と同じ作用及び効果を有する。
【００５３】
スイッチ部１の切替が起こると、第３の実施形態に係る半導体スイッチ回路３００同様に、ドライバ部２に供給される負電位Ｖｎが上昇しその絶対値が小さくなる。これと同時にドライバ部２に供給される正電位Ｖｐが降下しその絶対値が小さくなる。本実施の形態に係る半導体スイッチ回路３０１では、第３の実施形態に係る半導体スイッチ回路３００とは逆に、第２のバイパス制御回路１１ｐがドライバ部２に供給される負電位Ｖｎの絶対値の減少を検知したときに第２のフィルタバイパス回路１０ｐを導通状態にするように、モード信号Ｖｍｏｄｅ２を第２のフィルタバイパス回路１０ｐに送信する。
【００５４】
図１１に、半導体スイッチ回路３０１の第２のバイパス制御回路１１ｐ及び第２のフィルタバイパス回路１０ｐの具体例を示す。第２のバイパス制御回路１１ｐは、第２の抵抗Ｒ２と第２のキャパシタＣ２とを有する。第２のキャパシタＣ２は、一端がドライバ部２の負電位端子２ｎに電気的に接続され他端が第２の抵抗Ｒ２の一端と電気的に接続される。第２の抵抗Ｒ２の他端は、第２のフィルタ回路の入力端子に電気的に接続される。なお、第２のフィルタ回路の出力端子に接続されることも可能である。第２のキャパシタＣ２と第２の抵抗Ｒ２との接続部の電位が、第２のフィルタバイパス回路１０ｐを導通状態にする第２のモード信号Ｖｍｏｄｅ２として、第２のフィルタバイパス回路１０ｐに送信される。
【００５５】
第２のフィルタバイパス回路１０ｐは、ソース端子及びドレイン端子がそれぞれ第２のフィルタ回路９ｐの出力端子及び入力端子に電気的に接続された、ｎチャネルＭＯＳＦＥＴを有する。ｎチャネルＭＯＳＦＥＴのゲート電極に、第２のバイパス制御回路１１ｐの第２のモード信号Ｖｍｏｄｅ２が供給される。
【００５６】
本実施形態に係る半導体スイッチ回路３０１の動作は、第３の実施形態に係る半導体スイッチ回路３００と、極性を逆にして考えれば同じなので、その説明を省略する。
【００５７】
本実施形態に係る半導体スイッチ回路３０１も、第３の実施形態にかかる半導体スイッチ回路３００と全く同様に、出力特性の高調波雑音が低減され、且つスイッチング応答性が優れている。半導体スイッチ回路３００は、出力特性において、負電位Ｖｎの供給に係る高調波雑音の低減に効果があるのに対して、半導体スイッチ回路３０１は、正電位Ｖｐの供給に係る高調波雑音の低減に効果がある。
【００５８】
（第５の実施形態）
図１２及び図１３を用いて、第５の実施形態に係る半導体スイッチ回路３０２について説明する。図１２は、第５の実施形態の半導体スイッチ回路のブロック図である。図１３は、第５の実施形態の半導体スイッチ回路の一部のブロック図である。なお、第３の実施形態及び第４の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第３の実施の形態及び第４の実施の形態との相異点について主に説明する。  
図１２及び図１３に示したように、本実施形態に係る半導体スイッチ回路３０２は、第３の実施形態に係る半導体スイッチ回路３００と第４の実施形態に係る半導体スイッチ回路３０１を単純に組み合わせたものである。すなわち、本実施形態に係る半導体スイッチ回路３０２は、負電位Ｖｎを第１のフィルタを介して供給し、第１のフィルタは正電位Ｖｐの絶対値が減少したときにバイパスされるように制御される第３の実施形態に係る半導体スイッチ回路３００の機能と、正電位Ｖｐを第２のフィルタを介して供給し、第２のフィルタは負電位Ｖｎの絶対値が減少したときにバイパスされるように制御される第４の実施形態に係る半導体スイッチ回路３０１の機能とを、両方備えている。これにより、半導体スイッチ回路３０２は、負電位Ｖｎの供給系及び正電位Ｖｐの供給系の双方からの高調波雑音を低減しながら、スイッチング応答性を向上することができる。
【００５９】
以上説明した各発明の実施形態では、ＤＣ−ＤＣコンバータ５が、電源電圧を昇圧して出力する例で説明した。しかしながら、このような場合に限られることなく、ＤＣ−ＤＣコンバータ５が降圧して電圧を出力する場合においても、ＤＣ−ＤＣコンバータ５内に、高調波雑音を発生させる発振器等を含んでいる場合には、上記各実施形態は、同様に実施することが可能である。また、第１の電位及び第２の電位をそれぞれ負電位Ｖｎ及び正電位Ｖｐとして説明したが、逆に読み替えて上記各実施形態を実施することは可能である。また、負電位Ｖｎは、スイッチング部１の半導体スイッチ素子をＯＦＦにするための電位とし、正電位はＯＮにする電位として説明したが、半導体スイッチ素子をｐチャネルＭＯＳＦＥＴとして用いてこの逆に読み替えることも可能である。第１の電位端子及び第２の電位端子を負電位端子及び正電位端子として説明したが、同様に逆に読み替えて実施することは可能である。
【００６０】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６１】
１  スイッチ部
２  ドライバ部
２ｎ  負電位端子
２ｐ  正電位端子
３  デコーダ部
４  端子切替制御信号入力端子
５  ＤＣ−ＤＣコンバータ
６  リングオシレータ回路
７  チャージポンプ回路
８  電源端子
９  フィルタ回路
１０  フィルタバイパス回路
１１  バイパス制御回路
１２  比較回路
１００、２００  ３００、３０１、３０２  半導体スイッチ回路
ＡＮＴ  アンテナ
Ｃｎ、Ｃｐ  フィルタキャパシタ
ＭＯＳ  ＭＯＳＦＥＴ
Ｐ  アンテナ端子
Ｒｎ、Ｒｐ  フィルタ抵抗
Ｓ１  端子切替制御信号
Ｓ２  スイッチ制御信号
Ｓ３  スイッチ駆動信号
Ｔ１〜Ｔｎ  高周波信号端子
Ｖｍｏｄｅ  モード信号
【図１】
2012049962.tif 000003
【図２】
2012049962.tif 000004
【図３】
2012049962.tif 000005
【図４】
2012049962.tif 000006
【図５】
2012049962.tif 000007
【図６】
2012049962.tif 000008
【図７】
2012049962.tif 000009
【図８】
2012049962.tif 000010
【図９】
2012049962.tif 000011
【図１０】
2012049962.tif 000012
【図１１】
2012049962.tif 000013
【図１２】
2012049962.tif 000014
【図１３】
2012049962.tif 000015