(57)【要約】【課題】抵抗などの外部回路を設ける必要がなく、所望の明るさを得ることができる半導体発光素子、発光装置、照明装置及び表示装置並びに半導体発光素子の製造方法を提供する。【解決手段】基板１上には、発光用の半導体層のｎ型半導体層２と分離させて抵抗層としてのｎ型半導体層２を形成してある。ｎ型半導体層２（抵抗層）は、適宜の幅で基板１の１辺側に沿って配置してある。ｎ型半導体層２（抵抗層）の一方の端部近傍に第２ボンディング電極６２を形成してある。ｎ型半導体層２（抵抗層）の第２ボンディング電極６２からの離隔寸法が異なる複数の箇所それぞれに、発光用のｎ型半導体層２に接続され、相互に電気的に分離した配線層６３１、６３２、６３３を接続してある。そして、配線層６３３を残し、他の配線層６３１、６３２をレーザ等で切断する。【選択図】図１
2012049385.tif 000002
【特許請求の範囲】
【請求項１】
基板上にｎ型半導体層、活性層及びｐ型半導体層を積層した半導体層が形成された半導体発光素子において、
前記半導体層のｐ型半導体層（又はｎ型半導体層）に接続された第１ボンディング電極と、
前記ｎ型半導体層（又はｐ型半導体層）と接続された抵抗層と、
該抵抗層に接続された第２ボンディング電極と、
前記抵抗層の抵抗値を調整した後の調整痕と
を備えることを特徴とする半導体発光素子。
【請求項２】
前記抵抗層の前記第２ボンディング電極からの離隔寸法が異なる複数の箇所それぞれと前記ｎ型半導体層（又はｐ型半導体層）とを接続する複数の配線層を備え、
前記調整痕は、
前記配線層のいずれかを切断した切断箇所であることを特徴とする請求項１に記載の半導体発光素子。
【請求項３】
前記抵抗層は、
前記第２ボンディング電極からの離隔寸法が異なる複数の箇所で前記ｎ型半導体層（又はｐ型半導体層）に接続した複数の接続部を有し、
前記調整痕は、
前記接続部のいずれかを切断した切断箇所であることを特徴とする請求項１に記載の半導体発光素子。
【請求項４】
前記抵抗層と前記ｎ型半導体層（又はｐ型半導体層）とを接続する配線層を備え、
前記調整痕は、
前記第２ボンディング電極と前記配線層が接続された箇所との間の前記抵抗層の一部を切除した切除箇所であることを特徴とする請求項１に記載の半導体発光素子。
【請求項５】
前記抵抗層は、
ｎ型半導体層又は導電層であることを特徴とする請求項１乃至請求項４のいずれか１項に記載の半導体発光素子。
【請求項６】
請求項１乃至請求項５のいずれか１項に記載の半導体発光素子と、該半導体発光素子を収容する収容部とを備えることを特徴とする発光装置。
【請求項７】
請求項６に記載の発光装置を備えることを特徴とする照明装置。
【請求項８】
請求項６に記載の発光装置を備えることを特徴とする表示装置。
【請求項９】
基板上にｎ型半導体層、活性層及びｐ型半導体層を積層した半導体層が形成された半導体発光素子の製造方法において、
前記半導体層のｐ型半導体層（又はｎ型半導体層）に接続された第１ボンディング電極を形成するステップと、
前記ｎ型半導体層（又はｐ型半導体層）に接続した抵抗層を形成するステップと、
前記抵抗層に接続された第２ボンディング電極を形成するステップと、
前記抵抗層の前記第２ボンディング電極からの離隔寸法が異なる複数の箇所それぞれと前記ｎ型半導体層（又はｐ型半導体層）とを接続する複数の配線層を形成するステップと、
前記配線層のいずれかを切断するステップと
を含むことを特徴とする半導体発光素子の製造方法。
【請求項１０】
基板上にｎ型半導体層、活性層及びｐ型半導体層を積層した半導体層が形成された半導体発光素子の製造方法において、
前記半導体層のｐ型半導体層（又はｎ型半導体層）に接続された第１ボンディング電極を形成するステップと、
前記ｎ型半導体層（又はｐ型半導体層）と複数の箇所で接続する複数の接続部を有する抵抗層を形成するステップと、
前記複数の箇所から離隔して前記抵抗層に接続された第２ボンディング電極を形成するステップと、
前記接続部のいずれかを切断するステップと
を含むことを特徴とする半導体発光素子の製造方法。
【請求項１１】
基板上にｎ型半導体層、活性層及びｐ型半導体層を積層した半導体層が形成された半導体発光素子の製造方法において、
前記半導体層のｐ型半導体層（又はｎ型半導体層）に接続された第１ボンディング電極を形成するステップと、
前記ｎ型半導体層（又はｐ型半導体層）に接続した抵抗層を形成するステップと、
前記抵抗層に接続された第２ボンディング電極を形成するステップと、
前記抵抗層と前記ｎ型半導体層（又はｐ型半導体層）とを接続する配線層を形成するステップと、
前記第２ボンディング電極と前記配線層が接続された箇所との間の前記抵抗層の一部を切除するステップと
を含むことを特徴とする半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上にｎ型半導体層、活性層及びｐ型半導体層を積層した半導体層が形成された半導体発光素子、該半導体発光素子を備える発光装置、該発光装置を備える照明装置及び表示装置並びに前記半導体発光素子の製造方法に関する。
【背景技術】
【０００２】
従来、光源として用いられてきた蛍光灯又は白熱灯などに比べて、省電力かつ長寿命であるという理由で、発光ダイオードが光源として注目を浴びており、照明用の光源だけでなく、照明スイッチ、バックライト光源、イルミネーション光源、アミューズメント機器の装飾など、広い分野で使用されるようになった。
【０００３】
このような発光ダイオードは、用途に合わせて、青色、青緑色、緑色、赤色など所要の単色を発光することができるもの、あるいは１つのパッケージで赤色、緑色、青色のマルチカラーを発光するものもある。また、蛍光体との組み合わせにより白色を発光することができる発光ダイオードも製品化されている。
【０００４】
例えば、ＬＥＤチップ（半導体発光素子）を包囲する包囲部を備え、所定の波長光で励起されて発光する蛍光体を含み、良好な発光効率及び発光光度を有する白色の発光ダイオード（発光装置）が開示されている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−１６１７８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１の発光ダイオード（発光装置）にあっては、パッケージ内に１個のＬＥＤチップ（半導体発光素子）を備えており、所望の明るさを得るためには、当該明るさに応じた電流を流すように抵抗素子などの外部回路を設けるとともに、外部回路を設計する必要があった。
【０００７】
本発明は斯かる事情に鑑みてなされたものであり、抵抗などの外部回路を設ける必要がなく、所望の明るさを得ることができる半導体発光素子、該半導体発光素子を備える発光装置、該発光装置を備える照明装置及び表示装置並びに前記半導体発光素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
第１発明に係る半導体発光素子は、基板上にｎ型半導体層、活性層及びｐ型半導体層を積層した半導体層が形成された半導体発光素子において、前記半導体層のｐ型半導体層（又はｎ型半導体層）に接続された第１ボンディング電極と、前記ｎ型半導体層（又はｐ型半導体層）と接続された抵抗層と、該抵抗層に接続された第２ボンディング電極と、前記抵抗層の抵抗値を調整した後の調整痕とを備えることを特徴とする。
【０００９】
第２発明に係る半導体発光素子は、第１発明において、前記抵抗層の前記第２ボンディング電極からの離隔寸法が異なる複数の箇所それぞれと前記ｎ型半導体層（又はｐ型半導体層）とを接続する複数の配線層を備え、前記調整痕は、前記配線層のいずれかを切断した切断箇所であることを特徴とする。
【００１０】
第３発明に係る半導体発光素子は、第１発明において、前記抵抗層は、前記第２ボンディング電極からの離隔寸法が異なる複数の箇所で前記ｎ型半導体層（又はｐ型半導体層）に接続した複数の接続部を有し、前記調整痕は、前記接続部のいずれかを切断した切断箇所であることを特徴とする。
【００１１】
第４発明に係る半導体発光素子は、第１発明において、前記抵抗層と前記ｎ型半導体層（又はｐ型半導体層）とを接続する配線層を備え、前記調整痕は、前記第２ボンディング電極と前記配線層が接続された箇所との間の前記抵抗層の一部を切除した切除箇所であることを特徴とする。
【００１２】
第５発明に係る半導体発光素子は、第１発明乃至第４発明のいずれか１つにおいて、前記抵抗層は、ｎ型半導体層又は導電層であることを特徴とする。
【００１３】
第６発明に係る発光装置は、第１発明乃至第５発明のいずれか１つに係る半導体発光素子と、該半導体発光素子を収容する収容部とを備えることを特徴とする。
【００１４】
第７発明に係る照明装置は、第６発明に係る発光装置を備えることを特徴とする。
【００１５】
第８発明に係る表示装置は、第６発明に係る発光装置を備えることを特徴とする。
【００１６】
第９発明に係る半導体発光素子の製造方法は、基板上にｎ型半導体層、活性層及びｐ型半導体層を積層した半導体層が形成された半導体発光素子の製造方法において、前記半導体層のｐ型半導体層（又はｎ型半導体層）に接続された第１ボンディング電極を形成するステップと、前記ｎ型半導体層（又はｐ型半導体層）に接続した抵抗層を形成するステップと、前記抵抗層に接続された第２ボンディング電極を形成するステップと、前記抵抗層の前記第２ボンディング電極からの離隔寸法が異なる複数の箇所それぞれと前記ｎ型半導体層（又はｐ型半導体層）とを接続する複数の配線層を形成するステップと、前記配線層のいずれかを切断するステップとを含むことを特徴とする。
【００１７】
第１０発明に係る半導体発光素子の製造方法は、基板上にｎ型半導体層、活性層及びｐ型半導体層を積層した半導体層が形成された半導体発光素子の製造方法において、前記半導体層のｐ型半導体層（又はｎ型半導体層）に接続された第１ボンディング電極を形成するステップと、前記ｎ型半導体層（又はｐ型半導体層）と複数の箇所で接続する複数の接続部を有する抵抗層を形成するステップと、前記複数の箇所から離隔して前記抵抗層に接続された第２ボンディング電極を形成するステップと、前記接続部のいずれかを切断するステップとを含むことを特徴とする。
【００１８】
第１１発明に係る半導体発光素子の製造方法は、基板上にｎ型半導体層、活性層及びｐ型半導体層を積層した半導体層が形成された半導体発光素子の製造方法において、前記半導体層のｐ型半導体層（又はｎ型半導体層）に接続された第１ボンディング電極を形成するステップと、前記ｎ型半導体層（又はｐ型半導体層）に接続した抵抗層を形成するステップと、前記抵抗層に接続された第２ボンディング電極を形成するステップと、前記抵抗層と前記ｎ型半導体層（又はｐ型半導体層）とを接続する配線層を形成するステップと、前記第２ボンディング電極と前記配線層が接続された箇所との間の前記抵抗層の一部を切除するステップとを含むことを特徴とする。
【００１９】
第１発明にあっては、半導体層のｐ型半導体層（又はｎ型半導体層）に接続された第１ボンディング電極と、当該ｎ型半導体層（又はｐ型半導体層）に接続された抵抗層と、当該抵抗層に接続された第２ボンディング電極と、当該抵抗層の抵抗値を調整した後の調整痕を備える。すなわち、ｐ型半導体層及びｎ型半導体層を備える半導体層と、抵抗値を所要の値に設定した抵抗層とを直列に接続し、直列回路の両端にボンディング電極を設ける。これにより、１つの半導体発光素子内に発光用の半導体層と抵抗素子（抵抗層）とを含むので、発光素子に流れる電流を設定するための抵抗素子などの外部回路が不要になる。また、抵抗層は抵抗値を所要の値に設定することができるので、所望の明るさを、外部回路なしで得ることができる。
【００２０】
第２発明及び第９発明にあっては、第２ボンディング電極が接続された抵抗層の第２ボンディング電極からの離隔寸法が異なる複数の箇所それぞれと半導体層のｎ型半導体層（又はｐ型半導体層）とを予め複数の配線層で接続してある。そして、当該複数の箇所に接続された配線層の少なくとも１つを残して、配線層のいずれか（１又は複数）を切断する。なお、切断にはレーザを用いることができる。第２ボンディングまでの離隔寸法が異なる箇所のいずれかの配線層を残して他の配線層を切断することにより、第２ボンディングと配線層が接続された箇所との間の抵抗層の寸法を選択して、抵抗層の抵抗値を設定することができる。これにより、抵抗層の抵抗値を所要の値に設定することができ、半導体発光素子の製造段階で半導体発光素子（チップ、発光素子ともいう）内の抵抗値を調整することができ、半導体発光素子の明るさを所望の明るさに制御することができる。
【００２１】
第３発明及び第１０発明にあっては、第２ボンディング電極が接続された抵抗層を、第２ボンディング電極からの離隔寸法が異なる複数の箇所で発光用の半導体層のｎ型半導体層（又はｐ型半導体層）に予め複数の接続部により接続してある。そして、当該複数の箇所で半導体層に接続された抵抗層の接続部の少なくとも１つを残して、接続部のいずれか（１又は複数）を切断する。なお、切断にはレーザを用いることができる。第２ボンディングまでの離隔寸法が異なる箇所のいずれかの抵抗層の接続部を残して他の接続部を切断することにより、第２ボンディングと抵抗層が半導体層に接続された箇所との間の抵抗層の寸法を選択して、抵抗層の抵抗値を設定することができる。これにより、抵抗層の抵抗値を所要の値に設定することができ、半導体発光素子の製造段階で半導体発光素子（チップ、発光素子ともいう）内の抵抗値を調整することができ、半導体発光素子の明るさを所望の明るさに制御することができる。
【００２２】
第４発明及び第１１発明にあっては、第２ボンディング電極が接続された抵抗層に、発光用の半導体層のｎ型半導体層（又はｐ型半導体層）に接続した配線層を接続しておく。そして、第２ボンディング電極と配線層が接続された箇所との間の抵抗層の一部を切除する。なお、切除にはレーザを用いることができる。抵抗層の切除は、例えば、第２ボンディング電極から配線層の方向に沿って長さ方向とし、長さ方向と垂直な方向を幅方向とした場合、抵抗層の一部を幅方向に沿って切除し、途中で長さ方向に沿って切除する。これにより、抵抗層の断面積及び長さを調整して、抵抗層の抵抗値をさらに所要の値に微調整しつつ設定することができる。これにより、抵抗層の抵抗値を所要の値に設定することができ、半導体発光素子の製造段階で半導体発光素子（チップ、発光素子ともいう）内の抵抗値を調整することができ、半導体発光素子の明るさを所望の明るさに制御することができる。
【００２３】
第５発明にあっては、抵抗層は、ｎ型半導体層又は導電層である。導電層は、例えば、電流拡散層である。また、導電層は、酸化物、金属又はこれらの混合物であってもよい。
これにより、半導体発光素子の製造段階で半導体発光素子（チップ、発光素子ともいう）内に抵抗素子を形成することができる。
【００２４】
第６発明にあっては、発光装置は、上述の半導体発光素子を収容してある。これにより、抵抗などの外部回路を設ける必要がなく、所望の明るさを得ることができる発光装置を提供することができる。
【００２５】
第７発明及び第８発明にあっては、上述の発光装置を備えることにより、抵抗などの外部回路を設ける必要がなく、所望の明るさを得ることができる照明装置又は表示装置を提供することができる。
【発明の効果】
【００２６】
本発明によれば、１つの半導体発光素子内に発光用の半導体層と抵抗素子（抵抗層）とを含むので、発光用の半導体層に流れる電流を設定するための抵抗素子などの外部回路が不要になる。また、抵抗層は抵抗値を所要の値に設定することができるので、所望の明るさを、外部回路なしで得ることができる。
【図面の簡単な説明】
【００２７】
【図１】実施の形態１の半導体発光素子の平面構造の一例を示す模式図である。
【図２】実施の形態１の半導体発光素子の断面構造の一例を示す断面図である。
【図３】抵抗層としてのｎ型半導体層の抵抗値を設定する方法の一例を示す模式図である。
【図４】実施の形態１の半導体発光素子の製造工程を示す説明図である。
【図５】実施の形態１の半導体発光素子の製造工程を示す説明図である。
【図６】実施の形態２の半導体発光素子の平面構造の一例を示す模式図である。
【図７】実施の形態２の半導体発光素子の断面構造の一例を示す断面図である。
【図８】実施の形態２の半導体発光素子の製造工程を示す説明図である。
【図９】実施の形態２の半導体発光素子の製造工程を示す説明図である。
【図１０】実施の形態３の半導体発光素子の平面構造の一例を示す模式図である。
【図１１】実施の形態３の半導体発光素子の断面構造の一例を示す断面図である。
【図１２】抵抗層としてのｎ型半導体層の抵抗値を設定する方法の一例を示す模式図である。
【図１３】実施の形態３の半導体発光素子の製造工程を示す説明図である。
【図１４】実施の形態３の半導体発光素子の製造工程を示す説明図である。
【図１５】実施の形態４の半導体発光素子の平面構造の一例を示す模式図である。
【図１６】実施の形態４の半導体発光素子の断面構造の一例を示す断面図である。
【図１７】実施の形態４の半導体発光素子の製造工程を示す説明図である。
【図１８】実施の形態４の半導体発光素子の製造工程を示す説明図である。
【図１９】実施の形態５の半導体発光素子の平面構造の一例を示す模式図である。
【図２０】実施の形態５の半導体発光素子の断面構造の一例を示す断面図である。
【図２１】実施の形態５の半導体発光素子の製造工程を示す説明図である。
【図２２】実施の形態５の半導体発光素子の製造工程を示す説明図である。
【図２３】本実施の形態の発光装置の構成の一例を示す模式図である。
【発明を実施するための形態】
【００２８】
（実施の形態１）
以下、本発明をその実施の形態を示す図面に基づいて説明する。図１は実施の形態１の半導体発光素子１００の平面構造の一例を示す模式図であり、図２は実施の形態１の半導体発光素子１００の断面構造の一例を示す断面図である。図２は図１のＩＩ−ＩＩ線における断面図を表す。
【００２９】
本実施の形態の半導体発光素子１００（以下、「ＬＥＤチップ」、「発光素子」ともいう。）は、複数の発光素子が形成されたウェハを所定の寸法で直方体状に切断して各発光素子を分離したものであり、例えば、ＬＥＤチップである。図２において、１はサファイア基板である。サファイア基板１（以下、「基板」という。）は平面視が矩形状であって、縦横寸法は、例えば、０．３５ｍｍ程度であるが、寸法はこれに限定されるものではない。
【００３０】
図１及び図２に示すように、半導体発光素子１００は、矩形状の基板１上に発光用のｎ型半導体層２、活性層（不図示）及びｐ型半導体層３を積層した半導体層（ＬＥＤ構造）を形成してある。
【００３１】
図２に示すように、基板１上に、ＡｌＮバッファ層（不図示）、約２μｍの厚みのアンドープＧａＮ層（不図示）、ｎ型半導体層２、活性層（不図示）、ｐ型半導体層３がこの順に積層してある。ｎ型半導体層２は、例えば、約２μｍ程度のｎ−ＧａＮ（窒化ガリウム）層、ｎ−ＡｌＧａＩｎＮクラッド層などから成る。また、活性層は、ＧａＮ／ＩｎＧａＮ−ＭＱＷ（Multi-quantum Well、多重量子井戸層）型活性層などから成る。また、ｐ型半導体層３は、ｐ−ＡｌＧａＩｎＮ層、約０．３μｍ程度のｐ−ＧａＮ層、コンタクト層としてのｐ−ＩｎＧａＮ層などから成る。これにより、化合物半導体層を形成して、発光素子用の半導体層としてのＬＥＤ構造をなしている。なお、アンドープＧａＮ層を形成しない構成であってもよい。
【００３２】
半導体層（ＬＥＤ構造）のｐ型半導体層３の表面には、電流拡散層４を形成してある。電流拡散層４は、例えば、導電性の透明膜であるＩＴＯ膜（インジウム錫酸化膜）である。電流拡散層４の表面には第１ボンディング電極６１を形成してあり、ｐ型半導体層３は、電流拡散層４を介して第１ボンディング電極６１に電気的に接続してある。
【００３３】
半導体層（ＬＥＤ構造）のｎ型半導体層２の表面には、ｎオーミック電極５を形成してある。ｎオーミック電極５は、例えば、真空蒸着によりＶ／Ａｕ／Ａｌ／Ｎｉ／Ａｕを成膜し、リフトオフ法でパターニングを行い、窒素及び酸素の混合雰囲気中で約５００℃に加熱して形成することができる。ｎオーミック電極５は、ｎ型半導体層２との電気的接合を行う部分である。
【００３４】
基板１上には、発光用の半導体層（ＬＥＤ構造）のｎ型半導体層２と分離させて抵抗層としてのｎ型半導体層２を形成してある。抵抗層としてのｎ型半導体層２の表面には、ｎオーミック電極５を形成してある。ｎオーミック電極５の表面には、第２ボンディング電極６２を形成してある。抵抗層のｎ型半導体層２は、ｎオーミック電極５を介して第２ボンディング電極６２に電気的に接続してある。
【００３５】
抵抗層としてのｎ型半導体層２の表面に形成されたオーミック電極５と、発光用の半導体層（ＬＥＤ構造）のｎ型半導体層２の表面に形成されたオーミック電極５とは、配線層６３により接続されている。配線層６３は、適長離隔して平行に配置された配線層６３１、６３２、６３３を備える。
【００３６】
より具体的には、図１に示すように、抵抗層としてのｎ型半導体層２は、適宜の幅を有し、基板１の１辺側に沿って配置してある。そして、ｎ型半導体層２（抵抗層）の一方の端部近傍に第２ボンディング電極６２を形成してある。ｎ型半導体層２（抵抗層）の第２ボンディング電極６２からの離隔寸法が異なる複数の箇所それぞれに、ｎオーミック電極５を介してお互いに電気的に分離して配線層６３１、６３２、６３３を接続してある。
【００３７】
第１ボンディング電極６１、第２ボンディング電極６２、配線層６３（配線層６３１〜６３３を含む）は、例えば、真空蒸着でＴｉ／Ａｕを成膜することにより形成することができる。第１ボンディング電極６１、第２ボンディング電極６２の材質として、Ｔｉ／Ａｕを用いるので、機械的強度に優れボンディングがし易くなり、かつ剥がれにくくなる。なお、また、第１ボンディング電極６１、第２ボンディング電極６２の材質として、Ｎｉ／Ａｕなどの金属を用いることもできる。
【００３８】
ｎ型半導体層２、ｐ型半導体層３、電流拡散層４及び配線層６３などの側面及び上面であって、電気的に接続されていない部分は、保護膜７を成膜してある。保護膜７は、例えば、ＳｉＯ2 膜などである。
【００３９】
上述の構成により、半導体発光素子１００は、ＬＥＤのアノード側に第１ボンディング電極６１が接続され、ＬＥＤのカソード側には配線層６３を介して抵抗素子（抵抗層）の一端側が接続され、抵抗素子（抵抗層）の他端側には第２ボンディング電極６２が接続された回路構成を有する。
【００４０】
抵抗層としてのｎ型半導体層２は、所要の抵抗値に設定することができる。図３は抵抗層としてのｎ型半導体層２の抵抗値を設定する方法の一例を示す模式図である。図３において、矩形状の領域２０は、抵抗層の抵抗値を調整した後の調整痕であり、レーザ等により切断した切断箇所を表す。すなわち、図３の例では、配線層６３１、６３２、６３３のうち、配線層６３３だけを残して、他の配線層６３１、６３２をレーザで切断する。なお、レーザによる切断は、基板１が露出するまで行う。
【００４１】
図３に示すように、第２ボンディング６２までの離隔寸法が異なる箇所のいずれかの配線層を残して（図３の例では配線層６３３）、他の配線層（図３の例では、配線層６３１、６３２）を切断することにより、第２ボンディング６２と配線層６３３が接続された箇所との間の抵抗層の寸法を選択して、抵抗層の抵抗値を設定することができる。これにより、抵抗層の抵抗値を所要の値に設定することができ、半導体発光素子１００の製造段階で半導体発光素子（チップ、発光素子ともいう）１００内の抵抗値を調整することができ、半導体発光素子１００の明るさを所望の明るさに制御することができる。
【００４２】
また、１つの半導体発光素子１００内に発光用の半導体層と抵抗素子（抵抗層）とを含むので、発光用の半導体層に流れる電流を設定するための抵抗素子などの外部回路が不要になる。また、抵抗層は抵抗値を所要の値に設定することができるので、所望の明るさを、外部回路なしで得ることができる。
【００４３】
なお、図３の例では、配線層６３３を残して他の配線層６３１、６３２を切断する構成であったが、これに限定されるものではなく、例えば、配線層６３１を残して他の配線層６３２、６３３を切断する構成でもよく、あるいは配線層６３２を残して他の配線層６３１、６３３を切断する構成でもよい。また、切断せずに残す配線層の数は１つに限定されるものではなく、２つでもよい。また、配線層を切断しない構成とすることもできる。また、分離して設けた配線層６３１〜６３３の数は３個に限定されるものではなく、２個又は４個以上であってもよい。このように、いくつかの異なる形態とすることで、半導体発光素子１００の内部抵抗の抵抗値を所望の値に設定することが可能となる。
【００４４】
次に実施の形態１の半導体発光素子１００の製造方法について説明する。図４及び図５は実施の形態１の半導体発光素子１００の製造工程を示す説明図である。図４Ａに示すように、有機金属化学気相成長法（ＭＯ−ＣＶＤ法）により、基板（サファイア基板）１上に、最初に約４００℃でＡｌＮバッファ層(不図示)を成長させる。その後、約２μｍのアンドープＧａＮ層、約２μｍのｎ−ＧａＮ層及びｎ−ＡｌＧａＩｎＮクラッド層などからなるｎ型半導体層２、ＧａＮ／ＩｎＧａＮ−ＭＱＷ型の活性層（不図示）、さらに、ｐ−ＡｌＧａＩｎＮ層、約０．３μｍ程度のｐ−ＧａＮ層及びコンタクト層としてのｐ−ＩｎＧａＮ層などからなるｐ型半導体層３をこの順に形成したＬＥＤ構造を生成する。ＭＯ−ＣＶＤ装置から取り出した基板１に紫外線を照射しながら、約４００℃に加熱し、ｐ型半導体層３の活性化を行う。
【００４５】
図４Ｂに示すように、フォトリソグラフィとドライエッチングにより、フォトレジストをマスクとして、ｎオーミック電極５と接続するためのｎ型半導体層２（発光用の半導体層及び抵抗層を含む）を露出させる。なお、エッチングの深さは、例えば、５００ｎｍである。
【００４６】
図４Ｃに示すように、真空蒸着あるいはスパッタリング等の成膜法によりＩＴＯ膜（インジウム錫酸化膜）の透明の電流拡散層４を約４００ｎｍ成膜し、リフトオフ法によりパターニングする。これにより、半導体発光素子１００の発光面に電流拡散層４が形成される。
【００４７】
図４Ｄに示すように、真空蒸着によりＶ／Ａｕ／Ａｌ／Ｎｉ／Ａｕを成膜し、リフトオフ法でパターニングを行ってｎオーミック電極５を形成する。膜を残す部分、すなわち、ｎオーミック電極５を形成する部分は、発光用の半導体層及び抵抗層としてのｎ型半導体層２を露出した部分に設けるオーミック接合部である。パターニングの後、窒素及び酸素の混合雰囲気中でチューブ炉により約５００℃に加熱し、ｎオーミック電極５及び電流拡散層４のアニールを同時に行う。
【００４８】
図５Ｅに示すように、任意の幅寸法の抵抗層を形成するため、フォトリソグラフィ及びドライエッチングにより、抵抗層を形成する周辺のｎ型半導体層２を基板１が露出するまでエッチングを行う。
【００４９】
図５Ｆに示すように、真空蒸着でＴｉ／Ａｕを成膜し、リフトオフによりパターニングして第１ボンディング電極６１、第２ボンディング電極６２、配線層６３（配線層６３１〜６３３を含む）を形成する。
【００５０】
図５Ｇに示すように、プラズマＣＶＤにより、ＳｉＯ2 膜（保護膜）７を全面に成膜し、希釈フッ酸により発光素子１００の第１ボンディング電極６１、第２ボンディング電極６２を設ける部分のＳｉＯ2 膜７を除去する。これにより、１つのパッケージ（ＬＥＤチップ）内に１つのＬＥＤ構造と抵抗素子とを直列に接続した回路が形成されたＬＥＤウェハが完成する。
【００５１】
その後、ウェハプローバ等により半導体発光素子１００の特性の測定を行う。同時に、レーザ等により発光用の半導体層と抵抗層とを接続する配線層６３１〜６３３のいずれか１つを残して接続箇所を切断する。これにより、所望の抵抗値を有する半導体発光素子１００を得ることができる。
【００５２】
その後、レーザスクライビングにより素子（ＬＥＤチップ）分離を行い、半導体発光素子１００（ＬＥＤチップ）が完成し、パッケージへの組み立てを行う。
【００５３】
なお、レーザで配線層６３１〜６３３を切断するタイミングは、素子分離前に限定されるものではなく、素子分離後でも可能である。
【００５４】
実施の形態１の半導体発光素子（ＬＥＤチップ）１００は、ＬＥＤチップ内に抵抗素子を備えているため、半導体発光素子１００の外部回路として抵抗を実装する必要がない。さらにレーザ等で抵抗層を切断（加工）することにより、ＬＥＤチップ内の抵抗素子の抵抗値を製造工程の途中で可変することができるので、製造工程の最終段階でＬＥＤチップ内の抵抗値を調整することができる。その結果、半導体発光素子（ＬＥＤチップ）１００単体で所望の明るさに制御することができる。例えば、上述のように、実施の形態１では、３つの配線層６３１〜６３３を形成してあるので、配線層を切断しない場合、２つの配線層を切断する場合、１つの配線層だけを切断する場合などで、それぞれ異なった抵抗値を得ることができ、所望の抵抗値に設定することができる。これにより、半導体発光素子１００に外部から所定の電圧を印加するだけで所望の明るさを得ることが可能となる。
【００５５】
（実施の形態２）
実施の形態１では、抵抗層としてｎ型半導体層２を用いる構成であったが、抵抗層はｎ型半導体層２に限定されるものではなく、例えば、導電層であってもよい。例えば、導電層として電流拡散層４を用いることができる。以下、抵抗層として電流拡散層４を用いる構成について説明する。
【００５６】
図６は実施の形態２の半導体発光素子１２０の平面構造の一例を示す模式図であり、図７は実施の形態２の半導体発光素子１２０の断面構造の一例を示す断面図である。図７は図６のＶＩＩ−ＶＩＩ線における断面図を表す。なお、実施の形態１と同様の箇所は同一符号を付して説明を簡略化している。
【００５７】
図６及び図７に示すように、半導体発光素子１２０は、矩形状の基板１上に発光用のｎ型半導体層２、活性層（不図示）及びｐ型半導体層３を積層した半導体層（ＬＥＤ構造）を形成してある。
【００５８】
半導体層（ＬＥＤ構造）のｐ型半導体層３の表面には、電流拡散層４を形成してある。電流拡散層４の表面には第１ボンディング電極６１を形成してあり、ｐ型半導体層３は、電流拡散層４を介して第１ボンディング電極６１に電気的に接続してある。
【００５９】
基板１の表面及び半導体層（ＬＥＤ構造）のｎ型半導体層２の表面には、抵抗層としての電流拡散層４を形成してある。また、電流拡散層４は、ｎ型半導体層２の表面に形成されたｎオーミック電極５、配線層６３を介してｎ型半導体層２に接続してある。電流拡散層４は、適長離隔して平行に配置された接続部としての電流拡散層４１、４２、４３を備える。
【００６０】
より具体的には、図６に示すように、抵抗層としての電流拡散層４は、適宜の幅を有し、基板１の１辺側に沿って配置してある。そして、電流拡散層４（抵抗層）の一方の端部近傍に第２ボンディング電極６２を形成してある。電流拡散層４（抵抗層）の第２ボンディング電極６２からの離隔寸法が異なる複数の箇所において、接続部としての電流拡散層４１、４２、４３を配線層６３に接続してある。
【００６１】
上述の構成により、半導体発光素子１２０は、ＬＥＤのアノード側に第１ボンディング電極６１が接続され、ＬＥＤのカソード側には配線層６３を介して抵抗素子（抵抗層）の一端側が接続され、抵抗素子（抵抗層）の他端側には第２ボンディング電極６２が接続された回路構成を有する。
【００６２】
抵抗層としての電流拡散層４は、所要の抵抗値に設定することができる。すなわち、実施の形態１の図３に例示する方法と同様の方法により、電流拡散層４１、４２、４３のうち、電流拡散層４３だけを残して、他の電流拡散層４１、４２をレーザで基板１が露出するまで切断する。半導体発光素子１２０は、実施の形態１と同様に、抵抗層の抵抗値を調整した後の調整痕として切断した領域２０を有することになる。
【００６３】
図６の例示において、例えば、第２ボンディング６２までの離隔寸法が異なる箇所のいずれかの電流拡散層を残して（図６の例では、例えば、電流拡散層４３）、他の電流拡散層（図６の例では、電流拡散層４１、４２）を切断することにより、第２ボンディング６２と電流拡散層４３との間の抵抗層の寸法を選択して、抵抗層の抵抗値を設定することができる。これにより、抵抗層の抵抗値を所要の値に設定することができ、半導体発光素子１２０の製造段階で半導体発光素子（チップ、発光素子ともいう）１２０内の抵抗値を調整することができ、半導体発光素子１２０の明るさを所望の明るさに制御することができる。
【００６４】
なお、図６の例において、電流拡散層４３を残して他の電流拡散層４１、４２を切断する構成であったが、これに限定されるものではなく、例えば、電流拡散層４１を残して他の電流拡散層４２、４３を切断する構成でもよく、あるいは電流拡散層４２を残して他の電流拡散層４１、４３を切断する構成でもよい。また、切断せずに残す電流拡散層の数は１つに限定されるものではなく、２つでもよい。また、電流拡散層４１〜４３を切断しない構成とすることもできる。また、分離して設けた電流拡散層４１〜４３の数は３個に限定されるものではなく、２個又は４個以上であってもよい。このように、いくつかの異なる形態とすることで、半導体発光素子１２０の内部抵抗の抵抗値を所望の値に設定することが可能となる。
【００６５】
次に実施の形態２の半導体発光素子１２０の製造方法について説明する。図８及び図９は実施の形態２の半導体発光素子１２０の製造工程を示す説明図である。図８Ａに示すように、有機金属化学気相成長法（ＭＯ−ＣＶＤ法）により、基板（サファイア基板）１上に、最初に約４００℃でＡｌＮバッファ層(不図示)を成長させる。その後、約２μｍのアンドープＧａＮ層、約２μｍのｎ−ＧａＮ層及びｎ−ＡｌＧａＩｎＮクラッド層などからなるｎ型半導体層２、ＧａＮ／ＩｎＧａＮ−ＭＱＷ型の活性層（不図示）、さらに、ｐ−ＡｌＧａＩｎＮ層、約０．３μｍ程度のｐ−ＧａＮ層及びコンタクト層としてのｐ−ＩｎＧａＮ層などからなるｐ型半導体層３をこの順に形成したＬＥＤ構造を生成する。ＭＯ−ＣＶＤ装置から取り出した基板１に紫外線を照射しながら、約４００℃に加熱し、ｐ型半導体層３の活性化を行う。
【００６６】
図８Ｂに示すように、フォトリソグラフィとドライエッチングにより、フォトレジストをマスクとして、発光用の半導体層を形成する箇所（領域）以外の部分のｎ型半導体層２、及びｎオーミック電極５と接続するためのｎ型半導体層２（発光用の半導体層）を露出させる。なお、エッチングの深さは、例えば、５００ｎｍである。
【００６７】
図８Ｃに示すように、フォトリソグラフィとドライエッチングにより、フォトレジストをマスクとして、発光用の半導体層を形成する箇所（領域）以外の部分を基板１が露出するまでエッチングを行う。
【００６８】
図８Ｄに示すように、真空蒸着あるいはスパッタリング等の成膜法によりＩＴＯ膜（インジウム錫酸化膜）の透明の電流拡散層４を約４００ｎｍ成膜し、リフトオフ法によりパターニングする。これにより、発光用の半導体層の発光面、抵抗層（抵抗素子）を形成する領域、抵抗層と発光用のｎ型半導体層との接続部分、第１及び第２ボンディング電極６１、６２の形成箇所（領域）にＩＴＯ膜が形成される。
【００６９】
図９Ｅに示すように、真空蒸着によりＶ／Ａｕ／Ａｌ／Ｎｉ／Ａｕを成膜し、リフトオフ法でパターニングを行ってｎオーミック電極５を形成する。膜を残す部分、すなわち、ｎオーミック電極５を形成する部分は、発光用の半導体層のｎ型半導体層２を露出した部分に設けるオーミック接合部である。パターニングの後、窒素及び酸素の混合雰囲気中でチューブ炉により約５００℃に加熱し、ｎオーミック電極５及び電流拡散層４のアニールを同時に行う。
【００７０】
図９Ｆに示すように、真空蒸着でＴｉ／Ａｕを成膜し、リフトオフによりパターニングして第１ボンディング電極６１、第２ボンディング電極６２、配線層６３を形成する。
【００７１】
図９Ｇに示すように、プラズマＣＶＤにより、ＳｉＯ2 膜（保護膜）７を全面に成膜し、希釈フッ酸により発光素子１２０の第１ボンディング電極６１、第２ボンディング電極６２を設ける部分のＳｉＯ2 膜７を除去する。これにより、１つのパッケージ（ＬＥＤチップ）内に１つのＬＥＤ構造と抵抗素子とを直列に接続した回路が形成されたＬＥＤウェハが完成する。
【００７２】
その後、ウェハプローバ等により半導体発光素子１２０の特性の測定を行う。同時に、レーザ等により発光用の半導体層と抵抗層とを接続する電流拡散層４１〜４３のいずれか１つを残して接続箇所を切断する。これにより、所望の抵抗値を有する半導体発光素子１２０を得ることができる。
【００７３】
その後、レーザスクライビングにより素子（ＬＥＤチップ）分離を行い、半導体発光素子１２０（ＬＥＤチップ）が完成し、パッケージへの組み立てを行う。
【００７４】
なお、レーザで電流拡散層４１〜４３を切断するタイミングは、素子分離前に限定されるものではなく、素子分離後でも可能である。
【００７５】
上述の例では、抵抗層として電流拡散層４を用いる構成であるが、抵抗層に用いる材料（材質）は電流拡散層４に限定されない。例えば、抵抗層として他の酸化物、金属又はこれらの混合物などの導電層を用いることもできる。
【００７６】
実施の形態１と同様、実施の形態２の半導体発光素子（ＬＥＤチップ）１２０は、ＬＥＤチップ内に抵抗素子を備えているため、半導体発光素子１２０の外部回路として抵抗を実装する必要がない。さらにレーザ等で抵抗層を切断（加工）することにより、ＬＥＤチップ内の抵抗素子の抵抗値を製造工程の途中で可変することができるので、製造工程の最終段階でＬＥＤチップ内の抵抗値を調整することができる。その結果、半導体発光素子（ＬＥＤチップ）１２０単体で所望の明るさに制御することができる。例えば、上述のように、実施の形態２では、３つの電流拡散層４１〜４３を形成してあるので、電流拡散層を切断しない場合、２つの電流拡散層を切断する場合、１つの電流拡散層だけを切断する場合などで、それぞれ異なった抵抗値を得ることができ、所望の抵抗値に設定することができる。これにより、半導体発光素子１２０に外部から所定の電圧を印加するだけで所望の明るさを得ることが可能となる。
【００７７】
（実施の形態３）
実施の形態１、２では、抵抗層と発光用の半導体層のｎ型半導体層２との接続部分（配線層又は電流拡散層など）を切断する構成であったが、抵抗層の抵抗値の設定方法は、これに限定されるものではない。例えば、抵抗層の領域の一部を切除することにより電流が流れる領域の長さ及び断面積を調整することができる。
【００７８】
図１０は実施の形態３の半導体発光素子１４０の平面構造の一例を示す模式図であり、図１１は実施の形態３の半導体発光素子１４０の断面構造の一例を示す断面図である。図１１は図１０のＸＩ−ＸＩ線における断面図を表す。なお、実施の形態１と同様の箇所は同一符号を付して説明を簡略化している。
【００７９】
図１０及び図１１に示すように、半導体発光素子１４０は、矩形状の基板１上に発光用のｎ型半導体層２、活性層（不図示）及びｐ型半導体層３を積層した半導体層（ＬＥＤ構造）を形成してある。
【００８０】
半導体層（ＬＥＤ構造）のｐ型半導体層３の表面には、電流拡散層４を形成してある。電流拡散層４の表面には第１ボンディング電極６１を形成してあり、ｐ型半導体層３は、電流拡散層４を介して第１ボンディング電極６１に電気的に接続してある。
【００８１】
半導体層（ＬＥＤ構造）のｎ型半導体層２の表面には、後述の配線層６３に接続するためのｎオーミック電極５を形成してある。
【００８２】
基板１上には、発光用の半導体層（ＬＥＤ構造）のｎ型半導体層２と分離させて抵抗層としてのｎ型半導体層２を形成してある。
【００８３】
より具体的には、図１０に示すように、抵抗層としてのｎ型半導体層２は、適宜の幅を有し、基板１の１辺側に沿って配置してある。そして、ｎ型半導体層２（抵抗層）の一方の端部近傍に第２ボンディング電極６２を形成してある。ｎ型半導体層２（抵抗層）の他方の端部近傍は、配線層６３を介して発光用の半導体層のｎ型半導体層２に接続してある。
【００８４】
上述の構成により、半導体発光素子１４０は、ＬＥＤのアノード側に第１ボンディング電極６１が接続され、ＬＥＤのカソード側には配線層６３を介して抵抗素子（抵抗層）の一端側が接続され、抵抗素子（抵抗層）の他端側には第２ボンディング電極６２が接続された回路構成を有する。
【００８５】
抵抗層としてのｎ型半導体層２は、所要の抵抗値に設定することができる。図１２は抵抗層としてのｎ型半導体層２の抵抗値を設定する方法の一例を示す模式図である。図１２において、平面視で略Ｌ字状の領域２０は、抵抗層の抵抗値を調整した後の調整痕であり、レーザ等により切除した切除箇所を表す。すなわち、図１２の例では、第２ボンディング電極６２から配線層６３との接続部分の方向に沿って長さ方向とし、長さ方向と垂直な方向を幅方向とした場合、抵抗層としてのｎ型半導体層２の一部を幅方向に沿って切除し、途中で長さ方向に沿って切除する。なお、ｎ型半導体層２（抵抗層）の切除は、基板１が露出するまで行う。これにより、ｎ型半導体層２（抵抗層）の長さ及び断面積を調整して、抵抗層の抵抗値を広範囲に設定することができるとともにさらに所要の値に微調整しつつ設定することができる。抵抗層の抵抗値を所要の値に設定することができ、半導体発光素子１４０の製造段階で半導体発光素子１４０（チップ、発光素子ともいう）内の抵抗値を調整することができ、半導体発光素子１４０の明るさを所望の明るさに制御することができる。
【００８６】
なお、図１２の例では、切除する領域２０は、平面視でＬ字状をなすが、切除する領域の形状はＬ字状に限定されるものではない。所望の抵抗値に応じて任意の形状の領域を切除することができる。
【００８７】
次に実施の形態３の半導体発光素子１４０の製造方法について説明する。図１３及び図１４は実施の形態３の半導体発光素子１４０の製造工程を示す説明図である。図１３Ａに示すように、有機金属化学気相成長法（ＭＯ−ＣＶＤ法）により、基板（サファイア基板）１上に、最初に約４００℃でＡｌＮバッファ層(不図示)を成長させる。その後、約２μｍのアンドープＧａＮ層、約２μｍのｎ−ＧａＮ層及びｎ−ＡｌＧａＩｎＮクラッド層などからなるｎ型半導体層２、ＧａＮ／ＩｎＧａＮ−ＭＱＷ型の活性層（不図示）、さらに、ｐ−ＡｌＧａＩｎＮ層、約０．３μｍ程度のｐ−ＧａＮ層及びコンタクト層としてのｐ−ＩｎＧａＮ層などからなるｐ型半導体層３をこの順に形成したＬＥＤ構造を生成する。ＭＯ−ＣＶＤ装置から取り出した基板１に紫外線を照射しながら、約４００℃に加熱し、ｐ型半導体層３の活性化を行う。
【００８８】
図１３Ｂに示すように、フォトリソグラフィとドライエッチングにより、フォトレジストをマスクとして、ｎオーミック電極５と接続するためのｎ型半導体層２（発光用の半導体層及び抵抗層を含む）を露出させる。なお、エッチングの深さは、例えば、５００ｎｍである。
【００８９】
図１３Ｃに示すように、真空蒸着あるいはスパッタリング等の成膜法によりＩＴＯ膜（インジウム錫酸化膜）の透明の電流拡散層４を約４００ｎｍ成膜し、リフトオフ法によりパターニングする。これにより、半導体発光素子１４０の発光面に電流拡散層４が形成される。
【００９０】
図１３Ｄに示すように、真空蒸着によりＶ／Ａｕ／Ａｌ／Ｎｉ／Ａｕを成膜し、リフトオフ法でパターニングを行ってｎオーミック電極５を形成する。膜を残す部分、すなわち、ｎオーミック電極５を形成する部分は、発光用の半導体層及び抵抗層としてのｎ型半導体層２を露出した部分に設けるオーミック接合部である。パターニングの後、窒素及び酸素の混合雰囲気中でチューブ炉により約５００℃に加熱し、ｎオーミック電極５及び電流拡散層４のアニールを同時に行う。
【００９１】
図１４Ｅに示すように、任意の幅寸法の抵抗層を形成するため、フォトリソグラフィ及びドライエッチングにより、抵抗層を形成する周辺のｎ型半導体層２を基板１が露出するまでエッチングを行う。
【００９２】
図１４Ｆに示すように、真空蒸着でＴｉ／Ａｕを成膜し、リフトオフによりパターニングして第１ボンディング電極６１、第２ボンディング電極６２、配線層６３を形成する。
【００９３】
図１４Ｇに示すように、プラズマＣＶＤにより、ＳｉＯ2 膜（保護膜）７を全面に成膜し、希釈フッ酸により発光素子１４０の第１ボンディング電極６１、第２ボンディング電極６２を設ける部分のＳｉＯ2 膜７を除去する。これにより、１つのパッケージ（ＬＥＤチップ）内に１つのＬＥＤ構造と抵抗素子とを直列に接続した回路が形成されたＬＥＤウェハが完成する。
【００９４】
その後、ウェハプローバ等により半導体発光素子１４０の特性の測定を行う。同時に、例えば、図１２に例示するように、レーザ等により抵抗層としてのｎ型半導体層２の一部を切除することにより、ｎ型半導体層２（抵抗層）の長さ及び断面積を調整する。これにより、所望の抵抗値を有する半導体発光素子１４０を得ることができる。
【００９５】
その後、レーザスクライビングにより素子（ＬＥＤチップ）分離を行い、半導体発光素子１４０（ＬＥＤチップ）が完成し、パッケージへの組み立てを行う。
【００９６】
なお、レーザでｎ型半導体層２（抵抗層）の一部を切除するタイミングは、素子分離前に限定されるものではなく、素子分離後でも可能である。
【００９７】
実施の形態３の半導体発光素子（ＬＥＤチップ）１４０は、ＬＥＤチップ内に抵抗素子を備えているため、半導体発光素子１４０の外部回路として抵抗を実装する必要がない。さらにレーザ等で抵抗層の一部を切除（加工）することにより、ＬＥＤチップ内の抵抗素子の抵抗値を製造工程の途中で可変することができるので、製造工程の最終段階でＬＥＤチップ内の抵抗値を調整することができる。その結果、半導体発光素子（ＬＥＤチップ）１４０単体で所望の明るさに制御することができる。特に実施の形態３では、抵抗層の長さ及び断面積を連続的に可変することができるので、広範囲に亘って抵抗値を設定することができるとともに、抵抗値の微調整も可能となる。これにより、半導体発光素子１４０に外部から所定の電圧を印加するだけで所望の明るさを得ることが可能となる。
【００９８】
（実施の形態４）
実施の形態３では、抵抗層としてｎ型半導体層２を用いる構成であったが、抵抗層はｎ型半導体層２に限定されるものではなく、例えば、導電層であってもよい。例えば、導電層として電流拡散層４を用いることができる。以下、抵抗層として電流拡散層４を用いる構成について説明する。
【００９９】
図１５は実施の形態４の半導体発光素子１６０の平面構造の一例を示す模式図であり、図１６は実施の形態４の半導体発光素子１６０の断面構造の一例を示す断面図である。図１６は図１５のＸＶＩ−ＸＶＩ線における断面図を表す。なお、実施の形態３と同様の箇所は同一符号を付して説明を簡略化している。
【０１００】
図１５及び図１６に示すように、半導体発光素子１６０は、矩形状の基板１上に発光用のｎ型半導体層２、活性層（不図示）及びｐ型半導体層３を積層した半導体層（ＬＥＤ構造）を形成してある。
【０１０１】
半導体層（ＬＥＤ構造）のｐ型半導体層３の表面には、電流拡散層４を形成してある。電流拡散層４の表面には第１ボンディング電極６１を形成してあり、ｐ型半導体層３は、電流拡散層４を介して第１ボンディング電極６１に電気的に接続してある。
【０１０２】
半導体層（ＬＥＤ構造）のｎ型半導体層２の表面には、後述の配線層６３に接続するためのｎオーミック電極５を形成してある。
【０１０３】
基板１上には、発光用の半導体層（ＬＥＤ構造）のｎ型半導体層２と分離させて抵抗層としての電流拡散層４を形成してある。
【０１０４】
より具体的には、図１５に示すように、抵抗層としての電流拡散層４は、適宜の幅を有し、基板１の１辺側に沿って配置してある。そして、電流拡散層４の一方の端部近傍に第２ボンディング電極６２を形成してある。電流拡散層４の他方の端部近傍は、配線層６３を介して発光用の半導体層のｎ型半導体層２に接続してある。
【０１０５】
上述の構成により、半導体発光素子１６０は、ＬＥＤのアノード側に第１ボンディング電極６１が接続され、ＬＥＤのカソード側には配線層６３を介して抵抗素子（抵抗層）の一端側が接続され、抵抗素子（抵抗層）の他端側には第２ボンディング電極６２が接続された回路構成を有する。
【０１０６】
抵抗層としての電流拡散層４は、図１２に例示した方法と同様の方法により所要の抵抗値に設定することができる。すなわち、図１２の例の抵抗層としてのｎ型半導体層２を、電流拡散層４と読み替えればよい。これにより、電流拡散層４の長さ及び断面積を調整して、抵抗層の抵抗値を広範囲に設定することができるとともにさらに所要の値に微調整しつつ設定することができる。そして、抵抗層の抵抗値を所要の値に設定することができ、半導体発光素子１６０の製造段階で半導体発光素子１６０（チップ、発光素子ともいう）内の抵抗値を調整することができ、半導体発光素子１６０の明るさを所望の明るさに制御することができる。
【０１０７】
なお、実施の形態４においても、切除する領域の形状は、Ｌ字状に限定されるものではない。所望の抵抗値に応じて任意の形状の領域を切除することができる。
【０１０８】
次に実施の形態４の半導体発光素子１６０の製造方法について説明する。図１７及び図１８は実施の形態４の半導体発光素子１６０の製造工程を示す説明図である。図１７Ａに示すように、有機金属化学気相成長法（ＭＯ−ＣＶＤ法）により、基板（サファイア基板）１上に、最初に約４００℃でＡｌＮバッファ層(不図示)を成長させる。その後、約２μｍのアンドープＧａＮ層、約２μｍのｎ−ＧａＮ層及びｎ−ＡｌＧａＩｎＮクラッド層などからなるｎ型半導体層２、ＧａＮ／ＩｎＧａＮ−ＭＱＷ型の活性層（不図示）、さらに、ｐ−ＡｌＧａＩｎＮ層、約０．３μｍ程度のｐ−ＧａＮ層及びコンタクト層としてのｐ−ＩｎＧａＮ層などからなるｐ型半導体層３をこの順に形成したＬＥＤ構造を生成する。ＭＯ−ＣＶＤ装置から取り出した基板１に紫外線を照射しながら、約４００℃に加熱し、ｐ型半導体層３の活性化を行う。
【０１０９】
図１７Ｂに示すように、フォトリソグラフィとドライエッチングにより、フォトレジストをマスクとして、発光用の半導体層を形成する箇所（領域）以外の部分のｎ型半導体層２、及びｎオーミック電極５と接続するためのｎ型半導体層２（発光用の半導体層）を露出させる。なお、エッチングの深さは、例えば、５００ｎｍである。
【０１１０】
図１７Ｃに示すように、フォトリソグラフィとドライエッチングにより、フォトレジストをマスクとして、発光用の半導体層を形成する箇所（領域）以外の部分を基板１が露出するまでエッチングを行う。
【０１１１】
図１７Ｄに示すように、真空蒸着あるいはスパッタリング等の成膜法によりＩＴＯ膜（インジウム錫酸化膜）の透明の電流拡散層４を約４００ｎｍ成膜し、リフトオフ法によりパターニングする。これにより、発光用の半導体層の発光面、抵抗層（抵抗素子）を形成する領域、抵抗層と発光用のｎ型半導体層との接続部分、第１及び第２ボンディング電極６１、６２の形成箇所（領域）にＩＴＯ膜が形成される。
【０１１２】
図１８Ｅに示すように、真空蒸着によりＶ／Ａｕ／Ａｌ／Ｎｉ／Ａｕを成膜し、リフトオフ法でパターニングを行ってｎオーミック電極５を形成する。膜を残す部分、すなわち、ｎオーミック電極５を形成する部分は、発光用の半導体層のｎ型半導体層２を露出した部分に設けるオーミック接合部である。パターニングの後、窒素及び酸素の混合雰囲気中でチューブ炉により約５００℃に加熱し、ｎオーミック電極５及び電流拡散層４のアニールを同時に行う。
【０１１３】
図１８Ｆに示すように、真空蒸着でＴｉ／Ａｕを成膜し、リフトオフによりパターニングして第１ボンディング電極６１、第２ボンディング電極６２、配線層６３を形成する。
【０１１４】
図１８Ｇに示すように、プラズマＣＶＤにより、ＳｉＯ2 膜（保護膜）７を全面に成膜し、希釈フッ酸により発光素子１６０の第１ボンディング電極６１、第２ボンディング電極６２を設ける部分のＳｉＯ2 膜７を除去する。これにより、１つのパッケージ（ＬＥＤチップ）内に１つのＬＥＤ構造と抵抗素子とを直列に接続した回路が形成されたＬＥＤウェハが完成する。
【０１１５】
その後、ウェハプローバ等により半導体発光素子１６０の特性の測定を行う。同時に、例えば、図１２に例示するように、レーザ等により抵抗層としての電流拡散層４の一部を切除することにより、電流拡散層４の長さ及び断面積を調整する。これにより、所望の抵抗値を有する半導体発光素子１６０を得ることができる。
【０１１６】
その後、レーザスクライビングにより素子（ＬＥＤチップ）分離を行い、半導体発光素子１６０（ＬＥＤチップ）が完成し、パッケージへの組み立てを行う。
【０１１７】
なお、レーザで電流拡散層４の一部を切除するタイミングは、素子分離前に限定されるものではなく、素子分離後でも可能である。
【０１１８】
実施の形態３と同様に、実施の形態４の半導体発光素子（ＬＥＤチップ）１６０は、ＬＥＤチップ内に抵抗素子を備えているため、半導体発光素子１６０の外部回路として抵抗を実装する必要がない。さらにレーザ等で抵抗層の一部を切除（加工）することにより、ＬＥＤチップ内の抵抗素子の抵抗値を製造工程の途中で可変することができるので、製造工程の最終段階でＬＥＤチップ内の抵抗値を調整することができる。その結果、半導体発光素子（ＬＥＤチップ）１６０単体で所望の明るさに制御することができる。特に実施の形態４では、抵抗層の長さ及び断面積を連続的に可変することができるので、広範囲に亘って抵抗値を設定することができるとともに、抵抗値の微調整も可能となる。これにより、半導体発光素子１６０に外部から所定の電圧を印加するだけで所望の明るさを得ることが可能となる。
【０１１９】
上述の実施の形態１〜４では、ＬＥＤのアノード側に第１ボンディング電極６１が接続され、ＬＥＤのカソード側には抵抗素子（抵抗層）の一端側が接続され、抵抗素子（抵抗層）の他端側には第２ボンディング電極６２が接続された回路構成を有するが、これに限定されるものではない。例えば、ＬＥＤのカソード側に第１ボンディング電極６１が接続され、ＬＥＤのアノード側には抵抗素子（抵抗層）の一端側が接続され、抵抗素子（抵抗層）の他端側には第２ボンディング電極６２が接続された回路構成とすることもできる。
【０１２０】
（実施の形態５）
実施の形態１〜４では、ＧａＮ系の半導体層を用いる構成であったが、これに限定されるものではなく、例えば、ＡｌＧａＩｎＰなどの半導体層を用いることもできる。これにより、ＬＥＤチップの発光色を青色系だけではなく、赤色〜黄色系の発光色とすることができる。
【０１２１】
図１９は実施の形態５の半導体発光素子１８０の平面構造の一例を示す模式図であり、図２０は実施の形態５の半導体発光素子１８０の断面構造の一例を示す断面図である。図２０は図１９のＸＸ−ＸＸ線における断面図を表す。
【０１２２】
図１９及び図２０に示すように、半導体発光素子１８０は、矩形状のサファイア基板１（以下「基板」という）上に発光用のｎ型半導体層２、不図示の発光層（活性層）及びｐ型半導体層３を積層した半導体層（ＬＥＤ構造）を形成してある。
【０１２３】
図２０に示すように、基板１上に、ｐオーミック電極層９、ｐ型半導体層３、発光層（不図示）、ｎ型半導体層２がこの順に積層してある。ｐ型半導体層３は、コンタクト層としてのｐ−ＧａＰ層、厚みが約０．３μｍのｐ−ＡｌＧａＩｎＰクラッド層がこの順に積層してある。発光層は、厚みが約０．５μｍのＡｌＧａＩｎＰ層である。また、ｎ型半導体層２は、厚みが約２μｍのーＡｌＧａＩｎＰクラッド層である。これにより、化合物半導体層を形成して、発光素子用の半導体層としてのＬＥＤ構造をなしている。
【０１２４】
ｎ型半導体層２の表面には第１ボンディング電極８１を形成してある。また、ｐ型半導体層３から離隔して基板１上には、電流拡散層４を形成してある。なお、第１ボンディング電極８１の形状は、図１９に例示の形状に限定されない。ｎ型半導体層２の全面を通じて電流が流れるような形状であれば、どのような形状であってもよい。
【０１２５】
より具体的には、図１９に示すように、抵抗層としての電流拡散層４は、適宜の幅を有し、基板１の１辺側に沿って配置してある。そして、電流拡散層４の一方の端部近傍に第２ボンディング電極８２を形成してある。電流拡散層４の他方の端部近傍は、ｐオーミック電極層９を介して発光用の半導体層のｐ型半導体層３に接続してある。
【０１２６】
上述の構成により、半導体発光素子１８０は、ＬＥＤのカソード側に第１ボンディング電極８１が接続され、ＬＥＤのアノード側にはｐオーミック電極層９を介して抵抗素子（抵抗層）の一端側が接続され、抵抗素子（抵抗層）の他端側には第２ボンディング電極８２が接続された回路構成を有する。
【０１２７】
抵抗層としての電流拡散層４は、図１２に例示した方法と同様の方法により所要の抵抗値に設定することができる。すなわち、図１２の例の抵抗層としてのｎ型半導体層２を、電流拡散層４と読み替えればよい。これにより、電流拡散層４の長さ及び断面積を調整して、抵抗層の抵抗値を広範囲に設定することができるとともにさらに所要の値に微調整しつつ設定することができる。そして、抵抗層の抵抗値を所要の値に設定することができ、半導体発光素子１８０の製造段階で半導体発光素子１８０（チップ、発光素子ともいう）内の抵抗値を調整することができ、半導体発光素子１８０の明るさを所望の明るさに制御することができる。
【０１２８】
次に実施の形態５の半導体発光素子１８０の製造方法について説明する。図２１及び図２２は実施の形態５の半導体発光素子１８０の製造工程を示す説明図である。図２１Ａに示すように、有機金属化学気相成長法（ＭＯ−ＣＶＤ法）により、ｎ型ＧａＡｓ基板１１上に、エッチングストップ層としてＡｌＧａＩｎＰバッファ層、ｎ型半導体層２としての約２μｍのｎ−ＡｌＧａＩｎＰ層、約０．５μｍのＡｌＧａＩｎＰ発光層（不図示）、ｐ型半導体層３としての約０．３μｍのｐ−ＡｌＧａＩｎＰクラッド層及びコンタクト層であるｐ−ＧａＰ層をこの順に形成したＬＥＤ構造を生成する。
【０１２９】
図２１Ｂに示すように、ｐオーミック電極層としてＡｕＺｎを真空蒸着により成膜し、リフトオフ法でパターニングを行う。次に反射膜としてＡｌ、反応防止膜としてのＴｉ、接着層としてＡｕＳｎを蒸着し、リフトオフ法でパターニングを行う。
【０１３０】
図２１Ｃに示すように、予めパターニングされたＴｉ、Ａｕを蒸着してサファイア基板１とｐオーミック電極層９を作成したＡｌＧａＩｎＰエピウェハとを真空中で加圧しながら、約３００℃で接合する。
【０１３１】
図２１Ｄに示すように、エッチング液（例えば、アンモニア／過酸化水素混合液など）を用いてＧａＡｓをエッチングしてＧａＡｓ基板１１を剥離する。その後、別のエッチング液（例えば、塩酸／過酸化水素混合液など）を用いてＡｌＧａＩｎＰバッファ層であるエッチングストップ層を剥離する。
【０１３２】
図２２Ｅに示すように、フォトリソグラフィ及びウエットエッチング（例えば、塩酸／過酸化水素混合液などを用いる）により、フォトレジストをマスクとして、発光用の半導体層を形成する領域以外の領域をサファイア基板１が露出するまでエッチングする。
【０１３３】
図２２Ｆに示すように、真空蒸着あるいはスパッタリング等の成膜法によりＩＴＯ膜（インジウム錫酸化膜）の透明の電流拡散層４を成膜し、リフトオフ法によりパターニングする。これにより、抵抗層（抵抗素子）を形成する領域、第２ボンディング電極８２の形成箇所（領域）にＩＴＯ膜が形成される。
【０１３４】
図２２Ｇに示すように、ＡｕＧｅを真空蒸着により成膜し、リフトオフ法でパターニングを行うことにより第１ボンディング電極８１を形成する。この後、窒素雰囲気中でチューブ炉により約４５０℃に加熱して第１ボンディング電極８１のアニールを行う。
【０１３５】
図２２Ｈに示すように、プラズマＣＶＤにより、ＳｉＯ2 膜（保護膜）７を全面に成膜し、希釈フッ酸により発光素子１８０の第１ボンディング電極８１、第２ボンディング電極８２を設ける部分のＳｉＯ2 膜７を除去する。これにより、１つのパッケージ（ＬＥＤチップ）内に１つのＬＥＤ構造と抵抗素子とを直列に接続した回路が形成されたＬＥＤウェハが完成する。
【０１３６】
その後、ウェハプローバ等により半導体発光素子１８０の特性の測定を行う。同時に、例えば、図１２に例示するように、レーザ等により抵抗層としての電流拡散層４の一部を切除することにより、電流拡散層４の長さ及び断面積を調整する。これにより、所望の抵抗値を有する半導体発光素子１８０を得ることができる。
【０１３７】
その後、レーザスクライビングにより素子（ＬＥＤチップ）分離を行い、半導体発光素子１８０（ＬＥＤチップ）が完成し、パッケージへの組み立てを行う。
【０１３８】
なお、レーザで電流拡散層４の一部を切除するタイミングは、素子分離前に限定されるものではなく、素子分離後でも可能である。
【０１３９】
実施の形態５の半導体発光素子（ＬＥＤチップ）１８０は、ＬＥＤチップ内に抵抗素子を備えているため、半導体発光素子１８０の外部回路として抵抗を実装する必要がない。さらにレーザ等で抵抗層の一部を切除（加工）することにより、ＬＥＤチップ内の抵抗素子の抵抗値を製造工程の途中で可変することができるので、製造工程の最終段階でＬＥＤチップ内の抵抗値を調整することができる。その結果、半導体発光素子（ＬＥＤチップ）１８０単体で所望の明るさに制御することができる。特に実施の形態５では、抵抗層の長さ及び断面積を連続的に可変することができるので、広範囲に亘って抵抗値を設定することができるとともに、抵抗値の微調整も可能となる。これにより、半導体発光素子１８０に外部から所定の電圧を印加するだけで所望の明るさを得ることが可能となる。
【０１４０】
図２３は本実施の形態の発光装置２００の構成の一例を示す模式図である。発光装置２００は、発光ダイオードであって上述の半導体発光素子１００、１２０、１４０、１６０、１８０のいずれかと、当該半導体発光素子のいずれかを収容する収容部を備える。以下、半導体発光素子１００を用いる場合について説明するが、他の半導体素子も同様である。
【０１４１】
図２３に示すように、発光装置（発光ダイオード）２００は、リードフレーム２０１及び２０２を備え、リードフレーム２０１の一端部には収容部としての凹部２０１ａが設けられている。凹部２０１ａの底部には、半導体発光素子（ＬＥＤチップ）１００がダイボンディングにより接着固定されている。
【０１４２】
ＬＥＤチップ１００の一方のボンディング電極は、ワイヤ２０４によりリードフレーム２０１とワイヤボンディングされ、他方のボンディング電極はワイヤ２０４によりリードフレーム２０２とワイヤボンディングされている。凹部２０１ａ内には、透光性の樹脂が充填されることによって、ＬＥＤチップ１００を覆う被覆部２０３を形成している。なお、被覆部２０３内にＬＥＤチップ１００の発光色に応じた蛍光体２０５を含有させることもできる。
【０１４３】
被覆部２０３が形成されたリードフレーム２０１及び２０２の端部は、先端部が凸状のレンズ２０６に収納されている。レンズ２０６は、エポキシ樹脂等の透光性の樹脂で形成されている。
【０１４４】
発光装置（発光ダイオード）２００は、上述の半導体発光素子１００を収容してある。これにより、抵抗などの外部回路を設ける必要がなく、所望の明るさを得ることができる発光装置を提供することができる。
【０１４５】
また、上述の発光ダイオード２００を多数実装した回路基板、及び所要の明るさを得るために所定の電圧を発光ダイオード２００に駆動する電源部などを照明装置、表示装置、信号灯器、あるいは道路情報装置などの装置に組み込むこともできる。例えば、照明装置、表示装置、信号灯器又は道路情報装置は、光源として本実施の形態の発光装置（発光ダイオード）２００を備える。これにより、抵抗などの外部回路を設ける必要がなく、部品点数の低減、省スペース化、小型化又はコストの低減を図ることができる照明装置、表示装置、信号灯器又は道路情報装置を提供することができる。また、所定の電圧を印加するだけで所望の明るさを得ることができる照明装置、表示装置、信号灯器又は道路情報装置を提供することができる。
【符号の説明】
【０１４６】
１  サファイア基板（基板）
２  ｎ型半導体層
３  ｐ型半導体層
４  電流拡散層
４１、４２、４３  電流拡散層（接続部）
５  ｎオーミック電極
６１、８１  第１ボンディング電極
６２、８２  第２ボンディング電極
６３  配線層
６３１、６３２、６３３  配線層
９  ｐオーミック電極層
【図１】
2012049385.tif 000003
【図２】
2012049385.tif 000004
【図３】
2012049385.tif 000005
【図４】
2012049385.tif 000006
【図５】
2012049385.tif 000007
【図６】
2012049385.tif 000008
【図７】
2012049385.tif 000009
【図８】
2012049385.tif 000010
【図９】
2012049385.tif 000011
【図１０】
2012049385.tif 000012
【図１１】
2012049385.tif 000013
【図１２】
2012049385.tif 000014
【図１３】
2012049385.tif 000015
【図１４】
2012049385.tif 000016
【図１５】
2012049385.tif 000017
【図１６】
2012049385.tif 000018
【図１７】
2012049385.tif 000019
【図１８】
2012049385.tif 000020
【図１９】
2012049385.tif 000021
【図２０】
2012049385.tif 000022
【図２１】
2012049385.tif 000023
【図２２】
2012049385.tif 000024
【図２３】
2012049385.tif 000025