(57)【要約】【課題】回路規模の増大を抑えてＯＢ領域におけるアンプ発光の影響を軽減して安定した黒レベル基準値を得る。【解決手段】画素領域にはＯＢ画素領域と有効画素領域とが規定されている。ＯＢ画素領域の少なくとも一部において画素は電荷保持部２０２を有する。撮像素子において電荷が蓄積されている蓄積期間中に、ＯＢ画素領域においてＰＤ２０１から電荷保持部に電荷を転送する。【選択図】図２
2012235193.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素が２次元マトリックス状に配置された画素領域を有し、前記画素領域には前記画素が遮光された遮光画素領域と前記画素が遮光されていない有効画素領域とが規定された撮像素子であって、
光に応じた電荷を発生する第１の光電変換部と、該第１の光電変換部に蓄積された電荷を一旦蓄積する電荷保持部と、前記電荷保持部に蓄積された電荷が転送される第１のフローティングディフュージョン部とを有し、前記第１のフローティングディフュージョン部に蓄積された電荷を増幅して第１の画素信号として出力する第１の画素と、
光に応じた電荷を発生する第２の光電変換部と、該第２の光電変換部に蓄積された電荷が転送される第２のフローティングディフュージョン部とを有し、前記第２のフローティングディフュージョン部に蓄積された電荷を増幅して第２の画素信号として出力する第２の画素とを備え、
前記遮光画素領域の少なくとも一部では前記画素として前記第１の画素が用いられ、前記有効画素領域では前記画素として前記第２の画素が用いられており、
前記第２の光電変換部に電荷が蓄積されている蓄積期間中に、前記第１の光電変換部から前記電荷保持部に電荷を転送するようにしたことを特徴とする撮像素子。
【請求項２】
前記有効画素領域を取り囲むようにして前記遮光画素領域が配置されており、
前記画素領域の外側に配置され、前記第１および前記第２の画素信号を増幅する読み出しアンプを備え、
前記遮光画素領域の一部は前記読み出しアンプの近傍に位置する遮光画素領域であることを特徴とする請求項１に記載の撮像素子。
【請求項３】
前記第１の画素におけるダイナミックレンジは、前記第２の画素におけるダイナミックレンジと同一であることを特徴とする請求項１又は２に記載の撮像素子。
【請求項４】
前記第１の画素におけるダイナミックレンジを前記第２の画素におけるダイナミックレンジよりも小さくして、前記第１の光電変換部の面積を前記第２の光電変換部の面積よりも小さくしたことを特徴とする請求項１又は２に記載の撮像素子。
【請求項５】
被写体を撮像して画像データを得る撮像装置において、
請求項１〜４のいずれか１項に記載の撮像素子と、
前記第１の画素から出力された画素信号と黒レベル基準値との差分に応じて、前記有効画素領域から出力された画素信号の黒レベルを前記黒レベル基準値に合わせる補正手段とを有することを特徴とする撮像装置。
【請求項６】
被写体を撮像して画像データを得る撮像装置において、
請求項１〜４のいずれか１項に記載の撮像素子と、
前記第１の画素から出力された画素信号と黒レベル基準値との差分に前記第１の画素の構造で規定される補正係数を乗算して補正値を求める補正値算出手段と、
前記有効画素領域から出力された画素信号を前記補正値で補正する補正手段を有することを特徴とする撮像装置。
【請求項７】
複数の画素が２次元マトリックス状に配置された画素領域を有し、前記画素領域には前記画素が遮光された遮光画素領域と前記画素が遮光されていない有効画素領域とが規定された撮像素子の制御方法であって、
前記画素領域には、光に応じた電荷を発生する第１の光電変換部と、該第１の光電変換部に蓄積された電荷を一旦蓄積する電荷保持部と、前記電荷保持部に蓄積された電荷が転送される第１のフローティングディフュージョン部とを有し、前記第１のフローティングディフュージョン部に蓄積された電荷を増幅して第１の画素信号として出力する第１の画素と、
光に応じた電荷を発生する第２の光電変換部と、該第２の光電変換部に蓄積された電荷が転送される第２のフローティングディフュージョン部とを有し、前記第２のフローティングディフュージョン部に蓄積された電荷を増幅して第２の画素信号として出力する第２の画素とが備えられ、
前記遮光画素領域の少なくとも一部では前記画素として前記第１の画素が用いられ、前記有効画素領域では前記画素として前記第２の画素が用いられており、
前記第１および前記第２の光電変換部で電荷を蓄積する第１のステップと、
前記電荷の蓄積期間中に前記第１の光電変換部から前記電荷保持部に前記電荷を転送する第２のステップと、
前記第２の光電変換部で前記電荷の蓄積が終了すると、前記第２の光電変換部に蓄積された電荷を前記第２のフローティングディフュージョン部に転送するとともに、前記電荷保持部に保持された電荷を前記第１のフローティングディフュージョン部に転送する第３のステップとを有することを特徴とする制御方法。
【請求項８】
複数の画素が２次元マトリックス状に配置された画素領域を有し、前記画素領域には前記画素が遮光された遮光画素領域と前記画素が遮光されていない有効画素領域とが規定された撮像素子の読み出し制御を行うための制御プログラムであって、
前記画素領域には、光に応じた電荷を発生する第１の光電変換部と、該第１の光電変換部に蓄積された電荷を一旦蓄積する電荷保持部と、前記電荷保持部に蓄積された電荷が転送される第１のフローティングディフュージョン部とを有し、前記第１のフローティングディフュージョン部に蓄積された電荷を増幅して第１の画素信号として出力する第１の画素と、
光に応じた電荷を発生する第２の光電変換部と、該第２の光電変換部に蓄積された電荷が転送される第２のフローティングディフュージョン部とを有し、前記第２のフローティングディフュージョン部に蓄積された電荷を増幅して第２の画素信号として出力する第２の画素とが備えられ、
前記遮光画素領域の少なくとも一部では前記画素として前記第１の画素が用いられ、前記有効画素領域では前記画素として前記第２の画素が用いられており、
コンピュータに、
前記第１および前記第２の光電変換部で電荷を蓄積する第１のステップと、
前記電荷の蓄積期間中に前記第１の光電変換部から前記電荷保持部に前記電荷を転送する第２のステップと、
前記第２の光電変換部で前記電荷の蓄積が終了すると、前記第２の光電変換部に蓄積された電荷を前記第２のフローティングディフュージョン部に転送するとともに、前記電荷保持部に保持された電荷を前記第１のフローティングディフュージョン部に転送する第３のステップとを実行させることを特徴とする制御プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルカメラなどの撮像装置で用いられる撮像素子に関し、特に、ＣＭＯＳイメージセンサ又はＣＣＤなどの固体撮像素子を用いた撮像装置、その制御方法、および制御プログラムに関する。
【背景技術】
【０００２】
一般に、デジタルカメラ又はビデオカメラ等の撮像装置においては、ＣＭＯＳイメージセンサなどの固体撮像素子が用いられている。一般的なＣＭＯＳ型の固体撮像素子においては、各画素（単位画素）がフォトダイオード、フローティングディフュージョン（ＦＤ）領域、転送トランジスタ、および増幅部を備えている。そして、転送トランジスタによってフォトダイオードからＦＤ領域に電荷が転送され、ＦＤ領域に転送された電荷が増幅部で増幅される。
【０００３】
従来、固体撮像素子においては、出力信号の基準（基準信号）として、遮光された画素（オプティカルブラック又はＯＢ）領域の信号が出力される。そして、撮像装置では出力信号（画素信号）を処理する処理回路において、ＯＢ画素の出力に応じて所定の黒レベル基準値を生成して、有効画素の出力を黒レベル基準値でクランプする処理を行う。
【０００４】
ところで、近年、固体撮像素子の多画素化が進むとともに、画素信号の読み出し速度の高速化が求められている。このためには、読み出しアンプの高速化が必要となる。通常、読み出しアンプを高速化すると、バイアス電流の増加に伴って、消費電力が増加する。そして、読み出しアンプにおける消費電力が増加した場合には、読み出しアンプが発光することがある。
【０００５】
読み出しアンプが発光すると、読み出しアンプ付近に配置されている画素に、不可避的に光が漏れ込む。ＯＢ画素に光が漏れ込んでしまうと、黒レベル基準値がずれてしまい、有効画素領域の出力が誤った黒レベル基準値でクランプされることになって、画像が劣化してしまう。
【０００６】
一方、固体撮像素子におけるダイナミックレンジを拡大するため、画素内に電荷保持部を備えて、この電荷保持部でフォトダイオードから出力された信号電荷を保持するようにしたものがある（例えば、特許文献１および２参照）。そして、電荷保持部において信号電荷を保持すれば、読み出しアンプの発光によってフォトダイオードに生じた電荷が信号電荷に加わることを防止することができる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−２１７４１０号公報
【特許文献２】特開２００６−２６２３８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１および２においては、個体撮像素子の各画素が同一の構造を有しており、各画素に電荷保持部を設けるため、その回路規模が増大してしまうという問題点がある。
【０００９】
そこで、本発明の目的は、回路規模の増大を抑えてＯＢ領域におけるアンプ発光の影響を軽減して安定した黒レベル基準値を得ることのできる撮像素子、撮像装置、およびその制御方法、並びに制御プログラムを提供することにある。
【課題を解決するための手段】
【００１０】
上記の目的を達成するため、本発明による撮像素子は、複数の画素が２次元マトリックス状に配置された画素領域を有し、前記画素領域には前記画素が遮光された遮光画素領域と前記画素が遮光されていない有効画素領域とが規定された撮像素子であって、光に応じた電荷を発生する第１の光電変換部と、該第１の光電変換部に蓄積された電荷を一旦蓄積する電荷保持部と、前記電荷保持部に蓄積された電荷が転送される第１のフローティングディフュージョン部とを有し、前記第１のフローティングディフュージョン部に蓄積された電荷を増幅して第１の画素信号として出力する第１の画素と、光に応じた電荷を発生する第２の光電変換部と、該第２の光電変換部に蓄積された電荷が転送される第２のフローティングディフュージョン部とを有し、前記第２のフローティングディフュージョン部に蓄積された電荷を増幅して第２の画素信号として出力する第２の画素とを備え、前記遮光画素領域の少なくとも一部では前記画素として前記第１の画素が用いられ、前記有効画素領域では前記画素として前記第２の画素が用いられており、前記第２の光電変換部に電荷が蓄積されている蓄積期間中に、前記第１の光電変換部から前記電荷保持部に電荷を転送するようにしたことを特徴とする。
【００１１】
本発明による撮像装置は、上記の撮像素子と、前記第１の画素から出力された画素信号と黒レベル基準値との差分に応じて、前記有効画素領域から出力された画素信号の黒レベルを前記黒レベル基準値に合わせる補正手段とを有することを特徴とする。
【００１２】
本発明による制御方法は、上記の撮像素子から画素信号を読み出す際、前記第１および前記第２の光電変換部で電荷を蓄積する第１のステップと、前記電荷の蓄積期間中に前記第１の光電変換部から前記電荷保持部に前記電荷を転送する第２のステップと、前記第２の光電変換部で前記電荷の蓄積が終了すると、前記第２の光電変換部に蓄積された電荷を前記第２のフローティングディフュージョン部に転送するとともに、前記電荷保持部に保持された電荷を前記第１のフローティングディフュージョン部に転送する第３のステップとを有することを特徴とする。
【００１３】
本発明による制御プログラムは、上記の撮像素子から画素信号を読み出すための制御プログラムであって、コンピュータに、前記第１および前記第２の光電変換部で電荷を蓄積する第１のステップと、前記電荷の蓄積期間中に前記第１の光電変換部から前記電荷保持部に前記電荷を転送する第２のステップと、前記第２の光電変換部で前記電荷の蓄積が終了すると、前記第２の光電変換部に蓄積された電荷を前記第２のフローティングディフュージョン部に転送するとともに、前記電荷保持部に保持された電荷を前記第１のフローティングディフュージョン部に転送する第３のステップとを実行させることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、遮光画素領域の画素信号を読み出し期間中に電荷保持部で保持するようにしたので、アンプ発光の影響が軽減され、安定して黒レベル基準値を得ることができる。さらに、遮光画素領域の少なくとも一部に画素にのみ電荷保持部を設けるようにしたので、回路規模の増大を抑えることができるという効果がある。
【図面の簡単な説明】
【００１５】
【図１】本発明による第１の実施形態による固体撮像素子の一例であるＣＭＯＳ撮像素子の構成を概略的に示す図である。
【図２】図１に示す撮像素子の回路構成を説明するための図であり、（ａ）は右ＨＯＢ領域の単位画素の回路構成を示す図、（ｂ）は左ＨＯＢ領域、ＶＯＢ領域、および有効部の各々の単位画素の回路構成を示す図である。
【図３】図２で説明した固体撮像素子のレイアウトの一例を概略的に示す平面図であり、（ａ）は第１の画素を示す図であり、（ｂ）は第２の画素を示す図である。
【図４】図１に示す固体撮像素子の動作の一例を説明するためのタイミングチャートである。
【図５】図１に示す固体撮像素子の動作概念を説明するための図である。
【図６】図２で説明した固体撮像素子のレイアウトの他の例を概略的に示す平面図であり、（ａ）は第１の画素を示す図であり、（ｂ）は第２の画素を示す図である。
【図７】図１で説明した固体撮像素子が用いられた撮像装置の一例を示すブロック図である。
【図８】図７に示すアナログフロントエンド（ＡＦＥ）の構成を示すブロック図である。
【図９】図７に示す画像処理部で行われるパターンノイズ補正を説明するためのブロック図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態による固体撮像素子の一例について図面を参照して説明する。
【００１７】
図１は、本発明による第１の実施形態による固体撮像素子の一例であるＣＭＯＳ撮像素子の構成を概略的に示す図である。
【００１８】
図１において、ＣＭＯＳ撮像素子（以下、単に撮像素子と呼ぶ）は、複数の画素が２次元マトリックス状に配置された画素領域を有している。そして、画素領域には、画素が遮光された遮光画素領域と画素が遮光されていない有効画素領域（有効部）とが規定されている。
【００１９】
図示のように、遮光画素領域は、水平オプティカルブラック領域１１とおよび１２と垂直オプティカルブラック（ＶＯＢ）領域１３とを有している。以下図１において、左側に位置する水平オプティカルブラック領域１１を左ＨＯＢ領域１１と呼び、右側に位置する水平オプティカルブラック領域１２を右ＨＯＢ領域１２と呼ぶ。そして、左ＨＯＢ領域１１および右ＨＯＢ領域１２の各々では、画素が遮光されている。
【００２０】
さらに、ＶＯＢ領域１３においても画素が遮光されている。有効部（有効画素領域）１４は、前述のように、画素が遮光されていない画素領域である。そして、これら画素領域の外側において右ＨＯＢ領域１２の近傍に読み出しアンプ１５が配置されている。
【００２１】
図２は、図１に示す撮像素子の回路構成を説明するための図である。そして、図２（ａ）は右ＨＯＢ領域１２の単位画素の回路構成を示す図であり、図２（ｂ）は左ＨＯＢ領域１１、ＶＯＢ領域１３、および有効部１４の各々の単位画素の回路構成を示す図である。
【００２２】
図２（ａ）において、右ＨＯＢ領域１２の単位画素（以下、第１の画素と呼ぶ）は、フォトダイオード（ＰＤ）２０１（第１の光電変換部）を有しており、ＰＤ２０１は受光した光を電荷に変換する。電荷保持部２０２はフォトダイオード２０１で生じた電荷を一旦蓄積する。
【００２３】
図示の第１の画素はフローティングディフュージョン部（ＦＤ）２０３（第１のフローティングディフュージョン部）を備えており、電荷保持部２０２は転送スイッチ（Ｔｘ）２０４および２０５を介してそれぞれＰＤ２０１およびＦＤ２０３接続されている。なお、Ｔｘ２０４および２０５の各々はＭＯＳトランジスタで構成されている。
【００２４】
さらに、第１の画素は、ＭＯＳトランジスタで構成されたリセットスイッチ（Ｔｒｅｓ）２０６および２０７とソースフォロアＭＯＳトランジスタ（Ｔｓｆ）２０８を有し、Ｔｓｆ２０８はＦＤ２０３の電圧（出力電圧）を増幅する。上記の第１の画素は、右ＨＯＢ領域において、行列状（２次元マトリックス状）に配列されて、同一の列の第１の画素は選択スイッチ（Ｔｓｅｌ）２０９を介して共通の垂直出力線２１０に接続される。
【００２５】
第１の画素において、Ｔｒｅｓ２０６がオン（ＯＮ）すると、ＰＤ２０１は共通電源ＶＤＤ２１１と接続されて蓄積電荷がリセットされる。また、Ｔｒｅｓ２０７がＯＮすると、ＦＤ２０３は共通電源ＶＤＤ２１１とショートされて所定の電位にリセットされる。
【００２６】
図２（ｂ）おいて、左ＨＯＢ１１、ＶＯＢ１３、および有効部１４の各々の単位画素（以下第２の画素と呼ぶ）は、第１の画素が備える電荷保持部２０２、Ｔｘ２０４、およびＴｒｅｓ２０６を有していない。他の構成要素は第１の画素と同様である。つまり、図２に示す例においては、図１に示す読み出しアンプ１５の近傍に位置する右ＨＯＢ領域１２のみが電荷保持部２０２を有している。
【００２７】
図３は、図２で説明した固体撮像素子のレイアウトの一例を概略的に示す平面図である。そして、図３（ａ）は第１の画素を示す図であり、図３（ｂ）は第２の画素を示す図である。
【００２８】
図３（ａ）において、第１の画素では、ＰＤ２０１および電荷保持部２０２の間Ｔｘ２０４が配置され、電荷保持部２０２の右側にＴｘ２０５が配置され、その右側にＦＤ２０３が配置されている。また、ＰＤ２０１の左側にＴｒｅｓ２０６が配置されている。なお、図３（ａ）に符号３０１で示す領域はＴｒｅｓ２０７、Ｔｓｆ２０８、およびＴｓｅｌ２０９が配置されている領域である。そして、電荷保持部２０２の上部は遮光されて、外部から光の漏れ込みがないようにされている。
【００２９】
図３（ｂ）において、第２の画素では、ＰＤ２０１（第２の光電変換部）の右側にＴｘ２０５および領域３０１が配置され、Ｔｘ２０５の右側にＦＤ２０３（第２のフローティングディフュージョン部）が配置されている。第２の画素は、電荷保持部２０２、Ｔｘ２０４、およびＴｒｅｓ２０６が存在しないので、第１の画素に比べて画素のサイズを小さくすることができる。
【００３０】
ここで、図１に示す固体撮像装置の動作について説明する。
【００３１】
図４は、図１に示す固体撮像素子の動作の一例を説明するためのタイミングチャートである。
【００３２】
図１、図２、および図４を参照して、ここでは、Ｔｓｅｌ２０９、Ｔｒｅｓ２０６、Ｔｒｅｓ２０７、Ｔｘ２０４、およびＴｘ２０５を制御して、第１および第２の画素から、フォトダイオード２０１で光電変換の結果得られた電荷がそれぞれ第１の画素信号および第２の画素信号として出力される。
【００３３】
まず、期間Ｔ４１でＴｒｅｓ２０６、Ｔｒｅｓ２０７、Ｔｘ２０４、およびＴｘ２０５がＯＮとされる。これによって、第１の画素では、ＦＤ２０３および電荷保持部２０２の電位が共通電源ＶＤＤの電位にリセットされる。一方、第２の画素では、Ｔｒｅｓ２０７およびＴｘ２０５のＯＮによって、ＦＤ２０３の電位が共通電源ＶＤＤの電位にリセットされる。その後、Ｔｒｅｓ２０６、Ｔｘ２０４、およびＴｘ２０５がオフ（ＯＦＦ）とされて、第１及び第２の画素におけるリセット動作が完了する。
【００３４】
続いて、期間Ｔ４２において、第１および第２の画素においてＰＤ２０１で電荷の蓄積が行われる。そして、期間Ｔ４３において、Ｔｘ２０４がＯＮとされて、第１の画素においてＰＤ２０１で生じた電荷が電荷保持部２０２に転送される。ＰＤ２０１の電荷を全て電荷保持部２０２に転送するため、電荷保持部２０２のチャネルポテンシャルはＰＤ２０１のチャネルポテンシャルよりも高くなるように設計される。なお、ここで、電荷とは電子である。
【００３５】
その後、期間Ｔ４３でＴｘ２０４を再びＯＦＦして、第１の画素における転送動作が完了する。そして、期間Ｔ４３でＴｒｅｓ２０６がＯＮされて、ＰＤ２０１がリセットされる。期間Ｔ４３においては、第２の画素ではＰＤ２０１の電荷蓄積状態が維持される。
【００３６】
次に、期間Ｔ４４において、画素信号の読み出し処理が行われる。まず、Ｔｒｅｓ２０７がＯＦＦされるとともに、Ｔｓｅｌ２０９がＯＮされる。これによって、Ｔｓｆ２０８の出力信号が画素信号として出力される。その後、信号ＴＮが所定の期間だけＯＮされる。信号ＴＮは、ＦＤ２０３をリセット後に、ＦＤ２０３に蓄積されているノイズ電荷に応じた画素信号（Ｎ読み信号）を保持するタイミングを規定する信号である。
【００３７】
信号ＴＮのＯＮによって、リセット後のＦＤ２０３のノイズ電荷に応じた信号が読み出されて画素信号として出力される。そして、当該画素信号の信号レベルが第１の保持回路（図示せず）に保持される。
【００３８】
続いて、期間Ｔ４４において、Ｔｘ２０５がＯＮされる。これによって、第１の画素では、電荷保持部２０２に保持された電荷がＦＤ２０３に転送される。一方、第２の画素では、ＰＤ２０１に蓄積された電荷がＦＤ２０３に転送される。
【００３９】
前述のように、第１の画素においては、電荷保持部２０２のチャネルポテンシャルはＰＤ２０１のチャネルポテンシャルよりも高くされている。さらに、電荷保持部２０２に保持された電荷をＦＤ２０３に読み出す際には、電荷保持部２０２のチャネルポテンシャルをＦＤ２０３のチャネルポテンシャルよりも低くして、全ての電荷がＦＤ２０３に読み出されるようにする。
【００４０】
第２の画素においては、ＰＤ２０１の電荷を全てＦＤ２０３に読み出すために、ＦＤ２０１のチャネルポテンシャルをＦＤ２０３のチャネルポテンシャルよりも低くする。
【００４１】
これによって、第１および第２の画素では、ＦＤ２０３に転送された電荷に応じて、Ｔｓｆ２０８の出力信号が、画素信号として出力される。そして、当該画素信号の信号レベルは、信号ＴＳがＯＮとなるタイミングで第２の保持回路（図示せず）に保持される。
【００４２】
ここで、蓄積期間とは、第１の画素においては、期間Ｔ４１でＰＤ２０１をリセットしてから期間Ｔ４３でＴｘ２０４をＯＮしてＰＤ２０１の電荷を電荷保持部２０２に読み出すまでの期間である。
【００４３】
一方、第２の画素においては、期間Ｔ４１でＰＤ２０１をリセットしてから期間Ｔ４４でＴｘ２０５をＯＮしてＰＤ２０１の電荷をＦＤ２０３に読み出すまでを期間が蓄積期間とされる。
【００４４】
前述のように、信号ＴＮは、ＦＤ２０３をリセット後にＦＤ２０３に蓄積されたノイズ電荷に応じた画素信号（Ｎ読み信号）を保持するための信号である。一方、信号ＴＳは、ノイズ電荷に、ＰＤに蓄積した信号電荷を加えた電荷に応じた画素信号（Ｓ読み信号）を保持するための信号である。図２には示されていないが、固体撮像素子には、Ｔｓｅｌ２０９によって選択された画素が出力するＮ読み信号及びＳ読み信号の信号レベルを所定のタイミングで保持する第１および第２の保持回路が備えられている。
【００４５】
そして、信号ＴＳのＯＮで保持したＳ読み信号の信号レベルから、信号ＴＮのＯＮで保持したＮ読み信号の信号レベルを差し引けば、ＦＤ２０３に固有のノイズ成分を除去することができる。
【００４６】
図５は、図１に示す固体撮像素子の動作概念を説明するための図である。
【００４７】
図１、図２、および図５を参照して、期間Ｔ４１において、全ての第１の画素および第２の画素が一括してリセットされる。次に、期間Ｔ４２において、全ての第１の画素および第２の画素においてＰＤ２０１で電荷の蓄積が行なわれる。
【００４８】
続いて、期間Ｔ４３において、全ての第１の画素においてＰＤ２０１に蓄積された電荷が電荷保持部２０２に一括して転送される。一方、期間Ｔ４３において、第２の画素ではＰＤ３０１の電荷蓄積状態が維持される。つまり、第２の画素における電荷の蓄積期間中において、第１の画素においてはＰＤ２０１に蓄積された電荷が電荷保持部２０２に転送される。
【００４９】
期間Ｔ４４において、第１行目から行毎に順次信号の読み出しが行われる。つまり、第２の画素における蓄積期間が終了すると、信号の読み出しが行われる。ここでは、第１の画素では信号が読み出されるまでは電荷保持部２０２に電荷が保持された状態で読み出し待機が行われる。一方、第２の画素では、ＰＤ２０１に電荷が蓄積された状態で読み出し待機が行われる。
【００５０】
従って、読み出し期間において読み出しアンプ１５が駆動されて、アンプ発光が起こったとしても、第１の画素では電荷保持部２０２に電荷が保持されて読み出し待機している状態であるから、第１の画素におけるアンプ発光の影響を軽減することができる。
【００５１】
さらに、図１に示す固体撮像素子では電荷保持部２０２を有する第１の画素を右ＨＯＢ領域だけに配置するようにしたので、回路規模の増大を抑えることが可能となる。
【００５２】
図６は、図２で説明した固体撮像素子のレイアウトの他の例を概略的に示す平面図であり、（ａ）は第１の画素を示す図であり、（ｂ）は第２の画素を示す図である。
【００５３】
図３（ａ）および図３（ｂ）に示す例では、第１の画素の画素サイズは第２の画素の画素サイズよりも大きい。一方、図６（ａ）および図６（ｂ）に示すように、第１の画素の画素サイズと第２の画素の画素サイズとを等しくすることもできる。
【００５４】
遮光された右ＨＯＢ領域１２（図１）に形成される第１の画素は、非遮光の有効部１４に形成される第２の画素に比べて、ダイナミックレンジは小さくてよい。従って、図６（ａ）に示すように、第１の画素のＰＤ６０１の面積を、図６（ｂ）に示す第２の画素のＰＤ６０２の面積よりも小さくできる。そして、第１の画素において、空いたスペースに電荷保持部２０２、Ｔｘ２０４、およびＴｒｅｓ２０６を配置するようにすれば、第１の画素の画素サイズと第２の画素の画素サイズとを等しくして、さらに回路規模を小さくすることができる。
【００５５】
続いて、上述の固体撮像素子を用いた撮像装置の一例について説明する。
【００５６】
図７は、図１で説明した固体撮像素子が用いられた撮像装置の一例を示すブロック図である。
【００５７】
図７を参照して、図示の撮像装置は、たとえば、デジタルカメラであり、被写体などを撮像して画像データを得る。この撮像装置は、図１などに関連して説明したＣＭＯＳ型の固体撮像素子７０１を有している。この固体撮像素子７０１には、撮影レンズ（図示せず）を介して光学像が結像される。
【００５８】
固体撮像素子７０１は光学像に応じた電気信号（アナログ信号：画像信号）を出力する。このアナログ信号はアナログフロントエンド（ＡＦＥ）７０２に送られる。ＡＦＥ７０２はアナログ信号に対して水平ＯＢクランプを行うとともに、アナログデジタル変換（ＡＤ）処理を行って、画像データを出力する。
【００５９】
デジタルフロントエンド（ＤＦＥ）７０３は、画像データに対する補正および画素データの並び替え等のデジタル処理を行って、画像処理部７０３（補正値算出手段および補正手段）に画像データを出力する。画像処理部７０４は画像データ（ＤＦＥ７０３からの出力）に対して所定の画素補間処理、色変換処理、および後述するパターンノイズ補正処理等の各種画像処理を行った後、表示回路７０８に画像として表示する。さらに、ＤＦＥ７０３の出力は制御回路７０６に与えられ、制御回路７０３は当該画像データを記録回路７０９に記録する。
【００６０】
メモリ回路７０５は画像処理部７０４の作業用メモリであり、連続撮影等においてはバッファーメモリとしても用いられる。制御回路７０６は、例えば、ＣＰＵを内蔵し、撮像装置全体を統括的に制御する。操作回路７０７は、撮像装置に備えられ、ユーザが操作する操作部（図示せず）からの指示を受け付ける。
【００６１】
表示回路７０８には前述のように画像等が表示され、例えば、ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）方式のＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）である。記録回路７０９はメモリカード又はハードディスクなどの記録媒体である。
【００６２】
なお、タイミング発生回路（ＴＧ）７１０は、制御回路７０６の制御下で撮像素子７０１を駆動する各種のタイミング信号（図４で説明した各種の信号）を生成する。
【００６３】
図８は、図７に示すアナログフロントエンド（ＡＦＥ）７０２の構成を示すブロック図である。
【００６４】
図８において、ＡＦＥ７０２（補正手段）は、ゲインコントロールアンプ（ＡＭＰ）８１、水平ＯＢクランプ回路８２、およびアナログデジタル変換回路（ＡＤ）８３を有している。ＡＭＰ８１は固体撮像素子７０１から画像信号および水平ＯＢクランプ回路８２の出力を受けて感度調整を行う。
【００６５】
ＡＤ８３は、ＡＭＰ８１の出力を受けて、例えば、１４ビットのデジタル信号に変換して出力する。このデジタル信号は水平ＯＢクランプ回路８２に与えられ、水平ＯＢクランプ回路８２は、デジタル信号について行方向における緩やかなダークシェーディングを補正して、黒レベル基準値に合わせる。さらに、水平ＯＢクランプ回路８２は各行のＨＯＢ領域の出力と黒レベル基準値との差（差分）が減少するようにオフセット補正を行う。
【００６６】
水平ＯＢクランプ回路８２における補正においては、補正量は行が進むにつれて積分されていくため、ゆるやかな変化にのみ追従することになって、ＨＯＢ領域のノイズの影響を受けない。なお、水平ＯＢクランプ回路８２における処理はＤＦＥ７０３において行うようにしてもよい。
【００６７】
前述のように、水平ＯＢクランプ回路８２の出力はＡＭＰ８１に与えられ、ＡＭＰ８１はＨＯＢ領域における画素出力を黒レベル基準値に合わせるように利得調整（感度調整）を行ってアナログ信号（画像信号）を出力する。
【００６８】
次に、図７に示す画像処理部７０５で行われるパターンノイズ補正処理について説明する。
【００６９】
パターンノイズ補正処理とは、選択行読み出し中の電源変動等に起因して選択行全体に発生する横線状のノイズを補正する処理である。水平ＯＢクランプ処理によって行方向に緩やかに変化する成分が補正されるのに対して、パターンノイズ補正処理では行方向に生じる高周波成分のノイズを補正する。
【００７０】
横線状のノイズは有効部１４（図１）の画素およびＯＢ領域の画素のどちらでも発生するため、ＨＯＢ領域の画素出力から行毎の平均値を算出して、この平均値から黒レベル基準値を減算することによって行毎のノイズ量を算出する。そして、有効部１４の画素出力から行毎のノイズ量を減算して、横線状のノイズを補正する。
【００７１】
ここで、図１に示す固体撮像素子では、右ＨＯＢ領域１２の画素は、図３（ａ）に示す電荷保持部２０２を有する第１の画素であり、左ＨＯＢ領域１１および有効部１４の各々は、図３（ｂ）に示す電荷保持部を有しない第２の画素である。つまり、右ＨＯＢ領域１２と左ＨＯＢ領域１１および有効部１４とでは、画素の構造および画素サイズが異なる。このため、電源の変動等に起因する画素出力に対する影響は右ＨＯＢ領域１２と左ＨＯＢ領域１１および有効部１４とでは異なる。従って、画素構造の相違を考慮して、右ＨＯＢ領域１２の画素出力から求めたノイズ量に補正係数を乗算して得られた補正ノイズ量を補正に用いる。
【００７２】
図９は、図７に示す画像処理部７０４で行われるパターンノイズ補正を説明するためのブロック図である。
【００７３】
図９において、ブロック９１および９２ではそれぞれ右ＨＯＢ領域１２および左ＨＯＢ領域１１の行ごとの画素出力の平均値が算出される。ブロック９３では、ブロック９１で算出した右ＨＯＢ領域１２の行毎の画素出力の平均値から黒レベル基準値を減算し、さらに右ＨＯＢ領域１２の画素構造で決定される補正係数Ａを掛ける。
【００７４】
ブロック９４では、ブロック９２で算出した左ＨＯＢ領域１１の行毎の画素出力の平均値から黒レベル基準値を減算し、さらに左ＨＯＢ領域１１の画素構造で決定される補正係数Ｂを掛ける。ここで、左ＨＯＢ領域１１は有効部１４と同一の画素構造であるため、補正係数Ｂ＝１とする。
【００７５】
ブロック９５では、ブロック９３および９４で算出した値の平均値を行毎に計算し、この平均値を行毎の補正値とする。ブロック９６では有効部１４の画素出力から、ブロック９５で算出した補正値を行毎に減算して出力する。
【００７６】
このようなパターンノイズ補正処理によって、水平ＯＢ領域の一部において、その画素構造が有効部１４と異なる場合であっても、横線状のノイズを効果的に補正ですることができる。
【００７７】
以上、本発明について実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではなく、この発明の要旨を逸脱しない範囲の様々な形態も本発明に含まれる。
【００７８】
例えば、上記の実施の形態の機能を制御方法として、この制御方法を、撮像装置に実行させるようにすればよい。また、上述の実施の形態の機能を有する制御プログラムを、撮像装置が備えるコンピュータに実行させるようにしてもよい。
【００７９】
この際、制御方法及び制御プログラムの各々は、少なくとも第１のステップ、第２のステップ、および第３のステップを有する。なお、制御プログラムは、例えば、コンピュータに読み取り可能な記録媒体に記録される。
【００８０】
本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア（プログラム）をネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ（又はＣＰＵやＭＰＵ等）がプログラムコードを読み出して実行する処理である。この場合、そのプログラム、及び該プログラムを記憶した記憶媒体は本発明を構成することになる。
【符号の説明】
【００８１】
１１  左水平ＯＢ領域
１２  右水平ＯＢ領域
１３  垂直ＯＢ領域（ＶＯＢ）
１４  有効部
１５  読み出しアンプ
２０１，６０１，６０２  フォトダイオード（ＰＤ）
２０２  電荷保持部
２０３  フローティングディフュージョン（ＦＤ）
２０４，２０５  転送ＭＯＳトランジスタ
２０６，２０７  リセットＭＯＳトランジスタ
２０８  ソースフォロアＭＯＳトランジスタ
２０９  選択ＭＯＳトランジスタ
【図１】
2012235193.tif 000003
【図２】
2012235193.tif 000004
【図３】
2012235193.tif 000005
【図４】
2012235193.tif 000006
【図５】
2012235193.tif 000007
【図６】
2012235193.tif 000008
【図７】
2012235193.tif 000009
【図８】
2012235193.tif 000010
【図９】
2012235193.tif 000011