(57)【要約】【課題】スピン偏極装置と他の素子の電気的な接続が、より容易に行えるようにする。【解決手段】第１オーミック電極１０７の側の電界印加電極１０６の側面１０６ａと同一平面上で第２半導体層１０４に形成された第１側面１０４ａと、第２オーミック電極１０８の側の電界印加電極１０６の側面１０６ｂと同一平面上で第２半導体層１０４に形成された第２側面１０４ｂと、第１オーミック電極１０７の側の電界印加電極１０６の側面１０６ａと同一平面上で第３半導体層１０５に形成された第３側面１０５ａと、第２オーミック電極１０８の側の電界印加電極１０６の側面１０６ｂと同一平面上で第３半導体層１０５に形成された第４側面１０５ｂとを備える。【選択図】  図１Ａ
2012049293.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に形成された第１半導体層と、
この第１半導体層の上に形成された前記第１半導体層よりバンドギャップエネルギーが小さい第２半導体層と、
この第２半導体層の上に形成された前記第２半導体層よりバンドギャップエネルギーが大きい第３半導体層と、
この第３半導体層の上に形成されて前記第２半導体層に電界を印加する電界印加電極と、
前記基板の平面方向に前記電界印加電極を挟んで配置されて前記第２半導体層に接続する第１オーミック電極および第２オーミック電極と、
前記第１オーミック電極の側の前記電界印加電極の側面と同一平面上で前記第２半導体層に形成された第１側面と、
前記第２オーミック電極の側の前記電界印加電極の側面と同一平面上で前記第２半導体層に形成された第２側面と、
前記第１オーミック電極の側の前記電界印加電極の側面と同一平面上で前記第３半導体層に形成された第３側面と、
前記第２オーミック電極の側の前記電界印加電極の側面と同一平面上で前記第３半導体層に形成された第４側面と、
前記基板と前記第１半導体層との間および前記第３半導体層と前記電界印加電極との間の少なくとも一方に形成された電子供給層と、
前記電界印加電極に対し、前記基板の平面方向において前記第１オーミック電極および前記第２オーミック電極を通る方向に垂直な方向に磁場を印加する磁場印加手段と
を少なくとも備え、
前記第１オーミック電極および前記第２オーミック電極は、前記電界印加電極との間の前記第２半導体層に前記電界印加電極による電界が印加されない領域が形成される範囲に前記電界印加電極と離間して配置され、
前記第２半導体層は、電界が印加されると、前記第２半導体層の層厚方向の中央部にこの両脇より伝導帯端のポテンシャルが高い障壁が形成され、
前記第１側面および前記第２側面は、前記第２半導体層の層厚方向に、前記障壁より前記電界印加電極の側に形成されている
ことを特徴とするスピン偏極装置。
【請求項２】
請求項１記載のスピン偏極装置において、
前記障壁を介して前記第２半導体層の層厚方向に形成される２つの量子井戸層の間で起こる一方のスピンの電子の共鳴の位相が、πの奇数倍とされている
ことを特徴とするスピン偏極装置。
【請求項３】
請求項１または２記載のスピン偏極装置において、
前記第２半導体層は、層厚方向の中央部に、前記第２半導体層よりバンドギャップエネルギーの大きい第４半導体層を備え、この第４半導体層が前記障壁となることを特徴とするスピン偏極装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子のスピンを操作するスピン偏極装置に関するものである。
【背景技術】
【０００２】
電子が電荷とともに備えているスピンを利用した素子（スピン偏極装置）が、開発されている（特許文献１，特許文献２，特許文献３参照）。例えば、特許文献１のスピン偏極装置（半導体スピンフィルター）は、図９の断面図に示すように、基板（不図示）の上に、Ｉｎ0.53Ｇａ0.47Ａｓソース層９０１、Ｉｎ0.52Ａｌ0.48Ａｓ障壁層９０２、Ｉｎ0.53Ｇａ0.47Ａｓ井戸層９０３、ＩｎＰ障壁層９０４、Ｉｎ0.53Ｇａ0.47Ａｓ井戸層９０５、Ｉｎ0.52Ａｌ0.48Ａｓ障壁層９０６、Ｉｎ1-xＧａxＡｓドレイン層９０７を積層し、Ｉｎ1-xＧａxＡｓドレイン層９０７の上に金属電極９０８を接続し、Ｉｎ0.53Ｇａ0.47Ａｓソース層９０１に金属電極９０９を接続している。
【０００３】
このスピン偏極装置は、Ｉｎ0.53Ｇａ0.47Ａｓ井戸層９０３およびＩｎ0.53Ｇａ0.47Ａｓ井戸層９０５による２つの量子井戸を、Ｉｎ0.52Ａｌ0.48Ａｓ障壁層９０２、ＩｎＰ障壁層９０４、Ｉｎ0.52Ａｌ0.48Ａｓ障壁層９０６による３つの障壁で挟み、２つの量子井戸の間で、スピン−軌道相互作用の向きが反対方向になる３重障壁構造を形成した構成である。この構成により、材料の磁気的性質を用いることを不要にすると共に、高いスピン偏極率を得ることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−３４３９５８号公報
【特許文献２】特開２００４−１６５４２６号公報
【特許文献３】特開２００４−１６５４３８号公報
【非特許文献】
【０００５】
【非特許文献１】Can-Ming Hu and Detlef Heitmann, "Bilayer quantum transistor", APPLIED PHYSICS LETTERS, vol.77, no.10, pp.1475-1477, 2000.
【非特許文献２】Supriyo Datta and Biswajit Das, "Electric analog of the electro-optic modulator", Appl. Phys. Lett. , vol.56, no.7, pp665-667, 1990.
【非特許文献３】H.C.Koo, et al. , "Control of Spin Precession in a Spin-Injected Field Effect Transistor", Science, vol.325, pp.1515-1518, 2009.
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述したスピン偏極装置では、各層を積層している方向にスピン偏極した電子による電流（スピン偏極電流）を取り出す構造となる。このため、上述したスピン偏極装置と基板の上に集積されている他の素子との電気的な接続を得るためには、複雑な構造（配線構造）が必要となるという問題がある。
【０００７】
本発明は、以上のような問題点を解消するためになされたものであり、スピン偏極装置と他の素子の電気的な接続が、より容易に行えるようにすることを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係るスピン偏極装置は、基板の上に形成された第１半導体層と、この第１半導体層の上に形成された第１半導体層よりバンドギャップエネルギーが小さい第２半導体層と、この第２半導体層の上に形成された第２半導体層よりバンドギャップエネルギーが大きい第３半導体層と、この第３半導体層の上に形成されて第２半導体層に電界を印加する電界印加電極と、基板の平面方向に電界印加電極を挟んで配置されて第２半導体層に接続する第１オーミック電極および第２オーミック電極と、第１オーミック電極の側の電界印加電極の側面と同一平面上で第２半導体層に形成された第１側面と、第２オーミック電極の側の電界印加電極の側面と同一平面上で第２半導体層に形成された第２側面と、第１オーミック電極の側の電界印加電極の側面と同一平面上で第３半導体層に形成された第３側面と、第２オーミック電極の側の電界印加電極の側面と同一平面上で第３半導体層に形成された第４側面と、基板と第１半導体層との間および第３半導体層と電界印加電極との間の少なくとも一方に形成された電子供給層と、電界印加電極に対し、基板の平面方向において第１オーミック電極および第２オーミック電極を通る方向に垂直な方向に磁場を印加する磁場印加手段とを少なくとも備え、第１オーミック電極および第２オーミック電極は、電界印加電極との間の第２半導体層に電界印加電極による電界が印加されない領域が形成される範囲に電界印加電極と離間して配置され、第２半導体層は、電界が印加されると、第２半導体層の層厚方向の中央部にこの両脇より伝導帯端のポテンシャルが高い障壁が形成され、第１側面および第２側面は、第２半導体層の層厚方向に、障壁より電界印加電極の側に形成されている。
【０００９】
上記スピン偏極装置において、障壁を介して第２半導体層の層厚方向に形成される２つの量子井戸層の間で起こる一方のスピンの電子の共鳴の位相が、πの奇数倍とされていればよい。なお、第２半導体層は、層厚方向の中央部に、第２半導体層よりバンドギャップエネルギーの大きい第４半導体層を備え、この第４半導体層が障壁となるようにしてもよい。
【発明の効果】
【００１０】
以上説明したことにより、本発明によれば、スピン偏極装置と他の素子の電気的な接続が、より容易に行えるようになるという優れた効果が得られる。
【図面の簡単な説明】
【００１１】
【図１Ａ】図１Ａは、本発明の実施の形態におけるスピン偏極装置の構成を示す断面図である。
【図１Ｂ】図１Ｂは、本発明の実施の形態におけるスピン偏極装置の構成を示す平面図である。
【図２】図２は、本発明の実施の形態におけるスピン偏極装置の一部動作を説明するための説明図である。
【図３】図３は、本発明の実施の形態におけるスピン偏極装置の一部動作を説明するための説明図である。
【図４Ａ】図４Ａは、本発明の実施の形態における他のスピン偏極装置の構成を示す断面図である。
【図４Ｂ】図４Ｂは、本発明の実施の形態における他のスピン偏極装置の構成を示す平面図である。
【図５】図５は、本発明の実施の形態におけるスピン偏極装置の一部動作を説明するための説明図である。
【図６】図６は、本発明の実施の形態におけるスピン偏極装置の一部動作を説明するための説明図である。
【図７】図７は、スピン偏極動作が行えない場合の動作を説明するための説明図である。
【図８】図８は、スピン偏極動作が行えない場合の動作を説明するための説明図である
【図９】図９は、半導体スピンフィルターの構成を示す断面図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態について図を参照して説明する。図１Ａは、本発明の実施の形態におけるスピン偏極装置の構成を示す断面図であり、図１Ｂは、本発明の実施の形態におけるスピン偏極装置の構成を示す平面図である。このスピン偏極装置は、基板１０１の上に形成された第１半導体層１０３と、第１半導体層１０３の上に形成された第１半導体層１０３よりバンドギャップエネルギーが小さい第２半導体層１０４と、第２半導体層１０４の上に形成された第２半導体層１０４よりバンドギャップエネルギーが大きい第３半導体層１０５と、第３半導体層１０５の上に形成されて第２半導体層１０４に電界を印加する電界印加電極１０６と、基板１０１の平面方向に電界印加電極１０６を挟んで配置されて第２半導体層１０４に接続する第１オーミック電極１０７および第２オーミック電極１０８とを備える。
【００１３】
また、本実施の形態におけるスピン偏極装置は、基板１０１と第１半導体層１０３との間に電子供給層１０２を備える。なお、電子供給層は、第３半導体層１０５と電界印加電極１０６との間に配置されていてもよい。
【００１４】
加えて、本実施の形態におけるスピン偏極装置は、第１オーミック電極１０７の側の電界印加電極１０６の側面１０６ａと同一平面上で第２半導体層１０４に形成された第１側面１０４ａと、第２オーミック電極１０８の側の電界印加電極１０６の側面１０６ｂと同一平面上で第２半導体層１０４に形成された第２側面１０４ｂと、第１オーミック電極１０７の側の電界印加電極１０６の側面１０６ａと同一平面上で第３半導体層１０５に形成された第３側面１０５ａと、第２オーミック電極１０８の側の電界印加電極１０６の側面１０６ｂと同一平面上で第３半導体層１０５に形成された第４側面１０５ｂとを備える。
【００１５】
なお、上述している側面とは、基板１０１の平面に対して垂直（ほぼ垂直）な面のことを示している。また、後述するように、各半導体層を公知のエッチング技術によりパターニングすることで、上述した各側面を形成することになる。従って、完全に同一平面上に各側面を形成することは、容易ではない。各側面は、設計上同じ平面上に形成されていればよく、各半導体層の加工精度の範囲内で、各層の側面が各々ずれて配置されていてもよい。
【００１６】
また、本実施の形態におけるスピン偏極装置は、電界印加電極１０６に対し、基板１０１の平面方向において第１オーミック電極１０７および第２オーミック電極１０８を通る方向に垂直な方向に磁場１０９ａを印加する磁場印加部１０９を備える。
【００１７】
なお、第１オーミック電極１０７および第２オーミック電極１０８は、電界印加電極１０６との間の第２半導体層１０４に電界印加電極１０６による電界が印加されない領域が形成される範囲に電界印加電極１０６と離間して配置されている。また、第２半導体層１０４は、電界が印加されると、第２半導体層１０４の層厚方向の中央部に両脇より伝導帯端のポテンシャルが高い障壁が形成される。また、第１側面１０４ａおよび第２側面１０４ｂは、第２半導体層１０４の層厚方向に、障壁より電界印加電極１０６の側に形成されている。
【００１８】
例えば、基板１０１は、高抵抗ＩｎＰから構成すればよい。また、電子供給層１０２は、ｎ型としたＩｎＡｌＡｓから構成すればよい。また、第１半導体層１０３は、ＩｎＡｌＡｓから構成すればよい。また、第２半導体層１０４は、ＩｎＧａＡｓから構成すればよく、層厚は１０〜２０ｎｍ程度とすればよい。また、第３半導体層１０５は、第１半導体層１０３と同様であり、ＩｎＡｌＡｓから構成すればよい。これらの各層は、例えば、有機金属気相成長法（Metal Organic Chemical Vapor Deposition：ＭＯＣＶＤ）および分子線エピタキシー法（Molecular Beam Epitaxy：ＭＢＥ）などの、半導体の結晶成長技術により形成することができる。
【００１９】
また、電界印加電極１０６は、Ａｕから構成すればよく、例えば、第３半導体層１０５にショットキー接続させればよい。また、第１オーミック電極１０７は、ＡｕＧｅＮｉ／Ａｕから構成すればよく、第２半導体層１０４との間で合金領域が形成されていればよい。また、第２オーミック電極１０８も同様であり、ＡｕＧｅＮｉ／Ａｕから構成すればよく、第２半導体層１０４との間で合金領域が形成されていればよい。これらの電極は、例えば、真空蒸着法やスパッタ法などの堆積技術を用いたリフトオフ法により形成することができる。
【００２０】
また、例えば、電界印加電極１０６を形成した後、第３半導体層１０５および第２半導体層１０４を、公知のリソグラフィー技術およびエッチング技術によりパターニングし、電界印加電極１０６の側方に溝を形成することで、第１側面１０４ａ，第２側面１０４ｂ，第３側面１０５ａ，および第４側面１０５ｂが形成できる。上記溝は、例えば、第２半導体層１０４の層厚方向の途中まで形成すればよい。また、このようにして溝を形成した後、溝底部の第２半導体層１０４の上に、第１オーミック電極１０７および第２オーミック電極１０８を形成すればよい。
【００２１】
ここで、電界の印加により、第２半導体層１０４の層厚方向の中央部に形成される、両脇より伝導帯端のポテンシャルが高い障壁について説明する。
【００２２】
まず、量子井戸層となる第２半導体層１０４において、図２の（ａ）に示すように、電界印加電極１０６により電界が印加された状態では、層厚方向の中央部に層厚方向の両端部より伝導帯端のポテンシャルが高い領域（電子に対する障壁）が形成され、層厚方向の両端部に、よりポテンシャルの低い２つの井戸（電子に対する井戸）が形成される。例えば、基板１０１の側に第１井戸が形成され、電界印加電極１０６の側に第２井戸が形成される。この状態は、図２の（ａ）のポテンシャルの図において、実線で示している。
【００２３】
このように２つの井戸が形成される二重量子井戸構造においては、任意の１つの向きに流れる電子に対し、一方の井戸では、下向きスピンの電子のエネルギーが上向きスピンの電子のエネルギーよりも大きく、他方の井戸では、上向きスピンの電子のエネルギーが下向きスピンの電子のエネルギーよりも大きい状態となる。この状態は、図２の（ａ）のポテンシャルの図において、点線で示している。この結果、電界印加電極１０６により電界が印加される領域では、第２半導体層１０４の層厚方向の上述した２つの領域（井戸）に、各々異なる方向にスピン偏極した電子が偏在する状態となる。
【００２４】
一方、電界印加電極１０６の領域以外の、薄くされている第２半導体層１０４の領域（電界が印加されない領域）は、図２の（ｂ）に示すように、層厚方向の中央部に層厚方向の両端部より伝導帯端のポテンシャルが高い領域が形成されず、層厚方向に、１つの井戸（電子に対する井戸）が形成される状態となる。この状態は、図２の（ｂ）のポテンシャルの図において、実線で示している。
【００２５】
このため、電界印加電極１０６と第１オーミック電極１０７との間の、電界印加電極１０６による電界が印加されない薄い第２半導体層１０４では、スピン偏極がない状態の電子によるチャネルが形成されるようになる。この状態は、電界印加電極１０６と第２オーミック電極１０８との間の第２半導体層１０４においても同様である。このように、第１オーミック電極１０７および第２オーミック電極１０８と電界印加電極１０６との間の第２半導体層１０４では、電子が移動できる状態となり、電流が流れる状態となっている。
【００２６】
また、本実施の形態によれば、二重量子井戸構造となる第２半導体層１０４に第１側面１０４ａおよび第２側面１０４ｂを形成し、上記第２井戸は、二重量子井戸構造の領域で閉じた状態としている。このため、第２井戸を基板１０１の平面方向に移動するいずれかのスピン状態の電子は、第１側面１０４ａおよび第２側面１０４ｂで反射し、二重量子井戸構造の領域の第２井戸に閉じ込められる状態となる。これに対し、基板１０１の側の第１井戸は、薄くされている領域のチャネルと連続して接続する状態としているので、スピン偏極している電子が閉じ込められることなく、通過することができる。
【００２７】
このような状態において、２つの井戸層の間の相関の強さや二重量子井戸構造となる長さ（第１オーミック電極１０７および第２オーミック電極１０８方向の電界印加電極１０６の長さ）を適宜に設定することで、一方のスピンの電子が、２つの井戸の間で共鳴を起こす条件とすることができ、一方のスピンの電子を２つの井戸間でトンネリングさせる（高い確率でトンネリングさせる）ことができるようになる。
【００２８】
加えて、ここに磁場１０９ａを印加することで、上述した一方のスピンの電子のトンネリングを制御することができる。
【００２９】
上述した、一方の井戸を閉じた領域とした二重量子井戸構造、一方のスピンの電子のトンネリング、および磁場印加によるトンネリングの制御により、本実施の形態によれば、一方のスピンの電子は電界印加電極１０６の側の第２井戸にトンネリングさせ、かつ第１側面１０４ａで反射させることができるようになる。この結果、一方のスピンの電子については、電界印加電極１０６下の通過を阻止し、他方のスピンの電子については、電界印加電極１０６下を通過させることができるようになる。このように、本実施の形態によれば、スピン偏極させたスピン電流を、第１オーミック電極１０７および第２オーミック電極１０８の間に流すことができるようになる。
【００３０】
以上に説明したように、上述した本実施の形態によれば、半導体層の平面方向にスピン偏極電流が流せるので、集積されている他の素子に対してスピン偏極装置を基板の平面方向に並べて配置すれば、これらの間の電気的な接続が容易にできる。このように、本実施の形態によれば、スピン偏極装置と他の素子の電気的な接続が、より容易に行えるようになる。なお、上述した一方のスピンの電子の制御については、詳細を後述する。
【００３１】
ところで、上述では、１つの層からなる第２半導体層１０４を、電界の印加により層厚方向の中央部に層厚方向の両端部より伝導帯端のポテンシャルが高い領域が形成される構成としたが、これに限るものではない。例えば、図３に示すように、第１半導体層１０３よりバンドギャップエネルギーが小さい量子井戸層１４１および量子井戸層１４２で、量子井戸層１４１および量子井戸層１４２よりバンドギャップエネルギーの大きい障壁層１４３を挟む構成としてもよい。これは、第２半導体層１０４の層厚方向の中央部に、第２半導体層１０４よりバンドギャップエネルギーの大きい第４半導体層（障壁層）を備えるようにした構成と同じである。
【００３２】
また、このスピン偏極装置では、第１オーミック電極１０７の側の電界印加電極１０６の側面１０６ａと同一平面上において、量子井戸層１４２に第１側面１４２ａが形成され、第２オーミック電極１０８の側の電界印加電極１０６の側面１０６ｂと同一平面上において、量子井戸層１４２に第２側面１４２ｂが形成されている。なお、このスピン偏極装置においても、上述した各側面は、設計上同じ平面上に形成されていればよく、各半導体層の加工精度の範囲内で、各層の側面が各々ずれて配置されていてもよい。
【００３３】
このように、量子井戸層１４１，量子井戸層１４２，および障壁層１４３からなる２重量子井戸構造としても、前述した実施の形態と同様である。この構成としても、量子井戸層１４１，量子井戸層１４２，および障壁層１４３の全体としては、図３の（ａ）に示すように、電界印加電極１０６により電界が印加された状態では、層厚方向の中央部に層厚方向の両端部より伝導帯端のポテンシャルが高い障壁（障壁層１４３）が形成され、層厚方向の両端部（量子井戸層１４１，量子井戸層１４２）に、よりポテンシャルの低い２つの井戸が形成される。この状態は、図３の（ａ）のポテンシャルの図において、実線で示している。
【００３４】
従って、量子井戸層１４１，量子井戸層１４２，および障壁層１４３からなる２重量子井戸構造としても、図３の（ａ）のポテンシャルの図に点線で示すように、２つの電子エネルギー状態が形成され、電界印加電極１０６により電界が印加される領域では、電子供給層１０２より供給される電子は、量子井戸層１４１，量子井戸層１４２の２つの領域に、各々異なる方向にスピン偏極して偏在するようになる。
【００３５】
また、図３の（ｂ）に示す、電界印加電極１０６の電界が印加されない領域（電界印加電極１０６と第１オーミック電極１０７との間の領域）では、層厚方向に、第１半導体層１０３の側の量子井戸層１４１に、１つの井戸が形成されるようになる。この状態は、図３の（ｂ）のポテンシャルの図において、実線で示している。
【００３６】
このため、電界印加電極１０６による電界が印加されない電界印加電極１０６と第１オーミック電極１０７との間の領域では、前述同様にチャネルが形成されて電流が流れる状態となっている。この状態は、電界印加電極１０６と第２オーミック電極１０８との間の量子井戸層１４１においても同様である。このように、第１オーミック電極１０７および第２オーミック電極１０８と電界印加電極１０６との間の量子井戸層１４１では、電子が移動できる状態となり、電流が流れる状態となっている。
【００３７】
従って、量子井戸層１４１，量子井戸層１４２，および障壁層１４３からなる２重量子井戸構造としても、量子井戸層１４２に第１側面１４２ａなどを形成して第２井戸と同様に閉じた領域とすることで、第１オーミック電極１０７と第２オーミック電極１０８との間に、スピン偏極させた電流が流せるようになる。
【００３８】
以下、量子井戸層１４１および量子井戸層１４２を設ける構成について、より詳細に説明する。図４Ａは、本発明の実施の形態におけるスピン偏極装置の構成を示す断面図であり、図４Ｂは、本発明の実施の形態におけるスピン偏極装置の構成を示す平面図である。スピン偏極装置は、基板１０１の上に形成された第１半導体層１０３を備える。また、基板１０１と第１半導体層１０３との間に電子供給層１０２を備える。これらの構成は、前述したスピン偏極装置と同様である。
【００３９】
また、このスピン偏極装置は、第１半導体層１０３の上に形成された第１半導体層１０３よりバンドギャップエネルギーが小さい量子井戸層１４１と、量子井戸層１４１の上に形成された量子井戸層１４１よりバンドギャップエネルギーの大きい障壁層１４３と、障壁層１４３の上に、障壁層１４３よりバンドギャップエネルギーが小さい量子井戸層１４２とを備える。
【００４０】
また、量子井戸層１４２の上に形成された量子井戸層１４２よりバンドギャップエネルギーが大きい第３半導体層１０５と、第３半導体層１０５の上に形成されて量子井戸層１４１および量子井戸層１４２に電界を印加する電界印加電極１０６と、基板１０１の平面方向に電界印加電極１０６を挟んで配置されて量子井戸層１４１に接続する第１オーミック電極１０７および第２オーミック電極１０８とを備える。
【００４１】
また、このスピン偏極装置においては、第１オーミック電極１０７の側の電界印加電極１０６の側面１０６ａと同一平面上で量子井戸層１４２に形成された第１側面１４２ａと、第２オーミック電極１０８の側の電界印加電極１０６の側面１０６ｂと同一平面上で量子井戸層１４２に形成された第１側面１４２ｂと、第１オーミック電極１０７の側の電界印加電極１０６の側面１０６ａと同一平面上で第３半導体層１０５に形成された第３側面１０５ａと、第２オーミック電極１０８の側の電界印加電極１０６の側面１０６ｂと同一平面上で第３半導体層１０５に形成された第４側面１０５ｂとを備える。
【００４２】
また、このスピン偏極装置においても、電界印加電極１０６に対し、基板１０１の平面方向において第１オーミック電極１０７および第２オーミック電極１０８を通る方向に垂直な方向に、磁場１０９ａを印加する磁場印加部１０９を備える。
【００４３】
なお、第１オーミック電極１０７および第２オーミック電極１０８は、電界印加電極１０６との間の量子井戸層１４２に電界印加電極１０６による電界が印加されない領域が形成される範囲に電界印加電極１０６と離間して配置されている。このように構成したスピン偏極装置においても、図１Ａ，図１Ｂを用いて説明したスピン偏極装置と同様に、電界印加電極１０６の下部領域に二重量子井戸構造が形成される状態となっている。
【００４４】
このスピン偏極装置では、例えば、量子井戸層１４１および量子井戸層１４２は、ＩｎＧａＡｓから構成すればよく、各々の層厚は５ｎｍ程度とすればよい。また、第３半導体層１０５は、第１半導体層１０３と同様であり、ＩｎＡｌＡｓから構成すればよい。また、障壁層１４３は、ＩｎＡｌＡｓから構成すればよく、層厚は５ｎｍ程度とすればよい。これらの各層は、例えば、有機金属気相成長法および分子線エピタキシー法などの、半導体の結晶成長技術により形成することができる。
【００４５】
また、電界印加電極１０６は、Ｔｉ／Ａｕから構成すればよく、例えば、第３半導体層１０５にショットキー接続させればよい。また、第１オーミック電極１０７は、ＡｕＧｅＮｉ／Ａｕから構成すればよく、量子井戸層１４１にまで合金領域が形成されていればよい。また、第２オーミック電極１０８も同様であり、ＡｕＧｅＮｉ／Ａｕから構成すればよく、量子井戸層１４１にまで合金領域が形成されていればよい。これらの電極は、例えば、真空蒸着法やスパッタ法などの堆積技術を用いたリフトオフ法により形成することができる。
【００４６】
また、例えば、電界印加電極１０６を形成した後、第３半導体層１０５および量子井戸層１４２を、公知のリソグラフィー技術およびエッチング技術によりパターニングし、電界印加電極１０６の側方に溝を形成することで、第１側面１４２ａ，第２側面１４２ｂ，第３側面１０５ａ，および第４側面１０５ｂが形成できる。上記溝は、例えば、障壁層１４３が露出するまで形成すればよい。また、このようにして溝を形成した後、溝底部の障壁層１４３の上に、第１オーミック電極１０７および第２オーミック電極１０８を形成すればよい。
【００４７】
次に、量子井戸層１４１，障壁層１４３，および量子井戸層１４２による二重量子井戸構造としたスピン偏極装置を例に、一方のスピンの電子の制御についてより詳細に説明する。
【００４８】
前述したように、二重量子井戸構造としている電界印加電極１０６の下の領域においては、任意の１つの向きに流れる電子に対し、量子井戸層１４１では、上向きスピンの電子のエネルギーが下向きスピンの電子のエネルギーよりも大きく、量子井戸層１４２では、下向きスピンの電子のエネルギーが上向きスピンの電子のエネルギーよりも大きい状態となる。この結果、電界印加電極１０６により電界が印加される領域では、量子井戸層１４１および量子井戸層１４２に、各々異なる方向にスピン偏極した電子が偏在する状態となる。
【００４９】
一方、電界印加電極１０６の領域以外の、量子井戸層１４１の領域（電界が印加されない領域）では、スピン偏極がない状態の電子によるチャネルが形成されるようになり、電界印加電極１０６と第１オーミック電極１０７および第２オーミック電極１０８との間の量子井戸層１４１では、電子が移動できる状態となっている。
【００５０】
また、量子井戸層１４２に第１側面１４２ａおよび第２側面１４２ｂを形成しており、まず、量子井戸層１４２は閉じた領域となっている。このため、例えば、量子井戸層１４２を基板１０１の平面方向に移動する下向きスピンの電子は、第１側面１４２ａおよび第２側面１４２ｂで反射し、量子井戸層１４２に閉じ込められる状態となる。これに対し、量子井戸層１４１は、第２オーミック電極１０８から第１オーミック電極１０７にかけて形成されているので、スピン偏極している電子が電界印加電極１０６の下の領域に閉じ込められることなく、通過することができる。
【００５１】
このような構成において、まず、一方のスピンの状態の電子が量子井戸層１４１と量子井戸層１４２との間で共鳴を起こせば、このスピン状態の電子は、量子井戸層１４１と量子井戸層１４２との間を高い確率でトンネリングして移動することができるようになる。
【００５２】
ここで、上述した共鳴の位相は、以下の式（１）に示すように、量子井戸層１４１と量子井戸層１４２との間の相関の強さｔ’、電子のフェルミ速度ｖＦ、電界印加電極１０６の第１オーミック電極１０７および第２オーミック電極１０８方向の長さＬにより決定される。なお、ｈはプランク定数である。また、Ｌ／ｖＦは、電子が電界印加電極１０６の下の領域を通過するのに要する時間であり、ｔ’／（ｈ／２π）は、共鳴周波数である。
【００５３】
共鳴の位相＝ｔ’／（ｈ／２π）×Ｌ／ｖＦ・・・（１）
【００５４】
この共鳴の位相がπの整数倍の時、上述した共鳴が最大となり、一方のスピン状態の電子が、量子井戸層１４１と量子井戸層１４２との間をトンネリングして移動する確率が最大となる。従って、Ｌおよびｔ’を適宜に設定して共鳴の位相をπの整数倍とすることで、上記トンネリングの確率を最大とすることができる。
【００５５】
ここで、共鳴の位相が、π，３π，５π・・・とπの奇数倍の場合、井戸層を長さＬの方向に走行する共鳴する電子は、奇数回のトンネリングを行うことになる。従ってこの場合、量子井戸層１４１を走行していた一方のスピン状態の電子は、量子井戸層１４２の側に移動し、同じ方向の走行においては量子井戸層１４１の側に戻ってくることがない。
【００５６】
一方、共鳴の位相が２π，４π，６π・・・とπの偶数倍の場合、井戸層を長さＬの方向に走行する共鳴する電子は、偶数回のトンネリングを行うことになる。従ってこの場合、量子井戸層１４１を走行していた一方のスピン状態の電子は、同じ方向の走行において、最終的に量子井戸層１４１の側に移動して戻ってくることになる。
【００５７】
以上の共鳴条件を考慮し、まず、Ｌおよびｔ’を適宜に設定して共鳴の位相をπとし、加えて、図５に示すように、紙面手前より奥に向かう磁場１０９ａを印加する場合について考える。この状態で、図５に示すように、第１オーミック電極１０７には正電圧、第２オーミック電極には負電圧を印加し、電界印加電極１０６に正電圧を印加すると、第２オーミック電極１０８から第１オーミック電極１０７の側にかけて、量子井戸層１４１に上向きスピンの電子５０１が流れる。この場合、電子５０１は、量子井戸層１４１と量子井戸層１４２との間で共鳴を起こさず、トンネリングしない。
【００５８】
一方、上記条件の電圧印加において、第２オーミック電極１０８から第１オーミック電極１０７の側にかけて、量子井戸層１４１には、図６に示すように、下向きスピンの電子６０１も流れるが、電子６０１は、量子井戸層１４１と量子井戸層１４２との間で共鳴を起こす。このため、第２オーミック電極１０８から第１オーミック電極１０７の側にかけて、走行する電子６０１は、量子井戸層１４２が存在する領域では、量子井戸層１４１から量子井戸層１４２にトンネリングする。トンネリングした電子６０１は、正電圧が印加されている第１オーミック電極１０７の側に走行する。
【００５９】
この場合、共鳴の位相をπとしているので、第１オーミック電極１０７の側への走行では、電子６０１が量子井戸層１４１の側に再度トンネリングすることがない。この結果、走行している電子６０１は、第１側面１４２ａにぶつかって反射する。反射して第２オーミック電極１０８の側へ走行することになった電子６０１は、今度は、量子井戸層１４２から量子井戸層１４１にトンネリングし、第２オーミック電極１０８の方向に戻る。
【００６０】
以上のように、上述した各条件では、まず、第２オーミック電極１０８から第１オーミック電極１０７に向けて量子井戸層１４１を走行する一方のスピン状態の電子（電子６０１）は、量子井戸層１４２にトンネリングして第１側面１４２ａで反射するため、第１オーミック電極１０７の側へ通過できない。
【００６１】
これに対し、第２オーミック電極１０８から第１オーミック電極１０７に向けて量子井戸層１４１を走行する他方のスピン状態の電子（電子５０１）は、量子井戸層１４２にトンネリングしないため、第１オーミック電極１０７の側へ通過する。このように、本実施の形態におけるスピン偏極装置では、電界印加電極１０６により正電圧が印加される領域に、一方のスピン状態（上向きスピン）に偏極したスピン偏極電流を流すことができる。
【００６２】
次に、一方のスピン状態の電子（電子６０１）が量子井戸層１４１と量子井戸層１４２との間で共鳴を起こす条件として、Ｌおよびｔ’を適宜に設定して共鳴の位相をπの偶数倍とし、加えて、前述同様に磁場１０９ａを印加する場合について考える。例えば、図７に示すように、共鳴の位相がπとなる電界印加電極１０６の長さＬに対し、共鳴の位相が２πとなる長さが２Ｌとされた電界印加電極７０６の場合について考える。この場合、第１オーミック電極１０７および第２オーミック電極１０８の量子井戸層７４２および第３半導体層７０５も、長さが２Ｌとされている。
【００６３】
また、第１オーミック電極１０７の側の電界印加電極７０６の側面７０６ａと同一平面上において、量子井戸層７４２に第１側面７４２ａが形成され、第３半導体層７０５に第３側面７０５ａが形成されている。また、第２オーミック電極１０８の側の電界印加電極７０６の側面７０６ｂと同一平面上において、量子井戸層７４２に第２側面７４２ｂが形成され、第３半導体層７０５に第４側面７０５ｂが形成されている。
【００６４】
この場合、量子井戸層１４１を第１オーミック電極１０７に向けて走行している下向きスピンの電子６０１は、量子井戸層７４２が存在する領域では、量子井戸層１４１から量子井戸層７４２にトンネリングする。トンネリングした電子６０１は、正電圧が印加されている第１オーミック電極１０７の側に走行する。この例では、電界印加電極７０６が長く、共鳴の位相が２πとされているので、第１側面７４２ａに到達する前に、量子井戸層７４２から量子井戸層１４１に再度トンネリングする。このため、電子６０１は、電界印加電極７０６の下の領域で遮られることなく、第１オーミック電極１０７の側へ通過することになる。
【００６５】
また、量子井戸層１４１を第１オーミック電極１０７に向けて走行している上向きスピンの電子（不図示）は、量子井戸層７４２が存在する領域でも、トンネリングすることなく量子井戸層１４１をそのまま走行していく。これは、図５を用いて説明した状態と同様である。
【００６６】
従って、上述したように、共鳴の位相を２πとすると、共鳴する電子６０１も、量子井戸層１４１の側に戻ってくるので、上向きスピンの電子とともに、第１オーミック電極１０７の側に到達することになる。このように、共鳴の位相がπの偶数倍とされている条件では、電界印加電極１０６により正電圧が印加される領域に、一方のスピン状態（上向きスピン）に偏極したスピン偏極電流を流すことができない。
【００６７】
次に、一方のスピン状態の電子（電子６０１）が量子井戸層１４１と量子井戸層１４２との間で共鳴を起こす条件として、Ｌおよびｔ’を適宜に設定して共鳴の位相をπの奇数倍とし、一方で、前述とは異なり磁場が印加されていない場合について説明する。
【００６８】
この状態で、第１オーミック電極１０７には正電圧、第２オーミック電極には負電圧を印加し、電界印加電極１０６に正電圧を印加すると、第２オーミック電極１０８から第１オーミック電極１０７の側にかけて、量子井戸層１４１に上向きスピンの電子（不図示）が流れる。この場合、上向きスピンの電子は、量子井戸層１４１と量子井戸層１４２との間で共鳴を起こさず、トンネリングしない。これは、図５を用いて説明した状態と同じである。
【００６９】
一方、下向きスピンの電子６０１は、量子井戸層１４１と量子井戸層１４２との間で共鳴を起こす。このため、図８に示すように、まず、第２オーミック電極１０８から第１オーミック電極１０７の側にかけて走行する電子６０１は、量子井戸層１４２が存在する領域では、量子井戸層１４１から量子井戸層１４２にトンネリングする。トンネリングした電子６０１は、正電圧が印加されている第１オーミック電極１０７の側に走行する。この場合、共鳴の位相をπとしているので、第１側面１４２ａに到達する前に、電子６０１が量子井戸層１４１の側にトンネリングすることがない。この結果、走行している電子６０１は、第１側面１４２ａにぶつかって反射する。
【００７０】
ここで、磁場を印加していない場合、反射して第２オーミック電極１０８の方向に走行する電子６０１は、量子井戸層１４２から量子井戸層１４１にトンネリングすることがない。これは、磁場がない場合、量子井戸層１４１に入射された電子は、この入射方向には共鳴条件を満たすが、入射方向とは反対の方向に走行する電子は、共鳴条件を満たさなくなるからである。このため、電子６０１は、第２オーミック電極１０８の方向に戻ることなく、第２側面１４２ｂで反射する。このようして第２側面１４２ｂで反射して第１オーミック電極１０７の方向に走行する電子６０１は、入射方向に走行しているために共鳴条件を満たし、量子井戸層１４２から量子井戸層１４１に再度トンネリングする。この結果、電子６０１は、電界印加電極１０６の下の領域で遮られることなく、第１オーミック電極１０７の側へ通過することになる。
【００７１】
従って、上述したように、共鳴の位相をπ（πの奇数倍）としていても、磁場が印加されていないと、共鳴する電子６０１が量子井戸層１４１の側に戻ってくるので、上向きスピンの電子とともに、第１オーミック電極１０７の側に到達することになる。このように、磁場が印加されていない場合、共鳴の位相がπの奇数倍とされていても、電界印加電極１０６により正電圧が印加される領域に、一方のスピン状態（上向きスピン）に偏極したスピン偏極電流を流すことができない。
【００７２】
以上に説明したように、電界印加電極１０６の下の領域の二重量子井戸構造において、２つの井戸の間で電子が共鳴する条件として、共鳴の位相がπの奇数倍とされ、電界印加電極１０６に対し、基板１０１の平面方向において第１オーミック電極１０７および第２オーミック電極１０８を通る方向に垂直な方向に磁場が印加されていれば、高い確率で一方のスピン状態の電子を選択的に流すことができるようになり、高効率のスピンフィルタが実現できる。
【００７３】
以上の説明したように、本発明によれば、二重量子井戸構造を構成している領域における電子の共鳴条件を適宜に設定することで、基板面内方向に高効率にスピン偏極電流を流すことができ、基板面にスピン偏極トランジスタ等のスピン偏極デバイスを高集積化できるようになる。また、本発明は、電子のスピン物性を利用したスピン・トランジスタ（非特許文献２，非特許文献３参照）や、スピンを用いた半導体量子ビットの情報読み取りデバイスへの応用が考えられる。特に、スピン偏極トランジスタを高集積化できる点で、高い実用性が得られる。
【００７４】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの組み合わせおよび変形が実施可能であることは明白である。例えば、上述では、電界印加電極の側の井戸に下向きのスピンの電子をトンネリングさせるようにしたが、これに限るものではなく、電界印加電極の側の井戸に上向きのスピンの電子をトンネリングさせるようにしてもよい。
【００７５】
また、上述では、ＩｎＰ基板を用い、ＩｎＡｌＡｓおよびＩｎＧａＡｓなどの化合物半導体を用いるようにしたが、これに限るものではなく、他の半導体を用いるようにしてもよい。例えば、第１半導体層および第３半導体層をＡｌＳｂから構成し、第２半導体層をＩｎＡｓから構成してもよい。また、電子供給層を第１半導体層の基板側に配置するようにしたが、これに限るものではなく、第３半導体層の電極形成側に電子供給層を配置してもよい。また、両方に、電子供給層を配置してもよい。電子供給層は、基板と第１半導体層との間および第３半導体層と電界印加電極との間の少なくとも一方に形成されていればよい。また、基板の上に、バッファ層を介して各層を結晶成長させるようにしてもよい。例えば、ＩｎＰ基板を用いる場合、ＩｎＧａＡｓからなるバッファ層を形成し、この上に、各層を形成（エピタキシャル成長）させてもよい。
【符号の説明】
【００７６】
１０１…基板、１０２…電子供給層、１０３…第１半導体層、１０４…第２半導体層、１０４ａ…第１側面、１０４ｂ…第２側面、１０５…第３半導体層、１０５ａ…第３側面、１０５ｂ…第４側面、１０６…電界印加電極、１０６ａ，１０６ｂ…側面、１０７…第１オーミック電極、１０８…第２オーミック電極、１０９…磁場印加部、１０９ａ…磁場。
【図１Ａ】
2012049293.tif 000003
【図１Ｂ】
2012049293.tif 000004
【図２】
2012049293.tif 000005
【図３】
2012049293.tif 000006
【図４Ａ】
2012049293.tif 000007
【図４Ｂ】
2012049293.tif 000008
【図５】
2012049293.tif 000009
【図６】
2012049293.tif 000010
【図７】
2012049293.tif 000011
【図８】
2012049293.tif 000012
【図９】
2012049293.tif 000013