(57)【要約】【課題】複数の有効画素とＯＢ画素とを配列してなるイメージセンサの出力信号を処理するにあたって、ＯＢ画素のＡＤ変換後の信号のノイズを低減させ、安定したオフセットクランプを実現する。【解決手段】イメージセンサ１００から出力された有効画素の画素信号およびＯＢ画素の画素信号を各独立した利得で振幅調整するプリアンプ３０１と、独立した利得で振幅調整された前記有効画素の画素信号および前記光学黒画素の画素信号の各々をデジタルデータに変換するアナログデジタル変換器３０２と、前記有効画素の画素信号から変換されたデジタルデータおよび前記光学黒画素の画素信号から変換されたデジタルデータを各独立した利得で振幅調整するポストアンプ３０３とを備える。【選択図】図１
2012235297.tif 000002
【特許請求の範囲】
【請求項１】
入射光に応じた画素信号を生成する複数の有効画素および暗電流レベルを表す画素信号を生成する複数の光学黒画素がマトリクス状に配置されたイメージセンサから出力される各画素の画素信号を処理する画像信号処理回路であって、
前記イメージセンサから出力された前記有効画素の画素信号および前記光学黒画素の画素信号を各独立した利得で振幅調整するプリアンプと、
前記独立した利得で振幅調整された前記有効画素の画素信号および前記光学黒画素の画素信号の各々をデジタルデータに変換するアナログデジタル変換器と、
前記有効画素の画素信号から変換されたデジタルデータおよび前記光学黒画素の画素信号から変換されたデジタルデータを各独立した利得で振幅調整するポストアンプと、
を備える画像信号処理回路。
【請求項２】
前記プリアンプは、前記有効画素の画素信号のみを増幅する有効画素用アンプと、前記光学黒画素の画素信号のみを増幅する光学黒画素用アンプとで構成される
請求項１に記載の画像信号処理回路。
【請求項３】
入射光に応じた画素信号を生成する複数の有効画素および暗電流レベルを表す画素信号を生成する複数の光学黒画素がマトリクス状に配置されたイメージセンサから出力される各画素の画素信号を処理する画像信号処理回路であって、
前記イメージセンサから出力された前記有効画素の画素信号のみを増幅する有効画素用アンプと、
前記イメージセンサから出力された前記光学黒画素の画素信号のみを増幅する光学黒画素用アンプと、
前記有効画素用アンプおよび前記光学黒用アンプで増幅された各画素の画素信号をデジタルデータに変換するアナログデジタル変換器と、
を備える画像信号処理回路。
【請求項４】
前記画像信号処理回路は、さらに、
前記光学黒画素の画素信号に基づいて前記光学黒画素における暗電流レベルに対応するオフセット量を指示するオフセット指示回路と、
前記指示された前記オフセット量を、前記有効画素の画素信号からキャンセルする暗電流キャンセル回路と、を備え、
前記プリアンプは、前記暗電流キャンセル回路にて前記オフセット量がキャンセルされた後の前記画素信号を増幅する
請求項１〜３のいずれか１項に記載の画像信号処理回路。
【請求項５】
前記画像信号処理回路は、さらに、
前記光学黒画素の画素信号に基づいて前記光学黒画素における暗電流レベルに対応するオフセット量を指示するオフセット指示回路を備え、
前記アナログデジタル変換器は、前記指示された前記オフセット量を、前記有効画素の画素信号から変換されるデジタルデータから差し引く
請求項１〜３のいずれか１項に記載の画像信号処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）などのイメージセンサを用いた固体撮像装置における画像信号処理回路に関し、複数の有効画素と光学黒（ＯＢ：Ｏｐｒｉｃａｌ  Ｂｌａｃｋ）画素とを配列してなるイメージセンサの出力信号を処理するにあたって、ＯＢ画素のＡＤ（Ａｎａｌｏｇ−Ｄｉｇｉｔａｌ）変換後の信号のノイズを低減させ、安定したオフセットクランプを実現する技術に関する。
【背景技術】
【０００２】
従来、固体撮像装置におけるノイズの抑制に関する様々な技術が周知となっている（例えば、特許文献１）。
【０００３】
特許文献１には、図９に示すように、従来の固体撮像装置における水平出力を複数系統（複数チャネル）で出力する技術と水平ＣＣＤ（ＨＣＣＤ）内で隣り合う電荷を混合した場合には、１個のＨＣＣＤで転送し１個の出力回路から出力する技術が開示されている。
【０００４】
２次元状に配列されたフォトダイオードとフォトダイオードで得られた信号電荷を垂直方向に転送するインターライン状に配置された垂直転送ＣＣＤ（ＶＣＣＤ）と、ＶＣＣＤで転送された信号を水平方向に転送する水平転送ＣＣＤ（ＨＣＣＤ）と、転送された信号電荷を電圧信号に変換して出力する出力回路からなり、特にＨＣＣＤと出力回路が２個配置されてなる所に構造的特徴を有する。
【０００５】
ＶＣＣＤから転送される信号電荷の全てを独立に出力する場合には、２個のＨＣＣＤに振分けて転送し、２個の出力回路から独立した２系列の信号として出力し、外部の信号処理回路で１系列の信号に合成する。一方、解像度を犠牲にして感度を向上させるべくＨＣＣＤ内部で水平方向に信号電荷を混合した場合には、ＨＣＣＤの内、ＶＣＣＤに近い一方のＨＣＣＤだけで混合電荷を転送し、１個の出力回路だけから出力する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平５−４１８３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
イメージセンサに一般的に設けられるＯＢ画素は、イメージセンサの黒基準レベル（暗電流レベル）を表現する画素であり、常に微小振幅信号を出力する。一方、有効画素は、イメージセンサの光電変換した画像信号を表現する画素であり、大振幅信号を出力し得る。
【０００８】
図９に示すような従来のＣＣＤイメージセンサやＭＯＳイメージセンサなどの固体撮像装置では、ＯＢ画素と有効画素の区別なく、同じ信号処理により画像信号をデジタル化している。そのため、振幅の大きい有効画素の信号に最適な処理を行うため、微小振幅信号であるＯＢ画素の信号のノイズを悪化させるという問題がある。
【０００９】
また、図９に示す従来のＣＣＤ撮像装置は、ＨＣＣＤの各転送段は、所定量の信号電荷を転送するに足る容量（面積）を有する必要が有り、出力チャネル数を増加させる事で占有面積の増大を招く。従って並列ＨＣＣＤ数は、現実的には２〜４個に限られる。２〜４個の出力チャンネル数で、有効画素とＯＢ画素の出力チャンネルを分けて信号処理すると、有効画素を処理するチャンネル数が減少するため、フレームレートの低下を招いてしまう。
【００１０】
また、ＯＢ画素用の信号処理チャンネルを確保すると、少なくともＣＤＳ（Ｃｏｒｒｅｌａｔｉｏｎ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ）処理とＡＤ変換機能を有する専用のアナログフロントエンド（ＡＦＥ）ＩＣに入力させる必要があり、カメラシステムの空間的領域を占有してしまうのみならず、消費電力を著しく増加させてしまう。そのため、そもそもＣＣＤ撮像装置では、ＯＢ画素と有効画素の信号処理を分けて実施することは困難であった。
【００１１】
本発明は、このような事情に鑑みてなされたものであり、複数の有効画素とＯＢ画素とを配列してなるイメージセンサの出力信号を処理するにあたって、ＯＢ画素のＡＤ変換後の信号のノイズを低減させ、安定したオフセットクランプを実現する画像信号処理回路を提供することを目的とする。
【課題を解決するための手段】
【００１２】
前記目的を達成するため、本発明に係る画像信号処理回路の１つの態様は、入射光に応じた画素信号を生成する複数の有効画素および暗電流レベルを表す画素信号を生成する複数の光学黒画素がマトリクス状に配置されたイメージセンサから出力される各画素の画素信号を処理する画像信号処理回路であって、前記イメージセンサから出力された前記有効画素の画素信号および前記光学黒画素の画素信号を各独立した利得で振幅調整するプリアンプと、前記独立した利得で振幅調整された前記有効画素の画素信号および前記光学黒画素の画素信号の各々をデジタルデータに変換するアナログデジタル変換器と、前記有効画素の画素信号から変換されたデジタルデータおよび前記光学黒画素の画素信号から変換されたデジタルデータを各独立した利得で振幅調整するポストアンプと、を備える。
【００１３】
ここで、前記プリアンプは、前記有効画素の画素信号のみを増幅する有効画素用アンプと、前記光学黒画素の画素信号のみを増幅する光学黒画素用アンプとで構成されてもよい。
【００１４】
また、本発明に係る画像信号処理回路の１つの態様は、入射光に応じた画素信号を生成する複数の有効画素および暗電流レベルを表す画素信号を生成する複数の光学黒画素がマトリクス状に配置されたイメージセンサから出力される各画素の画素信号を処理する画像信号処理回路であって、前記イメージセンサから出力された前記有効画素の画素信号のみを増幅する有効画素用アンプと、前記イメージセンサから出力された前記光学黒画素の画素信号のみを増幅する光学黒画素用アンプと、前記有効画素用アンプおよび前記光学黒用アンプで増幅された各画素の画素信号をデジタルデータに変換するアナログデジタル変換器と、を備える。
【００１５】
また、前記画像信号処理回路は、さらに、前記光学黒画素の画素信号に基づいて前記光学黒画素における暗電流レベルに対応するオフセット量を指示するオフセット指示回路と、前記指示された前記オフセット量を、前記有効画素の画素信号からキャンセルする暗電流キャンセル回路と、を備え、前記プリアンプは、前記暗電流キャンセル回路にて前記オフセット量がキャンセルされた後の前記画素信号を増幅してもよい。
【００１６】
また、前記画像信号処理回路は、さらに、前記光学黒画素の画素信号に基づいて前記光学黒画素における暗電流レベルに対応するオフセット量を指示するオフセット指示回路を備え、前記アナログデジタル変換器は、前記指示された前記オフセット量を、前記有効画素の画素信号から変換されるデジタルデータから差し引いてもよい。
【００１７】
本発明は、このような画像信号処理回路として実現できるだけでなく、このような画像信号処理回路を含む半導体集積回路装置（画像信号処理ＩＣ）として実現することができる。また、そのような画像信号処理ＩＣとイメージセンサＩＣとからなるマルチチップシステムとして実現することも、画像信号処理回路とイメージセンサとを単一の半導体基板上に形成した半導体集積回路装置として実現することもできる。
【発明の効果】
【００１８】
本発明の画像信号処理回路は、有効画素の画素信号とＯＢ画素の画素信号とをプリアンプで各独立した利得で振幅調整し、独立した利得で振幅調整された有効画素の画素信号およびＯＢ画素の画素信号の各々をデジタルデータに変換し、有効画素の画素信号から変換されたデジタルデータとＯＢ画素の画素信号から変換されたデジタルデータとをポストアンプで各独立した利得で振幅調整する。この結果、ＯＢ画素の微小振幅の画素信号を、ＡＤ変換の前に、有効画素の画素信号とは独立して増幅できるので、ＯＢ画素の画素信号のＡＤ変換における量子化ノイズを低減することができる。ＯＢ画素の画素信号から、暗電流レベルを低ノイズかつ高精度に検出し、安定した、オフセットクランプを実現することができる。
【００１９】
また、前記プリアンプは、前記有効画素の画素信号のみを増幅する有効画素用アンプと、前記ＯＢ画素の画素信号のみを増幅する光学黒画素用アンプとで構成されてもよい。この結果、ＯＢ画素の微小信号が有効画素の大振幅の画素信号の影響を受けることがなくなり、ＯＢ画素の信号に有効画素の信号の影響による誤差信号が混入しないようにできる。
【００２０】
さらに、イメージセンサでの課題である暗電流に対し、ＣＤＳアンプもしくはＤＡ変換回路にオフセット補正を加える構成を備える。この結果、暗電流をキャンセルした安定なＯＢクランプを実現することができる。暗電流は誤差が低減されたＯＢ画素の信号から高精度に検出されるので、暗電流の正確なキャンセル処理が行われる。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施形態１を示す回路構成図
【図２】本発明の実施形態１の効果の説明図
【図３】本発明の実施形態２を示す回路構成図
【図４】本発明の実施形態２の効果の説明図
【図５】本発明の実施形態３を示す回路構成図
【図６】本発明の実施形態４・５を示す回路構成図
【図７】本発明の実施形態４を示す詳細回路構成図
【図８】本発明の実施形態５を示す駆動方法
【図９】従来の実施形態を示す回路構成図
【発明を実施するための形態】
【００２２】
（実施形態１）
図１は、この発明の実施形態１に係る画像信号処理回路の構成例を示す。図１に示される画像信号処理回路３００は、イメージセンサ１００の出力信号を処理する。
【００２３】
イメージセンサ１００において、撮像部１０１は、入射光を画素単位でフォトダイオードにて信号電荷に変換して蓄積する有効画素領域１０１１と、イメージセンサの黒基準レベル（暗電流レベル）を表す信号を生成するために、フォトダイオードが遮光されているか、又はフォトダイオードが配置されていない、ＯＢ画素領域１０１２とから構成されている。有効画素、ＯＢ画素は垂直方向には同一の画素グループで構成されている。
【００２４】
イメージセンサ１００から出力される各画素の画素信号は、複数の信号線を介して並列に画像信号処理回路３００に伝送され、信号線と同数のプリアンプ（ＰｒｅＡＭＰ）３０１に印加される。当該画素信号は、プリアンプ３０１により、有効画素用とＯＢ画素用とで独立した利得で振幅調整され、ＡＤ変換器３０２によりデジタルデータに変換され、ポストアンプ（ＰｏｓｔＡＭＰ）３０３により、有効画素用とＯＢ画素用とで独立した利得で振幅調整される。ここで、ある利得でデジタルデータの振幅を調整するとは、デジタルデータに利得に応じた定数を乗じることであり、ポストアンプ３０３は、例えば、デジタルデータに定数を乗じる乗算器で構成される。
【００２５】
プリアンプ３０１とＡＤ変換器３０２とポストアンプ３０３によるアナログデジタル変換、振幅調整機能は、複数の並列構成となっており、デジタルデータを画像処理するデジタルプリプロセッサ（ＤＰＰ）２０８により、イメージデータとしてまとめられ出力される。
【００２６】
有効画素領域１０１１の出力回路に接続されるプリアンプ３０１は、有効画素領域用のプリアンプ利得生成回路（ＰｒｅＧＣＧ）３０４により利得を決定され、ポストアンプ３０３は有効画素領域用のポストアンプ利得生成回路（ＰｏｓｔＧＣＧ）３０６により利得が決定される。一方、ＯＢ画素領域１０１２の出力回路に接続されるプリアンプ３０１は、ＯＢ画素領域用のプリアンプ利得生成回路（ＰｒｅＧＣＧ）３０５により利得を決定され、ポストアンプ３０３はＯＢ画素領域用のポストアンプ利得生成回路（ＰｏｓｔＧＣＧ）３０７により利得が決定される。
【００２７】
図２は、プリアンプで画素信号の振幅を増大させることにより、つまり、画素信号を増幅することにより、ノイズが良化するメカニズムを説明する図である。なお、この説明に用いる利得、ダイナミックレンジ、および分解能の値は、全て説明のための便宜的な値であり、実際的な値ではないことに注意する。
【００２８】
図２（ａ）の比較例に示したように、ダイナミックレンジ１Ｖ、４ビット分解能のＡＤ変換器３０２の場合、入力が０．５Ｖのアナログ信号に対して、デジタル変換を行うと、２ビットの分解能でＡＤ変換された０．５Ｖを表すデジタルデータが出力される。入力可能なダイナミックレンジは最大１．０Ｖである。
【００２９】
一方、図２（ｂ）の実施例に示したように、プリアンプ３０１をＡＤ変換器３０２の前段に配置し、ダイナミックレンジ１Ｖ、４ビット分解能のＡＤ変換器３０２の後段にポストアンプ３０３を配置し、プリアンプ利得生成回路３０５にて＋６ｄＢ、ポストアンプ利得生成回路３０７により−６ｄＢの利得で信号の振幅を調整した場合、入力が０．５Ｖのアナログ信号に対して、デジタル変換を行うと、４ビットの分解能でＡＤ変換された０．５Ｖを表すデジタルデータが出力される。ただし、入力可能なダイナミックレンジは最大０．５Ｖとなる。
【００３０】
ＡＤ変換器３０２の前段で、プリアンプ３０１にて画素信号を増幅することで、ＡＤ変換の実効的な分解能が向上する。その結果、ＡＤ変換器３０２がアナログデジタル変換をする際の量子化ノイズが良化する。ただし、入力可能なダイナミックレンジはプリアンプ３０１で増幅した分だけ狭くなる。
【００３１】
また、ＡＤ変換の前後で振幅の増減調整を行った場合に、振幅調整を行わない場合と同一の振幅を表すデジタルデータを得るためには、プリアンプ３０１で増幅させた利得分をポストアンプ３０３で減少させる必要がある。つまり、プリアンプ３０１およびポストアンプ３０３のトータルの利得は、振幅調整を行うＯＢ画素用と行わない有効画素用とで一致させる必要がある。
【００３２】
図１のように、有効画素用のプリアンプ３０１の利得と、ＯＢ画素用のプリアンプ３０１の利得とをそれぞれ独立制御できるようにしておくことによって、有効画素の信号振幅の大きさに左右されずに、常に、ＯＢ画素の画素信号を処理する信号処理回路のみ、ＡＤ変換前に信号を増幅させることが可能となり、ＯＢ画素のＡＤ変換後の信号のノイズを低減させ、安定した、オフセットクランプを提供することができる。なお、トータルゲインを、有効画素、ＯＢ画素で同じ値とするため、ポストアンプ３０３の利得も、有効画素用とＯＢ画素用とで個別に制御される。
【００３３】
（実施形態２）
図３は、この発明の実施形態２に係る画像信号処理回路の構成例を示す。図３に示される画像信号処理回路２００は、イメージセンサ１００の出力信号を処理する。イメージセンサ１００と画像信号処理回路２００とは、一例として、別々の半導体基板上に形成されたＣＣＤイメージセンサＩＣ（ＣＣＤチップ）とアナログフロントエンドＩＣ（ＡＦＥチップ）として実現されてもよく、そのような実現では、イメージセンサ１００と画像信号処理回路２００との間はワイヤで接続される。
【００３４】
イメージセンサ１００は、光信号を信号電荷へ変換し、転送する撮像部１０１と、ｎ画素の各信号電荷をシリアルに読み出して電圧信号へ変換し、イメージセンサ１００からシリアルに出力するＮ個のアンプ１０２とで構成される。
【００３５】
画像信号処理回路２００は、Ｎ個のアンプ１０２の各々に接続され、アンプ１０２から供給されるｎ画素の電圧信号に対して順次相関二重サンプリングを行うアンプ（ＣＤＳＡＭＰ）２０１と、ｎ画素の電圧信号に対するＣＤＳの結果を各々独立してホールドするためのアナログスイッチ２０２及び容量２０３を含むホールド回路２１０と、ランプ波を発生するＤＡ変換器２０６と、容量２０３で保持した電圧とランプ波を比較する電圧比較器（ＣＯＭＰ）２０４と、タイミング発生回路（ＴＧ）２０７から供給されるクロックパルスをカウントしてカウント値を保持するメモリ付きのカウンタ（ＣＴＲ／ＭＥＭ）２０５と、カウンタ２０５に保持されたデジタルデータを処理するデジタルプリプロセッサ（ＤＰＰ）２０８とで構成される。
【００３６】
イメージセンサ１００からｎ画素の信号をＮ個のアンプでシリアルに読み出して、アンプ２０１で相関二重サンプリングを行い、さらにホールド回路２１０で直並列変換する。その後、ホールド回路２１０で全画素信号が揃った時点で、各画素信号をＤＡ変換器２０６から発生したランプ波と電圧比較器２０４で比較する。この時、ランプ波の掃引開始から電圧比較器２０４の出力が反転するまで、カウンタ２０５でクロックパルスをカウントし、カウント値を保存する。その結果、ｎ×Ｎ個の画素データが得られる。
【００３７】
本発明では、撮像部１０１のうち、有効画素領域１０１１及びＯＢ画素領域１０１２のそれぞれから供給される信号を処理する回路（特には、相関二重サンプリングを行うアンプ２０１）を分ける（言い換えれば、各専用に設ける）ことを特徴とする。図３では、ＯＢ画素領域１０１２から供給される信号のみを処理する回路が、ＯＢ画素用信号処理回路３００として示される。
【００３８】
図４に誤差信号発生メカニズムの説明図を示す。イメージセンサの出力信号は、画素ごとにリセット信号と画素信号を交互に繰り返すアナログ信号であり、リセット信号と画素信号とはアンプ２０１により相関二重サンプリングされる。相関二重サンプリングとは、周知のように、画素回路から供給されるリセット信号と画素信号との差分を、実際の信号成分としてサンプリングする技術である。
【００３９】
図４（ａ）に示すように、第Ｎ−１画素の信号振幅が小さいときは、第Ｎ−１画素の信号の影響によって第Ｎ画素のリセット信号に生じる誤差信号は無視できる。他方、図４（ｂ）に示すように、第Ｎ−１画素の信号振幅が大きいときは、信号振幅のリセット残りが発生し、第Ｎ画素のリセット信号にオフセット誤差信号が含まれることがある。このリセット時の誤差信号は、第Ｎ画素の信号振幅のオフセットとして残るため、画素信号に対する無視できない誤差信号となる。特に、第Ｎ画素の信号振幅が小さいときは、オフセット誤差信号の割合が大きくなるため、影響が大きい。
【００４０】
イメージセンサのＯＢ画素から得られる信号（黒基準信号）は、フォトダイオードの暗電流や、垂直ＣＣＤの暗電流などの微小な信号である。ＯＢ画素の信号は常に微小であるため、信号をシリアル処理する場合は、ＯＢ画素と有効画素とを組み合わせずに、ＯＢ画素の信号のみを専用の回路で処理することで、ＯＢ画素の信号に有効画素の大信号の影響による誤差信号が混入しないようにする。
【００４１】
一方、有効画素領域については同色画素がシリアル処理されるため、前後の画素で極端な信号振幅差が発生することはない。よって、有効画素領域１０１１とＯＢ画素領域１０１２に接続される相関二重サンプリングを行うアンプ２０１を有効画素用とＯＢ画素用とで分けるだけで、誤差信号の混入を最小限に抑えることが可能である。
【００４２】
（実施形態３）
図５は、この発明の実施形態３に係る画像信号処理回路の構成を示す。
【００４３】
図５に示される画像信号処理回路２２０では、撮像部１０１のうち、有効画素領域１０１１に接続されるアンプ１０２とＯＢ画素領域１０１２に接続されるアンプ１０２とが分けて構成される。
【００４４】
有効画素領域１０１１のアンプ１０２に接続されるアンプ２０１は、有効画素領域用のプリアンプ利得生成回路３０４により決定される利得で有効画素領域１０１１の信号の振幅を調整（具体的には増幅）する。ＤＰＰ２０８はポストアンプとして機能し、有効画素領域用のポストアンプ利得生成回路３０６により決定される利得で、有効画素領域１０１１の信号から変換されたデジタルデータの振幅を調整する。デジタルデータの振幅調整は、例えば、ＤＰＰ２０８にて、デジタルデータに、利得に応じた定数を乗算することによって行われる。
【００４５】
一方、ＯＢ画素領域１０１２のアンプ１０２に接続されるアンプ２０１は、ＯＢ画素領域用のプリアンプ利得生成回路３０５により決定される利得でＯＢ画素領域１０１２の信号の利得を調整（具体的には増幅）する。ＤＰＰ２０８はポストアンプとして機能し、ＯＢ画素領域用のポストアンプ利得生成回路３０７により決定される利得で、ＯＢ画素領域１０１２の信号から変換されたデジタルデータの利得を調整する。デジタルデータの振幅調整は、例えば、ＤＰＰ２０８にて、デジタルデータに、利得に応じた定数を乗算することによって行われる。
【００４６】
有効画素用のアンプ１０２の利得と、ＯＢ画素用のアンプ１０２の利得とをそれぞれ独立制御できるようにしておくことによって、ＣＣＤイメージセンサであっても、有効画素の信号振幅の大きさに左右されずに、常に、ＯＢ画素の信号をＡＤ変換前に増幅させることが可能となり、ＯＢ画素のＡＤ変換後の信号のノイズを低減させ、安定した、オフセットクランプを提供することができる。
【００４７】
（実施形態４）
図６は、この発明の実施形態４に係る画像信号処理回路の構成例を示す。
【００４８】
図６に示される画像信号処理回路２３０では、図３に示した画像信号処理回路２００と比べて、オフセット指示回路として機能するＤＰＰ２０８から暗電流キャンセル回路４００（相関二重サンプリングを行うアンプを含む）にＯＢクランプ信号を供給する構成が追加される。ＯＢクランプ信号は、暗電流レベルに対応するオフセット量を示す信号であり、ＤＰＰ２０８によって、ＯＢ画素の画素信号から検出され、暗電流キャンセル回路４００に指示される。
【００４９】
先の実施形態で説明したように、ＯＢ画素の画素信号と有効画素の画素信号とがＤＡ変換の前後で独立に振幅調整され、また、ＯＢ画素の画素信号と有効画素の画素信号とが、それぞれ異なるＣＤＳアンプで処理されることによって、暗電流レベルに対応するオフセット量は、低ノイズで高精度に検出される。画像信号処理回路２３０は、そのようなオフセット量を用いて、高精度な暗電流キャンセル処理を実現する。
【００５０】
図７は、実施形態４の暗電流キャンセル回路４００の詳細を示す回路図である。暗電流キャンセル回路４００は、アンプ４０１と、イメージセンサ１００のアンプ１０２とアンプ４０１の入力との間に接続された容量４０２と、ＤＰＰ２０８とアンプ４０１の入力との間に接続された容量４０３とからなる。容量４０３には、ＤＰＰ２０８から暗電流成分の大きさに応じたＯＢクランプ信号が印加される。
【００５１】
イメージセンサ出力信号は、輝度信号がまったくない、ダーク条件の出力であっても、図７に示すように、理想出力に対して、暗電流成分を含んだ信号出力となる。暗電流は、画像信号処理回路のダイナミックレンジを圧迫する不要成分であるため、信号処理をする前に取り除く必要がある。そこで、図７に示すように、アンプ１０２からの出力信号側に含まれる暗電流を、ＤＰＰ２０８により検出し、ＤＰＰ２０８から暗電流キャンセル用制御信号であるＯＢクランプ信号を出力する。この信号は、アンプ１０２から供給される信号に含まれる暗電流に同期させた、反転信号である。暗電流と同一振幅かつ逆極性の信号を、容量４０３を介して印加することで、アンプ１０２から供給される信号に含まれる暗電流信号のみを取り除く。
【００５２】
ＣＣＤセンサでの課題である暗電流に対し、ＣＤＳ用のアンプ４０１への入力信号に暗電流キャンセル用のオフセット補正を加える暗電流キャンセル回路４００を設けることによって、ＯＢクランプ動作を安定化する。
【００５３】
（実施形態５）
実施形態４では、アンプ４０１への入力信号の段階で暗電流成分をキャンセルする暗電流キャンセル回路４００について説明したが、暗電流成分をキャンセルするための構成は暗電流キャンセル回路４００に限定されない。
【００５４】
この発明の実施形態５では、暗電流成分をＤＡ変換の段階でキャンセルする固体撮像装置について説明する。この固体撮像装置では、図６に示した固体撮像装置と比べて、ＯＢクランプ信号が、ＤＰＰ２０８からＤＡ変換器２０６へ供給されるように変更される（図示せず）。それに伴い、ＤＡ変換器２０６は、ランプ波の掃引を開始するレベルをＯＢクランプ信号の指示に応じて設定できるように変更される。以下、このように変更されたＤＡＣを、参照符号を変えてＤＡＣ５００と言う。
【００５５】
図８に、実施形態５のＤＡ変換における暗電流キャンセル駆動制御方法を示す。
【００５６】
電圧比較器２０４と、リファレンス電圧としてのランプ波を出力するＤＡＣ５００と、ＤＡＣ５００の出力電圧の掃引開始から電圧比較器２０４の出力が反転するまでの時間をカウントするカウンタ２０５により、イメージセンサ画素信号のリセット成分、信号成分をそれぞれアナログデジタル変換し、その差分を画素の信号成分として取り出す。
【００５７】
電圧比較器２０４のリセットのタイミングにて、ＤＡＣ５００の出力電圧の掃引開始レベルを、ＤＰＰ２０８から供給されるＯＢクランプ信号により指示される第一の基準レベルにリセットする。ＤＡＣ５００の出力電圧の掃引を第一の基準レベルから開始し、ＤＡＣ５００の出力電圧と画素リセット成分とを比較することで、電圧比較器２０４の出力が反転するまでの時間をカウントする。このとき、後の動作で信号成分との差分となるように、カウントはダウンカウントとする。
【００５８】
画素のリセット成分に対応するデジタルデータ（カウント値）が得られた後、ＤＡＣ５００の出力電圧の掃引を第二の基準レベルから開始し、ＤＡＣ出力電圧と画素信号成分を比較することで、比較器出力が反転するまでの時間をカウントする。このとき、カウンタはアップカウントとする。この一連の動作により出力されるデジタルデータが画素信号データとなる。
【００５９】
アンプ１０２からの出力信号に含まれる暗電流を、ＤＰＰ２０８により検出し、ＤＡＣ５００の第一の基準レベルにフィードバックすることで、第一の基準レベルと第二の基準レベルの基準値の差分に含まれる暗電流信号のみを取り除くことができる。
【００６０】
ＣＣＤセンサでの課題である暗電流に対し、ＤＡ変換の際に、リファレンス電圧としてのランプ波の掃引開始レベルに暗電流キャンセル用のオフセット補正を加えることによって、ＯＢクランプ動作を安定化する。
【産業上の利用可能性】
【００６１】
本発明に係る画像信号処理回路は、イメージセンサを用いた固体撮像装置における画像信号処理回路として、デジタルスチルカメラ、デジタルビデオカメラなど、あらゆる撮影機器に利用することができる。
【符号の説明】
【００６２】
１００    イメージセンサ
１０１    撮像部
１０１１  有効画素領域
１０１２  ＯＢ画素領域
１０２    アンプ
２００    画像信号処理回路
２０１    アンプ（相関二重サンプリング機能を含む）
２０２    アナログスイッチ
２０３    容量
２０４    電圧比較器
２０５    カウンタ
２０６    ＤＡ変換器
２０７    タイミング発生回路
２０８    デジタルプリプロセッサ
２１０    ホールド回路
３００    ＯＢ画素用信号処理回路
３０１    プリアンプ
３０２    ＡＤ変換器
３０３    ポストアンプ
３０４    プリアンプ利得生成回路（有効画素用）
３０５    プリアンプ利得生成回路（ＯＢ画素用）
３０６    ポストアンプ利得生成回路（有効画素用）
３０７    ポストアンプ利得生成回路（ＯＢ画素用）
４００    暗電流キャンセル回路
４０１    アンプ
４０２    容量
４０３    容量
【図１】
2012235297.tif 000003
【図２】
2012235297.tif 000004
【図３】
2012235297.tif 000005
【図４】
2012235297.tif 000006
【図５】
2012235297.tif 000007
【図６】
2012235297.tif 000008
【図７】
2012235297.tif 000009
【図８】
2012235297.tif 000010
【図９】
2012235297.tif 000011