(57)【要約】【課題】コストアップを招くことなく、簡易な構成で、負荷変動に対する出力電圧の変動を少なくする。【解決手段】パタンプログラムを実行し、試験対象デバイスに印加するテストパタンを半導体試験装置に出力するパタンプログラム実行部と、テストパタンに同期して半導体試験装置から試験対象デバイスに供給される電圧値の変動を測定し、変動を少なくする電圧補正値と補正タイミングとを設定する電圧補正処理部と、所望の電圧値に対して、補正タイミングにおいて電圧補正値を用いて補正した電圧値を、半導体試験装置に設定する電圧制御部とを備えたテスタコントローラ。【選択図】図１
2012233720.tif 000002
【特許請求の範囲】
【請求項１】
パタンプログラムを実行し、試験対象デバイスに印加するテストパタンを半導体試験装置に出力するパタンプログラム実行部と、
前記テストパタンに同期して前記半導体試験装置から前記試験対象デバイスに供給される電圧値の変動を測定し、変動を少なくする電圧補正値と補正タイミングとを設定する電圧補正処理部と、
所望の電圧値に対して、前記補正タイミングにおいて前記電圧補正値を用いて補正した電圧値を、前記半導体試験装置に設定する電圧制御部と、
を備えたことを特徴とするテスタコントローラ。
【請求項２】
前記電圧補正処理部は、
測定した電圧値の変動量が所定の基準を超える箇所に対して補正タイミングを設定することを特徴とする請求項１に記載のテスタコントローラ。
【請求項３】
前記電圧補正処理部は、
前記補正タイミングの開始時を、測定した電圧値の変動量が所定の基準を超える箇所よりも前に設定することを特徴とする請求項２に記載のテスタコントローラ。
【請求項４】
前記電圧補正処理部は、
測定した電圧値の変動量が所定の基準を超える箇所が複数箇所ある場合には、それぞれの箇所について電圧補正値と補正タイミングとを設定することを特徴とする請求項２または３に記載のテスタコントローラ。
【請求項５】
前記電圧補正処理部は、
測定した電圧値の変動量が正の方向に所定の基準を超える箇所に対して、負の方向の電圧補正値を設定し、測定した電圧値の変動量が負の方向に所定の基準を超える箇所に対して、正の方向の電圧補正値を設定することを特徴とする請求項２〜４のいずれか１項に記載のテスタコントローラ。
【請求項６】
パタンプログラムを実行し、試験対象デバイスに印加するテストパタンを半導体試験装置に出力するパタンプログラム実行部と、
前記テストパタンに同期して前記半導体試験装置から前記試験対象デバイスに供給される電圧値の変動を測定し、変動を少なくする電圧補正値と補正タイミングとを設定する電圧補正処理部と、
所望の電圧値に対して、前記補正タイミングにおいて前記電圧補正値を用いて補正した電圧値を、前記半導体試験装置に設定する電圧制御部としてコンピュータを動作させることを特徴とするコンピュータプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体試験装置のテスタコントローラに関し、特に、半導体試験装置の電圧発生回路からＤＵＴに供給する電圧を制御する技術に関する。
【背景技術】
【０００２】
半導体試験装置を用いた試験は、例えば、図８に示すように、テスタコントローラ６０を接続した半導体試験装置２００に、試験対象の半導体デバイスであるＤＵＴ（Device under test）８０をセットして行なわれる。半導体試験装置２００は、ＤＵＴ８０に所望の電源電圧を供給する電圧発生回路４０と、ＤＵＴ８０にテストパタンを印加するピンモジュール５０とを備えている。
【０００３】
本図の例では、電圧発生回路４０が、ＤＵＴ８０に対して、出力電圧Ｖoutを電源電圧として供給する構成となっており、電圧発生回路４０の出力端には、電圧レベルの安定化を目的に、バイパスコンデンサ８１が、ＤＵＴ８０と並列に接続されている。
【０００４】
電圧発生回路４０は、ＤＡＣ４１を備えており、電源電圧として供給する所望の出力電圧値は、ＤＡＣ４１に対して設定する。そして、バッファアンプ４６を介して検出した実際の出力電圧Ｖoutの値と、ＤＡＣ４１の出力値との差を誤差検出回路４２で誤差信号として検出する。この誤差信号を抵抗、コンデンサ、オペアンプから構成される積分器４３で積分し、ボルテージフォロア４４を介して出力電圧Ｖoutとして出力することで、設定した電圧値を維持する動作を行なう。
【０００５】
電圧発生回路４０からＤＵＴ８０までは、通常、ケーブルで接続され、このケーブルによる経路抵抗Ｒpathが存在する。また、経路中に出力リレー４５を設けた場合には、出力リレー４５のオン抵抗Ｒonが存在する。
【０００６】
テスタコントローラ６０は、ＥＷＳ（Engineering Workstation）、ＰＣ（Personal Computer）等を用いて構成され、電圧制御部６１、パタンプログラム実行部６２、パタンプログラム６３を備えている。電圧制御部６１は、ＤＡＣ４１に対して、ＤＵＴ８０に供給する電圧値を設定する。パタンプログラム実行部６２は、パタンプログラム６３を実行し、パタンプログラム６３にしたがったテストパタンをピンモジュール５０に出力する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００８−７６１０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
電圧発生回路４０からＤＵＴ８０に流れる負荷電流をＩＬとすると、図９（ａ）、図９（ｂ）に示すように、テストパタンにおいて０／１が密に変化する箇所で、スイッチングによる消費電力が増加するため負荷電流ＩＬの値が増加する。
【０００９】
時刻ｔ１で負荷電流ＩＬの値が上昇すると、出力電圧Ｖoutは、図９（ｃ）に示すように、経路抵抗Ｒpathとオン抵抗Ｒonによる電圧降下で急激に低下する。そして、図９（ｄ）に示すように、積分器４３の時定数でフィードバックがかかり、設定電圧に戻る。その後、時刻ｔ２で負荷電流ＩＬの値が下降すると、出力電圧Ｖoutは、図９（ｃ）に示すように、急激に上昇する。そして、図９（ｄ）に示すように、積分器４３の応答時間でフィードバックがかかり、設定電圧に戻る。
【００１０】
近年のＤＵＴ８０は、低電圧化が進み、電源電圧の変動は、±１０％程度が要求されるようになっている。このため、負荷電流ＩLの変動に対する電源電圧の変動をより少なくすることが必要である。
【００１１】
電源電圧の変動をより少なくするために、経路抵抗Ｒpathや出力リレー４５のオン抵抗Ｒonを小さくしたり、電圧発生回路４０の応答時間をより高速にしたり、バイパスコンデンサ８１をより大きな値にすることが考えられる。
【００１２】
しかしながら、経路抵抗Ｒpathやオン抵抗Ｒonを小さくするためには、出力リレー４５を並列化したり、ケーブルの本数を増やす必要があり、実装面積の増大、ケーブル量増加等によるコストアップを招くことになる。また、電圧発生回路４０の応答時間をより高速にすると、大容量負荷に対して発振しやすくなり不安定性が増すため、設計難易度が高くなることによるコストアップを招くことになる。さらに、バイパスコンデンサ８１をより大きな値とすると、電圧発生回路４０の応答時間が遅くなり、不安定性が増すのに加え、大容量コンデンサは実装面積が大きくなるとともに、起動時間が遅くなるという問題がある。
【００１３】
そこで、本発明は、コストアップを招くことなく、簡易な構成で、負荷変動に対する出力電圧の変動を少なくすることを目的とする。
【課題を解決するための手段】
【００１４】
上記課題を解決するため、本発明の第１の態様であるテスタコントローラは、パタンプログラムを実行し、試験対象デバイスに印加するテストパタンを半導体試験装置に出力するパタンプログラム実行部と、前記テストパタンに同期して前記半導体試験装置から前記試験対象デバイスに供給される電圧値の変動を測定し、変動を少なくする電圧補正値と補正タイミングとを設定する電圧補正処理部と、所望の電圧値に対して、前記補正タイミングにおいて前記電圧補正値を用いて補正した電圧値を、前記半導体試験装置に設定する電圧制御部と、を備えたことを特徴とする。
【００１５】
ここで、前記電圧補正処理部は、測定した電圧値の変動量が所定の基準を超える箇所に対して補正タイミングを設定することができる。
【００１６】
このとき、前記電圧補正処理部は、前記補正タイミングの開始時を、測定した電圧値の変動量が所定の基準を超える箇所よりも前に設定することができる。
【００１７】
また、前記電圧補正処理部は、
【００１８】
測定した電圧値の変動量が所定の基準を超える箇所が複数箇所ある場合には、それぞれの箇所について電圧補正値と補正タイミングとを設定するができる。
【００１９】
また、前記電圧補正処理部は、測定した電圧値の変動量が正の方向に所定の基準を超える箇所に対して、負の方向の電圧補正値を設定し、測定した電圧値の変動量が負の方向に所定の基準を超える箇所に対して、正の方向の電圧補正値を設定することができる。
【００２０】
上記課題を解決するため、本発明の第２の態様であるコンピュータプログラムは、パタンプログラムを実行し、試験対象デバイスに印加するテストパタンを半導体試験装置に出力するパタンプログラム実行部と、前記テストパタンに同期して前記半導体試験装置から前記試験対象デバイスに供給される電圧値の変動を測定し、変動を少なくする電圧補正値と補正タイミングとを設定する電圧補正処理部と、所望の電圧値に対して、前記補正タイミングにおいて前記電圧補正値を用いて補正した電圧値を、前記半導体試験装置に設定する電圧制御部としてコンピュータを動作させることを特徴とする。
【発明の効果】
【００２１】
本発明によれば、コストアップを招くことなく、簡易な構成で、負荷変動に対する出力電圧の変動を少なくすることができる。
【図面の簡単な説明】
【００２２】
【図１】本実施形態に係るテスタコントローラを接続した半導体試験装置にＤＵＴをセットした場合のブロック図である。
【図２】電圧補正処理部の構成を示すブロック図である。
【図３】本実施形態の補正原理を説明する図である。
【図４】補正データ作成モードにおけるテスタコントローラの動作を説明するフローチャートである。
【図５】電圧補正値と補正タイミングを設定する処理の詳細な手順を示すフローチャートである。
【図６】補正実行作成モードにおけるテスタコントローラの動作を説明するフローチャートである。
【図７】本実施形態の別例を示すブロック図である。
【図８】テスタコントローラを接続した半導体試験装置にＤＵＴをセットした場合のブロック図である。
【図９】テストパタンと負荷電流、出力電圧、積分器出力電圧との関係を説明する図である。
【発明を実施するための形態】
【００２３】
本発明の実施の形態について図面を参照して説明する。半導体試験装置は、従来と同様とすることができ、同じ構成については同じ符号を付して説明を簡略化する。
【００２４】
図１は、本実施形態に係るテスタコントローラ１０を接続した半導体試験装置２００に、試験対象の半導体デバイスであるＤＵＴ（Device under test）８０をセットした場合のブロック図である。
【００２５】
半導体試験装置２００は、ＤＵＴ８０に所望の電源電圧を供給する電圧発生回路４０と、ＤＵＴ８０にテストパタンを印加するピンモジュール５０とを備えている。
【００２６】
電圧発生回路４０は、ＤＵＴ８０に対して、出力電圧Ｖoutを電源電圧として供給し、電圧発生回路４０の出力端には、電圧レベルの安定化を目的に、バイパスコンデンサ８１が、ＤＵＴ８０と並列に接続されている。
【００２７】
電圧発生回路４０は、ＤＡＣ４１を備えており、電源電圧として供給する所望の出力電圧値は、ＤＡＣ４１に対して設定する。そして、バッファアンプ４６を介して検出した実際の出力電圧Ｖoutの値と、ＤＡＣ４１の出力値との差を誤差検出回路４２で誤差信号として検出する。この誤差信号を抵抗、コンデンサ、オペアンプから構成される積分器４３で積分し、ボルテージフォロア４４を介して出力電圧Ｖoutとして出力することで、設定した電圧値を維持する動作を行なう。
【００２８】
電圧発生回路４０からＤＵＴ８０までは、通常、ケーブルで接続され、このケーブルによる経路抵抗Ｒpathが存在する。また、経路中に出力リレー４５を設けた場合には、出力リレー４５のオン抵抗Ｒonが存在する。
【００２９】
テスタコントローラ１０は、ＥＷＳ（Engineering Workstation）、ＰＣ（Personal Computer）等を用いて構成することができ、電圧制御部１１、パタンプログラム実行部１２、パタンプログラム１３、電圧補正処理部１４を備えている。電圧制御部１１、パタンプログラム実行部１２、電圧補正処理部１４は、ＥＷＳ、ＰＣ等において、ＥＷＳ、ＰＣ等をテスタコントローラ１０として機能させるためのコンピュータプログラムを実行することにより構築することができる。
【００３０】
電圧制御部１１は、ＤＡＣ４１に対して、ＤＵＴ８０に供給する電圧値を設定する。この際に、電圧補正処理部１４により指定される補正値を含んだ電圧値を指定されたタイミングで設定する。なお、電圧制御部１１は、電圧発生回路４０の制御部（不図示）を介してＤＡＣ４１に電圧値を設定するようにしてもよい。
【００３１】
パタンプログラム実行部１２は、パタンプログラム１３を実行し、パタンプログラム１３にしたがったテストパタンをピンモジュール５０に出力する。また、パタンプログラム１３の実行に際しては、テストパタンに同期させるためのパタン同期トリガを電圧補正処理部１４に出力する。
【００３２】
電圧補正処理部１４は、ＤＵＴ８０の試験に先立ち、パタンプログラム１３実行による出力電圧の変動を測定し、出力電圧の変動を少なくするための補正データを設定する。ここで、補正データは、ＤＡＣ４１に設定する電圧値を補正するものであり、電圧補正値と補正タイミングとが含まれる。そして、電圧補正処理部１４は、ＤＵＴ８０の試験実行時に、補正データに基づく補正値と補正タイミングとを電圧制御部１１に指示する。
【００３３】
すなわち、電圧補正処理部１４は、補正データ作成モードと補正実行モードの２つのモードで動作を行なう。補正データ作成モードは、ＤＵＴ８０の製品試験に先立ち、ＤＵＴ８０についての最適な補正データを作成するモードである。補正実行モードは、量産されるＤＵＴ８０に対して試験を行なう際に、半導体試験装置２００に設定する出力電圧値を補正データに基づいて補正指示するモードである。
【００３４】
図２は、電圧補正処理部１４の構成例を示すブロック図である。本図に示すように、電圧補正処理部１４は、パタンプログラム同期部１４１、電圧変動測定部１４２、補正データ設定部１４３、電圧補正指示部１４４を備えている。
【００３５】
パタンプログラム同期部１４１は、パタンプログラム実行部１２が出力するパタン同期トリガを入力し、パタンプログラム１３の実行時におけるテストパタンと電圧補正処理部１４との同期処理を行なう。テストパタンとの同期処理を行なうことで、パタンプログラム１３の実行時に適切なタイミングで電圧補正を行なうことができるようになる。
【００３６】
電圧変動測定部１４２は、半導体試験装置２００が備える電圧発生回路４０のバッファアンプ４６からの電圧センス信号を入力し、ＤＵＴ８０に供給される出力電圧Ｖoutの変動量を測定する。電圧変動測定部１４２は、電圧発生回路４０の制御部（不図示）を介して出力電圧Ｖoutの変動量を測定するようにしてもよい。
【００３７】
補正データ設定部１４３は、補正データ作成モードにおいて、電圧変動測定部１４２によって測定される電圧変動が少なくなるように補正データ、すなわち、電圧補正値と補正タイミングとを設定する。補正データは、テストパタンに同期して作成される。
【００３８】
電圧補正指示部１４４は、補正実行モードにおいて、補正データ設定部１４３によって設定された補正データによる補正を行なうように電圧制御部１１に指示する。電圧補正指示部１４４による補正指示もテストパタンに同期して行なうようにする。
【００３９】
次に、図３を参照して本実施形態の電圧補正の原理について説明する。図３（ａ）（ｂ）に示すように、テストパタンにおいて０／１が密に変化する時刻ｔ１から時刻ｔ２にかけて、負荷電流ＩＬの値が増加する。
【００４０】
負荷電流ＩＬの増加により、時刻ｔ１において出力電圧Ｖoutが急激に低下することを防ぐために、図３（ｃ）、図３（ｄ）に示すようにＤＡＣ４１の設定電圧を、時刻ｔ１のΔｔａ前からΔｔｂ後にかけて通常の電圧値よりも高くなるように補正する。ここで、図３（ｃ）は、補正データ設定部１４３が設定する補正データを示し、図３（ｄ）は、補正データにより補正されたＤＡＣ４１の設定電圧を示している。時刻ｔ１のΔｔａ前から補正するのは、積分器４３の時定数等に応じて出力電圧Ｖoutの応答変化が遅くなるためである。
【００４１】
その結果、図３（ｅ）に示すように、積分器４３の出力電圧が、時刻ｔ１のΔｔａ前から時定数に応じて上昇し、図３（ｆ）に示すように、出力電圧Ｖoutの急激な低下が抑えられることになる。
【００４２】
また、時刻ｔ２において出力電圧Ｖoutが急激に上昇することを防ぐために、図３（ｃ）、図３（ｄ）に示すようにＤＡＣ４１の設定電圧を、時刻ｔ２のΔｔａ前からΔｔｂ後にかけて通常の電圧値よりも低くなるように補正する。
【００４３】
これにより、図３（ｅ）に示すように、積分器４３の出力電圧が、時刻ｔ２のΔｔａ前から時定数に応じて下降し、図３（ｆ）に示すように、出力電圧Ｖoutの急激な上昇が抑えられることになる。
【００４４】
補正を行なうタイミングおよび補正値については、電圧補正処理部１４が補正データ作成モードにおいて設定する。図４は、補正データ作成モードにおけるテスタコントローラ１０の動作を説明するフローチャートである。
【００４５】
なお、補正データは、負荷端の条件、変動する負荷電流値等によって最適な値が変化するため、パタンプログラム１３、ＤＵＴ８０の種類、バイパスコンデンサ８１の値毎に作成することが好ましい。
【００４６】
補正データ作成モードでは、ＤＵＴ８０、バイパスコンデンサ８１をセットした状態で、パタンプログラム実行部１２がパタンプログラム１３を実行する（Ｓ１１）。補正データ作成モードの開始時には、電圧制御部１１は、電源電圧としてＤＵＴ８０に通常印加すべき電圧値をＤＡＣ４１に設定する。また、電圧補正処理部１４のパタンプログラム同期部１４１は、パタンプログラム実行部１２から送られるパタン同期トリガによってテストパタンとの同期処理を行なう。
【００４７】
パタンプログラム１３が実行されると、電圧変動測定部１４２が、出力電圧Ｖoutの変動を測定する（Ｓ１２）。
【００４８】
パタンプログラム１３が終了すると、出力電圧Ｖoutの変動量があらかじめ定められた基準値を超える場合（Ｓ１３：Ｎｏ）には、電圧補正値と補正タイミングとを設定し（Ｓ１４）、その電圧補正値と補正タイミングを用いて再度パタンプログラムを実行する（Ｓ１１）。出力電圧Ｖoutの変動量が基準値を超える箇所が複数箇所ある場合には、それぞれの箇所について電圧補正値と補正タイミングとを設定する。
【００４９】
出力電圧Ｖoutの変動量があらかじめ定められた基準内に収まった場合（Ｓ１３：Ｙｅｓ）には、その時に設定されている電圧補正値と補正タイミングとを電圧補正処理部１４の内部あるいは外部に設けられた記憶領域に補正データとして記録し（Ｓ１５）、補正データ作成モードの動作を終了する。
【００５０】
図５は、補正データ作成モードにおける電圧補正値と補正タイミングを設定する処理（Ｓ１４）の詳細な手順を示すフローチャートである。本処理では、まず電圧補正値と補正タイミングの設定対象とする電圧変動箇所を設定する（Ｓ１４１）。すなわち、電圧変動量が基準値を超える箇所が複数箇所ある場合には、順次設定対象箇所を設定していく。
【００５１】
そして、設定対象となった電圧変動箇所のΔｔａ時間前からΔｔｂ時間後までを補正タイミングとして設定する（Ｓ１４２）。ΔｔａおよびΔｔｂは、積分器４３の時定数に応じあらかじめ設定しておいてもよいし、補正タイミングを変更しながら本処理を繰り返すことによって最適値を設定するようにしてもよい。
【００５２】
次に、設定対象となった電圧変動箇所が正方向に変動している場合には（Ｓ１４３：Ｙｅｓ）、補正電圧をその時に設定されている値に対して負方向に増加させる（Ｓ１４４）。一方、設定対象となった電圧変動箇所が負方向に変動している場合には（Ｓ１４３：Ｎｏ）、補正電圧をその時に設定されている値に対して正方向に増加させる（Ｓ１４５）。増加させる量は、所定幅としてもよいし、変動幅の大きさに応じて変化させるようにしてもよい。
【００５３】
他に電圧変動量が基準値を超える箇所がある場合（Ｓ１４６：Ｙｅｓ）には、補正対象変動箇所を変更して（Ｓ１４１）、同様の処理を繰り返す。一方、他に電圧変動量が基準値を超える箇所がない場合（Ｓ１４６：Ｎｏ）には、本処理を終了する。
【００５４】
次に、補正実行モードにおけるテスタコントローラ１０の動作について図６のフローチャートを参照して説明する。電圧補正指示部１４４は、補正データ作成モードで作成した補正データを読み込む（Ｓ２１）。補正データは、半導体試験に用いるパタンプログラム１３、ＤＵＴ８０の種類、バイパスコンデンサ８１の値に対応したものを読み込むようにする。
【００５５】
そして、パタンプログラム実行部１２がパタンプログラム１３の実行を開始する（Ｓ２２）。電圧制御部１１は、補正前の電圧値として、ＤＵＴ８０に電源電圧として通常印加すべき電圧値をＤＡＣ４１に設定する。また、電圧補正処理部１４のパタンプログラム同期部１４１は、パタンプログラム実行部１２から送られるパタン同期トリガによってテストパタンとの同期処理を行なう。
【００５６】
電圧補正指示部１４４は、パタンプログラム１３の実行中、補正タイミングになると（Ｓ２３：Ｙｅｓ）、その補正タイミングにおける補正値を電圧制御部１１に指示する（Ｓ２４）。電圧制御部１１は、補正後の電圧値をＤＡＣ４１に設定する。これにより、図３に示すように出力電圧Ｖoutの急激な変動を防ぐことができる。
【００５７】
以上の処理をパタンプログラムが終了するまで（Ｓ２５：Ｙｅｓ）繰り返すことで、パタンプログラム実行中に負荷電流値ＩＬが複数箇所で変動する場合にも、それぞれの箇所で出力電圧Ｖoutの急激な変動を防ぐことができる。
【００５８】
なお、上述の例では、電圧変動測定部１４２が、半導体試験装置２００が備える電圧発生回路４０のバッファアンプ４６からの電圧センス信号を入力し、ＤＵＴ８０に供給される出力電圧Ｖoutの変動量を測定するようにしていたが、図７に示すように、ＤＡＣ４１の設定電圧と、バッファアンプ４６からの電圧センス信号とを入力し、測定電圧が設定電圧から所定範囲内に収まっているか否かを判定する比較器１５を用いるようにしてもよい。比較器１５は、測定電圧が設定電圧から所定範囲を下回る場合にＵＮＤＥＲ信号を出力し、測定電圧が設定電圧から所定範囲を上回る場合にＯＶＥＲ信号を出力し、電圧補正処理部１４に出力するように構成することで、演算時間を短縮することが可能となる。
【符号の説明】
【００５９】
１０…テスタコントローラ、１１…電圧制御部、１２…パタンプログラム実行部、１３…パタンプログラム、１４…電圧補正処理部、１５…比較器、４０…電圧発生回路、４１…ＤＡＣ、４２…誤差検出回路、４３…積分器、４４…ボルテージフォロア、４５…出力リレー、４６…バッファアンプ、５０…ピンモジュール、６０…テスタコントローラ、６１…電圧制御部、６２…パタンプログラム実行部、６３…パタンプログラム、８０…ＤＵＴ、８１…バイパスコンデンサ、１４１…パタンプログラム同期部、１４２…電圧変動測定部、１４３…補正データ設定部、１４４…電圧補正指示部、２００…半導体試験装置
【図１】
2012233720.tif 000003
【図２】
2012233720.tif 000004
【図３】
2012233720.tif 000005
【図４】
2012233720.tif 000006
【図５】
2012233720.tif 000007
【図６】
2012233720.tif 000008
【図７】
2012233720.tif 000009
【図８】
2012233720.tif 000010
【図９】
2012233720.tif 000011