(57)【要約】【課題】軽負荷時に於いても高い効率を持ったスイッチングレギュレータを提供すること。【解決手段】誤差増幅器の出力信号によって発振周波数が制御される発振回路の出力信号によって、スイッチ素子のＯＮ、ＯＦＦを制御する事で、軽負荷時には発振周波数を低く抑え、スイッチング損失を低減する構成とした。【選択図】図１
2012257408.tif 000002
【特許請求の範囲】
【請求項１】
出力電圧を分圧した分圧電圧と基準電圧の差を増幅して出力する誤差増幅回路と、
前記誤差増幅回路の出力信号に応じて矩形波を出力する発振回路と、
前記発振回路の出力信号に基づいてＯＮ/ＯＦＦが制御されるスイッチ素子と、を備え、
前記発振回路は、前記誤差増幅回路の出力信号によって、発振周波数が可変する、
ことを特徴とするスイッチングレギュレータ。
【請求項２】
前記発振回路は、前記誤差増幅回路の出力信号によって動作電流が制御されて、発振周波数が可変する、
ことを特徴とする請求項１に記載のスイッチングレギュレータ。
【請求項３】
定電流を流す定電流源と、
前記定電流源の定電流に応じた電流を前記発振回路に流すカレントミラー回路と、
前記誤差増幅回路の出力信号に応じて、前記定電流源の定電流から前記カレントミラー回路に流す電流を制御するトランジスターと、を備えた、
ことを特徴とする請求項２に記載のスイッチングレギュレータ。
【請求項４】
前記発振回路は、
定電流を流す定電流源と、
前記定電流源の定電流で充電される容量と、
前記容量の電圧と基準電圧とを比較して矩形波を出力するコンパレータと、
前記コンパレータの出力信号及び前記誤差増幅回路の出力信号によって、前記容量の充放電を制御するトランジスター回路と、を備えた、
ことを特徴とする請求項１に記載のスイッチングレギュレータ。
【請求項５】
前記発振回路は、
前記コンパレータの出力信号によって、前記基準電圧を切替えて出力する回路を備えた、
ことを特徴とする請求項４に記載のスイッチングレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、軽負荷時の効率を上げることが可能なスイッチングレギュレータに関する。
【背景技術】
【０００２】
スイッチングレギュレータは、様々な電子機器の回路の電圧供給源として用いられている。スイッチングレギュレータの機能は、高い変換効率で入力端子の電圧変動によらず出力端子に一定の電圧を出力することである。更に、負荷である電子機器が待機状態等の低消費電力モードに入り、出力端子から負荷に供給する電流が減少した時も、変換効率を高い状態に維持する事が重要である。
【０００３】
図４に、従来の昇圧型スイッチングレギュレータの回路図を示す。
入力電源２０には、コイル２２が接続されている。コイル２２と出力容量２４の間には、整流素子２３が接続されている。負荷２５は、出力容量２４と並列に接続される。スイッチングレギュレータ制御回路２００は、スイッチングレギュレータのスイッチ素子２１のＯＮ、ＯＦＦを制御する。
【０００４】
誤差増幅器１３の出力を電圧Ｖｅｒｒ、基準電圧回路１０の出力を基準電圧Ｖｒｅｆ、ブリーダー抵抗１１と１２の接続点の電圧を分圧電圧Ｖｆｂとすると、Ｖｒｅｆ＞Ｖｆｂならば、電圧Ｖｅｒｒは高くなり、逆にＶｒｅｆ＜Ｖｆｂならば、電圧Ｖｅｒｒは低くなる。ＰＷＭコンパレータ１４は、発振回路１５の出力Ｖｒａｍｐ（例えば三角波）と電圧Ｖｅｒｒを比較して、信号を出力する。図５にこれらの信号の関係を示す。つまり、誤差増幅器１３の出力する電圧Ｖｅｒｒが上下することで、ＰＷＭコンパレータ１４の出力信号Ｖｐｗｍのパルス幅がコントロールされる。これが、いわゆるスイッチングレギュレータのＰＷＭ制御である。
【０００５】
一般に、スイッチングレギュレータは、スイッチ素子をＯＮする時間が長い方が、負荷に電力を供給する能力が高くなる。例えば、負荷電流Ｉｏｕｔが大きくなると、スイッチングレギュレータの出力電圧が下がり、分圧電圧Ｖｆｂが下がる。これによって、電圧Ｖｅｒｒは上がるので、結果としてＰＷＭコンパレータ１４の出力パルス幅が広がり、出力電圧Ｖｏｕｔを一定に保つようにパルス幅が制御される。逆に負荷電流Ｉｏｕｔが小さくなると、スイッチングレギュレータの出力電圧値が上がり、分圧電圧Ｖｆｂが上がる。これによって、電圧Ｖｅｒｒは下がるので、結果としてＰＷＭコンパレータ１４の出力パルス幅が狭くなり、出力電圧Ｖｏｕｔを一定に保つようにパルス幅が制御される。すなわち、誤差増幅器１３の出力する電圧Ｖｅｒｒは負荷電流値に応じて変化し、スイッチングレギュレータのパルス幅を制御する。
【０００６】
しかしながら、上述したＰＷＭ制御は負荷電流Ｉｏｕｔが小さくなると（以下軽負荷と呼ぶ）、効率が著しく低下する欠点がある。これは出力への供給エネルギーに対して、スイッチ素子をＯＮ、ＯＦＦする為に必要なエネルギーの割合が増加する為である。容量値Ｃ[Ｆ]に対して、０[Ｖ]からＶ[Ｖ]の充放電を周波数ｆ[Ｈｚ]で繰り返した際に流れる平均電流Ｉは、Ｉ＝ＣＶｆ[Ａ]となる事は広く知られている。すなわち、スイッチ素子２１の入力容量をＣｉｎ[Ｆ]とし、入力電源２０がＶｉｎ[Ｖ]、スイッチングレギュレータの動作周波数がＦｏｓｃ[Ｈｚ]とすれば、スイッチ素子２０の駆動に必要な電流値Ｉｏｐは、Ｉｏｐ＝Ｃｉｎ×Ｖｉｎ×Ｆｏｓｃとなるのである。
【０００７】
一例として、Ｃｉｎ=５００ｐＦ、Ｖｉｎ＝５Ｖ、Ｆｏｓｃ＝１ＭＨｚという一般的な数値を例にとれば、Ｉｏｐ＝２．５ｍＡとなり、入力電源側での電力損失ＰｉｎはＰｉｎ＝Ｖｉｎ×Ｉｏｐ＝１２．５ｍＷとなる。この時、出力電圧Ｖｏｕｔが１０Ｖ、負荷電流Ｉｏｕｔが１ｍＡであれば、出力側への供給電力ＰｏｕｔはＰｏｕｔ＝Ｉｏｕｔ×Ｖｏｕｔ＝１０ｍＷである。従って、スイッチ素子２１の駆動に必要な電力だけで、出力への供給電力を上回るのである。実際には、この他にもスイッチ素子を駆動する為のバッファー回路の貫通電流などもあって、スイッチ素子の駆動に関わる損失は更に大きい値となっている。
【０００８】
しかしながら、これらスイッチ素子の駆動に関する損失はスイッチングレギュレータの動作周波数が高くなると増加する特性である為、軽負荷に於いては、その動作周波数を低くし、前記スイッチ素子２１の駆動損失を低減する技術が従来から広く用いられている。前述したように、負荷電流に応じて電圧Ｖｅｒｒが変動して、出力電圧Ｖｏｕｔを制御している事から、電圧Ｖｅｒｒを監視することで、出力負荷検出手段を構成する事が可能である。これが図４の負荷検出回路１００である。負荷検出回路１００はトランジスター１１０、１１１で構成されている。誤差増幅器１３の電圧Ｖｅｒｒが上昇すると、Ｎｃｈトランジスター１１０のゲート電圧が上昇する為、そのドレイン-ソース間の電流Ｉｏｓｃ１が増加する。トランジスター１１１とトランジスター１１２はカレント関係にある為、トランジスター１１２のドレイン-ソース間の電流Ｉｏｓｃ２も電流Ｉｏｓｃ１に比例して増加する。電流Ｉｏｓｃ２は発振回路１５のバイアス電流となっており、例えば発振回路１５の構成が、容量を電流Ｉｏｓｃ２で充電する時間を用いて発振する構成であれば、電流Ｉｏｓｃ２に依存して発振周波数が変化するのである。
【０００９】
例えば、負荷電流Ｉｏｕｔが大きくなり、出力電圧Ｖｏｕｔが低下すると、電圧Ｖｅｒｒが上昇する為、電流Ｉｏｓｃ１及び電流Ｉｏｓｃ２が増加する。よって発振回路１５は高い周波数で発振する。逆に軽負荷であれば電圧Ｖｅｒｒは下がり電流Ｉｏｓｃ２が減少する為、発振周波数が下がり、前記スイッチ素子のＯＮ、ＯＦＦの回数が減少するため、駆動損失が減って、軽負荷での効率を向上させるのである（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平１１−１５５２８１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、上述の従来のスイッチングレギュレータは、出力電圧Ｖｏｕｔの設定値が低い時に、負荷電流Ｉｏｕｔに無関係に発振周波数が変化してしまう欠点がある。ＰＷＭ制御の場合、出力電圧はスイッチング素子のＯＮデューティーによって決まる。図４の昇圧型スイッチングレギュレータの電流連続モードにおけるＯＮデューティーの理論式は、Ｄｕｔｙ＝１−Ｖｉｎ／Ｖｏｕｔである。すなわち、ＯＮデューティーは三角波Ｖｒａｍｐの振幅に対する電圧Ｖｅｒｒの割合であり、電圧Ｖｅｒｒが低ければＯＮデューティーも小さくなる。電圧Ｖｅｒｒが低くなると、おのずと電流Ｉｏｓｃ１が小さくなる為、結果として発振周波数が低下する。負荷電流Ｉｏｕｔを大きくしても、Ｄｕｔｙの変化は僅かであるため、発振周波数は低いままである。従って出力電圧Ｖｏｕｔに対するエネルギー供給回数が減少する。すなわちエネルギー供給の周期が長くなる為、その間に出力電圧Ｖｏｕｔの放電が進み、出力電圧Ｖｏｕｔのリップル電圧が増加するという問題がある。
【００１２】
本発明は、以上の課題を解決するために考案されたものであり、負荷電流Ｉｏｕｔに対して発振周波数が変化する事で、軽負荷時の効率向上と、重負荷でのリップル電圧低減を図ったスイッチングレギュレータを実現するものである。
【課題を解決するための手段】
【００１３】
従来の課題を解決するために、本発明によるスイッチングレギュレータは以下のような構成とした。
（１）  出力電圧を分圧した分圧電圧と基準電圧の差を増幅して出力する誤差増幅回路と、前記誤差増幅回路の出力信号に応じて矩形波を出力する発振回路と、前記発振回路の出力信号に基づいてＯＮ/ＯＦＦが制御されるスイッチ素子と、を備え、前記発振回路は、前記誤差増幅回路の出力信号によって、発振周波数が可変する、ことを特徴とするスイッチングレギュレータ。
【００１４】
（２）  出力電圧を分圧した分圧電圧と基準電圧の差を増幅して出力する誤差増幅回路と、前記誤差増幅回路の出力信号に応じて矩形波を出力する発振回路と、前記発振回路の出力信号に基づいてＯＮ/ＯＦＦが制御されるスイッチ素子と、を備え、前記発振回路は、定電流を流す定電流源と、前記定電流源の定電流で充電される容量と、前記容量の電圧と基準電圧とを比較して矩形波を出力するコンパレータと、前記コンパレータの出力信号及び前記誤差増幅回路の出力信号によって、前記容量の充放電を制御するトランジスター回路と、を備え、前記誤差増幅回路の出力信号によって、発振周波数が可変する、ことを特徴とするスイッチングレギュレータ。
【発明の効果】
【００１５】
本発明のスイッチングレギュレータによれば、負荷電流Ｉｏｕｔに応じて最適な周波数でスイッチング動作をするので、スイッチ素子２１の駆動損失が低減する。従って、軽負荷での昇圧効率を向上する事が可能となる。また、出力電圧Ｖｏｕｔの設定電圧が低い場合でも、スイッチングの周波数が低い状態で固定されることはない。従って、出力電圧Ｖｏｕｔのリップル電圧を抑えることが出来る。
【図面の簡単な説明】
【００１６】
【図１】第１の実施形態のスイッチングレギュレータの回路図である。
【図２】第２の実施形態のスイッチングレギュレータの回路図である。
【図３】第２の実施形態のスイッチングレギュレータのタイミングチャートである。
【図４】従来のスイッチングレギュレータの回路図である。
【図５】従来のスイッチングレギュレータのＰＷＭ動作の動作概念図。
【発明を実施するための形態】
【００１７】
図１は、第１の実施形態のスイッチングレギュレータの回路図である。
第１の実施形態のスイッチングレギュレータは、出力電圧分圧抵抗１１、１２と、基準電圧回路１０と、誤差増幅器１３と、発振回路１５と、バッファー回路１６と、スイッチ素子２１と、コイル２２と、ダイオード２３と、出力容量２４と、定電流源１２３と、トランジスター１２０、１２１、１２２と、を備えている。定電流源１２３は、定電流Ｉｃを流す。発振回路１５は、供給されるバイアス電流Ｉｏｓｃによって、発振周波数が制御される。
【００１８】
出力電圧分圧抵抗１１、１２は、出力電圧Ｖｏｕｔを分圧し分圧電圧Ｖｆｂを出力する。誤差増幅器１３は、基準電圧回路１０の出力する基準電圧Ｖｒｅｆと、分圧電圧Ｖｆｂとを比較し、その差電圧を増幅して電圧Ｖｅｒｒとして出力する。非反転入力に分圧電圧Ｖｆｂが入力され、反転入力に基準電圧Ｖｒｅｆが入力されている事から、誤差増幅器１３は、出力電圧Ｖｏｕｔが設定値よりも低ければ電圧Ｖｅｒｒは低くなり、出力電圧Ｖｏｕｔが設定値よりも高ければ電圧Ｖｅｒｒは高くなる。誤差増幅器１３の出力する電圧Ｖｅｒｒは、トランジスター１２０のゲートに入力される。
【００１９】
ここで、電圧Ｖｅｒｒがトランジスター１２０のスレッショルド電圧以下であれば、トランジスター１２０はＯＦＦとなるので、トランジスター１２１には定電流源１２３の定電流Ｉｃが流れる。この時、発振回路１５に供給されるバイアス電流Ｉｏｓｃは最大値となり、発振周波数が最も高くなる。
【００２０】
電圧Ｖｅｒｒが高くなると、トランジスター１２０の駆動能力が向上し、トランジスター１２０に電流が流れ始める。この為、トランジスター１２１へ流れる電流が減少し、発振回路１５に供給されるバイアス電流Ｉｏｓｃも減少するので、発振周波数が低くなっていく。従って、発振回路１５の発振周波数は電圧Ｖｅｒｒによって制御され、電圧Ｖｅｒｒがトランジスター１２０のスレッショルド電圧を下回ると、発振周波数は最大発振周波数になる。
【００２１】
発振回路１５の出力する矩形波の発振信号Ｖｏｓｃは、バッファー回路１６によって電力増幅されて、スイッチ素子２１のゲートに入力される。スイッチ素子２１がＯＮの時にコイル２２に充電されたエネルギーは、スイッチ素子２１がＯＦＦの時にダイオード２３を経由して出力容量２４に供給される。このようにスイッチ素子２１がＯＮ/ＯＦＦして、スイッチングレギュレータは昇圧動作を行う。
【００２２】
負荷電流Ｉｏｕｔが大きくなると電圧Ｖｅｒｒは低下するので、発振回路１５の発振周波数が高くなる。よって、単位時間あたりの出力容量２４へのエネルギー供給回数は増加する。逆に、負荷電流Ｉｏｕｔが小さくなると電圧Ｖｅｒｒは高くなるので、発振回路１５の発振周波数が低くなる。よって、単位時間あたりの出力容量２４へのエネルギー供給回数は減少する。
【００２３】
以上説明したように、第１の実施形態のスイッチングレギュレータは、負荷電流Ｉｏｕｔに応じて最適な周波数でスイッチング動作をするので、スイッチ素子２１の駆動損失が低減する。従って、軽負荷での昇圧効率を向上する事が可能となる。
【００２４】
更に、発振回路１５から出力される発振信号ＶＯＳＣは矩形波であり、ＰＷＭコンパレータを必要としない。ＰＷＭコンパレータは、一般的に消費電流が数ｕＡ〜数１０ｕＡであり、出力負荷電流Ｉｏｕｔが数ｕＡ程度といった軽負荷に於いては、非常に大きな損失となる。従って、軽負荷時の効率向上に極めて有効である。
【００２５】
また、出力電圧Ｖｏｕｔの設定電圧が低い場合でも、スイッチングの周波数が低い状態で固定されることはない。従って、出力電圧Ｖｏｕｔのリップル電圧を抑えることが出来る。
【００２６】
図２に、第２の実施形態のスイッチングレギュレータの回路図を示す。
第２の実施形態のスイッチングレギュレータは、出力電圧分圧抵抗１１、１２と、基準電圧回路１０と、発振回路１５０と、バッファー回路１６と、スイッチ素子２１と、コイル２２と、ダイオード２３と、出力容量２４と、を備える。発振回路１５０は、コンパレータ１２７と、容量１２６と、定電流源１２３と、充放電制御素子１２０、１２４、１２５と、マルチプレクサ１２８と、を備える。
【００２７】
誤差増幅器１３は、反転入力端子に分圧電圧Ｖｆｂが、非反転入力端子に基準電圧Ｖｒｅｆが入力され、出力端子が充放電制御素子１２０に接続されている。定電流源１２３と、充放電制御素子１２５、１２４、１２０は、電源と接地の間に直列に接続されている。マルチプレクサ１２８は、基準電圧ＶＬ及び基準電圧ＶＨが入力されている。基準電圧ＶＬ、基準電圧ＶＨは基準電圧ＶＨ＞基準電圧ＶＬに設定されている。コンパレータ１２７は、反転入力端子にマルチプレクサ１２８の出力端子が、非反転入力端子に充放電制御素子１２５と１２４の接続点が接続及び容量１２６が接続され、出力端子は充放電制御素子１２５及び１２４とマルチプレクサ１２８とバッファー回路１６に接続されている。
【００２８】
第２の実施形態のスイッチングレギュレータの回路の動作を、図を参照して説明する。
図３は、第２の実施形態のスイッチングレギュレータのタイミングチャートである。誤差増幅器１３の出力を電圧Ｖｅｒｒ、定電流源１２３の定電流を定電流Ｉｃ、容量１２６の電圧を電圧Ｖｃ、コンパレータ１２７の出力を発振信号Ｖｏｓｃとする。
【００２９】
発振信号ＶｏｓｃがＬレベルの時は、充放電制御素子１２５がＯＮし、充放電制御素子１２４がＯＦＦするので、容量１２６は定電流Ｉｃによって充電される。マルチプレクサ１２８は、発振信号ＶｏｓｃがＬレベルの時は、基準電圧ＶＨを出力する。
【００３０】
容量１２６の電圧Ｖｃは充電によって上昇し、基準電圧ＶＨに達すると、コンパレータ１２７の発振信号ＶｏｓｃがＨレベルに反転する。その結果、充放電制御素子１２５がＯＦＦし、充放電制御素子１２４がＯＮするので、容量１２６は放電が開始される。これと同時に、マルチプレクサ１２８の出力は基準電圧ＶＬに切り替わる。容量１２６の電圧Ｖｃが基準電圧ＶＬに達すると、コンパレータ１２７の出力、発振信号Ｖｏｓｃが反転する。この動作を繰り返すことによって、発振回路１５０は矩形波の発振信号Ｖｏｓｃを出力して、バッファー１６を介してスイッチ素子２１を制御する。
【００３１】
ここで、充放電制御素子１２０は、電圧Ｖｅｒｒによって駆動能力が制御されている。  本実施形態では、電圧Ｖｅｒｒが高いほど充放電制御素子１２０の駆動能力は大きくなる。また、充放電制御素子１２０は、電圧Ｖｅｒｒがスレッショルド電圧Ｖｔｈを下回ると、ＯＦＦ状態となって殆んど電流が流れなくなる。従って、電圧Ｖｅｒｒによって、容量１２６の放電時間が制御され、即ち、発振回路１５０の発振周波数が制御される。例えば、負荷電流Ｉｏｕｔが小さくなると、分圧電圧Ｖｆｂは高くなり、電圧Ｖｅｒｒが低くなる。よって、充放電制御素子１２０の駆動能力が下がるか、或いは完全にＯＦＦとなって、容量１２６の放電時間が長くなり、発振回路１５０の発振周波数が低くなる。また例えば、負荷電流Ｉｏｕｔが小さくなると、分圧電圧Ｖｆｂは低くなり、電圧Ｖｅｒｒが高くなる。よって、容量１２６の放電時間が短くなって、発振回路１５０の発振周波数が高くなる。
【００３２】
スイッチ素子のＯＮ時間ｔｏｎは、定電流源１２３の定電流Ｉｃ、容量１２６の容量値Ｃｏｓｃ、基準電圧ＶＨ、基準電圧ＶＬに依存し、式１となる。
ｔｏｎ＝Ｃｏｓｃ×（基準電圧ＶＨ−基準電圧ＶＬ）／Ｉｃ  ・・・（１）
従って、発振周波数が変化してもスイッチ素子のＯＮ時間ｔｏｎは一定である。
【００３３】
重負荷のときの最大発振周波数ｆｍａｘは、容量１２６の最短放電時間ｔｄｉｓ（ｍｉｎ）とスイッチ素子のＯＮ時間ｔｏｎで決まり、式２となる。
ｆｍａｘ＝１／（ｔｏｎ＋ｔｄｉｓ（ｍｉｎ））  ・・・（２）
図３において、ｆｍａｘ期間を示している。
【００３４】
以上説明したように、第２の実施形態のスイッチングレギュレータは、スイッチ素子２１が負荷電流Ｉｏｕｔに応じて最適な周波数で駆動されるので、スイッチ素子２１の駆動損失が低減する。特に、軽負荷での昇圧効率を向上する事が可能となる。
【００３５】
更に、発振回路１５０から出力される発振信号ＶＯＳＣは矩形波であり、ＰＷＭコンパレータを必要としない。ＰＷＭコンパレータは、一般的に消費電流が数ｕＡ〜数１０ｕＡであり、出力負荷電流Ｉｏｕｔが数ｕＡ程度といった軽負荷に於いては、非常に大きな損失となる。従って、軽負荷時の効率向上に極めて有効である。
【００３６】
また、出力電圧Ｖｏｕｔの設定電圧が低い場合でも、スイッチングの周波数が低い状態で固定されることはない。従って、出力電圧Ｖｏｕｔのリップル電圧を抑えることが出来る。
【００３７】
以上に説明したように、本発明のスイッチングレギュレータによれば、負荷電流Ｉｏｕｔに応じて発振周回路が制御されるので、軽負荷時には発振周波数が低くなりスイッチ素子２１の駆動損失が低減されるので、昇圧効率が向上する。更に、出力電圧Ｖｏｕｔの設定値が低い場合でも、スイッチングの周波数が低い発振周波数に固定される事が無いので、リップル電圧を抑えることが出来る。
【符号の説明】
【００３８】
１０    基準電圧回路
１３    誤差増幅回路
１４    ＰＷＭコンパレータ
１５    発振回路
１６    バッファー回路
２０    直流電源
２５    出力負荷
１００  負荷検出回路
１２３  定電流源
１２７  コンパレータ
１２８  マルチプレクサ
【図１】
2012257408.tif 000003
【図２】
2012257408.tif 000004
【図３】
2012257408.tif 000005
【図４】
2012257408.tif 000006
【図５】
2012257408.tif 000007