(57)【要約】【課題】利得周波数特性の広帯域化と群遅延平坦特性とを両立させる。【解決手段】ソース接地トランジスタＭ1、ゲート接地トランジスタＭ2、および負荷抵抗ＲLからカスコード接続回路１１を構成し、ソース接地トランジスタＭ1のドレイン端子とゲート接地トランジスタＭ2のソース端子と間に第１のインダクタＬ1を設ける。【選択図】  図１
2012257070.tif 000002
【特許請求の範囲】
【請求項１】
入力された光電流信号を増幅するカスコード接続回路と、このカスコード接続回路の増幅出力を電圧信号に変換して出力するソースフォロワ回路と、これらカスコード接続回路とソースフォロワ回路との間に接続された帰還抵抗とを備えるトランスインピーダンスアンプであって、
前記カスコード接続回路は、ソース接地トランジスタ、ゲート接地トランジスタ、および負荷抵抗と、前記ソース接地トランジスタのドレイン端子とゲート接地トランジスタのソース端子間に接続された第１のインダクタとを有する
ことを特徴とするトランスインピーダンスアンプ。
【請求項２】
請求項１に記載のトランスインピーダンスアンプにおいて、
前記負荷抵抗は、抵抗素子と第２のインダクタの直列接続からなることを特徴とするトランスインピーダンスアンプ。
【請求項３】
請求項２に記載のトランスインピーダンスアンプにおいて、
前記負荷抵抗は、抵抗素子と第２のインダクタの直列接続からなり、前記第２のインダクタは前記第１のインダクタとの間で誘導結合を有する
ことを特徴とするトランスインピーダンスアンプ。
【請求項４】
請求項１〜請求項３のいずれか１つに記載のトランスインピーダンスアンプにおいて、
前記ソース接地トランジスタは、ゲート端子に前記光電流信号が入力され、ソース端子が電源電位ＶＳＳに接続されており、
前記ゲート接地トランジスタは、ゲート端子にバイアス電位が印加されており、ドレイン端子が前記負荷抵抗を介して電源電位ＶＤＤに接続されている
ことを特徴とするトランスインピーダンスアンプ。
【請求項５】
請求項１〜請求項３のいずれか１つに記載のトランスインピーダンスアンプにおいて、
前記カスコード接続回路は、前記ソース接地トランジスタに代わるエミッタ接地トランジスタと、ゲート接地トランジスタに代わるベース接地トランジスタとを有し、
前記第１のインダクタは、前記エミッタ接地トランジスタのコレクタ端子と前記ベース接地トランジスタのエミッタ端子との間に接続されている
ことを特徴とするトランスインピーダンスアンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光伝送方式の光／電気変換を行う光受信回路において、信号等化を行うトランスインピーダンスアンプに関するものである。特に、広帯域な利得周波数特性を持つ高速動作可能なトランスインピーダンスアンプに関するものである。
【背景技術】
【０００２】
光通信技術の進展とともに伝送されるデータ量が飛躍的に増大しており、伝送装置の大容量化が求められている。この大容量化を実現するために、光受信器の高速化が求められている。
【０００３】
図１４は、光通信における一般的な光／電気変換を行う光受信器の構成例である。この光受信器は、主に、フォトディテクタＰＤ、トランスインピーダンスアンプＴＩＡ、および帰還抵抗ＲFから構成されている。
この光受信器では、フォトディテクタＰＤで光信号を受信して電流信号Ｉinに変換し、トランスインピーダンスアンプＴＩＡでこの電流信号Ｉinを電圧信号Ｖoutに変換している。
【０００４】
このようなトランスインピーダンスアンプＴＩＡにおいて、受信可能なデータの高速化を実現するためには、利得周波数特性の広帯域化が必須である。トランスインピーダンスアンプＴＩＡの帯域を制限する要因は、第一にフォトディテクタＰＤ等の入力寄生容量ＣinとトランスインピーダンスアンプＴＩＡの入力インピーダンスによる入力回路の周波数特性に起因するもの、第二にトランスインピーダンスアンプＴＩＡを構成する構成回路の周波数特性に起因するもの、さらにトランスインピーダンスアンプＴＩＡの出力回路の周波数特性に起因するものとがある。
【０００５】
まず、第一の要因である、入力回路の時定数による帯域制限について詳述する。
トランスインピーダンスアンプＴＩＡのインピーダンス変換利得Ｚtは、次の式（１）のように与えられる。
【数１】
2012257070.tif 000003
ここで、ＲFは帰還抵抗、ＣinはフォトディテクタＰＤ等の入力寄生容量、ＡoはトランスインピーダンスアンプＴＩＡのオープンループ利得である。
【０００６】
この式（１）から、Ｚtが１／√２になる３ｄＢ帯域ｆ3dBは、次の式（２）のように求められる。
【数２】
2012257070.tif 000004
【０００７】
次に、第二の要因である、トランスインピーダンスアンプＴＩＡを構成する回路の周波数特性による帯域制限について述べる。
図１５は、従来のトランスインピーダンスアンプの構成を示す回路図である。この図１５に示す従来の構成において、トランスインピーダンスアンプＴＩＡは、ソース接地回路５１と、ソースフォロワ回路５２とから構成されている。
【０００８】
具体的には、ソース接地回路において、トランジスタＭ1のゲート端子に、フォトディテクタＰＤからの電流信号Ｉinが入力されており、トランジスタＭ1のソース端子が抵抗ＲEを介して電源電位ＶＳＳと接続されており、トランジスタＭ1のドレイン端子が負荷抵抗ＲLを介して電源電位ＶＤＤ（ＶＤＤ＞ＶＳＳ）と接続されている。
【０００９】
一方、ソースフォロワ回路において、トランジスタＭ4のゲート端子がトランジスタＭ1のドレイン端子と接続されており、ドレイン端子が電源電位ＶＤＤと接続されている。また、トランジスタＭ3のソース端子は電源電位ＶＳＳと接続されており、ゲート端子に固定電位Ｖcsが印加されている。また、トランジスタＭ3のドレイン端子は、トランジスタＭ4のソース端子と接続されており、この接続ノードは、帰還抵抗ＲFを介してトランジスタＭ1のゲート端子と接続されており、ここから電圧信号Ｖoutが得られる。
【００１０】
このような回路構成では、寄生容量ならびに負荷抵抗により帯域が制限される。主にソース接地回路の周波数特性がトランスインピーダンスアンプＴＩＡ全体の周波数特性を律速する。
【００１１】
上式において、入力容量Ｃinについて詳細に述べると、次の式（３）に示すように、入力容量Ｃinは、フォトディテクタの寄生容量ＣPDとソース接地回路の入力容量Ｃinampからなる。
【数３】
2012257070.tif 000005
【００１２】
さらに、このソース接地回路の入力容量Ｃinampは、ソース接地回路のソース接地トランジスタＭ1のゲート−ソース容量Ｃgs、ゲート−ドレイン容量Ｃgd、トランスコンダクタンスｇm、ならびに負荷抵抗ＲLから、次の式（４）のように表される。
【数４】
2012257070.tif 000006
【００１３】
このように、ソース接地回路では、特にゲート−ドレイン容量Ｃgdが利得ｇmＲL倍されるミラー効果のため、入力容量Ｃinampが大きくなってしまう。したがって、高速動作では、この寄生容量による帯域制限を無視できなくなるため、ソース接地回路さらにはトランスインピーダンスアンプＴＩＡ全体の周波数特性を改善することが困難であった。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００４−２７４４６３号公報
【非特許文献】
【００１５】
【非特許文献１】"An 18-mW Two-Stage CMOS Transimpedance Amplifier for 10 Gb/sOptical Application", C. Y. Wang, C. S. Wang, and C. K. Wang, IEEE Asian Solid-StateCircuits Conference, Tech. Dig. pp. 412-415, Nov.12-14, 2007.4
【発明の概要】
【発明が解決しようとする課題】
【００１６】
このようなトランスインピーダンスアンプＴＩＡの周波数特性に大きな影響を及ぼす、寄生容量による帯域制限を改善する従来の手段として、ソース接地回路の入力容量を低減する方法が提案されている（例えば、特許文献１など参照）。
図１６は、カスコード接続回路を用いた従来のトランスインピーダンスアンプの構成を示す回路図である。図１６に示す従来の構成では、トランスインピーダンスアンプＴＩＡにおいて、ソース接地回路として、ソース接地回路にゲート接地回路を組み合わせたカスコード接続回路５１Ａを用いる。
【００１７】
具体的には、カスコード接続回路において、トランジスタＭ1のゲート端子に、フォトディテクタＰＤからの電流信号Ｉinが入力されており、トランジスタＭ1のソース端子が電源電位ＶＳＳと接続されている。また、トランジスタＭ2のゲート端子には、電位Ｖbiasが印加されており、ドレイン端子が負荷抵抗ＲLを介して電源電位ＶＤＤと接続されている。また、トランジスタＭ2のソース端子は、トランジスタＭ1のドレイン端子と接続されており、トランジスタＭ2のドレイン端子には、トランジスタＭ4のゲート端子が接続されている。
【００１８】
このカスコード接続回路により、ソース接地回路の負荷抵抗が小さく見えるため、前述のミラー容量を低減でき帯域制限を改善できるため広帯域化が可能である。しかしながら、この構成では入力時定数を低減することによる帯域改善のみなので、十分広い帯域改善が困難であった。
【００１９】
さらに、帯域を改善する従来の手段として、インダクタを負荷抵抗に挿入するインダクティブピーキングが提案されている（例えば、非特許文献１など参照）。
図１７は、インダクティブピーキングを用いた従来のトランスインピーダンスアンプの構成を示す回路図である。具体的には、前述した図１６のカスコード接続回路５１Ａのうち、負荷抵抗ＲLにピーキングインダクタＬを直列に接続したものである。
これにより、高周波での負荷抵抗を補うとともに、寄生容量による帯域劣化を補うことにより帯域改善が可能である。
【００２０】
しかしながら、負荷にインダクタを挿入するインダクティブピーキングでは、高周波でインダクタンス値に応じた高いインピーダンスが得られる一方で、ピーキングは周波数に対してピーキーなため過剰ピーキングになってしまう場合がある。
また、負荷にインダクタを直列接続したインダクティブピーキング回路の負荷抵抗は、次の式（５）のように表される。
【数５】
2012257070.tif 000007
【００２１】
したがって、インダクタ付与による位相回転が大きいため、群遅延特性に大きな影響を及ぼすものとなり、結果として波形特性を劣化させるという問題がある。
このように、従来のトランスインピーダンスアンプＴＩＡにおける、トランジスタならびに抵抗素子からなる技術、あるいはインダクティブピーキングを用いた技術では、さらなる広帯域化と群遅延平坦特性の両立が困難という問題があった。
【００２２】
本発明はこのような課題を解決するためのものであり、利得周波数特性の広帯域化と群遅延平坦特性とを両立させることができるトランスインピーダンスアンプを提供することを目的としている。
【課題を解決するための手段】
【００２３】
このような目的を達成するために、本発明にかかるトランスインピーダンスアンプは、入力された光電流信号を増幅するカスコード接続回路と、このカスコード接続回路の増幅出力を電圧信号に変換して出力するソースフォロワ回路と、これらカスコード接続回路とソースフォロワ回路との間に接続された帰還抵抗とを備えるトランスインピーダンスアンプであって、カスコード接続回路に、ソース接地トランジスタ、ゲート接地トランジスタ、および負荷抵抗と、ソース接地トランジスタのドレイン端子とゲート接地トランジスタのソース端子間に接続された第１のインダクタとを設けたものである。
【００２４】
この際、負荷抵抗として、抵抗素子と第２のインダクタの直列接続を用いてもよい。
また、負荷抵抗として、抵抗素子と第２のインダクタの直列接続を用い、第２のインダクタと第１のインダクタとを誘導結合させるようにしてもよい。
【００２５】
また、ソース接地トランジスタについて、ゲート端子に光電流信号を入力し、ソース端子を電源電位ＶＳＳに接続し、ゲート接地トランジスタについて、ゲート端子にバイアス電位を印加し、ドレイン端子を負荷抵抗を介して電源電位ＶＤＤに接続してもよい。
【００２６】
また、カスコード接続回路に、ソース接地トランジスタに代わるエミッタ接地トランジスタと、ゲート接地トランジスタに代わるベース接地トランジスタとを設け、第１のインダクタを、エミッタ接地トランジスタのコレクタ端子とベース接地トランジスタのエミッタ端子との間に接続してもよい。
【発明の効果】
【００２７】
本発明によれば、光信号に対応した光電電流を電圧信号に変換増幅するトランスインピーダンスアンプにおいて、利得周波数特性の広帯域化と群遅延平坦化を両立させることができ、結果として、高速動作を実現することが可能となる。
特に、従来回路では利得ピーキングによる広帯域化と、群遅延特性は相反する特性であったが、本発明により群遅延特性を劣化することなく利得周波数特性の帯域が改善できるという効果が得られる。群遅延特性は、波形品質を決める重要なパラメータであるため、伝送特性品質を劣化させることなく高速動作を得るためには、極めて有効である。
【図面の簡単な説明】
【００２８】
【図１】第１の実施の形態にかかるトランスインピーダンスアンプの構成を示す回路図である。
【図２】トランスインピーダンス利得の周波数特性図である。
【図３】トランスインピーダンス利得の群遅延特性図である。
【図４】第２の実施の形態にかかるトランスインピーダンスアンプの構成を示す回路図である。
【図５】第３の実施の形態にかかるトランスインピーダンスアンプの構成を示す回路図である。
【図６】第４の実施の形態にかかるトランスインピーダンスアンプの構成を示す回路図である。
【図７】一般的なトランスインピーダンスアンプの構成を示す回路図である。
【図８Ａ】負荷抵抗を有するソース接地回路を示す回路図である。
【図８Ｂ】負荷抵抗を有するソース接地回路の小信号等価回路図である。
【図９Ａ】負荷抵抗を有するカスコード接続回路を示す回路図である。
【図９Ｂ】負荷抵抗を有するカスコード接続回路の小信号等価回路図である。
【図１０Ａ】負荷抵抗とピーキングインダクタを有するカスコード接続回路を示す回路図である。
【図１０Ｂ】負荷抵抗とピーキングインダクタを有するカスコード接続回路の小信号等価回路図である。
【図１１Ａ】負荷抵抗とピーキングインダクタを有するカスコード接続回路を示す回路図である。
【図１１Ｂ】負荷抵抗とピーキングインダクタを有するカスコード接続回路の小信号等価回路図である。
【図１２】実効的出力抵抗および負荷抵抗の比較例である。
【図１３Ａ】従来のインダクティブピーキング回路（カスコード接続回路）の利得周波数特性図ある。
【図１３Ｂ】本発明による回路の利得周波数特性図である。
【図１４】光通信における一般的な光／電気変換を行う光受信器の構成例である。
【図１５】従来のトランスインピーダンスアンプの構成を示す回路図である。
【図１６】カスコード接続回路を用いた従来のトランスインピーダンスアンプの構成を示す回路図である。
【図１７】インダクティブピーキングを用いた従来のトランスインピーダンスアンプの構成を示す回路図である。
【発明を実施するための形態】
【００２９】
［発明の原理］
まず、本発明の原理について説明する。
図７は、一般的なトランスインピーダンスアンプの構成を示す回路図である。
このトランスインピーダンスアンプＴＩＡは、光伝送方式の光／電気変換を行う光受信回路において、信号等化を行う増幅回路である。
光受信回路において、受光した光信号は、フォトディテクタにより電流信号Ｉinに変換されてトランスインピーダンスアンプＴＩＡへ入力される。トランスインピーダンスアンプＴＩＡは、入力された電流信号Ｉinを電圧信号Ｖoutにインピーダンス変換して出力する。
【００３０】
図７において、トランスインピーダンスアンプＴＩＡの入出力端子間には、帰還抵抗ＲFが接続されている。電流信号Ｉinは、トランスインピーダンスアンプＴＩＡで増幅されて電圧信号Ｖoutに変換されて出力される。トランスインピーダンスアンプＴＩＡの入力端子には、フォトディテクタＰＤ(図示せず)等に起因する入力寄生容量Ｃinが存在している。
【００３１】
トランスインピーダンスアンプＴＩＡの帯域は、前述した通り、主に入力の時定数で制限される。トランスインピーダンスアンプＴＩＡのインピーダンス変換利得Ｚtが１／√２になる３ｄＢ帯域ｆ3dBは、次の式（６）で表せる。
【数６】
2012257070.tif 000008
ここで、Ａoは、トランスインピーダンスアンプのオープンループ利得である。
【００３２】
この式（６）より、トランスインピーダンスアンプＴＩＡのオープンループ利得Ａoを大きくすると、３ｄＢダウンの周波数帯域ｆ3dBも大きくできることがわかる。また、オープンループ利得Ａoは、トランジスタのトランスコンダクタンスｇmと、負荷ＺLにより、簡易的には、次の（７）のように表される。
【数７】
2012257070.tif 000009
【００３３】
［ソース接地回路の帯域制限］
次に、従来用いられるソース接地回路の帯域制限について以下に述べる。図８Ａは、負荷抵抗を有するソース接地回路を示す回路図である。図８Ｂは、負荷抵抗を有するソース接地回路の小信号等価回路図である。
図８Ａに示すように、このソース接地回路において、トランジスタＭ1のゲート端子には、電流信号Ｉinが入力されており、ソース端子が接地電位に接続されている。また、トランジスタＭ1のドレイン端子が、負荷抵抗ＲLを介して電源電位ＶＤＤに接続されており、トランジスタＭ1のドレイン端子から電圧信号Ｖoutが得られる。
【００３４】
図８Ｂにおいて、ＣgsはトランジスタＭ1のゲート−ソース間容量、Ｃgdはゲート−ドレイン容量、ｇmはトランスコンダクタンス、ｒoは出力抵抗である。
ソース接地回路のオープンループ利得Ａoは、入力信号をｖi、出力信号をｖoとして、次の式（８）のように表される。
【数８】
2012257070.tif 000010
【００３５】
ここで、このソース接地回路に関する帯域制限要因である入力容量１／ωiは、次の式（９）となる。
【数９】
2012257070.tif 000011
なお、Ｒoeffは、実効的な出力抵抗であり、一般にｒo＜＜ＲLなので、式（９）となる。
【００３６】
この式（９）からわかるように、一般的なソース接地回路では、ソース接地トランジスタの入力容量により帯域が制限されるため、広帯域化が課題となる。
【００３７】
［カスコード接続回路の広帯域化］
次に、従来用いられるソース接地回路とゲート接地回路を組み合わせたカスコード接続回路の帯域制限について以下に述べる。
図９Ａは、負荷抵抗を有するカスコード接続回路を示す回路図である。図９Ｂは、負荷抵抗を有するカスコード接続回路の小信号等価回路図である。
【００３８】
図９Ａに示すように、このカスコード接続回路では、図８Ａのソース接地回路のうち、トランジスタＭ1のドレイン端子と負荷抵抗ＲLとの間に、ゲート端子に電位Ｖbiasが印加されたトランジスタＭ2からなるゲート接地回路が追加されている。
【００３９】
また、図９Ｂにおいて、Ｃgs1はソース接地トランジスタのゲート−ソース間容量、Ｃgd1はソース接地トランジスタのゲート−ドレイン容量、ｇm1はソース接地トランジスタのトランスコンダクタンス、ｒo1はソース接地トランジスタの出力抵抗である。さらに、Ｃgs2はゲート接地トランジスタのゲート−ソース間容量、Ｃgd2はゲート接地トランジスタのゲート−ドレイン容量、ｇm2はゲート接地トランジスタのトランスコンダクタンス、ｒo2はゲート接地トランジスタの出力抵抗である。
【００４０】
このカスコード接続回路に関する帯域制限要因である入力容量１／ωiは、次の（１０）のように表される。
【数１０】
2012257070.tif 000012
この式（１０）からわかるように、カスコード接続回路では、ソース接地回路から見た実効的な負荷抵抗が１／ｇm2と小さいため、ミラー効果による入力容量を低く抑えられるため広帯域化が可能となる。
【００４１】
［インダクティブピーキングを用いた帯域制限］
次に、カスコード接続回路の負荷にインダクティブピーキングを用いた場合の帯域制限について以下に述べる。
図１０Ａは、負荷抵抗とピーキングインダクタを有するカスコード接続回路を示す回路図である。図１０Ｂは、負荷抵抗とピーキングインダクタを有するカスコード接続回路の小信号等価回路図である。
【００４２】
図１０Ａに示すように、このカスコード接続回路では、図９Ａのソース接地回路のうち、負荷抵抗ＲLにピーキングインダクタＬが直列に追加されている。
【００４３】
このカスコード接続回路に関する帯域制限要因である入力容量１／ωiは、次の（１１）のように表される。
【数１１】
2012257070.tif 000013
【００４４】
また、実効的な出力抵抗Ｒoeffは、次の式（１２）となる。
【数１２】
2012257070.tif 000014
【００４５】
ここで、ｒｒ＝１／ｇm2＋ｒo1である。また、実効的負荷抵抗ＲLeffは、次の式（１３）となる。
【数１３】
2012257070.tif 000015
【００４６】
さらに、一般には、ＲL＜＜ｒｒであることから、実効的負荷抵抗ＲLeffは、次の式（１４）と表される。
【数１４】
2012257070.tif 000016
【００４７】
周波数が高くなるとインダクタＬにより、高周波でインピーダンスが高くなるため、入力時定数による帯域劣化を補い広帯域化が可能になる。しかしながら、上式に示すとおり実効的負荷抵抗ＲLeffの複素項は、ωＬのため帯域補償は可能であるが、周波数に対する位相変化が大きいという問題があった。
【００４８】
［本発明にかかるカスコード接続回路の帯域制限］
本発明にかかる、インダクティブピーキングを具備するカスコード接続回路の帯域制限について以下に述べる。
図１１Ａは、負荷抵抗とピーキングインダクタを有するカスコード接続回路を示す回路図である。図１１Ｂは、負荷抵抗とピーキングインダクタを有するカスコード接続回路の小信号等価回路図である。
【００４９】
図１１Ａにおいて、このカスコード接続回路では、図９Ａのソース接地回路のうち、ソース接地トランジスタＭ1とゲート接地トランジスタＭ2との間に、ピーキングインダクタＬ1が直列に追加されている。
【００５０】
このカスコード接続回路に関する帯域制限要因である入力容量１／ωiは、次の（１５）のように表される。
【数１５】
2012257070.tif 000017
【００５１】
また、実効的な出力抵抗Ｒoeffは、次の式（１６）となる。
【数１６】
2012257070.tif 000018
【００５２】
ここで、一般には、ＲL＜＜ｒｒであることから、前述した図１０Ａに示す負荷インダクタンスＬ1を用いたカスコード接続回路に比べ、実効的出力抵抗Ｒoeffが小さい値になることが分かる。すなわち、ミラー効果による入力容量が小さいので、より広帯域化が可能である。
【００５３】
一方、実効的負荷抵抗ＲLeffは、次の式（１７）と表される。
【数１７】
2012257070.tif 000019
一般には、ＲL＜＜ｒｒなので、インダクティブピーキングの効果を低く抑えることができる。
【００５４】
［実効的出力抵抗および負荷抵抗の比較］
図１２は、実効的出力抵抗および負荷抵抗の比較例である。ここでは、従来のソース接地回路、従来のカスコード接続回路、従来のインダクティブピーキング回路、ならびに本発明にかかるカスコード接続回路について、実効的な出力抵抗Ｒoeffおよび実効的負荷抵抗ＲLeffを比較して示した。
【００５５】
図１３Ａは、従来のインダクティブピーキング回路（カスコード接続回路）の利得周波数特性図であり、利得周波数特性３１は回路全体、利得周波数特性３１Ｒは実数部、利得周波数特性３１Ｉは虚数部を示している。
図１３Ａに示した従来構成のピーキング回路では、実数部の広帯域側での落ち込みを、虚数部（インダクタンス）ωＬによる高周波での利得補償により帯域を改善している。
【００５６】
図１３Ｂは、本発明による回路の利得周波数特性図であり、利得周波数特性３２は回路全体、利得周波数特性３２Ｒは実数部、利得周波数特性３２Ｉは虚数部を示している。
本発明による回路では、第１のインダクタＬ1を用いることによりミラー容量の低減による入力容量の低減と、出力負荷抵抗の周波数補償の二つの効果により帯域の改善が可能である。
【００５７】
特に、従来のインダクティブピーキング回路に比べ、図１２の実効的負荷抵抗ＲLeffの比較からわかるように分子の複素項はωＬ1（ＲL／ｒｒ）が得られている。また、一般には、ＲL＜＜ｒｒなので、ωＬ1（ＲL／ｒｒ）＜ωＬと、従来技術に比べ低くできる。このため、例えば図１３Ａおよび図１３Ｂのうち同一周波数ｆより高周波側の領域に示されているように、周波数に対する位相変化を低く抑えられ高周波に至るまで一定の特性が得られる。したがって、本発明によれば周波数応答に対して、利得帯域内で高周波まで平坦な群遅延特性が得られる。
【００５８】
［誘導結合性インダクタによる広帯域化］
次に、誘導結合性を有するインダクタを用いたトランスインピーダンスアンプにおける広帯域化について以下に述べる。
本発明において、負荷抵抗にピーキングインダクタＬ2を加えるとともに、第１のインダクタＬ1との誘導結合を構成することにより、さらに高い帯域改善効果が得られる。
【００５９】
インダクタは巻線から形成されているため、巻線に流れる電流が変化すると、巻線を貫く磁束が変化し、その磁束によって磁束の変化を打ち消す方向に誘導起電力が発生する。Ｌを自己インダクタンス、Ｉをインダクタに流れる電流とすると、誘導起電力ｅの大きさは次の式（１８）のようになる。
【数１８】
2012257070.tif 000020
【００６０】
磁気的に結合された２つの巻線の一方の電流Ｉ1を変化させると、もう一方の巻線に誘導起電力が生じる。その大きさｅ2は、次の式（１９）のようになる。
【数１９】
2012257070.tif 000021
【００６１】
また、相互インダクタンスＭは、次の式（２０）で表される。
【数２０】
2012257070.tif 000022
ここで、ｋは結合係数、Ｌ1は第１のインダクタＬ1の自己インダクタンス、Ｌ2は第２のインダクタＬ2の自己インダクタンスである。
【００６２】
上記誘導結合性インダクタを用いることにより、下記に示すようにトランスインピーダンスアンプの周波数特性を改善できる。誘導結合インダクタを用いた場合、実効的な負荷抵抗は概略、次の式（２１）のようになる。
【数２１】
2012257070.tif 000023
【００６３】
上式で示すように負荷インダクタンスＬLにｋＭが加算されるため高周波で、実効的な負荷抵抗ＲLeffは大きくなる。したがって、高周波でトランスインピーダンスアンプの開ループ利得が大きくでき、入力インピーダンスを低減できるため、トランスインピーダンスアンプの帯域向上効果が得られる。すなわち、誘導電流が流れてそれぞれのインダクタＬ1，Ｌ2の動作電流を補助する役割を果たし、それぞれのインダクタＬ1，Ｌ2が独立している従来のインダクティブピーキングよりも高い帯域改善の効果を得ることができる。さらに、結合のあるインダクタは従来のインダクタ１個分の面積内に複数のインダクタを構成することができるため、面積が増加することなく効果を上げることができる。これにより、低コストで高速動作可能なトランスインピーダンスアンプを実現することができる。
【００６４】
［第１の実施の形態］
次に、図１を参照して、第１の実施の形態にかかるトランスインピーダンスアンプ１０について説明する。図１は、第１の実施の形態にかかるトランスインピーダンスアンプの構成を示す回路図である。
【００６５】
このトランスインピーダンスアンプ１０は、入力された光電流信号Ｉinを増幅するカスコード接続回路１１と、このカスコード接続回路１１の増幅出力を電圧信号Ｖoutに変換して出力するソースフォロワ回路１２と、これらカスコード接続回路１１とソースフォロワ回路１２との間に接続された帰還抵抗ＲFとを備えている。
【００６６】
本実施の形態では、カスコード接続回路１１を、ソース接地トランジスタＭ1、ゲート接地トランジスタＭ2、および負荷抵抗ＲLから構成し、ソース接地トランジスタＭ1のドレイン端子とゲート接地トランジスタＭ2のソース端子間に、第１のインダクタＬ1を接続したものである。
より具体的には、カスコード接続回路１１において、ソース接地トランジスタＭ1は、ゲート端子に光電流信号が入力され、ソース端子が電源電位ＶＳＳ（ＶＳＳ＜ＶＤＤ）に接続されている。また、ゲート接地トランジスタＭ2は、ゲート端子に一定のバイアス電位Ｖbias（ＶＳＳ＜Ｖbias＜ＶＤＤ）が印加されており、ドレイン端子が負荷抵抗を介して電源電位ＶＤＤに接続されている。
【００６７】
また、ソースフォロワ回路１２において、トランジスタＭ4のゲート端子がソース接地トランジスタＭ1のドレイン端子と接続されており、ドレイン端子が電源電位ＶＤＤと接続されている。また、トランジスタＭ3のソース端子は電源電位ＶＳＳと接続されており、ゲート端子に固定電位Ｖcs（ＶＳＳ＜Ｖcs＜ＶＤＤ）が印加されている。また、トランジスタＭ3のドレイン端子は、トランジスタＭ4のソース端子と接続されており、この接続ノードは、帰還抵抗ＲFを介してソース接地トランジスタＭ1のゲート端子と接続されており、ここから電圧信号Ｖoutが得られる。
【００６８】
図２は、トランスインピーダンス利得の周波数特性図である。図３は、トランスインピーダンス利得の群遅延特性図である。これら図２および図３のうち、特性２０は図１に示した本発明による回路を用いたシミュレーション結果、特性２１は図９Ａに示す従来のピーキング無し回路を用いたシミュレーション結果、特性２２は図９Ａに示す従来のピーキング回路を用いたシミュレーション結果を示している。
【００６９】
図２および図３によれば、ピーキング無しの回路に比べて、従来のピーキング回路では利得周波数特性において、高周波で利得ピークを持ち帯域が向上していることがわかる。しかしながら、利得周波数特性は利得ピークを持ち、さらに群遅延特性はピーキング無しの回路に比べ大きく群遅延が変動していることがわかる。すなわち、利得周波数特性は改善されるが、位相回転が大きく不安定動作になりやすいという問題点があった。
【００７０】
これに対し、本発明によれば、図２および図３に示すように、利得周波数特性は従来のピーキング無し回路に対し改善しており、さらに群遅延特性も帯域内で平坦な安定した特性が得られていることが確認できる。すなわち、高周波まで安定に動作可能である。
したがって、本発明によれば、利得周波数特性の広帯域化と群遅延平坦化とを両立させることができ、結果として、高速動作を実現することが可能となる。
【００７１】
［第２の実施の形態］
次に、図４を参照して、本発明の第２の実施の形態にかかるトランスインピーダンスアンプについて説明する。図４は、第２の実施の形態にかかるトランスインピーダンスアンプの構成を示す回路図である。
【００７２】
第１の実施の形態と比較して、本実施の形態では、負荷抵抗ＲLに、第２のインダクタＬ2を直列接続したものである。
【００７３】
本実施の形態によれば、第１の実施の形態に比べて、高周波で実効的な負荷抵抗ＲLeffを大きくできる。このため、高周波でトランスインピーダンスアンプの開ループ利得が大きくでき、入力インピーダンスを低減できるため、トランスインピーダンスアンプの帯域向上効果が得られる。
また、本実施の形態によれば、従来の負荷抵抗のみのピーキングに比べ、負荷抵抗のインダクティブピーキング量を低く抑えられるので、より広帯域な特性と群遅延特性の平坦性の両立可能となる。
【００７４】
［第３の実施の形態］
次に、図５を参照して、本発明の第３の実施の形態にかかるトランスインピーダンスアンプについて説明する。図５は、第３の実施の形態にかかるトランスインピーダンスアンプの構成を示す回路図である。
【００７５】
第２の実施の形態と比較して、本実施の形態では、第２のインダクタＬ2を、上記第１のインダクタＬ1との間で、誘導係数ｋで誘導結合させている。
【００７６】
前述した式（２１）のように、負荷インダクタンスＬLに誘導性インダクタンスｋＭが加算されるため高周波で、実効的な負荷抵抗ＲLeffは大きくなる。したがって、本実施の形態によれば、高周波でトランスインピーダンスアンプの開ループ利得が大きくでき、入力インピーダンスを低減できるため、トランスインピーダンスアンプの帯域向上効果が得られる。
また、本実施の形態によれば、結合のあるインダクタは、従来のインダクタ１個分の面積内に複数のインダクタを構成することができるため、面積増加なく効果を上げることができる。
【００７７】
［第４の実施の形態］
次に、図６を参照して、本発明の第４の実施の形態にかかるトランスインピーダンスアンプについて説明する。図６は、第４の実施の形態にかかるトランスインピーダンスアンプの構成を示す回路図である。
【００７８】
第１の実施の形態と比較して、本実施の形態では、電界効果型トランジスタ（以下、ＦＥＴと称す）に代えて、バイポーラトランジスタが用いられている。
【００７９】
すなわち、トランスインピーダンスアンプ１０は、負荷抵抗ＲLと、トランジスタ（バイポーラ）Ｍ1，Ｍ2からなるカスコード接続回路と、トランジスタ（バイポーラ）Ｍ3，Ｍ4からなるエミッタフォロワ回路（コレクタ接地回路）と、帰還抵抗ＲFとから構成されている。
本実施の形態では、カスコード接続を構成するトランジスタＭ1のコレクタ端子と、トランジスタＭ2のエミッタ端子間にインダクタＬ1を接続したものである。
【００８０】
このように、  ＦＥＴに代えてバイポーラトランジスタを用いた場合でも、前述と同様の作用効果が得られる。
なお、本実施の形態では、第１の実施の形態に適用した場合を例として説明したが、第２の実施の形態や第３の実施の形態に対しても同様に適用でき、同様の作用効果が得られる。
【００８１】
［実施の形態の拡張］
以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。また、各実施形態については、矛盾しない範囲で任意に組み合わせて実施することができる。
【産業上の利用可能性】
【００８２】
本発明にかかるトランスインピーダンスアンプ（ＴＩＡ）は、光基幹伝送システム、光アクセスシステム、光インターコネクション等の各種光伝送システムに用いられる光受信用ＩＣ、ならびにこれを用いた高速光受信モジュール、光送受信トランシーバなどに光受信回路として適用される。
【符号の説明】
【００８３】
１００…トランスインピーダンスアンプ（ＴＩＡ）、１１…カスコード接続回路、１２…ソースフォロワ回路、Ｍ1…ソース接地トランジスタ、Ｍ2…ゲート接地トランジスタ、ＲL…負荷抵抗、Ｌ1…第１のインダクタ、Ｌ2…第２のインダクタ、ＲF…帰還抵抗、ＶＤＤ…電源電位、ＶＳＳ…電源電位、Ｖbias…バイアス電位、Ｖcs…固定電位。
【図１】
2012257070.tif 000024
【図２】
2012257070.tif 000025
【図３】
2012257070.tif 000026
【図４】
2012257070.tif 000027
【図５】
2012257070.tif 000028
【図６】
2012257070.tif 000029
【図７】
2012257070.tif 000030
【図８Ａ】
2012257070.tif 000031
【図８Ｂ】
2012257070.tif 000032
【図９Ａ】
2012257070.tif 000033
【図９Ｂ】
2012257070.tif 000034
【図１０Ａ】
2012257070.tif 000035
【図１０Ｂ】
2012257070.tif 000036
【図１１Ａ】
2012257070.tif 000037
【図１１Ｂ】
2012257070.tif 000038
【図１２】
2012257070.tif 000039
【図１３Ａ】
2012257070.tif 000040
【図１３Ｂ】
2012257070.tif 000041
【図１４】
2012257070.tif 000042
【図１５】
2012257070.tif 000043
【図１６】
2012257070.tif 000044
【図１７】
2012257070.tif 000045