(57)【要約】【課題】記憶部で発生するリーク電流の量を抑制した固体撮像装置を提供する。【解決手段】書き込みトランジスタ３１は、半導体基板１４０上に形成されたゲート酸化膜１６０と、ゲート酸化膜１６０上に形成された第１のゲート電極１４６と、書き込みトランジスタ３１のソース又はドレイン領域として形成され、記憶容量に接続されるｎ型の第１拡散領域１４３と、書き込みトランジスタ３１のソース又はドレイン領域に隣接する絶縁分離領域１４１と、ゲート酸化膜１６０上に形成され、絶縁分離領域１４１の上方から、第１拡散領域１４３の表面の一部の上方にわたって形成された第２のゲート電極１５０とを有する。【選択図】図６Ａ
2012235301.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に行列状に配置され、入射光量に応じた信号である画素信号を出力する複数の画素部と、
前記複数の画素部の列毎に設けられた列信号線と、
前記列信号線毎に設けられ、前記列信号線から転送される画素信号を記憶するための複数の記憶部とを備え、
前記複数の記憶部のそれぞれは、
少なくとも前記複数の画素部のそれぞれから前記列信号線を介して画素信号を読み出すための書き込みトランジスタと、
前記画素信号を記憶するための記憶容量とを有し、
前記書き込みトランジスタは、
前記半導体基板上に形成されたゲート酸化膜と、
前記ゲート酸化膜上に形成された第１のゲート電極と、
前記書き込みトランジスタのソース又はドレイン領域として形成され、前記記憶容量に接続される第１導電型の第１拡散領域と、
前記書き込みトランジスタのソース又はドレイン領域に隣接する絶縁分離領域と、
前記ゲート酸化膜上に形成され、前記絶縁分離領域の上方から、前記第１拡散領域の表面の一部の上方にわたって形成された第２のゲート電極とを有し、
前記第１拡散領域は、前記第２のゲート電極が前記半導体基板の表面に対してオーバーラップする距離に応じた距離だけ、前記絶縁分離領域から離して形成され、
前記書き込みトランジスタは、前記第１のゲート電極に印加される電圧の大きさに応じて、オンまたはオフする
固体撮像装置。
【請求項２】
前記記憶容量が前記画素信号を記憶する期間には、前記第２のゲート電極に接地電圧又は負電圧が印加される
請求項１に記載の固体撮像装置。
【請求項３】
前記第２のゲート電極は、少なくとも前記第１のゲート電極と対向する位置に形成される
請求項１または２に記載の固体撮像装置。
【請求項４】
前記第２のゲート電極は、前記第１のゲート電極と電気的に接続されている
請求項１〜３のいずれか１項に記載の固体撮像装置。
【請求項５】
前記第２のゲート電極は、前記第１拡散領域の周囲を囲むように形成される
請求項１〜４のいずれか１項に記載の固体撮像装置。
【請求項６】
前記書き込みトランジスタは、
ドレイン又はソース領域として形成された第２拡散領域を有し、
前記第１のゲート電極は、前記第１拡散領域と前記第２拡散領域との間の領域に形成されており、
前記第１拡散領域の不純物濃度は、前記第２拡散領域の不純物濃度よりも低い
請求項１〜５のいずれか１項に記載の固体撮像装置。
【請求項７】
前記第１拡散領域の表面には金属シリサイドが形成されない
請求項１〜６のいずれか１項に記載の固体撮像装置。
【請求項８】
前記絶縁分離領域の周囲には、前記第１拡散領域の導電型とは異なる導電型の第３拡散領域が形成される
請求項１〜７のいずれか１項に記載の固体撮像装置。
【請求項９】
半導体基板に素子分離領域を形成する第１工程と、
前記半導体基板上にゲート酸化膜を形成する第２工程と、
前記ゲート酸化膜上に第１のゲート電極及び第２のゲート電極を形成する第３工程と、
少なくとも前記第１のゲート電極及び前記第２のゲート電極をマスクとして利用して、前記半導体基板のうち、前記第１のゲート電極と前記第２のゲート電極との間の領域に第１拡散領域を自己整合的に形成する第４工程とを含む
固体撮像装置の製造方法。
【請求項１０】
前記第３工程において、前記第１のゲート電極及び前記第２のゲート電極は、ほぼ同時に形成される
請求項９に記載の固体撮像装置の製造方法。
【請求項１１】
前記第４工程において、第１拡散領域及びトランジスタのＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域は、ほぼ同時に自己整合的に形成される
請求項９または１０に記載の固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルカメラ等に用いられる固体撮像装置に関し、特に、ＭＯＳイメージセンサの画質改善に関する技術である。
【背景技術】
【０００２】
従来のＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）イメージセンサのシャッター方式は、全画素で同時にフォトダイオードの信号電荷を転送領域に転送し、その後順次読み出しを行うグローバルシャッター方式である。そのため、ＣＣＤイメージセンサでは、全画素で同時刻の画像を得ることができる。
【０００３】
一方、ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型トランジスタを用いたＭＯＳイメージセンサのシャッター方式は、行走査によりフォトダイオードからの信号読出しを行うローリングシャッター方式である。これまでのＭＯＳイメージセンサにおいては、ローリングシャッターが一般的であり、この点は、グローバルシャッターを基本とするＣＣＤイメージセンサとの主な違いの一つである。このローリングシャッター方式の固体撮像装置は、画面の行によって撮影時刻が異なる。したがって、ブロック内の先頭行と最終行では、画素信号の転送から読み出しまでの時間が異なるため、移動する物体を撮影したときに、画像が歪むといった現象が生じる。
【０００４】
このような課題に対して、特許文献１の固体撮像装置では、メモリ部を設けることでグローバルシャッター動作を可能にしている。図１１は上記特許文献１の固体撮像装置のブロック図である。図１１に示すように、固体撮像装置２００は、光信号を電気信号に変換する画素セル２０１と、画素セル２０１を２次元状に配列した画素部２０２と、画素部２０２の垂直方向（行）を選択する垂直走査部２０３と、選択行からの画素信号のノイズを抑圧するノイズ抑圧部２３１と、ノイズ抑圧部２３１の出力信号を蓄積するメモリセル２２１を２次元的に配列したメモリ部２２２と、メモリ部２２２の垂直方向（メモリ行）を選択するメモリ用垂直走査部２２３と、選択されたメモリ行の信号を選択する水平選択部２０５と、水平選択部２０５を水平方向に順次選択する水平走査部２０６と、出力アンプ２１２とから構成されている。
【０００５】
図１２は、図１１に示す固体撮像装置２００に含まれるノイズ抑圧部２３１、メモリ部２２２および水平選択部２０５の回路図である。メモリセル２２１は、ノイズ抑圧部２３１の出力信号を蓄積するメモリ容量Ｃ３１と、メモリ容量Ｃ３１へ書き込むためのメモリ書き込みトランジスタＭ３１と、メモリ容量Ｃ３１に蓄積された信号を増幅するメモリ用アンプＡ３１と、メモリ用アンプＡ３１の出力を読み出すメモリ読み出しトランジスタＭ３２とから構成されている。以下においては、メモリ部を、記憶部ともいう。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−０７２１８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記特許文献１で開示した従来の固体撮像装置は、記憶部で信号電荷を蓄積する時間が最大で数百ｍｓｅｃと長くなるため、記憶部で発生する僅かなリーク電流でも無視することができず、出力にノイズが混入するという課題を有している。
【０００８】
本発明は、前記課題を鑑み、固体撮像装置における記憶部で発生するリーク電流の量を抑制した固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明の一態様に係る固体撮像装置は、半導体基板に行列状に配置され、入射光量に応じた信号である画素信号を出力する複数の画素部と、前記複数の画素部の列毎に設けられた列信号線と、前記列信号線毎に設けられ、前記列信号線から転送される画素信号を記憶するための複数の記憶部とを備え、前記複数の記憶部のそれぞれは、少なくとも前記複数の画素部のそれぞれから前記列信号線を介して画素信号を読み出すための書き込みトランジスタと、前記画素信号を記憶するための記憶容量とを有し、前記書き込みトランジスタは、前記半導体基板上に形成されたゲート酸化膜と、前記ゲート酸化膜上に形成された第１のゲート電極と、前記書き込みトランジスタのソース又はドレイン領域として形成され、前記記憶容量に接続される第１導電型の第１拡散領域と、前記書き込みトランジスタのソース又はドレイン領域に隣接する絶縁分離領域と、前記ゲート酸化膜上に形成され、前記絶縁分離領域の上方から、前記第１拡散領域の表面の一部の上方にわたって形成された第２のゲート電極とを有し、前記第１拡散領域は、前記第２のゲート電極が前記半導体基板の表面に対してオーバーラップする距離に応じた距離だけ、前記絶縁分離領域から離して形成され、前記書き込みトランジスタは、前記第１のゲート電極に印加される電圧の大きさに応じて、オンまたはオフする。
【００１０】
一般的に、半導体基板と、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）等で構成される絶縁分離領域及び半導体基板上に形成される酸化膜との界面において界面準位が存在し、この界面準位を介してリーク電流が発生することが知られている。尚、この界面準位密度が低い程、発生するリーク電流の量は小さい。
【００１１】
本発明の一態様に係る固体撮像装置では、第２のゲート電極はゲート酸化膜上に形成されており、このゲート酸化膜と半導体基板との界面準位密度は低いことが知られている。記憶容量（電荷蓄積容量）に接続される第１拡散領域の近傍には、ゲート酸化膜上に形成された第１のゲート電極に加えて第２のゲート電極が形成されている。そのため、第１拡散領域の近傍領域において、半導体基板と当該半導体基板上に形成されるゲート酸化膜との界面で発生するリーク電流が低減される。
【００１２】
また、第１拡散領域は、第２のゲート電極が半導体基板表面上にオーバーラップする距離に応じた距離だけ、絶縁分離領域から離して形成される。そのため、絶縁分離領域と半導体基板内の活性領域との界面で発生するリーク電流が第１拡散領域に直接流入することを防止することができる。
【００１３】
その結果、本発明の一態様に係る固体撮像装置は、半導体基板と、当該半導体基板上に形成されるゲート酸化膜との界面で発生するリーク電流の量を低減することができる。第１のゲート電極および第２のゲート電極は、書き込みトランジスタに含まれる。また、当該書き込みトランジスタは、記憶部に含まれる。したがって、記憶部で発生するリーク電流の量を抑制することができる。
【００１４】
また、好ましくは、前記記憶容量が前記画素信号を記憶する期間には、前記第２のゲート電極に接地電圧又は負電圧が印加される。
【００１５】
これにより、第２のゲート電極の下部にホール蓄積層が形成される。そのため、半導体基板の表面においてリーク電流の発生源となる界面準位を不活性化することができる。
【００１６】
また、好ましくは、前記第２のゲート電極は、少なくとも前記第１のゲート電極と対向する位置に形成される。
【００１７】
また、好ましくは、前記第２のゲート電極は、前記第１のゲート電極と電気的に接続されている。
【００１８】
また、好ましくは、前記第２のゲート電極は、前記第１拡散領域の周囲を囲むように形成される。
【００１９】
これにより、リーク電流の発生をさらに抑制することができる。
【００２０】
また、好ましくは、前記書き込みトランジスタは、ドレイン又はソース領域として形成された第２拡散領域を有し、前記第１のゲート電極は、前記第１拡散領域と前記第２拡散領域との間の領域に形成されており、前記第１拡散領域の不純物濃度は、前記第２拡散領域の不純物濃度よりも低い。
【００２１】
また、好ましくは、前記第１拡散領域の表面には金属シリサイドが形成されない。
【００２２】
また、好ましくは、前記絶縁分離領域の周囲には、前記第１拡散領域の導電型とは異なる導電型の第３拡散領域が形成される。
【００２３】
本発明の一態様に従うと、固体撮像装置の製造方法は、半導体基板に素子分離領域を形成する第１工程と、前記半導体基板上にゲート酸化膜を形成する第２工程と、前記ゲート酸化膜上に第１のゲート電極及び第２のゲート電極を形成する第３工程と、少なくとも前記第１のゲート電極及び前記第２のゲート電極をマスクとして利用して、前記半導体基板のうち、前記第１のゲート電極と前記第２のゲート電極との間の領域に第１拡散領域を自己整合的に形成する第４工程とを含む。
【００２４】
また、好ましくは、前記第３工程において、前記第１のゲート電極及び前記第２のゲート電極は、ほぼ同時に形成される。
【００２５】
また、好ましくは、前記第４工程において、第１拡散領域及びトランジスタのＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域は、ほぼ同時に自己整合的に形成される。
【発明の効果】
【００２６】
本発明に係る固体撮像装置によれば、記憶部で発生するリーク電流の量を抑制することができる。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施の形態に係るカメラおよび固体撮像装置の概略構成を示す図である。
【図２】本発明の実施の形態に係る固体撮像装置における画素構成の一例を示す回路図である。
【図３】本発明の実施の形態に係る固体撮像装置における記憶回路の内部の一部に対応する回路図である。
【図４】本発明の実施の形態に係る固体撮像装置における主要な信号の時間変化を示すタイミングチャートである。
【図５】本発明の実施の形態に係る固体撮像装置における記憶回路内の書き込みトランジスタおよび記憶トランジスタの上面図である。
【図６Ａ】記憶回路に含まれる複数のトランジスタの概略断面図である。
【図６Ｂ】変形例に係る、記憶回路に含まれる複数のトランジスタの概略断面図である。
【図６Ｃ】変形例に係る、記憶回路に含まれる複数のトランジスタの概略断面図である。
【図７】本発明の実施の形態に係る固体撮像装置における記憶回路内の書き込みトランジスタおよび記憶トランジスタの上面図である。
【図８】本発明の実施の形態に係る固体撮像装置における記憶回路の製造工程の一部を説明するための図である。
【図９】本発明の実施の形態に係る固体撮像装置における記憶回路の製造工程の一部を説明するための図である。
【図１０】本発明の実施の形態に係る固体撮像装置の製造方法の一例を示すフローチャートである。
【図１１】従来の固体撮像装置のブロック図である。
【図１２】従来の固体撮像装置に含まれるノイズ抑圧部、メモリ部および水平選択部の回路図である。
【発明を実施するための形態】
【００２８】
以下、本発明の実施の形態について図面を参照しながら説明する。以下の説明では、同一の構成要素には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明を省略する場合がある。
【００２９】
なお、実施の形態において例示される各構成要素の寸法、材質、形状、それらの相対配置などは、本発明が適用される装置の構成や各種条件により適宜変更されるものであり、本発明はそれらの例示に限定されるものではない。また、各図における各構成要素の寸法は、実際の寸法と異なる場合がある。
【００３０】
本実施の形態に係る固体撮像装置は、半導体基板に行列状に配置され、入射光量に応じた信号である画素信号を出力する複数の画素部と、前記複数の画素部の列毎に設けられた列信号線と、前記列信号線毎に設けられ、前記列信号線から転送される画素信号を記憶するための複数の記憶部とを備え、前記複数の記憶部のそれぞれは、少なくとも前記複数の画素部のそれぞれから前記列信号線を介して画素信号を読み出すための書き込みトランジスタと、前記画素信号を記憶するための記憶容量とを有し、前記書き込みトランジスタは、前記半導体基板上に形成されたゲート酸化膜と、前記ゲート酸化膜上に形成された第１のゲート電極と、前記書き込みトランジスタのソース又はドレイン領域として形成され、前記記憶容量に接続される第１導電型の第１拡散領域と、前記書き込みトランジスタのソース又はドレイン領域に隣接する絶縁分離領域と、前記ゲート酸化膜上に形成され、前記絶縁分離領域の上方から、前記第１拡散領域の表面の一部の上方にわたって形成された第２のゲート電極とを有し、前記第１拡散領域は、前記第２のゲート電極が前記半導体基板の表面に対してオーバーラップする距離に応じた距離だけ、前記絶縁分離領域から離して形成され、前記書き込みトランジスタは、前記第１のゲート電極に印加される電圧の大きさに応じて、オンまたはオフする。
【００３１】
このような構成により、固体撮像装置におけるメモリ部で発生するリーク電流の量を抑制した固体撮像装置を提供することができる。
【００３２】
本発明の実施の形態について、以下に述べる。
【００３３】
図１は、本発明の実施の形態に係る撮像装置（カメラ）および固体撮像装置の概略構成を示す図である。なお、図１における、矢印は、各種信号の送信方向を示す。
【００３４】
図１のカメラ１０００は、固体撮像装置４００と、レンズ４１０と、メカニカルシャッター４１１と、ＤＳＰ（デジタル信号処理回路）４２０と、画像表示デバイス４３０と、画像メモリ４４０とを備える。
【００３５】
なお、メカニカルシャッター４１１には、レンズシャッターあるいはフォーカルプレーンシャッターを用いる。メカニカルシャッター４１１がフォーカルプレーンシャッターである場合、メカニカルシャッター４１１は、２つの幕である先幕と後幕から構成される。また、この図における、直線矢印は、各種信号の送信方向を示す。
【００３６】
このカメラ１０００には、レンズ４１０を介して外部から光が入射される。入射した光は固体撮像装置４００により出力信号に変換され、当該出力信号は、出力線４を介して、出力インタフェース４２８から出力される。
【００３７】
そして、出力された出力信号はＤＳＰ４２０により処理されて映像信号として画像メモリ４４０へ出力され、当該映像信号は、画像メモリ４４０に記録される。また、当該映像信号は、画像表示デバイス４３０へ出力され、当該画像表示デバイス４３０において画像が表示される。
【００３８】
ＤＳＰ４２０は、画像処理回路４２１と、カメラシステム制御部４２２とを含む。画像処理回路４２１は、固体撮像装置４００の出力信号に対してノイズ除去等の処理を行って映像信号を生成する。
【００３９】
カメラシステム制御部４２２は、固体撮像装置４００における画素の走査タイミング及びゲインの制御を行う。ＤＳＰ４２０は、例えば固体撮像装置４００の画素内で共有される画素間での特性差に関する補正を行う。
【００４０】
通信タイミング制御部（タイミングジェネレータ）４５０は、外部端子を介して入力されたマスタークロックＣＬＫ０およびデータＤＡＴＡを受け取り、種々の内部クロックを生成する。そして、通信タイミング制御部４５０は、生成した内部クロックを利用して、後述の水平走査回路５、垂直走査回路６、ノイズ除去回路３、及び出力インタフェース４２８などを制御する。
【００４１】
なお、本実施の形態において、後述の記憶回路２と出力インタフェース４２８との間に、アナログ／デジタル信号処理部（ＡＤ変換部）が備えられても良い。
【００４２】
さらに、図１に示すように、固体撮像装置４００は、画素回路１と、記憶回路２と、ノイズ除去回路３と、出力線４と、水平走査回路５と、垂直走査回路６とを備える。ここでは、信号を蓄積する記憶回路２を画素回路１の外部に設置する構成としているが、構成はこれに限らない。例えば、記憶回路２が画素回路１内に設けられていても良い。
【００４３】
画素回路１からは、基準出力と信号出力が出力される。記憶回路２は基準出力と信号出力を保持する。ノイズ除去回路３は記憶回路２に保持されている基準出力と信号出力との差分を出力する。この差分は水平走査回路５の出力に同期して出力線４に出力される。垂直走査回路６は画素回路１、記憶回路２にパルスを印加する。
【００４４】
図２は、本発明の実施の形態に係る固体撮像装置４００における画素構成の一例を示す回路図である。
【００４５】
図２より、画素回路１の１画素分を具体的に示している。図２中の破線で囲まれる部分は画素単位である画素部１ａである。後述の半導体基板１４０には、複数の画素部１ａが行列状に配置される。各画素部１ａは、入射光量に応じた信号である画素信号を出力する。
【００４６】
画素部１ａは、フォトダイオード１０と、転送ＭＯＳトランジスタ１１と、リセットＭＯＳトランジスタ１２と、出力ＭＯＳトランジスタ１３とで構成される。
【００４７】
画素部１ａにおいて、フォトダイオード１０のアノードは接地され、カソードは転送ＭＯＳトランジスタ１１のドレインに接続される。転送ＭＯＳトランジスタ１１のソースはリセットＭＯＳトランジスタ１２のソースと出力ＭＯＳトランジスタ１３のゲートに接続され、ゲートは端子２３に接続される。この領域はフローティングディフュージョン（以後ＦＤと呼ぶ）と呼ばれる拡散容量を形成する。
【００４８】
リセットＭＯＳトランジスタ１２のドレインは電源に接続され、ゲートは端子２２に接続される。出力ＭＯＳトランジスタ１３のドレインは電源に接続され、ソースは行選択ＭＯＳトランジスタ１４のドレインに接続される。
【００４９】
電流源２０は列信号線２１（図１および図２参照）に接続される。列信号線２１は、複数の画素部１ａの列毎に設けられる。行選択ＭＯＳトランジスタ１４は、ゲートは端子２４に接続され、導通しているときは出力ＭＯＳトランジスタ１３と電流源２０とでソースフォロアが形成される。
【００５０】
図３は、本発明の実施の形態に係る固体撮像装置４００における記憶回路２の内部の一部に対応する回路図である。
【００５１】
図３において、列信号線２１は図２の列信号線２１である。記憶回路２は、書き込みトランジスタ３１、３６と、読み出しトランジスタ３３、３８と、電流源３５と、読み出し列信号線３４と、記憶トランジスタ３２、３７とを備えている。
【００５２】
記憶トランジスタ３２、３７は本発明における記憶容量に相当する。記憶トランジスタ３２は、読み出しトランジスタ３３と電流源３５とでソースフォロアを形成する。また、記憶トランジスタ３７は、読み出しトランジスタ３８と電流源３５とでソースフォロアを形成する。書き込みトランジスタ３１、３６のゲートは、それぞれ端子４０、４２に接続され、読み出しトランジスタ３３、３８のゲートは、それぞれ端子４１、４３に接続される。
【００５３】
ここで、書き込みトランジスタ３１と、読み出しトランジスタ３３と、記憶トランジスタ３２とで単位記憶回路としての記憶部２ａが構成され、書き込みトランジスタ３６と、読み出しトランジスタ３８と、記憶トランジスタ３７とで単位記憶回路としての記憶部２ｂが構成される。
【００５４】
すなわち、記憶部２ａは、書き込みトランジスタ３１と、読み出しトランジスタ３３と、記憶トランジスタ３２とを含む。また、記憶部２ｂは、書き込みトランジスタ３６と、読み出しトランジスタ３８と、記憶トランジスタ３７とを含む。
【００５５】
記憶回路２は、行列状に配置された複数の記憶部を含む。当該複数の記憶部は、記憶部２ａ、２ｂを含む。
【００５６】
すなわち、記憶部２ａ、２ｂを含む複数の記憶部は、行列状に配置される。記憶部２ａ、２ｂは、前記列信号線２１毎に設けられる。記憶部２ａ、２ｂは、前記列信号線２１から転送される画素信号を記憶する。
【００５７】
書き込みトランジスタ３１、３６の各々は、少なくとも前記複数の画素部のそれぞれから前記列信号線２１を介して画素信号を読み出す。
【００５８】
詳細は後述するが、記憶トランジスタ３２、３７の各々は、前記画素信号を記憶する。
【００５９】
次に、画素回路１から記憶回路２までの信号出力動作について説明する。画素部１ａに入射する光は、フォトダイオード１０で光電変換され、変換により生成された電荷は、所定の期間、フォトダイオード１０に蓄積される。初めに基準出力を読み出すために、リセットＭＯＳトランジスタをＯＮ状態とし、ＦＤをリセットする。行選択ＭＯＳトランジスタ１４をＯＮ状態とすることで、基準出力を列信号線２１に伝達する。列信号線２１を伝達する基準出力は、図１の記憶回路２に入力される。
【００６０】
列信号線２１から記憶回路２に基準出力が入力された状態で、書き込みトランジスタ３１をＯＮ状態とする。書き込みトランジスタ３１が導通することで列信号線２１の基準出力は記憶トランジスタ３２のゲートに導かれ、記憶トランジスタ３２のゲート容量に保持される。この基準出力を読み出す場合は、読み出しトランジスタ３３をＯＮ状態とすることで、記憶トランジスタ３２のゲート容量に蓄積された基準出力に応じた出力を読み出し列信号線３４から出力する。
【００６１】
続いて、上記リセット動作の後に、転送ＭＯＳトランジスタ１１をＯＮ状態とすることにより、フォトダイオード１０に蓄積されている電荷をＦＤに転送する。ＦＤにおいて、転送された電荷は電圧信号に変換され、当該電圧信号は、出力ＭＯＳトランジスタ１３のゲートに印加される。このとき、行選択ＭＯＳトランジスタ１４をＯＮ状態とすることで、信号出力を列信号線２１に伝達する。信号出力は、列信号線２１を介して、図１の記憶回路２に入力される。
【００６２】
列信号線２１から記憶回路２に信号出力が入力された状態で、書き込みトランジスタ３６をＯＮ状態とする。書き込みトランジスタ３６が導通することで、列信号線２１の信号出力は記憶トランジスタ３７のゲートに導かれ、記憶トランジスタ３７のゲート容量に保持される。この信号出力を読み出す場合は、読み出しトランジスタ３８をＯＮ状態とすることで、記憶トランジスタ３７のゲート容量に蓄積された信号出力に応じた出力を読み出し列信号線３４から出力する。
【００６３】
読み出し列信号線３４から出力される基準出力及び信号出力は、水平走査回路５によって任意の列が選択され、ノイズ除去回路３で差分演算を行った後、出力線４から出力される。この水平走査回路５の駆動周波数は限られており、瞬時に全画素分の信号出力を出力線４に送ることはできないため、記憶トランジスタ３７のゲート容量には最大で数百ｍｓｅｃもの期間、信号を蓄積する必要がある。
【００６４】
このゲート容量に接続するノード（ソース又はドレイン）、例えば、記憶トランジスタ３７のゲート電極に接続されるノードで蓄積期間内にリーク電流が発生した場合、記憶トランジスタ３７のゲート容量に蓄積されている信号にノイズが混入してしまうために、このノードでのリーク電流を抑制する必要がある。
【００６５】
図４は、本発明の実施の形態に係る固体撮像装置４００における主要な信号の時間変化を示すタイミングチャートである。
【００６６】
図４には、垂直走査回路６から図２及び図３中の各端子２２、２３、２４、４０、４１、４２、４３に印加される制御信号が示されている。制御信号は、印加される端子の符号にＳを付した名称で表わされている。
【００６７】
また、信号Ｓ４０は、端子４０に印加される書き込みトランジスタ３１のゲートに入力される信号である。信号Ｓ４２は、端子４２に印加される書き込みトランジスタ３６のゲートに入力される信号である。信号Ｓ４１は、端子４１に印加される読み出しトランジスタ３３のゲートに入力される信号である。信号Ｓ４３は、端子４３に印加される読み出しトランジスタ３８のゲートに入力される信号である。
【００６８】
次に、本実施の形態に係る固体撮像装置４００の記憶回路２の動作について、図３、図４を参照しながら説明する。
【００６９】
図４中の時点ｔ３〜ｔ４において、画素部１ａから列信号線２１に基準出力：Ｖｒｅｆが出力される。このとき、信号Ｓ４０、信号Ｓ４１が“ＨＩＧＨ”になることで、垂直走査回路６は、書き込みトランジスタ３１、読み出しトランジスタ３３の各ゲートに“ＨＩＧＨ”レベルのパルス信号を与えて、書き込みトランジスタ３１、読み出しトランジスタ３３を導通させる。
【００７０】
書き込みトランジスタ３１が導通されることで、列信号線２１の基準出力：Ｖｒｅｆは記憶トランジスタ３２のゲートに導かれ、記憶トランジスタ３２のゲート容量に保持される。このとき、読み出しトランジスタ３３も導通されているため、記憶トランジスタ３２、読み出しトランジスタ３３、電流源３５で構成されるソースフォロアも動作する。このため、後述する時点ｔ９では、記憶トランジスタ３２のゲート容量に蓄積された基準出力：Ｖｒｅｆに応じた出力信号が、読み出し列信号線３４に出力される。
【００７１】
このように、書き込みトランジスタ３１が導通するとき、読み出しトランジスタ３３も導通しているため、記憶トランジスタ３２及び読み出しトランジスタ３３は電流源３５とともにソースフォロア、つまりアンプとして動作する。したがって、記憶トランジスタ３２のゲート容量に蓄積された電気信号に応じた出力信号を増幅して効率よく読み出し列信号線３４に出力することができる。
【００７２】
また、記憶部２ａに電気信号（画素信号）を保持するとき、記憶トランジスタ３２及び読み出しトランジスタ３３は、記憶部２ａに保持されている電気信号を読み出すときと同様に導通状態にされる。つまり、記憶部２ａに電気信号を保持するとき、記憶部２ａに保持されている電気信号を読み出すときの状態と同じ状態になるので、保持している信号値を正確に保持し読み出すことができる。
【００７３】
時点ｔ７〜ｔ８において、画素部１ａから列信号線２１に信号出力：Ｖ１が出力される。このとき、信号Ｓ４２、信号Ｓ４３が“ＨＩＧＨ”になることで、垂直走査回路６は、書き込みトランジスタ３６、読み出しトランジスタ３８の各ゲートに“ＨＩＧＨ”レベルのパルス信号を与えて、書き込みトランジスタ３６、読み出しトランジスタ３８を導通させる。
【００７４】
書き込みトランジスタ３６が導通されることで、列信号線２１の信号出力：Ｖ１は記憶トランジスタ３７のゲートに導かれ、記憶トランジスタ３７のゲート容量に保持される。このとき、読み出しトランジスタ３８も導通されているため、記憶トランジスタ３７、読み出しトランジスタ３８、電流源３５で構成されるソースフォロアも動作する。このため、後述する時点ｔ１０では、記憶トランジスタ３７のゲート容量に蓄積された信号出力：Ｖ１に応じた出力が、読み出し列信号線３４に出力される。
【００７５】
このように、書き込みトランジスタ３６が導通するとき、読み出しトランジスタ３８も導通しているため、記憶トランジスタ３７及び読み出しトランジスタ３８は電流源３５とともにソースフォロア、つまりアンプとして動作する。したがって、記憶トランジスタ３７のゲート容量に蓄積された電気信号に応じた出力信号を増幅して効率よく読み出し列信号線３４に出力することができる。
【００７６】
また、記憶部２ｂに電気信号（画素信号）を保持するとき、記憶トランジスタ３７及び読み出しトランジスタ３８は、記憶部２ｂに保持されている電気信号を読み出すときと同様に導通状態にされる。つまり、記憶部２ｂに電気信号を保持するとき、記憶部２ｂに保持されている電気信号を読み出すときの状態と同じ状態になるので、保持している信号値を正確に保持し読み出すことができる。
【００７７】
時点ｔ９では、信号Ｓ４１は“ＨＩＧＨ”となり、読み出しトランジスタ３３が導通されて基準出力：Ｖｒｅｆに応じた出力信号が、読み出し列信号線３４に出力される。
【００７８】
時点ｔ１０では信号Ｓ４３は“ＨＩＧＨ”となり、読み出しトランジスタ３８が導通されて信号出力：Ｖ１に応じた出力信号が、読み出し列信号線３４に出力される。
【００７９】
このように、本実施の形態に係る固体撮像装置４００の記憶回路２において、記憶トランジスタ３２、３７は、保持容量（記憶容量）としての役割と、アンプ（増幅用のトランジスタ）としての役割の双方を担っており、保持容量とアンプとを独立に備えていた従来技術における固体撮像装置と比較して、回路面積を縮小することが可能である。
【００８０】
図５は、本発明の実施の形態に係る固体撮像装置４００における記憶回路２内の書き込みトランジスタ３１、３６および記憶トランジスタ３２、３７の上面図である。
【００８１】
図６Ａは、図５のＡ−Ａ’線に沿った、記憶回路２に含まれる複数のトランジスタの概略断面図である。
【００８２】
図５および図６Ａに示すように、書き込みトランジスタ３１、３６の各々は、絶縁分離領域１４１によって区画された活性領域１４５に形成されている。絶縁分離領域１４１には、例えば、ＳＴＩが用いられる。
【００８３】
書き込みトランジスタ３１、３６の各々は、少なくとも第１のゲート電極１４６と、ｎ型の第１拡散領域１４３と、ｎ型の第２拡散領域１４４と、第２のゲート電極１５０とを備えている。
【００８４】
第１拡散領域１４３は、前記書き込みトランジスタ３１、３６の各々のソース又はドレイン領域として形成された領域である。第２拡散領域１４４は、ドレイン又はソース領域として形成された領域である。絶縁分離領域１４１は、前記書き込みトランジスタ３１、３６の各々のソース又はドレイン領域としての第２拡散領域１４４に隣接する。
【００８５】
前記第１のゲート電極１４６は、前記第１拡散領域１４３と前記第２拡散領域１４４との間の領域に形成されている。
【００８６】
また、書き込みトランジスタ３１、３６の各々は、前記第１のゲート電極１４６に印加される電圧の大きさに応じて、オンまたはオフする。すなわち、書き込みトランジスタ３１、３６の各々の状態は、前記第１のゲート電極１４６に印加される電圧の大きさに応じて、オン状態（導通状態）またはオフ状態（非導通状態）になる。
【００８７】
第２のゲート電極１５０は、ダミーのゲート電極である。すなわち、第２のゲート電極１５０は、書き込みトランジスタ３１、３６を動作させるために使用されない。
【００８８】
第２のゲート電極１５０は、少なくとも第１のゲート電極１４６と対向する位置に形成されている。半導体基板１４０のうち、第１のゲート電極１４６と第２のゲート電極１５０との間の領域に第１拡散領域１４３が形成される。半導体基板１４０は、記憶回路２に含まれる。
【００８９】
書き込みトランジスタ３１の第１拡散領域１４３は、記憶容量としての記憶トランジスタ３２の第１のゲート電極１４６に接続されている。書き込みトランジスタ３６の第１拡散領域１４３は、記憶容量としての記憶トランジスタ３７の第１のゲート電極１４６に接続されている。すなわち、第１導電型（ｎ型）の第１拡散領域１４３は、記憶容量（記憶トランジスタ３２または記憶トランジスタ３７）に接続される。
【００９０】
また、書き込みトランジスタ３１、３６の各々の第１拡散領域１４３及び第２拡散領域１４４は、活性領域１４５内にウェルとして形成されたｐ型の拡散領域内に形成されている。なお、便宜上、図６Ａにはウェルは図示していない。
【００９１】
また、記憶トランジスタ３２、３７も同様に、活性領域１４５内に形成されたウェルに対応するｐ型の拡散領域と、当該ウェル内に形成されたソース及びドレインに対応するｎ型の第２拡散領域１４４と、第１のゲート電極１４６とを備えている。
【００９２】
半導体基板１４０上にはゲート酸化膜１６０が形成されている。第１のゲート電極１４６及び第２のゲート電極１５０は、ゲート酸化膜１６０上に形成されている。
【００９３】
図６Ａでは、図の簡略化のために、第１拡散領域１４３の端部の上方に第２のゲート電極１５０が形成されてないように示される。しかしながら、実際には、第２のゲート電極１５０は、第１拡散領域１４３の端部の上方に形成される。
【００９４】
すなわち、第２のゲート電極１５０は、前記絶縁分離領域１４１の上方から、前記第１拡散領域１４３の表面の一部の上方にわたって形成される。
【００９５】
本実施の形態に係る固体撮像装置４００は、記憶トランジスタ３２、３７のゲート容量に信号を蓄積する構成としている。そのため、固体撮像装置４００は、書き込みトランジスタ３１、３６の各々に対応する、記憶トランジスタ３２、３７の第１のゲート電極１４６に接続されるノード（第１拡散領域１４３）付近のリーク電流を抑制する構成としている。
【００９６】
なお、本実施の形態に係る固体撮像装置４００はこの構成に限らず、信号出力を保持するノードを本実施の形態に係る固体撮像装置４００の第１拡散領域１４３に対応させて構成しても同様の効果を得ることができる。
【００９７】
ここで、書き込みトランジスタ３１、３６の各々に対応するノードであって、記憶トランジスタ３２、３７の各々の第１のゲート電極１４６に接続されるノードとは反対側のノードの構造は、例えば、一般的に使用されるトランジスタのソース及びドレインの構造と同様に、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造となっている。また、記憶トランジスタ３２、３７を含むその他のトランジスタのソース及びドレインの構造も、ＬＤＤ構造となっている。
【００９８】
具体的には、第２拡散領域１４４の側方には、ＬＤＤ構造を形成するための低濃度不純物拡散領域１４７が形成されている。低濃度不純物拡散領域１４７とは、低濃度の不純物拡散領域である。ＬＤＤ構造を形成することにより、ソース及びドレイン端での濃度勾配が緩やかになり電界集中が緩和されるので、リーク電流の発生をより抑制することができる。
【００９９】
また、第１のゲート電極１４６の側方には、絶縁材料からなるサイドウォール１４８がそれぞれ形成されている。トランジスタのソース及びドレインとして使用される第２拡散領域１４４の不純物濃度は高い方が好ましい。第２拡散領域１４４の不純物濃度を高くすることで拡散領域の低抵抗化とオーミック接触が可能になる。第２拡散領域１４４の不純物濃度は、例えば、１×１０１９〜１×１０２０（／ｃｍ３）程度が好ましい。また、ＬＤＤ構造を形成するための低濃度不純物拡散領域１４７の不純物濃度は、例えば、１×１０１７〜１×１０１９（／ｃｍ３）程度が好ましい。
【０１００】
なお、図６Ｂに示すように、記憶トランジスタ３２、３７の各々の第１のゲート電極１４６に接続されるノード（ここでは、第１拡散領域１４３）にＬＤＤ構造を採用した場合においても、第２のゲート電極を設けることによるリーク低減効果を得ることができる。具体的には、半導体基板１４０において、第１拡散領域１４３の代わりに、高濃度不純物領域１７２及び低濃度不純物領域１７１を設ける。高濃度不純物領域１７２及び低濃度不純物領域１７１の構造は、ＬＤＤ構造である。
【０１０１】
ただし、ＬＤＤ構造のように高濃度不純物領域１７２及び低濃度不純物領域１７１を設けた場合には、ウェルの不純物濃度次第では、高濃度不純物領域１７２とウェルとの間での接合リーク電流が発生してしまう。
【０１０２】
トランジスタサイズが微細になる程、不純物濃度が高いウェルが必要となる。そのため、ウェルの不純物濃度を高くする必要がある場合には、高濃度不純物領域１７２を形成しない、もしくは、ＬＤＤ構造において高濃度不純物領域１７２の濃度を極力小さくすることが好ましい。
【０１０３】
絶縁分離領域１４１と活性領域１４５との界面（以下、分離領域界面ともいう）では、界面準位が存在する。この界面準位を介して電荷が生成されることにより、分離領域界面では、リーク電流が発生する。
【０１０４】
そこで、本実施の形態では、絶縁分離領域１４１は、前記第１拡散領域１４３から所定距離だけ離して形成される。すなわち、第１拡散領域１４３は、絶縁分離領域１４１から、所定距離だけ離して形成される。当該所定距離は、５０ｎｍ以上が好ましい。
【０１０５】
当該所定距離は、第２のゲート電極１５０が半導体基板１４０の表面に対してオーバーラップする（重なる）距離が長い程、長い距離に設定される。すなわち、言い換えれば、当該所定距離は、第２のゲート電極１５０が半導体基板１４０の表面に対してオーバーラップする（重なる）面積が大きい程、長い距離に設定される。
【０１０６】
言い換えれば、第１拡散領域１４３は、第２のゲート電極１５０が半導体基板１４０の表面に対してオーバーラップする（重なる）距離が長い程、長い距離だけ、絶縁分離領域１４１から離して形成される。前記第１拡散領域１４３は、前記第２のゲート電極１５０が前記半導体基板１４０の表面に対してオーバーラップする距離に応じた距離だけ、前記絶縁分離領域１４１から離して形成される。
【０１０７】
これにより、分離領域界面で発生した電荷が、直接、第１拡散領域１４３に流入することを防ぐことができる。
【０１０８】
また、図６Ｃに示すように、絶縁分離領域１４１の周囲に第１拡散領域の導電型（ｎ型）とは異なる導電型（ｐ型）の第３拡散領域１７３を形成する構成としてもよい。この構成により、絶縁分離領域１４１と活性領域１４５との界面における界面準位を不活性化することができる。このため、さらにリーク電流の発生を防ぐことができる。この第３拡散領域１７３の不純物濃度は、例えば、１×１０１７〜１×１０１９（／ｃｍ３）程度が好ましい。
【０１０９】
前述したように、絶縁分離領域１４１と活性領域１４５との界面（分離領域界面）では、界面準位を介して電荷が生成されることでリーク電流が発生する。また、活性領域１４５と、当該活性領域１４５の表面上に形成される絶縁膜との界面においても同様にリーク電流が発生する。
【０１１０】
第２のゲート電極１５０は、ゲート酸化膜１６０上に形成される。当該ゲート酸化膜１６０は、例えば、熱酸化によって形成される。当該ゲート酸化膜１６０は、ＣＶＤ(Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｓｉｏｎ)法などにより形成された酸化膜よりも良質な膜である。当該ゲート酸化膜１６０は、第１拡散領域１４３上に形成されている。
【０１１１】
この構成により、活性領域１４５と、当該活性領域１４５の表面上に形成されるゲート酸化膜１６０との界面（以下、酸化膜界面ともいう）において発生する電荷を減少させることができる。すなわち、当該酸化膜界面におけるリーク電流を低減することができる。
【０１１２】
また、記憶トランジスタ３２、３７の各々が電荷を蓄積する期間中は、例えば、垂直走査回路６により、第２のゲート電極１５０に接地電圧又は負電圧が印加される。この場合、垂直走査回路６は、電圧制御回路として機能する。
【０１１３】
すなわち、前記記憶容量としての記憶トランジスタ３２、３７の各々が前記画素信号を記憶する期間には、前記第２のゲート電極１５０に接地電圧又は負電圧が印加される。言い換えれば、固体撮像装置４００は、前記記憶容量としての記憶トランジスタ３２、３７の各々が前記画素信号を記憶する期間において、前記第２のゲート電極１５０に接地電圧又は負電圧を印加する。
【０１１４】
これによって、第２のゲート電極１５０の下部にホール蓄積層が形成される。そのため、半導体基板１４０の表面においてリーク電流の発生源となる界面準位を不活性化することができる。
【０１１５】
第１拡散領域１４３の不純物濃度は、第２拡散領域１４４の不純物濃度よりも低いことが好ましい。第１拡散領域１４３の不純物濃度は、例えば、１×１０１７〜１×１０１９（／ｃｍ３）程度である。これによって、第１拡散領域１４３と、活性領域１４５内のウェル（図示せず）との間で発生する接合リーク電流を低減することができる。その結果、各記憶部（記憶回路２）で発生するリーク電流をさらに減らすことができる。
【０１１６】
一般的に使用されるトランジスタのゲート電極、ソース及びドレイン領域の各々に対応する拡散領域の表面には金属シリサイド層が形成される。この構成により、当該ゲート電極、ソース及びドレイン領域の低抵抗化が図られている。
【０１１７】
そのため、本実施の形態に係る、第１のゲート電極１４６、第１拡散領域１４３および第２のゲート電極１５０の表面には、金属シリサイド層１４９が形成される。この構成により、第１のゲート電極１４６、ソース又はドレイン領域としての第１拡散領域１４３および第２のゲート電極１５０は、低抵抗化される。
【０１１８】
なお、形成される金属シリサイド層１４９の種類によっては、金属シリサイド層１４９が、リーク電流の発生要因となって、第１拡散領域１４３にリーク電流が流れ込んでしまう場合がある。例えば、コバルトを金属シリサイド層に用いると、コバルトがシリコン基板内部に侵入し、リーク電流の発生要因となる欠陥が生じる場合がある。そのため、第１拡散領域１４３の表面に金属シリサイド層１４９を形成しない構造とする。この構造により、金属シリサイド層起因のリーク電流を防ぐことができる。
【０１１９】
図５に示すような構造では、上面から見て第１拡散領域１４３の２辺は第２のゲート電極１５０で覆われておらず、第１拡散領域１４３が絶縁分離領域１４１と接している。この構成においては、第１拡散領域１４３のうち、絶縁分離領域１４１と接している辺（端部）と絶縁分離領域１４１との界面においてリーク電流が発生してしまう。
【０１２０】
そこで、上記リーク電流の発生を抑制するために、本実施の形態では、図７に示すように、第２のゲート電極１５０を第１のゲート電極１４６と電気的に接続する。すなわち、第２のゲート電極１５０は、前記第１のゲート電極１４６と電気的に接続されている。
【０１２１】
また、第１拡散領域１４３の周囲を第２のゲート電極１５０で囲む構成とする。すなわち、前記第２のゲート電極１５０は、前記第１拡散領域１４３の周囲を囲むように形成される。この構成により、上述の理由により発生するリーク電流をさらに低減することが可能である。
【０１２２】
第１のゲート電極１４６と第２のゲート電極１５０とを接続すると、個別に電圧を調整することができなくなる。しかしながら、書き込みトランジスタ３１、３６をオンするための電圧が、当該書き込みトランジスタ３１、３６の各々の第１のゲート電極１４６に印加される期間は、電荷を蓄積する期間よりも桁違いに短い。そのため、第２のゲート電極１５０に電圧が印加されても不具合はない。
【０１２３】
また、前述したように、記憶トランジスタ３２、３７が電荷を蓄積する期間（以下においては、蓄積期間ともいう）において、第２のゲート電極１５０に接地電圧又は負電圧が印加される。この蓄積期間中は、書き込みトランジスタ３１、３６はオフとなっている。そのため、第２のゲート電極１５０に接地電圧又は負電圧が印加されても不具合はない。
【０１２４】
（固体撮像装置の製造方法）
次に、固体撮像装置４００の製造方法について説明する。
【０１２５】
図８および図９は、本発明の実施の形態に係る固体撮像装置４００における記憶回路２の製造工程の一部を説明するための図である。また、本実施の形態における製造方法は、簡略化のため、ｎＭＯＳトランジスタを形成する場合について中心に説明するが、これに限らない。
【０１２６】
図１０は、本発明の実施の形態に係る固体撮像装置４００の製造方法の一例を示すフローチャートである。なお、図１０は、固体撮像装置４００の製造方法における主な製造工程のみを示す。
【０１２７】
まず、第１工程としての素子分離領域形成工程（Ｓ１１０）が行われる。素子分離領域形成工程では、半導体基板１４０上の所望の位置にトレンチを形成し、当該トレンチに絶縁膜を埋め込む。これにより、図８（ａ）に示すように、素子分離領域としての絶縁分離領域１４１が形成される。すなわち、素子分離領域形成工程は、半導体基板１４０に、素子分離領域としての絶縁分離領域１４１を形成する工程である。
【０１２８】
次に、第２工程としての酸化膜形成工程（Ｓ１２０）が行われる。酸化膜形成工程では、ｎ型ウェル及びｐ型ウェルとなる拡散層、トランジスタの閾値電圧を調整するための拡散層などを形成した後、熱酸化により、半導体基板１４０上にゲート酸化膜１６０を形成する（図８（ａ）参照）。
【０１２９】
次に、第３工程としての電極形成工程（Ｓ１３０）が行われる。電極形成工程では、ゲート酸化膜１６０上にゲート電極材料（例えば、多結晶シリコン）を積層し、当該ゲート電極材料を、所望の電極サイズに加工する。これにより、ゲート酸化膜１６０上に第１のゲート電極１４６及び第２のゲート電極１５０が形成される（図８（ａ）参照）。すなわち、電極形成工程は、前記ゲート酸化膜１６０上に第１のゲート電極１４６及び第２のゲート電極１５０を形成する工程である。
【０１３０】
第１のゲート電極１４６及び第２のゲート電極１５０は、電極形成工程において、同時またはほぼ同時に形成される。これにより、電極形成工程を簡略化することができる。
【０１３１】
次に、第４工程としての拡散領域形成工程（Ｓ１４０）が行われる。拡散領域形成工程では、ゲート電極をマスクとして利用して、例えばイオン注入を用いたセルフアラインにより、ＬＤＤ構造を形成するための低濃度のｎ型拡散層を形成する。そして、低濃度のｎ型拡散層を用いて、第１拡散領域１４３および低濃度不純物拡散領域１４７が形成される。第１拡散領域１４３は、前記半導体基板１４０のうち、前記第１のゲート電極１４６と前記第２のゲート電極１５０との間の領域に形成される（図８（ｂ）参照）。なお、前述したように、低濃度不純物拡散領域１４７は、ＬＤＤ構造を形成するための領域である。
【０１３２】
すなわち、拡散領域形成工程は、少なくとも前記第１のゲート電極１４６及び前記第２のゲート電極１５０をマスクとして利用して、前記半導体基板１４０のうち、前記第１のゲート電極１４６と前記第２のゲート電極１５０との間の領域に第１拡散領域１４３を自己整合的に形成する工程である。
【０１３３】
上記のように、低濃度のｎ型拡散層を用いて、第１拡散領域１４３を形成することにより、新たに、第１拡散領域１４３を形成するための工程を設ける必要がなく、拡散領域形成工程を簡略化することが可能である。すなわち、前記第４工程において、第１拡散領域１４３及びトランジスタ（例えば、書き込みトランジスタ３１）のＬＤＤ領域は、ほぼ同時に自己整合的に形成される。当該ＬＤＤ領域は、第１拡散領域１４３及びトランジスタ（例えば、書き込みトランジスタ３１）のＬＤＤ構造が形成される領域である。
【０１３４】
もちろん、不純物濃度を個別に調整するために、第１拡散領域１４３は、ＬＤＤ構造を形成する工程と異なる工程により形成されても良い。なお、この場合においても、第１拡散領域１４３は、第１のゲート電極１４６及び第２のゲート電極１５０をマスクとして利用して、自己整合的に形成される。
【０１３５】
次いで、ＣＶＤ法などによって、半導体基板１４０の全面に絶縁膜が堆積される。その後、エッチバックによって、第１のゲート電極１４６及び第２のゲート電極１５０の側壁にサイドウォール１４８が形成される（図８（ｃ）参照）。
【０１３６】
続いて、例えば、イオン注入により、トランジスタのソース及びドレインとなる高濃度のｎ型拡散層が自己整合的に形成される。これにより、第２拡散領域１４４が形成される（図９（ａ）参照）。この工程において、第１拡散領域１４３上に高濃度ｎ型拡散層が形成されないように、図９（ａ）に示すように、第１拡散領域１４３上にレジストなどを利用したマスクを形成しておく。
【０１３７】
尚、前述のように、第１拡散領域１４３に高濃度拡散領域を形成する場合には、マスクを形成することなく、他のトランジスタのソース及びドレインと同様に自己整合的に形成しても良い。
【０１３８】
次に、ゲート電極やソース、ドレインを低抵抗化するための金属シリサイド層１４９がセルフアラインにより形成される（図９（ｂ）参照）。第１拡散領域１４３上にも金属シリサイド層１４９を形成することにより、当該第１拡散領域１４３の低抵抗化を図ることができる。
【０１３９】
なお、形成される金属シリサイド層１４９の種類によっては、金属シリサイド層１４９がリーク電流の発生要因となって、第１拡散領域１４３にリーク電流が流れ込んでしまう場合がある。この場合は、第１拡散領域１４３の表面に金属シリサイド層１４９を形成しなくても良い。
【０１４０】
以上により、記憶回路２内の書き込みトランジスタ３１、３６、記憶トランジスタ３２、３７が形成される。
【０１４１】
その後、記憶回路２内の他の回路、配線等が形成されることにより、記憶回路２が形成される。
【０１４２】
また、固体撮像装置４００内の記憶回路２以外の構成要素（例えば、画素回路１、ノイズ除去回路３、出力線４、水平走査回路５および垂直走査回路６等）が形成される。なお、固体撮像装置４００内の記憶回路２以外の構成要素を製造する工程は、一般的な固体撮像装置の製造工程と同様であるので詳細な説明は繰り返さない。以上の工程により、固体撮像装置４００が製造される。
【０１４３】
なお、固体撮像装置４００内の記憶回路２以外の構成要素の形成は、記憶回路２の形成と並行して行われてもよい。
【０１４４】
以上、図面を用いて説明したように本発明の実施の形態に係る固体撮像装置４００において、記憶トランジスタ３２、３７における電荷を蓄積するためのゲート容量に接続される第１拡散領域１４３は絶縁分離領域１４１から、所定距離だけ離れて形成される。
【０１４５】
そのため、絶縁分離領域１４１と活性領域１４５との界面（分離領域界面）で発生するリーク電流が第１拡散領域１４３に直接流入することを防止することができる。
【０１４６】
一般的に、半導体基板と、ＳＴＩ等で構成される絶縁分離領域及び半導体基板上に形成される酸化膜との界面において界面準位が存在し、この界面準位を介してリーク電流が発生することが知られている。尚、この界面準位密度が低い程、発生するリーク電流の量は小さい。
【０１４７】
本実施の形態に係る固体撮像装置では、ダミーの第２のゲート電極１５０はゲート酸化膜１６０上に形成されており、半導体基板１４０とゲート酸化膜１６０との界面準位密度は低いことが知られている。記憶容量（電荷蓄積容量）に接続される第１拡散領域１４３の近傍には、ゲート酸化膜１６０上に形成された第１のゲート電極１４６に加えて第２のゲート電極１５０が形成されている。そのため、第１拡散領域１４３の近傍領域において、半導体基板１４０と当該半導体基板１４０上に形成されるゲート酸化膜１６０との界面で発生するリーク電流が低減される。
【０１４８】
また、第１拡散領域は、第２のゲート電極が半導体基板表面上にオーバーラップする距離に応じた距離だけ、絶縁分離領域から離して形成される。そのため、絶縁分離領域１４１と活性領域１４５との界面で発生するリーク電流が第１拡散領域１４３に直接流入することを防止することができる。
【０１４９】
この構成により、半導体基板１４０と当該半導体基板１４０上に形成されるゲート酸化膜１６０との界面で発生するリーク電流の量を低減することができる。
【０１５０】
よって、本発明の実施の形態に係る固体撮像装置４００は、記憶部２ａ、２ｂ（記憶回路２）で発生するリーク電流の量を抑制することができる。その結果、本発明の実施の形態に係る固体撮像装置４００は、リーク電流によるノイズの発生を防ぎ、記憶部２ａ、２ｂを含む記憶回路２において信号劣化がない良好な画質を取得することができる。
【０１５１】
また、本発明の実施の形態に係る固体撮像装置４００では、第１拡散領域１４３と絶縁分離領域１４１との間の領域にホール蓄積層が形成される。そのため、リーク電流の発生源となる界面準位を不活性化することができる。
【０１５２】
また、第２のゲート電極１５０は、第１のゲート電極１４６と対向する位置に形成されている。半導体基板１４０のうち、第１のゲート電極１４６と第２のゲート電極１５０との間の領域に第１拡散領域１４３が形成される。第１のゲート電極１４６と対向する第２のゲート電極１５０が形成される位置（領域）において第１拡散領域１４３と絶縁分離領域１４１とが分離される。これにより、活性領域１４５と絶縁分離領域１４１との界面で発生するリーク電流が、第１拡散領域１４３に流入するのを低減することができる。
【０１５３】
また、絶縁分離領域１４１から第１拡散領域１４３を分離する領域の面積を増加させることができる。これにより、活性領域１４５と絶縁分離領域１４１との界面で発生するリーク電流が第１拡散領域１４３に流入するのを低減することができる。
【０１５４】
また、第１拡散領域１４３が絶縁分離領域１４１と接する領域をなくすことができ、活性領域１４５と絶縁分離領域１４１との界面で発生するリーク電流が第１拡散領域１４３に流入するのを低減することができる。
【０１５５】
また、第１拡散領域１４３の周辺の電界強度を緩和することができるため、接合リーク電流を抑制することができる。
【０１５６】
また、第１拡散領域１４３を自己整合的に所望の位置に形成することができる。
【０１５７】
また、前述の電極形成工程で説明したように、第１のゲート電極１４６および前記第２のゲート電極１５０は、同時またはほぼ同時に形成される。すなわち、第２のゲート電極１５０は、第１のゲート電極１４６を形成する工程と同じ工程で形成することができる。そのため、製造工程を簡略化することができる。
【０１５８】
なお、本発明は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の改良、変形を行ってもよい。
【０１５９】
例えば、本発明において使用される各トランジスタは、ｐ型、ｎ型のいずれであってもよい。
【０１６０】
また、記憶容量はトランジスタに限らず、その他の素子により構成されたものであってもよい。
【０１６１】
また、本発明に係る固体撮像装置には、上記実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る固体撮像装置を備えた各種デバイスなども本発明に含まれる。例えば、本発明に係る固体撮像装置を備えたムービーカメラも本発明に含まれる。
【０１６２】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【０１６３】
本発明の固体撮像装置は、監視カメラ、ネットワークカメラ、車載カメラ、デジタルカメラ、携帯電話などに利用可能であり、これらの機器の撮像画像の画質向上を実現可能とする。
【符号の説明】
【０１６４】
１  画素回路
１ａ  画素部
２  記憶回路
２ａ、２ｂ  記憶部
３  ノイズ除去回路
５  水平走査回路
６  垂直走査回路
２０、３５  電流源
２１  列信号線
３１、３６  書き込みトランジスタ
３２、３７  記憶トランジスタ
３３、３８  読み出しトランジスタ
３４  読み出し列信号線
１４０  半導体基板
１４１  絶縁分離領域
１４３  第１拡散領域
１４４  第２拡散領域
１４５  活性領域
１４６  第１のゲート電極
１４７  低濃度不純物拡散領域
１４９  金属シリサイド層
１５０  第２のゲート電極
２００、４００  固体撮像装置
１０００  カメラ
【図１】
2012235301.tif 000003
【図２】
2012235301.tif 000004
【図３】
2012235301.tif 000005
【図４】
2012235301.tif 000006
【図５】
2012235301.tif 000007
【図６Ａ】
2012235301.tif 000008
【図６Ｂ】
2012235301.tif 000009
【図６Ｃ】
2012235301.tif 000010
【図７】
2012235301.tif 000011
【図８】
2012235301.tif 000012
【図９】
2012235301.tif 000013
【図１０】
2012235301.tif 000014
【図１１】
2012235301.tif 000015
【図１２】
2012235301.tif 000016