(57)【要約】【課題】複数の周波数特性を設定するために、パラメータ群の種類を増やしても、パラメータ群の読み書きやセレクトのアドレスを少なくしたパラメトリックイコライザ装置を提供する。【解決手段】メモリ１、係数計算回路２、係数ＲＡＭ３、第１パラメータ用レジスタ４、第２パラメータ用レジスタ５、第３パラメータ用レジスタ６、セレクタ７等で構成されている。メモリ１には、１つの周波数特性を構成するフィルタ係数の算出の基礎となるパラメータ群が書き込まれ、複数の周波数特性の設定毎に同じアドレスが各パラメータ群に割り当てられる。また、メモリ１から読み出されたパラメータ群毎に、それぞれのパラメータ群を保持させる第１パラメータ用レジスタ４、第２パラメータ用レジスタ５、第３パラメータ用レジスタ６等の保持回路が設けられている。【選択図】        図１
2012049778.tif 000002
【特許請求の範囲】
【請求項１】
複数の周波数特性を設定することができるパラメトリックイコライザ装置であって、
１つの周波数特性を構成するフィルタ係数の算出の基礎となるパラメータ群が書き込まれる所定のアドレスを有し、複数の周波数特性の設定毎に前記アドレスと同じアドレスをパラメータ群に割り当てる第１の記憶部と、
前記第１の記憶部にパラメータ群が書き込まれる毎に、その都度該パラメータ群を読み出して前記フィルタ係数の計算を行う係数計算回路と、
前記係数計算回路で計算されたフィルタ係数を記憶する第２の記憶部と、
前記第２の記憶部に記憶されたフィルタ係数を用いて、入力されたデジタル信号の周波数特性を変化させるパラメトリックイコライザ回路と、
前記第１の記憶部から読み出されたパラメータ群毎に、それぞれのパラメータ群を保持させる保持回路とを備えたことを特徴とするパラメトリックイコライザ装置。
【請求項２】
前記保持回路は、すべて選択回路に接続されており、前記選択回路により特定の保持回路に保持されたパラメータ群を出力させることを特徴とする請求項１記載のパラメトリックイコライザ装置。
【請求項３】
前記パラメータ群には、各パラメータ群を識別する識別値が含まれていることを特徴とする請求項１又は請求項２に記載のパラメトリックイコライザ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、テレビ、ラジカセ、カーオーディオ、ホームシアター、オーディオコンポ等に用いられるパラメトリックイコライザ装置に関する。
【背景技術】
【０００２】
オーディオ信号用のＤＳＰ（デジタル・シグナル・プロセッサ）の普及により、パラメトリックイコライザと呼ばれる周波数特性調整方式が提供されている。このパラメトリックイコライザは、ユーザが特性設定要素（パラメータ）として、周波数値と、レベル値と、当該周波数を中心としてその両側のレベル変化特性の強さ、すなわち当該周波数の設定レベルに至るまでの立上りの変化特性とその設定レベルからの立下りの変化特性を表した値（以下、「Ｑ値」という。）を指定することにより、ＤＳＰがその指定に応じた周波数特性となるように調整動作を行うものである。
【０００３】
ここで、ユーザが所望の周波数（周波数値）を選定し、選定した周波数のレベル（レベル値）とＱ値を指定することで、当該周波数についての各パラメータが設定される。そして、このような各パラメータ（周波数値、レベル値（ゲイン）、Ｑ値）の設定が複数の周波数点について行われた後、ＤＳＰでは、オーディオ再生周波数帯域全体についてのレベル−周波数特性曲線を演算により算出する。
【０００４】
パラメトリックイコライザでは、上記のように、ユーザが、周波数値、ゲインおよびＱ値の設定を複数周波数点で行うことができる、いわゆるマルチバンドに対応可能となるように構成されている（例えば、特許文献１参照）。例えば、ユーザが、３個の周波数点についてパラメータ設定が可能とするパラメトリックイコライザでは、不揮発性メモリには、図６に示すようなパラメータ群がユーザにより登録される。
【０００５】
メモリ４０のアドレスには、複数周波数点のうち、第１のパラメトリックイコライザデータ（ＰＥＱ１）として、アドレス００にフィルタ種類、アドレス０１に中心周波数、アドレス０２にＱ値、アドレス０３にゲイン（レベル値）が設定登録される。アドレス００のフィルタ種類は、例えば、ハイパスフィルタ、バンドパスフィルタ、ローパスフィルタ等、周波数領域を分割するためのフィルタが登録される。
【０００６】
また、アドレス０４に記憶された計算スタートは、計算開始命令であり、この計算開始命令のタイミングで、アドレス０１〜０３のデータを用いて係数計算回路４２でフィルタ係数が計算される。このように、第１のパラメトリックイコライザデータとして、フィルタ種類、中心周波数、Ｑ値、ゲイン、計算スタートの各パラメータがセットで記憶される。
【０００７】
また、第２のパラメトリックイコライザデータ（ＰＥＱ２）として、アドレス０５にフィルタ種類、アドレス０６に中心周波数、アドレス０７にＱ値、アドレス０８にゲイン、アドレス０９に計算スタートがそれぞれ登録されている。また、第３のパラメトリックイコライザデータ（ＰＥＱ３）として、アドレス０Ａにフィルタ種類、アドレス０Ｂに中心周波数、アドレス０ＣにＱ値、アドレス０Ｄにゲイン、アドレス０Ｅに計算スタートがそれぞれ登録されている。
【０００８】
これらのパラメータ群を用いて、デジタル信号の周波数特性を変化させるためには、パラメトリックイコライザ回路に設定されるフィルタ係数を算出しておかなければならない。ＰＥＱ１用〜ＰＥＱ３用までのパラメータ群を順番にセレクタ４１で切り替えて選択し、選択されたパラメータ群を用いて、係数計算回路４２でフィルタ係数を計算する。これらのフィルタ係数が係数ＲＡＭ４３に書き込まれる。
【０００９】
そして、係数ＲＡＭ４３から随時係数データを読み出し、パラメトリックイコライザ回路に設定するようにしている。また、ＰＥＱ１用〜ＰＥＱ３用までのパラメータ群のデータをユーザが知りたいときには、何番目のパラメータ群のデータであるかに応じてセレクタ４１を切り替えれば、特定のパラメータ群を読み出すことができる。この読み出されたパラメータ群をパラメータ出力として、モニタ等に表示し確認していた。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００７−１８９３１７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかし、図６のようなマルチバンドのパラメトリックイコライザでは、各周波数点に対応したパラメータ群のすべてを、メモリ４０内の異なるアドレスに記憶させているため、それぞれのパラメータ群が読み出せるという利点があるものの、パラメータ群を増やす程に、メモリ４０のアドレスが増加する。
【００１２】
このため、パラメータ群をメモリ４０に読み書きするセレクトアドレスが増加し、アドレスが、例えば１バイトから２バイトに増加すると、コマンド送受信のための回路や、ソフトを再構築しなければならないとい問題が発生する。また、係数計算回路４２に送るデータを選択するセレクタ４１の選択アドレス数も増加するという問題があった。
【００１３】
本発明は、上述した課題を解決するために創案されたものであり、複数の周波数特性を設定するために、パラメータ群の種類を増やしても、パラメータ群の読み書きやセレクトのアドレスを少なくしたパラメトリックイコライザ装置を提供することを目的としている。
【課題を解決するための手段】
【００１４】
上記目的を達成するために、本発明のパラメトリックイコライザ装置は、複数の周波数特性を設定することができるパラメトリックイコライザ装置であって、１つの周波数特性を構成するフィルタ係数の算出の基礎となるパラメータ群が書き込まれる所定のアドレスを有し、複数の周波数特性の設定毎に前記アドレスと同じアドレスをパラメータ群に割り当てる第１の記憶部と、前記第１の記憶部にパラメータ群が書き込まれる毎に、その都度該パラメータ群を読み出して前記フィルタ係数の計算を行う係数計算回路と、前記係数計算回路で計算されたフィルタ係数を記憶する第２の記憶部と、前記第２の記憶部に記憶されたフィルタ係数を用いて、入力されたデジタル信号の周波数特性を変化させるパラメトリックイコライザ回路と、前記第１の記憶部から読み出されたパラメータ群毎に、それぞれのパラメータ群を保持させる保持回路とを備えたことを主要な特徴とする。
【発明の効果】
【００１５】
本発明によれば、１つの周波数特性を構成するフィルタ係数の算出の基礎となるパラメータ群が書き込まれる第１の記憶部のアドレスは、複数の周波数特性の設定毎に同じアドレスが各パラメータ群に割り当てられる。また、第１の記憶部にパラメータ群が書き込まれる毎に、その都度該パラメータ群を読み出して前記フィルタ係数の計算を行っているので、フィルタ係数は漏れなく算出されるとともに、第１の記憶部のパラメータ群に関するアドレスは、増加することなく一定に維持することができる。
【００１６】
また、第１の記憶部から読み出されたパラメータ群毎に、それぞれのパラメータ群を保持させる保持回路を設けているために、パラメータ群のうちの１つを知りたい場合は、該当するパラメータ群を保持している保持回路からデータを読み出せば確認することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明に係るパラメトリックイコライザ装置の構成を示す概略ブロック図である。
【図２】本発明のパラメトリックイコライザ装置のメモリの記憶データ構成を示す図である。
【図３】本発明のパラメトリックイコライザ装置のデータ処理のタイミングを示す図である。
【図４】係数ＲＡＭに書き込まれるフィルタ係数の計算過程を示す図である。
【図５】パラメトリックイコライザ回路の一構成例を示す図である。
【図６】従来のパラメトリックイコライザ装置の構成例を示す図である。
【発明を実施するための形態】
【００１８】
以下、図面を参照して本発明の一実施形態を説明する。図面は模式的なものであり、現実のものとは異なる。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている。
【００１９】
図１は、本発明のパラメトリックイコライザ装置の基本的な構成を示す。第１の記憶部としてのメモリ１、係数計算回路２、第２の記憶部としての係数ＲＡＭ３、保持回路としての第１パラメータ用レジスタ４、保持回路としての第２パラメータ用レジスタ５、保持回路としての第３パラメータ用レジスタ６、選択回路としてのセレクタ７、パラメトリックイコライザ回路８等で構成されている。なお、パラメータ用レジスタは、図１からもわかるように、第３パラメータ用レジスタ６までではなく、パラメータ群の数に応じて設けられているもので、第ｎパラメータ用レジスタまで存在する。
【００２０】
また、メモリ１の内容は、図２に示すように、アドレス００〜０５まで順に、パラメータ識別値、フィルタ種類、中心周波数、Ｑ値、ゲイン、計算開始命令が記憶されるようになっている。ユーザが、パラメトリックイコライザ装置に、マルチバンドの周波数特性を設定したい場合は、キー入力等により、上記パラメータ識別値、フィルタ種類、中心周波数、Ｑ値、ゲインなどを設定することができ、これらの入力が行われると、メモリ１のアドレス００〜０５までに記憶される。フィルタ種類、中心周波数、Ｑ値、ゲインの各データは、デジタルオーディオ信号等のデジタル信号を望む周波数特性に変化させるための情報であり、１つの周波数特性を構成するフィルタ係数の算出の基礎となるデータである。
【００２１】
ここで、パラメータ識別値とは、識別番号等が割り当てられるもので、パラメータ識別値毎に、フィルタ種類、中心周波数、Ｑ値、ゲインが紐付けられる。例えば、第１回目は、パラメータ識別値を０にして、フィルタ種類、中心周波数、Ｑ値、ゲイン、計算開始命令を書き込み、第２回目は、パラメータ識別値を１にして、フィルタ種類、中心周波数、Ｑ値、ゲイン、計算開始命令を書き込むといったようにする。
【００２２】
１回目の設定が終わると、メモリ１に書き込まれたパラメータを利用して、イコライザのフィルタ係数を係数計算回路２で行う。係数計算回路２での計算の内容を図４に示す。メモリ１からのパラメータが、図４（ａ）に示されている。中心周波数をｆ（Ｈｚ）、Ｑ値をＱ、ゲインをＧ（ｄＢ）、サンプル周波数（サンプルレート）をＳＲ（Ｈｚ）とする。図４（ｂ）には、途中計算式が示されている。変数Ａ＝１０Ｇ、角周波数ω＝２πｆ、ｓｉｎ（ω）、ｃｏｓ（ω）、α＝ｓｉｎ（ω）／２Ｑを計算する。
【００２３】
最後に、図４（ｃ）に示す係数ｂ０、ｂ１、ｂ２、ａ１、ａ２を算出する。図４（ｃ）に示すように、ｂ０＝（１＋Ａ×α）／（１＋α／Ａ）、ｂ１＝−２ｃｏｓ（ω）／（１＋α／Ａ）、ｂ２＝（１−α×Ａ）／（１＋α／Ａ）、ａ１＝２ｃｏｓ（ω）／（１＋α／Ａ）、ａ２＝−（１−α／Ａ）／（１＋α／Ａ）である。
【００２４】
そして、図４（ｃ）に示される係数ｂ０、ｂ１、ｂ２、ａ１、ａ２が求められた後、パラメータ識別値とともに係数ＲＡＭ４３に書き込まれる。
【００２５】
これを、時間軸上のタイミングとして示したのが、図３である。パラメータ識別値が選択されると、そのパラメータ識別値に対応したパラメータ群が選択される。メモリ１に書き込まれているパラメータ群のフィルタ種類、中心周波数、Ｑ値、ゲインの各情報がメモリ１から係数計算回路２に送信される。次に、メモリ１に書き込まれているパラメータ群の計算開始命令が係数計算回路２に送信されると、係数計算回路２でフィルタ係数の計算が行われ、計算結果の上記係数ｂ０、ｂ１、ｂ２、ａ１、ａ２が、パラメータ識別値とともに係数ＲＡＭ３に書き込まれる。図３のように、フィルタ係数の計算には、例えば、７０μｓ程度の時間を要する。
【００２６】
次に、２回目の設定がアドレス００〜０５に行われる。第１回目の係数計算と同じように、アドレス００〜０５までのデータを用いて、係数ｂ０、ｂ１、ｂ２、ａ１、ａ２の計算が、係数計算回路２で行われ、これらの係数が、パラメータ識別値とともに係数ＲＡＭ３に書き込まれる。第３回目の設定がアドレス００〜０５に行われた場合も、上記同様、係数ｂ０、ｂ１、ｂ２、ａ１、ａ２の計算が行われ、係数ＲＡＭ３に書き込まれる。
【００２７】
以上のようにして、１組のパラメータ識別値とフィルタ種類、中心周波数、Ｑ値、ゲインがメモリのアドレス００〜０５に書き込まれ、係数計算を行って、係数ＲＡＭに書き込まれた後、次の１組のパラメータ識別値とフィルタ種類、中心周波数、Ｑ値、ゲインがメモリの同じアドレス００〜０５に書き込まれて、係数計算を行った後、係数ＲＡＭに書き込まれるということが繰り返される。すべての種類のパラメータ群について、係数計算と、係数ＲＡＭへの書き込みが行われる。
【００２８】
このように、メモリ１内の同じアドレスを繰り返し用いて、複数種類のパラメータ群が記憶され、これを用いて、係数ｂ０、ｂ１、ｂ２、ａ１、ａ２の計算がパラメータ群毎に行われ、その結果がパラメータ識別値とともに係数ＲＡＭ３に書き込まれる。
【００２９】
この後、係数ＲＡＭに書き込まれた係数を読み出し、パラメトリックイコライザ回路にセットする。ところで、各群のパラメータを読み出し表示して確認する場合があるが、係数ＲＡＭのデータは、パラメータ識別値と係数ｂ０、ｂ１、ｂ２、ａ１、ａ２しか、記憶されておらず、メモリ１のアドレス００〜０４は、異なるパラメータ群に、次々と、書き換えられるため、パラメータ識別値毎のフィルタ種類、中心周波数、Ｑ値、ゲインの各パラメータを、後で読み出すことはできない。
【００３０】
そこで、パラメータ識別値が０である１組のパラメータがメモリ１のアドレス００〜０５に設定されたとき、この中のフィルタ種類、中心周波数、Ｑ値、ゲインの各情報については、係数計算回路２に送信されるとともに、第１パラメータ用レジスタ４にも送信される。第１パラメータ用レジスタ４に保持されるデータは、メモリ１のアドレス０１〜０４に記憶されているデータ、すなわちフィルタ種類、中心周波数、Ｑ値、ゲインである。
【００３１】
次に、パラメータ識別値が１である第２回目の１組のパラメータがメモリ１のアドレス００〜０５にセットされると、この中のフィルタ種類、中心周波数、Ｑ値、ゲインの各情報については、係数計算回路２に送信されるとともに、第２パラメータ用レジスタ５にも送信される。、第２パラメータ用レジスタ５は、パラメータ識別値が１のフィルタ種類、中心周波数、Ｑ値、ゲインを受け取り、これらを保持する。
【００３２】
パラメータ識別値が２である第３回目の１組のパラメータがメモリ１のアドレス００〜０５にセットされると、この中のフィルタ種類、中心周波数、Ｑ値、ゲインの各情報については、係数計算回路２に送信されるとともに、第３パラメータ用レジスタ６にも送信される。第３パラメータ用レジスタ６は、パラメータ識別値が２のフィルタ種類、中心周波数、Ｑ値、ゲインを受け取り、これらを保持する。
【００３３】
このようにして、次々と、パラメータ識別値毎のフィルタ種類、中心周波数、Ｑ値、ゲインを対応するパラメータ用レジスタに書き込んでいく。パラメータ用レジスタは、必要とされるパラメータ群の個数分あり、例えば、１０バンド設定を可能とするためには、１０個のパラメータ用レジスタが必要である。
【００３４】
次に、各パラメータ用レジスタから、特定のパラメータ識別値のフィルタ種類、中心周波数、Ｑ値、ゲインの情報を読み出すために、選択回路としてのセレクタ７が用いられる。例えば、パラメータ識別値が２の情報を読み出したい場合には、制御部（図示せず）から指令を出し、セレクタ７により第３パラメータ用レジスタ６を選択する。選択された第３パラメータ用レジスタ６からパラメータ情報が出力Ｂのラインから出力される。この出力Ｂは、表示装置等に送られ表示される。以上のようにして、所望のパラメータを随時、読み出して確認することができる。
【００３５】
一方、係数ＲＡＭ３に格納されたパラメータは、図５に示されるようなパラメトリックイコライザ回路の乗算器の係数として設定される。図５は、パラメトリックイコライザ回路の一構成例を示し、２次のＩＩＲ（Infinite Inpulse Response）フィルタを示している。遅延器１２、１４、２０、２２と、乗算器１１、１３、１５、２１、２３と、加算器１６〜１９とを備えており、各乗算器１１、１３、１５、２１、２３には、係数ＲＡＭ３に書き込まれている係数ｂ０、ｂ１、ｂ２、ａ１、ａ２がセットされ、入力されたデジタルオーディオ信号の周波数特性を変化させて出力Ａに導く。また、通常、パラメトリックイコライザ回路は、パラメータ群の個数分設けられる。例えば、１０バンド設定の場合、１０個のパラメトリックイコライザ回路が設けられる。
【産業上の利用可能性】
【００３６】
本発明のパラメトリックイコライザ装置の構成は、ラジカセ、カーオーディオ、オーディオ等のデジタル音声信号に限らず、周波数特性を変化させたいデジタル信号が存在する機器であれば、幅広く適用することができる。
【符号の説明】
【００３７】
１    メモリ
２    係数計算回路
３    係数ＲＡＭ
４    第１パラメータ用レジスタ
５    第２パラメータ用レジスタ
６    第３パラメータ用レジスタ
７    セレクタ
【図１】
2012049778.tif 000003
【図２】
2012049778.tif 000004
【図３】
2012049778.tif 000005
【図４】
2012049778.tif 000006
【図５】
2012049778.tif 000007
【図６】
2012049778.tif 000008