(57)【要約】【課題】メインスイッチＳｍのオン状態への切り替えタイミングが基準タイミングに対して有する遅延時間の制御によってオン状態への切り替えがソフトスイッチングとされるものにあって、メインスイッチＳｍに対するオン状態への切り替え指令と実際のスイッチング状態の切り替わりとの時間差のばらつきによってソフトスイッチングの制御性が低下すること。【解決手段】メインスイッチＳｍの操作信号ｇｍは、フォトカプラ６０を介してコンデンサ８０の充電電圧としてドライブユニットＤＵに伝達される。抵抗体７６の抵抗値を調節することで、上記時間差の誤差を低減する。【選択図】      図４
2012016143.tif 000002
【特許請求の範囲】
【請求項１】
低電圧システムから絶縁された高電圧システムを構成する電力変換回路であって且つこれを構成するスイッチング素子のスイッチング状態の切り替えタイミングが基準タイミングに対して有する遅延時間の制御によって前記スイッチング状態の切り替えがソフトスイッチングとされる電力変換回路に適用され、前記電力変換回路を構成するスイッチング素子を駆動対象スイッチング素子とする駆動回路に、該駆動対象スイッチング素子のスイッチング状態の切り替え指令を前記低電圧システム側から伝達させるソフトスイッチング用信号伝達装置について、該装置を製造するソフトスイッチング用信号伝達装置の製造方法において、
前記信号伝達装置は、前記低電圧システムと前記高電圧システムとを絶縁しつつ前記低電圧システムから前記高電圧システムに前記切り替え指令を出力する絶縁手段を備え、
前記スイッチング状態の切り替え指令を前記駆動対象スイッチング素子側に伝達させることで前記遅延時間の誤差を検出する検出工程と、
該検出される誤差を低減すべく、前記信号伝達装置のうち前記絶縁手段の出力側から前記駆動回路へと前記切り替え指令を伝達させる部分の回路特性を調節する調節工程とを有することを特徴とするソフトスイッチング用信号伝達装置の製造方法。
【請求項２】
前記絶縁手段は、その２次側に出力用スイッチング素子を備え、該出力用スイッチング素子のオン状態およびオフ状態に応じて前記スイッチング状態の切り替え指令を出力するものであり、
前記信号伝達装置を、前記切り替え指令に応じた電圧を前記駆動回路に出力するためのキャパシタと、前記キャパシタに接続される電源と、前記出力用スイッチング素子が開状態および閉状態のいずれか一方の状態にあるときに前記キャパシタを充電するための充電経路と、いずれか他方の状態にあるときに前記キャパシタを放電する放電経路と、前記キャパシタの充電経路および放電経路の少なくとも一方に設けられた抵抗体とを備えて構成し、
前記調節工程における回路特性の調節対象には、前記抵抗体およびキャパシタの少なくとも一方が含まれることを特徴とする請求項１記載のソフトスイッチング用信号伝達装置の製造方法。
【請求項３】
前記絶縁手段は、その２次側に出力用スイッチング素子を備え、該出力用スイッチング素子のオン状態およびオフ状態に応じて前記スイッチング状態の切り替え指令を出力するものであり、
前記信号伝達装置を、前記切り替え指令に応じた電圧を前記駆動回路に出力するためのキャパシタと、前記キャパシタに接続される電源と、前記出力用スイッチング素子が開状態および閉状態のいずれか一方の状態にあるときに前記キャパシタを充電するための充電経路と、いずれか他方の状態にあるときに前記キャパシタを放電する放電経路と、前記充電経路および前記放電経路のいずれか一方のみに設けられた第１抵抗体と、前記充電経路および前記放電経路の少なくとも他方に設けられた第２抵抗体とを備えて構成し、
前記調節工程における回路特性の調節対象には、前記第２抵抗体が含まれることを特徴とする請求項１記載のソフトスイッチング用信号伝達装置の製造方法。
【請求項４】
前記絶縁手段は、その２次側に出力用スイッチング素子を備え、該出力用スイッチング素子のオン状態およびオフ状態に応じて前記スイッチング状態の切り替え指令を出力するものであり、
前記信号伝達装置を、前記切り替え指令に応じた電圧を前記駆動回路に出力するためのキャパシタと、前記キャパシタに接続される電源と、前記出力用スイッチング素子が開状態および閉状態のいずれか一方の状態にあるときに前記キャパシタを充電するための充電経路と、いずれか他方の状態にあるときに前記キャパシタを放電する放電経路と、前記充電経路および前記放電経路のいずれか一方のみに設けられた第１抵抗体と、前記充電経路および前記放電経路の共通部分に設けられた第２抵抗体と、前記第２抵抗体に並列接続された第３抵抗体および整流手段の直列接続体とを備えて構成し、
前記調節工程における回路特性の調節対象には、前記第２抵抗体および前記第３抵抗体の少なくとも一方が含まれることを特徴とする請求項１記載のソフトスイッチング用信号伝達装置の製造方法。
【請求項５】
前記絶縁手段は、その２次側に出力用スイッチング素子を備え、該出力用スイッチング素子のオン状態およびオフ状態に応じて前記スイッチング状態の切り替え指令を出力するものであり、
前記信号伝達装置を、前記切り替え指令に応じた電圧を前記駆動回路に出力するためのキャパシタと、前記キャパシタに接続される電源と、前記出力用スイッチング素子が開状態および閉状態のいずれか一方の状態にあるときに前記キャパシタを充電するための充電経路と、いずれか他方の状態にあるときに前記キャパシタを放電する放電経路と、前記充電経路および前記放電経路のいずれか一方のみに設けられた第１抵抗体と、前記充電経路に設けられた第２抵抗体および第１整流手段と、前記放電経路に設けられた第３抵抗体および第２整流手段の直列接続体とを備えて構成し、
前記調節工程における回路特性の調節対象には、前記第２抵抗体および前記第３抵抗体の少なくとも一方が含まれることを特徴とする請求項１記載のソフトスイッチング用信号伝達装置の製造方法。
【請求項６】
前記絶縁手段は、その２次側に出力用スイッチング素子を備え、該出力用スイッチング素子のオン状態およびオフ状態に応じて前記スイッチング状態の切り替え指令を出力するものであり、
前記信号伝達装置を、前記切り替え指令に応じた電圧を前記駆動回路に出力するためのキャパシタと、前記キャパシタに接続される電源と、前記出力用スイッチング素子が開状態および閉状態のいずれか一方の状態にあるときに前記キャパシタを充電するための充電経路と、いずれか他方の状態にあるときに前記キャパシタを放電する放電経路と、前記充電経路および前記放電経路の少なくとも一方に設けられたインダクタとを備えて構成し、
前記調節工程における回路特性の調節対象には、前記インダクタが含まれることを特徴とする請求項１記載のソフトスイッチング用信号伝達装置の製造方法。
【請求項７】
前記絶縁手段は、その２次側に出力用スイッチング素子を備え、該出力用スイッチング素子のオン状態およびオフ状態に応じて前記スイッチング状態の切り替え指令を出力するものであり、
前記信号伝達装置を、前記切り替え指令に応じた電圧を前記駆動回路に出力するためのキャパシタと、前記キャパシタに接続される電源と、前記出力用スイッチング素子が開状態および閉状態のいずれか一方の状態にあるときに前記キャパシタを充電するための充電経路と、いずれか他方の状態にあるときに前記キャパシタを放電する放電経路とを備えて構成し、
前記調節工程における回路特性の調節対象には、前記出力用スイッチング素子のオン抵抗が含まれることを特徴とする請求項１記載のソフトスイッチング用信号伝達装置の製造方法。
【請求項８】
前記絶縁手段は、その２次側に出力用スイッチング素子を備え、該出力用スイッチング素子のオン状態およびオフ状態に応じて前記スイッチング状態の切り替え指令を出力するものであり、
前記信号伝達装置を、前記切り替え指令に応じた電圧を前記駆動回路に出力するためのキャパシタと、前記キャパシタに接続される電源と、前記出力用スイッチング素子が開状態および閉状態のいずれか一方の状態にあるときに前記キャパシタを充電するための充電経路と、いずれか他方の状態にあるときに前記キャパシタを放電する放電経路とを備えて構成し、
前記調節工程における回路特性の調節対象には、前記電源の電圧が含まれることを特徴とする請求項１記載のソフトスイッチング用信号伝達装置の製造方法。
【請求項９】
前記検出工程は、前記電力変換回路の実際の使用時において想定される温度のうちの高温側の温度において行われることを特徴とする請求項１〜８のいずれか１項に記載のソフトスイッチング用信号伝達装置の製造方法。
【請求項１０】
低電圧システムから絶縁された高電圧システムを構成する電力変換回路であって且つこれを構成するスイッチング素子のスイッチング状態の切り替えタイミングが基準タイミングに対して有する遅延時間の制御によって前記スイッチング状態の切り替えがソフトスイッチングとされる電力変換回路に適用され、前記電力変換回路を構成するスイッチング素子を駆動対象スイッチング素子とする駆動回路に、該駆動対象スイッチング素子のスイッチング状態の切り替え指令を前記低電圧システム側から伝達させるソフトスイッチング用信号伝達装置において、
前記低電圧システムと前記高電圧システムとを絶縁しつつ前記低電圧システムから前記高電圧システムに前記切り替え指令を出力する手段であって且つその２次側に出力用スイッチング素子を備え、該出力用スイッチング素子のオン状態およびオフ状態に応じて前記スイッチング状態の切り替え指令を出力する絶縁手段と、
前記切り替え指令に応じた電圧を前記駆動回路に出力するためのキャパシタと、
前記キャパシタに接続される電源と、
前記出力用スイッチング素子が開状態および閉状態のいずれか一方の状態にあるときに前記キャパシタを充電するための充電経路と、
いずれか他方の状態にあるときに前記キャパシタを放電する放電経路と、
前記充電経路および前記放電経路の少なくとも一方に設けられた抵抗体と、
当該信号伝達装置の製造時において前記抵抗体の抵抗値を変更可能な抵抗値変更手段とを備えることを特徴とするソフトスイッチング用信号伝達装置。
【請求項１１】
低電圧システムから絶縁された高電圧システムを構成する電力変換回路であって且つこれを構成するスイッチング素子のスイッチング状態の切り替えタイミングが基準タイミングに対して有する遅延時間の制御によって前記スイッチング状態の切り替えがソフトスイッチングとされる電力変換回路に適用され、前記電力変換回路を構成するスイッチング素子を駆動対象スイッチング素子とする駆動回路に、該駆動対象スイッチング素子のスイッチング状態の切り替え指令を前記低電圧システム側から伝達させるソフトスイッチング用信号伝達装置において、
前記低電圧システムと前記高電圧システムとを絶縁しつつ前記低電圧システムから前記高電圧システムに前記切り替え指令を出力する手段であって且つその２次側に出力用スイッチング素子を備え、該出力用スイッチング素子のオン状態およびオフ状態に応じて前記スイッチング状態の切り替え指令を出力する絶縁手段と、
前記切り替え指令に応じた電圧を前記駆動回路に出力するためのキャパシタと、
前記キャパシタに接続される電源と、
前記出力用スイッチング素子が開状態および閉状態のいずれか一方の状態にあるときに前記キャパシタを充電するための充電経路と、
いずれか他方の状態にあるときに前記キャパシタを放電する放電経路と、
前記充電経路および前記放電経路のいずれか一方のみに設けられた第１抵抗体と、
前記充電経路および前記放電経路の少なくとも他方に設けられた第２抵抗体とを備えることを特徴とするソフトスイッチング用信号伝達装置。
【請求項１２】
当該信号伝達装置の製造時において前記第１抵抗体および前記第２抵抗体の少なくとも一方の抵抗値を変更可能な抵抗値変更手段をさらに備えることを特徴とする請求項１１記載のソフトスイッチング用信号伝達装置。
【請求項１３】
当該信号伝達装置の製造時において前記キャパシタの静電容量を変更可能な静電容量変更手段をさらに備えることを特徴とする請求項１１または１２記載のソフトスイッチング用信号伝達装置。
【請求項１４】
前記第２抵抗体は、前記充電経路および前記放電経路の共通部分に設けられるものであり、
前記第２抵抗体に並列接続された第３抵抗体と整流手段との直列接続体をさらに備えることを特徴とする請求項１１〜１３のいずれか１項に記載のソフトスイッチング用信号伝達装置。
【請求項１５】
前記充電経路は、前記第２抵抗体および第１整流手段の直列接続体を備え、
前記放電経路には、第３抵抗体および第２整流手段の直列接続体を備えることを特徴とする請求項１１〜１３のいずれか１項に記載のソフトスイッチング用信号伝達装置。
【請求項１６】
当該信号伝達装置の製造時において前記第３抵抗体の抵抗値を変更可能な抵抗値変更手段をさらに備えることを特徴とする請求項１４または１５記載のソフトスイッチング用信号伝達装置。
【請求項１７】
前記第１抵抗体および前記出力用スイッチング素子は互いに直列接続されて且つ前記電源に並列接続されており、
前記第２抵抗体および前記キャパシタは、前記出力用スイッチング素子に並列接続されていることを特徴とする請求項１１〜１６のいずれか１項に記載のソフトスイッチング用信号伝達装置。
【請求項１８】
前記充電経路および前記放電経路の少なくとも一方にインダクタをさらに備えることを特徴とする請求項１１〜１７のいずれか１項に記載のソフトスイッチング用信号伝達装置。
【請求項１９】
当該信号伝達装置の製造時においてインダクタのインダクタンスを変更可能なインダクタンス変更手段をさらに備えることを特徴とする請求項１８記載のソフトスイッチング用信号伝達装置。
【請求項２０】
前記キャパシタに並列接続されたツェナーダイオードをさらに備えることを特徴とする請求項１８または１９記載のソフトスイッチング用信号伝達装置。
【請求項２１】
前記第１抵抗体、前記インダクタおよび前記出力用スイッチング素子は互いに直列接続されて且つ前記電源に並列接続されており、
前記第２抵抗体および前記キャパシタは、前記出力用スイッチング素子に並列接続されており、
前記インダクタに並列接続されたダイオードをさらに備えることを特徴とする請求項１８または１９記載のソフトスイッチング用信号伝達装置。
【請求項２２】
低電圧システムから絶縁された高電圧システムを構成する電力変換回路であって且つこれを構成するスイッチング素子のスイッチング状態の切り替えタイミングが基準タイミングに対して有する遅延時間の制御によって前記スイッチング状態の切り替えがソフトスイッチングとされる電力変換回路に適用され、前記電力変換回路を構成するスイッチング素子を駆動対象スイッチング素子とする駆動回路に、該駆動対象スイッチング素子のスイッチング状態の切り替え指令を前記低電圧システム側から伝達させるソフトスイッチング用信号伝達装置において、
前記低電圧システムと前記高電圧システムとを絶縁しつつ前記低電圧システムから前記高電圧システムに前記切り替え指令を出力する手段であって且つその２次側に出力用スイッチング素子を備え、該出力用スイッチング素子のオン状態およびオフ状態に応じて前記スイッチング状態の切り替え指令を出力する絶縁手段と、
前記切り替え指令に応じた電圧を前記駆動回路に出力するためのキャパシタと、
前記キャパシタに接続される電源と、
前記出力用スイッチング素子が開状態および閉状態のいずれか一方の状態にあるときに前記キャパシタを充電するための充電経路と、
いずれか他方の状態にあるときに前記キャパシタを放電する放電経路と、
前記充電経路および前記放電経路の少なくとも一方に設けられた抵抗体と、
当該信号伝達装置の製造時において前記電源の電圧を変更可能な電圧変更手段とを備えることを特徴とするソフトスイッチング用信号伝達装置。
【請求項２３】
低電圧システムから絶縁された高電圧システムを構成する電力変換回路であって且つこれを構成するスイッチング素子のスイッチング状態の切り替えタイミングが基準タイミングに対して有する遅延時間の制御によって前記スイッチング状態の切り替えがソフトスイッチングとされる電力変換回路に適用され、前記電力変換回路を構成するスイッチング素子を駆動対象スイッチング素子とする駆動回路に、該駆動対象スイッチング素子のスイッチング状態の切り替え指令を前記低電圧システム側から伝達させるソフトスイッチング用信号伝達装置において、
前記低電圧システムと前記高電圧システムとを絶縁しつつ前記低電圧システムから前記高電圧システムに前記切り替え指令を出力する手段であって且つその２次側に出力用スイッチング素子を備え、該出力用スイッチング素子のオン状態およびオフ状態に応じて前記スイッチング状態の切り替え指令を出力する絶縁手段と、
前記切り替え指令に応じた電圧を前記駆動回路に出力するためのキャパシタと、
前記キャパシタに接続される電源と、
前記出力用スイッチング素子が開状態および閉状態のいずれか一方の状態にあるときに前記キャパシタを充電するための充電経路と、
いずれか他方の状態にあるときに前記キャパシタを放電する放電経路と、
前記充電経路および前記放電経路の少なくとも一方に設けられた抵抗体と、
当該信号伝達装置の製造時において前記キャパシタの静電容量を変更可能な静電容量変更手段とを備えることを特徴とするソフトスイッチング用信号伝達装置。
【請求項２４】
前記電力変換回路は、これを構成するスイッチング素子の入力端子および出力端子間に並列接続されるキャパシタと、インダクタとを備え、
前記ソフトスイッチングは、前記キャパシタと前記インダクタとの共振現象を利用して前記キャパシタを放電させた状態で前記キャパシタに並列接続されるスイッチング素子をオン操作するものであることを特徴とする請求項１０〜２３のいずれか１項に記載のソフトスイッチング用信号伝達装置。
【請求項２５】
前記電力変換回路は、第１スイッチング素子および第２スイッチング素子を備え、
前記ソフトスイッチングは、前記第１スイッチング素子のスイッチング状態の切り替えタイミングに対する前記第２スイッチング素子のスイッチング状態の切り替えタイミングの遅延時間を制御することでなされるものであることを特徴とする請求項１０〜２４のいずれか１項に記載のソフトスイッチング用信号伝達装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低電圧システムから絶縁された高電圧システムを構成する電力変換回路であって且つこれを構成するスイッチング素子のスイッチング状態の切り替えタイミングが基準タイミングに対して有する遅延時間の制御によって前記スイッチング状態の切り替えがソフトスイッチングとされる電力変換回路に適用され、前記電力変換回路を構成するスイッチング素子を駆動対象スイッチング素子とする駆動回路に、該駆動対象スイッチング素子のスイッチング状態の切り替え指令を前記低電圧システム側から伝達させるソフトスイッチング用信号伝達装置、およびその製造方法に関する。
【背景技術】
【０００２】
ソフトスイッチングを可能とする電力変換回路として、昇圧チョッパ回路の主スイッチング素子にコンデンサを並列接続するとともに、補助スイッチや補助インダクタ等を設けるものが提案されている（特許文献１、非特許文献１）。具体的には、補助スイッチング素子のオン状態への切り替えタイミングに対する主スイッチング素子のオン状態への切り替えタイミングの遅延時間を制御することで、主スイッチング素子に並列接続されたコンデンサの電荷がゼロとなったタイミングで主スイッチング素子をオン状態に切り替え、ひいてはオン状態への切り替えをゼロ電圧スイッチング（ＺＶＳ）とすることが提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２８３８１５号公報
【非特許文献】
【０００４】
【非特許文献１】“次世代クリーンエネルギ応用分野における電力変換器を対象としたソフトスイッチング回路方式に関する研究”,[online]、[平成２２年６月８日検索]、インターネット＜ＵＲＬ：http://www.kawalab.dnj.ynu.ac.jp/research/power_electronics/Chopper/Chopper1.html＞
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ただし、上記ソフトスイッチングを行なうに際しては、上記遅延時間を高精度に制御することが要求される。したがって、補助スイッチング素子や主スイッチング素子に対するオン操作指令と実際にオン状態に切り替わるタイミングとの間に個体差等に起因したずれが生じる場合には、ソフトスイッチングを適切に行なうことができなくなるおそれがある。そしてこうした事態は、従来のハードスイッチングを行なう電力変換回路の駆動系を用いることで実際に生じることが発明者らによって見出されている。
【０００６】
ここで、従来のハードスイッチングを行なう電力変換回路の場合、遅延時間の調節が必要とされるのは、相補的に駆動される一対のスイッチング素子の双方をオフとするためのデッドタイムの設定に限られていた。デッドタイムの設定は、双方がオン状態となる期間の発生を確実に回避することができるものであればよいため、十分なマージンが設けられることが常であった。そして、こうしたマージン設定による制御への影響は、周知のデッドタイム補償等のスイッチング素子の操作信号の補正によって比較的容易に補償することができる。これに対し、上記遅延時間が短くても長くてもソフトスイッチングの効果は低減されるため、上記マージン設定のような手法を用いることができない。
【０００７】
なお、上記電力変換回路に限らず、スイッチング素子のスイッチング状態の切り替えタイミングが基準タイミングに対して有する遅延時間の制御によって前記スイッチング状態の切り替えがソフトスイッチングとされるものにあっては、ソフトスイッチングを適切に行なうことができなくなるおそれのあるこうした実情も概ね共通したものとなっている。
【０００８】
本発明は、上記課題を解決するためになされたものであり、その目的は、スイッチング素子のスイッチング状態の切り替えタイミングが基準タイミングに対して有する遅延時間の制御によって前記スイッチング状態の切り替えがソフトスイッチングとされるものにあって、スイッチング状態の切り替え指令と実際のスイッチング状態の切り替わりとの時間差のばらつきによるソフトスイッチングの制御性の低下を好適に抑制することのできるソフトスイッチング用信号伝達装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
以下、上記課題を解決するための手段、およびその作用効果について記載する。
【００１０】
請求項１記載の発明は、低電圧システムから絶縁された高電圧システムを構成する電力変換回路であって且つこれを構成するスイッチング素子のスイッチング状態の切り替えタイミングが基準タイミングに対して有する遅延時間の制御によって前記スイッチング状態の切り替えがソフトスイッチングとされる電力変換回路に適用され、前記電力変換回路を構成するスイッチング素子を駆動対象スイッチング素子とする駆動回路に、該駆動対象スイッチング素子のスイッチング状態の切り替え指令を前記低電圧システム側から伝達させるソフトスイッチング用信号伝達装置について、該装置を製造するソフトスイッチング用信号伝達装置の製造方法において、前記信号伝達装置は、前記低電圧システムと前記高電圧システムとを絶縁しつつ前記低電圧システムから前記高電圧システムに前記切り替え指令を出力する絶縁手段を備え、前記スイッチング状態の切り替え指令を前記駆動対象スイッチング素子側に伝達させることで前記遅延時間の誤差を検出する検出工程と、該検出される誤差を低減すべく、前記信号伝達装置のうち前記絶縁手段の出力側から前記駆動回路へと前記切り替え指令を伝達させる部分の回路特性を調節する調節工程とを有することを特徴とする。
【００１１】
上記遅延時間の誤差を低減すべく駆動回路の回路特性を調節する場合、駆動対象スイッチング素子のスイッチング状態の切替速度が変化しやすい。このため、上記誤差の低減とスイッチング状態の切替速度の設定との干渉が生じるおそれがある。この点、上記発明では、絶縁手段の出力側から前記駆動回路へと切替指令を伝達させるまでの部分の回路特性を調節することでこうした問題を回避することができる。
【００１２】
請求項２記載の発明は、請求項１記載の発明において、前記絶縁手段は、その２次側に出力用スイッチング素子を備え、該出力用スイッチング素子のオン状態およびオフ状態に応じて前記スイッチング状態の切り替え指令を出力するものであり、前記信号伝達装置を、前記駆動回路に前記切り替え指令に応じた電圧を出力するためのキャパシタと、前記キャパシタに接続される電源と、前記出力用スイッチング素子が開状態および閉状態のいずれか一方の状態にあるときに前記キャパシタを充電するための充電経路と、いずれか他方の状態にあるときに前記キャパシタを放電する放電経路と、前記キャパシタの充電経路および放電経路の少なくとも一方に設けられた抵抗体とを備えて構成し、前記調節工程における回路特性の調節対象には、前記抵抗体およびキャパシタの少なくとも一方が含まれることを特徴とする。
【００１３】
上記発明では、駆動回路に切り替え指令が入力されるタイミングをキャパシタの充電速度や放電速度によって調節することができる。そして、キャパシタの充電速度や放電速度は、抵抗体の抵抗値やキャパシタの静電容量によって調節可能である。上記発明ではこの点に鑑み、調節対象を設定した。
【００１４】
請求項３記載の発明は、請求項１記載の発明において、前記絶縁手段は、その２次側に出力用スイッチング素子を備え、該出力用スイッチング素子のオン状態およびオフ状態に応じて前記スイッチング状態の切り替え指令を出力するものであり、前記信号伝達装置を、前記切り替え指令に応じた電圧を前記駆動回路に出力するためのキャパシタと、前記キャパシタに接続される電源と、前記出力用スイッチング素子が開状態および閉状態のいずれか一方の状態にあるときに前記キャパシタを充電するための充電経路と、いずれか他方の状態にあるときに前記キャパシタを放電する放電経路と、前記充電経路および前記放電経路のいずれか一方のみに設けられた第１抵抗体と、前記充電経路および前記放電経路の少なくとも他方に設けられた第２抵抗体とを備えて構成し、前記調節工程における回路特性の調節対象には、前記第２抵抗体が含まれることを特徴とする。
【００１５】
上記発明では、駆動回路に切り替え指令が入力されるタイミングをキャパシタの充電速度や放電速度によって調節することができる。そして、キャパシタの充電速度や放電速度は、第２抵抗体の抵抗値によって調節可能である。上記発明ではこの点に鑑み、調節対象を設定した。
【００１６】
請求項４記載の発明は、請求項１記載の発明において、前記絶縁手段は、その２次側に出力用スイッチング素子を備え、該出力用スイッチング素子のオン状態およびオフ状態に応じて前記スイッチング状態の切り替え指令を出力するものであり、前記信号伝達装置を、前記切り替え指令に応じた電圧を前記駆動回路に出力するためのキャパシタと、前記キャパシタに接続される電源と、前記出力用スイッチング素子が開状態および閉状態のいずれか一方の状態にあるときに前記キャパシタを充電するための充電経路と、いずれか他方の状態にあるときに前記キャパシタを放電する放電経路と、前記充電経路および前記放電経路のいずれか一方のみに設けられた第１抵抗体と、前記充電経路および前記放電経路の共通部分に設けられた第２抵抗体と、前記第２抵抗体に並列接続された第３抵抗体および整流手段の直列接続体とを備えて構成し、前記調節工程における回路特性の調節対象には、前記第２抵抗体および前記第３抵抗体の少なくとも一方が含まれることを特徴とする。
【００１７】
上記発明では、駆動回路に切り替え指令が入力されるタイミングをキャパシタの充電速度や放電速度によって調節することができる。そして、キャパシタの充電速度や放電速度は、第２抵抗体や第３抵抗体の抵抗値によって調節可能である。上記発明ではこの点に鑑み、調節対象を設定した。特に、本発明では、第３抵抗体は、充電および放電のいずれか一方においてのみ機能するため、第２抵抗体や第３抵抗体の抵抗値を調節することで、キャパシタの充電速度と放電速度とのいずれか一方に対する影響を小さくしたりゼロとしたりしつつ他方を十分に調節することなども可能となる。
【００１８】
請求項５記載の発明は、請求項１記載の発明において、前記絶縁手段は、その２次側に出力用スイッチング素子を備え、該出力用スイッチング素子のオン状態およびオフ状態に応じて前記スイッチング状態の切り替え指令を出力するものであり、前記信号伝達装置を、前記切り替え指令に応じた電圧を前記駆動回路に出力するためのキャパシタと、前記キャパシタに接続される電源と、前記出力用スイッチング素子が開状態および閉状態のいずれか一方の状態にあるときに前記キャパシタを充電するための充電経路と、いずれか他方の状態にあるときに前記キャパシタを放電する放電経路と、前記充電経路および前記放電経路のいずれか一方のみに設けられた第１抵抗体と、前記充電経路に設けられた第２抵抗体および第１整流手段と、前記放電経路に設けられた第３抵抗体および第２整流手段の直列接続体とを備えて構成し、前記調節工程における回路特性の調節対象には、前記第２抵抗体および前記第３抵抗体の少なくとも一方が含まれることを特徴とする。
【００１９】
上記発明では、駆動回路に切り替え指令が入力されるタイミングをキャパシタの充電速度や放電速度によって調節することができる。そして、キャパシタの充電速度や放電速度は、第２抵抗体や第３抵抗体の抵抗値によって調節可能である。上記発明ではこの点に鑑み、調節対象を設定した。特に、本発明では、第２抵抗体が充電のみに用いられて且つ第３抵抗体が放電のみに用いられるため、第２抵抗体や第３抵抗体の抵抗値を調節することで、キャパシタの充電速度と放電速度とを独立に調節することなども可能となる。
【００２０】
請求項６記載の発明は、請求項１記載の発明において、前記絶縁手段は、その２次側に出力用スイッチング素子を備え、該出力用スイッチング素子のオン状態およびオフ状態に応じて前記スイッチング状態の切り替え指令を出力するものであり、前記信号伝達装置を、前記切り替え指令に応じた電圧を前記駆動回路に出力するためのキャパシタと、前記キャパシタに接続される電源と、前記出力用スイッチング素子が開状態および閉状態のいずれか一方の状態にあるときに前記キャパシタを充電するための充電経路と、いずれか他方の状態にあるときに前記キャパシタを放電する放電経路と、前記充電経路および前記放電経路の少なくとも一方に設けられたインダクタとを備えて構成し、前記調節工程における回路特性の調節対象には、前記インダクタが含まれることを特徴とする。
【００２１】
上記発明では、駆動回路に切り替え指令が入力されるタイミングをキャパシタの充電速度や放電速度によって調節することができる。そして、キャパシタの充電速度や放電速度は、インダクタのインダクタンスによって調節可能である。上記発明ではこの点に鑑み、調節対象を設定した。
【００２２】
請求項７記載の発明は、請求項１記載の発明において、前記絶縁手段は、その２次側に出力用スイッチング素子を備え、該出力用スイッチング素子のオン状態およびオフ状態に応じて前記スイッチング状態の切り替え指令を出力するものであり、前記信号伝達装置を、前記切り替え指令に応じた電圧を前記駆動回路に出力するためのキャパシタと、前記キャパシタに接続される電源と、前記出力用スイッチング素子が開状態および閉状態のいずれか一方の状態にあるときに前記キャパシタを充電するための充電経路と、いずれか他方の状態にあるときに前記キャパシタを放電する放電経路とを備えて構成し、前記調節工程における回路特性の調節対象には、前記出力用スイッチング素子のオン抵抗が含まれることを特徴とする。
【００２３】
上記発明では、駆動回路に切り替え指令が入力されるタイミングをキャパシタの充電速度や放電速度によって調節することができる。そして、キャパシタの充電速度や放電速度は、出力用スイッチング素子のオン抵抗によって調節可能である。上記発明ではこの点に鑑み、調節対象を設定した。
【００２４】
請求項８記載の発明は、請求項１記載の発明において、前記絶縁手段は、その２次側に出力用スイッチング素子を備え、該出力用スイッチング素子のオン状態およびオフ状態に応じて前記スイッチング状態の切り替え指令を出力するものであり、前記信号伝達装置を、前記切り替え指令に応じた電圧を前記駆動回路に出力するためのキャパシタと、前記キャパシタに接続される電源と、前記出力用スイッチング素子が開状態および閉状態のいずれか一方の状態にあるときに前記キャパシタを充電するための充電経路と、いずれか他方の状態にあるときに前記キャパシタを放電する放電経路とを備えて構成し、前記調節工程における回路特性の調節対象には、前記電源の電圧が含まれることを特徴とする。
【００２５】
上記発明では、駆動回路に切り替え指令が入力されるタイミングをキャパシタの充電速度や放電速度によって調節することができる。そして、キャパシタの充電速度や放電速度は、電源の電圧によって調節可能である。上記発明ではこの点に鑑み、調節対象を設定した。
【００２６】
請求項９記載の発明は、請求項１〜８のいずれか１項に記載の発明において、前記検出工程は、前記電力変換回路の実際の使用時において想定される温度のうちの高温側の温度において行われることを特徴とする。
【００２７】
スイッチング状態の切り替え指令の伝達経路の回路特性や電力変換回路の回路特性は温度に応じて変化しうる。一方、電力変換回路は過度の高温となることでその信頼性が低下する懸念がある。上記発明では、この点に鑑み、高温において検出を行なうことで、高温時においてソフトスイッチングを確実に行なうことができるようになる。このため、高温時における電力損失を低減することができ、ひいては過度の温度上昇を回避することができる。
【００２８】
請求項１０記載の発明は、低電圧システムから絶縁された高電圧システムを構成する電力変換回路であって且つこれを構成するスイッチング素子のスイッチング状態の切り替えタイミングが基準タイミングに対して有する遅延時間の制御によって前記スイッチング状態の切り替えがソフトスイッチングとされる電力変換回路に適用され、前記電力変換回路を構成するスイッチング素子を駆動対象スイッチング素子とする駆動回路に、該駆動対象スイッチング素子のスイッチング状態の切り替え指令を前記低電圧システム側から伝達させるソフトスイッチング用信号伝達装置において、前記低電圧システムと前記高電圧システムとを絶縁しつつ前記低電圧システムから前記高電圧システムに前記切り替え指令を出力する手段であって且つその２次側に出力用スイッチング素子を備え、該出力用スイッチング素子のオン状態およびオフ状態に応じて前記スイッチング状態の切り替え指令を出力する絶縁手段と、前記切り替え指令に応じた電圧を前記駆動回路に出力するためのキャパシタと、前記キャパシタに接続される電源と、前記出力用スイッチング素子が開状態および閉状態のいずれか一方の状態にあるときに前記キャパシタを充電するための充電経路と、いずれか他方の状態にあるときに前記キャパシタを放電する放電経路と、前記充電経路および前記放電経路の少なくとも一方に設けられた抵抗体と、当該信号伝達装置の製造時において前記抵抗体の抵抗値を変更可能な抵抗値変更手段とを備えることを特徴とする。
【００２９】
上記発明では、駆動回路に切り替え指令が入力されるタイミングをキャパシタの充電速度や放電速度によって調節することができる。すなわち、基準となるタイミングからの遅延時間の誤差をキャパシタの充電速度や放電速度によって低減することができる。そして、キャパシタの充電速度や放電速度は、抵抗体の抵抗値によって調節可能である。上記発明ではこの点に鑑み、上記抵抗体を調節対象として設定した。特に抵抗値変更手段を備えることで、製造時において抵抗値を容易に変更することができる。
【００３０】
請求項１１記載の発明は、低電圧システムから絶縁された高電圧システムを構成する電力変換回路であって且つこれを構成するスイッチング素子のスイッチング状態の切り替えタイミングが基準タイミングに対して有する遅延時間の制御によって前記スイッチング状態の切り替えがソフトスイッチングとされる電力変換回路に適用され、前記電力変換回路を構成するスイッチング素子を駆動対象スイッチング素子とする駆動回路に、該駆動対象スイッチング素子のスイッチング状態の切り替え指令を前記低電圧システム側から伝達させるソフトスイッチング用信号伝達装置において、前記低電圧システムと前記高電圧システムとを絶縁しつつ前記低電圧システムから前記高電圧システムに前記切り替え指令を出力する手段であって且つその２次側に出力用スイッチング素子を備え、該出力用スイッチング素子のオン状態およびオフ状態に応じて前記スイッチング状態の切り替え指令を出力する絶縁手段と、前記切り替え指令に応じた電圧を前記駆動回路に出力するためのキャパシタと、前記キャパシタに接続される電源と、前記出力用スイッチング素子が開状態および閉状態のいずれか一方の状態にあるときに前記キャパシタを充電するための充電経路と、いずれか他方の状態にあるときに前記キャパシタを放電する放電経路と、前記充電経路および前記放電経路のいずれか一方のみに設けられた第１抵抗体と、前記充電経路および前記放電経路の少なくとも他方に設けられた第２抵抗体とを備えることを特徴とする。
【００３１】
上記発明では、駆動回路に切り替え指令が入力されるタイミングをキャパシタの充電速度や放電速度によって調節することができる。すなわち、基準となるタイミングからの遅延時間の誤差をキャパシタの充電速度や放電速度によって低減することができる。そして、キャパシタの充電速度や放電速度は、第１抵抗体や第２の抵抗体の抵抗値によって調節可能である。特に、第１抵抗体は、充電経路および放電経路のいずれか一方にのみ設けられているため、キャパシタの充電速度と放電速度とのいずれか一方に対する影響を小さくしたりゼロとしたりしつつ他方を十分に調節することなども可能となる。
【００３２】
請求項１２記載の発明は、請求項１１記載の発明において、当該信号伝達装置の製造時において前記第１抵抗体および前記第２抵抗体の少なくとも一方の抵抗値を変更可能な抵抗値変更手段をさらに備えることを特徴とする。
【００３３】
上記発明では、抵抗値変更手段を備えることで、製造時において抵抗値を容易に変更することができる。
【００３４】
請求項１３記載の発明は、請求項１１または１２記載の発明において、少なくとも当該信号装置の製造時において前記キャパシタの静電容量を変更可能な静電容量変更手段をさらに備えることを特徴とする。
【００３５】
上記発明では、静電容量変更手段を備えることで、製造時において静電容量を容易に変更することができる。
【００３６】
請求項１４記載の発明は、請求項１１〜１３のいずれか１項に記載の発明において、前記第２抵抗体は、前記充電経路および前記放電経路の共通部分に設けられるものであり、前記第２抵抗体に並列接続された第３抵抗体と整流手段との直列接続体をさらに備えることを特徴とする。
【００３７】
上記発明では、第３抵抗体は、充電および放電のいずれか一方においてのみ機能するため、第２抵抗体や第３抵抗体の抵抗値を調節することで、キャパシタの充電速度と放電速度とのいずれか一方に対する影響を小さくしたりゼロとしたりしつつ他方を十分に調節することなども可能となる。
【００３８】
請求項１５記載の発明は、請求項１１〜１３のいずれか１項に記載の発明において、前記充電経路は、前記第２抵抗体および第１整流手段の直列接続体を備え、前記放電経路には、第３抵抗体および第２整流手段の直列接続体を備えることを特徴とする。
【００３９】
上記発明では、第２抵抗体は充電のみに用いられて且つ第３抵抗体は放電のみに用いられるため、これら第２抵抗体や第３抵抗体の抵抗値を調節することで、キャパシタの充電速度と放電速度とを独立に調節することなども可能となる。
【００４０】
請求項１６記載の発明は、請求項１４または１５記載の発明において、当該信号伝達装置の製造時において前記第３抵抗体の抵抗値を変更可能な抵抗値変更手段をさらに備えることを特徴とする。
【００４１】
上記発明では、第３の抵抗体の抵抗値を変更可能な抵抗値変更手段を備えることで、製造時において第３の抵抗体の抵抗値を容易に変更することができる。
【００４２】
請求項１７記載の発明は、請求項１１〜１６のいずれか１項に記載の発明において、前記第１抵抗体および前記出力用スイッチング素子は互いに直列接続されて且つ前記電源に並列接続されており、前記第２抵抗体および前記キャパシタは、前記出力用スイッチング素子に並列接続されていることを特徴とする。
【００４３】
請求項１８記載の発明は、請求項１１〜１７のいずれか１項に記載の発明において、前記充電経路および前記放電経路の少なくとも一方にインダクタをさらに備えることを特徴とする。
【００４４】
上記発明では、インダクタのインダクタンスによってキャパシタの充電速度や放電速度が変化するため、キャパシタの充電速度や放電速度を調節する自由度を向上させることができる。
【００４５】
請求項１９記載の発明は、請求項１８記載の発明において、当該信号伝達装置の製造時においてインダクタのインダクタンスを変更可能なインダクタンス変更手段をさらに備えることを特徴とする。
【００４６】
上記発明では、インダクタンス変更手段を備えることで、製造時においてインダクタンスを容易に変更することができる。
【００４７】
請求項２０記載の発明は、請求項１８または１９記載の発明において、前記キャパシタに並列接続されたツェナーダイオードをさらに備えることを特徴とする。
【００４８】
インダクタを備える場合、これを流れる電流が急変することに起因したサージが問題となる。上記発明ではこの点に鑑み、ツェナーダイオードを備えることで、キャパシタの電圧にサージ電圧が重畳する事態を好適に抑制することができる。
【００４９】
請求項２１記載の発明は、請求項１８または１９記載の発明において、前記第１抵抗体、前記インダクタおよび前記出力用スイッチング素子は互いに直列接続されて且つ前記電源に並列接続されており、前記第２抵抗体および前記キャパシタは、前記出力用スイッチング素子に並列接続されており、前記インダクタに並列接続されたダイオードをさらに備えることを特徴とする。
【００５０】
インダクタを備える場合、これを流れる電流が急変することに起因したサージが問題となる。上記発明ではこの点に鑑み、ダイオードを備えることで、キャパシタの電圧にサージ電圧が重畳する事態を好適に抑制することができる。
【００５１】
請求項２２記載の発明は、低電圧システムから絶縁された高電圧システムを構成する電力変換回路であって且つこれを構成するスイッチング素子のスイッチング状態の切り替えタイミングが基準タイミングに対して有する遅延時間の制御によって前記スイッチング状態の切り替えがソフトスイッチングとされる電力変換回路に適用され、前記電力変換回路を構成するスイッチング素子を駆動対象スイッチング素子とする駆動回路に、該駆動対象スイッチング素子のスイッチング状態の切り替え指令を前記低電圧システム側から伝達させるソフトスイッチング用信号伝達装置において、前記低電圧システムと前記高電圧システムとを絶縁しつつ前記低電圧システムから前記高電圧システムに前記切り替え指令を出力する手段であって且つその２次側に出力用スイッチング素子を備え、該出力用スイッチング素子のオン状態およびオフ状態に応じて前記スイッチング状態の切り替え指令を出力する絶縁手段と、前記切り替え指令に応じた電圧を前記駆動回路に出力するためのキャパシタと、前記キャパシタに接続される電源と、前記出力用スイッチング素子が開状態および閉状態のいずれか一方の状態にあるときに前記キャパシタを充電するための充電経路と、いずれか他方の状態にあるときに前記キャパシタを放電する放電経路と、前記充電経路および前記放電経路の少なくとも一方に設けられた抵抗体と、当該信号伝達装置の製造時において前記電源の電圧を変更可能な電圧変更手段とを備えることを特徴とする。
【００５２】
上記発明では、駆動回路に切り替え指令が入力されるタイミングをキャパシタの充電速度や放電速度によって調節することができる。すなわち、基準となるタイミングからの遅延時間の誤差をキャパシタの充電速度や放電速度によって低減することができる。そして、キャパシタの充電速度や放電速度は、電源の電圧によって調節可能である。上記発明ではこの点に鑑み、上記電源の電圧を調節対象として設定した。特に電圧変更手段を備えることで、製造時において電圧を容易に変更することができる。
【００５３】
請求項２３記載の発明は、低電圧システムから絶縁された高電圧システムを構成する電力変換回路であって且つこれを構成するスイッチング素子のスイッチング状態の切り替えタイミングが基準タイミングに対して有する遅延時間の制御によって前記スイッチング状態の切り替えがソフトスイッチングとされる電力変換回路に適用され、前記電力変換回路を構成するスイッチング素子を駆動対象スイッチング素子とする駆動回路に、該駆動対象スイッチング素子のスイッチング状態の切り替え指令を前記低電圧システム側から伝達させるソフトスイッチング用信号伝達装置において、前記低電圧システムと前記高電圧システムとを絶縁しつつ前記低電圧システムから前記高電圧システムに前記切り替え指令を出力する手段であって且つその２次側に出力用スイッチング素子を備え、該出力用スイッチング素子のオン状態およびオフ状態に応じて前記スイッチング状態の切り替え指令を出力する絶縁手段と、前記切り替え指令に応じた電圧を前記駆動回路に出力するためのキャパシタと、前記キャパシタに接続される電源と、前記出力用スイッチング素子が開状態および閉状態のいずれか一方の状態にあるときに前記キャパシタを充電するための充電経路と、いずれか他方の状態にあるときに前記キャパシタを放電する放電経路と、前記充電経路および前記放電経路の少なくとも一方に設けられた抵抗体と、当該信号伝達装置の製造時において前記キャパシタの静電容量を変更可能な静電容量変更手段とを備えることを特徴とする。
【００５４】
上記発明では、駆動回路に切り替え指令が入力されるタイミングをキャパシタの充電速度や放電速度によって調節することができる。すなわち、基準となるタイミングからの遅延時間の誤差をキャパシタの充電速度や放電速度によって低減することができる。そして、キャパシタの充電速度や放電速度は、キャパシタの静電容量によって調節可能である。上記発明ではこの点に鑑み、上記静電容量を調節対象として設定した。特に静電容量変更手段を備えることで、製造時において静電容量を容易に変更することができる。
【００５５】
請求項２４記載の発明は、請求項１０〜２３のいずれか１項に記載の発明において、前記電力変換回路は、これを構成するスイッチング素子の入力端子および出力端子間に並列接続されるキャパシタと、インダクタとを備え、前記ソフトスイッチングは、前記キャパシタと前記インダクタとの共振現象を利用して前記キャパシタを放電させた状態で前記キャパシタに並列接続されるスイッチング素子をオン操作するものであることを特徴とする。
【００５６】
請求項２５記載の発明は、請求項１０〜２４のいずれか１項に記載の発明において、前記電力変換回路は、第１スイッチング素子および第２スイッチング素子を備え、前記ソフトスイッチングは、前記第１スイッチング素子のスイッチング状態の切り替えタイミングに対する前記第２スイッチング素子のスイッチング状態の切り替えタイミングの遅延時間を制御することでなされるものであることを特徴とする。
【図面の簡単な説明】
【００５７】
【図１】第１の実施形態にかかるシステム構成図。
【図２】同実施形態にかかるソフトスイッチング処理を示すタイムチャート。
【図３】同実施形態にかかるソフトスイッチング処理を示すタイムチャート。
【図４】同実施形態にかかるインターフェースおよびドライブユニットの回路構成を示す回路図。
【図５】同実施形態にかかる遅延時間の調節手法を説明する図。
【図６】同実施形態にかかる製造工程の一部を示す工程図。
【図７】第２の実施形態にかかる遅延時間の調節手法を説明する図。
【図８】第３の実施形態にかかる遅延時間の調節手法を説明する図。
【図９】同実施形態にかかる製造工程の一部を示す工程図。
【図１０】第４の実施形態にかかる製造工程の一部を示す工程図。
【図１１】第５の実施形態にかかる遅延時間の調節手法を説明する図。
【図１２】第６の実施形態にかかる遅延時間の調節手法を説明する図。
【図１３】同実施形態にかかる製造工程の一部を示す工程図。
【図１４】第７の実施形態にかかる遅延時間の調節手法を説明する図。
【図１５】第８の実施形態にかかる遅延時間の調節手法を説明する図。
【図１６】第９の実施形態にかかる遅延時間の調節手法を説明する図。
【図１７】上記各実施形態の変形例における回路図。
【発明を実施するための形態】
【００５８】
＜第１の実施形態＞
以下、本発明にかかるソフトスイッチング用信号伝達装置を車載主機との間の電力の授受を司る電力変換回路に適用した第１の実施形態について、図面を参照しつつ説明する。
【００５９】
図１に、本実施形態にかかるシステム構成を示す。
【００６０】
図示されるモータジェネレータ１０は、車載主機であり、その回転軸（回転子）は、駆動輪に機械的に連結されている。モータジェネレータ１０は、インバータ１２およびコンバータＣＶを介して高電圧バッテリ１４およびコンデンサ１６に接続されている。ここで、高電圧バッテリ１４は、その端子電圧が百Ｖ以上となる高電圧の２次電池である。
【００６１】
上記コンバータＣＶは、基本的には、メインスイッチＳｍがオン状態とされることで高電圧バッテリ１４からの電力をインダクタ２０，２２に蓄え、メインスイッチＳｍがオフされることでインダクタ２０，２２の充填エネルギをダイオード２４を介して出力端子側（コンデンサ２６）に出力する周知の昇圧チョッパ回路である。ただし本実施形態では、上記メインスイッチＳｍを絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）としていることから、これにダイオードＤｍを逆並列に接続している。なお、高電圧バッテリ１４への電力の回生を可能とするうえでは、ダイオード２４にさらにスイッチング素子を並列接続し昇降圧チョッパ回路とすることが望ましいが、以下の内容と直接関係しないためこれについての記載を省略している。
【００６２】
上記コンバータＣＶは、上記昇圧チョッパ回路に加えて、ソフトスイッチングを行なうための補助回路を備えている。すなわち、メインスイッチＳｍには、ダイオード２８およびコンデンサ３０の直列接続体が並列接続されている。そして、これらダイオード２８とコンデンサ３０との接続点（ダイオード２８のカソード）には、ダイオードＤｓを介してＩＧＢＴ（サブスイッチＳｓ）の入力端子が接続され、サブスイッチＳｓの出力端子は、インダクタ２０，２２の接続点に接続されている。
【００６３】
上記メインスイッチＳｍやサブスイッチＳｓのゲートには、ドライブユニットＤＵが接続されている。ドライブユニットＤＵは、駆動対象となるスイッチング素子のゲート電圧を操作してこれを駆動する。また、ドライブユニットＤＵは、メインスイッチＳｍやサブスイッチＳｓの備えるセンス端子Ｓｔから出力される微少電流に基づき、メインスイッチＳｍやサブスイッチＳｓを流れる電流が閾値電流以上であるか否かを判断し、閾値電流以上であると判断される場合にこれを強制的に停止する機能を有する。
【００６４】
上記モータジェネレータ１０やインバータ１２、コンバータＣＶ、高電圧バッテリ１４等は、車載低電圧システムから絶縁された車載高電圧システムを構成している。一方、車載低電圧システムには、高電圧バッテリ１４と比較して低い端子電圧（例えば数Ｖ〜十数Ｖ）を有する低電圧バッテリ５０を電源とする制御装置５２が備えられている。制御装置５２は、モータジェネレータ１０の制御量を制御すべくインバータ１２やコンバータＣＶを操作する。詳しくは、モータジェネレータ１０の制御量を制御する上で適切な電圧となるようにコンバータＣＶの出力電圧を制御する。この出力電圧の制御のために、制御装置５２は、メインスイッチＳｍの操作信号ｇｍとサブスイッチＳｓの操作信号ｇｓとを生成してインターフェース４０を介してドライブユニットＤＵに出力する。ドライブユニットＤＵでは、操作信号ｇｍ、ｇｓに応じてメインスイッチＳｍやサブスイッチＳｓを操作する。
【００６５】
なお、上記インターフェース４０は、基本的には、低電圧システムと高電圧システムとを絶縁するものであるが、その１次側には、ドライブユニットＤＵにおいて閾値電流以上である旨判断された場合にコンバータＣＶやインバータ１２をシャットダウンするフェール処理部４２等をさらに備えている。ここで、フェール処理部４２は、例えば特開２００９−６０３５８号公報に記載されたもの等によって構成すればよい。
【００６６】
次に、図２及び図３に基づき、本実施形態にかかるソフトスイッチング制御について説明する。ここで、図２および図３に記載したタイムチャートは、いずれも同じものであり、タイムチャート上方のモード１〜４についての電流の流れが等が図２に、またモード５〜８についての電流の流れ等が図３にそれぞれ記載されている。上記タイムチャートにおいて、（ａ）は、メインスイッチＳｍの状態を示し、（ｂ）は、サブスイッチＳｓの状態を示し、（ｃ）は、インダクタ２２の電流ｉＬと、サブスイッチＳｓを流れる電流との推移を示し、（ｄ）は、メインスイッチＳｍの入出力端子間電圧（コレクタエミッタ間電圧Ｖｃｅ）と、これを流れる電流との推移を示す。以下、モード１〜モード８について、順次説明する。
「モード１」
メインスイッチＳｍおよびサブスイッチＳｓの双方がオフ状態となる状態である。高電圧バッテリ１４からの電流がインダクタ２０，２２、ダイオード２４を介してコンデンサ２６に流入する。ここで、インダクタ２０，２２を流れる電流は、高電圧バッテリ１４の端子電圧である入力電圧ＶｉｎとコンバータＣＶの出力電圧Ｖｏｕｔとの差に比例した速度で漸減する。なお、コンデンサ３０の充電電圧は、出力電圧Ｖｏｕｔ相当となっているため、ダイオードＤｓはオフ状態となっている。
「モード２」
メインスイッチＳｍをオフ状態としたままサブスイッチＳｓをオン状態とする状態である。これにより、インダクタ２０およびインダクタ２２の接続点がコンデンサ３０の正極と短絡されるため、接続点の電圧は、出力電圧Ｖｏｕｔ相当となる。このため、インダクタ２２の両端には電圧が印加されなくなり、インダクタ２２には、モード２への切り替え時の電流が継続して流れようとする。一方、インダクタ２０の両端に印加される電圧の絶対値は、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの差に増大し、これにより、インダクタ２０を流れる電流の漸減速度が増大する。インダクタ２０を流れる電流の減少量がサブスイッチＳｓを流れる電流の増加量となる。これにより、サブスイッチＳｓ、インダクタ２２、およびダイオードＤｓを備えるループ回路に電流が流れ、この電流は漸増する。この電流は、サブスイッチＳｓがオン状態となった後、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの差をインダクタ２０のインダクタンスによって除算した値に比例して増大するため、サブスイッチＳｓをオン状態に切り替える際にこれに流れる電流は基本的にゼロとなる。このため、サブスイッチＳｓのオン状態への切り替えは、ゼロ電流スイッチング（ＺＣＳ）となる。
「モード３」
インダクタ２０を流れる電流が漸減してゼロとなった時点である。このときには、ダイオード２４を介して出力される電流もゼロとなり、インダクタ２２、ダイオードＤｓおよびサブスイッチＳｓを備えるループ回路に電流が流れる。
「モード４」
コンデンサ３０の充電電圧が高電圧バッテリ１４の端子電圧（Ｖｉｎ）よりも高いために、コンデンサ３０がインダクタ２０を介して高電圧バッテリ１４に放電する状態である。
「モード５」
コンデンサ３０の充電電荷がゼロとなり、インダクタ２０を流れる電流がゼロとなった状態である。なお、コンデンサ３０の充電電荷がゼロとなるためには、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎの定数倍だけ大きくなる必要があるが、定数倍未満の場合についての説明はここでは省略する。
「モード６」
メインスイッチＳｍをオン状態に切り替えた状態である。ここで、コンデンサ３０の充電電圧がゼロであるときには、メインスイッチＳｍの入出力端子間の電圧がゼロであるため、このときにメインスイッチＳｍをオン状態に切り替えると、オン状態への切り替えをゼロ電圧スイッチング（ＺＶＳ）とすることができる。メインスイッチＳｍのオン状態への切り替えにより、高電圧バッテリ１４、インダクタ２０，２２およびメインスイッチＳｍを備えるループ回路に電流が流れ、インダクタ２０，２２にエネルギが蓄積される。この際、インダクタ２０を流れる電流が漸増し、インダクタ２０を流れる電流の増加量だけサブスイッチＳｓを流れる電流が減少する。
「モード７」
サブスイッチＳｓを流れる電流がゼロとなった状態である。この状態となることに同期してサブスイッチＳｓをオフ状態に切り替える。この場合、サブスイッチＳｓに電流が流れていないことから、オフ状態への切り替えは、ゼロ電流スイッチング（ＺＣＳ）となる。
「モード８」
メインスイッチＳｍをオフ状態に切り替えた状態である。ここで、メインスイッチＳｍのオフ状態への切り替えによってメインスイッチＳｍの入出力端子間の電圧は上昇するが、この上昇速度はコンデンサ３０の充電速度によって制限される。このため、メインスイッチＳｍのオフ状態への切り替えは、ゼロ電圧スイッチング（ＺＶＳ）となる。メインスイッチＳｍがオフ状態に切り替えられコンデンサ３０の充電電圧が出力電圧Ｖｏｕｔ程度となることで、高電圧バッテリ１４からインダクタ２０、２２、ダイオード２４を介して電流が出力される。
【００６７】
このように、本実施形態では、メインスイッチＳｍおよびサブスイッチＳｓのスイッチング状態の切り替えを全てソフトスイッチングとすることができる。ところで、例えばコンデンサ３０が完全に放電される前にメインスイッチＳｍをオン状態に切り替える場合には、オン状態への切り替えが良好なＺＶＳとならないことから、スイッチング損失が増加する。また、コンデンサ３０が完全に放電されたタイミング（モード５となるタイミング）よりも遅れたタイミングでメインスイッチＳｍをオン状態に切り替える場合には、ダイオード２８を介したコンデンサ３０の充電が開始された後にオン状態への切り替えを行なうこととなる。このため、この場合にも、オン状態への切り替えが良好なＺＶＳとならず、スイッチング損失が増加する。
【００６８】
ここで、本実施形態では、メインスイッチＳｍをオン状態に切り替えるために、コンデンサ３０の充電電圧がゼロとなることを直接検出することはしない。代わりに、サブスイッチＳｓのオン状態への切り替えタイミングを基準タイミングとし、このタイミングからメインスイッチＳｍのオン状態への切り替えタイミングまでの遅延時間を、コンデンサ３０の充電電圧がゼロとなると想定される時間に制御する。このため、ソフトスイッチングを行なうためには、上記遅延時間を正確に制御することが望まれる。ただし、制御装置５２からの操作信号ｇｍ、ｇｓの出力タイミングと、これらに応じてメインスイッチＳｍやサブスイッチＳｓのスイッチング状態が切り替わるタイミングとの間の時間差は、インターフェース４０やドライブユニットＤＵの個体差等によってばらつくおそれがある。そして、このばらつきは、上記遅延時間の誤差を生じさせる要因となる。
【００６９】
そこで本実施形態では、制御システムの製造時において上記遅延時間の誤差を検出し、これを低減する処理を行なう。以下、これについて説明する。
【００７０】
図４に、インターフェース４０およびメインスイッチＳｍのドライブユニットＤＵの回路構成を示す。インターフェース４０は、低電圧システム側から高電圧システム側へと信号を伝達するための絶縁手段としてフォトカプラ６０を備えている。フォトカプラ６０のフォトダイオードのアノードには、電源６２の電圧が印加されており、フォトダイオードのカソードは、抵抗体６４およびＮチャネルＭＯＳトランジスタ（スイッチング素子６６）を介して接地されている。スイッチング素子６６の導通制御端子（ゲート）には、操作信号ｇｍが印加される。なお、フォトダイオードには抵抗体６８が並列接続され、フォトダイオード、抵抗体６４およびスイッチング素子６６には、コンデンサ７０が並列接続されている。
【００７１】
フォトカプラ６０のフォトトランジスタの入力端子（コレクタ）には、抵抗体７６を介して電源７２の電圧が印加されており、フォトトランジスタの出力端子（エミッタ）は、メインスイッチＳｍの出力端子（エミッタ）に接続されている。また、フォトトランジスタと抵抗体７６とには、コンデンサ７４が並列接続されている。上記フォトトランジスタには、さらに、抵抗体７８およびコンデンサ８０が並列接続されている。
【００７２】
コンデンサ８０の充電電圧は、メインスイッチＳｍのスイッチング状態の指令信号として、ドライブユニットＤＵ内の集積回路（ドライブＩＣ８２）に入力される。ドライブＩＣ８２では、コンデンサ８０の充電電圧に基づきメインスイッチＳｍをオン・オフ操作する。なお、本実施形態では、コンデンサ８０の充電電圧が閾値以上である場合にオン操作指令であることを想定しているが、逆でもよい。
【００７３】
ここで、本実施形態では、フォトカプラ６０の２次側からドライブＩＣ８２への信号の伝達経路（図中波線にて囲った部分）における回路特性を調節することで、遅延時間の誤差を低減する。特にこの部分の回路特性を選択したのは次の理由による。すなわち、ドライブＩＣ８２とメインスイッチＳｍのゲートとの間の回路特性については、メインスイッチＳｍのスイッチング状態の切替速度を変化させる要因となるため、上記遅延時間の誤差を低減する処理と、スイッチング状態の切替速度の調節とが干渉するおそれがある。また、ドライブＩＣ８２については、量産化によるコストダウンを狙った部分であるため、汎用性のあるものとする要請が強く、この部分を個体毎に調節することは適切とは言いがたい。またドライブＩＣ８２は、小型化を狙った部分でもあるが、調節要素とすることで小型化が妨げられる懸念もある。また、低電圧システム側については、上記のようにフェール処理部４２が備えられており、回路特性の調節によってフェール処理部４２の動作特性に影響を及ぼすことが懸念される。
【００７４】
本実施形態では、特に、抵抗体７６の抵抗値Ｒ１を調節要素とする。
【００７５】
図５に、抵抗体７６の抵抗値Ｒ１の操作によるオン状態への切り替え指令の伝達タイミングの調節効果を示す。図示されるように抵抗値Ｒ１を低減することで、コンデンサ８０の充電電圧の上昇速度が大きくなる。このため、ドライブＩＣ８２が、オン状態の指令値に切り替わったと認識するタイミングを変化させることができる。特に、ドライブＩＣ８２は、入力電圧に応じてオン状態の指令とオフ状態の指令とのいずれであるかを認識し、これに応じてメインスイッチＳｍのゲートの充放電を行なうものであるため、入力電圧の上昇速度の変化は、メインスイッチＳｍのゲート充電速度にほとんど影響しない。したがって、スイッチング状態の切替速度を変化させることなく、オン状態への切り替え指令の出力タイミングがメインスイッチＳｍに伝達するまでの伝達時間を調節することができる。
【００７６】
図６に、本実施形態にかかる抵抗体７６の抵抗値Ｒ１の調節処理を示す。ここでは、まず図６（ａ）に示すように、メインスイッチＳｍのオン状態への切り替え指令の伝達時間を計測する。これは、半導体基板９０上に、先の図４に示した回路を形成した状態で行なう。詳しくは、本実施形態では、制御装置５２を接続する以前に計測を行なうため、スイッチング素子６６に、オン状態への切り替え指令を示すテスト信号ｔｓを印加する。そしてこの際のメインスイッチＳｍの入出力端子間の電圧ｄｓを電圧センサ９４によって検出することで、メインスイッチＳｍが実際にオン状態に切り替わるまでの時間を計測する。なお、コンバータＣＶが実際に動作している場合には、メインスイッチＳｍにコンデンサ３０が並列接続されるためオン状態に切り替わるタイミングを入出力端子間の電圧によって検出することは困難である。このため、本実施形態では、検出工程用にメインスイッチＳｍに電源と抵抗体とを直列接続することで、電圧の検出によって上記切り替わるタイミングを検出する。ちなみに、上記遅延時間の計測には、サブスイッチＳｓのオン状態への切り替えタイミングが要求されるため、メインスイッチＳｍの上記計測と同時に、上記と同様の手法でサブスイッチＳｓがオン状態に切り替わるまでの信号の伝達時間を計測する。これにより、サブスイッチＳｓがオン状態に切り替わるタイミングからメインスイッチＳｍがオン状態に切り替わるタイミングまでの遅延時間は、サブスイッチＳｓのオン状態への切り替え指令に対するメインスイッチＳｍの切り替え指令の遅延時間を、上記計測された一対の伝達時間の差によって補正することで計測される。もっとも、これに代えて、サブスイッチＳｓとメインスイッチＳｍとのそれぞれが実際にオン状態に切り替わるタイミングの差（遅延時間）を直接計測してもよい。
【００７７】
なお、この検出工程は、ヒータ９２による加熱処理によって、半導体基板９０やメインスイッチＳｍの温度を、コンバータＣＶが車両に搭載されて実際に稼動する際の温度として想定される温度の上限温度（図では、「８０〜９０°Ｃ」と例示）に設定して行われる。これは、ソフトスイッチングによってメインスイッチＳｍの発熱量を低減する要求が最も大きいときにおける上記遅延時間の誤差を最も低減するための設定である。
【００７８】
こうして検出工程が終了すると、図６（ｂ）に示すように抵抗体７６の抵抗値を調節する。ここで、抵抗体７６は、レーザトリミングが可能な薄膜導体として半導体基板９０上に形成されている。このため、レーザによって抵抗体７６の電流の流路面積を低減することで、抵抗値Ｒ１を増大補正することができる。
【００７９】
なお、フォトカプラ６０のフォトトランジスタがオン状態となる際の電源６２の消費電力を低減する上では抵抗体７６の抵抗値Ｒ１を抵抗体７８の抵抗値Ｒ２よりも（数倍以上）大きくすることが望ましい。
【００８０】
以上詳述した本実施形態によれば、以下の効果が得られるようになる。
【００８１】
（１）スイッチング状態の切り替え指令がメインスイッチＳｍやサブスイッチＳｓに伝達される時間を計測し、計測される時間に基づき、サブスイッチＳｓがオン状態に切り替わるタイミングに対するメインスイッチＳｍがオン状態に切り替わるタイミングの遅延時間の誤差を低減すべく、フォトカプラ６０の２次側からドライブＩＣ８２への信号の伝達経路の回路特性を調節した。これにより、スイッチング状態の切替速度との干渉を回避しつつ、上記誤差を低減することができる。
【００８２】
（２）抵抗体７６をレーザトリミングが可能な抵抗体とすることで、抵抗体７６を半導体基板９０上に形成した後にその抵抗値Ｒ１を簡易に調節することができる。
【００８３】
（３）コンデンサ３０とインダクタ２０との共振現象を利用してコンデンサ３０の充電電圧が極小値となるタイミングでメインスイッチＳｍをオン状態に切り替えた。この場合、オン状態への切り替え指令の伝達時間のばらつきを低減することが必要となるため、抵抗体７６の抵抗値Ｒ１を調節するメリットが特に大きい。
＜第２の実施形態＞
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００８４】
図７に、本実施形態にかかる遅延時間の誤差の低減手法を示す。図示されるように、本実施形態では、抵抗体７８の抵抗値Ｒ２を調節要素とする。図には、抵抗値Ｒ２を増大させることで、コンデンサ８０の充電速度および放電速度の双方が低下する例を示している。なお、抵抗体７８の抵抗値Ｒ２の調節は、抵抗体７８をレーザトリミングが可能なように薄膜導体にて形成することで行えばよい。
【００８５】
ちなみに、この際、抵抗体７６の抵抗値Ｒ１についても調節要素としてもよい。抵抗値Ｒ１は、コンデンサ８０の充電速度のみに影響するため、抵抗体７６の抵抗値Ｒ１および抵抗体７８の抵抗値Ｒ２の双方を調整要素とすることで、コンデンサ８０の充電速度と放電速度との調節に際しての自由度を好適に向上させることができる。
＜第３の実施形態＞
以下、第３の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００８６】
図８に、本実施形態にかかる遅延時間の誤差の低減手法を示す。図示されるように、本実施形態では、コンデンサ８０の静電容量Ｃを調節要素とする。図には、静電容量Ｃを増大させることで、コンデンサ８０の充電速度および放電速度の双方が低下する例を示している。
【００８７】
図９に、静電容量Ｃの調節処理を示す。
【００８８】
図示されるように、本実施形態では、コンデンサ８０を複数のコンデンサの並列接続体として且つ、これらと抵抗体７８との接続を選択回路１００によって選択する。選択回路１００は、制御端子Ｔｃへの印加電圧に応じて抵抗体７８に接続されるコンデンサの種類と数とを選択するものである。制御端子Ｔｃの印加電圧は、電源７２の電圧を抵抗体１０２と抵抗体１０４とによって分圧することで生成する。この際、抵抗体１０４をレーザトリミングが可能な薄膜導体とすることで、抵抗体１０４の抵抗値によって、コンデンサ８０の静電容量Ｃを調節することができる。
【００８９】
なお、この際、抵抗体７８の抵抗値Ｒ２や、抵抗体７６の抵抗値Ｒ１をさらに調節してもよい。特に抵抗体７６の抵抗値Ｒ１は、コンデンサ８０の充電速度のみに影響するため、静電容量Ｃと抵抗値Ｒ１とを調節要素とすることで、調節の自由度を好適に向上させることができる。
【００９０】
以上説明した本実施形態によれば、先の第１の実施形態の上記（１）、（３）の効果に加えて、さらに以下の効果が得られるようになる。
【００９１】
（４）コンデンサ８０の静電容量を、抵抗体１０４のレーザトリミングによって可変とすることで、静電容量を簡易に調節することができる。
＜第４の実施形態＞
以下、第４の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００９２】
図１０に、本実施形態にかかる遅延時間の誤差の低減手法を示す。図示されるように、本実施形態では、コンデンサ８０に対する印加電圧を調節要素とする。詳しくは、コンデンサ８０には、抵抗体７８、７６を介して電圧生成回路１１０の電圧が印加されている。電圧生成回路１１０は、制御端子Ｔｃに印加される電圧に応じて端子電圧を可変とするものである。そして、制御端子Ｔｃの印加電圧は、電源１１２の電圧を抵抗体１１４と抵抗体１１６とによって分圧することで生成される。この際、抵抗体１１６をレーザトリミングが可能な薄膜導体とすることで、抵抗体１１６の抵抗値によって、制御端子Ｔｃの印加電圧を調節することができる。
【００９３】
ここで、電圧生成回路１１０の端子電圧は、コンデンサ８０の放電速度とコンデンサ８０の充電速度との双方を調節するものである。このため、いずれか一方を独立に調節したい場合には、抵抗体７６の抵抗値Ｒ１を調節要素に加えることが望ましい。もっとも、抵抗体７８の抵抗値Ｒ２やコンデンサ８０の静電容量Ｃを調節要素に含めてもよい。
【００９４】
以上説明した本実施形態によれば、先の第１の実施形態の上記（１）、（３）の効果に加えて、さらに以下の効果が得られるようになる。
【００９５】
（５）コンデンサ８０の印加電圧を、抵抗体１１６のレーザトリミングによって可変とすることで、コンデンサ８０の印加電圧を簡易に調節することができる。
＜第５の実施形態＞
以下、第５の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００９６】
図１１に、本実施形態にかかる遅延時間の誤差の低減手法を示す。図示されるように、本実施形態では、抵抗体１２０とダイオード１２２との直列接続体を抵抗体７８に並列接続する。ここで、ダイオード１２２は、コンデンサ８０側からフォトトランジスタ側へ進む方向を順方向とするものである。このため、抵抗体１２０は、コンデンサ８０の放電時にのみ寄与する。この点に鑑み、本実施形態では、抵抗体１２０の抵抗値を調節要素とする。なお、抵抗体１２０の抵抗値の調節は、抵抗体１２０をレーザトリミングが可能なように薄膜導体にて形成することで行えばよい。
【００９７】
ちなみに、この際、抵抗体７６の抵抗値Ｒ１についても調節要素としてもよい。抵抗値Ｒ１は、コンデンサ８０の充電速度のみに影響するため、抵抗体７６の抵抗値Ｒ１と抵抗体１２０の抵抗値とを調節要素とすることで、コンデンサ８０の充電速度と放電速度とを互いに独立して調節することができる。もっとも、抵抗体７８の抵抗値Ｒ２やコンデンサ８０の静電容量Ｃを調節要素に加えてもよい。
【００９８】
以上説明した本実施形態によれば、先の第１の実施形態の上記（１）、（３）の効果に加えて、さらに以下の効果が得られるようになる。
【００９９】
（６）抵抗体１２０とダイオード１２２との直列接続体を抵抗体７８に並列接続した。これにより、コンデンサ８０の放電速度と充電速度とを独立に調節することができる。
＜第６の実施形態＞
以下、第６の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【０１００】
図１２に、本実施形態にかかる遅延時間の誤差の低減手法を示す。図示されるように、本実施形態では、電源６２と抵抗体７６とにインダクタ１３０を直列接続する。図には、インダクタ１３０を入れることで、コンデンサ８０の充電速度のみが大きくなることを示した。このため、インダクタ１３０は、コンデンサ８０の充電時にのみ寄与する。この点に鑑み、本実施形態では、インダクタ１３０のインダクタンスを調節要素とする。
【０１０１】
図１３に、インダクタンスの調節処理を示す。
【０１０２】
図示されるように、本実施形態では、インダクタ１３０を複数のインダクタの並列接続体として且つ、これらと抵抗体７６との接続を選択回路１３２によって選択する。選択回路１３２は、制御端子Ｔｃの印加電圧に応じて抵抗体７６に接続されるインダクタの種類と数とを選択するものである。制御端子Ｔｃの印加電圧は、電源６２の電圧を抵抗体１３４と抵抗体１３６とによって分圧することで生成する。この際、抵抗体１３４をレーザトリミングが可能な薄膜導体とすることで、抵抗体１３４の抵抗値によって、インダクタ１３０のインダクタンスを調節することができる。
【０１０３】
ちなみに、この際、抵抗体７６の抵抗値Ｒ１や、抵抗体７８の抵抗値Ｒ２、コンデンサ８０の静電容量Ｃを調節要素に加えてもよい。
【０１０４】
以上説明した本実施形態によれば、先の第１の実施形態の上記（１）、（３）の効果に加えて、さらに以下の効果が得られるようになる。
【０１０５】
（７）インダクタ１３０のインダクタンスを、抵抗体１３４のレーザトリミングによって可変とすることで、インダクタンスを簡易に調節することができる。
＜第７の実施形態＞
以下、第７の実施形態について、先の第６の実施形態との相違点を中心に図面を参照しつつ説明する。
【０１０６】
図１４に、本実施形態にかかるインターフェース４０の一部を示す。図示されるように、本実施形態では、コンデンサ８０にツェナーダイオード１４０を並列接続し、コンデンサ８０の電圧をツェナーダイオード１４０のブレークダウン電圧でクランプする。これにより、図示されるように、インダクタ１３０によって生じるサージ電圧をクランプすることができる。
＜第８の実施形態＞
以下、第８の実施形態について、先の第７の実施形態との相違点を中心に図面を参照しつつ説明する。
【０１０７】
図１５に、本実施形態にかかるインターフェース４０の一部を示す。図示されるように、本実施形態では、ツェナーダイオード１４０に代えて、インダクタ１３０にダイオード１４２を並列接続し、インダクタ１３０を流れる電流の急変によるインダクタ１３０の両端に生じるサージ電圧をダイオード１４２の順方向電圧によってクランプする。
＜第９の実施形態＞
以下、第９の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【０１０８】
図１６に、本実施形態にかかる遅延時間の誤差の低減手法を示す。図示されるように、本実施形態では、フォトカプラ６０のフォトトランジスタのオン抵抗（オン状態時の入出力端子間の電圧降下量）を調節要素とする。すなわち、オン時の電圧降下量（コレクタエミッタ間電圧Ｖｃｅ）が互いに相違する複数のフォトカプラ６０を用意しておき、検出工程の後、上記遅延時間の誤差を低減するためにフォトカプラを付け替える。
【０１０９】
ちなみに、この際、抵抗体７６の抵抗値Ｒ１や、抵抗体７８の抵抗値Ｒ２、コンデンサ８０の静電容量Ｃについても調節要素としてもよい。特に、抵抗体７６の抵抗値Ｒ１や抵抗体７８の抵抗値Ｒ２は、抵抗値の連続的な調節が比較的容易であるため、離散的にしか調節できないオン抵抗の調節に際して抵抗値Ｒ１や抵抗値Ｒ２を調節要素に加えることで、ばらつきの調節をきめ細かく行なうことができる。
＜その他の実施形態＞
なお、上記各実施形態は、以下のように変更して実施してもよい。
「検出工程について」
メインスイッチＳｍやサブスイッチＳｓのスイッチング状態が切り替わることを検出する手法としては、上記メインスイッチＳｍやサブスイッチＳｓの入力端子および出力端子間の電圧の変化に基づき検出するものに限らない。例えば、メインスイッチＳｍやサブスイッチＳｓのゲート電圧の変化に基づき検出するものであってもよい。
【０１１０】
また、スイッチング状態の切り替え指令が絶縁手段の１次側からメインスイッチＳｍやサブスイッチＳｓまで伝達する時間の計測手法としては、半導体基板９０に形成された最上流の部材にテスト信号ｔｓを出力することで行なうものに限らない。例えば、半導体基板９０に制御装置５２を接続し、制御装置５２が切り替え指令を出力することで行なってもよい。
【０１１１】
ちなみに、こうした場合において、コンバータＣＶを構成したものについて、メインスイッチＳｍやサブスイッチＳｓへの信号の伝達の有無を検出してもよい。
【０１１２】
さらに、メインスイッチＳｍやサブスイッチＳｓまで伝達したことを検出するものにも限らず、例えばドライブユニットＤＵについてはその信号の伝達時間のばらつきが非常に小さくなると考えることができる状況下等にあっては、コンデンサ８０の電圧が変化するまでの時間を伝達時間として計測し、これに応じて回路特性を調節してもよい。
【０１１３】
また、検出工程としては、切り替え指令の伝達時間の計測に基づき遅延時間の誤差を検出するものに限らない。例えばコンバータＣＶを構成した状態でメインスイッチＳｍのオン状態への切り替え時の電力損失を遅延時間の誤差と相関を有するパラメータとしてこれを検出してもよい。
【０１１４】
なお、検出工程としては、コンバータＣＶの実際の使用時において想定される温度のうちの高温側の温度において行われるものに限らない。
「抵抗値変更手段について」
抵抗値変更手段としては、抵抗体７６，７８等をレーザトリミングが可能な薄膜導体とすることで構成されるものに限らない。例えば、複数の抵抗体を並列接続可能に設けた手段であってもよい。すなわちこの場合、調節工程においてそのうちのいくつを用いるかを選択し、それらをコンデンサ８０の充電経路や放電経路に接続すればよい。また例えば、抵抗体７６，７８等を抵抗値を操作するつまみのついた可変抵抗器としてもよい。
「静電容量変更手段について」
複数のキャパシタをいくつ並列接続するかを選択する選択手段に対する指令を、抵抗体の抵抗値によって決定するものとしては、レーザトリミング可能な薄膜の導体を備えて構成するものに限らず、任意の抵抗値変更手段を備えて構成するものであってもよい。
【０１１５】
また、複数のキャパシタをいくつ並列接続するかを選択する選択手段に代えて、複数のキャパシタをいくつ直列接続するかを選択する選択手段を用いてもよい。
【０１１６】
さらに、複数のキャパシタをいくつ利用するかを選択する選択手段に対する指令を、抵抗体の抵抗値によって決定するものにも限らない。例えば、複数のキャパシタのそれぞれとフォトカプラ６０とを並列接続する配線の一部をレーザによって切断可能な手段であってもよい。
「インダクタンス変更手段について」
複数のインダクタをいくつ並列接続するかを選択する選択手段に対する指令を、抵抗体の抵抗値によって決定するものとしては、レーザトリミング可能な薄膜の導体を備えて構成するものに限らず、任意の抵抗値変更手段を備えて構成するものであってもよい。
【０１１７】
また、複数のインダクタをいくつ並列接続するかを選択する選択手段に代えて、複数のインダクタをいくつ直列接続するかを選択する選択手段を用いてもよい。
【０１１８】
さらに、複数のインダクタをいくつ利用するかを選択する選択手段に対する指令を、抵抗体の抵抗値によって決定するものにも限らない。例えば、複数のインダクタのそれぞれとコンデンサ８０とを並列接続する配線の一部をレーザによって切断可能な手段であってもよい。
「電圧変更手段について」
出力電圧を変更する指令を、抵抗体の抵抗値によって決定するものとしては、レーザトリミング可能な薄膜の導体を備えて構成するものに限らず、任意の抵抗値変更手段を備えて構成するものであってもよい。
【０１１９】
また、出力電圧を変更する指令を抵抗体の抵抗値によって決定するものに限らず、例えば、電源の出力と抵抗体７６とを接続する経路を複数並列して備え、これらにそれぞれ数の相違するダイオードを直列接続しておくものであってもよい。この場合、電源電圧を適切に降圧する数のダイオードを備える経路以外の経路と抵抗体７６との接続経路をレーザ等によって切断すればよい。
「抵抗値、静電容量、インダクタンス、電圧の調節について」
調節工程における抵抗値等の調節は、上記各変更手段を用いて行なうものに限らず、例えば、抵抗体を抵抗値等の相違するものに取り替えるなどすることで行ってもよい。
「絶縁手段について」
２次側に出力用スイッチング素子を備えて出力用スイッチング素子のオン状態およびオフ状態に応じてメインスイッチＳｍやサブスイッチＳｓのスイッチング状態の切り替え指令を出力する絶縁手段としては、フォトカプラ６０に限らない。例えばフォトＭＯＳリレー等であってもよい。また、絶縁手段としては、光絶縁素子に限らず、例えばトランス等の磁気絶縁素子であってもよい。ちなみに、磁気絶縁素子を用いる場合には、電源７２を省くことができる。
「遅延時間の誤差を低減のための調節対象伝達経路について」
上記各実施形態では、メインスイッチＳｍのオン状態への切り替えタイミングの遅延時間の制御ために、メインスイッチＳｍの操作信号ｇｍの伝達経路を調節対象としたが、これに限らない。例えばサブスイッチＳｓの操作信号ｇｓの伝達経路を調節対象としてもよい。
「信号伝達装置について」
・上記第５の実施形態において、図１７（ａ）に示すように、抵抗体７８に直列にダイオード１５０を備えてもよい。これにより、抵抗体７８が充電のみに用いられ、抵抗体１２０が放電のみに用いられるため、抵抗体７８および抵抗体１２０の抵抗値によって、充電速度と放電速度とを独立に調節することができる。
【０１２０】
・インダクタ１３０の接続箇所としては、図１２に例示したものに限らない。例えば、コンデンサ８０と抵抗体７８との間であってもよい。また例えば、図１２に示す箇所と、コンデンサ８０と抵抗体７８との間とのそれぞれに接続してもよい。
【０１２１】
・信号伝達装置としては、フォトカプラ６０とコンデンサ８０とが並列接続されるものに限らない。例えば、図１７（ｂ）に示すように、フォトカプラ６０のフォトトランジスタの出力端子と電源７２の負極とを抵抗体７６で接続するとともに、この抵抗体７６に並列に、抵抗体７８とコンデンサ８０との直列接続体を接続するものであってもよい。なお、この構成をベースとするものにおいても、抵抗体７８に並列にこれとは抵抗値の相違する抵抗体を接続し、これら一対の抵抗体の少なくとも一方に整流手段を直列接続することは有効である。また、コンデンサ８０の充電経路や放電経路の少なくとも一方にインダクタを接続することも有効である。
「ソフトスイッチングを行なう電力変換回路について」
ソフトスイッチングを行なう電力変換回路としては、先の図１等に例示したものに限らない。例えば、特開２００９−２１３２１５号公報に記載のものであってもよい。この公報では、電流がゼロとなった時点でスイッチング状態をオフ状態からオン状態へと切り替える旨記載されているが、高速でスイッチングをする場合には、電流がゼロとなった時点を遅延なく検出することは困難である。このため、電流が漸減してゼロとなり逆方向に流れる電流の極値を検出し、この検出タイミングからの遅延時間に基づきスイッチング状態をオン状態に切り替えるようソフトスイッチング手法を変更することも考えられる。そして、この場合、検出タイミング（基準タイミング）からの遅延時間を高精度に制御する上で本発明の適用は有効である。
「そのほか」
・上記実施形態では、サブスイッチＳｓのオン状態への切り替えタイミングを基準タイミングとし、メインスイッチＳｍのオン状態への切り替えタイミングの遅延時間を制御したがこれに限らない。例えばコンデンサ３０の電圧を検出する手段を備え、コンデンサ３０の電圧が規定電圧（＞０）まで低下したタイミングを基準タイミングとして、メインスイッチＳｍのオン状態への切り替えタイミングの遅延時間を制御してもよい。
【０１２２】
・駆動対象スイッチング素子としては、ＩＧＢＴに限らず、例えばパワーＭＯＳ型電界効果トランジスタ等の電界効果トランジスタであってもよい。
【０１２３】
・電力変換回路としては、車載主機に電力を供給するためのものに限らない。例えば車載パワーステアリングに搭載される電動機に電力を供給するためのものであってもよい。
【符号の説明】
【０１２４】
１０…モータジェネレータ、１２…インバータ、１４…高電圧バッテリ、２０、２２…インダクタ、３０…コンデンサ、４０…インターフェース、５２…制御装置、６０…フォトカプラ、Ｓｍ…メインスイッチ、Ｓｓ…サブスイッチ。
【図１】
2012016143.tif 000003
【図２】
2012016143.tif 000004
【図３】
2012016143.tif 000005
【図４】
2012016143.tif 000006
【図５】
2012016143.tif 000007
【図６】
2012016143.tif 000008
【図７】
2012016143.tif 000009
【図８】
2012016143.tif 000010
【図９】
2012016143.tif 000011
【図１０】
2012016143.tif 000012
【図１１】
2012016143.tif 000013
【図１２】
2012016143.tif 000014
【図１３】
2012016143.tif 000015
【図１４】
2012016143.tif 000016
【図１５】
2012016143.tif 000017
【図１６】
2012016143.tif 000018
【図１７】
2012016143.tif 000019