(57)【要約】 【課題】セーベック／ペルティ効果を利用した積層体を提供する。【解決手段】  電気回路にそれぞれ接続される高温側金属領域と低温側金属領域とを対向して有するセーベック−ペルティ効果を有する導電性の膜からなる本発明の積層構造は、導電層と誘電体層を連続的に交互に積層して構成される。前記誘電体層は、ｎｍ級以下の酸化物の粒子或いは粒子のクラスタを高密度に分散させた形態或いは連続する膜の形態で形成され、前記導電層は、その平均厚さが５−１００ｎｍの範囲にあり、前記誘電体層と前記導電層とのインターフェースの表面の不規則性は、山と谷の間の平均振幅とその平均周期は、５−２０ｎｍの間にある。セーベック効果は、平均の山と谷の振幅と平均の周期性が５−２０ｎｍの表面の不規則性の時に顕著に表れる。【選択図】  図１
2012235113.tif 000002
【特許請求の範囲】
【請求項１】
電気回路にそれぞれ接続される高温側金属領域と低温側金属領域とを対向して有するセーベック−ペルティ効果を有する導電性の膜からなる積層構造において、
前記積層構造は、導電層と誘電体層を連続的に交互に積層して構成され、
前記誘電体層は、ｎｍ級又はｎｍ級以下の酸化物の粒子或いは粒子のクラスタを高密度に分散させた形態或いは連続する膜の形態で形成され、
前記導電層は、その平均厚さが５−１００ｎｍの範囲にあり、
前記誘電体層と前記導電層とのインターフェースの表面の不規則性は、山と谷の間の平均振幅とその平均周期は、５−２０ｎｍの間にある
ことを特徴とするセーベック／ペルティ効果を利用した積層体。
【請求項２】
前記導電性材料は、ＳｉとＧｅとその合金から構成されるグループに属するドープした半導体材料である
ことを特徴とする請求項１記載の積層体。
【請求項３】
前記導電層は、ドープした多結晶シリコンであり、
前記誘電体層は、前記ドープした多結晶シリコンの酸化表面部分である
ことを特徴とする請求項１記載の積層体。
【請求項４】
前記導電層は、ドープした多結晶シリコンであり、
前記誘電体層は、前記ドープした多結晶シリコンの一部酸化表面部分であり、
これらは、金属シリコンと誘電体性シリコン酸化物に熱分解されている
ことを特徴とする請求項１記載の積層体。
【請求項５】
請求項１記載に記載したセーベック／ペルティ効果を利用した積層体を製造する方法に於いて、
（ａ）基板上に平均厚さが５−１００ｎｍの第１の導電層を形成するために、多結晶導電体を、ＣＶＤ法で堆積するステップと、
（ｂ）堆積した前記導電層の表面に、平均厚さが５−４０ｎｍの誘電体層を不規則に成長させる為に、前記堆積した多結晶導電体を、１０００℃で酸素雰囲気で加熱して、酸化させるステップと、
（ｃ）所望の厚さの積層体が得られるまで、前記ステップ（ａ）、（ｂ）を繰り返すステップと、
を有する
ことを特徴とするセーベック／ペルティ効果を利用した積層体の製造方法。
【請求項６】
請求項１記載に記載したセーベック／ペルティ効果を利用した積層体を製造する方法に於いて、
（ａ）基板上に平均厚さが５−１００ｎｍの第１の導電層を形成するために、多結晶導電体を、ＣＶＤ法で堆積するステップと、
（ｂ）堆積した前記導電層の表面に、平均厚さが１−５ｎｍの準化学量論的組成の酸化物層を成長させる為に、前記堆積した多結晶導電体を、室温の空気に曝して、酸化させるステップと、
（ｃ）所望の厚さの積層体が得られるまで、前記ステップ（ａ）、（ｂ）を繰り返すステップと、
（ｄ）前記積層体を加熱するステップと、
を有し、
これにより、準化学量論的組成の酸化物を金属層と誘電体層に熱的に変換し、前記多結晶の導電体マトリックスの粒界にあるｎｍ級以下の粒子又はそのクラスタを高密度に分散させる
ことを特徴とするセーベック／ペルティ効果を利用した積層体の製造方法。
【請求項７】
前記多結晶導電体は、ドープした多結晶シリコンであり、
前記ドープした多結晶シリコンは、ＰＨ３，ＡｓＨ３，Ｂ２Ｈ６，から選択されたドーパントのプリカーサーで混合したＳｉＨ４をとＮ２の希釈物を６００−８００℃の温度で供給することにより、堆積される
ことを特徴とする請求項５又は６記載の製造方法。
【請求項８】
前記（ｄ）ステップは、９００−１０００℃の温度で、６０分以上行われる
ことを特徴とする請求項６記載の製造方法。
【請求項９】
基板上に多層の積層構造を有するセーベック／ペルティ効果を利用した熱−電気変換装置において、
前記積層構造は、電気回路にそれぞれ接続される高温側金属領域と低温側金属領域とを対向して有する導電膜を有し、
前記積層構造は、導電層と誘電体層を連続的に交互に積層して構成され、
前記誘電体層は、ｎｍ級以下の酸化物の粒子或いは粒子のクラスタを高密度に分散させた形態或いは連続する膜の形態で形成され、
前記導電層は、その平均厚さが５−１００ｎｍの範囲にあり、
前記誘電体層と前記導電層とのインターフェースの表面の不規則性は、山と谷の間の平均振幅とその平均周期は、５−２０ｎｍの間にある
ことを特徴とするセーベック／ペルティ効果を利用した熱−電気変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セーベック／ペルティ効果を利用した熱−電気変換装置に関し、特に、基板上に、導電性材料層又は半導体性材料層を堆積し、それに電極を附属させた装置に関する。これらの装置は、通常のリソグラフあるいはセリグラフの技術と、平坦化技術(プレーナ技術)により形成できる。
【背景技術】
【０００２】
セーベック効果とは、熱電現象のことである。熱電現象とは、導体製あるいは半導体材製の棒に沿って存在する温度差により発電する現象をいう。この効果は、物理学者のトーマス・ジェー・セーベック(Thomas J. Seebeck)が１８２１年に発見したものでる。この熱電効果とは、温度差がある導電性の棒の両端に電位差が現れる現象である。異なる材料であるＡとＢ間に温度差Ｔ１、Ｔ２を持たせた接合部には、次式に示す電位差が表れる。
次式で示される電圧が発生する。
2012235113.tif 000003
ＳＡとＳＢは、材料Ａと材料Ｂに関連するセーベック係数(熱起電力とも称する)である。
電圧は、μＶ／Ｋのオーダーで発生する。セーベック係数は、材料と、その絶対温度と、その構造に依存する。セーベック効果は、異なる２つの材料から構成される回路（サーモカップル）の電位差を利用して温度差を測定する装置を製造する際にも、利用される。ある数の熱電対を直列に並べること(サーモパイル）により、電気エネルギーを生成することもできる。
【０００３】
顕微鏡的視点からすると、チャージ・キャリア（金属材料においては電子、半導体材料においては電子とホール、イオン材料においてはイオン)は、細長い導体の一方の端部の温度と他方の端部の温度が異なると、拡散する。高温にあるチャージ・キャリア（以下単に「キャリア」とも称する）は、低温領域に拡散するが、これは、低温の端部のキャリアの密度と、高温の端部のキャリアの密度が異なる為である。絶縁されたシステムにおいて、平衡状態は、拡散プロセスを介して温度が導体全体に均一になった時に、達せられる。キャリアの移動に起因して、熱エネルギーが再分散されることにより熱電流が流れる。この様な熱電流は、システムの温度が均一になった時に、ゼロとなる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開パンフレット第２００９／１２５３１７号（特開２０１１−５１７１０９号公報）
【特許文献２】イタリア特許出願ＶＡ２００９Ａ００００５０号明細書
【０００５】
２つの接合部が、一定温度差に維持されているシステムにおいて、熱電流は一定であり、その為キャャリアのフラックス(flux)は一定である。キャリアの移動度は、材料の格子内に存在する不純物に起因する散乱現象と構造欠陥と格子振動(フォノン)により、減少する。その為、材料のセーベック係数は、不純物の濃度と、結晶構造欠陥の密度に、大きく依存する。それ以外にも材料中のフォノンス・ペクトルからの影響もある。他方で、局部的には、フォノンは、常に熱平衡状態にあるわけではない。フォノンは、温度傾斜に追従し、電子、他のキャリア、格子欠陥と相互作用することにより、エネルギーを失う。フォノン−電子の相互作用が支配的な場合には、フォノンは、電子を細長い導体の一部に追いやり、これによりエネルギーを喪失し、導電性フィルム内の電界形成に寄与する。この寄与は、フォノン−電子の散乱現象が支配的な温度領域にあっては、重要である。
Ｔ＝θＤ／５                                          （２）
ここで、θＤは、デバイ温度(Debye temperature)である。
θＤ以下の温度においては、エネルギーを移送するのに利用されるフォノンが少なくなり、
θＤ以上の温度においては、フォノンはエネルギーを失う傾向にある。その原因は、フォノン同士の連続する衝突であり、フォノンと電子の連続する衝突ではない。
【０００６】
材料の熱−電係数を次式で定義する。
Ｚ＝Ｓ２δ／κ                                       （３）
ここで、κは材料の熱伝導率であり、δは導電率である。
【０００７】
技術的観点からすると、セーベック／ペルティ効果を利用した熱−電気変換装置は、商業的応用例において重要であると考えられて来た。熱電子発電装置で生成される熱の半分以上は、低いエンタルピー(enthalpy)熱として、現在失われている。約１５００万ＭＷが、エネルギー変換の過程のみで失われている。この様な低エンタルピー熱の一部でも電気に変換できるセーベック発電機を利用することにより、エネルギー不足の問題に大きな影響を与えることができる。
【０００８】
熱電気的に活性な材料からなる発電素子の候補は、比較的低い熱−電係数しか有さない。例えば、ｎ型シリコン製のフィルムで５×１０１５のＡｓ原子／ｃｍ３でドーピングしたものは、室温でＺ＝１０−３Ｋ−１である。ＺＴ＝１の値は、高価な材料でしか得られない。その材料の一例は、Ｂｉ２Ｔｅ３、Ｓｂ又はＳｅ又はその合金である。実際には、金に糸目をつけない場合（例、宇宙船における熱電発電の場合）を除いて、低コストで多量に入手できる材料を利用した熱電子発電機においては、熱パワーを電気パワーに変換する効率は、せいぜい７％である。これに対し、タービン・エンジンは、熱エネルギーの２０％を電気エネルギーに変換できる。
メリット係数を増やには、式（３）で分子を最大にするか分母を最小にする。分母を解析すると上記の式は次のように書ける。
2012235113.tif 000004
2012235113.tif 000005
ここで−ｑは電荷でありサフィックスｐｈはホノンに関しｅｌは電子に関する。
Wiedemann-Franzの式によれば、Ｌは２．４４×１０−８ＷΩ／Ｋ２でほぼ一定である。その理由は、金属中では熱伝導率と導電率（σ＝１／ρ）の比率は、同一温度Ｔでほとんど一定だからである。良好な熱電子材料を得るために、ｋｅｌ即ちＬＴ／ρは、ｋｐｈよりもはるかに小さくなければならない。即ち伝熱は、電子の伝熱に寄与する寄与分に支配されてはならないということである。
そのため、セーベック効果を利用する素子に使用される半導体材料のドーピングは、伝熱性に影響を及ばさずに高い導電性を確保しなければならない。
分子は次式となる。
2012235113.tif 000006
ここでＮＶ−Ｃは、使用されるドーピング材料に依存する適宜のバンドの状態の密度であり、Ｎｄ（＝１／ｑμρ）は、活性ドーパント濃度である。
Ｓは、抵抗によって変わるが、それは指数関数的に（に即ち大幅な減速率で）変わる。          
【０００９】
近年様々な文献に、大幅に小型化し粗い表面を有するシステム(横方向の寸法が２０ｎｍのシリコン製ナノワイヤー)が、極めて高い熱電係数（Ｚ）を示すことが紹介されている。Ｚ係数を上げることは、導電性ナノワイヤーの表面でホノンが大きく散乱することにより引き起こされる電子とホノンの平均自由行程係数の間の「デカプリング("decoupling")」により得られる。特に、低周波（長波長)の音響ホノン（acoustic phonon）から得られる熱伝導率への大きな寄与は、ほぼ完全に取り除かれ、ワイヤーの断面よりも長い波長のホノンの密度は、その材料中ではゼロである。従って、シリコンの熱伝導率は、１５０Ｗｍ−１Ｋ−１（室温で大型のＳｉに対し）から、１．６Ｗｍ−１Ｋ−１（室温で断面が２０ｎｍのＳｉ製のナノワイヤに対し）に落ちる。しかし、シリコン製のナノワイヤーで形成されたこれらのテスト装置は、大量生産には不向きである。
【発明の概要】
【発明が解決しようとする課題】
【００１０】
特許文献１には、周期律表のＩＶ族に属する元素又はその合金からなるナノワイヤーの製造方法が記載されている。この方法は、数十ｎｍの高度なリソグラフ技術を用いずに、ホノンと電子の平均自由工程を変えるようナノワイヤーの表面粗さを制御して、ナノワイヤーのバルク内で生成されるキャビティの表面をも利用するものである。
特許文献１は、ナノサイズの細長い構造を製造するのに用いられる従来の製造方法よりも単純な方法を開示する。この方法は、依然として、リソグラフ処理、異方性エッチング、真空中での等方性堆積プロセスを必要とする。
【課題を解決するための手段】
【００１１】
同一出願人による特許文献２においては、熱電変換素子は半導体の層と誘電体の層を交互に積み重ねたもので形成され、堆積物に、希ガスのイオン或いはＮ．Ｆ．Ｏで徐々に変動する運動エネルギーと濃度で堆積し、その後熱サイクルを通して脱ガス処理を施し、半導体のバルク中にガス状の分子の集積を行わせ、これにより、ナノキャビティが材料中に均一に分布し、その後最終的に一部開放される。
【００１２】
理論的な解析、これは出願人により予備的な実験室レベルではテストにより確認されたものであるが、２次元のナノメートル（ｎｍ）級の構造体内を移動するホノン（熱電流）を閉じ込めることができると確認された。上記の定義に於いては、構造体の厚さｈは１００ｎｍ以下で、その幅ｗと長さｌは、厚さｈより大幅に（一桁或いは何桁も）大きい。ｎｍ級の伝熱性材料の２次元の構造体に於いては、熱が逃げる放熱領域ｗｈは、平面上の表面からの直接的な放熱を阻止するのに十分狭い。
この基本的な条件を放熱表面を以下のように構成することと組み合わせることにより、熱電子係数が大幅に増分することが観測された。この構成とは、放熱表面を膜に対し温度勾配の方向に対し平滑にせず並行にし、即ち、ｎｍ級のプロファイルの不規則性で粗くし、表面における実質的な後方非弾性散乱（net backward inelastic  scattering）の強化により、温度勾配の方向に反射されたホノン移動を明確にすることである。
【００１３】
山と谷の平均振幅と平均の周期性が５−２０ｎｍの表面の不規則性が、優れた効果を生み出す。
【００１４】
本発明の第一実施例によれば、これ等の特性を有する膜の積層体は、ｎｍ級の導電層と誘電体膜を交互に重ねたものである。誘電体膜は、熱電流（ホノンが導電層フィルムの高温側から低温側に移動するが、熱ポンプとして装置を動作させる場合には逆である）の閉じ込め方向のｎｍ級の導電層の間の絶縁の行う。この積層体は、驚くべき効率的なセーベック−ペルティア効果を奏する導電性隔膜を形成し、熱電子エネルギーの変換をサポートする。
【００１５】
実際の応用に適した大きさの隔膜は、リソグラフ技術やセリグラフィック・デフィニッション・ステップを用いることなく、ｎｍ級の平行な導電性パスを形成する。これは、数ｎｍから数十ｎｍの厚さの導電性材料層と、数ｎｍから５０ｎｍの誘電体層を連続的に、所望の厚さの積層体が出来るまで、繰り返し成形することにより、形成される。
【００１６】
導電性材料の一例は、例えばアルミ、チタン、タンタル、モリブデン、タングステン、ニッケル、ドープしたシリコン等の半導体材料、ゲルマニウム或いはそれらの合金である。適宜の誘電体材料は、これら導電体材料の酸化物である。
【００１７】
導電層と誘電体層を交互に積層した積層体（隔膜）の金属層の対向側（成長した積層体の所望の厚さのスライス）が、変換素子の接続可能な端子を構成し、隔膜の高温側と低温側に対応する。
【００１８】
不規則（ラフ）な表面を有するｎｍ級の導電層の堆積は、ＣＶＤ又はＬＰ−ＣＶＤ法において、導電材料の堆積を行うホットチェンバー内に、空気又は他の酸化ガスを入れるのを時々中断することで、行われる。この空気の中断の間堆積された導電材料の表面部分の酸化が、堆積した導電体或いは半導体の平面性／平坦性を打ち破り、導電性基板と酸化物層との間の粗い境界を生成する。
【００１９】
第１の誘電体層の粗い表面上に、導電性材料の第２の層をＣＶＤ又はＬＰ−ＣＶＤ法で堆積すると、第１の誘電体層の表面の粗さと同程度の粗さが得られる。
【００２０】
空気の中断を断続的に行うことにより、第２の絶縁／誘電体層が、第２の導電層の不規則な表面上に形成される。この第２の絶縁／誘電体層は、第２の導電層として堆積された材料の厚さの一部を酸化することにより、形成される。この堆積と酸化の２つのステップを繰り返して、所望の厚さ（高さ）の交互の層の積層体を得る。
【００２１】
別の構成として、第１の導電層の上に、Ｎ２又は他の不活性ガスで堆積チェンバーをフラックス（充填）した後、数ｎｍと４０ｎｍの間の厚さの準化学量論的組成（sub-stoichiometric）の酸化物層が、誘電体酸化物からなる熱分解可能なプリカーサー化合物を供給することにより、堆積形成される。基板上の誘電体層を連続的に熱分解形成するプロセスは、山と谷の差の平均とその周期が５−２０ｎｍの不規則な表面を生成するプロセスである。連続的に堆積された導電層は、誘電体層に熱変換された堆積層の表面の不規則性に追従し、所望の形態（山と谷の平均振幅と平均周期が５−２０ｎｍの不規則性を具備する）を有するインターフェイスを形成する。堆積した導電層の表面は、導電体のＬＰ−ＣＶＤ堆積の無視できない程度の平面化される特性にも関わらず、元の粗さを再現する。その後、導電層と誘電体層を交互に堆積するステップを繰り返して、所望の高さの積層体を形成する。
【００２２】
酸化物層の堆積により形成された粗さは、導電体層の堆積により生成される平滑さにより、バランスがとられ（埋められ）、その結果、積層されたフィルムの層がある数に達すると、多かれ少なかれ一定の粗さを達成する。
【００２３】
他の実施例（温度勾配の方向に沿ったホノンの無制限の移動を有効に閉じ込めたり或いはそれに対して障害物を形成する実施例）は、断面を数十ｎｍに必ずしも制限する必要はなく、導電層と誘電体層を交互に形成する上記のプロセスに対し、若干の変形例となる。
【００２４】
この他の実施例によれば、誘電体層による導電性フィルムの間の絶縁が失われることは認められるが、数ｎｍの薄い準化学量論的組成（sub-stoichiometric：化学量論的組成はら外れた組成）の酸化物の層が、１−５ｎｍの厚さの導電性材料層の上に形成される。数ｎｍの準化学量論的組成の酸化物層が、公知の技術、例えば室温の大気に、堆積直後の導電材料或いは準化学量論的組成の酸化物を曝し、適切なプリカーサ化合物をＣＶＤ又はＬＰ−ＣＶＤ堆積チェンバー内に供給することで、堆積される。準化学量論的組成の酸化物層と導電層の交互の堆積が完了すると、この積層体を６００−９００℃の温度で熱処理し、これにより。準安定状態（metastable）の準化学量論的組成の酸化物が分解して、それぞれの元素（Ｘ）と化学量論的組成の酸化物になる。これは次式の反応式で表される。
ｉＸＯｘ→（ｉ−ｘ）Ｘ＋ｘＸＯｉ
ここでｉは整数で、ｘは分数である。Ｓｉの場合には、前の反応は次の化学式で表される。
Ｓｉ1+ｘＯ２→ｘＳｉ＋ＳｉＯ２
【００２５】
熱形成された化学量論的組成の酸化物は、ｎｍ級以下のサイズのクラスタを形成する。このクラスタは導電性基板の層の結晶粒の間の境界で核化する。
【００２６】
このメカニズムは、平均厚さが数ｎｍ（例、１−３ｎｍ）のＸＯｘの層でさえ、ＸＯｉの誘電体のナノ粒子を形成することが出来るという事実と結びついて、きっちりと層化た構造体をもはや構成せずに、平行に離間した領域即ち層の元素（Ｘ）マトリクスを構成する。この領域／層内では、ｎｍ級以下誘電体酸化物ＸＯｉの粒子と粒子のクラスタが、高密度（元素（Ｘ）マトリクスのどちらの動きの方向でも、粒子がホノンに必ず影響を及ぼすのに十分な空間濃度）で分散している。
【００２７】
準化学量論的組成の酸化物のフィルム（膜）を、化学量論的組成の酸化物の誘電体クラスタに変換するような最終熱処理は、異なる材料の堆積層を交互に重ねることにより生じる機械的応力を開放する。更に金属材料又は半導体材料を堆積して積層したｎｍ級の導電層の間の絶縁を故意に失わせることにより、隔膜の内部導電率のアンバランスを回避し、導電層と誘電層の交互の積層体で生じる電力の損失を回避できる。同時にホノンを、誘電体層と交互に配置された導電層内に、閉じ込めることができる。
【００２８】
このような層構造の実施例によれば、セーベック／ペルティア熱電子変換装置は、多結晶導電体材料製又は半導体材料製のｎｍ級のフィルムの積層体を含む。これ等の材料のバルク抵抗率は１０−２Ωｃｍ以下であり、その平均厚さは１５−５０ｎｍであり、導電層の間の電気的絶縁は、熱成長で形成された誘電体酸化物層で行われる。
【００２９】
上記の特性を有するｎｍ級の層は、一般的な半導体材料製である。即ち、一般的にドープしたシリコン、ドープしたゲルマニウム或いはそれ等の合金製で、これ等はＣＶＤ、ＬＰ−ＣＶＤ法或いは類似の堆積プロセスで、堆積される。
この堆積プロセスは、平面化された堆積を形成し、そのｎｍ級の表面粗さは、熱成長の誘電体フィルムあるいは堆積された誘電体酸化物が、導電層の上に形成され、最終的に、ｎｍ級以下の大きさのクラスタの層に、導電層と誘電体層のインターフェイスに必要とされるｎｍ級の粗さを形成する。
【図面の簡単な説明】
【００３０】
【図１】本発明の第一実施例による、セーベック／ペルティア効果を奏する導電性隔膜を構成するのに適した積層構造の部分断面図。
【図２】本発明の第二実施例による、セーベック／ペルティア効果を奏する導電性隔膜を構成するのに適した積層構造の部分断面図。
【発明を実施するための形態】
【００３１】
以下に本発明の一実施例を説明する。当業者は、本明細書を参照することにより、堆積酸化プロセスを変更したり、ここに記載した導電性材料、半導体材料、誘電体材料とは異なる導電性材料、半導体材料、誘電性材料も使用することもできる。
【００３２】
図１を参照して、本発明の積層構造の形成方法を説明する。最初にナノメータ（ｎｍ）級の厚さのドープしたシリコンの第一導電層Ｃ１を、平坦な誘電体製基板（例えばガラスシート）Ｓの上に、気相成長（ＣＶＤ又はＬＰ−ＣＶＤ）法で堆積する。この気相堆積法は、加熱した低圧堆積チェンバーに、シラン（ＳｉＨ４）とＮ２で希釈した適宜のドーパント化合物（ＰＨ３，ＡｓＨ３，Ｂ２Ｈ６）を、６００−８００℃の範囲の温度で供給する。
【００３３】
この第一導電層Ｃ１は、ほぼ均一な厚さ（４０−５０ｎｍ）で、表面粗さはほとんどない。
【００３４】
その後、この堆積チェンバーをＮ２でフラックス（充填）した後、酸素又はＮ２Ｏをチェンバー内に供給し、同一温度に保持し、２０−３０分間成長させ、平均厚さが２０−３０ｎｍの化学量論的組成の粗い酸化物（ＳｉＯ２）層Ｄ１を形成する。別の方法として、この層Ｄ１は、Ｎ２でフラックスしたチェンバー内に、テトラ・オキシ・シリケート（tetraoxysilicate）を供給し、それを熱分解（pyrolitic decomposition）して、第一導電層Ｃ１の上に粗い誘電体層Ｄ１を形成してもよい。
【００３５】
導電層Ｃ１，Ｃ２，Ｃ３．．．の堆積形成ステップと粗い酸化物（ＳｉＯ２）層Ｄ１，Ｄ２，Ｄ３．．．．の酸化形成ステップ（即ち堆積形成ステップ）を交互に繰り返し、更なる粗くする効果により、半導体層（Ｃ）と酸化物層（Ｄ）の間に平滑でないインターフェイスを形成する。その非平滑性（非均一性）は、山と谷の高さの差の平均とその平均周期が、５−２０ｎｍの間にあるようする。
【００３６】
上記ツーステップ・サイクルを必要な回数だけ繰り返す。即ち導電層或いは半導体層Ｃ１の気相成長の後、ホット堆積チェンバー内でエアブレイク（air breaks）を含む熱酸化ステップ（或いは酸化物層Ｄ１を形成する誘電体層の堆積ステップ）を実行するサイクルを、必要な回数だけ繰り返して、所望の高さの積層体を得る。
【００３７】
図２に示す他の実施例によれば、酸化物層Ｄ１，Ｄ２，．．．．．の酸化又は堆積条件を変えて、平均厚さが１−５ｎｍの準化学量論的組成（sub-stoichiometric）の酸化物の層を、平均厚さが１０−２０ｎｍの導電層Ｃ１，Ｃ２，Ｃ３，．．の表面上に形成してもよい。
【００３８】
準化学量論的組成の酸化物の数ｎｍ厚さの層は、従来公知の技術、例えば堆積直後の導電性材料層を室温の空気に曝すことによっても、得られる。室温（１５−４０℃）の空気に曝すことにより層が形成される複数の堆積チェンバーを有するトンネルオーブンを用いても形成できる。この方法は大量生産に適した効率的な方法である。
【００３９】
別の構成として、準化学量論的組成の酸化物の数ｎｍの等価層を、上記の第一実施例に於いて、堆積時間を数分に減らし、最終的にＯ２又はＮ２Ｏを希釈して供給するか、或いは例えばテトラオキシシリケート（tetraoxysilicate）の分解可能なプリカーサ化合物から酸化物が堆積される間堆積チェンバーの温度を下げることにより、堆積することもできる。これによりシ、リコン・準酸化物（ＳｉＯ（２−ｙ））を形成することができる。
【００４０】
準化学量論的組成の酸化物層と導電層を交互に積層した構造物が出来上がると、それは６００−９００℃の温度で熱処理される。これにより、金属と化学量論的組成の誘電体酸化物のより高い温度での堆積を繰り返す間でも分解することの無い準安定の準化学量論的組成の酸化物が分解する。多結晶シリコンの場合には次式で表される。
２ＳｉＯｘ→（２−ｘ）Ｓｉ＋ｘＳｉＯ２
【００４１】
熱形成された化学量論的組成のシリコン酸化物は、誘電体クラスタを形成する傾向にある。この誘電体クラスタは、導電性基板層の結晶粒の間の境界で核化する。
これを図２に示す。
【００４２】
準化学量論的組成の酸化物の堆積フィルムを、化学量論的組成の酸化物の誘電体クラスタを多数含む層領域に変換する最終的な熱処理処理により、あらゆる機械的ストレスを開放できる。このような機械的ストレスは、様々な固体材料からなるｎｍ級の層を交互に堆積する積層プロセスの間蓄積されたものである。
【００４３】
厚さがｎｍ級の導電層ＣのＣＶＤ堆積に用いられるプリカーサ化合物は、基板用にはＳｉＨ4，ＳｉＨｎＣｌ４−ｎ（ｎ＝１，２，３），ＧｅＨ４，ＧｅＨｎＣｌ４−ｎ（ｎ＝１，２，３）であり、そのドーピング用にはＰＨ３，ＰＯＣｌ３，Ｂ２Ｈ６である。
【００４４】
完全に成長した積層体をスライスして、所望な厚さと大きさのセーベック・ペルティア活性膜を形成する。
【００４５】
電気接続用の金属層が、積層体の対向する側面或いは積層体のスライスの対向する側面に形成され、ｎｍ級の導電層の全てを、外部回路に並列或いは直列に接続する。
【００４６】
言い換えると、積層体の対向する端部上に堆積された電気接続用の金属層は、並列に、或いは積層体の全ての処理された半導体層を接続する又はパターン化されて、並列に接続された層の複数のグループを規定する。層のこれ等のグループは、その後直列に電線により積層体の第１側面上の金属層に、そして積層体の反対の側面上の並列に接続された層の別のグループのオフセットされた金属層に接続されて、直列−並列のネットワークを形成し、最終的に装置の２つの端部を介して、外部回路に接続される。
【００４７】
このために、六面体の積層体或いはそのスライスされた側面は、誘電体層を不動態化することにより、コーティングされる。この誘電体層の上に、堆積された金属層の導電性ストリップが形成されて、並列に接続された処理済みの半導体層の個々のグループを直列に接続する。この個々のグループは、積層体の対向する端部上に規定された金属の導電性ストリップで互いに並列に接続されている。
【００４８】
特許文献１は、直列−並列に接続された電気的スキームを開示し、その寸法等を参照されたい。具体的には、誘電体層は、ｎｍ級又はｎｍ級以下の誘電体酸化物の粒子或いは粒子のクラスタを高密度に分散させた５−４０ｎｍの平均厚さを有する連続するフィルム（膜）の形態、或いは１−５ｎｍの平均厚さの層の形態で形成される。
【００４９】
以上の説明は、本発明の一実施例に関するもので、この技術分野の当業者であれば、本発明の種々の変形例を考え得るが、それらはいずれも本発明の技術的範囲に包含される。特許請求の範囲の構成要素の後に記載した括弧内の番号は、図面の部品番号に対応し、発明の容易なる理解の為に付したものであり、発明を限定的に解釈するために用いてはならない。また、同一番号でも明細書と特許請求の範囲の部品名は必ずしも同一ではない。これは上記した理由による。用語「又は」に関して、例えば「Ａ又はＢ」は、「Ａのみ」、「Ｂのみ」ならず、「ＡとＢの両方」を選択することも含む。特に記載のない限り、装置又は手段の数は、単数か複数かを問わない。
【符号の説明】
【００５０】
Ｓ：基板
Ｃ：ドープしたシリコン半導体製の層
Ｄ：誘電体層
【図１】
2012235113.tif 000007
【図２】
2012235113.tif 000008