(57)【要約】【課題】点灯信号配線等の配線の数を抑制できる発光チップ等を提供する。【解決手段】発光チップＣａ１（Ｃ）は、基板８０上に列状に配列された発光サイリスタＬ１、Ｌ２、Ｌ３、…、転送サイリスタＴ１、Ｔ２、Ｔ３、…、ダイオードスイッチＤｓ１、Ｄｓ２、Ｄｓ３、…を備えている。なお、ダイオードスイッチＤｓ１、Ｄｓ２、Ｄｓ３、…は、それぞれが書込ダイオードＤｗ１、Ｄｗ２、Ｄｗ３、…と、書込抵抗Ｒｗ１、Ｒｗ２、Ｒｗ３、…の同じ番号のペアで構成されている。ダイオードスイッチＤｓは、端子Ｏが「Ｈ」（０Ｖ）である場合において、φＷ（Ｐ）が「Ｌｓ」（−２Ｖ）であると、書込ダイオードＤｗが順バイアスになって、書込抵抗Ｒｗの抵抗値が低い状態になり、φＷ（Ｐ）が「Ｈ」（０Ｖ）であると、書込ダイオードＤｗは順バイアスにならす、書込抵抗Ｒｗは抵抗値が高い状態になる。【選択図】図６
2012040704.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に列状に設けられた複数の発光素子と、
前記基板上に前記複数の発光素子のそれぞれに対応して設けられ、オン状態が順に伝播するとともに、オン状態になることにより、対応する発光素子を点灯または非点灯の制御の対象として指定する複数の転送素子と、
前記基板上に前記複数の転送素子のそれぞれの転送素子と、前記複数の発光素子であって当該転送素子に対応する発光素子との間に設けられ、書込信号により電気的な抵抗値を変化させ、当該抵抗値によって、前記オン状態の転送素子により前記制御の対象として指定された発光素子を点灯または非点灯に設定する複数の制御素子と
を備える発光チップ。
【請求項２】
前記発光チップは、前記基板上に、前記複数の転送素子のそれぞれの転送素子と、前記複数の制御素子に属する制御素子であって、当該転送素子に対応する制御素子との間に設けられ、許可信号により、前記オン状態の転送素子により前記制御の対象として指定された発光素子の点灯を、許可または阻止のいずれか一方に設定する複数の許可素子をさらに備えることを特徴とする請求項１に記載の発光チップ。
【請求項３】
前記制御素子は、第１の導電型の第１の半導体層と、当該第１の半導体層に接して設けられた当該第１の導電型と異なる第２の導電型の第２の半導体層とを備え、当該第１の半導体層と当該第２の半導体層とが形成する接合を順バイアスの状態または順バイアスでない状態のいずれか一方に設定することで、当該第１の半導体層の電気的な抵抗値を変化させることを特徴とする請求項１または２に記載の発光チップ。
【請求項４】
前記制御素子は、前記第１の半導体層に接する第１の電極と第２の電極が設けられ、当該第１の電極が前記転送素子に接続され、当該第２の電極が前記発光素子に接続されるとともに、当該第２の電極が当該第１の半導体層に対してショットキー接合していることを特徴とする請求項１ないし３のいずれか１項に記載の発光チップ。
【請求項５】
前記制御素子は、第１の導電型の第３の半導体層と、当該第３の半導体層に接して設けられた当該第１の導電型と異なる第２の導電型の第４の半導体層と、当該第４の半導体層に接して設けられた当該第１の導電型の第５の半導体層とを備え、当該第４の半導体層と当該第５の半導体層とが形成する接合を順バイアスの状態または順バイアスでない状態のいずれか一方に設定することで、当該第３の半導体層の抵抗値を変化させることを特徴とする請求項１または２に記載の発光チップ。
【請求項６】
前記制御素子は、バイポーラトランジスタであることを特徴とする請求項１または２に記載の発光チップ。
【請求項７】
前記発光チップは、
前記複数の転送素子のそれぞれの転送素子が、第１のゲート端子、第１のアノード端子、第１のカソード端子を備えた３端子転送サイリスタであって、
前記複数の発光素子のそれぞれの発光素子が、第２のゲート端子、第２のアノード端子、第２のカソード端子を備えた３端子発光サイリスタであって、
前記転送素子の第１のゲート端子と、前記制御素子とが、第１の電気的手段を介して接続され、
当該制御素子と、前記発光サイリスタの第２のゲート端子とが接続されるとともに、
前記複数の転送サイリスタのそれぞれの第１のゲート端子間が、第２の電気的手段を介して、相互に接続されていることを特徴とする請求項１ないし６のいずれか１項に記載の発光チップ。
【請求項８】
前記発光チップの前記複数の許可素子のそれぞれの許可素子は、ショットキーダイオードであることを特徴とする請求項２に記載の発光チップ。
【請求項９】
それぞれが、基板と、当該基板上に列状に設けられた複数の発光素子と、当該基板上に当該複数の発光素子のそれぞれに対応して設けられ、オン状態が順に伝播するように構成された複数の転送素子と、当該基板上に当該複数の転送素子のそれぞれに対応して設けられ、抵抗値の変化により、オン状態の転送素子に対応する発光素子を点灯または非点灯に設定する複数の制御素子とを備える、複数の発光チップと、
前記複数の発光チップのそれぞれの発光チップの前記複数の転送素子のそれぞれの転送素子をオン状態が伝播するように駆動する転送信号を、当該複数の発光チップに共通に送信する転送信号供給手段と、
前記複数の発光チップのそれぞれの発光チップの前記複数の制御素子の抵抗を変化させ、前記転送信号によりオン状態になった転送素子に対応する発光素子を点灯または非点灯に設定する書込信号を、当該複数の発光チップに共通に送信する書込信号供給手段と
を備えた発光装置。
【請求項１０】
それぞれが、基板と、当該基板上に列状に設けられた複数の発光素子と、当該基板上に当該複数の発光素子のそれぞれに対応して設けられ、オン状態が順に伝播するように構成された複数の転送素子と、当該基板上に当該複数の転送素子のそれぞれに対応して設けられ、抵抗値の変化により、オン状態の転送素子に対応する発光素子を点灯または非点灯に設定する複数の制御素子とを備える、複数の発光チップと、当該複数の発光チップのそれぞれの発光チップの前記複数の転送素子のそれぞれの転送素子をオン状態が伝播するように駆動する転送信号を、当該複数の発光チップに共通に送信する転送信号供給手段と、当該複数の発光チップのそれぞれの発光チップの当該複数の制御素子の抵抗を変化させ、当該転送信号によりオン状態になった転送素子に対応する発光素子を点灯または非点灯に設定する書込信号を、当該複数の発光チップに共通に送信する書込信号供給手段とを備え、像保持体を露光して静電潜像を形成する露光手段と、
前記露光手段から照射される光を前記像保持体上に結像させる光学手段と
を備えるプリントヘッド。
【請求項１１】
像保持体を帯電する帯電手段と、
それぞれが、基板と、当該基板上に列状に設けられた複数の発光素子と、当該基板上に当該複数の発光素子のそれぞれに対応して設けられ、オン状態が順に伝播するように構成された複数の転送素子と、当該基板上に当該複数の転送素子のそれぞれに対応して設けられ、抵抗値の変化により、オン状態の転送素子に対応する発光素子を点灯または非点灯に設定する複数の制御素子とを備える、複数の発光チップと、当該複数の発光チップのそれぞれの発光チップの前記複数の転送素子のそれぞれの転送素子をオン状態が伝播するように駆動する転送信号を、当該複数の発光チップに共通に送信する転送信号供給手段と、当該複数の発光チップのそれぞれの発光チップの当該複数の制御素子の抵抗を変化させ、当該転送信号によりオン状態になった転送素子に対応する発光素子を点灯または非点灯に設定する書込信号を、当該複数の発光チップに共通に送信する書込信号供給手段とを備え、前記像保持体を露光して静電潜像を形成する露光手段と、
前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、
前記像保持体に形成された前記静電潜像を現像する現像手段と、
前記像保持体に現像された画像を被転写体に転写する転写手段と
を備える画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光チップ、発光装置、プリントヘッドおよび画像形成装置に関する。
【背景技術】
【０００２】
電子写真方式を採用した、プリンタや複写機、ファクシミリ等の画像形成装置では、一様に帯電された感光体上に、画像情報を光記録手段により照射することにより静電潜像を得た後、この静電潜像にトナーを付加して可視化し、記録紙上に転写して定着することによって画像形成が行われる。かかる光記録手段として、レーザを用い、主走査方向にレーザ光を走査させて露光する光走査方式の他、近年では、装置の小型化の要請を受けて発光素子としての発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）を主走査方向に複数配列してなる、ＬＥＤプリントヘッド（ＬＰＨ：ＬＥＤ  Ｐｒｉｎｔ  Ｈｅａｄ）を用いた記録装置が採用されている。
【０００３】
特許文献１には、発光素子チップに点灯信号が入ったときに発光するかしないかをコントロールする端子を設け、汎用のシフトレジスタＩＣを使うことにより、１本のデータ線に複数チップの発光のためのデータを多重化した自己走査型発光素子アレイが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−２１９５９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、自己走査型発光素子アレイ（ＳＬＥＤ：Ｓｅｌｆ−ｓｃａｎｎｉｎｇ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｅｖｉｃｅ）チップを複数用いたＬＰＨによる記録装置において、点灯信号を送信する配線は、点灯のための電流を供給するため、低抵抗であることが求められる。並行して複数のＳＬＥＤチップを点灯させるため、複数のＳＬＥＤチップのそれぞれに点灯のための配線を設けると、複数のＳＬＥＤチップを搭載した回路基板上に、幅広の低抵抗の点灯信号を送信する多数の配線を設けることになり、回路基板の幅が広くなって小型化の障害になる。また、回路基板の幅を狭めるため配線を多層に構成すると、低コスト化の障害となる。
【０００６】
本発明は、点灯信号配線等の配線の数を抑制できる発光チップ等を提供することを目的とする。
【課題を解決するための手段】
【０００７】
請求項１に記載の発明は、基板と、前記基板上に列状に設けられた複数の発光素子と、前記基板上に前記複数の発光素子のそれぞれに対応して設けられ、オン状態が順に伝播するとともに、オン状態になることにより、対応する発光素子を点灯または非点灯の制御の対象として指定する複数の転送素子と、前記基板上に前記複数の転送素子のそれぞれの転送素子と、前記複数の発光素子であって当該転送素子に対応する発光素子との間に設けられ、書込信号により電気的な抵抗値を変化させ、当該抵抗値によって、前記オン状態の転送素子により前記制御の対象として指定された発光素子を点灯または非点灯に設定する複数の制御素子とを備える発光チップである。
請求項２に記載の発明は、前記発光チップは、前記基板上に、前記複数の転送素子のそれぞれの転送素子と、前記複数の制御素子に属する制御素子であって、当該転送素子に対応する制御素子との間に設けられ、許可信号により、前記オン状態の転送素子により前記制御の対象として指定された発光素子の点灯を、許可または阻止のいずれか一方に設定する複数の許可素子をさらに備えることを特徴とする請求項１に記載の発光チップである。
請求項３に記載の発明は、前記制御素子は、第１の導電型の第１の半導体層と、当該第１の半導体層に接して設けられた当該第１の導電型と異なる第２の導電型の第２の半導体層とを備え、当該第１の半導体層と当該第２の半導体層とが形成する接合を順バイアスの状態または順バイアスでない状態のいずれか一方に設定することで、当該第１の半導体層の電気的な抵抗値を変化させることを特徴とする請求項１または２に記載の発光チップである。
請求項４に記載の発明は、前記制御素子は、前記第１の半導体層に接する第１の電極と第２の電極が設けられ、当該第１の電極が前記転送素子に接続され、当該第２の電極が前記発光素子に接続されるとともに、当該第２の電極が当該第１の半導体層に対してショットキー接合していることを特徴とする請求項１ないし３のいずれか１項に記載の発光チップである。
請求項５に記載の発明は、前記制御素子は、第１の導電型の第３の半導体層と、当該第３の半導体層に接して設けられた当該第１の導電型と異なる第２の導電型の第４の半導体層と、当該第４の半導体層に接して設けられた当該第１の導電型の第５の半導体層とを備え、当該第４の半導体層と当該第５の半導体層とが形成する接合を順バイアスの状態または順バイアスでない状態のいずれか一方に設定することで、当該第３の半導体層の抵抗値を変化させることを特徴とする請求項１または２に記載の発光チップである。
請求項６に記載の発明は、前記制御素子は、バイポーラトランジスタであることを特徴とする請求項１または２に記載の発光チップである。
請求項７に記載の発明は、前記発光チップは、前記複数の転送素子のそれぞれの転送素子が、第１のゲート端子、第１のアノード端子、第１のカソード端子を備えた３端子転送サイリスタであって、前記複数の発光素子のそれぞれの発光素子が、第２のゲート端子、第２のアノード端子、第２のカソード端子を備えた３端子発光サイリスタであって、前記転送素子の第１のゲート端子と、前記制御素子とが、第１の電気的手段を介して接続され、前記制御素子と、前記発光サイリスタの第２のゲート端子とが接続されるとともに、前記複数の転送サイリスタのそれぞれの第１のゲート端子間が、第２の電気的手段を介して、相互に接続されていることを特徴とする請求項１ないし６のいずれか１項に記載の発光チップである。
請求項８に記載の発明は、前記発光チップの前記複数の許可素子のそれぞれの許可素子は、ショットキーダイオードであることを特徴とする請求項２に記載の発光チップである。
【０００８】
請求項９に記載の発明は、それぞれが、基板と、当該基板上に列状に設けられた複数の発光素子と、当該基板上に当該複数の発光素子のそれぞれに対応して設けられ、オン状態が順に伝播するように構成された複数の転送素子と、当該基板上に当該複数の転送素子のそれぞれに対応して設けられ、抵抗値の変化により、オン状態の転送素子に対応する発光素子を点灯または非点灯に設定する複数の制御素子とを備える、複数の発光チップと、前記複数の発光チップのそれぞれの発光チップの前記複数の転送素子のそれぞれの転送素子をオン状態が伝播するように駆動する転送信号を、当該複数の発光チップに共通に送信する転送信号供給手段と、前記複数の発光チップのそれぞれの発光チップの前記複数の制御素子の抵抗を変化させ、前記転送信号によりオン状態になった転送素子に対応する発光素子を点灯または非点灯に設定する書込信号を、当該複数の発光チップに共通に送信する書込信号供給手段とを備えた発光装置である。
【０００９】
請求項１０に記載の発明は、それぞれが、基板と、当該基板上に列状に設けられた複数の発光素子と、当該基板上に当該複数の発光素子のそれぞれに対応して設けられ、オン状態が順に伝播するように構成された複数の転送素子と、当該基板上に当該複数の転送素子のそれぞれに対応して設けられ、抵抗値の変化により、オン状態の転送素子に対応する発光素子を点灯または非点灯に設定する複数の制御素子とを備える、複数の発光チップと、当該複数の発光チップのそれぞれの発光チップの前記複数の転送素子のそれぞれの転送素子をオン状態が伝播するように駆動する転送信号を、当該複数の発光チップに共通に送信する転送信号供給手段と、当該複数の発光チップのそれぞれの発光チップの当該複数の制御素子の抵抗を変化させ、当該転送信号によりオン状態になった転送素子に対応する発光素子を点灯または非点灯に設定する書込信号を、当該複数の発光チップに共通に送信する書込信号供給手段とを備え、像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段とを備えるプリントヘッドである。
【００１０】
請求項１１に記載の発明は、像保持体を帯電する帯電手段と、それぞれが、基板と、当該基板上に列状に設けられた複数の発光素子と、当該基板上に当該複数の発光素子のそれぞれに対応して設けられ、オン状態が順に伝播するように構成された複数の転送素子と、当該基板上に当該複数の転送素子のそれぞれに対応して設けられ、抵抗値の変化により、オン状態の転送素子に対応する発光素子を点灯または非点灯に設定する複数の制御素子とを備える、複数の発光チップと、当該複数の発光チップのそれぞれの発光チップの前記複数の転送素子のそれぞれの転送素子をオン状態が伝播するように駆動する転送信号を、当該複数の発光チップに共通に送信する転送信号供給手段と、当該複数の発光チップのそれぞれの発光チップの当該複数の制御素子の抵抗を変化させ、当該転送信号によりオン状態になった転送素子に対応する発光素子を点灯または非点灯に設定する書込信号を、当該複数の発光チップに共通に送信する書込信号供給手段とを備え、前記像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、前記像保持体に形成された前記静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備える画像形成装置である。
【発明の効果】
【００１１】
請求項１の発明によれば、制御素子を設けない場合に比べ、点灯信号配線等の配線の数を抑制できる。
請求項２の発明によれば、本構成を有しない場合に比して、さらに点灯信号配線等の配線の数を抑制できる。
請求項３の発明によれば、本構成を有しない場合に比して、制御素子がより簡易な構成で実現できる。
請求項４の発明によれば、本構成を有しない場合に比して、発光チップをより高速に駆動できる。
請求項５、６の発明によれば、本構成を有しない場合に比して、抵抗値の差をより大きくとれる。
請求項７の発明によれば、本構成を有しない場合に比して、制御素子による発光素子の制御がより容易にできる。
請求項８の発明によれば、本構成を有しない場合に比して、信号の振幅をより小さくできる。
請求項９の発明によれば、本構成を有しない場合に比して、発光装置の幅をより小さくできる。
請求項１０の発明によれば、本構成を有しない場合に比して、プリントヘッドをより小型にできる。
請求項１１の発明によれば、本構成を有しない場合に比して、画像形成装置をより小型にできる。
【図面の簡単な説明】
【００１２】
【図１】第１の実施の形態が適用される画像形成装置の全体構成の一例を示した図である。
【図２】プリントヘッドの構成を示した断面図である。
【図３】発光装置の上面図である。
【図４】発光チップの構成、発光装置の信号発生回路の構成および回路基板上の配線構成を示した図である。
【図５】発光装置の発光チップをマトリクスの各要素として配置して示した図である。
【図６】第１の実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）である発光チップの回路構成を説明するための等価回路図である。
【図７】第１の実施の形態における発光チップの平面レイアウト図および断面図である。
【図８】第１の実施の形態における発光チップのダイオードスイッチの構成および特性を示す図である。
【図９】発光装置の動作を説明するためのタイミングチャートである。
【図１０】第２の実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）である発光チップの回路構成を説明するための等価回路図である。
【図１１】第２の実施の形態における発光チップの平面レイアウト図および断面図である。
【図１２】第２の実施の形態における発光チップのダイオードスイッチの構成および特性を示す図である。
【図１３】第３の実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）である発光チップの回路構成を説明するための等価回路図である。
【図１４】第３の実施の形態における発光チップの平面レイアウト図および断面図である。
【図１５】第３の実施の形態における発光チップのバイポーラスイッチの構成および特性を示す図である。
【図１６】第４の実施の形態における発光チップのダイオードスイッチの構成を示す図である。
【図１７】第５の実施の形態における発光チップのダイオードスイッチの構成を示す図である。
【図１８】第６の実施の形態における発光チップのダイオードスイッチＤｓの構成を示す図である。
【発明を実施するための形態】
【００１３】
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
［第１の実施の形態］
（画像形成装置１）
図１は第１の実施の形態が適用される画像形成装置１の全体構成の一例を示した図である。図１に示す画像形成装置１は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置１は、各色の画像データに対応して画像形成を行なう画像形成プロセス部１０、画像形成プロセス部１０を制御する画像出力制御部３０、例えばパーソナルコンピュータ（ＰＣ）２や画像読取装置３に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部４０を備えている。
【００１４】
画像形成プロセス部１０は、予め定められた間隔を置いて並列に配置される複数のエンジンを含む画像形成ユニット１１を備えている。この画像形成ユニット１１は、４つの画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋから構成されている。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれ、静電潜像を形成してトナー像を保持する像保持体の一例としての感光体ドラム１２、感光体ドラム１２の表面を予め定められた電位で帯電する帯電手段の一例としての帯電器１３、帯電器１３によって帯電された感光体ドラム１２を露光するプリントヘッド１４、プリントヘッド１４によって得られた静電潜像を現像する現像手段の一例としての現像器１５を備えている。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれがイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）のトナー像を形成する。
また、画像形成プロセス部１０は、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋの感光体ドラム１２にて形成された各色のトナー像を被転写体の一例としての記録用紙２５に多重転写させるために、この記録用紙２５を搬送する用紙搬送ベルト２１と、用紙搬送ベルト２１を駆動させるロールである駆動ロール２２と、感光体ドラム１２のトナー像を記録用紙２５に転写させる転写手段の一例としての転写ロール２３と、記録用紙２５にトナー像を定着させる定着器２４とを備えている。
【００１５】
この画像形成装置１において、画像形成プロセス部１０は、画像出力制御部３０から供給される各種の制御信号に基づいて画像形成動作を行う。そして、画像出力制御部３０による制御の下で、パーソナルコンピュータ（ＰＣ）２や画像読取装置３から受信された画像データは、画像処理部４０によって画像処理が施され、画像形成ユニット１１に供給される。そして、例えば黒（Ｋ）色の画像形成ユニット１１Ｋでは、感光体ドラム１２が矢印Ａ方向に回転しながら、帯電器１３により予め定められた電位に帯電され、画像処理部４０から供給された画像データに基づいて発光するプリントヘッド１４により露光される。これにより、感光体ドラム１２上には、黒（Ｋ）色画像に関する静電潜像が形成される。そして、感光体ドラム１２上に形成された静電潜像は現像器１５により現像され、感光体ドラム１２上には黒（Ｋ）色のトナー像が形成される。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃにおいても、それぞれイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）の各色トナー像が形成される。
【００１６】
各画像形成ユニット１１で形成された感光体ドラム１２上の各色トナー像は、矢印Ｂ方向に移動する用紙搬送ベルト２１の移動に伴って供給された記録用紙２５に、転写ロール２３に印加された転写電界により、順次静電転写され、記録用紙２５上に各色トナーが重畳された合成トナー像が形成される。
その後、合成トナー像が静電転写された記録用紙２５は、定着器２４まで搬送される。定着器２４に搬送された記録用紙２５上の合成トナー像は、定着器２４によって熱および圧力による定着処理を受けて記録用紙２５上に定着され、画像形成装置１から排出される。
【００１７】
（プリントヘッド１４）
図２は、プリントヘッド１４の構成を示した断面図である。このプリントヘッド１４は、ハウジング６１、感光体ドラム１２を露光する複数の発光素子（本実施の形態では発光サイリスタ）を備える発光部６３を備えた露光手段の一例としての発光装置６５、発光部６３から出射された光を感光体ドラム１２表面に結像させる光学手段の一例としてのロッドレンズアレイ６４を備えている。
発光装置６５は、前述した発光部６３、発光部６３を駆動する信号発生回路１１０（後述の図３参照）等を搭載する回路基板６２を備えている。
【００１８】
ハウジング６１は、例えば金属で形成され、回路基板６２およびロッドレンズアレイ６４を支持し、発光部６３の発光素子における発光点とロッドレンズアレイ６４の焦点面とが一致するように設定されている。また、ロッドレンズアレイ６４は、感光体ドラム１２の軸方向（主走査方向であって、後述する図３、図５のＸ方向）に沿って配置されている。
【００１９】
（発光装置６５）
図３は、発光装置６５の上面図である。
図３に示すように、発光装置６５では、発光部６３は、回路基板６２上に、２０個の発光チップＣａ１〜Ｃａ２０（発光チップ群＃ａ）と、同じく２０個の発光チップＣｂ１〜Ｃｂ２０（発光チップ群＃ｂ）とを、主走査方向に二列に千鳥状に配置して構成されている。すなわち、本実施の形態では、２つの発光チップ群（発光チップ群＃ａと発光チップ群＃ｂ）を備えている。ここでは、発光チップ群を群と略すことがある。
本明細書では、「〜」は、番号によってそれぞれが区別された複数の構成要素を示すもので、「〜」の前後に記載されたものおよびその間の番号のものを含むことを意味する。例えば、発光チップＣａ１〜Ｃａ２０は、発光チップＣａ１から番号順に発光チップＣａ２０までを含む。
【００２０】
発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０の構成は同一であってよい。よって、発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０をそれぞれ区別しないときは、発光チップＣと呼ぶ。
なお、本実施の形態では、発光チップＣの数として、合計４０個を用いたが、これに限定されない。
そして、発光装置６５は、前述したように、発光部６３を駆動する信号発生回路１１０を搭載している。
なお、発光チップ群＃ａと発光チップ群＃ｂとの向かい合わせについての詳細は後述する。
【００２１】
図４は、発光チップＣの構成、発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成を示した図である。図４（ａ）は発光チップＣの構成を示し、図４（ｂ）は発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成を示す。本実施の形態では、発光チップＣを２つの発光チップ群（＃ａおよび＃ｂ）に分けている。
【００２２】
はじめに、図４（ａ）に示す発光チップＣの構成を説明する。
発光チップＣは、矩形の基板８０上において、長辺側に長辺に沿って列状に設けられた複数の発光素子（本実施の形態では発光サイリスタＬ１、Ｌ２、Ｌ３、…）から構成される発光素子列１０２を備えている。さらに、発光チップＣは、基板８０の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである入力端子（φＥ端子、φ１端子、Ｖｇａ端子、φ２端子、φＷ端子、φＩ端子）を備えている。なお、これらの入力端子は、基板８０の一端部からφＥ端子、φ１端子、Ｖｇａ端子の順に設けられ、基板８０の他端部からφＩ端子、φＷ端子、φ２端子の順に設けられている。そして、発光素子列１０２は、Ｖｇａ端子とφ２端子との間に設けられている。
【００２３】
次に、図４（ｂ）により、発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成を説明する。
前述したように、発光装置６５の回路基板６２には、信号発生回路１１０および発光チップＣ（発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０）が搭載され、信号発生回路１１０と発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０とを相互に接続する配線が設けられている。
【００２４】
まず、信号発生回路１１０の構成について説明する。
信号発生回路１１０には、図示しないが、画像出力制御部３０および画像処理部４０（図１参照）より、画像処理された画像データおよび各種の制御信号が入力される。信号発生回路１１０は、これらの画像データおよび各種の制御信号に基づいて、画像データの並び替えや光量の補正等を行う。
そして、信号発生回路１１０は、各種の制御信号に基づき、発光チップ群＃ａ（発光チップＣａ１〜Ｃａ２０）に対して、第１転送信号φ１ａと第２転送信号φ２ａとを送信する転送信号発生部１２０ａと、発光チップ群＃ｂ（発光チップＣｂ１〜Ｃｂ２０）に対して、第１転送信号φ１ｂと第２転送信号φ２ｂとを送信する転送信号発生部１２０ｂとを備えている。
【００２５】
さらに、信号発生回路１１０は、各種の制御信号に基づき、発光チップ群＃ａ（発光チップＣａ１〜Ｃａ２０）に対して、許可信号φＥａを送信する許可信号発生部１３０ａと、発光チップ群＃ｂ（発光チップＣｂ１〜Ｃｂ２０）に対して、許可信号φＥｂを送信する許可信号発生部１３０ｂとを備えている。
さらにまた、信号発生回路１１０は、各種の制御信号に基づき、発光チップ群＃ａ（発光チップＣａ１〜Ｃａ２０）に対して、点灯信号φＩａを送信する点灯信号発生部１４０ａと、発光チップ群＃ｂ（発光チップＣｂ１〜Ｃｂ２０）に対して、点灯信号φＩｂを送信する点灯信号発生部１４０ｂとを備えている。
そして、信号発生回路１１０は、各種の制御信号に基づき、発光チップ群＃ａに属する一つの発光チップＣと発光チップ群＃ｂに属する一つの発光チップＣとを一つの発光チップ組にして、発光チップ組毎に書込信号φＷ１〜φＷ２０を送信する書込信号供給手段の一例としての書込信号発生部１５０を備えている。ここでは、発光チップ組を組と略すことがある。
【００２６】
例えば、書込信号発生部１５０は、発光チップ群＃ａに属する発光チップＣａ１と発光チップ群＃ｂに属する発光チップＣｂ１との発光チップ組＃１に対して、書込信号φＷ１を送信する。発光チップ群＃ａに属する発光チップＣａ２と発光チップ群＃ｂに属する発光チップＣｂ２との発光チップ組＃２に対して、書込信号φＷ２を送信する。以下同様にして、発光チップ群＃ａに属する発光チップＣａ２０と発光チップ群＃ｂに属する発光チップＣｂ２０との発光チップ組＃２０に対して、書込信号φＷ２０を送信する。
【００２７】
なお、上述したように、図４では、転送信号発生部１２０ａと転送信号発生部１２０ｂとを分けて示したが、これらをまとめて転送信号供給手段の一例としての転送信号発生部１２０と呼ぶ。
同様に、許可信号発生部１３０ａと許可信号発生部１３０ｂとを分けて示したが、これらをまとめて許可信号発生部１３０と呼ぶ。
さらに同様に、点灯信号発生部１４０ａと点灯信号発生部１４０ｂとを分けて示したが、これらをまとめて点灯信号発生部１４０と呼ぶ。
同様に、第１転送信号φ１ａと第１転送信号φ１ｂとを区別しない場合には第１転送信号φ１と呼び、第２転送信号φ２ａと第２転送信号φ２ｂとを区別しない場合には第２転送信号φ２と呼ぶ。同様に、許可信号φＥａと許可信号φＥｂとを区別しない場合には許可信号φＥと、点灯信号φＩａと点灯信号φＩｂとを区別しない場合には点灯信号φＩと、書込信号φＷ１〜φＷ２０これらをまとめて書込信号φＷと呼ぶ。
【００２８】
次に、発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０の配列について説明する。
発光チップ群＃ａに属する発光チップＣａ１〜Ｃａ２０は、それぞれの長辺の方向に間隔を設けて一列に配列されている。発光チップ群＃ｂに属する発光チップＣｂ１〜Ｃｂ２０も、同様にそれぞれの長辺の方向に一列に間隔を設けて配列されている。そして、発光チップ群＃ａに属する発光チップＣａ１〜Ｃａ２０と発光チップ群＃ｂに属する発光チップＣｂ１〜Ｃｂ２０とは、互いに１８０°回転した状態で向かい合い、発光チップＣ間においても発光素子が主走査方向であるＸ方向に予め定められた間隔で並ぶように、千鳥状に配列されている。
【００２９】
信号発生回路１１０と発光チップＣ（発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０）とを相互に接続する配線について説明する。
回路基板６２には、発光チップＣの裏面に設けられたＶｓｕｂ端子（後述の図６および図７参照）に接続され、基準電位Ｖｓｕｂを与える電源ライン２００ａが設けられている。そして、発光チップＣに設けられたＶｇａ端子に接続され、電力供給のための電源電位Ｖｇａを与える電源ライン２００ｂが設けられている。
【００３０】
また、回路基板６２には、信号発生回路１１０の転送信号発生部１２０ａから、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０のφ１端子に、第１転送信号φ１ａを送信するための第１転送信号ライン２０１ａ、および発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０のφ２端子に、第２転送信号φ２ａを送信するための第２転送信号ライン２０２ａが設けられている。第１転送信号φ１ａおよび第２転送信号φ２ａは、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０に共通（並列）に送信される。
同様に、信号発生回路１１０の転送信号発生部１２０ｂから、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０のφ１端子に、第１転送信号φ１ｂを送信するための第１転送信号ライン２０１ｂ、および発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０のφ２端子に、第２転送信号φ２ｂを送信するための第２転送信号ライン２０２ｂが設けられている。第１転送信号φ１ｂおよび第２転送信号φ２ｂは、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０に共通（並列）に送信される。
【００３１】
そして、回路基板６２には、信号発生回路１１０の許可信号発生部１３０ａから、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０のφＥ端子に、許可信号φＥａを送信するための許可信号ライン２０３ａが設けられている。許可信号φＥａは、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０に共通（並列）に送信される。
同様に、信号発生回路１１０の許可信号発生部１３０ｂから、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０のφＥ端子に、許可信号φＥｂを送信するための許可信号ライン２０３ｂが設けられている。許可信号φＥｂは、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０に共通（並列）に送信される。
【００３２】
さらに、回路基板６２には、信号発生回路１１０の点灯信号発生部１４０ａから、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０のφＩ端子に、点灯信号φＩａを送信するための点灯信号ライン２０４ａが設けられている。点灯信号φＩａは、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０に共通（並列）に送信される。
同様に、信号発生回路１１０の点灯信号発生部１４０ｂから、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０のφＩ端子に、点灯信号φＩｂを送信するための点灯信号ライン２０４ｂが設けられている。点灯信号φＩｂは、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０に共通（並列）に送信される。
【００３３】
さらにまた、回路基板６２には、信号発生回路１１０の書込信号発生部１５０から、発光チップ群＃ａに属する一つの発光チップＣと発光チップ群＃ｂに属する一つの発光チップＣとを発光チップの組（発光チップ組）にして、発光チップ組毎に書込信号φＷ１〜φＷ２０を送信する書込信号ライン２０５〜２２４が設けられている。
【００３４】
例えば、書込信号ライン２０５は、発光チップ群＃ａの発光チップＣａ１のφＷ端子と発光チップ群＃ｂに属する発光チップＣｂ１のφＷ端子とに接続され、発光チップＣａ１と発光チップＣｂ１とで構成する発光チップ組＃１に対して書込信号φＷ１を送信する。書込信号ライン２０６は、発光チップ群＃ａの発光チップＣａ２のφＷ端子と発光チップ群＃ｂに属する発光チップＣｂ２のφＷ端子とに接続され、発光チップＣａ２と発光チップＣｂ２とで構成する発光チップ組＃２に対して書込信号φＷ２を送信する。以下同様にして、書込信号ライン２２４は、発光チップ群＃ａの発光チップＣａ２０のφＷ端子と発光チップ群＃ｂに属する発光チップＣｂ２０のφＷ端子とに接続され、発光チップＣａ２０と発光チップＣｂ２０とで構成する発光チップ組＃２０に対して書込信号φＷ２０を送信する。
【００３５】
以上説明したように、回路基板６２上のすべての発光チップＣには、基準電位Ｖｓｕｂと電源電位Ｖｇａが共通に送信される。
そして、第１転送信号φ１ａ、第２転送信号φ２ａ、点灯信号φＩａ、許可信号φＥａは、発光チップ群＃ａに対して共通に送信される。そして、第１転送信号φ１ｂ、第２転送信号φ２ｂ、点灯信号φＩｂ、許可信号φＥｂは、発光チップ群＃ｂに対して共通に送信される。
一方、書込信号φＷ１〜φＷ２０は、発光チップ群＃ａに属する一つの発光チップＣと発光チップ群＃ｂに属する一つの発光チップＣとの構成する発光チップ組＃１〜＃２０のそれぞれに対して共通に送信される。
【００３６】
図５は、発光装置６５の発光チップＣをマトリクスの各要素として配置して示した図である。
図５では、発光チップＣ（発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０）を２×２０のマトリクスの各要素として配置して、上記した信号発生回路１１０と発光チップＣ（発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０）とを相互に接続する信号（第１転送信号φ１ａ、φ１ｂ、第２転送信号φ２ａ、φ２ｂ、点灯信号φＩａ、φＩｂ、許可信号φＥａ、φＥｂ、書込信号φＷ１〜φＷ２０）の配線（ライン）を示している。
上述したように、第１転送信号φ１ａ、第２転送信号φ２ａ、点灯信号φＩａ、許可信号φＥａは、発光チップ群＃ａに対して共通に送信される。そして、第１転送信号φ１ｂ、第２転送信号φ２ｂ、点灯信号φＩｂ、許可信号φＥｂは、発光チップ群＃ｂに対して共通に送信されることが容易に理解できる。
また、書込信号φＷ１〜φＷ２０は、発光チップ群＃ａに属する一つの発光チップＣと発光チップ群＃ｂに属する一つの発光チップＣとの構成する発光チップ組＃１〜＃２０のそれぞれに対して共通に送信されることが容易に理解できる。
【００３７】
ここで、配線（ライン）の数について説明する。
本実施の形態を適用しないで、発光装置６５の発光チップＣを発光チップ群および発光チップ組に分けない場合には、点灯信号φＩは、発光チップＣ毎に送信されるため、発光チップＣの数を４０個とすると、点灯信号ライン（図５の点灯信号ライン２０４ａおよび２０４ｂに相当）は４０本必要になる。これに加え、第１転送信号ライン（図４の第１転送信号ライン２０１ａおよび２０１ｂに相当）、第２転送信号ライン（図４の第２転送信号ライン２０２ａおよび２０２ｂに相当）、電源ライン２００ａ、２００ｂが必要となる。よって、発光装置６５に設けられる配線（ライン）の数は４４本となる。
また、点灯信号ラインは、発光サイリスタＬに点灯のための電流を送信するため、抵抗の小さいことを要する。よって、点灯信号ラインには、幅の広い配線が必要になる。このため、本実施の形態を適用しない場合には、発光装置６５の回路基板６２上に幅の広い４０本の点灯信号ラインが設けられることになり、回路基板６２の面積が大きくなってしまう。
【００３８】
本実施の形態では、図４および５に示すように、発光チップ群の数を２としているので、点灯信号ライン２０４ａ、２０４ｂの２本となる。さらに、第１転送信号ライン２０１ａ、２０１ｂ、第２転送信号ライン２０２ａ、２０２ｂ、電源ライン２００ａ、２００ｂに加え、許可信号ライン２０３ａ、２０３ｂ、書込信号ライン２０５〜２２４が必要になる。よって、配線（ライン）の数は３０本となる。
本実施の形態では、本実施の形態を適用しない場合に比べ、配線の数は３／４になる。
さらに、本実施の形態では、点灯のための電流を送信する幅の広い配線は点灯信号ライン２０４ａ、２０４ｂの２本に削減される。後述するように、書込信号φＷ１〜φＷ２０は、書込ダイオードＤｗ１、Ｄｗ２、Ｄｗ３、…を順バイアスにして、発光サイリスタＬのしきい電圧を変化させるものであるため、書込信号ライン２０５〜２２４には大きな電流を流さない。よって、書込信号ライン２０５〜２２４に幅の広い配線を要しない。このことから、本実施の形態では、回路基板６２上に幅の広い配線を多数設けることを要せず、回路基板６２の面積を抑制できる。
【００３９】
なお、ここでは発光チップＣを２つの群（＃ａ、＃ｂ）に分けたが、Ｍ（Ｍ≧２の整数）個の群に分けてもよい。また、２０個の組（＃１〜＃２０）としたが、Ｎ（Ｎ≧２の整数）個の組としてもよい。
【００４０】
（発光チップＣ）
図６は、第１の実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）である発光チップＣの回路構成を説明するための等価回路図である。なお、図６の入力端子（Ｖｇａ端子、φ１端子、φ２端子、φＥ端子、φＷ端子、φＩ端子）を除いて、以下に説明する各素子は、後述する図７で説明するように、発光チップＣ上のレイアウトに基づいて配置されている。
ここでは、発光チップＣａ１を例に、発光チップＣを説明する。そこで、図６において、発光チップＣを発光チップＣａ１（Ｃ）と表示する。他の発光チップＣａ２〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０の構成は、発光チップＣａ１と同じである。
なお、入力端子（Ｖｇａ端子、φ１端子、φ２端子、φＥ端子、φＷ端子、φＩ端子）は、図４（ａ）と異なるが、説明の便宜上、図中左端に示した。
【００４１】
発光チップＣａ１（Ｃ）は、前述したように基板８０上に列状に配列された発光素子の一例としての発光サイリスタＬ１、Ｌ２、Ｌ３、…から構成される発光サイリスタ列（発光素子列１０２（図４参照））を備えている。
さらに、発光チップＣａ１（Ｃ）は、発光サイリスタ列と同様に列状に配列された転送素子の一例としての転送サイリスタＴ１、Ｔ２、Ｔ３、…から構成される転送サイリスタ列、同様に列状に配列された許可素子の一例としての許可ダイオードＤｅ１、Ｄｅ２、Ｄｅ３、…から構成される許可ダイオード列、同様に列状に配列された制御素子の一例としてのダイオードスイッチＤｓ１、Ｄｓ２、Ｄｓ３、…から構成されるダイオードスイッチ列を備えている。なお、ダイオードスイッチＤｓ１、Ｄｓ２、Ｄｓ３、…は、それぞれが書込ダイオードＤｗ１、Ｄｗ２、Ｄｗ３、…と、書込抵抗Ｒｗ１、Ｒｗ２、Ｒｗ３、…の同じ番号のペアで構成されている。
そして、転送サイリスタＴ１、Ｔ２、Ｔ３、…と許可ダイオードＤｅ１、Ｄｅ２、Ｄｅ３、…との間に第１の電気的手段の一例としての接続抵抗Ｒｅ１、Ｒｅ２、Ｒｅ３、…を備えている。
【００４２】
ここでは、発光サイリスタＬ１、Ｌ２、Ｌ３、…、転送サイリスタＴ１、Ｔ２、Ｔ３、…、許可ダイオードＤｅ１、Ｄｅ２、Ｄｅ３、…、ダイオードスイッチＤｓ１、Ｄｓ２、Ｄｓ３、…、書込ダイオードＤｗ１、Ｄｗ２、Ｄｗ３、…、書込抵抗Ｒｗ１、Ｒｗ２、Ｒｗ３、…、接続抵抗Ｒｅ１、Ｒｅ２、Ｒｅ３、…をそれぞれ区別しないときは、発光サイリスタＬ、転送サイリスタＴ、許可ダイオードＤｅ、ダイオードスイッチＤｓ、書込ダイオードＤｗ、書込抵抗Ｒｗ、接続抵抗Ｒｅと表記する。
なお、上記のサイリスタ（発光サイリスタＬ、転送サイリスタＴ）は、アノード端子、カソード端子、ゲート端子の３端子を有する半導体素子である。許可ダイオードＤｅはショットキーダイオードであり、書込ダイオードＤｗはｐｎ接合ダイオードである。
後述するように、書込抵抗Ｒｗは、書込ダイオードＤｗの動作に伴って可変抵抗として働く。
【００４３】
ここでは、転送サイリスタＴのアノード端子を第１のアノード端子、カソード端子を第１のカソード端子、ゲート端子を第１のゲート端子と呼ぶことがある。さらに、発光サイリスタＬのアノード端子を第２のアノード端子、カソード端子を第２のカソード端子、ゲート端子を第２のゲート端子と呼ぶことがある。
【００４４】
また、発光チップＣａ１（Ｃ）は、転送サイリスタＴ１、Ｔ２、Ｔ３、…をそれぞれ番号順に２つをペアにしてそれぞれの間に第２の電気的手段の一例としての結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…を備えている。
【００４５】
さらに、発光チップＣａ１（Ｃ）は、電源線抵抗Ｒｇｘ１、Ｒｇｘ２、Ｒｇｘ３、…、電源線抵抗Ｒｇｚ１、Ｒｇｚ２、Ｒｇｚ３、…を備えている。
ここで、発光サイリスタＬなどと同様に、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…、電源線抵抗Ｒｇｘ１、Ｒｇｘ２、Ｒｇｘ３、…、電源線抵抗Ｒｇｚ１、Ｒｇｚ２、Ｒｇｚ３、…をそれぞれ区別しないときは、結合ダイオードＤｘ、電源線抵抗Ｒｇｘ、電源線抵抗Ｒｇｚと表記する。
【００４６】
ここで、発光サイリスタ列における発光サイリスタＬの数は、予め定められた個数とすればよい。本実施の形態で、発光サイリスタＬの数を例えば１２８個とすると、転送サイリスタＴ、許可ダイオードＤｅ、ダイオードスイッチＤｓ（書込ダイオードＤｗおよび接続抵抗Ｄｗ）のそれぞれの数も１２８個である。同様に、接続ダイオードＤｙ、接続抵抗Ｒｅ、電源線抵抗Ｒｇｘ、電源線抵抗Ｒｇｚの数も１２８個である。しかし、結合ダイオードＤｘの数は、転送サイリスタＴの数より１少ない１２７個である。
なお、転送サイリスタＴ、許可ダイオードＤｅ、書込ダイオードＤｗ（ダイオードスイッチＤｓ）のそれぞれの数は、発光サイリスタＬの数より多くてもよい。
【００４７】
そして、発光チップＣａ１（Ｃ）は、１個のスタートダイオードＤｘ０を備えている。さらに、後述する第１転送信号φ１ａを送信する第１転送信号線７２と第２転送信号φ２ａを送信する第２転送信号線７３とに過剰な電流が流れるのを防止する、電流制限抵抗Ｒ１および電流制限抵抗Ｒ２を備えている。さらにまた、後述する点灯信号φＩａを送信する点灯信号線７５の電位の変化が点灯信号発生部１４０ａに影響しないように電位差を保持する電流制限抵抗ＲＩを備えている。
【００４８】
なお、発光サイリスタ列の発光サイリスタＬ１、Ｌ２、Ｌ３、…、転送サイリスタ列の転送サイリスタＴ１、Ｔ２、Ｔ３、…、許可ダイオード列の許可ダイオードＤｅ１、Ｄｅ２、Ｄｅ３、…、ダイオードスイッチ列のダイオードスイッチＤｓ１、Ｄｓ２、Ｄｓ３、…は、図６中において、左側から番号順に配列されている。さらに、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…、接続抵抗Ｒｅ１、Ｒｅ２、Ｒｅ３、…、電源線抵抗Ｒｇｘ１、Ｒｇｘ２、Ｒｇｘ３、…、電源線抵抗Ｒｇｚ１、Ｒｇｚ２、Ｒｇｚ３、…も、同様に、図中左側から番号順に配列されている。
そして、発光サイリスタ列、転送サイリスタ列、許可ダイオード列、ダイオードスイッチ列は、図６中上から、転送サイリスタ列、許可ダイオード列、ダイオードスイッチ列、発光サイリスタ列の順に並べられている。
【００４９】
では次に、発光チップＣａ１（Ｃ）における各素子の電気的な接続について説明する。
転送サイリスタＴのアノード端子、発光サイリスタＬのアノード端子は、発光チップＣａ１（Ｃ）の基板８０に接続されている（アノードコモン）。
そして、これらのアノード端子は、基板８０裏面に設けられた裏面電極８５（後述の図７参照）であるＶｓｕｂ端子を介して電源ライン２００ａ（図４参照）に接続されている。この電源ライン２００ａに、基準電位Ｖｓｕｂが供給される。
【００５０】
転送サイリスタＴの配列に沿って、奇数番号の転送サイリスタＴ１、Ｔ３、Ｔ５、…のカソード端子は、第１転送信号線７２に接続されている。そして、第１転送信号線７２は、電流制限抵抗Ｒ１を介して、第１転送信号φ１ａの入力端子であるφ１端子に接続されている。このφ１端子には、第１転送信号ライン２０１ａ（図４参照）が接続され、第１転送信号φ１ａが送信される。
【００５１】
一方、転送サイリスタＴの配列に沿って、偶数番号の転送サイリスタＴ２、Ｔ４、Ｔ６、…のカソード端子は、第２転送信号線７３に接続されている。そして、第２転送信号線７３は、電流制限抵抗Ｒ２を介して第２転送信号φ２ａの入力端子であるφ２端子に接続されている。このφ２端子には、第２転送信号ライン２０２ａ（図４参照）が接続され、第２転送信号φ２ａが送信される。
なお、発光チップＣ１ｂの場合には、φ１端子には、第１転送信号ライン２０１ｂ（図４参照）が接続され、第１転送信号φ１ｂが送信される。同様に、φ２端子には、第２転送信号ライン２０２ｂ（図４参照）が接続され、第２転送信号φ２ｂが送信される。そこで、以下の説明では、第１転送信号φ１ａ（φ１）および第２転送信号φ２ａ（φ２）と表示する。同様に、発光チップＣａ１に送信される信号には、区別しない場合の信号を（）内に示して表示する。
【００５２】
許可ダイオードＤｅのカソード端子は、許可信号線７６に接続されている。許可信号線７６は、許可信号φＥａ（φＥ）の入力端子であるφＥ端子に接続されている。このφＥ端子には、許可信号ライン２０３ａ（図４参照）が接続され、許可信号φＥａ（φＥ）が送信される。
書込ダイオードＤｗのカソード端子は、書込信号線７４に接続されている。そして、書込信号線７４は、書込信号φＷ１（φＷ）の入力端子であるφＷ端子に接続されている。このφＷ端子には、書込信号ライン２０５（図４参照）が接続され、書込信号φＷ１（φＷ）が送信される。
【００５３】
発光サイリスタＬのカソード端子は、点灯信号線７５に接続されている。そして、点灯信号線７５は、電流制限抵抗ＲＩを介して、点灯信号φＩａ（φＩ）の入力端子であるφＩ端子に接続されている。このφＩ端子には、点灯信号ライン２０４ａ（図４参照）が接続され、点灯信号φＩａ（φＩ）が送信される。
【００５４】
転送サイリスタＴのゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…は、同じ番号の許可ダイオードＤｅ１、Ｄｅ２、Ｄｅ３、…のアノード端子Ｄａ１、Ｄａ２、Ｄａ３、…に、それぞれ接続抵抗Ｒｅ１、Ｒｅ２、Ｒｅ３、…を介して、１対１で接続されている。
許可ダイオードＤｅ１、Ｄｅ２、Ｄｅ３、…のアノード端子Ｄａ１、Ｄａ２、Ｄａ３、…は、同じ番号の書込ダイオードＤｗ１、Ｄｗ２、Ｄｗ３、…のアノード端子に１対１で接続されている。よって、許可ダイオードＤｅ１、Ｄｅ２、Ｄｅ３、…のアノード端子と書込ダイオードＤｗ１、Ｄｗ２、Ｄｗ３、…のアノード端子をともにアノード端子Ｄａ１、Ｄａ２、Ｄａ３、…と表記する。
書込ダイオードＤｗ１、Ｄｗ２、Ｄｗ３、…のアノード端子Ｄａ１、Ｄａ２、Ｄａ３、…は、同じ番号の発光サイリスタＬ１、Ｌ２、Ｌ３、…のゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、…に、それぞれ書込抵抗Ｒｗ１、Ｒｗ２、Ｒｗ３、…を介して、１対１で接続されている。
【００５５】
ここでも、ゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…、ゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、…、アノード端子Ｄａ１、Ｄａ２、Ｄａ３、…をそれぞれ区別しないときは、ゲート端子Ｇｔ、ゲート端子Ｇｌ、アノード端子Ｄａと表記する。
【００５６】
転送サイリスタＴ１、Ｔ２、Ｔ３、…のそれぞれのゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…を番号順に２個ずつペアとしたゲート端子Ｇｔ間に、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…がそれぞれ接続されている。すなわち、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…はそれぞれがゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…で順に挟まれるように直列接続されている。そして、結合ダイオードＤｘ１の向きは、ゲート端子Ｇｔ１からゲート端子Ｇｔ２に向かって電流が流れる方向に接続されている。他の結合ダイオードＤｘ２、Ｄｘ３、Ｄｘ４、…についても同様である。
転送サイリスタＴのゲート端子Ｇｔは、転送サイリスタＴのそれぞれに対応して設けられた電源線抵抗Ｒｇｘを介して電源線７１に接続されている。そして、電源線７１はＶｇａ端子に接続されている。Ｖｇａ端子は電源ライン２００ｂ（図４参照）に接続されて、電源電位Ｖｇａが供給される。
発光サイリスタＬのゲート端子Ｇｌも、発光サイリスタＬのそれぞれに対応して設けられた電源線抵抗Ｒｇｚを介して電源線７１に接続されている。
【００５７】
そして、転送サイリスタ列の一端側の転送サイリスタＴ１のゲート端子Ｇｔ１は、スタートダイオードＤｘ０のカソード端子に接続されている。一方、スタートダイオードＤｘ０のアノード端子は、第２転送信号線７３に接続されている。
【００５８】
なお、ダイオードスイッチＤｓの動作を詳細に説明するため、ダイオードスイッチＤｓ１において、書込抵抗Ｒｗ１の一方の端子であって、ゲート端子Ｇｌ１に接続された端子を端子Ｑ、書込ダイオードＤｗ１のアノード端子（Ｄａ１）と書込抵抗Ｒｗ１の他方の端子との共通の端子であって、許可ダイオードＤｅ１のアノード端子Ｄａ１に接続された端子を端子Ｏ、書込ダイオードＤｗ１のカソード端子を端子Ｐと表記する。
【００５９】
図７は、第１の実施の形態における発光チップＣの平面レイアウト図および断面図である。図７（ａ）は、発光チップＣの平面レイアウト図であって、発光サイリスタＬ１〜Ｌ４、許可ダイオードＤｅ１〜Ｄｅ４、ダイオードスイッチＤｓ１〜Ｄｓ４、転送サイリスタＴ１〜Ｔ４を中心とした部分を示している。図７（ｂ）は、図７（ａ）に示したＶＩＩＢ−ＶＩＩＢ線での断面図である。よって、図７（ｂ）の断面図には、図中下より発光サイリスタＬ１、ダイオードスイッチＤｓ１（書込ダイオードＤｗ１および書込抵抗Ｒｗ１）、許可ダイオードＤｅ１、接続抵抗Ｒｅ１、転送サイリスタＴ１、結合ダイオードＤｘ１の断面が示されている。なお、図７（ａ）および（ｂ）の図中には、主要な素子や端子を名前により表示している。
なお、図７（ａ）では、各素子間を接続する配線を、実線で示している。また、図７（ｂ）では、各素子間を接続する配線の記載を省略している。
【００６０】
発光チップＣは、図７（ｂ）に示すように、例えばＧａＡｓやＧａＡｌＡｓなどの化合物半導体において、ｐ型の基板８０上に、ｐ型の第１半導体層８１、ｎ型の第２半導体層８２、ｐ型の第３半導体層８３およびｎ型の第４半導体層８４が順に積層されたのち、ｐ型の第１半導体層８１、ｎ型の第２半導体層８２、ｐ型の第３半導体層８３、ｎ型の第４半導体層８４を連続して除去することで相互に分離された複数の島（アイランド）（第１アイランド１４１〜第９アイランド１４９）を備えている。
【００６１】
図７（ａ）に示すように、第１アイランド１４１には、発光サイリスタＬ１が、第２アイランド１４２には、ダイオードスイッチＤｓ１が、第３アイランド１４３には、許可ダイオードＤｅ１および接続抵抗Ｒｅ１が設けられている。第４アイランド１４４には、電源線抵抗Ｒｇｘ１、Ｒｇｚ１が設けられている。第５アイランド１４５には、転送サイリスタＴ１、結合ダイオードＤｘ１が、第６アイランド１４６には、スタートダイオードＤｘ０が設けられている。そして、第７アイランド１４７には電流制限抵抗Ｒ１、第８アイランド１４８には電流制限抵抗Ｒ２、第９アイランド１４９には電流制限抵抗ＲＩが設けられている。
そして、発光チップＣには、第１アイランド１４１、第２アイランド１４２、第３アイランド１４３、第４アイランド１４４、第５アイランド１４５と同様なアイランドが、並列して形成されている。これらのアイランドには、発光サイリスタＬ２、Ｌ３、Ｌ４、…、ダイオードスイッチＤｓ２、Ｄｓ３、Ｄｓ４、…、転送サイリスタＴ２、Ｔ３、Ｔ４、…等が、第１アイランド１４１、第２アイランド１４２、第３アイランド１４３、第４アイランド１４４、第５アイランド１４５と同様に設けられている。これらについては、説明を省略する。
そしてまた、基板８０の裏面にはＶｓｕｂ端子となる裏面電極８５が設けられている。
【００６２】
さらに、図７（ａ）および図７（ｂ）により、第１アイランド１４１〜第９アイランド１４９について詳細に説明する。
第１アイランド１４１に設けられた発光サイリスタＬ１は、基板８０上のｐ型の第１半導体層８１をアノード端子、ｎ型の第４半導体層８４の領域１１１上に形成されたｎ型オーミック電極１２１をカソード端子、ｎ型の第４半導体層８４を除去して露出させたｐ型の第３半導体層８３上に形成されたｐ型オーミック電極１３１をゲート端子Ｇｌ１としている。そして、ｎ型オーミック電極１２１の部分以外のｎ型の第４半導体層８４の領域１１１の表面から光を放出する。
【００６３】
第２アイランド１４２に設けられたダイオードスイッチＤｓ１を構成する書込抵抗Ｒｗ１は、第１の導電型の一例としてのｐ型の、第１の半導体層の一例としての第３半導体層８３を抵抗として用い、ｎ型の第４半導体層８４を除去して露出させたｐ型の第３半導体層８３上に形成されたｐ型オーミック電極１３２を一方の端子（図６における端子Ｑ）と、同様に形成されたｐ型オーミック電極１３３を他方の端子（図６における端子Ｏ）としている。一方、書込ダイオードＤｗ１は、ｐ型の第３半導体層８３と、第３半導体層８３上に接して設けられた第２の導電型の一例としてのｎ型の、第２の半導体層の一例としての第４半導体層８４とが形成するｐｎ接合をダイオードとして用い、ｎ型の第４半導体層８４の領域１１２上に形成されたｎ型オーミック電極１２２をカソード端子（図６における端子Ｐ）とし、ｎ型の第４半導体層８４を除去して露出させたｐ型の第３半導体層８３上に形成されたｐ型オーミック電極１３３をアノード端子（図６における端子Ｏ）としている。
なお、図７（ｂ）に示すように、ｎ型オーミック電極１２２が形成された領域１１２を挟んで、ｐ型オーミック電極１３２および１３３が設けられている。
【００６４】
第３アイランド１４３はｎ型の第４半導体層８４が除去されている。第３アイランド１４３に設けられた許可ダイオードＤｅ１は、ｐ型の第３半導体層８３上に形成されたｐ型オーミック電極１３４をアノード端子とし、同じくｐ型の第３半導体層８３上に形成され、ｐ型の第３半導体層８３とショットキー接合するショットキー電極１５１をカソード端子とする。そして、接続抵抗Ｒｅ１は、ｐ型オーミック電極１３４と、ｐ型の第３半導体層８３上に形成されたｐ型オーミック電極１３５との間のｐ型の第３半導体層８３を抵抗としている。
【００６５】
第４アイランド１４４もｎ型の第４半導体層８４が除去されている。第４アイランド１４４に設けられた電源線抵抗Ｒｇｘ１およびＲｇｚ１は、ｐ型の第３半導体層８３上に形成された３個のｐ型オーミック電極１３６、１３７、１３８の間のｐ型の第３半導体層８３を抵抗としている。すなわち、電源線抵抗Ｒｇｚ１はｐ型オーミック電極１３６、１３７の間に設けられ、電源線抵抗Ｒｇｘ１はｐ型オーミック電極１３７、１３８の間に設けられている。
【００６６】
第５アイランド１４５に設けられた転送サイリスタＴ１は、基板８０上のｐ型の第１半導体層８１をアノード端子、ｎ型の第４半導体層８４の領域１１３上に形成されたｎ型オーミック電極１２３をカソード端子、ｎ型の第４半導体層８４を除去して露出させたｐ型の第３半導体層８３上に形成されたｐ型オーミック電極１３９をゲート端子Ｇｔ１とする。
同じく第５アイランド１４５に設けられた結合ダイオードＤｘ１は、ｎ型の第４半導体層８４の領域１１４上に設けられたｎ型オーミック電極１２４をカソード端子、ｐ型の第３半導体層８３上に形成されたｐ型オーミック電極１３９（ゲート端子Ｇｔ１）をアノード端子として形成されている。
【００６７】
第６アイランド１４６に設けられたスタートダイオードＤｘ０は、ｎ型の第４半導体層８４上に設けられたｎ型オーミック電極（符号なし）をカソード端子、ｎ型の第４半導体層８４を除去して露出させたｐ型の第３半導体層８３上に形成されたｐ型オーミック電極（符号なし）をアノード端子として形成されている。
第７アイランド１４７、第８アイランド１４８、第９アイランド１４９はｎ型の第４半導体層８４が除去されている。そして、第７アイランド１４７に設けられた電流制限抵抗Ｒ１、第８アイランド１４８に設けられた電流制限抵抗Ｒ２、第９アイランド１４９に設けられた電流制限抵抗ＲＩは、ｐ型の第３半導体層８３上に形成された一組のｐ型オーミック電極（符号なし）間のｐ型の第３半導体層８３を抵抗としている。
【００６８】
図７（ａ）において、各素子間の接続関係を説明する。
第１アイランド１４１の発光サイリスタＬ１のゲート端子Ｇｌ１であるｐ型オーミック電極１３１は、第２アイランド１４２の書込抵抗Ｒｗ１の一方の端子であるｐ型オーミック電極１３２（図６における端子Ｑ）に接続されている。
発光サイリスタＬ１のカソード端子であるｎ型オーミック電極１２１は点灯信号線７５に接続されている。点灯信号線７５は、第９アイランド１４９に設けられた電流制限抵抗ＲＩを介してφＩ端子に接続されている。
【００６９】
第２アイランド１４２の書込ダイオードＤｗ１のカソード端子であるｎ型オーミック電極１２２は、書込信号線７４に接続されている。そして、書込信号線７４はφＷ端子に接続されている。
また、第２アイランド１４２の書込ダイオードＤｗ１のアノード端子であって、書込抵抗Ｒｗ１の他方の端子であるｐ型オーミック電極１３３（図６における端子Ｏ）は、第３アイランド１４３の接続抵抗Ｒｅ１の一方の端子であるｐ型オーミック電極１３４に接続されている。
【００７０】
第３アイランド１４３の許可ダイオードＤｅ１のカソード端子であるショットキー電極１５１は、許可信号線７６に接続されている。そして、許可信号線７６はφＥ端子に接続されている。
また、第３アイランド１４３の接続抵抗Ｒｅ１の他方の端子であるｐ型オーミック電極１３５は、第５アイランド１４５の転送サイリスタＴ１のゲート端子Ｇｔ１であるｐ型オーミック電極１３９に接続されている。
【００７１】
第４アイランド１４４の電源線抵抗Ｒｇｚ１の一方の端子であるｐ型オーミック電極１３６は、第２アイランド１４２の書込抵抗Ｒｗ１の一方の端子であるｐ型オーミック電極１３２に接続されている。
電源線抵抗Ｒｇｚ１の他方の端子と電源線抵抗Ｒｇｘ１の一方の端子とを兼ねるｐ型オーミック電極１３７は電源線７１に接続されている。そして、電源線７１はＶｇａ端子に接続されている。
電源線抵抗Ｒｇｘ１の他方の端子であるｐ型オーミック電極１３８は、第３アイランド１４３の接続抵抗Ｒｅ１の他方の端子であるｐ型オーミック電極１３５に接続されている。
【００７２】
第５アイランド１４５に設けられた転送サイリスタＴ１のカソード端子であるｎ型オーミック電極１２３は、第１転送信号線７２に接続されている。第１転送信号線７２は、第７アイランド１４７に設けられた電流制限抵抗Ｒ１を介してφ１端子に接続されている。
そして、第５アイランド１４５に設けられた結合ダイオードＤｘ１のカソード端子であるｎ型オーミック電極１２４は、隣接して設けられた転送サイリスタＴ２のゲート端子Ｇｔ２であるｐ型オーミック電極（符号なし）に接続されている。
一方、第５アイランド１４５に設けられた転送サイリスタＴ１のゲート端子Ｇｔ１であるｐ型オーミック電極１３９は、第６アイランド１４６に設けられたスタートダイオードＤｘ０のカソード端子であるｎ型の第４半導体層８４上に形成されたｎ型オーミック電極（符号なし）に接続されている。
【００７３】
第６アイランド１４６に設けられたスタートダイオードＤｘ０のアノード端子であるｐ型の第３半導体層８３上に形成されたｐ型オーミック電極（符号なし）は、偶数番号の転送サイリスタＴのカソード端子であるｎ型の第４半導体層８４上に形成されたｎ型オーミック電極（符号なし）と接続されるとともに、第８アイランド１４８に設けられた電流制限抵抗Ｒ２を介してφ２端子に接続されている。
他の発光サイリスタＬ、転送サイリスタＴ、ダイオードスイッチＤｓ、結合ダイオードＤｘについても同様であるので、説明を省略する。
このようにして、図６に示した発光チップＣａ１（Ｃ）が形成される。
なお、図６、図７では、電流制限抵抗ＲＩを発光チップＣに設けたが、発光チップＣ外、すなわち回路基板６２（図４参照）上に設けてもよい。
【００７４】
（発光装置６５の動作）
次に、発光装置６５の動作について説明する。
発光装置６５は発光チップ群＃ａに属する発光チップＣａ１〜Ｃａ２０と発光チップ群＃ｂに属する発光チップＣｂ１〜Ｃｂ２０とを備えている（図３、４、５参照）。
図４に示したように、回路基板６２上のすべての発光チップＣ（発光チップＣａ１〜Ｃａ２０と発光チップＣｂ１〜Ｃｂ２０）には、基準電位Ｖｓｕｂと電源電位Ｖｇａが共通に供給される。
そして、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０には、前述したように、第１転送信号φ１ａ、第２転送信号φ２ａ、点灯信号φＩａ、許可信号φＥａが共通（並列）に送信される。よって、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０は並列して駆動される。
同様に、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０には、前述したように、第１転送信号φ１ｂ、第２転送信号φ２ｂ、点灯信号φＩｂ、許可信号φＥｂが共通（並列）に送信される。よって、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０は並列に駆動される。
【００７５】
一方、書込信号φＷ１〜φＷ２０（φＷ）は、発光チップ群＃ａの一つの発光チップＣと発光チップ群＃ｂの一つの発光チップＣとが構成する発光チップ組＃１〜＃２０のそれぞれに対して共通に送信される。例えば、発光チップ群＃ａの発光チップＣａ１と発光チップ群＃ｂの発光チップＣｂ１とを発光チップ組＃１として、書込信号φＷ１が共通に送信される。また、２０個の書込信号φＷ１〜φＷ２０は、同じタイミングで並列に送信される。よって、発光チップ組＃１〜＃２０は並列に駆動される。
なお、後述するように書込信号φＷ１〜φＷ２０のタイミングを互にずらして送信してもよい。
【００７６】
発光チップ群＃ａの発光チップＣａ２〜Ｃａ２０は発光チップＣａ１と並行して駆動され、発光チップ群＃ｂの発光チップＣｂ２〜Ｃｂ２０は発光チップＣｂ１と並行して駆動されるので、発光チップ組＃１に属する発光チップＣａ１およびＣｂ１の動作を説明すれば足りる。なお、同様に、発光チップ組＃２〜＃２０は発光チップ組＃１と並行して駆動されるので、発光チップＣａ１とＣｂ１とが属する発光チップ組＃１を説明すれば足りる。
【００７７】
＜サイリスタ＞
発光チップＣａ１およびＣｂ１の動作を説明する前に、サイリスタ（転送サイリスタＴ、発光サイリスタＬ）の基本的な動作を説明する。サイリスタは、前述したように、アノード端子、カソード端子、ゲート端子の３端子を有する半導体素子である。
以下では、例として、サイリスタのアノード端子に接続されたＶｓｕｂ端子（図６、図７参照）に供給される基準電位Ｖｓｕｂをハイレベルの電位（以下では「Ｈ」と表記する。）として０Ｖ、Ｖｇａ端子に供給される電源電位Ｖｇａをローレベルの電位（以下では「Ｌ」と表記する。）として−３．３Ｖとする。そして、サイリスタは、図７に示したように、ＧａＡｓ、ＧａＡｌＡｓ等によるｐ型半導体層、ｎ型半導体層を積層して構成されているとし、ｐｎ接合の順方向電位（拡散電位）Ｖｄを１．５Ｖとする。なお、ショットキー接合の順方向電位Ｖｓを０．５Ｖとする。
【００７８】
アノード端子とカソード端子との間に電流が流れていないオフ状態のサイリスタは、しきい電圧Ｖより低い電位（絶対値が大きい負の値）がカソード端子に印加されるとオン状態に移行（ターンオン）する。サイリスタは、ターンオンすると、アノード端子とカソード端子との間に電流が流れた状態（オン状態）になる。ここで、サイリスタのしきい電圧は、ゲート端子の電位からｐｎ接合の順方向電位Ｖｄを引いた値である。よって、サイリスタは、ゲート端子の電位が−１．５Ｖであると、しきい電圧が−３．０Ｖとなる。すなわち、−３．０Ｖより低い電位がカソード端子に印加されると、サイリスタがターンオンする。
オン状態のサイリスタのゲート端子の電位は、アノード端子の電位に近い電位になる。ここでは、アノード端子を基準電位Ｖｓｕｂ（０Ｖ（「Ｈ」））に設定しているので、ゲート端子の電位は０Ｖ（「Ｈ」）となるとして説明する。また、オン状態のサイリスタのカソード端子は、アノード端子の電位からｐｎ接合の順方向電位Ｖｄを引いた値に近い値となる。ここでは、アノード端子を基準電位Ｖｓｕｂ（０Ｖ（「Ｈ」））に設定しているので、オン状態のサイリスタのカソード端子の電位は−１．５Ｖとなるとして説明する。
【００７９】
サイリスタは、一度ターンオンすると、カソード端子の電位が、オン状態を維持するために必要な電位より高い電位（絶対値が小さい負の値、０Ｖまたは正の値）になるまで、オン状態を維持する。オン状態のサイリスタのカソード端子の電位は−１．５Ｖであるので、カソード端子に−１．５Ｖより高い電位が印加されると、オン状態のサイリスタはオフ状態に移行（ターンオフ）する。例えば、カソード端子が「Ｈ」（０Ｖ）になると、−１．５Ｖより高い電位であるとともに、カソード端子の電位とアノード端子の電位とが同じになるので、サイリスタはターンオフする。
一方、サイリスタは、カソード端子に−１．５Ｖより低い電位（絶対値が大きい負の値）が継続的に印加され、サイリスタのオン状態を維持しうる電流が供給されると、オン状態を維持する。
以上のことから、サイリスタは、オン状態になると電流が流れた状態を維持し、ゲート端子の電位によってオフ状態に移行させることはできない。すなわち、サイリスタはオン状態を維持（記憶、保持）する機能を有している。
なお、本実施の形態では、発光サイリスタＬは、ターンオンすると点灯（発光）し、ターンオフすると消灯（非点灯）する。オン状態の発光サイリスタＬの発光量は、カソード端子とアノード端子間に流す電流によって決められる。
【００８０】
＜ダイオードスイッチＤｓ＞
次に、ダイオードスイッチＤｓの動作について説明する。
図８は、第１の実施の形態における発光チップＣのダイオードスイッチＤｓの構成および特性を示す図である。図８（ａ）は図７（ａ）に示した発光チップＣの平面レイアウト図から取り出したダイオードスイッチＤｓの平面レイアウト図、図８（ｂ）は図７（ｂ）に示した発光チップＣの断面図から取り出したダイオードスイッチＤｓの断面図、図８（ｃ）はダイオードスイッチＤｓの特性である。
【００８１】
図８（ａ）、（ｂ）に付した符号は、図７（ａ）、（ｂ）に付した符号と同じである。なお、ｐ型オーミック電極１３３を端子Ｏ、ｎ型オーミック電極１２２を端子Ｐ、ｐ型オーミック電極１３２を端子Ｑとする（図６参照）。ダイオードスイッチＤｓは、端子Ｏ、端子Ｐ、端子Ｑを備える３端子素子である。そして、書込抵抗Ｒｗは、端子Ｏと端子Ｑとの間のｐ型の第３半導体層８３を抵抗として構成されている。書込ダイオードＤｗは、端子Ｐと端子Ｏとの間の、ｐ型の第３半導体層８３とｎ型の第４半導体層８４とで構成されるｐｎ接合で構成されている。
【００８２】
次に、ダイオードスイッチＤｓの動作を説明する。
例えば端子Ｏを０Ｖに、端子Ｑを−３Ｖにし、端子Ｐに電位を与えないときは、書込抵抗Ｒｗ（端子Ｏと端子Ｑとの間）には、ｐ型の第３半導体層８３の電荷（キャリア）によって決まる電流が流れる。なお、端子Ｐに電位を与えないときは、図８（ｃ）の“書込ダイオードＤｗに電流を流さない場合”にあたる。そして、書込抵抗Ｒｗ（端子Ｏと端子Ｑとの間）に流れる電流Ｉ（Ｒｗ）は、端子Ｏと端子Ｑとの間の電位差Ｖ（Ｒｗ）に比例する。
【００８３】
次に、ｐ型の第３半導体層８３とｎ型の第４半導体層８４とで構成されるｐｎ接合が順方向にバイアス（順バイアス）されるように、例えば端子Ｐに−２Ｖ（ｐｎ接合の順方向電位Ｖｄと同じか絶対値が大きい負の値）を与えると、端子Ｏと端子Ｐとの間のｐ型の第３半導体層８３とｎ型の第４半導体層８４とで構成されるｐｎ接合が順バイアスになり、電荷（キャリア）がｎ型の第４半導体層８４とｐ型の第３半導体層８３との間に注入される。すると、端子Ｏと端子Ｑとの間の電荷（キャリア）の量（電流）も増加する。なお、端子Ｐにｐｎ接合が順バイアスになる電位を与えたときは、図８（ｃ）の“書込ダイオードＤｗに電流を流した場合”にあたる。そして、書込抵抗Ｒｗ（端子Ｏと端子Ｑとの間）に流れる電流Ｉ（Ｒｗ）は、端子Ｏと端子Ｑとの間の電位差Ｖ（Ｒｗ）に比例する。
そして、“書込ダイオードＤｗに電流を流した場合”の電流Ｉ（Ｒｗ）は、“書込ダイオードＤｗに電流を流さない場合”の電流Ｉ（Ｒｗ）に比べ、大きい。
【００８４】
すなわち、ダイオードスイッチＤｓでは、“書込ダイオードＤｗに電流を流した場合”と“書込ダイオードＤｗに電流を流さない場合”とで、書込抵抗Ｒｗの電気的な抵抗値が変化することになる。
なお、以下では、“書込ダイオードＤｗに電流を流さない場合”は、書込抵抗Ｒｗの抵抗値が大きい場合とし、抵抗値を∞と、“書込ダイオードＤｗに電流を流した場合”は、書込抵抗Ｒｗの抵抗値が小さい場合とし、抵抗値を０と近似して説明する。
【００８５】
＜許可ダイオードＤｅおよびダイオードスイッチＤｓの動作＞
次に、許可ダイオードＤｅおよびダイオードスイッチＤｓの動作を、図６、図８を参照しつつ説明する。なお、図６における転送サイリスタＴ１、許可ダイオードＤｅ１、ダイオードスイッチＤｓ１、発光サイリスタＬ１に着目して説明する。なお、番号が異なるものも同様に動作するので、番号を省略して、転送サイリスタＴ、許可ダイオードＤｅ、ダイオードスイッチＤｓ、発光サイリスタＬと表記する。他の記号についても同様とする。
図６に示すように、ダイオードスイッチＤｓの端子Ｏはアノード端子Ｄａ、端子Ｑはゲート端子Ｇｌ、端子ＰはφＷ端子である。よって、以下ではアノード端子Ｄａ（Ｏ）、ゲート端子Ｇｌ（Ｑ）、φＷ（Ｐ）と表記する。
【００８６】
表１は、第１の実施の形態における、ゲート端子Ｇｔの電位（Ｇｔ）、φＥ端子の電位（φＥ）、φＷ端子の電位（φＷ（Ｐ））に対する発光サイリスタＬのゲート端子Ｇｌの電位（Ｇｌ（Ｑ））、発光サイリスタＬのしきい電圧、発光サイリスタＬのオン（点灯）またはオフ（非点灯）の状態１〜１６を示している。
なお、表１中において、前述したように「Ｈ」は０Ｖ、「Ｌ」は−３．３Ｖである。「Ｌｓ」は、許可ダイオードＤｅおよび書込ダイオードＤｗをそれぞれ順バイアスにする電位であって、例として−２Ｖとする。他については、電位を数値で示している。
【００８７】
【表１】
2012040704.tif 000003
【００８８】
表１では、ゲート端子Ｇｔの電位として、「Ｈ」（０Ｖ）、「Ｌ」（−３．３Ｖ）、−１．５Ｖ、３Ｖの場合を示している。ゲート端子Ｇｔが「Ｈ」（０Ｖ）になる場合（状態１〜４）とは、後述するように、転送サイリスタＴがオン状態にある場合である。ゲート端子Ｇｔが−１．５Ｖになる場合（状態９〜１２）とは、オン状態の転送サイリスタＴに１個の順バイアスの結合ダイオードＤｘで接続されたオフ状態の転送サイリスタＴの場合である。ゲート端子Ｇｔが−３Ｖになる場合（状態１３〜１６）とは、オン状態の転送サイリスタＴに２個の直列接続された順バイアスの結合ダイオードＤｘで接続されたオフ状態の転送サイリスタＴの場合である。そして、ゲート端子Ｇｔが「Ｌ」（−３．３Ｖ）になる場合（状態５〜８）とは、オン状態の転送サイリスタＴの影響を受けないオフ状態の転送サイリスタＴの場合である。
【００８９】
まず、転送サイリスタＴがオン状態にあって、ゲート端子Ｇｔが「Ｈ」（０Ｖ）になっている場合（状態１〜４）を説明する。
φＥが「Ｈ」（０Ｖ）である場合（状態１、状態２）、ゲート端子Ｇｔが「Ｈ」（０Ｖ）であるので、許可ダイオードＤｅは順バイアスにならない。よって、アノード端子Ｄａ（Ｏ）には、ゲート端子Ｇｔの電位である「Ｈ」（０Ｖ）が現れて、「Ｈ」（０Ｖ）になる。
このとき、φＷ（Ｐ）が「Ｈ」（０Ｖ）である場合（状態１）、書込ダイオードＤｗも順バイアスにならず、図８（ｃ）に示した“書込ダイオードＤｗに電流を流さない場合”になって、書込抵抗Ｒｗは抵抗が高い状態にある。このため、ゲート端子Ｇｌ（Ｑ）には、アノード端子Ｄａ（Ｏ）が「Ｈ」（０Ｖ）になった影響が及ばず、ゲート端子Ｇｌ（Ｑ）は、電源線抵抗Ｒｇｚを介して電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））になる。これにより、発光サイリスタＬのしきい電圧は−４．８Ｖとなる。このため、点灯信号φＩ（φＩａまたはφＩｂ）（点灯信号線７５）が「Ｌ」（−３．３Ｖ）であっても、発光サイリスタＬはターンオンせず、非点灯である。
一方、φＷ（Ｐ）が「Ｌｓ」（−２Ｖ）である場合（状態２）、書込ダイオードＤｗが順バイアスになって、図８（ｃ）に示した“書込ダイオードＤｗに電流を流した場合”になって、書込抵抗Ｒｗの抵抗値が小さい状態になる。このため、ゲート端子Ｇｌ（Ｑ）には、アノード端子Ｄａ（Ｏ）が「Ｈ」（０Ｖ）になった影響が及んで、「Ｈ」（０Ｖ）になる。これにより、発光サイリスタＬはしきい電圧が−１．５Ｖになる。このため、点灯信号φＩ（φＩａまたはφＩｂ）（点灯信号線７５）が「Ｌ」（−３．３Ｖ）であると、発光サイリスタＬがターンオンして点灯（発光）する。
【００９０】
φＥ端子（φＥ）が「Ｌｓ」（−２Ｖ）である場合（状態３、状態４）、許可ダイオードＤｅが順バイアスになって、アノード端子Ｄａ（Ｏ）は、「Ｌｓ」（−２Ｖ）からショットキー接合の順方向電位Ｖｓ（０．５Ｖ）を引いた−１．５Ｖになる。
このとき、φＷ（Ｐ）が「Ｈ」（０Ｖ）である場合（状態３）、書込ダイオードＤｗは順バイアスにならず、図８（ｃ）に示した“書込ダイオードＤｗに電流を流さない場合”になって、書込抵抗Ｒｗの抵抗値が大きい状態にある。このため、ゲート端子Ｇｌ（Ｑ）には、アノード端子Ｄａ（Ｏ）が−１．５Ｖになった影響が及ばず、ゲート端子Ｇｌ（Ｑ）は電源線抵抗Ｒｇｚを介して電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））になる。これにより、発光サイリスタＬのしきい電圧は−４．８Ｖとなる。このため、点灯信号φＩ（φＩａまたはφＩｂ）（点灯信号線７５）が「Ｌ」（−３．３Ｖ）であっても、発光サイリスタＬはターンオンせず、非点灯である。
一方、φＷ（Ｐ）が「Ｌｓ」（−２Ｖ）である場合（状態４）、書込ダイオードＤｗのアノード端子の電位（−１．５Ｖ）とカソード端子（−２Ｖ）との差（−０．５Ｖ）は、絶対値において順方向電位Ｖｄ（１．５Ｖ）より小さい。よって、書込ダイオードＤｗは順バイアスにならず、図８（ｃ）に示した“書込ダイオードＤｗに電流を流さない場合”になって、書込抵抗Ｒｗの抵抗値が大きい状態にある。このため、ゲート端子Ｇｌ（Ｑ）には、アノード端子Ｄａ（Ｏ）が−１．５Ｖになった影響が及ばず、ゲート端子Ｇｌ（Ｑ）は、電源線抵抗Ｒｇｚを介して電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））になる。これにより、発光サイリスタＬのしきい電圧は−４．８Ｖとなって、点灯信号φＩ（φＩａまたはφＩｂ）（点灯信号線７５）が「Ｌ」（−３．３Ｖ）であっても、発光サイリスタＬはターンオンせず、非点灯である。
【００９１】
次に、転送サイリスタＴがオフ状態にあって、ゲート端子Ｇｔが「Ｌ」（−３．３Ｖ）になる場合（状態５〜状態８）を説明する。
ゲート端子Ｇｔが「Ｌ」（−３．３Ｖ）であるので、φＥ端子の電位（φＥ）が「Ｈ」（０Ｖ）または「Ｌｓ」（−２Ｖ）のいずれであっても、許可ダイオードＤｅは逆バイアスであ
るので、アノード端子Ｄａ（Ｏ）は「Ｌ」（−３．３Ｖ）となる。
このため、φＷ端子の電位（φＷ（Ｐ））が「Ｈ」（０Ｖ）または「Ｌｓ」（−２Ｖ）のいずれであっても、書込ダイオードＤｗが逆バイアスとなり、図８（ｃ）に示した“書込ダイオードＤｗに電流を流さない場合”になって、書込抵抗Ｒｗは抵抗が高い状態にある。すると、ゲート端子Ｇｌ（Ｑ）は、電源線抵抗Ｒｇｚを介して、電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））になる。よって、発光サイリスタＬのしきい電圧は−４．８Ｖとなる。このため、点灯信号φＩ（φＩａまたはφＩｂ）（点灯信号線７５）が「Ｌ」（−３．３Ｖ）であっても、発光サイリスタＬはターンオンせず、非点灯である。
【００９２】
さらに、ゲート端子Ｇｔが−１．５Ｖになる場合（状態９〜１２）を説明する。
φＥが「Ｈ」（０Ｖ）である場合（状態９、状態１０）、ゲート端子Ｇｔが−１．５Ｖであると許可ダイオードＤｅは逆バイアスであるので、アノード端子Ｄａ（Ｏ）にはゲート端子Ｇｔの電位（−１．５Ｖ）が現れる。
このとき、φＷ（Ｐ）が「Ｈ」（０Ｖ）または「Ｌｓ」（−２Ｖ）のいずれであっても、書込ダイオードＤｗは順バイアスにならず、図８（ｃ）に示した“書込ダイオードＤｗに電流を流さない場合”になって、書込抵抗Ｒｗは抵抗が高い状態にある。すると、ゲート端子Ｇｌ（Ｑ）は、電源線抵抗Ｒｇｚを介して、電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））になる。発光サイリスタＬのしきい電圧は−４．８Ｖとなり、点灯信号φＩ（φＩａまたはφＩｂ）（点灯信号線７５）が「Ｌ」（−３．３Ｖ）であっても、発光サイリスタＬはターンオンせず、非点灯である。
【００９３】
φＥ端子（φＥ）が「Ｌｓ」（−２Ｖ）である場合（状態１１、状態１２）、許可ダイオードＤｅは、アノード端子（−１．５Ｖ）とカソード端子（−２Ｖ）の電位差が順方向電位Ｖｓと同じになるので、アノード端子Ｄａ（Ｏ）にはゲート端子Ｇｔの電位（−１．５Ｖ）が現れる。
このとき、φＷ（Ｐ）が「Ｈ」（０Ｖ）または「Ｌｓ」（−２Ｖ）のいずれであっても、書込ダイオードＤｗは順バイアスにならず、図８（ｃ）に示した“書込ダイオードＤｗに電流を流さない場合”になって、書込抵抗Ｒｗは抵抗が高い状態にある。すると、ゲート端子Ｇｌ（Ｑ）は、電源線抵抗Ｒｇｚを介して、電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））になる。発光サイリスタＬのしきい電圧は−４．８Ｖとなり、点灯信号φＩ（φＩａまたはφＩｂ）（点灯信号線７５）が「Ｌ」（−３．３Ｖ）であっても、発光サイリスタＬはターンオンせず、非点灯である。
【００９４】
そして、ゲート端子Ｇｔが−３Ｖになる場合（状態１３〜１６）を説明する。
φＥが「Ｈ」（０Ｖ）である場合（状態１３、状態１４）、許可ダイオードＤｅは逆バイアスであるので、アノード端子Ｄａ（Ｏ）にはゲート端子Ｇｔの電位（−３Ｖ）が現れる。
このとき、φＷ（Ｐ）が「Ｈ」（０Ｖ）または「Ｌｓ」（−２Ｖ）のいずれであっても、書込ダイオードＤｗは逆バイアスで、図８（ｃ）に示した“書込ダイオードＤｗに電流を流さない場合”になって、書込抵抗Ｒｗは抵抗が高い状態にある。前述したように、発光サイリスタＬのしきい電圧は−４．８Ｖとなって、点灯信号φＩ（φＩａまたはφＩｂ）（点灯信号線７５）が「Ｌ」（−３．３Ｖ）であっても、発光サイリスタＬはターンオンせず、非点灯である。
【００９５】
φＥが「Ｌｓ」（−２Ｖ）である場合（状態１５、状態１６）、ゲート端子Ｇｔが−３Ｖであるので、許可ダイオードＤｅは逆バイアスで、アノード端子Ｄａ（Ｏ）には−ゲート端子Ｇｔの電位（−３Ｖ）が現れる。
このとき、φＷ（Ｐ）が「Ｈ」（０Ｖ）または「Ｌｓ」（−２Ｖ）のいずれであっても、書込ダイオードＤｗは逆バイアスで、図８（ｃ）に示した“書込ダイオードＤｗに電流を流さない場合”になって、書込抵抗Ｒｗは抵抗が高い状態にある。前述したように、発光サイリスタＬのしきい電圧は−４．８Ｖとなって、点灯信号φＩ（φＩａまたはφＩｂ）（点灯信号線７５）が「Ｌ」（−３．３Ｖ）であっても、発光サイリスタＬはターンオンせず、非点灯である。
【００９６】
表１に示すように、Ｇｔが「Ｈ」（０Ｖ）であって、φＥが「Ｈ」（０Ｖ）で、φＷ（Ｐ）が「Ｌｓ」（−２Ｖ）のとき、発光サイリスタＬのしきい電圧が−１．５Ｖに上昇し（絶対値が小さい負の値になり）、点灯信号線７５が「Ｌ」（−３．３Ｖ）であると、発光サイリスタＬがターンオンしてオン状態になり、点灯（発光）する。
そして、Ｇｔ、φＥ、φＷ（Ｐ）の他の組み合わせでは、発光サイリスタＬのしきい電圧が−４．８Ｖであって、点灯信号φＩ（φＩａまたはφＩｂ）（点灯信号線７５）が「Ｌ」（−３．３Ｖ）であっても、発光サイリスタＬはターンオンせず、非点灯である。
【００９７】
ダイオードスイッチＤｓの動作を別の観点で説明する。
上述したように、許可ダイオードＤｅが順バイアスでないとき、ゲート端子Ｇｔの電位（Ｇｔ）がアノード端子Ｄａ（Ｏ）に現れる。よって、ゲート端子Ｇｔの電位（Ｇｔ）が「Ｈ」（０Ｖ）のとき、書込ダイオードＤｗが順バイアスになって、ゲート端子Ｇｔの電位（Ｇｔ）がゲート端子Ｇｌ（Ｑ）に現れればよい。
Ｇｔが「Ｈ」（０Ｖ）であるので、φＥが「Ｈ」（０Ｖ）であれば、許可ダイオードＤｅは順バイアスにならず、Ｇｔの電位である「Ｈ」（０Ｖ）がアノード端子Ｄａに現れる。そして、φＷ（Ｐ）が、ｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）より絶対値が大きい負の値（≦−１．５Ｖ）であれば、書込ダイオードＤｗが順バイアスになって、書込抵抗Ｒｗの抵抗が低い状態になる。これにより、Ｇｔの電位である「Ｈ」（０Ｖ）がＧｌ（Ｑ）に現れることになる。ここでは、一例として、φＷ（Ｐ）を「Ｌｓ」（−２Ｖ）としている。
一方、Ｇｔが「Ｈ」（０Ｖ）であって、φＥが「Ｌｓ」（−２Ｖ）のとき、許可ダイオードＤｅが順バイアスになって、アノード端子Ｄａが−１．５Ｖになる。しかし、φＷ（Ｐ）が「Ｈ」（０Ｖ）または「Ｌｓ」（−２Ｖ）のいずれであっても、書込ダイオードＤｗは順バイアスにならず、書込抵抗Ｒｗの抵抗は高い状態になる。よって、Ｇｔの電位である「Ｈ」（０Ｖ）はＧｌ（Ｑ）に現れない。
すなわち、本実施の形態では、ダイオードスイッチＤｓの書込ダイオードＤｗを順バイアスの状態または順バイアスでない状態のいずれかにすることにより、書込抵抗Ｒｗの抵抗値を変化させている。そして、書込抵抗Ｒｗの抵抗値により、発光サイリスタＬのゲート端子Ｇｌ（Ｑ）の電位を制御し、発光サイリスタＬの点灯または非点灯を制御している。
【００９８】
Ｇｔが「Ｈ」（０Ｖ）以外の「Ｌ」（−３．３Ｖ）、−１．５Ｖ、−３Ｖであるとき、φＥが「Ｈ」（０Ｖ）であると、許可ダイオードＤｅは逆バイアスとなり、アノード端子ＤａにＧｔの電位である「Ｌ」（−３．３Ｖ）、−１．５Ｖ、−３Ｖが現れる。しかし、φＷ（Ｐ）が「Ｈ」（０Ｖ）であれば、書込ダイオードＤｗは逆バイアスで、書込抵抗Ｒｗの抵抗は高い状態にある。よって、Ｇｔの電位である「Ｌ」（−３．３Ｖ）、−１．５Ｖ、−３Ｖは、Ｇｌ（Ｑ）に現れない。一方、φＷ（Ｐ）が「Ｌｓ」（−２Ｖ）となっても、書込ダイオードＤｗは順バイアスにならず、Ｇｔの電位である「Ｌ」（−３．３Ｖ）、−１．５Ｖ、−３Ｖは、Ｇｌ（Ｑ）に現れない。よって、Ｇｌ（Ｑ）は、電源線抵抗Ｒｇｚを介して電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））となる。
以上説明したように、ゲート端子Ｇｔの電位（Ｇｔ）が「Ｈ」（０Ｖ）のとき、φＥが「Ｈ」（０Ｖ）で、φＷ（Ｐ）が「Ｌｓ」（−２Ｖ）であるとき、書込ダイオードＤｗが順バイアスになって、ゲート端子Ｇｌ（Ｑ）の電位を「Ｈ」（０Ｖ）にしうる。
【００９９】
すなわち、ゲート端子Ｇｔの電位（Ｇｔ）、φＥ端子の電位（φＥ）、φＷ端子の電位（φＷ）の組み合わせにより、発光サイリスタＬを点灯または非点灯に制御することができる。以下では、発光サイリスタＬの点灯または非点灯を制御することを点灯制御と呼ぶ。
ここでは、φＥ端子の電位（φＥ）およびφＷ端子の電位（φＷ（Ｐ））を「Ｌｓ」（−２Ｖ）としたが、上記条件を満たすように設定すればよく、他の値であってよい。また、φＥ端子の電位（φＥ）とφＷ端子の電位（φＷ（Ｐ））とが異なっていてもよい。
【０１００】
＜タイミングチャート＞
図９は、発光装置６５の動作を説明するためのタイミングチャートである。
図９では、発光チップ組＃１（発光チップＣａ１およびＣｂ１）に加えて、発光チップ組＃２（発光チップＣａ２およびＣｂ２）、発光チップ組＃３（発光チップＣａ３およびＣｂ３）の動作を説明するタイミングチャートを示している。そして、図９では、それぞれの発光チップＣにおいて、発光サイリスタＬ１〜Ｌ４の４個の発光サイリスタＬの点灯または非点灯を制御する部分のタイミングチャートを示している。
【０１０１】
そして、発光チップ組＃１（発光チップＣａ１およびＣｂ１）では、それぞれの発光サイリスタＬ１〜Ｌ４をすべて点灯させるとした。発光チップ組＃２（発光チップＣａ２およびＣｂ２）では、発光チップＣａ２の発光サイリスタＬ２、Ｌ３、Ｌ４を点灯させるとし、発光チップＣｂ２の発光サイリスタＬ１、Ｌ３、Ｌ４を点灯させるとした。発光チップＣａ２の発光サイリスタＬ１および発光チップＣｂ２の発光サイリスタＬ２は非点灯とした。発光チップ組＃３（発光チップＣａ３およびＣｂ３）では、それぞれの発光サイリスタＬ１〜Ｌ４をすべて点灯させるとし、書込信号φＷ３の送信タイミングを、書込信号φＷ１の送信タイミングに対してずらしている。
以下では、上述したように、発光チップＣａ１およびＣｂ１の動作を中心に説明する。
【０１０２】
図９において、時刻ａから時刻ｙへとアルファベット順に時刻が経過するとする。発光チップ群＃ａの発光チップＣａ１の発光サイリスタＬ１は、時刻ｃから時刻ｐの期間Ｔａ（１）において点灯制御される。発光チップ群＃ａの発光チップＣａ１の発光サイリスタＬ２は、時刻ｐから時刻ｕの期間Ｔａ（２）において点灯制御される。発光チップ群＃ａの発光チップＣａ１の発光サイリスタＬ３は、時刻ｕから時刻ｗの期間Ｔａ（３）において点灯制御される。発光チップ群＃ａの発光チップＣａ１の発光サイリスタＬ４は、時刻ｗから時刻ｙの期間Ｔａ（４）において点灯制御される。以下、同様にして番号が５以上の発光サイリスタＬが点灯制御される。
一方、発光チップ群＃ｂの発光チップＣｂ１の発光サイリスタＬ１は、時刻ｉから時刻ｒの期間Ｔｂ（１）において点灯制御される。発光チップ群＃ｂの発光チップＣｂ１の発光サイリスタＬ２は、時刻ｒから時刻ｖの期間Ｔｂ（２）において点灯制御される。発光チップ群＃ｂの発光チップＣｂ１の発光サイリスタＬ３は、時刻ｖから時刻ｘの期間Ｔｂ（３）において点灯制御される。以下、同様にして番号が４以上の発光サイリスタＬが点灯制御される。
【０１０３】
本実施の形態では、期間Ｔａ（１）、Ｔａ（２）、Ｔａ（３）、…および期間Ｔｂ（１）、Ｔｂ（２）、Ｔｂ（３）、…は同じ長さの期間とし、それぞれを区別しないときは期間Ｔと呼ぶ。
そして、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０を制御する期間Ｔａ（１）、Ｔａ（２）、Ｔａ（３）、…と、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０を制御する期間Ｔｂ（１）、Ｔｂ（２）、Ｔｂ（３）、…とは、期間Ｔの１／２の期間（位相でいうと１８０°）ずれているとする。期間Ｔｂ（１）は、期間Ｔａ（１）が開始したのち、期間Ｔの１／２の期間が経過したときに開始する。すなわち、発光チップ群＃ａに送信される第１転送信号φ１ａ、第２転送信号φ２ａ、許可信号φＥａ、点灯信号φＩａに対して、発光チップ群＃ｂに送信される第１転送信号φ１ｂ、第２転送信号φ２ｂ、許可信号φＥｂ、点灯信号φＩｂは、それぞれ第１転送信号φ１ａ、第２転送信号φ２ａ、許可信号φＥａ、点灯信号φＩａと同じ波形であって、期間Ｔの１／２の期間において時間軸上で遅れて送信される。
したがって、以下では、発光チップ群＃ａの発光チップＣａ１を制御する期間Ｔａ（１）、Ｔａ（２）、Ｔａ（３）、…について説明する。
なお、以下に説明する信号の相互の関係が維持されるようにすれば、期間Ｔの長さを可変としてもよい。
【０１０４】
期間Ｔａ（１）、Ｔａ（２）、Ｔａ（３）、…における信号波形は、画像データによって変化する書込信号φＷ（φＷ１〜φＷ２０）を除いて、同じ波形の繰り返しである。
したがって、以下では、時刻ｃから時刻ｐまでの期間Ｔａ（１）を説明する。なお、時刻ａから時刻ｃまでの期間は、発光チップＣａ１（Ｃ）が動作を開始する期間である。この期間の信号については、動作の説明において説明する。
【０１０５】
発光チップ群＃ａに送信される第１転送信号φ１ａ、第２転送信号φ２ａ、許可信号φＥａ、点灯信号φＩａの、期間Ｔａ（１）における波形について説明する。
第１転送信号φ１ａは、時刻ｃで「Ｌ」（−３．３Ｖ）であって、時刻ｎで「Ｌ」から「Ｈ」（０Ｖ）に移行し、時刻ｐで「Ｈ」を維持している。
第２転送信号φ２ａは、時刻ｃで「Ｈ」であって、時刻ｍで「Ｈ」から「Ｌ」に移行し、時刻ｐで「Ｌ」を維持している。
ここで、第１転送信号φ１ａと第２転送信号φ２ａとを比較すると、期間Ｔａ（１）における第１転送信号φ１ａの波形が、期間Ｔａ（２）における第２転送信号φ２ａの波形になっている。そして、期間Ｔａ（１）における第２転送信号φ２ａの波形が、期間Ｔａ（２）における第１転送信号φ１ａの波形になっている。
すなわち、第１転送信号φ１ａと第２転送信号φ２ａとは期間Ｔの２倍の期間（２Ｔ）を単位として繰り返す信号波形である。そして、時刻ｍから時刻ｎまでの期間のように、共に「Ｌ」となる期間を挟んで、交互に「Ｈ」と「Ｌ」とを繰り返している。そして、時刻ａから時刻ｂまでの期間を除いて、第１転送信号φ１と第２転送信号φ２とは、同時に「Ｈ」となる期間を有さない。
第１転送信号φ１ａと第２転送信号φ２ａとの一組の転送信号により、図６に示した転送サイリスタＴが、後述するように、順番にオン状態になって、点灯または非点灯の制御対象である（点灯制御する）発光サイリスタＬを指定する。
【０１０６】
許可信号φＥａは、時刻ｃで「Ｌｓ」（−２Ｖ）であって、時刻ｄで「Ｌｓ」から「Ｈ」に移行し、時刻ｈで「Ｈ」から「Ｌｓ」に移行する。そして、時刻ｐで「Ｌｓ」を維持している。
許可信号φＥａは、後述するように、点灯または非点灯の制御対象として指定された（点灯制御する）発光サイリスタＬを点灯可能な状態に設定する。
【０１０７】
点灯信号φＩａは、時刻ｃで、「Ｈ」から「Ｌ」に移行し、時刻ｏにおいて、「Ｌ」から「Ｈ」に移行する。そして、時刻ｐにおいて「Ｈ」から「Ｌ」に移行する。
点灯信号φＩａは、後述するように発光サイリスタＬに点灯（発光）のための電流を供給する。
【０１０８】
書込信号φＷ１は、時刻ｃで「Ｈ」であって、時刻ｅで「Ｈ」から「Ｌｓ」に移行し、時刻ｆで「Ｌｓ」から「Ｈ」に移行する。さらに、時刻ｋで「Ｈ」から「Ｌｓ」に移行し、時刻ｌで「Ｌｓ」から「Ｈ」に移行する。すなわち、書込信号φＷ１は、期間Ｔａ（１）において、「Ｌｓ」になる期間が２つある。
そして、書込信号φＷ１と許可信号φＥａとの関係を見ると、書込信号φＷ１は許可信号φＥａが「Ｈ」である時刻ｄから時刻ｈまでの期間に含まれる時刻ｅから時刻ｆまでの期間おいて「Ｌｓ」になっている。
一方、書込信号φＷ１と、許可信号φＥａに対して期間Ｔの１／２、時間軸上で遅れて送信される許可信号φＥｂとの関係を見ると、書込信号φＷ１は期間Ｔｂ（１）における許可信号φＥｂが「Ｈ」である時刻ｊから時刻ｏまでの期間に含まれる時刻ｋから時刻ｌまでの期間おいて「Ｌｓ」になっている。
すなわち、期間Ｔａ（１）において、書込信号φＷ１が最初に「Ｌｓ」となる期間（時刻ｅから時刻ｆ）は、発光チップＣａ１の発光サイリスタＬ１を点灯状態に移行させるための信号であって、書込信号φＷ１が後に「Ｌｓ」となる期間（時刻ｋから時刻ｌ）は、発光チップＣｂ１の発光サイリスタＬ１を点灯状態に移行させるための信号である。
このため、許可信号φＥａが「Ｌｓ」である期間（時刻ｄから時刻ｈ）は、書込信号φＷ１の発光チップＣｂ１の発光サイリスタＬ１を点灯状態に移行させるために「Ｌｓ」となる期間（時刻ｋから時刻ｌ）と重ならないように設定されている。同様に、許可信号φＥｂが「Ｌｓ」である期間（時刻ｊから時刻ｏ）は、書込信号φＷ１の発光チップＣａ１の発光サイリスタＬ１を点灯状態に移行させるために「Ｌｓ」となる期間（時刻ｅから時刻ｆ）と重ならないように設定されている。
【０１０９】
発光サイリスタＬは、表１の状態２に示したように、許可信号φＥ（φＥ端子の電位）が「Ｈ」（０Ｖ）で書込信号φＷ（φＷ端子の電位）が「Ｌｓ」（−２Ｖ）のとき、ターンオンしてオン状態になり、点灯（発光）する。よって、図９では許可信号φＥが「Ｌｓ」から「Ｈ」に移行するタイミング（例えば図９の時刻ｄ）が、書込信号φＷが「Ｈ」から「Ｌｓ」に移行するタイミング（同じく時刻ｅ）より先であるが、書込信号φＷが「Ｈ」から「Ｌｓ」に移行するタイミングが、許可信号φＥが「Ｌｓ」から「Ｈ」に移行するタイミングより先であってもよい。
【０１１０】
では、図４、図６、図８を参照しつつ、図９に示したタイミングチャートにしたがって、発光装置６５の動作を説明する。
（１）時刻ａ
発光装置６５に基準電位Ｖｓｕｂおよび電源電位Ｖｇａの供給を開始した時刻ａでの状態（初期状態）について説明する。
＜発光装置６５＞
図９に示したタイミングチャートの時刻ａにおいて、電源ライン２００ａは「Ｈ」（０Ｖ）の基準電位Ｖｓｕｂに設定され、電源ライン２００ｂは「Ｌ」（−３．３Ｖ）の電源電位Ｖｇａに設定される（図４参照）。よって、すべての発光チップＣ（発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０）のそれぞれのＶｓｕｂ端子は「Ｈ」に設定され、それぞれのＶｇａ端子は「Ｌ」に設定される（図６参照）。
【０１１１】
そして、信号発生回路１１０の転送信号発生部１２０ａは第１転送信号φ１ａ、第２転送信号φ２ａをそれぞれ「Ｈ」に、転送信号発生部１２０ｂは第１転送信号φ１ｂ、第２転送信号φ２ｂをそれぞれ「Ｈ」に設定する。すると、第１転送信号ライン２０１ａ、２０１ｂおよび第２転送信号ライン２０２ａ、２０２ｂが「Ｈ」になる（図４参照）。これにより、発光チップＣ（発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０）のそれぞれのφ１端子およびφ２端子が「Ｈ」になる。電流制限抵抗Ｒ１を介してφ１端子に接続されている第１転送信号線７２の電位も「Ｈ」になり、電流制限抵抗Ｒ２を介してφ１端子に接続されている第２転送信号線７３も「Ｈ」になる（図６参照）。
【０１１２】
さらに、信号発生回路１１０の許可信号発生部１３０ａは許可信号φＥａを「Ｌｓ」（−２Ｖ）に、許可信号発生部１３０ｂは許可信号φＥｂを「Ｌｓ」に設定する。すると、許可信号ライン２０３ａ、２０３ｂが「Ｌｓ」になる（図４参照）。これにより、発光チップＣのφＥ端子が「Ｌｓ」になる（図６参照）。φＥ端子に接続されている許可信号線７６が「Ｌｓ」になる（図６参照）。
さらにまた、信号発生回路１１０の点灯信号発生部１４０ａは点灯信号φＩａを「Ｈ」に、点灯信号発生部１４０ｂは点灯信号φＩｂを「Ｈ」に設定する。すると、点灯信号ライン２０４ａ、２０４ｂが「Ｈ」になる（図４参照）。これにより、発光チップＣのφＩ端子が「Ｈ」になる。φＩ端子に接続されている点灯信号線７５も「Ｈ」になる（図６参照）。
【０１１３】
信号発生回路１１０の書込信号発生部１５０は書込信号φＷ１〜φＷ２０を「Ｈ」に設定する。すると、書込信号ライン２０５〜２２４が「Ｈ」になる（図４参照）。これにより、発光チップＣのφＷ端子が「Ｈ」になる。φＷ端子に接続されている書込信号線７４も「Ｈ」になる（図６参照）。
【０１１４】
次に、図６、図８を参照しつつ、図９に示したタイミングチャートにしたがって、発光チップＣ（発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０）の動作を、発光チップ組＃１に属する発光チップＣａ１とＣｂ１とを中心に説明する。
なお、図９および以下における説明では、各端子の電位がステップ状に変化するとしているが、各端子の電位は徐々に変化している。よって、電位変化の間であっても、下記に示す条件が満たされれば、サイリスタは、ターンオンおよびターンオフなどの状態の変化を生じる。
【０１１５】
＜発光チップＣａ１＞
転送サイリスタＴ、発光サイリスタＬのアノード端子はＶｓｕｂ端子に接続されているので、「Ｈ」に設定される。
一方、奇数番号の転送サイリスタＴ１、Ｔ３、Ｔ５、…のそれぞれのカソード端子は、第１転送信号線７２に接続され、「Ｈ」に設定されている。偶数番号の転送サイリスタＴ２、Ｔ４、Ｔ６、…のそれぞれのカソード端子は、第２転送信号線７３に接続され、「Ｈ」に設定されている。よって、転送サイリスタＴのアノード端子およびカソード端子はともに「Ｈ」となり、転送サイリスタＴはオフ状態にある。
【０１１６】
同様に、発光サイリスタＬのカソード端子は、点灯信号線７５に接続され、「Ｈ」に設定されている。よって、発光サイリスタＬのアノード端子およびカソード端子はともに「Ｈ」となり、発光サイリスタＬはオフ状態にある。
【０１１７】
転送サイリスタＴのゲート端子Ｇｔは、電源線抵抗Ｒｇｘを介して電源線７１に接続されている。電源線７１は「Ｌ」（−３．３Ｖ）の電源電位Ｖｇａに設定されている。よって、後述するゲート端子Ｇｔ１およびＧｔ２を除いて、ゲート端子Ｇｔの電位は「Ｌ」になっている。
そして、発光サイリスタＬのゲート端子Ｇｌは、電源線抵抗Ｒｇｚを介して電源線７１に接続されている。よって、ゲート端子Ｇｌの電位は「Ｌ」になっている。
以上のことから、後述する転送サイリスタＴ１、Ｔ２を除いて、転送サイリスタＴおよび発光サイリスタＬのしきい電圧はそれぞれのゲート端子Ｇｔ、Ｇｌの電位（−３．３Ｖ）から順方向電位Ｖｄ（１．５Ｖ）を引いた値（−４．８Ｖ）となっている。
【０１１８】
図６中の転送サイリスタ列の一端のゲート端子Ｇｔ１は、前述したように、スタートダイオードＤｘ０のカソード端子に接続されている。そして、スタートダイオードＤｘ０のアノード端子は、第２転送信号線７３に接続されている。第２転送信号線７３は「Ｈ」に設定されている。すると、スタートダイオードＤｘ０は、そのカソード端子が「Ｌ」でそのアノード端子が「Ｈ」となって、順バイアスになる。これにより、スタートダイオードＤｘ０のカソード端子（ゲート端子Ｇｔ１）は、スタートダイオードＤｘ０のアノード端子の「Ｈ」（０Ｖ）からスタートダイオードＤｘ０の順方向電位Ｖｄ（１．５Ｖ）を引いた値（−１．５Ｖ）になる。よって、転送サイリスタＴ１のしきい電圧は、ゲート端子Ｇｔ１の電位（−１．５Ｖ）から順方向電位Ｖｄ（１．５Ｖ）を引いた−３Ｖとなる。
【０１１９】
そして、転送サイリスタＴ１に隣接する転送サイリスタＴ２のゲート端子Ｇｔ２は、ゲート端子Ｇｔ１に結合ダイオードＤｘ１を介して接続されている。転送サイリスタＴ２のゲート端子Ｇｔ２の電位は、ゲート端子Ｇｔ１の電位（−１．５Ｖ）から結合ダイオードＤｘ１の順方向電位Ｖｄ（１．５Ｖ）を引いた−３Ｖになる。よって、転送サイリスタＴ２のしきい電圧は−４．５Ｖになる。
なお、番号が３以上の転送サイリスタＴのしきい電圧は、前述したように−４．８Ｖである。
【０１２０】
許可ダイオードＤｅのカソード端子が接続された許可信号線７６は、許可信号φＥ（表１のφＥ）により「Ｌｓ」（−２Ｖ）に設定されている。一方、書込ダイオードＤｗのカソード端子が接続された書込信号線７４は書込信号φＷ（表１のφＷ（Ｐ））により「Ｈ」（０Ｖ）に設定されている。
ゲート端子Ｇｔ１の電位（表１のＧｔ）は−１．５Ｖであるので、表１の状態１１に該当する。よって、発光サイリスタＬ１のしきい電圧は−４．８Ｖである。
一方、ゲート端子Ｇｔ２の電位（表１のＧｔ）は−３Ｖであるので、表１の状態１５に該当する。よって、発光サイリスタＬ２のしきい電圧は−４．８Ｖである。
そして、番号が３以上のゲート端子Ｇｔの電位（表１のＧｔ）は「Ｌ」（−３．３Ｖ）であるので、表１の状態７に該当する。よって、番号が３以上の発光サイリスタＬのしきい電圧も−４．８Ｖである。
そして、点灯信号線７５の電位は「Ｈ」（０Ｖ）であるので、いずれの発光サイリスタＬもターンオンできない。
【０１２１】
＜発光チップＣｂ１＞
発光チップＣｂ１においても、初期状態は発光チップＣａ１と同じであるので、説明を省略する。
【０１２２】
（２）時刻ｂ
図９に示す時刻ｂにおいて、発光チップ群＃ａに送信される第１転送信号φ１ａが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。これにより発光装置６５は動作状態に入る。
＜発光チップＣａ１＞
しきい電圧が−３Ｖである転送サイリスタＴ１がターンオンする。しかし、転送サイリスタＴ３以降の番号の大きい奇数番号の転送サイリスタＴは、しきい電圧が−４．８Ｖであるので、オン状態に移行できない。一方、しきい電圧が−４．５Ｖである転送サイリスタＴ２は、第２転送信号φ２ａが「Ｈ」（０Ｖ）であるので、ターンオンできない。
【０１２３】
転送サイリスタＴ１がターンオンすると、ゲート端子Ｇｔ１の電位は、転送サイリスタＴ１のアノード端子の「Ｈ」（０Ｖ）になる。すると、順バイアスの結合ダイオードＤｘ１によって、ゲート端子Ｇｔ２の電位は、そのゲート端子Ｇｔ１の「Ｈ」（０Ｖ）からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。これにより、転送サイリスタＴ２のしきい電圧は−３Ｖになる。同様に、転送サイリスタＴ２のゲート端子Ｇｔ２に順バイアスの結合ダイオードＤｘ２を介して接続されたゲート端子Ｇｔ３の電位は−３Ｖになる。これにより、転送サイリスタＴ３のしきい電圧は−４．５Ｖになる。番号が４以上の転送サイリスタＴのゲート端子Ｇｔの電位が「Ｌ」の電源電位Ｖｇａに維持されるので、番号が４以上の転送サイリスタＴのしきい電圧は−４．８Ｖである。
転送サイリスタＴ１のカソード端子（図６の第１転送信号線７２）の電位は、転送サイリスタＴ１のアノード端子の「Ｈ」（０Ｖ）から順方向電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。
【０１２４】
許可信号φＥａ（表１のφＥ）は「Ｌ」（−２Ｖ）、書込信号φＷ１（表１のφＷ（Ｐ））は「Ｈ」（０Ｖ）が維持されている。
「Ｈ」（０Ｖ）であるゲート端子Ｇｔ１の電位（表１のＧｔ）は表１の状態３に、−１．５Ｖであるゲート端子Ｇｔ２の電位（表１のＧｔ）は状態１１に、−３Ｖであるゲート端子Ｇｔ３の電位（表１のＧｔ）は状態１５に該当する。そして、−３．３Ｖである番号が４以上のゲート端子Ｇｔの電位（表１のＧｔ）は状態７に該当する。いずれにおいても、発光サイリスタＬはしきい電圧が−４．８Ｖである。
そして、点灯信号線７５の電位は「Ｈ」（０Ｖ）であるので、いずれの発光サイリスタＬもターンオンできない。
【０１２５】
すなわち、時刻ｂにおいて、転送サイリスタＴ１がターンオンする。そして、時刻ｂの直後（ここでは、時刻ｂにおける信号の電位の変化によってサイリスタなどの変化が生じた後、定常状態になったときをいう。）において、転送サイリスタＴ１がオン状態にある。他の転送サイリスタＴおよび発光サイリスタＬはオフ状態にある。
なお、以下では、オン状態にあるサイリスタ（転送サイリスタＴ、発光サイリスタＬ）を説明し、オフ状態にあるサイリスタ（転送サイリスタＴ、発光サイリスタＬ）の説明を省略する。
【０１２６】
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号は変化しないので、発光チップＣｂ１は初期状態が維持されている。
【０１２７】
以上説明したように、転送サイリスタＴのゲート端子Ｇｔは結合ダイオードＤｘによって相互に接続されている。よって、ゲート端子Ｇｔの電位が変化すると、電位が変化したゲート端子Ｇｔに、順バイアスの結合ダイオードＤｘを介して接続されたゲート端子Ｇｔの電位が変化する。そして、変化したゲート端子を有する転送サイリスタＴのしきい電圧が変化する。そして、しきい電圧が「Ｌ」（−３．３Ｖ）より高く（絶対値が小さい負の値）なると、転送サイリスタＴがターンオンする。
【０１２８】
さらに具体的に説明する。電位が「Ｈ」（０Ｖ）になったゲート端子Ｇｔと、順バイアスの１個の結合ダイオードＤｘで接続されたゲート端子Ｇｔの電位は−１．５Ｖになり、そのゲート端子Ｇｔを有する転送サイリスタＴのしきい電圧は−３Ｖになる。このしきい電圧は「Ｌ」（−３．３Ｖ）より高いので、転送サイリスタＴがターンオンする。
一方、電位が「Ｈ」（０Ｖ）になったゲート端子Ｇｔと、直列に接続された順バイアスの２個の結合ダイオードＤｘで接続されたゲート端子Ｇｔの電位は−３Ｖになり、そのゲート端子Ｇｔを有する転送サイリスタＴのしきい電圧は−４．５Ｖになる。このしきい電圧である−４．５Ｖは「Ｌ」（−３．３Ｖ）より低い（絶対値が大きい負の値）ため、転送サイリスタＴはターンオンできず、オフ状態を維持する。
【０１２９】
（３）時刻ｃ
時刻ｃにおいて、発光チップ群＃ａに送信される点灯信号φＩａが「Ｈ」（０Ｖ）から「Ｌ」に移行する。
＜発光チップＣａ１＞
点灯信号線７５が「Ｌ」になるが、発光サイリスタＬのしきい電圧は−４．８Ｖであるので、いずれの発光サイリスタＬもターンオンしない。
よって、時刻ｃの直後においては、転送サイリスタＴ１がオン状態にある。
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号は変化しないので、発光チップＣｂ１は初期状態が維持されている。
【０１３０】
（４）時刻ｄ
時刻ｄにおいて、発光チップ群＃ａに送信される許可信号φＥａが、「Ｌｓ」（−２Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
許可信号φＥａ（表１のφＥ）が「Ｈ」（０Ｖ）になる。書込信号φＷ１（表１のφＷ（Ｐ））は「Ｈ」（０Ｖ）が維持されている。
「Ｈ」（０Ｖ）であるゲート端子Ｇｔ１の電位（表１のＧｔ）は表１の状態１に、−１．５Ｖであるゲート端子Ｇｔ２の電位（表１のＧｔ）は状態９に、−３Ｖであるゲート端子Ｇｔ３の電位（表１のＧｔ）は状態１３に該当する。そして、−３．３Ｖである番号が４以上のゲート端子Ｇｔの電位（表１のＧｔ）は状態５に該当する。いずれにおいても、発光サイリスタＬはしきい電圧が−４．８Ｖである。
点灯信号線７５の電位は「Ｌ」であるので、いずれの発光サイリスタＬもターンオンできない。
よって、時刻ｄの直後において、転送サイリスタＴ１がオン状態にある。
【０１３１】
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号は変化しないので、発光チップＣｂ１は初期状態が維持されている。
【０１３２】
（５）時刻ｅ
時刻ｅにおいて、発光チップ群＃ａの発光チップＣａ１と発光チップ群＃ｂの発光チップＣｂ１とが属する発光チップ組＃１に送信される書込信号φＷ１が、「Ｈ」（０Ｖ）から「Ｌｓ」（−２Ｖ）に移行する。
＜発光チップＣａ１＞
許可信号φＥａ（表１のφＥ）は「Ｈ」（０Ｖ）が維持されている。書込信号φＷ１（表１のφＷ（Ｐ））が「Ｌｓ」（−２Ｖ）になる。
「Ｈ」（０Ｖ）であるゲート端子Ｇｔ１の電位（表１のＧｔ）は表１の状態２に該当し、発光サイリスタＬ１のしきい電圧が−１．５Ｖになる。
点灯信号線７５は、時刻ｃにおいて「Ｌ」（−３．３Ｖ）に移行している。よって、書込信号φＷ１の「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）への移行するタイミングにおいて、発光サイリスタＬ１がターンオンして、点灯（発光）する。そして、点灯信号線７５の電位が、「Ｈ」（０Ｖ）からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。
−１．５Ｖであるゲート端子Ｇｔ２の電位（表１のＧｔ）は状態１０に該当する。発光サイリスタＬ２のしきい電圧は−４．８Ｖである。点灯信号線７５は、「Ｌ」（−３．３Ｖ）であるので、発光サイリスタＬ２はターンオンできない。
−３Ｖであるゲート端子Ｇｔ３の電位（表１のＧｔ）は状態１４に該当する。そして、−３．３Ｖである番号が４以上のゲート端子Ｇｔの電位（表１のＧｔ）は状態６に該当する。いずれにおいても、発光サイリスタＬはしきい電圧が−４．８Ｖである。点灯信号線７５の電位は−１．５Ｖであるので、番号が３以上の発光サイリスタＬはターンオンできない。
よって、時刻ｅの直後においては、転送サイリスタＴ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
【０１３３】
＜発光チップＣｂ１＞
書込信号φＷ１（表１のφＷ（Ｐ））が「Ｌｓ」（−２Ｖ）になる。許可信号φＥｂ（表１中のφＥ）は「Ｌｓ」が維持されている。
時刻ｂにおける発光チップＣａ１で説明したように、ゲート端子Ｇｔ１の電位（表１のＧｔ）は−１．５Ｖであるので、表１の状態１２に該当する。よって、発光サイリスタＬ１のしきい電圧は−４．８Ｖである。
一方、ゲート端子Ｇｔ２の電位（表１のＧｔ）は−３Ｖであるので、表１の状態１６に、番号が３以上のゲート端子Ｇｔの電位は「Ｌ」（−３．３Ｖ）であるので、表１の状態８に該当する。よって、番号が３以上の発光サイリスタＬのしきい電圧は−４．８Ｖである。
しかし、点灯信号線７５の電位は「Ｈ」（０Ｖ）であるので、いずれの発光サイリスタＬもターンオンできない。
【０１３４】
（６）時刻ｆ
時刻ｆにおいて、発光チップ群＃ａの発光チップＣａ１と発光チップ群＃ｂの発光チップＣｂ１とが構成する発光チップ組＃１に送信される書込信号φＷ１が、「Ｌｓ」（−２Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
書込信号φＷ１（表１のφＷ（Ｐ））が「Ｈ」になる。許可信号φＥａは「Ｌｓ」（−２Ｖ）であるので、許可信号φＥａ（表１中のφＥ）は「Ｌｓ」（−２Ｖ）が維持されている。
よって、発光サイリスタＬのしきい電圧は、時刻ｄの直後の状態に戻る。
しかし、点灯信号φＩａは「Ｌ」（−３．３Ｖ）であるので、発光サイリスタＬ１はオン状態を維持し、点灯（発光）し続ける。
よって、時刻ｆの直後においては、転送サイリスタＴ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
【０１３５】
＜発光チップＣｂ１＞
書込信号φＷ１（表１中のφＷ）が「Ｌｓ」（−２Ｖ）から「Ｈ」（０Ｖ）に戻る。すると、時刻ａにおいて発光チップＣａ１で説明したと同様の状態（初期状態）に戻る。
【０１３６】
（７）時刻ｇ
時刻ｇにおいて、発光チップ群＃ｂに送信される第１転送信号φ１ｂが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
発光チップＣａ１が属する発光チップ群＃ａに送信される信号には変化がないので、時刻ｆの直後の状態が維持される。
＜発光チップＣｂ１＞
発光チップＣｂ１の動作は、時刻ｂにおける発光チップＣａ１の動作と同様である。すなわち、転送サイリスタＴ１がターンオンする。
つまり、発光チップＣｂ１は、発光チップＣａ１の動作における時刻ｂを時刻ｇにシフトしたタイミングで動作することになる。
【０１３７】
（８）時刻ｈ
時刻ｈにおいて、発光チップ群＃ａに送信される許可信号φＥａが、「Ｈ」（０Ｖ）から「Ｌｓ」（−２Ｖ）に移行する。
＜発光チップＣａ１＞
許可信号φＥａ（表１中のφＥ）が「Ｌｓ」（−２Ｖ）となる。書込信号φＷ１（表１中のφＷ）は「Ｈ」（０Ｖ）である。
よって、発光サイリスタＬのしきい電圧は、時刻ｂの直後と同じになる。
なお、点灯信号φＩａは「Ｌ」（−３．３Ｖ）であるので、発光サイリスタＬ１はオン状態を維持し、点灯（発光）し続ける。
よって、時刻ｈの直後においては、転送サイリスタＴ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号に変化がないので、時刻ｇの直後の状態が維持される。
【０１３８】
（９）時刻ｉ
時刻ｉにおいて、発光チップ群＃ｂに送信される点灯信号φＩｂが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
発光チップＣａ１が属する発光チップ群＃ａに送信される信号に変化がないので、時刻ｈの直後の状態が維持される。
＜発光チップＣｂ１＞
発光チップＣｂ１の動作は、時刻ｃにおける発光チップＣａ１の動作と同様であるので、詳細な説明を省略する。
時刻ｉの直後においては、転送サイリスタＴ１がオン状態にある。
【０１３９】
（１０）時刻ｊ
時刻ｊにおいて、発光チップ群＃ｂに送信される許可信号φＥｂが、「Ｌｓ」（−２Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
発光チップＣａ１が属する発光チップ群＃ａに送信される信号に変化がないので、時刻ｈの直後の状態が維持される。
＜発光チップＣｂ１＞
発光チップＣｂ１の動作は、時刻ｄにおける発光チップＣａ１の動作と同様であるので、詳細な説明を省略する。
時刻ｊの直後においては、転送サイリスタＴ１がオン状態にある。
【０１４０】
（１１）時刻ｋ
時刻ｋにおいて、発光チップ群＃ａの発光チップＣａ１と発光チップ群＃ｂの発光チップＣｂ１とが構成する発光チップ組＃１に送信される書込信号φＷ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
書込信号φＷ１（表１中のφＷ）が「Ｈ」（０Ｖ）から「Ｌｓ」（−２Ｖ）に移行する。許可信号φＥａ（表１中のφＥ）は「Ｌｓ」（−２Ｖ）が維持されている。
なお、点灯信号φＩａは「Ｌ」（−３．３Ｖ）であるので、発光サイリスタＬ１はオン状態を維持し、点灯（発光）し続ける。よって、点灯信号線７５の電位は−１．５Ｖになっている。
【０１４１】
時刻ｂで説明したように、転送サイリスタＴ１がオン状態にあって、「Ｈ」（０Ｖ）であるゲート端子Ｇｔ１の電位（表１のＧｔ）は、表１の状態４に、−１．５Ｖであるゲート端子Ｇｔ２の電位（表１のＧｔ）は、表１の状態１２に該当する。一方、−３Ｖであるゲート端子Ｇｔ３の電位（表１のＧｔ）は、表１の状態１６に、「Ｌ」（−３．３Ｖ）である番号が４以上のゲート端子Ｇｔの電位（表１のＧｔ）は、表１の状態８に該当する。よって、すべての発光サイリスタＬのしきい電圧は−４．８Ｖである。
しかし、点灯信号線７５の電位は−１．５Ｖであるので、オン状態にある発光サイリスタＬ１以外の発光サイリスタＬはターンオンできない。
時刻ｋの直後においては、転送サイリスタＴ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
【０１４２】
＜発光チップＣｂ１＞
書込信号φＷ１（表１中のφＷ）が「Ｈ」（０Ｖ）から「Ｌｓ」（−２Ｖ）になる。許可信号φＥｂ（表１中のφＥ）は「Ｈ」（０Ｖ）である。すると、表１の状態２に該当し、時刻ｅにおける発光チップＣａ１の動作と同様に、発光サイリスタＬ１がターンオンして、点灯（発光）する。
よって、時刻ｋの直後においては、転送サイリスタＴ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
なお、時刻ｋの直後においては、発光チップＣａ１およびＣｂ１のそれぞれの発光サイリスタＬ１が並行して点灯している。
【０１４３】
（１２）時刻ｌ
時刻ｌにおいて、発光チップ群＃ａの発光チップＣａ１と発光チップ群＃ｂの発光チップＣｂ１とが構成する発光チップ組＃１に送信される書込信号φＷ１が、「Ｌｓ」（−２Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
時刻ｈの直後の状態に戻る。
時刻ｌの直後においては、転送サイリスタＴ１がオン状態になっていて、発光サイリスタＬ１がオン状態で点灯（発光）している。
＜発光チップＣｂ１＞
書込信号φＷ１（表１中のφＷ）が「Ｌｓ」（−２Ｖ）から「Ｈ」（０Ｖ）になる。許可信号φＥｂ（表１のφＥ）は「Ｌｓ」を維持している。よって、発光サイリスタＬのしきい電圧は時刻ｊの直後の状態に戻る。
なお、点灯信号φＩｂは「Ｌ」（−３．３Ｖ）であるので、発光サイリスタＬ１はオン状態を維持し、点灯（発光）し続ける。
よって、時刻ｌの直後においては、転送サイリスタＴ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
【０１４４】
（１３）時刻ｍ
時刻ｍにおいて、発光チップ群＃ａに送信される第２転送信号φ２ａが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
しきい電圧が−３Ｖである転送サイリスタＴ２がターンオンする。しかし、転送サイリスタＴ４以降の番号の大きい偶数番号の転送サイリスタＴは、しきい電圧が−４．８Ｖであるので、ターンオンできない。
【０１４５】
転送サイリスタＴ２がターンオンすると、ゲート端子Ｇｔ２は「Ｈ」（０Ｖ）になる。すると、ゲート端子Ｇｔ２に結合ダイオードＤｘ２を介して接続されたゲート端子Ｇｔ３の電位は−１．５Ｖに、ゲート端子Ｇｔ３に結合ダイオードＤｘ３を介して接続されたゲート端子Ｇｔ４の電位は−３Ｖになる。これにより、転送サイリスタＴ３のしきい電圧は−３Ｖになる。
そして、第２転送信号線７３は、アノード端子の「Ｈ」（０Ｖ）からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。
なお、点灯信号φＩａは「Ｌ」（−３．３Ｖ）であるので、発光サイリスタＬ１はオン状態を維持し、点灯（発光）し続ける。よって、点灯信号線７５の電位は−１．５Ｖになっている。
【０１４６】
許可信号φＥａ（表１中のφＥ）は「Ｌｓ」（−２Ｖ）、書込信号φＷ１（表１中のφＷ）は「Ｈ」（０Ｖ）である。
電位が「Ｈ」（０Ｖ）であるゲート端子Ｇｔ１およびＧｔ２（表１のＧｔ）は、表１の状態３に、電位が−１．５Ｖであるゲート端子Ｇｔ２（表１のＧｔ）は状態１１に、電位が−３Ｖであるゲート端子Ｇｔ３（表１のＧｔ）は状態１５に、番号が４以上の電位が「Ｌ」（−３．３Ｖ）であるゲート端子Ｇｔ（表１のＧｔ）は、状態７に該当する。すなわち、すべての発光サイリスタＬのしきい電圧は−４．８Ｖである。なお、点灯信号線７５の電位は−１．５であるので、オン状態の発光サイリスタＬ１を除く発光サイリスタＬはターンオンしない。
【０１４７】
そして、時刻ｍの直後においては、転送サイリスタＴ１、転送サイリスタＴ２がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
【０１４８】
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号に変化がないので、時刻ｌの直後の状態が維持される。
【０１４９】
（１４）時刻ｎ
時刻ｎにおいて、発光チップ群＃ａに送信される第１転送信号φ１ａが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
オン状態にあった転送サイリスタＴ１は、カソード端子およびアノード端子がともに「Ｈ」となるので、ターンオフする。これにより、ゲート端子Ｇｔ１が「Ｈ」から「Ｌ」（−３．３Ｖ）に移行し、転送サイリスタＴ１のしきい電圧が−４．８Ｖになる。また、結合ダイオードＤｘ１は、アノード端子（ゲート端子Ｇｔ１）が「Ｌ」となって、カソード端子（ゲート端子Ｇｔ２）が「Ｈ」であるので、逆バイアスになる。
なお、点灯信号φＩａは「Ｌ」（−３．３Ｖ）であるので、発光サイリスタＬ１はオン状態を維持し、点灯（発光）し続ける。よって、点灯信号線７５の電位は−１．５Ｖになっている。
【０１５０】
許可信号φＥａ（表１中のφＥ）は「Ｌ」（−３．３Ｖ）、書込信号φＷ１（表１中のφＷ）は「Ｈ」（０Ｖ）である。よって、時刻ｍと同様に、すべての発光サイリスタＬのしきい電圧は−４．８Ｖである。
時刻ｎの直後においては、転送サイリスタＴ２がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
なお、「Ｈ」（０Ｖ）になったゲート端子Ｇｔに逆バイアスの結合ダイオードＤｘで接続されたゲート端子Ｇｔには、「Ｈ」（０Ｖ）になった影響が及ばず、転送サイリスタＴのしきい電圧は−４．８Ｖとなる。
【０１５１】
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号に変化がないので、時刻ｌの状態が維持される。
【０１５２】
（１５）時刻ｏ
時刻ｏにおいて、発光チップ群＃ａに送信される点灯信号φＩａが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。また、発光チップ群＃ｂに送信される許可信号φＥｂが、「Ｈ」（０Ｖ）から「Ｌｓ」（−２Ｖ）に移行する。
＜発光チップＣａ１＞
点灯信号φＩａが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行すると、オン状態にあった発光サイリスタＬ１は、カソード端子およびアノード端子がともに「Ｈ」となるため、ターンオフし、消灯する（非点灯になる）。
すなわち、発光チップＣａ１の発光サイリスタＬ１は、時刻ｅの書込信号φＷ１が「Ｈ」から「Ｌｓ」（−２Ｖ）に移行するタイミングで点灯（発光）（ターンオン）し、時刻ｏの点灯信号φＩａが「Ｌ」から「Ｈ」に移行するタイミングで消灯（ターンオフ）する。時刻ｅから時刻ｏまでの期間が、発光チップＣａ１の発光サイリスタＬ１の点灯（発光）期間に対応する。
時刻ｏの直後においては、転送サイリスタＴ２がオン状態になっている。
【０１５３】
＜発光チップＣｂ１＞
発光チップ群＃ｂに送信される許可信号φＥｂが、「Ｈ」（０Ｖ）から「Ｌｓ」（−２Ｖ）に移行すると、時刻ｉの直後の状態に戻る。
なお、点灯信号φＩｂは「Ｌ」（−３．３Ｖ）であるので、発光サイリスタＬ１はオン状態を維持し、点灯（発光）し続ける。
時刻ｏの直後においては、転送サイリスタＴ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
なお、本実施の形態では、時刻ｏにおいて、発光チップ群＃ａに送信される点灯信号φＩａを「Ｌ」から「Ｈ」に移行し、発光チップ群＃ｂに送信される許可信号φＥｂを「Ｈ」から「Ｌｓ」に移行したが、これらの移行を同時に行う必要はなく、いずれが先でもかまわない。
【０１５４】
（１６）時刻ｐ
時刻ｐにおいて、発光チップ群＃ａに送信される点灯信号φＩａが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
時刻ｐからは、発光サイリスタＬ２の点灯制御の期間Ｔａ（２）に入る。
第１転送信号φ１ａおよび第２転送信号φ２ａは、期間Ｔａ（１）およびＴａ（２）加えた期間を周期として変化するため、これらの信号の波形は異なる。しかし、発光チップＣａ１の動作は、時刻ｃから時刻ｐまでの期間Ｔａ（１）と同様である。よって、期間Ｔａ（２）では、第１転送信号φ１ａ、第２転送信号φ２ａおよびこれらに関連する転送サイリスタＴの説明を除き、発光チップＣａ１の動作の説明を省略する。
時刻ｐにおいては、転送サイリスタＴ２がオン状態になっている。
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号に変化がないので、時刻ｏの直後の状態が維持される。
【０１５５】
（１７）時刻ｑ
時刻ｑにおいて、発光チップ群＃ａに送信される許可信号φＥａが、「Ｈ」（０Ｖ）から「Ｌｓ」（−２Ｖ）に移行する。また、発光チップ群＃ｂに送信される点灯信号φＩｂが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
時刻ｈと同様であるので説明を省略する。
時刻ｑの直後においては、転送サイリスタＴ２がオン状態にあって、発光サイリスタＬ２がオン状態で点灯（発光）している。
＜発光チップＣｂ１＞
時刻ｏにおける発光チップＣａ１の動作と同様に、点灯信号φＩｂが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行すると、オン状態にあった発光サイリスタＬ１は、カソード端子およびアノード端子がともに「Ｈ」となってオフ状態に移行し、消灯する。
すなわち、発光チップＣｂ１の発光サイリスタＬ１は、時刻ｋの書込信号φＷ１が「Ｈ」から「Ｌｓ」に移行するタイミングで点灯（発光）（ターンオン）し、時刻ｑの点灯信号φＩｂが「Ｌ」から「Ｈ」に移行するタイミングで消灯（ターンオフ）する。時刻ｋから時刻ｑまでの期間が、発光チップＣｂ１の発光サイリスタＬ１の点灯（発光）期間に対応する。
時刻ｑの直後においては、転送サイリスタＴ２がオン状態になっている。
【０１５６】
（１８）時刻ｒ
時刻ｒにおいて、発光チップ群＃ｂの発光サイリスタＬ１を制御する期間Ｔｂ（１）が終了する。
【０１５７】
（１９）時刻ｓ
時刻ｓにおいて、発光チップＣａ１が属する発光チップ群＃ａへ送信される第１転送信号φ１ａが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
しきい電圧が−３Ｖであった転送サイリスタＴ３がターンオンする。これにより、ゲート端子Ｇｔ３は「Ｈ」（０Ｖ）になる。そして、ゲート端子Ｇｔ４の電位は−１．５Ｖに、ゲート端子Ｇｔ５の電位は−３Ｖになる。これにより、転送サイリスタＴ４のしきい電圧は−３Ｖになる。
なお、時刻ｓの直後においては、転送サイリスタＴ２、Ｔ３がオン状態にあって、発光サイリスタＬ２がオン状態で点灯（発光）している。
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号に変化がないので、状態の変化はない。
なお、時刻ｓの直後においては、転送サイリスタＴ２がオン状態、発光サイリスタＬ２がオン状態で点灯（発光）している。
【０１５８】
（２０）時刻ｔ
時刻ｔにおいて、発光チップＣａ１が属する発光チップ群＃ａへ送信される第２転送信号φ２ａが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
オン状態にあった転送サイリスタＴ２は、カソード端子およびアノード端子がともに「Ｈ」となるので、ターンオフする。すると、転送サイリスタＴ２のゲート端子Ｇｔ２が「Ｌ」に移行する。
時刻ｔの直後においては、転送サイリスタＴ３がオン状態にあって、発光サイリスタＬ２がオン状態で点灯（発光）している。
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号に変化がないので、状態の変化はない。
なお、時刻ｔの直後においては、転送サイリスタＴ２がオン状態にあって、発光サイリスタＬ２がオン状態で点灯（発光）している。
【０１５９】
（２１）その他
時刻ｕにおいて、発光チップ群＃ａの発光サイリスタＬ２を制御する期間Ｔａ（２）が終了する。時刻ｖにおいて、発光チップ群＃ｂの発光サイリスタＬ２を制御する期間Ｔｂ（２）が終了する。時刻ｗにおいて、発光チップ群＃ａの発光サイリスタＬ３を制御する期間Ｔａ（３）が終了する。時刻ｘにおいて、発光チップ群＃ｂの発光サイリスタＬ３を制御する期間Ｔｂ（３）が終了する。そして、時刻ｙにおいて、発光チップ群＃ａの発光サイリスタＬ４を制御する期間Ｔａ（４）が終了する。以下同様に、発光チップＣのすべての発光サイリスタＬの点灯制御を行う。
【０１６０】
以上説明した発光チップＣの動作をまとめて説明する。
はじめに転送サイリスタＴの動作を説明する。
第１の実施の形態における発光チップＣでは、転送サイリスタＴは、２相の転送信号（第１転送信号φ１および第２転送信号φ２）によりオン状態が伝播するように駆動されている。
すなわち、２相の転送信号の内の一方の転送信号が「Ｌ」（−３．３Ｖ）になることにより、一方の転送信号がカソード端子に送信された転送サイリスタＴがオン状態になり、そのゲート端子Ｇｔが「Ｈ」（０Ｖ）になる。「Ｈ」（０Ｖ）になったゲート端子Ｇｔと順バイアスの結合ダイオードＤｘで接続された隣接する転送サイリスタＴのゲート端子Ｇｔの電位が−１．５Ｖになる。これにより、隣接する転送サイリスタＴは、しきい電圧が上昇（本実施の形態では、−４．５Ｖから−３Ｖ）し、他方の転送信号が「Ｌ」（−３．３Ｖ）となるタイミングでオン状態になる。
つまり、２相の転送信号（第１転送信号φ１および第２転送信号φ２）を、「Ｌ」（−３．３Ｖ）の期間が重なる（図９における時刻ｍから時刻ｎまでの期間）ようにして送信することにより、転送サイリスタＴを順次オン状態に設定する。
【０１６１】
そして、表１に示したように、転送サイリスタＴがオン状態になって、ゲート端子Ｇｔ（表１のＧｔ）が「Ｈ」（０Ｖ）になるとともに、許可信号φＥ（表１のφＥ）が「Ｈ」（０Ｖ）で、書込信号φＷ（表１中のφＷ（Ｐ））が「Ｌｓ」であると、発光サイリスタＬがターンオンして、点灯（発光）する。
【０１６２】
すなわち、転送サイリスタＴは、オン状態になることにより、オン状態の転送サイリスタＴと同じ番号の発光サイリスタＬを、点灯制御の対象として指定する。許可信号φＥは、「Ｈ」（０Ｖ）になることにより、点灯制御の対象である発光チップＣ（発光サイリスタＬ）の点灯を許可または阻止のいずれか一方に設定する。そして、書込信号φＷが「Ｌ」になることにより、点灯が許可された状態に設定された発光チップＣにおいて、オン状態の転送サイリスタＴにより指定された発光サイリスタＬがターンオンして、点灯（発光）する。
【０１６３】
なお、発光サイリスタＬが点灯（発光）している点灯期間は、許可信号φＥが「Ｈ」で書込信号φＷが「Ｈ」から「Ｌｓ」になるタイミング（時刻）から、点灯信号φＩが「Ｌ」から「Ｈ」になるタイミング（時刻）（図９における時刻ｅから時刻ｏ）までとなる。
一方、許可信号φＥが「Ｌｓ」で、書込信号φＷが「Ｌｓ」である状態はいわゆる半選択であって、発光サイリスタＬはターンオンしない。逆に、許可信号φＥが「Ｈ」であって、書込信号φＷが「Ｈ」である状態も半選択であって、発光サイリスタＬはターンオンしない。
【０１６４】
すなわち、許可信号φＥが「Ｈ」である発光チップＣでは、書込信号φＷの「Ｈ」から「Ｌｓ」へ移行により、発光サイリスタＬがターンオンして点灯（発光）する。
一方、許可信号φＥが「Ｌｓ」であると、書込信号φＷが「Ｈ」から「Ｌｓ」へ移行しても、発光サイリスタＬのターンオンできず、点灯（発光）が阻止される。
【０１６５】
本実施の形態では、発光チップ群＃ａと発光チップ群＃ｂとに属する発光チップＣで構成される発光チップ組に対して、それぞれの発光チップＣの発光サイリスタＬを共に点灯（発光）するときは、共通に送信する書込信号φＷ（φＷ１〜φＷ２０）に「Ｌｓ」の期間を２つ設けた（図９の時刻ｅから時刻ｆまでの期間および時刻ｋから時刻ｌまでの期間）。すなわち、前の「Ｌｓ」の期間は発光チップ群＃ａの発光チップＣに対して、後の「Ｌｓ」の期間は発光チップ群＃ｂの発光チップＣに対して、点灯の開始を設定する。
【０１６６】
そして、本実施の形態では、発光チップ群＃ａと発光チップ群＃ｂとで、それぞれに送信する転送信号（第１転送信号φ１ａ、φ１ｂおよび第２転送信号φ２ａ、φ２ｂ）、許可信号φＥ（φＥａおよびφＥｂ）および点灯信号φＩ（φＩａおよびφＩｂ）の位相を期間Ｔの１／２の期間（位相でいうと１８０°）を時間軸上でずらしている。これにより、書込信号φＷに設けた２つの「Ｌｓ」の期間を設定するための期間の幅（マージン）を最大にしている。
【０１６７】
なお、許可信号φＥ（φＥａおよびφＥｂ）が「Ｈ」に、書込信号φＷ（φＷ１〜φＷ２０）が「Ｌｓ」になることにより、発光サイリスタＬを点灯しているので、発光チップ群＃ａの発光チップＣに送信する許可信号φＥａの「Ｈ」の期間と、その発光チップＣに送信する書込信号φＷ（φＷ１〜φＷ２０）の「Ｌｓ」の期間が重なるようにすればよい。許可信号φＥｂについても同様である。
一方、同じ発光チップ組に属する発光チップ群＃ａの発光チップＣに送信する許可信号φＥａの「Ｈ」の期間と、同じ発光チップ組に属する発光チップ群＃ｂの発光チップＣに送信する書込信号φＷ（φＷ１〜φＷ２０）の「Ｌｓ」とが重ならないようすればよい。逆の場合も同様である。点灯を意図しない発光サイリスタＬが点灯してしまうことを抑制するためである。
【０１６８】
次に、発光チップ組＃２に属する発光チップＣａ２およびＣｂ２の動作および発光チップ組＃３に属する発光チップＣａ３およびＣｂ３の動作について説明する。前述したように、発光チップＣａ２、Ｃａ３は、発光チップＣａ１と並行に動作し、発光チップＣａ１と同様に動作する。発光チップＣｂ２、Ｃｂ３は、発光チップＣｂ１と並行して動作し、発光チップＣｂ１と同様に動作する。
そこで、発光チップ組＃２に属する発光チップＣａ２およびＣｂ２においては、発光サイリスタＬのいくつかを点灯させない場合について説明する。また、発光チップ組＃３に属する発光チップＣａ３およびＣｂ３については、発光サイリスタＬの光量補正のために、書込信号φＷ３の「Ｌ」の時刻を変更する方法について説明する。
【０１６９】
前述したように、発光チップ組＃２では、発光チップＣａ２の発光サイリスタＬ２、Ｌ３、Ｌ４を点灯させるとし、発光チップＣｂ２の発光サイリスタＬ１、Ｌ３、Ｌ４を点灯させるとした。発光チップＣａ２の発光サイリスタＬ１および発光チップＣｂ２の発光サイリスタＬ２は非点灯のままとした。
発光チップＣａ２の発光サイリスタＬ１を非点灯のままとする（点灯させない）ときは、発光チップ組＃１の発光サイリスタＬ１を点灯させるために書込信号φＷ１（表１中のφＷ（Ｐ））を「Ｌ」にする時刻ｅから時刻ｆまでの期間において、書込信号φＷ２（表１中のφＷ（Ｐ））を「Ｈ」のままに維持すればよい。これにより、時刻ｅにおいて、発光チップＣａ２の発光サイリスタＬ１のしきい電圧が−４．８Ｖ（表１において、状態２にならず状態１）に維持されるので、ターンオンできず、点灯（発光）しない。
発光チップＣｂ２の発光サイリスタＬ２においても同様である。
【０１７０】
一方、発光サイリスタＬの光量は、製造条件のばらつきなどにより、発光チップＣ間、発光サイリスタＬ間で異なることがある。このため、発光サイリスタＬの光量が補正（光量補正）される。光量補正の方法には、発光サイリスタＬに流す電流を調整して行う方法と、発光サイリスタＬの点灯期間を調整して行う方法とがある。
前述したように、発光サイリスタＬの点灯期間は、書込信号φＷが「Ｌｓ」に移行して発光サイリスタＬをターンオンする時刻から、点灯信号φＩが「Ｌ」から「Ｈ」に移行して発光サイリスタＬをターンオフ（消灯）する時刻までである。本実施の形態では、点灯開始時刻を調整して光量補正する方法を用いている。
【０１７１】
図９に示すように、発光チップＣａ１の発光サイリスタＬ１は、時刻ｅにおいて、書込信号φＷ１を「Ｌｓ」にすることにより、ターンオンし、点灯（発光）する。これに対し、発光チップＣａ３の発光サイリスタＬ１は、時刻ｅとｆとの間において、書込信号φＷ３を「Ｌｓ」にすることにより、ターンオンし、点灯（発光）している。
すなわち、発光チップＣａ３の発光サイリスタＬ１の点灯期間は、発光チップＣａ１の発光サイリスタＬ１の点灯期間より短くなっている。
このように、書込信号φＷを「Ｈ」から「Ｌｓ」に移行する時刻を調整することで、点灯期間を長くしたり、短くしたりすることができる。
【０１７２】
なお、第１の実施の形態では、許可信号φＥおよび書込信号φＷを「Ｈ」（０Ｖ）と「Ｌｓ」（−２Ｖ）との２値の信号として説明した。この場合、許可信号φＥおよび書込信号φＷを、第１転送信号φ１、第２転送信号φ２、点灯信号φＩに比べ、低い電位とすることで、駆動のための消費電力を抑制できる。
一方、許可信号φＥおよび書込信号φＷを「Ｈ」（０Ｖ）と「Ｌ」（−３．３Ｖ）との２値の信号としてもよい。許可信号φＥおよび書込信号φＷを「Ｈ」（０Ｖ）と「Ｌ」（−３．３Ｖ）との２値の信号とすれば、すべての信号を生成するための電源の電位を、「Ｈ」（０Ｖ）と「Ｌ」（−３．３Ｖ）との２値にできる。
【０１７３】
［第２の実施の形態］
第２の実施の形態における発光チップＣでは、ダイオードスイッチＤｓの構成が、第１の実施の形態における発光チップＣと異なっている。
図１０は、第２の実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）である発光チップＣの回路構成を説明するための等価回路図である。
第２の実施の形態における発光チップＣ（図１０中でのＣａ１（Ｃ））では、図６に示した第１の実施の形態における発光チップＣａ１（Ｃ）のダイオードスイッチＤｓにおいて、書込抵抗Ｒｗと端子Ｑとの間に接続ダイオードＳＤを設けている。なお、接続ダイオードＳＤ１、ＳＤ２、ＳＤ３、…をそれぞれ区別しないときは、接続ダイオードＳＤと表記している。接続ダイオードＳＤはショットキーダイオードである。
発光チップＣａ１（Ｃ）の他の構成は、第１の実施の形態が適用される発光チップＣａ１（Ｃ）と同様であるので、同様のものには同じ符号を付して、詳細な説明を省略する。
【０１７４】
図１１は、第２の実施の形態における発光チップＣの平面レイアウト図および断面図である。図１１（ａ）は、発光チップＣの平面レイアウト図であって、発光サイリスタＬ１〜Ｌ４、許可ダイオードＤｅ１〜Ｄｅ４、ダイオードスイッチＤｓ１〜Ｄｓ４、転送サイリスタＴ１〜Ｔ４を中心とした部分を示している。図１１（ｂ）は、図１１（ａ）に示したＸＩＢ−ＸＩＢ線での断面図である。
第２の実施の形態における発光チップＣでは、図７に示した第１の実施の形態における発光チップＣの平面レイアウト図および断面図におけるｐ型オーミック電極１３２が、ショットキー電極１５２になっている。
発光チップＣの他の構成は、第１の実施の形態が適用される発光チップＣと同様であるので、同様のものには同じ符号を付して、詳細な説明を省略する。
【０１７５】
図１２は、第２の実施の形態における発光チップＣのダイオードスイッチＤｓの構成および特性を示す図である。図１２（ａ）は図１１（ａ）に示した発光チップＣから取り出したダイオードスイッチＤｓの平面図、図１２（ｂ）は図１１（ｂ）に示した発光チップＣから取り出したダイオードスイッチＤｓの断面図、図１２（ｃ）はダイオードスイッチＤｓの特性である。
【０１７６】
図１２（ａ）、（ｂ）に付した符号は、図１１（ａ）、（ｂ）に付した符号と同じである。なお、ｐ型オーミック電極１３３を端子Ｏ、ｎ型オーミック電極１２２を端子Ｐ、ショットキー電極１５２を端子Ｑとする（図１０参照）。ダイオードスイッチＤｓは、端子Ｏ、端子Ｐ、端子Ｑを備える３端子素子である。そして、書込抵抗Ｒｗは、端子Ｏである第１の電極の一例としてのｐ型オーミック電極１３３と端子Ｑである第２の電極の一例としてのショットキー電極１５２との間のｐ型の第３半導体層８３を抵抗として構成される。書込ダイオードＤｗは、端子Ｐと端子Ｏとの間の、ｐ型の第３半導体層８３とｎ型の第４半導体層８４とが接触して構成されるｐｎ接合で構成されている。そして、接続ダイオードＳＤは、ｐ型の第３半導体層８３とショットキー電極１５２とで構成されている。
【０１７７】
次に、ダイオードスイッチＤｓの特性を説明する。
例えば端子Ｏを０Ｖに、端子Ｑを−３Ｖにし、端子Ｐに電位を与えないときは、書込抵抗Ｒｗ（端子Ｏと端子Ｑとの間）には、ｐ型の第３半導体層８３の電荷（キャリア）によって決まる電流が流れる。
なお、端子Ｑにショットキーダイオードである接続ダイオードＳＤが設けられているので、書込抵抗Ｒｗ（端子Ｏと端子Ｑとの間）の電流Ｉ（Ｒｗ）は、端子Ｏと端子Ｑとの間の電位差Ｖ（Ｒｗ）が、ショットキー接合の順方向電位Ｖｓ（０．５Ｖ）以上になったときに流れ始める。端子Ｐに電位を与えないときは、図１２（ｃ）の“書込ダイオードＤｗに電流を流さない場合”に該当し、書込抵抗Ｒｗ（端子Ｏと端子Ｑとの間）に流れる電流Ｉ（Ｒｗ）は、ショットキー接合の順方向電位Ｖｓ（０．５Ｖ）以上において、端子Ｏと端子Ｑとの間の電位差Ｖ（Ｒｗ）が大きくなると大きくなる。しかし、端子Ｑにショットキーダイオードである接続ダイオードＳＤが設けられているので、電流Ｉ（Ｒｗ）は、ｐ型の第３半導体層８３の多数キャリアであるホールしか流れない。よって、第２の実施の形態における“書込ダイオードＤｗに電流を流さない場合”の書込抵抗Ｒｗの抵抗値は、第１の実施の形態における“書込ダイオードＤｗに電流を流さない場合”の書込抵抗Ｒｗの抵抗値より大きくなる。
【０１７８】
次に、ｐ型の第３半導体層８３とｎ型の第４半導体層８４とで構成されるｐｎ接合が順方向にバイアス（順バイアス）されるように、例えば端子Ｐに−２Ｖ（ｐｎ接合の順方向電位Ｖｄより絶対値が大きい負の値）を与えると、端子Ｏと端子Ｐとの間のｐ型の第３半導体層８３とｎ型の第４半導体層８４とで構成されるｐｎ接合が順バイアスになり、電荷（キャリア）がｎ型の第４半導体層８４とｐ型の第３半導体層８３とに注入される。すると、端子Ｏと端子Ｑとの間に流れる電荷（キャリア）の量（電流）も大きくなる。端子Ｐにｐｎ接合が順バイアスになる電位を与えたときは、図１２（ｃ）の“書込ダイオードＤｗに電流を流した場合”にあたり、ショットキー接合の順方向電位Ｖｓ（０．５Ｖ）以上において、端子Ｏと端子Ｑとの間の電位差Ｖ（Ｒｗ）が大きくなると大きくなる。
【０１７９】
すなわち、“書込ダイオードＤｗに電流を流した場合”に書込抵抗Ｒｗ（端子Ｏと端子Ｑとの間）に流れる電流Ｉ（Ｒｗ）は、“書込ダイオードＤｗに電流を流さない場合”に書込抵抗Ｒｗ（端子Ｏと端子Ｑとの間）に流れる電流Ｉ（Ｒｗ）比べ、大きくなる。
【０１８０】
端子Ｑに接続ダイオードＳＤを設けることで、転送サイリスタＴのゲート端子Ｇｔと発光サイリスタＬのゲート端子Ｇｌとの間の抵抗が大きくなり、転送サイリスタＴと発光サイリスタＬとがより分離される。よって、転送サイリスタＴをより高速、且つ安定して駆動させうる。
【０１８１】
第１の実施の形態が適用される発光チップＣでは、表１に示したように、状態２の発光サイリスタＬのしきい電圧が−１．５Ｖであった。これは、状態２では、ゲート端子Ｇｔの「Ｈ」（０Ｖ）の電位が、ゲート端子Ｇｌ（Ｑ）に現れるためであった。第２の実施の形態が適用される発光チップＣでは、接続ダイオードＳＤが介在するため、状態２において、ゲート端子Ｇｔが「Ｈ」（０Ｖ）のときのゲート端子Ｇｌ（Ｑ）は−０．５Ｖになる。よって、発光サイリスタＬのしきい電圧は−２Ｖになる。
他の状態は、表１と同じである。
第２の実施の形態において、状態２の発光サイリスタＬのしきい電圧が第１の実施の形態の−１．５Ｖから−２Ｖになっても、発光装置６５の動作は第１の実施の形態でと同様である。よって、発光装置６５の動作についての詳細な説明を省略する。
【０１８２】
［第３の実施の形態］
第３の実施の形態における発光チップＣでは、第１の実施の形態におけるダイオードスイッチＤｓの代わりに、ｎｐｎ型のバイポーラトランジスタによる、制御素子の一例としてのバイポーラスイッチＢＴを用いている。
図１３は、第３の実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）である発光チップＣの回路構成を説明するための等価回路図である。
第３の実施の形態における発光チップＣ（図１３中でのＣａ１（Ｃ））では、図６に示した第１の実施の形態における発光チップＣａ１（Ｃ）におけるダイオードスイッチＤｓの代わりに、ｎｐｎ型のバイポーラスイッチＢＴを用いている。なお、バイポーラスイッチＢＴ１、ＢＴ２、ＢＴ３、…をそれぞれ区別しないときは、バイポーラスイッチＢＴと表記する。
バイポーラスイッチＢＴのコレクタ端子が端子Ｏで、許可ダイオードＤｅのアノード端子Ｄａに接続されている。ベース端子が端子Ｐで、書込信号φＷが送信されるφＷ端子に接続されている。エミッタ端子が端子Ｏで、発光サイリスタＬのゲート端子Ｇｌに接続されている。
発光チップＣの他の構成は、第１の実施の形態が適用される発光チップＣと同様であるので、同様のものには同じ符号を付して、詳細な説明を省略する。
【０１８３】
図１４は、第３の実施の形態における発光チップＣの平面レイアウト図および断面図である。図１４（ａ）は、発光チップＣの平面レイアウト図であって、発光サイリスタＬ１〜Ｌ４、許可ダイオードＤｅ１〜Ｄｅ４、ダイオードスイッチＤｓ１〜Ｄｓ４、転送サイリスタＴ１〜Ｔ４を中心とした部分を示している。図１４（ｂ）は、図１４（ａ）に示したＸＩＶＢ−ＸＩＶＢ線での断面図である。
バイポーラスイッチＢＴは、図７（ａ）、（ｂ）に示した第１の実施の形態における発光チップＣの平面レイアウト図および断面図における第２アイランド１４２に設けられている。
ｐ型の第３半導体層８３上に設けられたｐ型オーミック電極１３３を、コレクタ端子である端子Ｏとしている。そして、ｐ型の第３半導体層８３上に設けられたｐ型オーミック電極１３２をエミッタ端子である端子Ｑとしている。そして、ｐ型の第３半導体層８３を除去して露出させたｎ型の第２半導体層８２上に設けられたｎ型オーミック電極１２６をベース端子である端子Ｐとしている。
【０１８４】
図１５は、第３の実施の形態における発光チップＣのバイポーラスイッチＢＴの構成および特性を示す図である。図１５（ａ）は図１４（ａ）に示した発光チップＣから取り出したバイポーラスイッチＢＴの平面図、図１５（ｂ）は図１４（ｂ）に示した発光チップＣから取り出したバイポーラスイッチＢＴの断面図、図１５（ｃ）はバイポーラスイッチＢＴの特性である。
図１５（ａ）、（ｂ）に付した符号は、図１４（ａ）、（ｂ）に付した符号と同じである。なお、ｐ型オーミック電極１３３を端子Ｏ、ｎ型オーミック電極１２６を端子Ｐ、ｐ型オーミック電極１３２を端子Ｑとする（図１３参照）。バイポーラスイッチＢＴは、端子Ｏ、端子Ｐ、端子Ｑを備える３端子素子である。
【０１８５】
次に、バイポーラスイッチＢＴの特性を説明する。
例えばコレクタ端子（端子Ｏ）を０Ｖに、エミッタ端子（端子Ｑ）を−３Ｖにし、ベース端子（端子Ｐ）とエミッタ端子（端子Ｑ）の間に順バイアスとなる電位を与えないときは、図１５（ｃ）の“オフ”に示すように、バイポーラスイッチＢＴはオフで、エミッタ端子とコレクタ端子との間（端子Ｏと端子Ｑとの間）は電流が流れ難い、抵抗の高い状態になる。
一方、ベース端子（端子Ｐ）に、エミッタ端子とベース端子との間が順バイアスになるように、例えば−１．５Ｖを印加すると、図１５（ｃ）の“オン”に示すように、バイポーラスイッチＢＴがオンになり、エミッタ端子とコレクタ端子との間に電流が流れやすい、抵抗の低い状態になる。
第３の実施の形態において、第１の実施の形態におけるダイオードスイッチＤｓをバイポーラスイッチＢＴに置き換えても、同様に動作する。よって、発光装置６５の動作について、これ以上の詳細な説明は省略する。
【０１８６】
［第４の実施の形態］
第４の実施の形態における発光チップＣでは、第１の実施の形態におけるダイオードスイッチＤｓと異なる構成のダイオードスイッチＤｓを用いている。
図１６は、第４の実施の形態における発光チップＣのダイオードスイッチＤｓの構成を示す図である。図１６（ａ）はダイオードスイッチＤｓの平面図、図１６（ｂ）はダイオードスイッチＤｓの断面図である。
第１の実施の形態では、ダイオードスイッチＤｓにおいて、書込ダイオードＤｗのアノード端子であるｎ型オーミック電極１２２を、ｐ型オーミック電極１３２、１３３の間に設けていた。第４の実施の形態では、ｐ型オーミック電極１３２、１３３を近接させて設け、それらの外側（ｐ型オーミック電極１３３側）にｎ型オーミック電極１２２を設けている。
ｐ型の第３半導体層８３上に設けられたｐ型オーミック電極１３３を端子Ｏ、ｐ型オーミック電極１３２を端子Ｑとして、ｐ型の第３半導体層８３を書込抵抗Ｒｗとしている。ｐ型の第３半導体層８３とｎ型の第４半導体層８４との間のｐｎ接合を書込ダイオードＤｗとし、ｐ型オーミック電極１３３を端子Ｏ、ｎ型の第４半導体層８４上に設けられたｎ型オーミック電極１２２を端子Ｐとしている。
【０１８７】
端子Ｏと端子Ｐとの間を順バイアスにして、書込ダイオードＤｗに電流を流すと、端子Ｏと端子Ｑとの間に流れる電流（抵抗）が変化する。“書込ダイオードＤｗに電流を流さない場合”と“書込ダイオードＤｗに電流を流した場合”とで、書込抵抗Ｒｗの抵抗が異なるため、第１の実施の形態におけるダイオードスイッチＤｓと同様に動作する。
よって、これ以上の詳細な説明は省略する。
【０１８８】
［第５の実施の形態］
第５の実施の形態における発光チップＣでは、第４の実施の形態におけるダイオードスイッチＤｓと異なる構成のダイオードスイッチＤｓを用いている。
図１７は、第５の実施の形態における発光チップＣのダイオードスイッチＤｓの構成を示す図である。図１７（ａ）はダイオードスイッチＤｓの平面図、図１７（ｂ）はダイオードスイッチＤｓの断面図である。
前述した第２の実施の形態のダイオードスイッチＤｓでは、第１の実施の形態のダイオードスイッチＤｓのｐ型オーミック電極１３２をショットキー電極１５２とし、ショットキーダイオードである接続ダイオードＳＤを設けていた。
第５の実施の形態は、第１の実施の形態と第２の実施の形態との関係と同様に、第４の実施の形態のダイオードスイッチＤｓのｐ型オーミック電極１３２をショットキー電極１５２とし、ショットキーダイオードである接続ダイオードＳＤを設けたものである。
他の構成は、第１および第４の実施の形態と同様である。よって、第５の実施の形態におけるダイオードスイッチＤｓは、第１の実施の形態におけるダイオードスイッチＤｓと同様に動作する。
【０１８９】
［第６の実施の形態］
第６の実施の形態における発光チップＣでは、第１の実施の形態におけるダイオードスイッチＤｓと異なる構成のダイオードスイッチＤｓを用いている。
図１８は、第６の実施の形態における発光チップＣのダイオードスイッチＤｓの構成を示す図である。図１８（ａ）はダイオードスイッチＤｓの平面図、図１８（ｂ）はダイオードスイッチＤｓの断面図である。
前述した第１の実施の形態のダイオードスイッチＤｓでは、書込抵抗Ｒｗはｐ型の第３半導体層８３を抵抗として用いていた。
第６の実施の形態では、ダイオードスイッチＤｓの書込抵抗Ｒｗは、第１の導電型の一例としてのｐ型の、第３の半導体層の一例としての第１半導体層８１を抵抗として用いている。書込ダイオードＤｗは、第１半導体層８１に接して設けられた第２の導電型の一例としてのｎ型の、第４の半導体層の一例としての第２半導体層８２と、ｐ型の第５の半導体層の一例としての第３半導体層８３との間のｐｎ接合をダイオードとして用いている。このため、第３半導体層８３上に設けたｐ型オーミック電極１３３を端子Ｏ、ｐ型の第１半導体層８１に設けたｐ型オーミック電極１６１を端子Ｑ、ｐ型の第３半導体層８３上のｐ型オーミック電極１２７を端子Ｐとしている。
第６の実施の形態では、書込抵抗Ｒｗはｐ型オーミック電極１３３（端子Ｏ）とｐ型オーミック電極１６１（端子Ｑ）との間の第１半導体層８１を抵抗とするが、ｐ型オーミック電極１３３（端子Ｏ）は、ｐ型の第１半導体層８１に対して、ｎ型の第２半導体層８２およびｐ型の第３半導体層８３を挟んで設けられている。よって、書込抵抗Ｒｗは逆バイアスされたｐｎ接合が直列に接続されて構成されることになり、第１の実施の形態に比べて、“書込ダイオードＤｗに電流を流さない場合”の書込抵抗Ｒｗの抵抗値を大きくすることができる。
一方、端子Ｏと端子Ｐとの間を順バイアスにして、書込ダイオードＤｗに電流を流すと、ｐ型の第１半導体層８１に流れる電荷の量（電流）も増加し、書込抵抗Ｒｗの抵抗値が小さくなる。よって、第６の実施の形態におけるダイオードスイッチＤｓは、第１の実施の形態におけるダイオードスイッチＤｓと同様に動作する。
【０１９０】
第１から第６の実施の形態において、発光装置６５の発光チップＣは、許可信号φＥと書込信号φＷとで点灯制御されるとした。しかし、許可信号φＥを用いないで、書込信号φＷで発光装置６５の発光チップＣを点灯制御してもよい。このときは、図６、７などに示す発光チップＣにおいて、φＥ端子、許可信号線７６、許可ダイオードＤｅを除けばよい。
【０１９１】
第１から第６の実施の形態において、転送サイリスタＴは、第１転送信号φ１と第２転送信号φ２の２相で駆動したが、転送サイリスタＴを３個毎に３相の転送信号を送信して駆動してもよい。同様にして、４相以上の転送信号を送信しても駆動してもよい。
また、第１から第６の実施の形態において、第１の電気的手段として接続抵抗Ｒｅを用いた。第１の電気的手段は電位降下を生じさせて電位差を保持できればよく、ダイオードなどを用いてもよい。
さらに、第１から第６の実施の形態において、第２の電気的手段として結合ダイオードＤｘを用いた。第２の電気的手段は、一方の端子の電位の変化が他方の端子の電位の変化を生じるものであればよく、抵抗などであってもよい。
【０１９２】
なお、第１から第６の実施の形態において、発光チップＣには、自己走査型発光素子アレイ（ＳＬＥＤ）が１個搭載されているとしたが、２個以上であってもよい。２個以上搭載されている場合には、それぞれの自己走査型発光素子アレイ（ＳＬＥＤ）を発光チップＣと置き換えればよい。
また、発光素子列１０２の発光点（発光サイリスタＬ）の数を１２８であるとして説明したが、この個数は任意に設定しうる。
【０１９３】
そして、第１から第６の実施の形態において、発光チップ群を構成する発光チップＣの数を同じとしたが、発光チップ群毎に異なっていてもよい。また、発光チップ組を構成する発光チップＣの数を同じとしたが、発光チップ組毎に異なっていてもよい。また、発光チップ組を構成する発光チップＣは、それぞれが異なる発光チップ群に属しているとしたが、同じ発光チップ群に属する発光チップＣを含んでいてもよい。この場合、同じ発光チップ群に属する発光チップＣは並行して点灯制御される。
【０１９４】
さらに、第１から第６の実施の形態は、サイリスタ（転送サイリスタＴ、発光サイリスタＬ）のアノード端子を基板８０と共通にしたアノードコモンとして説明した。カソード端子を基板８０と共通にしたカソードコモンにおいても、回路の極性を変更することによって用いうる。
【符号の説明】
【０１９５】
１…画像形成装置、１０…画像形成プロセス部、１１…画像形成ユニット、１２…感光体ドラム、１４…プリントヘッド、３０…画像出力制御部、４０…画像処理部、６２…回路基板、６３…発光部、６４…ロッドレンズアレイ、６５…発光装置、１１０…信号発生回路、１２０…転送信号発生部、１３０…許可信号発生部、１４０…点灯信号発生部、１５０…書込信号発生部、φ１（φ１ａ、φ１ｂ）…第１転送信号、φ２（φ２ａ、φ２ｂ）…第２転送信号、φＥ（φＥａ、φＥｂ）…許可信号、φＷ（φＷ１〜φＷ２０）…書込信号、φＩ（φＩａ、φＩｂ）…点灯信号、Ｃ（Ｃａ１〜Ｃａ２０、Ｃｂ１〜Ｃｂ２０）…発光チップ、Ｌ…発光サイリスタ、Ｔ…転送サイリスタ、Ｄｅ…許可ダイオード、Ｄｓ…ダイオードスイッチ、Ｄｗ…書込ダイオード、ＢＴ…バイポーラスイッチ、Ｄｘ…結合ダイオード、Ｖｇａ…電源電位、Ｖｓｕｂ…基準電位
【図１】
2012040704.tif 000004
【図２】
2012040704.tif 000005
【図３】
2012040704.tif 000006
【図４】
2012040704.tif 000007
【図５】
2012040704.tif 000008
【図６】
2012040704.tif 000009
【図７】
2012040704.tif 000010
【図８】
2012040704.tif 000011
【図９】
2012040704.tif 000012
【図１０】
2012040704.tif 000013
【図１１】
2012040704.tif 000014
【図１２】
2012040704.tif 000015
【図１３】
2012040704.tif 000016
【図１４】
2012040704.tif 000017
【図１５】
2012040704.tif 000018
【図１６】
2012040704.tif 000019
【図１７】
2012040704.tif 000020
【図１８】
2012040704.tif 000021