(57)【要約】【課題】整流用のダイオードが外れると、スイッチング（ＳＷ）端子の電位が上昇する。【解決手段】スイッチングトランジスタＭ１は、スイッチング（ＳＷ）端子と接地端子の間に設けられる。誤差増幅器１０は、出力電圧ＶＯＵＴに応じたフィードバック電圧ＶＦＢと所定の基準電圧ＶＲＥＦとの誤差を増幅し、誤差電圧ＶＥＲＲを生成する。パルス変調器１２は、誤差電圧ＶＥＲＲに応じてデューティ比が調節されるパルス信号ＳＰを生成する。ドライバ１４は、パルス信号ＳＰにもとづきスイッチングトランジスタＭ１を駆動する。過電圧検出回路２０は、スイッチング（ＳＷ）端子の電圧ＶＳＷを、所定のしきい値電圧ＶＴＨより高くなるとアサートされる過電圧保護（ＯＶＰ）信号を生成する。制御回路１００は、ＯＶＰ信号がアサートされると、所定の保護処理を行う。【選択図】図２
2012257444.tif 000002
【特許請求の範囲】
【請求項１】
昇圧型スイッチングレギュレータの制御回路であって、
インダクタが接続されるスイッチング端子と、
前記スイッチング端子と接地端子の間に設けられるスイッチングトランジスタと、
前記昇圧型スイッチングレギュレータの出力電圧に応じたフィードバック電圧を受けるフィードバック端子と、
前記フィードバック電圧と所定の基準電圧との誤差を増幅し、誤差電圧を生成する誤差増幅器と、
前記誤差電圧に応じてデューティ比が調節されるパルス信号を生成するパルス変調器と、
前記パルス信号にもとづき前記スイッチングトランジスタを駆動するドライバと、
前記スイッチング端子の電圧を、所定のしきい値電圧と比較し、前記スイッチング端子の電圧が前記しきい値電圧より高くなるとアサートされる過電圧保護信号を生成する過電圧検出回路と、
を備え、前記過電圧保護信号がアサートされると、所定の保護処理を行うことを特徴とする制御回路。
【請求項２】
前記過電圧検出回路は、
前記スイッチング端子と前記接地端子の間に順に直列に設けられた、カソードが前記スイッチング端子側となるよう配置された少なくともひとつのツェナーダイオードと、抵抗と、
前記抵抗と前記ツェナーダイオードの接続点の電位を、所定のしきい値電圧と比較する比較器と、
を含み、前記比較器の出力信号に応じた前記過電圧保護信号を出力することを特徴とする請求項１に記載の制御回路。
【請求項３】
前記比較器は、
電源端子と前記接地端子の間に順に直列に設けられた、インピーダンス素子と、その制御端子に前記抵抗と前記ツェナーダイオードの接続点の電位が入力されたトランジスタと、
を含むことを特徴とする請求項２に記載の制御回路。
【請求項４】
前記過電圧検出回路は、
前記スイッチング端子と前記接地端子の間に順に直列に設けられた２つの抵抗と、
前記２つの抵抗の接続点の電位を所定のしきい値電圧と比較する比較器と、
を含み、前記比較器の出力信号に応じた前記過電圧保護信号を出力することを特徴とする請求項１に記載の制御回路。
【請求項５】
前記比較器は、電圧コンパレータであり、前記しきい値電圧は、バンドギャップリファレンス回路により生成されることを特徴とする請求項４に記載の制御回路。
【請求項６】
前記過電圧検出回路は、
前記２つの抵抗の間に設けられ、前記スイッチングトランジスタと相補的にスイッチングするスイッチをさらに含むことを特徴とする請求項４に記載の制御回路。
【請求項７】
前記過電圧検出回路は、
前記２つの抵抗のうち高電位側の抵抗に代えて設けられたダイオードと、
前記２つの抵抗のうち、低電位側の抵抗と並列に設けられたキャパシタと、
を含むことを特徴とする請求項４に記載の制御回路。
【請求項８】
前記パルス変調器は、
所定の周期ごとにアサートされるセット信号を生成するオシレータと、
前記インダクタに流れる電流に応じた検出電圧を前記誤差電圧と比較し、前記検出電圧が前記誤差電圧より高くなるとアサートされるリセット信号を生成するパルス幅変調コンパレータと、
前記セット信号がアサートされるとセットされ、前記リセット信号および前記過電圧保護信号の少なくとも一方がアサートされるとリセットされ、前記パルス信号を出力するＳＲフリップフロップと、
を含むことを特徴とする請求項１から７のいずれかに記載の制御回路。
【請求項９】
前記検出電圧は、前記スイッチング端子の電圧であることを特徴とする請求項８に記載の制御回路。
【請求項１０】
前記パルス変調器は、
所定の周期を有する三角波またはのこぎり波の周期電圧を生成するオシレータと、
前記インダクタに流れる電流に応じた検出電圧と前記誤差電圧の差分を増幅する電流アンプと、
前記周期電圧を前記電流アンプの出力電圧と比較し、前記パルス信号を出力するパルス幅変調コンパレータと、
を含み、
前記ドライバは、前記過電圧保護信号がアサートされると、前記パルス信号のレベルにかかわらず、前記スイッチングトランジスタをオフすることを特徴とする請求項１から３のいずれかに記載の制御回路。
【請求項１１】
前記パルス変調器は、
所定の周期を有する三角波またはのこぎり波の周期電圧を生成するオシレータと、
前記周期電圧を前記誤差電圧と比較し、前記パルス信号を出力するパルス幅変調コンパレータと、
を含み、
前記ドライバは、前記過電圧保護信号がアサートされると、前記パルス信号のレベルにかかわらず、前記スイッチングトランジスタをオフすることを特徴とする請求項１から３のいずれかに記載の制御回路。
【請求項１２】
前記パルス変調器は、
前記インダクタに流れる電流に応じた検出電圧を前記誤差電圧と比較し、前記検出電圧が前記誤差電圧より高くなるとアサートされるリセット信号を生成するパルス幅変調コンパレータと、
前記リセット信号および前記過電圧保護信号の少なくとも一方がアサートされてから所定のオフ時間、第１レベルとなり、その後第２レベルに復帰する前記パルス信号を生成するワンショット回路と、
を含むことを特徴とする請求項１から３のいずれかに記載の制御回路。
【請求項１３】
インダクタ、整流用ダイオードおよび出力キャパシタを含む出力回路と、
前記出力回路に接続される請求項１から１２のいずれかに記載の制御回路と、
を備えることを特徴とする昇圧型スイッチングレギュレータ。
【請求項１４】
請求項１３に記載の昇圧型スイッチングレギュレータを備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
あるレベルの直流電圧を別のレベルの直流電圧に変換するために、スイッチングレギュレータ（ＤＣ／ＤＣコンバータ）が利用される。スイッチングレギュレータは、スイッチングトランジスタ、整流素子、インダクタ、出力キャパシタを備えており、スイッチングトランジスタのオン、オフのデューティ比を調節することにより、出力電圧を所望のレベルに安定化する。
【０００３】
図１は、本発明者らが検討した比較技術に係る昇圧型スイッチングレギュレータの構成を示す回路図である。昇圧型スイッチングレギュレータ２ｒは、主として出力回路１０２と、制御回路１００ｒ、抵抗Ｒ１、Ｒ２を備える。
【０００４】
出力回路１０２は、インダクタＬ１、ダイオードＤ１、出力キャパシタＣ１を有する。出力回路１０２のトポロジーは昇圧回路の一般的なものであるから、説明を省略する。出力回路１０２には、スイッチングトランジスタＭ１が接続され、スイッチングトランジスタＭ１がスイッチングすることにより、出力キャパシタＣ１には、入力電圧ＶＩＮを昇圧した出力電圧ＶＯＵＴが発生する。出力電圧ＶＯＵＴは、第１抵抗Ｒ１、第２抵抗Ｒ２によって分圧され、制御回路１００ｒのフィードバック端子（ＦＢ端子）にフィードバックされる。
【０００５】
制御回路１００ｒは、スイッチングトランジスタＭ１に加えて、誤差増幅器１０、パルス変調器１２、ドライバ１４、過電圧保護回路１６を備える。
【０００６】
誤差増幅器１０は、ＦＢ端子にフィードバックされたフィードバック電圧ＶＦＢと、所定の基準電圧ＶＲＥＦの誤差を増幅し、誤差電圧ＶＥＲＲを生成する。パルス変調器１２は、誤差電圧ＶＥＲＲにもとづいてパルス信号ＳＰを生成する。パルス信号ＳＰのデューティ比は、フィードバック電圧ＶＦＢが基準電圧ＶＲＥＦと一致するように調節される。パルス変調器１２としては、パルス幅変調器（ＰＷＭ）やパルス周波数変調器（ＰＦＭ）が利用される。ドライバ１４は、パルス信号ＳＰにもとづきスイッチングトランジスタＭ１をスイッチングする。
【０００７】
これにより、スイッチングレギュレータ２ｒの出力電圧ＶＯＵＴは、目標レベルＶＲＥＦ×（Ｒ１＋Ｒ２）／Ｒ２に安定化される。
【０００８】
昇圧型スイッチングレギュレータは、高レベルの出力電圧ＶＯＵＴを発生することから、回路保護を目的として過電圧保護回路１６が設けられる。過電圧保護回路１６は、フィードバック電圧ＶＦＢを所定のしきい値電圧ＶＴＨと比較し、ＶＦＢ＞ＶＴＨのときアサート（たとえばハイレベル）される過電圧保護信号ＯＶＰを発生する。つまり、過電圧保護回路１６によって、過電圧状態が検出される。過電圧保護信号ＯＶＰがアサートされると、制御回路１００ｒは、スイッチングトランジスタＭ１のスイッチングを停止するなど、所定の保護処理を行う。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明者らは、図１のスイッチングレギュレータ２ｒについて検討し、以下の課題を認識するに至った。
【００１０】
制御回路１００ｒに外付けされる回路部品は、プリント基板上に、はんだを介して電気的および機械的に実装される。しかしながら回路部品は、何らかの理由によってプリント基板から外れる状況も想定されうる。
【００１１】
整流用のダイオードＤ１が外れると、出力キャパシタＣ１に電荷が転送されないため、出力電圧ＶＯＵＴが目標値レベルまで上昇せず、低いレベルを維持する。つまり、フィードバック電圧ＶＦＢが基準電圧ＶＲＥＦよりも低くなり、パルス変調器１２が生成するパルス信号ＳＰのデューティ比は最大値となる。
【００１２】
ダイオードＤ１が外れているにもかかわらず、スイッチングトランジスタＭ１が最大のデューティ比でスイッチングすると、スイッチングトランジスタＭ１とインダクタＬ１の接続点（ＳＷ端子）の電位ＶＳＷが上昇していき、やがてスイッチングトランジスタＭ１の耐圧を超えてしまい、スイッチングトランジスタＭ１の信頼性に影響を及ぼすおそれがある。
【００１３】
なお、以上の課題を、本発明の分野における共通の一般知識の範囲として捉えてはならない。さらに言えば、上記考察自体が、本出願人がはじめて想到したものである。
【００１４】
本発明はこうした課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、整流用のダイオードが外れる故障に起因する問題を解決可能な昇圧型スイッチングレギュレータの提供にある。
【課題を解決するための手段】
【００１５】
本発明のある態様は、昇圧型スイッチングレギュレータの制御回路に関する。この制御回路は、インダクタが接続されるスイッチング端子と、スイッチング端子と接地端子の間に設けられるスイッチングトランジスタと、昇圧型スイッチングレギュレータの出力電圧に応じたフィードバック電圧を受けるフィードバック端子と、フィードバック電圧と所定の基準電圧との誤差を増幅し、誤差電圧を生成する誤差増幅器と、誤差電圧に応じてデューティ比が調節されるパルス信号を生成するパルス変調器と、パルス信号にもとづきスイッチングトランジスタを駆動するドライバと、スイッチング端子の電圧を、所定のしきい値電圧と比較し、スイッチング端子の電圧がしきい値電圧より高くなるとアサートされる過電圧保護信号を生成する過電圧検出回路と、を備える。制御回路は、過電圧保護信号がアサートされると、所定の保護処理を行う。
【００１６】
出力回路のダイオードが外れると、スイッチング端子の電位が上昇していく。過電圧検出回路は、スイッチング端子の電位を所定のしきい値電圧と比較することにより、ダイオードの外れに起因するスイッチング端子の過電圧状態を検出する。この態様によれば、ダイオードが外れた場合でも、スイッチング端子の電位が上昇してスイッチングトランジスタの耐圧を超えるのを防止することができる。
【００１７】
過電圧検出回路は、スイッチング端子と接地端子の間に順に直列に設けられた、カソードがスイッチング端子側となるよう配置された少なくともひとつのツェナーダイオードと、抵抗と、抵抗とツェナーダイオードの接続点の電位を、所定のしきい値電圧と比較する比較器と、を含み、比較器の出力信号に応じた過電圧保護信号を出力してもよい。
この態様において、ツェナーダイオードには、スイッチング端子の電位が高くなった状態で電流が流れる。したがって、回路が正常なときの過電圧検出回路の消費電流を抑制することができる。
【００１８】
比較器は、電源端子と接地端子の間に順に直列に設けられた、インピーダンス素子と、その制御端子に抵抗とツェナーダイオードの接続点の電位が入力されたトランジスタと、を含んでもよい。
【００１９】
過電圧検出回路は、スイッチング端子と接地端子の間に順に直列に設けられた２つの抵抗と、２つの抵抗の接続点の電位を所定のしきい値電圧と比較する比較器と、を含み、比較器の出力信号に応じた過電圧保護信号を出力してもよい。
【００２０】
比較器は、電圧コンパレータであり、しきい値電圧は、バンドギャップリファレンス回路により生成されてもよい。
【００２１】
過電圧検出回路は、２つの抵抗の間に設けられ、スイッチングトランジスタと相補的にスイッチングするスイッチをさらに含んでもよい。過電圧検出回路は、２つの抵抗のうち高電位側の抵抗に代えて設けられたダイオードと、２つの抵抗のうち、低電位側の抵抗と並列に設けられたキャパシタと、を含んでもよい。
【００２２】
パルス変調器は、所定の周期ごとにアサートされるセット信号を生成するオシレータと、インダクタに流れる電流に応じた検出電圧を誤差電圧と比較し、検出電圧が誤差電圧より高くなるとアサートされるリセット信号を生成するパルス幅変調コンパレータと、セット信号がアサートされるとセットされ、リセット信号および過電圧保護信号の少なくとも一方がアサートされるとリセットされ、パルス信号を出力するＳＲフリップフロップと、を含んでもよい。
ピーク電流モードの制御回路において、過電圧保護信号を、ＳＲフリップフロップのリセットに利用することにより、過電圧状態においてスイッチングトランジスタを好適にオフすることができる。
【００２３】
検出電圧は、スイッチング端子の電圧であってもよい。あるいは、インダクタの電流の経路上に設けられた抵抗に生ずる電圧降下を増幅し、検出電圧としてもよい。
【００２４】
パルス変調器は、所定の周期を有する三角波またはのこぎり波の周期電圧を生成するオシレータと、インダクタに流れる電流に応じた検出電圧と誤差電圧の差分を増幅する電流アンプと、周期電圧を電流アンプの出力電圧と比較し、パルス信号を出力するパルス幅変調コンパレータと、を含んでもよい。ドライバは、過電圧保護信号がアサートされると、パルス信号のレベルにかかわらず、スイッチングトランジスタをオフしてもよい。
この平均電流モードの制御回路によれば、過電圧状態においてスイッチングトランジスタを好適にオフすることができる。
【００２５】
パルス変調器は、所定の周期を有する三角波またはのこぎり波の周期電圧を生成するオシレータと、周期電圧を誤差電圧と比較し、パルス信号を出力するパルス幅変調コンパレータと、を含んでもよい。ドライバは、過電圧保護信号がアサートされると、パルス信号のレベルにかかわらず、スイッチングトランジスタをオフしてもよい。
この電圧モードの制御回路によれば、過電圧状態においてスイッチングトランジスタを好適にオフすることができる。
【００２６】
パルス変調器は、インダクタに流れる電流に応じた検出電圧を誤差電圧と比較し、検出電圧が誤差電圧より高くなるとアサートされるリセット信号を生成するパルス幅変調コンパレータと、リセット信号および過電圧保護信号の少なくとも一方がアサートされてから所定のオフ時間、第１レベルとなり、その後第２レベルに復帰するパルス信号を生成するワンショット回路と、を含んでもよい。
この固定オフ時間電流モードの制御回路によれば、過電圧状態においてスイッチングトランジスタを好適にオフすることができる。
【００２７】
本発明の別の態様は、昇圧型スイッチングレギュレータである。この昇圧型スイッチングレギュレータは、インダクタ、整流用ダイオードおよび出力キャパシタを含む出力回路と、出力回路に接続される上述のいずれかに記載の制御回路と、を備える。
【００２８】
本発明のさらに別の態様は、電子機器である。この電子機器は、上述の昇圧型スイッチングレギュレータを備える。
【００２９】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００３０】
本発明のある態様によれば、ダイオードが外れる故障に起因する問題を解決できる。
【図面の簡単な説明】
【００３１】
【図１】本発明者らが検討した比較技術に係る昇圧型スイッチングレギュレータの構成を示す回路図である。
【図２】実施の形態に係るスイッチングレギュレータを備える電子機器の構成を示す回路図である。
【図３】図２のスイッチングレギュレータの動作を示す波形図である。
【図４】図４（ａ）〜（ｃ）は、変形例に係る制御回路の構成を示す回路図である。
【図５】図５（ａ）〜（ｃ）は、過電圧検出回路の変形例を示す回路図である。
【図６】電子機器の構成を示すブロック図である。
【図７】図７（ａ）〜（ｃ）は、電子機器の外観図である。
【発明を実施するための形態】
【００３２】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００３３】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【００３４】
図２は、実施の形態に係るスイッチングレギュレータ２を備える電子機器１の構成を示す回路図である。
【００３５】
電子機器１は、液晶ディスプレイやプラズマディスプレイなどの表示装置、ＤＶＤやブルーレイディスク、ハードディスクを有する録画機あるいは再生機、ノートＰＣ、デジタルカメラ、デジタルビデオカメラ、携帯電話端末、ＰＤＡ（Personal Digital Assistant）などの電池駆動型の機器であり、高い電源電圧を必要とする回路ブロックを備える。こうした回路ブロックとしては、液晶ドライバやＬＥＤ（Light Emitting Diode）などが例示され、図１において負荷６として示されている。
【００３６】
電子機器１は、負荷６に電池電圧より高い電源電圧を供給するための昇圧型のスイッチングレギュレータ２を備える。スイッチングレギュレータ２の入力ラインＰ１には、入力電圧ＶＩＮが入力される。スイッチングレギュレータ２は入力電圧ＶＩＮを昇圧して、出力ラインＰ２に出力電圧（電源電圧）Ｖｏｕｔを出力する。
【００３７】
スイッチングレギュレータ２は昇圧型のＤＣ／ＤＣコンバータであり、制御ＩＣ１００および出力回路１０２を備える。出力回路１０２は、インダクタＬ１、整流ダイオードＤ１、出力キャパシタＣ１を含む。出力回路１０２のトポロジーは一般的であるため、説明を省略する。
【００３８】
制御回路１００は、スイッチングトランジスタＭ１、誤差増幅器１０、パルス変調器１２、ドライバ１４、過電圧検出回路２０を備え、ひとつの半導体基板に一体集積化されている。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。
【００３９】
制御回路１００のスイッチング端子（ＳＷ端子）は、インダクタＬ１と接続される。スイッチングトランジスタＭ１は、ＳＷ端子と接地端子の間に設けられる。スイッチングレギュレータ２の出力電圧ＶＯＵＴは第１抵抗Ｒ１および第２抵抗Ｒ２によって分圧され、フィードバック電圧ＶＦＢが生成される。フィードバック端子（ＦＢ端子）には、出力電圧ＶＯＵＴに比例したフィードバック電圧ＶＦＢが入力される。
【００４０】
誤差増幅器１０は、フィードバック電圧ＶＦＢと所定の基準電圧ＶＲＥＦとの誤差を増幅し、誤差電圧ＶＥＲＲを生成する。
【００４１】
パルス変調器１２は、誤差電圧ＶＥＲＲに応じてデューティ比が調節されるパルス信号ＳＰを生成する。パルス変調器１２は、パルス幅変調器であってもパルス周波数変調器であってもよく、その構成は特に限定されない。
【００４２】
ドライバ１４は、パルス信号ＳＰにもとづきスイッチングトランジスタＭ１を駆動する。
【００４３】
過電圧検出回路２０は、ＳＷ端子の電圧ＶＳＷを、所定のしきい値電圧ＶＴＨと比較する。過電圧検出回路２０は、ＳＷ端子の電圧ＶＳＷがしきい値電圧ＶＴＨより高くなるとアサートされる過電圧保護（ＯＶＰ）信号を生成する。しきい値電圧ＶＴＨは、スイッチングトランジスタＭ１のドレインソース間耐圧より低く設定することが好ましい。
【００４４】
図２の過電圧検出回路２０は、ＳＷ端子と接地端子の間に順に直列に設けられた、少なくともひとつのツェナーダイオードＺＤ１〜ＺＤ３と、抵抗Ｒ３と、を備える。ツェナーダイオードＺＤ１〜ＺＤ３は、カソードがＳＷ端子側となる向きで配置される。
【００４５】
抵抗Ｒ３とツェナーダイオードＺＤ３の接続点には、スイッチング電圧ＶＳＷが、ツェナーダイオードＺＤ１〜ＺＤ３によってレベルシフトされた電圧ＶＳＷ’が発生する。ツェナーダイオードの個数をＮ（Ｎは自然数）、ツェナーダイオードのツェナー電圧をＶｚとすると、
ＶＳＷ’＝ＶＳＷ−Ｎ×Ｖｚ
が成り立つ。
【００４６】
比較器２２は、抵抗Ｒ３とツェナーダイオードＺＤ３の接続点の電位ＶＳＷ’を、所定のしきい値電圧ＶＴＨ１と比較する。図２の比較器２２は、トランジスタＭ２および抵抗Ｒ４を含む。インピーダンス素子である抵抗Ｒ４と、トランジスタＭ２は、電源端子と接地端子の間に順に直列に設けられる。トランジスタＭ２の制御端子（ゲート）には、抵抗Ｒ３とツェナーダイオードＺＤ３の接続点の電位ＶＳＷ’が入力される。この比較器２２のしきい値電圧ＶＴＨ１は、トランジスタＭ２のゲートソース間しきい値電圧に対応する。
【００４７】
インバータ２４は、比較器２２の出力信号を反転し、ＯＶＰ信号を出力する。この過電圧検出回路２０において、ＳＷ端子の電圧ＶＳＷは、ＶＴＨ＝ＶＴＨ’＋Ｎ×Ｖｚと比較される。
【００４８】
制御回路１００は、ＯＶＰ信号がアサートされると、所定の保護処理を行う。保護処理の内容は特に限定されないが、たとえばオン状態のスイッチングトランジスタＭ１を強制的にオフしてもよいし、あるいは所定の期間、スイッチングトランジスタＭ１のスイッチングを停止してもよい。
【００４９】
図２には、ピーク電流モードの制御回路１００が示される。パルス変調器１２は、オシレータ３０、スロープ生成回路３２、加算器３４、パルス幅変調（ＰＷＭ）コンパレータ３６、ＯＲゲート３８、ＳＲフリップフロップ４０を備える。
【００５０】
オシレータ３０は、所定の周期ごとにアサートされるセット信号ＳＳＥＴを生成する。セット信号ＳＳＥＴは、ＳＲフリップフロップ４０のセット端子に入力される。スロープ生成回路３２は、セット信号ＳＳＥＴと同期したランプ波形（のこぎり波形）のスロープ電圧ＶＳＬＯＰＥを生成する。
【００５１】
加算器３４は、インダクタＬ１に流れる電流ＩＬに応じた検出電圧Ｖｓを、スロープ電圧ＶＳＬＯＰＥと加算することにより、検出電圧Ｖｓを補正する。図２において、検出電圧Ｖｓは、ＳＷ端子の電位である。スイッチングトランジスタＭ１のオン期間に、スイッチングトランジスタＭ１には、インダクタＬ１に流れる電流ＩＬに比例した電圧降下ＶＳＷが発生する。したがって、スイッチングトランジスタＭ１のオン抵抗は既知であるから、スイッチングトランジスタＭ１の電圧降下ＶＳＷ、すなわちＳＷ端子の電位ＶＳＷは検出電圧Ｖｓとして利用できる。
【００５２】
ＰＷＭコンパレータ３６は、補正された検出電圧Ｖｓ’を、誤差電圧ＶＥＲＲと比較し、検出電圧Ｖｓ’が誤差電圧ＶＥＲＲより高くなるとアサートされるリセット信号ＳＲＥＳＥＴを生成する。
【００５３】
ＯＲゲート３８は、ＯＶＰ信号と、リセット信号ＳＲＥＳＥＴの論理和を生成し、ＳＲフリップフロップ４０のリセット端子に入力する。
つまりＳＲフリップフロップ４０は、セット信号ＳＳＥＴがアサートされる度にセット（出力Ｑがハイレベル）され、リセット信号ＳＲＥＳＥＴおよびＯＶＰ信号の少なくとも一方がアサートされると、リセット（出力Ｑがローレベル）される。ＳＲフリップフロップ４０の出力Ｑは、パルス信号ＳＰとして出力する。
【００５４】
以上が制御回路１００を備えるスイッチングレギュレータ２の構成である。
続いてスイッチングレギュレータ２の動作を説明する。
図３は、図２のスイッチングレギュレータ２の動作を示す波形図である。時刻ｔ１以前においてスイッチングレギュレータ２は正常に動作しており、出力電圧ＶＯＵＴは、目標値に安定化されている。ＳＷ端子の電位ＶＳＷは、スイッチングトランジスタＭ１のオン期間ＴＯＮにおいて０Ｖとなり、オフ期間ＴＯＦＦにおいては、出力電圧ＶＯＵＴ＋ＶＦ付近のレベルをとる。ＶＦは、ダイオードＤ１の順方向電圧である。
【００５５】
時刻ｔ１に、ダイオードＤ１が外れる。これにより出力キャパシタＣ１への電荷の供給が停止し、出力キャパシタＣ１が負荷６によって放電され、出力電圧ＶＯＵＴが低下する。出力電圧ＶＯＵＴの低下にともない、誤差電圧ＶＥＲＲが上昇すると、パルス信号ＳＰのデューティ比が大きくなり、スイッチングトランジスタＭ１のオン時間が長くなる。
【００５６】
スイッチングトランジスタＭ１がオンするごとにインダクタＬ１にエネルギーが蓄えられるが、ダイオードＤ１が外れているため、蓄えられたエネルギーは、出力キャパシタＣ１に転送されない。その結果、スイッチングトランジスタＭ１がオフ期間のＳＷ端子の電位ＶＳＷは、徐々に上昇していく。そして、時刻ｔ２にスイッチング電圧ＶＳＷがしきい値電圧ＶＴＨより高くなると、ＯＶＰ信号がアサートされる。これにより、スイッチングトランジスタＭ１が直ちにオフし、スイッチング電圧ＶＳＷがさらに上昇するのを抑制できる。
【００５７】
以上がスイッチングレギュレータ２の動作である。
【００５８】
このように、実施の形態に係るスイッチングレギュレータ２によれば、ダイオードが外れた場合でも、ＳＷ端子の電位ＶＳＷが上昇してスイッチングトランジスタＭ１の耐圧を超えるのを防止することができる。
【００５９】
また、ピーク電流モードの制御回路１００において、ＯＶＰ信号を、ＳＲフリップフロップ４０のリセットに利用することにより、過電圧状態においてスイッチングトランジスタＭ１を好適にオフすることができる。
【００６０】
ツェナーダイオードＺＤを用いて過電圧検出回路２０を構成しているため、正常な状態では、過電圧検出回路２０に流れる電流は実質的にゼロとなり、過電圧検出回路２０を設けたことによる制御回路１００の消費電流の増加はわずかである。また、ツェナーダイオードＺＤの段数によって、しきい値電圧ＶＴＨを調節できるという利点もある。
【００６１】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセス、それらの組み合わせには、さまざまな変形例が存在しうる。以下、こうした変形例について説明する。
【００６２】
図４（ａ）〜（ｃ）は、変形例に係る制御回路１００ａ〜１００ｃの構成を示す回路図である。
【００６３】
図４（ａ）は、平均電流モードの制御回路１００ａを示す。パルス変調器１２ａは、オシレータ５０、電流アンプ５２、平均化回路５４、ＰＷＭコンパレータ５６を含む。
オシレータ５０は、所定の周期を有する三角波またはのこぎり波の周期電圧ＶＲＡＭＰを生成する。電流アンプ５２は、インダクタＬ１に流れる電流ＩＬに応じた検出電圧Ｖｓと誤差電圧ＶＥＲＲの差分を増幅する。電流アンプ５２の出力端子と反転入力端子の間には、位相補償及び平均化を目的とした平均化回路（フィルタ）５４が設けられる。ＰＷＭコンパレータ５６は、周期電圧ＶＲＡＭＰを電流アンプ５２の出力電圧と比較し、パルス信号ＳＰを出力する。ドライバ１４は、ＯＶＰ信号がアサートされると、パルス信号ＳＰのレベルにかかわらず、スイッチングトランジスタＭ１をオフする。
【００６４】
図４（ｂ）は、電圧モードの制御回路１００ｂを示す。パルス変調器１２ｂは、オシレータ６０およびＰＷＭコンパレータ６２を備える。オシレータ６０は、所定の周期を有する三角波またはのこぎり波の周期電圧ＶＲＡＭＰを生成する。ＰＷＭコンパレータ６２は、周期電圧ＶＲＡＭＰを誤差電圧ＶＥＲＲと比較し、パルス信号ＳＰを出力する。ドライバ１４は、ＯＶＰ信号がアサートされると、パルス信号ＳＰのレベルにかかわらず、スイッチングトランジスタＭ１をオフする。
【００６５】
図４（ｃ）は、固定オフ時間電流モードの制御回路１００ｃを示す。パルス変調器１２ｃは、スロープ生成回路７０、加算器７２、ＰＷＭコンパレータ７４、ワンショット回路７６を備える。スロープ生成回路７０は、ランプ波形（のこぎり波形）のスロープ電圧ＶＳＬＯＰＥを生成する。加算器７２は、インダクタＬ１に流れる電流ＩＬに応じた検出電圧Ｖｓを、スロープ電圧ＶＳＬＯＰＥと加算することにより、検出電圧Ｖｓを補正する。ＰＷＭコンパレータ７４は、補正された検出電圧Ｖｓ’を、誤差電圧ＶＥＲＲと比較し、検出電圧Ｖｓ’が誤差電圧ＶＥＲＲより高くなるとアサートされるリセット信号ＳＲＥＳＥＴを生成する。ワンショット回路７６は、リセット信号ＳＲＥＳＥＴおよびＯＶＰ信号の少なくとも一方がアサートされてから所定のオフ時間ＴＯＦＦ、第１レベル（ローレベル）となり、その後第２レベル（ハイレベル）に復帰するパルス信号ＳＰを生成する。
【００６６】
図４（ａ）〜（ｃ）の制御回路１００ａ〜１００ｃによれば、図２の制御回路１００と同様の効果を得ることができる。当業者によれば、パルス変調器の構成が、図２および図４（ａ）〜（ｄ）に限定されないことが理解される。
【００６７】
実施の形態では、過電圧検出回路２０にツェナーダイオードを用いる場合を説明したが、本発明はそれに限定されない。たとえば抵抗分圧により電圧ＶＳＷ’を生成してもよい。この場合、抵抗値が小さいとリーク電流となり回路の消費電流が増加し、抵抗値が大きいと、意図せぬローパスフィルタとなるため抵抗値の設計が難しくなるが、回路を簡素化できるという利点がある。また比較器２２としては、差動増幅器を有するコンパレータを用い、電圧コンパレータによって、電圧ＶＳＷ’をしきい値電圧と比較してもよい。
【００６８】
図５（ａ）〜（ｃ）は、過電圧検出回路の変形例を示す回路図である。図５（ａ）の過電圧検出回路２０ａは、抵抗Ｒ１１、Ｒ１２、電圧コンパレータ２６、基準電圧源２８を備える。抵抗Ｒ１１、Ｒ１２は、ＳＷ端子の電圧ＶＳＷを分圧し、電圧Ｖｓｗ’を生成する。基準電圧源２８は、たとえばバンドギャップリファレンス回路であって、温度依存性、電源電圧依存性を有さない基準電圧ＶＢＧＲを生成する。電圧コンパレータ２６は、電圧Ｖｓｗ’と基準電圧ＶＢＧＲを比較し、Ｖｓｗ’＞ＶＢＧＲのときアサートされるＯＶＰ信号を出力する。
【００６９】
図５（ｂ）の過電圧検出回路２０ｂは、図５（ａ）の過電圧検出回路２０ａに加えて、制御信号Ｓ１１に応じてスイッチングするスイッチＭ１１をさらに備える。スイッチＭ１１は、スイッチングトランジスタＭ１がオンのときオフ、スイッチングトランジスタＭ１がオフのときオンする。スイッチＭ１１はたとえばＮチャンネルＭＯＳＦＥＴであり、制御信号Ｓ１１は、スイッチングトランジスタＭ１のゲート信号（ドライバ１４の出力信号）の反転信号であってもよい。スイッチＭ１１を設けることにより、スイッチングトランジスタＭ１のオン状態において、過電圧検出回路２０ｂがハイインピーダンスとなるため、過電圧検出回路２０ｂがスイッチングレギュレータの動作に及ぼす影響を低減できる。
【００７０】
図５（ｃ）の過電圧検出回路２０ｃは、図５（ａ）の抵抗Ｒ１１に代えてダイオードＤ１１を備え、さらに抵抗Ｒ１２と並列に接続されたキャパシタＣ１１をさらに備える。この変形例によれば、ＳＷ端子の電圧ＶＳＷを、キャパシタＣ１１によって平滑化できるため、電圧コンパレータ２６に要求される高速応答性を緩和でき、低速な電圧コンパレータを利用して過電圧を検出できる。
【００７１】
また、本実施の形態で説明される論理信号のレベルの決め方は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。
【００７２】
最後に、実施の形態に係るスイッチングレギュレータ２のアプリケーションの一例を説明する。スイッチングレギュレータ２は、テレビなどの電子機器に利用できる。図６は、電子機器Ｘの構成を示すブロック図である。図７（ａ）〜（ｃ）は、電子機器Ｘの外観図である。電子機器Ｘは、アンテナＸ０、チューナ部Ｘ１、デコーダ部Ｘ２、表示部Ｘ３、スピーカ部Ｘ４、操作部Ｘ５、インタフェース（Ｉ／Ｆ）部Ｘ６、制御部Ｘ７、電源部Ｘ８を備える。
【００７３】
アンテナＸ０は、放送波を受信する。チューナ部Ｘ１は、アンテナＸ０が受信した放送波のうち、所定の周波数の信号を抽出し、ローカル周波数にダウンコンバージョンする。デコーダ部Ｘ２は、チューナ部Ｘ１からの信号に含まれる映像データ、音声データをデコードする。画像データは表示部Ｘ３に表示され、音声データはスピーカ部Ｘ４から出力される。操作部Ｘ５は、ユーザとのインタフェースであり、ユーザによるチャンネルの選択、音量の制御などを受け付ける。Ｉ／Ｆ部Ｘ６は、図示しない外部の電子機器とのインタフェースである。制御部Ｘ７は、操作部Ｘ５あるいはＩ／Ｆ部Ｘ６からのデータにもとづいて、チューナ部Ｘ１、デコーダ部Ｘ２、表示部Ｘ３、スピーカ部Ｘ４を制御する。電源部Ｘ８は、電子機器Ｘに搭載される各ブロックに対して、電源電圧を供給する。実施の形態に係るスイッチングレギュレータ２は、電源部Ｘ８に好適に利用できる。
【００７４】
実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００７５】
１…電子機器、２…スイッチングレギュレータ、Ｌ１…インダクタ、Ｄ１…ダイオード、Ｃ１…出力キャパシタ、Ｍ１…スイッチングトランジスタ、１００…制御回路、１０２…出力回路、１０…誤差増幅器、１２…パルス変調器、１４…ドライバ、１６…過電圧保護回路、Ｒ１…第１抵抗、Ｒ２…第２抵抗、２０…過電圧検出回路、２２…比較器、２４…インバータ、２６…電圧コンパレータ、２８…基準電圧源、Ｒ１１…抵抗、Ｒ１２…抵抗、Ｄ１１…ダイオード、Ｍ１１…スイッチ、Ｃ１１…キャパシタ、３０…オシレータ、３２…スロープ生成回路、３４…加算器、３６…ＰＷＭコンパレータ、３８…ＯＲゲート、４０…ＳＲフリップフロップ、５０…オシレータ、５２…電流アンプ、５４…平均化回路、５６…ＰＷＭコンパレータ、６０…オシレータ、６２…ＰＷＭコンパレータ、７０…スロープ生成回路、７２…加算器、７４…ＰＷＭコンパレータ、７６…ワンショット回路。
【図１】
2012257444.tif 000003
【図２】
2012257444.tif 000004
【図３】
2012257444.tif 000005
【図４】
2012257444.tif 000006
【図５】
2012257444.tif 000007
【図６】
2012257444.tif 000008
【図７】
2012257444.tif 000009