(57)【要約】【課題】面積の増加を抑制しつつ、フレームレートを向上できる固体撮像装置用信号処理装置を提供する。【解決手段】本発明に係るアナログフロントエンド２００は、ＣＣＤ部１００により出力されるアナログ信号を処理するアナログフロントエンド２００であって、前記アナログ信号を増幅するアンプ２０１と、時系列に入力される、アンプ２０１により増幅されたｎ個のアナログ信号を保持するためのｎ個の容量２０３を含むマルチホールド回路２１０と、ｎ個の容量２０３に保持されているｎ個のアナログ信号をｎ個のデジタル信号に変換するＡＤ変換回路２１１とを備える。【選択図】図１
2012235298.tif 000002
【特許請求の範囲】
【請求項１】
イメージセンサにより出力されるアナログ信号を処理する固体撮像装置用信号処理装置であって、
前記アナログ信号を増幅するアンプと、
前記アンプの出力端子に接続されており、時系列に入力される、アンプにより増幅されたｎ（ｎは２以上の自然数）個のアナログ信号を保持するためのｎ個の容量を含むマルチホールド回路と、
前記ｎ個の容量に保持されている前記ｎ個のアナログ信号をｎ個のデジタル信号に変換するＡＤ変換回路とを備え、
前記ＡＤ変換回路は、
ランプ波を発生するＤＡ変換回路と、
前記ｎ組のスイッチ及び容量の各々に対応して設けられており、対応する容量に保持されている前記アナログ信号と前記ランプ波とを比較し、当該アナログ信号と当該ランプ波とのいずれが大きいかを示す比較結果信号を出力するｎ個の比較器と、
前記ｎ個の比較器の各々に対応して設けられており、対応する比較器から出力される比較結果信号の論理が反転するまでカウント値をカウントすることにより、デジタル信号を生成し、生成した前記デジタル信号を保持するｎ個のカウンタメモリとを備える
固体撮像装置用信号処理装置。
【請求項２】
前記ＡＤ変換回路は、前記ｎ個の容量に保持されている前記ｎ個のアナログ信号を並列に処理することにより、前記ｎ個のデジタル信号を生成する
請求項１記載の固体撮像装置用信号処理装置。
【請求項３】
マルチホールド回路は、
第１容量と、
前記ＡＤ変換回路の入力端子に接続されている第２容量と、
前記アンプの出力端子と前記第１容量との間に接続されている第１スイッチと、
前記第１容量と前記第２容量との間に接続されている第２スイッチとの組をｎ組含む
請求項１又は２記載の固体撮像装置用信号処理装置。
【請求項４】
前記マルチホールド回路は、前記アナログ信号を保持する際、前記第２スイッチをオフした後に、前記第１スイッチをオフする
請求項３記載の固体撮像装置用信号処理装置。
【請求項５】
前記第１スイッチのオン抵抗は、前記第２スイッチのオン抵抗より小さい
請求項３又は４記載の固体撮像装置用信号処理装置。
【請求項６】
前記第１容量は、前記第２容量より小さい
請求項３〜５のいずれか１項に記載の固体撮像装置用信号処理装置。
【請求項７】
前記イメージセンサは、各画素の信号電荷に対応するアナログ信号を出力する通常モードと、複数の画素の信号電荷を画素混合し、画素混合した信号電荷に対応するアナログ信号を出力する画素混合モードとを有し、
前記固体撮像装置用信号処理装置は、
前記イメージセンサが画素混合モードの場合、前記ｎ個の比較器の一部、及び前記ｎ個のカウンタメモリの一部をパワーダウンする
請求項１〜６のいずれか１項に記載の固体撮像装置用信号処理装置。
【請求項８】
前記イメージセンサは、各画素のリセット成分と、各画素の信号成分とを前記アナログ信号として出力し、
前記マルチホールド回路は、第１の期間においてｎ個の前記リセット成分を保持し、第２の期間においてｎ個の前記信号成分を保持し、
前記ｎ個の比較器は、
前記第１の期間において、対応する容量に保持されている前記リセット成分と前記ランプ波とを比較し、当該リセット成分と当該ランプ波とのいずれが大きいかを示す前記比較結果信号を出力し、
前記第２の期間において、対応する容量に保持されている前記信号成分と前記ランプ波とを比較し、当該信号成分と当該ランプ波とのいずれが大きいかを示す前記比較結果信号を出力し、
前記ｎ個のカウンタメモリは、
前記第１期間において、対応する比較器から出力される比較結果信号の論理が反転するまで同時にカウント値をダウンカウントし、
前記第２期簡において、対応する比較器から出力される比較結果信号の論理が反転するまでカウント値をアップカウントすることにより、前記デジタル信号を生成する
請求項１〜７のいずれか１項に記載の固体撮像装置用信号処理装置。
【請求項９】
前記マルチホールド回路は、前記第１の期間において前記ｎ個のリセット成分を同時に保持する
請求項８記載の固体撮像装置用信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサにより出力されるアナログ信号を処理する固体撮像装置用信号処理装置に関する。
【背景技術】
【０００２】
従来、固体撮像装置に関する技術としては、例えば、特許文献１等に記載される技術があった。
【０００３】
図１２は、特許文献１記載の従来の固体撮像装置の構成を示す図である。
【０００４】
特許文献１には、図１２に示すように、固体撮像装置において、水平出力信号を複数系統（複数チャネル）で出力する技術が開示されている。また、特許文献１には、水平ＣＣＤ（ＨＣＣＤ）内で隣り合う電荷を混合した場合には、混合した電荷を１個のＨＣＣＤで転送し、当該電荷に対応する信号を１個の出力回路から出力する技術が開示されている。
【０００５】
また、特許文献１記載の固体撮像装置は、２次元状に配列されたフォトダイオードと、フォトダイオードで得られた信号電荷を垂直方向に転送する、インターライン状に配置された垂直転送ＣＣＤ（ＶＣＣＤ）と、ＶＣＣＤで転送された信号を水平方向に転送する水平転送ＣＣＤ（ＨＣＣＤ）と、ＨＣＣＤで転送された信号電荷を電圧信号に変換し、変換した電圧信号を出力する出力回路とを備え、特にＨＣＣＤと出力回路とが２個配置されている点に構造的な特徴を有する。
【０００６】
この固体撮像装置は、ＶＣＣＤから転送される信号電荷の全てを独立に出力する場合には、当該信号電荷を２個のＨＣＣＤに振分けて転送し、転送した信号電荷に応じた信号を２個の出力回路から独立した２系列の信号として出力する。そして、出力された信号は、外部の信号処理装置で１系列の信号に合成される。一方、解像度を犠牲にして感度を向上させるべくＨＣＣＤ内部で水平方向に信号電荷を混合した場合には、当該固体撮像装置は、ＨＣＣＤの内の、ＶＣＣＤに近い一方のＨＣＣＤだけで混合電荷を転送し、転送した混合電荷に対応する信号を１個の出力回路だけから出力する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平５−４１８３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、図１２に示す従来の固体撮像装置では、ＨＣＣＤの各転送段は、所定量の信号電荷を転送するに足る容量（面積）を有する必要が有る。よって、出力チャネル数を増加させた場合、占有面積の増大を招く。従って並列ＨＣＣＤの数は、現実的には２〜４個に限られる。また、全信号電荷の読出し速度の指標としてのフレームレートの上限は、大略並列チャネル（ＨＣＣＤと出力回路）の数に比例する。よって、特許文献１記載の従来技術を用いたとしても、実現できるフレームレートは、１チャネルで出力する場合に対して、せいぜい４倍のフレームレートに留まってしまう。
【０００９】
また、高フレームレートで信号を出力し、出力された信号を処理するためには、一般に複数のチャネルの各出力信号は各々別のアナログフロントエンドＩＣ（ＡＦＥ：少なくともＣＤＳ処理とＡＤ変換機能とを有する）に入力させる必要がある。よって、チャネル数に相当する数のＡＦＥ機能を持つＩＣが必要となるので、当該ＩＣがカメラシステムの空間的領域を占有してしまうのみならず、カメラシステムの消費電力が著しく増加してしまう。
【００１０】
そこで、本発明は、面積の増加を抑制しつつ、フレームレートを向上できる固体撮像装置用信号処理装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
前記目的を達成するため、本発明の一形態に係る固体撮像装置用信号処理装置は、イメージセンサにより出力されるアナログ信号を処理する固体撮像装置用信号処理装置であって、前記アナログ信号を増幅するアンプと、前記アンプの出力端子に接続されており、時系列に入力される、アンプにより増幅されたｎ（ｎは２以上の自然数）個のアナログ信号を保持するためのｎ個の容量を含むマルチホールド回路と、前記ｎ個の容量に保持されている前記ｎ個のアナログ信号をｎ個のデジタル信号に変換するＡＤ変換回路とを備え、前記ＡＤ変換回路は、ランプ波を発生するＤＡ変換回路と、前記ｎ組のスイッチ及び容量の各々に対応して設けられており、対応する容量に保持されている前記アナログ信号と前記ランプ波とを比較し、当該アナログ信号と当該ランプ波とのいずれが大きいかを示す比較結果信号を出力するｎ個の比較器と、前記ｎ個の比較器の各々に対応して設けられており、対応する比較器から出力される比較結果信号の論理が反転するまでカウント値をカウントすることにより、デジタル信号を生成し、生成した前記デジタル信号を保持するｎ個のカウンタメモリとを備える。
【００１２】
この構成によれば、本発明の一形態に係る固体撮像装置用信号処理装置は、イメージセンサから出力されるｎ個のシリアル信号をパラレルホールドすることで、以降の処理を並列処理できる。この結果、当該固体撮像装置用信号処理装置は、ＨＣＣＤの数を増加させる必要がないので面積の増加を抑制できる。このように、当該固体撮像装置用信号処理装置は、面積の増加を抑制しつつ、フレームレートを向上できる。また、当該固体撮像装置用信号処理装置は、イメージセンサからの信号の処理を並列化することによって、ＡＤ変換回路の変換周波数を落とすことができるため、低消費電力化を実現できる。
【００１３】
また、前記ＡＤ変換回路は、前記ｎ個の容量に保持されている前記ｎ個のアナログ信号を並列に処理することにより、前記ｎ個のデジタル信号を生成してもよい。
【００１４】
また、マルチホールド回路は、第１容量と、前記ＡＤ変換回路の入力端子に接続されている第２容量と、前記アンプの出力端子と前記第１容量との間に接続されている第１スイッチと、前記第１容量と前記第２容量との間に接続されている第２スイッチとの組をｎ組含んでもよい。
【００１５】
この構成によれば、本発明の一形態に係る固体撮像装置用信号処理装置は、マルチホールド時のサンプルホールド用の第２スイッチ及び第２容量以外に、第１スイッチ及び第１容量を設ける。これにより、当該固体撮像装置用信号処理装置は、第２スイッチの両端の電圧変動を低減できるので、第２スイッチのリーク電流を抑制できる。
【００１６】
また、前記マルチホールド回路は、前記アナログ信号を保持する際、前記第２スイッチをオフした後に、前記第１スイッチをオフしてもよい。
【００１７】
この構成によれば、本発明の一形態に係る固体撮像装置用信号処理装置は、第１スイッチのチャージインジェクションの影響を削減できる。この結果、当該固体撮像装置用信号処理装置は、イメージセンサの出力信号をマルチホールドするカラム処理において、マルチホールド回路間での誤差を最小化できる。
【００１８】
また、前記第１スイッチのオン抵抗は、前記第２スイッチのオン抵抗より小さくてもよい。
【００１９】
また、前記第１容量は、前記第２容量より小さくてもよい。
【００２０】
また、前記イメージセンサは、各画素の信号電荷に対応するアナログ信号を出力する通常モードと、複数の画素の信号電荷を画素混合し、画素混合した信号電荷に対応するアナログ信号を出力する画素混合モードとを有し、前記固体撮像装置用信号処理装置は、前記イメージセンサが画素混合モードの場合、前記ｎ個の比較器の一部、及び前記ｎ個のカウンタメモリの一部をパワーダウンしてもよい。
【００２１】
この構成によれば、本発明の一形態に係る固体撮像装置用信号処理装置は、画素混合モード時において低消費電力化を実現できる。
【００２２】
また、前記イメージセンサは、各画素のリセット成分と、各画素の信号成分とを前記アナログ信号として出力し、前記マルチホールド回路は、第１の期間においてｎ個の前記リセット成分を保持し、第２の期間においてｎ個の前記信号成分を保持し、前記ｎ個の比較器は、前記第１の期間において、対応する容量に保持されている前記リセット成分と前記ランプ波とを比較し、当該リセット成分と当該ランプ波とのいずれが大きいかを示す前記比較結果信号を出力し、前記第２の期間において、対応する容量に保持されている前記信号成分と前記ランプ波とを比較し、当該信号成分と当該ランプ波とのいずれが大きいかを示す前記比較結果信号を出力し、前記ｎ個のカウンタメモリは、前記第１期間において、対応する比較器から出力される比較結果信号の論理が反転するまで同時にカウント値をダウンカウントし、前記第２期簡において、対応する比較器から出力される比較結果信号の論理が反転するまでカウント値をアップカウントすることにより、前記デジタル信号を生成してもよい。
【００２３】
この構成によれば、本発明の一形態に係る固体撮像装置用信号処理装置は、ｎ個の画素に対応するｎ個のリセット成分を１回のダウンカウントにより同時にデジタル信号に変換できる。これにより、当該固体撮像装置用信号処理装置は、ＡＤ変換処理を高速化できる。
【００２４】
また、前記マルチホールド回路は、前記第１の期間において前記ｎ個のリセット成分を同時に保持してもよい。
【００２５】
この構成によれば、本発明の一形態に係る固体撮像装置用信号処理装置は、ダウンカウント用サンプリング時には、アンプに接続される負荷がｎ倍となる。これにより、当該固体撮像装置用信号処理装置は、アンプの高い帯域のノイズを低減できる。
【００２６】
なお、本発明は、このような固体撮像装置用信号処理装置として実現できるだけでなく、固体撮像装置用信号処理装置に含まれる特徴的な手段をステップとする固体撮像装置用信号処理方法として実現できる。
【００２７】
さらに、本発明は、このような固体撮像装置用信号処理装置の機能の一部又は全てを実現する半導体集積回路（ＬＳＩ）として実現したり、このような固体撮像装置用信号処理装置を含む固体撮像装置として実現したり、このような固体撮像装置を含むカメラシステムとして実現したりできる。
【発明の効果】
【００２８】
以上より、本発明は、面積の増加を抑制しつつ、フレームレートを向上できる固体撮像装置用信号処理装置を提供できる。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施形態１に係る固体撮像装置の構成を示す図である。
【図２】本発明の実施形態１に係る固体撮像装置のタイミングチャートである。
【図３】本発明の実施形態２に係るマルチホールド回路の回路図である。
【図４】本発明の実施形態２に係るマルチホールド回路のタイミングチャートである。
【図５】本発明の実施形態２に係るマルチホールド回路のタイミングチャートである。
【図６】本発明の実施形態２に係るマルチホールド回路の回路図である。
【図７】本発明の実施形態２に係るマルチホールド回路のタイミングチャートである。
【図８】本発明の実施形態３に係る固体撮像装置の構成を示す図である。
【図９】本発明の実施形態４に係る固体撮像装置のタイミングチャートである。
【図１０】本発明の実施形態４に係るアンプ及びマルチホールド回路の構成を示す図である。
【図１１】本発明の実施形態４に係る、アンプのノイズを示す図である。
【図１２】従来の固体撮像装置の構成を示す図である。
【発明を実施するための形態】
【００３０】
以下、この発明の実施の形態について図面を参照して詳しく説明する。なお、図中同一又は相当部分には同一の符号を付しその説明を繰り返さない場合もある。
【００３１】
（実施形態１）
本発明の実施形態１に係る固体撮像装置は、イメージセンサから出力されシリアル信号をパラレルホールドすることで、以降の処理を並列処理できる。よって、当該固体撮像装置は、フレームレートを従来方式以上に容易に向上できる。また、イメージセンサからの出力信号の処理を並列化することで、ＡＤ変換回路の変換周波数を落とすことができる。これにより、当該固体撮像装置は、低消費電力化を実現できる。
【００３２】
まず、本発明の実施形態１に係る固体撮像装置の構成を説明する。
【００３３】
図１は、本発明の実施形態１に係る、高速デジタル出力を実現した固体撮像装置５０の構成を示す図である。この固体撮像装置５０は、例えば、ＣＣＤイメージセンサである。
【００３４】
図１に示す固体撮像装置５０は、イメージセンサであるＣＣＤ部１００と、ＡＦＥ（アナログフロントエンド）２００とを含む。ＣＣＤ部１００とＡＦＥ２００とは、それぞれ個別の半導体集積回路として形成されている。また、ＣＣＤ部１００と、ＡＦＥ２００とは、ワイヤを介して接続されている。
【００３５】
ＣＣＤ部１００は、画素転送部１０１と、Ｎ個のアンプ１０２とを含む。
【００３６】
画素転送部１０１は、光信号を信号電荷へ変換し、変換した信号電荷を垂直方向に転送する。
【００３７】
Ｎ個のアンプ１０２の各々は、画素転送部１０１に接続されており、ｎ列のぶんの信号電荷をシリアルに読み出して、ｎ個の電圧信号へ変換し、当該ｎ個の電圧信号をＣＣＤ部１００から出力する。つまり、画素転送部１０１は、Ｍ行かつｎ×Ｎ列（Ｍ、Ｎ、ｎはそれぞれ２以上の自然数）の画素を有している。
【００３８】
ＡＦＥ２００は、固体撮像装置用信号処理装置であり、ＣＣＤ部１００により出力されるＮ個のアナログ信号（電圧信号）を処理する。具体的には、ＡＦＥ２００は、相関二重サンプリング（ＣＤＳ）処理及びＡＤ変換処理を行う。また、ＡＦＥ２００は、ＡＤ変換後のデジタル信号に対して、ＯＢレベル補正（黒レベル補正）及びゲイン補正等の画像処理を行う。
【００３９】
このＡＦＥ２００は、Ｎ個のアンプ（ＣＤＳＡＭＰ）２０１と、Ｎ個のマルチホールド回路と、ＡＤ変換回路２１１と、タイミング発生回路（ＴＧ）２０７と、デジタルプリプロセッサ（ＤＰＰ）２０８とを備える。
【００４０】
Ｎ個のアンプ２０１の各々は、Ｎ個のアンプ１０２の各々に対応して設けられている。このアンプ２０１は、時系列に入力される、対応するアンプ１０２により出力されるｎ個の電圧信号を時系列に増幅する。
【００４１】
Ｎ個のマルチホールド回路２１０の各々は、Ｎ個のアンプ２０１の各々に対応して設けられている。このマルチホールド回路２１０は、時系列に入力される、対応するアンプ２０１により出力されるｎ個の電圧信号をマルチホールドする。また、各マルチホールド回路２１０は、ｎ組のスイッチ２０２及び容量２０３を含む。
【００４２】
ＡＤ変換回路２１１は、Ｎ個のマルチホールド回路２１０に保持されているＮ×ｎ個の電圧信号を、Ｎ×ｎ個のデジタル信号に、並列にＡＤ変換する。
【００４３】
このＡＤ変換回路２１１は、ランプ波を発生するＤＡ変換回路２０６と、Ｎ個のＡＤ変換部２１２とを備える。Ｎ個のＡＤ変換部２１２の各々は、Ｎ個のマルチホールド回路２１０の各々に対応して設けられている。
【００４４】
各ＡＤ変換部２１２は、対応するマルチホールド回路２１０に保持されているｎ個の電圧信号を、ｎ個のデジタル信号に、並列にＡＤ変換する。各ＡＤ変換部２１２は、ｎ個の比較器（ＣＯＭＰ）２０４と、ｎ個のカウンタメモリ（ＣＯＵＮＴＥＲ  ＭＥＭＯＲＹ）２０５とを備える。ｎ個の比較器２０４の各々は、ｎ個の容量２０３の各々に対応して設けられている。ｎ個のｎ個のカウンタメモリ２０５の各々は、ｎ個の比較器２０４の各々に対応して設けられている。
【００４５】
各比較器２０４は、対応する容量２０３に保持されている電圧信号と、ＤＡ変換回路２０６により生成されたランプ波とを比較し、当該電圧信号と当該ランプ波とのいずれが大きいかを示す比較結果信号を出力する。
【００４６】
各カウンタメモリ２０５は、タイミング発生回路２０７により発生されたクロックを用いて、対応する比較器２０４から出力される比較結果信号の論理が反転するまでの時間をカウントすることにより、デジタル信号を生成し、生成したデジタル信号を保持する。
【００４７】
ＤＰＰ２０８は、ＡＤ変換回路２１１によりＡＤ変換されたＮ×ｎ個のデジタル信号に、ＯＢレベル補正及びゲイン補正等の画像処理を行う。
【００４８】
次に、固体撮像装置５０の動作を説明する。図２は、固体撮像装置５０の動作を示すタイミングチャートである。
【００４９】
図２に示すように、各アンプ１０２は、画素転送部１０１からｎ個の電圧信号を、シリアルに読み出す。次に、ＣＤＳＡＭＰ２０１は、読み出されたｎ個の電圧信号に相関二重サンプリング処理を行う。次に、マルチホールド回路２１０が、ｎ個の電圧信号であるシリアルデータを並列データに変換する。その後、ｎ×Ｎ個の比較器２０４は、全画素のｎ×Ｎ個の信号と、ＤＡ変換回路２０６により発生されたランプ波とが同時に比較する。この時、カウンタメモリ２０５は、ランプ波の発生の開始から、対応する比較器２０４により生成される比較結果信号の論理が切替るまでの時間をカウントし、カウント値を保持する。その結果、ｎ×Ｎ個のデジタル信号（画素データ）が得られる。
【００５０】
以上より、本発明の実施形態１に係る固体撮像装置５０は、イメージセンサから出力されたアナログ信号であるｎ個のシリアル信号をパラレルホールドすることで、以降の処理を並列処理できる。また、当該固体撮像装置５０では、ＨＣＣＤの数は増加しないので、ＨＣＣＤの占有面積は変わらない。よって、当該固体撮像装置５０は、フレームレートを従来方式以上に容易に向上できる。
【００５１】
また、イメージセンサからの出力信号の処理を並列化することで、ＡＤ変換回路の変換周波数を落とすことができる。これにより、当該固体撮像装置５０は、低消費電力化を実現できる。
【００５２】
（実施形態２）
本発明の実施形態２では、マルチホールド回路２１０の変形例について説明する。
【００５３】
図３は、本発明の実施形態２に係る固体撮像装置に含まれるマルチホールド回路２１０の構成を示す図である。また、図４は、マルチホールド回路２１０の動作を示すタイミングチャートである。
【００５４】
マルチホールド回路２１０は、ｎ個のスイッチＳＷ１Ａ、ＳＷ１Ｂ、ＳＷ１Ｃ・・・と、ｎ個の容量Ｃ１Ａ、Ｃ１Ｂ、Ｃ１Ｃ・・・と、ｎ個のスイッチＳＷ２Ａ、ＳＷ２Ｂ、ＳＷ２Ｂ・・・と、ｎ個の容量Ｃ２Ａ、Ｃ２Ｂ、Ｃ２Ｃ・・・とを備える。また、スイッチＳＷ１Ａと、容量Ｃ１Ａと、スイッチＳＷ２Ａと、容量Ｃ２Ａとの組みが、ｎ個の電圧信号の一つに対応し、スイッチＳＷ１Ｂと、容量Ｃ１Ｂと、スイッチＳＷ２Ｂと、容量Ｃ２Ｂとの組みが、ｎ個の電圧信号の他の一つに対応し、スイッチＳＷ１Ｃと、容量Ｃ１Ｃと、スイッチＳＷ２Ｃと、容量Ｃ２Ｃとの組みが、ｎ個の電圧信号の他の一つに対応している。
【００５５】
容量Ｃ２Ａ、Ｃ２Ｂ、Ｃ２Ｃ・・・は、電圧信号を保持するために主に用いられる容量である。
【００５６】
スイッチＳＷ１Ａは、アンプ２０１の出力端子と、容量Ｃ１Ａとの間に接続されている。スイッチＳＷ２Ａは、容量Ｃ１Ａと容量Ｃ２Ａとの間に接続されている。また、容量Ｃ２Ａは、ＡＤ変換回路２１１の入力端子に接続されている出力端子ＯＵＴＡに接続されている。
【００５７】
同様に、スイッチＳＷ１Ｂは、アンプ２０１の出力端子と、容量Ｃ１Ｂとの間に接続されている。スイッチＳＷ２Ｂは、容量Ｃ１Ｂと容量Ｃ２Ｂとの間に接続されている。また、容量Ｃ２Ｂは、ＡＤ変換回路２１１の入力端子に接続されている出力端子ＯＵＴＢに接続されている。
【００５８】
なお、その他の組の構成も同様である。
【００５９】
以上の構成により、入力信号であるアンプ２０１からのシリアルのｎ個の電圧信号は、ＳＷ１Ａ、ＳＷ２Ａ、ＳＷ１Ｂ、ＳＷ２Ｂ、ＳＷ１Ｃ、ＳＷ２Ｃ・・・を介して、容量Ｃ１Ａ、Ｃ２Ａ、Ｃ１Ｂ、Ｃ２Ｂ、Ｃ１Ｃ、Ｃ２Ｃ・・・に各々サンプルホールドされる。
【００６０】
また、スイッチＳＷ１ＡのＯＮ抵抗はスイッチＳＷ２Ａと比較して十分小さい。また、容量Ｃ１Ａは容量Ｃ２Ａと比較して十分小さい。このようにすることで、信号のセトリング時間への影響を最小限にできる。また、容量Ｃ１Ａ、Ｃ１Ｂ、Ｃ１Ｃ・・・の容量は小さくてもよいので、専用に容量素子を設けるのではなく、寄生容量を容量Ｃ１Ａ、Ｃ１Ｂ、Ｃ１Ｃ・・・として用いてもよい。
【００６１】
図５は、マルチホールド回路２１０の各ノードの電圧値を示す図である。また、図５は、容量Ｃ１Ａ及び容量Ｃ２Ａに信号がサンプリングされる場合の電圧値を示している。
【００６２】
図５に示すように、容量Ｃ１Ａ及び容量Ｃ２Ａに信号をサンプルする際に、ＣＤＳＡＭＰ２０１の出力信号が直接スイッチＳＷ２Ｂへ印加されるのではなく、当該出力信号はスイッチＳＷ１Ｂを介してスイッチＳＷ２Ｂに印加される。また、容量Ｃ１Ｂで電圧を保持しているため、スイッチＳＷ２Ｂの両端の電圧差（図５の出力端子ＯＵＴＢの電圧と、ノードＮＢの電圧との差）を小さくすることができる。これにより容量Ｃ２Ｂのリーク電流を削減することができるので、リーク電流による信号劣化を防ぐことができる。
【００６３】
図６にスイッチＳＷ１Ａ及びスイッチＳＷ２Ｂの構成例を示す。例えば、上述したスイッチＳＷ１Ａは、トランジスタＭ１で構成され、スイッチＳＷ２ＡはトランジスタＭ２で構成される。ここで、トランジスタＭ１のサイズが大きいため、トランジスタＭ１をオフした際のチャージインジェクションが大きい。よって、この不要な電荷が容量Ｃ２Ａへ漏れこんでしまう。そこで、図７に示すように、トランジスタＭ１のゲートへ入力される信号ＶＳＷ１を遅延素子Ｄ１により、トランジスタＭ２のゲートへ入力される信号ＶＳＷ２より遅延させる。このように、トランジスタＭ２をオフしてから、トランジスタＭ１をオフすることで、トランジスタＭ１のチャージインジェクションにより生じた電荷が容量Ｃ２Ａへ漏れこむことを防ぐことができる。
【００６４】
以上より、本発明の実施形態２に係る固体撮像装置５０は、マルチホールド時のサンプルホールド用のスイッチＳＷ２Ａ及び容量Ｃ２Ａ以外に、スイッチＳＷ１Ａ及び容量Ｃ１Ａを設ける。これにより、スイッチＳＷ２Ａの両端の電圧変動を低減できるので、スイッチＳＷ２Ａのリーク電流を抑制できる。
【００６５】
さらに、当該固体撮像装置５０は、これら２つのスイッチＳＷ１Ａ及びＳＷ２Ａの駆動方法を制御することで、追加したスイッチＳＷ１Ａのチャージインジェクションの影響を削減できる。この結果、当該固体撮像装置５０は、イメージセンサの出力信号をマルチホールドするカラム処理において、マルチホールド回路２１０間での誤差を最小化することができる。
【００６６】
（実施形態３）
本発明の実施形態３では、画素混合を行う場合の動作について説明する。
【００６７】
図８は、本発明の実施形態３に係る固体撮像装置に含まれるカラム処理回路２２０の制御方法を示す図である。ここでカラム処理回路２２０は、１つの電圧信号に対応する、上述したスイッチ２０２、容量２０３、比較器２０４及びカウンタメモリ２０５を含む。つまり、ＡＦＥ２００は、ｎ×Ｎ個のカラム処理回路２２０を備えている。また、一つのアンプ２０１に対して、ｎ個のカラム処理回路２２０が配置されている。
【００６８】
例として２画素混合モード時の動作を図８に示している。画素転送部１０１は、２画素分の信号電荷を混合する。そして、アンプ１０２は、混合された信号電荷に対応する電圧信号を出力する。つまり、通常は、一つのアンプ１０２からｎ個の電圧信号がシリアルに出力されるが、２画素混合の場合には、一つのアンプ１０２からｎ／２個の電圧信号がシリアルに出力される。
【００６９】
そして、ＡＦＥ２００は、このｎ／２個の電圧信号をマルチホールドする。このとき、ＡＦＥ２００は、ｎ個のカラム処理回路２２０のうち、ｎ／２個のカラム処理回路２２０のみを使用して、マルチホールド及びＡＤ変換を行う。このように、不要なカラム処理回路２２０をパワーダウンさせることで、使用しないカラム処理回路２２０をまとめてパワーセーブできる。これにより、本発明の実施形態３に係る固体撮像装置５０は、消費電力を低減できる。
【００７０】
なお、ここでは、２画素混合の場合を例に説明したが、３画素以上を混合する場合にも同様の方法を適用できる。
【００７１】
また、図８では、一つ置きにカラム処理回路２２０をパワーダウンさせているが、パワーダウンさせるカラム処理回路２２０の配置はこれ以外であってもよい。
【００７２】
（実施形態４）
本発明の実施形態４では、ＡＤ変換処理の別の制御方法を説明する。
【００７３】
図９は、本発明の実施形態４に係る固体撮像装置５０による動作を示すタイミングチャートである。
【００７４】
始めに、比較器リセット信号により比較器２０４がリセットされる。
【００７５】
その後、ｎ個の容量２０３が一斉にリセットされる。つまり、画素転送部１０１の黒レベルの信号に対応するリセット成分が、ｎ個の容量２０３に一斉に保持される。
【００７６】
次に、ｎ個の比較器２０４は、保持されたｎ個のリセット成分とランプ波とを比較する。そして、ｎ個のカウンタメモリ２０５の各々は、ランプ波の出力開始から比較器２０４で生成される比較判定信号の論理が切替るタイミングまでカウント値をダウンカウントする。
【００７７】
その後、マルチホールド回路２１０は、ｎ画素分の信号成分をマルチホールドする。次に、ｎ個の比較器２０４は、保持されたｎ個の信号成分とランプ波とを比較する。
【００７８】
そして、ｎ個のカウンタメモリ２０５の各々は、ランプ波の出力開始から比較判定信号の論理が切替るタイミングまでカウント値をアップカウントする。これによりカウント値はアップカウント値（信号成分＋リセット成分）−ダウンカウント値（リセット成分）となるので、信号成分だけがカウント値として残る。ここで、リセット成分は、カラム処理回路２２０のオフセットである。
【００７９】
このように、本発明の実施形態４に係る固体撮像装置５０は、リセット成分に対してｎ画素同時にダウンカウントすることで、高速にオフセットキャンセル処理を行える。この結果、当該固体撮像装置５０は、ＡＤ変換処理の高速化を実現できる。
【００８０】
さらに、当該固体撮像装置５０は、上記の方法を用いることで、アンプ２０１のノイズを削減できる。図１０及び図１１を用いて、このノイズ削減効果を説明する。
【００８１】
図１０に示すようにマルチホールド回路は、アンプ２０１に対してｎ個のスイッチ２０２が接続される。また、各スイッチ２０２の他端には各々サンプルホールド容量２０３が接続されている。
【００８２】
上述したように、本発明の実施形態４に係る固体撮像装置５０は、リセット成分をサンプルする際、ｎ個全てのスイッチ２０２を同時にオンする。これにより、各々のスイッチ２０２で時系列にサンプルホールドする場合に比べて、アンプ２０１には負荷としてｎ倍の容量が接続される。よって、図１１に示すように、アンプ２０１で発生するノイズのうち、回路ノイズとしての寄与度が大きい高域のノイズを遮断することができる。
【００８３】
以上、本発明の実施形態に係る固体撮像装置について説明したが、本発明は、この実施形態に限定されるものではない。
【００８４】
例えば、上記実施形態は、ＣＣＤ部１００は、ｎ列分の電圧信号をシリアルに出力するとしたが、ｎ行分の電圧信号をシリアルに出力してもよい。
【００８５】
また、上記実施形態に係る固体撮像装置に含まれる各処理部は典型的には集積回路であるＬＳＩとして実現される。これらは個別に１チップ化されてもよいし、一部又は全てを含むように１チップ化されてもよい。
【００８６】
また、集積回路化はＬＳＩに限るものではなく、専用回路又は汎用プロセッサで実現してもよい。ＬＳＩ製造後にプログラムすることが可能なＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）、又はＬＳＩ内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサを利用してもよい。
【００８７】
また、本発明の実施形態に係る、固体撮像装置の機能の一部を、ＣＰＵ等のプロセッサがプログラムを実行することにより実現してもよい。
【００８８】
さらに、本発明は上記プログラムであってもよいし、上記プログラムが記録された非一時的なコンピュータ読み取り可能な記録媒体であってもよい。また、上記プログラムは、インターネット等の伝送媒体を介して流通させることができるのは言うまでもない。
【００８９】
また、上記実施形態１〜４に係る、固体撮像装置、及びそれらの変形例の機能のうち少なくとも一部を組み合わせてもよい。
【００９０】
また、上記で用いた数字は、全て本発明を具体的に説明するために例示するものであり、本発明は例示された数字に制限されない。さらに、ハイ／ローにより表される論理レベル又はオン／オフにより表されるスイッチング状態は、本発明を具体的に説明するために例示するものであり、例示された論理レベル又はスイッチング状態の異なる組み合わせにより、同等な結果を得ることも可能である。また、トランジスタ等のｎ型及びｐ型等は、本発明を具体的に説明するために例示するものであり、これらを反転させることで、同等の結果を得ることも可能である。
【００９１】
また、ブロック図における機能ブロックの分割は一例であり、複数の機能ブロックを一つの機能ブロックとして実現したり、一つの機能ブロックを複数に分割したり、一部の機能を他の機能ブロックに移してもよい。また、類似する機能を有する複数の機能ブロックの機能を単一のハードウェア又はソフトウェアが並列又は時分割に処理してもよい。
【００９２】
また、上記説明では、ＭＯＳトランジスタを用いた例を示したが、バイポーラトランジスタ等の他のトランジスタを用いてもよい。
【００９３】
更に、本発明の主旨を逸脱しない限り、本実施形態に対して当業者が思いつく範囲内の変更を施した各種変形例も本発明に含まれる。
【産業上の利用可能性】
【００９４】
本発明は、固体撮像装置に適用できる。また、本発明は、固体撮像装置を用いる、デジタルスチルカメラ、デジタルビデオカメラ、及び携帯電話機器等の各種機器に適用できる。
【符号の説明】
【００９５】
５０  固体撮像装置
１００  ＣＣＤ部
１０１  画素転送部
１０２  アンプ
２００  アナログフロントエンド（ＡＦＥ）
２０１  アンプ
２０２、ＳＷ１Ａ、ＳＷ１Ｂ、ＳＷ１Ｃ、ＳＷ２Ａ、ＳＷ２Ｂ、ＳＷ２Ｃ  スイッチ
２０３、Ｃ１Ａ、Ｃ１Ｂ、Ｃ１Ｃ、Ｃ２Ａ、Ｃ２Ｂ、Ｃ２Ｃ  容量
２０４  比較器
２０５  カウンタメモリ
２０６  ＤＡ変換回路（ＤＡＣ）
２０７  タイミング発生回路（ＴＧ）
２０８  デジタルプリプロセッサ（ＤＰＰ）
２１０  マルチホールド回路
２１１  ＡＤ変換回路
２１２  ＡＤ変換部
２２０  カラム処理回路
【図１】
2012235298.tif 000003
【図２】
2012235298.tif 000004
【図３】
2012235298.tif 000005
【図４】
2012235298.tif 000006
【図５】
2012235298.tif 000007
【図６】
2012235298.tif 000008
【図７】
2012235298.tif 000009
【図８】
2012235298.tif 000010
【図９】
2012235298.tif 000011
【図１０】
2012235298.tif 000012
【図１１】
2012235298.tif 000013
【図１２】
2012235298.tif 000014