(57)【要約】【課題】チップパッケージ方法を提供する。【解決手段】チップパッケージの製造方法を提供し、接地リングを、直接、又は、間接的に、パッケージ材料から露出させることにより、接地リングと電気的に接続する導電薄膜を形成して、電磁妨害（ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  ｉｎｔｅｒｆｅｒｅｎｃｅ，  ＥＭＩ）シールドを形成して、外部の電磁妨害を減少させる。この他、本発明は、パッケージ構造の導電薄膜を大量に形成することができるので、製造プロセスの複雜度とコストを減少させることができる。【選択図】図１ｄ
2012049502.tif 000002
【特許請求の範囲】
【請求項１】
チップパッケージ方法であって、
その上に設置されるアレイ構成の複数のチップ搭載ユニットを含むチップ搭載装置を提供するステップであって、各前記チップ搭載ユニットが、前記チップ搭載ユニットの上表面に設置される接地リングを有するステップと、
複数のチップをそれぞれ各前記チップ搭載ユニットの上表面に設置すると共に、各前記チップ搭載ユニットと電気的に接続するステップと、
パッケージ材料により、各前記チップ搭載ユニットの前記接地リングと前記チップを被覆するステップと、
一部分の前記パッケージ材料を除去して、前記接地リングの一部分を露出するステップと、
導電薄膜を形成して、前記パッケージ材料と露出した前記接地リングを被覆するステップと、
前記チップ搭載装置を切断して、独立した各前記チップ搭載ユニットを得るステップと、
を含むことを特徴とする、チップパッケージ方法。
【請求項２】
前記チップと前記チップが設置する前記チップ搭載ユニットと電気的に接続する方式は、ワイヤボンディングとフリップチップ実装とを含むことを特徴とする、請求項１に記載のチップパッケージ方法。
【請求項３】
前記チップ搭載装置は、パッケージ基板、フレキシブル基板、又は、導線フレームを含むことを特徴とする、請求項１又は２に記載のチップパッケージ方法。
【請求項４】
前記導電薄膜の形成方法は、スパッタリング、蒸着、無電界めっき、めっき、又は、コーティングを含むことを特徴とする、請求項１から３の何れか一項に記載のチップパッケージ方法。
【請求項５】
前記チップは、前記接地リングを部分的に遮蔽することを特徴とする、請求項１から４の何れか一項に記載のチップパッケージ方法。
【請求項６】
各前記チップ搭載ユニットは、更に、前記チップ搭載ユニットの下表面に設置される複数のソルダーボールを含むことを特徴とする、請求項１から５の何れか一項に記載のチップパッケージ方法。
【請求項７】
前記接地リングと前記ソルダーボールは、通孔又はブラインドホールにより電気的に接続することを特徴とする、請求項６に記載のチップパッケージ方法。
【請求項８】
チップパッケージ方法であって、
その上に設置されるアレイ構成の複数のチップ搭載ユニットを含むチップ搭載装置を提供するステップであって、各前記チップ搭載ユニットが、前記チップ搭載ユニットの上表面に設置される接地リングを有し、相隣する前記チップ搭載ユニットの前記接地リングの間が導線により互いに電気的に接続されるチップ搭載装置を提供するステップと、
複数のチップをそれぞれ各前記チップ搭載ユニットの上表面に設置すると共に、各前記チップ搭載ユニットと電気的に接続するステップと、
パッケージ材料により、各前記チップ搭載ユニットの前記接地リング、前記導線と前記チップを被覆するステップと、
前記チップ搭載装置を切断して、独立した各前記チップ搭載ユニットを獲得すると共に、前記導線の一部分を露出するステップと、
導電薄膜を形成して、前記パッケージ材料と露出した前記導線を被覆するステップと、
を含むことを特徴とするチップパッケージ方法。
【請求項９】
前記チップと前記チップが設置する前記チップ搭載ユニットと電気的に接続する方式は、ワイヤボンディングと、フリップチップ実装とを含むことを特徴とする、請求項８に記載のチップパッケージ方法。
【請求項１０】
前記チップ搭載装置は、パッケージ基板、フレキシブル基板又は導線フレームを含むことを特徴とする、請求項８又は９に記載のチップパッケージ方法。
【請求項１１】
前記導電薄膜の形成方法は、スパッタリング、蒸着、無電界めっき、めっき或コーティングを含むことを特徴とする、請求項８から１０の何れか一項に記載のチップパッケージ方法。
【請求項１２】
前記チップは、前記接地リングを部分的に遮蔽することを特徴とする、請求項８から１１の何れか一項に記載のチップパッケージ方法。
【請求項１３】
各前記チップ搭載ユニットは、更に、前記チップ搭載ユニットの下表面に設置される複数のソルダーボールを含むことを特徴とする、請求項８から１２の何れか一項に記載のチップパッケージ方法。
【請求項１４】
前記接地リングと前記ソルダーボールは、通孔又はブラインドホールにより電気的に接続することを特徴とする、請求項１３に記載のチップパッケージ方法。
【請求項１５】
前記導線は、アーチ型ワイヤボンディング方式により、各前記チップ搭載ユニットの前記接地リングに電気的に接続することを特徴とする、請求項８から１４の何れか一項に記載のチップパッケージ方法。
【請求項１６】
前記導線は、前記チップ搭載ユニットの前記上表面、又は、内部に設置されることを特徴とする、請求項８から１５の何れか一項に記載のチップパッケージ方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップパッケージ方法に関し、特に接地リングと電気的に接続する導電薄膜のチップパッケージ方法に関する。
【背景技術】
【０００２】
電子システムの縮小化及びシステム内の電子素子の密度の増大に伴い、システム内の電磁妨害（ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  ｉｎｔｅｒｆｅｒｅｎｃｅ，  ＥＭＩ）が生じやすくなっている。この他、既存のパッケージ構造、例えばラジオ周波数（ｒａｄｉｏ  ｆｒｅｑｕｅｎｃｙ，ＲＦ）パッケージ構造は、電磁妨害の影響を受けやすい。よって、電磁妨害の影響を減少させる方法と設備を発展させて、高密度電子システムの電磁妨害の相乗効果を減少させて、システムの効能低下やミスの発生を回避する必要がある。
【０００３】
現在、電磁波を遮蔽することができるカバー式断絶構造により、電磁妨害を減少させているが、余分にカバー式断絶構造を設置するのは、コストを増加させ、製造プロセスの複雑度も増加させてしまう。
【０００４】
よって、電磁妨害の影響を減少させる新規のチップパッケージ方法が必要である。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、チップパッケージ方法を提供し、接地リングと電気的に接続する導電薄膜を形成することにより、電磁妨害（ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  ｉｎｔｅｒｆｅｒｅｎｃｅ，ＥＭＩ）シールドを形成して、外部の電磁妨害を減少させることを目的とする。
【課題を解決するための手段】
【０００６】
本発明の実施例によると、チップパッケージ方法は、その上に設置されるアレイ構成の複数のチップ搭載ユニットを含むチップ搭載装置を提供するステップであって、各チップ搭載ユニットが、チップ搭載ユニットの上表面に設置される接地リングを有するステップと、複数のチップをそれぞれ各チップ搭載ユニットの上表面に設置すると共に、各チップ搭載ユニットと電気的に接続するステップと、パッケージ材料により、各チップ搭載ユニットの接地リングとチップを被覆するステップと、一部分のパッケージ材料を除去して、接地リングの一部分を露出するステップと、導電薄膜を形成して、パッケージ材料と露出した接地リングを被覆するステップと、チップ搭載装置を切断して、独立した各チップ搭載ユニットを得るステップと、を含む。
【０００７】
本発明の別の実施例によると、チップパッケージ方法は、その上に設置されるアレイ構成の複数のチップ搭載ユニットを含むチップ搭載装置を提供するステップであって、各チップ搭載ユニットが、チップ搭載ユニットの上表面に設置される接地リングを有し、相隣するチップ搭載ユニットの接地リングの間が導線により互いに電気的に接続されるチップ搭載装置を提供するステップと、複数のチップをそれぞれ各チップ搭載ユニットの上表面に設置すると共に、各前記チップ搭載ユニットと電気的に接続するステップと、パッケージ材料により、各チップ搭載ユニットの接地リング、導線とチップを被覆するステップと、チップ搭載装置を切断して、独立した各チップ搭載ユニットを獲得すると共に、導線の一部分を露出するステップと、導電薄膜を形成して、パッケージ材料と露出した導線を被覆するステップと、を含む。
【発明の効果】
【０００８】
本発明は、パッケージ構造の導電薄膜を大量に形成することができるので、製造プロセスの複雑度とコストを減少させることができる。
【図面の簡単な説明】
【０００９】
【図１ａ】本発明の実施例によるチップパッケージ方法を示す断面図である。
【図１ｂ】本発明の実施例によるチップパッケージ方法を示す断面図である。
【図１ｃ】本発明の実施例によるチップパッケージ方法を示す断面図である。
【図１ｄ】本発明の実施例によるチップパッケージ方法を示す断面図である。
【図２ａ】本発明のもう一つの実施例によるチップパッケージ方法を示す断面図である。
【図２ｂ】本発明のもう一つの実施例によるチップパッケージ方法を示す断面図である。
【図２ｃ】本発明のもう一つの実施例によるチップパッケージ方法を示す断面図である。
【発明を実施するための形態】
【００１０】
図１ａ〜１ｄは、本発明の一つの実施例によるチップパッケージ方法を示す断面図である。まず、アレイ構成の複数のチップ搭載ユニット２が設置されるチップ搭載装置１を提供する。例えば、チップ搭載装置１は、パッケージ基板、フレキシブル基板又は導線フレームである。各チップ搭載ユニット２は、チップ搭載ユニット２の上表面に設置される接地リング（ｇｒｏｕｎｄ  ｒｉｎｇ）２１を有する。複数のチップ３をそれぞれ各チップ搭載ユニット２の上表面に設置すると共に、各チップ搭載ユニット２と電気的に接続する。チップ３とチップ搭載ユニット２と電気的に接続する方式は、ワイヤボンディング又はフリップチップ実装を含む。
【００１１】
一つの実施例中、接地リング２１はチップ３の外周に環設され、チップ３の接地パッド（ｇｒｏｕｎｄ  ｐａｄ、図示されない）に電気的に接続されて、チップ３が接地の作用を達成する。接地リング２１の形状は、連続又は不連続である。不連続である接地リング２１は、ソルダーマスク又は隔絶物質により、接地リング２１を隔絶して、チップ３の接合面積と接合強度を増加する。チップ３は、接地パッドにより、接地リング２１と電気的に接続するので、接地リング２１を部分的に遮蔽するか、又は、チップ３は、ワイヤボンディングにより、接地リング２１に電気的に接続するので、接地リング２１を遮蔽しない。
【００１２】
図１ａで示されるように、各チップ搭載ユニット２の接地リング２１とチップ３は、パッケージ材料４により被覆される。パッケージ材料４は、常用のパッケージの材料、例えばエポキシ樹脂で加熱により硬化する。
【００１３】
各チップ搭載ユニット２は、更に、複数のソルダーボール２２を含み、ボール装着方法により、チップ搭載ユニット２の下表面に設置される。接地リング２１とソルダーボール２２は電気的に接続する。接地リング２１は、通孔によりソルダーボール２２と電気的に接続する。又は、接地リング２１とソルダーボール２２は、ブラインドホールにより、及びチップ搭載ユニット２内部の接地層（図示されない）により電気的に接続する。
【００１４】
図１ｂを参照すると、一部分のパッケージ材料４が除去されて、接地リング２１の一部分を露出する。パッケージ材料４の除去方法は、これらに限定されないが、研磨、切割又は切鋸を含む。
【００１５】
図１ｃを参照すると、続いて、導電薄膜５を形成して、パッケージ材料４と露出した接地リング２１を被覆する。形成された導電薄膜５と接地リング２１は電気的に接続し、これにより、外部の電磁輻射に対する接地処理を実行して、外部の電磁妨害を減少させる。導電薄膜５の形成方法は、これらに限定されないが、スパッタリング、蒸着、無電界めっき、めっき又はコーティングを含む。図で示されるように、スパッタリングを実行する、又はその他の導電薄膜５の形成過程で、真空吸引平台６と吸盤６１により、チップ搭載装置１を固定する。
【００１６】
導電薄膜５の厚さは、チップ３が外部の電磁妨害を受けるのを回避するのに十分であると共に、その材料、抵抗、及び達成されるべき遮蔽效果によって決定する。実施例中、導電薄膜５の材質は金属で、例えば、これに限定されないが、銅、銀、ニッケル、金又はその他の組み合わせである。この他、別の実施例中、導電薄膜５は透明で、材質は、これに限定されないが酸化インジウムスズを含む。
【００１７】
図１ｄを参照すると、続いて、チップ搭載装置１を切断して、独立した各チップ搭載ユニット２を獲得すると共に、パッケージ後続の製造プロセス、例えば、検出作業等を実行する。
【００１８】
注意すべきことは、チップ搭載装置１の切断と導電薄膜５形成のステップは前後してよい。詳細には、一つの実施例中、まず導電薄膜５を形成し、チップ搭載装置１の切断を実行する。別の実施例中、まずチップ搭載装置１の切断を実行し、導電薄膜５を形成する。
【００１９】
図２ａ〜２ｃは、本発明の別の実施例によるチップパッケージ方法を示す断面図である。別の実施例中、チップ搭載装置１を提供する。それぞれ、複数のチップ３をそれぞれ各チップ搭載ユニット２の上表面に設置して、各チップ搭載ユニット２と電気的に接続する。パッケージ材料４は、各チップ搭載ユニット２の接地リング２１、導線７及びチップ３を被覆する。
【００２０】
図１ａと比較すると、任意の二つの相隣するチップ搭載ユニット２の接地リング２１の間は、導線７により、互いに電気的に接続する。導線７は、アーチ型のワイヤボンディング方式で、電気的に接続するか（図で示される）、又は、導線７は、チップ搭載ユニット２の上表面又は内部に設置されて（図示されない）、接地リング２１との電気的接続を達成する。
【００２１】
図２ｂを参照すると、チップ搭載装置１に切断を実行して、独立した各チップ搭載ユニット２を得ると共に、導線７の一部分を露出する。図２ｃ中、導電薄膜５を形成して、パッケージ材料４及び露出した導線７を被覆する。この実施例の実施方式と前述の実施例は同じなので、詳述しない。
【００２２】
上述を総合すると、本発明は、接地リングを、直接又は間接的に、パッケージ材料から露出させ、更に、接地リングと電気的に接続する導電薄膜を形成して、外部の電磁輻射に対する接地処理を実行して、ＥＭＩシールドを形成し、外部の電磁妨害を減少する。この他、本発明は、パッケージ構造の導電薄膜を大量形成することができるので、製造プロセスの複雑度とコストを減少させる。
【００２３】
本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。
【符号の説明】
【００２４】
１        チップ搭載装置
２        チップ搭載ユニット
２１      接地リング
２２      ソルダーボール
３        チップ
４        パッケージ材料
５        導電薄膜
６        真空吸引平台
６１      吸盤
７        導線
【図１ａ】
2012049502.tif 000003
【図１ｂ】
2012049502.tif 000004
【図１ｃ】
2012049502.tif 000005
【図１ｄ】
2012049502.tif 000006
【図２ａ】
2012049502.tif 000007
【図２ｂ】
2012049502.tif 000008
【図２ｃ】
2012049502.tif 000009