(57)【要約】【課題】メサ型ダイオードのメサ側壁への、上部電極と下部電極との電位差の集中を緩和する。【解決手段】第１導電型を有する窒化物半導体で形成された第１半導体層と、第１半導体層上に、第１導電型と異なる第２導電型を有する窒化物半導体で形成され、端部に他の部分より厚さが薄い薄膜領域を有する第２半導体層と、薄膜領域以外の第２半導体層の上方の少なくとも一部に形成された上部電極と、を備えるメサ型ダイオードを提供する。【選択図】図１
2012256664.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型を有する窒化物半導体で形成された第１半導体層と、
前記第１半導体層上に、第１導電型と異なる第２導電型を有する窒化物半導体で形成され、端部に他の部分より厚さが薄い薄膜領域を有する第２半導体層と、
前記薄膜領域以外の前記第２半導体層の上方に形成された上部電極と、を備える
メサ型ダイオード。
【請求項２】
第１導電型を有する窒化物半導体で形成された第１半導体層と、
前記第１半導体層上に、第１導電型と異なる第２導電型を有する窒化物半導体で形成され、端の領域に他の一部より第２導電型を与える元素の濃度が低い低濃度部を有する第２半導体層と、
前記低濃度部以外の前記第２半導体層の上方に形成された上部電極と、を備える
メサ型ダイオード。
【請求項３】
前記第２半導体層が前記第１半導体層の上面の全体を覆っている請求項１または２に記載のメサ型ダイオード。
【請求項４】
前記第１半導体層の端の領域の上面が、前記第２半導体層で覆われていない請求項１または２に記載のメサ型ダイオード。
【請求項５】
前記第１半導体層は、Ｎ型のＧａＮ系半導体で形成され、
前記第２半導体層は、Ｐ型のＧａＮ系半導体で形成された、
請求項１から４のいずれか一項に記載のメサ型ダイオード。
【請求項６】
前記第１半導体層および前記第２半導体層の側面を覆う絶縁膜をさらに備える請求項１から５のいずれか一項に記載のメサ型ダイオード。
【請求項７】
第１導電型を有する窒化物半導体で形成された第１半導体層上に、前記第１導電型と異なる第２導電型を有する窒化物半導体で、他の部分より厚さが薄い薄膜領域を端部に有する第２半導体層が形成される第２半導体層形成段階と、
前記薄膜領域以外の前記第２半導体層の上方に上部電極が形成される上部電極形成段階と、
前記第１半導体層の側面にメサ側壁が形成されるメサ側壁形成段階と、を備える
メサ型ダイオードの製造方法。
【請求項８】
前記第２半導体層形成段階は、
前記第１半導体層上に前記第２導電型を有する窒化物半導体で、半導体膜が形成される半導体膜形成段階と、
前記半導体膜上に、端部に上面が傾斜した傾斜部を有するマスクが形成されるマスク形成段階と、
前記マスクを用いて前記半導体膜がエッチングされて、前記傾斜部の下の領域に前記薄膜領域が形成されるエッチング段階と、を有する
請求項７に記載のメサ型ダイオードの製造方法。
【請求項９】
前記第２半導体層形成段階は、
前記第１半導体層上に前記第２導電型を有する窒化物半導体で、半導体膜が形成される半導体膜形成段階と、
前記半導体膜上に、第１マスクが形成される第１マスク形成段階と、
前記第１マスク上に、前記第１マスクの端部から離間して、第２マスクが形成される第２マスク形成段階と、
前記第１マスクおよび前記第２マスクを用いて前記半導体膜がエッチングされて、前記第１マスク上に前記第２マスクが形成されていない領域の下方に、前記薄膜領域が形成されるエッチング段階と、を有する
請求項７に記載のメサ型ダイオードの製造方法。
【請求項１０】
前記第２半導体層形成段階は、
前記第１半導体層上に前記第２導電型を有する窒化物半導体で、半導体膜が形成される半導体膜形成段階と、
前記薄膜領域が形成される領域の前記半導体膜上に第１マスクが形成され、前記薄膜領域以外の前記第２半導体層が形成される領域の前記半導体膜上に、前記半導体膜をエッチングする条件で前記第１マスクが除去されても、除去されずに残留する第２マスクが形成されるマスク形成段階と、
前記第１マスクおよび前記第２マスクを用いて前記半導体膜がエッチングされて、前記第２半導体層が形成されるエッチング段階と、を有する
請求項７に記載のメサ型ダイオードの製造方法。
【請求項１１】
前記第２半導体層形成段階は、
前記第１半導体層上に前記第２導電型を有する窒化物半導体で、半導体膜が形成される半導体膜形成段階と、
前記半導体膜上のマスクの形成、および、前記マスクを用いた前記半導体膜のエッチングが２回以上繰り返されて、前記薄膜領域に、２段以上の段差が形成されるパターニング段階と、を有する
請求項７に記載のメサ型ダイオードの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メサ型ダイオードおよびメサ型ダイオードの製造方法に関する。
【背景技術】
【０００２】
台形の断面形状を有する窒化物半導体層を用いた、メサ型ダイオードが知られている（例えば、特許文献１参照）。窒化物半導体はバンドギャップが大きいので耐圧が高く、窒化物半導体を用いたメサ型ダイオードは高い耐圧を有することが期待される。
特許文献１  特開２００７−２３４９０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００３】
メサ型ダイオードのメサ側壁には、半導体の内部より結晶欠陥が多い。上部電極と下部電極との間の電位差がメサ側壁に集中すると、メサ側壁の結晶欠陥がリーク電流の経路となる。また、リーク電流がメサ側壁を流れることにより、メサ型ダイオードの耐圧が低下する。そこで、メサ側壁への電位差の集中を緩和することが望まれる。
【課題を解決するための手段】
【０００４】
本発明の第１の態様においては、第１導電型を有する窒化物半導体で形成された第１半導体層と、第１半導体層上に、第１導電型と異なる第２導電型を有する窒化物半導体で形成され、端部に他の部分より厚さが薄い薄膜領域を有する第２半導体層と、薄膜領域以外の第２半導体層の上方の少なくとも一部に形成された上部電極と、を備えるメサ型ダイオードを提供する。
【０００５】
本発明の第２の態様においては、第１導電型を有する窒化物半導体で形成された第１半導体層上に、第１導電型と異なる第２導電型を有する窒化物半導体で、他の部分より厚さが薄い薄膜領域を端部に有する第２半導体層が形成される第２半導体層形成段階と、薄膜領域以外の第２半導体層の上方の少なくとも一部に上部電極が形成される上部電極形成段階と、第１半導体層の側面にメサ側壁が形成されるメサ側壁形成段階と、を備えるメサ型ダイオードの製造方法を提供する。
【０００６】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【０００７】
【図１】本発明の第１の実施形態に係るダイオードの模式的な断面図である。
【図２】第１の実施形態に係るダイオードの電位の分布を示す断面図である。
【図３】比較例に係るダイオードの電位の分布を示す断面図である。
【図４】第１の実施形態に係るダイオードの製造プロセスにおいて、基板上に、バッファ層、コンタクト層、Ｎ型半導体層およびＰ型半導体層が形成された状態を示す模式的な断面図である。
【図５】第１の実施形態に係るダイオードの製造プロセスにおいて、Ｐ型半導体層上に第１マスクが形成され、第１マスク上に第２マスクが形成された状態を示す模式的な断面図である。
【図６】第１の実施形態に係るダイオードの製造プロセスにおいて、Ｐ層が形成された状態を示す模式的な断面図である。
【図７】第１の実施形態に係るダイオードの製造プロセスにおいて、Ｐ型半導体層上に、第１マスクおよび第２マスクが形成された状態を示す模式的な断面図である。
【図８】第１の実施形態に係るダイオードの製造プロセスにおいて、Ｐ型半導体層上にマスクが形成された状態を示す模式的な断面図である。
【図９】第１の実施形態に係るダイオードの製造プロセスにおいて、Ｐ型半導体層の一部がエッチングされた状態を示す模式的な断面図である。
【図１０】第１の実施形態に係るダイオードの製造プロセスにおいて、Ｐ型半導体層上に第１マスクが形成された状態を示す模式的な断面図である。
【図１１】第１の実施形態に係るダイオードの製造プロセスにおいて、Ｐ型半導体層上に第２マスクが形成された状態を示す模式的な断面図である。
【図１２】第１の実施形態に係るダイオードの製造プロセスにおいて、第２マスクでＰ型半導体層がエッチングされた状態を示す模式的な断面図である。
【図１３】本発明の第２の実施形態に係るダイオードの模式的な断面図である。
【図１４】本発明の第３の実施形態に係るダイオードの模式的な断面図である。
【発明を実施するための形態】
【０００８】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【０００９】
図１は、本発明の第１の実施形態に係るメサ型のダイオード１００の模式的な断面図である。ダイオード１００は、基板１０２、バッファ層１０４、コンタクト層１０６、Ｎ層１０８、Ｐ層１１０、アノード１１２、カソード１１４および絶縁膜１１６を備える。
【００１０】
Ｎ層１０８は、Ｎ型の導電性を有する窒化物半導体で形成される。Ｐ層１１０は、Ｐ型の導電性を有する窒化物半導体で、Ｎ層１０８上に形成される。Ｎ層１０８とＰ層１１０との間にＰＮ接合が形成される。Ｐ層１１０上にアノード１１２が形成される。ダイオード１００のメサ側壁は、Ｐ層１１０の端面およびＮ層１０８の端面を含む。また、ダイオード１００のメサ側壁は、コンタクト層１０６の突出部分、すなわちメサ部の、端面を含んでもよい。
【００１１】
Ｐ層１１０は、端部に薄膜領域１１８を有する。Ｐ層１１０上にアノード１１２が形成された電極形成領域１１９を、Ｐ層１１０は有する。薄膜領域１１８は、Ｐ層１１０の電極形成領域１１９以外の領域である。また、電極形成領域１１９は、Ｐ層１１０の薄膜領域１１８以外の領域である。一例として、電極形成領域１１９は上面から見て円形または多角形状に形成され、薄膜領域１１８は電極形成領域１１９の端面に沿って環状に形成される。
【００１２】
Ｐ層１１０の端面から所定の長さ（ｄ）の薄膜領域１１８において、薄膜領域１１８におけるＰ層１１０の厚さ（ｔ）が、電極形成領域１１９におけるＰ層１１０の厚さより薄い。ここで薄膜領域１１８および電極形成領域１１９におけるＰ層１１０の厚さは、それぞれの領域における、Ｐ層１１０とＮ層１０８との境界面から、Ｐ層１１０の上面までの厚さの平均をいう。したがって、薄膜領域１１８の一部のＰ層１１０の厚さは、電極形成領域１１９の少なくとも一部のＰ層１１０の厚さと同じであってもよい。薄膜領域１１８の長さ（ｄ）は、ダイオード１００の断面において、薄膜領域１１８の電極形成領域１１９との境界から、Ｐ層１１０の端面がＮ層１０８と接する部分までの距離である。Ｐ層１１０の上面は、薄膜領域１１８および電極形成領域１１９の一方または双方で、平坦であってよい。
【００１３】
薄膜領域１１８のＰ層１１０の厚さ（ｔ）が、電極形成領域１１９のＰ層１１０の厚さより薄いので、Ｐ層１１０とＮ層１０８との界面から広がる空乏層によって、薄膜領域１１８のＰ層１１０が空乏化する。これによって、アノード１１２とカソード１１４との電位差が、メサ側壁に集中せずに、メサ側壁と薄膜領域１１８の上面とに分散される。したがって、メサ側壁を流れるリーク電流が小さくなる。
【００１４】
Ｎ層１０８は、Ｎ型のＧａＮ系半導体で形成される。例えば、Ｎ層１０８は、Ｎ型の不純物が添加されたＧａＮで形成される。Ｎ型の不純物は例えば、Ｓｉである。Ｎ型の不純物は、ＳｎまたはＧｅでもよい。Ｐ層１１０は、Ｐ型のＧａＮ系半導体で形成される。例えば、Ｐ層１１０は、Ｐ型の不純物が添加されたＧａＮで形成される。Ｐ型の不純物は例えばＭｇである。Ｐ型の不純物は、Ｚｎ、Ｃｄ、Ｂｅ、ＣａまたはＢａでもよい。
【００１５】
絶縁膜１１６は、メサ側壁を覆って形成される。また、絶縁膜１１６は、薄膜領域１１８およびコンタクト層１０６の表面を覆って形成される。コンタクト層１０６の表面の一部で、絶縁膜１１６が除去されて、カソード１１４が形成される。
【００１６】
コンタクト層１０６は、Ｎ層１０８よりＮ型のキャリアの濃度が高い。一例として、コンタクト層１０６のＮ型の不純物のドープ量は、Ｎ層１０８のＮ型の不純物のドープ量より多い。コンタクト層１０６上にＮ層１０８およびカソード１１４が形成される。コンタクト層１０６により、Ｎ層１０８とカソード１１４との間の電気的抵抗が小さくなる。
【００１７】
カソード１１４は、Ｔｉで形成される。カソード１１４は、Ｔｉ層上に形成されたＡｌをさらに有してもよい。アノード１１２は、Ｐ層１１０の薄膜領域１１８でない領域上に形成される。アノード１１２は、Ｎｉで形成される。アノード１１２は、Ｎｉ層上に形成されたＡｕをさらに有してもよい。
【００１８】
バッファ層１０４は、基板１０２とコンタクト層１０６との間に形成される。基板１０２は、サファイア基板である。基板１０２は、その他に例えば、シリコン基板、ＧａＮ基板、ＭｇＯ基板、ＺｎＯ基板などである。バッファ層１０４は、コンタクト層１０６と基板１０２との、格子定数および熱膨張率などの特性差による相互作用を緩衝する。これにより、コンタクト層１０６と基板１０２との接合強度が向上する。
【００１９】
バッファ層１０４は、アンドープのＧａＮで形成されてよい。アンドープとは、Ｐ型およびＮ型のいずれかの導電性を与える不純物を意図的に添加しないで形成された半導体膜であることを表す。他の例として、バッファ層１０４は、基板１０２上に形成された膜厚が１００ｎｍのＡｌＮ（窒化アルミニウム）上に、膜厚が５ｎｍ〜４００ｎｍのＧａＮと、膜厚が１ｎｍ〜４０ｎｍのＡｌＮとを含む積層膜を、３層〜２０層有してもよい。
【００２０】
表１に、薄膜領域１１８におけるＰ層１１０の厚さ（ｔ）、および、薄膜領域１１８の長さ（ｄ）を変化させたときの、ダイオード１００のアノード１１２とカソード１１４との間の耐圧（Ｖ）を示す。Ｎ層１０８のＮ型不純物のドープ量を１×１０１６ｃｍ−３〜１×１０１６ｃｍ−３とした。また、Ｐ層１１０のＰ型不純物のドープ量を１×１０１８ｃｍ−３〜１×１０１９ｃｍ−３とした。また表１には、アノード１１２に耐圧を印加し、カソード１１４に０Ｖを印加したときの、薄膜領域１１８のアノード１１２側端の電位および薄膜領域１１８のメサ側壁側端の電位も記載した。なお、試料番号３については、アノード１１２に１０００Ｖを印加し、カソード１１４に０Ｖを印加したときの、薄膜領域１１８のアノード１１２側端の電位および薄膜領域１１８のメサ側壁側端の電位が表１に記載されている。
【００２１】
【表１】
2012256664.tif 000003
【００２２】
試料番号１〜３からわかるように、薄膜領域１１８におけるＰ層１１０の厚さ（ｔ）が薄いほど、薄膜領域１１８のメサ側壁側端の電位が低くなる。薄膜領域１１８におけるＰ層１１０の厚さ（ｔ）が薄いと、薄膜領域１１８が空乏化しやすいからである。したがって薄膜領域１１８におけるＰ層１１０の厚さ（ｔ）は、２００ｎｍ以下が好ましく、１００ｎｍ以下がより好ましく、５０ｎｍ以下がさらに好ましい。
【００２３】
試料番号２および４からわかるように、薄膜領域１１８の長さ（ｄ）が長くなると耐圧が下がる。したがって、薄膜領域１１８の長さ（ｄ）は、５０００ｎｍ以上が好ましく、１００００ｎｍ以上がより好ましい。例えば、Ｐ層１１０が上面から見て、一辺の長さが２０００００ｎｍの正方形のとき、ダイオード１００の断面においてＰ層１１０全体の幅の５％以上が薄膜領域１１８であることが好ましく、１０％以上が薄膜領域１１８であることがより好ましい。また、Ｐ層１１０が上面から見て、直径が２０００００ｎｍの円形のとき、Ｐ層１１０の直径の５％以上が薄膜領域１１８であることが好ましく、１０％以上が薄膜領域１１８であることがより好ましい。
【００２４】
図２は、第１の実施形態に係るダイオード１００の電位分布を示す断面図である。図２においては、ダイオード１００の断面図の右上の一部分におけるコンタクト層１０６、Ｎ層１０８およびＰ層１１０を示す。図２では、基板１０２、バッファ層１０４、アノード１１２、カソード１１４および絶縁膜１１６は省略されている。アノード１１２の電位を５３１Ｖとし、カソード１１４の電位を０Ｖとした。また、薄膜領域１１８におけるＰ層１１０の厚さ（ｔ）を１００ｎｍとし、薄膜領域１１８の長さ（ｄ）を５０００ｎｍとした。すなわち、表１の試料番号２のダイオード１００に対応する。メサ側壁の電位差は１２２Ｖであり、アノード１１２とカソード１１４との間の電位差のメサ側壁への集中が緩和される。
【００２５】
図３は、比較例に係るダイオードの電位分布を示す断面図である。比較例に係るダイオードは、Ｐ層１１０が薄膜領域１１８を有さず、Ｐ層１１０の厚さが、中央部から端面まで同じ厚さである。また、アノード１１２はＰ層１１０の上面の全面に形成されている。上記以外の点は、第１の実施形態に係るメサ型のダイオード１００と比較例に係るダイオードと同じである。図３においては、比較例に係るダイオードの断面図の右上の一部分におけるコンタクト層１０６、Ｎ層１０８、Ｐ層１１０およびアノード１１２を示す。図２では、基板１０２、バッファ層１０４、カソード１１４および絶縁膜１１６は省略されている。アノード１１２の電位を４５０Ｖとし、カソード１１４の電位を０Ｖとした。このとき、メサ側壁の電位差が４５０Ｖとなり、アノード１１２とカソード１１４との間の電位差がメサ側壁に集中する。
【００２６】
図４は、第１の実施形態に係るダイオード１００の製造プロセスにおいて、基板１０２上に、バッファ層１０４、コンタクト層１０６、Ｎ型半導体層１２０およびＰ型半導体層１２２が形成された状態を示す模式的な断面図である。バッファ層１０４は基板１０２上にエピタキシャル成長される。一例として、基板１０２をＭＯＣＶＤ装置に設置してから、トリメチルガリウム（ＴＭＧａ）とアンモニア（ＮＨ３）とを、それぞれ、１４μｍｏｌ／ｍｉｎ、１２Ｌ／ｍｉｎの流量で、ＭＯＣＶＤ装置のチャンバーに導入して、ＧａＮでバッファ層１０４がエピタキシャル成長される。バッファ層１０４の厚さは、例えば、３０ｎｍである。バッファ層１０４の成長温度は例えば５５０℃である。
【００２７】
コンタクト層１０６はバッファ層１０４上にエピタキシャル成長される。一例として、ＴＭＧａ、ＮＨ３およびシラン（ＳｉＨ４）がＭＯＣＶＤ装置のチャンバーに導入されて、ＳｉがドープされたＮ型ＧａＮでコンタクト層１０６が形成される。コンタクト層１０６の厚さは、例えば、５００ｎｍである。コンタクト層１０６のＮ型のキャリア濃度は、例えば、２×１０１８ｃｍ−３である。ただし、コンタクト層１０６のキャリアの濃度は、コンタクト層１０６がカソード１１４とのコンタクト層として働く濃度であれば、任意である。
【００２８】
一例として、ＴＭＧａおよびＮＨ３は、それぞれ、５８μｍｏｌ／ｍｉｎおよび１２Ｌ／ｍｉｎの流量で、チャンバーに導入される。ＳｉＨ４の流量は所定のキャリア濃度に応じて調整される。成長時の圧力を２００Ｔｏｒｒ、成長温度を１０５０℃としてよい。
【００２９】
Ｎ型半導体層１２０は、コンタクト層１０６上に形成される。Ｎ型半導体層１２０の厚さは、例えば、２０００ｎｍである。例えば、ＴＭＧａ、ＮＨ３およびシラン（ＳｉＨ４）がＭＯＣＶＤ装置のチャンバーに導入されて、ＳｉがドープされたＮ型ＧａＮで形成されたＮ型半導体層１２０が、コンタクト層１０６上にエピタキシャル成長される。一例として、ＴＭＧａおよびＮＨ３は、それぞれ、５８μｍｏｌ／ｍｉｎおよび１２Ｌ／ｍｉｎの流量で、チャンバーに導入される。ＳｉＨ４の流量は、例えば、Ｎ型半導体層１２０のＮ型のキャリア濃度が５×１０１６ｃｍ−３となるように調整される。成長時の圧力を２００Ｔｏｒｒ、成長温度を１０５０℃としてよい。
【００３０】
Ｐ型半導体層１２２が、Ｎ型半導体層１２０上に形成される。Ｐ型半導体層１２２は、一例として、ＭｇがドープされたＰ型ＧａＮで形成される。Ｐ型半導体層１２２の厚さは、例えば５００ｎｍである。例えば、ＴＭＧａ、ＮＨ３およびビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）が、ＭＯＣＶＤ装置のチャンバーに導入されて、エピタキシャル成長される。一例として、ＴＭＧａおよびＮＨ３は、それぞれ、１９μｍｏｌ／ｍｉｎおよび１２Ｌ／ｍｉｎの流量で、チャンバーに導入される。Ｃｐ２Ｍｇの流量は、例えば、Ｐ型半導体層１２２のＭｇの濃度が１×１０１８ｃｍ−３となるように調整される。成長時の圧力を２００Ｔｏｒｒとし、成長温度を１０５０℃としてよい。
【００３１】
図５は、第１の実施形態に係るダイオード１００の製造プロセスにおいて、Ｐ型半導体層１２２上に第１マスク１２４が形成され、第１マスク１２４上に第２マスク１２６が形成された状態を示す模式的な断面図である。Ｐ型半導体層１２２上に第１マスク１２４が形成される。第１マスク１２４は、薄膜領域１１８が形成される領域を含んで、Ｐ層１１０が形成される領域上でＰ型半導体層１２２上に形成される。第１マスク１２４は、例えば、フォトリソグラフィを用いて、ＳｉＯ２で形成される。
【００３２】
第２マスク１２６は、第１マスク１２４上に形成される。第２マスク１２６の端面が、第１マスク１２４の端面から離間して、第２マスク１２６が形成される。第２マスク１２６は、Ｐ層１１０の電極形成領域１１９が形成される領域の上方に形成される。これにより、薄膜領域１１８が形成される領域の上方では、Ｐ型半導体層１２２上に第１マスク１２４が形成され、第２マスク１２６が形成されていない。第２マスク１２６は、例えば、フォトリソグラフィを用いて、ＳｉＯ２で形成される。
【００３３】
図６は、第１の実施形態に係るダイオードの製造プロセスにおいて、Ｐ層１１０が形成された状態を示す模式的な断面図である。図６は、図５に示された状態から、Ｐ型半導体層１２２がエッチングされ、第１マスク１２４および第２マスク１２６が除去された状態を示す。
【００３４】
第１マスク１２４および第２マスク１２６の形成後に、Ｐ型半導体層１２２がエッチングされる。Ｐ型半導体層１２２がエッチングされるときに、第１マスク１２４および第２マスク１２６は同時にエッチングされる。Ｐ型半導体層１２２上に第１マスク１２４が形成され、第２マスク１２６が形成されていない領域の下方で、第１マスク１２４がエッチングで除去されてから、Ｐ型半導体層１２２の一部が除去されて薄膜領域１１８が形成される。第２マスク１２６が形成されていない領域の下方でＰ型半導体層１２２がエッチングされているときに、第２マスク１２６が形成されている領域では、第２マスク１２６および第１マスク１２４の一方または双方が残っているので、Ｐ型半導体層１２２がエッチングされない。第１マスク１２４が形成されていない領域で、Ｐ型半導体層１２２はエッチングで除去される。このとき、第１マスク１２４が形成されていない領域で、Ｎ型半導体層１２０の一部が厚さ方向に除去されて、第１マスク１２４が形成されていない領域のＮ型半導体層１２０が、第１マスク１２４が形成されている領域のＮ型半導体層１２０より薄くなってもよい。
【００３５】
図７は、第１の実施形態に係るダイオード１００の製造プロセスにおいて、Ｐ型半導体層１２２上に形成された、第１マスク１２４および第２マスク１２６の形状の他の例を示す模式的な断面図である。第１マスク１２４は、Ｐ型半導体層１２２の薄膜領域１１８が形成される領域上に形成される。第２マスク１２６は、Ｐ層１１０の電極形成領域１１９が形成される領域で、Ｐ型半導体層１２２上に形成される。第２マスク１２６の外側の端面を、第１マスク１２４の内側の端面が覆う。
【００３６】
Ｐ型半導体層１２２をエッチングする条件で、第１マスク１２４がエッチングで除去されたときに、第２マスク１２６がエッチングで除去されずにＰ型半導体層１２２上に残る。例えば、第１マスク１２４の厚さが、第２マスク１２６の厚さより薄い。第１マスク１２４および第２マスク１２６は、例えば、フォトリソグラフィを用いて、ＳｉＯ２で形成される。
【００３７】
別の例として、Ｐ型半導体層１２２をエッチングする条件で、第２マスク１２６のエッチング速度が、第１マスク１２４のエッチング速度より遅い材料で、第１マスク１２４および第２マスク１２６が形成されてよい。このとき、第１マスク１２４および第２マスク１２６の厚さが同じであってもよい。
【００３８】
第１マスク１２４および第２マスク１２６をマスクとしてＰ型半導体層１２２がエッチングされて、薄膜領域１１８を有するＰ層１１０が形成される。Ｐ層１１０上に残った第２マスク１２６を除去した状態が、図６に示す状態である。Ｐ型半導体層１２２がエッチングされるときに、第１マスク１２４および第２マスク１２６は同時にエッチングされる。Ｐ型半導体層１２２上に第１マスク１２４が形成された領域では、第１マスク１２４がエッチングで除去されてから、Ｐ型半導体層１２２の一部が除去されて薄膜領域１１８が形成される。Ｐ型半導体層１２２上に、第２マスク１２６が形成された領域は、Ｐ型半導体層１２２がエッチングされず、Ｐ層１１０電極形成領域１１９が形成される。
【００３９】
図８は、第１の実施形態に係るダイオード１００の製造プロセスにおいて、第１マスク１２４および第２マスク１２６に代えて、Ｐ型半導体層１２２上にマスク１３０が形成された状態を示す模式的な断面図である。マスク１３０は、少なくともＰ層１１０の電極形成領域１１９が形成される領域で、Ｐ型半導体層１２２上に形成される。マスク１３０は、上面が傾斜した傾斜部１３２を端部に有する。傾斜部１３２は、電極形成領域１１９が形成される領域から、薄膜領域１１８が形成される領域まで連続して、Ｐ型半導体層１２２上に形成される。
【００４０】
薄膜領域１１８に対応するＰ型半導体層１２２上の全体に、マスク１３０の傾斜部１３２が形成されてもよい。また、電極形成領域１１９に対応するＰ型半導体層１２２上の全体に、マスク１３０の傾斜部１３２以外の部分が形成されてもよい。マスク１３０の傾斜部１３２以外の部分は、厚さが一定で上面が平坦であってよい。マスク１３０は、例えば、ＳｉＯ２で形成される。
【００４１】
図９は、図８に示した状態から、Ｐ型半導体層１２２をエッチングし、マスク１３０を除去した状態を示す図である。Ｐ型半導体層１２２がエッチングされてＰ層１１０となる。
【００４２】
Ｐ型半導体層１２２上にマスク１３０が形成されない領域では、Ｐ型半導体層１２２が厚さ方向に一部除去される。したがって、Ｐ型半導体層１２２上にマスク１３０が形成されていた領域のＰ層１１０の厚さより、Ｐ型半導体層１２２上にマスク１３０が形成されていなかった領域のＰ層１１０の厚さが薄くなる。
【００４３】
マスク１３０は端部に上面が傾斜した傾斜部１３２を有するので、傾斜部１３２が形成された領域の少なくとも一部では、Ｐ層１１０の上面が傾斜を有する。したがって、薄膜領域１１８の上面の少なくとも一部は傾斜を有する。すなわち、薄膜領域１１８の上面は、Ｐ層１１０の端面側の一部で平坦であり、電極形成領域１１９側の一部で傾斜を有する。ただし、薄膜領域１１８の上面の全体が傾斜を有してもよい。
【００４４】
図１０は、第１の実施形態に係るダイオード１００の製造プロセスにおいて、Ｐ型半導体層１２２上に第１マスク１２４が形成された状態を示す模式的な断面図である。Ｐ型半導体層１２２上に形成されるマスクの形状は図５などに示した形状に限られない。第１マスク１２４は、Ｐ型半導体層１２２上であって、薄膜領域１１８を含むＰ層１１０が形成される領域の全体に形成される。第１マスク１２４は、例えば、ＳｉＯ２で形成される。次に、Ｐ型半導体層１２２がエッチングされて、Ｐ層１１０が形成されない領域のＰ型半導体層１２２が除去される。このとき、Ｐ層１１０が形成されない領域で、Ｎ型半導体層１２０の一部が厚さ方向に除去されて、Ｐ層１１０が形成されない領域のＮ型半導体層１２０が、Ｐ層１１０が形成される領域のＮ型半導体層１２０より薄くなってもよい。Ｐ層１１０が形成されない領域は、第１マスク１２４が形成されていない領域に対応する。その後、残った第１マスク１２４が除去される。
【００４５】
図１１は、第１の実施形態に係るダイオード１００の製造プロセスにおいて、Ｐ型半導体層１２２上に第２マスク１２６が形成された状態を示す模式的な断面図である。すなわち図１１は、第２マスク１２６が、Ｐ層１１０の電極形成領域１１９が形成される領域のＰ型半導体層１２２上に形成された状態を示す。したがって、薄膜領域１１８が形成される領域のＰ型半導体層１２２は、第２マスク１２６から露出する。第２マスク１２６は、例えば、ＳｉＯ２で形成される。
【００４６】
図１２は、第１の実施形態に係るダイオード１００の製造プロセスにおいて、第２マスク１２６でＰ型半導体層１２２がエッチングされた状態を示す模式的な断面図である。図１２は、図１１に示した状態から、第２マスク１２６で覆われていない領域のＰ型半導体層１２２を厚さ方向に一部エッチングで除去した状態を示す。Ｐ型半導体層１２２上に第２マスク１２６が形成されない領域で、薄膜領域１１８が形成される。Ｐ型半導体層１２２上に第２マスク１２６が形成された領域で、電極形成領域１１９が形成される。Ｐ型半導体層１２２上のマスクの形成、および、マスクを用いたＰ型半導体層１２２のエッチングが２回以上繰り返されて、Ｐ型半導体層１２２に、２段以上の段差が形成されてよい。
【００４７】
以上、Ｐ層１１０をフォトリソグラフィおよびエッチングで形成する方法の例を説明したが、Ｐ層１１０を形成する方法は、上記の例に限られず、上記で説明したマスクの形状を組み合わせてＰ層１１０が形成されてよい。例えば、図５、図７、図１０および図１１に示した第１マスク１２４および第２マスク１２６の一方または双方が、図８に示したマスク１３０のように端部に上面が傾斜した領域を有してもよい。
【００４８】
第１マスク１２４、第２マスク１２６およびマスク１３０は、ＳｉＯ２に限られない。第１マスク１２４、第２マスク１２６およびマスク１３０は、ＳｉＮまたはａ−Ｓｉで形成されてもよい。
【００４９】
Ｐ層１１０を形成した後に、Ｎ型半導体層１２０が除去されて、Ｎ層１０８が形成される。これにより、Ｎ型半導体層１２０の端面が傾斜面となり、メサ側壁が形成される。このとき、薄膜領域１１８の端部の一部が、Ｎ型半導体層１２０と同時に除去されて、Ｐ層１１０の端面とＮ層１０８の端面がそろっていてもよい。また、Ｎ型半導体層１２０上にＰ層１１０が形成されていない領域で、コンタクト層１０６が、厚さ方向に一部、除去されてもよい。
【００５０】
メサ側壁は、ダイシングで形成される。別の方法として、フォトリソグラフィおよびエッチングでメサ側壁が形成されてもよい。ただし、Ｎ層１０８およびメサ側壁の形成は、Ｐ層１１０の形成後に限られず、Ｐ型半導体層１２２を形成後に行ってもよい。
【００５１】
次に絶縁膜１１６が、コンタクト層１０６、Ｎ層１０８、および、Ｐ層１１０を覆って、形成される。絶縁膜１１６は、プラズマＣＶＤを用いて、ＳｉＯ２で形成されてよい。カソード１１４が形成される領域の絶縁膜１１６が除去されて、コンタクト層１０６が露出される。例えば、絶縁膜１１６上にフォトリソグラフィでマスクが形成され、カソード１１４が形成される領域の絶縁膜１１６がフッ化水素系水溶液で除去される。
【００５２】
カソード１１４が、絶縁膜１１６が除去された領域で、コンタクト層１０６上に形成される。カソード１１４は金属で形成されてよい。カソード１１４は、例えば、コンタクト層１０６上に形成された厚さ２５ｎｍのＴｉと、Ｔｉ層上に形成された厚さ３００ｎｍのＡｌの積層である。Ｔｉ層およびＡｌ層は、スパッタで形成してよい。カソード１１４は、リフトオフ法で形成されてよい。
【００５３】
アノード１１２が形成される領域の絶縁膜１１６が除去されて、電極形成領域１１９が形成される領域のＰ層１１０が露出される。例えば、絶縁膜１１６上にフォトリソグラフィでマスクを形成し、アノード１１２が形成される領域の絶縁膜１１６がフッ化水素系水溶液で除去される。
【００５４】
アノード１１２が、Ｐ層１１０の電極形成領域１１９上に形成される。アノード１１２は、絶縁膜１１６が除去された領域で、Ｐ層１１０上に形成される。アノード１１２は金属で形成されてよい。アノード１１２は、例えば、Ｐ層１１０上に形成された厚さ２５ｎｍのＮｉと、Ｎｉ層上に形成された厚さ３００ｎｍのＡｕの積層である。Ｎｉ層およびＡｕ層は、スパッタで形成してよい。アノード１１２は、リフトオフ法で形成されてよい。
【００５５】
他の例として、電極形成領域１１９においてＰ層１１０の一部の厚さは、電極形成領域１１９の他の部分におけるＰ層１１０の厚さより薄くてもよい。さらに、電極形成領域１１９においてＰ層１１０の一部の厚さは、薄膜領域１１８におけるＰ層１１０の厚さの厚さより薄くてもよい。この場合でも、電極形成領域１１９におけるＰ層１１０の上面を覆って、アノード１１２が形成されるのが好ましい。
【００５６】
図１３は、本発明の第２の実施形態に係るダイオード２００の模式的な断面図である。ダイオード２００は、基板１０２、バッファ層１０４、コンタクト層１０６、Ｎ層１０８、Ｐ層１１０、アノード１１２、カソード１１４および絶縁膜１１６を備える。ダイオード２００は、Ｎ層１０８の端部で、上面の一部がＰ層１１０で覆われない点で図１に示したダイオード１００と異なる。図１３において図１と同一の符号を付した要素は、図１において説明した要素と同一の機能および構成を有してよい。
【００５７】
薄膜領域１１８におけるＰ層１１０の厚さが、電極形成領域１１９におけるＰ層１１０の厚さより薄いので、Ｐ層１１０とＮ層１０８との界面から広がる空乏層によって、薄膜領域１１８が空乏化する。これによって、アノード１１２とカソード１１４との電位差が、メサ側壁に集中せずに、薄膜領域１１８近傍にかかる。したがって、メサ側壁を流れるリーク電流を小さくできる。
【００５８】
Ｐ層１１０の端面とＮ層１０８の端面とがそろっておらず、Ｐ層１１０の端面は、Ｎ層１０８の端面より内側に形成される。Ｎ層１０８の端部では、Ｎ層１０８の上面の一部が絶縁膜１１６で覆われる。Ｐ層１１０の端面がＮ層１０８の端面より内側に形成されるので、アノード１１２とカソード１１４との間の電位差が、薄膜領域１１８に広がって分散されるので、高電界領域が緩和されることによってダイオード２００は耐圧が上昇する。
【００５９】
図１４は、本発明の第３の実施形態に係るダイオード３００の模式的な断面図である。ダイオード３００は、基板１０２、バッファ層１０４、コンタクト層１０６、Ｎ層１０８、Ｐ層１１０、アノード１１２、カソード１１４および絶縁膜１１６を備える。Ｐ層１１０は、低濃度領域３０２および電極形成領域３０４を有する。ダイオード３００は、Ｐ層１１０が薄膜領域１１８を有しておらず、低濃度領域３０２を有する点で、図１に示したダイオード１００と異なる。図１４において図１と同一の符号を付した要素は、図１において説明した要素と同一の機能および構成を有してよい。
【００６０】
Ｎ層１０８上に、Ｐ層１１０が形成される。Ｐ層１１０は、Ｐ層１１０上にアノード１１２が形成された電極形成領域３０４を有する。Ｐ層１１０は、電極形成領域３０４におけるＰ層１１０より、Ｐ層１１０のキャリアの濃度が低い低濃度領域３０２を端部に有する。低濃度領域３０２は、Ｐ層１１０の電極形成領域３０４以外の領域であってよい。また、電極形成領域３０４は、低濃度領域３０２以外の領域であってよい。一例として、電極形成領域３０４は上面から見て円形または多角形に形成され、低濃度領域３０２は電極形成領域３０４の端面に沿って環状に形成される。すなわち、Ｐ層１１０の端面から所定の長さの範囲で、低濃度領域３０２が形成される。
【００６１】
Ｐ層１１０の電極形成領域３０４上にアノード１１２が形成される。低濃度領域３０２上には、アノード１１２が形成されない。低濃度領域３０２の端面および上面は、絶縁膜１１６で覆われる。
【００６２】
低濃度領域３０２におけるＰ層１１０のキャリアの濃度は、電極形成領域３０４におけるＰ層１１０のキャリアの濃度より低いので、Ｐ層１１０とＮ層１０８との界面から広がる空乏層によって、低濃度領域３０２が空乏化する。これによって、アノード１１２とカソード１１４との電位差が、Ｐ層１１０の端面およびＮ層１０８の端面を含むメサ側壁に集中せずに、メサ側壁と低濃度領域３０２の上面とに分散される。したがって、メサ側壁を流れるリーク電流を小さくできる。Ｎ層１０８の端面と、低濃度領域３０２の端面がそろっていてもよい。
【００６３】
低濃度領域３０２は、エピタキシャル成長、フォトリソグラフィおよびエッチングで形成されてよい。一例として、Ｎ層１０８上にＰ層１１０が形成されてから、低濃度領域３０２で、Ｐ層１１０が除去され、不純物濃度が電極形成領域３０４におけるＰ層１１０より低い窒化物半導体で低濃度領域３０２のＰ層１１０がＮ層１０８上に形成されてよい。
【００６４】
Ｐ層１１０の端面から所定の長さの低濃度領域３０２において、低濃度領域３０２におけるＰ層１１０の厚さが、電極形成領域３０４におけるＰ層１１０の厚さより薄くてもよい。ここで低濃度領域３０２および電極形成領域３０４におけるＰ層１１０の厚さは、それぞれの領域における、Ｐ層１１０とＮ層１０８との境界面から、Ｐ層１１０の上面までの厚さの平均をいう。低濃度領域３０２の長さは、ダイオード１００の断面において、低濃度領域３０２の電極形成領域３０４との境界から、Ｐ層１１０の端面がＮ層１０８と接する部分までの距離をいう。
【００６５】
低濃度領域３０２には、電極形成領域３０４の少なくとも一部のＰ層１１０の厚さと、Ｐ層１１０の厚さが同じである領域を含んでもよい。Ｐ層１１０の上面は、低濃度領域３０２および電極形成領域３０４の一方または双方で、平坦であってよい。
【００６６】
低濃度領域３０２のＰ層１１０の厚さが、電極形成領域３０４におけるＰ層１１０の厚さより薄いので、Ｐ層１１０とＮ層１０８との界面から広がる空乏層によって、低濃度領域３０２が空乏化する。これによって、アノード１１２とカソード１１４との電位差が、メサ側壁に集中せずに、メサ側壁と低濃度領域３０２の上面とに分散される。したがって、メサ側壁を流れるリーク電流が小さくなる。
【００６７】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。例えば、Ｐ型半導体層が下側に形成され、Ｐ型半導体層上にＮ型半導体層が形成されたメサ型ダイオードにも本発明が適用できる。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００６８】
特許請求の範囲、明細書、および図面中において示した装置、システム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００６９】
１００  ダイオード、１０２  基板、１０４  バッファ層、１０６  コンタクト層、１０８  Ｎ層、１１０  Ｐ層、１１２  アノード、１１４  カソード、１１６  絶縁膜、１１８  薄膜領域、１１９  電極形成領域、１２０  Ｎ型半導体層、１２２  Ｐ型半導体層、１２４  第１マスク、１２６  第２マスク、１３０  マスク、１３２  傾斜部、２００  ダイオード、３００  ダイオード、３０２  低濃度領域、３０４  電極形成領域
【図１】
2012256664.tif 000004
【図４】
2012256664.tif 000005
【図５】
2012256664.tif 000006
【図６】
2012256664.tif 000007
【図７】
2012256664.tif 000008
【図８】
2012256664.tif 000009
【図９】
2012256664.tif 000010
【図１０】
2012256664.tif 000011
【図１１】
2012256664.tif 000012
【図１２】
2012256664.tif 000013
【図１３】
2012256664.tif 000014
【図１４】
2012256664.tif 000015
【図２】
2012256664.tif 000016
【図３】
2012256664.tif 000017