(57)【要約】【課題】選択ゲート電極が浮遊ゲート電極の横に位置している不揮発型記憶素子において、浮遊ゲート電極と半導体基板の間の容量に対する、制御ゲート電極と浮遊ゲート電極の間の容量の比を大きくする。【解決手段】平面視において、制御ゲート電極１３０のうち選択ゲート電極１７０側の端部は、浮遊ゲート電極１２０の外側に位置した拡張部１３３となっている。拡張部１３３の下端は、浮遊ゲート電極１２０の上面よりも半導体基板１００の近くに位置している。また拡張部１３３と浮遊ゲート電極１２０の間にも第１絶縁膜１３２が形成されている。【選択図】図１
2012243816.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成された浮遊ゲート絶縁膜と、
前記浮遊ゲート絶縁膜上に形成された浮遊ゲート電極と、
前記浮遊ゲート電極上に第１絶縁膜を介して形成された制御ゲート電極と、
前記半導体基板上に形成され、側面が第２絶縁膜を介して前記浮遊ゲート電極の第１側面に接する選択ゲート電極と、
を備え、
平面視において、前記制御ゲート電極のうち前記選択ゲート側の端部は、前記浮遊ゲート電極の外側に位置した拡張部となっており、
前記拡張部の下端は、前記浮遊ゲート電極の上面よりも前記半導体基板の近くに位置し、
前記拡張部と前記浮遊ゲート電極の間にも前記第１絶縁膜が形成されている半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記拡張部は、前記制御ゲート電極の他の端部にも形成されている半導体装置。
【請求項３】
半導体基板上に浮遊ゲート絶縁膜及び浮遊ゲート電極を形成する工程と、
前記浮遊ゲート電極の上面上及び第１側面上に、第１絶縁膜を形成する工程と、
前記浮遊ゲート電極の上面上及び前記第１側面上に、前記第１絶縁膜を介して制御ゲート電極を形成する工程と、
前記制御ゲート電極のうち前記第１側面が位置する側の側面上に第２絶縁膜を形成する工程と、
前記半導体基板上のうち前記第２絶縁膜に面する領域上に、選択ゲート絶縁膜を形成する工程と、
前記選択ゲート絶縁膜上に、側面が前記第２絶縁膜に接する選択ゲート電極を形成する工程と、
を備える半導体装置の製造方法。
【請求項４】
請求項３に記載の半導体装置の製造方法において、
前記第１絶縁膜を形成する工程の前に、前記浮遊ゲート電極の周囲のうち前記選択ゲート絶縁膜が形成される側に位置する前記半導体基板上に、前記浮遊ゲート絶縁膜よりも厚い第３絶縁膜を形成する工程を備え、
前記制御ゲート電極を形成する工程の後、前記選択ゲート絶縁膜を形成する工程の前に、前記第１絶縁膜のうち前記浮遊ゲート電極が形成される領域に位置する部分を除去する工程を備える半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発メモリを有する半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
記憶素子の一つに、フラッシュ型の不揮発型記憶素子がある。フラッシュ型の不揮発型記憶素子では、浮遊ゲート電極と半導体基板（チャネル領域、またはソース・ドレイン領域）の間の容量である第２の容量に対する、浮遊ゲート電極と制御ゲート電極の間の容量である第１の容量の比を大きくすると、オン電流を大きくすることができる。
【０００３】
特許文献１に記載されている不揮発型記憶素子では、選択ゲート電極上及びその周囲上に浮遊ゲート電極が形成され、さらに浮遊ゲート電極上及びその周囲上に制御ゲート電極が形成されている。この構造では、上記した第２の容量に対する第１の容量の比を大きくすることができる。
【０００４】
なお、特許文献２には、第２の容量を第１の容量よりも大きくすることが記載されている。そしてこのための手段として、浮遊ゲート電極と制御ゲート電極の間隔を、半導体基板と浮遊ゲート電極の間隔よりも大きくすること、及び、浮遊ゲート電極と制御ゲート電極の対向面積を、半導体基板と浮遊ゲート電極の対向面積よりも小さくすることが記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平９−１２９７５９号公報
【特許文献２】特開２００７−２５０８５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に記載の方法では、選択ゲート電極が浮遊ゲート電極の下に位置しているため、選択ゲート電極をシリサイド化して低抵抗化することができない。
【課題を解決するための手段】
【０００７】
本発明によれば、半導体基板と、
前記半導体基板上に形成された浮遊ゲート絶縁膜と、
前記浮遊ゲート絶縁膜上に形成された浮遊ゲート電極と、
前記浮遊ゲート電極上に第１絶縁膜を介して形成された制御ゲート電極と、
前記半導体基板上に形成され、側面が第２絶縁膜を介して前記浮遊ゲート電極の第１側面に接する選択ゲート電極と、
を備え、
平面視において、前記制御ゲート電極のうち前記選択ゲート側の端部は、前記浮遊ゲート電極の外側に位置した拡張部となっており、
前記拡張部の下端は、前記浮遊ゲート電極の上面よりも前記半導体基板の近くに位置し、
前記拡張部と前記浮遊ゲート電極の間にも前記第１絶縁膜が形成されている半導体装置が提供される。
【０００８】
本発明によれば、選択ゲート電極は、浮遊ゲート電極の横に位置している。そして、制御ゲート電極の拡張部の下端は、前記浮遊ゲート電極の上面よりも前記半導体基板の近くに位置し、かつこの拡張部と浮遊ゲート電極の間にも、第１絶縁膜が形成されている。従って、制御ゲート電極と浮遊ゲート電極の間の容量を大きくすることができる。この結果、浮遊ゲート電極と半導体基板の間の容量に対する、制御ゲート電極と浮遊ゲート電極の間の容量の比を大きくすることができる。
【０００９】
本発明によれば、半導体基板上に浮遊ゲート絶縁膜及び浮遊ゲート電極を形成する工程と、
前記浮遊ゲート電極の上面上及び第１側面上に、第１絶縁膜を形成する工程と、
前記浮遊ゲート電極の上面上及び前記第１側面上に、前記第１絶縁膜を介して制御ゲート電極を形成する工程と、
前記制御ゲート電極のうち前記第１側面が位置する側の側面上に第２絶縁膜を形成する工程と、
前記半導体基板上のうち前記第２絶縁膜に面する領域上に、選択ゲート絶縁膜を形成する工程と、
前記選択ゲート絶縁膜上に、側面が前記第２絶縁膜に接する選択ゲート電極を形成する工程と、
を備える半導体装置の製造方法が提供される。
【発明の効果】
【００１０】
本発明によれば、選択ゲート電極が浮遊ゲート電極の横に位置している不揮発型記憶素子において、浮遊ゲート電極と半導体基板の間の容量に対する、制御ゲート電極と浮遊ゲート電極の間の容量の比を大きくすることができる。
【図面の簡単な説明】
【００１１】
【図１】第１の実施形態に係る半導体装置の構成を示す断面図である。
【図２】図１に示した半導体装置の製造方法を説明するための断面図である。
【図３】図１に示した半導体装置の製造方法を説明するための断面図である。
【図４】図１に示した半導体装置の製造方法を説明するための断面図である。
【図５】図１に示した半導体装置の製造方法を説明するための断面図である。
【図６】第２の実施形態に係る半導体装置の製造方法を説明するための断面図である。
【図７】第２の実施形態に係る半導体装置の製造方法を説明するための断面図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１３】
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置の構成を示す断面図である。この半導体装置は、半導体基板１００、浮遊ゲート絶縁膜１１０、浮遊ゲート電極１２０、制御ゲート電極１３０、及び選択ゲート電極１７０を備えている。浮遊ゲート絶縁膜１１０は、半導体基板１００上に形成されている。浮遊ゲート電極１２０は、浮遊ゲート絶縁膜１１０上に形成されている。制御ゲート電極１３０は、第１絶縁膜１３２を介して浮遊ゲート電極１２０上に形成されている。選択ゲート電極１７０は、半導体基板１００上に形成されており、側面が第２絶縁膜１５２を介して浮遊ゲート電極１２０の側面のうち第１側面に接している。平面視において、制御ゲート電極１３０のうち選択ゲート電極１７０側の端部は、浮遊ゲート電極１２０の外側に位置した拡張部１３３となっている。拡張部１３３の下端は、浮遊ゲート電極１２０の上面よりも半導体基板１００の近くに位置している。また拡張部１３３と浮遊ゲート電極１２０の間にも、第１絶縁膜１３２が形成されている。以下、詳細に説明する。
【００１４】
半導体基板１００は、例えばシリコン基板である。浮遊ゲート絶縁膜１１０は、例えばシリコン基板を熱酸化した熱酸化膜である。浮遊ゲート電極１２０、制御ゲート電極１３０、及び選択ゲート電極１７０は、例えばポリシリコンにより形成されている。選択ゲート電極１７０は、制御ゲート電極１３０の拡張部１３３と半導体基板１００の間にも形成されている。なお、選択ゲート電極１７０のうち拡張部１３３の下に位置する部分と、浮遊ゲート電極１２０の間には、第３絶縁膜１６０が形成されている。第３絶縁膜１６０は、例えば酸化シリコン膜であり、浮遊ゲート絶縁膜１１０よりも厚い。
【００１５】
第１絶縁膜１３２は、例えば酸化シリコン膜、窒化シリコン膜、及び酸化シリコン膜をこの順に積層したＯＮＯ膜である。第１絶縁膜１３２は、拡張部１３３と選択ゲート電極１７０の間にも形成されている。ただし、第１絶縁膜１３２のうち選択ゲート電極１７０の上に位置する部分は、下側の酸化シリコン膜が除去されており、窒化シリコン膜と酸化シリコン膜の２層構造になっている。なお、第１絶縁膜１３２のうち第３絶縁膜１６０の上に位置する部分は、酸化シリコン膜、窒化シリコン膜、及び酸化シリコン膜の３層構造のままである。
【００１６】
選択ゲート電極１７０と半導体基板１００の間には、選択ゲート絶縁膜１７２が形成されている。選択ゲート絶縁膜１７２は、例えばシリコン基板である半導体基板１００を熱酸化した膜であり、第３絶縁膜１６０よりも薄い。
【００１７】
上記したように、制御ゲート電極１３０と選択ゲート電極１７０の間には、第２絶縁膜１５２が形成されている。第２絶縁膜１５２は、例えば窒化シリコン膜である。第２絶縁膜１５２と制御ゲート電極１３０の間には、酸化シリコン膜１５０が形成されている。この第２絶縁膜１５２及び酸化シリコン膜１５０の下端の下にも、第１絶縁膜１３２が形成されている。ただし、この部分に位置する第１絶縁膜１３２は、窒化シリコン膜の単層構造になっている。酸化シリコン膜１５０及び第２絶縁膜１５２は、制御ゲート電極１３０の側面のうち、選択ゲート電極１７０とは逆側の側面にも形成されている。この側面に形成されている酸化シリコン膜１５０及び第２絶縁膜１５２は、浮遊ゲート絶縁膜１１０の側面、浮遊ゲート電極１２０の側面、及び第１絶縁膜１３２の端面も覆っている。
【００１８】
制御ゲート電極１３０の上には、絶縁膜１４０が形成されている。絶縁膜１４０は、制御ゲート電極１３０などをパターニングするときのハードマスクであり、例えば、窒化シリコン層、酸化シリコン層、及び窒化シリコン層がこの順に形成されたＮＯＮ膜である。酸化シリコン膜１５０及び第２絶縁膜１５２は、絶縁膜１４０の側面にも形成されている。
【００１９】
そして半導体基板１００には、不純物領域１０４が形成されている。不純物領域１０４は、平面視で選択ゲート電極１７０を介して浮遊ゲート電極１２０とは反対側の領域、及び浮遊ゲート電極１２０を介して選択ゲート電極１７０とは反対側の領域それぞれに形成されている。
【００２０】
次に、図２〜図５の断面図を用いて、図１に示した半導体装置の製造方法を説明する。この半導体装置の製造方法は、以下の工程を有している。まず、半導体基板１００上に浮遊ゲート絶縁膜１１０及び浮遊ゲート電極１２０を形成する。次いで、浮遊ゲート電極１２０の上面上、及び浮遊ゲート電極１２０の側面のうち選択ゲート電極１７０に対向する面である第１側面の上に、第１絶縁膜１３２を形成する。次いで、浮遊ゲート電極１２０の上面上及び第１側面上に、第１絶縁膜１３２を介して制御ゲート電極１３０を形成する。次いで、制御ゲート電極１３０のうち浮遊ゲート電極１２０の第１側面が位置する側の側面上に、第２絶縁膜１５２を形成する。次いで、半導体基板１００上のうち第２絶縁膜１５２に面する領域上に、選択ゲート絶縁膜１７２を形成する。次いで、選択ゲート絶縁膜１７２上に、側面が第２絶縁膜１５２に接する選択ゲート電極１７０を形成する。以下、詳細に説明する。
【００２１】
まず図２（ａ）に示すように、半導体基板１００を準備する。次いで、半導体基板１００上に第３絶縁膜１６０を気相法により形成する。次いで、第３絶縁膜１６０を選択的に除去することにより、第３絶縁膜１６０に開口を形成する。次いで、半導体基板１００を熱酸化する。これにより、第３絶縁膜１６０の開口内に位置する半導体基板１００には、浮遊ゲート絶縁膜１１０が形成される。次いで、第３絶縁膜１６０の開口内及び第３絶縁膜１６０上に、ポリシリコン膜１２２を形成する。
【００２２】
次いで図２（ｂ）に示すように、ポリシリコン膜１２２のうち第３絶縁膜１６０上に位置する部分を、ＣＭＰ法により除去する。これにより、浮遊ゲート電極１２０が形成される。
【００２３】
次いで図３（ａ）に示すように、第３絶縁膜１６０をウェットエッチングする。これにより、第３絶縁膜１６０は浮遊ゲート電極１２０より薄くなる。ただし、第３絶縁膜１６０は浮遊ゲート絶縁膜１１０よりも厚い。
【００２４】
次いで図３（ｂ）に示すように、浮遊ゲート電極１２０上及び第３絶縁膜１６０上に、第１絶縁膜１３２、ポリシリコン膜１３１、及び絶縁膜１４０を、この順に形成する。第１絶縁膜１３２の厚さは、浮遊ゲート電極１２０と第３絶縁膜１６０の厚さの差よりも小さい。これらの膜は、例えば気相法により形成される。次いで、絶縁膜１４０上にマスクパターン（図示せず）を形成し、このマスクパターンをマスクとして、絶縁膜１４０を選択的に除去する。この状態において絶縁膜１４０は、平面視で、浮遊ゲート電極１２０に対し、選択ゲート電極１７０が形成される側に食み出ている。
【００２５】
次いで図４（ａ）に示すように、絶縁膜１４０をマスクとして、ポリシリコン膜１３１を異方性エッチング、例えば異方性を有するドライエッチングを行う。このとき、第１絶縁膜１３２に含まれる窒化シリコン膜は、エッチングストッパとして機能する。これにより、制御ゲート電極１３０が形成される。この工程において、制御ゲート電極１３０には拡張部１３３が形成される。なお、第１絶縁膜１３２のうち絶縁膜１４０で覆われていない領域に位置する部分は、上側の酸化シリコン膜が除去される。
【００２６】
次いで図４（ｂ）に示すように、第１絶縁膜１３２、制御ゲート電極１３０、及び絶縁膜１４０からなる積層構造の側面及び上面上、半導体基板１００上、及び第１絶縁膜１３２上に、酸化シリコン膜１５０を堆積法により形成する。次いで、酸化シリコン膜１５０を異方性エッチングする。このとき、第１絶縁膜１３２の窒化シリコン膜は、エッチングストッパとして機能する。これにより、酸化シリコン膜１５０は、第１絶縁膜１３２、制御ゲート電極１３０、及び絶縁膜１４０からなる積層構造の側面に位置する部分を除いて、除去される。
【００２７】
次いで、酸化シリコン膜１５０上、絶縁膜１４０上、半導体基板１００上、及び第１絶縁膜１３２上に、第２絶縁膜１５２を堆積法により形成する。次いで、第２絶縁膜１５２を異方性エッチングする。これにより、第２絶縁膜１５２は、酸化シリコン膜１５０の上に位置する部分を除いて除去される。またこの工程において、第１絶縁膜１３２を構成する窒化シリコン膜は、制御ゲート電極１３０、酸化シリコン膜１５０の下端、及び残存した第２絶縁膜１５２の下端それぞれに覆われている部分を除いて、除去される。
【００２８】
次いで図５（ａ）に示すように、第３絶縁膜１６０をウェットエッチングにより除去する。ただし、第３絶縁膜１６０のうち浮遊ゲート電極１２０に接している部分は残る。この工程において、第１絶縁膜１３２の下層を構成する酸化シリコン膜のうち、拡張部１３３の下方に位置する部分も除去される。
【００２９】
次いで、図５（ｂ）に示すように、半導体基板１００を熱酸化することにより、選択ゲート絶縁膜１７２を形成する。選択ゲート絶縁膜１７２は、拡張部１３３の下方にも形成される。次いで、半導体基板１００上、絶縁膜１４０上、及び選択ゲート絶縁膜１７２上に、ポリシリコン膜を形成する。次いで、このポリシリコン膜上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとしてポリシリコン膜に対して異方性エッチングを行う。これにより、選択ゲート絶縁膜１７２上には選択ゲート電極１７０が形成される。選択ゲート電極１７０は、拡張部１３３の下方にも入り込んでいる。
【００３０】
その後、絶縁膜１４０及び選択ゲート電極１７０をマスクとして、半導体基板１００に不純物を注入し、不純物領域１０４を形成する。このようにして、図１に示す不揮発型記憶素子が形成される。
【００３１】
次に、本実施形態の作用及び効果について説明する。本実施形態によれば、選択ゲート電極１７０は浮遊ゲート電極１２０の横に位置している。このため、選択ゲート電極１７０にシリサイドを形成することができる。
【００３２】
また、制御ゲート電極１３０には拡張部１３３が形成されている。拡張部１３３は、平面視で浮遊ゲート電極１２０の外側に位置しており、かつ下端が、浮遊ゲート電極１２０の上面よりも半導体基板１００の近くに位置している。また、拡張部１３３と浮遊ゲート電極１２０の間にも、第１絶縁膜１３２が形成されている。このため、制御ゲート電極１３０と浮遊ゲート電極１２０の間の容量を大きくすることができる。従って、浮遊ゲート電極１２０と半導体基板１００の間の容量に対する、制御ゲート電極１３０と浮遊ゲート電極１２０の間の容量の比を大きくすることができる。この結果、不揮発型記憶素子のオン電流を大きくすることができる。
【００３３】
また、浮遊ゲート電極１２０の側面を利用して制御ゲート電極１３０と浮遊ゲート電極１２０の間の容量を大きくしているため、不揮発型記憶素子の面積が大きくなることを抑制できる。
【００３４】
さらに、拡張部１３３を形成することにより、浮遊ゲート電極１２０と選択ゲート電極１７０とが対向する部分の面積が小さくなる。このため、浮遊ゲート電極１２０と選択ゲート電極１７０の間の容量が小さくなり、その結果、浮遊ゲート電極１２０に書き込まれている情報を読み出すときに、ディスターブが生じることを抑制できる。
【００３５】
（第２の実施形態）
図６及び図７は、第２の実施形態に係る半導体装置の製造方法を示す断面図である。まず図６（ａ）に示すように、第３絶縁膜１６０、浮遊ゲート絶縁膜１１０、及び浮遊ゲート電極１２０を形成し、さらに第３絶縁膜１６０を薄くする。これらの工程は、第１の実施形態において図２及び図３（ａ）を用いて説明した工程と同様である。
【００３６】
次いで図６（ｂ）に示すように、第１絶縁膜１３２、ポリシリコン膜１３１、及び絶縁膜１４０を形成する。これらの工程も、絶縁膜１４０の形状を除いて、第１の実施形態と同様である。本実施形態では、絶縁膜１４０は、平面視で浮遊ゲート電極１２０に対し、選択ゲート電極１７０が形成される側、及びその反対側の双方に食み出ている。
【００３７】
次いで図７（ａ）に示すように、絶縁膜１４０をマスクとしてポリシリコン膜１３１に対して異方性エッチングを行う。これにより、制御ゲート電極１３０が形成される。本実施形態では、拡張部１３３は、選択ゲート電極１７０が形成される領域のほかに、その反対側の領域にも形成される。
【００３８】
その後の工程は、第１の実施形態と同様である。これにより、図７（ｂ）に示す半導体装置が形成される。
【００３９】
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。また、第１の実施形態と比較して、拡張部１３３が形成される領域が増えるため、制御ゲート電極１３０と浮遊ゲート電極１２０の間の容量を、さらに大きくすることができる。従って、不揮発型記憶素子のオン電流を、さらに大きくすることができる。
【００４０】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【符号の説明】
【００４１】
１００ 半導体基板
１０４ 不純物領域
１１０ 浮遊ゲート絶縁膜
１２０ 浮遊ゲート電極
１２２ ポリシリコン膜
１３０ 制御ゲート電極
１３１ ポリシリコン膜
１３２ 第１絶縁膜
１３３ 拡張部
１４０ 絶縁膜
１５０ 酸化シリコン膜
１５２ 第２絶縁膜
１６０ 第３絶縁膜
１７０ 選択ゲート電極
１７２ 選択ゲート絶縁膜
【図１】
2012243816.tif 000003
【図２】
2012243816.tif 000004
【図３】
2012243816.tif 000005
【図４】
2012243816.tif 000006
【図５】
2012243816.tif 000007
【図６】
2012243816.tif 000008
【図７】
2012243816.tif 000009