(57)【要約】【課題】共通電圧の電位変動をキャンセルし、液晶表示パネルに表示する画面が緑色に着色するのを低減し、高品位の画像を提供する。【解決手段】複数の画素を有する液晶表示パネルを備え、前記各画素は、画素電極と、対向電極とを有し、１表示ライン上の互いに隣接する２つの画素を画素Ａと画素Ｂとするとき、映像電圧の書き込み時に、前記画素Ａの前記画素電極に対して前記対向電極よりも高電位の映像電圧を印加し、前記画素Ｂの前記画素電極に対して前記対向電極よりも低電位の映像電圧を印加する液晶表示装置であって、前記対向電極に供給されている共通電圧の電位変動を起こす特定の映像パターンを検出する検出回路と、前記対向電極に供給する共通電圧を生成するＶＣＯＭ生成回路とを有し、前記ＶＣＯＭ生成回路は、前記検出回路での検出結果に基づき、基準共通電圧に前記電位変動を相殺する逆補正電圧を重畳した共通電圧を前記対向電極に対して供給する。【選択図】図６
2012078415.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素と、
前記各画素に映像電圧を入力する複数の映像線と、
前記各画素に走査電圧を入力する複数の走査線と、
前記各映像線に映像電圧を供給する映像線駆動回路と、
前記各走査線に走査電圧を供給する走査線駆動回路とを有する液晶表示パネルと、
前記映像線駆動回路と前記走査線駆動回路とを制御・駆動する表示制御回路と、
前記映像線駆動回路と前記走査線駆動回路とに対して、駆動電圧を供給する電源回路とを備え、
前記各画素は、画素電極と、対向電極とを有し、
１表示ライン上の互いに隣接する２つの画素を画素Ａと画素Ｂとするとき、映像電圧の書き込み時に、前記画素Ａの前記画素電極に対して前記対向電極よりも高電位の映像電圧を印加し、前記画素Ｂの前記画素電極に対して前記対向電極よりも低電位の映像電圧を印加する液晶表示装置であって、
前記対向電極に供給されている共通電圧の電位変動を起こす特定の映像パターンを検出する検出回路と、
前記対向電極に供給する共通電圧を生成するＶＣＯＭ生成回路とを有し、
前記ＶＣＯＭ生成回路は、前記検出回路での検出結果に基づき、基準共通電圧に前記電位変動を相殺する逆補正電圧を重畳した共通電圧を前記対向電極に対して供給することを特徴とする液晶表示装置。
【請求項２】
前記検出回路と、前記ＶＣＯＭ生成回路とは、前記表示制御回路内に設けられることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記検出回路は、前記表示制御回路内に設けられ、
前記ＶＣＯＭ生成回路は、前記電源回路内に設けられることを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記検出回路は、外部から入力される各画素の表示データにおける、隣接する２つの画素の表示データの輝度変化量を計算し、当該輝度変化量が第１の閾値以上のときにパルスを出力する変化量検出回路と、
前記変化量検出回路から出力されるパルスを、１水平走査期間毎にカウントするカウンタと、
前記カウンタでのカウント数が、第２の閾値以上のときにパルスを出力するデコーダ回路と、
前記デコーダ回路から出力されるパルスと、交流化信号とに基づき、第１制御信号、あるいは、第２制御信号を出力する制御信号生成回路とで構成されることを特徴とする請求項１ないし請求項３のいずれか１項に記載の液晶表示装置。
【請求項５】
前記検出回路は、前記変化量検出回路の前段に、各画素の赤，緑，青の映像データを、各画素の輝度データに変換する変換回路を有することを特徴とする請求項４に記載の液晶表示装置。
【請求項６】
前記ＶＣＯＭ生成回路は、基準共通電圧をノードに入力する基準電源部と、
前記第１制御信号によりオンとなり、前記基準共通電圧よりも低電位の低電位共通電圧を前記ノードに入力する第１スイッチ回路と、
前記第２制御信号によりオンとなり、前記基準共通電圧よりも高電位の高電位共通電圧を前記ノードに入力する第２スイッチ回路と、
共通電圧として、前記ノードの電圧を前記対向電極に供給するボルテージホロワ回路とを有することを特徴とする請求項４または請求項５に記載の液晶表示装置。
【請求項７】
外部から入力される入力電源がオフとなる時に、所定の期間の間、前記第１制御信号を出力する電源オフ時制御信号生成回路を備え、
前記ＶＣＯＭ生成回路は、前記電源オフ時制御信号生成回路から出力される前記第１制御信号に基づき、前記入力電源オフ時の前記所定期間の間、前記対向電極に対して低電位共通電圧を供給することを特徴とする請求項１ないし請求項６のいずれか１項に記載の液晶表示装置。
【請求項８】
前記電源オフ時制御信号生成回路は、前記入力電源の電圧レベルが所定の電圧レベル以下の時にオフとなるＳＥＬＦＭ信号に基づき、前記所定期間の間、前記第１制御信号を出力することを特徴とする請求項７に記載の液晶表示装置。
【請求項９】
複数の画素と、
前記各画素に映像電圧を入力する複数の映像線と、
前記各画素に走査電圧を入力する複数の走査線と、
前記各映像線に映像電圧を供給する映像線駆動回路と、
前記各走査線に走査電圧を供給する走査線駆動回路とを有する液晶表示パネルと、
前記映像線駆動回路と前記走査線駆動回路とを制御・駆動する表示制御回路と、
前記映像線駆動回路と前記走査線駆動回路とに対して、駆動電圧を供給する電源回路とを備える液晶表示装置であって、
外部から入力される入力電源がオフとなる時に、所定の期間の間、制御信号を出力する電源オフ時制御信号生成回路と、
前記対向電極に供給する共通電圧を生成するＶＣＯＭ生成回路とを備え、
前記ＶＣＯＭ生成回路は、前記電源オフ時制御信号生成回路から出力される前記制御信号に基づき、前記入力電源オフ時の前記所定期間の間、前記対向電極に対して、基準共通電圧よりも低電位の低電位共通電圧を供給することを特徴とする液晶表示装置。
【請求項１０】
前記電源オフ時制御信号生成回路は、前記入力電源の電圧レベルが所定の電圧レベル以下の時にオフとなるＳＥＬＦＭ信号に基づき、所定期間の間、前記制御信号を出力することを特徴とする請求項９に記載の液晶表示装置。
【請求項１１】
前記ＶＣＯＭ生成回路は、前記基準共通電圧をノードに入力する基準電源部と、
前記制御信号によりオンとなり、前記基準共通電圧よりも低電位の低電位共通電圧を前記ノードに入力するスイッチ回路と、
共通電圧として、前記ノードの電圧を前記対向電極に供給するボルテージホロワ回路とを有することを特徴とする請求項９または請求項１０に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に係わり、特に、駆動方法として、ドット反転法等のコモン対称法を採用する液晶表示装置に関する。
【背景技術】
【０００２】
アクティブ素子として薄膜トランジスタを使用するＴＦＴ方式の液晶表示装置は、高精細な画像を表示できるため、テレビ、パソコン用ディスプレイ等の表示装置として多用されている。
液晶表示装置は、基本的には、少なくとも一方が透明なガラス等からなる二枚の（一対の）基板の間に、液晶層を挟持した、所謂、液晶表示パネルを有し、この液晶表示パネルの基板に形成した画素形成用の各種電極に選択的に電圧を印加して、所定画素の点灯と消灯を行うもので、コントラスト性能、高速表示性能に優れている。
液晶層は、長時間同じ電圧（直流電圧）が印加されていると、液晶層の傾きが固定化され、結果として残像現象を引き起こし、液晶層の寿命を縮めることになる。これを防止するために、液晶表示装置では、液晶層に印加する電圧をある一定時間毎に交流化、即ち、対向電極に供給される共通電圧（ＶＣＯＭ）を基準にして、画素電極に印加する電圧を、一定時間毎に正電圧側／負電圧側に変化させるようにしている。
この液晶層に交流電圧を印加する駆動方法として、コモン対称法とコモン反転法の２つ方法が知られている。（下記特許文献１参照）
コモン対称法とは、対向電極に供給する共通電圧（ＶＣＯＭ）を一定とし、画素電極に印加する電圧（即ち、階調電圧）を、共通電圧（ＶＣＯＭ）よりも高電位の電圧、あるいは、共通電圧（ＶＣＯＭ）よりも低電位の電圧に反転させる方法で、ドット反転法、あるいはｎライン（例えば、２ライン）反転法などが知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１５３３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
図９は、液晶表示装置のドット反転法における画素の駆動極性を示す図である。
ドット反転法では、隣接する画素、例えば、Ｇ０ラインのＤＲ０（＋）とＤＧ０（−）に着目すると、画素の極性はプラス（＋）とマイナス（−）で、それ以降の画素においても、隣り合う画素の極性が反対になる様に駆動する。ここで、プラス（＋）とは、画素に対する階調電圧の書き込み時に、画素電極に対して対向電極よりも高電位の階調電圧を印加し、マイナス（−）とは、画素に対する階調電圧の書き込み時に、画素電極に対して対向電極よりも低電位の階調電圧を印加することを意味する。
次のフレームでは、画素の極性が、前のフレームの極性と反対になる。即ち、前のフレームで、極性が（＋）の画素は、次のフレームでは、極性が（−）がなり、前のフレームで、極性が（−）の画素は、次のフレームでは、極性が（＋）となる。
図１０は、ドット反転駆動法で液晶表示パネルに、１ドット毎に白／黒の縦ストライプの映像を表示する時の、各画素に書き込まれた階調電圧の電位を示す図である。
ドット反転法において、液晶表示パネルに、１ドット毎に白／黒の縦ストライプの映像を表示すると、１番目の画素の極性は、ＤＲ０の赤のピクセルと、ＤＢ０の青のピクセルがプラス（＋）で、ＤＧ０の緑のピクセルがマイナス（−）、２番目の画素の極性は、ＤＲ１の赤のピクセルと、ＤＢ１の青のピクセルがマイナス（−）、ＤＧ１の緑のピクセルがプラス（＋）となり、１番目の画素（ＤＲ０，ＤＧ０，ＤＢ０）における書き込み映像電圧の実効値は、対向電極に供給される共通電圧（ＶＣＯＭ）に対してプラス（＋）側に、２番目の画素（ＤＲ１，ＤＧ１，ＤＢ１）における書き込み電圧の実効値は、対向電極に供給される共通電圧（ＶＣＯＭ）に対してマイナス（−）側に偏る。
【０００５】
そのため、画素への階調電圧の書き込み過程において、画素の薄膜トランジスタの寄生容量や書き込み電圧の影響を受け、共通電圧（ＶＣＯＭ）の電位に歪が生じ、本来一定電圧である共通電圧（ＶＣＯＭ）の電位が、図１０中の点線で示すＶＯＣＭ’の様に変動し、１番目の画素（ＤＲ０，ＤＧ０，ＤＢ０）の対向電極の共通電圧（ＶＣＯＭ）は全体的に、正側（ＶＣＯＭよりも高電位側の電位）へ歪み、赤及び青の画素（ＤＲ０，ＤＢ０）への書き込み電圧（ΔＶ１）が小さくなり、緑の画素（ＤＧ０）の書き込み電位（ΔＶ２）が逆に大きくなる。
前述した共通電圧（ＶＣＯＭ）の実効電圧の変動は、Ｇ０の次のラインのＧ１のラインにおいても同様に起こり、Ｇ０のラインとＧ１のラインでは、画素極性が反対のため、歪む方向が反対となるが、実効電圧（ΔＶ）の変動量は同じである。
上記で述べた共通電圧（ＶＣＯＭ）の変動が起因となり、液晶表示パネルに、白／黒の縦ストライプの映像を表示すると、液晶表示パネルの画面全体的が緑色に見え、画質が劣化する。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、液晶表示装置において、共通電圧の電位変動をキャンセルし、液晶表示パネルに表示する画面が緑色に着色するのを低減し、高品位の画像を提供することが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
【課題を解決するための手段】
【０００６】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
（１）複数の画素と、前記各画素に映像電圧を入力する複数の映像線と、前記各画素に走査電圧を入力する複数の走査線と、前記各映像線に映像電圧を供給する映像線駆動回路と、前記各走査線に走査電圧を供給する走査線駆動回路とを有する液晶表示パネルと、前記映像線駆動回路と前記走査線駆動回路とを制御・駆動する表示制御回路と、前記映像線駆動回路と前記走査線駆動回路とに対して、駆動電圧を供給する電源回路とを備え、前記各画素は、画素電極と、対向電極とを有し、１表示ライン上の互いに隣接する２つの画素を画素Ａと画素Ｂとするとき、映像電圧の書き込み時に、前記画素Ａの前記画素電極に対して前記対向電極よりも高電位の映像電圧を印加し、前記画素Ｂの前記画素電極に対して前記対向電極よりも低電位の映像電圧を印加する液晶表示装置であって、前記対向電極に供給されている共通電圧の電位変動を起こす特定の映像パターンを検出する検出回路と、前記対向電極に供給する共通電圧を生成するＶＣＯＭ生成回路とを有し、前記ＶＣＯＭ生成回路は、前記検出回路での検出結果に基づき、基準共通電圧に前記電位変動を相殺する逆補正電圧を重畳した共通電圧を前記対向電極に対して供給する。
（２）（１）において、前記検出回路と、前記ＶＣＯＭ生成回路とは、前記表示制御回路内に設けられる。
（３）（１）において、前記検出回路は、前記表示制御回路内に設けられ、前記ＶＣＯＭ生成回路は、前記電源回路内に設けられる。
【０００７】
（４）（１）ないし（３）の何れかにおいて、前記検出回路は、外部から入力される各画素の表示データにおける、隣接する２つの画素の表示データの輝度変化量を計算し、当該輝度変化量が第１の閾値以上のときにパルスを出力する変化量検出回路と、前記変化量検出回路から出力されるパルスを、１水平走査期間毎にカウントするカウンタと、前記カウンタでのカウント数が、第２の閾値以上のときにパルスを出力するデコーダ回路と、前記デコーダ回路から出力されるパルスと、交流化信号とに基づき、第１制御信号、あるいは、第２制御信号を出力する制御信号生成回路とで構成される。
（５）（４）において、前記検出回路は、前記変化量検出回路の前段に、各画素の赤，緑，青の映像データを、各画素の輝度データに変換する変換回路を有する。
（６）（４）または（５）において、前記ＶＣＯＭ生成回路は、基準共通電圧をノードに入力する基準電源部と、前記第１制御信号によりオンとなり、前記基準共通電圧よりも低電位の低電位共通電圧を前記ノードに入力する第１スイッチ回路と、前記第２制御信号によりオンとなり、前記基準共通電圧よりも高電位の高電位共通電圧を前記ノードに入力する第２スイッチ回路と、共通電圧として、前記ノードの電圧を前記対向電極に供給するボルテージホロワ回路とを有する。
（７）（１）ないし（６）の何れかにおいて、外部から入力される入力電源がオフとなる時に、所定の期間の間、前記第１制御信号を出力する電源オフ時制御信号生成回路を備え、前記ＶＣＯＭ生成回路は、前記電源オフ時制御信号生成回路から出力される前記第１制御信号に基づき、前記入力電源オフ時の前記所定期間の間、前記対向電極に対して低電位共通電圧を供給する。
（８）（７）において、前記電源オフ時制御信号生成回路は、前記入力電源の電圧レベルが所定の電圧レベル以下の時にオフとなるＳＥＬＦＭ信号に基づき、前記所定期間の間、前記第１制御信号を出力する。
【０００８】
（９）複数の画素と、前記各画素に映像電圧を入力する複数の映像線と、前記各画素に走査電圧を入力する複数の走査線と、前記各映像線に映像電圧を供給する映像線駆動回路と、前記各走査線に走査電圧を供給する走査線駆動回路とを有する液晶表示パネルと、前記映像線駆動回路と前記走査線駆動回路とを制御・駆動する表示制御回路と、前記映像線駆動回路と前記走査線駆動回路とに対して、駆動電圧を供給する電源回路とを備える液晶表示装置であって、外部から入力される入力電源がオフとなる時に、所定の期間の間、制御信号を出力する電源オフ時制御信号生成回路と、前記対向電極に供給する共通電圧を生成するＶＣＯＭ生成回路とを備え、前記ＶＣＯＭ生成回路は、前記電源オフ時制御信号生成回路から出力される前記制御信号に基づき、前記入力電源オフ時の前記所定期間の間、前記対向電極に対して、基準共通電圧よりも低電位の低電位共通電圧を供給する。
（１０）（９）において、前記電源オフ時制御信号生成回路は、前記入力電源の電圧レベルが所定の電圧レベル以下の時にオフとなるＳＥＬＦＭ信号に基づき、所定期間の間、前記制御信号を出力する。
（１１）（９）または（１０）において、前記ＶＣＯＭ生成回路は、前記基準共通電圧をノードに入力する基準電源部と、前記制御信号によりオンとなり、前記基準共通電圧よりも低電位の低電位共通電圧を前記ノードに入力するスイッチ回路と、共通電圧として、前記ノードの電圧を前記対向電極に供給するボルテージホロワ回路とを有する。
【発明の効果】
【０００９】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明の液晶表示装置によれば、共通電圧の電位変動をキャンセルして、液晶表示パネルに表示する画面が緑色に着色する画質劣化を低減し、高品位の画像を提供することが可能となる。
【図面の簡単な説明】
【００１０】
【図１】本発明の前提となる液晶表示装置の概略構成を示すブロック図である。
【図２】図１に示す液晶表示パネルの一例の等価回路を示す図である。
【図３】本発明におけるドレインドライバの制御信号である交流化信号と、対向電極に印加される共通電圧の電圧波形を示す図である。
【図４】本発明の実施例の液晶表示装置における、共通電圧の電位変動を起こす映像データ（キラーパターンを表示する映像データ）を検出し、逆補正共通電圧を生成するための制御信号を生成する検出回路を説明するためのブロック図である。
【図５】本発明の実施例の液晶表示装置における、対向電極に供給する共通電圧を生成するＶＣＯＭ生成回路を示す図である。
【図６】本発明の実施例である液晶表示装置において、液晶表示パネルにキラーパターンである白／黒色の縦ストライプ映像を表示した際の、対向電極に供給される共通電圧の電圧波形を示す図である。
【図７】本発明の実施例２の液晶表示装置における、電源ＯＦＦ時の電源シーケンスを示す図である。
【図８】本発明の実施例２の液晶表示装置における、電源オフ時制御信号生成回路を説明するための図である。
【図９】液晶表示装置のドット反転法における画素の駆動極性を示す図である。
【図１０】ドット反転駆動法で液晶表示パネルに、１ドット毎に白／黒の縦ストライプの映像を表示する時の、各画素に書き込まれた階調電圧の電位を示す図である。
【発明を実施するための形態】
【００１１】
以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。また、以下の実施例は、本発明の特許請求の範囲の解釈を限定するためのものではない。
［本発明の前提となる液晶表示装置の構成］
図１は、本発明の前提となる液晶表示装置の概略構成を示すブロック図である。
本実施例の液晶表示装置は、液晶表示パネル２１と、ドレイン・ドライバ部２３と、ゲート・ドライバ部２２と、表示制御回路２４と、電源回路２５とで構成される。
ドレイン・ドライバ部２３は、複数のドレインドライバで構成され、当該複数のドレインドライバは、液晶表示パネル２１の周辺部に設置される。例えば、複数のドレインドライバは、液晶表示パネル２１の一対の基板の第１の基板（例えば、ガラス基板）の１辺の周辺部にＣＯＧ方式で実装される。あるいは、複数のドレインドライバは、液晶表示パネル２１の第１の基板の辺の周辺部に配置されるフレキシブル回路基板にＣＯＦ方式で実装される。
同様に、ゲート・ドライバ部２２は、複数のゲートドライバで構成され、当該複数のゲートドライバは、液晶表示パネル２１の周辺部に設置される。例えば、複数のゲートドライバは、液晶表示パネル２１の一対の基板の第１の基板（例えば、ガラス基板）の１辺（ドレインドライバが実装されている辺の以外の１辺）の周辺部にＣＯＧ方式で実装される。あるいは、複数のゲートドライバは、液晶表示パネル２１の第１の基板の１辺（ドレインドライバが実装されている辺の以外の１辺）の周辺部に配置されるフレキシブル回路基板にＣＯＦ方式で実装される。
【００１２】
表示制御回路２４と、電源回路２５は、液晶表示パネル２１の周辺部（例えば、液晶表示装置の裏側）に配置される回路基板にそれぞれ実装される。
表示制御回路２４には、パソコンやテレビ受信回路等の表示信号源（ホスト側）から、表示データ（Ｒ，Ｇ，Ｂ）と、クロック（ＣＬＫ）、垂直同期信号（Ｖｓｙｎｃ）、水平同期信号（Ｈｓｙｎｃ）、ディスプレイタイミング信号（ＤＴＭＧ）等の表示制御信号が入力される。
表示制御回路２４は、表示データの交流化等、液晶表示パネル２１の表示に適したタイミング調整を行い、表示形式の表示データに変換して同期信号（クロック信号）と共にドレイン・ドライバ部２３の各ドレインドライバと、ゲート・ドライバ部２２の各ゲートドライバに入力する。
各ゲートドライバは、表示制御回路２４の制御の基に走査線（ゲート線ともいう；Ｇ）に選択走査電圧を順次供給し、また、各ドレインドライバは、映像線（ドレイン線、ソース線ともいう；Ｄ）に階調電圧（映像電圧ともいう）を供給して映像を表示する。電源回路２５は、入力電圧（ＶＩＮ）に基づき、液晶表示装置に要する各種の電圧を生成する。
【００１３】
図２は、図１に示す液晶表示パネル２１の一例の等価回路を示す図である。
図２に示すように、液晶表示パネル２１は、複数のサブピクセルを有し、各サブピクセルは、映像線（Ｄ）と走査線（Ｇ）とで囲まれた領域に設けられる。
各サブピクセルは、薄膜トランジスタ（ＴＦＴ）を有し、薄膜トランジスタ（ＴＦＴ）の第１の電極（ドレイン電極またはソース電極）は映像線（Ｄ）に接続され、薄膜トランジスタ（ＴＦＴ）の第２の電極（ソース電極またはドレイン電極）は画素電極（ＩＴＯ１）に接続される。また、薄膜トランジスタ（ＴＦＴ）のゲート電極は、走査線（Ｇ）に接続される。
なお、図２において、Ｃｌｃは、画素電極（ＩＴＯ１）と対向電極（ＩＴＯ２）との間に配置される液晶層を等価的に示す液晶容量であり、Ｃｓｔｇは、画素電極（ＩＴＯ１）と対向電極（ＩＴＯ２）との間に形成される保持容量である。
図２に示す液晶表示パネル２１において、列方向に配置された各サブピクセルの薄膜トランジスタ（ＴＦＴ）の第１の電極は、それぞれ映像線（Ｄ）に接続され、各映像線（Ｄ）は列方向に配置されたサブピクセルに、表示データに対応する階調電圧を供給するドレインドライバ２３Ａに接続される。
【００１４】
また、行方向に配置された各サブピクセルにおける薄膜トランジスタ（ＴＦＴ）のゲート電極は、それぞれ走査線（Ｇ）に接続され、各走査線（Ｇ）は、１水平走査時間、薄膜トランジスタ（ＴＦＴ）のゲートに走査電圧（正または負のバイアス電圧）を供給するゲートドライバ２２Ａに接続される。なお、図２では、ドレインドライバ２３Ａと、ゲートドライバ２２Ａは１個しか図示していないが、実際には２個以上の複数個配置される場合もある。
液晶表示パネル２１に画像を表示する際、ゲートドライバ２２Ａは、順次、走査線（Ｇ０、Ｇ１、…Ｇｊ、Ｇｊ＋１）を上から下に向かって（Ｇ０→Ｇ１…の順番で）選択し、一方、ある走査線（Ｇ）の選択期間中に、ドレインドライバ２３Ａは、表示データに対応する階調電圧を映像線（Ｄ）に供給する。
映像線（Ｄ）に供給された電圧は、薄膜トランジスタ（ＴＦＴ）を経由して、画素電極（ＩＴＯ１）に印加され、最終的に、保持容量（Ｃｓｔｇ）と、液晶容量（Ｃｌｃ）に電荷がチャージされ、液晶分子をコントロールすることにより画像が表示される。
【００１５】
なお、前述の図９、図１０の説明では、各画素に供給される階調電圧と、共通電圧（ＶＣＯＭ）との間の電位差が大きい程高い輝度を示す、所謂ノーマリ黒表示モード（Normally Black-displaying Mode）で動作することを前提としている。
液晶表示パネル２１は、画素電極（ＩＴＯ１）、薄膜トランジスタ（ＴＦＴ）等が形成される第１の基板と、カラーフィルタ等が形成される第２の基板とを、所定の間隙を隔てて重ね合わせ、該両基板間の周縁部近傍に枠状に設けたシール材により、両基板を貼り合わせると共に、シール材の一部に設けた液晶封入口から両基板間のシール材の内側に液晶を封入、封止し、さらに、両基板の外側に偏光板を貼り付けて構成される。
なお、対向電極（ＩＴＯ２）は、ＴＮ方式やＶＡ方式の液晶表示パネルであれば第２の基板側に設けられる。ＩＰＳ方式の場合は、第１の基板側に設けられる。
また、本発明は、液晶パネルの内部構造とは関係がないので、液晶パネルの内部構造の詳細な説明は省略する。さらに、本発明は、どのような構造の液晶パネルであっても適用可能である。
【００１６】
［本発明の特徴］    
図３は、本発明におけるドレインドライバ２３Ａの制御信号である交流化信号（Ｍ）と、対向電極（ＩＴＯ２）に印加される共通電圧（ＶＣＯＭ）の電圧波形を示す図である。
図３中、交流化信号（Ｍ）は、画素に階調電圧を書き込むときの交流化極性を決める信号であり、一水平走査期間（１Ｈ）毎に、Ｈｉｇｈ／Ｌｏｗを繰り返し、Ｈｉｇｈ（以下、単にＨという。）レベル期間に、例えば、奇数番目の画素に対してＶＣＯＭの電圧よりも高電位の階調電圧（図３では＋で表示）を書き込み、偶数番目の画素に対してＶＣＯＭの電圧よりも低電位の階調電圧（図３では−で表示）を書き込み、Ｌｏｗ（以下、単にＬという。）レベル期間に、例えば、奇数番目の画素に対してＶＣＯＭの電圧よりも低電位の階調電圧（図３では−で表示）を書き込み、偶数番目の画素に対してＶＣＯＭの電圧よりも高電位の階調電圧（図３では＋で表示）を書き込む。
液晶表示パネル２１に、１画素毎に、白／黒の縦ストライプ映像を表示した場合、対向電極（ＩＴＯ２）の共通電圧（ＶＣＯＭ）の電位は、前述したＶＣＯＭの電圧の歪により、交流化信号（Ｍ）の極性にあわせて、上下に変動を繰り返し、画質を劣化させる原因となる。
本発明では、この対向電極（ＩＴＯ２）の電位変動を相殺（または、キャンセル）する逆補正電圧を、基準共通電圧に重畳した共通電圧（ＶＣＯＭｓ；以下、逆補正共通電圧という。）を表示制御回路２４で作り、液晶表示パネル２１内の対向電極（ＩＴＯ２）に供給し、対向電極（ＩＴＯ２）の電位変動をキャンセルする。結果として、液晶表示パネル２１の表示画面が緑色に着色する画質劣化を低減し、高品位の画像を提供することができる。
【００１７】
［実施例１］
図４は、本発明の実施例の液晶表示装置における、共通電圧（ＶＣＯＭ）の電位変動を起こす映像データ（キラーパターンを表示する映像データ）を検出し、逆補正共通電圧（ＶＣＯＭｓ）を生成するための制御信号を生成する検出回路を説明するためのブロック図である。
図４に示す検出回路は、表示制御回路２４内に設けられる。図４に示す検出回路は、変換回路１と、変換量検出回路２と、８ｂｉｔのカウンタ３と、デコード回路４と、ＶＯＤ生成回路５とで構成される。
変換回路１は、外部から入力される各々８ビットのＲ・Ｇ・Ｂの映像データ（８ｂｉｔ×３＝２４ｂｉｔ）を、下記（１）式に基づき、８ビットの輝度データ（Ｙ）［７：０］に変換する。
Ｙ＝０．２９９×Ｒ＋０．５８７×Ｇ＋０．１１４０×Ｂ    ・・・・・  （１）
変換量検出回路２は、変換回路１で変換された輝度データ（Ｙ）から隣接する２つの画素間の輝度変化量ΔＶを計算し、輝度変化量ΔＶが、ある閾値Ｖｔｈ＿１以上のときに、“１”を出力する。
８ｂｉｔのカウンタ３は、変換量検出回路２から出力される“１”の数を、一水平走査期間（１Ｈ）毎にカウントする。デコード回路４は、カウンタ３のカウント値が、ある閾値Ｖｔｈ＿２以上で“１”となる。
ＶＯＤ生成回路は、デコード回路４の出力が“１”の場合、液晶表示装置の交流化信号（Ｍ）の“０”、“１”に応じて、対向電極（ＩＴＯ２）に印加する逆補正電圧を決定する制御信号（逆補正イネーブル制御信号；ＶＯＤ１，ＶＯＤ２）を生成するＶＯＤ生成回路５とで構成される。
【００１８】
例えば、水平解像度８００ピクセルでドット反転法の液晶表示装置に、キラーパターンである、２５５階調の白色と、０階調の黒色の縦ストライプ映像の映像データが入力され、閾値としてＶｔｈ＿１＝２００階調、Ｖｔｈ＿２＝３００が設定されたと仮定する。
この場合、まず変換回路１において、それぞれ８ビットのＲ・Ｇ・Ｂの映像データを、８ビットの輝度データ（Ｙ）へ変換し、変換量検出回路２において、白／黒の輝度差分ΔＶ（＝２５５−０）を計算し、輝度変化量ΔＶが、閾値Ｖｔｈ＿１の２００以上のため、次段のカウンタ３に、４００（＝８００／２）回パルス（“１”）を出力する。
このパルスを、１水平走査期間（１Ｈ）毎に、カウンタ回路３でカウントし、カウント値が、閾値Ｖｔｈ＿２の３００を超えるので、デコード回路４が、ＶＯＤ生成回路５へパルス（“１”）を出力し、ＶＯＤ生成回路５が、交流化信号（Ｍ）の極性に応じて、ＶＯＤ１、あるいは、ＶＯＤ２の制御信号を生成する。ここでは、交流化信号（Ｍ）が、“１”の時に、ＶＯＤ１の制御信号を出力し、交流化信号（Ｍ）が“０”の時に、ＶＯＤ２の制御信号を出力し、後述のＶＣＯＭ回路へ送り、逆補正共通電圧（ＶＣＯＭｓ）を生成する。
【００１９】
図５は、本発明の実施例の液晶表示装置における、対向電極（ＩＴＯ２）に供給する共通電圧（ＶＣＯＭ）を生成するＶＣＯＭ生成回路を示す図である。ＶＣＯＭ生成回路は、表示制御回路２４、あるいは、電源回路２５内に設けられる。
図５に示すＶＣＯＭ回路は、共通電圧（ＶＣＯＭ）の基準ＤＣ電圧（ＶＤＣ）を作る電源部６と、電流制限用の抵抗素子７と、抵抗素子７の後段のノード７Ａの電圧をバッファし液晶表示パネル２１内の対向電極（ＩＴＯ２）へ印加する、利得（ゲイン１）の電圧帰還型アンプ回路（所謂、ボルテージホロワ回路）８と、ＶＯＤ１の制御信号に応じてオン、オフするスイッチ回路１０と、または、ＶＯＤ２の制御信号に応じてオン、オフするスイッチ回路９とで構成されている。
ここで、基準ＤＣ電圧（ＶＤＣ）を６Ｖ（ＶＤＣ＝６Ｖ）、ＶＨの電圧を９Ｖ（ＶＨ＝９Ｖ）、ＶＬの電圧を３Ｖ（ＶＬ＝３Ｖ）とし、動作時における抵抗素子７と、電圧帰還型アンプ回路８における電圧低下が微小なため無視すると、ＶＯＤ１の制御信号と、ＶＯＤ２の制御信号がいずれも“０”の場合、スイッチ回路９とスイッチ回路１０はともにオフ状態となり、逆補正共通電圧（ＶＣＯＭｓ）として、基準ＤＣ電圧（ＶＤＣ）に等しい電位６Ｖが出力される。
共通電圧に逆補正電圧を重畳する場合、例えば、ＶＯＤ１の制御信号が“１”（ＶＯＤ１＝“１”）、ＶＯＤ２の制御信号が“０”（ＶＯＤ２＝“０”）のときは、スイッチ回路１０がオン、スイッチ回路９がオフとなるので、逆補正共通電圧（ＶＣＯＭｓ）として、ＶＬの電圧の３Ｖが出力され、逆に、ＶＯＤ１の制御信号が“０”（ＶＯＤ１＝“０”）、ＶＯＤ２の制御信号が“１”（ＶＯＤ２＝“１”）になると、スイッチ回路９がオン、スイッチ回路１０がオフとなるので、逆補正共通電圧（ＶＣＯＭｓ）として、ＶＨの電圧の９Ｖが出力される。
なお、図４に示す検出回路で検出した１ライン分の映像データに基づく階調電圧を、各画素に書き込む時に同期して、図４に示す検出回路で検出した制御信号（ＶＯＤ１，ＶＯＤ２）と交流化信号（Ｍ）とに基づき、共通電圧に逆補正電圧を重畳する。
【００２０】
図６は、本発明の実施例である液晶表示装置において、液晶表示パネルにキラーパターンである白／黒の縦ストライプ映像を表示した際の、対向電極（ＩＴＯ２）に供給される共通電圧の電圧波形を示す図である。
図６において、ＣＬ３は、ゲートドライバ２２Ａの制御信号であり、ＣＬ３の信号の立ち上がり毎に、一水平走査期間における、画素への電圧書き込みをＯＮ／ＯＦＦ制御する信号を表している。
ＶＯＤ１の制御信号が“１”の期間では、逆補正共通電圧（ＶＣＯＭｓ）が、３ＶのＶＬの電圧迄低下し、ＶＯＤ２の制御信号が“１”の期間では、逆補正共通電圧（ＶＣＯＭｓ）が、９ＶのＶＨの電圧迄上昇する。それ以外の場合は、基準ＤＣ電圧（ＶＤＣ）の６Ｖに、逆補正共通電圧（ＶＣＯＭｓ）が収束する様に動作する。なお、ＶＯＤ１，ＶＯＤ２の制御信号のパルス幅は、共通電圧と最大階調電圧との間の電位差、共通電圧の電位変動、液晶の種類などに応じて適宜調整する必要ある。
前述したように、交流化信号（Ｍ）が“１”の正極性の場合、キラーパターン（白／黒の縦ストライプ映像）表示における共通電圧は、画素への書き込み電圧の偏りにより、液晶表示パネル内部の対向電極（ＩＴＯ２）の電圧が、中心電圧の６Ｖより高い電位（ＶＣＯＭ’）に持ち上げられが、図６では、ＶＯＤ１の制御信号を“１”とすることにより、この電圧上昇に対する逆補正電圧として、逆補正共通電圧（ＶＣＯＭｓ）を一時的に３Ｖ迄低下させ、画素書き込み終了となる、ＣＬ３の信号の立ち上りのタイミングにおいて、液晶表示パネル２１内の対向電極（ＩＴＯ２）の電圧は、中心電圧の６Ｖ付近となる。
【００２１】
また、前述したように、交流化信号（Ｍ）が“０”の負極性の場合、キラーパターン表示における共通電圧は、画素への書き込み電圧の偏りにより、液晶表示パネル内部の対向電極（ＩＴＯ２）の電圧が、中心電圧の６Ｖより低い電位に降下されるが、図６では、ＶＯＤ２の制御信号を“１”とすることにより、この電圧降下に対する逆補正電圧として、逆補正共通電圧（ＶＣＯＭｓ）を一時的に９Ｖ迄上昇させ、画素書き込み終了となる、ＣＬ３の信号の立ち上りのタイミングにおいて、液晶表示パネル２１内の対向電極（ＩＴＯ２）の電圧は、中心電圧の６Ｖ付近となる。
したがって、図１０に示す、赤（Ｒ）、青（Ｂ）のサブピクセルへの実効的な書き込み電圧（ΔＶ１）と、緑（Ｇ）のサブピクセルへの実効的な書き込み電圧（ΔＶ２）とがほぼ等しくなり、画面全体が緑に着色する画質劣化を低減することができる。
なお、前述の説明では、液晶表示パネルに表示されるキラーパターンが、白／黒の縦ストライプ映像である場合について説明したが、液晶表示パネルに表示されるキラーパターンが、黒／白の縦ストライプ映像の場合にも本発明は適用可能である。但し、この場合は、図４のＶＯＤ生成回路５が、交流化信号（Ｍ）が、”１”の時に、ＶＯＤ２の制御信号を出力し、交流化信号（Ｍ）が“０”の時に、ＶＯＤ１の制御信号を出力し、ＶＣＯＭ回路へ送り、逆補正共通電圧（ＶＣＯＭｓ）を生成する必要がある。
また、前述の説明では、液晶表示装置の駆動方法として、ドット反転法を採用した場合について説明したが、本発明は、これに限定されるものではなく、本発明は、液晶表示装置の駆動方法として、ｎライン（例えば、２ライン）反転法を採用した場合にも適用可能である。
【００２２】
［実施例２］
図７は、本発明の実施例２の液晶表示装置における、電源ＯＦＦ時の電源シーケンスを示す図である。
図７において、ＶＩＮは、外部から液晶表示装置に入力される入力電源（例えば、＋１２ＶのＤＣ電源）であり、ＳＥＬＦＭ信号は、入力電源（ＶＩＮ）の電圧レベルを検出する信号を表し、入力電源（ＶＩＮ）の電圧レベルが、規定値の８０％以上に到達するとＳＥＬＦＭ信号は“１”、規定値の８０％未満で“０”となる。
液晶表示装置において、外部から入力される入力電源（ＶＩＮ）がオフするときに、共通電圧（ＶＣＯＭ）は、図７の点線で示す様に、液晶表示パネルの共通電圧配線に寄生する等価容量（コンデンサ）の電荷放電として指数関数的に電圧が減少し、入力電源（ＶＩＮ）が０Ｖになっても、残留電荷として液晶表示パネルに残り、見かけ上、液晶表示パネルが非動作状態において、液晶層に直流電圧（ＤＣ）が印加される状態となるため、液晶を劣化させる要因となる。
従って、入力電源（ＶＩＮ）がＯＦＦすると同時に、液晶表示パネル２１の共通電圧配線に蓄積された電荷をディスチャージし、対向電極（ＩＴＯ２）の電圧を素早く０Ｖにすることが必要となる。
【００２３】
図８は、本発明の実施例２の液晶表示装置における、電源オフ時制御信号生成回路を説明するための図である。
本実施例では、ＳＥＬＦＭ信号が入力される電源オフ時制御信号生成回路３０により、ＳＥＬＦＭ信号の立下りで、ＶＯＤ１の制御信号を“１”（ＶＯＤ１＝“１”）とし、図５に示すＶＣＯＭ生成回路の電圧帰還型アンプ回路８を数μｓの期間の間動作させ、対向電極（ＩＴＯ２）に供給する共通電圧を、３ＶのＶＬの電圧まで低下させる。その後、共通電圧を自然放電で０Ｖとする。
なお、本実施例において、入力電源（ＶＩＮ）が０Ｖになっても、暫くの間、ＶＬの電圧、電源オフ時制御信号生成回路３０および電圧帰還型アンプ回路８の電源電圧が供給されていることはいうまでもない。
また、本実施例と前述の実施例１とを組み合わせてもよく、本実施例を単属で実施してもよい。本実施例を単独で実施する場合には、図５に示すＶＣＯＭ生成回路において、スイッチ回路９は必要ない。さらに、本実施例の電源オフ時制御信号生成回路３０は、例えば、単安定フリップ・フロップ回路などで作製することができる。
このように、本実施例では、入力電源（ＶＩＮ）がオフとなる時に、対向電極（ＩＴＯ２）の共通電圧の立下り時間を早くすることができるので、液晶を劣化させる要因の残留電荷が減少させ、結果として、液晶表示装置の寿命や信頼性を向上させることが出来る。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【符号の説明】
【００２４】
１  変換回路
２  変換量検出回路
３  カウンタ
４  デコード回路
５  ＶＯＤ生成回路
６  電源部
７  抵抗素子
８  電圧帰還型アンプ回路
９，１０  スイッチ回路
２１  液晶表示パネル
２２  ゲート・ドライバ部
２２Ａ  ゲートドライバ
２３  ドレイン・ドライバ部
２３Ａ  ドレインドライバ
２４  表示制御回路
２５  電源回路
３０  電源オフ時制御信号生成回路
ＴＦＴ  薄膜トランジスタ
Ｇ  走査線（ゲート線ともいう）
Ｄ  映像線（ドレイン線、ソース線ともいう）
Ｃｌｃ  液晶容量
Ｃｓｔｇ  保持容量
ＩＴＯ１  画素電極
ＩＴＯ２  対向電極
【図１】
2012078415.tif 000003
【図２】
2012078415.tif 000004
【図３】
2012078415.tif 000005
【図４】
2012078415.tif 000006
【図５】
2012078415.tif 000007
【図６】
2012078415.tif 000008
【図７】
2012078415.tif 000009
【図８】
2012078415.tif 000010
【図９】
2012078415.tif 000011
【図１０】
2012078415.tif 000012