(57)【要約】【課題】本発明は、半導体装置の小型化に対応できる半導体装置を提供する。【解決手段】一面から他面１１ｂに貫通して設けられた開口部１２と、外部電極２８に接続された配線１９と、一端が配線１９に接続されて他端が開口部１２内に露出されたインナーリード７とを有する基板１７と、基板１７の一面に搭載された半導体チップ１６とを備え、半導体チップ１６が、開口部１２から露出するように配置された同電位の２以上の電極パッド５を含む電極パッド群１５を有し、同電位の２以上の電極パッド５が、インナーリード７の１つと接続されている半導体装置１０とする。【選択図】図1
2012043888.tif 000002
【特許請求の範囲】
【請求項１】
一面から他面に貫通して設けられた開口部と、外部電極に接続された配線と、一端が前記配線に接続されて他端が前記開口部内に露出されたインナーリードとを有する基板と、
前記基板の一面に搭載された半導体チップとを備え、
前記半導体チップが、前記開口部から露出するように配置された同電位の２以上の電極パッドを含む電極パッド群を有し、
前記同電位の２以上の電極パッドが、前記インナーリードの１つと接続されていることを特徴とする半導体装置。
【請求項２】
前記インナーリードの端部に接続された電極パッドは、前記インナーリードに接続された他の電極パッドと比較して、前記インナーリードに接続された配線との距離が遠いことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記開口部が、第１側壁と前記第１側壁に対向する第２側壁とを有し、
前記電極パッド群が、前記第１側壁に沿って前記第１側壁に近接して配置された複数の第１電極パッドと、前記第２側壁に沿って前記第２側壁に近接して配置された複数の第２電極パッドとを有し、
前記同電位の２以上の電極パッドが、前記第１電極パッドと前記第２電極パッドとを含むことを特徴とする請求項１または請求項２のいずれか一項に記載の半導体装置。
【請求項４】
前記同電位の２以上の電極パッドが、隣接する前記第１電極パッドと前記第２電極パッドであることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記インナーリードが、平面視直線状であることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記インナーリードが、前記第１側壁および前記第２側壁に対して平面視で斜め方向に延在する屈曲部を有することを特徴とする請求項３に記載の半導体装置。
【請求項７】
前記同電位の２以上の電極パッドが、隣接する２つの前記第１電極パッドまたは隣接する２つの前記第２電極パッドを含むことを特徴とする請求項３に記載の半導体装置。
【請求項８】
前記インナーリードが、平面視Ｌ字型であることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記同電位の２以上の電極パッドが、隣接する２以上の前記第１電極パッドおよび隣接する２以上の前記第２電極パッドを含み、
前記インナーリードが、隣接する２以上の前記第１電極パッドの少なくとも一部および隣接する２以上の前記第２電極パッドの少なくとも一部と平面視で重なっている帯状のものであることを特徴とする請求項３に記載の半導体装置。
【請求項１０】
一面から他面に貫通して設けられた開口部と、外部電極に接続される配線と、一端が前記配線に接続されて他端が前記開口部内に露出されたインナーリードとを有する基板を形成する工程と、
前記基板の一面に、同電位の２以上の電極パッドを含む電極パッド群を有する半導体チップを搭載し、前記電極パッド群を前記開口部から露出するように配置する工程と、
前記インナーリードの一つと、前記同電位の２以上の電極パッドとを接続する接続工程とを備えることを特徴とする半導体装置の製造方法。
【請求項１１】
前記基板を形成する工程において、前記開口部内に跨って延在するインナーリードを形成し、
前記接続工程を行う前に、前記開口部内で前記インナーリードを切断する工程を含むことを特徴とする請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記接続工程において、前記同電位の２以上の電極パッドのうち、前記インナーリードに接続された配線との距離が最も遠い電極パッドが前記インナーリードの端部に配置されるように接続することを特徴とする請求項１０または請求項１１に記載の半導体装置の製造方法。
【請求項１３】
前記接続工程において、前記同電位の２以上の電極パッドのうち、前記インナーリードに接続された配線との距離が近い電極パッドから順に前記インナーリードに接続することを特徴とする請求項１０〜請求項１２のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来の半導体装置の一例として、例えば、ＢＧＡ(Ball Grid Array)型やＣＳＰ(Chip Size Package)型などの半導体パッケージがある。このような半導体パッケージは、基板上に半導体チップを実装し、この半導体チップと基板との間をワイヤーボンディング等で接続した構造を有している。
【０００３】
ＢＧＡ型の半導体装置としては、半導体チップがチップパッドを有し、パッケージ基板がチップパッドを外方に臨ませる開口部を有し、パッケージ基板に配置されたパッケージ配線の一端にボンディングパッドが設けられ、他端に半田ボールが設けられ、チップパッドとボンディングパッドとが、ボンディングワイヤーを介して電気的に接続されているものがある（例えば、特許文献１参照）。
【０００４】
また、従来の半導体装置として、例えば、特許文献２には、半導体ペレットの一主面には複数個の電極パッドが整列されているとともに、この電極パッド群列から離間した位置にも電極パッドが配置されており、ＴＡＢテープのテープ本体にはメインボンディングホールが開設されているとともに、このメインボンディングホールの脇にはサブボンディングホールが開設されており、前記テープ本体に敷設された複数本のインナリードの先端部が前記メインボンディングホールおよび前記サブボンディングホールにおいて前記電極パッドのそれぞれにギャングボンディングされているものが記載されている。
【０００５】
また、従来の半導体装置として、例えば、特許文献３には、ＴＡＢを用いて積層された半導体チップからなり、半導体チップと電気的に接続されたＴＡＢの複数のフィルムリードがリードフレームの接続パッド上に並列に接続されている半導体集積回路装置が記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−１９８８４１号公報
【特許文献２】特開２００３−０５９９８０号公報
【特許文献３】特開平０６−２６８１５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来の半導体装置では、パッケージ基板上でのパッケージ配線の引き回しが困難となったり、遠回りの配線となったりしてしまう場合があり、広い配線スペースを確保しなければならず、半導体装置の小型化に対応しにくかった。
具体的には、例えば、特許文献１に記載の技術では、半田ボール数の制約に加え、パッケージ配線を構成する配線層が１層のみであることにより、半田ボール間に配置されるパッケージ配線数が制約されるため、パッケージ基板上でのパッケージ配線の引き回しが困難となったり、遠回りの配線となったりしやすく、問題となっていた。
【課題を解決するための手段】
【０００８】
本発明者は、上記課題を解決するために鋭意検討を重ねた。
その結果、一端が配線に接続されて他端が開口部内に露出されたインナーリードを有する基板を備え、開口部から露出するように配置された半導体チップの複数の電極パッドのうち、同電位の２以上の電極パッドがインナーリードの１つと接続されているものとすることで、電極パッドの数に対する基板に配置された配線の数を少なくすることができ、基板上での配線の配置の自由度を向上させることが可能となり、半導体装置の小型化に適した半導体装置が得られることを見出し、本発明の半導体装置および半導体装置の製造方法を想到した。
【０００９】
本発明の半導体装置は、一面から他面に貫通して設けられた開口部と、外部電極に接続された配線と、一端が前記配線に接続されて他端が前記開口部内に露出されたインナーリードとを有する基板と、前記基板の一面に搭載された半導体チップとを備え、前記半導体チップが、前記開口部から露出するように配置された同電位の２以上の電極パッドを含む電極パッド群を有し、前記同電位の２以上の電極パッドが、前記インナーリードの１つと接続されていることを特徴とする。
【発明の効果】
【００１０】
本発明の半導体装置は、一面から他面に貫通して設けられた開口部と、外部電極に接続された配線と、一端が前記配線に接続されて他端が前記開口部内に露出されたインナーリードとを有する基板と、前記基板の一面に搭載された半導体チップとを備え、前記半導体チップが、前記開口部から露出するように配置された同電位の２以上の電極パッドを含む電極パッド群を有し、前記同電位の２以上の電極パッドが、前記インナーリードの１つと接続されているものであるので、電極パッドの数に対する基板に配置された配線の数を少なくすることができる。その結果、基板上での配線の配置の自由度を向上させることができ、半導体装置の小型化に適したものとなる。
【図面の簡単な説明】
【００１１】
【図１】図１は、本発明の半導体装置の一例である第１の実施形態の半導体装置を説明するための図であり、半導体装置を下面側から見た平面図である。
【図２】図２は、本発明の半導体装置の一例である第１の実施形態の半導体装置を説明するための図であり、図１のＡ−Ａ’線に対応する断面図である。
【図３Ａ】図３Ａは、本発明の半導体装置の製造方法の一例として第１の実施形態の半導体装置の製造方法を説明するための図であり、図１のＡ−Ａ’線に対応する断面図である。
【図３Ｂ】図３Ｂは、本発明の半導体装置の製造方法の一例として第１の実施形態の半導体装置の製造方法を説明するための図であり、図１のＡ−Ａ’線に対応する断面図である。
【図３Ｃ】図３Ｃは、本発明の半導体装置の製造方法の一例として第１の実施形態の半導体装置の製造方法を説明するための図であり、図１のＡ−Ａ’線に対応する断面図である。
【図３Ｄ】図３Ｄは、本発明の半導体装置の製造方法の一例として第１の実施形態の半導体装置の製造方法を説明するための図であり、図１のＡ−Ａ’線に対応する断面図である。
【図３Ｅ】図３Ｅは、本発明の半導体装置の製造方法の一例として第１の実施形態の半導体装置の製造方法を説明するための図であり、図１のＡ−Ａ’線に対応する断面図である。
【図３Ｆ】図３Ｆは、本発明の半導体装置の製造方法の一例として第１の実施形態の半導体装置の製造方法を説明するための図であり、図１のＡ−Ａ’線に対応する断面図である。
【図４Ａ】図４Ａは、図３Ｃに示される工程を説明するための図であり、図１のＡ−Ａ’線に対応する断面図である。
【図４Ｂ】図４Ｂは、図３Ｃに示される工程を説明するための図であり、図１のＡ−Ａ’線に対応する断面図である。
【図４Ｃ】図４Ｃは、図３Ｃに示される工程を説明するための図であり、図１のＡ−Ａ’線に対応する断面図である。
【図５】図５は、本発明の半導体装置の他の例である第２の実施形態の半導体装置を説明するための図であり、半導体装置の一部を下面側から見た拡大平面図である。
【図６】図６は、本発明の半導体装置の他の例である第３の実施形態の半導体装置を説明するための図であり、半導体装置の一部を下面側から見た拡大平面図である。
【図７】図７は、本発明の半導体装置の他の例である第４の実施形態の半導体装置を説明するための図であり、半導体装置の一部を下面側から見た拡大平面図である。
【発明を実施するための形態】
【００１２】
以下、図面を参照して本発明を適用した実施形態について詳細に説明する。尚、本発明
は以下の実施形態に限定されるものではなく、以下の説明で用いる図面は、本発明の実施
形態の構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実
際の半導体装置の寸法関係とは異なる場合がある。
【００１３】
（第１の実施形態）
図１および図２は、本発明の半導体装置の一例である第１の実施形態の半導体装置を説明するための図である。図１は、半導体装置を下面側から見た平面図であり、図２は、図１のＡ−Ａ’線に対応する断面図である。
本実施形態の半導体装置１０は、ＢＧＡ型の半導体装置であり、図２に示すように、配線基板１７（基板）と半導体チップ１６とを備えている。
【００１４】
配線基板１７は、例えば、フィルム状の平面視略矩形のポリイミド基材からなる絶縁基板１１を備えたフレキシブル配線基板である。なお、絶縁基板１１は、ポリイミド基材からなるものに限定されず、例えば、ガラスエポキシ基板などであってもよい。
絶縁基板１１の半導体チップ１６側の面（図２においては上面）には、Ｃｕ等の導電材料からなる複数の配線１９が所定の形状で形成されている。
【００１５】
また、配線基板１７は、開口部１２により開口部１２の第１側壁１２ａ側と第２側壁１２ｂ側の２つの領域に区画されている。配線基板１７の他面１１ｂ（図２においては下面）の第１側壁１２ａ側と第２側壁１２ｂ側のそれぞれの領域には、図１に示すように、所定の間隔で、外部電極である半田ボール２８が格子状に配置されている。半田ボール２８は、図２に示すように、各配線１９の一端が絶縁基板１１に形成された孔部により配線基板１７の他面１１ｂに露出されてなるランド（外部接続端子）２９に電気的に接続されている。このことにより、各配線１９と半田ボール２８とが電気的に接続されている。
【００１６】
また、配線基板１７は、図１および図２に示すように、一面１１ａから他面１１ｂに貫通して設けられた平面視略矩形の開口部１２を有している。開口部１２は、平面視で配線基板１７の中央部に設けられ、第１側壁１２ａと第１側壁１２ａに対向する第２側壁１２ｂとを有している。
【００１７】
また、配線基板１７は、複数の複接続インナーリード７（インナーリード）と、複数の単接続インナーリード７３と、複数のダミーリードＤ７とを有するインナーリードを有している。複接続インナーリード７および単接続インナーリード７３は、Ａｕ、Ｃｕ等の導電材料からなる平面視直線状のものであり、一端が配線１９に接続されて他端が開口部１２内に露出されているものである。各ダミーリードＤ７は、複接続インナーリード７と同じ導電材料からなる平面視直線状のものであり、他の導電部材と絶縁されている。また、各ダミーリードＤ７は、図１および図２に示すように、それぞれ開口部１２内において複接続インナーリード７に対向して配置され、複接続インナーリード７と同じ層に配線１９の延在方向に沿って形成されている。
本実施形態においては、図１に示すように、開口部１２内に露出されている複接続インナーリード７に、後述する同電位の２以上の電極パッド５が接続され、開口部１２内に露出されている単接続インナーリード７３に、１つの電極パッド５が接続されている。
【００１８】
また、図２に示すように、配線基板１７の一面１１ａには、ＤＡＦ（Ｄｉｅ  Ａｔｔａｃｈｅｄ  Ｆｉｌｍ）、或いはエラストマ（弾性体）等からなる接着部材３１を介して、半導体チップ１６が搭載されている。接着部材３１は、配線基板１７の配線１９の形成されている領域を覆い、開口部１２を除く領域に設けられている。
半導体チップ１６は、略矩形の板状であり、半導体チップ１６の図１および図２における下面１６ｂ（一面）には、例えばメモリ回路（不図示）と、半導体チップ１６を外部と電気的に接続するための複数の電極パッド５からなる電極パッド群１５とが形成されている。
半導体チップ１６の下面１６ｂにおいて、電極パッド群１５を構成する電極パッド５の形成されている領域を除く領域には、図示しないパッシベーション膜が形成されており、メモリ回路の形成された面が保護されている。
【００１９】
図１および図２に示すように、半導体チップ１６は、電極パッド群１５の設けられている側（下面１６ｂ側）を配線基板１７に向けて配置されている。また、半導体チップ１６は、図１および図２に示すように、配線基板１７の開口部１２から電極パッド群１５が露出するように、配置されている。本実施形態においては、電極パッド群１５は、図１および図２に示すように、半導体チップ１６の中央部に２列に並んで配置された複数の電極パッド５からなるものとされている。
【００２０】
より詳細には、図１に示すように、電極パッド群１５は、開口部１２の第１側壁１２ａに沿って第１側壁１２ａに近接して配置された複数の第１電極パッド５からなる第１電極パッド１３の列と、第２側壁１２ｂに沿って第２側壁１２ｂに近接して配置された複数の第１電極パッド５からなる第２電極パッド１４の列の２列からなるものとされている。
また、図１および図２に示す半導体装置１０では、電極パッド群１５が、同電位の２以上の電極パッド５を含むものとされている。なお、電極パッド群１５に含まれる電極パッド５のうち、同電位である電極パッド５の数は、２以上であればよく、特に限定されない。
【００２１】
本実施形態においては、図１および図２に示すように、同電位の２つの電極パッド５である図１において下から３つめに配置された第１電極パッド１３と、その第１電極パッド１３に隣接して配置された第２電極パッド１４とが、複接続インナーリード７の１つと接続されている。また、同電位の２つの電極パッド５である図１において下から４つめに配置された第１電極パッド１３と、その第１電極パッド１３に隣接して配置された第２電極パッド１４とが、複接続インナーリード７の１つと接続されている。
【００２２】
図１および図２に示す半導体装置１０において、各複接続インナーリード７に接続されている同電位の第１電極パッド１３および第２電極パッド１４は、電源またはグランドとされている。なお、複接続インナーリード７によって接続されている電極パッド５は、電源またはグランドとされていることが好ましいが、複接続インナーリード７によって接続できるように同電位とされていればよく、電源またはグランドでなくてもよい。
【００２３】
また、図１に示すように、複接続インナーリード７の端部に配置された電極パッド５は、複接続インナーリード７に接続された他の電極パッド５と比較して、複接続インナーリード７に接続された配線１９との距離が遠いものとなっている。
例えば、図１において下から３つめに配置された第１電極パッド１３は、図１において下から３つめに配置された第２電極パッド１４と比較して、複接続インナーリード７に接続された配線１９との距離が遠いものとなっている。
また、図１において下から４つめに配置された第２電極パッド１４は、図１において下から４つめに配置された第１電極パッド１３と比較して、複接続インナーリード７に接続された配線１９との距離が遠いものとなっている。
【００２４】
また、図１に示す電極パッド５のうち、複接続インナーリード７に接続されていない電極パッド５は、それぞれ最も距離の近い対応する単接続インナーリード７３に電気的に接続されている。
そして、図１および図２に示すように、複接続インナーリード７および単接続インナーリード７３と、電極パッド５とが接続されていることにより、配線基板１７に設けられた半田ボール２８と半導体チップ１６とが電気的に接続されている。
【００２５】
また、図１および図２に示す半導体装置１０では、開口部１２内および開口部１２近傍に封止樹脂からなる封止体３２が形成されることにより、複接続インナーリード７および単接続インナーリード７３が、封止樹脂に封止されている。このことにより、図１および図２に示す半導体装置１０では、複接続インナーリード７および単接続インナーリード７３を用いた半導体チップ１６と配線基板１７との接続部位が、外界から保護されるようになっている。
【００２６】
また、半導体チップ１６の配線基板１７と対向していない領域は、封止樹脂からなる封止体３３によって被覆されている。図１および図２に示す半導体装置１０では、封止体３３が形成されていることにより、半導体チップ１６が外界から保護されるようになっている。
なお、封止体３２、３３に用いられる封止樹脂としては、例えばエポキシ樹脂等の熱硬化性樹脂などを用いることができる。
【００２７】
「製造方法」
図３Ａ〜図３Ｆは、本発明の半導体装置の製造方法の一例として第１の実施形態の半導体装置の製造方法を説明するための図であり、図１のＡ−Ａ’線に対応する断面図である。また、図４Ａ〜図４Ｃは、図３Ｃに示される工程を説明するための図であり、図１のＡ−Ａ’線に対応する断面図である。なお、図３Ａ〜図３Ｆおよび図４Ａ〜図４Ｃにおいて、第１の実施の形態の半導体装置１０と同一構成部分には同一の符号を付す。
【００２８】
図１および図２に示す半導体装置１０を製造するには、まず、配線基板１７となる基板を用意し、図３Ａに示すように、マトリクス状に配置された各製品形成部４３に一面１１ａから他面１１ｂに貫通して設けられた開口部１２と、それぞれ１つの外部電極（図１および図２に示す半田ボール２８）に接続される複数の配線１９と、一端が配線１９に接続されて他端が絶縁され、後の工程で切断されることにより複接続インナーリード７とダミーリードＤ７とに分離される複数のインナーリード材料Ａ７と、後の工程で切断されることにより、一端が配線１９に接続されて他端が開口部１２内に露出された２つの単接続インナーリード７３（図３Ａには不図示、図１参照）に分離される複数のリード材料（不図示）とを有する配線母基板４１（配線基板１７）を形成する。
【００２９】
本実施形態において用いられる配線母基板４１は、ＭＡＰ（Ｍｏｌｄ Ａｒｒａｙ Ｐｒｏｃｅｓｓ）方式で処理されるものであり、複数の製品形成部４３がマトリクス状に配置されている。配線母基板４１のそれぞれの製品形成部４３には、図３Ａに示すように接着部材３１が搭載されている。
なお、各製品形成部４３は、その後の工程で配線母基板４１を切断分離することにより、図１および図２に示す半導体装置１０の配線基板１７となる部位である。したがって、配線母基板４１の隣接する製品形成部４３間には、ダイシングラインが配置されている。
【００３０】
また、図３Ａに示すように、インナーリード材料Ａ７と単接続インナーリード７３となるリード材料とは、両端部が配線基板１７と一体化された所定の形状で、配線母基板４１の製品形成部４３にそれぞれ設けられた開口部１２内に跨って延在するように形成されている。
また、本実施形態では、配線母基板４１（配線基板１７）を形成する工程において、図３Ａに示すように、配線母基板４１（配線基板１７）に、各配線１９の一端が絶縁基板１１に形成された孔部により他面１１ｂに露出されてなるランド２９を形成する。
【００３１】
次に、図３Ｂに示すように、配線母基板４１の製品形成部４３のそれぞれ（配線基板１７）の一面１１ａに、同電位の２以上の電極パッド５を含む電極パッド群１５（図１参照）を有する半導体チップ１６を搭載し、電極パッド群１５が開口部１２から露出するように配置する。半導体チップ１６は、ＤＡＦなどの接着部材３１を介して、半導体チップ１６の電極パッド群１５を配線基板１７側に向けて接着固定する。
【００３２】
なお、図３Ｂには、複数の第１電極パッド５のうち、図１のＡ−Ａ’線に対応する断面に配置された第１電極パッド１３と第２電極パッド１４が記載されている。配線母基板４１に半導体チップ１６が搭載されることにより、開口部１２内において、各インナーリード材料Ａ７（複接続インナーリード７）、および各単接続インナーリード７３となるリード材料が、それぞれ接続される電極パッド５に対向配置される。
【００３３】
次に、図３Ｃに示すように、インナーリード材料Ａ７（複接続インナーリード７）および単接続インナーリード７３となるリード材料と、電極パッド５とを接続する。この時、同電位の２以上の電極パッド５を、複接続インナーリード７（インナーリード）の一つと接続する（接続工程）。
本実施形態では、図４Ａに示すように、接続工程を行う前に、開口部１２内で、インナーリード材料Ａ７（複接続インナーリード７）、および単接続インナーリード７３となるリード材料を切断する。このことによりインナーリード材料Ａ７は、複接続インナーリード７とダミーリードＤ７とに分離され、リード材料は、２つの単接続インナーリード７３に分離される。
【００３４】
インナーリード材料Ａ７および単接続インナーリード７３となるリード材料を切断する方法としては、例えば、図４Ａおよび図４Ｂに示すように、インナーリードボンディング装置のボンディングツール７０を用いて電極パッド５に接続する前に、ボンディングツール７０を用いてインナーリード材料Ａ７または単接続インナーリード７３となるリード材料を切断する方法を用いることができる。この場合、インナーリード材料Ａ７または単接続インナーリード７３となるリード材料を切断した後、複接続インナーリード７または単接続インナーリード７３を電極パッド５に接続する作業をスムーズに行うことができ、効率よく製造でき、好ましい。
また、インナーリード材料Ａ７（複接続インナーリード７）および単接続インナーリード７３となるリード材料の予め決められた位置には、接続工程を行う前に、例えばノッチ部などの図示しない切断容易部を設けることが好ましい。この場合、インナーリード材料Ａ７および単接続インナーリード７３となるリード材料を切断する際に、所定の位置で容易に効率よく高精度で切断できる。
【００３５】
次に、接続工程を行う。接続工程は、図３Ｃに示すように、半導体チップ１６の配線基板１７側の面が上側になるように配置して行うことが好ましい。また、接続工程において、電極パッド５と、複接続インナーリード７または単接続インナーリード７３とを接続する方法としては、例えば、図４Ａ〜図４Ｃに示すインナーリードボンディング装置のボンディングツール７０を用いて、超音波熱圧着する方法などを用いることができる。
【００３６】
ここでは、まず、図１において下から３つめに配置された第１電極パッド１３および第２電極パッド１４と複接続インナーリード７との接続について説明する。なお、図１において下から４つめに配置された第１電極パッド１３および第２電極パッド１４と複接続インナーリード７との接続については、第１電極パッド１３と複接続インナーリード７との接続と、第２電極パッド１４と複接続インナーリード７との接続とを反対の順番で行うこと以外は同じであるので、説明を省略する。
【００３７】
図１において下から３つめに配置された第１電極パッド１３および第２電極パッド１４と複接続インナーリード７とを接続する接続工程においては、同電位の２以上の電極パッド５（第１電極パッド１３および第２電極パッド１４）のうち、複接続インナーリード７に接続された配線１９との距離が最も遠い電極パッド５（図３Ｃにおいては第１電極パッド１３）が複接続インナーリード７の端部に配置されるように接続する。
【００３８】
また、本実施形態の接続工程においては、図４Ｂおよび図４Ｃに示すように、同電位の２以上の電極パッド５のうち、複接続インナーリード７に接続された配線１９との距離が近い電極パッド５（図３Ｃにおいては第２電極パッド１４）から順に複接続インナーリード７に接続する。
具体的には、まず、図４Ｂに示すように、複接続インナーリード７と第２電極パッド１４とを電気的に接続する。すなわち、電極パッド５に接続する複接続インナーリード７の切断に用いた図４Ａに示すボンディングツール７０を、図４Ｂに示すように、第２電極パッド１４上の位置に移動させ、複接続インナーリード７のボンディング部位を第２の電極パッド１４に超音波熱圧着により接続する。
【００３９】
次に、図４Ｂに示すボンディングツール７０を、図４Ｃに示すように、第１電極パッド１３と第２電極パッド１４のうち、配線１９との距離（図１参照）が遠い第１電極パッド１３上の位置に移動し、第１電極パッド１３に、複接続インナーリード７の切断端部であるボンディング部位を超音波熱圧着により接続する。
このことにより、本実施形態においては、図１および図４Ｃに示すように、同電位の第１電極パッド１３と第２電極パッド１４のうち、配線１９との距離が遠い電極パッド５である第１電極パッド１３が複接続インナーリード７の端部に配置される。
【００４０】
次に、複接続インナーリード７に接続されていない電極パッド５と単接続インナーリード７３との接続について説明する。複接続インナーリード７に接続されていない電極パッド５と単接続インナーリード７３とを接続する際には、単接続インナーリード７３の切断に用いたボンディングツール７０を、接続する電極パッド５上の位置に移動し、同電位の２以上の電極パッド５のうち、配線１９との距離最もが遠い電極パッド５と複接続インナーリード７との接続と同様に、電極パッド５に、単接続インナーリード７３の切断端部であるボンディング部位を超音波熱圧着により接続する。
【００４１】
続いて、図３Ｄに示すように、開口部１２内および開口部１２近傍に封止樹脂からなる封止体３２を形成して、複接続インナーリード７および単接続インナーリード７３を封止するとともに、半導体チップ１６の配線基板１７と対向していない領域を覆うように、封止樹脂からなる封止体３３を形成する。
封止体３２および封止体３３を形成する方法としては、特に限定されないが、例えば、以下に示す方法を用いることが好ましい。
【００４２】
まず、トランスファーモールド装置の上型と下型からなる成型金型を用意し、配線母基板４１を型閉めする。この時、製品形成領域４３に形成された開口部１２の長辺が、封止樹脂の注入方向に沿って配置されるように、配線母基板４１を成型金型のキャビティ内に配置することが好ましい。このことにより、複接続インナーリード７および単接続インナーリード７３が、成型金型内における封止樹脂の流動に支障を来たすことを防止でき、成型金型内における封止樹脂の流動をスムーズにすることができる。
【００４３】
次に、成型金型に設けられているゲートから、成型金型のキャビティ内に溶融された封止樹脂を注入し、キャビティ内を封止樹脂で充填する。次いで、例えば１８０℃程度の所定温度で熱処理（キュア）することにより、封止樹脂を硬化させる。その後、成型金型から配線母基板４１を取り出すことにより、図３Ｄに示すように封止体３２および封止体３３によって一括的に覆われた配線母基板４１が得られる。
【００４４】
その後、図３Ｅに示すように、各配線１９の一端が露出されてなるランド２９に電気的に接続された半田ボール２８を形成する。半田ボール２８を形成する際には、例えば、ランド２９の配置に合わせて複数の吸着孔が形成されたボールマウントツールを用いる方法を用いることが好ましい。具体的には、ボールマウントツールの吸着孔に半田ボール２８を保持し、保持された半田ボール２８にフラックスを転写形成し、ランド２９に一括搭載した後、所定温度でリフローすることにより、半田ボール２８を固着する方法を用いることができる。
【００４５】
その後、配線母基板４１をダイシングブレードにより縦横のダイシングラインで切断し、製品形成部４３毎に切断分離することで、各配線基板１７に分断され、図１及び図２に示す半導体装置１０が得られる。
なお、配線母基板４１を切断する際には、図３Ｆに示すように、半導体チップ１６を覆う封止体３３にダイシングテープ４８を接着し、ダイシングテープ４８によって配線母基板４１を支持させて切断することが好ましい。
【００４６】
本実施形態の半導体装置１０は、一面１１ａから他面１１ｂに貫通して設けられた開口部１２と、半田ボール２８に接続された配線と、一端が配線１９に接続されて他端が開口部１２内に露出された複接続インナーリード７とを有する配線基板１７と、配線基板１７の一面に搭載され、開口部１２から露出するように配置された同電位の２以上の電極パッド５を含む電極パッド群１５を有する半導体チップ１６とを備え、同電位の２以上の電極パッド５が、複接続インナーリード７の１つと接続されているものであるので、電極パッド５の数に対する配線基板１７に配置された配線１９の数を少なくすることができる。その結果、配線基板１７上の配線スペースを確保することができ、配線基板１７上での配線１９の配置の自由度を向上させることができ、半導体装置１０の小型化に適したものとなる。
【００４７】
また、本実施形態の半導体装置１０では、複接続インナーリード７の端部に配置された電極パッド５が、複接続インナーリード７に接続された他の電極パッド５と比較して、複接続インナーリード７に接続された配線１９との距離が遠いものとなっているので、複接続インナーリード７の端部に接続された電極パッド５が、複接続インナーリード７に接続された他の電極パッドと比較して、配線１９との距離が近い場合と比較して、複接続インナーリード７の長さを短くすることができ、複接続インナーリード７を配置するのに必要な平面積が少なくて済むとともに、容易に製造できる。
【００４８】
また、本実施形態の半導体装置１０は、配線基板１７の配線１９が、一層配線であるので、配線１９が多層配線である場合と比較して、容易に製造でき、半導体装置１０の生産性を向上させることができるとともに、コストを低減することができる。
【００４９】
また、本実施形態の半導体装置１０は、開口部１２が、第１側壁１２ａと第１側壁１２ａに対向する第２側壁１２ｂとを有し、電極パッド群１５が、第１側壁１２ａに沿って第１側壁に近接して配置された複数の第１電極パッド１３と、第２側壁１２ａに沿って第２側壁１２ａに近接して配置された複数の第２電極パッド１４とを有し、同電位の２以上の電極パッド５が、隣接する第１電極パッド１３と第２電極パッド１４とを含むものであり、複接続インナーリード７が平面視直線状であるので、複接続インナーリード７を配置するのに必要な平面積が少なくて済み、小型化に適したものとなるとともに、複接続インナーリード７と第１電極パッド１３および第２電極パッド１４との接続が容易で生産性に優れたものとなる。
【００５０】
また、本実施形態の半導体装置１０は、同電位の２以上の電極パッド５が、電源またはグランドとされているので、例えば、同電位の２以上の電極パッド５が、電源またはグランドでない場合と比較して、容易に同電位の２以上の電極パッド５を設けることができる。
また、本実施形態の半導体装置１０では、配線１９の一端が、配線基板１７の他面１１ｂに露出されているので、容易にランド２９を形成することができ、ランド２９に半田ボール２８を形成することで、配線１９と半田ボール２８とを容易に接続できる。
【００５１】
また、本実施形態の半導体装置１０の製造方法では、複接続インナーリード７の一つと、同電位の２以上の電極パッド５とを接続する接続工程とを備えているので、電極パッド５の数に対する配線１９の数を少なくすることができ、配線基板１７上での配線１９の配置の自由度を向上させることができる。
【００５２】
また、本実施形態の半導体装置１０の製造方法は、配線基板１７を形成する工程において、開口部１２内に跨って延在する複接続インナーリード７およびダミーリードＤ７となるインナーリード材料Ａ７と、単接続インナーリード７３となるリード材料とを形成し、接続工程を行う前に、開口部１２内でインナーリード材料Ａ７および単接続インナーリード７３となるリード材料を切断する工程を含む方法であるので、半導体チップ１６を搭載する際に、インナーリード材料Ａ７（複接続インナーリード７）および単接続インナーリード７３となるリード材料が補強材として機能するため、半導体チップ１６を所定の位置に容易に高精度で搭載できるとともに、半導体チップ１６を搭載する際の作業性を向上させることができる。
【００５３】
また、本実施形態の半導体装置１０の製造方法は、接続工程において、同電位の２以上の電極パッド５のうち、複接続インナーリード７に接続された配線１９との距離が近い電極パッド５から順に複接続インナーリード７に接続する方法であるので、複接続インナーリード７に接続された配線１９との距離が遠い電極パッド５から順に複接続インナーリード７に接続する場合と比較して、接続不良等が生じにくく、効率よく高精度で同電位の２以上の電極パッド５を複接続インナーリード７に接続できる。
【００５４】
また、本実施形態の半導体装置１０の製造方法では、配線母基板４１を用い、半田ボール２８を形成するまでの各工程を行った後、製品形成領域４３毎に個片化するので、図１及び図２に示す半導体装置を個々に製造する場合と比較して、効率良く製造できる。
【００５５】
（第２の実施形態）
図１および図２に示す第１実施形態においては、第１電極パッド１３と第２電極パッド１４とを含む同電位の２つの電極パッド５が、複接続インナーリード７の１つと接続されている場合を例に挙げて説明したが、本発明においては、例えば、同電位である３以上の電極パッドが、複接続インナーリードの１つと接続されていてもよい。
【００５６】
図５は、本発明の半導体装置の他の例である第２の実施形態の半導体装置を説明するための図であり、半導体装置の一部を下面側から見た拡大平面図である。
図５に示す半導体装置２０が、図１に示す半導体装置１０と異なる点は、同電位の２以上の電極パッド５が、隣接する２つの第１電極パッド１３ａ、１３ｂと、１つの第２電極パッド１４とからなる隣接する３つの電極パッド５である点と、複接続インナーリード７ａが、平面視Ｌ字型である点のみである。
【００５７】
したがって、図１に示す半導体装置１０と同じ部材については同じ符号を付し、説明を省略する。また、図５に示す半導体装置２０は、図１に示す半導体装置１０と同様にして製造できる。すなわち、複接続インナーリード７ａは、図１に示す半導体装置１０を構成する複接続インナーリード７と同様に、配線基板１７を形成する工程において、両端部と３つの電極パッド５のうち中央に接続される電極パッド５（図５における第１電極パッド１３ａ）に接続される部分の近傍とが、配線基板１７と一体化された所定の形状で、開口部１２内に跨って延在するようにインナーリード材料を形成し、接続工程を行う前に、インナーリード材料を開口部１２内で切断してダミーリードＤ７と分離する方法により形成されたものである。
【００５８】
図５に示す半導体装置２０は、図１に示す半導体装置１０と同様に、同電位の２以上の電極パッド５が、複接続インナーリード７ａの１つと接続されているものであるので、電極パッド５の数に対する配線１９の数を少なくすることができ、図１に示す半導体装置１０と同様の効果が得られる。
【００５９】
（第３の実施形態）
図６は、本発明の半導体装置の他の例である第３の実施形態の半導体装置を説明するための図であり、半導体装置の一部を下面側から見た拡大平面図である。
図６に示す半導体装置３０が、図１に示す半導体装置１０と異なる点は、同電位の２以上の電極パッド５が、１つの第２電極パッド１４と、その第２電極パッド１４から２番目に近い第１電極パッド１３とからなる２つの電極パッド５である点と、複接続インナーリード７ｂが、第１側壁１２ａおよび第２側壁１２ｂに対して平面視で斜め方向に延在する屈曲部を有するものである点のみである。
【００６０】
したがって、図１に示す半導体装置１０と同じ部材については同じ符号を付し、説明を省略する。また、図６に示す半導体装置３０は、図１に示す半導体装置１０と同様にして製造できる。すなわち、複接続インナーリード７ｂは、図１に示す半導体装置１０を構成する複接続インナーリード７と同様に、配線基板１７を形成する工程において、両端部が配線基板１７と一体化された所定の形状で、開口部１２内に跨って延在するようにインナーリード材料を形成し、接続工程を行う前に、インナーリード材料を開口部１２内で切断してダミーリードＤ７と分離する方法により形成されたものである。
【００６１】
図６に示す半導体装置３０は、図１に示す半導体装置１０と同様に、同電位の２以上の電極パッド５が、複接続インナーリード７ｂの１つと接続されているものであるので、電極パッド５の数に対する配線１９の数を少なくすることができ、図１に示す半導体装置１０と同様の効果が得られる。
また、図６に示す半導体装置３０は、複接続インナーリード７ｂが、第１側壁１２ａおよび第２側壁１２ｂに対して平面視で斜め方向に延在する屈曲部を有するものであるので、同電位の２以上の電極パッド５が、１つの第２電極パッド１４と、その第２電極パッド１４から２番目に近い第１電極パッド１３とからなる２つの電極パッド５である場合に、２つの電極パッド５が最短距離で接続された複接続インナーリード７ｂとなる。
【００６２】
なお、図６に示す半導体装置３０では、同電位の２以上の電極パッド５が、１つの第２電極パッド１４と、その第２電極パッド１４から２番目に近い第１電極パッド１３とからなる２つの電極パッド５である場合を例に挙げて説明したが、同電位の２以上の電極パッド５は、屈曲部を有する複接続インナーリードによって接続できればよく、例えば、１つの電極パッドと、その電極パッドから３番目や４番目に近い電極パッドであってもよい。
【００６３】
（第４の実施形態）
図７は、本発明の半導体装置の他の例である第４の実施形態の半導体装置を説明するための図であり、半導体装置の一部を下面側から見た拡大平面図である。
図７に示す半導体装置４０が、図１に示す半導体装置１０と異なる点は、同電位の２以上の電極パッド５が、隣接する２つの第１電極パッド１３ｃ、１３ｄおよび隣接する２つの第２電極パッド１４ｃ、１４ｄからなる互いに隣接する４つの電極パッド５である点と、複接続インナーリード７ｃが、隣接する２つの第１電極パッド１３ｃ、１３ｄの少なくとも一部および隣接する２つの第２電極パッド１４ｃ、１４ｄの少なくとも一部と平面視で重なっている帯状のものである点と、複接続インナーリード７ｃの幅および複接続インナーリード７ｃに接続された配線１９ａの幅が、隣接する２つの第１電極パッド１３ｃ、１３ｄ間の距離および隣接する２つの第２電極パッド１４ｃ、１４ｄ間の距離よりも長いものである点のみである。
【００６４】
したがって、図１に示す半導体装置１０と同じ部材については同じ符号を付し、説明を省略する。また、図７に示す半導体装置４０は、図１に示す半導体装置１０と同様にして製造できる。すなわち、複接続インナーリード７ｃ、図１に示す半導体装置１０を構成する複接続インナーリード７と同様に、配線基板１７を形成する工程において、両端部が配線基板１７と一体化された所定の形状で、開口部１２内に跨って延在するようにインナーリード材料を形成し、接続工程を行う前に、インナーリード材料を開口部１２内で切断してダミーリードＤ７と分離する方法により形成されたものである。
【００６５】
図７に示す半導体装置４０は、図１に示す半導体装置１０と同様に、同電位の２以上の電極パッド５が、複接続インナーリード７ｃの１つと接続されているものであるので、電極パッド５の数に対する配線の数を少なくすることができ、図１に示す半導体装置１０と同様の効果が得られる。
また、図７に示す半導体装置４０は、複接続インナーリード７ｃの幅および複接続インナーリード７ｃに接続された配線１９ａの幅が、隣接する２つの第１電極パッド１３ｃ、１３ｄ間の距離および隣接する２つの第２電極パッド１４ｃ、１４ｄ間の距離よりも長いものであるので、例えば、電極パッド５の幅よりも配線の幅が狭い場合と比較して、電源の強化を図ることができる。
【００６６】
なお、図７に示す半導体装置４０では、同電位の２以上の電極パッド５が、隣接する２つの第１電極パッド１３ｃ、１３ｄおよび隣接する２つの第２電極パッド１４ｃ、１４ｄからなる互いに隣接する４つの電極パッド５である場合を例に挙げて説明したが、同電位の２以上の電極パッド５は、例えば、互いに隣接する５以上の電極パッド５とすることができ、この場合の複接続インナーリードの平面形状は、同電位の２以上の電極パッド５を構成する全ての電極パッド５の少なくとも一部に平面視で重なる形状とすることができる。
【００６７】
以上、本発明者によってなされた発明を実施形態に基づき説明したが、本発明は上記の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００６８】
例えば、上述した実施形態では、配線基板１７に一つの半導体チップ１６を搭載した半導体装置を例に挙げて説明したが、本発明は、半導体装置の大容量化および高機能化を可能とするために、配線基板１７に複数の半導体チップを搭載した半導体装置に適用しても良い。
また、上述した実施形態では、配線基板１７として絶縁基板１１の一面１１ａにのみ配線１９を有する１層配線のものを用いた半導体装置について説明したが、本発明は、半導体装置の大容量化および高機能化を可能とするために、配線基板として２層配線以上の配線を有する多層配線基板を用いた半導体装置に適用しても良い。
【００６９】
また、上述した実施形態では、中央部に開口部１２が配置された配線基板を備える半導体装置について説明したが、開口部の位置は中央部でなくてもよいし、配線基板として、開口部により完全に２つに分離されたものを用いてもよい。
また、上述した実施形態では、ＢＧＡ型の半導体装置に適用した場合について説明したが、ＬＧＡ（Land Grid Array）型の半導体装置にも適用しても良い。
【符号の説明】
【００７０】
５…電極パッド、７、７ａ、７ｂ、７ｃ…複接続インナーリード（インナーリード）、１０、２０、３０、４０…半導体装置、１１…絶縁基板、１１ａ…一面、１１ｂ…他面、１２…開口部、１２ａ…第１側壁、１２ｂ…第２側壁、１３、１３ａ、１３ｂ、１３ｃ、１３ｄ…第１電極パッド、１４、１４ｃ、１４ｄ…第２電極パッド、１５…電極パッド群、１６…半導体チップ、１７…配線基板（基板）、１９、１９ａ…配線、２８…半田ボール（外部電極）、２９…ランド、３１…接着部材、３２、３３…封止体、４１…配線母基板、４３…製品形成部、４８…ダイシングテープ、７０…ボンディングツール、７３…単接続インナーリード。
【図１】
2012043888.tif 000003
【図２】
2012043888.tif 000004
【図３Ａ】
2012043888.tif 000005
【図３Ｂ】
2012043888.tif 000006
【図３Ｃ】
2012043888.tif 000007
【図３Ｄ】
2012043888.tif 000008
【図３Ｅ】
2012043888.tif 000009
【図３Ｆ】
2012043888.tif 000010
【図４Ａ】
2012043888.tif 000011
【図４Ｂ】
2012043888.tif 000012
【図４Ｃ】
2012043888.tif 000013
【図５】
2012043888.tif 000014
【図６】
2012043888.tif 000015
【図７】
2012043888.tif 000016