(57)【要約】【課題】  イオンミリングを適用することなく、書込み電流の増加やリーク電流の増加を抑制することができる技術が望まれている。【解決手段】  基板の上に磁化固定層が形成されている。磁化固定層の上に絶縁膜が形成され、絶縁膜を貫通する溝部が形成されている。溝部の底面にトンネル絶縁膜が形成されている。溝部の底面の上に、前記トンネル絶縁膜を介して第１の磁化自由層が形成されている。絶縁膜の上に、第１の磁化自由層と同一の磁性材料で形成された第２の磁化自由層が配置されている。溝部の側面に、第１の磁化自由層から第２の磁化自由層まで到達し、第１の磁化自由層を形成する磁性材料の酸化物で形成された非磁性膜が配置されている。第１の磁化自由層、非磁性膜、及び第２の磁化自由層の上に、第１の磁化自由層及び第２の磁化自由層に電気的に接続された上部電極が配置されている。【選択図】  図２−７
2012043854.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に形成された磁化固定層と、
前記磁化固定層の上に形成された絶縁膜と、
前記絶縁膜に形成され、前記絶縁膜を貫通する溝部と、
前記溝部の底面に形成されたトンネル絶縁膜と、
前記溝部の底面の上に、前記トンネル絶縁膜を介して形成された第１の磁化自由層と、
前記絶縁膜の上に形成され、前記第１の磁化自由層と同一の磁性材料で形成された第２の磁化自由層と、
前記溝部の側面に形成され、前記第１の磁化自由層から前記第２の磁化自由層まで到達し、前記第１の磁化自由層を形成する磁性材料の酸化物で形成された非磁性膜と、
前記第１の磁化自由層、前記非磁性膜、及び前記第２の磁化自由層の上に配置され、前記第１の磁化自由層及び前記第２の磁化自由層に電気的に接続された上部電極と
を有する磁気トンネル接合素子。
【請求項２】
前記上部電極は、
前記第１の磁化自由層の上に配置され、酸化物が導電性を示す金属で形成された第１の導電部分と、
前記第２の磁化自由層の上に配置され、前記第１の導電部分と同一の金属で形成された第２の導電部分と、
前記第１の導電部分、前記第２の導電部分、及び前記非磁性膜の上に配置され、前記第１の導電部分を形成する金属の酸化物で形成された第３の導電部分と
を含む請求項１に記載の磁気トンネル接合素子。
【請求項３】
前記非磁性膜が、前記溝部の開口部の縁から前記絶縁膜の上まで延伸しており、延伸部分は、前記第２の磁化自由層の底面に接している請求項１に記載の磁気トンネル接合素子。
【請求項４】
前記基板の上面に、層間絶縁膜及び導電プラグが露出しており、
前記磁化固定層、前記絶縁膜、前記第２の磁化自由層、及び前記上部電極は、前記導電プラグと部分的に重なる位置に配置されている請求項１乃至３のいずれか１項に記載の磁気トンネル接合素子。
【請求項５】
基板の上に、磁化固定層を形成する工程と、
前記磁化固定層の上に、絶縁膜を形成する工程と、
前記絶縁膜に、該絶縁膜の底面まで達する溝部を形成する工程と、
前記溝部の底面と側面、及び前記絶縁膜の上に、トンネル絶縁膜を形成する工程と、
前記トンネル絶縁膜の上に磁化自由層を形成する工程と、
前記磁化自由層の上に、上部電極用導電膜を形成する工程と、
前記磁化自由層のうち、前記溝部の側面に沿う部分を酸化する工程と
を有する磁気トンネル接合素子の製造方法。
【請求項６】
前記基板の上面に、層間絶縁膜、及び該層間絶縁膜に埋め込まれた導電プラグが露出しており、
前記磁化固定層を形成する工程において、前記磁化固定層が前記導電プラグに電気的に接続されるように前記磁化固定層を形成し、
前記溝部を形成する工程において、前記溝部が前記導電プラグと重ならない位置に前記溝部を形成し、
前記酸化する工程の後、さらに、前記磁化固定層から前記上部電極用導電膜までの各層をパターニングし、前記導電プラグ及び前記溝部の両方と重なる領域に、前記磁化固定層から前記上部電極用導電膜までの各層を残す工程を有する請求項５に記載の磁気トンネル接合素子の製造方法。
【請求項７】
前記上部電極用導電膜を形成する工程において、前記上部電極用導電膜の、前記溝部の側面に沿う部分の厚さが、前記溝部の底面及び前記絶縁膜の上面に沿う部分の厚さよりも薄くなる条件で前記上部電極用導電膜を形成し、
前記酸化する工程において、酸化性雰囲気で熱処理を行うことにより、前記上部電極用導電膜のうち、前記溝部の側面に沿う相対的に薄い部分を介して、前記磁化自由層の、前記溝部の側面に沿う部分が酸化され、前記上部電極膜のうち、前記溝部の底面に沿う相対的に厚い部分の下の前記磁化自由層は酸化されない条件で酸化処理を行う請求項５または６に記載の磁気トンネル接合素子の製造方法。
【請求項８】
前記上部電極用導電膜は、酸化されても導電性を有する導電材料で形成されている請求項７に記載の磁気トンネル接合素子の製造方法。
【請求項９】
前記絶縁膜を形成する工程において、前記絶縁膜に水分が含まれる条件で前記絶縁膜を形成し、
前記酸化する工程において、前記トンネル絶縁膜を介して、前記絶縁膜内の水分により前記磁化自由層を酸化する請求項５または６に記載の磁気トンネル接合素子の製造方法。
【請求項１０】
前記磁化自由層は、酸化されることによって非磁性になる材料で形成されている請求項５乃至９のいずれか１項に記載の磁気トンネル接合素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁化固定層と磁化自由層との間にトンネル絶縁膜を挟んだ磁気トンネル接合素子及びその製造方法に関する。
【背景技術】
【０００２】
不揮発性磁気記憶装置に磁気トンネル接合（ＭＴＪ）が用いられる。ＭＴＪを構成する積層膜（以下、ＭＴＪ積層膜という。）は遷移金属を含むため、化学的にドライエッチングすることが困難である。このため、ＭＴＪ積層膜のパターニングに、イオンミリングが用いられる。イオンミリングを適用すると、パターニングされたＭＴＪ積層膜の側面が傾斜してしまうため、高精度の寸法制御が困難である。また、ＭＴＪ積層膜の側面にリスパッタされた金属原子が付着し、上部電極と下部電極との短絡故障が生じやすい。イオンミリングを適用しないでＭＴＪ積層膜をパターニングする技術が提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−２９９７２４号公報
【特許文献２】特開２００１−２８４６７９号公報
【特許文献３】特開２００１−１６８４１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
絶縁膜に形成した溝部内にＭＴＪ積層膜を堆積させることにより、イオンミリングを適用することなく、パターニングされたＭＴＪ積層膜を形成することができる。この方法では、磁化自由層が溝部の側面にも付着する。このため、磁化自由層の体積が大きくなり、書込み電流を小さくすることが困難になる。溝部の開口部に庇を形成しておくことにより、側面に磁化自由層等が付着することを防止できる。ところが、この方法では、磁化自由層やトンネル絶縁膜の側面が成膜中の雰囲気や大気に露出してしまう。このため、側面への異物の付着等によるリーク電流の増加が懸念される。
【０００５】
イオンミリングを適用することなく、書込み電流の増加やリーク電流の増加を抑制することができる技術が望まれている。
【課題を解決するための手段】
【０００６】
本発明の一観点によると、
基板の上に形成された磁化固定層と、
前記磁化固定層の上に形成された絶縁膜と、
前記絶縁膜を貫通する溝部と、
前記溝部の底面に形成されたトンネル絶縁膜と、
前記溝部の底面の上に、前記トンネル絶縁膜を介して形成された第１の磁化自由層と、
前記絶縁膜の上に形成され、前記第１の磁化自由層と同一の磁性材料で形成された第２の磁化自由層と、
前記溝部の側面に形成され、前記第１の磁化自由層から前記第２の磁化自由層まで到達し、前記第１の磁化自由層を形成する磁性材料の酸化物で形成された非磁性膜と、
前記第１の磁化自由層、前記非磁性膜、及び前記第２の磁化自由層の上に配置され、前記第１の磁化自由層及び前記第２の磁化自由層に電気的に接続された上部電極と
を有する磁気トンネル接合素子が提供される。
【０００７】
本発明の他の観点によると、
基板の上に、磁化固定層を形成する工程と、
前記磁化固定層の上に、絶縁膜を形成する工程と、
前記絶縁膜に、該絶縁膜の底面まで達する溝部を形成する工程と、
前記溝部の底面と側面、及び前記絶縁膜の上に、トンネル絶縁膜を形成する工程と、
前記トンネル絶縁膜の上に、酸化されることによって非磁性になる材料からなる磁化自由層を形成する工程と、
前記磁化自由層の上に、上部電極用導電膜を形成する工程と、
前記磁化自由層のうち、前記溝部の側面に沿う部分を酸化する工程と
を有する磁気トンネル接合素子の製造方法が提供される。
【発明の効果】
【０００８】
溝部内に第１の磁化自由層を配置するため、磁化自由層をイオンミリング等によってパターニングすることなく、所望の領域に第１の磁化自由層を配置することができる。第１の磁化自由層と第２の磁化自由層とが非磁性膜で接続されるため、溝部の側面に形成された強磁性膜によって、第１の磁化自由層と第２の磁化自由層と接続される場合に比べて、書込み電流の増加を抑制することができる。また、ＭＴＪ素子として機能する部分のトンネル絶縁膜や磁化自由層の端面が露出しないため、露出した端面に起因するリーク電流の増加を防止することができる。
【図面の簡単な説明】
【０００９】
【図１】（１Ａ）は、実施例によるスピン注入型磁気記憶装置の概略図であり、（１Ｂ）は低抵抗状態の磁化の向きを示すＭＲＪ素子の断面図であり、（１Ｃ）は高抵抗状態の磁化の向きを示すＭＲＪ素子の断面図である。
【図２−１】（２Ａ）〜（２Ｂ）は、実施例１による磁気トンネル接合素子の製造方法の製造途中段階における素子の断面図である。
【図２−２】（２Ｃ）〜（２Ｄ）は、実施例１による磁気トンネル接合素子の製造方法の製造途中段階における素子の断面図である。
【図２−３】（２Ｅ）〜（２Ｆ）は、実施例１による磁気トンネル接合素子の製造方法の製造途中段階における素子の断面図である。
【図２−４】（２Ｇ）〜（２Ｈ）は、実施例１による磁気トンネル接合素子の製造方法の製造途中段階における素子の断面図である。
【図２−５】（２Ｉ）〜（２Ｊ）は、実施例１による磁気トンネル接合素子の製造方法の製造途中段階における素子の断面図である。
【図２−６】（２Ｋ）〜（２Ｌ）は、実施例１による磁気トンネル接合素子の製造方法の製造途中段階における素子の断面図である。
【図２−７】（２Ｍ）は、実施例１による磁気トンネル接合素子の断面図である。
【図３−１】（３Ａ）〜（３Ｂ）は、実施例２による磁気トンネル接合素子の製造方法の製造途中段階における素子の断面図である。
【図３−２】（３Ｃ）は、実施例２による磁気トンネル接合素子の製造方法の製造途中段階における素子の断面図であり、（３Ｄ）は、実施例２による磁気トンネル接合素子の断面図である。
【図４】（４Ａ）は、実施例３による磁気トンネル接合素子の製造方法の製造途中段階における素子の断面図であり、（４Ｂ）は、実施例３による磁気トンネル接合素子の断面図である。
【発明を実施するための形態】
【００１０】
図１Ａに、実施例によるスピン注入型磁気記憶装置の１つのセルの概略図を示す。１つのメモリセルは、１つのトランジスタ１０及び１つのＭＴＪ素子１１を含む。ＭＴＪ素子１１は、トンネル絶縁膜１１Ｂを、磁化固定層（ピンド層）１１Ｐと磁化自由層（フリー層）１１Ｆとで挟んだ積層構造を有する。トランジスタ１０のゲート電極がワード線１２に接続され、ソースがソース線１３に接続されている。トランジスタ１０のドレインは、ＭＴＪ素子１１を介してビット線１４に接続される。制御回路１５が、書込みまたは読出しを行うべきセルに対応するワード線１２、ソース線１３、及びビット線１４に、書込みまたは読出し用の信号を供給する。
【００１１】
図１Ｂに、ＭＴＪ素子１１が低抵抗状態のときの磁化方向を示す。磁化固定層１１Ｐの磁化方向と、磁化自由層１１Ｆの磁化方向とが平行になっている。
【００１２】
図１Ｃに、ＭＴＪ素子１１が高抵抗状態のときの磁化方向を示す。磁化固定層１１Ｐの磁化方向と、磁化自由層１１Ｆの磁化方向とが反平行になっている。
【００１３】
以下、書込み方法について説明する。ＭＴＪ素子１１を低抵抗状態にするには、ビット線１４からソース線１３に書き込み電流を流す。このとき、磁化固定層１１Ｐの磁化と同じ向きにスピン偏極した電子が、磁化固定層１１Ｐから磁化自由層１１Ｆに輸送される。磁化自由層１１Ｆに輸送された電子により、磁化自由層１１Ｆの磁化の向きが、磁化固定層１１Ｐの磁化の向きと平行になる。これにより、ＭＴＪ素子１１は、図１Ｂに示した低抵抗状態になる。
【００１４】
ＭＴＪ素子１１を高抵抗状態にするには、ソース線１３からビット線１４に書き込み電流を流す。このとき、磁化自由層１１Ｆから磁化固定層１１Ｐに電子が輸送される。磁化固定層１１Ｐの磁化の方向と反対向きにスピン偏極した電子は、反射されて磁化自由層１１Ｆに戻る。磁化自由層１１Ｆに戻った電子により、磁化自由層１１Ｆの磁化の向きが磁化固定層１１Ｐの磁化の向きと反平行になる。これにより、ＭＴＪ素子１１は、図１Ｃに示した高抵抗状態になる。
【００１５】
次に、読出し方法について説明する。ソース線１３とビット線１４との間に読出し電圧を印加する。ＭＴＪ素子１１に、その抵抗に応じた電流が流れる。この電流の大きさにより、低抵抗状態か高抵抗状態かを判定することができる。読出し電流の大きさは、磁化自由層１１Ｆの磁化の向きが変化しない程度にされている。
【００１６】
なお、以下に説明する実施例は、図１Ａに示した１Ｔｒ−１ＭＴＪ型メモリセルのみならず、１Ｔｒ−２ＭＴＪ型メモリセルにも適用することができる。さらに、スピン注入型磁気記憶装置のみではなく、電流磁場書き込み方式の磁気記憶装置にも適用することができる。
【００１７】
［実施例１］
図２Ａ〜図２Ｍを参照して、実施例１によるＭＴＪ素子の製造方法について説明する。
【００１８】
図２Ａに示すように、シリコン等の基板２０の表面に画定され活性領域内にＭＯＳトランジスタ２１が形成されている。基板２０の上に、ＭＯＳトランジスタ２１を覆うように層間絶縁膜２２を形成する。層間絶縁膜２２の上に、多層配線層２５を形成する。多層配線層２５の最上層の層間絶縁膜２６は、例えば酸化シリコン膜２６Ａと炭化シリコン膜２６Ｂとの２層構造を有する。層間絶縁膜２６に、タングステン（Ｗ）等の導電プラグ２７が埋め込まれている。導電プラグ２７は、下層の配線及び導電プラグを介してＭＯＳトランジスタ２１のドレインに接続されている。
【００１９】
図２Ｂに示すように、層間絶縁膜２６の上に、下部電極３０、反強磁性層３１、及び磁化固定層３２を順番に堆積させる。図２Ｂ〜図２Ｍでは、層間絶縁膜２６よりも下方の構造の記載を省略している。
【００２０】
下部電極３０には、例えばＴａ等の導電材料が用いられ、その厚さは、例えば３０ｎｍである。反強磁性層３１には、例えばＰｔＭｎ等の反強磁性材料が用いられ、その厚さは、例えば１５ｎｍである。磁化固定層３２には、例えばＣｏＦｅＢ等の強磁性材料が用いられ、その厚さは、例えば３ｎｍである。これらの膜の堆積には、例えばスパッタリングが適用される。磁化固定層３２は、反強磁性層３１及び下部電極３０を介して、導電プラグ２７に電気的に接続される。
【００２１】
磁化固定層３２の上に絶縁膜３５及びハードマスク膜３６を形成する。絶縁膜３５には、例えば窒化シリコンが用いられ、その厚さは、例えば２０ｎｍである。ハードマスク膜３６には、例えば酸化シリコンが用いられ、その厚さは、例えば３０ｎｍである。絶縁膜３５及びハードマスク膜３６の成膜には、例えば化学気相成長（ＣＶＤ）が適用される。
【００２２】
ハードマスク膜３６の上に、レジストパターン３７を形成する。レジストパターン３７には、導電プラグ２７から面内方向にややずれた位置に開口が形成されている。この開口の平面形状は、例えば短辺及び長辺の長さが、それぞれ６０ｎｍ及び１２０ｎｍの長方形である。
【００２３】
図２Ｃに示すように、レジストパターン３７をエッチングマスクとして、ハードマスク膜３６をエッチングし、開口を形成する。ハードマスク膜３６のエッチングには、例えばＣＦ４とＣＨＦ３との混合ガスを用いたドライエッチングが適用される。ハードマスク膜３６に開口を形成した後、レジストパターン３７をアッシングして除去する。
【００２４】
図２Ｄに示すように、ハードマスク膜３６をエッチングマスクとして、絶縁膜３５をエッチングし、絶縁膜３５の底面まで達する溝部３５Ａを形成する。溝部３５Ａの平面形状は、ハードマスク膜３６に形成された開口の平面形状を反映した長方形になる。なお、溝部３５Ａの平面形状は、正方形や、その他の形状であってもよい。絶縁膜３５のエッチングには、例えばＣＦ４を用いたドライエッチングが適用される。平面視において、溝部３５Ａは導電プラグ２７と重ならない位置に配置される。
【００２５】
図２Ｅに示すように、希フッ酸を用いてハードマスク膜３６（図２Ｄ）を除去する。絶縁膜３６に形成された溝部３５Ａの底面には、磁化固定層３２が露出している。
【００２６】
図２Ｆに示すように、溝部３５Ａの底面と側面、及び絶縁膜３５の上に、トンネル絶縁膜４０を形成する。トンネル絶縁膜４０には、例えば酸化マグネシウム（ＭｇＯ）が用いられ、その厚さは、例えば１ｎｍである。トンネル絶縁膜４０の成膜には、例えばスパッタリングが適用される。スパッタリングにより形成されたトンネル絶縁膜４０は、溝部３５Ａの側面に沿う部分が、平坦面上の部分よりも薄くなる。
【００２７】
トンネル絶縁膜４０の上に、磁化自由層４１を形成する。磁化自由層４１には、ＣｏＦｅＢ等の強磁性材料が用いられる。磁化自由層４１の成膜には、例えばスパッタリングが適用される。溝部３５Ａの底面、及び絶縁膜３５の上面の上、すなわち平坦面上に堆積した磁化自由層４１の厚さは、例えば２．５ｎｍである。溝部３５Ａの側面の上に堆積した磁化自由層４１は、平坦面上の磁化自由層４１よりも薄い。磁化自由層４１を形成する強磁性材料は、酸化されることによって強磁性を失い、非磁性になる。
【００２８】
磁化自由層４１の上に、上部電極用導電膜４２を形成する。上部電極用導電膜４２には、酸化されても導電性を維持する材料、例えばルテニウム（Ｒｕ）が用いられる。上部電極用導電膜４２の成膜には、例えばスパッタリングが適用される。平坦面上における上部電極用導電膜４２の厚さは、例えば１０ｎｍである。上部電極用導電膜４２のうち、溝部３５Ａの側面に沿う部分は、平坦面上の上部電極用導電膜４２よりも薄い。
【００２９】
図２Ｇに示すように、酸素ガス雰囲気中で熱処理を行う。一例として、熱処理温度は３００℃とし、熱処理時間は３分とする。この熱処理により、上部電極用導電膜４２の表層部分が酸化され、酸化ルテニウム（ＲｕＯ）からなる酸化物導電膜４２ａが形成される。溝部３５Ａの側面においては、上部電極用導電膜４２が平坦面上の厚さより薄いため、酸化反応が、上部電極用導電膜４２と磁化自由層４１との界面まで進行する。さらに、溝部３５Ａの側面に沿う磁化自由層４１が酸化される。この磁化自由層４１が酸化されることにより、非磁性膜４１ａが形成される。
【００３０】
磁化自由層４１は、非磁性膜４１ａにより、第１の磁化自由層４１ｂと第２の磁化自由層４１ｃとに分断される。第１の磁化自由層４１ｂは、溝部３５Ａの底面のトンネル絶縁膜４０の上に配置され、第２の磁化自由層４１ｃは、絶縁膜３５の上に配置される。非磁性膜４１ａは、溝部３５Ａの側面に沿って配置され、第１の磁化自由層４１ｂから第２の磁化自由層４１ｃまで達する。
【００３１】
上部電極用導電膜４２は、第１の磁化自由層４１ｂの上に配置された第１の導電部分４２ｂ、第２の磁化自由層４１ｃの上に配置された第２の導電部分４２ｃ、及び元の上部電極用導電膜４２の表層部である第３の導電部分（酸化物導電膜）４２ａに区分される。第３の導電部分４２ａは、第１の導電部分４２ｂ、第２の導電部分４２ｃ、及び非磁性膜４１ａの上に配置される。
【００３２】
なお、酸素ガス中の熱処理に代えて、酸素プラズマに晒すことにより非磁性膜４１ａを形成してもよい。
【００３３】
図２Ｈに示すように、磁化方向を規定するための磁場中アニールを、真空中で行う。アニール温度は、例えば３５０℃とする。
【００３４】
図２Ｉに示すように、第３の導電部分４２ａの上に、導電膜４５及びハードマスク膜４６を形成する。導電膜４５には、例えばアルミニウム（Ａｌ）が用いられ、ハードマスク膜４６には、例えばＴｉＮが用いられる。導電膜４５の厚さは、例えば６０ｎｍであり、ハードマスク膜４６の厚さは、例えば４０ｎｍである。導電膜４５及びハードマスク膜４６の成膜には、例えばスパッタリングが適用される。
【００３５】
ハードマスク膜４６の上にレジストパターン５０を形成する。レジストパターン５０は、平面視において、導電プラグ２７及び溝部３５Ａを内包する。レジストパターン５０の平面形状は、例えば短辺及び長辺の長さがそれぞれ１２０ｎｍ及び２００ｎｍの長方形である。
【００３６】
図２Ｊに示すように、レジストパターン５０をエッチングマスクとして、ハードマスク膜４６及び導電膜４５をエッチングする。ハードマスク膜４６及び導電膜４５のエッチングには、例えばＣｌ２とＢＣｌ３との混合ガスを用いたドライエッチングが適用される。このエッチング後、レジストパターン５０をアッシングすることにより除去する。
【００３７】
図２Ｋに示すように、ハードマスク膜４６及び導電膜４５をエッチングマスクとして、第３の導電部分４２ａ、第２の導電部分４２ｃ、磁化自由層４１、トンネル絶縁膜４０、絶縁膜３５、磁化固定層３２、反強磁性層３１、及び下部電極３０をエッチングする。ＲｕＯの第３の導電部分４２ａ及びＲｕの第２の導電部分４２ｃのエッチングには、例えばＣＦ４とＯ２との混合ガスを用いたドライエッチングが適用される。磁化自由層４１、トンネル絶縁膜４０、磁化固定層３２、及び反強磁性層３１のエッチングには、例えばＣＨ３ＯＨを用いたドライエッチングが適用される。窒化シリコンの絶縁膜３５及びＴａの下部電極３０のエッチングには、例えばＣＦ４を用いたドライエッチングが適用される。このエッチング時に、ハードマスク膜４６もエッチングされる。このため、下部電極３０をエッチングした時点では、ハードマスク膜４６は消失している。
【００３８】
下部電極３０から導電膜４５までの層構造により、凸部５１が形成される。凸部５１の周囲には、層間絶縁膜２６が露出する。凸部５１は、磁化固定層３２、溝部３５Ａの底面上のトンネル絶縁膜４０、第１の磁化自由層４１ｂからなるＭＴＪ積層膜を含む。
【００３９】
図２Ｌに示すように、層間絶縁膜２６及び凸部５１の上に、バリア絶縁膜５５を形成する。バリア絶縁膜５５には、例えば窒化シリコンが用いられる。バリア絶縁膜５５の厚さは、例えば３０ｎｍである。バリア絶縁膜５５の成膜には、例えばＣＶＤが適用される。
【００４０】
バリア絶縁膜５５の上に層間絶縁膜５６を形成する。層間絶縁膜５６には、例えば酸化シリコンが用いられる。層間絶縁膜５６は、ＣＶＤによって酸化シリコン膜を成膜した後、化学機械研磨（ＣＭＰ）を施して表面を平坦化することにより形成される。層間絶縁膜５６の厚さは、例えば３００ｎｍである。
【００４１】
図２Ｍに示すように、層間絶縁膜５６及びバリア絶縁膜５５に、導電膜４５まで達するビアホール５６Ａを形成する。ビアホール５６Ａ内を、タングステン（Ｗ）等の導電プラグ５８で埋め込む。導電プラグ５８は、ＣＶＤによってＷ膜を成膜した後、ＣＭＰを施して不要部分の除去することにより形成される。磁化固定層３２、絶縁膜３５、第２の磁化自由層４１ｃ、及び上部電極４２は、導電プラグ２７と部分的に重なる位置に配置される。
【００４２】
実施例１では、溝部３５Ａ内のＭＴＪ積層膜が、ＭＴＪ素子として機能する。凸部５１の占める領域は、溝部３５Ａの占める領域よりも広い。このため、導電プラグ２７と凸部５１との位置合わせは、導電プラグ２７とＭＴＪ積層膜（溝部３５Ａ）との位置合わせに比べて容易である。同様に、上側の導電プラグ５８と凸部５１との位置合わせも容易である。
【００４３】
ＭＴＪ素子として機能する第１の磁化自由層４１ｂは、非磁性膜４１ａによって、ＭＴＪ素子として機能しない第２の磁化自由層４１ｃから磁気的に隔離されている。このため、平面視において凸部５１の面積を広くしても、書込み電流の増加を抑制することができる。
【００４４】
実施例１では、図２Ｂに示した絶縁膜３５及びハードマスク膜３６に、それぞれ窒化シリコン及び酸化シリコンを用いたが、その逆に、絶縁膜３５に酸化シリコンを用い、ハードマスク膜３６に窒化シリコンを用いてもよい。絶縁膜３５及びハードマスク膜３６には、相互にエッチング耐性の異なる絶縁材料を用いればよい。
【００４５】
［実施例２］
図３Ａ〜図３Ｄを参照して、実施例２による磁気トンネル接合素子の製造方法について説明する。以下の説明では、実施例１の方法との相違点に着目し、同一の構成については説明を省略する。
【００４６】
図３Ａは、実施例１の図２Ｂの段階に対応する。実施例２においては、絶縁膜３５の下に、エッチング停止膜６０が形成されている。エッチング停止膜６０には、絶縁膜３５とはエッチング耐性の異なる絶縁材料が用いられる。例えば絶縁膜３５に窒化シリコンが用いられる場合には、エッチング停止膜６０には酸化シリコンが用いられる。エッチング停止膜６０の厚さは、例えば５ｎｍである。
【００４７】
図３Ｂは、実施例１の図２Ｄの段階に対応する。実施例１では、溝部３５Ａの底面に磁化固定層３２が露出していたが、実施例２では、溝部３５Ａの底面にエッチング停止膜６０が露出する。
【００４８】
図３Ｃは、実施例１の図２Ｅの段階に対応する。希フッ酸を用いてハードマスク膜３６（図３Ｂ）をエッチングする際に、溝部３５Ａの底面に露出していたエッチング停止膜６０も除去され、磁化固定層３２が露出する。その後の工程は、実施例１の工程と共通である。
【００４９】
図３Ｄは、実施例１の図２Ｍの段階に対応する。磁化固定層３２と絶縁膜３５との間に、エッチング停止膜６０が残っている。その他の構造は、実施例１による方法で作製された磁気トンネル接合素子の構造と同一である。
【００５０】
実施例２では、図３Ｂに示した工程で、磁化固定層３２がドライエッチングの雰囲気に直接晒されることがない。このため、ドライエッチングによって磁化固定層３２が受けるダメージを低減させることができる。
【００５１】
［実施例３］
図４Ａ及び図４Ｂを参照して、実施例３による磁気トンネル接合素子の製造方法について説明する。以下の説明では、実施例１による方法との相違点に着目し、同一の構成については説明を省略する。
【００５２】
図４Ａは、実施例１の図２Ｆに示した段階の構造と同一である。ただし、実施例３では、絶縁膜３５に、水分を含んだ窒化シリコンが用いられる。水分を含んだ窒化シリコン膜は、例えばプラズマＣＶＤにより形成される。成膜条件は、例えば下記の通りである。
・原料ガス  ＳＨ４とＮＨ３との混合ガス
・成膜温度  ３５０℃以下
・圧力  ６７０Ｐａ（約５Ｔｏｒｒ）以下
なお、ハードマスク膜３６（図２Ｂ）に窒化シリコンを用いる場合には、絶縁膜３５には、水分を含む酸化シリコンが用いられる。水分を含む酸化シリコン膜は、例えばプラズマＣＶＤにより形成される。成膜条件は、例えば下記の通りである。
・原料ガス  ＳＨ４とＮ２Ｏとの混合ガス
・成膜温度  ３５０℃以下
・圧力  ６７０Ｐａ（約５Ｔｏｒｒ）以下
実施例３では、実施例１の図２Ｇに示した酸化雰囲気中での熱処理は行われない。
【００５３】
図４Ｂは、実施例１の図２Ｈに示した磁場中アニールの工程に対応する。このアニール中に、絶縁膜３５に含まれる水分によって、磁化自由層４１（図４Ａ）の一部が酸化され、非磁性膜４１ａが形成される。磁場中アニールは、溝部３５Ａの側面に沿った部分において、磁化自由層４１と上部電極用導電膜４２の界面まで酸化が進む条件で行われる。このため、溝部３５Ａの側面に沿った領域には、強磁性の磁化自由層４１（図４Ａ）は残存しない。絶縁膜３５の上に堆積している磁化自由層４１（図４Ａ）は、溝部３５Ａの側面に沿った部分よりも厚い。このため、絶縁膜３５の上に堆積している磁化自由層４１（図４Ａ）は、基板側の一部分のみが酸化されて非磁性膜４１ａが形成され、その上に、酸化されない第２の磁化自由層４１ｃが残存する。
【００５４】
実施例１では、溝部３５Ａの側面に沿った部分にのみ非磁性膜４１ａ（図２Ｇ）が形成されたが、実施例３では、非磁性膜４１ａが、溝部３５Ａに沿った部分から、第２の磁化自由層４１ｃと絶縁膜３５との間まで延伸している。この延伸した部分は、第２の磁化自由層４１ｃの底面に接する。
【００５５】
実施例３においても、第１の磁化自由層４１ｂが、非磁性膜４１ａによって、第２の磁化自由層４１ｃから磁気的に隔離される。
【００５６】
実施例３では、磁場中アニールが、非磁性膜４１ａを形成する工程を兼ねるため、工程数を削減することができる。上部電極用導電膜４２が酸化されないため、上部電極用導電膜４２に、酸化されて絶縁性になる導電材料を用いることも可能である。
【００５７】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【符号の説明】
【００５８】
１０  トランジスタ
１１  ＭＴＪ素子
１１Ｐ  磁化固定（ピンド）層
１１Ｂ  トンネル絶縁膜
１１Ｆ  磁化自由（フリー）層
１２  ワード線
１３  ソース線
１４  ビット線
１５  制御回路
２０  基板
２１  ＭＯＳトランジスタ
２２  層間絶縁膜
２５  多層配線層
２６  層間絶縁膜
２６Ａ  酸化シリコン膜
２６Ｂ  炭化シリコン膜
２７  導電プラグ
３０  下部電極
３１  反強磁性層
３２  磁化固定層
３５  絶縁膜
３５Ａ  溝部
３６  ハードマスク膜
３７  レジストパターン
４０  トンネル絶縁膜
４１  磁化自由層
４１ａ  非磁性膜
４１ｂ  第１の磁化自由層
４１ｃ  第２の磁化自由層
４２  導電膜
４２ａ  第３の導電部分（酸化物導電膜）
４２ｂ  第１の導電部分
４２ｃ  第２の導電部分
４５  導電膜
４６  ハードマスク膜
５０  レジストパターン
５１  凸部
５５  バリア絶縁膜
５６  層間絶縁膜
５６Ａ  ビアホール
５８  導電プラグ
６０  エッチング停止膜
【図１】
2012043854.tif 000003
【図２−１】
2012043854.tif 000004
【図２−２】
2012043854.tif 000005
【図２−３】
2012043854.tif 000006
【図２−４】
2012043854.tif 000007
【図２−５】
2012043854.tif 000008
【図２−６】
2012043854.tif 000009
【図２−７】
2012043854.tif 000010
【図３−１】
2012043854.tif 000011
【図３−２】
2012043854.tif 000012
【図４】
2012043854.tif 000013