(57)【要約】【課題】  本発明は、高速で正確に動作できるセンスアンプ及びこれを含む半導体装置を提供する。【解決手段】  センスアンプは第１データ入出力ラインのデータを第２データ入出力ラインに転送したり、前記第２データ入出力ラインのデータを前記第１データ入出力ラインに転送する。前記第１データ入出力ラインは実質的にアクティブ動作の間、引き続いて前記第２データ入出力ラインと連結される。【選択図】図３
2012014822.tif 000002
【特許請求の範囲】
【請求項１】
第１データ入出力ラインのデータを第２データ入出力ラインに転送したり、前記第２データ入出力ラインのデータを前記第１データ入出力ラインで転送するセンスアンプであって、
前記第１データ入出力ラインは実質的にアクティブ動作の間、引き続いて前記第２データ入出力ラインと連結されることを特徴とするセンスアンプ。
【請求項２】
前記センスアンプは、前記第２データ入出力ラインを選択するための入出力スイッチ信号に応答して前記第１データ入出力ライン及び前記第２データ入出力ラインをお互いに連結させることを特徴とする請求項１に記載のセンスアンプ。
【請求項３】
前記入出力スイッチ信号は、アクティブ信号またはロー選択のための信号から生成されることを特徴とする請求項２に記載のセンスアンプ。
【請求項４】
入出力スイッチ信号に応答して第１データ入出力ライン及び第２データ入出力ラインを連結するデータライン連結部と、
センスアンプイネーブル信号に応答して前記第１データ入出力ラインを増幅するように構成されたハイブリッドデータ転送部と、
を含むことを特徴とするセンスアンプ。
【請求項５】
前記入出力スイッチ信号は、アクティブ信号またはロー選択のための信号から生成されることを特徴とする請求項４に記載のセンスアンプ。
【請求項６】
前記センスアンプイネーブル信号は、リードまたはライトコマンドから生成されることを特徴とする請求項４に記載のセンスアンプ。
【請求項７】
前記センスアンプイネーブル信号は、カラムデコーダーブロックで生成されることを特徴とする請求項６に記載のセンスアンプ。
【請求項８】
前記ハイブリッドデータ転送部は、前記センスアンプイネーブル信号がイネーブルになった時、前記第１データ入出力ラインのデータを差動増幅して前記第２データ入出力ラインに転送したり、前記第２データ入出力ラインから転送されたデータによって前記第１データ入出力ラインを差動増幅することを特徴とする請求項４に記載のセンスアンプ。
【請求項９】
入出力スイッチ信号及び駆動センスアンプイネーブル信号に応答して前記第１データ入出力ライン及び前記第２データ入出力ラインの間でデータを転送するセンスアンプと、
駆動フリーチャージ信号に応答して前記第１データ入出力ラインをフリーチャージさせるフリーチャージ部と、を含み、
前記駆動センスアンプイネーブル信号及び前記駆動フリーチャージ信号は、メモリブロック間の交差領域で生成されることを特徴とする半導体装置。
【請求項１０】
前記センスアンプは、前記入出力スイッチ信号に応答して前記第１データ入出力ライン及び前記第２データ入出力ラインを連結し、前記駆動センスアンプイネーブル信号に応答して前記第１データ入出力ラインを差動増幅することを特徴とする請求項９に記載の半導体装置。
【請求項１１】
前記入出力スイッチ信号は、アクティブ信号またはロー選択のための信号から生成されることを特徴とする請求項９に記載の半導体装置。
【請求項１２】
前記交差領域に配置され、センスアンプイネーブル信号、フリーチャージ信号及び前記入出力スイッチ信号の入力を受け、前記駆動センスアンプイネーブル信号及び前記駆動フリーチャージ信号を生成するように構成されたドライバーブロックをさらに含むことを特徴とする請求項９に記載の半導体装置。
【請求項１３】
前記センスアンプイネーブル信号は、リードまたはライトコマンドから生成されることを特徴とする請求項１２に記載の半導体装置。
【請求項１４】
前記センスアンプイネーブル信号及び前記フリーチャージ信号は、カラムデコーダーブロックで生成されることを特徴とする請求項１２に記載の半導体装置。
【請求項１５】
前記フリーチャージ部は、前記駆動フリーチャージ信号の応答して前記第１データ入出力ラインをコア電圧にフリーチャージさせることを特徴とする請求項９に記載の半導体装置。
【請求項１６】
複数個のビットラインが配置される第１メモリブロック及び第２メモリブロックと、
前記複数個のビットラインと連結される第１データ入出力ラインと、
前記第１データ入出力ライン及び第２データ入出力ラインの間でデータの転送を行い、実質的にアクティブ動作の間、前記第１データ入出力ライン及び前記第２データ入出力ラインの連結を維持させるように構成されたセンスアンプと、
前記第１データ入出力ラインをフリーチャージさせるフリーチャージ部と、を含み、
前記センスアンプを制御するセンスアンプイネーブル信号及び前記フリーチャージ部を制御するフリーチャージ信号は、カラムデコーダーブロックで生成されることを特徴とする半導体装置。
【請求項１７】
前記センスアンプイネーブル信号、前記フリーチャージ信号及び入出力スイッチ信号の入力を受け、駆動センスアンプイネーブル信号及び駆動フリーチャージ信号を生成するドライバーブロックをさらに含むことを特徴とする請求項１６に記載の半導体装置。
【請求項１８】
前記ドライバーブロックは、前記第１メモリブロック及び前記第２メモリブロックの間の交差領域に位置することを特徴とする請求項１７に記載の半導体装置。
【請求項１９】
前記センスアンプは、前記入出力スイッチ信号に応答して前記第１データ入出力ライン及び前記第２データ入出力ラインを連結し、前記駆動センスアンプイネーブル信号に応答して前記第１データ入出力ラインを差動増幅することを特徴とする請求項１７に記載の半導体装置。
【請求項２０】
前記入出力スイッチ信号は、アクティブ信号またはロー選択のための信号から生成されることを特徴とする請求項１７に記載の半導体装置。
【請求項２１】
前記フリーチャージ部は、前記第１データ入出力ラインをコア電圧でフリーチャージさせることを特徴とする請求項１６に記載の半導体装置。
【請求項２２】
第１データ入出力ライン及び第２データ入出力ライン間のデータを転送するセンスアンプと、
前記第１データ入出力ライン及び前記第２データ入出力ラインをフリーチャージさせるフリーチャージ部と、を含み、
前記第１データ入出力ライン及び前記第２データ入出力ライン間の連結は、実質的にアクティブ動作の間、維持されることを特徴とする半導体装置。
【請求項２３】
前記センスアンプを制御する信号及び前記フリーチャージ部を制御する信号は、カラムデコーダーブロックで生成されることを特徴とする請求項２２に記載の半導体装置。
【請求項２４】
前記センスアンプを制御する信号及び前記フリーチャージ部を制御する信号は、メモリブロック間の交差領域で駆動されることを特徴とする請求項２３に記載の半導体装置。
【請求項２５】
前記フリーチャージ部は、前記第１データ入出力ライン及び前記第２データ入出力ラインをコア電圧レベルでフリーチャージさせることを特徴とする請求項２２に記載の半導体装置。
【請求項２６】
リード及びライト動作で第１データ入出力ラインを差動増幅するように構成されたハイブリッドデータ転送部を含み、
前記第１データ入出力ラインはアクティブ動作の間、実質的に引き続いて第２データ入出力ラインと連結されることを特徴とするセンスアンプ。
【請求項２７】
前記ハイブリッドデータ転送部は、リードまたはライトコマンドから生成されるセンスアンプイネーブル信号に応答して前記第１データ入出力ラインを差動増幅することを特徴とする請求項２６に記載のセンスアンプ。
【請求項２８】
前記センスアンプイネーブル信号は、カラムデコーダーブロックから生成されることを特徴とする請求項２６に記載の半導体装置。
【請求項２９】
前記センスアンプイネーブル信号は、メモリブロック間の交差領域で駆動されることを特徴とする請求項２６に記載のセンスアンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、より詳しくは、半導体装置のセンスアンプに関する。
【背景技術】
【０００２】
半導体装置、特にメモリは、メモリセル及び多数のデータ入出力ラインを具備してデータの入出力動作を行う。データが移動するデータ入出力ラインには、ビットライン、ローカル入出力ライン及びグローバル入出力ライン等が存在する。データ入出力ラインを介してデータが入出力される経路は非常に長く、電気的に連結されるデータ入出力ライン間のロード（ｌｏａｄ）が互いに違うので、半導体メモリ装置は、円滑なデータ転送のためにデータの増幅のためのセンスアンプを具備する。
【０００３】
図１は、従来技術における半導体メモリ装置の構成を示す図面である。図１において、データが出力される場合には、メモリセル（図示せず）に貯蔵されたデータがビットラインＢＬ、ＢＬＢにローディングされ、ビットラインセンスアンプＢＬＳＡにより増幅され、前記ビットラインＢＬ、ＢＬＢのデータは、カラム選択信号ＣＳＬにより前記セグメント入出力ラインＳＩＯ、ＳＩＯＢに転送される。前記セグメント入出力ラインＳＩＯ、ＳＩＯＢに転送されたデータは、ローカルセンスアンプ（ＬＳＡ）１０により増幅され、ローカル入出力ラインＬＩＯ、ＬＩＯＢに転送される。ローカル入出力ラインＬＩＯ、ＬＩＯＢに転送されたデータは、グローバル入出力ライン（図示せず）に転送され、データパッド（図示せず）を介して外部に出力される。データが入力される場合には、前記データ入力経路はデータの出力経路と反対になる。
【０００４】
図２は、図１のローカルセンスアンプ１０の構成を示す図面である。図２において、ローカルセンスアンプ１０は、第１トランジスタＮ１乃至第７トランジスタＮ７で構成される。第１トランジスタＮ１及び第２トランジスタＮ２は内部ライト信号ＷＥに応答して前記セグメント入出力ラインＳＩＯ、ＳＩＯＢとローカル入出力ラインＬＩＯ、ＬＩＯＢとを連結させる。第３トランジスタＮ３及び第４トランジスタＮ４は内部リード信号ＲＤに応答して各々ローカル入出力ラインＬＩＯ、ＬＩＯＢと連結され、第５トランジスタＮ５及び第６トランジスタＮ６は各々セグメント入出力ラインＳＩＯ、ＳＩＯＢと連結され、第７トランジスタＮ７は内部リード信号ＲＤによりターンオンされ電流が接地電圧ＶＳＳ端に流れ込むようになる。内部リード信号ＲＤはローカルセンスアンプ１０がセグメント入出力ラインＳＩＯ、ＳＩＯＢを差動増幅動作を行えるようにする信号であるので、センスアンプイネーブル信号ＬＳＡＥＮとも言う。ローカルセンスアンプ１０はライト動作とリード動作とを区分して行う構造を持つ。特に、ライト動作ではローカル入出力ラインＬＩＯ、ＬＩＯＢとセグメントラインＳＩＯ、ＳＩＯＢとを連結してデータの転送が成り立ち、リード動作ではセグメント入出力ラインＳＩＯ、ＳＩＯＢのデータを差動増幅してローカル入出力ラインＬＩＯ、ＬＩＯＢに転送する構造を持つ。即ち、従来技術の前記ローカルセンスアンプＬＳＡは内部ライト信号ＷＥまたは内部リード信号ＲＤが印加された時にだけセグメント入出力ラインＳＩＯ、ＳＩＯＢと前記ローカル入出力ラインＬＩＯ、ＬＩＯＢとをお互いに連結させる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許第７４６０３８８号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は高速で正確に動作できるセンスアンプ及びこれを含む半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一実施形態に係るセンスアンプは、第１データ入出力ラインのデータを第２データ入出力ラインに転送したり、前記第２データ入出力ラインのデータを前記第１データ入出力ラインに転送するセンスアンプであって、前記第１データ入出力ラインは実質的にアクティブ動作の間、引き続いて前記第２データ入出力ラインと連結される。
【０００８】
本発明の他の実施形態に係るセンスアンプは、入出力スイッチ信号に応答して第１データ入出力ライン及び第２データ入出力ラインとを連結するデータライン連結部と、センスアンプイネーブル信号に応答して前記第１データ入出力ラインを増幅するように構成されたハイブリッドデータ転送部と、を含む。
【０００９】
本発明の一実施形態に係る半導体装置は、入出力スイッチ信号及び駆動センスアンプイネーブル信号に応答して前記第１データ入出力ライン及び前記第２データ入出力ラインの間でデータを転送するセンスアンプと、駆動フリーチャージ信号に応答して前記第１データ入出力ラインをフリーチャージさせるフリーチャージ部と、を含み、前記駆動センスアンプイネーブル信号及び前記駆動フリーチャージ信号は、メモリブロック間の交差領域で生成される。
【００１０】
本発明の他の実施形態に係る半導体装置は、複数個のビットラインが配置される第１メモリブロック及び第２メモリブロックと、前記複数個のビットラインと連結される第１データ入出力ラインと、前記第１データ入出力ライン及び第２データ入出力ラインの間でデータの転送を行い、実質的にアクティブ動作中に、前記第１データ入出力ライン及び前記第２データ入出力ラインの連結を維持させるように構成されたセンスアンプと、前記第１データ入出力ラインをフリーチャージさせるフリーチャージ部と、を含み、前記センスアンプを制御するセンスアンプイネーブル信号及び前記フリーチャージ部を制御するフリーチャージ信号は、カラムデコーダーブロックで生成される。
【００１１】
また、本発明の他の実施形態に係る半導体装置は、第１データ入出力ライン及び第２データ入出力ライン間のデータを転送するセンスアンプと、及び前記第１データ入出力ライン及び前記第２データ入出力ラインをフリーチャージさせるフリーチャージ部と、を含み、前記第１データ入出力ライン及び前記第２データ入出力ライン間の連結は、実質的にアクティブ動作の間維持される。
【００１２】
また、本発明の他の実施形態によるセンスアンプは、リード及びライト動作で第１データ入出力ラインを差動増幅するように構成されたハイブリッドデータ転送部を含み、前記第１データ入出力ラインはアクティブ動作の間、実質的に引き続いて第２データ入出力ラインと連結される。
【発明の効果】
【００１３】
本発明によると、センスアンプ及びフリーチャージ部を制御する信号のスキューを制御して、データ入出力ラインのフリーチャージ効果を強化して、正確なリードまたはライト動作を行うことができる。従って、連続的なリードまたはライト動作が可能となり高速化に有利である。
【図面の簡単な説明】
【００１４】
【図１】従来技術における半導体装置の構成を概略的に示す図である。
【図２】図１のローカルセンスアンプの構成を示す図である。
【図３】本発明の実施形態におけるセンスアンプの構成及び半導体装置の構成を概略的に示す図である。
【図４】本発明の実施形態における半導体装置の全体的な構成を示す図である。
【図５】本発明の実施形態における半導体装置の動作を示すタイミング図である。
【発明を実施するための形態】
【００１５】
図３は、本発明の実施形態におけるセンスアンプ１００を含む半導体装置１の構成を概略的に示す図面である。図３において、本発明の実施形態におけるセンスアンプ１００は第１データ入出力ラインＳＩＯ、ＳＩＯＢから第２データ入出力ラインＬＩＯ、ＬＩＯＢにデータを転送したり、第２データ入出力ラインＬＩＯ、ＬＩＯＢから第１データ入出力ラインＳＩＯ、ＳＩＯＢにデータを転送する。センスアンプ１００は、実質的に前記半導体装置１のアクティブ動作の間、第１データ入出力ラインＳＩＯ、ＳＩＯＢ及び第２データ入出力ラインＬＩＯ、ＬＩＯＢの連結を維持させる。
【００１６】
センスアンプ１００は、データライン連結部１１０及びハイブリッドデータ転送部１２０を含む。図３において、データライン連結部１１０は入出力スイッチ信号ＩＯＳＷに応答して第１データ入出力ラインＳＩＯ、ＳＩＯＢと第２データ入出力ラインＬＩＯ、ＬＩＯＢとを連結させる。従って、前記入出力スイッチ信号ＩＯＳＷがイネーブルになると、第２データ入出力ラインＬＩＯ、ＬＩＯＢのデータ（または信号）が第１データ入出力ラインＳＩＯ、ＳＩＯＢに転送される。あるいは反対に、第１データ入出力ラインＳＩＯ、ＳＩＯＢのデータ（または信号）が第２データ入出力ラインＬＩＯ、ＬＩＯＢに転送される。
【００１７】
ハイブリッドデータ転送部１２０は、入出力スイッチ信号ＩＯＳＷに応答して第１データ入出力ラインＳＩＯ、ＳＩＯＢ及び第２データ入出力ラインＬＩＯ、ＬＩＯＢと連結され、センスアンプイネーブル信号ＬＳＡＥＮまたは駆動センスアンプイネーブル信号ＬＳＡＥＮＤに応答して第１データ入出力ラインＳＩＯ、ＳＩＯＢを差動増幅する。ハイブリッドデータ転送部１２０は、センスアンプイネーブル信号ＬＳＡＥＮまたは駆動センスアンプイネーブル信号ＬＳＡＥＮＤがイネーブルになると、第１データ入出力ラインＳＩＯ、ＳＩＯＢのデータを差動増幅して、増幅されたデータを第２データ入出力ラインＬＩＯ、ＬＩＯＢに転送したり、第２データ入出力ラインＬＩＯ、ＬＩＯＢから転送されたデータを増幅する。
【００１８】
本発明の実施形態において、入出力スイッチ信号ＩＯＳＷは、第２データ入出力ラインＬＩＯ、ＬＩＯＢを選択するための信号として、アクティブ信号及びロー（Ｒｏｗ）選択のための信号から生成される。また、アクティブ信号は半導体装置１がフリーチャージ状態で、リ―ドまたはライト動作を行うするために活性化されるようにするため外部（またはコントローラ）からのアクティブコマンドに応答して生成されることができる信号である。ロー選択信号は半導体装置のメモリブロックのロー選択のための信号として、例えば、ワードラインを選択するための信号に該当する。
【００１９】
センスアンプ１００は、入出力スイッチ信号ＩＯＳＷに応答して第１データ入出力ラインＳＩＯ、ＳＩＯＢ及び第２データ入出力ラインＬＩＯ、ＬＩＯＢを連結させるので、半導体装置１がアクティブ状態の時には、引き続いて第１データ入出力ラインＳＩＯ、ＳＩＯＢと第２データ入出力ラインＬＩＯ、ＬＩＯＢとが連結されるようにする。
【００２０】
センスアンプイネーブル信号ＬＳＡＥＮは、半導体装置１がリ―ドまたはライト動作を行うために、外部（またはコントローラ）からリ―ドまたはライトコマンドが印加される場合、半導体装置１において内部的に生成される内部リ―ド信号（または、センスアンプイネーブル信号）または内部ライト信号から生成される信号である。駆動センスアンプイネーブル信号ＬＳＡＥＮＤは、センスアンプイネーブル信号ＬＳＡＥＮから生成されたもので、より詳細なことは後述する。
【００２１】
本発明の実施形態におけるセンスアンプ１００は、データライン連結部１１０により第１データ入出力ラインＳＩＯ、ＳＩＯＢと第２データ入出力ラインＬＩＯ、ＬＩＯＢとの連結をアクティブ動作の間実質的に維持させても、ハイブリッドデータ転送部１２０がリ―ド動作だけではなくライト動作でも第１データ入出力ラインＳＩＯ、ＳＩＯＢを差動増幅させることによって正確なリ―ドまたはライト動作が行えるようにする。言い換えれば、アクティブ動作の間、第１データ入出力ラインＳＩＯ、ＳＩＯＢ及び第２データ入出力ラインＬＩＯ、ＬＩＯＢが引き続いて繋がれても、前記ハイブリッドデータ転送部１２０は、リ―ド動作で前記第１データ入出力ラインＳＩＯ、ＳＩＯＢのデータが前記第２データ入出力ラインＬＩＯ、ＬＩＯＢに正確に転送できるようにして、ライト動作で前記第２データ入出力ラインＬＩＯ、ＬＩＯＢのデータが第１データ入出力ラインＳＩＯ、ＳＩＯＢに正確に転送できるようにする。
【００２２】
図３において、半導体装置１は、フリーチャージ部２００をさらに含む。フリーチャージ部２００は、駆動フリーチャージ信号ＳＩＯＰＣに応答して第１データ入出力ラインＳＩＯ、ＳＩＯＢをフリーチャージさせる。フリーチャージ部２００は、駆動フリーチャージ信号ＳＩＯＰＣに応答して第１データ入出力ラインＳＩＯ、ＳＩＯＢにコア電圧ＶＣＯＲＥを提供して第１データ入出力ラインＳＩＯ、ＳＩＯＢがコア電圧ＶＣＯＲＥレベルにフリーチャージできるようにする。コア電圧ＶＣＯＲＥは、半導体装置１のメモリバンクで使われる電圧である。駆動フリーチャージ信号ＳＩＯＰＣは、フリーチャージ信号ＳＩＯＰＣＢから生成できる信号として、センスアンプイネーブル信号ＬＳＡＥＮと同様に半導体装置１が外部（またはコントローラ）からアクティブコマンドを受信する場合に生成される信号である。また、駆動フリーチャージ信号ＳＩＯＰＣは、半導体装置１が外部（またはコントローラ）からリ―ドまたはライトコマンドを受信して内部リ―ド信号または内部ライト信号が生成される場合に非活性化になることができる信号である。
【００２３】
図３には図示されなかったが、入出力スイッチ信号ＩＯＳＷは、アクティブ信号またはロー選択のための信号から生成されるので、半導体装置１のローデコーダーブロックから生成され、駆動センスアンプイネーブル信号ＬＳＡＥＮＤ及び駆動フリーチャージ信号ＳＩＯＰＣは、半導体装置１のカラムデコーダーブロックから生成される。より詳細なことは後述する。
【００２４】
図３において、データライン連結部１１０は、第１ＮＭＯＳ型トランジスタＮ１１及び第２ＮＭＯＳ型トランジスタＮ１２を含む。第１ＮＭＯＳ型トランジスタＮ１１は、ゲートで入出力スイッチ信号ＩＯＳＷを受信して、入出力スイッチ信号ＩＯＳＷがイネーブルになった時に第１データ入出力ラインＳＩＯ及び第２データ入出力ラインＬＩＯを連結する。第２ＮＭＯＳ型トランジスタＮ１２は、ゲートで入出力スイッチ信号ＩＯＳＷを受信して、入出力スイッチ信号ＩＯＳＷがイネーブルになった時に第１データ入出力ラインＳＩＯＢ及び第２データ入出力ラインＬＩＯＢを連結する。
【００２５】
図３において、ハイブリッドデータ転送部１２０は第３ＮＭＯＳ型トランジスタＮ１３乃至第７ＮＭＯＳ型トランジスタＮ１７を含む。第３ＮＭＯＳ型トランジスタＮ１３は、ゲートで入出力スイッチ信号ＩＯＳＷを受信して、入出力スイッチ信号ＩＯＳＷがイネーブルになると、第２データ入出力ラインＬＩＯＢと第５ＮＭＯＳ型トランジスタＮ１５の第１端とを連結する。第４ＮＭＯＳ型トランジスタＮ１４は、ゲートで入出力スイッチ信号ＩＯＳＷを受信して、入出力スイッチ信号ＩＯＳＷがイネーブルになると、第２データ入出力ラインＬＩＯと第６ＮＭＯＳ型トランジスタＮ１６の第１端とを連結する。第５ＮＭＯＳ型トランジスタＮ１５は、ゲートが第１データ入出力ラインＳＩＯと連結され、第２端が第７ＮＭＯＳ型トランジスタＮ１７の第１端と連結される。第６ＮＭＯＳ型トランジスタＮ１６は、ゲートが第１データ入出力ラインＳＩＯＢと連結され、第２端が第７ＮＭＯＳ型トランジスタＮ１７の第１端と連結される。第７ＮＭＯＳ型トランジスタＮ１７は、ゲートで駆動センスアンプイネーブル信号ＬＳＡＥＮＤを受信して、駆動センスアンプイネーブル信号ＬＳＡＥＮＤがイネーブルになると第２端を接地電圧（ＶＳＳ）と連結する。従って、ハイブリッドデータ転送部１２０は差動増幅回路の構造を持っていて、駆動センスアンプイネーブル信号ＬＳＡＥＮＤがイネーブルになると活性化され差動増幅動作を行うことができる。ハイブリッドデータ転送部１２０は活性化された時、第１データ入出力ラインＳＩＯ、ＳＩＯＢのレベルによって第５ＮＭＯＳ型トランジスタＮ１５及び第６ＮＭＯＳ型トランジスタＮ１６を相補的にターンオンさせることにより、第１データ入出力ラインＳＩＯ、ＳＩＯＢのデータを増幅することができる。
【００２６】
フリーチャージ部２００は、第１ＰＭＯＳ型トランジスタＰ１１乃至第３ＰＭＯＳ型トランジスタＰ１３を含む。第１ＰＭＯＳ型トランジスタＰ１１乃至第３ＰＭＯＳ型トランジスタＰ１３は、ゲートで駆動フリーチャージ信号ＳＩＯＰＣを受信し、駆動フリーチャージ信号ＳＩＯＰＣがイネーブルになった時、コア電圧ＶＣＯＲＥを第１データ入出力ラインＳＩＯ、ＳＩＯＢに提供して第１データ入出力ラインＳＩＯ、ＳＩＯＢをフリーチャージさせる。
【００２７】
上のような構成を用いて、センスアンプ１００は、半導体装置１がアクティブ状態の時、入出力スイッチ信号ＩＯＳＷに応答して第１データ入出力ラインＳＩＯ、ＳＩＯＢと第２データ入出力ラインＬＩＯ、ＬＩＯＢとを実質的に継続的に連結させる。従って、フリーチャージ部２００が第１データ入出力ラインＳＩＯ、ＳＩＯＢをフリーチャージさせると、第１データ入出力ラインＳＩＯ、ＳＩＯＢのフリーチャージ効果は第２データ入出力ラインＬＩＯ、ＬＩＯＢにも影響を及ぼすようになる。従って、本発明の実施形態による半導体装置１は第２データ入出力ラインＬＩＯ、ＬＩＯＢのフリーチャージをより一層容易にする。
【００２８】
図４は本発明の実施形態による半導体装置１の構成を示す図面である。図４において、半導体装置１は複数個のメモリブロックＭＢ、ローカルセンスアンプブロックＳ／Ａ、カラムデコーダーブロック（Ｃｏｌｕｍｎ  Ｄｅｃ．）及びドライバーブロック３１０、３２０を含む。図３を共に参照すると、複数個のメモリブロックＭＢはその内部に具備されたメモリセルと通信する複数個のビットラインＢＬ、ＢＬＢを含む。図４に図示されなかったが、メモリセルはビットラインセンスアンプＢＬＳＡを通じてビットラインＢＬ、ＢＬＢと通信できるし、第１データ入出力ラインＳＩＯ、ＳＩＯＢはカラムスイッチＣＳＬを用いてビットラインＢＬ、ＢＬＢと連結することができる。
【００２９】
第１データ入出力ラインＳＩＯ、ＳＩＯＢは、センスアンプブロックＳ／Ａを通して第２データ入出力ラインＬＩＯ、ＬＩＯＢと連結される。センスアンプブロックＳ／Ａは、図３のセンスアンプ１００及びフリーチャージ部２００が第１データ入出力ラインＳＩＯ、ＳＩＯＢ及び第２データ入出力ラインＬＩＯ、ＬＩＯＢの個数に対応して複数個具備されたものを通称する。
【００３０】
カラムデコーダーブロック（Ｃｏｌｕｍｎ  Ｄｅｃ．）は、半導体装置のカラム選択のためにカラムアドレス信号を生成する。また、本発明の実施形態では、カラムデコーダーブロック（Ｃｏｌｕｍｎ  Ｄｅｃ．）は、センスアンプイネーブル信号ＬＳＡＥＮ及びフリーチャージ信号ＳＩＯＰＣＢを生成する。先に言及した通り、センスアンプイネーブル信号ＬＳＡＥＮ及びフリーチャージ信号ＳＩＯＰＣＢは、アクティブコマンド、リ―ドまたはライトコマンドに応答して半導体装置１内部的に生成されることができるが、本発明の実施形態では、カラムデコーダーブロック（Ｃｏｌｕｍｎ  Ｄｅｃ．）がセンスアンプイネーブル信号ＬＳＡＥＮ及びフリーチャージ信号ＳＩＯＰＣＢを生成するように構成される。センスアンプイネーブル信号ＬＳＡＥＮ及びフリーチャージ信号ＳＩＯＰＣＢは、カラムデコーダーブロック（Ｃｏｌｕｍｎ  Ｄｅｃ．）で生成されるので、半導体装置１のカラム選択のためのカラム選択信号（図３のＣＳＬ）と同一の転送方向を持つ。従って、リ―ドまたはライト動作を行う際に、リ―ドまたはライト動作と関連する複数の信号が全て同一の方向に転送されることができるため、より正確なリ―ドまたはライト動作が行えるようにして動作視点を正確に確保することができる。
【００３１】
ドライバーブロック３１０、３２０は、メモリブロックＭＢ間の交差領域（Ｃｒｏｓｓ  ａｒｅａ）Ａに位置する。交差領域Ａは、メモリブロックＭＢ間でＸ方向とＹ方向とが交差する部分に位置する領域をいう。ドライバーブロック３１０、３２０は、センスアンプイネーブル信号ＬＳＡＥＮ、フリーチャージ信号ＳＩＯＰＣＢ及び前記入出力スイッチ信号ＩＯＳＷの入力を受けて、駆動センスアンプイネーブル信号ＬＳＡＥＮＤ及び駆動フリーチャージ信号ＳＩＯＰＣを生成する。ドライバーブロック３１０、３２０は、半導体装置１の交差領域Ａに位置してローデコーダーブロック、即ち、Ｘ方向から転送される入出力スイッチ信号ＩＯＳＷとカラムデコーダーブロック、即ち、Ｙ方向から転送されるセンスアンプイネーブル信号ＬＳＡＥＮ及びフリーチャージ信号ＳＩＯＰＣＢを増幅駆動してセンスアンプブロックＳ／Ａに転送する。図４において、ドライバーブロック３１０は、前記センスアンプイネーブル信号ＬＳＡＥＮを駆動して駆動センスアンプイネーブル信号ＬＳＡＥＮＤを生成し、ドライバーブロック３２０は、フリーチャージ信号ＳＩＯＰＣＢを駆動して駆動フリーチャージ信号ＳＩＯＰＣを生成する。従って、ドライバーブロック３１０は両側のセンスアンプブロックＳ／Ａに駆動センスアンプイネーブル信号ＬＳＡＥＮＤを提供し、ドライバーブロック３２０は一方方向に並んで位置するセンスアンプブロックＳ／Ａにフリーチャージ信号を提供する。しかし、ドライバーブロック３１０、３２０の配置を限定するものではない。即ち、フリーチャージ信号ＳＩＯＰＣＢを駆動して駆動フリーチャージ信号ＳＩＯＰＣを生成するドライバーブロック３２０は駆動センスアンプイネーブル信号ＬＳＡＥＮＤを生成するドライバーブロックと同じ位置に配置されて両側のセンスアンプブロックＳ／Ａに駆動フリーチャージ信号ＳＩＯＰＣを提供できる。
【００３２】
図４において、ドライバーブロック３１０は、第１ナンドゲートＮＤ１及び第１インバータＩＮ１を含む。第１ナンドゲートＮＤ１は、センスアンプイネーブル信号ＬＳＡＥＮ及び入出力スイッチ信号ＩＯＳＷの入力を受ける。第１インバータＩＮ１は、第１ナンドゲートＮＤ１の出力を反転させ駆動センスアンプイネーブルＬＳＡＥＮＤを生成する。ドライバーブロック３２０は第２ナンドゲートＮＤ２を含む。第２ナンドゲートＮＤ２は、フリーチャージ信号ＳＩＯＰＣＢ及び入出力スイッチ信号ＩＯＳＷの入力を受け、駆動フリーチャージ信号ＳＩＯＰＣを生成する。ドライバーブロック３１０、３２０は、交差領域Ａに位置してセンスアンプイネーブル信号ＬＳＡＥＮ及びフリーチャージ信号ＳＩＯＰＣＢを入出力スイッチ信号ＩＯＳＷと共に駆動して駆動センスアンプイネーブル信号ＬＳＡＥＮＤ及び駆動フリーチャージ信号ＳＩＯＰＣを生成する。従って、ドライバーブロック３１０、３２０は、駆動センスアンプイネーブル信号ＬＳＡＥＮＤ及び駆動フリーチャージ信号ＳＩＯＰＣがお互いに正確な視点で生成できるようにして、お互い間のスキュー発生を防止する。従って、駆動センスアンプイネーブル信号ＬＳＡＥＮＤ及び駆動フリーチャージ信号ＳＩＯＰＣに応答して動作するセンスアンプ１００及びフリーチャージ部２００はより正確な動作を行うことができる。従って、半導体装置１のリードまたはライト動作はより高速で正確に遂行されることができる。
【００３３】
図５は、本発明の実施形態による半導体装置の動作タイミング図である。図３乃至図５を参照して本発明の実施形態による半導体装置１の動作を説明すると、次の通りである。外部からアクティブコマンドＡＣＴが印加されると入出力スイッチ信号ＩＯＳＷがイネーブルになる。データライン連結部１１０の第１ＮＭＯＳ型トランジスタＮ１１及び第２ＮＭＯＳ型トランジスタＮ１２並びにハイブリッドデータ転送部１２０の第３ＮＭＯＳ型トランジスタＮ１３及び第４ＮＭＯＳ型トランジスタＮ１４は、入出力スイッチ信号ＩＯＳＷを受信してターンオンされる。従って、第１データ入出力ラインＳＩＯ、ＳＩＯＢは、第２データ入出力ラインＬＩＯ、ＬＩＯＢと連結される。フリーチャージ信号ＳＩＯＰＣＢ及び入出力スイッチ信号ＩＯＳＷは、ドライバーブロック３２０で駆動され駆動フリーチャージ信号ＳＩＯＰＣを生成し、第１データ入出力ラインＳＩＯ、ＳＩＯＢは、フリーチャージ部２００によりコア電圧ＶＣＯＲＥレベルにフリーチャージされる。この時、第１データ入出力ラインＳＩＯ、ＳＩＯＢは、第２データ入出力ラインＬＩＯ、ＬＩＯＢと連結されているので、フリーチャージ部２００が第１データ入出力ラインＳＩＯ、ＳＩＯＢをフリーチャージさせる効果が第２データ入出力ラインＬＩＯ、ＬＩＯＢにまで及ぼすことができる。従って、第２データ入出力ラインＬＩＯ、ＬＩＯＢのフリーチャージを助けることができる。
【００３４】
この後、リ―ドコマンドＲＥＡＤが印加されると、センスアンプイネーブル信号ＬＳＡＥＮがイネーブルになり、フリーチャージ信号ＳＩＯＰＣＢがディセーブルになる。ドライバーブロック３１０、３２０は、センスアンプイネーブル信号ＬＳＡＥＮ及びフリーチャージ信号ＳＩＯＰＣＢを駆動して、駆動センスアンプイネーブル信号ＬＳＡＥＮＤをイネーブルにして駆動フリーチャージ信号ＳＩＯＰＣをディセーブルにする。従って、フリーチャージ部２００の第１ＰＭＯＳ型トランジスタＰ１１乃至第３ＰＭＯＳ型トランジスタＰ１３は全てターンオンされ、第１データ入出力ラインＳＩＯ、ＳＩＯＢのフリーチャージ状態は解除される。そして、第７ＮＭＯＳ型トランジスタＮ１７はターンオンされるので、ハイブリッドデータ転送部１２０は活性化され、第１データ入出力ラインＳＩＯ、ＳＩＯＢにローディングされたデータを差動増幅して第２データ入出力ラインＬＩＯ、ＬＩＯＢに転送する。リ―ド動作が完了されるとフリーチャージ信号ＳＩＯＰＣＢは再びイネーブルされる。この時、第１ＮＭＯＳ型トランジスタＮ１１及び第２ＮＭＯＳ型トランジスタＮ１２は、入出力スイッチ信号ＩＯＳＷに応答して第１データ入出力ラインＳＩＯ、ＳＩＯＢ及び第２データ入出力ラインＬＩＯ、ＬＩＯＢの連結を維持しているので、フリーチャージ部２００のフリーチャージ効果は第１データ入出力ラインＳＩＯ、ＳＩＯＢだけではなく第２データ入出力ラインＬＩＯ、ＬＩＯＢにまで及ぼすことができる。
【００３５】
この後、ライトコマンドＷＲＩＴＥが印加されるとセンスアンプイネーブル信号ＬＳＡＥＮがイネーブルになり、フリーチャージ信号ＳＩＯＰＣＢがディセーブルになる。従って、第２データ入出力ラインＬＩＯ、ＬＩＯＢのデータが第１データ入出力ラインＳＩＯ、ＳＩＯＢに転送されることができ、第１データ入出力ラインＳＩＯ、ＳＩＯＢに転送されたデータは、ハイブリッドデータ転送部１２０によって増幅される。最後にフリーチャージコマンドＰＣＧが印加されると入出力スイッチ信号ＩＯＳＷはディセーブルになり、第１ＮＭＯＳ型トランジスタＮ１１乃至第４ＮＭＯＳ型トランジスタＮ１４がターンオフされるので、１データ入出力ラインＳＩＯ、ＳＩＯＢ及び第２データ入出力ラインＬＩＯ、ＬＩＯＢの連結は解除される。
【００３６】
本発明が属する技術分野の当業者は、本発明がその技術的思想や必須的特徴を変更しなくて他の具体的な形態で実施できるので、以上で記述した実施形態は全ての面で例示的なことであり限定的なことでないことを理解しなければならない。本発明の範囲は、上述した詳細な説明よりも後述する特許請求の範囲によって示されており、特許請求の範囲の意味及び範囲そしてその等価概念から導出される全ての変更または変形された形態が本発明の範囲に含まれることと解析されなければならない。
【符号の説明】
【００３７】
１００    センスアンプ
１１０    データライン連結部
１２０    ハイブリッドデータ選択部
２００    フリーチャージ部
３１０、３２０    ドライバーブロック
【図１】
2012014822.tif 000003
【図２】
2012014822.tif 000004
【図３】
2012014822.tif 000005
【図４】
2012014822.tif 000006
【図５】
2012014822.tif 000007