(57)【要約】【課題】本発明は、２の補数表現だけでなく、他の符号付数値表現でも容易に出力信号を出力する角速度センサを提供することを目的とするものである。【解決手段】この目的を達成するために、本発明の角速度センサは、ＡＤ変換器７３からの出力信号を補正する補正演算手段７４とを備えるとともに、さらに補正演算手段７４の後段に符号付数値表現変換回路７６を設けたため、これにより、２の補数表現からオフセットバイナリー表現の出力信号に変換することができるから、容易に、他の符号付数値表現での出力信号を出力することができる。【選択図】図８
2012098033.tif 000002
【特許請求の範囲】
【請求項１】
駆動電極と第１のセンス電極と第２のセンス電極とモニタ電極とを有する振動子と、この振動子を所定の駆動周波数で駆動させるドライブ回路と、前記センス電極から出力されるアナログ信号をデジタル信号に変換するＡＤ変換器と、このＡＤ変換器からの出力信号を補正する補正演算手段とを備えるとともに、さらに前記補正演算手段の後段に符号付数値表現変換回路を設けた角速度センサ。
【請求項２】
ＡＤ変換器を、少なくとも２つのレベルの電荷量を出力する第１のＤＡ変換手段および第２のＤＡ変換手段と、前記第１のセンス電極と第１のＤＡ変換手段とから出力される電荷を積分しその積分値を保持する第１の積分回路と、前記第２のセンス電極と第２のＤＡ変換手段とから出力される電荷を積分しその積分値を保持する第２の積分回路と、前記第１の積分回路と第２の積分回路からの出力信号を比較する比較回路と、この比較回路からの出力信号を基に、前記第１のＤＡ変換手段および第２のＤＡ変換手段からの出力信号のレベルを切り替えるように構成した請求項１記載の角速度センサ。
【請求項３】
振動子電極およびアナログ信号配線パターンおよびデジタル信号配線パターンを上面に設けた基板と、この基板の上面に設けられるとともに基板における振動子電極と電気的に接続される駆動電極および検出電極を有する振動子と、前記基板における凹部に設けられるとともに振動子を振動駆動しかつ振動子からの出力信号を処理するＩＣとを備え、前記基板の上面にスイッチバンプ接合部を設けるとともに、アナログ信号配線パターンおよびデジタル信号配線パターンの信号線の引き回しを異ならせることにより、スイッチバンプ接合部に加わる電圧が変化し、符号付数値表現変換回路に加わる制御信号が変化するように構成した請求項１記載の角速度センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特に、航空機、車両などの移動体の姿勢制御やナビゲーションシステム等に用いられるデジタル回路を用いた角速度センサに関するものである。
【背景技術】
【０００２】
従来のこの種の角速度センサは、図１１および図１２に示されるような構成を有していた。
【０００３】
以下、従来の角速度センサについて、図面を参照しながら説明する。
【０００４】
図１１は従来の角速度センサの回路を示すブロック図、図１２は同角速度センサにおける駆動回路およびその故障検出回路を示すブロック図である。
【０００５】
図１１、図１２において、１はＨ型の音叉からなる水晶製の振動子で、この振動子１は一対の駆動部２と、この一対の駆動部２の反対側に配設された一対の検知部３とにより構成されており、そして、この検知部３に角速度検出用電極（図示せず）を設けている。また、前記振動子１の駆動部２の一方には駆動用電極４を設け、かつ駆動部２の他方には駆動検出用電極５を設けている。６は駆動回路で、この駆動回路６は前記振動子１における駆動用電極４および駆動検出用電極５と電気的に接続されており、振動子１を一定の振幅になるように制御している。また、駆動回路６には２つのＥＥＰＲＯＭ６ａを設けており、そして図１３に示すような、このＥＥＰＲＯＭ６ａに保存した８ビットからなる２つの補正データを互いに比較することにより、補正データの改竄を防止した状態で、駆動信号を補正している。７は故障診断回路で、この故障診断回路７は、ウインドウコンパレータ８と、このウインドウコンパレータ８の出力信号をモニターするビット論理９とにより構成されている。１０は検出回路で、この検出回路１０は振動子１における検知部３から出力される電荷を増幅して電圧に変換し、出力信号として入出力端子１１から外部に出力されるものである。
【０００６】
以上のように構成された従来の角速度センサについて、次にその動作を説明する。
【０００７】
振動子１の駆動用電極４に交流電圧を加えると前記振動子１が共振し、前記振動子１における駆動検出用電極５に、振動子１の振動振幅に応じた電荷が発生する。そして、この電荷を駆動回路６により増幅、調整した後、駆動用電極４に入力することにより、振動子１が一定の振幅で振動するように制御している。また、振動子１のバラツキにより、振幅が所定の値と外れている場合には、駆動回路６におけるＥＥＰＲＯＭ６ａのデータを書き換えることにより、振幅を微調整している。
【０００８】
そしてまた、前記振動子１に角速度ωが加わると、一対の検知部３に設けた角速度検出用電極（図示せず）に電荷が発生する。そしてこの角速度検出用電極（図示せず）に発生する電荷を検出回路１０により、出力電圧に変換して、前記入出力端子１１より角速度の信号として、相手側のコンピュータ（図示せず）等に入力し、角速度を検出するものである。
【０００９】
なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献１が知られている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００２−１７４５２１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記した従来の構成においては、ＥＥＰＲＯＭ６ａに保存した８ビットからなる２つの補正データは、図１３に示すように２の補数表現によるものであるため、他の符号付数値表現では、容易に出力信号を出力することができないという課題を有していた。
【００１２】
本発明は上記従来の課題を解決するもので、２の補数表現だけでなく、他の符号付数値表現でも容易に出力信号を出力する角速度センサを提供することを目的とするものである。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、本発明は以下の構成を有するものである。
【００１４】
本発明の請求項１に記載の発明は、駆動電極と第１のセンス電極と第２のセンス電極とモニタ電極とを有する振動子と、この振動子を所定の駆動周波数で駆動させるドライブ回路と、前記センス電極から出力されるアナログ信号をデジタル信号に変換するＡＤ変換器と、このＡＤ変換器からの出力信号を補正する補正演算手段とを備えるとともに、さらに前記補正演算手段の後段に符号付数値表現変換回路を設けたもので、この構成によれば、補正演算手段の後段に符号付数値表現変換回路を設けたため、符号付数値表現変換回路により、２の補数表現からオフセットバイナリー表現の出力信号に変換することができるから、容易に、他の符号付数値表現での出力信号を出力することができるという作用効果を有するものである。
【００１５】
本発明の請求項２に記載の発明は、特に、ＡＤ変換器を、少なくとも２つのレベルの電荷量を出力する第１のＤＡ変換手段および第２のＤＡ変換手段と、前記第１のセンス電極と第１のＤＡ変換手段とから出力される電荷を積分しその積分値を保持する第１の積分回路と、前記第２のセンス電極と第２のＤＡ変換手段とから出力される電荷を積分しその積分値を保持する第２の積分回路と、前記第１の積分回路と第２の積分回路からの出力信号を比較する比較回路と、この比較回路からの出力信号を基に、前記第１のＤＡ変換手段および第２のＤＡ変換手段からの出力信号のレベルを切り替えるようにしたもので、この構成によれば、ＡＤ変換器から１ビットデジタル信号を符号付数値表現変換回路に入力することができることとなり、これにより、符号付数値表現変換回路から容易に、２の補数表現もしくはオフセットバイナリー表現のデジタル信号を出力することができるという作用効果を有するものである。
【００１６】
本発明の請求項３に記載の発明は、特に、振動子電極およびアナログ信号配線パターンを上面に設けた基板と、この基板の上面に設けられるとともに基板における振動子電極と電気的に接続される駆動電極、第１のセンス電極および第２のセンス電極を有する振動子と、前記基板における凹部に設けられるとともに振動子を振動駆動しかつ振動子からの出力信号を処理するＩＣとを備え、前記基板の上面にスイッチバンプ接合部を設けるとともに、アナログ信号配線パターンおよびデジタル信号配線パターンの信号線の引き回しを異ならせることにより、スイッチバンプ接合部に加わる電圧が変化し、符号付数値表現変換回路に加わる制御信号が変化するようにしたもので、この構成によれば、基板の上面にスイッチバンプ接合部を設けるとともに、アナログ信号配線パターンおよびデジタル信号配線パターンの信号線の引き回しを異ならせることにより、スイッチバンプ接合部に加わる電圧が変化し、符号付数値表現変換回路に加わる制御信号が変化するようにしたため、１つのＩＣで異なる符号付数値表現での出力信号を出力することができるという作用効果を有するものである。
【発明の効果】
【００１７】
以上のように本発明の角速度センサは、駆動電極と第１のセンス電極と第２のセンス電極とモニタ電極とを有する振動子と、この振動子を所定の駆動周波数で駆動させるドライブ回路と、前記センス電極から出力されるアナログ信号をデジタル信号に変換するＡＤ変換器と、このＡＤ変換器からの出力信号を補正する補正演算手段とを備えるとともに、さらに前記補正演算手段の後段に符号付数値表現変換回路を設けたもので、この構成によれば、補正演算手段の後段に符号付数値表現変換回路を設けたため、符号付数値表現変換回路により、２の補数表現からオフセットバイナリー表現の出力信号に変換することができるから、容易に、他の符号付数値表現での出力信号を出力する角速度センサを提供することができるという効果を有するものである。
【図面の簡単な説明】
【００１８】
【図１】本発明の一実施の形態における角速度センサの分解斜視図
【図２】同角速度センサから上蓋の一部を取り外した状態を示す斜視図
【図３】同角速度センサの側断面図
【図４】同角速度センサにおける２の補数表現のデジタル信号を出力する基板の上面図
【図５】同角速度センサにおける基板の下面図
【図６】同角速度センサにおける振動子の上面図
【図７】同角速度センサにおけるＩＣの下方からの斜視図
【図８】本発明の一実施の形態における角速度センサの回路図
【図９】同角速度センサにおけるオフセットバイナリー表現のデジタル信号を出力する基板の上面図
【図１０】（ａ）〜（ｆ）同角速度センサの動作状態を示す図
【図１１】従来の角速度センサの回路ブロック図
【図１２】従来の角速度センサにおける駆動回路およびその故障検出回路を示すブロック図
【図１３】従来の角速度センサにおける故障情報を保存する状態を示す図
【発明を実施するための形態】
【００１９】
以下、本発明の一実施の形態における角速度センサについて、図面を参照しながら説明する。
【００２０】
図１は本発明の一実施の形態における角速度センサの分解斜視図、図２は同角速度センサから上蓋の一部を取り外した状態を示す斜視図、図３は同角速度センサの側断面図、図４は同角速度センサにおける基板の上面図、図５は同角速度センサにおける基板の下面図、図６は同角速度センサにおける振動子の上面図、図７は同角速度センサにおけるＩＣの下方からの斜視図、図８は本発明の一実施の形態における角速度センサの回路図である。
【００２１】
図１〜図８において、１１はセラミックを積層して焼成することにより構成された基板で、この基板１１は上面に凹部１２を設けるとともに、この凹部１２の内底面に、図４に示すように、複数の振動子接続用のアナログバンプ接合部１３、外部とのアナログ信号出力用のアナログバンプ接合部１４およびデジタルバンプ接合部１５を放射線状に設けている。また、前記基板１１の上面には、振動子電極１６を設けている。そしてまた、前記基板１１には、前記凹部１２における内底面と同一面から上面にかけてアナログ層１７を設けており、そして、このアナログ層１７には、前記振動子接続用のアナログバンプ接合部１３と電気的に接続される振動子アナログ信号配線パターン１８を設けているものである。さらに、前記基板１１には、前記凹部１２における内底面と同一面から下面にかけてデジタル層１９を設けており、そして、このデジタル層１９には、前記アナログ信号出力用のアナログバンプ接合部１４と電気的に接続される出力用アナログ信号配線パターン２０を設けるとともに、デジタルバンプ接合部１５と電気的に接続されるデジタル信号配線パターン２１を設けているものである。また、図４に示すように、凹部１２における内底面では、デジタルバンプ接合部１５を設けた側と異なる側に振動子接続用のアナログバンプ接合部１３およびアナログ信号出力用のアナログバンプ接合部１４を設けているものである。そしてまた、図３に示すように、基板１１におけるアナログ層１７に設けた振動子アナログ信号配線パターン１８とデジタル層１９に設けたデジタル信号配線パターン２１とは互いに交差しないように構成されているものである。さらに、図４に示すように、アナログバンプ接合部１４には、ＧＮＤ電位アナログバンプ接合部１４ａを設けている。また、デジタルバンプ接合部１５には、電源デジタルバンプ接合部１５ａとスイッチバンプ接合部１５ｂとを設けている。そして、前記ＧＮＤ電位アナログバンプ接合部１４ａとスイッチバンプ接合部１５ｂとをアナログ信号配線パターン１８により電気的に接続している。２２は音叉形状のシリコン基板（図示せず）の上面にＰＺＴからなる圧電薄膜（図示せず）を設けたＸ軸振動子で、このＸ軸振動子２２は前記基板１１の上面に設けられるとともに、図６に示すように、上面に駆動電極３２、第１のセンス電極３４および第２のセンス電極３５を設けている。２５はＹ軸振動子で、このＹ軸振動子２５は前記基板１１の上面に設けられるとともに、前記Ｘ軸振動子２２と同様、上面に駆動電極３２、第１のセンス電極３４および第２のセンス電極３５を設けている。また、前記基板１１の上面に設けた振動子電極１６は、前記Ｘ軸振動子２２とＹ軸振動子２５における駆動電極３２、第１のセンス電極３４および第２のセンス電極３５とワイヤー線２６により電気的に接続されているものである。
【００２２】
２７はＩＣで、このＩＣ２７は前記基板１１の凹部１２に設けられるとともに、Ｘ軸振動子２２およびＹ軸振動子２５を振動駆動し、かつＸ軸振動子２２およびＹ軸振動子２５からの出力信号を処理する振動子アナログ信号処理回路部２８を設けている。また、前記ＩＣ２７にはデジタル信号処理回路部２９を設けており、そして、このデジタル信号処理回路部２９により、前記振動子アナログ信号処理回路部２８から出力されるアナログ信号をデジタル信号に変換している。そしてまた、前記ＩＣ２７の下面には、方形形状に整列するようにバンプ電極３０を設けており、かつこのバンプ電極３０は、基板１１における振動子接続用のアナログバンプ接合部１３、アナログ信号出力用のアナログバンプ接合部１４およびデジタルバンプ接合部１５と電気的に接続しているものである。すなわち、ＩＣ２７におけるバンプ電極３０から振動子接続用のアナログバンプ接合部１３、振動子アナログ信号配線パターン１８、振動子電極１６およびワイヤー線２６を介して前記Ｘ軸振動子２２およびＹ軸振動子２５における駆動電極３２に駆動電圧を供給している。また、前記ＩＣ２７は、前記Ｘ軸振動子２２およびＹ軸振動子２５における第１のセンス電極３４および第２のセンス電極３５からの出力信号を、ワイヤー線２６、振動子電極１６、振動子アナログ信号配線パターン１８を介して入力するとともに、振動子アナログ信号処理回路部２８およびデジタル信号処理回路部２９により信号処理をしてデジタル信号配線パターン２１より外部に出力しているものである。そして、前記ＩＣ２７におけるデジタル信号処理回路部２９には、図８に示すように、電荷増幅器３６を設けており、この電荷増幅器３６には前記Ｘ軸振動子２２およびＹ軸振動子２５におけるモニタ電極３３が出力する電荷が入力され、そしてこの入力された電荷を所定の倍率で電圧に変換するものである。３７はバンドパスフィルタで、このバンドパスフィルタ３７には前記電荷増幅器３６の出力が入力され、そしてこの入力された信号のノイズ成分を除去してモニタ信号を出力するものである。３８はＡＧＣ回路で、このＡＧＣ回路３８は半波整流平滑回路（図示せず）を有しているもので、前記バンドパスフィルタ３７の出力信号を半波整流して平滑したＤＣ信号を生成し、このＤＣ信号をもとに前記バンドパスフィルタ３７の出力するモニタ信号を増幅あるいは減衰させて出力するものである。３９は駆動回路で、この駆動回路３９には前記ＡＧＣ回路３８の出力が入力され、前記振動子２２、２５の駆動電極３２に駆動信号を出力するものである。そして、前記電荷増幅器３６、バンドパスフィルタ３７、ＡＧＣ回路３８および駆動回路３９によりドライブ回路４０を構成している。
【００２３】
４１はＰＬＬ回路で、このＰＬＬ回路４１は前記ドライブ回路４０におけるバンドパスフィルタ３７が出力するモニタ信号を逓倍し、位相ノイズを時間的に積分し低減して出力するものである。４２はタイミング生成回路で、このタイミング生成回路４２は前記ＰＬＬ回路４１から出力されるモニタ信号を逓倍した信号をもとに、タイミング信号を生成して出力するものである。そして、前記ＰＬＬ回路４１とタイミング生成回路４２とでタイミング制御回路４３を構成している。４７は第１のＤＡ切替手段で、この第１のＤＡ切替手段４７は、第１の基準電圧４９および第２の基準電圧５０を有し、そしてこの第１の基準電圧４９と第２の基準電圧５０を所定の信号により切り替えるものである。５１はＤＡ出力手段で、このＤＡ出力手段５１は前記第１のＤＡ切替手段４７の出力信号が入力されるコンデンサ５２と、このコンデンサ５２の両端に接続され、第２のタイミングΦ２で動作してコンデンサ５２の電荷を放電するスイッチ５３、５４とにより構成されている。そして、前記第１のＤＡ切替手段４７と第１のＤＡ出力手段５１とで第１のＤＡ変換手段４８を構成し、かつこの第１のＤＡ変換手段４８は第１のタイミングΦ１で前記コンデンサ５２の電荷を放電するとともに、第１のＤＡ切替手段４７が出力する基準電圧に応じた電荷を入出力するものである。５５は第１のスイッチで、この第１のスイッチ５５は前記第１のタイミングΦ１で第１のセンス電極３４から、電流からなる出力信号を出力するものである。５６は第１の積分回路で、この第１の積分回路５６には前記第１のスイッチ５５の出力が入力されるもので、演算増幅器５７と、この演算増幅器５７の帰還に並列に接続されるコンデンサ５８とにより構成されている。
【００２４】
５９は第２のＤＡ切替手段で、この第２のＤＡ切替手段５９は、第１の基準電圧６０および第２の基準電圧６１を有し、そしてこの第１の基準電圧６０と第２の基準電圧６１を所定の信号により切り替えるものである。６２は第２のＤＡ出力手段で、この第２のＤＡ出力手段６２は前記第２のＤＡ切替手段５９の出力信号が入力されるコンデンサ６３と、このコンデンサ６３の両端に接続され、第２のタイミングΦ２で動作してコンデンサ６３の電荷を放電するスイッチ６４ａ、６４ｂとにより構成されている。そして、前記第２のＤＡ切替手段５９と第２のＤＡ出力手段６２とで第２のＤＡ変換手段６６を構成し、かつこの第２のＤＡ変換手段６６は第２のタイミングΦ２で前記コンデンサ６３の電荷を放電するとともに、第２のＤＡ切替手段５９が出力する基準電圧に応じた電荷を入出力するものである。６５は第２のスイッチで、この第２のスイッチ６５は前記第１のタイミングΦ１で、第２のセンス電極３５から出力信号を出力するものである。６７は第２の積分回路で、この第２の積分回路６７には前記第２のスイッチ６５の出力が入力されるもので、演算増幅器６８と、この演算増幅器６８の帰還に並列に接続されるコンデンサ６９とにより構成されている。７０は比較回路で、この比較回路７０には前記第１の積分回路５６が出力する積分信号と第２の積分回路６７が出力する積分信号とを比較する比較器７１と、Ｄ型フリップフロップ７２とにより構成されており、前記Ｄ型フリップフロップ７２に、比較器７１が出力する１ビットからなるデジタル信号を入力している。また、前記Ｄ型フリップフロップ７２は前記第１のタイミングΦ１の開始時に前記１ビットデジタル信号をラッチしてラッチ信号を出力するものであり、このラッチ信号は、前記第１のＤＡ変換手段４８の第１のＤＡ切替手段４７に入力されて第１の基準電圧４９または第２の基準電圧５０を切り替えるとともに、前記第２のＤＡ変換手段６６の第２のＤＡ切替手段５９に入力されて第１の基準電圧６０または第２の基準電圧６１を切り替えるものである。そして、前記第１のＤＡ変換手段４８、第２のＤＡ変換手段６６、第１の積分回路５６、第２の積分回路６７および比較回路７０によりΣΔ変調器からなるＡＤ変換器７３を構成している。そして、このＡＤ変換器７３は上記構成により、前記振動子２２、２５における第１のセンス電極３４および第２のセンス電極３５より出力される電荷をΣΔ変調し、１ビットデジタル信号に変換して出力するものである。
【００２５】
７４は補正演算手段で、この補正演算手段７４にはフリップフロップ７２が出力する１ビット差分信号が入力され、この１ビット差分信号と所定の補正情報との補正演算を置換処理により実現するものである。つまり、上記したように補正演算手段７４に入力される１ビット差分信号が“０”“１”“−１”であり、例えば、補正情報が“５”である場合にはそれぞれ“０”“５”“−５”と置き換えて出力する構成となっている。７５はデジタルフィルタで、このデジタルフィルタ７５には前記補正演算手段７４より出力されるデジタル信号が入力され、ノイズ成分を除去するフィルタリング処理を行うものである。７６は符号付数値表現変換回路で、この符号付数値表現変換回路７６には前記デジタルフィルタ７５から２の補数表現のデジタル信号が入力される。前記符号付数値表現変換回路７６は外部からＬＯＷ電圧レベルの制御信号が入力された場合には、２の補数表現のデジタル信号をそのまま出力する。
【００２６】
一方、外部からＨｉｇｈの電圧レベルの制御信号が入力された場合には、符号付数値表現変換回路７６により、フルスケールの半分に相当する値を加算して、オフセット・バイナリ方式のデジタル信号を外部に出力するものである。例えば、デジタルフィルタ７５から出力される２の補数表現の出力信号が、２の１６乗からなる信号の場合には、２の１５乗の信号を加算するものである。そして、補正演算手段７４、デジタルフィルタ７５および符号付数値表現変換回路７６により演算手段７７を構成している。また、この演算手段７７は、第１のタイミングΦ１で１ビットデジタル信号をラッチして、補正演算、フィルタリング処理を行い、マルチビット信号を出力している。そしてまた、前記タイミング制御回路４３、ＡＤ変換器７３および演算手段７７によりセンス回路を構成している。７８は上蓋で、この上蓋７８は前記基板１１の上面を覆うことによりＸ軸振動子２２およびＹ軸振動子２５を保護しているものである。
【００２７】
以上のように構成された本発明の一実施の形態における角速度センサについて、次にその製造方法を説明する。
【００２８】
まず、２の補数表現のデジタル出力信号を出力する角速度センサの製造方法について、説明する。
【００２９】
基板１１の上面に設けた凹部１２に、エポキシ系の熱硬化性樹脂を塗布した後、凹部１２にＩＣ２７を搭載し、さらに高温雰囲気中で熱硬化性樹脂を硬化させることにより、基板１１にＩＣ２７を固着し、そしてこのＩＣ２７におけるバンプ電極３０を基板１１における振動子接続用のアナログバンプ接合部１３、アナログ信号出力用のアナログバンプ接合部１４、ＧＮＤ電位アナログバンプ接合部１４ａ、デジタルバンプ接合部１５、電源デジタルバンプ接合部１５ａおよびスイッチバンプ接合部１５ｂに電気的に接続する。
【００３０】
次に、基板１１におけるＸ軸振動子２２およびＹ軸振動子２５を載置する位置に、エポキシ系の熱硬化性樹脂を塗布する。
【００３１】
次に、基板１１の上面にＸ軸振動子２２、Ｙ軸振動子２５を載置した後、基板１１を約１５０℃の高温槽（図示せず）に約９０分投入して、基板１１の上面にＸ軸振動子２２、Ｙ軸振動子２５を固着する。
【００３２】
次に、Ｘ軸振動子２２およびＹ軸振動子２５と基板１１における振動子電極１６とを、ワイヤー線２６のワイヤーボンディングにより電気的に接続する。
【００３３】
最後に、基板１１の上面に上蓋７８を取り付ける。
【００３４】
同様に、オフセットバイナリー表現のデジタル出力信号を出力する角速度センサの製造方法について、説明する。
【００３５】
その場合には、図９に示すように、ＧＮＤ電位を構成するアナログ信号配線パターン１８をＧＮＤ電位アナログバンプ接合部１４ａと接続する基板１１を準備した後、ＩＣ２７におけるバンプ電極３０を基板１１における振動子接続用のアナログバンプ接合部１３、アナログ信号出力用のアナログバンプ接合部１４、ＧＮＤ電位アナログバンプ接合部１４ａ、デジタルバンプ接合部１５、電源デジタルバンプ接合部１５ａおよびスイッチバンプ接合部１５ｂに電気的に接続するものである。
【００３６】
以上のように構成された本発明の一実施の形態における角速度センサについて、次にその動作を説明する。
【００３７】
前記Ｘ軸振動子２２またはＹ軸振動子２５の駆動電極３２に交流電圧を加えると、前記振動体３１が共振し、モニタ電極３３に電荷が発生する。このモニタ電極３３に発生した電荷をドライブ回路４０における電荷増幅器３６に入力し、正弦波形の出力電圧に変換する。そしてこの電荷増幅器３６の出力電圧をバンドパスフィルタ３７に入力し、前記振動体３１の共振周波数のみを抽出し、ノイズ成分を除去した図１０（ａ）に示すような正弦波形を出力する。そしてまた、前記ドライブ回路４０におけるバンドパスフィルタ３７の出力信号をＡＧＣ回路３８が有する半波整流平滑回路（図示せず）に入力することにより、ＤＣ信号に変換する。そしてＡＧＣ回路３８はこのＤＣ信号が大の場合には前記ドライブ回路４０におけるバンドパスフィルタ３７の出力信号を減衰させるような信号を、一方、前記ＤＣ信号が小の場合には前記ドライブ回路４０におけるバンドパスフィルタ３７の出力信号を増幅させるような信号を駆動回路３９に入力し、そして前記振動体３１の振動が一定振幅となるように調整するものである。さらに、タイミング制御回路４３に、図１０（ａ）に示される正弦波信号が入力され、そしてこの正弦波信号を前記ＰＬＬ回路４１で逓倍した信号をもとにタイミング生成回路４２により図１０（ｂ）で示される第１のタイミングΦ１および第２のタイミングΦ２を形成する。そして、このタイミング信号が前記ΣΔ変調器からなるＡＤ変換器７３および補正演算手段７４に、スイッチの切替およびラッチ回路のラッチタイミングとして入力される。
【００３８】
また、前記振動子２２、２５が図８に図示している駆動方向に速度値に相当する電荷で屈曲振動している状態において、前記振動体３１の長手方向の中心軸周りに角速度ωで回転すると、この振動子２２、２５にＦ＝２ｍＶ×ωのコリオリ力が発生する。このコリオリ力により前記振動子２２、２５が有する第１のセンス電極３４および第２のセンス電極３５に、図１０（ｃ）および図１０（ｄ）に示すように電荷が発生する。そしてこの第１のセンス電極３４および第２のセンス電極３５に発生する電荷はコリオリ力により発生するため、前記モニタ電極３３に発生する信号より位相が９０度進んでいる。前記第１のセンス電極３４および第２のセンス電極３５に発生した出力信号は図１０（ｃ）および図１０（ｄ）に示す通り、正極性信号と負極性信号の関係にある。
【００３９】
この場合におけるΣΔ変調器からなるＡＤ変換器７３の動作を以下に説明する。このＡＤ変換器７３は第１のタイミングΦ１および第２のタイミングΦ２を繰り返すことによって動作するもので、第１のタイミングΦ１および第２のタイミングΦ２では振動子２２、２５における第１のセンス電極３４および第２のセンス電極３５から出力される正極性信号または負極性信号がΣΔ変調されて１ビットデジタル信号に変換される。
【００４０】
上記した第１のタイミングΦ１および第２のタイミングΦ２での動作をひとつずつ説明する。
【００４１】
ここでは、振動子２２、２５の中心軸を中心に所定の角速度が振動子２２、２５に付与されて、振動子２２、２５が回転し、第１のセンス電極３４および第２のセンス電極３５に８値に相当する電荷の出力電圧が発生する場合を考える。
【００４２】
まず、第１のタイミングΦ１では、振動子２２、２５における第１のセンス電極３４から発生する８値に相当する電荷からなる出力信号が第１の積分回路５６におけるコンデンサ５８に保持されるとともに、このコンデンサ５８に保持されている出力信号が比較回路７０における比較器７１の反転端子７１ａに入力される。同様に、振動子２２、２５における第２のセンス電極３５から発生する出力信号が第２の積分回路６７におけるコンデンサ６９に保持されるとともに、このコンデンサ６９に保持されている−８値に相当する電荷からなる出力信号が比較回路７０における比較器７１の非反転端子７１ｂに入力される。そうすると、比較器７１から比較結果として、１ビットデジタル信号“１”がフリップフロップ７２に入力され、第２のタイミングΦ２時に、フリップフロップ７２にラッチされる。そして、第２のタイミングΦ２で、第１のＤＡ出力手段５１におけるスイッチ５３およびスイッチ５４がＯＮになり、コンデンサ５２に保持されている電荷が放電されるとともに、第２のＤＡ出力手段６２におけるスイッチ６４ａおよびスイッチ６４ｂがＯＮになり、コンデンサ６３に保持されている電荷が放電される。そして、フリップフロップ７２からのラッチ信号“１”が、次の、第１のタイミングΦ１時に第１のＤＡ変換手段４８における第１のＤＡ切替手段４７に入力され、−１０値に相当する電荷を発生する第２の基準電圧５０に切り替えられる。同様に、第２のＤＡ変換手段６６における第２のＤＡ切替手段５９に入力され、１０値に相当する電荷を発生する第１の基準電圧６０に切り替えられる。そうすると、第１のＤＡ出力手段５１におけるコンデンサ５２に、第２の基準電圧５０の−１０値に相当する電荷に対応する電荷が蓄えられ、第１の積分回路５６に入力されるとともに、第２のＤＡ出力手段６２におけるコンデンサ６３に第１の基準電圧６０の１０値に相当する電荷に対応する電荷が蓄えられ、第２の積分回路６７に入力される。それとともに、第１のスイッチ５５がＯＮになり、前記振動子２２、２５の第１のセンス電極３４より発生する８値に相当する電荷に対応する電荷が第１の積分回路５６に出力される。さらに、第２のスイッチ６５がＯＮになり、第２のセンス電極３５から８値に相当する電荷に対応する電荷が第２の積分回路６７に入力される。
【００４３】
これにより第２のタイミングΦ２では、第１の積分回路５６におけるコンデンサ５８に、図１０（ｃ）の斜線部で示される電荷量と第１のＤＡ変換手段４８より出力される電荷量の総和が積分されて６値に相当する電荷からなる出力信号が第１の積分回路５６に保持されることになる。同様に、第２の積分回路６７におけるコンデンサ６９に、図１０（ｄ）の斜線部で示される電荷量と第２のＤＡ変換手段６６より出力される電荷量の総和が積分されて−６値に相当する電荷からなる出力信号が第２の積分回路６７に保持されることになる。そして、比較器７１により比較して、フリップフロップ７２に１ビットデジタル信号として出力されることになる。そして、このような前述のサイクルを繰り返すことにより、第１の積分回路５６に保持される電圧は順次２値に相当する電荷ずつ低下し、一方、第２の積分回路６７に保持される電圧は順次、２値に相当する電荷ずつ増加する。その結果、第１の積分回路５６および第２の積分回路６７に保持される電圧が０値に相当する電荷になるまでは、“１”の出力信号が出力される。その後、第１の積分回路５６に保持される電圧が−２値に相当する電荷になるとともに、第２の積分回路６７に保持される電圧が２値に相当する電荷になると、比較器７１からは、“−１”出力信号が出力される。そうすると、フリップフロップ７２からは、“−１”の出力信号が第１のＤＡ切替手段４７および第２のＤＡ切替手段５９に入力され、第１のＤＡ変換手段４８における第１の基準電圧４９から、１０値に相当する電荷の電圧が出力され、対応した電荷がコンデンサ５２に保持されるとともに、第２のＤＡ変換手段６６における第２の基準電圧６１からは、−１０値に相当する電荷の電圧が出力され、対応する電荷がコンデンサ６３に保持される。そうすると、第１の積分回路５６に１６値に相当する電荷の電圧が保持されるとともに、第２の積分回路６７に−１６値に相当する電荷の電圧が保持される。以後、第１の積分回路５６および第２の積分回路６７の出力電圧が順次２値に相当する電荷ずつ変化して、“１”の出力信号が９回出力された後、“−１”の出力信号が１回出力され、マルチビット化すると、“０．８”の出力信号が出力されて、角速度の信号として検出されるものである。
【００４４】
このとき、図４に示すように、スイッチバンプ接合部１５ｂがアナログ信号配線パターン１８を介してＧＮＤ電位アナログバンプ接合部１４ａと電気的に接続されている場合には、ＩＣ２７における符号付数値表現変換回路７６にＧＮＤ電位に相当するＬＯＷ電圧レベルの制御信号が入力される。そうすると、演算手段からは、（表１）に示すような、２の補数表現のデジタル信号が出力される。
【００４５】
【表１】
2012098033.tif 000003
【００４６】
一方、図９に示すように、スイッチバンプ接合部１５ｂがデジタル信号配線パターン２１を介して電源デジタルバンプ接合部１５ａと電気的に接続されている場合には、ＩＣ２７における符号付数値表現変換回路７６に３Ｖ電位に相当するＨｉｇｈ電圧レベルの制御信号が入力される。そうすると、演算手段からは、（表１）に示すような、オフセットバイナリー表現のデジタル信号が出力される。
【産業上の利用可能性】
【００４７】
本発明にかかる角速度センサは、２の補数表現だけでなく、他の符号付数値表現でも容易に出力信号を出力することができるという効果を有し、特に、航空機、車両などの移動体の姿勢制御やナビゲーションシステム等に用いられるデジタル回路を用いた角速度センサとして有用である。
【符号の説明】
【００４８】
１１  基板
１８  アナログ信号配線パターン
２１  デジタル信号配線パターン
２２、２５  振動子
３２  駆動電極
３３  モニタ電極
３４  第１のセンス電極
３５  第２のセンス電極
４０  ドライブ回路
４８  第１のＤＡ変換手段
５６  第１の積分回路
６６  第２のＤＡ変換手段
６７  第２の積分回路
７０  比較回路
７３  ＡＤ変換器
７４  補正演算手段
７６  符号付数値表現変換回路
【図１】
2012098033.tif 000004
【図２】
2012098033.tif 000005
【図３】
2012098033.tif 000006
【図４】
2012098033.tif 000007
【図５】
2012098033.tif 000008
【図６】
2012098033.tif 000009
【図７】
2012098033.tif 000010
【図８】
2012098033.tif 000011
【図９】
2012098033.tif 000012
【図１０】
2012098033.tif 000013
【図１１】
2012098033.tif 000014
【図１２】
2012098033.tif 000015
【図１３】
2012098033.tif 000016