(57)【要約】【課題】オン抵抗を低減することが可能な半導体装置を提供する。【解決手段】ＭＯＳＦＥＴ１００は、炭化珪素基板１と、炭化珪素からなり、炭化珪素基板１上に形成されたバッファ層２と、バッファ層２上に形成され、導電型がｎ型である炭化珪素からなるドリフト層３と、ドリフト層３のバッファ層２とは反対側の主面を含むようにドリフト層３内に形成され、導電型がｐ型であるｐ型ボディ領域４と、ｐ型ボディ領域４上に形成されたソースコンタクト電極９２と、炭化珪素基板１のバッファ層２とは反対側の主面上に形成されたドレイン電極９６とを備え、バッファ層２とボディ領域４とに挟まれるドリフト層３の領域には、ドリフト層３内の他の領域よりも不純物濃度が高い電流パス領域３２が形成されている。【選択図】図１
2012243966.tif 000002
【特許請求の範囲】
【請求項１】
半導体からなる基板と、
半導体からなり、前記基板上に形成されたバッファ層と、
前記バッファ層上に形成され、導電型が第１導電型である半導体からなるドリフト層と、
前記ドリフト層の前記バッファ層とは反対側の主面を含むように前記ドリフト層内に形成され、導電型が第２導電型であるボディ領域と、
前記ボディ領域上に形成された第１電極と、
前記基板の前記バッファ層とは反対側の主面上に形成された第２電極とを備え、
前記バッファ層と前記ボディ領域とに挟まれる前記ドリフト層の領域には、前記ドリフト層内の他の領域よりも不純物濃度が高い電流パス領域が形成されている、半導体装置。
【請求項２】
前記電流パス領域の不純物濃度は前記バッファ層の不純物濃度よりも低い、請求項１に記載の半導体装置。
【請求項３】
前記電流パス領域の不純物濃度は、前記ボディ領域側よりも前記バッファ層側において高くなっている、請求項１または２に記載の半導体装置。
【請求項４】
前記電流パス領域はエピタキシャル成長により形成される、請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
前記ボディ領域と前記電流パス領域との距離は、前記バッファ層と前記電流パス領域との距離よりも小さくなっている、請求項１〜４のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、より特定的には、オン抵抗を低減することが可能な半導体装置に関するものである。
【背景技術】
【０００２】
ボディ領域に印加する電圧を調整することにより反転層の形成を制御し、オン状態とオフ状態とを切り替えることが可能なＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）などの半導体装置においては、耐圧の向上、オン抵抗の低減等が求められている。また、大電流、高電圧に対応することが求められるパワーデバイスとしては、半導体装置の厚み方向に電流が流れる縦型半導体装置が用いられる（たとえば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１５８７８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、高効率化、低損失化が求められる中、上記縦型半導体装置に対しては、オン抵抗のさらなる低減が求められている。
【０００５】
本発明はこのような課題に対応するためになされたものであって、その目的は、オン抵抗を低減することが可能な半導体装置を提供することである。
【課題を解決するための手段】
【０００６】
本発明に従った半導体装置は、半導体からなる基板と、半導体からなり、基板上に形成されたバッファ層と、バッファ層上に形成され、導電型が第１導電型である半導体からなるドリフト層と、ドリフト層のバッファ層とは反対側の主面を含むようにドリフト層内に形成され、導電型が第２導電型であるボディ領域と、ボディ領域上に形成された第１電極と、基板のバッファ層とは反対側の主面上に形成された第２電極とを備えている。そして、バッファ層とボディ領域とに挟まれるドリフト層の領域には、ドリフト層内の他の領域よりも不純物濃度が高い電流パス領域が形成されている。
【０００７】
本発明の半導体装置は、上記第１電極と第２電極との間に電流が流れる縦型半導体装置である。従来の縦型半導体装置においては、ドリフト層のうちバッファ層とボディ領域とに挟まれる領域は、電流の流路として十分に活用されない。これに対し、本発明の半導体装置においては、不純物濃度が高い電流パス領域がバッファ層とボディ領域とに挟まれる領域に形成される。そのため、当該電流パス領域を通ってバッファ層とボディ領域とに挟まれる領域に電流が導かれる。これにより、バッファ層とボディ領域とに挟まれるドリフト層の領域が電流の流路として十分に活用される。その結果、本発明の半導体装置によれば、オン抵抗を低減することが可能な半導体装置を提供することができる。
【０００８】
ここで、不純物とは、半導体内に多数キャリアを発生させるために意図的に添加される物質を意味する。
【０００９】
上記半導体装置においては、電流パス領域の不純物濃度はバッファ層の不純物濃度よりも低くてもよい。また、上記半導体装置においては、電流パス領域の不純物濃度は、ボディ領域側よりもバッファ層側において高くなっていてもよい。このようにすることにより、電界集中を緩和することができる。なお、電流パス領域の不純物濃度は、ボディ領域側からバッファ層側に向けて連続的に高くなっていてもよいし、段階的に高くなっていてもよい。
【００１０】
上記半導体装置においては、電流パス領域はエピタキシャル成長により形成されてもよい。これにより、容易に電流パス領域を形成することができる。なお、電流パス領域は、たとえばイオン注入によって形成することも可能である。
【００１１】
上記半導体装置においては、ボディ領域と電流パス領域との距離は、バッファ層と電流パス領域との距離よりも小さくなっていてもよい。このようにすることにより、バッファ層とボディ領域とに挟まれるドリフト層の領域を電流の流路として一層効率的に活用することができる。
【００１２】
上記半導体装置は、ＤｉＭＯＳＦＥＴ（Ｄｏｕｂｌｅ  Ｉｍｐｌａｎｔｅｄ  ＭＯＳＦＥＴ）であってもよい。ＤｉＭＯＳＦＥＴの構造は、本発明の半導体装置の適用に好適である。
【発明の効果】
【００１３】
以上の説明から明らかなように、本発明の半導体装置によれば、オン抵抗を低減することが可能な半導体装置を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】ＭＯＳＦＥＴの構造を示す概略断面図である。
【図２】ＭＯＳＦＥＴの製造方法の概略を示すフローチャートである。
【図３】ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。
【図４】ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。
【図５】ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。
【発明を実施するための形態】
【００１５】
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
【００１６】
図１を参照して、本発明の一実施の形態である半導体装置について説明する。本実施の形態における半導体装置（ＤｉＭＯＳＦＥＴ）であるＭＯＳＦＥＴ１００は、導電型がｎ型（第１導電型）である炭化珪素基板１と、炭化珪素からなり導電型がｎ型であるバッファ層２と、炭化珪素からなり導電型がｎ型のドリフト層３と、導電型がｐ型（第２導電型）の一対のｐ型ボディ領域４と、導電型がｎ型のｎ＋領域５と、導電型がｐ型のｐ＋領域６とを備えている。
【００１７】
バッファ層２は、炭化珪素基板１の一方の主面１Ａ上に形成され、ｎ型不純物を含むことにより導電型がｎ型となっている。ドリフト層３は、バッファ層２上に形成され、ｎ型不純物を含むことにより導電型がｎ型となっている。ドリフト層３に含まれるｎ型不純物は、たとえばＮ（窒素）であり、バッファ層２に含まれるｎ型不純物よりも低い濃度（密度）で含まれている。バッファ層２およびドリフト層３は、炭化珪素基板１の一方の主面１Ａ上に形成されたエピタキシャル成長層である。
【００１８】
そして、バッファ層２とｐ型ボディ領域４とに挟まれるドリフト層３の領域には、ドリフト層３内の他の領域よりも不純物濃度が高い電流パス領域としての電流パス層３２が形成されている。より具体的には、ドリフト層３は、バッファ層２上に接触して配置される第１ドリフト層３１と、第１ドリフト層３１上に配置される電流パス領域としての電流パス層３２と、電流パス層３２上に配置される第２ドリフト層３３とを含んでいる。第１ドリフト層３１における不純物濃度はたとえば１．０×１０１４ｃｍ−３以上１．０×１０１６ｃｍ−３以下程度とし、第２ドリフト層３３における不純物濃度は、たとえば１．０×１０１４ｃｍ−３以上２．０×１０１８ｃｍ−３以下程度とし、電流パス層３２における不純物濃度は、たとえば１．０×１０１６ｃｍ−３以上１．０×１０１８ｃｍ−３以下程度とすることができる。また、電流パス層３２の厚みは０．１μｍ以上２．０μｍ以下程度とすることができる。さらに、電流パス層３２とｐ型ボディ領域４との距離は、たとえば０．０５μｍ以上０．５μｍ以下程度とすることができる。より好ましくは、不純物濃度が第１ドリフト層３１よりも第２ドリフト層３３において大きいという関係を満たすと、ＪＦＥＴ抵抗を低くすることができる。より好ましくは電流パス層３２の不純物濃度が第２ドリフト層３３の不純物濃度以上であるという関係を満たすと、電流広がりの効果を得つつ、ＪＦＥＴ領域直上の酸化膜への電界集中を緩和することができる。
【００１９】
一対のｐ型ボディ領域４は、エピタキシャル成長層（ドリフト層３）において、炭化珪素基板１側の主面とは反対側の主面３Ａを含むように互いに分離して形成され、ｐ型不純物（導電型がｐ型である不純物）を含むことにより、導電型がｐ型となっている。ｐ型ボディ領域４に含まれるｐ型不純物は、たとえばアルミニウム（Ａｌ）、硼素（Ｂ）などである。
【００２０】
ｎ＋領域５は、上記主面３Ａを含み、かつｐ型ボディ領域４に取り囲まれるように、一対のｐ型ボディ領域４のそれぞれの内部に形成されている。ｎ＋領域５は、ｎ型不純物、たとえばＰなどをドリフト層３に含まれるｎ型不純物よりも高い濃度（密度）で含んでいる。ｐ＋領域６は、上記主面３Ａを含み、かつｐ型ボディ領域４に取り囲まれるとともに、ｎ＋領域５に隣接するように一対のｐ型ボディ領域４のそれぞれの内部に形成されている。ｐ＋領域６は、ｐ型不純物、たとえばＡｌなどをｐ型ボディ領域４に含まれるｐ型不純物よりも高い濃度（密度）で含んでいる。
【００２１】
さらに、図１を参照して、ＭＯＳＦＥＴ１００は、ゲート絶縁膜としてのゲート酸化膜９１と、ゲート電極９３と、一対のソースコンタクト電極９２と、層間絶縁膜９４と、ソース配線９５と、ドレイン電極９６とを備えている。
【００２２】
ゲート酸化膜９１は、主面３Ａに接触し、一方のｎ＋領域５の上部表面から他方のｎ＋領域５の上部表面にまで延在するようにドリフト層の主面３Ａ上に形成され、たとえば二酸化珪素（ＳｉＯ２）からなっている。
【００２３】
ゲート電極９３は、一方のｎ＋領域５上から他方のｎ＋領域５上にまで延在するように、ゲート酸化膜９１に接触して配置されている。また、ゲート電極９３は、不純物が添加されたポリシリコン、Ａｌなどの導電体からなっている。
【００２４】
ソースコンタクト電極９２は、一対のｎ＋領域５上のそれぞれから、ゲート酸化膜９１から離れる向きに延在してｐ＋領域６上にまで達するとともに、主面３Ａに接触して配置されている。また、ソースコンタクト電極９２は、たとえばＮｉｘＳｉｙ（ニッケルシリサイド）など、ｎ＋領域５とオーミックコンタクト可能な材料からなっている。
【００２５】
層間絶縁膜９４は、ドリフト層３の主面３Ａ上においてゲート電極９３を取り囲み、かつ一方のｐ型ボディ領域４上から他方のｐ型ボディ領域４上にまで延在するように形成され、たとえば絶縁体である二酸化珪素（ＳｉＯ２）からなっている。
【００２６】
ソース配線９５は、ドリフト層３の主面３Ａ上において、層間絶縁膜９４を取り囲み、かつソースコンタクト電極９２の上部表面上にまで延在している。また、ソース配線９５は、Ａｌなどの導電体からなり、ソースコンタクト電極９２を介してｎ＋領域５と電気的に接続されている。
【００２７】
ドレイン電極９６は、炭化珪素基板１においてドリフト層３が形成される側とは反対側の主面に接触して形成されている。このドレイン電極９６は、たとえばＮｉｘＳｉｙなど、炭化珪素基板１とオーミックコンタクト可能な材料からなっており、炭化珪素基板１と電気的に接続されている。
【００２８】
次に、ＭＯＳＦＥＴ１００の動作について説明する。図１を参照して、ゲート電極９３の電圧が閾値電圧未満の状態、すなわちオフ状態では、ドレイン電極に電圧が印加されても、ゲート酸化膜９１の直下に位置するｐ型ボディ領域４とドリフト層３との間のｐｎ接合が逆バイアスとなり、非導通状態となる。一方、ゲート電極９３に閾値電圧以上の電圧を印加すると、ｐ型ボディ領域４のゲート酸化膜９１と接触する付近であるチャネル領域４１において、反転層が形成される。その結果、ｎ＋領域５とドリフト層３とが電気的に接続され、ソース配線９５とドレイン電極９６との間に電流が流れる。
【００２９】
ここで、オン状態のＭＯＳＦＥＴ１００においては、ソース配線９５から供給された電子は、ソースコンタクト電極９２、ｎ＋領域５、反転層が形成されたチャネル領域４１、ドリフト層３、バッファ層２および炭化珪素基板１を通ってドレイン電極９６に到達する。このとき、電流パス領域としての電流パス層３２が形成されない従来のＭＯＳＦＥＴにおいては、図１を参照して、チャネル領域４１を通過して互いに対向するｐ型ボディ領域４に挟まれるドリフト層３内の領域に到達した電子は、矢印αに沿って僅かに流路を拡大しつつドリフト層３、バッファ層２および炭化珪素基板１を通過してドレイン電極９６へと向かう。その結果、ドリフト層３のうちバッファ層２とｐ型ボディ領域４とに挟まれる領域は、電流の流路として十分に活用されない。
【００３０】
これに対し、本実施の形態におけるＭＯＳＦＥＴ１００においては、不純物濃度の高い電流パス領域としての電流パス層３２がバッファ層２とｐ型ボディ領域４とに挟まれる領域に形成されている。より具体的には、電流パス層３２は、ドリフト層３においてバッファ層２とｐ型ボディ領域４とが対向する領域からバッファ層２とゲート酸化膜９１とが対向する領域にまで延在するように形成されている。別の観点から説明すると、電流パス層３２はバッファ層２の主面に沿って、バッファ層２の主面にほぼ並行に延在する単一の層として形成されている。そのため、第２ドリフト層３３に到達した電子は、矢印αに沿って移動するだけでなく、矢印βに沿って電流パス層３２において流路を大きく拡大し、第１ドリフト層３１、バッファ層２および炭化珪素基板１を通過してドレイン電極９６へと向かう。これにより、バッファ層２とｐ型ボディ領域４とに挟まれるドリフト層３の領域が電流の流路として十分に活用される。その結果、本実施の形態におけるＭＯＳＦＥＴ１００は、オン抵抗を低減することが可能な半導体装置となっている。
【００３１】
次に、実施の形態１におけるＭＯＳＦＥＴ１００の製造方法の一例について、図２〜図５を参照して説明する。図２を参照して、本実施の形態におけるＭＯＳＦＥＴ１００の製造方法では、まず工程（Ｓ１１０）として炭化珪素基板準備工程が実施される。この工程（Ｓ１１０）では、図３を参照して、単結晶炭化珪素からなり、導電型がｎ型である炭化珪素基板１が準備される。
【００３２】
次に、エピタキシャル成長工程が実施される。このエピタキシャル成長工程では、工程（Ｓ１２０）としてのバッファ層形成工程、工程（Ｓ１３０）としての第１ドリフト層形成工程、工程（Ｓ１４０）としての電流パス層形成工程、工程（Ｓ１５０）としての第２ドリフト層形成工程が順次実施される。この工程（Ｓ１２０）〜（Ｓ１５０）は、図３を参照して、炭化珪素基板１の一方の主面１Ａ上に各層に応じた不純物を添加しつつ炭化珪素をエピタキシャル成長させることにより、バッファ層２、第１ドリフト層３１、電流パス層３２および第２ドリフト層３３が順次形成される。これにより、炭化珪素基板１上にバッファ層２およびドリフト層３が形成される。
【００３３】
次に、工程（Ｓ１６０）としてイオン注入工程が実施される。この工程（Ｓ１６０）では、図３および図４を参照して、まずｐ型ボディ領域４を形成するためのイオン注入が実施される。具体的には、たとえばＡｌ（アルミニウム）イオンがドリフト層３（第２ドリフト層３３）に注入されることにより、ｐ型ボディ領域４が形成される。次に、ｎ＋領域５を形成するためのイオン注入が実施される。具体的には、たとえばＰ（リン）イオンがｐ型ボディ領域４に注入されることにより、ｐ型ボディ領域４内にｎ＋領域５が形成される。さらに、ｐ＋領域６を形成するためのイオン注入が実施される。具体的には、たとえばＡｌイオンがｐ型ボディ領域４に注入されることにより、ｐ型ボディ領域４内にｐ＋領域６が形成される。上記イオン注入は、たとえばドリフト層３の主面上に二酸化珪素（ＳｉＯ２）からなり、イオン注入を実施すべき所望の領域に開口を有するマスク層を形成して実施することができる。
【００３４】
次に、工程（Ｓ１７０）として活性化アニール工程が実施される。この工程（Ｓ１７０）では、たとえばアルゴンなどの不活性ガス雰囲気中において１７００℃に加熱し、３０分間保持する熱処理が実施される。これにより、上記工程（Ｓ１６０）において注入された不純物が活性化する。
【００３５】
次に、工程（Ｓ１８０）として酸化膜形成工程が実施される。この工程（Ｓ１８０）では、図４および図５を参照して、たとえば酸素雰囲気中において１３００℃に加熱して６０分間保持する熱処理が実施されることにより、酸化膜（ゲート酸化膜）９１が形成される。
【００３６】
次に、工程（Ｓ１９０）として電極形成工程が実施される。図１を参照して、この工程（Ｓ１９０）では、まず、たとえばＣＶＤ法、フォトリソグラフィおよびエッチングにより、高濃度に不純物が添加された導電体であるポリシリコンからなるゲート電極９３が形成される。その後、たとえばＣＶＤ法により、絶縁体であるＳｉＯ２からなる層間絶縁膜９４が、主面３Ａ上においてゲート電極９３を取り囲むように形成される。次に、フォトリソグラフィおよびエッチングによりソースコンタクト電極９２を形成する領域の層間絶縁膜９４と酸化膜９１が除去される。次に、たとえば蒸着法により形成されたニッケル（Ｎｉ）膜が加熱されてシリサイド化されることにより、ソースコンタクト電極９２およびドレイン電極９６が形成される。そして、たとえば蒸着法により、導電体であるＡｌからなるソース配線９５が、主面３Ａ上において、層間絶縁膜９４を取り囲むとともに、ｎ＋領域５およびソースコンタクト電極９２の上部表面上にまで延在するように形成される。以上の手順により、本実施の形態におけるＭＯＳＦＥＴ１００が完成する。
【００３７】
ここで、ＭＯＳＦＥＴ１００においては、電流パス層３２の不純物濃度はバッファ層２の不純物濃度よりも低くてもよい。また、ＭＯＳＦＥＴ１００においては、電流パス層３２の不純物濃度は、ｐ型ボディ領域４側よりもバッファ層２側において高くなっていてもよい。このようにすることにより、電界集中を緩和することができる。電流パス層３２内の不純物濃度を上述のように変化させるためには、たとえばエピタキシャル成長により電流パス層３２を形成するに際して、導入する不純物の濃度を所望の濃度に変化させつつ電流パス層３２を成長させればよい。
【００３８】
また、ＭＯＳＦＥＴ１００においては、ｐ型ボディ領域４と電流パス層３２との距離は、バッファ層２と電流パス層３２との距離よりも小さくなっていてもよい。これにより、バッファ層２とｐ型ボディ領域４とに挟まれるドリフト層３の領域を、電流の流路として一層効率的に活用することができる。
【００３９】
なお、上記実施の形態においては、基板、バッファ層およびドリフト層を構成する半導体として炭化珪素が採用される場合について説明したが、本発明の半導体装置において採用可能な半導体材料はこれに限られず、たとえば珪素であってもよいし、窒化ガリウムであってもよい。一方、上述のように炭化珪素が採用される場合、当該炭化珪素は六方晶であることが好ましく、より具体的には４Ｈ−ＳｉＣが採用されることが好ましい。また、上記実施の形態においては、半導体装置の一例としてＭＯＳＦＥＴについて説明したが、たとえばＩＧＢＴなどであってもよい。
【００４０】
さらに、上記実施の形態においては電流パス領域として電流パス層３２が連続的な層として形成される場合について説明したが、本発明において採用可能な電流パス領域はこれに限られない。具体的には、たとえば互いに対向するバッファ層およびボディ領域ごとに、互いに分離した電流パス領域を形成してもよい。
【００４１】
また、電流パス領域の形成方法はエピタキシャル成長法に限られず、たとえばイオン注入によって形成することもできる。
【００４２】
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００４３】
本発明の半導体装置は、オン抵抗を低減することが求められる半導体装置に、特に有利に適用され得る。
【符号の説明】
【００４４】
１  炭化珪素基板、１Ａ  主面、２  バッファ層、３  ドリフト層、３Ａ  主面、４  ｐ型ボディ領域、５  ｎ＋領域、６  ｐ＋領域、３１  第１ドリフト層、３２  電流パス層、３３  第２ドリフト層、４１      チャネル領域、９１  ゲート酸化膜（酸化膜）、９２  ソースコンタクト電極、９３  ゲート電極、９４  層間絶縁膜、９５  ソース配線、９６  ドレイン電極、１００  ＭＯＳＦＥＴ。
【図１】
2012243966.tif 000003
【図２】
2012243966.tif 000004
【図３】
2012243966.tif 000005
【図４】
2012243966.tif 000006
【図５】
2012243966.tif 000007