(57)【要約】【課題】封止体の表面に形成されるシールド膜が封止体の表面から剥離して、シールド膜の一部が封止体の表面から膨れることを抑制できる技術を提供する。【解決手段】本願発明における特徴は、製品識別用マーク形成領域ＡＲ１を囲むように剥離防止用マーク形成領域ＡＲ２が設けられており、この剥離防止用マーク形成領域ＡＲ２の内部に複数の剥離防止用マークＥＭＫが形成されている点にある。つまり、本願発明では、封止体の表面領域のうち、製品識別用マーク形成領域ＡＲ１と異なる領域を剥離防止用マーク形成領域ＡＲ２と定義し、この剥離防止用マーク形成領域ＡＲ２内に複数の剥離防止用マークＥＭＫを形成している点に特徴がある。【選択図】図７
2012243895.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）配線基板と、
（ｂ）前記配線基板上に搭載された半導体チップと、
（ｃ）前記半導体チップを覆うように前記配線基板上に形成された封止体と、
（ｄ）前記封止体の表面上に形成され、かつ、前記配線基板に形成されている基準電位を供給する基準配線と電気的に接続されたシールド膜と、を備える半導体装置であって、
前記封止体の表面には、製品を識別するための凹形状をした製品識別用マークと、前記封止体の表面から前記シールド膜が剥離することを防止するための凹形状をした剥離防止用マークとが形成されていることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置であって、
前記製品識別用マークが形成されている製品識別用マーク形成領域と、前記剥離防止用マークが形成されている剥離防止用マーク形成領域とは異なる領域であることを特徴とする半導体装置。
【請求項３】
請求項２記載の半導体装置であって、
前記剥離防止用マーク形成領域は、平面視において、前記製品識別用マーク形成領域を囲むように形成されていることを特徴とする半導体装置。
【請求項４】
請求項１記載の半導体装置であって、
前記製品識別用マークの深さと、前記剥離防止用マークの深さは、同じであることを特徴とする半導体装置。
【請求項５】
請求項１記載の半導体装置であって、
前記剥離防止用マークは、複数個の同一パターンから形成されていることを特徴とする半導体装置。
【請求項６】
請求項５記載の半導体装置であって、
前記製品識別用マークは、複数の文字数列を含む識別パターンから構成され、
前記剥離防止用マークを構成する複数個の前記同一パターンのピッチ間隔は、前記製品識別用マークを構成する前記識別パターンの最小ピッチ間隔と同じであることを特徴とする半導体装置。
【請求項７】
請求項５記載の半導体装置であって、
前記製品識別用マークは、複数の文字数列を含む識別パターンから構成され、
前記剥離防止用マークを構成する複数個の前記同一パターンの数は、前記識別パターンを構成する前記複数の文字数列の数よりも多いことを特徴とする半導体装置。
【請求項８】
請求項５記載の半導体装置であって、
前記製品識別用マークは、複数の文字数列を含む識別パターンから構成され、
前記剥離防止用マークを構成する複数個の前記同一パターンの数は、前記識別パターンを構成する前記複数の文字数列の数よりも少ないことを特徴とする半導体装置。
【請求項９】
請求項１記載の半導体装置であって、
前記剥離防止用マークは、点形状のドットパターンから形成されていることを特徴とする半導体装置。
【請求項１０】
請求項１記載の半導体装置であって、
前記剥離防止用マークは、十字形状の十字パターンから形成されていることを特徴とする半導体装置。
【請求項１１】
請求項１記載の半導体装置であって、
前記シールド膜は、めっき膜から形成されていることを特徴とする半導体装置。
【請求項１２】
請求項１１記載の半導体装置であって、
前記シールド膜は、銅膜と、前記銅膜上に形成されたニッケル膜から形成されていることを特徴とする半導体装置。
【請求項１３】
請求項１記載の半導体装置であって、
前記封止体は、フィラーを含む樹脂から形成されていることを特徴とする半導体装置。
【請求項１４】
（ａ）基準電位を供給する基準配線を内部に形成した配線基板を用意する工程と、
（ｂ）前記（ａ）工程後、前記配線基板上に半導体チップを搭載する工程と、
（ｃ）前記（ｂ）工程後、前記半導体チップを覆うように、前記配線基板上に封止体を形成する工程と、
（ｄ）前記（ｃ）工程後、前記封止体の表面に、凹形状をした製品識別用マークと、凹形状をした剥離防止用マークとを形成する工程と、
（ｅ）前記（ｄ）工程後、第１ブレードを使用して、前記封止体を切断し、かつ、前記配線基板の途中までダイシングすることにより、前記配線基板の側面から前記基準配線を露出する工程と、
（ｆ）前記（ｅ）工程後、露出している前記配線基板の側面および前記封止体の表面にわたってシールド膜を形成し、前記基準配線と前記シールド膜とを電気的に接続する工程と、
（ｇ）前記（ｆ）工程後、前記第１ブレードよりも厚さの薄い第２ブレードを使用したダイシングにより、前記配線基板を切断する工程と、を備えることを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１４記載の半導体装置の製造方法であって、
前記（ｄ）工程は、レーザを前記封止体に照射することにより、前記製品識別用マークと前記剥離防止用マークとを形成することを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１４記載の半導体装置の製造方法であって、
前記（ｆ）工程は、無電解めっき法を使用することにより、前記シールド膜を形成することを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１４記載の半導体装置の製造方法であって、
前記（ｆ）工程後、前記（ｇ）工程前に、熱処理工程が存在することを特徴とする半導体装置の製造方法。
【請求項１８】
（ａ）基準電位を供給する基準配線を内部に形成した配線基板を用意する工程と、
（ｂ）前記（ａ）工程後、前記配線基板上に半導体チップを搭載する工程と、
（ｃ）前記（ｂ）工程後、前記半導体チップを覆うように、前記配線基板上に封止体を形成する工程と、
（ｄ）前記（ｃ）工程後、前記封止体の表面に、凹形状をした製品識別用マークを形成する工程と、
（ｅ）前記（ｄ）工程後、第１ブレードを使用して、前記封止体を切断し、かつ、前記配線基板の途中までダイシングすることにより、前記配線基板の側面から前記基準配線を露出する工程と、
（ｆ）前記（ｅ）工程後、露出している前記配線基板の側面および前記封止体の表面にわたってシールド膜を形成し、前記基準配線と前記シールド膜とを電気的に接続する工程と、
（ｇ）前記（ｆ）工程後、前記第１ブレードよりも厚さの薄い第２ブレードを使用したダイシングにより、前記配線基板を切断する工程と、を備え、
前記（ｃ）工程は、
（ｃ１）突起部が設けられた上金型と、下金型との間に形成されるキャビティ内に前記半導体チップが配置されるように、前記半導体チップを搭載した前記配線基板を前記上金型と前記下金型で挟み込む工程と、
（ｃ２）前記（ｃ１）工程後、前記キャビティ内に樹脂を注入することにより、前記半導体チップを覆う前記封止体を形成する工程を有し、
前記（ｃ２）工程によって形成される前記封止体の表面には、前記突起部の形状を反映した凹形状の剥離防止用マークが形成されることを特徴とする半導体装置の製造方法。
【請求項１９】
（ａ）ベースバンド信号を処理するベースバンド部と、
（ｂ）前記ベースバンド部で処理された前記ベースバンド信号を送信信号に変調するＲＦＩＣ部と、
（ｃ）前記ＲＦＩＣ部で変調された前記送信信号の電力を増幅する電力増幅器と、
（ｄ）前記電力増幅器で増幅された前記送信信号を送信するアンテナと、を備え、
前記ＲＦＩＣ部は、さらに、前記アンテナで受信された受信信号を増幅し、増幅した前記受信信号を復調する機能を有する携帯電話機であって、
前記電力増幅器を含む電力増幅モジュールは、
（ｅ１）配線基板と、
（ｅ２）前記配線基板上に搭載された半導体チップと、
（ｅ３）前記半導体チップを覆うように前記配線基板上に形成された封止体と、
（ｅ４）前記封止体の表面上に形成され、かつ、前記配線基板に形成されている基準電位を供給する基準配線と電気的に接続されたシールド膜と、を有し、
前記封止体の表面には、製品を識別するための凹形状をした製品識別用マークと、前記封止体の表面から前記シールド膜が剥離することを防止するための凹形状をした剥離防止用マークとが形成されていることを特徴とする携帯電話機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造技術ならびに携帯電話機に関し、特に、シールド膜を備えた半導体装置に適用して有効な技術に関する。
【背景技術】
【０００２】
特開２００５−１０９３０６号公報（特許文献１）には、パッケージを構成する封止体の表面に対してエッチング処理を施すことにより、封止体と、封止体の表面に形成される無電解銅めっき皮膜との密着性を向上させる技術が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−１０９３０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、ＧＳＭ（Global System for Mobile Communications）（登録商標）方式、ＰＣＳ（Personal Communication Systems）方式、ＰＤＣ（Personal Digital Cellular）方式、およびＣＤＭＡ（Code Division Multiple Access）方式といった通信方式に代表される移動体通信機器（例えば、携帯電話機）が世界的に普及している。
【０００５】
一般に、携帯電話機では、ベースバンド部で処理されたベースバンド信号をＲＦＩＣ５で送信信号（無線周波数信号）に変調し、変調された送信信号の電力を電力増幅器で増幅する。そして、送信信号は、送信帯域を通過帯域とする送信フィルタを介して、アンテナから電波として放射される。一方、アンテナで受信された受信信号は、受信帯域を通過帯域とする受信フィルタを介して低雑音増幅器に入力される。そして、低雑音増幅器では、受信信号が増幅され、増幅された受信信号はＲＦＩＣ５でベースバンド信号に復調される。その後、復調されたベースバンド信号はベースバンド部で処理される。このようにして、携帯電話機では、送受信が可能となっている。
【０００６】
上述したように、携帯電話機では、送信信号の電力を増幅するために電力増幅器が使用される。この電力増幅器は、例えば、パワートランジスタとしてのＬＤＭＯＳＦＥＴを形成した半導体チップを有しており、この半導体チップが配線基板上に実装されて電力増幅器を含む電力増幅モジュールが形成されている。この電力増幅モジュールは、大きな電力を取り扱うため、電磁波の大きな発生源となる。このことから、電力増幅モジュールで発生した電磁波が携帯電話機に搭載されている他の半導体装置に影響を及ぼすことを抑制するため、電力増幅モジュールを構成するパッケージの表面にシールド膜を形成することが行なわれている。つまり、パッケージを構成する封止体の表面に基準電位（ＧＮＤ電位）と電気的に接続されたシールド膜を形成することにより、電力増幅モジュールで発生した電磁波が外部へ漏洩することを抑制するとともに、外部に存在する電磁波が電力増幅モジュールの内部へ侵入することも抑制することができる。
【０００７】
ところが、本発明者が検討したところ、封止体の表面に形成されるシールド膜が封止体の表面から剥離して、シールド膜の一部が封止体の表面から膨れる（浮く）不具合が生じることが判明した。
【０００８】
本発明の目的は、封止体の表面に形成されるシールド膜が封止体の表面から剥離して、シールド膜の一部が封止体の表面から膨れることを抑制できる技術を提供することにある。
【０００９】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１１】
代表的な実施の形態による半導体装置は、配線基板の表面に搭載された半導体チップなどを封止する封止体を備える。このとき、封止体の表面には、製品を識別するための凹形状をした製品識別用マークと、封止体の表面からシールド膜が剥離することを防止するための凹形状をした剥離防止用マークとが形成されており、この封止体の表面にシールド膜が形成されている。
【００１２】
また、代表的な実施の形態による半導体装置の製造方法は、半導体チップを覆うように、配線基板上に封止体を形成した後、封止体の表面に、凹形状をした製品識別用マークと、凹形状をした剥離防止用マークとを形成する。そして、第１ブレードを使用して、封止体を切断し、かつ、配線基板の途中までダイシングする。これにより、配線基板の側面から基準配線を露出させた後、露出している配線基板の側面および封止体の表面にわたってシールド膜を形成する。続いて、第１ブレードよりも厚さの薄い第２ブレードを使用したダイシングにより、配線基板を切断するものである。
【００１３】
また、代表的な実施の形態による半導体装置の製造方法は、半導体チップを覆うように、配線基板上に封止体を形成した後、封止体の表面に、凹形状をした製品識別用マークを形成する。その後、第１ブレードを使用して、封止体を切断し、かつ、配線基板の途中までダイシングすることにより、配線基板の側面から基準配線を露出する。さらに、露出している配線基板の側面および封止体の表面にわたってシールド膜を形成した後、第１ブレードよりも厚さの薄い第２ブレードを使用したダイシングにより、配線基板を切断する。ここで、封止体を形成する工程は、突起部が設けられた上金型と、下金型との間に形成されるキャビティ内に前記半導体チップが配置されるように、半導体チップを搭載した配線基板を上金型と下金型で挟み込む工程と、キャビティ内に樹脂を注入することにより、前記半導体チップを覆う前記封止体を形成する工程とを有する。このとき、封止体の表面には、突起部の形状を反映した凹形状の剥離防止用マークが形成される。
【００１４】
代表的な実施の形態による携帯電話機は、電力増幅器を含む電力増幅モジュールを有し、この電力増幅モジュールは、配線基板の表面に搭載された半導体チップなどを封止する封止体を備える。このとき、封止体の表面には、製品を識別するための凹形状をした製品識別用マークと、封止体の表面からシールド膜が剥離することを防止するための凹形状をした剥離防止用マークとが形成されており、この封止体の表面にシールド膜が形成されている。
【発明の効果】
【００１５】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１６】
封止体の表面に形成されるシールド膜が封止体の表面から剥離して、シールド膜の一部が封止体の表面から膨れることを抑制できる。
【図面の簡単な説明】
【００１７】
【図１】携帯電話機の送受信部の構成を示すブロック図である。
【図２】実施の形態１における電力増幅器の回路ブロックを示したものである。
【図３】増幅回路の構成例を示す図である。
【図４】ＬＤＭＯＳＦＥＴの断面構造を示す断面図である。
【図５】電力増幅モジュールの実装構成を示す平面図である。
【図６】従来の電力増幅モジュールの実装構成を示す上面図である。
【図７】実施の形態１における電力増幅モジュールの外観構成を示す上面図である。
【図８】実施の形態１における電力増幅モジュールの断面構造を示す断面図である。
【図９】変形例１における電力増幅モジュールの外観構成を示す平面図である。
【図１０】変形例２における電力増幅モジュールの外観構成を示す平面図である。
【図１１】実施の形態１における電力増幅モジュールの製造工程の流れを示すフローチャートである。
【図１２】実施の形態１における電力増幅モジュールの製造工程を示す平面図である。
【図１３】図１２に続く電力増幅モジュールの製造工程を示す平面図である。
【図１４】図１３に続く電力増幅モジュールの製造工程を示す平面図である。
【図１５】図１４に続く電力増幅モジュールの製造工程を示す平面図である。
【図１６】図１５に続く電力増幅モジュールの製造工程を示す平面図である。
【図１７】図１６に続く電力増幅モジュールの製造工程を示す平面図である。
【図１８】図１７に続く電力増幅モジュールの製造工程を示す平面図である。
【図１９】実施の形態１における電力増幅モジュールの製造工程を示す断面図である。
【図２０】図１９に続く電力増幅モジュールの製造工程を示す断面図である。
【図２１】図２０に続く電力増幅モジュールの製造工程を示す断面図である。
【図２２】図２１に続く電力増幅モジュールの製造工程を示す断面図である。
【図２３】図２２に続く電力増幅モジュールの製造工程を示す断面図である。
【図２４】図２３に続く電力増幅モジュールの製造工程を示す断面図である。
【図２５】図２４に続く電力増幅モジュールの製造工程を示す断面図である。
【図２６】図２５に続く電力増幅モジュールの製造工程を示す断面図である。
【図２７】実施の形態２における電力増幅モジュールの製造工程を示す断面図である。
【図２８】図２７に続く電力増幅モジュールの製造工程を示す断面図である。
【発明を実施するための形態】
【００１８】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００１９】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００２０】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００２１】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２２】
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
【００２３】
（実施の形態１）
＜携帯電話機の構成および動作＞
図１は、携帯電話機の送受信部の構成を示すブロック図である。図１に示すように、携帯電話機１は、アプリケーションプロセッサ２、メモリ３、ベースバンド部４、ＲＦＩＣ５、電力増幅器６、ＳＡＷ（Surface Acoustic Wave）フィルタ７、アンテナスイッチ８およびアンテナ９を有している。
【００２４】
アプリケーションプロセッサ２は、例えば、ＣＰＵ（Central Processing Unit、中央処理装置）、画像処理部、音楽処理部等の複数の回路から構成され、携帯電話機１のアプリケーション機能を実現する機能を有している。具体的には、メモリ３から命令を読みだして解読し、解読した結果に基づいて各種の演算や制御することによりアプリケーション機能を実現している。メモリ３は、データを記憶する機能を有しており、例えば、アプリケーションプロセッサ２を動作させるプログラムや、アプリケーションプロセッサ２での処理データを記憶するように構成されている。また、メモリ３は、アプリケーションプロセッサ２だけでなく、ベースバンド部４ともアクセスできるようになっており、ベースバンド部４で処理されるデータの記憶にも使用できるようになっている。
【００２５】
ベースバンド部４は、送信時には、操作部を介したユーザ（通話者）からの音声信号（アナログ信号）をデジタル処理してベースバンド信号を生成できるように構成されている。一方、受信時には、デジタル信号であるベースバンド信号から音声信号を生成できるように構成されている。
【００２６】
ＲＦＩＣ５は、送信時にはベースバンド信号を変調して無線周波数の信号を生成し、受信時には、受信信号を復調してベースバンド信号を生成することができるように構成されている。電力増幅器６は、微弱な入力信号と相似な大電力の信号を電源から供給される電力で新たに生成して出力する回路である。ＳＡＷフィルタ７は、受信信号から所定の周波数帯の信号だけを通過させるように構成されている。
【００２７】
アンテナスイッチ８は、携帯電話機１に入力される受信信号と携帯電話機１から出力される送信信号とを分離するためのものであり、アンテナ９は、電波を送受信するためのものである。
【００２８】
携帯電話機１は、上記のように構成されており、以下に、その動作について簡単に説明する。まず、信号を送信する場合について説明する。ベースバンド部４で音声信号などのアナログ信号をデジタル処理することにより生成されたベースバンド信号は、ＲＦＩＣ５に入力する。ＲＦＩＣ５では、入力したベースバンド信号を、変調信号源およびミキサによって、無線周波数（ＲＦ（Radio  Frequency）周波数）の信号に変換する。無線周波数に変換された信号は、ＲＦＩＣ５から電力増幅器６に出力される。電力増幅器６に入力した無線周波数の信号は、電力増幅器６で増幅された後、アンテナスイッチ８を介してアンテナ９より送信される。
【００２９】
次に、信号を受信する場合について説明する。アンテナ９により受信された無線周波数の信号（受信信号）は、ＳＡＷフィルタ７を通過した後、ＲＦＩＣ５に入力する。ＲＦＩＣ５では、入力した受信信号を増幅した後、変調信号源およびミキサによって、周波数変換を行なう。そして、周波数変換された信号の検波が行なわれ、ベースバンド信号が抽出される。その後、このベースバンド信号は、ＲＦＩＣ５からベースバンド部４に出力される。このベースバンド信号がベースバンド部４で処理され、音声信号が出力される。
【００３０】
上述したように、デジタル携帯電話機から信号を送信する際、電力増幅器６によって信号は増幅された後、アンテナスイッチ８を介してアンテナ９から出力される。
【００３１】
＜電力増幅器の回路ブロック構成＞
以下では、上述した電力増幅器６の回路ブロック構成について説明する。図２は、本実施の形態１における電力増幅器６の回路ブロックを示したものである。図２を参照しながら、電力増幅器６の回路ブロックについて説明する。図２において、電力増幅器６は、制御回路ＣＵ、複数の増幅部（第１乃至第３増幅部）Ｑ１ａ〜Ｑ３ａおよび複数の増幅部（第４乃至第６増幅部）Ｑ１ｂ〜Ｑ３ｂを有している。ここで、増幅部Ｑ１ａ〜Ｑ３ａによって増幅回路ＬＢが構成され、増幅部Ｑ１ｂ〜Ｑ３ｂによって増幅回路ＨＢが構成されている。
【００３２】
この電力増幅器６は、２種類の周波数帯域の信号を増幅できるようになっている。すなわち、一方は、第１の周波数を利用したＧＳＭ（Global  System  for  Mobile  Communication）方式であり、周波数帯域として８８０ＭＨｚ〜９１５ＭＨｚ（ＧＳＭ低帯域）を使用している信号を増幅できるようになっている。また、他方は、第２の周波数を利用したＤＣＳ（Digital  Communication  System  1800）方式であり、周波数帯域として１７１０ＭＨｚ〜１７８５ＭＨｚ（ＧＳＭ高帯域）を使用している信号を増幅できるようになっている。
【００３３】
上記した電力増幅器６の中にある制御回路ＣＵは、制御信号を入力し、入力した制御信号に基づいて、増幅部Ｑ１ａ〜Ｑ３ａおよび増幅部Ｑ１ｂ〜Ｑ３ｂの各増幅部を制御するように構成されている。この制御回路ＣＵは、増幅部Ｑ１ａ〜Ｑ３ａを制御する制御信号（Ｖcontrol（ＧＳＭ））と増幅部Ｑ１ｂ〜Ｑ３ｂを制御する制御信号（Ｖcontrol（ＤＣＳ））とをそれぞれ別に入力することができるようになっており、増幅部Ｑ１ａ〜Ｑ３ａを使用する場合は、制御信号Ｖcontrol（ＧＳＭ）に基づいて制御し、増幅部Ｑ１ｂ〜Ｑ３ｂを使用する場合は、制御信号Ｖcontrol（ＤＣＳ）に基づいて制御するようになっている。このようにして、本実施の形態１の電力増幅器６は、２種類の周波数帯域における信号の増幅を制御している。制御回路ＣＵは、例えばＭＯＳＦＥＴ（Metal  Oxide  Semiconductor  Field  Effect  Transistor）などから構成されている。
【００３４】
増幅部Ｑ１ａ〜Ｑ３ａは、ＧＳＭ方式の入力電力（入力信号）Ｐin（ＧＳＭ）を入力し、この入力電力Ｐin（ＧＳＭ）を３段階にわたって増幅するように構成されている。すなわち、入力電力Ｐin（ＧＳＭ）をまず増幅部Ｑ１ａで増幅した後、増幅部Ｑ１ａで増幅した電力を増幅部Ｑ２ａで増幅する。そして、増幅部Ｑ２ａで増幅した電力は、終段の増幅部Ｑ３ａで増幅された後、電力増幅器６から出力信号（出力電力Ｐout（ＧＳＭ））として出力される。このように、増幅部Ｑ１ａ〜Ｑ３ａでは、ＧＳＭ方式による電力を増幅することができるようになっている。
【００３５】
同様に、増幅部Ｑ１ｂ〜Ｑ３ｂは、ＤＣＳ方式の入力電力（入力信号）Ｐin（ＤＣＳ）を入力して、３段階にわたって増幅するように構成されている。すなわち、入力電力Ｐin（ＤＣＳ）を増幅部Ｑ１ｂで増幅した後、さらに増幅部Ｑ２ｂで増幅する。続いて、増幅部Ｑ２ｂで増幅された電力は、増幅部Ｑ３ｂでさらに増幅された後、電力増幅器６から出力信号（出力電力Ｐout（ＤＣＳ））として出力される。このように増幅部Ｑ１ｂ〜Ｑ３ｂでは、ＤＣＳ方式による電力を増幅することができるようになっている。
【００３６】
＜増幅回路の構成＞
続いて、図２に示す増幅回路ＬＢの構成例について説明する。図３は、増幅回路ＬＢの構成例を示す図である。なお、図３には図示していないが、図２に示す増幅回路ＨＢも増幅回路ＬＢと同様の構成をしているため説明は省略する。
【００３７】
図３に示すように、増幅回路ＬＢは、ＬＤＭＯＳＦＥＴからなる複数の増幅部Ｑ１ａ〜増幅部Ｑ３ａと、段間整合回路ＭＭＮａ、ＭＭＮｂとを有している。増幅部Ｑ１ａのゲート電極は、図示しない入力整合回路に接続されており、増幅部Ｑ１ａのドレイン電極は、段間整合回路ＭＭＮａの入力と接続されている。そして、段間整合回路ＭＭＮａの出力は、増幅部Ｑ２ａのゲート電極に接続されており、増幅部Ｑ２ａのドレイン電極は段間整合回路ＭＭＮｂの入力に接続されている。さらに、段間整合回路ＭＭＮｂの出力は、増幅部Ｑ３ａのゲート電極に接続されており、増幅部Ｑ３ａのドレイン電極は、図示しない出力整合回路と接続されている。
【００３８】
増幅部Ｑ１ａ〜増幅部Ｑ３ａのドレイン電極は電源電位Ｖｄｄ１に接続されており、増幅部Ｑ１ａ〜増幅部Ｑ３ａのソース電極はグランド電位に接続されている。具体的に、増幅部Ｑ１ａのソース電極はグランド電位ＧＮＤ１に接続され、増幅部Ｑ２ａのソース電極はグランド電位ＧＮＤ２に接続されている。同様に、増幅部Ｑ３ａのソース電極はグランド電位ＧＮＤ３に接続されている。一方、増幅部Ｑ１ａ〜増幅部Ｑ３ａのゲート電極は、制御回路ＣＵと接続されている。
【００３９】
このように構成されている増幅回路ＬＢにおいては、図示しない入力整合回路から出力された入力信号が増幅部Ｑ１ａに入力する。そして、増幅部Ｑ１ａでは、制御回路ＣＵからのバイアス電圧に基づいて入力信号を増幅して増幅信号を出力する。その後、増幅部Ｑ１ａで増幅された信号は、段間整合回路ＭＭＮａを通って、増幅部Ｑ２ａに入力する。増幅部Ｑ２ａでは、制御回路ＣＵからのバイアス電圧に基づいて増幅部Ｑ１ａから出力された信号を増幅して出力する。その後、増幅部Ｑ２ａで増幅された信号は、段間整合回路ＭＭＮｂを通って、増幅部Ｑ３ａに入力する。増幅部Ｑ３ａでは、制御回路ＣＵからのバイアス電圧に基づいて増幅部Ｑ２ａから出力された信号を増幅して出力する。以上のようにして、増幅部Ｑ１ａ〜増幅部Ｑ３ａを有する増幅回路ＬＢから入力信号を増幅した増幅信号を出力することができる。
【００４０】
次に、上述した電力増幅器６のデバイス構成について説明する。電力増幅器６は、例えば、１つの半導体チップに形成されている。半導体チップ内（または表層部分）には、増幅回路ＬＢ、ＨＢを構成する半導体増幅素子（例えばＬＤＭＯＳＦＥＴ）、制御回路ＣＵを構成する半導体素子（ＭＯＳＦＥＴ）および整合回路（段間整合回路）ＭＭＮａ、ＭＭＮｂを構成する受動素子（受動部品）などが形成されている。このように、半導体チップには、電力増幅器６を構成する半導体素子が形成されている。半導体チップは、例えば、単結晶シリコンなどからなる半導体基板（半導体ウェハ）に半導体集積回路を形成した後、必要に応じて半導体基板の裏面研削を行ってから、ダイシングなどにより半導体基板を各半導体チップに分離したものである。以下に、増幅回路ＬＢ、ＨＢを構成する半導体増幅素子（パワートランジスタ）であるＬＤＭＯＳＦＥＴのデバイス構造について説明する。
【００４１】
＜ＬＤＭＯＳＦＥＴのデバイス構造＞
図４は、ＬＤＭＯＳＦＥＴの断面構造を示す断面図である。図４において、ｐ＋型のシリコン単結晶からなる半導体基板１Ｓ上には、ｐ−型の半導体層からなるエピタキシャル層ＥＰＩが形成されている。そして、半導体基板１Ｓには、溝ＤＴが形成されており、この溝ＤＴには、例えばｐ型ポリシリコン膜が埋め込まれてｐ型打ち抜き層ＰＬが形成されている。さらに、半導体基板１Ｓの表面には、ｐ型ウェルＰＷＬが形成されている。
【００４２】
次に、半導体基板１Ｓの表面には、ゲート絶縁膜ＧＯＸが形成されており、このゲート絶縁膜ＧＯＸ上にゲート電極Ｇおよびキャップ絶縁膜ＣＡＰが形成されている。ゲート絶縁膜ＧＯＸは、例えば、薄い酸化シリコン膜などからなり、ゲート電極Ｇはポリシリコン膜から形成されている。そして、ゲート電極Ｇに整合して、ｎ−型オフセットドレイン領域ＯＤＲ１が形成されるとともに、ｎ−型ソース領域ＳＲ１が形成されている。ｎ−型ソース領域ＳＲ１に隣接するようにｐ型ハロー領域ＨＡＬＯが形成されている。
【００４３】
ゲート電極Ｇの両側の側壁には、サイドウォールＳＷが形成されており、このサイドウォールＳＷに整合して、ｎ型オフセットドレイン領域ＯＤＲ２およびｎ＋型ドレイン領域ＤＲ１が形成されている。同様に、ｎ−型ソース領域ＳＲ１の外側には、サイドウォールＳＷに整合して、ｎ＋型ソース領域ＳＲ２が形成されている。そして、ｎ＋型ソース領域ＳＲ２の外側にｐ＋型半導体領域ＰＲ１が形成されている。
【００４４】
このように構成されたＬＤＭＯＳＦＥＴ上には、窒化シリコン膜ＳＮおよび酸化シリコン膜の積層膜からなる層間絶縁膜ＩＬ１が形成されており、この層間絶縁膜ＩＬ１を貫通するコンタクトホールＣＮＴ１が形成されている。コンタクトホールＣＮＴ１には、例えばバリア膜とタングステン膜からなるプラグＰＬＧ１が埋め込まれている。
【００４５】
プラグＰＬＧ１を形成した層間絶縁膜ＩＬ１上には、例えばアルミニウム膜からなる第１層配線Ｌ１が形成され、この第１層配線Ｌ１を覆うように酸化シリコン膜からなる層間絶縁膜ＩＬ２が形成されている。この層間絶縁膜ＩＬ２には、第１層配線Ｌ１へ貫通する接続孔ＣＮＴ２が形成されており、この接続孔ＣＮＴ２にプラグＰＬＧ２が埋め込まれている。そして、プラグＰＬＧ２を形成した層間絶縁膜ＩＬ２上には、第２層配線Ｌ２が形成されている。この第２層配線Ｌ２より上層には、必要に応じて他の配線層や層間絶縁膜が形成されるが、図４では省略する。なお、図４に示すＬＤＭＯＳＦＥＴが複数個並列に接続されて、例えば、図３に示す増幅部Ｑ１ａ、増幅部Ｑ２ａおよび増幅部Ｑ３ａが形成される。
【００４６】
このように構成されているＬＤＭＯＳＦＥＴの第１利点は、図４に示すように、ｎ＋型ソース領域ＳＲ２が半導体基板１Ｓと電気的に接続されている点である。つまり、ｎ＋型ソース領域ＳＲ２は、プラグＰＬＧ１→第１層配線Ｌ１→ｐ＋型半導体領域ＰＲ１→ｐ型打ち抜き層ＰＬを介して半導体基板１Ｓと電気的に接続されている。これにより、ＬＤＭＯＳＦＥＴにおいては、半導体基板１Ｓの裏面から基準電位（ＧＮＤ電位）をｎ＋型ソース領域ＳＲ２に供給することができる。このことは、ｎ＋型ソース領域ＳＲ２に基準電位を供給するために、ｎ＋型ソース領域ＳＲ２を半導体チップの表面に形成されるパッドと多層配線を介して接続し、半導体チップが搭載される配線基板とパッドとをワイヤ（金線）で接続する必要がないことを意味する。すなわち、ワイヤを使用してｎ＋型ソース領域ＳＲ２に基準電位（ＧＮＤ電位）を供給する場合、ワイヤによる寄生インダクタンスが生じ、電力増幅器６における電力利得が低下してしまうことになるのである。なぜなら、電力利得は、ＬＤＭＯＳＦＥＴのｎ＋型ソース領域ＳＲ２に接続されるインピーダンス（ソースインピーダンス）の大きさに反比例するため、ワイヤによる寄生インダクタンスが発生すると、ソースインピーダンスが大きくなり、電力利得が低下してしまうからである。したがって、ＬＤＭＯＳＦＥＴでは、ｎ＋型ソース領域ＳＲ２と半導体基板１Ｓとを電気的に接続することにより、半導体基板１Ｓの裏面からｎ＋型ソース領域ＳＲ２に基準電位を供給する構成を取っている。この結果、ｎ＋型ソース領域ＳＲ２に基準電位を供給するために、寄生インダクタンスが大きくなるワイヤを使用する必要がなくなるので、ＬＤＭＯＳＦＥＴによれば、ソースインピーダンスを小さくすることができる。このことから、ＬＤＭＯＳＦＥＴによれば、電力利得の低下を抑制することができる。さらに、ＬＤＭＯＳＦＥＴでは、半導体基板１Ｓに導入する導電型不純物の不純物濃度を高くしているため低抵抗（〜ｍΩ・ｃｍ）となっている。この構成により、ソース抵抗を下げることができるので、この観点からも、ソースインピーダンスを下げることができる。つまり、ＬＤＭＯＳＦＥＴでは、ｎ＋型ソース領域ＳＲ２と半導体基板１Ｓとを電気的に接続する構成と、半導体基板１Ｓの不純物濃度を高濃度とする構成とを採用することにより、ソースインピーダンスを下げることができるため、電力利得の向上を図ることができるのである。
【００４７】
さらに、ＬＤＭＯＳＦＥＴの第２利点は、図４に示すように、ゲート電極Ｇ直下のチャネル領域と、ｎ＋型ドレイン領域ＤＲ１との間にオフセット領域（ｎ−型オフセットドレイン領域ＯＤＲ１およびｎ型オフセットドレイン領域ＯＤＲ２）を設けている点にある。これにより、チャネル領域とｎ＋型ドレイン領域ＤＲ１との距離を離すことができるとともに、オフセット領域における不純物濃度を最適化することにより、ＬＤＭＯＳＦＥＴにおけるドレイン耐圧を向上させることができる。
【００４８】
＜本発明者が新たに見出した課題＞
上述した電力増幅器６は、電力増幅モジュールとして実装構成されている。図５は、電力増幅モジュールＰＡの実装構成を示す平面図である。図５に示すように、電力増幅モジュールＰＡは、矩形形状をした配線基板ＷＢ上に半導体チップＣＨＰと受動部品（チップ部品）ＳＭＤが搭載されており、半導体チップＣＨＰと受動部品ＳＭＤは、配線基板ＷＢに形成された配線パターンによって電気的に接続されている。具体的に、半導体チップＣＨＰの表面に形成されているパッドＰＤと、配線基板ＷＢに形成されている配線パターンは、例えば、金線などからなるワイヤＷで接続されている。そして、受動部品ＳＭＤも配線基板ＷＢ上に形成されている配線パターンと接続されていることから、半導体チップＣＨＰと受動部品ＳＭＤとは、ワイヤＷおよび配線パターンを介して電気的に接続されていることになる。受動部品ＳＭＤとしては、例えば、抵抗素子、インダクタ素子、あるいは、容量素子（コンデンサ）などを挙げることができる。
【００４９】
半導体チップＣＨＰには、電力増幅器６を構成するＬＤＭＯＳＦＥＴが形成されており、このＬＤＭＯＳＦＥＴのソース領域は、半導体チップＣＨＰの裏面と接続されている。このとき、配線基板ＷＢ上には、基準電位（ＧＮＤ電位）を供給するグランドパターン（ＧＮＤパターン）が形成されており、このグランドパターン上に半導体チップＣＨＰが搭載されている。このことから、配線基板ＷＢのグランドパターンに印加される基準電位は、このグランドパターンと接続されている半導体チップＣＨＰの裏面を介してＬＤＭＯＳＦＥＴのソース領域に供給されることがわかる。一方、ＬＤＭＯＳＦＥＴのドレイン領域は、半導体チップＣＨＰの内部に形成されている多層配線を接続され、最終的に、半導体チップＣＨＰの表面（上面）に形成されているパッドＰＤと電気的に接続されている。このため、ＬＤＭＯＳＦＥＴのドレイン領域は、多層配線を介してパッドＰＤと接続され、さらに、このパッドＰＤがワイヤＷおよび配線パターンを介して、配線基板ＷＢ上に搭載されている受動部品ＳＭＤと接続されていることになる。ここで、配線基板ＷＢ上に搭載されている受動部品ＳＭＤは、出力整合回路やローパスフィルタを構成していることから、ＬＤＭＯＳＦＥＴのドレイン領域は、出力整合回路やローパスフィルタと電気的に接続されていることになる。つまり、ＬＤＭＯＳＦＥＴで増幅された増幅信号（送信信号）は、ドレイン領域から多層配線→パッドＰＤ→ワイヤＷを介して出力整合回路に入力され、その後、出力整合回路から出力された送信信号がローパスフィルタを通過した後、電力増幅モジュールＰＡから出力されることになる。ここで、出力整合回路は、送信信号の反射を抑制して効率良く送信信号を伝達させる機能を有する回路であり、ローパスフィルタは、送信信号に含まれる高次高調波（ノイズ成分）を除去する機能を有する回路である。
【００５０】
以上のようにして、電力増幅モジュールＰＡが構成されているが、実際には、配線基板ＷＢ上に搭載されている半導体チップＣＨＰや受動部品ＳＭＤを保護するため、半導体チップＣＨＰや受動部品ＳＭＤを覆うように樹脂からなる封止体が形成されている。ここで、電力増幅モジュールＰＡは、大きな電力を取り扱うため、電磁波の大きな発生源となる。このことから、電力増幅モジュールＰＡで発生した電磁波が携帯電話機に搭載されている他の半導体装置に影響を及ぼすことを抑制するため、電力増幅モジュールＰＡを構成する封止体の表面にシールド膜を形成することが行なわれている。つまり、電力増幅モジュールＰＡを構成する封止体の表面に基準電位（ＧＮＤ電位）と電気的に接続されたシールド膜を形成することにより、電力増幅モジュールＰＡで発生した電磁波が外部へ漏洩することを抑制するとともに、外部に存在する電磁波が電力増幅モジュールの内部へ侵入することも抑制することができる。
【００５１】
ところが、本発明者が検討したところ、従来の電力増幅モジュールでは、封止体の表面に形成されるシールド膜が封止体の表面から剥離して、シールド膜の一部が封止体の表面から膨れる（浮く）不具合が生じることが明らかになった。電力増幅モジュールに、このようなシールド膜の剥離（膨れ）が発生すると、電力増幅モジュールに対して行なわれる電気的特性検査工程や顧客での実装工程で外観不良を引き起こすことになる。
【００５２】
そこで、まず、本発明者は、従来の電力増幅モジュールにおいて、シールド膜の剥離（膨れ）が生じるメカニズムについて検討したので、このメカニズムについて説明する。
【００５３】
図６は、従来の電力増幅モジュールＰＡ（Ｐ）の実装構成を示す上面図である。図６に示すように、従来の電力増幅モジュールＰＡ（Ｐ）は、矩形形状をした封止体からなる外形部を有しており、封止体の表面を覆うように、シールド膜ＳＦが形成されている。このシールド膜ＳＦは、例えば、銅膜とニッケル膜の積層膜から構成されている。さらに、封止体の表面には、個々の電力増幅モジュールＰＡ（Ｐ）を識別するための製品識別用マークＤＭＫが形成されている。例えば、この製品識別用マークＤＭＫは、アルファベットなどの文字列および数字などの数列との組み合わせから構成されており、個々の電力増幅モジュールＰＡ（Ｐ）に固有のマークとなっている。このため、電力増幅モジュールＰＡ（Ｐ）に形成されている製品識別用マークＤＭＫによって、個々の電力増幅モジュールＰＡ（Ｐ）が他の電力増幅モジュールＰＡ（Ｐ）から識別できるようになっている。
【００５４】
この製品識別用マークＤＭＫは、製品識別用マーク形成領域ＡＲ１に形成されているが、シールド膜ＳＦの剥離は、この製品識別用マーク形成領域ＡＲ１の内側では起こらず、製品識別用マーク形成領域ＡＲ１の外側で起こることが判明した。すなわち、図６に示すように、製品識別用マーク形成領域ＡＲ１の外側領域に剥離部ＥＰが形成されやすいことが明らかになった。この原因を本発明者が鋭意検討した結果、以下に示すようなメカニズムによって生じるものと推測される。
【００５５】
まず、電力増幅モジュールＰＡ（Ｐ）の製造工程では、配線基板上に半導体チップなどの部品を搭載した後、半導体チップの表面に形成されているパッドと、配線基板に形成されている配線パターンとをワイヤで接続する。そして、半導体チップや受動部品を搭載した配線基板の表面を覆うように樹脂からなる封止体を形成する。次に、例えば、レーザを封止体の表面に照射することにより、図６に示すような製品識別用マーク形成領域ＡＲ１に製品識別用マークＤＭＫを形成する。この工程は、レーザを照射した封止体の表面を構成する樹脂を蒸発させることで、封止体の表面に凹凸形状を形成することにより行なわれる。すなわち、製品識別用マークＤＭＫは、封止体の表面に形成された凹凸形状によって形成されることになる。その後、封止体の表面全体に対して粗面化エッチング処理を施した後、封止体の表面にシールド膜ＳＦを形成する。続いて、電力増幅モジュールＰＡ（Ｐ）に対して熱処理（ベーク処理）を施す。簡単に説明すると、以上のようにして、電力増幅モジュールＰＡ（Ｐ）が形成される。
【００５６】
ここで、シールド膜ＳＦを形成する工程に着目すると、まず、封止体の表面に対して粗面化エッチング処理を施している。この粗面化エッチング処理は、封止体の表面に凹凸形状を形成し、その後に封止体の表面に形成するシールド膜ＳＦと封止体との密着性を向上させるために行なわれる処理である。すなわち、粗面化エッチング処理は、封止体の表面に凹凸形状を形成することにより、粗面化された封止体の表面と、シールド膜ＳＦとの界面で生じるアンカー効果による密着性の向上を図るために行なわれる処理である。
【００５７】
具体的に、粗面化エッチング処理は、封止体を構成する樹脂をエッチングすることにより行なわれる。つまり、封止体は、熱伝導率を向上させるために、樹脂にフィラーを添加することが行なわれており、上述した粗面化エッチング処理は、フィラーを含む樹脂のうち樹脂だけをエッチングする。このため、粗面化エッチング処理を施した後の封止体の表面には、フィラー間に存在する樹脂が除去されるために、凹凸形状が形成されるのである。
【００５８】
ところが、フィラーは樹脂中に均一に分布しているのではなく、ある程度、偏った分布をしている。このことから、フィラーが多く存在する領域では、フィラー間の樹脂が除去されることにより凹凸形状が形成されやすくなるが、フィラーが少ない領域では、樹脂だけが存在し、この樹脂が均等にエッチングされるため、凹凸形状が形成されにくく平坦に近い領域が存在することになる。すなわち、粗面化エッチング処理を実施しても、樹脂に含まれるフィラーの分布が均一でないことに起因して、凹凸形状が形成されずに平坦に近い状態の領域が存在することになる。この結果、平坦に近い状態の表面では、アンカー効果が生じにくくなるため、封止体の表面とシールド膜ＳＦの密着性の向上が図れなくなるものと推測される。
【００５９】
さらに、粗面化エッチング処理を実施した後、封止体の表面にシールド膜ＳＦを形成するが、このシールド膜ＳＦは、例えば、無電解めっき法によって形成される。具体的に、無電解めっき法では、封止体をめっき液内に浸漬し、封止体の表面におけるめっき液の化学反応によって、封止体の表面にシールド膜ＳＦが形成される。ここで、封止体をめっき液に浸漬する際、空気を巻き込むことがあり、封止体の表面に気泡が付着することが考えられる。特に、封止体の表面のうち凹凸形状をしている領域よりも、平坦に近い領域には気泡が付着しやすいと考えられる。このようにして、封止体の表面に気泡が付着した状態でシールド膜ＳＦが形成されると、封止体の表面とシールド膜ＳＦの間に気泡が残存することになる。そして、この気泡が、シールド膜ＳＦを形成した後に行なわれる熱処理（ベーク処理）によって加熱されて膨張する。この結果、気泡が膨張することによって、封止体の表面からシールド膜ＳＦが剥離し、剥離部ＥＰが形成されるものと推測される。
【００６０】
以上のことをまとめると、まず、封止体を構成する樹脂には、フィラーが含有されているが、樹脂中に含有されているフィラーは均一に分布しているのではなく、ある程度、偏った分布をしている。この状態で、粗面化エッチング処理を施しても、封止体の表面に均一に凹凸形状が形成されずに、平坦に近い領域が存在する。このように、封止体の表面に平坦に近い領域が存在すると、封止体をめっき液に浸漬した場合に気泡が付着しやすいという第１要因と、アンカー効果が生じにくいという第２要因に起因して、封止体の表面とシールド膜ＳＦの間に剥離部ＥＰが生じるものと推測されるのである。特に、シールド膜ＳＦを形成した後に、熱処理（ベーク処理）が実施されることにより、封止体の表面とシールド膜ＳＦの間に剥離部ＥＰが生じることが顕在化するものと考えられる。このメカニズムは、凹凸形状からなる製品識別用マークＤＭＫが形成された製品識別用マーク形成領域ＡＲ１において、剥離部ＥＰの発生が生じないことからも裏付けられているものと考えられる。
【００６１】
そこで、本実施の形態１では、封止体の表面に平坦に近い領域が存在すると、封止体をめっき液に浸漬した場合に気泡が付着しやすいという第１要因と、アンカー効果が生じにくいという第２要因に起因して、封止体の表面とシールド膜ＳＦの間に剥離部ＥＰが生じやすくなるという知見に基づき、封止体の表面に平坦に近い領域を低減する工夫を施している。以下に、この工夫を施した本実施の形態１における技術的思想について説明する。
【００６２】
＜本実施の形態１における特徴＞
図７は、本実施の形態１における電力増幅モジュールＰＡの外観構成を示す上面図である。図７に示すように、本実施の形態１における電力増幅モジュールＰＡは、矩形形状をした封止体からなる外形部を有しており、封止体の表面を覆うように、シールド膜ＳＦが形成されている。このシールド膜ＳＦは、例えば、銅膜とニッケル膜の積層膜から構成されている。これは、銅膜は酸化されやすいため、銅膜だけでシールド膜ＳＦを形成すると、シールド膜ＳＦの表面が酸化されてしまうことから、シールド膜ＳＦの表面の酸化を抑制するために、銅膜上にニッケル膜を形成している。さらに、封止体の表面には、個々の電力増幅モジュールＰＡを識別するための製品識別用マークＤＭＫが形成されている。例えば、この製品識別用マークＤＭＫは、アルファベットなどの文字列および数字などの数列との組み合わせから構成されており、個々の電力増幅モジュールＰＡに固有のマークとなっている。このため、電力増幅モジュールＰＡに形成されている製品識別用マークＤＭＫによって、個々の電力増幅モジュールＰＡが他の電力増幅モジュールＰＡから識別できるようになっている。製品識別用マークＤＭＫは、封止体の表面領域のうち、製品識別用マーク形成領域ＡＲ１に形成されている。
【００６３】
ここで、本実施の形態１における特徴は、製品識別用マーク形成領域ＡＲ１を囲むように剥離防止用マーク形成領域ＡＲ２が設けられており、この剥離防止用マーク形成領域ＡＲ２の内部に複数の剥離防止用マークＥＭＫが形成されている点にある。つまり、本実施の形態１では、封止体の表面領域のうち、製品識別用マーク形成領域ＡＲ１と異なる領域を剥離防止用マーク形成領域ＡＲ２と定義し、この剥離防止用マーク形成領域ＡＲ２内に複数の剥離防止用マークＥＭＫを形成している点に特徴がある。
【００６４】
例えば、図６に示す従来の電力増幅モジュールＰＡ（Ｐ）では、製品識別用マーク形成領域ＡＲ１の外側領域には、何のマークも形成されておらず、封止体の表面が存在するだけである。この場合、封止体の表面とシールド膜ＳＦとの剥離を防止するため、粗面化エッチング処理を施しても、封止体の表面に均一に凹凸形状が形成されずに、製品識別用マーク形成領域ＡＲ１の外側領域に平坦に近い領域（平坦領域という）が存在してしまう。このように、封止体の表面に平坦領域が存在すると、封止体をめっき液に浸漬した場合に気泡が付着しやすいという第１要因と、アンカー効果が生じにくいという第２要因に起因して、封止体の表面とシールド膜ＳＦの間に剥離部ＥＰが生じるものと考えられる。
【００６５】
これに対し、図７に示す本実施の形態１における電力増幅モジュールＰＡでは、製品識別用マーク形成領域ＡＲ１を囲むように剥離防止用マーク形成領域ＡＲ２が設けられており、この剥離防止用マーク形成領域ＡＲ２の内部に複数の剥離防止用マークＥＭＫが形成されている。このため、粗面化エッチング処理の有無にかかわらず、製品識別用マーク形成領域ＡＲ１だけでなく、剥離防止用マーク形成領域ＡＲ２にも凹凸形状が形成される。この結果、平坦領域の存在を低減することができ、これによって、封止体をめっき液に浸漬した場合に気泡が付着しやすいという第１要因や、アンカー効果が生じにくいという第２要因を抑制できる結果、封止体の表面とシールド膜ＳＦの間に剥離部（膨れ部）が生じることを抑制できる。したがって、本実施の形態１によれば、シールド膜ＳＦの剥離（膨れ）による外観不良を抑制することができる。
【００６６】
このように本実施の形態１における技術的思想は、製品識別用マーク形成領域ＡＲ１を囲むように形成されている剥離防止用マーク形成領域ＡＲ２において、なるべく、平坦領域を低減するために、複数の剥離防止用マークＥＭＫを形成して凹凸形状を形成するというものである。これにより、例えば、剥離防止用マーク形成領域ＡＲ２に形成されてしまう平坦領域を低減することができる。ただし、複数の剥離防止用マークＥＭＫは、一定の間隔で設けられているため、完全に平坦領域を無くすことはできないが、少なくとも、複数の剥離防止用マークＥＭＫを所定間隔で設けることにより、平坦領域の数を低減することができるとともに、個々の平坦領域の面積を小さくできる。このことは、まず、第１に、平坦領域の面積を小さくできることから、たとえ、封止体をめっき液に浸漬した際でも、平坦領域に付着する気泡のサイズを小さくできることを意味する。平坦領域に付着する気泡のサイズを小さくできるということは、封止体の表面にシールド膜ＳＦを形成した後の熱処理（ベーク処理）によって気泡が膨張したとしても、気泡のサイズが小さいことから、膨張した気泡の体積も小さくすることができることを意味する。このことから、封止体の表面からシールド膜ＳＦが剥がれることを抑制できる。つまり、気泡のサイズが大きければ大きいほど、封止体の表面からシールド膜ＳＦを剥がす力が大きくなるが、本実施の形態１によれば、気泡のサイズを小さくできるため、封止体の表面からシールド膜ＳＦを剥がす力を小さく抑えることができ、これによって、封止体の表面とシールド膜ＳＦの間に剥離部（膨れ部）が生じることを効果的に抑制できるのである。
【００６７】
また、個々の平坦領域の面積を小さくできるということは、第２に、アンカー効果の小さくなる領域を低減できることを意味する。したがって、封止体の表面とシールド膜ＳＦとの密着性を向上できる結果、この観点からも、封止体の表面とシールド膜ＳＦの間に剥離部（膨れ部）が生じることを効果的に抑制できることがわかる。
【００６８】
以上のように、本実施の形態１の特徴は、剥離防止用マーク形成領域ＡＲ２の内部に複数の剥離防止用マークＥＭＫが形成されている点にあるが、上述したように、複数の剥離防止用マークＥＭＫの間隔によって、平坦領域のサイズ（面積）が左右される。このことから、本実施の形態１では、特に、複数の剥離防止用マークＥＭＫを設ける間隔が重要であり、以下に、この点について説明する。まず、本発明者が着目した点は、凹凸形状からなる製品識別用マークＤＭＫが形成された製品識別用マーク形成領域ＡＲ１においては、シールド膜ＳＦの剥離が発生していないという事実である。この事実によれば、複数の剥離防止用マークＥＭＫの間隔を製品識別用マークＤＭＫの間隔と同程度にすれば、確実に、シールド膜ＳＦの剥離を防止できるということである。そこで、本実施の形態１では、例えば、複数の剥離防止用マークＥＭＫの間隔を製品識別用マークＤＭＫの間隔と同程度にしている。ここでは、製品識別用マークＤＭＫを構成する文字数列の間隔が均一でない場合も考慮して、複数の剥離防止用マークＥＭＫのピッチ間隔を、製品識別用マークＤＭＫを構成する識別パターンの最小ピッチ間隔と同じにすることが望ましい。なぜなら、複数の剥離防止用マークＥＭＫのピッチ間隔が狭くなればなるほど、平坦領域の数とサイズを低減できることから、シールド膜ＳＦの剥離を効果的に抑制できると考えられるからである。つまり、複数の剥離防止用マークＥＭＫの間隔を製品識別用マークＤＭＫの間隔と同程度にすれば、確実に、シールド膜ＳＦの剥離を防止できるものであり、さらに、確実にシールド膜ＳＦの剥離を防止する観点から、複数の剥離防止用マークＥＭＫのピッチ間隔を、製品識別用マークＤＭＫを構成する識別パターンの最小ピッチ間隔と同じにすることが望ましいのである。具体的に、剥離防止用マークＥＭＫのピッチ間隔は、例えば、０．５５ｍｍピッチとなっている。
【００６９】
続いて、複数の剥離防止用マークＥＭＫのそれぞれの深さによって、特に、アンカー効果の大きさが左右されると考えられる。したがって、複数の剥離防止用マークＥＭＫのそれぞれの深さも、シールド膜ＳＦの剥離を防止する観点から重要な要素であると考えられるため、以下に、この点についても説明する。例えば、剥離防止用マークＥＭＫの深さが浅ければ浅いほど、この剥離防止用マークＥＭＫにおけるアンカー効果は小さくなる。このことから、アンカー効果を大きくしてシールド膜ＳＦの剥離を防止する観点からは、剥離防止用マークＥＭＫの深さを深くすればするほど望ましいことがわかる。一方、剥離防止用マークＥＭＫの深さを深くしすぎると、剥離防止用マークＥＭＫの底部が封止体で覆っている内部の半導体チップやワイヤや受動部品にまで達してしまい、これらの部品を封止体で覆っている意義が失われることになる。このため、際限なく、剥離防止用マークＥＭＫの深さを深くすることはできない。ここで重要なことは、シールド膜ＳＦの剥離を防止するために充分なアンカー効果が得られればよいことである。ここで、再び、凹凸形状からなる製品識別用マークＤＭＫが形成された製品識別用マーク形成領域ＡＲ１においては、シールド膜ＳＦの剥離が発生していないという事実に着目すれば、剥離防止用マークＥＭＫの深さを、製品識別用マークＤＭＫの深さと同程度にすれば、シールド膜ＳＦの剥離を防止できるということである。そこで、本実施の形態１では、剥離防止用マークＥＭＫの深さと、製品識別用マークＤＭＫの深さとを同程度にしている。具体的には、例えば、剥離防止用マークＥＭＫの深さを、製品識別用マークＤＭＫの深さと同程度の５０μｍ程度にしている。これにより、本実施の形態１によれば、確実に、シールド膜ＳＦの剥離を防止できる。
【００７０】
ここで、粗面化エッチング処理で形成される凹凸形状（表面粗さ）は、数μｍ程度である。この粗面化エッチング処理では、シールド膜ＳＦの剥離を充分に抑制できない原因として、封止体を構成する樹脂に含有されているフィラーの分布の不均一性を挙げたが、その他の原因として、凹凸形状が数μｍ程度しかない点も考えることができる。つまり、粗面化エッチング処理だけでは、充分に、シールド膜ＳＦの剥離を抑制できないことは事実である。このことから、剥離防止用マークＥＭＫの深さを、粗面化エッチング処理と同程度の数μｍにすることは、確実にシールド膜ＳＦの剥離を防止する観点から採用することはできないのである。それよりも、凹凸形状からなる製品識別用マークＤＭＫが形成された製品識別用マーク形成領域ＡＲ１においては、シールド膜ＳＦの剥離が発生していないという事実に着目して、剥離防止用マークＥＭＫの深さを、製品識別用マークＤＭＫの深さと同程度の５０μｍ程度にするということは、確実にシールド膜ＳＦの剥離を防止する観点から妥当なものであるといえる。
【００７１】
次に、剥離防止用マークＥＭＫの平面サイズについて説明する。この場合も、凹凸形状からなる製品識別用マークＤＭＫが形成された製品識別用マーク形成領域ＡＲ１においては、シールド膜ＳＦの剥離が発生していないという事実に着目する。例えば、製品識別用マークＤＭＫは、封止体の表面にレーザを照射することにより、レーザ照射領域の温度を上昇させてフィラーを含む樹脂ごと蒸発させて、凹凸形状を形成し、レーザの照射領域を走査することにより所望の文字数列を封止体の表面に形成している。つまり、一回のレーザ照射によって形成される凹凸形状をスポットと定義すると、このスポットを複数個形成することにより、製品識別用マークＤＭＫを構成する文字や数字が形成される。そこで、本実施の形態１では、剥離防止用マークＥＭＫの平面サイズを上述したスポットの平面サイズと同程度としている。具体的に、剥離防止用マークＥＭＫの平面サイズは、０．１ｍｍ角程度となっている。
【００７２】
以上の説明は、シールド膜ＳＦの剥離を効果的に防止する性能面からの観点からなされたものであるが、電力増幅モジュールＰＡを実際に製造する観点からは、製造工程の簡略化やスループットの向上も考慮に入れる必要がある。そこで、以下では、製造工程の簡略化やスループットの向上に着目した観点からの剥離防止用マークＥＭＫの構成について説明する。
【００７３】
まず、例えば、製品識別用マークＤＭＫは、レーザマーキングによって形成される。このため、製品識別用マークＤＭＫを形成するレーザマーキングを実施する工程で、剥離防止用マークＥＭＫも形成すれば、わざわざ、剥離防止用マークＥＭＫを形成する別工程を追加する必要がなくなる。つまり、製品識別用マークＤＭＫを形成するレーザマーキングを実施する工程で、剥離防止用マークＥＭＫも形成することにより、電力増幅モジュールＰＡの製造工程を複雑化させることなく、剥離防止用マークＥＭＫを封止体に形成することができる。このことは、シールド膜ＳＦの剥離を効果的に防止する性能面からの観点からも有用である。なぜなら、上述したように、剥離防止用マークＥＭＫのピッチ間隔、深さは、製品識別用マークＤＭＫと同等であり、かつ、剥離防止用マークＥＭＫの平面サイズは、スポットと同じであるため、製品識別用マークＤＭＫと剥離防止用マークＥＭＫとを同じ工程で形成することで、本実施の形態１における特徴を容易に実現できるからである。
【００７４】
さらに、本実施の形態１では、スループットを向上させる観点から、剥離防止用マークＥＭＫの平面サイズを一回のレーザ照射で形成できるスポットサイズと同程度にしている。例えば、剥離防止用マークＥＭＫの平面サイズをスポットサイズよりも大きくした場合、１つの剥離防止用マークＥＭＫを形成するために、複数回のレーザ照射が必要となり、スループットが低下してしまう。しかし、本実施の形態１では、剥離防止用マークＥＭＫの平面サイズをスポットサイズと同程度としている。これにより、１つの剥離防止用マークＥＭＫを１回のレーザ照射で形成できるため、本実施の形態１では、剥離防止用マークＥＭＫを形成する際のスループットを向上させることができる。
【００７５】
また、本実施の形態１では、複数の剥離防止用マークＥＭＫを同一のパターンから形成している点にも特徴がある。これにより、複数の剥離防止用マークＥＭＫを効率良く形成できる効果が得られる。このようにして、本実施の形態１によれば、例えば、図７に示すような外観構成を有する電力増幅モジュールＰＡとなる。具体的に、本実施の形態１における電力増幅モジュールＰＡにおいて、製品識別用マークＤＭＫは、複数の文字数列を含む識別パターンから構成され、複数の剥離防止用マークＥＭＫのそれぞれは、点形状のドットパターンから形成されている。そして、剥離防止用マークＥＭＫを構成する複数個の同一パターン（ドットパターン）の数は、識別パターンを構成する複数の文字数列の数よりも多くなっている。
【００７６】
次に、本実施の形態１における電力増幅モジュールＰＡの構成について断面図を参照しながら説明する。図８は、本実施の形態１における電力増幅モジュールＰＡの断面構造を示す断面図である。図８に示すように、本実施の形態１における電力増幅モジュールＰＡは、内部に多層配線層を有する配線基板ＷＢを有しており、この配線基板ＷＢ上に半導体チップＣＨＰおよび受動部品ＳＭＤが搭載されている。そして、半導体チップＣＨＰは、例えば、配線基板ＷＢに形成されている配線パターンとワイヤＷによって電気的に接続されている。
【００７７】
配線基板ＷＢ上には、半導体チップＣＨＰ，ワイヤＷ、および、受動部品ＳＭＤを覆うように、例えば、シリカなどからなるフィラーを添加したエポキシ樹脂からなる封止体ＭＲが形成されている。この封止体ＭＲの表面には、凹部からなる複数の剥離防止用マークＥＭＫが形成されており、この剥離防止用マークＥＭＫを形成した封止体ＭＲの表面にシールド膜ＳＦが形成されている。このシールド膜ＳＦは、例えば、銅膜とニッケル膜の積層膜から形成されている。シールド膜ＳＦは、封止体ＭＲの表面から側面に延在し、さらに、配線基板ＷＢの側面の一部にまで形成されている。そして、配線基板ＷＢの側面において、シールド膜ＳＦは、配線基板ＷＢの内部に形成されている基準配線（基準電位（ＧＮＤ電位）を供給する配線）ＧＬと電気的に接続されている。このことから、シールド膜ＳＦの電位は、基準電位となっていることがわかる。したがって、例えば、ＬＤＭＯＳＦＥＴなどの半導体素子が形成された半導体チップＣＨＰは、基準電位に固定されたシールド膜ＳＦで囲まれることがわかる。このため、半導体チップＣＨＰから発生する電磁波は、基準電位に固定されたシールド膜ＳＦによって遮蔽されるため、電力増幅モジュールＰＡからの電磁波の漏洩を低減することができ、電力増幅モジュールＰＡで発生した電磁波が他の半導体装置に悪影響を及ぼすことを抑制できる。同様に、基準電位に固定されたシールド膜ＳＦによって、外部に存在する電磁波が電力増幅モジュールＰＡの内部に到達することも効果的に遮断することができるので、外部で発生した電磁波による電力増幅モジュールＰＡへの悪影響も低減することができる。
【００７８】
そして、本実施の形態１における電力増幅モジュールＰＡによれば、封止体ＭＲの表面に凹部形状からなる剥離防止用マークＥＭＫが形成されているので、シールド膜ＳＦの封止体ＭＲからの剥離を抑制できる。
【００７９】
＜変形例＞
続いて、本実施の形態１における電力増幅モジュールＰＡの変形例について説明する。図９は、本変形例１における電力増幅モジュールＰＡの外観構成を示す平面図である。図９に示すように、本変形例１における電力増幅モジュールＰＡは、矩形形状をした封止体を有しており、この封止体の表面にシールド膜ＳＦが形成されている。そして、封止体の表面には、製品識別用マーク形成領域ＡＲ１と剥離防止用マーク形成領域ＡＲ２が存在しており、製品識別用マーク形成領域ＡＲ１に製品識別用マークＤＭＫが形成され、剥離防止用マーク形成領域ＡＲ２に剥離防止用マークＥＭＫが形成されている。
【００８０】
ここで、本変形例１の特徴は、製品識別用マーク形成領域ＡＲ１の面積が、剥離防止用マーク形成領域ＡＲ２の面積よりも大きくなっている点である。例えば、前記実施の形態１における電力増幅モジュールＰＡでは、図７に示すように、製品識別用マーク形成領域ＡＲ１の面積が、剥離防止用マーク形成領域ＡＲ２の面積よりも小さくなっている。この場合、剥離防止用マーク形成領域ＡＲ２の面積が大きいことから、剥離防止用マーク形成領域ＡＲ２内に形成する剥離防止用マークＥＭＫの数も多くなる。この結果、複数の剥離防止用マークＥＭＫを形成するための時間が長くなってしまう。
【００８１】
これに対し、本変形例１における電力増幅モジュールＰＡでは、図９に示すように、製品識別用マーク形成領域ＡＲ１の面積が、剥離防止用マーク形成領域ＡＲ２の面積よりも大きくなっているため、剥離防止用マーク形成領域ＡＲ２の面積を充分に小さくすることができる。このため、剥離防止用マーク形成領域ＡＲ２内に形成する剥離防止用マークＥＭＫの数も少なくなり、これによって、複数の剥離防止用マークＥＭＫを形成するための時間を短くすることができる。つまり、本変形例１によれば、電力増幅モジュールＰＡの製造工程におけるスループットを向上させることができる。このように本変形例１において、製品識別用マークＤＭＫは、複数の文字数列を含む識別パターンから構成され、剥離防止用マークＥＭＫを構成する複数個の同一パターン（ドットパターン）の数は、識別パターンを構成する複数の文字数列の数よりも少なくなるように構成される。
【００８２】
本変形例１のその他の構成は、前記実施の形態１と同様である。すなわち、本変形例１においても、製品識別用マーク形成領域ＡＲ１だけでなく、剥離防止用マーク形成領域ＡＲ２にも凹凸形状が形成される。この結果、封止体の表面での平坦領域の存在を低減することができ、これによって、封止体をめっき液に浸漬した場合に気泡が付着しやすいという第１要因や、アンカー効果が生じにくいという第２要因を抑制できる結果、封止体の表面とシールド膜ＳＦの間に剥離部（膨れ部）が生じることを抑制できる。したがって、本変形例１においても、シールド膜ＳＦの剥離（膨れ）による外観不良を抑制することができる。
【００８３】
次に、本実施の形態１における電力増幅モジュールＰＡの他の変形例について説明する。図１０は、本変形例２における電力増幅モジュールＰＡの外観構成を示す平面図である。図１０に示すように、本変形例２における電力増幅モジュールＰＡは、矩形形状をした封止体を有しており、この封止体の表面にシールド膜ＳＦが形成されている。そして、封止体の表面には、製品識別用マーク形成領域ＡＲ１と剥離防止用マーク形成領域ＡＲ２が存在しており、製品識別用マーク形成領域ＡＲ１に製品識別用マークＤＭＫが形成され、剥離防止用マーク形成領域ＡＲ２に剥離防止用マークＥＭＫが形成されている。
【００８４】
ここで、本変形例２の特徴は、剥離防止用マークＥＭＫとして、十字形状の十字パターンから形成している点にある。すなわち、前記実施の形態１では、剥離防止用マークＥＭＫを点形状のドットパターンから形成していたが、本変形例２のように、剥離防止用マークＥＭＫを十字形状の十字パターンから形成してもよい。つまり、本願発明の技術的思想は、封止体の表面からのシールド膜ＳＦの剥離を抑制するために、封止体の表面での平坦領域の存在を低減することを目的とするものである。そして、この目的を達成するため、本願発明では、剥離防止用マーク形成領域ＡＲ２に凹形状の剥離防止用マークＥＭＫを形成している。この点に関して重要なことは、剥離防止用マーク形成領域ＡＲ２に凹凸形状を設けることになり、凹形状であれば、剥離防止用マークＥＭＫの形状は限定されないことである。つまり、前記実施の形態１では、剥離防止用マークＥＭＫを点形状のドットパターンから形成する例について説明したが、本願発明の技術的思想は、これに限らず、本変形例２にように、剥離防止用マークＥＭＫを十字形状の十字パターンから形成してもよいし、その他の凹形状（例えば、丸、長方形、直線等）のパターンから形成してもよい。
【００８５】
本変形例２のその他の構成は、前記実施の形態１と同様である。すなわち、本変形例２においても、製品識別用マーク形成領域ＡＲ１だけでなく、剥離防止用マーク形成領域ＡＲ２にも凹凸形状が形成される。この結果、封止体の表面での平坦領域の存在を低減することができ、これによって、封止体をめっき液に浸漬した場合に気泡が付着しやすいという第１要因や、アンカー効果が生じにくいという第２要因を抑制できる結果、封止体の表面とシールド膜ＳＦの間に剥離部（膨れ部）が生じることを抑制できる。したがって、本変形例２においても、シールド膜ＳＦの剥離（膨れ）による外観不良を抑制することができる。
【００８６】
＜電力増幅モジュールの製造方法＞
本実施の形態１における電力増幅モジュール（半導体装置）ＰＡは、上記のように構成されており、以下に、その製造方法について図面を参照しながら説明する。まず、本実施の形態１における電力増幅モジュールＰＡの製造方法についてわかりやすくするために、フローチャートと平面図を使用して説明する。その後、断面図を用いて説明することにする。
【００８７】
図１１は、本実施の形態１における電力増幅モジュールの製造工程の流れを示すフローチャートである。図１２に示すように、配線基板ＷＢ上に、例えば、ＬＤＭＯＳＦＥＴを形成した半導体チップＣＨＰを搭載する（ダイボンディング）（図１１のＳ１０１）。なお、配線基板ＷＢ上には、半導体チップＣＨＰの他、抵抗素子、容量素子、あるいは、インダクタ素子を含む受動部品ＳＭＤも搭載される。
【００８８】
続いて、図１３に示すように、配線基板ＷＢ上に搭載した半導体チップＣＨＰの表面に形成されているパッドＰＤと、配線基板ＷＢ上に形成されている配線パターンとを、例えば、金線からなるワイヤＷで接続する（ワイヤボンディング）（図１１のＳ１０２）。具体的には、キャピラリ（図示せず）を使用して、パッドＰＤ上にボールを圧着した後（ファーストボンディング）、金線（ワイヤＷ）を引き出しながら、キャピラリを移動させる。そして、金線（ワイヤＷ）を配線パターン（端子、ランド）にボンディング（セカンドボンディング）することにより、パッドＰＤと配線パターンとをワイヤＷで電気的に接続することができる。
【００８９】
次に、図１４に示すように、配線基板ＷＢ上に搭載された半導体チップＣＨＰ、ワイヤＷ、および、受動部品ＳＭＤを覆うように、配線基板ＷＢ上にフィラーを含有するエポキシ樹脂（熱硬化性樹脂）からなる封止体ＭＲを形成する（モールド）（図１１のＳ１０３）。具体的には、半導体チップＣＨＰ、ワイヤＷ、および、受動部品ＳＭＤを搭載した配線基板ＷＢを、上金型と下金型で挟みこみ、上金型に設けられたキャビティ内に半導体チップＣＨＰ、ワイヤＷ、および、受動部品ＳＭＤが配置されるようにする。この状態で、上述したキャビティ内にエポキシ樹脂を注入することにより、配線基板ＷＢ上に封止体を形成する。
【００９０】
その後、図１５に示すように、封止体ＭＲの表面に、製品識別用マークＤＭＫ、および、剥離防止用マークＥＭＫを形成する（図１１のＳ１０４）。具体的に、封止体ＭＲの表面にレーザを照射し、レーザを照射した封止体ＭＲの表面が加熱することにより樹脂が蒸発して、封止体ＭＲの表面に凹形状のスポットが形成される。そして、レーザを走査することにより、封止体ＭＲの表面に多数のスポットを形成することにより、製品識別用マーク形成領域に文字数列からなる製品識別用マークＤＭＫを形成する。同様に、この工程で、剥離防止用マーク形成領域にドットパターンからなる剥離防止用マークＥＭＫを形成する。これにより、封止体ＭＲの表面全体にわたって、凹凸形状が形成されることになる。このように本実施の形態１では、製品識別用マーク形成領域に製品識別用マークＤＭＫを形成する工程で、剥離防止用マーク形成領域に剥離防止用マークＥＭＫも形成している。このことから、製品識別用マークＤＭＫと剥離防止用マークＥＭＫとを別工程で形成する場合に比べて、製造工程の簡略化を図ることができる。
【００９１】
続いて、図１６に示すように、封止体ＭＲおよび配線基板ＷＢをハーフカットダイシングする（図１１のＳ１０５）。これにより、封止体ＭＲを切断し、かつ、配線基板ＷＢの厚さ方向に半分程度切り込まれてダイシングラインＤＬ１が形成される。
【００９２】
その後、図１７に示すように、封止体ＭＲの表面に対して、粗面化エッチング処理を実施する（図１１のＳ１０６）。さらに、ダイシングラインＤＬ１の底面および側面から、封止体ＭＲの表面全体にわたってシールド膜ＳＦを形成する（図１１のＳ１０７）。具体的に、シールド膜ＳＦは、例えば、銅膜とニッケル膜との積層膜から形成され、例えば、無電解めっき法により形成される。無電解めっき法においては、封止体ＭＲを形成した配線基板ＷＢをめっき液に浸漬し、封止体ＭＲの表面における化学反応によって、ダイシングラインＤＬ１の底面および側面から、封止体ＭＲの表面全体にわたってシールド膜ＳＦが形成される。ここで、封止体ＭＲを形成した配線基板ＷＢをめっき液に浸漬する際、空気を巻き込むことがあるが、本実施の形態１においては、封止体ＭＲの表面に、凹形状の製品識別用マークＤＭＫと剥離防止用マークＥＭＫとを形成しているので、気泡の付着しやすい平坦領域の面積は小さくなっている。したがって、封止体ＭＲの表面に比較的大きなサイズの気泡は付着しづらくなっており、たとえ、封止体ＭＲの表面に気泡が付着するにしても、気泡のサイズは小さいものである。このため、シールド膜ＳＦを形成した後、配線基板ＷＢに対してベーク処理（熱処理）が実施されるが（図１１のＳ１０８）、このときの熱負荷によって、封止体ＭＲの表面とシールド膜ＳＦの間に付着した気泡が膨張しても、サイズが小さいので、封止体ＭＲの表面からシールド膜ＳＦの剥離を抑制できる。特に、本実施の形態１では、封止体ＭＲの表面に、凹形状の製品識別用マークＤＭＫと剥離防止用マークＥＭＫとを形成しているので、封止体ＭＲとシールド膜ＳＦの密着性は、アンカー効果によって向上しているため、この観点からも、本実施の形態１によれば、封止体ＭＲの表面からのシールド膜ＳＦの剥離を効果的に抑制することができる。
【００９３】
次に、図１８に示すように、配線基板ＷＢをフルカットダイシングして完全に切断する（図１１のＳ１０９）。このとき形成されるダイシングラインＤＬ２の幅は、ハーフカットダイシングの際に形成されたダイシングラインＤＬ１の幅よりも小さくなっている。以上のようにして、本実施の形態１における電力増幅モジュールＰＡを製造することができる。
【００９４】
さらに、断面図を使用して、本実施の形態１における電力増幅モジュールＰＡの製造工程を説明する。図１９に示すように、配線基板ＷＢの上面（表面）に、複数の半導体チップＣＨＰと複数の受動部品ＳＭＤを搭載する。この段階での配線基板ＷＢは、複数の電力増幅モジュールを同時に形成できるように多数個取り基板となっている。
【００９５】
続いて、図２０に示すように、配線基板ＷＢ上に搭載された半導体チップＣＨＰと、配線基板ＷＢに形成されている端子（配線パターン）とを、例えば、金線からなるワイヤＷで電気的に接続する。その後、図２１に示すように、配線基板ＷＢ上に搭載された半導体チップＣＨＰ、ワイヤＷ、および、受動部品ＳＭＤを覆うように封止体ＭＲを形成する。
【００９６】
次に、図２２に示すように、レーザマーキングによって、封止体ＭＲの表面に、製品識別用マーク（図示せず）と剥離防止用マークＥＭＫとを形成する。図２２では、剥離防止用マークＥＭＫを構成する凹形状が図示されている。これにより、本実施の形態１によれば、封止体ＭＲの表面全体を凹凸形状にすることができる。
【００９７】
その後、図２３に示すように、ブレードＤＢ１を使用したハーフカットダイシングにより、封止体ＭＲを切断するとともに、配線基板ＷＢの厚さ方向に切り込みを入れる。このように配線基板ＷＢの途中までダイシングする理由は、配線基板の内部に形成されている基準配線を配線基板ＷＢの側面から露出させるためである。
【００９８】
続いて、図２４に示すように、封止体ＭＲの表面に対して、粗面化エッチング処理を実施した後、ハーフカットダイシングすることにより形成された溝ＤＩＴの内壁を含む封止体ＭＲの表面にシールド膜ＳＦを形成する。このとき、溝ＤＩＴの側面には、配線基板ＷＢの内部に形成されている基準配線が露出しているので、この基準配線と電気的に接続されるようにシールド膜ＳＦが形成される。
【００９９】
ここで、シールド膜ＳＦは、例えば、無電解めっき法で形成されるため、封止体ＭＲを形成した配線基板ＷＢをめっき液に浸漬する際、空気を巻き込むことがある。ところが、本実施の形態１においては、封止体ＭＲの表面に、凹形状の製品識別用マークと剥離防止用マークＥＭＫとを形成しているので、気泡の付着しやすい平坦領域の面積は小さくなっている。したがって、封止体ＭＲの表面に比較的大きなサイズの気泡は付着しづらくなっており、たとえ、封止体ＭＲの表面に気泡が付着するにしても、気泡のサイズは小さいものである。このため、シールド膜ＳＦを形成した後、配線基板ＷＢに対してベーク処理（熱処理）が実施されるが、このときの熱負荷によって、封止体ＭＲの表面とシールド膜ＳＦの間に付着した気泡が膨張しても、サイズが小さいので、封止体ＭＲの表面からシールド膜ＳＦの剥離を抑制できる。特に、本実施の形態１では、封止体ＭＲの表面に、凹形状の製品識別用マークと剥離防止用マークＥＭＫとを形成しているので、封止体ＭＲとシールド膜ＳＦの密着性は、アンカー効果によって向上しているため、この観点からも、本実施の形態１によれば、封止体ＭＲの表面からのシールド膜ＳＦの剥離を効果的に抑制することができる。
【０１００】
次に、図２５に示すように、ブレードＤＢ１よりも幅の狭いブレードＤＢ２を使用して、配線基板ＷＢをフルカットダイシングする。これにより、図２６に示すように、配線基板ＷＢは個片化され、個々の電力増幅モジュールＰＡが製造される。以上のようにして、本実施の形態１における電力増幅モジュールを製造することができる。
【０１０１】
（実施の形態２）
前記実施の形態１では、封止体ＭＲの表面にレーザを照射することにより、剥離防止用マークＥＭＫを形成する例について説明したが、本実施の形態２では、封止体ＭＲを形成する際に使用する上金型の表面に突起部ＰＲＵを設けることにより、剥離防止用マークＥＭＫを形成する例について説明する。
【０１０２】
なお、本実施の形態２における電力増幅モジュールの構造は、前記実施の形態１における電力増幅モジュールＰＡの構造と同じであり、相違点は、製造工程にある。このため、以下では、本実施の形態２における電力増幅モジュールの製造方法の特徴点について説明する。
【０１０３】
図２７は、本実施の形態２において、半導体チップＣＨＰを搭載した配線基板ＷＢを上金型ＵＭと下金型ＢＭで挟み込んでいる状態を示す断面図である。図２７において、配線基板ＷＢ上に搭載されている半導体チップＣＨＰは、配線基板ＷＢと上金型ＵＭの間に形成されるキャビティＣＡＶ内に配置される。ここで、本実施の形態２の特徴は、上金型ＵＭに複数の突起部ＰＲＵが設けられている点である。この状態で、図２７の矢印方向から樹脂を注入すると、図２８のようになる。
【０１０４】
図２８は、配線基板ＷＢを上金型ＵＭと下金型ＢＭで挟み込んだ際に形成されるキャビティＣＡＶ内に樹脂を注入して封止体ＭＲを形成した状態を示す断面図である。図２８に示すように、封止体ＭＲの表面には、上金型ＵＭの突起部ＰＲＵの形状を反映して、凹形状の剥離防止用マークＥＭＫが形成される。このようにして、本実施の形態２においても、封止体ＭＲの表面に凹形状の剥離防止用マークＥＭＫを形成することができる。したがって、本実施の形態２における電力増幅モジュールも、前記実施の形態１における電力増幅モジュールＰＡと同様の効果を得ることができる。すなわち、本実施の形態２における電力増幅モジュールにおいても、製品識別用マーク形成領域だけでなく、剥離防止用マーク形成領域にも凹凸形状が形成される。この結果、封止体の表面での平坦領域の存在を低減することができ、これによって、封止体をめっき液に浸漬した場合に気泡が付着しやすいという第１要因や、アンカー効果が生じにくいという第２要因を抑制できる結果、封止体の表面とシールド膜ＳＦの間に剥離部（膨れ部）が生じることを抑制できる。したがって、本実施の形態２においても、シールド膜の剥離（膨れ）による外観不良を抑制することができる。
【０１０５】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【産業上の利用可能性】
【０１０６】
本発明は、半導体装置を製造する製造業に幅広く利用することができる。
【符号の説明】
【０１０７】
１  携帯電話機
１Ｓ  半導体基板
２  アプリケーションプロセッサ
３  メモリ
４  ベースバンド部
５  ＲＦＩＣ
６  電力増幅器
７  ＳＡＷフィルタ
８  アンテナスイッチ
９  アンテナ
ＡＲ１  製品識別用マーク形成領域
ＡＲ２  剥離防止用マーク形成領域
ＢＭ  下金型
ＣＡＰ  キャップ絶縁膜
ＣＡＶ  キャビティ
ＣＨＰ  半導体チップ
ＣＮＴ１  コンタクトホール
ＣＮＴ２  接続孔
ＣＵ  制御回路
ＤＢ１  ブレード
ＤＢ２  ブレード
ＤＩＴ  溝
ＤＬ１  ダイシングライン
ＤＬ２  ダイシングライン
ＤＲ１  ｎ＋型ドレイン領域
ＤＭＫ  製品識別用マーク
ＤＴ  溝
ＥＭＫ  剥離防止用マーク
ＥＰ  剥離部
ＥＰＩ  エピタキシャル層
Ｇ  ゲート電極
ＧＬ  基準配線
ＧＮＤ１  グランド電位
ＧＮＤ２  グランド電位
ＧＮＤ３  グランド電位
ＧＯＸ  ゲート絶縁膜
ＨＡＬＯ  ｐ型ハロー領域
ＨＢ  増幅回路
ＩＬ１  層間絶縁膜
ＩＬ２  層間絶縁膜
ＬＢ  増幅回路
Ｌ１  第１層配線
Ｌ２  第２層配線
ＭＭＮａ  段間整合回路
ＭＭＮｂ  段間整合回路
ＭＲ  封止体
ＯＤＲ１  ｎ−型オフセットドレイン領域
ＯＤＲ２  ｎ型オフセットドレイン領域
ＰＡ  電力増幅モジュール
ＰＡ（Ｐ）  電力増幅モジュール
ＰＤ  パッド
Ｐin（ＤＣＳ）  入力電力
Ｐin（ＧＳＭ）  入力電力
ＰＬ  ｐ型打ち抜き層
ＰＬＧ１  プラグ
ＰＬＧ２  プラグ
Ｐout（ＧＳＭ）  出力電力
Ｐout（ＤＣＳ）  出力電力
ＰＲＵ  突起部
ＰＲ１  ｐ＋型半導体領域
ＰＷＬ  ｐ型ウェル
Ｑ１ａ  増幅部
Ｑ１ｂ  増幅部
Ｑ２ａ  増幅部
Ｑ２ｂ  増幅部
Ｑ３ａ  増幅部
Ｑ３ｂ  増幅部
ＳＦ  シールド膜
ＳＭＤ  受動部品
ＳＮ  窒化シリコン膜
ＳＲ１  ｎ−型ソース領域
ＳＲ２  ｎ＋型ソース領域
ＳＷ  サイドウォール
ＵＭ  上金型
Ｖcontrol（ＤＣＳ）  制御信号
Ｖcontrol（ＧＳＭ）  制御信号
Ｖｄｄ１  電源電位
Ｗ  ワイヤ
ＷＢ  配線基板
【図１】
2012243895.tif 000003
【図２】
2012243895.tif 000004
【図３】
2012243895.tif 000005
【図４】
2012243895.tif 000006
【図５】
2012243895.tif 000007
【図６】
2012243895.tif 000008
【図７】
2012243895.tif 000009
【図８】
2012243895.tif 000010
【図９】
2012243895.tif 000011
【図１０】
2012243895.tif 000012
【図１１】
2012243895.tif 000013
【図１２】
2012243895.tif 000014
【図１３】
2012243895.tif 000015
【図１４】
2012243895.tif 000016
【図１５】
2012243895.tif 000017
【図１６】
2012243895.tif 000018
【図１７】
2012243895.tif 000019
【図１８】
2012243895.tif 000020
【図１９】
2012243895.tif 000021
【図２０】
2012243895.tif 000022
【図２１】
2012243895.tif 000023
【図２２】
2012243895.tif 000024
【図２３】
2012243895.tif 000025
【図２４】
2012243895.tif 000026
【図２５】
2012243895.tif 000027
【図２６】
2012243895.tif 000028
【図２７】
2012243895.tif 000029
【図２８】
2012243895.tif 000030