(57)【要約】【課題】従来技術における有機ＥＬ表示装置においては、駆動トランジスタの特性の検出を高精度かつ高速度で行うことができない。【解決手段】表示装置であって、発光素子と、階調値に応じた電流を前記発光素子に供給する駆動トランジスタと、をそれぞれ有する複数の画素と、前記各駆動トランジスタの特性を検出する検出手段と、前記各発光素子の発光後に、前記各駆動トランジスタのゲート・ソース間に第１の電圧信号を供給する手段と、前記第１の電圧信号が供給された後、前記各駆動トランジスタのゲート・ソース間に、前記第１の電圧信号とは異なる第２の電圧信号を供給する手段とを有し、前記検出手段は、前記第２の電圧信号を供給する期間に、前記各駆動トランジスタの特性を検出し、前記第１の電圧信号は、前記第２の電圧信号に比べ、前記駆動トランジスタのソース・ドレイン間により多くの電流を供給可能な電圧を有する電圧信号である。【選択図】図３
2012078379.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と、階調値に応じた電流を前記発光素子に供給する駆動トランジスタと、をそれぞれ有する複数の画素と、前記各駆動トランジスタの特性を検出する検出手段と、前記各発光素子の発光後に、前記各駆動トランジスタのゲート・ソース間に第１の電圧信号を供給する手段と、前記第１の電圧信号が供給された後、前記各駆動トランジスタのゲート・ソース間に、前記第１の電圧信号とは異なる第２の電圧信号を供給する手段とを有し、前記検出手段は、前記第２の電圧信号を供給する期間に、前記各駆動トランジスタの特性を検出し、
前記第１の電圧信号は、前記第２の電圧信号に比べ、前記駆動トランジスタのソース・ドレイン間により多くの電流を供給可能な電圧を有する電圧信号であることを特徴とする表示装置。
【請求項２】
前記第２の電圧信号を供給する期間は、前記第１の電圧信号を供給する期間よりも長いことを特徴とする請求項１記載の表示装置。
【請求項３】
前記表示装置は、更に、前記検出手段の検出結果に基づいて、前記各複数の画素へ供給するデータ信号を補正する補正手段を有することを特徴とする請求項１又は２記載の表示装置。
【請求項４】
前記検出手段は、前記各駆動トランジスタのソースへ定電流を供給する電流源を有し、前記検出手段は、前記各駆動トランジスタのソース電位を検出することを特徴とする請求項１乃至３のいずれかに記載の表示装置。
【請求項５】
前記検出手段は、前記各駆動トランジスタのソースへ定電圧を供給する電圧源を有し、前記検出手段は、前記各発光素子の一端における電位を検出することを特徴とする請求項１乃至３のいずれかに記載の表示装置。
【請求項６】
前記発光素子は、有機発光ダイオードであることを特徴とする請求項１乃至５のいずれかに記載の表示装置。
【請求項７】
前記駆動トランジスタは、ＴＦＴであることを特徴とする請求項１乃至５のいずれかに記載の表示装置。
【請求項８】
前記ＴＦＴは、多結晶Ｓｉ半導体デバイスであることを特徴とする請求項７に記載の表示装置。
【請求項９】
前記ＴＦＴは、微結晶Ｓｉ半導体デバイスであることを特徴とする請求項７に記載の表示装置。
【請求項１０】
前記ＴＦＴは、アモルファス半導体デバイスであることを特徴とする請求項７に記載の表示装置。
【請求項１１】
前記ＴＦＴは、酸化物半導体デバイスであることを特徴とする請求項７に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示素子に関し、特には、自発光素子を有する表示装置に関する。
【背景技術】
【０００２】
近年、有機発光ダイオード（Organic Light Emitting Diode）に代表される有機ＥＬ（Organic Electro-luminescent）素子と呼ばれる自発光体を用いた表示装置（以下、「有機ＥＬ表示装置」という。）が実用化段階にある。この有機ＥＬ表示装置は、従来の液晶表示装置と比較して、自発光体を用いているため、視認性、応答速度の点で優れているだけでなく、バックライトのような補助照明装置を要しないため、更なる薄型化が可能となっている。
【０００３】
このような有機ＥＬ表示装置は、マトリクス状に多数の画素を配置した表示パネルを有する。そして、各画素は、有機ＥＬ素子と当該有機ＥＬ素子を駆動する駆動トランジスタを含む。当該駆動トランジスタは、一般に薄膜トランジスタ（Thin Film-Transistor）で構成されることから、製造上の問題等により、当該各駆動トランジスタの閾値電圧にバラツキが生じる。よって、各画素の発光特性にバラツキが生じ、結果として、表示パネルの表示が不均一になるという問題がある。
【０００４】
そこで、次のような従来技術における有機ＥＬ表示装置が知られている。当該有機ＥＬ表示装置においては、各画素に流れる電流を検出し、当該検出した電流値に基づいて補正用オフセットを算出する。そして、画像データに当該補正用オフセットを付加することにより、画面の表示の不均一の発生を防止する（下記特許文献１、２参照）。あるいは、駆動トランジスタのソースに定電流源を接続してその電圧を計測することにより閾値電圧のバラツキを検出する方法も提案されている（下記特許文献３参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−２６４７９３号公報
【特許文献２】特開２００５−２８４１７２号公報
【特許文献３】特開２０１０−１７００７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来技術における有機ＥＬ表示装置においては、駆動トランジスタの特性の検出精度を高くすると、検出時間が長くなってしまうという課題がある。
【０００７】
具体的には、駆動トランジスタにおけるヒステリシスの影響を考慮すると、駆動トランジスタの特性が安定した状態になるまでの待機時間として、数ｍｓｅｃの待機時間が必要となる。ここで、充分な待機時間を確保しない場合には、当該ヒステリシスの影響を受けるため、検出精度が大幅に低下するという問題がある。一方、電圧レンジを考慮した場合、最大でも１画素あたりμＡオーダー程度の電流しか流すことができず、検出速度が制限され、結果として、十分な待機時間を確保できないという問題がある。
【０００８】
そこで、本発明は、各画素に含まれる駆動トランジスタの特性を高精度かつ高速度で検出することができる表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の表示装置は、発光素子と、階調値に応じた電流を前記発光素子に供給する駆動トランジスタと、をそれぞれ有する複数の画素と、前記各駆動トランジスタの特性を検出する検出手段と、前記各発光素子の発光後に、前記各駆動トランジスタのゲート・ソース間に第１の電圧信号を供給する手段と、前記第１の電圧信号が供給された後、前記各駆動トランジスタのゲート・ソース間に、前記第１の電圧信号とは異なる第２の電圧信号を供給する手段とを有し、前記検出手段は、前記第２の電圧信号を供給する期間に、前記各駆動トランジスタの特性を検出し、前記第１の電圧信号は、前記第２の電圧信号に比べ、前記駆動トランジスタのソース・ドレイン間により多くの電流を供給可能な電圧を有する電圧信号であることを特徴とする。
【００１０】
本発明の表示装置において、前記第２の電圧信号を供給する期間は、前記第１の電圧信号を供給する期間よりも長いことを特徴としてもよい。
【００１１】
本発明の表示装置において、前記表示装置は、更に、前記検出手段の検出結果に基づいて、前記各複数の画素へ供給するデータ信号を補正する補正手段を有することを特徴としてもよい。
【００１２】
本発明の表示装置において、前記検出手段は、前記各駆動トランジスタのソースへ定電流を供給する電流源を有し、前記検出手段は、前記各駆動トランジスタのソース電位を検出することを特徴としてもよい。
【００１３】
本発明の表示装置において、前記検出手段は、前記各駆動トランジスタのソースへ定電圧を供給する電圧源を有し、前記検出手段は、前記各発光素子の一端における電位を検出することを特徴としてもよい。
【００１４】
本発明の表示装置において、前記発光素子は、有機発光ダイオードであることを特徴としてもよい。
【００１５】
本発明の表示装置において、前記駆動トランジスタは、ＴＦＴであることを特徴としてもよい。
【００１６】
本発明の表示装置において、前記ＴＦＴは、多結晶Ｓｉ半導体デバイスであることを特徴としてもよい。
【００１７】
本発明の表示装置において、前記ＴＦＴは、微結晶Ｓｉ半導体デバイスであることを特徴としてもよい。
【００１８】
本発明の表示装置において、前記ＴＦＴは、アモルファス半導体デバイスであることを特徴としてもよい。
【００１９】
本発明の表示装置において、前記ＴＦＴは、酸化物半導体デバイスであることを特徴としてもよい。
【発明の効果】
【００２０】
各画素に含まれる駆動トランジスタの特性を高精度かつ高速度で検出することができる表示装置を提供することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施の形態における表示装置を示す図である。
【図２】図１に示した表示装置の構成を説明するための図である。
【図３】図１に示した表示装置の構成を説明するための図である。
【図４】図１に示したデータ線駆動部の構成を説明するための図である。
【図５】駆動トランジスタの特性の検出動作の概要について説明するための図である。
【図６】画素に含まれる駆動トランジスタのヒステリシス特性について説明するための図である。
【図７】画素に含まれる駆動トランジスタのヒステリシス特性について説明するための図である。
【図８】画素に含まれる駆動トランジスタのヒステリシス特性について説明するための図である。
【図９】表示装置全体としての検出動作の際に制御される信号のタイミングチャートについて説明するための図である。
【図１０】本実施の形態における表示装置の実装についての例を説明するための図である。
【図１１】本実施の形態における表示装置の実装についての例を説明するための図である。
【図１２】本発明の変形例における各画素及び検出部を説明するための図である。
【図１３】変形例における駆動トランジスタの特性の検出動作の概要について説明するための図である。
【発明を実施するための形態】
【００２２】
以下、本発明の実施形態について、図面を参照しつつ説明する。なお、図面については、同一又は同等の要素には同一の符号を付し、重複する説明は省略する。
【００２３】
図１は、本発明の実施の形態に係る表示装置を示す図である。図１に示すように、表示装置１００は、表示パネルを有するＴＦＴ（Thin Film Transistor）基板２００を挟むように固定する上フレーム１１０及び下フレーム１２０と、表示する情報を生成する回路素子を備える回路基板１４０と、その回路基板１４０において生成されたＲＧＢの情報をＴＦＴ基板２００に伝えるフレキシブル基板１３０と、により構成される。
【００２４】
図２及び図３は、図１に示した表示装置の構成を説明するための図である。図２に示すように、表示装置１００は、表示用走査部２０１、表示領域２０３、検出用走査部２０８、データ線駆動部２１１等を有する。なお、図２においては、説明の簡略化のため、ＤＴ（ｖ）、Ｄｔ（ｖ＋１）、及び、Ｄａｔａ（ｈ）、Ｄａｔａ（ｈ＋１）で表したスイッチを、それぞれ検出用走査部２０８及びデータ線駆動部２１１の外部に示しているが、実際には検出用走査部２０８及びデータ線駆動部２１１の内部に形成される。
【００２５】
また、表示用走査部２０１、検出用走査部２０８、データ線駆動部２１１は、各々別々のＬＳＩ等で形成してもよいし、１つのＬＳＩ等で形成してもよい。また、表示用走査部２０１、検出用走査部２０８、データ線駆動部２１１等は、例えば、ＴＦＴ基板２００上に形成される。
【００２６】
表示用走査部２０１は、走査線２０２を介して、表示領域２０３へ表示用走査信号を出力することにより、表示動作時にデータ信号を書き込む画素２０４、２０５、２０６、２０７や発光させる画素２０４、２０５、２０６、２０７を選択する。
【００２７】
なお、走査線２０２は、図２に示すように、マトリクス状に配置された各画素２０４、２０５、２０６、２０７の行方向に、検出線２１０及びデータ線２０９は、マトリクス状に配置された各画素２０４、２０５、２０６、２０７の列方向に、配置される。
【００２８】
検出用走査部２０８は、走査線２０２を介して、表示領域２０３へ検査用走査信号を出力することにより、検出動作時にトラップ電圧及びデトラップ電圧を付加する画素２０４、２０５、２０６、２０７を選択する。
【００２９】
ここで、トラップ電圧とは、実際に駆動トランジスタ３０１の特性を検出する期間であるデトラップ期間において、駆動トランジスタ３０１のヒステリシスにおける変動を十分に抑制するために、駆動トランジスタ３０１のゲートに印加する電圧に相当する。また、デトラップ電圧とは、上記デトラップ期間において、駆動トランジスタ３０１のゲートに印加する電圧に相当する。なお、当該トラップ電圧、デトラップ電圧等については、後に詳述する。
【００３０】
また、上記表示動作とは、各画素２０４、２０５、２０６、２０７の表示に関する動作をいい、具体的には、各画素２０４、２０５、２０６、２０７へのデータ信号の書き込み動作や、各画素２０４、２０５、２０６、２０７の発光についての動作等に相当する。検出動作とは、各画素２０４、２０５、２０６、２０７に含まれる各駆動トランジスタ３０１の特性の検出に関する動作をいうが、具体的には後述する。なお、当該検出動作は、例えば、上記表示動作の発光期間と書き込み動作の間に行われてもよいし、または、表示装置１００が、例えば、携帯電話等である場合には、携帯電話の折りたたみ時等、画面の表示を行う必要がない時間に行われてもよい。
【００３１】
表示領域２０３は、マトリクス状に配置された複数の画素２０４、２０５、２０６、２０７を有する。また、各画素２０４、２０５、２０６、２０７は、駆動トランジスタ３０１、有機ＥＬ素子３０２、容量３０３、セレクトスイッチ３０４を有する。なお、図２においては、図面の簡略化のため、４の画素２０４、２０５、２０６、２０７のみを示しているが、必要に応じてその他の数が用いられることはいうまでもない。
【００３２】
図３（ａ）に示すように、駆動トランジスタ３０１は、ソースが、容量３０３の一端に接続され、ドレインが有機ＥＬ素子３０２のアノードに接続され、ゲートがセレクトスイッチ３０４のドレインに接続される。
【００３３】
有機ＥＬ素子３０２は、アノードが上述のように接続され、カソードは、接地される。
【００３４】
セレクトスイッチ３０４は、ゲートが走査線２０２に接続され、ソースがデータ線２０９に接続され、ドレインが、容量３０３の他端に接続される。
【００３５】
容量３０３は、一端が駆動トランジスタ３０１のソースに接続され、他端が駆動トランジスタ３０１のゲート及びセレクトスイッチ３０４のドレインに接続される。
【００３６】
電流源２１３は、駆動トランジスタ３０１のソースにスイッチ２１４を介して、接続され、検出期間に各検出線２１０に定電流Ｉを出力する。また、電圧源２１５は、スイッチ２１６を介して、駆動トランジスタ３０１のソースに接続され、表示動作時に駆動トランジスタ３０１を駆動する電源Ｖｏｌｅｄを供給する。また、スイッチ２１４は、駆動トランジスタ３０１の特性を検出する検出動作時にオンし、スイッチ２１６は、表示装置１００の表示動作時にオンする。
【００３７】
また、表示動作時には、表示用走査部２０１からの信号に応じてセレクトスイッチ３０４がオンし、容量３０３に、後述するデータ線駆動部２１１からのデータ信号に対応した信号が書き込まれる。そして、駆動トランジスタ３０１が、当該書き込まれた信号に応じて有機ＥＬ素子３０２を発光させることにより、表示領域２０３は、画像を表示する。なお、当該表示装置１００の表示動作は周知であるため、詳細な説明については省略する。
【００３８】
データ線駆動部２１１は、図４に示すようにデータ信号駆動部４０１、検出信号駆動部４０２、補正部４０３を有する。データ信号駆動部４０１は、表示装置１００の表示動作時に、データ線２０９を介して、表示する画素２０４、２０５、２０６、２０７の階調値に対応するデータ信号を各画素２０４、２０５、２０６、２０７に出力する。
【００３９】
検出信号駆動部４０２は、当該表示装置１００の検出動作時に、データ線２０９を介してトラップ電圧及びデトラップ電圧を各画素２０４、２０５、２０６、２０７の駆動トランジスタ３０１のゲートに出力する。
【００４０】
補正部４０３は、検出部２１２からの各駆動トランジスタ３０１のソース電圧、及び、検出期間における検出信号駆動部４０２からの対応する各駆動トランジスタ３０１のゲートに与えられるデトラップ電圧から、各駆動トランジスタ３０１の閾値電圧Ｖｔｈを求める。
【００４１】
具体的には、後述するデトラップ期間に、セレクトスイッチ３０４がオンすると、データ線２０９から駆動トランジスタ３０１のゲート端子にゲート電圧（Ｖｇ）が与えられる。検出部２１２は、当該状態において、駆動トランジスタ３０１のソース端子の電圧を検出する。
【００４２】
ここで、データ線２０９に与える電圧Ｖｇから駆動トランジスタ３０１の閾値電圧Ｖｔｈの絶対値を引いた値であるオーバードライブ電圧より、駆動トランジスタ３０１のソース・ドレイン間電圧Ｖｄｓが充分に大きい条件では、駆動トランジスタ３０１は、飽和領域を保つ。したがって、検出電圧（ソース電圧）とデータ線２０９に与える電圧（ゲート電圧Ｖｇ）から、電流源２１３から定電流Iを駆動トランジスタ３０１に流した時の駆動トランジスタ３０１のゲート・ソース間電圧Ｖｇｓを検出することができる。このゲート・ソース間電圧Ｖｇｓは、駆動トランジスタ３０１の持つ閾値電圧Ｖｔｈのバラツキに対応する。よって、当該ゲート・ソース間電圧Ｖｇｓから、駆動トランジスタ３０１の持つ閾値電圧Ｖｔｈを求めることができる。
【００４３】
例えば、図３（ｂ）に示したように、各画素２０４、２０５、２０６、２０７に含まれる駆動トランジスタ３０１のトランジスタ特性は、ＴＦＴ特性１乃至３のいずれかとなる。そして、当該ＴＦＴ特性１乃至３のそれぞれに対応するゲート・ソース間電圧Ｖｇｓ１乃至Ｖｇｓ３を検出することにより、各駆動トランジスタ３０１の閾値電圧Ｖｔｈを求めることができる。なお、図３の例においては、当該ゲート電圧Ｖｇがデトラップ電圧に相当するが、詳細には後述する。
【００４４】
上記のように、補正部４０３は、検出部２１２からの各駆動トランジスタ３０１のソース電圧、及び、検出信号駆動部４０２から対応する各駆動トランジスタ３０１のゲートに与えられるゲート電圧Ｖｇに基づいて、各駆動トランジスタ３０１の閾値電圧を求める。そして、当該各駆動トランジスタ３０１の閾値電圧Ｖｔｈのバラツキに基づき、各画素２０４、２０５、２０６、２０７の輝度のバラツキが少なくなるようにデータ信号を補正する補正信号を算出し、データ信号駆動部４０１に出力する。
【００４５】
なお、データ信号駆動部４０１は、当該補正信号に基づき、データ信号を各画素２０４、２０５、２０６、２０７に出力することはいうまでもない。また、具体的な補正信号の算出等については、例えば、上記特許文献１及び２等に記載された方法等を用いればよい。
【００４６】
検出部２１２は、検出線２１０を介して、各駆動トランジスタ３０１のソースに接続され、検出期間に、電流源２１３からの定電流を駆動トランジスタ３０１に流した際の駆動トランジスタ３０１のソース電圧を検出する。
【００４７】
具体的には、検出部２１２は、図３（ａ）に示すように、例えば、バッファ回路３０５、ローパスフィルタ３０６、Ａ／Ｄ変換器３０７を有する。
【００４８】
バッファ回路３０５は、電流源２１３とローパスフィルタ３０６との間に配置される。具体的には、例えば、バッファ回路３０５はＯＰアンプから形成される。そして、ＯＰアンプの非反転入力端子は、駆動トランジスタ３０１のソースに接続され、ＯＰアンプの反転入力端子はＯＰアンプの出力端子に接続される。
【００４９】
ローパスフィルタ３０６は、入力側がバッファ回路３０５の出力端子に接続され、出力側は、Ａ／Ｄ変換器３０７に接続される。
【００５０】
Ａ／Ｄ変換器３０７は、駆動トランジスタ３０１のソース電圧をデジタルデータに変換し、当該データを補正部４０３に出力する。
【００５１】
次に、図５を用いて、各画素２０４、２０５、２０６、２０７の閾値電圧Ｖｔｈの検出についての動作の概要について説明する。
【００５２】
まず、待機期間においては、駆動トランジスタ３０１はオフである。１つの画素の検出期間中、後述するようにその他の全ての画素がオフされる。
【００５３】
次のトラップ期間においては、駆動トランジスタ３０１のゲートにトラップ電圧が入力される。なお、図５においては、当該トラップ電圧は、ΔＶｐに相当し、トラップ期間はΔＴｐに対応する。
【００５４】
次のデトラップ期間においては、駆動トランジスタ３０１のゲートにデトラップ電圧が入力され、このとき、検出部２１２は、駆動トランジスタ３０１のソース電圧を検出する。なお、図５においては、当該デトラップ電圧は、ΔＶｄに相当する。
【００５５】
上記のように、トラップ期間にはトラップ電圧を印加し、デトラップ期間における各駆動トランジスタ３０１のヒステリシスによる変動を抑制する。この点につき、下記により具体的に説明する。
【００５６】
図６、図７、及び図８は、画素２０４、２０５、２０６、２０７内の各駆動トランジスタ３０１のヒステリシス特性について説明するための図である。
【００５７】
駆動トランジスタ３０１のゲート電圧とドレイン電流の関係が図６に示すようなヒステリシス特性を有する場合がある。なお、図６において、縦軸は、駆動トランジスタ３０１のドレイン電流を表し、横軸は、駆動トランジスタ３０１のゲート・ソース間電圧を表す。
【００５８】
このヒステリシス特性は、図７に示すような駆動トランジスタ３０１のゲート酸化膜にトラップされるキャリア（主に正電荷）の数によって生じる。
【００５９】
具体的には、駆動トランジスタ３０１のゲート酸化膜には、図７（ａ）に示すように、ゲートにキャリアをトラップする状態と、一方、図７（ｂ）に示すような、ゲートにキャリアをデトラップする状態がある。そして、ゲートにキャリアがトラップされた状態では駆動トランジスタ３０１の閾値電圧がエンハンスされ、デトラップされた状態ではディプリートされる。また、ゲートにキャリアをトラップする時間に比べて、デトラップする時間の方が充分に大きい。
【００６０】
また、図８（ａ）に示すように、所定の電位差を所定期間駆動トランジスタ３０１のゲート・ソース間に印加する場合、当該電位差ΔＶｇが大きい程、また当該期間ｔｏｎが長い程、図８（ｂ）に示すように、当該電位差印加後の駆動トランジスタ３０１の特性は時間を経ても変化しにくい。
【００６１】
具体的には、例えば、図８(ａ)に示すように、図８(ｃ)に示した場合と比べて、長い時間、大きな電位差を与える場合、図８（ｂ）に示すように、当該電位差印加後の駆動トランジスタ３０１のゲート電圧・ドレイン電流の関係は、図８（ｄ）に示した場合に比べ、時間が経過しても変化が少ない。いいかえれば、図８(ａ)に示した場合は、時間が経過しても、図８（ｂ）のＢで示した状態に近い特性Ｃ１を保つのに対し、図８（ｄ）に示した場合は、図８（ｄ）に示した特性Ｃ２のように、図８（ｂ）に示した場合と比べ速く図８（ｄ）のＡで示した特性に近づく。
【００６２】
なお、図６に示した場合において、駆動トランジスタ３０１にゲートに印加される電位差の大きさ及び時間に応じて、駆動トランジスタ３０１のドレイン電流と経過時間についての特性は、図６に示したＡからＢの状態までばらつくものとして説明した。また、図６及び図８に示した特性Ａ及びＢは、それぞれ対応し、特性ＣはＣ１またはＣ２に対応する。
【００６３】
したがって、上記のようにΔＶｇ及び当該ΔＶｇを与える期間を適切に調整することにより、図６及び図８に示した駆動トランジスタ３０１の特性Ｂから特性Ａに回復する時定数を大きくし、実際に検出動作を行うデトラップ期間に各駆動トランジスタ３０１の特性を特性Ｂに近い特性に揃えてから、検出することができる。
【００６４】
つまり、トラップ電圧及びトラップ期間とはそれぞれ、上記のようにΔＶｇの印加後のデトラップ期間に、駆動トランジスタ３０１の特性変動を十分に抑制することができるΔＶｇ及びΔＶｇを与える期間ｔｏｎに相当する。また、デトラップ期間とは、当該トラップ電圧を印加するトラップ期間の後、実際に検出動作を行う期間に相当する。言い換えれば、トラップ電圧とは、駆動トランジスタ３０１の特性変動を、デトラップ期間において十分に抑制するために、駆動トランジスタ３０１のゲート・ソース間に印加する電圧であって、駆動トランジスタ３０１のゲートに印加する電圧に相当する。つまり、図８の例を用いて説明すれば、図８（ｂ）において特性Ｂに近接した特性（例えば図８（ｂ）のＣ１）を有するように、トラップ期間に駆動トランジスタ３０１のゲートに印加する電圧に相当する。
【００６５】
具体的には、ΔＶｐは０．５Ｖ以上、１０Ｖ以下の値が望ましいが、特に表示装置１００に実装される電圧発生回路の負担を最小限に留めつつ最大限の効果を得るためには、１Ｖ以上５Ｖ以下であることがより望ましく、最適値は３Ｖ前後である。また、トラップ期間ΔＴｐは、０．１μ秒以上の値が望ましいが、特に多画素化に伴う高速駆動に支障なく最大限の効果を得るためには、１μ秒以上１ｍ秒以下であることがより望ましく、最適値は１０μ秒前後である。このように、トラップ期間ｔｏｎよりデトラップ期間を長い状態とすることで、検出動作をより安定に行うことができる。
【００６６】
次に、図９を用いて、本実施の形態における表示装置１００全体としての検出動作の際に制御される信号のタイミングチャートについて説明する。なお、図２及び図３に示したように、本実施の形態においては、セレクトスイッチ３０４は、ｎＭＯＳであることからゲート電圧が高電圧の時にオンし、駆動トランジスタ３０１はｐＭＯＳであることから、ゲート電圧が低電圧の時にオンすることはいうまでもない。
【００６７】
時刻Ｔ０においては、ＤＴ（ｖ）、Ｄｔ（ｖ＋１）をオンし、Ｄａｔａ（ｈ）及びＤａｔａ（ｈ＋１）をハイ電圧とする。これにより、各画素２０４乃至２０７に含まれるセレクトスイッチ３０４がオンするとともに、駆動トランジスタ３０１のゲート電圧を、ハイ電圧とする。これにより、全ての画素２０４乃至２０７の駆動トランジスタ３０１は、オフする。
【００６８】
時刻Ｔ１においては、ＤＴ（ｖ）をオンの状態に保ち、Ｄｔ（ｖ＋１）をオフする。また、Ｄａｔａ（ｈ）を上記トラップ電圧とする。これにより、画素２０４の駆動トランジスタ３０１のゲート端子にトラップ電圧を印加する。なお、図９においては、当該時刻Ｔ１から次の時刻Ｔ２までの期間がトラップ期間に相当する。また、ΔＶｐがトラップ電圧に相当する。
【００６９】
時刻Ｔ２においては、Ｄａｔａ（ｈ）を上記デトラップ電圧とする。よって、画素２０４の駆動トランジスタ３０１のゲート端子にデトラップ電圧が印加される。このとき、上述のように、画素２０４の駆動トランジスタ３０１のソースの電圧を検出する。なお、図９においては、当該時刻Ｔ２から次の時刻Ｔ３までの期間がデトラップ期間となる。また、ΔＶｄがデトラップ電圧に相当する。
【００７０】
その他の画素２０５乃至２０７についても、上記と同様にトラップ期間及びデトラップ期間を設ける。具体的には、時刻Ｔ３においては、ＤＴ（ｖ）をオンの状態に保ち、Ｄｔ（ｖ＋１）をオンする。また、Ｄａｔａ（ｈ）をハイ電圧とし、及びＤａｔａ（ｈ＋１）をハイ電圧の状態に保つ。これにより、時刻Ｔ１と同様に、全ての画素２０４乃至２０７の駆動トランジスタ３０１は、オフする。
【００７１】
時刻Ｔ４においては、ＤＴ（ｖ）をオフし、Ｄｔ（ｖ＋１）などＤＴ（Ｖ）以外のスイッチをオンの状態に保つ。また、Ｄａｔａ（ｈ）をトラップ電圧とする。Ｄａｔａ（ｈ）以外のデータ線はハイ電圧のままとする。これにより、画素２０５の駆動トランジスタ３０１のゲート端子にトラップ電圧を印加する。なお、当該時刻Ｔ４から次の時刻Ｔ５までの期間がトラップ期間に相当する。
【００７２】
時刻Ｔ５においては、Ｄａｔａ（ｈ）を、デトラップ電圧とする。このとき、画素Ｂの駆動トランジスタ３０１のソースの電圧を検出する。なお、当該時刻Ｔ５から次の時刻Ｔ６までの期間がデトラップ期間となる。
【００７３】
時刻Ｔ６においては、ＤＴ（ｖ）をオンし、Ｄｔ（ｖ＋１）をオン状態に保つ。また、Ｄａｔａ（ｈ）をハイ電圧とし、及びＤａｔａ（ｈ＋１）をハイ電圧の状態に保つ。これにより、時刻Ｔ１と同様に、全ての画素の駆動トランジスタ３０１はオフする。
【００７４】
時刻Ｔ７においては、ＤＴ（ｖ）などＤＴ（Ｖ＋１）以外のスイッチをオン状態に保ち、Ｄｔ（ｖ＋１）をオフする。また、Ｄａｔａ（ｈ＋１）を上記トラップ電圧とする。Ｄａｔａ（ｈ＋１）以外のデータ線はハイ電圧のままとする。これにより、画素２０６の駆動トランジスタ３０１のゲート端子にトラップ電圧を印加する。なお、当該時刻Ｔ７から次の時刻Ｔ８までの期間がトラップ期間に相当する。
【００７５】
時刻Ｔ８においては、Ｄａｔａ（ｈ＋１）を、上記デトラップ電圧とする。このとき、画素２０６の駆動トランジスタ３０１のソースの電圧を検出する。なお、当該時刻Ｔ８から次の時刻Ｔ９までの期間がデトラップ期間となる。
【００７６】
時刻Ｔ９においては、ＤＴ（ｖ）をオンの状態に保ち、Ｄｔ（ｖ＋１）をオンする。また、Ｄａｔａ（ｈ）をハイ電圧に保ち、及びＤａｔａ（ｈ＋１）をハイ電圧とする。これにより、時刻Ｔ１と同様に、全ての画素の駆動トランジスタ３０１はオフする。
【００７７】
時刻Ｔ１０においては、ＤＴ（ｖ）をオフし、Ｄｔ（ｖ＋１）をオン状態に保つ。また、Ｄａｔａ（ｈ＋１）を上記トラップ電圧とする。これにより、画素２０７の駆動トランジスタ３０１のゲート端子にトラップ電圧を印加する。なお、当該時刻Ｔ１０から次の時刻Ｔ１１までの期間がトラップ期間に相当する。
【００７８】
時刻Ｔ１１においては、Ｄａｔａ（ｈ＋１）を、上記デトラップ電圧とする。このとき、画素２０７の駆動トランジスタ３０１のソースの電圧が検出される。なお、当該時刻Ｔ１１から次の時刻Ｔ１２までの期間がデトラップ期間となる。
【００７９】
時刻Ｔ１２においては、ＤＴ（ｖ）をオンし、Ｄｔ（ｖ＋１）をオン状態に保つ。また、Ｄａｔａ（ｈ）をハイ電圧の状態に保ち、Ｄａｔａ（ｈ＋１）をハイ電圧とする。これにより、全て画素２０４乃至２０７の駆動トランジスタ３０１はオフする。
【００８０】
上記のように、図２に示した画素２０４、２０５、２０６、２０７の順に、順次、各画素２０４、２０５、２０６、２０７に含まれる駆動トランジスタ３０１のソース電圧を検出する。なお、図２及び９については、図面の簡略化のため、表示領域２０３が４の画素のみを有する場合について説明したが、その他の数の画素を有する場合にも同様に、順次各画素に含まれる駆動トランジスタのソース電圧を検出することはいうまでもない。
【００８１】
なお、本実施の形態における表示装置１００は、例えば、図１０または図１１に示すような、携帯電話１５０やＰＤＡ１６０等の携帯端末やテレビ１７０、ビデオカメラ１８０等に実装される。その他、本実施形態における表示装置１００は、パソコン用ディスプレイ、公告表示用ディスプレイ等の各種の情報表示用の表示装置として採用できる。また、デジタルスチルカメラ、カーナビゲーションシステム、カーオーディオ、ゲーム機器、携帯情報端末など、各種の電子機器の表示部として利用することも可能である。
【００８２】
また、以上の説明においては発光素子として有機ＥＬ素子３０２を用いることとしたが、これに限らず、本実施の形態に係る表示装置１００は、例えば無機ＥＬ素子やＦＥＤ（Field-Emission Device）など、各種の発光素子を用いた表示装置１００であってもよい。また、駆動トランジスタ３０１は、例えば多結晶Ｓｉ半導体デバイス、微結晶Ｓｉ半導体デバイス、アモルファス半導体デバイス、または、酸化物半導体デバイスにより形成される。
【００８３】
上記のように構成することで、本実施の形態に係る表示装置１００によれば、各画素に含まれる駆動トランジスタのヒステリシスによる影響を抑制しつつ、各駆動トランジスタの特性を検出することができる。よって、従来技術に比べ、高精度かつ高速度で各駆動トランジスタの特性を検出することができる。また、当該検出結果に応じてデータ信号を補正することで、従来技術に比べ、高画質化を図ることができる。
【００８４】
なお、本発明は、上記実施の形態に限定されるものではなく、種々の変形が可能である。例えば、上記実施の形態で示した構成と実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えてもよい。
【００８５】
[変形例]
図１２及び１３は、本発明の変形例を説明するための図である。本変形例では、上記実施の形態と比較して、主に、検出部２１２の配置が異なる。その他の点は、上記実施の形態と同様であり、同様である点については説明を省略する。
【００８６】
図１２及び１３に示すように、有機ＥＬ素子３０２のカソードには抵抗２１７の一端が接続され、当該抵抗２１７の他端は接地される。
【００８７】
また、検出部２１２は、当該有機ＥＬ素子３０２の抵抗２１７の接続部分に接続される。つまり、本変形例においては、検出部２１２は、当該抵抗２１７の抵抗値Ｒと当該抵抗２１７を流れる電流値Ｉｄ（例えば図３（ｂ）のＩｄ１乃至Ｉｄ３）との積を検出する。そして、補正部４０３は、当該積に基づいて、各駆動トランジスタ３０１の閾値電圧を求める。つまり、本変形例においては、電流源２１３及びそのスイッチ２１４は、不要である。なお、その他の構成及び動作については、上記実施の形態と同様であるので、説明を省略する。また、ここでは当該有機ＥＬ素子３０２のカソード側において検出部を設けた例を述べたが、当該有機ＥＬ素子の電極構成によってはアノード側となる場合もある。
【００８８】
上記のように構成することで、上記実施の形態と同様、本変形例による表示装置１００によれば、各画素に含まれる駆動トランジスタのヒステリシスによる影響を抑制しつつ、各駆動トランジスタの特性を検出することができる。よって、従来技術に比べ、高精度かつ高速度で各駆動トランジスタの特性を検出することができる。また、当該検出結果に応じてデータ信号を補正することで、従来技術に比べ、高画質化を図ることができる。
【００８９】
なお、本発明は、上記実施の形態及び変形例に限定されるものではなく、種々の変形が可能である。例えば、上記変形例で示した構成と実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えてもよい。
【符号の説明】
【００９０】
１００  表示装置、１１０  上フレーム、１２０  下フレーム、１３０  フレキシブル基板、１４０  回路基板、２００  ＴＦＴ基板、２０１  表示用走査部、２０２  走査線、２０３  表示領域、２０４、２０５、２０６、２０７  画素、２０８  検出用走査部、２０９  データ線、２１０  検出線、２１１  データ線駆動部、２１２  検出部、２１３  電流源、２１４  スイッチ、２１５  電圧源、３０１  駆動トランジスタ、３０２  有機ＥＬ素子、３０３  容量、３０４  セレクトスイッチ、４０１  データ信号駆動部、４０２  検出信号駆動部、４０３  補正部。
【図１】
2012078379.tif 000003
【図２】
2012078379.tif 000004
【図３】
2012078379.tif 000005
【図４】
2012078379.tif 000006
【図５】
2012078379.tif 000007
【図６】
2012078379.tif 000008
【図７】
2012078379.tif 000009
【図８】
2012078379.tif 000010
【図９】
2012078379.tif 000011
【図１０】
2012078379.tif 000012
【図１１】
2012078379.tif 000013
【図１２】
2012078379.tif 000014
【図１３】
2012078379.tif 000015