(57)【要約】【課題】簡易な構成により画素の充電不足を解消して適切な駆動を維持する液晶表示装置の提供を目的とする。【解決手段】ゲートドライバは、前記パネル部の主走査方向における第一の方向から前記ゲート信号を前記パネル部に供給する第一ゲートドライバと、主走査方向において前記第一の方向と対向する第二の方向から前記ゲート信号をパネル部に供給する第二ゲートドライバにより構成され、前記第二ゲートドライバは、前記第一ゲートドライバに対して、副走査方向において所定ライン分だけ速くゲート信号を供給し、前記第二ゲートドライバから出力されるゲート信号により前記スイッチ素子のゲートに供給される電荷は同スイッチ素子の閾値電圧より低い値である構成としてある。【選択図】図４
2012083599.tif 000002
【特許請求の範囲】
【請求項１】
データ信号により駆動する画素を縦横に配列し、前記各画素に接続されるスイッチ素子にゲート信号が入力されることで上記データ信号の供給を受ける画素が選択されるパネル部と、前記パネル部にデータ信号を供給するソースドライバと、前記パネル部にゲート信号を供給するゲートドライバと、を有する液晶表示装置において、
前記ゲートドライバは、前記パネル部の主走査方向における第一の方向から前記ゲート信号を前記パネル部に供給する第一ゲートドライバと、主走査方向において前記第一の方向と対向する第二の方向から前記ゲート信号をパネル部に供給する第二ゲートドライバにより構成され、
前記第二ゲートドライバは、前記第一ゲートドライバに対して、副走査方向において所定ライン分だけ速くゲート信号を供給し、
前記第二ゲートドライバから出力されるゲート信号により前記スイッチ素子のゲートに供給される電荷は同スイッチ素子の閾値電圧より低い値であることを特徴とする液晶表示装置。
【請求項２】
前記第二ゲートドライバは、前記ゲート信号における信号長に基づいて、前記スイッチ素子に供給される電荷を設定することを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
取得した１フレーム当たりのデータ信号を偏倍して、倍速駆動させる倍速駆動手段を有することを特徴とする請求項１又は請求項２のいずれかに記載の液晶表示装置。
【請求項４】
前記第一ゲートドライバから出力されるゲート信号の出力タイミングを遅延させる遅延回路を備えることを特徴とする請求項１〜請求項３のいずれかに記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶が充填した画素を駆動して映像を表示する液晶表示装置の駆動に関する。
【背景技術】
【０００２】
従来、液晶が充填された画素を縦横に配列してパネル部を構成する液晶表示装置が知られている。このような液晶表示装置では、液晶層に対向するよう電極が配置されており、ソースドライバから供給されるデータ信号により電極に電荷を充電し液晶層の透過率を変化させて映像を表示する。また、データ信号が供給される画素の選択及び供給タイミングはゲートドライバから供給されるゲート信号により設定され、パネル部における水平走査が実現される。
【０００３】
上記した液晶装置の駆動において、電極が液晶を駆動させるために必要な電荷を充電するには所定時間を必要とするため、ゲート信号の出力タイミングが重要となる。しかしながら、１フレームにおけるゲート信号の出力期間は、パネルの駆動速度やパネルの解像度に応じて設定される値であるため、場合によっては十分に画素を充電できない場合もあった。そのため、画素に対する十分な充電期間を確保する様々な手法が開示されている（例えば、特許文献１−４参照。）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−０２０１９７号公報
【特許文献２】特開２００８−００３６０９号公報
【特許文献３】特開２００６−３５０２８９号公報
【特許文献４】特開２００６−１７１０４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
画素に対する十分な充電期間を確保するためゲート信号の出力タイミングを調整する場合、調整手法によってはゲートドライバを構成する回路の複雑化を招く場合もあった。このような場合、ゲートドライバの設計におけるコストアップの要因となる場合や、既存の液晶表示装置の構成に合わない場合もあった。
【０００６】
本発明は、上記課題にかんがみてなされたもので、簡易な構成により画素の充電不足を解消して適切な駆動を維持する液晶表示装置の提供を目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明では、データ信号により駆動する画素を縦横に配列し、前記各画素に接続されるスイッチ素子にゲート信号が入力されることで上記データ信号の供給を受ける画素が選択されるパネル部と、前記パネル部にデータ信号を供給するソースドライバと、前記パネル部にゲート信号を供給するゲートドライバと、を有する液晶表示装置において、前記ゲートドライバは、前記パネル部の主走査方向における第一の方向から前記ゲート信号を前記パネル部に供給する第一ゲートドライバと、主走査方向において前記第一の方向と対向する第二の方向から前記ゲート信号をパネル部に供給する第二ゲートドライバにより構成され、前記第二ゲートドライバは、前記第一ゲートドライバに対して、副走査方向において所定ライン分だけ速くゲート信号を供給し、前記第二ゲートドライバから出力されるゲート信号により前記スイッチ素子のゲートに供給される電荷は同スイッチ素子の閾値電圧より低い値である構成としてある。
【０００８】
上記のように構成された発明では、ゲートドライバは、主走査方向においてゲート信号を対向するよう供給する第一のゲートドライバと第二のゲートドライバとで構成されている。そして、第二ゲートドライバは、第一ゲートドライバに対して、副走査方向において所定ライン分だけ速くゲート信号を供給し、このゲート信号によりスイッチ素子のゲートに供給される電荷は同スイッチ素子の閾値電圧より低い値である。
【０００９】
そのため、スイッチ素子のゲートには、第一ゲートドライバから供給されるゲート信号による充電前に、第二ゲートドライバから供給されるゲート信号により事前充電が行われるため、ゲートに充電される電荷が閾値電圧を超えるのに要する時間を短くすることができ、画素における充電期間を長くすることができる。また、本発明では、パネル部における主走査方向で対向してゲート信号を出力する２つのゲートドライバに対して出力タイミングを変化させて同ゲート信号を出力させるだけなので、既存のゲートドライバを流用することが可能となる。
【００１０】
また、第二ゲートドライバから供給されるゲート信号が備える電荷の設定方法として、前記第二ゲートドライバは、前記ゲート信号における信号長に基づいて、前記スイッチ素子に供給される電荷を設定する構成としてもよい。
上記のように構成された発明では、例えば既存アウトプットイネーブル信号ＯＥ等を用いてゲート信号の信号長を設定することができるため、既存の方法を流用して本発明を実現することができる。
【００１１】
そして、本発明が適用される液晶表示装置の好適な一例として、取得した１フレーム当たりのデータ信号を偏倍して、倍速駆動させる倍速駆動手段を有する構成としてもよい。
倍速駆動を行う液晶表示装置においては、１フレームを表示する時間が従来のものに比べて短くなるため、十分な充電期間を得られない場合も想定される。そのため、上記のように構成された発明では、倍速駆動を行う場合においても十分な充電期間を得ることができる。
【００１２】
さらに、第一ゲートドライバから出力されるゲート信号を複数ライン分遅延させる好適な一例として、前記第一ゲートドライバから出力されるゲート信号の出力タイミングを遅延させる遅延回路を備える構成としてもよい。
上記のように構成された発明では、簡易な構成により本発明を実現することができる。
【発明の効果】
【００１３】
以上説明したように本発明によれば、既存のゲートドライバを流用した簡易な構成により、画素における充電期間を長くすることができる。
【図面の簡単な説明】
【００１４】
【図１】液晶表示装置１０の構成を説明するためのブロック構成図である。
【図２】ゲートドライバ５０の概略構成を説明するブロック図である。
【図３】タイミングコントローラーの概略構成を説明するブロック図である。
【図４】ゲートドライバ５０に係る信号を示す波形図である。
【図５】ＦＥＴ（ｉ，ｊ）のゲート電極に充電される電荷を説明する図である。
【発明を実施するための形態】
【００１５】
以下、下記の順序に従って本発明の実施形態を説明する。
１．第１の実施形態：
２．その他の実施形態：
【００１６】
１．第１の実施形態： 
以下、図を参照して、この発明に係る液晶表示装置を具体化した第１の実施の形態について説明する。図１は、液晶表示装置１０の構成を説明するためのブロック構成図である。
【００１７】
液晶表示装置１０は、例えば、テレビジョン受像機であり、パネル部２０、タイミングコントローラー３０、ソースドライバ４０、ゲートドライバ５０、電源供給回路６０の各部を備えて構成されている。
【００１８】
パネル部２０は、解像度に応じた数の画素Ｐ（ｉ、ｊ）を備えており、この画素Ｐ（ｉ、ｊ）を駆動させることで映像を表示する。なお、ｉは主走査方向における画素Ｐの配列数（１〜Ｎ）を示し、ｊは副走査方向における画素Ｐの配列数（１〜Ｍ）を示す。また、画素Ｐ（ｉ、ｊ）は、液晶が充填された液晶層と、この液晶層を中心に対向するよう配置された画素電極及び共通電極と、画素電極に供給するデータ信号ＤＳの出力を切り替えるＦＥＴ（ｉ、ｊ）（スイッチ素子）を備えて構成されている。ＦＥＴのゲート電極はゲート線Ｇ（ｊ）を介してゲートドライバ５０の出力端子Ｇｏｕｔ（ｊ）に接続され、コレクター電極はデータ線Ｄ（ｉ）を介してソースドライバ４０の出力端子Ｄｏｕｔ（ｉ）に接続され、エミッタ電極は画素電極に接続されている。
【００１９】
ソースドライバ４０は、出力端子Ｄｏｕｔ（ｉ）がデータ線Ｄ（ｉ）に接続されており、データスタートパルスＤＳＰ、及びデータクロックＤＣＫの出力タイミングに同期させて、データ信号ＤＳをデータ線（ｉ）に供給する。即ち、ソースドライバ４０は、データスタートパルスＤＳＰ及びデータクロックＤＣＫが入力すると、このデータスタートパルスＤＳＰの入力をトリガーとして、出力端子Ｄｏｕｔ（ｉ）からデータ信号ＤＳを出力する。このとき、ソースドライバ４０は、データクロックＤＣＫの立ち上がり周期に同期させて、出力端子Ｄｏｕｔ（ｉ）を順次シフトしていく。そのため、データ線Ｄ（ｉ）に接続された画素Ｐ（ｉ、ｊ）に対してデータ信号ＤＳの供給が行われる。
【００２０】
ゲートドライバ５０は、パネル部２０の主走査方向における両側に配置される第一ゲートドライバ５０ａ及び第二ゲートドライバ５０ｂにより構成されている。即ち、第一ゲートドライバ５０ａと第二ゲートドライバ５０ｂは、パネル部２０における主走査方向で対向するようそれぞれ接続され、パネル部２０の主走査方向両端よりゲート線Ｇ（ｊ）を通じてゲート信号を各画素に供給する。
【００２１】
図２は、ゲートドライバ５０の概略構成を説明するブロック図である。ゲートドライバ５０は、シフトレジスタ５１と、レベル変換器５２を備えて構成され、シフトレジスタ５１から出力されるゲートパルスのゲインをレベル変換器５２により変換してゲート信号Ｇ（ｎ）として出力する。ゲートドライバ５０は、シフトレジスタ５１にゲートスタートパルスＧＳＰ及びゲートクロックＧＣＫが入力すると、このゲートスタートパルスＧＰＳをトリガーとして、ゲート信号を各ゲート線Ｇ（ｊ）に出力する。このとき、シフトレジスタ５１は、ゲートクロックＧＣＫの立ち上がりに同期して、出力端子Ｇｏｕｔ（ｊ）をシフトしていく。また、レベル変換器５２は、電源供給回路６０からゲート電圧Ｖｇの供給を受け、ゲートクロックＧＣＫに同期したゲート信号Ｇを出力する。以下、第一ゲートドライバ５０ａから出力されるゲート信号をゲート信号Ｇ１、第二ゲートドライバ５０ｂから出力されるゲート信号をゲート信号Ｇ２と記載する。また、レベル変換器５２はアウトプットイネーブル信号ＯＥによりゲート信号の出力期間を調整する。即ち、レベル変換器５２にアウトプットイネーブル信号ＯＥが入力すると、ゲート信号をＬｏｗレベルに変化させることでゲート信号の出力を停止する。そのため、アウトプットイネーブル信号ＯＥの立ち上がり周期に応じて、ゲート信号の出力期間が設定されることとなる。
【００２２】
図３は、タイミングコントローラーの概略構成を説明するブロック図である。タイミングコントローラー３０は、例えば、ＣＰＵやＲＯＭといった各機能を備えるＩＣにより構成され、その機能としてデータ偏倍部３１、バッファメモリ３２、更には、遅延回路３３、ＯＥ生成部３４を備える。タイミングコントローラー３０は、ソースドライバ４０及びゲートドライバ５０の動作タイミングを制御する機能と、パネル部２０を倍速駆動（例えば、１２０Ｈｚ以上で駆動）させる機能を備える。即ち、データ偏倍部３１は、図示しないデジタル基板から供給された映像信号（データ信号ＤＳ、同期信号）からデータ信号ＤＳを偏倍して、倍速駆動に対応したフレームを複製する。例えば、パネル部２０を２４０Ｈｚで駆動させる場合、データ偏倍部３１は、１２０Ｈｚに対応した１フレームに係るデータ信号ＤＳから２フレームのデータ信号ＤＳを生成し、バッファメモリ３２に記録する。また、データ偏倍部３１は、データ信号ＤＳにおける同期信号（垂直同期信号、水平同期信号）から、倍速駆動に対応したデータスタートパルスＤＳＰ、データクロックＤＣＫ、ゲートスタートパルスＧＳＰ、ゲートクロックＧＣＫを生成する。 
【００２３】
また、タイミングコントローラー３０は、出力ラインを通じてソースドライバ４０、ゲートドライバ５０に接続され、各信号を出力する。本実施形態では、タイミングコントローラー３０のゲートスタートパルスＧＳＰ、ゲートクロックＧＣＫを出力する出力端子は１ラインが分岐することで、第一ゲートドライバ５０ａの入力端子Ｇｉｎ（ｊ）、及び第二ゲートドライバ５０ｂの入力端子Ｇｉｎ（ｊ）と接続されている。また、遅延回路３３はバッファメモリ３２と第一ゲートドライバ５０ａの入力端子Ｇｉｎ（ｊ）との間に接続されており、第一ゲートドライバ５０ａに供給されるゲートスタートパルスＧＳＰを１クロック分だけ遅延させて、第一ゲートドライバ５０ａに出力する。
【００２４】
ＯＥ生成部３４はアウトプットイネーブル信号ＯＥを生成し、上記出力ラインを通じてゲートドライバ５０に供給する。本実施形態では、ＯＥ生成部３４は、第二ゲートドライバ５０ｂに供給されるアウトプットイネーブル信号ＯＥの立ち上がり周期Ｆｏｅ２が、第一ゲートドライバ５０ａに供給されるアウトプットイネーブル信号ＯＥの立ち上がり周期Ｆｏｅ１よりその周期が狭くなるよう、同アウトプットイネーブル信号ＯＥを生成する。ここで、第二ゲートドライバ５０ｂに供給されるアウトプットイネーブル信号ＯＥの立ち上がり周期Ｆｏｅ２は、このアウトプットイネーブル信号ＯＥによりＦＥＴ（ｉ，ｊ）のゲート電極に充電される電荷がＦＥＴ（ｉ，ｊ）の閾値電圧Ｖｓを超えないよう設定する必要がある。また、閾値電圧Ｖｓとは、ＦＥＴ（ｉ，ｊ）をオン（即ち、ソース・ドレイン間を導通）させるのに要する電圧である。
【００２５】
１．２．液晶表示装置１０の駆動について：
以下、本実施形態に係る液晶表示装置１０における駆動を説明する。
図４は、ゲートドライバ５０に係る信号を示す波形図である。なお、図４−Ａは、第一ゲートドライバ５０ａに係る各信号を示し、図４−Ｂは、第二ゲートドライバ５０ｂに係る各信号を示す。また、図５は、ＦＥＴ（ｉ，ｊ）のゲート電極に充電される電荷を説明する図である。
【００２６】
図示しないデジタル基板から映像信号がタイミングコントローラー２０に供給されると、タイミングコントローラー２０のデータ偏倍部３１は、映像信号に含まれるデータ信号ＤＳを駆動速度に応じた数だけ複製しバッファメモリ３２に記録し、映像信号に含まれる同期信号からデータスタートパルスＤＳＰ、データクロックＤＣＫ、ゲートスタートパルスＧＳＰ、ゲートクロックＧＣＫを生成する。また、ＯＥ生成部３４は、第一ゲートドライバ５０ａに供給するアウトプットイネーブル信号ＯＥ１と、第二ゲートドライバ５０ｂに供給するアウトプットイネーブル信号ＯＥ２とを生成する。
【００２７】
タイミングコントローラー２０からデータ信号ＤＳがソースドライバ４０に供給されると、ソースドライバ４０はデータスタートパルスＤＳＰ、及びデータクロックＤＣＫに同期させて、各データ線Ｄ（ｉ）にデータ信号ＤＳを供給する。
【００２８】
また、ゲートドライバ５０へは、タイミングコントローラー３０からゲートスタートパルスＧＳＰ、ゲートクロックＧＣＫ、及びアウトプットイネーブルＯＥ１，ＯＥ２が供給される。このとき、タイミングコントローラー２０で生成されたゲートスタートパルスＧＳＰ及びゲートクロックＧＣＫは、タイミングコントローラー３０より第一ゲートドライバ５０ａ及び第二ゲートドライバ５０ｂにそれぞれ供給されるが、遅延回路３３により第一ゲートドライバ５０ａには１クロックだけ遅延してゲートスタートパルスＧＳＰが入力される。そのため、ゲートクロックＧＣＫ１の立ち上がりにおいては、第二ゲートドライバ５０ｂのみからゲート線Ｇ（１）に対してゲート信号Ｇ２が出力される。また、このとき、第二ゲートドライバ５０ｂに供給されるアウトプットイネーブル信号ＯＥ２の立ち上がり周期Ｆｏｅにより、ゲート線Ｇ（１）に供給されるゲート信号Ｇの信号幅Ｗｇが狭く、期間ｔ１においてゲート電極には閾値電圧Ｖｓ以下の電荷が充電される（図５）。
【００２９】
その後、ゲートクロックＧＣＫ２の立ち上がりにおいて、第一ゲートドライバ５０ａから初めてゲート信号Ｇ１がゲート線Ｇ（１）に供給されるとともに、第二ゲートドライバ５０ｂからはゲート信号Ｇ２がゲート線Ｇ（２）に供給される。このときゲート線Ｇ（１）に接続された各画素Ｐ（１，ｊ）のＦＥＴ（１，ｊ）におけるゲート電極には、ゲート信号Ｇ２の供給により閾値電圧Ｖｓを超えない電荷が充電されているため、第一ゲートドライバ５０ａからゲート信号Ｇ１が供給される期間において（ｔ２）、各ＦＥＴ（１，ｊ）のゲート電極は閾値電圧Ｖｓを超え、ＦＥＴ（１，ｊ）はオンする（図５）。そのため、ソースドライバ４０から供給されるデータ信号ＤＳをデータ電極に供給し、液晶層を駆動させる。ここで、ＦＥＴ（ｉ，ｊ）が第一ゲートドライバ５０ａからゲート信号Ｇ１の供給を受ける前に、ゲート信号Ｇ２による充電を受けることで、第一ゲートドライバ５０ａからゲート信号Ｇ１の供給を受けた際、ゲート電極に充電される電荷が素早く閾値電圧Ｖｓを超えることとなり、ＦＥＴ（ｉ，ｊ）がオンするのに要する時間を短くすることが可能となる。また、ゲート信号Ｇ２による事前の充電は、１ライン分先行して実施することで、ゲート信号Ｇ２の充電期間をゲート信号Ｇ１の充電期間により相殺することができ、所定の走査線における充電時間を短くすることができる。
【００３０】
以下、ゲートクロックＧＣＫの立ち上がりにおいて、各ゲート線Ｇ（ｊ）に接続された画素に対してゲート信号Ｇ１、Ｇ２がそれぞれ供給されるため、ＦＥＴ（ｉ，ｊ）がオンし、ソースドライバ４０から供給されるデータ信号ＤＳをデータ電極に充電する。そのため、１ラインにおける画素の駆動が順次実行され、パネル部２０における水平走査が実現される。以上、第１の実施形態を説明した。
【００３１】
２．その他の実施形態：
上記した第１の実施形態において、ゲート信号Ｇ１及びゲート信号Ｇ２の出力タイミングのズレを遅延回路３３を用いて実現したが、ゲート信号Ｇ１を遅延させる構成はこれに限定されない。例えば、予め第二ゲートドライバ５０ｂの出力端子Ｇｏｕｔは、ゲート線Ｇ（２）〜ゲート線Ｇ（ｎ）に接続される構成としてもよい。即ち、第一ゲートドライバ５０ａと第二ゲートドライバ５０ｂがタイミングコントローラー３０から同一周期となるゲートスタートパルスＧＳＰ及びゲートクロックＧＣＫの供給を受けても、ゲートクロックＧＣＫｎの立ち上がりにおいて、第一ゲートドライバ５０ａはゲート線Ｇ（Ｎ）にゲート信号Ｇ１を供給するのに対し、に第二ゲートドライバ５０ｂはゲート線Ｇ（Ｎ+１）にゲート信号を供給することとなるため、結果としてゲート信号Ｇ２はゲート信号Ｇ１に先行してＦＥＴ（ｉ，ｊ）に供給されることとなる。
【００３２】
以上説明したように、本発明に係る液晶表示装置１０では、ゲートドライバ５０は、主走査方向においてゲート信号を対向するよう供給する第一のゲートドライバ５０ａと第二のゲートドライバ５０ｂとで構成されている。そして、第二ゲートドライバ５０ｂは、第一ゲートドライバ５０ａに対して、副走査方向において所定ライン分だけ速くゲート信号を供給し、このゲート信号によりスイッチ素子のゲートに供給される電荷は同スイッチ素子の閾値電圧より低い値である。
そのため、ＦＥＴ（ｉ，ｊ）のゲートには、第一ゲートドライバ５０ａから供給されるゲート信号Ｇ１による充電前に、第二ゲートドライバ５０ｂから供給されるゲート信号Ｇ２により事前充電が行われるため、ゲートに充電される電荷が閾値電圧Ｖｓを超えるのに要する時間を短くすることができ、画素における充電期間を長くすることができる。
また、ゲートドライバ５０は、液晶パネルの主走査方向両側からゲート信号を複数ライン分ずらして出力するだけなので、既存のゲートドライバを流用することが可能となる。即ち、ゲートドライバ５０の内部構成を複雑にすることなく本実施形態に係る液晶表示装置１０の機能を実現することができる。
さらに、倍速駆動を行う液晶表示装置１０においては、１フレームを表示する時間が従来のものに比べて短くなるため、十分な充電期間を得られない場合も想定される。そのため、本実施形態に係る駆動を行うことで、倍速駆動を行う場合においても十分な充電期間を得ることができる。
【００３３】
なお、本発明は上記実施例に限られるものでないことは言うまでもない。当業者であれば言うまでもないことであるが、
・上記実施例の中で開示した相互に置換可能な部材および構成等を適宜その組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術であって上記実施例の中で開示した部材および構成等と相互に置換可能な部材および構成等を適宜置換し、またその組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術等に基づいて当業者が上記実施例の中で開示した部材および構成等の代用として想定し得る部材および構成等と適宜置換し、またその組み合わせを変更して適用すること
は本発明の一実施例として開示されるものである。
【符号の説明】
【００３４】
１０…液晶表示装置、２０…パネル部、３０…タイミングコントローラー、３１…データ偏倍部、３２…バッファメモリ、３３…遅延回路、３４…ＯＥ生成部、４０…ソースドライバ、５０…ゲートドライバ、５０ａ…第一ゲートドライバ、５０ｂ…第二ゲートドライバ、５１…シフトレジスタ、５２…レベル変換器、６０…電源供給回路
【図１】
2012083599.tif 000003
【図２】
2012083599.tif 000004
【図３】
2012083599.tif 000005
【図４】
2012083599.tif 000006
【図５】
2012083599.tif 000007