(57)【要約】【課題】ホットスワップに対応していないＰＣＩバスシステムで、被制御ボード側のみの電源をオフして再投入した時に、コントローラを再起動せずに制御を再開することが可能なＰＣＩバスシステムを実現する。【解決手段】ＰＣＩバスを介してＰＣＩバスマスタからコンフィギュレーションレジスタを設定されることでＰＣＩバスマスタから制御可能となるＰＣＩバススレーブを有するＰＣＩバスシステムにおいて、ＰＣＩバススレーブは、コンフィギュレーションレジスタの設定内容を記憶する不揮発性のメモリと、ＰＣＩバスマスタからのコンフィギュレーション終了後にコンフィギュレーションレジスタの設定内容をメモリに記憶させ、ＰＣＩバススレーブ側の電源のみを再投入した場合にメモリからコンフィギュレーションレジスタの設定内容を読み出してコンフィギュレーションレジスタへ再設定する再コンフィギュレーション回路とを備える。【選択図】  図１
2012014625.tif 000002
【特許請求の範囲】
【請求項１】
ＰＣＩバスを介してＰＣＩバスマスタからコンフィギュレーションレジスタを設定されることで前記ＰＣＩバスマスタから制御可能となるＰＣＩバススレーブを有するＰＣＩバスシステムにおいて、
前記ＰＣＩバススレーブは、
前記コンフィギュレーションレジスタの設定内容を記憶する不揮発性のメモリと、
前記ＰＣＩバスマスタからのコンフィギュレーション終了後に前記コンフィギュレーションレジスタの設定内容を前記メモリに記憶させ、前記ＰＣＩバススレーブ側の電源のみを再投入した場合に前記メモリから前記コンフィギュレーションレジスタの設定内容を読み出して前記コンフィギュレーションレジスタへ再設定する再コンフィギュレーション回路と
を備えたことを特徴とするＰＣＩバスシステム。
【請求項２】
前記メモリは、
ソケットを介して前記ＰＣＩバススレーブに実装され、着脱可能であることを特徴とする請求項１記載のＰＣＩバスシステム。
【請求項３】
前記メモリは、
前記ＰＣＩバススレーブの外部に備えられたことを特徴とする請求項１記載のＰＣＩバスシステム。
【請求項４】
前記ＰＣＩバススレーブへの電源がオフしている時に、前記ＰＣＩバスマスタからのＰＣＩバスアクセスに応答するダミー回路を備えたことを特徴とする請求項１〜３のいずれかに記載のＰＣＩバスシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＣＩバスを介してＰＣＩバスマスタからコンフィギュレーションレジスタを設定されることでＰＣＩバスマスタから制御可能となるＰＣＩバススレーブを有するＰＣＩバスシステムに関し、詳しくは、ホットスワップに対応していないＰＣＩバスシステムで、被制御ボード側のみの電源をオフして再投入した時に、コントローラを再起動せずに制御を再開することが可能なＰＣＩバスシステムに関するものである。
【背景技術】
【０００２】
図４は、従来のＰＣＩバスシステムの一例を示した構成図である。
図４において、コントローラ１は、ＰＣＩバス２０に接続されたＰＣＩバスマスタであり、ＣＰＵ（Central Processing Unit）やメモリ等から構成される。電源部３は、スイッチ２を介して、コントローラ１へ電源を供給する。
【０００３】
被制御ボード４は、ＰＣＩバス２０に接続されたＰＣＩバススレーブであり、コンフィギュレーションレジスタ４ａを有している。被制御ボード５は、ＰＣＩバス２０に接続されたＰＣＩバススレーブであり、コンフィギュレーションレジスタ５ａを有している。同様に、被制御ボード６は、ＰＣＩバス２０に接続されたＰＣＩバススレーブであり、コンフィギュレーションレジスタ６ａを有している。
【０００４】
コンフィギュレーションレジスタ４ａ、コンフィギュレーションレジスタ５ａおよびコンフィギュレーションレジスタ６ａは、各被制御ボード４〜６内に実装された回路（Ｉ／Ｏ）やメモリ等のベースアドレス等がコントローラ１から設定される。電源部７は、スイッチ８を介して、被制御ボード４、被制御ボード５および被制御ボード６へそれぞれ電源を供給する。
【０００５】
ここで、ＰＣＩバス２０は、一例として、ＰＣＩ−Ｘ（登録商標）またはＰＣＩ−Ｅｘｐｒｅｓｓ（登録商標）の規格に準拠したバスとする。ＰＣＩはコンピュータ用拡張バスアーキテクチャのPeripheral Component Interconnectの略称である。
【０００６】
このようなＰＣＩバスシステムの動作を説明する。
スイッチ８をオンした後にスイッチ２をオンする、または、スイッチ８とスイッチ２を同時にオンしてコントローラ１、被制御ボード４、被制御ボード５および被制御ボード６へそれぞれ電源を供給する。
【０００７】
コントローラ１は、ＰＣＩバス２０を介して、被制御ボード４、被制御ボード５および被制御ボード６へアクセスし、コンフィギュレーションを実行する。コンフィギュレーションの内容は、主に以下の動作を行う。
・Ｉ／Ｏマップやメモリマップのベースアドレスの設定
・ＰＣＩバスに割り当てられたウィンドウのサイズの設定
・メモリマップの場合に、対象がＲＯＭであるかＲＡＭであるかの設定
（すなわち、ＲＯＭの時は読み出しのみとし、ＲＡＭの時は読み出しと書き込みができるように設定する。）
・割り込みラインの使用の有無の設定
・割り込みラインを使用する場合、どの割り込みラインをどの被制御ボードに割り当てるかの設定
【０００８】
コンフィギュレーションされた被制御ボード４〜６は、ＰＣＩバス２０のアドレスマップ上に配置され、コントローラ１からの制御が可能となる。
【０００９】
特許文献１には、ＰＣＩデバイスの障害の再発生を防止し、システムがリブートした時には速やかにシステムの機能を復旧させることが可能なＰＣＩカードが記載されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特表２００５−２７５９０９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかし、図４に示す従来例では、コントローラ１、被制御ボード４〜６およびＰＣＩバス２０がホットスワップ（電源オン状態のままで被制御ボード４〜６の着脱を行う）に対応していない場合、被制御ボード４〜６の電源を一旦オフした後にオンすると、ＰＣＩバス２０の再コンフィギュレーションのためにコントローラ１も再起動しなければならないという問題があった。
【００１２】
コントローラ１の再起動には、時間がかかる場合が多い。コントローラ１と被制御ボード４〜６が別ユニットの場合や被制御ボード４〜６のメンテナンスを行う場合には、被制御ボード４〜６側のみの電源をオフすることができると非常に使い勝手が良く、作業時間の短縮にもなる。
【００１３】
そこで本発明の目的は、ホットスワップに対応していないＰＣＩバスシステムで、被制御ボード側のみの電源をオフして再投入した時に、コントローラを再起動せずに制御を再開することが可能なＰＣＩバスシステムを実現することにある。
【課題を解決するための手段】
【００１４】
請求項１記載の発明は、
ＰＣＩバスを介してＰＣＩバスマスタからコンフィギュレーションレジスタを設定されることで前記ＰＣＩバスマスタから制御可能となるＰＣＩバススレーブを有するＰＣＩバスシステムにおいて、
前記ＰＣＩバススレーブは、
前記コンフィギュレーションレジスタの設定内容を記憶する不揮発性のメモリと、
前記ＰＣＩバスマスタからのコンフィギュレーション終了後に前記コンフィギュレーションレジスタの設定内容を前記メモリに記憶させ、前記ＰＣＩバススレーブ側の電源のみを再投入した場合に前記メモリから前記コンフィギュレーションレジスタの設定内容を読み出して前記コンフィギュレーションレジスタへ再設定する再コンフィギュレーション回路と
を備えたことを特徴とするものである。
請求項２記載の発明は、請求項１記載の発明において、
前記メモリは、
ソケットを介して前記ＰＣＩバススレーブに実装され、着脱可能であることを特徴とするものである。
請求項３記載の発明は、請求項１記載の発明において、
前記メモリは、
前記ＰＣＩバススレーブの外部に備えられたことを特徴とするものである。
請求項４記載の発明は、請求項１〜３のいずれかに記載の発明において、
前記ＰＣＩバススレーブへの電源がオフしている時に、前記ＰＣＩバスマスタからのＰＣＩバスアクセスに応答するダミー回路を備えたことを特徴とするものである。
【発明の効果】
【００１５】
本発明によれば、以下のような効果がある。
ＰＣＩバスを介してＰＣＩバスマスタからコンフィギュレーションレジスタを設定されることで前記ＰＣＩバスマスタから制御可能となるＰＣＩバススレーブを有するＰＣＩバスシステムにおいて、前記ＰＣＩバススレーブは、前記コンフィギュレーションレジスタの設定内容を記憶する不揮発性のメモリと、前記ＰＣＩバスマスタからのコンフィギュレーション終了後に前記コンフィギュレーションレジスタの設定内容を前記メモリに記憶させ、前記ＰＣＩバススレーブ側の電源のみを再投入した場合に前記メモリから前記コンフィギュレーションレジスタの設定内容を読み出して前記コンフィギュレーションレジスタへ再設定する再コンフィギュレーション回路とを備えたことにより、ＰＣＩバススレーブ側の電源のみを再投入時に電源オフ前のコンフィギュレーションレジスタ１０ａ〜１２ａの設定状態に戻すことができるので、ホットスワップに対応していないＰＣＩバスシステムでも、コントローラ１を再起動せずに制御を再開することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明のＰＣＩバスシステムの第１の実施例を示した構成図である。
【図２】本発明のＰＣＩバスシステムの第２の実施例を示した構成図である。
【図３】本発明のＰＣＩバスシステムの第３の実施例を示した構成図である。
【図４】従来のＰＣＩバスシステムの一例を示した構成図である。
【発明を実施するための形態】
【００１７】
以下、図面を用いて本発明の実施の形態を説明する。
［第１の実施例］
図１は、本発明のＰＣＩバスシステムの第１の実施例を示した構成図である。ここで、図４と同一のものは同一符号を付し、説明を省略する。図１において、図４に示す構成と異なる点は、被制御ボード４〜６の代わりに被制御ボード１０〜１２が設けられている点である。
【００１８】
図１において、被制御ボード１０は、コンフィギュレーションレジスタ１０ａ、再コンフィギュレーション回路１０ｂおよびメモリ１０ｃを有している。同様に、被制御ボード１１は、コンフィギュレーションレジスタ１１ａ、再コンフィギュレーション回路１１ｂおよびメモリ１１ｃを有している。被制御ボード１２は、コンフィギュレーションレジスタ１２ａ、再コンフィギュレーション回路１２ｂおよびメモリ１２ｃを有している。
【００１９】
コンフィギュレーションレジスタ１０ａ〜１２ａは、図４に示すコンフィギュレーションレジスタ４ａ〜６ａと同様に、各被制御ボード１０〜１２内に実装された回路（Ｉ／Ｏ）やメモリ等のベースアドレス等がコントローラ１から設定される。実際には、コンフィギュレーションレジスタ１０ａ〜１２ａは、各被制御ボード１０〜１２上に実装されたＰＣＩバス２０のインターフェース用のＦＰＧＡ（Field Programmable Gate Array）のＩＰ（Intellectual Property）コア等に備えられている。
【００２０】
再コンフィギュレーション回路１０ｂは、ＰＣＩバスマスタであるコントローラ１からのコンフィギュレーション終了後にコンフィギュレーションレジスタ１０ａの設定内容をメモリ１０ｃに記憶させる。また、再コンフィギュレーション回路１０ｂは、ＰＣＩバススレーブである被制御ボード１０側の電源のみを再投入した場合に、メモリ１０ｃに記憶してある電源オフ前のコンフィギュレーションレジスタ１０ａの設定内容を読み出してコンフィギュレーションレジスタ１０ａへ再設定する。再コンフィギュレーション回路１１ｂおよび再コンフィギュレーション回路１２ｂは、再コンフィギュレーション回路１０ｂと同様なため、説明を省略する。
【００２１】
メモリ１０ｃは、例えば、フラッシュメモリ等の不揮発性メモリであり、コンフィギュレーションレジスタ１０ａの設定内容を記憶する。メモリ１１ｃおよびメモリ１２ｃは、メモリ１０ｃと同様なため、説明を省略する。
【００２２】
なお、本実施例のコントローラ１、被制御ボード１０〜１２およびＰＣＩバス２０は、ホットスワップに対応していないものとする。
【００２３】
このようなＰＣＩバスシステムの動作を説明する。
システムのユーザが、スイッチ８をオンした後にスイッチ２をオンする、または、スイッチ８とスイッチ２を同時にオンしてコントローラ１、被制御ボード１０、被制御ボード１１および被制御ボード１２へそれぞれ電源を供給する。
【００２４】
コントローラ１は、ＰＣＩバス２０を介して、被制御ボード１０、被制御ボード１１および被制御ボード１２へアクセスし、コンフィギュレーションを実行する。コンフィギュレーションの内容は、図４に示す従来例と同じである。コンフィギュレーションされた被制御ボード１０〜１２は、ＰＣＩバス２０のアドレスマップ上に配置され、コントローラ１からの制御が可能となる。
【００２５】
コントローラ１からのコンフィギュレーション終了後に、再コンフィギュレーション回路１０ｂは、コンフィギュレーションレジスタ１０ａの設定内容をメモリ１０ｃに記憶させる。同様に、再コンフィギュレーション回路１１ｂは、コンフィギュレーションレジスタ１１ａの設定内容をメモリ１１ｃに記憶させ、再コンフィギュレーション回路１２ｂは、コンフィギュレーションレジスタ１２ａの設定内容をメモリ１２ｃに記憶させる。
【００２６】
被制御ボード１０〜１２のメンテナンス等がある場合、ユーザがスイッチ８をオフして被制御ボード１０〜１２側の電源のみをオフする。作業終了後に、再び、ユーザがスイッチ８をオンして被制御ボード１０〜１２側に電源を供給する。
【００２７】
そして、ユーザが、再コンフィギュレーション回路１０ｂ〜１２ｂに対し、それぞれに対応するコンフィギュレーションレジスタ１０ａ〜１２ａを再設定するように指示を出す。ユーザからの指示を受けた再コンフィギュレーション回路１０ｂは、電源オフ前のコンフィギュレーションレジスタ１０ａの設定内容をメモリ１０ｃから読み出し、コンフィギュレーションレジスタ１０ａへ再設定する。
【００２８】
同様に、再コンフィギュレーション回路１１ｂは、電源オフ前のコンフィギュレーションレジスタ１１ａの設定内容をメモリ１１ｃから読み出し、コンフィギュレーションレジスタ１１ａへ再設定する。再コンフィギュレーション回路１２ｂは、電源オフ前のコンフィギュレーションレジスタ１２ａの設定内容をメモリ１２ｃから読み出し、コンフィギュレーションレジスタ１２ａへ再設定する。
【００２９】
このように、再コンフィギュレーション回路１０ｂ〜１２ｂが、ＰＣＩバスマスタであるコントローラ１からのコンフィギュレーション終了後にコンフィギュレーションレジスタ１０ａ〜１２ａの設定内容を対応するそれぞれのメモリ１０ｃ〜１２ｃに記憶させる。そして、被制御ボード１０〜１２側の電源のみを一旦オフして再投入した場合に、再コンフィギュレーション回路１０ｂ〜１２ｂが、電源オフ前のコンフィギュレーションレジスタ１０ａ〜１２ａの設定内容をメモリ１０ｃ〜１２ｃから読み出し、コンフィギュレーションレジスタ１０ａ〜１２ａへ再設定することにより、電源オフ前のコンフィギュレーションレジスタ１０ａ〜１２ａの設定状態に戻すことができるので、ホットスワップに対応していないＰＣＩバスシステムでも、コントローラ１を再起動せずに制御を再開することができる。
【００３０】
［第２の実施例］
図２は、本発明のＰＣＩバスシステムの第２の実施例を示した構成図である。ここで、図１と同一のものは同一符号を付し、説明を省略する。図２において、図１に示す構成と異なる点は、被制御ボード１１の代わりに被制御ボード１３が設けられている点、被制御ボード１２の代わりに被制御ボード１４が設けられている点、メモリ１５およびスイッチ１６が新たに設けられている点である。
【００３１】
被制御ボード１３は、コンフィギュレーションレジスタ１３ａ、再コンフィギュレーション回路１３ｂ、メモリ１３ｃおよびソケット１３ｄを有している。被制御ボード１４は、コンフィギュレーションレジスタ１４ａおよび再コンフィギュレーション回路１４ｂを有している。
【００３２】
メモリ１５は、被制御ボード１４の外部に設けられ、図１に示すメモリ１０ｃ〜１２ｃと同様に、フラッシュメモリ等の不揮発性メモリであり、コンフィギュレーションレジスタ１４ａの設定内容を記憶する。また、メモリ１５は、スイッチ１６を介して電源部７と接続される。
【００３３】
このようなＰＣＩバスシステムの動作を説明する。基本的な動作は、図１に示す実施例と同様なため、説明を省略し、異なる点のみを説明する。
再コンフィギュレーション回路１３ｂは、コントローラ１からのコンフィギュレーション終了後にコンフィギュレーションレジスタ１３ａの設定内容をメモリ１３ｃに記憶させる。そして、被制御ボード１０，１３，１４側の電源のみを一旦オフして再投入した場合に、再コンフィギュレーション回路１３ｂは、電源オフ前のコンフィギュレーションレジスタ１３ａの設定内容をメモリ１３ｃから読み出し、コンフィギュレーションレジスタ１３ａへ再設定する。
【００３４】
被制御ボード１３のメモリ１３ｃは、ソケット１３ｄを介して被制御ボード１３に実装される。このようにすることで、メモリ１３ｃが着脱可能となり、被制御ボード側の電源オフ時に被制御ボード１３を交換した場合でも、交換後の被制御ボード１３のソケット１３ｄにメモリ１３ｃを実装して電源を再投入することで、図１に示す実施例と同様の効果を得ることができる。
【００３５】
一方、再コンフィギュレーション回路１４ｂは、コントローラ１からのコンフィギュレーション終了後にコンフィギュレーションレジスタ１４ａの設定内容をメモリ１５に記憶させる。そして、被制御ボード１０，１３，１４側の電源のみを一旦オフして再投入した場合に、再コンフィギュレーション回路１４ｂは、電源オフ前のコンフィギュレーションレジスタ１４ａの設定内容をメモリ１５から読み出し、コンフィギュレーションレジスタ１４ａへ再設定する。
【００３６】
このようにすることで、図１に示す実施例と同様に、再コンフィギュレーション回路１４ｂは、メモリ１５へコンフィギュレーションレジスタ１４ａの設定内容を記憶させることができる。そして、被制御ボード側の電源オフ時に被制御ボード１４を交換した場合でも、再コンフィギュレーション回路１４ｂが、電源オフ前のコンフィギュレーションレジスタ１４ａの設定内容をメモリ１５から読み出し、コンフィギュレーションレジスタ１４ａへ再設定することにより、図１に示す実施例と同様の効果を得ることができる。
【００３７】
［第３の実施例］
図３は、本発明のＰＣＩバスシステムの第３の実施例を示した構成図である。ここで、図１と同一のものは同一符号を付し、説明を省略する。図３において、図１に示す構成と異なる点は、ダミー回路１７が新たに設けられている点、スイッチ８の代わりにスイッチ１８が設けられている点である。
【００３８】
ダミー回路１７は、ＰＣＩバススレーブである被制御ボード１０〜１２への電源がオフしている時に、ＰＣＩバスマスタであるコントローラ１からのＰＣＩバスアクセスに応答する。また、ダミー回路１７は、スイッチ１８を介して電源部７と接続される。スイッチ１８は、２つのスイッチから構成され、被制御ボード１０〜１２側がオンしている時はダミー回路１７側がオフし、被制御ボード１０〜１２側がオフしている時はダミー回路１７側がオンする。
【００３９】
このようなＰＣＩバスシステムの動作を説明する。基本的な動作は、図１に示す実施例と同様なため、説明を省略し、異なる点のみを説明する。
図１に示す実施例において、被制御ボード１０〜１２側の電源オフ時に、コントローラ１から被制御ボード１０〜１２へＰＣＩバスアクセスがあると、バスエラーが発生するという問題があった。実際には、バスエラーが発生しても、被制御ボード１０〜１２のコンフィギュレーションレジスタ１０ａ〜１２ａを再設定した後に、コントローラ１のバスエラーのステータスをクリアすることにより、復旧することができる。
【００４０】
図３に示す実施例では、このバスエラーの発生を防止するために、ダミー回路１７をＰＣＩバス２０に接続し、被制御ボード１０〜１２側の電源がオフしている間は、コントローラ１からのＰＣＩバスアクセスに対して、ダミー回路１７が被制御ボード１０〜１２の代わりに応答する。このようにすることで、図１に示す実施例と同様の効果に加えて、コントローラ１のバスエラーの発生も防止することができる。
【００４１】
なお、本発明はこれに限定されるものではなく、以下に示すようなものでもよい。
（１）図１〜図３に示す実施例において、ＰＣＩバス２０に接続される被制御ボードが３枚である構成を示したが、ＰＣＩバス２０に接続される被制御ボードは１枚以上であればよい。
【００４２】
（２）図１に示す実施例において、再コンフィギュレーション回路１０ｂ〜１２ｂが、ユーザからの指示により、コンフィギュレーションレジスタ１０ａ〜１２ａへの再設定を行う構成を示したが、ユーザからの指示ではなく、被制御ボード１０〜１２側の電源を再投入して一定時間内にコントローラ１から被制御ボード１０〜１２へのコンフィギュレーションが実行されない場合に、コンフィギュレーションレジスタ１０ａ〜１２ａへの再設定を行う構成としてもよい。ここで、一定時間とは、通常のＰＣＩバスシステムの起動時に、コントローラ１へ電源が供給されてから被制御ボード１０〜１２へのコンフィギュレーションが終了するまでにかかる最大時間をいう。
【符号の説明】
【００４３】
１  コントローラ（ＰＣＩバスマスタ）
１０，１１，１２，１３，１４  被制御ボード（ＰＣＩバススレーブ）
１０ａ，１１ａ，１２ａ，１３ａ，１４ａ  コンフィギュレーションレジスタ
１０ｂ，１１ｂ，１２ｂ，１３ｂ，１４ｂ  再コンフィギュレーション回路
１０ｃ，１１ｃ，１２ｃ，１３ｃ，１５  メモリ
１３ｄ  ソケット
２０  ＰＣＩバス
【図１】
2012014625.tif 000003
【図２】
2012014625.tif 000004
【図３】
2012014625.tif 000005
【図４】
2012014625.tif 000006