(57)【要約】【課題】物理量の検出精度が低下することを抑制することができる物理量検出方法および物理量検出装置を提供する。【解決手段】第１スイッチ群ＳＷ１〜ＳＷ３を制御して第３ノードＮ３を第１ノードＮ１に接続すると共に第２スイッチ群ＳＷ４〜ＳＷ６を制御して第４ノードＮ４を第２ノードＮ２に接続した状態で、センシング部１０に基準電圧より所定電圧高いまたは低い第１電圧を印加し、センシング部１０から出力された電気的信号を増幅回路３０で増幅して第１増幅信号を出力する。その後、センシング部１０に第１電圧を印加したときの第１、第２スイッチ群ＳＷ１〜ＳＷ６をそのまま維持し、センシング部１０に基準電圧を基準として反対の極性となる第２電圧を印加し、センシング部１０から出力された電気的信号を増幅回路３０で増幅して第２増幅信号を出力する。そして、演算回路３０にて、第１、第２増幅信号を減算する演算工程を行う。【選択図】図１
2012083299.tif 000002
【特許請求の範囲】
【請求項１】
センシング部（１０）に所定の電圧を印加して物理量に応じた電気的信号を出力し、当該電気的信号を増幅回路（３０）で増幅して物理量を検出する物理量検出方法であって、
前記増幅回路（３０）として、
それぞれの非反転入力端子に第１、第２入力信号が与えられる第１、第２演算増幅器（ＯＰ１、ＯＰ２）と、
前記第１演算増幅器（ＯＰ１）の出力端子と、当該出力端子と前記第２演算増幅器（ＯＰ２）の出力端子とを接続する前記第１ノード（Ｎ１）との間に配置された第１抵抗（Ｒ１）、前記第１ノード（Ｎ１）と、当該第１ノード（Ｎ１）と前記第２演算増幅器（ＯＰ２）の出力端子とを接続する前記第２ノード（Ｎ２）との間に配置された第２抵抗（Ｒ２）、および前記第２ノード（Ｎ２）と前記第２演算増幅器（ＯＰ２）の出力端子との間に配置された第３抵抗（Ｒ３）と、
前記第１演算増幅器（ＯＰ１）の反転入力端子と非反転入力端子とを接続する第３ノード（Ｎ３）と、前記第１演算増幅器（ＯＰ１）の反転入力端子との間に配置された第１キャパシタ（Ｃ１）、および前記第２演算増幅器（ＯＰ２）の反転入力端子と非反転入力端子とを接続する第４ノード（Ｎ４）と、前記第２演算増幅器（ＯＰ２）の反転入力端子との間に配置された第２キャパシタ（Ｃ２）と、
前記第１演算増幅器（ＯＰ１）の反転入力端子と前記第１ノード（Ｎ１）との接続を制御すると共に前記第１演算増幅器（ＯＰ１）の非反転入力端子と前記第３ノード（Ｎ３）との接続を制御する第１スイッチ群（ＳＷ１〜ＳＷ３）と、前記第２演算増幅器（ＯＰ２）の反転入力端子と前記第２ノード（Ｎ２）との接続を制御すると共に前記第２演算増幅器（ＯＰ２）の非反転入力端子と前記第４ノード（Ｎ４）との接続を制御する第２スイッチ群（ＳＷ４〜ＳＷ６）と、を有するものを用い、
前記センシング部（１０）に前記所定の電圧を印加する前に、前記第１スイッチ群（ＳＷ１〜ＳＷ３）を制御し、前記第１演算増幅器（ＯＰ１）の非反転入力端子を前記第３ノード（Ｎ３）に接続すると共に前記反転入力端子を前記第１ノード（Ｎ１）に接続して前記第１キャパシタ（Ｃ１）に前記第１演算増幅器（ＯＰ１）のオフセット電圧を充電すると共に、前記第２スイッチ群（ＳＷ４〜ＳＷ６）を制御し、前記第２演算増幅器（ＯＰ２）の非反転入力端子を前記第４ノード（Ｎ４）に接続すると共に反転入力端子を前記第２ノード（Ｎ２）に接続して前記第２キャパシタ（Ｃ２）に前記第２演算増幅器（ＯＰ２）のオフセット電圧を充電する充電工程を行い、
前記充電工程の後、前記第１スイッチ群（ＳＷ１〜ＳＷ３）を制御して前記第３ノード（Ｎ３）を前記第１ノード（Ｎ１）に接続すると共に前記第２スイッチ群（ＳＷ４〜ＳＷ６）を制御して前記第４ノード（Ｎ４）を前記第２ノード（Ｎ２）に接続した状態で、前記センシング部（１０）に基準電圧より所定電圧高いまたは低い第１電圧を印加し、前記センシング部（１０）から出力された電気的信号を増幅回路（３０）で増幅して前記演算回路（５０）に第１増幅信号を出力する第１検出工程を行い、
前記第１検出工程の後に、前記センシング部（１０）に前記第１電圧を印加したときの前記第１、第２スイッチ群（ＳＷ１〜ＳＷ６）の状態をそのまま維持して、前記センシング部（１０）に前記基準電圧を基準として前記第１電圧と反対の極性となる低い第２電圧を印加し、前記センシング部（１０）から出力された電気的信号を増幅回路（３０）で増幅して前記演算回路（５０）に第２増幅信号を出力する第２検出工程を行い、
前記演算回路（５０）にて、前記第１、第２増幅信号を減算する演算工程を行うことを特徴とする物理量検出方法。
【請求項２】
前記センシング部（１０）として、第１〜第４端子（１１〜１４）を有し、前記第１端子（１１）と前記第３端子（１３）とを結ぶ線分と前記第２端子（１２）と前記第４端子（１４）とを結ぶ線分とが直交すると共に長さが互いに等しくされたホール素子を用い、
前記第１検出工程として、前記第１、第３端子（１１、１３）間に前記第１電圧を印加して前記第２、第４端子（１２、１４）間の電圧を前記増幅回路（３０）で増幅して前記演算回路（５０）に前記第１増幅信号を出力し、前記第２検出工程として、前記第１、第３端子（１１、１３）間に前記第２電圧を印加して前記第２、第４端子（１２、１４）間の電圧を前記増幅回路（３０）で増幅して前記演算回路（５０）に前記第２増幅信号を出力し、
その後、前記第２、第４端子（１２、１４）間に前記第１電圧を印加して前記第１、第３端子（１１、１３）間の電圧を前記増幅回路（３０）で増幅して前記演算回路（５０）に第３増幅信号を出力する第３検出工程と、前記第２、第４端子（１２、１４）間に第２電圧を印加して前記第１、第３端子（１１、１３）間の電圧を前記増幅回路（３０）で増幅して前記演算回路（５０）に第４増幅信号を出力する第４検出工程と、を行い、
前記演算工程では、前記第１、第２増幅信号を減算すると共に、前記第３、第４増幅信号を減算し、前記第１、第２増幅信号の減算結果と前記第３、第４増幅信号の減算結果とを加算すること特徴とする請求項１に記載の物理量検出方法。
【請求項３】
前記第１、第２増幅信号を前記演算回路（５０）に出力した後、前記第３、前記第４増幅信号を前記演算回路（５０）に出力する前に、前記第１スイッチ群（ＳＷ１〜ＳＷ３）を制御し、前記第１キャパシタ（Ｃ１）の両端を前記第１ノード（Ｎ１）に接続して前記第１キャパシタ（Ｃ１）を放電すると共に、前記第２スイッチ群（ＳＷ３〜ＳＷ６）を制御し、前記第２キャパシタ（Ｃ２）の両端を前記第２ノード（Ｎ２）に接続して第２キャパシタ（Ｃ２）を放電する放電工程と、再び前記第１、第２スイッチ群（ＳＷ１〜ＳＷ６）を制御して前記第１キャパシタ（Ｃ１）に前記第１演算増幅器（ＯＰ１）のオフセット電圧を充電すると共に、前記第２キャパシタ（Ｃ２）に前記第２演算増幅器（ＯＰ２）のオフセット電圧を充電する前記充電工程と、を行うことを特徴とする請求項２に記載の物理量検出方法。
【請求項４】
前記第４検出工程の後に、
前記第３、第１端子（１３、１１）間に前記第１電圧を印加して前記第４、第２端子（１４、１２）間の電圧を前記増幅回路（３０）で増幅して前記演算回路（５０）に第５増幅信号を出力する第５検出工程と、前記第３、第１端子（１３、１１）間に前記第２電圧を印加して前記第４、第２端子（１４、１２）間の電圧を前記増幅回路（３０）で増幅して前記演算回路（５０）に第６増幅信号を出力する第６検出工程と、
前記第４、第２端子（１４、１２）間に前記第１電圧を印加して前記第３、第１端子（１３、１１）間の電圧を前記増幅回路（３０）で増幅して前記演算回路（５０）に第７増幅信号を出力する第７検出工程と、前記第４、第２端子（１４、１２）間に前記第２電圧を印加して前記第３、第１端子（１３、１１）間の電圧を前記増幅回路（３０）で増幅して前記演算回路（５０）に第８増幅信号を出力する第８検出工程と、を行い、
前記演算工程では、前記第１、第２増幅信号を減算し、前記第３、第４増幅信号を減算し、前記第６、第７増幅信号を減算し、前記第７、第８増幅信号を減算し、前記第１、第２増幅信号の減算結果、前記第３、第４増幅信号の減算結果、前記第５、第６増幅信号の減算結果、前記第７、第８増幅信号の減算結果を加算することを特徴とする請求項２または３に記載の物理量検出方法。
【請求項５】
前記第３、第４増幅信号を前記演算回路（５０）に出力して前記第５、第６増幅信号を前記演算回路（５０）に出力する前、および前記第５、第６増幅信号を前記演算回路（５０）に出力して前記第７、第８増幅信号を前記演算回路（５０）に出力する前に、前記放電工程および前記充電工程を行うことを特徴とする請求項４に記載の物理量検出方法。
【請求項６】
前記増幅回路（３０）から出力された前記増幅信号をＡＤ変換回路（４０）にてデジタル信号に変換した後に前記演算回路（５０）に入力することを特徴とする請求項１ないし５のいずれか１つに記載の物理量検出方法。
【請求項７】
基準電圧より所定電圧高いまたは低い第１電圧が印加されて物理量に応じた電気的信号を出力すると共に、前記基準電圧を基準として前記第１電圧と反対の極性となる第２電圧が印加されて物理量に応じた電気的信号を出力するセンシング部（１０）と、
前記センシング部（１０）から出力された信号を増幅する増幅回路（３０）と、
前記増幅回路（３０）から出力された信号を演算する演算回路（５０）と、を有し、
前記増幅回路（３０）は、
それぞれの非反転入力端子に第１、第２入力信号が与えられる第１、第２演算増幅器（ＯＰ１、ＯＰ２）と、
前記第１演算増幅器（ＯＰ１）の出力端子と、当該出力端子と前記第２演算増幅器（ＯＰ２）の出力端子とを接続する前記第１ノード（Ｎ１）との間に配置された第１抵抗（Ｒ１）、前記第１ノード（Ｎ１）と、当該第１ノード（Ｎ１）と前記第２演算増幅器（ＯＰ２）の出力端子とを接続する前記第２ノード（Ｎ２）との間に配置された第２抵抗（Ｒ２）、および前記第２ノード（Ｎ２）と前記第２演算増幅器（ＯＰ２）の出力端子との間に配置された第３抵抗（Ｒ３）と、
前記第１演算増幅器（ＯＰ１）の反転入力端子と非反転入力端子とを接続する第３ノード（Ｎ３）と、前記第１演算増幅器（ＯＰ１）の反転入力端子との間に配置された第１キャパシタ（Ｃ１）、および前記第２演算増幅器（ＯＰ２）の反転入力端子と非反転入力端子とを接続する第４ノード（Ｎ４）と、前記第２演算増幅器（ＯＰ２）の反転入力端子との間に配置された第２キャパシタ（Ｃ２）と、
前記第１演算増幅器（ＯＰ１）の反転入力端子と前記第１ノード（Ｎ１）との接続を制御すると共に前記第１演算増幅器（ＯＰ１）の非反転入力端子と前記第３ノード（Ｎ３）との接続を制御する第１スイッチ群（ＳＷ１〜ＳＷ３）と、前記第２演算増幅器（ＯＰ２）の反転入力端子と前記第２ノード（Ｎ２）との接続を制御すると共に前記第２演算増幅器（ＯＰ２）の非反転入力端子と前記第４ノード（Ｎ４）との接続を制御する第２スイッチ群（ＳＷ４〜ＳＷ６）と、を備え、
前記センシング部（１０）で前記物理量の検出を行う前に、前記第１スイッチ群（ＳＷ１〜ＳＷ３）が制御されて、前記第１演算増幅器（ＯＰ１）の非反転入力端子が前記第３ノード（Ｎ３）に接続されると共に前記反転入力端子が前記第１ノード（Ｎ１）に接続されて前記第１キャパシタ（Ｃ１）に前記第１演算増幅器（ＯＰ１）のオフセット電圧が充電され、前記第２スイッチ群（ＳＷ４〜ＳＷ６）が制御されて、前記第２演算増幅器（ＯＰ２）の非反転入力端子が前記第４ノード（Ｎ４）に接続されると共に反転入力端子が前記第２ノード（Ｎ２）に接続されて前記第２キャパシタ（Ｃ２）に前記第２演算増幅器（ＯＰ２）のオフセット電圧が充電され、
前記センシング部（１０）に前記第１電圧が印加されるときには、前記第１スイッチ群（ＳＷ１〜ＳＷ３）が制御されて前記第３ノード（Ｎ３）が前記第１ノード（Ｎ１）に接続されると共に前記第２スイッチ群（ＳＷ４〜ＳＷ６）が制御されて前記第４ノード（Ｎ４）が前記第２ノード（Ｎ２）に接続され、
前記センシング部（１０）に前記第２電圧が印加されるときには、前記センシング部（１０）に前記第１電圧が印加されたときの前記第１、第２スイッチ群（ＳＷ１〜ＳＷ６）の状態がそのまま維持され、
前記演算回路（５０）は、前記センシング部（１０）に前記第１電圧が印加されたときに前記増幅回路（３０）から入力される第１増幅信号と、前記センシング部（１０）に前記第２電圧が印加されたときに前記増幅回路（３０）から入力される第２増幅信号とを減算することを特徴とする物理量検出装置。
【請求項８】
前記増幅回路（３０）から出力される前記増幅信号をデジタル信号に変換するＡＤ変換回路（４０）を備えていることを特徴とする請求項７に記載の物理量検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インスツルメンテーションアンプを有する増幅回路を用いて物理量の検出を行う物理量検出方法および物理量検出装置に関するものである。
【背景技術】
【０００２】
従来より、センシング部に所定の電圧を印加して物理量に応じた電気的信号を出力し、当該電気的信号を増幅回路で増幅して増幅された信号から物理量を検出する物理量検出方法が知られている。そして、増幅回路としては、例えば、３個の演算増幅器と、７個の抵抗とを有するインスツルメンテーションアンプを用いて構成されたものが知られている。
【０００３】
しかしながら、一般的なインスツルメンテーションアンプでは、入力側の二つの演算増幅器のオフセット電圧に差がある場合、二つの演算増幅器のオフセット電圧差も増幅して出力してしまうため、増幅回路から出力される信号にオフセット電圧差が含まれてしまうという問題がある。
【０００４】
この問題を解決するため、例えば、特許文献１には、入力側の二つの演算増幅器にそれぞれキャパシタを備えることにより、増幅回路から出力される信号にオフセット電圧差が含まれることを抑制することが開示されている。図２は、増幅回路の回路構成を示す図である。
【０００５】
図２に示されるように、この増幅回路は、信号ＩＮＮが非反転入力端子に与えられる第１演算増幅器ＯＰ１を有しており、この第１演算増幅器ＯＰ１の出力端子が第１抵抗Ｒ１を介して第１ノードＮ１に接続されている。そして、第１演算増幅器ＯＰ１の反転入力端子には、第１キャパシタＣ１の一端が接続されている。また、この第１キャパシタＣ１の他端は、第３ノードＮ３およびスイッチＳＷ１を介して第１演算増幅器ＯＰ１の非反転入力端子に接続されていると共に、スイッチＳＷ２を介して第１ノードＮ１に接続されている。そして、第１演算増幅器ＯＰ１の反転入力端子は、スイッチＳＷ３を介して第１ノードＮ１に接続されている。これらのスイッチＳＷ１〜ＳＷ３は、制御信号Ｓａ〜Ｓｃに従ってオン・オフされるようになっている。
【０００６】
また、増幅回路は、信号ＩＮＰが非反転入力端子に与えられる第２演算増幅器ＯＰ２を有しており、この第２演算増幅器ＯＰ２の出力端子が、第３抵抗Ｒ３を介して第２ノードＮ２に接続されている。そして、第２演算増幅器ＯＰ２の反転入力端子には、第２キャパシタＣ２の一端が接続されている。また、この第２キャパシタＣ２の他端は、第４ノードＮ４およびスイッチＳＷ４を介して第２演算増幅器ＯＰ２の非反転入力端子に接続されていると共に、スイッチＳＷ５を介して第２ノードＮ２に接続されている。そして、第２演算増幅器ＯＰ２の反転入力端子は、スイッチＳＷ６を介して第２ノードＮ２に接続されている。これらのスイッチＳＷ４〜ＳＷ６は、スイッチＳＷ１〜ＳＷ３と同様に、制御信号Ｓａ〜Ｓｃに従ってオン・オフされるようになっている。
【０００７】
また、第１演算増幅器ＯＰ１の出力端子は、第１、第２ノードＮ１、Ｎ２を順に介して第２演算増幅器ＯＰ２と接続されており、第１ノードＮ１と第２ノードＮ２との間には第２抵抗Ｒ２が備えられている。
【０００８】
さらに、第１演算増幅器ＯＰ１の出力端子は第４抵抗Ｒ４を介して第３演算増幅器ＯＰ３の反転入力端子に接続されており、この反転入力端子は第５抵抗Ｒ５を介してこの第３演算増幅器ＯＰ３の出力端子に接続されている。また、第２演算増幅器ＯＰ２の出力端子は第６抵抗Ｒ６を介して第３演算増幅器ＯＰ３の非反転入力端子に接続され、この非反転入力端子が第７抵抗Ｒ７を介して電源電圧ＶＤＤの１／２の基準電位に接続されている。そして、第３演算増幅器ＯＰ３の出力端子から増幅信号Ｖが出力されるようになっている。このような増幅回路では、一般的に抵抗値がＲ１＝Ｒ３、Ｒ４＝Ｒ６、Ｒ５＝Ｒ７とされている。
【０００９】
上記増幅回路では、第１演算増幅器ＯＰ１に第１キャパシタＣ１が備えられていると共に第２演算増幅器ＯＰ２に第２キャパシタＣ２が備えられている。このため、第１、第２キャパシタＣ１、Ｃ２に第１、第２演算増幅器ＯＰ１、ＯＰ２のオフセット電圧をそれぞれ充電した状態で、センシング部から出力された電気的信号を増幅することにより、増幅回路から出力される信号にオフセット電圧差が含まれることを抑制することができる。具体的な物理量検出方法について以下に説明する。
【００１０】
まず、センシング部に所定の電圧を印加する前に、制御信号Ｓａ〜ＳｃによってスイッチＳＷ１〜ＳＷ６を制御し、スイッチＳＷ１、ＳＷ３、ＳＷ４、ＳＷ６をオンにすると共にＳＷ２、ＳＷ５をオフにする。すなわち、第１キャパシタＣ１を第１演算増幅器ＯＰ１の非反転入力端子と反転入力端子に接続し、第１キャパシタＣ１に第１演算増幅器ＯＰ１のオフセット電圧ΔＶｏｆｆ１を充電する。同様に、第２キャパシタＣ２を第２演算増幅器ＯＰ２の非反転入力端子と反転入力端子に接続し、第２キャパシタＣ２に第２演算増幅器ＯＰ２のオフセット電圧ΔＶｏｆｆ２を充電する。
【００１１】
その後、制御信号Ｓａ〜ＳｃによってスイッチＳＷ１〜ＳＷ６を制御し、スイッチＳＷ２、ＳＷ５をオンにすると共にスイッチＳＷ１、ＳＷ３、ＳＷ４、ＳＷ６をオフとする。この状態で、センシング部に所定の電圧を印加して物理量に応じた電気的信号を増幅回路に入力する。
【００１２】
このとき、第１演算増幅器ＯＰ１の反転入力端子には第１ノードＮ１の電位から第１キャパシタＣ１に充電されたオフセット電圧ΔＶｏｆｆ１を差しい引いた電位が印加される。そして、第２演算増幅器ＯＰ２の反転入力端子には第２ノードＮ２の電位から第２キャパシタＣ２に充電されたオフセット電圧ΔＶｏｆｆ２を差しい引いた電位が印加される。このため、増幅回路から出力される増幅信号Ｖに、第１、第２演算増幅器ＯＰ１、ＯＰ２のオフセット電圧差が含まれることを抑制することができる。
【００１３】
すなわち、このような増幅回路から出力される増幅信号Ｖは、信号ＩＮＰ、ＩＮＮの電位差（電圧）をＶＩ＝（ＩＮＰ−ＩＮＮ）とすると、次式のようになる。
【００１４】
（数１）
Ｖ＝（１＋２Ｒ１／Ｒ２）×（Ｒ５／Ｒ４）×ＶＩ
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００８−３１２０７９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
しかしながら、このような増幅回路を用いた物理量の検出方法では、スイッチＳＷ１〜ＳＷ６を制御して、第１、第２キャパシタＣ１、Ｃ２と第１、第２演算増幅器ＯＰ１、ＯＰ２や各ノードＮ１〜Ｎ４との接続を制御しているため、スイッチＳＷ１〜ＳＷ６のオン・オフを切り替える際にスイッチングノイズが発生することになる。このため、増幅回路から出力される増幅信号Ｖには、実際には、スイッチングノイズが含まれることになり、物理量の検出精度が低下してしまうという問題がある。増幅回路から出力される増幅信号Ｖは、スイッチングノイズをＶａとすると次式に示すようになる。
【００１７】
（数２）
Ｖ＝（１＋２Ｒ１／Ｒ２）×（Ｒ５／Ｒ４）×（ＶＩ＋Ｖａ）
本発明は上記点に鑑みて、インスツルメンテーションアンプを有する増幅回路を用いた物理量検出方法および物理量検出装置であって、物理量の検出精度が低下することを抑制することができる物理量検出方法および物理量検出装置を提供することを目的とする。
【課題を解決するための手段】
【００１８】
上記課題を解決するため、本発明者らは鋭意検討を行った。そして、上記図２に示す増幅回路を用いた物理量検出方法として、まず、以下の検出方法により物理量の検出精度が低下することを抑制できると考えた。
【００１９】
すなわち、まず、上記のように、センシング部に所定の電圧を印加する前に、制御信号Ｓａ〜Ｓｃを制御してスイッチＳＷ１、ＳＷ３、ＳＷ４、ＳＷ６をオンにすると共にＳＷ２、ＳＷ５をオフにし、第１演算増幅器ＯＰ１、ＯＰ２のオフセット電圧をそれぞれ第１、第２キャパシタＣ１、Ｃ２に充電する。
【００２０】
その後、制御信号Ｓａ〜Ｓｃを制御してスイッチＳＷ２、ＳＷ５をオンにすると共にスイッチＳＷ１、ＳＷ３、ＳＷ４、ＳＷ６をオフにする。そして、この状態で、センシング部に基準電圧より所定電圧高い第１電圧を印加して物理量に応じた電気的信号を出力し、増幅回路にてセンシング部から入力された電気的信号を増幅して演算回路に第１増幅信号を出力する。
【００２１】
続いて、制御信号Ｓａ〜Ｓｃを制御してスイッチＳＷ２、ＳＷ３、ＳＷ５、ＳＷ６をオンにすると共にスイッチＳＷ１、ＳＷ４をオフにする。すなわち、第１キャパシタＣ１の両端を第１ノードＮ１に接続すると共に第２キャパシタＣ２の両端を第２ノードＮ２に接続して第１、第２キャパシタＣ１、Ｃ２を放電する。
【００２２】
その後、再び、制御信号Ｓａ〜Ｓｃを制御してスイッチＳＷ１、ＳＷ３、ＳＷ４、ＳＷ６をオンにすると共にＳＷ２、ＳＷ５をオフにし、第１、第２演算増幅器ＯＰ１、ＯＰ２のオフセット電圧をそれぞれ第１、第２キャパシタＣ１、Ｃ２に充電する。そして、制御信号Ｓａ〜Ｓｃを制御してスイッチＳＷ２、ＳＷ５をオンにすると共にスイッチＳＷ１、ＳＷ３、ＳＷ４、ＳＷ６をオフにする。この状態で、センシング部に基準電圧より所定電圧低い第２電圧を印加して物理量に応じた電気的信号を出力し、増幅回路にてセンシング部から入力された電気的信号を増幅して演算回路に第２増幅信号を出力する。
【００２３】
そして、演算回路において、センシング部に第１電圧を印加したときに増幅回路から出力された第１増幅信号と、センシング部に第２電圧を印加したときに増幅回路から出力された第２増幅信号とを減算し、演算した信号を出力する。
【００２４】
すなわち、本発明者らは、センシング部に第１電圧を印加したときの第１増幅信号と、センシング部に第２電圧を印加したときの第２増幅信号とに同じスイッチングノイズが含まれることになり、第１、第２増幅信号を減算することによりスイッチングノイズをキャンセルすることができると考えた。
【００２５】
しかしながら、上記検出方法では、センシング部に第２電圧を印加する前に、第１、第２キャパシタＣ１、Ｃ２を一旦放電した後に充電し直しており、スイッチＳＷ１〜ＳＷ６のオン・オフの切り替えを行っている。このため、センシング部に第１電圧を印加したときの第１増幅信号と、センシング部に第２電圧を印加したときの第２増幅信号とには、実際には異なるスイッチングノイズが含まれ、十分にスイッチングノイズをキャンセルすることができなかった。
【００２６】
このため、本発明者らは、センシング部に第１電圧を印加した後、スイッチＳＷ１〜ＳＷ６のオン・オフをそのまま維持してセンシング部に第２電圧を印加することを考えた。すなわち、この検出方法では、センシング部に第１電圧を印加した後から第２電圧を印加する前に、スイッチＳＷ１〜ＳＷ６のオン・オフを切り替えないため、センシング部に第１電圧を印加したときに増幅回路から出力される第１増幅信号と、センシング部に第２電圧を印加したときに増幅回路から出力される第２増幅信号とに同じスイッチングノイズが含まれることになる。このため、演算回路で、第１、第２増幅信号を減算することにより、スイッチングノイズをキャンセルすることができ、物理量の検出精度が低下することを抑制することができる。
【００２７】
したがって、請求項１に記載の発明では、以下の工程を行うことを特徴としている。すなわち、まず、センシング部（１０）に所定電圧を印加する前に、第１スイッチ群（ＳＷ１〜ＳＷ３）を制御し、第１演算増幅器（ＯＰ１）の非反転入力端子を第３ノード（Ｎ３）に接続すると共に反転入力端子を第１ノード（Ｎ１）に接続して第１キャパシタ（Ｃ１）に第１演算増幅器（ＯＰ１）のオフセット電圧を充電すると共に、第２スイッチ群（ＳＷ４〜ＳＷ６）を制御し、第２演算増幅器（ＯＰ２）の非反転入力端子を第４ノード（Ｎ４）に接続すると共に反転入力端子を第２ノード（Ｎ２）に接続して第２キャパシタ（Ｃ２）に第２演算増幅器（ＯＰ２）のオフセット電圧を充電する充電工程を行う。その後、第１スイッチ群（ＳＷ１〜ＳＷ３）を制御して第３ノード（Ｎ３）を第１ノード（Ｎ１）に接続すると共に第２スイッチ群（ＳＷ４〜ＳＷ６）を制御して第４ノード（Ｎ４）を第２ノード（Ｎ２）に接続した状態で、センシング部（１０）に基準電圧より所定電圧高いまたは低い第１電圧を印加し、センシング部（１０）から出力された電気的信号を増幅回路（３０）で増幅して演算回路（５０）に第１増幅信号を出力する第１検出工程を行う。続いて、第１検出工程の後に、センシング部（１０）に第１電圧を印加したときの第１、第２スイッチ群（ＳＷ１〜ＳＷ６）の状態をそのまま維持して、センシング部（１０）に基準電圧を基準として第１電圧と反対の極性となる第２電圧を印加し、センシング部（１０）から出力された電気的信号を増幅回路（３０）で増幅して演算回路（５０）に第２増幅信号を出力する第２検出工程を行う。次に、演算回路（５０）にて、第１、第２増幅信号を減算する演算工程を行う。
【００２８】
このような物理量検出方法では、センシング部（１０）に第１電圧を印加したときの第１、第２スイッチ群（ＳＷ１〜ＳＷ６）の状態をそのまま維持して、センシング部（１０）に第２電圧を印加している。このため、センシング部（１０）に第１電圧が印加されたときに増幅回路（３０）から出力される第１増幅信号、およびセンシング部（１０）に第２電圧が印加されたときに増幅回路（３０）から出力される第２増幅信号には、同じスイッチングノイズが含まれることになる。そして、演算回路（５０）で、第１増幅信号と第２増幅信号とを減算している。したがって、演算回路（５０）から出力される信号にスイッチングノイズが含まれることを抑制することができ、物理量の検出精度が低下することを抑制することができる。
【００２９】
例えば、請求項２に記載の発明のように、センシング部（１０）として、第１〜第４端子（１１〜１４）を有し、第１端子（１１）と第３端子（１３）とを結ぶ線分と第２端子（１２）と第４端子（１４）とを結ぶ線分とが直交すると共に長さが互いに等しくされたホール素子を用いることができる。そして、第１検出工程として、第１、第３端子（１１、１３）間に第１電圧を印加して第２、第４端子（１２、１４）間の電圧を増幅回路（３０）で増幅して演算回路（５０）に第１増幅信号を出力し、第２検出工程として、第１、第３端子（１１、１３）間に第２電圧を印加して第２、第４端子（１２、１４）間の電圧を増幅回路（３０）で増幅して演算回路（５０）に第２増幅信号を出力することができる。その後、第２、第４端子（１２、１４）間に第１電圧を印加して第１、第３端子（１１、１３）間の電圧を増幅回路（３０）で増幅して演算回路（５０）に第３増幅信号を出力する第３検出工程と、第２、第４端子（１２、１４）間に第２電圧を印加して第１、第３端子（１１、１３）間の電圧を増幅回路（３０）で増幅して演算回路（５０）に第４増幅信号を出力する第４検出工程と、を行い、演算工程では、第１、第２増幅信号を減算すると共に、第３、第４増幅信号を減算し、第１、第２増幅信号の減算結果と第３、第４増幅信号の減算結果とを加算することができる。
【００３０】
この検出方法では、上記ホール素子を用いているため、第１、第３端子間（１１、１３）に第１電圧を印加したときの第１増幅信号に、ホール素子が外部から印加される応力等に起因するホール素子オフセット成分が含まれる場合、第２、第４端子（１２、１４）間に第１電圧を印加したときの第３増幅信号に反対の極性のホール素子オフセット成分が含まれる。同様に、第１、第３端子（１１、１３）間に第２電圧を印加したときの第２増幅信号にホール素子オフセット成分が含まれる場合、第２、第４端子（１２、１４）間に第２電圧を印加したときの第４増幅信号に反対の極性のホール素子オフセット成分が含まれる。したがって、演算回路（５０）で上記演算工程を行うことにより、演算回路（５０）から出力される信号にホール素子オフセット成分が含まれることを抑制することができる。
【００３１】
この場合、請求項３に記載の発明のように、第１、第２増幅信号を演算回路（５０）に出力した後、第３、第４増幅信号を演算回路（５０）に出力する前に、第１スイッチ群（ＳＷ１〜ＳＷ３）を制御し、第１キャパシタ（Ｃ１）の両端を第１ノード（Ｎ１）に接続して第１キャパシタ（Ｃ１）を放電すると共に、第２スイッチ群（ＳＷ３〜ＳＷ６）を制御し、第２キャパシタ（Ｃ２）の両端を第２ノード（Ｎ２）に接続して第２キャパシタ（Ｃ２）を放電する放電工程と、再び第１、第２スイッチ群（ＳＷ１〜ＳＷ６）を制御して第１キャパシタ（Ｃ１）に第１演算増幅器（ＯＰ１）のオフセット電圧を充電すると共に、第２キャパシタ（Ｃ２）に第２演算増幅器（ＯＰ２）のオフセット電圧を充電する充電工程と、を行うことができる。
【００３２】
この検出方法では、第３、第４増幅信号を演算回路（５０）に出力する前に、第１、第２キャパシタ（Ｃ１、Ｃ２）を一旦放電して充電し直しているため、第１、第２キャパシタ（Ｃ１、Ｃ２）を充電したまま第３、第４検出工程を行う場合と比較して、増幅回路（３０）の温度環境が変化しても物理量の検出精度が低下することを抑制することができる。
【００３３】
また、請求項４に記載の発明のように、第４検出工程の後に、第３、第１端子（１３、１１）間に第１電圧を印加して第４、第２端子（１４、１２）間の電圧を増幅回路（３０）で増幅して演算回路（５０）に第５増幅信号を出力する第５検出工程と、第３、第１端子（１３、１１）間に第２電圧を印加して第４、第２端子（１４、１２）間の電圧を増幅回路（３０）で増幅して演算回路（５０）に第６増幅信号を出力する第６検出工程と、第４、第２端子（１４、１２）間に第１電圧を印加して第３、第１端子（１３、１１）間の電圧を増幅回路（３０）で増幅して演算回路（５０）に第７増幅信号を出力する第７検出工程と、第４、第２端子（１４、１２）間に第２電圧を印加して第３、第１端子（１３、１１）間の電圧を増幅回路（３０）で増幅して演算回路（５０）に第８増幅信号を出力する第８検出工程と、を行い、演算工程では、第１、第２増幅信号を減算し、第３、第４増幅信号を減算し、第６、第７増幅信号を減算し、第７、第８増幅信号を減算し、第１、第２増幅信号の減算結果、第３、第４増幅信号の減算結果、第５、第６増幅信号の減算結果、第７、第８増幅信号の減算結果を加算することができる。
【００３４】
この検出方法では、ホール素子オフセット成分と異なるその他のオフセット成分が増幅信号に含まれる場合であっても、演算回路（５０）から出力される信号にホール素子オフセット成分およびその他のオフセット成分が含まれることを抑制することができる。
【００３５】
この場合、請求項５に記載の発明のように、第３、第４増幅信号を演算回路（５０）に出力して第５、第６増幅信号を演算回路（５０）に出力する前、および第５、第６増幅信号を演算回路（５０）に出力して第７、第８増幅信号を演算回路（５０）に出力する前に、放電工程および充電工程を行うことができる。この検出方法では、請求項４に記載の発明と同様に、第１、第２キャパシタ（Ｃ１、Ｃ２）を充電したまま第５〜第８検出工程を行う場合と比較して、増幅回路（３０）の温度環境が変化しても物理量の検出精度が低下することを抑制することができる。
【００３６】
また、請求項６に記載の発明のように、増幅回路（３０）から出力された増幅信号をＡＤ変換回路（４０）にてデジタル信号に変換した後に演算回路（５０）に入力することができる。この検出方法では、増幅回路（３０）から出力された第１、第２増幅信号をアナログ信号のまま処理する場合と比較して、応答性を早くすることができる。
【００３７】
以上では、本発明を物理量検出方法の発明として把握した場合について説明したが、本発明を物理量検出装置の発明として把握することも可能である。
【００３８】
請求項７に記載の発明では、基準電圧より所定電圧高いまたは低い第１電圧が印加されて物理量に応じた電気的信号を出力すると共に、基準電圧を基準として第１電圧と反対の極性となる第２電圧が印加されて物理量に応じた電気的信号を出力するセンシング部（１０）と、センシング部（１０）から出力された信号を増幅する増幅回路（３０）と、増幅回路（３０）から出力された信号を演算する演算回路（５０）と、を有し、以下のことを特徴としている。
【００３９】
すなわち、増幅回路（３０）は、センシング部（１０）で物理量の検出を行う前に、第１スイッチ群（ＳＷ１〜ＳＷ３）が制御されて、第１演算増幅器（ＯＰ１）の非反転入力端子が第３ノード（Ｎ３）に接続されると共に反転入力端子が第１ノード（Ｎ１）に接続されて第１キャパシタ（Ｃ１）に第１演算増幅器（ＯＰ１）のオフセット電圧が充電され、第２スイッチ群（ＳＷ４〜ＳＷ６）が制御されて、第２演算増幅器（ＯＰ２）の非反転入力端子が第４ノード（Ｎ４）に接続されると共に反転入力端子が第２ノード（Ｎ２）に接続されて第２キャパシタ（Ｃ２）に第２演算増幅器（ＯＰ２）のオフセット電圧が充電され、センシング部（１０）に第１電圧が印加されるときには、第１スイッチ群（ＳＷ１〜ＳＷ３）が制御されて第３ノード（Ｎ３）が第１ノード（Ｎ１）に接続されると共に第２スイッチ群（ＳＷ４〜ＳＷ６）が制御されて第４ノード（Ｎ４）が第２ノード（Ｎ２）に接続され、センシング部（１０）に第２電圧が印加されるときには、センシング部（１０）に第１電圧が印加されたときの第１、第２スイッチ群（ＳＷ１〜ＳＷ６）の状態がそのまま維持される。そして、演算回路（５０）は、センシング部（１０）に第１電圧が印加されたときに増幅回路（３０）から入力される第１増幅信号と、センシング部（１０）に第２電圧が印加されたときに増幅回路（３０）から入力される第２増幅信号とを減算する。
【００４０】
例えば、請求項８に記載の発明のように、増幅回路（３０）から出力される信号をデジタル信号に変換するＡＤ変換回路（４０）を備えることができる。
【００４１】
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【００４２】
【図１】本発明の第１実施形態における物理量検出装置の概略ブロック図である。
【図２】図１に示す増幅回路の回路構成を示す図である。
【図３】（ａ）は本実施形態におけるＤＡ変換回路からの出力電圧を示す図、（ｂ）は従来の物理量検出方法におけるＤＡ変換回路からの出力電圧を示す図である。
【発明を実施するための形態】
【００４３】
（第１実施形態）
本発明の第１実施形態について説明する。図１は、本実施形態における物理量検出装置の概略ブロック図である。
【００４４】
図１に示されるように、物理量検出装置は、センシング部としてのホール素子１０、スイッチ回路２０、増幅回路３０、ＡＤ変換回路４０、演算回路５０、ＤＡ変換回路６０を有して構成されている。
【００４５】
ホール素子１０は、第１〜第４端子１１〜１４を有しており、第１端子１１と第３端子１３とを結ぶ線分と第２端子１２と第４端子１４とを結ぶ線分とが直交すると共に長さが等しくされている。言い換えると、ホール素子１０は、第１〜第４端子１１〜１４に関して幾何学的に等価、つまり、図１に示す四角形のホール素子１０のように、同図に示す状態と、これを９０度回転させた状態（第１、第３端子１１、１３が第２、第４端子１２、１４に一致するように回転した状態）とが同一となる構成とされている。そして、二つの入力端子に電圧を印加して電流を流すと、残りの二つの出力端子間に磁場に応じた電圧が発生する。
【００４６】
スイッチ回路２０は、ホール素子１０の第１〜第４端子１１〜１４と、電源（図示せず）および増幅回路３０との接続を任意に切り替えるものである。例えば、スイッチ回路２０は、ホール素子１０の第１、第３端子１１、１３を電源に接続すると共に第２、第４端子１２、１４を増幅回路３０に接続し、また、第１、第３端子１１、１３を増幅回路３０に接続すると共に第２、第４端子１２、１４を電源に接続する。
【００４７】
増幅回路３０は、インスツルメンテーションアンプに、第１、第２キャパシタＣ１、Ｃ２と、これら第１、第２キャパシタＣ１、Ｃ２の接続を制御するスイッチＳＷ１〜ＳＷ６が追加された従来と同様のものである（例えば、特許文献１参照）。図２は、増幅回路３０の回路構成を示す図である。この増幅回路３０は、上述した構成とされており、第１〜第３演算増幅器ＯＰ１〜ＯＰ３、第１〜第７抵抗Ｒ１〜Ｒ７、第１、第２キャパシタＣ１、Ｃ２、スイッチＳＷ１〜ＳＷ６とを有する構成とされている。そして、制御信号Ｓａ〜ＳｃによってスイッチＳＷ１〜ＳＷ６をオン・オフすることにより、第１、第２キャパシタＣ１、Ｃ２の充放電が可能となっている。なお、本実施形態では、スイッチＳＷ１〜ＳＷ３が本発明の第１スイッチ群に相当しており、スイッチＳＷ４〜ＳＷ６が本発明の第２スイッチ群に相当している。また、第１〜第７抵抗Ｒ１〜Ｒ７の抵抗値は、従来と同様に、Ｒ１＝Ｒ３、Ｒ４＝Ｒ６、Ｒ５＝Ｒ７とされている。
【００４８】
ＡＤ変換回路４０は、増幅回路３０から入力された信号をデジタル信号に変換して演算回路５０に入力する。
【００４９】
演算回路５０は、ＡＤ変換回路４０から入力された信号を演算してＤＡ変換回路６０に入力する。具体的には、後述するが、演算回路５０では、ＡＤ変換回路４０から入力された信号を減算したり、加算したりした信号をＤＡ変換回路６０に入力する。
【００５０】
ＤＡ変換回路６０は、演算回路５０から入力された信号をアナログ信号に変換して外部回路に出力する。
【００５１】
次に、このような物理量検出装置を用いた物理量検出方法について説明する。
【００５２】
まず、ホール素子１０に所定電圧を印加して電流を流す前に、制御信号Ｓａ〜Ｓｃを制御し、スイッチＳＷ２、ＳＷ３、ＳＷ５、ＳＷ６をオンにすると共にスイッチＳＷ１、ＳＷ４をオフにする。すなわち、第１キャパシタＣ１の両端を第１ノードＮ１に接続して第１キャパシタＣ１を放電すると共に第２キャパシタＣ２の両端を第２ノードＮ２に接続して第２キャパシタＣ２を放電する。
【００５３】
その後、制御信号Ｓａ〜Ｓｃを制御し、ＳＷ１、ＳＷ３、ＳＷ４、ＳＷ６をオンにすると共にＳＷ２、ＳＷ５をオフにする。すなわち、第１キャパシタＣ１を第１演算増幅器ＯＰ１の非反転入力端子と反転入力端子に接続し、第１キャパシタＣ１に第１演算増幅器ＯＰ１のオフセット電圧ΔＶｏｆｆ１を充電する。同様に、第２キャパシタＣ２を第２演算増幅器ＯＰ２の非反転入力端子と反転入力端子に接続し、第２キャパシタＣ２に第２演算増幅器ＯＰ２のオフセット電圧ΔＶｏｆｆ２を充電する。
【００５４】
続いて、第１、第２キャパシタＣ１、Ｃ２の充電が安定する所定時間が経過した後、制御信号Ｓａ〜Ｓｃを制御し、スイッチＳＷ２、ＳＷ５をオンにすると共にスイッチＳＷ１、ＳＷ３、ＳＷ４、ＳＷ６をオフとする。そして、第１演算増幅器ＯＰ１の反転入力端子に第１ノードＮ１の電位から第１キャパシタＣ１に充電されたオフセット電圧ΔＶｏｆｆ１を差しい引いた電位が印加されるようにする。また、第２演算増幅器ＯＰ２の反転入力端子に第２ノードＮ２の電位から第２キャパシタＣ２に充電されたオフセット電圧ΔＶｏｆｆ２を差しい引いた電位が印加されるようにする。
【００５５】
その後、スイッチＳＷ２、ＳＷ５をオン、スイッチＳＷ１、ＳＷ３、ＳＷ４、ＳＷ６をオフに維持したまま、スイッチ回路２０のスイッチを制御し、電源から基準電圧より所定電圧高い第１電圧をホール素子１０の第１、第３端子１１、１３間に印加して電流を流し、第２、第４端子１２、１４間の電圧を増幅回路３０に入力する。
【００５６】
すなわち、第２端子１２の電位を第１入力信号（信号ＩＮＮ）として第１演算増幅器ＯＰ１の非反転入力端子に入力し、第４端子１４の電位を第２入力信号（信号ＩＮＰ）として第２演算増幅器ＯＰ２の非反転入力端子に入力する。なお、本明細書において、第１電圧を第１、第３端子１１、１３間に印加するとは、第３端子１３に対して第１端子１１の電位が高くなるように第１電圧を印加することであり、後述の第１電圧を第３、第１端子１３、１１間に印加するとは、第１端子１１に対して第３端子１３の電位が高くなるように第１電圧を印加することである。
【００５７】
そして、ホール素子１０から出力された電気的信号（電圧）を増幅回路３０で増幅し、増幅した第１増幅信号Ｖ１をＡＤ変換回路４０でデジタル信号に変換して演算回路５０に入力する。増幅回路３０の増幅率をβとすると、増幅回路３０から出力された第１増幅信号Ｖ１は以下のように示される。
【００５８】
（数３）
Ｖ１＝β（＋Ｖｈ−Ｖｏｆｆ＋Ｖａ１）
上記式中、Ｖｈはホール素子１０の信号成分（第２、第４端子１２、１４間の電圧）であり、ホール素子１０の第１、第３端子１１、１３間に基準電圧を印加したときに出力される信号成分を基準とした値である。Ｖｏｆｆはホール素子１０が収納されるパッケージ等から受ける応力等に起因するホール素子１０としてのホール素子オフセット成分であり、ホール素子１０の第１、第３端子１１、１３間に基準電圧を印加したときに出力されるホール素子オフセット成分を基準とした値である。また、Ｖａはスイッチングノイズである。増幅率βは、上記と同様に、（１＋２Ｒ１／Ｒ２）×（Ｒ５／Ｒ４）で示される。
【００５９】
なお、ホール素子１０に第１電圧が印加されるときには、上記のように、第１演算増幅器ＯＰ１の反転入力端子には第１ノードＮ１の電位から第１キャパシタＣ１に充電されたオフセット電圧ΔＶｏｆｆ１を差しい引いた電位が印加される。また、第２演算増幅器ＯＰ２の反転入力端子には第２ノードＮ２の電位から第２キャパシタＣ２に充電されたオフセット電圧ΔＶｏｆｆ２を差しい引いた電位が印加される。このため、第１増幅信号Ｖ１に第１演算増幅器ＯＰ１、ＯＰ２のオフセット電圧差は含まれていない。
【００６０】
続いて、スイッチＳＷ２、ＳＷ５をオン、スイッチＳＷ１、ＳＷ３、ＳＷ４、ＳＷ６をオフに維持したまま、すなわち制御信号Ｓａ〜Ｓｃを維持したまま、スイッチ回路２０のスイッチを制御し、電源から基準電圧より所定電圧低い第２電圧をホール素子１０の第１、第３端子１１、１３間に印加して電流を流し、第２、第４端子１２、１４間の電圧を増幅回路３０に入力する。すなわち、ホール素子１０に対して、基準電圧を基準にして、印加する第１電圧と第２電圧とが反対の極性になるチョッパ駆動を行う。そして、ホール素子１０から出力された電気的信号（電圧）を増幅回路３０で増幅し、増幅した第２増幅信号Ｖ２をＡＤ変換回路４０でデジタル信号に変換して演算回路５０に入力する。増幅回路３０から出力された第２増幅信号Ｖ２は以下のように示される。
【００６１】
（数４）
Ｖ２＝β（−Ｖｈ＋Ｖｏｆｆ＋Ｖａ１）
上記式に示されるように、ホール素子１０には、基準電圧を基準として、第１電圧と反対の極性となる第２電圧を印加しているため、ホール素子１０の信号成分Ｖｈ、ホール素子オフセット成分Ｖｏｆｆは、第１増幅信号Ｖ１と反対の極性となる。また、第１増幅信号Ｖ１が出力されてから第２増幅信号Ｖ２が出力される後までは、スイッチＳＷ１〜ＳＷ６をそのまま維持しているため、第１増幅信号Ｖ１および第２増幅信号Ｖ２に含まれるスイッチングノイズはＶａ１で同じになる。
【００６２】
次に、演算回路５０にて、入力された第１増幅信号Ｖ１と第２増幅信号Ｖ２とを減算し、減算した信号をＤＡ変換回路６０に入力する。そして、ＤＡ変換回路６０は、信号ＯＵＴ１を外部回路に出力する。
【００６３】
（数５）
ＯＵＴ１＝Ｖ１−Ｖ２＝β（＋２Ｖｈ−２Ｖｏｆｆ）
上記式に示されるように、演算回路５０は第１増幅信号Ｖ１と第２増幅信号Ｖ２とを減算しており、第１増幅信号Ｖ１および第２増幅信号Ｖ２にはそれぞれスイッチングノイズＶａ１が含まれるため、ＤＡ変換回路６０からはスイッチングノイズがキャンセルされた信号ＯＵＴ１が出力される。
【００６４】
しかしながら、本実施形態では、センシング部としてホール素子１０を例に挙げて説明しており、上記式のように、演算回路５０で演算された結果には、ホール素子オフセット成分Ｖｏｆｆが含まれる。したがって、本実施形態では、第１、第２増幅信号Ｖ１、Ｖ２を演算回路５０に入力し、以下の工程を行った後に演算回路５０で演算することにより、スイッチングノイズＶａおよびホール素子オフセット成分Ｖｏｆｆをキャンセルするようにしている。
【００６５】
すなわち、本実施形態のように、ホール素子１０が第１〜第４端子１１〜１４に関して幾何学的に等価とされている場合には、ホール素子１０の第１、第３端子１１、１３間に所定の電圧を印加したときと、第２、第４端子１２、１４間に当該所定の電圧を印加したときとでは、ホール素子１０の信号成分Ｖｈは同じ極性となり、ホール素子オフセット成分Ｖｏｆｆが反対の極性となる。
【００６６】
このため、第２電圧をホール素子１０の第１、第３端子１１、１３間に印加した後、まず、制御信号Ｓａ〜Ｓｃを制御し、スイッチＳＷ２、ＳＷ３、ＳＷ５、ＳＷ６をオンにすると共にスイッチＳＷ１、ＳＷ４をオフにする。すなわち、第１キャパシタＣ１の両端を第１ノードＮ１に接続して第１キャパシタＣ１は放電すると共に第２キャパシタＣ２の両端を第２ノードＮ２に接続して第２キャパシタＣ２を放電する。
【００６７】
その後、制御信号Ｓａ〜Ｓｃを制御し、ＳＷ１、ＳＷ３、ＳＷ４、ＳＷ６をオンにすると共にＳＷ２、ＳＷ５をオフにする。つまり、第１キャパシタＣ１を第１演算増幅器ＯＰ１の非反転入力端子と反転入力端子に接続し、再び、第１キャパシタＣ１に第１演算増幅器ＯＰ１のオフセット電圧ΔＶｏｆｆ１を充電する。同様に、第２キャパシタＣ２を第２演算増幅器ＯＰ２の非反転入力端子と反転入力端子に接続し、再び、第２キャパシタＣ２に第２演算増幅器ＯＰ２のオフセット電圧ΔＶｏｆｆ２を充電する。
【００６８】
第１、第２キャパシタＣ１、Ｃ２を一旦放電して充電をし直すのは、増幅回路３０の温度環境が変化すると第１、第２キャパシタＣ１、Ｃ２の静電容量が変化してしまうためであり、検出誤差を抑制するためである。
【００６９】
そして、第１、第２キャパシタＣ１、Ｃ２の充電が安定する所定時間が経過した後、制御信号Ｓａ〜Ｓｃを制御し、スイッチＳＷ２、ＳＷ５をオンにすると共にスイッチＳＷ１、ＳＷ３、ＳＷ４、ＳＷ６をオフにする。
【００７０】
その後、スイッチＳＷ２、ＳＷ５をオン、スイッチＳＷ１、ＳＷ３、ＳＷ４、ＳＷ６をオフに維持したまま、スイッチ回路２０のスイッチを制御し、基準電圧より所定電圧高い第１電圧をホール素子１０の第２、第４端子１２、１４間に印加して電流を流し、第１、第３端子１１、１３間の電圧を増幅回路３０に入力する。そして、ホール素子１０から出力された電気的信号（電圧）を増幅回路３０で増幅し、増幅した第３増幅信号Ｖ３をＡＤ変換回路４０でデジタル信号に変換して演算回路５０に入力する。増幅回路３０から出力された第３増幅信号Ｖ３は以下のように示される
（数６）
Ｖ３＝β（＋Ｖｈ＋Ｖｏｆｆ＋Ｖａ３）
上記式に示されるように、第３増幅信号Ｖ３は、第１増幅信号Ｖ１に対して、ホール素子１０の信号成分Ｖｈが同じ極性となり、ホール素子オフセット成分Ｖｏｆｆが反対の極性となる。また、第２、第４端子１２、１４間に第１電圧を印加する前にスイッチＳＷ１〜ＳＷ６のオン・オフを切り替えているため、スイッチングノイズの値は、第１増幅信号Ｖ１と第３増幅信号Ｖ３とで異なる値となる。
【００７１】
その後、スイッチＳＷ２、ＳＷ５をオン、スイッチＳＷ１、ＳＷ３、ＳＷ４、ＳＷ６をオフに維持したまま、スイッチ回路２０のスイッチを制御し、基準電圧より所定電圧低い第２電圧をホール素子１０の第２、第４端子１２、１４間に印加して電流を流し、第１、第３端子１１、１３間の電圧を増幅回路３０に入力する。そして、ホール素子１０から出力された電気的信号（電圧）を増幅回路３０で増幅し、増幅した第４増幅信号Ｖ４をＡＤ変換回路４０でデジタル信号に変換して演算回路５０に入力する。増幅回路３０から出力された第４増幅信号Ｖ４は以下のように示される
（数７）
Ｖ４＝β（−Ｖｈ−Ｖｏｆｆ＋Ｖａ３）
上記式に示されるように、第３増幅信号Ｖ３が出力されてから第４増幅信号Ｖ４が出力される後までは、スイッチＳＷ１〜ＳＷ６をそのまま維持しているため、第３増幅信号Ｖ３および第４増幅信号Ｖ４に含まれるスイッチングノイズはＶａ３で同じになる。
【００７２】
そして、演算回路５０では、第１、第２増幅信号Ｖ１、Ｖ２を減算すると共に、第３、第４増幅信号Ｖ３、Ｖ４を減算し、第１、第２増幅信号Ｖ１、Ｖ２の減算結果と第３、第４増幅信号Ｖ３、Ｖ４の減算結果とを加算した信号をＤＡ変換回路６０に入力する。そして、ＤＡ変換回路６０は、外部回路に次式の信号ＯＵＴ２を出力し、外部回路は入力された信号ＯＵＴ２から磁場を検出する。
【００７３】
（数８）
ＯＵＴ２＝（Ｖ１−Ｖ２）＋（Ｖ３−Ｖ４）＝４Ｖｈ
なお、演算回路５０では、例えば、第１増幅信号Ｖ１と第２増幅信号Ｖ２、第３増幅信号Ｖ３と第４増幅信号Ｖ４とが減算されればよく、演算方法は適宜変更可能である。例えば、上記のように、第１、第２増幅信号Ｖ１、Ｖ２を減算すると共に、第３、第４増幅信号Ｖ３、Ｖ４を減算し、第１、第２増幅信号Ｖ１、Ｖ２の減算結果と第３、第４増幅信号Ｖ３、Ｖ４の減算結果を加算するようにすることができる。また、第１、第２増幅信号Ｖ１、Ｖ２を減算した後、この減算結果に対して第３増幅信号Ｖ３を加算すると共に第４増幅信号Ｖ４を減算するようにしてもよい。すなわち、最終的な演算結果において、第１増幅信号Ｖ１と第２増幅信号Ｖ２、第３増幅信号Ｖ３と第４増幅信号Ｖ４とが減算されていれば、途中の演算工程はどのような工程であってもよい。つまり、本発明の第１、第２増幅信号を減算すると共に、第３、第４増幅信号を減算し、第１、第２増幅信号の減算結果と第３、第４増幅信号の減算結果とを加算するとは、第１、第２増幅信号を減算した後、この減算結果に対して第３信号を加算すると共に第４信号を減算するものを含むものである。
【００７４】
以上説明したように、本実施形態の物理量検出方法では、ホール素子１０に第１電圧を印加したときのスイッチＳＷ１〜ＳＷ６の状態をそのまま維持して、ホール素子１０に第２電圧を印加している。このため、ホール素子１０に第１電圧が印加されたときに増幅回路３０から出力される第１増幅信号Ｖ１、およびホール素子１０に第２電圧が印加されたときに増幅回路３０から出力される第２増幅信号Ｖ２には、同じスイッチングノイズが含まれることになる。
【００７５】
そして、演算回路５０で、第１増幅信号Ｖ１と第２増幅信号Ｖ２とを減算している。したがって、演算回路５０から出力される信号にはスイッチングノイズが含まれることを抑制することができ、物理量の検出精度が低下することを抑制することができる。
【００７６】
また、本実施形態では、ホール素子１０の第２、第４端子１２、１４間に第１、第２電圧を印加して演算回路５０に第３、第４増幅信号Ｖ３、Ｖ４を入力している。そして、演算回路５０にて、第１、第２増幅信号Ｖ１、Ｖ２を減算すると共に第３、第４増幅信号Ｖ３、Ｖ４を減算し、これらの減算結果を加算している。このため、演算回路５０から出力される信号にはホール素子オフセット成分Ｖｏｆｆが含まれることを抑制することができ、物理量の検出精度が低下することをさらに抑制することができる。
【００７７】
図３（ａ）は本実施形態におけるＤＡ変換回路６０からの出力電圧を示す図、図３（ｂ）は従来の物理量検出方法におけるＤＡ変換回路からの出力電圧を示す図である。なお、図３（ｂ）の従来の物理量検出方法とは、本発明者らが最初に検討したセンシング部に第１電圧と第２電圧とを印加する間に、第１、第２キャパシタの充放電を行う検出方法のことである。
【００７８】
図３に示されるように、本実施形態における物理量検出方法では、従来の検出方法と比較して、出力電圧にノイズが含まれることを抑制することができ、約２倍の高精度の検出を行うことができる。
【００７９】
さらに、増幅回路３０から出力された第１〜第４増幅信号Ｖ１〜Ｖ４をデジタル信号に変換し、演算回路５０ではデジタル演算を行っている。このため、増幅回路３０から出力された第１〜第４増幅信号Ｖ１〜Ｖ４をアナログ信号のまま処理する場合と比較して、応答性を早くすることができる。
【００８０】
（他の実施形態）
上記第１実施形態では、センシング部としてホール素子１０を例に挙げて説明したが、例えば、センシング部として測定媒体の圧力に応じて電気的信号を出力する圧力検出素子を用いることもできる。
【００８１】
また、上記第１実施形態では、増幅回路３０から出力された増幅信号をデジタル信号に変換し、演算回路５０でデジタル演算を行う例について説明したが、例えば、次のようにすることもできる。すなわち、増幅回路３０で増幅された増幅信号をそのまま演算回路５０に入力し、演算回路５０でアナログ信号のまま処理するようにしてもよい。
【００８２】
さらに、上記第１実施形態では、第２、第４端子１２、１４間に第１、第２電圧を印加する前に、第１、第２キャパシタＣ１、Ｃ２を一旦放電して充電し直す例について説明したが、例えば、増幅回路３０の温度環境が一定である場合には、第１、第２キャパシタＣ１、Ｃ２を放電しなくてもよい。
【００８３】
そして、上記第１実施形態では、第１電圧を基準電圧より所定電圧高い電圧とし、第２電圧を基準電圧より所定電圧低い電圧として説明したが、例えば、第１電圧を基準電圧より所定電圧低い電圧とし、第２電圧を基準電圧より所定電圧高い電圧とすることもできる。
【００８４】
また、上記第１実施形態では、第１、第３端子１１、１３間に第１、第２電圧を印加すると共に、第２、第４端子１２、１４間に第１、第２電圧を印加し、演算回路５０で第１〜第４増幅信号Ｖ１〜Ｖ４を演算する例について説明した。しかしながら、第１〜第４増幅信号Ｖ１〜Ｖ４には、ホール素子オフセット成分Ｖｏｆｆの他に、例えば、ホール素子１０の製品ばらつき等によるその他のオフセット成分Ｖｐが含まれることがあり、第１〜第４増幅信号Ｖ１〜Ｖ４が次のようになる場合がある。
【００８５】
（数９）
Ｖ１＝β（＋Ｖｈ−Ｖｏｆｆ＋Ｖａ１−Ｖｐ１）
（数１０）
Ｖ２＝β（−Ｖｈ＋Ｖｏｆｆ＋Ｖａ１＋Ｖｐ１）
（数１１）
Ｖ３＝β（＋Ｖｈ＋Ｖｏｆｆ＋Ｖａ３＋Ｖｐ３）
（数１２）
Ｖ４＝β（−Ｖｈ−Ｖｏｆｆ＋Ｖａ３−Ｖｐ３）
この場合、上記第１実施形態のように、演算回路５０で第１〜第４増幅信号Ｖ１〜Ｖ４を演算した場合には、その他のオフセット成分Ｖｐをキャンセルすることができず、演算回路５０から出力される信号にその他のオフセットＶｐが含まれてしまう事になる。このため、以下の工程を行った後に演算回路５０で増幅信号を演算することが好ましい。
【００８６】
すなわち、第２、第４端子１２、１４間に第２電圧を印加した後、まず、第１、第２キャパシタＣ１、Ｃ２を一旦放電して充電し直す。そして、上記と同様に、第３、第１端子１３、１１間に第１、第２電圧を順に印加し、増幅回路３０から演算回路５０に第５、第６増幅信号Ｖ５、Ｖ６を入力する。増幅回路３０から出力された第５、第６増幅信号Ｖ５、Ｖ６は以下のように示される。
【００８７】
（数１３）
Ｖ５＝β（＋Ｖｈ−Ｖｏｆｆ＋Ｖａ５＋Ｖｐ１）
（数１４）
Ｖ６＝β（−Ｖｈ＋Ｖｏｆｆ＋Ｖａ５−Ｖｐ１）
その後、再び、第１、第２キャパシタＣ１、Ｃ２を一旦放電して充電し直す。そして、上記と同様に、第４、第２端子１４、１２間に第１、第２電圧を順に印加し、演算回路５０に第７、第８増幅信号Ｖ７、Ｖ８を入力する。増幅回路３０から出力された第７、第８増幅信号Ｖ７、Ｖ８は以下のように示される。
【００８８】
（数１５）
Ｖ７＝β（＋Ｖｈ＋Ｖｏｆｆ＋Ｖａ７−Ｖｐ２）
（数１６）
Ｖ８＝β（−Ｖｈ＋Ｖｏｆｆ＋Ｖａ７＋Ｖｐ２）
そして、演算回路５０では、第１、第２増幅信号Ｖ１、Ｖ２を減算し、第３、第４増幅信号Ｖ３、Ｖ４を減算し、第５、第６増幅信号Ｖ５、Ｖ６を減算し、第７、第８増幅信号Ｖ７、Ｖ８を減算し、これらの減算結果を加算した信号をＤＡ変換回路６０に入力する。このとき、ＤＡ変換回路６０から外部回路に出力される信号ＯＵＴ３は以下のように示される。
【００８９】
（数１７）
ＯＵＴ３＝（Ｖ１−Ｖ２）＋（Ｖ３−Ｖ４）＋（Ｖ５−Ｖ６）＋（Ｖ７−Ｖ８）＝８Ｖｈ
以上説明したように、第１〜第４端子間１１〜１４に対して順に第１、第２電圧を印加して演算回路５０に第１〜第８増幅信号Ｖ１〜Ｖ８を入力し、演算回路５０で第１、第２増幅信号Ｖ１、Ｖ２を減算し、第３、第４増幅信号Ｖ３、Ｖ４を減算し、第５、第６増幅信号Ｖ５、Ｖ６を減算し、第７、第８増幅信号Ｖ７、Ｖ８を減算し、これらの減算結果を加算することにより、ＤＡ変換回路６０から出力される信号ＯＵＴ３にその他のオフセット成分Ｖｐが含まれることを抑制することができる。
【００９０】
なお、このような検出方法を行う場合も、増幅回路３０の温度環境が一定である場合には、第１、第２キャパシタＣ１、Ｃ２を放電しなくてもよい。
【符号の説明】
【００９１】
１０    ホール素子
２０    スイッチ回路
３０    増幅回路
４０    ＡＤ変換回路
５０    演算回路
６０    ＤＡ変換回路
【図１】
2012083299.tif 000003
【図２】
2012083299.tif 000004
【図３】
2012083299.tif 000005