(57)【要約】【課題】伝送損失が低く、インピーダンスの調整が容易で、電磁界の影響を受けにくい製作が容易で安価な半導体素子収納用パッケージを提供する。【解決手段】ベース基板１１と、枠体１２を備え、半導体素子を収納するための半導体素子収納用パッケージ１０において、信号用及びグランド用の２本、又は信号用と両側にグランド用の３本のＬ字型リード端子２５と、これらを接合するための配線導体１９ｆ、１９ｇを一方の主面に設け、他方にグランド用の配線導体１９ｇ及び接続用導体ビア２０ａを介して接続するグランドプレーン２１ａを設ける誘電体基板２６とを備え、これにリード端子２５を接合するユニット２７が、グランドプレーン２１ａを枠体１２及び／又はフィードスルー基板２４に接合して設けると共に、ユニット２７のリード端子２５の一方の端部が、フィードスルー基板２４に接合して設けられている。【選択図】図１
2012243781.tif 000002
【特許請求の範囲】
【請求項１】
ベース基板と、この外周部上に接合して設ける枠体を備え、前記ベース基板の上面と前記枠体の内周壁面で形成されるキャビティ部に高周波用の半導体素子を収納するための半導体素子収納用パッケージにおいて、
少なくとも並列する信号用及びグランド用の２本、又は該信号用を挟んで両側が前記グランド用の３本のＬ字型リード端子と、該Ｌ字型リード端子を接合するための前記信号用と前記グランド用の配線導体を一方の主面に設け、他方の主面に前記グランド用の前記配線導体及び接続用導体ビアを介して接続する全面導体のグランドプレーンを設けるグランド付コプレーナ構造の伝送線路を有する誘電体基板とを備え、
前記リード端子を前記誘電体基板の一方の主面の前記配線導体に接合するユニットが、前記誘電体基板の他方の主面の前記グランドプレーンをろう材を介して前記枠体及び／又はフィードスルー基板の外周壁面に接合して設けられていると共に、前記誘電体基板より突出して設けられる前記ユニットの前記リード端子の一方の端部が、前記フィードスルー基板に設ける前記配線導体にろう材を介して接合して設けられていることを特徴とする半導体素子収納用パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光、電気通信分野における高周波デバイス用として用いられる半導体素子を収納するための半導体素子収納用パッケージに関し、より詳細には、同軸コネクタを介して半導体素子に導かれた数十ＧＨｚの高周波信号をリード端子を介して外部回路へ、あるいは、リード端子を介して半導体素子に導かれた数十ＧＨｚの高周波信号を同軸コネクタを介して外部回路へ伝送するための半導体素子収納用パッケージに関する。
【背景技術】
【０００２】
通常、光、電気通信の機器においては、数種類のモジュールが使用されている。このモジュールの中の高周波用の半導体素子を収納するための半導体素子収納用パッケージのパッケージ材料には、気密性、電気的信頼性、放熱性等に対するさまざまな高度な要求を満たすために、金属や、セラミック、あるいはこれらを組み合わせたものが使用されることが多い。また、モジュールの電気信号の入出力には、さまざまな方式が存在し、信頼性、性能面の理由から同軸コネクタが採用されることも多い。同軸コネクタは、性能、信頼性に優れた方法であるが、コスト面では不利である。あるいは、モジュールの中の半導体素子収納用パッケージの電気信号の入出力には、リード端子が採用されることも多い。リード端子は、性能面では同軸コネクタにおよばないが、コスト面では有利である。両方式には、一長一短があるので、用途によって使い分けが行われている。更には、要求されるコスト、性能の両面を両立させるために、モジュールの電気信号の入出力として、同軸コネクタと、リード端子の両方を備えた半導体素子収納用パッケージも存在している。
【０００３】
図３（Ａ）、（Ｂ）を参照しながら、高周波デバイス用として同軸コネクタと、リード端子の両方を備えたサブアセンブリのモジュールの中の従来の半導体素子収納用パッケージを説明する。
図３（Ａ）、（Ｂ）に示すように、従来の半導体素子収納用パッケージ５０は、金属製のベース基板５１の外周部上に、金属製の枠体５２を接合している。そして、半導体素子収納用パッケージ５０は、ベース基板５１の上面と、枠体５２の内周側壁面とで半導体素子（図示せず）を収納するためのキャビティ部５３を形成している。また、この半導体素子収納用パッケージ５０には、枠体５２の上面に金属製のシールリング５４を接合している。更に、この半導体素子収納用パッケージ５０は、枠体５２の一側壁に設けられた貫通孔５５に、同軸ケーブルを接続するための同軸コネクタ５６を嵌着して接合している。同軸コネクタ５６の金属製筒体の中心に設けられている軸芯５７は、キャビティ部５３側に突出する端部がセラミック製の絶縁基板からなる伝送線路基板５８に形成された信号用の配線導体５９に接続されるようになっている。この伝送線路基板５８には、信号用の配線導体５９以外に、グランド用の配線導体５９ａ及びこれと接続用導体ビア６０を介して導通状態となる伝送線路基板５８の裏面に形成されたグランドプレーン６１が設けており、これらでグランド付コプレーナ構造の伝送線路を形成している。そして、同軸コネクタ５６の金属製筒体は、伝送線路基板５８に形成されたグランド用の配線導体５９ａと、伝送線路基板５８を接合する金属製基台６２、ベース基板５１及び枠体５２を介して電気的に導通状態となっている。伝送線路基板５８に形成された信号用の配線導体５９及びグランド用の配線導体５９ａと、半導体素子は、ボンディングワイヤを介して接続状態にして電気的に導通状態となるようにしている。
【０００４】
また、半導体素子収納用パッケージ５０は、枠体５２の他の一側壁に設けられた切り欠き部６３に、セラミックからなるフィードスルー基板６４を嵌着して接合している。このフィードスルー基板６４は、複数枚のセラミックグリーンシートを積層し、焼成して形成している。そして、フィードスルー基板６４は、切り欠き部６３を塞ぐように接合すると共に、積層体の一部を側壁の位置より外側と、キャビティ部５３側に張り出させたようにしている。また、フィードスルー基板６４の張り出し部の上面には、側壁の位置より外側の部位からキャビティ部５３側に張り出させた部位まで延設する信号用の配線導体５９ｂ及びグランド用の配線導体５９ｃを設けている。そして、側壁の位置より外側の部位の信号用の配線導体５９ｂ及びグランド用の配線導体５９ｃには、複数本の平板状のリード端子６５のそれぞれを接合させている。一方、キャビティ部５３側に張り出させた部位の信号用の配線導体５９ｂ及びグランド用の配線導体５９ｃと、半導体素子は、ボンディングワイヤを介して接続状態にして電気的に導通状態となるようにしている。このような、従来の半導体素子収納用パッケージ５０には、高周波の信号を通すために、信号用の配線導体５９ｂとグランド用の配線導体５９ｃとが、それぞれ並列するペア、又は信号用を挟んで両側にグランド用とするトリオで配置されている。そして、光通信の速度は、１０Ｇｂｐｓから４０Ｇｂｐｓ、あるいはそれ以上に高速化にできることが要求されるようになっている。そのために、半導体素子収納用パッケージ５０の内部配線には、４０ＧＨｚもしくはこれ以上の周波数まで低損失で伝送させることができる電気的特性を有することが要求されるようになっている。
【０００５】
半導体素子等が収納された半導体素子収納用パッケージ５０は、モジュールとして実装するために、実装用基板６６を刳り貫いてベース基板５１部分を落とし込むようにして実装用基板６６上に固定されると共に、ベース基板５１の裏面に、例えば、ヒートシンクを取り付ける、あるいはベース基板５１の裏面を機器の筐体に接続して熱対策が実施できるようにすることが一般的である。そして、これと共に、半導体素子等が収納された半導体素子収納用パッケージ５０は、リード端子６５の先端部を実装用基板６６上面に設ける回路導体に接続させて取り付け、半導体素子収納用パッケージ５０内部の半導体素子と機器内部の回路とが電気的に接続されるようにすることが一般的である。この半導体素子等が収納された半導体素子収納用パッケージ５０は、キャビティ部５３内の伝送線路基板５８の信号用の配線導体５９、半導体素子の表面、フィードスルー基板６４のキャビティ部５３側に張り出させた部位の信号用の配線導体５９ｂ及びグランド用の配線導体５９ｃが同じ高さ、もしくは高低差が非常に小さいことが高周波の信号を低損失で伝送させる電気的特性上好ましい形態となっている。この条件を実現するために、上記の半導体素子収納用パッケージ５０は、同軸コネクタ５６がその一部を実装用基板６６表面よりも低い位置になるようにしている。しかしながら、同軸コネクタ５６に接続される同軸ケーブル（図示せず）は、曲げる程度に限界があるため、両方のコネクタ部分が直接対向していない場合には、ケーブルに一定の長さが要求されることとなり、機器内のスペースが大きくなると共に、機器のコストアップが生じるという問題が発生することとなっている。
【０００６】
また、半導体素子等が収納された半導体素子収納用パッケージ５０は、同軸ケーブルを実装用基板６６を刳り貫いて設置する方法もあるが、同軸ケーブルに接続されるモジュールについても刳り貫きを行う必要があり、実装用基板６６の設計面、強度面、コスト面での大きな制約が発生するという問題を抱えることとなっている。更に、半導体素子等が収納された半導体素子収納用パッケージ５０のベース基板５１の裏面を実装用基板６６上に固定する場合には、上記の問題点が解消されるものの、リード端子６５と実装用基板６６上の外部回路の接続にフレキシブルケーブルを用いる等の処理が必要になり、コスト面、スペース面、特性面で好ましくないという問題が発生することとなっている。従って、上記のような半導体素子収納用パッケージ５０には、フレキシブルケーブルの機能をパッケージ側に組み込むことができる形態のものが望まれている。
【０００７】
そこで、図４（Ａ）、（Ｂ）に示すように、フレキシブルケーブルの機能をパッケージ側に組み込むことができる形態の半導体素子収納用パッケージ５０ａには、フィードスルー基板６４ａの下面をベース基板５１の上面に接合させると共に、フィードスルー基板６４ａの下面に設ける信号用の配線導体５９ｄ及びグランド用の配線導体５９ｅにそれぞれ段差を設けたリード端子６５を接合しているものがある。このような従来の半導体素子収納用パッケージ５０ａは、同軸コネクタ５６の軸芯５７の中心がベース基板５１の上面から数ｍｍ（通常、３〜４ｍｍ）の高さの位置に設けられている。また、同軸コネクタ５６の軸芯５７の中心の位置と同等の高さとなるフィードスルー基板６４ａのパッケージの側壁の位置よりキャビティ部５３側に張り出した部位に設ける信号用の配線導体５９ｂや、グランド用の配線導体５９ｃは、ベース基板５１の上面と同等の位置にあるフィードスルー基板６４ａの下面に設ける信号用の配線導体５９ｄや、グランド用の配線導体５９ｅの位置から数ｍｍ（通常、３〜４ｍｍ）の高さの位置に設けられている。このフィードスルー基板６４ａの下面に設ける信号用の配線導体５９ｄは、フィードスルー基板６４ａのパッケージの側壁の位置よりキャビティ部５３側に張り出させた部位に設ける信号用の配線導体５９ｂと、信号用の接続用導体ビア６０ａを介して接続状態となっている。また、フィードスルー基板６４ａの下面に設けるグランド用の配線導体５９ｅは、フィードスルー基板６４ａのパッケージの側壁の位置よりキャビティ部５３側に張り出させた部位に設けるグランド用の配線導体５９ｃと、グランド用の接続用導体ビア６０ｂを介して接続状態となっている。なお、図４（Ｃ）に示すように、半導体素子収納用パッケージ５０ａは、信号用の接続用導体ビア６０ａを同心円状に取り囲むようにして、複数個のグランド用の接続用導体ビア６０ｂが設けられ、疑似同軸線路を構成している。
【０００８】
従来の疑似同軸線路を構成する半導体素子収納用パッケージには、高周波半導体パッケージとの発明の名称のもとに、４層以上の誘電体層を積層してなる積層基板の最上層及び最下層のそれぞれに形成した信号配線導体が、互いに一端から逆方向に延びる関係にあり、これら各信号配線導体の一端と、最上層及び最下層の誘電体層を上下に貫く表層信号用貫通導体とを、信号配線接続導体を介して接続し、最上層及び最下層を除く内層の各層に、平面形状が２軸対象形状をなす内層接地導体非形成領域と、内層接地導体とを形成し、内層をなす各層のうち中間に位置する層の誘電率を他の層よりも低くするものが提案されている（例えば、特許文献１参照）。これによると、この半導体素子収納用パッケージは、内層の各層に形成された内層接地導体と内層接地用貫通導体で疑似同軸線路構造化されているので、その特性インピーダンスを一定値にマッチングさせることができるとしている。
【０００９】
また、従来の信号用とグランド用のペア、又はグランド用、信号用、グランド用のトリオで配置され半導体素子収納用パッケージには、マイクロ波半導体装置という発明の名称のもとに、ダイパッドとこのダイパッドと一体的に形成された対をなす接地用リードとを備えたリードフレームと、ダイパッド上に装着されたマイクロ波半導体素子と、対をなす接地用リード相互間に接地用リードと一定の間隔を保って同一平面内で配置された信号用リードとからなり、接地用リードと信号用リードとはコプレーナ形高周波伝送線路を構成するものが提案されている（例えば、特許文献２参照）。これによると、この半導体素子収納用パッケージは、マイクロ波半導体素子の接地端子、信号端子とそれぞれボンディングワイヤを介して接続された接地用リードと信号用リードとがコプレーナ形高周波伝送線路として作用することから、各リード部分のインダクタンスは実質的に無視できるとしている。そして、この半導体素子収納用パッケージは、従来に比して接地インダクタンスを著しく減少させることができると共に、信号用リードのインダクタンスの影響を無視することができるので、高周波帯での特性が極めて優れたマイクロ波半導体装置を得ることができるとしている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００４−１１９９１２号公報
【特許文献２】特開平４−２５０３６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、前述したような従来の半導体素子収納用パッケージは、次のような問題がある。
（１）前記のフレキシブルケーブルの機能をパッケージ側に組み込むことができる形態の従来の半導体素子収納用パッケージや、特開２００４−１１９９１２号公報で開示されるような半導体素子収納用パッケージは、疑似同軸線路において、想定される周波数の範囲内における高次モードが伝送可能である場合には、モード変換による周波数特性の劣化が発生して問題となっている。これを抑制するために、半導体素子収納用パッケージは、疑似同軸線路の接続用導体ビア径を十分に小さいものとする必要があるが、フィードスルー基板のセラミックとしてアルミナ系と、伝送周波数として４０ＧＨｚを想定するならば、導体ビア径を７０〜８０μｍ程度と非常に小さくする必要があると共に、信号用導体ビアとグランド用導体ビアの間隔を３００〜４００μｍ程度と非常に小さくする必要がある。しかも、共振抑制のためには、グランド用導体ビア同士の間隔も小さくする必要がある。これらに対応するために、フィードスルー基板は、必然的にこれに用いられるセラミックグリーンシートの厚みが薄くなり、数十層の積層数が必要となっている。また、フィードスルー基板は、数十層を僅かなセラミックグリーンシートの積層ズレも許されないで作製することが非常に困難であるので、細い接続用導体ビアを縦方向に一直線に配置することが難しく、位置バラツキによる特性劣化を回避することが非常に困難となっている。これらの理由により、上記の構造からなる半導体素子収納用パッケージは、高コストな構造のパッケージとなっている。更に、この半導体素子収納用パッケージは、疑似同軸線路の接続用導体ビア径の小径化が伝送損失面で不利な構造であり、しかも導体ビアに使用される高融点金属であるタングステン等の電気抵抗が大きいことと合わさって、伝送損失が大きくなってしまうという問題を抱えている。
（２）特開平４−２５０３６号公報で開示されるような半導体素子収納用パッケージは、５０Ωの特性インピーダンスを実現して、高い周波数に対応するためには、リード端子を細く、且つ信号用のリード端子とグランド用のリード端子の間隔を非常に狭くしてこれを精密に維持することが必要となる。しかしながら、このような半導体素子収納用パッケージは、リード端子が配線導体との接合部から水平方向の空中に突出していて中空状態であること、及び細くなって強度が低下していることから実現が困難となっている。また、パッケージの水平方向に空中に突出するリード端子をパッケージの側面に沿うように垂直に折り曲げて、更にその先端部をパッケージの底部に位置するように折り曲げる半導体素子収納用パッケージは、電磁界エネルギーの放射が空中部分にあるリード端子に起こりやすく、特に、空中にあるリード端子の曲げ部分で電磁界エネルギーの放射が起こりやすいくなっている。そして、キャビティ部内に実装した半導体素子は、この電磁界エネルギーの放射の影響を受けて特性が変化する可能性があるという問題を抱えている。
【００１２】
本発明は、このような事情に鑑みてなされたものであって、伝送損失が低く、インピーダンスの調整が容易で、電磁界の影響を受けにくい製作が容易で安価な半導体素子収納用パッケージを提供することを目的とする。
【課題を解決するための手段】
【００１３】
前記目的に沿う本発明に係る半導体素子収納用パッケージは、ベース基板と、この外周部上に接合して設ける枠体を備え、ベース基板の上面と枠体の内周壁面で形成されるキャビティ部に高周波用の半導体素子を収納するための半導体素子収納用パッケージにおいて、少なくとも並列する信号用及びグランド用の２本、又は信号用を挟んで両側がグランド用の３本のＬ字型リード端子と、Ｌ字型リード端子を接合するための信号用とグランド用の配線導体を一方の主面に設け、他方の主面にグランド用の配線導体及び接続用導体ビアを介して接続する全面導体のグランドプレーンを設けるグランド付コプレーナ構造の伝送線路を有する誘電体基板とを備え、リード端子を誘電体基板の一方の主面の配線導体に接合するユニットが、誘電体基板の他方の主面のグランドプレーンをろう材を介して枠体及び／又はフィードスルー基板の外周壁面に接合して設けられていると共に、誘電体基板より突出して設けられるユニットのリード端子の一方の端部が、フィードスルー基板に設ける配線導体にろう材を介して接合して設けられている。
【発明の効果】
【００１４】
本発明の半導体素子収納用パッケージは、少なくとも並列する信号用及びグランド用の２本、又は信号用を挟んで両側がグランド用の３本のＬ字型リード端子と、Ｌ字型リード端子を接合するための信号用とグランド用の配線導体を一方の主面に設け、他方の主面にグランド用の配線導体及び接続用導体ビアを介して接続する全面導体のグランドプレーンを設けるグランド付コプレーナ構造の伝送線路を有する誘電体基板とを備え、リード端子を誘電体基板の一方の主面の配線導体に接合するユニットが、誘電体基板の他方の主面のグランドプレーンをろう材を介して枠体及び／又はフィードスルー基板の外周壁面に接合して設けられていると共に、誘電体基板より突出して設けられるユニットのリード端子の一方の端部が、フィードスルー基板に設ける配線導体にろう材を介して接合して設けられているので、薄いセラミックグリーンシートを数十層も重ねて積層するようなフィードスルー基板を必要としないと共に、数十層を貫通させて設ける接続用導体ビアを必要とせず、接地、又はグランド付コプレーナ構造の伝送線路を有する誘電体基板を枠体の外周壁面に接合して金メッキを施すだけで、表面実装が可能な伝送損失の低くでき、また、適切な誘電体基板の厚さを選択することでインピーダンスの調整が容易であり、しかも、設計自由度が高く製造が容易で安価な半導体素子収納用パッケージを提供することができる。また、折れ曲がりの少ないリード端子でパッケージ外部への電磁界エネルギーの放射の影響を少なくして電磁界が誘電体基板内に集中できてリード端子のリードピッチを広くでき、精度が寛容となる半導体素子収納用パッケージを提供することができる。
【図面の簡単な説明】
【００１５】
【図１】（Ａ）〜（Ｃ）はそれぞれ本発明の一実施の形態に係る半導体素子収納用パッケージの平面図、Ａ−Ａ’線縦断面図、Ｌ字型リード端子が接合されて側の側面図である。
【図２】同半導体素子収納用パッケージの実施例の特性結果を示す説明図である。
【図３】（Ａ）、（Ｂ）はそれぞれ従来の半導体素子収納用パッケージの平面図、Ｂ−Ｂ’線縦断面図である。
【図４】（Ａ）〜（Ｃ）はそれぞれ従来の他の半導体素子収納用パッケージの平面図、Ｃ−Ｃ’線縦断面図、Ｄ−Ｄ’線横断面図である。
【発明を実施するための形態】
【００１６】
続いて、添付した図面を参照しながら、本発明を具体化した実施するための形態について説明し、本発明の理解に供する。
図１（Ａ）〜（Ｃ）に示すように、本発明の一実施の形態に係る半導体素子収納用パッケージ１０は、ＫＶ（Ｆｅ−Ｎｉ−Ｃｏ系合金、商品名「Ｋｏｖａｒ（コバール）」）や、４２アロイ（Ｆｅ−Ｎｉ系合金）等からなる金属製のベース基板１１の外周部上に、ＫＶや、４２アロイ等からなる金属製の枠体１２をろう付け接合している。また、枠体１２の一部には、後述するフィードスルー基板２４を接合している。そして、半導体素子収納用パッケージ１０は、ベース基板１１の上面と、枠体１２の内周側壁面とで高周波用の半導体素子（図示せず）を収納するためのキャビティ部１３を形成している。なお、半導体素子収納用パッケージ１０には、キャビティ部１３に半導体素子を収納した後、蓋体（図示せず）を接合してキャビティ部１３内を気密封止するために、枠体１２、及び枠体１２の一部となるフィードスルー基板２４の上面にＫＶや、４２アロイ等からなる金属製のシールリング１４がろう付け接合されている。
【００１７】
半導体素子収納用パッケージ１０は、枠体１２の一側壁に設けられた貫通孔１５に、同軸ケーブルを接続するための同軸コネクタ１６を嵌着させてろう付け接合している。同軸コネクタ１６の円筒状の金属製筒体の中心に絶縁体で保持されて設けられる軸芯１７は、キャビティ部１３側に突出する端部が上記と同様のセラミックからなる伝送線路基板１８の上面に形成された信号用の配線導体１９に接続されるようになっている。伝送線路基板１８には、上面の信号用の配線導体１９以外に、上面にグランド用の配線導体１９ａ、及びこれと接続用導体ビア２０を介して上下面が導通状態となる伝送線路基板１８の裏面に形成されたグランドプレーン２１が設けており、これらでグランド付コプレーナ構造の伝送線路を形成している。また、同軸コネクタ１６の軸芯１７は、同軸コネクタ１６の金属製筒体が伝送線路基板１８に形成されたグランド用の配線導体１９ａと、伝送線路基板１８を載置して接合するための金属製基台２２、ベース基板１１及び枠体１２を介して電気的に導通状態となっているので、金属製筒体との間でグランド付コプレーナ構造の伝送線路を形成している。なお、上記の伝送線路基板１８に形成された信号用の配線導体１９及びグランド用の配線導体１９ａと、半導体素子は、ボンディングワイヤを介して接続状態にして電気的に導通状態となるようにしている。また、半導体素子は、同軸コネクタ１６との高さ位置を整合させるために基台の上面に載置して接合している。更に、この基台には、高周波用の半導体素子が高熱を発し、この熱を速やかに放熱させることで特性の変化を防止することが必要であるので、ペルチェからなる冷却装置が用いられることが多い。
【００１８】
また、半導体素子収納用パッケージ１０は、枠体１２の他の一側壁に設けられた切り欠き部２３に、アルミナ（Ａｌ２Ｏ３）や、窒化アルミニウム（ＡｌＮ）等からなるセラミック製のフィードスルー基板２４を嵌着して接合している。このフィードスルー基板２４は、セラミックグリーンシートにタングステン等の高融点金属からなる導体ペーストで導体パターンをスクリーン印刷し、複数枚を重ね合わせて積層した後、セラミックと高融点金属を還元雰囲気中で同時焼成して焼成体に形成している。そして、フィードスルー基板２４は、導体部にＮｉめっき被膜を形成した後、切り欠き部２３を塞ぐようにＡｇＣｕろう等でろう付け接合している。このフィードスルー基板２４は、積層体の一部を側壁の位置より外側と、キャビティ部１３側に張り出させたようにしている。また、フィードスルー基板２４の張り出し部の上面には、側壁の位置より外側の部位からキャビティ部１３側に張り出させた部位まで延設するそれぞれ信号用の配線導体１９ｂと、グランド用の配線導体１９ｃを設けている。更に、フィードスルー基板２４の外側張り出し部の端面には、張り出し部の上面に設ける信号用の配線導体１９ｂと接続して延設する信号用の配線導体１９ｄと、張り出し部の上面に設けるグランド用の配線導体１９ｃと接続して延設するグランド用の配線導体１９ｅを設けている。なお、フィードスルー基板２４には、枠体１２との接合部となる部分、及びシールリング１４を接合させる部分に導体部を設けている。
【００１９】
上記の半導体素子収納用パッケージ１０は、少なくとも並列する信号用及びグランド用の２本、又は信号用を挟んで両側がグランド用の３本のＫＶや、４２アロイ等からなる金属製のＬ字型リード端子２５（図１では３本で示している）を備えている。また、半導体素子収納用パッケージ１０は、このリード端子２５を接合するための信号用の配線導体１９ｆと、グランド用の配線導体１９ｇを一方の主面に設け、他方の主面にグランド用の配線導体１９ｇ及び接続用導体ビア２０ａを介して接続する全面導体のグランドプレーン２１ａを設けるグランド付コプレーナ構造の伝送線路を有するアルミナ（Ａｌ２Ｏ３）や、窒化アルミニウム（ＡｌＮ）等からなるセラミック製の誘電体基板２６を備えている。上記のＬ字型リード端子２５は、通常、ＫＶや、４２アロイ等からなる金属板を、打ち抜いたり、エッチングでリードフレーム状に形成し、Ｌ字型に折り曲げて作製している。また、誘電体基板２６は、セラミックグリーンシートに接続用導体ビア２０ａ形成用の貫通孔を形成し、タングステン等の高融点金属からなる導体ペーストで貫通孔を充填したり、導体ペーストで一方の主面に配線導体１９ｆ、１９ｇ用の導体パターンをスクリーン印刷したり、他方の主面にグランドプレーン２１ａ用の導体パターンをスクリーン印刷した後、セラミックと高融点金属を還元雰囲気中で同時焼成して焼成体に形成している。なお、前記の伝送線路基板１８も、これと同様な方法で作製している。
【００２０】
上記の半導体素子収納用パッケージ１０は、リード端子２５を誘電体基板２６の一方の主面の信号用の配線導体１９ｆと、グランド用の配線導体１９ｇに接合するユニット２７が、誘電体基板２６の他方の主面のグランドプレーン２１ａをフィードスルー基板２４下方の金属製部分の枠体１２の外周壁面にＡｇＣｕろう等のろう材を介して接合して設けられている。これと共に、この半導体素子収納用パッケージ１０は、誘電体基板２６より突出して設けられるユニット２７のリード端子２５の一方の端部が、フィードスルー基板２４に設ける信号用の配線導体１９ｄや、グランド用の配線導体１９ｅにＡｇＣｕろう等のろう材を介して接合して設けられている。なお、上記のユニット２７は、金属製部分の枠体１２の外周壁面に接合されていると説明したが、フィードスルー基板２４自体を張り出し部から下方に延設させたフィードスルー基板２４のセラミック製部分の全部、又は一部に当接するように接合されていてもよい。
【００２１】
半導体素子収納用パッケージ１０は、フィードスルー基板２４のキャビティ部１３側に張り出させた部位の信号用の配線導体１９ｂ及びグランド用の配線導体１９ｃと、図示しないが、半導体素子がボンディングワイヤを介して接続状態にして電気的に導通状態となるようにしている。そして、半導体素子等が収納された半導体素子収納用パッケージ１０は、蓋体（図示せず）をシールリング１４に溶接等で接合してキャビティ部１３内に半導体素子等を気密封止した後、ベース基板１１の裏面を実装用基板２８に固定させて取り付けると共に、リード端子２５の先端部を実装用基板２８の上面に設ける回路導体に接続させて取り付け、外部回路と電気的に導通状態としている。この半導体素子収納用パッケージ１０は、枠体１２に貼り付ける誘電体基板２６によってベース基板１１の上面から数ｍｍ（通常、３〜４ｍｍ）の高さをグランド付コプレーナ構造で落とすことができ、しかもリード端子２５を中空状態にしないで表面実装ができるので、電磁界エネルギーの放射が少なく、半導体素子の特性の変化が発生しないパッケージとすることができる。
【００２２】
次いで、本発明者は、リード端子接合部側の変換部における伝送特性について、本発明の半導体素子収納用パッケージと、従来の半導体素子収納用パッケージの散乱行列（Ｓ行列）の要素（Ｓパラメータ）の一つである透過係数Ｓ２１のシミュレーション解析を行ったので、その結果を図２を参照しながら説明する。
図２に示すように、本発明の半導体素子収納用パッケージは、透過係数Ｓ２１が−１ｄＢまでの範囲にある周波数が、５０ＧＨｚを超え、５３ＧＨｚぐらいまで伝送損失が小さいレベルが得られることがわかった。一方、従来の半導体素子収納用パッケージは、３４ＧＨｚぐらいで透過係数Ｓ２１が−１ｄＢを超えるようになり、周波数がこれ以上になると急激に伝送損失が大きくなることがわかった。
【産業上の利用可能性】
【００２３】
本発明は、５０ＧＨｚ程度までの高周波の信号を通過させることができる高周波用の半導体素子を収納できる半導体素子収納用パッケージとして適用可能である。
【符号の説明】
【００２４】
１０：半導体素子収納用パッケージ、１１：ベース基板、１２：枠体、１３：キャビティ部、１４：シールリング、１５：貫通孔、１６：同軸コネクタ、１７：軸芯、１８：伝送線路基板、１９、１９ａ、１９ｂ、１９ｃ、１９ｄ、１９ｅ、１９ｆ、１９ｇ：配線導体、２０、２０ａ：接続用導体ビア、２１、２１ａ：グランドプレーン、２２、２２ａ：金属製基台、２３：切り欠き部、２４：フィードスルー基板、２５：リード端子、２６：誘電体基板、２７：ユニット、２８：実装用基板
【図１】
2012243781.tif 000003
【図２】
2012243781.tif 000004
【図３】
2012243781.tif 000005
【図４】
2012243781.tif 000006