(57)【要約】【課題】動作フェーズ数が変更された場合であっても出力電流の脈流を低減することができるマルチフェーズ型ＤＣ／ＤＣコンバータ回路を提供すること。【解決手段】ＤＣ／ＤＣコンバータ回路１００は、互いに並列接続されて駆動される複数のコンバータ部１１０〜１４０と、これら複数のコンバータ部のそれぞれのスイッチング動作を制御する複数の駆動信号を生成する制御部１７０とを備える。制御部１７０は、駆動対象となるコンバータ部の数を判断するとともに、駆動対象となるコンバータ部の数が複数のときに、これら複数のコンバータ部のそれぞれに対応する駆動信号の互いの位相差をコンバータ部の数にあわせて切り替える。【選択図】図１
2012050207.tif 000002
【特許請求の範囲】
【請求項１】
互いに並列接続されて駆動される複数のコンバータ部と、
前記複数のコンバータ部のそれぞれのスイッチング動作を制御する複数の駆動信号を生成する制御部と、
を備え、前記制御部は、駆動対象となる前記コンバータ部の数を判断するとともに、駆動対象となる前記コンバータ部の数が複数のときに、これら複数の前記コンバータ部のそれぞれに対応する前記駆動信号の互いの位相差を前記コンバータ部の数にあわせて切り替えることを特徴とするマルチフェーズ型ＤＣ／ＤＣコンバータ回路。
【請求項２】
請求項１において、
前記制御部は、駆動対象となる複数の前記コンバータ部のそれぞれの駆動タイミングが等間隔となるように前記駆動信号の互いの位相差を設定することを特徴とするマルチフェーズ型ＤＣ／ＤＣコンバータ回路。
【請求項３】
請求項１または２において、
出力負荷の大きさに応じて駆動対象となる前記コンバータ部の数が設定されることを特徴とするマルチフェーズ型ＤＣ／ＤＣコンバータ回路。
【請求項４】
請求項３において、
前記制御部は、前記複数のコンバータ部のそれぞれの故障の有無を判定し、前記コンバータ部の故障の有無と出力負荷の大きさに応じて、駆動対象となる前記コンバータ部の数を設定することを特徴とするマルチフェーズ型ＤＣ／ＤＣコンバータ回路。
【請求項５】
請求項３または４において、
前記出力負荷に供給される電流値を検出する第１の電流検出回路をさらに備え、
前記制御部は、前記第１の電流検出回路によって検出された電流値に基づいて出力負荷の大きさを判定することを特徴とするマルチフェーズ型ＤＣ／ＤＣコンバータ回路。
【請求項６】
請求項１または２において、
前記制御部は、前記複数のコンバータ部のそれぞれの故障の有無を判定し、正常動作可能な前記コンバータ部を駆動対象として、駆動対象となる前記コンバータ部の数を判断することを特徴とするマルチフェーズ型ＤＣ／ＤＣコンバータ回路。
【請求項７】
請求項４または６において、
前記複数のコンバータ部のそれぞれに流れる電流値を検出する第２の電流検出回路をさらに備え、
前記制御部は、前記第２の電流検出回路によって検出された前記複数のコンバータ部のそれぞれに対応する電流値に基づいて故障の有無を判定することを特徴とするマルチフェーズ型ＤＣ／ＤＣコンバータ回路。
【請求項８】
請求項１〜７のいずれかにおいて、
前記コンバータ部は、リアクトル、スイッチング素子、ダイオードを有し、これらの各素子とコンデンサによってスイッチングコンバータが形成されていることを特徴とするマルチフェーズ型ＤＣ／ＤＣコンバータ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、並列接続された複数のコンバータ部を用いて入力電圧を出力電圧に変換するマルチフェーズ型ＤＣ／ＤＣコンバータ回路に関する。
【背景技術】
【０００２】
従来から、出力負荷の大きさや周囲温度に応じてリアルタイムに動作フェーズ数を切り替えることにより最大効率を得ることができるマルチフェーズ型ＤＣ／ＤＣコンバータ回路が知られている（例えば、特許文献１参照。）。例えば、この回路では、低負荷時にはフェーズ数をより少なく、高負荷時にはフェーズ数をより多くすることにより、低負荷から高負荷の広い範囲で高効率を実現している。
【０００３】
また、従来から、スイッチング周期を同一にするとともに互いに１／２周期の位相差を持たせて動作させることにより出力電流の脈流を大幅に低減した２相ＤＣ／ＤＣコンバータが知られている（例えば、特許文献２参照。）。また、スイッチング回路を複数に分割し、並列接続されたＤＣ／ＤＣコンバータを互いに異なる位相で多相動作させることにより、実際の周波数よりも実質的に高い周波数でスイッチングを行うことで出力に含まれるリップルを低減した構成が知られている（例えば、特許文献３、４参照。）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１１６８３４号公報（第３−５頁、図１−２）
【特許文献２】特開２０００−３０８３３７号公報（第２−３頁、図１−２）
【特許文献３】特開昭５３−８３０１４号公報（第２−３頁、図１−６）
【特許文献４】特開昭５８−１３６２６６号公報（第２−３頁、図１−２）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、特許文献１に開示されたマルチフェーズ型ＤＣ／ＤＣコンバータ回路では、動作フェーズ数が出力負荷の大きさや周囲温度に応じて切り替わるが、各動作フェーズを制御する信号の位相はあらかじめ決められているため、各動作フェーズの動作が等間隔に行われないことになり、出力電流に脈流が現れるという問題があった。例えば、動作フェーズ数が４の場合にそれぞれの制御信号の位相が互いに９０°ずれている場合に、動作フェーズ数が３に切り替わる場合を考えると、これら３つの動作フェーズの動作は互いに９０°位相がずれた状態を維持することになるため、１つの動作フェーズの動作が停止したことに伴って残り３つの動作フェーズによる電流の発生タイミングは均等にはならず偏ったものになるため、出力電流の脈流が低減できないことになる。
【０００６】
なお、上述した他の特許文献２−４の構成は、いずれも動作フェーズ数が２の場合であって固定であり、特許文献１の構成のように動作フェーズ数を切り替えるものではない。また、上述した説明では、電気負荷の大きさや周囲温度に応じて動作フェーズの数が切り替わる場合について説明したが、動作中に一部の動作フェーズに故障が発生して、正常動作可能な残りの動作フェーズが動作を継続する場合にも同様の問題が発生する。
【０００７】
本発明は、このような点に鑑みて創作されたものであり、その目的は、動作フェーズ数が変更された場合であっても出力電流の脈流を低減することができるマルチフェーズ型ＤＣ／ＤＣコンバータ回路を提供することにある。
【課題を解決するための手段】
【０００８】
上述した課題を解決するために、本発明のマルチフェーズ型ＤＣ／ＤＣコンバータ回路は、互いに並列接続されて駆動される複数のコンバータ部と、複数のコンバータ部のそれぞれのスイッチング動作を制御する複数の駆動信号を生成する制御部とを備え、制御部は、駆動対象となるコンバータ部の数を判断するとともに、駆動対象となるコンバータ部の数が複数のときに、これら複数のコンバータ部のそれぞれに対応する駆動信号の互いの位相差をコンバータ部の数にあわせて切り替える。これにより、動作フェーズ数が変更された場合に各コンバータ部を制御する駆動信号の位相差を調整することが可能となり、駆動信号の位相が偏ることにより発生する出力電流の脈流およびリップルを低減することができる。
【０００９】
また、上述した制御部は、駆動対象となる複数のコンバータ部のそれぞれの駆動タイミングが等間隔となるように駆動信号の互いの位相差を設定することが望ましい。特に、駆動タイミングが等間隔になるように各駆動信号の位相を設定することにより、出力電流の脈流およびリップルを最小にすることができる。
【００１０】
また、出力負荷の大きさに応じて駆動対象となるコンバータ部の数が設定されることが望ましい。これにより、低負荷から高負荷までの広い範囲で高効率を実現しながら、出力電流の脈動およびリップルを低減することができる。
【００１１】
また、上述した制御部は、複数のコンバータ部のそれぞれの故障の有無を判定し、コンバータ部の故障の有無と出力負荷の大きさに応じて、駆動対象となるコンバータ部の数を設定することが望ましい。これにより、一部のコンバータ部が故障した状態で稼働状態を維持する場合であっても、正常動作可能な各コンバータ部を制御する駆動信号の位相差を調整して、低負荷から高負荷までの広い範囲で出力電流の脈流およびリップルを低減することができる。
【００１２】
また、上述した出力負荷に供給される電流値を検出する第１の電流検出回路をさらに備え、制御部は、第１の電流検出回路によって検出された電流値に基づいて出力負荷の大きさを判定することが望ましい。これにより、負荷状態を確実に検出することができる。
【００１３】
また、上述した制御部は、複数のコンバータ部のそれぞれの故障の有無を判定し、正常動作可能なコンバータ部を駆動対象として、駆動対象となるコンバータ部の数を判断することが望ましい。これにより、一部のコンバータ部が故障した状態で稼働状態を維持する場合であっても、正常動作可能な各コンバータ部を制御する駆動信号の位相差を調整して出力電流の脈流およびリップルを低減することができる。
【００１４】
また、上述した複数のコンバータ部のそれぞれに流れる電流値を検出する第２の電流検出回路をさらに備え、制御部は、第２の電流検出回路によって検出された複数のコンバータ部のそれぞれに対応する電流値に基づいて故障の有無を判定することが望ましい。これにより、確実に各コンバータ部の故障の有無を検出することができる。
【００１５】
また、上述したコンバータ部は、リアクトル、スイッチング素子、ダイオードを有し、これらの各素子とコンデンサによってスイッチングコンバータが形成されている。
【図面の簡単な説明】
【００１６】
【図１】一実施形態のＤＣ／ＤＣコンバータ回路の構成を示す図である。
【図２】出力負荷が最大であって動作フェーズ数が４で動作する場合の各コンバータ部の駆動タイミングを示す図である。
【図３】出力負荷が最大時よりも小さくなって動作フェーズ数が３で動作する場合の各コンバータ部の駆動タイミングを示す図である。
【図４】ＤＣ／ＤＣコンバータの変形例を示す図である。
【図５】出力負荷にあわせて動作フェーズ数が３に設定された後、一部のコンバータ部の故障が検出された場合の設定例を示す図である。
【図６】動作フェーズ数が固定のＤＣ／ＤＣコンバータの変形例を示す図である。
【図７】降圧型ＤＣ／ＤＣコンバータ回路の一例を示す図である。
【図８】昇降圧型ＤＣ／ＤＣコンバータ回路の一例を示す図である。
【発明を実施するための形態】
【００１７】
以下、本発明を適用した一実施形態のマルチフェーズ型ＤＣ／ＤＣコンバータ回路について、図面を参照しながら説明する。図１は、一実施形態のＤＣ／ＤＣコンバータ回路の構成を示す図である。図１に示すように、本実施形態のＤＣ／ＤＣコンバータ回路１００は、互いに並列接続されて駆動される４つのコンバータ部１１０、１２０、１３０、１４０と、２つのコンデンサ１５０、１５２と、電流検出回路１６０と、４つのコンバータ部１１０〜１４０のそれぞれのスイッチング動作を別々に制御する４つの駆動信号を生成する制御部１７０とを含んで構成されている。
【００１８】
本実施形態のＤＣ／ＤＣコンバータ回路１００は、入力側に電源２００が、出力側に負荷２１０がそれぞれ接続され、電源２００から印加される電圧Ｖｐを昇圧して負荷２１０に印加する。一方のコンデンサ１５０は、入力側において電源２００に並列に接続される。他方のコンデンサ１５２は、出力側において負荷２１０に並列に接続される。
【００１９】
コンバータ部１１０は、リアクトル１１２、ダイオード１１４、ＭＯＳ−ＦＥＴ１１６を備えている。同様に、コンバータ部１２０は、リアクトル１２２、ダイオード１２４、ＭＯＳ−ＦＥＴ１２６を備えている。コンバータ部１３０は、リアクトル１３２、ダイオード１３４、ＭＯＳ−ＦＥＴ１３６を備えている。コンバータ部１４０は、リアクトル１４２、ダイオード１４４、ＭＯＳ−ＦＥＴ１４６を備えている。このように、４つのコンバータ部１１０〜１４０のそれぞれは同じ構成を有しており、以下ではコンバータ１１０について詳細に説明し、他のコンバータ部１２０等については詳細な説明を省略する。
【００２０】
リアクトル１１２とダイオード１１４によって直列回路が形成されており、この直列回路の一方の端部（リアクトル１１２の一方端）が入力端子に、他方の端部（ダイオード１１４のカソード側）が出力端子に接続されている。また、ＭＯＳ−ＦＥＴ１１６は、スイッチング素子であって、一方端（ドレイン側）がリアクトル１１２とダイオード１１４の接続点に接続され、他方端（ソース側）が接地されている。また、ゲートが制御部１７０に接続されており、制御部１７０から出力される駆動信号によってＭＯＳ−ＦＥＴ１１６のスイッチング動作が制御される。このコンバータ部１１０と出力側に接続されたコンデンサ１５２によって１フェーズの昇圧型コンバータ（スイッチングコンバータ）が形成されている。
【００２１】
電流検出回路１６０は、負荷２１０に供給される電流値を検出する。例えば、最も簡単には検出抵抗が用いられ、その両端電圧が制御部１７０に入力される。この場合には、制御部１７０は、Ｖｒ／Ｒ（Ｒは検出抵抗の抵抗値、Ｖｒは検出抵抗の両端電圧）を計算して負荷電流（出力負荷の大きさ）を検出する。
【００２２】
制御部１７０は、電流検出回路１６０を用いて検出した出力負荷の大きさに基づいて、動作フェーズ数を決定する。具体的には、制御部１７０は、出力負荷の大小に応じて、コンバータ部１１０〜１４０の中で使用するコンバータ部の数を決定する。例えば、出力負荷の大小が４つのレベルＡ、Ｂ、Ｃ、Ｄ（Ａが最も大きく、Ｄが最も小さい）に分類されている。
【００２３】
出力負荷レベルがＡのときに、制御部１７０は、４つのコンバータ部１１０〜１４０の全てを使用して動作するように、これら４つのコンバータ部１１０〜１４０のそれぞれを制御する４つの駆動信号を生成して出力する。また、出力負荷レベルがＢのときに、制御部１７０は、３つのコンバータ部１１０〜１３０を使用して動作するように、これら３つのコンバータ部１１０〜１３０のそれぞれを制御する３つの駆動信号を生成して出力する。また、出力負荷レベルがＣのときに、制御部１７０は、２つのコンバータ部１１０、１２０を使用して動作するように、これら２つのコンバータ部１１０、１２０のそれぞれを制御する２つの駆動信号を生成して出力する。また、出力負荷レベルがＤのときに、制御部１７０は、１つのコンバータ部１１０を使用して動作するように、このコンバータ部１１０を制御する１つの駆動信号を生成して出力する。
【００２４】
また、制御部１７０は、各動作フェーズの動作タイミングを動作フェーズ数にあわせて切り替える。具体的には、制御部１７０は、出力負荷の大小に応じて使用されるコンバータ部の各駆動タイミング（制御タイミング）が等間隔となるように、複数の駆動信号の互いの位相差を設定する。
【００２５】
図２は、出力負荷が最大（レベルＡ）であって動作フェーズ数が４で動作する場合の各コンバータ部の駆動タイミングを示す図である。図２において、駆動信号１（フェーズ１）は、制御部１７０からコンバータ部１１０内のＭＯＳ−ＦＥＴ１１６のゲートに入力される駆動信号を示している。駆動信号２（フェーズ２）は、制御部１７０からコンバータ部１２０内のＭＯＳ−ＦＥＴ１２６のゲートに入力される駆動信号を示している。駆動信号３（フェーズ３）は、制御部１７０からコンバータ部１３０内のＭＯＳ−ＦＥＴ１３６のゲートに入力される駆動信号を示している。駆動信号４（フェーズ４）は、制御部１７０からコンバータ部１４０内のＭＯＳ−ＦＥＴ１４６のゲートに入力される駆動信号を示している。
【００２６】
コンバータ部１１０に入力される駆動信号１は、例えばデューディが５０％で所定周期を有する矩形波信号（ＰＷＭ信号）であり、ハイレベルのときにＭＯＳ−ＦＥＴ１１６がオンされ、ローレベルのときにＭＯＳ−ＦＥＴ１１６がオフされる。駆動信号１のデューティは、出力負荷の大きさに応じて所定範囲で連続的に可変される。駆動信号２は、駆動信号１と同じ周期および同じデューティを有する矩形波信号であり、駆動信号１に対してオン／オフタイミングのみを９０°ずらして設定されている。同様に、駆動信号３は、駆動信号１と同じ周期および同じデューティを有する矩形波信号であり、オン／オフタイミングのみを駆動信号１に対して１８０°、駆動信号２に対して９０°ずらして設定されている。駆動信号４は、駆動信号１と同じ周期および同じデューティを有する矩形波信号であり、オン／オフタイミングのみを駆動信号１に対して２７０°、駆動信号２に対して１８０°、駆動信号３に対して９０°ずらして設定されている。
【００２７】
図３は、出力負荷が最大時よりも小さくなって（レベルＢ）、動作フェーズ数が３で動作する場合の各コンバータ部の駆動タイミングを示す図である。この場合には、制御部１７０は、コンバータ部１４０に対応する駆動信号４の出力を停止（ローレベルを維持）し、残り３つの駆動信号１〜３を３つのコンバータ部１１０〜１３０のそれぞれに入力するとともに、これら３つの駆動信号１〜３の互いの位相差を１２０°に設定する。すなわち、駆動信号２は、駆動信号１と同じ周期および同じデューティを有するとともに、駆動信号１に対してオン／オフタイミングのみを１２０°ずらして設定されている。駆動信号３は、駆動信号１と同じ周期および同じデューティを有するとともに、オン／オフタイミングのみを駆動信号１に対して２４０°、駆動信号２に対して１２０°ずらして設定されている。
【００２８】
なお、図示は省略するが、出力負荷がさらに小さくなって（レベルＣ）、動作フェーズ数が２で動作する場合には、駆動信号１、２のみが用いられ、駆動信号３、４の出力が停止される。また、駆動信号２は、駆動信号１と同じ周期および同じデューティを有するとともに、駆動信号１に対してオン／オフタイミングのみを１８０°ずらして設定される。
【００２９】
このように、出力負荷の大小にあわせて動作フェーズ数が変更された場合に各コンバータ部を制御する駆動信号の位相差を調整することにより、駆動信号の位相が偏ることにより発生する出力電流の脈流およびリップルを低減することができる。出力負荷の大小にあわせて動作フェーズ数が変更されるため、同時に、低負荷から高負荷までの広い範囲で高効率を実現することができる。
【００３０】
図４は、ＤＣ／ＤＣコンバータの変形例を示す図である。図４に示すＤＣ／ＤＣコンバータ１００Ａは、図１に示した４つのコンバータ部１１０〜１４０をコンバータ部１１０Ａ〜１４０Ａに置き換えたものである。コンバータ部１１０Ａは、図１に示したコンバータ部１１０に対して、ＭＯＳ−ＦＥＴ１１６のソース側に電流検出回路１１８を追加した点が異なっている。電流検出回路１１８は、ＭＯＳ−ＦＥＴ１１６を介して流れる電流の有無を検出するためのものであり、最も簡単には検出抵抗が用いられる。他のコンバータ部１２０Ａ〜１４０Ａについても同様であり、図１に示したコンバータ部１２０〜１４０のそれぞれに対して、電流検出回路１２８、１３８、１４８が追加された点が異なっている。これらの電流検出回路１２８等は、対応するＭＯＳ−ＦＥＴ１２６等を介して流れる電流の有無を検出する。
【００３１】
制御部１７０は、出力負荷の大小に応じて動作フェーズ数を切り替えた後に、使用中のコンバータ部のそれぞれの故障の有無を検出する。この検出は、各コンバータ部に備わった電流検出回路による電流検出結果に基づいて行われる。例えば、コンバータ部１１０Ａ内のＭＯＳ−ＦＥＴ１１６に所定のデューティを有する駆動信号１を入力したとき（具体的には、駆動信号１がハイレベルでＭＯＳ−ＦＥＴ１１６がオンされたとき）に、電流検出回路１１８による電流の検出結果を観察することにより、コンバータ部１１０Ａの故障（ＭＯＳ−ＦＥＴ１１６のオープン／ショート故障等）を検出することができる。
【００３２】
いずれかのコンバータ部の故障を検出すると、制御部１７０は、故障したコンバータ部以外のコンバータ部の駆動タイミングが等間隔となるように、各コンバータ部に入力する駆動信号の互いの位相差を設定し直す。
【００３３】
図５は、出力負荷にあわせて動作フェーズ数が３に設定された後、一部のコンバータ部の故障が検出された場合の設定例を示す図である。図５において、「駆動信号」は制御部１７０から各コンバータ部への駆動信号の送信状態を示している。「送信」は制御部１７０から各コンバータ部に駆動信号が入力された状態を、「未送信」は制御部１７０から各コンバータ部への駆動信号の入力が停止された状態をそれぞれ表している。また、「各フェーズの状態」は、フェーズ１〜４（コンバータ部１１０Ａ〜１４０Ａ）のそれぞれの故障の有無（故障／未故障）を示している。「各フェーズの動作」は、フェーズ１〜４のそれぞれの動作状態を示している。
【００３４】
図５に示す例では、出力負荷が最大時よりも小さくなって（レベルＢ）、動作フェーズ数が３に設定された場合であって、フェーズ１〜３に対応するコンバータ部１１０Ａ〜１３０Ａに駆動信号１〜３が入力される。この時点では、これら３つの駆動信号１〜３は、互いに位相差が１２０°となるように設定される。その後、フェーズ１に対応するコンバータ部１１０Ａが故障していることが検出されると、フェーズ２、３に対応する残り２つのコンバータ部１２０Ａに入力する２つの駆動信号２、３は、互いの位相差が１８０°となるように再設定される。
【００３５】
このように、出力負荷の大小にあわせて動作フェーズ数が変更された場合であって、一部のコンバータ部が故障した状態で稼働状態を維持する場合であっても、正常動作可能な残りのコンバータ部を制御する駆動信号の位相差を調整して出力電流の脈流およびリップルを低減することができる。
【００３６】
なお、図５に示した例では、コンバータ１１０Ａの故障を検出した後に、コンバータ部１４０Ａの動作停止状態を維持するとともに、残り２つのコンバータ部１２０Ａ、１３０Ａでの稼働を継続したが、故障したコンバータ部１１０Ａの代わりに未使用のコンバータ１４０Ａを用い、３つのコンバータ部１２０Ａ〜１４０Ａにて稼働状態を維持するようにしてもよい。この場合には、これら３つのコンバータ部１２０Ａ〜１４０Ａに対応する３つの駆動信号２〜４の互いの位相差が再度調整される。
【００３７】
なお、本発明は上記実施形態に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。例えば、上述した実施形態では、図４に示した例では、出力負荷の大小にあわせて動作フェーズ数を決定するとともに、故障しているコンバータ部を除いて動作させるようにしたが、出力負荷の大きさにかかわらず所定の動作フェーズ数で動作する場合に本発明を適用するようにしてもよい。
【００３８】
図６は、動作フェーズ数が固定のＤＣ／ＤＣコンバータの変形例を示す図である。図６に示すＤＣ／ＤＣコンバータ１００Ｂは、図４に示したＤＣ／ＤＣコンバータ部１００Ａから電流検出回路１６０を取り除いた点が異なっている。制御部１７０は、４つのコンバータ部１１０Ａ〜１４０Ａのそれぞれが正常動作時には、これら４つのコンバータ部のそれぞれに駆動信号１〜４を入力して制御を行う。この際、これら４つの駆動信号１〜４は、互いの位相差が９０°となるように設定されている。また、４つのコンバータ部の一部、例えばコンバータ部１３０Ａの故障を制御部１７０が検出すると、制御部１７０は、故障していない残りのコンバータ部１１０Ａ、１２０Ａ、１４０Ａのそれぞれに入力する駆動信号１、２、４の互いの位相差が１２０°となるように再設定を行い、これらの駆動信号１、２、４を用いて３つのコンバータ部１１０Ａ、１２０Ａ、１４０Ａの制御を継続する。このように、一部のコンバータ部が故障した状態で稼働状態を維持する場合であっても、正常動作可能な各コンバータ部を制御する駆動信号の位相差を調整して出力電流の脈流およびリップルを低減することができる。
【００３９】
また、上述した実施形態では、４つのコンバータ部を備えた動作フェーズ数が４のＤＣ／ＤＣコンバータ回路について説明したが、動作フェーズ数が３以下あるいは５以上のＤＣ／ＤＣコンバータ回路についても本発明を適用することができる。また、複数のコンバータ部に対応して１つのコンデンサ１５０および１つのコンデンサ１５２を用いたが、これらのコンデンサ１５０、１５２のそれぞれを複数個のコンデンサによって形成したり、複数のコンバータ部のそれぞれの内部に個別のコンデンサを設けるようにしてもよい。
【００４０】
また、上述した実施形態では、昇圧型のＤＣ／ＤＣコンバータ回路について説明したが、動作フェーズ数が複数の降圧型あるいは昇降圧型のＤＣ／ＤＣコンバータ回路についても本発明を適用することができる。
【００４１】
図７は、降圧型ＤＣ／ＤＣコンバータ回路の一例を示す図であり、図１に対応する構成が示されている。あるいは、図７に示すＤＣ／ＤＣコンバータの構成を図４あるいは図６に示す構成に変形するようにしてもよい。
【００４２】
図８は、昇降圧型ＤＣ／ＤＣコンバータ回路の一例を示す図であり、図１に対応する構成が示されている。あるいは、図８に示すＤＣ／ＤＣコンバータの構成を図４あるいは図６に示す構成に変形するようにしてもよい。
【産業上の利用可能性】
【００４３】
上述したように、本発明によれば、動作フェーズ数が変更された場合に各コンバータ部を制御する駆動信号の位相差を調整することが可能となり、駆動信号の位相が偏ることにより発生する出力電流の脈流およびリップルを低減することができる。
【符号の説明】
【００４４】
１００  ＤＣ／ＤＣコンバータ回路
１１０、１２０、１３０、１４０  コンバータ部
１１８、１２８、１３８、１４８、１６０  電流検出回路
１５０、１５２  コンデンサ
１７０  制御部
２００  電源
２１０  負荷
１１２、１２２、１３２、１４２  リアクトル
１１４、１２４、１３４、１４４  ダイオード
１１６、１２６、１３６、１４６  ＭＯＳ−ＦＥＴ
【図１】
2012050207.tif 000003
【図２】
2012050207.tif 000004
【図３】
2012050207.tif 000005
【図４】
2012050207.tif 000006
【図５】
2012050207.tif 000007
【図６】
2012050207.tif 000008
【図７】
2012050207.tif 000009
【図８】
2012050207.tif 000010