(57)【要約】【課題】交流電源の瞬低を検出するときに、ハードウェアの単純化および小型化を図ることを目的とする。【解決手段】本発明の瞬低検出装置は、三相交流電源１の全ての２つの相の組合せについて、２つの相の差分を差分電圧として検出し、検出した差分電圧を絶縁電流に変換するアナログ回路により構成されるアナログ回路部２と、絶縁電流を電圧に変換した電圧信号に基づいて、三相交流電源１に瞬時電圧低下を生じたか否かを検出するＦＰＧＡ４４と、を備えている。アナログ回路部２はアナログ回路によって構成しており、且つアナログ回路部２は絶縁されていることから感電を保護する保護手段をアナログ回路部２のみに構成することができる。このため、ハードウェアの単純化および小型化を図ることができる。【選択図】  図１
2012078241.tif 000002
【特許請求の範囲】
【請求項１】
２相以上の交流電源の全ての２つの相の組合せについて、前記２つの相の差分を差分電圧として検出し、検出した差分電圧を絶縁電流に変換するアナログ回路により構成されるアナログ回路部と、
前記絶縁電流を電圧に変換した電圧信号に基づいて、前記交流電源に瞬時電圧低下を生じたか否かを検出するデジタル制御部と、
を備えたことを特徴とする瞬低検出装置。
【請求項２】
前記アナログ回路部は、
前記交流電源から前記２つの相の電圧を入力して、交流電圧から直流電圧に変換する整流回路と、
前記直流電圧を降圧する電圧降圧回路と、
降圧した前記直流電圧を変換した電流から前記絶縁電流を生成するフォトカプラと、
を前記組合せごとに備えていることを特徴とする請求項１記載の瞬低検出装置。
【請求項３】
前記デジタル制御部は、
デジタル信号に変換された前記電圧信号の値と最初に入力した前記電圧信号の値とを比較することにより、前記瞬時電圧低下を生じているか否かを検出する電圧比較部を備えていること
を特徴とする請求項２記載の瞬低検出装置。
【請求項４】
前記デジタル制御部は、前記交流電源から電源の供給を受けて動作する電源部の制御を行うプログラム可能な論理回路で構成される電源制御部を備えていること
を特徴とする請求項３記載の瞬低検出装置。
【請求項５】
前記デジタル制御部は、
前記電圧信号を監視する電圧監視部を備えていること
を特徴とする請求項３記載の瞬低検出装置。
【請求項６】
前記アナログ回路部は、
前記交流電源から前記２つの相の電圧を入力して、交流電圧から直流電圧に変換する整流回路と、
前記直流電圧を降圧する電圧降圧回路と、
降圧した直流電圧と予め設定された基準電圧とを比較する電圧比較回路と、
この電圧比較回路の出力側に接続される絶縁電流を生成するフォトカプラと、
を前記組合せごとに備えていることを特徴とする請求項１記載の瞬低検出装置。
【請求項７】
請求項１乃至６の何れか１項に記載の瞬低検出装置を用いて前記瞬時電圧低下を検出すること
を特徴とする半導体試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２相以上の交流電源の瞬低を検出する瞬低検出装置および瞬低検出装置を用いて瞬低の検出を行う半導体試験装置に関するものである。
【背景技術】
【０００２】
２相以上の交流電源から電源の供給を受けて動作する装置として、被試験デバイス（ＤＵＴ：Device Under Test）の試験を行う半導体試験装置がある。半導体試験装置は動作に所定の電源を要し、この電源の供給を２相以上の交流電源から受ける。交流電源は落雷や設備異常等により瞬時電圧低下（以下、瞬低）を生じる。このため、瞬低を検出する瞬低検出装置を備える必要がある。この技術が例えば特許文献１に開示されている。
【０００３】
図６は、３相の交流電源（三相交流電源１０１）とこの三相交流電源１０１から電源の供給を受けて動作する半導体試験装置１０２とを示している。三相交流電源１０１はＲ相、Ｓ相、Ｔ相の３つの相から構成されており、それぞれ位相を１２０度ずつずらして構成している。
【０００４】
半導体試験装置１０２は図示しないＤＵＴの試験を行う装置であり、Ｎ個の電源部１０３−１〜１０３−Ｎ（総称して電源部１０３）を備えて構成している。各電源部１０３は三相交流電源１０１から交流電圧の供給を受けて、これを半導体試験装置１０２の内部で供給可能な直流電圧に変換して各回路に供給している。
【０００５】
半導体試験装置１０２の各種回路を動作させるために、各電源部１０３は高い電圧（例えば、２００ボルト）を供給可能にしている。前述したように、三相交流電源１０１には瞬間的に電圧が低下する瞬低を発生することがある。瞬低が発生して電圧が異常低下すると、半導体試験装置１０２は正常な動作を行うことができなくなる。
【０００６】
そこで、各電源部１０３に瞬低検出装置１０４（１０４−１〜１０４−Ｎ）を設けている。瞬低検出装置１０４は三相交流電源１０１が接続している相の電圧を入力して、電圧の値を検出している。そして、電圧が異常低下しているときには、瞬低として検出を行っている。
【０００７】
半導体試験装置１０２には瞬低について所定の基準を満たすことが要求される。この基準を満たしていれば瞬低として検出されず、満たしていなければ瞬低として検出されない。この基準の一例として、例えば電圧の低下率が３０％〜５０％になっている時間が２００ｍｓ以下であること、低下率が２０〜３０％になっている時間が５００ｍｓ以下であること、低下率が０〜２０％になっている時間が１０００ｍｓ以下であること、の条件がある。
【０００８】
半導体試験装置１０２を正常に動作させるためには、全ての電源部１０３の供給電圧が正常であることが要求される。よって、各電源部１０３に予め瞬低検出装置１０４を組み込んでおき、瞬低を検出するようにしている。つまり、電源部１０３と瞬低検出装置１０４とを一体的に構成するようにしている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００３−２９４７９１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
図６の技術では、電源部１０３と瞬低検出装置１０４とを一体的に構成しており、電源部１０３ごとに瞬低検出装置１０４を有する構成としていた。瞬低検出装置１０４はそれ自身で大型且つ複雑な回路規模を有しており、電源部１０３の実装スペースを圧迫し、且つハードウェアの複雑化および大型化を招来していた。
【００１１】
そして、瞬低検出装置１０４は電源部１０３ごとに対応して構成しており、換言すれば電源部１０３に応じて専用に瞬低検出装置１０４が設けられるようになっている。よって、新規な電源部１０３が生産されるごとに瞬低検出装置１０４についても別途新たに生産しなければならないという問題を生じていた。
【００１２】
この点、特許文献１の技術のように、別途の瞬低検出装置を設けて、三相交流電源１０１の瞬低を検出することはできる。ただし、特許文献の技術では、瞬低を検出するまでに多くの複雑なデジタル回路を経由させる必要があり、同様にハードウェアの複雑化および大型化といった問題は存在する。
【００１３】
そして、三相交流電源１０１は交流電源であり、三相交流電源１０１に接続される回路基板には感電を生じさせる。このために、感電から保護する保護手段（具体的には、感電を生じさせる部位を絶縁する手段）を設ける必要がある。前述したように、ハードウェアが複雑且つ大型になるため、保護手段も全体を広範囲にわたって保護するように設ける必要がある。これにより、さらにハードウェアの大型化および複雑化を招来する。
【００１４】
そこで、本発明は、交流電源の瞬低を検出するときに、ハードウェアの単純化および小型化を図ることを目的とする。
【課題を解決するための手段】
【００１５】
以上の課題を解決するため、本発明の第１の瞬低検出装置は、２相以上の交流電源の全ての２つの相の組合せについて、前記２つの相の差分を差分電圧として検出し、検出した差分電圧を絶縁電流に変換するアナログ回路により構成されるアナログ回路部と、前記絶縁電流を電圧に変換した電圧信号に基づいて、前記交流電源に瞬時電圧低下を生じたか否かを検出するデジタル制御部と、を備えたことを特徴とする。
【００１６】
この瞬低検出装置によれば、アナログ回路部とデジタル制御部とにより瞬低検出を行っている。回路規模が非常に小規模且つ小型のアナログ回路部を用いているため、ハードウェアの単純化および小型化を図ることができる。また、アナログ回路部で絶縁電流にしているため、絶縁保護はアナログ回路のみに構成すればよく、さらに単純化および小型化を図ることができる。
【００１７】
本発明の第２の瞬低検出装置は、第１の瞬低検出装置であって、前記アナログ回路部は、前記交流電源から前記２つの相の電圧を入力して、交流電圧から直流電圧に変換する整流回路と、前記直流電圧を降圧する電圧降圧回路と、降圧した前記直流電圧を変換した電流から前記絶縁電流を生成するフォトカプラと、を前記組合せごとに備えていることを特徴とする。
【００１８】
この瞬低検出装置によれば、電圧降圧回路により直流電圧を降圧した後に絶縁電流を生成している。交流電源から入力する電圧は高電圧であり、アナログ回路による発熱やエネルギー損失を生じるが、降圧した後に絶縁電流を生成しているため、発熱やエネルギー損失を低減することができる。
【００１９】
本発明の第３の瞬低検出装置は、第２の瞬低検出装置であって、前記デジタル制御部は、デジタル信号に変換された前記電圧信号の値と最初に入力した前記電圧信号の値とを比較することにより、前記瞬時電圧低下を生じているか否かを検出する電圧比較部を備えていることを特徴とする。
【００２０】
この瞬低検出装置によれば、最初に入力した電圧信号の値を基準として電圧の比較を行っている。フォトカプラの電流伝達率には所定の損失を生じ、フォトカプラごとに電流伝達率にばらつきを生じるが、最初に入力した電圧信号の値を基準電圧とすることで、電流伝達率のばらつきの影響を排除することができる。
【００２１】
本発明の第４の瞬低検出装置は、第３の瞬低検出装置であって、前記デジタル制御部は、前記交流電源から電源の供給を受けて動作する電源部の制御を行うプログラム可能な論理回路で構成される電源制御部を備えていることを特徴とする。
【００２２】
この瞬低検出装置によれば、デジタル制御部は電源部を制御するために必要な電源制御部の機能と瞬低検出のための機能とを共用している。もともと電源制御部の機能は必要になっており、これに瞬低検出のための機能を追加することで、ハードウェアの単純化および小型化を図ることができる。
【００２３】
本発明の第５の瞬低検出装置は、第３の瞬低検出装置であって、前記デジタル制御部は、前記電圧信号を監視する電圧監視部を備えていることを特徴とする。
【００２４】
この瞬低検出装置によれば、電圧監視部により電圧信号の値を監視している。これにより、瞬低が検出されないとしても、瞬低に近い状態であるか否かをリアルタイムで監視することができるようになる。
【００２５】
本発明の第６の瞬低検出装置は、第１の瞬低検出装置であって、前記アナログ回路部は、前記交流電源から前記２つの相の電圧を入力して、交流電圧から直流電圧に変換する整流回路と、前記直流電圧を降圧する電圧降圧回路と、降圧した直流電圧と予め設定された基準電圧とを比較する電圧比較回路と、この電圧比較回路の出力側に接続される絶縁電流を生成するフォトカプラと、を前記組合せごとに備えていることを特徴とする。
【００２６】
この瞬低検出装置によれば、電圧の異常低下の判断はアナログ回路部側で行うことができる。これにより、二値の信号の処理をデジタル制御部は行うため、デジタル制御部の構成を簡略化することができる。また、アナログ回路部とデジタル制御との間の接続をシンプルにすることができるようになる。
【００２７】
本発明の第７の半導体試験装置は、請求項１乃至６の何れか１項に記載の瞬低検出装置を用いて前記瞬時電圧低下を検出することを特徴とする。
【００２８】
前述した瞬低検出装置は被試験デバイスの試験を行う半導体試験装置に適用することができる。半導体試験装置には各種の回路を動作させるために電源部が備えられており、当該電源部を動作させるために交流電源から電源の供給を受けている。このときの交流電源の瞬低を検出するようにしている。
【発明の効果】
【００２９】
本発明は、アナログ回路部とデジタル制御部とにより瞬低を検出しており、このうちアナログ回路部はアナログ回路により構成される単純且つ小型の回路部とすることができる。且つ、アナログ回路部で絶縁電流を生成しているため、アナログ回路部のみに絶縁保護を行えばよく、ハードウェアの単純化および小型化を図ることができるようになる。
【図面の簡単な説明】
【００３０】
【図１】瞬低検出装置のアナログ回路部の構成を示すブロック図である。
【図２】瞬低検出装置のシステム制御部の構成を示すブロック図である。
【図３】ＦＰＧＡの構成を示すブロック図である。
【図４】変形例のアナログ回路部の構成を示すブロック図である。
【図５】変形例のシステム制御部の構成を示すブロック図である。
【図６】従来の三相交流電源および半導体試験装置の構成を示すブロック図である。
【発明を実施するための形態】
【００３１】
以下、図面を参照して、本発明の実施形態について説明する。図１および図２は本発明の瞬低検出装置の構成を示している。瞬低検出装置は三相交流電源１に接続され、アナログ回路部２とシステム制御部３とを有して構成されている。そして、システム制御部３には半導体試験装置４が接続されている。半導体試験装置４にはＮ（Ｎは自然数）個の電源部５−１〜５−Ｎ（総称して電源部５）が備えられている。なお、電源部５は１個であってもよい。
【００３２】
三相交流電源１はＲ相、Ｓ相、Ｔ相の３つの相から構成される交流電源である。各相は位相が１２０度ずつずらされており、各相の電圧差を電源電圧として供給する。三相交流電源１は複数相の交流電源であり、２相であってもよいし、４相以上であってもよい。ここでは、三相交流電源１は２００ボルトの電源電圧を供給しているが、任意の電源電圧（以下、電圧）を供給することができる。
【００３３】
アナログ回路部２は三相交流電源１の各相に接続して、交流電源を直接的に入力している。このアナログ回路部２は、ヒューズ１１とコンデンサ１２と整流回路１３とコンデンサ１４と電圧降圧回路１５と定電圧回路１６と増幅回路１７と抵抗１８とフォトカプラ１９とを備えて構成している。つまり、アナログ回路部２を構成する回路は全て汎用部品であるアナログ回路になっている。
【００３４】
アナログ回路部２にはヒューズ１１〜フォトカプラ１９までの各部がそれぞれ３つずつ設けられており、３つのグループに分割されている。このうちヒューズ１１については、Ｒ相、Ｓ相、Ｔ相に対応して、１１Ｒ、１１Ｓ、１１Ｔとなっている。また、コンデンサ１２〜フォトカプラ１９についてはＲ相とＳ相との差分電圧がＡに該当し、Ｓ相とＴ相との差分電圧がＢに該当し、Ｒ相とＴ相との差分電圧がＣに該当する。なお、電圧降圧回路１５および定電圧回路１６を構成する各部には紙面の都合上「Ａ」、「Ｂ」、「Ｃ」を付していないが、Ａ〜Ｃの３つのグループに分けられている。
【００３５】
なお、ここでは、三相交流電源１であり、３つの相から構成されている。４相であれば、６つのグループから構成され、２相であれば、１つのグループから構成される。つまり、２相の場合には、ヒューズ１１は２つになるが、コンデンサ１２〜フォトカプラ１９についてはそれぞれ１つずつが設けられる。
【００３６】
アナログ回路部２は三相交流電源１の各相に接続しており、直接的に電圧を入力している。ヒューズ１１は三相交流電源１から大電流が流入することを防止している。コンデンサ１２は三相交流電源１から大電圧が印加されることを防止する回路である。整流回路１３は４つのダイオードから構成されており、三相交流電源１から入力した差分電圧を交流電圧から直流電圧に変換する回路になる。
【００３７】
コンデンサ１４は整流回路１３により変換された直流電圧の脈動を抑制する回路になる。電圧降圧回路１５は直流電圧を所望の電圧にまで降圧する回路になり、５つの抵抗２１〜２５により構成されている。各抵抗２１〜２５の抵抗値によって分圧されることで、直流電圧の電圧値が降下する。なお、電圧降圧回路１５の抵抗の個数は２個以上であればよい。
【００３８】
定電圧回路１６は所定の定電圧を生成する回路になり、５つの抵抗２６〜３０とコンデンサ３１とツェナーダイオード３２とを備えて構成している。これらの回路によりシャントレギュレータが構成され、定電圧が生成される。勿論、シャントレギュレータ以外の回路、例えばシリーズレギュレータ等の任意の回路を用いて定電圧を生成してもよい。
【００３９】
増幅回路１７はボルテージフォロワを構成してバッファリングしている。これにより、出力インピーダンスを低下させている。増幅回路１７の出力側には抵抗１８を接続している。増幅回路１７の出力は電圧になっており、抵抗１８はこの電圧を電流に変換している。そして、この電流はフォトカプラ１９に入力される。
【００４０】
フォトカプラ１９は発光ダイオード３３およびフォトトランジスタ３４を有して構成される。発光ダイオード３３は抵抗１８から流れる電流により発光する。この発光した光をフォトトランジスタ３４が受光することで、フォトトランジスタ３４に電流が流れる。発光ダイオード３３側とフォトトランジスタ３４側とは絶縁されていることから、フォトトランジスタ３４に流れる電流は絶縁電流となる。
【００４１】
以上のヒューズ１１〜フォトカプラ１９までの回路部品は全てアナログ回路により構成される。そして、ヒューズ１１〜フォトカプラ１９は３つのグループから構成されており（各回路に「Ｒ」「Ｓ」「Ｔ」または「Ａ」「Ｂ」「Ｃ」を付している）、各グループは同一の回路構成となっている。
【００４２】
図２を用いてシステム制御部３について説明する。システム制御部３は電圧信号生成部４１と抵抗４２とＡＤ変換回路４３とＦＰＧＡ（Field Programmable Gate Array）４４とを備えて構成している。電圧信号生成部４１〜ＡＤ変換回路４３は前述したＡ、Ｂ、Ｃの３つのグループに分けて構成している。
【００４３】
電圧信号生成部４１は抵抗４２を介してフォトトランジスタ３４に接続されている。フォトトランジスタ３４には電流が流れており、この電流が抵抗４２で電圧に変換されて電圧信号生成部４１に入力される。電圧信号生成部４１はこれを電圧信号として生成する。ＡＤ変換回路４３は電圧信号をアナログ信号からデジタル信号に変換する。
【００４４】
ＦＰＧＡ４４は３つのＡＤ変換回路４３が変換したデジタルの電圧信号を入力する。ＦＰＧＡ４４はプログラム可能な論理回路（ロジック回路）であり、種々のデータ処理が可能になっている。ＦＰＧＡ４４が行うデータ処理としては、主に各電源部５の遮断制御（オフにする制御）になる。また、アラーム信号（瞬低が生じたことを通知するアラーム）の生成といった処理を行うようにしてもよい。
【００４５】
ＦＰＧＡ４４はデジタル制御部であり、図３に示すように、電圧入力部５１と初期電圧記憶部５２と電圧比較部５３と電圧監視部５４とを備えており、これらはＡ、Ｂ、Ｃのグループごとに設けられている。そして、各グループの電圧比較部５３に接続される電源制御部５５を備えて構成している。
【００４６】
電圧入力部５１はＡＤ変換回路４３からデジタル信号の電圧信号を入力する。初期電圧記憶部５２Ａは瞬低検出装置を起動したときに、電圧入力部５１が最初に入力した電圧信号の値を初期電圧として記憶する。
【００４７】
電圧比較部５３は電圧入力部５１が入力している電圧信号と初期電圧記憶部５２が記憶している初期電圧とを比較する。電圧比較部５３は内部にタイマ（時間計測手段）を設けており、所定時間の間、初期電圧の値よりも電圧信号の値が所定の割合以下に低下したときに、瞬時電圧低下（以下、瞬低）を検出する。
【００４８】
例えば、初期電圧に比べて電圧信号の値の低下率が３０％〜５０％になっている時間が２００ｍｓ以上である場合、低下率が２０〜３０％になっている時間が５００ｍｓ以上である場合、低下率が０〜２０％になっている時間が１０００ｍｓ以上である場合には、瞬低を検出する。
【００４９】
電圧監視部５４は電圧入力部５１から電圧信号の値を入力して監視を行っている。電圧監視部５４に図示しない表示手段（ディスプレイ等）を接続することで、リアルタイムに三相交流電源１の電圧の状態を監視することができる。また、電圧監視部５４は電圧信号の値の経時的な変化を電圧履歴として記憶することで、当該履歴を後に活用することができる。
【００５０】
瞬低の発生は電圧比較部５３が行うが、瞬低ではなくそれに近い状態であることを電圧監視部５４が検出するようにしてもよい。前記の条件には該当しないが、それに近い閾値（前記の条件よりも緩やかな条件）を設定して、電圧信号が所定時間の間、当該閾値以下になったときに、警告を発するようにしてもよい。
【００５１】
電源制御部５５は瞬低が検出されたときに、各電源部５の遮断制御を行う。瞬低の検出は最終的に電圧比較部５３が行い、電源制御部５５は３つの電圧比較部５３（５３Ａ〜５３Ｃ）の何れかが瞬低を検出したときに、全ての電源部５を遮断する制御を行う。同時に、アラームの鳴動やディスプレイの表示等を行うことにより、ユーザや管理者（以下、ユーザ）に瞬低の発生を通知する。これにより、ユーザはオフになった電源部５の再起動や自己診断等の復旧処理を行う。
【００５２】
デジタル制御部としてのＦＰＧＡ４４は、もともとは電源制御部５５、つまり電源部５の制御を行うために設けたプログラム可能な論理回路になっている。そして、この電源制御部５５の機能を有するＦＰＧＡ４４に電圧入力部５１と初期電圧記憶部５２と電圧比較部５３と電圧監視部５４との機能を新たにプログラムすることで追加している。
【００５３】
図２を用いて、半導体試験装置に４について説明する。半導体試験装置４は図示しない被試験デバイス（ＤＵＴ：Device Under Test）の試験を行う装置である。この半導体試験装置４には種々の回路、例えばＤＵＴに試験信号を印加するドライバやＤＵＴからの応答信号に基づいて良否判定を行うコンパレータ等が設けられている。各種回路を動作させるために、Ｎ個の電源部５を半導体試験装置４に備えるようにしている。
【００５４】
各電源部５は三相交流電源１から電源の供給を受けており、半導体試験装置４の各種回路に電源の供給を行う。なお、電源部５は三相交流電源１の３つの相に接続されているとは限らず、２つの相に接続されている場合もある。図３では電源部５−２はＲ相およびＳ相の２つの相に接続されている。各電源部５は電源制御部５５に接続されており、電源制御部５５の制御により電源の遮断を行う。
【００５５】
次に、動作について説明する。アナログ回路部２は三相交流電源１から交流電圧を入力する。そして、入力した交流電圧は、ヒューズ１１およびコンデンサ１２を経て、整流回路１３により直流電圧に変換される。そして、電圧降圧回路１５により所定の電圧にまで降圧される。増幅回路１７は定電圧回路１６から所定の定電圧を入力して動作しており、降圧された電圧の出力インピーダンスを低下させている。そして、増幅回路１７の出力電圧は抵抗１８によって電流に変換される。
【００５６】
この電流によりフォトカプラ１９の発光ダイオード３３が発光する。発光した光をフォトトランジスタ３４が受光することで、電圧信号生成部４１に電圧信号が入力される。この電圧信号がＡＤ変換回路４３でデジタル信号に変換される。そして、電圧入力部５１に入力される。
【００５７】
瞬低検出装置を最初に起動したときに、電圧入力部５１に入力された電圧を初期電圧として初期電圧記憶部５２が記憶する。この初期電圧が基準の電圧になる。なお、初期電圧を記憶するときには、三相交流電源１には何れも瞬低を生じていないものとする。
【００５８】
そして、電圧監視部５４が電圧信号の監視や履歴の記憶等を行うと共に、電圧比較部５３が電圧信号と初期電圧との比較を行う。電圧入力部５１には電圧が常時入力されており、三相交流電源１の２つの相の差分電圧の値を常に電圧比較部５３が比較を行っている。
【００５９】
初期電圧は三相交流電源１に瞬低を生じていないときの電圧値であり、正常な電圧値である。従って、三相交流電源１に瞬低が生じていないのであれば、電圧信号と初期電圧との差分は瞬低が検出されるほどには開いていない。
【００６０】
一方、落雷や設備異常等により三相交流電源１の３つの相の何れか１つまたは２つ、或いは全ての相に瞬低を生じる場合がある。ここでは、Ｓ相にのみ瞬低を生じているものとする。従って、Ｓ相の電位は瞬間的に異常低下する（ほぼ、グランドレベルまで低下する）。これにより、整流回路１３Ａおよび１３Ｂに入力される交流電圧の差分電圧（Ｒ相とＳ相との差分電圧およびＳ相とＴ相との差分電圧）は異常な値になる。
【００６１】
これにより、フォトカプラ１９を介してフォトトランジスタ３４に流れる電流量も異常な値になり、電圧入力部５１Ａおよび５１Ｂに入力される電圧信号の値も異常になる。従って、電圧比較部５３Ａおよび５３Ｂは初期電圧に比べて電圧信号が異常低下していることを検出し、瞬低が検出される。
【００６２】
以上により、瞬低が検出される。瞬低が検出されると、電源制御部５５はユーザに瞬低発生を通知し、各電源部５の電源遮断を行う。そして、通知により瞬低発生を認識したユーザは、各電源部５の再起動等の復旧処理を行う。これにより、瞬低検出を行う共に、その復旧処理を行うことができる。
【００６３】
従って、本発明では、三相交流電源１に生じた瞬低をアナログ回路部２とシステム制御部３とにより検出しており、このうちアナログ回路部２は全てアナログ回路で構成している。アナログ回路は汎用部品であり小規模な回路になる。これにより、全体のハードウェアの単純化および小型化を図ることができるようになる。そして、電源部５には瞬低検出回路を備える必要がないため、電源部５のハードウェアも単純化および小型化をすることができる。
【００６４】
アナログ回路部２は三相交流電源１から直接的に電源を入力しているため、感電の危険性がある。ただし、フォトカプラ１９以降の回路、つまりシステム制御部３は絶縁されているため、感電の問題は生じない。よって、感電から保護する保護手段（絶縁するための手段）はアナログ回路部２のみに構成すればよく、システム制御部３を含む全体に構成する必要がない。よって、保護手段も最小限にすることができるため、ハードウェアの単純化および小型化を図ることができる。
【００６５】
また、アナログ回路部２およびシステム制御部３において、Ａ、Ｂ、Ｃの３つのグループで同じ回路を構成している。つまり、三相交流電源１の全ての相から選択される２つの相の全ての組合せ（Ｒ相とＳ相、Ｓ相とＴ相、Ｔ相とＲ相）について、瞬低検出を行っているため、三相交流電源１のうち特定の相に瞬低が生じたこと（欠相）を検出することができる。ここでは、三相交流電源１は３相であるため、３つのグループを構成するが、例えば４相の交流電源である場合には、６つのグループを構成するようにする。
【００６６】
三相交流電源１は半導体試験装置４の各種回路を動作させるために、高い電圧を供給可能にしている。よって、アナログ回路部２にも高い電圧が入力される。高い電圧が入力されるため、アナログ回路により発熱やエネルギー損失といった問題が生じる。このため、電圧降圧回路１５により所望の電圧値まで降圧している。本発明では、瞬低を検出することを目的としている。よって、高い電圧は必要ではなく、要は電圧を比較して瞬低を検出できればよい。このため、電圧を降圧させても瞬低検出には格別の影響はなく、発熱やエネルギー損失といった問題を回避することができる。
【００６７】
また、フォトカプラ１９は絶縁のために設けている。ただし、フォトカプラ１９は発光ダイオード３３からフォトトランジスタ３４に光伝達をするときの効率（電流伝達率）が１００％にはならない。そして、各フォトカプラ１９によって、電流伝達率にばらつきを生じる。これにより、電圧の絶対値を比較の対象とすると、電圧比較部５３が比較するときに電流伝達率のばらつきが影響を与え、比較精度が低下するおそれがある。
【００６８】
このため、電圧比較部５３は初期電圧と比較している。初期電圧については、もともとフォトカプラ１９の電流伝達率が反映された電圧になっているため、電圧比較部５３が電圧の比較を行うときに、電流伝達率が影響を与えることはない。つまり、初期電圧という相対値を比較の対象とすることで、電流伝達率のばらつきの影響を排除することができる。
【００６９】
アナログ回路部２とシステム制御部３とは別の基板を構成しており、所定の配線で両者が接続されている。このとき、フォトトランジスタ３４は電流を生成して、アナログ回路部２とは異なる基板であるシステム制御部３に出力している。従って、両基板の間では電流が流れることになる。電流は電圧に比べてノイズ等に強く安定している。これにより、瞬低検出のときにノイズ等の影響を最小限にすることができる。
【００７０】
また、瞬低を検出するだけではなく、電圧監視部５４により三相交流電源１の各相の電圧の状態をリアルタイムで監視することができる。このとき、瞬低に近い状態であることをユーザに了知させることもできる。これにより、より安全な運用をすることもできる。また、電圧監視部５４は電圧信号の経時的な変化を電圧履歴として記憶して後に活用することもできる。
【００７１】
次に、変形例について説明する。図４および図５はそれぞれ変形例のアナログ回路部２およびシステム制御部３を示している。アナログ回路部２には図１の増幅回路１７を備えていないが、新たに電圧比較回路６１を追加している。電圧比較回路６１は２つの電圧を比較している。１つは電圧降圧回路１５により降圧された電圧であり、もう１つは基準電圧になる。なお、抵抗２３については、図１に設けた箇所と異なる箇所（定電圧回路１６の一部を構成する箇所）に配置している。
【００７２】
基準電圧は定電圧回路１６により生成され、抵抗２８と２９との間の電位を基準電圧として入力する。基準電圧は降圧された電圧を比較するための基準となる電圧である。電圧比較回路６１は降圧された電圧（入力電圧とする）および基準電圧を入力する。そして、入力電圧が基準電圧以下であるか否かを比較する。
【００７３】
入力電圧が基準電圧以下になると、電圧比較回路６１の出力はハイインピーダンスの状態になる。これにより、発光ダイオード３３には電流が流れなくなり、フォトトランジスタ３４にも電流が流れなくなる。そして、電圧信号生成部４１が検出する電圧信号はハイインピーダンスの状態になる。
【００７４】
図４に示されるように、フォトトランジスタ３４Ａ〜３４Ｃは直列接続されており、そして直列接続の一端が電圧信号生成部４１に接続されている。よって、電圧比較回路６１Ａ〜５１Ｃの何れか１つがハイインピーダンスになったときに、電圧信号生成部４１はハイインピーダンスを検出する。
【００７５】
ＦＰＧＡ４４の構成から初期電圧記憶部５２を省略することができ、電圧比較部５３は電圧信号がハイインピーダンスになっている時間を、内部に備えたタイマにより計測する。そして、所定時間以上ハイインピーダンスになっている場合に、瞬低を検出する。
【００７６】
電圧信号生成部４１はハイインピーダンスになっているか否かの二値を検出する。よって、図１のＡＤ変換回路４３は不要になる。これにより、本変形例では、ＡＤ変換回路４３が不要になるため、回路規模がより単純且つ小型になる。また、アナログ回路部２とシステム制御部３との間の接続も２本の信号線のみになることから、配線の接続関係の極めてシンプルになる。
【００７７】
一方で、電圧の比較をアナログ回路部２側で行っており、ハイインピーダンスになっているか否かの結果のみをシステム制御部３側に出力している。よって、電圧監視部５４で電圧の状態を監視し、或いは電圧履歴を記憶することはできなくなる。なお、ハイインピーダンスになったか否かの履歴だけは記憶することはできる。
【符号の説明】
【００７８】
１    三相交流電源
２    アナログ回路部
３    システム制御部
４    半導体試験装置
５    電源部
１１    ヒューズ
１２    コンデンサ
１３    整流回路
１４    コンデンサ
１５    電圧降圧回路
１６    定電圧回路
１７    増幅回路
１８    抵抗
１９    フォトカプラ
２８    抵抗
３１    コンデンサ
３２    ツェナーダイオード
３３    発光ダイオード
４１    電圧信号生成部
４２    抵抗
４３    変換回路
５１    電圧比較回路
５２    初期電圧記憶部
５３    電圧比較部
５４    電圧監視部
５５    電源制御部
【図１】
2012078241.tif 000003
【図２】
2012078241.tif 000004
【図３】
2012078241.tif 000005
【図４】
2012078241.tif 000006
【図５】
2012078241.tif 000007
【図６】
2012078241.tif 000008