(57)【要約】【課題】実装後に生じる熱応力を確実に低減し、良好な接続状態を得ることができ、実装品の信頼性を高めることが可能な超音波フリップチップ実装方法を提供する。【解決手段】チップ１１と配線部品２１との間のバンプ１４に超音波を印加してチップ１１と配線部品２１とを超音波フリップチップ実装する。チップ１１の線膨張係数Ｃｃと配線部品２１の線膨張係数Ｃｓの関係がＣｃ＜Ｃｓである場合に、フリップチップ実装時におけるチップ１１の実装時温度Ｔｆｃと、フリップチップ実装時における配線部品２１の実装時温度Ｔｆｓと、配線部品２１にチップ１１が実装された実装品の取り出し温度Ｔｏとの関係を、Ｔｆｃ＞Ｔｆｓ＞Ｔｏとする。【選択図】図２
2012009599.tif 000002
【特許請求の範囲】
【請求項１】
チップと配線部品との間のバンプに超音波を印加して前記チップと前記配線部品とを電気的に接続する超音波フリップチップ実装方法であって、
前記チップの線膨張係数Ｃｃと前記配線部品の線膨張係数Ｃｓの関係がＣｃ＜Ｃｓである場合に、フリップチップ実装時における前記チップの実装時温度Ｔｆｃと、フリップチップ実装時における前記配線部品の実装時温度Ｔｆｓと、前記配線部品に前記チップが実装された実装品の取り出し温度Ｔｏとの関係を、Ｔｆｃ＞Ｔｆｓ＞Ｔｏとすることを特徴とする超音波フリップチップ実装方法。
【請求項２】
請求項１に記載の超音波フリップチップ実装方法であって、
前記実装品の取り出し温度Ｔｏにおける前記チップ及び前記配線部品の歪み量が同じになるように、前記チップの実装時温度Ｔｆｃと、前記配線部品の実装時温度Ｔｆｓと、前記実装品の取り出し温度Ｔｏとの関係を、（Ｔｆｃ−Ｔｏ）×Ｃｃ＝（Ｔｆｓ−Ｔｏ）×Ｃｓとすることを特徴とする超音波フリップチップ実装方法。
【請求項３】
チップと配線部品との間のバンプに超音波を印加して前記チップと前記配線部品とを電気的に接続する超音波フリップチップ実装方法であって、
前記チップの線膨張係数Ｃｃと前記配線部品の線膨張係数Ｃｓの関係がＣｃ＜Ｃｓである場合に、フリップチップ実装時における前記チップの実装時温度Ｔｆｃと、フリップチップ実装時における前記配線部品の実装時温度Ｔｆｓと、チップ動作環境温度Ｔａとの関係を、Ｔｆｃ＞Ｔｆｓ＞Ｔａとすることを特徴とする超音波フリップチップ実装方法。
【請求項４】
請求項３に記載の超音波フリップチップ実装方法であって、
チップ動作環境温度Ｔａにおける前記チップ及び前記配線部品の歪み量が同じになるように、前記チップの実装時温度Ｔｆｃと、前記配線部品の実装時温度Ｔｆｓと、チップ動作環境温度Ｔａとの関係を、（Ｔｆｃ−Ｔａ）×Ｃｃ＝（Ｔｆｓ−Ｔａ）×Ｃｓとすることを特徴とする超音波フリップチップ実装方法。
【請求項５】
請求項３に記載の超音波フリップチップ実装方法であって、
チップ動作による自己発熱でチップ動作時温度Ｔｃがチップ動作環境温度Ｔａよりも高温となる場合に、前記チップ及び前記配線部品の歪み量が同じになるように、前記チップの実装時温度Ｔｆｃと、前記配線部品の実装時温度Ｔｆｓと、チップ動作時温度Ｔｃと、チップ動作環境温度Ｔａとの関係を、（Ｔｆｃ−Ｔｃ）×Ｃｃ＝（Ｔｆｓ−Ｔａ）×Ｃｓとすることを特徴とする超音波フリップチップ実装方法。
【請求項６】
請求項１から５の何れか一項に記載の超音波フリップチップ実装方法であって、
前記チップは、半導体デバイスであることを特徴とする超音波フリップチップ実装方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイス等のチップを配線部品に実装する超音波フリップチップ実装方法に関する。
【背景技術】
【０００２】
配線部品上に半導体デバイス等のチップを実装する方法として、チップ表面と配線部品である基板とをワイヤによって電気的に接続するワイヤボンディングに代えて、アレイ状に並んだバンプと呼ばれる突起状の端子によって接続するフリップチップ実装が行われている。
このフリップチップ実装は、ワイヤボンディングに比べて実装面積を小さくでき、また、配線が短いために電気的特性が良いという特徴があり、小型、薄型に対する要求の強い携帯機器の回路や、電気的特性が重視される高周波回路などに好適である。また、チップの熱を基板に伝えやすいため、発熱が問題になる発光ダイオードの実装にも使われている。
【０００３】
このフリップチップ実装としては、金バンプと導電性接着剤を用いて接続する導電性ペースト接着工法、共晶ハンダおよび高温ハンダを用いて接続するハンダ接合工法、金バンプに荷重を加えて接続する圧接工法、金バンプに超音波を印加して接続する超音波接合工法があり、超音波接合工法は、コスト、接続信頼性、接合荷重、接続ピッチ精度等において総合的に優れた工法である。
【０００４】
上記のようなフリップチップ実装技術として、チップ上のバンプを介して配線部品上にチップを加熱接続し、チップと配線部品との間にアンダーフィルレジンを加熱注入し、アンダーフィルレジンが硬化するまでの間、チップならびに配線部品をアンダーフィルレジンの注入温度を越える温度に保つものが知られている（例えば、特許文献１参照）。
【０００５】
また、半導体と基板の熱膨張係数が違うと通常のリフロープロセスでは応力が発生するため、線膨張係数の大きい方を、バンプが凝固する前にある程度温度を下げておいて、膨張を押さえておき、その後で、線膨張係数の小さい方を冷却し、バンプを凝固させるものが知られている（例えば、特許文献２参照）。
【０００６】
また、フリップチップ実装を行う際に、常温を超える装着温度で回路形成体及び半導体素子を位置決めして導電性接着剤を介して互いを装着した後、硬化反応温度に加熱して導電性接着剤を硬化させ、その後、装着温度まで降温して封止樹脂を注入し、封止樹脂硬化温度に加熱して硬化させることで、温度変化を低減し、半導体素子と回路形成体との接合部に作用する熱ストレスを低減し電気的接合を確保するものが知られている（例えば、特許文献３参照）。
【０００７】
また、電子部品及び基板の接合部が溶融または反応する温度より低く常温より高い温度に予熱するプリヒート工程と、電子部品と基板を接合する本加熱工程と、本加熱工程の後に電子部品及び基板の接合部が溶融または反応する温度より低く常温より高い温度で一定時間維持するテールヒート工程とを行い、接合部にかかる応力を緩和し、接続信頼性を向上させる方法が知られている（例えば、特許文献４参照）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平１０−１７３００５号公報
【特許文献２】特開平１０−２４７６７０号公報
【特許文献３】特開２００２−１１８１４５号公報
【特許文献４】特開２００７−１０３６１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
超音波フリップチップ実装においては、接続を容易にするため、または、チップへのダメージを低減するために、通常、温度を上げて行われる。具体的には、金バンプを形成しているチップ側の温度を上げ、１秒以下の超音波印加により電極間の接続が行われる。なお、配線部品側も温度を上げることは可能であるが、実装後の取り出しの際に冷却が必要となりリードタイムが長くなるため、配線部品側の温度を上げることは行われていない。
【００１０】
ところが、上記のようにチップ側の温度を上昇させると、半導体デバイスと配線部品の線膨張係数が異なることから、接続後の降温時に両者の間に熱応力が発生する。
【００１１】
超音波接合工法を用いた超音波フリップチップ実装は、コスト、接続信頼性、接合荷重、接続ピッチ精度等において総合的に優れているが、半導体デバイスの電極上に形成された金バンプと配線部品上に形成された金属（最表面は金）を超音波により固相−固相状態で接続するため、液相状態で接続するハンダ接続等に比べて接続強度が低い。
【００１２】
したがって、フリップチップ実装後の降温時に発生する前述の熱応力は、接続箇所において剥がれによる断線を引き起こすおそれがあり、また、バンプ接続箇所のみならず半導体デバイスの信頼性も低下させるおそれがある。
このように、接続強度が比較的低い超音波フリップチップ実装においては、実装後において確実に熱応力を低減することが重要である。
【００１３】
本発明の目的は、実装後に生じる熱応力を確実に低減し、良好な接続状態を得ることができ、実装品の信頼性を高めることが可能な超音波フリップチップ実装方法を提供することにある。
【課題を解決するための手段】
【００１４】
上記課題を解決することのできる本発明の超音波フリップチップ実装方法は、チップと配線部品との間のバンプに超音波を印加して前記チップと前記配線部品とを電気的に接続する超音波フリップチップ実装方法であって、
前記チップの線膨張係数Ｃｃと前記配線部品の線膨張係数Ｃｓの関係がＣｃ＜Ｃｓである場合に、フリップチップ実装時における前記チップの実装時温度Ｔｆｃと、フリップチップ実装時における前記配線部品の実装時温度Ｔｆｓと、前記配線部品に前記チップが実装された実装品の取り出し温度Ｔｏとの関係を、Ｔｆｃ＞Ｔｆｓ＞Ｔｏとすることを特徴とする。
【００１５】
本発明の超音波フリップチップ実装方法において、前記実装品の取り出し温度Ｔｏにおける前記チップ及び前記配線部品の歪み量が同じになるように、前記チップの実装時温度Ｔｆｃと、前記配線部品の実装時温度Ｔｆｓと、前記実装品の取り出し温度Ｔｏとの関係を、（Ｔｆｃ−Ｔｏ）×Ｃｃ＝（Ｔｆｓ−Ｔｏ）×Ｃｓとすることが好ましい。
【００１６】
また、本発明の超音波フリップチップ実装方法は、チップと配線部品との間のバンプに超音波を印加して前記チップと前記配線部品とを電気的に接続する超音波フリップチップ実装方法であって、
前記チップの線膨張係数Ｃｃと前記配線部品の線膨張係数Ｃｓの関係がＣｃ＜Ｃｓである場合に、フリップチップ実装時における前記チップの実装時温度Ｔｆｃと、フリップチップ実装時における前記配線部品の実装時温度Ｔｆｓと、チップ動作環境温度Ｔａとの関係を、Ｔｆｃ＞Ｔｆｓ＞Ｔａとすることを特徴とする。
【００１７】
本発明の超音波フリップチップ実装方法において、チップ動作環境温度Ｔａにおける前記チップ及び前記配線部品の歪み量が同じになるように、前記チップの実装時温度Ｔｆｃと、前記配線部品の実装時温度Ｔｆｓと、チップ動作環境温度Ｔａとの関係を、（Ｔｆｃ−Ｔａ）×Ｃｃ＝（Ｔｆｓ−Ｔａ）×Ｃｓとすることが好ましい。
【００１８】
本発明の超音波フリップチップ実装方法において、チップ動作による自己発熱でチップ動作時温度Ｔｃがチップ動作環境温度Ｔａよりも高温となる場合に、前記チップ及び前記配線部品の歪み量が同じになるように、前記チップの実装時温度Ｔｆｃと、前記配線部品の実装時温度Ｔｆｓと、チップ動作時温度Ｔｃと、チップ動作環境温度Ｔａとの関係を、（Ｔｆｃ−Ｔｃ）×Ｃｃ＝（Ｔｆｓ−Ｔａ）×Ｃｓとすることが好ましい。
【００１９】
本発明の超音波フリップチップ実装方法において、前記チップは、半導体デバイスであることが好ましい。
【発明の効果】
【００２０】
本発明の超音波フリップチップ実装方法によれば、チップ及び配線部品のそれぞれの線膨張係数Ｃｃ，Ｃｓの関係に応じて、フリップチップ実装時におけるチップ及び配線部品の温度を、歪み量の差が無くなるまたは極力小さくなるように調整するので、熱応力を無くすか、極力小さくすることができる。これにより、実装性に優れる反面で接続強度が小さくなりやすい超音波フリップチップ実装においても、確実に熱応力を低減し、熱応力による不具合のない信頼性に優れた実装品を得ることができる。
【図面の簡単な説明】
【００２１】
【図１】本発明に係る超音波フリップチップ実装方法によって実装されるチップ及び配線部品の例を示す図であって、（ａ）はチップの装着面側の平面図、（ｂ）は配線部品の実装面側の平面図である。
【図２】本実施形態の超音波フリップチップ実装方法によって実装するための実装装置を示す概略側面図である。
【図３】チップの通電試験結果を示すグラフである。
【図４】チップの通電試験結果を示すグラフである。
【発明を実施するための形態】
【００２２】
以下、本発明に係る超音波フリップチップ実装方法の実施の形態の例を、図面を参照して説明する。なお、本実施形態では、実装するチップとして、面発光型半導体レーザ（Vertical Cavity Surface Emitting Laser（ＶＣＳＥＬ））チップを例示して説明する。
【００２３】
（第１実施形態）
まず、第１実施形態に係る超音波フリップチップ実装方法について説明する。
図１（ａ）に示すように、本実施形態の超音波フリップチップ実装方法によって実装する面発光型半導体レーザチップであるチップ１１は、その装着面１１ａに、レーザ発光部１２が設けられており、このレーザ発光部１２からレーザ光を照射する。このチップ１１の装着面１１ａには、アノード電極及びカソード電極等の複数の接続端子１３が設けられており、これらの接続端子１３には、それぞれバンプ１４が設けられている。これらのバンプ１４は、金スタッドバンプからなるものであり、予め接続端子１３に固定されている。
【００２４】
図１（ｂ）に示すように、上記のチップ１１が実装される配線部品２１は、樹脂によって成形されたものであり、配線部品２１の実装面２１ａには、銅に金メッキを施したリードフレーム（接続部）２２がインサート成形されて埋め込まれている。また、この配線部品２１には、レーザ透光穴２３が形成されている。
この配線部品２１は、例えば、樹脂基板、紙−フェノール基板、セラミック基板、ガラス・エポキシ（ガラエポ）基板あるいはフィルム基板等の単層または多層のプリント回路基板などであり、また、回路が形成された部品、筐体あるいはフレーム等の基板に類する物などである。
【００２５】
この配線部品２１には、実装面２１ａに対して装着面１１ａを対向させて重ね合わせた状態でチップ１１が装着される。
このとき、チップ１１のレーザ発光部１２は、配線部品２１のレーザ透光孔２３の対向位置に配置され、また、チップ１１の接続端子１３の各バンプ１４は、リードフレーム２２上の所定の位置（図１（ｂ）中破線の円で示す位置）に配置される。
【００２６】
図２に示すように、配線部品２１へチップ１１を超音波フリップチップ実装する実装装置３１は、ステージ３２を有しており、このステージ３２上に、配線部品２１が位置決めして配置される。このステージ３２には、ヒータ（図示省略）が設けられており、このヒータによってステージ３２上の配線部品２１を加熱可能としている。
【００２７】
ステージ３２の上方には、チップ１１を保持して昇降可能に支持された保持部３３が配置されている。この保持部３３がチップ１１を保持して下降することにより、チップ１１がステージ３２上の配線部品２１へ押圧される。この保持部３３にも、ヒータ（図示省略）が設けられており、このヒータによってチップ１１を加熱可能としている。
実装装置３１は、超音波発振器（図示省略）を備えており、この超音波発振器によって保持部３３が超音波振動する。
【００２８】
次に、上記の実装装置３１によって配線部品２１へチップ１１を超音波フリップチップ実装する場合について説明する。
まず、実装装置３１に、配線部品２１及びチップ１１をセットする。具体的には、ステージ３２上に配線部品２１を位置決めし、その上方で保持部３３にチップ１１を保持させる。なお、チップ１１は、配線部品２１の実装面２１ａに対して、その装着面１１ａを対向させて配置させる。
【００２９】
次に、保持部３３を下降させ、チップ１１のバンプ１４を、配線部品２１のリードフレーム２２上に配置させる。そして、チップ１１を配線部品２１へ向かって押圧する。このようにすると、保持部３３による押圧力によって、リードフレーム２２に当接したバンプ１４が潰れ始める。また、このとき、超音波によって保持部３３を超音波振動させる。このようにすると、保持部３３が保持しているチップ１１が超音波振動することにより、バンプ１４が、押圧力を受けて潰れるとともに、チップ１１の超音波振動によってリードフレーム２２に接合される。これにより、配線部品２１のリードフレーム２２にチップ１１の接続端子１３がバンプ１４によって電気的に接続されたチップ１１と配線部品２１とからなる実装品が得られる。
【００３０】
このように、配線部品２１にチップ１１を実装させたら、保持部３３を上昇させてステージ３２上から配線部品２１にチップ１１が実装された実装品を取り出す。
【００３１】
このようにして製造された実装品は、例えば、長距離機器配線用の光ＤＶＩケーブル、光ＵＳＢケーブル、携帯電話用光配線、家庭用電化製品のネットワーク用の光ＨＤＭＩ、データサーバ間通信用の光ＩｎｆｉｎｉＢａｎｄケーブルあるいは車載情報機器通信用の車載用光ハーネスなどの様々なアクティブオプティカルケーブルや光配線部品として用いることができる。
【００３２】
この第１実施形態では、上記の超音波フリップチップ実装工程を行う際に、ステージ３２及び保持部３３のヒータによってチップ１１及び配線部品２１の温度コントロールを行う。
チップ１１の線膨張係数Ｃｃと配線部品２１の線膨張係数ＣｓはＣｃ＜Ｃｓの関係を有し、その場合、チップ１１のフリップチップ実装時における実装時温度Ｔｆｃと、配線部品２１のフリップチップ実装時における実装時温度Ｔｆｓと、実装品の取り出し温度Ｔｏとの関係がＴｆｃ＞Ｔｆｓ＞Ｔｏとなるように、各ヒータをコントロールする。
【００３３】
チップ１１のみに温度を印加して超音波フリップチップ実装を行うと、チップ１１と配線部品２１との線膨張係数の違いにより降温時に熱応力が発生し、その熱応力により、接続箇所において剥がれによる断線を引き起こし、チップ１１の信頼性も低下するおそれがある。
【００３４】
これに対して、第１実装形態の超音波フリップチップ実装方法によれば、チップ１１及び配線部品２１のそれぞれの線膨張係数Ｃｃ，Ｃｓの関係に応じて、フリップチップ実装時におけるチップ１１及び配線部品２１の実装時温度Ｔｆｃ，Ｔｆｓを、歪み量の差が無くなるか、極力小さくなるように調整するので、実装品の取り出し時における熱応力を無くすか極力小さくすることができる。これにより、接続強度が比較的低い超音波フリップチップ実装においても、確実に熱応力を低減し、熱応力による不具合のない信頼性に優れた実装品を得ることができる。
【００３５】
また、上記の温度コントロールにおいて、フリップチップ実装時におけるチップ１１及び配線部品２１のそれぞれの実装時温度Ｔｆｃ，Ｔｆｓと、実装品の取り出し温度Ｔｏとの関係を、（Ｔｆｃ−Ｔｏ）×Ｃｃ＝（Ｔｆｓ−Ｔｏ）×Ｃｓとすることが好ましい。
このように温度コントロールを行うと、フリップチップ実装時の実装時温度Ｔｆｃ，Ｔｆｓから実装品の取り出し温度Ｔｏに降温する際に生じるチップ１１と配線部品２１との歪み量を同等にし、実装品の取り出し時における熱応力をほとんど無くすことができ、信頼性に優れた実装品とすることができる。
【００３６】
特に、面発光型半導体レーザ（ＶＣＳＥＬ）チップなどの半導体デバイスは、応力の作用により劣化するが、上記第１実施形態によれば、応力を無くし、または、応力を極力小さくして超音波フリップチップ実装を行うことができることから、半導体デバイスの信頼性の大幅な向上を図ることができる。
【００３７】
（第２実施形態）
次に、第２実施形態に係る超音波フリップチップ実装方法について説明する。
第２実施形態では、超音波フリップチップ実装工程を行う際のステージ３２及び保持部３３のヒータによるチップ１１及び配線部品２１の温度コントロールの基準が第１実施形態と異なる。
【００３８】
具体的には、チップ１１の線膨張係数Ｃｃと配線部品２１の線膨張係数ＣｓはＣｃ＜Ｃｓの関係を有し、その場合、チップ１１及び配線部品２１のフリップチップ実装時におけるそれぞれの実装時温度Ｔｆｃ，Ｔｆｓと、チップ動作環境温度Ｔａとの関係がＴｆｃ＞Ｔｆｓ＞Ｔａとなるように、各ヒータをコントロールする。チップ動作環境温度Ｔａとは、配線部品２１にチップ１１が実装された実装品をアクティブオプティカルケーブルや光配線部品として用いた場合の動作環境温度である。
【００３９】
第２実装形態の超音波フリップチップ実装方法によれば、チップ１１及び配線部品２１のそれぞれの線膨張係数Ｃｃ，Ｃｓの関係に応じて、フリップチップ実装時におけるチップ１１及び配線部品２１の実装温度Ｔｆｃ，Ｔｆｓとチップ動作環境温度Ｔａとの間において、歪み量の差が無くなるか、極力小さくなるように調整するので、チップ１１の動作時における熱応力を無くすか極力小さくすることができる。これにより、接続強度が比較的低い超音波フリップチップ実装においても、確実に熱応力を低減し、熱応力による不具合のない信頼性に優れた実装品を得ることができる。
【００４０】
また、上記の温度コントロールにおいて、フリップチップ実装時におけるチップ１１及び配線部品２１のそれぞれの実装時温度Ｔｆｃ，Ｔｆｓと、チップ動作環境温度Ｔａとの関係を、（Ｔｆｃ−Ｔａ）×Ｃｃ＝（Ｔｆｓ−Ｔａ）×Ｃｓとするのが好ましい。
このように温度コントロールを行うと、フリップチップ実装時の実装時温度Ｔｆｃ，Ｔｆｓからチップ動作環境温度Ｔａに降温する際に生じるチップ１１と配線部品２１との歪み量を同等にして熱応力をほとんど無くすことができ、チップ１１の動作時における信頼性を、さらに高めることができる。
【００４１】
なお、チップ１１は、その駆動時に自己発熱により温度が上昇するため、チップ動作時温度Ｔｃは、チップ動作環境温度Ｔａよりも高くなる場合が多い。したがって、このチップ動作時温度Ｔｃ及びチップ動作環境温度Ｔａの両方を考慮して温度コントロールを行うとよい。
具体的には、チップ動作による自己発熱時のチップ動作時温度Ｔｃがチップ動作環境温度Ｔａよりも高温となる場合では、上記の温度コントロールにおいて、フリップチップ実装時におけるチップ１１及び配線部品２１のそれぞれの実装時温度Ｔｆｃ，Ｔｆｓと、チップ動作時温度Ｔｃと、チップ動作環境温度Ｔａとの関係を、（Ｔｆｃ−Ｔｃ）×Ｃｃ＝（Ｔｆｓ−Ｔａ）×Ｃｓとする。
【００４２】
このように、チップ動作時温度Ｔｃと、それとは異なるチップ動作環境温度Ｔａとを考慮して温度コントロールを行うことにより、チップ１１の動作時にチップ１１と配線部品２１との歪み量を同等にして熱応力をほとんど無くすことができ、チップ１１の動作時における信頼性を、さらに高めることができる。
【００４３】
なお、上記実施形態では、実装するチップ１１として、面発光型半導体レーザ（ＶＣＳＥＬ）チップからなる半導体デバイスを例示して説明したが、本発明の超音波フリップチップ実装方法が適用可能な半導体デバイスは、面発光型半導体レーザチップに限定されない。
例えば、受光素子（フォトダイオード）からなるチップを配線部品へ実装する際にも、本発明の超音波フリップチップ実装方法を適用することができる。
【００４４】
チップが受光素子である場合、面発光型半導体レーザチップと比較して応力劣化は生じにくいが、強い応力の作用によりクラックが生じるおそれがある。したがって、本発明の超音波フリップチップ実装方法によって受光素子を配線部品へ実装すれば、応力の作用によるクラックの発生を防止しつつ超音波フリップチップ実装を行い、高い信頼性を確保しつつ受光素子を配線部品に実装することができる。
【実施例】
【００４５】
（第１実施例）
銅に金メッキを施したリードフレームを埋め込んだ樹脂からなる配線部品上に、金スタッドバンプ付き面発光型半導体レーザ（ＶＣＳＥＬ）チップを超音波フリップチップ実装した。実装後に、ＶＣＳＥＬチップの信頼性及び金バンプの接続強度を調査するために、通電試験及びダイシェア（せん断）強度試験を行った。
【００４６】
フリップチップ実装時のＶＣＳＥＬチップ及び配線部品の温度を下記の比較例１及び実施例１の２条件とした。また、実装後の実装品の取り出し温度は２５℃とした。また、温度変化における各部品の歪み量を線膨張係数と温度差から算出した（歪み量＝線膨張係数×温度変化）。それを表１に示す。なお、超音波フリップチップ実装は０．１秒以下の短時間で行われるため、各部品間での温度拡散は無いものとしている。
【００４７】
比較例１：ＶＣＳＥＬチップ：２００℃、配線部品：２５℃
実施例１：ＶＣＳＥＬチップ：２００℃、配線部品：５０℃
【００４８】
ＶＣＳＥＬチップの線膨張係数Ｃｃと配線部品の線膨張係数Ｃｓの関係は、Ｃｃ＜Ｃｓである。また、上記の温度条件によれば、実施例１では、ＶＣＳＥＬチップのフリップチップ実装時における実装時温度Ｔｆｃと、配線部品のフリップチップ実装時における実装時温度Ｔｆｓと、実装品の取り出し温度Ｔｏとの関係は、Ｔｆｃ＞Ｔｆｓ＞Ｔｏとなる。
【００４９】
【表１】
2012009599.tif 000003
【００５０】
表１から解るように、比較例１よりも実施例１の方が、温度変化によるＶＣＳＥＬチップと配線部品との間の歪み量の差が明らかに小さい。実施例１では熱応力の緩和が期待される。
【００５１】
図３に、フリップチップ実装したＶＣＳＥＬチップの通電試験結果を示す。
８５℃、１２ｍＡの通電条件で試験を行った結果、比較例１では２０００時間程度でＶＣＳＥＬチップの内部の劣化によりレーザ発光部が光らなくなった。これに対し、実施例１では４０００時間程度までＶＣＳＥＬチップのレーザ発光部での発光強度は低下しなかった。実施例１では、ＶＣＳＥＬチップの長寿命化と、良好な信頼性を有することが確認できた。
また、ダイシェア強度試験の結果、比較例１では１０６ｇであり、せん断強度としては低い値であったのに対し、実施例１では２５０ｇであった。実施例１ではせん断強度の改善が見られ、製品として十分な強度を有することが確認できた。
【００５２】
このように、超音波フリップチップ実装において、温度変化に対するＶＣＳＥＬチップ及び配線部品の各部品間の歪み量の差を小さくすることにより、温度変化により生じる熱応力を低減させてバンプでの接続強度が向上し、かつ信頼性の高い半導体モジュールを作製することができることが解った。このモジュールを用いることにより、高品質で高信頼性のアクティブオプティカルケーブル及び光配線部品の作製が可能になる。
【００５３】
（第２実施例）
銅に金メッキを施したリードフレームを埋め込んだ樹脂からなる配線部品上に、金スタッドバンプ付き面発光型半導体レーザ（ＶＣＳＥＬ）チップを超音波フリップチップ実装した。実装後に、ＶＣＳＥＬチップの信頼性及び金バンプの接続強度を調査するために、通電試験及びダイシェア（せん断）強度試験を行った。
【００５４】
フリップチップ実装時のＶＣＳＥＬチップ及び配線部品の温度を下記の比較例２及び実施例２の２条件とした。また、実装後の実装品の取り出し温度は２５℃とした。表２に温度変化における各部品の歪み量（算出値）を示す。なお、超音波フリップチップ実装は０．１秒以下の短時間で行われるため、各部品間での温度拡散は無いものとしている。
【００５５】
比較例２：ＶＣＳＥＬチップ：２００℃、配線部品：２５℃
実施例２：ＶＣＳＥＬチップ：２００℃、配線部品：１０１．５℃
【００５６】
ＶＣＳＥＬチップの線膨張係数Ｃｃと配線部品の線膨張係数Ｃｓの関係は、Ｃｃ＜Ｃｓである。また、上記の温度条件によれば、実施例２では、ＶＣＳＥＬチップのフリップチップ実装時における実装時温度Ｔｆｃと、配線部品のフリップチップ実装時における実装時温度Ｔｆｓと、実装品の取り出し温度Ｔｏとの関係は、（Ｔｆｃ−Ｔｏ）×Ｃｃ＝（Ｔｆｓ−Ｔｏ）×Ｃｓとなる。
【００５７】
【表２】
2012009599.tif 000004
【００５８】
表２から解るように、比較例２では、温度変化によってＶＣＳＥＬチップが収縮することにより歪み量に差が生じると予想されるが、実施例２では、その温度条件を各部品の線膨張係数から温度変化時の歪み量が同じになるように設定しているので温度変化による両部品の熱応力発生はないと推測される。
【００５９】
図４に、フリップチップ実装したＶＣＳＥＬチップの通電試験結果を示す。
８５℃、１２ｍＡの通電条件で試験を行った結果、比較例２では２０００時間程度でＶＣＳＥＬチップの内部の劣化によりレーザ発光部が光らなくなった。これに対し、実施例２では４０００時間を越えてもＶＣＳＥＬチップのレーザ発光部での発光強度は低下せず、ＶＣＳＥＬチップが良好な信頼性を有することが確認できた。
また、ダイシェア強度試験の結果、比較例２では１０６ｇであり、せん断強度としては低い値であったのに対し、実施例２では４１５ｇであった。実施例２は製品として十分な強度を有することが確認できた。
【００６０】
このように、超音波フリップチップ実装において、温度変化に対する歪み量をＶＣＳＥＬチップ及び配線部品の各部品間で同等にすることにより、温度変化により生じる熱応力を大幅に低減させ、バンプでの接続強度が強く、かつ高い信頼性を有する半導体モジュールを作製することができることが解った。このモジュールを用いることにより、高品質で高信頼性のアクティブオプティカルケーブル及び光配線部品の作製が可能になる。
【００６１】
（第３実施例）
銅に金メッキを施したリードフレームを埋め込んだ樹脂からなる配線部品上に、金スタッドバンプ付き面発光型半導体レーザ（ＶＣＳＥＬ）チップを超音波フリップチップ実装した。
【００６２】
フリップチップ実装時のＶＣＳＥＬチップ及び配線部品の温度を下記の比較例３及び実施例３の２条件とした。また、実装後のチップ動作環境温度を７０℃とした。表３に温度変化における各部品の歪み量（算出値）を示す。なお、超音波フリップチップ実装は０．１秒以下の短時間で行われるため、各部品間での温度拡散は無いものとしている。
【００６３】
比較例３：ＶＣＳＥＬチップ：２００℃、配線部品：２５℃
実施例３：ＶＣＳＥＬチップ：２００℃、配線部品：１２６℃
【００６４】
ＶＣＳＥＬチップの線膨張係数Ｃｃと配線部品の線膨張係数Ｃｓの関係は、Ｃｃ＜Ｃｓである。また、上記の温度条件によれば、実施例３では、ＶＣＳＥＬチップのフリップチップ実装時における実装時温度Ｔｆｃと、配線部品のフリップチップ実装時における実装時温度Ｔｆｓと、チップ動作環境温度Ｔａとの関係は、Ｔｆｃ＞Ｔｆｓ＞Ｔａとなり、ほぼ（Ｔｆｃ−Ｔａ）×Ｃｃ＝（Ｔｆｓ−Ｔａ）×Ｃｓとなる。
【００６５】
【表３】
2012009599.tif 000005
【００６６】
表３から解るように、比較例３では、温度変化によってＶＣＳＥＬチップが収縮することにより歪み量に差が生じると考えられる。したがって、ＶＣＳＥＬチップ及び配線部品の両部品に熱応力が生じたものと推測される。
これに対して、実施例３では、その温度条件を各部品の線膨張係数から温度変化時の歪み量がほぼ同じになるように設定している。これにより、ＶＣＳＥＬチップ及び配線部品の両部品には、温度変化による歪み量の差が殆ど生じず、温度変化による両部品の熱応力発生は殆どないと推測される。
【００６７】
このように、超音波フリップチップ実装において、温度変化に対する歪み量をＶＣＳＥＬチップ及び配線部品の各部品間でほぼ同等にすることにより、温度変化により生じる熱応力を大幅に低減させ、バンプでの接続強度が強く、かつ高い信頼性を有する半導体モジュールを作製することができることが解った。このモジュールを用いることにより、高品質で高信頼性のアクティブオプティカルケーブル及び光配線部品の作製が可能になる。
【００６８】
（第４実施例）
銅に金メッキを施したリードフレームを埋め込んだ樹脂からなる配線部品上に、金スタッドバンプ付き面発光型半導体レーザ（ＶＣＳＥＬ）チップを超音波フリップチップ実装した。
【００６９】
フリップチップ実装時のＶＣＳＥＬチップ及び配線部品の温度を下記の比較例４及び実施例４の２条件とした。また、実装後のチップ動作環境温度を１２５℃とした。表４に温度変化における各部品の歪み量（算出値）を示す。なお、超音波フリップチップ実装は０．１秒以下の短時間で行われるため、各部品間での温度拡散は無いものとしている。
【００７０】
比較例４：ＶＣＳＥＬチップ：２００℃、配線部品：２５℃
実施例４：ＶＣＳＥＬチップ：２００℃、配線部品：１５７℃
【００７１】
ＶＣＳＥＬチップの線膨張係数Ｃｃと配線部品の線膨張係数Ｃｓの関係は、Ｃｃ＜Ｃｓである。また、上記の温度条件によれば、実施例４では、ＶＣＳＥＬチップのフリップチップ実装時における実装時温度Ｔｆｃと、配線部品のフリップチップ実装時における実装時温度Ｔｆｓと、チップ動作環境温度Ｔａとの関係は、Ｔｆｃ＞Ｔｆｓ＞Ｔａとなり、ほぼ（Ｔｆｃ−Ｔａ）×Ｃｃ＝（Ｔｆｓ−Ｔａ）×Ｃｓとなる。
【００７２】
【表４】
2012009599.tif 000006
【００７３】
表４から解るように、比較例４では、温度変化によってＶＣＳＥＬチップが収縮することにより歪み量に差が生じると考えられる。したがって、ＶＣＳＥＬチップ及び配線部品の両部品に熱応力が生じたものと推測される。
これに対して、実施例４では、その温度条件を各部品の線膨張係数から温度変化時の歪み量がほぼ同じになるように設定している。これにより、ＶＣＳＥＬチップ及び配線部品の両部品には、温度変化による歪み量の差が殆ど生じず、温度変化による両部品の熱応力発生は殆どないと推測される。
【００７４】
このように、超音波フリップチップ実装において、温度変化に対する歪み量をＶＣＳＥＬチップ及び配線部品の各部品間でほぼ同等にすることにより、温度変化により生じる熱応力を大幅に低減させ、バンプでの接続強度が強く、かつ高い信頼性を有する半導体モジュールを作製することができることが解った。このモジュールを用いることにより、高品質で高信頼性のアクティブオプティカルケーブル及び光配線部品の作製が可能になる。
【００７５】
（第５実施例）
銅に金メッキを施したリードフレームを埋め込んだ樹脂からなる配線部品上に、金スタッドバンプ付き面発光型半導体レーザ（ＶＣＳＥＬ）チップを超音波フリップチップ実装した。
【００７６】
フリップチップ実装時のＶＣＳＥＬチップ及び配線部品の温度を下記の実施例５及び実施例６の２条件とした。また、実装後のチップ動作環境温度を７０℃とした。表５に温度変化における各部品の歪み量（算出値）を示す。なお、超音波フリップチップ実装は０．１秒以下の短時間で行われるため、各部品間での温度拡散は無いものとしている。
【００７７】
実施例５：ＶＣＳＥＬチップ：２００℃、配線部品：１２６℃
実施例６：ＶＣＳＥＬチップ：２００℃、配線部品：１１３℃
【００７８】
ＶＣＳＥＬチップは駆動することで３０℃の自己発熱が起こる。上記の温度条件によれば、この自己発熱によって温度上昇したチップ動作時温度Ｔｃ（Ｔｃ＝Ｔａ＋３０℃＝１００℃）を考慮すると、実施例６では、ＶＣＳＥＬチップのフリップチップ実装時における実装時温度Ｔｆｃと、配線部品のフリップチップ実装時における実装時温度Ｔｆｓと、チップ動作時温度Ｔｃと、チップ動作環境温度Ｔａとの関係は、Ｔｆｃ＞Ｔｆｓ＞Ｔｃ＝Ｔａ＋３０となり、ほぼ（Ｔｆｃ−Ｔｃ）×Ｃｃ＝（Ｔｆｓ−Ｔａ）×Ｃｓとなる。なお、実施例５では、Ｔｆｃ＞Ｔｆｓ＞Ｔｃ＝Ｔａ＋３０の条件は満たしている。
【００７９】
【表５】
2012009599.tif 000007
【００８０】
前述のように、ＶＣＳＥＬチップは駆動することで３０℃の自己発熱が起こり、チップ動作時温度はチップ動作環境温度よりも３０℃高い１００℃になった。このため、表５から解るように、実施例６は自己発熱を考慮して（Ｔｆｃ−Ｔｃ）×Ｃｃ＝（Ｔｆｓ−Ｔａ）×Ｃｓの関係として、歪み量がほぼ同じになるように設定しているので、温度変化によるＶＣＳＥＬチップと配線部品との間の歪み量の差が実施例６よりも明らかに小さくなる。これにより、実施例６ではＶＣＳＥＬチップ及び配線部品の両部品には、温度変化による歪み量の差が殆ど生じず、温度変化による両部品の熱応力発生は殆どないと推測される。なお、実施例６でもＴｆｃ＞Ｔｆｓ＞Ｔｃ＝Ｔａ＋３０の条件は満たしているので、比較例１〜４に比べて熱応力が緩和されたものと推測される。
【００８１】
このように、超音波フリップチップ実装において、自己発熱を考慮してチップ動作時温度との温度変化に対するＶＣＳＥＬチップ及び配線部品の各部品間の歪み量の差を小さくすることにより、温度変化により生じる熱応力を低減させ、バンプでの接続強度が高められ、かつ信頼性の高い半導体モジュールを作製することができることが解った。このモジュールを用いることにより、高品質で高信頼性のアクティブオプティカルケーブル及び光配線部品の作製が可能になる。
【符号の説明】
【００８２】
１１：チップ、１４：バンプ、２１：配線部品、２２：リードフレーム（接続部）、Ｃｃ：チップの線膨張係数、Ｃｓ：配線部品の線膨張係数、Ｔａ：チップ動作環境温度、Ｔｃ：チップ動作時温度、Ｔｆｃ：チップの実装時温度、Ｔｆｓ：配線部品の実装時温度、Ｔｏ：取り出し温度
【図１】
2012009599.tif 000008
【図２】
2012009599.tif 000009
【図３】
2012009599.tif 000010
【図４】
2012009599.tif 000011