(57)【要約】【課題】記録を安定に保持できながら少ない電流で記録が可能であり、且つ実用に供し得るスピン注入電流で情報を記録するメモリ素子を提供するものである。【解決手段】磁化方向が決められた参照層４と、記録情報に依存して磁化方向が変化する記録層５と、参照層４と記録層５との間に設けられた非磁性層６とを有し、スピン注入電流で情報を記録層５に記録するメモリ素子積層体７を有する。さらに、メモリ素子積層体７の側部に設けられた圧電体１１と、圧電体１１に電界を印加する手段とを備える。【選択図】図１
2012009786.tif 000002
【特許請求の範囲】
【請求項１】
磁化方向が決められた参照層と、
記録情報に依存して磁化方向が変化する記録層と、
前記参照層と前記記録層との間に設けられた非磁性層と
を有して、スピン注入電流で情報を前記記録層に記録するメモリ素子積層体と、
前記メモリ素子積層体の側部に設けられた圧電体と、
前記圧電体に電界を印加する手段と
を備えたメモリ素子。
【請求項２】
前記記録層及び前記参照層が、磁歪が正の平面磁化膜であって、直交する長軸と短軸を有する形状に形成され、
前記圧電体が前記電界によって、前記記録層に対して長軸方向に圧縮応力を与え又は短軸方向に引っ張り応力を与えるように変形する
請求項１記載のメモリ素子。
【請求項３】
前記記録層及び前記参照層が、磁歪が負の平面磁化膜であって、直交する長軸と短軸を有する形状に形成され、
前記圧電体が前記電界によって、前記記録層に対して長軸方向に引っ張り応力を与え又は短軸方向に圧縮応力を与えるように変形する
請求項１記載のメモリ素子。
【請求項４】
基板上に前記メモリ素子積層体と、一対の電極を有する前記圧電体とが配置される
請求項２又は３記載のメモリ素子。
【請求項５】
一対の前記圧電体が前記メモリ素子積層体を挟んで両側に配置され、
前記圧電体に電界を与える手段と、前記メモリ素子積層体に記録時のスピン注入電流を与える手段とが共用される
請求項２又は３記載のメモリ素子。
【請求項６】
前記記録層及び前記参照層が、磁歪が負の垂直磁化膜であって、円形状に形成され、
前記圧電体が前記電界によって、前記記録層に外側から圧縮応力を与えるように変形する
請求項１記載のメモリ素子。
【請求項７】
前記記録層及び前記参照層が、磁歪が正の垂直磁化膜であって、円形状に形成され、
前記圧電体が前記電界によって、前記記録層に外側に向う引っ張り応力を与えように変形する
請求項１記載のメモリ素子。
【請求項８】
前記圧電体が前記メモリ素子積層体の外側を取り囲む円筒形に形成され、
前記圧電体の外側に前記メモリ素子積層体の下部電極に電気的に接続される導電膜が形成され、
前記圧電体に電界を与える手段と、前記メモリ素子積層体に記録時のスピン注入電流を与える手段とが共用される
請求項６又は７記載のメモリ素子。
【請求項９】
前記非磁性層の中央部を残して、前記参照層と前記記録層との間の端部に厚み方向に変形する圧電体が形成される
請求項１記載のメモリ素子。
【請求項１０】
前記記録層が、磁歪の極性が異なる２層の積層磁性膜で形成される
請求項９記載のメモリ素子。
【請求項１１】
前記圧電体にかける電圧が高周波電圧であり、
前記高周波電圧の周波数が１ＧＨｚ以上で１０ＧＨｚ以下である
請求項１記載のメモリ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリ素子、特に不揮発性メモリに関する。
【背景技術】
【０００２】
コンピュータなどの情報機器では、ランダム・アクセス・メモリとして、動作が高速で、高密度なＤＲＡＭが広く使われている。しかし、ＤＲＡＭは電源を切ると情報が消えてしまう揮発性メモリであるため、情報が消えない不揮発性メモリが望まれている。
【０００３】
不揮発性メモリの候補としては、磁性体の磁化で情報を記録する磁気ランダム・アクセス・メモリ（ＭＲＡＭ）が注目され、開発が進められている。ＭＲＡＭの記録を行う方法としては、電流磁場によって磁化を反転させる方法と、スピン分極した電子を直接記録層に注入して磁化反転を起させる方法（特許文献１参照）の２つがある。現在、素子のサイズが小さくなるに従い記録電流を小さくできるスピン注入磁化反転が注目されている。
【０００４】
しかしながら、素子サイズを小さくすると記録の情報が熱ゆらぎによって変化してしまう等、記録の保持能力に問題が生じる。これを避けるためには記録層の磁性層厚を厚くするなどの対策が必要となるが、磁性層の体積を増やすと、スピン注入磁化反転に必要な電流が増加し、消費電力の増加や駆動トランジスタのサイズの増大を招き記録密度の向上が困難になる。
【０００５】
特許文献２には、圧電層の伸縮を利用して記録層の面内方向の格子が延びることで熱かく乱耐性を低下させて記録電流の低減を図ったメモリ素子が提案されている。特許文献２では、圧電層、記録層、トンネルバリア層及び参照層を積層した原理的な構成が示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−１９３５９５号公報
【特許文献２】特開２０１０−８０７３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、上述の点に鑑み、記録を安定に保持できながら少ない電流で記録が可能であり、且つ実用に供し得るメモリ素子を提供するものである。
【課題を解決するための手段】
【０００８】
本発明にかかるメモリ素子は、磁化方向が決められた参照層と、記録情報に依存して磁化方向が変化する記録層と、参照層と記録層との間に設けられた非磁性層とを有し、スピン注入電流で情報を記録層に記録するメモリ素子積層体を備える。さらに、メモリ素子積層体の側部に設けられた圧電体と、圧電体に電界を印加する手段とを備える。
【０００９】
本発明のメモリ素子は、参照層、非磁性層及び記録層を有し、スピン注入電流で情報を記録層に記録するメモリ素子積層体の側部に圧電体が設けられるので、記録時、記録層に対して圧電体の変形に基く応力を有効に与えることができる。これによって、記録層の保磁力が低減され、記録電流が低減される。
【発明の効果】
【００１０】
本発明に係るメモリ素子によれば、記録を安定に保持できながら少ない電流で記録が可能であり、且つ実用に供し得るメモリ素子、すなわち不揮発性メモリを提供することができる。
【図面の簡単な説明】
【００１１】
【図１】Ａ〜Ｃ  本発明に係るメモリ素子の第１実施の形態の概略構成を示す斜視図、断面図及び動作説明図である。
【図２】Ａ、Ｂ  本発明に係るメモリ素子の第２実施の形態の概略構成を示す上面図及び断面図である。
【図３】Ａ〜Ｃ  第２実施の形態の動作説明に供する電圧印加前の圧電体の状態、電圧印加後の圧電体の状態、及び圧電体の変形に伴う記録層の変形状態を示す説明図である。
【図４】Ａ、Ｂ  本発明に係るメモリ素子の第３実施の形態の概略構成を示す上面図及び断面図である。
【図５】第３実施の形態の動作説明に供する説明図である。
【図６】本発明に係るメモリ素子の第４実施の形態の概略構成を示す断面図である。
【図７】Ａ〜Ｄ  第４実施の形態に係るメモリ素子の製造方法例を示す製造工程図である。
【図８】第４実施の形態の動作説明に供する説明図である。
【図９】本発明に係るメモリ素子の第５実施の形態の概略構成を示す断面図である。
【図１０】本発明に係るメモリ素子の第６実施の形態の概略構成を示す断面図である。
【図１１】本発明に係るメモリ素子の第７実施の形態の概略構成を示す断面図である。
【図１２】本発明に係るメモリ素子の第８実施の形態の概略構成を示す断面図である。
【図１３】Ａ、Ｂ  本発明に係るメモリ素子の第９実施の形態の概略構成を示す断面図である。
【図１４】Ａ〜Ｄ  本発明のメモリ素子の効果の検証のための面内磁化膜を用いたメモリ素子の試料の作製方法を示す作製工程図である。
【図１５】図１４のメモリ素子本体の詳細図である。
【図１６】図１４の試料を用いたときの圧電体に印加する電圧（Ｖａ）と垂直磁化膜の保磁力の関係を示すグラフである。
【図１７】図１４の試料を用い、圧電体に印加する電圧を代えたときの書き込み（記録）電圧（Ｖｐ）と反転エラーの関係を示すグラフである。
【図１８】本発明の効果の検証に用いた試料であり垂直磁化膜を用いた概略構成図である。
【図１９】図１８の試料を用いたときの圧電体に印加する電圧（Ｖａ）と垂直磁化膜の保磁力の関係を示すグラフである。
【発明を実施するための形態】
【００１２】
以下、発明を実施するための形態（以下実施の形態とする）について説明する。なお、説明は以下の順序で行う。
１．本発明の実施の形態に係るメモリ素子の概要説明
２．第１実施の形態（メモリ素子の概略構成例）
３．第２実施の形態（メモリ素子の概略構成例）
４．第３実施の形態（メモリ素子の概略構成例）
５．第４実施の形態（メモリ素子の概略構成例とその製造方法例）
６．第５実施の形態（メモリ素子の概略構成例）
７．第６実施の形態（メモリ素子の概略構成例）
８．第７実施の形態（メモリ素子の概略構成例）
９．第８実施の形態（メモリ素子の概略構成例）
１０．第９実施の形態（メモリ素子の概略構成例）
１１．本発明のメモリ素子の効果の検証
【００１３】
＜本発明の実施の形態に係るメモリ素子の概要説明＞
本発明の実施の形態に係るメモリ素子は、情報の基準となる参照層（磁性層）と、記録された情報により磁化方向が変化する記録層（磁性層と）との間に非磁性層を挟んだ基本的構成のメモリ素子積層体を有する。メモリ素子積層体の表裏面には対をなす電極が配置される。本メモリ素子は、上記記録層に力学的作用を及ぼす位置に、圧電体を配置し、記録層に情報を記録する際に、圧電体に電界を印加して、記録層の保磁力を低下させるような応力を発生させ、記録に必要なスピン注入電流を低減させる構成とする。あるいは本メモリ素子は、上記圧電体に電界を印加して、高周波の振動によって記録層の磁化の才差運動を補助して、記録に必要なスピン注入電流を低減させる構成とする。
【００１４】
圧電体に、例えば電圧をかける等して、電界が印加されると、圧電体がピエゾ効果で変形し、メモリ素子積層体を構成する層への応力が変化する。このとき、記録層へも力が加わるので、記録層が変形し、逆磁歪効果で磁気異方性が変化し、保磁力が変わる。圧電体に電界を印加したときに、記録層の保磁力が低下するように、圧電体の特性、圧電体にかける電圧極性、記録層の磁歪定数などを調整しておく。これにより、圧電体に電界を印加しながら、スピン注入電流を流したとき、記録層の磁化を反転する反転電流、つまりスピン注入電流が低減する。メモリ素子では、圧電体の変形に基く記録層の変形を妨げないような、つまり記録層に応力が発生し易いような対策を施すことが好ましい。
【００１５】
参照層、記録層は、共に面内磁化膜でも良いし、垂直磁化膜でも良い。面内磁化膜の場合は、圧電体が変形したときに磁化容易方向と磁化困難方向で、伸縮率の変化が大きい方が良い。記録層が面内磁化膜で形成され、記録層の磁歪が正の場合は、磁化困難方向に記録層が引っ張られるか、磁化容易方向に記録層が圧縮されれば、磁気異方性が低下し、保磁力が低下し、記録し易くなる。記録層が面内磁化膜で形成され、記録層の磁歪が負の場合は、磁化容易方向に記録層が引っ張られるか、磁化困難方向に記録層が圧縮されれば、磁気異方性が低下し、保磁力が低下し、記録し易くなる。
【００１６】
記録層が垂直磁化膜で形成され、記録層の磁歪が正の場合は、膜面均一に引っ張られるか、膜面垂直に圧縮されれば、磁気異方性が低下し、保磁力が低下し、記録し易くなる。記録層が垂直磁化膜で形成され、記録層の磁歪が負の場合は、膜面垂直に引っ張られるか、膜面均一に圧縮されれば、磁気異方性が低下し、保磁力が低下し、記録し易くなる。
【００１７】
また、記録層に加わる力が変動すると記録層の磁化が振動するが、適当な周波数で振動させると、スピン注入トルクによる記録層の磁化の才差運動と同期して磁化の反転電流、つまりスピン注入電流が低減する。メモリ素子積層体に形成する電極、あるいは圧電体に形成する電極は、良導体金属であればよいが、圧電体、磁性層の結晶配向や反応劣化などを考慮して選択するのが好ましい。
【００１８】
圧電体材料としては、ＢａＴｉO３、ＬｉＮｂO３、ＺｎO等の酸化物での良いし、ＡｌN等の窒化物でも良いし、ポリフッ化ビニリデン等の有機物でも良い。圧電体の作製方法は、スパッタ法、化学的気相成長法、ゾルゲル法、塗布法等の方法が可能である。
【００１９】
圧電体は、メモリ素子積層体の側部に配置することができる。その際、圧電体は、メモリ素子積層体に接触して配置することもでき、あるいはメモリ素子積層体から離れて配置することもできる。圧電体は、非磁性層を残して参照層と記録層の間の側部に配置することもできる。圧電体は、メモリ素子積層体の下に、あるいは上に配置することもできる。圧電体は、非磁性層と参照層との間、あるいは非磁性層と記録層との間に配置することもできる。圧電体は、記録層と離れたところに配置したアーム等の物理的な力の伝達手段を用いて記録層に力を作用させるように構成することもできる。圧電体は、上記の配置を複数組み合わせた配置とすることもできる。
【００２０】
圧電体に形成する電極は、圧電体専用に設けてもよい。圧電体を記録層の一部や参照層の一部、あるいは非磁性層の一部に組み込む場合は、メモリ素子の記録の際に流す電流によって発生する電界によりピエゾ効果が発生する。参照層と記録層との間の非磁性層を、圧電体で構成し、圧電体による非磁性層を介したトンネル電流（スピン注入電流）によって、記録層に対してスピン注入磁化反転を起すように構成することもできる。
【００２１】
上述の本発明に実施の形態に係るメモリ素子によれば、情報の記録時に、スピン注入電流を流すと同時に、圧電体を変形させてその変形に基く力を記録層へ伝搬し記録層の保磁力を低下させることができる。従って、このメモリ素子を用いれば、情報の保持特性に優れながら、少ないスピン注入電流で記録可能な不揮発性メモリを実現することができる。
【００２２】
＜２．第１実施の形態＞
[メモリ素子の概略構成例]
図１に、本発明に係るメモリ素子の第１実施の形態の概略構成を示す。第１実施の形態に係るメモリ素子１は、図１Ａ及びＢに示すように、メモリ素子本体２と、圧電素子３とを有して構成される。メモリ素子本体２は、磁化方向が決められた参照層（磁性層）４と、記録情報に依存して磁化方向が変化する記録層（磁性層）５と、参照層４と記録層５間に設けられた非磁性層６が積層され、スピン注入電流で情報を記録層５に記録するメモリ素子積層体７を有する。非磁性層６は、いわゆるトンネルバリア膜と呼ばれる。メモリ素子本体２は、さらにメモリ素子積層体７の表裏面に形成した一対の上部電極８及び下部で９を有する。圧電素子３は、圧電体材料からなる圧電体１１と、圧電体１１の両面に形成された一対の電極１２、１３とから成る。
【００２３】
圧電体１１は、メモリ素子積層体７の側部に設けられる。本実施の形態では、基板１５上にメモリ素子本体２が配置され、基板１５上のメモリ素子本体２の側部から少し離れて圧電素子３が配置される。圧電素子２には、電極１２、１３に接続して圧電体１１に電界を印加する手段（図示せず）が設けられる。
【００２４】
記録層５及び参照層４は、平面磁化膜で形成されると共に、直交する長軸と短軸を有する形状、本例では楕円形状もしくは楕円形状に近い形状に形成される。記録層５及び参照層４は、本例では磁歪が正の平面磁化膜で形成される。記録層５及び参照層４は、長軸方向が磁化容易方向であり、短軸方向が磁化困難方向となり、長軸方向に磁化される。圧電素子３は、電極１２及び１３に所要の電圧を与えて圧電体１１に電界を印加したときに圧電体１１が電極１２及び１３の対向方向に圧縮変形するように、圧電材料等を選択して構成される。メモリ素子積層体７は、その長軸方向が圧電体１１の圧縮方向に平行するように配置される。
【００２５】
基板１５は、圧電素子３の圧電体１１の圧縮変形がメモリ素子積層体７の記録層５に伝搬されて記録層５に圧縮応力を与えるための応力伝播部材となるものである。基板１５は、圧電体１１の変形に基いて変形し易いように、つまり応力が伝わり易いように、硬質部材１６の下に軟質部材１７を配置した積層基板で形成される。硬質部材としては、例えばＳｉＯ２、Ａｌ２Ｏ３、Ｓｉ３Ｎ４等のセラミック材料を用いることができる。軟質部材としては、Ａｕ等の金属、あるいは熱硬化レジスト材料などの有機物などを用いることができる。
【００２６】
次に、第１実施の形態に係るメモリ素子１の動作を説明する。情報の記録時、メモリ素子本体２の上部電極８及び下部電極９を通じて記録層５にスピン注入電流が流れる。このスピン注入電流の供給と同時に、圧電素子３に所要の電圧が与えられて圧電体１１に電界が印加される。図１Ｃに示すように、この電界によって圧電体１１は、電極１２及び１３の対向方向に力Ｆ１を受けて圧縮変形する。この力Ｆ１が基板１５に伝わり、さらにメモリ素子本体３にも伝わり、メモリ素子積層体の各層に長軸方向の圧縮応力が誘起される。このとき、記録層５にも力Ｆ１が伝搬し長軸方向に圧縮変形する。記録層５は、磁歪が正の平面磁化膜で形成されているので、長軸方向に圧縮応力を受けることにより、逆磁歪効果で磁気異方性が弱まり、記録層５の持力が低下する。記録層５の保磁力の低下で、スピン注入電流を低減することができる。
【００２７】
ここで、圧電体１１に印加する電圧が高周波電圧のとき、その周波数は１ＧＨｚ以上で１０ＧＨｚ以下が好ましい。この範囲を外れると、本発明のスピン注入電流を低減させる効果が小さくなり過ぎて好ましくない。上記の周波数範囲は、以下の各実施の形態においても適用できる。
【００２８】
第１実施の形態に係るメモリ素子１によれば、メモリ素子本体２の記録層５に力を及ぼすように圧電素子３を配置し、圧電素子３に電圧をかけながら、メモリ素子積層体７にスピン注入電流を流すことにより、スピン注入電流を低減することができる。従って、記録を安定に保持しながら少ないスピン注入電流で記録が可能であり、しかも実用に供し得る不揮発性メモリを提供することができる。
【００２９】
［変形例］
図１では、記録層５及び参照層４を磁歪が正の平面磁化膜で形成したメモリ素子１に付いて説明した。これに対し、記録層５及び参照層４を磁歪が負の平面磁化膜で形成したメモリ素子にも適用することができる。この場合は、図１の圧電素子２を、圧電体１１の変形方向が磁歪が負の平面磁化膜による記録層及び参照層の短軸方向と平行になるように、基板１５上に配置して構成される。この構成によれば、記録時に、圧電体１１が圧縮変形し、これに伴い基板１５を通じてメモリ素子本体２の記録層５が短軸方向に圧縮変形する。記録層５が磁歪が負の平面磁化膜で形成されるので、短軸方向に圧縮応力を受けることにより、逆磁歪効果で磁気異方性が弱まり、記録層５の保磁力が低下する。記録層５の保磁力の低下で、スピン注入電流を低減することができる。従って、記録を安定に保持しながら少ないスピン注入電流で記録が可能であり、しまも実用に供し得る不揮発性メモリを提供することができる。
【００３０】
＜３．第２実施の形態＞
図２に、本発明に係るメモリ素子の第２実施の形態の概略構成を示す。図２Ａはメモリ素子積層体及びその側部に配置された圧電体を含む概略上面図、図２Ｂはメモリ素子の概略断面図である。第２実施の形態に係るメモリ素子２１は、メモリ素子本体２と、圧電体１１とを有して構成される。メモリ素子本体２は、前述と同様に、参照層（磁性層）４と、記録層(磁性層)５と、参照層４と記録層５との間に設けた非磁性層６とが積層されたメモリ素子積層体７と、メモリ素子積層体７の表裏面に形成した上部電極８及び下部電極９とから成る。下部電極９は大きめに形成され、この下部電極９上にメモリ素子積層体７及び上部電極８が積層形成される。
【００３１】
記録層５及び参照層４は、平面磁化膜で形成されると共に、直交する長軸と短軸を有する形状、本例では楕円形状もしくは楕円形状に近い形状に形成される。記録層５及び参照層４は、本例では磁歪が正の平面磁化膜で形成される。記録層５及び参照層４は、長軸方向が磁化容易方向であり、短軸方向が磁化困難方向となり、長軸方向に磁化される。
【００３２】
一方、圧電体１１は、下部電極９上に在って、メモリ素子積層体７の短軸方向の両側部に配置される。圧電体１１は、メモリ素子積層体７、特に記録層５に力学的に接続される必要がある。後述するように記録層に引っ張り応力を与える場合、圧電体１１は、メモリ素子積層体７に対して、接着などにより機械的に接続する必要がある。このため、本例の圧電体１１は、下部電極９の表面に接続し、参照層４から記録層５に至るメモリ素子積層体７の側面に接続して、さらに記録層５の表面に一部延長する断面逆Ｌ字形状を有して形成される。圧電体１１の延長部も記録層５の表面に接続される。圧電体１１は、記録時に記録層と参照層間の非磁性層で発生する電界２３を受けて伸び変形するように、圧電材料等を選択して構成される。
【００３３】
さらに、上部電極８と下部電極９との間に記録電圧源２２が接続される。この記録電圧源２２は、メモリ素子積層体７にスピン注入電流を供給するスピン注入電流供給源と、圧電体１１に電界を印加する電圧供給源を兼ねている。
【００３４】
次に、第２実施の形態に係るメモリ素子２１の動作を説明する。先ず、記録前の圧電体１１の状態は、図３Ａに示すように、電界が印加されていないので、何ら変形していない。情報の記録時、記録電圧源２２からメモリ素子本体２の上部電極８及び下部電極９を通じて記録層５にスピン注入電流が流れる。このとき、同時に非磁性層６を挟む参照層４及び記録層５間に電界２３が発生し、この電界２３が圧電体１１に印加される。圧電体１１では、電界２３を受けた部分が垂直方向に伸びる（矢印ｂ参照）。この伸びに伴って、圧電体１１の全体が、図３Ｂに示すように、矢印ａ方向に変形する。つまり、圧電体１１の内側が伸びて、外側が変化しないので、結果として圧電体１１の柱状部が反り、矢印ａ方向に変形する。メモリ素子積層体７の短軸方向の両側に配置された圧電体１１が、メモリ素子積層体７から離れる方向に変形することにより、図３Ｃに示すように、記録層５が短軸方向に引っ張り変形し、記録層５に短軸方向の引っ張り応力が発生する。記録層５は、磁歪が正の平面磁化膜で形成されているので、短軸方向の引っ張り応力を受けることにより、逆磁歪効果で磁気異方性が弱まり、記録層５の持力が低下する。記録層５の保磁力の低下で、スピン注入電流を低減することができる。
【００３５】
第２実施の形態に係るメモリ素子２１によれば、メモリ素子本体２の記録層５に力を及ぼすように圧電体１１を配置し、圧電体１１に電界を印加しながら、メモリ素子積層体７にスピン注入電流を流すことにより、スピン注入電流を低減することができる。従って、記録を安定に保持しながら少ないスピン注入電流で記録が可能であり、しまも実用に供し得る不揮発性メモリを提供することができる。
【００３６】
［変形例］
図２では、記録層５及び参照層４を磁歪が正の平面磁化膜で形成したメモリ素子２１に付いて説明した。これに対し、記録層５及び参照層４を磁歪が負の平面磁化膜で形成したメモリ素子にも適用することができる。この場合は、図２の圧電体１１を、メモリ素子積層体７の長軸方向の両側に配置して構成される。この構成によれば、記録時に、圧電体１１が図３Ｂに示すように変形することにより、記録層５は長軸方向に引っ張り変形する。記録層５が磁歪が負の平面磁化膜で形成されるので、長軸方向の引っ張り応力を受けることにより、逆磁歪効果で磁気異方性が弱まり、記録層５の保磁力が低下する。記録層５の保磁力の低下で、スピン注入電流を低減することができる。従って、記録を安定に保持しながら少ないスピン注入電流で記録が可能であり、しまも実用に供し得る不揮発性メモリを提供することができる。
【００３７】
＜４．第３実施の形態＞
［メモリ素子の概略構成例］
図４に、本発明に係るメモリ素子の第３実施の形態の概略構成を示す。第３実施の形態に係るメモリ素子２５は、図４Ａ及びＢに示すように、メモリ素子本体２と圧電体１１とを有して構成される。メモリ素子本体２は、前述と同様に、参照層（磁性層）４と、記録層(磁性層)５と、参照層４と記録層５との間に設けた非磁性層６とが積層されたメモリ素子積層体７と、メモリ素子積層体７の表裏面に形成した上部電極８及び下部電極９とから成る。下部電極９は大きめに形成され、この下部電極９上にメモリ素子積層体７及び上部電極８が積層形成される。
【００３８】
記録層５及び参照層４は、垂直磁化膜で形成されると共に、所要の厚みを有して円形状に形成される。記録層５及び参照層４は、本例では磁歪が負の垂直磁化膜で形成される。圧電体１１は、下部電極９の表面に接してメモリ素子積層体７の外側面に接触するように、あるいは機械的に接続するように円筒形状に形成される。この円筒形状の圧電体１１の外周面には、圧電体１１と同じ高さで接触しあるいは機械的に接続して、且つ下部電極９と電気的に接続する金属膜２６が形成される。圧電体１１は、前述したように、メモリ素子積層体７、特に記録層５に力学的に接続される必要がある。後述するように記録層に圧縮応力を与える場合は、圧電体１１をメモリ素子積層体７に対して接触するように配置しても良い。または、圧電体１１をメモリ素子積層体７に対して機械的に接続することもできる。圧電体１１は、円筒形状の厚み方向に電界を受けたときに、厚みが伸びるような変形を起させるように、圧電材料等を選択して構成される。
【００３９】
さらに、上部電極８と下部電極９との間に記録電圧源２２が接続される。この記録電圧源２２は、メモリ素子積層体７にスピン注入電流を供給するスピン注入電流供給源と、圧電体１１に電界を印加する電圧供給源を兼ねている。
【００４０】
次に、第３実施の形態に係るメモリ素子２５の動作を説明する。情報の記録時、記録電圧源２２からメモリ素子本体２の上部電極８及び下部電極９を通じて記録層５にスピン注入電流が流れる。このとき、同時に上部電極８に接続された記録層５と、下部電極９に接続された金属膜２６との間に電界２７が発生する。つまり、圧電体１１の記録層５に対応する内部に電界２７が印加されることになる（図４Ｂ参照）。圧電体１１は、電界２７を受けた部分が厚み方向に伸びるように変形する。図５に示すように、圧電体１１の上記変形に伴い、記録層５は外周から力が加わり圧縮応力を受ける。円形状の記録層５は、磁歪が負の垂直磁化膜で形成されているので、圧縮応力を受けることにより、逆磁歪効果で磁気異方性が弱まり、記録層５の保磁力が低下する。記録層５の保磁力の低下で、スピン注入電流を低減することができる。
【００４１】
第３実施の形態に係るメモリ素子２５によれば、メモリ素子本体２の記録層５に力を及ぼすように圧電体１１を配置し、圧電体１１に電界を印加しながら、メモリ素子積層体７にスピン注入電流を流すことにより、スピン注入電流を低減することができる。従って、記録を安定に保持しながら少ないスピン注入電流で記録が可能であり、しまも実用に供し得る不揮発性メモリを提供することができる。
【００４２】
［変形例］
図４では、記録層５及び参照層４を磁歪が負の垂直磁化膜で形成したメモリ素子２５に付いて説明した。これに対し、記録層５及び参照層４を磁歪が正の垂直磁化膜で形成したメモリ素子にも適用することができる。この場合は、図４の圧電体１１を、記録層５に対して引っ張り応力を与えるような構成とする。このため、圧電体１１は、メモリ素子積層体７に対して機械的に接続するように配置される。このようにすれば、記録時に、圧電体１１の変形で記録層５に引っ張り応力を与えることができる。記録層５は磁歪が正の垂直磁化膜で形成されることにより、逆磁歪効果で磁気異方性が弱まり、記録層５の保磁力が低下する。記録層５の保磁力の低下で、スピン注入電流を低減することができる。従って、記録を安定に保持しながら少ないスピン注入電流で記録が可能であり、しまも実用に供し得る不揮発性メモリを提供することができる。
【００４３】
＜５．第４実施の形態＞
［メモリ素子の概略構成例］
図６に、本発明に係るメモリ素子の第４実施の形態の概略構成を示す。第４実施の形態に係るメモリ素子３１は、メモリ素子本体２と、メモリ素子積層体の側部に設けられた圧電体１１とを有して構成される。メモリ素子本体２は、前述と同様に、参照層（磁性層）４と、記録層(磁性層)５と、参照層４と記録層５との間に設けた非磁性層６とが積層されたメモリ素子積層体７と、メモリ素子積層体７の表裏面に形成した上部電極８及び下部電極９とから成る。
【００４４】
記録層５及び参照層４は、平面磁化膜で形成することもでき、あるいは垂直磁化膜で形成することもできる。つまり、本メモリ素子本体２は、記録層５及び参照層４として、面内磁化膜、垂直磁化膜のいずれにも適応可能である。
【００４５】
一方、圧電体１１は、参照層４と記録層５との間在って中央部でない側部に形成される。つまり、圧電体１１は、非磁性層の中央部を残して、参照層４と記録層５との間の端部側に埋め込むように形成される。この圧電体１１は、厚み方向に変形する圧電体で形成される。例えば、圧電体１１は、厚み方向に伸び変形する圧電体、あるいは厚み方向に圧縮変形する圧電体で形成することができる。
【００４６】
記録層５は、圧電体１１の厚み方向の変形に基いて、上部、下部で圧縮応力、引っ張り応力、あるいはその逆の応力が発生するので上部と下部で磁歪の極性を変えた２層の磁性積層膜で形成することができる。あるいは、記録層５は、上部を非磁性金属膜で形成することもできる。
【００４７】
さらに、上部電極８と下部電極９との間に記録電圧源２２が接続される。この記録電圧源２２は、メモリ素子積層体７にスピン注入電流を供給するスピン注入電流供給源と、圧電体１１に電界を印加する電圧供給源を兼ねている。
【００４８】
［メモリ素子の製造方法例］
図７に第４実施の形態に係るメモリ素子３１の製造方法例、特にその圧電体を埋め込んだメモリ素子積層体の製法例を示す。図７は、非磁性層６内に圧電体１１を形成する方法の概略図である。先ず、図７Ａに示すように、参照層４、非磁性層６及び記録層５を積層したメモリ素子積層体７を形成する。
【００４９】
次に、図７Ｂに示すように、化学エッチングなどにより非磁性層の一部を選択的に除去する。すなわち、非磁性層６の中央部を残して、端部側を選択的に除去し、隙間３３を形成する。
【００５０】
次に、図７Ｃに示すように、例えばゾルゲル法、ＣＶＤ法などにより、非磁性層６が除去された隙間３３内に圧電体材料１１Ａを充填する。このとき、圧電体材料１１Ａはメモリ素子積層体７の外周にも被着される。
【００５１】
次に、図７Ｄに示すように、メモリ素子積層体７の外周に被着されている圧電体材料１１Ａを除去する。これにより、参照層４と記録層５に間に中央の非磁性層６を残して、圧電体１１を埋め込んだメモリ素子積層体７が得られる。
【００５２】
次に、第４実施の形態に係るメモリ素子３１の動作を説明する。情報の記録時、記録電圧源２２からメモリ素子本体２の上部電極８及び下部電極９を通じて記録層５にスピン注入電流が流れる。このとき、同時に記録層５と参照層４間に挟まれた圧電体１１に電界が印加される。この電界で、例えば、図８に示すように、圧電体１１が厚み方向に伸びるように変形したときには、記録層５が下に凹状となるように変形されることにより、記録層５の上部は圧縮されて圧縮応力が発生し、下部は引っ張られて引っ張り応力が発生する。
【００５３】
記録層５を面内磁化膜で形成することきは、記録層５の圧縮応力が生じる上部を磁歪が正の面内磁化膜で形成し、引っ張り応力が生じる下部を磁歪が負の面内磁化膜で形成すれば、逆磁歪効果で磁気異方性が弱まり、記録層５の保磁力が低下する。記録層５の保磁力の低下で、スピン注入電流を低減することができる。記録層５を垂直磁化膜で形成することきは、記録層５の圧縮応力が生じる上部を磁歪が負の垂直磁化膜で形成し、引っ張り応力が生じる下部を磁歪が正の垂直磁化膜で形成すれば、逆磁歪効果で磁気異方性が弱まり、記録層５の保磁力が低下する。記録層５の保磁力の低下で、スピン注入電流を低減することができる。
【００５４】
図示しないが、上記電界で圧電体１１が逆に厚み方向に縮むように変形したときは、記録層５が上に凸状となるように変形されることにより、記録層５の下部は圧縮されて圧縮応力が発生し、上部は引っ張られて引っ張り応力が発生する。記録層５を面内磁化膜で形成することきは、記録層５の圧縮応力が生じる下部を磁歪が正の面内磁化膜で形成し、引っ張り応力が生じる上部を磁歪が負の面内磁化膜で形成すれば、逆磁歪効果で磁気異方性が弱まり、記録層５の保磁力が低下する。記録層５の保磁力の低下で、スピン注入電流を低減することができる。記録層５を垂直磁化膜で形成することきは、記録層５の圧縮応力が生じる下部を磁歪が負の垂直磁化膜で形成し、引っ張り応力が生じる上部を磁歪が正の垂直磁化膜で形成すれば、逆磁歪効果で磁気異方性が弱まり、記録層５の保磁力が低下する。記録層５の保磁力の低下で、スピン注入電流を低減することができる。
【００５５】
また、記録層５は、図８において、上部と下部で磁歪の極性を変える構成とせず、上部を非磁性金属層にすれば、上部の影響を無くして、スピン注入電流を低減することができる。
【００５６】
第４実施の形態に係るメモリ素子３１によれば、前述と同様に、圧電体１１に電界を印加しながら、メモリ素子積層体７にスピン注入電流を流すことにより、スピン注入電流を低減することができる。従って、記録を安定に保持しながら少ないスピン注入電流で記録が可能であり、しまも実用に供し得る不揮発性メモリを提供することができる。
【００５７】
＜６．第５実施の形態＞
［メモリ素子の概略構成例］
図９に、本発明に係るメモリ素子の第５実施の形態の概略構成を示す。第５実施の形態に係るメモリ素子３５は、基板３６上に圧電素子３７とメモリ素子本体２とを積層して構成される。メモリ素子本体２は、前述と同様に、参照層（磁性層）４と、記録層(磁性層)５と、参照層４と記録層５との間に設けた非磁性層６とが積層されたメモリ素子積層体７と、メモリ素子積層体７の表裏面に形成した上部電極８及び下部電極９とから成る。圧電素子３７は、基板３６の表面上に一方の電極３８、圧電体１１及び他方の電極３９を積層して形成される。他方の電極３９は、上記メモリ素子本体２の下部電極９と共用している。
【００５８】
記録層５及び参照層４は、前述の実施の形態で説明したように、平面磁化膜あるいは主直磁化膜、さらに磁歪の極性を選択して形成される。
【００５９】
圧電素子３７の圧電体１１は、ピエゾ効果で膜厚が変わるように構成される。メモリ素子本体２の上部電極８は、メモリ素子積層部７が圧電素子の変形に基いて変形し易いように、空隙４１を有する凹状に形成される。上部電極８を圧電素子３７及びメモリ素子本体２は、例えばシリコン酸化膜などによる絶縁充填材層４２により埋め込まれる。
【００６０】
図示しないが、圧電素子３７の一対の電極３８及び３９（９）間には所要の電圧を印加するための電圧供給源が接続される。また、メモリ素子本体２の上部電極８及び下部電極９間にはスピン注入電流を流すための記録電圧源が接続される。
【００６１】
次に、第５実施の形態に係るメモリ素子３５の動作を説明する。情報の記録時、メモリ素子本体２の記録層５にスピン注入電流を流すと同時に、圧電素子３７に電圧を印加して圧電体１１を厚み方向に変形させる。圧電体１１の厚み方向の変形が記録層５に伝搬して、記録層５が変形し、逆磁歪効果で記録層５の磁気異方性が弱まり、保磁力が低下し、スピン注入電流が低減する。
【００６２】
第５実施の形態に係るメモリ素子３５によれば、前述と同様に、圧電素子３７に電圧を印加しながら、メモリ素子積層体７にスピン注入電流を流すことにより、スピン注入電流を低減することができる。従って、記録を安定に保持しながら少ないスピン注入電流で記録が可能であり、しかも実用に供し得る不揮発性メモリを提供することができる。
さらに、本実施の形態では、メモリ素子本体２の上部電極８を空隙４１を有する凹状に形成されるので、圧電素子３７での変形に基く記録層５に対する変形をし易くすることができる。また、圧電素子３７の他方の電極３９とメモリ素子本体２の下部電極９とを共用しているので、メモリ素子３５の全体の構成を簡略化できる。
【００６３】
［変形例］
図９に示すメモリ素子３５は、圧電素子３７をメモリ素子本体２の下部に配置して構成したが、図示しないが、圧電素子３７をメモリ素子本体２の上部に配置して構成することもできる。この場合、上部電極９は平面状に形成され、圧電素子３７の一方の電極３８と共用される。かかる構成のメモリ素子においても、圧電素子３７に電圧を印加しながら、メモリ素子積層体７にスピン注入電流を流すことにより、スピン注入電流を低減することができる。従って、記録を安定に保持しながら少ないスピン注入電流で記録が可能であり、しかも実用に供し得る不揮発性メモリを提供することができる。
【００６４】
＜７．第６実施の形態＞
［メモリ素子の概略構成例］
図１０に、本発明に係るメモリ素子の第６実施の形態の概略構成を示す。第６実施の形態に係るメモリ素子４５は、第５実施の形態と同様に、基板３６上に圧電素子３７とメモリ素子本体とを積層して構成される。
【００６５】
そして、本実施の形態では、特に、基板３６のメモリ素子本体２及び圧電素子３７の直下に対応する位置に空隙４６が形成される。この空隙４６は、圧電素子３７の圧電体１１の変形に基くメモリ素子積層体７の変形をし易くする。
メモリ素子本体２、圧電素子３７などを含むその他の構成は、第５実施の形態で説明したと同様であるので、図１０において、図９と対応する部分に同一符号を付して重複説明を省略する。
【００６６】
第６実施の形態に係るメモリ素子４５によれば、前述と同様に、圧電素子３７に電圧を印加しながら、メモリ素子積層体７にスピン注入電流を流すことにより、スピン注入電流を低減することができる。従って、記録を安定に保持しながら少ないスピン注入電流で記録が可能であり、しかも実用に供し得る不揮発性メモリを提供することができる。
さらに、本実施の形態では、基板３６のメモリ素子本体２及び圧電素子３７の直下の部分に空隙４６を有するので、圧電素子３７での変形に基く記録層５に対する変形をし易くすることができる。
［変形例］
上述の基板に空洞４６を設ける構成は、第１〜第４実施の形態の構成にも適用できる。
【００６７】
＜８．第７実施の形態＞
［メモリ素子の概略構成例］
図１１に、本発明に係るメモリ素子の第７実施の形態の概略構成を示す。第７実施の形態に係るメモリ素子４８は、第５実施の形態と同様に、基板３６上に圧電素子３７とメモリ素子本体とを積層して構成される。
【００６８】
そして、本実施の形態では、特に、基板３６と圧電素子３７との間に基板３６より高い弾性を有する高弾性部材４９が介挿される。この高弾性部材４９は、圧電素子３７の圧電体１１の変形に基くメモリ素子積層体７の変形をし易くする。高弾性部材４９としては、例えばゴム部材などを用いることができる。
メモリ素子本体２、圧電素子３７などを含むその他の構成は、第５実施の形態で説明したと同様であるので、図１１において、図９と対応する部分に同一符号を付して重複説明を省略する。
【００６９】
第７実施の形態に係るメモリ素子４８によれば、前述と同様に、圧電素子３７に電圧を印加しながら、メモリ素子積層体７にスピン注入電流を流すことにより、スピン注入電流を低減することができる。従って、記録を安定に保持しながら少ないスピン注入電流で記録が可能であり、しかも実用に供し得る不揮発性メモリを提供することができる。
さらに、本実施の形態では、基板３６と圧電素子３７との間に高弾性部材４９を有するので、圧電素子３７での変形に基く記録層５に対する変形をし易くすることができる。
［変形例］
上述の高弾性部材４９を設ける構成は、第１〜第４実施の形態の構成にも適用できる。
【００７０】
＜９．第８実施の形態＞
［メモリ素子の概略構成例］
図１２に、本発明に係るメモリ素子の第８実施の形態の概略構成を示す。第８実施の形態に係るメモリ素子５１は、基板５２上に、メモリ素子積層体５４と、メモリ素子積層体５４の表裏面に形成した上部電極８及び下部電極９とからなるメモリ素子本体５５を形成して構成される。メモリ素子積層体５４は、参照層（磁性層）４と、記録層（磁性層）５と、参照層４と記録層５との間に設けた非磁性層５３とが積層して形成される。記録層５及び参照層４は、前述の実施の形態で説明したように、平面磁化膜あるいは主直磁化膜、さらに磁歪の極性を選択して形成される。
【００７１】
そして、本実施の形態では、特に、非磁性層５３を圧電体膜で形成される。この圧電体膜は、ピエゾ効果で膜厚が変わるように構成される。この圧電体膜は、スピン注入電流が流れるトンネルバリア膜として機能するように、膜厚が選定される。メモリ素子本体２の上部電極８及び下部電極９間にはスピン注入電流を流すための記録電圧源５６が接続される。
【００７２】
次に、第８実施の形態に係るメモリ素子５１の動作を説明する。情報の記録時、記録電圧源５６から上部電極８及び下部電極９を通じて、メモリ素子本体２の記録層５にスピン注入電流が流れて記録が行われる。このとき、非磁性層５３を構成する圧電体膜に電界が発生することにより、ピエゾ効果で非磁性層５３が膜厚方向に変形する。この非磁性層５３の変形が記録層５に伝搬して、記録層５が変形し、逆磁歪効果で記録層５の磁気異方性が弱まり、保磁力が低下し、スピン注入電流が低減する。
【００７３】
第８実施の形態に係るメモリ素子５１によれば、非磁性層５３を圧電体膜で形成することによって、スピン注入電流を低減することができる。従って、記録を安定に保持しながら少ないスピン注入電流で記録が可能であり、しかも実用に供し得る不揮発性メモリを提供することができる。また、非磁性層５３を圧電体で形成することにより、メモリ素子全体の構成を簡素化することができる。
【００７４】
＜１０．第９実施の形態＞
［メモリ素子の概略構成例］
図１３Ａ、Ｂに、本発明に係るメモリ素子の第９実施の形態の概略構成を示す。図１３Ａに示す第９実施の形態に係るメモリ素子５７は、メモリ素子本体２と、圧電体１１とを有して構成される。メモリ素子本体２は、前述と同様に、参照層（磁性層）４と、記録層(磁性層)５と、参照層４と記録層５との間に設けた非磁性層６とが積層されたメモリ素子積層体７と、メモリ素子積層体７の表裏面に形成した上部電極８及び下部電極９とから成る。記録層５及び参照層４は、磁歪が正あるいは負の垂直磁化膜で形成することができる。
【００７５】
一方、圧電体１１は、参照層４と非磁性層６との間に形成される。この圧電体１１は、厚み方向に変形する圧電体で形成される。例えば、圧電体１１は、厚み方向に伸び変形する圧電体、あるいは厚み方向に圧縮変形する圧電体で形成することができる。
【００７６】
さらに、上部電極８と下部電極９との間に記録電圧源２２が接続される。この記録電圧源２２は、メモリ素子積層体７にスピン注入電流を供給するスピン注入電流供給源と、圧電体１１に電界を印加する電圧供給源を兼ねている。
【００７７】
図１３Ｂに示す第９実施の形態に係るメモリ素子５８は、圧電体１１が非磁性層６と記録層５との間に形成される以外は、図１３Ａと同様に構成される。
【００７８】
次に、第９実施の形態に係るメモリ素子５７及び５８の動作を説明する。情報の記録時、記録電圧源２２からメモリ素子本体２の上部電極８及び下部電極９を通じて記録層５にスピン注入電流が流れる。このとき、同時に参照層４と非磁性層６間の圧電体１１（図１３Ａ）、あるいは非磁性層６と記録層５間の圧電体１１（図１３Ｂ）に電界が印加される。例えば、記録層５が磁歪が正の垂直磁化膜で形成され、上記の電界で圧電体１１が厚み方向に伸びるように変形したときには、記録層５に厚み方向の圧縮応力が発生し、逆磁歪効果で磁気異方性が弱まり、記録層５の保磁力が低下する。
【００７９】
逆に、例えば、記録層５が磁歪が負の垂直磁化膜で形成され、上記の電界で圧電体１１が厚み方向に縮むように変形したときには、記録層５に厚み方向の引っ張り応力が発生し、逆磁歪効果で磁気異方性が弱まり、記録層５の保磁力が低下する。いずれの場合も、記録層５の保磁力の低下で、スピン注入電流を低減することができる。
【００８０】
第９実施の形態に係るメモリ素子５７及び５８によれば、圧電体１１に電界を印加しながら、メモリ素子積層体７にスピン注入電流を流すことにより、スピン注入電流を低減することができる。従って、記録を安定に保持しながら少ないスピン注入電流で記録が可能であり、しまも実用に供し得る不揮発性メモリを提供することができる。
【００８１】
＜１１．本発明のメモリ素子の効果の検証＞
初めに、図１４に、本発明のメモリ素子の効果を検証のための測定用の試料（メモリ素子）の作製方法について示す。図１４Ａに示すように、圧電体材料であるＢａＴｉＯ３の単結晶基板６１の表面に２本の溝６２を形成する。溝６２の深さｈは、約１００ｎｍ、溝６２と溝６２の間の間隔ｄは１００ｎｍである。
【００８２】
次に、図１４Ｂに示すように、２つの溝６２内に銅（Ｃｕ）を埋めて表面を平坦化し、一対の銅による電極６３［６３Ａ，６３Ｂ］を形成する。この一対の電極６３Ａ及び６３Ｂと、両電極６３Ａ及び６３Ｂで挟まれた圧電体６１ａとのより圧電素子６０が構成される。
【００８３】
次に、図１４Ｃに示すように、圧電素子６０を含む単結晶基板６１の表面上に、絶縁層６４、下電極６５を成膜し、さらに下電極６５上にメモリ素子本体６６及び上電極６７を成膜する。メモリ素子本体６６は、溝６２内の両電極６３Ａ及び６３Ｂ間の領域に対応して形成する。絶縁層６４は、膜厚２０ｎｍのシリコン酸化（ＳｉＯ２）膜で形成される。下電極６５は、膜厚１０ｎｍのＣｕ膜で形成される。上電極６７は、膜厚５ｎｍのＴｉ膜で形成される。
【００８４】
メモリ素子本体６６は、図１５に示すように、各層を積層した、いわゆるトンネル磁気抵抗素子（ＭＴＪ素子）として形成される。即ち、下から膜厚５ｎｍのＴａ膜による下部電極７１、膜厚２０ｎｍのＰｔＭｎ膜による反強磁性層７２、膜厚２ｎｍのＣｏＦｅ膜による磁性層７３、膜厚０．８ｎｍのＲｕ膜による非磁性層７４、膜厚２ｎｍのＣｏＦｅＢ膜による磁性層（参照層）７５を成膜する。磁性層７３、非磁性層７４及び磁性層７５の３層により、磁化固定層７９が構成される。さらに、膜厚０．８ｎｍのＭｇＯ膜による非磁性層（トンネル絶縁層）７６、膜厚３ｎｍのＣｏＦｅＴａＢ膜による記録層（磁性層）７７及び膜厚５ｎｍのＴａ膜による上部電極７８を成膜する。メモリ素子本体６６は、長軸が２００ｎｍ、短軸が８０ｎｍの楕円形状に形成される。図１４Ｄの紙面に垂直な方向（紙面の奥行方向）が長軸方向である。上記の各磁性層は面内磁化膜である。
【００８５】
次に、図１４Ｄに示すように、メモリ素子本体６６及び上電極６７の側面及び下電極６５の表面を絶縁部材８１で被覆し、下電極６５の一部に接続する端子８２と、上電極６７に接続する端子８３を形成する。なお、図示しないが、圧電素子６０の電極６３Ａ、６３Ｂにそれぞれ接続する端子も形成する。このようにして、目的とする圧電素子６０及びメモリ素子本体（ＭＴＪ素子）６６を一体化した、試料となるメモリ素子８４を作製する。
【００８６】
このメモリ素子８４を用いて測定を行った。図１６に、圧電素子６０にかける電圧（Ｖａ）とメモリ素子本体（ＭＴＪ素子）６６の記録層７７の保磁力（Ｈｃ）との関係を示す。圧電素子６０に印加する電圧Ｖａを絶対値で増やすと、メモリ素子本体（ＭＴＪ素子）６６の記録層７７の保磁力が低下し、圧電素子６０（従って圧電体６１ａ）の変化がメモリ素子本体（ＭＴＪ素子）６６に作用していることが確認できる。
【００８７】
図１７に、圧電素子６０にそれぞれ異なる電圧を印加し、メモリ素子本体（ＭＴＪ素子）６６に１００ｎｓパルス幅のパスル電圧（Ｖｐ）を印加してスピン注入磁化反転を行ったときの、反転エラー率と印加パルス電圧（Ｖｐ）との関係を示す。本測定では、圧電素子６０に夫々電圧を印加しない場合（Ｖａ＝０Ｖ）、１０Ｖの直流電圧（Ｖａ＝１０Ｖ）を印加した場合、及び振幅幅３Ｖで周波数２．５ＧＨｚの高周波電圧（Ｖａ＝ｒｆ  ３Ｖｐｐ）を印加した場合である。
【００８８】
圧電素子６０、即ちその圧電体６１ａに直流あるいは高周波の電圧を印加すると、低いパルス電圧（Ｖｐ）で反転エラー率が減少し、本発明のメモリ素子の効果が確認できる。
【００８９】
次に、垂直磁化膜に対する本発明のメモリ素子の効果を検証する。図１８に、試料を示す。試料８６は、下電極８上に垂直磁化膜８８と圧電体８９の積層体９０を複数配列し、各積層体９０上にわたって共通の上電極９１を形成して構成される。下電極８７は、膜厚２０ｎｍのＡｕ膜で形成される。上電極９１は、透明電極で形成される。垂直磁化膜８８は、膜厚０．５ｎｍのＣｏ膜と膜厚０．５ｎｍのＮｉ膜を５周期連続積層した積層膜で形成される。圧電体８９は、膜厚１０ｎｍのＺｎＯ膜で形成される。下電極８７と上電極９１間の垂直磁化膜８８と圧電体８９による積層体９０が形成されない空間部は例えばシリコン酸化（ＳｉＯ２）膜などの絶縁膜９２が充填される。上記１つの積層体９０は、直径１００ｎｍのパターンに形成される。
【００９０】
この積層体９０の集合体を光磁気効果で測定した。図１９に、圧電体８９への印加電圧と、垂直磁化膜８８の保磁力の関係を示す。垂直磁化膜８８においても、圧電体８９に印加する電圧Ｖａを絶対値で増やすと垂直磁化膜８８の保磁力が低下し、本発明の効果が確認できる。
【００９１】
さらに、より簡単な構成で本発明の効果を検証する。試料は、図示しないが、上面から見て楕円形状のＭＴＪ素子を形成し、このＭＴＪ素子と接する部分に圧電体材料を充填して構成される。試料のＭＴＪ素子は面内磁化膜を用いた。記録時に、試料のＭＴＪ素子のトンネルバリア層（非磁性層）の端部に発生する電界によって圧電体材料が変形し、その変形が記録層に影響を及ぼすことによる反転電流（スピン注入電流）低減効果を測定した。表１に充填する圧電体材料を変えたときの反転電流Ｊｃｏの測定結果を示す。表１は、圧電体材料としてＡｌＮ膜、ＢａＴｉＯ３膜、ＬｉＮｂＯ３膜を用いたＭＴＪ素子を、充填材料として非晶質シリコン酸化（ＳｉＯ２）を用いたＭＴＪ素子と比較して示す。
【００９２】
【表１】
2012009786.tif 000003
【００９３】
表１から明らかなように、充填材料にいずれの圧電体材料を用いたＭＴＪ素子では、充填材料に非晶質シリコン酸化膜を用いたＭＴＪ素子と比較して、反転電流Ｊｃｏが低減することが確認される。
【符号の説明】
【００９４】
１・・メモリ素子、２・・メモリ素子本体、３・・圧電素子、４・・参照層、５・・記録層、６・・非磁性層、７・・メモリ素子積層体、８・・上部電極、９・・下部電極、１１・・圧電体、１２、１３・・電極、１５・・基板
【図１】
2012009786.tif 000004
【図２】
2012009786.tif 000005
【図３】
2012009786.tif 000006
【図４】
2012009786.tif 000007
【図５】
2012009786.tif 000008
【図６】
2012009786.tif 000009
【図７】
2012009786.tif 000010
【図８】
2012009786.tif 000011
【図９】
2012009786.tif 000012
【図１０】
2012009786.tif 000013
【図１１】
2012009786.tif 000014
【図１２】
2012009786.tif 000015
【図１３】
2012009786.tif 000016
【図１４】
2012009786.tif 000017
【図１５】
2012009786.tif 000018
【図１６】
2012009786.tif 000019
【図１７】
2012009786.tif 000020
【図１８】
2012009786.tif 000021
【図１９】
2012009786.tif 000022