(57)【要約】【課題】低消費電力且つ低ノイズの容量結合駆動方式を用いるアクティブマトリクス型ディスプレイ装置を提供する。【解決手段】ディスプレイ装置は、行及び列のマトリクス状に配置された複数の画素と、画素の列ごとに設けられる複数の信号線と、信号線と直交するよう画素の行ごとに設けられる複数の走査線とを有する。各画素は、画素電極と、対応する信号線を走査期間中に画素電極に接続するスイッチング素子と、画素電極に走査期間中に印加された信号電圧を保持する保持キャパシタとを有する。保持キャパシタは、第１の端子を画素電極に接続され、第２の端子を対応する保持容量線に接続されている。保持容量線は画素の行ごとに設けられ、２又はそれ以上の偶数本から成る組ごとに、この組に対応する画素の全行の走査終了に応答して、半数は第１の電圧値から第２の電圧値に、残り半数は第２の電圧値から第１の電圧値に同時に切り替えられる。【選択図】図４
2012032685.tif 000002
【特許請求の範囲】
【請求項１】
行及び列のマトリクス状に配置された複数の画素と、前記複数の画素の列ごとに設けられる複数の信号線と、前記複数の信号線と直交するよう前記複数の画素の行ごとに設けられる複数の走査線とを有するアクティブマトリクス型ディスプレイ装置であって、
前記複数の画素の夫々に設けられる画素電極と、
前記複数の画素の夫々に設けられ、当該画素が属する画素の行に対して設けられた走査線により走査信号が供給される走査期間中に、当該画素が属する画素の列に対して設けられた信号線を前記画素電極に接続し、該画素電極に信号電圧を印加するスイッチング素子と、
前記複数の画素の夫々に設けられ、第１及び第２の端子を有し、該第１の端子を前記画素電極に接続され、前記スイッチング素子を介して前記画素電極に印加された前記信号電圧を保持する保持キャパシタと、
前記複数の画素の行ごとに設けられ、前記保持キャパシタの前記第２の端子を接続される複数の保持容量線と、
２又はそれ以上の偶数本の保持容量線から成る組ごとに、該組に含まれる保持容量線に対応する２又はそれ以上の偶数行の全画素の走査期間の終了に応答して、当該組の半数の保持容量線の電圧を第１の値から第２の値に切り替え、同時に当該組の残り半数の保持容量線の電圧を前記第２の値から前記第１の値に切り替える電圧切替え手段と
を更に有する、アクティブマトリクス型ディスプレイ装置。
【請求項２】
前記電圧切替え手段は、
出力電圧を２値の間で切り替え可能な可変電圧源と、
前記複数の走査線による前記複数の画素の行ごとの走査信号の供給に応答して、前記可変電圧源の前記出力電圧を前記複数の保持容量線の夫々に分配する電圧分配手段と
を有する、請求項１に記載のアクティブマトリクス型ディスプレイ装置。
【請求項３】
前記複数の信号線、前記複数の走査線、前記画素電極、前記スイッチング素子、前記保持キャパシタ及び前記保持容量線を含む回路が形成される第１の基板と、液晶層を介して前記回路に対向するよう共通電極が形成される第２の基板とを更に有する液晶ディスプレイ装置であって、
前記電圧切替え手段は、前記回路とともに前記第１基板に形成される、請求項１又は２に記載のアクティブマトリクス型ディスプレイ装置。
【請求項４】
前記複数の信号線、前記複数の走査線、前記画素電極、前記スイッチング素子、前記保持キャパシタ及び前記保持容量線を含む回路が形成される第１の基板と、液晶層を介して前記回路に対向するよう共通電極が形成される第２の基板とを更に有する液晶ディスプレイ装置であって、
前記電圧切替え手段を含むドライバ集積回路を更に有する、請求項１又は２に記載のアクティブマトリクス型ディスプレイ装置。
【請求項５】
請求項１乃至４のうちいずれか一項に記載のアクティブマトリクス型ディスプレイ装置を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、行及び列のマトリクス状に配置された複数の画素と、画素の列ごとに設けられる複数の信号線と、信号線と直交するよう画素の行ごとに設けられる複数の走査線とを有するアクティブマトリクス型ディスプレイ装置、及びこれを有する電子機器に関する。
【背景技術】
【０００２】
行及び列のマトリクス状に配置された複数の画素を有するアクティブマトリクス型液晶ディスプレイ装置において、各画素は、信号線（「ソースライン」とも呼ばれる。）と走査線（「ゲートライン」とも呼ばれる。）との交差領域に設けられたスイッチング素子を有する。各画素は、更に、スイッチング素子と同じ基板上に形成される画素電極と、液晶層を介して対向する基板上に形成される共通電極とを有する。共通電極は、全ての画素に共通な定電圧源に接続されている。スイッチング素子は、その画素が属する画素の行に対して設けられているゲートライン上の走査信号に応答して導通する。スイッチング素子が導通する期間は、一般的に「走査期間」と呼ばれる。走査期間中、画素電極は、スイッチング素子により、その画素が属する画素の列に対して設けられているソースラインに接続され、信号電圧を印加される。これにより、画素電極と共通電極との間に電位差が生じ、液晶層内で液晶分子の配向が変化する。
【０００３】
各画素は、更に、走査期間の終了後から次の走査期間までの間、すなわち、画像データ書換の１周期（１フレーム期間）の間、信号電圧を電荷として保持するための保持キャパシタを有する。保持キャパシタは、画素電極に接続されている第１の端子と、保持容量線（「ＣＳライン」とも呼ばれる。）に接続されている第２の端子とを有する。ＣＳラインは、ゲートラインと平行に、画素の行ごとに設けられている。
【０００４】
従来、アクティブマトリクス型液晶ディスプレイ装置の電力消費量を低減する手法として、容量結合駆動方式がある。この方式は、ゲートラインを駆動するゲートドライバとＣＳラインを駆動するＣＳドライバとを同期させ、画素の行ごとに、走査期間の終了後、その行に対して設けられているＣＳラインを反転駆動する。ＣＳラインの駆動により、画素電極は、保持キャパシタを通じて一定のバイアス電圧を加えられる（例えば、特許第３４０２２７７号公報（特許文献１））。このようにして、容量結合駆動方式は、容量結合駆動を用いない場合に比べて信号電圧の振幅を小さくすることができるので、電力消費量も低減され得る。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第３４０２２７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、従来の容量結合駆動方式には、容量結合の働きにより、ＣＳラインの反転駆動時に、共通電極にチャージインジェクション・ノイズが現れるという問題がある。静電容量式のタッチパネルを備えるディスプレイ装置では、更に、このノイズの影響により、正確にタッチセンスを行うことができないという問題が起こりうる。また、ノイズを抑制するために、共通電極に接続される定電圧源を大きくし且つ配線を太くするといった対策が取られうるが、この対策により、消費電力の増大及び装置の大型化といった新たな問題が生じる。
【０００７】
本発明は、従来技術の問題を鑑み、低消費電力且つ低ノイズの容量結合駆動方式を用いるアクティブマトリクス型ディスプレイ装置及びこれを有する電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明の実施形態に係るアクティブマトリクス型ディスプレイ装置は、行及び列のマトリクス状に配置された複数の画素と、前記複数の画素の列ごとに設けられる複数の信号線と、前記複数の信号線と直交するよう前記複数の画素の行ごとに設けられる複数の走査線とを有するアクティブマトリクス型ディスプレイ装置であって、前記複数の画素の夫々に設けられる画素電極と、前記複数の画素の夫々に設けられ、当該画素が属する画素の行に対して設けられた走査線により走査信号が供給される走査期間中に、当該画素が属する画素の列に対して設けられた信号線を前記画素電極に接続し、該画素電極に信号電圧を印加するスイッチング素子と、前記複数の画素の夫々に設けられ、第１及び第２の端子を有し、該第１の端子を前記画素電極に接続され、前記スイッチング素子を介して前記画素電極に印加された前記信号電圧を保持する保持キャパシタと、前記複数の画素の行ごとに設けられ、前記保持キャパシタの前記第２の端子を接続される複数の保持容量線と、２又はそれ以上の偶数本の保持容量線から成る組ごとに、該組に含まれる保持容量線に対応する２又はそれ以上の偶数行の全画素の走査期間の終了に応答して、当該組の半数の保持容量線の電圧を第１の値から第２の値に切り替え、同時に当該組の残り半数の保持容量線の電圧を前記第２の値から前記第１の値に切り替える電圧切替え手段とを更に有する。
【０００９】
これにより、低消費電力且つ低ノイズの容量結合駆動方式を用いるアクティブマトリクス型ディスプレイ装置を提供することができる。
【００１０】
実施例において、前記電圧切替え手段は、出力電圧を２値の間で切り替え可能な可変電圧源と、前記複数の走査線による前記複数の画素の行ごとの走査信号の供給に応答して、前記可変電圧源の前記出力電圧を前記複数の保持容量線の夫々に分配する電圧分配手段とを有する。
【００１１】
更なる実施例において、当該アクティブマトリクス型ディスプレイ装置は、前記複数の信号線、前記複数の走査線、前記画素電極、前記スイッチング素子、前記保持キャパシタ及び前記保持容量線を含む回路が形成される第１の基板と、液晶層を介して前記回路に対向するよう共通電極が形成される第２の基板とを更に有する液晶ディスプレイ装置であって、前記電圧切替え手段は、前記回路とともに前記第１基板に形成される。代替的に、前記電圧切替え手段は、前記第１の基板に形成されるのではなく、装置内に別に設けられているドライバ集積回路に含まれてよい。
【００１２】
実施例において、本発明のアクティブマトリクス型ディスプレイ装置は、例えば、テレビ受像機、ラップトップ型若しくはデスクトップ型のパーソナルコンピュータ（ＰＣ）、携帯電話機、パーソナルデジタルアシスタント（ＰＤＡ）、カーナビゲーション装置、ポータブルゲーム機、又はオーロラビジョンのような、ユーザへの画像提示のためにディスプレイ装置を備える電子機器で用いられてよい。
【発明の効果】
【００１３】
本開示の実施形態により、低消費電力且つ低ノイズの容量結合駆動方式を用いるアクティブマトリクス型ディスプレイ装置及びこれを有する電子機器を提供することが可能となる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施形態に係るアクティブマトリクス型ディスプレイ装置のブロック構成を表す。
【図２】本発明の実施形態に係るアクティブマトリクス型ディスプレイ装置の各画素の回路構成を表す。
【図３】従来技術のＣＳライン駆動方式による図２の各部の電圧波形を表す。
【図４】本発明の実施形態に係るＣＳライン駆動方式による図２の各部の電圧波形を表す。
【図５】本発明の実施形態に係るアクティブマトリクス型ディスプレイ装置におけるＣＳドライバのブロック構成を表す。
【図６】本発明の実施形態に係るアクティブマトリクス型ディスプレイ装置を備える電子機器の例を示す。
【発明を実施するための形態】
【００１５】
本発明を実施するための形態を、以下、添付の図面を参照して説明する。
【００１６】
図１は、本発明の実施形態に係るアクティブマトリクス型ディスプレイ装置の構成を表すブロック図である。図１のディスプレイ装置１０は、表示パネル１１と、ソースドライバ１２と、ゲートドライバ１３と、ＣＳドライバ１４と、コントローラ１５とを有する。
【００１７】
表示パネル１１は、行及び列のマトリクス状に配置されている複数の画素Ｐ１１〜Ｐｎｍ（ｍ、ｎは整数）を有する。表示パネル１１は、更に、画素の列ごとに設けられている複数のソースライン１６−１〜１６−ｍと、ソースライン１６−１〜１６−ｍと直交するよう画素の行ごとに設けられている複数のゲートライン１７−１〜１７−ｎと、ゲートライン１７−１〜１７−ｎと平行に画素の行ごとに設けられている複数のＣＳライン１８−１〜１８−ｎとを有する。
【００１８】
ソースドライバ１２は、ソースライン１６−１〜１６−ｍを介して画素Ｐ１１〜Ｐｎｍの夫々へ信号電圧を印加し、ゲートドライバ１３は、ゲートライン１７−１〜１７−ｎを介して画素Ｐ１１〜Ｐｎｍの夫々について信号電圧の印加を制御する。具体的に、ゲートドライバ１３は、インターレース方式又はプログレッシブ方式等の走査方式に従って、行単位で画素を駆動し、それらの画素にソースラインを介して信号電圧が印加されるようにする。例えば液晶ディスプレイ装置では、信号電圧の印加により生ずる液晶分子の配向の変化を利用して、バックライト光又は外光（反射光）を偏光して画像を表示させることができる。
【００１９】
ＣＳドライバ１４は、画素に印加された信号電圧を次に画素が駆動されるまで保持するために各画素に設けられている保持キャパシタに、ＣＳライン１８−１〜１８−ｎを介して、基準電圧を供給する。
【００２０】
コントローラ１５は、ソースドライバ１２、ゲートドライバ１３及びＣＳドライバ１４を同期させ、それらの動作を制御する。
【００２１】
図２は、本発明の実施形態に係るアクティブマトリクス型ディスプレイ装置における各画素の回路構成を表す。画素Ｐｊｉ（ｉ及びｊは整数であり、１≦ｉ≦ｍ且つ１≦ｊ≦ｎ。）は、その画素が属するｉ番目の列に対して設けられているソースライン１６−ｉと、その画素が属するｊ番目の行に対して設けられているゲートライン１７−ｊとの交差領域に配置されている。
【００２２】
画素Ｐｊｉは、画素電極２０と、画素電極と同じ基板上に形成されるスイッチング素子２１と、液晶層を介して画素電極２０と対向する基板上に形成される共通電極２２とを有する。明瞭さのために、図２では、画素電極２０と共通電極２２との間に液晶表示素子２３が表されている。
【００２３】
共通電極２２は、全ての画素Ｐ１１〜Ｐｎｍに共通な定電圧源ＶＣＯＭに接続されている。
【００２４】
スイッチング素子２１は、制御端子をゲートライン１７−ｊに接続されており、ゲートライン１７−ｊ上の走査信号に応答して導通する。スイッチング素子２１が導通している走査期間中、画素電極２０は、スイッチング素子２１により、ソースライン１６−ｉに接続される。これにより、信号電圧が画素電極２０に印加され、画素電極２０と共通電極２２との間に電位差が生じ、液晶表示素子２３が駆動される。
【００２５】
画素Ｐｊｉは、更に、走査期間の終了後から次の走査期間までの間、すなわち、画像データ書換の１周期（１フレーム期間）の間、信号電圧を電荷として保持するための保持キャパシタ２４を有する。保持キャパシタ２４は、一方の端子を画素電極２０に接続され、他方の端子をＣＳライン１８−ｊに接続されている。
【００２６】
ＣＳライン１８−１〜１８−ｎは、ＣＳドライバ１４により、ラインごとに、ゲートライン１７−１〜１７−ｎの駆動と同期して、反転駆動される。ＣＳラインの駆動により、画素電極２０は、保持キャパシタ２４を通じて一定のバイアス電圧を加えられる。このようにＣＳラインの駆動により画素電極電位をシフトさせる方式は、一般に容量結合駆動方式と呼ばれ、容量結合駆動を用いない場合に比べて信号電圧の振幅を小さくすることが可能であり、電力消費量も低減され得る。
【００２７】
ＣＳラインの駆動について、以下、図３及び図４を参照して詳述する。
【００２８】
図３は、従来の容量結合駆動方式によりＣＳライン１８−１〜１８−ｎを駆動した場合について、図２の画素回路における各部の電圧波形を表す。
【００２９】
図３に示される例で、ゲートドライバ１３は、ｊ行目の画素Ｐｊ１〜Ｐｊｍを駆動するようゲートライン１７−ｊに走査信号３０を印加する。走査信号３０が印加されている走査期間の間、ｊ行目の画素Ｐｊ１〜Ｐｊｍは、ソースドライバ１２によってソースライン１６−１〜１６−ｍを介して信号電圧を印加される。コモンドライバ１４は、ｊ行目の画素Ｐｊ１〜Ｐｊｍに対する走査期間の終了に応答して、ＣＳライン１８−ｊの電圧を第１の値から第２の値へ、本例では、高電位（Ｈｉｇｈ）から低電位（Ｌｏｗ）へ切り替える。
【００３０】
次に、ゲートドライバ１３は、（ｊ＋１）行目の画素Ｐ（ｊ＋１）１〜Ｐ（ｊ＋１）ｍを駆動するようゲートライン１７−（ｊ＋１）に走査信号３１を印加する。走査信号３１が印加されている走査期間の間、（ｊ＋１）行目の画素Ｐ（ｊ＋１）１〜Ｐ（ｊ＋１）ｍは、ソースドライバ１２によってソースライン１６−１〜１６−ｍを介して信号電圧を印加される。コモンドライバ１４は、（ｊ＋１）行目の画素Ｐ（ｊ＋１）１〜Ｐ（ｊ＋１）ｍに対する走査期間の終了に応答して、ＣＳライン１８−（ｊ＋１）の電圧を第２の値から第１の値へ、本例では、低電位から高電位へ切り替える。
【００３１】
従来の容量結合駆動方式では、図３から明らかなように、ＣＳライン１８−ｊ及び１８−（ｊ＋１）の電圧切替え時に、共通電極２２にノイズが現れる。これは、保持キャパシタ２４及び液晶表示素子２３による容量結合を介してＣＳラインと共通電極との間でチャージインジェクションが生ずるためである。
【００３２】
図４は、本発明の実施形態に係る容量結合駆動方式によりＣＳライン１８−１〜１８−ｎを駆動した場合について、図２の画素回路における各部の電圧波形を表す。
【００３３】
図３に示される例と同様に、ゲートドライバ１３は、ｊ行目の画素Ｐｊ１〜Ｐｊｍを駆動するようゲートライン１７−ｊに走査信号３０を印加する。走査信号３０が印加されている走査期間の間、ｊ行目の画素Ｐｊ１〜Ｐｊｍは、ソースドライバ１２によってソースライン１６−１〜１６−ｍを介して信号電圧を印加される。しかし、図３に示される例とは異なり、コモンドライバ１４は、ｊ行目の画素Ｐｊ１〜Ｐｊｍに対する走査期間の終了に応答して、ＣＳライン１８−ｊの電圧を２値の間で切り替えない。
【００３４】
次に、ゲートドライバ１３は、（ｊ＋１）行目の画素Ｐ（ｊ＋１）１〜Ｐ（ｊ＋１）ｍを駆動するようゲートライン１７−（ｊ＋１）に走査信号３１を印加する。走査信号３１が印加されている走査期間の間、（ｊ＋１）行目の画素Ｐ（ｊ＋１）１〜Ｐ（ｊ＋１）ｍは、ソースドライバ１２によってソースライン１６−１〜１６−ｍを介して信号電圧を印加される。コモンドライバ１４は、（ｊ＋１）行目の画素Ｐ（ｊ＋１）１〜Ｐ（ｊ＋１）ｍに対する走査期間の終了に応答して、ＣＳライン１８−ｊの電圧を第１の値から第２の値へ、本例では、高電位から低電位へ切り替え、同時に、ＣＳライン１８−（ｊ＋１）の電圧を第２の値から第１の値へ、本例では、低電位から高電位へ切り替える。
【００３５】
このように、隣接する２本のＣＳラインを組とし、対応する全ての画素の行に対する走査の終了に応答して、それら２本のＣＳラインを同時に対称的に（例えば、相互に逆の極性を有して）反転駆動することで、図４から明らかなように、共通電極２２に現れるチャージインジェクション・ノイズは相殺され得る。
【００３６】
図４に示される例では、説明を簡単にするために、ＣＳドライバ１４は、隣接する２本のＣＳラインから成る組について、それら２本のＣＳラインを同時に対称的に（例えば、相互に逆の極性を有して）反転駆動した。しかし、４以上の偶数本のＣＳラインを組として、本発明の実施形態に係る容量結合駆動方式によりＣＳライン１８−１〜１８−ｎを駆動することも可能である。この場合に、ＣＳドライバ１４は、ＣＳラインの組ごとに、その組に含まれるＣＳラインに対応する全ての画素の行に対する走査の終了に応答して、組の半数のＣＳラインの電圧を第１の値から第２の値へ（又は第２の値から第１の値へ）切り替え、同時に残り半数のＣＳラインの電圧を第２の値から第１の値へ（又は第１の値から第２の値へ）切り替える。
【００３７】
図５は、本発明の実施形態に係るアクティブマトリクス型ディスプレイ装置におけるＣＳドライバの構成を表すブロック図である。ＣＳドライバ１４は、ＣＳライン１８−１〜１８−ｎに供給される電圧を切り替える電圧切替え部５０を有する。電圧切替え部５０は、可変電圧源５１及び電圧分配部５２を有する。可変電圧源５１は、コントローラ１５によって供給される制御信号に応答して、出力電圧を２値の間で切り替える。電圧分配部５２は、コントローラによって供給されるクロック信号に応答して、可変電圧源５１によって供給される電圧を各ＣＳラインに分配する。
【００３８】
例えば、図５に示されているように、電圧分配部５２は、ディレイ・フリップフロップ（Ｄ−ＦＦ）を用いたシフトレジスタ回路として構成されてよい。図５から明らかなように、本発明の実施形態に係るアクティブマトリクス型ディスプレイ装置では、２又はそれ以上の偶数本のＣＳラインが組にされるので、従来技術と比べて、Ｄ−ＦＦの数は少なくとも半減する。従って、ＣＳドライバの回路規模は縮減され得、この場合、各画素の画素電極、スイッチング素子及び保持キャパシタ、ソースライン、ゲートライン並びにＣＳラインを含む回路が形成される基板上に、その回路とともに形成され得る。当然、代替の実施形態で、ＣＳドライバは、表示パネルと別個に設けられるドライバ集積回路に、ソースドライバ及びゲートドライバとともに組み込まれてよい。
【００３９】
以上の説明から明らかなように、本発明の実施形態に係るアクティブマトリクス型ディスプレイ装置は、共通電極に接続される定電圧源を大きくし且つ配線を太くするといった対策を取ることなく容量結合駆動方式に伴うチャージインジェクション・ノイズの問題を解消することができるので、消費電力の増大及び装置の大型化といった問題も生じさせない。それどころか、本発明の実施形態に係るアクティブマトリクス型ディスプレイ装置では、図５を参照して述べたように、ＣＳドライバの回路規模が縮減され得るので、消費電力を更に低減し且つ装置を小型化することも可能である。
【００４０】
図６は、本発明の実施形態に係るアクティブマトリクス型ディスプレイ装置を備える電子機器の例である。図６の電子機器６０は、携帯電話機として表されているが、例えば、テレビ受像機、携帯電話、腕時計、パーソナルデジタルアシスタント（ＰＤＡ）、ラップトップ型若しくはデスクトップ型ＰＣ、カーナビゲーション装置、ポータブルゲーム機、又はオーロラビジョン等の他の電子機器であってもよい。
【００４１】
携帯電話機６０は、情報を画像として表示可能な表示パネルを備えたディスプレイ装置６１を有する。ディスプレイ装置６１は、タッチパネル機能を有してよく、電波状況及び電池残量等の携帯電話機６０の状態並びに時刻等の情報に加えて、ユーザが表示パネル表面に触れることで携帯電話機６０の操作を可能にするテンキー等のボタンを表示することができる。例えば、ディスプレイ装置６１は、かかるタッチパネル機能を実現するために、静電容量式のタッチパネルを備える。
【００４２】
タッチパネルは、通常、共通電極が形成されている基板上に（場合により、偏光板等を介して）配置される。従って、図３に示される従来技術のＣＳライン駆動方式によれば、タッチセンスは、共通電極に現れるチャージインジェクション・ノイズにより悪影響を及ぼされうる。他方、図４に示される本発明の実施形態に係るＣＳライン駆動方式によれば、共通電極に現れるチャージインジェクション・ノイズは相殺されるので、タッチセンスに何らの影響も及ぼすことなく、共通電極及びＣＳラインの駆動回路の小型化並びに低消費電力化が可能である。
【００４３】
以上、発明を実施するための最良の形態について説明を行ったが、本発明は、この最良の形態で述べた実施の形態に限定されるものではない。本発明の主旨を損なわない範囲で変更することが可能である。
【符号の説明】
【００４４】
１０，６１  ディスプレイ装置
１１  表示パネル
１２  ソースドライバ
１３  ゲートドライバ
１４  ＣＳドライバ
１５  コントローラ
１６−１〜１６−ｍ  ソースライン
１７−１〜１７−ｎ  ゲートライン
１８−１〜１８−ｎ  ＣＳライン
２０  画素電極
２１  スイッチング素子
２２  コモン電極
２３  液晶セル
２４  保持キャパシタ
３０，３１  走査信号
５０  電圧切替え部
５１  可変電圧源
５２  電圧分配部
６０  電子機器
Ｐｊｉ  画素
ＶＣＯＭ  定電圧源
【図１】
2012032685.tif 000003
【図２】
2012032685.tif 000004
【図３】
2012032685.tif 000005
【図４】
2012032685.tif 000006
【図５】
2012032685.tif 000007
【図６】
2012032685.tif 000008