(57)【要約】【課題】リーク電流を低減することができる構成を備えた半導体素子を提供することを目的とする。【解決手段】半導体レーザが、Ｐ型ＩｎＰ基板１と、Ｐ型ＩｎＰ基板１に、Ｐ型ＩｎＰクラッド層２と、ＡｌＧａＩｎＡｓ歪量子井戸活性層３と、Ｎ型ＩｎＰクラッド層４と、Ｐ型ＩｎＰ埋込み層５と、Ｎ型ＩｎＰ埋込み層６と、Ｐ型ＩｎＰ埋込み層７と、Ｎ型ＩｎＰ層８と、Ｎ型ＩｎＰコンタクト層９と、ＳｉＯ２絶縁膜１０と、Ｎ型電極１１と、Ｐ型電極１２とを備えている。半導体レーザが、Ｎ型ＩｎＧａＡｓＰ層２１を備える。【選択図】図１
2012009674.tif 000002
【特許請求の範囲】
【請求項１】
Ｐ型半導体層、Ｎ型半導体層、Ｐ型半導体層の順に積層された積層構造を有する電流ブロック層と、
前記電流ブロック層に重ねて設けられる第１のＮ型半導体層と、
前記第１のＮ型半導体層と前記電流ブロック層において端に位置するＰ型半導体層との間に形成され当該端の当該Ｐ型半導体層に接し、自身が備えられない場合における当該端の当該Ｐ型半導体層のポテンシャル障壁よりも自身が備えられた場合における当該端の当該Ｐ型半導体層のポテンシャル障壁が大きくなる程度に前記第１のＮ型半導体層よりも小さなバンドギャップを有する第２のＮ型半導体層と、
を備えることを特徴とする半導体素子。
【請求項２】
リッジを有し、
前記第１のＮ型半導体層が、前記電流ブロック層および前記リッジに接するように形成されたことを特徴とする請求項１に記載の半導体素子。
【請求項３】
前記リッジが、電流を受けてレーザ光を射出する活性層および前記活性層を挟むように設けられたクラッド層を含み、
前記電流ブロック層が、前記リッジの両脇に当該リッジを挟むように設けられ、
前記第２のＮ型半導体層が、前記リッジおよび前記電流ブロック層に重ねて設けられた層であることを特徴とする請求項２に記載の半導体素子。
【請求項４】
前記第２のＮ型半導体層が、ＩｎＧａＡｓＰ層であることを特徴とする請求項１乃至３のいずれか１項に記載の半導体素子。
【請求項５】
前記第２のＮ型半導体層が、ＡｌＧａＩｎＡｓ層であることを特徴とする請求項１乃至３のいずれか１項に記載の半導体素子。
【請求項６】
前記第２のＮ型半導体層のバンドギャップ波長が、１．０５μｍ〜１．２μｍであることを特徴とする請求項１乃至５のいずれか１項に記載の半導体素子。
【請求項７】
Ｐ型半導体層、Ｎ型半導体層、Ｐ型半導体層の順に積層された積層構造を有する電流ブロック層を備え、
前記Ｎ型半導体層が、ＩｎＧａＡｓＰ層またはＡｌＧａＩｎＡｓ層であることを特徴とする半導体素子。
【請求項８】
Ｐ型半導体層、Ｎ型半導体層、半絶縁性半導体層の順に積層された積層構造を有する電流ブロック層を備え、
前記Ｎ型半導体層がＩｎＧａＡｓＰ層またはＡｌＧａＩｎＡｓ層であることを特徴とする半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体素子に関する。
【背景技術】
【０００２】
従来、例えば、特開平６−２１５６６号公報に開示されているように、Ｎ型半導体層とＰ型半導体層を交互に重ねた半導体素子、およびこの素子構造を電流ブロック層として利用した半導体レーザが知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平６−２１５６６号公報
【特許文献２】特開２００１−１１１１７０号公報
【特許文献３】特開２００９−１８２３５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
図１９は、本発明が解決する課題を説明するために示す半導体素子（具体的には半導体レーザ）の断面図である。
【０００５】
図１９に示す半導体レーザは、Ｐ型ＩｎＰ基板１と、Ｐ型ＩｎＰクラッド層２（キャリア濃度Ｐ＝１×１０１８ｃｍ−３）と、ＡｌＧａＩｎＡｓ歪量子井戸活性層３と、Ｎ型ＩｎＰクラッド層４（キャリア濃度Ｎ＝１×１０１８ｃｍ−３）と、Ｐ型ＩｎＰ埋込み層５（キャリア濃度Ｐ＝１×１０１８ｃｍ−３）と、Ｎ型ＩｎＰ埋込み層６（キャリア濃度Ｎ＝１×１０１９ｃｍ−３）と、Ｐ型ＩｎＰ埋込み層７（キャリア濃度Ｐ＝１×１０１８ｃｍ−３）と、Ｎ型ＩｎＰ層８（キャリア濃度Ｎ＝１×１０１８ｃｍ−３）と、Ｎ型ＩｎＰコンタクト層９（キャリア濃度Ｎ＝１×１０１９ｃｍ−３）と、ＳｉＯ２絶縁膜１０と、Ｎ型電極（Ｔｉ／Ｐｔ／Ａｕ）１１と、Ｐ型電極１２（Ｔｉ／Ｐｔ／Ａｕ）とを備えている。
【０００６】
図１９に示す構成において、Ｐ型ＩｎＰ埋込み層５、Ｎ型ＩｎＰ埋込み層６、Ｐ型ＩｎＰ埋込み層７が電流ブロック層として機能する。図２０の矢印Ａは、この電流ブロック層を縦に流れるリーク電流を模式的に示している。本願発明者は、矢印Ａのような、電流ブロック層を縦に流れるリーク電流が大きいという問題点について鋭意研究を進めた。リーク電流が大きければ、半導体特性の悪化、具体的には半導体レーザにおける電流−光出力特性の悪化を招くため、好ましくないからである。
【０００７】
この発明は、上記のような課題を解決するためになされたもので、電流ブロック層のリーク電流を低減することができる構成を備えた半導体素子を提供することを目的とする。
【課題を解決するための手段】
【０００８】
第１の発明は、上記の目的を達成するため、半導体素子であって、
Ｐ型半導体層、Ｎ型半導体層、Ｐ型半導体層の順に積層された積層構造を有する電流ブロック層と、
前記電流ブロック層に重ねて設けられる第１のＮ型半導体層と、
前記第１のＮ型半導体層と前記電流ブロック層において端に位置するＰ型半導体層との間に形成され当該端の当該Ｐ型半導体層に接し、自身が備えられない場合における当該端の当該Ｐ型半導体層のポテンシャル障壁よりも自身が備えられた場合における当該端の当該Ｐ型半導体層のポテンシャル障壁が大きくなる程度に前記第１のＮ型半導体層よりも小さなバンドギャップを有する第２のＮ型半導体層と、
を備えることを特徴とする。
【０００９】
第２の発明は、上記の目的を達成するため、半導体素子であって、
Ｐ型半導体層、Ｎ型半導体層、Ｐ型半導体層の順に積層された積層構造を有する電流ブロック層を備え、
前記Ｎ型半導体層が、ＩｎＧａＡｓＰ層またはＡｌＧａＩｎＡｓ層であることを特徴とする。
【００１０】
第３の発明は、上記の目的を達成するため、半導体素子であって、
Ｐ型半導体層、Ｎ型半導体層、半絶縁性半導体層の順に積層された積層構造を有する電流ブロック層を備え、
前記Ｎ型半導体層がＩｎＧａＡｓＰ層またはＡｌＧａＩｎＡｓ層であることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、バンドギャップの小さなＮ型半導体層を特定位置に存在させることによってポテンシャル障壁を大きくすることができ、電流ブロック層のリーク電流を低減することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態１にかかる半導体素子である半導体レーザの断面を示す図である。
【図２】本発明の実施の形態１にかかる半導体レーザの電流−光出力特性を示す図である。
【図３】本発明の実施の形態１にかかる半導体レーザの伝導帯のバンドプロファイルを示す図である。
【図４】本発明の実施の形態１にかかる半導体レーザの電流−光出力特性を示す図である。
【図５】本発明の実施の形態１にかかる半導体レーザの伝導帯のバンドプロファイルを示す図である。
【図６】本発明の実施の形態２にかかる半導体素子である半導体レーザの断面を示す図である。
【図７】本発明の実施の形態３にかかる半導体素子である半導体レーザの断面を示す図である。
【図８】本発明の実施の形態４にかかる半導体素子である半導体レーザの断面を示す図である。
【図９】本発明の実施の形態５にかかる半導体素子である半導体レーザの断面を示す図である。
【図１０】本発明の実施の形態６にかかる半導体素子である半導体レーザの断面を示す図である。
【図１１】本発明の実施の形態７にかかる半導体素子である半導体レーザの断面を示す図である。
【図１２】本発明の実施の形態１にかかる半導体素子である半導体レーザの製造方法を説明するための図である。
【図１３】本発明の実施の形態１にかかる半導体レーザの製造方法を説明するための図である。
【図１４】本発明の実施の形態１にかかる半導体レーザの製造方法を説明するための図である。
【図１５】本発明の実施の形態１にかかる半導体レーザの製造方法を説明するための図である。
【図１６】本発明の実施の形態１にかかる半導体レーザの製造方法を説明するための図である。
【図１７】本発明の実施の形態１にかかる半導体レーザの製造方法を説明するための図である。
【図１８】本発明の実施の形態１にかかる半導体レーザの製造方法を説明するための図である。
【図１９】本発明が解決する課題を説明するために示す半導体レーザの断面図である。
【図２０】本発明が解決する課題を説明するために示す半導体レーザにおけるリーク電流経路を示す図である。
【発明を実施するための形態】
【００１３】
実施の形態１．
[実施の形態１の構成]
図１は、本発明の実施の形態１にかかる半導体素子である半導体レーザの断面図である。図に示すように、本実施形態にかかる半導体レーザは、Ｐ型ＩｎＰ基板１を備えている。本実施形態にかかる半導体レーザは、図１に示す断面図の紙面中央位置に、Ｐ型ＩｎＰ基板１に、Ｐ型ＩｎＰクラッド層２（キャリア濃度Ｐ＝１×１０１８ｃｍ−３）と、ＡｌＧａＩｎＡｓ歪量子井戸活性層３と、Ｎ型ＩｎＰクラッド層４（キャリア濃度Ｎ＝１×１０１８ｃｍ−３）と、を備えている。
【００１４】
本実施形態にかかる半導体レーザは、図１に示す断面図の紙面両脇側に、Ｐ型ＩｎＰ埋込み層５（キャリア濃度Ｐ＝１×１０１８ｃｍ−３）と、Ｎ型ＩｎＰ埋込み層６（キャリア濃度Ｎ＝１×１０１９ｃｍ−３）と、Ｐ型ＩｎＰ埋込み層７（キャリア濃度Ｐ＝１×１０１８ｃｍ−３）と、を備えている。
【００１５】
図に示すように、本実施形態にかかる半導体レーザは、さらに、Ｎ型ＩｎＰ層８（キャリア濃度Ｎ＝１×１０１８ｃｍ−３）と、Ｎ型ＩｎＰコンタクト層９（キャリア濃度Ｎ＝１×１０１９ｃｍ−３）と、ＳｉＯ２絶縁膜１０と、Ｎ型電極１１（Ｔｉ／Ｐｔ／Ａｕ）と、Ｐ型電極１２（Ｔｉ／Ｐｔ／Ａｕ）とを備えている。
【００１６】
図に示すように、本実施形態にかかる半導体レーザは、さらに、Ｎ型ＩｎＧａＡｓＰ層２１（キャリア濃度Ｎ＝１×１０１８ｃｍ−３）を備える。Ｎ型ＩｎＧａＡｓＰ層２１は、Ｐ型ＩｎＰ埋込み層７とＮ型ＩｎＰ層８の間に設けられている。
【００１７】
図２は、Ｎ型ＩｎＧａＡｓＰ層２１（バンドギャップ波長＝１．１０μｍ）有りの場合と無しの場合（比較例）の７５℃での電流−光出力特性を示す図である。Ｎ型ＩｎＧａＡｓＰ層２１を設けることにより、リーク電流が低減し、光出力が向上していることがわかる。
【００１８】
次に、そのメカニズムについて説明する。図３は、Ｎ型ＩｎＧａＡｓＰ層２１（バンドギャップ波長：１．１０μｍ）有りの場合と無しの場合（比較例）の伝導帯のバンドプロファイルを示す。図３において、右側のＮ型ＩｎＰ層８に注入された電子がＰ型ＩｎＰ埋込み層７のポテンシャル障壁ΔＥｃを乗り越えて、Ｎ型ＩｎＰ埋込み層６に流れ込む電流が生ずる。この電流が、リーク電流である。
【００１９】
ポテンシャル障壁ΔＥｃが大きいほど、ポテンシャル障壁ΔＥｃを乗り越える電子の量が減少し、リーク電流は低減される。図３に示すように、本実施形態にかかるＮ型ＩｎＧａＡｓＰ層２１を設けた構成においては、Ｐ型ＩｎＰ埋込み層７のポテンシャル障壁がΔＥｃ２となっている。このΔＥｃ２は、比較例のΔＥｃより大きい。このように、本実施形態にかかる、ポテンシャル障壁を大きくせしめ、リーク電流を低減することができる。
【００２０】
以上説明したように、本実施形態によれば、Ｎ型ＩｎＧａＡｓＰ層２１の挿入により、リーク電流が低減され、図２に示すように光出力が向上する。
【００２１】
尚、実施の形態１では、Ｎ型ＩｎＧａＡｓＰ層２１が、前記第１の発明における「当該Ｐ型半導体層のバンドギャップよりも小さなバンドギャップを有するＮ型半導体層」に相当している。
【００２２】
なお、実施の形態１では、ＩｎＧａＡｓＰの層であるＮ型ＩｎＧａＡｓＰ層２１を挿入する構成について記載したが、本発明はこれに限られるものではない。例えば、ＩｎＧａＡｓＰ以外の材料からなり且つＩｎＰよりバンドギャップの小さい材料からなる層を、Ｎ型ＩｎＧａＡｓＰ層２１の代わりに当該位置に設けた構成でもよい。このような構成によっても、実施の形態１と同様に、リーク電流低減効果を得ることができる。具体的には、例えば、上記層の材料としてＡｌＧａＩｎＡｓを用いてもＩｎＧａＡｓＰと同様にリーク電流低減効果を発揮することができる。
【００２３】
図４は、Ｎ型ＩｎＧａＡｓＰ層２１のバンドギャップ波長を変化させた場合の、７５℃での電流−光出力特性を示す図である。図中の点線は、Ｎ型ＩｎＧａＡｓＰ層２１が無い構成の特性を示している。一方、図中には、Ｎ型ＩｎＧａＡｓＰ層２１を有する構成に関して、バンドギャップ波長が１．１０μｍのものが実線で、バンドギャップ波長が１．０５μｍのものが二点鎖線で、バンドギャップ波長が１．１８μｍのものが粗い破線で、バンドギャップ波長が１．２５μｍのものが一点実線で、それぞれ記載されている。Ｎ型ＩｎＧａＡｓＰ層２１無しの電流−光出力特性（点線）と比べて、バンドギャップが１，１０μｍ、１．０５μｍおよび１．１８μｍの電流−光出力特性のほうが良好な特性を示している。このように、特に、バンドギャップ波長が１．０５μｍ〜１．２μｍの場合、電流−光出力特性の向上が十分に見られる。
【００２４】
図５は、Ｎ型ＩｎＧａＡｓＰ層２１のバンドギャップ波長を変化させた場合の、伝導帯のバンドプロファイルを示す図である。Ｎ型ＩｎＧａＡｓＰ層２１のバンドギャップ波長を長波にするほど、Ｐ型ＩｎＰ埋込み層７のポテンシャル障壁ΔＥｃは大きくなり、リーク電流低減効果は大きくなる。しかしながら、その一方で、Ｎ型ＩｎＧａＡｓＰ層２１のバンドギャップ波長を長波長にするほど、オージェ効果による再結合電流が増大し、しきい値電流が増加し、かえって電流−光出力特性が悪化する。これらの理由により、Ｎ型ＩｎＧａＡｓＰ層２１のバンドギャップ波長が１．０５〜１．２μｍの場合に、より顕著な効果を得ることができる。
【００２５】
尚、上記説明した実施の形態１においては、Ｐ型ＩｎＰ埋込み層５、Ｎ型ＩｎＰ埋込み層６、Ｐ型ＩｎＰ埋込み層７が、前記第１の発明における「電流ブロック層」に、Ｎ型ＩｎＰ層８が、前記第１の発明における「第１のＮ型半導体層」に、Ｎ型ＩｎＧａＡｓＰ層２１が、前記第１の発明における「第２のＮ型半導体層」に、それぞれ相当している。
【００２６】
[実施の形態１の製造方法]
図１２乃至図１８は、実施の形態１にかかる半導体レーザの製造方法を説明するための図である。
【００２７】
図１２に示すように、Ｐ型ＩｎＰ基板１上に、ＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、Ｐ型ＩｎＰクラッド層２、ＡｌＧａＩｎＡｓ歪量子井戸活性層３、Ｎ型ＩｎＰ層クラッド層４を結晶成長する。
【００２８】
次に、図１３に示すように、上記構造の上にＳｉＯ２絶縁膜６１を形成し、パターニングする。
【００２９】
次に、図１４に示すように、ウェットエッチング等により、リッジ構造を形成する。次に、図１５に示すように、ＭＯＣＶＤ法でＰ型ＩｎＰ埋込み層５、Ｎ型ＩｎＰ埋め込み層６、Ｐ型ＩｎＰ埋込み層７を成長する。
【００３０】
次に、図１６に示すように、ＳｉＯ２絶縁膜６１をエッチングにより除去する。
【００３１】
次に、図１７に示すように、ＭＯＣＶＤ法でＮ型ＩｎＧａＡｓＰ層２１、Ｎ型ＩｎＰ層８、Ｎ型ＩｎＰコンタクト層９を成長する。
【００３２】
次に、図１８に示すように、ＳｉＯ２絶縁膜１０、Ｎ型電極（Ｔｉ／Ｐｔ／Ａｕ）１１、Ｐ型電極（ＡｕＺｎ／Ｐｔ／Ａｕ）１２を形成する。
【００３３】
以上の工程により、実施の形態１にかかる半導体レーザを製造することができる。
【００３４】
なお、特開平６−２１５６６号公報には、Ｎ型半導体層とＰ型半導体層を交互に重ねた半導体素子、およびこの素子構造を電流ブロック層として利用した半導体レーザが開示されている。この公報にかかる構成によれば、例えばｐ−ＩｎＰ層の中にｐ−ＩｎＧａＡｓＰ層を設けている（当該公報の図３参照）。このため、ｐ−ＩｎＧａＡｓＰ層はｐ−ＩｎＰ層によって挟み込まれる状態になる。
これに対し、上述した本発明の実施の形態にかかる構成は、例えばｐ−ＩｎＰ層とｎ−ＩｎＰ層との間にｎ−ＩｎＧａＡｓＰ層を設けるものである。このように、特開平６−２１５６６号公報にかかる構成と、本発明の実施の形態にかかる構成とは、基本的な層構造に相違点がある。
【００３５】
また、特開２００１−１１１７０号公報と特開２００９−１８２３５２号公報に関しては、ＩｎＧａＡｓＰ層（再結合層）を設ける技術を開示している。ここで、特開２００１−１１１７０号公報においてはＩｎＧａＡｓＰ層の導電型の明記が無いが、少数キャリアである電子を再結合させるという意味からすれば、特開２００１−１１１７０号公報のＩｎＧａＡｓＰ層はアンドープないしはＰ型である必要がある。
これに対し、本発明の実施の形態にかかる構成では、ｎ−ＩｎＧａＡｓＰ層にすることで前述の効果が得られるものである。このように、本発明の実施の形態にかかる構成は、上記公報にかかる構成と異なる独特の構成を有し、その独特の構成によって上記の公報にかかる構成によっては得られない技術的効果を発揮することができる。
【００３６】
実施の形態２．
図６は、本発明の実施の形態２にかかる半導体素子である半導体レーザの断面図である。図に示すように、実施の形態２に係る半導体レーザは、Ｐ型ＩｎＰ基板１を備えている。本実施形態にかかる半導体レーザは、図６に示す断面図の紙面中央位置に、Ｐ型ＩｎＰクラッド層２（キャリア濃度Ｐ＝１×１０１８ｃｍ−３）と、ＡｌＧａＩｎＡｓ歪量子井戸活性層３と、Ｎ型ＩｎＰクラッド層４（キャリア濃度Ｎ＝１×１０１８ｃｍ−３）と、を備えている。
【００３７】
本実施形態にかかる半導体レーザは、図６に示す断面図の紙面両脇側に、Ｐ型ＩｎＰ埋込み層５（キャリア濃度Ｐ＝１×１０１８ｃｍ−３）と、Ｎ型ＩｎＰ埋込み層６（キャリア濃度Ｎ＝１×１０１９ｃｍ−３）と、Ｐ型ＩｎＰ埋込み層７（キャリア濃度Ｐ＝１×１０１８ｃｍ−３）と、を備えている。
【００３８】
図に示すように、本実施形態にかかる半導体レーザは、さらに、Ｎ型ＩｎＰ層８（キャリア濃度Ｎ＝１×１０１８ｃｍ−３）と、Ｎ型ＩｎＰコンタクト層９（キャリア濃度Ｎ＝１×１０１９ｃｍ−３）と、ＳｉＯ２絶縁膜１０と、Ｎ型電極１１（Ｔｉ／Ｐｔ／Ａｕ）と、Ｐ型電極１２（Ｔｉ／Ｐｔ／Ａｕ）と、を備えている。
【００３９】
実施の形態２にかかる半導体レーザは、さらに、Ｎ型ＩｎＧａＡｓＰ埋込み層２２（以下、単に「Ｎ型ＩｎＧａＡｓＰ層２２」とも称し、キャリア濃度Ｎ＝１×１０１８ｃｍ−３）を備えている。
【００４０】
本実施形態では、実施の形態１におけるＮ型ＩｎＧａＡｓＰ層２１の場合と異なり、Ｎ型ＩｎＰクラッド層４の上にＮ型ＩｎＧａＡｓＰ層が存在しない。
【００４１】
Ｎ型ＩｎＧａＡｓＰ層２２は、ＩｎＰ層より屈折率が大きい。従って、Ｎ型ＩｎＰクラッド層４の上にＮ型ＩｎＧａＡｓＰ層２２が存在すると、光強度分布において、光が上側に偏る傾向がある。その偏りが著しいと、しきい値電流の増大や効率の低下等の電流−光出力特性の悪化を招くおそれがある。
【００４２】
この点、本実施形態では、Ｎ型ＩｎＰクラッド層４の上にＮ型ＩｎＧａＡｓＰ層２２が存在しないので、光強度分布の偏りによる電流−光出力特性の悪化なしに、電流−光出力特性の向上を図ることができる。
【００４３】
実施の形態３．
図７は、本発明の実施の形態３にかかる半導体素子である半導体レーザの断面図である。図に示すように、本実施形態にかかる半導体レーザは、Ｐ型ＩｎＰ基板１を備えている。本実施形態にかかる半導体レーザは、図７に示す断面図の紙面中央位置に、Ｐ型ＩｎＰクラッド層２（キャリア濃度Ｐ＝１×１０１８ｃｍ−３）と、ＡｌＧａＩｎＡｓ歪量子井戸活性層３と、Ｎ型ＩｎＰクラッド層４（キャリア濃度Ｎ＝１×１０１８ｃｍ−３）と、を備えている。
【００４４】
本実施形態にかかる半導体レーザは、図７に示す断面図の紙面両脇側に、Ｐ型ＩｎＰ埋込み層５（キャリア濃度Ｐ＝１×１０１８ｃｍ−３）と、Ｎ型ＩｎＧａＡｓＰ埋込み層２３（キャリア濃度Ｎ＝１×１０１９ｃｍ−３）と、Ｐ型ＩｎＰ埋込み層７（キャリア濃度Ｐ＝１×１０１８ｃｍ−３）と、を備えている。
【００４５】
図に示すように、本実施形態にかかる半導体レーザは、さらに、Ｎ型ＩｎＰ層８（キャリア濃度Ｎ＝１×１０１８ｃｍ−３）と、Ｎ型ＩｎＰコンタクト層９（キャリア濃度Ｎ＝１×１０１９ｃｍ−３）と、ＳｉＯ２絶縁膜１０と、Ｎ型電極１１（Ｔｉ／Ｐｔ／Ａｕ）と、Ｐ型電極１２（Ｔｉ／Ｐｔ／Ａｕ）とを備えている。
【００４６】
本実施形態の構成は、Ｎ型ＩｎＰ埋込み層６をＮ型ＩｎＧａＡｓＰ埋込み層に変更したという特徴を有している。この場合は、Ｐ型ＩｎＰ埋込み層５のポテンシャル障壁ΔＥｃが大きくなり、リーク電流が低減されて、電流−光出力特性が向上する。
【００４７】
実施の形態４．
図８は、本発明の実施の形態４にかかる半導体素子である半導体レーザの断面図である。図に示すように、本実施形態にかかる半導体レーザは、Ｐ型ＩｎＰ基板１を備えている。本実施形態にかかる半導体レーザは、図８に示す断面図の紙面中央位置に、Ｐ型ＩｎＰクラッド層２（キャリア濃度Ｐ＝１×１０１８ｃｍ−３）と、ＡｌＧａＩｎＡｓ歪量子井戸活性層３と、Ｎ型ＩｎＰクラッド層４（キャリア濃度Ｎ＝１×１０１８ｃｍ−３）と、を備えている。
【００４８】
本実施形態にかかる半導体レーザは、図８に示す断面図の紙面両脇側に、Ｐ型ＩｎＰ埋込み層５（キャリア濃度Ｐ＝１×１０１８ｃｍ−３）と、２４はＮ型ＩｎＧａＡｓＰ埋込み層（キャリア濃度Ｎ＝１×１０１９ｃｍ−３）と、Ｎ型ＩｎＰ埋込み層２５（キャリア濃度Ｎ＝１×１０１９ｃｍ−３）と、Ｐ型ＩｎＰ埋込み層７（キャリア濃度Ｐ＝１×１０１８ｃｍ−３）と、を備えている。
【００４９】
図に示すように、本実施形態にかかる半導体レーザは、さらに、Ｎ型ＩｎＰ層８（キャリア濃度Ｎ＝１×１０１８ｃｍ−３）と、Ｎ型ＩｎＰコンタクト層９（キャリア濃度Ｎ＝１×１０１９ｃｍ−３）と、ＳｉＯ２絶縁膜１０と、Ｎ型電極１１（Ｔｉ／Ｐｔ／Ａｕ）と、Ｐ型電極１２（Ｔｉ／Ｐｔ／Ａｕ）と、を備えている。
【００５０】
実施の形態３においては、Ｎ型ＩｎＧａＡｓＰ埋込み層２３が単層で形成されている。一方、本実施形態にかかる構成では、Ｎ型ＩｎＧａＡｓＰ埋込み層２４とＮ型ＩｎＰ埋込み層２５の２つの層を形成している。
【００５１】
本実施形態にかかる構成でも、実施の形態３にかかる構成と同等のリーク電流低減効果を得ることができる。また、ＩｎＧａＡｓＰ層は、ＩｎＰ層より屈折率が大きい。屈折率が大きいＩｎＧａＡｓＰ層が厚いと、光強度分布において、光が活性層３から離れたＩｎＧａＡｓＰ埋込み層２３に偏ることによる電流−光出力特性の悪化を招くおそれがある。この点、実施の形態４では、Ｎ型ＩｎＧａＡｓＰ埋込み層２４を薄く形成できるので、光強度分布の偏りによる電流−光出力特性の悪化なしに、電流−光出力特性の向上を図ることができる。
【００５２】
実施の形態５．
図９は、本発明の実施の形態５にかかる半導体素子である半導体レーザの断面図である。図に示すように、本実施形態にかかる半導体レーザは、Ｐ型ＩｎＰ基板１を備えている。本実施形態にかかる半導体レーザは、図９に示す断面図の紙面中央位置に、Ｐ型ＩｎＰクラッド層２（キャリア濃度Ｐ＝１×１０１８ｃｍ−３）と、ＡｌＧａＩｎＡｓ歪量子井戸活性層３と、Ｎ型ＩｎＰクラッド層４（キャリア濃度Ｎ＝１×１０１８ｃｍ−３）と、を備えている。
【００５３】
本実施形態にかかる半導体レーザは、図９に示す断面図の紙面両脇側に、Ｐ型ＩｎＰ埋込み層５（キャリア濃度Ｐ＝１×１０１８ｃｍ−３）と、Ｎ型ＩｎＰ埋込み層６（キャリア濃度Ｎ＝１×１０１９ｃｍ−３）と、半絶縁性ＩｎＰ埋込み層２６（キャリア濃度Ｆｅ＝４×１０１６ｃｍ−３）と、を備えている。
【００５４】
図に示すように、本実施形態にかかる半導体レーザは、さらに、Ｎ型ＩｎＧａＡｓＰ層２１（キャリア濃度Ｎ＝１×１０１８ｃｍ−３）と、Ｎ型ＩｎＰ層８（キャリア濃度Ｎ＝１×１０１８ｃｍ−３）と、Ｎ型ＩｎＰコンタクト層９（キャリア濃度Ｎ＝１×１０１９ｃｍ−３）と、ＳｉＯ２絶縁膜１０と、Ｎ型電極１１（Ｔｉ／Ｐｔ／Ａｕ）と、Ｐ型電極１２（Ｔｉ／Ｐｔ／Ａｕ）を備えている。
【００５５】
本実施形態にかかる構成においては、Ｐ型ＩｎＰ埋込み層７の代わりに、半絶縁性ＩｎＰ埋込み層２６が用いられている。なお、高速で動作するレーザにおいては、容量を低減するために、半絶縁性ＩｎＰ埋込み層が良く用いられる。
【００５６】
半絶縁性ＩｎＰ埋込み層も、リーク電流をブロックする。しかし、リッジ脇ではＰ型ＩｎＰ埋込み層５からＺｎドーパントが半絶縁性ＩｎＰ埋込み層２６に拡散してきて、リッジ脇でのリーク電流をブロックする効果が弱くなる。
【００５７】
これに対して、本実施形態にかかる構成ではＮ型ＩｎＧａＡｓＰ層２１が形成されているので、実施の形態１において説明したのと同様にリーク電流低減効果が得られ、特にリッジ脇でのリーク電流を低減し電流−光出力特性の向上を図ることができる。
【００５８】
実施の形態６．
図１０は、本発明の実施の形態６にかかる半導体素子である半導体レーザの断面図である。図に示すように、本実施形態にかかる半導体レーザは、Ｎ型ＩｎＰ基板３１を備えている。本実施形態にかかる半導体レーザは、図１０に示す断面図の紙面中央位置に、Ｎ型ＩｎＰ層３２（キャリア濃度Ｎ＝１×１０１８ｃｍ−３）と、ＡｌＧａＩｎＡｓ歪量子井戸活性層３３と、Ｐ型ＩｎＰ層３４（キャリア濃度Ｐ＝１×１０１８ｃｍ−３）と、を備えている。
【００５９】
本実施形態にかかる半導体レーザは、図１０に示す断面図の紙面両脇側に、Ｐ型ＩｎＰ埋込み層３５（キャリア濃度Ｐ＝１×１０１８ｃｍ−３）と、Ｎ型ＩｎＧａＡｓＰ埋込み層２７（キャリア濃度Ｎ＝１×１０１９ｃｍ−３）と、Ｐ型ＩｎＰ埋込み層３７（キャリア濃度Ｐ＝１×１０１８ｃｍ−３）と、を備えている。
【００６０】
図に示すように、本実施形態にかかる半導体レーザは、さらに、Ｐ型ＩｎＰ層３８（キャリア濃度Ｐ＝１×１０１８ｃｍ−３）と、Ｐ型ＩｎＧａＡｓコンタクト層３９（キャリア濃度Ｐ＝１×１０１９ｃｍ−３）と、ＳｉＯ２絶縁膜４０と、Ｐ型電極４１（Ｔｉ／Ｐｔ／Ａｕ）と、Ｎ型電極４２（Ｔｉ／Ｐｔ／Ａｕ）と、を備えている。
【００６１】
実施の形態３にかかる半導体レーザは、Ｐ型ＩｎＰ基板を用いる構成である。一方、本実施形態は、Ｎ型ＩｎＰ基板を用いる半導体レーザの構成を示している。本実施形態にかかる構成によっても、実施の形態３にかかる構成と同様に、リーク電流低減効果を得ることができる。
【００６２】
実施の形態７．
図１１は、本発明の実施の形態７にかかる半導体素子である半導体レーザの断面図である。図に示すように、本実施形態にかかる半導体レーザは、Ｐ型ＩｎＰ基板１を備えている。本実施形態にかかる半導体レーザは、図１１に示す断面図の紙面中央位置に、Ｐ型ＩｎＰクラッド層２（キャリア濃度Ｐ＝１×１０１８ｃｍ−３）と、ＡｌＧａＩｎＡｓ歪量子井戸活性層３と、Ｎ型ＩｎＰクラッド層４（キャリア濃度Ｎ＝１×１０１８ｃｍ−３）と、を備えている。
【００６３】
本実施形態にかかる半導体レーザは、図１１に示す断面図の紙面両脇側に、Ｐ型ＩｎＰ埋込み層５（キャリア濃度Ｐ＝１×１０１８ｃｍ−３）と、Ｎ型ＩｎＰ埋込み層６（キャリア濃度Ｎ＝１×１０１９ｃｍ−３）と、Ｐ型ＩｎＰ埋込み層７（キャリア濃度Ｐ＝１×１０１８ｃｍ−３）と、を備えている。
【００６４】
図に示すように、本実施形態にかかる半導体レーザは、さらに、Ｎ型ＩｎＧａＡｓＰ層２１（キャリア濃度Ｎ＝１×１０１８ｃｍ−３）と、Ｎ型ＩｎＰ層８（キャリア濃度Ｎ＝１×１０１８ｃｍ−３）と、Ｎ型ＩｎＰコンタクト層９（キャリア濃度Ｎ＝１×１０１９ｃｍ−３）と、ＳｉＯ２絶縁膜１０と、Ｎ型電極１１（Ｔｉ／Ｐｔ／Ａｕ）と、Ｐ型電極１２（Ｔｉ／Ｐｔ／Ａｕ）と、を備えている。
【００６５】
実施の形態３では、リッジ形成をウェットエッチで行った場合について記載した。このため、実施の形態３においては、リッジ形状はなだらかに裾を引く形状となっている。一方、本実施形態は、リッジ形成をドライエッチで形成した場合の構成である。リッジ形状が垂直になるため、埋込み層の構造は図１１に示すような構成になる。本実施形態にかかる構成でも、実施の形態３の構成と同様に、リーク電流低減効果を得ることができる。
【符号の説明】
【００６６】
１  Ｐ型ＩｎＰ基板
２  Ｐ型ＩｎＰクラッド層
３  ＡｌＧａＩｎＡｓ歪量子井戸活性層
４  Ｎ型ＩｎＰクラッド層
５  Ｐ型ＩｎＰ埋込み層
６  Ｎ型ＩｎＰ埋込み層
７  Ｐ型ＩｎＰ埋込み層
８  Ｎ型ＩｎＰ層
９  Ｎ型ＩｎＰコンタクト層
１０  ＳｉＯ２絶縁膜
１１  Ｎ型電極（Ｔｉ／Ｐｔ／Ａｕ）
１２  Ｐ型電極（Ｔｉ／Ｐｔ／Ａｕ）
２１  Ｎ型ＩｎＧａＡｓＰ層
２２  Ｎ型ＩｎＧａＡｓＰ層
２３  Ｎ型ＩｎＧａＡｓＰ埋込み層
２４  Ｎ型ＩｎＧａＡｓＰ埋込み層
２５  Ｎ型ＩｎＰ埋込み層
２６  半絶縁性ＩｎＰ埋込み層
２７  Ｎ型ＩｎＧａＡｓＰ埋込み層
３１  Ｎ型ＩｎＰ基板
３２  Ｎ型ＩｎＰ層
３３  ＡｌＧａＩｎＡｓ歪量子井戸活性層
３４  Ｐ型ＩｎＰ層
３５  Ｐ型ＩｎＰ埋込み層
３７  Ｐ型ＩｎＰ埋込み層
３８  Ｐ型ＩｎＰ層
３９  Ｐ型ＩｎＧａＡｓコンタクト層
４０  ＳｉＯ２絶縁膜
４１  Ｐ型電極
４２  Ｎ型電極
６１  ＳｉＯ２絶縁膜
【図１】
2012009674.tif 000003
【図２】
2012009674.tif 000004
【図３】
2012009674.tif 000005
【図４】
2012009674.tif 000006
【図５】
2012009674.tif 000007
【図６】
2012009674.tif 000008
【図７】
2012009674.tif 000009
【図８】
2012009674.tif 000010
【図９】
2012009674.tif 000011
【図１０】
2012009674.tif 000012
【図１１】
2012009674.tif 000013
【図１２】
2012009674.tif 000014
【図１３】
2012009674.tif 000015
【図１４】
2012009674.tif 000016
【図１５】
2012009674.tif 000017
【図１６】
2012009674.tif 000018
【図１７】
2012009674.tif 000019
【図１８】
2012009674.tif 000020
【図１９】
2012009674.tif 000021
【図２０】
2012009674.tif 000022