(57)【要約】【課題】薄膜抵抗又は基板抵抗によって数ｋΩから数十ｋΩの抵抗値を持つゲート抵抗のサイズが基板長さ、基板幅に比べて大きい。【解決手段】能動層１０を有する半導体基板１１と、半導体基板の能動層１０にオーミック接触するソース電極１３及びドレイン電極１４と、能動層１０の上方に設けられたゲート電極１５と、半導体基板１１に設けられた非活性領域１６と、非活性領域１６上にゲート電極１５の一部が引出されて接触する導体１７と、非活性領域１６上で直流電圧が印加されるパッド電極１８と、パッド電極１８及び導体１７にオーミック接触し、非活性領域１６に設けられたゲート抵抗領域１９とを備え、ゲート抵抗領域１９は半導体基板１１へボロンイオンを注入することによって形成され、ボロンイオンの注入量によりゲート抵抗領域１９上のシート抵抗値を高めたことを備えたことを特徴とする半導体素子の構造が提供される。【選択図】図１
2012243794.tif 000002
【特許請求の範囲】
【請求項１】
活性領域を構成する能動層を有する半導体基板と、
この半導体基板の前記能動層にオーミック接触して設けられ、それぞれ高周波信号を伝送させるソース電極およびドレイン電極と、
これらのソース電極およびドレイン電極間に位置し前記能動層の上方に設けられたゲート電極と、
これらのゲート電極、ソース電極、ドレイン電極および能動層から分離して前記半導体基板に設けられた非活性領域と、
この非活性領域上に設けられ、前記ゲート電極の一部が引出されて接触する導体と、
この導体と非接触で前記非活性領域上に設けられ、前記能動層を前記高周波信号のチャネル領域として開閉する直流電圧が印加されるパッド電極と、
これらのパッド電極および導体にオーミック接触し、前記非活性領域に設けられたゲート抵抗領域と、を備え、
このゲート抵抗領域は前記半導体基板へボロンイオンを注入することによって形成され、前記ボロンイオンの注入量により前記ゲート抵抗領域上のシート抵抗値を高めたことを備えたことを特徴とする半導体素子の構造。
【請求項２】
前記ボロンイオンは、注入加速電圧１００〜１５０キロエレクトロンボルト（ｋｅＶ）のエネルギにより、注入量１×１０の１１乗（ｃｍ−２）から１×１０の１２乗（ｃｍ−２）であることを特徴とする請求項１記載の半導体素子の構造。
【請求項３】
活性領域を構成する能動層を有する半導体基板の前記活性領域から、第１のイオンインプランテーションの実行によって非活性領域を分離生成し、
この非活性領域のボロンイオンを注入されるべき領域に、第２のイオンインプランテーションの実行による前記ボロンイオンの注入によって、ゲート抵抗領域を形成し、
前記活性領域にオーミック接触するソース電極およびドレイン電極、前記非活性領域上のソース端子電極、ドレイン端子電極、及び前記ゲート抵抗領域にオーミック接触するアロイ電極をそれぞれ形成し、
前記能動層上にショットキー特性を有するゲート電極を生成し、
前記非活性領域上に、直流電圧の印加用であり前記アロイ電極に接続されるパッド電極を形成することを特徴とする半導体抵抗素子の製造方法。
【請求項４】
前記ボロンイオンは、注入加速電圧１００〜１５０キロエレクトロンボルト（ｋｅＶ）のエネルギにより、注入量１×１０の１１乗（ｃｍ−２）から１×１０の１２乗（ｃｍ−２）であることを特徴とする請求項３記載の半導体抵抗素子の製造方法。
【請求項５】
活性領域および非活性領域を有する半導体基板と、
この半導体基板の前記活性領域上に、この活性領域を高周波信号のチャネル領域として開閉するための直流の制御電圧が印加されるゲート電極、ソース電極およびドレイン電極を有する第１のＦＥＴ（電界効果トランジスタ）と、
この第１のＦＥＴへの前記制御電圧の反転電圧を印加される他のゲート電極、他のソース電極および他のドレイン電極を有し、前記活性領域上に設けられた第２のＦＥＴと、
それぞれこれらの第１のＦＥＴおよび第２のＦＥＴの各ソース電極あるいは各ドレイン電極に接続された一対のマイクロストリップ線路と、
これらの第１のＦＥＴおよび第２のＦＥＴの各ドレイン電極あるいは各ソース電極に接続され、前記非活性領域に設けられた前記高周波信号の共通入力端子と、
この共通入力端子からの前記高周波信号の経路を前記一対のマイクロストリップ線路の何れかに切替える前記制御電圧の制御端子と、
この制御端子および前記各ゲート電極間をオーミック接触により接続し、前記非活性領域に設けられたゲート抵抗領域とを備え、
このゲート抵抗領域は前記半導体基板へボロンイオンを注入することによって形成され、前記ボロンイオンの注入量により前記ゲート抵抗領域上のシート抵抗値を高めたことを特徴とするＦＥＴスイッチ回路。
【請求項６】
前記ボロンイオンは、注入加速電圧１００〜１５０キロエレクトロンボルト（ｋｅＶ）のエネルギにより、注入量１×１０の１１乗（ｃｍ−２）から１×１０の１２乗（ｃｍ−２）であることを特徴とする請求項５記載のＦＥＴスイッチ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
一実施形態は半導体素子の構造、半導体抵抗素子の製造方法およびＦＥＴスイッチ回路に関する。
【背景技術】
【０００２】
従来、ＳＰＤＴ（Ｓｉｎｇｌｅ Ｐｏｌｅ  Ｄｏｕｂｌｅ Ｔｈｒｏｗ：単極双投）スイッチを用いたＦＥＴ（電界効果トランジスタ）スイッチ回路が知られている（例えば特許文献１参照）。ＦＥＴスイッチを用いた高周波信号の移相器は、線路長の異なる２本のマイクロストリップ伝送線路をこれらの線路の両端に配置されたＦＥＴからなる２つのＳＰＤＴスイッチを使って切替えし、通過信号の位相を変化させる。
【０００３】
レーダ装置などの空中線を用いて信号を送受信する装置では、送受信モジュールが複数系統の送信信号あるいは複数系統の受信信号に予め決めた移相量（通過位相差）ずつ遅延させることにより、送受信の信号の位相制御や経路制御を行うようにしている。これらの位相制御や経路制御にＦＥＴスイッチが用いられる（例えば特許文献２参照）。ＦＥＴスイッチには、複数のＦＥＴを単一のＧａＡｓ（ガリウム砒素）チップに形成しこれらのＦＥＴのゲート電極をオンオフ駆動する回路を有するＭＭＩＣ（マイクロ波集積回路）が用いられる。ＭＭＩＣは、移相器やＳＰＤＴスイッチもしくはＳＰｎＴ（Ｓｉｎｇｌｅ Ｐｏｌｅ  ｎ−Ｔｈｒｏｗｓ）スイッチといった経路切替え制御機能を持つ。
【０００４】
これらのＭＭＩＣのうち、内部の直流（ＤＣ）電源と、この直流電源によって制御されるＦＥＴスイッチとを持ち、マイクロ波帯のＲＦ信号の経路を切替え制御するＭＭＩＣが存在する。このＦＥＴスイッチではゲート電圧によって、ソース及びドレインの各端子間をＲＦ信号が流れる。ゲート電圧によりＦＥＴのチャネル領域の開閉を制御することで、ＲＦ信号のスイッチング動作を行うようにしている。
【０００５】
ゲート端子には、このゲート端子と、直流電圧が通常加わる制御端子との間を高周波的に分離するための抵抗体が接続される。この抵抗体をゲート抵抗とよぶ。通常、ゲート抵抗の抵抗値は、非特許文献１によると、ＦＥＴの総ゲート長、及び使用する周波数にもよるが、数ｋΩから数十ｋΩである。ボロンイオンを注入して抵抗体を作成する方法（非特許文献２参照）が提案されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平０６−１５２３６１号公報
【特許文献２】特許第３３５７７１５号公報
【非特許文献】
【０００７】
【非特許文献１】Ｓｈｉｆｒｉｎ， Ｍｉｔｃｈｅｌｌ Ｂ．、 Ｋａｔｚｉｎ， Ｐｅｔｅｒ Ｊ．、 Ａｙａｓｌｉ， Ｙａｌｃｉｎ，‘Ｍｏｎｏｌｉｔｈｉｃ ＦＥＴ Ｓｔｒｕｃｔｕｒｅｓ ｆｏｒ Ｈｉｇｈ−Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ Ｃｏｍｐｏｎｅｎｔ Ａｐｐｌｉｃａｔｉｏｎｓ'， ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｍｉｃｒｏｗａｖｅ Ｔｈｅｏｒｙ ａｎｄ Ｔｅｃｈｎｉｑｕｅｓ， ｖｏｌ． ３７， ｎｏ．１２， Ｄｅｃ． １９８９ ｐａｇｅｓ ２１３４−２１４１
【非特許文献２】ｄｅ Ｓｏｕｚａ， Ｊ． Ｐ．、 Ｄａｎｉｌｏｖ， Ｉ．、 Ｂｏｕｄｉｎｏｖ， Ｈ．，‘Ｔｈｅｒｍａｌ ｓｔａｂｉｌｉｔｙ ｏｆ ｔｈｅ ｅｌｅｃｔｒｉｃａｌ ｉｓｏｌａｔｉｏｎ ｉｎ ｎ−ｔｙｐｅ ｇａｌｌｉｕｍ ａｒｓｅｎｉｄｅ ｌａｙｅｒｓ ｉｒｒａｄｉａｔｅｄ ｗｉｔｈ Ｈ， Ｈｅ， ａｎｄ Ｂ ｉｏｎｓ'， Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ， Ｖｏｌｕｍｅ ８１， Ｉｓｓｕｅ ２， Ｊａｎｕａｒｙ １５，、ｐａｇｅｓ．６５０−６５５ １９９７
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、ＭＭＩＣのＦＥＴスイッチに使用される抵抗体が蒸着によって作成される薄膜抵抗であるときの抵抗値は１０Ω/ｓｑ〜５００Ω/ｓｑである。また、抵抗体が基板抵抗であるときの抵抗値は１００Ω/ｓｑ〜４００Ω/ｓｑである。Ω/ｓｑはシート抵抗値の単位を表す。薄膜抵抗又は基板抵抗によって数ｋΩから数十ｋΩの抵抗値を持つゲート抵抗を形成する場合、このゲート抵抗のアスペクト比が大きい。数ｋΩから数十ｋΩの抵抗値を得るためのゲート抵抗のサイズが基板長さ、基板幅に比べて極めて大きくなるという問題がある。ゲート抵抗がＭＭＩＣチップの基板面上で占める面積が大きくなり過ぎる。チップサイズに収まるサイズのゲート抵抗を作ることができない。
【課題を解決するための手段】
【０００９】
このような課題を解決するため、一実施形態によれば、活性領域を構成する能動層を有する半導体基板と、この半導体基板の前記能動層にオーミック接触して設けられ、それぞれ高周波信号を伝送させるソース電極およびドレイン電極と、これらのソース電極およびドレイン電極間に位置し前記能動層の上方に設けられたゲート電極と、これらのゲート電極、ソース電極、ドレイン電極および能動層から分離して前記半導体基板に設けられた非活性領域と、この非活性領域上に設けられ、前記ゲート電極の一部が引出されて接触する導体と、この導体と非接触で前記非活性領域上に設けられ、前記能動層を前記高周波信号のチャネル領域として開閉する直流電圧が印加されるパッド電極と、これらのパッド電極および導体にオーミック接触し、前記非活性領域に設けられたゲート抵抗領域と、を備え、このゲート抵抗領域は前記半導体基板へボロンイオンを注入することによって形成され、前記ボロンイオンの注入量により前記ゲート抵抗領域上のシート抵抗値を高めたことを備えたことを特徴とする半導体素子の構造が提供される。
【００１０】
また、別の一実施形態によれば、活性領域を構成する能動層を有する半導体基板の前記活性領域から、第１のイオンインプランテーションの実行によって非活性領域を分離生成し、この非活性領域のボロンイオンを注入されるべき領域に、第２のイオンインプランテーションの実行による前記ボロンイオンの注入によって、ゲート抵抗領域を形成し、前記活性領域にオーミック接触するソース電極およびドレイン電極、前記非活性領域上のソース端子電極、ドレイン端子電極、及び前記ゲート抵抗領域にオーミック接触するアロイ電極をそれぞれ形成し、前記能動層上にショットキー特性を有するゲート電極を生成し、前記非活性領域上に、直流電圧の印加用であり前記アロイ電極に接続されるパッド電極を形成することを特徴とする半導体抵抗素子の製造方法が提供される。
【００１１】
また、別の一実施形態によれば、活性領域および非活性領域を有する半導体基板と、この半導体基板の前記活性領域上に、この活性領域を高周波信号のチャネル領域として開閉するための直流の制御電圧が印加されるゲート電極、ソース電極およびドレイン電極を有する第１のＦＥＴと、この第１のＦＥＴへの前記制御電圧の反転電圧を印加される他のゲート電極、他のソース電極および他のドレイン電極を有し、前記活性領域上に設けられた第２のＦＥＴと、それぞれこれらの第１のＦＥＴおよび第２のＦＥＴの各ソース電極あるいは各ドレイン電極に接続された一対のマイクロストリップ線路と、これらの第１のＦＥＴおよび第２のＦＥＴの各ドレイン電極あるいは各ソース電極に接続され、前記非活性領域に設けられた前記高周波信号の共通入力端子と、この共通入力端子からの前記高周波信号の経路を前記一対のマイクロストリップ線路の何れかに切替える前記制御電圧の制御端子と、この制御端子および前記各ゲート電極間をオーミック接触により接続し、前記非活性領域に設けられたゲート抵抗領域とを備え、このゲート抵抗領域は前記半導体基板へボロンイオンを注入することによって形成され、前記ボロンイオンの注入量により前記ゲート抵抗領域上のシート抵抗値を高めたことを特徴とするＦＥＴスイッチ回路が提供される。
【図面の簡単な説明】
【００１２】
【図１】実施の形態に係る半導体素子の構造を含むＦＥＴの上面図である。
【図２】実施の形態に係る半導体素子の構造を含むＦＥＴの図１のＡＡ'線に沿う縦断面図である。
【図３】実施の形態に係る半導体素子の構造を含むＦＥＴの図１のＢＢ'線に沿う縦断面図である。
【図４】実施の形態に係る半導体抵抗素子の製造方法に用いられるボロンイオンの注入量と、シート抵抗値との関係を示すグラフである。
【図５】（ａ）は比較例に係る半導体抵抗素子の平面図であり、（ｂ）は実施の形態に係る半導体抵抗素子の構造の平面図である。
【図６】実施の形態に係るＦＥＴスイッチ回路を用いた回路例を示す図である。
【発明を実施するための形態】
【００１３】
以下、実施の形態に係る半導体素子の構造、半導体抵抗素子の製造方法およびＦＥＴスイッチ回路について、図１乃至図６を参照しながら説明する。尚、各図において同一箇所については同一の符号を付すとともに、重複した説明は省略する。
【００１４】
一実施形態に係る半導体素子の構造は、ＦＥＴのゲート電極に接続されるゲート抵抗領域の構造である。
【００１５】
一実施形態に係る半導体抵抗素子の製造方法は半導体基板上にゲート抵抗領域を製造する方法である。
【００１６】
一実施形態に係るＦＥＴスイッチ回路はＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）に形成されたＳＰＤＴスイッチである。
【００１７】
図１はＭＭＩＣ上の半導体素子の構造を含むＦＥＴの上面図である。図２は図１のＡＡ'線に沿うＦＥＴの縦断面図である。図３は図１のＢＢ'線に沿うＦＥＴの縦断面図である。これらの図中、同じ符号を付したものどうしは互いに同じ要素を表す。
【００１８】
ＦＥＴ１は、活性領域を構成する能動層１０を有する半導体基板１１と、オーミックメタル１２を介して能動層１０にオーミック接触して互いに離間して設けられ、それぞれ高周波信号を伝送させるソース電極１３およびドレイン電極１４と、ソース電極１３およびドレイン電極１４間に位置し能動層１０の上方に設けられショットキー特性を有するゲート電極１５と、これらのゲート電極１５、ソース電極１３、ドレイン電極１４及び能動層１０から分離して半導体基板１１に設けられた非活性領域１６と、非活性領域１６上に設けられゲート電極１５の一部が引出されて接触するパターン導体１７（導体）と、このパターン導体１７と非接触で非活性領域１６上に設けられ直流制御電圧が印加されるパッド電極１８と、パッド電極１８及びパターン導体１７にオーミック接触し、非活性領域１６に設けられたゲート抵抗領域１９とを備えている。ゲート抵抗領域１９は半導体基板１１へボロンイオンを注入することによって形成されており、このゲート抵抗領域１９上のシート抵抗のシート抵抗値は、ボロンイオンの注入量により高められている。
【００１９】
半導体基板１１は半絶縁性のＧａＡｓ基板である。能動層１０は電子の伝導層であり、予め電子の密度が高められている。オーミックメタル１２はこの能動層１０上の金属層である。
【００２０】
ソース電極１３は、それぞれ能動層１０上に配置された例えば２本のソースフィンガー２０と、これらのソースフィンガー２０を束ね非活性領域１６上に配置されたソース端子電極２１とから構成されている。ドレイン電極１４は、これらのソースフィンガー２０に挟まれ能動層１０上に配置されたドレインフィンガー２２と、非活性領域１６上に配置されたドレイン端子電極２３とから構成されている。ソース電極１３、ドレイン電極１４はそれぞれ高周波信号の主線路である。ソース電極１３と、半導体基板１１の裏面側に形成された図示しない接地導体と、誘電体とによってマイクロストリップ線路が構成されている。ドレイン電極１４と、接地導体と、誘電体とによってマイクロストリップ線路が構成されている。
【００２１】
ゲート電極１５は、それぞれ一端が能動層１０上に配置された他端が非活性領域１６上に引出された２本のストライプ状の電極から構成されている。
【００２２】
非活性領域１６は、能動層１０の素子領域からアイソレーションを取るための領域であり、上面視矩形状を呈する。アイソレーションとは絶縁を指す。この非活性領域１６は実質的にチャネル領域あるいはドープ領域として作用しない領域である。非活性領域１６はボロンイオンのイオンインプランテーションによって得られる。ボロンイオンの注入量は非活性領域１６が能動層１０に対してアイソレーションを確保することが可能な程度の量である。
【００２３】
この非活性領域１６上にパターン導体１７が配置される。パターン導体１７と、２本のソースフィンガー２０との間には絶縁膜が成膜されている。もしくはこれらのソースフィンガー２０のエアブリッジ構造によりパターン導体１７とソースフィンガー２０とは空間的に分離されている。パターン導体１７をこれらのソースフィンガー２０の下に通すことによって、パターン導体１７とソースフィンガー２０とが短絡せずに立体的に交叉するようにされている。
【００２４】
パッド電極１８には、能動層１０を高周波信号のチャネル領域として開閉するための直流の制御電圧が印加される。パッド電極１８はゲート駆動閾値よりも大きい直流電圧をゲート電極１５に印加する。この状態では、ソース電極１３上の高周波信号からドレイン電極１４を見たインピーダンスが０になり、ＦＥＴ１はこの高周波信号を通過させるようになっている。
【００２５】
ゲート抵抗領域１９は、ボロンイオンを適量注入することによって、シート抵抗値を高くされたオーミック抵抗領域である。ゲート抵抗領域１９はその両端をオーミック接触させたボロン適量注入領域２６を有する。このボロン適量注入領域２６はパッド電極１８、パターン導体１７にそれぞれアロイ電極２４、２５により接触している。アロイ電極２４、２５はオーミック接触を確保するオーミックメタルである。また、パターン導体２７はパッド電極１８と、ゲート抵抗領域１９とに接続されている。
【００２６】
換言すれば、本実施形態に係る半導体素子の構造は、ＭＭＩＣのＲＦ信号を制御するＦＥＴスイッチ回路のゲート端子と、このゲート端子を制御する直流端子とを結んだ制御線の間に、ボロンイオンを注入して高抵抗部を設けた構造を有する。
【００２７】
図４はボロンイオンの注入量と、シート抵抗値との関係を示すグラフである。図４中、横軸、縦軸は、それぞれボロンイオンの注入量（ｃｍ-2）、シート抵抗値（Ω/ｓｑ）である。同図中、１．０Ｅ＋Ｎ（Ｎ：自然数）という記号は、１．０×１０のＮ乗を表す。図４の１０11（ｃｍ-2）から１０12（ｃｍ-2）までのボロンイオン注入領域は、非特許文献２のＦＩＧ．３の１０11（ｃｍ-2）から１０16（ｃｍ-2）まで注入量を変化させたときのシート抵抗値（Ω/ｓｑ）の特性から発明者が再計算して得た。
【００２８】
このグラフは、ボロンイオンの注入量を１０11（ｃｍ-2）から１０12（ｃｍ-2）の範囲で変化させて注入した場合のシート抵抗値の依存性を示している。比較例による半導体素子がＧａＡｓ基板のアイソレーション領域を生成するために使うボロンイオンを、実施形態によるＦＥＴ１は非活性領域１６の作成に使うようにしている。実施形態によるＦＥＴ１は、注入するボロンイオンの量を適切に選ぶことにより非活性領域１６を作成し、比較例による基板抵抗では得られない高いシート抵抗値のシート抵抗を得ることを可能にしている。基板抵抗（もしくはバルク抵抗）とは、ウエハ上の電子が存在する部分をそのまま電気が流れる部分として使うときの抵抗成分を指し、２００Ω/ｓｑ程度のシート抵抗値を有する。
【００２９】
例えばマイクロ波帯域の高周波信号に対するゲート抵抗の抵抗値は数ｋΩから数１０ｋΩを必要とする。ＦＥＴ１は、ゲート抵抗領域１９にボロンイオンの注入量を加減することにより、ゲート抵抗領域１９上のシート抵抗値を高周波信号に対するゲート抵抗値に対応させている。また、ＦＥＴ１は、図４に示すボロンイオンの注入量領域によってゲート抵抗を生成したときのこのゲート抵抗の基板主面上で占める面積を小さくすることを可能としている。
【００３０】
このような構造のゲート抵抗領域１９の製造方法の一例を説明する。
【００３１】
最初に絶縁用の第１のインプラアイソレーションを実行する。インプラアイソレーションとは、イオン注入によって素子間を分離することを指す。半導体基板１１に予め能動層１０を形成しておく。ボロンイオンの注入によって非活性領域１６を分離生成する。非活性領域１６が、図１の破線により示されるように、能動層１０を囲む４つの側面よりも外側の空間と、この能動層１０の底よりも下側の空間とにそれぞれボロンイオンを注入することにより生成される。
【００３２】
次に、抵抗用の第２のインプラアイソレーションを実行する。ゲート抵抗領域１９あるいはボロン適量注入領域２６とすべき領域へのボロンイオンの注入は、注入加速電圧１００〜１５０キロエレクトロンボルト（ｋｅＶ）のエネルギにより、注入量１×１０の１１乗（ｃｍ−２）から１×１０の１２乗（ｃｍ−２）である。
【００３３】
引き続き、オーミック電極を形成する。ソース電極１３、ドレイン電極１４、アロイ電極２４、２５を同時に形成する。能動層１０上をマスキングし、ソース及びドレインの各電極とされるべき部分を開口し、メタル層を蒸着してオーミックメタル１２を形成し、ソース電極１３、ドレイン電極１４を生成する。
【００３４】
アロイ電極２４、２５を例えばＡｕＧｅＮｉをゲート抵抗領域１９上に堆積し、４００度程度の温度でアニール化して生成する。
【００３５】
その後、能動層１０上にショットキー特性を有するゲート電極１５を生成する。
【００３６】
次に、非活性領域１６上をマスキングし、パッド電極１８とされるべき部分を開口し、メタル層を蒸着、成長させてパッド電極１８を形成する。パターン導体１７、２７は、例えば基板面をパターンニングし、誘電体膜を開口し、開口部に金属を蒸着するなどして生成する。ゲート抵抗領域１９が生成される。ボロンイオン注入によってゲート抵抗領域１９のシート抵抗値が高められる。
【００３７】
図５（ａ）は比較例に係る半導体抵抗素子の平面図である。図５（ｂ）は本実施形態に係る半導体抵抗素子構造の平面図である。既述の符号はそれらと同じ要素を表す。
【００３８】
ＦＥＴ１のゲート抵抗値を１０ｋΩにする場合の例を考える。比較例において、薄膜抵抗又は基板抵抗により実現されるシート抵抗値が例えば２００Ω/ｓｑであるとすると、ゲート抵抗のアスペクト比は１：５０になる。アスペクト比とはシート抵抗のＷ：Ｌの比率を指す。Ｗ、Ｌはそれぞれ基板抵抗部分の幅、長さを表す。図５（ａ）に示すように、薄膜抵抗又は基板抵抗のゲート抵抗体２８によって数ｋΩから数十ｋΩの抵抗値を確保するためには、ゲート抵抗体２８の長さが基板長さ、基板幅に比べて極めて大きくなる。ゲート抵抗体２８が基板面上で占める面積が大きくなり過ぎる。ＭＭＩＣなどのチップサイズに収まるサイズのゲート抵抗を作ることができない。
【００３９】
これに対して、ＦＥＴ１では、ボロンイオン注入量を図４の注入量範囲内の３．５×１０11（ｃｍ-2）とすると、ゲート抵抗体（ゲート抵抗領域１９）のシート抵抗値は１×１０4Ωとなる。図５（ｂ）に示すように、ゲート抵抗領域１９のアスペクト比は１：１で十分である。この結果、回路面積を減らすことができる。
【００４０】
比較例ではイオンインプランテーション技術を用いてアイソレーションのために半導体基板にボロンイオンを注入するが、ＦＥＴ１では、このボロンイオンの注入によりゲート抵抗を作成するため、比較例の基板抵抗の抵抗値に比べて１桁以上も大きい抵抗値を持つシート抵抗の抵抗層を得ることができる。例えばボロンイオンの注入量の調節によってシート抵抗値を２０００Ω/ｓｑにすることによって、比較例による抵抗体が占める面積の１０％にすることができた。つまり実施例による抵抗体により、比較例による抵抗体が占める面積の９０％分を削減することに成功した。
【００４１】
以下、本実施形態に係るＦＥＴスイッチ回路について述べる。
【００４２】
このような構成のゲート抵抗領域１９を有するＦＥＴセルを半導体基板１０上に直並列に４個接続することによって、一対のＳＰＤＴスイッチからなる一段のマイクロ波移相回路が形成される。
【００４３】
図６は実施形態に係るＦＥＴスイッチ回路を用いたマイクロ波移相回路のブロック図である。既述の符号はそれらと同じ要素を表す。各ＦＥＴ５１、５２、５４、５６は、それぞれゲート電極をＧ、ドレイン電極をＤ、ソース電極をＳで表されている。
【００４４】
マイクロ波移相回路２９のＦＥＴ５１、５２、５４、５６は何れもスイッチ素子である。これらのＦＥＴ５１、５２、５４、５６にはゲート抵抗６３が接続される。各ゲート抵抗６３はゲート抵抗領域１９から形成される。ＦＥＴ５１は第１のＦＥＴであり、ＦＥＴ５２は第２のＦＥＴである。これらのＦＥＴ５１、５２が能動層１０上に形成されている。ＦＥＴ５１、５２の各ドレイン端子はともに非活性領域１６上の共通入力端子５９に接続されている。ＦＥＴ５１、５２の各ソース端子は一対のマイクロストリップ線路５３、５５に接続されている。ある周波数において、マイクロ波信号が一方のマイクロストリップ線路５３を通過した際、このマイクロ波信号の位相の回転量と、同じ周波数においてマイクロ波信号が他方のマイクロストリップ線路５５を通過した際、このマイクロ波信号の位相の回転量とは異なるように予めマイクロストリップ線路５３、５５の各線路定数は決められた上で基板上に作成されてある。
【００４５】
また、制御端子５７及び制御端子５８は制御電圧が印加される端子である。制御端子５７、５８は共通入力端子５９からの高周波信号の経路をマイクロストリップ線路５３、５５の何れかに切替えるための端子である。制御端子５７からの制御電圧と、制御端子５８からの制御電圧とは互いに排他的である。即ち制御端子５７、５８のうちの一方の電圧がハイのとき、制御端子５７、５８のうちの他方の電圧はローであるように電圧がこれらの制御端子５７、５８に入力される。逆に、制御端子５７、５８のうちの一方の電圧がローのとき、他方の電圧はハイであるようにこれらの電圧が制御端子５７、５８に入力される。制御端子５７、５８によってＦＥＴ５１、５２はオン、あるいはオフ状態に制御される。これらのＦＥＴ５１、５２が一方のＳＰＤＴスイッチ６１を構成する。
【００４６】
また、ＦＥＴ５１、５２の配置関係と、同図の例で左右対称になるようにして、ＦＥＴ５４、５６が配置されている。ＦＥＴ５４、５６の各ドレイン端子は共通出力端子６０に接続されている。これらのＦＥＴ５４、５６が他方のＳＰＤＴスイッチ６２を構成する。
【００４７】
このマイクロ波移相回路２９において、ＦＥＴ５１、５４のゲート電極Ｇに対し、制御端子５７から０Ｖの制御電圧が印加され、ＦＥＴ５２、５６のゲート電極Ｇに対し、制御端子５８からピンチオフ電圧以下の制御電圧が印加される。ＦＥＴ５１、５４はオン状態となり、ＦＥＴ５２、５６はオフ状態となる。共通入力端子５９からのマイクロ波信号はＦＥＴ５１、マイクロストリップ線路５３、ＦＥＴ５４をそれぞれ通過し、共通出力端子６０から出力される。マイクロ波信号は通過の際、位相が回転する。また、スイッチング機能に着目すれば、ＳＰＤＴスイッチ６１は共通入力端子５９に入力されたマイクロ波信号をマイクロストリップ線路５３、５５の何れかに選択出力する。
【００４８】
また、ＦＥＴ５１、５４のゲート電極Ｇにピンチオフ電圧以下の制御電圧が印加され、ＦＥＴ５２、５６のゲート電極Ｇに０Ｖの制御電圧が印加されると、ＦＥＴ５１、５４がオフ状態になり、ＦＥＴ５２、５６がオン状態になる。共通入力端子５９からのマイクロ波信号は、ＦＥＴ５２、マイクロストリップ線路５５、ＦＥＴ５６を通過し、共通出力端子６０から出力される。このマイクロ波信号は、ＦＥＴ５２、マイクロストリップ線路５５、ＦＥＴ５６を通過する際、その位相が回転する。
【００４９】
マイクロ波信号が一方のマイクロストリップ線路５３を通過するときと、他方のマイクロストリップ線路５５を通過するときとで、それぞれ異なる移相量となる。マイクロ波移相回路２９を２段直列に接続して２ビット移相器回路を構成することにより、コントローラは、一方のマイクロ波移相回路２９へ入力されるシリアルのビット信号の基準位相に対し、他方のマイクロ波移相回路２９へ入力されるシリアルのビット信号の位相に４通りの通過位相差を与えることが可能になる。移相量の異なるマイクロ波移相回路２９を複数多段に縦続接続することにより、基準信号に対し複数の所望する移相量を実現できる。
【００５０】
このようにして、実施形態に係る半導体素子の構造、半導体抵抗素子の製造方法およびＦＥＴスイッチ回路によれば、ＧａＡｓ基板に絶縁用に注入するボロンイオンの量を適切に調整することで、基板抵抗では得られない高い抵抗値を持つ高抵抗値層が得られる。その結果、ゲート抵抗の占める面積を低減させることができる。回路密度の高い回路においては、このゲート抵抗の占める面積が小さくなることは、回路面積を小さくするだけではなく、回路の配置を容易にすることができる。
【００５１】
ＦＥＴ素子を用いたＲＦスイッチのゲート抵抗について、ゲート抵抗の占める面積を小さくできる。ＧａＡｓを用いたＦＥＴスイッチ回路のゲート抵抗において、薄膜抵抗や基板抵抗を用いずに、高抵抗を形成するボロンイオンの注入により、回路の小型化を実現できる。
【００５２】
なお、３次元直方体状の基板抵抗の基板抵抗値Ｒと、層状あるいは膜状の基板上のシート抵抗値Ｒsとの関係について述べる。
【００５３】
基板抵抗値Ｒとは、抵抗体の底面積Ｓ（ｍ2）、長さＬ（ｍ）としたとき、Ｒ＝ρ3×（Ｌ/Ｓ）を満たすＲ［Ω］を指す。抵抗率ρ3の単位はＲ×（Ｓ/Ｌ）により［Ω・ｍ］である。
【００５４】
シート抵抗値Ｒsとは、薄膜の抵抗の幅Ｗ（ｍ）、長さＬ（ｍ）としたとき、Ｒ＝ρ2×（Ｌ／Ｗ）を満たすＲ［Ω］を指す。シート抵抗値は単位配線幅で単位配線長当たり（これを単位ｓｑｕａｒｅで表す）の抵抗値を言い、単位は［Ω/ｓｑ］を使う。この理由は、シート抵抗値Ｒsは基板抵抗値Ｒの極限的な状況の値であり、何れも単位が同じシート抵抗値Ｒsと、基板抵抗値Ｒとを区別するためである。ここで、抵抗率ρ2の単位は、ρ2×（Ｌ／Ｗ）により［Ω］である。
【００５５】
上記ＦＥＴセルの形状、構造は種々変更可能である。
【００５６】
いくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００５７】
１…ＦＥＴ（半導体素子）、１０…能動層、１１…半導体基板、１２…オーミックメタル、１３…ソース電極、１４…ドレイン電極、１５…ゲート電極、１６…非活性領域、１７…パターン導体（導体）、１８…パッド電極、１９…ゲート抵抗領域、２０…ソースフィンガー、２１…ソース端子電極、２２…ドレインフィンガー、２３…ドレイン端子電極、２４，２５…アロイ電極、２６…ボロン適量注入領域、２７…パターン導体、２８…ゲート抵抗体、２９…マイクロ波移相器回路、５１…ＦＥＴ（第１のＦＥＴ）、５２…ＦＥＴ（第２のＦＥＴ）、５３、５５…一対のマイクロストリップ線路、５４、５６…ＦＥＴ、５７、５８…制御端子、５９…共通入力端子、６０…共通出力端子、６１、６２…ＳＰＤＴスイッチ（ＦＥＴスイッチ回路）、６３…ゲート抵抗。
【図１】
2012243794.tif 000003
【図２】
2012243794.tif 000004
【図３】
2012243794.tif 000005
【図４】
2012243794.tif 000006
【図５】
2012243794.tif 000007
【図６】
2012243794.tif 000008