(57)【要約】      （修正有）【課題】Ｄｉｆｆｕｓｉｏｎラウンディングの影響を防ぐためにトランジスタの特性変動量を定量的に考慮した最適な設計基準に基づく設計の検証を可能とする方法の提供。【解決手段】拡散層１において第１の辺３と第２の辺４で確定されるコーナー部に形成されるＤｉｆｆｕｓｉｏｎラウンディング５の形状を数式で表現し、コーナー部に隣接するゲート幅ＷのトランジスタＴｒに関して、第２の辺とゲートの間隔をＸ１とし、Ｄｉｆｆｕｓｉｏｎラウンディングによるゲート幅の誤差をΔＷとし、Ｄｉｆｆｕｓｉｏｎラウンディングの形状パラメータとΔＷとＸ１の関係と、トランジスタＴｒの特性変動率とゲート幅の変動率の関係とから、第２の辺とゲートの間隔Ｘ１の設計基準値を導出し、レイアウト情報からコーナー部に隣接して配設されるトランジスタのゲートと第２の辺の間隔を抽出し、抽出したゲートと第２の辺の間隔が、基準値を満たすか否か判定する。【選択図】図２
2012014489.tif 000002
【特許請求の範囲】
【請求項１】
予め定められた所定幅Ｗの領域の一側の第１の辺と端部で交差する第２の辺を有する平面形状の拡散層において前記第１の辺と前記第２の辺で確定されるコーナー部に形成されるラウンディングの形状を数式で表現し、
前記コーナー部に隣接して配設されるゲート幅Ｗのトランジスタに関して、前記第２の辺と前記ゲートの間隔をＸ１とし、前記ラウンディングによって生じるゲート幅の変動量をΔＷとし、
前記ラウンディングの形状パラメータと前記ΔＷと前記Ｘ１の平面幾何学的関係と、前記トランジスタの特性変動率とゲート幅の変動率ΔＷ／Ｗの関係とから、
前記ラウンディングの形状パラメータと、前記トランジスタの特性変動率と、前記ゲート幅Ｗとによって規定される計算式を用いて、前記第２の辺と前記ゲートの間隔Ｘ１の基準値を導出し、
半導体装置のレイアウト図形情報から前記コーナー部に隣接して配設されるトランジスタのゲートと前記第２の辺の間隔を抽出し、
前記抽出した前記ゲートと前記第２の辺の間隔が、与えられたトランジスタの特性変動率に対応する前記Ｘ１の基準値を満たすか否か判定する、半導体装置のレイアウト検証方法。
【請求項２】
前記ラウンディングの形状を円弧で近似し、前記ラウンディングの形状パラメータを前記円弧の半径ｒとし、前記トランジスタの特性変動率をΔＰ／Ｐとし、
前記Ｘ１の基準値を、前記円弧の半径ｒ、前記トランジスタの特性変動率ΔＰ／Ｐ、前記ゲート幅Ｗから以下の計算式
2012014489.tif 000017
にて、導出する、請求項１記載の半導体装置のレイアウト検証方法。
【請求項３】
前記トランジスタの特性変動率ΔＰ／Ｐは、前記トランジスタＩｏｎに流れる電流の変動率ΔＩｏｎ／Ｉｏｎである請求項２記載の半導体装置のレイアウト検証方法。
【請求項４】
前記トランジスタの特性変動率ΔＰ／Ｐは、前記トランジスタのゲート容量Ｃｇの変動率ΔＣｇ／Ｃｇである請求項２記載の半導体装置のレイアウト検証方法。
【請求項５】
前記トランジスタの特性変動率ΔＰ／Ｐは、前記トランジスタの閾値電圧の変動率ΔＶｔｈ／Ｖｔｈである請求項２記載の半導体装置のレイアウト検証方法。
【請求項６】
前記トランジスタの閾値電圧の変動量ΔＶｔｈは、前記閾値電圧Ｖｔｈと前記トランジスタに流れる電流の変動量Ｉｏｎとの相関係数αにより、α×ΔＩｏｎで与えられ、
ΔＶｔｈ／Ｖｔｈをα×ΔＩｏｎ／Ｉｏｎとする、請求項５記載の半導体装置のレイアウト検証方法。
【請求項７】
前記ΔＷを、前記ラウンディング形状を近似する前記円弧と、前記トランジスタの前記ゲートのゲート長方向の半分の位置に対応する中心線との交点の前記第１の辺からの距離とし、
前記円弧の前記半径ｒは、（ｒ−Ｘ１）２＋（ｒ−ΔＷ）２＝ｒ２の関係を満たす、請求項２記載の半導体装置のレイアウト検証方法。
【請求項８】
前記半径ｒは、予め定められた値以下のとき、前記第２の辺の長さとされ、
前記予め定められた値より大のとき、前記予め定められた値とされる、請求項７記載の半導体装置のレイアウト検証方法。
【請求項９】
予め定められた所定幅Ｗの領域の一側の第１の辺と端部で交差する第２の辺を有する平面形状の拡散層において前記第１の辺と前記第２の辺で確定されるコーナー部に形成されるラウンディングの形状を数式で表現し、
前記コーナー部に隣接して配設されるゲート幅Ｗのトランジスタに関して、前記第２の辺と前記ゲートの間隔をＸ１とし、前記ラウンディングによって生じるゲート幅の変動量をΔＷとし、
前記ラウンディングの形状パラメータと前記ΔＷと前記Ｘ１の平面幾何学的関係と、前記トランジスタの特性変動率とゲート幅の変動率ΔＷ／Ｗの関係とから、
前記ラウンディングの形状パラメータと、前記トランジスタの特性変動率と、前記ゲート幅Ｗとによって規定される計算式を用いて、前記第２の辺と前記ゲートの間隔Ｘ１の基準値を導出し、
半導体装置のレイアウト図形情報から前記コーナー部に隣接して配設されるトランジスタのゲートと前記第２の辺の間隔を抽出し、
前記抽出した前記ゲートと前記第２の辺の間隔が、与えられたトランジスタの特性変動率に対応する前記Ｘ１の基準値を満たすか否か判定する、レイアウト検証装置。
【請求項１０】
前記ラウンディングの形状を円弧で近似し、前記ラウンディングの形状パラメータを前記円弧の半径ｒとし、前記トランジスタの特性変動率をΔＰ／Ｐとし、
前記Ｘ１の基準値を、前記円弧の半径ｒ、前記トランジスタの特性変動率ΔＰ／Ｐ、前記ゲート幅Ｗから以下の計算式
2012014489.tif 000018
にて、導出する、請求項９記載のレイアウト検証装置。
【請求項１１】
前記トランジスタの特性変動率ΔＰ／Ｐは、トランジスタに流れる電流の変動率ΔＩｏｎ／Ｉｏｎである請求項１０記載のレイアウト検証装置。
【請求項１２】
前記トランジスタの特性変動率ΔＰ／Ｐは、前記トランジスタのゲート容量の変動率ΔＣｇ／Ｃｇである請求項１０記載のレイアウト検証装置。
【請求項１３】
前記トランジスタの特性変動率ΔＰ／Ｐは、前記トランジスタの閾値電圧の変動率ΔＶｔｈ／Ｖｔｈである請求項１０記載のレイアウト検証装置。
【請求項１４】
前記トランジスタの閾値電圧の変動量ΔＶｔｈは、前記閾値電圧Ｖｔｈと前記トランジスタに流れる電流の変動量Ｉｏｎとの相関係数αにより、α×ΔＩｏｎで与えられ、
ΔＶｔｈ／Ｖｔｈをα×ΔＩｏｎ／Ｉｏｎとする、請求項１３記載のレイアウト検証装置。
【請求項１５】
ΔＷは、前記ラウンディング形状を近似する前記円弧と、ゲート電極のゲート長方向の半分に対応する中心線との交点の前記第１の辺からの距離であり、
前記円弧の半径ｒは、（ｒ−Ｘ１）２＋（ｒ−ΔＷ）２＝ｒ２の関係を満たす、請求項１０記載のレイアウト検証装置。
【請求項１６】
予め定められた所定幅Ｗの領域の一側の第１の辺と端部で交差する第２の辺を有する平面形状の拡散層において前記第１の辺と前記第２の辺で確定されるコーナー部に形成されるラウンディングの形状を数式で表現し、
前記コーナー部に隣接して配設されるゲート幅Ｗのトランジスタに関して、前記第２の辺と前記ゲートの間隔をＸ１とし、前記ラウンディングによって生じるゲート幅の変動量をΔＷとし、
前記ラウンディングの形状パラメータと、ΔＷとＸ１の平面幾何学的関係と、前記トランジスタの特性変動率とゲート幅の変動率ΔＷ／Ｗの関係とから、
前記ラウンディングの形状パラメータと、前記トランジスタの特性変動率と、前記ゲート幅Ｗとによって規定される計算式を用いて、前記第２の辺と前記ゲートの間隔Ｘ１の基準値を導出し、
半導体装置のレイアウト図形情報から抽出された、前記コーナー部に隣接して配設されるトランジスタのゲートと前記第２の辺の間隔が、与えられたトランジスタの特性変動率に対応する前記Ｘ１の基準値を満たすか否か判定する処理、
をコンピュータに実行させるプログラム。
【請求項１７】
前記ラウンディングの形状を円弧で近似し、前記ラウンディングの形状パラメータを前記円弧の半径ｒとし、前記トランジスタの特性変動率をΔＰ／Ｐとし、
前記Ｘ１の基準値を、前記円弧の半径ｒ、前記トランジスタの特性変動率ΔＰ／Ｐ、前記ゲート幅Ｗから以下の計算式
2012014489.tif 000019
にて、導出する、請求項１６記載のプログラム。
【請求項１８】
前記トランジスタの特性変動率ΔＰ／Ｐは、トランジスタに流れる電流の変動率ΔＩｏｎ／Ｉｏｎである請求項１７記載のプログラム。
【請求項１９】
前記トランジスタの特性変動率ΔＰ／Ｐは、前記トランジスタのゲート容量の変動率ΔＣｇ／Ｃｇである請求項１７記載のプログラム。
【請求項２０】
前記トランジスタの特性変動率ΔＰ／Ｐは、前記トランジスタの閾値電圧の変動率ΔＶｔｈ／Ｖｔｈである請求項１７記載のプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の設計検証技術に関し、特に、レイアウトの検証方法と装置に関する。
【背景技術】
【０００２】
半導体製造の微細化が進むにつれて、リソグラフィ、エッチングの効果を無視できなくなってきている。リソグラフィ、エッチングの影響を受けてトランジスタの特性を決めるＬ（ゲート長）、Ｗ（ゲート幅）がレイアウト寸法通りできない場合がある。リソグラフィ、エッチングの影響により角は丸みを帯びる。
【０００３】
例えば特許文献１等にも記載されている通り、パターンの微細化が進むにつれて、各プロセスでパターンを忠実に形成することが困難となってきており、最終仕上り寸法が設計パターン通りにならないという問題が生じている。これらの問題を解決するために、各プロセスでの変換差を考慮して、最終仕上り寸法が設計パターン寸法と等しくなるように設計パターンと異なるマスクパターンを作成するマスクデータ処理が重要になっている。特許文献１では、異なるレイヤーから構成されるシリコンの出来上がり構造（例えば、ポリシリコンとコンタクト）の目ずれマージンが適切に設定できていないという課題に対して、異なるレイヤーそれぞれでリソグラフィシミュレーションを実行して、異なる平面図形を算出し重ね合わせて、ＤＲＣ（Ｄｅｓｉｇｎ  Ｒｕｌｅ  Ｃｈｅｃｋｅｒ）でマージンチェックを行う。なお、特許文献１には、本発明で扱うデフュージョン・ラウンディング（ｄｉｆｆｕｓｉｏｎ  ｒｏｕｎｄｉｎｇ）（以下、Ｄｉｆｆｕｓｉｏｎラウンディング)は扱われていない。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−１８１５２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
以下に関連技術の分析を与える。
【０００６】
パターンの微細化が進むにつれて、Ｌ（ゲート長）、Ｗ（ゲート幅）がレイアウト寸法通りできず、リソグラフィ、エッチングの影響として、角が丸みを帯びる特徴があり、回路シミュレーションとシリコン特性間の誤差になる。Ｄｉｆｆｕｓｉｏｎラウンディングの影響を防ぐために、トランジスタの特性変動量を定量的に考慮して、最適な設計基準を設定する方法とレイアウト検証をすることが必要である。
【０００７】
したがって、本発明の目的は、Ｄｉｆｆｕｓｉｏｎラウンディングの影響を防ぐためにトランジスタの特性変動量を定量的に考慮した最適な設計基準を設定可能とし、該設計基準に基づく設計の検証を可能とする方法と装置、プログラムを提供することにある。
【課題を解決するための手段】
【０００８】
本発明の１つの側面によれば、予め定められた所定幅Ｗの領域の一側の第１の辺と端部で交差する第２の辺を有する平面形状の拡散層において前記第１の辺と前記第２の辺で確定されるコーナー部に形成されるラウンディング（Ｄｉｆｆｕｓｉｏｎ  ｒｏｕｎｄｉｎｇ）の形状を数式で表現し、
前記コーナー部に隣接して配設されるゲート幅Ｗのトランジスタに関して、前記第２の辺と前記ゲートの間隔をＸ１とし、前記ラウンディングによって生じるゲート幅の変動量をΔＷとし、
前記ラウンディングの形状パラメータとΔＷとＸ１の平面幾何学的関係と、前記トランジスタの特性変動率とゲート幅の変動率ΔＷ／Ｗの関係とから、
前記ラウンディングの形状パラメータと、前記トランジスタの特性変動率と、前記ゲート幅Ｗとによって規定される計算式を用いて、前記第２の辺と前記ゲートの間隔Ｘ１の基準値を導出し、
半導体装置のレイアウト図形情報から前記コーナー部に隣接して配設されるトランジスタのゲートと前記第２の辺の間隔を抽出し、
前記抽出した前記ゲートと前記第２の辺の間隔が、与えられたトランジスタの特性変動率に対応する前記Ｘ１の基準値を満たすか否か判定する、レイアウト検証方法が提供される。
【０００９】
本発明においては、前記ラウンディングの形状を円弧で近似し、前記ラウンディングの形状パラメータを前記円弧の半径ｒとし、
前記設計基準値Ｘ１を、前記円弧の半径ｒ、前記トランジスタの特性変動率ΔＰ／Ｐ、前記ゲート幅Ｗから以下の計算式
2012014489.tif 000003
にて、導出する。
【００１０】
本発明によれば、上記方法を実行する装置、コンピュータプログラム、コンピュータ読み出し可能な記録媒体が提供される。
【発明の効果】
【００１１】
本発明によれば、トランジスタの特性変動量を定量的に考慮して、Ｄｉｆｆｕｓｉｏｎラウンディングの影響を防ぐ最適な設計基準を設定することができ、該設計基準に基づく設計の検証を可能としている。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態を説明するためのレイアウト図である。
【図２】Ｄｉｆｆｕｓｉｏｎラウンディングを説明する図である。
【図３】本発明の一実施形態におけるラウンディング形状モデルを説明する図である。
【図４】本発明の一実施形態における設計基準値の算出結果を示す図である。
【図５】本発明の一実施形態におけるレイアウト検証手順を示す流れ図である。
【図６】本発明の一実施形態と比較例を示す図である。
【発明を実施するための形態】
【００１３】
本発明の態様の１つを説明する。本発明の１つの態様においては、Ｄｉｆｆｕｓｉｏｎラウンディング形状のΔＷをモデリングし、モデル式を使ってＷとトランジスタ特性変動量ΔＩｏｎ／Ｉｏｎの式を作成する。トランジスタの特性変動率ΔＩｏｎ／Ｉｏｎのとき、Ｗ毎に、Ｘ１最小設計基準値を算出する。
【００１４】
図１は、本発明を説明するための図であり、設計レイアウトを模式的に示している。図１に示すように、基板表面の拡散層１は、予め定められた幅Ｗの領域の一側の辺（第１の辺）３と端部で直角に交わる第２の辺４を有する。第１の辺３と第２の辺４はコーナー部を構成する。コーナー部に隣接して配設されるトランジスタＴｒのゲート電極として、基板表面上に、ゲート酸化膜（不図示）を介して、第１の辺３に直交する方向に長さＷ（＝ゲート幅）、第１の辺３に平行な方向に長さＬ（＝ゲート長）のポリシリコン（Ｐｏｌｙ）２が設けられる。なお、ゲート電極（ポリシリコンゲート）２の直下の基板表面には拡散層は形成されず、ゲート電極への印加電圧によりチャネルが形成されることになる。ゲート電極（ポリシリコンゲート）２の中心線は第２の辺４に平行とされ、第２の辺４からＸ１だけ離間している。このトランジスタＴｒのゲート幅はＷとされ、ポリシリコンゲート２の両側に配設される拡散層の一方をドレイン拡散層、他方をソース拡散層としている。第１の辺３と直角に交わる第２の辺４の長さはＹ１とされ、第２の辺４より左側の拡散層は、幅がＷ＋Ｙ１とされる。図１には、簡単のため、１つのトランジスタＴｒのみが示されているが、実現回路の構成に応じて、ゲート幅がＷ＋Ｙ１の１つ又は複数のトランジスタ（不図示）が、幅Ｗ＋Ｙ１の拡散層に対応して、ゲート幅がＷのトランジスタＴｒと並行に図１の左側に配設される。また、図１のトランジスタＴｒの右側に、トランジスタＴｒと並行に、ゲート幅がＷの１つ又は複数のトランジスタ（不図示）がさらに配設される場合もある。
【００１５】
図２は、図１のレイアウトの拡散層１の第１の辺３と第２の辺４のコーナー部に形成されるラウンディング（拡散層１のラウンディング、「Ｄｉｆｆｕｓｉｏｎラウンディング」という）５の平面形状を模式的に示す図である。図２に示すように、拡散層のラウンディングが形成されるため、トランジスタのゲート幅はΔＷだけずれる。なお、図２では、ΔＷは、ゲート電極（ポリシリコンゲート）２の中心線とＤｉｆｆｕｓｉｏｎラウンディング５の円弧の交点の第１の辺３からの距離で近似している。
【００１６】
本実施形態におけるＤｉｆｆｕｓｉｏｎラウンディング形状のモデリングについて説明する。本実施形態では、Ｄｉｆｆｕｓｉｏｎラウンディング形状を円弧で近似して数式化する。なお、Ｄｉｆｆｕｓｉｏｎラウンディング形状の近似は円弧に限定されるものでなく、Ｄｉｆｆｕｓｉｏｎラウンディング形状を数式で表現できさえすれば、いかなる近似、数式を用いてもよいことは勿論である。
【００１７】
Ｄｉｆｆｕｓｉｏｎラウンディング形状を円弧で近似した場合、半径ｒと、ｒ−Ｘ１からなる三角形で残りの一辺をａとして、三平方の定理から、図３より、次式（１）が成り立つ。なお、図３において、図２の第１の辺３に対応し、Ｙ軸は第２の辺４に対応し、Ｙ軸（第２の辺）からＸ１離れた位置にポリシリコンゲート２の中心線が位置している。
【００１８】
2012014489.tif 000004
（１）
【００１９】
ここで、ａは、
2012014489.tif 000005
よって、
2012014489.tif 000006
（２）
【００２０】
式（１）に式（２）を代入すると、
2012014489.tif 000007
（３）
【００２１】
ΔＷについて解くと、式（４）が導出される。
2012014489.tif 000008
（４）
【００２２】
式（４）において、解、ｒ＋√は、円の上部を表す解なので、モデル式には不要である。よって、
2012014489.tif 000009
（５）
【００２３】
Ｘ１＞ｒのときは、Ｄｉｆｆｕｓｉｏｎラウンディング５はゲート電極（ポリシコンゲート）２まで達することはないため、ゲート幅Ｗの変動はなく、ΔＷ＝０となる。
【００２４】
また、
2012014489.tif 000010
（６）
【００２５】
すなわち、Ｄｉｆｆｕｓｉｏｎラウンディングの半径ｒがＲ以下のとき（ただし、Ｙ１＜Ｒ）、第２の辺の長さＹ１（ラウンディングのＹ軸方向の高さに対応する）を、円弧の半径ｒとする。また、ｒ＞Ｒの場合、ｒ＝Ｒとする。ただし、Ｒは、プロセス条件、ＯＰＣ（Ｏｐｔｉｃａｌ  Ｐｒｏｘｉｍｉｔｙ  Ｃｏｒｒｅｃｔｉｏｎ：光近接効果補正）で決まる定数である。
【００２６】
式（５）が、Ｄｉｆｆｕｓｉｏｎラウンディング形状を表すモデル式である。このモデル式（５）を使って、ゲート幅Ｗとトランジスタの特性変動量の式を作成する。式（４）で得られたＤｉｆｆｕｓｉｏｎラウンディングのΔＷを使って、ラウンディングに隣接するトランジスタＴｒの特性変動量を表す。この時、トランジスタの特性（例えばドレイン電流）とゲート幅Ｗは、比例関係にあることを利用する。例えばＭＯＳトランジスタのドレイン電流はＷ／Ｌに比例（すなわちＷに比例）し、ゲート幅の変動率ΔＷ／Ｗ＝＋３％は、ドレイン電流ΔＩｏｎ／Ｉｏｎ＝＋３％に等しい。
【００２７】
ここで、制限したいトランジスタの特性変動率をΔＩｏｎ／Ｉｏｎとすると、次式（７）が成り立つ。
【００２８】
2012014489.tif 000011
（７）
【００２９】
式（５）を、式（６）のΔＷに代入して、
2012014489.tif 000012
（８）
【００３０】
２次方程式（７）をＸ１について解くと、
2012014489.tif 000013
（９）
【００３１】
ここで解ｒ＋√は、Ｘ１＞ｒのときの解であるため、不要である。よって、Ｘ１は次式（１０）で与えられる。
【００３２】
2012014489.tif 000014
（１０）
【００３３】
式（１０）は、Ｄｉｆｆｕｓｉｏｎラウンディング５に隣接するトランジスタ（Ｔｒ）のサイズ（ゲート幅Ｗ）、及び、該トランジスタ（Ｔｒ）の特性変動率ΔＩｏｎ／Ｉｏｎに対するＸ１の基準値（設計基準値）を導出するための計算式である。本実施形態によれば、このように、ＷとΔＩｏｎ／Ｉｏｎが決まれば、Ｄｉｆｆｕｓｉｏｎラウンディングの半径ｒからＸ１の基準値を算出することができる。
【００３４】
本実施形態においては、特性変動率ΔＩｏｎ／Ｉｏｎに対して、ゲート幅Ｗの異なる値毎に、Ｘ１の基準値を算出する。すなわち、式（１０）を使って、例えばΔＩｏｎ／Ｉｏｎ＝０．１％〜１０％までのＸ１の基準値を算出する。この時、ゲート幅Ｗの値毎に、トランジスタ特性へ及ぼす影響が異なるため、Ｘ１の基準値は異なる。
【００３５】
図４に、式（１０）にしたがって算出したＸ１基準値をグラフ表示で示す。図４において、縦軸はＸ１の基準値[ｕｍ]、横軸はラウンディングに隣接するトランジスタＴｒのゲート幅Ｗ[ｕｍ]である。許容される特性変動率ΔＩｏｎ／Ｉｏｎが、０．１％、０．２％、０．４％、１．０％、２．０％、４．０％、１０．０％である場合のそれぞれに対して、Ｘ１の基準値を、実線ａ乃至ｇで示す。実線ａ乃至ｇは、制限したい特性変動率ΔＩｏｎ／Ｉｏｎのそれぞれのゲート幅ＷにおけるＸ１の最小基準値（設計で要求される特性変動率に対して許容されるＸ１の下限値）を与える。与えられたゲート幅Ｗに対して、制限したい特性変動率ΔＩｏｎ／Ｉｏｎを例えば０．２％として設計するには、第２の辺４とゲート中心間の距離Ｘ１を、実線（グラフ）ｂの対応するゲート幅Ｗとの交点以上の値として、レイアウト設計する必要がある。一方、Ｘ１が実線（グラフ）ｂの対応するゲート幅Ｗとの交点より小の場合、特性変動率ΔＩｏｎ／Ｉｏｎ＝０．２％は保証されない。
【００３６】
次に、Ｘ１の最小設計基準をレイアウト検証（ＤＲＣ：Ｄｅｓｉｇｎ  Ｒｕｌｅ  Ｃｈｅｃｋ（レイアウトパターンが当該プロセスの設計規則に違反していないか否かを検査））する方法を説明する。
【００３７】
レイアウト検証には、例えばＭｅｎｔｏｒ  Ｇｒａｐｈｉｃｓ社のＣａｌｉｂｒｅ  ＤＲＣ等、データ処理装置上で稼動するＥＤＡ（Ｅｌｅｃｔｒｏｎｉｃ  Ｄｅｓｉｇｎ  Ａｕｔｏｍａｔｉｏｎ）ツールを用いる。図５は、本実施形態のレイアウト検証フローを示す図である。なお、図５の各ステップは、ＥＤＡツールが動作するコンピュータ（データ処理装置）上で実行されるプログラムにより実現される。
【００３８】
回路設計で許容できるトランジスタの見積もり特性変動率（特性誤差）ΔＩｏｎ／Ｉｏｎを決定する（ステップＳ１０１）。
【００３９】
式（９）に特性変動率ΔＩｏｎ／Ｉｏｎ、半径ｒを代入して、異なる値のゲート幅Ｗごとに、コーナー部に最も近いトランジスタのゲート電極の中心と第２の辺との間の設計基準値Ｘ１を決定する（ステップＳ１０２）。ステップＳ１０２では、例えば特性変動率が０．２％（あるいは他の別の値）とした場合の各ゲート幅に対してＸ１の基準値（図４のグラフｂ）を求めておく。
【００４０】
レイアウト設計が行われ（ステップＳ１０３）、レイアウト図形データからＥＤＡツールを用いて、Ｄｉｆｆｕｓｉｏｎラウンディングが形成されるコーナー部に最も近く配置されるトランジスタＴｒと、寸法Ｘ１を抽出する（ステップＳ１０４）。Ｘ１は、図１の第２の辺４に最も近く配置されるゲートの第２の辺４からの距離である。なお、ステップＳ１０４において、図１の第２の辺４の長さに対応する寸法Ｙ１を抽出してもよい。Ｙ１は、Ｄｉｆｆｕｓｉｏｎラウンディング形状を表すパラメータでもある。
【００４１】
ステップＳ１０４で抽出されたＸ１が、ステップＳ１０２で求めた設計で要求される特性変動率に対応する、Ｘ１の基準値を満たすか判定する（ステップＳ１０５）。不可の場合、レイアウト設計Ｓ１０３に戻る。ステップＳ１０４で算出されたＸ１が設計基準値Ｘ１よりも小さい場合、Ｄｉｆｆｕｓｉｏｎラウンディングの影響により、トランジスタの許容される見積もり特性変動率ΔＩｏｎ／Ｉｏｎを満たさないことになる。したがって、レイアウトを再度行う。
【００４２】
ステップＳ１０５の判定がＯＫの場合、レイアウト検証は終了する（ステップＳ１０６）。
【００４３】
Ｉｏｎ以外の特性変動を考慮した設計基準を作成する場合、次のような手順でＸ１設計基準値を算出する。
【００４４】
Ｉｏｎ以外でＤｉｆｆｕｓｉｏｎラウンディングが原因で引き起こされる特性変動としては、例えば、トランジスタの閾値電圧Ｖｔｈの変動ΔＶｔｈやトランジスタのゲート容量の変動ΔＣｇがある。トランジスタの閾値電圧の変動ΔＶｔｈに対するＸ１設計基準値の決定は、以下の通りである。
【００４５】
トランジスタの閾値電圧Ｖｔｈの特性は、Ｉｏｎ特性と強い相関がある（例えばＩｏｎは飽和領域で（ＶＧＳ−Ｖｔｈ）２に比例する）。閾値電圧ＶｔｈとＩｏｎの相関係数はゲート長Ｌの寸法によって異なる。予め、各Ｌ寸法毎にＩｏｎ、Ｖｔｈ間の相関係数αを算出しておく（ΔＩｏｎ＝α×Ｖｔｈ）。
【００４６】
例えば、±２０ｍＶの特性変動に抑えるためのＸ１の基準値を作成する場合、
2012014489.tif 000015
（１１）
【００４７】
式（１１）で求めたΔＩｏｎを式（１０）へ代入し、算出されるＸ１が設計基準値となる。
【００４８】
次に、トランジスタのゲート容量の変動ΔＣｇに対するＸ１設計基準値の決定について説明する。ゲート容量の変動ΔＣｇは、トランジスタのゲート面積の変動量で決まるため、ΔＷ＝ΔＣとなる。式（６）を、以下のように、変形して同様の手順で算出されるＸ１が基準値となる。
【００４９】
2012014489.tif 000016
（１２）
【００５０】
トランジスタの特性変動からＷ毎に設計基準Ｘ１を設定できるため、過不足なく最適な制限をかけることが可能になる。また、回路設計で許容できるトランジスタの特性変動から設計基準Ｘ１を設定できるため、最適な制限をかけることが可能になる（図４）。
【００５１】
このように、本実施形態によれば、Ｄｉｆｆｕｓｉｏｎラウンディングの効果を、トランジスタの特性変動に換算してからＸ１設計基準値を算出しているため、Ｗ、ΔＩｏｎ／Ｉｏｎ毎に過不足なく最適な設計基準Ｘ１を設定できる。
【００５２】
次に、本発明によらない比較例を説明する。比較例では、Ｘ１設計基準値は、Ｗ、ΔＩｏｎ／Ｉｏｎによらず一定値で定義する。図６において、グラフの実線ｈとして示すように、トランジスタのゲート幅Ｗで、ΔＩｏｎ／Ｉｏｎが最小の時に必要なＸ１を一定値（図６では、Ｘ１  基準値＝０．０３５ｕｍ）の設計基準としている。トランジスタのゲート幅Ｗが大、ΔＩｏｎ／Ｉｏｎが大の時に、Ｘ１の設計基準が、オーバーマージン設定になってしまう。比較例では、例えばワーストケースでＸ１設計基準値を設定しているため、トランジスタのゲート幅Ｗが大、特性変動率ΔＩｏｎ／Ｉｏｎの要求値が大の時には、Ｘ１  基準値＝０．０３５ｕｍは、厳しすぎる値となる。
【００５３】
なお、上記の特許文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【００５４】
１  拡散層（Ｄｉｆｆｕｓｉｏｎ）
２  ポリシリコンゲート（ゲート電極）
３  第１の辺（コーナー部の第１の辺）
４  第２の辺（コーナー部の第２の辺）
５  Ｄｉｆｆｕｓｉｏｎラウンディング
【図１】
2012014489.tif 000020
【図２】
2012014489.tif 000021
【図３】
2012014489.tif 000022
【図４】
2012014489.tif 000023
【図５】
2012014489.tif 000024
【図６】
2012014489.tif 000025