(57)【要約】【目的】  高性能な光デバイス及び電子デバイスが形成された光電子集積回路（ＯＥＩＣ）及びその製造方法を提供する【解決手段】  透明基板及び前記ＳＯＩ基板のうち１の基板上に光素子形成層を形成して光素子層構造体を形成するステップと、上記透明基板及びＳＯＩ基板のうち上記１の基板とは異なる他の基板と上記光素子層構造体とをＳＯＩ基板のＳｉ基板を外側にして接合して接合体を形成するステップと、上記接合体のＳｉ基板を研磨して電子素子形成層を形成するステップと、を有する。【選択図】図３
2012043946.tif 000002
【特許請求の範囲】
【請求項１】
光素子及び電子素子をそれぞれ形成するための光素子形成層及び電子素子形成層を有する光電子集積回路（ＯＥＩＣ）用基板の製造方法であって、
透明基板及びＳＯＩ基板を用意するステップと、
前記透明基板及び前記ＳＯＩ基板のうち１の基板上に前記光素子形成層を形成して光素子層構造体を形成する光素子層形成ステップと、
前記透明基板及び前記ＳＯＩ基板のうち前記１の基板とは異なる他の基板と前記光素子層構造体とを前記ＳＯＩ基板のＳｉ基板を外側にして接合して接合体を形成する接合ステップと、
前記接合体の前記Ｓｉ基板を研磨して前記電子素子形成層を形成する電子素子層形成ステップと、
を有することを特徴とする製造方法。
【請求項２】
前記光素子形成層は前記ＳＯＩ基板上に形成され、かつ前記光素子形成層上には第１の接合層が形成され、
前記透明基板上には前記第１の接合層と接合し得る第２の接合層が形成され、前記第１の接合層及び前記第２の接合層を接合して前記接合体を形成することを特徴とする請求項１に記載の製造方法。
【請求項３】
前記光素子形成層は前記透明基板上に形成され、かつ前記光素子形成層上には前記ＳＯＩ基板のＳＯＩ層と接合し得る接合層が形成されていることを特徴とする請求項１に記載の製造方法。
【請求項４】
前記光素子層形成ステップは、前記透明基板及び前記ＳＯＩ基板上にそれぞれ第１及び第２の光素子形成層を形成し、
前記第１及び第２の光素子形成層は互いに異なる第１及び第２の発光波長を有する発光層を有し、
前記第１及び第２の素子形成層上に互いに接合し得る第１及び第２の接合層が形成されることを特徴とする請求項１に記載の製造方法。
【請求項５】
請求項２の方法により製造された光電子集積回路（ＯＥＩＣ）用基板を用いたＯＥＩＣの製造方法であって、
前記電子素子形成層から前記第１の接合層に達する溝を形成して発光素子を形成し、前記溝から露出する前記第１の接合層に前記発光素子の電極を形成する電極形成ステップと、
前記電子素子形成層に電子素子を形成する電子素子形成ステップと、
を有することを特徴とする製造方法。
【請求項６】
請求項１ないし４のいずれか１の方法により製造された光電子集積回路（ＯＥＩＣ）用基板を用いたＯＥＩＣであって、
前記電子素子形成層に形成され、入力光信号に応じた受光信号を生成する受光素子と、
前記電子素子形成層に形成され、前記受光信号に基づいて駆動信号を生成する電子回路と、
前記光素子形成層に形成され、前記駆動信号に応じた出力信号光を放出する発光素子と、を有することを特徴とするＯＥＩＣ。
【請求項７】
前記受光素子は前記ＯＥＩＣの表面側に入力された光信号を受光し、前記発光素子は前記ＯＥＩＣの裏面側から出力信号光を放出することを特徴とする請求項６に記載のＯＥＩＣ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電子半導体装置及びその製造方法に関し、特に、光電子集積回路（ＯＥＩＣ）用基板の製造方法及びＯＥＩＣの製造方法に関する。
【背景技術】
【０００２】
従来、Ｓｉ（シリコン）単結晶基板上にＧａＡｓ、ＩｎＰ等のIII−V族化合物半導体層を形成することが行われている（例えば、特許文献１）。これは、大型で安価なＳｉ単結晶基板を用いることにより、Ｓｉでは形成不可能な発光素子や受光素子などの光デバイス、高速素子、ＭＭＩＣ（Monolithic Microwave Integrated Circuit）等を安価に形成しようとするものである。また、近年、Ｓｉ集積回路の大規模化が進み、チップ内あるいはチップ間の信号伝達を従来の電気配線で行うことが困難になってきている。この問題の解決のため、光を用いた信号伝達をＳｉ集積回路に取り込んだ光電子集積回路（ＯＥＩＣ：Opto-Electronic Integrated Circuit）が期待されている。
【０００３】
光電子集積回路（ＯＥＩＣ）の実現には、発光機能を有する半導体層を集積回路（電子回路）上に形成する必要があるが、発光機能に優れたＩｎＰやＧａＡｓ等の化合物半導体は、Ｓｉと格子定数が大きく異なるため、転位などの結晶欠陥が発生し、その構想の実現に至っていない。近年、Ｓｉを用いた光集積回路が研究されているが、実用的な光源の欠如とＳｉを透過する波長の光を用いているため、光検出器に新たな材料の導入が必要になるなど多くの課題を抱えている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第３７８２３２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、上述した点に鑑みてなされたものであり、その目的は、高性能な光デバイス及び電子デバイスが形成された光電子集積回路（ＯＥＩＣ）を製造可能なＯＥＩＣ用基板の製造方法並びに高性能なＯＥＩＣ及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の方法は、光素子及び電子素子をそれぞれ形成するための光素子形成層及び電子素子形成層を有する光電子集積回路（ＯＥＩＣ）用基板の製造方法であって、
透明基板及びＳＯＩ基板を用意するステップと、
上記透明基板及びＳＯＩ基板のうち１の基板上に光素子形成層を形成して光素子層構造体を形成する光素子層形成ステップと、
上記透明基板及びＳＯＩ基板のうち上記１の基板とは異なる他の基板と上記光素子層構造体とをＳＯＩ基板のＳｉ基板を外側にして接合して接合体を形成する接合ステップと、
上記接合体のＳｉ基板を研磨して電子素子形成層を形成する電子素子層形成ステップと、を有することを特徴としている。
【図面の簡単な説明】
【０００７】
【図１】実施例１による、ＳＯＩ基板を用い、Ｓｉ層及び化合物半導体層を含む光電子集積回路（ＯＥＩＣ）製造用基板（ＯＥＩＣ基板）を製造する方法を示す断面図である。
【図２Ａ−２Ｅ】図２（Ａ）〜（Ｅ）を示し、ＯＥＩＣ基板を用いた光電子集積回路（ＯＥＩＣ）の製造方法を模式的に示す断面図である。
【図２Ｆ−２Ｈ】図２（Ｆ）〜（Ｈ）を示し、ＯＥＩＣ基板を用いた光電子集積回路（ＯＥＩＣ）の製造方法を模式的に示す断面図である。
【図３】ＯＥＩＣの動作の説明、及び２つのＯＥＩＣを積層化した３次元ＯＥＩＣ装置を模式的に示す断面図である。
【図４】実施例２によるＯＥＩＣ基板の製造方法を模式的に示す断面図である。
【図５】実施例３によるＯＥＩＣ基板の製造方法を模式的に示す断面図である。
【図６】第１及び第２の光デバイス層に互いに発光波長が異なるＬＥＤを形成したＯＥＩＣを模式的に示す断面図である。
【発明を実施するための形態】
【０００８】
以下においては、ＳＯＩ（Silicon on Insulator）基板を用いて、Ｓｉ（シリコン）層及び化合物半導体層からなる半導体積層構造体を形成し、Ｓｉ層及び化合物半導体層にそれぞれ電子デバイス及び光デバイスを形成した光電子集積回路（ＯＥＩＣ）及びその製造方法について図面を参照して詳細に説明する。また、当該光デバイスとして発光デバイス、特に発光ダイオード（ＬＥＤ：Light Emitting Diode）を形成した場合を例に説明する。また、電子デバイスとして信号処理回路を形成した場合を例に説明する。しかしながら、上記電子デバイス及び光デバイスはこれらに限らず、種々のデバイス（素子）から適宜選択し、又は改変して適用することができる。  以下の説明において、デバイス層とは、半導体素子がその機能を果たすために含まれるべき半導体で構成される層を指す。例えば、単純なトランジスタであればｎ型半導体及びｐ型半導体のｐｎ接合によって構成される構造層（ｐｎｐ構造、ｎｐｎ構造等）及びＭＯＳ（Metal Oxide Semiconductor）構造層などを含む。特に、電子素子、電子回路等を形成する層を電子デバイス層（又は電子素子層）という。また、受光動作又は発光動作をなす半導体構造層を光デバイス層（又は光素子層）という。さらに、ｐ型半導体層及びｎ型半導体層などから構成され、入射光を光電流に変換する受光動作をなす半導体構造層を、特に、受光デバイス層という。また、ｐ型半導体層、発光層及びｎ型半導体層から構成され、注入されたキャリアの再結合によって発光動作をなす半導体構造層を、特に、発光デバイス層という。また、特に、ＬＥＤの場合にはＬＥＤデバイス層ともいう。また、透明基板等における「透明」とは、発光素子、受光素子等の光デバイスに用いられる光の波長に対して透明若しくは透光性であることを意味する。
【０００９】
また、半導体層の極性（ｐ型、ｎ型）、キャリア濃度、組成、層厚等は例示であり、適宜改変して適用することができる。
【００１０】
なお、以下に説明する図において、実質的に同一又は等価な部分には同一の参照符を付して説明する。
【実施例１】
【００１１】
図１は、ＳＯＩ基板を用い、Ｓｉ層及び化合物半導体層を含む光電子集積回路（ＯＥＩＣ）を製造するための基板（以下、ＯＥＩＣ基板ともいう。）を製造する方法を示す断面図である。まず、図１（Ａ）に示すように、ｐ−Ｓｉ基板１１Ａ、ＳｉＯ２層１１Ｂ及びｐ＋−Ｓｉ層（ＳＯＩ層ともいう）１１ＣからなるＳＯＩ基板１１を用意する。より詳細には、ｐ−Ｓｉ基板１１Ａのキャリア濃度は５×１０１５ｃｍ−３であり、ｐ＋−Ｓｉ層１１Ｃのキャリア濃度は１×１０１９ｃｍ−３である。
【００１２】
次に、図１（Ｂ）に示すように、ＳＯＩ基板１１のＳｉ層（ＳＯＩ層）１１Ｃ上に、化合物半導体層から構成され、発光素子（発光デバイス）を形成するための層である発光素子形成層（以下、光デバイス層ともいう。）１２を形成（成長）する。光デバイス層１２は、例えば、化合物半導体バッファ層１２Ａを介してＳｉ層（ＳＯＩ層）１１Ｃに格子整合する複数の化合物半導体層からなる。例えば、バッファ層１２ＡはIII−V族化合物半導体からなるバッファ層であり、光デバイス層１２は、バッファ層１２Ａ、ｐ型クラッド（ｐ−クラッド）層１２Ｂ、発光層１２Ｃ、ｎ型クラッド（ｎ−クラッド）層１２Ｄ及びｎ−コンタクト層１２Ｅからなる。なお、バッファ層１２Ａ、ｐ−クラッド層１２Ｂ、発光層１２Ｃ、ｎ−クラッド層１２Ｄ及びｎ−コンタクト層１２ＥはIII−V族化合物半導体層である。そして光デバイス層１２上に、Ｓｉ層１３を形成する。上記プロセスにより、ＳＯＩ基板１１上に光デバイス層１２を形成したデバイス層構造体１４が構成される。
【００１３】
ＭＢＥ（Molecular Beam Epitaxy）法により光デバイス層１２の各層及びＳｉ層１３を連続的に形成する場合を例に説明する。例えば、バッファ層１２Ａは、Ｍｇ（マグネシウム）をｐ型ドーパントとしてドープした（キャリア濃度が１×１０１９ｃｍ−３）、層厚が１０ｎｍ（ナノメートル）のｐ−ＧａＰバッファ層である。また、ｐ−クラッド層１２Ｂは、Ｍｇをｐ型ドーパントとし（キャリア濃度：５×１０１７ｃｍ−３）、Ｓｉ層１１Ｃに格子整合する量（例えば、２％）の窒素（Ｎ）を含む三元化合物（混晶）であるｐ−ＧａＰＮ層（層厚：１μｍ（マイクロメートル））である。発光層１２Ｃは、同様に２％の窒素（Ｎ）を含む、層厚が３ｎｍの単一量子井戸（ＳＱＷ）からなるＧａＡｓＮ層（アンドープ）である。また、ｎ−クラッド層１２Ｄは、Ｓ（硫黄）をｎ型ドーパントとし（キャリア濃度：５×１０１７ｃｍ−３）、同様に２％の窒素（Ｎ）を含むｎ−ＧａＰＮ層（層厚：１μｍ）である。また、ｎ＋−コンタクト層１２Ｅは、Ｓをｎ型ドーパントとした（キャリア濃度：５×１０１９ｃｍ−３）、層厚が０．１μｍのｎ＋−ＧａＰ層である。なお、ｎ＋−Ｓｉ層１３は、結晶成長後の冷却過程においてＳｉとIII−V−Ｎ半導体層との熱膨張係数差によって生じる応力を相殺又は緩和する作用を有する。Ｓｉ層１３は、薄膜で良く、例えば１０ｎｍの層厚を有する。より詳細には、後述するように、Ｓｉ層１３は、光デバイス層１２に形成される発光素子の光を吸収によって減衰させることのない層厚とすることができる。
【００１４】
図１（Ｃ）に示すように、ＳｉＯ２やスピネルなどの透明基板２１上に、例えばスパッタ法により、ＳｉＯ２層２２を形成し、透明基板構造体２３を形成する。次に、図１（Ｄ）に示すように、透明基板構造体２３のＳｉＯ２層２２とデバイス層構造体１４の最上層のＳｉ層１３とをＡｒ（アルゴン）プラズマなどによる活性化処理、及び加圧によって接合し、デバイス層構造体１４と透明基板構造体２３との接合体２４を形成する。すなわち、デバイス層構造体１４のＳＯＩ基板１１のＳｉ基板１１Ａを外側にして（すなわち、Ｓｉ基板１１Ａの表面を非接合面として）接合する。そして、透明基板構造体２３のＳｉＯ２層２２及びデバイス層構造体１４のＳｉ層１３は接合層としての機能を有している。なお、図１（Ｄ）において、当該接合面を“Ｆ”及び破線で示している。その後、図１（Ｅ）に示すように、ＳＯＩ基板１１のＳｉ基板１１Ａを研磨する。当該研磨後のＳｉ基板は層厚が０．５〜２μｍである。なお、以下においては、説明及び理解の明確さのため、当該研磨後に残った層（Ｓｉ基板の一部）をＳｉ層１１Ｄとして説明する。なお、研磨後、Ｓｉ層１１Ｄに洗浄、エッチング等の表面処理を行ってもよい。かかるプロセスによって、電子デバイス形成層であるＳｉ層１１Ｄ及び光デバイス層１２を含むＯＥＩＣ基板２５が形成される。
【００１５】
なお、電子デバイス形成層（Ｓｉ層）１１Ｄは、ＳＯＩ基板１１の絶縁層（ＳｉＯ２層）１１Ｂによって光デバイス形成層１２との電気的分離（絶縁）が図られている。
【００１６】
また、光デバイス形成層１２には、ＬＥＤやＬＤ（レーザ・ダイオード）等の発光デバイスに加え、受光デバイス、電子デバイスを形成してもよい。また、電子デバイス形成層には、電子素子や電子回路等に加え、受光デバイス等の光デバイスを形成してもよい。
【００１７】
なお、光デバイス層１２として、ＳＯＩ基板１１上にＧａＰＮ結晶層を成長する場合を例に説明したが、これに限らない。すなわち、光デバイス層１２として他の結晶系、例えばＧａＮ系化合物半導体層を含むデバイス層を形成する場合にも適用することができる。
【００１８】
［ＯＥＩＣの形成プロセス］
以下に、ＯＥＩＣ基板２５を用いた光電子集積回路（ＯＥＩＣ）の製造方法について図面を参照して詳細に説明する。まず、ＯＥＩＣ基板２５のＳｉ層１１Ｄ、すなわちＳＯＩ基板１１のＳｉ基板１１Ａのうち研磨後に残ったＳｉ層を表面として、フォトリソグラフィによりレジスト・パターニングを行う。図２（Ａ）及び（Ｂ）に示すように、ＬＥＤ形成領域３１Ｒが開口部となるようにフォトレジストをパターニングする。次に、図２（Ｂ）に示すように、Ｓｉ層１１Ｄを、例えばＳＦ6を用いたドライエッチングにより除去し、さらに、ＳｉＯ２層１１Ｂ（ＳＯＩ基板１１の絶縁層）を、例えばバッファードフッ酸を用いたウェットエッチングにより除去する。その後、レジストをリムーバ液等により除去する。
【００１９】
次に、ＬＥＤ素子部３１のアイソレーション・プロセスを行う。具体的には、図２（Ｃ）に示すように、フォトリソグラフィによりＬＥＤ形成領域３１Ｒのうち、ＬＥＤ素子部３１以外の領域が開口部となるようにレジスト・パターニングを行う。より詳細には、Ｓｉ層（ＳＯＩ基板１１のＳＯＩ層）１１Ｃを、例えばＳＦ6を用いたドライエッチングにより除去し、さらに、例えばＢＣｌ3を用いたドライエッチングにより光デバイス層１２を除去し、Ｓｉ層１３に達する溝又は凹部（すなわち、Ｓｉ層１３が露出する開口部）を形成してＬＥＤ素子部３１を形成する。その後、レジストを除去する。
【００２０】
次に、表面パッシベーションを行った後、素子形成領域のパッシベーション膜の除去を行う。具体的には、まず、上記アイソレーション・プロセス後のＯＥＩＣ基板２５の表面をＳｉＯ２膜３２Ａにより被覆する。例えば、温度が５５０℃で、ＳｉＨ４ガスを用いた熱ＣＶＤにより膜厚が約２μｍのＳｉＯ２膜３２Ａを形成する。次に、図２（Ｄ）に示すように、電子回路形成領域３３ＲのＳｉＯ２膜３２Ａ、及び受光素子形成領域３４Ｒのうち受光部となる領域（受光部領域）３４Ｒ１のＳｉＯ２膜３２Ａを除去して素子領域開口部を形成する。具体的には、これら素子形成領域が開口部となるようにレジスト・パターニングを行い、ＳｉＯ２膜３２Ａをバッファードフッ酸により除去する。その後、レジストを除去する。
【００２１】
次に、レジスト・パターニングを行い、例えばイオン注入によりリン（Ｐ）を注入する。より具体的には、図２（Ｅ）に示すように、受光素子形成領域３４Ｒの受光部領域３４Ｒ１のＳｉ層１１Ｄ、及び電子回路形成領域３３Ｒのドレイン領域３３Ｄ及びソース領域３３Ｓにリンを注入する。なお、ここでは電子回路形成領域３３ＲにＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）を形成する場合を例に説明するが、一般に、トランジスタ、受動素子等からなる電子回路であって、ＬＥＤ素子や受光素子（センサ素子）の信号処理、駆動等に用いられる電子回路を形成する場合にも適用することができる。
【００２２】
次に、図２（Ｆ）に示すようにウエット酸化によりＯＥＩＣ基板２５の電子回路形成領域３３Ｒ及び受光部領域３４Ｒ１のＳｉ層表面に酸化膜（ＳｉＯ２膜）３２Ｂを形成する。例えば、９００℃、１０ｍｉｎ間のウエット酸化により７０ｎｍの酸化膜を形成する。
【００２３】
その後、コンタクトホール及び電極の形成を行う。より詳細には、図２（Ｇ）に示すように、フォトリソグラフィによりレジスト・パターニングを行い、ＬＥＤ素子部３１上のＳｉＯ２膜３２Ａを除去するとともに、ＬＥＤ素子部３１のｎ−コンタクト層１２Ｅが接触しているＳｉ層１３の一部を露出させ、ウェットエッチングによりＳｉＯ２膜３２Ａを除去し、ｎ電極形成部１３Ａを形成する。また、このとき同時に、受光素子形成領域３４Ｒのうちの一部である電極形成部３４Ｒ２のＳｉＯ２膜３２Ａを除去する。さらに、フォトリソグラフィによりレジスト・パターニングを行い、受光素子形成領３４Ｒ域の受光部領域３４Ｒ１及び電子回路形成領域３３Ｒのドレイン領域３３Ｄ及びソース領域３３Ｓの酸化膜３２Ｂにコンタクトホールを形成する。そして、これら領域のコンタクトホールから露出した半導体層に、例えばＡｌ（アルミニウム）などの金属電極を形成する。かかるプロセスにより、図２（Ｈ）に示すように、ＬＥＤ素子３１Ｊ、電子回路（MOSFET）３３Ｊ、受光素子３４ＪからなるＯＥＩＣ３５が形成される。より詳細には、ＬＥＤ素子３１Ｊはｐ電極及びｎ電極３１Ｅ、３１Ｆを有し、電子回路３３Ｊはソース電極、ゲート電極及びドレイン電極３３Ｅ、３３Ｆ、３３Ｇを有し、受光素子３４Ｊはｐ電極及びｎ電極３４Ｅ、３４Ｆを有している。そして、受光素子３４Ｊは入力光Ｐｉを受光し、受光信号（受信データ）を生成する。受光素子３４Ｊによる受信信号は、信号処理回路３３Ｊによって信号処理が行われ、信号処理後の出力に基づいてＬＥＤ素子３１を発光駆動させ、光信号Ｐｏが外部に出力される。
【００２４】
なお、上述したように、説明及び理解の容易さのため、電子回路形成領域３３ＲにＭＯＳＦＥＴを形成する場合を例に説明したが、信号処理回路、駆動回路、増幅回路等、あるいはこれらを組み合わせた種々の電子回路、集積回路を形成する場合にも適用することができるのは当然である。
【００２５】
図３に示すように、上記したＯＥＩＣ３５と同様の構成を有するＯＥＩＣ３５−１又は３５−２は外部からの入力光Ｐｉを受光し、受信データを生成する受光素子３４Ｊと、電子回路である信号処理回路３３Ｊと、ＬＥＤ素子３１Ｊとを有している。そして、信号処理回路３３Ｊは、受光素子３４Ｊによる受信データの信号処理を行い、信号処理後の出力に基づいてＬＥＤ素子３１Ｊを発光駆動する。ＬＥＤ素子３１Ｊからの出力信号光Ｐｏは、光吸収の殆ど無い薄膜のＳｉ層１３と、ＬＥＤ素子３１Ｊからの光に対して透明なＳｉＯ２層２２を経て外部に放出される。すなわち、ＬＥＤ素子３１Ｊから外部への光取り出し効率は極めて高い。
【００２６】
さらに、図３は、２つのＯＥＩＣ３５−１及びＯＥＩＣ３５−２を積層化した３次元ＯＥＩＣ装置を示している。より詳細には、第１のＯＥＩＣ３５−１からの出力信号光Ｐｏ１は、入力光Ｐｉ２として第２のＯＥＩＣ３５−２に入力される。第２のＯＥＩＣ３５−２の光素子３４Ｊ２は、入力光Ｐｉ２を受光し、受信データを生成する。そして、受光素子３４Ｊ２による受信信号は、第２のＯＥＩＣ３５−２の信号処理回路３３Ｊ２によって信号処理が行われ、信号処理結果に基づいてＬＥＤ素子３１Ｊ２を発光駆動させ、第２のＯＥＩＣ３５−２から光信号Ｐｏ２が外部に出力される。
【００２７】
上記したように、本発明によれば、ＳＯＩ基板上に化合物半導体デバイス層（光デバイス層）を形成し、当該光バイス層上に接合層（第１の接合層）としても機能する薄膜Ｓｉ層を形成してデバイス層構造体を形成している。さらに、透明基板上に、第１の接合層と接合可能な接合層（第２の接合層）として機能するＳｉ酸化膜等を形成している。そして、上記第１及び第２の接合層を活性化処理及び加圧によって接合し、デバイス層構造体と透明基板との接合体を形成している。さらに、当該接合体のＳＯＩ基板のＳｉ基板（ＳＯＩ基板の裏面）を研磨して残ったＳｉ層を電子デバイス形成層とすることによって、電子デバイス形成層（研磨後のＳｉ層）と光デバイス形成層（化合物半導体デバイス層）とを含むＯＥＩＣ基板を形成している。
【００２８】
かかる構成によれば、光デバイスからの光は上記透明基板を経て外部に放出されるので、光の吸収は極めて小さく、光取り出し効率が極めて高いＯＥＩＣを提供することができる。また、ＳＯＩ基板のＳｉ基板を研磨した後の薄膜を電子デバイス（Ｓｉデバイス）形成層としている。従って、高品質のＳｉ層に電子デバイスを形成するので、高品質、高性能な電子回路、集積回路を形成することができる。また、ＳＯＩ基板のＳｉＯ２層を電子デバイス形成層と光デバイス形成層との絶縁（電気的分離）に利用できるので、回路設計の自由度が高い。
【００２９】
さらに、基板裏面側に容易に高出力の光を取り出せるので、かかるＯＥＩＣを積層化することで３次元装置の構築が可能となる。また、このようなＯＥＩＣの３次元装置においては、信号が光で伝達されるので、ＯＥＩＣ間に空隙を設けることができ、当該３次元ＯＥＩＣ装置の冷却も容易である。
【実施例２】
【００３０】
図４は、ＳＯＩ基板を用い、電子デバイス形成層であるＳｉ層及び化合物半導体層（光デバイス形成層）を含むＯＥＩＣ製造用基板（ＯＥＩＣ基板）を形成する方法を示す断面図である。まず、図４（Ａ）に示すように、サファイア基板等の透光性基板５１上に、化合物半導体である光デバイス層５２を成長する。なお、以下においては、光デバイス層５２として、ＧａＮ系結晶を成長する場合を例に説明するが、これに限らず、他の結晶系の化合物半導体層であってもよい。また、III−V族化合物半導体に限らず、II−VI族化合物半導体であってもよい。例えば、酸化亜鉛系結晶（ＺｎＯ系結晶、ＭｇＺｎＯ系結晶）等の結晶系であってもよい。
【００３１】
まず、サファイア基板５１上に、ｎ−ＧａＮバッファ層５２Ａを成長し、バッファ層５２Ａ上に、ｎ−クラッド層５２Ｂ、発光層５２Ｃ、ｐ−クラッド層５２Ｄを順次成長する。次に、ｐ−クラッド層５２Ｄ上に、ｐ−電極５３を形成する。例えば、蒸着又はスパッタなどにより、ＩＴＯ膜（インジウム・スズ酸化膜）などの透明電極やＡｇ（銀）膜などの反射電極によりｐ−電極５３を形成する。次に、ｐ−電極５３上に、ＳｉＯ２などの絶縁層５４を形成する。かかるプロセスにより、サファイア基板５１上に光デバイス層５２を形成した光デバイス層構造体５５が形成される。
【００３２】
例えば、バッファ層５２Ａは層厚が２５ｎｍ（ナノメートル）の低温成長ＧａＮバッファ層である。また、ｎ−クラッド層５２Ｂは、Ｓｉ（シリコン）をｎ型ドーパントとした（キャリア濃度：１．８×１０１８ｃｍ−３）、ｎ−ＧａＮ層（層厚：３．５μｍ（マイクロメートル））である。発光層５２Ｃは、例えば、量子井戸（ＱＷ）からなる量子井戸発光層である。例えば、井戸層の組成がＩｎ０．２５Ｇａ０．７５Ｎ（層厚：２．２ｎｍ）、障壁層の組成がＧａＮ（層厚：１５ｎｍ）であり、５周期構造の多重量子井戸（ＭＱＷ）である。また、ｐ−クラッド層５２Ｄは、Ｍｇをｐ型ドーパントとした（キャリア濃度：３×１０１７ｃｍ−３）、ｐ−ＧａＮ層（層厚：１５０ｎｍ）である。なお、これらの層以外に、コンタクト層、電子や正孔の障壁層（ストッパ層）などを適宜設けてもよい。
【００３３】
図４（Ｂ）に示すように、ＳＯＩ基板１１を用意する。ＳＯＩ基板１１は、例えば、ｐ−Ｓｉ基板１１Ａ、ＳｉＯ２層１１Ｂ及びｐ＋−Ｓｉ層（ＳＯＩ層ともいう）１１Ｃからなる。より詳細には、例えば、ｐ−Ｓｉ基板１１Ａのキャリア濃度は１×１０１９ｃｍ−３であり、ｐ＋−Ｓｉ層１１Ｃのキャリア濃度は１×１０１９ｃｍ−３である。
【００３４】
次に、図４（Ｃ）に示すように、光デバイス層構造体５５の絶縁層５４とＳＯＩ基板１１の最上層のＳｉ層（ＳＯＩ層）１１ＣとをＡｒ（アルゴン）プラズマなどによる活性化処理及び加圧によって接合し、光デバイス層構造体５５とＳＯＩ基板１１との接合体５７を形成する。すなわち、光デバイス層構造体５５の絶縁層５４及びＳｉ層１１Ｃは接合層としての機能を有している。なお、図４（Ｃ）において、当該接合面を“Ｆ”及び破線で示している。その後、図４（Ｄ）に示すように、ＳＯＩ基板１１のＳｉ基板１１Ａを研磨する。当該研磨後のＳｉ基板は層厚が０．５〜２μｍであればよい。なお、上記したように、説明及び理解の明確さのため、当該研磨後に残った層（ＳＯＩ基板１１のＳｉ基板の一部）をＳｉ層１１Ｄとして説明する。かかるプロセスによって、電子デバイス形成層であるＳｉ層１１Ｄ及び光デバイス層５２を含むＯＥＩＣ基板５８が形成される。なお、光デバイス形成層５２には、ＬＥＤやＬＤ（レーザ・ダイオード）等の発光デバイスに加え、受光デバイスや電子デバイスを形成してもよい。また、電子デバイス形成層には、電子素子や電子回路等に加え、受光デバイス等の光デバイスを形成してもよい。
【００３５】
なお、光デバイス層５２として、ＳＯＩ基板１１上にＧａＮ系結晶層を成長する場合を例に説明したが、これに限らない。すなわち、光デバイス層５２として他の結晶系の半導体層を形成してもよい。
【００３６】
本実施例によるＯＥＩＣ基板５８を用い、上記実施例１において詳細に説明した方法と同様にして、光電子集積回路（ＯＥＩＣ）を製造することができる。すなわち、光デバイス層１２を光デバイス層５２として実施例１における製造方法を適用することによってＯＥＩＣを製造することができる。
【００３７】
上記したように、本発明によれば、サファイア基板等の透光性基板上に、光デバイス層５２を成長し、当該光バイス層上に接合層（第１の接合層）として機能する絶縁層（Ｓｉ酸化膜）を形成して光デバイス層構造体を形成している。つまり、ＳＯＩ基板のＳｉ（ＳＯＩ）層（第２の接合層）と接合可能な接合層として機能するＳｉ酸化膜等を形成している。そして、当該光デバイス層構造体のＳｉ酸化膜（第１の接合層）とＳＯＩ基板のＳｉ層（第２の接合層）とを活性化処理及び加圧によって接合し、透光性基板上に光デバイス層が形成された光デバイス層構造体とＳＯＩ基板との接合体を形成している。さらに、当該接合体のＳＯＩ基板のＳｉ基板を研磨して残ったＳｉ層を電子デバイス形成層とすることによって、電子デバイス形成層（研磨後のＳｉ層）と光デバイス形成層（化合物半導体デバイス層）とを含むＯＥＩＣ基板を形成している。
【００３８】
かかる構成によれば、光デバイスからの光は上記透光性基板を経て外部に放出されるので、光の吸収は極めて小さく、光取り出し効率が極めて高いＯＥＩＣを提供することができる。また、ＳＯＩ基板のＳｉ基板を研磨した後の薄膜を電子デバイス形成層として、高品質のＳｉ層に電子デバイスを形成するので、高品質、高性能な電子回路、集積回路を形成することができる。また、ＳＯＩ基板のＳｉＯ２層を電子デバイス形成層と光デバイス形成層との絶縁に利用できる。
【００３９】
また、基板裏面側に容易に高出力の光を取り出せるので、かかるＯＥＩＣを積層化することで３次元装置の構築が可能となる。また、このようなＯＥＩＣの３次元装置においては、信号が光で伝達されるので、ＯＥＩＣ間に空隙を設けることができ、当該３次元ＯＥＩＣ装置の冷却も容易である。
【実施例３】
【００４０】
上記した実施例２においては、透光性基板上に光デバイス形成層を成長した光デバイス層構造体とＳＯＩ基板とを接合し、ＳＯＩ基板のＳｉ基板を研磨して残ったＳｉ層を電子デバイス形成層として、光デバイス形成層及び電子デバイス形成層を有するＯＥＩＣ基板を形成する。
【００４１】
本実施例においては、サファイア基板等の透光性基板上に第１の光デバイス形成層を成長した第１の光デバイス層構造体と、ＳＯＩ基板（ＳＯＩ層）上に第２の光デバイス形成層を形成する。そして、第１及び第２の光デバイス層構造体を接合し、ＳＯＩ基板のＳｉ基板を研磨して残ったＳｉ層を電子デバイス形成層としている。本実施例によれば、電子デバイス形成層及び２つの光デバイス形成層を有するＯＥＩＣ基板を形成することができる。
【００４２】
図５は、ＳＯＩ基板を用い、電子デバイス形成層であるＳｉ層及び化合物半導体層（光デバイス形成層）を含むＯＥＩＣ製造用基板（ＯＥＩＣ基板）を形成する方法を示す断面図である。
【００４３】
まず、図５（Ａ）に示すように、サファイア基板等の透光性基板６１上に、化合物半導体である光デバイス層６２を成長する。なお、以下においては、透光性基板としてサファイア基板を、光デバイス層６２としてＧａＮ系結晶を成長する場合を例に説明するが、これに限らない。例えば、他の結晶系の化合物半導体層であってもよい。また、III−V族化合物半導体に限らず、II−VI族化合物半導体であってもよい。
【００４４】
例えば、光デバイス層６２は、ＧａＮ系化合物半導体層からなり、ｎ−クラッド層、発光層及びｐ−クラッド層を有する。さらに、サファイア基板６１上にバッファ層を形成してもよく、あるいは、光デバイス層６２は、コンタクト層、電流拡散層、電子・正孔の障壁層などを有していても良い。また、発光層は、いわゆるバルク構造のＤＨ構造、あるいは単一／多重量子井戸（ＳＱＷ／ＭＱＷ）構造で形成されていてもよい。次に、光デバイス層６２上に、ｐ−電極６３を形成する。例えば、蒸着又はスパッタなどにより、ＩＴＯ膜（インジウム・スズ酸化膜）などの透明電極を形成する。次に、ｐ−電極（透明電極）６３上に、絶縁層６４を形成する。なお、絶縁層６４は、接合層としての機能も有する。かかるプロセスにより、サファイア基板６１上に（第１の）光デバイス層６２を形成した光デバイス層構造体６７が形成される。
【００４５】
次に、図５（Ｂ）に示すように、ＳＯＩ基板１１のＳｉ層（ＳＯＩ層）１１Ｃ上に、化合物半導体層から構成された光デバイス形成層７２を形成（成長）する。ＳＯＩ基板１１は、例えば、ｐ−Ｓｉ基板１１Ａ、ＳｉＯ２層１１Ｂ及びｐ＋−Ｓｉ層（ＳＯＩ層ともいう）１１Ｃからなる。
【００４６】
光デバイス層７２は、化合物半導体バッファ層を介してＳｉ層（ＳＯＩ層）１１Ｃに格子整合する複数の化合物半導体層からなる。例えば、実施例１において説明した、Ｓｉ層１１Ｃに格子整合する量の窒素（Ｎ）を含む三元化合物（混晶）であるｐ−ＧａＰＮ層である。光デバイス層構造体６７と同様に、光デバイス層７２は、コンタクト層、電流拡散層、電子・正孔の障壁層などを有していても良い。また、発光層は、バルク構造のＤＨ構造、あるいは単一／多重量子井戸（ＳＱＷ／ＭＱＷ）構造で形成されていてもよい。
【００４７】
次に、光デバイス層７２上に、Ｓｉ層７３を形成する。上記プロセスにより、ＳＯＩ基板１１上に（第２の）光デバイス層７２を形成した（電子／光）デバイス層構造体７５が構成される。
【００４８】
次に、図５（Ｃ）に示すように、光デバイス層構造体６７の絶縁層６４とデバイス層構造体７５のＳｉ層７３とをＡｒ（アルゴン）プラズマなどによる活性化処理、及び加圧によって接合し、接合体７６を形成する。すなわち、光デバイス層構造体６７の絶縁層６４及びデバイス層構造体７５のＳｉ層７３は接合層としての機能を有している。なお、図５（Ｃ）において、当該接合面を“Ｆ”及び破線で示している。その後、図５（Ｄ）に示すように、ＳＯＩ基板１１のＳｉ基板１１Ａを研磨する。研磨後のＳｉ基板の層厚、すなわち研磨後に残った層（Ｓｉ基板の一部）であるＳｉ層１１Ｄの層厚は、０．５〜２μｍである。かかるプロセスによって、第１の光デバイス層６２及び第２の光デバイス層７２と、電子デバイス形成層１１Ｄを有するＯＥＩＣ基板７８が形成される。ここで、第１の光デバイス層６２及び第２の光デバイス層７２に形成される発光素子の波長を異ならせることによって、２波長の発光素子を有するＯＥＩＣを形成することができる。上記したように、例えば、光デバイス層６２を、例えばＧａＮ系化合物半導体層とし、青色発光ＬＥＤを形成し、デバイス層７２を、例えばIII−V−Ｎ半導体層（ＧａＰＮ半導体層）とし、赤色発光ＬＥＤを形成するようにできる。
【００４９】
図６は、第１の光デバイス層６２及び第２の光デバイス層７２に互いに異なる発光波長のＬＥＤ３１Ｋ１，３１Ｋ２を形成したＯＥＩＣを示している。例えば、ＬＥＤ３１Ｋ１は活性層７２Ａを有する赤色発光ＬＥＤ（λ１）であり、ＬＥＤ３１Ｋ２活性層６２Ａを有する青色発光ＬＥＤ（λ２）である。なお、当該２つのＬＥＤ３１Ｋ１，３１Ｋ２の形成プロセスは実施例１の場合（図２（Ａ）〜（Ｈ））と同様にして行うことができる。例えば、第１の光デバイス層６２及び第２の光デバイス層７２を素子分離し、電極を形成すればよい。より詳細には、例えば、第１の光デバイス層６２のｎ−コンタクト層及びｐ−クラッド層（又はｐ−コンタクト層）に達する溝を形成し、これらの層に接続された電極３１Ｐ，３１Ｑを形成してＬＥＤ３１Ｋ１を形成し、第２の光デバイス層７２のｐ−コンタクト層及びｎ−クラッド層（又はｎ−コンタクト層）に達する溝を形成し、これらの層に接続された電極３１Ｒ，３１Ｓを形成してＬＥＤ３１Ｋ２を形成することができる。なお、当該異なる発光波長の２つのＬＥＤを形成する方法はこれに限らず、種々の形成方法を適用することができる。
【００５０】
本実施例によれば、上記した実施例１及び２の効果に加え、それぞれが電気的に分離された電子デバイス形成層及び複数の光デバイス形成層を有するデバイス層構造体を形成できる。従って、上記したように、例えば２色（赤色及び青色）の発光素子を含むＯＥＩＣを形成することができる。
【００５１】
なお、上記した実施例は適宜組み合わせ、又は改変して適用することができる。また、上記した数値等は例示に過ぎない。
【符号の説明】
【００５２】
１１  ＳＯＩ基板
１１Ａ  Ｓｉ基板
１１Ｃ  ＳＯＩ層
１１Ｄ  電子デバイス形成層
１２，５２，６２，７２  光デバイス形成層
２１  透明基板
２５，５８，７８  ＯＥＩＣ基板
３５，３５−１，３５−２，７９  光電子集積回路（ＯＥＩＣ）
【図１】
2012043946.tif 000003
【図２Ａ−２Ｅ】
2012043946.tif 000004
【図２Ｆ−２Ｈ】
2012043946.tif 000005
【図３】
2012043946.tif 000006
【図４】
2012043946.tif 000007
【図５】
2012043946.tif 000008
【図６】
2012043946.tif 000009
【手続補正書】
【提出日】平成22年8月18日(2010.8.18)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正の内容】
【図６】
2012043946.tif 000010