(57)【要約】【課題】ＲＦチップ本来の回路特性を抽出できるようにする。【解決手段】半導体試験装置より出力された変調信号を増幅して出力する低雑音増幅器より出力される信号が供給されるとともに、低雑音増幅器により増幅された後に直交復調処理された変調信号を半導体試験装置用基板の伝送路に対して出力する増幅器に入力される信号が供給される試験回路をＲＦチップに備える。試験回路は、半導体試験装置より出力する変調信号の波形データが予め記憶され、低雑音増幅器より出力される信号及び増幅器に入力される信号をスペクトラム解析した解析結果と記憶されている変調信号の波形データとの比較によりＲＦチップにおけるチップ内ノイズ及びＲＦチップ本来の回路特性を抽出する。【選択図】図１
2012083310.tif 000002
【特許請求の範囲】
【請求項１】
半導体試験装置より出力された変調信号が入力端に入力され、当該変調信号を増幅し出力する第１の増幅器と、
前記第１の増幅器により増幅された変調信号に直交復調処理を施す信号処理部と、
前記半導体試験装置に信号を出力するために外部に設けた伝送路に出力端が接続され、前記信号処理部により直交復調処理された変調信号を前記伝送路に対して出力する第２の増幅器と、
前記第１の増幅器の出力端より出力される第１の信号、及び前記第２の増幅器の入力端に入力される第２の信号が供給される試験回路とを備え、
前記試験回路は、前記半導体試験装置より出力する変調信号の波形データを記憶する理想波形記憶部と、
前記第１の信号及び前記第２の信号をスペクトラム解析するスペクトラム解析部と、
前記スペクトラム解析部による前記スペクトラム解析の解析結果及び前記理想波形記憶部に記憶されている変調信号の波形データを比較してノイズ及び回路特性に係る解析を行う解析判定部とを有することを特徴とする半導体装置。
【請求項２】
前記解析判定部は、前記第１の信号をスペクトラム解析して得られる解析結果から、前記理想波形記憶部に記憶されている変調信号の波形データを減算し前記半導体装置におけるチップ内ノイズを抽出し、
前記第２の信号をスペクトラム解析して得られる解析結果から、前記理想波形記憶部に記憶されている変調信号の波形データと抽出した前記半導体装置におけるチップ内ノイズとを減算し前記半導体装置が持つ回路特性を抽出することを特徴とする請求項１記載の半導体装置。
【請求項３】
前記試験回路は、前記伝送路を介して前記半導体試験装置に入力された前記半導体装置からの出力波形を前記半導体試験装置によりスペクトラム解析した解析結果が供給され、
前記解析判定部は、前記半導体装置からの出力波形がスペクトラム解析された解析結果から、前記理想波形記憶部に記憶されている変調信号の波形データと抽出した前記半導体装置におけるチップ内ノイズと抽出した前記半導体装置が持つ回路特性とを減算し前記伝送路における反射ノイズを抽出することを特徴とする請求項２記載の半導体装置。
【請求項４】
前記スペクトラム解析部による前記第１の信号又は前記第２の信号の前記スペクトラム解析は、複数の帯域に区分して帯域毎に行うことを特徴とする請求項１〜３の何れか１項に記載の半導体装置。
【請求項５】
前記変調信号は、高周波帯域の変調信号であることを特徴とする請求項１〜４の何れか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波信号に係る信号処理を行う半導体装置に関する。
【背景技術】
【０００２】
図７は、従来の高周波信号（ＲＦ信号）に係る信号処理を行う半導体装置に係る試験システムの構成例を示す図である。なお、以下では、ＲＦ信号に係る信号処理を行う半導体装置を「ＲＦチップ」とも称す。ＲＦチップに係る試験システムは、対象のＲＦチップ（ＤＵＴ）の品質評価（品質保証）を実施するためのものであり、半導体試験装置及び半導体試験装置用基板を含む。
【０００３】
半導体試験装置が有する信号発生源２０１は、高周波帯域の変調信号（ＲＦ変調信号）を発生し出力する。信号発生源２０１から出力されたＲＦ変調信号は、ＲＦチップ（ＤＵＴ）に入力される。ＲＦチップ（ＤＵＴ）は、低雑音増幅器（ＬＮＡ）２０２、ミキサ回路２０３、２０４、２０５、ローパスフィルタ（ＬＰＦ）２０６、２０７、自動利得制御（ＡＧＣ）増幅器２０８、２０９、及び増幅器２１０、２１１を有する。
【０００４】
低雑音増幅器２０２は、信号発生源２０１からの変調信号が入力され、入力された変調信号を増幅する。ミキサ回路２０３は、低雑音増幅器２０２により増幅された変調信号をミキサ回路２０４、２０５に分配する。ミキサ回路２０４、２０５は、入力される変調信号をダウンコンバートし、Ｉ信号、Ｑ信号として出力する。ミキサ回路２０４、２０５には局部発振信号（図示せず）が供給されており、ミキサ回路２０５に供給される局部発振信号は、ミキサ回路２０４に供給される局部発振信号に対して同じ周波数であるがπ／２の位相遅延を有する。ローパスフィルタ２０６、２０７は、ミキサ回路２０４、２０５から出力されるＩ信号及びＱ信号の低周波帯域のみを通過させる。自動利得制御増幅器２０８、２０９は、利得が制御され、ローパスフィルタ２０６、２０７の出力（Ｉ信号及びＱ信号）を適切な利得で増幅する。増幅器２１０、２１１は、自動利得制御増幅器２０８、２０９の出力を増幅して出力する。
【０００５】
ＲＦチップ（ＤＵＴ）の増幅器２１０、２１１から出力されたＩ信号（ＩO、／ＩO）及びＱ信号（ＱO、／ＱO）は、半導体試験装置用基板の伝送路２１２、２１３、２１４、２１５を介して半導体試験装置に入力される。半導体試験装置において、増幅器２１６、２１７は、ＲＦチップ（ＤＵＴ）から半導体試験装置用基板の伝送路２１２〜２１５を介して入力されたＩ信号及びＱ信号を増幅し出力する。アナログ／デジタル（ＡＤ）変換器（ＡＤＣ）２１８、２１９は、増幅器２１６、２１７の出力（アナログのＩ信号及びＱ信号）をデジタル信号に変換する。ＲＦ信号復調部２２０は、ＡＤ変換器２１８、２１９によりデジタル信号に変換されたＩ信号及びＱ信号を復調する。スペクトラム解析部２２１は、ＲＦ信号復調部２２０により復調されたＩ信号及びＱ信号についてスペクトラム解析を行う。判定部２２２は、スペクトラム解析部２２１でのスペクトラム解析結果に基づいて、ＲＦチップ（ＤＵＴ）が要求される品質を満足するか否かを判定する。
【０００６】
従来のＲＦチップに係る試験システムは、半導体試験装置で高周波帯域の変調信号（ＲＦ変調信号）を発生させてＲＦチップ（ＤＵＴ）に入力し、ＲＦチップ（ＤＵＴ）でそのＲＦ変調信号をＩ／Ｑ直交復調して出力する。そして、ＲＦチップ（ＤＵＴ）から出力されたＩ信号及びＱ信号を半導体試験装置にて復調し評価（判定）を行うことで品質評価（品質保証）を実施している。このとき、半導体試験装置で発生したＲＦ変調信号に（図８（Ａ））、チップ内ノイズ、回路特性（歪み）、及び伝送路反射ノイズが重畳されることで、半導体試験装置に入力される最終的なＲＦチップ（ＤＵＴ）の出力波形（図８（Ｂ））は信号成分が劣化する。
【０００７】
ここで、チップ内ノイズは、ＲＦチップに電力を供給し動作させることで発生するチップ自身が持っているノイズである（図８（Ｃ））。また、回路特性（歪み）は、ＲＦチップが有するミキサ回路、増幅器、及びフィルタ等の回路特性（ノイズ、周波数特性など）に起因する波形品質の劣化である（図８（Ｅ））。また、伝送路反射ノイズは、ＲＦチップと半導体試験装置との間で信号を授受するための半導体試験装置用基板の伝送路におけるインピーダンス不整合による反射波ノイズである（図８（Ｄ））。なお、図８は、変調信号及びノイズ等の例を示す図であり、（Ａ）に半導体試験装置で発生されＲＦチップに入力されるＲＦ変調信号（基本波成分）、（Ｂ）にＲＦチップから半導体試験装置に入力される最終的な出力波形の一例を示している。また、（Ｃ）にチップ内ノイズ、（Ｄ）に伝送路反射ノイズ、（Ｅ）に回路特性（歪み）の一例をそれぞれ示している。
【０００８】
また、下記特許文献１には、異なった伝送速度の信号を受信できるデジタル信号復調装置が開示されている。このデジタル信号復調装置では、内部にＰＬＬ回路を設けており、位相比較回路で位相比較して位相比較回路からの誤差信号をマイコンに帰還し、マイコンからは受信チャネルに応じて電圧制御クロック発振回路の発振周波数の制御を行っている。また、下記特許文献２には、デジタルＶＧＡにより出力された信号の平均電力に基づいて低雑音増幅器とデジタルＶＧＡのゲインを調整する、ゼロ−ＩＦアーキテクチャを利用したＡＭＰＳ（アドバンスト携帯電話サービス）レシーバーシステムが開示されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平７−７４７９１号公報
【特許文献２】特表２００６−５０４３５８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
図７に示した従来の試験システムを用いたＲＦチップに係る試験動作の流れの例を図９に示す。ＲＦ信号出力２５１にて、半導体試験装置の信号発生源２０１より高周波帯域の変調信号（ＲＦ変調信号）が発生されＲＦチップ（ＤＵＴ）２５２に入力される。ＲＦチップ（ＤＵＴ）２５２は、入力されたＲＦ変調信号２５３をミキサ回路でダウンコンバートするなどしてＩ／Ｑ直交復調処理（Ｉ／Ｑ分離処理）を行い、Ｉ／Ｑ直交復調処理により得られるＩ信号及びＱ信号を出力する。このＲＦチップ（ＤＵＴ）２５２から出力されるＩ信号及びＱ信号は、半導体試験装置の信号発生源２０１より発生されたＲＦ変調信号（基本波成分）（Ａｒ）に、チップ内ノイズ（Ａ）及び回路特性（Ｂ）が重畳されたものとなる。
【００１１】
ＲＦチップ（ＤＵＴ）２５２から出力されたＩ信号及びＱ信号は、半導体試験装置用基板２５４を介して半導体試験装置２５５に入力される。このとき、半導体試験装置用基板２５４の伝送路におけるインピーダンス不整合による反射ノイズ（Ｃ）がＲＦチップ（ＤＵＴ）の出力波形（Ａｒ＋Ａ＋Ｂ）に重畳される。その重畳された出力波形が、最終的なＲＦチップ（ＤＵＴ）の出力波形（Ａｒ＋Ａ＋Ｂ＋Ｃ）として半導体試験装置２５５に入力される。最終的なＲＦチップ（ＤＵＴ）の出力波形（Ａｒ＋Ａ＋Ｂ＋Ｃ）として半導体試験装置２５５に入力されたＩ信号及びＱ信号は、半導体試験装置２５５内のＡＤ変換器によりデジタル信号に変換された後、ＲＦ信号復調部２５６にて復調される。復調されたＩ信号及びＱ信号は、スペクトラム解析部２５７にて、ＲＦチップ（ＤＵＴ）２５２に入力された基本波成分（Ａｒ）と同様な波形形態までデジタル演算により復元されて、スペクトラム解析される。そして、スペクトラム解析結果に基づいて、ＲＦチップ（ＤＵＴ）に要求される品質を保証するための保証項目について判定部２５８にて判定を行う。判定の結果、所望の波形品質が得られた場合（ＯＫ）には、試験動作を終了する。
【００１２】
一方、判定の結果、所望の波形品質が得られない場合（ＮＧ）には、品質劣化に関する調査・解析２５９、２６０等を行う。しかしながら、従来の試験システムでは、出力されるＩ信号及びＱ信号は、半導体試験装置外で測定（観測）することが困難である。また、半導体試験装置内で測定される信号は、半導体試験装置で発生したＲＦ変調信号（基本波成分）（Ａｒ）に、チップ内ノイズ（Ａ）、回路特性（Ｂ）、及び伝送路反射ノイズ（Ｃ）が重畳された最終的なＲＦチップ（ＤＵＴ）の出力波形（Ａｒ＋Ａ＋Ｂ＋Ｃ）である。そのため、ＲＦチップ（ＤＵＴ）本来の回路特性（Ｂ）の抽出が困難であり、外来起因のノイズをキャンセルすることができなかった。また、所望の波形品質が得られないのが、回路特性（Ｂ）によるものであるのか、チップ内ノイズ（Ａ）＋伝送路反射ノイズ（Ｃ）によるものであるのかを切り分ける等の解析・判断が極めて困難であった。従来においては、開発者の経験等に基づいて試行錯誤を繰り返すことで、このような問題の解決を図っているために、工数の増大を招くという問題があった。
【００１３】
また、半導体試験装置用基板はＲＦチップ毎に用意する必要があるため、伝送路反射ノイズはＲＦチップ毎に異なる。また、チップ内ノイズもＲＦチップ毎に異なる。そのため、これら伝送路反射ノイズ及びチップ内ノイズを固定値での減算によりキャンセルすることは困難である。また、従来においては、半導体試験装置内でＲＦ変調信号としての基本波微小信号（例えば−７０ｄＢｍ）とさらに微小なノイズ信号（−７０ｄＢｍ以下）との信号分離が測定上困難であった。
【００１４】
本発明は、このような事情に鑑みてなされたものであり、ＲＦチップ本来の回路特性を抽出できるようにすることを目的とする。
【課題を解決するための手段】
【００１５】
本発明の一観点によれば、半導体試験装置より出力された変調信号が入力端に入力され、それを増幅し出力する第１の増幅器と、増幅された変調信号を直交復調処理する信号処理部と、直交復調処理された変調信号を出力端に接続された外部伝送路に対して出力する第２の増幅器と、第１の増幅器の出力端より出力される第１の信号及び第２の増幅器の入力端に入力される第２の信号が供給される試験回路とを備える半導体装置が提供される。試験回路は、半導体試験装置より出力する変調信号の波形データを記憶する理想波形記憶部と、第１の信号及び第２の信号をスペクトラム解析するスペクトラム解析部と、スペクトラム解析の解析結果及び理想波形記憶部に記憶されている変調信号の波形データを比較してノイズ及び回路特性に係る解析を行う解析判定部とを有する。
【発明の効果】
【００１６】
開示の半導体装置は、半導体装置内における第１の信号をスペクトラム解析した解析結果と理想波形記憶部に記憶されている変調信号の波形データとの比較により半導体装置におけるチップ内ノイズを抽出することができる。また、半導体装置における第２の信号をスペクトラム解析した解析結果と理想波形記憶部に記憶されている変調信号の波形データとの比較により半導体装置本来の回路特性を抽出することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施形態における半導体装置及びそれに係る試験システムの構成例を示す図である。
【図２】本実施形態におけるスペクトラム解析を説明するための図である。
【図３】本実施形態における試験動作の流れを示す図である。
【図４】本実施形態における半導体装置が有する試験回路の構成例を示す図である。
【図５】本実施形態における試験回路のフィルタ特性の一例を示す図である。
【図６】本実施形態における試験回路でのデータの流れを示す図である。
【図７】従来の半導体装置に係る試験システムの構成例を示す図である。
【図８】変調信号及びノイズの一例を示す図である。
【図９】従来の試験システムを用いた試験動作の流れを示す図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施形態を図面に基づいて説明する。
【００１９】
図１は、本発明の一実施形態における半導体装置、及び半導体試験装置に係る試験システムの構成例を示す図である。本実施形態における半導体装置は、高周波信号（ＲＦ信号）に係る信号処理を行う半導体装置（ＲＦチップ）である。図１に示す試験システムは、対象のＲＦチップ（ＤＵＴ）の品質評価（品質保証）を実施するためのものであり、半導体試験装置及び半導体試験装置用基板を含む。
【００２０】
半導体試験装置が有する信号発生源１１は、高周波帯域の変調信号（ＲＦ変調信号）を発生し出力する。信号発生源１１は、外部等からのパラメータ設定に応じて、任意のＲＦ変調信号を発生可能である。信号発生源１１から出力されたＲＦ変調信号は、ＲＦチップ（ＤＵＴ）に入力される。
【００２１】
ＲＦチップ（ＤＵＴ）は、低雑音増幅器（ＬＮＡ）１２、ミキサ回路１３、１４、１５、ローパスフィルタ（ＬＰＦ）１６、１７、自動利得制御（ＡＧＣ）増幅器１８、１９、増幅器２０、２１、及び試験回路３５を有する。
【００２２】
低雑音増幅器１２は、信号発生源１１からの変調信号が入力され、入力された変調信号を増幅する。低雑音増幅器１２により増幅された変調信号は、ミキサ回路１３によりミキサ回路１４、１５に分配され、Ｉ／Ｑ直交復調処理（Ｉ／Ｑ分離処理）される。ミキサ回路１４は、変調信号及び局部発振信号（図示せず）が入力され、入力される変調信号をダウンコンバートしてＩ信号として出力する。ミキサ回路１５は、変調信号及びミキサ回路１４に供給される局部発振信号に対して同じ周波数であるがπ／２の位相遅延を有する局部発振信号（図示せず）が入力され、入力される変調信号をダウンコンバートしてＱ信号として出力する。
【００２３】
ローパスフィルタ１６、１７は、ミキサ回路１４、１５から出力されるＩ信号及びＱ信号の低周波帯域のみを通過させる。自動利得制御増幅器１８、１９は、利得が制御され、ローパスフィルタ１６、１７の出力（Ｉ信号及びＱ信号）を適切な利得で増幅する。増幅器２０、２１は、自動利得制御増幅器１８、１９の出力を増幅して出力する。
【００２４】
ＲＦチップ（ＤＵＴ）の増幅器２０、２１から出力されたＩ信号（ＩO、／ＩO）及びＱ信号（ＱO、／ＱO）は、半導体試験装置用基板の伝送路２２、２３、２４、２５を介して半導体試験装置に入力される。半導体試験装置において、増幅器２６、２７は、ＲＦチップ（ＤＵＴ）から半導体試験装置用基板の伝送路２２〜２５を介して入力されたＩ信号及びＱ信号を増幅し出力する。アナログ／デジタル（ＡＤ）変換器（ＡＤＣ）２８、２９は、増幅器２６、２７の出力（アナログのＩ信号及びＱ信号）をデジタル信号に変換する。
【００２５】
ＲＦ信号復調部３０は、ＡＤ変換器２８、２９によりデジタル信号に変換されたＩ信号及びＱ信号を復調する。スペクトラム解析部３１は、ＲＦ信号復調部３０により復調されたＩ信号及びＱ信号についてスペクトラム解析を行う。演算部３２は、スペクトラム解析部３１でのスペクトラム解析結果を、伝送路Ｓ５を介して試験回路３５に供給する。また、演算部３２は、チップ内ノイズ及び伝送路反射ノイズが減算されたスペクトラム演算結果が、伝送路Ｓ５を介して試験回路３５から供給される。判定部３３は、演算部３２からのチップ内ノイズ及び伝送路反射ノイズが減算されたスペクトラム演算結果に基づいて、ＲＦチップ（ＤＵＴ）が要求される品質を満足するか否かを判定する。
【００２６】
試験回路制御部３４は、半導体装置が有する試験回路３５等と信号を授受し半導体装置に係る試験動作を制御する。例えば、試験回路制御部３４は、テストモードの設定がなされると、それを伝送路Ｓ６を介して試験回路３５に通知して試験回路３５の動作を開始させる。また、例えば、試験回路制御部３４は、半導体試験装置の信号発生源１１より発生させるＲＦ変調信号の理想波形データを、伝送路Ｓ６を介して試験回路３５に供給する。また、試験回路制御部３４は、試験回路３５から伝送路Ｓ６を介して供給されたアラーム信号を、伝送路Ｓ７を介して判定部３３に出力する。
【００２７】
半導体装置が有する試験回路３５は、Ｐ１点で測定される信号、すなわち低雑音増幅器１２の出力端より出力される信号が伝送路Ｓ０を介して入力される。また、試験回路３５は、Ｐ２〜Ｐ５点でそれぞれ測定される信号、すなわち増幅器２０、２１の入力端に入力される信号が伝送路Ｓ１〜Ｓ４を介して入力される。また、試験回路３５は、スペクトラム解析部３１でのスペクトラム解析結果（半導体試験装置で発生したＲＦ変調信号（基本波成分）に、チップ内ノイズ、回路特性、及び伝送路反射ノイズが重畳された最終的な出力波形）が、伝送路Ｓ５を介して入力される。また、試験回路３５は、半導体試験装置の信号発生源１１より発生させるＲＦ変調信号の理想波形データが、伝送路Ｓ６を介して供給される。試験回路３５は、これら伝送路Ｓ０〜Ｓ６を介して入力される信号に基づいて、ＲＦチップ（ＤＵＴ）におけるチップ内ノイズ及び回路特性や、半導体試験装置基板の伝送路における反射ノイズを算出する。
【００２８】
本実施形態におけるスペクトラム解析について、図２を参照して説明する。以下に説明するスペクトラム解析は、ＲＦチップ（ＤＵＴ）が有する試験回路３５にて実行される。なお、試験回路３５には、半導体試験装置の信号発生源１１より発生させるＲＦ変調信号の理想波形（Ａｉ）データが、予め試験回路制御部３４から供給されている。また、信号発生源１１より発生させた実際のＲＦ変調信号（基本波成分）をＲＦ変調信号（Ａｒ）と称し、ＲＦ変調信号の理想波形（Ａｉ）と区別する。
【００２９】
ＲＦチップ（ＤＵＴ）内のＰ１点で測定されて伝送路Ｓ０を介して入力される信号は、ＲＦ変調信号（Ａｒ）にチップ内ノイズ（Ａ）が重畳された状態の信号である。試験回路３５は、伝送路Ｓ０を介して入力される信号の波形（Ａｒ＋Ａ）から理想波形（Ａｉ）を減算することで、ＲＦチップ（ＤＵＴ）におけるチップ内ノイズ（Ａ）を取得する。
【００３０】
また、ＲＦチップ（ＤＵＴ）内のＰ２〜Ｐ５点でそれぞれ測定されて伝送路Ｓ１〜Ｓ４を介して入力される信号は、ＲＦ変調信号（Ａｒ）にチップ内ノイズ（Ａ）及び回路特性（Ｂ）が重畳された状態の信号である。試験回路３５は、伝送路Ｓ１〜Ｓ４を介して入力される信号の波形（Ａｒ＋Ａ＋Ｂ）から、理想波形（Ａｉ）及び取得したチップ内ノイズ（Ａ）を減算することで、ＲＦチップ（ＤＵＴ）本来の回路特性（Ｂ）を取得する。
【００３１】
また、試験回路３５には、ＲＦ変調信号（Ａｒ）にチップ内ノイズ（Ａ）、回路特性（Ｂ）、及び伝送路反射ノイズ（Ｃ）が重畳されたＲＦチップ（ＤＵＴ）の最終的な出力波形が半導体試験装置の演算部３２より伝送路Ｓ５を介して供給される。試験回路３５は、伝送路Ｓ５を介して入力されるＲＦチップ（ＤＵＴ）の最終的な出力波形（Ａｒ＋Ａ＋Ｂ＋Ｃ）から、理想波形（Ａｉ）と取得したチップ内ノイズ（Ａ）及び回路特性（Ｂ）とを減算することで、伝送路反射ノイズ（Ｃ）を取得する。
【００３２】
なお、試験回路３５は、ＲＦチップ（ＤＵＴ）の最終的な出力波形（Ａｒ＋Ａ＋Ｂ＋Ｃ）から、理想波形（Ａｉ）と取得したチップ内ノイズ（Ａ）及び伝送路反射ノイズ（Ｃ）を減算して、ＲＦチップ（ＤＵＴ）本来の回路特性（Ｂ）を取得するようにしても良い。このようにした場合には、伝送路Ｓ１〜Ｓ４を介して入力される信号の波形（Ａｒ＋Ａ＋Ｂ）を基に取得した回路特性（Ｂ）と、ＲＦチップ（ＤＵＴ）の最終的な出力波形（Ａｒ＋Ａ＋Ｂ＋Ｃ）を基に取得した回路特性（Ｂ）とを比較・確認することができる。
【００３３】
前述のようにして取得したチップ内ノイズ（Ａ）及び伝送路反射ノイズ（Ｃ）を、ＲＦチップ（ＤＵＴ）の最終的な出力波形（Ａｒ＋Ａ＋Ｂ＋Ｃ）から減算した結果が、最終波形として試験回路３５から伝送路Ｓ５を介し半導体試験装置の演算部３２に供給される。すなわち、ＲＦ変調信号（Ａｒ）にＲＦチップ（ＤＵＴ）の回路特性（Ｂ）が重畳された信号波形が、最終波形として演算部３２に供給される。
【００３４】
次に、本実施形態におけるＲＦチップに係る試験動作について説明する。図３は、本実施形態における試験動作の流れの一例を示す図である。
【００３５】
半導体試験装置１０１の試験回路制御部１１２にテストモード設定がなされ、その旨が伝送路Ｓ６を介してＲＦチップ（ＤＵＴ）１０２が有する試験回路１０３（詳細には試験回路制御部１１５）に通知されることによって試験回路３５は動作を開始する。なお、例えば試験回路１０３に専用のテスト端子を設けて、半導体試験装置１０１の試験回路制御部１１２よりテスト端子への入力を制御して試験回路３５の動作を制御するようにしても良い。
【００３６】
また、半導体試験装置１０１は、ＲＦ信号出力１１１にて、信号発生源より高周波帯域の変調信号（ＲＦ変調信号、例えば帯域が約１．８ＧＨｚ〜２．５ＧＨｚであるＯＦＤＭ信号）を発生させる。半導体試験装置１０１の信号発生源より出力されたＲＦ変調信号は、ＲＦチップ（ＤＵＴ）１０２に入力される。この半導体試験装置１０１の信号発生源より発生させるＲＦ変調信号の理想波形データは、予め試験回路制御部１１２から伝送路Ｓ６を介してＲＦチップ（ＤＵＴ）１０２が有する試験回路１０３の試験回路制御部１１５に供給され、メモリ１１９に記憶される。
【００３７】
ＲＦチップ（ＤＵＴ）１０２では、入力されたＲＦ変調信号が低雑音増幅器１１３で増幅される。低雑音増幅器１１３で増幅されたＲＦ変調信号は、伝送路Ｓ０を介して試験回路１０３のＲＦチャンネル選択部１１６に入力される。ＲＦチャンネル選択部１１６は、各チャンネルの帯域情報（ＲＦ信号情報）に基づいて各帯域の処理回路を選定しＲＦ変調信号を供給する。なお、各チャンネルの帯域情報は、半導体試験装置１０１の試験回路制御部１１２からＲＦチップ（ＤＵＴ）１０２が有する試験回路３５の試験回路制御部１１５に供給され、試験回路制御部１１５から伝送路Ｓ１０を介してＲＦチャンネル選択部１１６に入力される。
【００３８】
選定された処理回路に供給されたＲＦ変調信号は、図４に一例を示すようにＢＰＦ→ＢＥＦ（Ｎ１）→ＢＥＦ（Ｎ２）→ＢＥＦ（Ｎ３）→ＡＤＣ→伝送路Ｓ１ｎと伝送されて周波数帯域が区切られ、ノイズスペクトラム解析部１１８に入力される。ノイズスペクトラム解析部１１８は、入力された信号を用いてスペクトラム（ノイズ）解析を行う。ノイズスペクトラム解析部１１８での解析結果は、メモリ１１９に記憶される。
【００３９】
なお、「ＢＰＦ」はバンドパスフィルタであり、「ＢＥＦ」は帯域阻止フィルタであり、「ＡＤＣ」はアナログ／デジタル変換器である。ＢＥＦ（Ｎ１）、ＢＥＦ（Ｎ２）、ＢＥＦ（Ｎ３）は、例えば図５（Ｂ）にＲＢＮ１、ＲＢＮ２、ＲＢＮ３でそれぞれ示したような周波数特性を有する。また、ＢＥＦ（Ｎ１）、ＢＥＦ（Ｎ２）、ＢＥＦ（Ｎ３）は、入力信号をそのまま通過させる状態（いわゆる０ｄＢ状態）に設定することができる。したがって、ＢＥＦ（Ｎ１）、ＢＥＦ（Ｎ２）、ＢＥＦ（Ｎ３）を、帯域阻止フィルタとして機能させるか、入力信号をそのまま通過させる状態とするかを制御することで、ＲＦ変調信号を複数の周波数帯域に分割でき、所望の分解能で解析を行うことができる。また、ＲＦチャンネル選択部１１６が各チャンネルの帯域情報に応じて処理回路を選定することで、各チャンネル毎のキャリア周波数に対応したスペクトラム（ノイズ）解析を行うことができる。
【００４０】
また、低雑音増幅器１１３で増幅されたＲＦ変調信号は、ミキサ回路でダウンコンバートするなどしてＩ／Ｑ直交復調（Ｉ／Ｑ分離）され、自動利得制御増幅器１１４で増幅される。自動利得制御増幅器１１４で増幅されたＩ信号及びＱ信号は、半導体試験装置用基板１０４の伝送路を介して半導体試験装置１０１に出力されるとともに、伝送路Ｓ１〜Ｓ４を介して試験回路１０３に供給される。試験回路１０３のＳ１〜Ｓ４入力端子１１７より入力されたＩ信号及びＱ信号は、図４に一例を示すようにＨＰＦ→ＢＰＦ（Ｎ１）→ＢＰＦ（Ｎ２）→ＢＰＦ（Ｎ３）→ＡＤＣ→伝送路Ｓ８、Ｓ９と伝送されて周波数帯域が区切られ、ノイズスペクトラム解析部１１８に入力される。ノイズスペクトラム解析部１１８は、入力された信号を用いてスペクトラム（ノイズ）解析を行う。ノイズスペクトラム解析部１１８での解析結果は、メモリ１１９に記憶される。
【００４１】
なお、「ＨＰＦ」はハイパスフィルタであり、「ＢＰＦ」はバンドパスフィルタであり、「ＡＤＣ」はアナログ／デジタル変換器である。ＢＰＦ（Ｎ１）、ＢＰＦ（Ｎ２）、ＢＰＦ（Ｎ３）は、例えば図５（Ａ）にＲＡＮ１、ＲＡＮ２、ＲＡＮ３でそれぞれ示したような周波数特性を有する。また、ＢＰＦ（Ｎ１）、ＢＰＦ（Ｎ２）、ＢＰＦ（Ｎ３）は、入力信号をそのまま通過させる状態に設定することができる。したがって、ＢＰＦ（Ｎ１）、ＢＰＦ（Ｎ２）、ＢＰＦ（Ｎ３）を、バンドパスフィルタとして機能させるか、入力信号をそのまま通過させる状態とするかを制御することで、ＲＦ変調信号を複数の周波数帯域に分割でき、所望の分解能で解析を行うことができる。なお、図５（Ａ）において、ＲＡＨはＨＰＦの周波数特性を示しており、Ｗ１は伝送路Ｓ１〜Ｓ４を介して入力される波形を示している。
【００４２】
ＲＦチップ（ＤＵＴ）１０２から半導体試験装置用基板１０４を介して半導体試験装置１０１に入力されたＩ信号及びＱ信号は、ＡＤ変換器１２１によりデジタル信号に変換された後、ＲＦ信号復調部１２２にて復調される。復調されたＩ信号及びＱ信号は、スペクトラム解析部１２３にてスペクトラム解析され、その解析結果が演算部１２４に出力される。演算部１２４は、スペクトラム解析部１２３での解析結果をＲＦチップ（ＤＵＴ）１０２に入力する。ＲＦチップ（ＤＵＴ）１０２に入力されたスペクトラム解析部１２３での解析結果は、ＲＦチップ（ＤＵＴ）１０２が有する試験回路１０３のメモリ１１９に記憶される。なお、このスペクトラム解析部１２３での解析結果は、半導体試験装置１０１で発生したＲＦ変調信号（基本波成分）に、チップ内ノイズ、回路特性、及び伝送路反射ノイズが重畳された信号波形である。
【００４３】
ＲＦチップ（ＤＵＴ）１０２が有する試験回路１０３のノイズ／反射解析判定部１２０は、メモリ１１９に記憶されている各信号波形データを読み出す。ノイズ／反射解析判定部１２０は、読み出した各信号波形データに基づいて、ＲＦチップ（ＤＵＴ）１０２におけるチップ内ノイズ（Ａ）、回路特性（Ｂ）、及び半導体試験装置用基板の伝送路における伝送路反射ノイズ（Ｃ）を抽出する。以下、図６を参照してノイズ／反射解析判定部１２０での演算処理について説明する。
【００４４】
＜チップ内ノイズ（Ａ）の取得＞
メモリ１１９のＡｉ記憶部１５１には、半導体試験装置の信号発生源より発生させるＲＦ変調信号の理想波形（Ａｉ）のデータが記憶されている。また、メモリ１１９の（Ａｒ＋Ａ）記憶部１５５には、半導体試験装置の信号発生源より発生させた実際のＲＦ変調信号（基本波成分）（Ａｒ）に、チップ内ノイズ（Ａ）が重畳された状態の信号波形のデータが記憶されている。（Ａｒ＋Ａ）記憶部１５５に記憶されているデータは、伝送路Ｓ１ｎを介して入力される信号を、ＦＦＴ（Fast Fourier Transform）処理部１５３及び周波数毎のパワー抽出部１５４を有するノイズスペクトラム解析部１１８の演算器１５２により処理して得られたものである。すなわち、Ｐ１点で測定されて伝送路Ｓ０を介して入力される信号をスペクトラム（ノイズ）解析した結果が、（Ａｒ＋Ａ）記憶部１５５に記憶されている。
【００４５】
ノイズ／反射解析判定部１２０の比較部１５６は、メモリ１１９のＡｉ記憶部１５１及び（Ａｒ＋Ａ）記憶部１５５からデータを読み出す。そして、（Ａｒ＋Ａ）記憶部１５５より読み出したデータからＡｉ記憶部１５１より読み出したデータを減算する。ノイズ／反射解析判定部１２０のチップ内ノイズ抽出部１５７は、比較部１５６での演算結果をＲＦチップ（ＤＵＴ）におけるチップ内ノイズ（Ａ）として抽出し、メモリ１１９のＡ記憶部１５８に記憶させる。
【００４６】
＜回路特性（Ｂ）の取得＞
メモリ１１９の（Ａｒ＋Ａ＋Ｂ）記憶部１６２には、実際のＲＦ変調信号（基本波成分）（Ａｒ）に、チップ内ノイズ（Ａ）及び回路特性（Ｂ）が重畳された状態の信号波形のデータが記憶されている。（Ａｒ＋Ａ＋Ｂ）記憶部１６２に記憶されているデータは、伝送路Ｓ８、Ｓ９を介して入力される信号を、ＦＦＴ処理部１６０及び周波数毎のパワー抽出部１６１を有するノイズスペクトラム解析部１１８の演算器１５９により処理して得られたものである。すなわち、Ｐ２〜Ｐ５点でそれぞれ測定されて伝送路Ｓ１〜Ｓ４を介して入力される信号をスペクトラム（ノイズ）解析した結果が、（Ａｒ＋Ａ＋Ｂ）記憶部１６２に記憶されている。
【００４７】
ノイズ／反射解析判定部１２０の比較部１６３は、メモリ１１９のＡｉ記憶部１５１、Ａ記憶部１５８、及び（Ａｒ＋Ａ＋Ｂ）記憶部１６２からデータを読み出す。そして、（Ａｒ＋Ａ＋Ｂ）記憶部１６２より読み出したデータから、Ａｉ記憶部１５１より読み出したデータ及びＡ記憶部１５８より読み出したデータを減算する。ノイズ／反射解析判定部１２０の回路特性抽出部１６４は、比較部１６３での演算結果をＲＦチップ（ＤＵＴ）本来の回路特性（Ｂ）として抽出し、メモリ１１９のＢ記憶部１６５に記憶させる。
【００４８】
＜伝送路反射ノイズ（Ｃ）の取得＞
メモリ１１９の（Ａｒ＋Ａ＋Ｂ＋Ｃ）記憶部１６６には、実際のＲＦ変調信号（基本波成分）（Ａｒ）に、チップ内ノイズ（Ａ）、回路特性（Ｂ）、及び伝送路反射ノイズ（Ｃ）が重畳された状態の信号波形のデータが記憶されている。（Ａｒ＋Ａ＋Ｂ＋Ｃ）記憶部１６６に記憶されているデータは、半導体試験装置の演算部１２４より供給されたものである。
【００４９】
ノイズ／反射解析判定部１２０の比較部１６７は、メモリ１１９のＡｉ記憶部１５１、Ａ記憶部１５８、Ｂ記憶部１６５、及び（Ａｒ＋Ａ＋Ｂ＋Ｃ）記憶部１６６からデータを読み出す。そして、（Ａｒ＋Ａ＋Ｂ＋Ｃ）記憶部１６６より読み出したデータから、Ａｉ記憶部１５１より読み出したデータ、Ａ記憶部１５８より読み出したデータ、及びＢ記憶部１６５より読み出したデータを減算する。ノイズ／反射解析判定部１２０の伝送路反射波抽出部１６８は、比較部１６７での演算結果を半導体試験装置用基板の伝送路における伝送路反射ノイズ（Ｃ）として抽出し、メモリ１１９のＣ記憶部１６９に記憶させる。
【００５０】
また、ノイズ／反射解析判定部１２０の判定部１７０は、伝送路反射波抽出部１６８により抽出された伝送路反射ノイズ（Ｃ）が設定された規定レベル以上であるか否かを判定する。なお、規定レベルの設定は、例えば試験回路１０３にレジスタを設け、当該レジスタに対して外部から設定する。判定の結果、判定部１７０は、伝送路反射ノイズ（Ｃ）が規定レベル以上の場合には伝送路Ｓ１３を介してアラーム信号“１”を出力する。ノイズ／反射解析判定部１２０の判定部１７０より出力されたアラーム信号は、試験回路制御部１１５、及び半導体試験装置１０１の試験回路制御部１１２を介して半導体試験装置１０１の判定部に供給される。
【００５１】
＜最終評価波形の取得＞
メモリ１１９の（Ａｒ＋Ａ＋Ｂ＋Ｃ）記憶部１７１には、（Ａｒ＋Ａ＋Ｂ＋Ｃ）記憶部１６６と同様のデータが記憶されている。
ノイズ／反射解析判定部１２０の比較部１６２は、メモリ１１９のＡｉ記憶部１５１、Ａ記憶部１５８、Ｃ記憶部１６９、及び（Ａｒ＋Ａ＋Ｂ＋Ｃ）記憶部１７１からデータを読み出す。そして、（Ａｒ＋Ａ＋Ｂ＋Ｃ）記憶部１７１より読み出したデータから、Ａｉ記憶部１５１より読み出したデータ、Ａ記憶部１５８より読み出したデータ、及びＣ記憶部１６９より読み出したデータを減算する。ノイズ／反射解析判定部１２０の最終波形抽出部１７３は、比較部１７２での演算結果をＲＦチップ（ＤＵＴ）１０２の最終評価波形として抽出し、メモリ１１９の最終評価波形記憶部１７４に記憶させる。最終評価波形は、実際のＲＦ変調信号（基本波成分）（Ａｒ）に回路特性（Ｂ）が重畳された状態の信号波形である。最終評価波形記憶部１７４に記憶された最終評価波形は、半導体試験装置の演算部１２４に供給される。また、最終評価波形記憶部１７４に記憶された最終評価波形は、任意の時点での外部からの要求等に応じて出力されるようにしても良い。また、最終評価波形記憶部１７４に記憶された最終評価波形に限らず、メモリ１１９に記憶されている各データ（信号波形や解析結果等）を外部からの要求等に応じて出力されるようにしても良い。
【００５２】
以上のようにして、ノイズ／反射解析判定部１２０での演算処理が行われた後、図３に示すように判定部での判定処理が行われる。まず、判定部は、伝送路Ｓ７を介して入力されるアラーム信号が“１”であるか否かを判断する。その結果、アラーム信号が“１”である場合には、半導体試験装置１０１の判定部は、半導体試験装置用基板１０４の伝送路に問題があると判断して、伝送路の調査・解析１２６を促す。
【００５３】
一方、アラーム信号が“１”でない場合には、半導体試験装置１０１の判定部は、半導体試験装置用基板１０４の伝送路における反射波ノイズが、ＲＦチップ（ＤＵＴ）１０２に品質判定に影響を及ぼさない範囲にあると判定する。そして、半導体試験装置１０１の判定部は、試験回路３５より供給された最終評価波形に基づいて、ＲＦチップ（ＤＵＴ）に要求される品質を保証するための保証項目について判定を行い、試験動作を終了する。
【００５４】
本実施形態によれば、ＲＦチップ（ＤＵＴ）が有する試験回路に、図１に示したＲＦチップ（ＤＵＴ）内のＰ１点で測定された信号、及びＰ２〜Ｐ５点で測定された信号が供給される。また、半導体試験装置に入力されたＲＦチップ（ＤＵＴ）の最終的な出力波形のデータが試験回路に供給される。試験回路は、Ｐ１点で測定された信号からＲＦ変調信号の理想波形のデータを減算することで、ＲＦチップ（ＤＵＴ）におけるチップ内ノイズを抽出する。また、試験回路は、Ｐ２〜Ｐ５点で測定された信号から、ＲＦ変調信号の理想波形のデータと抽出したチップ内ノイズを減算することで、ＲＦチップ（ＤＵＴ）本来の回路特性を抽出する。さらに、試験回路は、供給されたＲＦチップ（ＤＵＴ）の最終的な出力波形のデータから、ＲＦ変調信号の理想波形のデータと抽出したチップ内ノイズ及び回路特性を減算することで、半導体試験装置用基板の伝送路における反射ノイズを抽出する。
【００５５】
このように本実施形態によれば、ＲＦチップ（ＤＵＴ）におけるチップ内ノイズ、ＲＦチップ（ＤＵＴ）本来の回路特性、及び半導体試験装置用基板の伝送路における反射ノイズをそれぞれ抽出することができる。したがって、外来起因のノイズをキャンセルし、ＲＦチップ（ＤＵＴ）本来の回路特性を含む出力波形を得ることができる。また、ＲＦチップ（ＤＵＴ）におけるチップ内ノイズ、ＲＦチップ（ＤＵＴ）本来の回路特性、及び半導体試験装置用基板の伝送路における反射ノイズの抽出を容易に行えるので、開発コストを従来と比較して低減することができる。
【００５６】
また、従来の試験システムでは、半導体試験装置用基板について高周波帯域の反射ノイズを低減させる伝送路を実現させるためには、ハンドメイドでのチューニングがＲＦチップの種類毎に必要であった。それに対して、本実施形態によれば、特定の規定レベル以上でなければ、半導体試験装置用基板についてのチューニングは必要なく、試験回路内で伝送路における反射ノイズをキャンセルしての品質保証を行うことができる。また、伝送路のシミュレーションデータを試験回路に供給し、抽出された伝送路反射ノイズとの比較、分析を行うようにしても良い。このようにした場合には、半導体試験装置用基板の伝送路の解析を容易に行うことができ、従来のシミュレーション解析のみと比較して伝送路の検証や改善等の調査を少ない工数で行うことが可能となる。
【００５７】
なお、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
本発明の諸態様を付記として以下に示す。
【００５８】
（付記１）
半導体試験装置より出力された変調信号が入力端に入力され、当該変調信号を増幅し出力する第１の増幅器と、
前記第１の増幅器により増幅された変調信号に直交復調処理を施す信号処理部と、
前記半導体試験装置に信号を出力するために外部に設けた伝送路に出力端が接続され、前記信号処理部により直交復調処理された変調信号を前記伝送路に対して出力する第２の増幅器と、
前記第１の増幅器の出力端より出力される第１の信号、及び前記第２の増幅器の入力端に入力される第２の信号が供給される試験回路とを備え、
前記試験回路は、前記半導体試験装置より出力する変調信号の波形データを記憶する理想波形記憶部と、
前記第１の信号及び前記第２の信号をスペクトラム解析するスペクトラム解析部と、
前記スペクトラム解析部による前記スペクトラム解析の解析結果及び前記理想波形記憶部に記憶されている変調信号の波形データを比較してノイズ及び回路特性に係る解析を行う解析判定部とを有することを特徴とする半導体装置。
（付記２）
前記解析判定部は、前記第１の信号をスペクトラム解析して得られる解析結果から、前記理想波形記憶部に記憶されている変調信号の波形データを減算し前記半導体装置におけるチップ内ノイズを抽出し、
前記第２の信号をスペクトラム解析して得られる解析結果から、前記理想波形記憶部に記憶されている変調信号の波形データと抽出した前記半導体装置におけるチップ内ノイズとを減算し前記半導体装置が持つ回路特性を抽出することを特徴とする付記１記載の半導体装置。
（付記３）
前記試験回路は、前記伝送路を介して前記半導体試験装置に入力された前記半導体装置からの出力波形を前記半導体試験装置によりスペクトラム解析した解析結果が供給され、
前記解析判定部は、前記半導体装置からの出力波形がスペクトラム解析された解析結果から、前記理想波形記憶部に記憶されている変調信号の波形データと抽出した前記半導体装置におけるチップ内ノイズと抽出した前記半導体装置が持つ回路特性とを減算し前記伝送路における反射ノイズを抽出することを特徴とする付記２記載の半導体装置。
（付記４）
前記試験回路は、前記半導体装置からの出力波形がスペクトラム解析された解析結果から、抽出した前記半導体装置におけるチップ内ノイズと抽出した前記伝送路における反射ノイズとを減算して得られる演算結果を出力することを特徴とする付記３記載の半導体装置。
（付記５）
前記試験回路は、前記半導体装置からの出力波形がスペクトラム解析された解析結果から、抽出した前記半導体装置におけるチップ内ノイズと抽出した前記伝送路における反射ノイズとを減算して得られる演算結果を記憶する評価波形記憶部を有することを特徴とする付記３記載の半導体装置。
（付記６）
前記試験回路は、前記スペクトラム解析部による前記スペクトラム解析の解析結果及び前記解析判定部による解析結果を記憶する結果記憶部を有することを特徴とする付記１〜５の何れか１項に記載の半導体装置。
（付記７）
前記スペクトラム解析部による前記第１の信号又は前記第２の信号の前記スペクトラム解析は、複数の帯域に区分して帯域毎に行うことを特徴とする付記１〜６の何れか１項に記載の半導体装置。
（付記８）
前記試験回路は、内部に記憶している解析結果を外部からの要求に応じて出力することを特徴とする付記１〜７の何れか１項に記載の半導体装置。
（付記９）
前記試験回路は、抽出した前記伝送路における反射ノイズが設定した規定レベル以上であるか否かを判定し、判定結果を外部に出力することを特徴とする付記３記載の半導体装置。
（付記１０）
前記変調信号は、高周波帯域の変調信号であることを特徴とする付記１〜９の何れか１項に記載の半導体装置。
【符号の説明】
【００５９】
１１  信号発生源
１２  低雑音増幅器
１３、１４、１５  ミキサ回路
１６、１７  ローパスフィルタ
１８、１９  自動利得制御増幅器
２０、２１  増幅器
２２、２３、２４、２５  伝送路
３０  ＲＦ信号復調部
３１  スペクトラム解析部
３２  演算部
３３  判定部
３４  試験回路制御部
３５  試験回路
【図１】
2012083310.tif 000003
【図２】
2012083310.tif 000004
【図３】
2012083310.tif 000005
【図４】
2012083310.tif 000006
【図５】
2012083310.tif 000007
【図６】
2012083310.tif 000008
【図７】
2012083310.tif 000009
【図８】
2012083310.tif 000010
【図９】
2012083310.tif 000011