(57)【要約】【課題】本発明は、トレンチの設計自由度が損なわれることなく、プロセス条件に制約されることなく、電気的特性を向上することができる半導体装置を提供する。【解決手段】半導体装置１０は、第１の半導体領域１内のトレンチ１５の底部に第４の半導体領域４を介して配設され、隣り合う同士において相互に離間され、第１の半導体領域１よりも高い不純物密度を有する第１の導電型の第５の半導体領域５を備える。【選択図】図１
2012244049.tif 000002
【特許請求の範囲】
【請求項１】
第１の導電型の第１の半導体領域と、
前記第１の半導体領域の一方の主面に一定の間隔において複数配設され、この第１の半導体領域とは逆の第２の導電型の第２の半導体領域と、
前記第２の半導体領域の主面に互いに離間して複数配設された前記第１の導電型の第３の半導体領域と、
少なくとも前記第２の半導体領域に隣接するゲート絶縁膜を介して配設されたゲート電極と、
前記第２の半導体領域及び前記第３の半導体領域の主面に電気的に接続された第１の主電極と、
前記第１の半導体領域の前記一方の主面に対向する他方の主面に相互に離間された複数のトレンチと、
前記第１の半導体領域内の前記トレンチの底部に配設された前記第２の導電型の第４の半導体領域と、
前記第１の半導体領域内の前記トレンチの底部に前記第４の半導体領域を介して配設され、隣り合う同士において相互に離間され、前記第１の半導体領域よりも高い不純物密度を有する前記第１の導電型の第５の半導体領域と、
前記トレンチ内に埋め込まれた第２の主電極と、
を備えたことを特徴とする半導体装置。
【請求項２】
前記第５の半導体領域は、前記第４の半導体領域のすべての周囲を取り囲み、前記第４の半導体領域と前記第１の半導体領域との間を離間させていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第５の半導体領域は、前記トレンチの側面に沿って配設されていないことを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
前記第４の半導体領域は、前記トレンチの底面及び側面に沿って配設されていることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記第５の半導体領域は、前記第４の半導体領域を介して、前記トレンチの前記底面及び前記側面に沿って配設されていることを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記第５の半導体領域の前記トレンチの前記底面に沿った部分の不純物密度は前記第１の半導体領域の不純物密度に比べて高く、前記第５の半導体領域の前記トレンチの前記側面に沿った部分の不純物密度は、前記底面に沿った部分の不純物密度に比べて低くかつ前記第１の半導体領域の不純物密度に比べて高いことを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記第１の半導体領域の前記他方の主面から前記トレンチの前記底面に満たない範囲内において、前記第５の半導体領域の隣り合う前記トレンチの前記側面に沿って配設された部分が相互に接続されていることを特徴とする請求項５又は請求項６に記載の半導体装置。
【請求項８】
前記第２の主電極は、前記第１の半導体領域の機械的強度に比べて機械的強度が高い導電性材料により構成されていることを特徴とする請求項１乃至請求項７のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に大電流の高速スイッチング制御に好適な半導体装置に関する。
【背景技術】
【０００２】
ＩＧＢＴ（insulated gate bipolar transistor）は大電流の高速スイッチング制御を行うことができる半導体装置である。低オン電圧特性に優れたパンチスルー型ＩＧＢＴの製造には、通常ｐ型半導体基板上にｎ＋型半導体層（バッファ層）、ｎ−型半導体層の２層のエピタキシャル層を成長させた半導体ウエーハが使用されている。ＩＧＢＴはこの半導体ウエーハにベース領域、ソース領域、ゲート電極のそれぞれを形成している。ソース電極は半導体ウエーハの主面側に形成され、ドレイン電極は半導体ウエーハの主面と対向する裏面側に形成されている。
【０００３】
このようなＩＧＢＴに使用される半導体ウエーハはエピタキシャル層の成長に長時間を必要とするために高価であり、この半導体ウエーハの価格がＩＧＢＴの製品価格を増大させてしまう。また、半導体ウエーハは半導体基板上にエピタキシャル層を成長させているので、半導体ウエーハが厚くなる。このため、ＩＧＢＴのオン動作に伴い発生する熱は半導体ウエーハ裏面から逃げにくくなり、十分な放熱効率を得ることが難しい。
【０００４】
下記特許文献１には、半導体ウエーハの薄型化を図り、半導体ウエーハの裏面に一定間隔に配列したトレンチを形成し、イオン注入法を用いて半導体ウエーハの裏面からトレンチを通して不純物を注入し、ｐ＋型半導体領域及びｎ＋型半導体領域（バッファ領域）を形成した半導体ウエーハを採用する半導体装置が開示されている。半導体ウエーハの薄型化にはバックグラインド処理が使用されている。ｐ＋型半導体領域は、不純物の横方向拡散を利用し隣り合うもの同士を相互に接続し、半導体ウエーハの全域に層として形成されている。同様に、ｎ＋型半導体領域は、不純物の横方向拡散を利用し隣り合うもの同士を相互に接続し、半導体ウエーハの全域に層として形成されている。また、トレンチ内部には半導体ウエーハの材料に比べて機械的強度の高い材料が埋設され、薄型化に伴う半導体ウエーハ全体の機械的強度の低下の抑制がなされている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−３９６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に開示された半導体装置においては、以下の点について配慮がなされていなかった。ｐ＋型半導体領域、ｎ＋型半導体領域は、いずれもトレンチを通してその底部に不純物を注入し、この不純物の横方向拡散を利用して相互に接続している構造を採用しているので、不純物の横方向拡散量に依存しトレンチの幅寸法、トレンチの配列間隔に制約が生じ、トレンチの設計自由度が大きく損なわれる。また、不純物の注入条件、拡散条件等、高精度のプロセス条件が要求される。これらはＩＧＢＴの電気的特性を向上する妨げになってしまう。
【０００７】
本発明は上記課題を解決するためになされたものである。従って、本発明は、トレンチの設計自由度が損なわれることなく、プロセス条件に制約されることなく、電気的特性を向上することができる半導体装置を提供することである。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明の実施例に係る特徴は、半導体装置において、第１の導電型の第１の半導体領域と、第１の半導体領域の一方の主面に一定の間隔において複数配設され、この第１の半導体領域とは逆の第２の導電型の第２の半導体領域と、第２の半導体領域の主面に互いに離間して複数配設された第１の導電型の第３の半導体領域と、少なくとも第２の半導体領域に隣接したゲート絶縁膜を介して配設されたゲート電極と、第２の半導体領域及び第３の半導体領域の主面に電気的に接続された第１の主電極と、第１の半導体領域の一方の主面に対向する他方の主面に相互に離間された複数のトレンチと、第１の半導体領域内のトレンチの底部に配設された第２の導電型の第４の半導体領域と、第１の半導体領域内のトレンチの底部に第４の半導体領域を介して配設され、隣り合う同士において相互に離間され、第１の半導体領域よりも高い不純物密度を有する第１の導電型の第５の半導体領域と、トレンチ内に埋め込まれた第２の主電極とを備える。
【発明の効果】
【０００９】
本発明によれば、トレンチの設計自由度が損なわれることなく、プロセス条件に制約されることなく、電気的特性を向上することができる半導体装置を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施例１に係る半導体装置の要部断面図である。
【図２】図１に示す半導体装置の要部拡大断面図である。
【図３】実施例１に係る半導体装置の製造方法を説明する第１の工程図である。
【図４】第２の工程図である。
【図５】第３の工程図である。
【図６】第４の工程図である。
【図７】本発明の実施例２に係る半導体装置の要部断面図である。
【図８】実施例２に係る半導体装置の製造方法の特徴的な工程を説明する工程図である。
【図９】本発明の実施例３に係る半導体装置の要部断面図である。
【図１０】実施例３に係る半導体装置の製造方法の特徴的な工程を説明する工程図である。
【図１１】本発明の実施例４に係る半導体装置の要部断面図である。
【図１２】本発明の実施例６に係る半導体装置の要部断面図である。
【図１３】本発明の実施例７に係る半導体装置の要部断面図である。
【発明を実施するための形態】
【００１１】
次に、図面を参照して、本発明の実施例を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、現実のものとは異なる。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている場合がある。
【００１２】
また、以下に示す実施例はこの発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は各構成部品の配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
【００１３】
（実施例１）
本発明の実施例１は、プレーナ構造を有するＩＧＢＴを搭載した半導体装置及びその製造方法に本発明を適用した例を説明するものである。
【００１４】
［半導体装置（ＩＧＢＴ）のデバイス構造］
図１に示すように、実施例１に係る半導体装置（半導体チップ）１０はパンチスルー型ＩＧＢＴである。この半導体装置１０は、第１の導電型の第１の半導体領域１を有する半導体基体５０と、半導体基体５０の一方の主面１Ａにおいて第１の半導体領域１の主面に一定間隔を持って複数配設された第１の導電型とは逆の第２の導電型の第２の半導体領域２と、第２の半導体領域２の主面（一方の主面１Ａと同一主面）に互いに離間して複数配設された第１の導電型の第３の半導体領域３と、少なくとも第２の半導体領域２上にゲート絶縁膜１１を介して配設されたゲート電極１２と、第３の半導体領域３の主面（一方の主面１Ａと同一主面）及び第２の半導体領域２の主面に電気的に接続された第１の主電極（ここではソース電極又はエミッタ電極）１４と、半導体基体５０の一方の主面１Ａに対向する他方の主面１Ｂに配設され半導体基体５０内に相互に離間された複数のトレンチ１５と、半導体基体５０内のトレンチ１５の底部に配設され、隣り合う同士が相互に離間された第２の導電型の第４の半導体領域４と、半導体基体５０内のトレンチ１５の底部に第４の半導体領域４を介して配設され、隣り合う同士が相互に離間され、第１の半導体領域１の不純物密度に比べて高い不純物密度を有する第１の導電型の第５の半導体領域５と、トレンチ１５内に埋め込まれた第２の主電極（ここではドレイン電極又はコレクタ電極）１６とを備えている。
【００１５】
第１の半導体領域１は、実施例１において、ｎ−型のシリコン単結晶からなる半導体基板である。この第１の半導体領域１は半導体製造プロセスの前処理段階において半導体ウエーハであり、例えば１５０μｍ−７２５μｍの厚さの比較的厚い半導体ウエーハが使用される。第１の半導体領域１は、ＩＧＢＴのｎ型ベース領域として使用され、例えば１０15 atoms/cm3−１０16 atoms/cm3の不純物密度に設定されている。
【００１６】
第２の半導体領域２はＩＧＢＴのｐ型ベース領域として使用されている。この第２の半導体領域２は例えば１０17 atoms/cm3−１０18 atoms/cm3の不純物密度に設定されている。
【００１７】
第３の半導体領域３はここではＩＧＢＴのｎ型ソース領域（又はエミッタ領域）として使用されている。この第３の半導体領域３は、例えば１０19 atoms/cm3−１０20 atoms/cm3の不純物密度に設定され、第１の半導体領域１の不純物密度並びに第５の半導体領域５の不純物密度に比べて高い不純物密度に設定されている。
【００１８】
ゲート絶縁膜１１は、第１の半導体領域１の一方の主面１Ａ上及び第２の半導体領域２の主面上に配設されている。実施例１において、ゲート絶縁膜１１は少なくとも第２の半導体領域２に隣接して配設されている。ゲート絶縁膜１１には例えばシリコン酸化膜を実用的に使用することができる。
【００１９】
ゲート電極１２はゲート絶縁膜１１上に配設されている。このゲート電極１２には例えばシリコン多結晶膜を実用的に使用することができる。
【００２０】
ゲート電極１２上には層間絶縁膜１３が配設されている。層間絶縁膜１３には例えばＰＳＧ膜を使用することができる。
【００２１】
層間絶縁膜１３上には第１の主電極１４が配設され、この第１の主電極１４はゲート電極１２間において露出する第２の半導体領域２の主面及び第３の半導体領域３の主面に電気的に接続されている。第１の主電極１４には例えばアルミニウム合金を使用することができる。
【００２２】
トレンチ１５は、半導体基体５０（第１の半導体領域１）の他の主面１Ｂから一方の主面１Ａに向かって掘り下げられた溝若しくは穴である。このトレンチ１５は、後述するがリアクティブイオンエッチング（ＲＩＥ）等の異方性エッチングにより構成され、トレンチ幅に比べてトレンチ深さを大きく（アスペクト比を大きく）設定している。トレンチ１５のトレンチ幅は例えば１０μｍ−５０μｍに設定され、トレンチ深さは半導体基体５０の厚み（バックグラインド処理前であって薄膜化前の厚み）が１５０μｍ−７２５μｍのとき例えば５０μｍ−６７５μｍに設定されている。トレンチ１５は、半導体基体５０の他の主面１Ｂからこのトレンチ１５の底面に向かって不純物を導入し、この不純物の導入において第１の半導体領域１の厚さ方向の中央部に第４の半導体領域４及び第５の半導体領域５を形成するための不純物導入通路として機能する。ここで、「不純物の導入」とは、イオン注入法を用いた不純物の注入、固相拡散法や熱拡散法を用いた不純物の拡散等を含む意味において使用されている。また、実施例１において、イオン注入法を用いて導入された不純物には熱処理が行われ、不純物の拡散が行われ、不純物の活性化がなされる。固相拡散法や熱拡散法はそれ自体に熱処理を伴う場合があるので、その熱処理を用いて或いは別途活性化のための熱処理を用いて不純物の拡散が行われ、不純物の活性化がなされる。
【００２３】
また、トレンチ１５の内部には第２の主電極１６が埋め込まれ、後述するがこの第２の主電極１６の熱抵抗、電気抵抗は、第１の半導体領域１のそれらに比べて低く、機械的強度は高い。従って、トレンチ１５並びにその内部に埋設された第２の主電極１６によって、ＩＧＢＴのスイッチング動作において発生する熱は、第１の半導体領域１の厚さ方向の中央部からトレンチ１５内部に埋設された熱抵抗の小さい第２の主電極１６を通じて放熱することができるので、半導体基体５０の他方の主面１Ｂからの放熱効果を向上することができる。また、ＩＧＢＴの第１の主電極１４から第２の主電極１６に流れる電流は、第１の半導体領域１の厚さ方向の中央部からトレンチ１５内部に埋設された電気抵抗の小さい第２の主電極１６を通じて流すことができるので、ＩＧＢＴのオン抵抗を減少することができる。更に、半導体基体５０の（半導体ウエーハ）の機械的強度は、トレンチ１５内部に埋設された機械的強度が高い第２の主電極１６によって補強することができるので、半導体基体５０自体の剛性を高めることができる。
【００２４】
第４の半導体領域４は、実施例１において、第５の半導体領域５との間に高い不純物密度同士のｐｎ接合ダイオードを生成し、アノード電極として機能する。このｐｎ接合ダイオードは第２の主電極１６からｎ型ベース領域（主に第１の半導体領域１）にキャリア（ここではホール）を注入し、この注入されたキャリアはｎ型ベース領域の電導度変調を行う。この結果、オン抵抗を無視することができる程度に低減することができる。第４の半導体領域４はトレンチ１５を通してこのトレンチ１５の底部に導入されたｐ型不純物を拡散し活性化することにより構成されている。第４の半導体領域４は、実効的にトレンチ１５の底面に沿って第１の半導体領域１内（半導体基体５０内）に配設され、不純物の縦方向拡散によってトレンチ１５の底面から僅かにトレンチ１５の側面に沿って形成されているが、トレンチ１５の側面の大半には配設されていない。更に、実施例１に係る半導体装置１０において、１つのトレンチ１５の底部に配設された１つの第４の半導体領域４はそれに隣り合う他の１つのトレンチ１５の底部に配設された他の１つの第４の半導体領域４に対して離れて配設されており、隣り合う双方の第４の半導体領域４は接続されていない。
【００２５】
第４の半導体領域４は、ｐ型ベース領域として機能する第２の半導体領域２の不純物密度よりも高い、例えば１０18 atoms/cm3−１０19 atoms/cm3の不純物密度に設定されている。
【００２６】
第５の半導体領域５はｎ型ドレイン領域（又はｎ型コレクタ領域）として機能する。この第５の半導体領域５と第４の半導体領域４との間には高不純物密度を有する半導体領域同士のｐｎ接合が構成され、ｐｎ接合から拡がる空乏層の延びを抑えて、パンチスルー型のＩＧＢＴが構築されている。つまり、第５の半導体領域５はＩＧＢＴの素子耐圧を高める機能を有する。
【００２７】
第５の半導体領域５は、第４の半導体領域４と同様にトレンチ１５を通してこのトレンチ１５の底部に導入されたｎ型不純物を拡散し活性化することにより構成されている。つまり、第５の半導体領域５は、第１の半導体領域１内のトレンチ１５の底部に第４の半導体領域４を介して配設され、隣り合う同士において相互に離間され、第１の半導体領域１よりも高い不純物密度を有する。
【００２８】
実施例１に係る半導体装置１０において、第５の半導体領域５は、第４の半導体領域４のすべての周囲を取り囲み（すべての接合面においてｐｎ接合ダイオードを生成し）、第４の半導体領域４と第１の半導体領域１とを直接接触させていない。このような構造を採用することによって、第４の半導体領域４からｎ型ベース領域（主に第１の半導体領域１）へのキャリアの注入を抑えることができ、速やかにキャリアを消去することができるので、半導体装置１０（ＩＧＢＴ）のターンオフ時間の高速化を実現することができる。また、図２に示す隣り合う第５の半導体領域５間の離間寸法Ｌの制御を行うことよって、ｎ型ベース領域へのキャリアの注入量の制御を行うことができる。
【００２９】
第５の半導体領域５は、例えば不純物導入の際のエネルギ量を制御し、第１の半導体領域１と第４の半導体領域４との間に不純物密度のピークを設定している。第５の半導体領域５は、実効的にトレンチ１５の底面に沿い第４の半導体領域４を介在し第１の半導体領域１内（半導体基体５０内）に配設され、不純物の縦方向拡散によってトレンチ１５の底面から僅かにトレンチ１５の側面に沿って形成されているが、トレンチ１５の側面の大半にはここでは配設されていない。
【００３０】
実施例１において、図２に示すように、第４の半導体領域４のトレンチ１５の底面からの縦方向（半導体基体５０の厚さ方向）の厚さｔ４に対して、第５の半導体領域５のトレンチ１５の底面上の同一縦方向の厚さｔ５１は厚く設定されている。この厚さｔ５１は第４の半導体領域４から第１の半導体領域１までの距離と等価である。また、第５の半導体領域５のトレンチ１５の側面に沿った厚さｔ５２は厚さｔ５１よりも薄い。この厚さｔ５２はｎ型ベース領域へのキャリアの注入量を抑えてターンオフ時間の高速化を実現するためにはある程度確保される。また、キャリアの注入量を増やしてオン抵抗の低減化を図るときには、厚さｔ５２はゼロに設定し、第４の半導体領域４のトレンチ１５の側面に沿った一部と第１の半導体領域１とを直接接触させる。
【００３１】
第５の半導体領域５は、ｎ型ベース領域として機能する第１の半導体領域１の不純物密度よりも高く、ソース領域として機能する第３の半導体領域３の不純物密度よりも低い、例えば１０18 atoms/cm3−１０19 atoms/cm3の不純物密度に設定されている。
【００３２】
第２の主電極１６は、前述のようにトレンチ１５内部を埋設するとともに、第１の半導体領域１の他の主面１Ｂ上に配設される。第２の主電極１６には、熱抵抗が小さく、電気抵抗が小さく、更に機械的強度が高い導電性材料、例えばニッケル（Ｎｉ）を実用的に使用することができる。
【００３３】
［半導体装置の製造方法］
前述の実施例１に係る半導体装置１０の製造方法は以下の通りである。
【００３４】
最初に、第１導電型つまりｎ型の第１の半導体領域１が準備される（図３参照。）。第１の半導体領域１は、この時点では半導体製造プロセスの前処理段階であり、半導体ウエーハである。
【００３５】
次に、第１の半導体領域１の一方の主面１Ａに第２の導電型つまりｐ型の第２の半導体領域２が形成され、引き続き第２の半導体領域２の主面に第１の導電型つまりｎ型の第３の半導体領域３が形成される（図３参照。）。第２の半導体領域２、第３の半導体領域３のそれぞれは、例えばイオン注入法、熱拡散法、固相拡散法等を用いて不純物を導入し、この不純物を活性化することにより形成される。
【００３６】
次に、ゲート絶縁膜１１、ゲート電極１２、層間絶縁膜１３のそれぞれが順次形成される（図３参照。）。図３に示すように、層間絶縁膜１３上に第２の半導体領域２及び第３の半導体領域３に接続される第１の主電極１４が形成される。
【００３７】
次に、第１の半導体領域１の一方の主面１Ａ側が例えば図示しないフォトレジスト膜によって保護される。そして、第１の半導体領域１の他方の主面１Ｂ側においてバックグラインド処理が行われ、第１の半導体領域１が薄型化される（図４参照。）。
【００３８】
図４に示すように、第１の半導体領域１の他方の主面１Ｂから第１の半導体領域１の厚さ方向の中央部まで掘り下げられたトレンチ１５が形成される。トレンチ１５は、例えば、図４中、破線を付け符号２０を付した、フォトリソグラフィ技術により形成されたマスクを用い、ＲＩＥ等の異方性エッチングを用いて第１の半導体領域１を部分的に取り除くことにより形成される。実施例１に係る半導体装置１０においては、後の工程においてトレンチ１５の底部に形成される第４の半導体領域４、第５の半導体領域５が隣り合うもの同士で相互に接続される必要がないので、不純物の横方向拡散量に制約されず、トレンチ１５の幅寸法、トレンチ１５の配列間隔等、トレンチ１５の設計を自由に行うことができる。
【００３９】
図５に示すように、前述のマスク２０をそのまま耐不純物導入マスクとして使用し、前記トレンチ１５の底部において第１の半導体領域１の厚さ方向の中央部に第１導電型の不純物５ｎ及び第２の導電型の不純物４ｐのそれぞれが導入される。この不純物の導入順序は特に限定されない。実施例１において、この不純物５ｎ、４ｐのそれぞれの導入にはイオン注入法が使用される。不純物４ｐはトレンチ１５の底面に近い側に不純物密度のピークを有し、不純物５ｎはトレンチ１５の底面から遠い側に不純物密度のピークを有するように、イオン注入の際のエネルギ量の制御が行われる。この後、マスク２０は除去される。
【００４０】
図６に示すように、アニール処理が行われ、不純物４ｐを拡散し活性化することにより第２の導電型の第４の半導体領域４が形成され、不純物５ｎを拡散し活性化することにより第１の導電型の第５の半導体領域５が形成される。活性化の際、隣り合うトレンチ１５のそれぞれの底部において形成された第４の半導体領域４同士、第５の半導体領域５同士は相互に離間されている。
【００４１】
次に、第１の半導体領域１の他方の主面１Ｂ上に第２の主電極１６が形成される（前述の図１参照。）。この第２の主電極１６は、トレンチ１５の内部に埋め込まれ、トレンチ１５の底面に露出する第４の半導体領域４に電気的に接続される。第２の主電極１６は例えばスパッタリング法により成膜されたＮｉ膜により形成される。
【００４２】
これら一連の製造工程が終了すると、実施例１に係る半導体装置１０が完成する。
【００４３】
［実施例１の特徴］
以上説明したように、実施例１に係る半導体装置１０においては、トレンチ１５の底部に第５の半導体領域５を配設し、この第５の半導体領域５は隣り合うもの同士を接続しないので、不純物の横方向拡散量に制約されることがない。従って、トレンチ１５の設計自由度を改善することができ、プロセス条件に制約されることもなく、半導体装置１０の電気的特性を向上することができる。
【００４４】
また、実施例１に係る半導体装置１０においては、第４の半導体領域４の周囲のすべてが第５の半導体領域５に覆われ、第４の半導体領域４からｎ型ベース領域（第１の半導体領域１）へのキャリアの注入量を抑えることができるので、ターンオフ時間の高速化を実現することができる。
【００４５】
また、実施例１に係る半導体装置１０においては、第１の半導体領域１の他方の主面１Ｂにトレンチ１５を形成し、このトレンチ１５の底部において第１の半導体領域１の厚さ方向の中央部に第４の半導体領域４及び第５の半導体領域５を形成したので、第１の半導体領域１の他方の主面１Ｂのバックグラインド処理量を減少することができ、半導体製造プロセスの製造時間を短縮することができる。更に、実施例１に係る半導体装置１０においては、第１の半導体領域１の厚さ方向の中央部にトレンチ１５を通して不純物４ｐ及び５ｎを導入し、第４の半導体領域４及び第５の半導体領域５を形成することができるので、エピタキシャル成長層を成長させる高価な半導体ウエーハを使用することがなくなり、半導体製造プロセスの製造コストを減少することができる。
【００４６】
また、実施例１に係る半導体装置１０においては、第１の半導体領域１の他方の主面１Ｂに配設したトレンチ１５の内部に熱抵抗の小さな第２の主電極１６を埋設したので、放熱効果を向上することができる。更に、実施例１に係る半導体装置１０においては、同様に第１の半導体領域１の他方の主面１Ｂに配設したトレンチ１５の内部に電気抵抗の小さな第２の主電極１６を埋設したので、オン抵抗を減少することができる。
【００４７】
また、実施例１に係る半導体装置１０においては、第１の半導体領域１の他方の主面１Ｂに配設したトレンチ１５の内部に機械的強度が高い第２の主電極１６を埋設したので、第１の半導体領域１（半導体基体５０）自体の機械的強度を向上することができる。
【００４８】
（実施例２）
本発明の実施例２は、前述の実施例１に係る半導体装置１０の第４の半導体領域４の断面構造を変えた例を説明するものである。
【００４９】
［半導体装置のデバイス構造］
図７に示すように、実施例２に係る半導体装置１０は、基本的には前述の実施例１に係るプレーナ構造を有するＩＧＢＴが形成された半導体装置１０と同様であるが、トレンチ１５の底面及び側面の全域に沿って第２の導電型の第４の半導体領域４を配設している。第５の半導体領域５は、実施例１に係る半導体装置１０の第５の半導体領域５と同様にトレンチ１５の底部に配設され、隣り合うもの同士を離間させている。
【００５０】
第４の半導体領域４がトレンチ１５の側面に沿って配設されることによって、第４の半導体領域４と第１の半導体領域１とが直接接触しｐｎ接合ダイオードが生成され、ｎ型ベース領域へのキャリアの注入量は増えるので、低オン抵抗化を実現することができる。但し、キャリアの注入量は隣り合う第５の半導体領域５の離間寸法Ｌによって制御可能である。
【００５１】
［半導体装置の製造方法］
実施例２に係る半導体装置１０の製造方法は、前述の実施例１に係る半導体装置１０の製造方法と基本的には同様であるが、前述の図４に示すトレンチ１５を形成した後に、図８に示すように、第２の導電型の不純物４ｐがトレンチ１５の底面及び側面において第１の半導体領域１内部に導入される。実施例２において、不純物４ｐの導入には例えば斜めイオン注入法が使用される。
【００５２】
以上説明したように、実施例２に係る半導体装置１０においては、前述の実施例１に係る半導体装置１０により得られる作用効果と同様の作用効果を奏することができる。
【００５３】
（実施例３）
本発明の実施例３は、前述の実施例２に係る半導体装置１０の第５の半導体領域５の断面構造を変えた例を説明するものである。
【００５４】
［半導体装置のデバイス構造］
図９に示すように、実施例３に係る半導体装置１０は、基本的には前述の実施例２に係るプレーナ構造を有するＩＧＢＴが形成された半導体装置１０と同様であるが、トレンチ１５の底面及び側面の全域に沿って第２の導電型の第４の半導体領域４を配設するとともに第１の導電型の第５の半導体領域５を配設している。第５の半導体領域５は、トレンチ１５の側面に沿って配設されてはいるが、実施例１に係る半導体装置１０の第５の半導体領域５と同様に隣り合うもの同士を離間させている。
【００５５】
実施例１に係る半導体装置１０と同様に、第５の半導体領域５は第４の半導体領域４の周囲のすべてを取り囲んでいるので、第４の半導体領域４からｎ型ベース領域へのキャリアの注入量は抑えられ、ターンオン時間の高速化を実現することができる。
【００５６】
［半導体装置の製造方法］
実施例３に係る半導体装置１０の製造方法は、前述の実施例２に係る半導体装置１０の製造方法と基本的には同様であるが、前述の図８に示す第２の導電型の不純物４ｐを導入する工程に代えて、図１０に示すように、第２の導電型の不純物４ｐ及び第１の導電型の不純物５ｎをトレンチ１５の底面及び側面において第１の半導体領域１内部に導入する。実施例３において、不純物４ｐ並びに５ｎの導入には例えば斜めイオン注入法が使用される。また、不純物５ｎの導入角度によって、第５の半導体領域５のトレンチ１５の底面に沿った部分の不純物密度は、第５の半導体領域５のトレンチ１５の側面に沿った部分の不純物密度に対して高くなる。第４の半導体領域４についても同様の不純物密度の関係がある。
【００５７】
以上説明したように、実施例３に係る半導体装置１０においては、前述の実施例１に係る半導体装置１０により得られる作用効果と同様の作用効果を奏することができる。
【００５８】
（実施例４）
本発明の実施例４は、前述の実施例３に係る半導体装置１０の第５の半導体領域５の断面構造を変えた例を説明するものである。
【００５９】
［半導体装置のデバイス構造］
図１１に示すように、実施例４に係る半導体装置１０は、基本的には前述の実施例３に係るプレーナ構造を有するＩＧＢＴが形成された半導体装置１０と同様であるが、隣り合うトレンチ１５の側面に配設された第５の半導体領域５同士を接続している。但し、第１の半導体領域１の他方の主面１Ｂからトレンチ１５の底面に満たない範囲内、つまり図１１中、トレンチ１５の底面よりも下側において、隣り合う第５の半導体領域５同士が相互に接続されている。トレンチ１５の底面よりも上側においては、隣り合う第５の半導体領域５同士は相互に離間されている。
【００６０】
以上説明したように、実施例４に係る半導体装置１０においては、前述の実施例１に係る半導体装置１０により得られる作用効果と同様の作用効果を奏することができる。
【００６１】
（実施例５）
本発明の実施例５は、前述の実施例２乃至実施例４のいずれかに係る半導体装置１０の変形例を説明するものである。
【００６２】
［半導体装置のデバイス構造］
実施例５に係る半導体装置１０は、前述の図７に示す実施例２に係る半導体装置１０、図９に示す実施例３に係る半導体装置１０、図１１に示す実施例４に係る半導体装置１０のいずれかの第１の半導体領域１の他の主面１Ｂのトレンチ１５以外の領域に、第２の導電型（ｐ型）の半導体領域を備えている（図示しない。）。すなわち、半導体基体５０の裏面のトレンチ１５の全面にｐ型半導体領域が配設されている。
【００６３】
また、図９に示す実施例３に係る半導体装置１０、図１１に示す実施例４に係る半導体装置１０のいずれかの第１の半導体領域１の他の主面１Ｂのトレンチ１５以外の領域に、第１の導電型（ｎ型）の半導体領域を備えている（図示しない。）。すなわち、半導体基体５０の裏面のトレンチ１５の全面にｎ型半導体領域が配設されている。この場合、ｎ型半導体領域は、第２の主電極１６との間にダイオードを構築する
（実施例６）
本発明の実施例６は、前述の実施例１に係る半導体装置１０を、トレンチゲート構造を有するＩＧＢＴからなる半導体装置に置き換えた例を説明するものである。
【００６４】
［半導体装置のデバイス構造］
図１２に示すように、実施例６に係る半導体装置１０はトレンチゲート構造を有するＩＧＢＴである。すなわち、半導体装置１０は、半導体基体５０の一方の主面１Ａにおいて隣り合う第２の半導体領域２の間に配設されたトレンチ１７を更に備え、トレンチ１７の底面及び側面に沿って配設されたゲート絶縁膜１１と、この絶縁膜１１上に配設され、トレンチ１７の内部に埋設されたゲート電極１２とを備えている。
【００６５】
実施例６に係る半導体装置１０においては、前述の実施例１に係る半導体装置１０により得られる作用効果と同様の作用効果を奏することができる。
【００６６】
（実施例７）
本発明の実施例７は、前述の実施例２に係る半導体装置１０を、トレンチゲート構造を有するＩＧＢＴからなる半導体装置に置き換えた例を説明するものである。
【００６７】
［半導体装置のデバイス構造］
図１３に示すように、実施例７に係る半導体装置１０はトレンチゲート構造を有するＩＧＢＴである。すなわち、実施例７に係る半導体装置１０は、前述の実施例２に係る半導体装置１０と前述の実施例６に係る半導体装置１０とを組み合わせたものである。
【００６８】
実施例７に係る半導体装置１０においては、前述の実施例１に係る半導体装置１０により得られる作用効果と同様の作用効果を奏することができる。なお、前述の実施例３又は実施例４に係る半導体装置１０と実施例６に係る半導体装置１０とを組み合わせてもよい。
【００６９】
（その他の実施例）
上記のように、本発明を実施例１乃至実施例７によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものでない。本発明は様々な代替実施の形態、実施例及び運用技術に適用することができる。例えば、前述の実施例においては、ＩＧＢＴからなる半導体装置１０を例に説明したが、本発明は、ＩＧＢＴと縦型パワートランジスタとが混在する半導体装置に適用することができる。
【００７０】
また、上記実施例は半導体基体５０の第１の半導体領域１にＳｉ基板を使用した例を説明したが、本発明は第１の半導体領域１に代えてＳｉＣ等の化合物半導体基板を使用してもよい。つまり、本発明は、前述の実施例において説明した第４の半導体領域４、第５の半導体領域５を化合物半導体基板に配設する。
【産業上の利用可能性】
【００７１】
本発明は、トレンチの設計自由度が損なわれることなく、プロセス条件に制約されることなく、電気的特性を向上することができる半導体装置に広く適用可能である。
【符号の説明】
【００７２】
１…第１の半導体領域
１Ａ…一方の主面
１Ｂ…他方の主面
２…第２の半導体領域
３…第３の半導体領域
４…第４の半導体領域
４ｐ、５ｎ…不純物
５…第５の半導体領域
１０…半導体装置
１１…ゲート絶縁膜
１２…ゲート電極
１３…層間絶縁膜
１４…第１の主電極
１５、１７…トレンチ
１６…第２の主電極
２０…マスク
【図１】
2012244049.tif 000003
【図２】
2012244049.tif 000004
【図３】
2012244049.tif 000005
【図４】
2012244049.tif 000006
【図５】
2012244049.tif 000007
【図６】
2012244049.tif 000008
【図７】
2012244049.tif 000009
【図８】
2012244049.tif 000010
【図９】
2012244049.tif 000011
【図１０】
2012244049.tif 000012
【図１１】
2012244049.tif 000013
【図１２】
2012244049.tif 000014
【図１３】
2012244049.tif 000015