(57)【要約】【課題】スイッチング周期が所定周期より長くならないように制限されている場合であっても、出力電圧の上昇を抑制できるスイッチング制御回路を提供する。【解決手段】入力電圧から目的レベルの出力電圧を生成するために、入力電極に入力電圧が印加され、出力電極にインダクタ及びダイオードが接続される第１トランジスタを所定時間オンするスイッチングを行うスイッチング制御回路であって、出力電圧に応じた帰還電圧と基準電圧とを比較する比較回路と、第１トランジスタのスイッチング周期が所定周期より長いか否かを検出する検出回路と、帰還電圧が基準電圧より低くなると、ダイオードと並列に接続される第２トランジスタをオフしつつ第１トランジスタを所定時間オンした後に、第１及び第２トランジスタをオフし、スイッチング周期が所定周期より長くなると、第１トランジスタをオフしつつ第２トランジスタをオンする駆動回路と、を備える。【選択図】図１
2012010523.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧から目的レベルの出力電圧を生成するために、入力電極に前記入力電圧が印加され、出力電極にインダクタ及びダイオードが接続される第１トランジスタを所定時間オンするスイッチングを行うスイッチング制御回路であって、
前記出力電圧に応じた帰還電圧と基準電圧とを比較する比較回路と、
前記第１トランジスタのスイッチング周期が所定周期より長いか否かを検出する検出回路と、
前記帰還電圧が前記基準電圧より低くなると、前記ダイオードと並列に接続される第２トランジスタをオフしつつ前記第１トランジスタを前記所定時間オンした後に、前記第１及び第２トランジスタをオフし、前記スイッチング周期が前記所定周期より長くなると、前記第１トランジスタをオフしつつ前記第２トランジスタをオンする駆動回路と、
を備えることを特徴とするスイッチング制御回路。
【請求項２】
請求項１に記載のスイッチング制御回路であって、
前記検出回路は、
クロック信号に同期してカウント値を変化させ、前記第１トランジスタがオンされる際にリセットされるカウンタを含み、
前記駆動回路は、
前記カウント値が前記所定周期を示す所定値となると、前記第１トランジスタをオフしつつ前記第２トランジスタをオンすること、
を特徴とする電源回路。
【請求項３】
請求項１または請求項２に記載のスイッチング制御回路であって、
前記駆動回路は、
前記第１及び第２トランジスタを相補的にオンオフさせるための信号が入力される場合、前記帰還電圧が前記基準電圧より低くなると、前記第２トランジスタをオフしつつ前記第１トランジスタを前記所定時間オンした後に、前記第１トランジスタをオフしつつ前記第２トランジスタをオンすること、
を特徴とするスイッチング制御回路。
【請求項４】
入力電圧から目的レベルの出力電圧を生成するために、入力電極に前記入力電圧が印加され、出力電極にインダクタが接続される第１トランジスタを所定時間オンするスイッチングを行うスイッチング電源回路であって、
前記出力電極に接続されるダイオードと、
前記ダイオードに並列接続される第２トランジスタと、
前記出力電圧に応じた帰還電圧と基準電圧とを比較する比較回路と、
前記第１トランジスタのスイッチング周期が所定周期より長いか否かを検出する検出回路と、
前記帰還電圧が前記基準電圧より低くなると、前記第２トランジスタをオフしつつ前記第１トランジスタを前記所定時間オンした後に、前記第１及び第２トランジスタをオフし、前記スイッチング周期が前記所定周期より長くなると、前記第１トランジスタをオフしつつ前記第２トランジスタをオンする駆動回路と、
を備えることを特徴とするスイッチング電源回路。
【請求項５】
請求項４に記載のスイッチング電源回路であって、
前記第２トランジスタはＭＯＳトランジスタであり、
前記ダイオードは前記ＭＯＳトランジスタのボディダイオードであること、
を特徴とするスイッチング電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング制御回路、電源回路に関する。
【背景技術】
【０００２】
入力電圧から目的レベルの出力電圧を生成するスイッチング電源回路としては、リップルコンバータが知られている（例えば、特許文献１参照）。図６は、一般的なオン時間固定方式のリップルコンバータ１００の一例を示す図である。制御回路１１０は、出力電圧Ｖｏｕｔに応じた帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆより低くなると、ＮＭＯＳトランジスタ１２０を所定時間オンする。この結果、出力電圧Ｖｏｕｔは上昇することになる。そして、負荷１５０の影響によって出力電圧Ｖｏｕｔが低下し、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆより低くなると、制御回路１１０は再度ＮＭＯＳトランジスタ１２０を所定時間オンする。このような動作が繰り返されることにより、目的レベルの出力電圧Ｖｏｕｔは生成される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−１４５５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、リップルコンバータ１００の出力電圧Ｖｏｕｔは、負荷１５０の負荷電流が小さくなるほど緩やかに低下するため、ＮＭＯＳトランジスタ１２０のスイッチング周期は長くなる。つまり、リップルコンバータ１００のスイッチング周波数は、負荷電流が小さくなると低下する。したがって、負荷電流が減少し、スイッチング周波数が例えば可聴域まで低下すると、リップルコンバータ１００からノイズ音が発生することがある。このため、例えば制御回路１１０は、スイッチング周波数が可聴域より高い所定の周波数以下にならないように設計される。
【０００５】
このような制御回路１１０が用いられると、スイッチング周波数は前述の所定周波数以下となることは無いため、例えばノイズ音の発生は抑制される。しかしながら、制御回路１１０は、出力電圧Ｖｏｕｔがほとんど低下しない場合であってもＮＭＯＳトランジスタ１２０をオンすることがあるため、出力電圧Ｖｏｕｔは目的レベルから上昇してしまうという問題が発生する。
【０００６】
本発明は上記課題を鑑みてなされたものであり、スイッチング周期が所定周期より長くならないように制限されている場合であっても、出力電圧の上昇を抑制できるスイッチング制御回路、電源回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明の一つの側面に係る、入力電圧から目的レベルの出力電圧を生成するために、入力電極に前記入力電圧が印加され、出力電極にインダクタ及びダイオードが接続される第１トランジスタを所定時間オンするスイッチングを行うスイッチング制御回路は、前記出力電圧に応じた帰還電圧と基準電圧とを比較する比較回路と、前記第１トランジスタのスイッチング周期が所定周期より長いか否かを検出する検出回路と、前記帰還電圧が前記基準電圧より低くなると、前記ダイオードと並列に接続される第２トランジスタをオフしつつ前記第１トランジスタを前記所定時間オンした後に、前記第１及び第２トランジスタをオフし、前記スイッチング周期が前記所定周期より長くなると、前記第１トランジスタをオフしつつ前記第２トランジスタをオンする駆動回路と、を備える。
【発明の効果】
【０００８】
スイッチング周期が所定周期より長くならないように制限されている場合であっても、出力電圧の上昇を抑制できるスイッチング制御回路、電源回路を提供できる。
【図面の簡単な説明】
【０００９】
【図１】本発明の一実施形態であるリップルコンバータ１０の構成を示す図である。
【図２】駆動回路４４の構成を示す図である。
【図３】重負荷時におけるリップルコンバータ１０の主要な波形を示す図である。
【図４】軽負荷時におけるリップルコンバータ１０の主要な波形を示す図である。
【図５】無負荷時に近い場合おけるリップルコンバータ１０の主要な波形を示す図である。
【図６】一般的なリップルコンバータ１０の構成を示す図である。
【発明を実施するための形態】
【００１０】
本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。
【００１１】
図１は、本発明の一実施形態であるリップルコンバータ１０の構成を示す図である。リップルコンバータ１０は、例えば、入力電圧Ｖｉｎから目的レベルの出力電圧Ｖｏｕｔを生成する回路であり、制御ＩＣ（Integrated Circuit）２０、ＮＭＯＳトランジスタ２１，２２、ダイオード２３、インダクタ２４、コンデンサ２５、抵抗２６，２７を含んで構成されている。また、リップルコンバータ１０は、マイコン（不図示）からの指示に基づいて、同期整流方式、またはダイオード整流方式の電源回路として動作する。なお、制御ＩＣ２０、ＮＭＯＳトランジスタ２２、及びダイオード２３は、電源回路に相当する。
【００１２】
負荷１５は、例えばＣＰＵ（Central Processing Unit）等の集積回路であり、出力電圧Ｖｏｕｔを電源電圧として動作する。なお、本実施形態では、負荷１５に流れる電流を負荷電流とする。
【００１３】
制御ＩＣ２０（スイッチング制御回路）は、出力電圧Ｖｏｕｔを抵抗２６，２７で分圧した帰還電圧Ｖｆｂに基づいて、ＮＭＯＳトランジスタ２１，２２をスイッチングする集積回路である。制御ＩＣ２０は、端子ＦＢ，ＳＷ，ＯＵＴ１，ＯＵＴ２を備えている。
【００１４】
端子ＦＢには、帰還電圧Ｖｆｂが印加され、端子ＳＷには、例えばマイコン（不図示）から、リップルコンバータ１０を同期整流方式、またはダイオード整流方式の電源回路として動作させるための切替信号Ｖｓｗが入力される。
【００１５】
端子ＯＵＴ１には、ＮＭＯＳトランジスタ２１のゲート電極が接続され、端子ＯＵＴ２には、ＮＭＯＳトランジスタ２２のゲート電極が接続される。
【００１６】
また、制御ＩＣ２０は、コンパレータ４０、ＯＲ回路４１、パルス信号生成回路４２、パルス周期検出回路４３、及び駆動回路４４を含んで構成される。なお、ＯＲ回路４１、パルス信号生成回路４２、及び駆動回路４４は、駆動回路に相当する。
【００１７】
コンパレータ４０（比較回路）は、帰還電圧Ｖｆｂと、所定の基準電圧Ｖｒｅｆとを比較し、比較結果を示す比較電圧Ｖｃを出力する。コンパレータ４０は、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆより高くなると、ローレベル（以下、“Ｌ”レベル）の比較電圧Ｖｃを出力し、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆより低くなると、ハイレベル（以下、“Ｈ”レベル）の比較電圧Ｖｃを出力する。
【００１８】
ＯＲ回路４１は、比較電圧Ｖｃ及びパルス周期検出回路４３から出力される電圧Ｖｄの論理和を演算する。
【００１９】
パルス信号生成回路４２は、いわゆるワンショット回路であり、ＯＲ回路４１の出力が“Ｈ”レベルとなると、所定時間Ｔ１だけ“Ｈ”レベルとなるパルス信号Ｖｐを生成する。
【００２０】
パルス周期検出回路４３（検出回路）は、パルス信号Ｖｐが生成されるパルス周期（スイッチング周期）が所定周期ＴＡより長いか否かを検出し、パルス周期が所定周期ＴＡより長くなると、パルス信号生成回路４２にパルス信号Ｖｐを生成させる。パルス周期検出回路４３は、カウンタ５０，検出回路５１を含んで構成される。
【００２１】
カウンタ５０は、入力されるクロック信号Ｖｃｋに同期してカウント値ＣＮＴをインクリメントするアップカウンタである。また、カウント値ＣＮＴは、パルス信号Ｖｐが“Ｈ”レベルとなるとリセットされる。なお、本実施形態においては、カウンタ５０に入力されるクロック信号Ｖｃｋの周期は、所定周期ＴＡよりも十分短いこととする。
【００２２】
検出回路５１は、カウント値ＣＮＴが所定周期ＴＡを示す所定値となると、つまり、パルス周期が所定周期ＴＡより長くなると“Ｈ”レベルの電圧Ｖｄを出力する。なお、検出回路５１は、カウント値ＣＮＴが所定値よりも小さい場合には “Ｌ”レベルの電圧Ｖｄを出力する。つまり、検出回路５１は、パルス周期が所定周期ＴＡより長くなることを検出すると、パルス信号生成回路４２にパルス信号Ｖｐを生成させる。このため、本実施形態では、比較電圧Ｖｃが“Ｌ”レベルある場合であっても、パルス信号Ｖｐは、ほぼ所定周期ＴＡごとに生成されることになる。
【００２３】
駆動回路４４は、パルス信号Ｖｐが入力されると、切替信号Ｖｓｗ、比較電圧Ｖｃ、及び電圧Ｖｄに基づいて、ＮＭＯＳトランジスタ２１，２２を駆動する。具体的には、駆動回路４４は、切替信号Ｖｓｗが例えば“Ｈ”レベルの場合、パルス信号Ｖｐに基づいて、ＮＭＯＳトランジスタ２１，２２を相補的にオンオフする。つまり駆動回路４４は、切替信号Ｖｓｗが“Ｈ”レベルの場合、ＮＭＯＳトランジスタ２１，２２を同期整流回路として動作させる。
【００２４】
一方、駆動回路４４は、切替信号Ｖｓｗが例えば“Ｌ”レベルの場合に、比較電圧Ｖｃが“Ｈ”レベルとなると、ＮＭＯＳトランジスタ２１，２２を同期整流回路として動作させる。また、駆動回路４４は、切替信号Ｖｓｗが “Ｌ”レベルの場合に、電圧Ｖｄが“Ｈ”レベルとなると、ＮＭＯＳトランジスタ２１，２２、ダイオード２３をダイオード整流回路として動作させる。なお、駆動回路４４の詳細については後述する。
【００２５】
ＮＭＯＳトランジスタ２１（第１トランジスタ）は、ハイサイドのパワートランジスタであり、ドレイン電極（入力電極）には入力電圧Ｖｉｎが印加され、ソース電極（出力電極）は、ＮＭＯＳトランジスタ２２のドレイン電極に接続される。  
ＮＭＯＳトランジスタ２２（第２トランジスタ）は、ローサイドのパワートランジスタであり、ソース電極は接地され、ドレイン電極にはインダクタ２４が接続されている。
【００２６】
ダイオード２３は、ＮＭＯＳトランジスタ２２のボディダイオードである。インダクタ２４及びコンデンサ２５は、ＮＭＯＳトランジスタ２１，２２が接続されるノードの電圧を平滑化するＬＣフィルタである。
【００２７】
＝＝駆動回路４４の詳細＝＝
ここで図２を参照しつつ、駆動回路４４の具体的な構成について説明する。駆動回路４４は、いわゆるハイサイドドライバに相当するスイッチング回路６０と、ローサイドドライバ６１とを含んで構成される。
【００２８】
スイッチング回路６０は、パルス信号Ｖｐに基づいてＮＭＯＳトランジスタ２１を駆動する。具体的には、スイッチング回路６０は、パルス信号Ｖｐが“Ｈ”レベルの間、“Ｈ”レベルの駆動信号Ｖｄｒ１を出力してＮＭＯＳトランジスタ２１をオンする。一方、スイッチング回路６０は、パルス信号Ｖｐが“Ｌ”レベルの間、“Ｌ”レベルの駆動信号Ｖｄｒ１を出力してＮＭＯＳトランジスタ２１をオフする。なお、本実施形態では、スイッチング回路６０がＮＭＯＳトランジスタ２１をスイッチングできるよう、例えば入力電圧Ｖｉｎを昇圧するブートストラップ回路（不図示）からの電圧が、スイッチング回路６０に供給されていることとする。
【００２９】
ローサイドドライバ６１は、インバータ７０、ＲＳフリップフロップ７１、ＯＲ回路７２、ＡＮＤ回路７３、及びスイッチング回路７４を含んで構成される。
【００３０】
インバータ７０は、パルス信号Ｖｐの論理レベルを反転して出力する。ＲＳフリップフロップ７１は、Ｓ入力に入力される電圧Ｖｄが“Ｈ”レベルとなると、Ｑ出力を“Ｈ”レベルとし、Ｒ入力に入力される比較電圧Ｖｃが“Ｈ”レベルとなると、Ｑ出力を“Ｌ”レベルとする。  
ＯＲ回路７２は、ＲＳフリップフロップ７１のＱ出力と、切替信号Ｖｓｗとの論理和を演算して出力する。
【００３１】
ＡＮＤ回路７３は、インバータ７０の出力と、ＯＲ回路７２の出力との論理積を演算して出力する。  
スイッチング回路７４は、ＡＮＤ回路７３の出力が“Ｈ”レベルの間、“Ｈ”レベルの駆動信号Ｖｄｒ２を出力してＮＭＯＳトランジスタ２２をオンする。一方、スイッチング回路７４は、ＡＮＤ回路７３の出力が“Ｌ”レベルの間、“Ｌ”レベルの駆動信号Ｖｄｒ２を出力してＮＭＯＳトランジスタ２２をオフする。
【００３２】
＜＜切替信号Ｖｓｗが“Ｈ”レベルの場合の駆動回路４４の動作＞＞
ここで、切替信号Ｖｓｗが“Ｈ”レベルの場合の駆動回路４４の動作について説明する。切替信号Ｖｓｗが“Ｈ”レベルの場合、ＯＲ回路７２の出力は“Ｈ”レベルとなるため、ＡＮＤ回路７３の出力は、インバータ７０の出力と同様に変化する。したがって、スイッチング回路７４は、パルス信号Ｖｐが“Ｈ”レベルの間にＮＭＯＳトランジスタ２２をオフし、パルス信号Ｖｐが“Ｌ”レベルの間にＮＭＯＳトランジスタ２２をオンする。
【００３３】
一方、前述のように、スイッチング回路６０は、パルス信号Ｖｐが“Ｈ”レベルの間にＮＭＯＳトランジスタ２１をオンし、パルス信号Ｖｐが“Ｌ”レベルの間にＮＭＯＳトランジスタ２１をオフする。したがって、駆動回路４４は、相補的にＮＭＯＳトランジスタ２１，２２をオン、オフするため、リップルコンバータ１０を同期整流方式の電源として動作させる。
【００３４】
＜＜切替信号Ｖｓｗが“Ｌ”レベルの場合の駆動回路４４の動作＞＞
切替信号Ｖｓｗが“Ｌ”レベルの場合、ＯＲ回路７２の出力は、ＲＳフリップフロップ７１のＱ出力の論理レベルに基づいて変化する。
【００３５】
比較電圧Ｖｃが“Ｈ”レベルとなる場合、ＲＳフリップフロップ７１のＱ出力は“Ｌ”レベルとなるため、ＡＮＤ回路７３の出力も“Ｌ”レベルとなる。したがって、この場合、スイッチング回路７４は、ＮＭＯＳトランジスタ２２をオフし続ける。ところで、ＮＭＯＳトランジスタ２２がオフされ続けている場合にＮＭＯＳトランジスタ２１がスイッチングされると、例えば、インダクタ２４に流れる電流はダイオード２３を介して流れる。
【００３６】
このため、切替信号Ｖｓｗが“Ｌ”レベルで、比較電圧Ｖｃが“Ｈ”レベルとなる場合、駆動回路４４は、リップルコンバータ１０をダイオード整流方式の電源として動作させる。
【００３７】
電圧Ｖｄが“Ｈ”レベルとなると、ＲＳフリップフロップ７１のＱ出力は“Ｈ”レベルとなるため、ＯＲ回路７２の出力は“Ｈ”レベルとなる。このため、電圧Ｖｄが“Ｈ”の場合、駆動回路４４は、前述した制御信号Ｖｃｎが“Ｈ”の場合と同様に、リップルコンバータ１０を同期整流方式の電源として動作させる。
【００３８】
このように、駆動回路４４は、基本的に、“Ｈ”レベルの切替信号Ｖｓｗが入力されると、リップルコンバータ１０を同期整流方式の電源として動作させ、“Ｌ”レベルの切替信号Ｖｓｗが入力されると、リップルコンバータ１０をダイオード整流方式の電源として動作させる。ただし、駆動回路４４は、“Ｌ”レベルの切替信号Ｖｓｗが入力されていても、パルス周期が所定周期ＴＡより長くなることが検出され、電圧Ｖｄが“Ｈ”レベルとなると、リップルコンバータ１０を同期整流方式の電源として動作させる。
【００３９】
＝＝リップルコンバータ１０の動作＝＝
ここで、例えば、重負荷（例えば、負荷電流が１ｍＡ以上）の場合、軽負荷（例えば、負荷電流が１００μＡ〜１ｍＡ）の場合、さらに無負荷に近い場合（例えば、負荷電流が１００μＡ未満）の３つの場合におけるリップルコンバータ１０の動作を説明する。なお、負荷１５の状態が重負荷であるか軽負荷であるかは、例えば、マイコン（不図示）が負荷電流を検出して判定することとする。そして、マイコンは、重負荷の際には、“Ｈ”レベルの切替信号Ｖｓｗを出力し、軽負荷の際には、“Ｌ”レベルの切替信号Ｖｓｗを出力する。
【００４０】
また、リップルコンバータ１０におけるパルス周期、すなわち、スイッチング周期は、負荷１５の状態が無負荷の状態に近づくほど長くなる。本実施形態では、例えば、負荷１５が無負荷に近い場合では、パルス周期検出回路４３が、パルス周期が所定周期ＴＡより長いことを検出し、パルス信号Ｖｐを発生させることとする。
【００４１】
＜＜負荷１５の状態が重負荷の場合＞＞
まず、図１，図３を参照しつつ、負荷１５の状態が重負荷の場合のリップルコンバータ１０の動作を説明する。重負荷時には、切替信号Ｖｓｗは“Ｈ”レベルであるため、リップルコンバータ１０は同期整流方式の電源として動作する。
【００４２】
例えば、時刻ｔ１０に帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆより低くなると、“Ｈ”レベルのパルス信号Ｖｐが所定時間Ｔ１生成されるため、ＮＭＯＳトランジスタ２１は所定時間Ｔ１の間オンし、出力電圧Ｖｏｕｔは上昇する。そして、時刻ｔ１０から所定時間Ｔ１経過した時刻ｔ１１となると、ＮＭＯＳトランジスタ２１はオフし、ＮＭＯＳトランジスタ２２はオンするため、出力電圧Ｖｏｕｔは低下する。そして、時刻ｔ１２に帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆより低くなると、ＮＭＯＳトランジスタ２１は再び所定時間Ｔ１オンされる。なお、時刻ｔ１２以降も、時刻ｔ１０〜ｔ１２までの動作が繰り返されるため、目的レベルの出力電圧Ｖｏｕｔが生成される。
【００４３】
＜＜負荷１５の状態が軽負荷の場合＞＞
図４を参照しつつ、負荷１５の状態が軽負荷の場合のリップルコンバータ１０の動作を説明する。前述のように、軽負荷時のスイッチング周期は、所定周期ＴＡより短いため、電圧Ｖｄが“Ｈ”レベルとなることは無い。このため、軽負荷時には、リップルコンバータ１０は、ダイオード整流方式の電源として動作する。
【００４４】
例えば、時刻ｔ２０に帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆより低くなると、“Ｈ”レベルのパルス信号Ｖｐが所定時間Ｔ１生成されるため、ＮＭＯＳトランジスタ２１は所定時間Ｔ１の間オンし、出力電圧Ｖｏｕｔは上昇する。そして、時刻ｔ２０から所定時間Ｔ１経過した時刻ｔ２１となると、ＮＭＯＳトランジスタ２１，２２はオフする。このため、インダクタ２４の電流はダイオード２３を介して流れ、出力電圧Ｖｏｕｔは低下する。そして、時刻ｔ２２に帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆより低くなると、ＮＭＯＳトランジスタ２１は再び所定時間Ｔ１オンされる。なお、時刻ｔ２２以降も、時刻ｔ２０〜ｔ２２までの動作が繰り返されるため、目的レベルの出力電圧Ｖｏｕｔが生成される。
【００４５】
＜＜負荷１５の状態が無負荷に近い場合＞＞
図５を参照しつつ、負荷１５の状態が無負荷に近い場合のリップルコンバータ１０の動作を説明する。前述のように、無負荷に近い場合のスイッチング周期は、所定周期ＴＡより長くなるため、パルス周期が所定周期ＴＡより長いことが検出され、電圧Ｖｄが“Ｈ”レベルとなることがある。このため、無負荷に近い場合には、リップルコンバータ１０は、電圧Ｖｄが“Ｈ”レベルとなると同期整流方式の電源として動作し、比較電圧Ｖｃが“Ｈ”レベルとなるとダイオード整流方式の電源として動作する。
【００４６】
例えば、時刻ｔ３０に、パルス周期が所定周期ＴＡより長いことが検出され、電圧Ｖｄが“Ｈ”レベルとなると、リップルコンバータ１０は同期整流方式の電源として動作する。このため、時刻ｔ３０において、ＮＭＯＳトランジスタ２１は所定時間Ｔ１の間オンし、出力電圧Ｖｏｕｔは上昇する。そして、時刻ｔ３０から所定時間Ｔ１経過した時刻ｔ３１となると、ＮＭＯＳトランジスタ２１はオフ、ＮＭＯＳトランジスタ２２はオンし、出力電圧Ｖｏｕｔは低下する。
【００４７】
その後、時刻ｔ３２に帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆより低くなると、比較電圧Ｖｃが“Ｈ”レベルとなるため、リップルコンバータ１０は、ダイオード整流方式の電源として動作する。具体的には、時刻ｔ３２では、ＮＭＯＳトランジスタ２１は所定時間Ｔ１の間オンし、時刻ｔ３２から所定時間Ｔ１経過した時刻ｔ３３となると、ＮＭＯＳトランジスタ２１，２２はオフする。したがって、時刻ｔ３３〜ｔ３４における出力電圧Ｖｏｕｔの低下は、時刻ｔ３１〜ｔ３２までの出力電圧Ｖｏｕｔの低下よりも緩やかになる。
【００４８】
そして、時刻ｔ３３から所定周期ＴＡだけ経過した時刻ｔ３４となると、パルス周期が所定周期ＴＡより長いことが検出されるため、電圧Ｖｄが“Ｈ”レベルとなり、ＮＭＯＳトランジスタ２１がオンされる。つまり、時刻ｔ３４では、リップルコンバータ１０は同期整流方式の電源として動作する。また、時刻ｔ３４以降は、時刻ｔ３０〜ｔ３４までの動作が繰り返されるため、目的レベルの出力電圧Ｖｏｕｔが生成されることになる。
【００４９】
以上、本発明の一実施形態であるリップルコンバータ１０について説明した。
【００５０】
スイッチング周期が所定周期より長くならないように制限されている一般的なリップルコンバータでは、出力電圧が上昇してしまうことがある。しかしながら、本実施形態では、スイッチング周期が所定周期ＴＡより長いことが検出されると、例えば、図５の時刻ｔ３１〜３２に示されているように、ローサイドのＮＭＯＳトランジスタ２２がオンされる。したがって、本実施形態では、スイッチング周期が所定周期ＴＡより長くならないように制限されている場合であっても、出力電圧Ｖｏｕｔの上昇を抑制できる。
【００５１】
また、スイッチング周期が所定周期ＴＡより長いか否かは、例えば、定電流源やコンデンサ等を用いた一般的なタイマー回路でも検出できる。一般に、定電流源の電流値やコンデンサの容量値は大きくばらつくことがあるため、そのようなタイマー回路を用いた場合、スイッチング周期の検出精度が悪化することがある。本実施形態では、スイッチング周期を検出する際にはカウンタ５０が用いられており、コンデンサ等のバラツキの大きい素子等が用いられていない。このため、本実施形態では、精度良くスイッチング周期が所定周期ＴＡより長いか否かを検出できる。
【００５２】
一般に、負荷１５が重負荷の際は、リップルコンバータ１０をダイード整流方式よりも、同期整流方式の電源として動作させた方が、リップルコンバータ１０の効率を高くできる。本実施形態では、切替信号Ｖｓｗが“Ｈ”レベルとなると、リップルコンバータ１０は同期整流方式の電源として動作する。このため、例えば、重負荷の際には、リップルコンバータ１０の効率を上昇させることができる。
【００５３】
また、例えば、パワートランジスタであるＮＭＯＳトランジスタ２１，２２を制御ＩＣ２０に集積化しても良い。このようなパワートランジスタを含むスイッチング電源回路であっても、本実施形態と同様の効果を得ることができる。
【００５４】
また、ダイオード２３は、ＮＭＯＳトランジスタ２２のボディダイオードである。このため、例えば、ダイオード２３を別途設ける場合と比較すると、本実施形態では部品点数を削減できる。
【００５５】
なお、上記実施例は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物も含まれる。
【００５６】
所定周期ＴＡは、例えばリップルコンバータ１０のスイッチング周波数が可聴域に入らないような周期であっても良い。また、所定周期ＴＡは、リップルコンバータ１０が搭載される電子機器が誤動作等しないような周期や、ＥＭＩ（Electro Magnetic Interference）、ＥＭＣ（Electro Magnetic Compatibility）等のノイズの規格に基づいて定められる周期であっても良い。
【符号の説明】
【００５７】
１０  リップルコンバータ
１５  負荷
２０  制御ＩＣ
２１，２２  ＮＭＯＳトランジスタ
２３  ダイオード
２４  インダクタ
２５  コンデンサ
２６，２７  抵抗
４０  コンパレータ
４１  ＯＲ回路
４２  パルス信号生成回路
４３  パルス周期検出回路
４４  駆動回路
５０  カウンタ
５１  検出回路
６０，７４  スイッチング回路
６１  ローサイドドライバ
７０  インバータ
７１  ＲＳフリップフロップ
７２  ＯＲ回路
７３  ＡＮＤ回路
【図１】
2012010523.tif 000003
【図２】
2012010523.tif 000004
【図３】
2012010523.tif 000005
【図４】
2012010523.tif 000006
【図５】
2012010523.tif 000007
【図６】
2012010523.tif 000008