(57)【要約】【課題】半導体装置内の回路に用いる構造として、半導体回路の電極体と導通電極とのコンタクト抵抗を良好に維持する。【解決手段】半導体装置内の回路に用いる構造として、半導体回路の電極体とするシリサイドと、そのシリサイドと電気的に接続され、ストッパ層を取り除いて該シリサイドの側面を露出させた空間に形成された導通電極とするコンタクトプラグとを設ける。【選択図】図１
2012244048.tif 000002
【特許請求の範囲】
【請求項１】
シリサイド部と、
前記シリサイド部と電気的に接続され、ストッパ層を取り除いて該シリサイド部の側面を露出させた空間に形成されたコンタクトプラグと
を有することを特徴とする半導体装置。
【請求項２】
前記シリサイド部は、側面を露出させた空間を作成する際に 前記ストッパ層をエッチングするエッチャントを流入する条件に対応させた形状である
ことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記シリサイド部は、略ドーム状の形状を採ることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記シリサイド部は、側面を露出させた空間をボーイング形状に形成する際に 該空間を作り上げるエッチャントを流入させる条件に対応させた略ドーム形状である
ことを特徴とする請求項１記載の半導体装置。
【請求項５】
前記ストッパ層がシリコン窒化膜であり、前記シリサイド部の周囲に加えるエッチングとしてドライエッチングを用いる場合に、そのドライエッチングに、エッチャントとしてＣＦ４/ＣＨ２Ｆ２/Ｏ２/Ａｒを用いる
ことを特徴とする請求項１ないし４の何れか一項に記載の半導体装置。
【請求項６】
前記シリサイド部の周囲に作成された空間は、層間絶縁層に設けられたコンタクトプラグを形成する穴径よりも大きい穴径を有するようにエッチングされて、該シリサイド部の層間絶縁層側を上方とした際の側方を露出させるように生成されることを特徴とする請求項１ないし４の何れか一項に記載の半導体装置。
【請求項７】
電極体と、
層間絶縁膜となる第１の層と、
前記第１の層と前記電極体との間に設けられ、前記第１の層とは異なるエッチング特性を有する第２の層と、
前記電極体と電気的に接触すると共に、前記第２の層において前記電極体の側面を露出させた状態で前記第１の層を貫通するように設けられた導通電極と
を有することを特徴とする半導体装置。
【請求項８】
ＤＲＡＭとして動作すると共に、前記シリサイド部の側面と接触した前記コンタクトプラグをＤＲＡＭとしての動作に使用することを特徴とする請求項１記載の半導体装置。
【請求項９】
コンタクトプラグを形成する穴を層間絶縁膜に開ける工程と、
前記工程で層間絶縁膜に空けられたコンタクトホールの穴径よりも大きく且つ形成するコンタクトプラグを接続するシリサイド部の側面を露出させるようにストッパ層に空間を空ける工程と、
前記両工程で空けられた空間にコンタクトプラグを形成する工程と、
を有することを特徴とするコンタクトプラグの形成方法。
【請求項１０】
前記シリサイド部の生成および／又は前記ストッパ層の生成時に、その形状を変えることによって、前記ストッパ層に空間を空ける工程で所望の空間形状を得ることを特徴とする請求項９記載のコンタクトプラグの形成方法。
【請求項１１】
前記シリサイド部の生成および／又は前記ストッパ層の生成時に、段階的にその特性を変えることによって、前記ストッパ層に空間を空ける工程で所望の空間形状を得ることを特徴とする請求項９又は１０記載のコンタクトプラグの形成方法。
【請求項１２】
前記ストッパ層に空間を空ける工程で、エッチング条件を時々刻々と変化させて前記シリサイド部の側面を露出させることを特徴とする請求項９ないし１１の何れか１項に記載のコンタクトプラグの形成方法。
【請求項１３】
前記ストッパ層に空間を空ける工程で、前記シリサイトの側面を露出させた空間として、層間絶縁層に設けられたコンタクトプラグを形成する穴径よりも大きい穴径を有するように前記ストッパ層をエッチングすることを特徴とする請求項９ないし１２の何れか１項に記載のコンタクトプラグの形成方法。
【請求項１４】
前記ストッパ層に空間を空ける工程で、前記シリサイトの側面を露出させた空間として、ボーイング形状 又は 逆テーパ形状に成るように前記ストッパ層をエッチングすることを特徴とする請求項９ないし１２の何れか１項に記載のコンタクトプラグの形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、詳しくは導通電極を形成する空間を空けてその空間を用いて導通電極を半導体回路の電極体に接続した構造を有する半導体装置に関する。
【背景技術】
【０００２】
昨今の半導体装置では、半導体基板上にシリサイドが設けられ、シリサイドの上面の層間絶縁膜に空けられたコンタクトホールを用いて、シリサイドと電気的に接続するコンタクトホールが形成されている。
【０００３】
これらのことは、例えば特許文献１に記載されている。特許文献１に記載された半導体装置では、シリサイドに接続するコンタクトを形成する方法が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−９７６４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
半導体装置の製造技術は日々進歩している。そのなかで、微細化技術の進歩に伴い、大規模な半導体装置が多数開発されている。
【０００６】
半導体装置の微細化が進む過程で、導通電極と電極体（電極材料）との接続抵抗（電気抵抗）が高止まりしている。これは、微細化に伴う導通電極と電極体との接触面積の減少が一因となっている。
【０００７】
そこで、本発明は、導通電極と電極体との接続抵抗を低減した半導体装置を提供する。
【課題を解決するための手段】
【０００８】
一実施の形態にかかる半導体装置は、シリサイド部と、前記シリサイド部と電気的に接続され、ストッパ層を取り除いて該シリサイド部の側面を露出させた空間に形成されたコンタクトプラグとを有することを特徴とする。
【発明の効果】
【０００９】
本発明によれば、導通電極と電極体との接続抵抗を低減した半導体装置を提供できる。
【図面の簡単な説明】
【００１０】
【図１】実施の一形態の半導体装置の形状概念を示す断面図である。
【図２】コンタクトの形成方法例を説明する概念図である。（前工程）
【図３】コンタクトの形成方法例を説明する概念図である。（コンタクトホール作成工程１）
【図４】コンタクトの形成方法例を説明する概念図である。（コンタクトホール作成工程２）
【図５】コンタクトの形成方法例を説明する概念図である。（マスク除去工程）
【図６】コンタクトの形成方法例を説明する概念図である。（コンタクトプラグ形成工程）
【図７】半導体装置のコンタクトプラグを垂直に下ろしてシリサイド上面のみを接触させた形状概念を示す断面図である。
【図８】実施の一形態の半導体装置の別の形状概念を示す断面図である。
【図９】半導体装置としてＤＲＡＭを構成した際の導通電極の配置図である。
【発明を実施するための形態】
【００１１】
本発明の実施の形態を図１乃至図９に基づいて説明する。  
図１は、実施の一形態の半導体装置の形状概念を示す断面図である。図示するようにコンタクトプラグに係る構造として、半導体基板であるＳｉ基板１と、シリサイド２と、ストッパ膜３と、層間絶縁膜４と、コンタクトプラグ５とが半導体装置内に形成されている。なお、図中では3本の円柱状のコンタクトプラグ５を用いて説明するが、各形状については、所望の半導体回路に合わせて形状を形成すればよく、円形のコンタクトプラグに限定するものではない。また、本発明と関係の薄い半導体装置の他の構造について説明を簡略化又は省略する。
【００１２】
図示したように、電極体であるシリサイド２と導通電極であるコンタクトプラグ５との接続部では、シリサイド２の側面側にまで達するようにコンタクトプラグ５を形成する空間を取り、その上で図中でのシリサイド上面に加え、側面側にまで達するようにコンタクトプラグ５が形成されている。  
この接続部は、概ねストッパ膜３の位置に設けられる。図示した一形態での接続部は、概ねボーイング形状としている。接続部をボーイング形状とせずとも、シリサイド２の側面側にまで達する形状であれば 他の形状としてもよい。
【００１３】
このようにコンタクトプラグ５のシリサイド２への物理的接触面積を増やして接続することで、電気的接続において接続抵抗（コンタクト抵抗）を低減できる。
【００１４】
以下実施例において製造方法を例示しつつ本発明を説明する。  
図２から図６は、製造方法例を説明するための概念図である。
【００１５】
図２では、Ｓｉ基板上にシリサイド２、ストッパ膜３、層間絶縁膜４、およびマスク６が形成されている。マスク６には、コンタクトプラグ（図６参照）を形成する位置に合わせて開口部が設けられている。  
図2のように所望の半導体構造（半導体回路）となるように形作られた状態からコンタクトプラグの形成工程を開始する。
【００１６】
図３では、コンタクトプラグを形成するコンタクトホールを層間絶縁膜に開ける工程を行った後を示している。  
図３に示すように、マスク６の開口部を用いて、ストッパ膜３まで層間絶縁膜４にコンタクトホールとなる空間を空ける。コンタクトホールを空ける方法は、ドライエッチングなどの方法を用いればよい。
【００１７】
図４では、シリサイドの側面を露出させように空間をストッパ膜に空ける工程を行った後を示している。  
図４に示すように、マスク６の開口部を用いて、層間絶縁膜４に空けられたコンタクトホールの穴径よりも大きくストッパ膜３部分に空間を開け、シリサイド２の上面と側面を露出させる。なお、本明細書中では、この空間を接続部と記載して説明する。接続部に当たる空間を空ける方法は、ドライエッチングなどの方法を用いればよい。
【００１８】
ドライエッチング条件としては、ストッパ膜とシリサイドとが高選択比となる条件を用いればよい。この際、シリサイドの形状を図示する略ドーム状のように、エッチャントがシリサイドによる反射などによって、ストッパ膜に集中する形状とすることが望ましい。図示した略ドーム状のシリサイドの形状を採った場合、接続部がボーイング形状となるようにエッチングが進むこととなり、効率よくシリサイドの側面を露出させることが可能となる。なお、略ドーム状の表現について、他の表現を用いて説明すれば、上方（エッチャントの侵入経路）側に丸みを有する形状である。この形状については、エッチャントの種類や侵入経路、加える圧力、バイアスなどを考慮しつつ、所望するコンタクトプラグに合わせて定めればよい。  
例えば、ストッパ膜３がシリコン窒化膜であれば、エッチャントとしてＣＦ４/ＣＨ２Ｆ２/Ｏ２/Ａｒなどのガスを用いることにより高選択比を実現できる。  
また、必要に合わせて、ストッパ膜以外の要素（ＳＴＩなど）についてもエッチングすることとしてもよい。また、シリサイドの表面を全面あるいは特定部分について租面としてもよい。
【００１９】
図５では、マスクを除去する工程を行った後を示している。図５に示すように、接続部を形成後、マスク６を除去する。
【００２０】
図６では、空けた空間（コンタクトホール）にコンタクトプラグを形成する工程を行った後を示している。  
図６に示すように、開口部から、コンタクトプラグ５を ストッパ膜３と層間絶縁膜４とに空けられた空間に 形成する。このとき、形成したコンタクトプラグ５は、接続部においてシリサイド２と電気的に接続した状態となる。また、この際、コンタクトプラグ５は、シリサイド２の側面を含むように接触することと成るので、コンタクトプラグから垂直に下ろしたのみのコンタクトプラグ（図７参照）に対して、シリサイドとの接触面積を大きく取れる。  
すなわち、例示した半導体装置は、層間絶縁膜に設けられたコンタクトプラグを形成する穴径よりも大きい穴径を有するストッパ膜に空けられた空間を用いて、シリサイドの側面を含むようにコンタクトプラグを電気的に接続した構成を有する。そのため、シリサイドとコンタクトプラグとの接続抵抗が良好な値に成る。
【００２１】
上記のことは、導通電極と電極体（電極材料）とを接続する際に、層間絶縁膜とする第１の層と その第１の層の下方に配置されて第１の層とは異なるエッチング特性を有する第２の層とを、所望の形状に合わせて電極体の側面を露出させるように取り除く。その際に、導通電極の特性や形状、第１の層および第２の層の特性や厚さ、加えて、エッチング条件を調整する。また、このエッチング時に時々刻々とエッチング条件を変化させることを行い、電極体の側面を所望に露出させ得るようにしてもよい。また、電極体や第２層などの特性および形状を、エッチング条件に合わせて段階的に変化を与え、電極体の側面を所望に露出させ得るようにしてもよい。また、その両方を組み合わせて用いてもよい。
【００２２】
また、導通電極と電極体との接続部については、例えば図８に示すように逆テーパ形状としてもよい。また、ボーイング形状と逆テーパ形状を組み合わせた形状としてもよい。
【００２３】
以上説明したように、本発明を適用した半導体装置は、コンタクトとシリサイドとの接続抵抗を電極体の上面側のみを用いて接続するコンタクトプラグの形成方法を用いたときよりも低減できる。
【００２４】
また、本発明は、所望の導通電極形状に合わせて接続部の形状を調整することによって、様々な半導体装置に使用できる。例えば、上記方法で形成したコンタクトを使用してＤＲＡＭを構成すれば、ＤＲＡＭとしての歩留まりの向上などが期待できる。
【００２５】
また、本発明を用いることで、実施形態に示したように、コンタクトプラグとシリサイドとの接触面積を広げつつ、コンタクト上部においてコンタクト径を広げずに済む構造を得られる。換言すれば、コンタクト上部の径を広げずにコンタクト底部（接続部）の径を広げてコンタクト抵抗を低減することができる。この構造によって、例えばコンタクト間のショート予防などの効果を得られる。また、半導体回路としての電極体および導通電極の配置自由度を広げることができる。
【００２６】
なお、本発明の具体的な構成は前述の実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の変更があってもこの発明に含まれる。
【産業上の利用可能性】
【００２７】
本発明は、導通電極を内在する半導体装置に使用できる。また、微細化加工が顕著に行われるＤＲＡＭなどに好適である。
【符号の説明】
【００２８】
１  Ｓｉ基板（半導体基板）
２  シリサイド（電極体）
３  ストッパ膜（ストッパ層：第２の層）
４  層間絶縁膜（層間絶縁層：第１の層）
５  コンタクトプラグ（導通電極）
６  マスク
【図１】
2012244048.tif 000003
【図２】
2012244048.tif 000004
【図３】
2012244048.tif 000005
【図４】
2012244048.tif 000006
【図５】
2012244048.tif 000007
【図６】
2012244048.tif 000008
【図７】
2012244048.tif 000009
【図８】
2012244048.tif 000010
【図９】
2012244048.tif 000011