(57)【要約】【課題】酸化物半導体層の表面の酸素欠陥の形成が防止されて、酸素欠陥に起因したキャリアの生成が低減された半導体装置を提供する。【解決手段】本明細書に開示する半導体装置は、絶縁体基板１１と、絶縁体基板１１上に配置されたチャネル層１５と、チャネル層１５上に間隔をあけて配置されたソース電極１６及びドレイン電極１７と、ソース電極１６とドレイン電極１７との間のチャネル層１５上に配置されたゲート絶縁体層１８と、ゲート絶縁体層１８上に配置されたゲート電極１９と、を備え、チャネル層１５は、亜鉛を含む酸化物半導体層１３と、酸化物半導体層１３の一方の面に積層された亜鉛を含む酸化物絶縁体層１２と、を有する。【選択図】図２
2012238763.tif 000002
【特許請求の範囲】
【請求項１】
亜鉛を含む酸化物半導体層と、
前記酸化物半導体層の一方の面に積層された亜鉛を含む酸化物絶縁体層と、
を備える半導体装置。
【請求項２】
前記酸化物半導体層は、非晶質である請求項１に記載の半導体装置。
【請求項３】
前記酸化物絶縁体層を２つ備えており、一の前記酸化物絶縁体層が前記酸化物半導体層の一方の面に積層され、他の前記酸化物絶縁体層が前記酸化物半導体層の他方の面に積層されている請求項１又は２に記載の半導体装置。
【請求項４】
前記酸化物絶縁体層の厚さは、２ｎｍ〜５ｎｍの範囲にある請求項１〜３の何れか一項に記載の半導体装置。
【請求項５】
絶縁体基板と、
前記絶縁体基板上に配置されたチャネル層と、
前記チャネル層上に間隔をあけて配置されたソース電極及びドレイン電極と、
前記ソース電極と前記ドレイン電極との間の前記チャネル層上に配置されたゲート絶縁体層と、
前記ゲート絶縁体層上に配置されたゲート電極と、
を備え、
前記チャネル層は、
亜鉛を含む酸化物半導体層と、
前記酸化物半導体層の一方の面に積層された亜鉛を含む酸化物絶縁体層と、を有する半導体装置。
【請求項６】
絶縁体基板と、
前記絶縁体基板上に配置されたゲート電極と、
前記ゲート電極上に配置されたゲート絶縁体層と、
前記ゲート絶縁体層上に配置されたチャネル層と、
前記チャネル層上に間隔をあけて配置されたソース電極及びドレイン電極と、
を備え、
前記チャネル層は、
亜鉛を含む酸化物半導体層と、
前記酸化物半導体層の一方の面に積層された亜鉛を含む酸化物絶縁体層と、を有する半導体装置。
【請求項７】
前記酸化物絶縁体層と、前記ゲート絶縁体層とは、同一の金属元素を含む請求項５又は６に記載の半導体装置。
【請求項８】
亜鉛を含む酸化物半導体層を、絶縁体基板上に積層し、
亜鉛を含む酸化物絶縁体層を、前記酸化物半導体層上に積層する、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、亜鉛を含む酸化物半導体を用いた光学及び電子デバイスの研究開発が行われている。
【０００３】
酸化物半導体は、非晶質であっても、同じ非晶質のシリコン半導体と比べてキャリアの移動度が高い。非晶質の酸化物半導体膜は、例えば、室温でスパッタリング法を用いて形成することができるので、大きな面積の酸化物半導体膜を大量に生産することが可能であると考えられている。
【０００４】
亜鉛を含む酸化物半導体の例として、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏを含む非晶質（アモルファス）な酸化物半導体（以下、ａ−ＩＧＺＯともいう）が挙げられる。
【０００５】
ａ−ＩＧＺＯを用いた電界効果型トランジスタを、樹脂性フィルム等のフレキシブル基板上に形成することが提案されており、そのような電界効果型トランジスタが、６〜７ｃｍ２／Ｖｓの電界効果移動度を示すことが報告されている。
【０００６】
ａ−ＩＧＺＯ等の酸化物半導体には、可視光を透過する性質を有するものがあるので、このような酸化物半導体を用いて、フラットパネルディスプレイ用の電界効果型トランジスタを開発することも行われている。
【０００７】
また、ａ−ＩＧＺＯの価電子帯と伝導帯との間のエネルギーギャップは約３ｅＶであり、ａ−ＩＧＺＯを用いた電界効果型トランジスタは、優れた絶縁破壊電圧特性を示すことが期待されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１０−０６２５４３号公報
【特許文献２】特開２００５−７２０６７号公報
【特許文献３】特開２００２−７６３５６号公報
【非特許文献】
【０００９】
【非特許文献１】Ｊ．Ｎｉｓｈｉｉ  ｅｔ  ａｌ．，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．Ｖｏｌ４２，Ｌ３４７（２００３）
【非特許文献２】Ｋ．Ｎｏｍｕｒａ  ｅｔ  ａｌ．，Ｎａｔｕｒｅ（Ｌｏｎｄｏｎ）Ｖｏｌ４３２，ｐ４８８（２００４）
【非特許文献３】Ｋ．Ｎｏｍｕｒａ  ｅｔ  ａｌ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．９２，２０２１１７（２００８）
【発明の概要】
【発明が解決しようとする課題】
【００１０】
一方、ａ−ＩＧＺＯを含む酸化物半導体では、構造中に酸素欠陥が生じやすく、その欠陥に起因してキャリアが生成される。これは、例えばｎ型の酸化物半導体では、酸素欠陥があると、金属原子から供給される電子を受け取る酸素原子がいないので、欠陥起因の電子がキャリアとして生成されるためである。例えば、ａ−ＩＧＺＯでは、表面から数ｎｍまでの深さの領域に１０２０ｃｍ−３以上のキャリア濃度を有する酸素欠乏領域が存在するという報告がある。従って、酸化物半導体を用いた電界効果型トランジスタでは、酸素欠陥に起因したキャリアの生成を抑制することが求められる。
【００１１】
また、電界効果型トランジスタの絶縁破壊電圧を向上するために、ゲート絶縁体層の物理的な厚さを厚くすることが可能なＨｉｇｈ−ｋ材料を用いることがある。Ｈｉｇｈ−ｋ材料を含むゲート絶縁体層を室温で形成した場合には、通常、多結晶のゲート絶縁体層が得られる。そして、多結晶のゲート絶縁体層が、非晶質の酸化物半導体層上に形成された場合、ゲート絶縁体層と酸化物半導体層との間の界面には、酸素欠陥に起因したキャリアトラップが生成される。このキャリアトラップよって、トランジスタのヒステリシスの発生、オンオフ比の低下、又はノーマリーオン等の不具合が生じる場合がある。
【００１２】
本明細書では、上述した問題を解決し得る半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本明細書に開示する半導体装置の一形態によれば、亜鉛を含む酸化物半導体層と、上記酸化物半導体層の一方の面に積層された亜鉛を含む酸化物絶縁体層と、を備える。
【００１４】
また、本明細書に開示する半導体装置の一形態によれば、絶縁体基板と、上記絶縁体基板上に配置されたチャネル層と、上記チャネル層上に間隔をあけて配置されたソース電極及びドレイン電極と、上記ソース電極と上記ドレイン電極との間の上記チャネル層上に配置されたゲート絶縁体層と、上記ゲート絶縁体層上に配置されたゲート電極と、を備え、上記チャネル層は、亜鉛を含む酸化物半導体層と、上記酸化物半導体層の一方の面に積層された亜鉛を含む酸化物絶縁体層と、を有する。
【００１５】
更に、本明細書に開示する半導体装置の一形態によれば、絶縁体基板と、上記絶縁体基板上に配置されたゲート電極と、上記ゲート電極上に配置されたゲート絶縁体層と、上記ゲート絶縁体層上に配置されたチャネル層と、上記チャネル層上に間隔をあけて配置されたソース電極及びドレイン電極と、を備え、上記チャネル層は、亜鉛を含む酸化物半導体層と、上記酸化物半導体層の一方の面に積層された亜鉛を含む酸化物絶縁体層と、を有する。
【００１６】
更にまた、本明細書に開示する半導体装置の製造方法の一形態によれば、亜鉛を含む酸化物半導体層を、絶縁体基板上に積層し、亜鉛を含む酸化物絶縁体層を、上記酸化物半導体層上に積層する。
【発明の効果】
【００１７】
上述した本明細書に開示する半導体装置の一形態によれば、酸化物半導体層の表面近傍の酸素欠陥の形成が防止されるので、酸素欠陥に起因したキャリアの生成が低減する。
【００１８】
また、上述した本明細書に開示する半導体装置の一形態によれば、ゲート絶縁体層と酸化物半導体層とが、酸化物絶縁体層を介在して配置されるので、酸素欠陥に起因したキャリアトラップの生成が防止される。
【００１９】
更に、上述した本明細書に開示する半導体装置の製造方法の一形態によれば、酸素欠陥に起因したキャリアトラップの生成が防止された半導体装置が形成される。
【００２０】
本発明の目的及び効果は、特に請求項において指摘される構成要素及び組み合わせを用いることによって認識され且つ得られるだろう。
【００２１】
前述の一般的な説明及び後述の詳細な説明の両方は、例示的及び説明的なものであり、特許請求の範囲に記載されている本発明を制限するものではない。
【図面の簡単な説明】
【００２２】
【図１】本明細書に開示する半導体装置の第１実施形態を示す図である。
【図２】本明細書に開示する半導体装置の第２実施形態を示す図である。
【図３】（Ａ）は、第２実施形態の変型例１を示し、（Ｂ）は、第２実施形態の変型例２を示す図である。
【図４】本明細書に開示する半導体装置の第３実施形態を示す図である。
【図５】本明細書に開示する半導体装置の第４実施形態を示す図である。
【図６】本明細書に開示する半導体装置の製造方法の第１実施形態の製造工程を示す図である。
【図７】本明細書に開示する半導体装置の製造方法の第２実施形態の製造工程を示す図（その１）である。
【図８】本明細書に開示する半導体装置の製造方法の第２実施形態の製造工程を示す図（その２）である。
【図９】本明細書に開示する半導体装置の製造方法の第３実施形態の製造工程を示す図（その１）である。
【図１０】本明細書に開示する半導体装置の製造方法の第３実施形態の製造工程を示す図（その２）である。
【図１１】本明細書に開示する半導体装置の製造方法の第４実施形態の製造工程を示す図（その１）である。
【図１２】本明細書に開示する半導体装置の製造方法の第４実施形態の製造工程を示す図（その２）である。
【図１３】（Ａ）は、実施例２の半導体装置のオンオフ比を説明する図であり、（Ｂ）は、電流電圧特性を説明する図である。
【図１４】（Ａ）は、実施例３の半導体装置のオンオフ比を説明する図であり、（Ｂ）は、耐電圧特性を説明する図である。
【図１５】（Ａ）は、実施例４の半導体装置のオンオフ比を説明する図であり、（Ｂ）は、耐電圧特性を説明する図である。
【発明を実施するための形態】
【００２３】
以下、本明細書で開示する半導体装置の好ましい実施形態を、図面を参照して説明する。但し、本発明の技術範囲はそれらの実施形態に限定されず、特許請求の範囲に記載された発明とその均等物に及ぶものである。
【００２４】
図１は、本明細書に開示する半導体装置の第１実施形態を示す図である。
【００２５】
半導体装置１０ａは、絶縁体基板１１と、絶縁体基板１１上に積層される亜鉛を含む酸化物絶縁体層１２と、酸化物絶縁体層１２上に積層される亜鉛を含む酸化物半導体層１３と、酸化物半導体層１３上に積層される亜鉛を含む酸化物絶縁体層１４と、を備える。
【００２６】
半導体装置１０ａは、例えば、電界効果型トランジスタのチャネル領域を有するチャネル層等に用いられ得る構造を有する。
【００２７】
酸化物半導体層１３は、キャリアの供給源として、Ｉｎ又はＧａ等の亜鉛以外の金属元素も有していても良い。
【００２８】
亜鉛を含む酸化物半導体層１３は、本実施形態では、非晶質である。亜鉛を含む酸化物半導体層１３は、非晶質であっても、同じ非晶質のシリコン半導体と比べてキャリアの移動度が高い。また、非晶質であれば、酸化物半導体層１３を室温で形成することも容易である。なお、酸化物半導体層１３は、多結晶又は単結晶であっても良い。
【００２９】
亜鉛を含む酸化物半導体は、通常、表面近傍に酸素欠陥が生じやすく、その欠陥に起因してキャリアが生成される。これは、例えばｎ型の酸化物半導体では、酸素欠陥があると、金属原子から供給される電子を受け取る酸素原子がいないので、欠陥起因の電子がキャリアとして生成され得るためである。
【００３０】
そこで、半導体装置１０ａは、酸化物半導体層１３における酸素欠陥を防止するために、酸化物半導体層１３の一方の面に積層される酸化物絶縁体層１２及び他方の面に積層される酸化物絶縁体層１４を備える。
【００３１】
酸化物絶縁体層１２，１４は、半導体装置１０ａの製造過程において、例えば、酸素雰囲気中の加熱処理において、酸化物半導体層１３の表面に酸素原子を供給して表面近傍の酸素欠陥の形成を防止する。従って、酸化物半導体層１３では、酸素欠陥に起因して生成されるキャリアが低減されており、酸化物半導体層１３内のキャリアは、主に金属元素から供給される。
【００３２】
上述した観点から、酸化物絶縁体層は、酸化物半導体層１３の少なくとも一方の面に積層される。酸化物絶縁体層が酸化物半導体層１３の一方の面のみに積層された場合、酸化物絶縁体層が積層された酸化物半導体層１３の一方の面近傍の酸素欠陥の形成が防止される。しかし、酸化物絶縁体層が積層されない酸化物半導体層１３の他方の面には、酸素欠陥及び酸素欠陥に起因するキャリアの生成が起きる。従って、酸化物絶縁体層は、本実施形態のように、酸化物半導体層１３の両面に積層されることが好ましい。
【００３３】
酸化物絶縁体層１２，１４は、酸化物半導体層１３内にキャリアを閉じ込めると共に、酸化物半導体層１３の電気的特性に影響を与えないように電気的絶縁性を有する。酸化物絶縁体層１２，１４は、非晶質又は多結晶又は単結晶であっても良い。
【００３４】
本明細書では、電気的絶縁性を有するとは、キャリア濃度が、１０１３ｃｍ−３以上、１０１５ｃｍ−３未満の範囲にあることをいう。また、電気的に半導体であるとは、キャリア濃度が、１０１５ｃｍ−３以上、１０１９ｃｍ−３未満の範囲にあることをいう。
【００３５】
また、酸化物半導体層１３内のキャリアが、酸化物絶縁体層１２，１４へ移動することを防止する観点から、酸化物半導体層１３及び酸化物絶縁体層１２，１４が次の関係を満足することが好ましい。
【００３６】
まず、酸化物半導体層１３がｎ型の導電性を有する場合には、酸化物半導体層１３の伝導帯の下端のエネルギー準位が、酸化物絶縁体層１２，１４の伝導帯の下端のエネルギー準位よりも、室温での熱エネルギーより大きいことが好ましい。
【００３７】
酸化物絶縁体層１２，１４は、電気絶縁体であるので、その価電子帯の上端と伝導帯の下端との間のエネルギーギャップの大きさは、室温での熱エネルギーよりも大きい。しかし、酸化物絶縁体層１２，１４の伝導帯の下端のエネルギー準位と、酸化物半導体層１３の伝導帯とが重なっていると、電子が酸化物半導体層１３から酸化物絶縁体層１２，１４へ移動するおそれがある。そこで、酸化物半導体層１３から酸化物絶縁体層１２，１４への電子の移動を防止する観点から、上述した関係が求められる。
【００３８】
室温での熱エネルギーを、具体例を用いて以下に説明する。例えば、室温が３００ケルビン（２７℃）である場合には、室温での熱エネルギーは、ｋＴ＝４．１４Ｅ−２１Ｊ＝２５．８８ｍｅＶとなる。ここで、小数第３位を四捨五入している。なお、室温には、半導体装置の動作時の温度も含まれる。
【００３９】
一方、酸化物半導体層１３がｐ型の導電性を有する場合には、酸化物半導体層１３の価電子帯の上端のエネルギー準位が、酸化物絶縁体層１２，１４の価電子帯の上端のエネルギー準位よりも、室温での熱エネルギーより大きいことが好ましい。これは、同様の理由により、酸化物半導体層１３から酸化物絶縁体層１２，１４へのホールの移動を防止するためである。
【００４０】
伝導帯の下端又は価電子帯の上端のエネルギー準位を調整する方法として、酸化物絶縁体層１２，１４に含まれる金属元素の組成比を調整することがある。ただし、金属元素の組成比を調整すると、酸化物絶縁体層１２，１４の格子定数も変化するので、酸化物絶縁体層１２，１４と酸化物半導体層１３との間の格子整合性に留意しつつ、金属元素の組成比を調整することが好ましい。酸化物絶縁体層が非晶質又は多結晶であっても、単位格子の格子定数が、酸化物絶縁体層１２，１４と酸化物半導体層１３との間で近いことが、密着性を向上する観点から好ましいためである。
【００４１】
酸化物絶縁体層１２，１４の厚さは、酸化物半導体層１３の表面近傍に存在する酸素欠陥領域に酸素を供給できるだけの厚さとすることが好ましい。
【００４２】
上述したように、酸化物半導体層１３は、ｎ型又はｐ型の導電性を有し得る。
【００４３】
ｎ型の酸化物半導体層１３としては、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ、Ｉｎ−Ａｌ−Ｚｎ−Ｏ、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ、Ｉｎ−Ｃｕ−Ｚｎ−Ｏ、Ｉｎ−Ｔａ−Ｚｎ−Ｏ又はＩｎ−Ｈｆ−Ｚｎ−Ｏの組成を用いることができる。
【００４４】
ｐ型の酸化物半導体層１３の形成材料としては、例えば、Ｎが添加されたＺｎＯ又はＡｇが添加されたＺｎＯを用いることができる。
【００４５】
酸化物絶縁体層１２，１４の形成材料としては、例えば、ＺｎＭｇＯ，ＺｎＡｌＯ，ＺｎＳｎＯ，ＺｎＣｕＯ，ＺｎＴａＯ、ＺｎＨｆＯを用いることができる。
【００４６】
酸化物半導体層１３の導電性、キャリア濃度、又はキャリア移動度等の電気的特性は、組成比を調整することにより調整され得る。
【００４７】
酸化物半導体層１３と、酸化物絶縁体層１２，１４とは、亜鉛以外にも同一の金属元素を含むことが、密着性を向上させる観点から好ましい。
【００４８】
絶縁体基板１１は、酸化物半導体層１３以外にキャリアの流れを防止する観点から電気絶縁性を有する。
【００４９】
絶縁体基板１１の形成材料としては、半導体装置１０ａの製造工程中に受ける熱処理に耐えられる材料であれば、特に制限なく用いることができる。特に、絶縁体基板１１の形成材料として、可視光透過性を有するものを用いると、パネルディスプレイ装置等の可視光透過性が求められる用途に用いることができる観点から好ましい。
【００５０】
上述した本実施形態の半導体装置１０ａによれば、酸化物半導体層１３の表面近傍の酸素欠陥の形成が防止されるので、酸素欠陥に起因したキャリアの生成を低減できる。従って、制御不能なキャリアの生成を防止して、酸化物半導体層１３の電気的特性を、組成比等に基づいて設計できる。
【００５１】
次に、上述した半導体装置の他の実施形態を、図２〜図５を参照しながら以下に説明する。他の実施形態について特に説明しない点については、上述の第１実施形態に関して詳述した説明が適宜適用される。また、同一の構成要素には同一の符号を付してある。
【００５２】
図２は、本明細書に開示する半導体装置の第２実施形態を示す図である。
【００５３】
本実施形態の半導体装置１０ｂは、電界効果型トランジスタである。半導体装置１０ｂは、ゲート電圧の印加時に反転領域が形成されるチャネル領域を含むチャネル層１５が、上述した第１実施形態の半導体装置と同様の構造を有する。
【００５４】
本実施形態の半導体装置１０ｂは、絶縁体基板１１と、絶縁体基板１１上に配置されたチャネル層１５と、チャネル層１５上に間隔をあけて配置されたソース電極１６及びドレイン電極１７と、を備える。また、半導体装置１０ｂは、ソース電極１６とドレイン電極１７との間のチャネル層１５の部分の上に配置されたゲート絶縁体層１８と、ゲート絶縁体層１８上に配置されたゲート電極１９と、を備える。
【００５５】
チャネル層１５は、絶縁体基板１１上に積層される亜鉛を含む酸化物絶縁体層１２と、酸化物絶縁体層１２上に積層される亜鉛を含む酸化物半導体層１３と、酸化物半導体層１３上に積層される亜鉛を含む酸化物絶縁体層１４と、を有する。
【００５６】
ゲート絶縁体層１８が積層されたチャネル層１５の酸化物絶縁体層１４の部分がチャネル領域となる。
【００５７】
また、ソース電極１６は、チャネル層１５の一方の端部から外方に延出して、絶縁体基板１１上に延びている。同様に、ドレイン電極１７は、チャネル層１５の他方の端部から外方に延出して、絶縁体基板１１上に延びている。
【００５８】
ゲート絶縁体層１８は、ソース電極１６とドレイン電極１７との間のチャネル層１５の部分から両外方に延出して、ソース電極１６及びドレイン電極１７それぞれの上を覆うように形成される。
【００５９】
ゲート電極１９に閾値以上の電圧が印加されると、ソース電極１６とドレイン電極１７との間のチャネル層１５の部分には、反転領域が形成されるチャネル領域が形成されて、ソース電極１６とドレイン電極１７との間にキャリアが導通可能となる。
【００６０】
ゲート絶縁体層１８と酸化物半導体層１３との間に配置される酸化物絶縁体層１４の厚さは、ソース電極１６及びドレイン電極１７それぞれと酸化物半導体層１３との間で、トンネル効果によりキャリアの移動が可能な厚さとすることが好ましい。この観点から、酸化物絶縁体層１４の厚さの上限値は、５ｎｍであることが好ましい。
【００６１】
一方、酸化物絶縁体層１４の厚さの下限値は、酸化物半導体層１３の表面近傍に存在する酸素欠陥領域に酸素を供給する観点から決定されることが好ましい。例えば、酸化物絶縁体層１４の厚さの下限値は、２ｎｍとすることができる。
【００６２】
ゲート絶縁体層１８の形成材料としては、各種材料を用いることができるが、半導体装置１０ａの耐電圧特性を向上させる観点からは、ＭｇＯ、Ａｌ２Ｏ３、ＨｆＯ２、Ｔａ２Ｏ５、Ｙ２Ｏ３等のＨｉｇｈ−ｋ材料を用いることが好ましい。
【００６３】
また、酸化物絶縁体層１４と、ゲート絶縁体層１８とは、同一の金属元素を含むことが、両層の密着性を向上する観点から好ましい。
【００６４】
このように、酸化物絶縁体層１４が、ゲート絶縁体層１８と酸化物半導体層１３との間に配置されることにより、両層の密着性が向上すると共に、ゲート絶縁体層１８と酸化物半導体層１３とが直接接合して、両層の間の界面に酸素欠陥に起因したキャリアトラップが生成されることが防止される。
【００６５】
酸化物半導体層１３と絶縁体基板１１との間に配置される酸化物絶縁体層１２の形成材料は、酸化物絶縁体層１４とは異なっていても良いが、同じ形成材料を用いることが、半導体装置１０ｂを製造する観点からは好ましい。
【００６６】
上述した本実施形態の半導体装置１０ｂによれば、ゲート絶縁体層１８と酸化物半導体層１３とが、酸化物絶縁体層１４を介在して配置されるので、酸素欠陥に起因したキャリアトラップの生成が防止される。また、チャネル層１５では、酸化物半導体層１３の表面近傍の酸素欠陥の形成が防止されるので、酸素欠陥に起因したキャリアの生成を低減される。
【００６７】
従って、半導体装置１０ｂでは、酸化物半導体層１３の酸素欠陥に起因するキャリアの生成が低減されるのでオフ時にドレイン電極−ソース電極間に流れるリーク電流が抑えられるため、高いオンオフ比が得られる。また、ソース電極及びドレイン電極間のリーク電流が抑えられるので、高い絶縁破壊電圧が得られる。更に、酸素欠陥の減少によって、キャリアの散乱が防止されるので、高い移動度が得られる。
【００６８】
次に、上述した第２実施形態の半導体装置１０ｂの変型例１及び変型例２を、図面を参照して以下に説明する。
【００６９】
図３（Ａ）は、第２実施形態の変型例１を示す図である。図３（Ｂ）は、第２実施形態の変型例２を示す図である。
【００７０】
変型例１の半導体装置１０ｃは、ゲート絶縁体層１８と酸化物半導体層１３との間の酸化物絶縁体層１４のみを有しており、絶縁体基板１１と酸化物半導体層１３との間には、酸化物絶縁体層を有していない。
【００７１】
変型例２の半導体装置１０ｄは、絶縁体基板１１と酸化物半導体層１３との間の酸化物絶縁体層１２のみを有しており、ゲート絶縁体層１８と酸化物半導体層１３との間には、酸化物絶縁体層を有していない。
【００７２】
図４は、本明細書に開示する半導体装置の第３実施形態を示す図である。
【００７３】
本実施形態の半導体装置１０ｅは、絶縁破壊電圧を高めるために、ゲート絶縁体層１８の厚さが、上述した第２実施形態よりも厚くなっている。これにより、ゲート電極−ドレイン電極間に流れるリーク電流が抑えられるので、より高い絶縁破壊電圧が得られることになる。
【００７４】
ゲート絶縁体層１８の形成材料としては、物理的な厚さを増加しつつ、電気的な厚さを抑える観点から、Ｈｉｇｈ−ｋ材料を用いることが好ましい。
【００７５】
また、半導体装置１０ｅは、ゲート絶縁体層１８とチャネル層１５との間に、バッファ層２０が配置される。このバッファ層２０が配置される理由を以下に説明する。
【００７６】
例えば、ゲート絶縁体層１８をスパッタリング法で形成する場合には、スパッタリングに使用するプラズマによって、ゲート絶縁体１８の下に位置する層の表面が損傷する。本実施形態では、厚いゲート絶縁体層１８を形成するので、スパッタリングの時間がより長くなるため、ゲート絶縁体１８の下に位置する層の損傷も大きくなる。ここで、第２実施形態のように、ゲート絶縁体１８の下に位置する層が酸化物絶縁体層１４のみであると、ゲート絶縁体１８を形成する際に、酸化物絶縁体層１４の損傷が進んで、酸化物半導体層１３にも損傷が及ぶおそれがある。
【００７７】
そこで、本実施形態では、バッファ層２０を酸化物絶縁体層１４の上に配置して、ゲート絶縁体１８の形成時に、酸化物半導体層１３が損傷することを防止している。
【００７８】
バッファ層２０の形成材料は、酸化物絶縁体層１４とは異なっていても良いが、同じ形成材料を用いることが、半導体装置１０ｅを製造する観点から好ましい。
【００７９】
上述した本実施形態の半導体装置１０ｅによれば、より高い絶縁破壊電圧が得られるので、耐圧性が更に向上する。また、上述した第２実施形態と同様の効果が得られる。
【００８０】
図５は、本明細書に開示する半導体装置の第４実施形態を示す図である。
【００８１】
本実施形態の半導体装置１０ｆは、上述した第２及び第３実施形態と同様に、電界効果型トランジスタであるが、ゲート電極１９が、チャネル層１５に対して、絶縁体基板１１側に配置される点が異なっている。
【００８２】
半導体装置１０ｆは、絶縁体基板１１と、絶縁体基板１１上に配置されたゲート電極１９と、ゲート電極１９上に配置されたゲート絶縁体層１８と、ゲート絶縁体層１８上に配置されたチャネル層１５と、を備える。また、半導体装置１０ｆは、チャネル層１５上に間隔をあけて配置されたソース電極１６及びドレイン電極１７と、を備える。
【００８３】
チャネル層１５は、ゲート絶縁体層１８上に積層される亜鉛を含む酸化物絶縁体層１２と、酸化物絶縁体層１２上に積層される亜鉛を含む酸化物半導体層１３と、酸化物半導体層１３上に積層される亜鉛を含む酸化物絶縁体層１４と、を有する。なお、本明細書では、絶縁体基板は、ゲート絶縁体層のような絶縁体層を含む意味である。
【００８４】
ゲート絶縁体層１８は、ゲート電極１９の両側それぞれから外方に延出して、絶縁体基板１１上に延びている。チャネル層１５は、ゲート絶縁体層１８の上を覆うように形成される。
【００８５】
また、ソース電極１６は、チャネル層１５の一方の端部から外方に延出して、絶縁体基板１１上に延びている。同様に、ドレイン電極１７は、チャネル層１５の他方の端部から外方に延出して、絶縁体基板１１上に延びている。
【００８６】
このように、半導体装置１０ｆは、いわゆるボトムゲート型の電界効果型トランジスタである。
【００８７】
上述した本実施形態の半導体装置１０ｆは、ゲート電極１９と、ソース電極１６又はドレイン電極１７との間にゲート絶縁体１８又はチャネル層１５等が介在しているので、ゲート電極１９とソース電極１６又はドレイン電極１７との間に放電が生じることが防止される。従って、半導体装置１０ｆでは、ゲート電極１９又はソース電極１６又はドレイン電極１７により高い電圧を印加することが可能である。
【００８８】
また、半導体装置１０ｆは、上述した第２及び第３実施形態と同様の効果を奏する。
【００８９】
次に、上述した各半導体装置の製造方法の好ましい実施形態を、図面を参照しながら、以下に説明する。
【００９０】
まず、図１に示す半導体装置の製造方法の好ましい一実施形態を以下に説明する。
【００９１】
まず、図６（Ａ）に示すように、絶縁体基板１１が用意される。絶縁体基板１１としては、例えば、表面に酸化膜が形成されたシリコン基板を用いることができる。
【００９２】
次に、図６（Ｂ）に示すように、亜鉛を含む酸化物絶縁体層１２が、絶縁体基板１１上に積層される。酸化物絶縁体層１２の形成方法としては、例えば、スパッタリング法を用いることができる。スパッタリング法としては、高周波スパッタリング法を用いることが、電気絶縁体の形成には好ましい。スパッタリング条件としては、例えば、スパッタリングチャンバ内の基本真空度を３×１０−５Ｐａとして、チャンバ内にアルゴンガスを３０ｓｃｃｍの流量で導入し、チャンバ内の圧力が１．０Ｐａなるようにすることができる。絶縁体基板１１が載置されるステージの温度としては、室温とすることができる。酸化物絶縁体層１２の組成は、ターゲットの組成に対応して決定され得る。
【００９３】
次に、図６（Ｃ）に示すように、亜鉛を含む酸化物半導体層１３が、酸化物絶縁体層１２上に積層される。酸化物半導体層１３の形成方法としては、酸化物絶縁体層１２と同様に、スパッタリング法を用いることができる。酸化物半導体層１３の組成は、ターゲットの組成に対応して決定され得る。また、酸化物半導体層１３を形成する際に、上述したアルゴンガスと共に酸素ガスを導入することにより、酸化物半導体層１３中のキャリア濃度を調整することができる。
【００９４】
次に、図６（Ｄ）に示すように、亜鉛を含む酸化物絶縁体層１４が、酸化物半導体層１３上に積層される。酸化物絶縁体層１４は、酸化物絶縁体層１２と同様に形成され得る。
【００９５】
上述した図６（Ｂ）〜図６（Ｄ）の工程は、多元カソードをチャンバ内に有するスパッタリング装置を用いて、インサイチュウ法で形成することが、層間等に不純物が混入することを防止する上で好ましい。
【００９６】
そして、酸化物半導体層１３及び酸化物絶縁体層１２，１４が積層された絶縁体基板１１が、酸素雰囲気中で加熱される。この加熱処理により、酸化物半導体層１３の表面近傍に存在する酸素欠陥に対して、雰囲気又は酸化物絶縁体層１２，１４から酸素が供給される。
【００９７】
この加熱処理には、例えば、赤外線加熱炉を用いることができる。加熱処理の条件としては、例えば、加熱炉内の基本真空度を１×１０−２Ｐａとして、加熱炉内に酸素ガスを２００ｓｃｃｍの流量で導入し、チャンバ内の圧力が１．０Ｐａなるようにすることができる。加熱処理の温度としては、例えば、２００℃〜４００℃の範囲内にすることができる。この温度が高い程、酸化物半導体層１３中のキャリア移動度が高くなる傾向がある。一方、温度が低い方が、絶縁体基板１１への熱の影響が小さくなる。加熱処理の時間としては、例えば、温度が４００℃の場合に、１時間とすることができる。
【００９８】
この加熱処理は、独立した工程としても良いし、後工程における他の工程における加熱処理と同時に行っても良い。
【００９９】
このようにして、図１に示す半導体装置が形成される。
【０１００】
上述した本実施形態の半導体装置の製造方法によれば、スパッタリング法を用いることにより、室温で薄膜の酸化物半導体層及び酸化物絶縁体層を形成することができるので、大面積の半導体装置を大量生産することが容易である。
【０１０１】
次に、図２に示す半導体装置の製造方法の好ましい一実施形態を以下に説明する。
【０１０２】
まず、図７（Ａ）に示すように、絶縁体基板１１上に、フォトリソグラフィ技術を用いて、パターニングされた一対のレジスト層３０が間隔をあけて形成される。
【０１０３】
次に、図７（Ｂ）に示すように、上述した図６（Ｂ）〜図６（Ｄ）を用いて説明したのと同様にして、酸化物絶縁体層１２及び酸化物半導体層１３及び酸化物絶縁体層１４が、順番にレジスト層３０及び絶縁体基板１１上に積層される。
【０１０４】
次に、図７（Ｃ）に示すように、リフトオフ技術を用いて、一対のレジスト層３０及びこのレジスト層３０上の酸化物絶縁体層１２及び酸化物半導体層１３及び酸化物絶縁体層１４が、絶縁体基板１１上から取り除かれて、チャネル層１５が形成される。
【０１０５】
そして、上述した図６（Ｄ）を用いて説明された加熱処理と同様の処理が、チャネル層１５が積層された絶縁体基板１１に対して行われる。
【０１０６】
次に、図８（Ｄ）に示すように、フォトリソグラフィ技術及びリフトオフ技術を用いて、パターニングされたソース電極１６及びドレイン電極１７が間隔をあけてチャネル層１５上に形成される。ソース電極１６及びドレイン電極１７の形成方法としては、各種の蒸着方法を用いることができる。例えば、電子線蒸着法を用いることができる。
【０１０７】
次に、図８（Ｅ）に示すように、ゲート絶縁体層１８が、チャネル層１５上に形成される。チャネル層の形成方法としては、酸化物絶縁体層又は酸化物半導体層と同様に、スパッタリング法を用いることができる。この際、ゲート絶縁体層１８と酸化物半導体層１３との間に酸化物絶縁体層１４が配置されているので、ゲート絶縁体層１８がスパッタリング法を用いて形成される際に、プラズマにより酸化物半導体層１３の表面が損傷することが防止される。
【０１０８】
そして、ゲート電極１９が、ゲート絶縁体層１８上に形成される。ゲート電極１９の形成方法としては、ソース電極１６及びドレイン電極１７と同様にすることができる。
【０１０９】
このようにして、図２に示す半導体装置が形成される。
【０１１０】
上述した本実施形態の半導体装置の製造方法によれば、スパッタリング法を用いることにより、室温で薄膜の半導体装置を形成することができるので、大面積の半導体装置を大量生産することが容易である。
【０１１１】
次に、図４に示す半導体装置の製造方法の好ましい一実施形態を以下に説明する。
【０１１２】
まず、図７（Ａ）〜図８（Ｄ）を用いて説明したのと同様にして、図９（Ａ）に示す構造が絶縁体基板１１上に形成される。
【０１１３】
次に、図９（Ｂ）に示すように、バッファ層２０が、チャネル層１５上に形成される。バッファ層２０の形成は、上述したチャネル層１５の形成と同様に、多元カソードをチャンバ内に有するスパッタリング装置を用いて行うことができる。バッファ層２０の厚さは、後述するゲート絶縁体層１８を形成する際に、バッファ層２０が削られて消失しない厚さとすることが好ましい。
【０１１４】
次に、図１０（Ｃ）に示すように、ゲート絶縁体層１８が、バッファ層２０上に形成される。ゲート絶縁体層１８の形成は、バッファ層２０と同様に多元カソードをチャンバ内に有するスパッタリング装置を用いて、インサイチュウ法で形成することが、層間等に不純物が混入することを防止する上で好ましい。
【０１１５】
このようにして、図４に示す半導体装置が形成される。
【０１１６】
次に、図５に示す半導体装置の製造方法の好ましい一実施形態を以下に説明する。
【０１１７】
まず、図１１（Ａ）に示すように、フォトリソグラフィ技術及びリフトオフ技術を用いて、パターニングされたゲート電極１９が、絶縁体基板１１上に形成される。
【０１１８】
次に、図１１（Ｂ）に示すように、フォトリソグラフィ技術を用いて、パターニングされた一対のレジスト層３１が、間にゲート電極１９が位置するように、間隔をあけて形成される。
【０１１９】
次に、図１２（Ｃ）に示すように、上述した図６（Ｂ）〜図６（Ｄ）を用いて説明したのと同様にして、ゲート絶縁体層１８及び酸化物絶縁体層１２及び酸化物半導体層１３及び酸化物絶縁体層１４が、順番にレジスト層３１及びゲート電極１９及び絶縁体基板１１上に積層される。
【０１２０】
次に、図１２（Ｄ）に示すように、リフトオフ技術を用いて、一対のレジスト層３１及びこのレジスト層３０上のゲート絶縁体層１８及び酸化物絶縁体層１２及び酸化物半導体層１３及び酸化物絶縁体層１４が、絶縁体基板１１上から取り除かれて、ゲート電極１９及び絶縁体基板１１上にチャネル層１５が形成される。
【０１２１】
そして、上述した図６（Ｄ）を用いて説明された加熱処理と同様の処理が、ゲート電極１９及びチャネル層１５が積層された絶縁体基板１１に対して行われる。
【０１２２】
そして、フォトリソグラフィ技術及びリフトオフ技術を用いて、パターニングされたソース電極１６及びドレイン電極１７が間隔をあけてチャネル層１５上に形成されて、図５に示す半導体装置が形成される。
【実施例】
【０１２３】
以下、本明細書に開示する半導体装置について、実施例を用いて更に説明する。ただし、本発明の範囲はかかる実施例に制限されるものではない。
【０１２４】
[実施例１]
図１に示す半導体装置を、図６（Ａ）〜図６（Ｄ）を用いて説明したのと同様にして作製し、実施例１とした。絶縁体基板１１の形成材料として、表面に３００ｎｍの厚さで熱酸化膜が形成されたシリコン基板を用いた。酸化物絶縁体層１２、１４は、高周波スパッタリング法を用いて、ＺｎＯ−ＭｇＯ焼結体（ＺｎＯ：ＭｇＯ＝６０：４０ｍｏｌ比の粉末焼結体）をターゲットとして形成した。酸化物半導体層１３は、高周波スパッタリング法を用いて、Ｉｎ２Ｏ３−Ｇａ２Ｏ３−ＺｎＯ焼結体（株式会社高純度化学研究所製のＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２ｍｏｌ比の粉末焼結体）をターゲットとして形成した。酸化物半導体層１２のバンドギャップが約３ｅＶであるので、酸化物絶縁体層１２，１４のバンドギャップをこれよりも大きく約４ｅＶとするために、Ｚｎ１−ｘＭｇｘＯの組成比ｘは０．４とした。酸化物半導体層１３の厚さは２５ｎｍであり、酸化物絶縁体層１２，１４の厚さは４ｎｍであった。このようにして、実施例１の半導体装置を形成した。
【０１２５】
実施形態１の半導体装置１０ａのキャリア濃度は、１．８×１０１７ｃｍ−３であり、ホール移動度は２６．４ｃｍ２／Ｖｓであった。
【０１２６】
[実施例２]
図２に示す半導体装置を、図７（Ａ）〜図８（Ｅ）に示す製造方法を用いて作製し、実施例２とした。絶縁体基板１１の形成材料として、表面に３００ｎｍの厚さで熱酸化膜が形成されたシリコン基板を用いた。酸化物半導体層１２、１４は、高周波スパッタリング法を用いて、ＺｎＯ−ＭｇＯ焼結体（ＺｎＯ：ＭｇＯ＝６０：４０ｍｏｌ％の粉末焼結体）をターゲットとして形成した。ゲート絶縁体層１８は、高周波スパッタリング法を用いて、酸化物絶縁体層１４と同じＭｇを含むＨｉｇｈ−ｋ材料であるＭｇＯをターゲットとして形成した。また、ソース電極１６及びドレイン電極１７及びゲート電極１９として、Ｐｔ／Ｔｉ＝１００ｎｍ／１０ｎｍの積層体を形成し、実施例２の半導体装置を形成した。酸化物半導体層１３の厚さは２５ｎｍであり、酸化物絶縁体層１２，１４の厚さは４ｎｍであった。ゲート絶縁体層１８の厚さは３５ｎｍであった。チャネル幅は１００μｍであり、チャネル長は１．５μｍであり、ゲート電極とドレイン電極との間の距離は２０μｍであった。
【０１２７】
図１３（Ａ）は、第２実施形態の半導体装置のオンオフ比を説明する図であり、図１３（Ｂ）は、電流電圧特性を説明する図である。
【０１２８】
図１３（Ａ）に示すように、半導体装置１０ｂのオフ時の電流値Ｉｄとオン時の電流値Ｉｄとの比であるオンオフ比は、約１０７であった。電界効果移動度は、２７．５ｃｍ２／Ｖｓであった。また、半導体装置がオフ状態（Ｖｇｓ＝−２．０Ｖ）における絶縁破壊電圧Ｖｄｓは約５０Ｖであった。
【０１２９】
[実施例３]
図４に示す半導体装置を、図９（Ａ）〜図１０（Ｃ）に示す製造方法を用いて作製し、実施例３とした。絶縁体基板１１の形成材料として、表面に３００ｎｍの厚さで熱酸化膜が形成されたシリコン基板を用いた。酸化物半導体層１２、１４及びバッファ層２０は、高周波スパッタリング法を用いて、ＺｎＯ−ＭｇＯ焼結体（ＺｎＯ：ＭｇＯ＝６０：４０ｍｏｌ％の粉末焼結体）をターゲットとして形成した。ゲート絶縁体層１８は、高周波スパッタリング法を用いて、酸化物絶縁体層１４と同じＭｇを含むＨｉｇｈ−ｋ材料であるＭｇＯをターゲットとして形成した。また、ソース電極１６及びドレイン電極１７及びゲート電極１９として、Ｐｔ／Ｔｉ＝１００ｎｍ／１０ｎｍの積層体を形成して、実施例３の半導体装置を形成した。酸化物半導体層１３の厚さは２５ｎｍであり、酸化物絶縁体層１２，１４の厚さは４ｎｍであった。バッファ層２０の厚さは２０ｎｍであった。ゲート絶縁体層１８の厚さは６０ｎｍであった。チャネル幅は１００μｍであり、チャネル長は１．５μｍであり、ゲート電極とドレイン電極との間の距離は２０μｍであった。
【０１３０】
図１４（Ａ）は、実施例３の半導体装置のオンオフ比を説明する図であり、図１４（Ｂ）は、耐電圧特性を説明する図である。
【０１３１】
図１４（Ａ）に示すように、半導体装置１０ｂのオフ時の電流値Ｉｄとオン時の電流値Ｉｄとの比であるオンオフ比は、約１０１０であった。電界効果移動度は、６．３ｃｍ２／Ｖｓであった。また、図１４（Ｂ）に示すように、半導体装置がオフ状態（Ｖｇｓ＝−２０Ｖ）における絶縁破壊電圧Ｖｂは約２４０Ｖであった。
[実施例４]
図５に示す半導体装置を、図１１（Ａ）〜図１２（Ｄ）に示す製造方法を用いて作製し、実施例４とした。絶縁体基板１１の形成材料として、表面に３００ｎｍの厚さで熱酸化膜が形成されたシリコン基板を用いた。酸化物半導体層１２、１４は、高周波スパッタリング法を用いて、ＺｎＯ−ＭｇＯ焼結体（ＺｎＯ：ＭｇＯ＝６０：４０ｍｏｌ％の粉末焼結体）をターゲットとして形成した。ゲート絶縁体層１８は、高周波スパッタリング法を用いて、酸化物絶縁体層１４と同じＭｇを含むＨｉｇｈ−ｋ材料であるＭｇＯをターゲットとして形成した。また、ソース電極１６及びドレイン電極１７及びゲート電極１９として、Ｐｔ／Ｔｉ＝１００ｎｍ／１０ｎｍの積層体を形成し、実施例２の半導体装置を形成した。酸化物半導体層１３の厚さは２５ｎｍであり、酸化物絶縁体層１２，１４の厚さは４ｎｍであった。ゲート絶縁体層１８の厚さは３５ｎｍであった。チャネル幅は１００μｍであり、チャネル長は１．５μｍであり、ゲート電極とドレイン電極との間の距離は２０μｍであった。
【０１３２】
図１５（Ａ）に示すように、半導体装置１０ｂのオフ時の電流値Ｉｄとオン時の電流値Ｉｄとの比であるオンオフ比は、約１０９であった。電界効果移動度は、０．４ｃｍ２／Ｖｓであった。また、半導体装置がオフ状態（Ｖｇｓ＝−５．０Ｖ）における絶縁破壊電圧Ｖｂは約２５０Ｖであった。
【０１３３】
本発明では、上述した実施形態の半導体装置及び半導体装置の製造方法は、本発明の趣旨を逸脱しない限り適宜変更が可能である。また、一の実施形態が有する構成要件は、他の実施形態にも適宜適用することができる。
【０１３４】
ここで述べられた全ての例及び条件付きの言葉は、読者が、発明者によって寄与された発明及び概念を技術を深めて理解することを助けるための教育的な目的を意図する。ここで述べられた全ての例及び条件付きの言葉は、そのような具体的に述べられた例及び条件に限定されることなく解釈されるべきである。また、明細書のそのような例示の機構は、本発明の優越性及び劣等性を示すこととは関係しない。本発明の実施形態は詳細に説明されているが、その様々な変更、置き換え又は修正が本発明の精神及び範囲を逸脱しない限り行われ得ることが理解されるべきである。
【０１３５】
以上の上述した各実施形態に関し、更に以下の付記を開示する。
【０１３６】
（付記１）
亜鉛を含む酸化物半導体層と、
前記酸化物半導体層の一方の面に積層された亜鉛を含む酸化物絶縁体層と、
を備える半導体装置。
【０１３７】
（付記２）
前記酸化物半導体層は、非晶質である付記１に記載の半導体装置。
【０１３８】
（付記３）
前記酸化物絶縁体層を２つ備えており、一の前記酸化物絶縁体層が前記酸化物半導体層の一方の面に積層され、他の前記酸化物絶縁体層が前記酸化物半導体層の他方の面に積層されている付記１又は２に記載の半導体装置。
【０１３９】
（付記４）
前記酸化物半導体層と、前記酸化物絶縁体層とは、亜鉛以外の同一の金属元素を含む付記１〜３の何れか一項に記載の半導体装置。
【０１４０】
（付記５）
前記酸化物絶縁体層の伝導帯の下端と、前記酸化物半導体層の伝導帯の下端との間のエネルギーギャップは、室温での熱エネルギーよりも大きい付記１〜４の何れか一項に記載の半導体装置。
【０１４１】
（付記６）
前記酸化物絶縁体層の厚さは、２ｎｍ〜５ｎｍの範囲にある付記１〜４の何れか一項に記載の半導体装置。
【０１４２】
（付記７）
絶縁体基板と、
前記絶縁体基板上に配置されたチャネル層と、
前記チャネル層上に間隔をあけて配置されたソース電極及びドレイン電極と、
前記ソース電極と前記ドレイン電極との間の前記チャネル層上に配置されたゲート絶縁体層と、
前記ゲート絶縁体層上に配置されたゲート電極と、
を備え、
前記チャネル層は、
亜鉛を含む酸化物半導体層と、
前記酸化物半導体層の一方の面に積層された亜鉛を含む酸化物絶縁体層と、を有する半導体装置。
【０１４３】
（付記８）
絶縁体基板と、
前記絶縁体基板上に配置されたゲート電極と、
前記ゲート電極上に配置されたゲート絶縁体層と、
前記ゲート絶縁体層上に配置されたチャネル層と、
前記チャネル層上に間隔をあけて配置されたソース電極及びドレイン電極と、
を備え、
前記チャネル層は、
亜鉛を含む酸化物半導体層と、
前記酸化物半導体層の一方の面に積層された亜鉛を含む酸化物絶縁体層と、を有する半導体装置。
【０１４４】
（付記９）
前記酸化物絶縁体層と、前記ゲート絶縁体層とは、同一の金属元素を含む付記７又は８に記載の半導体装置。
【０１４５】
（付記１０）
前記酸化物絶縁体層が、前記ゲート絶縁体層と前記酸化物半導体層との間に配置される付記７〜９の何れか一項に記載の半導体装置。
【０１４６】
（付記１１）
亜鉛を含む酸化物半導体層を、絶縁体基板上に積層し、
亜鉛を含む第１の酸化物絶縁体層を、前記酸化物半導体層上に積層する、半導体装置の製造方法。
【０１４７】
（付記１２）
亜鉛を含む第２の酸化物絶縁体層を、前記絶縁体基板上に積層し、
前記酸化物半導体層を、前記第２の酸化物絶縁体層上に積層する、付記１１に記載の半導体装置の製造方法。
【０１４８】
（付記１３）
亜鉛を含む第１の酸化物絶縁体層を、絶縁体基板上に積層し、
亜鉛を含む酸化物半導体層を、前記第１の酸化物絶縁体層上に積層する、半導体装置の製造方法。
【０１４９】
（付記１４）
亜鉛を含む第２の酸化物絶縁体層を、前記酸化物半導体層上に積層する、付記１３に記載の半導体装置の製造方法。
【０１５０】
（付記１５）
前記酸化物半導体層及び前記第１の酸化物絶縁体層及び前記第２の酸化物絶縁体層が積層された前記絶縁体基板を、酸素雰囲気中で加熱する付記１２又は１４に記載の半導体装置の製造方法。
【符号の説明】
【０１５１】
１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ、１０ｆ    半導体装置
１１    絶縁体基板
１２    酸化物半導体層
１３    酸化物絶縁体層
１４    酸化物絶縁体層
１５    チャネル層
１６    ソース電極
１７    ドレイン電極
１８    ゲート絶縁体層
１９    ゲート電極
２０    バッファ層
３０    レジスト層
３１    レジスト層
【図１】
2012238763.tif 000003
【図２】
2012238763.tif 000004
【図３】
2012238763.tif 000005
【図４】
2012238763.tif 000006
【図５】
2012238763.tif 000007
【図６】
2012238763.tif 000008
【図７】
2012238763.tif 000009
【図８】
2012238763.tif 000010
【図９】
2012238763.tif 000011
【図１０】
2012238763.tif 000012
【図１１】
2012238763.tif 000013
【図１２】
2012238763.tif 000014
【図１３】
2012238763.tif 000015
【図１４】
2012238763.tif 000016
【図１５】
2012238763.tif 000017