(57)【要約】【課題】光ＤＱＰＳＫ受信機において、位相が制御される２つの制御変数が振動し続けることを防止できるようにすると共に、位相制御の精度を向上できるようにする。【解決手段】トラップ検出・脱出回路４０は、ＩブランチＳ［Ｉ］側の制御変更量算出回路６１により求めた第１の位相制御量の変更量、及びＱブランチＳ［Ｑ］側の制御変更量算出回路６５により求めた第２の位相制御量の変更量の符号が反転するか否かを判定し、第１及び第２の位相制御量の変更量の符号が同時に反転した場合、位相制御器６０又は６４の位相制御量の変更を一旦停止する。これにより、位相制御器６０，６４により位相が制御される２つの制御変数が振動し続けることを防止できるようになる。【選択図】図４
2012010007.tif 000002
【特許請求の範囲】
【請求項１】
伝送媒体から受信した二値の信号を２つのブランチに分岐するステップと、分岐された
二値の信号から２つの出力値を得るステップと、前記２つの出力値の位相制御誤差を求め
て該出力値の位相を制御するステップとを有した離散値制御方法において、
離散値制御装置が、
前記一方の位相制御誤差を解消する第１の位相制御量の変更量を求めると共に、前記他
方の位相制御誤差を解消する第２の位相制御量の変更量を求めるステップと、
前記第１の位相制御量の変更量及び前記第２の位相制御量の変更量の符号が反転するか
否かを判定し、前記符号が同時に反転した場合、片方の位相制御量の変更を一旦停止する
ステップとを実行することを特徴とする離散値制御方法。
【請求項２】
４相差動位相変調（ＤＱＰＳＫ）された光信号を２つのブランチに分岐する分岐手段と
、分岐された光信号から出力値を得る２つの干渉手段と、該干渉手段の各々の位相制御誤
差を求めて前記干渉手段の位相を制御する第１及び第２の位相制御手段とを備えた受信機
において、
前記第１の位相制御手段により求めた位相制御誤差を解消する第１の位相制御量の変更
量、及び前記第２の位相制御手段により求めた位相制御誤差を解消する第２の位相制御量
の変更量の符号が反転するか否かを判定し、前記符号が同時に反転した場合、前記第１又
は第２の位相制御手段の何れか片方の位相制御量の変更を一旦停止する制御量変更停止手
段を備えることを特徴とする光ＤＱＰＳＫ受信機。
【請求項３】
前記第１及び第２の位相制御手段は、
前記２つの干渉手段の後段から出力される信号から、位相制御誤差を減ずる方向に変更
量を求める制御変更量算出回路と、
前記干渉手段に対する前回の位相制御量を保持する制御量保持回路と、
前記制御変更量算出回路で求めた変更量と前記制御量保持回路に保持された前回の位相
制御量を加算して位相制御量を求める加算器とを備え、
前記加算器により求めた位相制御量に基づいて前記干渉手段の位相を制御することを特
徴とする請求項２に記載の光ＤＱＰＳＫ受信機。
【請求項４】
前記制御量変更停止手段は、記憶回路を有し、
前記記憶回路に記憶された前回の第１の位相制御量の変更量と、前記制御変更量算出回
路から今回出力される第１の位相制御量の変更量から該第１の位相制御量の変更量の符号
が反転するか否かを判定し、
前記記憶回路に記憶された前回の第２の位相制御量の変更量と、前記制御変更量算出回
路から今回出力される第２の位相制御量の変更量から該第２の位相制御量の変更量の符号
が反転するか否かを判定する論理回路を備え、
前記論理回路は、
前記第１及び第２の位相制御量の変更量の符号が同時に反転した場合、前記制御変更量
算出回路の何れか片方の位相制御量の変更を一旦停止することを特徴とする請求項３に記
載の光ＤＱＰＳＫ受信機。
【請求項５】
４相差動位相変調（ＤＱＰＳＫ）された光信号を２つのブランチに分岐するステップと
、分岐された光信号から２つの干渉手段により出力値を得るステップと、前記干渉手段の
各々の位相制御誤差を求めて該干渉手段の位相を制御するステップとを有した受信方法に
おいて、光ＤＱＰＳＫ受信機が、
前記一方の干渉手段の位相制御誤差を解消する第１の位相制御量の変更量を求めると共
に、前記他方の干渉手段の位相制御誤差を解消する第２の位相制御量の変更量を求めるス
テップと、
前記第１の位相制御量の変更量及び前記第２の位相制御量の変更量の符号が反転するか
否かを判定し、前記符号が同時に反転した場合、片方の干渉手段の位相制御量の変更を一
旦停止するステップとを実行することを特徴とする光ＤＱＰＳＫ受信方法。
【請求項６】
４相差動位相変調（ＤＱＰＳＫ）された光信号を２つのブランチに分岐する分岐手段と
、分岐された光信号から出力値を得る２つの干渉手段とを備えた受信機の位相を制御する
装置において、
前記干渉手段の各々の位相制御誤差を求めて該干渉手段の位相を制御する第１及び第２
の位相制御手段と、
前記第１の位相制御手段により求めた位相制御誤差を解消する第１の位相制御量の変更
量、及び前記第２の位相制御手段により求めた位相制御誤差を解消する第２の位相制御量
の変更量の符号が反転するか否かを判定し、前記符号が同時に反転した場合、前記第１又
は第２の位相制御手段の何れか片方の位相制御量の変更を一旦停止する制御量変更停止手
段とを備えることを特徴とする光ＤＱＰＳＫ受信機の位相制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、４相差動位相変調（ＤＱＰＳＫ：Differential Ｑuadrature Phase Shift K
eying）受信機に関し、特に、光ＤＱＰＳＫ受信機で受信する光ＤＱＰＳＫの変調信号の
位相を制御する離散値制御方法、光ＤＱＰＳＫ受信機、その位相制御装置及び光ＤＱＰＳ
Ｋ受信方法に関するものである。
【背景技術】
【０００２】
近年、光通信システムの容量が増加しているが、主流となっている変調技術は、ＮＲＺ
（nonreturn-to-zero）又はＲＺ（return-to-zero）フォーマットにおける二値振幅シフ
トキーイング（ＯＯＫ（on-off key））である。最近では、光通信において、デジタル情
報を光パルスの位相に変調する位相編位変調(PSK: Phase-shift keying)が用いられてい
る。この位相編位変調には、例えば、ＱＰＳＫ（quadrature phase shift keying）、Ｄ
ＰＳＫ（Differential Phase Shift Keying）などの変調／復調技術が利用されつつある
。
【０００３】
ＤＰＳＫでは、デジタル情報は、互いに隣接する２つのシンボル間の位相変化により搬
送される。二値ＤＰＳＫでは、「０」または「π」位相のずれた合計２つの位相を用い、
１回の変調で「０」，「１」の二値の情報量（１ビット）を伝送する。
【０００４】
ＱＰＳＫでは、基準となる位相が「０」の正弦波と、「π／２」、「π」、「３π／２
」位相のずれた合計４つの位相を用い、１シンボルで「００」，「０１」，「１０」，「
１１」の４値の情報量（２ビット）を伝送する。
【０００５】
ＤＱＰＳＫでは、直前の信号の位相に対して、「０」、「π／２」、「π」，「３π／
２」位相のずれた合計４つの位相を有する信号を用い、１回のシンボルの変化で「００」
，「０１」，「１０」，「１１」の４値の情報量（２ビット）を伝送する。上述のＱＰＳ
Ｋではデジタル情報を直接的に搬送波の位相に対応させるのに対し、ＤＱＰＳＫは直前の
搬送波との位相の差をデジタル情報に対応させる。ＤＱＰＳＫは、基準位相となる光を用
いずに、隣接するシンボル間の位相を基準として差動受信する。
【０００６】
光ＤＱＰＳＫ受信機の例として特許文献１が開示されている。図５は、特許文献１に記
載の図１に相当し、位相制御装置１２，１５を備えた光ＤＱＰＳＫ受信機３００の構成例
を示すブロック図である。図５に示す光ＤＱＰＳＫ受信機３００は、光ＤＱＰＳＫの変調
信号Ｓ［０］をハーフミラー１ａ等により２光束に分割して、それぞれをＩブランチＳ［
Ｉ］及びＱブランチＳ［Ｑ］に出力する。
【０００７】
ＩブランチＳ［Ｉ］には、マッハツェンダ干渉計（以下で単に干渉計４という）、バラ
ンスド光検出器（以下で単に光検出器１０という）、データ再生回路１１及び位相制御装
置１２が設けられている。干渉計４は光遅延要素５及び移相要素６を有している。光遅延
要素５は干渉計４の上側アームに設けられる。移相要素６はその下側アームに設けられる
。移相要素６の位相量（すなわち、移相量）は「π／４」である。
【０００８】
移相要素６は位相制御装置１２の出力に接続される。干渉計４及び移相要素６には光検
出器１０が接続される。光検出器１０の出力はデータ再生回路１１の入力及び位相制御装
置１２の一方の入力に接続される。データ再生回路１１の出力は出力端子OUT１に接続さ
れる。
【０００９】
位相制御装置１２は、ミキサ１６、平均化部１７及び位相調整部１９を有している。ミ
キサ１６の一方の入力は光検出器１０の出力に接続される。ミキサ１６の他方の入力はデ
ータ再生回路１４の出力に接続される。ミキサ１６の出力は平均化部１７の入力に接続さ
れる。平均化部１７の出力は位相調整部１９の入力に接続される。位相調整部１９の出力
は移相要素６の入力に接続される。
【００１０】
同様にして、ＱブランチＳ［Ｑ］には、マッハツェンダ干渉計（以下で単に干渉計７と
いう）、バランスド光検出器（以下で単に光検出器１３という）、データ再生回路１４及
び位相制御装置１５が設けられている。干渉計７は光遅延要素８及び移相要素９を有して
いる。光遅延要素８は干渉計７の上側アームに設けられる。移相要素９はその下側アーム
に設けられる。移相要素９の位相量（すなわち、移相量）は「−π／４」である。
【００１１】
移相要素９は位相制御装置１５の出力に接続される。干渉計７及び移相要素９には光検
出器１３が接続される。光検出器１３の出力はデータ再生回路１４の入力及び位相制御装
置１５の一方の入力に接続される。データ再生回路１４の出力は出力端子OUT２に接続さ
れる。
【００１２】
位相制御装置１５は、ミキサ２０、平均化部２１、反転回路２２及び位相調整部２３を
有している。ミキサ２０の一方の入力は光検出器１３の出力に接続される。ミキサ２０の
他方の入力はデータ再生回路１１の出力に接続される。ミキサ２０の出力は平均化部２１
の入力に接続される。平均化部２１の出力は反転回路２２の入力に接続される。反転回路
２２の出力は位相調整部２３の入力に接続される。位相調整部２３の出力は移相要素９の
入力に接続される。上述の平均化部１７，２１はローパスフィルタから構成される。これ
らにより、光ＤＱＰＳＫ受信機３００を構成する。
【００１３】
続いて、図６を参照して、光ＤＱＰＳＫ受信機３００の動作例を説明する。図５に示し
た光ＤＱＰＳＫ受信機３００によれば、光遅延要素５，８による遅延時間が光ＤＱＰＳＫ
受信機３００における１シンボル時間に設定される。干渉計４，７では、移相要素６，９
の位相をそれぞれ、π／４＋（π×ｉ）／２、−π／４＋（π×ｉ）／２に制御すること
が目標とされる。なお、上記数式の「ｉ」は整数である。これらの位相は、位相制御装置
１２，１５による制御目標である。
【００１４】
移相要素６，９は、移相量が正確に制御目標に制御されることが重要である。そうでな
いと、光Ｓ／Ｎ比の劣化が許容範囲を超える。正確な移相量を得るためには、通常、フィ
ードバック制御が行われる。移相要素６，９の移相量は、例えば温度変化を利用して調整
される。この場合、移相要素６，９の温度が上昇すると、その移相変化量が大きくなる。
【００１５】
図５に示した位相制御装置１２では、干渉計４の位相制御誤差が検出され、位相が目標
値に保持されるように該移相要素６の位相を調整する。例えば、光検出器１０では、干渉
計４の出力光に対応するＩブランチＳ［Ｉ］の検出信号Ｓ１（電流信号）が生成される。
検出信号Ｓ１はデータ再生回路１１及びミキサ１６に出力される。データ再生回路１１で
は、ゼロ閾値を用いた閾値判定によりＩブランチＳ［Ｉ］の出力信号Ｓ２が再生される。
【００１６】
一方、ミキサ１６では、ＩブランチＳ［Ｉ］の検出信号Ｓ１と、ＱブランチＳ［Ｑ］の
出力信号Ｓ６とが互いに掛合わされる。平均化部１７ではミキサ１６から出力されるブラ
ンチ混合信号Ｓ３の高周波成分が除去されて平均化される。この平均化後の信号が位相調
整信号Ｓ４となって位相調整部１９に出力される。
【００１７】
位相調整部１９では、位相調整信号Ｓ４が「プラス」であれば、対応するＩブランチＳ
［Ｉ］の移相要素６の移相量を増加させる。位相調整信号Ｓ４が「マイナス」であれば、
対応するブランチの移相要素６の移相量を減少させる。位相調整部１９は、位相調整信号
Ｓ４がゼロであれば、移相要素６の移相量をそのまま保持する。
【００１８】
また、位相制御装置１５では、干渉計７の位相制御誤差が検出され、位相が目標値に保
持されるように該移相要素９の位相を調整する。例えば、光検出器１３では、干渉計７の
出力光に対応するＱブランチＳ［Ｑ］の検出信号Ｓ５（電流信号）が生成される。検出信
号Ｓ５はデータ再生回路１４及びミキサ２０に出力される。データ再生回路１４では、ゼ
ロ閾値を用いた閾値判定によりＱブランチＳ［Ｑ］の出力信号Ｓ６が再生される。
【００１９】
一方、ミキサ２０では、ＱブランチＳ［Ｑ］の検出信号Ｓ５と、ＩブランチＳ［Ｉ］の
出力信号Ｓ２とが互いに掛合わされる。平均化部２１ではミキサ２０から出力されるブラ
ンチ混合信号Ｓ７の高周波成分が除去されて平均化される。この平均化後の非反転信号が
位相調整信号Ｓ８となって反転回路２２に出力される。位相調整信号Ｓ８は、反転回路２
２で反転され、位相調整信号Ｓ９となって位相調整部２３に出力される。
【００２０】
位相調整部２３では、位相調整信号Ｓ９が「プラス」であれば、対応するＱブランチＳ
［Ｑ］の移相要素９の移相量を増加させる。位相調整信号Ｓ９が「マイナス」であれば、
対応するブランチの移相要素９の移相量を減少させる。位相調整部２３は、位相調整信号
Ｓ９がゼロであれば、移相要素９の移相量をそのまま保持する。
【００２１】
ここで、図６を参照して、位相調整部１９，２３による２つの制御変数の位相平面と収
束点Ｐとの関係例を説明する。図６に示すように、目標の収束点Ｐは、ＩブランチＳ［Ｉ
］の移相要素６の位相＝−４５°に対してＱブランチＳ［Ｑ］の移相要素９の位相が−１
３５°のように９０°位相がずれ、ＩブランチＳ［Ｉ］の移相要素６の位相＝４５°に対
してＱブランチＳ［Ｑ］の移相要素９の位相が−４５°等のように９０°位相がずれた位
置である。
【００２２】
矢印の方向は、制御によって現在の状態が次にどの方向に移るかを模式的に示している
。図６に示す○印は所望の収束点Ｐである。この○印の付近に来ると、制御変更量が徐々
に小さくなり、やがて○印に収束する。位相調整部１９，２３は、この○印に収束するよ
うに２つの制御変数（ＩブランチＳ［Ｉ］、ＱブランチＳ［Ｑ］の位相）を制御するよう
になる。
【先行技術文献】
【特許文献】
【００２３】
【特許文献１】特開２００７−２０１３８号公報
【発明の概要】
【発明が解決しようとする課題】
【００２４】
ところで、従来例に係る特許文献１に記載の光ＤＱＰＳＫ受信機３００の動作例によれ
ば、２つの制御変数であるＩブランチＳ［Ｉ］とＱブランチＳ［Ｑ］の移相要素６，９の
位相が、図６に示した○印に収束しない場合がある。すなわち、図６に示す△印の付近で
振動して、○印に収束しない場合がある。
【００２５】
図７は、○印に収束しない場合における２つの制御変数の収束点Ｐ付近の図であり、Ｉ
ブランチＳ［Ｉ］の移相要素６の位相、ＱブランチＳ［Ｑ］の移相要素９の位相のそれぞ
れ０°、−９０°付近を拡大した図である。図７の向かい合う矢印は、位相（０°、−９
０°）の方向を向いている。この例で、初期状態をＡ点とする。このＡ点における制御変
更量を計算すると、次の状態は右下方向に移る。
【００２６】
このとき、フィードバック制御のゲインによっては位相（０°、−９０°）を行き過ぎ
て、このＡ点とほぼ対称な位置であるＢ点に移る場合がある。Ｂ点における制御変更量を
計算すると、次の状態は左上方向に移る。このとき、次の点は当然Ａ点付近になる。この
場合、Ａ点とＢ点の間の振動を繰り返して目標の○印に収束しない問題がある。初期状態
は任意であるので、上述したような振動を繰り返して目標の○印に収束しない問題がある
。
【００２７】
この振動を繰り返す問題の解決方法として、（１）初期状態を所望の点に収束する領域
に調整する方法や、（２）Ａ点とＢ点の間で振動しないような制御ゲインを選ぶ方法があ
る。しかしながら、上述の（１）の方法では、初期状態を調整するアルゴリズムが複雑に
なる問題がある。また、上述の（２）の方法では、目標の○印への収束時間が遅くなる問
題がある。
【００２８】
そこで、本発明は、このような従来例に係る問題を解決したものであって、制御ゲイン
を変えることなく、かつ、所望としない収束点付近での制御量の振動を防止できるように
した離散値制御方法、光ＤＱＰＳＫ受信機、その位相制御装置及び光ＤＱＰＳＫ受信方法
を提供することを目的とする。
【課題を解決するための手段】
【００２９】
上述した課題を解決するために、本発明に係る離散値制御方法は、伝送媒体から受信し
た二値の信号を２つのブランチに分岐するステップと、分岐された二値の信号から２つの
出力値を得るステップと、前記２つの出力値の位相制御誤差を求めて該出力値の位相を制
御するステップとを有した離散値制御方法において、離散値制御装置が、前記一方の位相
制御誤差を解消する第１の位相制御量の変更量を求めると共に、前記他方の位相制御誤差
を解消する第２の位相制御量の変更量を求めるステップと、前記第１の位相制御量の変更
量及び前記第２の位相制御量の変更量の符号が反転するか否かを判定し、前記符号が同時
に反転した場合、片方の位相制御量の変更を一旦停止するステップとを実行することを特
徴とするものである。
【００３０】
本発明に係る離散値制御方法によれば、２つの出力値の位相制御誤差を求めて該出力値
の位相を制御する際に、第１の位相制御量の変更量又は第２の位相制御量の変更量の何れ
か片方を保持できるので、制御ゲインを変えることなく、かつ、所望としない収束点付近
での制御量の振動を防止できるようになる。
【００３１】
本発明に係る光ＤＱＰＳＫ受信機は、４相差動位相変調（ＤＱＰＳＫ）された光信号を
２つのブランチに分岐する分岐手段と、分岐された光信号から出力値を得る２つの干渉手
段と、該干渉手段の各々の位相制御誤差を求めて前記干渉手段の位相を制御する第１及び
第２の位相制御手段とを備えた受信機において、前記第１の位相制御手段により求めた位
相制御誤差を解消する第１の位相制御量の変更量、及び前記第２の位相制御手段により求
めた位相制御誤差を解消する第２の位相制御量の変更量の符号が反転するか否かを判定し
、前記符号が同時に反転した場合、前記第１又は第２の位相制御手段の何れか片方の位相
制御量の変更を一旦停止する制御量変更停止手段を備えるものである。
【００３２】
本発明に係る光ＤＱＰＳＫ受信機によれば、制御量変更停止手段は、位相制御誤差を解
消する第１の位相制御量の変更量、及び位相制御誤差を解消する第２の位相制御量の変更
量の符号が反転するか否かを判定する。この符号が同時に反転した場合、前記第１又は第
２の位相制御手段の何れか片方の位相制御量の変更を一旦停止する。これにより、第１及
び第２の位相制御手段により干渉手段の位相を制御する際に、第１の位相制御量の変更量
又は第２の位相制御量の変更量の何れか片方を保持できるので、制御ゲインを変えること
なく、かつ、所望としない収束点付近での制御量の振動を防止できるようになる。
【００３３】
上述した課題を解決するために、本発明に係る光ＤＱＰＳＫ受信方法は、４相差動位相
変調（ＤＱＰＳＫ）された光信号を２つのブランチに分岐するステップと、分岐された光
信号から２つの干渉手段により出力値を得るステップと、前記干渉手段の各々の位相制御
誤差を求めて該干渉手段の位相を制御するステップとを有した受信方法において、光ＤＱ
ＰＳＫ受信機が、前記一方の干渉手段の位相制御誤差を解消する第１の位相制御量の変更
量を求めると共に、前記他方の干渉手段の位相制御誤差を解消する第２の位相制御量の変
更量を求めるステップと、前記第１の位相制御量の変更量及び前記第２の位相制御量の変
更量の符号が反転するか否かを判定し、前記符号が同時に反転した場合、片方の干渉手段
の位相制御量の変更を一旦停止するステップとを実行することを特徴とするものである。
【００３４】
また、上述した課題を解決するために、本発明に係る光ＤＱＰＳＫ受信機の位相制御装
置は、４相差動位相変調（ＤＱＰＳＫ）された光信号を２つのブランチに分岐する分岐手
段と、分岐された光信号から出力値を得る２つの干渉手段とを備えた受信機の位相を制御
する装置において、前記干渉手段の各々の位相制御誤差を求めて該干渉手段の位相を制御
する第１及び第２の位相制御手段と、前記第１の位相制御手段により求めた位相制御誤差
を解消する第１の位相制御量の変更量、及び前記第２の位相制御手段により求めた位相制
御誤差を解消する第２の位相制御量の変更量の符号が反転するか否かを判定し、前記符号
が同時に反転した場合、前記第１又は第２の位相制御手段の何れか片方の位相制御量の変
更を一旦停止する制御量変更停止手段とを備えることを特徴とするものである。
【発明の効果】
【００３５】
本発明によれば、制御量変更停止手段が位相制御誤差を解消する第１の位相制御量の変
更量及び第２の位相制御量の変更量の符号が反転するか否かを判定し、この符号が同時に
反転した場合、第１又は第２の位相制御手段の何れか片方の位相制御量の変更を一旦停止
するようになされる。
【００３６】
この構成によって、第１の位相制御量の変更量又は第２の位相制御量の変更量の何れか
片方を保持できるので、制御ゲインを変えることなく、かつ、所望としない収束点付近で
の制御量の振動を防止できるようになる。従って、第１及び第２の位相制御手段によって
制御される２つの制御変数が所望の値に収束するので、誤動作状態から抜け出すことがで
きる。しかも、位相の制御ゲインを変更する必要は無く、簡単な回路構成又はアルゴリズ
ムで光ＤＱＰＳＫ受信機を実現できるようになる。
【図面の簡単な説明】
【００３７】
【図１】本発明に係る第１の実施例としての光ＤＱＰＳＫ受信機１００の構成例を示すブロック図である。
【図２】光ＤＱＰＳＫ受信機１００の動作例を示すタイミングチャートである。
【図３】収束点付近における２つの制御変数が振動から脱出する例を示す図である。
【図４】本発明に係る第２の実施例としての光ＤＱＰＳＫ受信機２００の構成例を示すブロック図である。
【図５】従来例に係る光ＤＱＰＳＫ受信機３００の構成例を示すブロック図である。
【図６】２つの制御変数の位相平面と収束点Ｐの一部を示す図である。
【図７】収束点付近における２つの制御変数が振動する例を示す図である。
【発明を実施するための形態】
【実施例１】
【００３８】
続いて、図面を参照しながら本発明に係る離散値制御方法、光ＤＱＰＳＫ受信機、その
位相制御装置及び光ＤＱＰＳＫ受信方法の実施の形態について説明する。図１は、本発明
に係る光ＤＱＰＳＫ受信機１００の構成例を示すブロック図である。
【００３９】
図１に示す光ＤＱＰＳＫ受信機１００は本発明に係る離散値制御方法を応用したもので
ある。光ＤＱＰＳＫ受信機１００は、制御変更量算出回路６１により求めた第１の位相制
御量の変更量、及び制御変更量算出回路６５により求めた第２の位相制御量の変更量の符
号が反転するか否かをトラップ検出や、脱出回路等により判定し、第１及び第２の位相制
御量の変更量の符号が同時に反転した場合、位相制御器６０，６４の何れか片方の位相制
御量の変更を一旦停止する。この制御を実行することで、当該位相制御器６０，６４によ
り位相が制御される２つの制御変数が振動し続けることを防止できるようにしたものであ
る。以下の説明において、位相制御器６４の位相制御量の変更を一旦停止する場合を例に
挙げる。
【００４０】
光ＤＱＰＳＫ受信機１００は離散値制御装置を構成し、位相制御器６０，６４、トラッ
プ検出・脱出回路４０、タイミング発生器５１及び制御対象モジュール７０を備える。制
御対象モジュール７０は、図５に示したマッハツェンダ干渉計（以下単に干渉計４，７と
いう）、バランスド光検出器１０，１３、データ再生回路１１，１４から構成される。な
お、この制御対象モジュール７０と位相制御器６０，６４の接続関係は、[実施例２]にお
いて詳細に説明する。
【００４１】
図１に示す位相制御器６０は第１の位相制御手段の一例を構成し、制御変更量算出回路
６１、制御量保持回路６２及び加算器６３を備える。制御変更量算出回路６１の一方の入
力は制御対象モジュール７０の第２の出力OUT２に接続され、他方の入力は制御対象モジ
ュール７０のＳ１出力に接続され、その出力は加算器６３の他方の入力に接続されると共
に、トラップ検出・脱出回路４０に接続される。制御量保持回路６２の入力は加算器６３
の出力に接続される。制御量保持回路６２の出力は加算器６３の入力に接続される。加算
器６３の出力は制御対象モジュール７０の一方の入力IN１に接続される。なお、制御変更
量算出回路６１及び制御量保持回路６２は、タイミング発生器５１に接続される。
【００４２】
位相制御器６４は第２の位相制御手段の一例を構成し、制御変更量算出回路６５、制御
量保持回路６６、加算器６７、第１のスイッチ回路６８及び第２のスイッチ回路６９を備
える。制御変更量算出回路６５の一方の入力は制御対象モジュール７０の第１の出力OUT
１に接続され、他方の入力は制御対象モジュール７０のＳ５出力に接続され、その出力は
第１のスイッチ回路６８の一方の端子に接続されると共に、トラップ検出・脱出回路４０
に接続される。スイッチ回路６８の他方の端子は加算器６７の一方の入力に接続される。
【００４３】
制御量保持回路６６の入力は加算器６７の出力に接続される。制御量保持回路６２の出
力は加算器６７の他方の入力に接続される。加算器６７の出力は制御対象モジュール７０
の他方の入力IN２に接続される。なお、制御変更量算出回路６５はスイッチ回路６９を介
してタイミング発生器５１に接続され、制御量保持回路６６はそのままタイミング発生器
５１に接続される。制御量保持回路６２，６６にはフィリップ・フロップ（ＦＦ）回路が
使用されるが、これに限られることはなく、例えば、サンプルホールド回路を使用しても
良いし、Ａ／Ｄ変換回路及びＤ／Ａ変換回路を使用し、一度Ａ／Ｄ変換した値をデジタル
的に保持して、その後、その値をＤ／Ａ変換して利用しても良い。
【００４４】
トラップ検出・脱出回路４０は位相制御停止手段の一例を構成し、二値化回路４１，４
２、ＤＦＦ(Delay Flip-Flop)回路４３，４４、ＥＸＯＲ回路４５，４６、ＡＮＤ回路４
７及びＤＦＦ回路４８を備える。ＤＦＦ回路４３、ＤＦＦ回路４４及びＤＦＦ回路４８は
記憶回路の一例を構成する。二値化回路４１の入力は、位相制御器６０における制御変更
量算出回路６１の出力に接続される。二値化回路４１の出力は、ＤＦＦ回路４３の入力及
び、ＥＸＯＲ回路４５の一方の入力に接続される。ＤＦＦ回路４３の出力は、ＥＸＯＲ回
路４５の他方の入力に接続される。
【００４５】
また、二値化回路４２の入力は、位相制御器６４における制御変更量算出回路６５の出
力に接続される。二値化回路４２の出力は、記憶回路の一例を構成するＤＦＦ回路４４の
入力及びＥＸＯＲ回路４６の一方の入力に接続される。ＤＦＦ回路４４の出力は、ＥＸＯ
Ｒ回路４６の他方の入力に接続される。ＥＸＯＲ回路４５の出力は、論理回路の一例を構
成するＡＮＤ回路４７の一方の入力に接続され、ＥＸＯＲ回路４６の出力は、その他方の
入力に接続される。
【００４６】
ＡＮＤ回路４７の出力は、記憶回路の一例を構成するＤＦＦ回路４８の入力に接続され
る。ＤＦＦ回路４８の出力は、位相制御器６４のスイッチ回路６８，６９の各々に接続さ
れる。ＤＦＦ回路４３，４４，４８は、タイミング発生器５１に接続される。これらによ
り、光ＤＱＰＳＫ受信機１００を構成する。
【００４７】
続いて、図１、図２Ａ〜図２Ｍ及び図３を参照して、トラップ検出・脱出回路４０を備
えた光ＤＱＰＳＫ受信機１００の動作例について説明する。図２Ａ〜図２Ｍに示す各々の
制御量出力信号Ｓｃ〜スイッチ制御信号Ｓｎは、図２に示すＣＬＫのタイミングで、図１
に示した信号出力ポイント（ｃ）〜（ｎ）で検出される信号波形である。
【００４８】
図２Ａに示すＣＬＫは、タイミング発生器５１で発生するクロック信号（ＣＬＫ）であ
る。クロック信号は、制御変更量算出回路６１，６５、制御量保持回路６２，６６及びＤ
ＦＦ回路４３，４４，４８に供給される。
【００４９】
この例で、タイミング発生器５１からクロックが供給された位相制御器６０では、図１
に示した制御変更量算出回路６１及び制御量保持回路６２が当該クロックのタイミングで
、制御対象モジュール７０から出力されるＱブランチＳ［Ｑ］の出力信号Ｓａと検出信号
Ｓ１とに基づいて、ＩブランチＳ［Ｉ］の位相制御誤差を解消する第１の位相制御量を生
成する。
【００５０】
制御変更量算出回路６１では、制御対象モジュール７０からＱブランチＳ［Ｑ］の出力
信号Ｓａと検出信号Ｓ１とが入力され、当該出力信号Ｓａと検出信号Ｓ１からＩブランチ
Ｓ［Ｉ］の位相制御誤差に対する変更量が算出されて、制御変更量信号Ｓｅが出力される
。制御量保持回路６２では、制御変更量算出回路６１から出力される前回の位相制御量が
保持され、前回の位相制御量に基づく制御量出力信号Ｓｃ’を加算器６３に出力する。
【００５１】
加算器６３では、制御変更量信号Ｓｅ及び前回の制御量出力信号Ｓｃ’が入力され、制
御量保持回路６２に保持された前回の位相制御量と制御変更量算出回路６１で求めた変更
量とが加算されて位相制御量が求められ、制御量出力信号Ｓｃが出力される。位相制御器
６０は、求められた位相制御量に基づく制御量出力信号Ｓｃにより制御対象モジュール７
０のＩブランチＳ［Ｉ］の干渉計４（図４参照）を制御するようになる。
【００５２】
また、位相制御器６４では、制御変更量算出回路６５及び制御量保持回路６６がタイミ
ング発生器５１から供給されるクロックのタイミングで動作する。例えば、制御対象モジ
ュール７０から出力されるＩブランチＳ［Ｉ］の出力信号Ｓｂと検出信号Ｓ５とに基づい
て、ＱブランチＳ［Ｑ］の位相制御誤差を解消する第２の位相制御量を生成する。
【００５３】
制御変更量算出回路６５では、制御対象モジュール７０からＩブランチＳ［Ｉ］の出力
信号Ｓｂと検出信号Ｓ５とが入力され、当該出力信号Ｓｂと検出信号Ｓ５からＱブランチ
Ｓ［Ｑ］の位相制御誤差に対する変更量が算出されて、制御変更量信号Ｓｆが出力される
。制御量保持回路６６では、制御変更量算出回路６５から出力される前回の位相制御量が
保持され、前回の位相制御量に基づく制御量出力信号Ｓｄ’を出力する。
【００５４】
加算器６７では、制御変更量信号Ｓｆ及び前回の制御量出力信号Ｓｄ’が入力され、制
御量保持回路６６に保持された前回の位相制御量と制御変更量算出回路６５で求めた変更
量とが加算されて位相制御量が求められ、制御量出力信号Ｓｄが出力される。位相制御器
６４は、求めた位相制御量に基づく制御量出力信号Ｓｄにより制御対象モジュール７０の
ＱブランチＳ［Ｑ］の干渉計を制御するようになる。
【００５５】
また、トラップ検出・脱出回路４０においては、二値化回路４１が制御変更量算出回路
６１から制御変更量信号Ｓｅを入力し、当該制御変更量信号Ｓｅを二値化して得た二値化
信号ＳｇをＤＦＦ回路４３及びＥＸＯＲ回路４５に出力する。ＤＦＦ回路４３では、タイ
ミング発生器５１からのクロックのアップエッジのタイミングで、二値化回路４１から出
力された前回の二値化信号ＳｇをＦＦ出力信号ＳｉとしてＥＸＯＲ回路４５に出力される
。ＥＸＯＲ回路４５では、二値化回路４１から二値化信号Ｓｇが入力されると共に、ＤＦ
Ｆ回路４３から前回の二値化信号ＳｇとしてのＦＦ出力信号Ｓｉが入力されて排他的論理
和出力となるＥＸＯＲ出力信号Ｓｋが出力される。
【００５６】
また、二値化回路４２では、制御変更量算出回路６５から制御変更量信号Ｓｆが入力さ
れ、当該制御変更量信号Ｓｆを二値化して得た二値化信号ＳｈがＤＦＦ回路４４及びＥＸ
ＯＲ回路４６に出力される。ＤＦＦ回路４４は、タイミング発生器５１からのクロックの
アップエッジのタイミングで、二値化回路４２から出力された前回の二値化信号Ｓｈとし
てのＦＦ出力信号ＳｊがＥＸＯＲ回路４６に出力される。ＥＸＯＲ回路４６では、二値化
回路４２から二値化信号Ｓｇが入力されると共に、ＤＦＦ回路４４から前回の二値化信号
ＳｈとしてのＦＦ出力信号Ｓｊが入力されて排他的論理和出力となるＥＸＯＲ出力信号Ｓ
ｌ（エスエル）が出力される。
【００５７】
この例で、ＥＸＯＲ回路４５，４６は、制御方向が切り替わると、すなわち符号が反転
すると排他的論理和が真になり、ハイレベル（以下Ｈレベルという）のＥＸＯＲ出力信号
Ｓｋ，Ｓｌ（エスエル）を出力する。また、ＥＸＯＲ回路４５，４６は、制御方向が切り
替わらないと、すなわち符号が反転しないと排他的論理和が偽になりローレベル（以下Ｌ
レベルという）のＥＸＯＲ出力信号Ｓｋ，Ｓｌ（エスエル）を出力する。
【００５８】
また、ＡＮＤ回路４７には、ＥＸＯＲ回路４５からＥＸＯＲ出力信号Ｓｋが入力される
と共に、ＥＸＯＲ回路４６からＥＸＯＲ出力信号Ｓｌ（エスエル）が入力されて論理積出
力となるＡＮＤ出力信号Ｓｍが出力される。この例では、ＡＮＤ回路４７がＥＸＯＲ回路
４５，４６の両方からＨレベルのＥＸＯＲ出力信号Ｓｋ，Ｓｌ（エスエル）を入力すると
論理積が真になり、ＨレベルのＡＮＤ出力信号ＳｍをＤＦＦ回路４８に出力して振動とみ
なす。また、ＡＮＤ回路４７がＥＸＯＲ回路４５，４６の少なくとも一方からＬレベのＥ
ＸＯＲ出力信号Ｓｋ又はＳ１（エスエル）を入力すると論理積が偽になり、ＬレベルのＡ
ＮＤ出力信号ＳｍをＤＦＦ回路４８に出力して振動とみなさない。
【００５９】
ＤＦＦ回路４８は、クロックのダウンエッジのタイミングで、ＡＮＤ回路４７から出力
されたＡＮＤ出力信号Ｓｍに基づいてスイッチ制御信号Ｓｎを位相制御器６４のスイッチ
回路６８，６９に出力する。スイッチ回路６８，６９は、ＤＦＦ回路４８からＨレベルの
スイッチ制御信号Ｓｎが出力された場合、すなわち振動が認められた場合にはスイッチを
ＯＦＦにする。また、スイッチ回路６８，６９は、ＤＦＦ回路４８からＬレベルのスイッ
チ制御信号Ｓｎが出力された場合、すなわち振動が認められなかった場合にはスイッチ回
路６８，６９をＯＮにする。
【００６０】
振動が生じてスイッチ回路６８，６９をＯＦＦにした場合、制御量保持回路６６に保持
された前回の位相制御量が適用される。このスイッチ回路６８，６９のＯＦＦ状態は、ク
ロックで同期を取っているので、少なくとも次のクロックのタイミングまで保持される。
これらの動作を図３に示す例について説明をする。
【００６１】
この例では、図２Ａに示すＣＬＫ毎にＩブランチＳ［Ｉ］とＱブランチＳ［Ｑ］におけ
る２つの制御変数、すなわち、移相要素６，９の位相が、図３に示すＡ点〜Ｅ点に移動す
る。例えば、図７に示したようなＡ点とＢ点の間で振動が生じた場合を想定する。図２に
示す斜線部は、初期状態で不定の部分である。図３に示すＡ点では、初期状態のため位相
を変更していないので、制御変更量算出回路６１，６５から出力される変更量を示す制御
変更量信号Ｓｅ，Ｓｆが不定である。
【００６２】
この変更量を示す制御変更量信号Ｓｅ，Ｓｆは、ゼロの閾値によりプラス又はマイナス
に判定される多値信号である。この例では、説明の理解を容易にするために振幅を一定に
記載している。初期状態のＡ点では、変更量を示す制御変更量信号Ｓｅ，Ｓｆが不定であ
る。また、トラップ検出・脱出回路４０のＡＮＤ回路４７は、たまたまＬレベルのＡＮＤ
出力信号Ｓｍを出力すると仮定する。ＬレベルのＡＮＤ出力信号Ｓｍの場合、スイッチ切
替用のスイッチ制御信号ＳｎはスイッチＯＮを示す。この場合、位相制御器６４のスイッ
チ回路６８，６９はＯＮ状態である。
【００６３】
（１）図３に示すＡ点からＢ点へ制御を移動する場合
図２Ａに示すＣＬＫの時刻ｔ１のタイミングで、ＩブランチＳ［Ｉ］側の制御変更量算
出回路６１から出力される変更量を示す制御変更量信号Ｓｅは、図２Ｂに示すようにプラ
スの多値出力になる。ＱブランチＳ［Ｑ］側の制御変更量算出回路６５から出力される変
更量を示す制御変更量信号Ｓｆは、図２Ｇに示すように、マイナスの多値出力になる。
【００６４】
このプラスの制御変更量信号Ｓｅが制御量出力信号Ｓｃ’に加算されて出力される制御
量出力信号Ｓｃは、図２Ｃに示すように、プラスに増分を持った多値出力になる。マイナ
スの制御変更量信号Ｓｆが制御量出力信号Ｓｄ’に加算されて出力される制御量出力信号
Ｓｄは、図２Ｈに示すように、マイナスに増分を持った多値出力になる。これにより、２
つの制御変数の位相が、図３に示すＡ点からＢ点へ移動する。
【００６５】
このとき、二値化回路４１では、プラスの多値出力の制御変更量信号Ｓｅが二値化され
て、図２Ｄに示すようなＨレベルの二値化信号Ｓｇが生成される。二値化回路４２では、
マイナスの多値出力の制御変更量信号Ｓｆが二値化されて、図２Ｉに示すようなＬレベル
の二値化信号Ｓｈが生成される。ＥＸＯＲ回路４５では、ＤＦＦ回路４３から不定のＦＦ
出力信号Ｓｉが入力され（図２Ｅ参照）、二値化回路４１からＨレベルの二値化信号Ｓｇ
が入力されて、排他的論理和出力となる不定のＥＸＯＲ出力信号Ｓｋが生成される（図２
Ｆ参照）。
【００６６】
また、ＥＸＯＲ回路４６ではＤＦＦ回路４４から、図２Ｊに示すような不定のＦＦ出力
信号Ｓｊが入力され、二値化回路４２からＬレベルの二値化信号Ｓｈが入力されて、排他
的論理和出力となる不定のＥＸＯＲ出力信号Ｓｌ（エスエル）が生成される（図２Ｋ参照
）。
【００６７】
ＡＮＤ回路４７ではＥＸＯＲ回路４５，４６から各々不定のＥＸＯＲ出力信号Ｓｋ，Ｓ
ｌ（エスエル）が入力され、論理積出力となるＬレベルのＡＮＤ出力信号Ｓｍが生成され
る。この場合も、任意の値を取り得るので、図２Ｌに示すようなＡＮＤ出力信号Ｓｍがた
またまＬレベルであった場合を仮定する。ＬレベルのＡＮＤ出力信号Ｓｍの場合、図２Ｍ
に示すようなスイッチ切替用のスイッチ制御信号Ｓｎは、図２Ａに示すＣＬＫの時刻ｔ２
のタイミングで、スイッチＯＮを示す。この場合、位相制御器６４のスイッチ回路６８，
６９はＯＮ状態である。
【００６８】
（２）図３に示すＢ点からＡ点へ移動する場合
図２Ａに示すＣＬＫの時刻ｔ３のタイミングで、ＩブランチＳ［Ｉ］側の制御変更量算
出回路６１から出力される変更量を示す制御変更量信号Ｓｅが、図２Ｂに示すように、マ
イナスの多値出力になり、ＱブランチＳ［Ｑ］側の制御変更量算出回路６５から出力され
る変更量を示す制御変更量信号Ｓｆが、図２Ｇに示すように、プラスの多値出力になる。
【００６９】
このマイナスの制御変更量信号Ｓｅが制御量出力信号Ｓｃ’に加算されて出力される制
御量出力信号Ｓｃは、図２Ｃに示すように、マイナスに増分を持つ多値出力になり、プラ
スの制御変更量信号Ｓｆが制御量出力信号Ｓｄ’に加算されて出力される制御量出力信号
Ｓｄは、図２Ｈに示すように、プラスに増分を持つ多値出力になる。これにより、２つの
制御変数の位相が、図３に示すＢ点からＡ点へ移動する。
【００７０】
このとき、二値化回路４１ではマイナスの多値出力の制御変更量信号Ｓｅが二値化され
て、図２Ｄに示すようなＬレベルの二値化信号Ｓｇが生成され、二値化回路４２ではプラ
スの多値出力の制御変更量信号Ｓｆが二値化されて、図２Ｉに示すようなＨレベルの二値
化信号Ｓｈが生成される。ＥＸＯＲ回路４５ではＤＦＦ回路４３から、図２Ｅに示すよう
なＨレベルのＦＦ出力信号Ｓｉが入力され、二値化回路４１から図２Ｄに示すようなＬレ
ベルの二値化信号Ｓｇが入力されると、排他的論理和出力となるＨレベルのＥＸＯＲ出力
信号Ｓｋが生成される（図２Ｆ参照）。
【００７１】
ＥＸＯＲ回路４６では、ＤＦＦ回路４４から、図２Ｊに示すようなＬレベルのＦＦ出力
信号Ｓｊが入力され、二値化回路４２から図２Ｉに示すようなＨレベルの二値化信号Ｓｈ
が入力されると、排他的論理和出力となるＨレベルのＥＸＯＲ出力信号Ｓｌ（エスエル）
が生成される（図２Ｋ参照）。
【００７２】
ＡＮＤ回路４７では、ＥＸＯＲ回路４５，４６からＨレベルのＥＸＯＲ出力信号Ｓｋ，
Ｓｌ（エスエル）が入力されると、論理積出力となる図２Ｌに示すようなＨレベルのＡＮ
Ｄ出力信号Ｓｍが生成される。ＨレベルのＡＮＤ出力信号Ｓｍが生成されて論理が確定す
る場合、ＤＦＦ回路４８は、図２Ａに示すＣＬＫの時刻ｔ４のタイミングで、スイッチＯ
ＦＦを示す確定された、図２Ｍに示すようなＨレベルのＡＮＤ出力信号Ｓｍを出力する。
この場合、位相制御器６４のスイッチ回路６８，６９はＯＦＦ状態になる。
【００７３】
（３）図３に示すＡ点からＣ点へ移動する場合
図２Ａに示すＣＬＫの時刻ｔ５のタイミングで、ＩブランチＳ［Ｉ］側の制御変更量算
出回路６１から出力される変更量を示す制御変更量信号Ｓｅが、図２Ｂに示すようなプラ
スの多値出力になる。制御変更量算出回路６５からは、スイッチ回路６９がＯＦＦである
ため、ＣＬＫが入力されず、図２Ｇに示すように前回の値がそのまま変更量を示す制御変
更量信号Ｓｆとして保持される。プラスの制御変更量信号Ｓｅが制御量出力信号Ｓｃ’に
加算されて出力される制御量出力信号Ｓｃは、図２Ｃに示すようにプラスの増分を持つ多
値出力になる。制御量保持回路６６に保持された前回の位相制御量を示す制御量出力信号
Ｓｄは、スイッチ回路６８がＯＦＦであるため、増分としての変更量を示す制御変更量信
号Ｓｆが加算されない（図２Ｈ参照）。これにより、２つの制御変数の位相は、振動して
再び図３のＡ点からＢ点に移動せずに、図３のＡ点からＣ点へ移動する。
【００７４】
このとき、二値化回路４１ではプラスの多値出力の制御変更量信号Ｓｅが二値化されて
、図２Ｄに示すようにＨレベルの二値化信号Ｓｇが生成される。ＥＸＯＲ回路４５では、
ＤＦＦ回路４３から前回のＬレベルのＦＦ出力信号Ｓｉが入力され、二値化回路４１から
Ｈレベルの二値化信号Ｓｇが入力されて排他的論理和出力となるＬレベルのＥＸＯＲ出力
信号Ｓｋが生成される（図２Ｆ参照）。
【００７５】
また、二値化回路４２ではプラスの多値出力の制御変更量信号Ｓｆが二値化されて、図
２Ｉに示すようなＨレベルの二値化信号Ｓｈが生成される。ＥＸＯＲ回路４６ではＤＦＦ
回路４４からＨレベルのＦＦ出力信号Ｓｊが入力され、二値化回路４２からＨレベルの二
値化信号Ｓｈが入力されて、排他的論理和出力となるＬレベルのＥＸＯＲ出力信号Ｓｌ（
エスエル）が生成される（図２Ｋ参照）。
【００７６】
ＡＮＤ回路４７では、ＥＸＯＲ回路４５からＬレベルのＥＸＯＲ出力信号Ｓｋが入力さ
れ、ＥＸＯＲ回路４６からＬレベルのＥＸＯＲ出力信号Ｓｌ（エスエル）が入力されて、
論理積出力となるＬレベルのＡＮＤ出力信号Ｓｍが生成される（図２Ｌ参照）。Ｌレベル
のＡＮＤ出力信号Ｓｍの場合、ＤＦＦ回路４８は、図２Ａに示すＣＬＫの時刻ｔ６のタイ
ミングで、スイッチＯＮを確定する、図２Ｍに示すようなＬレベルのスイッチ制御信号Ｓ
ｎを出力する。これにより、位相制御器６４のスイッチ回路６８，６９はＯＮ状態になる
。
【００７７】
（４）図３に示すＣ点からＤ点へ移動する場合
図２Ａに示すＣＬＫの時刻ｔ５のタイミングで、ＩブランチＳ［Ｉ］側の制御変更量算
出回路６１から出力される変更量を示す制御変更量信号Ｓｅが、図２Ｂに示すようにプラ
スの多値出力になり、ＱブランチＳ［Ｑ］側の制御変更量算出回路６５から出力される変
更量を示す制御変更量信号Ｓｆが、図２Ｇに示すようにプラスの多値出力にある。
【００７８】
このプラスの制御変更量信号Ｓｅが制御量出力信号Ｓｃ’に加算されて出力される制御
量出力信号Ｓｃは、図２Ｃに示すようにプラスに増分を持つ多値出力になり、プラスの制
御変更量信号Ｓｆが制御量出力信号Ｓｄ’に加算されて出力される制御量出力信号Ｓｄは
、図２Ｈに示すようにプラスに増分を持つ多値出力になる。これにより、２つの制御変数
の位相が、図３に示すＣ点からＤ点へ移動する。
【００７９】
このとき、二値化回路４１ではプラスの多値出力の制御変更量信号Ｓｅを二値化して、
図２Ｄに示すようなＨレベルの二値化信号Ｓｇを生成する。二値化回路４２はプラスの多
値出力の制御変更量信号Ｓｆを二値化して、図２Ｉに示すようなＨレベルの二値化信号Ｓ
ｈを生成する。ＥＸＯＲ回路４５は、ＤＦＦ回路４３から前回のＨレベルのＦＦ出力信号
Ｓｉ（図２Ｅ参照）を入力し、二値化回路４１からＨレベルの二値化信号Ｓｇを入力して
排他的論理和出力となるＬレベルのＥＸＯＲ出力信号Ｓｋを生成する（図２Ｆ参照）。
【００８０】
また、ＥＸＯＲ回路４６はＤＦＦ回路４４から、図２Ｊに示すようなＨレベルのＦＦ出
力信号Ｓｊを入力し、二値化回路４２からＨレベルの二値化信号Ｓｈを入力して、排他的
論理和出力となるＬレベルのＥＸＯＲ出力信号Ｓｌ（エスエル）を生成する（図２Ｋ参照
）。
【００８１】
ＡＮＤ回路４７では、ＥＸＯＲ回路４５からＬレベルのＥＸＯＲ出力信号Ｓｋを入力し
、ＥＸＯＲ回路４６からＬレベルのＥＸＯＲ出力信号Ｓｌ（エスエル）を入力して、図２
Ｌに示すような論理積出力となるＬレベルのＡＮＤ出力信号Ｓｍを生成する。Ｌレベルの
ＡＮＤ出力信号Ｓｍの場合、ＤＦＦ回路４８は、図２に示すＣＬＫの時刻ｔ６のタイミン
グで、スイッチＯＮを確定する、図２Ｍに示すようなＬレベルのスイッチ制御信号Ｓｎを
出力する。
【００８２】
これにより、位相制御器６４のスイッチ回路６８，６９はＯＮ状態になる。図３に示す
Ｄ点からＥ点へ移動の制御も同様に行われ、２つの制御変数の位相が、図６に示した収束
点Ｐに収束する。
【００８３】
このように、本発明に係る第１の実施例によれば、トラップ検出・脱出回路４０は、制
御変更量算出回路６１により求めた第１の位相制御量の変更量、及び制御変更量算出回路
６５により求めた第２の位相制御量の変更量の符号が反転するか否かを判定し、第１及び
第２の位相制御量の変更量の符号が同時に反転した場合、位相制御器６４の位相制御量の
変更を一旦停止するようになされる。
【００８４】
これにより、第１の位相制御量の変更量を保持できるので、制御ゲインを変えることな
く、かつ、所望としない収束点付近での制御量の振動を防止できるようになる。従って、
位相制御器６０及び６４によって制御される２つの制御変数が位相制御器６０の側の値に
収束するので、誤動作状態から抜け出すことができる。しかも、位相の制御ゲインを変更
する必要は無く、簡単な回路構成又はアルゴリズムで光ＤＱＰＳＫ受信機１００を実現で
きるようになる。
【実施例２】
【００８５】
続いて、図４を参照して、本発明に係る第２の実施例としての光ＤＱＰＳＫ受信機２０
０の構成例について説明する。図４に示す光ＤＱＰＳＫ受信機２００は、光ＤＱＰＳＫの
変調信号Ｓ［０］をハーフミラー１ａ等により２光束に分割して、それぞれをＩブランチ
Ｓ［Ｉ］，ＱブランチＳ［Ｑ］に出力する。なお、ハーフミラー１ａは分岐手段の一例を
構成する。光ＤＱＰＳＫ受信機２００の制御対象モジュール７０は、２個のマッハツェン
ダ干渉計（干渉手段：以下単に干渉計４，７という）、２個のバランスド光検出器（以下
単に光検出器１０，１３という）、２個のデータ再生回路１１，１４から構成される。
【００８６】
干渉計４、光検出器１０、データ再生回路１１及び位相制御器６０は、ＩブランチＳ［
Ｉ］に設けられる。干渉計４は光遅延要素５及び移相要素６を有している。光遅延要素５
は干渉計４の上側アームに設けられる。移相要素６はその下側アームに設けられる。移相
要素６の位相量（すなわち、移相量）は「π／４」である。移相要素６は入力IN１を有し
ている。入力IN１には、位相制御器６０の加算器６３の出力が接続される。
【００８７】
干渉計４及び移相要素６には光検出器１０が接続される。光検出器１０の出力はデータ
再生回路１１の入力及び位相制御器６０に接続される。位相制御器６０には図１で説明し
たものが使用される。データ再生回路１１の出力は出力端子OUT１に接続される。
【００８８】
同様にして、ＱブランチＳ［Ｑ］には、干渉計７、光検出器１３、データ再生回路１４
及び位相制御器６４が設けられている。干渉計７は光遅延要素８及び移相要素９を有して
いる。光遅延要素８は干渉計７の上側アームに設けられる。移相要素９はその下側アーム
に設けられる。移相要素９の位相量（すなわち、移相量）は「−π／４」である。移相要
素９は入力IN２を有している。入力IN２には、位相制御器６４の加算器６７の出力が接続
される。
【００８９】
干渉計７及び移相要素９には光検出器１３が接続される。光検出器１３の出力はデータ
再生回路１４の入力及び位相制御器６４に接続される。位相制御器６４には図１で説明し
たものが使用される。データ再生回路１４の出力は出力端子OUT２に接続される。これら
により制御対象モジュール７０を構成する。
【００９０】
続いて、図４を参照して光ＤＱＰＳＫ受信機２００の動作例について説明する。この例
では、光遅延要素５，８による遅延時間が光ＤＱＰＳＫ受信機２００における１シンボル
時間に設定されている。光ＤＱＰＳＫ受信機２００においては、移相要素６，９の位相を
それぞれ、π／４＋（π×ｉ）／２、−π／４＋（π×ｉ）／２に制御することが目標で
ある。なお、上記数式の「ｉ」は整数である。これらの位相は、位相制御器６０，６４に
よる制御目標である。
【００９１】
この例では、移相要素６，９は、移相量が正確に「π／４」，「−π／４」に制御され
ることが非常に重要である。そうでないと、許容範囲を超えた光Ｓ／Ｎ比の劣化が発生す
る。正確な移相量を得るためには、通常、フィードバック制御が行われる。位相制御器６
０，６４は、干渉計４，７の位相制御誤差を検出し、位相が目標値に保持されるように該
移相要素６，９の位相を調整する。
【００９２】
図４に示した  光検出器１０は、干渉計４の出力光に対応するＩブランチＳ［Ｉ］の検
出信号Ｓ１（電流信号）を生成する。データ再生回路１１は、検出信号Ｓ１を入力すると
共にゼロ閾値を用いた閾値判定によりＩブランチＳ［Ｉ］の出力信号Ｓ２（＝Ｓｂ）を再
生する。一方、光検出器１３は、干渉計７の出力光に対応するＱブランチＳ［Ｑ］の検出
信号Ｓ５（電流信号）を生成する。データ再生回路１４は、検出信号Ｓ５を入力すると共
にゼロ閾値を用いた閾値判定によりＱブランチＳ［Ｑ］の出力信号Ｓ６（＝Ｓａ）を再生
する。
【００９３】
ＩブランチＳ［Ｉ］の位相制御器６０においては、制御変更量算出回路６１が、光検出
器１０から出力されるＩブランチＳ［Ｉ］の検出信号Ｓ１およびデータ再生回路１４から
出力されるＱブランチＳ［Ｑ］の出力信号Ｓ６（＝Ｓａ）を入力し、この検出信号Ｓ１と
出力信号Ｓ６を互いに掛合わせ、その後に高周波成分を除去する。これにより、Ｉブラン
チＳ［Ｉ］の位相制御誤差に対する変更量を生成できるようになる。
【００９４】
加算器６３は、制御変更量算出回路６１で求めた変更量と制御量保持回路６２に保持さ
れた前回の位相制御量を加算して位相制御量を求め、ここで求めた位相制御量に基づいて
ＩブランチＳ［Ｉ］の干渉計４の位相量を制御する。
【００９５】
例えば、加算器６３からの位相制御量が「プラス」であれば、ＩブランチＳ［Ｉ］の干
渉計４の位相量（すなわち、移相要素６の移相量）が増加し、位相制御量が「マイナス」
であれば、ＩブランチＳ［Ｉ］の干渉計４の位相量が減少する。
【００９６】
また、ＱブランチＳ［Ｑ］の位相制御器６４においては、制御変更量算出回路６５が、
光検出器１３から出力されるＱブランチＳ［Ｑ］の検出信号Ｓ５およびデータ再生回路１
１から出力されるＩブランチＳ［Ｉ］の出力信号Ｓ２（＝Ｓｂ）を入力し、この出力信号
Ｓ２と検出信号Ｓ５を互いに掛合わせ、その後に高周波成分を除去する。これにより、Ｑ
ブランチＳ［Ｑ］の位相制御誤差に対する変更量を生成できるようになる。
【００９７】
加算器６７は、制御変更量算出回路６５で求めた変更量と制御量保持回路６６に保持さ
れた前回の位相制御量を加算して位相制御量を求め、ここで求めた位相制御量に基づいて
ＱブランチＳ［Ｑ］の干渉計７の位相量を制御する。
【００９８】
例えば、加算器６７からの位相制御量が「プラス」であれば、ＱブランチＳ［Ｑ］の干
渉計７の位相量（すなわち、移相要素９の移相量）が増加し、位相制御量が「マイナス」
であれば、ＱブランチＳ［Ｑ］の干渉計７の位相量が減少する。
【００９９】
上述の位相制御器６０，６４に接続されるトラップ検出・脱出回路４０の構成例及び動
作例については、図１で詳細に説明したので省略するが、このトラップ検出・脱出回路４
０によれば、ＩブランチＳ［Ｉ］とＱブランチＳ［Ｑ］の２つの制御変数が振動すること
を検出して、片側の位相制御器６４の位相制御を一旦停止することにより、２つの制御変
数が振動し続けることを防止している。
【０１００】
なお、図４に示す信号出力ポイント（ｃ）〜信号出力ポイント（ｎ）では、図２に示し
たＣＬＫのタイミングで、図２の制御量出力信号Ｓｃ〜スイッチ制御信号Ｓｎが出力され
る。また、位相制御器６０，６４による位相制御量の算出は回路に限らずソフトウェアに
より求めるようにしてもよい。また、２つの制御変数の初期状態が図６に示した△印の場
合、所望でない収束点Ｐから抜け出すためのきっかけがないため、そのきっかけとしての
ディザ（Dither）を与えるようにしてもよい。
【０１０１】
従って、位相制御器６０，６４によって制御される２つの制御変数が所望の値に収束す
るので、誤動作状態から抜け出すことができる。しかも、位相の制御ゲインを変更する必
要は無く、簡単な回路構成又はアルゴリズムで光ＤＱＰＳＫ受信機２００を実現できるよ
うになる。
【０１０２】
上述した実施例では、位相制御器６４の側を停止する場合について説明したが、これに
限られることはなく、位相制御器６０にスイッチ回路６８，６９を設けて、位相制御時、
位相制御器６０の制御変更量算出回路６１の機能を停止してもよい。もちろん、位相制御
器６０，６４にスイッチ回路６８，６９を設け、選択的に位相制御器６０又は位相制御器
６４の機能を停止してもよい。
【産業上の利用可能性】
【０１０３】
本発明は、光ＤＱＰＳＫの変調信号の位相を制御する光ＤＱＰＳＫ受信機の位相制御装
置に適用して極めて好適である。
【符号の説明】
【０１０４】
１ａ・・・ハーフミラー（分岐手段）、４，７・・・マッハツェンダ干渉計（干渉手段
）、６０・・・位相制御器（第１の位相制御手段）、６４・・・位相制御器（第２の位相
制御手段）、４０・・・トラップ検出・脱出回路（位相制御停止手段）、５１・・・タイ
ミング発生器（タイミング発生手段）、６１，６５・・・制御変更量算出回路、６２，６
６・・・制御量保持回路、６３，６７・・・加算器、４３，４４・・・ＤＦＦ回路（記憶
回路）、４５，４６・・・ＥＸＯＲ回路（論理回路）、４７・・・ＡＮＤ回路（論理回路
）
【図１】
2012010007.tif 000003
【図２】
2012010007.tif 000004
【図３】
2012010007.tif 000005
【図４】
2012010007.tif 000006
【図５】
2012010007.tif 000007
【図６】
2012010007.tif 000008
【図７】
2012010007.tif 000009