(57)【要約】【課題】記録装置が省電力モードからの復帰する時に、ＳＤＲＡＭに関する不要な初期化処理を省略して高速な復帰処理を行うことである。【解決手段】動作状態から停止状態に遷移する際、ＳＤＲＡＭをセルフリフレッシュ動作させるかどうかの情報をフラグに保持する。停止状態からの復帰時にフラグを参照し、停止状態においてＳＤＲＡＭがセルフリフレッシュ動作を行っていた場合は初期化処理を省略する。【選択図】  図１０
2012221171.tif 000002
【特許請求の範囲】
【請求項１】
消費電力が削減されるスリープモードへの移行と前記スリープモードからの復帰が可能な記録装置であって、
モードレジスタを有するＳＤＲＡＭからなる記憶手段と、
装置が電源オフの状態から電源オンの状態に移行する場合には、前記ＳＤＲＡＭに対して初期化処理を実行し、装置が前記スリープモードから前記電源オンの状態に復帰する場合には、前記初期化処理を省略するよう制御する制御手段とを有することを特徴とする記録装置。
【請求項２】
前記ＳＤＲＡＭに電力を供給するＲＡＭ電源と前記ＳＤＲＡＭを除く装置の各部に電力を供給するシステム電源とを有する電源回路とをさらに有し、
前記制御手段はさらに、
前記装置が電源オフの状態から電源オンの状態に移行する場合には、前記ＲＡＭ電源と前記システム電源の両方をオンの状態にし、前記電源オンの状態から前記スリープモードに移行する場合には、前記ＲＡＭ電源はオンの状態に維持する一方、前記システム電源をオフの状態にし、前記スリープモードから前記電源オンの状態に復帰する場合には、前記システム電源をオンの状態にするよう制御することを特徴とする請求項１に記載の記録装置。
【請求項３】
前記ＳＤＲＡＭは、ＤＤＲ−ＳＤＲＡＭ、ＤＤＲ２−ＳＤＲＡＭ、或は、ＳＤＲ−ＳＤＲＡＭであることを特徴とする請求項１又は２に記載の記録装置。
【請求項４】
前記記録装置の動作モードの遷移を示すフラグを設定するレジスタをさらに有し、
前記制御手段は、前記電源オフの状態から前記電源オンの状態に移行する場合、及び、前記スリープモードから前記電源オンの状態に復帰する場合には、前記レジスタのフラグの値を参照し、前記フラグの値に従って、前記初期化処理を省略するかどうかを制御することを特徴とする請求項１乃至３のいずれか１項に記載の記録装置。
【請求項５】
前記装置が前記電源オンの状態から前記スリープモードに移行すると計時を開始するタイマをさらに有し、
前記制御手段はさらに、前記タイマによる計時時間が予め定められた時間に到達すると、前記ＲＡＭ電源をオフの状態にして、前記装置を電源オフの状態にするよう制御することを特徴とする請求項４に記載の記録装置。
【請求項６】
前記ＲＡＭ電源の出力電圧を監視する電圧監視回路をさらに有し、
前記制御手段は、前記電圧監視回路により監視される電圧が予め定められた基準値を下回った場合には、前記レジスタのフラグの値をクリアするよう制御することを特徴とする請求項５に記載の記録装置。
【請求項７】
前記初期化処理は、前記ＳＤＲＡＭのモードレジスタのセットや全バンクのプリチャージを含むことを特徴とする請求項１乃至６のいずれか１項に記載の記録装置。
【請求項８】
消費電力が削減されるスリープモードへの移行と前記スリープモードからの復帰が可能であり、モードレジスタを有するＳＤＲＡＭからなる記憶手段を備えた記録装置の動作の制御方法であって、
装置が電源オフの状態から電源オンの状態に移行する場合には、前記ＳＤＲＡＭに対して初期化処理を実行し、装置が前記スリープモードから前記電源オンの状態に復帰する場合には、前記初期化処理を省略するよう制御することを特徴とする記録装置の動作の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は記録装置及びその動作の制御方法に関する。
【背景技術】
【０００２】
近年の記録装置などの電子機器では、消費電力の低いスリープモードから通常の動作状態に短い時間で復帰することが求められ、印刷開始までの復帰時間の短縮が重要になっている。特に、ＳＤＲＡＭなどの揮発性メモリへの電力供給は継続しつつ、ＣＰＵなど他の回路ブロックへの電力の供給を停止することにより実現される、極めて消費電力の低いスリープモードを備えた機器での復帰時間を短縮することが要請されている。
【０００３】
ところで、ＤＤＲ２−ＳＤＲＡＭなどのクロック同期型の揮発性メモリでは、ライトやリードなどの通常のメモリアクセスを開始する以前に、モードレジスタのセットや全バンクのプリチャージなどを含む一連の手順を実行する必要がある。
【０００４】
以下、この明細書ではこの一連の手順を揮発性メモリの「初期化」と表記し、この明細書におけるメモリの「初期化」にはメモリの特定の領域に対して「０」など特定の値をライトする処理は含まないものとする。
【０００５】
例えば、特許文献１は、揮発性メモリのリフレッシュに使用される副電源の切断がない場合には装置起動時のメモリ診断を省略し、揮発性メモリに所定の値をライトする処理のみ行うことで起動時間を短縮できるメモリ診断初期化装置を開示している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平９−２５９０４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら上記従来例のメモリ診断初期化装置では、メモリ診断を省略することは可能であるが、ＳＤＲＡＭメモリのデバイスの初期化手順を省略する構成については開示していない。従って、従来の記録装置ではスリープモードからの復帰に際してＳＤＲＡＭメモリのデバイスの初期化が依然として必要であり、その結果、スリープモードからの復帰に時間を要するという課題があった。
【０００８】
本発明は上記従来例に鑑みてなされたもので、スリープモードから短時間で記録可能状態に復帰するためにＳＤＲＡＭメモリデバイスの一連の初期化手順を省略可能な記録装置及びその動作の制御方法を提供すること目的としている。
【課題を解決するための手段】
【０００９】
上記目的を達成するために本発明の記録装置は次のような構成からなる。
【００１０】
即ち、消費電力が削減されるスリープモードへの移行と前記スリープモードからの復帰が可能な記録装置であって、モードレジスタを有するＳＤＲＡＭからなる記憶手段と、装置が電源オフの状態から電源オンの状態に移行する場合には、前記ＳＤＲＡＭに対して初期化処理を実行し、装置が前記スリープモードから前記電源オンの状態に復帰する場合には、前記初期化処理を省略するよう制御する制御手段とを有することを特徴とする。
【００１１】
また本発明を別の側面から見れば、消費電力が削減されるスリープモードへの移行と前記スリープモードからの復帰が可能であり、モードレジスタを有するＳＤＲＡＭからなる記憶手段を備えた記録装置の動作の制御方法であって、装置が電源オフの状態から電源オンの状態に移行する場合には、前記ＳＤＲＡＭに対して初期化処理を実行し、装置が前記スリープモードから前記電源オンの状態に復帰する場合には、前記初期化処理を省略するよう制御することを特徴とする記録装置の動作の制御方法を備える。
【発明の効果】
【００１２】
従って本発明によれば、スリープモードから復帰する場合に、ＳＤＲＡＭに対する初期化処理を省略するので、高速に電源オンの状態に復帰することができるという効果がある。
【図面の簡単な説明】
【００１３】
【図１】本発明の代表的な実施例である記録装置の概略構成を示す外観斜視図である。
【図２】図１に示した記録装置のコントローラの詳細な構成を示すブロック図である。
【図３】図２に示した電源回路部の詳細な構成を示すブロック図である。
【図４】図３に示した電源回路部の状態と記録装置の動作モードの関係を示す図である。
【図５】図２に示した記録装置のコントローラに含まれるＡＳＩＣが備えるレジスタ群の構成を示す図である。
【図６】図５に示したレジスタ群において電源回路部の制御とフラグ情報の取得に係るビットフィールドを説明する図である。
【図７】ＲＡＭの初期化処理動作を示すフローチャートである。
【図８】記録装置における電源オンモードから各モードに移行する処理の動作を説明するフローチャートである。
【図９】電源回路部のフラグ状態と記録装置の動作モードの関係を説明する図である。
【図１０】記録装置における起動処理の動作を説明するフローチャートである。
【図１１】実施例２に従う記録装置の電源回路部の構成を示すブロック図である。
【図１２】実施例３に従う記録装置の電源回路部の構成を示すブロック図である。
【発明を実施するための形態】
【００１４】
以下添付図面を参照して本発明の好適な実施例について、さらに具体的かつ詳細に説明する。ただし、この実施例に記載されている構成要素の相対配置等は、特定の記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。
【００１５】
なお、この明細書において、「記録」（「プリント」という場合もある）とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わない。さらに人間が視覚で知覚し得るように顕在化したものであるか否かも問わず、広く記録媒体上に画像、模様、パターン等を形成する、または媒体の加工を行う場合も表すものとする。
【００１６】
また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。
【００１７】
さらに、「インク」（「液体」と言う場合もある）とは、上記「記録（プリント）」の定義と同様広く解釈されるべきものである。従って、記録媒体上に付与されることによって、画像、模様、パターン等の形成または記録媒体の加工、或いはインクの処理（例えば記録媒体に付与されるインク中の色剤の凝固または不溶化）に供され得る液体を表すものとする。
【実施例１】
【００１８】
＜装置構成の説明（図１〜図６）＞
図１は本発明の実施例１に従うシリアルスキャン方式の記録装置の概略構成を示す外観斜視図である。図１に示す記録装置１００は、架設されたガイドレール１０１と１０２に沿ってキャリッジ１０３が図中の矢印「Ｘ」で示される方向（主走査方向）に移動自在にガイドされている。キャリッジ１０３は、キャリッジモータ（不図示）とその駆動力を伝達する無端ベルト等の駆動力伝達機構により主走査方向に往復移動される。キャリッジ１０３には記録ヘッド１０４が搭載され、記録装置１００に装着された各色のインクを収容したインクタンク（不図示）からチューブを介してインクが供給される。
【００１９】
記録装置１００では記録ヘッド１０４はインクジェット記録ヘッドであり、インク滴を吐出可能な吐出口が主走査方向と交差する方向に配列されてノズル列が形成されている。吐出口からインクを吐出させるための機構として、電気熱変換素子（ヒータ）や圧電効果を利用したピエゾ素子などを用いることができる。電気熱変換素子を用いた場合には、電気熱変換素子の発熱によってインクを発泡させ、発泡の際に生じる発泡エネルギーを利用して吐出口からインクを吐出させる。
【００２０】
記録媒体としての代表的な例である用紙は、ロール状に巻回されたロール紙１０５を記録装置１００に装着し、ロール紙１０５から引き出された用紙の端が記録装置１００の挿入口から挿入される。ロール紙は搬送ローラ１０６によって主走査方向と直交する図中の矢印「Ｙ」で示される方向（副走査方向）に搬送される。記録装置１００は、記録ヘッド１０４を主走査方向に往復移動させつつ用紙の記録領域に向かってインク滴を吐出させる記録動作と、記録ヘッド１０４の記録幅に対応する距離だけ用紙を副走査方向に搬送する搬送動作とを繰り返して用紙上に画像を記録する。
【００２１】
記録装置１００は、コントローラとプリンタエンジンと電源回路部等から構成される。
【００２２】
図２は記録装置の制御構成を示すブロック図である。図２では、特にコントローラの詳細な構成とともに、そのコントローラと電源回路部との接続関係が示されている。
【００２３】
コントローラ２００は、パーソナルコンピュータ等のホスト装置（以下、ホスト）２５０から印刷指示および記録用の画像データを受信し、受信した画像データをプリンタエンジン２６０で記録可能な形式の二値画像データに変換して出力する機能を提供する。コントローラ２００は、ＣＰＵ２０１、汎用入出力ポートコントローラ２０２、ＲＡＭコントローラ２０３、ＲＯＭコントローラ２０４、通信インタフェース２０５、操作部制御回路２０６、および表示部制御回路２０７を備えている。
【００２４】
また、コントローラ２００は、拡張バス回路２０８、画像処理プロセッサ２０９、およびプリンタエンジンインタフェース２１０を備える。上述したこれらの各ブロックはバスライン２１２ａ〜２１２ｊを介してシステムバスブリッジ２１１に接続されている。実施例１では、これらのブロックはシステムＬＳＩとして一つのパッケージに封止されたＡＳＩＣ（アプリケーション専用集積回路）２１３として実現されている。さらに、コントローラ２００は、ＲＡＭ２１５、ＲＯＭ２１７、操作部２１９、表示部２２０、及び機能拡張ユニットを装着する拡張スロット２２１を備える。
【００２５】
ＣＰＵ２０１は、コントローラ２００全体の制御を司る。ＣＰＵ２０１は、ＲＯＭ２１７またはＲＡＭ２１５に格納された制御手順（プログラム）を読み出し実行することによって、入出力ポート２１４の制御、通信インタフェース２０５の制御、操作部２１９および表示部２２０の制御を行う。また、ＣＰＵ２０１は、受信した画像データを二値画像データに変換するための画像処理プロセッサ２０９の制御や、生成された二値画像データをプリンタエンジン２６０へ転送するためのプリンタエンジンインタフェース２１０の制御等を行う。
【００２６】
ＣＰＵ２０１はコントローラ２００に電力供給が開始されリセット状態が解除されるとリセットベクタと呼ばれる所定の番地からプログラムを読み出して制御手順を実行する。実施例１ではＣＰＵ２０１のリセットベクタに対応するアドレスはＲＯＭ２１７に割り当てられており、リセットが解除されるとＣＰＵ２０１はＲＯＭ２１７からプログラムコードを読み出して制御手順の実行を開始する。
【００２７】
汎用入出力ポートコントローラ２０２は、ＡＳＩＣ２１３の入出力ポート２１４を制御する機能を備えている。入出力ポート２１４は、汎用入出力ポートコントローラ２０２に設けられたレジスタに設定されたパラメータに従って入力ポートまたは出力ポートとして機能する。出力に設定された入出力ポート２１４を介して電源回路部３００やその他の回路ブロック（不図示）を制御し、入力に設定された入出力ポート２１４を介して電源回路部３００のフラグやその他の回路ブロック（不図示）の状態を取得する。出力に設定されたポートによる回路の制御や、入力に設定されたポートによる回路状態の取得は後述するレジスタ群を介して実現される。
【００２８】
ＲＡＭコントローラ２０３は、ＲＡＭバス２１６を介してＡＳＩＣ２１３に接続されたＲＡＭ２１５の制御を行う機能を備えている。ＲＡＭコントローラ２０３はＣＰＵ２０１とＤＭＡＣを有する各ブロックとＲＡＭ２１５との間で、書き込みまたは読み出しされるデータの中継を行う。ＲＡＭコントローラ２０３は、ＣＰＵ２０１と各ブロックからの読み出し要求や書き込み要求に応じて必要な制御信号を生成してＲＡＭ２１５への書き込みやＲＡＭ２１５からの読み出しを実現する。また、ＲＡＭコントローラ２０３はＲＡＭ制御レジスタを有し、ＣＰＵ２０１がレジスタにライトすると必要な制御信号を生成してＲＡＭ２１５にコマンドを発行する機能を備えている。なお、ＲＡＭ制御レジスタの詳細については図面を参照して後述する。
【００２９】
ＲＯＭコントローラ２０４は、ＲＯＭバス２１８を介してＡＳＩＣ２１３に接続されたＲＯＭ２１７の制御を行う機能を備えている。ＲＯＭコントローラ２０４は、ＣＰＵ２０１からの読み出し要求に応じて必要な制御信号を生成して、予めＲＯＭ２１７に格納された制御手順やデータを読み出し、システムバスブリッジ２１１を介してＣＰＵ２０１に読み出した内容を転送する。また、ＲＯＭ２１７がフラッシュメモリ等の電気的書換可能なデバイスで構成される場合、ＲＯＭコントローラ２０４は必要な制御信号を発生してＲＯＭ２１７の内容を書き換える機能を備えている。
【００３０】
通信インタフェース２０５は、パーソナルコンピュータやワークステーション等のホスト２５０との間でデータの送受信を行う機能を備え、ホスト２５０から受信した画像データを、ＲＡＭコントローラ２０３を介してＲＡＭ２１５に格納する機能を備えている。通信インタフェース２０５の通信方式としては、ＵＳＢやＩＥＥＥ１３９４などの高速シリアル通信、ＩＥＥＥ１２８４などのパラレル通信、或は、１００ＢＡＳＥ−ＴＸや１０００ＢＡＳＥ−Ｔ等のネットワーク通信などいずれの方式であってもよい。また、これらの複数の通信方式を有していてもよい。さらには、有線による通信方式に限らず、無線による通信方式であっても良い。
【００３１】
操作部制御回路２０６は、操作部２１９を構成するスイッチから出力される電気信号の状態をＣＰＵ２０１からのリード命令に対してレジスタ情報として通知する機能を備えている。また、操作部制御回路２０６は、スイッチから出力される電気信号の状態に変化が発生すると、ＣＰＵ２０１に対して割り込み信号を生成する機能を備えている。表示部制御回路２０７は、表示部２２０を構成するＬＣＤやＬＥＤに電気信号を出力する機能を備える。拡張バス回路２０８は、拡張スロット２２１に装着した機能拡張ユニットを制御する機能を備え、拡張バス２２２を介して機能拡張ユニットにデータを送信する制御および機能拡張ユニットが出力するデータを受信する制御を行う。拡張スロット２２１には、大容量記憶機能を提供するハードディスクドライブユニット（ＨＤＤ）、あるいはＵＳＢやＩＥＥＥ１３９４のほか、ＩＥＥＥ１２８４などに準拠した通信インタフェースによりホストと通信を行う通信ユニットなどが装着可能である。
【００３２】
画像処理プロセッサ２０９は、ホスト２５０から受信した画像データをプリンタエンジン２６０で印刷可能な二値画像データに変換する。プリンタエンジンインタフェース２１０は、コントローラ２００とプリンタエンジン２６０との間でデータの送受信を行うブロックである。プリンタエンジンインタフェース２１０は、ＤＭＡＣ（ダイレクトメモリアクセスコントローラ）を有している。これにより、プリンタエンジンインタフェース２１０は、画像処理プロセッサ２０９で生成されＲＡＭ２１５に格納されている二値画像データを、ＲＡＭコントローラ２０３を介して順次読み出してプリンタエンジン２６０に転送する。なお、通信インタフェース２０５、拡張バス回路２０８、および画像処理プロセッサ２０９は、プリンタエンジンインタフェース２１０と同様にＤＭＡＣ機能を有し、メモリアクセス要求を発行する機能を備えている。
【００３３】
システムバスブリッジ２１１は、ＡＳＩＣ２１３を構成する各ブロック間を接続する機能を備えるほか、複数のブロックから同時にアクセス要求が発行された場合に、バス権を調停する機能を備えている。ＣＰＵ２０１とＤＭＡＣを有する各ブロックがＲＡＭコントローラ２０３を介してＲＡＭ２１５へのアクセス要求をほぼ同時に発行する場合があり、システムバスブリッジ２１１は予め指定された優先順位に従って適切に調停を行う。
【００３４】
ＲＡＭ２１５は、同期ＤＲＡＭ（ＳＤＲＡＭ）で構成され、ＣＰＵ２０１が実行する制御手順の格納、画像処理プロセッサ２０９において生成された二値画像データの一時的な記憶領域やＣＰＵ２０１の作業領域を提供する。また、ＲＡＭ２１５は、通信インタフェース２０５がホスト２５０から受信した画像データの一時的なバッファリングや拡張バス２２２を介して接続された機能拡張ユニットとの間で受け渡しされるデータの一時保存などのために用いられる。実施例１では、ＲＡＭ２１５はＤＤＲ２−ＳＤＲＡＭで構成されている。
【００３５】
ＲＡＭバス２１６はＤＤＲ２−ＳＤＲＡＭで構成されたＲＡＭ２１５とＡＳＩＣ２１３とを電気的に接続するバスで、制御信号線、アドレスバス、バンクアドレスバス、およびデータバスで構成される。制御信号線は、クロックイネーブル信号ＣＫＥ、チップ選択信号ＣＳ、行アドレスストローブ信号ＲＡＳ、列アドレスストローブ信号ＣＡＳ、ライトイネーブル信号ＷＥ、ならびに差動クロック信号対ＣＫおよびＣＫ＃を有している。これら制御信号線の状態の組み合わせにより、データのリードやライトのほか、オートリフレッシュ処理やプリチャージ処理、モードレジスタセット処理のコマンドを通知することができる。また、バンクアドレスバスは３本の信号線で構成され、データのリードおよびライトの際にアクセスするメモリバンクを特定するほか、拡張モードレジスタセット処理を実行する際に拡張モードレジスタの番号の指定に使用される。
【００３６】
ＲＯＭ２１７はフラッシュメモリ等で構成され、ＣＰＵ２０１が実行する制御手順および記録制御に必要なパラメータを格納する。フラッシュメモリは電気的書換可能な不揮発性のデバイスであり、決められたシーケンスに従うことにより制御手順やパラメータを書き換えることが可能である。
【００３７】
操作部２１９は、記録装置１００の動作を設定するボタンに連動するスイッチで構成され、これらスイッチの状態を電気信号として出力する機能を備える。また、操作部２１９は、操作ボタンの操作によるスイッチの状態の変化を電気信号の変化として出力する機能を備えている。操作部２１９は、記録装置１００の電源のオンおよびオフを指示する電源ボタンを備えている。また、操作部２１９には、動作モードを切り替えるオンラインボタンやメニュー画面の表示を指示するメニューボタン、メニュー画面から項目を選択するための上下左右方向の十字ボタン、および選択項目を確定するＯＫボタンを備えている。このほか操作部２１９は、印刷の停止を指示するストップボタンおよび記録用紙の給紙方法を選択する給紙選択ボタンを備えている。表示部２２０は、ＬＣＤやＬＥＤ等から構成される。ＬＣＤは、記録装置１００の動作状態を表示するほか、操作部２１９のメニューボタンなどの操作によりメニュー画面の表示を行う。ＬＥＤは記録装置１００の動作状態の表示や警告表示を行うために用いられる。
【００３８】
図３は電源回路部３００の詳細な構成を示すブロック図である。図３に示すように、電源回路部３００は、システム電源３０１、ＲＡＭ電源３０２、およびフラグ３０３で構成される。
【００３９】
記録装置１００はＡＣ−ＤＣコンバータ（不図示）を備え、これにより交流商用電源を直流に変換する。システム電源３０１とＲＡＭ電源３０２は、ＡＣ−ＤＣコンバータにより変換された直流入力電源をＤＣ−ＤＣコンバータ等により所定の電圧の直流電力に変換して出力し、記録装置１００の各部に供給する。システム電源３０１は、ＲＡＭ２１５を除くコントローラ２００の各回路ユニットに電力を供給する。ＲＡＭ電源３０２はＲＡＭ２１５と電源回路部３００内のフラグ３０３に電力を供給する。フラグ３０３はフリップフロップ等で構成され、記録装置１００の状態を保持する。
【００４０】
電源回路部３００は電力を供給する端子のほか、制御信号等を入出力する制御信号入出力端子３０４を有しており、ＡＳＩＣ２１３の入出力ポート２１４や電源スイッチ（不図示）等に接続されている。電源回路部３００は制御信号入出力端子３０４の入力端子からの信号によりシステム電源３０１とＲＡＭ電源３０２のオフ状態からオン状態への移行、あるいはオン状態からオフ状態への移行を制御することができる。また、入力端子から入力される値をフラグ３０３にセットする機能や、制御信号入出力端子３０４の出力端子を介してフラグ３０３にセットされた値をＡＳＩＣ２１３に通知する機能を有している。このほか、電源回路部３００はエンジン電源（不図示）を有し、プリンタエンジン２６０に電力を供給する。
【００４１】
記録装置１００は、電源オンモード、電源オフモード、およびデータ保持モードの三つの動作モードを有している。電源オンモードでは電源回路部３００から各回路ユニットに電力が供給され、通信インタフェースから受信したデータを印刷可能な状態あるいは印刷中の状態が維持できる。電源オフモードは、電源回路部３００から各回路ユニットへの電力の供給が停止されている状態である。また、データ保持モードは、ＲＡＭ電源３０２からＲＡＭ２１５とフラグ３０３に給電され、システム電源３０１は電力の供給を停止している状態である。従って、その動作の形態から、データ保持モードはスリープモード或は省電力モードとも呼ばれる。つまり、データ保持モードにある記録装置の消費電力は電源オンモードに比べて削減される。
【００４２】
データ保持モードでは、ＲＡＭ２１５を構成するＳＤＲＡＭはセルフリフレッシュ状態になりクロック信号の供給やオートリフレッシュコマンドの定期的な発行を停止しても記憶されたデータを保持することができる動作モードである。このとき、ＲＡＭバス２１６のクロックイネーブル信号ＣＫＥは“Ｌ”レベルになっている。
【００４３】
図４は各動作モードにおける電源回路部３００の電力供給状態を示す図である。電源オンモードではシステム電源３０１とＲＡＭ電源３０２はいずれもオン状態になっており、電源オフモードでは、システム電源３０１とＲＡＭ電源３０２はいずれもオフ状態になっている。データ保持モードでは、システム電源３０１はオフ状態になり、ＲＡＭ電源３０２はオン状態になっている。なお、フラグ３０３はＲＡＭ電源３０２がオンの間は値を保持することができ、ＲＡＭ電源３０２がオフになると保持していた値がクリアされる。
【００４４】
ＡＳＩＣ２１３の各回路ブロックはそれぞれ、ＣＰＵからアクセス可能なレジスタを備え、レジスタに所定の値をライトして回路ブロックの動作を制御することや、レジスタをリードして各回路ブロックの状態を取得することができる。
【００４５】
図５は記録装置１００のコントローラに含まれるＡＳＩＣが備えるレジスタ群の構成を示す図である。
【００４６】
汎用入出力ポートコントローラ２０２は、図５（ａ）に示すポート方向選択レジスタ５０１、出力ポートデータレジスタ５０２、および入力ポートデータレジスタ５０３を備えている。ポート方向選択レジスタ５０１は、入出力ポート２１４を出力ポートとして使用するか入力ポートとして使用するかを設定するレジスタである。ポート方向選択レジスタ５０１の各ビットはそれぞれ１本の入出力ポートに対応し、ポート方向選択レジスタ５０１に値「１」をライトしたビットに対応する入出力ポートは「出力」に設定される。また、ポート方向選択レジスタ５０１に値「０」をライトしたビットに対応する入出力ポートは「入力」に設定される。ＡＳＩＣ２１３に電力供給が開始された直後のデフォルト状態ではこのレジスタの各ビットはいずれも値「０」であり、全ての入出力ポートが「入力」の状態に設定されている。以下では「出力」に設定された入出力ポートを「出力ポート」、「入力」に設定された入出力ポートを「入力ポート」と表記する。
【００４７】
出力ポートデータレジスタ５０２は、入出力ポート２１４の出力ポートの出力レベルを設定するレジスタである。出力ポートデータレジスタ５０２に値「１」をライトしたビットに対応する出力ポートにＨレベルの信号が出力される。また、出力ポートデータレジスタ５０２に値「０」をライトしたビットに対応する出力ポートには“Ｌ”レベルの信号が出力される。入力ポートデータレジスタ５０３は、入出力ポート２１４の入力ポートに接続された信号の状態が反映されるレジスタである。入力ポートに接続された信号が“Ｌ”レベルの場合は対応するビットから値「０」が読み出され、信号が“Ｈ”レベルの場合は対応するビットから値「１」が読み出される。なお、出力ポートデータレジスタ５０２の各ビットに値をライトした場合の記録装置の動作については図を参照して後述する。
【００４８】
ＲＡＭコントローラ２０３は、図５（ｂ）に示すＲＡＭ２１５の動作を制御するレジスタとＲＡＭ２１５にコマンドを発行するためのレジスタを有している。セルフリフレッシュ制御レジスタ５５１はＲＡＭ２１５のセルフリフレッシュ動作の開始と終了を制御するレジスタである。セルフリフレッシュ制御レジスタ５５１の値が「１」のときに値「０」をライトすると、ＲＡＭコントローラ２０３は所定のタイミング仕様を満たしてＲＡＭバス２１６のクロックイネーブル信号ＣＫＥをＬレベルに変化させる。これにより、ＲＡＭ２１５を構成するＳＤＲＡＭはセルフリフレッシュ状態に移行する。また、ＲＡＭ２１５がセルフリフレッシュ状態のときにセルフリフレッシュ制御レジスタ５５１に値「１」をライトすると、所定のタイミング仕様を満たしてＲＡＭバス２１６のクロックイネーブル信号ＣＫＥを“Ｈ”レベルに変化させる。これにより、ＲＡＭ２１５を構成するＳＤＲＡＭのセルフリフレッシュ状態を解除することができる。記録装置１００では、コントローラ２００に電力供給が開始された直後のセルフリフレッシュ制御レジスタ５５１のデフォルト値は「０」であり、ＲＡＭバス２１６のクロックイネーブル信号ＣＫＥは“Ｌ”レベルである。
【００４９】
ＰＡＬＬ発行レジスタ５５２は、ＲＡＭ２１５にプリチャージコマンドの発行を指示するレジスタで、ＰＡＬＬ発行レジスタ５５２に任意の値をライトするとＲＡＭコントローラ２０３からＲＡＭ２１５にプリチャージコマンドが発行される。プリチャージコマンド発行時は、ＲＡＭバス２１６のチップ選択信号ＣＳ、行アドレスストローブ信号ＲＡＳ、およびライトイネーブル信号ＷＥにＬレベルを、列アドレスストローブ信号ＣＡＳに“Ｈ”レベルをそれぞれ出力する。ＲＥＦ発行レジスタ５５３は、ＲＡＭ２１５にオートリフレッシュコマンドの発行を指示するレジスタで、ＲＥＦ発行レジスタ５５３に任意の値をライトするとＲＡＭコントローラ２０３からＲＡＭ２１５にオートリフレッシュコマンドが発行される。オートリフレッシュコマンド発行時は、チップ選択信号ＣＳ、行アドレスストローブ信号ＲＡＳ、および列アドレスストローブ信号ＣＡＳに“Ｌ”レベルを、ライトイネーブル信号ＷＥに“Ｈ”レベルをそれぞれ出力する。
【００５０】
ＭＲＳ発行レジスタ５５４は、ＲＡＭ２１５にモードレジスタセットコマンドの発行を指示するレジスタである。ＣＰＵ２０１がＭＲＳ発行レジスタ５５４にライトすると、ＲＡＭコントローラ２０３はライトした値の一部のビットをＲＡＭバス２１６のアドレスバスに出力しつつＲＡＭ２１５にモードレジスタセットコマンドを発行する。モードレジスタセットコマンド発行時は、チップ選択信号ＣＳ、行アドレスストローブ信号ＲＡＳ、列アドレスストローブ信号ＣＡＳ、およびライトイネーブル信号ＷＥにそれぞれ“Ｌ”レベルを出力する。また、バンクアドレスバスにモードレジスタセットコマンド発行を意味する信号レベル（ＢＡ０＝Ｌ；ＢＡ１＝Ｌ；ＢＡ２＝Ｌ）を出力する。これにより、ＲＡＭ２１５を構成するＳＤＲＡＭデバイスのＣＡＳレイテンシーやバースト長などのパラメータを設定することができる。
【００５１】
ＥＭＲＳ（１）発行レジスタ５５５は、ＲＡＭ２１５に拡張モードレジスタ１セットコマンドの発行を指示するレジスタである。ＣＰＵ２０１がＥＭＲＳ（１）発行レジスタ５５５にライトすると、ＲＡＭコントローラ２０３はライトした値の一部のビットをＲＡＭバス２１６のアドレスバスに出力しつつＲＡＭ２１５に拡張モードレジスタ１セットコマンドを発行する。拡張モードレジスタ１セットコマンド発行時は、チップ選択信号ＣＳ、行アドレスストローブ信号ＲＡＳ、列アドレスストローブ信号ＣＡＳ、およびライトイネーブル信号ＷＥにそれぞれ“Ｌ”レベルを出力する。また、バンクアドレスバスに拡張モードレジスタ１セットコマンド発行を意味する信号レベル（ＢＡ０＝Ｈ；ＢＡ１＝Ｌ；ＢＡ２＝Ｌ）を出力する。これにより、ＲＡＭ２１５を構成するＳＤＲＡＭデバイスのアディティブレイテンシーなどのパラメータやＤＱＳ＃信号やＲＤＱＳ信号のモードを設定することができる。
【００５２】
ＥＭＲＳ（２）発行レジスタ５５６は、ＲＡＭ２１５に拡張モードレジスタ２セットコマンドの発行を指示するレジスタである。ＣＰＵ２０１がＥＭＲＳ（２）発行レジスタ５５６にライトすると、ＲＡＭコントローラ２０３はライトした値の一部のビットをＲＡＭバス２１６のアドレスバスに出力しつつＲＡＭ２１５に拡張モードレジスタ２セットコマンドを発行する。拡張モードレジスタ２セットコマンド発行時は、チップ選択信号ＣＳ、行アドレスストローブ信号ＲＡＳ、列アドレスストローブ信号ＣＡＳ、およびライトイネーブル信号ＷＥにそれぞれ“Ｌ”レベルを出力する。また、バンクアドレスバスに拡張モードレジスタ２セットコマンド発行を意味する信号レベル（ＢＡ０＝Ｌ；ＢＡ１＝Ｈ；ＢＡ２＝Ｌ）を出力する。これにより、ＲＡＭ２１５を構成するＳＤＲＡＭデバイスの高温時のセルフリフレッシュ周期に関するパラメータを設定することができる。
【００５３】
ＥＭＲＳ（３）発行レジスタ５５７は、ＲＡＭ２１５に拡張モードレジスタ３セットコマンドの発行を指示するレジスタである。ＣＰＵ２０１がＥＭＲＳ（３）発行レジスタ５５７にライトすると、ＲＡＭコントローラ２０３はライトした値の一部のビットをＲＡＭバス２１６のアドレスバスに出力しつつＲＡＭ２１５に拡張モードレジスタ３セットコマンドを発行する。拡張モードレジスタ３セットコマンド発行時は、チップ選択信号ＣＳ、行アドレスストローブ信号ＲＡＳ、列アドレスストローブ信号ＣＡＳ、およびライトイネーブル信号ＷＥにそれぞれ“Ｌ”レベルを出力する。また、バンクアドレスバスに拡張モードレジスタ３セットコマンド発行を意味する信号レベル（ＢＡ０＝Ｈ；ＢＡ１＝Ｈ；ＢＡ２＝Ｌ）を出力する。
【００５４】
図６は記コントローラと電源回路部とを接続する汎用入出力ポートの制御を説明する図である。実施例１では、入出力ポート２１４のうち４つのポートを出力ポートに設定し、フラグ３０３を制御する２本の信号、ならびにシステム電源３０１とＲＡＭ電源３０２を制御する２本の信号として使用する。また、入出力ポート２１４のうち１つのポートを入力ポートに設定し、フラグ３０３の状態を読み出す信号として使用する。
【００５５】
そこで、図６（ａ）に示すように、ポート方向選択レジスタ５０１のビット０〜ビット３にそれぞれ値“１”をライトして０〜３番の４つのポートを出力ポートに設定し、ビット１６に値０をライトして１６番のポートを入力ポートに設定する。
【００５６】
一方、図６（ｂ）に示すように、出力ポートデータレジスタ５０２のビット０に値“１”をライトすると０番の出力ポートが“Ｈ”レベルになり、フラグ３０３に値“１”がセットされる。また、出力ポートデータレジスタ５０２のビット１に値“１”をライトすると１番の出力ポートが“Ｈ”レベルになりフラグ３０３が値“０”にクリアされる。値“１”をライトした後は、各ビットに値“０”をライトして対応する出力ポートを“Ｌ”レベルに戻しておく。なお、このときはフラグ３０３の状態は変化しない。出力ポートデータレジスタ５０２のビット２に値“１”をライトすると２番の出力ポートが“Ｈ”レベルになりシステム電源３０１がオフ状態に移行する。同様に、ビット３に値“１”をライトすると３番の出力ポートが“Ｈ”レベルになりＲＡＭ電源３０２がオフ状態に移行する。
【００５７】
図６（ｃ）にはフラグ３０３の状態の取得について示されている。入力ポートデータレジスタ５０３のビット１６の値として“０”がリードされた場合は、フラグ３０３の値が“０”であることを示し、ビット１６の値として“１”がリードされた場合はフラグ３０３の値が“１”であることを示している。
【００５８】
＜装置の動作説明＞
次に、記録装置１００のＲＡＭの初期化処理について図面を参照して説明する。
【００５９】
図７は、ＲＡＭ２１５を構成するＤＤＲ２−ＳＤＲＡＭを初期化する処理を行う際のＣＰＵ２０１の動作手順を説明するフローチャートである。
【００６０】
ステップＳ７０１では、ＣＰＵ２０１はＰＡＬＬ発行レジスタ５５２に任意の値をライトしてＲＡＭ２１５を構成するＳＤＲＡＭにプリチャージコマンドを発行する。ステップＳ７０２とステップＳ７０３では、ＣＰＵ２０１はＥＭＲＳ（２）発行レジスタ５５６およびＥＭＲＳ（３）発行レジスタ５５７にライトしてＲＡＭ２１５に拡張モードレジスタ２セットコマンドおよび拡張モードレジスタ３セットコマンドを発行する。
【００６１】
次に、ステップＳ７０４では、ＣＰＵ２０１はＥＭＲＳ（１）発行レジスタ５５５にライトしてＲＡＭ２１５に拡張モードレジスタ１セットコマンドを発行する。さらに、ステップＳ７０５でＣＰＵ２０１はＭＲＳ発行レジスタ５５４にライトしてモードレジスタセットコマンドを発行する。ステップＳ７０５ではＲＡＭバス２１６のアドレスバスのうちＡ８が“Ｈ”レベルとなるように値を設定する。
【００６２】
ステップＳ７０６では、ＣＰＵ２０１はＰＡＬＬ発行レジスタ５５２に任意の値をライトしてＲＡＭ２１５を構成するＳＤＲＡＭにプリチャージコマンドを発行する。次に、ステップＳ７０７とステップＳ７０８で、ＣＰＵ２０１はＲＥＦ発行レジスタ５５３にライトしてＲＡＭ２１５に２回オートリフレッシュコマンドを発行する。
【００６３】
ステップＳ７０９では、ＣＰＵ２０１はＭＲＳ発行レジスタ５５４にライトしてモードレジスタセットコマンドを発行する。ステップＳ７０９ではＲＡＭバス２１６のアドレスバスのうちＡ８が“Ｌ”レベルとなるように値を設定する。次に、ステップＳ７１０とステップＳ７１１では、ＥＭＲＳ（１）発行レジスタ５５５にライトしてＲＡＭ２１５に拡張モードレジスタ１セットコマンドを発行する。即ち、ステップＳ７１０ではアドレスバスのうちＡ７、Ａ８、およびＡ９をいずれも“Ｌ”レベルとする値をライトし、ステップＳ７１１ではアドレスバスのうちＡ７、Ａ８、およびＡ９をいずれも“Ｈ”レベルとする値をライトする。
【００６４】
以上のような処理を実行することにより、ＲＡＭ２１５を構成するＤＤＲ２−ＳＤＲＡＭの初期化処理が実行される。
【００６５】
次に、記録装置１００が電源オンモードから他の動作モードに移行する際の電源回路部を制御する処理について図面を参照して説明する。
【００６６】
図８は記録装置における電源オンモードから各モードに移行する処理の動作を説明するフローチャートである。
【００６７】
・電源オンモードから電源オフモードへの移行
電源オンモードから電源オフモードに移行する際にはシステム電源３０１とＲＡＭ電源３０２の両方をオフ状態にする必要がある。図８（ａ）は電源オンモードから電源オフモードに移行する際に電源回路部３００の動作を制御するためのＣＰＵ２０１の動作手順を説明するフローチャートである。
【００６８】
ステップＳ８０１でＣＰＵ２０１は、出力ポートの制御によりシステム電源３０１とＲＡＭ電源３０２をともにオフするために出力ポートデータレジスタ５０２のビット２とビット３にそれぞれ値“１”をライトする。なお、ステップＳ８０１の処理により、システム電源３０１がオフ状態になりＡＳＩＣ２１３への電力の供給が遮断され、結果としてＣＰＵ２０１は停止して、この処理が終了する。また、ステップＳ８０１の処理によりＲＡＭ電源３０２がオフ状態になり、電源回路部３００のフラグ３０３への電力の供給が停止されるので、フラグ３０３が保持するデータはクリアされる。
【００６９】
・電源オンモードからデータ保持モード（スリープモード）への移行
データ保持モードに移行する際にはシステム電源３０１をオフ状態にし、ＲＡＭ電源３０２はオン状態を維持する必要がある。図８（ｂ）は電源オンモードからデータ保持モードに移行する際に電源回路部３００の動作を制御するためのＣＰＵ２０１の動作手順を説明するフローチャートである。
【００７０】
ステップＳ８５１において、ＣＰＵ２０１は、出力ポートの制御によりフラグ３０３に値「１」をセットするために出力ポートデータレジスタ５０２のビット０に値“１”をライトする。
【００７１】
次に、ステップＳ８５２では、ＣＰＵ２０１は出力ポートの制御によりシステム電源３０１をオフにするとともにＲＡＭ電源をオンのまま維持するために出力ポートデータレジスタ５０２のビット２に値“１”を、ビット３に値“０”をそれぞれライトする。なお、図８（ａ）のステップＳ８０１と同様にステップＳ８５２の処理により、システム電源３０１がオフ状態になり、ＣＰＵ２０１が停止して、この処理が終了する。一方、ＲＡＭ電源３０２はオン状態を維持するので、フラグ３０３はステップＳ８５１でセットされた値「１」を保持しつづける。また、ＲＡＭ２１５を構成するＳＤＲＡＭはセルフリフレッシュ状態へ移行する。
【００７２】
記録装置１００では、電源スイッチを操作すると電源オフモードおよびデータ保持モードから電源オンモードへ移行する。図８（ａ）と図８（ｂ）に示したフローチャートに従った処理を行うことにより、フラグ３０３は電源オンモードへの移行時に図９に示す値を保持している。図９は電源回路部のフラグ状態と記録装置の動作モードの関係を説明する図である。即ち、電源オフモードから電源オンモードへの移行の際にはフラグ３０３に値「０」が格納されており、データ保持モードから電源オンモードへの移行の際にはフラグ３０３に値「１」が格納されている。
【００７３】
次に、記録装置１００の起動時の動作について図面を参照して説明する。
【００７４】
図１０は、記録装置１００が電源オンモードに移行した際のコントローラ２００の起動処理に係る動作手順を示すフローチャートである。
【００７５】
記録装置１００の操作部２１９の電源スイッチが操作されると、電源オフモードの場合は電源回路部３００のシステム電源３０１とＲＡＭ電源３０２がそれぞれオフ状態からオン状態になり、記録装置１００は電源オンモードに移行する。また、記録装置１００がデータ保持モードの場合はシステム電源３０１がオフ状態からオン状態になり、記録装置１００は電源オンモードに移行する。記録装置１００が電源オンモードに移行すると、ＣＰＵ２０１はＲＯＭ２１７に予め格納されたプログラムに従った制御手順を実行し、その途中で図１０に示す処理手順を実行する。
【００７６】
即ち、ステップＳ１００１でＣＰＵ２０１は、ＡＳＩＣ２１３を構成する各回路ブロックのうち初期設定する必要のある回路ブロックのレジスタにパラメータを設定してＡＳＩＣ２１３を初期化する。ステップＳ１００１では、電源投入時にはすべて入力に設定されている入出力ポートのうち出力として使用するポートの入出力方向を切り替えるためにポート方向選択レジスタ５０１にパラメータを設定する処理等が含まれる。
【００７７】
次に、ステップＳ１００２では、ＣＰＵ２０１はセルフリフレッシュ制御レジスタ５５１に値「１」をライトする。これにより、電源オン後のデフォルト状態で“Ｌ”レベルになっているクロックイネーブル信号ＣＫＥが“Ｈ”レベルになる。
【００７８】
ステップＳ１００３では、ＣＰＵ２０１は汎用入出力ポートコントローラ２０２の入力ポートデータレジスタ５０３のビット１６を参照することで、電源回路部３００のフラグ３０３に保持された値を取得する。取得したフラグ３０３の値が「０」の場合、即ち、電源オフモードからの起動の場合、処理はステップＳ１００４へ進み、フラグ３０３の値が「１」の場合、即ち、データ保持モードからの起動の場合、処理はステップＳ１００５へ進む。
【００７９】
電源オフモードからの起動の場合、処理はステップＳ１００４において、ＣＰＵ２０１は図７に示したＲＡＭ２１５を構成するＳＤＲＡＭを初期化するための一連の処理フローを実行してＲＡＭ２１５のＳＤＲＡＭを初期化し、ステップＳ１００６へ進む。一方、データ保持モードからの起動の場合、処理はステップＳ１００５において、ＣＰＵ２０１は汎用入出力ポートコントローラ２０２の出力ポートデータレジスタ５０２のビット１に値“１”をライトしてフラグ３０３が保持する値を「０」にクリアする。その後、処理はステップＳ１００６へ進む。
【００８０】
このように、電源オフモードからの起動では、ステップＳ１００２とステップＳ１００４の処理を実行することにより、ＲＡＭ２１５のＳＤＲＡＭに対してデータのライトやリードを実行することが可能になる。また、データ保持モードからの起動ではステップＳ１００２の処理を行うことにより、ＲＡＭ２１５のＳＤＲＡＭに対してデータのライトやリードを実行することが可能になる。ステップＳ１００６以降の処理ではＲＡＭ２１５も使用してさらに処理を継続する。即ち、ステップＳ１００６では、ＣＰＵ２０１はＡＳＩＣ２１３の各回路ブロックのうちステップＳ１００１で初期化を行っていない回路ブロックの初期化処理と、コントローラ２００の各回路ブロックの初期化処理を実行する。このようにして、コントローラ２００の初期化に係る一連の処理動作を終了する。
【００８１】
従って以上説明した実施例によれば、記録装置が電源オフモードから起動した場合はＳＤＲＡＭの初期化処理を実行し、データ保持モードから起動（スリープモードからの復帰）した場合はＳＤＲＡＭの初期化処理を省略することが可能となる。従って、データ保持モードからの起動（即ち、スリープモード（省電力モード）からの復帰）ではＳＤＲＡＭの初期化処理にかかる時間を必要とせずより高速な記録装置の起動が可能になる。また、ＳＤＲＡＭの一連の初期化処理に含まれるリフレッシュ動作等を省略することにより、消費電力を低減することが可能になる。なお、ここでいう初期化処理とは背景技術でも述べたようにＳＤＲＡＭのモードレジスタのセットや全バンクのプリチャージを含むものとしている。
【実施例２】
【００８２】
実施例１では、電源オンモードと電源オフモードとの間、及び電源オンモードとデータ保持モードとの間で動作状態が遷移する記録装置について説明したが、ここでは、電源オフモードとデータ保持モードとの間で動作状態が遷移する例について説明する。なお、実施例２に従うコントローラの構成は実施例１と同様であるので説明を省略する。また、実施例２に従うコントローラのＣＰＵが実行する動作手順についても実施例１と同様であるので説明を省略する。
【００８３】
図１１は、実施例２に従う記録装置の電源回路部の構成を示すブロック図である。図１１において、実施例１の図３で説明したのと同じ構成要素については同じ参照番号を付している。
【００８４】
電源回路部３００は実施例１と同様に、システム電源３０１、ＲＡＭ電源３０２、およびフラグ３０３を有している。また、電源回路部３００は図１１に示すように、この他にタイマ３２１を有している。タイマ３２１はコントローラ２００が電源オンモードからシステム電源３０１がオフ状態であり、かつＲＡＭ電源３０２がオン状態のデータ保持モードに移行すると計時を開始する。
【００８５】
タイマ３２１が計時を開始し、その計時時間が予めタイマ３２１内に設定された所定の時間に到達すると、タイマ３２１はＲＡＭ電源３０２をオフ状態にするための信号を出力する。これにより、ＲＡＭ電源３０２がオフ状態になるとともに、フラグ３０３とタイマ３２１への電力の供給が停止され、フラグ３０３の値は「０」にクリアされるとともに、タイマ３２１の動作が停止する。また、ＲＡＭ電源３０２がオフ状態になることで、コントローラは電源オフモードに移行したことになる。
【００８６】
このような構成の電源回路部３００において、実施例１の図１０に示したのと同じ動作手順を実行することにより、データ保持モードから電源オンモードへの復帰ではＲＡＭ２１５を構成するＳＤＲＡＭの初期化処理が省略され高速な復帰処理が実現される。また、タイマ３２１が所定の時間まで計時することで、データ保持モードから電源オフモードに移行した場合はフラグ３０３がクリアされるので、電源オンモードへ復帰する際に適切にＲＡＭを構成するＳＤＲＡＭの初期化処理が実行される。
【００８７】
従って以上説明した実施例によれば、データ保持モードからの高速な復帰を実現するとともに、データ保持モードからより消費電力の少ない電源オフモードへの移行が可能になる。
【実施例３】
【００８８】
ここでは、記録装置の電源の状態を監視して異常時にフラグをクリアする例について説明する。なお、実施例３に従うコントローラの構成は実施例１と同様であるのでその説明は省略する。また、実施例３に従うコントローラのＣＰＵが実行する動作手順についても実施例１と同様であるのでその説明を省略する。
【００８９】
図１２は、実施例３に係る記録装置の電源回路部の構成を示すブロック図である。図１２において、実施例１の図３及び実施例２の図１１で説明したのと同じ構成要素については同じ参照番号を付している。
【００９０】
電源回路部３００は実施例１と実施例２と同様に、システム電源３０１、ＲＡＭ電源３０２、およびフラグ３０３を有し、実施例２と同様にタイマ３２１を有している。また、電源回路部３００はこの他に電圧監視回路３３１を有している。電圧監視回路３３１はＲＡＭ電源３０２の出力電圧を監視し、監視している電圧が所定の基準値を下回った場合にはフラグ３０３をクリアする信号を出力するように構成されている。
【００９１】
実施例３の電源回路部３００の構成において、実施例１の図１０に示したのと同じ動作手順を実行することにより、データ保持モードから電源オンモードへの復帰ではＲＡＭ２１５を構成するＳＤＲＡＭの初期化処理が省略され高速な復帰処理が実現される。また、データ保持モードにおいて電圧監視回路３３１がＲＡＭ電源３０２の出力電圧の低下を検出するとフラグ３０３をクリアする。
【００９２】
このとき、記録装置１００の次回の起動時にＣＰＵ２０１は、図１０のステップＳ１００３でフラグ３０３の値が「０」であるのでステップＳ１００４を実行する。この場合、電源オフモードからの起動と同様に、ステップＳ１００４で図７に示したＲＡＭ２１５の初期化処理が実行される。従って、データ保持モードにおいてＲＡＭ電源３０２の電圧が一時的に低下し、ＲＡＭ２１５が正常な動作を継続していないと考えられる場合にはデータ保持モードからの復帰であっても適切に初期化処理が実行される。
【００９３】
従って以上説明した実施例によれば、データ保持モードからの高速な復帰を実現するとともに、データ保持モードにおいて一時的な電源電圧の低下があった場合にも適切にＲＡＭの初期化処理を実行することが可能になる。
【００９４】
なお、実施例３では電圧監視回路の出力信号によりフラグをクリアする場合を説明したが、本発明はこれに限定されるものではなく、電圧監視回路の出力信号によりＲＡＭ電源の出力を停止しても良い。この場合、電圧監視回路が出力電圧の異常を検出すると所定の信号を出力し、これによりＲＡＭ電源がオフ状態になって、記録装置が電源オフモードに移行した場合と同様の効果を得られることになる。
【００９５】
また、実施例１〜３では、ＤＤＲ２−ＳＤＲＡＭをＲＡＭとして用いる例について説明したが本発明はこれによって限定されるものではなく、例えば、ＤＤＲ−ＳＤＲＡＭやＳＤＲ−ＳＤＲＡＭを用いても良い。
【００９６】
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウエア（プログラム）を、ネットワーク又は各種記憶媒体を介してシステム或は装置に供給し、そのシステム或は装置のコンピュータ（またはＣＰＵやＭＰＵ）がプログラムを読み出して実行する処理である。
【００９７】
この場合、記憶媒体から読み出されたプログラムコード自体が前述した実施の形態の機能を実現することになり、そのプログラムコードを記憶した記憶媒体は本発明を構成することになる。プログラムコードを提供するための記憶媒体としては、例えば、フレキシブルディスク、ハードディスク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、磁気テープ、不揮発性のメモリカード、ＲＯＭを用いることができる。また、コンピュータが読み出したプログラムコードを、コンピュータ上で稼動しているＯＳなどが実際の処理の一部または全部を行い、その処理によって前述した実施の形態の機能が実現される場合も含まれることは言うまでもない。
【００９８】
さらに、記憶媒体から読み出されたプログラムコードが、拡張ボードや拡張ユニットに備わるＣＰＵなどが処理を行って実際の処理の一部または全部を行い、その処理によって前述した実施の形態の機能が実現される場合も含まれることは言うまでもない。このとき、記憶媒体から読み出されたプログラムコードがコンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、次のプログラムコードの指示に基づき実行される。
【図１】
2012221171.tif 000003
【図２】
2012221171.tif 000004
【図３】
2012221171.tif 000005
【図４】
2012221171.tif 000006
【図５】
2012221171.tif 000007
【図６】
2012221171.tif 000008
【図７】
2012221171.tif 000009
【図８】
2012221171.tif 000010
【図９】
2012221171.tif 000011
【図１０】
2012221171.tif 000012
【図１１】
2012221171.tif 000013
【図１２】
2012221171.tif 000014