(57)【要約】【課題】メッキ不良を検出するパターンを小型化すること。【解決手段】上面に凹部が形成された絶縁膜と、前記第凹部内に埋め込まれたメッキ金属層１０、１４と、を含み前記メッキ金属層のメッキの不良を検出するパターンを具備し、前記パターン内の外側の第１領域Ｒｏｕｔにおける前記絶縁膜の上面の表面積は、前記パターン内の前記第１領域の内側に位置する第２領域Ｒｉｎにおける前記絶縁膜の上面の表面積とは、異なる評価素子。【選択図】図９
2012043973.tif 000002
【特許請求の範囲】
【請求項１】
上面に凹部が形成された絶縁膜と、前記第凹部内に埋め込まれたメッキ金属層と、を含み前記メッキ金属層のメッキの不良を検出するパターンを具備し、
前記パターン内の外側の第１領域における前記絶縁膜の上面の表面積は、前記パターン内の前記第１領域の内側に位置する第２領域における前記絶縁膜の上面の表面積とは、異なることを特徴とする評価素子。
【請求項２】
前記第１領域において、前記凹部は第１溝であり、前記メッキ金属層は前記第１溝に埋め込まれた配線であり、
前記第２領域において、前記凹部は第２溝と前記第２溝の下面に接するビアであり、前記メッキ金属層は前記第２溝に埋め込まれた配線と前記ビア内に埋め込まれたビア金属層であることを特徴とする請求項１記載の評価素子。
【請求項３】
前記第１領域において、前記凹部はドット状の凹部であり、前記メッキ金属層は前記ドット状の凹部に埋め込まれたドットメッキパターンであり、
前記第２領域において、前記凹部は溝であり、前記メッキ金属層は前記溝に埋め込まれた配線であることを特徴とする請求項１記載の評価素子。
【請求項４】
請求項１から３のいずれか一項記載の評価素子を含む半導体装置。
【請求項５】
メッキの不良を検出するパターン内の外側の第１領域における絶縁膜の上面の表面積は、前記パターン内の前記第１領域の内側に位置する第２領域における前記絶縁膜の上面の表面積とは、異なるように前記絶縁膜の上面に凹部を形成する工程と、
前記凹部を埋め込むようにメッキを行ないメッキ金属層を形成する工程と、
前記凹部の前記メッキ金属層に埋め込み不良が生じているかを検査する工程と、
を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、評価素子、半導体装置および半導体装置の製造方法に関し、例えばメッキ不良を検出する評価素子、半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の微細化に伴い、Ｃｕ（銅）等の配線金属をメッキ法を用い形成する技術が用いられている。メッキ法を用いる場合、配線金属中に金属の埋め込み不良（例えばボイド）が発生しやすい。埋め込み不良が発生すると、配線の断線等が発生する。そこで、絶縁膜に複数の孔部を配列させ、孔部が埋め込まれるように絶縁膜上に金属をメッキする。メッキした金属を絶縁膜が露出するまで研磨する。孔部に埋め込まれた金属表面にボイドが露出しているかで、埋め込み不良を検出する方法が知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−８８１４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、メッキ不良を検出するパターンは大きくなりやすい。本評価素子、半導体装置および半導体装置の製造方法は、メッキ不良を検出するパターンを小型化することを目的とする。
【課題を解決するための手段】
【０００５】
例えば、上面に凹部が形成された絶縁膜と、前記第凹部内に埋め込まれたメッキ金属層と、を含み前記メッキ金属層のメッキの不良を検出するパターンを具備し、前記パターン内の外側の第１領域における前記絶縁膜の上面の表面積は、前記パターン内の前記第１領域の内側に位置する第２領域における前記絶縁膜の上面の表面積とは、異なることを特徴とする評価素子を用いる。
【０００６】
例えば、上記評価素子を含むことを特徴とする半導体装置を用いる。
【０００７】
例えば、メッキの不良を検出するパターン内の外側の第１領域における絶縁膜の上面の表面積は、前記パターン内の前記第１領域の内側に位置する第２領域における前記絶縁膜の上面の表面積とは、異なるように前記絶縁膜の上面に凹部を形成する工程と、前記凹部を埋め込むようにメッキを行ないメッキ金属層を形成する工程と、前記凹部の前記メッキ金属層に埋め込み不良が生じているかを検査する工程と、を含むことを特徴とする半導体装置の製造方法を用いる。
【発明の効果】
【０００８】
本評価素子、半導体装置および半導体装置の製造方法によれば、メッキ不良を検出するパターンを小型化することができる。
【図面の簡単な説明】
【０００９】
【図１】図１（ａ）から図１（ｃ）は、比較例１に係る評価素子を示す図である。
【図２】図２は、メッキ工程中における図１（ａ）のＣからＤ方向の断面の模式図である。
【図３】図３は、図１のＣからＤにおけるＣｕイオン濃度およびサプレッサ濃度を示す模式図である。
【図４】図４（ａ）から図４（ｃ）は、メッキ工程の断面模式図である。
【図５】図５は、比較例２に係る評価素子の平面図である。
【図６】図６（ａ）から図６（ｃ）は、１μｍ２当たりのメッキされる面の表面積に対しパターンの外周からボイドが発生する領域までの距離を示している。
【図７】図７（ａ）から図７（ｃ）は、シード層上のメッキ液の模式図である。
【図８】図８は、Ｃｕイオン濃度およびサプレッサ濃度を示す模式図である。
【図９】図９は、実施例１に係る評価素子の平面図である。
【図１０】図１０は、図９のＡ−Ａ断面図である。
【図１１】図１１（ａ）は、実施例１に係る評価素子の表面積、図１１（ｂ）は、Ｃｕイオン濃度およびサプレッサ濃度を示す模式図である。
【図１２】図１２（ａ）から図１２（ｄ）は、パターンを小さくした場合の表面積およびＣｕイオン濃度を示す模式図である。
【図１３】図１３（ａ）および図１３（ｂ）は、比較例２に係る評価素子における距離に対するそれぞれ表面積およびＣｕイオン濃度を示す模式図である。
【図１４】図１４は、実施例１に係る評価素子の別の例の平面図である。
【図１５】図１５は、実施例２に係る評価素子の平面図である。
【図１６】図１６は、図１５のＡ−Ａ断面図である。
【図１７】図１７（ａ）は、実施例２に係る評価素子の表面積、図１７（ｂ）は、Ｃｕイオン濃度およびサプレッサ濃度を示す模式図である。
【図１８】図１８は、実施例２に係る評価素子の別の例の平面図である。
【図１９】図１９は、図１８のＡ−Ａ断面図である。
【図２０】図２０は、実施例３に係る評価素子の断面図である。
【図２１】図２１は、実施例３に係る評価素子の別の例の断面図である。
【図２２】図２２は、実施例３に係る評価素子のさらに別の例の断面図である。
【図２３】図２３は実施例４に係る評価素子が形成されたスクライブラインの平面図である。
【図２４】図２４は、評価素子が形成されたスクライブラインの別の平面図である。
【図２５】図２５は、実施例５の半導体装置の製造方法のフローチャートである。
【図２６】図２６（ａ）は半導体装置の製造方法を示す平面図、図２６（ｂ）は図２６（ａ）のＡ−Ａ断面図である。
【図２７】図２７（ａ）は半導体装置の製造方法を示す平面図、図２７（ｂ）は図２７（ａ）のＡ−Ａ断面図である。
【図２８】図２８（ａ）は半導体装置の製造方法を示す平面図、図２８（ｂ）は図２８（ａ）のＡ−Ａ断面図である。
【図２９】図２９（ａ）は半導体装置の製造方法を示す平面図、図２９（ｂ）は図２９（ａ）のＡ−Ａ断面図である。
【図３０】図３０は半導体装置の製造方法を示す断面図である。
【図３１】図３１（ａ）は半導体装置の製造方法を示す平面図、図３１（ｂ）は図３１（ａ）のＡ−Ａ断面図である。
【図３２】図３２（ａ）は半導体装置の製造方法を示す平面図、図３２（ｂ）は図３２（ａ）のＡ−Ａ断面図である。
【図３３】図３３は半導体装置の製造方法を示す断面図である。
【発明を実施するための形態】
【００１０】
図１（ａ）から図１（ｃ）は、比較例１に係る評価素子を示す図である。図１（ａ）は、平面図、図１（ｂ）は図１（ａ）の領域９２の拡大図、図１（ｃ）は図１（ａ）の領域９４の拡大図である。図１（ａ）を参照し、評価素子８２は、メッキの不良を検出するパターン８４を備えている。評価素子８２の形状は、正方形であり、一辺の長さＬ０は、例えば１００μｍである。評価素子８２においては、外周（特に四隅）から一定距離Ｌ９（例えば２５μｍ）離れた箇所にメッキのボイドが発生しやすい領域９０がある。メッキ後にＣＭＰ（Chemical Mechanical Polish）法を用い余分な金属を除去し配線金属を形成した後に評価素子８２を光学顕微鏡で観察すると、図１（ａ）のように、領域９０は黒く見える。図１（ｂ）のように、評価素子８２は、同じ方向に延伸する複数の配線１０が引き詰められている。配線１０はダマシン法を用い形成され、配線への金属埋め込みにはメッキ法を用いている。図１（ｃ）のように、領域９４においては、配線１０にボイド９１が発生している。このため、前述のように、領域９０は黒く観察される。比較例１に係る評価素子８２をウエハ内に配置し、メッキ後にＣＭＰ法を用い余分な金属を除去した後に評価素子８２の表面を観察することにより、メッキの埋め込み不良を検出することができる。メッキの埋め込み不良が発生した場合は、例えば検査したウエハを不良と判断する。または、メッキ液の交換を行なう。
【００１１】
比較例１において、メッキ不良検出パターンの外周から一定距離離れた領域にボイド９１が発生する理由について説明する。図２は、メッキ工程中における図１（ａ）のＣからＤ方向の断面の模式図である。絶縁膜１１４の上面に複数の溝４０が形成されている。なお、絶縁膜１１４の表面にはバリア金属とシード金属層とが形成されているが、省略して説明する。絶縁膜１１４の上面はメッキ液２３に浸されている。メッキ液２３のうち絶縁膜１１４に近い領域は拡散層２１となり、絶縁膜１１４から遠い領域は流動層２２となる。メッキ液２３は、Ｃｕイオン２４とサプレッサ２６を含む。サプレッサ２６は、メッキ液の濡れ性向上のための添加剤であり、Ｃｕの成長抑制効果がある。サプレッサ２６は、例えば有機錯体を含み分子量の大きな物質である。
【００１２】
流動層２２においては、Ｃｕイオン２４およびサプレッサ２６はメッキ液の流れに乗って移動する。このため、流動層２２内では、Ｃｕイオン２４の濃度は位置に寄らずほぼ一定であり、サプレッサ２６の濃度もほぼ一定である。拡散層２１においては、Ｃｕイオン２４およびサプレッサ２６は主に拡散によって移動する。このため、Ｃｕイオン２４およびサプレッサ２６の濃度はそれぞれ位置により一定ではない。拡散層２１においては、Ｃｕイオン２４およびサプレッサ２６は全方位に拡散可能である。メッキすべき表面積が小さい位置においては、その位置でのＣｕイオン２４およびサプレッサ２６の消費量が小さいため、Ｃｕイオン２４およびサプレッサ２６のうち横方向に拡散する割合が多くなる。一方、メッキすべき表面積が大きい位置においては、その位置でのＣｕイオン２４およびサプレッサ２６の消費量が大きいため、Ｃｕイオン２４およびサプレッサ２６のうち横方向に拡散する割合が小さくなる。パターン８４の外では、絶縁膜１１４表面は平坦なため、Ｃｕイオン２４およびサプレッサ２６の消費量が小さく、Ｃｕイオン２４およびサプレッサ２６のうち横方向に拡散する割合が多くなる。パターン８４の内では、絶縁膜１１２表面に凹凸があるため、Ｃｕイオン２４およびサプレッサ２６の消費量が大きく、Ｃｕイオン２４およびサプレッサ２６のうち横方向に拡散する割合が少なくなる。
【００１３】
図３は、図１のＣからＤにおけるＣｕイオン濃度およびサプレッサ濃度を示す模式図である。パターン８４の外周近く（Ｃの近く）では、パターン８４外から横方向に拡散したＣｕイオン２４およびサプレッサ２６が横方向に拡散してくる（図２の矢印７０）。一方、パターン８４内部ではメッキすべき表面積が大きいため、Ｃｕイオンおよびサプレッサの消費が大きく、横方向の拡散が小さい（図２の矢印７１）。このため、図３のように、パターン８４の外周から内側に行くにしたがい、Ｃｕイオン濃度およびサプレッサ濃度が小さくなる。サプレッサ２６は分子量が大きいため拡散係数が小さい。このため、図３のように、パターン８４の内側に行くにしたがい、サプレッサ濃度はＣｕイオン濃度より早く小さくなる。領域Ｒ２においては、サプレッサ濃度がＣｕイオン濃度に比べ極端に小さい。このため、Ｃｕイオン濃度／サプレッサ濃度が大きくなり、サプレッサ２６不足となる。
【００１４】
図４（ａ）から図４（ｃ）は、メッキ工程の断面模式図である。図４（ａ）は、パターン８４の外周付近（図３の領域（ａ））の模式図、図４（ｂ）は、領域Ｒ２付近（図３の領域（ｂ））の模式図、図４（ｃ）は、パターン８４の内部（図３の領域（ｃ））の模式図である。図４（ａ）から図４（ｃ）を参照し、絶縁膜１１４の上面に溝４０が形成されている。絶縁膜１１４の表面にはシード層２０が形成されている。図４（ａ）のように、領域（ａ）においては、Ｃｕイオン２４およびサプレッサ２６とも十分に供給されている。溝４０の底付近は入り口付近よりＣｕイオン濃度が小さくなる。サプレッサ２６は、分子サイズが大きいため溝４０内には侵入できない。サプレッサ２６が溝４０の入り口付近に存在するため、入り口付近でＣｕイオン濃度が高い場合もＣｕの成長が早くなることはない。
【００１５】
図４（ｂ）のように、領域（ｂ）においては、Ｃｕイオン２４に対しサプレッサ２６の濃度が極端に低い。このため、溝４０の入り口付近に存在するサプレッサ２６が少なくなる。よって、溝４０の入り口付近にＣｕ２９が成長する。溝４０が埋め込まれる前に入り口が塞がりボイドが発生し、埋め込み不良となる。図４（ｃ）のように、領域（ｃ）においては、Ｃｕイオン２４の濃度が低くなり、サプレッサ２６の濃度との比が低くなる。このため、図４（ａ）と同様に、溝４０の入り口付近のＣｕの成長が抑制される。
【００１６】
以上のように、パターン８４の外周付近ではボイドは発生し難く、外周から一定距離内側でボイドが発生し易くなる。さらに内側ではボイドは発生し難くなる。このように、ボイドの発生し易い領域を設けることにより、埋め込み不良を早期に検出することができる。例えば、パターン８４にボイドが観測された場合、メッキ液を交換することにより、製品の配線パターンにおいてボイドが発生する前に、メッキ液を交換することができる。
【００１７】
メッキされる表面積により、Ｃｕイオン濃度が変化し、ボイドが発生する領域を変更できることを示す実験について説明する。図５は、比較例２に係る評価素子の平面図である。図５のように、配線１０が一方向に延伸している。配線１０の下にはビア金属層１４が形成されている。配線１０の幅Ｌ１、配線１０の間隔Ｌ２とし、ビア金属層１４の間隔Ｌｖとする。
【００１８】
図６（ａ）から図６（ｃ）は、１μｍ２当たりのメッキされる面の表面積に対しパターンの外周からボイドが発生する領域までの距離を示している。つまり、パターンの外周からボイドが未発生の領域の幅を示している。図６（ａ）は、Ｌ１＝１００ｎｍ、Ｌ２＝１００ｎｍ、Ｌｖ＝２００ｎｍのときのビア金属層１４の有無によるボイド未発生領域の幅を示している。図６（ａ）のように、ビア金属層１４が形成されたパターンでは、ボイド未発生領域の幅が小さくなる。
【００１９】
図６（ｂ）は、Ｌ１＝１００ｎｍ、Ｌｖ＝２００ｎｍのときＬ２を変えた場合のボイド未発生領域の幅を示している。図６（ｂ）のように、Ｌ２が狭くなると、ボイド未発生領域の幅が小さくなる。図６（ｃ）は、Ｌ１＝１００ｎｍ、Ｌ２＝１００ｎｍのときＬｖを変えた場合のボイド未発生領域の幅を示している。図６（ｃ）のように、Ｌｖが狭くなると、ボイド未発生領域の幅が小さくなる。以上のように、メッキされる表面積が大きくなると、ボイド未発生領域の幅が小さくなる。
【００２０】
以上の現象を理解するため、Ｃｕイオンとサプレッサの消費について説明する。図７（ａ）から図７（ｃ）は、シード層上のメッキ液の模式図である。図７（ａ）において、シード層２０上には、Ｃｕイオン２４とサプレッサ２６が吸着されており、メッキ液２３内のＣｕイオン２４およびサプレッサ２６と平衡状態にある。図７（ｂ）において、メッキ液２３内のＣｕイオン２４が減少すると、シード層２０表面に吸着するＣｕイオン２４が減少する。シード層２０表面のＣｕイオン２４が吸着されていない場所にサプレッサ２６ａが吸着する。よって、メッキ液２３内のＣｕイオン２４の減少にともない、メッキ液２３内のサプレッサ２６も減少する。図７（ｃ）において、メッキ液２３内のサプレッサ２６が減少すると、シード層２０表面に吸着するサプレッサ２６が減少する。シード層２０表面のサプレッサ２６が吸着されていない場所にＣｕイオン２４ａが吸着する。よって、メッキ液２３内のサプレッサ２６の減少にともない、メッキ液２３内のＣｕイオン２４も減少する。
【００２１】
このように、Ｃｕイオン２４とサプレッサ２６がシード層２０表面に競争的に吸着するため、以下の化学平衡がなりたつ。
Ｃｕイオン（液中）＋サプレッサ（吸着）＜−＞Ｃｕイオン（吸着）＋サプレッサ（液中）
平衡定数Ｋは以下となる。
Ｋ＝［Ｃｕイオン（吸着）］［ サプレッサ（液中）］／［Ｃｕイオン（液中）］［サプレッサ（吸着）］
ただし、シード層２０に吸着したＣｕイオンは固体Ｃｕとなる。化学平衡では固体の濃度は１として扱うため。平衡定数は以下となる。
Ｋ＝［Ｃｕ（固体）］［ サプレッサ（液中）］／［Ｃｕイオン（液中）］［サプレッサ（吸着）］＝［ サプレッサ（液中）］／［Ｃｕイオン（液中）］［サプレッサ（吸着）］
以上の式から、メッキ液２３中のＣｕイオン２４が減少した場合、Ｋを一定に保つように、メッキ液２３中のサプレッサ２６のシード層２０表面への吸着が進む。メッキ液２３中のサプレッサ２６が減少した場合、Ｋを一定に保つように、メッキ液２３中のＣｕイオン２４のＣｕへの反応が進む。
【００２２】
図８は、Ｃｕイオン濃度およびサプレッサ濃度を示す模式図である。図８の横軸は図５のパターンＡ−Ａに沿った距離を示し、パターンの外周から内側に向かった距離を示している。縦軸はＣｕイオン濃度およびサプレッサ濃度を示している。実線はＣｕイオン濃度を示し、破線はサプレッサ濃度を示している。細線は、パターン内にビア金属層１４が形成されていない比較例１のＣｕイオン濃度およびサプレッサ濃度を示している。太線は、メッキされる面の表面積を増やした比較例２のＣｕイオン濃度およびサプレッサ濃度を示している。比較例２においては、表面積が大きくなるため、Ｃｕイオンの消費が大きくなり、パターンの内部に行くにしたがいＣｕイオン濃度は比較例１より急激に減少する。前述のように、Ｃｕイオン濃度の減少に伴いサプレッサ濃度も急激に減少する。これにより、サプレッサが不足する領域は、比較例１の領域Ｒ２から比較例２の領域Ｒ１のように外周側にシフトする。
【００２３】
このように、パターン内のメッキされる面の表面積が大きくなると、サプレッサが不足する領域が外周側にシフトする。よって、図６（ａ）から図６（ｃ）のように、ボイドが未発生の領域の幅が狭くなる。以下、比較例２の実験の知見を元に、比較例１に係る評価素子を小型化する実施例について説明する。
【実施例１】
【００２４】
図９は、実施例１に係る評価素子の平面図である。図９のように、評価素子８０はメッキの不良を検出するパターン８１を備えている。パターン８１は、第１領域Ｒｏｕｔと第２領域Ｒｉｎとを含む。第１領域Ｒｏｕｔは、パターン８１内の外側の領域であり、第２領域Ｒｉｎは第１領域Ｒｏｕｔの内側に位置する領域である。複数の配線１０が一方向（例えばＹ方向）に延伸している。配線１０の幅Ｌ１は、例えば１００ｎｍであり、配線１０の間１２の間隔Ｌ２は、例えば１００ｎｍである。幅Ｌ１および間隔Ｌ２はこれらには限られない。例えば、設計ルールの最小寸法とすることができる。例えば、第１領域Ｒｏｕｔと第２領域Ｒｉｎとにおいて、幅Ｌ１は同じとすることができる。第１領域Ｒｏｕｔと第２領域Ｒｉｎとにおいて、間隔Ｌ２は同じとすることができる。
【００２５】
第２領域Ｒｉｎにおいては、配線１０の下面にビアが形成され、ビアにはビア金属層１４が埋め込まれている。第１領域Ｒｏｕｔにはビア金属層１４は形成されていない。パターン８１のＸ方向およびＹ方向の幅Ｌ１０は、例えば８５μｍである。第１領域Ｒｏｕｔの幅Ｌ１２は、例えば２５μｍであり、第２領域Ｒｉｎの幅Ｌ１４は、例えば３５μｍである。第１領域ＲｏｕｔはＸ方向、Ｙ方向少なくとも一方に設けられていればよい。また、パターン８１の幅Ｌ１０、第１領域Ｒｏｕｔの幅Ｌ１４および第２領域Ｒｉｎの幅Ｌ１２は、それぞれＸ方向とＹ方向とで異なっていてもよい。
【００２６】
図１０は、図９のＡ−Ａ断面図である。素子が形成された半導体基板１００上にコンタクト層間膜としてエッチングストッパ膜１０６と絶縁膜１０８とが形成されている。図１０においては、素子とコンタクトは省略している。絶縁膜１０８上にエッチングストッパ膜１１２ａおよび絶縁膜１１４ａが形成されている。エッチングストッパ膜１１２ａおよび絶縁膜１１４ａ内に金属層１１７ａが形成されている。金属層１１７ａは配線を形成している。絶縁膜１１４ａおよび金属層１１７ａ上にエッチングストッパ膜１１２ｂおよび絶縁膜１１４ｂが形成されている。エッチングストッパ膜１１２ｂおよび絶縁膜１１４ｂ内に金属層１１７ｂが形成されている。絶縁膜１１４ｂおよび金属層１１７ｂ上にエッチングストッパ膜１１２ｃおよび絶縁膜１１４ｃが形成されている。エッチングストッパ膜１１２ｃおよび絶縁膜１１４ｃ内に金属層１１７ｃが形成されている。なお、図９および１０においては、配線１０を省略し１１本を図示し、１１本のうちビア金属層１４が形成された配線１０を省略し４本を図示している。配線１０の本数は複数であればよい。
【００２７】
金属層１１７ｂおよび１１７ｃは配線１０およびビア金属層１４を形成する。図１０では、絶縁膜１１４ｂおよび１１４ｃ内にメッキの不良を検出するパターン８１が形成されている。配線１０は、絶縁膜１１４ｂおよび１１４ｃの上面に形成された溝に埋め込まれている。ビア金属層１４は、配線１０下の絶縁膜１１４ｂおよび１１４ｃ内に形成され配線１０の下面に接するビア内に埋め込まれている。図１０では、パターン８１が２層積層されているが、パターン８１は１つの層に形成されていてもよく、複数の層に積層されていてもよい。
【００２８】
図１１（ａ）は、実施例１に係る評価素子の表面積、図１１（ｂ）は、Ｃｕイオン濃度およびサプレッサ濃度を示す模式図である。図１１（ａ）の横軸はＡ−Ａに沿った距離を示し、縦軸はシード層の表面積を示している。第１領域Ｒｏｕｔにおいては、絶縁膜に溝が形成されているため、パターン８１外に比べ、第１領域Ｒｏｕｔにおける表面積が大きくなっている。第２領域Ｒｉｎにおいては、溝に加えビアが形成されているため、第１領域Ｒｏｕｔに比べ表面積が大きくなっている。図１１（ｂ）の横軸はＡ−Ａに沿った距離を示し、縦軸はＣｕイオン濃度およびサプレッサ濃度を示している。実線はＣｕイオン濃度を示し、破線はサプレッサ濃度を示している。細線は、パターン内にビア金属層１４が形成されていない比較例１のＣｕイオン濃度およびサプレッサ濃度を示しており、図３と同様の図である。太線は、実施例１におけるＣｕイオン濃度およびサプレッサ濃度を示している。第１領域Ｒｏｕｔにおいては、ビア金属層１４が形成されていないため、実施例１におけるＣｕイオン濃度およびサプレッサ濃度は比較例１と同じである。第２領域Ｒｉｎにおいては、シード層２０表面の表面積が大きくなるため、Ｃｕイオンの消費が大きくなり、パターン８１の内部に行くにしたがいＣｕイオン濃度は比較例１より急激に減少する。前述のように、Ｃｕイオン濃度の減少に伴いサプレッサ濃度も急激に減少する。これにより、サプレッサが不足する領域は、比較例１の領域Ｒ２から実施例１の領域Ｒ１のように狭くなる。
【００２９】
図１２（ａ）から図１２（ｄ）は、パターンを小さくした場合の表面積およびＣｕイオン濃度を示す模式図である。図１２（ａ）および図１２（ｂ）は、比較例１に係る評価素子における距離に対するそれぞれ表面積およびＣｕイオン濃度を示す模式図である。図１２（ｃ）および図１２（ｄ）は、実施例１に係る評価素子における距離に対するそれぞれ表面積およびＣｕイオン濃度を示す模式図である。図１２（ａ）を参照し、比較例１のように表面積が比較的小さい状態でパターンを小型化する。図１２（ｂ）のように、左側の外周からのＣｕイオンの拡散に起因するＣｕイオン濃度Ｃｕ１の減少と、右側の外周からのＣｕイオンの拡散に起因するＣｕイオン濃度Ｃｕ２の減少と、が重なる。このため、実際のＣｕイオン濃度Ｃｕ３となる。Ｃｕイオン濃度Ｃｕ３は、余り減少しない。例えば、図１２（ｂ）の範囲Ｒ３がメッキ埋め込み不良の検出ができる範囲とすると、比較例１では、メッキ埋め込み不良の検出が難しくなる。
【００３０】
図１２（ｃ）を参照し、実施例１においては、第２領域Ｒｉｎの表面積が大きい。このため、図１２（ｄ）のように、第２領域Ｒｉｎにおいては、Ｃｕイオン濃度が急激に減少する。比較例１に比べ、パターン中心部でのＣｕイオン濃度Ｃｕ３が減少する。このため、メッキ埋め込み不良の検出が可能な範囲Ｒ３内にＣｕイオン濃度Ｃｕ３が入る範囲でメッキ不良の検出が可能となる。このように、実施例１によれば、パターンを小型化してもメッキ埋め込み不良の検出を行なうことができる。
【００３１】
図１３（ａ）および図１３（ｂ）は、比較例２に係る評価素子における距離に対するそれぞれ表面積およびＣｕイオン濃度を示す模式図である。図１３（ａ）のように、比較例２においては、パターン内の全面にビアを形成し表面積を大きくする。この場合、図１３（ｂ）のように、Ｃｕイオン濃度は急激に減少する。このため、メッキ埋め込み不良の検出ができる範囲Ｒ５が狭くなってしまう。また、メッキ不良の検出は、ビア金属層１４がない方が観察しやすい。実施例１の場合、領域Ｒ４のように、第１領域Ｒｏｕｔにおいてもメッキ埋め込み不良の検出を行なうこともできる。さらに、比較例２では、実際の製品パターンより表面積が大きくなりすぎ、メッキ埋め込み不良の検出を過剰に行なってしまう場合もありうる。つまり、メッキ液の交換が必要ないにもかかわらず、メッキ液を交換してしまう。また、不良にしなくともよいウエハを不良にしてしまうことが生じうる。実施例１によれば、適切なメッキ埋め込み不良の検出が可能となる。
【００３２】
図１４は、実施例１に係る評価素子の別の例の平面図である。図１４のように、第２領域Ｒｉｎにおいて、ビア金属層１４がＹ方向に延伸している。１本の配線１０あたりビア金属層１４は１つ形成されている。実施例２のように、ビア金属層１４は配線１０の延伸方向に延伸していてもよい。
【００３３】
以上のように、実施例１によれば、図９のように、複数の配線１０がパターン８１内の絶縁膜の上面に形成された溝に埋め込まれている。複数の配線１０下に形成されたビア金属層１４は、パターン８１内の第１領域Ｒｏｕｔにおいては形成されず、第２領域Ｒｉｎにおいて形成されている。これにより、図１２（ａ）から図１２（ｄ）を用い説明したように、パターン８１の小型化が可能となる。また、図１３（ａ）および図１３（ｂ）を用い説明したように、適切なメッキ埋め込み不良の検出が可能となる。
【００３４】
ビア金属層１４は、図９のように、ドット状に形成されていてもよい。また、図１４のように、線状に形成されていてもよい。また、第１領域Ｒｏｕｔがパターン８１の４辺に設けられている例を説明したが、第１領域Ｒｏｕｔは少なくとも対向する２辺に設けられていればよい。
【実施例２】
【００３５】
図１５は、実施例２に係る評価素子の平面図である。図１５のように、メッキの不良を検出するパターン８１内の外側の第１領域Ｒｏｕｔにおいて、複数のドットメッキパターン１６が形成されている。第２領域Ｒｉｎにおいて、複数の配線１０がＹ方向に延伸して設けられている。配線１０およびドットメッキパターンの幅Ｌ１は、例えば１００ｎｍであり、配線１０の間１２およびドットメッキパターンの間の間隔Ｌ２は、例えば１００ｎｍである。パターン８１のＸ方向およびＹ方向の幅Ｌ１０は、例えば９０μｍである。第１領域Ｒｏｕｔの幅Ｌ１２は、例えば２０μｍであり、第２領域Ｒｉｎの幅Ｌ１４は、例えば５０μｍである。第１領域ＲｏｕｔはＸ方向、Ｙ方向少なくとも一方に設けられていればよい。また、パターン８１の幅Ｌ１０、第１領域Ｒｏｕｔの幅Ｌ１４および第２領域Ｒｉｎの幅Ｌ１２は、それぞれＸ方向とＹ方向とで異なっていてもよい。その他の構成は、実施例１の図９と同じであり説明を省略する。
【００３６】
図１６は、図１５のＡ−Ａ断面図である。図１６のように、ドットメッキパターン１６は、絶縁膜１１４ｂおよび１１４ｃの上面に形成されたドット状の凹部に埋め込まれている。配線１０は、絶縁膜１１４ｂおよび１１４ｃの上面に形成された溝に埋め込まれている。その他の構成は、実施例１の図１０と同じであり説明を省略する。
【００３７】
図１７（ａ）は、実施例２に係る評価素子の表面積、図１７（ｂ）は、Ｃｕイオン濃度およびサプレッサ濃度を示す模式図である。図１７（ａ）の横軸はＡ−Ａに沿った距離を示し、縦軸は溝４０の入り口付近のシード層の表面積を示している。第１領域Ｒｏｕｔにおいては、ドットメッキパターン１６が形成されているため、パターン８１外に比べ、溝４０の入り口付近の表面積が大きくなっている。第２領域Ｒｉｎにおいては、溝が形成されているため、第１領域Ｒｏｕｔに比べ溝４０の入り口付近の表面積が小さくなっている。図１７（ｂ）の横軸はＡ−Ａに沿った距離を示し、縦軸はＣｕイオン濃度およびサプレッサ濃度を示している。実線はＣｕイオン濃度を示し、破線はサプレッサ濃度を示している。細線は、配線１０が形成された比較例１のＣｕイオン濃度およびサプレッサ濃度を示しており、図３と同様の図である。太線は、実施例２におけるＣｕイオン濃度およびサプレッサ濃度を示している。第１領域Ｒｏｕｔにおいては、ドットメッキパターン１６が形成されているため、シード層２０の溝４０の入り口付近の表面積が大きくなる。このため、サプレッサの消費が大きくなり、パターン８１の内部に行くにしたがいサプレッサ濃度は比較例１より急激に減少する。前述のように、サプレッサ濃度の減少に伴いＣｕイオン濃度も急激に減少する。これにより、サプレッサが不足する領域は、比較例１の領域Ｒ２から実施例２の領域Ｒ２のようにパターン８１の外周方向にシフトする。
【００３８】
これにより、実施例１の図１２（ａ）から図１２（ｄ）において説明したのと同様に、パターン８１の小型化が可能となる。また、メッキ不良の検出がしやすい配線１０を用い、メッキ不良の検出が可能となる。
【００３９】
図１８は、実施例２に係る評価素子の別の例の平面図である。図１８のように、第２領域Ｒｉｎにおいて、配線１０の下にビア金属層１４が形成されている。第２領域Ｒｉｎの幅Ｌ１４は、例えば３５μｍである。パターン８１の幅Ｌ１０は、例えば７５μｍである。その他の構成は、実施例２の図１５と同じであり説明を省略する。
【００４０】
図１９は、図１８のＡ−Ａ断面図である。図１９のように、第２領域Ｒｉｎにおいて、配線１０の下にビア金属層１４が形成されている。その他の構成は、実施例２の図１６と同じであり説明を省略する。図１８および図１９の例では、第２領域Ｒｉｎの表面積を大きくできるため、より小型化が可能となる。
【００４１】
以上のように、実施例２によれば、図１５のように、第１領域Ｒｏｕｔにおいて、ドットメッキパターン１６が絶縁膜の上面に形成されたドット状の凹部に埋め込まれている。第２領域Ｒｉｎにおいて、配線１０が絶縁膜の上面に形成された溝に埋め込まれている。これにより、パターン８１の小型化が可能となる。
【００４２】
実施例１および実施例２のように、パターン８１は、上面に凹部（例えば、溝、ドット状凹部またはビア）が形成された絶縁膜１１４と、凹部内に埋め込まれたメッキ金属層（例えば金属層１１７）と、を含む。実施例１の図１１（ａ）および実施例２の図１７（ａ）のように、第１領域Ｒｏｕｔにおける絶縁膜の上面の表面積は、第２領域Ｒｉｎにおける絶縁膜の上面の表面積とは、異なる。これにより、実施例１および実施例２において説明したように、パターン８１の小型化が可能となる。
【００４３】
実施例１および実施例２の効果を得るためには、第１領域Ｒｏｕｔは、パターン８１の最も外側の領域であることが好ましい。また、第１領域Ｒｏｕｔと第２領域Ｒｉｎとは接していることが好ましい。パターン８１の外側の前記パターン８１に接する領域における絶縁膜の表面積は、第１領域Ｒｏｕｔおよび第２領域Ｒｉｎの両方より小さいことが好ましい。例えば、パターン８１の外側の領域は、絶縁膜の上面に凹部が形成されていないことが好ましい。
【００４４】
実施例１のように、第１領域Ｒｏｕｔにおいて、凹部は第１溝であり、メッキ金属層は第１溝に埋め込まれた配線１０とすることができる。第２領域Ｒｉｎにおいて、凹部は第２溝と第２溝の下面に接するビアであり、メッキ金属層は第２溝に埋め込まれた配線１０とビア内に埋め込まれたビア金属層１４とすることができる。
【００４５】
また、実施例２のように、第１領域Ｒｏｕｔにおいて、凹部はドット状の凹部であり、メッキ金属層はドット状の凹部に埋め込まれたドットメッキパターン１６とすることができる。第２領域Ｒｉｎにおいて、凹部は溝であり、メッキ金属層は溝に埋め込まれた配線１０とすることができる。
【実施例３】
【００４６】
実施例３は、半導体装置のパッド下に評価素子が形成されている例である。図２０は、実施例３に係る評価素子の断面図である。図２０を参照に、図２０のように、素子が形成された半導体基板１００上にコンタクト層間膜としてエッチングストッパ膜１０６と絶縁膜１０８とが形成されている。絶縁膜１０８上にエッチングストッパ膜１１２ａおよび絶縁膜１１４ａが形成されている。エッチングストッパ膜１１２ａおよび絶縁膜１１４ａ内に金属層１１７ａが形成されている。金属層１１７ａは配線を形成している。絶縁膜１１４ａおよび金属層１１７ａ上にエッチングストッパ膜１１２ｂおよび絶縁膜１１４ｂが形成されている。エッチングストッパ膜１１２ｂおよび絶縁膜１１４ｂ内に金属層１１７ｂが形成されている。絶縁膜１１４ｂおよび金属層１１７ｂ上にエッチングストッパ膜１１２ｃおよび絶縁膜１１４ｃが形成されている。エッチングストッパ膜１１２ｃおよび絶縁膜１１４ｃ内に金属層１１７ｃが形成されている。絶縁膜１１４ｃおよび金属層１１７ｃ上にエッチングストッパ膜１１２ｄおよび絶縁膜１１４ｄが形成されている。エッチングストッパ膜１１２ｄおよび絶縁膜１１４ｄ内に金属層１１７ｄが形成されている。絶縁膜１１４ｄおよび金属層１１７ｄ上にエッチングストッパ膜１１２ｅおよび絶縁膜１１４ｅが形成されている。絶縁膜１１４ｅ上にパッド金属層１２１が形成されている。パッド金属層１２１上にカバー膜１２６が形成されている。パッド上のカバー膜１２６には開口が形成されている。なお、図２０においては、配線１０を省略し９本を図示しているが、配線１０は複数形成されていればよい。
【００４７】
パッド領域７２のパッド金属層１２１下には、メッキ不良検出パターン８１が形成されていない。一方、パッド領域７０のパッド金属層１２１下には実施例１または実施例２に係るパターン８１が形成されている。パッド領域７０において、パターン８１は例えば配線層３層に形成されており、それぞれ積層されている。各パターン８１は、各配線層のメッキ工程において、メッキ不良の検出に用いられる。このように、１または複数のパターン８１をパッド金属層１２１の下方に形成することにより、チップ面積の縮小が可能となる。
【００４８】
図２１は、実施例３に係る評価素子の別の例の断面図である。図２０と比較し、パッド金属層１２１下方の金属層１１７ａおよび１１７ｂにより回路に用いられる配線６０が形成されている。金属層１１７ｃおよび１１７ｄにおいては回路に用いられる配線６０は形成されていない。そこで、バッド領域７０においては、パッド金属層１２１下方の金属層１１７ｃおよび１１７ｄによりパターン８１を形成する。その他の構成は図２０と同じであり説明を省略する。このように、パッド金属層１２１下に配線６０が形成されている場合であっても、配線６０が形成されていない金属層１１７を用いパターン８１を形成することができる。
【００４９】
図２２は、実施例３に係る評価素子のさらに別の例の断面図である。図２０と比較し、パッド領域７２においては、パッド５４が複数の金属層１１７により形成されている。エッチングストッパ層１１２ｅおよび絶縁膜１１４ｅ内に金属層１１７ｅが形成されている。金属層１１７ａにより形成された回路接続部６４により、パッド金属層１２１と回路とが接続されている。パッド領域７０においては、回路接続部６４が形成された最も下の配線層より下の金属層１１７ａおよび１１７ｂを用いパターン８１が形成されている。その他の構成は図２０と同じであり説明を省略する。このように、パッド５４がパッド金属層１２１以外に複数の金属層１１７を用い形成されている場合も、パッド金属層１２１の下方の金属層を用い評価素子を形成することができる。
【００５０】
実施例３のように、半導体装置のパッド金属層の下方に実施例１または実施例２に係る評価素子８０を配置することもできる。
【実施例４】
【００５１】
実施例４は、評価素子をスクライブラインに設ける例である。図２３は実施例４に係る評価素子が形成されたスクライブラインの平面図である。図２３のように、スクライブライン３０の中に実施例１または実施例２に係るパターン８１が形成されている。図２３のように、スクライブライン３０にパターン８１を形成することにより、チップサイズの小型化が可能となる。図２４は、評価素子が形成されたスクライブラインの別の平面図である。図２４のように、パターン８１がスクライブライン３０の交差位置に設けられている。パターン８１はスクライブライン３０に対し、例えば４５°傾いて設けられている。このように、スクライブライン３０が交差する位置において、パターン８１をスクライブライン３０に対し斜めに配置することにより、チップサイズを縮小できる。
【実施例５】
【００５２】
実施例５は、評価素子を用いた半導体装置の製造方法の例である。図２５は、実施例５の半導体装置の製造方法のフローチャートである。図２５のように、半導体基板上に層間絶縁膜等の絶縁膜を形成する（ステップＳ１０）。絶縁膜の上面は、例えばＣＭＰ法を用い平坦とする。絶縁膜の上面に凹部を形成する。例えば、絶縁膜の上面に複数の溝を形成する。また、実施例１においては、複数の溝の下絶縁膜内に複数の溝の下面と接するビアを形成する。実施例２においては、絶縁膜の上面に複数のドット状の凹部を形成する（ステップＳ１２）。凹部を埋め込むようにメッキを行ないメッキ金属層を形成する（ステップＳ１４）。凹部のメッキ金属層に埋め込み不良が生じているかを検査する（ステップＳ１６）。メッキ不良が発生しているかを判断する（ステップＳ１８）。Ｙｅｓの場合、メッキ液を交換する（ステップＳ２０）。または、このウエハを不良品とする。ステップＳ１８において、Ｎｏの場合、メッキ液を交換しない（ステップＳ２２）。または、このウエハを良品とする。その後、終了する。以上のように、実施例１または実施例２の評価素子８０を用い、半導体装置の製造方法途中に、メッキ不良を判断し、メッキ液の交換を行なうことができる。または、メッキ不良のウエハを不良品とすることができる。なお、ステップＳ１４の後、ＣＭＰ法を用いメッキされた余分な金属を除去した後、ステップＳ１６において、埋め込み不良を検査してもよい。
【実施例６】
【００５３】
実施例６は、評価素子を含む半導体装置の製造方法の具体例である。図２６（ａ）は半導体装置の製造方法を示す平面図（金属層１１７ａを図示）、図２６（ｂ）は図２６（ａ）のＡ−Ａ断面図である。図２６（ｂ）のように、シリコン等の半導体基板１００のウエル内に、素子分離絶縁層１０２を形成する。半導体基板１００内にイオン注入法を用いチャネルを形成する。半導体基板１００のチャネル上にゲート絶縁膜１０３を介し例えばポリシリコンゲート電極１０４を形成する。ゲート電極１０４の両側にサイドウオール１０５を形成し、ソースおよびドレイン領域をイオン注入法を用い形成する。ゲート電極１０４およびソース、ドレイン領域上をシリサイド化する。全面に、例えば窒化シリコン等のエッチングストッパ膜１０６を形成する。例えば酸化シリコン膜等の絶縁膜１０８をＴＥＯＳ（Tetra Ethoxy Silane）法を用い形成する。ＣＭＰ法を用い絶縁膜１０８を平坦化した後、例えばＴｉＮ膜１０９およびＷ膜１１０を絶縁膜１０８上に形成しＣＭＰ法を用い余分な金属を除去することにより、コンタクトを形成する。
【００５４】
例えば、ＳｉＣＮ膜等のエッチングストッパ膜１１２ａを形成する。エッチングストッパ膜１１２ａ上に、例えばＳｉＯＣである絶縁膜１１４ａを形成する。絶縁膜１１４ａに開口を設け、開口内に例えばＴａ等のバリア層１１６ａをスパッタ法を用い形成する。バリア層１１６ａ上にスパッタ法およびメッキ法を用い例えばＣｕ等の配線層１１８ａを形成する。その後、ＣＭＰ法を用い余分な金属を除去することにより、絶縁膜１１４ａの開口内にバリア層１１６ａおよび配線層１１８ａを形成する。バリア層１１６ａおよび配線層１１８ａとから金属層図２６（ａ）のように、評価素子形成領域においては、金属層１１７ａが一方向に延伸して設けられる。
【００５５】
図２７（ａ）は半導体装置の製造方法を示す平面図（ビア４４を図示）、図２７（ｂ）は図２７（ａ）のＡ−Ａ断面図である。エッチングストッパ膜１１２ｂ上に、例えば膜厚が５００ｎｍのＳｉＯＣである絶縁膜１１４ｂを形成する。露光技術および炭素とフッ素とを含むガスまたは類似のガスを用いた異方性エッチングを用いエッチングストッパ膜１１２ｂの上面まで達するビア４４を形成する。図２７（ａ）のように、複数のビア４４が形成される。
【００５６】
図２８（ａ）は半導体装置の製造方法を示す平面図（ビア４４および溝４０を図示）、図２８（ｂ）は図２８（ａ）のＡ−Ａ断面図である。エッチングストッパ膜１１２ｂ上に、露光技術および炭素とフッ素とを含むガスまたは類似のガスを用いた異方性エッチングを用い絶縁膜１１４ｂの途中まで達する溝４０を形成する。図２８（ａ）のように、溝４０の下面に複数のビア４４が形成されている。溝４０を形成する際は、ビア４４の底面に有機樹脂を埋め込み、溝４０形成後に有機樹脂をアッシングにより除去することが好ましい。
【００５７】
図２９（ａ）は半導体装置の製造方法を示す平面図（ビア４４および溝４０を図示）、図２９（ｂ）は図２９（ａ）のＡ−Ａ断面図である。絶縁膜１１４ｂをマスクに、炭素とフッ素とを含むガスまたは類似のガスを用いた異方性エッチングを用いエッチングストッパ膜１１２ｂを除去する。これにより、ビア４４の底面は金属層１１７ａと接触する。図２９（ａ）のように、溝４０の下面に複数のビア４４が形成される。
【００５８】
図３０は半導体装置の製造方法を示す断面図である。図３０のように、ビア４４および溝４０を埋め込むように、スパッタリング法を用い例えば膜厚が３０ｎｍのＴａ膜をバリア層１１６ｂとして形成する。バリア層１１６ｂ上に、スパッタリング法を用い例えば膜厚が５０ｎｍのＣｕ膜をシード層１３０として形成する。シード層１３０上に、電解メッキ法を用い例えば膜厚が１μｍのＣｕ膜をメッキ膜１３２として形成する。以下の図では、シード層１３０の図示を省略する。
【００５９】
図３１（ａ）は半導体装置の製造方法を示す平面図（配線１０およびビア金属層１４を図示）、図３１（ｂ）は図３１（ａ）のＡ−Ａ断面図である。ＣＭＰ法を用い、絶縁膜１１４ｂ上のＴａ膜およびＣｕ膜を除去する。これにより、絶縁膜１１４ｂ内の溝およびビアに埋め込まれたバリア層１１６ｂおよび配線層１１８ｂが形成される。バリア層１１６ａおよび配線層１１８ｂは金属層１１７ｂを形成する。図３１（ａ）のように、金属層１１７ｂにより、複数の配線１０と配線１０の下面に接するビア金属層１４が形成される。配線１０とビア金属層１４とを備える評価素子５０を用い金属層１１７ｂの埋め込み不良を検査する。
【００６０】
図３２（ａ）は半導体装置の製造方法を示す平面図（配線１０およびビア金属層１４を図示）、図３２（ｂ）は図３２（ａ）のＡ−Ａ断面図である。図２６（ａ）から図３１（ｂ）と同様に、絶縁膜１１４ｂおよび金属層１１７ｂ上にエッチングストッパ膜１１２ｃおよび絶縁膜１１４ｃを形成する。絶縁膜１１４ｃ内に金属層１１７ｃを形成する。図３２（ａ）のように、金属層１１７ｃにより、複数の配線１０と配線１０の下面に接するビア金属層１４が形成される。配線１０とビア金属層１４とを備える評価素子５０を用い金属層１１７ｃの埋め込み不良を検査する。
【００６１】
図３３は、半導体装置の製造方法を示す断面図である。図３３を参照し、エッチングストッパ膜１１２ｄ、絶縁膜１１４ｄ、エッチングストッパ膜１１２ｅおよび絶縁膜１１４ｅを形成する。絶縁膜１１４ｄに形成された開口内にバリア層１１６ｄおよび配線層１１８ｄ、絶縁膜１１４ｅに形成された開口内にバリア層１１６ｅおよび配線層１１８ｅを形成する。バリア層１１６ｄおよび配線層１１８ｄは、金属層１１７ｄを形成する。バリア層１１６ｅおよび配線層１１８ｅは、金属層１１７ｅを形成する。
【００６２】
絶縁膜１１４ｅ上に、金属層１１７ｅに電気的に接続するパッド金属層１２１を形成する。パッド金属層１２１は、例えばＴｉＮ層１２０、ＡｌＣｕ層１２２およびＴｉＮ層１２３から形成される。絶縁膜１１４ｅ上およびパッド金属層１２１を覆うように、カバー膜１２６として酸化シリコン膜１２４および窒化シリコン膜１２５を形成する。カバー膜１２６に開口１２８を設ける。開口１２８を介しパッド金属層１２１に外部より電気的に接続することができる。以上により、素子部にトランジスタ等が形成され、パターン部に評価素子５０が形成される。
【００６３】
図２６（ａ）から図３３（ｂ）を用い、実施例１に係る評価素子を含む半導体装置の製造方法の一例を説明したが、言うまでもなく、その他の方法を用い、実施例１に係る評価素子を形成してもよい。
【００６４】
以上、発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【００６５】
実施例１〜６を含む実施形態に関し、さらに以下の付記を開示する。
付記１：上面に凹部が形成された絶縁膜と、前記第凹部内に埋め込まれたメッキ金属層と、を含み前記メッキ金属層のメッキの不良を検出するパターンを具備し、前記パターン内の外側の第１領域における前記絶縁膜の上面の表面積は、前記パターン内の前記第１領域の内側に位置する第２領域における前記絶縁膜の上面の表面積とは、異なることを特徴とする評価素子。
付記２：前記第１領域において、前記凹部は第１溝であり、前記メッキ金属層は前記第１溝に埋め込まれた配線であり、前記第２領域において、前記凹部は第２溝と前記第２溝の下面に接するビアであり、前記金属層は前記第２溝に埋め込まれた配線と前記ビア内に埋め込まれたビア金属層であることを特徴とする付記１記載の評価素子。
付記３：前記第１領域において、前記凹部はドット状の凹部であり、前記メッキ金属層は前記ドット状の凹部に埋め込まれたドットメッキパターンであり、前記第２領域において、前記凹部は溝であり、前記メッキ金属層は前記溝に埋め込まれた配線であることを特徴とする付記１記載の評価素子。
付記４：１つの前記第２溝に対し複数の前記ビアが形成されていることを特徴とする付記２記載の評価素子。
付記５：１つの前記第２溝に対し１つの前記ビアが形成されていることを特徴とする付記２記載の評価素子。
付記６：前記凹部は前記溝の下面に接するビアを含み、前記メッキ金属層は前記ビアに埋め込まれたビア金属層を含むことを特徴とする付記３記載の評価素子。
付記７：前記メッキの不良を検出するパターンは、パッド金属層の下方に形成されていることを特徴とする付記１から６のいずれか一項記載の評価素子。
付記８：前記メッキの不良を検出するパターンは、スクライブラインに形成されていることを特徴とする付記１から６のいずれか一項記載の評価素子。
付記９：付記１から８のいずれか一項記載の評価素子を含む半導体装置。
付記１０：メッキの不良を検出するパターン内の外側の第１領域における絶縁膜の上面の表面積は、前記パターン内の前記第１領域の内側に位置する第２領域における前記絶縁膜の上面の表面積とは、異なるように前記絶縁膜の上面に凹部を形成する工程と、前記凹部を埋め込むようにメッキを行ないメッキ金属層を形成する工程と、前記凹部の前記メッキ金属層に埋め込み不良が生じているかを検査する工程と、を含むことを特徴とする半導体装置の製造方法。
【符号の説明】
【００６６】
１０        配線
１４        ビア金属層
１６        ドットメッキパターン
３０        スクライブライン
４０        溝
４４        ビア
５０、８０  評価素子
８１        パターン
１１４      絶縁膜
１１７      金属層
１２１      パッド金属層
【図１】
2012043973.tif 000003
【図２】
2012043973.tif 000004
【図３】
2012043973.tif 000005
【図４】
2012043973.tif 000006
【図５】
2012043973.tif 000007
【図６】
2012043973.tif 000008
【図７】
2012043973.tif 000009
【図８】
2012043973.tif 000010
【図９】
2012043973.tif 000011
【図１０】
2012043973.tif 000012
【図１１】
2012043973.tif 000013
【図１２】
2012043973.tif 000014
【図１３】
2012043973.tif 000015
【図１４】
2012043973.tif 000016
【図１５】
2012043973.tif 000017
【図１６】
2012043973.tif 000018
【図１７】
2012043973.tif 000019
【図１８】
2012043973.tif 000020
【図１９】
2012043973.tif 000021
【図２０】
2012043973.tif 000022
【図２１】
2012043973.tif 000023
【図２２】
2012043973.tif 000024
【図２３】
2012043973.tif 000025
【図２４】
2012043973.tif 000026
【図２５】
2012043973.tif 000027
【図２６】
2012043973.tif 000028
【図２７】
2012043973.tif 000029
【図２８】
2012043973.tif 000030
【図２９】
2012043973.tif 000031
【図３０】
2012043973.tif 000032
【図３１】
2012043973.tif 000033
【図３２】
2012043973.tif 000034
【図３３】
2012043973.tif 000035