(57)【要約】【課題】ノイズの影響が低減され、かつ、増幅歪みの少ない半導体磁気センサ及びそれを用いた磁性体検出装置を提供すること。【解決手段】直列接続された第１の半導体磁気抵抗素子１１及び第２の半導体磁気抵抗素子１２と、第１の半導体磁気抵抗素子１１及び第２の半導体磁気抵抗素子１２の接続ノードにゲート電極が接続された電界効果トランジスタ１０とを備えている。電界効果トランジスタ１０のゲート電極の幅を第１の半導体磁気抵抗素子１１及び第２の半導体磁気抵抗素子１２の各中心点を結んだ直線に投影した時の長さが、第１の半導体磁気抵抗素子１１及び第２の半導体磁気抵抗素子１２の各中心点の直線距離の略偶数倍であるように構成されている。【選択図】図４
2012078158.tif 000002
【特許請求の範囲】
【請求項１】
直列接続された第１の半導体磁気抵抗素子及び第２の半導体磁気抵抗素子と、
前記第１の半導体磁気抵抗素子及び前記第２の半導体磁気抵抗素子の接続ノードにゲート電極が接続された電界効果トランジスタとを備え、
該電界効果トランジスタのゲート電極の幅を前記第１の半導体磁気抵抗素子及び前記第２の半導体磁気抵抗素子の各中心点を結んだ直線に投影した時の長さが、前記第１の半導体磁気抵抗素子及び前記第２の半導体磁気抵抗素子の各中心点の直線距離の略偶数倍であることを特徴とする半導体磁気センサ。
【請求項２】
前記第１の半導体磁気抵抗素子と前記第２の半導体磁気抵抗素子と前記電界効果トランジスタが同一の基板上のエピタキシャル成長層に設けられ、かつ、前記第１の半導体磁気抵抗素子と前記第２の半導体磁気抵抗素子と前記電界効果トランジスタの各々がそれぞれ別々のメサ上に形成されることで絶縁されていることを特徴とする請求項１に記載の半導体磁気センサ。
【請求項３】
前記基板上に抵抗とキャパシタとインダクタからなる群より選択される少なくとも１つの受動素子が形成されていることを特徴とする請求項２に記載の半導体磁気センサ。
【請求項４】
前記第１の半導体磁気抵抗素子と前記第２の半導体磁気抵抗素子と前記電界効果トランジスタの動作層が、前記エピタキシャル成長層に形成されている２次元電子ガスであることを特徴とする請求項２又は３に記載の半導体磁気センサ。
【請求項５】
直列接続された第１の半導体磁気抵抗素子及び第２の半導体磁気抵抗素子と、前記第１の半導体磁気抵抗素子及び前記第２の半導体磁気抵抗素子の接続ノードにゲート電極が接続された電界効果トランジスタとを有する半導体磁気センサと、
該半導体磁気センサと一定の磁性間隔を有する磁性体とを備え、
前記電界効果トランジスタのゲート電極の幅を前記磁性体の走査方向に投影した時の長さが、前記磁性体の磁性間隔の略整数倍であることを特徴とする磁性体検出装置。
【請求項６】
前記第１の半導体磁気抵抗素子及び前記第２の半導体磁気抵抗素子の各中心点を結んだ長さを前記磁性体の走査方向に投影した時の長さが、前記磁性体の磁性間隔の半分の長さの略奇数倍であることを特徴とする請求項５に記載の磁性体検出装置。
【請求項７】
前記半導体磁気センサと平行に配置された磁石を更に備え、前記一定の磁性間隔を有する磁性体と、前記磁石との間に前記半導体磁気センサが配置されていることを特徴とする請求項５又は６に記載の磁性体検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体磁気センサ及びそれを用いた磁性体検出装置に関し、より詳細には、外部磁場強度を検知する半導体磁気センサ及びそれを用いた磁性体検出装置に関する。
【背景技術】
【０００２】
外部磁場強度を検知する磁気センサは、光学式のセンサに比べ、特に汚れや埃などの影響を受ける用途においてその優位性がある。磁気センサの代表的なものとして、ホール素子や磁気抵抗素子があげられる。一般に、歯車回転検出などのような出力信号を分割して電気角を高精度に算出する用途においては、歪の少ない、いわゆる正弦波に近い出力信号を出す半導体磁気抵抗素子が使用されている。歯車回転検出における電気角とは、歯車の山から山、もしくは、谷から谷までのような１周期を２πとして表す表記法である。
【０００３】
つまり、電気角とは、例えば、６０組の山と谷を有する歯車に電磁式検出器を取り付け、歯車が毎分６００回転（ｒ／ｍｉｎ）している場合を考えると、歯車が１回転すると、電磁式検出器からの信号は、正弦波６０サイクル分が出力される。ここで信号正弦波の１周期を２πｒａｄ（３６０度）にとって表現した位相を＝電気角という、また、歯車の１回転を２πｒａｄにとった位相を＝機械角という。
【０００４】
電気角を検出して、より微小な機械角を正確に算出するためには、同じ径の歯車を使用した場合、歯車の歯数を増やし、電気角を検出するサンプリングレートを上げる必要がある。しかしながら、歯数を増やすと出力信号の強度が小さくなり、出力信号がノイズに埋もれてしまう可能性もある。
【０００５】
図１は、半導体磁気抵抗素子の磁気抵抗効果の典型例を示す図である。外部磁場強度が増加するに従い磁気抵抗変化率が増加しており、その勾配は低磁場ではμ2に、高磁場ではμに比例すると言われている。ここで、μは半導体動作層のキャリア移動度である。従って、出力信号強度を増大するためには、半導体磁気抵抗素子の材料としては電子がより移動しやすい半導体材料が適しており、Ｓｉ、Ｇｅなどの単体元素半導体と比較して電子移動度の大きいＩＩＩ−Ｖ族化合物半導体が用いられている。特に、半導体中で最もキャリア移動度の大きいＩｎＳｂが半導体磁気抵抗素子の材料として用いられている。
【０００６】
また、例えば、歯車回転角検出の実使用環境では、歯車とバイアス磁石の間に半導体磁気抵抗素子を配置する構成となっており、半導体磁気抵抗素子は、磁気抵抗変化率の勾配がμに比例する高磁場の領域で動作するため、歪の少ない出力信号を得ることができる。この半導体磁気抵抗素子を歯車の周期の半分の間隔（歯車の山から隣の谷までの距離）で直列に配置すれば、歯車の山と谷による磁場強度の変化に対応して磁気抵抗素子の抵抗が変化し、歯車の山と谷に対応した信号を得ることができる。
【０００７】
さらに、微弱な磁性体の変化を検知するために、例えば、特許文献１のものがある。この特許文献１のものは、広い温度範囲で使用可能な磁性体検出器に関するもので、増幅用トランジスタを備え、この増幅用トランジスタのベース・エミッタ間に半導体磁気抵抗素子を含む第１の抵抗ブロックを構成し、ＦＥＴと第２の抵抗ブロックとで定電流回路を構成し、第１の抵抗ブロックと第２の抵抗ブロックとして抵抗温度係数を有するものを使用し、増幅用トランジスタのベース・エミッタ間に印加される電圧の温度特性を増幅用トランジスタの動作電圧に対応させるものである。つまり、半導体磁気抵抗素子からの出力信号をトランジスタなどで構成される外部回路を用いて増幅する構成が開示されている。
【０００８】
また、例えば、特許文献２のものは、一定磁界における出力、すなわちホール電圧の温度変化が小さく、広い温度範囲に渡って使用可能なホール素子に関するもので、化合物半導体材料を用いたホール素子と、このホール素子の出力信号を入力し、信号処理するための信号処理ＩＣが、ホール素子と同じ化合物半導体材料を用いて作成される技術が開示されている。
【０００９】
このように、高移動度の化合物半導体材料を用いたデバイスの出力信号を、同一基板上に作成される増幅回路やＩＣによって処理する磁気センサがモノリシックで構成されれば、外来ノイズの影響を低減することができる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００２−１０７３４６号公報
【特許文献２】特開２００３−０６０２５５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
一般に、歯車回転制御には、通常、モーターを使用するため、磁気センサは、ノイズの大きい環境に設置される。さらに、微弱な出力信号を分割して電気角を算出するため、出力信号を線形に増幅するトランジスタが必要となる。しかしながら、磁気抵抗素子からの微弱な出力信号を外部回路で増幅する従来の構成では、信号が外部回路まで伝達する間に付加されるノイズも増幅されるという問題があった。
【００１２】
この場合、上述した特許文献２に示されているように、半導体磁気抵抗素子と増幅回路をモノリシックで構成すれば外来ノイズを低減できる。しかしながら、半導体磁気抵抗素子と増幅回路をモノリシックで構成した場合、バイアス磁石による磁場が印加されているため、例えば、歯車回転検出の用途を想定した場合、歯車の山−谷に対応した増幅回路内の電界効果トランジスタのソース抵抗の増減により、増幅率が一定せず、増幅後の出力信号は歪んでしまうという問題があった。
【００１３】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、半導体磁気抵抗素子の近傍に配置する電界効果トランジスタのゲート電極の幅を最適化することによりノイズの影響を低減され、かつ、増幅歪みの少ない半導体磁気センサ及びそれを用いた磁性体検出装置を提供することにある。
【課題を解決するための手段】
【００１４】
本発明者らは、上記課題を解決するために鋭意検討した結果、半導体磁気抵抗素子の近傍に配置する電界効果トランジスタのゲート電極の幅を最適化することにより上記課題を解決できることを見出し、本発明を完成させた。
【００１５】
本発明は、このような目的を達成するためになされたもので、請求項１に記載の発明は、直列接続された第１の半導体磁気抵抗素子及び第２の半導体磁気抵抗素子と、前記第１の半導体磁気抵抗素子及び前記第２の半導体磁気抵抗素子の接続ノードにゲート電極が接続された電界効果トランジスタとを備え、該電界効果トランジスタのゲート電極の幅を前記第１の半導体磁気抵抗素子及び前記第２の半導体磁気抵抗素子の各中心点を結んだ直線に投影した時の長さが、前記第１の半導体磁気抵抗素子及び前記第２の半導体磁気抵抗素子の各中心点の直線距離の略偶数倍であることを特徴とする。
【００１６】
また、請求項２に記載の発明は、請求項１に記載の発明において、前記第１の半導体磁気抵抗素子と前記第２の半導体磁気抵抗素子と前記電界効果トランジスタが同一の基板上のエピタキシャル成長層に設けられ、かつ、前記第１の半導体磁気抵抗素子と前記第２の半導体磁気抵抗素子と前記電界効果トランジスタの各々がそれぞれ別々のメサ上に形成されることで絶縁されていることを特徴とする。
【００１７】
また、請求項３に記載の発明は、請求項２に記載の発明において、前記基板上に抵抗とキャパシタとインダクタからなる群より選択される少なくとも１つの受動素子が形成されていることを特徴とする。
【００１８】
また、請求項４に記載の発明は、請求項２又は３に記載の発明において、前記第１の半導体磁気抵抗素子と前記第２の半導体磁気抵抗素子と前記電界効果トランジスタの動作層が、前記エピタキシャル成長層に形成されている２次元電子ガスであることを特徴とする。
【００１９】
また、請求項５に記載の発明は、直列接続された第１の半導体磁気抵抗素子及び第２の半導体磁気抵抗素子と、前記第１の半導体磁気抵抗素子及び前記第２の半導体磁気抵抗素子の接続ノードにゲート電極が接続された電界効果トランジスタとを有する半導体磁気センサと、該半導体磁気センサと一定の磁性間隔を有する磁性体とを備え、前記電界効果トランジスタのゲート電極の幅を前記磁性体の走査方向に投影した時の長さが、前記磁性体の磁性間隔の略整数倍であることを特徴とする。
【００２０】
また、請求項６に記載の発明は、請求項５に記載の発明において、前記第１の半導体磁気抵抗素子及び前記第２の半導体磁気抵抗素子の各中心点を結んだ長さを前記磁性体の走査方向に投影した時の長さが、前記磁性体の磁性間隔の半分の長さの略奇数倍であることを特徴とする。
【００２１】
また、請求項７に記載の発明は、請求項５又は６に記載の発明において、前記半導体磁気センサと平行に配置された磁石を更に備え、前記一定の磁性間隔を有する磁性体と、前記磁石との間に前記半導体磁気センサが配置されていることを特徴とする。
【発明の効果】
【００２２】
本発明によれば、電界効果トランジスタのゲート電極の幅を第１の半導体磁気抵抗素子及び第２の半導体磁気抵抗素子の各中心点を結んだ直線に投影した時の長さが、第１の半導体磁気抵抗素子及び第２の半導体磁気抵抗素子の各中心点の直線距離の略偶数倍になるようにしたため、電界効果トランジスタにかかる検出対象磁性体による磁場変動が平均化され、電界効果トランジスタの増幅歪の低減することが可能にできる。また、半導体磁気抵抗素子の近傍に配置する電界効果トランジスタのゲート電極の幅を最適化することによりノイズの影響を低減することが可能になる。
【図面の簡単な説明】
【００２３】
【図１】半導体磁気抵抗素子の磁気抵抗効果の典型例を示す図である。
【図２】本発明に係る半導体磁気センサを構成する半導体磁気抵抗素子を説明するための構成図で、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ａ線断面図である。
【図３】本発明に係る半導体磁気センサを構成する電界効果トランジスタを説明するための構成図である。
【図４】本発明に係る半導体磁気センサを説明するための構成図である。
【図５】本発明に係る磁性体検出装置を説明するための構成図である。
【図６】半導体磁気抵抗素子の中心点を結んだ直線の長さと、半導体磁気抵抗素子の中心点を結んだ直線を磁性体の走査方向に投影した時の長さとの関係を説明するための図（その１）である。
【図７】半導体磁気抵抗素子の中心点を結んだ直線の長さと、半導体磁気抵抗素子の中心点を結んだ直線を磁性体の走査方向に投影した時の長さとの関係を説明するための図（その２）である。
【図８】半導体磁気抵抗素子の中心点を結んだ直線の長さと、半導体磁気抵抗素子の中心点を結んだ直線を磁性体の走査方向に投影した時の長さとの関係を説明するための図（その３）である。
【図９】図４に示した等価回路図の配置例を示した構成図である。
【図１０】半導体磁気抵抗素子と電界効果トランジスタとの配置と、半導体磁気抵抗素子の中心点を結んだ直線の長さと電界効果トランジスタのゲート幅との関係を示す図（その１）である。
【図１１】半導体磁気抵抗素子と電界効果トランジスタとの配置と、半導体磁気抵抗素子の中心点を結んだ直線の長さと電界効果トランジスタのゲート幅との関係を示す図（その２）である。
【図１２】半導体磁気抵抗素子と電界効果トランジスタとの配置と、半導体磁気抵抗素子の中心点を結んだ直線の長さと電界効果トランジスタのゲート幅との関係を示す図（その３）である。
【図１３】半導体磁気抵抗素子と電界効果トランジスタとの配置と、半導体磁気抵抗素子の中心点を結んだ直線の長さと電界効果トランジスタのゲート幅との関係を示す図（その４）である。
【図１４】半導体磁気抵抗素子と電界効果トランジスタとの配置と、半導体磁気抵抗素子の中心点を結んだ直線の長さと電界効果トランジスタのゲート幅との関係を示す図（その５）である。
【図１５】半導体磁気抵抗素子と電界効果トランジスタとの配置と、半導体磁気抵抗素子の中心点を結んだ直線の長さと電界効果トランジスタのゲート幅との関係を示す図（その６）である。
【図１６】図１０における破線Ｂ−Ｂの断面図である。
【発明を実施するための形態】
【００２４】
以下、図面を参照して本発明の実施の形態について説明する。
【００２５】
図２（ａ），（ｂ）は、本発明に係る半導体磁気センサを構成する半導体磁気抵抗素子を説明するための構成図で、図２（ａ）は上面図、図２（ｂ）は図２（ａ）のＡ−Ａ線断面図である。なお、図２（ａ）と図２（ｂ）の間には、寸法的に１：１の対応関係にはない。図中符号１は基板、２は半導体動作層、３は半導体磁気抵抗素子としての入出力電極、４は短絡電極を示している。
【００２６】
半導体磁気抵抗素子の感磁面（図２（ａ）の場合では、紙面と平行な面）に垂直に磁場を印加すると、磁場がない場合のキャリアの水平方向の進行方向が、外部磁場強度及びその向きに応じて、ローレンツ力によって（図２（ａ）の場合には、短絡電極の長さ方向に相当する、上方にあるいは下方向に）曲げられて、半導体磁気抵抗素子全体のキャリアの行路が、磁場がない場合に較べて長くなる。このため、半導体磁気抵抗素子は、磁場の大きさに対応して抵抗値が増減する。
【００２７】
この半導体磁気抵抗素子は、磁場に対して抵抗値が変化する材料であれば特に制限されない。大きな出力を得る観点から、電子移動度の大きな材料などが好ましい。半導体材料の中で最も電子移動度の大きな材料がＩｎＳｂであるため、多くの場合、半導体磁気抵抗素子の材料としてＩｎＳｂが使用されている。
【００２８】
図３は、本発明に係る半導体磁気センサを構成する電界効果トランジスタを説明するための構成図で、図中符号１０は電界効果トランジスタ、Ｒｓｇはソース抵抗、Ｒｇｄはドレイン抵抗を示している。
【００２９】
図４は、本発明に係る半導体磁気センサを説明するための構成図で、図２（ａ），（ｂ）に示した半導体磁気抵抗素子と図３に示した電界効果トランジスタとの関係を示す図である。図中符号１１は第１の半導体磁気抵抗素子（ＭＲ１）、１２は第２の半導体磁気抵抗素子（ＭＲ２）、１３は半導体磁気センサを示している。
【００３０】
本発明の半導体磁気センサ１３は、直列接続された第１の半導体磁気抵抗素子１１及び第２の半導体磁気抵抗素子１２と、第１の半導体磁気抵抗素子１１及び第２の半導体磁気抵抗素子１２の接続ノードにゲート電極Ｇが接続された電界効果トランジスタ１０とを備えている。
【００３１】
この電界効果トランジスタ１０は、そのゲート電極Ｇが、第１の半導体磁気抵抗素子１１と、この第１の半導体磁気抵抗素子１１と直列接続された第２の半導体磁気抵抗素子１２の接続ノードに接続されており、電界効果トランジスタ１０のゲート電極の幅（ゲート幅）を第１の半導体磁気抵抗素子１１及び第２の半導体磁気抵抗素子１２の各中心点を結んだ直線に投影した時の長さが、第１の半導体磁気抵抗素子１１及び第２の半導体磁気抵抗素子１２の各中心点の直線距離の略偶数倍であるように構成されている。
【００３２】
このような半導体磁気センサを効率的に動作させるためには、以下の様なバイアス電圧を印加することが効果的である。通常、半導体磁気抵抗素子でブリッジを組む場合、抵抗値や磁気抵抗変化率など、同じ設計で作製された半導体磁気抵抗素子同士を用いる。つまり、バイアス磁石を設置して半導体磁気抵抗素子にＧＮＤレベルとＶｉｎの電圧を印加すると、検出対象磁性体がなければ出力端子の電圧は（１／２）Ｖｉｎとなる。この（１／２）Ｖｉｎが出力電圧の中点電位となる。（１／２）Ｖｉｎの電圧値がちょうど電界効果トランジスタの相互コンダクタンスのピークを与える程度になるようにソース電極とドレイン電極に加えるバイアス電圧を調整すれば、きわめて高感度な磁場検出が可能となる。
【００３３】
また、第１の半導体磁気抵抗素子１１と第２の半導体磁気抵抗素子１２と電界効果トランジスタ１０が同一の基板１上のエピタキシャル成長層に設けられ、かつ、第１の半導体磁気抵抗素子１１と第２の半導体磁気抵抗素子１２と電界効果トランジスタ１０の各々がそれぞれ別々のメサ上に形成されることで絶縁されていることが好ましい。このような構成をとることにより、半導体磁気抵抗素子１１，１２と電界効果トランジスタ１０を近接して配置することができ、ノイズを低減できるという効果を奏する。
【００３４】
また、基板１上に抵抗とキャパシタとインダクタからなる群より選択される少なくとも１つの受動素子が形成されていることが好ましい。このような構成をとることにより、同一基板上に温度特性補正の回路やオペアンプを作製することもできる。また、外付けの受動素子が不要となるので部品点数を減らせるという効果を奏する。
【００３５】
また、第１の半導体磁気抵抗素子１１と第２の半導体磁気抵抗素子１２と電界効果トランジスタ１０の動作層が、エピタキシャル成長層に形成されている２次元電子ガスであることが好ましい。このような構成をとることにより、半導体磁気抵抗素子１１，１２と電界効果トランジスタ１０の作製プロセスを共通化できるという効果を奏する。
【００３６】
図５は、本発明に係る磁性体検出装置を説明するための構成図で、図中符号１４は磁石、１５は磁性体（歯車）を示している。この磁性体検出装置は、直列接続された第１の半導体磁気抵抗素子１１及び第２の半導体磁気抵抗素子１２と、第１の半導体磁気抵抗素子１１及び第２の半導体磁気抵抗素子１２の接続ノードにゲート電極Ｇが接続された電界効果トランジスタ１０とを有する半導体磁気センサと１３、この半導体磁気センサ１３と一定の磁性間隔を有する磁性体１５とを備えており、電界効果トランジスタ１０のゲート幅を磁性体１５の走査方向に投影した時の長さが、この磁性体１５の磁性間隔の略整数倍であるように構成されている。
【００３７】
例えば、数ＭＨｚ以下の周波数で使用する場合、寄生のキャパシタやインダクタを無視できるため、図３に示されているように、電界効果トランジスタ１０は、真性トランジスタの領域とソース抵抗Ｒｓｇとドレイン抵抗Ｒｇｄの寄生抵抗の領域に分けて考えることができる。特に、寄生のソース抵抗Ｒｓｇと電界効果トランジスタ１０の相互コンダクタンスには負の比例関係があり、ソース抵抗Ｒｓｇが変動すれば、それに伴って相互コンダクタンスも変動するため、増幅歪が大きくなってしまう。すなわち、増幅歪みを低減するためには、外部磁場が変化してもソース抵抗Ｒｓｇが一定であることが必要となる。
【００３８】
例えば、ｍ＝０．８の歯車１５と幅５．５ｍｍｘ奥行き４．５ｍｍｘ高さ４．５ｍｍのサマリウムコバルト磁石１４を用いて歯車１５と半導体磁気抵抗素子１１，１２の表面、半導体磁気抵抗素子１１，１２の表面と磁石１４との距離をどちらも０．５ｍｍ、０．５ｍｍとした場合、歯車１５の回転によるチップ上での変化する磁場の最大値と最小値の差は、約１２００Ｇと計算される。その磁場変化によりソース抵抗Ｒｓｇも増減し、その結果、相互コンダクタンスは約１５％増減してしまい、増幅歪みを助長する。ここで、ｍ（モジュール。単位：ｍｍ）とは、歯車１５の歯の大きさを表す指標で、
ｍ＝ピッチ円半径（単位：ｍｍ）／歯数（単位：歯）
の関係がある。
【００３９】
そこで、本発明では、電界効果トランジスタ１０のゲート電極の幅を磁性体１５の走査方向に投影した時の長さが、磁性体１５の磁性間隔の略整数倍にすることにより、電界効果トランジスタ１０に印加される磁場が平均化され、実使用環境での磁場強度の変動によらず一定な増幅率を達成し、増幅歪みの影響を低減することが可能になる。
【００４０】
また、第１の半導体磁気抵抗素子１１及び第２の半導体磁気抵抗素子１２の各中心点を結んだ長さを磁性体１５の走査方向に投影した時の長さが、磁性体１５の磁性間隔の半分の長さの略奇数倍であることが好ましい。このことにより、出力電圧を最大化できるという効果を奏する。
【００４１】
また、半導体磁気センサ１３と平行に配置された磁石１４を更に備え、一定の磁性間隔を有する磁性体１５と、この磁石１４との間に半導体磁気センサ１３が配置されていることが好ましい。このように磁石を更に備えることにより、検出対象の磁性体が磁化していなくても検出可能になるという効果を奏する。
【００４２】
本発明に係る磁性体検出装置の磁性体は、一定の磁性間隔を有するものであれば特に制限されない。例えば、歯車やエッチングラダーなどである。図５は、歯車を用いたときの例を示している。
【００４３】
図２に示した半導体磁気抵抗素子の出力歪みを低減するため、通常、直列接続する半導体磁気抵抗素子１１，１２の中心点を結んだ長さを磁性体１５の走査方向に投影した時の長さを、磁性体１５の磁性間隔の半分にする。例えば、ｍ＝０．８の歯車と幅５．５ｍｍｘ奥行き４．５ｍｍｘ高さ４．５ｍｍのサマリウムコバルト磁石を用いて歯車と半導体磁気抵抗素子１１，１２の表面、半導体磁気抵抗素子１１，１２の表面と磁石１４との距離を０．６ｍｍ、０．５ｍｍとして、半導体磁気抵抗素子１１，１２の各中心点を結んだ長さを磁性体１５の走査方向に投影した時の長さを、磁性体１５の磁性間隔の半分から１／３に縮めたところ、出力歪みは１．１％から５％に増加する計算結果が得られた。実際の使用環境では、半導体磁気センサ１３の回転ズレ、取り付け位置精度、歯車の精度などの誤差要因があるため、半導体磁気抵抗素子１１，１２の各中心点を結んだ長さを磁性体１５の走査方向に投影した時の長さが、おおよそ磁性体１５の磁性間隔の半分であれば、十分歪みの小さい出力信号が得られる。
【００４４】
図６乃至図８は、半導体磁気抵抗素子の中心点を結んだ長さを磁性体の走査方向に投影した時の長さとの関係を説明するための図である。ここで、半導体磁気抵抗素子１１，１２の中心とは、図６乃至図８中の×印で示しているように、直列接続を構成する半導体磁気抵抗素子１１，１２の中心を意味している。また、直列接続する半導体磁気抵抗素子１１，１２の中心点を結んだ長さを磁性体１５の走査方向に投影した時の長さとは、図中のような関係を意味している。なお、複数の直列接続を並列に接続したブリッジ構造で使用しても良い。
【００４５】
図６においては、直線状に直列接続した半導体磁気抵抗素子１１，１２の中心点を結んだ線を磁性体の走査方向に対して平行に配置したもので、半導体磁気抵抗素子１１，１２の中心点を結んだ長さを磁性体１５の走査方向に投影した時の長さは、磁性体の磁性間隔の１／２の関係にある。
【００４６】
図７においては、直線状に直列接続した半導体磁気抵抗素子１１，１２の中心点を結んだ線を磁性体の走査方向に対して傾斜させて配置したもので、半導体磁気抵抗素子１１，１２の中心点を結んだ長さを磁性体１５の走査方向に投影した時の長さは、磁性体の磁性間隔の１／２の関係にある。
【００４７】
図８においては、Ｕ字状に折り返されて直列接続した半導体磁気抵抗素子１１，１２の中心点を結んだ線を磁性体の走査方向に対して平行に配置したもので、半導体磁気抵抗素子１１，１２の中心点を結んだ長さを磁性体１５の走査方向に投影した時の長さは、磁性体の磁性間隔の１／２の関係にある。
【００４８】
上述した半導体磁気センサ１３を用いて磁気検出対象である一定の磁性間隔を有する磁性体１５からの磁界に応じてこの磁性体１５の状態を検出するためには、第１の半導体磁気抵抗素子１１及び第２の半導体磁気抵抗素子１２の各中心点を結んだ距離が、磁性体１５の磁性間隔の半周期の略奇数倍に設定されるのが大きな出力を得るためには望ましい。
【００４９】
つまり、検出対象の磁性体１５の磁性間隔と半導体磁気抵抗素子１１，１２の配置との間には、ほぼ一義的に決まる最適な関係が存在する。そのため、ゲート幅と半導体磁気抵抗素子１１，１２との関係を定義しさえすれば、おのずとゲート電極の幅と検出対象の磁性体１５の磁性間隔との関係も暗に決定される。電界効果トランジスタ１０のゲート電極の幅を第１の半導体磁気抵抗素子１１及び第２の半導体磁気抵抗素子１２の各中心点を結んだ直線に投影した時の長さが、第１の半導体磁気抵抗素子１１及び第２の半導体磁気抵抗素子１２の各中心点の直線距離の略偶数倍であることを満たせば、電界効果トランジスタ１０のゲート電極の幅を磁性体１５の走査方向に投影した時の長さが、磁性体１５の磁性間隔の略整数倍であることも満たし、その結果、磁場強度の変動によらず一定な増幅率を達成し、増幅歪みの影響を低減することが可能になる。電界効果トランジスタ１０のゲート電極の幅を磁性体１５の走査方向に投影した時の長さが、磁性体１５の磁性間隔の略整数倍であれば特に制限されない。
【００５０】
図９は、図４に示した等価回路図の配置例を示した構成図で、図中符号２１はゲート電極、２２はメサを示している。増幅前のノイズの影響を極力抑えるために、半導体磁気抵抗素子１１，１２と電界効果トランジスタ１０は近接して配置するのが望ましい。また、ゲート電極の幅とは、図９に示されているように、ゲート電極２１がメサ２２の段差を横切る方向の長さのことを意味している。
【００５１】
図１０乃至図１６は、半導体磁気抵抗素子と電界効果トランジスタの配置の大きさの関係を示す図で、図１０乃至図１５は上面図、図１６は図１０における破線Ｂ−Ｂの断面図である。
【００５２】
つまり、図１６を参照すると、第１の半導体磁気抵抗素子１１と第２の半導体磁気抵抗素子１２と電界効果トランジスタ１０が同一の基板上のエピタキシャル成長層に設けられ、かつ、第１の半導体磁気抵抗素子１１と第２の半導体磁気抵抗素子１２と電界効果トランジスタ１０の各々がそれぞれ別々のメサ上に形成されている。
【００５３】
まず、半導体基板上にエピタキシャル成長層が設けられる。半導体基板の材料は通常用いられているＧａＡｓ，Ｓｉ又はＧｅ，ＳｉＣ，ＩｎＰ等であれば良いが、これらに限るものではない。半導体基板上には、分子線エピタキシー法（ＭＢＥ），金属有機化合物ＣＶＤ法（ＭＯＣＶＤ）等を利用して、エピタキシャル層を形成する。半導体磁気抵抗素子の構成層として、例えば、ＩｎＳｂが、電界効果トランジスタ構成層として、例えば、ＩｎＡｌＡｓ／ＩｎＧａＡｓ／ＩｎＡｌＡｓのエピタキシャル積層膜が形成される。電界効果トランジスタ１０のエピタキシャル成長層の膜厚は、例えば、最上層のＩｎＡｌＡｓ層が１５ｎｍ、ＩｎＧａＡｓ層が２０ｎｍ、最下層のＩｎＡｌＡｓ層が２００ｎｍである。このような構成とすることによって、バンドギャップの小さいＩｎＧａＡｓ薄膜内に量子井戸構造が形成される。このような量子井戸構造の内部には２次元電子ガスが形成されるので、きわめて電子移動度が高い電子デバイスを製作することができる。また、エピタキシャル成長層は、ＩｎＡｌＡｓ／ＩｎＧａＡｓ／ＩｎＡｌＡｓ系の積層膜に限られるものではなく、ＡｌＧａＡｓ／ＧａＡｓ構造、あるいはＩｎＳｂ層，ＧａＮ層を含む化合物半導体層であっても良い。また、接触抵抗を下げるため半導体／電極間の界面には、化合物半導体によるコンタクト層（図示せず）を形成しても良い。コンタクト層は、例えば、強いＮ型にドープしたＩｎＧａＡｓ層である。ゲート電極の材料は、例えば、Ａｕ／Ｐｔ／Ｔｉであり、化合物半導体積層膜の最上層膜、例えば、ＩｎＡｌＡｓを絶縁性バリア層としてゲート電圧を静電気的に２次元電子ガス層に作用させる。
【００５４】
上述したように、半導体磁気抵抗素子と電界効果トランジスタの配置と大きさの関係は、図１０乃至図１５に示されている。各図中、×印が半導体磁気抵抗素子１１，１２の中心を表している。また、電界効果トランジスタ１０のゲート電極の幅を第１の半導体磁気抵抗素子１１及び第２の半導体磁気抵抗素子１２の各中心点を結んだ直線に投影した時の長さが、第１の半導体磁気抵抗素子１１及び第２の半導体磁気抵抗素子１２の各中心点の直線距離の略偶数倍となっている。
【００５５】
第１の半導体磁気抵抗素子１１及び第２の半導体磁気抵抗素子１２の各中心点を結んだ長さを磁性体１５の走査方向に投影した時の長さが、磁性体１５の磁性間隔の半分の長さの略奇数倍であれば、電気特性が最も有利となる。このため、第１の半導体磁気抵抗素子１１及び第２の半導体磁気抵抗素子１２の各中心点を結んだ長さによって使用できる検出磁性体の磁性間隔も変わってくる。電界効果トランジスタ１０のゲート電極の幅を第１の半導体磁気抵抗素子１１及び第２の半導体磁気抵抗素子１２の各中心点を結んだ直線に投影した時の長さと、第１の半導体磁気抵抗素子１１及び第２の半導体磁気抵抗素子１２の各中心点の直線距離の関係を最適に定めさえすれば、電界効果トランジスタ１０に印加される磁場が平均化されて増幅歪みの低減と、出力信号の最大化を両立できる。
【００５６】
図１０は、電界効果トランジスタのゲート電極Ｇの幅を、直線状に直列接続した半導体磁気抵抗素子１１，１２の中心点を結んだ線に対して平行に配置したもので、電界効果トランジスタ１０のゲート電極Ｇの幅を第１の半導体磁気抵抗素子１１及び第２の半導体磁気抵抗素子１２の各中心点を結んだ直線に投影した時の長さが、第１の半導体磁気抵抗素子１１及び第２の半導体磁気抵抗素子１２の各中心点の直線距離Ｌの２倍である。
【００５７】
図１１は、電界効果トランジスタのゲート電極Ｇの幅を、Ｕ字状に直列接続した半導体磁気抵抗素子１１，１２の中心点を結んだ線に対して平行に配置したもので、電界効果トランジスタ１０のゲート電極Ｇの幅を第１の半導体磁気抵抗素子１１及び第２の半導体磁気抵抗素子１２の各中心点を結んだ直線に投影した時の長さが、第１の半導体磁気抵抗素子１１及び第２の半導体磁気抵抗素子１２の各中心点の直線距離Ｌの２倍である。
【００５８】
図１２は、電界効果トランジスタのゲート電極Ｇの幅を、Ｕ字状に折り返されて直列接続した半導体磁気抵抗素１１，１２の中心点を結んだ線に対して平行に配置したもので、電界効果トランジスタ１０のゲート電極Ｇの幅を第１の半導体磁気抵抗素子１１及び第２の半導体磁気抵抗素子１２の各中心点を結んだ直線に投影した時の長さが、第１の半導体磁気抵抗素子１１及び第２の半導体磁気抵抗素子１２の各中心点の直線距離Ｌの２倍である。
【００５９】
図１３は、電界効果トランジスタのゲート電極Ｇの幅を、Ｕ字状に折り返されて位置をずらして直列接続した半導体磁気抵抗素子１１，１２の中心点を結んだ線に対して傾斜させて配置したもので、電界効果トランジスタ１０のゲート電極Ｇの幅を第１の半導体磁気抵抗素子１１及び第２の半導体磁気抵抗素子１２の各中心点を結んだ傾斜直線に投影した時の長さが、第１の半導体磁気抵抗素子１１及び第２の半導体磁気抵抗素子１２の各中心点の傾斜直線距離の２倍である。
【００６０】
図１４は、電界効果トランジスタのゲート電極Ｇの幅を、直線状に直列接続した半導体磁気抵抗素子１１，１２の中心点を結んだ線に対して傾斜させて配置したもので、電界効果トランジスタ１０のゲート電極Ｇの幅を第１の半導体磁気抵抗素子１１及び第２の半導体磁気抵抗素子１２の各中心点を結んだ傾斜直線に投影した時の長さが、第１の半導体磁気抵抗素子１１及び第２の半導体磁気抵抗素子１２の各中心点の傾斜直線距離の２倍である。
【００６１】
図１５は、電界効果トランジスタのゲート電極Ｇの幅を、直線状に直列接続した半導体磁気抵抗素子１１，１２の中心点を結んだ線に対して平行に配置したもので、電界効果トランジスタ１０のゲート電極Ｇの幅を第１の半導体磁気抵抗素子１１及び第２の半導体磁気抵抗素子１２の各中心点を結んだ直線に投影した時の長さが、第１の半導体磁気抵抗素子１１及び第２の半導体磁気抵抗素子１２の各中心点の直線距離の４倍である。
【００６２】
以上のように、半導体磁気抵抗素子と電界効果トランジスタの配置と大きさの関係を図１０乃至図１５に示したが、上述した条件を満たせば、これらの配置に限定するものではない。
【符号の説明】
【００６３】
１  基板
２  導体動作層
３  半導体磁気抵抗素子としての入出力電極
４  短絡電極
１０  電界効果トランジスタ
１１  第１の半導体磁気抵抗素子
１２  第２の半導体磁気抵抗素子
１３  半導体磁気センサ
１４  磁石
１５  磁性体
２１  ゲート電極
２２  メサ
【図１】
2012078158.tif 000003
【図２】
2012078158.tif 000004
【図３】
2012078158.tif 000005
【図４】
2012078158.tif 000006
【図５】
2012078158.tif 000007
【図６】
2012078158.tif 000008
【図７】
2012078158.tif 000009
【図８】
2012078158.tif 000010
【図９】
2012078158.tif 000011
【図１０】
2012078158.tif 000012
【図１１】
2012078158.tif 000013
【図１２】
2012078158.tif 000014
【図１３】
2012078158.tif 000015
【図１４】
2012078158.tif 000016
【図１５】
2012078158.tif 000017
【図１６】
2012078158.tif 000018