(57)【要約】【課題】複数のマザーボードを格納した集合型のＰＣシステムにおいて、ＢＩＯＳを格納する記憶装置の削減が可能となるファームウェア管理システムを提供すること。【解決手段】情報処理装置１０は、マザーボード１１０ａ〜１１０ｎを備え、さらに、マザーボード１１０ａ〜１１０ｎのＢＩＯＳを管理するバックプレーン１２０を備える。管理装置２０は、マザーボード１１０ａ〜１１０ｎのＢＩＯＳを管理する。マザーボード１１０ａ〜１１０ｎは、バックプレーン１２０または管理装置２０に管理された自身のＢＩＯＳを読み出して動作する。バックプレーン１２０内に管理されたＢＩＯＳと管理装置２０に管理されたＢＩＯＳは、同期する。【選択図】図１
2012150543.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２のマザーボード、並びに前記第１及び前記第２のマザーボードに接続し、前記第１及び前記第２のマザーボードのファームウェアを管理するバックプレーンを有する情報処理装置と、
前記第１及び第２のマザーボードのファームウェアを管理する管理装置と、を備え、
前記第１及び第２のマザーボードは、前記バックプレーン及び前記管理装置の少なくとも一方に保持された自身に対応する前記ファームウェアを使用して動作し、
前記バックプレーンに管理された前記第１及び前記第２のマザーボードのファームウェアと、前記管理装置に格納された前記第１及び前記第２のマザーボードのファームウェアは同期する、ファームウェア管理システム。
【請求項２】
前記バックプレーンは、電源投入の際に前記管理装置から前記第１及び前記第２のマザーボードのファームウェアを読み出して、自身の保持する前記第１及び前記第２のマザーボードのファームウェアを読み出した情報により更新することを特徴とする請求項１に記載のファームウェア管理システム。
【請求項３】
前記第１のマザーボードは、電源投入時に前記バックプレーンから自身に対応する前記ファームウェアを読み出すことを特徴とする請求項１または請求項２に記載のファームウェア管理システム。
【請求項４】
前記第１のマザーボードは、自身のファームウェアを更新する際に、前記バックプレーン及び前記管理装置に当該更新を通知し、
前記バックプレーン及び前記管理装置は、当該更新に応じて自身が保持する前記第１のマザーボードのファームウェアの内容を更新することを特徴とする請求項１乃至請求項３のいずれか１項に記載のファームウェア管理システム。
【請求項５】
前記第１のマザーボードは、前記第２のマザーボードへの切り替え要求を前記バックプレーンに送信し、
前記バックプレーンは、自身の保持する前記第２のマザーボードのファームウェアを前記第１のマザーボードのファームウェアにより更新するとともに、前記第２のマザーボードのファームウェアを前記第１のマザーボードのファームウェアにより更新する更新要求を前記管理装置に送信し、
前記管理装置は、前記更新要求に応じて前記第２のマザーボードのファームウェアを更新することを特徴とする請求項１乃至請求項４のいずれか１項に記載のファームウェア管理システム。
【請求項６】
前記第１のマザーボードは、前記第２のマザーボードと異なる機能を有することを特徴とする請求項１乃至請求項５のいずれか１項に記載のファームウェア管理システム。
【請求項７】
前記ファームウェアは、ＢＩＯＳであることを特徴とする請求項１乃至請求項６のいずれか１項に記載のファームウェア管理システム。
【請求項８】
第１及び第２のマザーボードと、
前記第１及び前記第２のマザーボードと接続し、前記第１及び前記第２のマザーボードのファームウェアを管理するバックプレーンと、を有する情報処理装置の管理方法であって、
前記第１及び第２のマザーボードは、前記バックプレーン及び前記管理装置の少なくとも一方に保持された自身に対応する前記ファームウェアを使用して動作し、
前記バックプレーンに管理された前記第１及び前記第２のマザーボードのファームウェアと、前記管理装置に格納された前記第１及び前記第２のマザーボードのファームウェアは同期させる、ファームウェア管理方法。
【請求項９】
第１及び第２のマザーボードと、
前記第１及び前記第２のマザーボードと接続し、前記第１及び前記第２のマザーボードのファームウェアを管理するバックプレーンと、を有する情報処理装置であって、
前記第１及び第２のマザーボードは、前記バックプレーン及び前記管理装置の少なくとも一方に保持された自身に対応する前記ファームウェアを使用して動作し、
前記バックプレーンに管理された前記第１及び前記第２のマザーボードのファームウェアと、外部の管理装置に管理された前記第１及び第２のマザーボードのファームウェアと、を同期させる、情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はファームウェア管理システム、ファームウェア管理方法、情報処理装置に関する。
【背景技術】
【０００２】
一般的なＰＣ／ＡＴ（Ｐｅｒｓｏｎａｌ  Ｃｏｍｐｕｔｅｒ／Ａｄｖａｎｃｅｄ  Ｔｅｃｈｎｏｌｏｇｙ）互換機のＰＣシステムにおいては、構造が１台のＰＣシステムで閉じている。このため、ＰＣシステムの各部品は、当該システム個々に必要である。
【０００３】
一方、昨今脚光を浴びている同一機能を持つ複数のマザーボードを格納した集合型のＰＣシステムにおいては、電源やファンなど筐体側の部品は共用できているものの、マザーボード上の部品は、それぞれ完全に独立している場合が多い。例えば、ＢＩＯＳ（Ｂａｓｉｃ  Ｉｎｐｕｔ／Ｏｕｔｐｕｔ  Ｓｙｓｔｅｍ）が格納されているフラッシュメモリは、各マザーボードに搭載されている。
【０００４】
一般に、ＢＩＯＳを格納したフラッシュメモリを搭載したマザーボードを有するＰＣシステムにおいては、電源オンからＢＩＯＳ処理終了まで以下の動作が行われる。
【０００５】
電源をオン（投入）すると、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）へのリセット信号がアサート、すなわち入力される。これにより、ＣＰＵ内の全てのレジスタが初期化される。初期化の後に、リセット信号がディアサート、すなわち遮断されると、ＣＰＵは命令フェッチを開始する。詳細には、ＣＰＵは、ＢＩＯＳの格納されたフラッシュメモリからＢＩＯＳを読み、ＢＩＯＳを主記憶装置にコピーし、この主記憶装置にコピーしたＢＩＯＳを実行する。
【０００６】
ＢＩＯＳは、ハードウェアの中で正常に動作するものとしないものを点検するため、ハードウェア上で診断処理（ＰＯＳＴ：Ｐｏｗｅｒ  Ｏｎ  Ｓｅｌｆ  Ｔｅｓｔ）を行う。
【０００７】
次にＢＩＯＳは、ＰＯＳＴにより認識した、ＯＳ（Ｏｐｅｒａｔｉｎｇ  Ｓｙｓｔｅｍ）が格納されているＨＤＤ（ハードディスクドライブ）、他の補助記憶デバイス、及び各種デバイスを利用できるように、デバイスの初期化を行う。この初期化処理には、全ての資源ＩＲＣやＩ／Ｏポートにおいて競合しないように動作するために割り当てる処理も含まれる。
【０００８】
各種デバイスのインターフェースが認識された後、ＢＩＯＳ内に設定されている順序で補助記憶装置が検索される。検索により起動するデバイスが決定し、当該デーバスが最初の起動プログラム（ブートストラップローダ等）を主記憶装置の[０ｘ００００７ｃ００]から始まる領域にコピーする。その後、制御がＯＳに移行し、以後、ＢＩＯＳの機能は不要となる。
【０００９】
特許文献１には、ＢＩＯＳを複数のマザーボードで共有してフラッシュメモリの個数を削減できる情報処理装置についての技術が開示されている。図８に特許文献１にかかる情報処理装置の構成を示す。
【００１０】
情報処理装置は、同じ機能を持つ複数のマザーボード９０（９０ａ〜９０ｎ）と、複数のマザーボード１を接続する１つのバックプレーン９１を有する。各マザーボード９０ａ〜９０ｎは、フラッシュメモリを有さない。バックプレーン９１は、フラッシュメモリ９１１を搭載し、アクセス制御コントローラ９１２を介してマザーボード９０（９０ａ〜９０ｎ）からのアクセスに応答する。フラッシュメモリ９１１内には、マザーボード９０（９０ａ〜９０ｎ）に対応するＢＩＯＳが格納されている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００８−２０３９６６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、特許文献１にかかる情報処理装置には、以下の問題がある。当該情報処理装置は、同一機能を持つ複数のマザーボードを前提とし、当該マザーボードに対するＢＩＯＳを共有化している。しかし、ＣＰＵやチップセットが異なる毎に必要となるＢＩＯＳが異なる。そのため、同一でない複数種類のマザーボードからバックプレーン上のＢＩＯＳを共有できないという問題がある。
【００１３】
さらに、複数のマザーボードから１つのフラッシュメモリを共有するため、各マザーボードのシステムコンフィグレーションを保持できない。
【００１４】
本発明は、上述の問題を解決するために主になされたものであり、複数のマザーボードを格納した集合型のＰＣシステムにおいて、ＢＩＯＳを格納する記憶装置の削減が可能となるファームウェア管理システム、ファームウェア管理方法を提供することを主たる目的とする。
【課題を解決するための手段】
【００１５】
本発明にかかるファームウェア管理システムの一態様は、第１及び第２のマザーボード、並びに前記第１及び前記第２のマザーボードに接続し、前記前記第１及び前記第２のマザーボードのファームウェアを管理するバックプレーンを有する情報処理装置と、前記第１及び第２のマザーボードのファームウェアを管理する管理装置と、を備え、前記第１及び第２のマザーボードは、前記バックプレーン及び前記管理装置の少なくとも一方に保持された自身に対応する前記ファームウェアを使用して動作し、前記バックプレーンに管理された前記第１及び前記第２のマザーボードのファームウェアと、前記管理装置に格納された前記第１及び前記第２のマザーボードのファームウェアは同期する、ものである。
【００１６】
本発明にかかるファームウェア管理方法の一態様は、第１及び第２のマザーボードと、
前記第１及び前記第２のマザーボードと接続し、前記第１及び前記第２のマザーボードのファームウェアを管理するバックプレーンと、を有する情報処理装置の管理方法であって、
前記第１及び第２のマザーボードは、前記バックプレーン及び前記管理装置の少なくとも一方に保持された自身に対応する前記ファームウェアを使用して動作し、
前記バックプレーンに管理された前記第１及び前記第２のマザーボードのファームウェアと、前記管理装置に格納された前記第１及び前記第２のマザーボードのファームウェアは同期させる、ものである。
【００１７】
本発明にかかる情報処理装置の一態様は、第１及び第２のマザーボードと、前記第１及び前記第２のマザーボードと接続し、前記第１及び前記第２のマザーボードのファームウェアを管理するバックプレーンと、を有する情報処理装置であって、前記第１及び第２のマザーボードは、前記バックプレーン及び前記管理装置の少なくとも一方に保持された自身に対応する前記ファームウェアを使用して動作し、前記バックプレーンに管理された前記第１及び前記第２のマザーボードのファームウェアと、外部の管理装置に管理された前記第１及び第２のマザーボードのファームウェアと、を同期させる、ものである。
【発明の効果】
【００１８】
本発明によれば、複数のマザーボードを格納した集合型のＰＣシステムにおいて、ＢＩＯＳを格納する記憶装置の削減が可能となるファームウェア管理システム、ファームウェア管理方法、情報処理装置を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】実施の形態１にかかるファームウェア管理システムの構成を示すブロック図である。
【図２】実施の形態１にかかるバックプレーンのＡＣ電源が投入（オン）された場合のファームウェア管理システムの動作を示すタイムチャートである。
【図３】実施の形態１にかかるマザーボードのＤＣ電源が投入（オン）された場合のファームウェア管理システムの動作を示すタイムチャートである。
【図４】実施の形態１にかかるマザーボードのＢＩＯＳ更新の際のファームウェア管理システムの動作を示すタイムチャートである。
【図５】実施の形態１にかかるマザーボードのクローン（設定等のコピー）を生成し、当該クローンを他のマザーボードに反映する際のファームウェア管理システムの動作を示すタイムチャートである。
【図６】本発明をＩ／Ｏブレードに応用したシステムの構成を示すブロック図である。
【図７】本発明をＢＭＣのファームウェアに応用したシステムの構成を示すブロック図である。
【図８】特許文献１にかかる情報処理装置の構成を示すブロック図である。
【発明を実施するための形態】
【００２０】
＜実施の形態１＞
以下、図面を参照して本発明の実施の形態について説明する。図１は、本実施の形態にかかるファームウェア管理システムの構成を示すブロック図である。
【００２１】
ファームウェア管理システム１は、情報処理装置１０及び管理装置２０を備える構成である。情報処理装置１０は、複数のマザーボード１１０ａ〜１１０ｎ、及びバックプレーン１２０を備える。
【００２２】
複数のマザーボード１１０ａ〜１１０ｎは、同一種類のマザーボードでなくてもよい。すなわち、情報処理装置１０は、別の種類のマザーボードを複数備えることが可能である。
【００２３】
マザーボード１１０ａは、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）１１１ａ、補助記憶装置１１２ａ、主記憶装置１１３ａ、及びチップセット１１４ａを備える。
【００２４】
マザーボード１１０ａは、後述のバックプレーン１２０とリクエスト、レスポンスのやり取りを行う。すなわち、マザーボード１１０ａは、自身の電源投入、バックプレーン１２０の電源投入、ＢＩＯＳ（Ｂａｓｉｃ  Ｉｎｐｕｔ／Ｏｕｔｐｕｔ  Ｓｙｓｔｅｍ）の更新、マザーボードクローンの作成、という処理に応じてバックプレーン１２０とリクエスト、レスポンスのやり取りを行う。詳細な動作については、図２〜図５のタイムチャートを参照して後述する。
【００２５】
なお、他のマザーボード（たとえばマザーボード１１０ｎ）に関してもバックプレーン１２０と同様のリクエスト、レスポンスのやり取りを行う。
【００２６】
バックプレーン１２０は、バスインターフェイス制御部１２１ａ〜１２１ｎ、ＢＩＯＳイメージバッファ制御部１２２、ＢＩＯＳイメージバッファ１２３ａ〜１２３ｎ、ＢＩＯＳイメージバッファエンコード／デコード部１２４、及びネットワークインターフェイス制御部１２５を備える。
【００２７】
バックプレーン１２０は、情報処理装置１０に備えられたマザーボードのそれぞれに対応するバスインターフェイス制御部を備える。例えばバスインターフェイス制御部１２１ａは、マザーボード１１０ａに対応する。以下、バスインターフェイス制御部１２１ａを例にとり説明する。
【００２８】
バスインターフェイス制御部１２１ａは、マザーボード１１０ａからのリクエストをＢＩＯＳイメージバッファ制御部１２２に転送する。さらに、バスインターフェイス制御部１２１ａは、ＢＩＯＳイメージバッファ制御部１２２からのリクエストをマザーボード１１０ａに転送する。すなわち、バスインターフェイス制御部１２１ａは、マザーボード１１０ａとＢＩＯＳイメージバッファ制御部１２２との間の通信を仲介する。
【００２９】
ＢＩＯＳイメージバッファ制御部１２２は、バスインターフェイス制御部１２１ａ〜１２１ｎを介してマザーボード１１０ａ〜１１０ｎとリクエスト、レスポンスのやり取りを行う。さらに、ＢＩＯＳイメージバッファ制御部１２２は、ネットワークインターフェイス制御部１２５を介して後述の管理装置２０とリクエスト、レスポンスのやり取りを行う。ＢＩＯＳイメージバッファ制御部１２２は、マザーボード１１０ａ〜１１０ｎまたは管理装置２０から送信されるリクエストに応じてＢＩＯＳイメージバッファ１２４ａ〜１２４ｎを更新命令、または読み出し命令を発行する。詳細な動作は、図２〜図５を参照して後述する。
【００３０】
ＢＩＯＳイメージバッファ１２３ａ〜１２３ｎは、各マザーボードのＢＩＯＳイメージを記憶する記憶部である。ＢＩＯＳイメージバッファは、マザーボードと１対１で対応する。例えば、ＢＩＯＳイメージバッファ１２３ａは、マザーボード１１０ａと対応し、マザーボード１１０ａのＢＩＯＳを記憶する。
【００３１】
バックプレーン１２０は、図示するようにＢＩＯＳイメージバッファエンコード／デコード部１２４を備える構成としてもよい。ＢＩＯＳイメージバッファエンコード／デコード部１２４は、ＢＩＯＳイメージバッファ制御部１２２によるＢＩＯＳイメージバッファの更新の際にデータをエンコードしてバッファに書き込む処理部である。また、ＢＩＯＳイメージバッファエンコード／デコード部１２４は、ＢＩＯＳイメージバッファ制御部１２２によるＢＩＯＳイメージバッファの読み出しの際に読み出したデータをデコードする処理部である。なお、以下の説明では、説明の明確化のため、単にＢＩＯＳイメージバッファ制御部１２２は、エンコード／デコードを行わずにＢＩＯＳイメージバッファ１２３ａ〜１２３ｎを読み書きするものとする。
【００３２】
ネットワークインターフェイス制御部１２５は、バックプレーン１２０内のＢＩＯＳイメージバッファ制御部１２２と、管理装置２０とのリクエスト、レスポンスのやり取りを仲介する処理部である。
【００３３】
管理装置２０は、内部にＢＩＯＳイメージ記憶部２１０を備える。ＢＩＯＳイメージ記憶部２１０は、マザーボード１１０ａ〜１１０ｎの各々のＢＩＯＳイメージを記憶する。ＢＩＯＳイメージ記憶部２１０内に格納されたＢＩＯＳイメージの各々は、ＢＩＯＳイメージバッファ１２３ａ〜１２３ｎ内に格納されたＢＩＯＳイメージと同期、すなわち完全に同じ値を持つように制御される。当該制御については、図２〜図５を参照して後述する。
【００３４】
管理装置２０は、ＢＩＯＳイメージバッファ制御部１２２からのリクエストに応じてＢＩＯＳ記憶部２１０内のＢＩＯＳイメージの更新やＢＩＯＳイメージの転送を行う。
【００３５】
次に図２を参照して、バックプレーン１２０のＡＣ電源が投入（オン）された場合のファームウェア管理システム１の動作について説明する。図２は、バックプレーン１２０のＡＣ電源投入時の動作を示すタイムチャートである。
【００３６】
バックプレーン１２０のＡＣ電源がオンにされると、ＢＩＯＳイメージバッファ制御部１２２は、ＢＩＯＳイメージバッファ１２３ａ〜１２３ｎを初期化、すなわち０ｘＦＦに設定する（Ｓ１０）。ＢＩＯＳイメージバッファ制御部１２２は、ＢＩＯＳイメージバッファ１２３ａ〜１２３ｎのチェックサムを計算する（Ｓ１１）。ＡＣ電源の投入直後であることから、ＢＩＯＳイメージバッファ制御部１２２は、チェックサムエラーを検出する。これにより、ＢＩＯＳイメージバッファ制御部１２２は、ＢＩＯＳイメージバッファ１２３ａ〜１２３ｎに格納されているＢＩＯＳイメージが不正なデータと判定する。
【００３７】
不正なデータと判定したＢＩＯＳイメージバッファ制御部１２２は、管理装置２０に対してマザーボード１１０ａ〜１１０ｎのＢＩＯＳイメージの転送を要求するリクエストを発行する（Ｓ１２）。
【００３８】
当該リクエストを受信した管理装置２０は、ＢＩＯＳイメージ記憶部２１０内に記憶されたＢＩＯＳイメージ２１１ａ〜２１１ｎをＢＩＯＳイメージバッファ１２３ａ〜１２３ｎに転送する（Ｓ１３）。管理装置２０は、当該転送終了時にＢＩＯＳイメージ転送の完了をＢＩＯＳイメージバッファ制御部１２２に通知する（Ｓ１４）。
【００３９】
ＢＩＯＳイメージ転送の完了を受信したＢＩＯＳイメージバッファ制御部１２２は、再度ＢＩＯＳイメージバッファ１２３ａ〜１２３ｎのチェックサムを計算する。チェックサムの計算によりＢＩＯＳイメージの正当性を検証する。
【００４０】
前述のように、管理装置２０にはマザーボード１１０ａ〜１１０ｎに対応するＢＩＯＳイメージが格納される。さらにＢＩＯＳイメージ記憶部２１０内に格納されたＢＩＯＳイメージの各々は、ＢＩＯＳイメージバッファ１２３ａ〜１２３ｎ内に格納されたＢＩＯＳイメージと同期している。そのため、バックプレーン１２０が電源遮断時に保持していたＢＩＯＳイメージを管理装置２０が保持し続ける。図２に示すようにバックプレーン１２０のＡＣ電源が投入時に管理装置２０からＢＩＯＳイメージを読み出すことにより、各マザーボード１１０ａ〜１１０ｎに対応する正常なＢＩＯＳイメージを使用することが可能になる。
【００４１】
次に図３を参照して、マザーボード１１０ａのＤＣ電源が投入（オン）された場合のファームウェア管理システム１の動作について説明する。図３は、マザーボード１１０ａのＤＣ電源投入時の動作を示すタイムチャートである。
【００４２】
マザーボード１１０ａへのＤＣ電源が投入されると、マザーボード１１０ａに搭載されたＣＰＵ１１１ａへのリセット信号がアサート、すなわち入力される。リセット信号がアサートされると、ＣＰＵ１１１ａ内の全てのレジスタが初期化される（Ｓ２０）。レジスタの初期化後に、ＣＰＵ１１１ａは、命令フェッチを開始する（Ｓ２１）。命令フェッチの開始に応じて、ＣＰＵ１１１ａは、ＢＩＯＳイメージのリードリクエストをバックプレーン１２０内のＢＩＯＳイメージバッファ制御部１２２に対して発行する（Ｓ２２）。ＢＩＯＳイメージバッファ制御部１２２は、当該リクエストに対応するＢＩＯＳイメージバッファ１２３ａを選択する（Ｓ２３）。ＢＩＯＳイメージバッファ制御部１２２は、選択したＢＩＯＳイメージバッファ１２３ａに対してリードリクエストを発行する（Ｓ２４）。
【００４３】
ＢＩＯＳイメージバッファ１２３ａは、リードリクエストに応じてＢＩＯＳを転送する（Ｓ２５）。ＢＩＯＳを受信したＢＩＯＳイメージバッファ制御部１２２は、当該ＢＩＯＳをＣＰＵ１１１ａに転送する（Ｓ２６）。ＣＰＵ１１１ａは、命令を順次実行し、ＢＩＯＳを主記憶装置１１３ａにコピーする。主記憶装置１１３ａにコピーされたＢＩＯＳは適宜実行される。
【００４４】
前述のように、バックプレーン１２０内には、マザーボード１１０ａ〜１１０ｎの各々に対応するＢＩＯＳを記憶するＢＩＯＳイメージバッファ１２３ａ〜１２３ｎが備えられている。そのため、マザーボード１１０ａへのＤＣ電源時に、当該マザーボード１１０ａに対応するＢＩＯＳイメージバッファ１２３ａを参照することにより、適切にＢＩＯＳを使用可能となる。
【００４５】
次に図４を参照して、マザーボード１１０ａのＢＩＯＳ更新の際のファームウェア管理システム１の動作について説明する。図４は、マザーボード１１０ａのＢＩＯＳ更新の際の動作を示すタイムチャートである。
【００４６】
ＣＰＵ１１１ａは、ユーザの入力等からＢＩＯＳセットアップ項目やＯＳブート順等のシステム情報保持リクエストを受信する（Ｓ３０）。ＣＰＵ１１１ａは、ＢＩＯＳイメージへの書き込みリクエストをバックプレーン１２０内のＢＩＯＳイメージバッファ制御部１２２に対して発行する（Ｓ３２）。ＢＩＯＳイメージバッファ制御部１２２は、リクエストを発行したＣＰＵ１１１ａに対応するマザーボード１１０ａのＢＩＯＳイメージバッファを選択する（Ｓ３３）。すなわち、ＢＩＯＳイメージバッファ制御部１２２は、対応するＢＩＯＳイメージバッファ１２３ａを選択する。
【００４７】
ＢＩＯＳイメージバッファ制御部１２２は、ＢＩＯＳイメージバッファ１２３ａに対してシステム情報保持リクエストに応じた書き込みリクエストを発行する（Ｓ３４）。これと併せて、ＢＩＯＳイメージバッファ制御部１２２は、管理装置２０に対してシステム情報保持リクエストに応じた書き込みリクエストを発行する（Ｓ３５）。
【００４８】
ＢＩＯＳイメージバッファ１２３ａは、書き込みリクエストに応じてバッファ内のＢＩＯＳの情報を書き換える。書き換え終了後に、ＢＩＯＳイメージバッファ１２３ａは、書き込みの完了をＢＩＯＳイメージバッファ制御部１２２に通知する（Ｓ３６）。
【００４９】
管理装置２０は、書き込みリクエストに応じてＢＩＯＳイメージ記憶部２１０内のマザーボード１１０ａのＢＩＯＳの情報を書き換える。書き換え終了後に、管理装置２０は、書き込みの完了をＢＩＯＳイメージバッファ制御部１２２に通知する（Ｓ３７）。
【００５０】
ＢＩＯＳイメージバッファ制御部１２２は、ＢＩＯＳイメージバッファ１２３ａ及び管理装置２０からの書き込み完了に関する通知（Ｓ３７，Ｓ３８）の後に、ＣＰＵ１１１ａに書き込み完了を通知する（Ｓ３８）。ＣＰＵ１１１ａは、当該通知を受けた後に次の命令を実行する。
【００５１】
上述のように、マザーボード１１０ａに関するＢＩＯＳの設定等の更新時には、バックプレーン１２０に保持されるマザーボード１１０ａのＢＩＯＳの情報に加え、管理装置２０内に保持されるマザーボード１１０ａのＢＩＯＳの情報が更新される。すなわち、両者の状態が完全に同期する状態となる。これにより、上述のようにバックプレーン１２０の電源が遮断された状態から入力された場合であっても、適切なＢＩＯＳを提供することができる。
【００５２】
次に図５を参照して、マザーボード１１０ａのクローン（設定等のコピー）を生成し、当該クローンをマザーボード１１０ｂに反映する際のファームウェア管理システム１の動作について説明する。図５は、マザーボード１１０ａのクローンを生成し、当該クローンをマザーボード１１０ｂに反映する際の動作を示すタイムチャートである。前提として、マザーボード１１０ａは稼働中であり（Ｓ４０）、マザーボード１１０ｂは電源遮断されている状態とする（Ｓ４１）。
【００５３】
マザーボード１１０ａ上のＣＰＵ１１１ａは、ＢＩＯＳイメージバッファ制御部１２２に対して切り替え要求を発行する（Ｓ４２）。この切り替え要求には、切り替え先のマザーボード番号（本例ではマザーボード１１０ｂ）が含まれる。
【００５４】
ＢＩＯＳイメージバッファ制御部１２２は、ＢＩＯＳイメージバッファ１２３ａ内に格納されたＢＩＯＳをＢＩＯＳイメージバッファ１２３ｂにコピーするリクエストを発行する（Ｓ４３）。これとともに、ＢＩＯＳイメージバッファ制御部１２２は、管理装置２０に対して、ＢＩＯＳイメージ記憶部２１０内のマザーボード１１０ｂのＢＩＯＳデータをマザーボード１１０ａのＢＩＯＳデータにより上書きすることを要求する（Ｓ４４）。
【００５５】
ＢＩＯＳイメージバッファ１２３ａ、ｂは、コピーが完了した場合、その完了をＢＩＯＳイメージバッファ制御部１２２に通知する（Ｓ４５）。同様に管理装置２０は、コピーが完了した際に完了通知をＢＩＯＳイメージバッファ制御部１２２に対して行う（Ｓ４６）。ＢＩＯＳイメージバッファ制御部１２２は、完了通知（Ｓ４５、Ｓ４６）を受信した後に、ＣＰＵ１１１ａに対して切り替え完了を通知する（Ｓ４７）。
【００５６】
切り替え完了通知を受信したＣＰＵ１１１ａを備えるマザーボード１１０ａは、ＤＣ電源を遮断する（Ｓ５０）。また、切り替え対象のマザーボード１１０ｂには、ＤＣ電源が投入される（Ｓ５１）。
【００５７】
マザーボード１１０ｂへＤＣ電源が投入されると、マザーボード１１０ｂに搭載されたＣＰＵ１１１ｂへのリセット信号がアサート、すなわち入力される。リセット信号がアサートされると、ＣＰＵ１１１ｂ内の全てのレジスタが初期化される。レジスタの初期化後にＣＰＵ１１１ｂは、命令フェッチを開始する（Ｓ５２）。命令フェッチの開始に応じて、ＣＰＵ１１１ｂは、ＢＩＯＳイメージのリードリクエストをバックプレーン１２０内のＢＩＯＳイメージバッファ制御部１２２に対して発行する（Ｓ５３）。ＢＩＯＳイメージバッファ制御部１２２は、当該リクエストに対応するＢＩＯＳイメージバッファ１２３ｂを選択する（Ｓ５４）。ＢＩＯＳイメージバッファ制御部１２２は、選択したＢＩＯＳイメージバッファ１２３ｂに対してリードリクエストを発行する（Ｓ５５）。
【００５８】
ＢＩＯＳイメージバッファ１２３ｂは、リードリクエストに応じてＢＩＯＳを転送する（Ｓ５６）。ＢＩＯＳを受信したＢＩＯＳイメージバッファ制御部１２２は、当該ＢＩＯＳをＣＰＵ１１１ｂに転送する（Ｓ５７）。ＣＰＵ１１１ｂは、命令を順次実行し、ＢＩＯＳを主記憶装置１１３ａにコピーする。主記憶装置１１３ａにコピーされたＢＩＯＳは適宜実行される。
【００５９】
このように、ＢＩＯＳイメージバッファにおいてＢＩＯＳが上書きされることにより、正常にクローンが生成される。さらに、管理装置２０内でもクローン生成に応じたＢＩＯＳ情報の更新が行われるため、マザーボードの電源遮断時等にも対応が可能となる。
【００６０】
続いて、本実施の形態にかかるファームウェア管理システムの効果について改めて説明する。上述のように、各マザーボードに対応するＢＩＯＳイメージをバックプレーン１２０及び管理装置２０に記憶する。さらに、バックプレーン１２０と管理装置２０は、同期する。換言すると、バックプレーン１２０と管理装置２０は、各マザーボードに対応して同一のＢＩＯＳイメージを保持する。これにより、同一でない複数種類のマザーボードのＢＩＯＳをシステムコンフィグレーションの内容を含めて適切に管理できる。
【００６１】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、本実施の形態にかかる上述のファームウェア管理システムをブレードシステムに適応することも可能である。
【００６２】
ブレードシステムとは、ブレード収納ユニットと呼ばれる筺体内にＣＰＵブレードと呼ばれるブレード型のサーバを複数台収納する。さらに、ブレードシステムは、サーバシステムを構築する際に必要となるネットワークスイッチ、ファイバーチャネルスイッチ等のスイッチ等を収納可能なシステムである。
【００６３】
ブレードシステムの利点として、複数サーバをブレード収納ユニット内に管理できるため、運用管理が容易になる点が挙げられる。加えて、サーバ間あるいはサーバとスイッチ間をブレード収納ユニット内に装備されたバックプレーンと呼ばれる基盤により接続できるため、ケーブル配線を大幅に削減できる。さらに、ＣＰＵブレードやスイッチモジュールは、ブレードシステム全体を停止させることなく独立して挿抜可能であり、ブレードシステムの増設が容易に行える。故障の際にもモジュールの交換を容易に行うことができる。以上、説明したように、ブレードシステムは、サーバ統合を容易に実現可能である。ＣＰＵブレードは、ＣＰＵ、ＨＤＤ（ハードディスクドライブ）、メモリ、Ｉ／Ｏバス、ストレージ等が１枚の基板上に搭載し、サーバ装置として動作可能である。
【００６４】
ＣＰＵブレードを用いたブレードシステムにおいても上述のファーム管理システムの動作概念を適用することが可能である。
【００６５】
さらに、ＩＯブレードに対しても本実施の形態にかかるファーム管理システムの動作概念を適用することが可能である。ＩＯブレードとは、ＳＣＳＩ（Ｓｍａｌｌ  Ｃｏｍｐｕｔｅｒ  Ｓｙｓｔｅｍ  Ｉｎｔｅｒｆａｃｅ）、ＳＡＳ（Ｓｅｒｉａｌ  Ａｔｔａｃｈｅｄ  ＳＣＳＩ）、ＦＣ（Ｆｉｂｅｒ  Ｃｈａｎｎｅｌ）といったストレージ系のＩｎｐｕｔ／Ｏｕｔｐｕｔブレードをいう。
【００６６】
Ｉ／Ｏブレードとして、ブレードシステムとストレージとを接続するＦＣ  Ｉ／Ｏブレードや、別のコア、ディストリビューション、エッジクラスへの中継を含む高速インタスイッチリンク（ＩＳＬ）との接続に用いるＦＣ  Ｉ／Ｏブレードが挙げられる。このようなＩＯブレードは、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ  Ｃｏｍｐｏｎｅｎｔｓ  Ｉｎｔｅｒｃｏｎｎｅｃｔ）エクスプレスデバイスとディスクを備える。
【００６７】
上記のファーム管理システムの動作概念をＩ／Ｏブレードに応用したシステムの構成例を図６に示す。本システムは、拡張ＢＩＯＳイメージを管理する構成である。以下に図１のシステムとの対応関係を示す。
【００６８】
ＩＯブレード３０は、マザーボード１１０ａ〜１１０ｎに対応する。ミッドプレーン４０は、バックプレーン１２０に対応する。バスインターフェイス制御部４１は、バスインターフェイス制御部１２１ａ〜１２１ｎに対応する。拡張ＢＩＯＳイメージバッファ制御部４２は、ＢＩＯＳイメージバッファ制御部１２２に対応する。拡張ＢＩＯＳイメージバッファ４３ａ〜４３ｎは、ＢＩＯＳイメージバッファ１２３ａ〜１２３ｎに対応する。ＢＩＯＳイメージバッファエンコード／デコード部４４は、ＢＩＯＳイメージバッファエンコード／デコード部１２４に対応する。ネットワークインターフェイス制御部４５は、ネットワークインターフェイス制御部１２５に対応する。管理装置５０は、管理装置２０に対応する。拡張ＢＩＯＳ記憶部５１０は、ＢＩＯＳ記憶部２１０に対応する。拡張ＢＩＯＳイメージ５１１ａ〜５１１ｎは、ＢＩＯＳイメージ１１１ａ〜１１１ｎに対応する。
【００６９】
さらに、ＣＰＵブレードに実装されているＢＭＣ（Ｂａｓｅｂｏａｒｄ  Ｍａｎａｇｅｍｅｎｔ  Ｃｏｎｔｒｏｌｌｅｒ）のファームウェアについても図１に示したシステムの構成を応用できる。当該システムの構成例を図７に示す。図示するようにＣＰＵブレード内にＢＭＣが実装されており、各ＢＭＣＦＷ（ＢＭＣファームウェア）イメージを管理する構成である。以下に図１のシステムとの対応関係を示す。
【００７０】
ＣＰＵブレード６０は、マザーボード１１０ａ〜１１０ｎに対応する。ミッドプレーン７０は、バックプレーン１２０に対応する。バスインターフェイス制御部７１は、バスインターフェイス制御部１２１ａ〜１２１ｎに対応する。ＢＭＣＦＷイメージバッファ制御部７２は、ＢＩＯＳイメージバッファ制御部１２２に対応する。ＢＭＣＦＷイメージバッファ７３ａ〜７３ｎは、ＢＩＯＳイメージバッファ１２３ａ〜１２３ｎに対応する。ＢＭＣＦＷイメージバッファエンコード／デコード部４４は、ＢＩＯＳイメージバッファエンコード／デコード部１２４に対応する。ネットワークインターフェイス制御部７５は、ネットワークインターフェイス制御部１２５に対応する。管理装置８０は、管理装置２０に対応する。ＢＭＣＦＷイメージ記憶部８１０は、ＢＩＯＳ記憶部２１０に対応する。ＢＭＣＦＷイメージ８１１ａ〜８１１ｎは、ＢＩＯＳイメージ１１１ａ〜１１１ｎに対応する。
【符号の説明】
【００７１】
１  ファームウェア管理システム
１０  情報処理装置
１１０  マザーボード
１１１  ＣＰＵ
１１２  補助記憶装置
１１３  主記憶装置
１１４  チップセット
１２０  バックプレーン
１２１  バスインターフェイス制御部
１２２  ＢＩＯＳイメージバッファ制御部
１２３  ＢＩＯＳイメージバッファ
１２４  ＢＩＯＳイメージバッファエンコード／デコード部
１２５  ネットワークインターフェイス制御部
２０  管理装置
２１０  ＢＩＯＳイメージ記憶部
２１１  ＢＩＯＳイメージ
３０  ＩＯブレード
３１０  ＰＣＩ  ｅｘｐｒｅｓｓデバイス
３２０  ディスク
４０  ミッドプレーン
４１  バスインターフェイス制御部
４２  拡張ＢＩＯＳイメージバッファ制御部
４３  拡張ＢＩＯＳイメージバッファ
４４  拡張ＢＩＯＳイメージバッファエンコード／デコード部
４５  ネットワークインターフェイス制御部
５０  管理装置
５１０  拡張ＢＩＯＳイメージ記憶部
５１１  拡張ＢＩＯＳイメージ
６０  ＣＰＵブレード
６１０  ＢＭＣ
７０  ミッドプレーン
７１  バスインターフェイス制御部
７２  ＢＭＣＦＷイメージバッファ制御部
７３  ＢＭＣＦＷイメージバッファ
７４  ＢＭＣＦＷイメージバッファエンコード／デコード部
７５  ネットワークインターフェイス制御部
８０  管理装置
８１０  ＢＭＣＦＷイメージ記憶部
８１１  ＢＭＣＦＷイメージ
９０  マザーボード
９１  バックプレーン
９１１  ＢＩＯＳフラッシュメモリ
９１２  アクセス制御コントローラ
【図１】
2012150543.tif 000003
【図２】
2012150543.tif 000004
【図３】
2012150543.tif 000005
【図４】
2012150543.tif 000006
【図５】
2012150543.tif 000007
【図６】
2012150543.tif 000008
【図７】
2012150543.tif 000009
【図８】
2012150543.tif 000010