(57)【要約】【課題】液晶装置等の電気光学装置において、サンプリング用トランジスターの高速化とプッシュダウン現象の抑制を両立させ、高品位な表示を行う。【解決手段】電気光学装置は、データ線（６）に画像信号線（６０）から供給される画像信号をサンプリングするサンプリング用トランジスター（７１）を備える。サンプリング用トランジスターのゲート絶縁膜（７３）は、ゲート電極（７１Ｇ）の第１ソースドレイン領域（７４Ｓ）側の縁部（７１Ｇｅｓ）に重なる部分及びゲート電極の第２ソースドレイン領域（７４Ｄ）側の縁部（７１Ｇｅｄ）に重なる部分の各々の膜厚が、ゲート電極の中央部（７１Ｇｃ）に重なる部分の膜厚よりも厚くなるように形成されている。【選択図】図６
2012150145.tif 000002
【特許請求の範囲】
【請求項１】
データ線と、
画像信号を供給する画像信号線と、
前記データ線に前記画像信号線から供給される前記画像信号をサンプリングするサンプリング用トランジスターと
を備え、
前記サンプリング用トランジスターは、前記画像信号線に電気的に接続された第１ソースドレイン領域、前記データ線に電気的に接続された第２ソースドレイン領域、並びに前記第１ソースドレイン領域及び前記第２ソースドレイン領域間に位置するチャネル領域を有する半導体層と、前記半導体層の前記チャネル領域にゲート絶縁膜を介して対向配置されたゲート電極とを有し、
前記ゲート絶縁膜は、前記ゲート電極の前記第１ソースドレイン領域側の縁部に重なる部分及び前記ゲート電極の前記第２ソースドレイン領域側の縁部に重なる部分の各々の膜厚が、前記ゲート電極の中央部に重なる部分の膜厚よりも厚くなるように形成されている
ことを特徴とする電気光学装置。
【請求項２】
画素電極と、
前記画素電極に対応して設けられた画素トランジスターと
を備え、
前記画素トランジスターのゲート絶縁膜は、均一な膜厚で形成されている
ことを特徴とする請求項１に記載の電気光学装置。
【請求項３】
請求項１又は２に記載の電気光学装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクター等の電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置として、アクティブマトリクス駆動方式の液晶装置が知られている（例えば特許文献１から３参照）。このような液晶装置では、基板上の表示領域に、複数の走査線及び複数のデータ線が互いに交差するように設けられ、これらの交差に対応する画素毎に画素電極及び画素トランジスターが設けられる。更に、基板上の表示領域の周辺に、データ線を駆動するためのデータ線駆動回路、走査線を駆動するための走査線駆動回路、画像信号をサンプリングするための複数のサンプリング用トランジスター等が作り込まれる。このような液晶装置の駆動時には、複数のサンプリング用トランジスターが、画像信号線上の画像信号をサンプリングして各データ線に供給し、画像信号がデータ線から画素トランジスターを介して画素電極に供給される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平５−３４７１８号公報
【特許文献２】特開平５−１３７６５号公報
【特許文献３】特開平１０−１８９９８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
前述したサンプリング用トランジスターがｎチャネル型やｐチャネル型といった片チャネル型である場合、サンプリング用トランジスターのゲート電極とソースドレイン領域との間に生じる寄生容量を一因として、例えばサンプリング用トランジスターのゲート信号の立下りに応じて画素電極の電位が低下するプッシュダウン現象が生じてしまう場合があるという技術的問題点がある。プッシュダウン現象が生じると、表示斑やフリッカなどの表示不良が生じてしまうおそれがある。
【０００５】
一方、前述したような液晶装置の高解像度化のためには、画像信号線からデータ線への画像信号の書き込み時間の短縮が必要であり、サンプリング用トランジスターには、画像信号線からデータ線へ画像信号を高速に伝達する能力が求められる。サンプリング用トランジスターの高速化を実現するためには、サンプリング用トランジスターのゲート絶縁膜の膜厚をより薄くすることによりオン（ＯＮ）電流を増大させることが考えられる。しかしながら、サンプリング用トランジスターのゲート絶縁膜の膜厚を単純に薄くすると、ゲート電極とソースドレイン領域との間に生じる寄生容量が増大するため、前述したプッシュダウン現象が生じやすくなってしまうという技術的問題点がある。
【０００６】
本発明は、例えば前述した問題点に鑑みなされたものであり、例えばサンプリング用トランジスターの高速化とプッシュダウン現象の抑制を両立させることができ、高品位な表示を行うことが可能な電気光学装置及びこのような電気光学装置を備える電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本発明の電気光学装置は上記課題を解決するために、データ線と、画像信号を供給する画像信号線と、前記データ線に前記画像信号線から供給される前記画像信号をサンプリングするサンプリング用トランジスターとを備え、前記サンプリング用トランジスターは、前記画像信号線に電気的に接続された第１ソースドレイン領域、前記データ線に電気的に接続された第２ソースドレイン領域、並びに前記第１ソースドレイン領域及び前記第２ソースドレイン領域間に位置するチャネル領域を有する半導体層と、前記半導体層の前記チャネル領域にゲート絶縁膜を介して対向配置されたゲート電極とを有し、前記ゲート絶縁膜は、前記ゲート電極の前記第１ソースドレイン領域側の縁部に重なる部分及び前記ゲート電極の前記第２ソースドレイン領域側の縁部に重なる部分の各々の膜厚が、前記ゲート電極の中央部に重なる部分の膜厚よりも厚くなるように形成されている。
【０００８】
本発明の電気光学装置によれば、その動作時には、画像信号が、画像信号線に供給され、更に、データ線に電気的に接続されたサンプリング用トランジスターへと供給される。画像信号の供給と並行して、例えば、データ線駆動回路によって、サンプリング用トランジスターのゲート電極にサンプリング信号（或いは「サンプリング用トランジスター駆動信号」）が供給される。すると、サンプリング用トンランジスターによって、データ線には、サンプリング信号に応じて画像信号が供給される。これにより、データ線に電気的に接続された例えば画素トランジスターに画像信号が供給されることになる。なお、サンプリング用トランジスターは、片チャネル型の薄膜トランジスターから構成される。サンプリング用トランジスターは、第１ソースドレイン領域が画像信号線に電気的に接続され、第２ソースドレイン領域がデータ線に電気的に接続され、ゲート電極にサンプリング信号が供給されることでオン状態とされる。例えば走査線駆動回路から走査線を介して供給される走査信号に応じてオン状態とされる画素トランジスターを介してデータ線から例えば画素電極に画像信号が供給され、画素電極に対応する例えば液晶素子等の表示素子は供給された画像信号に基づいて表示を行う。なお、画素トランジスターは、例えば、データ線と走査線との交差に対応する複数の画素の各々に、画素電極と共に設けられている。画素トランジスターは、例えば片チャネル型の薄膜トランジスターから構成される。画素トランジスターは、データ線及び画素電極間に電気的に接続され、そのゲート電極に走査信号が供給されることでオン状態とされる。
【０００９】
ここで特に、サンプリング用トランジスターが片チャネル型の薄膜トランジスタから構成される場合、仮に何らの対策も施さなければ、サンプリング用トランジスターのゲート電極とソースドレイン領域との間に生じる寄生容量を一因として、サンプリング信号（即ち、サンプリング用トランジスターのゲート電極に供給されるパルス信号）の立下りに応じて画素電極の電位が低下するプッシュダウン現象が生じてしまうおそれがある。更に、サンプリング用トランジスターの高速化を図るべく、サンプリング用トランジスターのゲート絶縁膜の膜厚を単純に薄くすると、ゲート電極とソースドレイン領域との間に生じる寄生容量が増大するため、プッシュダウン現象が生じやすくなってしまう。
【００１０】
しかるに本発明の電気光学装置によれば、サンプリング用トランジスターのゲート絶縁膜は、ゲート電極の第１ソースドレイン領域側の縁部に平面的に見て重なる部分及びゲート電極の第２ソースドレイン領域側の縁部に平面的に見て重なる部分の各々の膜厚が、ゲート電極の中央部に平面的に見て重なる部分の膜厚よりも厚くなるように形成されている。即ち、サンプリング用トランジスターのゲート絶縁膜は、ゲート電極の中央部に重なる部分よりも第１及び第２ソースドレイン領域側の縁部に重なる部分のほうが、膜厚が厚くなるように形成されている。
【００１１】
よって、例えばサンプリング用トランジスターのゲート絶縁膜が均一な膜厚を有する場合と比較して、サンプリング用トランジスターのオン電流を維持或いは増大させることができるとともに、サンプリング用トランジスターのゲート電極及び第１ソースドレイン領域間、並びにゲート電極及び第２ソースドレイン領域間の各々の寄生容量を低減できる。したがって、サンプリング用トランジスターの高速化を図ることができるとともに、プッシュダウン現象を抑制できる。つまり、サンプリング用トランジスターの高速化とプッシュダウン現象の抑制を両立させることができる。この結果、高品位な表示を行うことが可能となる。
【００１２】
以上説明したように、本発明の電気光学装置によれば、サンプリング用トランジスターの高速化とプッシュダウン現象の抑制を両立させることができる。この結果、高品位な表示を行うことが可能となる。
【００１３】
本発明の電気光学装置の一態様では、画素電極と、前記画素電極に対応して設けられた画素トランジスターとを備え、前記画素トランジスターのゲート絶縁膜は、均一な膜厚で形成されている。
【００１４】
この態様によれば、画素トランジスターは、例えば片チャネル型の薄膜トランジスターから構成され、均一な膜厚のゲート絶縁膜を有している。即ち、この態様では、サンプリング用トランジスターのゲート絶縁膜が、ゲート電極の中央部に重なる部分よりも第１及び第２ソースドレイン領域側の縁部に重なる部分のほうが、膜厚が厚くなるように形成されているのに対して、画素トランジスターのゲート絶縁膜は、均一な膜厚を有している。よって、画素トランジスターの微細化を図ることが可能となり、画素開口率の向上や画素の微細化を図ることが可能となる。
【００１５】
本発明の電子機器は上記課題を解決するために、前述した本発明の電気光学装置（但し、その各種態様も含む）を具備する。
【００１６】
本発明の電子機器によれば、前述した本発明の電気光学装置を具備してなるので、高品位な表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサー、ビューファインダー型又はモニター直視型のビデオテープレコーダー、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパーなどの電気泳動装置、電子放出装置（Field Emission Display及びConduction Electron-Emitter Display）、これら電気泳動装置、電子放出装置を用いた表示装置を実現することも可能である。
【００１７】
本発明の作用及び他の利得は次に説明する発明を実施するための形態から明らかにされる。
【図面の簡単な説明】
【００１８】
【図１】第１実施形態に係る液晶装置の全体構成を示す平面図である。
【図２】図１のII−II’線断面図である。
【図３】第１実施形態に係る液晶装置の電気的な構成を概略的に示すブロック図である。
【図４】画素部の電気的な構成を示す回路図である。
【図５】第１実施形態に係るサンプリング用ＴＦＴの構成を示す平面図である。
【図６】図５のVI−VI’線断面図である。
【図７】図６の円Ｃ１で囲む部分を拡大して示す拡大断面図である。
【図８】プッシュダウン現象を説明するためのタイミングチャートである。
【図９】第１実施形態に係るサンプリング用ＴＦＴの製造方法を説明するための製造工程図である。
【図１０】第１実施形態に係るサンプリング用ＴＦＴの製造方法の第１変形例を説明するための製造工程図である。
【図１１】第１実施形態に係るサンプリング用ＴＦＴの製造方法の第２変形例を説明するための製造工程図である。
【図１２】電気光学装置を適用した電子機器の一例たるプロジェクターの構成を示す平面図である。
【発明を実施するための形態】
【００１９】
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例であるＴＦＴ（Thin Film Transistor）アクティブマトリクス駆動方式の液晶装置を例にとる。
【００２０】
＜第１実施形態＞
第１実施形態に係る液晶装置について、図１から図９を参照して説明する。
【００２１】
先ず、本実施形態に係る液晶装置の全体構成について、図１及び図２を参照して説明する。
【００２２】
図１は、本実施形態に係る液晶装置の構成を示す平面図であり、図２は、図１のII−II’線断面図である。
【００２３】
図１及び図２において、本実施形態に係る液晶装置１００では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０及び対向基板２０の各々は、ガラス基板から構成されている。なお、ＴＦＴアレイ基板１０及び対向基板２０の各々は、例えば石英基板、シリコン基板等から構成されてもよい。ＴＦＴアレイ板１０と対向基板２０との間に液晶層５０（図２参照）が封入されている。
【００２４】
ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（即ち、基板間ギャップ）を所定値とするためのグラスファイバー或いはガラスビーズ等のギャップ材が散布されている。
【００２５】
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、サンプリング回路７が額縁遮光膜５３に覆われるようにして設けられている。また、走査線駆動回路１０４は、この一辺に隣接する２辺に沿ったシール領域の内側に、額縁遮光膜５３に覆われるようにして設けられている。また、ＴＦＴアレイ基板１０上には、対向基板２０の４つのコーナー部に対向する領域に、両基板間を上下導通材１０７で接続するための上下導通端子１０６が配置されている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。
【００２６】
ＴＦＴアレイ基板１０上には、外部回路接続端子１０２と、データ線駆動回路１０１、走査線駆動回路１０４、上下導通端子１０６等とを電気的に接続するための引回配線９０が形成されている。
【００２７】
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用の画素ＴＦＴや走査線、データ線等の配線が作り込まれた積層構造が形成されている。画像表示領域１０ａには、画素ＴＦＴや走査線、データ線等の配線の上層に画素電極９がマトリクス状に設けられている。画素電極９は、透明導電材料であるＩＴＯ（Indium Tin Oxide）から形成されている。画素電極９上には、配向膜が形成されている。他方、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、遮光膜２３が形成されている。遮光膜２３は、例えば遮光性金属膜等から形成されており、対向基板２０上の画像表示領域１０ａ内で、例えば格子状等にパターニングされている。そして、遮光膜２３上に、ＩＴＯ等の透明材料からなる対向電極２１が複数の画素電極９と対向してベタ状に形成されている。対向電極２１上には配向膜が形成されている。また、液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【００２８】
なお、ここでは図示しないが、ＴＦＴアレイ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４の他に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路、検査用パターン等が形成されていてもよい。
【００２９】
次に、本実施形態に係る液晶装置の電気的な構成について、図３及び図４を参照して説明する。
【００３０】
図３は、本実施形態に係る液晶装置の電気的な構成を概略的に示すブロック図である。図４は、画素部の電気的な構成を示す回路図である。
【００３１】
図３において、ＴＦＴアレイ基板１０における画像表示領域１０ａに、複数の画素部７０と、互いに交差するように配線されたｎ本の走査線１１及びｍ本のデータ線６とを備えている。ここで、ｍ、ｎはそれぞれ自然数である。
【００３２】
画素部７０は、画像表示領域１０ａにｎ行×ｍ列のマトリクス状に２次元に配置されている。より具体的には、図３に示すように、画素部７０は、画像表示領域１０ａにおける左側から第１列、第２列、…、第ｍ列で、上側から第１行、第２行、…、第ｎ行のマトリクス状に配置されている。即ち、ｍ本のデータ線６及びｎ本の走査線１１の交点に対応して単位表示素子である画素部７０が設けられている。
【００３３】
図４に示すように、画素部７０は、画素ＴＦＴ３０、液晶容量Ｃｌｃ及び付加容量Ｃｓを備えている。
【００３４】
液晶容量Ｃｌｃは、画素電極９、対向電極２１及び液晶層５０（図２参照）による容量である。
【００３５】
付加容量Ｃｓは、液晶容量Ｃｌｃに並列に電気的に接続されている。
【００３６】
画素ＴＦＴ３０は、本発明に係る「画素トランジスター」の一例としてのＮチャネル型又はＰチャネル型のＴＦＴであり、ソース端子ｓがデータ線６に電気的に接続され、ゲート端子ｇが走査線１１に電気的に接続されている。画素ＴＦＴ３０は、走査線線駆動回路１０４から供給される走査信号によってオンオフが切り換えられる。
【００３７】
画素ＴＦＴ３０のドレインは、液晶容量Ｃｌｃ及び付加容量Ｃｓの各々の一端に電気的に接続され、付加容量Ｃｓの他端は、共通電位ＬＣＣＯＭに電気的に接続されている。画素ＴＦＴ３０のゲート端子ｇに走査信号が入力されて画素ＴＦＴ３０がオン状態になると、データ線６に電気的に接続された画素ＴＦＴ３０のソース端子ｓに印加されている電圧が液晶容量Ｃｌｃ及び付加容量Ｃｓに印加され、供給された画像信号の電位が維持される。これにより、画像表示が行われる際に画素部７０に供給された画像信号の電位を長時間保持することが可能となっている。
【００３８】
再び図３において、ＴＦＴアレイ基板１０上における周辺領域には、データ線駆動回路１０１及びサンプリング回路７、並びに走査線駆動回路１０４が設けられている。
【００３９】
走査線線駆動回路１０４は、走査信号印加の基準クロックであるクロック信号ＣＬＹ（及びその反転信号ＣＬＹＢ）及びシフトレジスタスタート信号ＤＹに基づいて走査信号Ｇｉ（ｉ＝１、…、ｎ）を生成して、複数の走査線１１に印加する。
【００４０】
データ線駆動回路１０１は、クロック信号ＣＬＸ（及びその反転信号ＣＬＸＢ）及びシフトレジスタスタート信号ＤＸに基づいて、サンプリング回路７（より具体的には、複数のサンプリング用ＴＦＴ７１）を駆動するためのサンプリング信号Ｓｉ（ｉ＝１、…、ｍ）を出力するように構成されている。
【００４１】
サンプリング回路７は、データ線６毎に設けられた本発明に係る「サンプリング用トランジスター」の一例としての複数のサンプリング用ＴＦＴ７１を備えており、外部回路から画像信号線６０を介して供給される画像信号ＶＩＤをサンプリング信号Ｓｉに応じてサンプリングし、データ線６にデータ信号ｄｉ（ｉ＝１、…、ｍ）として供給する。サンプリング用ＴＦＴ７１は、そのソースが、画像信号線６０に電気的に接続され、そのドレインが複数のデータ線６のうち対応する一本に電気的に接続されている。サンプリング用ＴＦＴ７１のゲート電極には、データ線駆動回路１０１から出力されたサンプリング信号Ｓｉが供給される。サンプリング用ＴＦＴ７１のゲート電極にサンプリング信号Ｓｉが供給されてサンプリング用ＴＦＴ７１がオン状態になると、画像信号線６０上の画像信号がサンプリング用ＴＦＴ７１を介してデータ線６に電気的に接続され、データ線６にデータ信号ｄｉが供給される。なお、本実施形態では、１本の画像信号線６０を介して１系統の画像信号ＶＩＤが供給される場合を例にあげているが、シリアル−パラレル変換によって相展開された複数系統の画像信号が同時に供給されてもよい。このようにシリアルな画像信号を変換して得たパラレルな画像信号を同時供給すると、複数のデータ線６を一群とするグループ毎にデータ線６へのデータ信号入力を行うことができ、駆動周波数を抑えることが可能である。
【００４２】
本実施形態では、１Ｈ反転駆動方式が採用されており、画像信号ＶＩＤは、所定周期で電位が共通電位ＬＣＣＯＭ（例えば７ボルト）に対して高位側の正極性と低位側の負極性とで極性反転される。即ち、本実施形態では、各画素部７０には、正極性の電位（即ち、プラスフィールドの電位、例えば１２ボルト）と、負極性の電位（即ち、マイナスフィールドの電位、例えば２ボルト）とが交互に供給される。より具体的には、画像信号ＶＩＤは、一のフレームに対応する表示を行う間、奇数行に配列された画素部７０には共通電位ＬＣＣＯＭに対して正極性の電位で供給されると共に偶数行に配列された画素部７０には共通電位ＬＣＣＯＭに対して負極性の電位で供給されるように、且つ、これに続く次のフレームに対応する表示を行う間は、逆に偶数行に配列された画素部７０には正極性の電位で供給されると共に奇数行に配列された画素部７０には負極性の電位で供給されるように、電位が極性反転される。即ち、画像信号ＶＩＤは、同一行の画素部７０には同一極性の電位で供給されると共に相隣接する行の画素部７０には異なる極性の電位で供給されるように、且つ係る電位極性を行毎にフレーム周期で反転するように、電位が極性反転される。
【００４３】
次に、本実施形態に係るサンプリング用ＴＦＴ７１の具体的な構成について、図５から図７を参照して説明する。
【００４４】
図５は、本実施形態に係るサンプリング用ＴＦＴ７１の構成を示す平面図である。図６は、図５のVI−VI’線断面図である。図７は、図６の円Ｃ１で囲む部分を拡大して示す拡大断面図である。
【００４５】
図５及び図６において、サンプリング用ＴＦＴ７１は、半導体層７４と、ゲート電極７１Ｇと、ゲート絶縁膜７３とを備えている。
【００４６】
半導体層７４は、シリコン膜からなり、ゲート電極７１Ｇからの電界によりチャネルが形成されるチャネル領域７４Ｃと、画像信号線６０に電気的に接続されるソース領域７４Ｓと、データ線６に電気的に接続されるドレイン領域７４Ｄとを有している。なお、ソース領域７４Ｓは本発明に係る「第１ソースドレイン領域」の一例であり、ドレイン領域７４Ｄは本発明に係る「第２ソースドレイン領域」の一例である。
【００４７】
ゲート電極７１Ｇは、ポリシリコン膜からなり、ゲート絶縁膜７３を介して半導体７４の上層側に設けられている。ゲート電極７１Ｇは、半導体層７４のチャネル領域７４Ｃに対向するように設けられている。
【００４８】
ゲート絶縁膜７３は、シリコン酸化膜からなり、半導体層７４の上面を覆うように設けられている。
【００４９】
図６及び図７に示すように、本実施形態では特に、サンプリング用ＴＦＴ７１のゲート絶縁膜７３は、ゲート電極７１Ｇのソース領域７４Ｓ側の縁部７１Ｇｅｓに重なる部分及びゲート電極７１のドレイン領域７４Ｄ側の縁部７１Ｇｅｄに重なる部分の各々の膜厚が、ゲート電極７１の中央部７１Ｇｃに重なる部分の膜厚よりも厚くなるように形成されている。即ち、サンプリング用ＴＦＴ７１のゲート絶縁膜７３は、ゲート電極７１Ｇの中央部７１Ｇｃに重なる部分よりもゲート電極７１Ｇの縁部７１Ｇｅｓ及び７１Ｇｅｄに重なる部分のほうが、膜厚が厚くなるように形成されている。つまり、図７に示すように、ゲート絶縁膜７３のうち縁部７１ＧｅｄにＴＦＴアレイ基板１０上で平面的に見て重なる部分の膜厚Ｄ２は、ゲート絶縁膜７３のうち中央部７１ＧｃにＴＦＴアレイ基板１０上で平面的に見て重なる部分の膜厚Ｄ１よりも厚い。また、図６に示すように、ゲート絶縁膜７３のうち縁部７１ＧｅｓにＴＦＴアレイ基板１０上で平面的に見て重なる部分の膜厚は、ゲート絶縁膜７３のうち中央部７１ＧｃにＴＦＴアレイ基板１０上で平面的に見て重なる部分の膜厚Ｄ１（図７参照）よりも厚い。
【００５０】
ここで仮に何らの対策も施さず、ゲート絶縁膜７３の膜厚が均一である場合には、サンプリング用ＴＦＴ７１のゲート電極７１Ｇとソース領域７４Ｓとの間に生じる寄生容量やゲート電極７１Ｇとドレイン領域７４Ｄとの間に生じる寄生容量Ｃｇｄ（図７参照）を一因として、サンプリング信号Ｓｉ（即ち、サンプリング用ＴＦＴ７１のゲート電極７１Ｇに供給されるパルス信号）の立下りに応じて画素電極９の電位が低下するプッシュダウン現象が生じてしまうおそれがある。
【００５１】
図８は、プッシュダウン現象を説明するためのタイミングチャートである。
【００５２】
即ち、図８に示すように、サンプリング信号に応じて画素電極９にプラスフィールドの電位Ｖ１（例えば１２ボルト）を書き込む際やマイナスフィールドの電位Ｖ２（例えば２ボルト）を書き込む際、サンプリング信号が立ち下がる時点Ｔ１において、寄生容量Ｃｇｄを一因として、画素電極９の電位が、電位Ｖ１から電位差ΔＶ１だけ低下したり、電位Ｖ２から電位差ΔＶ２だけ低下したりするプッシュダウン現象が生じてしまうおそれがある。なお、走査信号が立下る時点Ｔ２において、画素ＴＦＴ３０におけるゲート電極とソースドレイン領域との間の寄生容量を一因として、画素電極９の電位が低下する他のプッシュダウン現象が生じ得るが、画素ＴＦＴ３０における寄生容量を一因とするプッシュダウン現象に係る電位低下量は、サンプリング用ＴＦＴ７１における寄生容量を一因とするプッシュダウン現象に係る電位低下量と比べて、顕著に小さいので、表示上の不具合として視認されることは実践上殆どない。
【００５３】
更に、サンプリング用ＴＦＴ７１の高速化を図るべく、サンプリング用ＴＦＴ７１のゲート絶縁膜７３の膜厚を単純に薄くすると、ゲート電極７１Ｇ及びソース領域７４Ｓ間並びにゲート電極７１Ｇ及びドレイン領域７４Ｄ間の各々に生じる寄生容量が増大するため、プッシュダウン現象が生じやすくなってしまう。
【００５４】
しかるに本実施形態では特に、前述したように、サンプリング用ＴＦＴ７１のゲート絶縁膜７３は、ゲート電極７１Ｇのソース領域７４Ｓ側の縁部７１Ｇｅｓに重なる部分及びゲート電極７１のドレイン領域７４Ｄ側の縁部７１Ｇｅｄに重なる部分の各々の膜厚が、ゲート電極７１の中央部７１Ｇｃに重なる部分の膜厚よりも厚くなるように形成されている。
【００５５】
よって、サンプリング用ＴＦＴ７１のゲート絶縁膜７３が均一な膜厚を有する場合と比較して、サンプリング用ＴＦＴのオン電流を維持或いは増大させることができるとともに、サンプリング用ＴＦＴ７１のゲート電極７１Ｇ及びソース領域７４Ｓ間、並びにゲート電極７１Ｇ及びドレイン領域７４Ｄ間の各々の寄生容量を低減できる。したがって、サンプリング用ＴＦＴの高速化を図ることができるとともに、プッシュダウン現象を抑制できる。つまり、サンプリング用ＴＦＴ７１の高速化とプッシュダウン現象の抑制を両立させることができる。この結果、高品位な表示を行うことが可能となる。
【００５６】
更に本実施形態では特に、画素ＴＦＴ３０は、均一な膜厚のゲート絶縁膜を有している。即ち、本実施形態では特に、サンプリング用ＴＦＴ７１のゲート絶縁膜７３が、ゲート電極７１Ｇの中央部７１Ｇｃに重なる部分よりも縁部７１Ｇｅｓ及び７１Ｇｅｄに重なる部分のほうが、膜厚が厚くなるように形成されているのに対して、画素ＴＦＴ３０のゲート絶縁膜は、均一な膜厚を有している。よって、画素ＴＦＴ３０の微細化を図ることが可能となり、画素開口率（即ち、画素における光を透過可能な開口領域の割合）の向上や画素の微細化を図ることが可能となる。
【００５７】
以上説明したように、本実施形態に係る液晶装置によれば、サンプリング用ＴＦＴ７１の高速化とプッシュダウン現象の抑制を両立させることができる。この結果、高品位な表示を行うことが可能となる。
【００５８】
次に、本実施形態に係るサンプリング用ＴＦＴ７１の製造方法について、図９を参照して説明する。
【００５９】
図９は、本実施形態に係るサンプリング用ＴＦＴ７１の製造方法を説明するための製造工程図である。なお、図９は、図６に示した断面図に対応して示してある。
【００６０】
図９（ａ）において、先ず、ＴＦＴアレイ基板１０上にシリコンからなる半導体層７４を形成する。次に、半導体層７４上に例えばＣＶＤ（Chemical Vapor Deposition：化学気相成長）法によりシリコン酸化膜７３１を形成する。次に、シリコン酸化膜７３１上に例えばＣＶＤ法によりポリシリコン膜を形成し、このポリシリコン膜を所定の平面形状にパターニングすることによりゲート電極７１Ｇを形成する。
【００６１】
次に、図９（ｂ）において、半導体層７４及びシリコン酸化膜７３１にゲート電極７１Ｇを熱酸化マスクとして熱酸化処理を施すことにより、シリコン酸化膜からなるゲート絶縁膜７３を形成する。次に、ゲート電極７１Ｇをマスクとして、半導体層７４に不純物をドープすることにより、ソース領域７４Ｓ、ドレイン領域７４Ｄ及びチャネル領域７４Ｃを形成する。
【００６２】
ここで、この熱酸化処理によって、半導体層７４のうちゲート電極７１によって覆われていない部分を酸化することができるとともに、半導体層７４のうちゲート電極７１の縁部７１Ｇｅｓ及び７１Ｇｅｄに重なる部分を酸化することができる。更に、この熱酸化処理によって、ゲート電極７１の縁部７１Ｇｅｓ及び７１Ｇｅｄの各々の下面（即ち、半導体層７４と対向する側の面）を酸化することができる。なお、この熱酸化処理によって、ゲート電極７１の外表面が酸化され、ゲート電極７１の外表面にシリコン酸化膜が形成される。
【００６３】
このように熱酸化処理を施すことにより、ゲート電極７１Ｇの中央部７１Ｇｃに重なる部分よりも縁部７１Ｇｅｓ及び７１Ｇｅｄに重なる部分のほうが膜厚が厚いゲート絶縁膜７３を、自己整合的に（即ち、セルフアラインで）形成することができる。
【００６４】
次に、本実施形態に係るサンプリング用ＴＦＴ７１の製造方法の第１変形例について、図１０を参照して説明する。
【００６５】
図１０は、本実施形態に係るサンプリング用ＴＦＴ７１の製造方法の第１変形例を説明するための製造工程図である。なお、図１０は、図６に示した断面図に対応して示してある。
【００６６】
図１０（ａ）において、先ず、ＴＦＴアレイ基板１０上にシリコンからなる半導体層７４を形成する。次に、半導体層７４上に例えばＣＶＤ法によりシリコン酸化膜７３１を形成する。次に、シリコン酸化膜７３１上に例えばＣＶＤ法によりシリコン窒化膜を形成し、このシリコン窒化膜を、後に形成すべきゲート電極７１の平面形状と同じ平面形状にパターニングすることによりシリコン窒化膜８１０を形成する。シリコン窒化膜８１０は、耐酸化性を有しており、後に行われる熱酸化処理において、熱酸化マスクとして機能する。
【００６７】
次に、図１０（ｂ）において、シリコン窒化膜８１０を熱酸化マスクとして、半導体層７４及びシリコン酸化膜７３１に熱酸化処理を施すことにより、シリコン酸化膜からなるゲート絶縁膜７３を形成する。
【００６８】
ここで、この熱酸化処理によって、半導体層７４のうちシリコン窒化膜８１０によって覆われていない部分を酸化することができるとともに、半導体層７４のうちシリコン窒化膜８１０の縁部８１０ａ１及び８１０ａ２に重なる部分を酸化することができる。
【００６９】
このように熱酸化処理を施すことにより、シリコン窒化膜８１０の中央部８１０ｃに重なる部分よりも縁部８１０ａ１及び８１０ａ２に重なる部分のほうが膜厚が厚いゲート絶縁膜７３を形成することができる。
【００７０】
次に、シリコン窒化膜８１０を除去した後、ゲート絶縁膜７３上に例えばＣＶＤ法によりポリシリコン膜を形成し、このポリシリコン膜を所定の平面形状にパターニングすることによりゲート電極７１Ｇを形成する。次に、ゲート電極７１Ｇをマスクとして、半導体層７４に不純物をドープすることにより、ソース領域７４Ｓ、ドレイン領域７４Ｄ及びチャネル領域７４Ｃを形成する。
【００７１】
ここで、シリコン窒化膜８１０とゲート電極７１との平面形状が同じであるので、ゲート電極７１Ｇの中央部７１Ｇｃに重なる部分よりも縁部７１Ｇｅｓ及び７１Ｇｅｄに重なる部分のほうが膜厚が厚いゲート絶縁膜７３を形成することができる。
【００７２】
次に、本実施形態に係るサンプリング用ＴＦＴ７１の製造方法の第２変形例について、図１１を参照して説明する。
【００７３】
図１１は、本実施形態に係るサンプリング用ＴＦＴ７１の製造方法の第２変形例を説明するための製造工程図である。なお、図１１は、図６に示した断面図に対応して示してある。
【００７４】
図１１（ａ）において、先ず、ＴＦＴアレイ基板１０上にシリコンからなる半導体層７４を形成する。次に、半導体層７４上に例えばＣＶＤ法によりシリコン酸化膜を形成し、このシリコン酸化膜のうち後にゲート電極７１が形成されるべき領域に位置する部分を除去することにより、シリコン酸化膜７３２を形成する。
【００７５】
次に、図１１（ｂ）において、ＴＦＴアレイ基板１０上の全面に例えばＣＶＤ法によりシリコン酸化膜７３３を形成する。これにより、半導体層７４上に、シリコン酸化膜７３２及び７３３が積層されてなるゲート絶縁膜７３を形成することができる。
【００７６】
次に、図１１（ｃ）において、ゲート絶縁膜７３上に例えばＣＶＤ法によりポリシリコン膜を形成し、このポリシリコン膜を所定の平面形状にパターニングすることによりゲート電極７１Ｇを形成する。次に、ゲート電極７１Ｇをマスクとして、半導体層７４に不純物をドープすることにより、ソース領域７４Ｓ、ドレイン領域７４Ｄ及びチャネル領域７４Ｃを形成する。
【００７７】
このような第２変形例に係る製造方法によれば、熱酸化処理を施すことなく、ゲート電極７１Ｇの中央部７１Ｇｃに重なる部分よりも縁部７１Ｇｅｓ及び７１Ｇｅｄに重なる部分のほうが膜厚が厚いゲート絶縁膜７３を形成することができる。
【００７８】
＜電子機器＞
次に、前述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。
【００７９】
図１２は、プロジェクターの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクターについて説明する。
【００８０】
図１２に示されるように、プロジェクター１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇに入射される。
【００８１】
液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇの構成は、前述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、Ｒ及びＢの光が９０度に屈折する一方、Ｇの光が直進する。従って、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【００８２】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【００８３】
なお、液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルターを設ける必要はない。
【００８４】
なお、図１２を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピューターや、携帯電話、液晶テレビや、ビューファインダー型、モニター直視型のビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【００８５】
また、本発明は前述の各実施形態で説明した液晶装置以外にも反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ、デジタルマイクロミラーデバイス（ＤＭＤ）、電気泳動装置等にも適用可能である。
【００８６】
本発明は、前述した実施形態に限られるものではなく、特許請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、及び該電気光学装置を備えてなる電子機器もまた本発明の技術的範囲に含まれるものである。
【符号の説明】
【００８７】
６…データ線、１０…ＴＦＴアレイ基板、１１…走査線、２０…対向基板、３０…画素ＴＦＴ、５０…液晶層、６０…画像信号線、７１…サンプリング用ＴＦＴ、７１Ｇ…ゲート電極、７１Ｇｃ…中央部、７１Ｇｅｓ、７１Ｇｅｄ…縁部、７３…ゲート絶縁膜、７４Ｓ…ソース領域、７４Ｄ…ドレイン領域、７４…半導体層。
【図１】
2012150145.tif 000003
【図２】
2012150145.tif 000004
【図３】
2012150145.tif 000005
【図４】
2012150145.tif 000006
【図５】
2012150145.tif 000007
【図６】
2012150145.tif 000008
【図７】
2012150145.tif 000009
【図８】
2012150145.tif 000010
【図９】
2012150145.tif 000011
【図１０】
2012150145.tif 000012
【図１１】
2012150145.tif 000013
【図１２】
2012150145.tif 000014