(57)【要約】【課題】機能素子形成領域との乖離が少ないモニター用マーク形成領域において、配線形状並びに配線層間膜の膜厚・膜質を正確に計測し、かつモニター用マーク形成領域における下層パターンと上層パターンとの重ね合わせずれの正確な測定が可能な半導体装置を提供する。【解決手段】モニター用マーク形成領域の下層配線層Ｍａのパターンは、機能素子形成領域の下層配線層Ｍａのパターンと同じパターン幅およびパターンピッチを有する部分を含む。モニター用マーク形成領域の下層配線層Ｍａのパターンと配線溝ＴＲｂ（または上層配線層Ｍｂ）のパターンとは３μｍ〜１００μｍ□の広さを有する矩形領域Ｒ内において、繰り返しパターンを有しており、かつ互いに同じ方向に平行に延びている。【選択図】図１１
2012256797.tif 000002
【特許請求の範囲】
【請求項１】
機能素子形成領域とモニター用マーク形成領域とを有する半導体装置であって、
前記モニター用マーク形成領域に形成された第１パターンと、
前記モニター用マーク形成領域において前記第１パターンの上層に形成された第２パターンと、
前記機能素子形成領域に形成され、かつ前記第１パターンと同じ層から形成された第３パターンとを備え、
前記第１パターンは、前記第３パターンと同じパターン幅およびパターンピッチを有する部分を含み、かつ前記第１パターンと前記第２パターンとの積層方向から見て３μｍ〜１００μｍ□の広さを有する矩形領域内において所定の方向に延びる複数の第１部分が互いに並走する部分を有しており、
前記第２パターンは、前記矩形領域内において、前記所定の方向と同じ方向に延びる複数の第２部分が互いに並走する部分を有している、半導体装置。
【請求項２】
前記第１パターンは、導電層パターンである、請求項１に記載の半導体装置。
【請求項３】
前記第１パターン上に形成された絶縁膜をさらに備え、
前記第２パターンは、前記絶縁膜に形成された溝パターンである、請求項１または２に記載の半導体装置。
【請求項４】
前記第１パターン上に形成された絶縁膜をさらに備え、
前記第２パターンは、前記絶縁膜に形成された溝パターン内を埋め込む導電層パターンである、請求項１または２に記載の半導体装置。
【請求項５】
前記第１パターンは、前記所定の方向に直線状に延びる前記複数の第１部分により構成されたライン・アンド・スペースのパターンである、請求項１〜４のいずれかに記載の半導体装置。
【請求項６】
前記第２パターンは、前記所定の方向に直線状に延びる前記複数の第２部分により構成されたライン・アンド・スペースのパターンである、請求項１〜５のいずれかに記載の半導体装置。
【請求項７】
前記第２パターンにおける前記複数の第２部分のピッチが前記第１パターンにおける前記複数の第１部分のピッチのｎ倍である、請求項１〜６のいずれかに記載の半導体装置。
【請求項８】
前記第１パターンにおける前記複数の第１部分の各々が、前記第２パターンにおける前記複数の第２部分の各々の間に挟まれる領域の真下部分に位置している、請求項１〜７のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、機能素子形成領域とモニター用マーク形成領域とを有する半導体装置に関するものである。
【背景技術】
【０００２】
半導体装置を構成する絶縁膜の膜厚管理には、一般にエリプソメトリ技術が用いられている。このようなエリプソメトリ技術を用いたモニター法は、たとえば特開２００９−１５２５８１号公報、特開２００３−２２９４１４号公報、特開２００２−９３８７０号公報、特表２００６−５０６８１２号公報などに記載されている。通常、この方法に用いられるモニター用マークは、最低５０μｍ〜１００μｍ□という実際のデバイスには最上層の配線層以外では用いられないような大きな平面形状を有するメタル層もしくはＳｉ（シリコン）層上に形成される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１５２５８１号公報
【特許文献２】特開２００３−２２９４１４号公報
【特許文献３】特開２００２−９３８７０号公報
【特許文献４】特表２００６−５０６８１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
Ｃｕ（銅）ダマシン構造の場合、ＣＭＰ（Chemical  Mechanical  Polish）によるマーク上のＣｕエロージョンが大きく、その上層に形成されるパターンの寸法や形状、絶縁膜厚がデバイス部と乖離しやすい。また、Ａｌ（アルミニウム）配線のような一般的なメタルをドライエッチングによりパターン形成するプロセスにおいても、そのＡｌ配線の上層に複数積層される絶縁膜の最終膜厚および膜厚構成比が、モニター部とデバイス部とでは異なり、製品信頼性保証上において必要な膜厚管理を行うことができない。さらに、Ｃｕダマシン構造の場合は、該当するモニター部にメタル研磨（ＣＭＰ）工程での研磨残が発生しやすいために、余分な過剰研磨が必要となり、プロセスコストの増加およびデバイス性能や信頼性の低下が生じる。
【０００５】
Ｃｕダマシン構造においては、配線溝を形成する際に凹部の深さも管理項目とされる。この凹部の深さの管理においても、先の膜厚測定と同様、５０μｍ〜１００μｍ□の平面形状の開口部が下層のメタル層もしくはＳｉ層のマーク上に形成され、そのエッチング後の残膜とエッチング前の膜厚との差分で凹部の深さが定義される。しかしながら、微細化が進んだ今日、細線パターン部と広い開口部とではエッチングレートが異なることがほとんどであり、実際のデバイス部での配線深さとモニター部で計測・算出された凹部の深さとでは乖離が生じる原因となり、正確な溝深さの管理ができない。
【０００６】
配線深さやダマシンのエッチング後の凹部深さの管理方法として、スキャトロメトリ技術を応用したＯＣＤ（Optical  Critical  Distance）測定技術が導入されつつある。しかしＯＣＤ測定技術においても多層配線構造の場合、下層構造の情報をキャンセルするために全反射層として膜厚測定モニターと同じ５０μｍ〜１００μｍ□程度の平面形状のメタル層を用いることが多い。このためＯＣＤ測定技術も、先の膜厚モニターにおける課題（エロージョン・メタル残・過研磨によるコスト高）と同じ課題を持つ。
【０００７】
本発明は、上記の課題を鑑みてなされたものであり、その目的は、機能素子形成領域との乖離が少ないモニター用マーク形成領域において、配線形状並びに配線層間膜の膜厚・膜質を正確に計測し、かつモニター用マーク形成領域における下層パターンと上層パターンとの重ね合わせずれの正確な測定が可能な半導体装置を提供することである。
【課題を解決するための手段】
【０００８】
本発明の一実施例における半導体装置は、機能素子形成領域とモニター用マーク形成領域とを有する半導体装置であって、第１パターンと、第２パターンと、第３パターンとを備えている。第１パターンは、モニター用マーク形成領域に形成されている。第２パターンは、モニター用マーク形成領域において第１パターンの上層に形成されている。第３パターンは、機能素子形成領域に形成され、かつ第１パターンと同じ層から形成されている。第１パターンは、第３パターンと同じパターン幅およびパターンピッチを有する部分を含み、かつ第１パターンと第２パターンとの積層方向から見て３μｍ〜１００μｍ□の広さを有する矩形領域内において所定の方向に延びる複数の第１部分が互いに並走する部分を有している。第２パターンは、その矩形領域内において、上記の所定の方向と同じ方向に延びる複数の第２部分が互いに並走する部分を有している。
【発明の効果】
【０００９】
この実施例によれば、第１パターンが第３パターンと同じパターン幅およびパターンピッチを有する部分を含んでいるため、モニター用マーク形成領域と機能素子形成領域との乖離が少なくなる。また第２パターンが、第１パターンの第１部分が延びる所定の方向と同じ方向に延びる複数の第２部分が互いに並走する部分を有しているため、下層の第１パターンと上層の第２パターンとの重ね合わせずれを正確に検出することが可能となる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態１における半導体装置の構成を概略的に示す断面図である。
【図２】図１に示すモニター用マーク形成領域の構成を概略的に示す図であって、上層モニター用マークが溝パターンからなる構成を示す断面図である。
【図３】図１に示すモニター用マーク形成領域の構成を概略的に示す図であって、上層モニター用マークが導電層パターン（配線パターン）からなる構成を示す断面図である。
【図４】図１に示すモニター用マーク形成領域においてモニター用マークが形成される平面領域と、その平面領域内の繰り返しの単位セル領域とを概念的に示す平面図である。
【図５】図３のモニター用マークが形成される平面領域内のモニター用マークの平面形状の第１の例を示す平面図である。
【図６】図３のモニター用マークが形成される平面領域内のモニター用マークの平面形状の第２の例を示す平面図である。
【図７】図３のモニター用マークが形成される平面領域内のモニター用マークの平面形状の第３の例を示す平面図である。
【図８】図３のモニター用マークが形成される平面領域内のモニター用マークの平面形状の第４の例を示す平面図である。
【図９】図３のモニター用マークが形成される平面領域内のモニター用マークの平面形状の第５の例を示す平面図である。
【図１０】図９に示すモニター用マークの平面形状を説明するための平面図である。
【図１１】図３のモニター用マークが形成される平面領域を示す平面図（Ａ）と、その平面領域内における単位セル領域の第２パターンの第１の例を示す平面図（Ｂ）と、その平面領域内における単位セル領域の第１パターンの第１の例を示す平面図（Ｃ）である。
【図１２】図１１（Ｂ）および図１１（Ｃ）のＸＩＩ−ＸＩＩ線に沿う概略断面図である。
【図１３】図１１（Ｂ）および図１１（Ｃ）のＸＩＩＩ−ＸＩＩＩ線に沿う概略断面図である。
【図１４】図３のモニター用マークが形成される平面領域を示す平面図（Ａ）と、その平面領域内における単位セル領域の第２パターンの第２の例を示す平面図（Ｂ）と、その平面領域内における単位セル領域の第１パターンの第２の例を示す平面図（Ｃ）である。
【図１５】図１４（Ｂ）および図１４（Ｃ）のＸＶ−ＸＶ線に沿う概略断面図である。
【図１６】図３のモニター用マークが形成される平面領域を示す平面図（Ａ）と、その平面領域内における単位セル領域の第２パターンの第３の例を示す平面図（Ｂ）と、その平面領域内における単位セル領域の第１パターンの第３の例を示す平面図（Ｃ）である。
【図１７】図１６（Ｂ）および図１６（Ｃ）のＸＶＩＩ−ＸＶＩＩ線に沿う概略断面図である。
【図１８】本発明の実施の形態１における半導体装置の製造方法の第１工程を概略的に示す断面図である。
【図１９】本発明の実施の形態１における半導体装置の製造方法の第２工程を概略的に示す断面図である。
【図２０】本発明の実施の形態１における半導体装置の製造方法の第３工程を概略的に示す断面図である。
【図２１】本発明の実施の形態１における半導体装置の製造方法の第４工程を概略的に示す断面図である。
【図２２】本発明の実施の形態１における半導体装置の製造方法の第５工程を概略的に示す断面図である。
【図２３】本発明の実施の形態１における半導体装置の製造方法の第６工程を概略的に示す断面図である。
【図２４】本発明の実施の形態１における半導体装置の製造方法の第７工程を概略的に示す断面図である。
【図２５】比較例における半導体装置の製造方法の第１工程を概略的に示す断面図である。
【図２６】比較例における半導体装置の製造方法の第２工程を概略的に示す断面図である。
【図２７】比較例における半導体装置の製造方法の第３工程を概略的に示す断面図である。
【図２８】比較例における半導体装置の製造方法の第４工程を概略的に示す断面図である。
【図２９】比較例における半導体装置の製造方法の第５工程を概略的に示す断面図である。
【図３０】比較例における半導体装置の製造方法の第６工程を概略的に示す断面図である。
【図３１】第１パターンと第２パターンとがそれらのパターンの積層方向から見て互いに直交する場合の構成を示す平面図である。
【図３２】第１パターンと第２パターンとがそれらのパターンの積層方向から見て互いに平行に延びる場合の構成を示す平面図である。
【図３３】本発明の実施の形態２における半導体装置のモニター用マーク形成領域の構成を概略的に示す図であって、上層モニター用マークが溝パターンからなる構成を示す断面図である。
【図３４】本発明の実施の形態２における半導体装置のモニター用マーク形成領域の構成を概略的に示す図であって、上層モニター用マークが導電層パターン（配線パターン）からなる構成を示す断面図である。
【図３５】図３３、図３４に示す単位セル領域におけるビアホールの設計イメージを示す平面図である。
【図３６】図３３に示す単位セル領域におけるビアホールの構成を示す平面図である。
【図３７】図３４に示す単位セル領域におけるビアホールの構成を示す平面図である。
【図３８】本発明の実施の形態２における半導体装置の製造方法の第１工程を概略的に示す断面図である。
【図３９】本発明の実施の形態２における半導体装置の製造方法の第２工程を概略的に示す断面図である。
【図４０】本発明の実施の形態２における半導体装置の製造方法の第３工程を概略的に示す断面図である。
【図４１】本発明の実施の形態２における半導体装置の製造方法の第４工程を概略的に示す断面図である。
【図４２】本発明の実施の形態２における半導体装置の製造方法の第５工程を概略的に示す断面図である。
【図４３】本発明の実施の形態３における半導体装置のモニター用マーク形成領域の構成を概略的に示す断面図である。
【図４４】本発明の実施の形態３における半導体装置の製造方法の第１工程を概略的に示す断面図である。
【図４５】本発明の実施の形態３における半導体装置の製造方法の第２工程を概略的に示す断面図である。
【図４６】本発明の実施の形態３における半導体装置の製造方法の第３工程を概略的に示す断面図である。
【図４７】本発明の実施の形態３における半導体装置の製造方法の第４工程を概略的に示す断面図である。
【図４８】本発明の実施の形態３における半導体装置の製造方法の第５工程を概略的に示す断面図である。
【図４９】本発明の実施の形態３における半導体装置の製造方法の第６工程を概略的に示す断面図である。
【図５０】本発明の実施の形態３における半導体装置の製造方法の第７工程を概略的に示す断面図である。
【図５１】本発明の実施の形態３における半導体装置の製造方法の第８工程を概略的に示す断面図である。
【図５２】比較例における半導体装置の製造方法の第１工程を概略的に示す断面図である。
【図５３】比較例における半導体装置の製造方法の第２工程を概略的に示す断面図である。
【図５４】比較例における半導体装置の製造方法の第３工程を概略的に示す断面図である。
【図５５】比較例における半導体装置の製造方法の第４工程を概略的に示す断面図である。
【図５６】比較例における半導体装置の製造方法の第５工程を概略的に示す断面図である。
【図５７】比較例における半導体装置の製造方法の第６工程を概略的に示す断面図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態について図に基づいて説明する。
（実施の形態１）
まず本実施の形態の半導体装置の構成について図１〜図１０を用いて説明する。
【００１２】
図１を参照して、本実施の形態の半導体装置は、実際のデバイスが形成される機能素子形成領域と、その実際のデバイスの各部の形状などを把握するためのモニター用マークが形成されたモニター用マーク形成領域とを有している。
【００１３】
機能素子形成領域においては、たとえばＳｉ（シリコン）よりなる半導体基板ＳＵＢの表面は素子分離構造ＳＲにより電気的に分離されている。その電気的に分離された半導体基板ＳＵＢの表面には、たとえば複数のＭＩＳ（Metal  Insulator  Semiconductor）トランジスタＴＲＡが形成されている。このＭＩＳトランジスタＴＲＡは、半導体基板ＳＵＢの表面に形成された１対のソース／ドレイン領域ＳＤと、１対のソース／ドレイン領域ＳＤに挟まれるチャネル形成領域と対向するように半導体基板ＳＵＢの表面上にゲート絶縁膜ＧＩを介在して配置されたゲート電極層ＧＥとを有している。また適宜、半導体基板ＳＵＢの表面には不純物拡散領域ＩＲが形成されている。
【００１４】
このようなＭＩＳトランジスタＴＲＡなどが形成された半導体基板ＳＵＢの表面上を覆うように、機能素子形成領域およびモニター用マーク形成領域の双方において層間絶縁膜ＩＩ１、ライナー絶縁膜ＬＮ１および層間絶縁膜ＩＩ２がこの順で下層から積層されている。層間絶縁膜ＩＩ２およびライナー絶縁膜ＬＮ１には、これらの膜ＩＩ２、ＬＮ１を貫通して層間絶縁膜ＩＩ１に達する配線溝ＴＲ１が、機能素子形成領域およびモニター用マーク形成領域の双方に形成されている。この配線溝ＴＲ１内を埋め込むように、たとえばＣｕ配線よりなる金属配線Ｍ１が形成されている。機能素子形成領域の金属配線Ｍ１は適宜、コンタクトホールを通じて下層のゲート電極層ＧＥ、不純物拡散領域ＩＲなどに電気的に接続されている。
【００１５】
上記の層間絶縁膜ＩＩ２の表面上を覆うように、機能素子形成領域およびモニター用マーク形成領域の双方においてライナー絶縁膜ＬＮ２および層間絶縁膜ＩＩ３がこの順で下層から積層されている。層間絶縁膜ＩＩ３には、配線溝ＴＲ２が、機能素子形成領域およびモニター用マーク形成領域の双方に形成されている。この配線溝ＴＲ２内を埋め込むように、たとえばＣｕ配線よりなる金属配線Ｍ２が形成されている。機能素子形成領域の金属配線Ｍ２は適宜、ビアホールＶＨ２を通じて下層の金属配線Ｍ１に電気的に接続されている。
【００１６】
上記のライナー絶縁膜ＬＮ２、層間絶縁膜ＩＩ３、金属配線Ｍ２と同様の層が上層に繰り返し形成されることにより、ライナー絶縁膜ＬＮ３〜ＬＮ６、層間絶縁膜ＩＩ４〜ＩＩ７、金属配線Ｍ３〜Ｍ６が形成されている。また配線溝ＴＲ２およびビアホールＶＨ２と同様に、配線溝ＴＲ３〜ＴＲ５およびビアホールＶＨ３〜ＶＨ６が形成されている。
【００１７】
なお図１においてはセミグローバル線まで示しているが、セミグローバル線より上層にはグローバル線が形成されており、そのグローバル線より上層には外部との電気的接続のためのパッド電極などが形成されている。また層間絶縁膜ＩＩ１〜ＩＩ７は、たとえばシリコン酸化膜よりなっており、ライナー絶縁膜ＬＮ１〜ＬＮ６はたとえばＳｉＣＯ膜よりなっている。また図示していないが配線溝ＴＲ１〜ＴＲ５の内壁面およびビアホールＶＨ２〜Ｖ６の内壁面に沿ってたとえばＴａ（タンタル）よりなるバリアメタル層が形成されている。
【００１８】
モニター用マーク形成領域における配線溝ＴＲ１〜ＴＲ５、それらの配線溝ＴＲ１〜ＴＲ５の各々の内部を埋め込む金属配線Ｍ１〜Ｍ５などはモニター用マークとして用いられるものである。モニター用マーク形成領域における配線溝ＴＲ１〜ＴＲ５および金属配線Ｍ１〜Ｍ５は、これらの各層と同じ層から分離して形成された機能素子形成領域内における配線溝ＴＲ１〜ＴＲ５および金属配線Ｍ１〜Ｍ５とほぼ同じパターン幅（溝幅、配線幅）およびパターンピッチ（溝ピッチ、配線ピッチ）を有している。
【００１９】
以下、モニター用マーク形成領域に形成されたモニター用マークの構成について説明する。
【００２０】
図２を参照して、モニター用マークは、たとえば下層配線層Ｍａのパターン（第１パターン）上に形成された溝ＴＲｂのパターン（第２パターン）であってもよい。この溝パターンＴＲｂは、下層配線層Ｍａ上に形成された層間絶縁膜ＩＩｂの表面に形成されている。
【００２１】
また図３を参照して、モニター用マークは、たとえば下層配線層Ｍａのパターン（第１パターン）上に形成された溝ＴＲｂのパターン内を埋め込む上層配線層Ｍｂのパターン（第２パターン）であってもよい。
【００２２】
図２における下層配線層Ｍａと図３における下層配線層Ｍａおよび上層配線層Ｍｂとの各々はたとえばダマシン構造のＣｕ配線層である。また図２および図３の下層配線層Ｍａは、上層の溝ＴＲｂのパターンまたは上層配線層Ｍｂのパターンをモニター用マークとして測定する際には反射層として機能する。このモニター用マークの測定により、たとえば下層配線層Ｍａ上の単層もしくは積層の絶縁膜膜厚が測定可能である。
【００２３】
なお図２および図３の構成において、層間絶縁膜ＩＩｂは、たとえばＬｏｗ−ｋ（低誘電率材料）よりなる絶縁膜ＩＩｂ１と、たとえばＳｉＯＣなどのキャップ絶縁膜ＩＩｂ２とが積層された構成を有していてもよい。この場合、溝パターンＴＲｂは、キャップ絶縁膜ＩＩｂ２を貫通して絶縁膜ＩＩｂ１に達していてもよい。
【００２４】
また下層配線層Ｍａは層間絶縁膜ＩＩａの表面に設けられた配線溝ＴＲａ内を埋め込むように形成されている。配線溝ＴＲａと配線層Ｍａとの間にはバリアメタル層ＢＭａが形成されており、配線溝ＴＲｂと配線層Ｍｂとの間にはバリアメタル層ＢＭｂが形成されている。層間絶縁膜ＩＩａと層間絶縁膜ＩＩｂとの間にはライナー絶縁膜ＬＮａが形成されている。
【００２５】
上記の第１パターン（下層配線層Ｍａのパターン）と第２パターン（溝ＴＲｂのパターンまたは上層配線層Ｍｂのパターン）との各々は、図４に示すような１辺が３μｍ以上１００μｍ以下の長さを有する矩形（正方形または長方形）の平面領域Ｒ（矩形領域）内において、特定のパターンを有する単位セル領域ＵＰＲが図中縦横に繰り返された構成を有している。なお、１辺が３μｍ以上１００μｍ以下の長さを有する矩形（正方形または長方形）を、本明細書において「３μｍ〜１００μｍ□」と表記する。
【００２６】
第１パターンと第２パターンとの各々は、所定の方向に延びる複数の部分が互いに並走するように配置されたパターンを有している。第１パターンと第２パターンとの各々の具体的な平面レイアウトパターンは、たとえば図５〜図９に示すようなパターンである。
【００２７】
図５〜図７の平面レイアウトパターンは、ライン・アンド・スペースのパターンである。このライン・アンド・スペースのパターンのように、第１パターンと第２パターンとの各々は、所定の方向（図中縦方向）に延びる複数の直線部分が互いに並走するように配置されたパターンを有している。
【００２８】
図５の平面レイアウトパターンは、ラインをなす配線溝ＴＲ（配線溝ＴＲａ、ＴＲｂ）の溝幅Ｌａ同士が同じ長さで、スペースをなす配線溝ＴＲの間隔Ｓａ同士が同じ長さで、かつ溝幅Ｌａと間隔Ｓａとが同じ長さのパターンである。図６の平面レイアウトパターンでは、短い溝幅Ｌａの配線溝ＴＲと長い溝幅Ｌｂの配線溝ＴＲとが交互に配置されており、スペースをなす配線溝ＴＲの間隔Ｓａ同士が同じ長さとなっている。図７の平面レイアウトパターンは、たとえば３種類の異なる溝幅Ｌａ、Ｌｂ、Ｌｃの配線溝ＴＲと、３種類の異なる間隔Ｓａ、Ｓｂ、Ｓｃとが組み合わされたパターンである。
【００２９】
なお上記配線溝ＴＲ内には導電層（配線層）Ｍが埋め込まれている。また配線溝ＴＲと導電層Ｍとの間にはバリアメタル層があるが、そのバリアメタル層の図示は省略されている。また配線溝ＴＲ同士に挟まれる部分には層間絶縁膜ＩＩが位置している。
【００３０】
また図８の平面レイアウトパターンは、ライン・アンド・スペースのラインを構成する複数の配線溝ＴＲのうち１本おきの配線溝ＴＲが長手方向に途切れたドットパターンとなるパターンである。このパターンにおいても、下層配線層Ｍａのパターンと溝ＴＲｂのパターン（または上層配線層Ｍｂのパターン）との各々は、所定の方向（図中縦方向）に延びる複数の直線部分が互いに並走するように配置されたパターンを有している。
【００３１】
また図９の平面レイアウトパターンは、平面的に見て直線状の配線溝ＴＲとＬ字状の配線溝ＴＲとが組み合わされたパターンである。このパターンにおいても、図１０に示すＬ字状の配線溝ＴＲは互いに直行する部分ＴＲＶとＴＲＬとを有しており、所定の方向（図中縦方向）に延びる複数の直線部分ＴＲＶが互いに並走するように配置されたパターンを有している。
【００３２】
上記のような第１パターン（下層配線層Ｍａのパターン）と第２パターン（配線溝ＴＲｂのパターンまたは上層配線層Ｍｂのパターン）とは、第１パターンと第２パターンとが積層される積層方向（半導体基板ＳＵＢの厚み方向、平面視方向）から見て、第１パターンの所定の方向に延びる部分と第２パターンの所定方向に延びる部分とが互いに同じ方向に平行に延びるように積層されている。つまり、たとえば図１１、図１４および図１６に示すように第１パターン（下層配線層Ｍａのパターン）と第２パターン（配線溝ＴＲｂのパターンまたは上層配線層Ｍｂのパターン）とが互いに図中縦方向に平行に延びるように積層されている。
【００３３】
また図１４に示すように、第２パターンにおける複数の配線溝ＴＲｂのパターン同士のピッチＰ１（または複数の上層配線層Ｍｂのパターン同士のピッチ）が、第１パターンにおける下層配線層Ｍａのパターン同士のピッチＰ２のｎ倍（ｎは自然数、たとえば２倍）であってもよい。これにより、上記のようなセミグローバル線とグローバル線との境目においてもこの構成を適用することができる。
【００３４】
また図１６に示すように、第１パターンにおける下層配線層Ｍａのパターンの各々が、第２パターンにおける複数の配線溝ＴＲｂのパターン同士（または複数の上層配線層Ｍｂのパターン同士）の間に挟まれる領域の真下部分の全体に位置していることが好ましい。
【００３５】
メタルの反射層を従来の大きなベタ膜からライン・アンド・スペースパターンに変更するのは占有率を下げる効果を期待しているが、解析モデルが複雑になるという欠点も存在する。それを回避するために、真上から見た場合に下層のパターンが見えないようなパターンにし、スキャトロメトリ測定技術のプローブである光を垂直入射で用いることが好ましい。第１パターンにおける下層配線層Ｍａのパターンの各々が、第２パターンにおける複数の配線溝ＴＲｂのパターン同士の間の領域の真下部分全体に位置しているため、プローブ光から見た下層配線層は、ベタ膜と同じように見えるはずである。これにより下層配線の情報を、近似的にパターン無し反射層と扱うことができ、プロセス的にはメタル占有率を下げることによって、エロージョンやディッシングを低下させることができる。
【００３６】
なお図１２の断面構成は図１１（Ｂ）、（Ｃ）のＸＩＩ−ＸＩＩ線に沿う断面の構成であり、図１５の断面構成は図１４（Ｂ）、（Ｃ）のＸＶ−ＸＶ線に沿う断面の構成であり、図１７の断面構成は図１６（Ｂ）、（Ｃ）のＸＶＩＩ−ＸＶＩＩ線に沿う断面の構成である。また図１３の断面構成は図１１（Ｂ）、（Ｃ）、図１４（Ｂ）、（Ｃ）および図１６（Ｂ）、（Ｃ）の各々のＸＩＩＩ−ＸＩＩＩ線に沿う断面の構成である。
【００３７】
次に、本実施の形態の半導体装置の製造方法について図１８〜図２４を用いて説明する。
【００３８】
図１８を参照して、たとえばシリコンよりなる半導体基板（図示せず）上に、たとえばシリコン酸化膜よりなる層間絶縁膜ＩＩａが形成される。この層間絶縁膜ＩＩａの表面上に、通常の写真製版技術によりレジストパターンＰＲ１が形成される。このレジストパターンＰＲ１をマスクとして層間絶縁膜ＩＩａにドライエッチングが行なわれる。この後、レジストパターンＰＲ１が、たとえばアッシングなどにより除去される。
【００３９】
図１９を参照して、上記のドライエッチングにより、層間絶縁膜ＩＩａの表面に配線溝ＴＲａが形成される。
【００４０】
図２０を参照して、配線溝ＴＲａの内壁面に沿うように層間絶縁膜ＩＩａ上に、スパッタもしくはＣＶＤ（Chemical  Vapor  Deposition）法によって、たとえばＴａ、Ｔｉ（チタン）、Ｒｕ（ルビジウム）、Ｎｂ（ニオブ）などを含むバリアメタル層ＢＭａが形成される。このバリアメタル層ＢＭａ上に、たとえばスパッタおよびメッキ法を用いてＣｕよりなる導電層Ｍａが配線溝ＴＲａ内を埋め込むように層間絶縁膜ＩＩａ上に形成される。この導電層Ｍａおよびバリアメタル層ＢＭａが、ＣＭＰ法により層間絶縁膜ＩＩａの表面が露出するまで研磨除去される。
【００４１】
図２１を参照して、上記のＣＭＰ法により層間絶縁膜ＩＩａの表面が露出するとともに、導電層Ｍａおよびバリアメタル層ＢＭａが配線溝ＴＲａ内のみに残存される。これにより、配線溝ＴＲａ内を埋め込む下層配線層Ｍａが形成される。
【００４２】
図２２を参照して、層間絶縁膜ＩＩａ上に、たとえばＳｉＣ系の材料よりなるライナー絶縁膜ＬＮａと、たとえばＳｉＯ系のＬｏｗ−ｋ材料よりなる絶縁膜ＩＩｂ１とが形成される。
【００４３】
図２３を参照して、絶縁膜ＩＩｂ１上に、たとえばＳｉＯＣなどのキャップ絶縁膜ＩＩｂ２が形成され、絶縁膜ＩＩｂ１とキャップ絶縁膜ＩＩｂ２とにより層間絶縁膜ＩＩｂが形成される。この層間絶縁膜ＩＩｂ上に、通常の写真製版技術により、レジストパターンＰＲ２が形成される。このレジストパターンＰＲ２をマスクとして層間絶縁膜ＩＩｂにドライエッチングが行なわれる。このドライエッチングにより、層間絶縁膜ＩＩｂの表面に配線溝ＴＲｂが形成される。この後、レジストパターンＰＲ２が、たとえばアッシングなどにより除去される。これにより図２に示す構成が得られる。
【００４４】
そして図２に示す状態で、たとえば層間絶縁膜ＩＩｂの膜厚管理として、下層配線層Ｍａのパターンを反射層として用いて、スキャトロメトリ技術によりライナー絶縁膜ＬＮａおよび層間絶縁膜ＩＩｂの膜厚（絶縁膜ＩＩｂ１とキャップ絶縁膜ＩＩｂ２との各々の膜厚）が測定される。また、この際、配線溝ＴＲｂの幅および深さ、ＣＭＰによって与えられたキャップ絶縁膜ＩＩｂ２のダメージ層の厚み、絶縁膜ＩＩｂ１の表面に与えられたプラズマダメージ層の厚み、配線溝ＴＲｂの側壁面に与えられたダメージ層の厚み、下層配線層Ｍａに対する配線溝ＴＲｂの重ね合わせずれなどを測定することもできる。
【００４５】
図２４を参照して、この後、配線溝ＴＲｂの内壁面に沿うように層間絶縁膜ＩＩｂ上に、スパッタもしくはＣＶＤ法によって、たとえばＴａ、Ｔｉ、Ｒｕ、Ｎｂなどを含むバリアメタル層ＢＭｂが形成される。このバリアメタル層ＢＭｂ上に、たとえばスパッタおよびメッキ法を用いてＣｕよりなる導電層Ｍｂが配線溝ＴＲｂ内を埋め込むように層間絶縁膜ＩＩｂ上に形成される。この導電層Ｍｂおよびバリアメタル層ＢＭｂが、ＣＭＰ法により層間絶縁膜ＩＩｂの表面が露出するまで研磨除去される。これにより図３に示す構成が得られる。
【００４６】
図３を参照して、上記のＣＭＰ法により層間絶縁膜ＩＩｂの表面が露出するとともに、導電層Ｍｂおよびバリアメタル層ＢＭｂが配線溝ＴＲｂ内のみに残存される。これにより、配線溝ＴＲｂ内を埋め込む上層配線層Ｍｂが形成される。
【００４７】
そして図３に示す状態においても、たとえば層間絶縁膜ＩＩｂの膜厚管理として、下層配線層Ｍａのパターンを反射層として用いて、スキャトロメトリ技術によりライナー絶縁膜ＬＮａおよび層間絶縁膜ＩＩｂの膜厚（絶縁膜ＩＩｂ１とキャップ絶縁膜ＩＩｂ２との各々の膜厚）を測定することができる。また、この際、上層配線層Ｍｂの線幅および厚み、ＣＭＰによって与えられたキャップ絶縁膜ＩＩｂ２のダメージ層の厚み、絶縁膜ＩＩｂ１の表面に与えられたプラズマダメージの厚み、配線溝ＴＲｂの側壁面に与えられたダメージの厚み、下層配線層Ｍａに対する上層配線層Ｍｂの重ね合わせずれなどを測定することもできる。
【００４８】
次に、本実施の形態の半導体装置の作用効果について、比較例（図２５〜図３０）と対比して説明する。
【００４９】
図２５を参照して、比較例においては、モニター用マーク形成領域（Mark  area）に、１辺の長さが大凡５０μｍ程度から大きい矩形の平面形状を有するダマシン構造のＣｕ配線層Ｍａがスキャトロメトリ技術による反射層として形成される。また機能素子形成領域（Device  area）に、ライン幅とスペース幅とがともに４５ｎｍのライン・アンド・スペースを構成するダマシン構造のＣｕ配線層Ｍａが形成される。
【００５０】
これらの反射層としてのＣｕ配線層Ｍａとライン・アンド・スペースとしてのＣｕ配線層Ｍａとを同一層で形成した場合、ＣＭＰによるＣｕのエロージョンとディッシングとにより、機能素子形成領域とモニター用マーク形成領域とにおける層間絶縁膜ＩＩａの上面の高さ位置およびＣｕ配線の上面の高さ位置が異なることになる。
【００５１】
図２６を参照して、この高さ位置が異なる状態で、層間絶縁膜ＩＩａ上に、絶縁膜ＩＩｂ１が形成される。この絶縁膜ＩＩｂ１の機能素子形成領域における表面の高さ位置とモニター用マーク形成領域における表面の高さ位置とは、下層の影響で異なっている。この後、絶縁膜ＩＩｂ１の表面が、ＣＭＰによる研磨除去される。
【００５２】
図２７を参照して、上記のＣＭＰにより、絶縁膜ＩＩｂ１の機能素子形成領域における表面の高さ位置とモニター用マーク形成領域における表面の高さ位置とは、ほぼ同じ高さ位置となる。しかしながら、機能素子形成領域における絶縁膜ＩＩｂ１の厚みと、モニター用マーク形成領域における絶縁膜ＩＩｂ１の厚みとが異なることになる。このため、モニター用マーク形成領域のＣｕ配線層Ｍａをスキャトロメトリ技術による反射層として絶縁膜ＩＩｂ１の厚みを測定しても、その厚みは機能素子形成領域における絶縁膜ＩＩｂ１の厚みを正確には反映していない。
【００５３】
また図２６の状態から図２８に示すように、絶縁膜ＩＩｂ１上にキャップ絶縁膜ＩＩｂ２が形成される場合がある。これにより、絶縁膜ＩＩｂ１とキャップ絶縁膜ＩＩｂ２とにより層間絶縁膜ＩＩｂが形成される。
【００５４】
図２９を参照して、この後、通常の写真製版技術およびエッチング技術により、この層間絶縁膜ＩＩｂに配線溝ＴＲｂが形成される。この際、モニター用マーク形成領域には１辺の長さが大凡５０μｍ程度から大きい矩形の平面形状の配線溝ＴＲｂが形成され、機能素子形成領域にはライン幅とスペース幅とがともにたとえば４５ｎｍのライン・アンド・スペースを構成する配線溝ＴＲｂが形成されるとする。
【００５５】
この場合、モニター用マーク形成領域と機能素子形成領域とで配線溝ＴＲｂの幅が大きく異なることになる。このように配線溝ＴＲｂの幅が大きく異なると、両者でのエッチングレートが異なることになる。このため、モニター用マーク形成領域のＣｕ配線層Ｍａをスキャトロメトリ技術による反射層として配線溝ＴＲｂの深さを測定しても、その深さは機能素子形成領域における配線溝ＴＲｂの深さを正確には反映していない。
【００５６】
上記のように比較例の構成では、上層に形成されるパターンの寸法や形状、絶縁膜厚がデバイス部と乖離しやすい。
【００５７】
また図３０に示すように、モニター用マーク形成領域において大きい矩形の平面形状の配線溝ＴＲｂが上下に重ねられ、かつ機能素子形成領域において微細なライン・アンド・スペースを構成する配線溝ＴＲｂが上下に重ねられた場合、モニター用マーク形成領域と機能素子形成領域との高さ位置の違いが累積的に大きくなる。このため、上記の問題がより顕著となる。
【００５８】
これに対して本実施の形態においては、モニター用マーク形成領域における第１パターン（下層配線層Ｍａのパターン）は、この第１パターンと同一の層から形成される機能素子形成領域内のパターンと同じパターン幅（溝幅、配線幅）およびパターンピッチ（溝ピッチ、配線ピッチ）を有している。またモニター用マーク形成領域における第２パターン（配線溝ＴＲｂのパターンまたは上層配線層Ｍｂのパターン）も、この第２パターンと同一の層から形成される機能素子形成領域内のパターンと同じパターン幅（溝幅、配線幅）およびパターンピッチ（溝ピッチ、配線ピッチ）を有している。具体的には、機能素子形成領域においてライン幅とスペース幅とがともに４５ｎｍのライン・アンド・スペースを構成する配線溝ＴＲａ、ＴＲｂが形成される場合には、モニター用マーク形成領域においても４５ｎｍのライン・アンド・スペースを構成する配線溝ＴＲａ、ＴＲｂが形成される。このため、比較例のようにモニター用マーク形成領域と機能素子形成領域とのパターンの寸法が大きく異なることにより絶縁層などの高さ位置や厚みがモニター用マーク形成領域と機能素子形成領域とにおいて異なるという上記問題は本実施の形態においては抑制される。
【００５９】
また本実施の形態では、モニター用マーク形成領域において第１パターンと第２パターンとが、第１パターンと第２パターンとが積層される積層方向から見て、第１パターンの所定の方向に延びる部分と第２パターンの所定方向に延びる部分とが互いに同じ方向に平行に延びるように積層されている。
【００６０】
仮に図３１に示すように第１パターン（下層配線層Ｍａのパターン）と第２パターン（ここでは上層配線層Ｍｂのパターン）とが上記積層方向から見て直交している場合には、構造情報を与えるプローブ光の照射範囲ＰＬのみに注目すると、重ね合わせ精度（ずれ量）に依存せず、全く同じ相対関係となっている。このため、第２パターンが本来あるべき位置（破線で示す位置）からでき上がりの位置（実線で示す位置）がずれた場合に、その重ね合わせによる位置のずれ量を同時に測定することはできない。もっともパターンの端部に注目した場合は、設計理論上の位置関係と照らし合わせて大凡のずれ量を見積もることは可能である。しかし、パターンエッジは不連続な反射光となるためにプロキシメトリでは用いることができない。またライン端はプロセス条件やウエハ毎の状況により形状が変わるために、正確な値を見積もるには適していない。
【００６１】
これに対して本実施の形態では、図３２に示すように第１パターンと第２パターンとが平行に配置されているため、第２パターンが本来あるべき位置（上記積層方向からみて第１パターンと重なる位置）からでき上がりの位置（実線で示す位置）がずれた場合には、各々の線幅から中心座標を求め、それらの差分からずれ量を正確に算出することができる。このように本実施の形態では、第２パターンの重ね合わせのずれを正確に検出することも可能である。
【００６２】
また３μｍ〜１００μｍ□の平面領域Ｒの矩形の１辺が３μｍ未満の場合には、機能素子形成領域のパターン形状によっては、モニター用マーク形成領域に機能素子形成領域のパターン形状と同等のパターンを上記平面領域Ｒ内に繰り返し形成することが難しい場合がある。また３μｍ〜１００μｍ□の平面領域Ｒの矩形の１辺が１００μｍを超える場合には、モニター用マーク形成領域が通常配置されるスクライブライン領域の平面寸法が大きくなり、チップの取れ率が減る。
【００６３】
また図２４の状態からＣＭＰを行なって図３の状態とする際に、層間絶縁層の最上層に高密度シリコン酸化膜がある場合には、そのＣＭＰによって高密度シリコン酸化膜の最表面も研磨除去される。ＯＣＤ測定技術に代表されるスキャトロメトリ技術を用いて、上層配線層Ｍｂの形状（幅・深さ）を測定するとともに、特に高密度シリコン酸化膜を積層している場合には、その高密度シリコン酸化膜の残膜厚を正確に測ることが、製品の信頼性を保証するために必要である。高密度シリコン酸化膜を残さない構造の場合は、表面に露出するＳｉＯ系膜のダメージ層をモニターすることにも下層配線層Ｍａを用いることができる。配線間の絶縁膜に存在する加工中に生じたダメージ層は、電気特性ならびに信頼性を劣化させる原因となるので、ダメージ層の管理も可能となる。
【００６４】
（実施の形態２）
本実施の形態の半導体装置の構成を図３３〜図３７を用いて説明する。
【００６５】
図３３を参照して、本実施の形態の構成は、図２に示す実施の形態１の構成と比較して、モニター用マーク形成領域の配線溝ＴＲｂの下部にビアホールＶＨｂが設けられている点において異なっている。このビアホールＶＨｂは、配線溝ＴＲｂの下端から下層配線層Ｍａに達するように形成されている。
【００６６】
また図３４を参照して、そのビアホールＶＨｂの内壁面はバリアメタル層ＢＭｂが形成されており、ビアホールＶＨｂの内部はたとえば上層配線層Ｍｂと同一材料（たとえばＣｕ）の導電層によって埋め込まれていてもよい。
【００６７】
図３３および図３４におけるビアホールＶＨｂの単位セル領域ＵＰＲの上記積層方向からみて設計イメージでは、図３５に示すように単位セル領域ＵＰＲ内にて複数個のビアホールの設計パターンＶＨｄが、配線層Ｍａの延在する方向（図中縦方向）に沿って配置されている。この図３５に示す設計パターンを用いて形成された図３３および図３４の各々に示すビアホールＶＨｂの上記積層方向から見た様子は図３６および図３７に示すようになる。このようにモニター用マーク形成領域においてビアホールＶＨｂが、図３６、図３７に示すように下層配線層Ｍａの繰り返しパターンに併せて、マーク全体で繰り返しパターンとなっている。
【００６８】
なお上記以外の図３３および図３４に示す本実施の形態の構成は、図２および図３に示す実施の形態１の構成とほぼ同じであるため、同一の要素については同一の符号を付し、その説明を繰り返さない。
【００６９】
次に、本実施の形態の半導体装置の製造方法について図３８〜図４２を用いて説明する。
【００７０】
本実施の形態の製造方法は、まず図１８〜図２２に示す実施の形態１の工程と同様の工程を経る。この後、図３８を参照して、絶縁膜ＩＩｂ１上にキャップ絶縁膜ＩＩｂ２が形成される。ここで線間容量を低減するために、ＨＤＰ−ＣＶＤ法により形成された絶縁膜ＩＩｂ２には誘電率の低いＦ（フッ素）を含む膜を用いることがある。Ｆはシリコン酸化膜中を拡散しやすく、膜界面に偏在しやすい。膜によってはＦは膜同士の密着性を低下させ、デバイスの品質トラブルを招く原因となるので、ＣＭＰで研磨された後に高密度のシリコン酸化膜（キャップ絶縁膜ＩＩｂ２）がプラズマＣＶＤ法でさらに形成される。これにより、絶縁膜ＩＩｂ１とキャップ絶縁膜ＩＩｂ２とから層間絶縁膜ＩＩｂが形成される。この層間絶縁膜ＩＩｂが、通常の写真製版技術及びエッチング技術によりパターニングされて層間絶縁膜ＩＩｂの表面からライナー絶縁膜ＬＮａに達する孔ＶＨｂが形成される。
【００７１】
図３９を参照して、この孔ＶＨｂ内を埋め込むように層間絶縁膜ＩＩｂ上に有機材ＯＢが塗布された後にエッチバックされる。これにより孔ＶＨｂ内に有機材ＯＢが所定高さで残存され、孔ＶＨｂ内が有機材ＯＢで埋め込まれる。
【００７２】
図４０を参照して、通常の写真製版技術により、層間絶縁膜ＩＩｂ上にレジストパターンＰＲ２が形成される。配線溝を形成するために、このレジストパターンＰＲ２をマスクとしてキャップ絶縁膜ＩＩｂ２がドライエッチングされる。有機材ＯＢは、このエッチング時に孔ＶＨｂの形状を保護するためのものである。この後、レジストパターンＰＲ２と有機材ＯＢとが除去される。
【００７３】
図４１を参照して、上記のキャップ絶縁膜ＩＩｂ２のエッチングにより、キャップ絶縁膜ＩＩｂ２の表面に、孔ＶＨｂに通じる配線溝ＴＲｂが形成される。この後、露出したライナー絶縁膜ＬＮａがエッチングにより除去される。これにより図３３に示すように、下層配線層Ｍａの表面が露出するとともに、配線溝ＴＲｂの深さが深くなる。
【００７４】
そして図３３に示す状態で、たとえば層間絶縁膜ＩＩｂの膜厚管理として、下層配線層Ｍａのパターンを反射層として用いて、スキャトロメトリ技術によりライナー絶縁膜ＬＮａおよび層間絶縁膜ＩＩｂの膜厚（絶縁膜ＩＩｂ１とキャップ絶縁膜ＩＩｂ２との各々の膜厚）が測定される。また、この際、配線溝ＴＲｂの幅および深さ、ビアホールＶＨｂの幅および深さ、ＣＭＰによって与えられたキャップ絶縁膜ＩＩｂ２のダメージ層の厚み、絶縁膜ＩＩｂ１の表面に与えられたプラズマダメージの厚み、配線溝ＴＲｂの側壁面に与えられたダメージの厚み、下層配線層Ｍａに対する配線溝ＴＲｂの重ね合わせずれなどを測定することもできる。
【００７５】
図４２を参照して、この後、ビアホールＶＨｂおよび配線溝ＴＲｂの内壁面に沿うように層間絶縁膜ＩＩｂ上にスパッタもしくはＣＶＤ法によって、たとえばＴａ、Ｔｉ、Ｒｕ、Ｎｂなどを含むバリアメタル層ＢＭｂが形成される。このバリアメタル層ＢＭｂ上に、たとえばスパッタおよびメッキ法を用いてＣｕよりなる導電層ＭｂがビアホールＶＨｂおよび配線溝ＴＲｂ内を埋め込むように層間絶縁膜ＩＩｂ上に形成される。この導電層Ｍｂおよびバリアメタル層ＢＭｂが、ＣＭＰ法により層間絶縁膜ＩＩｂの表面が露出するまで研磨除去される。これにより図３４に示す構成が得られる。
【００７６】
図３４を参照して、上記のＣＭＰ法により層間絶縁膜ＩＩｂの表面が露出するとともに、導電層Ｍｂおよびバリアメタル層ＢＭｂがビアホールＶＨｂおよび配線溝ＴＲｂ内のみに残存される。これにより、ビアホールＶＨｂおよび配線溝ＴＲｂ内を埋め込む上層配線層Ｍｂが形成される。
【００７７】
この時、キャップ絶縁膜ＩＩｂ２の最表面はＣＭＰにより若干研磨され、膜厚ロスがある。膜はがれ防止膜として形成された最上層の高密度シリコン酸化膜（キャップ絶縁膜ＩＩｂ２）は、膜厚が薄くなりすぎると十分に機能しなくなるため、導電層Ｍｂおよびバリアメタル層ＢＭｂのＣＭＰ後に最も膜厚ロスの大きなパターン部分で残膜厚を管理する必要がある。
【００７８】
そこで図３４に示す状態においても、たとえば層間絶縁膜ＩＩｂの膜厚管理として、下層配線層Ｍａのパターンを反射層として用いて、スキャトロメトリ技術によりライナー絶縁膜ＬＮａおよび層間絶縁膜ＩＩｂの膜厚（絶縁膜ＩＩｂ１とキャップ絶縁膜ＩＩｂ２との各々の膜厚）が測定される。また、この際、上層配線層Ｍｂの線幅および厚み、ビアホールＶＨｂの幅および深さ、ＣＭＰによって与えられたキャップ絶縁膜ＩＩｂ２のダメージ層の厚み、絶縁膜ＩＩｂ１の表面に与えられたプラズマダメージの厚み、配線溝ＴＲｂの側壁面に与えられたダメージの厚み、下層配線層Ｍａに対する上層配線層Ｍｂの重ね合わせずれなどを測定することもできる。
【００７９】
また本実施の形態においては、図３８に示すようにモニター用マーク形成領域に孔ＶＨｂが形成された状態において、下層配線層Ｍａのパターンを反射層として用いて、スキャトロメトリ技術により孔ＶＨｂの径および側壁の傾きを測定することができる。
【００８０】
本実施の形態においても、実施の形態１と同様の作用効果を得ることができる。
また本実施の形態においては、モニター用マーク形成領域において孔ＶＨｂが、図３６、図３７に示すように下層配線層Ｍａの繰り返しパターンに併せて、マーク全体で繰り返しパターンとなっている。このように下層配線層Ｍａを巨大パターンからデバイスと同等の配線幅・占有率のパターンとすることにより、エロージョンやディッシングがデバイス部分と同等となるため、モニター部での孔ＶＨｂの写真製版特性（リソグラフィー特性）がデバイス部分と同等となる。孔ＶＨｂの形成工程における写真製版特性はフォーカスオフセットによって特に影響を受けやすく、エッチング後の形状も変わってくることから、デバイス部分と同じ段差環境でリソグラフィーを実施することが重要である。また微細化が進み、ＳＥＭ（Scanning  Electron  Microscope）では孔ＶＨｂの底を感度良く測長することが困難になっていきている。また孔ＶＨｂの側壁形状（ボーイングなど）が後の上層配線層Ｍｂの埋め込みにも影響することから、孔ＶＨｂの径に加えて側壁の傾きも併せて、スキャトロメトリ技術で測定することにより高品質なモニターを実施することができる。
【００８１】
またデュアルダマシン構造において、配線溝ＴＲｂよりもビアホールＶＨｂを先に形成するプロセスでのビアホールＶＨｂの開口は、下層配線層Ｍａ直上のライナー絶縁膜ＬＮａ上でエッチングを止め（図３８）、配線溝ＴＲｂを形成した後に（図４１）、改めてライナー絶縁膜ＬＮａをエッチングする（図３３）ことにより行なわれる。これはビアホールＶＨｂの底に露出した下層配線層Ｍａに含まれるＣｕの変質や、それによる歩留まりや、特性の劣化を防ぐためのものである。この場合、配線溝ＴＲｂを形成する際にビアホールＶＨｂの形状が変化するおそれがある。そこで、配線溝ＴＲｂの形成前にビアホールＶＨｂの形状の保護のためにビアホールＶＨｂ内に有機材ＯＢが埋め込まれる。ビアホールＶＨｂの平面占有率によって有機材ＯＢの埋まる高さが異なる。その結果、上層配線層Ｍｂがモニター用マーク形成領域と機能素子形成領域とで同じ配線幅およびピッチであっても、その下に配置されたビアホールＶＨｂの密度によって配線溝ＴＲｂの深さがモニター用マーク形成領域と機能素子形成領域とで異なることがある。このようなパターン間の差を把握するために、プロセス途中においてスキャトロメトリ技術を用いて被破壊・非接触で各部の寸法が測長される。
【００８２】
（実施の形態３）
本実施の形態の半導体装置の構成を図４３を用いて説明する。
【００８３】
図４３を参照して、本実施の形態の構成は、Ａｌ配線を反射層として用いてＡｌ配線上の単層もしくは積層の絶縁膜の厚みを測定するためのマークに関するものである。モニター用マーク形成領域の層間絶縁膜ＩＩａ上に、反射層としての下層配線層Ｍａが形成されている。この下層配線層Ｍａは、たとえばバリアメタル層ＢＭａ１と、ＡｌＣｕ層ＣＬａと、バリアメタル層ＢＭａ２との積層構造を有している。
【００８４】
このように下層配線層ＭａはＡｌＣｕ層ＣＬａを有するＡｌ配線であり、モニター用マークの測定時に反射層として機能するものである。この下層配線層Ｍａは、上記の実施の形態１と同様、機能素子形成領域において同一の層に形成された配線層とほぼ同じ溝幅、溝ピッチ、配線幅および配線ピッチを有している。
【００８５】
バリアメタル層ＢＭａ１、ＢＭａ２は、たとえばＴｉＮ層よりなっている。下層配線層Ｍａ上には、たとえばＳｉＯＮよりなる反射防止膜ＮＲが形成されている。
【００８６】
この下層配線層Ｍａを覆うように層間絶縁膜ＩＩａ上に、たとえばシリコン酸化膜よりなる絶縁膜ＩＩｂ１がＨＤＰ（High  Density  Plasma）−ＣＶＤ法により形成されている。この絶縁膜ＩＩｂ１上に、たとえばシリコン酸化膜よりなる絶縁膜ＩＩｂ２がプラズマＣＶＤ法により形成されている。この絶縁膜ＩＩｂ２上に、たとえばＴＥＯＳ（Tetra  Ethyl  Ortho  Silicate）よりなるキャップ絶縁膜ＩＩｂ３が形成されている。これらの絶縁膜ＩＩｂ１、ＩＩｂ２およびキャップ絶縁膜ＩＩｂ３により層間絶縁膜ＩＩｂが形成されている。
【００８７】
この層間絶縁膜ＩＩｂの表面から下層配線層Ｍａに達するようにビアホールＶＨが形成されている。このビアホールＶＨの内壁面に沿ってバリアメタル層ＢＭｃが形成されており、たとえばＷ（タングステン）よりなる導電層ＣＭがビアホールＶＨ内に埋め込まれている。
【００８８】
層間絶縁膜ＩＩｂ上には、上層配線層Ｍｂが形成されている。この上層配線層Ｍｂは、下層配線層Ｍａと同様、たとえばバリアメタル層ＢＭａ１と、ＡｌＣｕ層ＣＬａと、バリアメタル層ＢＭａ２とが順に積層された構成を有している。バリアメタル層ＢＭａ１、ＢＭａ２は、たとえばＴｉＮ層よりなっている。この上層配線層Ｍｂは、上記の実施の形態１と同様、機能素子形成領域において同一の層に形成された配線層とほぼ同じ溝幅、溝ピッチ、配線幅および配線ピッチを有している。
【００８９】
下層配線層Ｍａ上には、たとえばＳｉＯＮよりなる反射防止膜ＮＲが形成されている。この上層配線層Ｍｂは、ビアホールＶＨ内の導電層ＣＭを通じて下層配線層Ｍａに電気的に接続されている。
【００９０】
上記の下層配線層Ｍａのパターンよりなる第１パターンと上層配線層Ｍｂのパターンよりなる第２パターンとの各々は、図４に示すような３μｍ〜１００μｍ□の平面領域Ｒ内において、特定のパターンを有する単位セル領域ＵＰＲが上下に繰り返された構成を有している。具体的には、実施の形態１と同様、第１パターンと第２パターンとの各々は、たとえば図５〜図９に示すような平面レイアウトパターンを有している。
【００９１】
上記のような第１パターン（下層配線層Ｍａのパターン）と第２パターン（上層配線層Ｍｂのパターン）とは、第１パターンと第２パターンとが積層される積層方向（半導体基板ＳＵＢの厚み方向、平面視方向）から見て、第１パターンの所定の方向に延びる部分と第２パターンの所定方向に延びる部分とが互いに同じ方向に平行に延びるように積層されている。つまり、たとえば図１１、図１４および図１６に示すように第１パターン（下層配線層Ｍａのパターン）と第２パターン（配線溝ＴＲｂのパターンまたは上層配線層Ｍｂのパターン）とが互いに図中縦方向に平行に延びるように積層されている。
【００９２】
また本実施の形態においても、図１４に示すように、第２パターンにおける上層配線層Ｍｂのパターン同士のピッチが、第１パターンにおける下層配線層Ｍａのパターン同士のピッチのｎ倍（ｎは自然数、たとえば２倍）であってもよい。また図１６に示すように、第１パターンにおける下層配線層Ｍａのパターンの各々が、第２パターンにおける複数の上層配線層Ｍｂのパターン同士の間に挟まれる領域の真下部分の全体に位置していることが好ましい。
【００９３】
次に、本実施の形態の半導体装置の製造方法について図４４〜図５１を用いて説明する。
【００９４】
図４４を参照して、たとえばシリコンよりなる半導体基板上に、層間絶縁膜ＩＩａが形成される。この層間絶縁膜ＩＩａ上に、たとえばＴｉＮを含むバリアメタル層ＢＭａ１がスパッタもしくはＣＶＤ法により成膜され、その上にたとえばＣｕを含むＡｌ膜（ＡｌＣｕ層）ＣＬａがスパッタで形成され、さらにその上にたとえばＴｉＮを含むバリアメタル層ＢＭａ２がスパッタにより形成される。このバリアメタル層ＢＭａ２は反射防止膜としても機能する。このバリアメタル層ＢＭａ２の反射率が高く写真製版が困難な場合は、その上にさらにたとえばＳｉＯＮ膜よりなる反射防止膜ＮＲがＣＶＤ法により成膜される。
【００９５】
図４５を参照して、反射防止膜ＮＲ上に、通常の写真製版技術によりレジストパターンＰＲ４が形成される。このレジストパターンＰＲ４をマスクとして、反射防止膜ＮＲ、バリアメタル層ＢＭａ２、ＡｌＣｕ層ＣＬａおよびバリアメタル層ＢＭａ１がドライエッチングされてパターニングされる。この後、レジストパターンＰＲ４が、たとえばアッシングなどにより除去される。
【００９６】
図４６を参照して、上記のエッチングにより、反射防止膜ＮＲ、バリアメタル層ＢＭａ２、ＡｌＣｕ層ＣＬａおよびバリアメタル層ＢＭａ１がパターニングされて、バリアメタル層ＢＭａ１、ＡｌＣｕ層ＣＬａおよびバリアメタル層ＢＭａ２よりなる下層配線層Ｍａが形成される。この下層配線層Ｍａは、機能素子形成領域において下層配線層Ｍａと同一層に形成される。
【００９７】
図４７を参照して、下層配線層Ｍａを覆うように層間絶縁膜ＩＩａ上に、たとえばシリコン酸化膜よりなる絶縁膜ＩＩｂ１がＨＤＰ−ＣＶＤ法により形成される。この段階では、ＨＤＰ−ＣＶＤ法の特徴である下層配線層Ｍａの線幅に基づく凹凸が絶縁膜ＩＩｂ１の表面にある。このため、この絶縁膜ＩＩｂ１上に、たとえばシリコン酸化膜よりなる絶縁膜ＩＩｂ２がプラズマＣＶＤ法により形成された後、ＣＭＰにより絶縁膜ＩＩｂ２の表面が平坦化される。
【００９８】
図４８を参照して、上記のＣＭＰにより絶縁膜ＩＩｂ２の表面が平坦化された後、絶縁膜ＩＩｂ２上に、たとえばＴＥＯＳよりなるキャップ絶縁膜ＩＩｂ３が形成される。これらの絶縁膜ＩＩｂ１、ＩＩｂ２およびキャップ絶縁膜ＩＩｂ３により層間絶縁膜ＩＩｂが形成される。
【００９９】
図４９を参照して、通常の写真製版技術およびエッチング技術により、層間絶縁膜ＩＩｂの表面から下層配線層Ｍａに達するビアホールＶＨが層間絶縁膜ＩＩｂに形成される。
【０１００】
図５０を参照して、このビアホールＶＨの内壁面に沿ってバリアメタル層ＢＭｃが形成された後、たとえばＷよりなる導電層ＣＭがビアホールＶＨ内に埋め込むように層間絶縁膜ＩＩｂ上に形成される。層間絶縁膜ＩＩｂの表面が露出するまで、導電層ＣＭおよびバリアメタル層ＢＭにＣＭＰが行なわれる。
【０１０１】
図５１を参照して、上記のＣＭＰによりビアホールＶＨ内に導電層ＣＭおよびバリアメタル層ＢＭが残存される。
【０１０２】
図４３を参照して、この後、層間絶縁膜ＩＩｂ上に、下層配線層Ｍａと同様にして、たとえばＴｉＮを含むバリアメタル層ＢＭｂ１と、たとえばＣｕを含むＡｌ膜（ＡｌＣｕ層）ＣＬｂと、たとえばＴｉＮを含むバリアメタル層ＢＭｂ２とを有する上層配線層Ｍｂが形成される。このバリアメタル層ＢＭｂ２の反射率が高く写真製版が困難な場合は、その上にさらにたとえばＳｉＯＮ膜よりなる反射防止膜ＮＲがＣＶＤ法により成膜される。これらの各層ＢＭｂ１、ＣＬｂ、ＢＭｂ２、ＮＲが、通常の写真製版技術およびエッチング技術によりパターニングされて上層配線層Ｍｂが形成される。
【０１０３】
上記の製造方法においては、たとえば図４８に示すように絶縁膜ＩＩｂ２がＣＭＰにより平坦化された後に、モニター用マーク形成領域のＡｌ配線層Ｍａをスキャトロメトリ技術による反射層として用いて絶縁膜ＩＩｂ１、ＩＩｂ２の厚みが測定される。また、たとえば図５１に示すようにビアホールＶＨ内に導電層ＣＭが埋め込まれた後に、モニター用マーク形成領域のＡｌ配線層Ｍａをスキャトロメトリ技術による反射層として用いてキャップ絶縁膜ＩＩｂ３（または層間絶縁膜ＩＩｂ）の膜厚が測定される。
【０１０４】
次に、本実施の形態の半導体装置の作用効果について、比較例（図５２〜図５７）と対比して説明する。
【０１０５】
図５２を参照して、比較例においては、モニター用マーク形成領域（Mark  area）に、１辺の長さが大凡５０μｍ程度から大きい矩形の平面形状を有するＡｌ配線層Ｍａがスキャトロメトリ技術による反射層として形成される。また機能素子形成領域（Device  area）に、ライン幅とスペース幅とがともに２００ｎｍのライン・アンド・スペースを構成するＡｌ配線層Ｍａが形成される。
【０１０６】
モニター用マーク形成領域と機能素子形成領域との双方のＡｌ配線層Ｍａは、たとえばＴｉＮを含むバリアメタル層ＢＭｂ１と、たとえばＡｌＣｕ層ＣＬｂと、たとえばＴｉＮを含むバリアメタル層ＢＭｂ２とが積層された構成を有している。
【０１０７】
図５３を参照して、下層配線層Ｍａを覆うように層間絶縁膜ＩＩａ上に、たとえばシリコン酸化膜よりなる絶縁膜ＩＩｂ１がＨＤＰ−ＣＶＤ法により形成される。このＨＤＰ−ＣＶＤ法によれば、広いメタル層上に厚く絶縁膜ＩＩｂ１が形成される。このため、機能素子形成領域のＡｌ配線層Ｍａ上よりも、モニター用マーク形成領域のＡｌ配線層Ｍａ上に厚く絶縁膜ＩＩｂ１が形成される。
【０１０８】
図５４を参照して、この状態で絶縁膜ＩＩｂ１上に絶縁膜ＩＩｂ２がプラズマＣＶＤ法により形成されると、機能素子形成領域の絶縁膜ＩＩｂ２の表面の凹凸は小さいが、モニター用マーク形成領域の絶縁膜ＩＩｂ２の表面の凹凸は大きくなる。この後、絶縁膜ＩＩｂ２の表面にＣＭＰが行なわれて平坦化が行なわれる。
【０１０９】
図５５を参照して、上記のＣＭＰによる平坦化を行なった場合、機能素子形成領域のＡｌ配線層Ｍａ上に主に残る膜はプラズマＣＶＤ法により形成された絶縁膜ＩＩｂ２となるが、モニター用マーク形成領域のＡｌ配線層Ｍａ上に主に残る膜はＨＤＰ−ＣＶＤ法により形成された絶縁膜ＩＩｂ１となる。
【０１１０】
このように機能素子形成領域とモニター用マーク形成領域とでＡｌ配線層Ｍａ上に主に残る絶縁膜は膜種が異なるため、図５４〜図５５のプロセスでのＣＭＰでの双方の研磨特性が相違する可能性がある。この場合、機能素子形成領域とモニター用マーク形成領域とでＡｌ配線層Ｍａ上の絶縁膜の厚みが異なる可能性がある。
【０１１１】
このため、モニター用マーク形成領域のＡｌ配線層Ｍａをスキャトロメトリ技術による反射層として絶縁膜ＩＩｂ１、ＩＩｂ２の厚みを測定しても、その厚みは機能素子形成領域における絶縁膜ＩＩｂ１、ＩＩｂ２の厚みを正確には反映していない。
【０１１２】
図５６を参照して、さらにこの後、絶縁膜ＩＩｂ１、ＩＩｂ２上に、たとえばＴＥＯＳよりなるキャップ絶縁膜ＩＩｂ３が形成される。これらの絶縁膜ＩＩｂ１、ＩＩｂ２およびキャップ絶縁膜ＩＩｂ３により層間絶縁膜ＩＩｂが形成される。
【０１１３】
図５７を参照して、通常の写真製版技術およびエッチング技術により、層間絶縁膜ＩＩｂの表面から下層配線層Ｍａに達するビアホールＶＨが層間絶縁膜ＩＩｂに形成される。このビアホールＶＨの内壁面に沿ってバリアメタル層ＢＭｃが形成された後、たとえばＷよりなる導電層ＣＭがビアホールＶＨ内に埋め込むように層間絶縁膜ＩＩｂ上に形成される。層間絶縁膜ＩＩｂの表面が露出するまで、導電層ＣＭおよびバリアメタル層ＢＭにＣＭＰが行なわれる。
【０１１４】
このＣＭＰのスラリーの中の研磨を促進する物質は、Ｗのある付近で反応を起こしてキャップ絶縁膜ＩＩｂ３を除去してしまう。このため、Ｗよりなる導電層ＣＭが埋め込まれたビアホールＶＨのある機能素子形成領域のキャップ絶縁膜ＩＩｂ３の膜厚は、ビアホールＶＨのないモニター用マーク形成領域のキャップ絶縁膜ＩＩｂ３の膜厚よりも薄くなる。
【０１１５】
このため、モニター用マーク形成領域のＡｌ配線層Ｍａをスキャトロメトリ技術による反射層としてキャップ絶縁膜ＩＩｂ３の厚みを測定しても、その厚みは機能素子形成領域におけるキャップ絶縁膜ＩＩｂ３の厚みを正確には反映していない。
【０１１６】
これに対して本実施の形態においては、モニター用マーク形成領域における第１パターン（下層配線層Ｍａのパターン）と第２パターン（溝ＴＲｂのパターンまたは上層配線層Ｍｂのパターン）との各々が、図４に示すような３μｍ〜１００μｍ□の平面領域Ｒ内において、特定のパターンを有する単位セル領域ＵＰＲが上下に繰り返された構成を有している。つまり、モニター用マーク形成領域において上記第１パターンと第２パターンとの各々は、機能素子形成領域における微細な配線層Ｍａ、Ｍｂと同様のパターン（配線の幅、ピッチなどが同様のパターン）を有している。具体的には、機能素子形成領域においてライン幅とスペース幅とがともに２００ｎｍのライン・アンド・スペースを構成する配線層Ｍａ、Ｍｂが形成される場合には、それと同一層においてモニター用マーク形成領域においても２００ｎｍのライン・アンド・スペースを構成する配線層Ｍａ、Ｍｂが形成される。このため、モニター用マーク形成領域と機能素子形成領域とのパターン寸法が大きく異なることで、絶縁層の膜厚がモニター用マーク形成領域と機能素子形成領域とにおいて異なるという比較例のごとき上記問題は抑制される。
【０１１７】
また本実施の形態では、モニター用マーク形成領域において第１パターンと第２パターンとが、第１パターンと第２パターンとが積層される積層方向から見て、第１パターンの所定の方向に延びる部分と第２パターンの所定方向に延びる部分とが互いに同じ方向に平行に延びるように積層されている。このため、実施の形態１と同様、第１パターンに対する第２パターンの重ね合わせのずれを検出することも可能である。
【０１１８】
なお図５〜図７に示すように配線層Ｍの繰り返しパターンが、機能素子形成領域におけるデバイス部分とほぼ同等の線幅で、単純な直線状の配線からなるモニターマークである場合、モニター用マーク形成領域における配線層Ｍの平面占有率が２０〜７０%になるように配線層Ｍの幅と絶縁膜ＩＩの幅とが決められていることが好ましい。デバイス部分のプロセス特性をマーク部分で再現するために、マーク部の配線層Ｍの線幅ならびに占有率が代表値とされる。ＯＣＤのモデルはパラメータが少ないほど容易になるために、最も単純化された直線状の配線の繰り返しパターンが有効である。
【０１１９】
上記の実施の形態１〜３におけるモニター用マーク形成領域はスクライブライン領域に形成されてもよいが、スクライブライン領域により分離された半導体チップ領域内に配置されることが好ましい。つまり実デバイスに隣接する部分にモニターパターンを配置し、周辺レイアウト環境も同じレベルで膜厚ならびに形状についてデバイスモニターを実施することが好ましい。
【０１２０】
５０μｍ〜１００μｍ□という大きなサイズのモニター用マークを利用する場合にはエロージョンなどの周辺に与える影響が大きいことから、モニター用マークはスクライブラインに配置する必要がある。しかし、上記の実施の形態１〜３においてはモニター用マークがデバイス部のパターンと同様の微細なパターン幅およびパターンピッチで形成されるため、エロージョンなどの周囲に与える影響も小さい。このため、モニター用マークをよりデバイスに近い場所に配置することが可能となり、それにより正確なモニターを実施することが可能となる。上記の実施の形態１〜３におけるモニター用マークをできるだけ小さなマークとして、デバイスレイアウトへの悪影響を避けつつ、配線幅の太い周辺回路近傍よりも、メモリなどの細い配線幅のレイアウトを用いるデバイス近傍に配置することが好ましい。
【０１２１】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【０１２２】
本発明は、機能素子形成領域とモニター用マーク形成領域とを有する半導体装置に有利に適用され得る。
【符号の説明】
【０１２３】
ＢＭ，ＢＭａ，ＢＭａ１，ＢＭａ２，ＢＭｂ，ＢＭｂ１，ＢＭｂ２，ＢＭｃ  バリアメタル層、ＣＬａ，ＣＬｂ  ＡｌＣｕ層、ＣＭ  導電層、ＧＥ  ゲート電極層、ＧＩ  ゲート絶縁膜、ＩＩ，ＩＩ１，ＩＩ２，ＩＩ３，ＩＩ４，ＩＩａ，ＩＩｂ，ＩＩｂ１，ＩＩｂ２，ＩＩｂ３  絶縁膜、ＩＲ  不純物拡散領域、ＬＮ１，ＬＮ２，ＬＮ３，ＬＮａ  ライナー絶縁膜、Ｍ  導電層（配線層）、Ｍ１，Ｍ２，Ｍ３  金属配線、Ｍａ  下層配線層、Ｍｂ  上層配線層、ＮＲ  反射防止膜、ＯＢ  有機材、ＰＲ１，ＰＲ２，ＰＲ４  レジストパターン、Ｒ  平面領域、ＳＤ  ソース／ドレイン領域、ＳＲ  素子分離構造、ＳＵＢ  半導体基板、ＴＲ，ＴＲ１，ＴＲ２，ＴＲ３，ＴＲａ，ＴＲｂ  配線溝、ＴＲＡ  トランジスタ、ＵＰＲ  単位セル領域、ＶＨ，ＶＨ２，ＶＨ３，ＶＨｂ  ビアホール。
【図１】
2012256797.tif 000003
【図２】
2012256797.tif 000004
【図３】
2012256797.tif 000005
【図４】
2012256797.tif 000006
【図５】
2012256797.tif 000007
【図６】
2012256797.tif 000008
【図７】
2012256797.tif 000009
【図８】
2012256797.tif 000010
【図９】
2012256797.tif 000011
【図１０】
2012256797.tif 000012
【図１１】
2012256797.tif 000013
【図１２】
2012256797.tif 000014
【図１３】
2012256797.tif 000015
【図１４】
2012256797.tif 000016
【図１５】
2012256797.tif 000017
【図１６】
2012256797.tif 000018
【図１７】
2012256797.tif 000019
【図１８】
2012256797.tif 000020
【図１９】
2012256797.tif 000021
【図２０】
2012256797.tif 000022
【図２１】
2012256797.tif 000023
【図２２】
2012256797.tif 000024
【図２３】
2012256797.tif 000025
【図２４】
2012256797.tif 000026
【図２５】
2012256797.tif 000027
【図２６】
2012256797.tif 000028
【図２７】
2012256797.tif 000029
【図２８】
2012256797.tif 000030
【図２９】
2012256797.tif 000031
【図３０】
2012256797.tif 000032
【図３１】
2012256797.tif 000033
【図３２】
2012256797.tif 000034
【図３３】
2012256797.tif 000035
【図３４】
2012256797.tif 000036
【図３５】
2012256797.tif 000037
【図３６】
2012256797.tif 000038
【図３７】
2012256797.tif 000039
【図３８】
2012256797.tif 000040
【図３９】
2012256797.tif 000041
【図４０】
2012256797.tif 000042
【図４１】
2012256797.tif 000043
【図４２】
2012256797.tif 000044
【図４３】
2012256797.tif 000045
【図４４】
2012256797.tif 000046
【図４５】
2012256797.tif 000047
【図４６】
2012256797.tif 000048
【図４７】
2012256797.tif 000049
【図４８】
2012256797.tif 000050
【図４９】
2012256797.tif 000051
【図５０】
2012256797.tif 000052
【図５１】
2012256797.tif 000053
【図５２】
2012256797.tif 000054
【図５３】
2012256797.tif 000055
【図５４】
2012256797.tif 000056
【図５５】
2012256797.tif 000057
【図５６】
2012256797.tif 000058
【図５７】
2012256797.tif 000059