(57)【要約】【課題】半導体集積回路のレイアウト検証であって、検証済のレイアウトパタンデータへ部分的に変更を加えた後で行うＤＲＣ検証において、検証の対象とならない箇所に対するＤＲＣ検証の時間を省略し、アンテナ比のようなＤＲＣ検証の時間を短縮する。【解決手段】検証済のレイアウトパタンデータへ部分的に変更を加えた後で行うＤＲＣ検証において、変更箇所から等電位追跡を用いてＤＲＣ検証の検証対象箇所を特定する。具体的には、変更前後のレイアウトパタンデータの差分図形を抽出して該差分図形から変更ノードを抽出する。また、変更後のレイアウトパタンデータに対して等電位番号を付与して該等電位番号を参照して該変更ノードと同じ等電位番号を持つ検証対象箇所を抽出する。更に、前抽出された記検証対象箇所に対して、アンテナ比のＤＲＣ検証を実行する。【選択図】図８
2012238144.tif 000002
【特許請求の範囲】
【請求項１】
プログラムを格納したプログラムメモリと、
前記プログラムに従い、ＤＲＣ検証を実行するＤＲＣ実行制御部と
を具備し、
前記ＤＲＣ実行制御部は、部分的に変更が加えられた検証済のレイアウトパタンデータの変更箇所から等電位追跡を用いてＤＲＣ検証の検証対象箇所を特定し、前記検証対象箇所に対してＤＲＣ検証を行う
レイアウト検証装置。
【請求項２】
請求項１に記載のレイアウト検証装置であって、
前記ＤＲＣ実行制御部は、
変更前後のレイアウトパタンデータの差分図形を抽出する差分図形抽出部と、
前記差分図形から変更ノードを抽出する変更ノード抽出部と、
変更後のレイアウトパタンデータに対して等電位番号を付与する等電位番号付与部と、
前記等電位番号を参照して前記変更ノードと同じ等電位番号を持つ検証対象ゲートを抽出する検証対象抽出部と、
前記抽出された検証対象ゲートに対して、アンテナ比のＤＲＣ検証を実行するＤＲＣ実行部と
を具備する
レイアウト検証装置。
【請求項３】
請求項２に記載のレイアウト検証装置であって、
前記変更ノード抽出部は、
前記差分図形がアンテナ比のＤＲＣ検証の対象マスク層の図形であるかを判定する手段と、
前記差分図形が対象マスク層の図形である場合に、前記対象マスク層が、変更前のレイアウトパタンデータに追加されたマスク層であるか、変更前のレイアウトパタンデータから削除されたマスク層であるかを判定する手段と、
前記対象マスク層が追加されたマスク層である場合に、前記対象マスク層を変更ノードとする手段と、
前記対象マスク層が削除されたマスク層である場合に、前記削除されたマスク層の種類を判定する手段と、
前記削除されたマスク層が配線層である場合に、前記対象マスク層に接するマスク層を変更ノードとする手段と、
前記削除されたマスク層がビアコンタクト層である場合に、前記対象マスク層の下層のマスク層を変更ノードとする手段と
を具備する
レイアウト検証装置。
【請求項４】
計算機により実施される半導体集積回路のレイアウト検証方法であって、
部分的に変更が加えられた検証済のレイアウトパタンデータの変更箇所から等電位追跡を用いてＤＲＣ検証の検証対象箇所を特定することと、
前記検証対象箇所に対してＤＲＣ検証を行うことと
を含む
レイアウト検証方法。
【請求項５】
請求項４に記載のレイアウト検証方法であって、
変更前後のレイアウトパタンデータの差分図形を抽出することと、
前記差分図形から変更ノードを抽出することと、
変更後のレイアウトパタンデータに対して等電位番号を付与することと、
前記等電位番号を参照して前記変更ノードと同じ等電位番号を持つ検証対象ゲートを抽出することと、
前記抽出された検証対象ゲートに対して、アンテナ比のＤＲＣ検証を実行することと
を更に含む
レイアウト検証方法。
【請求項６】
請求項５に記載のレイアウト検証方法であって、
前記差分図形がアンテナ比のＤＲＣ検証の対象マスク層の図形であるかを判定することと、
前記差分図形が対象マスク層の図形である場合に、前記対象マスク層が、変更前のレイアウトパタンデータに追加されたマスク層であるか、変更前のレイアウトパタンデータから削除されたマスク層であるかを判定することと、
前記対象マスク層が追加されたマスク層である場合に、前記対象マスク層を変更ノードとすることと、
前記対象マスク層が削除されたマスク層である場合に、前記削除されたマスク層の種類を判定することと、
前記削除されたマスク層が配線層である場合に、前記対象マスク層に接するマスク層を変更ノードとすることと、
前記削除されたマスク層がビアコンタクト層である場合に、前記対象マスク層の下層のマスク層を変更ノードとすることと
を更に含む
レイアウト検証方法。
【請求項７】
部分的に変更が加えられた検証済のレイアウトパタンデータの変更箇所から等電位追跡を用いてＤＲＣ検証の検証対象箇所を特定するステップと、
前記検証対象箇所に対してＤＲＣ検証を行うステップと
を計算機に実行させるための
プログラム。
【請求項８】
請求項７に記載のプログラムであって、
変更前後のレイアウトパタンデータの差分図形を抽出するステップと、
前記差分図形から変更ノードを抽出するステップと、
変更後のレイアウトパタンデータに対して等電位番号を付与するステップと、
前記等電位番号を参照して前記変更ノードと同じ等電位番号を持つ検証対象ゲートを抽出するステップと、
前記抽出された検証対象ゲートに対して、アンテナ比のＤＲＣ検証を実行するステップと
を更に計算機に実行させるための
プログラム。
【請求項９】
請求項８に記載のプログラムであって、
前記差分図形がアンテナ比のＤＲＣ検証の対象マスク層の図形であるかを判定するステップと、
前記差分図形が対象マスク層の図形である場合に、前記対象マスク層が、変更前のレイアウトパタンデータに追加されたマスク層であるか、変更前のレイアウトパタンデータから削除されたマスク層であるかを判定するステップと、
前記対象マスク層が追加されたマスク層である場合に、前記対象マスク層を変更ノードとするステップと、
前記対象マスク層が削除されたマスク層である場合に、前記削除されたマスク層の種類を判定するステップと、
前記削除されたマスク層が配線層である場合に、前記対象マスク層に接するマスク層を変更ノードとするステップと、
前記削除されたマスク層がビアコンタクト層である場合に、前記対象マスク層の下層のマスク層を変更ノードとするステップと
を更に計算機に実行させるための
プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路のレイアウト検証に関し、特に部分的にレイアウト変更を行った際の検証に関する。
【背景技術】
【０００２】
近年、半導体集積回路（ＬＳＩ：Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）の微細化、大規模化に伴い、デザインルールチェック（ＤＲＣ：Ｄｅｓｉｇｎ  Ｒｕｌｅ  Ｃｈｅｃｋ）検証に入力されるレイアウトパタンデータが大量になっている。
【０００３】
そのため、ＬＳＩのＤＲＣ検証に要する時間が長くなってきており、製品開発の中でコスト、納期に影響が大きく、ＬＳＩの早期の市場投入のためには、ＤＲＣ検証時間を短くする必要性が高まってきた。
【０００４】
また、一般的にレイアウト検証後にエラーや変更が発生した場合、レイアウト修正を行い、再度ＤＲＣ検証を実行するという過程を繰り返す必要があるため、ＬＳＩのＤＲＣ検証に要する時間は更に増大することになる。
【０００５】
特に、ＤＲＣ検証において、単純に幅や間隔等のＤＲＣ検証に比べて、等電位追跡を用いたＤＲＣ検証では、各素子及び配線に対する等電位追跡を行う必要があり、この等電位追跡を行うための実行時間を要している。
【０００６】
関連する技術として、特許文献１（特開２００３−３３７８４３号公報）に半導体集積回路のレイアウト検証方法及び検証プログラムが開示されている。この関連技術では、検証済のレイアウトパタンデータへ部分的に変更を加えたときの、再ＤＲＣ検証の時間を短縮することを目的としており、変更によってエラーが発生する可能性のある最小限の周辺領域に対してのみＤＲＣ検証を実行する。
【０００７】
図１は、関連技術のＤＲＣ検証を実行するレイアウト検証装置の構成を示す図である。
図１において、変更前レイアウトファイル１には、変更を加える予定の集積回路のレイアウトパタンデータが格納される。変更前レイアウトファイル１に格納されたレイアウトパタンデータはレイアウト検証でエラーがないことを確認済のデータである。設計者はレイアウトエディタ２を用いて集積回路のレイアウトパタンの部分的な変更、修正を行う。変更後レイアウトファイル３には、変更前レイアウトファイル１に格納されたレイアウトパタンデータに対して部分的に変更、修正が加えられたレイアウトパタンデータが格納される。ＤＲＣ実行制御部４は、プログラムメモリ５に記憶されたＤＲＣ実行制御プログラムに従い、検証対象領域を設定し、ＤＲＣチェック項目ファイル６に格納されたチェック項目及びチェック寸法に基づいてＤＲＣ検証を実行してエラーが検出されたときにはエラー情報を生成し、エラー情報に基づいてエラーレポート、レイアウトパタン上に重ねて表示されたエラーフラグ等のＤＲＣ結果ファイル７を出力する。
【０００８】
図２、及び図３〜図５を用いて、図１の関連技術のレイアウト検証装置の動作を説明する。なお、図２は、関連技術のＤＲＣ検証方法を示すフローチャートである。図３〜図５は、図２のフローチャートの処理結果を模式的に示した図である。
【０００９】
（１）ステップＳ１
次に、レイアウト検証装置は、変更前のレイアウトパタンデータに対して、変更を加える。図３に、変更後のレイアウトパタンデータを示す。
【００１０】
（２）ステップＳ２
次に、レイアウト検証装置は、変更前と変更後のレイアウトパタンデータを比較し、不一致部分を変更領域として検出する。図３の２１変更領域は、ステップＳ２において検出された変更領域である。
【００１１】
（３）ステップＳ３
次に、レイアウト検証装置は、検証対象領域の設定を行う。具体的には、ステップＳ２において抽出された図３の変更領域２１の外形を外側に向けて所定の寸法分だけ拡大して、図４の検証対象領域２２を設定する。
【００１２】
（４）ステップＳ４
次に、レイアウト検証装置は、検証対象領域２２のＤＲＣ検証を実行する。ＤＲＣでエラーが検出された場合には、エラー個所に対して、その座標、チェック項目、マスク層等を含むエラー情報を生成する。
【００１３】
（５）ステップＳ５
次に、レイアウト検証装置は、図１のＤＲＣ結果ファイル７を出力する。エラーがあった場合には、エラー情報を出力する。例えば、エラー情報として、図５に示すようにレイアウトパタンデータに重ねてエラーフラグを表示して出力する。
【００１４】
（６）ステップＳ６
次に、レイアウト検証装置は、エラー情報を基に、真のエラーがあるか否か判定する。ここで、真のエラーがあると判定した場合には、ステップＳ１に戻り、設計者の操作に応じて、図１中のレイアウトエディタ２を用いてエラー個所を修正して変更後、図１中のレイアウトファイル３に上書きし、ステップＳ２において新たな変更領域２３を抽出し、以降のフローを実行する。ステップＳ６において真のエラーがないと判定した場合にはＤＲＣ検証を終了する。
【００１５】
通常、ゲート面積とゲートから接続されたメタル配線の面積の比率をアンテナ比と呼び、アンテナ比が所定の値を超えた場合に、アンテナエラーとみなす。ゲート面積に対してメタル配線の面積が大きくなると電気的ダメージを受けやすくなる。アンテナエラーが発生した場合、アンテナ効果によるゲート破壊が起こる可能性がある。アンテナ効果とは、プラズマ（又はイオンビーム）プロセスの半導体製造工程において、ゲート電極に接続され拡散層に繋がらない配線に電荷が蓄積され、この電荷が一定量を超えると、電気的ストレスからゲート酸化膜が劣化し、デバイスの特性が変動するというものである。
【００１６】
上記の関連技術では、レイアウトパタンデータの変更領域をチェック寸法の最大の寸法分だけ四方向に拡大した領域を検証対象領域とするが、等電位追跡が必要なＤＲＣ検証では、変更箇所の影響する範囲は接続情報を考慮して広範囲に渡る。
【００１７】
また、上記の関連技術は、検証済のレイアウトパタンデータへ部分的に変更を加えた後で行うＤＲＣ検証において、変更箇所の周辺のみしか確認できないので、検証対象領域をレイアウトパタンデータの全領域に設定する必要がある。
【００１８】
そのため、上記の関連技術のような変更箇所の周辺のみを確認する手法は、等電位追跡を用いたゲート電極とゲート酸化膜の面積比（アンテナ比）のような一部のＤＲＣ検証においては、用いることができない。
【００１９】
このように、上記の関連技術では、ＤＲＣ検証において、レイアウトの全領域が検証対象となるため、ＤＲＣ検証時間を短縮することができないという問題がある。
【００２０】
以下、ＤＲＣ検証の一つとしてアンテナ比のＤＲＣ検証を例として、上記の関連技術の問題点を、図２、図６を用いて詳細に説明する。
【００２１】
また、アンテナ比のＤＲＣ検証は、ゲート面積対ゲートに接続するメタル面積の比率を測定し、デザインルールに定められた比率に対する合否を判断する検証である。
【００２２】
図２のステップＳ３において、検証対象領域を設定する。
【００２３】
具体的には、ステップＳ２で抽出された図３の変更領域２１の外形を外側に向けて所定の寸法分だけ拡大して図４の検証対象領域２２を設定する。
【００２４】
アンテナ比のＤＲＣ検証を行う場合、ゲートとゲートに接続するメタルの面積比を求めるため、設定した検証対象領域２２の範囲外にもゲートに接続するメタルが存在する可能性がある。或いは、ゲートに接続するメタルの存在を考慮して検証対象領域２２をレイアウトパタンデータの全領域に設定する必要がある。
【００２５】
図６は、変更箇所がゲート部分にある場合における等電位追跡を考慮した検証領域の例を示した図である。
【００２６】
ここでは、変更箇所を所定の寸法分だけ拡大した箇所を検証範囲とするため、アンテナ比チェックにおいて、ゲートとそこから接続された配線の面積比を測定する。
【００２７】
変更箇所のゲート部分に着目して、アンテナ比チェックの検証対象箇所を考えた場合、ゲートを構成するポリシリコンのマスク層である１２、及び第１メタルのマスク層の１６、第２メタルのマスク層の１７、第３メタルのマスク層の１８、第４メタルのマスク層の１９が、アンテナ比の再検証が必要な範囲となる。
【００２８】
変更箇所の影響する範囲は、ゲートに接続するメタルの範囲を考慮すると広範囲に渡るため、上記の関連技術のような変更箇所の周辺のみを確認する手法を用いることができない。
【００２９】
そのため、アンテナ比のＤＲＣ検証は、部分的なレイアウトパタンデータの変更でもレイアウトパタンデータ全体を再検証する必要があり、アンテナ比のＤＲＣ検証のターンアラウンドタイム（ＴＡＴ：Ｔｕｒｎ  Ａｒｏｕｎｄ  Ｔｉｍｅ）を削減できない。
【００３０】
また、特許文献２（特開２００７−３３５４９８号公報）に半導体集積回路の設計方法及びこれを用いて形成された半導体集積回路が開示されている。この関連技術は、検証結果から自動的にエラー箇所を修正する機能を特徴とする。しかし、アンテナ比チェック検証箇所の限定はできない。
【００３１】
また、特許文献３（特開２００８−０１５８９８号公報）にレイアウト検証方法及びレイアウト検証装置が開示されている。この関連技術では、回路動作から検証対象箇所を限定する。
【先行技術文献】
【特許文献】
【００３２】
【特許文献１】特開２００３−３３７８４３号公報
【特許文献２】特開２００７−３３５４９８号公報
【特許文献３】特開２００８−０１５８９８号公報
【発明の概要】
【発明が解決しようとする課題】
【００３３】
本発明の目的は、半導体集積回路のレイアウト検証のうち、検証済のレイアウトパタンデータへ部分的に変更を加えた後で行うＤＲＣ検証において、変更箇所から、等電位追跡を用いて、ゲート電極とゲート酸化膜の面積比（アンテナ比）等に関するＤＲＣ検証の検証対象箇所を特定するレイアウト検証方法を提供することである。
【課題を解決するための手段】
【００３４】
本発明に係るレイアウト検証装置は、プログラムを格納したプログラムメモリと、該プログラムに従い、ＤＲＣ検証を実行するＤＲＣ実行制御部とを具備する。該ＤＲＣ実行制御部は、部分的に変更が加えられた検証済のレイアウトパタンデータの変更箇所から等電位追跡を用いてＤＲＣ検証の検証対象箇所を特定し、該検証対象箇所に対してＤＲＣ検証を行う。
【００３５】
本発明に係るレイアウト検証方法は、計算機により実施される半導体集積回路のレイアウト検証方法であって、部分的に変更が加えられた検証済のレイアウトパタンデータの変更箇所から等電位追跡を用いてＤＲＣ検証の検証対象箇所を特定することと、該検証対象箇所に対してＤＲＣ検証を行うこととを含む。
【００３６】
本発明に係るプログラムは、上記のレイアウト検証方法における処理を、計算機に実行させるためのプログラムである。なお、本発明に係るプログラムは、記憶装置や記憶媒体に格納することが可能である。
【発明の効果】
【００３７】
半導体集積回路のレイアウト検証において、検証の対象とならない箇所に対するＤＲＣ検証の時間を省略できるため、アンテナ比のようなＤＲＣ検証の時間が短縮できる。
【図面の簡単な説明】
【００３８】
【図１】関連技術のＤＲＣ検証を実行するレイアウト検証装置の構成図である。
【図２】関連技術のＤＲＣ検証方法を示すフローチャートである。
【図３】図２のステップＳ２での処理結果をレイアウトパタンに重ねて模式的に示した図である。
【図４】図２のステップＳ３での処理結果をレイアウトパタンに重ねて模式的に示した図である。
【図５】図２のステップＳ５での処理結果をレイアウトパタンに重ねて模式的に示した図である。
【図６】等電位追跡を考慮した検証対象領域を示した図である。
【図７】本発明に係るレイアウト検証装置の構成を示す図である。
【図８】本発明に係るレイアウト検証処理のフローチャートである。
【図９Ａ】レイアウトパタン修正前の図である。
【図９Ｂ】レイアウトパタン修正後の図である。
【図１０】図８のステップＳ１３の詳細を示すフローチャートである。
【図１１Ａ】削除されたマスク層がメタルマスク層の場合の図である。
【図１１Ｂ】削除されたマスク層がメタルマスク層の場合の図である。
【図１１Ｃ】削除されたマスク層がメタルマスク層の場合の図である。
【図１２Ａ】削除されたマスク層がビアマスク層の場合の図である。
【図１２Ｂ】削除されたマスク層がビアマスク層の場合の図である。
【図１２Ｃ】削除されたマスク層がビアマスク層の場合の図である。
【図１３】等電位追跡情報の表の例を示す図である。
【図１４】図９Ｂのレイアウトパタンに対して等電位番号を付与した図である。
【図１５】レイアウト検証装置のＤＲＣ実行制御部の構成を示す図である。
【発明を実施するための形態】
【００３９】
＜実施形態＞
以下に、本発明の実施形態について添付図面を参照して説明する。
【００４０】
図７は、本発明に係るレイアウト検証装置の構成を示す図である。
本発明に係るレイアウト検証装置は、変更前レイアウトファイル３１と、変更後レイアウトファイル３２と、ＤＲＣチェック項目ファイル３３を読み込み、ＤＲＣ検証を行った後、ＤＲＣ結果ファイル４１を出力する。
【００４１】
変更前レイアウトファイル３１には、変更を加える前の集積回路のレイアウトパタンデータが格納される。変更前レイアウトファイル３１に格納されたレイアウトパタンデータは、ＤＲＣ検証でエラーがないことを確認済のデータである。
【００４２】
変更後レイアウトファイル３２には、変更前レイアウトファイル３１に格納されたレイアウトパタンデータに対して部分的に変更、修正が加えられたレイアウトパタンデータが格納される。
【００４３】
ＤＲＣチェック項目ファイル３３には、事前に、レイアウトパタンデータにおけるマスク層の定義情報と、ＤＲＣ検証の対象となるマスク層を示す情報と、各マスク層の接続関係を示す等電位追跡情報と、ＤＲＣ検証を行う際のチェック項目及びチェック寸法に関するデータが格納される。
【００４４】
ＤＲＣ結果ファイル４１には、ＤＲＣ検証を行った結果として得られるエラー情報に関するデータが格納される。
【００４５】
［レイアウト検証装置の構成］
本発明に係るレイアウト検証装置は、ＤＲＣ実行制御部５１と、プログラムメモリ５２を備える。
【００４６】
ＤＲＣ実行制御部５１は、プログラムメモリ５２に記憶されたプログラムに従い、変更前レイアウトファイル３１と、変更後レイアウトファイル３２と、ＤＲＣチェック項目ファイル３３を読み込み、検証対象領域を設定し、ＤＲＣチェック項目ファイル３３に格納されたチェック項目及びチェック寸法に基づいて、ＤＲＣ検証を実行する。
【００４７】
ＤＲＣ実行制御部５１は、ＤＲＣ検証の結果、エラーが検出された場合、エラー情報を生成し、エラー情報に基づいてエラーレポート、レイアウトパタン上に重ねて表示されたエラーフラグ、アンテナ比のＤＲＣ結果等に関するデータが格納されたＤＲＣ結果ファイル４１を出力する。例えば、ＤＲＣ実行制御部５１から出力されるＤＲＣ結果ファイル４１は、アンテナ比エラーが検出されたゲート座標や、該エラーゲートのアンテナ比を含んでいる。
【００４８】
プログラムメモリ５２は、図８に示すレイアウト検証処理を行うためのプログラムと、ＤＲＣ実行制御プログラムを記憶する。
【００４９】
［レイアウト検証処理］
図８を参照して、本発明におけるレイアウト検証処理について説明する。
【００５０】
（１）ステップＳ１１
まず、設計者又はレイアウト検証装置は、レイアウトパタンデータの変更を行う。設計者が変更を行う場合には、設計者は、レイアウトエディタを用いてレイアウトパタンデータの変更を行う。レイアウト検証装置が変更を行う場合には、レイアウト検証装置は、プログラムに従って、自動的にレイアウトパタンデータの変更を行う。ここでは、変更前レイアウトファイル３１に格納されたレイアウトパタンデータに対して、部分的に変更／修正を行ったレイアウトパタンデータを、変更後レイアウトファイル３２に格納する。レイアウト検証装置は、変更前レイアウトファイル３１及び変更後レイアウトファイル３２を読み込む。
【００５１】
（２）ステップＳ１２
次に、レイアウト検証装置は、変更前後のレイアウトパタンデータを比較し、差分図形の抽出を行う。具体的には、レイアウト検証装置は、変更前レイアウトファイル３１に格納されたレイアウトパタンデータと、変更後レイアウトファイル３２に格納されたレイアウトパタンデータとを読み込み、両レイアウトパタンデータの不一致部分を差分図形として抽出する。「差分図形の抽出」の詳細については後述する。
【００５２】
（３）ステップＳ１３
次に、レイアウト検証装置は、抽出された差分図形を基に、変更ノード抽出処理を行う。「変更ノード抽出処理」の詳細については後述する。
【００５３】
（４）ステップＳ１４
次に、図８のレイアウト検証装置は、抽出された変更ノード（変更後のレイアウトパタンデータ）に対して等電位番号の付与を行う。「等電位番号の付与」の詳細については後述する。
【００５４】
（５）ステップＳ１５
次に、レイアウト検証装置は、抽出された差分図形を基に、等電位追跡を行い、抽出された変更ノードと同じ等電位番号を持つ検証対象箇所の抽出を行う。「検証対象箇所の抽出」の詳細については後述する。
【００５５】
（６）ステップＳ１６
次に、レイアウト検証装置は、ステップＳ１５で抽出した検証対象箇所に対してのみアンテナ比のＤＲＣ検証を行う。「アンテナ比のＤＲＣ検証」の詳細については後述する。
【００５６】
（７）ステップＳ１７
次に、レイアウト検証装置は、ステップＳ１６にて判定したＤＲＣ検証の結果をＤＲＣ結果ファイル４１に出力する。
【００５７】
（８）ステップＳ１８
次に、レイアウト検証装置は、レイアウト検証装置は、ＤＲＣ検証の結果を基に、エラーがあるか否か判定する。ここで、ＤＲＣ検証の結果でエラーあり（ステップＳ１６で「ｙｅｓ」）の場合、ステップＳ１１のレイアウトパタンデータ変更に進む。また、ＤＲＣ検証の結果でエラーなし（ステップＳ１６で「ｎｏ」）の場合、処理を終了する。
【００５８】
［差分図形の抽出］
以下に、差分図形の抽出の詳細について説明する。
【００５９】
図９Ａは、図７の変更前レイアウトファイル３１に格納された変更前のレイアウトパタンデータを示す図である。図９Ｂは、図７の変更後レイアウトファイル３２に格納された変更後のレイアウトパタンデータを示す図である。
【００６０】
図９Ａ及び図９Ｂにおいて、Ｄ１はフィールドのマスク層のレイアウトパタンデータである。Ｄ２はポリシリコンのマスク層のレイアウトパタンデータである。Ｄ３はコンタクトのマスク層のレイアウトパタンデータである。Ｄ４は第１メタルのマスク層のレイアウトパタンデータである。Ｄ５は第１ビア（Ｖｉａ）のマスク層のレイアウトパタンデータである。Ｄ６は第２メタルのマスク層のレイアウトパタンデータである。Ｄ７は第２ビアのマスク層のレイアウトパタンデータである。Ｄ８は第３メタルのマスク層のレイアウトパタンデータである。Ｄ９は第３ビアのマスク層のレイアウトパタンデータである。Ｄ１０は第４メタルのマスク層のレイアウトパタンデータである。
これらは、事前に、ＤＲＣチェック項目ファイル３３に定義されている。
【００６１】
なお、Ｄ１は拡散層（ｄｉｆｆｕｓｉｏｎ  ｌａｙｅｒ）に相当し、Ｄ２はゲート電極に相当する。
【００６２】
レイアウト検証装置は、図９Ａに示す変更前のレイアウトパタンデータと、図９Ｂに示す変更後のレイアウトパタンデータとの差分から、図９Ｂに示す第３ビアのマスク層Ｄ９と第４メタルのマスク層Ｄ１０を差分図形として抽出する。
【００６３】
［変更ノード抽出処理］
図１０を参照して、図８のステップＳ１３に示す変更ノード抽出処理の詳細について説明する。
【００６４】
（１）ステップＳ１３１
まず、レイアウト検証装置は、差分図形がアンテナ比のＤＲＣ検証対象のマスク層の図形であるかを判定する。例えば、差分図形が、フィールドマスク層、ポリシリコンマスク層、コンタクトマスク層、メタルマスク層、ビアマスク層のいずれかであれば、アンテナ比の検証対象マスク層の図形と判定する。差分図形のマスク層が、アンテナ比のＤＲＣ検証対象のマスク層でない場合（ステップＳ１３１で「ｎｏ」）、変更ノードの抽出は行わず、当該「変更ノード抽出処理」を終了し、図８のステップＳ１４に進む。反対に、差分図形のマスク層が、アンテナ比のＤＲＣ検証対象のマスク層である場合（ステップＳ１３１で「ｙｅｓ」）、ステップＳ１３２に進む。
【００６５】
（２）ステップＳ１３２
次に、レイアウト検証装置は、差分図形と変更後のレイアウトパタンデータを比較し、差分図形が変更前のレイアウトパタンデータに追加された図形か、変更前のレイアウトパタンデータから削除された図形かの判断を行う。すなわち、レイアウト検証装置は、差分図形のマスク層が、変更前のレイアウトパタンデータに追加された対象マスク層か、変更前のレイアウトパタンデータから削除された対象マスク層かの判断を行う。レイアウト検証装置は、差分図形が追加された図形の場合、ステップＳ１３３に進む。反対に、差分図形が削除された図形の場合、ステップＳ１３４に進む。
【００６６】
（３）ステップＳ１３３
レイアウト検証装置は、差分図形が追加された図形の場合、差分図形を変更ノードとして設定するので、図８のステップＳ１２で抽出した差分図形である第３ビアのマスク層Ｄ９と第４メタルのマスク層Ｄ１０を変更ノードとして設定する。すなわち、レイアウト検証装置は、追加された対象マスク層自体を変更ノードとする。
【００６７】
（４）ステップＳ１３４
レイアウト検証装置は、差分図形が削除された図形の場合、対象マスク層の種類を判定する。ここでは、レイアウト検証装置は、削除された対象マスク層が配線層（フィールドのマスク層、ポリシリコンのマスク層、又はメタルのマスク層）の場合、ステップＳ１３５に進む。また、削除された対象マスク層がビアコンタクト層（ビアのマスク層、又はコンタクトのマスク層）の場合、ステップＳ１３６に進む。
【００６８】
（５）ステップＳ１３５
レイアウト検証装置は、削除された対象マスク層が配線層である場合、差分図形に接する図形を変更ノードとする。すなわち、レイアウト検証装置は、削除された対象マスク層に接するマスク層を変更ノードとする。
【００６９】
（６）ステップＳ１３６
レイアウト検証装置は、削除された対象マスク層がビアのマスク層、又はコンタクトのマスク層の場合、差分図形の下層の図形を変更ノードとする。すなわち、レイアウト検証装置は、削除された対象マスク層より積層方向に対し下方にあるマスク層（削除された対象マスク層の下層のマスク層）を変更ノードとする。
【００７０】
［削除されたマスク層がメタルのマスク層である場合］
図１１Ａ〜図１１Ｃを参照して、ステップＳ１３４において、削除されたマスク層がメタルのマスク層である場合について説明する。
【００７１】
図１１Ａ〜図１１Ｃにおいて、Ｅ１はフィールドのマスク層のレイアウトパタンデータである。Ｅ２はポリシリコンのマスク層のレイアウトパタンデータである。Ｅ３はコンタクトのマスク層のレイアウトパタンデータである。Ｅ４は第１メタルのマスク層のレイアウトパタンデータである。Ｅ５は第１ビアのマスク層のレイアウトパタンデータである。Ｅ６−１、Ｅ６−２は第２メタルのマスク層のレイアウトパタンデータである。Ｅ７は第２ビアのマスク層のレイアウトパタンデータである。Ｅ８は第３メタルのマスク層のレイアウトパタンデータである。これらは、事前に、ＤＲＣチェック項目ファイル３３に定義されている。
【００７２】
図１１Ａは、変更前のレイアウトパタンデータである。図１１Ｂは、変更後のレイアウトパタンデータである。図１１Ｃは、図１１Ａと図１１Ｂの差分図形を図１１Ｂに追加した図である。
【００７３】
第２メタルのマスク層のレイアウトパタンデータにおいて、図１１ＡのＥ６−１と図１１ＢのＥ６−２の差分である図１１ＣのＥ１０が、図８のステップＳ１２で抽出した差分図形となる。
【００７４】
図１１ＣのＥ１０は、図８のステップＳ１２で抽出した差分図形であり、対象層は配線層（第２メタルのマスク層）であるので、レイアウト検証装置は、差分図形Ｅ１０に接する図形を変更ノードとする。
【００７５】
図１１Ｃの場合、レイアウト検証装置は、差分図形Ｅ１０（削除された対象マスク層）に接する第２メタルのマスク層Ｅ６−２を変更ノードとして抽出する。
【００７６】
［削除されたマスク層がビアのマスク層である場合］
図１２Ａ〜図１２Ｃを参照して、ステップＳ１３４において、削除されたマスク層がビアのマスク層である場合について説明する。
【００７７】
図１２Ａ〜図１２Ｃにおいて、Ｆ１はフィールドのマスク層のレイアウトパタンデータである。Ｆ２はポリシリコンのマスク層のレイアウトパタンデータである。Ｆ３はコンタクトのマスク層のレイアウトパタンデータである。Ｆ４は第１メタルのマスク層のレイアウトパタンデータである。Ｆ５は第１ビアのマスク層のレイアウトパタンデータである。Ｆ６は第２メタルのマスク層のレイアウトパタンデータである。Ｆ７は第２ビアのマスク層のレイアウトパタンデータである。Ｆ８は第３メタルのマスク層のレイアウトパタンデータである。これらは、事前に、ＤＲＣチェック項目ファイル３３に定義されている。
【００７８】
図１２Ａは、変更前のレイアウトパタンデータである。図１２Ｂは、変更後のレイアウトパタンデータである。図１２Ｃは、図１２Ａと図１２Ｂの差分図形を図１２Ｂに追加した図である。
【００７９】
図１２ＡにはＦ７とＦ８が存在するが、図１２ＢにはＦ７とＦ８が存在しない。すなわち、Ｆ７とＦ８が削除されている。図１２Ｃには、図１２Ｂに存在しないＦ７とＦ８に相当するＦ１０とＦ１１の図形を、削除された図形と分かるように追加する。
【００８０】
図１２ＣのＦ１０とＦ１１は、図８のステップＳ１２で抽出した差分図形である。
【００８１】
図１２Ｃの差分図形Ｆ１０と差分図形Ｆ１１は、図８のステップＳ１２で抽出した差分図形であり、差分図形Ｆ１０に着目すると、対象層はビアマスク層であるので、レイアウト検証装置は、差分図形Ｆ１０より積層方向に対し下方にあるマスク層の図形を変更ノードとする。
【００８２】
図１２Ｃの場合、レイアウト検証装置は、削除された第２ビアのマスク層の図形である差分図形Ｆ１０の下層の図形である第２メタルのマスク層Ｆ６を変更ノードとして抽出する。
【００８３】
なお、レイアウト検証装置は、等電位追跡情報から、コンタクトのマスク層、ビアのマスク層の下層である配線層を特定することができる。
【００８４】
［等電位追跡情報］
図１３を参照して、等電位追跡情報の例について説明する。
【００８５】
図１３の「ｃｏｎｎｅｃｔｉｏｎ−ｎ」の行は、配線層（下層）の列のマスク層と配線層（上層）の列のマスク層が、接続層の列のマスク層を介して接続することを示す。
【００８６】
例えば、「ｃｏｎｎｅｃｔｉｏｎ−１」の行は、フィールドのマスク層（下層）と第１メタルのマスク層（上層）が、コンタクトのマスク層を介して接続することを示す。
【００８７】
同様に、「ｃｏｎｎｅｃｔｉｏｎ−２」の行は、ポリシリコンのマスク層（下層）と第１メタルのマスク層（上層）が、コンタクトのマスク層を介して接続することを示す。
【００８８】
同様に、「ｃｏｎｎｅｃｔｉｏｎ−３」の行は、第１メタルのマスク層（下層）と第２メタルのマスク層（上層）が、第１ビアのマスク層を介して接続することを示す。
【００８９】
同様に、「ｃｏｎｎｅｃｔｉｏｎ−４」の行は、第２メタルのマスク層（下層）と第３メタルのマスク層（上層）が、第２ビアのマスク層を介して接続することを示す。
【００９０】
同様に、「ｃｏｎｎｅｃｔｉｏｎ−５」の行は、第３メタルのマスク層（下層）と第４メタルのマスク層（上層）が、第３ビアのマスク層を介して接続することを示す。
【００９１】
［等電位番号の付与］
以下に、等電位番号の付与の詳細について説明する。
【００９２】
レイアウト検証装置は、ＤＲＣチェック項目のファイル３３に予め用意した図１３の等電位追跡情報を参照して、差分図形を含めた各図形に等電位番号を割り振る。
【００９３】
図１４は、図９Ｂのレイアウトパタンに対して等電位番号を付与した図である。
【００９４】
図１４において、「ｅｑ１」、「ｅｑ２」、「ｅｑ３」は、各図形の等電位番号を示し、「ｅｑ１」で指し示す図形が同じ等電位番号を持つこと（等電位であること）を表している。等電位番号「ｅｑ１」、「ｅｑ２」、「ｅｑ３」は、電気的接続を持たないため、異なる等電位番号となる。
【００９５】
［検証対象箇所の抽出］
以下に、検証対象箇所の抽出について説明する。
【００９６】
レイアウト検証装置は、ステップＳ１３で抽出した変更ノードと同じ等電位番号を持つポリシリコンのマスク層でチャネルを構成する箇所を検証対象箇所として設定する。ここでは、検証対象箇所の例として、アンテナ比のＤＲＣ検証の対象となるゲート部分（検証対象ゲート）を想定している。
【００９７】
図９Ｂのレイアウトパタンデータの場合、ステップＳ１３で抽出した変更ノードは、第３ビアのマスク層Ｄ９と、第４メタルのマスク層Ｄ１０である。
【００９８】
レイアウト検証装置は、ステップＳ１４で付与した等電位番号を参照して、変更ノード（第３ビアのマスク層Ｄ９、及び第４メタルのマスク層Ｄ１０）と等電位のポリシリコンマスク層Ｄ２にチャネルを構成する箇所が存在するので、このポリシリコンマスク層Ｄ２を検証対象ゲートとして抽出する。
【００９９】
［アンテナ比のＤＲＣ検証］
以下に、アンテナ比のＤＲＣ検証の詳細について説明する。ここでは、第３ビアのマスク層と第４メタルのマスク層を追加する変更を行った場合のＤＲＣ検証について説明する。
【０１００】
アンテナ比を「（検証対象ゲートに接続するメタル面積の総和）／（検証対象ゲート面積）」と定義したとすると、図９Ｂのレイアウトパタンデータの場合、ポリシリコンマスク層Ｄ２でチャネルを構成する箇所が検証対象ゲートとなるので、図１４で等電位番号「ｅｑ１」が対象となり、「（Ｄ４の面積  ＋  Ｄ６の面積  ＋  Ｄ８の面積  ＋  Ｄ１０の面積）／（Ｄ２の面積）」で求めることができる。
【０１０１】
レイアウト検証装置は、この「（Ｄ４の面積  ＋  Ｄ６の面積  ＋  Ｄ８の面積  ＋  Ｄ１０の面積）／（Ｄ２でチャネルを構成する箇所の面積）」の値が、図７のＤＲＣチェック項目のファイル３３で示される基準値を超えた場合にＤＲＣエラーと判定する。
【０１０２】
［ＤＲＣ実行制御部の構成］
図１５を参照して、ＤＲＣ実行制御部５１の構成例について説明する。
【０１０３】
図８に示すレイアウト検証処理を実現するため、ＤＲＣ実行制御部５１は、差分図形抽出部５１１と、変更ノード抽出部５１２と、等電位番号付与部５１３と、検証対象抽出部５１４と、ＤＲＣ実行部５１５と、ＤＲＣ結果出力部５１６を備える。
【０１０４】
差分図形抽出部５１１は、図８のステップＳ１２に示す差分図形抽出処理を行う。
【０１０５】
変更ノード抽出部５１２は、図８のステップＳ１３に示す変更ノード抽出処理を行う。
【０１０６】
等電位番号付与部５１３は、図８のステップＳ１４に示す等電位番号付与処理を行う。
【０１０７】
検証対象抽出部５１４は、図８のステップＳ１５に示す検証対象抽出処理を行う。
【０１０８】
ＤＲＣ実行部５１５は、図８のステップＳ１６に示すＤＲＣ検証処理を行う。
【０１０９】
ＤＲＣ結果出力部５１６は、図８のステップＳ１７に示すＤＲＣ結果ファイル出力処理を行う。
【０１１０】
［ハードウェアの例示］
本発明に係るレイアウト検証装置の例として、ＰＣ（パソコン）、アプライアンス（ａｐｐｌｉａｎｃｅ）、シンクライアントサーバ、ワークステーション、メインフレーム、スーパーコンピュータ等の計算機を想定している。
【０１１１】
ＤＲＣ実行制御部５１の例として、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、ネットワークプロセッサ（ＮＰ：Ｎｅｔｗｏｒｋ  Ｐｒｏｃｅｓｓｏｒ）、マイクロプロセッサ（ｍｉｃｒｏｐｒｏｃｅｓｓｏｒ）、マイクロコントローラ、或いは、専用の機能を有する半導体集積回路（ＩＣ：Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）等が考えられる。
【０１１２】
プログラムメモリ５２の例として、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  ａｎｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）やフラッシュメモリ等の半導体記憶装置、ＨＤＤ（Ｈａｒｄ  Ｄｉｓｋ  Ｄｒｉｖｅ）やＳＳＤ（Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｄｒｉｖｅ）等の補助記憶装置、又は、ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｋ）等のリムーバブルディスクや、ＳＤメモリカード（Ｓｅｃｕｒｅ  Ｄｉｇｉｔａｌ  ｍｅｍｏｒｙ  ｃａｒｄ）等の記憶媒体（メディア）等が考えられる。また、バッファ（ｂｕｆｆｅｒ）やレジスタ（ｒｅｇｉｓｔｅｒ）でも良い。或いは、ＤＡＳ（Ｄｉｒｅｃｔ  Ａｔｔａｃｈｅｄ  Ｓｔｏｒａｇｅ）、ＦＣ−ＳＡＮ（Ｆｉｂｒｅ  Ｃｈａｎｎｅｌ  −  Ｓｔｏｒａｇｅ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、ＮＡＳ（Ｎｅｔｗｏｒｋ  Ａｔｔａｃｈｅｄ  Ｓｔｏｒａｇｅ）、ＩＰ−ＳＡＮ（ＩＰ  −  Ｓｔｏｒａｇｅ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）等を用いたストレージ装置でも良い。
【０１１３】
差分図形抽出部５１１、変更ノード抽出部５１２、等電位番号付与部５１３、検証対象抽出部５１４、ＤＲＣ実行部５１５、及びＤＲＣ結果出力部５１６は、モジュール（ｍｏｄｕｌｅ）、コンポーネント（ｃｏｍｐｏｎｅｎｔ）、或いは専用デバイス、又はこれらの起動（呼出）プログラムでも良い。
【０１１４】
但し、実際には、これらの例に限定されない。
【０１１５】
＜まとめ＞
以上のように、本発明では、変更前後のレイアウトパタンデータを比較し差分図形から変更ノードを決定して変更後のレイアウトパタンに対して等電位番号を付与し、付与された等電位番号を参照して抽出した変更ノードと同じ等電位番号を持つ図形を検証対象箇所とする。
【０１１６】
具体的には、変更ノードの抽出処理で変更前後のレイアウトパタンデータを比較し差分図形から変更ノードを決定する。また、等電位番号付与処理で変更後のレイアウトパタンに対して等電位番号を付与する。また、等電位番号付与処理で付与された等電位番号を参照して、変更ノードの抽出処理で抽出した変更ノードと同じ等電位番号を持つ図形を検証対象箇所とする。
【０１１７】
これにより、レイアウトパタンデータ変更によって検証の対象となる箇所を特定し、当該箇所を追跡して特定してＤＲＣ検証をすることができる。
【０１１８】
本発明により、検証済のレイアウトパタンデータへ部分的に変更を加えた後で行うアンテナ比のような一部のＤＲＣ検証においても、変更箇所の特定が可能となるので検証対象領域をレイアウトパタンデータの全領域に設定する必要がなく、ＤＲＣ検証時間を短縮することができる。
【０１１９】
例えば、半導体集積回路上に１００万個のトランジスタが存在しているとして、通常のＤＲＣ検証と本発明におけるＤＲＣ検証とで、アンテナ比チェックの対象となるトランジスタ数を比較してみる。
【０１２０】
通常のＤＲＣ検証では、修正箇所の規模に関わらず、全トランジスタ（１００万個のトランジスタ全部）に対してアンテナ比チェックを行う必要がある。
【０１２１】
一方、本発明におけるＤＲＣ検証では、レイアウト変更の影響を受ける変更箇所のゲートに対してのみアンテナ比チェックを行えば良い。
【０１２２】
レイアウト変更の影響を受ける変更箇所のゲートが１つだけである場合、計算量はゲート数に比例するため、本発明におけるＤＲＣ検証の計算時間は、通常のＤＲＣ検証の計算時間の１／１００万となる。すなわち、これだけの計算時間の短縮効果が得られる。
【０１２３】
＜付記＞
上記の実施形態の一部又は全部は、以下の付記のように記載することも可能である。但し、実際には、以下の記載例に限定されない。
【０１２４】
（付記１）
半導体集積回路のレイアウト検証のうち、検証済のレイアウトパタンデータへ部分的に変更を加えた後で行うＤＲＣ検証システムにおいて、
変更前後のレイアウトパタンデータの差分図形を抽出して前記差分図形から変更ノードを抽出する手段と、
変更後のレイアウトパタンデータに対して等電位番号を付与して前記等電位番号を参照して前記変更ノードと同じ等電位番号を持つ検証対象箇所を抽出する手段と、
前抽出された記検証対象箇所に対して、アンテナ比のＤＲＣ検証を実行する手段と
を具備する
ＤＲＣ検証システム。
【０１２５】
（付記２）
半導体集積回路のレイアウト方法であって、検証済のレイアウトパタンデータへ部分的に変更を加えた後で行うＤＲＣ検証方法において、
変更前後のレイアウトパタンデータの差分図形を抽出して前記差分図形から変更ノードを抽出するステップと、
変更後のレイアウトパタンデータに対して等電位番号を付与して前記等電位番号を参照して前記変更ノードと同じ等電位番号を持つ検証対象箇所を抽出するステップと、
前抽出された記検証対象箇所に対して、アンテナ比のＤＲＣ検証を実行するステップと
を有することを特徴とする
レイアウト検証方法。
【０１２６】
（付記３）
付記２に記載のレイアウト検証方法であって、
差分図形から変更ノードを抽出するステップは、
変更後のレイアウトパタンデータが追加された図形の場合に差分図形を変更ノードとするステップと、
変更後のレイアウトパタンデータが削除された図形の場合で対象層が配線層の場合に差分図形に接する図形を変更ノードとするステップと、
変更後のレイアウトパタンデータが削除された図形の場合で対象層がビアコンタクト層（ビア層及びコンタクト層のいずれか）の場合に差分図形の下のマスク層の図形を変更ノードとするステップと
を有することを特徴とする
レイアウト検証方法。
【０１２７】
＜備考＞
以上、本発明の実施形態を詳述してきたが、実際には、上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。
【符号の説明】
【０１２８】
３１…  変更前レイアウトファイル
３２…  変更後レイアウトファイル
３３…  ＤＲＣチェック項目ファイル
４１…  ＤＲＣ結果ファイル
５１…  ＤＲＣ実行制御部
５１１…  差分図形抽出部
５１２…  変更ノード抽出部
５１３…  等電位番号付与部
５１４…  検証対象抽出部
５１５…  ＤＲＣ実行部
５１６…  ＤＲＣ結果出力部
５２…  プログラムメモリ
【図１】
2012238144.tif 000003
【図２】
2012238144.tif 000004
【図３】
2012238144.tif 000005
【図４】
2012238144.tif 000006
【図５】
2012238144.tif 000007
【図６】
2012238144.tif 000008
【図７】
2012238144.tif 000009
【図８】
2012238144.tif 000010
【図９Ａ】
2012238144.tif 000011
【図９Ｂ】
2012238144.tif 000012
【図１０】
2012238144.tif 000013
【図１１Ａ】
2012238144.tif 000014
【図１１Ｂ】
2012238144.tif 000015
【図１１Ｃ】
2012238144.tif 000016
【図１２Ａ】
2012238144.tif 000017
【図１２Ｂ】
2012238144.tif 000018
【図１２Ｃ】
2012238144.tif 000019
【図１３】
2012238144.tif 000020
【図１４】
2012238144.tif 000021
【図１５】
2012238144.tif 000022