(57)【要約】【課題】何れかのバンドギャップ電圧基準回路内のバイポーラ素子に格子欠陥等の不具合が発生しても、基準電流の供給先の回路を安定に動作させることができる電流源回路を得ることを目的とする。【解決手段】シリコンＳｉのバンドギャップ電圧を利用して、基準電流Ｉｒｅｆ１，Ｉｒｅｆ２を出力するバンドギャップ電圧基準回路２，４と、バンドギャップ電圧基準回路２，４から出力された基準電流Ｉｒｅｆ１，Ｉｒｅｆ２の総和を基準電流Ｉｒｅｆとして出力する電流出力回路５とを備える。【選択図】図１
2012243023.tif 000002
【特許請求の範囲】
【請求項１】
シリコンのバンドギャップ電圧を利用して、電流を出力する複数のバンドギャップ電圧基準回路と、上記複数のバンドギャップ電圧基準回路から出力された電流の総和を基準電流として出力する電流出力回路とを備えた電流源回路。
【請求項２】
シリコンのバンドギャップ電圧を利用して、電流を出力する複数のバンドギャップ電圧基準回路と、上記複数のバンドギャップ電圧基準回路の中で、動作状態が正常である１つのバンドギャップ電圧基準回路だけを起動する制御回路と、上記制御回路により起動されたバンドギャップ電圧基準回路から出力された電流を基準電流として出力する電流出力回路とを備えた電流源回路。
【請求項３】
シリコンのバンドギャップ電圧を利用して、電流を出力する複数のバンドギャップ電圧基準回路と、上記複数のバンドギャップ電圧基準回路の中で、動作状態が正常である１つのバンドギャップ電圧基準回路を選択する制御回路と、上記制御回路により選択されたバンドギャップ電圧基準回路から出力された電流を基準電流として出力する電流出力回路とを備えた電流源回路。
【請求項４】
制御回路は、動作状態が正常である１つのバンドギャップ電圧基準回路を選択する際、上記バンドギャップ電圧基準回路だけを起動して、他のバンドギャップ電圧基準回路を停止状態にすることを特徴とする請求項３記載の電流源回路。
【請求項５】
電流出力回路から基準電流が出力されない場合、故障の検出信号を出力する故障検出回路を設けたことを特徴とする請求項１から請求項４のうちのいずれか１項記載の電流源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えば、衛星通信、地上波マイクロ波通信や移動体通信等で使用するＩＣ上の電流源回路に関するものである。
【背景技術】
【０００２】
一般に無線通信等で用いられるＩＣにおいては、安定な動作を実現するために基準電圧を必要とする。
特にシリコン基板上に形成するＩＣでは、シリコンＳｉのバンドギャップ電圧を利用して、基準電流を出力するバンドギャップ電圧基準回路が用いられる。
【０００３】
図１０は以下の非特許文献１に開示されているバンドギャップ電圧基準回路が用いられている電流源回路を示す構成図である。
バンドギャップ電圧基準回路は、ＮＰＮバイポーラトランジスタ１０１，１０２、ＰＮＰバイポーラトランジスタ１０３，１０４及び基準抵抗１０５から構成されており、バンドギャップ電圧基準回路から出力された基準電流ＩｒｅｆがＰＮＰバイポーラトランジスタ１０６のベース端子に供給される。
なお、ＮＰＮバイポーラトランジスタ１０１とＮＰＮバイポーラトランジスタ１０２のサイズ比が１：２であり、ＰＮＰバイポーラトランジスタ１０３，１０４，１０６のサイズ比が同一である。
【０００４】
図１０の電流源回路の動作を簡単に説明する。
ＰＮＰバイポーラトランジスタ１０３，１０４から定電流源回路が構成されており、ＰＮＰバイポーラトランジスタ１０３，１０４は同じエミッタ面積を有しているので、ＮＰＮバイポーラトランジスタ１０１を流れるコレクタ電流Ｉｃ１と、ＮＰＮバイポーラトランジスタ１０２を流れるコレクタ電流Ｉｃ２とは、互いに等しい電流値になる。
したがって、ＮＰＮバイポーラトランジスタ１０２のエミッタ電位ＶＸは、下記の式（１）のように表され、ＮＰＮバイポーラトランジスタ１０２を流れるコレクタ電流Ｉｃ２は、下記の式（２）のように表される。
【０００５】
2012243023.tif 000003
ただし、ｌｎは自然対数であり、ＶＴはＮＰＮバイポーラトランジスタ１０１，１０２及びＰＮＰバイポーラトランジスタ１０３，１０４，１０６の特性を表すパラメータである。
【０００６】
なお、図１０の電流源回路の安定動作点は２つあり、１つは電流が流れない状態、もう１つは式（２）のコレクタ電流Ｉｃ２が流れる状態である。
式（２）のコレクタ電流Ｉｃ２が流れる場合には、温度だけに比例する安定な基準電流Ｉｒｅｆを発生することができる。
【０００７】
図１１は図１０と異なるバンドギャップ電圧基準回路が用いられている電流源回路を示す構成図である。
バンドギャップ電圧基準回路は、ＮＰＮバイポーラトランジスタ１１１〜１１４、ＰＮＰバイポーラトランジスタ１１５，１１６及び基準抵抗１０５から構成されており、バンドギャップ電圧基準回路から出力された基準電流ＩｒｅｆがＰＮＰバイポーラトランジスタ１０６のベース端子に供給される。
なお、ＮＰＮバイポーラトランジスタ１１１とＮＰＮバイポーラトランジスタ１１２のサイズ比が１：２であり、ＮＰＮバイポーラトランジスタ１１３とＮＰＮバイポーラトランジスタ１１４のサイズ比が１：３であり、ＰＮＰバイポーラトランジスタ１１５，１１６，１０６のサイズ比が同一である。
【０００８】
図１１の電流源回路の動作を簡単に説明する。
ＰＮＰバイポーラトランジスタ１１５，１１６から定電流源回路が構成されており、ＰＮＰバイポーラトランジスタ１１５，１１６は同じエミッタ面積を有している。
このため、ＮＰＮバイポーラトランジスタ１１１を流れるコレクタ電流Ｉｃ３と、ＮＰＮバイポーラトランジスタ１１２を流れるコレクタ電流Ｉｃ４と、ＮＰＮバイポーラトランジスタ１１３を流れるコレクタ電流Ｉｃ５と、ＮＰＮバイポーラトランジスタ１１４を流れるコレクタ電流Ｉｃ６とは、互いに等しい電流値になる。
したがって、ＮＰＮバイポーラトランジスタ１１２のエミッタ電位ＶＸは、下記の式（３）のように表され、ＮＰＮバイポーラトランジスタ１１２を流れるコレクタ電流Ｉｃ４は、下記の式（４）のように表される。
【０００９】
2012243023.tif 000004
ただし、ｌｎは自然対数であり、ＶＴはＮＰＮバイポーラトランジスタ１１１〜１１４及びＰＮＰバイポーラトランジスタ１１５，１１６，１０６の特性を表すパラメータである。
【００１０】
なお、図１１の電流源回路の安定動作点は２つあり、１つは電流が流れない状態、もう１つは式（４）のコレクタ電流Ｉｃ４が流れる状態である。
式（４）のコレクタ電流Ｉｃ４が流れる場合には、温度だけに比例する安定な基準電流Ｉｒｅｆを発生することができる。
【先行技術文献】
【非特許文献】
【００１１】
【非特許文献１】１９９０年  株式会社培風館発行、「超ＬＳＩのためのアナログ集積回路設計技術  上」、第２６４頁
【発明の概要】
【発明が解決しようとする課題】
【００１２】
従来の電流源回路は以上のように構成されているので、コレクタ電流Ｉｃ２（コレクタ電流Ｉｃ４）が流れる場合、温度だけに比例する安定な基準電流Ｉｒｅｆを発生することができる。しかし、ＳｉＧｅプロセスでは、バイポーラ素子の形成過程で、シリコン基板に対してゲルマニウムＧｅの打ち込みが行われ、その過程で、バイポーラ素子に格子欠陥が生じて、コレクタ・エミッタ間にリーク電流が発生することがある。電流源回路を構成するバイポーラ素子にリーク電流が発生すると、正常な動作が行われなくなり、本電流源回路を電流源として用いる供給先の回路も、正常な動作が行われなくなる。その結果、ＩＣ不良が発生してしまう課題があった。
【００１３】
この発明は上記のような課題を解決するためになされたもので、何れかのバンドギャップ電圧基準回路内のバイポーラ素子に格子欠陥等の不具合が発生しても、基準電流の供給先の回路を安定に動作させることができる電流源回路を得ることを目的とする。
【課題を解決するための手段】
【００１４】
この発明に係る電流源回路は、シリコンのバンドギャップ電圧を利用して、電流を出力する複数のバンドギャップ電圧基準回路と、複数のバンドギャップ電圧基準回路から出力された電流の総和を基準電流として出力する電流出力回路とを備えるようにしたものである。
【発明の効果】
【００１５】
この発明によれば、シリコンのバンドギャップ電圧を利用して、電流を出力する複数のバンドギャップ電圧基準回路と、複数のバンドギャップ電圧基準回路から出力された電流の総和を基準電流として出力する電流出力回路とを備えるように構成したので、何れかのバンドギャップ電圧基準回路内のバイポーラ素子に格子欠陥等の不具合が発生しても、基準電流の供給先の回路を安定に動作させることができる効果がある。
【図面の簡単な説明】
【００１６】
【図１】この発明の実施の形態１による電流源回路を示す構成図である。
【図２】この発明の実施の形態２による電流源回路を示す構成図である。
【図３】この発明の実施の形態２による電流源回路の制御回路１１を示す構成図である。
【図４】バンドギャップ電圧基準回路２，４の内部回路として図１１の回路を用いた場合の電流源回路を示す回路図である。
【図５】この発明の実施の形態３による電流源回路を示す構成図である。
【図６】この発明の実施の形態４による電流源回路を示す構成図である。
【図７】バンドギャップ電圧基準回路２，４の内部回路として図１１の回路を用いた場合の電流源回路を示す回路図である。
【図８】この発明の実施の形態５による電流源回路を示す構成図である。
【図９】この発明の実施の形態５による電流源回路の故障検出回路５１を示す構成図である。
【図１０】非特許文献１に開示されているバンドギャップ電圧基準回路が用いられている電流源回路を示す構成図である。
【図１１】図１０と異なるバンドギャップ電圧基準回路が用いられている電流源回路を示す構成図である。
【発明を実施するための形態】
【００１７】
実施の形態１．
図１はこの発明の実施の形態１による電流源回路を示す構成図である。
図１において、起動回路１はバンドギャップ電圧基準回路２を起動する回路である。この実施の形態１では、起動回路１がバンドギャップ電圧基準回路２を常時起動しているものとする。
バンドギャップ電圧基準回路２はシリコン基板に対してゲルマニウムＧｅの打ち込みが行われることで、内部のバイポーラ素子（例えば、ＮＰＮバイポーラトランジスタ、ＰＮＰバイポーラトランジスタ）が形成されている回路であり、バンドギャップ電圧基準回路２は起動回路１によって起動され、シリコンＳｉのバンドギャップ電圧を利用して、基準電流Ｉｒｅｆ１を出力する。
【００１８】
起動回路３はバンドギャップ電圧基準回路４を起動する回路である。この実施の形態１では、起動回路３がバンドギャップ電圧基準回路４を常時起動しているものとする。
バンドギャップ電圧基準回路４はシリコン基板に対してゲルマニウムＧｅの打ち込みが行われることで、内部のバイポーラ素子（例えば、ＮＰＮバイポーラトランジスタ、ＰＮＰバイポーラトランジスタ）が形成されている回路であり、バンドギャップ電圧基準回路４は起動回路３によって起動され、シリコンＳｉのバンドギャップ電圧を利用して、基準電流Ｉｒｅｆ２を出力する。
【００１９】
電流出力回路５はバンドギャップ電圧基準回路２から出力された基準電流Ｉｒｅｆ１とバンドギャップ電圧基準回路４から出力された基準電流Ｉｒｅｆ２の総和を基準電流Ｉｒｅｆとして出力する回路である。
ＰＮＰバイポーラトランジスタ７はベース端子（ゲート端子）が電流出力回路５と接続され、エミッタ端子（ソース端子）が電源６と接続されており、電流源回路から基準電流Ｉｒｅｆを受けて動作する素子である。
なお、バンドギャップ電圧基準回路２，４の内部回路としては、例えば、図１０や図１１の回路が考えられる。
【００２０】
次に動作について説明する。
バンドギャップ電圧基準回路２は、起動回路１によって常時起動され、シリコンＳｉのバンドギャップ電圧を利用して、基準電流Ｉｒｅｆ１を電流出力回路５に出力する。
また、バンドギャップ電圧基準回路４は、起動回路３によって常時起動され、シリコンＳｉのバンドギャップ電圧を利用して、基準電流Ｉｒｅｆ２を電流出力回路５に出力する。
【００２１】
電流出力回路５は、バンドギャップ電圧基準回路２の出力とバンドギャップ電圧基準回路４の出力を共通化しており、バンドギャップ電圧基準回路２から出力された基準電流Ｉｒｅｆ１とバンドギャップ電圧基準回路４から出力された基準電流Ｉｒｅｆ２の総和を基準電流ＩｒｅｆとしてＰＮＰバイポーラトランジスタ７のベース端子に出力する。
即ち、ＰＮＰバイポーラトランジスタ７は、バンドギャップ電圧基準回路２，４のＰＮＰバイポーラトランジスタ（図１０の例ではＰＮＰバイポーラトランジスタ１０３，１０４、図１１の例ではＰＮＰバイポーラトランジスタ１１５，１１６）とカレントミラーを形成しているので、基準電流Ｉｒｅｆ１と基準電流Ｉｒｅｆ２の総和（基準電流Ｉｒｅｆ＝基準電流Ｉｒｅｆ１＋基準電流Ｉｒｅｆ２）がＰＮＰバイポーラトランジスタ７のベース端子に流れることになる。
【００２２】
ここで、例えば、バンドギャップ電圧基準回路２を構成しているバイポーラ素子に格子欠陥等が生じてリーク電流が発生している場合、バンドギャップ電圧基準回路２は動作不良となり、基準電流Ｉｒｅｆ１を発生することができない。
したがって、ＰＮＰバイポーラトランジスタ７のベース端子には、バンドギャップ電圧基準回路４から出力された基準電流Ｉｒｅｆ２だけしか流れないことになるが、ＰＮＰバイポーラトランジスタ７は、その基準電流Ｉｒｅｆ２がベース端子に流れることでオン状態になる。
そのため、ＰＮＰバイポーラトランジスタ７にはコレクタ電流（ドレイン電流）が流れるので、ＰＮＰバイポーラトランジスタ７のコレクタ端子（ドレイン端子）に接続されている諸回路を動作させることができる。
【００２３】
一方、バンドギャップ電圧基準回路４を構成しているバイポーラ素子に格子欠陥等が生じてリーク電流が発生している場合、バンドギャップ電圧基準回路４は動作不良となり、基準電流Ｉｒｅｆ２を発生することができない。
したがって、ＰＮＰバイポーラトランジスタ７のベース端子には、バンドギャップ電圧基準回路２から出力された基準電流Ｉｒｅｆ１だけしか流れないことになるが、ＰＮＰバイポーラトランジスタ７は、その基準電流Ｉｒｅｆ１がベース端子に流れることでオン状態になる。
そのため、ＰＮＰバイポーラトランジスタ７にはコレクタ電流が流れるので、ＰＮＰバイポーラトランジスタ７のコレクタ端子に接続されている諸回路を動作させることができる。
【００２４】
図１の電流源回路では、常に起動されている２個のバンドギャップ電圧基準回路２，４を実装しているので、一方のバンドギャップ電圧基準回路内のバイポーラ素子に格子欠陥等の不具合が生じて動作不良が生じても、他方のバンドギャップ電圧基準回路は安定して動作させられるため、図１の電流源回路の出力を基準電流とする諸回路を動作させることが可能となる。
【００２５】
この実施の形態１では、常に起動されている２個のバンドギャップ電圧基準回路２，４を実装しているものを示したが、常に起動されている３個以上のバンドギャップ電圧基準回路を実装するようにしてもよい。
１個のバンドギャップ電圧基準回路の不良率をｐとすると、Ｎ個（Ｎは２以上の整数）のバンドギャップ電圧基準回路が実装されている場合、不良率がｐ＾Ｎとなり、不良率を低減することができる。
【００２６】
また、この実施の形態１では、電流出力回路５から出力される電流を基準電流ＩｒｅｆとしてＰＮＰバイポーラトランジスタ７のベース端子に与えるものを示したが、ＰＮＰバイポーラトランジスタ７のコレクタ端子に流れる電流を基準電流Ｉｒｅｆとして諸回路に与えるものとしてもよい。
【００２７】
実施の形態２．
図２はこの発明の実施の形態２による電流源回路を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
制御回路１１はバンドギャップ電圧基準回路２の動作状態が正常であるか否かを判定し、動作状態が正常であれば、停止状態の維持を指示する制御信号を起動回路１２に出力し、動作状態が異常であれば、起動を指示する制御信号を起動回路１２に出力する処理を実施する。
起動回路１２は制御回路１１から停止状態の維持を指示する制御信号を受けている間はバンドギャップ電圧基準回路４を起動しないが、制御回路１１から起動を指示する制御信号を受けると、バンドギャップ電圧基準回路４を起動する回路である。
【００２８】
図３はこの発明の実施の形態２による電流源回路の制御回路１１を示す構成図である。
図３において、ＰＮＰバイポーラトランジスタ２１はベース端子がバンドギャップ電圧基準回路２の出力と接続されており、バンドギャップ電圧基準回路２から基準電流Ｉｒｅｆ１が出力されるとオン状態になる。
電流−電圧変換回路２２はＮＰＮバイポーラトランジスタ２３，２４及び抵抗２５から構成されており、ＰＮＰバイポーラトランジスタ２１のコレクタ端子から電流を受ける場合、バンドギャップ電圧基準回路２の動作状態が正常であるため、停止状態の維持を指示する制御信号（例えば、Ｈレベルの信号）を出力し、ＰＮＰバイポーラトランジスタ２１のコレクタ端子から電流を受けない場合、バンドギャップ電圧基準回路２の動作状態が異常であるため、起動を指示する制御信号（例えば、Ｌレベルの信号）を出力する。
【００２９】
なお、ＮＰＮバイポーラトランジスタ２３に流れる電流がＰＮＰバイポーラトランジスタ７に流れる所望電流の半分以下になうように、抵抗２５の抵抗値が設計されることで、バンドギャップ電圧基準回路２の動作状態が正常である場合には、例えば、Ｈレベルの制御信号が出力され、バンドギャップ電圧基準回路２の動作状態が異常である場合には、例えば、Ｌレベルの制御信号が出力される。
インバータ回路２６，２７は制御信号の信号レベルを反転する回路である。
図４はバンドギャップ電圧基準回路２，４の内部回路として図１１の回路を用いた場合の電流源回路を示す回路図である。
【００３０】
次に動作について説明する。
バンドギャップ電圧基準回路２は、起動回路１によって常時起動され、シリコンＳｉのバンドギャップ電圧を利用して、基準電流Ｉｒｅｆ１を電流出力回路５及び制御回路１１に出力する。
制御回路１１は、バンドギャップ電圧基準回路２から出力される基準電流Ｉｒｅｆ１に基づいて、バンドギャップ電圧基準回路２の動作状態が正常であるか否かを判定し、動作状態が正常であれば、停止状態の維持を指示する制御信号を起動回路１２に出力し、動作状態が異常であれば、起動を指示する制御信号を起動回路１２に出力する。
【００３１】
即ち、制御回路１１のＰＮＰバイポーラトランジスタ２１は、バンドギャップ電圧基準回路２の動作状態が正常であれば、バンドギャップ電圧基準回路２から基準電流Ｉｒｅｆ１を受けることでオン状態になる。
一方、バンドギャップ電圧基準回路２の動作状態が異常であれば、バンドギャップ電圧基準回路２から基準電流Ｉｒｅｆ１が出力されず、制御回路１１のＰＮＰバイポーラトランジスタ２１がオフ状態になる。
【００３２】
制御回路１１の電流−電圧変換回路２２は、バンドギャップ電圧基準回路２の動作状態が正常であり、ＰＮＰバイポーラトランジスタ２１がオン状態になることで、ＰＮＰバイポーラトランジスタ２１のコレクタ端子から電流を受けると、停止状態の維持を指示する制御信号（例えば、Ｈレベルの信号）をインバータ回路２６に出力する。
制御回路１１の電流−電圧変換回路２２は、バンドギャップ電圧基準回路２の動作状態が異常であり、ＰＮＰバイポーラトランジスタ２１がオフ状態になることで、ＰＮＰバイポーラトランジスタ２１のコレクタ端子から電流を受けなければ、起動を指示する制御信号（例えば、Ｌレベルの信号）をインバータ回路２６に出力する。
【００３３】
起動回路１２は、バンドギャップ電圧基準回路２の動作状態が正常であるために、制御回路１１から停止状態の維持を指示する制御信号を受けている間はバンドギャップ電圧基準回路４を起動しない。このため、バンドギャップ電圧基準回路４から基準電流Ｉｒｅｆ２が出力されない。
したがって、電流出力回路５は、バンドギャップ電圧基準回路２から出力される基準電流Ｉｒｅｆ１だけを基準電流Ｉｒｅｆ（Ｉｒｅｆ＝Ｉｒｅｆ１）としてＰＮＰバイポーラトランジスタ７のベース端子に出力する。
【００３４】
起動回路１２は、バンドギャップ電圧基準回路２の動作状態が異常であるために、制御回路１１から起動を指示する制御信号を受けると、バンドギャップ電圧基準回路４を起動する。このため、バンドギャップ電圧基準回路４から電流出力回路５に基準電流Ｉｒｅｆ２が出力される。
一方、バンドギャップ電圧基準回路２の動作状態が異常である場合、バンドギャップ電圧基準回路２から基準電流Ｉｒｅｆ１が出力されない。
したがって、電流出力回路５は、バンドギャップ電圧基準回路４から出力される基準電流Ｉｒｅｆ２だけを基準電流Ｉｒｅｆ（Ｉｒｅｆ＝Ｉｒｅｆ２）としてＰＮＰバイポーラトランジスタ７のベース端子に出力する。
【００３５】
以上より、基準電流Ｉｒｅｆ１と基準電流Ｉｒｅｆ２の電流値が等しくなるように設定していれば、バンドギャップ電圧基準回路２を構成しているバイポーラ素子に格子欠陥等が生じてリーク電流が発生している場合でも、バンドギャップ電圧基準回路４を構成しているバイポーラ素子に格子欠陥等が生じてリーク電流が発生している場合でも、ＰＮＰバイポーラトランジスタ７のベース端子には、同じ基準電流Ｉｒｅｆ（Ｉｒｅｆ＝Ｉｒｅｆ１＝Ｉｒｅｆ２）が流れることになり、図２の電流源回路の出力を基準電流とする諸回路を安定的に動作させることが可能となる。
【００３６】
この実施の形態２では、２個のバンドギャップ電圧基準回路２，４を実装しているものを示したが、３個以上のバンドギャップ電圧基準回路を実装するようにしてもよい。
１個のバンドギャップ電圧基準回路の不良率をｐとすると、Ｎ個（Ｎは２以上の整数）のバンドギャップ電圧基準回路が実装されている場合、不良率がｐ＾Ｎとなり、不良率を低減することができる。
【００３７】
また、この実施の形態２では、電流出力回路５から出力される電流を基準電流ＩｒｅｆとしてＰＮＰバイポーラトランジスタ７のベース端子に与えるものを示したが、ＰＮＰバイポーラトランジスタ７のコレクタ端子に流れる電流を基準電流Ｉｒｅｆとして諸回路に与えるものとしてもよい。
【００３８】
実施の形態３．
図５はこの発明の実施の形態３による電流源回路を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
制御回路３１はバンドギャップ電圧基準回路２の動作状態が正常であるか否かを判定し、動作状態が正常であれば、スイッチ３２をオン状態にして、スイッチ３３をオフ状態に制御し、バンドギャップ電圧基準回路２の動作状態が異常であれば、スイッチ３２をオフ状態にして、スイッチ３３をオン状態に制御する処理を実施する。
なお、制御回路３１の内部回路は、図３の回路と同じであるが、インバータ回路２６の出力がスイッチ３２の制御信号になり、インバータ回路２７の出力がスイッチ３３の制御信号になる。
【００３９】
次に動作について説明する。
バンドギャップ電圧基準回路２は、起動回路１によって常時起動され、シリコンＳｉのバンドギャップ電圧を利用して、基準電流Ｉｒｅｆ１を制御回路３１及びスイッチ３２に出力する。
また、バンドギャップ電圧基準回路４は、起動回路３によって常時起動され、シリコンＳｉのバンドギャップ電圧を利用して、基準電流Ｉｒｅｆ２をスイッチ３３に出力する。
【００４０】
制御回路３１は、バンドギャップ電圧基準回路２から出力される基準電流Ｉｒｅｆ１に基づいて、バンドギャップ電圧基準回路２の動作状態が正常であるか否かを判定し、動作状態が正常であれば、スイッチ３２をオン状態にして、スイッチ３３をオフ状態に制御する。
一方、バンドギャップ電圧基準回路２の動作状態が異常であれば、スイッチ３２をオフ状態にして、スイッチ３３をオン状態に制御する。
【００４１】
即ち、制御回路３１のＰＮＰバイポーラトランジスタ２１は、バンドギャップ電圧基準回路２の動作状態が正常であれば、バンドギャップ電圧基準回路２から基準電流Ｉｒｅｆ１を受けることでオン状態になる。
一方、バンドギャップ電圧基準回路２の動作状態が異常であれば、バンドギャップ電圧基準回路２から基準電流Ｉｒｅｆ１が出力されず、制御回路３１のＰＮＰバイポーラトランジスタ２１がオフ状態になる。
【００４２】
制御回路３１の電流−電圧変換回路２２は、バンドギャップ電圧基準回路２の動作状態が正常であり、ＰＮＰバイポーラトランジスタ２１がオン状態になることで、ＰＮＰバイポーラトランジスタ２１のコレクタ端子から電流を受けると、スイッチ３２をオン状態にして、スイッチ３３をオフ状態に制御するための制御信号（例えば、Ｈレベルの信号）をインバータ回路２６に出力する。
これにより、インバータ回路２６から例えばＬレベルの制御信号がスイッチ３２に出力されることで、スイッチ３２がオン状態になり、インバータ回路２７から例えばＨレベルの制御信号がスイッチ３３に出力されることで、スイッチ３３がオフ状態になる。
【００４３】
制御回路３１の電流−電圧変換回路２２は、バンドギャップ電圧基準回路２の動作状態が異常であり、ＰＮＰバイポーラトランジスタ２１がオフ状態になることで、ＰＮＰバイポーラトランジスタ２１のコレクタ端子から電流を受けなければ、スイッチ３２をオフ状態にして、スイッチ３３をオン状態に制御するための制御信号（例えば、Ｌレベルの信号）をインバータ回路２６に出力する。
これにより、インバータ回路２６から例えばＨレベルの制御信号がスイッチ３２に出力されることで、スイッチ３２がオフ状態になり、インバータ回路２７から例えばＬレベルの制御信号がスイッチ３３に出力されることで、スイッチ３３がオン状態になる。
【００４４】
このため、バンドギャップ電圧基準回路２の動作状態が正常であれば、バンドギャップ電圧基準回路４から出力された基準電流Ｉｒｅｆ２は電流出力回路５に与えられないが、バンドギャップ電圧基準回路２から出力された基準電流Ｉｒｅｆ１は、スイッチ３２を介して電流出力回路５に与えられる。
一方、バンドギャップ電圧基準回路２の動作状態が異常であれば、バンドギャップ電圧基準回路２から基準電流Ｉｒｅｆ１が出力されず、スイッチ３２もオフ状態であるため、その基準電流Ｉｒｅｆ１が電流出力回路５に与えられないが、バンドギャップ電圧基準回路４から出力された基準電流Ｉｒｅｆ２は、スイッチ３３を介して電流出力回路５に与えられる。
【００４５】
電流出力回路５は、バンドギャップ電圧基準回路２の動作状態が正常であり、バンドギャップ電圧基準回路２から出力された基準電流Ｉｒｅｆ１を受けると、その基準電流Ｉｒｅｆ１を基準電流Ｉｒｅｆ（Ｉｒｅｆ＝Ｉｒｅｆ１）としてＰＮＰバイポーラトランジスタ７のベース端子に出力する。
一方、バンドギャップ電圧基準回路２の動作状態が異常であり、バンドギャップ電圧基準回路４から出力された基準電流Ｉｒｅｆ２を受けると、その基準電流Ｉｒｅｆ２を基準電流Ｉｒｅｆ（Ｉｒｅｆ＝Ｉｒｅｆ２）としてＰＮＰバイポーラトランジスタ７のベース端子に出力する。
【００４６】
以上より、基準電流Ｉｒｅｆ１と基準電流Ｉｒｅｆ２の電流値が等しくなるように設定していれば、バンドギャップ電圧基準回路２を構成しているバイポーラ素子に格子欠陥等が生じてリーク電流が発生している場合でも、バンドギャップ電圧基準回路４を構成しているバイポーラ素子に格子欠陥等が生じてリーク電流が発生している場合でも、ＰＮＰバイポーラトランジスタ７のベース端子には、同じ基準電流Ｉｒｅｆ（Ｉｒｅｆ＝Ｉｒｅｆ１＝Ｉｒｅｆ２）が流れることになり、図５の電流源回路の出力を基準電流とする諸回路を安定的に動作させることが可能となる。
【００４７】
この実施の形態３では、２個のバンドギャップ電圧基準回路２，４を実装しているものを示したが、３個以上のバンドギャップ電圧基準回路を実装するようにしてもよい。
１個のバンドギャップ電圧基準回路の不良率をｐとすると、Ｎ個（Ｎは２以上の整数）のバンドギャップ電圧基準回路が実装されている場合、不良率がｐ＾Ｎとなり、不良率を低減することができる。
【００４８】
また、この実施の形態３では、電流出力回路５から出力される電流を基準電流ＩｒｅｆとしてＰＮＰバイポーラトランジスタ７のベース端子に与えるものを示したが、ＰＮＰバイポーラトランジスタ７のコレクタ端子に流れる電流を基準電流Ｉｒｅｆとして諸回路に与えるものとしてもよい。
なお、スイッチ３２，３３は、ＰＮＰバイポーラトランジスタでもよいし、ＮＰＮバイポーラトランジスタでもよいし、その他の部材でもよい。
【００４９】
実施の形態４．
図６はこの発明の実施の形態４による電流源回路を示す構成図であり、図において、図２及び図５と同一符号は同一または相当部分を示すので説明を省略する。
制御回路４１はバンドギャップ電圧基準回路２の動作状態が正常であるか否かを判定し、動作状態が正常であれば、停止状態の維持を指示する制御信号を起動回路１２に出力するとともに、スイッチ３２をオン状態にして、スイッチ３３をオフ状態に制御する。一方、バンドギャップ電圧基準回路２の動作状態が異常であれば、起動を指示する制御信号を起動回路１２に出力するとともに、スイッチ３２をオフ状態にして、スイッチ３３をオン状態に制御する処理を実施する。
【００５０】
なお、制御回路４１の内部回路は、図３の回路と同じであるが、インバータ回路２６の出力がスイッチ３２の制御信号になり、インバータ回路２７の出力がスイッチ３３の制御信号になる。
図７はバンドギャップ電圧基準回路２，４の内部回路として図１１の回路を用いた場合の電流源回路を示す回路図である。
【００５１】
次に動作について説明する。
バンドギャップ電圧基準回路２は、起動回路１によって常時起動され、シリコンＳｉのバンドギャップ電圧を利用して、基準電流Ｉｒｅｆ１をスイッチ３２及び制御回路４１に出力する。
制御回路４１は、バンドギャップ電圧基準回路２から出力される基準電流Ｉｒｅｆ１に基づいて、バンドギャップ電圧基準回路２の動作状態が正常であるか否かを判定し、動作状態が正常であれば、停止状態の維持を指示する制御信号を起動回路１２に出力するとともに、スイッチ３２をオン状態にして、スイッチ３３をオフ状態に制御する。
一方、バンドギャップ電圧基準回路２の動作状態が異常であれば、起動を指示する制御信号を起動回路１２に出力するとともに、スイッチ３２をオフ状態にして、スイッチ３３をオン状態に制御する。
【００５２】
即ち、制御回路４１のＰＮＰバイポーラトランジスタ２１は、バンドギャップ電圧基準回路２の動作状態が正常であれば、バンドギャップ電圧基準回路２から基準電流Ｉｒｅｆ１を受けることでオン状態になる。
一方、バンドギャップ電圧基準回路２の動作状態が異常であれば、バンドギャップ電圧基準回路２から基準電流Ｉｒｅｆ１が出力されず、制御回路４１のＰＮＰバイポーラトランジスタ２１がオフ状態になる。
【００５３】
制御回路４１の電流−電圧変換回路２２は、バンドギャップ電圧基準回路２の動作状態が正常であり、ＰＮＰバイポーラトランジスタ２１がオン状態になることで、ＰＮＰバイポーラトランジスタ２１のコレクタ端子から電流を受けると、停止状態の維持を指示するとともに、スイッチ３２をオン状態にして、スイッチ３３をオフ状態に制御するための制御信号（例えば、Ｈレベルの信号）をインバータ回路２６に出力する。
これにより、インバータ回路２６から例えばＬレベルの制御信号がスイッチ３２に出力されることで、スイッチ３２がオン状態になり、インバータ回路２７から例えばＨレベルの制御信号がスイッチ３３に出力されることで、スイッチ３３がオフ状態になる。
【００５４】
制御回路４１の電流−電圧変換回路２２は、バンドギャップ電圧基準回路２の動作状態が異常であり、ＰＮＰバイポーラトランジスタ２１がオフ状態になることで、ＰＮＰバイポーラトランジスタ２１のコレクタ端子から電流を受けなければ、起動を指示するとともに、スイッチ３２をオフ状態にして、スイッチ３３をオン状態に制御するための制御信号（例えば、Ｌレベルの信号）をインバータ回路２６に出力する。
これにより、インバータ回路２６から例えばＨレベルの制御信号がスイッチ３２に出力されることで、スイッチ３２がオフ状態になり、インバータ回路２７から例えばＬレベルの制御信号がスイッチ３３に出力されることで、スイッチ３３がオン状態になる。
【００５５】
起動回路１２は、バンドギャップ電圧基準回路２の動作状態が正常であるために、制御回路４１から停止状態の維持を指示する制御信号を受けている間はバンドギャップ電圧基準回路４を起動しない。このため、バンドギャップ電圧基準回路４から基準電流Ｉｒｅｆ２が出力されない。
したがって、電流出力回路５は、バンドギャップ電圧基準回路２から出力された基準電流Ｉｒｅｆ１をスイッチ３２を介して受けると、その基準電流Ｉｒｅｆ１を基準電流Ｉｒｅｆ（Ｉｒｅｆ＝Ｉｒｅｆ１）としてＰＮＰバイポーラトランジスタ７のベース端子に出力する。
【００５６】
起動回路１２は、バンドギャップ電圧基準回路２の動作状態が異常であるために、制御回路１１から起動を指示する制御信号を受けると、バンドギャップ電圧基準回路４を起動する。このため、バンドギャップ電圧基準回路４からスイッチ３３を介して電流出力回路５に基準電流Ｉｒｅｆ２が出力される。
一方、バンドギャップ電圧基準回路２の動作状態が異常である場合、バンドギャップ電圧基準回路２から基準電流Ｉｒｅｆ１が出力されない。また、スイッチ３２もオフ状態である。
したがって、電流出力回路５は、バンドギャップ電圧基準回路４から出力される基準電流Ｉｒｅｆ２だけを基準電流Ｉｒｅｆ（Ｉｒｅｆ＝Ｉｒｅｆ２）としてＰＮＰバイポーラトランジスタ７のベース端子に出力する。
【００５７】
以上より、基準電流Ｉｒｅｆ１と基準電流Ｉｒｅｆ２の電流値が等しくなるように設定していれば、バンドギャップ電圧基準回路２を構成しているバイポーラ素子に格子欠陥等が生じてリーク電流が発生している場合でも、バンドギャップ電圧基準回路４を構成しているバイポーラ素子に格子欠陥等が生じてリーク電流が発生している場合でも、ＰＮＰバイポーラトランジスタ７のベース端子には、同じ基準電流Ｉｒｅｆ（Ｉｒｅｆ＝Ｉｒｅｆ１＝Ｉｒｅｆ２）が流れることになり、図６の電流源回路の出力を基準電流とする諸回路を安定的に動作させることが可能となる。
【００５８】
この実施の形態４では、２個のバンドギャップ電圧基準回路２，４を実装しているものを示したが、３個以上のバンドギャップ電圧基準回路を実装するようにしてもよい。
１個のバンドギャップ電圧基準回路の不良率をｐとすると、Ｎ個（Ｎは２以上の整数）のバンドギャップ電圧基準回路が実装されている場合、不良率がｐ＾Ｎとなり、不良率を低減することができる。
【００５９】
また、この実施の形態４では、電流出力回路５から出力される電流を基準電流ＩｒｅｆとしてＰＮＰバイポーラトランジスタ７のベース端子に与えるものを示したが、ＰＮＰバイポーラトランジスタ７のコレクタ端子に流れる電流を基準電流Ｉｒｅｆとして諸回路に与えるものとしてもよい。
なお、スイッチ３２，３３は、ＰＮＰバイポーラトランジスタでもよいし、ＮＰＮバイポーラトランジスタでもよいし、その他の部材でもよい。
【００６０】
実施の形態５．
図８はこの発明の実施の形態６による電流源回路を示す構成図であり、図において、図６と同一符号は同一または相当部分を示すので説明を省略する。
故障検出回路５１は電流出力回路５から基準電流Ｉｒｅｆが出力されない場合、故障の検出信号を出力する回路である。
【００６１】
図９はこの発明の実施の形態５による電流源回路の故障検出回路５１を示す構成図である。
図９において、ＰＮＰバイポーラトランジスタ６１はベース端子が電流出力回路５の出力と接続されており、電流出力回路５から基準電流Ｉｒｅｆが出力されるとオン状態になる。
電流−電圧変換回路６２はＮＰＮバイポーラトランジスタ６３，６４及び抵抗６５から構成されており、ＰＮＰバイポーラトランジスタ６１のコレクタ端子から電流を受ける場合、電流源回路の動作状態が正常（バンドギャップ電圧基準回路２又はバンドギャップ電圧基準回路４のうちの少なくとも一方の動作状態が正常）であるため、故障検出信号を出力しないが、ＰＮＰバイポーラトランジスタ２１のコレクタ端子から電流を受けない場合、電流源回路の動作状態が異常（バンドギャップ電圧基準回路２及びバンドギャップ電圧基準回路４の動作状態が異常）であるため、故障検出信号を出力する。
【００６２】
なお、ＮＰＮバイポーラトランジスタ６３に流れる電流がＰＮＰバイポーラトランジスタ７に流れる所望電流の半分以下になうように、抵抗６５の抵抗値が設計されることで、バンドギャップ電圧基準回路２又はバンドギャップ電圧基準回路４のうちの少なくとも一方の動作状態が正常である場合には、故障検出信号がインバータ回路６６に出力されず、バンドギャップ電圧基準回路２及びバンドギャップ電圧基準回路４の動作状態が異常である場合には、故障検出信号がインバータ回路６６に出力される
インバータ回路６６は故障検出信号の信号レベルを反転する回路である。
【００６３】
次に動作について説明する。
バンドギャップ電圧基準回路２又はバンドギャップ電圧基準回路４のうちの少なくとも一方の動作状態が正常であれば、電出力回路５から基準電流Ｉｒｅｆ（Ｉｒｅｆ１又はＩｒｅｆ２）がＰＮＰバイポーラトランジスタ７のベース端子及び故障検出回路５１に出力される。
一方、バンドギャップ電圧基準回路２及びバンドギャップ電圧基準回路４の動作状態が異常であれば、電流出力回路５から基準電流ＩｒｅｆがＰＮＰバイポーラトランジスタ７のベース端子及び故障検出回路５１に出力されない。
【００６４】
そこで、故障検出回路５１は、電流出力回路５から基準電流Ｉｒｅｆが出力されれば、電流源回路の動作状態が正常（バンドギャップ電圧基準回路２又はバンドギャップ電圧基準回路４のうちの少なくとも一方の動作状態が正常）であると判断して、故障検出信号を出力しない。
一方、電流出力回路５から基準電流Ｉｒｅｆが出力されなければ、電流源回路の動作状態が異常（バンドギャップ電圧基準回路２及びバンドギャップ電圧基準回路４の動作状態が異常）であると判断して、故障検出信号を出力する。
【００６５】
即ち、故障検出回路５１のＰＮＰバイポーラトランジスタ６１は、バンドギャップ電圧基準回路２又はバンドギャップ電圧基準回路４のうちの少なくとも一方の動作状態が正常であれば、電流出力回路５から基準電流Ｉｒｅｆを受けることでオン状態になる。
一方、バンドギャップ電圧基準回路２及びバンドギャップ電圧基準回路４の動作状態が異常であれば、電流出力回路５から基準電流Ｉｒｅｆが出力されず、故障検出回路５１のＰＮＰバイポーラトランジスタ６１がオフ状態になる。
【００６６】
故障検出回路５１の電流−電圧変換回路６２は、ＰＮＰバイポーラトランジスタ６１がオン状態になることで、ＰＮＰバイポーラトランジスタ６１のコレクタ端子から電流を受けると、例えば、Ｈレベルの信号をインバータ回路６６に出力する。
これにより、故障検出回路５１のインバータ回路６６からは、故障検出信号が出力されない（例えば、Ｌレベルの信号が出力される）。
故障検出回路５１の電流−電圧変換回路６２は、ＰＮＰバイポーラトランジスタ６１がオフ状態になることで、ＰＮＰバイポーラトランジスタ６１のコレクタ端子から電流を受けなければ、例えば、Ｌレベルの信号をインバータ回路６６に出力する。
これにより、故障検出回路５１のインバータ回路６６からは、故障検出信号が出力される（例えば、Ｈレベルの信号が出力される）。
【００６７】
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【符号の説明】
【００６８】
１，３  起動回路、２，４  バンドギャップ電圧基準回路、５  電流出力回路、６  電源、７  ＰＮＰバイポーラトランジスタ、１１  制御回路、１２  起動回路、２１  ＰＮＰバイポーラトランジスタ、２２  電流−電圧変換回路、２３，２４  ＮＰＮバイポーラトランジスタ、２５  抵抗、２６，２７  インバータ回路、３１  制御回路、３２，３３  スイッチ、４１  制御回路、５１  故障検出回路、６１  ＰＮＰバイポーラトランジスタ、６２  電流−電圧変換回路、６３，６４  ＮＰＮバイポーラトランジスタ、６５  抵抗、６６  インバータ回路、１０１，１０２  ＮＰＮバイポーラトランジスタ、１０３，１０４，１０６  ＰＮＰバイポーラトランジスタ、１０５  基準抵抗、１１１〜１１４  ＮＰＮバイポーラトランジスタ、１１５，１１６  ＰＮＰバイポーラトランジスタ。
【図１】
2012243023.tif 000005
【図２】
2012243023.tif 000006
【図３】
2012243023.tif 000007
【図４】
2012243023.tif 000008
【図５】
2012243023.tif 000009
【図６】
2012243023.tif 000010
【図７】
2012243023.tif 000011
【図８】
2012243023.tif 000012
【図９】
2012243023.tif 000013
【図１０】
2012243023.tif 000014
【図１１】
2012243023.tif 000015