(57)【要約】【課題】デバイス特性に優れたＨＥＭＴ構造またはＭＩＳ（ＭＯＳ）型ＨＥＭＴ構造の半導体素子を提供する。【解決手段】基板２の上に少なくともＡｌを含むIII族窒化物からなる下地層(バッファー層)３を設けた上で、III族窒化物、好ましくはＧａＮからなる第１の半導体層(チャネル層)４と、少なくともＡｌを含むIII族窒化物、好ましくはＡｌｘＧａ１−ｘＮであってｘ≧０．２である第２の半導体層（電子供給層）６が積層されてなる半導体層群を有する半導体積層構造において、バッファー層３と第１の半導体層４とをＭＯＣＶＤ法で形成し、第２の半導体層６をＭＢＥ法で形成する。【選択図】図１
2012009501.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上に形成されたバッファー層としての下地層と、
前記下地層の上に形成された半導体層群と、を備え、
前記半導体層群は、
III族窒化物からなる単一層ないしは多重層で構成されるチャネル層としての第１の半導体層と、
前記第１の半導体層よりバンドギャップが大きいIII族窒化物からなる単一層ないしは多重層で構成される電子供給層としての第２の半導体層と、
がこの順に前記下地層の側から積層されてなる半導体基板の製造方法であって、
前記バッファー層と前記第１の半導体層とをＭＯＣＶＤ法で形成し、前記第２の半導体層をＭＢＥ法で形成することを特徴とする半導体基板の製造方法。
【請求項２】
請求項１に記載の半導体基板の製造方法において、
前記半導体層群の上に酸化物を含む絶縁膜が形成されており、
前記酸化物を含む絶縁膜を形成する工程では、
前記酸化物を構成する元素単体ないしは元素の化合物を前記第２の半導体層の上に付着させる際に、水素ガス中に水蒸気を混入させることにより、元素単体ないしは元素の化合物を酸化させることを特徴とする半導体基板の製造方法。
【請求項３】
請求項２に記載の半導体基板の製造方法において、水素ガス中に水蒸気を混入させることにより、元素単体ないしは元素の化合物を酸化させる際に、水を加熱ないしは冷却することにより水蒸気圧を制御し、もって元素単体ないしは元素の化合物を酸化させる際の酸素分圧を制御することを特徴とする半導体基板の製造方法。
【請求項４】
請求項１に記載の半導体基板の製造方法において、
前記半導体層群の上に酸化物を含む絶縁膜が形成されており、
前記酸化物を含む絶縁膜をＭＢＥ法で形成することを特徴とする半導体基板の製造方法。
【請求項５】
請求項１乃至４のいずれか１つに記載の半導体基板の製造方法において、前記第２の半導体層と前記酸化物を含む絶縁膜との間に、伝導体の位置を制御するためにIII族窒化物からなる単一層ないしは多重層で構成される伝導帯端調整層としての第３の半導体層を形成する工程を有し、この工程では前記第３の半導体層をＭＢＥ法で形成することを特徴とする半導体基板の製造方法。
【請求項６】
請求項１乃至５のいずれか１つに記載の半導体基板の製造方法において、前記第１の半導体層を流れる電流を大きくするために、前記第２の半導体層を構成する単一層ないしは多重層に不純物を添加することを特徴とする半導体基板の製造方法。
【請求項７】
請求項１乃至６のいずれか１つに記載の半導体基板にソース電極、ゲート電極およびゲート電極を形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、III族窒化物を用いた半導体基板およびそれを用いた半導体装置の製造方法、特にＭＩＳ（Metal-Insulater-Semiconductor：金属-絶縁体-半導体）型ＨＥＭＴ（High Electron Mobility Transistor：高電子移動度トランジスター）素子の製造方法に関するものである。
【背景技術】
【０００２】
ＧａＮをはじめとするIII族窒化物半導体は、バンドギャップが大きく、破壊電界強度が高く、かつ高融点であることから、ＧａＡｓ系材料に代わる、高出力、高周波、高温用の半導体デバイス材料として期待されており、そうした物性を活かすデバイスとして、ＨＥＭＴ素子などが研究、開発されている。例えば、サファイアやＳｉＣ等の基板上にいわゆるチャネル層としてＧａＮを形成し、さらにその上に、いわゆる電子供給層としてＡｌＧａＮやＡｌＮを形成するヘテロ構造型のＨＥＭＴ素子などが研究、開発されている。
【０００３】
上記のようなＨＥＭＴ素子においては、チャネル層と電子供給層の（ａ軸の）格子定数差に起因して、表面から基板へと電界が生ずるピエゾ効果（圧電効果）ならびに自発分極効果により、チャネル層表面に２次元電子ガスを生成する。ＡｌＧａＮにおいてＡｌ濃度が高いほど、その格子定数差も大きくなるので、係るピエゾ効果ならびに自発分極効果も増大する。
【０００４】
このＨＥＭＴ素子は、係るチャネル層表面において、高いキャリア濃度（シートキャリア濃度）を有するため、大電流のトランジスターとして鋭意研究開発がなされている。特に、III族窒化物半導体はシリコンよりもバンドギャップが大きいため、その耐圧が大きく、また高温動作が可能であるため、パワーＭＯＳやＩＧＢＴなどのシリコンパワーデバイスに代わるパワーデバイスとして有望である。
【０００５】
しかし、このＨＥＭＴ素子は高いキャリア濃度のために通常はノーマリオンデバイスとなる。すなわち、ゲートに電圧をかけていない状態でソースとドレインの間に電流が流れるタイプの素子しかできない。実際の応用においては、特にパワーデバイスなどでは安全上の観点から、ゲートに電圧をかけていない状態でソースとドレインの間に電流が流れないノーマリーオフデバイスが望まれている。
【０００６】
実際、実用化されているシリコンのパワーデバイス、パワーＭＯＳやＩＧＢＴはノーマリーオフデバイスである。このため、III族窒化物半導体においても、ＭＩＳ(ＭＯＳ)型ＨＥＭＴ素子のようなノーマリーオフデバイスの実現が望まれている。
【０００７】
窒化物系ＭＩＳ(ＭＯＳ)型ＨＥＭＴ素子においても、ノーマリーオフデバイスを実現するために様々な試みがなされている。その主なものとしては、
（１）リセスゲート構造による方法（特許文献１、非特許文献１〜４参照）
（２）Ａｌを含むIII族窒化物からなる半導体層のＡｌ濃度を減らして、ピエゾ効果（圧電効果）、自発分極効果抑える方法
（３）フッ素イオンをＡｌを含むIII族窒化物からなる半導体層に注入して自発分極効果抑える方法（非特許文献５〜１１参照）
（４）Ａｌを含むIII族窒化物からなる第２の半導体層（電子供給層）の厚さを極力薄くする方法（特許文献２、非特許文献１２〜１５参照）
（５）基板に非極性、反極性の基板を用いて、その上に成長したＡｌを含むIII族窒化物からなる第２の半導体層（電子供給層）の自発分極を少なくする方法（非特許文献１６、１７参照）
（６）Ａｌを含むIII族窒化物からなる第２の半導体層（電子供給層）の上にｐ型のIII族窒化物からなる層を成長させ、接合型のＨＥＭＴとする方法（特許文献３〜５、非特許文献１８〜２０参照）
（７）Ａｌを含むIII族窒化物からなる第２の半導体層（電子供給層）の上に、それよりもバンドギャップが小さい半導体層を設けて第２の半導体層（電子供給層）の伝導帯を持ちあげる方法（非特許文献２１参照）、などがある。
【０００８】
しかし、いずれの方法においても、ノーマリーオフにはなるものの、大きいしきい値電圧は得られなかった。
【０００９】
(８)一方、酸化物膜や絶縁物膜をＡｌを含むIII族窒化物からなる第２の半導体層（電子供給層）の上に堆積させたＭＩＳ（ＭＯＳ）構造を用いる方法（特許文献６〜８、非特許文献２２〜３３参照）についても、それらの膜をスパッタリングやプラズマＣＶＤやレーザーアブレーションや原子層エピタキシーなどで堆積させる、あるいは表面に形成した窒化物層をオゾンやプラズマラジカルで後から参加させるなど既に様々な方法が試みられているが、一般的にはしきい値電圧は小さく、また大きいしきい値電圧が得られても、界面準位が多く、正常に動作する半導体装置はできなかった。
【００１０】
また、絶縁物膜として非晶質のＡｌＯｎＮｙ膜を用いるという発明がなされている（特許文献９参照）が、非晶質を用いているため、界面準位が多く、正常に動作する半導体装置はできなかった。
【００１１】
また、絶縁物膜として、ＡｌＮ膜の上にＡｌ２Ｏ３膜を積層させるという発明がなされている（特許文献１０参照)が、本発明のようにＡｌＮとＡｌ２Ｏ３の混晶を用いないため、半導体層と絶縁物膜との物理化学的整合性は取れないので、本発明と全く異なる発明である。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００８−１９８７８９号公報
【特許文献２】特開２００７−２５０９５０号公報
【特許文献３】特開２００７−６６９７９号公報
【特許文献４】特開２００６−３３９５６１号公報
【特許文献５】特開２００７−１９３０９号公報
【特許文献６】特開２００３−３３２３５６号公報
【特許文献７】特開２００６−２１０５１８号公報
【特許文献８】特開２００７−２５０９５０号公報
【特許文献９】特開２００５−１８３５９７号公報
【特許文献１０】特開２００６−３２５５２号公報
【非特許文献】
【００１３】
【非特許文献１】S. Maroldt et al., Jpn. J. Appl. Physics, 48(2009) 04C-83.
【非特許文献２】M. Kuraguchi et al., phys. stat. sol. (a), 204(2007), 2010.
【非特許文献３】T. Oka et al., IEEE Electron Device Lett., 29(2008), 668.
【非特許文献４】W. Saito et al., IEEE Trans. Electron Devices, 53(2006), 356.
【非特許文献５】W. Chen et al., Appl. Phys. Lett., 92(2008), 253501.
【非特許文献６】Y. Cai et al., IEEE Electron Device Lett., 26(2005), 435.
【非特許文献７】Y. Cai et al., IEEE Trans. Electron Devices,  53(2006), 2207.
【非特許文献８】D. Song et al., IEEE Electron Device Lett., 28(2007), 189.
【非特許文献９】T. Paiacios et al., IEEE Electron Device Lett., 27(2006), 428.
【非特許文献１０】C.S. Suh et al., IEEE IDEM Tech. Digest, #35.3(2006).
【非特許文献１１】A. Basu et al., Int. Conf. Compound Semiconductor MANTECH Tech Digest (2008), pp. 253.
【非特許文献１２】T.J. Anderson et al., IEEE Electron Device Lett., 30(2009), 1251.
【非特許文献１３】C. Ostermaier et al., IEEE Electron Device Lett., 30(2009), 1030.
【非特許文献１４】Y. Ohmaki et al., Jpn. J. Appl. Phys., 45(2006), L1168.
【非特許文献１５】A. Endoh et al., Jpn. J. Appl. Phys., 43(2004), 2255.
【非特許文献１６】T. Fujiwara et al., Appl. Phys. Express, 2(2009), 011001.
【非特許文献１７】M. Kuroda et al. , J. Appl. Phys., 102(2007), 093703.
【非特許文献１８】T. Fujii et al., 46(2007), 115.
【非特許文献１９】Y. Uemoto et al., IEDM09 (2009), 165.
【非特許文献２０】Y. Uemoto et al., IEEE Trans. Electron Devices, 54(2007), 3393.
【非特許文献２１】T. Mizutani et al., IEEE Electron Device Lett., 28(2007), 549.
【非特許文献２２】Y. Niiyama et al, 47(2008), 5409, 7128.
【非特許文献２３】M. Tajima et al, Jpn. J. Appl. Phys., 48(2009) 020203.
【非特許文献２４】C.F. Lo et al., J. Vac. Sci. Technol. B, 8(2010), 52.
【非特許文献２５】S. Sugiura et al., Solid State Electronics, 54(2010)79.
【非特許文献２６】M. Kuroda et al. IEEE Trans. Electron Devices, 57(2010) 368.
【非特許文献２７】H. Kambayashi et al., IEEE Electron Device Lett., 28(2007), 1077.
【非特許文献２８】K. Matocha et al., IEEE Electron Device Lett., 52(2005), 6.
【非特許文献２９】S.C. Binari et al., Proc. Electrochem. Soc., Vol.95-21. pp.136.
【非特許文献３０】R. Therrien et al., Microchem. Eng., 48(1999), 303.
【非特許文献３１】F. Ren et al., Solid-State Electron. 43(1999), 1817.
【非特許文献３２】P. Chen et al., Proc. Mater. Res. Soc., 622(2000), T.2.9.1.
【非特許文献３３】K.-W. Lee et al., Electron Lett., 38(2002), 829.
【発明の概要】
【発明が解決しようとする課題】
【００１４】
これまでのＨＥＭＴ構造またはＭＩＳ（ＭＯＳ）型ＨＥＭＴ構造の半導体積層構造は、いずれもＭＯＣＶＤ法(有機金属気相成長法)やＭＢＥ法（分子線エピキシー法）により形成されていた。ＭＯＣＶＤ法は成長速度が速いが、炭素、水素などの不純物が入りやすいという欠点があった。一方、ＭＢＥ法は成長速度が遅いが、成長膜の純度が良い、薄い膜形成において制御性が良いという長所があった。
【００１５】
本発明は、上記の二つの方法の特徴を活かして、ＨＥＭＴ構造またはＭＩＳ（ＭＯＳ）型ＨＥＭＴ構造の半導体積層構造を形成する際に、主には従来のようにＭＯＣＶＤ法を用い、特に半導体層の特性上重要な層についてはＭＢＥ法を用いることにより、これまで得られなかった性能の半導体素子を得ることができるようにすることを第１の目的とする。
【００１６】
また、本発明は、しきい値電圧を高くするとともに、界面準位を少なくし、ノーマリーオフでかつ正常に動作する半導体素子を得ることができるようにすることを第２の目的とする。
【課題を解決するための手段】
【００１７】
請求項１に記載の発明では、上記第１の目的を達成するため、基板と、前記基板の上に形成されたバッファー層としての下地層と、前記下地層の上に形成された半導体層群と、を備え、前記半導体層群は、III族窒化物からなる単一層ないしは多重層で構成されるチャネル層としての第１の半導体層と、前記第１の半導体層よりバンドギャップが大きいIII族窒化物からなる単一層ないしは多重層で構成される電子供給層としての第２の半導体層と、がこの順に前記下地層の側から積層されてなる半導体基板の製造方法であって、前記バッファー層と前記第１の半導体層とをＭＯＣＶＤ法で形成し、前記第２の半導体層をＭＢＥ法で形成することを特徴とする。
【００１８】
請求項２に記載の発明では、上記第１の目的を達成するため、請求項１に記載の半導体基板の製造方法において、前記半導体層群の上に酸化物を含む絶縁膜が形成されており、前記酸化物を含む絶縁膜を形成する工程では、前記酸化物を構成する元素単体ないしは元素の化合物を前記第２の半導体層の上に付着させる際に、水素ガス中に水蒸気を混入させることにより、元素単体ないしは元素の化合物を酸化させることを特徴とする。
【００１９】
請求項３に記載の発明では、請求項２に記載の半導体基板の製造方法において、水素ガス中に水蒸気を混入させることにより、元素単体ないしは元素の化合物を酸化させる際に、水を加熱ないしは冷却することにより水蒸気圧を制御し、もって元素単体ないしは元素の化合物を酸化させる際の酸素分圧を制御することを特徴とする。
【００２０】
請求項４に記載の発明では、請求項１に記載の半導体基板の製造方法において、前記半導体層群の上に酸化物を含む絶縁膜が形成されており、前記酸化物を含む絶縁膜をＭＢＥ法で形成することを特徴とする。
【００２１】
請求項５に記載の発明では、請求項１乃至４のいずれか１つに記載の半導体基板の製造方法において、前記第２の半導体層と前記酸化物を含む絶縁膜との間に、伝導体の位置を制御するためにIII族窒化物からなる単一層ないしは多重層で構成される伝導帯端調整層としての第３の半導体層を形成する工程を有し、この工程では前記第３の半導体層をＭＢＥ法で形成することを特徴とする。
【００２２】
請求項６に記載の発明では、請求項１乃至５のいずれか１つに記載の半導体基板の製造方法において、前記第１の半導体層を流れる電流を大きくするために、前記第２の半導体層を構成する単一層ないしは多重層に不純物を添加することを特徴とする。
【００２３】
請求項７に記載の発明では、請求項１乃至６のいずれか１つに記載の半導体基板にソース電極、ゲート電極およびゲート電極を形成する半導体装置の製造方法を特徴とする。
【図面の簡単な説明】
【００２４】
【図１】半導体積層構造１を用いて形成されたＨＥＭＴ素子の構成を示す概要図である。
【図２】変形例に係るＨＥＭＴ素子の構成を示す概要図である。
【図３】変形例に係るＨＥＭＴ素子の構成を示す概要図である。
【図４】半導体積層構造１を用いて形成されたＭＩＳ（ＭＯＳ）型ＨＥＭＴ素子の構成を示す概要図である。
【図５】変形例に係るＭＩＳ（ＭＯＳ）型ＨＥＭＴ素子の構成を示す概要図である。
【図６】変形例に係るＭＩＳ（ＭＯＳ）型ＨＥＭＴ素子の構成を示す概要図である。
【図７】水蒸気圧力を制御して酸素分圧を精密制御して酸化物を含む絶縁膜を形成する方法を概要図である。
【図８】変形例に係る水蒸気圧力を制御して酸素分圧を精密制御して酸化物を含む絶縁膜を形成する方法を概要図である。
【発明を実施するための形態】
【００２５】
図１は、本実施の形態に係る半導体積層構造１を用いて形成されたＨＥＭＴ素子の構成を示す概念図である。なお、図示の都合上、図１における各層の厚みの比率は、実際の比率を反映したものとはなっていない。
【００２６】
半導体積層構造１は、所定の基板２の上に、下地層(バッファー層)３と、第１の半導体層(チャネル層)４と、第２の半導体層（電子供給層）６とを備える。以下、第１の半導体層(チャネル層)４と、第２の半導体層（電子供給層）６とを総じて、単に半導体層もしくは半導体層群と称することがある。また、以下に示すように半導体積層構造１は基板２の上にこれら半導体層群をエピタキシャル成長させることで形成され、基板と同様の態様でその後の素子形成に供されることから、半導体積層構造１のことをエピタキシャル基板とも称する場合がある。
【００２７】
また、ＨＥＭＴ素子は、係る半導体積層構造１に、ゲート電極７、ソース電極８、ドレイン電極９を形成してなる。
【００２８】
また、基板２は、その上に形成する下地層(バッファー層)３や半導体層の組成や構造、あるいは各層の形成手法に応じて適宜に選択される。例えば、基板２としては、サファイア、炭化ケイ素、シリコン、ゲルマニウム、酸化物(ＺｎＯ、ＬｉＡｌＯ２，ＬｉＧａＯ２，ＭｇＡｌ２Ｏ４，（ＬａＳｒ）（ＡｌＴａ）Ｏ３，ＮｄＧａＯ３，ＭｇＯなど)、Ｓｉ-Ｇｅ合金、ＩＩＩ―Ｖ族化合物(ＧａＡｓ，ＡｌＮ，ＧａＮ，ＡｌＧａＮ、ＡｌＩｎＮ)、ホウ化物(ＺｒＢ２など)、などを用いることができる。基板２の厚みには特段の材質上の制限はないが、取り扱いの便宜上、数百μｍ〜数ｍｍの厚みのものが好適である。
【００２９】
また、下地層(バッファー層)３は、その上に形成する半導体層の組成や構造、あるいは各層の形成手法に応じて、様々なIII族窒化物からなる単一層ないしは多重層から形成される。下地層(バッファー層)３は０．５μｍ以上から５μｍ以下の厚みに形成されるのが好ましく、歪や転位密度ができるだけ少ない構造とするのが望ましい。
【００３０】
また、このような、下地層(バッファー層)３は、ＭＯＣＶＤ法にて形成される。成長速度が速いＭＯＣＶＤ法を用いて下地層を厚くしておくと、第１の半導体層(チャネル層)４も厚くできるため高い耐圧のデバイスが得られる。成膜条件を適宜に調整することにより、転位密度が１×１０11／ｃｍ2以下であるように、好ましくは、５×１０10／ｃｍ2以下であるように、より好ましくは、１×１０10／ｃｍ2以下であるように形成されてなる。
【００３１】
第１の半導体層(チャネル層)４は、好ましくは高抵抗のIII族窒化物にて形成される。より好ましくは、抵抗を低減する要因となる不純物を含まない、ＧａＮ（ｉ−ＧａＮ）にて形成される。図１においては、第１の半導体層(チャネル層)４をｉ−ＧａＮにて形成した場合を例示している。第１の半導体層(チャネル層)４も、ＭＯＣＶＤ法にて形成される。成長速度が速いＭＯＣＶＤ法を用いると第１の半導体層(チャネル層)４が厚くできるため高い耐圧のデバイスが得られる。
【００３２】
なお、第１の半導体層(チャネル層)４の上面近傍には、第２の半導体層（電子供給層）６からキャリアとなる電子が供給されることにより、高濃度の２次元電子ガスが生成する２次元電子ガス領域５が形成されることになる。このため、第１の半導体層(チャネル層)４は、厚さが大きいほど耐圧が大きくなるが、一方で、あまり厚みが大きすぎるとクラックが発生しやすくなることから、１〜１０μｍ程度の厚みに形成されるのが好適である。
【００３３】
第２の半導体層（電子供給層）６は、少なくともＡｌを含むIII族窒化物にて形成されてなる。好ましくは、ＡｌｘＧａ１−ｘＮなる組成を有するIII族窒化物にて、第２の半導体層（電子供給層）６のバンドギャップが第１の半導体層(チャネル層)４のバンドギャップよりも大きくなるように形成される。第２の半導体層（電子供給層）６は、その厚さが厚いほど自発分極により、第２の半導体層（電子供給層）６から第１の半導体層(チャネル層)４の上面近傍供給される電子の数が多くなるため、２次元電子ガス領域５に高い電子濃度の２次元電子ガスが形成されることになる。従って、第２の半導体層（電子供給層）６は、デバイス動作の点(すなわちゲート電圧印加に対する主電流の制御性という点)から作製するデバイスの構造に応じて、全体として、２０ｎｍ〜６０ｎｍの厚みに形成される。
【００３４】
第２の半導体層（電子供給層）６は、ＭＢＥ法にて形成される。この膜は高純度にする方が好ましいので、ＭＢＥ法を用いて生成することが好ましい。第２の半導体層（電子供給層）６をｘの値が大きいIII族窒化物、つまりは、Ａｌ過剰なIII族窒化物にて形成するほど、ピエゾ効果は増し、２次元電子ガス領域５におけるシートキャリア濃度は向上する。好ましくは、第２半導体層６はｘ≧０．２をみたす範囲のIII族窒化物にて形成される。ただし、ｘが大きい場合は、クラックが生じやすくなるため、クラックが生じない成長条件を選択することが必要である。また、２次元電子ガス領域５と第２の半導体層（電子供給層）６の間に第２の半導体層（電子供給層）６よりもバンドギャップが大きい半導体層を生成させて２次元電子ガス領域５の電子の移動度を高めることもできる。
【００３５】
ゲート電極７は、ＨＥＭＴ構造の場合には第２の半導体層（電子供給層）６の表面に、例えば、Ｐｄ／Ｔｉ／Ａｕにてショットキー接合により形成される。また、ソース電極８およびドレイン電極９は、第２の半導体層（電子供給層）６の表面に、例えば、Ｔｉ／Ａｕ／Ｎｉ／Ａｕにてオーミック接合により形成される。ソース電極８およびドレイン電極９の形成に際しては、第２の半導体層（電子供給層）６の表面の電極形成箇所に、所定のコンタクト処理がなされた上で行われてもよい。
【００３６】
このような構成を有するＨＥＭＴ素子において、第１の半導体層(チャネル層)４と第２の半導体層（電子供給層）６との格子定数差に起因して、表面から基板へと電界が生ずるピエゾ効果ならびに自発分極効果により、第１の半導体層(チャネル層)４の表面に２次元電子ガス領域５が生成することになる。
【００３７】
なお、ＨＥＭＴ素子の構造は、上述の実施の形態に限定されるものではなく、種々の構造をとることが可能である。図２、図３は、本実施の形態に係る半導体積層構造１を用いて作製される、上記とは異なる構造のＨＥＭＴ素子の例について示す図である。
【００３８】
図２は、第２の半導体層（電子供給層）６を構成する単一層ないしは多重層のどれか一つ以上に不純物を添加することにより、２次元電子ガス領域５におけるシートキャリア濃度を大きくできるため、より電流が流れるＨＥＭＴ素子ができる。また、自発分極やピエゾ分極に頼らず、不純物濃度により２次元電子ガス領域５におけるシートキャリア濃度を大きくできるので、第２の半導体層（電子供給層）６の厚さが薄くても、電流が流れるＨＥＭＴ素子ができる。この際、第２の半導体層（電子供給層）６を薄くすることができるため、より容易にノーマリーオフのＨＥＭＴ素子ができるため、より大きいしきい値電圧のＨＥＭＴ素子ができる。添加する不純物としては、ｎ型のドーパントとしてＳｉをドープしても良いし、また、Ｓｉに代わる他の元素が、第２の半導体層（電子供給層）６を構成する単一層ないしは多重層のどれか一つ以上ドープされる態様であってもよい。
【００３９】
図３は、第２の半導体層（電子供給層）６の上に、第２の半導体層（電子供給層）６とゲート電極の間に、伝導体の位置を制御するためにIII族窒化物からなる単一層ないしは多重層で構成される第３の半導体層(伝導帯端調整層)１１を有するＨＥＭＴ構造を示している。第３の半導体層(伝導帯端調整層)１１は、バンドギャップが大きいため、第２の半導体層（電子供給層）６の伝導帯端の高さを調整する機能を有し、このためノーマリーオフのしきい値電圧を大きくすることができる。
【００４０】
また、ＭＩＳ（ＭＯＳ）型ＨＥＭＴ素子とする場合は、上述の実施の形態において、最上層の半導体層の上に絶縁膜を設置して作製するもので、図４〜図６の構造をとる。図４のＭＩＳ（ＭＯＳ）型ＨＥＭＴ素子においては、基板２の上にIII族窒化物からなる下地(バッファー)層３を設けた上で、III族窒化物、好ましくはＧａＮからなる第１半導体層４と、少なくともＡｌを含むIII族窒化物、好ましくはＡｌｘＧａ１−ｘＮであってｘ≧０．２である第２の半導体層（電子供給層）６が積層されてなる半導体層群を形成し、その上により高純度の絶縁膜１０をＭＢＥ法で形成することにより、第２の半導体層（電子供給層）６と絶縁膜１０の間に電気的に活性な界面準位を少なくすることにより、大きいしきい値電圧で動作可能なノーマリーオフ素子が実現される。
【００４１】
図５は、第２の半導体層（電子供給層）６を構成する単一層ないしは多重層のどれか一つ以上に不純物を添加することにより、２次元電子ガス領域５におけるシートキャリア濃度を大きくできるため、より電流が流れるＭＩＳ（ＭＯＳ）型ＨＥＭＴ素子ができる。また、自発分極やピエゾ分極に頼らず、不純物濃度により２次元電子ガス領域５におけるシートキャリア濃度を大きくできるので、第２の半導体層（電子供給層）６の厚さが薄くても、電流が流れるＭＩＳ（ＭＯＳ）型ＨＥＭＴ素子ができる。この際、第２の半導体層（電子供給層）６を薄くすることができるため、より容易にノーマリーオフのＭＩＳ（ＭＯＳ）型ＨＥＭＴ素子ができるため、より大きいしきい値電圧のＭＩＳ（ＭＯＳ）型ＨＥＭＴ素子ができる。添加する不純物としては、ｎ型のドーパントとしてＳｉをドープしても良いし、また、Ｓｉに代わる他の元素が、第２の半導体層（電子供給層）６を構成する単一層ないしは多重層のどれか一つ以上ドープされる態様であってもよい。
【００４２】
図６は、第２の半導体層（電子供給層）６の上に、第２の半導体層（電子供給層）６と絶縁膜１０の間に、伝導体の位置を制御するためにIII族窒化物からなる単一層ないしは多重層で構成される第３の半導体層(伝導帯端調整層)１１を有するＭＩＳ（ＭＯＳ）型ＨＥＭＴ構造を示している。第３の半導体層(伝導帯端調整層)１１は、バンドギャップが大きいため、第２の半導体層（電子供給層）６の伝導帯端の高さを調整する機能を有し、このためノーマリーオフのしきい値電圧を大きくすることができる。
【００４３】
上記した半導体積層構造１は、通常はＭＯＣＶＤ法により成長される。ＭＯＣＶＤ法は成長速度が速いため、バツフアー層や、第１の半導体層(チャネル層)４は厚い膜を作製できるので、耐圧を高くし、転位密度を低くするために有利である。しかし、二次元電子ガス領域によるシートキャリア濃度を決める第２の半導体層（電子供給層）６や第３の半導体層(伝導帯端調整層)１１については、ＭＯＣＶＤ法を用いるよりも、純度が高い半導体層ができるＭＢＥ法を用いることが有利である。
【００４４】
また、一般的には二次元電子ガス領域５によるシートキャリア濃度が大きいため、ノーマリオンのＨＥＭＴ素子またはＭＩＳ（ＭＯＳ）型ＨＥＭＴ素子が作られる。このようなＨＥＭＴ素子またはＭＩＳ（ＭＯＳ）型ＨＥＭＴ素子をノーマリーオフにするためには、この二次元電子ガス領域におけるシートキャリア濃度を減少させるために、既に述べたように、（１）リセスゲート構造による方法、（２）Ａｌを含むIII族窒化物からなる半導体層のＡｌ濃度を減らして、ピエゾ効果（圧電効果）、自発分極効果抑える方法、（３）フッ素イオンをＡｌを含むIII族窒化物からなる半導体層に注入して自発分極効果抑える方法、（４）Ａｌを含むIII族窒化物からなる第２の半導体層（電子供給層）６の厚さを極力薄くする方法、（５）基板に非極性、反極性の基板を用いて、その上に成長したＡｌを含むIII族窒化物からなる第２の半導体層（電子供給層）６の自発分極を少なくする方法、などが試みられてきたが、いずれの方法も２次元電子ガス層によるシートキャリア濃度を減少してしまうため、大電流が流せるというＨＥＭＴ素子の特徴が抑制されてしまう上、仮にノーマリーオフができても、しきい値電圧が小さい、という欠点を有している。
【００４５】
また、大電流が流せるというＨＥＭＴ素子の特徴を活かして、かつしきい値電圧を大きくするために、（６）Ａｌを含むIII族窒化物からなる第２の半導体層（電子供給層）６の上にｐ型のIII族窒化物からなる層を成長させ、接合型のＨＥＭＴとする方法、（７）Ａｌを含むIII族窒化物からなる第２の半導体層（電子供給層）６の上に、それよりもバンドギャップが小さい半導体層を設けて第２の半導体層（電子供給層）６の伝導帯を持ちあげてＨＥＭＴとする方法、も試みられてきたが、しきい値電圧が十分大きくなく、ゲートのリーク電流も大きい、という欠点を有している。
【００４６】
また、(８)Ａｌを含むIII族窒化物からなる第２の半導体層（電子供給層）６の上に酸化物膜や絶縁物膜を堆積させたＭＩＳ（ＭＯＳ）構造を用いる方法は、シリコンのＭＯＳデバイスに類似した方法ではあるが、これまで試みられてきたＭＩＳ（ＭＯＳ）構造の絶縁膜は、Ｓｉ３Ｎ４、ＳｉＯ２、Ｇａ２Ｏ３、Ｇｄ２Ｏ３、ポリシリコンなどであり、しきい値電圧が大きくても界面準位密度が大きく、良好な半導体装置は製造できなかった。
【００４７】
本実施の形態に係るＨＥＭＴ素子では、二次元電子ガス領域によるシートキャリア濃度を決める第２の半導体層（電子供給層）６については、純度が高い半導体層ができるＭＢＥ法を用いているため、二次元電子ガス領域によるシートキャリア濃度がより高くなるほか、第３の半導体層(伝導帯端調整層)１１もより平坦な層が形成されているため、より性能が良いＨＥＭＴ素子実現されており、係る半導体装置は、従来開示された技術から容易に想到される値を遙かに上回るものである。本実施の形態においては、第２の半導体層（電子供給層）６や第３の半導体層(伝導帯端調整層)１１をＭＢＥ法で作製しているため、より多くの電子が二次元電子ガス領域に供給され、より大きな電流が流れ、より高周波で動作可能なＨＥＭＴ素子が実現できたと推察される。
【００４８】
また、本実施の形態に係るＭＩＳ（ＭＯＳ）型ＨＥＭＴ素子では、絶縁膜１０をＭＢＥ法で作製しているため、絶縁膜１０の純度があがり、より平坦な絶縁膜ができるため界面準位密度が下がり、しきい値電圧も高く、リーク電流も小さいＭＩＳ（ＭＯＳ）型ＨＥＭＴ素子が実現されており、係る半導体装置は、従来開示された技術から容易に想到される値を遙かに上回るものである。本実施の形態においては、二次元電子ガス領域５によるシートキャリア濃度を決める第２の半導体層（電子供給層）６や絶縁膜１０については、純度が高い半導体層、絶縁膜ができるＭＢＥ法を用いているため、二次元電子ガス領域によるシートキャリア濃度がより高くなるほか、絶縁膜を第２の半導体層（電子供給層）と物理化学的に整合するように組成を制御でき、そのため電気的に活性な界面準位が少なくなることで、大きいしきい値電圧で動作可能なノーマリーオフ素子が実現できたと推察される。
【００４９】
以上、説明したように、本実施の形態に係るＨＥＭＴ素子においては、基板２の上にIII族窒化物からなる下地層(バッファー層)３を設けた上で、III族窒化物、好ましくはＧａＮからなる第１の半導体層４とをＭＯＣＶＤ法により形成する。また少なくともＡｌを含むIII族窒化物、好ましくはＡｌｘＧａ１−ｘＮであってｘ≧０．２である第２の半導体層（電子供給層）６や第３の半導体層(伝導帯端調整層)１１を形成するのにＭＢＥ法を用いるため、酸化物膜や絶縁物膜をより高純度で、また第３の半導体層(伝導帯端調整層)１１をより平坦にできるため、より高速、高周波で動作可能なＨＥＭＴ素子等が実現されている。
【００５０】
また、本実施の形態に係るＭＩＳ（ＭＯＳ）型ＨＥＭＴ素子においては、基板２の上にIII族窒化物からなる下地層(バッファー層)３を設けた上で、III族窒化物、好ましくはＧａＮからなる第１半導体層４とをＭＯＣＶＤ法により形成する。また少なくともＡｌを含むIII族窒化物、好ましくはＡｌｘＧａ１−ｘＮであってｘ≧０．２である第２の半導体層（電子供給層）６やＭＩＳ（ＭＯＳ）型ＨＥＭＴ構造の場合に形成される絶縁膜１０を形成するのにＭＢＥ法を用いるため、絶縁物膜をより高純度で、かつ第２の半導体層（電子供給層）６にできるだけ物理化学的に整合するように形成することにより、第２の半導体層（電子供給層）６と絶縁膜１０の間に電気的に活性な界面準位を少なくすることにより、大きいしきい値電圧（少なくとも＋１Ｖ以上、好ましくは＋３Ｖ以上）で動作可能なノーマリーオフ素子が実現されている。
【００５１】
＜変形例＞
上記した種々の実施の形態において、ソース電極とドレイン電極の下の半導体層は、第２の半導体層（電子供給層）６であっても、第３半導体層(伝導帯端調整層)１１であっても、その一部を例えば反応性イオンエッチング（ＲＩＥ）にてエッチングして、その一部分を露出させたうえで、ソース電極８およびドレイン電極９を形成した構成になっていてもよい。
【００５２】
また、ソース電極とドレイン電極の下の半導体層は、第２の半導体層（電子供給層）６であっても、第３半導体層(伝導帯端調整層)１１であっても、その一部を例えば反応性イオンエッチング（ＲＩＥ）にてエッチングして、その一部分を露出させたうえで、コンタクト層としてＳｉをドープしたＧａＮを選択再成長によって設け、ソース電極とドレイン電極をその上部に形成した構成になっていてもよい。
【００５３】
また、ソース電極とドレイン電極の下の半導体層は、第２の半導体層（電子供給層）６であっても、第３半導体層(伝導帯端調整層) １１であっても、第２の半導体層（電子供給層）６の一部までテーパ状の溝を設け、その底面上にゲート電極７を設けた構成になっていてもよい。  
【００５４】
さらに、絶縁膜１０は、ＭＢＥ法で形成する以外に、以下のようにして形成してもよい。すなわち、図７ないしは図８に示す装置を用い、酸化物を構成する元素ないしは元素の化合物を酸化する目的で、絶縁膜成長装置に水素ガスを流す配管の途中に水を加熱ないしは冷却して水蒸気圧力を制御する装置を設置して、もって水素ガス中の水蒸気圧を制御することによって、水素ガス中の酸素分圧を精密制御して酸化物を含む絶縁膜１０を形成する。
【００５５】
具体的には、図７に示す装置では、絶縁膜成長装置１１２に、元素A化合物ガス導入口１１４、元素B化合物ガス導入口１１６、元素X化合物ガス導入口１２０から元素A化合物ガス、元素B化合物ガス、元素X化合物ガスがそれぞれ導入され、水素ガス導入口１０７から水素ガスが導入される。また、ガス排気口１１８からガスが排出される。さらに、水素ガスが導入される配管の途中にバルブ１１１を介して水蒸気発生装置１０４が接続されており、この水蒸気発生装置１０４における水（純水）１０５を水蒸気圧力調整用ヒーターおよび冷却装置６で加熱ないしは冷却して水蒸気圧力が制御される。この水蒸気圧力は、バルブ１０９を介し露点測定装置１１０で測定される。絶縁膜成長装置１１２内には、成長装置ヒーター１０１およびサセプター１０２が設けられており、その上に半導体層付き基板１０３が設置される。
【００５６】
この図７に示す装置において、まず、バルブ１０８を閉じ、バルブ１０９、１１１、１１３、１１８を開けて、装置１１２内を真空引きした後、バルブ１１３を閉じて水蒸気圧を所定圧に調整し、次にバルブ１０８、１１３を開いて水素ガスを導入口１０７から流し、バルブ１１５、１１７、１２１を開いて酸化物を構成する元素ないしは元素の化合物を形成するためのガスを導入する。その際、水素ガス中の水蒸気圧を制御することによって、水素ガス中の酸素分圧を精密制御して酸化物を含む絶縁膜１０を形成する。酸化物を含む絶縁膜１０の酸化物の組成比については、第２の半導体層（電子供給層）６の表面と物理化学的に整合するように組成比を決定する。具体的には、格子定数、熱膨張率、界面準位密度などの観点からその組成を決定する。
【００５７】
例えば、Ａｌ２Ｏ３の絶縁膜１０を形成する場合、上記の半導体積層構造１の基板１０３を設置し、キャリーガスとして水素ガスを導入口１０７から流しながら、ＴＭＡ（酸化物を構成する元素の化合物）を導入口１１４から流す。この際、水素ガス中の水蒸気圧力を精密制御するために、水素ガス配管の途中に超純水を入れた容器を接続し、この容器の温度を加熱または冷却することにより水蒸気圧力を調整する。水蒸気圧力は露点計１１０を用いて精密測定する。この際、ＴＭＡが酸化するように、熱力学的計算に基づいた酸素分圧となるように、水蒸気圧力を調整してＡｌ２Ｏ３の絶縁膜１０を形成する。酸素分圧は、Ｈ２Ｏ＝Ｈ２+１／２Ｏ２の反応に基づき、ＰＯ2＝Ｋ２／ＰＨ２Ｏ２で簡単に計算できる。ここでＫはＨ２Ｏ＝Ｈ２+１／２Ｏ２の反応の平衡定数である。
【００５８】
また、図８に示す装置では、元素A１２３、元素B１２６を元素A蒸発セル１２２、元素B蒸発セル１２５から元素A加熱ヒーター１２４、元素B加熱ヒーター１２７を用いてそれぞれ蒸発させる。これ以外は、図７に示す装置と同じである。この図８に示す装置においても、図７に示す装置と同様、水素ガス中の水蒸気圧を制御することによって、水素ガス中の酸素分圧を精密制御して酸化物を含む絶縁膜１０を形成する。
【００５９】
例えば、Ａｌ２Ｏ３−Ｇａ２Ｏ３の混晶からなる絶縁膜１０を形成する場合、上記の半導体積層構造１の基板１０３を設置し、真空状態にしてＡｌとＧａ（酸化物を構成する元素）をクヌーセンセル１２２と１２５から蒸発させる。この際、水素ガスを導入口１０７から流しながら、水素ガス中の水蒸気圧力を精密制御するために、水素ガス配管の途中に超純水を入れた容器を接続し、この容器の温度を加熱または冷却することにより水蒸気圧力を調整する。水蒸気圧力は露点計１０を用いて精密測定する。この際、蒸発させたＡｌとＧａが酸化するように、熱力学的計算に基づいた酸素分圧となるように、水蒸気圧力を調整してＡｌ２Ｏ３−Ｇａ２Ｏ３の絶縁膜３４を形成する。
【００６０】
このように、酸化物を構成する元素ないしは元素の化合物を酸化する目的で、薄膜成長装置に水素ガスを流す配管の途中に水を加熱ないしは冷却して水蒸気圧力を制御する装置を有し、もって水素ガス中の水蒸気圧を制御することによって、水素ガス中の酸素分圧を精密制御することによって酸化物を構成する元素ないしは元素の化合物の酸化を行うようにすれば、結晶品質の良い絶縁膜を下地層の上方の半導体層群の上に堆積でき、リーク電流が少なく、界面準位が少なく、良好なデバイス特性を有する半導体装置が実現される。
【実施例】
【００６１】
（実施例１）
本実施例においては、上述の実施の形態に係る半導体積層構造１と、これを用いたＭＯＳ型ＨＥＭＴ素子とを作製した。まず、２インチ径の厚さ６００μｍのＣ面サファイア単結晶を用い、これを所定のＭＯＣＶＤ装置の反応菅内に設置した。ＭＯＣＶＤ装置は、反応ガスあるいはキャリアガスとして、少なくともＨ2、Ｎ2、ＴＭＧ（トリメチルガリウム）、ＴＭＡ（トリメチルアルミニウム）、ＮＨ3、およびシランガスが、反応管内に供給可能とされている。キャリアガスとして、水素を流速３．５ｍ／ｓｅｃで流しながら、反応管内の圧力を２５Ｔｏｒｒに保ちつつ、基板２９を１２１０℃まで昇温した後、１０分間保持し、基板２９のサーマルクリーニングを実施した。
【００６２】
その後、基板温度を１２１０℃に保ちつつ、ＴＭＡとそのキャリアガスである水素とを供給するとともに、ＮＨ3とそのキャリアガスである水素とを供給することにより、下地層（バッファー層）３として、１．５μｍの厚さのＡｌＮ層を成長させた。その際には、ＴＭＡとＮＨ３との供給モル比がＴＭＡ：ＮＨ3＝１：４００となるようにそれぞれの流量を制御した。このようにして得た下地層（バッファー層）３の（００２）面についてのＸ線ロッキングカーブ半値幅は、７０秒であり、転位密度は３×１０１３／ｃｍ2であった。
【００６３】
引き続き、温度を１１１０℃、圧力を７５０Ｔｏｒｒとしたうえで、ＴＭＧとＮＨ３とを供給モル比がＴＭＧ：ＮＨ３＝１：１８００となるように供給して、第１の半導体層(チャネル層)として厚さ２.５μｍのＧａＮ層を形成した。この際、成膜速度を約３．５μｍ／ｈｒとなるように、ＴＭＧ及びＮＨ3の供給量を設定した。
【００６４】
第１の半導体層(チャネル層)であるＧａＮ層の形成後、Ａｌ、Ｇａ、Ｉｎのクヌーセンセルと窒素のラジカルソース源を有するＭＢＥ装置を用いて、８００℃とし、Ａｌ０．２５Ｇａ０．７５Ｎなる組成を有する第２の半導体層（電子供給層）６を形成した。以上により、半導体積層構造１を得た。
【００６５】
さらに、半導体積層構造１の表面の所定位置に、Ｐｄ／Ｔｉ／Ａｕからなるゲート電極７を、ショットキー接合にて形成し、Ｔｉ／Ａｕ／Ｎｉ／Ａｕからなるソース電極８およびドレイン電極９をオーミック接合にて形成し、ＨＥＭＴ素子を得た。
【００６６】
このようにして得られたＨＥＭＴ素子について、電流密度７８０ｍＡ／ｍｍ、ゲート長を２μｍとした場合の室温におけるトランスコンダクタンスは１７０ｍＳ／ｍｍが得られた。
（比較例１）
本比較例としては、実施例１と同様の構造の半導体積層構造を全てＭＯＣＶＤ法により作製した。Ａｌ０．２５Ｇａ０．７５Ｎなる組成を有する第２半導体層６を形成する際には、１０９０℃とし、ＴＭＡとＴＭＧとＮＨ3とを供給モル比がＴＭＡ：ＴＭＧ：ＮＨ3＝０．１５：０．６：１８００となるように供給して、Ａｌ０．２５Ｇａ０．７５Ｎなる組成を有する第２の半導体層（電子供給層）６を形成した。
【００６７】
さらに、半導体積層構造１の表面の所定位置に、Ｐｄ／Ｔｉ／Ａｕからなるゲート電極７を、ショットキー接合にて形成し、Ｔｉ／Ａｕ／Ｎｉ／Ａｕからなるソース電極８およびドレイン電極９をオーミック接合にて形成し、ＨＥＭＴ素子を得た。
【００６８】
このようにして得られたＨＥＭＴ素子について、電流密度４２０ｍＡ／ｍｍ、ゲート長を２μｍとした場合の室温におけるトランスコンダクタンスは１４０ｍＳ／ｍｍが得られた。
（実施例２）
実施例１と同様に、下地層(バッファー層)３と第１の半導体層(チャネル層)４をＭＯＣＶＤ法により、第２半導体層６をＭＢＥ法により形成した。Ａｌ、Ｇａ、Ｉｎのクヌーセンセルと窒素のラジカルソース源を有するＭＢＥ装置を用いて、８００℃とし、約１０ｎｍのＡｌ０．２Ｉｎ０．８Ｎ層から成る第２の半導体層（電子供給層）６を形成した。以上により、半導体積層構造１を得た。
【００６９】
さらに、半導体積層構造１の表面の所定位置に、Ｐｄ／Ｔｉ／Ａｕからなるゲート電極７を、ショットキー接合にて形成し、Ｔｉ／Ａｕ／Ｎｉ／Ａｕからなるソース電極８およびドレイン電極９をオーミック接合にて形成し、ＭＩＳ型ＨＥＭＴ素子を得た。
【００７０】
このようにして得られたＭＩＳ型ＨＥＭＴ素子について、電流密度８２０ｍＡ／ｍｍ、ゲート長を２μｍとした場合の室温におけるトランスコンダクタンスは１９０ｍＳ／ｍｍが得られた。
（比較例２）
本比較例としては、実施例１と同様の構造の半導体積層構造を全てＭＯＣＶＤ法により作製した。Ａｌ０．２Ｉｎ０．８Ｎなる組成を有する第２半導体層６を形成する際には、１０９０℃とし、ＴＭＡとＴＭＩとＮＨ３とを供給モル比がＴＭＡ：ＴＭＩ：ＮＨ３＝０．２５：０．７５：１８００となるように供給して、Ａｌ０．２Ｉｎ０．８Ｎなる組成を有する第２の半導体層（電子供給層）６を形成した。
【００７１】
さらに、半導体積層構造１の表面の所定位置に、Ｐｄ／Ｔｉ／Ａｕからなるゲート電極７を、ショットキー接合にて形成し、Ｔｉ／Ａｕ／Ｎｉ／Ａｕからなるソース電極８およびドレイン電極９をオーミック接合にて形成し、ＨＥＭＴ素子を得た。
【００７２】
このようにして得られたＨＥＭＴ素子について、電流密度５６０ｍＡ／ｍｍ、ゲート長を２μｍとした場合の室温におけるトランスコンダクタンスは１６０ｍＳ／ｍｍが得られた。
（実施例３）
実施例１と同様に、下地層(バッファー層)３、第１の半導体層(チャネル層)４をＭＯＣＶＤ法により作製し、その後  実施例２と同様に、Ａｌ、Ｇａ、Ｉｎのクヌーセンセルと窒素のラジカルソース源を有するＭＢＥ装置を用いて、８００℃とし、約１０ｎｍのＡｌ０．２Ｉｎ０．８Ｎ層から成る第２の半導体層（電子供給層）６を形成した。以上により、半導体積層構造１を得た。
【００７３】
このようにして得られた半導体積層構造１の表面に、Ａｌ２Ｏ３の酸化膜による絶縁膜をＭＢＥ法により形成した。Ａｌはクヌーセンセルより供給し、酸素は酸素ガスをＭＢＥ装置内に供給し、Ａｌ２Ｏ３の絶縁膜を形成した。
【００７４】
さらに、半導体積層構造１の表面の所定位置に、Ｐｄ／Ｔｉ／Ａｕからなるゲート電極７を、ショットキー接合にて形成し、Ｔｉ／Ａｕ／Ｎｉ／Ａｕからなるソース電極８およびドレイン電極９をオーミック接合にて形成し、ＨＥＭＴ素子を得た。
【００７５】
このようにして得られたＨＥＭＴ素子について、電流密度７６０ｍＡ／ｍｍ、しきい値電圧６．０Ｖ、ゲート長を２μｍとした場合の室温におけるトランスコンダクタンスは１６０ｍＳ／ｍｍが得られた。
（比較例３）
本比較例としては、比較例２と同様の構造の半導体積層構造を全て比較例２と同様の条件でＭＯＣＶＤ法により作製した。また、Ａｌ２Ｏ３の絶縁膜についてはスパッタリング法で作製した。
【００７６】
さらに、半導体積層構造１の表面の所定位置に、Ｐｄ／Ｔｉ／Ａｕからなるゲート電極７を、ショットキー接合にて形成し、Ｔｉ／Ａｕ／Ｎｉ／Ａｕからなるソース電極８およびドレイン電極９をオーミック接合にて形成し、ＭＯＳ型ＨＥＭＴ素子を得た。
【００７７】
このようにして得られたＨＥＭＴ素子について、電流密度３４０ｍＡ／ｍｍ、しきい値電圧−０．５Ｖ、ゲート長を２μｍとした場合の室温におけるトランスコンダクタンスは３０ｍＳ／ｍｍが得られた。
【００７８】
以上の実施例および比較例より、本実施の形態に係るＨＥＭＴ素子、ＭＩＳ（ＭＯＳ）型ＨＥＭＴ素子においては、安定で界面準位が少なく、しきい値電圧が大きいより顕著に優れた特性を有してなることがわかる。
【符号の説明】
【００７９】
１  半導体積層構造
２  基板
３  下地層(バッファー層)
４  第１半導体層(チャネル層)
５  二次元電子ガス領域
６  第２半導体層（電子供給層）
７  ゲート電極
８  ドレイン電極
９  ソース電極
１０  絶縁膜
１１  第３半導体層(伝導帯端調整層)
１０１  成長装置ヒーター
１０２  サセプター
１０３  半導体層付き基板
１０４  水蒸気発生装置
１０５  純水
１０６  水蒸気圧力調整用ヒーターおよび冷却装置
１０７  水素ガス導入口
１０８  バルブ１
１０９  バルブ２
１１０  露点測定装置
１１１  バルブ３
１１２  絶縁膜成長装置
１１３  バルブ４
１１４  元素A化合物ガス導入口
１１５  バルブ５
１１６  元素B化合物ガス導入口
１１７  バルブ６
１１８  バルブ７
１１９  ガス排気口
１２０  元素X化合物ガス導入口
１２１  バルブ８
１２２  元素A蒸発セル
１２３  元素A
１２４  元素A加熱ヒーター
１２５  元素Ｂ蒸発セル
１２６  元素Ｂ加熱ヒーター
１２７  元素Ｂ蒸発セル
【図１】
2012009501.tif 000003
【図２】
2012009501.tif 000004
【図３】
2012009501.tif 000005
【図４】
2012009501.tif 000006
【図５】
2012009501.tif 000007
【図６】
2012009501.tif 000008
【図７】
2012009501.tif 000009
【図８】
2012009501.tif 000010