(57)【要約】      （修正有）【課題】ＴＳＶ(Ｔｈｒｏｕｇｈ  Ｓｉｌｉｃｏｎ  Ｖｉａ  ｈｏｌｅ)加工用の薄化Ｓｉ基板の支持ガラスの熱伝導効率を上げることで、加工処理速度や、成膜速度、膜質を向上させる。【解決手段】凹部１６と凸部１７からなる凹凸パターン１５を裏面１２側に形成した、再利用可能な支持ガラス基板１１の表面１３側に接着剤２４で貼り合わせた薄化半導体基板１９をＥＳＣ電極２上に載置することによって前記半導体基板１９の冷却を促進し、ＴＳＶ加工速度を向上させる。【選択図】図１
2012009635.tif 000002
【特許請求の範囲】
【請求項１】
プラズマ源により半導体基板にプラズマ処理を施すプラズマ処理装置であって、
前記半導体基板を載置するための支持基板は、前記半導体基板を載置する面と反対側の裏面に凹凸を有すること
を特徴とするプラズマ処理装置。
【請求項２】
前記支持基板の裏面とプラズマ処理装置が具備する電極ステージとの接触面積が、前記裏面の全面積の５０％以上１００％未満であること
を特徴とする請求項１記載のプラズマ処理装置。
【請求項３】
前記支持基板の裏面の凸部幅が５０μｍ以上１ｍｍ以下であること
を特徴とする請求項１または２記載のプラズマ処理装置。
【請求項４】
前記支持基板の裏面の凹部深さが１０μｍ以上１００μｍ以下であること
を特徴とする請求項１〜３のいずれか１項記載のプラズマ処理装置。
【請求項５】
前記支持基板の裏面に形成された凹凸パターンの凹部は、予めレーザー等により熱処理が施されたこと
を特徴とする請求項１〜４のいずれか１項記載のプラズマ処理装置。
【請求項６】
プラズマ源により半導体基板にプラズマ処理を施すプラズマ処理方法において、
前記半導体基板を載置するための支持基板は、前記半導体基板を載置する面と反対側の裏面に凹凸を形成すること
を特徴とするプラズマ処理方法。
【請求項７】
前記支持基板の裏面とプラズマ処理装置が具備する電極ステージとの接触面積が、前記裏面の全面積の５０％以上１００％未満であること
を特徴とする請求項６記載のプラズマ処理方法。
【請求項８】
前記支持基板の裏面の凸部幅が５０μｍ以上１ｍｍ以下であること
を特徴とする請求項６または７記載のプラズマ処理方法。
【請求項９】
前記支持基板の裏面の凹部深さが１０μｍ以上１００μｍ以下であること
を特徴とする請求項６〜８のいずれか１項記載のプラズマ処理方法。
【請求項１０】
前記支持基板の裏面に形成された凹凸パターンにおける凹部に、予めレーザー等による熱処理を施すこと
を特徴とする請求項６〜９のいずれか１項記載のプラズマ処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体，電子デバイス製造産業における、薄膜回路形成方法に利用できるプラズマ処理装置および方法に関するものである。
【背景技術】
【０００２】
近年、半導体素子の微細化，高集積化に伴い半導体素子が形成される基板、例えばシリコン基板を薄くして、他の支持基板と貼り合わせてプロセスを行う方法が採用されている。
【０００３】
図３に示す半導体基板１９に貫通穴（以下、ＴＳＶ（Through Silicon Via hole）２０）をドライエッチングで加工し、複数の微細な貫通プラグ２１を設けて、かかる貫通プラグ２１を介して上下の半導体デバイス２２ａ，２２ｂ、例えばメモリチップやシステムＬＳＩチップ、光学系受光デバイスを電気的に接続する（例えば、特許文献１参照）。この構造において、ＴＳＶ２０の加工時間を短縮し、一連の薄膜プロセスのスループット、コストを低減させるために、半導体基板１９の厚みを、約７５０μｍから３００〜１００μｍ程度に、バックグラインダー等にて薄膜化することがある。
【０００４】
バックグラインダー等で薄膜化された半導体基板１９は、そのままではプロセス処理中の基板搬送に支障を来すために、図４（ａ）〜（ｃ）に示す安価で再利用が簡単な支持ガラス基板２３上にＵＶ（Ultra Violet）等で簡単に剥離可能な接着剤２４を塗布し、貼り付けた状態にすることがある。そして、その状態にて、表面にリソパターン２５を形成する（リソグラフィー処理を行う）。
【０００５】
さらに、ドライエッチング装置にてＴＳＶ２０を形成し、プラズマＣＶＤ（Chemical Vapor Deposition）装置で絶縁膜２６を形成、スパッタリング装置にてバリア膜、シード膜を形成し、メッキ装置により配線層２７を形成して、半田バンプ２８形成後に、支持ガラス基板２３を剥がす処理を行う。
【０００６】
この一連のプロセスにおいて、半導体基板１９と支持ガラス基板２３を貼り合わせる際に使用される接着剤２４の耐熱温度が、プロセス処理中の温度プロセスの制約条件となり、一般的な半導体デバイス形成時に使用されるシリコンウェハープロセスの処理温度よりも大幅に低くなる。
【０００７】
特許文献１に記載のように、半導体基板１９と支持ガラス基板２３を貼り合わせる接着剤２４は１５０℃から１８０℃付近に融点を持つものが多く、そのためにドライエッチングプロセス、スパッタリングプロセス、ＣＶＤプロセス等のプラズマ処理中の温度は、「半導体基板１９の温度」＝「接着剤２４の温度」＝「支持ガラス基板２３表面の温度」が１５０℃以下になるように制御する必要がある。
【０００８】
以下にＴＳＶの形成プロセスに用いられる一般的なドライエッチングの装置形態とそのプロセスに関して説明する。
【０００９】
図５のＴＳＶ形成プロセスに用いられる一般的なプラズマ処理装置の概略構成図のように、真空状態にあるチャンバー１にＤＣ制御型の静電吸着機構を持つＥＳＣ(Electric Static Chuck)電極２と、プラズマを発生させるプラズマ源３と、プロセスガスを導入するガス導入装置４と、ＥＳＣ電極２に高周波電力を供給する第１の高周波電源５と、プラズマ源３に高周波電力を供給する第２の高周波電源６と、ＥＳＣ電極２を冷却するための温度調整機能を持つ冷却装置７と、ＥＳＣ電極２に熱交換ガス媒体を供給する熱交換ガス供給装置８と、ＥＳＣ電極２に電圧を印加するＤＣ電源９がある。
【００１０】
また、図３の代表的なＴＳＶによる貫通電極デバイスの概略構成図と、図４（ａ）〜（ｃ）の従来におけるＴＳＶ加工デバイスの概略構成図のように、半導体基板１９を載置する支持ガラス基板２３は、直径が２０５ｍｍ，厚みが５００μｍで再利用可能な強度，耐熱性を持つ。さらに、リソグラフィー処理時にアライメントマークが透過して見える透明な円形の支持ガラス基板２３上に、ＵＶにて脱離可能な接着剤２４によって半導体基板１９が張り合わされる。
【００１１】
１５０μｍまで薄膜化された直径２００ｍｍの半導体基板１９は、図５のチャンバー１内に搬送されて、ＥＳＣ電極２に載置される。このチャンバー１内は、ガス導入装置４からＡｒガスを１００ｓｃｃｍ、ＳＦ６ガスを２０ｓｃｃｍ、Ｏ２ガスを５ｓｃｃｍ導入され、１０Ｐａの圧力に調整される。そして、第１の高周波電源５から８０Ｗ、第２の高周波電源６から１５００Ｗの高周波電力が投入され、ＡｒガスとＳＦ６ガスが電離した状態のプラズマが発生する。
【００１２】
ＥＳＣ電極２では、冷却装置７から冷却媒体が１０℃になるように調整されて循環しており、ＥＳＣ電極２の表面温度は、冷却装置７で設定された温度に調整された状況にある。
【００１３】
また、ＤＣ電源９から５ＫＶの電圧がＥＳＣ電極２にかかり、ＥＳＣ電極２に載置された支持ガラス基板２３は静電吸着状態となる。さらに、熱交換ガス供給装置８から供給されたＨｅガスは、８Ｔｏｒｒの一定圧力で支持ガラス基板２３とＥＳＣ電極２の間に滞在し、ＥＳＣ電極２の表面温度を支持ガラス基板２３へ熱伝播する。プラズマより供給されるＡｒガスとＳＦ６ガスから電離したエッチング種は半導体基板１９の表面でエッチング反応をおこしてＴＳＶ２０が形成される。
【００１４】
このＴＳＶ２０の形成中に発生する熱は、効率的に半導体基板１９から接着剤２４，支持ガラス基板２３，Ｈｅガス，ＥＳＣ電極２に吸収され、さらに冷却装置７によって調整され、接着剤２４層の温度は溶融耐熱温度１５０℃以下の１３０℃に保たれる。これにより、シリコンの半導体基板１９を毎分７μｍ加工するＴＳＶ加工速度を得ることができる。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００９−１６４３１４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
しかしながら、支持ガラス基板２３として使用されるガラス素材は、熱伝導率がシリコン半導体素材と比べて悪い。一般的な熱伝導率の定義に示されるように、熱流束密度をＪ，温度をＴ，温度勾配をｇｒａｄＴとすると、熱伝導率λとの関係は「Ｊ＝−λ×ｇｒａｄＴ」と表され、ガラス素材をＪ＝１とするとシリコン半導体素材はＪ＝１６６となり、熱流束密度は二桁も効率が高い。
【００１７】
よって、ガラス支持基板２３は一般的な、シリコン半導体基板１９の１／１００程度の効率でしか、プラズマより受ける熱を吸収できない。それゆえ、第１の高周波電源５と第２の高周波電源６から高周波電力を投入してドライエッチング処理を実施する場合において、投入する電力が制限され、ＴＳＶ加工速度を所望の処理速度に上げることは困難である。
【００１８】
図６に示すように、従来例の場合には、第２の高周波電源６の投入電力を１０００Ｗから段階的に上昇させると、ＴＳＶ加工速度は線形に上昇するが、半導体基板１９の表面温度も上昇し、接着剤２４の溶融耐熱温度１５０℃に到達するときの高周波電力値は、第２の高周波電源６から投入される電力が１８００Ｗ付近であることがわかる。そのときのＴＳＶ加工速度は毎分７．５μｍとなる。
【００１９】
また、前記の問題点は、貫通電極形成プロセスに使用されるプラズマＣＶＤ処理やバリア膜形成スパッタリング処理、シード膜形成スパッタリング処理に関しても同様である。すなわち、これらの処理においても、成膜速度や膜質に制約が発生する。
【００２０】
本発明は、前記課題を解決するものであり、加工速度や、成膜速度、膜質を向上させることが可能となるプラズマ処理装置および方法を提供することを目的とする。
【課題を解決するための手段】
【００２１】
前記の目的を達成するために、本発明に係るプラズマ処理装置は、プラズマ源により半導体基板にプラズマ処理を施すプラズマ処理装置であって、前記半導体基板を載置するための支持基板は、前記半導体基板を載置する面と反対側の裏面に凹凸を有することを特徴とする。
【００２２】
また、本発明に係るプラズマ処理方法は、プラズマ源により半導体基板にプラズマ処理を施すプラズマ処理方法において、前記半導体基板を載置するための支持基板は、前記半導体基板を載置する面と反対側の裏面に凹凸を形成することを特徴とする。
【発明の効果】
【００２３】
本発明によれば、加工速度や成膜速度、膜質を向上させることが可能なプラズマ処理装置および方法を提供できる。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施形態に係る支持ガラス基板であって、（ａ）正面図、（ｂ）断面図、（ｃ）半導体基板を接着した断面の概略構成図
【図２】本実施形態に係る高周波電力とＴＳＶ加工速度、および半導体基板の表面温度の関係を示すグラフを示す図
【図３】従来のＴＳＶによる貫通電極デバイスの概略構成図
【図４】従来の支持ガラス基板であって、（ａ）正面図、（ｂ）断面図、（ｃ）半導体基板を接着した断面の概略構成を示す図
【図５】ＴＳＶ形成プロセスに用いられる一般的なプラズマ処理装置の断面の概略構成図
【図６】従来の高周波電力とＴＳＶ加工速度、および半導体基板の表面温度との関係のグラフを示す図
【発明を実施するための形態】
【００２５】
以下、図面を参照して本発明における実施形態を詳細に説明する。
【００２６】
図１（ａ）〜（ｃ）は本発明の実施形態における耐熱性ガラスからなる支持基板である支持ガラス基板を示す図である。ここで、前記従来例を示す各図にて説明した構成部材に対応し同等の機能を有するものには同一の符号を付して、その説明を省略している。
【００２７】
図１（ａ），（ｂ）は支持ガラス基板１１の正面図および断面図である。この支持ガラス基板１１の裏面１２に形成された凹凸パターン１５は、凹部１６と凸部１７からなる。支持ガラス基板１１は、その直径が２０５ｍｍ，厚みが５００μｍである。この支持ガラス基板１１の裏面１２において、再利用可能な強度，耐熱性を維持するため、凹部１６の溝深さ８０μｍ程度の範囲にレーザーによって熱処理が施され、ガラスの破砕層等のダメージ層が除去される。
【００２８】
本実施形態の特徴は、ダメージ層が除去された支持ガラス基板１１の裏面１２に、凹凸パターン１５が形成されていることである。静電吸着力を確保するために凸部１７を設け、脱離を容易にするために凹部１６を設けている。この凹凸パターン１５により、図５のプラズマ処理装置のＥＳＣ電極２との静電吸着力が十分に確保でき、かつプロセス処理が完了した後にはＥＳＣ電極２から容易に脱離できる。
【００２９】
また、リソグラフィー処理時にアライメントマークを透過して見ることが可能となるように、本実施形態での凸部１７は、その幅を１５０μｍとしている。なお、この凸部１７の幅は、アライメントマークの大きさによって変更されるものであり、一般的なアライメントマークの大きさを考えると、その幅は５０μｍ〜１ｍｍが望ましい。
【００３０】
さらに、凹部１６の溝深さとしては１０μｍ以上１００μｍ以下であることが望ましい。これは、凹部１６の溝深さが１００μｍより深くなると、支持ガラス基板１１の強度が十分に確保できなくなると共に、凹部１６内のガスの量が多くなってその流れが悪くなり、本発明で目的とする冷却効果が低下するためである。また、凹部１６の溝深さが１０μｍより浅いと、逆に凹部１６内のガスの量が少なくなりすぎて、本発明で目的とする冷却効果が低下するためである。本実施形態では、凹部１６の溝深さを８０μｍとしている。
【００３１】
さらに、この凹部１６とＥＳＣ電極２との接触面積が裏面１２全面積（支持ガラス基板１１の表面の全面積）の５０％以上１００％未満となることが望ましい。前述したように、本実施形態の凹凸パターンは、十分な静電吸着力と容易な脱離とのどちらの条件も両立する必要がある。そのため、発明者らは、種々の実験を行って、この数値範囲が望ましいことを見出した。本実施形態では、凸部１７の面積を裏面１２全面積の５６％としている。
【００３２】
この凹凸パターン１５を形成した円形の支持ガラス基板１１の表面１３には、１５０μｍまで薄膜化された直径２００ｍｍの半導体基板１９が、脱離可能な接着剤２４を介して貼り合わされている（図１（ｃ）参照）。
【００３３】
ここで、図５に示した一般的なプラズマ処理装置を用いて、本実施形態について簡単に説明する。
【００３４】
図５の真空状態にあるチャンバー１は、ＤＣ制御型の静電吸着機構を持つＥＳＣ電極２と、プラズマを発生させるプラズマ源３と、プロセスガスを導入するガス導入装置４と、ＥＳＣ電極２に高周波電力を供給する第１の高周波電源５と、プラズマ源３に高周波電力を供給する第２の高周波電源６と、ＥＳＣ電極２を冷却する温度調整機能を持つ冷却装置７と、ＥＳＣ電極２に熱交換ガス媒体を供給する熱交換ガス供給装置８と、ＥＳＣ電極２に電圧印加するＤＣ電源９からなる。
【００３５】
以上のように構成されたプラズマ処理装置において、本実施形態のドライエッチングプロセスの具体的な例を以下に説明する。
【００３６】
支持ガラス基板１１は、直径が２０５ｍｍ，厚みが５００μｍであり、その裏面１２に凹凸パターン１５が形成され、その表面１３に接着剤２４により半導体基板１９が貼り合わされている。チャンバー１内に搬送された支持ガラス基板１１は、ＥＳＣ電極２上に載置される。
【００３７】
このチャンバー１内は、ガス導入装置４からＡｒガスを１００ｓｃｃｍ，ＳＦ６ガスを２０ｓｃｃｍ，Ｏ２ガスを５ｓｃｃｍ導入され、１０Ｐａの圧力に調整される。さらに、第１の高周波電源５から８０Ｗ、第２の高周波電源６から２５００Ｗの高周波電力が投入され、ＡｒガスとＳＦ６ガスが電離した状態のプラズマが発生する。
【００３８】
ＥＳＣ電極２では、１０℃になるように調整された冷却媒体が冷却装置７から循環しており、ＥＳＣ電極２の表面温度は、冷却装置７により設定温度１０℃に調整された状況にある。
【００３９】
また、ＤＣ電源９から５ＫＶの電圧がＥＳＣ電極２にかかり、ＥＳＣ電極２に載置された支持ガラス基板１１は静電吸着され、熱交換ガス供給装置８からＨｅガスが供給される。Ｈｅガスは、８Ｔｏｒｒの一定圧力で支持ガラス基板１１とＥＳＣ電極２の間に滞在し、ＥＳＣ電極２の表面温度を支持ガラス基板１１へ熱伝播する。プラズマより供給されるＡｒガスとＳＦ６ガスから電離したエッチング種は、半導体基板１９の表面でエッチング反応をおこし、シリコンをエッチングしてＴＳＶが形成される。このＴＳＶの形成中に発生する熱は効率的に半導体基板１９から接着剤２４，支持ガラス基板１１，Ｈｅガス，ＥＳＣ電極２に吸収され、かつ冷却装置７にて調整されて、接着剤２４層の温度は溶融耐熱温度１５０℃以下に保たれる。
【００４０】
図２に示すように、本実施形態の場合、第２の高周波電源６の投入電力を１０００Ｗから段階的に上昇させると、シリコンの半導体基板１９のＴＳＶ加工速度は線形に上昇し、半導体基板１９の表面温度も上昇する。しかし、接着剤２４の溶融耐熱温度１５０℃に到達するパワーは、第２の高周波電源６から投入される電力が３５００Ｗ付近であることがわかる。このときの半導体基板１９のＴＳＶ加工速度は毎分２５μｍまで速度を得ることができ、図６の従来例よりもＴＳＶ加工速度が３倍以上になることがわかる。
【００４１】
なお、本実施形態として、ＴＳＶによる貫通電極形成プロセスに使用されるドライエッチングプロセスについて述べたが、同様に使用されるプラズマＣＶＤ処理やバリア膜形成スパッタリング処理、シード膜形成スパッタリング処理に関しても同等の効果があり、成膜速度、膜質を向上させることが可能となる。
【００４２】
本実施形態によれば、プラズマ処理する半導体基板を載置する支持基板の裏面に設けた凹凸により、プラズマ処理装置内のＥＳＣ電極に対向する表面積を拡大し、支持基板とＥＳＣ電極との空間における温度置換効率を向上させて、半導体基板のＴＳＶの加工速度を向上することができる。
【産業上の利用可能性】
【００４３】
本発明に係るプラズマ処理装置および方法は、支持ガラス基板のＥＳＣ電極との間に対向する面の表面積を大幅に拡大することで、ＥＳＣ電極との間にできる空間の温度置換効率を向上させ、ＴＳＶ加工速度も向上させることができ、複数の半導体チップを積層した各種デバイスのパッケージ作製などに有用である。
【符号の説明】
【００４４】
１  チャンバー
２  ＥＳＣ電極
３  プラズマ源
４  ガス導入装置
５  第１の高周波電源
６  第２の高周波電源
７  冷却装置
８  熱交換ガス供給装置
９  ＤＣ電源
１１，２３  支持ガラス基板
１２  裏面
１３  表面
１５  凹凸パターン
１６  凹部
１７  凸部
１９  半導体基板
２０  ＴＳＶ
２１  貫通プラグ
２２ａ，２２ｂ  半導体デバイス
２４  接着剤
２５  リソパターン
２６  絶縁膜
２７  配線層
２８  半田バンプ
【図１】
2012009635.tif 000003
【図２】
2012009635.tif 000004
【図３】
2012009635.tif 000005
【図４】
2012009635.tif 000006
【図５】
2012009635.tif 000007
【図６】
2012009635.tif 000008