(57)【要約】【課題】ポリシリコン活性層を含む薄膜トランジスタの製造方法を提供する。【解決手段】前記製造方法は、基板にアモルファスシリコン層を堆積するとともに、前記アモルファスシリコン層に対してパターニングを行うことで、ソース領域とドレイン領域とチャンネル領域とを含む活性層を形成するステップと、前記ソース領域及び前記ドレイン領域に誘起金属を堆積するステップと、前記誘起金属が堆積された前記活性層に対して第１の熱処理を行い、前記活性層が前記誘起金属の作用によって結晶化されるステップと、前記ソース領域及び前記ドレイン領域に、前記誘起金属を集めるための第１の不純物をドープするステップと、ドープされた前記活性層に対して第２の熱処理を行い、前記第１の不純物が前記チャンネル領域に残された誘起金属に対して吸収するステップと、を備える。【選択図】図３Ｅ
2012244173.tif 000002
【特許請求の範囲】
【請求項１】
基板にアモルファスシリコン層を堆積するとともに、前記アモルファスシリコン層に対してパターニングを行うことで、ソース領域とドレイン領域とチャンネル領域とを含む活性層を形成するステップと、
前記ソース領域及び前記ドレイン領域に誘起金属を堆積するステップと、
前記誘起金属が堆積された前記活性層に対して第１の熱処理を行い、前記活性層が前記誘起金属の作用によって結晶化されるステップと、
前記ソース領域及び前記ドレイン領域に、前記誘起金属を集めるための第１の不純物をドープするステップと、
ドープされた前記活性層に対して第２の熱処理を行い、前記第１の不純物が前記チャンネル領域に残された誘起金属に対して吸収するステップと、
を備えることを特徴とするポリシリコン活性層を含む薄膜トランジスタの製造方法。
【請求項２】
前記第１の熱処理後であって、前記第２の熱処理前において、前記ソース領域及び前記ドレイン領域に、前記ソース領域及び前記ドレイン領域の導電タイプを確定するための第２の不純物をドープするステップをさらに備え、前記第２の熱処理は前記第２の不純物を活性化することを特徴とする請求項１に記載のポリシリコン活性層を含む薄膜トランジスタの製造方法。
【請求項３】
前記第１の不純物は、リン、窒素又は窒素・酸素混合物であることを特徴とする請求項２に記載のポリシリコン活性層を含む薄膜トランジスタの製造方法。
【請求項４】
前記第２の熱処理の温度は３００−６００℃であり、処理時間は１−３時間であることを特徴とする請求項３に記載のポリシリコン活性層を含む薄膜トランジスタの製造方法。
【請求項５】
前記誘起金属はニッケル、銅、金、銀、アルミニウム、コバルト又はクロムであることを特徴とする請求項４に記載のポリシリコン活性層を含む薄膜トランジスタの製造方法。
【請求項６】
堆積された前記誘起金属の厚さは１０−２００Åであることを特徴とする請求項１から５のいずれか１項に記載のポリシリコン活性層を含む薄膜トランジスタの製造方法。
【請求項７】
前記第１の熱処理の温度は４００−６００℃であり、処理時間は０．１−５０時間であることを特徴とする請求項１から６のいずれか１項に記載のポリシリコン活性層を含む薄膜トランジスタの製造方法。
【請求項８】
ドープされた前記第２の不純物のドーズ量は、ドープされた前記第１の不純物のドーズ量の２−３倍であることを特徴とする請求項２に記載のポリシリコン活性層を含む薄膜トランジスタの製造方法。
【請求項９】
前記第１の熱処理を行う際、前記誘起金属に覆われた前記ソース領域及び前記ドレイン領域において金属誘起結晶化が発生し、前記チャンネル領域において金属誘起横方向結晶化が発生することを特徴とする請求項１から８のいずれか１項に記載のポリシリコン活性層を含む薄膜トランジスタの製造方法。
【請求項１０】
前記アモルファスシリコン層を堆積する前に前記基板にバッファ層を形成し、前記バッファ層に前記アモルファスシリコン層を堆積することを特徴とする請求項１から９のいずれか１項ポリシリコン活性層を含む薄膜トランジスタの製造方法。
【請求項１１】
前記第１の不純物及び前記第２の不純物をドープする前に、前記活性層にゲート絶縁層及びゲート電極のパターンを形成し、
前記第１の不純物及び前記第２の不純物を、前記ゲート絶縁層及びゲート電極のパターンをマスクとして、前記ソース領域及び前記ドレイン領域にドープすることを特徴とする請求項２に記載のポリシリコン活性層を含む薄膜トランジスタの製造方法。
【請求項１２】
前記アモルファスシリコン層を堆積する前に、前記基板にゲート電極及びゲート絶縁層を形成し、前記アモルファスシリコン層を、前記ゲート電極及び前記ゲート絶縁層が形成された基板に堆積することを特徴とする請求項１に記載のポリシリコン活性層を含む薄膜トランジスタの製造方法。
【請求項１３】
イオン注入を採用して、前記ソース領域及び前記ドレイン領域に前記第１の不純物及び第２の不純物をドープし、前記イオン注入エネルギーが４０−１００ＫｅＶであることを特徴とする請求項２に記載のポリシリコン活性層を含む薄膜トランジスタの製造方法。
【請求項１４】
請求項１から１３のいずれか１項に記載の製造方法で制作されることを特徴とするポリシリコン活性層を含む薄膜トランジスタ。
【請求項１５】
請求項１４に記載の薄膜トランジスタを備えることを特徴とするアレイ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ポリシリコン活性層を含む薄膜トランジスタ及びその製造方法とアレイ基板に関する。
【背景技術】
【０００２】
ポリシリコンは、原子が規則的に配列されたため、高いキャリア移動度（１０−３００ｃｍ２/Ｖｓ）を有する。同時に、ポリシリコンを含む薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）も高い駆動電流を有し、このようなＴＦＴを応用した液晶ディスプレイの液晶の反応時間を加速することができる。従って、ＴＦＴの体積を小さくし、透過面積を増加することができ、さらに高い輝度と分解率を獲得することができる。このようなポリシリコンのメリットは、アクティブマトリックス有機発光ダイオード（ＡＭＯＬＥＤ）に対しても極めて重要である。液晶の電圧駆動方式に対して、ＡＭＯＬＥＤは電流駆動方式を採用するので、ポリシリコンＴＦＴのみがその要求をよく満足することができる。また、ポリシリコンの顕著な特徴の一つは、ポリシリコンを用いた駆動集積回路（ＩＣ）をパネルに集積でき、さらにシステム・オン・グラス（Ｓｙｓｔｅｍ  ｏｎ  Ｇｌａｓｓ、ＳＯＧ）も実現できて、製品としてより軽く、より薄く、消耗量がより低いなどのメリットを有することができる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
従来のポリシリコンの製造方法は、ガラス基板に一層のアモルファスシリコン（ａ-Ｓｉ）を堆積してから、アニール熱処理によりアモルファスシリコンを結晶化させることであるが、このような方法は、６００℃より高い温度で長い時間を介してアニール熱処理する必要があるため、ディスプレイのガラス基板に応用することができなかった。その後、金属は結晶の成長を促す触媒としての機能を有し、ａ-Ｓｉに若干の金属を堆積することでａ-Ｓｉ結晶化温度を下げることができることが見出だされた。このような方法を金属誘起結晶化（Ｍｅｔａｌ-ｉｎｄｕｃｅｄ  ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ、ＭＩＣ）と称する。ＭＩＣによれば、結晶化温度を５００℃以下に下げることができるが、ＭＩＣをポリシリコンＴＦＴ製造工程に応用する場合、金属不純物がＴＦＴチャンネル領域に残りやすく、チャンネル領域においてリーク電流を生じさせ、ＴＦＴの特性が劣化されるような厳しい欠点が存在する。
【０００４】
その後、ＭＩＣは金属に覆われていない領域へ横方向に１００μｍ以上成長できる他の金属誘起結晶化現象が発見され、このような現象を金属誘起横方向結晶化（Ｍｅｔａｌ-ｉｎｄｕｃｅｄ ｌａｔｅｒａｌ ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ、ＭＩＬＣ）と称する。ＭＩＬＣは多種の金属、例えばニッケルなどの誘起によって発生し、結晶化温度が５００℃より低くなることができ、粒子がストリップ状をなし、サイズが大きい。
【０００５】
図１Ａ、１Ｂは従来技術におけるＭＩＬＣ工程によってポリシリコンＴＦＴを製造する概略図である。図１Ａ、１Ｂに示すように、前記製造方法は、プラズマ化学気相成長法（ＰＥＣＶＤ）により、ガラス基板１０１に例えばＳｉＯ２の材料からなるバッファ層１０２を堆積するステップと、ＰＥＣＶＤ法または低圧化学気相成長法（ＬＰＣＶＤ）により、バッファ層１０２にアモルファスシリコン層１０３を堆積するステップと、スパッタリング法により、アモルファスシリコン層１０３に選択的に（後でＴＦＴ構造を形成するソース・ドレイン領域に）誘起金属ニッケル１０４を堆積するステップと、０．１−１０時間を介してアニール処理するステップと、を備える。アニール処理過程において、先にアモルファスシリコンとニッケル金属とが直接接触する領域においてＭＩＣが発生して結晶化され、ＭＩＣのポリシリコン領域、即ち、図１Ｂにおける１０３Ｓ、１０３Ｄが形成される。後で、ポリシリコン粒子がニッケル金属と直接接触していないアモルファスシリコン領域へ横方向成長して、図１ＢにおけるＭＩＬＣのポリシリコン領域１０３Ｃが形成される。金属と直接接触していないため、ＭＩＬＣのポリシリコン領域における金属不純物の含有量がＭＩＣのポリシリコン領域における金属不純物の含有量よりさらに低くなる。
【課題を解決するための手段】
【０００６】
本発明の一実施例は、ポリシリコン活性層を含む薄膜トランジスタの製造方法を提供する。前記方法は、基板にアモルファスシリコン層を堆積するとともに、前記アモルファスシリコン層に対してパターニングを行うことで、ソース領域とドレイン領域とチャンネル領域とを含む活性層を形成するステップと、前記ソース領域とドレイン領域に誘起金属を堆積するステップと、誘起金属が堆積されてある活性層に対して第１の熱処理を行い、前記活性層が前記誘起金属の作用によって結晶化されるステップと、前記ソース領域とドレイン領域に、前記誘起金属を集めるための第１の不純物をドープするステップと、ドープされた活性層に対して第２の熱処理を行い、前記第１の不純物が前記チャンネル領域に残された誘起金属に対して吸収するステップと、を備える。
【０００７】
本発明の他の実施例は、ポリシリコン活性層を含む薄膜トランジスタを提供する。前記薄膜トランジスタは前記いずれの実施例に係る製造方法によって製造される。
【０００８】
本発明のさらに他の実施例はアレイ基板を提供する。前記アレイ基板は前記の実施例に係る薄膜トランジスタを備える。
【図面の簡単な説明】
【０００９】
【図１Ａ】従来技術におけるＭＩＬＣ工程によって製造されたポリシリコンＴＦＴの概略図である。
【図１Ｂ】従来技術におけるＭＩＬＣ工程によって製造されたポリシリコンＴＦＴの概略図である。
【図２】二次イオン質量分析法（ＳＩＭＳ）によって得られたニッケルの、ＭＩＣ、ＭＩＬＣ及びａ-Ｓｉ区間における一次元分布図である。
【図３Ａ】本発明の実施例によってポリシリコン活性層を含む薄膜トランジスタを製造する方法を示す模式図である。
【図３Ｂ】本発明の実施例によってポリシリコン活性層を含む薄膜トランジスタを製造する方法を示す模式図である。
【図３Ｃ】本発明の実施例によってポリシリコン活性層を含む薄膜トランジスタを製造する方法を示す模式図である。
【図３Ｄ】本発明の実施例によってポリシリコン活性層を含む薄膜トランジスタを製造する方法を示す模式図である。
【図３Ｅ】本発明の実施例によってポリシリコン活性層を含む薄膜トランジスタを製造する方法を示す模式図である。
【発明を実施するための形態】
【００１０】
本発明に係る実施例の目的、技術内容及び利点をより明確にするために、以下、図面及び具体的な実施例を組み合わせて、本発明の実施例に対して詳しく説明する。
【００１１】
前記はＭＩＬＣ工程によってＴＦＴを製造する方法について説明した。しかし、前記のＭＩＬＣ工程によって製造されたＴＦＴには依然として大きなリーク電流が存在し、このような問題が存在する主な原因としては、チャンネル両端におけるＭＩＬＣとＭＩＣとの境界に形成された横方向粒界、及びチャンネル領域におけるＭＩＬＣ結晶化により形成された粒子と粒子との横方向粒界でニッケル含有量が高いことである。図２は、二次イオン質量分析法（ＳＩＭＳ）によって得られたニッケルの、ＭＩＣ、ＭＩＬＣ及びａ-Ｓｉ区間における一次元分布図であり、図２から分かるように、ＭＩＬＣ区間におけるニッケル含有量が最小であり、ＭＩＬＣ前縁の粒子と粒子との間におけるニッケル含有量が多少増え、ＭＩＣ・ＭＩＬＣとの境界付近におけるニッケル含有量が最高である。
【００１２】
本発明の実施例によって、ポリシリコン活性層を含む薄膜トランジスタを製造する方法は、以下のステップを含む。
ステップ３０１：基板にバッファ層を堆積する。
図３Ａを参照すると、予め洗浄したガラス基板などの透明基板４０１に、ＰＥＣＶＤ（プラズマ化学気相成長法）や、ＬＰＣＶＤ（低圧化学気相成長法）や、ＡＰＣＶＤ（常圧化学気相成長法）や、ＥＣＲ−ＣＶＤ（電子サイクロトロン化学気相堆積法）又はスパッタリングなどの方法によってバッファ層４０２を形成して、ガラスに含有されている不純物が活性層へ拡散侵入することを防止し、これによってＴＦＴ素子の閾値電圧及びリーク電流などの特性が影響されることを防止する。
【００１３】
前記バッファ層は酸化シリコンや窒化シリコンからなる単層であってもよいし、両方からなる積層であってもよい。バッファ層の厚さは３００−１００００Åであり、厚さが５００−４０００Åであるのがさらに好ましい。バッファ層の堆積温度は６００℃またはより低い。従来のアルカリガラスにアルミニウム、バリウム及びナトリウムなどの金属不純物の含有量が高く、これら不純物は高温処理の工程で金属不純物の拡散が生じやすいので、バッファ層を取り入れるほか、ガラス基板として例えば無アルカリガラスを採用して、基板における不純物の影響を避けることができる。
【００１４】
ステップ３０２：バッファ層にアモルファスシリコン層を堆積するとともに、アモルファスシリコン層に対してパターニングを行うことで、ソース領域とドレイン領域とチャンネル領域とを含む活性層を形成する。
【００１５】
続いて図３Ａを参照すると、アモルファスシリコン層４０３がバッファ層４０２に堆積され、リソグラフィ工程によってマスク（例えば、フォトレジストマスク）を形成し、そして、ドライエッチング法によってＴＦＴの活性層としてのパターンを形成する。活性層の厚さは１００−３０００Åであり、厚さが５００−１０００Åであるのがさらに好ましい。前記活性層はＰＥＣＶＤ法や、ＬＰＣＶＤ法や、スパッタリング法によって形成されてもよい。アモルファスシリコン層４０３の堆積温度は６００℃以下である。また、アモルファスシリコン層のパターニング工程及び堆積工程は上述した具体的な工程に限ることではなく、いろんな公知のパターニング工程及び堆積工程を採用することもできる。
【００１６】
ステップ３０３：ソース領域とドレイン領域に誘起金属を堆積し、誘起金属が堆積された活性層に対して熱処理して、誘起金属の作用で活性層が金属誘起結晶化及び金属誘起横方向結晶化される。
【００１７】
リソグラフィ工程によってマスク（例えば、フォトレジストマスク）を形成することで、活性層の選択領域（ソール領域とドレイン領域）に誘起金属を堆積し、誘起金属が覆われたアモルファスシリコンに対して熱処理して、ＭＩＣ（金属誘起結晶化）とＭＩＬＣ（金属誘起横方向結晶化）現象が発生する。即ち、誘起金属に直接覆われた領域（ソース領域とドレイン領域）にＭＩＣ領域を形成し、誘起金属に覆われなかった領域（チャンネル領域）にはＭＩＬＣ領域を形成する。このようにして、活性層におけるアモルファスシリコンが結晶化されてポリシリコンに変換される。
【００１８】
本発明の実施例において、ＴＦＴのソース領域とドレイン領域に誘起金属を覆う方法を採用することで誘起結晶化を行い、これによって、誘起金属のチャンネルに対する汚染を低減することができる。図３Ｂを参照すると、各ＴＦＴユニットにおいて、活性層における誘起金属４０４に直接覆われた部位にＭＩＣ領域４０３Ｓ（ソース領域）と４０３Ｄ（ドレイン領域）の二つの領域が形成され、誘起金属に覆われない、且つソース領域とドレイン領域の間にあるチャンネル領域にＭＩＬＣ領域４０３Ｃが形成されている。誘起金属として、ニッケル、銅、金、銀、アルミニウム、コバルト、クロムなどが採用される。本実施例においてニッケル金属を採用することで、良い誘起効果及び優れたＴＦＴ特性が得られる。ニッケル層はスパッタリングや、蒸着や、ＰＥＣＶＤや、ＡＬＤ（原子層堆積）などの方法によって形成され、その厚さは１−１００００Å範囲内であり、好ましくは１０−２００Åであり、ＡＬＤ法を採用することでニッケル層の厚さをより高精度に制御することができる。誘起結晶化を発生する熱処理方法として、ＲＴＡ（高速アニール）や、ＥＬＡ（エキシマレーザアニール）又は炉アニーリングの方法を採用することができる。本実施例において炉アニーリングを採用し、４００−６００℃の温度でアリール処理を行い、アニール雰囲気は窒素ガスや、水素ガス又は真空であってもよく、アニール時間は０．１−５０時間である。高いアニール温度を採用する場合、アニール時間を２時間以下に低減することができる。
【００１９】
ステップ３０４：熱処理が実施された活性層にゲート絶縁層及びゲート電極のパターンを形成する。
【００２０】
図３Ｃを参照すると、先に、活性層が形成されてある基板にＰＥＣＶＤや、ＬＰＣＶＤや、ＡＰＣＶＤ又はＥＣＲ−ＣＶＤなどの方法を採用してゲート絶縁層４０５を堆積し、次に、スパッタリングや、蒸着法又はＰＥＣＶＤや、ＬＰＣＶＤや、ＡＰＣＶＤ又はＥＣＲ−ＣＶＤなどの方法を採用して、ゲート絶縁層４０５にゲート電極層４０６を堆積し、最後に、ウェットエッチング又はドライエッチングを採用し、リソグラフィ工程によりマスクを形成して、ゲート絶縁層４０５及びゲート電極層４０６をエッチングしてパターンを形成する。
【００２１】
ゲート絶縁層４０５の厚さは３００−３０００Åであり、具体的な工程に応じて適宜な厚さを選択することができ、当該層は酸化シリコンや窒化シリコンの単層であってもよく、両方からなる積層であってもよい。堆積温度は普通６００℃以下である。ゲート電極層４０６は金属例えばモリブデンや、金属合金例えばモリブデン合金など、又はドープされたポリシリコンなどの導電材料で構成され、その厚さは１０００−８０００Åの範囲であり、好ましくは２５００−４０００Åである。
【００２２】
ステップ３０５：ゲート絶縁層及びゲート電極のパターンをマスクとして、ソース領域及びドレイン領域に誘起金属を集めるための第１の不純物をドープする。
【００２３】
ステップ３０１−３０４を介して製造されたＴＦＴの活性層において、ＭＩＣ・ＭＩＬＣ境界及びＭＩＬＣ前縁の粒子と粒子との間に残されたニッケル含有量がやはり高く、ＴＦＴのオフ電流が増大されてしまう。即ち、ＴＦＴのリーク電流が増大され、ＴＦＴの電気的特性が劣化される。
【００２４】
研究を経て、リン（Ｐ）元素はシリコンの中の金属不純物、例えばニッケルや、鉄や、銅を吸収する特性を有することが見つけられた。特に、ニッケルに対して強く吸収する。よって、ポリシリコンＴＦＴにリン元素をドープすることで低いオフ電流（１０ｐＡ以下）を得ることができる。さらなる研究を経て、窒素及び窒素・酸素混合物もニッケルや、金等の金属に対して吸収作用を有することが見出だされた。ＴＦＴ製造においてリンをドープすることが普通の工程であり、容易に実現できるため、本ステップにおいて、前記第１の不純物としてリンが好ましい。活性層のソース・ドレイン領域にリン元素をドープし、熱処理の条件においてチャンネル領域の残されたニッケル不純物を吸収することで、ＴＦＴのオフ電流が低減され、ＴＦＴの電気的特性が改善される。
【００２５】
イオン注入はよく使われるドープ技術の一つであり、イオン注入技術として、質量分析計を有するイオン注入や、質量分析計を有しないイオン雲注入や、プラズマ注入や、固態拡散注入などの方法が採用される。本実施例において、主流となるイオン雲注入方法を採用する。
【００２６】
図３Ｄを参照すると、ゲート絶縁層及びゲート電極のパターンをマスクとし、イオン注入する方法を採用して、ＴＦＴ構造におけるソース・ドレイン領域に対して低ドーズ量のリン元素をドープする。本実施例において、イオン注入する際に採用する気体として、ＰＨ３/Ｈ２の混合気体４０７を採用し、混合気体４０７においてＰＨ３が５重量％−１５重量％であり、イオン注入エネルギーは１０−２００ＫｅＶで、好ましくは４０−１００ＫｅＶである。注入するドーズ量は１×１０１１−１×１０２０ａｔｏｍｓ/ｃｍ３範囲であり、好ましくは１×１０１３−８×１０１５ａｔｏｍｓ/ｃｍ３である。
【００２７】
ステップ３０６：ゲート絶縁層及びゲート電極のパターンをマスクとして、ソース領域及びドレイン領域にソース領域及びドレイン領域の導電タイプを確定するための第２の不純物をドープして、Ｐ型金属酸化物半導体（ＰＭＯＳ）薄膜トランジスタ又はＮ型金属酸化物半導体（ＮＭＯＳ）薄膜トランジスタを形成する。
【００２８】
前記第２の不純物としてボウ素（Ｂ）、リン（Ｐ）元素又はヒ素（Ａｓ）が採用され、ボウ素はＰＭＯＳを形成するために用いられ、リン元素又はヒ素はＮＭＯＳを形成するために用いられる。本実施例においてボウ素をドープしてＰＭＯＳを形成することを例とする。
【００２９】
図３Ｅを参照すると、ゲート絶縁層及びゲート電極のパターンをマスクとし、イオン注入する方法を採用して、ＴＦＴ構造におけるソース・ドレイン領域に対して高ドーズ量のボウ素をドープする。本実施例において、イオン注入する際に採用する気体として、Ｂ２Ｈ６/Ｈ２の混合気体４０８を採用し、混合気体４０８においてＢ２Ｈ６が５重量％−１５重量％であり、イオン注入エネルギーは１０−２００ＫｅＶで、好ましくは４０−１００ＫｅＶである。注入するドーズ量は１×１０１１−１×１０２０ａｔｏｍｓ/ｃｍ３範囲であり、好ましくは１×１０１３−８×１０１５ａｔｏｍｓ/ｃｍ３である。該ドーズ量はリン元素の注入ドーズ量より大きい必要があり、好ましくはリン元素の注入ドーズ量の２−３倍である。例えば、リン元素の注入ドーズ量が１×１０１５ａｔｏｍｓ/ｃｍ３であると、ボウ素の注入ドーズ量は２×１０１５乃至３×１０１５ａｔｏｍｓ/ｃｍ３になる。
【００３０】
ステップ３０７：ドープされた活性層に対して熱処理を行うことで、第２の不純物を活性化させて、チャンネル領域に残された誘起金属に対して吸収する。
【００３１】
そして、活性層に前記第１の不純物及び第２の不純物をドープした後、ＲＴＡ、ＥＬＡ又は炉アニーリングなどの方法を介してＴＦＴの活性化を行う。炉アニーリングは経済的で簡単であり、均一性が高い。本実施例は、アニール炉において３００−６００℃で０．５−４時間（好ましくは１−３時間）の活性化熱処理を行うことを採用する。活性化の過程において、前述した低ドーズ量のリン元素が活性層中のニッケルに対して吸収作用がある。リン元素はソース・ドレイン領域のみにドープされたので、チャンネル領域におけるニッケルはリン元素の吸収作用でソース・ドレイン領域へ移動し、従って、チャンネル領域に残されたニッケルが低減され、製造されたＴＦＴの電気的特性が改善される。
【００３２】
上記の実施例によって製造されたＴＦＴはトップケード構造のＴＦＴであり、ボトムゲート構造のＴＦＴに対しても類似した処理を行うことができる。しかし、ボトムゲート構造のＴＦＴにおいて、アモルファスシリコン層がゲート電極及びゲート絶縁層の形成された基板に堆積され、且つ、ソース領域及びドレイン領域に前記第１の不純物及び前記第２の不純物をドープする際、一回だけのマスク工程を余計に行う必要があることに区別がある。
【００３３】
要するに、本発明の実施例において、ＴＦＴ活性層のアモルファスシリコンに対してＭＩＬＣ結晶化を実施した後、ソース・ドレイン領域に誘起金属を吸収するための不純物をドープし、そして、熱処理の条件において、ソース・ドレイン領域にドープされた不純物がチャンネル領域の誘起金属に対して吸収し、チャンネル領域における誘起金属をソース・ドレイン領域へ移動させる。このように、チャンネル領域に残された誘起金属の含有量が低減されて、ポリシリコンＴＦＴのリーク電流が低減されるとともに、ポリシリコンＴＦＴの電気的特性が改善される。
【００３４】
本発明の別の実施例は、前述の実施例の製造方法によって製造され、ポリシリコン活性層を含む薄膜トランジスタを提供する。
【００３５】
本発明の他の別の実施例は、前述の実施例の製造方法によって製造された薄膜トランジスタを含むアレイ基板を提供する。
【００３６】
なお、上述した実施例は本発明の技術案を説明するための一部であり、本発明を限定するものではない。当業者であれば、本発明の旨を逸脱しない範囲において、上述した実施例に対する変更又は相同な取替えを介して得られるものの全ては本発明の範囲に含まれる。
【図１Ａ】
2012244173.tif 000003
【図１Ｂ】
2012244173.tif 000004
【図２】
2012244173.tif 000005
【図３Ａ】
2012244173.tif 000006
【図３Ｂ】
2012244173.tif 000007
【図３Ｃ】
2012244173.tif 000008
【図３Ｄ】
2012244173.tif 000009
【図３Ｅ】
2012244173.tif 000010