(57)【要約】【課題】本発明は、基板と該基板上に封止樹脂を介して実装される半導体チップとの間の電気的接続信頼性を向上可能で、かつ半導体チップにチップクラックが発生することを抑制可能な半導体装置製造装置及び半導体装置の製造方法を提供することを課題とする。【解決手段】第１の電極２３を有する第１の半導体チップ１４上に配置された液状の封止樹脂１６に、ボンディングツール１２により吸着され、かつ第２の電極２９及び第３の電極３１を有する第２の半導体チップ１５−１を押圧することで、第１の電極２３と第３の電極３１とを電気的に接続する半導体装置製造装置１０であって、第２の電極２９と接触し、かつ第２の電極２９を押圧する押圧面４１ａと、押圧面４１ａから第２の半導体チップ１５−１側に突出し、かつ第２の電極２９が形成されていない第２の半導体チップ１５−１の電極非形成面２６ｂを吸着する支持部４２と、を有する。【選択図】図６
2012221989.tif 000002
【特許請求の範囲】
【請求項１】
主面に第１の電極を有する基板に、該基板の主面に配置された封止樹脂を介して、第１の面に設けられた第２の電極、及び前記第１の面の反対側に位置する第２の面に設けられ、前記第２の電極と対向配置された第３の電極を有する半導体チップを実装する際に使用され、ボンディングツールにより吸着した前記半導体チップを押圧することで、前記第１の電極と前記第３の電極とを電気的に接続する半導体装置製造装置であって、
前記ボンディングツールは、前記第２の電極と接触し、かつ該第２の電極を押圧する押圧面を有したツール本体と、
前記押圧面が配置された側の前記ツール本体に設けられ、前記押圧面から前記半導体チップ側に突出し、かつ前記第１の面のうち、前記第２の電極が形成されていない電極非形成面を支持する支持部と、
を有することを特徴とする半導体装置製造装置。
【請求項２】
前記押圧面を基準としたときの前記支持部の突出量は、前記第２の電極の高さよりも小さくなるように構成されており、
前記支持部は、前記電極非形成面と対向する平坦な支持面を有することを特徴とする請求項１記載の半導体装置製造装置。
【請求項３】
前記基板を載置するステージを有し、
前記ステージは、前記基板を吸着する第１の吸着孔と、
前記基板を加熱する第１の加熱機構と、
を有することを特徴とする請求項１または２記載の半導体装置製造装置。
【請求項４】
前記支持部は、前記電極非形成面を吸着する第２の吸着孔を有することを特徴とする請求項１ないし３のうち、いずれか１項記載の半導体装置製造装置。
【請求項５】
前記ボンディングツールは、前記半導体チップを加熱する第２の加熱機構を有することを特徴とする請求項１ないし４のうち、いずれか１項記載の半導体装置製造装置。
【請求項６】
主面に第１の電極を有する基板と、第１の面に設けられた第２の電極、及び前記第１の面の反対側に位置する第２の面に設けられ、前記第２の電極と対向配置された第３の電極を有する半導体チップと、を準備する工程と、
ステージに吸着された前記基板の主面に、液状の封止樹脂を配置する工程と、
前記第２の電極と接触し、かつ該第２の電極を押圧する押圧面を有したツール本体、及び該ツール本体に設けられ、前記押圧面から前記半導体チップ側に突出し、かつ前記第１の面のうち、前記第２の電極が形成されていない電極非形成面を支持する支持部を有するボンディングツールにより、前記半導体チップをピックアップして、前記第１の電極と前記第３の電極とを対向配置させた後、前記押圧面により前記第２の電極を押圧することで、前記第１の電極と前記第３の電極とを電気的に接続すると共に、前記基板と前記半導体チップとの隙間を液状の前記封止樹脂で充填する工程と、
前記基板に前記半導体チップを実装後、液状の前記封止樹脂を硬化させる工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項７】
前記基板上に、液状の前記封止樹脂を介して、複数の前記半導体チップを積み重ねて実装し、その後、液状の前記封止樹脂を硬化させることを特徴とする請求項６記載の半導体装置の製造方法。
【請求項８】
前記押圧面を基準としたときの前記支持部の突出量は、前記第２の電極の高さよりも小さくなるように構成されており、
前記支持部は、前記電極非形成面と対向する平坦な支持面を有することを特徴とする請求項６または７記載の半導体装置の製造方法。
【請求項９】
前記半導体チップは、貫通電極を有し、
前記第３の電極は、前記貫通電極を介して、前記第２の電極と電気的に接続されていることを特徴とする請求項６ないし８のうち、いずれか１項記載の半導体装置の製造方法。
【請求項１０】
前記基板及び前記半導体チップをそれぞれ加熱し、前記押圧面により前記第２の電極を押圧することで、前記第１の電極と前記第３の電極とを熱圧着することを特徴とする請求項６ないし９のうち、いずれか１項記載の半導体装置の製造方法。
【請求項１１】
前記基板として、複数の配線基板が連結形成された配線母基板を用いることを特徴とする請求項６ないし１０のうち、いずれか１項記載の半導体装置の製造方法。
【請求項１２】
前記基板として、他の半導体チップを用いることを特徴とする請求項６ないし１０のうち、いずれか１項記載の半導体装置の製造方法。
【請求項１３】
前記基板として、前記他の半導体チップが複数連結されたチップ母基板を用いることを特徴とする請求項６ないし１０のうち、いずれか１項記載の半導体装置の製造方法。
【請求項１４】
前記半導体チップは、複数の前記第２の電極よりなり、かつ離間して配置された複数の電極群を有し、
前記電極群間に、前記電極非形成面を配置したことを特徴とする請求項１２または１３記載の半導体装置の製造方法。
【請求項１５】
前記半導体チップは、該基板の中央部に、複数の前記第２の電極よりなる電極群を有し、
前記電極群を挟むように、前記電極非形成面を配置したことを特徴とする請求項１２または１３記載の半導体装置の製造方法。
【請求項１６】
前記半導体チップは、該半導体チップの外周部に、複数の前記第２の電極よりなる電極群を有し、
前記電極群よりも内側の位置に、前記電極非形成面を配置したことを特徴とする請求項１２または１３記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置製造装置、及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体チップの集積度が年々向上し、それに伴ってチップサイズの大型化や、配線の微細化及び多層化等が進んでいる。一方、高密度実装化のためには、パッケージサイズの小型化及び薄型化が必要となっている。
【０００３】
このような要求に対して、ＭＣＰ(Ｍｕｌｔｉ Ｃｈｉｐ Ｐａｃｋａｇｅ)と呼ばれる１つの配線基板上に複数の半導体チップを高密度実装する技術が開発されている。その中でも、ＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）と呼ばれる貫通電極を有する半導体チップを積層したチップ積層体を配線基板の主面に実装したＣｏＣ（Ｃｈｉｐ ｏｎ Ｃｈｉｐ）型の半導体パッケージ（半導体装置）が注目されている。
【０００４】
また、配線基板上に半導体チップを高密度実装する際には、ボンディング装置と呼ばれる半導体装置製造装置が用いられる。
【０００５】
特許文献１には、配線基板上にＮＣＰ（Ｎｏｎ ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）を先に塗布して、電極（バンプ電極）を有する半導体チップを平坦な吸着面を有した吸着ロックで裏面を保持し、配線基板上に半導体チップをフリップチップ実装する技術が開示されている。
【０００６】
また、特許文献２には、ボンディングツールではないが、半導体チップの電極間の隙間の位置で接触する接触面を有する吸着ノズルが開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−１９１０５３号公報
【特許文献２】特開２００６−１００８００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、貫通電極を有する半導体チップの厚さは、例えば、５０μｍと薄く、両面に電極（バンプ電極）が形成されている。
このため、特許文献１に記載の吸着ブロックを用いて半導体チップの裏面を吸着し、配線基板上に塗布したＮＣＰに半導体チップを押圧してフリップチップ実装する場合、ＮＣＰの反発により、半導体チップの電極が形成されていない電極非形成領域において、半導体チップが変形（湾曲）し、チップクラックが発生してしまうという問題があった。
【０００９】
なお、ＮＣＰの粘度にも依存するが、電極群間の間隔が、例えば、３．３ｍｍ以上の部位でチップクラックが発生する。
【００１０】
また、特許文献２に記載の吸着ノズルを特許文献１に記載の吸着ブロックに適用したとしても、直接電極を押圧する構成とされていないため、貫通電極を有する半導体チップ（厚さの薄い半導体チップ）に設けられた電極と、配線基板に設けられたパッド電極と、の間の接続信頼性を向上できない。
【００１１】
また、貫通電極を有する半導体チップでは、電極間の隙間を吸着して、配線基板に塗布されたＮＣＰ上にフリップチップ実装する際に、吸着ツールで押圧されないチップの外周部において、ＮＣＰの反発により半導体チップが湾曲して、チップクラックが発生してしまうという問題があった。
【課題を解決するための手段】
【００１２】
本発明の一観点によれば、主面に第１の電極を有する基板に、該基板の主面に配置された封止樹脂を介して、第１の面に設けられた第２の電極、及び前記第１の面の反対側に位置する第２の面に設けられ、前記第２の電極と対向配置された第３の電極を有する半導体チップを実装する際に使用され、ボンディングツールにより吸着した前記半導体チップを押圧することで、前記第１の電極と前記第３の電極とを電気的に接続する半導体装置製造装置であって、前記ボンディングツールは、前記第２の電極と接触し、かつ該第２の電極を押圧する押圧面を有したツール本体と、前記押圧面が配置された側の前記ツール本体に設けられ、前記押圧面から前記半導体チップ側に突出し、かつ前記第１の面のうち、前記第２の電極が形成されていない電極非形成面を支持する支持部と、を有することを特徴とする半導体装置製造装置が提供される。
【発明の効果】
【００１３】
本発明の半導体装置製造装置によれば、押圧面で第２の電極を直接押圧することで、第１の電極と第３の電極とをしっかりと電気的に接続することが可能となり、基板と半導体チップとの間の電気的接続信頼性を向上できると共に、半導体チップを封止樹脂に押圧して封止樹脂が反発した際、支持部と変形（湾曲）しようとする半導体チップとを接触させて、半導体チップの変形を抑制可能となるので、半導体チップにチップクラックが発生することを抑制できる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１の実施の形態に係る半導体装置製造装置の概略構成を示す断面図である。
【図２】本発明の第１の実施の形態の第１変形例に係る半導体装置製造装置の概略構成を示す断面図である。
【図３】本発明の第１の実施の形態の第２変形例に係る半導体装置製造装置の概略構成を示す断面図である。
【図４】本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図（その１）である。
【図５】本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図（その２）である。
【図６】本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図（その３）である。
【図７】本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図（その４）である。
【図８】本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図（その５）である。
【図９】本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図（その６）である。
【図１０】本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図（その７）である。
【図１１】本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図（その８）である。
【図１２】本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図（その９）である。
【図１３】本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図（その１０）である。
【図１４】本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図（その１１）である。
【図１５】本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図（その１２）である。
【図１６】本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図（その１３）である。
【図１７】本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図（その１４）である。
【図１８】本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図（その１５）である。
【図１９】図６に示す工程における現象を段階的に示した断面図（その１）であり、図６に示す領域Ａを拡大した断面図である。
【図２０】図６に示す工程における現象を段階的に示した断面図（その２）であり、図６に示す領域Ａを拡大した断面図である。
【図２１】図６に示す工程における現象を段階的に示した断面図（その３）であり、図６に示す領域Ａを拡大した断面図である。
【図２２】本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図（その１）である。
【図２３】本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図（その２）である。
【図２４】本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図（その３）である。
【図２５】本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図（その４）である。
【図２６】本発明の第３の実施の形態に係る半導体装置の製造工程を示す断面図（その１）である。
【図２７】本発明の第３の実施の形態に係る半導体装置の製造工程を示す断面図（その２）である。
【図２８】本発明の第３の実施の形態に係る半導体装置の製造工程を示す断面図（その３）である。
【図２９】本発明の第３の実施の形態に係る半導体装置の製造工程を示す断面図（その４）である。
【図３０】本発明の第３の実施の形態に係る半導体装置の製造工程を示す断面図（その５）である。
【図３１】本発明の第３の実施の形態に係る半導体装置の製造工程を示す断面図（その６）である。
【発明を実施するための形態】
【００１５】
以下、図面を参照して本発明を適用した実施の形態について詳細に説明する。なお、以下の説明で用いる図面は、本発明の実施の形態の構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の半導体装置製造装置、及び半導体装置の寸法関係とは異なる場合がある。
【００１６】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る半導体装置製造装置の概略構成を示す断面図である。図１では、説明の便宜上、半導体装置製造装置１０の構成要素ではない、他の半導体チップ（基板）である第１の半導体チップ１４、半導体チップである第２の半導体チップ１５、及び液状とされた封止樹脂１６を図示する。
また、図１では、第１の半導体チップ１４に設けられた第１の電極２３と、第２の半導体チップ１５に設けられた第３の電極３１と、が対向した状態を模式的に図示している。
【００１７】
図１を参照するに、第１の実施の形態の半導体装置製造装置１０は、ステージ１１と、ボンディングツール１２と、押圧機構（図示せず）と、ボンディングツール駆動部（図示せず）と、を有する。
ここで、ステージ１１、ボンディングツール１２、押圧機構（図示せず）、及びボンディングツール駆動部（図示せず）の具体的な構成を説明する前に、説明の便宜上、ステージ１１に載置される第１の半導体チップ１４（基板）と、ボンディングツール１２に吸着される第２の半導体チップ１５（半導体チップ）と、封止樹脂１６と、について説明する。
【００１８】
図１を参照するに、第１の半導体チップ１４は、半導体基板２１と、素子層２２と、第１の電極２３と、を有する。半導体基板２１としては、例えば、シリコンウェハを個片化したシリコン基板を用いることができる。
素子層２２は、半導体基板２１の表面２１ａに設けられている。素子層２２は、図示していないトランジスタ素子を有すると共に、積層された複数の絶縁層、及び該複数の絶縁層に設けられた配線及びコンタクトプラグ等（全て図示せず）により構成されている。
【００１９】
上記配線及びコンタクトプラグは、トランジスタ素子（図示せず）と電気的に接続されている。また、最上層に設けられたコンタクトプラグは、素子層２２の表面２２ａ（基板の主面）から露出されている。
【００２０】
第１の電極２３は、素子層２２の表面２２ａに複数設けられており、最上層に設けられたコンタクトプラグと接続されている。これにより、第１の電極２３は、トランジスタ素子（図示せず）と電気的に接続されている。第１の電極２３は、外部接続用の電極であり、例えば、バンプを用いることができる。
【００２１】
第１の半導体チップ１４は、複数の第１の電極２３が列状に配置された３つの電極群（３列の電極群）を有する。３つの電極群のうち、２つの電極群は、離間した状態で対向するように素子層２６の外周部に配置され、１つの電極群は、２つの電極群に挟まれるように、素子層２６の中央部に配置されている。３つの電極群は、同じ方向に延在するように配置されている。また、３つの電極群は、十分に離間した状態で配置されている。
上記構成とされた第１の半導体チップ１４としては、例えば、メモリ用半導体チップを用いることができる。
【００２２】
図１を参照するに、第２の半導体チップ１５は、半導体基板２５と、素子層２６と、貫通電極２８と、第２の電極２９と、第３の電極３１と、を有する。
半導体基板２５としては、例えば、シリコンウェハを個片化したシリコン基板を用いることができる。
【００２３】
素子層２６は、半導体基板２５の表面２５ａに設けられている。素子層２６の表面２６ａ（半導体チップの第１の面）は、第２の電極２９が形成される面である。素子層２６の表面２６ａのうち、電極群間に位置する部分には、第２の電極２９が形成されない電極非形成面２６ｂが配置されている。
素子層２６は、図示していないトランジスタ素子を有すると共に、積層された複数の絶縁層、及び該複数の絶縁層に設けられた配線及びコンタクトプラグ等（全て図示せず）により構成されている。上記配線及びコンタクトプラグは、トランジスタ素子（図示せず）と電気的に接続されている。
【００２４】
貫通電極２８は、ＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）であり、図示していない絶縁膜（半導体基板２５と貫通電極２８とを電気的に絶縁するための膜）を介して、半導体基板２５及び素子層２６を貫通するように設けられている。
貫通電極２８は、第１の半導体チップ１４と第２の半導体チップ１５とを対向させた状態（図１に示す状態）において、第１の半導体チップ１４に設けられた第１の電極２３と対向するように配置されている。つまり、第２の半導体基板１５は、複数の貫通電極２８よりなる３列の貫通電極群を有する。また、３列の貫通電極群は、十分に離間した状態で配置されている。
【００２５】
貫通電極２８の一方の端２８Ａは、素子層２６の表面２６ａから露出されている。また、貫通電極２８の他方の端２８Ｂは、半導体基板２５の裏面２５ｂ（半導体チップの第２の面）から露出されている。
貫通電極２８は、素子層２６を構成する複数の絶縁層に設けられた配線（図示せず）と接続されている。これにより、貫通電極２８は、トランジスタ素子（図示せず）と電気的に接続されている。
【００２６】
第２の電極２９は、貫通電極２８の一方の端２８Ａと接続されるように、素子層２６の表面２６ａに複数設けられている。これにより、第２の半導体基板１５は、複数の第２の電極２９よりなる３列の電極群を有する。また、３列の電極群は、十分に離間した状態で配置されている。
【００２７】
第２の電極２９は、素子層２６の表面２６ａから突出している。第２の電極２９は、外部接続用の電極である。第２の電極２９としては、例えば、バンプを用いることができる。素子層２６の表面２６ａを基準としたときの第２の電極２９の高さは、例えば、２０μｍとすることができる。
【００２８】
第３の電極３１は、貫通電極２８の他方の端２８Ｂと接続されるように、図示していない絶縁膜（半導体基板２５と第３の電極３１とを電気的に絶縁するための膜）を介して、半導体基板２５の裏面２５ｂに複数設けられている。
これにより、第３の電極３１は、貫通電極２８を介して、第２の電極２９と電気的に接続されると共に、半導体基板２５及び素子層２６を介して、第２の電極２９と対向するように配置される。
【００２９】
第３の電極３１は、半導体基板２５の裏面２５ｂから突出している。第３の電極３１は、第１の半導体チップ１４に設けられた第１の電極２３と接続される外部接続用の電極である。第３の電極３１としては、例えば、バンプを用いることができる。
【００３０】
上記構成とされた第２の半導体チップ１５は、貫通電極２８を有し、かつ薄板化（例えば、厚さが５０μｍ以下）されたチップである。第２の半導体チップ１５としては、例えば、メモリ用半導体チップやＩＦ用半導体チップ等を用いることができる。
【００３１】
封止樹脂１６は、非導電性であり、かつ流動性を有した液状の封止樹脂（つまり、完全に硬化する前の封止樹脂）であり、素子層２２の表面２２ａに配置されている。封止樹脂１６は、第１の半導体チップ１４に設けられた第１の電極２３に第２の半導体チップ１５に設けられた第３の電極３１が電気的に接続された際、第１の半導体チップ１４と第２の半導体チップ１５との隙間を充填することで、第１の半導体チップ１４と第２の半導体チップ１５との間を封止する樹脂である。
封止樹脂１６としては、例えば、ＮＣＰ（Ｎｏｎ ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）を用いることができる。
なお、第１の半導体チップ上にＮＣＦ（Ｎｏｎ ｃｏｎｄｕｃｔｉｖｅ ｆｉｌｍ）のようなフィルム状の樹脂を配置しておき、フィルム状の樹脂を溶融させて、第１の半導体チップ１４と第２の半導体チップ１５の隙間を充填するように構成しても良い。
【００３２】
次に、第１の実施の形態の半導体装置製造装置１０を構成するステージ１１、ボンディングツール１２、押圧機構（図示せず）、及びボンディングツール駆動部（図示せず）について説明する。
図１を参照するに、ステージ１１は、ステージ本体３５と、第１の吸着孔３６と、第１の加熱機構３７と、を有する。
【００３３】
ステージ本体３５は、第１の半導体チップ１４が載置される部材である。ステージ本体３５は、平坦な上面３５ａを有する。ステージ本体３５の上面３５ａは、第１の半導体チップ１４が載置される基板載置面３５ｂを有する。
【００３４】
第１の吸着孔３６は、基板載置領域３５ｂに露出されるように、ステージ本体３５に複数設けられている。第１の吸着孔３６は、図示していない真空ポンプと接続されている。第１の吸着孔３６は、第１の半導体チップ１４を吸着することで、第１の半導体チップ１４の位置を固定する。
【００３５】
第１の加熱機構３７は、ステージ本体３５に内設されている。第１の加熱機構３７は、ステージ本体３５に吸着された第１の半導体チップ１４を所定の温度に加熱する。第１の加熱機構３７としては、例えば、カートリッジヒーターを用いることができる。
【００３６】
ボンディングツール１２は、ツール本体４１と、支持部４２と、第２の吸着孔４３と、第２の加熱機構４４と、を有する。
ツール本体４１は、略四角柱形状とされている。ツール本体４１の外形は、第２の半導体チップ１５の外形よりも大きくなるように構成されている。
【００３７】
ツール本体４１は、第２の電極２９と対向する平坦な押圧面４１ａを有する。押圧面４１ａは、ボンディングツール１２が第２の半導体チップ１５を吸着した際、複数の第２の電極２９の上端と接触する。
押圧面４１ａは、図１に示す状態からボンディングツール１２を下方に移動させ、第２の半導体チップ１５と封止樹脂１６とが接触後、第２の電極２９の上端を押圧する面である。
【００３８】
支持部４２は、ツール本体４１のうち、複数の第２の電極２９よりなる電極群間に位置する電極非形成面２６ｂと対向する部分に設けられている。支持部４２は、ツール本体４１と一体に構成されている。支持部４２は、押圧面４１ａから第２の半導体チップ１５側（電極非形成面２６ｂ側）に突出している。支持部４２は、電極非形成面２６ｂと対向する平坦な支持面４２ａを有する。支持部４２は、平坦な支持面４２ａにより、電極非形成面２６ｂを支持する。
【００３９】
押圧面４１ａを基準としたときの支持部４２の突出量Ｔ１（言い換えれば、押圧面４１ａから支持面４２ａまでの距離）は、第２の電極２９の高さの値よりも小さくするとよい。
具体的には、素子層２６の表面２６ａを基準としたときの第２の電極２９の高さが２０μｍの場合、支持部４２の突出量Ｔ１は、例えば、１７μｍとすることができる。言い換えれば、支持部４２の突出量Ｔ１は、第２の電極２９の高さの値よりも３μｍ程度小さくするとよい。
【００４０】
このように、押圧面４１ａを基準としたときの支持部４２の突出量Ｔ１を第２の電極２９の高さの値よりも小さくすることにより、複数の第２の電極２９間に高さばらつきが存在した場合でも、押圧面４１ａにより全ての第２の電極２９の上端を確実に押圧することができる。
【００４１】
また、上記説明したように、支持部４２の突出量Ｔ１は、第２の電極２９の高さの値よりも小さくなるように構成されているため、ボンディングツール１２が、第２の半導体チップ１５を吸着し、かつ第２の半導体チップ１５をピックアップした状態（図１に示す状態）では、支持面４２ａと素子層２６の上面２６ａとの間には隙間が形成される。
【００４２】
また、図１に示す状態から、ボンディングツール１２を下方に移動させて、押圧面４１ａにより第２の電極２９を押圧して、第１の電極２３と第３の電極３１とを電気的に接続する際、支持部４２の支持面４２ａは、封止樹脂１６の反発により変形（湾曲）しようとする第２の半導体チップ１５の素子層２６の電極非形成領域２６ｂと接触する。
これにより、封止樹脂１６の反発に起因する第２の半導体チップ１５の変形が抑制可能となるため、薄板化された第２の半導体チップ１５にチップクラックが発生することを抑制できる。
【００４３】
第２の吸着孔４３は、支持部４２を貫通するように、ツール本体４１に複数設けられている。第２の吸着孔４３は、支持面４２ａから露出されている。また、第２の吸着孔４３は、図示していない真空ポンプと接続されている。第２の吸着孔４３は、ボンディングツール１２により第２の半導体チップ１５をピックアップ可能なように、第２の半導体チップ１５の電極非形成面２６ｂを吸着する。
【００４４】
第２の加熱機構４４は、ツール本体４１に内設されている。第２の加熱機構４４は、ボンディングツール１２に吸着された第２の半導体チップ１５を所定の温度に加熱する。第２の加熱機構４４としては、例えば、カートリッジヒーターを用いることができる。
【００４５】
押圧機構（図示せず）は、ステージ１１側にツール本体４１を押圧することで、押圧面４１ａにより第２の電極２９を押圧するための機構である。
ボンディングツール駆動部（図示せず）は、ステージ本体３５の上面３５ａに対して平行な面方向、及び上下方向に、ボンディングツール１２を移動させるための駆動部である。
【００４６】
第１の実施の形態の半導体装置製造装置によれば、第２の半導体チップ１５に設けられた第２の電極２９と接触し、かつ第２の電極２９を押圧する押圧面４１ａを有したツール本体４１と、押圧面４１ａが配置された側のツール本体４１に設けられ、押圧面４１ａから第１の半導体チップ１４側に突出し、かつ第２の電極２９が形成されていない第２の半導体チップ１５の電極非形成面２６ｂを支持する支持部４２と、を有するボンディングツール１２を備えることにより、押圧面４１ａで第２の電極２９を直接押圧して、第１の電極２３と第３の電極３１とをしっかりと電気的に接続することが可能となり、第１の半導体チップ１４と第２の半導体チップ１５との間の電気的接続信頼性を向上できると共に、第２の半導体チップ１５を液状の封止樹脂１６に押圧して封止樹脂１６が反発した際、変形（湾曲）しようとする第２の半導体チップ１５の電極非形成面２６ｂと支持部４２（具体的には、平坦な支持面４２ａ）とを接触させて、第２の半導体チップ１５の変形を抑制可能となるので、薄型化（例えば、厚さが５０μｍ以下）された第２の半導体チップ１５にチップクラックが発生することを抑制できる。
【００４７】
図２は、本発明の第１の実施の形態の第１変形例に係る半導体装置製造装置の概略構成を示す断面図である。図２では、説明の便宜上、第１の実施の形態の第１変形例に係る半導体装置製造装置５０の構成要素ではない、他の半導体チップ（基板）である第１の半導体チップ５３、半導体チップである第２の半導体チップ５４、及び液状とされた封止樹脂１６を図示する。
【００４８】
また、図２では、第１の半導体チップ５３に設けられた第１の電極２３と、第２の半導体チップ５４に設けられた第３の電極３１と、が接続された状態を模式的に図示している。
さらに、図２において、図１に示す第１の実施の形態の半導体装置製造装置１０と同一構成部分には同一符号を付す。
【００４９】
図２を参照するに、第１の実施の形態の第１変形例に係る半導体装置製造装置５０は、第１の実施の形態の半導体装置製造装置１０に設けられたボンディングツール１２の替わりに、ボンディングツール５１を設けた以外は、半導体装置製造装置１０と同様な構成とされている。
【００５０】
ここで、ボンディングツール５１の構成について説明する前に、説明の便宜上、ステージ１１が吸着する第１の半導体チップ５３、及びボンディングツール５１が吸着する第２の半導体チップ５４の構成について説明する。
【００５１】
図２を参照するに、第１の半導体チップ５３は、先に説明した図１に示す第１の半導体チップ１４に設けられた複数の第１の電極２３よりなる３列の電極群を素子層２２の表面２２ａの中央部にまとめて配置したこと以外は、第１の半導体チップ１４と同様に構成される。第１の半導体チップ５３としては、例えば、メモリ用半導体チップを用いることができる。
【００５２】
図２を参照するに、第２の半導体チップ５４は、先に説明した図１に示す第２の半導体チップ１５に設けられた貫通電極２８、第２の電極２９、及び第３の電極３１を、第１の半導体チップ５３に設けられた第１の電極２３と対向するように３列で配置すると共に、第２の電極２９よりなる３列の電極群を挟み込むように、電極非形成領域２６ｂを配置したこと以外は、第２の半導体チップ１５と同様に構成される。第２の半導体チップ５４としては、例えば、メモリ用半導体チップやＩＦ用半導体チップ等を用いることができる。
【００５３】
図２を参照するに、ボンディングツール５１は、先に説明した図１に示すボンディングツール１２を構成する支持部４２を、複数の第２の電極２９よりなる３列の電極群を挟み込むように配置したこと以外は、ボンディングツール１２と同様な構成とされている。
【００５４】
ボンディングツール５１に設けられた支持部４２の支持面４２ａは、素子層２２の表面２２ａに配置され、かつ液状とされた封止樹脂１６に、第２の半導体チップ５４を押圧して、第１の電極２３と第３の電極３１とを電気的に接続する際、液状とされた封止樹脂１６の反発により変形（湾曲）しようとする第２の半導体チップ５４の変形を抑制する。
【００５５】
上記構成とされた第１の実施の形態の第１変形例に係る半導体装置製造装置５０は、第１の実施の形態の半導体装置製造装置１０と同様な効果を得ることができる。
具体的には、押圧面４１ａで第２の電極２９を直接押圧して、第１の電極２３と第３の電極３１とをしっかりと電気的に接続することが可能となり、第１の半導体チップ５３と第２の半導体チップ５４との間の電気的接続信頼性を向上できると共に、第２の半導体チップ５４を液状とされた封止樹脂１６に押圧して封止樹脂１６が反発した際、変形（湾曲）しようとする第２の半導体チップ５４の電極非形成面２６ｂと支持部４２（具体的には、平坦な支持面４２ａ）とを接触させて、第２の半導体チップ５４の変形を抑制可能となるので、薄型化（例えば、厚さが５０μｍ以下）された第２の半導体チップ５４にチップクラックが発生することを抑制できる。
【００５６】
また、ボンディングツール５１に設けられた支持部４２の支持面４２ａが、外周縁に位置する電極非形成面２６ｂと接触可能な構成とされているため、第２の半導体チップ５４の外周縁の変形も抑制できる。
【００５７】
図３は、本発明の第１の実施の形態の第２変形例に係る半導体装置製造装置の概略構成を示す断面図である。図３では、説明の便宜上、第１の実施の形態の第１変形例に係る半導体装置製造装置６０の構成要素ではない、他の半導体チップ（基板）である第１の半導体チップ６３、半導体チップである第２の半導体チップ６４、及び液状とされた封止樹脂１６を図示する。
【００５８】
また、図３では、第１の半導体チップ６３に設けられた第１の電極２３と、第２の半導体チップ５４に設けられた第３の電極３１と、が接続された状態を模式的に図示している。
さらに、図３において、図１に示す第１の実施の形態の半導体装置製造装置１０と同一構成部分には同一符号を付す。
【００５９】
図３を参照するに、第１の実施の形態の第２変形例に係る半導体装置製造装置６０は、第１の実施の形態の半導体装置製造装置１０に設けられたボンディングツール１２の替わりに、ボンディングツール６１を設けた以外は、半導体装置製造装置１０と同様な構成とされている。
【００６０】
ここで、ボンディングツール６１の構成について説明する前に、説明の便宜上、ボンディングツール６１が吸着する第１の半導体チップ６３、及びステージ１１が吸着する第２の半導体チップ６４について説明する。
【００６１】
図３を参照するに、第１の半導体チップ６３は、先に説明した図１に示す第１の半導体チップ１４に設けられた複数の第１の電極２３を、矩形とされた第１の半導体チップ６３の対向する２辺に各１列配置したこと以外は、第１の半導体チップ１４と同様に構成される。第１の半導体チップ６３としては、例えば、メモリ用半導体チップを用いることができる。
【００６２】
図３を参照するに、第２の半導体チップ６４は、先に説明した図１に示す第２の半導体チップ１５に設けられた貫通電極２８、第２の電極２９、及び第３の電極３１を、第１の半導体チップ６３に設けられた第１の電極２３と対向するように２列で配置すると共に、複数の第２の電極２９よりなる２列の電極群の間に、支持部４２が接触する電極非形成領域２６ｂを配置したこと以外は、第２の半導体チップ１５と同様に構成される。第２の半導体チップ６４としては、例えば、メモリ用半導体チップやＩＦ用半導体チップ等を用いることができる。
【００６３】
図３を参照するに、ボンディングツール６１は、先に説明した図１に示すボンディングツール１２を構成する支持部４２を、複数の第２の電極２９よりなる２列の電極群の間に配置したこと以外は、ボンディングツール１２と同様な構成とされている。
【００６４】
ボンディングツール６１に設けられた支持部４２の支持面４２ａは、素子層２２の表面２２ａに配置され、かつ液状とされた封止樹脂１６に、第２の半導体チップ６４を押圧して、第１の電極２３と第３の電極３１とを電気的に接続する際、液状とされた封止樹脂１６の反発により変形（湾曲）しようとする第２の半導体チップ６４の変形を抑制する。
【００６５】
上記構成とされた第１の実施の形態の第２変形例に係る半導体装置製造装置６０は、第１の実施の形態の半導体装置製造装置１０と同様な効果を得ることができる。
具体的には、押圧面４１ａで第２の電極２９をしっかりと押圧することで、第３の電極３１と第１の電極２３との間の電気的接続信頼性を向上できると共に、液状とされた封止樹脂１６の反発により変形しようとする第２の半導体チップ６４の素子層２６の電極非形成領域２６ｂと接触する支持部４２の支持面４２ａにより、第２の半導体チップ６４の変形を抑制して、薄型化（例えば、厚さが５０μｍ以下）された第２の半導体チップ６４にチップクラックが発生することを抑制できる。
【００６６】
図４〜図１８は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図である。図１９〜図２１は、図６に示す工程における現象を段階的に示した断面図であり、図６に示す領域Ａを拡大した断面図である。図４〜図２１において、図１に示す構造体と同一構成部分には同一符号を付す。
【００６７】
図４〜図２１を参照して、図１に示す半導体装置製造装置１０を用いた本発明の第１の実施の形態に係る半導体装置１００（図１８参照）の製造方法について説明する。
始めに、図４に示す工程の処理を行なう前に、予め、図９に示す第１の半導体チップ１４（他の半導体チップ（基板））、及び第２の半導体チップ１５−１，１５−２，１５−３，７３（複数の半導体チップ）を準備する。
【００６８】
具体的には、第１の半導体チップ１４として、先に説明した図１に示す構成とされた第１の半導体チップ１４（メモリ用半導体チップ）を準備する。
第２の半導体チップ１５−１，１５−２，１５−３としては、先に説明した図１に示す第２の半導体チップ１５と同様な構成とされたメモリ用半導体チップを準備する。つまり、第２の半導体チップ１５−１，１５−２，１５−３は、貫通電極２８を有しており、薄板化（例えば、厚さが５０μｍ以下）とされた半導体チップである。
【００６９】
第２の半導体チップ７３としては、先に説明した図１に示す半導体チップ１５と同様な構成とされたＩＦ用半導体チップを準備する。第２の半導体チップ７３は、後述する図１２に示す配線基板８０と電気的に接続（フリップチップ接続）される半導体チップである。第２の半導体チップ７３に設けられた第２の電極２９は、図１２に示す配線基板８０に設けられたパッド電極８４と対向するように配置されている。
【００７０】
次いで、図４に示す工程では、ステージ本体３５の基板載置面３５ｂ上に、第１の半導体チップ１４を載置し、第１の吸着孔３６により半導体基板２１の裏面２１ｂを吸着することで、第１の半導体チップ１４の位置を固定する。
このとき、半導体基板２１の裏面２１ｂには、電極（バンプ）が形成されていないため、ステージ本体３５上に良好な状態で吸着することができる。
【００７１】
次いで、第１の加熱機構３７により、第１の半導体チップ１４を所定の温度（例えば、８０〜１００℃）に加熱保持する。
次いで、ディスペンサー７１により、素子層２２の上面２２ａに、液状の封止樹脂１６を配置する。この段階では、封止樹脂１６は、硬化していない。封止樹脂１６としては、例えば、ＮＣＰ（Ｎｏｎ  Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ）を用いることができる。
【００７２】
次いで、図５に示す工程では、ボンディングツール１２の第２の吸着孔４３により、第２の半導体チップ１５−１の電極非形成面２６ｂを吸着すると共に、第２の加熱機構４４により、第２の半導体チップ１５−１を所定の温度（例えば、２００℃）に加熱保持する。
この段階では、押圧面４１ａが第２の電極２９の上端と接触し、かつ支持部４２の支持面４２ａは電極非形成面２６ｂと接触していない。
次いで、第１の半導体チップ１４の上方に、第３の電極３１と第１の電極２３とが対向するように、ボンディングツール１２に吸着保持された第２の半導体チップ１５−１を配置する。
【００７３】
次いで、図６に示す工程では、図５に示す状態から、ボンディングツール１２を下方に移動させ、第２の半導体チップ１５−１と液状とされた封止樹脂１６とを接触させる。次いで、ボンディングツール１２の押圧面４２ａにより第２の電極２９を押圧することで、熱圧着により、第１の電極２３と第３の電極３１とを電気的に接続すると共に、第１の半導体チップ１４と第２の半導体チップ１５−１との間の隙間を封止樹脂１６で充填することで封止して、第１の半導体チップ１４上に第２の半導体チップ１５−１を仮圧着する。
【００７４】
これにより、第１の半導体チップ１４と第２の半導体チップ１５−１とが電気的に接続される。
【００７５】
ここで、図１９〜図２１を参照して、図６に示す工程における現象を段階的に説明していく中で、ボンディングツール１２に設けられた支持部４２の作用及び効果について説明する。
図１９に示すように、第３の電極３１、及び半導体基板２５の裏面２５ｂが封止樹脂１６と接触する前の段階では、押圧面４１ａと第２の電極２９の上端とが接触し、かつ素子層２６の表面２６ａと支持部４２の支持面４２ａとは接触していない。
また、この段階において、第１及び第２の半導体チップ１４，１５−１をそれぞれ所定の温度に加熱保持する。
【００７６】
次いで、図２０に示すように、押圧面４１ａにより第２の電極２９を押圧して、第３の電極３１、及び半導体基板２５の裏面２５ｂが液状とされた封止樹脂１６と接触する段階では、液状とされた封止樹脂１６が横方向に広がると共に、上方向（第１の半導体チップ１４から第２の半導体チップ１５−１に向かう方向）に封止樹脂１６が反発して、薄型化された第２の半導体基板１５−１が変形（湾曲）しようとする。
このとき、ボンディングツール１２に設けられた支持部４２の支持面４２ａと、変形しようとする第２の半導体チップ１５−１を構成する素子層２６の表面２６ａとが接触する。
【００７７】
次いで、図２１に示すように、図２０に示す段階から、さらに、第２の電極２９を押圧すると、熱圧着により、第１の電極２３と第３の電極３１とが電気的に接続されると共に、第１の半導体チップ１４と第２の半導体チップ１５−１との間の隙間が液状とされた封止樹脂１６で充填される。
【００７８】
このとき、支持面４２ａと素子層２６の表面２６ａとが接触した状態が保たれるため、液状とされた封止樹脂１６の反発により、第２の半導体チップ１５−１の変形が抑制される。
【００７９】
このように、第２の電極２９を押圧する押圧面４１ａ、及び押圧面４１ａから第１の半導体チップ１４側に突出し、第２の半導体チップ１５−１の電極非形成面２６ｂを支持する支持部４２を有する半導体装置製造装置１０により、第１の電極２３と第３の電極３１とが対向するように、第２の半導体チップ１５−１をピックアップし、その後、液状とされた封止樹脂１６と第２の半導体チップ１５−１とを接触させ、押圧面４１ａにより第２の電極２９を押圧して、熱圧着により、第１の電極２３と第３の電極３１とを電気的に接続すると共に、第１の半導体チップ１４と第２の半導体チップ１５−１との隙間を液状とされた封止樹脂１６で充填することにより、押圧面４１ａで第２の電極２９を直接押圧して、第１の電極２３と第３の電極３１とをしっかりと電気的に接続することが可能となり、第１の半導体チップ１４と第２の半導体チップ１５との間の電気的接続信頼性を向上できると共に、第２の半導体チップ１５を液状とされた封止樹脂１６に押圧して封止樹脂１６が反発した際、変形（湾曲）しようとする第２の半導体チップ１５の電極非形成面２６ｂと支持部４２の平坦な支持面４２ａとを接触させて、第２の半導体チップ１５の変形を抑制可能となるので、薄型化（例えば、厚さが５０μｍ以下）された第２の半導体チップ１５にチップクラックが発生することを抑制できる。
【００８０】
また、半導体装置製造装置１０では、押圧面４１ａを基準としたときの支持部４２の突出量Ｔ１が第２の電極２９の高さの値よりも小さくなる（例えば、３μｍ程度小さい）ように構成されているため、複数の第２の電極２９間に高さばらつきが存在した場合でも、押圧面４１ａにより複数の第２の電極２９の上端を確実に押圧して、第１の電極２３と第３の電極３１とをしっかりと接続することが可能となるので、第１の電極２３と第３の電極３１との間の電気的接続信頼性を向上させることができる。
【００８１】
さらに、第１の半導体チップ１４に第２の半導体チップ１５−１を実装後（言い換えれば、第１の電極２３と第３の電極３１とを圧着後）に、毛細管現象により、第１の半導体チップ１４と第２の半導体チップ１５−１との隙間をアンダーフィル樹脂で充填する場合と比較して、半導体装置１００の製造時間を短縮することが可能となるので、半導体装置１００の生産性を向上できる。
【００８２】
また、素子層２２の表面２２ａに液状とされた封止樹脂１６を配置させた後、液状とされた封止樹脂１６に対して第２の半導体チップ１５−１を押圧して、第１の半導体チップ１４と第２の半導体チップ１５−１との間の隙間を封止することで、アンダーフィル樹脂を用いた場合に発生するフィレット部分が形成されることがなくなるため、複数の積層された半導体チップ（具体的には、第１及び第２の半導体チップ１４，１５−１，１５−２，１５−３，７３）よりなるチップ積層７５（後述する図１０参照）の外形の寸法精度を向上させることができる。
【００８３】
次いで、図７に示す工程では、ディスペンサー７１により、第２の半導体チップ１５−１を構成する素子層２６の上面２６ａに、液状とされた封止樹脂１６を配置する。この段階では、封止樹脂１６は、硬化していない。
【００８４】
次いで、図８に示す工程では、先に説明した図５及び図６に示す工程と同様な処理を行なうことで、加熱された第２の半導体チップ１５−１上に配置された液状の封止樹脂１６に対して、加熱された第２の半導体チップ１５−２を押圧することで、熱圧着により、第２の半導体チップ１５−１に設けられた第２の電極２９と第２の半導体チップ１５−２に設けられた第３の電極３１とを電気的に接続すると共に、第２の半導体チップ１５−１と第２の半導体チップ１５−２との間に形成された隙間を液状の封止樹脂１６で充填する。
これにより、第２の半導体チップ１５−１と第２の半導体チップ１５−２とが電気的に接続されると共に、第２の半導体チップ１５−１上に第２の半導体チップ１５−２が仮圧着される。
【００８５】
次いで、図９に示す工程では、先に説明した図７及び図８に示す工程と同様な処理を行うことで、熱圧着により、第２の半導体チップ１５−２に設けられた第２の電極２９と第２の半導体チップ１５−３に設けられた第３の電極３１とを電気的に接続すると共に、第２の半導体チップ１５−２と第２の半導体チップ１５−３との間に形成された隙間を液状とされた封止樹脂１６で封止する。
これにより、第２の半導体チップ１５−２と第２の半導体チップ１５−３とが仮圧着されると共に、第２の半導体チップ１５−２と第２の半導体チップ１５−３とが電気的に接続される。
【００８６】
次いで、先に説明した図７及び図８に示す工程と同様な処理を行うことで、熱圧着により、第２の半導体チップ１５−３に設けられた第２の電極２９と、第２の半導体チップ７３（２００℃に加熱された半導体チップ）に設けられた第３の電極３１と、を電気的に接続すると共に、第２の半導体チップ１５−３と第２の半導体チップ７３との間に形成された隙間を液状とされた封止樹脂１６で封止する。
これにより、第２の半導体チップ１５−３と第２の半導体チップ７３とが仮圧着されると共に、第２の半導体チップ１５−３と第２の半導体チップ７３とが電気的に接続される。
【００８７】
その後、仮圧着された第２の半導体チップ７３を３００℃に加熱した状態で、荷重を印加することで、第１及び第２の半導体チップ１４，１５−１，１５−２，１５−３，７３間を本圧着する。これにより、液状とされた封止樹脂１６が完全に硬化する。
これにより、積み重ねられた第１及び第２の半導体チップ１４，１５−１，１５−２，１５−３，７３、及び硬化した封止樹脂１６よりなるチップ積層体７５が形成される。
【００８８】
次いで、図１０に示す工程では、図１１に示す半導体装置製造装置１０からチップ積層体７５を取り出し、チップ積層体７５の上下を反転させる。次いで、図１１に示す工程では、配線母基板８１を準備する。
【００８９】
ここで、図１１を参照して、配線母基板８１の構成について説明する。
図１１を参照するに、配線母基板８１は、複数の配線基板８０が連結された構成とされており、基板本体８３と、パッド電極８４と、配線パターン８５と、ランド部８６と、貫通電極８７と、第１のソルダーレジスト８９と、第２のソルダーレジスト９１と、を有する。
【００９０】
基板本体８３は、ダイシングラインＣにより区画され、配線基板８０が形成される配線基板形成領域Ｂを複数有する。基板本体８３としては、例えば、ガラスエポキシ基板を用いることができる。
パッド電極８４は、基板本体８３の表面８３ａのうち、配線基板形成領域Ｂの中央部に設けられている。パッド電極８４は、図１０に示すチップ積層体７５を構成する第２の半導体チップ７３に設けられた第２の電極２９と接続される電極である。
【００９１】
配線パターン８５は、パッド電極８４と一体に構成されており、配線基板形成領域Ｂに対応する基板本体８３の表面８３ａに設けられている。配線パターン８５は、再配線用のパターンである。
【００９２】
ランド部８６は、配線基板形成領域Ｂに対応する基板本体８３の裏面８３ｂに設けられている。
貫通電極８７は、配線基板形成領域Ｂに対応する基板本体８３を貫通するように設けられている。貫通電極８７の上端は、配線パターン８５と接続されており、貫通電極８７の下端は、ランド部８６と接続されている。これにより、貫通電極８７は、ランド部８６とパッド電極８４とを電気的に接続している。
【００９３】
第１のソルダーレジスト８９は、パッド電極８４を露出するように、配線基板形成領域Ｂ及びダイシングラインＣに対応する基板本体８３の表面８３ａに設けられている。第１のソルダーレジスト８９は、配線パターン８５の一部を覆うように設けられている。第１のソルダーレジスト８９は、配線パターン８５を保護する機能を有する。
第２のソルダーレジスト９１は、ランド部８６を露出するように、配線基板形成領域Ｂ及びダイシングラインＣに対応する基板本体８３の裏面８３ｂに設けられている。  
【００９４】
配線基板８０は、パッド電極８４と、配線パターン８５と、ランド部８６と、貫通電極８７と、配線基板形成領域Ｂに対応する基板本体８３、第１のソルダーレジスト８９、及び第２のソルダーレジスト９１と、を有した構成とされている。
【００９５】
次いで、図１２に示す工程では、パッド電極８４上に、ワイヤバンプ９３を形成する。具体的には、ワイヤバンプ９３は、例えば、ＡｕやＣｕ等よりなるワイヤの先端に溶融したボールが形成されたものを、ワイヤボンディング装置（図示せず）を用いて、超音波によりパッド電極８４上に圧着後、ワイヤの後端を引き切ることで形成する。
【００９６】
次いで、図１３に示す工程では、各配線基板形成領域Ｂの中央部に、ワイヤバンプ９３を覆うように、液状とされた封止樹脂１６を配置する。
具体的には、液状とされた封止樹脂１６は、先に説明した図４に示す方法と同様な手法により、ディスペンサー（図示せず）から液状とされたＮＣＰを供給することで形成する。
【００９７】
次いで、図１４に示す工程では、ボンディングツール（図示せず）を用いて、図１０に示すチップ積層体７５をピックアップして、チップ積層体７５を構成する第２の半導体チップ７３に設けられた第２の電極２９と配線基板１１に設けられた電極パッド８４とを対向配置させる。
【００９８】
次いで、ボンディングツール（図示せず）により、チップ積層体７５を高温（例えば、３００℃程度）で加熱した状態で、封止樹脂９４が形成され、かつ加熱された配線基板１１に押し当てることで、ワイヤバンプ９３を介して、第２の半導体チップ７３に設けられた第２の電極２９と配線基板１１に設けられた電極パッド８４とを熱圧着すると共に、チップ積層体７５と配線基板１１との間に形成される隙間を封止樹脂１６により封止する。
【００９９】
これにより、チップ積層体７５は、配線基板１１に対してフリップチップ接続されると共に、チップ積層体７５と配線基板１１とが電気的に接続される。
なお、図１４に示す工程では、全ての配線基板１１に対して、チップ積層体７５を実装する。
【０１００】
次いで、図１５に示す工程では、配線母基板８１上に実装された複数のチップ積層体７５を一括して封止し、かつ上面９６ａが平坦な面とされたモールド樹脂９６を形成する。モールド樹脂９６は、例えば、トランスファーモールド法により形成する。
【０１０１】
具体的には、上部金型と下部金型との間に形成された空間内に、図１４に示す構造体を収容し、その後、該空間内に加熱溶融されたモールド樹脂９６を注入する。次いで、溶融したモールド樹脂９６を所定の温度（例えば、１８０℃程度）で加熱（キュア）し、その後、所定の温度でベークすることで、モールド樹脂９６を完全に硬化させる。
これにより、複数のチップ積層体７５を一括封止するモールド樹脂９６が形成される。モールド樹脂９６としては、例えば、エポキシ樹脂等の熱硬化性樹脂を用いることができる。
【０１０２】
次いで、図１６に示す工程では、図１５に示す構造体の上下を反転させ、その後、配線母基板８１に形成された複数のランド部８６に外部接続端子９７を形成する。これにより、配線基板８０、チップ積層体７５、封止樹脂１６、モールド樹脂９６、及び外部接続端子９７を有し、かつ連結された複数の半導体装置１００が形成される。外部接続端子９７としては、例えば、はんだボールを用いることができる。
【０１０３】
この場合、図示していない複数の吸着孔を有するボールマウンターのマウントツールにより、複数のはんだボールを吸着保持しながら、複数のはんだボールにフラックスを転写形成する。
次いで、母配線基板８１に形成された複数のランド部８６に、はんだボールを載置し、その後、はんだボールが形成された母配線基板８１を熱処理（リフロー処理）する。これにより、複数の配線基板８０に設けられたランド部８６にはんだボールが固定される。
【０１０４】
次いで、図１７に示す工程では、モールド樹脂９６の上面９６ａにダイシングテープ９８を貼着する。次いで、ダイシングブレード９９により、ダイシングラインＣに沿って、図１６に示す配線母基板８１及びモールド樹脂９６を切断することで、複数の半導体装置１００が個片化される。このとき、配線基板８０も個片化される。
【０１０５】
次いで、図１８に示す工程では、図１７に示す構造体を上下反転させた後、ダイシングテープ９８を剥離することで、ＣｏＣ型（Ｃｈｉｐ ｏｎ Ｃｈｉｐ）の半導体装置１００が複数製造される。
【０１０６】
第１の実施の形態の半導体装置の製造方法によれば、ステージ１１上に載置された第１の半導体チップ１４上に液状とされた封止樹脂１６を配置し、次いで、ボンディングツール１２により、第２の半導体チップ１５−１をピックアップし、第１の電極２３と第３の電極とを対向させ、その後、第１及び第２の半導体チップ１４，１５−１をそれぞれ加熱しながら、押圧面４１ａにより第２の電極２９を押圧して、第１の電極２３と第３の電極３１とを熱圧着すると共に、第１の半導体チップ１４と第２の半導体チップ１５−１との間に形成される隙間を液状とされた封止樹脂１６で充填し、その後、液状とされた封止樹脂１６を硬化させることにより、押圧面４１ａで第２の電極２９を直接押圧して、第１の電極２３と第３の電極３１とをしっかりと電気的に接続することが可能となり、第１の半導体チップ１４と第２の半導体チップ１５−１との間の電気的接続信頼性を向上できると共に、第２の半導体チップ１５−１を液状とされた封止樹脂１６に押圧して封止樹脂１６が反発した際、変形（湾曲）しようとする第２の半導体チップ１５−１の電極非形成面２６ｂと支持部４２の平坦な支持面４２ａとを接触させて、第２の半導体チップ１５の変形を抑制可能となるので、薄型化（例えば、厚さが５０μｍ以下）された第２の半導体チップ１５−１にチップクラックが発生することを抑制できる。
【０１０７】
また、上記説明した第１の実施の形態の半導体装置の製造方法と同様な手法により、液状とされた封止樹脂１６を形成する工程と、該封止樹脂１６に第２の半導体チップを押圧する工程と、を繰り返し行うことで、第２の半導体チップ１５−１上に、第２の半導体チップ１５−２，１５−３，７３を順次実装することにより、薄型化（例えば、厚さが５０μｍ以下）された第２の半導体チップ１５−２，１５−３，７３を複数積み重ねて実装した場合でも、第２の半導体チップ１５−２，１５−３，７３にチップクラックが発生することを抑制できる。
【０１０８】
（第２の実施の形態）
図２２〜図２５は、本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図である。図２２〜図２５において、第１の実施の形態で説明した図９及び図１４に示す構造体と同一構成部分には同一符号を付す。
なお、図２２〜図２５では、ステージ１１に設けられた第１の吸着孔３６及び第１の加熱機構３７の図示を省略する。
【０１０９】
主に、図２２〜図２５を参照して、図１に示す半導体装置製造装置１０を用いて製造される第２の実施の形態の半導体装置１１５（後述する図２５参照）の製造方法について説明する。
始めに、図２２に示す工程の処理を行なう前に、図２２に示す半導体チップ１０２〜１０６（複数の半導体チップ）と、先に説明した図１３に示す配線母基板８１と、を準備する。
【０１１０】
ここで、図９及び図２２を参照して、第２の実施の形態の半導体装置１１５を構成する半導体チップ１０２〜１０６について説明する。
半導体チップ１０２は、図９に示す第２の半導体チップ７３に設けられた第２の電極２９と第３の電極３１との形成位置を入れ替えると共に、電極非形成面２６ｂの替わりに半導体基板２５の裏面２５ｂに電極非形成面２５ｃを設けた以外は、第２の半導体チップ７３と同様な構成とされている。つまり、半導体チップ１０２は、貫通電極２８を有し、かつ薄板化（例えば、厚さが５０μｍ以下）されたＩＦ用半導体チップである。
【０１１１】
半導体チップ１０３〜１０５は、図９に示す第２の半導体チップ１５−１に設けられた第２の電極２９と第３の電極３１との形成位置を入れ替えると共に、電極非形成面２６ｂの替わりに半導体基板２５の裏面２５ｂに電極非形成面２５ｃを設けた以外は、第２の半導体チップ１５−１と同様な構成とされている。つまり、半導体チップ１０３〜１０５は、貫通電極２８を有し、かつ薄板化（例えば、厚さが５０μｍ以下）されたメモリ用半導体チップである。
【０１１２】
半導体チップ１０６は、図９に示す第１の半導体チップ１４に設けられた第１の電極２３の替わりに電極１０８を設けた以外は、第２の半導体チップ１５−１と同様な構成とされている。つまり、半導体チップ１０６は、貫通電極２８を有し、かつ薄板化（例えば、厚さが５０μｍ以下）されたメモリ用半導体チップである。
【０１１３】
配線母基板８１は、複数の配線基板８０が連結された構成とされており、液状とされた封止樹脂９４が配置されている。液状とされた封止樹脂９４が配置された配線母基板８１は、第１の実施の形態で説明した図１１〜図１３に示す工程と同様な処理を行なうことで形成し、その後、ステージ１１上に吸着させる。第２の実施の形態の場合、配線母基板８１に設けられたパッド電極８４が第１の電極として機能する。
【０１１４】
次いで、図２２に示す工程では、ボンディングツール１２の第２の吸着孔４３により、半導体チップ１０２の電極非形成面２５ｃを吸着すると共に、第２の加熱機構４４により、半導体チップ１０２を所定の温度（例えば、２００℃）に加熱保持する。この段階では、押圧面４１ａが第２の電極２９と接触し、支持部４２の支持面４２ａは電極非形成面２５ｃと接触していない。
【０１１５】
次いで、配線母基板８１に形成された配線基板８０の上方に、第３の電極３１とワイヤバンプ９３が形成されたパッド電極８４とが対向するように、ボンディングツール１２に吸着保持された半導体チップ１０２を配置する。
【０１１６】
次いで、図２３に示す工程では、第１の実施の形態で説明した図６に示す工程と同様な処理を行なうことで、ワイヤバンプ９３を介して、第３の電極３１とパッド電極８４とを電気的に接続（フリップチップ接続）すると共に、半導体チップ１０２と配線基板８０との間に形成された隙間を液状とされた封止樹脂１６で充填する。
【０１１７】
次いで、図２４に示す工程では、第１の実施の形態で説明した図７及び図８に示す工程と同様な手法により、液状とされた封止樹脂１６を介して、半導体チップ１０２上に半導体チップ１０３を実装する。これにより、半導体チップ１０２に設けられた第２の電極２９と半導体チップ１０３に設けられた第３の電極３１とが電気的に接続されると共に、半導体チップ１０２と半導体チップ１０３との間に形成得された隙間が封止樹脂１６で充填される。
【０１１８】
次いで、第１の実施の形態で説明した図７及び図８に示す工程と同様な手法により、液状とされた封止樹脂１６を介して、半導体チップ１０３上に半導体チップ１０４を実装する。これにより、半導体チップ１０３に設けられた第２の電極２９と半導体チップ１０４に設けられた第３の電極３１とが接続されると共に、半導体チップ１０３と半導体チップ１０４との間に形成された隙間が封止樹脂１６で充填される。
【０１１９】
次いで、第１の実施の形態で説明した図７及び図８に示す工程と同様な手法により、液状とされた封止樹脂１６を介して、半導体チップ１０４上に半導体チップ１０５を実装する。これにより、半導体チップ１０４に設けられた第２の電極２９と半導体チップ１０５に設けられた第３の電極３１とが電気的に接続されると共に、半導体チップ１０４と半導体チップ１０５との間に形成された隙間が封止樹脂１６で充填される。
【０１２０】
次いで、第１の実施の形態で説明した図７及び図８に示す工程と同様な手法により、液状とされた封止樹脂１６を介して、半導体チップ１０５上に半導体チップ１０６を実装する。これにより、半導体チップ１０５に設けられた第２の電極２９と半導体チップ１０６に設けられた電極１０８とが電気的に接続されると共に、半導体チップ１０５と半導体チップ１０６との間に形成された隙間が封止樹脂１６で充填される。
【０１２１】
上記封止樹脂１６を介して、積み重ねられた半導体チップ１０２〜１０６よりなる構造体は、各配線基板８０に対して形成する。その後、液状とされた封止樹脂１６を完全に硬化させる。
これにより、配線基板８０上に積み重ねられた半導体チップ１０２〜１０６、及び封止樹脂１６よりなるチップ積層体１１０が形成される。
【０１２２】
次いで、図２５に示す工程では、図２４に示すステージ１１から複数のチップ積層体１１０が形成された配線母基板８１を取り出し、その後、第１の実施の形態で説明した図１５〜図１８に示す工程と同様な処理を行なうことで、ＣｏＣ型の半導体装置１１０が複数製造される。
【０１２３】
第２の実施の形態の半導体装置の製造方法によれば、第１の実施の形態の半導体装置１００の製造方法と同様な効果を得ることができる。
具体的には、貫通電極２８を有し、薄型化（例えば、厚さが５０μｍ以下）された半導体チップ１０２〜１０５を複数積み重ねて実装した場合でも、半導体チップ１０２〜１０５にチップクラックが発生することを抑制できる。
【０１２４】
また、ステージ１１上に、複数の配線基板８０が連結された配線母基板８１を吸着させ、配線基板８０上に複数の半導体チップ１０２〜１０６を実装することで、配線母基板８１が支持体として機能するため、ステージ１１上に配線母基板８１を安定して吸着されることが可能となる。
これにより、半導体チップ１０２〜１０６を実装する際に、超音波熱圧着を使用することが可能となる。
【０１２５】
このように、複数の半導体チップ１０２〜１０６間を電気的に接続する方法として、超音波熱圧着を用いることにより、第１の実施の形態よりも低い温度でチップ間の電気的接続処理を行なうことが可能となるので、複数の半導体チップ１０２〜１０６を実装する際の熱により、複数の半導体チップ１０２〜１０６が損傷することを抑制できる。
【０１２６】
（第３の実施の形態）
図２６〜図３１は、本発明の第３の実施の形態に係る半導体装置の製造工程を示す断面図である。図２６〜図３１において、図４及び図９に示す構造体と同一構成部分には同一符号を付す。
【０１２７】
主に、図２６〜図３１を参照して、本発明の第３の実施の形態に係る半導体装置１３０（後述する図３１参照）の製造方法について説明する。
始めに、図２６に示す工程の処理を行なう前に、第１の実施の形態で説明した第２の半導体チップ１５−１，１５−２，１５−３，７３を準備する。
【０１２８】
次いで、図２６に示すチップ母基板１２１を準備する。ここで、図２６を参照して、チップ母基板１２１の構成について説明する。
チップ母基板１２１は、ダイシングラインＥにより区画された複数のチップ形成領域Ｆを有した半導体ウェハ１２２（例えば、シリコンウェハ）の複数のチップ形成領域Ｆに、図４に示す第１の半導体チップ１４が形成された構成とされている。
つまり、チップ母基板１２１は、複数の第１の半導体チップ１４が連結された構成とされている。
半導体ウェハ１２２は、ダイシングラインＥで切断されることで、複数の図１に示す半導体基板２１となる。素子層２２は、半導体ウェハ１２２の表面１２２ａに形成されている。
【０１２９】
次いで、ステージ１１上に、ステージ１１と半導体ウェハ１２２の裏面１２２ｂとが接触するように、チップ母基板１２１を吸着させる。
次いで、ディスペンサー７１により、素子層２２の上面２２ａに、液状とされた封止樹脂１６を配置する。この段階では、封止樹脂１６は、硬化していない。液状とされた封止樹脂１６としては、例えば、ＮＣＰを用いることができる。
【０１３０】
次いで、図２７に示す工程では、ボンディングツール１２により、吸着した第２の半導体チップ１５−１を所定の温度（例えば、２００℃）に加熱保持する。この段階では、押圧面４１ａが第２の電極２９の上端と接触し、支持部４２の支持面４２ａは電極非形成面２６ｂと接触していない。
次いで、チップ母基板１２１に設けられた第１の半導体チップ１４の上方に、第３の電極３１と第１の電極２３とが対向するように、ボンディングツール１２に吸着保持された第２の半導体チップ１５−１を配置する。
【０１３１】
次いで、図２８に示す工程では、第１の実施の形態で説明した図６〜図９に示す工程と同様な処理を繰り返し行なうことで、半導体ウェハ１２２のチップ形成領域Ｆに、積み重ねられた第１及び第２の半導体チップ１４，１５−１，１５−２，１５−３，７３、及び硬化された封止樹脂１６よりなる複数のチップ積層体１２５が形成される。
この段階では、複数の第１の半導体チップ１４が連結されているため、複数のチップ積層体１２５は個片化されていない。
【０１３２】
次いで、図２９に示す工程では、図２８に示す複数のチップ積層体１２５が形成された半導体ウェハ１２２をステージ１１から取り出し、その後、半導体ウェハ１２２の裏面１２２ｂにダイシングテープ９８を貼着する。
次いで、ダイシングブレード９９により、図２８に示すチップ母基板１２１をダイシングラインＥに沿って切断して複数の第１の半導体チップ１４を個片化する。これにより、ダイシングテープ９８に貼り付けられた状態で、複数のチップ積層体１２５が個片化される。
【０１３３】
次いで、図３０に示す工程では、図２９に示す複数の第１の半導体チップ１４からダイシングテープ９８を剥がすことで、個片化された複数のチップ積層体１２５が形成される。
【０１３４】
次いで、図３１に示す工程では、第１の実施の形態で説明した図１１〜図１８に示す工程と同様な処理を行うことで、ＣｏＣ型の半導体装置１３０が複数製造される。
【０１３５】
第３の実施の形態の半導体装置の製造方法は、第１の実施の形態の半導体装置１００の製造方法と同様な効果を得ることができる。
具体的には、貫通電極２８を有し、薄型化（例えば、厚さが５０μｍ以下）された第２の半導体チップ１５−１，１５−２，１５−３，７３を複数積み重ねて実装した場合でも、半導体チップ１５−１，１５−２，１５−３，７３にチップクラックが発生することを抑制できる。
【０１３６】
また、ステージ１１上に、複数の第１の半導体チップ１４が連結されたチップ母基板１２１を吸着させ、第１の半導体チップ１４上に第２の半導体チップ１５−１，１５−２，１５−３，７３を実装することで、チップ母基板１２１が支持体として機能するため、ステージ１１上にチップ母基板１２１を安定して吸着することが可能となる。
これにより、第２の半導体チップ１５−１，１５−２，１５−３，７３を実装する際に、超音波熱圧着を使用することが可能となる。
【０１３７】
このように、第１及び第２の半導体チップ１４，１５−１，１５−２，１５−３，７３間を電気的に接続する方法として、超音波熱圧着を用いることにより、第１の実施の形態よりも低い温度でチップ間の電気的接続処理を行なうことが可能となるので、第２の半導体チップ１５−１，１５−２，１５−３，７３を実装する際の熱により、第１及び第２の半導体チップ１４，１５−１，１５−２，１５−３，７３が損傷することを抑制できる。
【０１３８】
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【産業上の利用可能性】
【０１３９】
本発明は、半導体装置製造装置及び半導体装置の製造方法に適用可能である。
【符号の説明】
【０１４０】
１０，５０，６０…半導体装置製造装置、１１…ステージ、１２，５１，６１…ボンディングツール、１４，５３，６３…第１の半導体チップ、１５，１５−１，１５−２，１５−３，５４，６４，７３…第２の半導体チップ、１６…封止樹脂、２１，２５…半導体基板、２１ａ，２２ａ，２５ａ，２６ａ，８３ａ，１２２ａ…表面、２１ｂ，２５ｂ，８３ｂ，１２２ｂ…裏面、２２，２６…素子層、２３…第１の電極、２５ｃ，２６ｂ…電極非形成面、２８…貫通電極、２８Ａ…一方の端、２８Ｂ…他方の端、２９…第２の電極、３１…第３の電極、３５…ステージ本体、３５ａ…上面、３５ｂ…基板載置面、３６…第１の吸着孔、３７…第１の加熱機構、４１…ツール本体、４１ａ…押圧面、４２…支持部、４２ａ…支持面、４３…第２の吸着孔、４４…第２の加熱機構、７１…ディスペンサー、７５，１１０，１２５…チップ積層体、８０…配線基板、８１…配線母基板、８３…基板本体、８４…パッド電極、８５…配線パターン、８６…ランド部、８７…貫通電極、８９…第１のソルダーレジスト、９１…第２のソルダーレジスト、９３…ワイヤバンプ、９６…モールド樹脂、９６ａ…上面、９７…外部接続端子、９８…ダイシングテープ、９９…ダイシングブレード、１００，１１５，１３０…半導体装置、１０２〜１０６…半導体チップ、１０８…電極、１２１…チップ母基板、１２２…半導体ウェハ、Ａ…領域、Ｂ…配線基板形成領域、Ｃ，Ｅ…ダイシングライン、Ｆ…チップ形成領域、Ｔ１…突出量
【図１】
2012221989.tif 000003
【図２】
2012221989.tif 000004
【図３】
2012221989.tif 000005
【図４】
2012221989.tif 000006
【図５】
2012221989.tif 000007
【図６】
2012221989.tif 000008
【図７】
2012221989.tif 000009
【図８】
2012221989.tif 000010
【図９】
2012221989.tif 000011
【図１０】
2012221989.tif 000012
【図１１】
2012221989.tif 000013
【図１２】
2012221989.tif 000014
【図１３】
2012221989.tif 000015
【図１４】
2012221989.tif 000016
【図１５】
2012221989.tif 000017
【図１６】
2012221989.tif 000018
【図１７】
2012221989.tif 000019
【図１８】
2012221989.tif 000020
【図１９】
2012221989.tif 000021
【図２０】
2012221989.tif 000022
【図２１】
2012221989.tif 000023
【図２２】
2012221989.tif 000024
【図２３】
2012221989.tif 000025
【図２４】
2012221989.tif 000026
【図２５】
2012221989.tif 000027
【図２６】
2012221989.tif 000028
【図２７】
2012221989.tif 000029
【図２８】
2012221989.tif 000030
【図２９】
2012221989.tif 000031
【図３０】
2012221989.tif 000032
【図３１】
2012221989.tif 000033