(57)【要約】【課題】モジュール間の配線を自動的に削減する。【解決手段】モジュール１１Ａ及び１１Ｂの間に接続された配線に関する情報を含む仮配置／仮配線情報３３に基づき、モジュール１１Ａ及び１１Ｂの間に接続された配線の本数を抽出し、抽出された配線の本数と、予め設定された、配線の本数に対する閾値を少なくとも含む閾値情報３４とを比較し、比較の結果、配線の本数が閾値を超えた場合に、モジュール１１Ａ及び１１Ｂのうち、送信側のモジュール１１Ａに、パラレル信号をシリアル信号に変換するパラレルシリアル変換回路１３を挿入するとともに、受信側のモジュール１１Ｂに、シリアル信号をパラレル信号に変換するシリアルパラレル変換回路１４を挿入し、モジュール１１Ａ及び１１Ｂの間の接続をパラレル接続からシリアル接続に変更する。【選択図】図７
2012150736.tif 000002
【特許請求の範囲】
【請求項１】
パラレル接続された複数のモジュール間に接続された配線を削減する配線削減方法であって、
複数のモジュール間に接続された配線に関する配線情報に基づき、前記複数のモジュール間に接続された配線の本数を抽出する抽出ステップと、
前記抽出された配線の本数と、予め設定された、配線の本数に対する閾値を少なくとも含む閾値情報とを比較する比較ステップと、
前記比較ステップによる比較の結果、前記配線の本数が前記閾値を超えた場合に、互いに接続された前記複数のモジュールのうち、送信側のモジュールに、パラレル信号をシリアル信号に変換するパラレルシリアル変換回路を挿入するとともに、受信側のモジュールに、シリアル信号をパラレル信号に変換するシリアルパラレル変換回路を挿入し、前記複数のモジュール間の接続をパラレル接続からシリアル接続に変更する配線削減ステップとを備えることを特徴とする配線削減方法。
【請求項２】
前記配線情報に基づき、前記複数のモジュール間に接続された配線の配線長と、配線による面積及び密度とを算出する算出ステップをさらに備え、
前記閾値情報は、前記配線長と前記配線面積及び密度とに対する閾値を含み、
前記比較ステップは、前記配線の本数、前記配線長、前記配線面積及び密度と前記閾値とを比較し、
前記配線削減ステップは、前記比較ステップによる比較の結果、前記配線の本数、前記配線長、前記配線面積及び密度のうちいずれかが前記閾値を超えた場合に、前記送信側のモジュールに前記パラレルシリアル変換回路を挿入するとともに、前記受信側のモジュールに前記シリアルパラレル変換回路を挿入することを特徴とする請求項１に記載の配線削減方法。
【請求項３】
前記配線削減ステップは、
予め設定された、信号の動作周波数を示す周波数情報に基づき、前記複数のモジュール間で伝送される信号の送信スピードを設定し、
前記送信スピードに基づき、所定の動作周波数による信号の送信制御を行う送信制御回路を前記送信側のモジュールに挿入するとともに、前記信号の受信制御を行う受信制御回路を前記受信側のモジュールに挿入することを特徴とする請求項１又は２に記載の配線削減方法。
【請求項４】
前記送信制御回路は、前記信号の送信先を示す情報と、前記信号の開始及び終了を示す情報とを前記信号のヘッダに付加することを特徴とする請求項３に記載の配線削減方法。
【請求項５】
前記複数のモジュール間のシリアル接続を、該複数のモジュールが配置される基板に設けられたバスを用いて行うことを特徴とする請求項１乃至４のいずれかに記載の配線削減方法。
【請求項６】
前記バスは、前記基板の内層に設けられた１本又は複数本の第１のバス配線からなることを特徴とする請求項５に記載の配線削減方法。
【請求項７】
前記バスは、前記第１のバス配線と、前記第１のバス配線に対して所定の角度で形成された１本又は複数本の第２のバス配線とからなることを特徴とする請求項６に記載の配線削減方法。
【請求項８】
前記配線削減ステップは、前記バスの配置位置を示す下地情報に基づき、前記複数のモジュールの配置を決定することを特徴とする請求項５、６又は７に記載の配線削減方法。
【請求項９】
パラレル接続された複数のモジュール間に接続された配線を削減し、前記複数のモジュールが配置された回路を生成する回路生成装置であって、
複数のモジュール間に接続された配線に関する配線情報に基づき、前記複数のモジュール間に接続された配線の本数を抽出する抽出部と、
前記抽出された配線の本数と、予め設定された、配線の本数に対する閾値を少なくとも含む閾値情報とを比較する比較部と、
前記比較部による比較の結果、前記配線の本数が前記閾値を超えた場合に、互いに接続された前記複数のモジュールのうち、送信側のモジュールに、パラレル信号をシリアル信号に変換するパラレルシリアル変換回路を挿入するとともに、受信側のモジュールに、シリアル信号をパラレル信号に変換するシリアルパラレル変換回路を挿入し、前記複数のモジュール間の接続をパラレル接続からシリアル接続に変更する配線削減処理部とを備えることを特徴とする回路生成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線削減方法及び回路生成装置に関し、特に、配線を自動的に削減する方法及び装置に関する。
【背景技術】
【０００２】
従来、基板や集積回路内にモジュール等の素子を配置したり、モジュール間を配線する場合において、モジュール間の配線が多数存在するときには、回路全体の領域のうち、配線が占める領域が増大する。そのため、配線が設けられた領域には、モジュール等の素子が配置できず、回路全体の面積が増大する。
【０００３】
例えば、図１３に示すように、回路１００内に３つのモジュール１０１Ａ、１０１Ｂ及び１０１Ｃが配置され、モジュール１０１Ａ及び１０１Ｂが８本の配線１０２Ａによりパラレル接続され、モジュール１０１Ａ及び１０１Ｃが１６本の配線１０２Ｂによりパラレル接続され、モジュール１０１Ｂ及び１０１Ｃが８本の配線１０２Ｃによりパラレル接続される場合、各モジュール１０１Ａ、１０１Ｂ及び１０１Ｃが占める面積は、モジュール間の距離及び配線数に比例して増大する。
【０００４】
そこで、最近では、回路全体の面積に対する配線の面積を削減するために、パラレル信号をシリアル信号に変換するパラレルシリアル（Ｐ／Ｓ）変換回路をモジュールの送信側に設けるとともに、シリアル信号をパラレル信号に変換するシリアルパラレル（Ｓ／Ｐ）変換回路をモジュールの受信側に設け、モジュール間の接続をパラレル接続からシリアル接続に変更することにより、モジュール間を接続する配線を削減する方法が提案されている（例えば、特許文献１、２及び３）。
【０００５】
例えば、図１３に示す回路１００は、図１４に示すように、モジュール１０１Ａ及び１０１Ｂの送信側にＰ／Ｓ変換回路１０２Ａ及び１０２Ｂを設け、モジュール１０１Ｂ及び１０１Ｃの受信側にＳ／Ｐ変換回路１０３Ａ及び１０３Ｂを設けた回路１００’となる。このように、各モジュール間のパラレル接続をシリアル接続にすることにより、各モジュール間の配線数を、配線１０４Ａ、１０４Ｂ及び１０４Ｃのように削減することができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平６−１０３０２５号公報
【特許文献２】特開平６−９６０１７号公報
【特許文献３】特開平１０−２２８３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１及び２に記載の方法では、複数のモジュール間における異なるパラレル通信を考慮していないため、例えば、異なる動作周波数のパラレル通信が存在する場合には、動作周波数毎に対応するＰ／Ｓ変換回路及びＳ／Ｐ変換回路が必要となるという問題があった。
【０００８】
また、特許文献３に記載の方法では、パラレル通信を多重化するＬＳＩ（Large Scale Integration）を用いて複数のパラレル通信に対応しているが、モジュール間の配線数や配線長、配線が占める面積や密度等を考慮して、回路の製造時に配線数を自動的に削減することができないという問題があった。
【０００９】
さらに、従来のＰ／Ｓ変換及びＳ／Ｐ変換では、バスラインのみの構成にしか対応できないため、制御信号等のバス信号以外の信号をシリアル化することができない。そのため、バス信号以外の信号は、別の配線が必要となるという問題があった。
【００１０】
そこで、本発明は、上記従来の技術における問題点に鑑みてなされたものであって、モジュール間の配線を自動的に削減することが可能な配線削減方法及び回路生成装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、本発明は、パラレル接続された複数のモジュール間に接続された配線を削減する配線削減方法であって、複数のモジュール間に接続された配線に関する配線情報に基づき、前記複数のモジュール間に接続された配線の本数を抽出する抽出ステップと、前記抽出された配線の本数と、予め設定された、配線の本数に対する閾値を少なくとも含む閾値情報とを比較する比較ステップと、前記比較ステップによる比較の結果、前記配線の本数が前記閾値を超えた場合に、互いに接続された前記複数のモジュールのうち、送信側のモジュールに、パラレル信号をシリアル信号に変換するパラレルシリアル変換回路を挿入するとともに、受信側のモジュールに、シリアル信号をパラレル信号に変換するシリアルパラレル変換回路を挿入し、前記複数のモジュール間の接続をパラレル接続からシリアル接続に変更する配線削減ステップとを備えることを特徴とする。
【００１２】
そして、本発明によれば、配線情報に基づき抽出された、複数のモジュール間に接続された配線の本数が閾値を超えた場合に、パラレルシリアル変換回路及びシリアルパラレル変換回路を挿入し、複数のモジュール間の接続をパラレル接続からシリアル接続に変更するため、モジュール間の配線を自動的に削減することが可能になる。
【００１３】
上記配線削減方法において、前記配線情報に基づき、前記複数のモジュール間に接続された配線の配線長と、配線による面積及び密度とを算出する算出ステップをさらに備え、前記閾値情報は、前記配線長と前記配線面積及び密度とに対する閾値を含み、前記比較ステップは、前記配線の本数、前記配線長、前記配線面積及び密度と前記閾値とを比較し、前記配線削減ステップは、前記比較ステップによる比較の結果、前記配線の本数、前記配線長、前記配線面積及び密度のうちいずれかが前記閾値を超えた場合に、前記送信側のモジュールに前記パラレルシリアル変換回路を挿入するとともに、前記受信側のモジュールに前記シリアルパラレル変換回路を挿入することができる。本発明によれば、配線の本数に加えて、配線長、配線の面積及び密度と閾値とを比較するため、より効率的に配線を削減することが可能になる。
【００１４】
上記配線削減方法において、前記配線削減ステップは、予め設定された、信号の動作周波数を示す周波数情報に基づき、前記複数のモジュール間で伝送される信号の送信スピードを設定し、前記送信スピードに基づき、所定の動作周波数による信号の送信制御を行う送信制御回路を前記送信側のモジュールに挿入するとともに、前記信号の受信制御を行う受信制御回路を前記受信側のモジュールに挿入することができる。
【００１５】
上記配線削減方法において、前記送信制御回路は、前記信号の送信先を示す情報と、前記信号の開始及び終了を示す情報とを前記信号のヘッダに付加することができる。
【００１６】
上記配線削減方法において、前記複数のモジュール間のシリアル接続を、該複数のモジュールが配置される基板に設けられたバスを用いて行うことができる。本発明によれば、基板に設けられたバスを用いてシリアル接続するため、基板の領域を効率的に使用することが可能になる。
【００１７】
上記配線削減方法において、前記バスを、前記基板の内層に設けられた１本又は複数本の第１のバス配線で構成することができる。本発明によれば、基板の内層に設けられたバス配線を用いてシリアル接続するため、配置の自由度を高めることが可能になる。
【００１８】
上記配線削減方法において、前記バスを、前記第１のバス配線と、前記第１のバス配線に対して所定の角度で形成された１本又は複数本の第２のバス配線とで構成することができる。本発明によれば、第１のバス配線と、この第１のバス配線に対して所定の角度で形成された第２のバス配線とを用いてシリアル接続するため、配置の自由度をさらに高めることができる。
【００１９】
上記配線削減方法において、前記配線削減ステップは、前記バスの配置位置を示す下地情報に基づき、前記複数のモジュールの配置を決定することができる。本発明によれば、下地情報に基づいてモジュールを配置するため、モジュールを効率的に配置することが可能になる。
【００２０】
また、本発明は、パラレル接続された複数のモジュール間に接続された配線を削減し、前記複数のモジュールが配置された回路を生成する回路生成装置であって、複数のモジュール間に接続された配線に関する配線情報に基づき、前記複数のモジュール間に接続された配線の本数を抽出する抽出部と、前記抽出された配線の本数と、予め設定された、配線の本数に対する閾値を少なくとも含む閾値情報とを比較する比較部と、前記比較部による比較の結果、前記配線の本数が前記閾値を超えた場合に、互いに接続された前記複数のモジュールのうち、送信側のモジュールに、パラレル信号をシリアル信号に変換するパラレルシリアル変換回路を挿入するとともに、受信側のモジュールに、シリアル信号をパラレル信号に変換するシリアルパラレル変換回路を挿入し、前記複数のモジュール間の接続をパラレル接続からシリアル接続に変更する配線削減処理部とを備えることを特徴とする。本発明によれば、前記発明と同様に、モジュール間の配線を自動的に削減することが可能になる。
【発明の効果】
【００２１】
以上のように、本発明によれば、モジュール間の配線を自動的に削減することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明にかかる回路生成装置の一実施の形態を示すブロック図である。
【図２】配線削減前の回路の一例を示す略線図である。
【図３】図２の回路における配線を、図１の回路生成装置を用いて削減することにより生成された回路の一例を示すブロック図である。
【図４】バスの構成の一例を示す略線図である。
【図５】バスの構成の他の例を示す略線図である。
【図６】図５のバス配線を用いた場合のモジュール間の接続について説明するための略線図である。
【図７】配線を削減した回路を生成するための処理の流れを示すフローチャートである。
【図８】図７の配線削減前処理の流れを示すフローチャートである。
【図９】図７の配線削減処理の流れを示すフローチャートである。
【図１０】３つのモジュールの間に接続された配線を削減する方法について説明するための略線図である。
【図１１】３つのモジュールの間に接続された配線を削減する方法について説明するための略線図である。
【図１２】３つのモジュールの間に接続された配線を削減して生成された回路の一例を示す略線図である。
【図１３】従来の回路におけるモジュールの配置及びモジュール間の配線について説明するための略線図である。
【図１４】従来の回路における配線数の削除について説明するための略線図である。
【発明を実施するための形態】
【００２３】
次に、本発明を実施するための形態について、図面を参照しながら詳細に説明する。本発明では、基板や集積回路内に配置するモジュール等の素子に関する情報や、モジュール間に接続される配線に関する情報を予め設定しておき、これらの情報に基づいて配線の削減及びモジュールの配置を自動的に行う。
【００２４】
図１は、本発明にかかる回路生成装置１の一実施の形態を示し、回路生成装置１は、仮配置／仮配線処理部２、算出部３、比較部４、配線削減処理部５、仮再配置／仮再配線処理部６及び配置／配線処理部７で構成される。
【００２５】
仮配置／仮配線処理部２は、予め設定された素子／配線データ３１及びモジュール配置情報３２とに基づき、モジュールの配置及びモジュール間の配線を仮想的に行い、仮配置及び仮配線の結果を示す仮配置／仮配線情報３３を出力する。素子／配線データ３１は、基板や集積回路内に配置するモジュールや、モジュールに対する配線、各モジュール間の接続関係等に関するデータである。また、モジュール配置情報３２は、基板や集積回路内におけるモジュールの配置位置を示す情報である。
【００２６】
算出部３は、仮配置／仮配線情報３３に基づき、各モジュール間に接続される配線の本数を抽出するとともに、各配線の配線長、各配線の面積及び密度等のパラメータを算出する。比較部４は、算出部３で算出された各パラメータの値と、これらのパラメータに対して予め設定された上限値を示す閾値情報３４とを比較する。閾値情報３４には、配線本数、配線長、配線面積及び配線密度の上限値が含まれる。
【００２７】
配線削減処理部５は、比較部４における比較の結果、各パラメータの値のうちいずれかが閾値情報３４を超えている場合に、予め設定された周波数設定情報３５及び下地情報３６に基づき、各モジュール間に接続される配線の削減処理を行う。周波数設定情報３５は、伝送される信号の動作周波数（クロック周波数）に関する情報である。また、下地情報３６は、例えば、配線を削減する際に用いられる、基板の内層等に設けられたバスの構成や配置位置等に関する情報である。
【００２８】
配線削減処理部５による配線削減処理では、例えば、パラレル接続をシリアル接続に変更することにより、各モジュール間に接続される配線を削減するとともに、接続の変更に伴って必要となる接続変換回路や制御回路等の各種回路を適宜挿入する。そして、配線削減処理部５は、配線削減処理による配線削減後の素子／配線データ３７及びモジュール配置情報３８を出力する。
【００２９】
仮再配置／仮再配線処理部６は、配線削減後の素子／配線データ３７及びモジュール配置情報３８に基づき、再度、モジュールの配置及びモジュール間の配線を仮想的に行い、配線削減後の仮配置及び仮配線の結果を示す仮再配置／仮再配線情報３９を出力する。配置／配線処理部７は、比較部４の比較結果に応じて、仮配置／仮配線情報３３又は仮再配置／仮再配線情報３９に基づき、実際のモジュールの配置及び配線を行う。
【００３０】
次に、回路生成装置１を用いて配線を削減することにより生成された回路について説明する。ここでは、一例として、図２に示す回路に配置された２つのモジュール間の配線を削減する場合について説明する。
【００３１】
図２に示す例では、回路１０に、２つのモジュール１１Ａ及び１１Ｂが配置され、モジュール１１Ａ及び１１Ｂが８本の配線１２によりパラレル接続される。このとき、図１に示す回路生成装置１を用いて、回路１０に配置されたモジュール間の配線を削減することにより、図３に示す回路１０’を生成することができる。
【００３２】
回路１０’では、パラレルシリアル（Ｐ／Ｓ）変換回路１３及び送信制御回路１５がモジュール１１Ａの送信側に設けられ、シリアルパラレル（Ｓ／Ｐ）変換回路１４及び受信制御回路１６がモジュール１１Ｂの受信側に設けられる。また、送信制御回路１５及び受信制御回路１６は、基板や集積回路内に設けられたバス１７に対して上層バス１８及び１９を介して接続される。
【００３３】
Ｐ／Ｓ変換回路１３は、自動的に抽出した配線数に応じて、入力されたパラレル信号をシリアル信号に変換して出力する。Ｓ／Ｐ変換回路１４は、送信側で自動的に抽出した配線数に応じて、入力されたシリアル信号をパラレル信号に変換して出力する。
【００３４】
送信制御回路１５は、入力されたシリアル信号の送信制御を行い、自動的に抽出した配線により伝送される信号の動作周波数（クロック周波数）に応じたスピードで、シリアル信号を送信する。尚、例えば、送信制御回路１５に対して動作周波数が異なる複数の信号が入力された場合、送信制御回路１５は、異なる複数の動作周波数を所定の動作周波数に変換し、動作周波数を揃えた状態で、入力された複数の信号を送信する。また、送信制御回路１５は、信号の送信先とシリアル信号の開始及び終了を示すフラグとを、送信するシリアル信号のヘッダに付加する機能を備える。
【００３５】
受信制御回路１６は、上層バス１９を介して受信されるシリアル信号の受信制御を行う。例えば、入力される信号の動作周波数が変換されている場合には、動作周波数を本来の動作周波数に復元する。また、受信制御回路１６は、受信したシリアル信号のヘッダに付加された送信先と信号の開始及び終了を示すフラグとに基づき、受信した信号をモジュール内に取り込む機能を備える。
【００３６】
バス１７は、例えば、基板の内層に埋め込まれた状態で配置され、高速なクロック周波数で動作する信号を伝送することができる。バス１７は、例えば図４に示すように、基板の内層等に１本又は複数本のバス配線２１、２１、・・・が横方向等の一定方向に平行となるように配置され、互いに電気的に絶縁状態となるように配置される。
【００３７】
バス１７がこのようなバス配線２１、２１、・・・によって構成される場合には、上層バス１８及び１９を、複数のバス配線２１、２１、・・・のうち所定のバス配線２１に接続する。これにより、上層バス１８及び上層バス１９に接続された送信制御回路１５及び受信制御回路１６がバス１７によって接続される。
【００３８】
また、上層バス１８及び上層バス１９を使用せずに、所定のバス配線２１に対して送信制御回路１５及び受信制御回路１６を直接的に接続するようにしてもよい。これにより、送信制御回路１５及び受信制御回路１６を接続するための上層バス１８及び上層バス１９を削減することができる。
【００３９】
このようにバス配線２１、２１、・・・を配置してバス１７を構成することにより、送信制御回路１５及び受信制御回路１６の配置の自由度を高めることができ、バス１７に対して容易に接続することができる。
【００４０】
尚、バス１７は、図４に示す例に限られず、例えば、図５に示すように、バス配線２１、２１、・・・に加えて、異なる層にバス配線２２、２２、・・・をさらに配置してもよい。バス配線２２、２２、・・・は、バス配線２１、２１、・・・に対して９０度回転させた縦方向等に、各々が平行となるように配置され、互いに電気的に絶縁状態とされるとともに、バス配線２１、２１、・・・が配置される層と異なる層に配置することによってバス配線２１、２１、・・・と電気的に絶縁状態とされる。
【００４１】
このようにバス配線２１、２１、・・・及び２２、２２、・・・を配置してバス１７を構成することにより、図４に示すバス１７と比較して、送信制御回路１５及び受信制御回路１６の配置の自由度をさらに高めることができる。
【００４２】
ここで、図５に示すように配置されたバス配線２１、２１、・・・及び２２、２２、・・・により構成されたバス１７を用いた場合の、各モジュール間の接続について説明する。
【００４３】
例えば、図６に示すように、基板上の地点Ａに送信制御回路１５を配置し、地点Ｃに受信制御回路１６を配置した場合には、バス配線２１、２１、・・・のうちのバス配線２１Ａと、バス配線２２、２２、・・・のうちのバス配線２２Ａを使用することにより、送信制御回路１５及び受信制御回路１６を接続することができ、点線で示す経路で信号を伝送することができる。
【００４４】
具体的には、地点Ａは、バス配線２１Ａ上に位置するため、地点Ａにおいて送信制御回路１５及びバス配線２１Ａを接続する。また、地点Ｃは、バス配線２２Ａ上に位置するため、地点Ｃにおいて受信制御回路１６及びバス配線２２Ａを接続する。このとき、バス配線２１Ａ及び２２Ａは、互いに電気的に絶縁状態となるように配置されている。そのため、このような場合には、バス配線２１Ａ及び２２Ａが交差する地点Ｂにおいて、上層及び内層を接続するためのビア等を用いてバス配線２１Ａ及び２２Ａを接続する。
【００４５】
また、例えば、基板上の地点Ｄに送信制御回路１５を配置し、地点Ｇに受信制御回路１６を配置した場合には、バス配線２１、２１、・・・のうちのバス配線２１Ｂと、バス配線２２、２２、・・・のうちのバス配線２２Ｂを使用することにより、送信制御回路１５及び受信制御回路１６を接続することができ、一点鎖線で示す経路で信号を伝送することができる。
【００４６】
具体的には、地点Ｄは、バス配線２１Ｂから離れた地点に位置するため、送信制御回路１５をバス配線２１Ｂ上となる地点Ｅまで上層バス１８を用いて接続し、地点Ｅにおいて、ビア等を用いて上層バス１８及びバス配線２１Ｂを接続する。また、地点Ｇは、バス配線２２Ｂ上に位置するため、地点Ｇにおいて受信制御回路１６及びバス配線２２Ｂを接続する。このとき、バス配線２１Ｂ及び２２Ｂは、互いに電気的に絶縁状態となるように配置されている。そのため、このような場合には、バス配線２１Ｂ及び２２Ｂが交差する地点Ｆにおいて、ビア等を用いてバス配線２１Ｂ及び２２Ｂを接続する。
【００４７】
ここで、地点Ａから地点Ｃまでの伝送経路（経路＃１）と、地点Ｄから地点Ｇまでの伝送経路（経路＃２）とは、互いに異なるバス配線を用いている。そのため、例えば、経路＃１で伝送される信号と、経路＃２で伝送される信号との動作周波数が異なる場合であっても、互いに競合しないので、各々の動作周波数に対応するＰ／Ｓ変換回路及びＳ／Ｐ変換回路を設けることなく、バス１７を用いて異なる動作周波数の信号を伝送することができる。
【００４８】
また、例えば、経路＃１を用いて動作周波数が異なる複数の信号を伝送する場合には、上述したように、地点Ａに配置された送信制御回路１５において、複数の信号の動作周波数を所定の動作周波数に変換するとともに、地点Ｃに配置された受信制御回路１６において、各信号の本来の動作周波数を復元することにより、動作周波数が異なる複数の信号を伝送することができる。
【００４９】
尚、図６に示す地点Ｄ−Ｇ間の接続の際には、送信制御回路１５及びバス配線２１Ｂを接続するために上層バスを用いたが、例えば、下地情報３６に、送信制御回路１５の端子に最も近いバス配線２１に、この端子を強制的に接続させるためのスナップ距離などの情報を追加して、送信制御回路１５を近傍のバスに接続させることもできる。この場合は、送信制御回路１５を地点Ｄの配置位置からバス配線２２Ｃ又は２２Ｄに接続することができるため、地点Ｄから地点Ｅまで接続するための上層バス１８を削減することができる。
【００５０】
次に、上記構成を有する回路生成装置１の動作について、図７〜図９を参照して説明する。ここでは、図２に示す回路１０の配線を削減し、図３に示す回路１０’を生成する場合を例にとって説明する。
【００５１】
図７は、配線を削減した回路を生成するための処理の流れを示すフローチャートである。まず、図１の仮配置／仮配線処理部２は、予め設定された、図２のモジュール１１Ａ及び１１Ｂ、配線１２に関する素子／配線データ３１を読み込み（ステップＳ１）、読み込んだ素子／配線データ３１と、予め設定されたモジュール１１Ａ及び１１Ｂの配置位置を示すモジュール配置情報３２とに基づき、モジュール１１Ａ及び１１Ｂの仮配置及び配線１２の仮配線を行い、仮配置／仮配線情報３３を生成する（ステップＳ２）。
【００５２】
算出部３は、ステップＳ２で生成された仮配置／仮配線情報３３に基づき、モジュール１１Ａ及び１１Ｂの間に接続される配線１２に関する各種パラメータを算出する配線削減前処理を行う（ステップＳ３）。また、算出部３は、各パラメータの値に対する閾値を示す閾値情報３４を読み込む。尚、ステップＳ３における配線削減前処理の詳細については、後述する。
【００５３】
次に、比較部４は、ステップＳ３で算出された各パラメータの値と、閾値情報３４とを比較する（ステップＳ４）。比較の結果、すべてのパラメータの値が閾値情報３４が示す閾値内である場合には、処理がステップＳ９に移行する。一方、各パラメータの値のうちいずれかが閾値情報３４が示す閾値を超えた場合には、処理がステップＳ５に移行する。
【００５４】
配線削減処理部５は、配線１２を削減するための配線削減処理を行う（ステップＳ５）。配線削減処理では、周波数設定情報３５及び下地情報３６に基づき、送信側のモジュール１１Ａに対してＰ／Ｓ変換回路１３及び送信制御回路１５を挿入するとともに、受信側のモジュール１１Ｂに対してＳ／Ｐ変換回路１４及び受信制御回路１６を挿入し、バス１７に対して上層バス１８及び上層バス１９を接続する処理を行う。尚、ステップＳ５における配線削減処理の詳細については、後述する。
【００５５】
仮再配置／仮再配線処理部６は、ステップＳ５の配線削減処理の結果に基づき、配線削減後の素子／配線データ３７及びモジュール配置情報３８を生成する（ステップＳ６、ステップＳ７）。そして、仮再配置／仮再配線処理部６は、配線削減後の素子／配線データ３７及びモジュール配置情報３８に基づき、再度、図３のモジュール１１Ａ及びモジュール１１Ｂの仮配置、並びに、バス１７、上層バス１８及び１９の仮配線を行い、仮再配置／仮再配線情報３９を生成する（ステップＳ８）。
【００５６】
次に、ステップＳ４において、すべてのパラメータの値が閾値情報３４が示す閾値内である場合、配置／配線処理部７は、ステップＳ２で生成された仮配置／仮配線情報３３に基づき、実際のモジュール１１Ａ及び１１Ｂの配置、並びに配線１２の配線を行う。この場合には、ステップＳ２の処理により仮配置／仮配線された状態、すなわちモジュール１１Ａ及び１１Ｂがパラレル接続された状態で、モジュール１１Ａ及び１１Ｂの配置、並びに配線１２の配線がなされる。
【００５７】
また、ステップＳ４において、各パラメータの値のうちいずれかが閾値情報３４が示す閾値を超えた場合、配置／配線処理部７は、ステップＳ８で生成された仮再配置／仮再配線情報３９に基づき、モジュール１１Ａ及び１１Ｂの配置、並びに、バス１７、上層バス１８及び１９の配線を行う（ステップＳ９）。
【００５８】
次に、図７のステップＳ３における配線削減前処理について、図８のフローチャートを参照して説明する。まず、算出部３は、図７のステップＳ２で生成された仮配置／仮配線情報３３に基づき、モジュール１１Ａ及び１１Ｂの間に接続される配線１２の本数を抽出し（ステップＳ１１）、ステップＳ１１で抽出された配線１２における各配線の配線長を算出する（ステップＳ１２）。
【００５９】
また、算出部３は、ステップＳ１２で算出された配線１２における各配線の配線長に基づき、配線１２の面積及び配線１２が占める面積を算出する（ステップＳ１３）。そして、予め設定された閾値情報３４を読み込み（ステップＳ１４）、図７のステップＳ４における比較処理の準備を行う。
【００６０】
次に、図７のステップＳ５における配線削減処理について、図９のフローチャートを参照して説明する。
【００６１】
まず、配線削減処理部５は、図２のモジュール１１Ａ及び１１Ｂの間に接続された配線から、Ｐ／Ｓ変換の対象となる配線１２を抽出するとともに、周波数設定情報３５に基づき、Ｐ／Ｓ変換の対象配線１２を介して伝送される信号のクロック周波数を抽出し、Ｐ／Ｓ変換の対象配線１２の本数と、送信される信号のクロック周波数とに基づき、信号の送信スピードを決定する（ステップＳ２１）。そして、配線削減処理部５は、モジュール１１Ａの送信側にＰ／Ｓ変換回路１３を挿入し、対象配線の接続をパラレル接続からシリアル接続に変更する（ステップＳ２２）。
【００６２】
次に、配線削減処理部５は、ステップＳ２１で決定された信号の送信スピードに基づき、伝送される信号のクロックを制御するクロック制御回路を生成し、このクロック制御回路を含む送信制御回路１５を挿入する。また、配線削減処理部５は、下地情報３６に基づきバス１７への接続方法を決定する（ステップＳ２３）。
【００６３】
次に、配線削減処理部５は、モジュール１１Ａ及び１１Ｂの間に接続された配線から、Ｓ／Ｐ変換の対象となる配線１２を抽出する（ステップＳ２４）。そして、モジュール１１Ｂの受信側に、Ｓ／Ｐ変換回路１４を挿入し、対象配線の接続をシリアル接続からパラレル接続に変更する（ステップＳ２５）。Ｓ／Ｐ変換回路１４は、ステップＳ２３で生成されたクロック制御回路によって制御されたクロックに同期して動作する。
【００６４】
また、配線削減処理部５は、受信制御回路１６を挿入するとともに、下地情報３６に基づきバス１７への接続方法を決定する（ステップＳ２６）。
【００６５】
そして、配線削減処理部５は、下地情報３６に基づき、ステップＳ２３で挿入された送信制御回路１５と、ステップＳ２６で挿入された受信制御回路１６とをバス１７に接続する（ステップＳ２７）。このとき、送信制御回路１５及び受信制御回路１６の真下にバス１７を構成するバス配線が存在しない場合には、送信制御回路１５及び受信制御回路１６を近傍のバス配線に接続するために、送信制御回路１５及び受信制御回路１６に対して上層バス１８及び１９を接続する。これにより、送信制御回路１５及び受信制御回路１６とバス１７とが接続される。
【００６６】
このように、図７〜図９に示す処理を行うことにより、図２のモジュール１１Ａ及び１１Ｂの間に接続された配線を削減することができ、図３に示す回路１０’を生成することができる。
【００６７】
尚、この例では、２つのモジュール１１Ａ及び１１Ｂの間に接続される配線を削減する場合について説明したが、これはこの例に限られず、例えば、３つ以上のモジュールの間に接続される配線を削減する場合についても適用可能である。
【００６８】
例えば、３つのモジュール４１Ａ、４１Ｂ及び４１Ｃで構成される回路４０の配線を削減する場合について考える。モジュール４１Ａ、４１Ｂ及び４１Ｃの間に接続される配線を削減する場合には、まず、図１０に示すように、モジュール４１Ａに接続される配線に注目し、モジュール４１Ａ及び４１Ｂの間に接続される配線４２Ａを抽出するとともに、モジュール４１Ａ及び４１Ｃの間に接続される配線４２Ｂを抽出する。
【００６９】
次に、図１１に示すように、モジュール４１Ｂに接続される配線に注目し、モジュール４１Ｂ及び４１Ｃの間に接続される配線４２Ｃを抽出する。
【００７０】
次に、モジュール４１Ｃに接続される配線に注目し、モジュール４１Ｃ及び４１Ａの間に接続される図１０の配線４２Ｂを抽出するとともに、モジュール４１Ｃ及び４１Ｂの間に接続される図１１の配線４２Ｃを抽出する。
【００７１】
このように、各モジュールに注目することによって抽出された各配線を削減する処理を順次行い、各モジュールに対して各種回路を自動的に挿入することにより、図１２に示す回路４０’を生成することができる。
【００７２】
回路４０’では、Ｐ／Ｓ変換回路５１Ａ及び送信制御回路５３Ａがモジュール４１Ａの送信側に設けられ、Ｓ／Ｐ変換回路５２Ａ及び受信制御回路５４Ａがモジュール４１Ｂの受信側に設けられるとともに、Ｐ／Ｓ変換回路５１Ｂ及び送信制御回路５３Ｂがモジュール４１Ｂの送信側に設けられる。また、Ｓ／Ｐ変換回路５２Ｂ及び受信制御回路５４Ｂがモジュール４１Ｃの受信側に設けられる。
【００７３】
送信制御回路５３Ａ及び受信制御回路５４Ａは、基板や集積回路内に設けられたバス５５に対して上層バス５６及び５７を介して接続され、送信制御回路５３Ｂ及び受信制御回路５４Ｂは、バス５５に対して上層バス５８及び５９を介して接続される。
【００７４】
以上のように、本実施の形態によれば、基板や集積回路内に配置するモジュールに関する情報と、モジュール間に接続される配線に関する情報とに基づき、モジュールの配置及びモジュール間の配線を仮想的に行う。そして、仮配置／仮配線の結果に基づき、送信側のモジュールにＰ／Ｓ変換回路を設けるとともに、受信側のモジュールにＳ／Ｐ変換回路を設け、モジュール間の接続をパラレル接続をシリアル接続に変更するため、配線を自動的に削減することができる。
【００７５】
以上、本発明の一実施の形態について説明したが、本発明は、上記構成に限定されるものではなく、特許請求の範囲に記載された発明の範囲内で種々の変更が可能である。例えば、図５では、バス１７を構成するバス配線２２、２２、・・・を、バス配線２１、２１、・・・に対して９０度回転させた方向に配置されるように説明したが、この例に限られず、２種類のバス配線によって形成される角度が９０度以外になるように、バス配線２１、２１、・・・及び２２、２２、・・・を配置してもよい。バス配線２１、２１、・・・及び２２、２２、・・・の配置は、例えば、基板や集積回路に配置されるモジュールの数、端子数、形状等や、モジュール間の接続関係等に応じて適宜決定することができる。
【００７６】
また、上述の例では、バス１７を構成するバス配線として１種類又は２種類を用いた場合について説明したが、これに限られず、例えば、３種類以上のバス配線を用いてもよい。
【符号の説明】
【００７７】
１  回路生成装置
２  仮配置／仮配線処理部
３  算出部
４  比較部
５  配線削減処理部
６  仮再配置／仮再配線処理部
７  配置／配線処理部
１０、１０’  回路
１１（１１Ａ、１１Ｂ、１１Ｃ）  モジュール
１２  配線
１３  パラレルシリアル変換回路
１４  シリアルパラレル変換回路
１５  送信制御回路
１６  受信制御回路
１７  バス
１８、１９  上層バス
２１、２１Ａ、２１Ｂ  バス配線
２２、２２Ａ、２２Ｂ、２２Ｃ、２２Ｄ  バス配線
３１  素子／配線データ
３２  モジュール配置情報
３３  仮配置／仮配線情報
３４  閾値情報
３５  周波数設定情報
３６  下地情報
３７  素子／配線データ
３８  モジュール配置情報
３９  仮再配置／仮再配線情報
４０、４０’  回路
４１（４１Ａ、４１Ｂ、４１Ｃ）  モジュール
４２（４２Ａ、４２Ｂ、４２Ｃ）  配線
５１（５１Ａ、５１Ｂ）  パラレルシリアル変換回路
５２（５２Ａ、５２Ｂ）  シリアルパラレル変換回路
５３（５３Ａ、５３Ｂ）  送信制御回路
５４（５４Ａ、５４Ｂ）  受信制御回路
５５  バス
５６、５７、５８、５９  上層バス
１００  回路
１０１（１０１Ａ、１０１Ｂ、１０１Ｃ）  モジュール
１０２（１０２Ａ、１０２Ｂ、１０２Ｃ）  配線
【図１】
2012150736.tif 000003
【図２】
2012150736.tif 000004
【図３】
2012150736.tif 000005
【図４】
2012150736.tif 000006
【図５】
2012150736.tif 000007
【図６】
2012150736.tif 000008
【図７】
2012150736.tif 000009
【図８】
2012150736.tif 000010
【図９】
2012150736.tif 000011
【図１０】
2012150736.tif 000012
【図１１】
2012150736.tif 000013
【図１２】
2012150736.tif 000014
【図１３】
2012150736.tif 000015
【図１４】
2012150736.tif 000016