(57)【要約】【課題】本発明の技術的な課題は、共通ソースラインを含む磁気メモリ装置に対してビットラインへ記録電流を供給することができるライトドライバー回路を提供すること、集積度が向上された磁気メモリ装置を提供すること、及び、共通ソースラインを有する磁気メモリ装置のレイアウト構造を提供することにある。【解決手段】ビットラインとソースラインとの間に接続され、前記ビットライン方向に隣接する一対の磁気メモリセルが前記ソースラインを共有する複数の磁気メモリセルよりなるメモリセルアレイを有する磁気メモリ装置のためのライトドライバー回路であり、正の記録電圧の供給端子と副の記録電圧の供給端子との間に接続されて、ライトイネーブル信号及びデータ信号によって前記正の記録電圧または前記副の記録電圧による電流を前記ビットラインに選択的に供給するスイチング部を備える磁気メモリ装置を提供する。【選択図】図６
2012221546.tif 000002
【特許請求の範囲】
【請求項１】
ビットラインとソースラインとの間に接続され、前記ビットライン方向に隣接する一対の磁気メモリセルが前記ソースラインを共有する複数の磁気メモリセルよりなるメモリセルアレイを有する磁気メモリ装置のためのライトドライバー回路であり、
正の記録電圧の供給端子と副の記録電圧の供給端子との間に接続されて、ライトイネーブル信号及びデータ信号によって前記正の記録電圧または前記副の記録電圧による電流を前記ビットラインに選択的に供給するスイチング部を備える、磁気メモリ装置のためのライトドライバー回路。
【請求項２】
前記ライトドライバー回路は、前記ライトイネーブル信号及び前記データ信号に応答して前記スイチング部の駆動の可否を決定する入力駆動部をさらに備えることを特徴とする、請求項１に記載の磁気メモリ装置のためのライトドライバー回路。
【請求項３】
前記入力駆動部は、
前記データ信号と前記ライトイネーブル信号とに応答して前記スイチング部に第１駆動信号を出力する第１駆動部と、
前記データ信号と前記ライトイネーブル信号に応答して前記スイチング部に第２駆動信号を出力する第２駆動部と、を備えることを特徴とする、請求項２に記載の磁気メモリ装置のためのライトドライバー回路。
【請求項４】
前記第１駆動部は、前記データ信号と前記ライトイネーブル信号とがすべてローレベルであるときローレベルの信号を出力するように構成され、
前記第２駆動部は、前記データ信号と前記ライトイネーブル信号とがすべてハイレベルであるときハイレベルの信号を出力するように構成されることを特徴とする、請求項３に記載の磁気メモリ装置のためのライトドライバー回路。
【請求項５】
複数のワードラインと、
前記複数のワードラインと垂直な複数のビットラインと、
前記ワードラインと平行した複数の共通ソースラインと、
前記ビットラインと前記共通ソースラインとの間に接続される複数の磁気メモリセルを有するメモリセルアレイと、
前記複数のビットラインに接続されるライトドライバー回路とを備える、磁気メモリ装置。
【請求項６】
隣接する一対の磁気メモリセルは、前記共通ソースラインを共有することを特徴とする、請求項５に記載の磁気メモリ装置。
【請求項７】
前記一対の磁気メモリセルは、
前記ビットラインと前記共通ソースラインとの間に直列接続される第１磁気トンネル接合素子及び第１選択トランジスターを有する第１メモリセルと、
前記共通ソースラインと前記ビットラインとの間に直列に接続される第２選択トランジスター及び第２磁気トンネル接合素子を有する第２メモリセルとを備えることを特徴とする、請求項６に記載の磁気メモリ装置。
【請求項８】
前記ライトドライバー回路は前記磁気メモリセルにデータを記録するために前記ビットラインに記録電流を供給して、
データ記録動作のとき前記共通ソースラインには接地電圧が印加されることを特徴とする、請求項５に記載の磁気メモリ装置。
【請求項９】
前記ライトドライバー回路は、正の記録電圧の供給端子と副の記録電圧の供給端子との間に接続されて、ライトイネーブル信号及びデータ信号によって前記正の記録電圧または前記副の記録電圧による電流を前記ビットラインに選択的に供給するスイチング部を備えることを特徴とする、請求項８に記載の磁気メモリ装置。
【請求項１０】
前記ライトドライバー回路は、前記ライトイネーブル信号及び前記データ信号に応答して前記スイチング部の駆動の可否を決定する入力駆動部をさらに備えることを特徴とする、請求項９に記載の磁気メモリ装置。
【請求項１１】
前記入力駆動部は、
前記データ信号と前記ライトイネーブル信号とに応答して前記スイチング部の第１駆動信号を出力する第１駆動部と、
前記データ信号と前記ライトイネーブル信号に応答して前記スイチング部の第２駆動信号を出力する第２駆動部とを備えることを特徴とする、請求項１０に記載の磁気メモリ装置。
【請求項１２】
前記第１駆動部は、前記データ信号と前記ライトイネーブル信号とがすべてローレベルであるときローレベルの信号を出力するように構成され、
前記第２駆動部は、前記データ信号と前記ライトイネーブル信号とがすべてハイレベルであるときハイレベルの信号を出力するように構成されることを特徴とする、請求項１１に記載の磁気メモリ装置。
【請求項１３】
複数のビットラインと、
前記ビットラインと垂直に配列される複数のワードラインと、
一対の前記ワードラインの間に前記ワードラインと平行するように配列される複数の共通ソースラインと、
前記ビットライン及び前記共通ソースライン間に接続されて前記ワードラインに印加される信号によって駆動される複数の単位磁気メモリセルを有するメモリセルアレイとを備え、
前記単位磁気メモリセルは、前記ビットラインの延長方向に隣接した単位磁気メモリセルと前記共通ソースラインを共有する、磁気メモリ装置のレイアウト構造。
【請求項１４】
前記ビットラインの延長方向に隣接する前記一対のメモリセルは、前記共通ソースラインを中心に対称構造を有することを特徴とする、請求項１３に記載の磁気メモリ装置のレイアウト構造。
【請求項１５】
前記共通ソースラインを共有する前記一対のメモリセルは同一なアクティブ領域に形成され、
隣接するアクティブ領域の間に前記ワードラインと水平な方向に形成されるダミーワードラインをさらに備えることを特徴とする、請求項１４に記載の磁気メモリ装置のレイアウト構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関するもので、より具体的には磁気メモリ装置（Ｍａｇｎｅｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ  Ａｐｐａｒａｔｕｓ）のためのライトドライバー回路、磁気メモリ装置及びそのレイアウト構造に関するものである。
【背景技術】
【０００２】
ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）は動作速度が速くて電力消耗量が低いという長所があるが、揮発性という短所がある。そして、フラッシュ（Ｆｌａｓｈ）メモリは電源がオフされても保存された情報が失われない不揮発性特性と、通常のハードディスクに比べて小型化が可能であり、物理的な衝撃に強く、アクセス速度が速いという長所があるが、ＤＲＡＭに比べて動作速度が遅くて動作電圧が高いという短所がある。
【０００３】
最近はこのようなＤＲＡＭ及びフラッシュメモリの長所を有する多様なメモリ装置が開発されている。その中、代表的な例として磁気メモリ（Ｍａｇｎｅｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）装置を挙げることができる。ＭＲＡＭは磁性体の極性変化による抵抗変化をデジタル信号として用いたもので、磁性を利用するために安全性が優秀であるという長所がある。
【０００４】
一般的にＭＲＡＭはビットライン、ワードライン及びワードラインと平行したディジットラインを具備して、ビットラインとディジットラインに同時に電流が流れる時発生する磁場のベクター合計を利用してデータを記録する。このようなＭＲＡＭは追加的にディジットラインが必要なので、セルの大きさを小型化するのに限界がある。また、一つのセルを選択してデータを記録する時、選択されないセルが磁場に露出され得る。このために非選択セルのデータ保存状態が反転される問題が発生され得る。
【０００５】
このようなＭＲＡＭの問題点を解決するためにスピン伝達を利用した磁気メモリ装置（Ｓｐｉｎ  Ｔｒａｎｓｆｅｒ  Ｔｏｒｑｕｅ  Ｍａｇｎｅｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ：ＳＴＴ−ＭＲＡＮ）が開発された。
【０００６】
ＳＴＴ−ＭＲＡＭは整列されたスピン方向を有する高密度電流が強磁性体に入射される場合、強磁性体の磁化方向が電流のスピン方向と一致しないと電流のスピン方向で整列する現象すなわち、ＳＴＴ（Ｓｐｉｎ  Ｔｒａｎｓｆｅｒ  Ｔｏｒｑｕｅ）現象を用いたのである。ＳＴＴ−ＭＲＡＭはビットラインとソースラインとの間に連結する一つの選択トランジスター及び一つの磁気トンネル接合（Ｍａｇｎｅｔｉｃ  Ｔｕｎｎｅｌ  Ｊｕｎｃｔｉｏｎ：ＭＴＪ）素子を含む。
【０００７】
図１は一般的なＳＴＴ−ＭＲＡＭに適用される磁気トンネル接合素子の例示図である。
【０００８】
図示したように、磁気トンネル接合素子（１）は上部電極としての第１電極層と下部電極としての第２電極層、一対の磁性層である第１磁性層と第２磁性層及び一対の磁性層の間に形成されるトンネルリング障壁層とを含む。
【０００９】
ここで、第１磁性層はＭＴＪに印加される電流の方向によって磁化方向が可変される自由磁性層（Ｆｒｅｅ  ｆｅｒｒｏｍａｇｎｅｔｉｃｌａｙｅｒ）であり、第２磁性層は磁化方向が固定される固定磁性層（Ｐｉｎｎｅｄ  ｆｅｒｒｏｍａｇｎｅｔｉｃｌａｙｅｒ）になることができる。
【００１０】
このようなＭＴＪは電流の方向によってその抵抗値が変化させられてデータ”０”または”１”を記録する。
【００１１】
図２（ａ）及び図２（ｂ）はＭＴＪ素子に対するデータ記録原理を説明するための図である。
【００１２】
まず、図２（ａ）はＭＴＪ素子に論理ロー（０）レベルのデータを記録する原理を説明するための図である。データを記録しようとする時、該当ワードラインがイネーブルされて選択トランジスター（ＳＴ）がターンオンになる。そして、ビットライン（ＢＬ）からソースライン（ＳＬ）方向すなわち、ＭＴＪの上部電極である第１電極層から下部電極である第２電極層に電流が流れるようになると（矢印方向）、自由磁性層である第１磁性層の方向と固定磁性層である第２磁性層の磁化方向とが平行（Ｐａｒａｌｌｅｌ）になりながら低抵抗状態となって、この時のデータを論理ロー（０）で定義することができる。
【００１３】
一方、図２（ｂ）はＭＴＪ素子に論理ハイ（１）状態のデータを記録する原理を説明するための図である。同じように、該当ワードラインがイネーブルされて選択トランジスター（ＳＴ）がターンオンになる。そして、ソースライン（ＳＬ）からビットライン（ＢＬ）方向すなわち、第２電極層から第１電極層に電流が流れるようになると（矢印方向）、第１磁性層の方向と第２磁性層の磁化方向とが互いに反平行（ａｎｔｉ−ｐａｒａｌｌｅｌ）状態になりながらＭＴＪが高低抗状態を有するようになって、この時のデータを論理ハイ（１）で定義することができる。
【００１４】
このように、電流の両方向の流れを用いてデータを記録する一般的なＳＴＴ−ＭＲＡＭ装置のセルアレイ構造は図３である。
【００１５】
図３に図示したように、ソースライン（ＳＬ０、ＳＬ１）及びビットライン（ＢＬ０、ＢＬ１）は互いに平行するように配列され、ワードライン（ＷＬ０、ＷＬ１）はソースライン/ビットラインと垂直に配列される。
【００１６】
ビットラインとソースラインとの間にはＭＴＪ及び選択トランジスターが直列に接続されて、ビットラインからソースライン、またはソースラインからビットラインに電流を流しデータを記録するようになる。
【００１７】
図４は図３に図示したセルアレイのレイアウト図である。
【００１８】
アクティブ領域（１０）で定義される部分にＭＴＪ、選択トランジスターが形成され、ビットラインとソースラインの上にＭＴＪと選択トランジスターとが直列に接続されて、選択トランジスターのゲート端子にワードラインが配置されることが分かる。
【００１９】
このような構造のＳＴＴ−ＭＲＡＭは単位セルの面積（１２）が１２Ｆ２（Ｆ≒ワードラインのピッチ）で、それぞれのセルごとに各々ビットライン及びソースラインを具備することによって単位セルの面積を最小化するのに限界がある。
【００２０】
図５は一般的なＳＴＴ−ＭＲＡＭのためのライトドライバー回路図である。
【００２１】
図示したように、ライトドライバー回路はデータ信号（ＤＡＴＡ）の反転信号とライトイネーブル信号（ＷＲＥＮ）とを入力として、２つの入力信号がすべてハイレベルである場合ローレベルの信号を出力する第１論理素子（ＮＤ１）、データ信号（ＤＡＴＡ）の反転信号とライトイネーブル信号（ＷＲＥＮ）との反転信号を入力として、２つの入力信号がすべてローレベルである場合ハイレベルの信号を出力する第２論理素子（ＮＲ１）を含む。
【００２２】
そして、ライトドライバー回路は第１論理素子（ＮＤ１）の出力信号によって駆動されて電源電圧端子（ＶＤＤ）にソース端子が接続される第１トランジスター（Ｐ１）、第１トランジスター（Ｐ１）のドレーン端子にドレーン端子が接続されてソース端子が接地端子（ＶＳＳ）に接続され第２論理素子（ＮＲ１）の出力信号によって駆動される第２トランジスター（Ｎ１）を含む。そして、これに加えて、電源電圧端子（ＶＤＤ）にソース端子が接続されて第２論理素子（ＮＲ１）の反転出力信号によって駆動される第３トランジスター（Ｐ２）、第３トランジスター（Ｐ２）のドレーン端子にドレーン端子が接続されてソース端子が接地端子（ＶＳＳ）に接続され第１論理素子（ＮＤ１）の反転出力信号によって駆動される第４トランジスター（Ｎ２）を含む。
【００２３】
ＳＴＴ−ＭＲＡＭにデータを記録するためにライトイネーブル信号（ＷＲＥＮ）がイネーブルされる。そして、記録しようとするデータ（ＤＡＴＡ）がハイレベルで入力される場合、第１論理素子（ＮＤ１）の出力信号はハイレベル、第２論理素子（ＮＲ１）の出力信号はハイレベルになり、第２トランジスター（Ｎ１）及び第３トランジスター（Ｐ２）がターンオンされる反面、第１トランジスター（Ｐ１）及び第４トランジスター（Ｎ２）はターンオフされる。
【００２４】
結局、ビットライン（ＢＬ）接続端子はローレベルになりソースライン（ＳＬ）接続端子はハイレベルになって、ソースラインからビットライン方向に電流が流れるようになってＭＴＪにはハイレベルのデータが記録される。
【００２５】
一方、記録しようとするデータ（ＤＡＴＡ）がローレベルで入力されると、第１トランジスター（Ｐ１）及び第４トランジスター（Ｎ２）がターンオンされる反面、第２トランジスター（Ｐ２）及び第３トランジスター（Ｎ１）がターンオフされる。したがってビットライン（ＢＬ）からソースライン（ＳＬ）に電流が流れるようになってＭＴＪにはローレベルのデータが記録される。
【００２６】
現在のＳＴＴ−ＭＲＡＭは各単位セルごとにビットライン及びソースラインが配置される。したがって、図４に図示したように単位セルの面積が１２Ｆ２で集積度に限界がある。
【００２７】
そして、各単位セルにデータを記録する時、図５のようなライトドライバーを通して電流を供給する。すなわち、ビットライン（ＢＬ）へ電流を供給するための素子（Ｐ１、Ｎ１）及びソースライン（ＳＬ）へ電流を供給するための素子（Ｐ２、Ｎ２）が各々必要になる。したがって消耗電流面での効率性が保障されない。
【先行技術文献】
【特許文献】
【００２８】
【特許文献１】特開２００９−８７４９４号公報
【特許文献２】米国特許第７，２０３，０９０号明細書
【特許文献３】米国特許第７，２２４，６０１号明細書
【発明の概要】
【発明が解決しようとする課題】
【００２９】
本発明は共通ソースラインを含む磁気メモリ装置に対してビットラインへ記録電流を供給することができるライトドライバー回路を提供することにその技術的な課題がある。
【００３０】
本発明の異なる技術的な課題は集積度が向上された磁気メモリ装置を提供することにある。
【００３１】
本発明のもう一つの技術的な課題は共通ソースラインを有する磁気メモリ装置のレイアウト構造を提供することにある。
【課題を解決するための手段】
【００３２】
前述した技術的な課題を達成するための本発明の一態様に係る磁気メモリ装置のためのライトドライバー回路は、ビットラインとソースラインとの間に接続され、前記ビットライン方向に隣接する一対の磁気メモリセルが前記ソースラインを共有する複数の磁気メモリセルよりなるメモリセルアレイを有する磁気メモリ装置のためのライトドライバー回路であり、正の記録電圧の供給端子と副の記録電圧の供給端子との間に接続されて、ライトイネーブル信号及びデータ信号によって前記正の記録電圧または前記副の記録電圧による電流を前記ビットラインに選択的に供給するスイチング部を備える。
【００３３】
一方、本発明の一態様に係る磁気メモリ装置は、複数のワードラインと、前記複数のワードラインと垂直な複数のビットラインと、前記ワードラインと平行した複数の共通ソースラインと、前記ビットラインと前記共通ソースラインとの間に接続される複数の磁気メモリセルを有するメモリセルアレイと、前記複数のビットラインに接続されるライトドライバー回路とを備える。
【００３４】
もう一方、本発明の一態様に係る磁気メモリ装置のレイアウト構造は、複数のビットラインと、前記ビットラインと垂直に配列される複数のワードラインと、一対の前記ワードラインの間に前記ワードラインと平行するように配列される複数の共通ソースラインと、前記ビットライン及び前記共通ソースライン間に接続されて前記ワードラインに印加される信号によって駆動される複数の単位磁気メモリセルを有するメモリセルアレイとを備え、前記単位磁気メモリセルは、前記ビットラインの延長方向に隣接した単位磁気メモリセルと前記共通ソースラインを共有する。
【発明の効果】
【００３５】
本発明に係る磁気メモリ装置は共通ソースラインを具備して、共通ソースラインは接地端子に固定に接続される。
【００３６】
共通ソースラインを導入することによって各単位セルごとにソースラインを形成しないで隣接する一対の磁気トンネル接合素子が一つのソースラインを共有するために、単位セルの面積を大幅に減少させることができるだけでなく製造の原価を節減できる利点がある。
【００３７】
一方、共通ソースラインが接地端子に固定されることによって、ライトドライバーはビットラインのみに電流を供給するように構成することができる。結局、ライトドライバーを構成するのに必要な素子の数を半分の水準で減少させることができて、これによってメモリ装置の動作消耗電流も減少されることができるので、メモリ装置の動作効率を改善することができる。
【図面の簡単な説明】
【００３８】
【図１】一般的なＳＴＴ−ＭＲＡＭに適用される磁気トンネル接合素子の例示図である。
【図２】（ａ），（ｂ）ＭＴＪ素子に対するデータ記録原理を説明するための図である。
【図３】一般的なＳＴＴ−ＭＲＡＭ装置のセルアレイ構造図である。
【図４】図３に図示したセルアレイのレイアウト図である。
【図５】一般的なＳＴＴ−ＭＲＡＭのためのライトドライバー回路図である。
【図６】本発明の一実施形態に係る磁気メモリ装置のセルアレイ構造図である。
【図７】図６に図示したセルアレイのレイアウト図である。
【図８】本発明の一実施形態に係る磁気メモリ装置のためのライトドライバー回路を説明するための図である。
【図９】図８に図示したライトドライバー回路でのデータ記録動作を説明するための図である。
【図１０】図８に図示したライトドライバー回路でのデータ記録動作を説明するための図である。
【発明を実施するための形態】
【００３９】
以下、添付された図面を参照して本発明の実施形態をより具体的に説明する。
【００４０】
図６は本発明の一実施形態に係る磁気メモリ装置のセルアレイ構造図である。
【００４１】
図示したように、本発明の一実施形態に係る磁気メモリ装置（１００）は複数の単位磁気メモリセル（１２２、１２４）を含むメモリセルアレイ（１２０）及びメモリセルアレイ（１２０）のビットラインへ記録電流を供給するライトドライバー回路（１１０）を具備する。
【００４２】
各単位磁気メモリセル（１２２、１２４）はビットライン（ＢＬ）と共通ソースライン（ＣＳＬ）との間、または共通ソースライン（ＣＳＬ）とビットライン（ＢＬ）との間に直列に接続される磁気トンネル接合素子（ＭＴＪ）及びワードラインによって駆動される選択トランジスター（ＳＴ）を含む。そして、ビットライン（ＢＬ）の延長方向に隣接する一対のメモリセル（１２２、１２４）はソースラインを共有する共通ソースライン（ＣＳＬ）構造を有して、ワードライン（ＷＬ）とソースライン（ＳＬ）とは相互に平行して、ビットライン（ＢＬ）はワードライン（ＷＬ）/ソースライン（ＳＬ）と垂直になるように形成される。
【００４３】
一対のメモリセルに対して本発明の磁気メモリ装置のセルアレイ構造を説明すると次のとおりである。
【００４４】
第１磁気メモリセル（１２２）はビットライン（ＢＬ０）に接続される第１磁気トンネル接合素子（ＭＴＪ１）及び第１磁気トンネル接合素子（ＭＴＪ１）と共通ソース端（ＣＳ）との間に接続されて第１ワードライン（ＷＬ0）によって駆動される第１選択トランジスター（ＳＴ１）を含む。そして、第２磁気メモリセル（１２４）は共通ソース端（ＣＳ）に接続されて第２ワードライン（ＷＬ１）によって駆動される第２選択トランジスター（ＳＴ２）、第２選択トランジスター（ＳＴ２）とビットライン（ＢＬ０）との間に接続される第２磁気トンネル接合素子（ＭＴＪ２）及び共通ソース端（ＣＳ）と接地端子（ＶＳＳ）との間に接続される共通ソースライン（ＣＳＬ）を含む。
【００４５】
一対の単位磁気メモリセル（１２２、１２４）は共通ソースライン（ＣＳＬ）を中心に対称の構造を有して、共通ソースライン（ＣＳＬ）は各ワードライン（ＷＬ０、ＷＬ１）とは平行して各ビットライン（ＢＬ０、ＢＬ１）とは垂直になるよう配列される。
【００４６】
図７は図６に図示したセルアレイのレイアウト図である。
【００４７】
図示したように、共通ソースライン（ＣＳＬ）がワードライン（ＷＬ）と平行してビットライン（ＢＬ）と垂直になるよう配置されていることが分かる。そして、一つの共通ソースライン（ＣＳＬ）を中心に一対の磁気トンネル接合素子（ＭＴＪ）が配置される。
【００４８】
本発明の一実施形態で、単位アクティブ領域（２０）間の空間にダミーワードライン（ＤＷＬ）を形成することも可能である。この場合、配線形成の工程の時均一な間隔でワードラインをパターニングすることができる利点がある。
【００４９】
結局、単位磁気メモリセルの面積（２２）は６Ｆ２になって図４に図示した磁気メモリ装置に比べて面積効率が大幅に向上したことが分かる。
【００５０】
図６及び図７に図示した磁気メモリ装置で、データ記録動作の時共通ソースライン（ＣＳＬ）は接地端子（ＶＳＳ）に接続される。したがって、ライトドライバーはビットラインのみに電流を供給するだけで充分である。そして、電流の流れを制御するために接地電圧より高くてビットラインからソースラインに電流流れを発生することができる正（＋）の記録電流、または接地電圧より低くてソースラインからビットラインに電流流れを発生することができる副（−）の記録電流を供給するようにライトドライバーを具現することができる。
【００５１】
図８は本発明の一実施形態に係る磁気メモリ装置のためのライトドライバー回路を説明するための図である。
【００５２】
単位磁気メモリセル（１２２）のビットライン（ＢＬ）に記録電流を供給するために、本発明に係るライトドライバー回路（１１０）は正の記録電圧の供給端子（＋ＶＤＤ）と副の記録電圧の供給端子（−ＶＤＤ）との間に接続されて、ライトイネーブル信号（ＷＲＥＮ）及びデータ信号（ＤＡＴＡ）によって前記正の記録電圧または前記副の記録電圧を選択的に供給するスイチング部（１１２）を含む。
【００５３】
そして、ライトイネーブル信号（ＷＲＥＮ）及びデータ信号（ＤＡＴＡ）に応答してスイチング部（１１２）の駆動の可否を決定する入力駆動部（１１４）をさらに含む。また、入力駆動部（１１４）はデータ信号（ＤＡＴＡ）とライトイネーブル信号（ＷＲＥＮ）とに応答してスイチング部（１１２）へ第１駆動信号を出力する第１駆動部（１１４１）及びデータ信号（ＤＡＴＡ）とライトイネーブル信号（ＷＲＥＮ）とに応答してスイチング部（１１２）へ第２駆動信号を出力する第２駆動部（１１４３）を含むように構成される。第１駆動部（１１４１）は入力信号（ＷＲＥＮ）がすべてローレベルである時ローレベルの信号を出力するように構成できて、第２駆動部（１１４３）は入力信号がすべてハイレベルである時ハイレベルの信号を出力するように構成できる。
【００５４】
より具体的に、入力駆動部（１１４）はデータ信号（ＤＡＴＡ）とライトイネーブル信号（ＷＲＥＮ）の反転信号とを入力として２つの入力信号がすべてローレベルである場合ハイレベルの信号を出力する第１論理素子（ＮＲ１１）、データ信号（ＤＡＴＡ）とライトイネーブル信号（ＷＲＥＮ）とを入力として２つの入力信号がすべてハイレベルである場合ローレベルの信号を出力する第２論理素子（ＮＤ１１）、第１論理素子（ＮＲ１１）の出力を反転駆動する第１インバータ（ＩＶ１１）、第２論理素子（ＮＤ１１）の出力を反転駆動する第２インバータ（ＩＶ１２）を含む。
【００５５】
そして、スイチング部（１１２）は正の記録電圧端子（＋ＶＤＤ）とビットライン（ＢＬ）接続端子との間に接続されて第１インバータ（ＩＶ１１）の出力信号によって駆動される第１スイチング素子（Ｐ１１）、ビットライン（ＢＬ）接続端子と副の記録電圧端子（−ＶＤＤ）との間に接続されて第２インバータ（ＩＶ１２）の出力信号によって駆動される第２スイチング素子（Ｎ１１）を含むように構成される。
【００５６】
単位磁気メモリセル（１２２）はビットライン（ＢＬ）と共通ソースライン（ＣＳＬ）とに接続されて記録動作の時共通ソースライン（ＣＳＬ）には接地電圧が印加される。
【００５７】
そして、データ記録のためにライトイネーブル信号（ＷＲＥＮ）がイネーブルされると、データ信号（ＤＡＴＡ）のレベルによりビットラインに正の記録電圧（＋ＶＤＤ）または副の記録電圧（−ＶＤＤ）による電流が印加される。記録電圧は例えば電源電圧（ＶＤＤ）を用いて供給できる。
【００５８】
図９及び図１０は図８に図示したライトドライバー回路でのデータ記録動作を説明するための図である。
【００５９】
まず、図９は単位磁気メモリセルにハイレベルのデータを記録する場合を説明するための図である。
【００６０】
この場合ライトイネーブル信号（ＷＲＥＮ）及びデータ信号（ＤＡＴＡ）がすべてハイレベルに入力されて、第１論理素子（ＮＲ１１）及び第２論理素子（ＮＤ１１）から各々ローレベルの信号が出力される。結局、第１スイチング素子（Ｐ１１）はターンオフされるが、第２スイチング素子（Ｎ１１）はターンオンになってビットラインでは副の記録電圧（−ＶＤＤ）による電流が印加される。
【００６１】
したがって、矢印で表したように電流は共通ソースライン（ＣＳＬ）すなわち、接地端子（ＶＳＳ）からビットライン（ＢＬ）方向に流れるようになり、磁気トンネル接合素子（ＭＴＪ）を構成する第１磁性層の方向と第２磁性層の磁化方向が互いに反平行（ａｎｔｉ−ｐａｒａｌｌｅｌ）状態になりながらＭＴＪが高低抗状態になって、ハイレベルのデータが記録される。
【００６２】
図１０は単位磁気メモリセルにローレベルのデータを記録する場合を説明するための図面であり、この場合ライトイネーブル信号（ＷＲＥＮ）はハイレベルで、データ信号（ＤＡＴＡ）はローレベルで入力される。
【００６３】
入力信号のレベルによって第１論理素子（ＮＲ１１）及び第２論理素子（ＮＤ１１）の出力信号は各々ハイレベルになって、第１スイチング素子（Ｐ１１）がターンオンされる反面、第２スイチング素子（Ｎ１１）はターンオフされる。
【００６４】
したがって、ビットライン（ＢＬ）には正の記録電圧（＋ＶＤＤ）による電流が印加されて、ビットライン（ＢＬ）から共通ソースライン（ＣＳＬ）すなわち、接地端子（ＶＳＳ）へ電流流れの経路が形成される。結局、磁気トンネル接合素子（ＭＴＪ）の上部電極である第１電極層から下部電極である第２電極層に電流が流れるようになり（矢印方向）、自由磁性層である第１磁性層の方向と固定磁性層である第２磁性層の磁化方向が平行（Ｐａｒａｌｌｅｌ）するようになりながら低抵抗状態になり、ローレベルのデータが記録される。
【００６５】
本発明ではデータ記録の時ソースラインが接地端子に接続される。したがって記録電流はビットラインのみに印加するだけでも充分であり、結局、ライトドライバーからソースラインに記録電流を印加する構成要素を排除することができる。これによって、ライトドライバーが占める面積を減少させることができるだけでなく、記録電流の消耗量も最小化することができる。
【００６６】
このように、本発明の属する技術分野の当業者は、本発明がその技術的思想や必須的特徴を変更せずに、他の具体的な形態で実施され得るということが理解できるであろう。したがって、以上で記述した実施形態は、あらゆる面で例示的なものであり、限定的なものではないものと理解しなければならない。本発明の範囲は、上記の詳細な説明よりは、後述する特許請求の範囲によって表わされ、特許請求の範囲の意味及び範囲、そして、その等価概念から導き出されるあらゆる変更または変形された形態が本発明の範囲に含まれるものと解析されるべきである。
【符号の説明】
【００６７】
１００  磁気メモリ装置
１１０  ライトドライバー回路
１２０  メモリセルアレイ
１２２、１２４  単位磁気メモリセル
ＭＴＪ  磁気トンネル接合素子
ＢＬ  ビットライン
ＣＳＬ  ソースライン
ＷＬ  ワードライン
【図１】
2012221546.tif 000003
【図２】
2012221546.tif 000004
【図３】
2012221546.tif 000005
【図４】
2012221546.tif 000006
【図５】
2012221546.tif 000007
【図６】
2012221546.tif 000008
【図７】
2012221546.tif 000009
【図８】
2012221546.tif 000010
【図９】
2012221546.tif 000011
【図１０】
2012221546.tif 000012