(57)【要約】【課題】低電力動作モードから高電力動作モードへの切り換え時の電源リップルを軽減する。【解決手段】シリーズレギュレータは、基準電圧発生回路１０と誤差増幅器１１と出力トランジスタ１２と出力分圧回路１３と動作電流設定部１４とコントローラ１５を具備する。１２は、入力端子Ｖinと出力端子Ｖoutの間に並列接続された第１と第２の出力トランジスタＭ１、Ｍ２を含み、Ｍ１の素子サイズはＭ２の素子サイズよりも小さい。低電力動作モードでコントローラ１５は動作電流値を小さな値Ｉ１に制御して、Ｍ１とＭ２は活性状態と非活性状態とに制御する。高電力動作モードでコントローラ１５は動作電流値を大きな値Ｉ１＋Ｉ２に制御して、Ｍ１とＭ２の両者を活性状態に制御する。低電力動作モードから高電力動作モードへの変化後の所定期間ｔ２に瞬時的に動作電流値を更に大きな値Ｉ１＋Ｉ２＋Ｉ３に制御する。【選択図】図１
2012243193.tif 000002
【特許請求の範囲】
【請求項１】
シリーズレギュレータを内蔵する半導体集積回路であって、
前記シリーズレギュレータは、基準電圧発生回路と、誤差増幅器と、出力トランジスタと、出力分圧回路と、動作電流設定部と、コントローラとを具備して、
前記出力トランジスタは、前記シリーズレギュレータの入力端子と出力端子との間に電流経路が並列接続された第１出力トランジスタと第２出力トランジスタとを含み、
前記第１出力トランジスタの素子サイズは、前記第２出力トランジスタの素子サイズより小さな値に設定され、
前記基準電圧発生回路から生成される基準電圧は前記誤差増幅器の一方の入力端子に供給可能とされ、前記誤差増幅器の出力信号は前記第１出力トランジスタの制御入力と前記第２出力トランジスタの制御入力とに供給可能とされ、
前記シリーズレギュレータの前記出力端子と接地電圧との間には前記出力分圧回路が接続可能とされ、前記出力分圧回路から生成されるフィードバック電圧は前記誤差増幅器の他方の入力端子に供給可能とされ、
前記コントローラには、低消費電力動作モードと高消費電力動作モードとを指示するモード選択信号が供給可能とされ、
前記動作電流設定部は、前記コントローラからの制御に応答して前記誤差増幅器の動作電流値を制御可能とされ、
前記低消費電力動作モードを指示する前記モード選択信号に応答して、前記低消費電力動作モードでは、前記コントローラは前記動作電流設定部を制御して前記誤差増幅器の前記動作電流値を小さな値に制御可能とされ、前記コントローラは前記第１出力トランジスタと前記第２出力トランジスタとをそれぞれ活性状態と非活性状態とに制御可能とされ、
前記高消費電力動作モードを指示する前記モード選択信号に応答して、前記高消費電力動作モードでは、前記コントローラは前記動作電流設定部を制御して前記誤差増幅器の前記動作電流値を前記小さな値よりも大きい大きな値に制御可能とされ、前記コントローラは前記第１出力トランジスタと前記第２出力トランジスタとの両者を活性状態に制御可能とされ、
前記モード選択信号のモード指示の前記低消費電力動作モードから前記高消費電力動作モードへの変化に応答して、前記コントローラは前記変化の後の所定期間において瞬時的に前記誤差増幅器の前記動作電流値を前記大きな値よりも更に大きな値に制御可能とされた
ことを特徴とする半導体集積回路。
【請求項２】
請求項１において、
前記モード選択信号の前記モード指示の前記高消費電力動作モードから前記低消費電力動作モードへの他の変化に応答して、前記コントローラは前記他の変化の後の他の所定期間において、瞬時的に前記誤差増幅器の前記動作電流値を前記大きな値に制御可能とされた
ことを特徴とする半導体集積回路。
【請求項３】
請求項１において、
前記シリーズレギュレータは、前記コントローラにより制御可能な第１スイッチと第２スイッチとを更に具備して、
前記第１スイッチは、前記誤差増幅器の前記出力信号を前記第２出力トランジスタの前記制御入力に供給可能とされ、
前記第２スイッチは、前記第２出力トランジスタの前記制御入力を前記接地電圧に接続可能とされ、
前記高消費電力動作モードでは、前記コントローラは前記第１スイッチと前記第２スイッチとをそれぞれオン状態とオフ状態とに制御可能とされ、
前記低消費電力動作モードでは、前記コントローラは前記第１スイッチと前記第２スイッチとをそれぞれオフ状態とオン状態とに制御可能とされる
ことを特徴とする半導体集積回路。
【請求項４】
請求項３において、
前記動作電流設定部は第１定電流源と第２定電流源と第３定電流源と第３スイッチと第４スイッチとを含み、
前記第２定電流源と前記第３スイッチとの直列経路と前記第３定電流源と前記第４スイッチとの直列経路とは、前記第１定電流源と並列接続され、
前記高消費電力動作モードでは、前記コントローラは前記第３スイッチと前記第４スイッチとをそれぞれオン状態とオフ状態とに制御して、前記第１定電流源と前記第２定電流源とによって前記誤差増幅器の前記動作電流値の前記大きな値を設定可能とされ、
前記低消費電力動作モードでは、前記コントローラは前記第３スイッチと前記第４スイッチの両者をオフ状態に制御して、前記第１定電流源により前記誤差増幅器の前記動作電流値の前記小さな値を設定可能とされ、
前記コントローラは前記変化の後の前記所定期間において、前記コントローラは前記第３スイッチと前記第４スイッチとの両者を瞬時的にオン状態に制御して、瞬時的に前記誤差増幅器の前記動作電流値を前記更に大きな値に制御可能とされた
ことを特徴とする半導体集積回路。
【請求項５】
請求項４において、
前記基準電圧発生回路はバンドギャップ基準電圧発生回路であり、前記バンドギャップ基準電圧発生回路から生成される前記基準電圧は略１．２ボルトの電圧である
ことを特徴とする半導体集積回路。
【請求項６】
請求項５において、
前記動作電流設定部は、前記コントローラからの前記制御に応答して、前記誤差増幅器の差動対トランジスタの前記動作電流値を制御可能とされた
ことを特徴とする半導体集積回路。
【請求項７】
請求項６において、
前記コントローラからの前記制御による前記第１スイッチと前記第２スイッチとの同時オフ状態を経由して、前記コントローラは前記シリーズレギュレータの動作モードを前記低消費電力動作モードと前記高消費電力動作モードとの間で遷移する
ことを特徴とする半導体集積回路。
【請求項８】
請求項７において、
前記出力トランジスタは、前記シリーズレギュレータの前記入力端子と前記出力端子との間に電流経路が接続された第３出力トランジスタを更に含み、
前記第３出力トランジスタの素子サイズは、前記第１出力トランジスタの素子サイズより大きな値に設定され、
前記シリーズレギュレータは、前記コントローラにより制御可能な第５スイッチと第６スイッチとを更に具備して、
前記第５スイッチは、前記誤差増幅器の前記出力信号を前記第３出力トランジスタの制御入力に供給可能とされ、
前記第６スイッチは、前記第３出力トランジスタの前記制御入力を前記接地電圧に接続可能とされ、
前記高消費電力動作モードでは、前記コントローラは前記第５スイッチと前記第６スイッチとをそれぞれオン状態とオフ状態とに制御可能とされ、
前記低消費電力動作モードでは、前記コントローラは前記第５スイッチと前記第６スイッチとをそれぞれオフ状態とオン状態とに制御可能とされる
ことを特徴とする半導体集積回路。
【請求項９】
請求項７において、
前記シリーズレギュレータの前記入力端子に携帯機器のバッテリーの電圧が供給可能とされ、前記シリーズレギュレータの前記出力端子から生成される出力電圧は前記携帯機器の機能デバイスに供給可能とされた
ことを特徴とする半導体集積回路。
【請求項１０】
請求項９において、
前記機能デバイスは、少なくともベースバンドプロセッサとＲＦ半導体集積回路とを含み、
前記高消費電力動作モードにて前記シリーズレギュレータの前記出力端子から生成される前記出力電圧を使用して、前記ベースバンドプロセッサと前記ＲＦ半導体集積回路とは通信動作を実行可能とされる
ことを特徴とする半導体集積回路。
【請求項１１】
シリーズレギュレータを内蔵する半導体集積回路の動作方法であって、
前記シリーズレギュレータは、基準電圧発生回路と、誤差増幅器と、出力トランジスタと、出力分圧回路と、動作電流設定部と、コントローラとを具備して、
前記出力トランジスタは、前記シリーズレギュレータの入力端子と出力端子との間に電流経路が並列接続された第１出力トランジスタと第２出力トランジスタとを含み、
前記第１出力トランジスタの素子サイズは、前記第２出力トランジスタの素子サイズより小さな値に設定され、
前記基準電圧発生回路から生成される基準電圧は前記誤差増幅器の一方の入力端子に供給され、前記誤差増幅器の出力信号は前記第１出力トランジスタの制御入力と前記第２出力トランジスタの制御入力とに供給され、
前記シリーズレギュレータの前記出力端子と接地電圧との間には前記出力分圧回路が接続され、前記出力分圧回路から生成されるフィードバック電圧は前記誤差増幅器の他方の入力端子に供給され、
前記コントローラには、低消費電力動作モードと高消費電力動作モードとを指示するモード選択信号が供給され、
前記動作電流設定部は、前記コントローラからの制御に応答して前記誤差増幅器の動作電流値を制御して、
前記低消費電力動作モードを指示する前記モード選択信号に応答して、前記低消費電力動作モードでは、前記コントローラは前記動作電流設定部を制御して前記誤差増幅器の前記動作電流値を小さな値に制御可能とされ、前記コントローラは前記第１出力トランジスタと前記第２出力トランジスタとをそれぞれ活性状態と非活性状態とに制御して、
前記高消費電力動作モードを指示する前記モード選択信号に応答して、前記高消費電力動作モードでは、前記コントローラは前記動作電流設定部を制御して前記誤差増幅器の前記動作電流値を前記小さな値よりも大きい大きな値に制御して、前記コントローラは前記第１出力トランジスタと前記第２出力トランジスタとの両者を活性状態に制御して、
前記モード選択信号のモード指示の前記低消費電力動作モードから前記高消費電力動作モードへの変化に応答して、前記コントローラは前記変化の後の所定期間において瞬時的に前記誤差増幅器の前記動作電流値を前記大きな値よりも更に大きな値に制御する
ことを特徴とする半導体集積回路の動作方法。
【請求項１２】
請求項１１において、
前記モード選択信号の前記モード指示の前記高消費電力動作モードから前記低消費電力動作モードへの他の変化に応答して、前記コントローラは前記他の変化の後の他の所定期間において、瞬時的に前記誤差増幅器の前記動作電流値を前記大きな値に制御する
ことを特徴とする半導体集積回路の動作方法。
【請求項１３】
請求項１１において、
前記シリーズレギュレータは、前記コントローラにより制御可能な第１スイッチと第２スイッチとを更に具備して、
前記第１スイッチは、前記誤差増幅器の前記出力信号を前記第２出力トランジスタの前記制御入力に供給して、
前記第２スイッチは、前記第２出力トランジスタの前記制御入力を前記接地電圧に接続して、
前記高消費電力動作モードでは、前記コントローラは前記第１スイッチと前記第２スイッチとをそれぞれオン状態とオフ状態とに制御して、
前記低消費電力動作モードでは、前記コントローラは前記第１スイッチと前記第２スイッチとをそれぞれオフ状態とオン状態とに制御する
ことを特徴とする半導体集積回路の動作方法。
【請求項１４】
請求項１３において、
前記動作電流設定部は第１定電流源と第２定電流源と第３定電流源と第３スイッチと第４スイッチとを含み、
前記第２定電流源と前記第３スイッチとの直列経路と前記第３定電流源と前記第４スイッチとの直列経路とは、前記第１定電流源と並列接続され、
前記高消費電力動作モードでは、前記コントローラは前記第３スイッチと前記第４スイッチとをそれぞれオン状態とオフ状態とに制御して、前記第１定電流源と前記第２定電流源とによって前記誤差増幅器の前記動作電流値の前記大きな値を設定して、
前記低消費電力動作モードでは、前記コントローラは前記第３スイッチと前記第４スイッチの両者をオフ状態に制御して、前記第１定電流源により前記誤差増幅器の前記動作電流値の前記小さな値を設定して、
前記コントローラは前記変化の後の前記所定期間において、前記コントローラは前記第３スイッチと前記第４スイッチとの両者を瞬時的にオン状態に制御して、瞬時的に前記誤差増幅器の前記動作電流値を前記更に大きな値に制御する
ことを特徴とする半導体集積回路の動作方法。
【請求項１５】
請求項１４において、
前記基準電圧発生回路はバンドギャップ基準電圧発生回路であり、前記バンドギャップ基準電圧発生回路から生成される前記基準電圧は略１．２ボルトの電圧である
ことを特徴とする半導体集積回路の動作方法。
【請求項１６】
請求項１５において、
前記動作電流設定部は、前記コントローラからの前記制御に応答して、前記誤差増幅器の差動対トランジスタの前記動作電流値を制御する
ことを特徴とする半導体集積回路の動作方法。
【請求項１７】
請求項１６において、
前記コントローラからの前記制御による前記第１スイッチと前記第２スイッチとの同時オフ状態を経由して、前記コントローラは前記シリーズレギュレータの動作モードを前記低消費電力動作モードと前記高消費電力動作モードとの間で遷移する
ことを特徴とする半導体集積回路の動作方法。
【請求項１８】
請求項１７において、
前記出力トランジスタは、前記シリーズレギュレータの前記入力端子と前記出力端子との間に電流経路が接続された第３出力トランジスタを更に含み、
前記第３出力トランジスタの素子サイズは、前記第１出力トランジスタの素子サイズより大きな値に設定され、
前記シリーズレギュレータは、前記コントローラにより制御可能な第５スイッチと第６スイッチとを更に具備して、
前記第５スイッチは、前記誤差増幅器の前記出力信号を前記第３出力トランジスタの制御入力に供給して
前記第６スイッチは、前記第３出力トランジスタの前記制御入力を前記接地電圧に接続して、
前記高消費電力動作モードでは、前記コントローラは前記第５スイッチと前記第６スイッチとをそれぞれオン状態とオフ状態とに制御して、
前記低消費電力動作モードでは、前記コントローラは前記第５スイッチと前記第６スイッチとをそれぞれオフ状態とオン状態とに制御する
ことを特徴とする半導体集積回路の動作方法。
【請求項１９】
請求項１７において、
前記シリーズレギュレータの前記入力端子に携帯機器のバッテリーの電圧が供給され、前記シリーズレギュレータの前記出力端子から生成される出力電圧は前記携帯機器の機能デバイスに供給される
ことを特徴とする半導体集積回路の動作方法。
【請求項２０】
請求項１９において、
前記機能デバイスは、少なくともベースバンドプロセッサとＲＦ半導体集積回路とを含み、
前記高消費電力動作モードにて前記シリーズレギュレータの前記出力端子から生成される前記出力電圧を使用して、前記ベースバンドプロセッサと前記ＲＦ半導体集積回路とは通信動作を実行可する
ことを特徴とする半導体集積回路の動作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリーズレギュレータを内蔵する半導体集積回路およびその動作方法に関し、特に動作モードのアイドルモードから通常動作モードへの切り換え時の電源リップルを軽減するのに有効な技術に関するものである。
【背景技術】
【０００２】
シリーズレギュレータは、負荷に直列に電圧制御素子が接続されることによって降圧動作だけを実行可能な連続電流の定電圧直流電源回路である。スイッチング制御電源(スイッチングレギュレータ)と比較して、シリーズレギュレータは電力損失が多くなるが、電源リプルやノイズが少なく、安定性が高く、回路面積も小さく、低価格である等、優位な点が多いため、種々の電子機器の安定化電源として使用される。
【０００３】
下記特許文献１には、携帯電話の無線通信システムに使用されるＲＦ半導体集積回路に内蔵可能なシリーズレギュレータが記載されている。このシリーズレギュレータは、無線通信システムの受信ブロックと送信ブロックの機能が動作している通常動作モードと、受信ブロックと送信ブロックの機能が停止しているアイドルモードとの２つの動作モードを有する。このシリーズレギュレータは、バンドギャップ回路と差動増幅器と駆動トランジスタと負荷抵抗と並列接続された２個の出力トランジスタと出力分圧回路とによって構成されている。バンドギャップ回路から生成される基準電圧は差動増幅器の非反転入力端子に供給され、差動増幅器の出力信号は駆動トランジスタの制御入力端子に供給され、駆動トランジスタの出力端子は負荷抵抗と並列接続された２個の出力トランジスタの制御入力端子に接続され、２個の出力トランジスタの出力端子は出力分圧回路に接続され、出力分圧回路の分圧電圧は差動増幅器の反転入力端子に接続される。
【０００４】
アイドルモードでは、シリーズレギュレータでは負荷抵抗のスイッチにより負荷抵抗が大きな値とされて消費電流が低減されて、２個の出力トランジスタのスイッチによって２個の出力トランジスタの一方の出力トランジスタのみが動作する。
【０００５】
通常動作モードでは、シリーズレギュレータでは負荷抵抗のスイッチにより負荷抵抗が小さな値とされて雑音が低減されて、２個の出力トランジスタのスイッチによって２個の出力トランジスタの両方の出力トランジスタが動作する。従って、通常動作モードのシリーズレギュレータの駆動能力が向上されて、安定した電源電圧の供給が可能となる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−１９００２１号  公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明者等は本発明に先立って、携帯電話の通信端末に搭載されるシリーズレギュレータを内蔵する半導体集積回路の開発に従事した。
【０００８】
図１６は、本発明に先立って本発明者等によって検討されたシリーズレギュレータを内蔵する半導体集積回路ＩＣの構成を示す図である。
【０００９】
図１６に示した半導体集積回路ＩＣに内蔵されたシリーズレギュレータは、上記特許文献１に記載されたシリーズレギュレータを基礎として本発明に先立って本発明者等によって検討されたものである。図１６のシリーズレギュレータは、バンドギャップ基準電圧発生回路１０と誤差増幅器１１と出力トランジスタ１２と出力分圧回路１３と動作電流設定部１４とコントローラ１５によって構成されている。
【００１０】
バンドギャップ基準電圧発生回路１０から生成された略１．２ボルトの安定なバンドギャップ基準電圧Ｖrefは、誤差増幅器１１を構成する差動増幅器の非反転入力端子＋に供給される。
【００１１】
誤差増幅器１１には電源電圧Ｖddと接地電位ＧＮＤとが供給され、誤差増幅器１１の動作電流は動作電流設定部１４により決定される。動作電流設定部１４は第１定電流源Ｉ１と第２定電流源Ｉ２と第３スイッチＳＷ３によって構成され、第２定電流源Ｉ２と第３スイッチＳＷ３との直列経路は第１定電流源Ｉ１と並列接続される。
【００１２】
出力トランジスタ１２は２個のＮチャンネルＭＯＳトランジスタＭ１、Ｍ２によって構成され、アイドルモードで使用される第１出力ＭＯＳトランジスタＭ１の素子サイズ(＝ゲート幅Ｗ／ゲート長Ｌ)は通常動作モードで使用される第２出力ＭＯＳトランジスタＭ２の素子サイズ(＝ゲート幅Ｗ／ゲート長Ｌ)より小さな値に設定されている。第１と第２の出力ＭＯＳトランジスタＭ１、Ｍ２のドレインには携帯電話の通信端末のバッテリーからの非安定化電源電圧Ｖinが供給され、第１と第２の出力ＭＯＳトランジスタＭ１、Ｍ２のソースからシリーズレギュレータの安定化出力電圧Ｖoutが生成される。第１と第２の出力ＭＯＳトランジスタＭ１、Ｍ２のソースと接地電圧ＧＮＤとの間には、リップル低減容量Ｃと出力分圧回路１３が並列接続されている。
【００１３】
出力分圧回路１３の２個の抵抗Ｒ１、Ｒ２は出力トランジスタ１２の第１と第２の出力ＭＯＳトランジスタＭ１、Ｍ２のソースと接地電圧ＧＮＤとの間に直列接続され、２個の抵抗Ｒ１、Ｒ２の接続ノードに生成されるフィードバック電圧Ｖfbは誤差増幅器１１を構成する差動増幅器の反転入力端子−に供給される。
【００１４】
誤差増幅器１１を構成する差動増幅器の出力端子は第１出力ＭＯＳトランジスタＭ１のゲートに直接接続される一方、この出力端子は第１スイッチＳＷ１を介して第２出力ＭＯＳトランジスタＭ２のゲートに接続され、第２出力ＭＯＳトランジスタＭ２のゲートは第２スイッチＳＷ２を介して接地電圧ＧＮＤに接続されている。
【００１５】
コントローラ１５はモード選択信号ＭＳＳに応答して、第１スイッチＳＷ１と第２スイッチＳＷ２と第３スイッチＳＷ３のオン状態とオフ状態とを制御するためのスイッチ制御信号を生成する。
【００１６】
通常動作モードを示すモード選択信号ＭＳＳに応答してコントローラ１５は、第１スイッチＳＷ１をオン状態に制御して、第２スイッチＳＷ２をオフ状態に制御して、第３スイッチＳＷ３をオン状態に制御する。従って、通常動作モードでは、出力トランジスタ１２の２個のＮチャンネルＭＯＳトランジスタＭ１、Ｍ２は並列動作して、動作電流設定部１４の動作電流は第１定電流源Ｉ１と第２定電流源Ｉ２との２つの電流の合計であるので、シリーズレギュレータの駆動能力が向上されて、安定した電源電圧の供給が可能となる。
【００１７】
アイドルモードを示すモード選択信号ＭＳＳに応答してコントローラ１５は、第１スイッチＳＷ１をオフ状態に制御して、第２スイッチＳＷ２をオン状態に制御して、第３スイッチＳＷ３をオフ状態に制御する。従って、アイドルモードでは、出力トランジスタ１２の１個のＮチャンネルＭＯＳトランジスタＭ１のみの単独動作となり、動作電流設定部１４の動作電流は第１定電流源Ｉ１のみの電流となるので、シリーズレギュレータの消費電力の削減が可能となる。
【００１８】
通常動作モードでもアイドルモードでも、図１６に示した半導体集積回路ＩＣに内蔵されたシリーズレギュレータでは、下記の関係が成立する。
【００１９】
Ｒ２・Ｖout／(Ｒ１＋Ｒ２)＝Ｖfb＝Ｖref      …(１式)
【００２０】
上記の関係から、シリーズレギュレータの安定化出力電圧Ｖoutは、次のようになる。
【００２１】
Ｖout＝(１＋Ｒ１／Ｒ２)・Ｖref              …(２式)
【００２２】
図１７は、図１６に示した本発明に先立って本発明者等によって検討された半導体集積回路ＩＣの動作を説明する図である。
【００２３】
最初に、図１７には、モード選択信号ＭＳＳが通常動作モードＮｏｒｍとアイドルモードＳｔｂと通常動作モードＮｏｒｍとに順次切り換えられることが示されている。
【００２４】
次に、図１７には、第１スイッチＳＷ１がオン状態ＯＮとオフ状態ＯＦＦとオン状態ＯＮに順次切り換えられ、第２スイッチＳＷ１がオフ状態ＯＦＦとオン状態ＯＮとオフ状態ＯＦＦとに順次切り換えられ、第３スイッチＳＷ３がオン状態ＯＮとオフ状態ＯＦＦとオン状態ＯＮに順次切り換えられることが示されている。
【００２５】
最後に、図１７には、出力トランジスタ１２のゲート・ソース間電圧Ｖgsとシリーズレギュレータの安定化出力電圧Ｖoutとが示されている。
【００２６】
図１７に示したように、通常動作モードＮｏｒｍからアイドルモードＳｔｂへの切り換え時にはゲート・ソース間電圧Ｖgsが増大する一方、アイドルモードＳｔｂから通常動作モードＮｏｒｍへの切り換え時にはゲート・ソース間電圧Ｖgsが減少する。従って、図１７に示したように、通常動作モードＮｏｒｍからアイドルモードＳｔｂへの切り換え時に出力電圧Ｖoutが減少して、アイドルモードＳｔｂから通常動作モードＮｏｒｍへの切り換え時にも出力電圧Ｖoutが減少する。尚、図１７において、第１スイッチＳＷ１のオン状態ＯＮと第２スイッチＳＷ２のオン状態ＯＮの間の切り換え時間ｔ０は、第１スイッチＳＷ１と第２スイッチＳＷ２との同時オンによるラッシュ電流が誤差増幅器１１を構成する差動増幅器の出力端子と接地電位ＧＮＤとの間に流れるのを防止するものである。
【００２７】
本発明に先立って本発明者等が図１７に示した出力トランジスタ１２のゲート・ソース間電圧Ｖgsの変動の原因を検討したところ、下記のようなメカニズムが明らかとされた。
【００２８】
通常動作モードＮｏｒｍからアイドルモードＳｔｂへの切り換えの以前には、出力分圧回路１３の電流は出力トランジスタ１２の並列動作の２個のＮチャンネルＭＯＳトランジスタＭ１、Ｍ２に流れていた。それに対して、通常動作モードＮｏｒｍからアイドルモードＳｔｂへの切り換えの以降には、出力分圧回路１３の電流は出力トランジスタ１２の単独動作の１個のＮチャンネルＭＯＳトランジスタＭ１のみに流れるものとなる。その結果、通常動作モードＮｏｒｍからアイドルモードＳｔｂへの切り換え時にはゲート・ソース間電圧Ｖgsが増大して、出力電圧Ｖoutが減少する。
【００２９】
アイドルモードＳｔｂから通常動作モードＮｏｒｍへの切り換えの以前には、出力トランジスタ１２では１個のＮチャンネルＭＯＳトランジスタＭ１のみの単独動作であった。それに対して、アイドルモードＳｔｂから通常動作モードＮｏｒｍへの切り換えの以降には、出力トランジスタ１２では２個のＮチャンネルＭＯＳトランジスタＭ１、Ｍ２の並列動作となる。この単独動作から並列動作への切り換えに際して、誤差増幅器１１を構成する差動増幅器の出力端子は、出力トランジスタ１２の２個のＮチャンネルＭＯＳトランジスタＭ１、Ｍ２の大きなゲート容量を充電することになる。しかし、この充電には相当な経過時間が必要であるので、この経過時間の間には出力トランジスタ１２のゲート・ソース間電圧Ｖgsが増大して、出力電圧Ｖoutが減少する。
【００３０】
このようにして、図１７に示したように、図１６に示した半導体集積回路ＩＣに内蔵されたシリーズレギュレータの動作が通常動作モードＮｏｒｍとアイドルモードＳｔｂと通常動作モードＮｏｒｍとに順次切り換えられる際にシリーズレギュレータの出力電圧Ｖoutが変動すると言う電源リップルが発生することが、本発明に先立った本発明者等による検討により明らかとされた。
【００３１】
特に、アイドルモードＳｔｂから通常動作モードＮｏｒｍへの切り換え時の出力電圧Ｖoutが低下すると言う電源リップルは、携帯電話の通信端末に搭載されるベースバンドプロセッサやＲＦ半導体集積回路等の通信デバイスが待受け状態から通話状態の送信動作と受信動作へ移行するための移行時間の遅延等の原因となるものである。
【００３２】
更に、通常動作モードＮｏｒｍからアイドルモードＳｔｂへの切り換え時の出力電圧Ｖoutが低下すると言う電源リップルは、携帯電話の通信端末に搭載されるベースバンドプロセッサやＲＦ半導体集積回路等の通信デバイスが誤動作や不安定な動作となる可能性を生じる原因となるものである。
【００３３】
本発明は、以上のような本発明に先立った本発明者等による検討の結果、なされたものである。
【００３４】
従って、本発明の目的とするところは、動作モードのアイドルモードから通常動作モードへの切り換え時の電源リップルを軽減することにある。
【００３５】
また、本発明の他の目的とするところは、動作モードの通常動作モードからアイドルモードの切り換え時の電源リップルを軽減することにある。
【００３６】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００３７】
本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。
【００３８】
すなわち、本発明の代表的な実施の形態は、シリーズレギュレータを内蔵する半導体集積回路である。
【００３９】
前記シリーズレギュレータは、基準電圧発生回路(１０)と、誤差増幅器(１１)と、出力トランジスタ(１２)と、出力分圧回路(１３)と、動作電流設定部(１４)と、コントローラ(１５)とを具備する。
【００４０】
前記出力トランジスタは、前記シリーズレギュレータの入力端子(Ｖin)と出力端子(Ｖout)との間に電流経路が並列接続された第１出力トランジスタ(Ｍ１)と第２出力トランジスタ(Ｍ２)とを含む。
【００４１】
前記第１出力トランジスタの素子サイズは、前記第２出力トランジスタの素子サイズより小さな値に設定される。
【００４２】
低消費電力動作モードでは、前記コントローラは前記誤差増幅器の動作電流値を小さな値(Ｉ１)に制御して、前記コントローラは前記第１出力トランジスタと前記第２出力トランジスタとをそれぞれ活性状態と非活性状態とに制御する。
【００４３】
高消費電力動作モードでは、前記コントローラは前記誤差増幅器の前記動作電流値を大きな値(Ｉ１＋Ｉ２)に制御して、前記コントローラは前記第１出力トランジスタと前記第２出力トランジスタとの両者を活性状態に制御する。
【００４４】
前記モード選択信号のモード指示の前記低消費電力動作モードから前記高消費電力動作モードへの変化に応答して、前記コントローラは前記変化の後の所定期間(ｔ２)において瞬時的に前記誤差増幅器の前記動作電流値を前記大きな値よりも更に大きな値(Ｉ１＋Ｉ２＋Ｉ３)に制御可能とされたことを特徴とするものである(図１参照)。
【発明の効果】
【００４５】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００４６】
すなわち、本発明によれば、動作モードのアイドルモードから通常動作モードへの切り換え時の電源リップルを軽減することができる。
【図面の簡単な説明】
【００４７】
【図１】図１は、本発明の実施の形態１によるシリーズレギュレータを内蔵する半導体集積回路ＩＣの構成を示す図である。
【図２】図２は、図１に示した本発明の実施の形態１によるシリーズレギュレータを内蔵する半導体集積回路ＩＣのコントローラ１５によって制御される第１スイッチＳＷ１と第２スイッチＳＷ２と第３スイッチＳＷ３と第４スイッチＳＷ４のオン・オフ動作を説明する波形図である。
【図３】図３は、図１に示した本発明の実施の形態１によるシリーズレギュレータを内蔵する半導体集積回路ＩＣのコントローラ１５の内部構成を示す図である。
【図４】図４は、図３に示した本発明の実施の形態１によるシリーズレギュレータを内蔵する半導体集積回路ＩＣのコントローラ１５の各部の波形を示す図である。
【図５】図５は、図１に示した本発明の実施の形態１によるシリーズレギュレータを内蔵する半導体集積回路ＩＣのバンドギャップ基準電圧発生回路１０の構成を示す図である。
【図６】図６は、図１に示した本発明の実施の形態１によるシリーズレギュレータを内蔵する半導体集積回路ＩＣの誤差増幅器１１の構成と動作電流設定部１４の構成とを示す図である。
【図７】図７は、図１に示した本発明の実施の形態１によるシリーズレギュレータを内蔵する半導体集積回路ＩＣが通常動作モードＮｏｒｍからアイドルモードＳｔｂに変化する際の第３スイッチＳＷ３がオン状態で維持される経過時間ｔ１の期間とシリーズレギュレータの出力電圧Ｖoutの電圧リップルrippleとの関係を示す図である。
【図８】図８は、図７のａ点とｂ点とｃ点とｄ点でのシリーズレギュレータの出力電圧Ｖoutの電圧変動を示す図である。
【図９】図９は、図１に示した本発明の実施の形態１によるシリーズレギュレータを内蔵する半導体集積回路ＩＣがアイドルモードＳｔｂから通常動作モードＮｏｒｍに変化する際の第４スイッチＳＷ４がオン状態で維持される経過時間ｔ２の期間とシリーズレギュレータの出力電圧Ｖoutの電圧リップルrippleとの関係を示す図である。
【図１０】図１０は、図９のｅ点とｆ点とｇ点とｈ点でのシリーズレギュレータの出力電圧Ｖoutの電圧変動を示す図である。
【図１１】図１１は、本発明の実施の形態２による他のシリーズレギュレータを内蔵する半導体集積回路ＩＣの構成を示す図である。
【図１２】図１２は、図１１に示した本発明の実施の形態２によるシリーズレギュレータを内蔵する半導体集積回路ＩＣのコントローラ１５により制御される第１スイッチＳＷ１と第２スイッチＳＷ２と第３スイッチＳＷ３´と第４スイッチＳＷ４´と第５スイッチＳＷ５と第６スイッチＳＷ６とのオン・オフ動作を説明する波形図である。
【図１３】図１３は、図１１に示した本発明の実施の形態２によるシリーズレギュレータを内蔵する半導体集積回路ＩＣの他のコントローラ１５の内部構成を示す図である。
【図１４】図１４は、図１３に示した本発明の実施の形態２によるシリーズレギュレータを内蔵する半導体集積回路ＩＣの他のコントローラ１５の各部の波形を示す図である。
【図１５】図１５は、図１に示した本発明の実施の形態１または図１１に示した本発明の実施の形態２によるシリーズレギュレータを内蔵する半導体集積回路ＩＣを搭載した本発明の実施の形態３による携帯電話の通信端末１０００の構成を示す図である。
【図１６】図１６は、本発明に先立って本発明者等によって検討されたシリーズレギュレータを内蔵する半導体集積回路ＩＣの構成を示す図である。
【図１７】図１７は、図１６に示した本発明に先立って本発明者等によって検討された半導体集積回路ＩＣの動作を説明する図である。
【発明を実施するための形態】
【００４８】
１．実施の形態の概要
まず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号は、それが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００４９】
〔１〕本発明の代表的な実施の形態は、シリーズレギュレータを内蔵する半導体集積回路(ＩＣ)である。
【００５０】
前記シリーズレギュレータは、基準電圧発生回路(１０)と、誤差増幅器(１１)と、出力トランジスタ(１２)と、出力分圧回路(１３)と、動作電流設定部(１４)と、コントローラ(１５)とを具備する。
【００５１】
前記出力トランジスタは、前記シリーズレギュレータの入力端子(Ｖin)と出力端子(Ｖout)との間に電流経路が並列接続された第１出力トランジスタ(Ｍ１)と第２出力トランジスタ(Ｍ２)とを含む。
【００５２】
前記第１出力トランジスタの素子サイズは、前記第２出力トランジスタの素子サイズより小さな値に設定される。
【００５３】
前記基準電圧発生回路から生成される基準電圧(Ｖref)は前記誤差増幅器の一方の入力端子(＋)に供給可能とされ、前記誤差増幅器の出力信号は前記第１出力トランジスタの制御入力と前記第２出力トランジスタの制御入力とに供給可能とされる。
【００５４】
前記シリーズレギュレータの前記出力端子と接地電圧(ＧＮＤ)との間には前記出力分圧回路が接続可能とされ、前記出力分圧回路から生成されるフィードバック電圧(Ｖfb)は前記誤差増幅器の他方の入力端子(−)に供給可能とされる。
【００５５】
前記コントローラには、低消費電力動作モード(Ｓｔｂ)と高消費電力動作モード(Ｎｏｒｍ)とを指示するモード選択信号(ＭＳＳ)が供給可能とされる。
【００５６】
前記動作電流設定部は、前記コントローラからの制御に応答して前記誤差増幅器の動作電流値を制御可能とされる。
【００５７】
前記低消費電力動作モードを指示する前記モード選択信号に応答して、前記低消費電力動作モードでは、前記コントローラは前記動作電流設定部を制御して前記誤差増幅器の前記動作電流値を小さな値(Ｉ１)に制御可能とされ、前記コントローラは前記第１出力トランジスタと前記第２出力トランジスタとをそれぞれ活性状態と非活性状態とに制御可能とされる。
【００５８】
前記高消費電力動作モードを指示する前記モード選択信号に応答して、前記高消費電力動作モードでは、前記コントローラは前記動作電流設定部を制御して前記誤差増幅器の前記動作電流値を前記小さな値よりも大きい大きな値(Ｉ１＋Ｉ２)に制御可能とされ、前記コントローラは前記第１出力トランジスタと前記第２出力トランジスタとの両者を活性状態に制御可能とされる。
【００５９】
前記モード選択信号のモード指示の前記低消費電力動作モードから前記高消費電力動作モードへの変化に応答して、前記コントローラは前記変化の後の所定期間(ｔ２)において瞬時的に前記誤差増幅器の前記動作電流値を前記大きな値よりも更に大きな値(Ｉ１＋Ｉ２＋Ｉ３)に制御可能とされたことを特徴とするものである(図１参照)。
【００６０】
前記実施の形態によれば、動作モードのアイドルモードから通常動作モードへの切り換え時の電源リップルを軽減することができる。
【００６１】
好適な実施の形態では、前記モード選択信号の前記モード指示の前記高消費電力動作モードから前記低消費電力動作モードへの他の変化に応答して、前記コントローラは前記他の変化の後の他の所定期間(ｔ１)において、瞬時的に前記誤差増幅器の前記動作電流値を前記大きな値(Ｉ１＋Ｉ２)に制御可能とされたことを特徴とするものである(図１参照)。
【００６２】
前記好適な実施の形態によれば、動作モードの通常動作モードからアイドルモードの切り換え時での電源リップルを軽減することができる。
【００６３】
他の好適な実施の形態では、前記シリーズレギュレータは、前記コントローラにより制御可能な第１スイッチ(ＳＷ１)と第２スイッチ(ＳＷ２)とを更に具備する。
【００６４】
前記第１スイッチは、前記誤差増幅器の前記出力信号を前記第２出力トランジスタの前記制御入力に供給可能とされる。
【００６５】
前記第２スイッチは、前記第２出力トランジスタの前記制御入力を前記接地電圧に接続可能とされる。
【００６６】
前記高消費電力動作モードでは、前記コントローラは前記第１スイッチと前記第２スイッチとをそれぞれオン状態とオフ状態とに制御可能とされる。
【００６７】
前記低消費電力動作モードでは、前記コントローラは前記第１スイッチと前記第２スイッチとをそれぞれオフ状態とオン状態とに制御可能とされることを特徴とするものである(図１参照)。
【００６８】
更に他の好適な実施の形態では、前記動作電流設定部(１４)は第１定電流源(Ｉ１)と第２定電流源(Ｉ２)と第３定電流源(Ｉ３)と第３スイッチ(ＳＷ３)と第４スイッチ(ＳＷ４)とを含む。
【００６９】
前記第２定電流源と前記第３スイッチとの直列経路と前記第３定電流源と前記第４スイッチとの直列経路とは、前記第１定電流源と並列接続される(図１参照)。
【００７０】
前記高消費電力動作モードでは、前記コントローラは前記第３スイッチと前記第４スイッチとをそれぞれオン状態とオフ状態とに制御して、前記第１定電流源と前記第２定電流源とによって前記誤差増幅器の前記動作電流値の前記大きな値を設定可能とされる。
【００７１】
前記低消費電力動作モードでは、前記コントローラは前記第３スイッチと前記第４スイッチの両者をオフ状態に制御して、前記第１定電流源により前記誤差増幅器の前記動作電流値の前記小さな値を設定可能とされる。
【００７２】
前記コントローラは前記変化の後の前記所定期間(ｔ２)において、前記コントローラは前記第３スイッチと前記第４スイッチとの両者を瞬時的にオン状態に制御して、瞬時的に前記誤差増幅器の前記動作電流値を前記更に大きな値に制御可能とされたことを特徴とするものである(図２参照)。
【００７３】
より好適な実施の形態では、前記基準電圧発生回路はバンドギャップ基準電圧発生回路であり、前記バンドギャップ基準電圧発生回路から生成される前記基準電圧は略１．２ボルトの電圧であることを特徴とするものである(図１参照)。
【００７４】
他のより好適な実施の形態では、前記動作電流設定部は、前記コントローラからの前記制御に応答して、前記誤差増幅器の差動対トランジスタ(Ｑ３、Ｑ４)の前記動作電流値を制御可能とされたことを特徴とするものである(図３参照)。
【００７５】
更に他のより好適な実施の形態では、前記コントローラからの前記制御による前記第１スイッチ(ＳＷ１)と前記第２スイッチ(ＳＷ２)との同時オフ状態(ｔ０)を経由して、前記コントローラは前記シリーズレギュレータの動作モードを前記低消費電力動作モードと前記高消費電力動作モードとの間で遷移することを特徴とするものである(図２参照)。
【００７６】
別のより好適な実施の形態では、前記出力トランジスタは、前記シリーズレギュレータの前記入力端子と前記出力端子との間に電流経路が接続された第３出力トランジスタ(Ｍ３)を更に含む。
【００７７】
前記第３出力トランジスタの素子サイズは、前記第１出力トランジスタの素子サイズより大きな値に設定される。
【００７８】
前記シリーズレギュレータは、前記コントローラにより制御可能な第５スイッチ(ＳＷ５)と第６スイッチ(ＳＷ６)とを更に具備する。
【００７９】
前記第５スイッチは、前記誤差増幅器の前記出力信号を前記第３出力トランジスタの制御入力に供給可能とされる。
【００８０】
前記第６スイッチは、前記第３出力トランジスタの前記制御入力を前記接地電圧に接続可能とされる(図１１参照)。
【００８１】
前記高消費電力動作モードでは、前記コントローラは前記第５スイッチと前記第６スイッチとをそれぞれオン状態とオフ状態とに制御可能とされる。
【００８２】
前記低消費電力動作モードでは、前記コントローラは前記第５スイッチと前記第６スイッチとをそれぞれオフ状態とオン状態とに制御可能とされることを特徴とするものである(図１２参照)。
【００８３】
具体的な実施の形態では、前記シリーズレギュレータの前記入力端子に携帯機器(１０００)のバッテリーの電圧が供給可能とされて、前記シリーズレギュレータの前記出力端子から生成される出力電圧は前記携帯機器の機能デバイス(１０３、１０５)に供給可能とされたことを特徴とするものである(図１５参照)。
【００８４】
最も具体的な実施の形態では、前記機能デバイスは、少なくともベースバンドプロセッサ(１０３)とＲＦ半導体集積回路(１０５)とを含む。
【００８５】
前記高消費電力動作モードにて前記シリーズレギュレータの前記出力端子から生成される前記出力電圧を使用して、前記ベースバンドプロセッサと前記ＲＦ半導体集積回路とは通信動作を実行可能とされることを特徴とするものである(図１５参照)。
【００８６】
〔２〕本発明の別の観点の代表的な実施の形態は、シリーズレギュレータを内蔵する半導体集積回路(ＩＣ)の動作方法である。
【００８７】
前記シリーズレギュレータは、基準電圧発生回路(１０)と、誤差増幅器(１１)と、出力トランジスタ(１２)と、出力分圧回路(１３)と、動作電流設定部(１４)と、コントローラ(１５)とを具備する。
【００８８】
前記出力トランジスタは、前記シリーズレギュレータの入力端子(Ｖin)と出力端子(Ｖout)との間に電流経路が並列接続された第１出力トランジスタ(Ｍ１)と第２出力トランジスタ(Ｍ２)とを含む。
【００８９】
前記第１出力トランジスタの素子サイズは、前記第２出力トランジスタの素子サイズより小さな値に設定される。
【００９０】
前記基準電圧発生回路から生成される基準電圧(Ｖref)は前記誤差増幅器の一方の入力端子(＋)に供給可能とされ、前記誤差増幅器の出力信号は前記第１出力トランジスタの制御入力と前記第２出力トランジスタの制御入力とに供給される。
【００９１】
前記シリーズレギュレータの前記出力端子と接地電圧(ＧＮＤ)との間には前記出力分圧回路が接続され、前記出力分圧回路から生成されるフィードバック電圧(Ｖfb)は前記誤差増幅器の他方の入力端子(−)に供給される。
【００９２】
前記コントローラには、低消費電力動作モード(Ｓｔｂ)と高消費電力動作モード(Ｎｏｒｍ)とを指示するモード選択信号(ＭＳＳ)が供給される。
【００９３】
前記動作電流設定部は、前記コントローラからの制御に応答して前記誤差増幅器の動作電流値を制御する。
【００９４】
前記低消費電力動作モードを指示する前記モード選択信号に応答して、前記低消費電力動作モードでは、前記コントローラは前記動作電流設定部を制御して前記誤差増幅器の前記動作電流値を小さな値(Ｉ１)に制御して、前記コントローラは前記第１出力トランジスタと前記第２出力トランジスタとをそれぞれ活性状態と非活性状態とに制御する。
【００９５】
前記高消費電力動作モードを指示する前記モード選択信号に応答して、前記高消費電力動作モードでは、前記コントローラは前記動作電流設定部を制御して前記誤差増幅器の前記動作電流値を前記小さな値よりも大きい大きな値(Ｉ１＋Ｉ２)に制御可能とされ、前記コントローラは前記第１出力トランジスタと前記第２出力トランジスタとの両者を活性状態に制御する。
【００９６】
前記モード選択信号のモード指示の前記低消費電力動作モードから前記高消費電力動作モードへの変化に応答して、前記コントローラは前記変化の後の所定期間(ｔ２)において瞬時的に前記誤差増幅器の前記動作電流値を前記大きな値よりも更に大きな値(Ｉ１＋Ｉ２＋Ｉ３)に制御することを特徴とするものである(図１参照)。
【００９７】
前記実施の形態によれば、動作モードのアイドルモードから通常動作モードへの切り換え時の電源リップルを軽減することができる。
【００９８】
２．実施の形態の詳細
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
【００９９】
［実施の形態１］
《シリーズレギュレータを内蔵する半導体集積回路》
図１は、本発明の実施の形態１によるシリーズレギュレータを内蔵する半導体集積回路ＩＣの構成を示す図である。
【０１００】
図１の本発明の実施の形態１によるシリーズレギュレータを内蔵する半導体集積回路ＩＣは、バンドギャップ基準電圧発生回路１０と誤差増幅器１１と出力トランジスタ１２と出力分圧回路１３と動作電流設定部１４とコントローラ１５によって構成されている。
【０１０１】
《バンドギャップ基準電圧発生回路》
バンドギャップ基準電圧発生回路１０から生成された略１．２ボルトのバンドギャップ基準電圧Ｖrefは、誤差増幅器１１を構成する差動増幅器の非反転入力端子＋に供給される。
【０１０２】
図５は、図１に示した本発明の実施の形態１によるシリーズレギュレータを内蔵する半導体集積回路ＩＣのバンドギャップ基準電圧発生回路１０の構成を示す図である。
【０１０３】
図５に示すように、バンドギャップ基準電圧発生回路１０は、２個のＮＰＮバイポーラトランジスタＱ１、Ｑ２と、３個の抵抗Ｒ１１、Ｒ１２、Ｒ１３と差動増幅器１１０とを含んでいる。トランジスタＱ２の素子サイズ(＝エミッタ面積)は、トランジスタＱ１の素子サイズ(＝エミッタ面積)の例えば１０倍に設定される。従って、トランジスタＱ１のベース・エミッタ間電圧ＶBEQ1よりもトランジスタＱ２のベース・エミッタ間電圧ＶBEQ2が小さな電圧となるので、その差電圧ΔＶBE(＝ＶBEQ1−ＶBEQ2)は抵抗Ｒ１２の両端に印加される。差電圧ΔＶBEの電圧値と抵抗Ｒ１２の抵抗値とでトランジスタＱ２のコレクタ電流が設定されるので、抵抗Ｒ１３の電圧降下ＶR13は、下記のように決定される。
【０１０４】
ＶR13＝Ｒ１３・ΔＶBE／Ｒ１２            …(３式)
【０１０５】
一方、差動増幅器１１０の負帰還動作により差動増幅器１１０の非反転入力端子＋の電圧と反転入力端子−の電圧とは等しく設定されるので、トランジスタＱ１のコレクタ・ベース電圧とトランジスタＱ２のコレクタ電圧とは等しく設定される。従って、差動増幅器１１０の出力端子から生成されるバンドギャップ基準電圧発生回路１０のバンドギャップ基準電圧Ｖrefは、下記のように決定される。
【０１０６】
Ｖref＝ＶBEQ1＋Ｒ１３・ΔＶBE／Ｒ１２    …(４式)
【０１０７】
上記(４式)では、右辺の第１項は負の温度依存性を有するのに対して、右辺の第２項は正の温度依存性を有するものである。２個の抵抗Ｒ１３、Ｒ１２の抵抗比を適切に設定することで、右辺の第１項の負の温度依存性と右辺の第２項の正の温度依存性とは互いにキャンセルされることが可能となる。この条件においては、バンドギャップ基準電圧Ｖrefは、シリコンのバンドギャップ電圧の略１．２ボルトとなるものである。
【０１０８】
《誤差増幅器と動作電流設定部》
図１に示すように、誤差増幅器１１には電源電圧Ｖddと接地電位ＧＮＤとが供給され、誤差増幅器１１の動作電流は動作電流設定部１４により決定される。動作電流設定部１４は第１定電流源Ｉ１と第２定電流源Ｉ２と第３定電流源Ｉ３と第３スイッチＳＷ３と第４スイッチＳＷ４によって構成され、第２定電流源Ｉ２と第３スイッチＳＷ３との直列経路と第３定電流源Ｉ３と第４スイッチＳＷ４との直列経路とは第１定電流源Ｉ１と並列接続される。
【０１０９】
図６は、図１に示した本発明の実施の形態１によるシリーズレギュレータを内蔵する半導体集積回路ＩＣの誤差増幅器１１の構成と動作電流設定部１４の構成とを示す図である。
【０１１０】
図６に示すように、誤差増幅器１１としての差動増幅器は、４個のＮＰＮバイポーラトランジスタＱ３、Ｑ４、Ｑ５、Ｑ６と、４個のＰチャンネルＭＯＳトランジスタＭｐ１、Ｍｐ２、Ｍｐ３、Ｍｐ４とによって構成されている。
【０１１１】
２個のＮＰＮバイポーラトランジスタＱ３、Ｑ４のエミッタは差動接続され、トランジスタＱ３のベースは誤差増幅器１１の非反転入力端子＋として機能して、トランジスタＱ４のベースは誤差増幅器１１の反転入力端子−として機能する。
【０１１２】
２個のＰチャンネルＭＯＳトランジスタＭｐ１、Ｍｐ２は第１カレントミラーとして機能するものであり、ＭＯＳトランジスタＭｐ１は第１カレントミラーの入力トランジスタとして機能して、ＭＯＳトランジスタＭｐ２は第１カレントミラーの出力トランジスタとして機能する。
【０１１３】
２個のＰチャンネルＭＯＳトランジスタＭｐ３、Ｍｐ４は第２カレントミラーとして機能するものであり、ＭＯＳトランジスタＭｐ３は第２カレントミラーの入力トランジスタとして機能して、ＭＯＳトランジスタＭｐ４は第２カレントミラーの出力トランジスタとして機能する。
【０１１４】
２個のＮＰＮバイポーラトランジスタＱ５、Ｑ６は第３カレントミラーとして機能するものであり、トランジスタＱ５は第３カレントミラーの入力トランジスタとして機能して、トランジスタＱ６は第３カレントミラーの出力トランジスタとして機能する。
【０１１５】
差動接続された２個のＮＰＮバイポーラトランジスタＱ３、Ｑ４のトランジスタＱ３のコレクタ電流が第１カレントミラーの入力ＭＯＳトランジスタＭｐ１に流入することに応答して、第１カレントミラーの出力ＭＯＳトランジスタＭｐ２から流出する出力電流により誤差増幅器１１の出力電圧Ｖｏが電源電圧Vddの方向に上昇する。
【０１１６】
差動接続された２個のＮＰＮバイポーラトランジスタＱ３、Ｑ４のトランジスタＱ４のコレクタ電流が第２カレントミラーの入力ＭＯＳトランジスタＭｐ３に流入することに応答して、第２カレントミラーの出力ＭＯＳトランジスタＭｐ４から出力電流が流出する。第２カレントミラーの出力電流の第３カレントミラーの入力トランジスタＱ５への流入に応答して、第３カレントミラーの出力トランジスタＱ６に流入する出力電流により誤差増幅器１１の出力電圧Ｖｏが接地電圧ＧＮＤの方向に低下する。
【０１１７】
従って、誤差増幅器１１の非反転入力端子＋の電圧が反転入力端子−の電圧よりも高く、差動接続された２個のＮＰＮバイポーラトランジスタＱ３、Ｑ４のトランジスタＱ３の導通度がトランジスタＱ４の導通度よりも大きい場合には、誤差増幅器１１の出力電圧Ｖｏが電源電圧Vddの方向に上昇する。
【０１１８】
逆に、誤差増幅器１１の非反転入力端子＋の電圧が反転入力端子−の電圧より低く、差動接続された２個のＮＰＮバイポーラトランジスタＱ３、Ｑ４のトランジスタＱ３の導通度がトランジスタＱ４の導通度よりも小さい場合には、誤差増幅器１１の出力電圧Ｖｏが接地電圧ＧＮＤの方向に低下する。
【０１１９】
図６に示すように、動作電流設定部１４は、誤差増幅器１１の差動接続の２個のＮＰＮバイポーラトランジスタＱ３、Ｑ４のエミッタと接地電圧ＧＮＤとの間に接続されている。この動作電流設定部１４は、第１定電流源Ｉ１と、第２定電流源Ｉ２と、第３定電流源Ｉ３と、第３スイッチＳＷ３として機能するＮチャンネルＭＯＳトランジスタＭｎ３と、第４スイッチＳＷ４として機能するＮチャンネルＭＯＳトランジスタＭｎ４によって構成されている。第２定電流源Ｉ２と第３スイッチＳＷ３として機能するＮチャンネルＭＯＳトランジスタＭｎ３との直列経路と第３定電流源Ｉ３と第４スイッチＳＷ４として機能するＮチャンネルＭＯＳトランジスタＭｎ４との直列経路とは、第１定電流源Ｉ１と並列接続される。
【０１２０】
≪出力トランジスタと出力分圧回路≫
図１に示すように、出力トランジスタ１２は２個のＮチャンネルＭＯＳトランジスタＭ１、Ｍ２によって構成されて、アイドルモードにて使用される第１出力ＭＯＳトランジスタＭ１の素子サイズ(＝ゲート幅Ｗ／ゲート長Ｌ)は通常動作モードで使用される第２出力ＭＯＳトランジスタＭ２の素子サイズ(＝ゲート幅Ｗ／ゲート長Ｌ)より小さな値に設定されている。第１と第２の出力ＭＯＳトランジスタＭ１、Ｍ２のドレインには携帯電話の通信端末のバッテリーからの非安定化電源電圧Ｖinが供給されて、第１と第２の出力ＭＯＳトランジスタＭ１、Ｍ２のソースからシリーズレギュレータの安定化出力電圧Ｖoutが生成される。第１と第２の出力ＭＯＳトランジスタＭ１、Ｍ２のソースと接地電圧ＧＮＤの間には、リップル低減容量Ｃと出力分圧回路１３が並列接続されている。
【０１２１】
出力分圧回路１３の２個の抵抗Ｒ１、Ｒ２は出力トランジスタ１２の第１と第２の出力ＭＯＳトランジスタＭ１、Ｍ２のソースと接地電圧ＧＮＤとの間に直列接続され、２個の抵抗Ｒ１、Ｒ２の接続ノードに生成されるフィードバック電圧Ｖfbは誤差増幅器１１を構成する差動増幅器の反転入力端子−に供給される。
【０１２２】
誤差増幅器１１を構成する差動増幅器の出力端子は第１出力ＭＯＳトランジスタＭ１のゲートに直接接続される一方、この出力端子は第１スイッチＳＷ１を介して第２出力ＭＯＳトランジスタＭ２のゲートに接続され、第２出力ＭＯＳトランジスタＭ２のゲートは第２スイッチＳＷ２を介して接地電圧ＧＮＤに接続されている。
【０１２３】
≪コントローラ≫
コントローラ１５はモード選択信号ＭＳＳに応答して、第１スイッチＳＷ１と第２スイッチＳＷ２と第３スイッチＳＷ３と第４スイッチＳＷ４のオン状態とオフ状態を制御するためのスイッチ制御信号を生成する。
【０１２４】
図２は、図１に示した本発明の実施の形態１によるシリーズレギュレータを内蔵する半導体集積回路ＩＣのコントローラ１５によって制御される第１スイッチＳＷ１と第２スイッチＳＷ２と第３スイッチＳＷ３と第４スイッチＳＷ４のオン・オフ動作を説明する波形図である。
【０１２５】
図２に示したように、通常動作モードＮｏｒｍを示すモード選択信号ＭＳＳに応答してコントローラ１５は、第１スイッチＳＷ１をオン状態に、第２スイッチＳＷ２をオフ状態に、第３スイッチＳＷ３をオン状態に、第４スイッチＳＷ４をオフ状態にそれぞれ制御する。従って、通常動作モードＮｏｒｍでは、出力トランジスタ１２の２個のＮチャンネルＭＯＳトランジスタＭ１、Ｍ２は並列動作して、動作電流設定部１４の動作電流は第１定電流源Ｉ１と第２定電流源Ｉ２との２つの電流の合計であるので、シリーズレギュレータの駆動能力が向上されて、安定した電源電圧の供給が可能となる。
【０１２６】
モード選択信号ＭＳＳが通常動作モードＮｏｒｍからアイドルモードＳｔｂに変化すると、コントローラ１５は第１スイッチＳＷ１をオフ状態に、第２スイッチＳＷ２をオン状態に、４スイッチＳＷ４をオフ状態にそれぞれ制御する。その結果、アイドルモードＳｔｂでは、出力トランジスタ１２の１個のＮチャンネルＭＯＳトランジスタＭ１のみの単独動作となって、シリーズレギュレータの消費電力の削減が可能となる。またモード選択信号ＭＳＳが通常動作モードＮｏｒｍからアイドルモードＳｔｂに変化しても、所定の経過時間ｔ１の期間では、第３スイッチＳＷ３はオン状態で維持されている。従って、経過時間ｔ１の期間では、動作電流設定部１４の動作電流は第１定電流源Ｉ１と第２定電流源Ｉ２との２つの電流の合計である。
【０１２７】
その結果、図１に示した本発明の実施の形態１によるシリーズレギュレータのオープン・ループ特性が、通常動作モードＮｏｒｍの高利得で高周波数帯域に維持されているので、経過時間ｔ１の期間において出力トランジスタ１２のゲート・ソース間電圧Ｖgsの増大による出力電圧Ｖoutの減少を軽減できて、経過時間ｔ１の切り換え時の電源リップルを軽減することができる。
【０１２８】
経過時間ｔ１の経過後には第３スイッチＳＷ３はオン状態からオフ状態に切り換えられ、動作電流設定部１４の動作電流は第１定電流源Ｉ１のみの電流となるので、シリーズレギュレータの消費電力の削減が可能となる。
【０１２９】
モード選択信号ＭＳＳがアイドルモードＳｔｂから通常動作モードＮｏｒｍに変化すると、コントローラ１５は、第１スイッチＳＷ１をオン状態に、第２スイッチＳＷ２をオフ状態に、第３スイッチＳＷ３をオン状態にそれぞれ制御する。従って、通常動作モードＮｏｒｍでは、出力トランジスタ１２の２個のＮチャンネルＭＯＳトランジスタＭ１、Ｍ２は並列動作して、シリーズレギュレータの駆動能力が向上され、安定した電源電圧の供給が可能となる。またモード選択信号ＭＳＳがアイドルモードＳｔｂから通常動作モードＮｏｒｍに変化しても、所定の経過時間ｔ２の期間では第４スイッチＳＷ4はオン状態に制御される。その結果、経過時間ｔ２の期間では、動作電流設定部１４の動作電流は第１定電流源Ｉ１と第２定電流源Ｉ２と第３定電流源Ｉ３との３つの電流の合計である。
【０１３０】
その結果、図１に示した本発明の実施の形態１によるシリーズレギュレータでは、アイドルモードＳｔｂから通常動作モードＮｏｒｍへの切り換え後の経過時間ｔ２の期間では、そのオープン・ループ特性が通常動作モードＮｏｒｍよりも更に高利得で更に高周波数帯域に維持されている。従って、経過時間ｔ２の期間において出力トランジスタ１２の２個のＮチャンネルＭＯＳトランジスタＭ１、Ｍ２の大きなゲート容量を充電する場合でも、出力トランジスタ１２のゲート・ソース間電圧Ｖgsの増大による出力電圧Ｖoutの減少を軽減でき、経過時間ｔ２の切り換え時の電源リップルを軽減することができる。
【０１３１】
≪コントローラの内部構成≫
図３は、図１に示した本発明の実施の形態１によるシリーズレギュレータを内蔵する半導体集積回路ＩＣのコントローラ１５の内部構成を示す図である。
【０１３２】
図３に示したように、モード選択信号ＭＳＳに応答して第１スイッチＳＷ１を制御する第１スイッチ制御信号ＳＷ１を生成するために、８個のＣＭＯＳインバータＩＮ１１、ＩＮ２１０、ＩＮ２１１、ＩＮ３１０、ＩＮ３１１、ＩＮ３１２、ＩＮ３１３、ＩＮ４１と、１個のＣＭＯＳＮＡＮＤ回路ＮＡＮＤ１と、抵抗Ｒ１と、容量Ｃ１とが使用される。
【０１３３】
またモード選択信号ＭＳＳに応答して第２スイッチＳＷ２を制御する第２スイッチ制御信号ＳＷ２を生成するために、７個のＣＭＯＳインバータＩＮ１１、ＩＮ２１、ＩＮ３２０、ＩＮ３２１、ＩＮ３２２、ＩＮ３２３、ＩＮ４２と、１個のＣＭＯＳＮＡＮＤ回路ＮＡＮＤ２と、抵抗Ｒ２と、容量Ｃ２とが使用される。
【０１３４】
更にモード選択信号ＭＳＳに応答して第３スイッチＳＷ３を制御する第３スイッチ制御信号ＳＷ３を生成するために、５個のＣＭＯＳインバータＩＮ１１、ＩＮ２３、ＩＮ３３０、ＩＮ３３１、ＩＮ３３２と、１個のＣＭＯＳＮＡＮＤ回路ＮＡＮＤ３と、ＰチャンネルＭＯＳトランジスタＱ３と容量Ｃ３と定電流源とが使用される。
【０１３５】
またモード選択信号ＭＳＳに応答して第４スイッチＳＷ４を制御する第４スイッチ制御信号ＳＷ４を生成するために、８個のＣＭＯＳインバータＩＮ１１、ＩＮ２４０、ＩＮ２４１、ＩＮ３４０、ＩＮ３４１、ＩＮ３４２、ＩＮ３４３、ＩＮ４４と、１個のＣＭＯＳＮＡＮＤ回路ＮＡＮＤ４と、ＰチャンネルＭＯＳトランジスタＱ４と容量Ｃ４と定電流源とが使用される。
【０１３６】
≪コントローラの各部の波形≫
図４は、図３に示した本発明の実施の形態１によるシリーズレギュレータを内蔵する半導体集積回路ＩＣのコントローラ１５の各部の波形を示す図である。
【０１３７】
図４には、最初にモード選択信号ＭＳＳが、通常動作モードＮｏｒｍに対応するハイレベルからアイドルモードＳｔｂに対応するローレベルに変化して、更に通常動作モードＮｏｒｍに対応するハイレベルに変化する様子が示されている。
【０１３８】
その次に、第１スイッチ制御信号ＳＷ１を生成するためのＮＡＮＤ回路ＮＡＮＤ１の一方の入力端子Ｎ１と他方の入力端子Ｎ２とが、それぞれハイレベルからローレベルに変化して更にハイレベルに変化する様子が示され、また第１スイッチ制御信号ＳＷ１がハイレベルからローレベルに変化して更にハイレベルに変化する様子が示されている。
【０１３９】
その次に、第２スイッチ制御信号ＳＷ２を生成するためのＮＡＮＤ回路ＮＡＮＤ２の一方の入力端子Ｎ３と他方の入力端子Ｎ４とが、それぞれローレベルからハイレベルに変化して更にローレベルに変化する様子が示され、また第２スイッチ制御信号ＳＷ２がローレベルからハイレベルに変化して更にローレベルに変化する様子が示されている。
【０１４０】
第１スイッチ制御信号ＳＷ１のハイレベルと第２スイッチ制御信号ＳＷ２のハイレベルとの間の切り換え時間ｔ０は第２スイッチ制御信号ＳＷ２の生成回路の抵抗Ｒ２と容量Ｃ２との時定数で設定され、第２スイッチ制御信号ＳＷ２のハイレベルと第１スイッチ制御信号ＳＷ１のハイレベルとの間の切り換え時間ｔ０は第１スイッチ制御信号ＳＷ１の生成回路の抵抗Ｒ１と容量Ｃ１との時定数で設定される。
【０１４１】
その次に、第３スイッチ制御信号ＳＷ３を生成するためのＮＡＮＤ回路ＮＡＮＤ３の一方の入力端子Ｎ５がローレベルからハイレベルに変化して更にローレベルに変化する様子が示され、ＣＭＯＳインバータＩＮ３３２の入力端子Ｎ６１がハイレベルからローレベルに変化して更にハイレベルに変化する様子が示される。また更にＮＡＮＤ回路ＮＡＮＤ３の他方の入力端子Ｎ６２がローレベルからハイレベルに変化して更にローレベルに変化する様子が示され、また第３スイッチ制御信号ＳＷ３がローレベルからハイレベルに変化して更にローレベルに変化する様子が示されている。
【０１４２】
モード選択信号ＭＳＳが通常動作モードＮｏｒｍに対応するハイレベルからアイドルモードＳｔｂに対応するローレベルに変化した後も第３スイッチＳＷ３がオン状態で維持される所定の経過時間ｔ１の期間は、ＣＭＯＳインバータＩＮ３３２の入力端子Ｎ６１に接続された容量Ｃ３と定電流源の放電電流とによる入力端子Ｎ６１の電圧低下速度で設定される。
【０１４３】
その次に、第４スイッチ制御信号ＳＷ４を生成するためのＮＡＮＤ回路ＮＡＮＤ４の一方の入力端子Ｎ７がハイレベルからローレベルに変化して更にハイレベルに変化する様子が示され、ＣＭＯＳインバータＩＮ３４２の入力端子Ｎ８１がローレベルからハイレベルに変化して更にローレベルに変化する様子が示される。また更にＮＡＮＤ回路ＮＡＮＤ４の他方の入力端子Ｎ８２がローレベルからハイレベルに変化して更にローレベルに変化する様子が示され、また第４スイッチ制御信号ＳＷ４がローレベルからハイレベルに変化して更にローレベルに変化する様子が示されている。
【０１４４】
モード選択信号ＭＳＳがアイドルモードＳｔｂに対応するローレベルから通常動作モードＮｏｒｍに対応するハイレベルに変化した後も第４スイッチＳＷ４がオン状態で維持される所定の経過時間ｔ２の期間は、ＣＭＯＳインバータＩＮ３４２の入力端子Ｎ８１に接続された容量Ｃ４と定電流源の放電電流とによる入力端子Ｎ８１の電圧低下速度で設定される。
【０１４５】
《電源リップルの軽減》
図７は、図１に示した本発明の実施の形態１によるシリーズレギュレータを内蔵する半導体集積回路ＩＣが通常動作モードＮｏｒｍからアイドルモードＳｔｂに変化する際の第３スイッチＳＷ３がオン状態で維持される経過時間ｔ１の期間とシリーズレギュレータの出力電圧Ｖoutの電圧リップルrippleとの関係を示す図である。
【０１４６】
図７で、経過時間ｔ１＝０のａ点では、出力電圧Ｖoutの電圧リップルrippleは最大の４２ｍＶである。経過時間ｔ１の増加に従って電圧リップルrippleは減少して、経過時間ｔ１＝３μｓｅｃのｂ点で電圧リップルrippleは最小値の２８ｍＶとなる。更に経過時間ｔ１が増加すると電圧リップルrippleは増加して、ｃ点で２番目のピークとなり、また更に経過時間ｔ１が増加すると電圧リップルrippleは減少する。
【０１４７】
図８は、図７のａ点とｂ点とｃ点とｄ点でのシリーズレギュレータの出力電圧Ｖoutの電圧変動を示す図である。
【０１４８】
図８に示すように、電圧リップルrippleが最小値の２８ｍＶとなる経過時間ｔ１＝３μｓｅｃの図７のｂ点に対応する図８のｂ点において、シリーズレギュレータの出力電圧Ｖoutの電圧変動も最小となる。
【０１４９】
図９は、図１に示した本発明の実施の形態１によるシリーズレギュレータを内蔵する半導体集積回路ＩＣがアイドルモードＳｔｂから通常動作モードＮｏｒｍに変化する際の第４スイッチＳＷ４がオン状態で維持される経過時間ｔ２の期間とシリーズレギュレータの出力電圧Ｖoutの電圧リップルrippleとの関係を示す図である。
【０１５０】
図９で、経過時間ｔ２＝０のｅ点では、出力電圧Ｖoutの電圧リップルrippleは最大の４２ｍＶである。経過時間ｔ２の増加に従って電圧リップルrippleは減少して、経過時間ｔ１＝３．２μｓｅｃのｆ点で電圧リップルrippleは最小値の２４ｍＶとなる。更に経過時間ｔ２が増加すると電圧リップルrippleは増加して、ｇ点で２番目のピークとなり、更に経過時間ｔ２が増加するとｈ点のように電圧リップルrippleは一定値に維持される。
【０１５１】
図１０は、図９のｅ点とｆ点とｇ点とｈ点でのシリーズレギュレータの出力電圧Ｖoutの電圧変動を示す図である。
【０１５２】
図１０に示すように、電圧リップルrippleが最小値の２４ｍＶとなる経過時間ｔ１＝３．２μｓｅｃの図９のｆ点に対応する図１０のｆ点で、シリーズレギュレータの出力電圧Ｖoutの電圧変動も最小となる。
【０１５３】
［実施の形態２］
《他のシリーズレギュレータを内蔵する半導体集積回路》
図１１は、本発明の実施の形態２による他のシリーズレギュレータを内蔵する半導体集積回路ＩＣの構成を示す図である。
【０１５４】
図１１に示した本発明の実施の形態２による他のシリーズレギュレータを内蔵する半導体集積回路ＩＣが図１に示した本発明の実施の形態１によるシリーズレギュレータを内蔵する半導体集積回路ＩＣと相違するのは、下記の点である。
【０１５５】
すなわち、図１１に示した本発明の実施の形態２による他のシリーズレギュレータを内蔵する半導体集積回路ＩＣの動作電流設定部１４では、図１の第３スイッチＳＷ３と第４スイッチＳＷ４とは、図１１の第３スイッチＳＷ３´と第４スイッチＳＷ４´とに置換されている。
【０１５６】
更に、図１１に示した本発明の実施の形態２による他のシリーズレギュレータを内蔵する半導体集積回路ＩＣの出力トランジスタ１２では、図１の大きな素子サイズのトランジスタＭ２と同一素子サイズのＮチャンネルＭＯＳトランジスタＭ３のドレイン・ソース電流経路がトランジスタＭ１、Ｍ２のドレイン・ソース電流経路と並列接続されている。誤差増幅器１１を構成する差動増幅器の出力端子は第５スイッチＳＷ５を介して第３出力ＭＯＳトランジスタＭ３のゲートに接続され、第３出力ＭＯＳトランジスタＭ３のゲートは第６スイッチＳＷ６を介して接地電圧ＧＮＤに接続されている。
【０１５７】
コントローラ１５はモード選択信号ＭＳＳに応答して、第１スイッチＳＷ１と第２スイッチＳＷ２と第３スイッチＳＷ３´と第４スイッチＳＷ４´と第５スイッチＳＷ５と第６スイッチＳＷ６とのオン状態とオフ状態を制御するためのスイッチ制御信号を生成する。
【０１５８】
図１２は、図１１に示した本発明の実施の形態２によるシリーズレギュレータを内蔵する半導体集積回路ＩＣのコントローラ１５により制御される第１スイッチＳＷ１と第２スイッチＳＷ２と第３スイッチＳＷ３´と第４スイッチＳＷ４´と第５スイッチＳＷ５と第６スイッチＳＷ６とのオン・オフ動作を説明する波形図である。
【０１５９】
図１２に示した本発明の実施の形態２による波形図が図１に示した本発明の実施の形態１による波形図と特に相違するのは、下記の点である。
【０１６０】
すなわち、図１２に示した本発明の実施の形態２による波形図では、モード選択信号ＭＳＳが通常動作モードＮｏｒｍからアイドルモードＳｔｂに変化した後の所定の経過時間ｔ１の期間においては、第３スイッチＳＷ３´はオン状態で維持されている。従って、経過時間ｔ１の期間では、動作電流設定部１４の動作電流は第１定電流源Ｉ１と第２定電流源Ｉ２との２つの電流の合計とされて、第２出力ＭＯＳトランジスタＭ２の活性状態から非活性状態への切り換えに起因する出力トランジスタ１２のゲート・ソース間電圧Ｖgsの増大が軽減されるものである。
【０１６１】
更に、図１２に示した本発明の実施の形態２による波形図では、第５スイッチＳＷ５がオン状態からオフ状態に変化した後の所定の経過時間ｔ４の期間においては、再度、第３スイッチＳＷ３´はオン状態で維持されている。従って、経過時間ｔ４の期間では、動作電流設定部１４の動作電流は第１定電流源Ｉ１と第２定電流源Ｉ２との２つの電流の合計とされて、第３出力ＭＯＳトランジスタＭ３の活性状態から非活性状態への切り換えに起因する出力トランジスタ１２のゲート・ソース間電圧Ｖgsの増大が軽減されるものである。
【０１６２】
また更に図１２に示す本発明の実施の形態２による波形図では、モード選択信号ＭＳＳがアイドルモードＳｔｂから通常動作モードＮｏｒｍに変化した後の所定の経過時間ｔ２の期間では、第４スイッチＳＷ4´はオン状態に制御される。その結果、経過時間ｔ２の期間では、動作電流設定部１４の動作電流は第１定電流源Ｉ１と第２定電流源Ｉ２と第３定電流源Ｉ３との３つの電流の合計とされて、第２出力ＭＯＳトランジスタＭ２の非活性状態から活性状態への切り換えに起因する出力トランジスタ１２のゲート・ソース間電圧Ｖgsの増大が軽減されるものである。
【０１６３】
更に、図１２に示した本発明の実施の形態２による波形図では、第５スイッチＳＷ５がオフ状態からオン状態に変化した後の所定の経過時間ｔ６の期間においては、再度、第４スイッチＳＷ4´はオン状態で維持されている。従って、経過時間ｔ４の期間では、動作電流設定部１４の動作電流は第１定電流源Ｉ１と第２定電流源Ｉ２と第３定電流源Ｉ３との３つの電流とされて、第３出力ＭＯＳトランジスタＭ３の非活性状態から活性状態への切り換えに起因する出力トランジスタ１２のゲート・ソース間電圧Ｖgsの増大が軽減されるものである。
【０１６４】
≪他のコントローラの内部構成≫
図１３は、図１１に示した本発明の実施の形態２によるシリーズレギュレータを内蔵する半導体集積回路ＩＣの他のコントローラ１５の内部構成を示す図である。
【０１６５】
図１３に示す本発明の実施の形態２による他のコントローラ１５には、図３に示した本発明の実施の形態１によるコントローラ１５に含まれていなかった次の回路が追加されている。
【０１６６】
図１３に示すように、モード選択信号ＭＳＳに応答して第５スイッチＳＷ５を制御する第５スイッチ制御信号ＳＷ５を生成するために、９個のＣＭＯＳインバータＩＮ２５０、ＩＮ２５１、ＩＮ３５０、ＩＮ３５１、ＩＮ３５２、ＩＮ３５３、ＩＮ３５４、ＩＮ３５５、ＩＮ４５と、１個のＣＭＯＳＮＡＮＤ回路ＮＡＮＤ５と、抵抗Ｒ５と容量Ｃ５と、抵抗Ｒ６と容量Ｃ６とが使用される。
【０１６７】
またモード選択信号ＭＳＳに応答して第６スイッチＳＷ６を制御する第６スイッチ制御信号ＳＷ６を生成するために、６個のＣＭＯＳインバータＩＮ３６０、ＩＮ３６１、ＩＮ３６２、ＩＮ３６３、ＩＮ３６４、ＩＮ４６と、１個のＣＭＯＳＮＡＮＤ回路ＮＡＮＤ６と、抵抗Ｒ７と容量Ｃ７とが使用される。
【０１６８】
更に、モード選択信号ＭＳＳに応答して第３スイッチＳＷ３´を制御する第３スイッチ制御信号ＳＷ３´を生成するために、７個のＣＭＯＳインバータＩＮ３７０、ＩＮ３７１、ＩＮ３７２、ＩＮ３７３、ＩＮ３７４、ＩＮ３７５、ＩＮ７４と、１個のＣＭＯＳＮＡＮＤ回路ＮＡＮＤ７と、１個のＣＭＯＳＯＲ回路ＯＲ１と、ＰチャンネルＭＯＳトランジスタＱ８と容量Ｃ８と定電流源とが使用される。
【０１６９】
また、モード選択信号ＭＳＳに応答して第４スイッチＳＷ４´を制御する第４スイッチ制御信号ＳＷ４´を生成するために、７個のＣＭＯＳインバータＩＮ３８０、ＩＮ３８１、ＩＮ３８２、ＩＮ３８３、ＩＮ３８４、ＩＮ３８５、ＩＮ４８と、１個のＣＭＯＳＮＡＮＤ回路ＮＡＮＤ８と、１個のＣＭＯＳＯＲ回路ＯＲ２と、ＰチャンネルＭＯＳトランジスタＱ９と容量Ｃ９と定電流源とが使用される。
【０１７０】
≪他のコントローラの各部の波形≫
図１４は、図１３に示した本発明の実施の形態２によるシリーズレギュレータを内蔵する半導体集積回路ＩＣの他のコントローラ１５の各部の波形を示す図である。
【０１７１】
図１４には、最初にモード選択信号ＭＳＳが、通常動作モードＮｏｒｍに対応するハイレベルからアイドルモードＳｔｂに対応するローレベルに変化して、更に通常動作モードＮｏｒｍに対応するハイレベルに変化する様子が示されている。
【０１７２】
図１４の上部分に示された第１スイッチ制御信号ＳＷ１の波形変化と第２スイッチ制御信号ＳＷ２の波形変化とＣＭＯＳインバータＩＮ３３２の入力端子Ｎ６１の波形変化とＮＡＮＤ回路ＮＡＮＤ３の他方の入力端子Ｎ６２の波形変化と第３スイッチ制御信号ＳＷ３の波形変化とＣＭＯＳインバータＩＮ３４２の入力端子Ｎ８１の波形変化とＮＡＮＤ回路ＮＡＮＤ４の他方の入力端子Ｎ８２の波形変化と第４スイッチ制御信号ＳＷ４の波形変化とは、図１に示されたそれらと全く同一であるので、説明を省略する。
【０１７３】
次に、図１４の下部分に示された波形について、説明する。
【０１７４】
まず、抵抗Ｒ５と容量Ｃ５の接続ノードＮ９が、比較的低速でハイレベルからローレベルに変化して更にハイレベルに変化する。
【０１７５】
次にＣＭＯＳインバータＩＮ２５１の出力ノード１０が、ローレベルからハイレベルに変化して更にローレベルに変化する。
【０１７６】
更に、第５スイッチ制御信号ＳＷ５がハイレベルからローレベルに変化して更にハイレベルに変化して、第６スイッチ制御信号ＳＷ６がローレベルからハイレベルに変化して更にローレベルに変化する。
【０１７７】
また、ＣＭＯＳインバータＩＮ３７４の入力端子Ｎ１１がハイレベルからローレベルに変化して更にハイレベルに変化して、ＭＯＳインバータＩＮ３７４の出力端子Ｎ１２がローレベルからハイレベルに変化して更にローレベルに変化する。従って、ＣＭＯＳインバータＩＮ４７の出力端子Ｎ１３は、第５スイッチ制御信号ＳＷ５がハイレベルからローレベルに変化した後の所定の経過時間ｔ４の期間にハイレベルに設定され、その他の期間ではローレベルに維持される。
【０１７８】
更に、ＣＭＯＳインバータＩＮ３８４の入力端子Ｎ１４がローレベルからハイレベルに変化して更にローレベルに変化して、ＣＭＯＳインバータＩＮ３８４の出力端子Ｎ１５がハイレベルからローレベルに変化して更にハイレベルに変化する様子が示される。従って、ＣＭＯＳインバータＩＮ４８の出力端子Ｎ１６は、第５スイッチ制御信号ＳＷ５がローレベルからハイレベルに変化した後の所定の経過時間ｔ６の期間にハイレベルに設定され、その他の期間ではローレベルに維持される。
【０１７９】
ＣＭＯＳＯＲ回路ＯＲ１の一方の入力端子と他方の入力端子とにＮＡＮＤ回路３の出力信号ＳＷ３とＣＭＯＳインバータＩＮ４７の出力端子Ｎ１３の出力信号とがそれぞれ供給されることによって、ＣＭＯＳＯＲ回路ＯＲ１の出力端子から図１４の下から２番目に示すような波形を有する第３スイッチ制御信号ＳＷ３´が生成される。
【０１８０】
ＣＭＯＳＯＲ回路ＯＲ２の一方の入力端子と他方の入力端子とにインバータＩＮ４４の出力信号ＳＷ４とＣＭＯＳインバータＩＮ４８の出力端子Ｎ１６の出力信号とがそれぞれ供給されることによって、ＣＭＯＳＯＲ回路ＯＲ２の出力端子からは図１４の最後に示すような波形を有する第４スイッチ制御信号ＳＷ４´が生成される。
【０１８１】
［実施の形態３］
《携帯電話の通信端末の構成》
図１５は、図１に示した本発明の実施の形態１または図１１に示した本発明の実施の形態２によるシリーズレギュレータを内蔵する半導体集積回路ＩＣを搭載した本発明の実施の形態３による携帯電話の通信端末１０００の構成を示す図である。
【０１８２】
図１５に示すように携帯電話の通信端末１０００は、携帯電話のバッテリー１００と、アプリケーションプロセッサエンジン１０１と、パワーマネージメント集積回路１０２と、デジタルベースバンドプロセッサ１０３と、クロック発振器１０４と、ＲＦ半導体集積回路１０５とによって構成されている。特に、パワーマネージメント集積回路１０２は、図１に示した本発明の実施の形態１または図１１に示した本発明の実施の形態２によるシリーズレギュレータを内蔵する半導体集積回路ＩＣによって構成されている。
【０１８３】
従って、携帯電話の通信端末１０００のバッテリー１００からの非安定化電源電圧Ｖinがパワーマネージメント集積回路１０２に供給され、パワーマネージメント集積回路１０２に内蔵された本発明の実施の形態１または本発明の実施の形態２によるシリーズレギュレータにより生成される安定化出力電圧Ｖoutがデジタルベースバンドプロセッサ１０３とデジタルベースバンドプロセッサ１０３とに供給可能とされる。
【０１８４】
すなわち、パワーマネージメント集積回路１０２から生成される安定化出力電圧Ｖoutは、多重供給電源Multi Power Supplyを介してデジタルベースバンドプロセッサ１０３とデジタルベースバンドプロセッサ１０３とに供給可能とされる。
【０１８５】
通常動作モードＮｏｒｍとアイドルモードＳｔｂと通常動作モードＮｏｒｍとを指示するモード選択信号ＭＳＳは、シリアルインターフェースSerial I/Fを介してデジタルベースバンドプロセッサ１０３からパワーマネージメント集積回路１０２に供給される。デジタルベースバンドプロセッサ１０３は携帯電話の通信端末１０００が待受け状態か通話状態かを識別して、通常動作モードＮｏｒｍかアイドルモードＳｔｂかにモード選択信号ＭＳＳを設定する。
【０１８６】
更に通常動作モードＮｏｒｍとアイドルモードＳｔｂと通常動作モードＮｏｒｍとを指示する他のモード選択信号ＭＳＳは、モード変更リクエスト信号線Mode change Requestを介して、デジタルベースバンドプロセッサ１０３からパワーマネージメント集積回路１０２に供給されることも可能とされる。
【０１８７】
モード選択信号ＭＳＳが通常動作モードＮｏｒｍを指示している場合には、安定化出力電圧Ｖoutを生成するパワーマネージメント集積回路１０２のシリーズレギュレータは高い駆動能力に設定されるので、安定した電源供給が可能となる。
【０１８８】
モード選択信号ＭＳＳがアイドルモードＳｔｂを指示している場合には、パワーマネージメント集積回路１０２のシリーズレギュレータは低い駆動能力に設定されるので、消費電力を削減することが可能となる。
【０１８９】
また図１５に示した本発明の実施の形態３による携帯電話の通信端末１０００によれば、アイドルモードＳｔｂから通常動作モードＮｏｒｍへの切り換え時の電源リップルを低減することが可能となる。従って、携帯電話の通信端末１０００に搭載されるベースバンドプロセッサ１０３やＲＦ半導体集積回路１０５等の通信デバイスが待受け状態から通話状態の送信動作と受信動作へ移行するための移行時間の遅延を低減することが可能となるものである。更に、通常動作モードＮｏｒｍからアイドルモードＳｔｂへの切り換え時の電源リップルの低減が可能となる。従って、携帯電話の通信端末１０００に搭載されるベースバンドプロセッサ１０３やＲＦ半導体集積回路１０５等の通信デバイスが誤動作や不安定な動作となる可能性を低減することが可能となる。
【０１９０】
以上、本発明者によってなされた発明を種々の実施の形態に基づいて具体的に説明したが、本発明はそれらに限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることは言うまでもない。
【０１９１】
例えば、出力トランジスタ１２に含まれたトランジスタＭ１、Ｍ２はＮチャンネルＭＯＳトランジスタに限定されるものではなく、ＰチャンネルＭＯＳトランジスタや、ＮＰＮまたはＰＮＰのバイポーラトランジスタ等に置換されることが可能である。
【０１９２】
更に図１５に示す携帯電話の通信端末１０００で、本発明のシリーズレギュレータを内蔵する半導体集積回路ＩＣは、消費電力の大きな液晶表示デバイス(ＬＣＤ)を駆動するアプリケーションプロセッサエンジン１０１への電源電圧供給に利用することが可能となる。
【０１９３】
また更に、本発明のシリーズレギュレータを内蔵する半導体集積回路ＩＣは、バッテリー動作のモバイル型パーソナルコンピュータ等の電子機器で消費電力の大きな中央処理ユニットス(ＣＰＵ)に電源電圧を供給する際に利用することが可能となる。
【符号の説明】
【０１９４】
ＩＣ…半導体集積回路
１０…バンドギャップ基準電圧発生回路
１１…誤差増幅器
１２…出力トランジスタ
１３…出力分圧回路
１４…動作電流設定部
１５…コントローラ
Ｉ１…第１定電流源
Ｉ２…第２定電流源
Ｉ３…第３定電流源
ＳＷ１…第１スイッチ
ＳＷ２…第２スイッチ
ＳＷ３…第３スイッチ
ＳＷ４…第４スイッチ
【図１】
2012243193.tif 000003
【図２】
2012243193.tif 000004
【図３】
2012243193.tif 000005
【図４】
2012243193.tif 000006
【図５】
2012243193.tif 000007
【図６】
2012243193.tif 000008
【図７】
2012243193.tif 000009
【図８】
2012243193.tif 000010
【図９】
2012243193.tif 000011
【図１０】
2012243193.tif 000012
【図１１】
2012243193.tif 000013
【図１２】
2012243193.tif 000014
【図１３】
2012243193.tif 000015
【図１４】
2012243193.tif 000016
【図１５】
2012243193.tif 000017
【図１６】
2012243193.tif 000018
【図１７】
2012243193.tif 000019