(57)【要約】【課題】動作電圧範囲、入力安定度、ＰＳＲＲ、出力温度係数すべてが満足される電圧レギュレータ回路を提供する。【解決手段】安定した高精度の電圧を出力する電圧レギュレータの回路であって、１段目のＬＤＯ回路と２段目のＬＤＯ回路を備え、前記１段目のＬＤＯ回路の出力を電源として、前記２段目のＬＤＯ回路を動作させ定電圧を発生させ、前記１段目のＬＤＯ回路はディプレッションＭＯＳ使用回路であり、前記２段目のＬＤＯ回路はＡＭＰ型ＢＧＲ回路であることを特徴とする電圧レギュレータ回路。【選択図】図５
2012043085.tif 000002
【特許請求の範囲】
【請求項１】
安定した高精度の電圧を出力する電圧レギュレータの回路であって、
１段目のＬＤＯ回路と２段目のＬＤＯ回路を備え、
前記１段目のＬＤＯ回路の出力を電源として、前記２段目のＬＤＯ回路を動作させ定電圧を発生させることを特徴とする電圧レギュレータ回路。
【請求項２】
前記１段目のＬＤＯ回路はディプレッションＭＯＳ使用回路であり、前記２段目のＬＤＯ回路はＡＭＰ型ＢＧＲ回路であることを特徴とする請求項１記載の電圧レギュレータ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、安定した高精度の電圧を得る電圧レギュレータの回路に関するものである。
【背景技術】
【０００２】
従来からＬＤＯ（Ｌｏｗ  ＤｒｏｐＯｕｔ：低損失）に使用するリファレンス電圧発生回路には、一般的なＢＧＲ（Ｂａｎｄ  Ｇａｐ  Ｒｅｆｅｒｅｎｃｅ）回路、ＡＭＰ型ＢＧＲ回路、ＡＭＰ型ＢＧＲ回路（カスケード型）、ディプレッションＭＯＳ使用回路等がある。
【０００３】
上記各回路の長所、短所を表１に示す。表１は、各回路の長所、短所を動作電圧範囲、入力安定度、ＰＳＲＲ（Ｐｏｗｅｒ  Ｓｕｐｐｌｙ  Ｒｅｊｅｃｔｉｏｎ  Ｒａｔｉｏ：電源除去比）、出力温度係数、その他の項目で示したものである。
【０００４】
【表１】
2012043085.tif 000003
【０００５】
次に、表１と各回路図を用いて、上記回路の特性を説明する。
【０００６】
一般的なＢＧＲ回路を図１に示す。一般的なＢＧＲ回路はバンドギャップ部とＶＲＥＦ出力部からなり、基本的なＢＧＲ回路の機能であるため入力安定度に優れ、また温度保障が可能であるため出力温度係数に優れ、更にＭＯＳのＶＴＨ（電圧閾値）バラツキによる出力電圧のバラツキが小さい。一方、バンドギャップ部はＰＭＯＳ、ＮＭＯＳやダイオードの縦積み構成であるために動作電圧範囲が狭く低電圧動作が厳しい、またＶＲＥＦ（リファレンス電圧）出力部ではＰＭＯＳで出力電圧を制御しているためＶＤＤの揺れの影響を受けやすくＰＳＲＲが小さい。
【０００７】
ＡＭＰ型ＢＧＲ回路を図２に示す。ＡＭＰ型ＢＧＲ回路は、バンドギャップ部とアンプ部とＶＲＥＦ出力部からなり、バンドギャップ部のＰＭＯＳ、ＮＭＯＳやダイオードの縦積み構成であるために動作電圧範囲が広く、一般的なＢＧＲ回路の特性により入力安定度に優れ、また温度補償が可能であるため出力温度係数に優れ（出力温度係数が小さく）、更にＭＯＳのＶＴＨバラツキによる出力電圧のバラツキが小さい。一方、ＶＲＥＦ出力部ではＰＭＯＳで出力電圧を決めるためＶＤＤの揺れの影響を受けやすくＰＳＲＲが小さい。
【０００８】
ＡＭＰ型ＢＧＲ回路（カスケード型）を図３に示す。ＡＭＰ型ＢＧＲ回路（カスケード型）は、バンドギャップ部とアンプ部とＶＲＥＦ出力部からなり、基本的なＢＧＲ回路の機能であるため入力安定度に優れ、温度補償が可能であるため出力温度係数に優れて、ＭＯＳのＶＴＨバラツキによる出力電圧のバラツキが小さい。またＶＲＥＦ出力部ではカスケード化によってＶＤＤの揺れの影響は小さくなる。一方、バンドギャップ部においてＰＭＯＳ２段とダイオードの縦積み構成であるために動作電圧範囲が狭く低電圧動作がやや厳しい。
【０００９】
ディプレッションＭＯＳ使用回路を図４に示す。ディプレッションＭＯＳ使用回路は、ＰＭＯＳ（Ｄｔｙｐｅ）とＮＭＯＳの縦積み構成であるために動作電圧範囲が広く低電圧動作が可能で、エンハンストＭＯＳのＶＴＨで出力電圧を制御しているためＶＤＤの揺れの影響を受けにくいため入力安定度、ＰＳＲＲに優れている。一方、温度によるＮＭＯＳ
ＶＴＨの変動により出力電圧の温度依存係数が大きい。またＭＯＳ  ＶＴＨのプロセスバラツキ（製造工程におけるバラツキ）を直接受けるため、トリミングを必要とする。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００３−７８３７号公報
【特許文献２】特開２００４−８６７５０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
ＬＤＯ回路内で使用するリファレンス電圧を発生させる種々の回路が使用されているが、ＬＤＯ回路における重要な要素としては、動作電圧範囲、入力安定度、ＰＳＲＲ、出力温度係数が挙げられる。これらの要素を向上するためには、回路の特性が重要となる。しかし、従来技術におけるリファレンス電圧発生回路では長所／短所があり、動作電圧範囲、入力安定度、出力温度係数の各要素を維持しながらＰＳＲＲを向上することは困難であった。
【００１２】
以上の問題に鑑みて本発明は、動作電圧範囲、入力安定度、ＰＳＲＲ、出力温度係数すべてが満足される電圧レギュレータ回路を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の請求項１に係る発明は、安定した高精度の電圧を出力する電圧レギュレータの回路であって、
１段目のＬＤＯ回路と２段目のＬＤＯ回路を備え、
前記１段目のＬＤＯ回路の出力を電源として、前記２段目のＬＤＯ回路を動作させ定電圧を発生させることを特徴とする電圧レギュレータ回路である。
【００１４】
本発明の請求項２に係る発明は、前記１段目のＬＤＯ回路はディプレッションＭＯＳ使用回路であり、前記２段目のＬＤＯ回路はＡＭＰ型ＢＧＲ回路であることを特徴とする請求項１記載の電圧レギュレータ回路である。
【発明の効果】
【００１５】
本発明の電圧レギュレータによれば、動作電圧が広範囲の電圧に対して動作することが出来、上記広範囲の動作電圧においても従来と同等の入力安定度を確保することが出来、また従来と同等の出力温度係数を維持することが出来、更にＭＯＳのプロセスバラツキによるトリミングを必要とせず、ＰＳＲＲを引き上げることが出来る。
【図面の簡単な説明】
【００１６】
【図１】一般的なＢＧＲ回路を示す図。
【図２】ＡＭＰ型ＢＧＲ回路を示す図。
【図３】ＡＭＰ型ＢＧＲ回路（カスケード型）を示す図。
【図４】ディプレッションＭＯＳ使用回路を示す図。
【図５】本発明に係る電圧レギュレータ回路の一例を示す図。
【発明を実施するための形態】
【００１７】
以下、図面を用いて本発明を実施するための形態を説明する。
【００１８】
図５は本発明に係る電圧レギュレータ回路の一例を示す図である。本発明に係る電圧レギュレータ回路はＶＤＤとＶＳＳからなる外部電源で動作する１段目ＬＤＯ回路１０１と、１段目ＬＤＯ回路出力を電源として動作する２段目ＬＤＯ回路１０２で構成される。
【００１９】
１段目ＬＤＯ回路１０１は、リファレンス電圧出力回路としてディプレッションＭＯＳ
を使用する。１段目ＬＤＯ回路１０１に使用するディプレッションＭＯＳ使用回路は、ＰＭＯＳ（Ｄｔｙｐｅ）とＮＭＯＳ（Ｅｔｙｐｅ）の縦積み構成のため動作電圧範囲が広い。また、ＰＭＯＳから供給される電流とＮＭＯＳのＶｔｈで出力電圧ＯＵＴ１を制御しており、ＰＭＯＳの電流はＶＤＤの揺れの影響が小さいため、出力電圧ＯＵＴ１もＶＤＤの揺れの影響が小さい。
【００２０】
しかしながら上記１段目ＬＤＯ回路１０１には、以下の短所がある。
（ａ）温度によるＮＭＯＳ  Ｖｔｈの変動の影響を受けるため、出力電圧の温度係数が大きい。
（ｂ）ＭＯＳ  Ｖｔｈのプロセスバラツキの影響が大きいため、トリミングが必要になる。このため、ＬＤＯ  ＯＵＴ１の特性についてもＯＵＴ１と同様の長所／短所を持つ。
【００２１】
２段目ＬＤＯ回路１０２はリファレンス電圧出力回路（ＡＭＰ型ＢＧＲ回路）を使用する。２段目ＬＤＯ回路１０２に使用するリファレンス電圧出力回路（ＡＭＰ型ＢＧＲ回路）は、ＰＭＯＳとダイオードの縦積み構成のため動作電圧範囲は広い。
【００２２】
上記ＬＤＯ  ＯＵＴ１は上記１段目ＬＤＯ回路１０１の短所（ａ）、（ｂ）によるバラツキを持つ。しかし２段目リファレンス電圧出力回路１０２の動作電圧範囲以上ではないため、問題はない。
【００２３】
一方、２段目リファレンス電圧出力回路１０２はＰＭＯＳで出力電圧を制御しているためＶＤＤの揺れの影響が大きい。
【００２４】
しかしながら、ＶＤＤの揺れは１段目のＬＤＯ回路１０１で８０ｄＢ程度となっているため、２段目リファレンス電圧出力回路１０２のＯＵＴ２では１００ｄＢと更に安定するため、ＶＤＤの揺れの影響は小さくなり欠点は解消される。
【００２５】
１段目のＬＤＯ回路１０１はＶＤＤとＶＳＳより、ある程度安定したＬＤＯ  ＯＵＴ１を発生させる。２段目ＬＤＯ回路１０２はＬＤＯ  ＯＵＴ１を電源電圧として高精度に安定したＬＤＯ  ＯＵＴ２を発生させる。１段目のＬＤＯ回路１０１のリファレンス電圧発生回路は電源電圧（ＶＤＤ）よりリファレンス電圧（ＯＵＴ  １）を発生させる。アンプ１はリファレンス電圧（ＯＵＴ  １）を増幅してＬＤＯ  ＯＵＴ１を出力する。更に、２段目のＬＤＯ回路１０２のリファレンス電圧発生回路は電源電圧（ＬＤＯ  ＯＵＴ１）よりリファレンス電圧（ＯＵＴ  ２）を発生させる。アンプ２はリファレンス電圧（ＯＵＴ
２）を増幅してＬＤＯ  ＯＵＴを出力する。
【００２６】
この結果、上記（ａ）の出力電圧の温度係数が大きい、（ｂ）のトリミングが必要になるといった短所が補われトリミング不要で動作電圧範囲、入力安定度、出力温度係数の要素を維持しつつＰＳＲＲを向上することが出来る。
【００２７】
表２は、上記本発明による電圧レギュレータ回路と従来の電圧レギュレータ回路の特性を比較した表を示す。
【００２８】
【表２】
2012043085.tif 000004
【００２９】
表２に示すように、１段目ＬＤＯ回路（ディプレッションＭＯＳ使用回路）による出力温度係数とトリミングが必要であるといった短所が、２段目ＬＤＯ回路（ＡＭＰ型ＢＧＲ回路）によって補われ、動作電圧範囲、入力安定度、出力温度係数の要素を維持しつつＰＳＲＲを向上することが出来る。これとは別にディプレッションＭＯＳ使用回路と一般的なＢＧＲ回路の組み合わせが考えられるが、汎用品のＬＤＯ回路では、出力電圧１．０Ｖ
〜の特性が求められており、ＶＤＤは出力電圧＋０．２Ｖが一般的な設定のため、ＶＤＤ＝１．２Ｖが最小のＶＤＤとなる。本発明の電圧レギュレータ回路を適用した場合は１段目ＬＤＯ回路の出力は１．０〜１．２Ｖ程度といった低電圧に対応することが出来、一般的なＢＧＲ回路では、動作電圧が１．０〜１．２Ｖ程度では、動作が厳しくなる。このような理由からディプレッションＭＯＳ使用回路と一般的なＢＧＲ回路の組み合わせは低電圧動作が難しい。
【００３０】
本発明による電圧レギュレータ回路によれば、一般的に用いられている電圧レギュレータの動作電圧範囲である１．２Ｖ〜５．５Ｖに対して１．０Ｖ〜６．０Ｖ程度といった広範囲の電圧に対して動作することが出来、広範囲の動作電圧において従来と同等の入力安定度を確保することが出来、また従来と同等の出力温度係数を維持することが出来、更にＭＯＳのプロセスバラツキによるトリミングを必要とせず、従来６０〜８０ｄＢ程度であったＰＳＲＲを１００ｄＢ程度まで引き上げることが出来る。
【符号の説明】
【００３１】
１０１・・・１段目ＬＤＯ回路（ディプレッションＭＯＳ使用回路）
１０２・・・２段目ＬＤＯ回路（ＡＭＰ型ＢＧＲ回路）
【図１】
2012043085.tif 000005
【図２】
2012043085.tif 000006
【図３】
2012043085.tif 000007
【図４】
2012043085.tif 000008
【図５】
2012043085.tif 000009