(57)【要約】【課題】安価で高性能の半導体発光素子、ウェーハ及び半導体発光素子の製造方法を提供する。【解決手段】実施形態によれば、第１半導体層と、活性層と、第２半導体層と、を備えた半導体発光素子が提供される。第１半導体層は、窒化物半導体を含み第１導電形である。活性層は、第１半導体層の上面の少なくとも一部を覆う第１部分と、第１半導体層の側面の少なくとも一部を覆う第２部分と、を有する。第２半導体層は、第１部分の上面の少なくとも一部を覆う第３部分と、第２部分の側面の少なくとも一部を覆う第４部分と、を有し、窒化物半導体を含み第２導電形である。第１部分の、第１半導体層の上面から活性層の上面に向かう積層方向に沿う厚さは、第２部分の、第１半導体層の側面から第２部分の側面に向かう第１方向に沿う厚さよりも厚い。第３部分の積層方向に沿う厚さは、第４部分の第１方向に沿う厚さよりも厚い。【選択図】図１
2012238835.tif 000002
【特許請求の範囲】
【請求項１】
窒化物半導体を含み第１導電形の第１半導体層と、
前記第１半導体層の上面の少なくとも一部を覆う第１部分と、前記第１半導体層の側面の少なくとも一部を覆う第２部分と、を有する活性層と、
前記第１部分の上面の少なくとも一部を覆う第３部分と、前記第２部分の側面の少なくとも一部を覆う第４部分と、を有し、窒化物半導体を含み前記第１導電形とは異なる第２導電形の第２半導体層と、
を備え、
前記第１部分の、前記第１半導体層の前記上面から前記活性層の前記上面に向かう積層方向に沿う厚さは、前記第２部分の、前記第１半導体層の前記側面から前記第２部分の前記側面に向かう第１方向に沿う厚さよりも厚く、
前記第３部分の前記積層方向に沿う厚さは、前記第４部分の前記第１方向に沿う厚さよりも厚いことを特徴とする半導体発光素子。
【請求項２】
前記第１部分の前記第１方向に沿う中心と、前記第２部分の前記第１方向に沿う中心と、の距離は、５０マイクロメートル以下であることを特徴とする請求項１記載の半導体発光素子。
【請求項３】
半導体の基板と、
前記基板の主面上に設けられた酸化物結晶膜と、
前記酸化物結晶膜の上の一部に設けられ第１パターン部を有する酸化物層と、
前記酸化物結晶膜のうちで前記第１パターン部の両側に配置される第１領域及び第２領域の上に設けられ、前記基板の結晶方位を反映した結晶方位を有し窒化物半導体を含む半導体結晶膜と、
を備え、
前記半導体結晶膜は、前記第１パターン部の上において、前記半導体結晶膜のうちで前記第１領域の上から成長させた部分の少なくとも一部と、前記半導体結晶膜のうちで前記第２領域の上から成長させた部分の少なくとも一部と、の間に設けられた隙間を有することを特徴とするウェーハ。
【請求項４】
半導体の基板の主面上に、第１酸化物結晶膜を形成する工程と、
前記第１酸化物結晶膜の上の一部に第１パターン部を有する第１酸化物層を形成する工程と、
前記第１酸化物結晶膜のうちで前記第１パターン部の両側に配置される第１領域及び第２領域の上に、前記基板の結晶方位を反映した結晶方位を有し窒化物半導体を含む第１半導体結晶膜を成長させる工程と、
を備え、
前記第１半導体結晶膜を成長させる工程は、
前記第１パターン部の上において、前記第１半導体結晶膜のうちで前記第１領域の上から成長させた部分の少なくとも一部と、前記第１半導体結晶膜のうちで前記第２領域の上から成長させた部分の少なくとも一部と、の間に隙間を形成することを含むことを特徴とする半導体発光素子の製造方法。
【請求項５】
前記第１酸化物層は、前記第１パターン部から離間した第２パターン部を有し、
前記第１領域は、前記第１パターン部と前記第２パターン部との間に配置され、
前記第１酸化物結晶膜は、第３領域をさらに有し、前記第１領域と前記３領域との間に前記第２パターン部が配置され、
前記第１半導体結晶膜を成長させる工程は、前記第３領域の上に前記第１半導体結晶膜を成長させることを含み、
前記第１半導体結晶膜を成長させる工程は、前記第２パターン部の上において、前記第１半導体結晶膜のうちで前記第１領域の上から成長させた部分の少なくとも一部と、前記第１半導体結晶膜のうちで前記第３領域の上から成長させた部分の少なくとも一部と、の間に隙間を形成することを含み、
前記第１パターン部から前記第２パターン部に向かう第１方向に沿った前記第１パターン部と前記第２パターン部との間の幅は、前記第１方向に沿った前記第１パターン部の幅よりも広く、前記第１方向に沿った前記第２パターン部の幅よりも広いことを特徴とする請求項４記載の半導体発光素子の製造方法。
【請求項６】
前記第１方向に沿った前記第１パターン部の前記幅、及び、前記第１方向に沿った前記第２パターン部の前記幅は、１５マイクロメートル以下であることを特徴とする請求項５記載の半導体発光素子の製造方法。
【請求項７】
前記主面に対して垂直な方向から見たときの前記第１領域の形状は、６０度または１２０度の角を有する多角形であることを特徴とする請求項４〜６のいずれか１つに記載の半導体発光素子の製造方法。
【請求項８】
前記第１半導体結晶膜を成長させた後に、前記隙間を介したウエット処理により前記第１酸化物結晶膜及び前記第１酸化物層を除去して、前記基板を前記第１半導体結晶膜から分離する工程をさらに備えたことを特徴とする請求項４〜７のいずれか１つに記載の半導体発光素子の製造方法。
【請求項９】
前記第１半導体結晶膜から分離された基板の主面上に、第２酸化物結晶膜を形成する工程と、
前記第２酸化物結晶膜の上の一部に第３パターン部を含む第２酸化物層を形成する工程と、
前記第２酸化物結晶膜のうちで前記第２酸化物層の両側に配置される第４領域及び第５領域の上に、前記基板の結晶方位を反映した結晶方位を有し窒化物半導体を含む第２半導体結晶膜を成長させる工程と、
をさらに備え、
前記第２半導体結晶膜を成長させる工程は、
前記第３パターン部の上において、前記第２半導体結晶膜のうちで前記第４領域の上から成長させた部分の少なくとも一部と、前記第２半導体結晶膜のうちで前記第５領域の上から成長させた部分の少なくとも一部と、の間に隙間を形成することを含むことを特徴とする請求項４〜８のいずれか１つに記載の半導体発光素子の製造方法。
【請求項１０】
前記第１酸化物結晶膜の厚さは、０．５ナノメートル以上２０ナノメートル以下であることを特徴とする請求項４〜９のいずれか１つに記載の半導体発光素子の製造方法。
【請求項１１】
前記第１酸化物結晶膜は、Ｚｎ及びＭｇの少なくともいずれかの酸化物を含むことを特徴とする請求項４〜１０のいずれか１つに記載の半導体発光素子の製造方法。
【請求項１２】
前記第１酸化物層は、Ｓｉの酸化物を含むことを特徴とする請求項４〜１１のいずれか１つに記載の半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体発光素子、ウェーハ及び半導体発光素子の製造方法に関する。
【背景技術】
【０００２】
ＬＤ（Laser Diode）やＬＥＤ（Light Emitting Diode）等の半導体発光素子は、表示装置、照明装置及び記録装置等に広く用いられている。半導体発光素子において、高性能化と低価格化が求められている。
【０００３】
例えば、サファイア基板を用いて半導体発光素子を作製すると、格子不整合に起因した欠陥が多く発生し、高性能化に限界がある。一方、ＧａＮ基板を用いて半導体発光素子を作製すると欠陥は少ないが、ＧａＮ基板が高価であるため半導体発光素子も高価になる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−２７０４３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の実施形態は、安価で高性能の半導体発光素子、ウェーハ及び半導体発光素子の製造方法を提供する。
【課題を解決するための手段】
【０００６】
本発明の実施形態によれば、第１半導体層と、活性層と、第２半導体層と、を備えた半導体発光素子が提供される。前記第１半導体層は、窒化物半導体を含み第１導電形である。前記活性層は、前記第１半導体層の上面の少なくとも一部を覆う第１部分と、前記第１半導体層の側面の少なくとも一部を覆う第２部分と、を有する。前記第２半導体層は、前記第１部分の上面の少なくとも一部を覆う第３部分と、前記第２部分の側面の少なくとも一部を覆う第４部分と、を有し、窒化物半導体を含み、前記第１導電形とは異なる第２導電形である。前記第１部分の、前記第１半導体層の前記上面から前記活性層の前記上面に向かう積層方向に沿う厚さは、前記第２部分の、前記第１半導体層の前記側面から前記第２部分の前記側面に向かう第１方向に沿う厚さよりも厚い。前記第３部分の前記積層方向に沿う厚さは、前記第４部分の前記第１方向に沿う厚さよりも厚い。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態に係る半導体発光素子を示す模式的断面図である。
【図２】第１の実施形態に係る半導体発光素子の一部を示す模式的断面図である。
【図３】第１の実施形態に係る半導体発光素子を示す模式的断面図である。
【図４】第１の実施形態に係る半導体発光素子の製造方法を示すフローチャート図である。
【図５】図５（ａ）及び図５（ｂ）は、第１の実施形態に係る半導体発光素子の製造方法を示す模式図である。
【図６】図６（ａ）及び図６（ｂ）は、第１の実施形態に係る半導体発光素子の製造方法を示す工程順模式的断面図である。
【図７】図７（ａ）及び図７（ｂ）は、第１の実施形態に係る半導体発光素子の製造方法を示す工程順模式的断面図である。
【図８】図８は、第１の実施形態に係る半導体発光素子の製造方法を示す工程順模式的断面図である。
【図９】第２の実施形態に係る半導体発光素子を示す模式的断面図である。
【図１０】図１０（ａ）及び図１０（ｂ）は、第２の実施形態に係る半導体発光素子の製造方法を示す模式図である。
【図１１】図１１（ａ）及び図１１（ｂ）は、第２の実施形態に係る半導体発光素子の別の製造方法を示す模式的平面図である。
【図１２】第３の実施形態に係るウェーハを示す模式的断面図である。
【図１３】第４の実施形態に係るウェーハを示す模式的断面図である。
【発明を実施するための形態】
【０００８】
以下に、本発明の各実施の形態について図面を参照しつつ説明する。  
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。  
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００９】
（第１の実施形態）
図１は、第１の実施形態に係る半導体発光素子の構成を例示する模式的断面図である。  図１に表したように、本実施形態に係る半導体発光素子１１０は、第１半導体層１０と、第２半導体層２０と、活性層３０と、を備える。活性層３０は、第１半導体層１０と第２半導体層２０との間の部分を有する。本具体例の半導体発光素子１１０は、ＬＤである。
【００１０】
第１半導体層１０は、窒化物半導体を含む。第１半導体層１０は、第１導電形である。
第２半導体層２０は、窒化物半導体を含む。第２半導体層２０は、第２導電形である。第２導電形は第１導電形とは異なる導電形である。例えば、第１導電形はｎ形であり、第２導電形はｐ形である。ただし、第１導電形がｐ形であり、第２導電形がｎ形でも良い。以下では、第１導電形がｎ形で、第２導電形がｐ形である例について説明する。
【００１１】
活性層３０は、第１半導体層１０の上面１０ｕの少なくとも一部を覆う第１部分３０ａと、第１半導体層１０の側面１０ｓの少なくとも一部を覆う第２部分３０ｂと、を有する。
【００１２】
第２半導体層２０は、第１部分３０ａの上面３０ｕの少なくとも一部を覆う第３部分２０ａと、第２部分３０ｂの側面３０ｓの少なくとも一部を覆う第４部分２０ｂと、を有する。
【００１３】
活性層３０は、第１部分３０ａ及び第２部分３０ｂを有する。第１部分１０ａは、第１上面の少なくとも一部を覆い、第２上面（上面３０ｕ）を有する。第２部分３０ｂは、第１側面の少なくとも一部を覆い、第２側面（側面３０ｓ）を有する。  
第２半導体層２０は、第３部分２０ａ及び第４部分２０ｂを有する。第３部分２０ａは、第２上面の少なくとも一部を覆い、第３上面（上面２０ｕ）を有する。第４部分２０ｂは、第２側面の少なくとも一部を覆い、第３側面（側面２０ｓ）を有する。
【００１４】
ここで、上下方向を積層方向とする。すなわち、第１半導体層１０の上面１０ｕから活性層３０の上面３０ｕに向かう方向を積層方向とする。積層方向に対して平行な軸をＺ軸とする。Ｚ軸に対して垂直な１つの軸をＸ軸とする。Ｚ軸とＸ軸とに対して垂直な軸をＹ軸とする。
【００１５】
第１半導体層１０の側面１０ｓから第２部分３０ｂの側面３０ｓに向かう方向をＸ軸方向（第１方向）とする。
【００１６】
例えば、第１半導体層１０の側面１０ｓは、Ｚ軸とＹ軸とに沿う面である。例えば、第１半導体層１０は、Ｘ軸に沿って互いに対向する２つの側面１０ｓを有する。この例では、２つの第２部分３０ｂが設けられる。２つの第２部分３０ｂのそれぞれは、２つの側面１０ｓのそれぞれの少なくとも一部を覆う。
【００１７】
さらに、この例では、２つの第４部分２０ｂが設けられる。２つの第４部分２０ｂのそれぞれは、２つの第２部分３０ｂのそれぞれの少なくとも一部を覆う。
【００１８】
２つの第２部分３０ｂは、Ｘ軸方向に沿って互いに対向する。２つの第４部分２０ｂは、Ｘ軸方向に沿って互いに対向する。  
第２上面は、第１上面と、積層方向に沿って対向する。第２側面は、第１側面と、第１方向に沿って対向する。
【００１９】
後述するように、第１半導体層１０の上面１０ｕ及び側面１０ｓを覆うように活性層３０が形成されることで、第１部分３０ａ及び第２部分３０ｂが形成される。活性層３０の形成の際の異方性により、第２部分３０ｂの厚さｔ２は、第１部分３０ａの厚さｔ１よりも薄くなる。
【００２０】
活性層３０の上面３０ｕ及び側面３０ｓを覆うように、第２半導体層２０となる膜が形成され、第２半導体層２０が形成される。なお、この膜は、必要に応じて所定の形状に加工され、第２半導体層２０が形成されても良い。これにより、第３部分２０ａ及び第４部分２０ｂが形成される。第２半導体層２０となる膜の形成の際の異方性により、第４部分２０ｂの厚さｔ４は、第３部分２０ａの厚さｔ３よりも薄くなる。
【００２１】
換言すれば、実施形態に係る半導体発光素子１１０においては、第１部分３０ａの、積層方向（第１半導体層１０の上面１０ｕから活性層３０の上面３０ｕに向かう方向）に沿う厚さｔ１は、第２部分３０ｂの、第１方向（第１半導体層１０の側面１０ｓから第２部分３０ｂの側面３０ｓに向かう方向）に沿う厚さｔ２よりも厚い。そして、第３部分２０ａの積層方向に沿う厚さｔ３は、第４部分２０ｂの第１方向に沿う厚さｔ４よりも厚い。
【００２２】
このような厚さの関係のときには、第１半導体層１０の上面１０ｕ及び側面１０ｓを覆うように活性層３０が形成され、第１部分３０ａ及び第２部分３０ｂが形成されたと見なすことができる。そして、活性層３０の上面３０ｕ及び側面３０ｓを覆うように第２半導体層２０となる膜が形成され、第３部分２０ａ及び第４部分２０ｂが形成されたと見なすことができる。この膜は、必要に応じて所定の形状に加工されても良い。
【００２３】
図１に表したように、半導体発光素子１１０は、第１電極４０、第２電極５１、第２電極パッド５２、支持基板５３及び絶縁層６０をさらに備える。第１電極４０と支持基板５３との間に第１半導体層１０が配置される。第１半導体層１０と支持基板５３との間に、第２半導体層２０の第３部分２０ａが配置される。第３部分２０ａと支持基板５３との間に、第２電極５１が配置される。第２電極５１と支持基板５３との間に第２電極パッド５２が配置される。
【００２４】
第１電極４０は、第１半導体層１０の下面（第１半導体層１０の第１部分３０ａとは反対側の面）と、電気的に接続される。第２電極５１は、第２半導体層２０の第３部分２０ａの上面２０ｕ（第２半導体層２０の面のうちで、第１部分３０ａとは反対側の面）と、電気的に接続される。第２電極パッド５２は、第２電極５１と支持基板５３とを電気的に接続する。
【００２５】
例えば、第１電極４０には、例えば種々の導電材料が用いられる。第２電極５１には、例えばＮｉ膜及びＡｕ膜の積層膜が用いられる。Ｎｉ膜は、例えば第２半導体層２０の第３部分２０ａの上に設けられる。Ａｕ膜は、Ｎｉ膜の上に設けられる。第２電極パッド５２には、例えば、Ｔｉ膜、Ｐｔ膜及びＡｕ膜の積層膜が用いられる。Ｔｉ膜は、例えば第２電極５１の上に設けられる。Ｐｔ膜は、Ｔｉ膜の上に設けられる。このＡｕ膜は、Ｐｔ膜の上に設けられる。支持基板５３には、導電性の基板が用いられる。支持基板５３には、例えば、金属板や半導体板が用いられる。
【００２６】
絶縁層６０は、第３部分２０ａの側面を覆う。この例では、絶縁層６０は、活性層３０の第１部分３０ａの一部（活性層３０のうちで第３部分２０ａにより覆われていない部分）の上に延在する。絶縁層６０は、さらに、第２半導体層２０の第４部分２０ｂの上にも延在している。絶縁層６０には、例えばＺｒＯが用いられる。
【００２７】
図２は、第１の実施形態に係る半導体発光素子の一部の構成を例示する模式的断面図である。  
同図は、活性層３０の構成の一例を示している。  
図２に表したように、活性層３０は、複数の障壁層３１と、井戸層３２と、を含む。井戸層３２は、複数の障壁層３１どうしの間に設けられる。この例では、４つの障壁層３１と、３つの井戸層３２と、が設けられている。井戸層３２のそれぞれは、障壁層３１どうしの間に配置されている。すなわち、活性層３０は、多重量子井戸（ＭＱＷ:Multi Quantum Well）構成を有することができる。
【００２８】
実施形態はこれに限らず、井戸層３２は１つでも良い。すなわち、活性層３０は、単一量子井戸（ＳＱＷ：Single Quantum Well）構成を有することができる。
【００２９】
既に説明したように、活性層３０の第１部分３０ａの厚さｔ１は、第２部分３０ｂの厚さｔ２よりも厚い。障壁層３１のそれぞれにおいて、第１部分３０ａに含まれる部分の厚さ（積層方向に沿う厚さ）は、第２部分３０ｂに含まれる部分の厚さ（第１方向に沿う厚さ）よりも厚い。井戸層３２において、第１部分３０ａに含まれる部分の厚さ（積層方向に沿う厚さ）は、第２部分３０ｂに含まれる部分の厚さ（第１方向に沿う厚さ）よりも厚い。
【００３０】
第２半導体層２０の第３部分２０ａと第１半導体層１０との間に電圧を印加すると、活性層３０の第１部分３０ａに電流が流れ、第１部分３０ａから光が放出される。この電流は、活性層３０の第２部分３０ｂには、実質的に流れない。このため、第２部分３０ｂからは、光が実質的に放出されない。
【００３１】
このように、実施形態においては、第２部分３０ｂから放出される光の強度は、第１部分３０ａから放出される光の強度よりも低い。「第２部分３０ｂから放出される光の強度は、第１部分３０ａから放出される光の強度よりも低い」とは、第２部分３０ｂから光が実質的に放出されない場合も含む。
【００３２】
後述するように、第１半導体層１０は、例えばＧａＮ基板の上に形成された結晶膜の上に形成される。第１半導体層１０の上面１０ｕは、例えばｃ面である。そして、第１半導体層１０の上面１０ｕの上に設けられる活性層３０の第１部分３０ａの上面３０ｕ及びその上に設けられる第２半導体層２０の第３部分２０ａの上面２０ｕはｃ面である。
【００３３】
一方、第１半導体層１０の側面１０ｓに沿って設けられる、第２部分３０ｂの側面３０ｓ及び第４部分２０ｂの側面２０ｓは、例えば、ｃ面に対して垂直な面（例えばａ面またはｍ面など）である。
【００３４】
このように、半導体発光素子１１０においては、第１半導体層１０の側面１０ｓに対向して、活性層３０の第２部分３０ｂ及び第２半導体層２０の第４部分２０ｂが設けられる。これにより、第１半導体層１０の側面１０ｓにおいて、高い絶縁性が得られる。これにより、第１半導体層１０の側面１０ｓを覆うパッシベーション膜を省略できる。これにより、工程が簡略化できる。
【００３５】
このように、実施形態に係る半導体発光素子１１０においては、安価で高性能の半導体発光素子が提供できる。
【００３６】
図３は、第１の実施形態に係る半導体発光素子の構成を例示する模式的断面図である。  同図は、本実施形態に係る半導体発光素子１１０の１つの具体例の構成を例示している。  
図３に表したように、第１半導体層１０は、第１ｎ形層１０ｅと、第２ｎ形層１０ｆと、第３ｎ形層１０ｇと、を含むことができる。これらの層は、Ｚ軸に沿って積層されている。第３ｎ形層１０ｇは、第１ｎ形層１０ｅと第２ｎ形層１０ｆとの間に設けられる。
【００３７】
第１ｎ形層１０ｅは、例えば、コンタクト層である。第１ｎ形層１０ｅには、例えば、ｎ形ＧａＮ層が用いられる。第１ｎ形層１０ｅの厚さは、例えば２マイクロメートル（μｍ）である。
【００３８】
第２ｎ形層１０ｆは、例えば、ガイド層である。第２ｎ形層１０ｆには、例えば、Ｉｎ０．０２Ｇａ０．９８Ｎ層を用いることができる。第２ｎ形層１０ｆの厚さは、例えば１００ナノメートル（ｎｍ）（例えば５０ｎｍ以上１５０ｎｍ以下）である。
【００３９】
第３ｎ形層１０ｇは、例えばクラッド層である。第３ｎ形層１０ｇには、例えば、ｎ形Ａｌ０．０６Ｇａ０．９４Ｎ層を用いることができる。第３ｎ形層１０ｇの厚さは、例えば１．２μｍ（例えば０．８μｍ以上１．６μｍ以下）である。
【００４０】
第２半導体層２０は、第１ｐ形層２０ｅと、第２ｐ形層２０ｆと、第３ｐ形層２０ｇと、第４ｐ形層２０ｈと、を含むことができる。これらの層は、Ｚ軸に沿って積層されている。第３ｐ形層２０ｇは、第１ｐ形層２０ｅと第２ｐ形層２０ｆとの間に設けられる。第４ｐ形層２０ｈは、第３ｐ形層２０ｇと第２ｐ形層２０ｆとの間に設けられる。
【００４１】
第１ｐ形層２０ｅは、例えばコンタクト層である。第１ｐ形層２０ｅには、例えばｐ形ＧａＮ層を用いることができる。第１ｐ形層２０ｅのうちの第３部分２０ａにおける厚さは、例えば１０ｎｍ（例えば５ｎｍ以上１５ｎｍ以下）である。
【００４２】
第２ｐ形層２０ｆは、例えば電子閉じ込め層である。第２ｐ形層２０ｆには、例えばｐ形Ａｌ０．２Ｇａ０．８Ｎ層を用いることができる。第２ｐ形層２０ｆのうちの第３部分２０ａにおける厚さは、例えば１０ｎｍ（例えば５ｎｍ以上１５ｎｍ以下）である。
【００４３】
第３ｐ形層２０ｇは、例えばクラッド層である。第３ｐ形層２０ｇには、例えばｐ形Ａｌ０．０６Ｇａ０．９４Ｎ層を用いることができる。第３ｐ形層２０ｇのうちの第３部分２０ａの厚さは、例えば６００ｎｍ（例えば４００ｎｍ以上８００ｎｍ以下）である。
【００４４】
第４ｐ形層２０ｈは、例えばガイド層である。第４ｐ形層２０ｈには、例えばｐ形Ｉｎ０．０２Ｇａ０．９８Ｎ層が用いられる。第４ｐ形層２０ｈのうちの第３部分２０ａの厚さは、例えば１００ｎｍ（例えば５０ｎｍ以上１５０ｎｍ以下）である。
【００４５】
すでに説明したように、第２半導体層２０のうちの第４部分２０ｂの厚さｔ４（Ｘ軸に沿った厚さ）は、第２半導体層２０のうちの第３部分２０ａの厚さｔ３（Ｚ軸に沿った厚さ）よりも薄い。従って、上記の第１ｐ形層２０ｅ、第２ｐ形層２０ｆ、第３ｐ形層２０ｇ及び第４ｐ形層２０ｈのそれぞれにおいて、第４部分２０ｂに対応する部分の厚さ（Ｘ軸に沿った厚さ）は、第３部分２０ａに対応する部分の厚さ（Ｚ軸に沿った厚さ）よりも薄い。
【００４６】
また、半導体発光素子１１０において、井戸層３２として、例えば、Ｉｎ０．２Ｇａ０．８Ｎ層を用いることができる。井戸層３２のうちの第１部分３０ａの厚さは、例えば３ｎｍ（例えば１．５ｎｍ以上５ｎｍ以下）である。障壁層３１として、例えばＩｎ０．０３Ｇａ０．９７Ｎ層を用いることができる。障壁層３１のうちの第１部分３０ａの厚さは、例えば１０ｎｍ（例えば５ｎｍ以上１５ｎｍ以下）である。この例では、井戸層３２の数は３である。井戸層３２は、障壁層３１におけるＩｎ組成比よりも高い組成比でＩｎを含む。
【００４７】
既に説明したように、活性層３０のうちの第２部分３０ｂの厚さｔ２（Ｘ軸に沿った厚さ）は、活性層３０のうちの第１部分３０ａの厚さｔ１（Ｚ軸に沿った厚さ）よりも薄い。従って、井戸層３２の第２部分３０ｂに対応する部分の厚さ（Ｘ軸に沿った厚さ）は、井戸層３２の第１部分３０ａに対応する部分の厚さ（Ｚ軸に沿った厚さ）よりも薄い。障壁層３１の第２部分３０ｂに対応する部分の厚さ（Ｘ軸に沿った厚さ）は、障壁層３１の第１部分３０ａに対応する部分の厚さ（Ｚ軸に沿った厚さ）よりも薄い。
【００４８】
以下、本実施形態に係る半導体発光素子１１０の製造方法の１つの例について説明する。  
図４は、第１の実施形態に係る半導体発光素子の製造方法を例示するフローチャート図である。  
図５（ａ）及び図５（ｂ）は、第１の実施形態に係る半導体発光素子の製造方法を例示する模式図である。  
すなわち、図５（ｂ）は、平面図である。図５（ａ）は、図５（ｂ）のＡ１−Ａ２線断面図である。  
図６（ａ）、図６（ｂ）、図７（ａ）、図７（ｂ）及び図８は、第１の実施形態に係る半導体発光素子の製造方法を例示する工程順模式的断面図である。  
これらの図は、図５（ｂ）のＡ１−Ａ２線断面に相当する図である。
【００４９】
図４、図５（ａ）及び図５（ｂ）に表したように、本製造方法は、窒化物半導体の基板５の主面５ａ上に、酸化物結晶膜（第１酸化物結晶膜６ａ）を形成する工程（ステップＳ１１０）を備える。基板５は、例えばＧａＮからなる。
【００５０】
例えば、基板５の主面５ａは、ＧａＮのｃ面である。第１酸化物結晶膜６ａは、例えば、Ｚｎ及びＭｇの少なくともいずれかの酸化物を含むことができる。第１酸化物結晶膜６ａとして、例えばＺｎＯ膜を用いることができる。第１酸化物結晶膜６ａは、基板５の主面５ａ上にエピタキシャル成長される。
【００５１】
さらに、本製造方法は、第１酸化物結晶膜６ａの上の一部に、第１パターン部ｐ１を有する酸化物層（第１酸化物層７ａ）を形成する工程（ステップＳ１２０）をさらに備える。
【００５２】
第１酸化物層７ａは、例えば、Ｓｉの酸化物を含むことができる。第１酸化物層７ａには、例えばＳｉＯ２層を用いることができる。
【００５３】
この例では、第１酸化物層７ａは、第２パターン部ｐ２をさらに有する。第２パターン部ｐ２は、第１パターン部ｐ１から離間している。  
例えば、第１酸化物結晶膜６ａの上に第１酸化物層７ａとなる膜を形成した後、この膜を所定の形状に加工することで、第１パターン部ｐ１及び第２パターン部ｐ２が形成される。また、所定のマスクを用いて、第１酸化物結晶膜６ａの上に第１酸化物層７ａとなる膜を形成することで、第１パターン部ｐ１及び第２パターン部ｐ２が形成される。
【００５４】
第１酸化物結晶膜６ａにおいて、第１パターン部ｐ１の両側に、第１領域ｒ１及び第２領域ｒ２が設けられる。すなわち、第１領域ｒ１と第２領域ｒ２との間の第１酸化物結晶膜６ａの上に、第１パターン部ｐ１が設けられる。第１領域ｒ１は、第１パターン部ｐ１と第２パターン部ｐ２との間に配置される。第１酸化物結晶膜６ａは、第３領域ｒ３をさらに有する。第１領域ｒ１と第３領域ｒ３との間に第２パターン部ｐ２が配置される。
【００５５】
図４及び図６（ａ）に表したように、本製造方法は、第１酸化物結晶膜６ａのうちで第１パターン部ｐ１の両側に配置される第１領域ｒ１及び第２領域ｒ２の上に、半導体結晶膜（第１半導体結晶膜８０ａ）を成長させる工程（ステップＳ１３０）をさらに備えることができる。第１半導体結晶膜８０ａは、基板５の結晶方位を反映した結晶方位を有する。第１半導体結晶膜８０ａは、窒化物半導体を含む。すなわち、第１酸化物結晶膜６ａの第１領域ｒ１及び第２領域ｒ２の上に、第１半導体結晶膜８０ａがエピタキシャル成長される。
【００５６】
例えば、第１半導体結晶膜８０ａは、第１半導体層１０と、活性層３０と、第２半導体層２０となる結晶膜２１と、を含む。すなわち、第１半導体結晶膜８０ａの成長は、第１酸化物結晶膜６ａの上に第１導電形の第１半導体層１０を成長させ、第１半導体層１０の上面１０ｕ及び側面１０ｓを覆うように活性層３０を成長させ、活性層３０の上面３０ｕ及び側面３０ｓを覆うように第１導電形とは異なる第２導電形の第２半導体層２０となる結晶膜２１を成長させることを含む。
【００５７】
このとき、図６（ａ）に表したように、第１パターン部ｐ１及び第２パターン部ｐ２の上に、第１半導体結晶膜８０ａの隙間８０ｇが形成されるように、第１半導体結晶膜８０ａは成長される。隙間８０ｇは、第１パターン部ｐ１の少なくとも一部及び第２パターン部ｐ２の少なくとも一部の上に形成されれば良い。
【００５８】
すなわち、第１半導体結晶膜８０ａを成長させる工程は、第１パターン部ｐ１の上において、第１半導体結晶膜８０ａのうちで第１領域ｒ１の上から成長させた部分の少なくとも一部と、第１半導体結晶膜８０ａのうちで第２領域ｒ２の上から成長させた部分の少なくとも一部と、の間に隙間８０ｇを形成することを含む。
【００５９】
また、この例では、第１半導体結晶膜８０ａを成長させる工程は、第３領域ｒ３の上に第１半導体結晶膜８０ａを成長させることを含む。そして、第１半導体結晶膜８０ａを成長させる工程は、第２パターン部ｐ２の上において、第１半導体結晶膜８０ａのうちで第１領域ｒ１の上から成長させた部分の少なくとも一部と、第１半導体結晶膜８０ａのうちで第３領域ｒ３の上から成長させた部分の少なくとも一部と、の間に隙間８０ｇを形成することを含む。
【００６０】
これにより、第１酸化物層７ａの第１パターン部ｐ１及び第２パターン部ｐ２のそれぞれの上に、第１半導体結晶膜８０ａの不連続な部分が形成される。
【００６１】
この後、図６（ｂ）に表したように、第２半導体層２０となる結晶膜２１を所定の形状に加工し、第２半導体層２０を形成する。これにより、例えば、リッジ部が形成される。そして、絶縁層６０を形成する。さらに、第２電極５１を形成する。この結晶膜２１の加工は、必要に応じて実施され、場合によっては省略される。
【００６２】
さらに、図７（ａ）に表したように、第２電極５１の上に第２電極パッド５２を形成する。そして、第２電極パッド５２に支持基板５３を接合する。支持基板５３には、上記の隙間８０ｇに連通する孔５３ｈ（貫通孔）が設けられている。
【００６３】
すなわち、図４に表したように、本製造方法は、第１半導体結晶膜８０ａの上面に上側電極（第２電極５１及び第２電極パッド５２など）を形成し、上側電極の上に支持基板５３を接合する工程（ステップＳ１４０）をさらに備えることができる。このステップＳ１４０は、以下のステップＳ１５０の前に実施される。
【００６４】
図４及び図７（ｂ）に表したように、本製造方法は、第１半導体結晶膜８０ａを成長させた後（ステップＳ１３０の後）に、隙間８０ｇを介したウエット処理により、第１酸化物結晶膜６ａ及び第１酸化物層７ａを除去して、基板５を第１半導体結晶膜８０ａから分離する工程（ステップＳ１５０）をさらに備えることができる。
【００６５】
この後、図８に表したように、第１半導体結晶膜８０ａの下面（具体的には、第１半導体層１０の下面）に第１電極４０を形成する。その後、加工体を所定の形状に切断することで、半導体発光素子１１０が得られる。
【００６６】
さらに、図４に表したように、この基板５を用いて、さらに別の半導体発光素子を作製することができる。  
すなわち、本製造方法は、第１半導体結晶膜８０ａから分離された基板５の主面５ａ上に、第２酸化物結晶膜（例えば、２回目の第１酸化物結晶膜６ａ）層を形成する工程（ステップＳ２１０）をさらに備えることができる。
【００６７】
そして、本製造方法は、第２酸化物結晶膜の上の一部に第３パターン部を含む第２酸化物層（例えば、２回目の第１酸化物層７ａ）を形成する工程（ステップＳ２２０）をさらに備えることができる。この第３パターン部は、例えば第１パターンｐ１と同じパターンでも良く、別のパターンでも良い。
【００６８】
本製造方法は、第２酸化物結晶膜のうちで第２酸化物層の両側に配置される第４領域及び第５領域の上に第２半導体結晶膜（例えば、２回目の第１半導体結晶膜８０ａ）を成長させる工程（ステップＳ２３０）をさらに備えることができる。この第２半導体結晶膜は、基板５の結晶方位を反映した結晶方位を有し、窒化物半導体を含む。第４領域は、例えば、ステップＳ１３０における第１領域ｒ１に対応する。第５領域は、例えば、ステップＳ１３０の第２領域ｒ２に対応する。ただし、実施形態はこれに限らず、第４領域は第１領域ｒ１と異なっても良く、第５領域は第２領域ｒ２と異なっても良い。
【００６９】
この第２半導体結晶膜を成長させる工程は、上記の第３パターン部の上において、第２半導体結晶膜のうちで第４領域の上から成長させた部分の少なくとも一部と、第２半導体結晶膜のうちで第５領域の上から成長させた部分の少なくとも一部と、の間に隙間８０ｇを形成することを含むことができる。
【００７０】
さらに、図４に表したように、本製造方法は、第２半導体結晶膜の上面に上側電極を形成し、上側電極の上に支持基板５３を接合する工程（ステップＳ２４０）をさらに備えることができる。
【００７１】
そして、図４に表したように、本製造方法は、隙間８０ｇを介したウエット処理により、第２酸化物結晶膜及び第２酸化物層を除去して、基板５を第２半導体結晶膜から分離する工程（ステップＳ２５０）をさらに備えることができる。
【００７２】
このように、この製造方法においては、基板５を複数回用いて半導体発光素子を作製することができる。これにより、半導体発光素子を安価に製造できる。また、本製造方法においては、窒化物半導体（例えばＧａＮ）の基板５の上に半導体発光素子を形成するため、欠陥が少なく、結晶性が高い半導体層が形成できる。これにより、製造した半導体発光素子の性能は高い。このように、実施形態に係る製造方法によれば、高性能の半導体発光素子を安価に製造できる。
【００７３】
本製造方法において、例えば、第１酸化物結晶膜６ａが、２０ｎｍよりも厚いと、ＧａＮの格子定数と、第１酸化物結晶膜６ａ（例えばＺｎＯ）の格子定数と、の差に起因して、格子不整合が生じる。第１酸化物結晶膜６ａの厚さを臨界膜厚以下に設定することで、良好な結晶性が得られる。
【００７４】
さらに、窒化物半導体（例えばＧａＮ）の基板５と、第１酸化物結晶膜６ａと、の熱膨張係数の差の観点から、第１酸化物結晶膜６ａの厚さは、０．５ｎｍ（１モノレイヤ）以上、１００ｎｍ以下であることが望ましい。
【００７５】
上記から、第１酸化物結晶膜６ａ（及び第２酸化物結晶膜）の厚さは、例えば０．５ｎｍ以上２０ｎｍ以下であることが望ましい。これにより、良好な結晶性と、熱膨張係数の差に起因する反りなどが抑制された良好な特性と、が得られる。これにより、第１酸化物結晶膜６ａの上に成長される半導体膜の結晶方位は、基板５の結晶方位を安定して反映できる。
【００７６】
本製造方法においては、第１酸化物層７ａの第１パターン部ｐ１及び第２パターン部ｐ２の上に、第１半導体結晶膜８０ａの隙間８０ｇが形成されるように、第１半導体結晶膜８０ａが成長される。そして、この隙間８０ｇが、基板５の除去の工程において利用される。第１半導体結晶膜８０ａは、第１酸化物結晶膜６ａの上で成長し易く、第１酸化物層７ａの上に成長し難い。これにより、隙間８０ｇを形成される。このような特性が得られるように、第１酸化物結晶膜６ａ及び第１酸化物層７ａが選択される。
【００７７】
すなわち、例えば、第１半導体結晶膜８０ａを成長させる工程における第１半導体結晶膜８０ａの原料の第１酸化物層７ａ上での拡散長は、その原料の第１酸化物結晶膜６ａ上での拡散長よりも長い。これにより、第１半導体結晶膜８０ａは、第１酸化物結晶膜６ａの上よりも第１酸化物層７ａの上において成長し難くなる。これにより、隙間８０ｇが形成され易くなる。
【００７８】
また、第１半導体結晶膜８０ａの成長においては、例えば、縦方向（基板５の主面５ａに対して垂直な積層方向であり、例えばＺ軸方向）の第１半導体結晶膜８０ａの成長速度は、横方向（主面５ａに対して平行な方向であり、例えばＸ軸方向）の第１半導体結晶膜８０ａの成長速度よりも高く設定することができる。これにより、隙間８０ｇが形成され易くなる。
【００７９】
図５（ａ）及び図５（ｂ）に表したように、本製造方法において、第１領域ｒ１の幅は、第１パターン部ｐ１及び第２パターン部ｐ２の幅よりも広い。本製造方法においては、第１領域ｒ１が、半導体発光素子となる領域であり、第１パターン部ｐ１及び第２パターン部ｐ２は、複数の半導体発光素子どうしの間の領域である。第１領域ｒ１の幅を広く設定することで、１枚の基板５から得られる半導体発光素子の数が増える。
【００８０】
このように、実施形態において、第１パターン部ｐ１から第２パターン部ｐ２に向かう第１方向（例えばＸ軸方向）に沿った第１パターン部ｐ１と第２パターン部ｐ２との間の幅ｗｒ１（すなわち、第１領域ｒ１のＸ軸方向に沿う幅）は、第１方向に沿った第１パターン部ｐ１の幅ｗｐ１よりも広く、第１方向に沿った第２パターン部ｐ２の幅ｗｐ２よりも広い。
【００８１】
例えば、幅ｗｒ１は、２０μｍ以上５００μｍ以下である。  
例えば、幅ｗｐ１（第１パターン部ｐ１のＸ軸方向に沿った幅）、及び、幅ｗｐ２（第２パターン部ｐ２のＸ軸方向に沿った幅）は、１５μｍ以下である。幅ｗｐ１及び幅ｗｐ２は、例えば、５μｍ以上である。
【００８２】
例えば、幅ｗｐ１及び幅ｗｐ２は、１０μｍである。第１パターン部ｐ１のＸ軸方向に沿った中心と、第２パターン部ｐ２のＸ軸方向に沿った中心と、のＸ軸方向に沿った距離ｗｐｐ（すなわち、第１パターン部ｐ１と第２パターン部ｐ２との配設ピッチ）は、例えば４０μｍである。このとき、第１パターン部ｐ１と第２パターン部ｐ２との間のＸ軸方向に沿う距離（第１領域ｒ１の幅ｗｒ１に対応する）は、３０μｍとなる。
【００８３】
なお、幅ｗｐ１（及び幅ｗｐ２）が過度に狭い（例えば５μｍ未満）と、第１半導体結晶膜８０ａの成長条件によっては、第１領域ｒ１及び第２領域ｒ２のそれぞれから成長した第１半導体結晶膜８０ａが、第１パターン部ｐ１の上で連続的となり易い。このため、隙間８０ｇが形成されないか、その幅が過度に狭くなる場合がある。このため、幅ｗｐ１（及び幅ｗｐ２）は、隙間８０ｇが形成される広さ以上に設定される。
【００８４】
一方、幅ｗｐ１（及び幅ｗｐ２）が過度に広い（例えば１５μｍを超える）と、１枚の基板５から得られる半導体発光素子の数に制約が生じる。または、半導体発光素子のサイズに制約が生じる。このため、幅ｗｐ１（及び幅ｗｐ２）を１５μｍ以下にすることが、実用的に望ましい。
【００８５】
さらに、幅ｗｐ１（及び幅ｗｐ２）が１５μｍよりも大きい場合には、例えば、半導体発光素子作製時のフォトレジスト塗布の際に、表面張力によりフォトレジストが均等に塗布できない場合がある。これにより、フォトレジストのパターンに崩れが生じ、半導体発光素子の歩留まりが極端に悪くなる。この観点でも、幅ｗｐ１（及び幅ｗｐ２）を１５μｍ以下にすることが、望ましい。
【００８６】
なお、上記においては、距離ｗｐｐ（第１パターン部ｐ１及び第２パターン部ｐ２の配設ピッチ）は、４０μｍであるが、実施形態はこれに限らない。例えば、距離ｗｐｐは、１００μｍ以下とすることが望ましい。なお、距離ｗｐｐは、活性層３０の第１部分３０ａのＸ軸方向に沿う中心と、活性層３０の第２部分３０ｂの前記第１方向に沿う中心と、の距離の２倍程度に相当する。
【００８７】
すなわち、半導体発光素子１１０において、第１部分３０ａのＸ軸方向に沿う中心と、第２部分３０ｂのＸ軸方向に沿う中心と、の距離（距離ｗｐｐの１／２）は、５０μｍ以下とすることが望ましい。これにより、第１領域ｒ１の幅が広く設定され、１枚の基板５から得られる半導体発光素子の数が増える。
【００８８】
また、第１部分３０ａのＸ軸方向に沿う中心と、第２部分３０ｂのＸ軸方向に沿う中心と、の距離は、１５μｍ以上とすることが望ましい。すなわち、距離ｗｐｐ（第１パターン部ｐ１及び第２パターン部ｐ２の配設ピッチ）は、３０μｍ以上にすることが望ましい。これにより、第１パターン部ｐ１及び第２パターン部ｐ２の上に隙間８０ｇが形成されやすくなる。  
なお、上記の距離は、例えば半導体発光素子１１０の断面を電子顕微鏡によって顕微鏡観察することで測定できる。なお、測定の手法は任意である。
【００８９】
以下、本実施形態に係る製造方法の１つの例について説明する。  
窒化物半導体（例えばＧａＮ）の基板５を、分子線エピタキシャル（ＭＢＥ）装置内に設置する。基板５の厚さは、例えば４００μｍである。窒素ラジカルを照射しながら、基板温度を７００℃に上昇させる。Ｚｎソースのシャッタを開けると同時に、窒素ラジカルを酸素ラジカルに切り替える。これにより、基板５の主面５ａ上に、ＺｎＯ膜（第１酸化物結晶膜６ａ）がエピタキシャル成長する。ＺｎＯ膜の厚さは、約１０ｎｍ（例えば５ｎｍ以上１５ｎｍ以下）である。
【００９０】
Ｚｎソースのシャッタを閉め、基板温度が５００℃になるまで酸素ラジカルを基板５に照射しながら基板温度を下る。基板温度が５００℃未満においては酸素ラジカルの照射せずに基板温度をさらに下げる。基板温度が室温まで低下した後、基板５をＭＢＥ装置から取り出す。
【００９１】
取りだした基板５を熱ＣＶＤ装置内に設置し、基板５の上のＺｎＯ膜の上にＳｉＯ２膜を成膜する。ＳｉＯ２膜の厚さは、約１００ｎｍ（例えば５０ｎｍ以上１５０ｎｍ以下）である。基板５を熱ＣＶＤ装置から取り出す。
【００９２】
ＳｉＯ２膜を、フォトレジストを用いてパターニングする。具体的には、基板５のＧａＮの（１−１００）に対して平行な方向に沿う帯状のパターンにＳｉＯ２膜を加工する。このパターンにおいて、ＳｉＯ２膜の帯の幅が１０μｍで、帯の周期が４０μｍである。このような形状のＳｉＯ２膜が残るように、ＳｉＯ２膜の上にフォトレジストを形成する。このフォトレジストをマスクにして、フォトレジストに覆われていない部分のＳｉＯ２膜をエッチングする。
【００９３】
これにより、図５（ａ）及び図５（ｂ）に表したように、ストライプ状（帯状）のＳｉＯ２膜が得られる。この加工後のＳｉＯ２膜が、第１パターン部ｐ１及び第２パターン部ｐ２などになる。
【００９４】
次に、この基板５をＭＯＣＶＤ装置内に配置する。そして、第１半導体結晶膜８０ａを成長させる。このとき、用いる原料は、例えば、トリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）、トリメチルインジウム（ＴＭＩ）、ビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）、アンモニア（ＮＨ３）及びシラン（ＳｉＨ４）が用いられる。さらに、キャリアガスとして水素及び窒素が用いられる。
【００９５】
具体的には、基板５を例えば１０００℃に加熱し、ＴＭＧ、ＮＨ３及びＳｉＨ４を用いて、ｎ形ＧａＮ層を成長させる。このとき、キャリアガスとして窒素を用い、アンモニアを６Ｌ／分、ＴＭＧを５０ｃｃ／分、及び、ＳｉＨ４を１０ｃｃ／分で、ｎ形ＧａＮ層を成長させる。この成長の時間は、例えば、１０分間である。さらに、水素を導入し、かつ、アンモニアを１２Ｌ/分、ＴＭＧを５０ｃｃ／分、及び、ＳｉＨ４を１０ｃｃ／分で、ｎ形ＧａＮ層を成長させる。これにより、ＳｉＯ２膜の上の横方向成長速度がコントロールされる。この成長の時間は、例えば、７０分である。この成長条件を用いると、ＳｉＯ２膜の上で、第１半導体結晶膜８０ａが連続的になることが抑制される。
【００９６】
この後、ＴＭＩを原料として加え、活性層３０を成長させる。例えば、井戸層３２の成長においてはＩｎ濃度が１０％になり、障壁層３１の成長においては、Ｉｎ濃度が１％となるように、ＴＭＩの流量が調節される。
【００９７】
さらに、ＴＭＡを用いてＡｌＧａＮ層を成長させ、Ｃｐ２Ｍｇを不純物として用いてｐ形ＧａＮ層を成長させる。
【００９８】
これにより、図６（ａ）に例示したように、第１半導体層１０、活性層３０、及び、第２半導体層２０となる結晶膜２１が形成される。
【００９９】
上記の第１半導体層１０の成長において、ＺｎＯ膜（例えば第１領域ｒ１、第２領域ｒ２及び第３領域ｒ３など）から成長したＧａＮ層の厚さが１００ｎｍを超えると、ＧａＮ層は横方向にも成長し、ＳｉＯ２膜の上にもＧａＮ層が形成される。このとき、ＳｉＯ２膜と、ＧａＮ層の一部と、が接触する場合があるが、ＳｉＯ２膜とＧａＮ層とは接合していない。
【０１００】
例えば、ＧａＮ層の厚さが２μｍのときに、ＳｉＯ２膜上に形成されるＧａＮ層の横方向の幅（例えばＸ軸方向に沿った幅）は、約４．９μｍとなる。すなわち、ＳｉＯ２膜の第１パターン部ｐ１の両端から、４．９μｍの幅のＧａＮ層が第１パターン部ｐ１の上に覆い被さる。この後の第１半導体結晶膜８０ａの成長により、第１パターン部ｐ１（ＳｉＯ２膜）の上の空隙が埋められる場合があるが、第１パターン部ｐ１の上において、第１半導体結晶膜８０ａは接合せず、ウエットエッチングが可能な隙間８０ｇが残される。すなわち、隙間８０ｇが形成される。
【０１０１】
結晶成長の後、基板温度を下げ、基板５をＭＯＣＶＤ装置から取り出す。  
基板５を熱ＣＶＤ装置内に配置し、厚さ約９００ｎｍ（例えば８００ｎｍ以上１０００ｎｍ以下）のマスク用ＳｉＯ２膜を蒸着する。その後、その上に、フォトレジストを形成し、２０μｍの幅のストライプ状にフォトレジストを加工する。このストライプ状の複数のフォトレジストは、例えば、第１領域ｒ１（並びに第２領域ｒ２及び第３領域ｒ３）の上に形成される。すなわち、ストライプ状の複数のフォトレジストどうしの間の部分の位置に、第１パターン部ｐ１及び第２パターン部ｐ２の位置が対応する。このフォトレジストをマスクとして用い、マスク用ＳｉＯ２膜をドライエッチングにより加工する。
【０１０２】
このフォトレジストを剥離した後、加工されたマスク用ＳｉＯ２膜をマスクとして用い、第２半導体層２０（第１〜第４ｐ形層２０ｅ〜２０ｈ）の一部をドレイエッチングにより除去する。これにより、リッジ形状が形成される。この後、マスク用ＳｉＯ２膜を除去する。
【０１０３】
電子ビーム蒸着装置により、絶縁層６０となるＺｒＯ２膜を形成する。さらに、ＺｒＯ２膜の上にリッジ部の上方に位置する開口部を有するフォトレジストを形成する。このフォトレジストをマスクとして用い、ＺｒＯ２膜の一部をエッチングにより除去する。これにより、ＺｒＯ２膜のうちでリッジ部の上方に位置する部分が除去される。これにより、絶縁層６０が形成される。
【０１０４】
その後、基板５を電子ビーム蒸着装置内に配置し、Ｎｉ膜を蒸着し、さらに、Ａｕ膜を蒸着する。電子ビーム蒸着装置から基板５を取り出し、フォトレジストを除去すると共に、フォトレジスト上のＮｉ膜及びＡｕ膜をリフトオフにより除去する。ＺｒＯ２膜がエッチングされた領域に、Ｎｉ膜及びＡｕ膜が残る。  
これにより、図６（ｂ）に表したように、第２電極５１が形成される。
【０１０５】
基板５をアニール炉に配置し、４５０℃において酸素雰囲気中で、１分間のアニールを行う。
【０１０６】
この後、加工体の上に、３５μｍの幅と５５０μｍの長さとを有する開口部が設けられたレジストパターンを形成する。この開口部は、Ｘ軸方向及びＹ軸方向に沿って複数設けられる。その後、加工体を電子ビーム蒸着装置内に配置し、加工体の第２電極５１の側の面に、Ｔｉ膜を蒸着し、Ｐｔ膜を蒸着し、Ａｕ膜を蒸着する。
【０１０７】
加工体を電子ビーム蒸着装置から取り出し、レジストパターンを除去すると共に、レジストパターンの上のＴｉ膜、Ｐｔ膜及びＡｕ膜をリフトオフにより除去する。これにより、上記の開口部に、Ｔｉ膜、Ｐｔ膜及びＡｕ膜の積層構造を有する第２電極パッド５２が形成される。すなわち、複数の第２電極パッド５２が、Ｘ軸方向及びＹ軸方向に沿って設けられる。
【０１０８】
この後、図７（ａ）に表したように、第２電極パッド５２と支持基板５３とを接合する。支持基板５３のサイズ（Ｚ軸方向に沿ってみたときの長さと幅）は、例えば、基板５のサイズと同じである。支持基板５３には、孔５３ｈが設けられている。Ｚ軸方向に沿ってみたときに、孔５３ｈは、基板５の主面５ａ上に設けられた第１パターン部ｐ１（及び第２パターン部ｐ２）と重なる部分を有する。支持基板５３には、例えば、Ａｕメッキが施された銅板などが用いられる。例えば、支持基板５３の接合面には、ＡｕＳｎはんだ層が設けられている。例えば、Ｚ軸方向に沿ってみたときに、ＡｕＳｎはんだ層は、第２電極パッド５２と重なる部分を有する。
【０１０９】
図７（ａ）に表したように、第２電極パッド５２と、支持基板５３のＡｕＳｎはんだ層と、を対向させ、加熱し、第２電極パッド５２と、支持基板５３のＡｕＳｎ層と、を接合する。この時の温度は、例えば２５０℃である。
【０１１０】
この後、図７（ｂ）に表したように、加工体を、例えば、ＮＨ４Ｆと塩酸とを含む溶液に浸す。これにより、支持基板５３の孔５３ｈ、及び、隙間８０ｇを介して、ＳｉＯ２膜（第１パターン部ｐ１及び第２パターン部ｐ２）及びＺｎＯ膜（第１酸化物結晶膜６ａ）が、エッチングされて除去される。これにより、基板５が、第１半導体結晶膜８０ａから分離される。
【０１１１】
このように、本製造方法においては、基板５の主面５ａ上にＺｎＯ膜が形成され、ＺｎＯ膜が除去されることで、基板５の主面５ａ損傷を与えることなく、基板５を分離できる。この基板５は、再利用できる。
【０１１２】
基板５を剥離した後は、第１半導体結晶膜８０ａは支持基板５３に保持されている。支持基板５３を孔５３ｈに沿って分割する。さらに、第１半導体結晶膜８０ａをＹ軸方向に沿って分割する。すなわち、Ｙ軸方向に沿って設けられた第２電極パッド５２どうしの間で、第１半導体結晶膜８０ａを劈開により分断する。これにより、半導体発光素子１１０が作製される。
【０１１３】
このようにして作製された半導体発光素子１１０は、４０μｍの幅（Ｘ軸方向に沿った幅）と、６００μｍの長さ（Ｙ軸方向に沿った長さ）と、５００μｍの高さ（Ｚ軸方向に沿った高さ）と、を有する。一方、上記の製造方法を用いない参考例の半導体発光素子は、例えば４００μｍの幅と、６００μｍの長さと、１００μｍの高さと、を有する。このように、本実施形態に係る製造方法で作製される半導体発光素子１１０は、参考例の半導体発光素子に比べて、幅が狭い。このため、本実施形態に係る半導体発光素子１１０の製造工程中におけるハンドリングの位置を、参考例の場合のハンドリングの位置と変えてハンドリングすることができる。これにより、ハンドリングが容易になる。
【０１１４】
本実施形態に係る半導体発光素子１１０の幅が参考例に比べて狭いので、１枚の基板５から作製される半導体発光素子が参考例に比べて多い。例えば、実施形態において１枚の基板５から作製できる半導体発光素子の数は、参考例の場合の例えば１０倍である。
【０１１５】
そして、既に説明したように、半導体発光素子１１０においては、第１半導体層１０の側面が、活性層３０及び第２半導体層２０によって覆われる。これにより、表面伝導が非常に小さいため、パッシベーション膜を省略することができる。
【０１１６】
第１半導体結晶膜８０ａから分離した基板５においては、表面の損傷が抑制されている。
【０１１７】
一方、他の方法で基板５を半導体結晶膜から分離する参考例の場合は、基板５の表面に凹凸が形成されてしまう。このため、参考例において基板５を再利用しようとする場合には、基板５を研磨する等の処理が必要である。
【０１１８】
例えば、基板５の上に、半導体結晶膜を形成し、この半導体結晶膜をパターン加工して複数の半導体発光素子を形成する参考例の製造方法がある。この方法においては、実用的には、このパターニングの際に基板５の表面に凹凸が形成されてしまう。また、基板５の上に酸化物層を形成し、その上に半導体結晶膜を成長させる場合においても、エッチング工程の制御が難しく、やはり基板５に凹凸が形成される。
【０１１９】
例えば、基板５の上の酸化物層を厚くすると、エッチング工程のマージンが拡大する可能性があるが、歪みや熱膨張差により、その上に成長させる半導体結晶膜に欠陥が生じ易くなる。
【０１２０】
これに対し、実施形態においては、基板５の表面の損傷が抑制されているため、基板５を容易に再利用することができる。
【０１２１】
（第２の実施形態）  
図９は、第２の実施形態に係る半導体発光素子の構成を例示する模式的断面図である。  図９に表したように、本実施形態に係る半導体発光素子１２０も、第１半導体層１０と、第２半導体層２０と、活性層３０と、を備える。本具体例の半導体発光素子１２０は、ＬＥＤである。
【０１２２】
以下では、半導体発光素子１２０において、半導体発光素子１１０とは異なる部分について説明する。
【０１２３】
半導体発光素子１２０においては、第１半導体層１０は、第１ｎ形層１０ｅと、第２ｎ形層１０ｆと、を含む。これらの層は、Ｚ軸に沿って積層されている。
【０１２４】
第１ｎ形層１０ｅは、例えば、コンタクト層である。第１ｎ形層１０ｅには、例えば、ｎ形ＧａＮ層が用いられる。第１ｎ形層１０ｅの厚さは、例えば２μｍである。
【０１２５】
第２ｎ形層１０ｆには、例えば、Ｉｎ０．０２Ｇａ０．９８Ｎ層を用いることができる。第２ｎ形層１０ｆの厚さは、例えば１０ｎｍ（例えば５ｎｍ以上１５ｎｍ以下）である。
【０１２６】
第２半導体層２０は、第１ｐ形層２０ｅと、第２ｐ形層２０ｆと、第３ｐ形層２０ｇと、を含む。これらの層のうちの第３部分２０ａに対応する部分は、Ｚ軸に沿って積層されている。また、これらの層のうちの第４部分２０ｂに対応する部分は、Ｘ軸に沿って積層される。第３ｐ形層２０ｇは、第１ｐ形層２０ｅと第２ｐ形層２０ｆとの間に設けられる。
【０１２７】
第１ｐ形層２０ｅは、例えばコンタクト層である。第１ｐ形層２０ｅには、例えばｐ形ＧａＮ層を用いることができる。第１ｐ形層２０ｅのうちの第３部分２０ａにおける厚さは、例えば８０ｎｍ（例えば６０ｎｍ以上１００ｎｍ以下）である。
【０１２８】
第２ｐ形層２０ｆは、例えば電子閉じ込め層である。第２ｐ形層２０ｆには、例えばｐ形Ａｌ０．２Ｇａ０．８Ｎ層を用いることができる。第２ｐ形層２０ｆのうちの第３部分２０ａにおける厚さは、例えば１０ｎｍ（例えば５ｎｍ以上１５ｎｍ以下）である。
【０１２９】
第３ｐ形層２０ｇには、例えばｐ形Ｉｎ０．０２Ｇａ０．９８Ｎ層が用いられる。第３ｐ形層２０ｇのうちの第３部分２０ａの厚さは、例えば１０ｎｍ（例えば５ｎｍ以上１５ｎｍ以下）である。
【０１３０】
なお、半導体発光素子１２０においては、リッジ部は設けられていない。
【０１３１】
半導体発光素子１２０の活性層３０の構成は、半導体発光素子１１０の活性層３０の構成と同様である。
【０１３２】
半導体発光素子１２０においても、第１半導体層１０の側面１０ｓに対向して、活性層３０の第２部分３０ｂ及び第２半導体層２０の第４部分２０ｂが設けられる。これにより、第１半導体層１０の側面１０ｓにおいて、高い絶縁性が得られ、第１半導体層１０の側面１０ｓを覆うパッシベーション膜を省略できる。  
このように、実施形態に係る半導体発光素子１２０においても、安価で高性能の半導体発光素子が提供できる。
【０１３３】
半導体発光素子１２０も図４に例示した製造方法によって製造することができる。すなわち、窒化物半導体（例えばＧａＮ）の基板５の主面５ａ上に、第１酸化物結晶膜６ａを形成（ステップＳ１１０）し、第１酸化物結晶膜６ａの上の一部に第１パターン部ｐ１を有する第１酸化物層７ａを形成する（ステップＳ１２０）。基板５の厚さは、例えば４００μｍである。この例では、第１酸化物結晶膜６ａの厚さは、例えば、５ｎｍ（例えば３ｎｍ以上７ｎｍ以下）である。第１酸化物層７ａの厚さは、例えば、１００ｎｍ（例えば５０ｎｍ以上１５０ｎｍ以下）である。  
このとき、第１酸化物層７ａの平面パターンを半導体発光素子１１０のときとは変更することができる。
【０１３４】
図１０（ａ）及び図１０（ｂ）は、第２の実施形態に係る半導体発光素子の製造方法を例示する模式図である。  
すなわち、図１０（ｂ）は、１つの工程を例示する平面図である。図１０（ａ）は、図１０（ｂ）のＡ１−Ａ２線断面図である。
【０１３５】
図１０（ａ）及び図１０（ａ）に表したように、第１酸化物層７ａは、Ｙ軸方向に延在する第１パターン部ｐ１及び第２パターン部ｐ２に加え、第１交差パターン部ｑ１及び第２交差パターン部ｑ２と、を有する。第１交差パターン部ｑ１及び第２交差パターン部ｑ２は、第１パターン部ｐ１及び第２パターン部ｐ２と交差する。これにより、第１領域ｒ１の周囲は、これらのパターン部により区切られる。
【０１３６】
第１交差パターン部ｑ１と第１パターン部ｐ１との間の角度θ、及び、第１交差パターン部ｑ１と第２パターン部ｐ２との間の角度θは、６０度である。第２交差パターン部ｑ２と第１パターン部ｐ１との間の角度θ、及び、第２交差パターン部ｑ２と第２パターン部ｐ２との間の角度θは、６０度である。
【０１３７】
例えば、第１パターン部ｐ１及び第２パターン部ｐ２が延在するＹ軸方向は、基板５のＧａＮ結晶の（１−１００）に対して平行な方向である。一方、第１交差パターン部ｑ１及び第２交差パターン部ｑ２が延在する方向は、ＧａＮ結晶の（０−１１０）に対して平行な方向である。ここで、第１交差パターン部ｑ１及び第２交差パターン部ｑ２が延在する方向に対して垂直で、Ｚ軸に対して垂直な方向を交差配列方向とする。
【０１３８】
第１パターン部ｐ１及び第２パターン部ｐ２の幅（Ｘ軸方向に対して垂直な幅）は、それぞれ１０μｍである。第１パターン部ｐ１のＸ軸方向に沿った中心と、第２パターン部ｐ２のＸ軸方向に沿った中心と、のＸ軸方向に沿った距離（ピッチ）は、例えば１００μｍである。
【０１３９】
第１交差パターン部ｑ１及び第２交差パターン部ｑ２の幅（交差配列方向に沿う幅）は、それぞれ１０μｍである。第１交差パターン部ｑ１の交差配列方向に沿った中心と、第２交差パターン部ｑ２の交差配列方向に沿った中心と、の交差配列方向に沿った距離（ピッチ）は、例えば１００μｍである。
【０１４０】
第１領域ｒ１は、６０度または１２０度の角を有する平行四辺形である。  
このように、本実施形態においては、基板５の主面５ａに対して垂直な方向（Ｚ軸方向）から見たときの第１領域ｒ１の形状は、６０度または１２０度の角を有する多角形である。
【０１４１】
このような平面形状を有する第１酸化物層７ａを形成した後、第１の実施形態で説明した工程を実施する。  
すなわち、図６（ａ）に関して説明したように、第１酸化物結晶膜６ａのうちで第１パターン部ｐ１の両側に配置される第１領域ｒ１及び第２領域ｒ２の上に、第１半導体結晶膜８０ａを成長させる（ステップＳ１３０）。この第１半導体結晶膜８０ａは、基板５の結晶方位を反映した結晶方位を有し、窒化物半導体を含む。この場合も、第１パターン部ｐ１の上において、第１半導体結晶膜８０ａのうちで第１領域ｒ１の上から成長させた部分の少なくとも一部と、第１半導体結晶膜８０ａのうちで第２領域ｒ２の上から成長させた部分の少なくとも一部と、の間に隙間８０ｇを形成する。
【０１４２】
さらに、図６（ｂ）、図７（ａ）、図７（ｂ）及び図８に関して説明したステップＳ１４０及びステップＳ１５０を実施する。  
この例においては、支持基板５３の孔５３ｈは、例えば、第１パターン部ｐ１、第２パターン部ｐ２、第１交差パターン部ｑ１及び第２交差パターン部ｑ２の少なくとも一部に連通するように設けられている。基板５を第１半導体結晶膜８０ａから分離した後、支持基板５３を孔５３ｈに沿って分割する。これにより半導体発光素子１２０が形成できる。
【０１４３】
さらに、分離した基板５を再利用して、ステップＳ２１０〜ステップＳ２２０を実施することができる。
【０１４４】
このように、本実施形態に係る半導体発光素子１２０及びその製造方法によれば、安価で高性能の半導体発光素子及び半導体発光素子の製造方法が提供される。
【０１４５】
ＬＥＤをサファイア基板の上に作製した参考例の半導体発光素子においては、サファイア基板と半導体層とにおいて、格子整合しない。このため、この参考例においては、１×１０８ｃｍ−２程度の結晶欠陥が存在し、これが発光効率を低下させる原因となる。
【０１４６】
これに対し、本実施形態においては、窒化物半導体（例えばＧａＮ）の基板５の上に半導体発光素子が形成される。このため、半導体層における結晶欠陥は、１×１０６ｃｍ−２程度以下と非常に少ない。さらに、本実施形態に係る半導体発光素子においては、熱伝導性が良い。これらにより、優れた特性を有する半導体発光素子が提供できる。そして、本実施形態においては、結晶成長に用いたＧａＮの基板５は容易に再利用可能であるため、生産性が高く製造コストを低くすることができる。
【０１４７】
図１１（ａ）及び図１１（ｂ）は、第２の実施形態に係る半導体発光素子の別の製造方法を例示する模式的平面図である。  
これらの図は、本実施形態に係る別の半導体発光素子１２１及び１２２の製造方法の一部の工程をそれぞれ例示しており、第１酸化物層７ａの平面パターンを例示している。
【０１４８】
図１１（ａ）に表したように、半導体発光素子１２１の製造においては、第１酸化物層７ａから露出する第１酸化物結晶膜６ａの平面パターン（Ｚ軸方向に沿ってみたときのパタン）は、三角形である。この三角形は、６０度の角を有する。すなわち、例えば第１領域ｒ１、第２領域ｒ２及び第３領域ｒ３は、三角形である。この三角形の１つの辺は、例えば、窒化物半導体（例えばＧａＮ）の基板５の（１−１００）に対して平行である。また、この三角形の１つの辺は、例えば基板５の（０−１１０）に対して平行である。
【０１４９】
図１１（ｂ）に表したように、半導体発光素子１２２の製造においては、第１酸化物層７ａから露出する第１酸化物結晶膜６ａの平面パターンは、六角形である。この六角形は、１２０度の角を有する。すなわち、例えば第１領域ｒ１、第２領域ｒ２及び第３領域ｒ３は、六角形である。この六角形の１つの辺は、例えば、窒化物半導体（例えばＧａＮ）の基板５の（１−１００）に対して平行である。また、この六角形の１つの辺は、例えば基板５の（０−１１０）に対して平行である。
【０１５０】
このように、本実施形態においては、主面５ａに対して垂直な方向から見たときの第１領域ｒ１の形状は、６０度または１２０度の角を有する多角形である。さらに具体的には、第１領域ｒ１は、６０度の角を有する三角形、６０度の角を有する平行四辺形、及び、１２０度の角を有する六角形のいずれかであることが望ましい。これにより、六方晶である基板５の結晶方位と、形成する半導体発光素子の端面とが平行になり、半導体発光素子を作り易くなる。
【０１５１】
（第３の実施形態）  
第３の実施形態は、ウェーハに係る。  
図１２は、第３の実施形態に係るウェーハの構成を例示する模式的断面図である。  
図１２に表したように、本実施形態に係るウェーハ２１０は、基板５と、酸化物結晶膜６と、酸化物層７と、半導体結晶膜８０と、を備える。
【０１５２】
基板５は、窒化物半導体（例えばＧａＮ）を含む。基板５は、単結晶である。酸化物結晶膜６は、基板５の主面５ａ上に設けられる。酸化物結晶膜６には、第１実施形態に関して説明した第１酸化物結晶膜６ａを用いることができる。
【０１５３】
酸化物層７は、酸化物結晶膜６の上の一部に設けられる。酸化物層７は、第１パターン部ｐ１を有する。酸化物層７には、第１実施形態に関して説明した第１酸化物層７ａを用いることができる。
【０１５４】
半導体結晶膜８０は、酸化物結晶膜６のうちで第１パターン部ｐ１の両側に配置される第１領域ｒ１及び第２領域ｒ２の上に設けられる。半導体結晶膜８０は、基板５の結晶方位を反映した結晶方位を有し、窒化物半導体を含む。半導体結晶膜８０には、第１実施形態に関して説明した第１半導体結晶膜８０ａを用いることができる。
【０１５５】
半導体結晶膜８０は、第１パターン部ｐ１の上において、半導体結晶膜８０のうちで第１領域ｒ１の上から成長させた部分の少なくとも一部と、半導体結晶膜８０のうちで第２領域ｒ２の上から成長させた部分の少なくとも一部と、の間に設けられた隙間８０ｇを有する。  
これにより、安価で高性能の半導体発光素子を形成するためのウェーハが提供できる。
【０１５６】
なお、半導体結晶膜８０は、例えば、ｎ形である。すなわち、半導体結晶膜８０は、第１半導体層１０を含むことができる。ただし、半導体結晶膜８０は、ノンドープでも良い。すなわち、半導体結晶膜８０の上に、さらに、第１半導体層１０、活性層３０及び第２半導体層２０を形成して半導体発光素子を作製しても良い。
【０１５７】
また、半導体結晶膜８０は、第１半導体層１０、活性層３０及び第２半導体層２０を含んでも良い。この場合には、積層方向（基板５と第１半導体層１０との界面に対して垂直な方向であり、例えばＺ軸方向）に沿う第１部分３０ａの厚さｔ１は、第１半導体層１０の側面１０ｓから第２部分３０ｂの側面３０ｓに向かう第１方向（例えばＸ軸方向）に沿う第２部分３０ｂの厚さｔ２よりも厚い。また、積層方向に沿う第３部分２０ａの厚さｔ３は、第１方向に沿う第４部分２０ｂの厚さｔ４よりも厚い。
【０１５８】
本実施形態に係るウェーハの製造方法は、既に説明したステップＳ１１０〜Ｓ１５０を含むことができる。さらに、この製造方法は、既に説明したステップＳ２１０〜Ｓ２５０を含むことができる。  
これにより、安価で高性能の半導体発光素子を形成するためのウェーハが効率良く製造できる。
【０１５９】
安価なサファイア基板を用いた参考例では、素子の欠陥が多い。一方、ＧａＮ基板を用いた他の参考例では、欠陥は少ないが高価である。安価で、欠陥が少ない素子は、製造が難しい。
【０１６０】
上記のように、実施形態においては、窒化物半導体（例えばＧａＮ）の基板５の主面５ａ上に、第１酸化物結晶膜６ａ（例えば酸化亜鉛膜）を、エピタキシャル成長させる。この第１酸化物結晶膜６ａの厚さは、基板５と第１酸化物結晶膜６ａとにおける格子定数の違いによる歪みの影響、及び、熱膨張係数の違いによる歪みの影響を受けない厚さに設定される。第１酸化物結晶膜６ａの厚さは、例えば約１０ｎｍ（例えば０．５ｎｍ以上２０ｎｍ以下）である。
【０１６１】
その後、第１酸化物結晶膜６ａの一部の上に、第１酸化物層７ａ（例えばＳｉＯ２膜）を形成する。具体的には、例えば、第１酸化物結晶膜６ａの上に、ＳｉＯ２膜を形成し、このＳｉＯ２膜を所定の形状に加工し、第１酸化物層７ａを形成する。第１酸化物結晶膜６ａの一部が第１酸化物層７ａから露出する。
【０１６２】
その後、その上に、第１半導体結晶膜８０ａとして、窒化物半導体層（例えばＧａＮ層）を成長させる。このとき、第１酸化物結晶膜６ａの上からはＧａＮ層が成長し、ＳｉＯ２膜の上には成長しない。そして、半導体発光素子の層構造を形成する。このとき、ＳｉＯ２膜の上には、隙間８０ｇ（空隙）が残る。
【０１６３】
これにより、第１酸化物層７ａ及び第１酸化物結晶膜６ａのエッチング処理において高い精度での制御を必要とせず、第１酸化物層７ａ及び第１酸化物結晶膜６ａが容易に除去できる。これにより、結晶欠陥の発生を抑制した窒化物半導体層が得られる。そして、このときに、ＧａＮの基板５における凹形状の形成が抑制され、基板５の表面は平坦である。これにより、例えば、基板５の研磨が不要となる。これにより、生産性良く、基板５を再利用することができる。このように、実施形態によれば、窒化物半導体（例えばＧａＮ）の基板５上に高い品質の素子を形成し、基板５を効率良く剥離し、剥離後に基板５を容易に再利用できる。
【０１６４】
（第４の実施形態）  
第４の実施形態は、ウェーハに係る。  
図１３は、第４の実施形態に係るウェーハの構成を例示する模式的断面図である。  
図１３に表したように、本実施形態に係るウェーハ２２０は、基板５と、酸化物結晶膜６と、酸化物層７と、半導体結晶膜８０と、を備える。
【０１６５】
基板５は、半導体（例えばＳｉ）を含む。基板５は、単結晶である。酸化物結晶膜６は、基板５の主面５ａ上に設けられる。酸化物結晶膜６には、第１実施形態に関して説明した第１酸化物結晶膜６ａを用いることができる。
【０１６６】
酸化物層７は、酸化物結晶膜６の上の一部に設けられる。酸化物層７は、第１パターン部ｐ１を有する。酸化物層７には、第１実施形態に関して説明した第１酸化物層７ａを用いることができる。
【０１６７】
半導体結晶膜８０は、酸化物結晶膜６のうちで第１パターン部ｐ１の両側に配置される第１領域ｒ１及び第２領域ｒ２の上に設けられる。半導体結晶膜８０は、基板５の結晶方位を反映した結晶方位を有し、窒化物半導体を含む。半導体結晶膜８０には、第１実施形態に関して説明した第１半導体結晶膜８０ａを用いることができる。
【０１６８】
半導体結晶膜８０は、第１パターン部ｐ１の上において、半導体結晶膜８０のうちで第１領域ｒ１の上から成長させた部分の少なくとも一部と、半導体結晶膜８０のうちで第２領域ｒ２の上から成長させた部分の少なくとも一部と、の間に設けられた隙間８０ｇを有する。  
これにより、安価で高性能の半導体発光素子を形成するためのウェーハが提供できる。
【０１６９】
なお、半導体結晶膜８０は、例えば、ｎ形である。すなわち、半導体結晶膜８０は、第１半導体層１０を含むことができる。ただし、半導体結晶膜８０は、ノンドープでも良い。すなわち、半導体結晶膜８０の上に、さらに、第１半導体層１０、活性層３０及び第２半導体層２０を形成して半導体発光素子を作製しても良い。
【０１７０】
また、半導体結晶膜８０は、第１半導体層１０、活性層３０及び第２半導体層２０を含んでも良い。この場合には、積層方向（基板５と第１半導体層１０との界面に対して垂直な方向であり、例えばＺ軸方向）に沿う第１部分３０ａの厚さｔ１は、第１半導体層１０の側面１０ｓから第２部分３０ｂの側面３０ｓに向かう第１方向（例えばＸ軸方向）に沿う第２部分３０ｂの厚さｔ２よりも厚い。また、積層方向に沿う第３部分２０ａの厚さｔ３は、第１方向に沿う第４部分２０ｂの厚さｔ４よりも厚い。
【０１７１】
本実施形態に係るウェーハの製造方法は、既に説明したステップＳ１１０〜Ｓ１５０を含むことができる。さらに、この製造方法は、既に説明したステップＳ２１０〜Ｓ２５０を含むことができる。  
これにより、安価で高性能の半導体発光素子を形成するためのウェーハが効率良く製造できる。
【０１７２】
安価なサファイア基板を用いた参考例では、素子の欠陥が多い。一方、ＧａＮ基板を用いた他の参考例では、欠陥は少ないが高価である。安価で、欠陥が少ない素子は、製造が難しい。
【０１７３】
上記のように、実施形態においては、半導体（例えばＳｉ）の基板５の主面５ａ上に、第１酸化物結晶膜６ａ（例えば酸化亜鉛膜）を、エピタキシャル成長させる。この第１酸化物結晶膜６ａの厚さは、基板５と第１酸化物結晶膜６ａとにおける格子定数の違いによる歪みの影響、及び、熱膨張係数の違いによる歪みの影響を受けない厚さに設定される。第１酸化物結晶膜６ａの厚さは、例えば約１０ｎｍ（例えば０．５ｎｍ以上２０ｎｍ以下）である。
【０１７４】
その後、第１酸化物結晶膜６ａの一部の上に、第１酸化物層７ａ（例えばＳｉＯ２膜）を形成する。具体的には、例えば、第１酸化物結晶膜６ａの上に、ＳｉＯ２膜を形成し、このＳｉＯ２膜を所定の形状に加工し、第１酸化物層７ａを形成する。第１酸化物結晶膜６ａの一部が第１酸化物層７ａから露出する。
【０１７５】
その後、その上に、第１半導体結晶膜８０ａとして、窒化物半導体層（例えばＧａＮ層）を成長させる。このとき、第１酸化物結晶膜６ａの上からはＧａＮ層が成長し、ＳｉＯ２膜の上には成長しない。そして、半導体発光素子の層構造を形成する。このとき、ＳｉＯ２膜の上には、隙間８０ｇ（空隙）が残る。
【０１７６】
これにより、第１酸化物層７ａ及び第１酸化物結晶膜６ａのエッチング処理において高い精度での制御を必要とせず、第１酸化物層７ａ及び第１酸化物結晶膜６ａが容易に除去できる。これにより、結晶欠陥の発生を抑制した窒化物半導体層が得られる。そして、このときに、Ｓｉの基板５における凹形状の形成が抑制され、基板５の表面は平坦である。これにより、例えば、基板５の研磨が不要となる。これにより、生産性良く、基板５を再利用することができる。このように、実施形態によれば、半導体（例えばＳｉ）の基板５上に高い品質の素子を形成し、基板５を効率良く剥離し、剥離後に基板５を容易に再利用できる。
【０１７７】
実施形態によれば、安価で高性能の半導体発光素子、ウェーハ及び半導体発光素子の製造方法が提供できる。
【０１７８】
なお、本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電型などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
【０１７９】
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれは良い。
【０１８０】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体発光素子に含まれる第１半導体層、活性層、第２半導体層、支持基板、電極及び絶縁層、並びに、ウェーハに含まれる基板、酸化物結晶膜、酸化物層及び半導体結晶膜などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。  
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【０１８１】
その他、本発明の実施の形態として上述した半導体発光素子、ウェーハ及び半導体発光素子の製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子、ウェーハ及び半導体発光素子の製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
【０１８２】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【０１８３】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１８４】
５…基板、  ５ａ…主面、  ６…酸化物結晶膜、  ６ａ…第１酸化物結晶膜、  ７…酸化物層、  ７ａ…第１酸化物層、  １０…第１半導体層、  １０ｅ…第１ｎ形層、  １０ｆ…第２ｎ形層、  １０ｇ…第３ｎ形層、  １０ｓ…側面、  １０ｕ…上面、  ２０…第２半導体層、  ２０ａ…第３部分、  ２０ｂ…第４部分、  ２０ｅ…第１ｐ形層、  ２０ｆ…第２ｐ形層、  ２０ｇ…第３ｐ形層、  ２０ｈ…第４ｐ形層、  ２０ｓ…側面、  ２０ｕ…上面、  ２１…結晶膜、  ３０…活性層、  ３０ａ…第１部分、  ３０ｂ…第２部分、  ３０ｓ…側面、  ３０ｕ…上面、  ３１…障壁層、  ３２…井戸層、  ４０…第１電極、  ５１…第２電極、  ５２…第２電極パッド、  ５３…支持基板、  ５３ｈ…孔、  ６０…絶縁層、  ８０ａ…第１半導体結晶膜、  ８０ｇ…隙間、  １１０、１２０、１２１、１２２…半導体発光素子、  ２１０、２２０…ウェーハ、  ｐ１、ｐ２…第１及び第２パターン部、  ｑ１、ｑ２…第１及び第２交差パターン部、  ｒ１、ｒ２、ｒ３…第１，第２及び第３領域、  ｔ１〜ｔ４…厚さ、  ｗｐ１、ｗｐ２…幅、  ｗｐｐ…距離、  ｗｒ１…幅、  θ…角度
【図１】
2012238835.tif 000003
【図２】
2012238835.tif 000004
【図３】
2012238835.tif 000005
【図４】
2012238835.tif 000006
【図５】
2012238835.tif 000007
【図６】
2012238835.tif 000008
【図７】
2012238835.tif 000009
【図８】
2012238835.tif 000010
【図９】
2012238835.tif 000011
【図１０】
2012238835.tif 000012
【図１１】
2012238835.tif 000013
【図１２】
2012238835.tif 000014
【図１３】
2012238835.tif 000015