(57)【要約】【課題】光電変換層表面のダメージが少なく、光電変換効率の良好なカルコパイライト構造の化合物半導体系光電変換素子を製造する。【解決手段】本発明の光電変換素子の製造方法は、基板上に下部電極と、Iｂ族元素とIIIｂ族元素とVIｂ族元素とからなる少なくとも１種のカルコパイライト構造の化合物半導体を主成分とする光電変換半導体層と、バッファ層と、透光性導電層と、上部電極との積層構造を有する光電変換素子の製造方法において、前記光電変換半導体層を多元蒸着法によって成膜する工程（Ａ）と、該光電変換半導体層のバッファ層側の表面が大気に曝される前に、該表面の略全面を覆うように保護膜を成膜する工程（Ｂ）と、該工程（Ｂ）実施後に得られる保護膜付き基板を大気中に取り出す工程（Ｃ）と、前記光電変換半導体層上に前記バッファ層を液相法により成膜する工程（Ｄ）とを順次有する。【選択図】図１Ａ
2012009494.tif 000002
【特許請求の範囲】
【請求項１】
基板上に下部電極と、Iｂ族元素とIIIｂ族元素とVIｂ族元素とからなる少なくとも１種のカルコパイライト構造の化合物半導体を主成分とする光電変換半導体層と、バッファ層と、透光性導電層と、上部電極との積層構造を有する光電変換素子の製造方法において、
前記光電変換半導体層を多元蒸着法によって成膜する工程（Ａ）と、
該光電変換半導体層のバッファ層側の表面が大気に曝される前に、該表面の略全面を覆うように保護膜を成膜する工程（Ｂ）と、
該工程（Ｂ）実施後に得られる保護膜付き基板を大気中に取り出す工程（Ｃ）と、
前記光電変換半導体層上に前記バッファ層を液相法により成膜する工程（Ｄ）とを順次有することを特徴とする光電変換素子の製造方法。
【請求項２】
前記工程（Ｄ）において、前記バッファ層を成膜する前に前記保護膜を除去することを特徴とする請求項１に記載の光電変換素子の製造方法。
【請求項３】
前記工程（Ｄ）において、前記バッファ層の成膜前に、該バッファ層の成膜面に表面処理を施す前処理工程を有し、該前処理工程において前記保護膜を除去することを特徴とする請求項２に記載の光電変換素子の製造方法。
【請求項４】
前記前処理において、前記表面処理と前記保護膜の除去を同一の処理液にて実施することを特徴とする請求項３に記載の光電変換素子の製造方法。
【請求項５】
前記処理液として、ＫＣＮ水溶液（不可避不純物を含んでもよい）を用いることを特徴とする請求項３又は４に記載の光電変換素子の製造方法。
【請求項６】
前記保護膜の主成分がセレン化銅または硫化銅であることを特徴とする請求項３〜５のいずれかに記載の光電変換素子の製造方法。
【請求項７】
前記保護膜が固相状態となる成膜温度にて、前記保護膜を前記表面上に成膜することを特徴とする請求項１〜６のいずれかに記載の光電変換素子の製造方法。
【請求項８】
前記液相法が化学浴析出法であることを特徴とする請求項１〜７のいずれかに記載の光電変換素子の製造方法。
【請求項９】
前記光電変換半導体層の主成分が、
Ｃｕ及びＡｇからなる群より選択された少なくとも１種のIｂ族元素と、
Ａｌ，Ｇａ及びＩｎからなる群より選択された少なくとも１種のIIIｂ族元素と、
Ｓ，Ｓｅ，及びＴｅからなる群から選択された少なくとも１種のVIｂ族元素とからなる少なくとも１種の化合物半導体であることを特徴とする請求項１〜８のいずれかに記載の光電変換素子の製造方法。
【請求項１０】
基板上に下部電極と、光電変換半導体層と、バッファ層と、透光性導電層と、上部電極との積層構造を有する光電変換素子の製造に用いる光電変換半導体層付き基板であって、
基板上に、下部電極と、Iｂ族元素とIIIｂ族元素とVIｂ族元素とからなる少なくとも１種のカルコパイライト構造の化合物半導体を主成分とする光電変換半導体層と、
該光電変換半導体層の前記バッファ層を成膜する側の表面の略全面に形成された保護膜とを備え、
該保護膜が、前記バッファ層を化学浴析出法により成膜する前に該バッファ層を成膜する面の表面処理をする処理液により除去可能なものであることを特徴とする光電変換半導体層付き基板。
【請求項１１】
前記保護膜が、ＫＣＮ水溶液により除去可能なものであることを特徴とする請求項１０に記載の光電変換半導体層付き基板。
【請求項１２】
前記保護膜の主成分が、セレン化銅であることを特徴とする請求項１０又は１１に記載の光電変換半導体層付き基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体系光電変換素子の製造方法及び、化合物半導体系光電変換素子の製造に好適な光電変換半導体層付き基板に関するものである。
【背景技術】
【０００２】
光電変換層とこれに導通する電極とを備えた光電変換素子が、太陽電池等の用途に使用されている。光電変換層としては、従来からＳｉ系が主流であったが、近年、Iｂ族元素とIIIｂ族元素とVIｂ族元素とからなるＣＩＳあるいはＣＩＧＳ系等のカルコパイライト構造の化合物半導体系光電変換層が、光吸収効率が高く、また、フレキシブル基板にも成膜が容易であることから注目されている。
【０００３】
ＣＩ（Ｇ）Ｓは、一般式Ｃｕ１−ｚＩｎ１−ｘＧａｘＳｅ２−ｙＳｙ（式中、０≦ｘ≦１，０≦ｙ≦２，０≦ｚ≦１）で表される化合物半導体であり、ｘ＝０のときがＣＩＳ系、ｘ＞０のときがＣＩＧＳ系である。本明細書では、ＣＩＳとＣＩＧＳとを合わせて「ＣＩ（Ｇ）Ｓ」と表記してある。
【０００４】
ＣＩ（Ｇ）Ｓ系等の従来の薄膜系光電変換素子においては一般に、光電変換層とその上に形成される透光性導電層（透明電極）との間にバッファ層が設けられている。バッファ層の役割としては、（１）光生成キャリアの再結合の防止、（２）バンド不連続の整合、（３）格子整合、及び（４）光電変換層の表面凹凸のカバレッジ等が考えられる。
【０００５】
ＣＩ（Ｇ）Ｓ層は、主に、真空蒸着法やスパッタ法等の気相法により成膜される。これに対し、バッファ層は、表面凹凸のカバレッジ性が良好であることから、化学浴析出法（ＣＢＤ：Chemical Bath Deposition法）等の液相法により通常成膜されている。
【０００６】
例えば、特許文献１では、ＣＩＳ系太陽電池の製造方法において、光電変換層を蒸着により成膜した後、ＣＢＤ法により、亜鉛含有化合物と、硫黄含有化合物と、アンモニウム塩とを含む反応液を用いたＺｎ（Ｏ，ＯＨ，Ｓ）バッファ層の製造方法が開示されている。
【０００７】
一方、ＣＩ（Ｇ）Ｓ層は、表面にセレン化銅や硫化銅等の異相が形成されやすく、この異相の存在により光電変換効率が低下することが知られている。従って、ＣＢＤ法によるバッファ層の成膜前の前処理として上記異相を除去する表面処理を実施する方法や（例えば特許文献２）、異相の形成を抑制するために、ＣＩ（Ｇ）Ｓ層表面にカドミウムドープ層をイオンビームスパッタ法で成膜した後にバッファ層を成膜する方法が開示されている。（特許文献３）
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０００−３３２２８０号公報
【特許文献２】特許第３７７７２８１号公報
【特許文献３】特開２０００−１５０９３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、バッファ層の成膜を液相法により行う場合は、ＣＩ（Ｇ）Ｓ層の表面が大気に曝された後に、バッファ層の成膜あるいはその前処理を実施することになる。ＣＩ（Ｇ）Ｓ表面は大気中に曝されると、バッファ層の形成の前処理や水洗によって取り除くことができない酸化物の生成や塵の付着などのダメージを受けやすく、光電変換効率の低下を招き、高い光電変換効率を得ることが難しい。更に、そのダメージの制御が困難であることから、信頼性の高い光電変換素子の製造が難しい。
【００１０】
また、かかる課題は、ＣＩ（Ｇ）Ｓ系に限らず、Iｂ族元素とIIIｂ族元素とVIｂ族元素とからなるカルコパイライト構造の化合物半導体系光電変換層を備える光電変換素子にも同様に存在する。
【００１１】
本発明は上記事情に鑑みてなされたものであり、光電変換層表面のダメージが少なく、光電変換効率の良好なカルコパイライト構造の化合物半導体系光電変換素子を製造する方法を提供することを目的とするものである。
【００１２】
また、本発明は、光電変換層表面のダメージが少ない光電変換素子を製造可能であり、液相法によるバッファ層の成膜の前処理により除去可能な光電変換半導体層付き基板を提供することを目的とするものである。
【課題を解決するための手段】
【００１３】
本発明の光電変換素子の製造方法は、基板上に下部電極と、Iｂ族元素とIIIｂ族元素とVIｂ族元素とからなる少なくとも１種のカルコパイライト構造の化合物半導体を主成分とする光電変換半導体層と、バッファ層と、透光性導電層と、上部電極との積層構造を有する光電変換素子の製造方法において、
前記光電変換半導体層を多元蒸着法によって成膜する工程（Ａ）と、
該光電変換半導体層のバッファ層側の表面が大気に曝される前に、該表面の略全面を覆うように保護膜を成膜する工程（Ｂ）と、
該工程（Ｂ）実施後に得られる保護膜付き基板を大気中に取り出す工程（Ｃ）と、
前記光電変換半導体層上に前記バッファ層を液相法により成膜する工程（Ｄ）とを順次有することを特徴とするものである。
【００１４】
ここで、工程（Ｂ）において、「大気に曝される前に」とあるが、製造工程において、必ずその表面が大気に曝されると意味するものではなく、「その表面が大気に曝される場合には、その前に」との意味である。
【００１５】
また、工程（Ｄ）において、「前記光電変換半導体層上に前記バッファ層を成膜する」とあるが、光電変換半導体層上に直接バッファ層を成膜する場合、及び光電変換半導体上に保護膜等の他の層を介して成膜する場合の両方を意味するものとする。
【００１６】
前記工程（Ｄ）において、前記バッファ層を成膜する前に前記保護膜を除去することが好ましい。保護膜の除去は、前記バッファ層の成膜前に、該バッファ層の成膜面に表面処理を施す前処理工程を有する場合は、該前処理工程において前記保護膜を除去することが好ましく、かかる構成では、前記表面処理と前記保護膜の除去を同一の処理液にて実施することがより好ましい。前記保護膜の主成分が、セレン化銅である場合は、前記処理液として、ＫＣＮ水溶液（不可避不純物を含んでもよい）を用いることにより、表面処理と保護膜の除去を同時に実施することができる。
【００１７】
本明細書において、「主成分」とは、含量８０質量％以上の成分を意味する。
【００１８】
前記保護膜がセレン化銅を主成分とする場合は、固相状態となる成膜温度にて、前記保護膜を前記表面上に成膜することが好ましい。
【００１９】
本発明の光電変換素子の製造方法において、前記液相法は化学浴析出法であることが好ましい。
【００２０】
また、本発明の光電変換素子の製造方法において、前記光電変換半導体層の主成分は、Ｃｕ及びＡｇからなる群より選択された少なくとも１種のIｂ族元素と、Ａｌ，Ｇａ及びＩｎからなる群より選択された少なくとも１種のIIIｂ族元素と、Ｓ，Ｓｅ，及びＴｅからなる群から選択された少なくとも１種のVIｂ族元素とからなる少なくとも１種の化合物半導体であることが好ましい。
【００２１】
本発明の光電変換層つき基板は、光電変換半導体層と、バッファ層と、透光性導電層と、上部電極との積層構造を有する光電変換素子の製造に用いる光電変換半導体層付き基板であって、
基板上に、下部電極と、Iｂ族元素とIIIｂ族元素とVIｂ族元素とからなる少なくとも１種のカルコパイライト構造の化合物半導体を主成分とする光電変換半導体層と、
該光電変換半導体層の前記バッファ層を成膜する側の表面の略全面に形成された保護膜とを備え、
該保護膜が、前記バッファ層を化学浴析出法により成膜する前に該バッファ層を成膜する面の表面処理をする処理液により除去可能なものであることを特徴とするものである。
【発明の効果】
【００２２】
本発明の光電変換素子の製造方法は、光電変換半導体層の成膜後、大気中に曝さずに光電変換半導体層の表面に保護膜を成膜する。従って、本発明によれば、バッファ層を液相法により成膜する際に、光電変換層表面を大気中に曝すことによる光電変換層表面のダメージを少なくし、光電変換効率の良好なカルコパイライト構造の化合物半導体系光電変換素子を製造することができる。
【００２３】
また、本発明の光電変換素子の製造方法の途中で得られる、大気中に取り出される光電変換半導体層付き基板は、光電変換半導体層の表面が保護膜により覆われているので、大気中に取り出して放置しておいても、光電変換層表面の大気曝露によるダメージを受けることがない。更に、保護膜を、液相法によるバッファ層の成膜の前処理により除去可能なものとすることにより、保護膜の除去工程を新たに必要とすることなく、光電変換効率の良好なカルコパイライト構造の化合物半導体系光電変換素子を製造することができる。
【図面の簡単な説明】
【００２４】
【図１Ａ】本発明に係る枚様式の実施形態の光電変換素子の製造工程を示す概略断面図（その１）
【図１Ｂ】本発明に係る枚様式の実施形態の光電変換素子の製造工程を示す概略断面図（その２）
【図２】セレン化銅の状態図
【図３Ａ】本発明に係るロールトゥトール方式の実施形態の光電変換素子の製造工程を示す概略断面図（その１）
【図３Ｂ】本発明に係るロールトゥトール方式の実施形態の光電変換素子の製造工程を示す概略断面図（その２）
【図４】実施例１の光電変換半導体層付き基板の厚み方向断面ＳＥＭ写真。（ａ）は保護膜形成前、（ｂ）は保護膜形成後、（ｃ）は保護膜除去後
【図５】実施例１において保護膜の除去前後の光電変換半導体層付き基板の表面のＸＲＤ解析結果を示す図。
【発明を実施するための形態】
【００２５】
以下、本発明について詳細に説明する。
【００２６】
「光電変換素子の製造方法」
図面を参照して、本発明の光電変換素子の製造方法について説明する。図１Ａ及び図１Ｂは、本発明にかかる一実施形態の光電変換素子の製造方法を示す概略断面図である。視認しやすくするため、各構成要素の縮尺等は実際のものとは適宜異ならせてある。
【００２７】
図１Ａ，Ｂに示されるように、本発明の光電変換素子の製造方法は、基板１０上に下部電極２０と、Iｂ族元素とIIIｂ族元素とVIｂ族元素とからなる少なくとも１種のカルコパイライト構造の化合物半導体を主成分とする光電変換半導体層３０と、バッファ層５０と、透光性導電層６０と、上部電極７０との積層構造を有する光電変換素子３の製造方法において、
光電変換半導体層３０を多元蒸着法によって成膜する工程（Ａ）と、
光電変換半導体層３０のバッファ層５０側の表面３０ｓが大気に曝される前に、表面３０ｓの略全面を覆うように保護膜４０を成膜する工程（Ｂ）と、
該工程（Ｂ）実施後に得られる保護膜付き基板１を大気中に取り出す工程（Ｃ）と、
前記光電変換半導体層３０上にバッファ層４０を液相法により成膜する工程（Ｄ）とを順次有することを特徴とする。
【００２８】
「背景技術」の項目において述べたように、ＣＩ（Ｇ）Ｓ等の化合物半導体系光電変換半導体層は、主に、真空蒸着法等の気相法により成膜されるのに対し、バッファ層は、化学浴析出法（ＣＢＤ：Chemical Bath Deposition法）等の液相法により通常成膜される。
【００２９】
本発明の光電変換素子の製造方法において、光電変換半導体層３０は、変換効率の良い光電変換半導体層の製造が可能な多元蒸着法により成膜する。多元蒸着法としては特に制限なく、三段階法やバイレイヤー法など、選択することができる。
【００３０】
また、バッファ層の成膜方法は特に制限されないが、安定した環境で適度な速度で成膜が可能な、化学浴析出法（ＣＢＤ：Chemical Bath Deposition法）が好ましい。「ＣＢＤ法」とは、一般式  [Ｍ（Ｌ）ｉ] ｍ＋  ⇔  Ｍｎ＋＋ｉＬ（式中、Ｍ：金属元素、Ｌ：配位子、ｍ，ｎ，ｉ：正数を各々示す。）で表されるような平衡によって過飽和条件となる濃度とｐＨを有する金属イオン溶液を反応液として用い、金属イオンＭの錯体を形成させることで、安定した環境でゆっくりと基板上に結晶を析出させる方法である。
【００３１】
通常、多元蒸着法による光電変換半導体層の成膜後は、そのまま蒸着装置から大気中に取り出され、光電変換半導体層表面の異相成分等を除去する前処理を施した後、液相法によるバッファ層成膜を実施する。従って、大気中に取り出されてからバッファ層成膜工程に入るまで（バッファ層成膜前の前処理を含む）の間に、光電変換半導体層表面が大気に曝されることになる。
【００３２】
既に述べたように、Iｂ族元素とIIIｂ族元素とVIｂ族元素とからなる少なくとも１種のカルコパイライト構造の化合物半導体を主成分とする光電変換半導体層３０は、大気中に曝されると、大気中のゴミの付着や、表面の酸化などによりダメージを受ける。従って、現状はできるだけ光電変換半導体層３０の表面が大気に曝される時間が少なくなるように、できるだけ速やかにバッファ層成膜工程を実施するようにしている。しかしながら、この方法では、光電変換半導体層３０の表面は、大部分が大気中において露出される上、大気に曝される時間にもばらつきがあるため、ダメージの程度にもばらつきを生じる。従って、光電変換効率の低下及び面内均一性の低下が避けられない。
【００３３】
本発明では、多元蒸着法による光電変換半導体層３０の成膜に引き続き、真空下にて保護膜４０を光電変換半導体層３０表面の略全面に成膜してから大気中に取り出す構成としている。従って、大気中に取り出された光電変換半導体層付き基板１の表面にはほとんど光電変換半導体層３０が露出されていない。従って、光電変換半導体層３０が大気に曝されることなくバッファ層成膜工程又はその前処理に入ることができるため、ＣＩ（Ｇ）Ｓ層の大気曝露によるダメージを非常に小さくすることができる。
【００３４】
ここで、「略全面」を覆うとしているが、本発明においては「全面」を覆っていることが最も効果的である。しかしながら、一部露出部分があったとしてもその大きさは小さくなるものの効果は得ることができる。
【００３５】
保護膜４０としては、光電変換半導体層３０の表面への成膜により該表面に大きなダメージを与えないものであり、光電変換半導体層３０表面のカバレッジ性が良好なものであることが好ましい。
【００３６】
また、保護膜４０は、その存在により光電変換素子特性に悪影響を及ぼさないもの、あるいは、その影響がわずかであるものは、保護膜４０は除去可能なものでなくてもよい。かかる態様では、保護膜４０で覆われている光電変換半導体層３０の表面は大気曝露されることなく、バッファ層５０を成膜することができる。
【００３７】
一方、保護膜４０は、光電変換素子特性に好影響を与えるものでなければ除去されることが好ましい。かかる態様では、後工程の保護膜４０の除去工程後、バッファ層５０の成膜までの間に光電変換半導体層３０の表面が大気に曝される可能性があるが、保護膜４０の除去からバッファ層５０の成膜までには、保護膜４０の除去液の水洗工程があるのみであり、その間の光電変換半導体層３０の表面の大気曝露時間及びその面積はわずかである。従って、保護膜４０を成膜せずにバッファ層５０の成膜工程を実施する従来の製造方法に比して、光電変換半導体層３０の表面の大気曝露によるダメージを大幅に低減させ、光電変換効率の良好なカルコパイライト構造の化合物半導体系光電変換素子を製造することができる。  
以下に、保護膜４０を除去する態様を例に本発明の光電変換素子の製造方法を説明する。
【００３８】
本実施形態の光電変換素子３の製造方法では、基板１０上に下部電極層２０が成膜された積層基板Ｂ上に、光電変換半導体層３０、及び保護膜４０の成膜を真空系気相成膜により実施した後（図１Ａ）、保護膜４０が表面に形成された光電変換半導体層付き基板１を大気中に取り出して、バッファ層５０を成膜し、その後透明電極層６０、取り出し電極７０を形成する（図１Ｂ）。光電変換素子３において、窓層を有する構成としてもよいが本実施形態では説明を省略する。
【００３９】
図１Ａは、真空系気相成膜を実施する成膜工程の態様の一例を模式的に示した概略図である。図１Ａに示される成膜装置においては、直線状に順に連結配置された、基板導入室Ａ０、光電変換半導体層多元蒸着室Ａ３０、保護膜成膜室Ａ４０および基板排出室Ａ１からなる４つのチャンバーと、基板１０上に下部電極層２０積層基板Ｂを導入室Ａ０から排出室Ａ１に直線状に移動させる基板搬送機構Ｒとを備えている。
【００４０】
基板導入室Ａ０および基板排出室Ａ１は、それぞれ積層基板Ｂを導入するためのチャンバーおよび排出するためのチャンバーである。基板導入室Ａ０には、光電変換半導体層蒸着前の積層基板Ｂを収納する処理前基板収納部として、複数枚の基板を収納可能な基板収納トレイＴ１が備えられ、基板排出室Ａ１には、表面に保護膜４０が成膜された光電変換半導体層付き基板１を収納する処理済基板収納部として、複数枚の基板を収納可能な基板収納トレイＴ２が備えられている。
【００４１】
基板導入室Ａ０、多元蒸着室Ａ３０、保護膜成膜室Ａ４０および基板排出室Ａ１は、必要に応じて排気装置（図示せず）によって略真空に排気される。例えば、基板導入室Ａ０および排出室Ａ１には内部を真空排気する排気ポンプとして、ターボ分子ポンプが備えられ、多元蒸着室Ａ３０、保護膜成膜室Ａ４０の各チャンバーには、内部を真空排気する排気ポンプとしての油拡散ポンプが備えられている（図示略）。
【００４２】
基板搬送機構Ｒは、搬送方向上流側である基板導入室Ａ０から下流側である基板排出室Ａ１に向かって積層基板Ｂを直線的に移動させるための機構であり、たとえば、ローラなどを備えた構成とすることができる。本実施形態においては、基板搬送機構Ｒは、成膜する積層基板の幅方向の両端を支えるべく２列に且つ基板搬送方向に沿って等間隔で配列された複数のコロと、各列のコロを接続したチェーン（図示略）とを有しており、チャンバー外のモーター（図示略）に回転導入端子を介して接続したチェーンが走行し、それによりコロが回転して積層基板Ｂを搬送するよう構成されている。
【００４３】
多元蒸着室Ａ３０、及び保護膜成膜室Ａ４０の基板搬送機構Ｒの下方にはそれぞれの気相成膜に用いる原料源Ｓ３０，Ｓ４０が設置されている。原料源の態様は、その気相成膜方法によって適した態様とすればよい。例えばスパッタ成膜である場合は、ターゲット、蒸着の場合は蒸着源が配置されればよい。
【００４４】
多元蒸着室Ａ３０は、光電変換半導体層３０を成膜するチャンバーであり、Ｓ３０は光電変換半導体層の構成元素の各蒸着源からなる蒸着源群を備えている。例えば、光電変換半導体層３０がＣＩＧＳ層である場合は、Ｃｕ、Ｇａ、Ｉｎの各蒸着源からなる蒸着源群およびＳｅ蒸着源が備えられている。
【００４５】
各蒸着源には、たとえば、蒸着用の坩堝を用いることができる。各蒸着源は、蒸気噴出開口を２以上備えるものであってもよい。各成膜室内にはヒータが取り付けられており（図示略）、温度制御が可能となっている。
【００４６】
＜基板＞
基板１０は、搬送機構Ｒにより搬送可能な基板であれば、特に制限されず、ガラス基板、表面に絶縁膜が成膜されたステンレス等の金属基板、Ａｌを主成分とするＡｌ基材の少なくとも一方の面側にＡｌ２Ｏ３を主成分とする陽極酸化膜が形成された陽極酸化基板、Ｆｅを主成分とするＦｅ材の少なくとも一方の面側にＡｌを主成分とするＡｌ材が複合された複合基材の少なくとも一方の面側にＡｌ２Ｏ３を主成分とする陽極酸化膜が形成された陽極酸化基板、Ｆｅを主成分とするＦｅ材の少なくとも一方の面側にＡｌを主成分とするＡｌ膜が成膜された基材の少なくとも一方の面側にＡｌ２Ｏ３を主成分とする陽極酸化膜が形成された陽極酸化基板、及びポリイミド等の樹脂基板等が挙げられる。
【００４７】
後記するロールトゥトール方式にも適用可能とする場合は、基板に可撓性があるものであることが好ましく、表面に絶縁膜が成膜された金属基板、陽極酸化基板、及び樹脂基板等の可撓性基板が好ましい。
【００４８】
＜下部電極成膜＞
まず、基板１０上に、下部電極２０を成膜する。下部電極２０の成膜方法は特に制限されないが、スパッタ法や蒸着法等の気相法が好ましい。下部電極２０の主成分としては特に制限されず、Ｍｏ，Ｃｒ，Ｗ，及びこれらの組合わせが好ましく、Ｍｏ等が特に好ましい。下部電極２０の膜厚は制限されず、２００〜１０００ｎｍ程度が好ましい。
【００４９】
下部電極を蒸着により成膜する場合は、基板導入室Ａ０の基板収納トレイＴ１には、基板１０を格納しておき、下部電極成膜室を基板導入室Ａ０と多元蒸着室Ａ３０との間に設ける態様としてもよい。
【００５０】
＜基板導入＞
基板導入室Ａ０では、収納トレイＴ１に、基板１０上に下部電極層２０が成膜された積層基板Ｂ収納されており、収納トレイＴ１から、下部電極層２０が蒸着面となるように、搬送機構Ｒに設置され、搬送方向に直線的に搬送される。必要に応じて基板導入室Ａ０において加熱を行ってもよい。
【００５１】
＜光電変換半導体層成膜  ―工程（Ａ）―＞
下部電極２０が成膜された積層基板Ｂは、搬送機構Ｒによって多元蒸着室Ａ３０へと搬送される。
【００５２】
多元蒸着室Ａ３０では、積層基板Ｂは、加熱されると共に、下部電極２０の蒸着源に対向する一面に蒸着源群から光電変換半導体層の構成元素が供給されて、多元蒸着法により光電変換半導体層３０が成膜される。多元蒸着の方法は特に制限されず、三段階法やバイレイヤー法等、光電変換半導体層３０を好適に成膜可能な方法を用いることができる。
【００５３】
光電変換半導体層３０の主成分としては、Iｂ族元素とIIIｂ族元素とVIｂ族元素とからなる少なくとも１種のカルコパイライト構造の化合物半導体であれば特に制限されず、高光電変換効率が得られることから、
Ｃｕ及びＡｇからなる群より選択された少なくとも１種のIｂ族元素と、
Ａｌ，Ｇａ及びＩｎからなる群より選択された少なくとも１種のIIIｂ族元素と、
Ｓ，Ｓｅ，及びＴｅからなる群から選択された少なくとも１種のVIｂ族元素とからなる少なくとも１種の化合物半導体であることが好ましい。
【００５４】
上記化合物半導体としては、
ＣｕＡｌＳ２，ＣｕＧａＳ２，ＣｕＩｎＳ２，
ＣｕＡｌＳｅ２，ＣｕＧａＳｅ２，
ＡｇＡｌＳ２，ＡｇＧａＳ２，ＡｇＩｎＳ２，
ＡｇＡｌＳｅ２，ＡｇＧａＳｅ２，ＡｇＩｎＳｅ２，
ＡｇＡｌＴｅ２，ＡｇＧａＴｅ２，ＡｇＩｎＴｅ２，
Ｃｕ（Ｉｎ，Ａｌ）Ｓｅ２，Ｃｕ（Ｉｎ，Ｇａ）（Ｓ，Ｓｅ）２，
Ｃｕ１−ｚＩｎ１−ｘＧａｘＳｅ２−ｙＳｙ（式中、０≦ｘ≦１，０≦ｙ≦２，０≦ｚ≦１）（ＣＩ（Ｇ）Ｓ），
Ａｇ（Ｉｎ，Ｇａ）Ｓｅ２，及びＡｇ（Ｉｎ，Ｇａ）（Ｓ，Ｓｅ）２等が挙げられる。
【００５５】
光電変換半導体層３０の膜厚は特に制限されず、１．０〜３．０μｍが好ましく、２．３〜２．８μｍが特に好ましい。
【００５６】
バイレイヤー法の場合、多元蒸着室Ａ３０をその組成に応じて複数の蒸着室に分離された態様とすることが好ましい。光電変換半導体層３０が、ＣＩＧＳ層である場合を例に説明すると、例えば、第１の蒸着室にて、下部電極２０上には、まず、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ2、ＣｕxＳｅの各化合物が互いに相分離された状態で混合されてなる混合物（以下において、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ2：ＣｕxＳｅと表記する。）であって、Ｃｕ含有量の多い混合物を成膜し、その後、第２の蒸着室にてＣｕ蒸発量を第１の蒸着室におけるＣｕ蒸発量よりも抑制し、堆積するＣｕが微量になるようにして、第１の蒸着室において先に堆積されているＣｕxＳｅをＣｕ（Ｉｎ，Ｇａ）Ｓｅ2に転化させるように、各蒸着源の温度を制御して成膜する。ここで、Ｃｕ含有量の多いとは、目的とするＣＩＧＳ膜の化学量論比と比較してＣｕが多いものであることを意味する。
【００５７】
なお、かかる構成では、Ｓｅが抜けやすいため、多元蒸着室Ａ３０においてはＳｅは所望のＣＩＧＳ層の化学量論比よりも過剰に供給されるように、Ｓｅ蒸着源の温度を制御する。
【００５８】
光電変換半導体層３０が成膜された積層基板Ｂは、搬送機構Ｒにより保護膜成膜室Ａ４０に搬送されるが、保護膜４０を成膜する際に、成膜面の温度が高すぎると光電変換半導体層３０と保護膜４０との界面において光電変換半導体層に影響を及ぼす変化を生じやすい。従って、光電変換半導体層３０までが成膜された積層基板Ｂは、保護膜成膜室Ａ４０にて保護膜４０の成膜が開始される前までに、基板温度が３５０℃程度まで下がるように自然炉冷させる。従って、多元蒸着室Ａ３０と保護膜成膜室Ａ４０との間には冷却室を設けた構成とすることが好ましい。
【００５９】
光電変換半導体層３０がＣＩＧＳ層である場合は、自然炉冷時に、Ｓｅ蒸着源によりＳｅを供給させながら放射冷却させることが好ましいため、冷却室を設ける際には、Ｓｅ蒸着源を備えた冷却室とすることが好ましい。炉冷中にＣＩＧＳ膜面にＳｅを供給することにより、ＣＩＧＳ膜からのＳｅの再蒸発を防止して、Ｓｅ欠陥発生を抑制することができる。
【００６０】
＜保護膜成膜  ―工程（Ｂ）―＞
保護膜成膜室Ａ４０では、光電変換半導体層３０の表面に、該表面の略全面を覆うように保護膜４０を成膜する。保護膜４０の厚みは、光電変換半導体層３０の略全面を覆うことができる厚みであれば特に制限されないが、保護膜４０を後工程において除去することを考慮すると、保護膜４０の厚みは薄い方が好ましい。
【００６１】
保護膜４０の成膜方法としては特に制限されず、保護膜４０の組成に応じて好適な方法を用いてよい。保護膜４０としては、後工程のバッファ層５０の成膜前に除去可能なものであれば特に制限されないが、液相で除去可能なものであること好ましい。特に、バッファ層５０の成膜前に、バッファ層５０の成膜面に形成された異相成分（例えば、光電変換層がＣＩＧＳ層である場合はセレン化銅や硫化銅）や不純物等の除去を行うための表面処理を実施する態様では、該表面処理により同時に除去可能なものであることが好ましい。
【００６２】
本実施形態においても、上記光電変換層３０の表面に異相成分や不純物の存在により光電変換効率が低下することを抑制するために、上記表面処理を実施する。表面処理では、光電変換半導体層３０の異相成分を除去可能であり、且つ、基板１０，下部電極層２０，光電変換半導体層３０の各層、及びこれらの積層構造に悪影響を与えない処理液を使用する。従って、保護膜４０は、光電変換半導体層３０の異相成分と同様の成分を主成分とするものである場合、又は、該異相成分を除去可能な処理液にて除去（溶解）可能な成分を主成分とするものであることが好ましい。
【００６３】
具体的には、光電変換半導体層３０がＣＩＧＳ層である場合は、ＣＩＧＳ層表面に形成される異相としては、セレン化銅や硫化銅が挙げられる。セレン化銅及び硫化銅を除去する処理液としては、ＫＣＮ水溶液、アンモニア水、臭素水、多硫化アンモニウム溶液、多硫化ナトリウム溶液が知られており、中でもＫＣＮ水溶液は高い光電変換効率を実現しうる処理液であり、好ましい。従って、保護膜４０は、セレン化銅、硫化銅、及び上記処理液により除去可能なものであることが好ましく、ＫＣＮ水溶液で除去可能なものであることがより好ましい。保護膜４０を、液相法によるバッファ層５０の成膜の前処理により除去可能なものとすることにより、保護膜４０の除去工程を新たに必要とすることなく、光電変換効率の良好なカルコパイライト構造の化合物半導体系光電変換素子３を製造することができる。
【００６４】
保護膜４０がセレン化銅や硫化銅である場合は、ＣＩＧＳ層３０と同様の蒸着源をそのまま利用することができるので、あらたに保護膜４０成膜室を設けることなく、多元蒸着室３０において蒸着条件を変化させるだけで、保護膜４０を成膜することも可能であり、好ましい。一方、セレン化銅や硫化銅のように、ＣＩＧＳ層３０に含まれる成分の保護膜４０を成膜する場合には、硫化銅やセレン化銅が固相となる温度にて成膜することが好ましい。
【００６５】
図４は、セレン化銅の状態図（H. Rau et al., J. Solid State Chem. 1, 515(1970)）を示したものである。図４に示されるLiquid phase 及びsolid/liquid region以外の条件であればセレン化銅が固相となる条件である。従って、５２３℃以下であれば、セレン化銅の組成によらず固相状態で成膜することができるため、好ましい。
【００６６】
また、硫化銅についても同様で、硫化銅の状態図（例えば、D.J. Chakrabati et al., Bulletin of Alloy Phase Diagrams Vol.4, No.3(1983)）に示される、Liquid phase 及びsolid/liquid region以外の条件で成膜することが好ましい。
【００６７】
また、本出願人は、ＫＣＮ水溶液が毒性の高い処理液であることを考慮し、アミノ基を有する化合物（以下、アミノ基含有化合物とする。）と過酸化水素とを含む処理液により、良好に上記表面処理を実施できることを見出した。かかる処理液としては、エチレンジアミン、ジエチレントリアミン、トリエチレンテトラミン、テトラエチレンペンタミン、及びペンタエチレンヘキサミンからなる群より選ばれる少なくとも１種のアミノ基含有化合物を含むものが挙げられる。これらのアミノ基含有化合物は、表面処理液中に１〜３０質量％含まれることが好ましく、５〜２５質量％含まれることがより好ましく、１０〜２０質量％含まれることが更に好ましい。また、過酸化水素は、表面処理液中に０．０１〜１０質量％含まれることが好ましく、好ましくは０．０５〜８質量％含まれることがより好ましく、０．１〜５質量％含まれることが更に好ましい。
【００６８】
これらのアミン系表面処理液を前処理液として用いる場合は、これらのアミン系処理液にて容易に除去可能な保護膜４０であることが好ましく、セレン化銅、硫化銅、インジウムセレン等を主成分とするものなどが挙げられる。
【００６９】
保護膜４０が成膜されて得られた光電変換半導体層付き基板１は、基板排出室Ａ１に搬送されてさらに放冷された後、成膜済基板収納トレイＴ２に収納される。  
本実施形態では、以上のようにして、光電変換半導体層付き基板１を形成することができる。
【００７０】
本実施形態の光電変換半導体層付き基板１は、光電変換半導体層の表面が保護膜４０により覆われているので、大気中に取り出して放置しておいても、光電変換層表面の大気曝露によるダメージを受けることがない。
【００７１】
＜バッファ層成膜  ―工程（Ｃ），（Ｄ）−＞
次に、トレイＴ２に収納された光電変換半導体層付き基板１を大気中に取り出し（工程（Ｃ））、光電変換半導体層３０上にバッファ層５０を成膜する前に、前工程において成膜した保護膜４０の除去及び、光電変換半導体層３０の保護膜４０成膜面の表面処理を行う。
【００７２】
既に述べたように、保護膜４０の除去と、光電変換半導体層３０の保護膜４０成膜面の表面処理とは、同様の処理液により実施可能であることが好ましい。かかる処理液については既に工程（Ｂ）において説明したとおりである。
【００７３】
図１Ｂに示されるように、前処理ゾーンＺ１において、前処理液Ｌ４０の入った反応槽Ｐ中に、保護膜付き基板１を浸漬させて、保護膜４０及び光電変換半導体層３０表面の異相成分の除去を実施する。処理時間は、保護膜４０の厚みに応じて適宜変更してよい。
【００７４】
次いで、保護膜４０が除去され、異相除去の前処理が施された光電変換半導体層付き基板１を洗浄水Ｗの入った反応槽Ｐ中に浸漬させて洗浄し、速やかに、バッファ層成膜ゾーンＺ２において、バッファ層５０を液相法により成膜する。
【００７５】
本実施形態においてバッファ層５０はＣＢＤ法により成膜する。バッファ層５０としては、ＣｄＳ、ＺｎＳ，Ｚｎ（Ｓ，Ｏ）及び／又はＺｎ（Ｓ，Ｏ，ＯＨ）、ＳｎＳ，Ｓｎ（Ｓ，Ｏ）及び／又はＳｎ（Ｓ，Ｏ，ＯＨ）、ＩｎＳ，Ｉｎ（Ｓ，Ｏ）及び／又はＩｎ（Ｓ，Ｏ，ＯＨ）等の、Ｃｄ，Ｚｎ，Ｓｎ，Ｉｎからなる群より選ばれる少なくとも１種の金属元素を含む金属硫化物を含むことが好ましい。
【００７６】
バッファ層成膜ゾーンには、上記ＣＢＤ法に用いる反応液Ｌ５０の入った反応槽Ｐが設置されている。  
ＣＢＤ法において、上記バッファ層の構成物質の析出温度は、７０℃以上であることが好ましい。反応温度が７０℃未満では反応速度が遅くなり、薄膜が成長しない、あるいは薄膜成長しても実用的な反応速度で所望の厚み（例えば５０ｎｍ以上）を得るのが難しくなる。反応液Ｌ５０が水系の液体であるため、９０℃以下であることが好ましい。
【００７７】
反応液Ｌ５０は、バッファ層５０がＣｄＳを主成分とするものである場合は、ＣｄＳＯ４水溶液，チオ尿素水溶液，アンモニア水溶液を所定量混合した反応液が挙げられる。かかる反応液Ｌ５０としては、例えば、ＣｄＳＯ４０．０００１Ｍ，チオ尿素水溶液０．１０Ｍ，アンモニア水溶液２．０Ｍ含むものが挙げられ、この場合、反応温度８０℃であれば、反応時間は１５〜２０分程度とすればよい。
【００７８】
ＣｄＳは、バッファ層として好適な材料であるが、Ｃｄは毒性が強く環境負荷の点では好ましくない。従ってバッファ層５０としては、Ｚｎ（Ｓ，Ｏ）及び／又はＺｎ（Ｓ，Ｏ，ＯＨ）を主成分とするＺｎ化合物層がより好ましい。
【００７９】
バッファ層５０がＺｎ（Ｓ，Ｏ）及び／又はＺｎ（Ｓ，Ｏ，ＯＨ）を主成分とするＺｎ化合物層である場合は、ＣＢＤ法において、反応温度を７０〜９５℃として成膜することが好ましく、その後、１５０℃〜２２０℃以下の温度にて、５〜９０分間アニール処理を施すことがより好ましい。ＣＢＤ法によるＺｎ（Ｓ，Ｏ）及び／又はＺｎ（Ｓ，Ｏ，ＯＨ）を主成分とするＺｎ化合物層の製造方法については、本発明者らが出願した特願２００９−１１２２０３を参照されたい。特願２００９−１１２２０３に示される製造方法により製造されたＺｎ系バッファ層は、下地を良好に被覆し、実用的な反応速度で成膜することができる。
【００８０】
＜透光性導電層成膜＞
次いで、バッファ層５０まで成膜された積層基板を水洗して乾燥させた後、スクライブ処理ゾーンにおいてスクライブ処理を施した後、透光性導電層成膜ゾーンＺ３にて、透光性導電層６０を成膜する。
【００８１】
透光性導電層（透明電極）６０は、光を取り込むと共に、下部電極２０と対になって、光電変換層３０で生成された正孔・電子対が流れる電極として機能する層である。透光性導電層６０の組成としては特に制限されず、ＺｎＯ：Ａｌ等のｎ−ＺｎＯ等が好ましい。透光性導電層６０の膜厚は特に制限されず、５０ｎｍ〜２μｍが好ましい。透光性導電層６０の成膜方法としては特に制限されないが、スパッタ法等の気相法でもよいし液相法でもよい。
【００８２】
＜上部電極形成工程＞
次に、透光性導電層６０が成膜された積層体２に、上部電極７０をパターン形成して光電変換素子３を得る。上部電極７０の主成分としては特に制限されず、Ａｌ等が挙げられる。上部電極７０の膜厚は特に制限されず、０．１〜３μｍが好ましい。
【００８３】
以上のようにして、光電変換素子３を製造することができる。  
光電変換素子３は、太陽電池等に好ましく使用することができる。光電変換素子１に対して必要に応じて、カバーガラス、保護フィルム等を取り付けて、太陽電池とすることができる。
【００８４】
上記したように、本実施形態の光電変換素子３の製造方法は、光電変換半導体層３０の成膜後、大気中に曝さずに光電変換半導体層３０の表面３０ｓに保護膜４０を成膜する。従って、本実施形態によれば、バッファ層５０を液相法により成膜する際に、光電変換層表面３０ｓを大気中に曝すことによる光電変換層表面３０ｓのダメージを少なくし、光電変換効率の良好なカルコパイライト構造の化合物半導体系光電変換素子３を製造することができる。
【００８５】
また、本実施形態の光電変換素子３の製造方法の途中で得られる、大気中に取り出される光電変換半導体層付き基板１は、光電変換半導体層３０の表面３０ｓが保護膜４０により覆われているので、大気中に取り出して放置しておいても、光電変換層表面３０ｓが大気曝露によりダメージを受けることがない。更に、保護膜４０を、液相法によるバッファ層５０の成膜の前処理により除去可能なものとすることにより、保護膜４０の除去工程を新たに必要とすることなく、光電変換効率の良好なカルコパイライト構造の化合物半導体系光電変換素子３を製造することができる。
【００８６】
本発明の光電変換素子の製造方法は、基板１０として可撓性を有する基板を用いる場合は、大面積の基板上に連続成膜可能なロール・トゥ・ロール（Roll-to-Roll）方式を採用することが可能である。
【００８７】
ロール・トゥ・ロール方式とは、ロール状に巻かれた可撓性基板を繰り出して、間欠的、或いは連続的に搬送しながら、巻き取りロールにより巻き取られるまでの間のプロセスを実施する方式であり、ｋｍオーダの長尺基板を一括処理することが可能であるため、簡易に量産が可能であり好ましい。ロール・トゥ・ロール方式では、基材は各工程間を間欠的、或いは連続的に流れるため各工程を互いに連結でき、基材搬送に伴う作業の削減や装置の小型化が可能となる。
【００８８】
図３Ａは、上記実施形態において説明した図１Ａに対応する部分の製造をロール・トゥ・ロール方式にて実施した場合の一例を示した断面フロー図、図３Ｂは、上記実施形態において説明した図１Ｂに対応する部分において、透光性導電層６０、までの成膜をロール・トゥ・ロール方式にて実施した場合の一例を示した断面フロー図である。
【００８９】
図３Ａに示される態様は、可撓性長尺基板１０に下部電極層２０が既に成膜された積層長尺基板Ｂが、巻き出しロール１０１に設置されており、巻き出しロール１０１から巻き出された積層基板Ｂは、ガイドロール２００により導かれて成膜ゾーンに搬送され、積層基板Ｂの表面に、光電変換半導体層３０、保護膜４０が連続成膜された後、巻き取りロール１０２により巻き取られる構成である。
【００９０】
図３Ａにおける、各真空チャンバーは図１Ａと同様、基板導入室Ａ０、多元蒸着室Ａ３０、保護膜成膜室Ａ４０、及び基板排出室Ａ１であり、基板の導入、搬送、排出の方法が異なる以外、枚葉式と同様にして光電変換半導体層付き基板１を製造することができる。複数のガイドロール２００は、長尺基板１０の搬送方向の調整が必要な箇所に適宜配置されている。また、枚葉式と同様、多元蒸着室Ａ３０、及び保護膜成膜室Ａ４０の下方にはそれぞれの気相成膜に用いる原料源Ｓ２０，Ｓ３０，Ｓ４０が設置されている。
【００９１】
巻き取りロール１０２には、表面に保護膜４０が成膜された長尺の光電変換半導体層付き基板１が巻き取られている。次に、この巻き取りロール１０２で巻き取られた光電変換半導体層付き基板１を、図３Ｂの巻き出しロールとして設置し、液相法によるバッファ層５０の成膜を実施した後、巻き取りロール１０３により巻き取る。
【００９２】
図３Ｂにおいて、上流側から、前処理ゾーンＺ１、バッファ層成膜ゾーンＺ２が備えられており、各ゾーンの反応槽Ｐには、それぞれ、バッファ層前処理液Ｌ４０、バッファ層成膜用反応液Ｌ５０が備えられており、全ての反応槽に、光電変換半導体層付き基板１の処理領域を反応液中に浸漬させるためのドラムＤが配置されている。各反応液は、それぞれの処理温度、析出温度に調温されている（調温手段は図示略）。また、各工程後に基板の洗浄および乾燥を必要に応じて行うために、各反応槽Ｐの下流側には、洗浄シャワー１１１、ドライヤー１１２が適宜備えられている。
【００９３】
まず、光電変換半導体層付き基板１は、巻き出しロール１０２から繰り出されてガイドロール２００により前処理ゾーンＺ１にて、上記したバッファ層の前処理液Ｌ４０（例えば、ＫＣＮ水溶液）が備えられた反応槽に浸漬されて、保護膜４０及び光電変換半導体層３０の表面の異相成分が除去された後、ガイドロール２００により導かれて洗浄シャワー１１１が配置された洗浄ゾーンに搬送され、表面の処理液Ｌ４０が水洗される。
【００９４】
水洗後、保護膜４０が除去された光電変換半導体層付き基板１は、バッファ層成膜ゾーンＺ２に搬送され、バッファ層成膜用反応液Ｌ５０中に供給されて、ＣＢＤ法によりバッファ層５０が成膜される。バッファ層４０が成膜された積層基板は、洗浄シャワー１１１によりバッファ層４０の表面を水洗された後、ドライヤー１１２により乾燥され、ガイドロール２００により導かれて巻き取りロール１０３に巻き取られる。
【００９５】
次に、枚様式と同様に、巻き取りロール１０３に巻き取られたバッファ層付き基板に、スクライブ処理を施し、次いで、スパッタリング法等によりＡｌドープ導電性酸化亜鉛薄膜をする。最後に上部電極としてＡｌ電極を蒸着法により形成して光電変換素子（単セルの太陽電池）を得る。
【００９６】
図３Ａ及び図３Ｂに示したロール・トゥ・ロール方式の製造方法は、基板の態様及び搬送方法が異なる以外は、上記枚葉式と同様である。従って、上記枚葉式の場合と同様の効果を奏する。
【００９７】
「設計変更」
本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内において、適宜設計変更可能である。
【００９８】
上記実施形態では、光電変換半導体層、保護膜までを連続した真空チャンバーにて成膜する態様について説明したが、光電変換半導体層が大気曝露されずに保護膜が形成されれば、その他の態様は限定されない。
【００９９】
また、上記ロール・トゥ・ロール方式においては、保護膜の除去工程から透光性導電膜の成膜までをインラインにて実施する態様について説明したが、保護膜の除去とバッファ層の成膜までがインラインにて実施されれば、その他の態様は限定されない。
【実施例】
【０１００】
本発明に係る実施例及び比較例について説明する。  
（実施例１）
ソーダライムガラス(ＳＬＧ)基板上（厚さ１ｍｍ）に、スパッタ法によりＭｏ下部電極を０．８μｍ厚で成膜した。次に、ＭＢＥ装置（エピクエスト社製）にて、基板温度を５２０℃とし、多元蒸着法により下部電極上に膜厚２．０μｍのＣｕ（Ｉｎ０．５Ｇａ０．５）Ｓｅ２層を成膜し、引き続き同一装置内にて、蒸着条件を変更してセレン化銅（ＣｕｘＳｅ）または硫化銅（ＣｕｘＳ）を成膜して、ＣＩＧＳ層上に保護膜を形成した。
【０１０１】
セレン化銅の蒸着条件は、基板温度４５０℃、Ｃｕ蒸着温度１２５０℃、Ｓｅ蒸着温度１８５℃とした。硫化銅の蒸着条件は、基板温度４５０℃、Ｃｕ蒸着温度１２５０℃、Ｓ蒸着温度１５０℃とした。
【０１０２】
次いで、ＫＣＮ水溶液（１０質量％）中に上記保護膜付き基板を１０分間浸漬させた後、純水を用いて２度洗浄を行って保護膜を除去し、速やかにバッファ層の成膜をＣＢＤ法により実施した。
【０１０３】
バッファ層の成膜は、予め下記組成の反応液１を８５℃に調温しておき、保護膜が除去されてＣＩＧＳ層が露出された基板をできるだけ大気に曝されないように速やかに、反応液１中に浸漬させ、１５分間ＣｄＳバッファ層を析出させた。析出後取り出し、水洗シャワーにて表面を洗浄したのちドライヤーにて乾燥させ、膜厚６５ｎｍのＣｄＳバッファ層を形成した。膜厚は、作製した試料の厚み方向の断面をＳＥＭ観察することにより確認した。  
反応液１：ＣｄＳＯ４（０．０００１Ｍ）、チオ尿素（０．１０Ｍ）、アンモニア（２．０Ｍ）。ここで、単位Ｍは体積モル濃度（ｍｏｌ／Ｌ）を示す。
【０１０４】
バッファ層上にさらにｎ−ＺｎＯ層（透光性電極層：膜厚５５０ｎｍ）を順次積層し、最後にＡｌからなる取り出し電極（上部電極：膜厚１μm）を形成し、単セルの太陽電池を作製した。作製した太陽電池にソーラーシミュレーターでＡＭ１．５相当の光を照射し、得られた最大電力と有効面積から出力密度を算出し、試料面での光強度１ｋＷ／ｍ2で除した値を、光電変換効率とした。得られた太陽電池の変換効率を測定したところ、１6％であった。
【０１０５】
各層の成膜条件を以下に示す。
【０１０６】
［透光性導電層の成膜及び取り出し電極の形成］
スパッタリング法により膜厚３００ｎｍのＡｌドープ導電性酸化亜鉛薄膜をした。最後に上部電極としてＡｌ電極を蒸着法により形成して光電変換素子（単セルの太陽電池）を作製した。
【０１０７】
（比較例１）
実施例１と同様にして、ＳＬＧ基板上に、Ｍｏ下部電極及びＣＩＧＳ層を成膜した。ＣＩＧＳ成膜後、基板を１ヶ月間大気中に放置した後、実施例１と同様にして太陽電池セルを作製して、同一条件で変換効率を測定した。その結果、実施例１に比して変換効率が１％低いことが確認された。なお、比較例１では、保護膜を形成していないので保護膜の除去工程は実施しなかったが、同様のＫＣＮ水溶液を用いてＣＩＧＳ層表面の異相を除去する前処理は実施した。
【０１０８】
（評価）
上記したように、保護膜の形成により、光電変換効率の低下が抑制されることが確認された。また、図４（ａ），（ｂ），（ｃ）に、保護膜形成前、保護膜形成後、保護膜除去後の光電変換半導体層付き基板の断面ＳＥＭ像を示す。図（ａ）と（ｃ）とにより、ＣＩＧＳ層表面のセレン化銅の層（保護膜）がＫＣＮ処理により良好に除去されていることが確認された。
【０１０９】
更に、図４（ｂ）と（ｃ）の表面のＸＲＤ測定を実施して、セレン化銅層の有無を確認した。図５は、入射角０．３５度にて測定したＸＲＤスペクトルである。図示されるように、セレン化銅保護膜が成膜されている（ｂ）では、セレン化銅由来のピークがはっきりと確認されるのに対し、保護膜が除去された（ｃ）では、ＣＩＧＳ由来のピークのみが検出された。
【０１１０】
（実施例２）
基板として厚さ０．３ｍｍの陽極酸化アルミナ基板を用いた以外は実施例１と同様にして光電変換素子を作製した。陽極酸化アルミナ基板は、ＪＩＳ１Ｎ９９材（日本軽金属社製、純度９９．９９質量％アルミニウム板）を用い、液温５５℃、０．１Ｍシュウ酸水溶液を電解浴中にて電圧４０Ｖの条件で５分間陽極酸化処理を実施した。陽極酸化アルミナ被膜は、５μｍであった。
【０１１１】
（実施例３）
基板として、厚さ０．３ｍｍのポリイミド基板を用い、ＣＩＧＳ層の成膜温度を４００℃とした以外は実施例１と同様にして光電変換素子を作製した。
【産業上の利用可能性】
【０１１２】
本発明の光電変換素子の製造方法は、太陽電池、及び赤外センサ等に使用される光電変換素子等の用途に好ましく適用できる。
【符号の説明】
【０１１３】
１  光電変換半導体層付き基板
２  積層基板
３  光電変換素子（太陽電池）
１０  基板（陽極酸化基板）
２０  下部電極層
３０  光電変換半導体層
４０  保護膜
５０  バッファ層
６０  透光性導電層
７０  上部電極（取り出し電極）
【図１Ａ】
2012009494.tif 000003
【図１Ｂ】
2012009494.tif 000004
【図２】
2012009494.tif 000005
【図３Ａ】
2012009494.tif 000006
【図３Ｂ】
2012009494.tif 000007
【図５】
2012009494.tif 000008
【図４】
2012009494.tif 000009