(57)【要約】【課題】耐量の大きいダイオードを提供する。【解決手段】ショットキーダイオードであって、窒化物半導体で形成された半導体層と、半導体層上に形成され、半導体層にショットキー接続されたショットキー電極と、を備え、ショットキーダイオードに逆バイアスがかかったときに、ショットキー電極の端部の下方の半導体層において空乏化する領域は、ショットキー電極の他の一部の下方の半導体層において空乏化する領域より長いショットキーダイオードを提供する。【選択図】図１
2012256670.tif 000002
【特許請求の範囲】
【請求項１】
ショットキーダイオードであって、
窒化物半導体で形成された半導体層と、
前記半導体層上に形成され、前記半導体層にショットキー接続されたショットキー電極と、を備え、
前記ショットキーダイオードに逆バイアスがかかったときに、前記ショットキー電極の端部の下方の前記半導体層において空乏化する領域は、前記ショットキー電極の他の一部の下方の前記半導体層において空乏化する領域より長い
ショットキーダイオード。
【請求項２】
前記ショットキー電極の少なくとも中心部の下方に、前記半導体層に埋め込まれ、Ｐ型およびＮ型のいずれかの導電性を有し、前記半導体層よりキャリア濃度が高い窒化物半導体で形成された埋め込み部をさらに備える
請求項１に記載のショットキーダイオード。
【請求項３】
前記ショットキー電極の端部の下方の領域において、前記半導体層に、前記埋め込み部が形成されていない請求項２に記載のショットキーダイオード。
【請求項４】
前記半導体層は、前記ショットキー電極の端部以外の部分の下方の少なくとも一部に、厚さ方向に除去された除去領域を有し、
前記ショットキー電極が、前記除去領域で前記半導体層の上面に沿って形成されている
請求項１に記載のショットキーダイオード。
【請求項５】
前記半導体層と前記ショットキー電極との界面は、前記ショットキー電極の下面と端面とをつなぐ部分の曲率半径より大きい曲率半径の曲面を、前記除去領域の一部に有する
請求項４に記載のショットキーダイオード。
【請求項６】
前記半導体層がＧａＮ系半導体で形成された請求項１から５のいずれか一項に記載のショットキーダイオード。
【請求項７】
前記半導体層がＮ型の導電性を有する請求項１から６のいずれか一項に記載のショットキーダイオード。
【請求項８】
ＰＮダイオードであって、
第１の導電性を有する窒化物半導体で形成された第１半導体層と、
前記第１半導体層上に形成され、前記第１の導電性とは異なる第２の導電性を有する窒化物半導体で形成された第２半導体層と、を備え、
前記ＰＮダイオードに逆バイアスがかかったときに、前記第２半導体層の端部の下方の前記第１半導体層において空乏化する領域は、前記第２半導体層の他の一部の下方の前記半導体層において空乏領する域長より長い
ＰＮダイオード。
【請求項９】
前記第２半導体層の少なくとも中心部の下方に、前記第１半導体層に埋め込まれ、第１の導電性を有し、前記第１半導体層よりキャリア濃度が高い窒化物半導体で形成された埋め込み部をさらに備える
請求項８に記載のＰＮダイオード。
【請求項１０】
前記第２半導体層の端部の下方の領域において、前記第１半導体層に、前記埋め込み部が形成されていない請求項９に記載のＰＮダイオード。
【請求項１１】
前記第１半導体層は、前記第２半導体層の端部以外の部分の下方の少なくとも一部に、厚さ方向に除去された除去領域を有し、
前記第２半導体層が、前記除去領域で前記半導体層の上面に沿って形成されている
請求項８に記載のＰＮダイオード。
【請求項１２】
前記第１半導体層と前記第２半導体層との界面は、前記第２半導体層の下面と端面とをつなぐ部分の曲率半径より大きい曲率半径の曲面を、前記除去領域の一部に有する
請求項１１に記載のＰＮダイオード。
【請求項１３】
前記第１半導体層および前記第２半導体層は、ＧａＮ系半導体で形成された請求項８から１２のいずれか一項に記載のＰＮダイオード。
【請求項１４】
前記第１半導体層はＮ型の導電性を有し、
前記第２半導体層はＰ型の導電性を有する
請求項８から１３のいずれか一項に記載のＰＮダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物半導体ダイオードおよびＰＮダイオードに関する。
【背景技術】
【０００２】
メサ部を有する窒化物半導体層の上面に、ショットキー電極を備えたメサ型ショットキーダイオードが知られている（例えば、特許文献１参照）。
特許文献１  特開２０１０−４０６９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００３】
ショットキーダイオードでは、ショットキー電極の端面と、窒化物半導体のメサ部の上端との距離を小さくすると、リーク電流が低減されて、耐圧が大きくなることが知られている。しかしメサ部の上端、および、ショットキー電極の端面の下の半導体層に、電圧および電流が集中する。これにより、ショットキー電極とカソードとの間に高い電圧がかかったときに、電流が集中するメサ部の上端、および、ショットキー電極の端面の下の半導体層が破壊しやすく、耐量が小さいという課題を有する。ＰＮダイオードも、同様の課題を有する。
【課題を解決するための手段】
【０００４】
本発明の第１の態様においては窒化物半導体で形成された半導体層と、半導体層上に形成され、半導体層にショットキー接続されたショットキー電極と、を備え、ショットキーダイオードに逆バイアスがかかったときに、ショットキー電極の端部の下方の半導体層において空乏化する領域は、ショットキー電極の他の一部の下方の半導体層において空乏化する領域より長いショットキーダイオードを提供する。
【０００５】
第１の導電性を有する窒化物半導体で形成された第１半導体層と、第１半導体層上に形成され、第１の導電性とは異なる第２の導電性を有する窒化物半導体で形成された第２半導体層と、を備え、ＰＮダイオードに逆バイアスがかかったときに、第２半導体層の端部の下方の第１半導体層において空乏化する領域は、第２半導体層の他の一部の下方の半導体層において空乏領する域長より長いＰＮダイオードを提供する。
【０００６】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【０００７】
【図１】本発明の第１の実施形態に係るショットキーダイオードの模式的な断面図である。
【図２】第１の実施形態に係るショットキーダイオードの耐圧を示す図である。
【図３】第１の実施形態に係るショットキーダイオードの水平方向の電界分布を示す図である。
【図４】第１の実施形態に係るショットキーダイオードの深さ方向の電界分布を示す図である。
【図５】第１の実施形態に係るショットキーダイオードの電界分布の電圧依存性を示す図である。
【図６】第１の実施形態に係るショットキーダイオードの製造プロセスにおいて、基板上に、バッファ層および半導体層が形成された状態を示す模式的な断面図である。
【図７】第１の実施形態に係るショットキーダイオードの製造プロセスにおいて、イオン注入を行う状態を示す模式的な断面図である。
【図８】第１の実施形態に係るショットキーダイオードの製造プロセスにおいて、埋め込み部を有する半導体層が形成された状態を示す模式的な断面図である。
【図９】本発明の第２の実施形態に係るショットキーダイオードの模式的な断面図である。
【図１０】本発明の第３の実施形態に係るＰＮダイオードの模式的な断面図である。
【図１１】本発明の第４の実施形態に係るＰＮダイオードの模式的な断面図である。
【発明を実施するための形態】
【０００８】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【０００９】
図１は、本発明の第１の実施形態に係るショットキーダイオード１００の模式的な断面図である。ショットキーダイオード１００は、基板１０２の上方に窒化物半導体で形成された半導体層１０６を備える。半導体層１０６には、Ｎ型の導電性を有する窒化物半導体で形成された埋め込み部１０８を有する。
【００１０】
半導体層１０６は、ＧａＮ系半導体で形成される。一例として、半導体層１０６は、Ｎ型ＧａＮである。半導体層１０６は、Ｎ型の不純物が添加されたＧａＮで形成されてよい。Ｎ型の不純物は例えば、Ｓｉである。Ｎ型の不純物は、ＳｎまたはＧｅでもよい。ショットキー電極１１２は、半導体層１０６上に形成され、半導体層１０６にショットキー接続される。
【００１１】
埋め込み部１０８は、ショットキー電極１１２の中心部の下方で、半導体層１０６に所定の深さ（ｄ）に埋め込まれて形成される。埋め込み部１０８の深さ（ｄ）は、半導体層１０６の上面と、埋め込み部１０８の上面との距離をいう。例えば、埋め込み部１０８はＮ型のＧａＮ系半導体で形成される。埋め込み部１０８は、Ｎ＋ＧａＮで形成されてもよい。Ｎ＋ＧａＮとは、Ｎ型キャリアの濃度が、Ｎ型ＧａＮで形成された半導体層１０６のＮ型キャリアの濃度より高いことを示す。
【００１２】
埋め込み部１０８は、Ｎ型の不純物の濃度が、半導体層１０６におけるＮ型の不純物の濃度より高いＧａＮで形成されてよい。埋め込み部１０８は、ショットキー電極１１２の端部の下方では、形成されていない。ここでショットキー電極１１２の端部とは、ショットキー電極１１２の、端面から所定の長さの範囲の部分をいう。埋め込み部１０８のキャリア濃度は例えば１×１０１８ｃｍ−３である。埋め込み部１０８の厚さは、例えば、１００ｎｍ〜３００ｎｍである。また、半導体層１０６の厚さは、例えば、５０００ｎｍ以上である。
【００１３】
ショットキーダイオード１００に逆バイアスがかかったときに、ショットキー電極１１２と半導体層１０６の界面から、半導体層１０６に空乏化した領域が広がる。ここで、半導体層１０６に広がる当該空乏化した領域の長さを空乏領域長という。空乏化した領域の長さとは、空乏化した領域の、ショットキー電極１１２と半導体層１０６の界面に垂直な方向の長さをいう。なお、ショットキー電極１１２と半導体層１０６の界面に垂直な方向は、ショットキーダイオード１００のオン状態で、電流が流れる向きと、平行である。
【００１４】
埋め込み部１０８におけるキャリアの濃度は、埋め込み部１０８以外の半導体層１０６におけるキャリアの濃度より高い。また、ショットキー電極１１２の端部の下方の領域において、半導体層１０６に埋め込み部１０８が形成されていない。これにより、埋め込み部１０８の上下の半導体層１０６では、ショットキー電極１１２の端部の下方の半導体層１０６に比べて、空乏化した領域が広がりにくい。したがって、ショットキー電極１１２の端部の下方の半導体層１０６における空乏領域長が、埋め込み部１０８の上下の半導体層１０６における空乏領域長より長い。これによって、埋め込み部１０８の上下の半導体層１０６における電界強度が、ショットキー電極１１２の端部の下方の半導体層１０６における電界強度より高くなる。
【００１５】
ショットキー電極１１２の下方の半導体層１０６において、空乏化領域長が短い領域では、空乏化領域長が長い領域より、電界強度が高いので、リーク電流が大きくなる。したがって、リーク電流はショットキー電極１１２の端部に集中しない。ショットキー電極１１２の端部の下方の半導体層１０６より、埋め込み部１０８および埋め込み部１０８の上下の半導体層１０６を介して、多くのリーク電流が流れる。すなわち、リーク電流が流れる経路の断面積が、埋め込み部１０８により拡大される。耐圧付近でも、リーク電流が流れる経路の断面積が拡大されるので、ショットキーダイオード１００の耐量が大きくなる。
【００１６】
ショットキーダイオード１００は、基板１０２、バッファ層１０４、コンタクト層１０５およびカソード１１４を備える。バッファ層１０４は、基板１０２とコンタクト層１０５との間に形成される。基板１０２は、サファイア基板である。基板１０２は、その他に例えば、シリコン基板、ＧａＮ基板、ＭｇＯ基板、ＺｎＯ基板などである。バッファ層１０４は、コンタクト層１０５と基板１０２との、格子定数および熱膨張率などの特性差による相互作用を緩衝する。これにより、コンタクト層１０５と基板１０２との間の接合強度が向上する。
【００１７】
バッファ層１０４は、アンドープのＧａＮで形成されてよい。アンドープとは、Ｐ型およびＮ型のいずれかの導電性を与える不純物を意図的に添加しないで形成された半導体膜であることを表す。他の例として、バッファ層１０４は、基板１０２上に形成された膜厚が１００ｎｍのＡｌＮ（窒化アルミニウム）上に、膜厚が５ｎｍ〜４００ｎｍのＧａＮと、膜厚が１ｎｍ〜４０ｎｍのＡｌＮとよりなる積層膜を３層〜２０層有する。
【００１８】
コンタクト層１０５は、半導体層１０６よりＮ型のキャリアの濃度が高いＮ＋窒化物半導体で形成される。一例として、コンタクト層１０５のＮ型の不純物のドープ量は、半導体層１０６のＮ型の不純物のドープ量より多く、Ｎ＋ＧａＮで形成される。コンタクト層１０５上に半導体層１０６およびカソード１１４が形成される。コンタクト層１０５により、半導体層１０６とカソード１１４との間の電気的抵抗が小さくなる。
【００１９】
絶縁膜１１６は、半導体層１０６の側壁を覆って形成される。また、絶縁膜１１６は、半導体層１０６およびコンタクト層１０５の表面を覆って形成される。コンタクト層１０５の表面の一部で、絶縁膜１１６が除去されて、カソード１１４が形成される。
【００２０】
カソード１１４は、Ｔｉで形成される。カソード１１４は、Ｔｉ層上に形成されたＡｌをさらに有してもよい。ショットキー電極１１２は、半導体層１０６上に形成される。ショットキー電極１１２は、Ｎｉで形成される。ショットキー電極１１２は、Ｎｉ層上に形成されたＡｕをさらに有してもよい。
【００２１】
図２は、第１の実施形態に係るショットキーダイオード１００の耐圧を示す図である。横軸は、カソード１１４の電位が０Ｖのときの、ショットキー電極１１２の電位（Ｖ）を示す。縦軸は、カソード１１４とショットキー電極１１２との間に流れる電流を示す。図２に、埋め込み部１０８の深さ（ｄ）が２０００ｎｍ、１０００ｎｍ、および、３００ｎｍのショットキーダイオード１００の耐圧をそれぞれ示す。
【００２２】
ショットキーダイオード１００の耐圧は、埋め込み部１０８の深さ（ｄ）が２０００ｎｍのときに−４００Ｖに、埋め込み部１０８の深さ（ｄ）が１０００ｎｍのときに−２５０Ｖに、埋め込み部１０８の深さ（ｄ）が３００ｎｍのときに−１３０Ｖに、それぞれ、なった。埋め込み部１０８の深さが深いほど、耐圧が大きい。
【００２３】
図３は、第１の実施形態に係るショットキーダイオード１００の水平方向の電界分布を示す図である。ショットキーダイオード１００の断面において、半導体層１０６の表面に平行で、埋め込み部１０８の厚さ方向の中心を通る直線に沿った電界強度を縦軸に示す。横軸は半導体層１０６の断面における左側の端面からの距離（ｎｍ）を示し、横軸の０ｎｍが半導体層１０６の端面に対応する。したがって、横軸のプラス側の電界強度が半導体層１０６の電界強度を表し、横軸のマイナス側の電界強度が絶縁膜１１６の電界強度を表す。また、図３に示されているのは、ショットキーダイオード１００の中央より左側の、一部の領域である。半導体層１０６の、端面から５００ｎｍ前後の端部に、電界強度のピークが現れる。
【００２４】
図３には、埋め込み部１０８の深さ（ｄ）が２０００ｎｍ、１０００ｎｍ、および、３００ｎｍのショットキーダイオード１００の水平方向の電界分布をそれぞれ示す。埋め込み部１０８の深さが深いほど、半導体層１０６の端面の電界強度が強くなる。また、埋め込み部１０８の深さが１０００ｎｍのときに、半導体層１０６の端部における電界強度のピークと、埋め込み部１０８における電界強度が同程度になる。埋め込み部１０８の深さが浅い方が、埋め込み部１０８の深さが深い場合に比べて、埋め込み部１０８において、電界強度の変化が小さく、均一になる領域が広い。すなわち、埋め込み部１０８の深さが浅いほど、リーク電流が流れる領域が広くなる。
【００２５】
図４は、第１の実施形態に係るショットキーダイオード１００の深さ方向の電界分布を示す図である。半導体層１０６の左端から中心に向かって３０００ｎｍの位置で、埋め込み部１０８が形成されている領域における半導体層１０６の電界強度を縦軸に示す。横軸は、半導体層１０６の表面から深さ方向の距離（ｎｍ）であり、プラスの方向が基板１０２側に対応する。横軸の５００ｎｍの位置が半導体層１０６の表面に対応する。
【００２６】
図４には埋め込み部１０８の深さ（ｄ）が２０００ｎｍおよび３００ｎｍのショットキーダイオード１００の電界分布を示す。埋め込み部１０８の深さ（ｄ）が２０００ｎｍのショットキーダイオード１００では、カソード１１４の電位を０Ｖ、ショットキー電極１１２の電位を５００Ｖとした。埋め込み部１０８の深さ（ｄ）が３００ｎｍのショットキーダイオード１００では、カソード１１４の電位を０Ｖ、ショットキー電極１１２の電位を１３８Ｖとした。埋め込み部１０８の深さ（ｄ）が深いほど、埋め込み部１０８の上方の半導体層１０６の電界強度が弱くなる。
【００２７】
以上より、埋め込み部１０８の深さ（ｄ）が３００ｎｍ以上、２０００ｎｍ以下であると、耐圧が高く、半導体層１０６の端面の電界強度が弱く、埋め込み部１０８の上方の半導体層１０６の電界強度が弱い。半導体層１０６の電界強度が強い領域は、リーク電流で破損しやすくなる。したがって、耐圧が高く、かつ、耐量が大きいショットキーダイオード１００を得るには、埋め込み部１０８の深さ（ｄ）が３００ｎｍ以上、２０００ｎｍ以下であることが好ましい。
【００２８】
図５は、第１の実施形態に係るショットキーダイオード１００の電界分布の電圧依存性を示す図である。ショットキーダイオード１００の断面において、半導体層１０６の表面に平行で、埋め込み部１０８の厚さ方向の中心を通る直線に沿った電界強度を縦軸に示す。横軸は半導体層１０６の、断面における端面からの距離（ｎｍ）を示し、横軸の０ｎｍが半導体層１０６の端面に対応する。したがって、横軸のプラス側の電界強度が半導体層１０６の電界強度を表し、横軸のマイナス側の電界強度が絶縁膜１１６の電界強度を表す。また、図３に示されているのは、ショットキーダイオード１００の中央より左側の、一部の領域である。半導体層１０６の、端面から５００ｎｍ前後の端部に、電界強度のピークが現れる。
【００２９】
図５に示したショットキーダイオード１００では、埋め込み部１０８の深さ（ｄ）を２０００ｎｍとした。ショットキー電極１１２の電位を０Ｖとし、カソード１１４の電位を１００Ｖから５００Ｖまで変化させたときの電界強度を示した。埋め込み部１０８の深さ（ｄ）が２０００ｎｍのときに、耐圧電圧以下では、半導体層１０６の端部の電界強度のピークと、埋め込み部１０８における電界強度が同程度となる。また、埋め込み部１０８の深さ（ｄ）が２０００ｎｍのときに、耐圧電圧以下では、半導体層１０６の端面における電界強度は、埋め込み部１０８における電界強度より弱い。半導体層１０６の端面より、半導体層１０６の内部は結晶欠陥が少ないので、半導体層１０６の端面における電界強度が、埋め込み部１０８における電界強度より弱いことによって、半導体層１０６の端面の破損を防止できる。
【００３０】
図６は、第１の実施形態に係るショットキーダイオード１００の製造プロセスにおいて、基板１０２上に、バッファ層１０４および半導体層１０６が形成された状態を示す模式的な断面図である。以下、ショットキーダイオード１００の製造方法を説明する。バッファ層１０４は基板１０２上にエピタキシャル成長される。一例として、基板１０２をＭＯＣＶＤ装置に設置してから、トリメチルガリウム（ＴＭＧａ）とアンモニア（ＮＨ３）とを、それぞれ、１４μｍｏｌ／ｍｉｎ、１２Ｌ／ｍｉｎの流量で、ＭＯＣＶＤ装置のチャンバーに導入して、ＧａＮでバッファ層１０４がエピタキシャル成長される。バッファ層１０４の厚さは、例えば、３０ｎｍである。バッファ層１０４の成長温度は例えば５５０℃である。
【００３１】
コンタクト層１０５はバッファ層１０４上にエピタキシャル成長される。一例として、ＴＭＧａ、ＮＨ３およびシラン（ＳｉＨ４）がＭＯＣＶＤ装置のチャンバーに導入されて、ＳｉがドープされたＮ型ＧａＮでコンタクト層１０５が形成される。コンタクト層１０５の厚さは、例えば、５００ｎｍである。コンタクト層１０５のＮ型のキャリア濃度は、例えば、２×１０１８ｃｍ−３である。ただし、コンタクト層１０５のキャリアの濃度は、コンタクト層１０５がカソード１１４とのコンタクト層として働く濃度であれば、任意である。
【００３２】
一例として、ＴＭＧａおよびＮＨ３は、それぞれ、５８μｍｏｌ／ｍｉｎおよび１２Ｌ／ｍｉｎの流量で、チャンバーに導入される。ＳｉＨ４の流量は所定のキャリア濃度に応じて調整される。成長時の圧力を２００Ｔｏｒｒ、成長温度を１０５０℃としてよい。
【００３３】
半導体層１０６は、コンタクト層１０５上に形成される。半導体層１０６の厚さは、例えば、５０００ｎｍである。例えば、ＴＭＧａ、ＮＨ３およびシラン（ＳｉＨ４）がＭＯＣＶＤ装置のチャンバーに導入されて、ＳｉがドープされたＮ型ＧａＮで、半導体層１０６が、コンタクト層１０５上にエピタキシャル成長される。一例として、ＴＭＧａおよびＮＨ３は、それぞれ、５８μｍｏｌ／ｍｉｎおよび１２Ｌ／ｍｉｎの流量で、チャンバーに導入される。ＳｉＨ４の流量は、例えば、半導体層１０６のＮ型のキャリア濃度が１×１０１８ｃｍ−３となるように調整される。成長時の圧力を２００Ｔｏｒｒ、成長温度を１０５０℃としてよい。
【００３４】
図７は、第１の実施形態に係るショットキーダイオード１００の製造プロセスにおいて、イオン注入を行う状態を示す模式的な断面図である。半導体層１０６上にマスク１２４が形成される。マスク１２４は、埋め込み部１０８が形成されない半導体層１０６上に形成される。マスク１２４は、例えば、フォトリソグラフィを用いて、ａ−Ｓｉで形成される。
【００３５】
マスク１２４上からイオン１２６が注入されて、埋め込み部１０８が形成される。注入されるイオンは、例えばＳｉイオンである。すなわち、半導体層１０６にＳｉイオンが注入されて、Ｎ＋ＧａＮで埋め込み部１０８が形成されてよい。埋め込み部１０８の厚さを１００ｎｍから３００ｎｍとしてよい。埋め込み部１０８の厚さとは、イオン１２６が注入されていない半導体層１０６のＮ型の不純物の濃度に対して、２倍以上のＮ型の不純物の濃度を有する領域の厚さをいう。
【００３６】
図８は、第１の実施形態に係るショットキーダイオード１００の製造プロセスにおいて、埋め込み部を有する半導体層が形成された状態を示す模式的な断面図である。図７に示した状態からマスク１２４が除去される。例えば、マスク１２４が、フッ化水素系水溶液を用いたウェットエッチングで除去される。マスク１２４は、ＳｉＯ２またはＳｉＮで形成されてもよい。
【００３７】
次に、半導体層１０６上に、窒化物半導体を成長させてもよい。これにより、イオンが注入される深さより、埋め込み部１０８の深さ（ｄ）を大きくすることができる。半導体層１０６上への窒化物半導体の形成は、上記と同様に行ってよい。半導体層１０６上への窒化物半導体の成長は、省略することもできる。
【００３８】
半導体層１０６が、カソード１１４を形成する領域を含んだ一部で除去される。半導体層１０６の除去は、フォトリソグラフィおよびエッチングで行うことができるが、これに限られない。例えば、半導体層１０６の一部がダイシングで除去されてもよい。
【００３９】
次に絶縁膜１１６が、コンタクト層１０５および半導体層１０６を覆って、形成される。絶縁膜１１６は、プラズマＣＶＤを用いて、ＳｉＯ２で形成されてよい。カソード１１４が形成される領域の絶縁膜１１６が除去されて、コンタクト層１０５が露出される。例えば、絶縁膜１１６上にフォトリソグラフィでマスクが形成され、カソード１１４が形成される領域の絶縁膜１１６がフッ化水素系水溶液で除去される。
【００４０】
カソード１１４が、絶縁膜１１６が除去された領域で、コンタクト層１０５上に形成される。カソード１１４は金属で形成されてよい。カソード１１４は、例えば、コンタクト層１０５上に形成された厚さ２５ｎｍのＴｉと、Ｔｉ層上に形成された厚さ３００ｎｍのＡｌの積層である。Ｔｉ層およびＡｌ層は、スパッタで形成してよい。カソード１１４は、リフトオフ法で形成されてよい。
【００４１】
ショットキー電極１１２が形成される領域の絶縁膜１１６が除去されて、半導体層１０６の一部が露出される。例えば、絶縁膜１１６上にフォトリソグラフィでマスクを形成し、ショットキー電極１１２が形成される領域の絶縁膜１１６がフッ化水素系水溶液で除去される。
【００４２】
ショットキー電極１１２は、絶縁膜１１６が除去された領域で、半導体層１０６上に形成される。ショットキー電極１１２は金属で形成されてよい。ショットキー電極１１２は、例えば、Ａｕで形成される。Ａｕは、スパッタで形成されてよい。ショットキー電極１１２は、リフトオフ法で形成されてよい。
【００４３】
以上、埋め込み部１０８をイオン注入で形成する方法を説明したが、埋め込み部１０８は他の方法で形成されてもよい。例えば、半導体層１０６が所定の厚さまで形成されてから、Ｎ＋ＧａＮ層が半導体層１０６上に形成され、Ｎ＋ＧａＮ層の一部がエッチングで除去され、埋め込み部１０８が形成されてよい。その後、Ｎ＋ＧａＮ層が除去された領域に窒化物半導体が選択成長され、埋め込み部１０８上にさらに窒化物半導体が形成されて、埋め込み部１０８が半導体層１０６に埋め込まれてもよい。
【００４４】
以上、半導体層１０６がＮ型の導電性を有する例を説明したが、半導体層１０６はアンドープの窒化物半導体で形成されてもよい。また、半導体層１０６および埋め込み部１０８は、Ｐ型の導電性を有する窒化物半導体で形成されてもよい。例えば、半導体層１０６および埋め込み部１０８が、Ｐ型のＧａＮ系半導体で形成される。一例として、半導体層１０６および埋め込み部１０８は、Ｐ型の不純物が添加されたＧａＮで形成される。Ｐ型の不純物は例えばＭｇである。Ｐ型の不純物は、Ｚｎ、Ｃｄ、Ｂｅ、ＣａまたはＢａでもよい。埋め込み部１０８のＰ型の不純物の濃度が、半導体層１０６のＰ型の不純物の濃度より高くてよい。埋め込み部１０８は、例えば、Ｐ型の不純物濃度が高い層を選択成長させて形成される。
【００４５】
コンタクト層１０５を省略し、バッファ層１０４上に半導体層１０６が形成されてもよい。その場合、半導体層１０６の一部が、厚さ方向に除去される。半導体層１０６が厚さ方向に除去された部分にカソード１１４が形成される。
【００４６】
図９は、本発明の第２の実施形態に係るショットキーダイオード２００の模式的な断面図である。図９において図１と同一の符号を付した要素は、図１において説明した要素と同一の機能および構成を有してよい。
【００４７】
半導体層１０６は、ショットキー電極１１２の端部以外の下方の少なくとも一部に除去領域を有する。除去領域では、半導体層１０６が厚さ方向に除去される。除去領域および除去領域以外の領域で、半導体層１０６の上面に沿って、ショットキー電極１１２が形成されている。
【００４８】
除去領域では、半導体層１０６の膜厚が、ショットキー電極１１２の端部の下における半導体層１０６の膜厚より薄い。したがって、ショットキー電極１１２の端部の下方の半導体層１０６における空乏領域長が、除去領域の半導体層１０６における空乏領域長より長い。これによって、除去領域の半導体層１０６における電界強度が、ショットキー電極１１２の端部の下方の半導体層１０６における電界強度より高くなる。
【００４９】
ショットキー電極１１２の下方の半導体層１０６において、空乏化領域長が短い領域では、空乏化領域長が長い領域より、電界強度が高いので、リーク電流が大きくなる。したがって、リーク電流はショットキー電極１１２の端部に集中しない。ショットキー電極１１２の端部の下方の半導体層１０６より、除去領域の下方の半導体層１０６を介して、多くのリーク電流が流れる。これにより、ショットキーダイオード１００の耐量が大きくなる。
【００５０】
ショットキー電極１１２は、半導体層１０６と、ショットキー電極１１２の下面で接する。また、ショットキー電極１１２の側面の少なくとも一部は、絶縁膜１１６に接する。ショットキー電極１１２の側面と、ショットキー電極１１２の下面をつなぐ部分が、曲面を有することが好ましい。曲面となっていることで、ショットキー電極１１２の端面と下面とをつなぐ部分に接する絶縁膜１１６に電界が集中することを緩和できる。
【００５１】
除去領域における半導体層１０６の上面は、一部に曲面を有することが好ましい。除去領域における半導体層１０６の上面が曲面を有することによって、除去領域の下の半導体層１０６の一部に、電界が集中することを緩和できる。一例として、除去領域における半導体層１０６の上面は、半導体層１０６を上面から見たときの中心の領域で、基板の表面に平行な平面を有し、当該中心の領域を囲んで下に凸の曲面の領域を有する。また、除去領域における半導体層１０６の上面は、当該下に凸の曲面の領域を取り囲んで上に凸の曲面の領域を有してよい。当該中心の領域における半導体層１０６の厚さは、除去領域以外の領域における半導体層１０６の厚さより、１０％以上、２０％以下薄くてよい。
【００５２】
半導体層１０６の端部で、上面の一部が、ショットキー電極１１２から露出してもよい。ショットキー電極１１２の下面と端面とをつなぐ部分の曲率半径（ｒ）より、除去領域における半導体層１０６の上面が有する下に凸の曲面の曲率半径（Ｒ）が大きくてもよい。ここで、曲率半径は、断面に現れる曲線の曲率半径をいう。これにより、半導体層１０６の上面の一部に、電界が集中することを緩和できる。
【００５３】
半導体層１０６を形成してから、半導体層１０６の上面の一部をフォトリソグラフィおよびエッチングを用いて厚さ方向に除去して、除去領域が形成されてよい。絶縁膜１１６がコンタクト層１０５および半導体層１０６を覆って、形成されてよい。カソード１１４が形成される領域で絶縁膜１１６が除去されて、カソード１１４が形成されてよい。
【００５４】
ショットキー電極１１２が形成される領域で絶縁膜１１６が除去されてよい。半導体層１０６の上面にショットキー電極１１２が形成されてよい。ショットキー電極１１２は、除去領域で半導体層１０６に沿って形成され、除去領域を超えて、半導体層１０６上に形成される。
【００５５】
図１０は、本発明の第３の実施形態に係るＰＮダイオード３００の模式的な断面図である。図１０において図１と同一の符号を付した要素は、図１において説明した要素と同一の機能および構成を有してよい。ＰＮダイオード３００は、基板１０２、バッファ層１０４、コンタクト層１０５、Ｎ型半導体層３０６、Ｐ型半導体層３１０、アノード３１２、カソード１１４、および、絶縁膜１１６を備える。
【００５６】
Ｎ型半導体層３０６は、Ｎ型の導電性を有する窒化物半導体で形成される。Ｎ型半導体層３０６は、半導体層１０６と同一の機能及び構成を有してよい。Ｎ型半導体層３０６は、埋め込み部１０８を有する。
【００５７】
埋め込み部１０８は、Ｐ型半導体層３１０の中心部の下方で、Ｎ型半導体層３０６に所定の深さ（ｄ）に埋め込まれて形成される。埋め込み部１０８の深さ（ｄ）は、Ｎ型半導体層３０６の上面と、埋め込み部１０８の上面との距離をいう。例えば、埋め込み部１０８は、Ｎ＋ＧａＮで形成される。Ｎ＋ＧａＮとは、Ｎ型キャリアの濃度が、Ｎ型半導体層３０６のＮ型キャリアの濃度より高いＧａＮを示す。
【００５８】
Ｐ型半導体層３１０は、Ｎ型半導体層３０６上に、Ｐ型の導電性を有する窒化物半導体で形成される。例えば、Ｐ型半導体層３１０はＰ型ＧａＮで形成されて、Ｎ型半導体層３０６とＰＮ接合を形成する。例えば、Ｐ型半導体層３１０にはＰ型の不純物としてＭｇがドープされる。Ｐ型の不純物は、Ｚｎ、Ｃｄ、Ｂｅ、ＣａまたはＢａでもよい。
【００５９】
アノード３１２がＰ型半導体層３１０上に形成される。アノード３１２はＰ型半導体層３１０にオーミック接続する。一例として、アノード３１２は、Ｎｉ層、および、Ｎｉ層上に形成されたＡｕ層を有する。
【００６０】
ＰＮダイオード３００に逆バイアスがかかったときに、Ｐ型半導体層３１０とＮ型半導体層３０６の界面から、Ｎ型半導体層３０６に空乏化した領域が広がる。ここで、Ｎ型半導体層３０６に広がる当該空乏化した領域の長さを空乏領域長という。空乏化した領域の長さとは、空乏化した領域の、Ｐ型半導体層３１０とＮ型半導体層３０６の界面に垂直な方向の長さをいう。なお、Ｐ型半導体層３１０とＮ型半導体層３０６の界面に垂直な方向は、ＰＮダイオード３００のオン状態で、電流が流れる向きと、平行である。
【００６１】
埋め込み部１０８におけるキャリアの濃度は、埋め込み部１０８以外のＮ型半導体層３０６におけるキャリアの濃度より高い。また、Ｐ型半導体層３１０の端部の下方の領域において、Ｎ型半導体層３０６に埋め込み部１０８が形成されていない。これにより、埋め込み部１０８の上下のＮ型半導体層３０６では、Ｐ型半導体層３１０の端部の下方のＮ型半導体層３０６に比べて、空乏化した領域が広がりにくい。したがって、Ｐ型半導体層３１０の端部の下方のＮ型半導体層３０６における空乏領域長が、埋め込み部１０８の上下のＮ型半導体層３０６における空乏領域長より長い。これによって、埋め込み部１０８の上下のＮ型半導体層３０６における電界強度が、Ｐ型半導体層３１０の端部の下方のＮ型半導体層３０６における電界強度より高くなる。
【００６２】
Ｐ型半導体層３１０の下方のＮ型半導体層３０６において、空乏化領域長が短い領域では、空乏化領域長が長い領域より、電界強度が高いので、リーク電流が大きくなる。したがって、リーク電流はＰ型半導体層３１０の端部に集中しない。Ｐ型半導体層３１０の端部の下方のＮ型半導体層３０６より、埋め込み部１０８および埋め込み部１０８の上下のＮ型半導体層３０６を介して、多くのリーク電流が流れる。すなわち、リーク電流が流れる経路の断面積が、埋め込み部１０８により拡大される。耐圧付近でも、リーク電流が流れる経路の断面積が拡大されるので、ＰＮダイオード３００の耐量が大きくなる。
【００６３】
絶縁膜１１６は、Ｎ型半導体層３０６の側壁を覆って形成される。また、絶縁膜１１６は、Ｐ型半導体層３１０の側壁、Ｐ型半導体層３１０の表面の一部、および、コンタクト層１０５の表面上に形成される。コンタクト層１０５の表面の一部で、絶縁膜１１６が除去されて、カソード１１４が形成される。Ｐ型半導体層３１０の表面の一部で、絶縁膜１１６が除去されて、アノード３１２が形成される。ＰＮダイオード３００は、ショットキーダイオード１００と同様に形成されてよい。Ｐ型半導体層３１０の形成に、シクロペンタジニエルマグネシウム（Ｃｐ２Ｍｇ）を用いて、Ｐ型の不純物としてＭｇをドープしてもよい。
【００６４】
図１１は、本発明の第４の実施形態に係るＰＮダイオード４００の模式的な断面図である。図１１において図１０と同一の符号を付した要素は、図１０において説明した要素と同一の機能および構成を有してよい。
【００６５】
Ｎ型半導体層３０６は、Ｐ型半導体層３１０の端部以外の下方の少なくとも一部に除去領域を有する。除去領域では、Ｎ型半導体層３０６が厚さ方向に除去される。除去領域および除去領域以外の領域で、Ｎ型半導体層３０６の上面に沿って、Ｐ型半導体層３１０が形成されている。
【００６６】
除去領域では、Ｎ型半導体層３０６の膜厚が、Ｐ型半導体層３１０の端部の下におけるＮ型半導体層３０６の膜厚より薄い。したがって、Ｐ型半導体層３１０の端部の下方のＮ型半導体層３０６における空乏領域長が、除去領域のＮ型半導体層３０６における空乏領域長より長い。これによって、除去領域のＮ型半導体層３０６における電界強度が、Ｐ型半導体層３１０の端部の下方のＮ型半導体層３０６における電界強度より高くなる。
【００６７】
Ｐ型半導体層３１０の下方のＮ型半導体層３０６において、空乏化領域長が短い領域では、空乏化領域長が長い領域より、電界強度が高いので、リーク電流が大きくなる。したがって、リーク電流はＰ型半導体層３１０の端部に集中しない。Ｐ型半導体層３１０の端部の下方のＮ型半導体層３０６より、除去領域の下方のＮ型半導体層３０６を介して、多くのリーク電流が流れる。これにより、ショットキーダイオード１００の耐量が大きくなる。
【００６８】
Ｐ型半導体層３１０は、Ｎ型半導体層３０６と、Ｐ型半導体層３１０の下面で接する。また、Ｐ型半導体層３１０の側面の少なくとも一部は、絶縁膜１１６に接する。除去領域におけるＮ型半導体層３０６の上面は、一部に曲面を有することが好ましい。除去領域におけるＮ型半導体層３０６の上面が曲面を有することによって、除去領域の下のＮ型半導体層３０６の一部に、電界が集中することを緩和できる。一例として、除去領域におけるＮ型半導体層３０６の上面は、Ｎ型半導体層３０６を上面から見たときの中心の領域で、基板の表面に平行な平面を有し、当該中心の領域を囲んで下に凸の曲面の領域を有する。また、除去領域におけるＮ型半導体層３０６の上面は、当該下に凸の曲面の領域を取り囲んで上に凸の曲面の領域を有してよい。当該中心の領域におけるＮ型半導体層３０６の厚さは、除去領域以外の領域におけるＮ型半導体層３０６の厚さより、１０％以上、２０％以下薄くてよい。ＰＮダイオード４００は、ショットキーダイオード２００と同様に形成されてよい。Ｐ型半導体層３１０の形成に、シクロペンタジニエルマグネシウム（Ｃｐ２Ｍｇ）を用いて、Ｐ型の不純物としてＭｇをドープしてもよい。
【００６９】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。例えば、カソード１１４は基板１０２の裏面に形成されてもよい。別の例として、Ｐ型半導体層上にＮ型半導体層に形成されたＰＮダイオードであってもよい。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００７０】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００７１】
１００  ショットキーダイオード、１０２  基板、１０４  バッファ層、１０５  コンタクト層、１０６  半導体層、１０８  埋め込み部、１１２  ショットキー電極、１１４  カソード、１１６  絶縁膜、１２４  マスク、１２６  イオン、２００  ショットキーダイオード、３００  ＰＮダイオード、３０６  Ｎ型半導体層、３１０  Ｐ型半導体層、３１２  アノード、４００  ＰＮダイオード
【図１】
2012256670.tif 000003
【図２】
2012256670.tif 000004
【図３】
2012256670.tif 000005
【図４】
2012256670.tif 000006
【図５】
2012256670.tif 000007
【図６】
2012256670.tif 000008
【図７】
2012256670.tif 000009
【図８】
2012256670.tif 000010
【図９】
2012256670.tif 000011
【図１０】
2012256670.tif 000012
【図１１】
2012256670.tif 000013