(57)【要約】【課題】スイッチング素子に流れる過電流を広い負荷電流範囲にわたって確実かつ容易に抑制することができる過電流保護回路および過電流保護方法を提供する。【解決手段】スイッチング素子１００がオンした場合に、スイッチ電流が所定の閾値を超えている過電流状態であるか否かを判定する判定部１７０と、判定部１７０の判定結果に応じてカウンタ出力Ｓ[２：０]が増減するオフ期間設定カウンタ部１８０と、スイッチング素子１００をオンするタイミング間隔Ｔｇがオフ期間設定カウンタ部１８０のカウンタ出力Ｓ[２：０]に応じた長さとなるように、スイッチング素子１００の駆動信号ＧＡＴＥを生成する駆動信号生成部２００とを含んでいる。【選択図】図１
2012010577.tif 000002
【特許請求の範囲】
【請求項１】
負荷へ供給される電力をスイッチング制御により調整するためのスイッチング素子と、
前記スイッチング素子に流れるスイッチ電流を検出する電流検出器と、
前記電流検出器で検出されたスイッチ電流に基づいて前記スイッチング素子をスイッチング制御する制御器とを備え、
前記制御器は、
前記スイッチング素子がオンした場合に、前記スイッチ電流が所定の閾値を超えている過電流状態であるか否かを判定する判定部と、
前記判定部の判定結果に応じてカウンタ出力が増減するオフ期間設定カウンタ部と、
前記スイッチング素子をオンするタイミング間隔が前記オフ期間設定カウンタ部のカウンタ出力に応じた長さとなるように、前記スイッチング素子の駆動信号を生成する駆動信号生成部とを含む、過電流保護回路。
【請求項２】
前記判定部は、前記スイッチング素子がオンしてから所定の第１期間経過時における前記スイッチ電流を用いて判定する、請求項１に記載の過電流保護回路。
【請求項３】
前記オフ期間設定カウンタ部は、前記判定部が過電流状態であると判定した場合に前記カウンタ出力をカウントアップし、前記判定部が過電流状態でないと判定した場合に前記カウンタ出力をカウントダウンするよう構成されている、請求項１に記載の過電流保護回路。
【請求項４】
前記駆動信号生成部は、前記カウンタ出力の値が多くなるほど前記スイッチング素子をオンするタイミング間隔を長くし、前記カウンタ出力の値が小さくなるほど前記スイッチング素子をオンするタイミング間隔を短くするように構成されている、請求項３に記載の過電流保護回路。
【請求項５】
前記駆動信号生成部は、前記出力電圧に基づいてパルス幅変調信号を生成し、前記スイッチング素子をオンするタイミング間隔が前記オフ期間設定カウンタ部のカウンタ出力の値に応じた数の前記パルス幅変調信号の周期の長さとなるように、前記駆動信号を生成する、請求項１に記載の過電流保護回路。
【請求項６】
前記駆動信号生成部は、前記スイッチング素子がオンしてから所定の第２期間が経過する間において前記判定部の判定結果によらず前記スイッチング素子をオフしないように、前記駆動信号を生成し、
前記第１期間は、前記第２期間に基づいて設定される、請求項１に記載の過電流保護回路。
【請求項７】
前記駆動信号生成部は、前記スイッチング素子をオンするタイミング間隔が前記オフ期間設定カウンタ部のカウンタ出力の値の増減幅に対して加速度的に変化する、請求項１に記載の過電流保護回路。
【請求項８】
前記判定部は、時間経過に応じて前記閾値を変化させる、請求項１に記載の過電流保護回路。
【請求項９】
電力を負荷へ供給するスイッチング制御装置に適用される過電流保護方法であって、
負荷へ供給される電力をスイッチング制御により調整するためのスイッチング素子がオンした場合に、前記スイッチング素子に流れる電流が所定の閾値を超えている過電流状態であるか否かを判定するステップと、
前記判定するステップの判定結果に応じてカウンタ出力を増減させるステップと、
前記カウンタ出力の増減に応じて、前記スイッチング素子をオフする期間を決定するステップとを含む、過電流保護方法。
【請求項１０】
前記判定するステップは、前記スイッチング素子がオンしてから所定の第１期間経過時における前記スイッチ電流を用いて判定する、請求項９に記載の過電流保護方法。
【請求項１１】
前記オフする期間を決定するステップは、過電流状態であると判定した回数が増加するほど前記スイッチング素子をオンするタイミング間隔を長くするような前記スイッチング素子の駆動信号を生成するステップを含む、請求項９に記載の過電流保護方法。
【請求項１２】
前記駆動信号を生成するステップは、過電流状態であると判定した回数の増加に応じて前記タイミング間隔を加速度的に変化させる、請求項１１に記載の過電流保護方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子に過電流が流れるのを防止するための過電流保護回路および過電流保護方法に関する。
【背景技術】
【０００２】
一般的に、スイッチング電源装置等のスイッチング制御装置にはスイッチング素子を破壊や劣化から保護することを目的として過電流保護回路が備えられている。過電流保護の方法としては、スイッチング素子に流れる電流を検出し、検出された電流が所定の閾値よりも大きくなったときに過電流状態であるという判定がなされ、スイッチング素子をオフする方法が一般的である。このような過電流保護回路においては、スイッチング素子のスイッチング時に容量成分を流れる電流やノイズ等の影響により、過電流の誤検出が発生する可能性があるため、これを防ぐために、スイッチング直後の所定時間は検出された電流値を無効化させる期間、いわゆるリーディングエッジブランキング期間（以下、ブランキング期間とする）が設けられる。このようなブランキング期間を設けた構成においてはブランキング期間終了から実際にスイッチング素子がオフするまでの遅延時間を加算した最小オン期間中は、検出される電流の値に拘わらず、必ずスイッチング素子はオン状態となる。このため、スイッチング電源の出力電圧が低い状態である起動時や過負荷時において、最小オン期間中にスイッチング素子に流れる電流が増加した場合、スイッチング素子をオフさせて電流を減衰させることができないため、最小オン期間毎に過電流保護の閾値を超えて電流が増加し続けてしまい、スイッチング素子の破壊や劣化を招く危険性がある。このような問題を解決するための手段として、例えば、特許文献１および特許文献２に記載された過電流保護回路が知られている。
【０００３】
特許文献１に開示されている過電流保護回路について、図５および図６を用いて以下に簡単に説明する。図５は、従来の過電流保護回路を備えたフライバック型スイッチング電源装置を示す概略回路図である。スイッチングトランス９０１の１次側コイル９０１ａの一端には電源電圧ＶＩＮ１が接続され、他端には電流検出部９３０とスイッチング素子９２０が直列接続される。スイッチングトランス９０１の２次側コイル９０１ｂにはダイオード９０２を介してコンデンサ９０３と負荷９０４とが並列接続される。出力電圧検出部９０５は出力電圧ＶＯＵＴ１を検出し、電流制御部９５０は、出力電圧ＶＯＵＴ１が所定の値となるように、出力電圧検出部９０５の検出結果に基づいてスイッチング素子９２０をオンオフ制御する。また、電流検出部９３０で検出された電流が閾値を超える過電流状態である場合、電流制御部９５０は、過電流検出時にスイッチング素子９２０をオフし、過電流保護を行う。
【０００４】
図６は、図５に示されるスイッチング電源装置における電流制御部の構成例を示す概略回路図である。ＲＳフリップフロップ９５９から出力されるスイッチング素子９２０へのゲート駆動信号ＤＲＩＶＥは、ブランキングパルス生成部９６０へも入力される。ブランキングパルス生成部９６０は、スイッチング素子９２０がオンしてから所定のブランキング期間ＴＢＬ１を設けるためのブランキングパルスを有するブランキング信号ＢＬＡＮＫを生成する。比較器９５１は、電流検出部９３０の出力信号を所定の閾値ＩＴＨと比較し、スイッチング素子９２０に流れる電流が過電流状態であるか否かを判定する。ただし、比較器９５１の出力は他方の入力としてブランキング信号ＢＬＡＮＫが入力されるＡＮＤゲート９５２に入力されるため、ブランキング期間外に限り過電流状態であることを出力できる。すなわち、ブランキング期間中は比較器９５１の出力信号が無効化されるため、スイッチング時に発生するスパイクノイズに起因した過電流の誤検出を防止することができる。ＡＮＤゲート９５２の出力信号ＯＣＵの信号レベルがＨレベルになると、ＯＲゲート９５８を介してＲＳフリップフロップ９５９がリセットされることにより、スイッチング素子９２０がオフされ、これにより、スイッチング素子９２０への過電流が抑制される。
【０００５】
次に、従来例のスイッチング電源装置において、スイッチング素子９２０の最小オン期間における動作について説明する。ここで、スイッチング素子９２０の最小オン期間は、ブランキング期間ＴＢＬ１に、ブランキング期間終了から実際にスイッチング素子９２０がオフするまでの遅延時間ＴＤＬ１が加算された期間ＴＭＮ１である。最小パルス検出部９５３は、スイッチング素子９２０のオン期間が所定回数連続で最小オン期間ＴＭＮ１となったことを検出すると、ＲＳフリップフロップ９５５をセットし、発振部９５６への出力ＦＡＪＤの信号レベルをＬレベルからＨレベルへと切り替える。発振部９５６への出力ＦＡＪＤがＨレベルとなると、発振部９５６は発振周波数を低下させ、ゲート駆動信号ＤＲＩＶＥの立ち上がり（スイッチング素子９２０のオン動作）を所定時間ＴＤＤ１だけ遅延させる。遅延されたゲート駆動信号ＤＲＩＶＥの信号レベルが所定時間ＴＤＤ１後にＨレベルとなると、ＲＳフリップフロップ９５５はリセットされるので、発振部９５６は再び遅延前の発振周波数で動作する。
【０００６】
すなわち、従来例のスイッチング電源装置における過電流保護回路では、スイッチング素子９２０のオン時間が所定回数だけ最小オン期間ＴＭＮ１になったことを検出した場合に、スイッチング周期をある特定の所定時間ＴＤＤ１だけ遅延させる。それにより、最小オン期間中にスイッチング電流が継続的に増加しても、スイッチング電流を減衰させるためのスイッチングオフ期間が遅延時間ＴＤＤ１だけ長くなるため、電流閾値を超えてスイッチング電流が増加し続けるのを防止することができる。
【０００７】
また、特許文献２に開示されている過電流保護回路は、通常動作時において所定の周期でスイッチング素子のオン・オフを繰り返す構成において、スイッチング素子に流れるスイッチング電流が電流閾値を超えた回数をカウントアップしていき、その回数に応じてスイッチング素子がオンする周期を長くしていく（通常動作におけるスイッチング素子のオンタイミングにおいて当該スイッチング素子のオン動作をスキップする回数を増やしていく）よう構成されている。このような過電流保護回路においては、スイッチング電流が電流閾値以下になるとスイッチング素子は通常動作に復帰する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００７−２０３９３号公報
【特許文献２】米国特許第７５２２３９８号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記従来のスイッチング電源装置における過電流保護には、以下の問題点があった。すなわち、特許文献１に示すような従来のスイッチング電源装置における過電流保護には、多様な、または変動する負荷状態に対して、システム順応性が極めて狭いという問題がある。例えば、最小オン期間中に増加するスイッチ電流の時定数に対して所定の遅延期間ＴＤＤ１が短すぎると、過電流の抑制効果が小さくなり、過電流保護機能が正常に働かなくなるため、スイッチング素子の破壊や劣化を招いてしまう。反対に、最小オン期間中に増加するスイッチング電流の時定数に対して所定の遅延期間ＴＤＤ１が長すぎると、起動時などにおいて所定時間内に出力電圧ＶＯＵＴ１を所定の目標値まで上昇させるのに必要な電力を十分に得られなくなるため、起動速度の低下や起動不良を招いてしまう。このように、従来のスイッチング電源装置においては、電源の諸条件に応じて遅延時間ＴＤＤ１を適時調整する必要が生じる。
【００１０】
また、特許文献２に示すようなスイッチング電流が電流閾値を超える回数に応じてスイッチング素子のオンするタイミングをスキップさせる構成においては、スイッチング素子のオンするタイミングをスキップさせてスイッチング電流を電流閾値以下にできても、スイッチング電流が電流閾値以下になることによりスイッチング電源装置が通常動作に復帰する（スイッチング素子のオンするタイミングが通常の周期となる）ため、すぐに再びスイッチング電流が電流閾値を超えてしまい、システムが安定しない。
【００１１】
そこで、本発明は上記の課題を解決するためになされたものであり、スイッチング素子に流れる過電流を広い負荷電流範囲にわたって確実かつ容易に抑制することができる過電流保護回路および過電流保護方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明に係る過電流保護回路は、負荷へ供給される電力をスイッチング制御により調整するためのスイッチング素子と、前記スイッチング素子に流れるスイッチ電流を検出する電流検出器と、前記電流検出器で検出されたスイッチ電流に基づいて前記スイッチング素子をスイッチング制御する制御器とを備え、前記制御器は、前記スイッチング素子がオンした場合に、前記スイッチ電流が所定の閾値を超えている過電流状態であるか否かを判定する判定部と、前記判定部の判定結果に応じてカウンタ出力が増減するオフ期間設定カウンタ部と、前記スイッチング素子をオンするタイミング間隔が前記オフ期間設定カウンタ部のカウンタ出力に応じた長さとなるように、前記スイッチング素子の駆動信号を生成する駆動信号生成部とを含んでいる。
【００１３】
上記構成によれば、オフ期間設定カウンタ部において過電流検出の履歴が蓄積され、この履歴に応じてスイッチング素子をオンするタイミング（遅延時間）が動的に制御されるため、広範囲な負荷条件に対して、最適なオンタイミングでスイッチングを行うことを可能にし、確実かつ容易に過電流を抑制することができる。さらに、スイッチング時に発生する容量成分や充電電流によるスパイクノイズに起因した誤動作を防止するためのブランキング期間を長く確保しても確実に過電流を抑制することができるので、システムの安定化を容易に実現することが可能である。
【００１４】
前記判定部は、前記スイッチング素子がオンしてから所定の第１期間経過時における前記スイッチ電流を用いて判定してもよい。これにより、スイッチング時に発生するスパイクノイズに起因した誤動作を有効に防止することができる。
【００１５】
前記オフ期間設定カウンタ部は、前記判定部が過電流状態であると判定した場合に前記カウンタ出力をカウントアップし、前記判定部が過電流状態でないと判定した場合に前記カウンタ出力をカウントダウンするよう構成されていてもよい。さらに、前記駆動信号生成部は、前記カウンタ出力の値が多くなるほど前記スイッチング素子をオンするタイミング間隔を長くし、前記カウンタ出力の値が小さくなるほど前記スイッチング素子をオンするタイミング間隔を短くするように構成されてもよい。これにより、過電流検出の履歴に応じてスイッチング素子をオンするタイミング間隔が忠実に変化するため、スイッチング素子をオンするタイミングを高精度に制御することができる。
【００１６】
前記駆動信号生成部は、前記出力電圧に基づいてパルス幅変調信号を生成し、前記スイッチング素子をオンするタイミング間隔が前記オフ期間設定カウンタ部のカウンタ出力の値に応じた数の前記パルス幅変調信号の周期の長さとなるように、前記駆動信号を生成するよう構成されてもよい。スイッチング素子をオンするタイミング間隔をパルス幅変調信号の周期に合わせ、カウンタ出力の値に応じた数の周期分だけスイッチング素子をオンしない期間を設ける（スイッチング素子のオン動作を当該周期分スキップする）ことにより、スイッチング素子をオンするタイミングを確実かつ容易に制御することができる。
【００１７】
前記駆動信号生成部は、前記スイッチング素子がオンしてから所定の第２期間が経過する間において前記判定部の判定結果によらず前記スイッチング素子をオフしないように、前記駆動信号を生成し、前記第１期間は、前記第２期間に基づいて設定されるよう構成されてもよい。これにより、スイッチング時に発生する容量成分や充電電流によるスパイクノイズに起因した誤動作を防止するためのブランキング期間を確保しつつ過電流を抑制することができる。
【００１８】
前記駆動信号生成部は、前記スイッチング素子をオンするタイミング間隔が前記オフ期間設定カウンタ部のカウンタ出力の値の増減幅に対して加速度的に変化するよう構成されてもよい。これにより、スイッチング素子のタイミング間隔の最適化を迅速に実現することができる。
【００１９】
前記判定部は、時間経過に応じて前記閾値を変化させるよう構成されてもよい。これにより、例えば、起動時において、閾値を小さな所定の初期値から徐々に増加させていくことにより、コイルに流れる電流を当該閾値の変化に追従させ、徐々に増加させることが可能となるため、コイルやスイッチング素子の破壊を防ぐソフトスタート機能として利用することができる。
【００２０】
また、本発明に係る過電流保護方法は、電力を負荷へ供給するスイッチング制御装置に適用される過電流保護方法であって、負荷へ供給される電力をスイッチング制御により調整するためのスイッチング素子がオンした場合に、前記スイッチング素子に流れる電流が所定の閾値を超えている過電流状態であるか否かを判定するステップと、前記判定するステップの判定結果に応じてカウンタ出力を増減させるステップと、前記カウンタ出力の増減に応じて、前記スイッチング素子をオフする期間を決定するステップとを含んでいる。
【００２１】
上記方法によれば、過電流状態であると判定した回数に応じてスイッチング素子をオンするタイミング（遅延時間）が動的に制御されるため、広範囲な負荷条件に対して、最適なオンタイミングでスイッチングを行うことを可能にし、確実かつ容易に過電流を抑制することができる。さらに、スイッチング時に発生する容量成分や充電電流によるスパイクノイズに起因した誤動作を防止するためのブランキング期間を長く確保しても確実に過電流を抑制することができるので、システムの安定化を容易に実現することが可能である。
【００２２】
前記判定するステップは、前記スイッチング素子がオンしてから所定の第１期間経過時における前記スイッチ電流を用いて判定することとしてもよい。これにより、スイッチング時に発生するスパイクノイズに起因した誤動作を有効に防止することができる。
【００２３】
前記オフする期間を決定するステップは、過電流状態であると判定した回数が増加するほど前記スイッチング素子をオンするタイミング間隔を長くするような前記スイッチング素子の駆動信号を生成するステップを含んでもよい。これにより、過電流検出の履歴に応じてスイッチング素子をオンするタイミング間隔が忠実に変化するため、スイッチング素子をオンするタイミングを高精度に制御することができる。
【００２４】
前記駆動信号を生成するステップは、過電流状態であると判定した回数の増加に応じて前記タイミング間隔を加速度的に変化させてもよい。これにより、スイッチング素子のタイミング間隔の最適化を迅速に実現することができる。
【発明の効果】
【００２５】
過電流検出の履歴に応じてスイッチングの遅延時間を動的に制御することによって、広範囲な負荷条件に対して、最適なオンタイミングでスイッチングを行うことを可能にし、確実かつ容易に過電流を抑制することができる。さらに、スイッチング時に発生する容量成分や充電電流によるスパイクノイズに起因した誤動作を防止するためのブランキング期間を長く確保しても確実に過電流を抑制することができるので、システムの安定化を容易に実現することが可能である。
【図面の簡単な説明】
【００２６】
【図１】本発明の一実施の形態に係る過電流保護回路が適用されたスイッチング電源装置の全体構成例を示す概略回路図である。
【図２】図１に示されるスイッチング電源装置のフィードバック制御部の具体的な構成例を示す回路図である。
【図３】図２に示されるフィードバック制御部の動作の一例を示すタイミングチャートである。
【図４】図１に示されるスイッチング電源装置の動作を示すフローチャートである。
【図５】従来の過電流保護回路を備えたフライバック型スイッチング電源装置を示す概略回路図である。
【図６】図５に示されるスイッチング電源装置における電流制御部の構成例を示す概略回路図である。
【発明を実施するための形態】
【００２７】
以下に、本発明に係る過電流保護回路が適用されたスイッチング電源装置の実施の形態について、図面を参照しながら説明する。なお、以下では全ての図を通じて同一又は相当する要素には同一の参照符号を付して、その重複する説明を省略する。
【００２８】
本発明の一実施の形態における過電流保護回路が適用されたスイッチング電源装置について、図１〜図４を用いて説明する。図１は、本発明の一実施の形態に係る過電流保護回路が適用されたスイッチング電源装置の全体構成例を示す概略回路図である。図１に示すように、このスイッチング電源装置は、電源電圧ＶＩＮを発生する電源（電圧源）Ｖ１と、電源Ｖ１に接続され、電源電圧ＶＩＮに基づく電力を蓄えるコイルＬ１と、コイルＬ１に接続されたダイオードＤ１と、ダイオードＤ１に接続され、ダイオードＤ１を通じて供給される電流に基づいて負荷１１０への出力電圧ＶＯＵＴを生成するコンデンサＣ１と、出力電圧ＶＯＵＴに基づく帰還信号を生成する帰還信号生成部１２０と、コイルＬ１に蓄えられた電力をダイオードＤ１へ供給するか否かを切り替えるスイッチング素子１００と、スイッチング素子１００に流れる電流を検出する電流検出器１４０と、帰還信号および電流検出器１４０で検出された電流に基づいてスイッチング素子１００の制御を行うＰＷＭ制御器１５０とを備えており、出力電圧ＶＯＵＴによって負荷１１０を駆動する昇圧型ＤＣ−ＤＣコンバータを構成している。
【００２９】
電源Ｖ１は、一端が接地され、他端がコイルＬ１の一端との間に接続されており、コイルＬ１に電力を供給する。コイルＬ１の他端には、スイッチング素子１００を介して電流検出器１４０が接続されている。電流検出器１４０は、他端が接地されている。コイルＬ１とスイッチング素子１００との接点には、ダイオードＤ１のアノード端子が接続されている。ダイオードＤ１のカソード端子は、コンデンサＣ１の一端が接続されており、コンデンサＣ１の他端は接地されている。ダイオードＤ１とコンデンサＣ１との接続点には、負荷１１０が接続される。
【００３０】
スイッチング素子１００は、後述するＰＷＭ制御器からの駆動信号ＧＡＴＥに応じてオンまたはオフするように構成される。具体的には、スイッチング素子１００は電界効果型素子により構成され、２つの主端子の一方（例えばドレイン端子）がコイルＬ１に接続され、主端子の他方（例えばソース端子）が電流検出器１４０を介して接地されている。そして、制御端子であるゲート端子が制御器（ＰＷＭ制御器）１５０と接続され、駆動信号ＧＡＴＥがゲート端子に入力される。駆動信号ＧＡＴＥの信号（電圧）レベルがＬレベルより高いＨレベルのとき、スイッチング素子１００はオンし、駆動信号ＧＡＴＥの信号レベルがＬレベルのとき、スイッチング素子１００はオフする。スイッチング素子１００がオンの状態のとき、コイルＬ１に電源電圧ＶＩＮに基づく電力が蓄えられ、スイッチング素子１００がオフの状態のときに、コイルＬ１に蓄えられた電力がダイオードＤ１を介してコンデンサＣ１へと供給される。すなわち、図１のスイッチング電源装置は、スイッチング素子１００のオン期間とオフ期間の割合（デューティ比）によって負荷１１０の駆動に必要な出力電圧ＶＯＵＴを制御する、いわゆるパルス幅変調（ＰｕｌｓｅＷｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ、以下、ＰＷＭという）制御を行うように構成されている。
【００３１】
帰還信号生成部１２０は、出力電圧ＶＯＵＴに基づいて帰還信号ＶＦＢを生成し、ＰＷＭ制御器１５０へ入力する。また、電流検出器１４０はスイッチング素子１００を流れる電流（スイッチ電流ＩＳＷ）を検出し、電流検出信号ＩＤＥＴをＰＷＭ制御器１５０へ入力する。ＰＷＭ制御器１５０は、帰還信号ＶＦＢと電流検出信号ＩＤＥＴとに基づいて、スイッチング素子１００を駆動するための駆動信号ＧＡＴＥを生成し、当該駆動信号ＧＡＴＥをスイッチング素子１００へ送ることにより、スイッチング素子１００のオンオフ制御を行い、出力電圧ＶＯＵＴを適正な値に制御する。このように、スイッチング素子１００、電流検出器１４０およびＰＷＭ制御器１５０は、出力電圧ＶＯＵＴに基づいて供給される電力を調整するフィードバック制御部１３０を構成している。なお、本実施の形態においては帰還信号ＶＦＢとして負荷１１０に印加される出力電圧ＶＯＵＴをフィードバックする構成としているが、帰還信号が負荷１１０への電力供給状況を直接または間接的に検出できる信号である限り、これに限られず、例えば負荷に流れる電流をフィードバックしてもよいし、負荷に接続された所定の位置における電圧または電流をフィードバックしてもよい。
【００３２】
図２は、図１に示されるスイッチング電源装置のフィードバック制御部の具体的な構成例を示す概略回路図である。
【００３３】
図２に示されるように、電流検出器１４０は、一端がスイッチング素子１００のソース端子に接続され、他端が接地される抵抗１４１を有しており、スイッチング素子１００を流れる電流値を抵抗１４１の一端における電圧値に変換した検出電流信号ＩＤＥＴを生成して、比較部１６０へ入力するよう構成されている。
【００３４】
また、ＰＷＭ制御器１５０は、検出電流信号ＩＤＥＴの値（特にスイッチング素子１００がオンしてから所定の第１期間経過時における検出電流信号ＩＤＥＴの値）を所定の閾値（電流制限閾値ＶＴＨ）と比較する比較部１６０と、駆動信号ＧＡＴＥの立ち上がりから所定の第２期間（ブランキング期間）において比較部１６０の出力を無効化するブランキングパルス信号ＬＥＢを生成するブランキングパルス生成部１７０と、ブランキングパルス信号ＬＥＢのパルスの立ち上がりエッジを検出することにより動作を開始するオフ期間設定カウンタ部１８０と、比較部１６０が過電流状態であると判定した際に、所定期間、ＰＷＭ信号ＶＰＷＭを無効化し、スイッチング素子１００をオフ状態にするためのマスク信号を生成するマスク信号生成部１９０と、スイッチング素子１００をオンするタイミング間隔Ｔｇがオフ期間設定カウンタ部１８０のカウンタ出力に応じた長さとなるように、スイッチング素子１００の駆動信号ＧＡＴＥを生成する駆動信号生成部２００と、を備える。
【００３５】
比較部１６０は、比較器１６２を備え、電流検出信号ＩＤＥＴと電流制限閾値ＶＴＨとを比較し、電流検出信号ＩＤＥＴが電流制限閾値ＶＴＨを超えたときに信号レベルがＬレベルより高いＨレベルとなるような比較信号ＣＯＭＰＯを出力する。従って、本実施の形態における比較部１６０は、スイッチング素子１００を流れるスイッチ電流が所定の閾値を超えている過電流状態であるか否かを判定する判定部として機能する。
【００３６】
ブランキングパルス生成部１７０は、駆動信号ＧＡＴＥを遅延回路１７１によりブランキング期間Ｔｂｋだけ遅延させ、駆動信号ＧＡＴＥの立ち上がり（信号レベルがＬレベルからＨレベルに遷移する）タイミングからブランキング期間Ｔｂｋだけ出力される信号レベルをＬレベルに保持するブランキングパルス信号ＬＥＢを生成し、出力する。具体的には、駆動信号ＧＡＴＥが入力されるとともに遅延回路１７１で遅延し、インバータ１７２で反転した駆動信号ＧＡＴＥが入力されるＮＡＮＤゲート１７３の出力がブランキングパルス信号ＬＥＢとなる。ブランキング期間Ｔｂｋは、スイッチング時に発生するスパイクノイズ等の影響を除去するために、比較信号ＣＯＭＰＯを無効化するための期間である。
【００３７】
オフ期間設定カウンタ１８０は、ブランキングパルス信号ＬＥＢのパルスの立ち上がりエッジを検出することにより動作を開始するアップダウンカウンタである。本実施形態におけるオフ期間設定カウンタ部１８０は、３ビットのアップダウンカウンタにより構成されている。
【００３８】
具体的には、オフ期間設定カウンタ部１８０は、判定部である比較部１６０の判定結果に応じてカウンタ出力が変化するよう構成されている。具体的には、オフ期間設定カウンタ部１８０は、ビット数に応じた（３つの）ラッチ回路１８１〜１８３を有し、各クロック入力にブランキングパルス生成部１７０から出力されるブランキングパルス信号ＬＥＢが入力される。１段目のラッチ回路１８１のデータ入力には比較部１６０から出力された比較信号ＣＯＭＰＯと２段目のラッチ回路１８２の出力Ｓ１とのＯＲ出力がＯＲゲート１８４を介して入力される。２段目のラッチ回路１８２のデータ入力には比較信号ＣＯＭＰＯおよび１段目のラッチ回路１８１の出力Ｓ０のＡＮＤ出力と３段目のラッチ回路１８３の出力Ｓ２とのＯＲ出力がＡＮＤゲート１８５およびＯＲゲート１８６を介して入力される。３段目のラッチ回路１８３のデータ入力には比較信号ＣＯＭＰＯと２段目のラッチ回路１８２の出力Ｓ１とのＡＮＤ出力がＡＮＤゲート１８７を介して入力される。
【００３９】
これにより、ブランキングパルス信号ＬＥＢのパルスの立ち上がりエッジのタイミング（信号レベルのＬレベルからＨレベルへの遷移時）において比較信号ＣＯＭＰＯの信号レベルがＨレベルであれば、カウンタ出力Ｓ［２：０］（Ｓ０〜Ｓ２）をカウントアップし、ブランキングパルス信号ＬＥＢのパルスの立ち上がりエッジのタイミングにおいて比較信号ＣＯＭＰＯの信号レベルがＬレベルであれば、カウンタ出力Ｓ［２：０］をカウントダウンする。すなわち、オフ期間設定カウンタ部１８０は、ブランキング期間（第１期間＝第２期間）終了時においてスイッチング素子１００を流れる電流が電流制限閾値を超えている場合には、カウントアップし、ブランキング期間終了時においてスイッチング素子１００を流れる電流が電流制限閾値を超えていない場合にはカウントダウンするように構成されている。要するに、オフ期間設定カウンタ部１８０は、判定部として機能する比較部１６０が過電流状態であると判定した場合にカウントアップし、前記判定部が過電流状態でないと判定した場合にカウントダウンするよう構成されている。このカウンタ出力Ｓ［２：０］は、マスク信号生成部１９０へと入力される。
【００４０】
本実施の形態におけるオフ期間設定カウンタ部１８０は、カウンタ出力Ｓ[２：０]が不等間隔で増減するように構成されている。具体的には、カウントアップ時は、０→１→３→７（０００→００１→０１１→１１１）と不等間隔で加速度的に値が増加し、カウントダウン時は、７→３→１→０（１１１→０１１→００１→０００）と不等間隔で値が減少する。なお、オフ期間設定カウンタ部１８０は、等間隔で増減する構成としても良いし、増加時と減少時とで値の変化量が異なっても良い。電流検出結果の履歴に応じて値が増減する構成であれば、上述した構成に限定されない。
【００４１】
マスク信号生成部１９０は、駆動信号生成部２００で生成されるＰＷＭ信号ＶＰＷＭの立ち上がりエッジで動作を開始するアップカウンタを備えている。マスク信号生成部１９０も、オフ期間設定カウンタ部１８０に対応して３ビットのアップカウンタを有しており、それぞれカウンタ出力Ｃ［２：０］を出力する。
【００４２】
具体的には、マスク信号生成部１９０は、ビット数に応じた（３つの）リセット端子付きラッチ回路１９１〜１９３を有し、各データ入力に自身の反転出力が入力される。また、１段目のラッチ回路１９１のクロック入力には、ＰＷＭ信号ＶＰＷＭが入力され、２段目のラッチ回路１９２のクロック入力には、１段目のラッチ回路１９１の反転出力が入力され、３段目のラッチ回路１９３のクロック入力には、２段目のラッチ回路１９２の反転出力が入力される。さらに、マスク信号生成部１９０は、１段目のラッチ回路１９１のカウンタ出力Ｃ０とオフ期間設定カウンタ部１８０における１段目のカウンタ出力Ｓ０とが入力されるＸＮＯＲゲート１９４と、２段目のラッチ回路１９２のカウンタ出力Ｃ１とオフ期間設定カウンタ部１８０における２段目のカウンタ出力Ｓ１とが入力されるＸＮＯＲゲート１９５と、３段目のラッチ回路１９３のカウンタ出力Ｃ２とオフ期間設定カウンタ部１８０における３段目のカウンタ出力Ｓ２とが入力されるＸＮＯＲゲート１９６と、ＸＮＯＲゲート１９４〜１９６のＸＮＯＲ出力が入力されるＮＡＮＤゲート１９７と、ＮＡＮＤゲート１９７のＮＡＮＤ出力（後述する一致信号ＥＱＬ）がデータ入力に入力され、ＰＷＭ信号ＶＰＷＭの反転信号がインバータ１９９を介してクロック入力に入力されるラッチ回路１９８とをさらに備えている。
【００４３】
これにより、マスク信号生成部１９０は、オフ期間設定カウンタ部１８０のカウンタ出力Ｓ［２:０］の信号レベルとマスク信号生成部１９０のカウンタ出力Ｃ［２：０］の信号レベルとが一致した場合、一致信号ＥＱＬの信号レベルがＬレベルとなり、オフ期間設定カウンタ部１８０のカウンタ出力Ｓ［２:０］の信号レベルとマスク信号生成部１９０のカウンタ出力Ｃ［２：０］の信号レベルとが一致しない場合、一致信号ＥＱＬの信号レベルがＬレベルより高いＨレベルとなるような、一致信号ＥＱＬを生成する。さらに、ラッチ回路１９８のデータ入力に一致信号ＥＱＬが入力され、クロック入力にＰＷＭ信号ＶＰＷＭの反転信号が入力されることにより、出力Ｑからマスク信号ＭＡＳＫが出力される。つまり、マスク信号生成部１９０は、ＰＷＭ信号ＶＰＷＭとオフ期間設定カウンタ１９０のカウンタ出力Ｓ［２：０］に基づいて、マスク信号ＭＡＳＫを生成する。
【００４４】
このマスク信号ＭＡＳＫは、後述するように駆動信号生成部２００に入力され、スイッチング素子１００を流れる電流が過電流状態であることを検出した際に、所定期間、ＰＷＭ信号ＶＰＷＭを無効化し、スイッチング素子１００をオフ状態にするために用いられる。
【００４５】
駆動信号生成部２００は、比較部１６０が過電流状態であると判定した場合にスイッチング素子１００をオフするとともに、オフ期間設定カウンタ部１８０のカウンタ出力の値が多くなるほどスイッチング素子１００をオンするタイミング間隔Ｔｇを長くし、オフ期間設定カウンタ部１８０のカウンタ出力の値が少なくなるほどスイッチング素子１００をオンするタイミング間隔Ｔｇを短くするような駆動信号ＧＡＴＥを生成するように構成される。具体的には、駆動信号生成部２００は、発振部２０１と、帰還信号ＶＦＢの電圧と基準電圧ＶＲＥＦとの差分を増幅する誤差増幅器２０２と、発振部２１０からの出力信号Ｖｔｒｉと誤差増幅器２０２で増幅されたエラー信号Ｖｅｒｒとを比較してＰＷＭ信号ＶＰＷＭを出力する比較器２０３と、ＰＷＭ信号ＶＰＷＭに基づいて電源電圧ＶＤＤを出力するラッチ回路２０４と、マスク信号生成部１９０で生成されたマスク信号ＭＡＳＫを反転するインバータ２０５と、ＰＷＭ信号ＶＰＷＭとマスク信号ＭＡＳＫの反転信号とラッチ回路２０４の出力信号ＰＢＰとが入力されるＡＮＤゲート２０６と、比較部１６０から出力される比較信号ＣＯＭＰＯとブランキングパルス生成部１７０から出力されるブランキングパルス信号ＬＥＢとのＮＡＮＤ出力をラッチ回路２０４のリセット入力に出力するＮＡＮＤゲート２０７とを備えている。
【００４６】
発振部２０１は、所定の周波数の鋸波状の出力信号Ｖｔｒｉを生成し、比較器２０３の反転入力端子へ出力する。誤差増幅器２０２は、基準電圧ＶＲＥＦから帰還信号ＶＦＢの電圧を差し引いた差分電圧を増幅することにより、エラー信号Ｖｅｒｒを生成し、比較器２０３の非反転入力端子へ出力する。比較器２０３は、エラー信号Ｖｅｒｒと発振部２０１の出力信号Ｖｔｒｉとの比較を行うことによって、スイッチング素子１００を制御するための制御信号であるＰＷＭ信号ＶＰＷＭを生成し、ＡＮＤゲート２０５を介してスイッチング素子１００のゲート端子に駆動信号ＧＡＴＥを出力する。
【００４７】
ＰＷＭ信号ＶＰＷＭの出力端子とスイッチング素子１００ゲート端子との間にＡＮＤゲート２０６が設けられ、当該ＡＮＤゲート２０６にマスク信号ＭＡＳＫの反転信号が入力されることにより、スイッチング素子１００をオンするタイミング間隔Ｔｇがオフ期間設定カウンタ部１８０のカウンタ出力Ｓ［２：０］の値に応じた数のＰＷＭ信号ＶＰＷＭの周期の長さとなるように、駆動信号ＧＡＴＥが生成される。
【００４８】
比較信号ＣＯＭＰＯとブランキングパルス信号ＬＥＢとがそれぞれ入力されるＮＡＮＤゲート２０７では、それらの２入力に基づくＮＡＮＤ出力をラッチ回路２０４のリセット信号として出力する。すなわち、駆動信号生成部２００は、スイッチング素子１００がオンされてからブランキング期間Ｔｂｋが経過する間において判定部である比較部１６０の判定結果によらずスイッチング素子１００をオフしないような、駆動信号ＧＡＴＥを生成するように構成される。また、ラッチ回路２０４は、クロック入力に入力されるＰＷＭ信号ＶＰＷＭに基づいてデータ入力に入力される電源電圧ＶＤＤを出力信号ＰＢＰとして出力する。
【００４９】
ＡＮＤゲート２０６は、ＰＷＭ信号ＶＰＷＭと、ラッチ回路２０４の出力信号ＰＢＰと、マスク信号ＭＡＳＫの反転信号とがすべてＨレベルとなったときにＨレベルとなる駆動信号ＧＡＴＥを生成し、スイッチング素子１００のゲート端子へ出力する。
【００５０】
ここで、スイッチング素子１００に所定の閾値以上の過電流が流れた場合の電流制限動作について説明する。まず、ブランキングパルス信号ＬＥＢの信号レベルがＨレベルとなっているの期間（比較信号ＣＯＭＰＯの無効化期間経過後）に、スイッチング素子１００を流れる電流が増加し、電流検出信号ＩＤＥＴの信号レベル（電圧値）が電流制限閾値ＶＴＨ以上になると、比較信号ＣＯＭＰＯの信号レベルがＨレベルとなるため、ラッチ回路２０４はリセットされ、ラッチ回路２０４の出力信号ＰＢＰの信号レベルはＬレベルとなる。その結果、ＡＮＤゲート２０６の出力である駆動信号ＧＡＴＥの信号レベルが強制的にＬレベルとなり、スイッチング素子１００をオフさせる。そして、次のＰＷＭ信号ＶＰＷＭの立ち上がりエッジまで、スイッチング素子１００のオフ状態は継続される。次のＰＷＭ信号ＶＰＷＭの立ち上がりエッジがラッチ回路２０４に入力されると、ラッチ回路２０４の出力信号ＰＢＰの信号レベルはＨレベルに戻り、スイッチング素子１００はオン状態となる。このように、スイッチング素子１００に対して、いわゆる、Ｐｕｌｓｅ−ｂｙ−Ｐｕｌｓｅ方式の電流制限が働くこととなる。
【００５１】
以下に、図３を用いて、図２に示したフィードバック制御部１３０の動作について詳しく説明する。図３は、図２に示されるフィードバック制御部の動作の一例を示すタイミングチャートである。図３において、ＰＷＭ信号ＶＰＷＭの周期Ｔｔｒｉは、発振部２０１の出力電圧Ｖｔｒｉ（図示しない）の周期に等しい。
【００５２】
時刻ｔ０で、ＰＷＭ信号ＶＰＷＭの信号レベルがＨレベルとなり、駆動信号ＧＡＴＥの信号レベルがＨレベルとなることによりスイッチング素子１００がオンすると、電流検出信号ＩＤＥＴとして接地電圧以上の電圧が検出される。電流検出信号ＩＤＥＴは、スイッチング素子１００のオン動作によるスパイク状のスイッチングノイズが発生した後、コイルＬ１に依存する傾きを伴いながら増加する。このスイッチングノイズの影響によって、電流検出信号ＩＤＥＴの信号レベルが電流制限閾値ＶＴＨより大きくなるため、比較部１６０の比較信号ＣＯＭＰＯの信号レベルが微小期間ＴｓｐだけＨレベルとなる。この際、ＰＷＭ信号ＶＰＷＭの立ち上がりからブランキング期間Ｔｂｋだけブランキングパルス信号ＬＥＢの信号レベルがＬレベルとなるため、このブランキング期間Ｔｂｋの間、Ｐｕｌｓｅ−ｂｙ−Ｐｕｌｓｅ電流制限動作において比較信号ＣＯＭＰＯは無効化され、駆動信号ＧＡＴＥの信号レベルはＨレベルを保持する。
【００５３】
時刻ｔ１で、電流検出信号ＩＤＥＴが電流制限閾値ＶＴＨ以上となると、比較信号ＣＯＭＰＯの信号レベルがＨレベルとなり、ラッチ回路２０４がリセットされるため、駆動信号ＧＡＴＥの信号レベルはＬレベルに遷移する。その結果、スイッチング素子１００を流れるスイッチ電流ＩＳＷは所定の閾値で遮断される。
【００５４】
時刻ｔ２で、再びＰＷＭ信号ＶＰＷＭの信号レベルがＨレベルとなることにより、次のスイッチング周期に遷移し、スイッチング素子１００はオンする。このとき、駆動信号ＧＡＴＥの第１回目の周期におけるスイッチング素子１００をオンするタイミング間隔Ｔｇ０（ｔ２−ｔ０）は、ＰＷＭ信号ＶＰＷＭの１周期分の長さと同じ長さとなる。
【００５５】
時刻ｔ３において示すように、ブランキング期間が終了したとき、すでに電流検出信号ＩＤＥＴの信号レベルが電流制限閾値ＶＴＨを上回っている場合には、ラッチ回路２０４がリセットされ、スイッチング素子１００はオフする。このとき、ブランキングパルス信号ＬＥＢの立ち上がりエッジにおいて、オフ期間設定カウンタ部１８０のカウンタ出力Ｓ［２：０］が０から１へカウントアップされる。このとき、オフ期間設定カウンタ部１８０のカウンタ出力Ｓ［２：０］は、マスク信号生成部１９０のカウンタ出力Ｃ［２：０］と一致しないため、一致信号ＥＱＬの信号レベルはＨレベルとなる。
【００５６】
その後、時刻ｔ４で、ＰＷＭ信号ＶＰＷＭが立ち下がる（信号レベルがＨレベルからＬレベルに遷移する）と、一致信号ＥＱＬの信号レベルがＨレベルとなっていることにより、マスク信号ＭＡＳＫの信号レベルがＨレベルになる。マスク信号ＭＡＳＫの信号レベルがＨレベルとなることにより、マスク信号生成部１９０のカウンタ出力Ｃ[２：０]はイネーブル状態となるとともに、駆動信号ＧＡＴＥは強制的にＬとなる（ただし、時刻ｔ４の時点ではすでにスイッチング素子１００はオフされているので表面上は変化しない）。
【００５７】
その後、時刻ｔ５で、次のＰＷＭ周期に遷移すると、本来であればＰＷＭ信号ＶＰＷＭの信号レベルがＨレベルとなることにより駆動信号ＧＡＴＥの信号レベルがＨレベルとなるところだが、マスク信号ＭＡＳＫの信号レベルがＨレベルとなっているため、駆動信号ＧＡＴＥの信号レベルはＬレベルを保持する。すなわち、スイッチング素子１００のＰＷＭ動作が１回（１周期分）スキップされたことになる。また、ＰＷＭ信号ＶＰＷＭの立ち上がりエッジでマスク信号生成部１９０のカウンタ出力Ｃ［２：０］がカウントアップし、オフ期間設定カウンタ部１８０のカウンタ出力Ｓ［２：０］と一致することになり、一致信号ＥＱＬの信号レベルはＬレベルとなる。
【００５８】
時刻ｔ６で、ＰＷＭ信号ＶＰＷＭが立ち下がると、一致信号ＥＱＬの信号レベルがＬレベルとなっていることにより、マスク信号ＭＡＳＫの信号レベルがＬレベルとなる。これにより、マスク信号生成部１９０のカウンタ出力Ｃ［２：０］はリセットされ、オフ期間設定カウンタ部１８０のカウンタ出力Ｓ［２：０］と一致しなくなるため、一致信号ＥＱＬの信号レベルはＨレベルとなる。
【００５９】
時刻ｔ７で、次のＰＷＭ周期に遷移すると、マスク信号ＭＡＳＫによる駆動信号ＧＡＴＥの強制的な制限は解除されているため、ＰＷＭ信号ＶＰＷＭの立ち上がりに応じて駆動信号ＧＡＴＥの信号レベルがＨレベルとなり、スイッチング素子１００が再びオンする。このとき、駆動信号ＧＡＴＥの第２回目の周期におけるスイッチング素子１００をオンするタイミング間隔Ｔｇ１（ｔ７−ｔ２）は、ＰＷＭ信号ＶＰＷＭの２周期分の長さと同じ長さとなる。
【００６０】
時刻ｔ８に示されるように、この周期におけるブランキング期間終了時における比較信号ＣＯＭＰＯの信号レベルが再びＨレベルである場合、オフ期間設定カウンタ部１８０のカウンタ出力Ｓ［２：０］は１から３へカウントアップする。時刻ｔ３から時刻ｔ７までの間の動作と同様の動作によって、スイッチング素子１００のＰＷＭ動作は３回（３周期分）スキップされる。つまり、オフ期間設定カウンタ部１８０のカウンタ出力の値ｎ回分だけ、ＰＷＭ動作はスキップされる。時刻ｔ９で、新たなＰＷＭ周期に遷移すると、スイッチング素子１００は再びオンする。このとき、駆動信号ＧＡＴＥの第３回目の周期におけるスイッチング素子１００をオンするタイミング間隔Ｔｇ２（ｔ９−ｔ７）は、ＰＷＭ信号ＶＰＷＭの４周期分の長さと同じ長さとなる。
【００６１】
その後、時刻ｔ１０に示されるように、ブランキング期間Ｔｂｋが終了した際、直前の３回のＰＷＭ動作のスキップによって、コイル電流が十分に減衰することにより、電流検出信号ＩＤＥＴの信号レベルが電流制限閾値ＶＴＨよりも小さい場合には、ブランキングパルス信号ＬＥＢの立ち上がりエッジにおいて、オフ期間設定カウンタ部１８０のカウンタ出力Ｓ［２：０］がカウントダウンされ、ＰＷＭ信号ＶＰＷＭが立ち下がると、マスク信号ＭＡＳＫの信号レベルがＨレベルとなる。
【００６２】
時刻ｔ１１で、次のＰＷＭ周期に遷移すると、マスク信号ＭＡＳＫの信号レベルがＨレベルとなっており、オフ期間設定カウンタ部１８０のカウンタ出力Ｓ［２：０］の値が１となっているので、スイッチング素子１００はオンされず、ＰＷＭ動作が１回スキップされる。その後、時刻ｔ１２で、次のＰＷＭ周期に遷移すると、スイッチング素子１００は再びオンする。このとき、駆動信号ＧＡＴＥの第４回目の周期におけるスイッチング素子１００をオンするタイミング間隔Ｔｇ３（ｔ１２−ｔ９）は、ＰＷＭ信号ＶＰＷＭの２周期分の長さと同じ長さとなる。
【００６３】
以上の動作を要約すると、本実施の形態におけるスイッチング電源装置では、所定のＰＷＭ周期内のブランキング期間Ｔｂｋが終了した時点において、スイッチ電流ＩＳＷがすでに過電流状態であることを検出した際に、次回以降のＰＷＭ周期においてスイッチング動作をスキップさせる。しかも、スキップさせる回数は一定回数ではなく、オフ期間設定カウンタのカウンタ出力Ｓ［２：０］の値に依存する。すなわち、前回までのＰＷＭ周期における過電流制限動作の履歴（動作回数）に応じてスキップさせる回数が設定される。従って、過電流制限動作の履歴に応じて次回以降に負荷１１０へ印加されるパルス電圧のデューティ比が制御されることとなる。
【００６４】
このように、スイッチング素子１００をオンするタイミング間隔ＴｇをＰＷＭ信号ＶＰＷＭの周期に合わせ、オフ期間設定カウンタ部１８０のカウンタ出力Ｓ［２：０］の値に応じた数の周期分だけスイッチング素子１００をオンしない期間を設ける（スイッチング素子１００のオン状態を当該周期分スキップする）ことにより、過電流検出の履歴に応じてスイッチング素子をオンするタイミング間隔が忠実に変化するため、スイッチング素子１００をオンするタイミングを確実かつ容易に制御することができる。
【００６５】
また、上記のように駆動信号生成部２００は、スイッチング素子１００をオンするタイミング間隔Ｔｇがオフ期間設定カウンタ部１８０のカウンタ出力Ｓ[２：０]の値の増減幅に対して加速度的に変化するよう構成される。すなわち、カウンタ出力Ｓ［２：０］が１段階上がる（または下がる）とタイミング間隔ＴｇがＰＷＭ信号ＶＰＷＭのｎ周期分長い（または短い）長さになる。これにより、スイッチング素子１００のタイミング間隔Ｔｇの最適化を迅速に実現することができる。なお、本実施形態においては上述したようにカウンタ出力Ｓ［２：０］が１段階上がった（または下がった）ときの値が加速度的に変化し、このカウンタ出力Ｓ［２：０］の値ｎに等しい周期分スキップさせることとしているが、例えば、カウンタ出力Ｓ［２：０］の値が過電流状態と判定されるごとに１つずつ増減し、スイッチング素子１００をオンするタイミング間隔Ｔｇがカウンタ出力Ｓ［２：０］の値の増減に対して加速度的に変化するようにしてもよい。
【００６６】
なお、本実施の形態におけるスイッチング電源装置では、ブランキング期間Ｔｂｋが終了した時点におけるスイッチ電流ＩＳＷの大きさが所定閾値以上であるか否かを判定することによって、ＰＷＭ駆動のスキップ回数を制御する例（第１期間が第２期間と等しい例）について説明したが、判定のタイミングはブランキング期間Ｔｂｋ終了と全く等しい必要はなく、第２期間に基づいて第１期間が設定されてもよいし、まったく別に設定されても良い。例えば、スイッチングノイズの影響を無視できる範囲において第１期間は第２期間よりも短くても良い。次のＰＷＭ周期に遷移したときにすでにスイッチング素子１００が過電流状態にあるか、もしくは、ほとんど過電流状態に近い状態であるかを判定できれば、判定のタイミングは上記の構成に限定されない。
【００６７】
また、本実施の形態におけるスイッチング電源装置では、比較部１６０に含まれる電流制限閾値ＶＴＨの値を固定電圧としたが、可変電圧としても良い。すなわち、判定部として機能する比較部１６０は、時間経過に応じて電流制限閾値ＶＴＨを変化させるよう構成されても良い。例えば、起動時において、電流制限閾値ＶＴＨを小さな所定の初期値ＶＴＨ０から徐々に増加させていくことにより、コイルＬ１に流れる電流を電流制限閾値ＶＴＨの変化に追従させ、徐々に増加させることが可能となるため、コイルＬ１やスイッチン
グ素子１００の破壊を防ぐソフトスタート機能として利用することもできる。
【００６８】
また、本実施の形態におけるスイッチング電源装置では、入力電圧ＶＩＮよりも大きな所定電圧を負荷１１０へ供給する昇圧型ＤＣ／ＤＣコンバータの構成としたが、入力電圧ＶＩＮよりも小さな所定電圧を負荷１１０へ供給する降圧型ＤＣ／ＤＣコンバータの構成としても良い。あるいは、図５の従来例で示したような、トランスを用いたフライバック型のスイッチング電源においても、本発明は適用可能であり、スイッチング電源の構成に限定されない。
【００６９】
図４は、図１に示されるスイッチング電源装置の動作を示すフローチャートである。初期設定としてオフ期間設定カウンタ部１８０はリセットされている（ステップＳ１）。スイッチング周期（ＰＷＭ周期）が開始され、スイッチング素子１００がオンした後（ステップＳ２）、ＰＷＭ制御器１５０は電流検出器１４０を介して当該スイッチング周期内におけるブランキング期間の終了時点におけるスイッチ電流ＩＳＷを測定する（ステップＳ３）。ＰＷＭ制御器１５０は、スイッチ電流ＩＳＷ（に相当する電流検出信号ＩＤＥＴの電圧値）の大きさが閾値ＩＬＩＭ（に相当する電流制限電圧ＶＴＨ）以上であるか否かを判定する（ステップＳ４）。その結果、スイッチ電流ＩＳＷが閾値ＩＬＩＭよりも大きい、すなわち過電流状態であると判定した場合（ステップＳ４でＹｅｓ）であって、且つオフ期間設定カウンタ部１８０のカウンタ出力Ｓ[２：０]の値が上限値Ｍｍａｘよりも小さい場合（ステップＳ５でＮｏ）、ＰＷＭ制御器１５０は、オフ期間設定カウンタ部１８０のカウンタ出力Ｓ[２：０]の値を増加させる（ステップＳ６）。ＰＷＭ制御器１５０は、増加したオフ期間設定カウンタ部１８０のカウンタ出力Ｓ［２：０］の値に従いスイッチング素子１００のオフ期間を増加させる（ステップＳ７）。一方、スイッチ電流ＩＳＷが閾値ＩＬＩＭよりも小さい場合（ステップＳ４でＮｏ）であって、且つオフ期間設定カウンタ部１８０のカウンタ出力Ｓ［２：０］の値が下限値Ｍｍｉｎより大きい場合（ステップＳ８でＮｏ）、ＰＷＭ制御器１５０は、オフ期間設定カウンタ部１８０のカウンタ出力[２：０]の値を減少させる（ステップＳ９）。さらに、ＰＷＭ制御器１５０は、減少したオフ期間設定カウンタＳ［２：０］の値に従いスイッチング素子１００のオフ期間を減少させる（ステップＳ１０）。図３に示した実施例では、オフ期間設定カウンタの上限値Ｍｍａｘは７であり、下限値Ｍｍｉｎは０である。
【００７０】
以上のように、本実施の形態によれば、比較部１６０において過電流状態であると判定した回数が増加するほどスイッチング素子１００をオンするタイミング間隔Ｔｇを長くし、過電流状態ではないと判定した回数が増加するほどスイッチング素子１００をオンするタイミング間隔を短くするようなスイッチング素子１００の駆動信号ＧＡＴＥが生成される。このように、過電流検出の履歴に応じてスイッチングの遅延時間（タイミング間隔Ｔｇ）を動的に制御することによって、広範囲な負荷条件や変動する条件に対して、確実かつ容易に過電流を抑制することができる。さらに、スイッチング時に発生するスパイクノイズに起因した誤動作を防止するためのブランキング期間を長く確保しても確実に過電流を抑制することができるので、システムの安定化を容易に実現することが可能である。
【００７１】
以上、本発明の実施の形態について説明したが、本発明は上記実施の形態に限定されるものではなく、その趣旨を逸脱しない範囲内で種々の改良、変更、修正が可能である。例えば、上記実施の形態においては、過電流保護回路がスイッチング電源装置に適用された構成について説明しているが、スイッチング素子を用いてスイッチング制御を行い得るスイッチング制御装置であれば、これに限られず、例えばモータ駆動装置やアクチュエータ駆動装置等のスイッチング制御装置にも適用可能である。具体的には、例えば特許第３６７２８６６号の各図に例示されるようなシャント抵抗からなる電流検出回路を用いて電流を検出することによりモータ回転子の位置に応じて電機子の電流値を変化させるような制御を行う装置にも適用可能である。
【産業上の利用可能性】
【００７２】
本発明は、スイッチング制御装置に用いられる過電流保護回路においてスイッチング素子に流れる過電流を広い負荷電流範囲にわたって確実かつ容易に抑制するために有用である。
【符号の説明】
【００７３】
Ｖ１  電源
Ｌ１  コイル
Ｄ１  ダイオード
Ｃ１  コンデンサ
１００  スイッチング素子
１１０  負荷
１２０  帰還信号生成部
１３０  フィードバック制御器
１４０  電流検出器
１４１  抵抗
１５０  ＰＷＭ制御器
１６０  比較部（判定部）
１６２，２０３  比較器
１７０  ブランキングパルス生成部
１７１  遅延回路
１７２，１９９，２０５  インバータ
１７３，１９７，２０７  ＮＡＮＤゲート
１８０  オフ期間設定カウンタ部
１８１，１８２，１８３，１９１，１９２，１９３，１９８，２０４  ラッチ回路
１８４，１８６  ＯＲゲート
１８５，１８７，２０６  ＡＮＤゲート
１９０  マスク信号生成部
１９４，１９５，１９６  ＸＮＯＲゲート
２００  駆動信号生成部
２０１  発振部
２０２  誤差増幅器
【図１】
2012010577.tif 000003
【図２】
2012010577.tif 000004
【図３】
2012010577.tif 000005
【図４】
2012010577.tif 000006
【図５】
2012010577.tif 000007
【図６】
2012010577.tif 000008