(57)【要約】【課題】セラミック素体との接着力が高く、優れた導電性と機械的強度とを有するセラミック電子部品用の端子電極を提供すること。【解決手段】セラミック素体２０の上に設けられる、セラミック電子部品１００用の端子電極１０であって、セラミック素体２０側から、ニッケル及び酸化ニッケルを含む第１の層４と、銅及び酸化銅を含む第２の層５とを備え、第１の層４は第２の層５よりも高い空孔率を有する端子電極１０である。【選択図】図１
2012028689.tif 000002
【特許請求の範囲】
【請求項１】
セラミック素体の上に設けられる、セラミック電子部品用の端子電極であって、
前記セラミック素体側から、ニッケル及び酸化ニッケルを含む第１の層と、銅及び酸化銅を含む第２の層とを備え、
前記第１の層は前記第２の層よりも高い空孔率を有する端子電極。
【請求項２】
前記第１の層の空孔率は５〜３０体積％であり、前記第２の層の空孔率は５体積％未満である、請求項１に記載の端子電極。
【請求項３】
セラミック素体と、該セラミック素体の上に請求項１又は２の端子電極と、を備えるセラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、端子電極、及びそれを備えるセラミック電子部品に関する。
【背景技術】
【０００２】
バリスタ及びコンデンサ等のセラミック電子部品は、焼付けによって形成される端子電極を備える。このような端子電極の材料としては、コスト面の優位性から銅等の卑金属が使用される場合がある。通常、卑金属は酸化されやすいため、卑金属を含有するペーストを大気中で焼付けて端子電極を形成すると、抵抗値が上昇して良好な導電性が損なわれることとなる。このため、卑金属の酸化を抑制する方策として、卑金属粒子の表面を貴金属又はガラスでコートする技術が知られている。また、別の方策として、端子電極の焼付けを、酸素濃度が十分に低減された窒素雰囲気下で行うことが提案されている（例えば、特許文献１参照）。このような端子電極には、最外層としてめっき層が形成される場合がある。
【０００３】
一方、インダクタ、半導体、高周波部品等のセラミック電子部品は、還元雰囲気で焼付すると特性が劣化するため、通常、大気中で焼付けが行われる。このため、端子電極の材料としては、酸化され難い銀やパラジウムなどの貴金属が用いられている。しかしながら、貴金属は価格が高いため、セラミック電子部品の製造コスト低減の支障となっている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−２２２８３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
セラミック電子部品に設けられる端子電極は、良好な導電性のみならず、基板等に接続されることから、外力や衝撃に対して、耐久性を有することが求められる。また、セラミック電子部品は、製造コストの低減が求められており、高価な貴金属の使用量を低減することが要請されている。しかしながら、貴金属の使用量を低減するために、貴金属やガラスで卑金属粒子の表面をコートした粒子を用いても、コートにおけるピンホールの発生を防ぐことが困難である。また、端子電極の焼付け時に、コート材の軟化が始まると、内部の卑金属が外気中にさらされて一気に酸化が進んでしまい、端子電極の導電性が損なわれしまうことが懸念される。また、端子電極の機械的強度や端子電極とセラミック素体との接着力が低下してしまうことも懸念される。このような事情の下、卑金属を用いて酸素を含む雰囲気下で焼き付けて形成しても、外力や衝撃に対して高い機械的強度を有するとともに、セラミック素体との接着力が高いセラミック電子部品用の端子電極が求められている。
【０００６】
本発明は、上記事情に鑑みてなされたものであり、セラミック素体との接着力が高く、優れた導電性と優れた機械的強度とを有するセラミック電子部品用の端子電極を提供することを目的とする。また、そのような端子電極を備えることによって、高い信頼性を有するセラミック電子部品を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明では、第１の側面において、セラミック素体の上に設けられる、セラミック電子部品用の端子電極であって、セラミック素体側から、ニッケル及び酸化ニッケルを含む第１の層と、銅及び酸化銅を含む第２の層とを備え、第１の層は第２の層よりも高い空孔率を有する端子電極を提供する。
【０００８】
本発明の端子電極は、第１の層が、第２の層よりも高い空孔率を有することから、セラミック素体と端子電極との界面に平行な方向に力が加えられた場合に、第１の層が若干歪んで、力を吸収することができる。このため、本発明の端子電極は優れた機械的強度を有する。また、セラミック素体側に配置される第１の層が酸化ニッケルを含むため、セラミック素体との接着力が高い。このように、本発明の端子電極は、空孔率が高く且つ酸化ニッケルを含む第１の層を備えるため、セラミック素体との接着力が高く、優れた機械的強度を有する。
【０００９】
また、本発明の端子電極は、第１の層よりも緻密な第２の層を備えるため、第２の層の上にめっき層を形成する場合に、めっき液がセラミック素体と端子電極の間に侵入することを十分に抑制することができる。これによって、セラミック素体の腐食や、セラミック素体と端子電極の接着力の低下を抑制することができる。さらに、第２の層が銅及び酸化銅を含むため、優れた導電性を維持しつつ、銅のみからなる端子電極に比べて表面活性を抑制することができる。このように表面活性が抑制されているため、後処理において加熱されても、酸化され難く且つ反応し難い。したがって、構造の安定性を良好に維持することができる。
【００１０】
本発明の端子電極における第１の層の空孔率は５〜３０体積％であり、第２の層の空孔率は５体積％未満であることが好ましい。これによって、端子電極の機械的強度を一層高くすること、及びめっき液がセラミック素体と端子電極の間に侵入することを一層抑制することができる。
【００１１】
本発明では、第２の側面において、セラミック素体と、該セラミック素体の上に上述の端子電極を備えるセラミック電子部品を提供する。本発明のセラミック電子部品における端子電極は、上述の特徴を有するため、高い信頼性を有する。
【発明の効果】
【００１２】
本発明によれば、セラミック素体との接着力が高く、優れた導電性と優れた機械的強度とを有するセラミック電子部品用の端子電極を提供することができる。また、そのような端子電極を備えることから、高い信頼性を有するセラミック電子部品を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明のセラミック電子部品の好適な一実施形態を模式的に示す断面図である。
【発明を実施するための形態】
【００１４】
以下、場合により図面を参照して、本発明の好適な実施形態について説明する。
【００１５】
図１は、本実施形態のセラミック電子部品の模式断面図である。本実施形態のセラミック電子部品は、バリスタ素体２０と、バリスタ素体２０の主面２０ａの上に設けられた端子電極１０と、を備えるバリスタ１００である。バリスタ１００用の端子電極１０は、バリスタ素体２０側から、第１の層４及び第２の層５が、この順で積層された積層構造を有する。バリスタ素体２０は、バリスタ層２２，２４，２６がこの順で積層された積層構造を有している。各バリスタ層２２，２４，２６に設けられたビアホールには、ビアホール電極３２が形成されている。バリスタ素体２０の主面２０ａ側に配置されたバリスタ層２２に設けられたビアホール電極３２は、第１の層４と物理的に接触している。したがって、端子電極１０は、ビアホール電極３２を介して、バリスタ層２２，２４，２６の間に埋設された内部電極３４と電気的に接続されている。
【００１６】
端子電極１０は、導体であり、バリスタ素体２０側から、互いに組成及び空孔率が異なる第１の層４と第２の層５とを有する。第１の層は、主成分としてニッケル及び酸化ニッケルを含有する。第１の層におけるニッケル及び酸化ニッケルの合計含有量は、ニッケルに換算して、好ましくは５０〜９５質量％であり、より好ましくは６０〜８０質量％である。ニッケル及び酸化ニッケルの合計含有量が低くなり過ぎると、バリスタ素体２０と第１の層４との十分に高い接着力が損なわれる傾向にある。一方、ニッケル及び酸化ニッケルの合計含有量が高くなり過ぎると、空孔が増え、抵抗値が上昇する傾向にある。
【００１７】
第１の層４の厚みは、端子電極１０として機能を十分に維持するとともに機械的強度に十分に優れたものとする観点から、好ましくは５〜２０μｍであり、より好ましくは１０〜１５μｍである。
【００１８】
第２の層５は、主成分として銅及び酸化銅を含有する。第１の層における銅及び酸化銅の合計含有量は、銅に換算して、好ましくは５０〜９５質量％であり、より好ましくは６０〜８０質量％である。銅及び酸化銅の合計含有量が低くなり過ぎると、端子電極１０の優れた導電性が損なわれる傾向にある。一方、銅及び酸化銅の合計含有量が高くなり過ぎると、酸化が進み、抵抗値が増加して導電性が損なわれる傾向にある。
【００１９】
第２の層５におけるニッケル及び酸化ニッケルの合計含有量は、好ましくは２０質量％以下であり、より好ましくは１０質量％以下である。第２の層５におけるニッケル及び酸化ニッケルの合計含有量が高くなり過ぎると、第２の層５の上にめっき層を形成する場合に、エッチングによる酸化物の除去が困難となり、めっき層の形成が難しくなる傾向にある。
【００２０】
第２の層５の厚みは、端子電極１０としての機能を十分に維持するとともに、端子電極１０の機械的強度に十分に優れたものとする観点から、好ましくは０．５〜１０μｍであり、より好ましくは０．５〜５μｍである。
【００２１】
本明細書において、各電極層（第１の層４、第２の層５）の空孔率は次の手順で求めることができる。まず、セラミック電子部品を樹脂埋めして研磨する。各電極層の断面を、走査型電子顕微鏡（ＳＥＭ、倍率：１５００倍）を用いて観察し、空孔を特定する。特定された空孔の合計面積を観察画像の全体面積で割って空孔の面積比率を算出する。算出した当該面積比率を体積比率に換算する。このようにして、各電極層の空孔率を求めることができる。
【００２２】
本明細書において、各電極層（第１の層４、第２の層５）及びセラミック素体の組成は次のようにして求めることができる。まず、空孔率を求めるときと同様にして、各電極層及びセラミック素体の断面を、走査型電子顕微鏡（ＳＥＭ、倍率：２０００倍）を用いて観察し、各電極層及びセラミック素体の領域を確定する。その後、エネルギー分散型Ｘ線分析（ＥＤＳ）によって、金属元素を定量する。これによって、金属元素の含有量を測定することができる。また、酸素の有無を分析することによって、酸化物の有無を確認することができる。
【００２３】
第１の層４の空孔率は、好ましくは５〜３０体積％であり、より好ましくは５〜１５体積％であり、さらに好ましくは５〜１０体積％である。このように、第１の層４は、第２の層５よりも、高い空孔率を有することから、特に端子電極１０に主面２０ａに平行な力が加わった場合に、端子電極１０がバリスタ素体２０の主面２０ａから剥離したり、端子電極１０自体が破損したりすることを十分に抑制することができる。このため、端子電極１０は、優れた機械的強度を有する。なお、第１の層４の空孔率が高くなり過ぎると、端子電極１０の電気抵抗が高くなる傾向にある。一方、第１の層４の空孔率が低くなり過ぎると、機械的強度の向上効果が得難くなる場合がある。
【００２４】
第２の層５の空孔率は、好ましくは１０体積％未満であり、より好ましくは５体積％未満であり、さらに好ましくは３体積％未満である。このように、第２の層５は、第１の層４よりも、低い空孔率を有することから、十分に緻密である。このため、第２の層５の上にめっき層を設ける場合に、めっき液がバリスタ素体２０と端子電極１０との界面や、バリスタ素体２０の内部に侵入するのを抑制することができる。
【００２５】
バリスタ素体２０における各バリスタ層２２，２４，２６は、主成分として酸化亜鉛（ＺｎＯ）を含み、副成分として遷移金属の酸化物、希土類金属の酸化物、カルシウム酸化物、又はケイ素酸化物を含むことが好ましい。これによって、優れたバリスタ特性と大きなサージ耐性とを高水準で両立することができる。
【００２６】
バリスタ層２２，２４，２６に含まれるカルシウム酸化物としては、ＣａＯ、並びにカルシウムとケイ素と酸素とを含むＣａＳｉＯ３及びＣａ２ＳｉＯ４等の複合酸化物等が挙げられる。バリスタ層２２，２４，２６に含まれるケイ素酸化物としては、ＳｉＯ２、カルシウムとケイ素と酸素とを含むＣａＳｉＯ３、Ｃａ２ＳｉＯ４、及びＺｎ２ＳｉＯ４等の複合酸化物等が挙げられる。バリスタ層２２，２４，２６は、上述の副成分の他に、Ｃｏの酸化物又はＩＩＩＢ族元素から選ばれる少なくとも１種の酸化物を含むことが好ましい。ＩＩＩＢ族元素としては、Ｂ、Ａｌ、Ｇａ、及びＩｎを挙げることができる。
【００２７】
内部電極３４及びビアホール電極３２は、主成分として、パラジウム又は銀などを含む金属成分を含有する。内部電極３４及びビアホール電極３２は、上記主成分の他に、酸化亜鉛、酸化バリウム及び酸化ホウ素等の酸化物やガラス成分を含有していてもよい。
【００２８】
次に、バリスタ１００の製造方法の一例を説明する。バリスタ１００の製造方法は、バリスタ素体２０を形成する第１工程と、バリスタ素体２０の主面２０ａ上に端子電極１０を形成する第２工程と、を有する。以下、各工程の詳細を説明する。
【００２９】
第１工程では、複数のバリスタ層と、それらの間に埋設された内部電極とを有する積層構造からなるバリスタ素体２０を以下の手順で形成する。まず、バリスタ層２２，２４，２６の原料となる、酸化亜鉛、遷移金属の酸化物、希土類金属の酸化物、カルシウム酸化物、ケイ素酸化物、及びその他の成分を各々秤量した後、各成分を混合してバリスタ原料を調製する。このバリスタ原料と、有機ビヒクルとを混練して、バリスタ層形成用の塗料（スラリー）を得る。有機ビヒクルとは、有機バインダを有機溶剤中に溶解したものである。有機バインダとしては、エチルセルロース及びポリビニルブチラール等が挙げられる。有機溶剤としては、テルピネオール、ブチルカルビトール、アセトン、及びトルエン等が挙げられる。
【００３０】
上述のスラリーを、ドクターブレード法等の公知の方法により、例えばポリエチレンテレフタレートからなるフィルム上に塗布した後、乾燥して厚さ３０μｍ程度の膜を形成する。こうして得られた膜をフィルムから剥離してグリーンシートを得る。
【００３１】
次に、グリーンシートに、バリスタ素体２０内に埋設される内部電極３４及びビアホール電極３２に対応する電極パターンを形成する。内部電極３４の電極パターンは、例えば、パラジウム粒子等の金属粉末、ガラスフリット、有機バインダ及び有機溶剤を混合した導電性ペーストをスクリーン印刷法等によって塗布し、乾燥することによって形成される。また、ビアホール電極３２の電極パターンは、グリーンシートに公知の方法によって形成されたビアホールに導電性ペーストを充填し、乾燥することによって形成される。導電性ペーストに用いられる有機バインダとしては、例えば、エチルセルロース及びポリビニルブチラール等が挙げられる。導電性ペーストに用いられる有機溶剤としては、テルピネオール、ブチルカルビトール、アセトン、及びトルエン等が挙げられる。
【００３２】
次に、電極パターンが形成された各グリーンシートと、必要に応じて電極パターンが形成されていないグリーンシートとを所定の順序で重ねてシート積層体を形成する。こうして得られたシート積層体を、例えば、チップ単位に切断して、分割された複数のグリーン体を得る。このグリーン体を、１８０〜４００℃で０．５〜２４時間加熱して、脱バインダを行う。その後、８５０〜１４００℃で０．５〜８時間焼成することによって、バリスタ素体２０が得られる。
【００３３】
バリスタ素体２０の主面２０ａ上には、必要に応じて、下地ガラス層を設けてもよい。下地ガラス層は、例えば、ＳｉＯ２−ＺｎＯ−ＢａＯ−ＺｒＯ２−Ａｌ２Ｏ３等の酸化物に、有機バインダ及び有機溶剤を配合したペーストを、主面２０ａ上に塗布した後、乾燥及び焼付けを行うことによって形成することができる。
【００３４】
また、バリスタ素体２０の主面２０ａ上には、抵抗体を形成してもよい。抵抗体は、ガラス粉末、金属酸化物及び金属ホウ化物等の無機粒子、有機バインダ、並びに有機溶剤を混合して調製した抵抗ペーストを用いて形成することができる。ガラス粉末としては、Ａｌ２Ｏ３−Ｂ２Ｏ３−ＳｉＯ２等のガラスを用いることができる。金属酸化物としては、例えばＲｕＯ２又はＳｎＯ２を用いることができる。金属ホウ化物としては、例えばＬａＢ６を用いることができる。抵抗体は、スクリーン印刷法等によって主面２０ａ上に塗布した上述の抵抗ペーストを、８００〜９００℃にて焼付けることによって形成することができる。抵抗体は、バリスタ素体２０の主面２０ａの上に直接設けてもよいし、主面２０ａの上に形成された下地ガラス層の上に設けてもよい。
【００３５】
第２工程では、以下の手順で、バリスタ素体２０の主面２０ａ上に、第１の層４及び第２に層５を有する端子電極１０を形成する。まず、端子電極１０を形成するための導電性ペーストを調製する。この導電性ペーストは、構成元素として銅及びニッケルを有する合金（ＣｕＮｉ合金）の粉末５０〜９５質量部に対し、有機バインダを１〜２０質量部、ガラスを０〜２０質量部、分散剤を０〜１０質量部、有機溶剤を１〜４０質量部配合して混合することによって調製することができる。ここで用いる有機バインダとしては、例えば、アクリル樹脂、エチルセルロース及びポリビニルブチラール等が挙げられる。また、有機溶剤としては、テルピネオール、ブチルカルビトール、アセトン、及びトルエン等が挙げられる。
【００３６】
ここで用いるＣｕＮｉ合金におけるＮｉの質量比率は、好ましくは１０〜８０質量％であり、より好ましくは１５〜７５質量％である。Ｎｉの質量比率が高くなり過ぎると、端子電極１０が焼結し難くなる傾向にある。一方、Ｎｉの質量比率が低くなり過ぎると、２層構造を有する端子電極１０が得られ難くなる傾向にある。
【００３７】
調製した導電性ペーストを、バリスタ素体２０の主面２０ａ上に、スクリーン印刷法によって塗布する。塗布した後、乾燥して、端子電極１０に対応する電極パターンを形成する。その後、上記電極パターンを６００〜１３００℃で３〜３０分間保持する焼付けを行って、バリスタ素体２０の主面２０ａ上に端子電極１０を形成する。焼付け温度が６００℃未満であると、端子電極１０の焼結が十分に進行し難くなる傾向にあり、１３００℃を超えると端子電極１０が過焼結となる傾向にある。また、焼付け時の保持時間が３分未満であると、端子電極１０の焼結が十分に進行し難くなる傾向にあり、３０分を超えると端子電極１０が過焼結となる傾向にある。
【００３８】
焼付け時の昇温速度は、好ましくは１０〜２００℃／分である。昇温速度が１０℃／分未満であると、端子電極１０が過焼結し易くなる傾向にあり、２００℃／分を超えると焼結不足になり易くなる傾向にある。端子電極１０は、主面２０ａ上に形成された抵抗体の両端部を覆うように設けてもよい。
【００３９】
端子電極１０の焼付けは、酸素を含む雰囲気中で行う必要がある。製造設備及び製造工程簡素化の観点から、焼付けは大気中で行うことが好ましい。これによって、それぞれ酸化物を含有する第１の層４及び第２の層５を形成することができる。焼付けを不活性ガス雰囲気中で行うと、２層構造を有する端子電極１０を得ることができない。
【００４０】
以上の工程によって得られる端子電極１０は、バリスタ素体２０側から、互いに組成の異なる第１の層４と第２の層５とを有する。第１の層４は、主成分としてニッケル及び酸化ニッケルを含有する。一方、第２の層５は、主成分として銅及び酸化銅を含有する。また、第１の層４は、第２の層５よりも気孔率が大きくなっている。このため、端子電極１０は、バリスタ素体２０の主面２０ａに平行な方向に力が加えられた場合に、第１の層４が若干歪んで、力を吸収することができる。このため、端子電極１０は、優れた機械的強度を有する。また、バリスタ素体２０側に配置される第１の層４が酸化ニッケルを含むため、バリスタ素体２０との接着力が高い。このように、本実施形態の端子電極１０は、空孔率が高く且つ酸化ニッケルを含む第１の層４を備えるため、バリスタ素体２０と十分に高い強度で接着されることとなる。
【００４１】
端子電極１０の表面に、めっき処理を施して、めっき層を設けてもよい。めっき処理は無電解めっき及び電解めっきのどちらでもよい。例えば、めっき層は、Ｎｉめっき浴（ワット浴など）及びＳｎめっき浴（中性Ｓｎめっき浴など）を用いたバレルめっき法により、Ｎｉめっき層とＳｎめっき層とを順次形成する方法によって得ることができる。これによって、第１の層４、第２の層５、Ｎｉめっき層及びＳｎめっき層が順次積層された４層構造を有する端子電極を形成することができる。
【００４２】
端子電極１０は、第１の層４よりも空孔率が低い緻密な第２の層５を有しているため、めっき層を形成する際にめっき液の成分が、端子電極１０及びバリスタ素体２０の内部、並びに端子電極１０及びバリスタ素体２０の界面に侵入することを十分に抑制することができる。これによって、端子電極１０及びバリスタ素体２０の劣化、並びに端子電極１０とバリスタ素体２０の間における剥離の発生を、十分に抑制することができる。したがって、めっき処理を行っても、端子電極１０の優れた機械的強度と、端子電極１０とバリスタ素体２０との間の優れた接着力を十分に維持することができる。また、第２の層５は、酸化物としてＣｕＯを含んでいるが、ＮｉＯよりもエッチングによる除去が容易である。このため、第２の層５を覆うめっき層を容易に形成することができる。
【００４３】
以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態に何ら限定されるものではない。例えば、バリスタ１００は、バリスタ素体２０の主面２０ａ上に、ガラス下地層、抵抗体及びこれらを覆うガラス製の保護層を有していてもよい。本発明のセラミック電子部品は、バリスタに限られるものではなく、例えばインダクタ、コンデンサ、又はＬＣＲ（インダクタ、コンデンサ及び抵抗の複合電子部品）であってもよい。
【実施例】
【００４４】
本発明の内容を、実施例及び比較例を参照してより詳細に説明するが、本発明は以下の実施例に限定されるものではない。
【００４５】
［バリスタの作製］
（実施例１）
バリスタ素体形成用のスラリーを以下の手順で調製した。酸化亜鉛の粉末と、有機バインダ、有機溶剤、及び添加剤を配合し、ボールミルを用いて２０時間混合して、バリスタ素体用のスラリーを得た。
【００４６】
外部電極を形成するための導電性ペーストを以下の手順で調製した。導電粉末として、ガラスコートされたＣｕＮｉ合金粉末（Ｎｉ比率：１０質量％）を準備した。この導電粉末８０質量部に対し、アクリル樹脂、ブチルカルビトール及びブチルカルビトールアセテートを、合計で２０質量部配合し、３本ロールミルを用いて混合して、端子電極用の導電性ペーストを調製した。
【００４７】
上述の通り調製したスラリー及び導電性ペーストを用いて、図１に示すようなバリスタ１００を作製した。具体的には、まず、上記の通り調製したバリスタ素体用のスラリーを、ドクターブレード法により、ポリエチレンテレフタレートからなるフィルム上に塗布した後、乾燥して厚さ３０μｍの膜を形成した。こうして得られた膜をフィルムから剥離してグリーンシートを得た。
【００４８】
次に、グリーンシートに、内部電極３４及びビアホール電極３２に対応する電極パターンを形成した。電極パターンは、パラジウム粉末を含む導電性ペーストを、スクリーン印刷法によって塗布又はビアホールに充填し、乾燥させることにより形成した。次に、電極パターンが形成されたグリーンシートを積み重ねてシート積層体を形成した。こうして得られたシート積層体に、加熱処理を施して脱バインダを行った後、焼成してバリスタ素体２０を得た。
【００４９】
ビアホール電極３２の端面が露出したバリスタ素体２０の主面上２０ａ上に、ビアホール電極３２の端面を覆うようにして導電性ペーストをスクリーン印刷法によって塗布した。塗布した導電性ペーストを、熱風乾燥した後、大気中で焼付けを行い、端子電極１０を作製した。端子電極１０の焼付け条件（温度プロファイル）は、昇温速度：４２℃／分、焼付け温度：７００℃、保持時間：１０分間、とした。このようにして、実施例１のバリスタ１００を得た。
【００５０】
（実施例２〜１１、比較例１〜６）
導電性ペーストの調製に表１に示すＮｉ含有量を有するＣｕＮｉ合金粉末を用いたこと、及び端子電極１０の焼付け条件を表１に示すとおりに変更したこと以外は、実施例１と同様にしてバリスタ１００を作製した。なお、焼付け温度は、いずれも７００℃とした。これらを、実施例２〜１１及び比較例１〜６のバリスタとした。
【００５１】
［端子電極の評価］
＜層構造の有無＞
作製した各実施例及び各比較例のバリスタ１００を樹脂埋めし、図１に示すような断面が露出するまで研磨し、当該断面を走査型電子顕微鏡（ＳＥＭ、倍率：１５００倍）を用いて観察した。そして、同断面のエネルギー分散型Ｘ線分析（ＥＤＳ）で、端子電極１０の金属元素及び酸素の分布を確認した。端子電極１０に組成が互いに異なる２つの層を有するものを「層構造有り」、組成が均一であり単一層からなるものを「層構造無し」と評価した。評価結果は表１に示すとおりであった。
【００５２】
＜焼結性＞
上述の断面のＳＥＭ観察（倍率：１５００倍）に基づいて、端子電極１０の焼結性を評価した。良好な焼結性を示したいたものを「Ａ」、組成像においてコントラストの黒い部分（空孔）が比較的多かったものを「Ｂ」、粒成長が進まず、十分に緻密化していなかったものを「Ｃ」、粒子の異常成長があり、過焼結であったものを「Ｄ」と評価した。評価結果は表１に示すとおりであった。
【００５３】
＜めっき液の侵入＞
作製したバリスタ１００を、バレルめっき装置によりＮｉめっきとＳｎめっきを順に行った。その後、バリスタ１００をめっき浴から取り出して研磨し、図１に示すような断面のＳＥＭ観察（倍率：１５００倍）を行った。端子電極１０及びバリスタ素体２０の内部、又は端子電極１０及びバリスタ素体２０の間にめっき液の侵入が確認されなかったものを「Ａ」、めっき液の侵入が確認されたものを「Ｂ」と評価した。評価結果は表１に示すとおりであった。
【００５４】
＜接着強度＞
作製したバリスタ１００の端子電極１０と、用意した基板とをはんだで接続して、評価用部品を作製した。そして、固定した基板から、基板とバリスタ１００とが対向する方向にバリスタ１００を引っ張って、端子電極１０がバリスタ素体２０から剥離するのに必要な引張力を測定した。引張力が１．４７Ｎを超える場合を「Ａ」、０．９８〜１．４７Ｎの場合を「Ｂ」、０．９８Ｎ未満の場合を「Ｃ」と評価した。評価結果は表１に示すとおりであった。
【００５５】
＜機械的強度＞
作製したバリスタ１００の端子電極１０と、用意した基板とをはんだで接続して、評価用部品を作製した。基板を固定し、バリスタ１００と基板の対向方向とは垂直な方向にバリスタ１００を押して、端子電極が破損するのに必要な押し力を測定した。押し力が、１．４７Ｎを超える場合を「Ａ」、０．９８〜１．４７Ｎの場合を「Ｂ」、０．９８Ｎ未満の場合を「Ｃ」と評価した。評価結果は表１に示すとおりであった。
【００５６】
【表１】
2012028689.tif 000003
【００５７】
ＳＥＭ観察及びＥＤＳの結果から、実施例１〜１１の端子電極１０は、バリスタ素体２０側から、主要な元素としてＮｉ元素を含有する第１の層４と、主要な元素としてＣｕ元素を含有する第２の層５の２層に分離していることが確認された。また、実施例１〜１１の第１の層４は、第２の層５よりもコントラストの黒い部分が多く、高い空孔率を有することが確認された。一方、比較例１〜６の端子電極１０は、いずれも、単一組成となっており、２層構造とはなっていなかった。
【００５８】
いずれの実施例及び比較例においても、端子電極１０を大気中で焼付ける前の試料では、端子電極１０の前駆体である電極パターンにおいて酸素は検出されなかった。一方、大気中で焼付けを行って得られた各実施例のバリスタ１００の図１に示す断面のＥＤＳ分析では、第１の層４及び第２の層５の両方において、酸素が検出された。したがって、第１の層４及び第２の層５は、それぞれ酸化ニッケル及び酸化銅を含んでいることが確認された。
【００５９】
次に、実施例２，３，５の端子電極の断面のＳＥＭ画像を用いて、端子電極１０の中央部の第１の層４、及び第２の層５の厚みをそれぞれ測定した。また、ＥＤＳによって、第１の層４、及び第２の層５のＮｉ含有量を測定した。また、組成像でコントラストの黒い部分を空孔と判断し、組成像全体の面積に対する空孔の面積の比率を体積比率に換算して空孔率を算出した。これらの結果を、表２に纏めて示す。
【００６０】
【表２】
2012028689.tif 000004
【産業上の利用可能性】
【００６１】
本発明によれば、セラミック素体との接着力が高く、優れた導電性と優れた機械的強度とを有するセラミック電子部品用の端子電極を提供することができる。また、高い信頼性を有するセラミック電子部品を提供することができる。
【符号の説明】
【００６２】
４…第１の層、５…第２の層、１０…端子電極、２０…バリスタ素体（セラミック素体）、２２，２４，２６…バリスタ層、３２…ビアホール電極、３４…内部電極、１００…バリスタ（セラミック電子部品）。
【図１】
2012028689.tif 000005