(57)【要約】【課題】  ＳｉＣ基板を含む半導体チップがＣｕ実装部に実装された半導体装置において、チップクラックの発生を抑制すること。【解決手段】  本半導体装１００は、ＳｉＣ基板１２を含む半導体チップ１０と、本体がＣｕで構成され前記半導体チップを搭載する実装部２０とを備える。半導体チップ１０は、エポキシを含まない溶剤にＡｇ微粒子を分散したＡｇペースト３０により実装部２０に固定されている。ＡｇペーストはＡｕＳｎペーストに比べて柔らかく、Ｃｕ実装部２０から半導体チップ１０に伝達される応力を緩和する緩衝材として機能する。このため、半導体チップ１０を実装部２０に固定するためのロウ材としてＡｇペーストを用いることにより、チップクラックの発生を抑制することができる。【選択図】図３
2012028613.tif 000002
【特許請求の範囲】
【請求項１】
ＳｉＣ基板を含む半導体チップと、
本体がＣｕで構成され前記半導体チップを搭載する実装部とを備え、
前記半導体チップは、エポキシを含まない溶剤にＡｇ微粒子を分散したＡｇペーストにより前記実装部に固定されていることを特徴とする半導体装置。
【請求項２】
前記半導体チップにおける、前記実装部に固定される側の主面は、Ａｇであることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記基板の厚みは、５０μｍ〜１５０μｍであることを特徴とする請求項１または２のいずれかに記載の半導体装置。
【請求項４】
前記実装部には、ネジ止め用の貫通孔が形成されていることを特徴とする請求項１〜３のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
基板材料に炭化珪素（ＳｉＣ）を用いた半導体装置が知られている。例えば、基板上に窒化物系の半導体層（例えば、ＧａＮ系半導体層）を積層することで、高出力の高電子移動度トランジスタ（ＨＥＭＴ：ＨＥＭＴ：High Electron Mobility Transistor）を形成することができる。
【０００３】
ＳｉＣ基板を含む半導体チップを実装部に実装する場合、安価で放熱性に優れた銅（Ｃｕ）実装部を使用することが一般的である。また、ＳｉＣ基板を含む半導体チップをＣｕ実装部に固定する際のロウ材には、金スズ（ＡｕＳｎ）ペーストを使用することが一般的である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−２８９９３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
Ｃｕは熱膨張率が大きいため、温度変化に伴いＣｕ実装部が伸縮すると、Ｃｕ実装部の内部で応力が発生し、ＳｉＣ基板を含む半導体チップへと伝達される。ＳｉＣとＣｕは熱膨張率が大きく異なるため、半導体チップには非常に大きな力が加わる。また、半導体チップとＣｕ実装部とを固定するＡｕＳｎペーストは固いため、緩衝材としては十分に機能しない。その結果、半導体チップにクラックが発生してしまう場合がある。
【０００６】
本発明は、上記課題に鑑みなされたものであり、ＳｉＣ基板を含む半導体チップがＣｕ実装部に実装された半導体装置において、チップクラックの発生を抑制することを目的とする。
【課題を解決するための手段】
【０００７】
本半導体装置は、ＳｉＣ基板を含む半導体チップと、本体がＣｕで構成され前記半導体チップを搭載する実装部とを備え、前記半導体チップは、エポキシを含まない溶剤にＡｇ微粒子を分散したＡｇペーストにより前記実装部に固定されている。
【０００８】
上記構成において、前記半導体チップにおける、前記実装部に固定される側の主面は、Ａｇである構成とすることができる。
【０００９】
上記構成において、前記基板の厚みは、５０μｍ〜１５０μｍである構成とすることができる。
【００１０】
上記構成において、前記実装部には、ネジ止め用の貫通孔が形成されている構成とすることができる。
【発明の効果】
【００１１】
本発明によれば、ＳｉＣ基板を含む半導体チップがＣｕ実装部に実装された半導体装置において、チップクラックの発生を抑制することができる。
【図面の簡単な説明】
【００１２】
【図１】図１は、比較例に係る半導体装置の構成を示す図である。
【図２】図２は、実施例１に係る半導体装置の製造方法を示す図である。
【図３】図３は、実施例１に係る半導体装置の構成を示す図である。
【発明を実施するための形態】
【００１３】
（比較例）
最初に、比較例に係る半導体装置について説明する。
【００１４】
図１は、比較例に係る半導体装置８０を試験装置に搭載した状態を示す図である。図１（ａ）は断面模式図であり、図１（ｂ）は上面模式図である。ＳｉＣ基板を含む半導体チップ１０が、ＡｕＳｎペースト３２によりＣｕ実装部２０に実装されている。（実装部２０は、ヒートシンク等を含む）。Ｃｕ実装部２０は、本体がＣｕ（純銅）で構成され、そのＣｕの上下には、Ｃｕ側からＮｉ，Ａｕの順に積層されたカバー膜がそれぞれ形成されている。Ｃｕ実装部２０の上面（半導体チップ１０が実装された側の面）には、半導体チップ１０を囲むように側壁２４が設けられ、側壁２４の上面はキャップ２６により封止されている。Ｃｕ実装部２０には複数の貫通孔２２が形成され、Ｃｕ実装部２０は貫通孔２２に設けられたネジ４２により、試験用のＡｌ筐体４０に固定されている。
【００１５】
ここで、Ａｌ筐体４０に固定された半導体装置８０に対し、「−６５℃に３０分、室温に５分、１７５℃に３０分」の条件下で１００回の繰り返し環境試験を行った。このとき、基板の厚みは１００μｍ、貫通孔の直径は１００μｍ、貫通孔の数は１７、貫通孔同士のピッチは２２２μｍ、半導体チップのチップサイズは３．９０×０．７２ｍｍ、ネジ締めの圧力は３ｋｇｆ／ｃｍ２、とした。その結果、試験に用いた１０個のサンプルのうち、４個のサンプルにおいてチップクラック（図１の符号１６）が発生した。
【００１６】
ＳｉＣ基板を含む半導体チップ１０は、熱膨張率が小さく、硬く割れやすい性質を有する。一方、Ｃｕを材料とする実装部２０は、熱膨張率が大きく、周囲の温度変化に伴い大きく伸縮する。上記の環境試験において、Ｃｕ実装部２０の伸縮に伴い発生した内部応力は、ＡｕＳｎペースト３２を介して半導体チップ１０へと伝達される。Ｃｕ実装部２０の伸縮の繰り返しにより、半導体チップ１０に働く応力の大きさが限界値を超えたときに、半導体チップ１０にチップクラック１６が発生する。図中の矢印は、チップクラック１６が発生した際における応力の働く方向を示す。
【００１７】
ここで、半導体チップ１０とＣｕ実装部２０とを固定するＡｕＳｎペースト３２は硬い材料であるため、Ｃｕ実装部２０から半導体チップ１０に伝達される応力を緩和するための緩衝材としては十分に機能していない。
【実施例１】
【００１８】
図２は、実施例１に係る半導体装置１００の製造方法を示す図である。図２（ａ）に示すように、Ｃｕ実装部２０の上面に側壁２４が形成され、側壁２４の周囲にＣｕ実装部２０の貫通孔２２が形成されている。比較例と異なり、側壁２４内部における半導体チップ１０の実装予定領域には、ＡｕＳｎペーストの代わりにＡｇペースト３０が供給されている。また、実施例１において、Ｃｕ実装部２０のＣｕの仕様は、比較例と同様である。
【００１９】
最初に、図２（ａ）に示すように、Ａｇペースト３０が設けられた実装予定領域に半導体チップ１０を搭載（ダイボンディング）する。半導体チップ１０の下面（Ｃｕ実装部２０に固定される側の主面）には、Ａｇめっき層１４が設けられている。Ａｇペースト３０のリフロー時の温度は、例えば２００℃とする。また、Ａｇめっき層１４は、めっき以外にも蒸着、スパッタにより形成することもできる。
【００２０】
次に、図２（ｂ）に示すように、側壁２４の上面をキャップ２６により封止する。次に、図２（ｃ）に示すように、Ｃｕ実装部２０及び半導体チップ１０を室温付近（例えば、２５℃）まで冷却する。冷却に伴うＣｕ実装部２０の縮小により、Ｃｕ実装部２０の内部には圧縮方向の応力が残存し、半導体チップ１０の内部には引張方向の応力が残存する（図中の矢印参照）。以上の工程により、実施例１に係る半導体装置１００が完成する。
【００２１】
図３は、実施例１に係る半導体装置１００を試験装置に搭載した状態を示す図である。図３（ａ）は断面模式図であり、図３（ｂ）は上面模式図である。ＳｉＣ基板１２を含む半導体チップ１０が、Ａｇペースト３０によりＣｕ実装部２０に実装されている。Ｃｕ実装部２０の上面には、半導体チップ１０を囲むように側壁２４が設けられ、側壁２４の上面はキャップ２６により封止されている。Ｃｕ実装部２０には複数の貫通孔２２が形成され、Ｃｕ実装部２０は貫通孔２２に設けられたネジ４２により、試験用のＡｌ筐体４０に固定されている。
【００２２】
ここで、比較例と同様に、Ａｌ筐体４０に固定された半導体装置１００に対し、「−６５℃に３０分、室温に５分、１７５℃に３０分」の条件下で１００回の繰り返し環境試験を行った。このとき、基板の厚みは１００μｍ、貫通孔の直径は１００μｍ、貫通孔の数は１７、貫通孔同士のピッチは２２２μｍ、半導体チップのチップサイズは３．９０×０．７２ｍｍ、ネジ締めの圧力は３ｋｇｆ／ｃｍ２、とした。その結果、試験に用いた１０個のサンプル全てにおいて、チップクラックは発生しなかった。
【００２３】
実施例１に係る半導体装置１００によれば、半導体チップ１０とＣｕ実装部２０とを固定するためのロウ材として、Ａｇペースト３０を用いている。ＡｇペーストはＡｕＳｎペーストに比べて柔らかく、Ｃｕ実装部２０から半導体チップ１０に伝達される応力を緩和する緩衝材として機能する。また、Ａｇペーストのリフロー時の温度（約２００℃）は、ＡｕＳｎペーストの融点（約２８０℃）に比べて低い。このため、半導体チップ１０をＣｕ実装部２０に実装後に室温（約２５℃）まで冷却する際に、ＡｕＳｎペーストでは約２５５℃の温度差が、Ａｇペーストでは約１７５℃の温度差がそれぞれ生じる。Ａｇペーストを用いる場合、ＡｕＳｎペーストを用いる場合に比べて冷却時の温度差が小さいため、半導体チップ１０の内部に残存する内部応力が小さい。以上のことから、ＳｉＣ基板１２を含む半導体チップ１０がＣｕ実装部２０に実装された半導体装置１００において、ロウ材としてＡｇペーストを用いることにより、チップクラックの発生を抑制することができる。
【００２４】
また、実施例１に係る半導体装置１００によれば、半導体チップ１０の下面にＡｇめっき層１４が設けられている。半導体チップ１０にＡｇめっきを施すことにより、半導体チップ１０とＡｇペースト３０との付着性が良好となるため、信頼性をより向上させることができる。
【００２５】
上記実施例において、Ａｇペースト３０には、エポキシを含まない材料（例えば、エポキシを含まない有機溶剤（例えば、ターピネオールC）にＡｇ微粒子を分散したもの）を用いることが好ましい。エポキシは熱伝導性が悪いため、Ａｇペースト３０がエポキシを含まないようにすることで、半導体装置１００の放熱性を向上させることができる。
【００２６】
上記実施例において、ＳｉＣ基板１２の厚みが所定値より小さいと、半導体チップ１０は柔軟になるためチップクラックが生じにくくなる。また、ＳｉＣ基板１２の厚みが所定値より大きいと、半導体チップ１０が頑丈になるため同様にチップクラックが生じにくくなる。従って、Ａｇペースト３０を用いることによるチップクラックの抑制効果を得るためには、ＳｉＣ基板１２の厚みが５０〜１５０μｍの範囲であることが好ましく、１００〜１５０μｍの範囲であることが更に好ましい。
【００２７】
上記実施例において、半導体装置１００は、試験用のＡｌ筺体４０に実装されている構成としたが、実際の製品では、半導体装置１００は、Ａｌ筺体４０の代わりに回路基板または放熱用の治具に実装されている構成とすることができる。回路基板または放熱用の治具への実装は、例えばネジ止めにより行うことができるが、その場合はネジ止めによりＣｕ実装部２０の伸縮が制限されるため、よりチップクラックが生じやすくなる。このような構成は、Ａｇペースト３０によるチップクラックの抑制効果を得るためにより好適である。また、上記構成のために、Ｃｕ実装部２０には、ネジ止め用の貫通孔が形成されていることが好ましい。
【００２８】
上記実施例において、半導体チップ１０は、例えばＳｉＣ基板１２の表面に窒化物半導体層が形成された構成とすることができる。窒化物半導体層は、例えば、ＡｌＮを材料とする３００ｎｍのバッファ層、ｉ−ＧａＮを材料とする１０００ｎｍのチャネル層（電子走行層）、ｎ−ＡｌＧａＮを材料とする２０ｎｍの電子供給層、及びｎ−ＧａＮを材料とする５ｎｍのキャップ層が順に積層された構造を有する。窒化物半導体層には、例えば、ＧａＮ、ＡｌＮ、ＩｎＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮ等を用いることができる。
【００２９】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００３０】
１０      半導体チップ
１２      ＳｉＣ基板
１４      Ａｇめっき層
１６      チップクラック
２０      Ｃｕ実装部
２２      貫通孔
２４      側壁
２６      キャップ
３０      Ａｇペースト
４０      Ａｌ筺体
４２      ネジ
１００    半導体装置
【図１】
2012028613.tif 000003
【図２】
2012028613.tif 000004
【図３】
2012028613.tif 000005