(57)【要約】【課題】多層回路基板及び多層回路基板の製造方法に関する。【解決手段】本発明の一実施形態の多層回路基板は各層に配線パターンが形成されて積層される絶縁基板と、上記各層に形成された配線パターンを直列連結するビア電極を含み、上記１つのビア電極は一層に形成された配線パターンと異なる層に形成された配線パターンを並列接続する複数の単位ビアで構成されたビア束で形成される。本発明の一実施形態によると、上記複数の単位ビアから成るビア束が形成されるため、電気的接続の信頼性が向上し、ビア電極の突出及びボイドの形成を防ぐことができる。【選択図】図１
2012028730.tif 000002
【特許請求の範囲】
【請求項１】
それぞれ配線パターンが形成された複数の絶縁層が積層されて成る多層絶縁基板と、
前記多層絶縁基板に形成され、異なる層に形成された配線パターンを連結する複数のビア電極を含み、
前記複数のビア電極の少なくとも１つのビア電極は、前記連結する配線パターンとの間に並列に形成された複数の単位ビアを有するビア束である多層回路基板。
【請求項２】
前記単位ビアは、各層間において積層方向に隣接する単位ビアに交差して形成されることを特徴とする請求項１に記載の多層回路基板。
【請求項３】
前記ビア束の直径は、２００μｍ以下であることを特徴とする請求項１に記載の多層回路基板。
【請求項４】
前記単位ビアの直径は、１００μｍ以下であることを特徴とする請求項１に記載の多層回路基板。
【請求項５】
配線パターンが形成された絶縁基板にビア電極を形成する複数のビアをパンチングし、前記複数のビアの少なくとも１つのビアは複数の単位ビアで構成されたビア束でパンチングする段階と、
前記複数のビアを伝導性物質で充填し、複数のビア電極を形成する段階と、
異なる層に位置した配線パターンが前記ビア電極により連結されるように絶縁基板を積層する段階と、
を含む多層回路基板の製造方法。
【請求項６】
前記単位ビアは、各層間において積層方向に隣接する単位ビアに交差して形成されることを特徴とする請求項５に記載の多層回路基板の製造方法。
【請求項７】
前記ビア束の直径は、２００μｍ以下であることを特徴とする請求項５に記載の多層回路基板の製造方法。
【請求項８】
前記単位ビアの直径は、１００μｍ以下であることを特徴とする請求項５に記載の多層回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は多層回路基板及び多層回路基板の製造方法に関し、より詳細にはビア電極の構造を最適化することで、電気的特性を向上させることができる多層回路基板及び多層回路基板の製造方法に関する。
【背景技術】
【０００２】
一般的に、多層回路基板は、半導体ＩＣチップのような能動素子と、キャパシタ、インダクター及び抵抗のような受動素子とを複合化した部品として用いられたり、単純な半導体ＩＣパッケージとして用いられている。より具体的には、上記多層配線基板はＰＡ（Ｐｏｗｅｒ  Ａｍｐｌｉｆｉｅｒ）モジュール基板、ＲＦ（Ｒａｄｉｏ  ｆｒｅｑｕｅｎｃｙ）ダイオードスイッチ、フィルター、チップアンテナ、各種パッケージ部品、複合デバイスなどの様々な電子部品を構成するために、広く用いられている。
【０００３】
このような多層回路基板の層間を電気的に連結するために、一般的に導電性ビア構造が採られる。
【０００４】
一般的な導電性ビアは、多層回路基板、例えば、多層セラミック基板で一層を成すセラミックシートを用意した後、上記セラミックシートに所定の貫通孔を形成する。次に、上記貫通孔を銀などの導電性物質で充填してビア電極を形成する。
【０００５】
また、セラミックシートは各適用製品別の電気的特性を具現するために、配線回路が数層乃至数十層に積層される。
【０００６】
このようなビア電極の生成過程において、ビア電極とセラミックシートの焼成の際、ビア電極とセラミックシートとの収縮率の差によってビア電極に形成された導電性物質が突出してビアの不良が生じる。また、ビア電極とセラミックシートとの接着不良が生じてボイド（ｖｏｉｄ）が発生し、電気的接続を妨げることもある。
【０００７】
上記のようなビア電極の不良が１つでも生じると、積層された全ビアが使用できないという問題点が発生する。
【０００８】
従って、当技術分野では上述した問題を解消することができる最適化された構造を有するビア電極が求められる。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上記のような問題点を解決するために、本発明の目的は、基板上の層間または配線パターンとビア電極間の短絡による不良を改善し、層間の電気的連結性を高めた多層回路基板を提供することである。
【００１０】
本発明の他の目的は、上記多層回路基板に用いられるビア電極の形成方法を提供することである。
【課題を解決するための手段】
【００１１】
上記の目的を達成するため、本発明の一実施形態の多層回路基板は、それぞれ配線パターンが形成された複数の絶縁層が積層されて成る多層絶縁基板と、上記多層絶縁基板に形成され、異なる層に形成された配線パターンを連結する複数のビア電極を含み、複数のビア電極の少なくとも１つは上記連結する配線パターンとの間に並列形成された複数の単位ビアを有する。
【００１２】
上記単位ビアは、各層間において積層方向に隣接する単位ビアに交差して形成されることができる。
【００１３】
上記ビア束の直径は２００μｍ以下であることが好ましい。
【００１４】
上記単位ビアの直径は１００μｍ以下であることが好ましい。
【００１５】
上記の目的を達成するために、本発明の他の実施形態の多層回路基板の製造方法は、配線パターンが形成された絶縁基板にビア電極を形成するビアをパンチングし、上記ビアの少なくとも１つは複数の単位ビアで構成されたビア束をパンチングする段階と、上記単位ビアを伝導性物質で充填する段階と、異なる層に位置した配線パターンがビア電極により連結されるように絶縁基板を積層する段階を含む。
【００１６】
上記単位ビアは、各層間において、積層方向に隣接する単位ビアに交差して形成されることができる。
【００１７】
上記ビア束の直径は２００μｍ以下であることが好ましい。
【００１８】
上記単位ビアの直径は１００μｍ以下であることが好ましい。
【発明の効果】
【００１９】
本発明によると、基板上の層間、または回路パターンとビア電極との短絡による不良が改善され、微細なサイズのビア電極間の電気的連結性を高めた多層回路基板を提供することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施形態による多層回路基板を示す断面図である。
【図２ａ】本発明の一実施形態によるビア電極の上部透視図である。
【図２ｂ】本発明の一実施形態によるビア電極を示す斜視図である。
【図３ａ】本発明の他の実施形態によるビア電極の上部透視図である。
【図３ｂ】本発明の他の実施形態によるビア電極を示す斜視図である。
【発明を実施するための形態】
【００２１】
以下では、添付の図面を参照して本発明の好ましい実施形態を説明する。
【００２２】
しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は当業界に平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。従って、図面における要素の形状及びサイズなどは、より明確な説明のために誇張されることがあり、図面上に同じ符号で表示される要素は同じ要素である。
【００２３】
図１は本発明の一実施形態による多層回路基板を示す断面図である。
【００２４】
図１に図示されたように、多層回路基板、例えば、多層セラミック基板の一部層を成すセラミックシート２０の内部に形成されたビア電極は、異なるセラミックシートとの電気的連結のために提供される。
【００２５】
より具体的には、上記セラミックシート２０は、低温同時焼成セラミック基板に用いることができ、この場合、ガラスとバインダー、セラミックフィラーなどを含んで成ることができる。但し、実施形態によってはセラミックシートの代わりに、ＰＣＢ基板などを用いることもできる。
【００２６】
本実施形態の場合、上記ビア電極１０はその内部に最大２００μｍの直径を有し、円筒状またはテーパー状を有する。上記ビア電極は伝導性物質で充填されてビア電極が接続されたセラミックシート２０上の配線パターン、一例として、キャッチパッド（ｃａｔｃｈ  ｐａｄ）を電気的に連結する。
【００２７】
一層のキャッチパッド、ビア電極１０、異なる層のキャッチパットは順に直列連結されている構造である。
【００２８】
本発明の一実施形態によるビア電極は、一層に形成されたキャッチパッドと異なる層に形成されたキャッチパッドの間を電気的に連結する際において、ビア束で両キャッチパッドを連結する。
【００２９】
上記ビア束は、２つの単位ビアまたは３つの単位ビアのように複数の単位ビアで構成されており、同じキャッチパッドを電気的に連結する役割をする。
【００３０】
また、上記ビア束は上記一層に形成されたキャッチパッドと異なる層に形成されたキャッチパッドに並列接続されている構造である。すなわち、各単位ビアはキャッチパッド同士を並列接続する構造であり、上記キャッチパッド同士は、１つのビア電極、すなわち、ビア束で直列連結された、等価回路構造を有するようになる。
【００３１】
本発明の一実施形態の場合、１つの配線パターン（以下、‘キャッチパッド’ともいう）を介して複数のキャッチパッドが交差して形成される。一層のセラミック基板の上下面にキャッチパッドがそれぞれ存在し、上記キャッチパッド同士を連結する複数の単位ビアが存在することとなる。
【００３２】
上記一層に配置される単位ビアは、相互対称になるように、最大間隔で配置される。
【００３３】
ビア電極は、セラミック基板よりも高さ方向の収縮率が小さいため、セラミック基板よりも少なく収縮されてビア電極が突出するという問題が生じる。
【００３４】
しかし、単位ビアの直径が小さくなるほど、セラミック基板とビア電極の焼成の際の収縮率の差によりビア電極が突出することを防ぐことができる。
【００３５】
本発明の一実施形態における上記キャッチパッドは、２００μｍ以下の直径を有することが好ましい。また、上記単位ビアは１００μｍ以下の直径を有することが好ましい。
【００３６】
単一のビアから成るビア電極が形成されるのではなく、複数の単位ビアから成る１００μｍ以下のビア束でビア電極が形成されるため、単位ビアの直径は小さくなる。
【００３７】
本発明の一実施形態は、相対的にビアの直径が小さくなるため、ビア電極から突出する導電性物質の量を減らすことができる。
【００３８】
また、単位ビアが各層間において積層方向に隣接する単位ビアに交差して形成されるため、上記セラミック基板とビア電極との間の縦方向の収縮率の差を補うことができる。
【００３９】
従って、本発明の一実施形態は、セラミック基板とビア電極の収縮率の差によるビア電極の突出を効率的に防ぐことができる。
【００４０】
複数の単位ビアのうち何れか１つの単位ビアが不良形成されて切断されても、異なる単位ビアにより電気的に連結されるように形成される。
【００４１】
複数の単位ビアが各層同士を連結するため、セラミック基板の電気的連結に対する信頼度が向上する。そのため、セラミック基板の接続が向上し不良率が減少する。
【００４２】
図２ａは本発明の一実施形態によるビア電極の上部透視図である。
【００４３】
上記ビア電極は、２つの第１単位ビア１１０と２つの第２単位ビア１３０とが、１つのキャッチパッド１００を介して、積層方向に交互にずれた位置に交差して配置される。
【００４４】
上記２つの単位ビアは、１８０°間隔で対称配置され、各層間の単位ビアは、積層方向に相互にずれた位置に交差して配置される。各層間に２つの単位ビアが配置されるため、２つの単位ビアの何れか１つに接続不良が生じても、異なる他の単位ビアによってビア電極の電気的連結が保持されることができる。
【００４５】
図２ｂは本発明の一実施形態によるビア電極を示す斜視図である。
【００４６】
図２ｂを参照すると、各層毎に配置された第１乃至第５キャッチパッド１５１、１５３、１５５、１５７、１５９と上記それぞれのキャッチパッドを連結する複数の単位ビア１３０ａ、１１０ｂ、１３０ｃ、１１０ｄが形成される。
【００４７】
上記第１キャッチパッド１５１と第２キャッチパッド１５３の間には２つの第２単位ビア１３０ａが形成される。上記２つの第２単位ビア１３０ａはビア束を形成して第１ビア電極を形成し、第１キャッチパッド１５１と第２キャッチパッド１５３を電気的に連結する。
【００４８】
また、上記第２キャッチパッド１５３と第３キャッチパッド１５５の間には２つの第１単位ビア１１０ｂが形成される。上記２つの第１単位ビア１１０ｂはビア束を形成して第２ビア電極を形成し、第２キャッチパッド１５３と第３キャッチパッド１５５を電気的に連結する。
【００４９】
同様に、上記第３キャッチパッド１５５と第４キャッチパッド１５７の間には２つの第２単位ビア１３０ｃが形成され、上記２つの第２単位ビア１３０ｃはビア束を形成して第３ビア電極を形成し、電気的に連結される。
【００５０】
また、第４キャッチパッド１４７と第５キャッチパッド１４９の間もビア束から成る第４ビア電極により電気的に連結される。
【００５１】
上記第１単位ビア１１０ｂと第２単位ビア１３０ａ、１０３ｃは、各層間で積層方向に交互にずれた位置に交差して配置されるように形成され、縦方向の収縮率の差によるビア電極の突出を防ぐ。
【００５２】
同様に、第２単位ビア１３０ｃと第１単位ビア１１０ｂ、１１０ｄは、各層間で積層方向に交互にずれた位置に交差して配置されるように形成される。
【００５３】
図３ａは本発明の他の実施形態によるビア電極の上部透視図である。
【００５４】
上記ビア電極は、３つの第１単位ビア２１０と３つの第２単位ビア２３０が１つのキャッチパッド２００を介して積層方向に交互にずれた位置に交差して配置される。
【００５５】
上記３つの単位ビアは、１２０°間隔で対称配置され、各層間の単位ビアは、積層方向に交互にずれた位置に交差して配置される。各層間に３つの単位ビアが配置されるため、３つの単位ビアの何れか１つに接続不良が生じても、異なる他の２つの単位ビアによってビア電極の電気的連結は保持されることができる。
【００５６】
図３ｂは本発明の他の実施形態によるビア電極を示す斜視図である。
【００５７】
図３ｂを参照すると、各層毎に配置された第１乃至第５キャッチパッド２５１、２５３、２５５、２５７、２５９と上記それぞれのキャッチパッドを連結する複数の単位ビア２３０ａ、２１０ｂ、２３０ｃ、２１０ｄが形成される。
【００５８】
上記第１キャッチパッド２５１と第２キャッチパッド２５３の間には３つの第２単位ビア２３０ａが形成される。上記第２単位ビア２３０ａはビア電極を形成して第１キャッチパッド２５１と第２キャッチパッド２５３を電気的に連結する。
【００５９】
また、上記第２キャッチパッド２５３と第３キャッチパッド２５５の間には３つの第１単位ビア２１０ｂが形成される。上記３つの第１単位ビア２１０ａはビア電極を形成して第２キャッチパッド２５３と第３キャッチパッド２５５を電気的に連結する。
【００６０】
同様に、上記第３キャッチパッド２５５と第４キャッチパッド２５７の間には３つの第２単位ビア１３０ｃが形成され、上記３つの第２単位ビア１３０ｃはビア電極を形成して電気的に連結する。
【００６１】
上記第１単位ビア２１０ｂと第２単位ビア２３０ａ、２３０ｃは、各層間において、積層方向に交互にずれた位置に交差して配置されるように形成され、縦方向の収縮率の差によるビア電極の突出を防ぐ。
【００６２】
同様に、第２単位ビア２３０ｃと第１単位ビア２１０ｂ、２１０ｄは、各層間において、積層方向に交互にずれた位置に交差して配置されるように形成される。
【００６３】
上記のような方式により、各層間キャッチパッドの間には複数の単位ビアが対称配置される。また、上記単位ビアはビア束を形成して上記各層を電気的に連結するビア電極を形成する。
【００６４】
本発明の一実施形態による単位ビアが形成された多層回路基板を形成するために、絶縁性物質から成る回路基板を用意するが、例えば、セラミックシートのような低温同時焼成セラミック基板が用意される。この場合、ガラスとバインダー、セラミックフィラーなどを含んで成ることができる。但し、実施形態によってはセラミックシートの代わりに、ＰＣＢ基板などを用いることもできる。
【００６５】
本発明の実施形態によると、上記単位ビアは最大直径１００μｍで、レーザーまたは機械による方式でパンチングされる。上記単位ビアは各層間毎に、積層方向に交互にずれた位置に交差して配置されるように形成され、各キャッチパッドに対し、最大間隔で対称配置されるように形成される。
【００６６】
その後、上記単位ビアを導電性物質、例えば、Ａｇ、Ｃｕ、Ｎｉなどを含む物質で充填し、スクリーン印刷法のような公知の工程により行われることができる。また、必須ではないが、導電性物質を充填した後、貫通孔の領域から溢れて充填された導電性物質を平坦化する作業が求められることがある。
【００６７】
また、上記導電性物質が充填された回路基板上に電極パターンまたは配線パターンを印刷する。上記配線パターンは単位ビアを連結し、キャッチパッドであることが好ましい。また、上記配線パターンの直径は２００μｍ以下で形成されることが好ましい。
【００６８】
上記絶縁パターンまたは配線パターンが形成された回路基板を積層して圧着することで、単位ビアが各キャッチパッドを介して並列接続されるようになる。
【００６９】
上記多層回路基板は、低温同時焼成工程により製造されることができ、上記積層体構造物を所定の温度で焼成して得ることができる。
【００７０】
本発明の一実施形態により焼成された多層回路基板は、単位ビアから成るビア束であるビア電極が形成されるため、１つのビアホールにより形成されたビア電極に比べて導電性物質の突出量が減少する。
【００７１】
また、上記ビア束は各層間で、積層方向に交互にずれた位置に交差して配置されるため、縦方向の収縮率の差による段差を補い、導電性物質の突出及びボイド（ｖｏｉｄ）の形成を防ぐことができる。
【００７２】
本発明は上述した実施形態及び添付の図面により限定されず、添付の請求の範囲により限定される。従って、請求の範囲に記載された本発明の技術的思想から外れない範囲内で当技術分野の通常の知識を有する者により多様な形態に置換、変形及び変更されることができ、これも本発明の範囲に属する。
【図１】
2012028730.tif 000003
【図２ａ】
2012028730.tif 000004
【図２ｂ】
2012028730.tif 000005
【図３ａ】
2012028730.tif 000006
【図３ｂ】
2012028730.tif 000007