(57)【要約】【課題】リップルを抑制することが可能な増幅回路を提供すること。【解決手段】抵抗Ｒ１の一端と容量Ｃ１の一端とが接続されてなる平滑回路２０と、入力端子と、平滑回路２０が備える抵抗Ｒ１の他端に接続されてなる出力端子と、を有し、かつ電源電圧が印加される第１増幅器１０と、平滑回路２０が備える容量Ｃ１の他端に接続されてなる出力端子を有し、かつ第１増幅器１０と同じ電源電圧が印加される第２増幅器３０と、一方の入力端子が第１増幅器１０の出力端子に接続され、他方の入力端子が抵抗Ｒ１の一端と容量Ｃ１の一端との間のノードＮｒｅｆに接続されてなる差動増幅回路４０と、を具備する増幅回路。【選択図】図３
2012028879.tif 000002
【特許請求の範囲】
【請求項１】
抵抗の一端と容量の一端とが接続されてなる平滑回路と、
入力端子と、前記平滑回路が備える前記抵抗の他端に接続されてなる出力端子と、を有し、かつ電源電圧が印加される第１増幅器と、
前記平滑回路が備える前記容量の他端に接続されてなる出力端子を有し、かつ前記第１増幅器と同じ電源電圧が印加される第２増幅器と、
一方の入力端子が前記第１増幅器の出力端子に接続され、他方の入力端子が前記抵抗の一端と前記容量の一端との間のノードに接続されてなる差動増幅回路と、を具備することを特徴とする増幅回路。
【請求項２】
前記第１増幅器の出力端子に接続されてなる入力端子と、前記差動増幅回路の一方の入力端子に接続されてなる出力端子とを有する第１ソースフォロワ回路と、
前記ノードに接続されてなる出力端子と、前記差動増幅回路の他方の入力端子に接続されてなる出力端子とを有する第２ソースフォロワ回路と、を具備し、
前記第２ソースフォロア回路のゲート幅は、前記第１ソースフォロア回路のゲート幅より小さいことを特徴とする請求項１記載の増幅回路。
【請求項３】
前記第２ソースフォロア回路のゲート幅と前記第１ソースフォロア回路のゲート幅の比は、１：５以上であることを特徴とする請求項２記載の増幅回路。
【請求項４】
前記第１増幅器は、第１帰還抵抗を有し、
前記第２増幅器は、第２帰還抵抗を有することを特徴とする請求項１から３記載の増幅回路。
【請求項５】
前記第２帰還抵抗は、前記第１帰還抵抗よりも小さい抵抗であることを特徴とする請求項４記載の増幅回路。
【請求項６】
前記容量は、前記電源電圧に発生する交流成分を通過させる大きさの容量であることを特徴とする請求項１から５いずれか一項記載の増幅回路。
【請求項７】
前記交流成分は、１０ＫＨｚ〜１０ＭＨｚの周波数を有することを特徴とする請求項６記載の増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は増幅回路に関し、特に差動増幅回路を用いた増幅回路に関する。
【背景技術】
【０００２】
光通信において用いられる受光回路（増幅回路）には、フォトダイオードから入力される電流を電圧に変換するトランスインピーダンスアンプ（ＴＩＡ：Trans Impedance Amp）が用いられることがある。例えば特許文献１には、平滑回路を備える発明が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−２５８５８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の技術では、増幅回路の出力信号にリップルが発生することがあった。本願発明は上記課題に鑑み、リップルを抑制することが可能な増幅回路を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明は、抵抗の一端と容量の一端とが接続されてなる平滑回路と、入力端子と、前記平滑回路が備える前記抵抗の他端に接続されてなる出力端子と、を有し、かつ電源電圧が印加される第１増幅器と、前記平滑回路が備える前記容量の他端に接続されてなる出力端子を有し、かつ前記第１増幅器と同じ電源電圧が印加される第２増幅器と、一方の入力端子が前記第１増幅器の出力端子に接続され、他方の入力端子が前記抵抗の一端と前記容量の一端との間のノードに接続されてなる差動増幅回路と、を具備する増幅回路である。本発明によれば、第１増幅器と第２増幅器とにおけるリップルの影響を相殺することで、リップルを抑制することができる。
【０００６】
上記構成において、前記第１増幅器の出力端子に接続されてなる入力端子と、前記差動増幅回路の一方の入力端子に接続されてなる出力端子とを有する第１ソースフォロワ回路と、前記ノードに接続されてなる出力端子と、前記差動増幅回路の他方の入力端子に接続されてなる出力端子とを有する第２ソースフォロワ回路と、を具備し、前記第２ソースフォロア回路のゲート幅は、前記第１ソースフォロア回路のゲート幅より小さい構成とすることができる。この構成によれば、リーク電流を抑制し、オフセット電圧を小さくすることができる。また第１増幅器側と第２増幅器側の両方にソースフォロア回路を設けているため、ＤＣレベルの変動を抑制することができる。
【０００７】
上記構成において、前記第２ソースフォロア回路のゲート幅と前記第１ソースフォロア回路のゲート幅の比は、１：５以上である構成とすることができる。この構成によれば、リーク電流を抑制し、オフセット電圧を小さくすることができる。
【０００８】
上記構成において、前記第１増幅器は、第１帰還抵抗を有し、前記第２増幅器は、第２帰還抵抗を有する構成とすることができる。
【０００９】
上記構成において、前記第２帰還抵抗は、前記第１帰還抵抗よりも小さい抵抗である構成とすることができる。この構成によれば、第２帰還抵抗の熱雑音を抑制し、第２増幅器が出力する信号を安定にすることができる。
【００１０】
上記構成において、前記容量は、前記電源電圧に発生する交流成分を通過させる大きさの容量である構成とすることができる。この構成によれば、第２増幅器の出力信号が交流成分を有したまま容量を通過するため、第１増幅器と第２増幅器とにおけるリップルの影響を相殺することで、リップルを抑制することができる。
【００１１】
上記構成において、前記交流成分は、１０ＫＨｚ〜１０ＭＨｚの周波数を有する構成とすることができる。
【発明の効果】
【００１２】
本発明によれば、リップルを抑制することが可能な増幅回路を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】図１は比較例に係る増幅回路を例示する回路図である。
【図２】図２は比較例に係る増幅回路のタイミングチャートを例示する図である。
【図３】図３は実施例１に係る増幅回路を例示する回路図である。
【図４】図４は実施例１に係る増幅回路のタイミングチャートを例示するである。
【図５】図５は実施例２に係る増幅回路を例示する回路図である。
【図６】図６は実施例２に係る増幅回路を例示する回路図である。
【図７】図７（ａ）はアンプが備えるトランジスタのゲート−ソース間にリーク電流が発生した場合の増幅回路のタイミングチャートであり、図７（ｂ）は実施例２に係る増幅回路のタイミングチャートを例示する図である。
【発明を実施するための形態】
【００１４】
まず、比較例について説明する。図１は比較例に係る増幅回路１００を例示する回路図である。図１に示すように、増幅回路１００は、第１増幅器１０、平滑回路２０、差動増幅回路４０を備える。入力端子Ｔｉｎには、フォトダイオード１４のアノードが接続されている。フォトダイオード１４のカソードは電源Ｖａｐｄに接続されている。入力端子Ｔｉｎに入力した通信信号である入力信号（入力電流）Ｉｉｎは、第１増幅器１０の入力信号（入力電流）Ｉｔｉａとなる。
【００１５】
第１増幅器１０は、アンプ１２及び帰還抵抗Ｒ０を備え、電流を電圧に変換するトランスインピーダンスアンプとして機能する。入力信号Ｉｔｉａが第１増幅器１０に入力される。第１増幅器１０はノードＮｔｉａに出力信号（出力電圧）Ｖｔｉａを出力する。またアンプ１２には、電源電圧Ｖｄｄ及びＶｓｓが印加される。アンプ１２は電源電圧Ｖｄｄ及びＶｓｓを用いて、入力信号Ｉｔｉａを増幅して出力信号Ｖｔｉａを出力する。
【００１６】
第１増幅器１０と差動増幅回路４０との間のノードＮｔｉａには、平滑回路２０が接続されている。平滑回路２０は抵抗Ｒ１の一端と容量Ｃ１の一端とが接続されてなる。第１増幅器１０の出力端子は、ノードＮｔｉａを介して、平滑回路２０が備える抵抗Ｒ１の他端に接続されてなる。抵抗Ｒ１の一端と容量Ｃ１の一端との間のノードＮｒｅｆには、差動増幅回路４０の入力端子が接続されている。容量Ｃ１の他端は接地されている。平滑回路２０は、出力信号Ｖｔｉａを平滑化し、ノードＮｒｅｆに参照信号Ｖｒｅｆを出力する。
【００１７】
差動増幅回路４０は、アンプ４２及びアンプ４４を備える。アンプ４２及び４４には、電源電圧Ｖｄｄ及びＶｓｓが印加される。差動増幅回路４０が備えるアンプ４２の一方の入力端子は、第１増幅器１０の出力端子に接続されている。アンプ４２の他方の入力端子は、平滑回路２０の抵抗Ｒ１と容量Ｃ１との間のノードＮｒｅｆＦに接続されている。差動増幅回路４０は、第１増幅器１０から出力された出力信号Ｖｔｉａと、第１増幅器１０から出力され平滑回路２０を介して入力される参照信号Ｖｒｅｆとを差動増幅する。言い換えれば、差動増幅回路４０は、出力信号Ｖｔｉａを、参照信号Ｖｒｅｆと比較することで、矩形信号に変換する変換回路である。より詳しくは、アンプ４２が出力信号Ｖｔｉａと参照信号Ｖｒｅｆとを差動増幅する。さらにアンプ４４は、アンプ４２の出力信号を差動増幅し、矩形波を出力する。アンプ４４は、矩形信号を生成するリミットアンプとして機能する。差動増幅回路４０は、出力信号Ｖｔｉａが参照信号Ｖｒｅｆ１より大きければ、出力端子Ｔｏｕｔに正の出力信号（出力電圧）Ｖｏｕｔを、出力端子Ｔｏｕｔｂに負の出力信号Ｖｏｕｔｂを、それぞれ出力する。また差動増幅回路４０は、出力信号Ｖｔｉａが参照信号Ｖｒｅｆ１より小さければ、出力端子Ｔｏｕｔに負の出力信号Ｖｏｕｔを、出力端子Ｔｏｕｔｂに正の出力信号Ｖｏｕｔｂを出力する。
【００１８】
フォトダイオード１４の電源電圧は例えば３０Ｖである。電源電圧Ｖｄｄは電源電圧Ｖｓｓよりも大きい電圧であり、例えば電源電圧Ｖｄｄは３．３Ｖ、電源電圧Ｖｓｓはグランドである。帰還抵抗Ｒ０は例えば２．２ｋΩ、抵抗Ｒ１は例えば２ｋΩ、容量Ｃ１は例えば２．２ｎＦである。
【００１９】
次に比較例に係る増幅回路１００の動作について説明する。図２は比較例に係る増幅回路のタイミングチャートを例示する図である。横軸は時間を表す。縦軸は、上から電源電圧の差Ｖｄｄ−Ｖｓｓ、出力信号Ｖｔｉａ、参照信号Ｖｒｅｆ、差動増幅回路４０の出力信号の差Ｖｏｕｔ−Ｖｏｕｔｂ、それぞれの電圧を表す。
【００２０】
図２に示すように、アンプ１２に印加される電源電圧Ｖｄｄ及びＶｓｓの間には、リップルが発生することがある。このリップルは、例えば受信回路が実装されるボードにおける他の機器の急激な付加変動などにより、一時的又は周期的に電圧が変動することを示している。リップルの周波数成分は、例えば１０ＫＨｚ〜１０ＭＨｚ程度の周波数を有する。アンプ１２は電源電圧を用いて、入力信号Ｉｉｎを増幅して出力信号Ｖｔｉａを出力する。このため、電源電圧Ｖｄｄ及びＶｓｓの間にリップルが発生すると、出力信号Ｖｔｉａにもリップルが発生することとなる。これに対し、参照信号Ｖｒｅｆは、出力信号Ｖｔｉａが平滑回路２０により平滑化された信号である。このため、参照信号Ｖｒｅｆに発生するリップルは、出力信号Ｖｔｉａに発生するリップルよりも小さくなる。言い換えれば、出力信号Ｖｔｉａと参照信号Ｖｒｅｆとでは、リップルの生じ方に差異が生じる。上述のように、差動増幅回路４０は出力信号Ｖｔｉａと参照信号Ｖｒｅｆとを差動増幅する。このため、出力信号Ｖｔｉａと参照信号Ｖｒｅｆとのリップルの生じ方によって、信号の比較結果に変動が生じる。この結果、差動増幅回路４０の出力信号Ｖｏｕｔ及びＶｏｕｔｂにもリップル成分が出力される。
【実施例１】
【００２１】
次に図面を用いて、本発明の実施例について説明する。図３は実施例１に係る増幅回路を例示する回路図である。図１において説明した構成については、説明を省略する。
【００２２】
図３に示すように、実施例１に係る増幅回路１００ａは、第１増幅器１０、平滑回路２０、差動増幅回路４０、及び第２増幅器３０を備える。つまり、実施例１に係る増幅回路１００ａは、比較例に係る増幅回路１００に第２増幅器３０を追加したものである。
【００２３】
第２増幅器３０は、アンプ３２及び帰還抵抗Ｒ２を備える。第２増幅器３０の出力端子は、平滑回路２０が備える容量Ｃ１の他端に接続されてなる。すなわち、第２増幅器３０から出力される出力信号Ｖｔｉａ２は、容量Ｃ１及びノードＮｒｅｆを介して、アンプ４２に入力される。言い換えれば、実施例１における参照信号Ｖｒｅｆは、第１増幅器１０から出力され平滑回路２０に入力した信号と、第２増幅器３０から出力され容量Ｃ１を通過した出力信号Ｖｔｉａ２とを重ね合わせた信号となる。アンプ３２には、アンプ１２と同じ電源電圧Ｖｄｄ及びＶｓｓが印加される。なお、実施例１においては、抵抗Ｒ１は例えば３００ｋΩ、容量Ｃ１は例えば１４ｐＦ、第２増幅器３０の帰還抵抗Ｒ２は例えば５Ωである。
【００２４】
次に実施例１に係る増幅回路の動作について説明する。図４は実施例１に係る増幅回路のタイミングチャートを例示する図である。
【００２５】
図４に示すように、電源電圧Ｖｄｄ及びＶｓｓの間には、リップルが発生することがある。この場合、出力信号Ｖｔｉａにもリップルが発生する。このことは、実施例１においても比較例と同様である。その一方で、実施例１においては、参照信号Ｖｒｅｆにも、出力信号Ｖｔｉａと近似したリップルが発生する。この原因について説明する。
【００２６】
第２増幅器３０のアンプ３２には、アンプ１２と同じ電源電圧Ｖｄｄ及びＶｓｓが印加されている。第２増幅器３０は、電源電圧Ｖｄｄ及びＶｓｓを用いて、帰還抵抗Ｒ２を介して入力される信号を増幅し、出力信号Ｖｔｉａ２を出力する。このため、電源電圧Ｖｄｄ及びＶｓｓの間にリップルが発生すると、第２増幅器３０の出力信号Ｖｔｉａ２には、第１増幅器１０の出力信号Ｖｔｉａと同じく、電源電圧に起因するリップルが発生する。容量Ｃ１は、出力信号Ｖｔｉａ２のリップル成分が通過するような容量である。このため、出力信号Ｖｔｉａ２のリップル成分は、容量Ｃ１により変動を受けにくい。上述のように、参照信号Ｖｒｅｆは出力信号Ｖｔｉａ２の成分を含んだ信号である。従って、参照信号Ｖｒｅｆにも、電源電圧に起因するリップルが発生することとなる。すなわち、出力信号Ｖｔｉａと参照信号Ｖｒｅｆとでは、リップルの生じ方が近似する。
【００２７】
差動増幅回路４０は、それぞれリップルが発生している出力信号Ｖｔｉａと参照信号Ｖｒｅｆとを差動増幅する。つまり、出力信号Ｖｔｉａと参照信号Ｖｒｅｆとでリップルの影響を相殺することができる。この結果、図４に示すように、差動増幅回路４０の出力信号Ｖｏｕｔ及びＶｏｕｔｂにおいてリップルを抑制することが可能となる。
【００２８】
平滑回路２０が備える容量Ｃ１の大きさは１４ｐＦとしたが、容量Ｃ１は１４ｐＦに限定されない。ただし容量Ｃ１は、出力信号Ｖｔｉａ２の交流成分を通過させるような大きさであることが好ましい。つまり、容量Ｃ１は交流成分、特に電源電圧Ｖｄｄに発生するリップルのような高周波信号に対して短絡していることが好ましい。このことにより、出力信号Ｖｔｉａがリップル成分を有したまま容量Ｃ１を通過する。この結果、参照信号Ｖｒｅｆもリップル成分を有することになり、差動増幅回路４０の出力信号Ｖｏｕｔ及びＶｏｕｔｂにおいてリップルを抑制することが可能となる。なおリップルは、１０ＫＨｚ〜１０ＭＨｚの周波数を有する。
【００２９】
また、第１増幅器１０が備える帰還抵抗Ｒ０は２．２ｋΩ、第２増幅器３０が備える帰還抵抗Ｒ２は５Ωとしたが、抵抗の大きさはこれらに限定されない。例えば帰還抵抗Ｒ０と帰還抵抗Ｒ２とは、同じ大きさでもよい。ただし、抵抗が大きい場合、抵抗の熱雑音も大きくなる。第２増幅器３０の出力信号Ｖｔｉａ２に熱雑音成分が加わると、参照信号Ｖｒｅｆにも熱雑音成分が加わり不安定となる。参照信号Ｖｒｅｆを安定させるためには、第２増幅器３０の帰還抵抗Ｒ２が、例えば５Ωのように、第１増幅器１０の帰還抵抗Ｒ０より小さいことが好ましい。
【実施例２】
【００３０】
実施例２はソースフォロア回路を用いる例である。信号の受信及び増幅を良好に行うためには、平滑回路２０による平滑化の時定数を調整することが要求される。例えば図１に示した比較例に係る増幅回路１００では、抵抗Ｒ１を例えば２ｋΩ、容量Ｃ１を例えば２．２ｎＦとしている。増幅回路１００では、平滑回路２０が備える容量Ｃ１として、増幅回路１００の外部に接続される外付けの部品を用いることがある。容量Ｃ１は抵抗Ｒ１とグランドとの間に接続されるため、容量Ｃ１を外付けの部品とすることが容易である。外付けの部品を用いると、容量Ｃ１を例えば２．２ｎＦのような大きさとすることが容易である。
【００３１】
これに対し、図３に示したような増幅回路１００ａでは、容量Ｃ１が抵抗Ｒ１と第２増幅器３０との間に接続されるため、容量Ｃ１を外付けの部品とすることが困難となる。また、低コスト化や回路の小型化を図るために、第１増幅器１０、平滑回路２０、第２増幅器３０、及び差動増幅回路４０を同一の基板に集積して設けることがある。つまり、構成、コスト、小型化等の観点から、平滑回路２０が備える容量Ｃ１として外付けの部品を用いることが難しい場合がある。この場合、容量Ｃ１には、抵抗Ｒ１や増幅器が設けられている基板と同一の基板に集積化した、例えばＭＩＭ（Metal Insulator Metal）キャパシタを用いる。容量Ｃ１として例えばＭＩＭキャパシタを用いる場合、外付けの場合よりも容量が小さくなることがある。例えば、集積化した場合の容量Ｃ１は１４ｐＦで、外付けの部品を用いる場合の２．２ｎＦよりも容量が小さくなる。容量Ｃ１の大きさを小さくした場合、平滑回路２０の時定数を調節するためには、抵抗Ｒ１を高くすることが要求される。このため、例えば抵抗Ｒ１は３００ｋΩであり、図１における２ｋΩより高い。
【００３２】
アンプ４２が備えるトランジスタ（後述する図６のトランジスタ４７）のゲート−ソース間にはリーク電流が発生することがある。図６のように、抵抗Ｒ１として、例えば３００ｋΩのような高い抵抗を用いた場合、リーク電流と高い抵抗Ｒ１とに起因して、アンプ４２のオフセット電圧が大きくなる。実施例２では、リーク電流を抑制するために、ソースフォロア回路を設けている。ソースフォロア回路は入力インピーダンスが高い回路である。つまりソースフォロア回路を設けることで、電流を流れにくくし、リーク電流を抑制する。
【００３３】
図５に示すように、第１増幅器１０と差動増幅回路４０との間に第１ソースフォロア回路５０が、ノードＮｒｅｆと差動増幅回路４０との間に第２ソースフォロア回路５２が、それぞれ直列接続されている。第１ソースフォロア回路５０の入力端子は第１増幅器１０の出力端子に接続され、出力端子は差動増幅回路４０が備えるアンプ４２の一方の入力端子に接続されている。第２ソースフォロア回路５２の入力端子はノードＮｒｅｆに接続され、出力端子はアンプ４２の他方の入力端子に接続されている。つまり実施例２に係る増幅回路１００ｂは、実施例１に係る増幅回路１００ａに、第１ソースフォロア回路５０及び第２ソースフォロア回路５２を追加した回路である。第１ソースフォロア回路５０には出力信号Ｖｔｉａが入力され、第２ソースフォロア回路５２には参照信号Ｖｒｅｆが入力される。
【００３４】
さらに詳しく回路について説明する。図６は実施例２に係る増幅回路を例示する回路図である。図６においては、図５の平滑回路２０、第１ソースフォロア回路５０、第２ソースフォロア回路５２、及びアンプ４２を詳細に示す。
【００３５】
図６に示すように、増幅回路１００ｂは、平滑回路２０、アンプ４２、トランジスタ５４，５５，５６及び５７、を備える。既述したように平滑回路２０は抵抗Ｒ１と容量Ｃ１とを備える。トランジスタ５４及び５５は第１ソースフォロア回路５０として機能する。第１増幅器１０の出力信号Ｖｔｉａは、ノードＮｔｉａを介して、トランジスタ５４のゲートに入力される。トランジスタ５４のドレインは電源Ｖｄｄに接続されている。トランジスタ５４のソースは、トランジスタ５５のドレイン、及びアンプ４２が備えるトランジスタ４６のゲートに接続されている。トランジスタ５５のソースは、トランジスタ５５のゲート及び電源Ｖｓｓに接続されている。トランジスタ５５は負荷として機能する。
【００３６】
トランジスタ５６及び５７は第２ソースフォロア回路５２として機能する。参照信号Ｖｒｅｆは、ノードＮｒｅｆを介して、トランジスタ５６のゲートに入力される。トランジスタ５６のドレインは電源Ｖｄｄに接続されている。トランジスタ５６のソースは、トランジスタ５７のドレイン、及びアンプ４２が備えるトランジスタ４７のゲートに接続されている。トランジスタ５７のソースは、トランジスタ５７のゲート及び電源Ｖｓｓに接続されている。トランジスタ５７は負荷として機能する。ソースフォロア回路は、入力インピーダンスが高い。このため、ソースフォロア回路が設けられることで、電流が流れにくくなる。
【００３７】
ここで、増幅回路１００ｂにおけるトランジスタのゲート幅について説明する。トランジスタ５４とトランジスタ５６、及びトランジスタ５５とトランジスタ５７、各々におけるゲート幅の比率は例えば１２：１である。つまり、出力信号Ｖｔｉａが流れる回路（Ｖｔｉａ側の回路）と、参照信号Ｖｒｅｆが流れる回路（Ｖｒｅｆ側の回路）とでは、ソースフォロア回路が備えるトランジスタにおいて、ゲート幅が１２：１で一定である。トランジスタに流れる電流は、ゲート幅に依存する。すなわち、ゲート幅が小さい方が、トランジスタに流れる電流は小さくなり、またソースフォロア回路に流れる電流も小さくなる。つまり、第２ソースフォロア回路５２の方が、第１ソースフォロア回路５０よりも、電流が流れにくい。このため、ゲート幅が小さいＶｒｅｆ側の回路は、ゲート幅が大きいＶｔｉａ側の回路よりも電流が流れにくくなる。なおゲート幅の比は１２：１に限定されず、例えば５：１としても電流の流れやすさには変化が生じる。
【００３８】
アンプ４２は抵抗Ｒ３、Ｒ４及びＲ５、トランジスタ４６，４７及び４８を備える。トランジスタ４６のドレインは抵抗Ｒ３及びＲ４を介して電源Ｖｄｄに接続され、トランジスタ４７のドレインは抵抗Ｒ３及びＲ５を介して電源Ｖｄｄに接続されている。トランジスタ４６のソース及びトランジスタ４７のソースは、トランジスタ４８のドレインに接続され、トランジスタ４８を介して電源Ｖｓｓに接続されている。トランジスタ４８は電流源として機能する。トランジスタ４６のゲートに出力信号Ｖｔｉａが入力され、トランジスタ４７のゲートに参照信号Ｖｒｅｆが入力される。アンプ４２は出力信号を図５のアンプ４４に出力する。
【００３９】
次に実施例２に係る増幅回路の動作について説明する。図７（ａ）はアンプ４２が備えるトランジスタ４７のゲート−ソース間にリーク電流が発生した場合の増幅回路のタイミングチャートであり、図７（ｂ）は実施例２に係る増幅回路のタイミングチャートを例示する図である。横軸は時間を表す。縦軸は上から、第１増幅器１０の出力信号Ｖｔｉａと参照信号Ｖｒｅｆとを重畳したチャート、及び差動増幅回路４０の出力信号Ｖｏｕｔを表す。上側のチャートにおいて、破線は参照信号Ｖｒｅｆを表し、実線は出力信号Ｖｔｉａを表す。図７（ａ）の点線は、リーク電流が小さい場合の参照信号Ｖｒｅｆ，及び出力信号Ｖｏｕｔを例示するものである。まずリーク電流が大きい場合の問題について説明する。
【００４０】
図７（ａ）に破線で示すように、リーク電流が大きい場合、参照信号Ｖｒｅｆの電圧は、リーク電流が小さい場合の電圧（図中の点線）よりも低下する。このため、出力信号Ｖｔｉａと参照信号Ｖｒｅｆとの大小関係が変化する。この結果、リーク電流が小さい場合のパルス幅（図中の破線）と比較して、実線で示す出力信号Ｖｏｕｔのパルス幅には歪みが発生する。これにより、増幅回路の伝送特性が悪化することがある。次に実施例２に係る増幅回路１００ｂのタイミングチャートについて説明する。
【００４１】
図７（ｂ）に示すように、実施例２においてはリーク電流が抑制されるため、参照信号Ｖｒｅｆの電圧の低下も抑制される。つまり、図中の破線のように参照信号Ｖｒｅｆの電圧は、例えば出力信号Ｖｔｉａの振幅のほぼ中心の電圧となる。言い換えれば、アンプ４２のオフセット電圧が小さくなる。このため、出力信号Ｖｏｕｔのパルス幅の歪みが抑制される。結果的に、増幅回路１００ｂの伝送特性の悪化が抑制される。
【００４２】
実施例２によれば、第２増幅器３０を設けたことにより、実施例１と同様にリップルを抑制することができる。また第１ソースフォロア回路５０、及び第１ソースフォロア回路５０よりゲート幅が小さい第２ソースフォロア回路５２を設けているため、リーク電流を抑制して、オフセット電圧を小さくすることができる。従って、抵抗Ｒ１を高くすることができる。抵抗Ｒ１を調整することで、平滑回路２０の時定数を調整することができる。従って、容量Ｃ１を外付けの部品としなくてもよく、第１増幅器１０、平滑回路２０、第２増幅器３０、及び差動増幅回路４０を同一の基板に集積することで、低コスト化・小型化を図ることができる。
【００４３】
リーク電流を抑制するためには、参照信号Ｖｒｅｆ側にソースフォロア回路を設ければよい。しかしながら、出力信号Ｖｔｉａ側と参照信号Ｖｒｅｆ側とのうち、一方のみにソースフォロア回路を設けると、出力信号Ｖｔｉａと参照信号Ｖｒｅｆとの間でＤＣレベルが変動する。ＤＣレベルの変動を抑制し、出力信号Ｖｔｉａ側と参照信号Ｖｒｅｆ側とをバランスさせるためには、それぞれにソースフォロア回路を設けることが好ましい。また、ソースフォロア回路による出力信号Ｖｔｉａの減衰を抑制するためには、第１ソースフォロア回路５０のゲート幅を大きくして、出力信号Ｖｔｉａ側では電流を流れやすくすることが好ましい。これに対して、リーク電流を抑制するためには、第２ソースフォロア回路５２のゲート幅を小さくして、電流を流れにくくすることが好ましい。すなわち、第２ソースフォロア回路５２のゲート幅を第１ソースフォロア回路５０のゲート幅より小さくすることで、リーク電流を抑制し、かつ大きな出力信号Ｖｔｉａを確保することができる。結果的に、増幅回路１００ｂを集積化した場合でも、抵抗Ｒ１を高くすることで平滑回路２０の時定数を調節でき、かつソースフォロア回路を設けることでリーク電流を抑制することができる。
【００４４】
図６の増幅回路１００ｂでは、出力信号Ｖｔｉａ側の第１ソースフォロア回路５０と、参照信号Ｖｒｅｆ側の第２ソースフォロア回路５２とのゲート幅の比率を１２：１としているが、例えば５：１等のように比率を変更してもよい。つまり、トランジスタ５４とトランジスタ５６、及びトランジスタ５５とトランジスタ５７、各々におけるゲート幅の比率を５：１以上とすることで、リーク電流を効果的に抑制することができる。またゲート幅の比率を１２：１とすることで、リーク電流をより効果的に抑制することができる。
【００４５】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００４６】
第１増幅器                        １０
アンプ                            １２，３２
フォトダイオード                  １４
平滑回路                          ２０
第２増幅器                        ３０
差動増幅回路                      ４０
第１ソースフォロア回路            ５０
第２ソースフォロア回路            ５２
増幅回路                          １００，１００ａ，１００ｂ
【図１】
2012028879.tif 000003
【図２】
2012028879.tif 000004
【図３】
2012028879.tif 000005
【図４】
2012028879.tif 000006
【図５】
2012028879.tif 000007
【図６】
2012028879.tif 000008
【図７】
2012028879.tif 000009