(57)【要約】【課題】複数のパスに生じる位相差をキャンセルするためのメモリで消費される電力を低減するための技術を提供する。【解決手段】本発明の伝送装置は位相差検出部とメモリ部と書き込み制御部と読み出し制御部とを有している。位相差検出部は、受信された複数のパスの信号から、パス間の位相差を検出する。メモリ部は、複数の物理メモリの一部あるいは全てにより、パス毎に、所定の基準位相との位相差を吸収できるだけのメモリ容量の論理的なリングメモリを構成する。書き込み制御部は、受信された複数のパスの信号のデータを、メモリ部に構成されたパス毎のリングメモリに書き込む。読み出し制御部は、パス毎のリングメモリの、パス毎の位相差に応じた読み出しアドレスからデータを読み出す。【選択図】図８
2012029051.tif 000002
【特許請求の範囲】
【請求項１】
位相差が生じうる複数のパスで信号を伝送する伝送装置であって、
受信された前記複数のパスの信号から、パス間の位相差を検出する位相差検出部と、
複数の物理メモリの一部あるいは全てにより、前記パス毎に、所定の基準位相との位相差を吸収できるだけのメモリ容量の論理的なリングメモリを構成するメモリ部と、
受信された前記複数のパスの信号のデータを、前記メモリ部に構成されたパス毎のリングメモリに書き込む書き込み制御部と、
前記パス毎のリングメモリの、前記パス毎の位相差に応じた読み出しアドレスからデータを読み出す読み出し制御部と、
を有する伝送装置。
【請求項２】
前記読み出し制御部は、複数の前記パスのうち遅延が最大のパスの位相に、他のパスの位相を合わせるように、前記パス毎の読み出しアドレスを決める、請求項１に記載の伝送装置。
【請求項３】
前記メモリ部は、前記書き込み制御部がデータを書き込む書き込みアドレスが、前記読み出し制御部がデータを未だ読みだしていないアドレスにならず、かつ使用する物理メモリをできるだけ少なくしたメモリ容量で前記リングメモリを構成する、請求項１または２に記載の伝送装置。
【請求項４】
前記メモリ部の前記物理メモリのうち、前記リングメモリに用いられている物理メモリだけに電源を供給する電源制御部を更に有する、請求項１から３のいずれか一項に記載の伝送装置。
【請求項５】
前記メモリ部にて前記リングメモリに用いられる物理メモリを削減するように、前記リングメモリの物理メモリへの割り当てを入れ替える入れ替え処理部を更に有する、請求項１から４のいずれか一項に記載の伝送装置。
【請求項６】
位相差が生じうる複数のパスで信号を伝送する伝送装置における位相調整方法であって、
受信された前記複数のパスの信号から、パス間の位相差を検出し、
複数の物理メモリの一部あるいは全てにより、前記パス毎に、所定の基準位相との位相差を吸収できるだけのメモリ容量の論理的なリングメモリを構成し、
受信された前記複数のパスの信号のデータを、前記パス毎のリングメモリに書き込み、
前記パス毎のリングメモリの、前記パス毎の位相差に応じた読み出しアドレスからデータを読み出す、位相調整方法。
【請求項７】
複数の前記パスのうち遅延が最大のパスの位相に、他のパスの位相を合わせるように、前記パス毎の読み出しアドレスを決める、請求項６に記載の位相調整方法。
【請求項８】
データを書き込む書き込みアドレスが、データを未だ読みだしていないアドレスにならず、かつ使用する物理メモリをできるだけ少なくしたメモリ容量で前記リングメモリを構成する、請求項６または７に記載の位相調整方法。
【請求項９】
更に、前記物理メモリのうち、前記リングメモリに用いられている物理メモリだけに電源を供給する、請求項６から８のいずれか一項に記載の位相調整方法。
【請求項１０】
更に、前記リングメモリに用いられる物理メモリを削減するように、前記リングメモリの物理メモリへの割り当てを入れ替える、請求項６から９のいずれか一項に記載の位相調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のパスで信号を伝送する伝送装置と、伝送装置間で伝送される信号の位相を調整する位相調整方法に関する。
【背景技術】
【０００２】
図１は、伝送ネットワークを介してクライアント信号を伝送する一般的な通信システムの構成の一例を示す図である。伝送ネットワークは伝送装置１−１、１−２を含む複数の伝送装置により構成され、伝送装置間で信号を伝送するネットワークである。伝送装置１−１、１−２は、ＩＴＵ−Ｔ勧告Ｇ．７０７あるいはＧ．７０９などで規定される、ＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｄｉｇｉｔａｌ  Ｈｉｅｒａｒｃｈｙ）あるいはＯＴＮ（Ｏｐｔｉｃａｌ  Ｔｒａｎｓｐｏｒｔ  Ｎｅｔｗｏｒｋ）方式で信号を伝送する伝送装置である。
【０００３】
クライアントネットワークはクライアント装置を含み、クライアント信号を伝送するネットワークである。クライアントネットワークにて伝送されるクライアント信号は、Ｅｔｈｅｒｎｅｔ（登録商標）信号、Ｆｉｂｅｒ  ｃｈａｎｎｅｌ信号、ＳＤＨ信号やＯＴＮ信号などである。クライアントネットワークは、クライアント装置２−１あるいは２−２からクライアント伝送路３−１あるいは３−２を介して、伝送ネットワークの伝送装置１−１あるいは１−２に接続される。
【０００４】
伝送装置１−１はクライアント伝送路３−１を介して受信したクライアント信号をＳＤＨ／ＯＴＮ信号にマッピングし、伝送路４−１−１〜４−１−Ｎ（Ｎ：任意の正整数）を介して伝送ネットワークに送信する。伝送装置１−２は伝送路４−２−１〜４−２−Ｎ（Ｎ：任意の正整数）を介して伝送ネットワークより受信した伝送信号からクライアント信号をデマッピングし、クライアント伝送路３−２を介してクライアント装置２−２に送信する。この種の伝送装置でクライアント信号を伝送するシステムは特許文献１〜４に開示されている。
【０００５】
なお、クライアント信号およびＳＤＨ／ＯＴＮ信号は上述の方向とは逆方向にも流れるが、同様であるため、ここでは説明を省略する。
【０００６】
図２は、一般的な伝送装置の構成の一例を示す図ブロックである。
【０００７】
図２におけるクライアント伝送路２０１、２０２は、図１におけるクライアント伝送路３−１、３−２に対応する。また、図２における伝送路２０３−１〜Ｎ、２０４−１〜Ｎは、図１における伝送路４−１−１〜Ｎ、４−２−１〜Ｎに対応する。
【０００８】
はじめに、図２において伝送装置がクライアント伝送路２０１を介して受信したクライアント信号をＳＤＨ／ＯＴＮ信号へマッピングし、伝送路２０３−１〜Ｎを介してＳＤＨ／ＯＴＮ信号を送信するまでの動作について説明する。
【０００９】
クライアント伝送路２０１を介して受信したクライアント信号はクライアント信号受信部１０１に入力する。
【００１０】
クライアント信号受信部１０１は受信したクライアント信号を適切に終端することにより、ＳＤＨ／ＯＴＮ信号にマッピングするためのバイトデータを抽出し、マッピング処理部１０２に送信する。
【００１１】
マッピング処理部１０２は、ＩＴＵ−Ｔ勧告Ｇ．７０７およびＧ．７０９にて規定されるＶｉｒｔｕａｌ  ｃｏｎｃａｔｅｎａｔｉｏｎ（以後、ＶＣＡＴと略す）方式にて受信したバイトデータを、ＳＤＨ／ＯＴＮ信号に格納されるＶｉｒｔｕａｌ  ｃｏｎｔａｉｎｅｒ（以後、ＶＣと略す）やＯｐｔｉｃａｌ  ｃｈａｎｎｎｅｌ  ｐａｙｌｏａｄ  ｕｎｉｔ（以後、ＯＰＵと略す）などへマッピングする。マッピング処理部１０２の出力がＶＣやＯＰＵの各パスのデータ部分となる。
【００１２】
パス生成部１０３−１〜Ｍ（Ｍ：任意の正整数）は、マッピング処理部１０２からのＶＣやＯＤＵの各パスのデータ部分に、ＶＣＡＴ方式による情報を含むオーバーヘッド情報を付加する。ＳＤＨのＶＣの場合、ＶＣＡＴ方式に関する情報としては、図３に示す情報がＰａｔｈ  ｏｖｅｒｈｅａｄ（ＰＯＨ）に付加される。具体的には、マルチフレームの各フレームに図３に示すような各Ｈ４バイトの情報が付加される。ＯＴＮのＯＰＵの場合、ＶＣＡＴ方式に関する情報として、図４に示す情報がＶｉｒｔｕａｌ  ｃｏｎｃａｔｅｎａｔｉｏｎ  ｏｖｅｒｈｅａｄ（ＶＣＯＨ）に付加される。具体的には、マルチフレームの各フレームに図４に示すようなＶＣＯＨ１〜ＶＣＯＨ３の情報が付加される。
【００１３】
ＳＤＨとＯＴＮのどちらもＶＣＡＴを構成するパス群が異なる伝送路に格納され、異なる経路で伝送される。そのため、ＳＤＨのＶＣとＯＴＮのＯＰＵのどちらの場合でも、各パスが異なる経路で伝送されることで生じる各パス間の位相差に関係なくデータのマッピングおよびデマッピングを行うために、各パスに位相情報が格納される。位相情報は、１ｓｔ  Ｍｕｌｔｉｆｒａｍｅ  ＩｎｄｉｃａｔｏｒまたはＭＦＩ１と、２ｎｄ  Ｍｕｌｔｉｆｒａｍｅ  ＩｎｄｉｃａｔｏｒまたはＭＦＩ２から構成されるマルチフレーム情報である。ＶＣの場合は４，０９６マルチフレームを構成することができ、ＯＰＵの場合は１６，７７７，２１６マルチフレームを構成することができる。
【００１４】
また、各パスへのバイトデータのマッピング順番を示すＳｅｑｕｅｎｃｅ  Ｉｎｄｉｃａｔｏｒ（以後、ＳＱ値と略す）が各パス個別に付与される。
【００１５】
マッピングにおいて各パスに同一のマルチフレーム情報、およびパス固有のＳＱ値を付与しておくことで、デマッピングにおいて、各パスのデータをマッピング時の位相およびマッピング順番に戻し、マッピングされているバイトデータを正常に復元することが可能となる。
【００１６】
パス生成部１０３−１〜Ｍでオーバーヘッド情報の付加された各パス信号はクロスコネクト部１０４に送信される。
【００１７】
クロスコネクト部１０４はパス生成部１０３−１〜Ｍから受信したパス信号を、ＳＤＨ／ＯＴＮ信号に収容すべくタイムスロット入れ替えなどを行い、該当する伝送信号送信部１０５−１〜Ｎにパス信号を送信する。
【００１８】
伝送信号送信部１０５−１〜Ｎはクロスコネクト部１０４から受信した各パスにフレーム同期パタンなどのオーバーヘッドを付加することで、ＳＴＭやＯＴＵなどといったＳＤＨ／ＯＴＮ信号を生成し、伝送路２０３−１〜Ｎに送信する。
【００１９】
次は逆方向の信号伝送について、伝送路２０４−１〜Ｎを介して受信したＳＤＨ／ＯＴＮ信号からデマッピングを行うことでクライアント信号を抽出し、クライアント伝送路２０２を介してクライアント信号を送信するまでの動作を説明する。
【００２０】
伝送信号受信部１０６−１〜Ｎは伝送路２０４−１〜Ｎを介して受信した各ＳＤＨ／ＯＴＮ信号のオーバーヘッドを終端し、収容されている各パス信号を抽出し、クロスコネクト部１０７に送信する。
【００２１】
クロスコネクト部１０７は伝送信号受信部１０６−１〜Ｎから受信したパス信号を、パス終端部１０８−１〜Ｍのそれぞれが受信できるようにタイムスロット入れ替えなどを行い、該当するパス終端部１０８−１〜Ｍにパス信号を送信する。
【００２２】
パス終端部１０８−１〜Ｍは、クロスコネクト部１０７から受信した各パス信号の、ＶＣＡＴ方式による情報を含んだオーバーヘッドを終端する。そして、パス終端部１０８−１〜Ｍは、ＶＣＡＴを構成する各パスのデータと共に、各パスのマルチフレーム情報とＳＱ値をデマッピング処理部１０９に送信する。
【００２３】
デマッピング処理部１０９は、パス終端部１０８−１〜Ｍから受信した各パスのマルチフレーム情報およびＳＱ値より、バイトデータをマッピングしたときの位相とマッピング順番を再生することで正常なバイトデータを復元し、クライアント信号送信部１１０に送信する。
【００２４】
ここで、デマッピング処理部１０９における処理について図５を用いて説明する。
【００２５】
図５は、図２に示した一般的な伝送装置にけるデマッピング処理部１０９の構成を示すブロック図である。
【００２６】
図２のパス終端部１０８−１〜Ｍからのパス信号４０１−１〜Ｍは、ＶＣＡＴ情報検出部３０１−１〜Ｍおよび書き込み制御部３０２−１〜Ｍに入力する。
【００２７】
ＶＣＡＴ情報検出部３０１−１〜Ｍは、入力するパス信号４０１−１〜Ｍからマルチフレーム情報とＳＱ値を抽出し、位相差検出部３０６に出力する。
【００２８】
書き込み制御部３０２−１〜Ｍは、入力するパス信号４０１−１〜ＭをＶＣＡＴメモリ部３０３−１〜Ｍに書き込む処理を行う。データの書込みを行うアドレスは直前にデータを書込みを行ったアドレスの次アドレスである。直前にデータを書き込んだアドレスがメモリの最終アドレスである場合、次のデータはメモリ先頭のアドレスに書き込むというように、ＶＣＡＴメモリ部３０３−１〜Ｍはリングメモリとして用いられる。
【００２９】
位相差検出部３０６は、ＶＣＡＴ情報検出部３０１−１〜Ｍより受信した各パスのマルチフレーム情報を参照し、最も遅延の大きいパス、つまりマルチフレーム情報の値が最も小さいパスの位相を基準位相とし、基準位相からの各パスの位相差を求め、その位相差を示す位相差情報を制御部３０４−１〜Ｍに出力する。また、ＶＣＡＴ情報検出部３０１−１〜Ｍより受信した各パスのＳＱ値を並べ替え処理部３０５に出力する。
【００３０】
読み出し制御部３０４−１〜Ｍは、位相差検出部３０６からの位相差情報に基づき、パス間の位相関係が再生されるように各パスの読み出しアドレスを決定し、ＶＣＡＴメモリ３０３−１〜Ｍに格納されているパス信号データを読み出し、並べ替え処理部３０５に出力する。
【００３１】
並べ替え処理部３０５は、位相差検出部３０６より受信した各パスのＳＱ値より、クライアント信号データをマッピングしたときの元の順番を検出し、元の順番で各パスのデータを多重し、各パスのデータを多重することで得られたデータをクライアント信号４０２として出力する。
【００３２】
読み出し制御部３０４−１〜Ｍにて、位相差情報からＶＣＡＴメモリ３０３−１〜Ｍの読み出しアドレスを決定する動作について、図６を例として説明する。図６は、ＶＣＡＴメモリ３０３−１〜Ｍのリングメモリの書き込みと読み出しの様子を示す図である。図６には、マルチフレームを構成する２つのパス＃１、＃２の書き込みと読み出しの様子が示されている。
【００３３】
パス＃１、パス＃２のＶＣＡＴメモリはそれぞれリングメモリを構成し、各パスの書き込みアドレスは同じである。この例では、パス＃２の方が遅延が大きく、その結果としてデマッピング処理部１０９へのデータの到着が遅いものとする。
【００３４】
遅延の大きい方のパス＃２はパス＃１と位相を合わせるための更なる遅延は不要なので、書き込みアドレスに対して、回路を構成する上で必要な固定のレイテンシ分だけ遅れたアドレスで読み出しが行われる。
【００３５】
一方、パス＃１における書き込みアドレスに対する読み出しアドレスの遅れは、固定のレイテンシにパス＃１とパス＃２の位相差を加えた値となる。
【００３６】
なお、この例では説明を簡単にするために、ＶＣＡＴを構成するパス数を２としているが、パス数が増加しても動作は同様である。最も遅延の大きいパスに位相を合わせるように他の各パスの読み出しアドレスを遅らせることになる。
【００３７】
なお、パス間で許容される位相差はスペックで規定されており、ＶＣＡＴメモリはスペックで規定された最大の位相差まで位相差をキャンセルできるだけのメモリ容量を持っている。
【００３８】
図２の説明に戻る。
【００３９】
クライアント信号送信部１１０は、デマッピング処理部１０９から受信したバイトデータに、クライアント信号に関する制御情報などを付与することでクライアント信号を生成し、クライアント伝送路２０２を介して送信する。
【００４０】
なお、ＶＣＡＴ方式によりクライアントデータを伝送するにも、ＳＤＨ／ＯＴＮネットワークで各パス間に生じた位相差を、ＶＣＡＴメモリを用いてキャンセルする必要がある。
【先行技術文献】
【特許文献】
【００４１】
【特許文献１】特開２００３−３２４４０４号公報
【特許文献２】特開２００３−３３３００７号公報
【特許文献３】特開２００４−０８０５５６号公報
【特許文献４】特開２００６−１０５６１６号公報
【発明の概要】
【発明が解決しようとする課題】
【００４２】
上述のように、パス間で許容される位相差はスペックとして規定されており、ＶＣＡＴメモリにはスペックで規定された最大の位相差までをキャンセルできるだけのメモリ容量の物理メモリが必要である。
【００４３】
しかしながら、実際のパス間の位相差は、スペックで規定された最大の位相差にまでならない場合が多い。それにも関らず最大の位相差をキャンセルできるだけの物理メモリが常時稼働している。そのため電力が無駄に消費されていた。
【００４４】
本発明の目的は、複数のパスに生じる位相差をキャンセルするためのメモリで消費される電力を低減するための技術を提供することである。
【課題を解決するための手段】
【００４５】
上記目的を達成するために、本発明の伝送装置は、位相差が生じうる複数のパスで信号を伝送する伝送装置であって、
受信された前記複数のパスの信号から、パス間の位相差を検出する位相差検出部と、
複数の物理メモリの一部あるいは全てにより、前記パス毎に、所定の基準位相との位相差を吸収できるだけのメモリ容量の論理的なリングメモリを構成するメモリ部と、
受信された前記複数のパスの信号のデータを、前記メモリ部に構成されたパス毎のリングメモリに書き込む書き込み制御部と、
前記パス毎のリングメモリの、前記パス毎の位相差に応じた読み出しアドレスからデータを読み出す読み出し制御部と、を有している。
【００４６】
本発明の位相調整方法は、位相差が生じうる複数のパスで信号を伝送する伝送装置における位相調整方法であって、
受信された前記複数のパスの信号から、パス間の位相差を検出し、
複数の物理メモリの一部あるいは全てにより、前記パス毎に、所定の基準位相との位相差を吸収できるだけのメモリ容量の論理的なリングメモリを構成し、
受信された前記複数のパスの信号のデータを、前記パス毎のリングメモリに書き込み、
前記パス毎のリングメモリの、前記パス毎の位相差に応じた読み出しアドレスからデータを読み出すものである。
【発明の効果】
【００４７】
本発明によれば、位相差が生じうる複数のパスで信号を伝送する際に、複数のパス間の位相差をキャンセルするためのメモリで消費される電力を低減するための技術を提供する。
【図面の簡単な説明】
【００４８】
【図１】伝送ネットワークを介してクライアント信号を伝送する一般的な通信システムの構成の一例を示す図である。
【図２】一般的な伝送装置の構成の一例を示す図ブロックである。
【図３】ＰＯＨに付加される情報を示す図である。
【図４】ＶＣＯＨに付加される情報を示す図である。
【図５】図２に示した一般的な伝送装置にけるデマッピング処理部１０９の構成を示すブロック図である。
【図６】ＶＣＡＴメモリ３０３−１〜Ｍのリングメモリの書き込みと読み出しの様子を示す図である。
【図７】本発明の基本的な実施形態による通信システムの構成を示すブロック図である。
【図８】本実施形態による伝送装置の機能的な概略構成を示すブロック図である。
【図９】第１の実施例におけるデマッピング処理部１０９の構成を示すブロック図である。
【図１０】位相差検出部３１０が、あるパスのＶＣＡＴメモリの最終アドレスを決定する動作の一例を説明するための図である。
【図１１】位相差検出部３１０にＶＣＡＴメモリ部３０８−１〜Ｍ−１〜Ｐにおいて、各パスのＶＣＡＴメモリがどの物理メモリで構成されているかの一例を示す図である。
【図１２】第２の実施例におけるデマッピング処理部１０９の構成を示すブロック図である。
【図１３】位相差検出部３１０にＶＣＡＴメモリ部３０８−１〜Ｍ−１〜Ｐにおいて、各パスのＶＣＡＴメモリがどの物理メモリで構成されているかの一例を示す図である。
【発明を実施するための形態】
【００４９】
本発明を実施するための形態について図面を参照して詳細に説明する。
【００５０】
図７は、本発明の基本的な実施形態による通信システムの構成を示すブロック図である。図７を参照すると、本実施形態の通信システムは、クライアント装置２間のクライアント信号を、複数の伝送装置１で構成される伝送ネットワークで伝送する構成である。
【００５１】
伝送装置１は、一例として、ＩＴＵ−Ｔ勧告Ｇ．７０７あるいはＧ．７０９などで規定されるＳＤＨ方式あるいはＯＴＮ方式で信号を伝送する伝送装置である。クライアント信号は、一例として、Ｅｔｈｅｒｎｅｔ（登録商標）信号、Ｆｉｂｅｒ  ｃｈａｎｎｅｌ信号、ＳＤＨ信号やＯＴＮ信号などである。
【００５２】
伝送装置１間は複数の伝送路で接続されており、伝送装置１間の信号は、バーチャルコンカチネーションで論理的に連結された各伝送路上のパスに分割して伝送される。
【００５３】
各伝送路上のパスの信号同士で位相差が生じうるので、伝送装置は、各パスの信号から元の信号を復元するときにパス間の位相差を調整する。
【００５４】
図８は、本実施形態による伝送装置の機能的な概略構成を示すブロック図である。伝送装置１は、クライアント信号を複数のパスの信号にマッピングして送信する送信側機能と、複数のパスで受信した信号をデマッピングして元の信号を復元する受信側機能を有するが、図８では、受信側機能に関する構成のみが示されている。
【００５５】
図８を参照すると、伝送装置１は書き込み制御部１１、メモリ部１２、読み出し制御部１３、および位相差検出部１４を有している。
【００５６】
位相差検出部１４は、受信された複数のパスの信号から、パス間の位相差を検出する。
【００５７】
メモリ部１２は、複数の物理メモリの一部あるいは全てにより、パス毎に、基準位相との位相差を吸収できるだけのメモリ容量の論理的なリングメモリを構成する。
【００５８】
書き込み制御部１１は、受信された複数のパスの信号のデータを、メモリ部に構成されたパス毎のリングメモリに書き込む。
【００５９】
読み出し制御部１３は、パス毎のリングメモリの、パス毎の位相差に応じた読み出しアドレスからデータを読み出す。
【００６０】
その際、読み出し制御部１３は、複数のパスのうち遅延が最大のパスに、他のパスの位相を合わせるように、パス毎の読み出しアドレスを決めればよい。メモリ部１２は、書き込み制御部１１がデータを書き込む書き込みアドレスが、読み出し制御部１３がデータを未だ読みだしていないアドレスにならないだけのメモリ容量でリングメモリを構成すればよい。
【００６１】
以上説明したように、本実施形態によれば、メモリ部１２が複数の物理メモリを備え、その中から適宜用いて、パス間の位相差を吸収できるだけのメモリ容量のリングメモリを構成する。そのため、複数の物理メモリのうち必要な分だけを動作させることにより、メモリで消費される電力が低減される。
【００６２】
本実施形態では発明を実施するための基本的構成のみについて説明した。以下では、より具体的な実施例について説明する。
【００６３】
（第１の実施例）
上述したように、図１に、伝送ネットワークを介してクライアント信号を伝送する一般的な通信システムの構成が示されており、第１の実施例の通信システムも図１と同様の構成である。
【００６４】
伝送ネットワークは、伝送装置１−１、１−２を含む複数の伝送装置により構成され、伝送装置間で信号を伝送するネットワークである。伝送装置１−１、１−２は、ＩＴＵ−Ｔ勧告Ｇ．７０７あるいはＧ．７０９などで規定されるＳＤＨ方式あるいはＯＴＮ方式で信号を伝送する伝送装置である。
【００６５】
クライアントネットワークはクライアント装置を含み、クライアント信号を伝送するネットワークである。クライアントネットワークにて伝送されるクライアント信号は、Ｅｔｈｅｒｎｅｔ（登録商標）信号、Ｆｉｂｅｒ  ｃｈａｎｎｅｌ信号、ＳＤＨ信号やＯＴＮ信号などである。クライアントネットワークは、クライアント装置２−１あるいは２−２からクライアント伝送路３−１あるいは３−２を介して、伝送ネットワークの伝送装置１−１あるいは１−２に接続される。
【００６６】
伝送装置１−１はクライアント伝送路３−１を介して受信したクライアント信号をＳＤＨ／ＯＴＮ信号にマッピングし、伝送路４−１−１〜４−１−Ｎ（Ｎ：任意の正整数）を介して伝送ネットワークに送信する。伝送装置１−２は伝送路４−２−１〜４−２−Ｎ（Ｎ：任意の正整数）を介して伝送ネットワークより受信した伝送信号からクライアント信号をデマッピングし、クライアント伝送路３−２を介してクライアント装置２−２に送信する。
【００６７】
なお、クライアント信号およびＳＤＨ／ＯＴＮ信号は上述の方向とは逆方向にも流れるが、同様であるため、ここでは説明を省略する。
【００６８】
上述したように図２に一般的な伝送装置の構成が示されており、第１の実施例の伝送装置も基本的には図２に示した構成を有している。ただし、本実施例の伝送装置は、デマッピング処理部１０９は特有の構成を有し、特有の動作を行う。
【００６９】
図２におけるクライアント伝送路２０１、２０２は、図１におけるクライアント伝送路３−１、３−２に対応する。また、図２における伝送路２０３−１〜Ｎ、２０４−１〜Ｎは、図１における伝送路４−１−１〜Ｎ、４−２−１〜Ｎに対応する。
【００７０】
はじめに、図２において伝送装置がクライアント伝送路２０１を介して受信したクライアント信号をＳＤＨ／ＯＴＮ信号へマッピングし、伝送路２０３−１〜Ｎを介してＳＤＨ／ＯＴＮ信号を送信するまでの動作について説明する。
【００７１】
クライアント伝送路２０１を介して受信したクライアント信号はクライアント信号受信部１０１に入力する。
【００７２】
クライアント信号受信部１０１は受信したクライアント信号を適切に終端することにより、ＳＤＨ／ＯＴＮ信号にマッピングするためのバイトデータを抽出し、マッピング処理部１０２に送信する。
【００７３】
マッピング処理部１０２は、ＩＴＵ−Ｔ勧告Ｇ．７０７およびＧ．７０９にて規定されるＶＣＡＴ方式にて受信したバイトデータを、ＳＤＨ／ＯＴＮ信号に格納されるＶＣやＯＰＵなどへマッピングする。マッピング処理部１０２の出力がＶＣやＯＰＵの各パスのデータ部分となる。
【００７４】
パス生成部１０３−１〜Ｍ（Ｍ：任意の正整数）は、マッピング処理部１０２からのＶＣやＯＤＵの各パスのデータ部分に、ＶＣＡＴ方式による情報を含むオーバーヘッド情報を付加する。ＳＤＨのＶＣの場合、ＶＣＡＴ方式に関する情報としては、図３に示す情報がＰａｔｈ  ｏｖｅｒｈｅａｄ（ＰＯＨ）に付加される。具体的には、マルチフレームの各フレームに図３に示すような各Ｈ４バイトの情報が付加される。ＯＴＮのＯＰＵの場合、ＶＣＡＴ方式に関する情報として、図４に示す情報がＶｉｒｔｕａｌ  ｃｏｎｃａｔｅｎａｔｉｏｎ  ｏｖｅｒｈｅａｄ（ＶＣＯＨ）に付加される。具体的には、マルチフレームの各フレームに図４に示すようなＶＣＯＨ１〜ＶＣＯＨ３の情報が付加される。
【００７５】
ＳＤＨとＯＴＮのどちらもＶＣＡＴを構成するパス群が異なる伝送路に格納され、異なる経路で伝送される。そのため、ＳＤＨのＶＣとＯＴＮのＯＰＵのどちらの場合でも、各パスが異なる経路で伝送されることで生じる各パス間の位相差に関係なくデータのマッピングおよびデマッピングを行うために、各パスに位相情報が格納される。位相情報は、１ｓｔ  Ｍｕｌｔｉｆｒａｍｅ  ＩｎｄｉｃａｔｏｒまたはＭＦＩ１と、２ｎｄ  Ｍｕｌｔｉｆｒａｍｅ  ＩｎｄｉｃａｔｏｒまたはＭＦＩ２から構成されるマルチフレーム情報である。ＶＣの場合は４，０９６マルチフレームを構成することができ、ＯＰＵの場合は１６，７７７，２１６マルチフレームを構成することができる。
【００７６】
また、各パスへのバイトデータのマッピング順番を示すＳＱ値が各パス個別に付与される。
【００７７】
マッピングにおいて各パスに同一のマルチフレーム情報、およびパス固有のＳＱ値を付与しておくことで、デマッピングにおいて、各パスのデータをマッピング時の位相およびマッピング順番に戻し、マッピングされているバイトデータを正常に復元することが可能となる。
【００７８】
パス生成部１０３−１〜Ｍでオーバーヘッド情報の付加された各パス信号はクロスコネクト部１０４に送信される。
【００７９】
クロスコネクト部１０４はパス生成部１０３−１〜Ｍから受信したパス信号を、ＳＤＨ／ＯＴＮ信号に収容すべくタイムスロット入れ替えなどを行い、該当する伝送信号送信部１０５−１〜Ｎにパス信号を送信する。
【００８０】
伝送信号送信部１０５−１〜Ｎはクロスコネクト部１０４から受信した各パスにフレーム同期パタンなどのオーバーヘッドを付加することで、ＳＴＭやＯＴＵなどといったＳＤＨ／ＯＴＮ信号を生成し、伝送路２０３−１〜Ｎに送信する。
【００８１】
次は逆方向の信号伝送について、伝送路２０４−１〜Ｎを介して受信したＳＤＨ／ＯＴＮ信号からデマッピングを行うことでクライアント信号を抽出し、クライアント伝送路２０２を介してクライアント信号を送信するまでの動作を説明する。
【００８２】
伝送信号受信部１０６−１〜Ｎは伝送路２０４−１〜Ｎを介して受信した各ＳＤＨ／ＯＴＮ信号のオーバーヘッドを終端し、収容されている各パス信号を抽出し、クロスコネクト部１０７に送信する。
【００８３】
クロスコネクト部１０７は伝送信号受信部１０６−１〜Ｎから受信したパス信号を、パス終端部１０８−１〜Ｍのそれぞれが受信できるようにタイムスロット入れ替えなどを行い、該当するパス終端部１０８−１〜Ｍにパス信号を送信する。
【００８４】
パス終端部１０８−１〜Ｍは、クロスコネクト部１０７から受信した各パス信号の、ＶＣＡＴ方式による情報を含んだオーバーヘッドを終端する。そして、パス終端部１０８−１〜Ｍは、ＶＣＡＴを構成する各パスのデータと共に、各パスのマルチフレーム情報とＳＱ値をデマッピング処理部１０９に送信する。
【００８５】
デマッピング処理部１０９は、パス終端部１０８−１〜Ｍから受信した各パスのマルチフレーム情報およびＳＱ値より、バイトデータをマッピングしたときの位相とマッピング順番を再生することで正常なバイトデータを復元し、クライアント信号送信部１１０に送信する。
【００８６】
ここで、本実施例に特有のデマッピング処理部１０９における処理について図９を用いて説明する。
【００８７】
図９は、第１の実施例におけるデマッピング処理部１０９の構成を示すブロック図である。
【００８８】
図２のパス終端部１０８−１〜Ｍからのパス信号４０１−１〜Ｍは、ＶＣＡＴ情報検出部３０１−１〜Ｍおよび書き込み制御部３０２−１〜Ｍに入力する。
【００８９】
ＶＣＡＴ情報検出部３０１−１〜Ｍは、入力するパス信号４０１−１〜Ｍからマルチフレーム情報とＳＱ値を抽出し、位相差検出部３１０に出力する。
【００９０】
書き込み制御部３０７−１〜Ｍは、入力するパス信号４０１−１〜ＭをＶＣＡＴメモリ部３０８−１〜Ｍ−１〜Ｐに書き込む処理を行う。データの書込みを行うアドレスは直前にデータを書込みを行ったアドレスの次アドレスである。直前にデータを書き込んだアドレスがメモリの最終アドレスである場合、次のデータはメモリ先頭のアドレスに書き込むというように、ＶＣＡＴメモリ部３０８−１〜Ｍ−１〜Ｐはパス毎のリングメモリとして用いられる。ここでいう最終アドレスは、位相差検出部３１０から通知された最終アドレス情報に示されたものである。
【００９１】
位相差検出部３１０は、ＶＣＡＴ情報検出部３０１−１〜Ｍより受信した各パスのマルチフレーム情報を参照し、最も遅延の大きいパス、つまりマルチフレーム情報の値が最も小さいパスの位相を基準位相とし、基準位相からの各パスの位相差を求め、その位相差を示す位相差情報を制御部３０４−１〜Ｍに出力する。
【００９２】
また、位相差検出部３１０は、各パスの位相差情報と、各パスのＶＣＡＴメモリ部３０８−１〜Ｍ−１〜Ｐがどの物理メモリに割り当てられているかの情報に基づいて、各パスのＶＣＡＴメモリ部３０８−１〜Ｍ−１〜Ｐの最終アドレスを決定し、書き込み制御部３０７−１〜Ｍと読み出し制御部３０９−１〜Ｍに最終アドレス情報として通知する。
【００９３】
位相差検出部３１０が最終アドレスを決定する処理を行うと、使用されていない物理メモリが決定される。位相差検出部３１０は、各物理メモリについて使用されているか未使用かを示す使用・未使用情報をメモリ電源制御部３１１に出力する。
【００９４】
また、位相差検出部３１０は、ＶＣＡＴ情報検出部３０１−１〜Ｍより受信した各パスのＳＱ値を並べ替え処理部３０５に出力する。
【００９５】
読み出し制御部３０９−１〜Ｍは、位相差検出部３１０からの位相差情報と最終アドレス情報に基づき、パス間の位相関係が再生されるように各パスの読み出しアドレスを決定し、ＶＣＡＴメモリ３０８−１〜Ｍ−１〜Ｐに格納されているパス信号データを読み出し、並べ替え処理部３０５に出力する。
【００９６】
最も遅延の大きいパスは他のパスと位相を合わせるための更なる遅延が不要なので、書き込みアドレスに対して、回路を構成する上で必要な固定レイテンシ分だけ遅れたアドレスが読み出しアドレスとなる。他のパスは最も遅延の大きいパスと位相を合わせるために、固定レイテンシ分に最も遅延の大きいパスとの位相差を加えた分だけ、書き込みアドレスに対して遅れたアドレスが読み出しアドレスとなる。
【００９７】
並べ替え処理部３０５は、位相差検出部３１０より受信した各パスのＳＱ値より、クライアント信号データをマッピングしたときの元の順番を検出し、元の順番で各パスのデータを多重し、各パスのデータを多重することで得られたデータをクライアント信号４０２として出力する。
【００９８】
メモリ電源制御部３１１は、位相差検出部３１０からの物理メモリの使用・未使用情報に基づき、未使用の物理メモリへの電源供給を遮断する。
【００９９】
図１０は、位相差検出部３１０が、あるパスのＶＣＡＴメモリの最終アドレスを決定する動作の一例を説明するための図である。
【０１００】
図１０の左の図は、伝送装置に実装されている物理メモリを全て使用した場合のＶＣＡＴメモリを示している。右の図は実装されている物理メモリうちの半分の物理メモリを使用した場合のＶＣＡＴメモリを示している。
【０１０１】
ここでは、１つのＶＣＡＴメモリが、同じ容量の２つの物理メモリで構成されているものとして説明する。
【０１０２】
位相差検出部３１０は、該当パスの位相差情報から求められる書き込みアドレスと読み出しアドレスの間にあるデータ、つまり有効なデータが格納される領域が、ＶＣＡＴメモリ全体の物理メモリ量の半分に達していない場合、最終アドレスを半分の値として、２つの物理メモリのうちの１つだけを使用してリングメモリを構成する。
【０１０３】
これにより、右の図のように、最終アドレスを物理メモリの半分の値として、右側半円部分のみをデータ格納に使用する構成となる。また、左側半円部分に相当する物理メモリは未使用であるため、その物理メモリへの電源の供給を遮断することが可能である。メモリ電源制御部３１１は未使用メモリへの電源供給を遮断する。
【０１０４】
図１１は、位相差検出部３１０にＶＣＡＴメモリ部３０８−１〜Ｍ−１〜Ｐにおいて、各パスのＶＣＡＴメモリ（リングメモリ）がどの物理メモリで構成されているかの一例を示す図である。
【０１０５】
例えば、パス番号＝１のパスのＶＣＡＴメモリは、パス番号＝２と同じ物理メモリに割り当てられており、また、前半の物理メモリ番号＝１と後半の物理メモリ番号＝２の２つの物理メモリにより構成されている。
【０１０６】
前半の物理メモリとは図１０の右の図における右半分の部分、つまりアドレスが若番の物理メモリを示しており、後半の物理メモリは図１０の右の図における左半分の部分、つまり老番の物理メモリを示している。図１０の右の図のような場合は、物理メモリ番号＝１の物理メモリのみを稼動させ、物理メモリ番号＝２の物理メモリへの電源供給が遮断される。
【０１０７】
図２の説明に戻る。
【０１０８】
クライアント信号送信部１１０は、デマッピング処理部１０９から受信したバイトデータに、クライアント信号に関する制御情報などを付与することでクライアント信号を生成し、クライアント伝送路２０２を介して送信する。
【０１０９】
以上、本実施例のように、ＶＣＡＴ方式においてパス間の位相差をキャンセルするために用いるメモリを複数の物理メモリに分割し、必要な分の物理メモリだけを使用してＶＣＡＴメモリを構成するように最終アドレスを管理することで、未使用の物理メモリを停止させ、消費電力を低減することができる。
【０１１０】
なお、ＶＣＡＴ方式によりクライアントデータを伝送するにも、ＳＤＨ／ＯＴＮネットワークで各パス間に生じた位相差を、ＶＣＡＴメモリを用いてキャンセルする必要がある。
【０１１１】
（第２の実施例）
第２の実施例による伝送装置も、第１の実施例と同様、基本的に図２に示した構成を有している。第２の実施例による伝送装置と第１の実施例による伝送装置との相違は、デマッピング処理部１０９の構成および動作である。
【０１１２】
図１２は、第２の実施例におけるデマッピング処理部１０９の構成を示すブロック図である。図１２を参照すると、第２の実施例のデマッピング処理部１０９は、図９に示した第１の実施例のデマッピング処理部１０９と位相差検出部３１２が異なり、また新たに入れ替え処理部３１３が追加されている。ここでは第２の実施例に特有の部分を中心に説明する。
【０１１３】
位相差検出部３１２は、ＶＣＡＴ情報検出部３０１−１〜Ｍより受信した各パスのマルチフレーム情報を参照し、最も遅延の大きいパス、つまりマルチフレーム情報の値が最も小さいパスの位相を基準位相とし、基準位相からの各パスの位相差を求め、その位相差を示す位相差情報を読み出し制御部３０９−１〜Ｍに出力する。
【０１１４】
また、位相差検出部３１２は、各パスの位相差情報と、各パスのＶＣＡＴメモリ部３０８−１〜Ｍ−１〜Ｐがどの物理メモリに割り当てられているかの情報に基づいて、各パスのＶＣＡＴメモリ部３０８−１〜Ｍ−１〜Ｐの最終アドレスを決定する。
【０１１５】
また、位相差検出部３１２は、これら各パスの最終アドレス情報と、図１３に示したような各パスのＶＣＡＴメモリがどの物理メモリに割り当てられているかの情報に基づいて、使用されていない物理メモリを決定する。更に、位相差検出部３１２は、各パスのＶＣＡＴメモリの物理メモリへの割り当てを変えることで、未使用となる物理メモリを増やすことができるか否かを判定する。
【０１１６】
メモリの割り当て変更により未使用となる物理メモリを増加できる場合、位相差検出部３１２は、メモリの割り当てを変更したパス信号４０１−１〜Ｍと書き込み制御部３０７−１〜Ｍの対応付けを示す、パス割り当て情報を入れ替え処理部３１３に出力する。入れ替え処理部３１３は、位相差検出部３１２からのパス割り当て情報に基づいてパス信号４０１−１〜Ｍを入れ替えて書き込み制御部３０７−１〜Ｍに出力する。このように書き込み側では入れ替え処理部３１３でのパス信号４０１−１〜Ｍの入れ替えが行われる。
【０１１７】
一方、読み出し側では、位相差検出部３１２がＶＣＡＴ情報検出部３０１−１〜Ｍより受信した各パスのＳＱ値を並べ替え処理部３０５に出力するときに、書き込み側で入れ替えたパス信号４０１−１〜Ｍが元に戻るようにＳＱ値を入れ替えて出力する。これにより、並べ替え処理部３０５がクライアント信号４０２を正しく復元できるようになる。
【０１１８】
また、位相差検出部３１２は、書き込み制御部３０７−１〜Ｍに出力する最終アドレス情報と、読み出し制御部３０９−１〜Ｍに出力する最終アドレス情報および位相差情報とについてもパス信号４０１−１〜Ｍの入れ替えに対応したものとする。
【０１１９】
本実施例によれば、ＶＣＡＴ方式の信号伝送におけるパス間の位相差をキャンセルするためのリングメモリを複数の物理メモリで構成し、更にパス信号を入れ替えると共にリングメモリの最終アドレスを適切に管理することで未使用の物理メモリをできるだけ増やすことにより、消費電力の更なる節減を実現することができる。
【０１２０】
以上、本発明の実施形態について述べてきたが、本発明は、これらの実施形態だけに限定されるものではなく、本発明の技術思想の範囲内において、これらの実施形態を組み合わせて使用したり、一部の構成を変更したりしてもよい。
【符号の説明】
【０１２１】
１  伝送装置
１０１  クライアント信号受信部
１０２  マッピング処理部
１０３  パス生成部
１０４  クロスコネクト部
１０５  伝送信号送信部
１０６  伝送信号受信部
１０７  クロスコネクト部
１０８  パス終端部
１０９  デマッピング処理部
１１  書き込み制御部
１１０  クライアント信号送信部
１２  メモリ部
１３  制御部
１４  位相差検出部
２  クライアント装置
２０１  クライアント伝送路
２０２  クライアント伝送路
２０３  伝送路
２０４  伝送路
３  クライアント伝送路
３０１  ＶＣＡＴ情報検出部
３０２、３０７  書き込み制御部
３０３、３０８  ＶＣＡＴメモリ部
３０４、３０９  読み出し制御部
３０５  並べ替え処理部
３０６、３１０  位相差検出部
３１１  メモリ電源制御部
３１２  位相差検出部
３１３  入れ替え処理部
４  伝送路
４０１  パス信号
４０２  クライアント信号
【図１】
2012029051.tif 000003
【図２】
2012029051.tif 000004
【図３】
2012029051.tif 000005
【図４】
2012029051.tif 000006
【図５】
2012029051.tif 000007
【図６】
2012029051.tif 000008
【図７】
2012029051.tif 000009
【図８】
2012029051.tif 000010
【図９】
2012029051.tif 000011
【図１０】
2012029051.tif 000012
【図１１】
2012029051.tif 000013
【図１２】
2012029051.tif 000014
【図１３】
2012029051.tif 000015