(57)【要約】【課題】入力信号と基準信号との間の相対的な変化率が小さい場合でも、所望の時間精度を持つ判定信号を得る。【解決手段】重畳信号生成回路６は、積分電圧Ｖint0または基準電圧Ｖrefに加わるノイズの振幅より大きい振幅を有する微分波形の付加信号を等間隔で周期的に繰り返す重畳電圧Ｖaddを生成する。加算回路７は、積分電圧Ｖint0に重畳電圧Ｖaddを加算し、コンパレータ８は、重畳電圧Ｖaddが加算された後の積分電圧Ｖint1と基準電圧Ｖrefとを比較して判定信号Ｓｄを出力する。【選択図】図１
2012028907.tif 000002
【特許請求の範囲】
【請求項１】
入力信号と基準信号の電圧を比較して判定信号を出力する電圧比較器であって、
前記入力信号または基準信号に加わるノイズの振幅より大きい振幅を有するパルス状の付加信号が等間隔または不等間隔で周期的に繰り返される重畳信号を生成する重畳信号生成回路と、
前記付加信号により前記入力信号と前記基準信号との電圧差が縮まるように前記入力信号または前記基準信号に前記重畳信号を加算する加算回路と、
この加算回路により前記重畳信号が加算された状態で前記入力信号と前記基準信号の電圧を比較して前記判定信号を出力するコンパレータとを備えていることを特徴とする電圧比較器。
【請求項２】
前記入力信号と前記基準信号との相対的な電圧変化率をＡｒ［Ｖ／ｓｅｃ］、前記付加信号の振幅と周期をそれぞれＶsup［Ｖ］とＴsup［ｓｅｃ］、前記入力信号に加わるノイズの振幅をＶnoise［Ｖ］とすれば、前記付加信号の振幅と周期は、Ｖsup＞Ａｒ・Ｔsup＋Ｖnoiseの関係が成立するように設定されていることを特徴とする請求項１記載の電圧比較器。
【請求項３】
前記付加信号の振幅に等しい電圧だけ前記基準信号の電圧レベルを前記入力信号から遠ざける向きにシフトするレベルシフト回路を備えていることを特徴とする請求項１または２記載の電圧比較器。
【請求項４】
前記重畳信号は、正の向きの付加信号と負の向きの付加信号とを有していることを特徴とする請求項１ないし３の何れかに記載の電圧比較器。
【請求項５】
前記重畳信号は、直流分を有していないことを特徴とする請求項４記載の電圧比較器。
【請求項６】
前記重畳信号生成回路は、方形波電圧を入力とする微分回路により構成されていることを特徴とする請求項５記載の電圧比較器。
【請求項７】
前記付加信号は、前記入力信号または基準信号に加わるノイズの幅より狭い幅を有していることを特徴とする請求項１ないし６の何れかに記載の電圧比較器。
【請求項８】
前記コンパレータは、前記付加信号の振幅よりも大きいヒステリシス幅を持つヒステリシス特性を有していることを特徴とする請求項１ないし７の何れかに記載の電圧比較器。
【請求項９】
前記加算回路は、前記入力信号または前記基準信号への前記重畳信号の加算／非加算を切り替え可能に構成されていることを特徴とする請求項１ないし８の何れかに記載の電圧比較器。
【請求項１０】
入力信号と基準信号を比較して判定信号を得る信号比較方法であって、
前記入力信号または基準信号に加わるノイズの振幅より大きい振幅を有するパルス状の付加信号が等間隔または不等間隔で周期的に繰り返される重畳信号を生成するとともに、前記付加信号により前記入力信号と前記基準信号との差が縮まるように前記入力信号または前記基準信号に前記重畳信号を加算し、この加算処理を行った後の前記入力信号と前記基準信号を比較して前記判定信号を得ることを特徴とする信号比較方法。
【請求項１１】
前記入力信号と前記基準信号との相対的な変化率をＡｒ、前記付加信号の振幅と周期をそれぞれＶsupとＴsup、前記入力信号に加わるノイズの振幅をＶnoiseとすれば、前記付加信号の振幅と周期は、Ｖsup＞Ａｒ・Ｔsup＋Ｖnoiseの関係が成立するように設定されていることを特徴とする請求項１０記載の信号比較方法。
【請求項１２】
前記比較処理に先だって、前記付加信号の振幅だけ前記基準信号のレベルを前記入力信号から遠ざける向きにシフトすることを特徴とする請求項１０または１１記載の信号比較方法。
【請求項１３】
前記重畳信号は、正の向きの付加信号と負の向きの付加信号とを有していることを特徴とする請求項１０ないし１２の何れかに記載の信号比較方法。
【請求項１４】
前記付加信号は、前記入力信号または基準信号に加わるノイズの幅より狭い幅を有していることを特徴とする請求項１０ないし１３の何れかに記載の信号比較方法。
【請求項１５】
前記比較処理は、前記付加信号の振幅よりも大きいヒステリシス幅を持つヒステリシス特性の下で行われることを特徴とする請求項１０ないし１４の何れかに記載の信号比較方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号と基準信号とを比較する電圧比較器および信号比較方法に関する。
【背景技術】
【０００２】
オペアンプとコンデンサとからなる積分器および当該オペアンプの出力電圧（積分電圧）と基準電圧とを比較するコンパレータを備え、コンパレータから出力される判定信号が反転するごとにコンデンサを放電しまたはオペアンプへの入力電圧を切り替えて鋸波または三角波を作る波形生成回路が用いられている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１０−０３８９８７号公報（図２）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
生成される鋸波や三角波の周期が短ければ、積分電圧の変化率が大きくなり、積分電圧が基準電圧に等しくなる時点前後において両電圧が接近している時間が短くなる。これに対し、生成される鋸波や三角波の周期が長ければ、積分電圧の変化率が小さくなり、積分電圧が基準電圧に等しくなる時点前後において両電圧が接近している時間が長くなる。その結果、ＩＣ内部のクロック信号に起因する内部的なノイズ、電源変動によるノイズ、またはワイヤハーネスを通してＩＣ外部から侵入する外部的なノイズがあると、そのノイズの重畳タイミングによってコンパレータの反転タイミングが大きく変化し、判定信号の時間精度が悪化する。この現象は、積分電圧と基準電圧との間の相対的な変化率が小さいほど顕著になる。
【０００５】
本発明は上記事情に鑑みてなされたもので、その目的は、入力信号と基準信号との間の相対的な変化率が小さい場合でも、所望の時間精度を持つ判定信号を得ることができる電圧比較器および信号比較方法を提供することにある。
【課題を解決するための手段】
【０００６】
請求項１に記載した手段によれば、重畳信号生成回路は、入力信号または基準信号に加わるノイズの振幅より大きい振幅を有するパルス状の付加信号が等間隔または不等間隔で周期的に繰り返される重畳信号を生成する。付加信号は、パルス状であれば矩形波、三角波、鋸波、サイン波、微分波など種々の波形でよい。加算回路は、付加信号を加えることで入力信号と基準信号との電圧差が縮まるように入力信号または基準信号に重畳信号を加算する。例えば、入力信号が正の向きに増加しつつ基準信号に近づくときには、入力信号に対しては少なくとも正の向きの付加信号が加算されればよく、基準信号に対しては少なくとも負の向きの付加信号が加算されればよい。
【０００７】
コンパレータは、加算回路により重畳信号が加算された状態で、入力信号と基準信号の電圧を比較して判定信号を出力する。重畳信号が加算された状態では、入力信号と基準信号が接近すると、ノイズの存在により判定信号が反転する前に、重畳された付加信号の存在により判定信号が反転することになる。つまり、付加信号を重畳することにより、それよりも振幅の小さいノイズをマスクすることができる。別の見方をすれば、付加信号を重畳することは、その付加信号で入力信号を時間サンプリングすることと等価になる。従って、付加信号の間隔つまりサンプリング周期を所定の制限値以下とすることで、入力信号と基準信号との間の相対的な変化率が小さい場合でも、上記所望の制限値以下の時間誤差となる高精度の判定信号を得ることができる。
【０００８】
本手段は、従来から用いられるヒステリシスとは異質のものである。ヒステリシスコンパレータは、ノイズに対しチャタリングを防止するだけの機能を有し、ノイズが入ると予定よりも早いタイミングで判定信号が反転し、ノイズがないと逆に判定遅れが生じ易い。つまり、ヒステリシスコンパレータは、判定信号の時間誤差を低減する機能は有していない。後述するように本手段をヒステリシスコンパレータと組み合わせる構成は誤判定を防止するうえで有効であるが、必須の構成ではない。
【０００９】
請求項２に記載した手段によれば、入力信号と基準信号との相対的な電圧変化率をＡｒ［Ｖ／ｓｅｃ］、付加信号の振幅と周期をそれぞれＶsup［Ｖ］とＴsup［ｓｅｃ］、入力信号に加わるノイズの振幅をＶnoise［Ｖ］とすれば、付加信号の振幅と周期を、Ｖsup＞Ａｒ・Ｔsup＋Ｖnoiseの関係が成立するように設定する。この関係の下では、入力信号と基準信号との電圧差がＴsup内でほぼ線形に変化する場合、ノイズの存在による判定信号の誤反転をより確実に防止することができる。
【００１０】
請求項３に記載した手段によれば、レベルシフト回路により、付加信号の振幅に等しいオフセット電圧だけ基準信号の電圧レベルを入力信号から遠ざける向きにシフトするので、重畳信号の加算による判定信号の反転タイミングのずれを防止することができる。
【００１１】
請求項４に記載した手段によれば、重畳信号は、正の向きの付加信号と負の向きの付加信号とを有している。このような重畳信号は、請求項６記載のように方形波電圧を入力とする微分回路として容易に生成でき、請求項５記載のように直流分のない信号とすることができる。重畳信号が直流分を有していないと、例えば正の向きの付加信号と負の向きの付加信号の振幅が等しくなる。その結果、入力信号と基準信号との大小関係によらず、重畳信号（付加信号）の存在による判定信号の反転タイミングのずれが一様となる。
【００１２】
請求項７に記載した手段によれば、付加信号は入力信号または基準信号に加わるノイズの幅より狭い幅を有しているので、付加信号とノイズが重なる確率が一層低下し、ノイズの存在による判定信号の反転をより確実に防止することができる。なお、ここで言うノイズの幅とは、入力信号または基準信号に加わる個々のノイズの時間幅である。本願発明は、連続した電位変化を引き起こす幅の広いノイズよりも幅の狭いノイズが侵入する環境下で特に有効となる。
【００１３】
請求項８に記載した手段によれば、コンパレータは、付加信号の振幅よりも大きいヒステリシス幅を持つヒステリシス特性を有しているので、判定信号が付加信号の立ち上りと立ち下りの両者に応じて変化することがなくなる。これにより、コンパレータの後段に判定信号のエッジを検出する手段等が不要となる。
【００１４】
請求項９に記載した手段によれば、加算回路は、入力信号または基準信号への重畳信号の加算／非加算を切り替え可能に構成されている。例えば入力信号と基準信号との電圧差が周期的に変化して当該周期が所定値より短い場合、または入力信号の変化率が所定値より大きいことを示す外部信号が入力された場合などに、入力信号または基準信号に重畳信号を加算すると、付加信号により誤った判定信号が出力される虞がある。そこで、このような場合に加算回路を非加算状態に切り替えて誤判定を防止することができる。
【００１５】
以上説明した請求項１から９に係る手段は、電気回路を用いて入力信号と基準信号の電圧を比較するものである。これに対し、請求項１０から１５に記載した手段は、同様の課題解決手法を電気回路に限らず例えばプロセッサによるソフトウェア処理などにも広く適用するものである。
【図面の簡単な説明】
【００１６】
【図１】第１の実施形態を示す積分器と電圧比較器との組み合わせ構成図
【図２】重畳信号の加算によるノイズマスク作用を示す波形図
【図３】対比例として示す従来構成の波形図
【図４】ノイズマスク作用を得る条件を導出するための説明図
【図５】レベルシフトの説明図
【図６】第２の実施形態を示す図１相当図
【図７】第３の実施形態を示す図１相当図
【図８】周期の短い三角波に適用した場合の波形図
【図９】第４の実施形態を示す三角波発生回路の構成図
【図１０】第５の実施形態を示す図９相当図
【発明を実施するための形態】
【００１７】
各実施形態において実質的に同一の構成部分には同一の符号を付して説明を省略する。
（第１の実施形態）
第１の実施形態について図１ないし図５を参照しながら説明する。図１は、ＩＣとして形成された積分器と電圧比較器との組み合わせ回路を示している。このＩＣは、以下に述べる構成により、車両のＥＣＵ（Electronic Control Unit）などノイズの多い環境下でも高精度の比較動作を行うことができる。
【００１８】
積分器１は、オペアンプ２、抵抗３、コンデンサ４からなる周知の構成であって、電圧Ｖａ（ここでは電源電圧Ｖccの１／２）を基準電位として動作し、入力ノードに印加される電圧Ｖinを積分した積分電圧Ｖint0を出力する。電圧比較器５は、重畳信号生成回路６、加算回路７およびコンパレータ８から構成されており、入力信号である積分電圧Ｖint0を基準信号である基準電圧Ｖrefと比較して判定信号Ｓｄを出力する。
【００１９】
このうち重畳信号生成回路６は、方形波電圧を出力する方形波生成回路９と、その方形波電圧を入力とする微分回路１０とから構成され、積分電圧Ｖint0または基準電圧Ｖrefに加わるノイズの振幅より大きい振幅を有するパルス状の付加信号を等間隔で周期的に繰り返す重畳電圧Ｖadd（重畳信号）を生成する。ノイズの振幅が変化する場合には、想定されるノイズの最大振幅よりも付加信号の振幅を大きく設定する。
【００２０】
ここでいうノイズは、ＩＣ内部のクロック信号に起因する内部的なノイズ、電源変動により発生するノイズ、ワイヤハーネスを通してＩＣ外部から内部に侵入する外部的なノイズなどである。また、ノイズの振幅とは、パルス状のノイズであればその高さ、正および負の向きに周期的に変化するノイズであれば片側（正側または負側）の高さを言う。
【００２１】
方形波生成回路９は、一定周期Ｔsupで上記ノイズの振幅より大きい振幅を持つ方形波電圧を出力する。微分回路１０は、方形波生成回路９とコンパレータ８の非反転入力端子との間に直列に接続されたコンデンサ１１と抵抗１２とから構成されている。一方、オペアンプ２の出力端子とコンパレータ８の非反転入力端子との間には抵抗１３が接続されており、これら抵抗１２、１３により積分電圧Ｖint0と重畳電圧Ｖaddを加算する加算回路７が構成されている。コンパレータ８は、重畳電圧Ｖaddが加算された後の積分電圧Ｖint1と基準電圧Ｖrefとを比較して判定信号Ｓｄを出力する。
【００２２】
次に、図２から図５も参照しながら本実施形態の作用を説明する。図２（ａ）は、積分電圧Ｖint0が増大して基準電圧Ｖrefとの電圧差が縮まるときの電圧波形で、図２（ｂ）は、積分電圧Ｖint0が減少して基準電圧Ｖrefとの電圧差が縮まるときの電圧波形である。各波形は、上から順に方形波電圧、重畳電圧Ｖadd、重畳電圧Ｖaddを加算した後の積分電圧Ｖint1（ノイズ無し）および重畳電圧Ｖaddを加算した後の積分電圧Ｖint1（ノイズ有り）を表している。
【００２３】
重畳信号生成回路６は、方形波電圧に立ち上がりと立ち下りが発生するごとに、正の向きの幅狭の微分パルス波形（正の向きの付加信号）と、負の向きの幅狭の微分パルス波形（負の向きの付加信号）とを交互に持つ重畳電圧Ｖaddを出力する。個々の付加信号の振幅は全て等しい。この付加信号の振幅はノイズの振幅より大きいため、積分電圧Ｖint0と基準電圧Ｖrefの電圧差が小さくなりやがて等しくなる過程で、ノイズの存在により判定信号Ｓｄが反転する前に、重畳した付加信号の存在により判定信号Ｓｄが反転することになる。図２では、ノイズは入力信号である積分電圧Ｖint1に加わっているが、基準電圧Ｖrefに加わっていても同様の結果となる。
【００２４】
つまり、付加信号を重畳することにより、比較動作において付加信号よりも振幅の小さいノイズをマスクすることができる。図２（ａ）、（ｂ）ともに、積分電圧Ｖint1へのノイズの有無にかかわらず、判定信号Ｓｄの反転タイミングが等しくなっていることが分かる。これを別の見方をすれば、付加信号を重畳することは、その付加信号で積分電圧Ｖint0を時間サンプリングすることと等価になる。ただし、この効果は、付加信号とノイズとが重なった時には得ることができない。従って、個々の付加信号の幅をノイズの幅（侵入する個々のノイズの時間幅）より狭く設定し、付加信号とノイズとが重なる確率を十分に下げることが望ましい。
【００２５】
本実施形態と対比するため、図３には重畳電圧Ｖaddを加算しない従来構成の波形を示している。この従来構成では、積分電圧Ｖint0の電圧変化率が小さいと、積分電圧Ｖint0と基準電圧Ｖrefとが接近している時間が長くなり、ノイズの重畳タイミングによってコンパレータ８の反転タイミングが大きく変化し（図中に示すｔａからｔｂにずれる）、判定信号Ｓｄの時間精度が悪化する。
【００２６】
続いて、図４を参照しながら、ノイズのマスク作用を確実に得るための条件を求める。積分器１から出力される積分電圧Ｖint0は、時間ととともに直線で変化する。基準電圧Ｖrefは一定とする。また、積分電圧Ｖint0の電圧変化率をＡｒ［Ｖ／ｓｅｃ］、付加信号の振幅と周期をそれぞれＶsup［Ｖ］とＴsup［ｓｅｃ］、積分電圧Ｖint0に加わるノイズの振幅（ノイズの振幅が変化する場合には想定されるノイズの最大振幅）をＶnoise［Ｖ］とする。
【００２７】
重畳電圧Ｖaddが加算された後の積分電圧Ｖint1において、付加信号が現れる時刻ｔ１における積分電圧Ｖint1が基準電圧Ｖrefに僅かに満たない場合、次の付加信号が現れる時刻ｔ２までの間にノイズの侵入により積分電圧Ｖint1が基準電圧Ｖrefを超えることがない条件が必要である。この条件は次の（１）式であり、これを変形すると（２）式および（３）式が得られる。
Ｖnoise＜Ｖsup−Ａｒ・Ｔsup      …（１）
Ｖsup＞Ａｒ・Ｔsup＋Ｖnoise      …（２）
Ｔsup＜（Ｖsup−Ｖnoise）／Ａｒ  …（３）
【００２８】
（２）式によれば、ノイズの振幅Ｖnoiseが大きく、積分電圧Ｖint0の電圧変化率Ａｒが大きく、付加信号の周期Ｔsupが長いほど、付加信号の振幅Ｖsupを高める必要があることが分かる。また、（３）式によれば、Ｖsup＞Ｖnoiseつまり付加信号の振幅がノイズの振幅より大きいことが絶対的な条件となり、付加信号の振幅Ｖsupがノイズの振幅に近づくほど、或いは積分電圧Ｖint0の電圧変化率Ａｒが大きいほど、付加信号の周期Ｔsupを短くする必要があることが分かる。なお、基準電圧Ｖrefが変化する場合には、Ａｒは積分電圧Ｖint0と基準電圧Ｖrefとの間の相対的な電圧変化率となる。
【００２９】
以上説明したように、本実施形態の電圧比較器５は、入力信号である積分電圧Ｖint0に対し、想定されるノイズの最大振幅より大きい振幅を有する一定周期Ｔsupの付加信号からなる重畳電圧Ｖaddを加算し、加算後の積分電圧Ｖint1と基準電圧Ｖrefとを比較して判定信号Ｓｄを得る構成を備えている。この構成により、積分電圧Ｖint0に加わったノイズが基準電圧Ｖrefを横切る前に、積分電圧Ｖint0に重畳された付加信号が基準電圧Ｖrefを横切ることとなり、ノイズの存在により判定信号Ｓｄが反転することがなくなる。その結果、積分電圧Ｖint0と基準電圧Ｖrefとの間の相対的な変化率が小さい場合でも、Ｔsup以下の時間誤差で高精度の（つまり判定の進みや遅れの小さい）判定信号Ｓｄを得ることができる。
【００３０】
特に（１）式、（２）式または（３）式の条件を満たすように付加信号の振幅Ｖsupと周期Ｔsupを定めれば、積分電圧Ｖint0と基準電圧Ｖrefとの電圧差が線形の関係にある限り、ノイズの存在による判定信号Ｓｄの反転をより確実に防止することができる。
【００３１】
本実施形態では、重畳電圧Ｖaddを一定周期Ｔsupの付加信号から構成したが、隣り合う付加信号の間隔を所定間隔以下（例えば上記条件式を満たす最大の周期以下）とする限り、不等周期またはランダムな周期の付加信号から構成してもよい。このように不等周期特にランダムな周期とすることで、例えば微分波形を持つ付加信号によるラジオノイズを低減することができる効果が得られる。ただし、付加信号の周期Ｔsupが短くなるほど付加信号とノイズとが重なる可能性が高まるので、所定の下限周期以上に設定することが好ましい。
【００３２】
ところで、重畳電圧Ｖaddを積分電圧Ｖint0に加算するので、その振幅に応じて判定信号Ｓｄの反転タイミングが早まることになる。重畳信号生成回路６で生成される付加信号の振幅Ｖsupは、方形波生成回路９から出力される方形波電圧の振幅、微分回路１０の定数等により確定される。そこで、必要であれば図５に示すように、基準電圧Ｖrefの電圧レベルを電圧Ｖsupだけ積分電圧Ｖint0から遠ざける向きにシフトするレベルシフト回路１４を設け、シフト後の基準電圧Ｖref1をコンパレータ８に与えればよい。これにより、重畳電圧Ｖaddの加算による判定信号Ｓｄの反転タイミングのずれを予防できる。
【００３３】
重畳電圧Ｖaddは、少なくとも付加信号により積分電圧Ｖint0と基準電圧Ｖrefとの電圧差が縮まるように積分電圧Ｖint0に加算されればよい。これに対し、本実施形態の重畳電圧Ｖaddは、正の向きの付加信号と負の向きの付加信号とを有している。このような重畳電圧Ｖaddは微分回路１０を用いて簡単に生成できる。また、重畳電圧Ｖaddは直流分を有していないので、上記レベルシフト回路１４において直流分のシフト補正が不要となる。
【００３４】
また、重畳電圧Ｖaddは微分回路１０で生成されるので、その定数を適切に設定することにより付加信号のパルス幅を容易に狭くできる。付加信号のパルス幅をノイズの幅より狭い幅とすることにより、付加信号とノイズが重なる確率が低下し、ノイズの存在による判定信号Ｓｄの反転を確実に防止することができる。
【００３５】
本実施形態では、付加信号の立ち上がりと立ち下がりに対応して判定信号Ｓｄが変化する。電圧比較器５の後段回路が判定信号Ｓｄの一方向のエッジを捉えて動作する場合には問題ないが、両方向のエッジを捉えて動作する場合またはレベルを捉えて動作する場合には不都合が生じることが考えられる。この場合には、コンパレータ８に対し、付加信号の振幅よりも大きいヒステリシス幅を持つヒステリシス特性を与えればよい。
【００３６】
（第２の実施形態）
次に、第２の実施形態について図６を参照しながら説明する。本実施形態の電圧比較器２１は、第１の実施形態の電圧比較器５と比べ、重畳電圧Ｖaddを積分電圧Ｖint0ではなく基準電圧Ｖrefに加算している構成が異なる。基準電圧Ｖrefは、電源電圧Ｖccを抵抗２２、２３で分圧して生成されており、重畳信号生成回路６の出力ノードがコンパレータの反転入力端子に接続されることで加算回路２４が構成されている。比較動作における積分電圧Ｖint0と基準電圧Ｖrefとの関係は相対的なものであるため、本実施形態によっても第１の実施形態と同様の作用および効果を得ることができる。
【００３７】
（第３の実施形態）
次に、第３の実施形態について図７、図８を参照しながら説明する。本実施形態の電圧比較器３１は、重畳電圧Ｖaddの積分電圧Ｖint0への加算／非加算を切り替えるスイッチ３３を伴う加算回路３２を備えている。スイッチ３３が非加算状態に切り替えられると、微分回路１０は抵抗３４を介してグランドに接地される。
【００３８】
図８は、重畳電圧Ｖaddおよび周期の短い三角波を形成する積分電圧Ｖint0、Ｖint1の波形を表している。例えば(1)入力信号（三角波）の周期が所定の周期より短い場合、(2)判定信号Ｓｄの変化周期が所定の周期より短い場合、(3)入力信号（三角波）の変化率が所定値より大きいことを示す外部信号が入力された場合などに重畳電圧Ｖaddを加算すると、加算後の積分電圧Ｖint1に大きな歪が生じ易い。その結果、例えば図８に示すように、三角波の折り返し時に積分電圧Ｖint1が複数回にわたり基準電圧Ｖrefを超え、誤った判定信号Ｓｄが出力されてしまう虞がある。このような事態は、積分電圧Ｖint0の周期を基準としてノイズの幅が比較的広く、積分電圧Ｖint0の振幅を基準としてノイズの振幅が比較的大きい場合に生じ易い。
【００３９】
そこで、本実施形態の加算回路３２は、上述した誤判定が生じ易い条件(1)、(2)または(3)を検出すると、スイッチ３３を接地側に切り替えて重畳電圧Ｖaddの加算動作を停止する。これにより、入力信号の周波数や変化率が大きい場合も含め、高精度で誤判定のない良好な電圧比較が可能となる。
【００４０】
（第４の実施形態）
次に、第１の実施形態で説明した電圧比較器を三角波発生回路に適用した第４の実施形態について図９を参照しながら説明する。この三角波発生回路４１は、積分器１、電圧比較器４２、切替制御回路４３、分圧回路４４およびスイッチ４５から構成されている。電圧比較器４２は、コンパレータ４６、４７からなるウィンドコンパレータを備えている他は上述した電圧比較器５と同様である。基準電圧ＶrefH、ＶrefLは、それぞれＶcc／２より高い電圧、Ｖcc／２より低い電圧となるように、電源電圧Ｖccを抵抗分圧して作る。分圧回路４４は、電源電圧Ｖccから分圧電圧ＶH、ＶLを生成する抵抗４８、４９、５０を備えている。これら基準電圧ＶrefH、ＶrefLおよび分圧電圧ＶH、ＶLに応じて三角波の周期が定まる。
【００４１】
この構成において、切替制御回路４３は、コンパレータ４６の判定信号ＳdHがＨレベルからＬレベルに変化するとスイッチ４５を電圧ＶH側に切り替え、コンパレータ４７の判定信号ＳdLがＨレベルからＬレベルに変化するとスイッチ４５を電圧ＶL側に切り替える。この動作を繰り返すことにより、三角波形を持つ電圧Ｖint0が得られる。本実施形態によれば、内部的なノイズまたは外部的なノイズが存在しても、ノイズの影響を受けることなく、低周波数の三角波を高精度の周期で生成することができる。
【００４２】
（第５の実施形態）
図１０は、第３の実施形態で説明した電圧比較器を三角波発生回路に適用したものである。この三角波発生回路５１の電圧比較器５２も、ウィンドコンパレータを備えている他は上述した電圧比較器３１と同様である。第４の実施形態と同様にして三角波形を持つ電圧Ｖint0が得られる。本実施形態によれば、第３、第４の各実施形態で説明した作用、効果が得られる。
【００４３】
（その他の実施形態）
以上、本発明の好適な実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲内で種々の変形、拡張を行うことができる。
上述した各電圧比較器に対する入力信号は積分信号に限られない。
付加信号は、微分波形に限らず矩形波、三角波、鋸波、サイン波などパルス状の各種波形であってもよい。
第２の実施形態で説明した電圧比較器２１に対しても、第３の実施形態で説明したように、重畳電圧Ｖaddの積分電圧Ｖint0への加算／非加算を切り替え可能な構成としてもよい。また、電圧比較器２１を第４、第５の実施形態と同様にして三角波発生回路に適用してもよい。
【００４４】
第２ないし第５の各実施形態においても、以下のように構成することができる。
（１）式、（２）式または（３）式の条件を満たすように付加信号の振幅Ｖsupと周期Ｔsupを定めるとよい。隣り合う付加信号の間隔を所定間隔以下とする限り、重畳電圧Ｖaddを不等周期またはランダムな周期の付加信号から構成してもよい。レベルシフト回路１４を設けてもよい。付加信号のパルス幅をノイズの幅（侵入する個々のノイズの時間幅）より狭い幅とするとよい。コンパレータに対し、付加信号の振幅よりも大きいヒステリシス幅を持つヒステリシス特性を与えてもよい。
【００４５】
以上説明した手段は、同様の機能を果たすように構成されたマイクロコンピュータおよびそのプログラムにも適用することができる。この場合には、プログラムの実行に伴うソフトウェア処理により、ノイズの影響を排除できる。
【符号の説明】
【００４６】
図面中、５、２１、３１、４２、５２は電圧比較器、６は重畳信号生成回路、７、２４、３２は加算回路、８、４６、４７はコンパレータ、１０は微分回路、１４はレベルシフト回路である。
【図１】
2012028907.tif 000003
【図２】
2012028907.tif 000004
【図３】
2012028907.tif 000005
【図４】
2012028907.tif 000006
【図５】
2012028907.tif 000007
【図６】
2012028907.tif 000008
【図７】
2012028907.tif 000009
【図８】
2012028907.tif 000010
【図９】
2012028907.tif 000011
【図１０】
2012028907.tif 000012