(57)【要約】【課題】リニアログ特性を持つ固体撮像装置において、対数特性部のみの感度を制御する。【解決手段】転送部を直列接続された２段の転送トランジスタＴＸＬ，ＴＸＨで構成する。転送トランジスタＴＸＨは転送トランジスタＴＸＬよりもオン抵抗が大きい。よって、転送トランジスタＴＸＨを中間電圧ＶＭで駆動させた場合、光電変換素子ＰＤから浮遊拡散層ＦＤに漏れ出る信号電荷は少なくなるため、対数特性部の感度が上がる。一方、転送トランジスタＴＸＬは転送トランジスタＴＸＨよりもオン抵抗が小さい。よって、転送トランジスタＴＸＬを中間電圧ＶＭで駆動させた場合、光電変換素子ＰＤから浮遊拡散層ＦＤに漏れ出る信号電荷は多くなるため、対数特性部の感度が下がる。【選択図】図１
2012119775.tif 000002
【特許請求の範囲】
【請求項１】
低輝度側が線形特性を示す線形特性部と、高輝度側が対数特性を示す対数特性部とを備えるリニアログ特性の画素回路と、
前記画素回路を制御する制御部とを備え、
前記画素回路は、
入射光量に応じた信号電荷を蓄積するフォトダイオードと、
浮遊拡散層と、
前記フォトダイオードに蓄積された信号電荷を前記浮遊拡散層に転送する転送部とを備え、
前記転送部は、それぞれオン抵抗の異なる複数の転送トランジスタを備え、
前記制御部は、露光期間において、前記複数の転送トランジスタの中からいずれか１つの転送トランジスタを選択し、選択した転送トランジスタに前記光電変換素子に蓄積された信号電荷を対数特性に変換させることで、前記画素回路の感度を変化させる固体撮像装置。
【請求項２】
各転送トランジスタは、それぞれ、チャネル長が異なる請求項１記載の固体撮像装置。
【請求項３】
前記複数の転送トランジスタは直列接続されている請求項１又は２記載の固体撮像装置。
【請求項４】
前記制御部は、選択しなかった残りの転送トランジスタを、前記露光期間及び読出期間において、前記導通状態で駆動させる請求項３記載の固体撮像装置。
【請求項５】
前記制御部は、選択しなかった残りの転送トランジスタを、前記露光期間において、前記導通状態で駆動させ、前記読出期間において、前記導通状態と前記非導通状態との２つの状態を切り替えて駆動させる請求項３記載の固体撮像装置。
【請求項６】
前記複数の転送トランジスタは並列接続されている請求項１又は２記載の固体撮像装置。
【請求項７】
前記制御部は、選択しなかった残りの転送トランジスタを、前記露光期間及び読出期間において、前記非導通状態で駆動させる請求項６記載の固体撮像装置。
【請求項８】
前記制御部は、
選択しなかった残りの転送トランジスタを、前記露光期間において、前記非導通状態で駆動させ、前記読出期間において、前記非導通状態と前記導通状態との２つの状態を切り替えて駆動させる請求項６記載の固体撮像装置。
【請求項９】
前記複数の転送トランジスタは、第１転送トランジスタと、前記第１転送トランジスタよりもオン抵抗が高い第２転送トランジスタとであり、
前記制御部は、明るい被写体の存在の有無を判定し、前記明るい被写体が存在する場合、前記第１転送トランジスタを選択し、前記明るい被写体が存在しない場合、前記第２転送トランジスタを選択する請求項１〜８のいずれかに記載の固体撮像装置。
【請求項１０】
前記画素回路は、複数存在し、
前記制御部は、各画素回路から出力される画素信号の平均値に基づいて、前記明るい被写体の存在の有無を判定する請求項９記載の固体撮像装置。
【請求項１１】
前記画素回路は、複数存在し、
前記制御部は、各画素回路から出力される画素信号のヒストグラムに基づいて、前記明るい被写体の存在の有無を判定する請求項９記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低輝度光入射時には線形特性、高輝度光入射時には対数特性の光電変換特性を持つ画素回路を備える固体撮像装置に関するものである。
【背景技術】
【０００２】
近年、埋込型の光電変換素子（以下、「ＰＤ」と記述する。）を備えた画素回路を備える固体撮像装置が知られている。このような固体撮像装置においては、露光期間中に転送トランジスタを導通状態と非導通状態との中間状態で駆動させ、ＰＤに蓄積される信号電荷を対数的に圧縮し、ダイナミックレンジを広げることが行われている（例えば、特許文献１）。
【０００３】
つまり、高輝度光入射時にはＰＤがサブスレショルド状態になり、信号電荷の一部を浮遊拡散層（以下、「ＦＤ」と記述する。）に流しつつ信号電荷を蓄積する。これにより、ＰＤは対数特性を持つ。一方、低輝度光入射時にはＰＤがサブスレショルド状態にならず、信号電荷を全て蓄積する。これにより、ＰＤは線形特性を持つ。よって、画素回路の光電変換特性は、変極点を境に、低輝度側が線形特性を示す線形特性部と、高輝度側が対数特性を示す対数特性部との２つの特性（リニアログ特性）を持つことになる。
【０００４】
特許文献２では、受光用表面埋込領域１１ａと、受光用表面埋込領域１１ａよりもポテンシャル井戸が深く、受光用表面埋込領域１１ａにより生成した信号電荷を蓄積する電荷蓄積領域１２ａと、電荷蓄積領域１２ａにより信号電荷を受け入れる電荷読出領域１３と、受光用表面埋込領域１１ａから電荷蓄積領域１２ａに信号電荷を転送する第１の電位制御手段３１と、電荷蓄積領域１２ａから電荷読出領域１３に信号電荷を転送する第２の電位制御手段３２とを備える固体撮像装置が開示されている。そして、特許文献２では受光用表面埋込領域１１ａよりも電荷蓄積領域１２ａのポテンシャル井戸を深くすることで信号電荷の完全転送が図られている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−５０５４４号公報
【特許文献２】特開２００８−１０３６４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１では、光電変換特性の対数特性部の感度を制御することについての記載が全く行われていない。また、特許文献２では、信号電荷を転送するための第１，第２の電位制御手段３１，３２が設けられているが、感度を変えることについての課題が全く考慮されていないため、いずれか一方の電位制御手段を選択することは行われていない。
【０００７】
本発明の目的は、リニアログ特性を持つ固体撮像装置において、対数特性部のみの感度を制御することができる固体撮像装置を提供することである。
【課題を解決するための手段】
【０００８】
（１）本発明による固体撮像装置は、低輝度側が線形特性を示す線形特性部と、高輝度側が対数特性を示す対数特性部とを備えるリニアログ特性の画素回路と、前記画素回路を制御する制御部とを備え、前記画素回路は、入射光量に応じた信号電荷を蓄積するフォトダイオードと、浮遊拡散層と、前記フォトダイオードに蓄積された信号電荷を前記浮遊拡散層に転送する転送部とを備え、前記転送部は、それぞれオン抵抗の異なる複数の転送トランジスタを備え、前記制御部は、露光期間において、前記複数の転送トランジスタの中からいずれか１つの転送トランジスタを選択し、選択した転送トランジスタに前記光電変換素子に蓄積された信号電荷を対数特性に変換させることで、前記画素回路の感度を変化させる。
【０００９】
この構成によれば、画素回路はオン抵抗の異なる複数の転送トランジスタを持っている。そして、これら複数の転送トランジスタの中から１つの転送トランジスタが選択され、選択された転送トランジスタにより対数変換が行われる。ここで、リニアログ特性は、露光期間において、転送トランジスタを中間電圧で駆動させて転送トランジスタのゲートを半開させ、光電変換素子の信号電荷を浮遊拡散層に漏らしつつ光電変換素子に信号電荷を蓄積させることで実現される。
【００１０】
したがって、転送トランジスタのオン抵抗が高ければ、その分、光電変換素子から浮遊拡散層に信号電荷が漏れ難くなる。これにより、露光期間の終了時に光電変換素子に残存する対数特性で蓄積された信号電荷の量が増し、対数特性部のみの感度が上がる。
【００１１】
一方、転送トランジスタのオン抵抗が低ければ、その分、光電変換素子から浮遊拡散層に信号電荷が漏れ易くなる。これにより、露光期間の終了時に光電変換素子に残存する対数特性で蓄積された信号電荷の量が減り、対数特性部のみの感度が下がる。
【００１２】
したがって、オン抵抗の異なる複数の転送トランジスタの中からいずれかの転送トランジスタを選択することで、対数特性部のみの感度を制御することができる。
【００１３】
（２）各転送トランジスタは、それぞれ、チャネル長が異なることが好ましい。
【００１４】
この構成によれば、転送トランジスタのチャネル長を異ならせることで、オン抵抗の異なる複数の転送トランジスタを画素回路に容易に組み込むことができる。
【００１５】
（３）前記複数の転送トランジスタは直列接続されていることが好ましい。
【００１６】
この構成によれば、複数の転送トランジスタが直列接続されているため、複数の転送トランジスタを画素回路ＧＣに容易に組み込むことができる。
【００１７】
（４）前記制御部は、選択しなかった残りの転送トランジスタを、前記露光期間及び読出期間において、前記導通状態で駆動させることが好ましい。
【００１８】
この構成によれば、選択されなかった残りの転送トランジスタは、露光期間及び読出期間において、常時、導通状態で駆動されるため、制御の簡便化を図ることができる。
【００１９】
（５）前記制御部は、選択しなかった残りの転送トランジスタを、前記露光期間において、前記導通状態で駆動させ、前記読出期間において、前記導通状態と前記非導通状態との２つの状態を切り替えて駆動させることが好ましい。
【００２０】
この構成によれば、残りの転送トランジスタは、読出期間において、導通状態と非導通状態との２つの状態を切り替えて駆動されるため、通常の読出シーケンスと同様のシーケンスで駆動させることができる。また、非導通期状態の期間を設けることで消費電力の低下を図ることができる。
【００２１】
（６）前記複数の転送トランジスタは並列接続されていることが好ましい。
【００２２】
この構成によれば、複数の転送トランジスタが並列接続されているため、複数の転送トランジスタを画素回路ＧＣに容易に組み込むことができる。
【００２３】
（７）前記制御部は、選択しなかった残りの転送トランジスタを、前記露光期間及び読出期間において、前記非導通状態で駆動させることが好ましい。
【００２４】
この構成によれば、選択されなかった残りの転送トランジスタは、露光期間及び読出期間において、常時、非導通状態で駆動されるため、制御の簡便化を図ることができる。
【００２５】
（８）前記制御部は、選択しなかった残りの転送トランジスタを、前記露光期間において、前記非導通状態で駆動させ、前記読出期間において、前記非導通状態と前記導通状態との２つの状態を切り替えて駆動させることが好ましい。
【００２６】
この構成によれば、残りの転送トランジスタは、読出期間において、非導通状態と導通状態との２つの状態を切り替えて駆動されるため、通常の読出シーケンスと同様のシーケンスで駆動させることができる。また、非導通状態の期間を設けることで消費電力の低下を図ることができる。
【００２７】
（９）前記複数の転送トランジスタは、第１転送トランジスタと、前記第１転送トランジスタよりもオン抵抗が高い第２転送トランジスタとであり、前記制御部は、明るい被写体の存在の有無を判定し、前記明るい被写体が存在する場合、前記第１転送トランジスタを選択し、前記明るい被写体が存在しない場合、前記第２転送トランジスタを選択することが好ましい。
【００２８】
明るい被写体が存在する場合は、オン抵抗の低い第１転送トランジスタにより対数変換が行われ、対数特性部の感度が下げられ、ダイナミックレンジを確保することができる。一方、明るい被写体が存在しない場合は、オン抵抗の高い第２転送トランジスタにより対数変換が行われ、対数特性部の感度が上げられる。よって、明るい被写体の存在の有無に応じて好ましい制御を行うことができる。
【００２９】
（１０）前記画素回路は、複数存在し、前記制御部は、各画素回路から出力される画素信号の平均値に基づいて、前記明るい被写体の存在の有無を判定することが好ましい。
【００３０】
この構成によれば、明るい被写体の存在の有無を正確に判定することができる。
【００３１】
（１１）前記画素回路は、複数存在し、前記制御部は、各画素回路から出力される画素信号のヒストグラムに基づいて、前記明るい被写体の存在の有無を判定することが好ましい。
【００３２】
この構成によれば、明るい被写体の存在の有無を正確に判定することができる。
【発明の効果】
【００３３】
本発明によれば、リニアログ特性を持つ固体撮像装置において、対数特性部のみの感度を制御することができる。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施の形態１における固体撮像装置の全体構成図である。
【図２】図１に示す画素回路の比較例の回路図である。
【図３】図２に示す画素回路のタイミングチャートである。
【図４】図３のタイミングチャートに従って駆動される画素回路の光電変換特性を示したグラフである。
【図５】図３の時刻ｔ０に対応する画素回路のエネルギーバンド図である。
【図６】図３の時刻ｔ１に対応する画素回路のエネルギーバンド図である。
【図７】図３の時刻ｔ２に対応する画素回路のエネルギーバンド図である。
【図８】図３の時刻ｔ３に対応する画素回路のエネルギーバンド図である。
【図９】図３の時刻ｔ４に対応する画素回路のエネルギーバンド図である。
【図１０】図１に示すカラムＡＤＣの回路図である。
【図１１】図１０に示すカラムＡＤＣのタイミングチャートである。
【図１２】図２に示す画素回路において感度を変えたときの光電変換特性を示したグラフである。
【図１３】本発明の実施の形態１による画素回路の回路図である。
【図１４】本発明の実施の形態１による画素回路のタイミングチャートである。
【図１５】図１４の時刻ｔ０，ｔ４における画素回路のエネルギーバンド図である。
【図１６】本発明の実施の形態１による画素回路の光電変換特性である。
【図１７】本発明の実施の形態２による画素回路のタイミングチャートである。
【図１８】本発明の実施の形態３による画素回路のタイミングチャートである。
【図１９】図１８の時刻ｔ０，ｔ４における画素回路のエネルギーバンド図である。
【図２０】本発明の実施の形態３による画素回路の光電変換特性である。
【図２１】本発明の実施の形態４による画素回路のタイミングチャートである。
【図２２】本発明の実施の形態６による画素回路の回路図である。
【図２３】本発明の実施の形態６による画素回路タイミングチャートである。
【図２４】本発明の実施の形態７による画素回路のタイミングチャートである。
【発明を実施するための形態】
【００３５】
（実施の形態１）
図１は、本発明の実施の形態１における固体撮像装置の全体構成図である。図１に示すように固体撮像装置は、列並列型ＡＤ変換方式（カラムＡＤ変換方式）のＣＭＯＳ（Complementary Metal Oxide Semiconductor）型の固体撮像装置であって、画素アレイ部１、ローデコーダ２、カラムＡＤＣアレイ部３、カラムデコーダ４、ＰＬＬ５、タイミングジェネレータ（以下、「ＴＧ」と記述する。）６、ＤＡＣ７、センスアンプ８、ランプ生成回路９、シリアライザ１０、クロック端子１１、制御端子１２、出力端子１３、及び制御部１４を備えている。
【００３６】
本実施の形態では、画素アレイ部１〜出力端子１３は、１チップに集積化されており、固体撮像素子を構成している。但し、これは一例であり、画素アレイ部１〜制御部１４までを１チップに集積化して固体撮像素子を構成してもよい。
【００３７】
画素アレイ部１は、Ｍ（Ｍは２以上の正の整数）行×Ｎ（Ｎは２以上の正の整数）列にマトリックス状に配列された複数の画素回路ＧＣにより構成されている。なお、図１の例では、画素回路ＧＣは、１４行×１７列でマトリックス状に配列されている。
【００３８】
ローデコーダ２は、例えば、垂直走査回路と、ドライバ回路とを備えている。垂直走査回路は、例えば、シフトレジスタにより構成され、ＴＧ６から出力される垂直同期信号に同期して、画素アレイ部１の各行をサイクリックに選択することで、画素アレイ部１を垂直走査する。
【００３９】
ドライバ回路は、画素制御信号を生成し、垂直走査回路により選択された行に属する各画素回路ＧＣに画素制御信号を出力することで、各画素回路ＧＣを駆動させる。
【００４０】
カラムＡＤＣアレイ部３は、画素アレイ部１の各列に対応するＮ個のカラムＡＤＣ３１を備えている。カラムＡＤＣ３１は、画素アレイ部１の各列に対応する垂直信号線Ｌ＿１を介して各列の画素回路ＧＣと接続され、垂直走査回路により選択された行の画素回路ＧＣからノイズ信号及びシグナル信号を読み出す。そして、カラムＡＤＣ３１は、読み出したノイズ信号及びシグナル信号に対して相関二重サンプリング処理を行って映像信号を取得する。そして、カラムＡＤＣ３１は、取得した映像信号に対してアナログデジタル変換処理を行い、デジタルの映像信号を保持する。
【００４１】
カラムデコーダ４は、例えばシフトレジスタにより構成され、ＴＧ６から出力される水平同期信号に同期した列選択信号を出力することで、１水平走査期間において、各列のカラムＡＤＣ３１をサイクリックに選択し、カラムＡＤＣアレイ部３を水平走査し、各列のカラムＡＤＣ３１が保持するデジタルの映像信号をセンスアンプ８に順次に出力させる。
【００４２】
ＰＬＬ５は、クロック端子１１を介して外部の装置（例えば、制御部１４）から供給されるクロック信号（ＳＹＳＣＬＫ）を逓倍し、ＴＧ６に出力する。本実施の形態において、クロック端子１１には、例えば、５４ＭＨｚのクロック信号が供給され、ＰＬＬ５は、この５４ＭＨｚのクロック信号を２逓倍して、１０８ＭＨｚのクロック信号をＴＧ６に供給する。
【００４３】
ＴＧ６は、ＰＬＬ５から供給されるクロック信号に従って、垂直同期信号及び水平同期信号等の、固体撮像装置を制御するうえで必要となるタイミング信号を生成し、固体撮像装置の全体制御を司る。
【００４４】
また、ＴＧ６は、タイミング信号の設定値等を記憶するためのレジスタを備えている。なお、レジスタは、制御端子１２を介して接続される外部の装置（例えば制御部１４）と例えばシリアル通信することによって設定値が書き込まれる。ここで、設定値としては、例えば後述する転送トランジスタＴＸ（図２参照）を導通状態と非導通状態との中間状態で駆動し、転送トランジスタＴＸのゲートを半開するための中間電圧の値を定めるための設定値等が含まれる。
【００４５】
本実施の形態では、画素アレイ部１は、例えばＲ（赤），Ｇ（緑），Ｂ（青）等の複数の色成分の映像信号を取得するための複数種類の画素回路ＧＣが、ベイヤー配列等の所定の配列方式に従って、規則的に配列されている。よって、ＴＧ６は、レジスタに画素回路ＧＣの種類毎の中間電圧を規定する予め定められた設定値を記憶している。そして、ＴＧ６は、画素回路ＧＣの種類に応じた設定値により規定される中間電圧によって各画素回路ＧＣが駆動されるように、ＤＡＣ７及びローデコーダ２を制御する。
【００４６】
具体的には、ＴＧ６は、画素アレイ部１の各行各列にどの種類の画素回路ＧＣが配列されているかを予め記憶している。ローデコーダ２がある１行を選択した場合、ＴＧ６は、その行の各列にどの種類の画素回路ＧＣが配列されているかを特定し、特定した種類に応じた設定値をＤＡＣ７に出力する。
【００４７】
そして、ＴＧ６は、設定値をＤＡＣ７にデジタルアナログ変換させる。デジタルアナログ変換された設定値はローデコーダ２に入力される。ローデコーダ２は、ＴＧ６の制御の下、入力された設定値によって規定される中間電圧を、選択した各列の画素回路ＧＣの転送トランジスタＴＸ（図２参照）に出力する。
【００４８】
このように、種類に応じた中間電圧で画素回路ＧＣを駆動することで、各画素回路ＧＣは、自身の種類に応じた適切なダイナミックレンジを得ることができる。
【００４９】
ＤＡＣ（デジタルアナログコンバータ）７は、ＴＧ６から出力されるデジタルの信号をアナログの信号に変換して、ローデコーダ２に供給する。例えば、ＤＡＣ７は、ＴＧ６から出力される中間電圧を規定するための設定値を、アナログ信号に変換して中間電圧を生成し、ローデコーダ２に供給する。
【００５０】
ランプ生成回路９は、ランプ信号を生成して、各カラムＡＤＣ３１に出力する。センスアンプ８は、カラムＡＤＣアレイ部３から水平信号線Ｌ＿２を介して出力されるデジタルの映像信号を増幅し、シリアライザ１０に出力する。本実施の形態では、カラムＡＤＣ３１は、１４ビットのデジタルの映像信号を生成し、各ビットの信号の位相を１８０度ずらし、位相が１８０度ずらされた信号と、位相がずらされていない信号とからなる合計２８個の信号をセンスアンプ８に出力する。よって、カラムＡＤＣアレイ部３とセンスアンプ８とを接続する水平信号線Ｌ＿２は、合計２８本となる。そして、センスアンプ８は、２８本の水平信号線Ｌ＿２を流れる信号をそれぞれ増幅して、各信号の波形を成形してシリアライザ１０に出力する。
【００５１】
シリアライザ１０は、例えば、ＬＶＤＳ（Low Voltage differential singalings）規格に準拠したシリアライザにより構成され、センスアンプ８から２８本の水平信号線Ｌ＿２を介してパラレルで出力される信号を差動増幅して１４ビットの信号とし、シリアルに変換して出力端子１３に出力する。出力端子１３は、シリアライザ１０からの信号を制御部１４に出力する。
【００５２】
制御部１４は、例えば専用のハードウエア回路により構成され、オン抵抗の異なる複数の転送トランジスタのうち、いずれか１つの転送トランジスタを選択し、選択した転送トランジスタに光電変換素子で蓄積された信号電荷を対数特性に変換させることで、対数特性部のみの感度を変化させる。
【００５３】
図２は、図１に示す画素回路ＧＣの比較例の回路図である。図２に示すように比較例の画素回路ＧＣは、光電変換素子（以下、「ＰＤ」と記述する。）、転送トランジスタ（以下、「ＴＸ」と記述する。）、リセットトランジスタ（以下、「ＲＳＴ」と記述する。）、増幅トランジスタ（以下、「ＳＦ」と記述する。）、及び行選択トランジスタ（以下、「ＳＥＬ」と記述する。）を備える、ＣＭＯＳの画素回路ＧＣにより構成されている。
【００５４】
ＰＤは被写体からの光を受光し、受光した光量に応じた信号電荷を発生し、寄生容量で蓄積する。ここで、ＰＤはカソードがＴＸのソースに接続され、アノードに駆動電圧であるＰＶＳＳが入力される。
【００５５】
ＴＸは、例えばｎＭＯＳ（negative channel Metal Oxide Semiconductor）により構成され、ＰＤにより蓄積された信号電荷を浮遊拡散層（以下、「ＦＤ」floating diffusionと記述する。）に転送する。ＴＸのゲートには、ＴＸを導通状態、非導通状態、及び中間状態で駆動するための信号（以下、「φＴＸ」と記述する。）が入力される。ＴＸのドレインは、ＦＤに接続されている。φＴＸがゼロ電圧又は負電圧（以下、「ＶＬ」と記述する。）になるとＴＸのゲートが閉じてＴＸが非導通状態なる。また、φＴＸが中間電圧（以下、「ＶＭ」と記述する。）になると、ＴＸのゲートが半開してＴＸが導通状態と非導通状態との中間状態になる。また、φＴＸがハイレベルの電圧（以下、「ＶＨ」と記述する。）になると、ＴＸのゲートが開いてＴＸが導通状態になる。
【００５６】
ＦＤは、ＰＤから転送された信号電荷を蓄積する。これにより、ＦＤには信号電荷に応じた電圧が現れる。
【００５７】
ＲＳＴは、例えばｎＭＯＳにより構成され、ゲートにＲＳＴを導通状態又は非導通状態にするための信号であるφＲＳＴが入力され、ドレインに駆動電圧であるＰＶＤＤが入力され、ソースがＦＤを介して増幅トランジスタＳＦのゲートに接続されている。φＲＳＴ＝ＶＨになると、ＲＳＴが導通状態となり、φＲＳＴ＝ＶＬになると、ＲＳＴが非導通状態になる。
【００５８】
そして、ＲＳＴは、導通状態になるとＦＤの信号電荷を排出して、ＦＤをリセットする。なお、ＰＶＤＤ、ＰＶＳＳは図略の電圧源から出力され、φＲＳＴは、ローデコーダ２から出力される。
【００５９】
ＳＦは、例えばｎＭＯＳにより構成され、ゲートがＦＤを介してＴＸ及びＲＳＴに接続され、ドレインに駆動電圧であるＰＶＤＤが入力され、ソースがＳＥＬに接続されている。そして、ＳＦはＦＤに現れる電圧を電流増幅してＳＥＬに出力する。
【００６０】
ＳＥＬは、例えばｎＭＯＳにより構成され、ゲートに行選択信号であるφＶＳＥＮが入力され、ドレインがＳＦに接続され、ソースが垂直信号線Ｌ＿１を介して対応する列のカラムＡＤＣ３１に接続されている。そして、ＳＥＬは、ＳＦにより電流増幅された電圧を出力信号として、垂直信号線Ｌ＿１を介して対応する列のカラムＡＤＣ３１に出力する。ここで、φＶＳＥＮはローデコーダ２から出力される。
【００６１】
図３は、図２に示す画素回路ＧＣのタイミングチャートである。図３に示すように画素回路ＧＣは、露光期間Ｔ＿Ｅと、読出期間Ｔ＿Ｒとがサイクリックに繰り返され、露光期間Ｔ＿Ｅにおいて蓄積した信号電荷に応じたシグナル信号を出力する。
【００６２】
露光期間Ｔ＿Ｅでは、時刻ｔ０に示すように、φＴＸ＝ＶＭとされている。そのため、ＰＤは高輝度光入射時にはサブスレショルド状態となり、ＦＤに信号電荷を流しつつ信号電荷を蓄積する。これにより、リニアログ特性が実現される。
【００６３】
なお、露光期間Ｔ＿Ｅでは、ＦＤはＲＳＴにより常時リセットされるため、ＰＤから流れ出る信号電荷を絶えず排出し、信号電荷を蓄積しない。そのため、ＦＤの電圧は絶えずＰＶＤＤを維持する。また、露光期間Ｔ＿ＥではφＶＳＥＮ＝ＶＬであるため、画素回路ＧＣからカラムＡＤＣ３１にシグナル信号は出力されない。
【００６４】
露光期間Ｔ＿Ｅが終了され、読出期間Ｔ＿Ｒが開始されると、φＲＳＴ＝ＶＬにされ、ＲＳＴはＦＤのリセットを終了し、φＴＸ＝ＶＬにされ、ＴＸは非導通状態となる。
【００６５】
時刻ｔ１において、φＶＳＥＮ＝ＶＨであり、ＳＥＬが導通状態にされている。これにより、垂直信号線Ｌ＿１からは、ＦＤに現れるノイズレベルの電圧Ｖ＿ｎがＳＦで電流増幅され、ノイズ信号としてカラムＡＤＣ３１に出力される。ここで、ＦＤの電圧が、ＰＶＤＤから電圧Ｖ＿ｎに下がっているのは、主にφＲＳＴをＶＨからＶＬに変化させたことによるＦＤとＲＳＴとの間の寄生容量の影響によるものであるが、ＦＤのｋｔｃノイズの影響も含まれている。このｋｔｃノイズは画素回路ＧＣ毎にばらついているため、ノイズ信号は画素回路ＧＣ毎にバラツキを持つ。なお、ＦＤの電圧は、蓄積する信号電荷量が増大するにつれて低下する。
【００６６】
時刻ｔ２において、φＶＳＥＮ＝ＶＬであり、ＳＥＬが非導通状態であり、ノイズ信号の出力が停止されている。また、時刻ｔ２において、φＴＸ＝ＶＨにされ、ＴＸが導通状態となり、ＰＤの信号電荷がＦＤに転送される。
【００６７】
これにより、ＦＤの電圧はＦＤに転送される信号電荷に応じて低下し、シグナルレベルの電圧Ｖ＿ｓとなる。
【００６８】
時刻ｔ３において、φＶＳＥＮ＝ＶＨであり、ＦＤの電圧Ｖ＿ｓがＳＦで電流増幅され、シグナル信号として、垂直信号線Ｌ＿１を介してカラムＡＤＣ３１に出力されている。出力されたシグナル信号は、カラムＡＤＣ３１によりノイズ信号との差分がとられ、映像信号が生成される。ここで、映像信号は、ＦＤのノイズレベルの電圧Ｖ＿ｎと、シグナルレベルの電圧Ｖ＿ｓとの差分に相当する値を有している。よって、ノイズ信号とシグナル信号との差分をとることで、シグナル信号に含まれるノイズ成分が除去された映像信号が得られるのである。
【００６９】
読出期間Ｔ＿Ｒが終了すると、再度、φＲＳＴ＝ＶＨ、φＶＳＥＮ＝ＶＬ、φＴＸ＝ＶＭとされ、次のフレームの映像信号を得るための露光期間Ｔ＿Ｅが開始される。
【００７０】
図４は、図３のタイミングチャートに従って駆動される画素回路ＧＣの光電変換特性を示したグラフである。図４において、縦軸は線形軸であり画素回路ＧＣから出力される映像信号を示し、横軸は対数軸であり、光電変換素子ＰＤに入射する入射光の強度を示している。
【００７１】
このグラフから分かるように、光電変換特性は、変曲点Ｐ１を境に低輝度領域が線形（リニア）特性を示す線形特性部Ｄ１と、高輝度領域が対数（ログ）特性を示す対数特性部Ｄ２とからなるリニアログ特性を持つ。なお、図４のグラフにおいて、線形特性部Ｄ１がカーブを描いて上昇し、対数特性部Ｄ２がほぼ直線状に上昇しているのは、横軸を対数軸としたからである。
【００７２】
図５から図９は、図３の時刻ｔ０から時刻ｔ４に対応する画素回路ＧＣのエネルギーバンド図である。図５〜図９に示すエネルギーバンド図は、下側に向かうにつれて電圧が高いことを示している。
【００７３】
図５に示す時刻ｔ０において、φＲＳＴ＝ＶＨとされているため、ＦＤはＲＳＴによってリセットされ、ＰＶＤＤの電圧を維持する。また、φＴＸ＝ＶＭに設定されているため、ＰＤとＦＤとの間にはエネルギー障壁ＥＳが発生する。ＰＤが蓄積する信号電荷量が一定の値未満の場合、ＰＤに蓄積された信号電荷は、エネルギー障壁ＥＳを乗り越えることができないため、ＰＤからＦＤに移動できない。そのため、第１層Ｌ１の信号電荷は入射光量に対して線形特性となる。
【００７４】
一方、ＰＤが蓄積する信号電荷量が一定の値以上になると、信号電荷はエネルギー障壁ＥＳを乗り越えてＰＤからＦＤに移動することができる。これにより、ＰＤはサブスレショルド状態となり、ＦＤに信号電荷を漏らしつつ信号電荷を蓄積する。その結果、第２層Ｌ２の信号電荷は入射光量に対して対数特性となる。これにより、時刻ｔ０に示す露光期間Ｔ＿Ｅではリニアログ特性が実現される。
【００７５】
図６に示す時刻ｔ１において、露光期間Ｔ＿Ｅが終了したため、φＴＸ＝ＶＬとされ、ＴＸが非導通状態となる。そのため、エネルギー障壁ＥＳが高くなり、信号電荷はＰＤからＦＤに移動することができなくなる。
【００７６】
時刻ｔ１では、ＦＤのリセットが終了しているため、主にφＲＳＴをＶＨからＶＬに変化させたことによるＦＤとＲＳＴとの間の寄生容量の影響によって、ＦＤの電圧がＰＶＤＤから電圧Ｖ＿ｎに低下している。そして、時刻ｔ１では、φＶＳＥＮ＝ＶＨとされ、電圧Ｖ＿ｎがＳＦで電流増幅され、電流増幅された電圧Ｖ＿ｎがＳＥＬを介して垂直信号線Ｌ＿１からノイズ信号として出力される。
【００７７】
図７に示す時刻ｔ２において、φＴＸ＝ＶＨとされＴＸが導通状態とされる。これにより、エネルギー障壁ＥＳが無くなり、ＰＤからＦＤに信号電荷が転送される。そして、ＦＤは第１層Ｌ１及び第２層Ｌ２からなる信号電荷を蓄積し、電圧が電圧Ｖ＿ｎから電圧Ｖ＿ｓに低下する。
【００７８】
図８に示す時刻ｔ３において、φＴＸ＝ＶＬとされＴＸが非導通状態とされる。そして、φＶＳＥＮ＝ＶＨとされ、電圧Ｖ＿ｓがＳＦにより電流増幅され、電流増幅された電圧Ｖ＿ｓがＳＥＬを介して垂直信号線Ｌ＿１からシグナル信号として出力される。
【００７９】
図９に示す時刻ｔ４において、読出期間Ｔ＿Ｒが終了して露光期間Ｔ＿Ｅが開始されたため、φＴＸ＝ＶＭとされ、ＴＸが中間状態となって再度露光が行われている。また、時刻ｔ４において、φＲＳＴ＝ＶＨとされたため、ＦＤの電圧が再度ＰＶＤＤに上がっている。
【００８０】
図１０は、図１に示すカラムＡＤＣ３１の回路図である。カラムＡＤＣは、上流側から順番に、ＣＤＳ回路４１、クランプ部４２、比較部４３、及びラッチ回路４４を備えている。ＣＤＳ回路４１は、反転アンプ（以下、「ＡＭＰ」と記述する。）、コンデンサＣＩＮ，ＣＦ、及びスイッチＳＷ１を備えている。
【００８１】
ＡＭＰの入力ノードＩ＿１はコンデンサＣＩＮを介して垂直信号線Ｌ＿１と接続されている。ＡＭＰの入出力ノード間には、コンデンサＣＦが接続されている。コンデンサＣＦにはスイッチＳＷ１が並列接続されている。コンデンサＣＩＮの垂直信号線Ｌ＿１側の端子はノードＶＰＩＸである。
【００８２】
クランプ部４２は、コンデンサＣ０及びスイッチＳＷ２を備える。φＣＬがハイレベルになるとスイッチＳＷ２がオンし、ノードＢＢの電圧がクランプ電圧ＶＣＬでクランプされる。
【００８３】
比較部４３は、スイッチＳＷ３，ＳＷ４，ＳＷ５，ＳＷ６、コンパレータＣＯＭＰ１（以下、「ＣＯＭＰ１」と記述する。）、コンパレータＣＯＭＰ２（以下、「ＣＯＭＰ２」と記述する。）、コンデンサＣ１，Ｃ２を備えている。
【００８４】
スイッチＳＷ３は、ノードＢＢ及びノードＣＣ間に接続されている。スイッチＳＷ４は一端がノードＣＣに接続され、他端がランプ信号（以下、「ＶＲＡＭＰ」と記述する。）の電圧源に接続される。
【００８５】
ＣＯＭＰ１は入力ノード（以下、「ノードＤＤ」と記述する。）がコンデンサＣ１を介してノードＣＣに接続されている。ＣＯＭＰ１の入出力ノード間にはスイッチＳＷ５が接続されている。ＣＯＭＰ１の出力ノードはコンデンサＣ２を介してコンパレータＣＯＭＰ２（以下、「ＣＯＭＰ２」と記述する。）に接続されている。ＣＯＭＰ２の入出力ノード間にはスイッチＳＷ６が接続されている。ＣＯＭＰ２の出力ノードは、インバータＩ１を介してラッチ回路４４が接続されている。ラッチ回路４４は、最上位ビットがＤ０、最下位ビットがＤ（ｎ）のｎ＋１ビットのデジタルの映像信号を保持する、ｎ＋１ビットのラッチ回路である。本実施の形態では、例えばｎ＝１３が採用され、ラッチ回路４４は１４ビットの映像信号を保持する。
【００８６】
図１１は、図１０に示すカラムＡＤＣ３１のタイミングチャートである。なお、図１１に示す時刻ｔ１，ｔ３は図３の同時刻に対応している。
【００８７】
読出期間Ｔ＿Ｒが開始されると、画素回路ＧＣからノイズ信号が出力される。これにより、ノードＶＰＩＸの電圧はノイズレベルＬＶ＿ｎに上昇する（時刻ｔ１）。なお、ノイズレベルＬＶ＿ｎの電圧はＣＤＳ回路４１で保持される。
【００８８】
次に、φＰＲＳＴ，φＣＬ，φＳ１，φＳ２がそれぞれ、一定時間、ハイレベルとなり、ＣＤＳ回路４１、クランプ部４２、及びＣＯＭＰ１，ＣＯＭＰ２がそれぞれリセットされる。これにより、ノードＡＡの電圧はＶＴＨ（ＡＭＰ）となり、ノードＢＢ，ＣＣの電圧はＶＣＬとなり、ノードＤＤの電圧はＶＴＨ（ＣＯＭＰ１）となる。
【００８９】
次に、画素回路ＧＣからシグナル信号が出力されると、ノードＶＰＩＸの電圧がΔＶだけ低下してシグナルレベルＬＶ＿ｓとなる（時刻ｔ３）。
【００９０】
ノードＶＰＩＸのΔＶ分の電圧の低下に応じて、ノードＡＡ，ＢＢ，ＣＣ，ＤＤの電圧がそれぞれ上昇する。具体的には、ノードＡＡ，ＢＢはΔＶ×ＣＩＮ／ＣＦ上昇する。ノードＣＣ，ＤＤはΔＶ×（ＣＩＮ／ＣＦ）×Ｃ０／（Ｃ０＋Ｃ１）上昇する。つまり、ＣＤＳ回路４１により、ノイズ信号とシグナル信号との差分がとられ、この差分を示すΔＶに応じた電圧がノードＡＡ〜ノードＤＤに現れる。
【００９１】
次に、φＳＨがローレベル、φＳＨＸがハイレベルとなり、スイッチＳＷ３がオン、スイッチＳＷ４がオフし、ＶＲＡＭＰの入力が開始される（時刻ＴＴ１）。
【００９２】
また、時刻ＴＴ１になると、カウンタ４５のカウント動作が開始される。そして、時刻ＴＴ２において、ノードＤＤの電圧がＶＴＨ（ＣＯＭＰ１）を超えると、ＣＯＭＰ１の出力が反転し、その反転に応じて、インバータＩ１からの出力信号であるＣＯＭＰＯＵＴが反転する。
【００９３】
ＣＯＭＰＯＵＴが反転すると、ラッチ回路４４はそのときのカウント値をラッチする。時刻ＴＴ１において、ノードＣＣの電圧は、ΔＶ×（ＣＩＮ／ＣＦ）×Ｃ０／（Ｃ０＋Ｃ１）から、ＶＲＡＭＰの入力開始時の電圧Ｖａ分低下するため、このときのノードＣＣのレベルはΔＶに応じた値を持つ。したがって、時刻ＴＴ１〜時刻ＴＴ２の期間はΔＶに応じた値を持つ。そのため、ＶＲＡＭＰが入力されてから、ＣＯＭＰＯＵＴが反転するまでの時間をカウントすることで、ΔＶに応じたデジタル値、つまり、映像信号のデジタル値を得ることができる。
【００９４】
図１２は、図２に示す画素回路ＧＣにおいて感度を変えたときの光電変換特性を示したグラフである。図１２において、縦軸は線形軸であり画素回路ＧＣから出力される映像信号を示し、横軸は対数軸であり、光電変換素子ＰＤに入射する入射光の強度を示している。
【００９５】
光電変換特性Ｃ（ａ）は図４に示す感度が標準に設定された画素回路ＧＣの光電変換特性である。光電変換特性Ｃ（ａ）において、線形特性部Ｄ１（ａ）の感度を上げたい場合、例えば、ｉ）カラムＡＤＣ３１のゲインを上げる、ｉｉ）カラムＡＤＣ３１の入力レンジを小さくする、ｉｉｉ）ＡＤ変換後の映像信号にデジタルゲインを加える等が考えられる。
【００９６】
ここで、ｉ）を実現するには、図１０に示すＣＩＮ／ＣＦを増大させればよい。ｉｉ）を実現するには図１１に示すＶＲＡＭＰの振幅を小さくすればよい。ＶＲＡＭＰの振幅を小さくするには、Ｖｂ−Ｖａの差を小さくすればよい。ｉｉｉ）を実現するには、ＡＤ変換された映像信号を取り込んだ制御部１４がデジタルの映像信号を所定倍（例えば２倍、３倍）すればよい。
【００９７】
例えば、光電変換特性Ｃ（ａ）に２倍のゲインを与えた場合を考える。この場合、光電変換特性Ｃ（ｂ）が得られる。光電変換特性Ｃ（ｂ）に示すように、単に光電変換特性Ｃ（ａ）に２倍のゲインを与えてしまうと、線形特性部Ｄ１（ａ）だけでなく対数特性部Ｄ２（ａ）の感度も上がってしまう。そのため、光電変換特性Ｃ（ｂ）のダイナミックレンジＤＭ（ｂ）は光電変換特性Ｃ（ａ）のダイナミックレンジＤＭ（ａ）よりも低下してしまう。
【００９８】
そこで、本実施の形態では、対数特性部Ｄ２の感度のみを可変にし、光電変換特性Ｃ（ｃ）を得ている。光電変換特性Ｃ（ｃ）では、線形特性部Ｄ１（ｃ）の傾きは、線形特性部Ｄ１（ａ）の傾きの２倍になり、線形特性部Ｄ１（ｃ）の感度が線形特性部Ｄ１（ａ）の２倍になっている。一方、対数特性部Ｄ２（ｃ）の傾きは対数特性部Ｄ２（ａ）の傾きの１／２になり、対数特性部Ｄ２（ｃ）の感度が対数特性部（ａ）の感度の１／２になっている。
【００９９】
そのため、光電変換特性Ｃ（ｃ）のダイナミックレンジＤＭ（ｃ）が増大し、光電変換特性Ｃ（ａ）のダイナミックレンジＤＭ（ａ）と同じになっている。これを実現するために、本実施の形態では、図１３に示すように画素回路ＧＣに２つの転送トランジスタＴＸＬ，ＴＸＨを設けている。
【０１００】
図１３は、本発明の実施の形態１による画素回路ＧＣの回路図である。図１３に示すように画素回路ＧＣは、ＴＸが２段構成になっている。ここで、一方のＴＸが第１転送トランジスタ（以下、「ＴＸＬ」と記述する。）であり、他方のＴＸが第２転送トランジスタ（以下、「ＴＸＨ」と記述する。）である。
【０１０１】
ＴＸＨは、例えばｎＭＯＳにより構成され、ソースがＰＤのカソードに接続され、ドレインがＴＸＬのソースに接続されている。ＴＸＬは、例えばｎＭＯＳにより構成され、ドレインがＦＤに接続されている。つまり、ＴＸＨ，ＴＸＬは直列接続されている。
【０１０２】
ＴＸＨのゲートには、ＴＸＨを導通状態、非導通状態、及び中間状態で駆動するための信号（以下、「φＴＸＨ」と記述する。）が入力される。ＴＸＬのゲートには、ＴＸＬを導通状態、非導通状態、及び中間状態で駆動するための信号（以下、「φＴＸＬ」と記述する。）が入力される。
【０１０３】
ＴＸＨ及びＴＸＬは、ＴＸと同様、φＴＸＨ及びφＴＸＬが、φＴＸＨ，φＴＸＬ＝ＶＨ，ＶＬ，ＶＭとなることで、導通状態、非導通状態、中間状態になる。
【０１０４】
ここで、ＴＸＬはＴＸＨに比べてチャネル長が短く、オン抵抗が低いため、ＰＤからＦＤへ漏れ出る信号電荷の量が多くなる。したがって、露光期間Ｔ＿Ｅにおいて、ＴＸＬに対数変換を行わせた場合、露光期間Ｔ＿Ｅの終了時に、ＰＤに残存する信号電荷の量が少なくなり、ＴＸＬで対数変換を行ったときの方が、ＴＸＨで対数変換を行ったときよりも対数特性部Ｄ２の感度が下がるのである。したがって、ＴＸＬで対数変換を行った場合、ＴＸＨで対数変換を行う場合に比べてダイナミックレンジが上がるのである。
【０１０５】
図１４は、本発明の実施の形態１による画素回路のタイミングチャートである。φＴＸＬは図３のφＴＸと同じシーケンスでＴＸＬを駆動させている。つまり、φＴＸＬは、ＴＸＬを露光期間Ｔ＿Ｅにおいて、中間状態で駆動している。また、φＴＸＬは、読出期間Ｔ＿Ｒにおいて、非導通状態、導通状態、及び非導通状態の読出シーケンスでＴＸＬを駆動している。
【０１０６】
一方、φＴＸＨは、露光期間Ｔ＿Ｅ及び読出期間Ｔ＿Ｒにおいて、常時、φＴＸ＝ＶＨとされ、ＴＸＨを導通状態で駆動している。これにより、露光期間Ｔ＿Ｅにおいて、ＰＤの信号電荷は、ＴＸＬで対数変換されることになる。そのため、対数特性部Ｄ２の感度が下がり、ダイナミックレンジが上がるのである。
【０１０７】
図１５は、図１４の時刻ｔ０，ｔ４、つまり、露光期間Ｔ＿Ｅにおける画素回路ＧＣのエネルギーバンド図である。チャネル長の長いＴＸＨのゲートは開けられており、チャネル長の短いＴＸＬのゲートは半開にされている。第１層Ｌ１の信号電荷はエネルギー障壁ＥＳを乗り越えることができず、線形特性を持つ。一方、第２層Ｌ２の信号電荷はエネルギー障壁ＥＳを乗り越えてＦＤに移動することができ、対数特性を持つ。
【０１０８】
ここで、ＴＸＬはＴＸＨよりもチャネル長が短いため、オン抵抗が小さくなっている。そのため、第２層Ｌ２の信号電荷はＰＤからＦＤに漏れ出し易くなっている。その結果、露光期間Ｔ＿Ｅの終了時にＰＤに残存する信号電荷の量が少なくなり、対数特性部Ｄ２の感度が下がるのである。
【０１０９】
図１６は、本発明の実施の形態１による画素回路ＧＣの光電変換特性である。光電変換特性Ｃ（ｂ）は図３のタイミングチャートで図２の画素回路ＧＣを駆動させたときの画素回路ＧＣの光電変換特性である。
【０１１０】
光電変換特性Ｃ（ｃ）は図１４のタイミングチャートで図１３の画素回路ＧＣを駆動させたときの画素回路ＧＣの光電変換特性である。
【０１１１】
光電変換特性Ｃ（ｂ）、Ｃ（ｃ）は、共に上記のｉ）〜ｉｉｉ）の手法を用いて感度が図４の場合に比べて２倍に上げられているが、光電変換特性Ｃ（ｂ）は、線形特性部Ｄ１のみならず対数特性部Ｄ２（ｂ）の感度も２倍に上がっている。その結果、ダイナミックレンジＤＭ（ｂ）がダイナミックレンジＤＭ（ｃ）より小さくなっている。
【０１１２】
一方、図１３に示す画素回路ＧＣを図１４に示すタイミングチャートで駆動させると、ＴＸＬにより対数変換が行われるため、線形特性部Ｄ１の感度は２倍を維持しているが、対数特性部Ｄ２（ｃ）のみの感度が下がっている。これにより、線形特性部Ｄ１の感度を上げた状態で、対数特性部Ｄ２（ｃ）のみの感度を下げて、ダイナミックレンジＤＭ（ｂ）よりも大きなダイナミックレンジＤＭ（ｃ）を確保することができる。
【０１１３】
（実施の形態２）
実施の形態２による固体撮像装置は、実施の形態１の画素回路ＧＣにおいて、ＴＸＬに対数変換させる点は共通しているが、読出期間Ｔ＿ＲでのＴＸＨを２値駆動させる点が相違している。なお、本実施の形態において、実施の形態１と同一のものは説明を省略する。
【０１１４】
図１７は、本発明の実施の形態２による画素回路ＧＣのタイミングチャートである。図１７に示すように、φＴＸＬは図１４のφＴＸＬと同じ波形であり、ＴＸＬにより対数変換が行われ、感度が下げられている。
【０１１５】
一方、露光期間Ｔ＿Ｅにおいて、φＴＸＨはφＴＸＨ＝ＶＨにされＴＸＨが導通状態にされているが、読出期間Ｔ＿Ｒにおいては、φＴＸＨがφＴＸＨ＝ＶＬ，ＶＨにされＴＸＨが導通状態と非導通状態との２つの状態に切り替えて駆動されている。つまり、ＴＸＨは、φＴＸＨ＝ＶＨ，ＶＬで２値駆動されている。
【０１１６】
具体的には、読出期間Ｔ＿Ｒにおいて、φＴＸＬは、φＴＸＬ＝ＶＬ，ＶＨ，ＶＬと順次に変化しているが、これと同期して、φＴＸＨは、φＴＸＨ＝ＶＬ，ＶＨ，ＶＬと変化している。つまり、読出期間Ｔ＿Ｒにおいて、φＴＸＬとφＴＸＨとは全く同じ波形を持っている。こうすることで、読出期間Ｔ＿Ｒにおいて、ＴＸＨの制御をＴＸＬの制御と同じにして制御の簡便化を図ることができる。また、ＴＸＨをφＴＸＨ＝ＶＨ，ＶＬの２値駆動させることで、画素回路ＧＣを線形特性で駆動させる従来の動作シーケンスと同じ動作シーケンスで駆動させることができ、特段新たな動作シーケンスを設ける必要がなくなり、コストダウンを図ることができる。更に、読出期間Ｔ＿Ｒにおいて、φＴＸＨ＝ＶＬの期間を設けることで、消費電力の削減を図ることができる。
【０１１７】
（実施の形態３）
実施の形態３による固体撮像装置は、実施の形態１の画素回路ＧＣを用いて感度を上げる点を特徴としている。図１８は、本発明の実施の形態３による画素回路ＧＣのタイミングチャートである。なお、本実施の形態では、画素回路ＧＣの構成は図１３に示す実施の形態１の画素回路ＧＣと同じである。
【０１１８】
図１８は、対数特性部Ｄ２の感度を上げる場合のタイミングチャートであるため、φＴＸＨの波形は図３のφＴＸと同じ波形である。φＴＸＬは、露光期間Ｔ＿Ｅ及び読出期間Ｔ＿Ｒ共、常時、φＴＸＬ＝ＶＨとなっており、ＴＸＬのゲートを常時開ける。これにより、ＴＸＨで対数変換が行われる。
【０１１９】
図１９は、図１８の時刻ｔ０，ｔ４、つまり、露光期間Ｔ＿Ｅにおける画素回路ＧＣのエネルギーバンド図である。チャネル長の短いＴＸＬのゲートは開けられており、チャネル長の長いＴＸＨのゲートは半開にされている。第１層Ｌ１の信号電荷はエネルギー障壁ＥＳを乗り越えることができず、線形特性を持つ。一方、第２層Ｌ２の信号電荷はエネルギー障壁ＥＳを乗り越えてＦＤに移動することができ、対数特性を持つ。
【０１２０】
ここで、ＴＸＨはＴＸＬよりもチャネル長が長いため、オン抵抗が大きくなっている。そのため、第２層Ｌ２の信号電荷はＰＤからＦＤに漏れ難くなっている。これにより、露光期間Ｔ＿Ｅの終了時にＰＤに残存する信号電荷の量が増大し、対数特性部Ｄ２の感度が上がるのである。
【０１２１】
図２０は、本発明の実施の形態３による画素回路ＧＣの光電変換特性である。光電変換特性Ｃ（ｂ）は図３のタイミングチャートで図２の画素回路ＧＣを駆動させたときの画素回路ＧＣの光電変換特性である。
【０１２２】
光電変換特性Ｃ（ｃ）は図１８のタイミングチャートで図１３の画素回路ＧＣを駆動させたときの画素回路ＧＣの光電変換特性である。
【０１２３】
光電変換特性Ｃ（ｂ）、Ｃ（ｃ）は、共に上記のｉ）〜ｉｉｉ）の手法を用いて感度が図４の場合に比べて１／２倍に下げられている。これにより、光電変換特性Ｃ（ｂ）は、線形特性部Ｄ１のみならず対数特性部Ｄ２（ｂ）の感度も１／２倍に下がっている。
【０１２４】
一方、図１３に示す画素回路ＧＣを図１８に示すタイミングチャートで駆動させると、ＴＸＨにより対数変換が行われるため、線形特性部Ｄ１の感度は１／２倍を維持しているが、対数特性部Ｄ２（ｃ）のみの感度が上がっている。これにより、線形特性部Ｄ１の感度を下げた状態で、対数特性部Ｄ２（ｃ）のみの感度を上げることができる。その結果、ダイナミックレンジの確保と対数特性部Ｄ２での感度の確保との両立を図ることができる。
【０１２５】
（実施の形態４）
実施の形態４による固体撮像装置は、実施の形態３の画素回路ＧＣにおいて、ＴＸＬに対数変換させる点は共通しているが、読出期間Ｔ＿Ｒで、ＴＸＬを２値駆動させる点が相違している。なお、本実施の形態において、実施の形態１〜３と同一のものは説明を省略する。図２１は、本発明の実施の形態４による画素回路ＧＣのタイミングチャートである。
【０１２６】
図２１に示すように、φＴＸＨは図１８のφＴＸＨと同じ波形であり、ＴＸＨにより対数変換が行われ、感度が上げられている。
【０１２７】
一方、露光期間Ｔ＿Ｅにおいて、φＴＸＬはφＴＸＬ＝ＶＨにされＴＸＬが導通状態にされているが、読出期間Ｔ＿Ｒにおいては、φＴＸＬがφＴＸＬ＝ＶＬ，ＶＨにされ、導通状態と非導通状態との２つの状態に切り替えて駆動されている。つまり、ＴＸＬは、φＴＸＬ＝ＶＨ、ＶＬで２値駆動されている。
【０１２８】
具体的には、読出期間Ｔ＿Ｒにおいて、φＴＸＨは、φＴＸＨ＝ＶＬ，ＶＨ，ＶＬと順次に変化しているが、これと同期して、φＴＸＬは、φＴＸＬ＝ＶＬ，ＶＨ，ＶＬと変化している。つまり、読出期間Ｔ＿Ｒにおいて、φＴＸＬとφＴＸＨとは全く同じ波形を持っている。こうすることで、読出期間Ｔ＿Ｒにおいて、ＴＸＬの制御をＴＸＨの制御と同じにして制御の簡便化を図ることができる。また、ＴＸＬをφＴＸＬ＝ＶＨ，ＶＬの２値駆動させることで、画素回路ＧＣを線形特性で駆動させる従来の動作シーケンスと同じ動作シーケンスで駆動させることができ、特段新たな動作シーケンスを設ける必要がなくなり、コストダウンを図ることができる。更に、読出期間Ｔ＿Ｒにおいて、φＴＸＨ＝ＶＬの期間を設けることで、消費電力の削減を図ることができる。
【０１２９】
（実施の形態５）
実施の形態５の固体撮像装置は、制御部１４が明るい被写体の存在の有無を判定し、明るい被写体が存在する場合は、実施の形態１又は２の手法を用いて、画素回路ＧＣの感度を下げ、明るい被写体が存在しない場合は、実施の形態３又は４の手法を用いて、画素回路ＧＣの感度を上げることを特徴としている。
【０１３０】
すなわち、制御部１４は、明るい被写体が存在する場合、ＴＸＨではなくＴＸＬに対数変換を行わせるように、ＴＧ６に制御信号を出力する。この制御信号を受けたＴＧ６は、図１４又は図１７で示すφＴＸＨ，φＴＸＬでＴＸＨ，ＴＸＬを駆動させるように、ローデコーダ２に指示し、その指示にしたがって、ローデコーダ２は、ＴＸＨ，ＴＸＬを駆動させる。このとき、ローデコーダ２は、φＴＸＬ＝ＶＭの値をＤＡＣ７を介して取得する。これにより、ＴＸＨ，ＴＸＬが図１４又は図１７のφＴＸＨ，φＴＸＬで駆動され、ＴＸＬで対数変換が行われる。その結果、対数特性部Ｄ２の感度が下げられる。
【０１３１】
一方、制御部１４は、明るい被写体が存在しない場合、ＴＸＬではなくＴＸＨに対数変換を行わせるように、ＴＧ６に制御信号を出力する。この制御信号を受けたＴＧ６は、図１８又は図２１で示すφＴＸＨ，φＴＸＬでＴＸＨ，ＴＸＬを駆動させるように、ローデコーダ２に指示し、その指示にしたがって、ローデコーダ２は、ＴＸＨ，ＴＸＬを駆動させる。このとき、ローデコーダ２は、φＴＸＨ＝ＶＭの値をＤＡＣ７を介して取得する。これにより、ＴＸＨ，ＴＸＬが図１８又は図２１のφＴＸＨ，φＴＸＬで駆動され、ＴＸＨで対数変換が行われる。その結果、対数特性部Ｄ２の感度が上げられる。
【０１３２】
ここで、制御部１４は、各画素回路ＧＣから出力される映像信号の平均値に基づいて、明るい被写体の存在の有無を判定すればよい。
【０１３３】
具体的には、制御部１４は、画素アレイ部１を構成する全部又は一部の画素回路ＧＣから出力される映像信号の平均値を求め、この平均値を規定値Ｖ＿ｔｈ１と比較し、平均値が規定値Ｖ＿ｔｈ１以上の場合、明るい被写体が存在すると判定し、平均値が規定値Ｖ＿ｔｈ１未満の場合、明るい被写体が存在していないと判定すればよい。
【０１３４】
規定値Ｖ＿ｔｈ１としては、図４に示す対数特性部Ｄ２の高輝度側の所定のレベルを採用すればよい。
【０１３５】
また、制御部１４は、画素アレイ部１を構成する全部又は一部の画素回路ＧＣから出力される映像信号のヒストグラムを求め、このヒストグラムに基づいて、被写体が明るいか否かを判定してもよい。この場合、制御部１４は、横軸に映像信号の階調値、縦軸に頻度を規定する映像信号のヒストグラムのグラフを求め、このグラフから最も高階調側にあるピークを特定し、そのピークの階調値が規定値Ｖ＿ｔｈ２以上であれば、被写体が明るいと判定し、そのピークの階調値が規定値Ｖ＿ｔｈ２未満であれば、被写体が暗いと判定すればよい。
【０１３６】
規定値Ｖ＿ｔｈ２としては、図４に示す規定値Ｖ＿ｔｈ１を採用してもよいし、規定値Ｖ＿ｔｈ１よりも多少低い値を採用してもよいし、規定値Ｖ＿ｔｈ１よりも多少高い値を採用してもよい。
【０１３７】
また、制御部１４は、ヒストグラムにおいて、規定値Ｖ＿ｔｈ１よりも高い階調値の頻度の合計値を求め、この合計値が規定値Ｖ＿ｔｈ３以上であれば、明るい被写体が存在すると判定し、この合計値が規定値Ｖｔｈ＿３未満であれば、明るい被写体が存在しないと判定してもよい。ここで、規定値Ｖ＿ｔｈ３としては、例えば、画素アレイ部１を構成する全画素回路ＧＣの個数に対して、規定値Ｖ＿ｔｈ１以上の階調値の映像信号を出力した画素回路ＧＣの個数が所定の割合（例えば、９０％、８０％）となるような値を採用すればよい。
【０１３８】
このように、本実施の形態では、明るい被写体が存在する場合はダイナミックレンジを確保し、明るい被写体が存在しない場合は感度を上げることができる。
【０１３９】
（実施の形態６）
実施の形態６は、ＴＸＬ，ＴＸＨを並列接続させたことを特徴としている。図２２は、本発明の実施の形態６による画素回路ＧＣの回路図である。なお、本実施の形態において、実施の形態１〜５と同じものは説明を省略する。
【０１４０】
図２２に示すように、ＴＸＬ，ＴＸＨはソース同士が接続され、かつ、ドレイン同士が接続されて並列接続されている。
【０１４１】
図２３は、本発明の実施の形態６による画素回路ＧＣのタイミングチャートである。図２３に示すように、φＴＸＬは図３のφＴＸと同じシーケンスでＴＸＬを駆動させている。つまり、φＴＸＬは、ＴＸＬを露光期間Ｔ＿Ｅにおいて、中間状態で駆動している。また、φＴＸＬは、読出期間Ｔ＿Ｒにおいて、非導通状態、導通状態、及び非導通状態の読出シーケンスでＴＸＬを駆動している。
【０１４２】
一方、φＴＸＨは、露光期間Ｔ＿Ｅ及び読出期間Ｔ＿Ｒにおいて、常時、φＴＸ＝ＶＬとされ、ＴＸＨを非導通状態で駆動している。これにより、露光期間Ｔ＿Ｅにおいて、ＰＤの信号電荷は、ＴＸＬで対数変換されることになる。そのため、対数特性部Ｄ２の感度が下がり、ダイナミックレンジが下がるのである。
【０１４３】
なお、図２２の画素回路ＧＣにおいて、対数特性部Ｄ２の感度を上げる場合、φＴＸＨを図２３のφＴＸＬの波形とし、φＴＸＬを図２３のφＴＸＨの波形とし、φＴＸＨとφＴＸＬとを入れ替えればよい。これにより、ＴＸＬ，ＴＸＨを並列接続した場合において、対数特性部Ｄ２のみの感度を上げることができる。
【０１４４】
（実施の形態７）
実施の形態７による固体撮像装置は、実施の形態６の画素回路ＧＣにおいて、ＴＸＬに対数変換させる点は共通しているが、読出期間Ｔ＿ＲでのＴＸＨを２値駆動させる点が相違している。本実施の形態において、実施の形態１〜６と同じものは説明を省略する。
【０１４５】
図２４は、本発明の実施の形態７による画素回路ＧＣのタイミングチャートである。φＴＸＬは図２３のφＴＸＬと同じ波形であり、ＴＸＬにより対数変換が行われ、感度が下げられている。
【０１４６】
一方、露光期間Ｔ＿Ｅにおいて、φＴＸＨはφＴＸＨ＝ＶＬにされＴＸＬが非導通状態にされているが、読出期間Ｔ＿Ｒにおいては、φＴＸＨがφＴＸＨ＝ＶＬ，ＶＨにされＴＸＨが導通状態と非導通状態との２つの状態に切り替えて駆動されている。つまり、ＴＸＨは、φＴＸＨ＝ＶＨ，ＶＬで２値駆動されている。
【０１４７】
具体的には、読出期間Ｔ＿Ｒにおいて、φＴＸＬは、φＴＸＬ＝ＶＬ，ＶＨ，ＶＬと順次に変化しているが、これと同期して、φＴＸＨは、φＴＸＨ＝ＶＬ，ＶＨ，ＶＬと変化している。つまり、読出期間Ｔ＿Ｒにおいて、φＴＸＬとφＴＸＨとは全く同じ波形を持っている。こうすることで、読出期間Ｔ＿Ｒにおいて、ＴＸＨの制御をＴＸＬの制御と同じにして制御の簡便化を図ることができる。また、φＴＸＨをφＴＸＨ＝ＶＨ，ＶＬの２値駆動させることで、画素回路ＧＣを線形特性で駆動させる従来の動作シーケンスと同じ動作シーケンスで駆動させることができ、特段新たな動作シーケンスを設ける必要がなくなり、コストダウンを図ることができる。更に、読出期間Ｔ＿Ｒにおいて、φＴＸＨ＝ＶＬの期間を設けることで、消費電力の削減を図ることができる。
【０１４８】
なお、図２２の画素回路ＧＣにおいて、対数特性部Ｄ２の感度を上げる場合、φＴＸＨを図２４のφＴＸＬの波形とし、φＴＸＬを図２４のφＴＸＨの波形とし、φＴＸＨとφＴＸＬとを入れ替えればよい。これにより、ＴＸＬ，ＴＸＨを並列接続した場合において、対数特性部Ｄ２のみの感度を上げることができる。
【０１４９】
なお、実施の形態１〜７では、ＴＸＬ，ＴＸＨのゲートのチャネル長を変化させることで、ＴＸＬ，ＴＸＨのオン抵抗を変えたが、これに限定されない。すなわち、チャネル長以外に、例えば、ＴＸＬ，ＴＸＨのゲートの下側の不純物濃度等を変化させることによっても、ＴＸＬ，ＴＸＨのオン抵抗を変えることができる。
【０１５０】
また、上記実施の形態では、画素回路ＧＣは２つの転送トランジスタを持つ物としたが、これに限定されず、３、４、５つ以上の所定個数の転送トランジスタを持っていてもよい。この場合、各転送トランジスタのオン抵抗を異なるものとし、被写体の明るさに応じて１つの転送トランジスタを選択し、その転送トランジスタに対数変換を行わせればよい。具体的には、制御部１４は、画素アレイ部１の全部又は一部の画素回路ＧＣの映像信号の平均値を被写体の輝度として求め、求めた輝度に対して予め定められた感度を実現するためのオン抵抗を持つ転送トランジスタを選択すればよい。
【符号の説明】
【０１５１】
１４  制御部
ＦＤ  浮遊拡散層
ＧＣ  画素回路
Ｐ１  変曲点
ＰＤ  光電変換素子
Ｔ＿Ｅ  露光期間
Ｔ＿Ｒ  読出期間
ＴＸ，ＴＸＬ，ＴＸＨ  転送トランジスタ
ＶＭ  中間電圧
【図１】
2012119775.tif 000003
【図２】
2012119775.tif 000004
【図３】
2012119775.tif 000005
【図４】
2012119775.tif 000006
【図５】
2012119775.tif 000007
【図６】
2012119775.tif 000008
【図７】
2012119775.tif 000009
【図８】
2012119775.tif 000010
【図９】
2012119775.tif 000011
【図１０】
2012119775.tif 000012
【図１１】
2012119775.tif 000013
【図１２】
2012119775.tif 000014
【図１３】
2012119775.tif 000015
【図１４】
2012119775.tif 000016
【図１５】
2012119775.tif 000017
【図１６】
2012119775.tif 000018
【図１７】
2012119775.tif 000019
【図１８】
2012119775.tif 000020
【図１９】
2012119775.tif 000021
【図２０】
2012119775.tif 000022
【図２１】
2012119775.tif 000023
【図２２】
2012119775.tif 000024
【図２３】
2012119775.tif 000025
【図２４】
2012119775.tif 000026