(57)【要約】【課題】貫通電流が急激に流れることを防止し、低消費電流で高速動作可能なドライバ回路を提供する。【解決手段】ドライバ回路は、出力トランジスタ（ＭＰ２）と、ツェナーダイオード（ＺＤ）と、第１スイッチ（ＭＰ１）と、第１電流制限回路（２２／ＭＮ１）と、制御部（１０）と、第２電流制限回路（２４／ＭＮ２）とを具備し、第２電流制限回路（２４／ＭＮ２）は、第１電流制限回路（２２／ＭＮ１）より大きな電流を流して出力トランジスタを高速に動作させる。【選択図】図１
2012029162.tif 000002
【特許請求の範囲】
【請求項１】
負荷回路に出力電圧を出力する出力トランジスタと、
前記出力トランジスタのゲート・ソース間に接続され、前記出力トランジスタのゲート・ソース間に所定の電圧以上の電圧が印加されないように保護するツェナーダイオードと、
入力信号に基づいて前記出力トランジスタのゲートに第１電源電圧を印加する第１スイッチと、
前記入力信号に基づいて制限された第１電流を流して前記出力トランジスタのゲートの電圧を第２電源電圧に引き下げるように動作する第１電流制限回路と、
前記出力電圧が所定の電圧以上であるか否かを監視して出力信号を出力する制御部と、
前記入力信号と前記出力信号とに基づいて、制限された第２電流を流して前記出力トランジスタのゲートの電圧を前記第２電源電圧に引き下げるように動作する第２電流制限回路と
を具備し、
前記第２電流制限回路は、前記第１電流制限回路より大きな電流を流して前記出力トランジスタを高速に動作させる
ドライバ回路。
【請求項２】
前記制御部は、
前記出力電圧と所定の基準電圧とを比較する比較部と、
前記比較部の出力と前記入力信号とに基づいて前記第２電流制限回路を駆動するＡＮＤ回路とを備える
請求項１に記載のドライバ回路。
【請求項３】
前記比較部は、前記出力電圧を所定の電圧と比較するコンパレータを備える
請求項２に記載のドライバ回路。
【請求項４】
前記比較部は、前記出力電圧を分圧して論理回路の閾値電圧と比較する否定回路を備える
請求項２に記載のドライバ回路。
【請求項５】
前記入力信号を入力して前記第１スイッチを駆動するレベルシフト回路をさらに具備する
請求項１から請求項４のいずれかに記載のドライバ回路。
【請求項６】
前記第１電流制限回路は、第１電流制限部と第２スイッチとを備え、
前記第２電流制限回路は、第２電流制限部と第３スイッチとを備える
請求項１から請求項５のいずれかに記載のドライバ回路。
【請求項７】
前記第１電流制限部は第１抵抗を備え、前記第２電流制限部は第２抵抗を備え、
前記第１抵抗の抵抗値は前記第２抵抗の抵抗値より小さい
請求項６に記載のドライバ回路。
【請求項８】
前記第１電流制限部は第１オン抵抗値を有する第２スイッチを備え、
前記第２電流制限部は第２オン抵抗値を有する第３スイッチを備え、
前記第１オン抵抗値は前記第２オン抵抗値より小さい
請求項６に記載のドライバ回路。
【請求項９】
前記第１スイッチ、前記第２スイッチ、前記第３スイッチは、ＭＯＳトランジスタを含む
請求項６から請求項８のいずれかに記載のドライバ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低い電源電圧で駆動される論理信号を入力して高い電源電圧を負荷回路に供給するドライバ回路に関する。
【背景技術】
【０００２】
低電圧電源によって駆動される論理回路から出力される論理信号に基づいて、高い電源電圧の供給を断続するドライバ回路は、用いられる素子の耐圧や動作時間等を考慮して構成される。
【０００３】
特開平９−２０００２０号公報には、低圧側の入力信号によって高圧側の操作対象を操作するためのレベルシフト回路に関する技術が開示されている。そのレベルシフト回路には、低圧側トランジスタと高圧側トランジスタを直列にそれぞれ接続した第１および第２の操作回路が設けられる。各操作回路の高圧側トランジスタのオン・オフは、他の操作回路の低圧側と高圧側のトランジスタの相互接続点の電圧により制御される。操作回路の低圧側のトランジスタに直列にバイアス手段を接続して当該トランジスタを定常オン状態では活性動作状態にすることによりそれに流れる電流を減少させ、バイアス手段に付随して電流制御手段を設けて対応する低圧側トランジスタがオフからオンの状態に変化する過程でそれに流れる電流を増加させる。入力信号の論理状態に応じ両操作回路の低圧側トランジスタを交互にオンとオフの状態に制御して一方の操作回路の低圧側と高圧側のトランジスタの相互接続点の電圧により高圧側の操作対象のオン・オフ状態を操作する。
【０００４】
このような回路構成では、電流制御手段にキャパシタを使用する場合も短絡トランジスタを使用する場合も、負荷によっては所望の出力電流が流れ始める前に電流制御手段により電流値が小さく制御されて動作が遅くなったり、また、出力電流が十分流れているのに電流制御手段で電流が制御されるのが遅くて無駄な電流を消費したりすることがある。ドライバを拘束に動作させるためにはドライバのゲートを急速に充放電する必要がある。しかし、急速充放電すると消費電流が大きくなってしまい、ドライバの高速動作と低消費電力を両立する技術が必要である。
【０００５】
ドライバの高速動作と低消費電力を両立する技術として、特開２００６−１５７４００号公報には、低電位側電源を基準とする入力論理信号から高電位側電源を基準とする出力論理信号を生成するドライバ回路に関する技術が開示されている。このドライバ回路は、レベルシフト回路と、出力回路と、第１の検出制御回路と、第２の検出制御回路とを備える。レベルシフト回路は、入力論理信号によって駆動される駆動回路、および駆動回路によって高電位側電源からの貫通電流が制御される第１の電流制御素子からなる。出力回路は、第１の電流制御素子に対してカレントミラー接続された第２の電流制御素子、および第２の電流制御素子と直列接続されたプルダウン回路からなる。第１の検出制御回路は、第１、第２の電流制御素子にそれぞれ共通する制御電圧の変化を検出して、駆動回路への第１の制御信号を生成する。第２の検出制御回路は、第２の電流制御素子のプルダウン回路との接続点における電位変化を検出して、プルダウン回路への第２の制御信号を生成する。ドライバ回路は、入力論理信号によってプルダウン回路と第１、第２の電流制御素子とを相補的にオン・オフするとき、第１の制御信号に基づいて駆動回路を流れる電流を制御するとともに、第２の制御信号に基づいてプルダウン回路を流れる電流を制御する。
【０００６】
このように、電流を制御するタイミングは、容量値やワンショット信号の長さによって決められ、出力のタイミングに同期して電流制御手段を制御することが難い。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平９−２０００２０号公報
【特許文献２】特開２００６−１５７４００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、貫通電流が急激に流れることを防止し、低消費電流で高速動作可能なドライバ回路を提供する。
【課題を解決するための手段】
【０００９】
以下に、［発明を実施するための形態］で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１０】
本発明の観点では、ドライバ回路は、出力トランジスタ（ＭＰ２）と、ツェナーダイオード（ＺＤ）と、第１スイッチ（ＭＰ１）と、第１電流制限回路（２２／ＭＮ１）と、制御部（１０）と、第２電流制限回路（２４／ＭＮ２）とを具備し、第２電流制限回路（２４／ＭＮ２）は、第１電流制限回路（２２／ＭＮ１）より大きな電流を流して出力トランジスタを高速に動作させる。出力トランジスタ（ＭＰ２）は、負荷回路（３０）に出力電圧（Ｖｏｕｔ）を出力する。ツェナーダイオード（ＺＤ）は、出力トランジスタ（ＭＰ２）のゲート・ソース間に接続され、出力トランジスタ（ＭＰ２）のゲート・ソース間に所定の電圧以上の電圧が印加されないように保護する。第１スイッチ（ＭＰ１）は、入力信号（Ｖｉｎ）に基づいて出力トランジスタ（ＭＰ２）のゲートに第１電源電圧を印加する。第１電流制限回路（２２／ＭＮ１）は、入力信号（Ｖｉｎ）に基づいて制限された第１電流（Ｉ１）を流して出力トランジスタ（ＭＰ１）のゲートの電圧を第２電源電圧（ＶＨ）に引き下げるように動作する。制御部（１０）は、出力電圧（Ｖｏｕｔ）が所定の電圧以上であるか否かを監視して出力信号（ＶＳ）を出力する。第２電流制限回路（２４／ＭＮ２）は、入力信号（Ｖｉｎ）と出力信号（ＶＳ）とに基づいて、制限された第２電流（Ｉ２）を流して出力トランジスタ（ＭＰ２）のゲートの電圧を第２電源電圧（ＧＮＤ）に引き下げるように動作する。
【発明の効果】
【００１１】
本発明によれば、貫通電流が急激に流れることを防止し、低消費電流で高速動作可能なドライバ回路を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態に係るドライバ回路の構成を示す図である。
【図２】本発明の実施の形態に係るドライバ回路の具体的な回路構成例を示す図である。
【図３】本発明の実施の形態に係るドライバ回路の動作を説明するタイミングチャートである。
【発明を実施するための形態】
【００１３】
図面を参照して発明を実施するための形態を説明する。
【００１４】
図１に、本発明の実施の形態に係るドライバ回路の構成を示す。ドライバ回路は、制御部１０、レベルシフト回路２０、Ｐチャネルの出力トランジスタＭＰ２、出力トランジスタＭＰ２の保護回路であるツェナーダイオードＺＤ、出力トランジスタＭＰ２のゲート電圧を切り替えるスイッチであるＰチャネルトランジスタＭＰ１、ＮチャネルトランジスタＭＮ１、ＭＮ２、電流制限手段である電流源２２、２４を具備する。制御部１０は、比較部１４と、ＡＮＤ回路１２とを備える。
【００１５】
レベルシフト回路２０は、低電圧系の論理回路から出力される入力信号Ｖｉｎを入力する。レベルシフト回路２０は、高電圧系の電源電圧ＶＨと出力トランジスタＭＰ２のゲートとの間に接続されるＰチャネルトランジスタＭＰ１のゲートに入力信号Ｖｉｎをレベルシフトした信号を出力する。ツェナーダイオードＺＤは、出力トランジスタＭＰ２のゲート・ソース間に接続され、出力トランジスタＭＰ２を保護する。出力トランジスタＭＰ２のゲートには、さらに、電流源２２を介してＮチャネルトランジスタＭＮ１が接続され、電流源２４を介してＮチャネルトランジスタＭＮ２が接続される。
【００１６】
ＮチャネルトランジスタＭＮ１は、電流源２２と電源電圧ＧＮＤとの間に接続され、そのゲートには入力信号Ｖｉｎが印加される。ＮチャネルトランジスタＭＮ２は、電流源２４と電源電圧ＧＮＤとの間に接続され、そのゲートにはＡＮＤ回路１２の出力が接続される。
【００１７】
ＡＮＤ回路１２の入力の一方には入力信号Ｖｉｎが供給され、他方の入力には比較部１４の出力信号が供給される。なお、ここでは、ＡＮＤ回路１２は、比較部１４の出力信号の否定論理の信号で論理演算する。すなわち、入力信号Ｖｉｎがハイレベル、比較部１４の出力がローレベルのとき、ＡＮＤ回路１２はハイレベルを出力する。
【００１８】
比較部１４は、出力トランジスタＭＰ２のドレインとＡＮＤ回路１２との間に接続され、出力トランジスタＭＰ２のドレインと比較部１４との接続ノードから出力電圧Ｖｏｕｔが出力される。すなわち、出力トランジスタＭＰ２のドレインから出力される出力電圧Ｖｏｕｔが比較部１４に入力され、所定の電圧と比較された結果を示す信号がＡＮＤ回路１２に入力される。出力電圧Ｖｏｕｔと電源電圧ＧＮＤとの間に負荷回路３０が接続される。
【００１９】
ここでは、制御部１０は、比較部１４とＡＮＤ回路１２とを備えるとして説明するが、論理回路の閾値電圧を利用して、出力電圧Ｖｏｕｔを分圧した電圧を監視するように構成することもできる。論理回路は否定回路（インバータ回路）でよい。
【００２０】
ドライバ回路は、入力信号Ｖｉｎがローレベルからハイレベルに切り替わると、出力トランジスタＭＰ２をオン状態にして電源電圧ＶＨに基づいて負荷回路３０に出力電圧Ｖｏｕｔを供給する。このとき、出力トランジスタＭＰ２のゲート電圧を高速に充放電して出力電圧Ｖｏｕｔを急速に立ち上げる。
【００２１】
レベルシフト回路２０は、低電圧の論理信号である入力信号Ｖｉｎを入力し、ＰチャネルトランジスタＭＰ１を駆動できる電圧にレベルシフトしてＰチャネルトランジスタＭＰ１のゲートに供給する。ＰチャネルトランジスタＭＰ１は、オン状態になると、出力トランジスタＭＰ２のゲート電圧を上昇させて出力トランジスタＭＰ２をオフする。ツェナーダイオードＺＤは、出力トランジスタＭＰ２のゲート電圧が所定の電圧以上にならないように制限する。したがって、出力トランジスタＭＰ２のゲート電圧ＶＤは、電源電圧ＶＨからツェナーダイオードＺＤのツェナー電圧（降伏電圧）以上に低下しないように制御される。ツェナーダイオードＺＤは、その両端の電圧がツェナー電圧になると急激に電流を流すようになる。
【００２２】
電流源２２は、スイッチとして機能するＮチャネルトランジスタＭＮ１がオン状態のとき、出力トランジスタＭＰ２のゲートが接続されるノードから電流Ｉ１を流して出力トランジスタＭＰ２のゲート電圧を電源電圧ＧＮＤに引き下げるように動作する。また、電流源２４は、スイッチとして機能するＮチャネルトランジスタＭＮ２がオン状態のとき、出力トランジスタＭＰ２のゲートが接続されるノードから電流Ｉ２を流して出力トランジスタＭＰ２のゲート電圧を電圧ＧＮＤに引き下げるように動作する。ＮチャネルトランジスタＭＮ１、ＭＮ２は、同時にオン状態になるように制御され、ＮチャネルトランジスタＭＮ２は、出力電圧Ｖｏｕｔが所定の電圧になるとオフするように制御される。ＮチャネルトランジスタＭＮ２がオン状態のときに急速に出力トランジスタＭＰ２のゲート電圧を引き下げるように、電流源２２、２４の電流Ｉ１、Ｉ２は、電流Ｉ１＜＜電流Ｉ２となるように設定される。電流源２２、２４は、例えば図２に示されるように、抵抗Ｒ３、Ｒ４を用いてもよい。抵抗Ｒ３、Ｒ４の抵抗値ｒ３、ｒ４は、ｒ３＞＞ｒ４となるように設定される。図２に示されるように、スイッチとしてトランジスタを用いる場合、そのトランジスタのオン抵抗を利用して抵抗Ｒ３、Ｒ４を実現してもよい。また、カレントミラー回路を用いて定電流を流す電流源としてもよい。
【００２３】
比較部１４は、出力電圧Ｖｏｕｔを監視し、所定の電圧以上になるとその出力信号ＶＣをアクティブ（ここではハイレベル）にする。すなわち、出力電圧Ｖｏｕｔが所定の電圧に満たない場合には、出力信号ＶＣはローレベルであり、ＡＮＤ回路１２は、入力信号Ｖｉｎのレベルに基づいて出力信号をオン・オフすることになる。
【００２４】
比較部１４は、例えば図２に示されるように、抵抗Ｒ１、Ｒ２と、電源電圧ＶＨを抵抗Ｒ１、Ｒ２によって分圧された所定の電圧と出力電圧Ｖｏｕｔとを比較するコンパレータ１８とを備える。出力電圧Ｖｏｕｔが抵抗Ｒ１、Ｒ２によって分圧された電圧を超えると、コンパレータ１８はその出力ＶＣをハイレベルにする。このとき、ＡＮＤ回路１２は、不活性となる。出力電圧Ｖｏｕｔが分圧された電圧より低いときは、コンパレータ１８はその出力ＶＣをローレベルにするため、ＡＮＤ回路１２は入力信号Ｖｉｎに基づいて活性化する。
【００２５】
ＡＮＤ回路１２が活性化してハイレベルの信号を出力すると、ＮチャネルトランジスタＭＮ２はオン状態になり、電流源２４により設定される電流値の電流Ｉ２が流れる。すなわち、出力電圧Ｖｏｕｔが低いときに入力信号Ｖｉｎがハイレベルになると、ＮチャネルトランジスタＭＮ２がオン状態になって電流Ｉ２が流れる。一方、入力信号Ｖｉｎがハイレベルになると、ＮチャネルトランジスタＭＮ１がオン状態になり、電流源２２により設定される電流値の電流Ｉ１が流れる。したがって、出力電圧Ｖｏｕｔが所定の電圧より低いときには、入力信号Ｖｉｎがハイレベルになると、出力トランジスタＭＰ２のゲートは、ＰチャネルトランジスタＭＰ１によって電源電圧ＶＨ近くまで充電されている状態からＮチャネルトランジスタＭＮ１、ＭＮ２を介して電流Ｉ１、Ｉ２が流れて急速に放電される。
【００２６】
出力トランジスタＭＰ２のゲート・ソース間にはツェナーダイオードＺＤが接続されて保護されている。ＮチャネルトランジスタＭＮ１、ＭＮ２がオンすることにより電流Ｉ１、Ｉ２が流れて、出力トランジスタＭＰ２のゲート電圧ＶＤが急速に低下し、ツェナーダイオードＺＤに電流が流れ、ゲート・ソース間電圧は、ツェナーダイオードＺＤのツェナー電圧Ｖｚｄ以上にならないように制限される。電流Ｉ１＜＜電流Ｉ２であるから、ＮチャネルトランジスタＭＮ２がオン状態のままであれば、電流Ｉ２が殆どツェナーダイオードＺＤを流れることになる。出力電圧Ｖｏｕｔが所定の電圧に達していると、出力トランジスタＭＰ２は実効的にオン状態になっているため、出力トランジスタＭＰ２のゲート電圧ＶＤをその状態に固定してもよい。したがって、ゲート電圧ＶＤを維持するためにＮチャネルトランジスタＭＮ１をオン状態のままにしてＮチャネルトランジスタＭＮ２をオフ状態にすることができ、電流Ｉ２を流さずともよくなる。すなわち、無駄に電流を流さずに急速に出力トランジスタＭＰ２をオン状態にすることができる。
【００２７】
このように、本発明のドライバ回路は、入力信号Ｖｉｎがローレベルからハイレベルに切り替わって出力トランジスタＭＰ２がオンするときに、ＮチャネルトランジスタＭＮ１とともにＮチャネルトランジスタＭＮ２をオンにし、大電流を流して出力トランジスタＭＰ２を高速でオンさせる。出力電圧Ｖｏｕｔを比較部１４（コンパレータ１８）でモニタして出力電圧Ｖｏｕｔが所定の電圧以上になったらＮチャネルトランジスタＭＮ２をオフして消費電流を抑える。すなわち、出力ドライバを高速で動作させるためには出力ドライバのゲート電圧を急速に電源電圧ＧＮＤの方向に低下させる必要があるが、そのままでは消費電流が大きくなってしまう。出力トランジスタＭＰ２がオン状態になって出力負荷に電流が十分供給されると、ゲート電圧を急速に低下させる必要がなくなるため、ＮチャネルトランジスタＭＮ２をオフして電流源２４を流れる電流Ｉ２を停止して消費電流を削減する。
【００２８】
図２、図３を参照して、各部の電圧の変化を説明する。
【００２９】
入力信号Ｖｉｎがローレベルのとき（図３（ａ））、ＰチャネルトランジスタＭＰ１はオンし、ＮチャネルトランジスタＭＮ１、ＭＮ２はオフ状態にある。したがって、出力トランジスタＭＰ２のゲート電圧ＶＤは、電源電圧ＶＨとなり（図３（ｂ））、出力トランジスタＭＰ２はオフ状態であるため出力電圧Ｖｏｕｔは電源電圧ＧＮＤに等しくなり（図３（ｃ））、比較部１４の出力ＶＣはローレベルである（図３ｄ））。
【００３０】
入力信号Ｖｉｎがローレベルからハイレベルに変化すると（図３（ａ））、ＰチャネルトランジスタＭＰ１がオフし、ＮチャネルトランジスタＭＮ１、ＭＮ２がオンする。抵抗Ｒ３，Ｒ４を介して電流Ｉ１、Ｉ２が流れ（図３（ｅ））、これにより出力トランジスタＭＰ２のゲート電圧ＶＤが急速に低下する。低下電圧が閾値Ｖｔを超えると（図３（ｂ））、出力トランジスタＭＰ２はオンして出力電圧Ｖｏｕｔが上昇する（図３（ｃ））。その後、抵抗Ｒ３、ＮチャネルトランジスタＭＮ１を介して電流Ｉ１が流れるため、出力トランジスタＭＰ２のゲート電圧ＶＤは、徐々にツェナーダイオードＺＤによって制限される電圧（ＶＨ−Ｖｚｄ）に低下し、落ち着く。
【００３１】
図２に示されるように、コンパレータ１８が抵抗Ｒ１、Ｒ２によって分圧された電圧と出力電圧Ｖｏｕｔとを比較して出力する場合、出力電圧ＶｏｕｔがＶＨ×Ｒ２／（Ｒ１＋Ｒ２）以上になるとコンパレータの出力ＶＣがハイレベルになる（図３（ｄ））。ＡＮＤ回路１２の出力ＶＳがローレベルになるため、ＮチャネルトランジスタＭＮ２はオフして電流Ｉ２が流れなくなり（図３（ｅ））、消費電流が小さくなる。
【００３２】
また、入力信号Ｖｉｎがハイレベルからローレベルに変化するときは（図３（ａ））、ＮチャネルトランジスタＭＮ２はオフしたままＮチャネルトランジスタＭＮ１がオフしてＰチャネルトランジスタＭＰ１がオンする。ＰチャネルトランジスタＭＰ１のオン抵抗を小さく設定しておくことにより出力トランジスタＭＰ２のゲートは急速に電源電圧ＶＨに充電され（図３（ｂ））、出力トランジスタＭＰ２はオフする。
【００３３】
このように、出力トランジスタＭＰ２がオンするタイミングに合わせて消費電流を小さくすることが可能であり、出力トランジスタＭＰ２の動作速度を上げつつ効率よく消費電流を節約することが可能となる。
【００３４】
以上説明したように、出力電圧Ｖｏｕｔをモニタすることにより、出力電圧Ｖｏｕｔと同期して内部電流をカットすることができ、より精度良く消費電流を節約しつつドライバの動作速度を上げることが可能となる。
【００３５】
以上、実施の形態を参照して本願発明を説明したが、本願発明は上記実施の形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
【符号の説明】
【００３６】
１０  制御部
１２  ＡＮＤ回路
１４  比較部
１８  コンパレータ
２０  レベルシフト回路
２２、２４  電流源
３０  負荷回路
ＭＮ１、ＭＮ２  Ｎチャネルトランジスタ
ＭＰ１  Ｐチャネルトランジスタ
ＭＰ２  出力トランジスタ（Ｐチャネル）
Ｒ１、Ｒ２、Ｒ３、Ｒ４  抵抗
ＺＤ  ツェナーダイオード
【図１】
2012029162.tif 000003
【図２】
2012029162.tif 000004
【図３】
2012029162.tif 000005