(57)【要約】【課題】各ゲートとの寄生容量を抑えることによりＦＤＡの感度を向上する。【解決手段】ＦＤ部２と直接接続する領域３ａと重なる部分のＳＦトランジスタ４のゲート電極３の周囲の半導体基板８に溝部２ａに空洞がある。ゲート電極３の平面視領域３ａの周囲のうちのゲート電極３の両側および先端側の半導体基板８に溝部２ａを設け、溝部２ａが空洞のままであっても、溝部２ａが酸化膜よりも誘電率が低い層間膜で埋め込まれていても、ＳＦトランジスタ４のゲート電極３の寄生容量を低減することができ、これによって、ＦＤＡの感度を向上させることができる。【選択図】図１
2012119492.tif 000002
【特許請求の範囲】
【請求項１】
入射光を光電変換して信号電荷を生成する複数の光電変換部が設けられ、該複数の光電変換部または該光電変換部から電荷転送されてきた信号電荷をフローティング・ディフュージョン部に蓄積させ、該蓄積した信号電荷に応じた電位をゲート電極を介して増幅して撮像信号を出力する固体撮像素子において、
該フローティング・ディフュージョン部とその上の該ゲート電極とが直接接続領域を介して接続されており、該直接接続領域を含む該ゲート電極の平面視領域の周囲のうちの少なくともゲート電極両側の半導体基板に溝部が設けられている固体撮像素子。
【請求項２】
前記溝部は空洞であるかまたは、該溝部内に、酸化膜よりも誘電率が低い層間膜が埋め込まれている請求項１に記載の固体撮像素子。
【請求項３】
前記層間膜がｌｏｗ−ｋ膜である請求項２に記載の固体撮像素子。
【請求項４】
前記ｌｏｗ−ｋ膜が、ＳｉＯＣ、ＳｉＯＣＨ、ＳＯＤ（Ｓｐｉｎ  ｏｎ  Ｄｉｅｌｅｃｔｒｉｃｓ）、ＯＳＧ（Ｏｒｇａｎｏ  Ｓｉｌｉｃａ  Ｇｌａｓｓ）、Ｓｉ−Ｈ含有ＳｉＯ２、メチル基含有ＳｉＯ２、多孔質メチル基含有ＳｉＯ２、アモルファス・カーボンの何れかからなる膜である請求項３に記載の固体撮像素子。
【請求項５】
前記空洞のアスペクト比は、前記溝部上に堆積される層間膜が該空洞を埋め込まない大きさである請求項２に記載の固体撮像素子。
【請求項６】
前記溝部は、前記直接接続領域に重なる前記ゲート電極の先端部の両側と先端側の隣接３辺の周りの平面視コ字状に形成されている請求項１に記載の固体撮像素子。
【請求項７】
前記溝部は、前記直接接続領域に重なる前記ゲート電極の４角形先端部の周りの４角形リング状で平面視ロ字状に形成されている請求項１に記載の固体撮像素子。
【請求項８】
前記溝部の深さは、前記フローティング・ディフュージョン部を突き抜ける深さである請求項６に記載の固体撮像素子。
【請求項９】
前記溝部の深さは、前記フローティング・ディフュージョン部の電圧検出機能が阻害されない深さであるかまたは、該フローティング・ディフュージョン部の拡散層の深さの半分以下で該フローティング・ディフュージョン部上の酸化膜の膜厚分の深さ以上である請求項７に記載の固体撮像素子。
【請求項１０】
前記ゲート電極は、不純物がイオン注入されたポリシリコン膜で構成されているかまたは、拡散防止膜とその上の不純物注入のポリシリコン膜との積層構造で構成されている請求項１に記載の固体撮像素子。
【請求項１１】
ＣＣＤ型固体撮像素子またはＣＭＯＳ型固体撮像素子である請求項１に記載の固体撮像素子。
【請求項１２】
前記ＣＣＤ型固体撮像素子は、
前記複数の光電変換部が行方向および列方向にマトリクス状に設けられ、列方向の複数の光電変換部毎の各信号電荷を垂直方向電荷転送部でそれぞれ電荷転送し、各垂直方向電荷転送部でそれぞれ電荷転送されてきた各信号電荷を水平方向電荷転送部でそれぞれ電荷転送し、該水平方向電荷転送部でそれぞれ電荷転送されてきた信号電荷が前記フローティング・ディフュージョン部に転送されて電荷蓄積され、電荷蓄積された信号電荷の量に応じた電位を発生させ、この電位に応じて前記ゲート電極を介して信号増幅して撮像信号を出力する請求項１１に記載の固体撮像素子。
【請求項１３】
前記ＣＭＯＳ型固体撮像素子は、複数の画素部が設けられ、該複数の画素部のそれぞれに、
前記光電変換部が設けられ、該光電変換部に隣接して、該光電変換部からの信号電荷が電荷電圧変換部としての前記フローティング・ディフュージョン部に電荷転送するための前記ゲート電極を持つ電荷転送トランジスタと、該光電変換部毎に該電荷転送トランジスタにより該電荷電圧変換部に電荷転送された信号電荷が電圧変換され、この変換電圧に応じて増幅されて該画素部毎の撮像信号として読み出すための読出回路とを有する請求項１１に記載の固体撮像素子。
【請求項１４】
請求項１〜１３のいずれかに記載の固体撮像素子の製造方法であって、
前記ゲート電極および前記を形成するためにポリシリコン膜をエッチングする際に、ソース・フォロアー・トランジスタの該ゲート電極の周りのゲート酸化膜が除去されている半導体基板領域がエッチングされて前記溝部の形成時に生じた結晶欠陥を除去する熱処理工程を有している固体撮像素子の製造方法。
【請求項１５】
請求項１〜１３のいずれかに記載の固体撮像素子を画像入力デバイスとして撮像部に用いた電子情報機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被写体からの画像光を光電変換して撮像する半導体素子で構成された固体撮像素子およびその製造方法、この固体撮像素子を画像入力デバイスとして撮像部に用いた例えばデジタルビデオカメラおよびデジタルスチルカメラなどのデジタルカメラや、監視カメラなどの画像入力カメラ、スキャナ装置、ファクシミリ装置、テレビジョン電話装置、カメラ付き携帯電話装置などの電子情報機器に関する。
【背景技術】
【０００２】
この種の従来の固体撮像素子は、複数の光電変換部が２次元状でマトリクス状に配列されたＣＣＤなどの固体撮像デバイスである。この固体撮像デバイスは、例えばデジタルスチルカメラ（ＤＳＣ）、デジタルビデオカメラなどのデジタルカメラや、監視カメラなどの画像入力カメラ、さらにカメラ付携帯電話装置などに用いられている。
【０００３】
従来の固体撮像デバイスの出力アンプ部において、光電変換されて得た信号電荷は、出力アンプ部であるフローティング・ディフュージョン・アンプ（以下、ＦＤＡいう）で増幅されて撮像信号として出力される。即ち、水平転送の最終出力ゲートに所定電圧を印加することにより、水平転送されて来た各信号電荷が順次、ＦＤ部に蓄積され、ＦＤ部に接続されたソース・フォロアー（以下、ＳＦという）トランジスタのゲート電極の電位を変化させてソース領域からドレイン領域に導通させることにより各信号電荷は順次増幅されて撮像信号として出力される。
【０００４】
図１２は、従来の固体撮像デバイスの出力アンプ部におけるゲート電極およびフローティングディフュージョン部の接続構成例を模式的に示す縦断面図である。
【０００５】
図１２において、従来の固体撮像デバイスの出力アンプ部１２０において、ＦＤ部１２１とＳＦトランジスタのゲート電極１２２の接続方法としては、従来は、ＳＦトランジスタのゲート電極１２２の先端部に配置したコンタクトとそこに接続するＡｌ材料などからなるメタル配線１２３とを用いていたが、この手法では、大きなメタル配線１２３と最終出力ゲート間の寄生容量Ｃにより、ＦＤＡの感度が抑制される。
【０００６】
次に説明する特許文献１に示すように、ゲート電極の寄生容量を抑制し、ＦＤＡの感度を上げるために、ＦＤ部とゲート電極の下面で直接接続（Ｄｉｒｅｃｔ  Ｃｏｎｔａｃｔ）する技術がある。さらに、この特許文献１では、基板内の寄生容量を抑制する技術について開示されている。これを図１３〜図１５を用いて詳細に説明する。
【０００７】
図１３は、特許文献１に開示されている従来の固体撮像素子の概略的な構成図である。
【０００８】
図１３において、従来の固体撮像素子１００は、シリコン基板上に、フォトダイオードなどからなる複数の光電変換部ＰＤ（受光部）が行方向及び列方向のマトリクス状に配置されている。光電変換部ＰＤは、駆動時に受光した入射光を光電変換することにより信号電荷を生成する。光電変換部ＰＤの列同士の間には、列方向に延びた垂直電荷転送部１０１がそれぞれ形成されている。垂直電荷転送部１０１はそれぞれ、駆動時に光電変換部ＰＤから読み出された信号電荷を垂直方向に電荷転送する。さらに、各垂直電荷転送部１０１の最終段から、行方向に延びた水平電荷転送部１０２に接続されている。この水平電荷転送部１０２は、各垂直電荷転送部１０１の最終段から電荷転送された信号電荷を行方向に電荷転送して最終の出力アンプ部１０３に電荷転送する。
【０００９】
図１４は、図１３の出力アンプ１０３の構成例を模式的に示す平面図である。
【００１０】
図１４において、この出力アンプ１０３は、水平電荷転送部１０２の最終段に接続された電荷蓄積領域１０４と、この電荷蓄積領域１０４に接続されたフローティングディフュージョン部１０５（以下、ＦＤ部という）と、ＦＤ部１０５の電位をリセットするためのリセットゲート１０６と、ＦＤ部１０５の電位変化を検出して、それに応じた信号を出力する多段接続された増幅回路（ソースフォロア回路）とを有している。
【００１１】
ＦＤ部１０５には、増幅回路（ソースフォロア回路）の初段のＭＯＳトランジスタ１１４に設けられたポリシリコンからなるゲート電極１０７が接続されている。また、このＭＯＳトランジスタ１１４は、ゲート電極１０７と、ソース領域１０８およびドレイン領域１０９とによって構成されている。ＦＤ部１０５の表面には絶縁膜１１２が形成されており、この絶縁膜１１２には、ゲート電極１０７とＦＤ部１０５の接続位置に対応する位置に開口部１１２ａが形成されている。
【００１２】
図１５は、図１３の出力アンプ１０３における増幅回路のトランジスタのゲート電極１０７とフローティングディフュージョン部１０５とが接触する部位を示すＢＢ’線拡大断面図である。
【００１３】
図１５において、シリコン基板の表面側にＰウェル層１１０が形成され、Ｐウェル層１１０にＰＮ接合のＮ＋型の不純物領域からなるＦＤ部１０５が形成されている。また、半導体基板のＰウェル層１１０の表面側には、増幅回路の初段のＭＯＳトランジスタＦＤ等の素子を分離するためのフィールド酸化膜１１１が形成されている。このフィールド酸化膜１１１上および、ＦＤ部１０５上の絶縁膜１１２上には、拡散防止膜１１３が形成され、拡散防止膜１１３上に、増幅回路のの初段のＭＯＳトランジスタのゲート電極１０７が形成されている。このゲート電極１０７は、ＦＤ部１０５に拡散防止膜１１３および酸化膜の絶縁膜１１２の開口部１１２ａを介して接続される。拡散防止膜１１３は、少なくともゲート電極１０７とＦＤ部１０５との間に形成されている。拡散防止膜１１３は、ゲート電極１０７を構成するポリシリコン材料に不純物としてドーピングされたリンがＦＤ部１０５のＮ＋型領域に拡散することを防止する機能を有している。
【００１４】
この拡散防止膜１１３によって半導体基板側にリンが拡散することを防止することにより、リン拡散層が形成されることに起因して寄生容量が大きなることを防止でき、出力アンプ１０３の電荷検出感度の低下を防止している。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００９−８８２６３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
上記従来の構成では、ＦＤＡの感度低下の原因として、ＳＦトランジスタ１１４のゲート電極１０７とその近傍に位置する最終出力ゲート１１５（以下、ＯＧという）との間の寄生容量や、ＦＤ部１０５の信号電荷を排出し、リセットするリセットゲート１１６（以下、ＲＧという）との間の寄生容量もあり、これらがＦＤＡの感度を制限している要因になっている。
【００１７】
即ち、ＦＤＡの感度は、ＳＦトランジスタ１１４のゲート電極１０７の寄生容量を抑えることで改善するものの、従来の固体撮像素子１００では、その構造上、ＳＦトランジスタ１１４のゲート電極１０７の近傍にＲＧ１１６とＯＧ１１５が配置され、ＳＦトランジスタ１１４のゲート電極１０７とＲＧ１１６との間、または、ＳＦトランジスタ１１４のゲート電極１０７とＯＧ１１５との間に各寄生容量がそれぞれ発生し、これによって、ＦＤＡの感度が抑制されるという問題があった。
【００１８】
本発明は、上記従来の問題を解決するもので、各ゲートとの寄生容量を抑えることによりＦＤＡの感度を向上できる固体撮像素子およびその製造方法、この固体撮像素子を画像入力デバイスとして撮像部に用いた例えばカメラ付き携帯電話装置などの電子情報機器を提供することを目的とする。
【課題を解決するための手段】
【００１９】
本発明の固体撮像装素子は、射光を光電変換して信号電荷を生成する複数の光電変換部が設けられ、該複数の光電変換部または該光電変換部から電荷転送されてきた信号電荷をフローティング・ディフュージョン部に蓄積させ、該蓄積した信号電荷に応じた電位をゲート電極を介して増幅して撮像信号を出力する固体撮像素子において、該フローティング・ディフュージョン部とその上の該ゲート電極とが直接接続領域を介して接続されており、該直接接続領域を含む該ゲート電極の平面視領域の周囲のうちの少なくともゲート電極両側の半導体基板に溝部が設けられているものであり、そのことにより上記目的が達成される。
【００２０】
また、好ましくは、本発明の固体撮像素子における溝部は空洞であるかまたは、該溝部内に、酸化膜よりも誘電率が低い層間膜が埋め込まれている。
【００２１】
さらに、好ましくは、本発明の固体撮像素子における層間膜がｌｏｗ−ｋ膜である。
【００２２】
さらに、好ましくは、本発明の固体撮像素子におけるｌｏｗ−ｋ膜が、ＳｉＯＣ、ＳｉＯＣＨ、ＳＯＤ（Ｓｐｉｎ  ｏｎ  Ｄｉｅｌｅｃｔｒｉｃｓ）、ＯＳＧ（Ｏｒｇａｎｏ  Ｓｉｌｉｃａ  Ｇｌａｓｓ）、Ｓｉ−Ｈ含有ＳｉＯ２、メチル基含有ＳｉＯ２、多孔質メチル基含有ＳｉＯ２、アモルファス・カーボンの何れかからなる膜である。
【００２３】
さらに、好ましくは、本発明の固体撮像素子における空洞のアスペクト比は、前記溝部上に堆積される層間膜が該空洞を埋め込まない大きさである。
【００２４】
さらに、好ましくは、本発明の固体撮像素子における溝部は、前記直接接続領域に重なる前記ゲート電極の先端部の両側と先端側の隣接３辺の周りの平面視コ字状に形成されている。
【００２５】
さらに、好ましくは、本発明の固体撮像素子における溝部は、前記直接接続領域に重なる前記ゲート電極の４角形先端部の周りの４角形リング状で平面視ロ字状に形成されている。
【００２６】
さらに、好ましくは、本発明の固体撮像素子における溝部の深さは、前記フローティング・ディフュージョン部を突き抜ける深さである。
【００２７】
さらに、好ましくは、本発明の固体撮像素子における溝部の深さは、前記フローティング・ディフュージョン部の電圧検出機能が阻害されない深さであるかまたは、該フローティング・ディフュージョン部の拡散層の深さの半分以下で該フローティング・ディフュージョン部上の酸化膜の膜厚分の深さ以上である。
【００２８】
さらに、好ましくは、本発明の固体撮像素子におけるゲート電極は、不純物がイオン注入されたポリシリコン膜で構成されているかまたは、拡散防止膜とその上の不純物注入のポリシリコン膜との積層構造で構成されている。
【００２９】
さらに、好ましくは、本発明の固体撮像素子はＣＣＤ型固体撮像素子またはＣＭＯＳ型固体撮像素子である。
【００３０】
さらに、好ましくは、本発明の固体撮像素子におけるＣＣＤ型固体撮像素子は、前記複数の光電変換部が行方向および列方向にマトリクス状に設けられ、列方向の複数の光電変換部毎の各信号電荷を垂直方向電荷転送部でそれぞれ電荷転送し、各垂直方向電荷転送部でそれぞれ電荷転送されてきた各信号電荷を水平方向電荷転送部でそれぞれ電荷転送し、該水平方向電荷転送部でそれぞれ電荷転送されてきた信号電荷が前記フローティング・ディフュージョン部に転送されて電荷蓄積され、電荷蓄積された信号電荷の量に応じた電位を発生させ、この電位に応じて前記ゲート電極を介して信号増幅して撮像信号を出力する。
【００３１】
さらに、好ましくは、本発明の固体撮像素子におけるＣＭＯＳ型固体撮像素子は、複数の画素部が設けられ、該複数の画素部のそれぞれに、前記光電変換部が設けられ、該光電変換部に隣接して、該光電変換部からの信号電荷が電荷電圧変換部としての前記フローティング・ディフュージョン部に電荷転送するための前記ゲート電極を持つ電荷転送トランジスタと、該光電変換部毎に該電荷転送トランジスタにより該電荷電圧変換部に電荷転送された信号電荷が電圧変換され、この変換電圧に応じて増幅されて該画素部毎の撮像信号として読み出すための読出回路とを有する。
【００３２】
本発明の固体撮像装素子の製造方法は、本発明の上記固体撮像素子を製造する方法であって、前記ゲート電極および前記を形成するためにポリシリコン膜をエッチングする際に、ソース・フォロアー・トランジスタの該ゲート電極の周りのゲート酸化膜が除去されている半導体基板領域がエッチングされて前記溝部の形成時に生じた結晶欠陥を除去する熱処理工程を有しているものであり、そのことにより上記目的が達成される。
【００３３】
本発明の電子情報機器は、本発明の上記固体撮像素子を画像入力デバイスとして撮像部に用いたものであり、そのことにより上記目的が達成される。
【００３４】
上記構成により、以下、本発明の作用を説明する。
【００３５】
本発明においては、入射光を光電変換して信号電荷を生成する複数の光電変換部が設けられ、光電変換部から電荷転送されてきた信号電荷をフローティング・ディフュージョン部に蓄積させ、蓄積した信号電荷に応じた電位をゲート電極を介して増幅して撮像信号を出力する固体撮像素子において、フローティング・ディフュージョン部とその上のゲート電極とが直接接続領域を介して接続されており、直接接続領域を含むゲート電極の平面視領域の周囲のうちの少なくともゲート電極両側の半導体基板に溝部が設けられている。
【００３６】
これによって、ゲート電極の平面視領域の周囲のうちの少なくともゲート電極両側の半導体基板に溝部を設けたことにより、溝部が空洞のままであっても、溝部が酸化膜よりも誘電率が低い層間膜で埋め込まれても、ゲート電極と各ゲートＯＢ、ＲＧとの寄生容量を抑えることが可能となってＦＤＡの感度を向上可能となる。
【発明の効果】
【００３７】
以上により、本発明によれば、ゲート電極の平面視領域の周囲のうちの少なくともゲート電極両側の半導体基板に溝部を設けたため、溝部が空洞のままであっても、溝部が酸化膜よりも誘電率が低い層間膜で埋め込まれても、各ゲートとの寄生容量を抑えることによりＦＤＡの感度を向上させることができる。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施形態１における固体撮像素子の要部構成例を示す平面図である。
【図２】図１の固体撮像素子におけるＡＡ線縦断面図である。
【図３】（ａ）〜（ｄ）はそれぞれ、図１の固体撮像素子の製造方法における各製造工程（その１）を示す要部縦断面図である。
【図４】（ｅ）〜（ｈ）はそれぞれ、図１の固体撮像素子の製造方法における各製造工程（その２）を示す要部縦断面図である。
【図５】（ａ）〜（ｄ）はそれぞれ、本発明の実施形態２における固体撮像素子の製造方法における各製造工程（その１）を示す要部縦断面図である。
【図６】（ｅ）〜（ｈ）はそれぞれ、本発明の実施形態２における固体撮像素子の製造方法における各製造工程（その２）を示す要部縦断面図である。
【図７】本発明の実施形態３における固体撮像素子の要部構成例を示す平面図である。
【図８】（ａ）〜（ｄ）はそれぞれ、本発明の実施形態３における固体撮像素子の製造方法における各製造工程（その１）を示す要部縦断面図である。
【図９】（ｅ）〜（ｈ）はそれぞれ、本発明の実施形態３における固体撮像素子の製造方法における各製造工程（その２）を示す要部縦断面図である。
【図１０】本発明の実施形態１における固体撮像素子の変形例を示す平面図である。
【図１１】本発明の実施形態４として、本発明の実施形態１〜３のいずれかの固体撮像素子を撮像部に用いた電子情報機器の概略構成例を示すブロック図である。
【図１２】従来の固体撮像デバイスの出力アンプ部におけるゲート電極およびフローティングディフュージョン部の接続構成例を模式的に示す縦断面図である。
【図１３】特許文献１に開示されている従来の固体撮像素子の概略的な構成図である。
【図１４】図１３の出力アンプの構成例を模式的に示す平面図である。
【図１５】図１３の出力アンプにおける増幅回路のトランジスタのゲート電極とフローティングディフュージョン部とが接触する部位を示すＢＢ’線拡大断面図である。
【発明を実施するための形態】
【００３９】
以下に、本発明の固体撮像素子およびその製造方法の実施形態１〜３および、この固体撮像素子の実施形態１〜３のいずれかを画像入力デバイスとして撮像部に用いた例えばカメラ付き携帯電話装置などの電子情報機器の実施形態４について図面を参照しながら詳細に説明する。なお、各図における構成部材のそれぞれの厚みや長さなどは図面作成上の観点から、図示する構成に限定されるものではない。
【００４０】
（実施形態１）
図１は、本発明の実施形態１における固体撮像素子の要部構成例を示す平面図である。図２は、図１の本実施形態１の固体撮像素子１におけるＡＡ線縦断面図である。  
【００４１】
図１および図２において、本実施形態１の固体撮像素子１は、入射光の光量に応じて光電変換して信号電荷を生成する複数の受光部（光電変換部）が行方向および列方向にマトリクス状に設けられ、列方向の複数の受光部毎の各信号電荷を垂直方向電荷転送部（図示せず）でそれぞれ電荷転送し、各垂直方向電荷転送部（図示せず）でそれぞれ電荷転送されてきた各信号電荷を水平方向電荷転送部（図示せず）でそれぞれ電荷転送するようになっている。水平方向電荷転送部でそれぞれ電荷転送されてきた信号電荷はゲートＯＧを介してフローティング・ディフュージョン部２（ＦＤ部）に転送されて電荷蓄積され、電荷蓄積された信号電荷の量に応じた電位を発生させ、この電位に応じてゲート電極３を介してＳＦトランジスタ４によりソース領域５からドレイン領域６に導通させることにより信号増幅して撮像信号を出力するようになっている。ＦＤ部２とその上のゲート電極３の先端部に破線で囲った直接接続領域３ａを介して直接接続されており、直接接続領域３ａを含むゲート電極３の平面視先端部領域の周囲の半導体基板８に所定幅（ここでは０．０５μｍ）の空洞の溝部２ａ（深さ０．３μｍ以上）が設けられている。
【００４２】
所定幅の空洞の溝部２ａは、比誘電率＝１の空気のままであり、ゲート電極３、ゲートＲＧおよびゲートＯＧ上を含む半導体基板８の上方には層間酸化膜７が形成されている。この誘電率の低い空洞の溝部２ａによって、ＳＦトランジスタ４のゲート電極３とゲートＲＧ間および、ゲート電極３とゲートＯＧ間の各寄生容量を大幅に抑えることができて、増幅トランジスタのソース・フォロア・アンプ（以下、ＳＦＡという）の感度を向上させることができる。
【００４３】
ゲート電極３の先端部に破線で囲った直接接続領域３ａが平面視４角形の場合に、先端部を中央部に含む隣接３辺の周りに所定幅の空洞の溝部２ａが平面視コ字状に形成されている。
【００４４】
ゲート電極３は、不純物がイオン注入されたポリシリコン膜であり、ゲート電極３の先端部とＦＤ部２との間の直接接続領域３ａには半導体基板８上に形成されたゲート絶縁膜９は形成されておらず、ゲート電極３はＦＤ部２と直接接続されている。
【００４５】
上記構成により、本実施形態１の固体撮像素子１の製造方法について説明する。なお、検出回路部において、素子分離、ウェル形成などのイオン注入工程および熱処理工程は、一般的な公知の技術に従うものとする。ＳＦトランジスタ４のゲート電極３、ゲートＯＧおよびゲートＲＧは、最終のポリシリコン層で形成されるものとする。
【００４６】
図３（ａ）〜図３（ｄ）および図４（ｅ）〜図４（ｈ）はそれぞれ、図１の固体撮像素子１の製造方法における各製造工程を示す要部縦断面図である。
【００４７】
まず、図３（ａ）に示すように、半導体基板８上に、ＯＮＯ膜の下層の酸化膜８１、ＯＮＯ膜の窒化膜８２および、ＯＮＯ膜の上層の酸化膜８３の積層膜からなるゲート絶縁膜９を形成する。さらに半導体基板８の所定領域に不純物をイオン注入して、ＦＤ部２となる不純物拡散層を形成する。
【００４８】
次に、図３（ｂ）に示すように、ＦＤ部２の不純物拡散層上に、所定形状にパターニングされたレジストマスク１０をフォトリソグラフィ法により形成する。このレジストマスク１０を用いてエッチングすることにより、レジストマスク１０の開口部分でＦＤ部２の中央部分上の不要なゲート絶縁膜９を除去する。
【００４９】
続いて、図３（ｃ）に示すように、除去されて露出したＦＤ部２の中央部分上に、ゲート酸化膜１１を１００〜５００オングストロームの膜厚で半導体基板８（拡散層）の表面を酸化することにより形成する。
【００５０】
その後、図３（ｄ）に示すように、ゲート絶縁膜９およびゲート酸化膜１１上に、ゲート電極３の先端部とＦＤ部２との直接接続領域３ａおよびその周囲の溝部２ａとなる領域を開口した所定形状にパターニングされたレジストマスク１２をフォトリソグラフィ法により形成する。さらに、このレジストマスク１２を用いて、ゲート電極３の先端部とＦＤ部２との直接接続領域３ａの周囲に０．０５〜０．１５μｍはみ出した矩形領域のゲート酸化膜１１を除去する。フォトリソグラフィ法によって行い、ゲート酸化膜１１の除去は、エッチングによって行われる。
【００５１】
さらに、図４（ｅ）に示すように、ゲート絶縁膜９およびゲート酸化膜１１上で、ゲート酸化膜１１が除去されて露出したＦＤ部２上に、ポリシリコン材料１３を１０００〜５０００オングストロームの膜厚で堆積する。
【００５２】
さらに、図４（ｆ）に示すように、ポリシリコン材料１３上に、ゲート電極３、ゲートＯＧおよびゲートＲＧを形成するための所定形状にパターニングされたレジストマスク１４をフォトリソグラフィ法により形成する。このレジストマスク１４を用いてドライエッチングすることにより、レジストマスク１４の開口部分のポリシリコン材料１３を除去して、ゲート電極３、ゲートＯＧおよびゲートＲＧを形成する。このとき、露出していたＦＤ部２上であって、ゲート電極３の周囲の半導体基板８の表面、異方性エッチングのオーバー・エッチング量と同じ深さだけエッチングされて所定幅の溝部２ａが形成される。
【００５３】
さらに、図４（ｇ）に示すように、ポリシリコン膜のエッチングの際に半導体基板８のシリコン表面に形成された溝部２ａ付近に発生する結晶欠陥を除去する為に、薄い熱酸化膜１５を基板全面に形成する。
【００５４】
さらに、図４（ｈ）に示すように、ゲート電極３、ゲートＯＧおよびゲートＲＧ上、さらに所定幅の溝部２ａ上を含む半導体基板８の上方に層間酸化膜１６を堆積する。このとき、所定幅の溝部２ａ内を層間酸化膜１６で埋め込むことなく、所定幅の溝部２ａ内に空洞が形成されたままの状態で、基板面上に層間酸化膜１６が形成される。
【００５５】
この場合、所定幅の溝部２ａのアスペクト比は３以上であることが望ましい。例えば、直接接続領域３ａからのはみ出し量が０．１μｍで、半導体基板８のシリコンのオーバー・エッチング量が３０００オングストロームであれば、形成される半導体基板８の溝部２ａのアスペクト比は３（＝３０００オングストローム／０．１μｍ）になる。このことにより、その後の工程で層間酸化膜１６を堆積した際に、ＦＤ部２との直接接続領域３ａと重なるゲート電極３の先端部分の両側と先端側の半導体基板８の溝部２ａ内に層間酸化膜１６が入り込んで堆積されず、溝部２ａ内に空洞が形成される。
【００５６】
このように、ＳＴトランジスタ４のゲート電極３とゲートＲＧ間、ゲート電極３とゲートＯＧ間に、誘電率が低い溝部２ａの空洞が存在することにより、ＳＴトランジスタ４のゲート電極３とほぼ同電位が印加された領域の端とゲートＲＧ間の距離および、ゲート電極３とゲートＯＧ間の距離が半導体基板８に空洞が無い場合に比べて長くなる。
【００５７】
［静電容量］＝［誘電率］×［電極の面積］÷［電極間の距離］  （式１）
この式１に従えば、［電極間の距離］が長くなり、ＳＴトランジスタ４のゲート電極３の寄生容量を大幅に低減させることができる。
【００５８】
以上により、上記実施形態１によれば、ＦＤ部２と直接接続する領域３ａと重なる部分のＳＦトランジスタ４のゲート電極３の周囲の半導体基板８に溝部２ａに空洞がある。即ち、ゲート電極３の平面視領域３ａの周囲のうちのゲート電極３の両側および先端側の半導体基板８に溝部２ａを設け、溝部２ａが空洞（誘電率１で低い）のままであることにより、ＳＦトランジスタ４のゲート電極３の寄生容量を低減することができ、これによって、ＳＦＡの感度を向上させることができる。また、この溝部２ａの空洞がＳＦトランジスタ４のゲート電極３の先端側の半導体基板８にあることにより、ゲートＲＧの配置位置をＳＴトランジスタ４のゲート電極３との真横で無く、先端側にずらしても効果を得ることができ、レイアウトの自由度が上がり、チップ面積縮小にも貢献することができる。
【００５９】
なお、本実施形態１では、ゲート電極３は、不純物がイオン注入されたポリシリコン膜で構成したが、これに限らず、ゲート電極３が、拡散防止膜とその上の不純物注入のポリシリコン膜との積層構造で構成されていてもよい。この場合であっても、ゲート電極３とＦＤ部２との間には半導体基板８上に形成されたゲート絶縁膜９は形成されておらず、ゲート電極３はＦＤ部２と直接接続されている。拡散防止膜は、ゲート電極３を構成するポリシリコン材料に不純物としてドーピングされたリンがＦＤ部２のＮ＋型領域に拡散することを防止する。これによって、半導体基板８側にリンが拡散することを防止することにより、リン拡散層が形成されることに起因して寄生容量が大くなることを防止し、ＳＦＡの電荷検出感度の低下を防止することができる。
【００６０】
（実施形態２）
上記実施形態１の固体撮像素子１では、所定幅の空洞の溝部２ａは、内部が空洞であり、比誘電率＝１の空気としたが、本実施形態２の固体撮像素子１Ａでは、所定幅の空洞の溝部２ａ内を、比誘電率が通常の酸化膜より小さいｌｏｗ−ｋ膜で埋め込まれている場合について説明する。
【００６１】
本実施形態２の固体撮像素子１Ａでは、所定幅の溝部２ａ内を、誘電率が酸化膜よりも低いｌｏｗ−ｋ膜２１で埋め込む。これにより、ＳＦトランジスタ４のゲート電極３とゲートＲＧ間およびゲート電極３とゲートＯＧ間の各寄生容量を抑えることができて、ＳＦＡの感度を向上させることができる。また、所定幅の溝部２ａ内をｌｏｗ−ｋ膜２１で埋め込むことにより、ゲート電極３にドーピングされた不純物が半導体基板８のシリコン内を横方向にまで広がって拡散することによる寄生容量をも抑えることができる。
【００６２】
上記構成により、本実施形態２の固体撮像素子１Ａの製造方法について説明する。なお、検出回路部において、素子分離、ウェル形成などのイオン注入工程および熱処理工程は、一般的な公知の技術に従うものとする。ＳＦトランジスターのゲート電極３、ゲートＯＧおよびゲートＲＧは、最終のポリシリコン層で形成されるものとする。
【００６３】
図５（ａ）〜図５（ｄ）および図６（ｅ）〜図６（ｈ）はそれぞれ、本発明の実施形態２における固体撮像素子１Ａの製造方法における各製造工程を示す要部縦断面図である。なお、図５（ａ）〜図５（ｄ）および図６（ｅ）〜図６（ｈ）では、図３（ａ）〜図３（ｄ）および図４（ｅ）〜図４（ｈ）の構成部材と同様の作用効果を奏する部材には同一の番号を付けて説明している。
【００６４】
図５（ａ）〜図６（ｇ）までは、図３（ａ）〜図４（ｇ）までの製造工程と同様である。即ち、図５（ａ）〜図６（ｇ）において、ゲート酸化膜１１を１００〜５００オングストロームで半導体基板８の表面を酸化することにより形成する。さらに、ＦＤ部２との直接接続領域３ａと重なる部分のＳＦトランジスタ４のゲート電極３の周囲に設計上都合の良いはみ出した量だけはみ出した矩形領域のゲート酸化膜１１を除去する。この領域は、フォトリソグラフィ法によって行い、ゲート酸化膜１１の除去は、エッチングによって行う。さらに、電極材料としてポリシリコン材料１３を１０００〜５０００オングストロームの膜厚だけ堆積した後に、フォトリソグラフィ法および異方性エッチングにより、ＳＦトランジスタ４のゲート電極３、ゲートＲＧおよびゲートＯＧを形成する。このとき、露出していたＳＦトランジスタ４のゲート電極３の周囲のシリコン基板８は、異方性エッチングのオーバー・エッチング量と同じ深さだけエッチングされる。ポリシリコン材料１３のエッチングの際に半導体基板８に形成された溝部２ａ付近に発生する結晶欠陥を除去するために、薄い熱酸化膜１５を形成する処理が行われるのが望ましい。
【００６５】
本実施形態２の特徴部分は図６（ｈ）にある。図６（ｈ）に示すように、ゲート電極３、ゲートＯＧおよびゲートＲＧ上、さらに所定幅の溝部２ａ上を含む基板面上に、比誘電率が酸化膜より小さいｌｏｗ−ｋ膜などの層間膜１７を堆積する。このとき、所定幅の溝部２ａ内をｌｏｗ−ｋ膜などの層間膜１７で埋め込む。これによって、本実施形態２の固体撮像素子１Ａを製造することができる。
【００６６】
この場合、通常は、比誘電率が約３．８の酸化膜が堆積されるが、本実施形態２では、この層間膜１７として、比誘電率が３以下のｌｏｗ−ｋ膜を堆積させる。
【００６７】
［誘電率］＝［比誘電率］×［真空の誘電率］          （式２）
であり、式１および式２により、ＳＴトランジスタ４のゲート電極３とゲートＲＧ間、および、ゲート電極３とゲートＯＧ間の各静電容量は、酸化膜を堆積した場合より小さくなり、ＳＴトランジスタ４のゲート電極３とＲＧ６間、および、ゲート電極３とゲートＯＧ間の各寄生容量を低減することができる。
【００６８】
ここで、堆積するｌｏｗ−ｋ膜は、ＳｉＯＣ膜、ＳｉＯＣＨ膜、ＳＯＤ（Ｓｐｉｎ  ｏｎ  Ｄｉｅｌｅｃｔｒｉｃｓ）膜、ＯＳＧ（Ｏｒｇａｎｏ  Ｓｉｌｉｃａ  Ｇｌａｓｓ）膜、Ｓｉ−Ｈ含有ＳｉＯ２膜、メチル基含有ＳｉＯ２膜、多孔質メチル基含有ＳｉＯ２膜、アモルファス・カーボン膜のいずれでも良い。
【００６９】
以上により、上記実施形態２によれば、ＦＤ部２とゲート電極３とが直接接続する領域３ａと重なる部分のＳＦトランジスタ４のゲート電極３の周囲の半導体基板８の溝部２ａ内に、誘電率が酸化膜よりも低いｌｏｗ−ｋ膜である層間膜１７が堆積して埋め込まれていることにより、ＳＦトランジスタ４のゲート電極３の寄生容量を低減することができ、ＳＦＡの感度を向上させることができる。この溝部２ａ内のｌｏｗ−ｋ膜により、ゲート電極３にドーピングされた不純物が半導体基板８内を横方向にまで広がって拡散することによる寄生容量を抑えることができ、ＳＦＡの感度を向上させることができる。また、この溝部２ａ内のｌｏｗ−ｋ膜がＳＦトランジスタ４のゲート電極３の先端側の半導体基板８にあることにより、ゲートＲＧの配置位置をＳＴトランジスタ４のゲート電極３との真横で無く、先端側にずらしても効果を得ることができ、レイアウトの自由度が上がり、チップ面積縮小にも貢献することができる。
【００７０】
なお、本実施形態１、２では、所定幅の溝部２ａをＳＦトランジスタ４のゲート電極３の両側（ゲートＯＧおよびゲートＲＧの両側）だけでなく、先端側の３辺に設けたが、これに限らず、所定幅の溝部２ａをＳＦトランジスタ４のゲート電極３の両側（ゲートＯＧおよびゲートＲＧの両側）だけに設けてもよい。
【００７１】
また、本実施形態１、２では、所定幅の溝部２ａをＳＦトランジスタ４のゲート電極３の両側（ゲートＯＧおよびゲートＲＧの両側）だけでなく、先端側の３辺に設けたのは、図１０に示すようにゲートＲＧやゲートＯＧがＳＦトランジスタ４のゲート電極３の横に平行に配置されず、先端方向に傾けて配置する方が、チップ面積縮小の為に成り得るからである。
【００７２】
（実施形態３）
上記実施形態１，２では、所定幅の溝部２ａをＳＦトランジスタ４のゲート電極３の両側（ゲートＯＧおよびゲートＲＧの両側）だけでなく、先端側の３辺に設けた場合について説明したが、本実施形態３では、所定幅の溝部２ａをＳＦトランジスタ４のゲート電極３の両側および先端側の３辺だけではなく、ゲート電極３の先端部とＦＤ部２との間の平面視４角形の直接接続領域３ａの周囲４辺に所定幅の溝部２ａを設けた場合について説明する。
【００７３】
図７は、本発明の実施形態３における固体撮像素子の要部構成例を示す平面図である。なお、図７では、図１の構成部材と同様の作用効果を奏する部材には同一の番号を付して説明する。
【００７４】
図７において、本実施形態３の固体撮像素子１Ｂにおいて、ＦＤ部２とその上のゲート電極３の先端部に破線で囲った直接接続領域３ａを介して直接接続されており、直接接続領域３ａを含むゲート電極３の平面視先端部領域の周囲の半導体基板７に所定幅の空洞の溝部２ｂが設けられている。
【００７５】
所定幅の空洞の溝部２ｂは、比誘電率＝１の空気のままであり、ゲート電極３、ゲートＲＧおよびゲートＯＧ上を含む半導体基板８の上方には層間酸化膜７が形成されている。この誘電率の低い空洞の溝部２ｂによって、ＳＦトランジスタ４のゲート電極３とゲートＲＧ間および、ゲート電極３とゲートＯＧ間の各寄生容量を大幅に抑えることができて、増幅トランジスタのソース・フォロア・アンプ（以下、ＳＦＡという）の感度を向上させることができる。
【００７６】
ゲート電極３の先端部に破線で囲った直接接続領域３ａが平面視４角形の場合に、先端部を含む隣接４辺の周りに所定幅の空洞の溝部２ｂが平面視４角形のリング状で平面視ロ字状に形成されている。この場合に、空洞の溝部２ｂの深さは、上記実施形態１，２の溝部２ａの場合よりも浅く、ゲート酸化膜１１を貫通してＦＤ部２の拡散層内に形成されていればよい。上記実施形態１，２の溝部２ａの場合のようにＦＤ部２の拡散層を突き抜けていると、ＦＤ部２が直接接続領域３ａの周りに切れてしまって機能しないからである。したがって、空洞の溝部２ｂの深さは、ＦＤ部２の電圧検出機能が阻害されない程度の深さにする必要がある。極端には、膜厚が例えば０．０５μｍのゲート酸化膜１１を削除しただけでも、寄生容量の低下に多少の効果はある。空洞の溝部２ｂの深さは、ＦＤ部２の拡散層の深さを０．３μｍとした場合に、ＦＤ部２の拡散層の深さの半分程度とすれば、空洞の溝部２ｂの深さの範囲は、０．０５〜０．１５μｍとなる。空洞の溝部２ｂの幅がここでは０，０５μｍとする。
【００７７】
図８（ａ）〜図８（ｄ）および図９（ｅ）〜図９（ｈ）はそれぞれ、本発明の実施形態３における固体撮像素子１Ｂの製造方法における各製造工程を示す要部縦断面図である。なお、図８（ａ）〜図８（ｄ）および図９（ｅ）〜図９（ｈ）では、図３（ａ）〜図３（ｄ）および図４（ｅ）〜図４（ｈ）の構成部材と同様の作用効果を奏する部材には同一の番号を付して説明している。
【００７８】
図８（ａ）〜図９（ｅ）までは、図３（ａ）〜図４（ｅ）までの製造工程と同様である。即ち、図８（ａ）〜図９（ｅ）において、ゲート酸化膜１１を１００〜５００オングストローム（ここでは０，０５μｍ）で半導体基板８の表面を酸化することにより形成する。さらに、ＦＤ部２との直接接続領域３ａと重なる部分のＳＦトランジスタ４のゲート電極３の周囲に設計上都合の良いはみ出した量だけはみ出した矩形領域のゲート酸化膜１１を除去する。この領域は、フォトリソグラフィ法によって行い、ゲート酸化膜１１の除去は、エッチングによって行う。さらに、電極材料としてポリシリコン材料１３を１０００〜５０００オングストロームの膜厚だけ堆積する。
【００７９】
本実施形態２の特徴部分は図９（ｆ）〜図９（ｈ）にある。
【００８０】
ポリシリコン材料１３の堆積後、図９（ｆ）に示すように、ポリシリコン材料１３上に、ゲート電極３、ゲートＯＧおよびゲートＲＧを形成するための所定形状にパターニングされたレジストマスク１４をフォトリソグラフィ法により形成する。このレジストマスク１４を用いてドライエッチングすることにより、レジストマスク１４の開口部分のポリシリコン材料１３を除去して、ゲート電極３、ゲートＯＧおよびゲートＲＧを形成する。このとき、露出していたＦＤ部２上であって、ゲート電極３の周囲の半導体基板８の表面、異方性エッチングのオーバー・エッチング量と同じ深さだけエッチングされて所定幅の溝部２ｂが形成される。この場合の所定幅の溝部２ｂの深さはＦＤ部２の拡散層の深さの半分以下とする。
【００８１】
続いて、図９（ｇ）に示すように、ポリシリコン膜のエッチングの際に半導体基板８のシリコン表面に形成された溝部２ｂ付近に発生する結晶欠陥を除去する為に、薄い熱酸化膜１５を基板全面に形成する。
【００８２】
その後、図９（ｈ）に示すように、ゲート電極３、ゲートＯＧおよびゲートＲＧ上、さらに所定幅の溝部２ｂ上を含む半導体基板８の上方に層間酸化膜１６を堆積する。このとき、所定幅の溝部２ｂ内を層間酸化膜１６で埋め込むことなく、所定幅の溝部２ｂ内に空洞が形成されたままの状態で、基板面上に層間酸化膜１６が形成される。
【００８３】
この場合、所定幅の溝部２ｂを空洞にするためにアスペクト比は３以上であることが望ましい。例えば、直接接続領域３ａからのはみ出し量が０．１μｍで、半導体基板８のシリコンのオーバー・エッチング量が３０００オングストロームであれば、形成される半導体基板８の溝部２ｂのアスペクト比は３（＝３０００オングストローム／０．１μｍ）になる。このことにより、その後の工程で層間酸化膜１６を堆積した際に、ＦＤ部２との直接接続領域３ａと重なるゲート電極３の先端部分の両側と先端側の半導体基板８の溝部２ａ内に層間酸化膜１６が入り込んで堆積されず、溝部２ｂ内に空洞が形成される。
【００８４】
このように、ＳＴトランジスタ４のゲート電極３とゲートＲＧ間、ゲート電極３とゲートＯＧ間に、誘電率が低い溝部２ｂの空洞が存在することにより、ＳＴトランジスタ４のゲート電極３とほぼ同電位が印加された領域の端とゲートＲＧ間の距離および、ゲート電極３とゲートＯＧ間の距離が半導体基板８に空洞が無い場合に比べて長くなる。
【００８５】
以上により、上記実施形態３によれば、ＦＤ部２と直接接続する領域３ａと重なる部分のＳＦトランジスタ４のゲート電極３の周囲の半導体基板８に溝部２ｂに空洞があることにより、ＳＦトランジスタ４のゲート電極３の寄生容量を低減することができ、これによって、ＳＦＡの感度を向上させることができる。また、この溝部２ｂの空洞がＳＦトランジスタ４のゲート電極３の先端側の半導体基板８にあることにより、ゲートＲＧの配置位置をＳＴトランジスタ４のゲート電極３との真横で無く、先端側にずらしても効果を得ることができ、レイアウトの自由度が上がり、チップ面積縮小にも貢献することができる。
【００８６】
なお、上記実施形態１〜３では、ＣＣＤ型固体撮像素子として、複数の光電変換部が行方向および列方向にマトリクス状に設けられ、列方向の複数の光電変換部毎の各信号電荷を垂直方向電荷転送部でそれぞれ電荷転送し、各垂直方向電荷転送部でそれぞれ電荷転送されてきた各信号電荷を水平方向電荷転送部でそれぞれ電荷転送し、この水平方向電荷転送部でそれぞれ電荷転送されてきた信号電荷をＦＤ部２に転送されて電荷蓄積され、電荷蓄積された信号電荷の量に応じた電位を発生させ、この電位に応じてゲート電極３を介して信号増幅して撮像信号を出力する場合について説明したが、これに限らず、ＣＭＯＳ型固体撮像素子にも上記実施形態１〜３を適用することができる。
【００８７】
この場合、ＣＭＯＳ型固体撮像素子は、複数の画素部がマトリクス状に設けられ、複数の画素部のそれぞれに、画素部毎に光電変換部が設けられ、この光電変換部に隣接して、光電変換部からの信号電荷が電荷電圧変換部としてのＦＤ部２に電荷転送するためのゲート電極３を持つ電荷転送トランジスタと、光電変換部毎に電荷転送トランジスタにより電荷電圧変換部に電荷転送された信号電荷が電圧変換され、この変換電圧に応じて増幅されて画素部毎の撮像信号として読み出すための読出回路とを有している。
【００８８】
（実施形態４）
図１１は、本発明の実施形態３として、本発明の実施形態１〜３のいずれかの固体撮像素子を撮像部に用いた電子情報機器の概略構成例を示すブロック図である。
【００８９】
図１１において、本実施形態３の電子情報機器９０は、上記実施形態１〜３のいずれかの固体撮像素子１、１Ａ、１Ｂまたは１Ｃからの撮像信号に対して所定の信号処理をしてカラー画像信号を得る固体撮像装置９１と、この固体撮像装置９１からのカラー画像信号を記録用に所定の信号処理した後にデータ記録可能とする記録メディアなどのメモリ部９２と、この固体撮像装置９１からのカラー画像信号を表示用に所定の信号処理した後に液晶表示画面などの表示画面上に表示可能とする液晶表示装置などの表示部９３と、この固体撮像装置９１からのカラー画像信号を通信用に所定の信号処理をした後に通信処理可能とする送受信装置などの通信部９４と、この固体撮像装置９１からのカラー画像信号を印刷用に所定の印刷信号処理をした後に印刷処理可能とするプリンタなどの画像出力部９５とを有している。なお、この電子情報機器９０として、これに限らず、固体撮像装置９１の他に、メモリ部９２と、表示部９３と、通信部９４と、プリンタなどの画像出力部９５とのうちの少なくともいずれかを有していてもよい。
【００９０】
この電子情報機器９０としては、前述したように例えばデジタルビデオカメラ、デジタルスチルカメラなどのデジタルカメラや、監視カメラ、ドアホンカメラ、車載用後方監視カメラなどの車載用カメラおよびテレビジョン電話用カメラなどの画像入力カメラ、スキャナ装置、ファクシミリ装置、カメラ付き携帯電話装置および携帯端末装置（ＰＤＡ）などの画像入力デバイスを有した電子機器が考えられる。
【００９１】
したがって、本実施形態４によれば、この固体撮像装置９１からのカラー画像信号に基づいて、これを表示画面上に良好に表示したり、これを紙面にて画像出力部９５により良好にプリントアウト（印刷）したり、これを通信データとして有線または無線にて良好に通信したり、これをメモリ部９２に所定のデータ圧縮処理を行って良好に記憶したり、各種データ処理を良好に行うことができる。
【００９２】
以上のように、本発明の好ましい実施形態１〜４を用いて本発明を例示してきたが、本発明は、この実施形態１〜４に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態１〜４の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【産業上の利用可能性】
【００９３】
本発明は、被写体からの画像光を光電変換して撮像する半導体素子で構成された固体撮像素子およびその製造方法、この固体撮像素子を画像入力デバイスとして撮像部に用いた例えばデジタルビデオカメラおよびデジタルスチルカメラなどのデジタルカメラや、監視カメラなどの画像入力カメラ、スキャナ装置、ファクシミリ装置、テレビジョン電話装置、カメラ付き携帯電話装置などの電子情報機器の分野において、ゲート電極の平面視領域の周囲のうちの少なくともゲート電極両側の半導体基板に溝部を設けたため、溝部が空洞のままであっても、溝部が酸化膜よりも誘電率が低い層間膜で埋め込まれても、各ゲートとの寄生容量を抑えることによりＦＤＡの感度を向上させることができる。
【符号の説明】
【００９４】
１、１Ａ、１Ｂ、１Ｃ  固体撮像素子
２  ＦＤ部（フローティング・ディフュージョン部）
２ａ、２ｂ  溝部
３  ゲート電極
３ａ  直接接続領域
４  ＳＦトランジスタ
５  ソース領域
６  ドレイン領域
７、１６  層間酸化膜
８  半導体基板
８１  ＯＮＯ膜の下層の酸化膜
８２  ＯＮＯ膜の窒化膜
８３  ＯＮＯ膜の上層の酸化膜
９  ゲート絶縁膜
１０，１２、１４  レジストマスク
１１  ゲート酸化膜
１３  ポリシリコン材料（ポリシリコン膜）
１５  熱酸化膜
１７  層間膜（ｌｏｗ−ｋ膜）
９０  電子情報機器
９１  固体撮像装置
９２  メモリ部
９３  表示部
９４  通信部
９５  画像出力部
【図１】
2012119492.tif 000003
【図２】
2012119492.tif 000004
【図３】
2012119492.tif 000005
【図４】
2012119492.tif 000006
【図５】
2012119492.tif 000007
【図６】
2012119492.tif 000008
【図７】
2012119492.tif 000009
【図８】
2012119492.tif 000010
【図９】
2012119492.tif 000011
【図１０】
2012119492.tif 000012
【図１１】
2012119492.tif 000013
【図１２】
2012119492.tif 000014
【図１３】
2012119492.tif 000015
【図１４】
2012119492.tif 000016
【図１５】
2012119492.tif 000017