(57)【要約】  【課題】  クラックを生じ易くなり、クラックにＩｎなどが集中し易くなり、これが短絡パス形成となるため、リークの原因となる場合があった。  【解決手段】  下部電極層上に設けられた、Ｉ−Ｂ族元素、III−Ｂ族元素およびVI−Ｂ族元素を含む光吸収層と、該光吸収層上に設けられた、II−Ｂ族元素およびVI−Ｂ族元素を含む第１半導体層とを有する光電変換素子であって、前記第１半導体層は、前記光吸収層側の方が前記第１半導体層の上部電極側よりも分子密度が高いこと。【選択図】  図２
2012119406.tif 000002
【特許請求の範囲】
【請求項１】
下部電極層上に設けられた、Ｉ−Ｂ族元素、III−Ｂ族元素およびVI−Ｂ族元素を含む光吸収層と、該光吸収層上に設けられた、II−Ｂ族元素およびVI−Ｂ族元素を含む第１半導体層とを有する光電変換素子であって、
前記第１半導体層は、前記光吸収層側の方が前記第１半導体層の上部電極側よりも分子密度が高い光電変換素子。
【請求項２】
前記光吸収層と前記第１半導体層との間にIII−Ｂ族元素およびVI−Ｂ族元素を含む第２半導体層をさらに有する請求項１に記載の光電変換素子。
【請求項３】
前記第１半導体層上にIII−Ｂ族元素およびVI−Ｂ族元素を含む第２半導体層をさらに有する請求項１に記載の光電変換素子。
【請求項４】
前記第１半導体層における前記II−Ｂ族元素の組成が５０〜６５原子％であり、前記VI−Ｂ族元素の組成が３５〜５０原子％である請求項１〜３のいずれかに記載の光電変換素子。
【請求項５】
請求項１〜３のいずれかに記載の光電変換素子の製造方法であって、
II−Ｂ族元素とVI−Ｂ族元素とを含むアルカリ水溶液を用いたＣＢＤ法によって前記第１半導体層を成膜する際に、
前記II−Ｂ族元素の濃度よりも前記VI−Ｂ族元素の濃度が高くなるように維持しつつ、
前記アルカリ水溶液の温度を単調増加して上昇するように制御する光電変換素子の製造方法。
【請求項６】
前記アルカリ水溶液のモル濃度を２〜３．５ｍｏｌ/Ｌとする請求項５に記載の光電変換素子の製造方法。
【請求項７】
前記アルカリ水溶液の温度を２０〜６０℃とする請求項５または６に記載の光電変換素子の製造方法。
【請求項８】
前記アルカリ水溶液としてアンモニア水溶液を用いる請求項５〜７のいずれかに記載の光電変換素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光電変換素子及びその製造方法に関する。
【背景技術】
【０００２】
光電変換素子は年々さらに光電変換効率の高いものが求められてきており、このような光電変換素子の光吸収層としてＣＩＳ膜あるいはＣＩＧＳ膜が用いられ、それらの光吸収層上に積層する最適なバッファ層の開発が進められている。
【０００３】
このようなバッファ層としては、例えば特許文献１においては、Ｃｄ−Ｓ結合を有する有機化合物を熱分解法により形成したＣｄＳ膜をバッファ層として用いることなどが記載されている。
【０００４】
また、特許文献２においては、ＣＢＤ法により形成したＣｄＳ膜をバッファ層として用いることが記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−３０８３５３号公報
【特許文献２】米国特許第４６１１０９１号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ＣｄＳなどのバッファ層に欠陥が存在した場合、さらに上部電極層を成膜するとセル特性としてはリークが発生してしまう場合があった。なおここで上部電極層とは透明導電膜のことである。例えば図７、８（ａ）のように上部電極層５にクラック１１を生じ易くなり、特に図８（ｂ）、（ｃ）のように凹部分に発生し易い。このような現象は、特に図１０のようにエピタキシャル成長した半導体層４が、光吸収層３側から上部電極層５側にかけて、結晶性を維持している場合に、成膜による内部応力が開放されないままとなるため、クラックが発生し易くなると考えられる。
【０００７】
またはクラック１１にＩｎなどが集中し易くなり、これが短絡パス形成となるため、リークの原因となる場合があった。
【課題を解決するための手段】
【０００８】
上記に鑑みて本発明は、下部電極層上に設けられた、Ｉ−Ｂ族元素、III−Ｂ族元素およびVI−Ｂ族元素を含む光吸収層と、該光吸収層上に設けられた、II−Ｂ族元素およびVI−Ｂ族元素を含む第１半導体層とを有する光電変換素子であって、前記第１半導体層は、前記光吸収層側の方が前記第１半導体層の上部電極側よりも分子密度が高い。
【０００９】
また本発明の製造方法は、II−Ｂ族元素とVI−Ｂ族元素とを含むアルカリ水溶液を用いたＣＢＤ法によって前記第１半導体層を成膜する際に、前記II−Ｂ族元素の濃度よりも前記VI−Ｂ族元素の濃度が高くなるように維持しつつ、前記アルカリ水溶液の温度を単調増加して上昇するように制御する。
【発明の効果】
【００１０】
本発明によれば、第１半導体層の光吸収層側での圧縮応力を上部電極層側に向けて漸次応力開放するという作用があり、よって、光吸収層−上部電極間でのクラックが少なくな
り、光吸収層−上部電極層間におけるリークが低減され、変換効率が向上する。
【００１１】
また本発明の製造方法によれば、第１半導体層の光吸収層側の高分子密度化して、第１半導体層の根元から発生するクラックを抑制できる。
【図面の簡単な説明】
【００１２】
【図１】本実施形態の光電変換素子に係る光電変換素子の全体構成の斜視断面図である。
【図２】本実施形態の光電変換素子に係る一実施形態の層構成の断面模式図である。
【図３】本実施形態の光電変換素子に係る他の実施形態の層構成の断面模式図である。
【図４】本実施形態の光電変換素子に係るほかの実施形態の層構成の断面模式図である。
【図５】本実施形態の光電変換素子に係る表面の写真である。
【図６】本実施形態の光電変換素子に係る断面の写真である。
【図７】従来の光電変換素子に係る表面の写真である。
【図８】（ａ）は従来の光電変換素子に係る断面の写真であり、（ｂ）および（ｃ）は拡大写真である。
【図９】本発明における分子密度の測定方法を説明するためのものであり、（ａ）は写真代用図、（ｂ）は断面模式図である。
【図１０】従来の光電変換素子に係る層構成の断面模式図である。
【発明を実施するための形態】
【００１３】
以下、本発明の一実施形態を図面に基づいて説明する。
【００１４】
＜光電変換素子＞
図１のように光電変換装置は、基板の上に複数の光電変換素子を並設した構成を有する。
【００１５】
各光電変換素子２０は、下部電極９と、光吸収層３と、第１半導体層１と、第２半導体層２と、上部電極層５、７と、グリッド電極８とを主として備える。
【００１６】
光電変換装置２１においては、上部電極層５、７およびグリッド電極８が設けられた側の主面が受光面側となっている。
【００１７】
＜基板＞
基板１は、複数の光電変換素子２０を支持するためのものである。基板１に用いられる材料としては、ガラス、セラミックス、樹脂、および金属などが挙げられる。ここでは、基板１として、厚さ１〜３ｍｍ程度の青板ガラス（ソーダライムガラス）が用いられているものとする。
【００１８】
＜下部電極＞
下部電極層２は、基板１の一主面上に設けられた、Ｍｏ、Ａｌ、Ｔｉ、Ｔａ、またはＡｕなどの金属、あるいはこれらの金属の積層構造体からなる導体である。
【００１９】
下部電極層２は、スパッタリング法または蒸着法などの公知の薄膜形成方法を用いて、０．２〜１μｍ程度の厚みに形成される。
【００２０】
＜光吸収層＞
光吸収層３は、下部電極層９の上に設けられた、カルコパライト系（以下ＣIＳ系とも言う）のＩ−III−VI族化合物からなる、ｐ型の導電型を有する半導体層である。この光吸収層４は、１〜３μｍ程度の厚みを有している。
【００２１】
ここで、Ｉ−III−VI族化合物とは、Ｉ−Ｂ族元素と、III−Ｂ族元素とVI−Ｂ族元素（換言すれば、１１族元素、１３族元素、１６族元素ともいう）との化合物であり、本実施形態としては、Ｃｕ（Ｉｎ、Ｇａ）Ｓｅ２（以下、ＣＩＧＳとも言う）などが挙げられる。
【００２２】
このような光吸収層３については、スパッタ法、蒸着法などのいわゆる真空プロセスによって形成可能であるほか、光吸収層４の構成元素を含む溶液を下部電極層９の上に塗布し、その後、乾燥・熱処理を行う、いわゆる塗布法あるいは印刷法と称されるプロセスによって形成することもできる。
【００２３】
＜第１半導体層＞
第１半導体層４ａは、該光吸収層３の導電型とは異なるｎ型の導電型を有するとともに、II−Ｂ族元素およびVI−Ｂ族元素を含む半導体層である。
【００２４】
第１半導体層４ａは、光吸収層３がＩ−III−VI族化合物半導体によって構成される場合に、光吸収層３とヘテロ接合する態様で設けられる。
【００２５】
光電変換素子２０では、このヘテロ接合を構成する光吸収層３または第１半導体層４ａとにおいて光電変換が生じる。
【００２６】
また、本実施形態においては、第１半導体層４ａはＣＢＤ法（ケミカルバス成膜法）によって、例えばＣｄＳ、ＺｎＳ系の組成で構成され、１〜３０ｎｍの厚みに形成されることが好ましい。
【００２７】
＜第２半導体層＞
第２半導体層４ｂは、光吸収層３の導電型とは異なるｎ型の導電型を有するとともに、III−Ｂ族元素およびVI−Ｂ族元素を含む半導体層である。
【００２８】
また、本実施形態においては、第２半導体層４ｂはスパッタ法、蒸着法などによって形成されることが好ましい。
【００２９】
このような第２半導体層４ｂの存在によって、上部電極層７と光吸収層３との間におけるリーク電流の発生が抑制される。
【００３０】
＜上部電極層＞
上部電極層７は、第１半導体層４ａ、第２半導体層４ｂの上に設けられた、ｎ型の導電型を有する透明導電膜である。
【００３１】
上部電極層７は、光電変換層において生じた電荷を第１半導体層４ａまたは第２半導体層４ｂを介して取り出す電極として設けられており、上部電極層７は第１半導体層４ａおよび第２半導体層４ｂよりも低い抵抗率を有する物質、例えば錫を含んだ酸化インジウム（ＩＴＯ）などによって構成され、スパッタ法、蒸着法などによって形成される。
【００３２】
なお、第１半導体層４ａ、第２半導体層４ｂ、上部電極層７は、光吸収層３が吸収する光の波長領域に対して光透過性を有する物質によって構成されることが好ましく、また、第１半導体層４ａ、第２半導体層４ｂ、上部電極層７は、絶対屈折率が略同一であることが好ましい。これにより、光吸収層３での光の吸収効率の低下が抑制される。
【００３３】
＜グリッド電極＞
グリッド電極８はＡｇなどの金属からなる集電部８ａと連結部８ｂ（不図示）とからな
り、光電変換素子２０において発生して上部電極層７において取り出された電荷を集電する役割を担う。これにより上部電極層７の薄層化が可能となる。
【００３４】
グリッド電極８は、導電性と、光吸収層３への光透過性とを考慮すると、５０〜４００μｍの幅を有することが好ましい。
【００３５】
以下、本発明の一実施形態について詳細に説明する。
【００３６】
＜第１実施形態＞
本実施形態は、下部電極層上に設けられた、Ｉ−Ｂ族元素、III−Ｂ族元素およびVI−Ｂ族元素を含む光吸収層と、該光吸収層上に設けられた、II−Ｂ族元素およびVI−Ｂ族元素を含む第１半導体層とを有する光電変換素子であって、第１半導体層は、光吸収層側の方が第１半導体層の上部電極側よりも分子密度が高い。これにより、半導体層でのクラックを低減することができる。
【００３７】
図２のように光吸収層３の上に第１半導体層４ａ、上部電極層５が順に形成され、第１半導体層４ａでは光吸収層３側の分子密度が高いことが模式的に示されている。
【００３８】
分子密度が高い部分である結晶質な領域の内部応力が、分子密度が低い部分である非晶質な領域や空隙へ開放されるという作用があるためクラックが低減される。
【００３９】
仮に図１０のように、光吸収層３側から上部電極層５側にかけて、結晶性を維持している場合には、成膜による内部応力が開放されないままとなり、さらに、隣接する光吸収層３や上部電極層５との格子定数が不整合であることにより、界面を起点とするクラックが発生し易くなる場合が多くなる。
【００４０】
ここで分子密度が高いとは、図９（ａ）の実際のＴＥＭ画像、図９（ｂ）の模式図にて示すように、所定範囲における分子９の密度が高いことを意味するものである。
【００４１】
図９（ａ）において、分子９とは球状体に見える粒の一つ一つであり、点線の所定領域内において、この球状体の粒の数をカウントすることで分子密度を測定することができる。
【００４２】
カウントされる分子９の径は、０．３−０．４ｎｍであり、点線で示した所定範囲は５ｎｍ四方である。
【００４３】
図９（ａ）のＴＥＭ写真において、分子９以外の領域は空隙あるいは非晶質部分であり、空隙では応力が緩和され、非晶質部分では応力が生じずらい。
【００４４】
図９のように、分子が結晶配列しているエピタキシャルな領域では分子密度は高くなるが、アモルファスな領域では、分子２として確認できる数は少なくなり、分子密度は低くなる。
【００４５】
＜第２実施形態＞
本実施形態は、光吸収層と第１半導体層との間にIII−Ｂ族元素およびVI−Ｂ族元素を含む第２半導体層をさらに有する。
【００４６】
図３のように光吸収層３の上に第２半導体層４ｂ、第１半導体層４ａ、上部電極層５が順に形成され、第１半導体層４ａでは第２半導体層４ｂ側の分子密度が高いことが模式的に示されている。
【００４７】
ここで第２半導体層４ｂは、光吸収層３の信頼性向上および製造時の損傷を低減するために設けられるものである。
【００４８】
第１半導体層４ａの内部応力は、密度が低くなる上部電極層５側に解放されるため、密度が高い第２半導体層４ｂ側での内部応力を低減することができ、第２半導体層４ｂでのクラックを低減することができる。
【００４９】
＜第３実施形態＞
本実施形態は、第１半導体層上にIII−Ｂ族元素およびVI−Ｂ族元素を含む第２半導体層をさらに有する。
【００５０】
図４のように光吸収層３の上に第１半導体層４ａ、第２半導体層４ｂ、上部電極層５が順に形成され、第１半導体層４ａでは光吸収層３側の分子密度が高いことが模式的に示されている。
【００５１】
ここで第２半導体層４ｂは、光吸収層３および第１半導体層４ａの信頼性向上および製造時の損傷を低減するために設けられるものである。
【００５２】
第１半導体層４ａの内部応力は、密度が低くなる上部電極層５側の方向に解放され緩和されていくので、第２半導体層４ｂ側へ内部応力が伝播することを低減することができ、第２半導体層４ｂでのクラックを低減することができる。
【００５３】
以上によれば、第１半導体層４ａの光吸収層３側での圧縮応力を上部電極層５側に向けて漸次応力を開放することができる。
【００５４】
よって、第１半導体層４ａでのクラック１１が少なくなり、光吸収層３と上部電極層５との間によるリークが低減されるので、変換効率を向上することができる。これにより、例えば図５、６のようにクラック１１が殆ど確認されない光電変換素子２０を得ることができる。
【００５５】
さらに上述の第１−３実施形態においては、第１半導体層におけるII−Ｂ族元素の組成が５０〜６５原子％であり、VI−Ｂ族元素の組成が３５〜５０原子％である。これにより、光電変換効率を最大にし易く好ましい。ここでII−Ｂ族元素の濃度と、VI−Ｂ族元素の濃度との和は１００原子％である必要はなく、他の添加物が混ざっていてもよい。
【００５６】
＜光電変換素子の製造方法＞
次に、上記構成を有する光電変換装置の製造プロセスについて説明する。
【００５７】
以下においては、Ｉ−III−VI族化合物半導体からなる光吸収層４（例えば、Ｃｕ、Ｉｎ、ＧａおよびＳｅを含むＣIＧＳ等）が塗布法を用いて形成され、さらに、第１半導体層４ａ、第２半導体層４ｂ、上部電極層５が形成される場合を例として説明する。
【００５８】
なお便宜上、各層の形成についてのみの説明とし、溝部の形成方法の説明などについては省略する。
【００５９】
洗浄された基板１の略前全面に、スパッタ法でＭｏからなる下部電極層２が成膜される。
【００６０】
下部電極層２上に光吸収層３と第１半導体層４ａとが順次形成される。
【００６１】
下部電極層２が形成された後、光吸収層３として、光吸収層３を形成するための溶液が下部電極層２の表面に塗布され、乾燥によって被膜が形成された後、該被膜が熱処理されることで形成される。
【００６２】
光吸収層３を形成するための溶液は、カルコゲン元素含有機化合物と塩基性有機溶剤とを含む溶媒に、Ｉ−Ｂ族金属およびIII−Ｂ族金属を直接溶解することで作成され、Ｉ−Ｂ族金属およびIII−Ｂ族金属の合計濃度が１０重量％以上の溶液とされる。
【００６３】
なお、溶液の塗布にはスピンコーター、スクリーン印刷、ディッピング、スプレー、ダイコータなど様々な方法の適用が可能である。
【００６４】
カルコゲン元素含有有機化合物とは、カルコゲン元素を含む有機化合物である。
【００６５】
カルコゲン元素としては、VI−Ｂ族元素のうちのＳ、Ｓｅ、Ｔｅをいう。カルコゲン元素含有有機化合物としては、例えば、チオール、スルフィド、セレノール、テルノール等が挙げられる。
【００６６】
金属を混合溶媒に直接溶解させるというのは、単体金属または合金の地金を、直接、混合溶媒に混入し、溶解させることをいう。乾燥は、還元雰囲気下で行われることが望ましい。乾燥温度は例えば、５０〜３００℃である。
【００６７】
熱処理は、酸化防止のために水素雰囲気や窒素雰囲気などの還元雰囲気下で行われることが望ましい。熱処理温度は、例えば、４００〜６００℃である。
【００６８】
光吸収層３が形成された後、第１半導体層４ａはＣＢＤ法（ケミカルバス成膜法）によって形成されるが、Ｚｎが通過し易く、かつ、光吸収層３を後工程のスパッタリングによるダメージから保護できる程度の厚みであることが好ましい。
【００６９】
第１半導体層４ａが形成された後、第２半導体層４ｂとしてIII−Ｂ族元素およびVI−Ｂ族元素を含む半導体層（例えばＩｎＳ系）がスパッタ法、蒸着法で形成される。
【００７０】
本発明の実施形態においては、第２半導体層４ｂが形成された後、上部電極層５として錫を含んだ酸化インジウム（IＴＯ）などがスパッタ法、蒸着法で形成される。
【００７１】
上部電極層５が形成された後、グリッド電極８がＡｇなどの金属粉を樹脂バインダーなどに分散させた導電性ペーストをパターン状に印刷し、これを乾燥固化することで形成される。
【００７２】
以下、本実施形態の光電変換素子の製造方法について詳細に説明する。
【００７３】
本実施形態の光電変換素子の製造方法は、II−Ｂ族元素とVI−Ｂ族元素とを含むアルカリ水溶液を用いたＣＢＤ法によって第１半導体層を成膜する際に、II−Ｂ族元素の濃度よりもVI−Ｂ族元素の濃度が高くなるように維持しつつ、アルカリ水溶液の温度を単調増加して上昇するように制御する。これにより成膜速度を低速から高速にしていくこととなり、初期段階において、第１半導体層４ａの光吸収層３側を高分子密度化することができ、第１半導体層４ａの根元から発生するクラック１１を抑制できる。
【００７４】
さらに本実施形態の光電変換素子の製造方法は、アルカリ水溶液のモル濃度を２〜３．５ｍｏｌ/Ｌとする。ここでいうモル濃度とはアルカリ成分のモル濃度を指す。
【００７５】
さらに本実施形態の光電変換素子の製造方法は、アルカリ水溶液の温度を２０〜６０℃とする。ここでアルカリ水溶液の温度の単調増加はこの範囲でなされるものである。
【００７６】
以上のようなアルカリ成分のモル濃度、アルカリ水溶液の温度の範囲であれば、第１半導体層４ａの光吸収層３側がさらに高分子密度化して、第１半導体層４ａの根元から発生するクラック１１がさらに低減された光電変換素子２０を得ることができる。
【００７７】
さらに本実施形態の光電変換素子の製造方法は、アルカリ水溶液としてアンモニア水溶液を用いる。好ましくはｐＨ１０〜１２程度で制御すれば、光電変換素子２０を安定して得ることができる。
【実施例】
【００７８】
（試料作製）
試料の作製について、光吸収層３は組成Ｃｕ０．９Ｉｎ０．６Ｇａ０．３Ｓｅ１．９とし厚さ約２００ｎｍ、上部電極層５はIＴＯとし厚さ８０ｎｍとした。
【００７９】
実施例Ｎｏ１−４５については表１−３の条件で作製した。ここで、表１は図２の第１実施形態の構成に対応するものであり、表２は図３の第２実施形態の構成、表３は図４の第３実施形態の構成に対応するものである。
【００８０】
そして、第１実施形態の第１半導体層４ａはＣｄＳとし、第２実施形態および第３実施形態の第１半導体層４ａはＣｄＳ、第２半導体層４ｂはＩｎＳとした。
【００８１】
第１半導体層４ａの製造方法はＣＢＤ法により、ＣｄとＳとを含むアンモニア水溶液を用い、アルカリ水溶液の温度を１０〜７０℃の範囲内で毎分２〜３℃の昇温速度で単調に増加させた。
【００８２】
アンモニア水溶液のモル濃度は２〜３．５ｍｏｌ/Ｌであり、Ｃｄ源をＣｄI２、Ｓ源をＳＣ（ＮＨ２）２としてＣｄの濃度よりもＳの濃度が高くなるように設定した。ここで表１のＮｏ１１から１５、表２のＮｏ２６から３０、表３のＮｏ４１から４５にかけては、それぞれＣｄの濃度よりもＳの濃度が低くなるようにＣｄI２、ＳＣ（ＮＨ２）２の濃度条件を変えて作製している。
【００８３】
（試料評価）
分子密度の評価方法はＴＥＭにより、第１半導体層４ａの上下界面付近について、５ｎｍ四方の領域における最大径０．３ｎｍ以上の分子９の数をカウントすることで評価した。
【００８４】
（評価結果）
（実施例１）
以下、光吸収層３と、光吸収層３上に設けられた、第１半導体層４ａとを有する光電変換素子（第１実施形態）の評価結果を表１に示す。
【００８５】
【表１】
2012119406.tif 000003
【００８６】
実施例Ｎｏ１−１５によれば、従来例Ｎｏ４６の変換効率が５％であるのに対して、少なくとも１０％以上を確保しており、特に試料２−４、７−９、１２−１４では、さらに優れた変換効率を示した。これは第１半導体層４ａの光吸収層３側でクラック１１の起点が発生していないことによる効果と考えられる。
【００８７】
なお、実施例Ｎｏ３、８、１３は、同一条件で作製したものである。また、従来例Ｎｏ４６は、第１半導体層４ａの密度が同じであり、特許文献２と同様の条件で作製したものである。
【００８８】
（実施例２）
次に、光吸収層３と第１半導体層４ａとの間に第２半導体層４ｂをさらに有する光電変換素子（第２実施形態）の評価結果を表２に示す。
【００８９】
【表２】
2012119406.tif 000004
【００９０】
実施例１６−３０によれば、従来例Ｎｏ４７の変換効率が５％であるのに対して、少なくとも１０％以上を確保しており、特に試料１７−１９、２２−２４、２７−２９では、さらに優れた変換効率を示した。これは第１半導体層４ａの光吸収層３側でクラック１１の起点が発生していないことによる効果と考えられる。
【００９１】
なお、実施例Ｎｏ１８、２３、２８と、については、同一条件で作製したものである。また、従来例Ｎｏ４７は、第１半導体層４ａの密度が同じであり、特許文献２と同様の条件で作製したものである。
【００９２】
（実施例３）
次に、光吸収層３、光吸収層３上に設けられた第１半導体層４ａ上に第２半導体層４ｂをさらに有する光電変換素子（第３実施形態）の評価結果を表３に示す。
【００９３】
【表３】
2012119406.tif 000005
【００９４】
実施例３１−４５によれば、従来例Ｎｏ４８の変換効率が５％であるのに対して、少なくとも１０％以上を確保しており、特に試料３２−３４、３７−３９、４２−４４では、さらに優れた変換効率を示した。これは第１半導体層４ａの光吸収層３側でクラック１１の起点が発生していないことによる効果と考えられる。
【００９５】
なお、実施例Ｎｏ３３、３８、４３については、同一条件で作製したものである。また、従来例Ｎｏ４８は、第１半導体層４ａの密度が同じであり、特許文献２と同様の条件で作製したものである。
【００９６】
（考察）
以上、表１〜３の結果により、特に温度範囲については２０〜６０℃の範囲で単調増加するのがよいことがわかる。
【００９７】
これは温度が低すぎると分子密度が高くなりすぎて密になるため、光吸収層３側における圧縮応力でクラックが発生し易く、また温度が高すぎると分子密度が低くなりすぎて粗になるため、上部電極５側で強度が弱くなることによると考えられる。
【符号の説明】
【００９８】
１：基板
２：下部電極層
３：光吸収層
４：半導体層
４ａ：第１半導体層
４ｂ：第２半導体層
５、７：上部電極層
８：グリッド電極
９：分子
２０：光電変換素子
２１：光電変換装置
１１：クラック
【図１】
2012119406.tif 000006
【図２】
2012119406.tif 000007
【図３】
2012119406.tif 000008
【図４】
2012119406.tif 000009
【図１０】
2012119406.tif 000010
【図５】
2012119406.tif 000011
【図６】
2012119406.tif 000012
【図７】
2012119406.tif 000013
【図８】
2012119406.tif 000014
【図９】
2012119406.tif 000015