(57)【要約】【課題】  伝送速度によって、伝送されるデジタル信号がチョークコイルにより悪影響を受けることを防止する信号伝送装置を提供する。【解決手段】  信号伝送装置１は、デジタル信号を伝送するデータラインＤＡＴＡ＋、ＤＡＴＡ−と、データラインに直列接続されているチョークコイルＬと、チョークコイルＬがデータラインに接続されている状態と、接続されていない状態とを切換えるスイッチＳＷ３〜ＳＷ６と、データラインにおけるデジタル信号の伝送速度を認識し、認識した伝送速度に応じて、スイッチＳＷ３〜ＳＷ６を切換制御するＵＳＢコントローラ１１とを備える。【選択図】図１
2012029017.tif 000002
【特許請求の範囲】
【請求項１】
デジタル信号を伝送する第１信号ラインおよび第２信号ラインと、
前記第１信号ラインおよび前記第２信号ラインに直列接続されているチョークコイルと、
前記チョークコイルが前記第１信号ラインおよび前記第２信号ラインに接続されている状態と、接続されていない状態とを切換える第１スイッチと、
前記第１信号ラインおよび前記第２信号ラインにおけるデジタル信号の伝送速度を認識する速度認識部と、
前記速度認識部によって認識された伝送速度に応じて、前記第１スイッチを切換制御するスイッチ制御部とを備える、信号伝送装置。
【請求項２】
前記第１信号ラインおよび前記第２信号ラインに並列接続されている容量性素子と、
前記容量性素子が前記第１信号ラインおよび前記第２信号ラインに接続されている状態と、接続されていない状態とを切換える第２スイッチとをさらに備え、
前記スイッチ制御部が、前記速度認識部によって認識された伝送速度に応じて、前記第１スイッチおよび前記第２スイッチを切換制御する、請求項１に記載の信号伝送装置。
【請求項３】
デジタル信号を伝送する第１信号ラインおよび第２信号ラインと、
前記第１信号ラインおよび前記第２信号ラインに並列接続されている容量性素子と、
前記容量性素子が前記第１信号ラインおよび前記第２信号ラインに接続されている状態と、接続されていない状態とを切換えるスイッチと、
前記第１信号ラインおよび前記第２信号ラインにおけるデジタル信号の伝送速度を認識する速度認識部と、
前記速度認識部によって認識された伝送速度に応じて、前記スイッチを切換制御するスイッチ制御部とを備える、信号伝送装置。
【請求項４】
デジタル信号を伝送する第１信号ラインおよび第２信号ラインと、
前記第１信号ラインおよび前記第２信号ラインに並列接続されている第１容量性素子と、
前記第１信号ラインおよび前記第２信号ラインに並列接続されており、前記第１容量性素子よりも容量が小さい第２容量性素子と、
前記第１容量性素子が前記第１信号ラインおよび前記第２信号ラインに接続されている状態と、接続されていない状態とを切換える第１スイッチと、
前記第２容量性素子が前記第１信号ラインおよび前記第２信号ラインに接続されている状態と、接続されていない状態とを切換える第２スイッチと、
前記第１信号ラインおよび前記第２信号ラインにおけるデジタル信号の伝送速度を認識する速度認識部と、
前記速度認識部によって認識された伝送速度に応じて、前記第１スイッチおよび前記第２スイッチを切換制御するスイッチ制御部とを備える、信号伝送装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル信号を伝送する信号伝送装置に関する。
【背景技術】
【０００２】
電子機器間でデジタル信号を伝送する方式の１つとして、差動伝送方式がある。差動伝送方式を利用した規格の１つにＵＳＢが存在する。差動伝送方式は、１対のデータライン（ＤＡＴＡ＋、ＤＡＴＡ−）に位相の反転したデジタル信号を伝送するものである。ＵＳＢには、伝送速度として、ＨＩ−ＳＰＥＥＤ（４８０Ｍｂｐｓ）、ＦＵＬＬ−ＳＰＥＥＤ（１２Ｍｂｐｓ）、ＬＯＷ−ＳＰＥＥＤ（１．５Ｍｂｐｓ）が存在する。
【０００３】
ここで、伝送速度の高速化に伴い、データライン間の差動信号の微少なずれによってノイズが発生する。これを防止するために、図１２に示すように、データラインＤＡＴＡ＋、ＤＡＴＡ−に対して直列にチョークコイルＬ（ｌ１、ｌ２）を接続することによって、ノイズを低減させている。しかし、図１３（ａ）に示すように、ＵＳＢホスト機器１０に接続されるＵＳＢデバイス２０の伝送速度がＨＩ−ＳＰＥＥＤである場合には、ＵＳＢデータのパケットの終わりを示すＥＯＰが、データラインＤＡＴＡ＋、ＤＡＴＡ−において一方がハイレベル、他方がローレベルであるが、図１３（ｂ）に示すように、ＦＵＬＬ−ＳＰＥＥＤである場合には、ＥＯＰがデータラインＤＡＴＡ＋、ＤＡＴＡ−において、共にローレベルになってしまう。その結果、ＦＵＬＬ−ＳＰＥＥＤである場合、チョークコイルＬが信号に悪影響を及ぼし、伝送されるデジタル信号の波形が崩れてしまうという問題がある。
【０００４】
また、図１２に示すように、ＥＳＤ（Electrostatic Discharge、静電気放電）対策として、データラインＤＡＴＡ＋、ＤＡＴＡ−に対して並列に、ツェナーダイオードＤ１、Ｄ２、コンデンサＣ１、Ｃ２等の容量性素子が接続されている。しかし、ＵＳＢホスト機器１０に接続されるＵＳＢデバイス２０の伝送速度がＨＩ−ＳＰＥＥＤである場合、データラインに容量性素子を挿入すると、高周波成分が伝送されずに減衰されてしまい、デジタル信号の波形が崩れてしまうという問題がある。これは、図１４に模式的に示すように、ＵＳＢホスト機器１０と、ＵＳＢデバイス２０とのデータラインにはそれぞれ例えば４５Ωの抵抗が設けられており、データラインに容量性素子Ｃを挿入すると、全体としてＬＰＦとして機能し、そのカットオフ周波数ｆｃが１／２πＲＣで表される。容量Ｃを十分に小さくすると、カットオフ周波数を高くすることができるが、そうでない場合には、カットオフ周波数が低くなるので、高周波成分が減衰されてしまう。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−８０６７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は上記従来の課題を解決するためになされたものであり、その目的は、伝送速度によって、伝送されるデジタル信号がチョークコイルにより悪影響を受けることを防止する信号伝送装置を提供することである。
【０００７】
本発明の別の目的は、伝送速度によって、伝送されるデジタル信号が容量性素子により悪影響を受けることを防止する信号伝送装置を提供することである。
【課題を解決するための手段】
【０００８】
本発明の好ましい実施形態による信号伝送装置は、デジタル信号を伝送する第１信号ラインおよび第２信号ラインと、前記第１信号ラインおよび前記第２信号ラインに直列接続されているチョークコイルと、前記チョークコイルが前記第１信号ラインおよび前記第２信号ラインに接続されている状態と、接続されていない状態とを切換える第１スイッチと、前記第１信号ラインおよび前記第２信号ラインにおけるデジタル信号の伝送速度を認識する速度認識部と、前記速度認識部によって認識された伝送速度に応じて、前記第１スイッチを切換制御するスイッチ制御部とを備える。
【０００９】
この場合、伝送速度に応じて、チョークコイルが第１信号ラインおよび第２信号ラインに接続されている状態と、接続されていない状態とが切換えられる。従って、チョークコイルが悪影響を及ぼす伝送速度の際に、チョークコイルを第１信号ラインおよび第２信号ラインから切り離すことによって、この問題を防止することができる。
【００１０】
好ましい実施形態においては、前記第１信号ラインおよび前記第２信号ラインに並列接続されている容量性素子と、前記容量性素子が前記第１信号ラインおよび前記第２信号ラインに接続されている状態と、接続されていない状態とを切換える第２スイッチとをさらに備え、前記スイッチ制御部が、前記速度認識部によって認識された伝送速度に応じて、前記第１スイッチおよび前記第２スイッチを切換制御する。
【００１１】
この場合、伝送速度に応じて、容量性素子が第１信号ラインおよび第２信号ラインに接続されている状態と、接続されていない状態とが切換えられる。従って、容量性素子が悪影響を及ぼす伝送速度の際に、容量性素子を第１信号ラインおよび第２信号ラインから切り離すことによって、この問題を防止することができる。
【００１２】
本発明の別の好ましい実施形態による信号伝送装置は、デジタル信号を伝送する第１信号ラインおよび第２信号ラインと、前記第１信号ラインおよび前記第２信号ラインに並列接続されている容量性素子と、前記容量性素子が前記第１信号ラインおよび前記第２信号ラインに接続されている状態と、接続されていない状態とを切換えるスイッチと、前記第１信号ラインおよび前記第２信号ラインにおけるデジタル信号の伝送速度を認識する速度認識部と、前記速度認識部によって認識された伝送速度に応じて、前記スイッチを切換制御するスイッチ制御部とを備える。
【００１３】
この場合、伝送速度に応じて、容量性素子が第１信号ラインおよび第２信号ラインに接続されている状態と、接続されていない状態とが切換えられる。従って、容量性素子が悪影響を及ぼす伝送速度の際に、容量性素子を第１信号ラインおよび第２信号ラインから切り離すことによって、この問題を防止することができる。
【００１４】
本発明の別の好ましい実施形態による信号伝送装置は、デジタル信号を伝送する第１信号ラインおよび第２信号ラインと、前記第１信号ラインおよび前記第２信号ラインに並列接続されている第１容量性素子と、前記第１信号ラインおよび前記第２信号ラインに並列接続されており、前記第１容量性素子よりも容量が小さい第２容量性素子と、前記第１容量性素子が前記第１信号ラインおよび前記第２信号ラインに接続されている状態と、接続されていない状態とを切換える第１スイッチと、前記第２容量性素子が前記第１信号ラインおよび前記第２信号ラインに接続されている状態と、接続されていない状態とを切換える第２スイッチと、前記第１信号ラインおよび前記第２信号ラインにおけるデジタル信号の伝送速度を認識する速度認識部と、前記速度認識部によって認識された伝送速度に応じて、前記第１スイッチおよび前記第２スイッチを切換制御するスイッチ制御部とを備える、信号伝送装置。
【００１５】
この場合、伝送速度に応じて、容量の大きい第１容量性素子が第１信号ラインおよび第２信号ラインに接続されている状態と、容量の小さい第２容量性素子が第１信号ラインおよび第２信号ラインに接続されている状態とが切換えられる。従って、容量性素子の容量が大きいことによって悪影響を及ぼす伝送速度の際に、第１信号ラインおよび第２信号ラインに接続されている容量性素子の容量が小さくなるように切換えることによって、この問題を防止することができる。
【発明の効果】
【００１６】
本発明の好ましい実施形態によると、伝送速度によって、伝送されるデジタル信号がチョークコイルにより悪影響を受けることを防止する信号伝送装置を提供することができる。
【００１７】
本発明の別の好ましい実施形態によると、伝送速度によって、伝送されるデジタル信号が容量性素子により悪影響を受けることを防止する信号伝送装置を提供することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の好ましい実施形態による信号伝送装置を示す回路ブロック図である。
【図２】本発明の好ましい実施形態による信号伝送装置の動作を示すフローチャートである。
【図３】本発明の好ましい実施形態による信号伝送装置を示す回路ブロック図である。
【図４】本発明の好ましい実施形態による信号伝送装置の動作を示すフローチャートである。
【図５】本発明の好ましい実施形態による信号伝送装置を示す回路ブロック図である。
【図６】本発明の好ましい実施形態による信号伝送装置の動作を示すフローチャートである。
【図７】本発明の好ましい実施形態による信号伝送装置を示す回路ブロック図である。
【図８】本発明の好ましい実施形態による信号伝送装置の動作を示すフローチャートである。
【図９】本発明の好ましい実施形態による信号伝送装置を示す回路ブロック図である。
【図１０】本発明の好ましい実施形態による信号伝送装置の動作を示すフローチャートである。
【図１１】本発明の好ましい実施形態による信号伝送装置を示す回路ブロック図である。
【図１２】従来の信号伝送装置を示す回路ブロック図である。
【図１３】（ａ）ＨＩ−ＳＰＥＥＤ時のＵＳＢデータと、（ｂ）ＦＵＬＬ−ＳＰＥＥＤ時のＵＳＢデータとを示す波形図である。
【図１４】信号電送装置がＬＰＦとして機能することを説明する模式図である。
【発明を実施するための形態】
【００１９】
以下、本発明の好ましい実施形態について、図面を参照して具体的に説明するが、本発明はこれらの実施形態には限定されない。図１は、本実施形態の信号伝送装置１を示す回路ブロック図である。信号伝送装置１は、差動伝送方式を利用し、デジタル信号を伝送する。差動伝送方式を利用した規格として、ＵＳＢ、ＩＥＥＥ１３９４、ＨＤＭＩ、ＤＶＩ等が存在する。特に限定されないが、本例では、ＵＳＢである。ＵＳＢホスト機器１０（例えばＰＣ等）のＵＳＢコネクタ１２には、ＵＳＢデバイス（例えば携帯型音楽プレーヤ等）のＵＳＢコネクタ２１が接続可能である。ＵＳＢデバイス２０は、デジタル信号の伝送速度がＨＩ−ＳＰＥＥＤ（４８０Ｍｂｐｓ）のデバイス、ＦＵＬＬ−ＳＰＥＥＤ（１２Ｍｂｐｓ）のデバイス、ＬＯＷ−ＳＰＥＥＤ（１．５Ｍｂｐｓ）のデバイスが存在する。一方、ＵＳＢホスト機器１０は、ＨＩ−ＳＰＥＥＤ、ＦＵＬＬ−ＳＰＥＥＤ、ＬＯＷ−ＳＰＥＥＤのいずれにも対応可能である。
【００２０】
ＵＳＢの各ラインは、接地ラインＧＮＤ、データラインＤＡＴＡ＋、データラインＤＡＴＡ−、電源ライン＋ＶＢＵＳを含む。データラインＤＡＴＡ＋、データラインＤＡＴＡ−が差動伝送方式によってデジタル信号を伝送するための２つのラインである。ＵＳＢホスト機器１０は、ＵＳＢコントローラ１１（速度認識部、スイッチ制御部として機能する。）を備える。ＵＳＢコントローラ１１は、データラインＤＡＴＡ＋、ＤＡＴＡ−を介してＵＳＢデバイス２０とデジタル信号（制御コマンドや、コンテンツ（音楽、映像、画像）ファイル等）を送受信し、ＵＳＢデバイス２０を制御し、かつ、ＵＳＢデバイス２０から制御される。
【００２１】
データラインＤＡＴＡ＋、ＤＡＴＡ−には、チョークコイルＬが直列的に接続されている。チョークコイルＬは、コモンモードノイズを低減するために設けられている。チョークコイルＬは、コイルｌ１とコイルｌ２とを含む。コイルｌ１はデータラインＤＡＴＡ＋に直列に挿入され、コイルｌ２はデータラインＤＡＴＡ−に直列に挿入され、これらは磁気的に結合している。コイルｌ１は一端がＵＳＢコネクタ１２に、他端が後述するスイッチＳＷ３を介してＵＳＢコントローラ１１に接続されている。コイルｌ２は一端がＵＳＢコネクタ１２に、他端が後述するスイッチＳＷ４を介してＵＳＢコントローラ１１に接続されている。
【００２２】
データラインＤＡＴＡ＋、ＤＡＴＡ−には、容量性素子が並列的に接続されている。容量性素子は、ＥＳＤ対策のために設けられている。容量性素子は、本例では、コンデンサＣ１、Ｃ２、ツェナーダイオードＤ１、Ｄ２である。ツェナーダイオードは、寄生容量を有するので、容量性素子と定義する。コンデンサＣ１は一端が後述するスイッチＳＷ１を介してデータラインＤＡＴＡ＋に接続され、他端が接地電位に接続されている。ツェナーダイオードＤ１は、カソードがスイッチＳＷ１を介してデータラインＤＡＴＡ＋に接続され、他端が接地電位に接続されている。コンデンサＣ２は一端が後述するスイッチＳＷ２を介してデータラインＤＡＴＡ−に接続され、他端が接地電位に接続されている。ツェナーダイオードＤ２は、カソードがスイッチＳＷ２を介してデータラインＤＡＴＡ−に接続され、他端が接地電位に接続されている。
【００２３】
ＵＳＢホスト機器には、スイッチＳＷ１〜ＳＷ６が設けられている。スイッチＳＷ１〜ＳＷ６は、ＵＳＢコントローラ１１によってオン状態と、オフ状態とが切換えられる。スイッチＳＷ１、ＳＷ２は、データラインＤＡＴＡ＋、ＤＡＴＡ−に容量性素子を接続する状態と、接続しない状態とを切換えるスイッチである。つまり、スイッチＳＷ１は、一端がデータラインＤＡＴＡ＋に接続され、他端がコンデンサＣ１の一端とツェナーダイオードＤ１のカソードとに接続されている。スイッチＳＷ２は、一端がデータラインＤＡＴＡ−に接続され、他端がコンデンサＣ２の一端とツェナーダイオードＤ２のカソードとに接続されている。
【００２４】
スイッチＳＷ３〜ＳＷ６は、チョークコイルＬをデータラインＤＡＴＡ＋、ＤＡＴＡ−に直列的に接続された状態と、接続されない状態とを切換えるスイッチである。スイッチＳＷ３は、一端がコイルｌ１に接続され、他端がＵＳＢコントローラ１１に接続されている。スイッチＳＷ４は、一端がコイルｌ２に接続され、他端がＵＳＢコントローラ１１に接続されている。スイッチＳＷ５は、一端がコイルｌ１とＵＳＢコネクタ１２との間に接続され、他端がＵＳＢコントローラ１１に接続されている。スイッチＳＷ６は、一端がコイルｌ２とＵＳＢコネクタ１２との間に接続され、他端がＵＳＢコントローラ１１に接続されている。
【００２５】
ＵＳＢコントローラ１１は、接続されたＵＳＢデバイス２０の伝送速度を認識する。つまり、ＨＩ−ＳＰＥＥＤ、ＦＵＬＬ−ＳＰＥＥＤ、ＬＯＷ−ＳＰＥＥＤのうちのどの伝送速度でＵＳＢデバイス２０とデジタル信号を伝送するかを判断する。伝送速度を認識する方法自体は周知である。つまり、ＵＳＢデバイス２０の伝送速度がＬＯＷ−ＳＰＥＥＤの場合、ＵＳＢデバイス２０内のデータラインＤＡＴＡ−が接地電位に接続されている。ＵＳＢデバイス２０の伝送速度がＦＵＬＬ−ＳＰＥＥＤ、又は、ＨＩ−ＳＰＥＥＤの場合、ＵＳＢデバイス２０内のデータラインＤＡＴＡ＋が電源電圧＋ＶＢＵＳにプルアップされている。従って、ＵＳＢデバイスが接続された際に、電圧変化によってＬＯＷ−ＳＰＥＥＤであるか、ＦＵＬＬ−ＳＰＥＥＤ、又は、ＨＩ−ＳＰＥＥＤであるかを認識できる。そして、ＵＳＢコントローラ１１とＵＳＢデバイスと２０との間でネゴシエーションが実行され、成功した場合には、ＨＩ−ＳＰＥＥＤ、失敗した場合には、ＦＵＬＬ−ＳＰＥＥＤと認識される。
【００２６】
ＵＳＢコントローラ１１は、認識した伝送速度に応じて、スイッチＳＷ１〜ＳＷ６を切換え制御する。なお、認識した伝送速度の情報が図示しないマイコンやＣＰＵ等の制御部に送信され、マイコンやＣＰＵがスイッチＳＷ１〜ＳＷ６を切換え制御してもよい。
【００２７】
以下、本例の動作を説明する。図２は、ＵＳＢコントローラ１１（又はマイコン）の処理を示すフローチャートである。ＵＳＢコントローラ１１は、接続されたＵＳＢデバイス２０の伝送速度を認識する（Ｓ１）。ＵＳＢコントローラ１１は、認識した伝送速度がＬＯＷ−ＳＰＥＥＤであるか否かを判断する（Ｓ２）。
【００２８】
ＬＯＷ−ＳＰＥＥＤである場合（Ｓ２でＹＥＳ）、ＵＳＢコントローラ１１は、スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４をオン状態に制御し、ＳＷ５、ＳＷ６をオフ状態に制御する（Ｓ３）。従って、コンデンサＣ１、ツェナーダイオードＤ１がデータラインＤＡＴＡ＋に接続され、コンデンサＣ２、ツェナーダイオードＤ２がデータラインＤＡＴＡ−に接続される。また、チョークコイルＬがデータラインＤＡＴＡ＋、ＤＡＴＡ−に直列接続された状態になる。
【００２９】
ＬＯＷ−ＳＰＥＥＤでない場合（Ｓ２でＮＯ）、ＵＳＢコントローラ１１は、伝送速度がＦＵＬＬ−ＳＰＥＥＤであるか否かを判断する（Ｓ４）。ＦＵＬＬ−ＳＰＥＥＤである場合（Ｓ４でＹＥＳ）、ＵＳＢコントローラ１１は、スイッチＳＷ１、ＳＷ２、ＳＷ５、ＳＷ６をオン状態に制御し、ＳＷ３、ＳＷ４をオフ状態に制御する（Ｓ５）。従って、コンデンサＣ１、ツェナーダイオードＤ１がデータラインＤＡＴＡ＋に接続され、コンデンサＣ２、ツェナーダイオードＤ２がデータラインＤＡＴＡ−に接続される。一方、チョークコイルＬがデータラインＤＡＴＡ＋、ＤＡＴＡ−に直列接続されない状態（つまり、ＵＳＢコネクタ１２がＵＳＢコントローラ１１に直接的に接続された状態）になる。従って、ＦＵＬＬ−ＳＰＥＥＤである場合には、ＥＯＰがデータラインＤＡＴＡ＋、ＤＡＴＡ−において共にローレベルになってしまい、チョークコイルＬが悪影響を及ぼし、伝送されるデジタル信号の波形が崩れてしまうという問題が生じるが、チョークコイルＬを接続しない状態に切換えることによって、この問題を防止することができる。
【００３０】
ＦＵＬＬ−ＳＰＥＥＤでない場合（Ｓ４でＮＯ）、つまり、ＨＩ−ＳＰＥＥＤである場合、ＵＳＢコントローラ１１は、スイッチＳＷ３、ＳＷ４をオン状態に制御し、ＳＷ１、ＳＷ２、ＳＷ５、ＳＷ６をオフ状態に制御する（Ｓ６）。従って、チョークコイルＬがデータラインＤＡＴＡ＋、ＤＡＴＡ−に直列接続された状態になる。一方、コンデンサＣ１、ツェナーダイオードＤ１がデータラインＤＡＴＡ＋に接続されず、コンデンサＣ２、ツェナーダイオードＤ２がデータラインＤＡＴＡ−に接続されない。従って、ＨＩ−ＳＰＥＥＤである場合にデータラインＤＡＴＡ＋、ＤＡＴＡ−に容量性素子が接続されると、高周波成分が伝送されずに減衰されてしまい、デジタル信号の波形が崩れてしまうという問題があるが、コンデンサＣ１、Ｃ２、ツェナーダイオードＤ１、Ｄ２を接続せずに開放することによって、この問題を防止することができる。
【００３１】
次に本発明の別の好ましい実施形態を説明する。図３は、本例の信号伝送装置１Ｂを示す回路ブロック図である。図１と比較し、スイッチＳＷ１、ＳＷ２が省略されている。従って、伝送速度によらずコンデンサＣ１、Ｃ２、ツェナーダイオードＤ１、Ｄ２はデータラインＤＡＴＡ＋、ＤＡＴＡ−に接続されている。本例では、ＦＵＬＬ−ＳＰＥＥＤである場合に、チョークコイルＬを接続しない状態に切換え、伝送されるデジタル信号の波形が崩れてしまう問題を防止できるという効果のみが得られる。
【００３２】
図４は本例の処理を示すフローチャートである。ＵＳＢコントローラ１１は、接続されたＵＳＢデバイス２０の伝送速度を認識する（Ｓ１１）。ＵＳＢコントローラ１１は、認識した伝送速度がＦＵＬＬ−ＳＰＥＥＤであるか否かを判断する（Ｓ１２）。
【００３３】
ＦＵＬＬ−ＳＰＥＥＤである場合（Ｓ１２でＹＥＳ）、ＵＳＢコントローラ１１は、スイッチＳＷ５、ＳＷ６をオン状態に制御し、ＳＷ３、ＳＷ４をオフ状態に制御する（Ｓ１３）。従って、チョークコイルＬがデータラインＤＡＴＡ＋、ＤＡＴＡ−に接続されない状態（つまり、ＵＳＢコネクタ１２がＵＳＢコントローラ１１に直接的に接続された状態）になる。従って、ＦＵＬＬ−ＳＰＥＥＤである場合には、ＥＯＰがデータラインＤＡＴＡ＋、ＤＡＴＡ−において、共にローレベルになってしまい、チョークコイルＬが悪影響を及ぼし、伝送されるデジタル信号の波形が崩れてしまうという問題が生じるが、チョークコイルＬを接続しない状態に切換えることによって、この問題を防止することができる。
【００３４】
ＦＵＬＬ−ＳＰＥＥＤでない場合（Ｓ１２でＮＯ）、つまり、ＬＯＷ−ＳＰＥＥＤ、又は、ＨＩ−ＳＰＥＥＤである場合、ＵＳＢコントローラ１１は、スイッチＳＷ３、ＳＷ４をオン状態に制御し、ＳＷ５、ＳＷ６をオフ状態に制御する（Ｓ１４）。従って、チョークコイルＬがデータラインＤＡＴＡ＋、ＤＡＴＡ−に直列接続された状態になる。
【００３５】
次に、本発明のさらに別の好ましい実施形態を説明する。図５は、本例の信号伝送装置１Ｃを示す回路ブロック図である。図１と比較し、スイッチＳＷ３〜ＳＷ６が省略されている。従って、伝送速度によらずチョークコイルＬはデータラインＤＡＴＡ＋、ＤＡＴＡ−に直列接続されている。本例では、ＨＩ−ＳＰＥＥＤである場合にデータラインＤＡＴＡ＋、ＤＡＴＡ−に容量性素子を接続すると、高周波成分が伝送されずに減衰されてしまい、デジタル信号の波形が崩れてしまうという問題を防止できるという効果のみが得られる。
【００３６】
図６は本例の処理を示すフローチャートである。ＵＳＢコントローラ１１は、接続されたＵＳＢデバイス２０の伝送速度を認識する（Ｓ２１）。ＵＳＢコントローラ１１は、認識した伝送速度がＨＩ−ＳＰＥＥＤであるか否かを判断する（Ｓ２２）。ＨＩ−ＳＰＥＥＤである場合（Ｓ２２でＹＥＳ）、ＵＳＢコントローラ１１は、ＳＷ１、ＳＷ２をオフ状態に制御する（Ｓ２３）。従って、コンデンサＣ１、ツェナーダイオードＤ１がデータラインＤＡＴＡ＋に接続されず、コンデンサＣ２、ツェナーダイオードＤ２がデータラインＤＡＴＡ−に接続されない。従って、ＨＩ−ＳＰＥＥＤである場合にデータラインＤＡＴＡ＋、ＤＡＴＡ−に容量性素子を接続すると、高周波成分が伝送されずに減衰されてしまい、デジタル信号の波形が崩れてしまうという問題があるが、コンデンサＣ１、Ｃ２、ツェナーダイオードＤ１、Ｄ２を接続せずに開放することによって、この問題を防止することができる。
【００３７】
ＨＩ−ＳＰＥＥＤでない場合（Ｓ２２でＮＯ）、つまり、ＬＯＷ−ＳＰＥＥＤ、又は、ＦＵＬＬ−ＳＰＥＥＤである場合、ＵＳＢコントローラ１１は、スイッチＳＷ１、ＳＷ２をオン状態に制御する（Ｓ２４）。従って、コンデンサＣ１、ツェナーダイオードＤ１がデータラインＤＡＴＡ＋に接続され、コンデンサＣ２、ツェナーダイオードＤ２がデータラインＤＡＴＡ−に接続される。
【００３８】
次に、本発明のさらに別の好ましい実施形態を説明する。図７は、本例の信号伝送装置１Ｄを示す回路ブロック図である。図５と比較し、コンデンサＣ３、Ｃ４、ツェナーダイオードＤ３、Ｄ４、スイッチＳＷ３、ＳＷ４が追加されている。コンデンサＣ３、Ｃ４、ツェナーダイオードＤ３、Ｄ４は、伝送速度がＨＩ−ＳＰＥＥＤの場合にデータラインＤＡＴＡ＋、ＤＡＴＡ−に接続される容量性素子である。コンデンサＣ１、Ｃ２、ツェナーダイオードＤ１、Ｄ２は、伝送速度がＦＵＬＬ−ＳＰＥＥＤ、又は、ＬＯＷ−ＳＰＥＥＤの場合にデータラインＤＡＴＡ＋、ＤＡＴＡ−に接続される容量性素子である。コンデンサＣ３の容量はコンデンサＣ１の容量よりも小さく、コンデンサＣ４の容量はコンデンサＣ２の容量よりも小さい。また、ツェナーダイオードＤ３の寄生容量はツェナーダイオードＤ１の寄生容量よりも小さく、ツェナーダイオードＤ４の寄生容量はツェナーダイオードＤ２の寄生容量よりも小さい。
【００３９】
上記の通り、図１４に模式的に示すように、抵抗と容量性素子とによってＬＰＦが構成され、そのカットオフ周波数ｆｃが１／２πＲＣで表される。本例では、ＨＩ−ＳＰＥＥＤの場合に、容量性素子の容量Ｃが小さくなるようにスイッチによって切換えることによって、カットオフ周波数を高くすることができ、高周波成分が減衰されることを防止することができる。
【００４０】
図８は、本例の処理を示すフローチャートである。ＵＳＢコントローラ１１は、接続されたＵＳＢデバイス２０の伝送速度を認識する（Ｓ３１）。ＵＳＢコントローラ１１は、認識した伝送速度がＨＩ−ＳＰＥＥＤであるか否かを判断する（Ｓ３２）。ＨＩ−ＳＰＥＥＤである場合（Ｓ３２でＹＥＳ）、ＵＳＢコントローラ１１は、ＳＷ１、ＳＷ２をオフ状態に、ＳＷ３、ＳＷ４をオン状態に制御する（Ｓ３３）。従って、コンデンサＣ１、ツェナーダイオードＤ１がデータラインＤＡＴＡ＋に接続されず、コンデンサＣ２、ツェナーダイオードＤ２がデータラインＤＡＴＡ−に接続されない。コンデンサＣ３、ツェナーダイオードＤ３がデータラインＤＡＴＡ＋に接続され、コンデンサＣ４、ツェナーダイオードＤ４がデータラインＤＡＴＡ−に接続される。従って、ＥＳＤ対策を行うことができ、かつ、容量性素子の容量Ｃが小さくなるように切換えることによって、カットオフ周波数を高くすることができ、高周波成分が減衰されることを防止することができる。
【００４１】
ＨＩ−ＳＰＥＥＤでない場合（Ｓ３２でＮＯ）、つまり、ＬＯＷ−ＳＰＥＥＤ、又は、ＦＵＬＬ−ＳＰＥＥＤである場合、ＵＳＢコントローラ１１は、ＳＷ１、ＳＷ２をオン状態に、ＳＷ３、ＳＷ４をオフ状態に制御する（Ｓ３４）。従って、コンデンサＣ１、ツェナーダイオードＤ１がデータラインＤＡＴＡ＋に接続され、コンデンサＣ２、ツェナーダイオードＤ２がデータラインＤＡＴＡ−に接続される。コンデンサＣ３、ツェナーダイオードＤ３がデータラインＤＡＴＡ＋に接続されず、コンデンサＣ４、ツェナーダイオードＤ４がデータラインＤＡＴＡ−に接続されない。
【００４２】
なお、本例において、さらにコンデンサ、ツェナーダイオードを追加し、ＬＯＷ−ＳＰＥＥＤの場合と、ＦＵＬＬ−ＳＰＥＥＤの場合とで、データラインに接続されるコンデンサ、ツェナーダイオードを切換えるようにしてもよい。また、図５ではなく、図１に本例のような容量性素子の切換え構成を採用することもできる。
【００４３】
次に、本発明のさらに別の好ましい実施形態を説明する。図９は、本例の信号伝送装置１Ｅを示す回路ブロック図である。図７と比較し、ツェナーダイオードＤ１、Ｄ２が伝送速度によらず共通化されており、常にデータラインＤＡＴＡ＋、ＤＡＴＡ−に接続されており、コンデンサだけがＨＩ−ＳＰＥＥＤの場合と、そうでない場合とで切換えられるようになっている。
【００４４】
図１０は、本例の処理を示すフローチャートである。ＵＳＢコントローラ１１は、接続されたＵＳＢデバイス２０の伝送速度を認識する（Ｓ４１）。ＵＳＢコントローラ１１は、認識した伝送速度がＨＩ−ＳＰＥＥＤであるか否かを判断する（Ｓ４２）。ＨＩ−ＳＰＥＥＤである場合（Ｓ４２でＹＥＳ）、ＵＳＢコントローラ１１は、ＳＷ１、ＳＷ３をオフ状態に、ＳＷ２、ＳＷ４をオン状態に制御する（Ｓ４３）。従って、コンデンサＣ１がデータラインＤＡＴＡ＋に接続されず、コンデンサＣ２がデータラインＤＡＴＡ−に接続されない。コンデンサＣ３がデータラインＤＡＴＡ＋に接続され、コンデンサＣ４がデータラインＤＡＴＡ−に接続される。従って、ＥＳＤ対策を行うことができ、かつ、容量性素子の容量Ｃを小さく切換えることによって、カットオフ周波数を高くすることができ、高周波成分が減衰されることを防止することができる。
【００４５】
ＨＩ−ＳＰＥＥＤでない場合（Ｓ４２でＮＯ）、つまり、ＬＯＷ−ＳＰＥＥＤ、又は、ＦＵＬＬ−ＳＰＥＥＤである場合、ＵＳＢコントローラ１１は、ＳＷ１、ＳＷ３をオン状態に、ＳＷ２、ＳＷ４をオフ状態に制御する（Ｓ４４）。従って、コンデンサＣ１がデータラインＤＡＴＡ＋に接続され、コンデンサＣ２がデータラインＤＡＴＡ−に接続される。コンデンサＣ３がデータラインＤＡＴＡ＋に接続されず、コンデンサＣ４がデータラインＤＡＴＡ−に接続されない。
【００４６】
次に、本発明のさらに別の好ましい実施形態を説明する。図１１は、本例の信号伝送装置１Ｆを示す回路ブロック図である。図７と比較し、コンデンサＣ１、Ｃ２が伝送速度によらず共通化されており、常にデータラインＤＡＴＡ＋、ＤＡＴＡ−に接続されており、ツェナーダイオードだけがＨＩ−ＳＰＥＥＤの場合と、そうでない場合とで切換えられるようになっている。
【００４７】
図１０は、本例の処理を示すフローチャートである。ＵＳＢコントローラ１１は、接続されたＵＳＢデバイス２０の伝送速度を認識する（Ｓ４１）。ＵＳＢコントローラ１１は、認識した伝送速度がＨＩ−ＳＰＥＥＤであるか否かを判断する（Ｓ４２）。ＨＩ−ＳＰＥＥＤである場合（Ｓ４２でＹＥＳ）、ＵＳＢコントローラ１１は、ＳＷ１、ＳＷ３をオフ状態に、ＳＷ２、ＳＷ４をオン状態に制御する（Ｓ４３）。従って、ツェナーダイオードＤ１がデータラインＤＡＴＡ＋に接続されず、ツェナーダイオードＤ２がデータラインＤＡＴＡ−に接続されない。ツェナーダイオードＤ３がデータラインＤＡＴＡ＋に接続され、ツェナーダイオードＤ４がデータラインＤＡＴＡ−に接続される。従って、ＥＳＤ対策を行うことができ、かつ、容量性素子の容量Ｃを小さく切換えることによって、カットオフ周波数を高くすることができ、高周波成分が減衰されることを防止することができる。
【００４８】
ＨＩ−ＳＰＥＥＤでない場合（Ｓ４２でＮＯ）、つまり、ＬＯＷ−ＳＰＥＥＤ、又は、ＦＵＬＬ−ＳＰＥＥＤである場合、ＵＳＢコントローラ１１は、ＳＷ１、ＳＷ３をオン状態に、ＳＷ２、ＳＷ４をオフ状態に制御する（Ｓ４４）。従って、ツェナーダイオードＤ１がデータラインＤＡＴＡ＋に接続され、ツェナーダイオードＤ２がデータラインＤＡＴＡ−に接続される。ツェナーダイオードＤ３がデータラインＤＡＴＡ＋に接続されず、ツェナーダイオードＤ４がデータラインＤＡＴＡ−に接続されない。
【００４９】
以上、本発明の好ましい実施形態を説明したが、本発明はこれらの実施形態には限定されない。例えば、ＵＳＢ３．０規格においては、ＳＵＰＥＲ−ＳＰＥＥＤ（約５Ｇｂｐｓ）が存在するが、ＨＩ−ＳＰＥＥＤに準じて処理されるとよい。
【産業上の利用可能性】
【００５０】
本発明は、ＵＳＢ等の差動伝送方式を採用する機器に好適に採用され得る。
【符号の説明】
【００５１】
１              信号伝送装置
１０            ＵＳＢホスト機器
１１            ＵＳＢコントローラ
１２            ＵＳＢコネクタ
２０            ＵＳＢデバイス
２１            ＵＳＢコネクタ
【図１】
2012029017.tif 000003
【図２】
2012029017.tif 000004
【図３】
2012029017.tif 000005
【図４】
2012029017.tif 000006
【図５】
2012029017.tif 000007
【図６】
2012029017.tif 000008
【図７】
2012029017.tif 000009
【図８】
2012029017.tif 000010
【図９】
2012029017.tif 000011
【図１０】
2012029017.tif 000012
【図１１】
2012029017.tif 000013
【図１２】
2012029017.tif 000014
【図１４】
2012029017.tif 000015
【図１３】
2012029017.tif 000016