(57)【要約】【課題】接続パッドを形成する配線導体とソルダーレジスト層との間に半田が滲入して潜り込むことを有効に防止することが可能であるとともに、半導体素子接続パッドや外部接続パッドに鉛フリー半田を溶着させたとしても半導体素子接続パッドや外部接続パッドに鉛フリー半田が良好に濡れ、それにより半導体素子接続パッドや外部接続パッドの全面が十分な厚み半田で覆われ、配線基板に対する半導体素子の実装信頼性や外部電気回路基板に対する配線基板の実装信頼性に優れる配線基板を提供すること。【解決手段】配線導体２は、ソルダーレジスト層５で覆われた面が算術平均粗さＲａで０．５μｍ以上であり、かつソルダーレジスト層５の開口部５ａ，５ｂから露出する面が算術平均粗さＲａで０．４μｍ以下である。【選択図】図２
2012209418.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板の上面に、複数の接続パッド有する銅から成る配線導体と、前記接続パッドの外周部を覆い、且つ該接続パッドの中央部を露出させる開口部を有するソルダーレジスト層とが順次被着されて成るとともに、前記開口部から露出する前記接続パッドに鉛フリー半田を溶着させて成る配線基板であって、前記配線導体は、前記ソルダーレジスト層で覆われた面が算術平均粗さＲａで０．５μｍ以上であり、かつ前記開口部から露出する面が算術平均粗さＲａで０．４μｍ以下であることを特徴とする配線基板。
【請求項２】
絶縁基板の上面に、複数の接続パッドを有する銅から成る配線導体を形成する工程と、前記配線導体の露出する表面を化学的にエッチングして算術平均粗さＲａが０．５μｍ以上の粗化面とする工程と、前記絶縁基板および前記配線導体の上に前記接続パッドの外周部を覆い、且つ該接続パッドの中央部を露出させる開口部を有するソルダーレジスト層を形成する工程と、前記開口部から露出する前記接続パッドの表面をウエットブラストおよび該ウエットブラストの後の化学的エッチングにより算術平均粗さＲａが０．４μｍ以下となるように平滑化する工程と、前記開口部から露出する前記接続パッドに鉛フリー半田を溶着する工程と、有することを特徴とする配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を搭載するための配線基板およびその製造方法に関するものである。
【背景技術】
【０００２】
半導体集積回路素子等の半導体素子を搭載するために用いられる配線基板には、ガラス基材および熱硬化性樹脂から成る絶縁板と銅箔等から成る配線導体とを交互に複数積層して成るプリント配線基板や、ガラス基材および熱硬化性樹脂から成る絶縁板上に熱硬化性樹脂およびフィラーから成る絶縁層と銅めっき層から成る配線導体とを複数積層して成るビルドアップ配線基板が用いられている。このような配線基板の上面には半導体素子の電極と接続するための配線導体から成る半導体素子接続パッドが格子状の並びに配列されているとともに、これらの半導体素子接続パッドの中央部を露出させる開口部を有する紫外線硬化型の感光性樹脂の硬化物から成るソルダーレジスト層が被着されている。また、このような配線基板の下面には外部の電気回路基板に接続するための配線導体から成る外部接続パッドが格子状の並びに配列されているとともに、これらの外部接続パッドの中央部を露出させる開口部を有する紫外線硬化型の感光性樹脂の硬化物から成るソルダーレジスト層が被着されている。さらに、ソルダーレジスト層の開口部から露出した半導体素子接続パッド上には半導体素子の電極と半導体素子接続パッドとを接合するための半田バンプが溶着されており、ソルダーレジスト層の開口部から露出した外部接続パッド上には、外部電気回路基板と接続するための半田層が溶着されている。
【０００３】
そして、このような配線基板においては、半導体素子をその各電極がそれぞれ対応する半田バンプに当接するようにして配線基板の上面に載置するとともに、これらを例えば電気炉等の加熱装置で約２６０℃程度に加熱して半田バンプを溶融させて半田バンプと半導体素子の電極とを接合させることによって、半導体素子が配線基板上に実装される。また、半導体素子が実装された配線基板は、外部接続パッドに溶着された半田層に半田ボールを溶着させるとともに、その半田ボールと外部電気回路基板の配線導体とを当接させた状態で半田ボールを溶融させることにより外部電気回路基板上に実装される。
【０００４】
しかしながら、半導体素子を配線基板上に実装する際や配線基板を外部電気回路基板に実装する際に、溶融した半田の一部がソルダーレジスト層の開口部の縁から半導体素子接続パッドや外部接続パッドを形成する配線導体とソルダーレジスト層との間に滲入して潜り込んでしまうという現象が発生することがある。このような半田の潜り込みは、半田を溶融させる際の２６０℃の高温時におけるソルダーレジスト層の弾性率の低下が原因のひとつとして考えられており、そのためソルダーレジスト層の形成時に紫外線硬化と熱硬化とを併用してソルダーレジスト層の架橋密度を上げて高温時の弾性率を高めることがなされている。さらに、半導体素子接続パッドや外部接続パッドを形成する配線導体の表面の算術平均粗さＲａをエッチングにより０．５μｍ以上とすることにより、配線導体とソルダーレジスト層との密着を強固なものとして半田の潜り込みを抑制することも提案されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−２４４０００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、半導体素子接続パッドや外部接続パッドを形成する配線導体表面の算術平均粗さＲａをエッチングにより０．５μｍ以上と粗いものにすると、この半導体素子接続パッドや外部接続パッドの表面に半田バンプや半田層を溶着させる際に、その半田が鉛フリー半田である場合、鉛フリー半田は銅に対する濡れ性が劣るため半導体素子接続パッドや外部接続パッドと半田とが良好に濡れずに十分な厚みの半田で覆われない箇所が部分的に発生してしまうという現象が起きやすい。このような箇所が発生すると、半導体素子接続パッドと半導体素子や外部接続パッドと外部電気回路基板とを強固に接合することができずに、これらの間に半田の破断等が発生し、配線基板に対する半導体素子の実装信頼性や外部電気回路基板に対する配線基板の実装信頼性が低いものとなってしまう。
【０００７】
本願発明者は、鋭意研究の結果、半導体素子接続パッドや外部接続パッドを形成する配線導体表面の算術平均粗さＲａをエッチングにより０．５μｍ以上の粗いものとした場合、配線導体表面のエッチングされた粗化面における微小な凸部の高さが高くなるとともに凸部が細くなり、この粗化面に鉛フリー半田を溶着させると、高さが高くかつ細くなった凸部が鉛フリー半田中に大きく溶け込んで所謂半田食われが部分的に発生し、その場所にボイドが形成され、そのボイド部分において半導体素子接続パッドや外部接続パッドに半田が良好に濡れずに十分な厚みの半田で覆われない箇所が発生することをつきとめ本発明を完成するに至った。
【０００８】
本発明は、かかる知見に基づき案出されたものであり、その課題は、半導体素子接続パッドや外部接続パッドを形成する配線導体の表面の算術平均粗さＲａを０．５μｍ以上と粗いものとすることによりソルダーレジスト層と配線導体との密着を強固なものとして、溶融した半田の一部がソルダーレジスト層の開口部の縁から半導体素子接続パッドや外部接続パッドを形成する配線導体とソルダーレジスト層との間に滲入して潜り込むのを有効に防止するとともに、半導体素子接続パッドや外部接続パッドに鉛フリー半田を溶着させたとしても半導体素子接続パッドや外部接続パッドに鉛フリー半田が良好に濡れ、それにより半導体素子接続パッドや外部接続パッドの全面が十分な厚みの半田で覆われ、配線基板に対する半導体素子の実装信頼性や外部電気回路基板に対する配線基板の実装信頼性に優れる配線基板を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の配線基板は、絶縁基板の上面に複数の接続パッド有する銅から成る配線導体と、前記接続パッドの外周部を覆い、且つ該接続パッドの中央部を露出させる開口部を有するソルダーレジスト層とが順次被着されて成るとともに、前記開口部から露出する前記接続パッドに鉛フリー半田を溶着させて成る配線基板であって、前記配線導体は、前記ソルダーレジスト層で覆われた面が算術平均粗さＲａで０．５μｍ以上であり、かつ前記開口部から露出する面が算術平均粗さＲａで０．４μｍ以下であることを特徴とするものである。
【００１０】
本発明の配線基板の製造方法は、絶縁基板の上面に複数の接続パッドを有する銅から成る配線導体を形成する工程と、前記配線導体の露出する表面を化学的にエッチングして算術平均粗さＲａが０．５μｍ以上の粗化面とする工程と、前記絶縁基板および前記配線導体の上に前記接続パッドの外周部を覆い、且つ該接続パッドの中央部を露出させる開口部を有するソルダーレジスト層を形成する工程と、前記開口部から露出する前記接続パッドの表面をウエットブラストおよび該ウエットブラストの後の化学的エッチングにより算術平均粗さＲａが０．４μｍ以下となるように平滑化する工程と、前記開口部から露出する前記接続パッドに鉛フリー半田を溶着する工程と、有することを特徴とするものである。
【発明の効果】
【００１１】
本発明の配線基板によれば、接続パッドを形成する配線導体は、ソルダーレジスト層で覆われた面が算術平均粗さＲａで０．５μｍであることから、この粗化面を介して配線導体とソルダーレジスト層とが強固に密着するとともに配線導体の粗化面が半田の滲入を防止するための障壁として作用する。また、ソルダーレジスト層の開口部から露出する接続パッドの面が算術平均粗さＲａで０．４μｍ以下であることから、この露出面の凸部が半田中に大きく溶け込むことがなく、したがってボイドの発生もなく接続パッドと半田とが良好に濡れるので、接続パッドの全面が十分な厚み半田で覆われ、配線基板に対する半導体素子の実装信頼性や外部電気回路基板に対する配線基板の実装信頼性に優れる配線基板となる。
【００１２】
また、本発明の配線基板の製造方法によれば、接続パッドを形成する配線導体の露出する表面を化学的にエッチングして算術平均粗さＲａが０．５μｍの粗化面とした後、ソルダーレジスト層を形成することから、配線導体とソルダーレジスト層とが粗化面を介して強固に密着するとともに配線導体の粗化面を半田の滲入を防止するための障壁とすることができる。また、ソルダーレジスト層の開口部から露出する接続パッドの表面をウエットブラストおよび該ウエットブラストの後の化学的エッチングにより算術平均粗さＲａが０．４μｍ以下となるように平滑化することから、この露出面の凸部が半田中に大きく溶け込むことがなく、したがってボイドの発生もなく接続パッドと半田とが良好に濡れるので、接続パッドの全面が十分な厚み半田で覆われ、配線基板に対する半導体素子の実装信頼性や外部電気回路基板に対する配線基板の実装信頼性に優れる配線基板を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】図１は、本発明の配線基板の実施形態の一例を示す断面模式図である。
【図２】図２は、図１に示す配線基板の要部拡大断面模式図である。
【図３】図3（ａ）〜（ｄ）は、本発明の配線基板の製造方法を説明するための工程毎の断面模式図である。
【発明を実施するための形態】
【００１４】
次に、本発明の配線基板の実施形態の一例を図１および図２を基にして詳細に説明する。図１は本発明の配線基板１０の実施形態の一例を示す断面模式図であり、図２は図１に示す配線基板１０の要部拡大断面模式図である。これらの図中、１は絶縁基板、２は配線導体、３は半導体素子接続パッド、４は外部接続パッド、５はソルダーレジスト層、６は半田バンプ、７は半田層であり、主としてこれらにより本発明の配線基板１０が構成される。
【００１５】
なお、本例の配線基板１０では、ガラス織物に熱硬化性樹脂を含浸させて成る絶縁板１ａの上下面に熱硬化性樹脂から成る絶縁層１ｂを２層ずつ積層して絶縁基板１を形成しており、最表層の絶縁層１ｂ上にソルダーレジスト層５が積層されている。また絶縁基板１の上面中央部には半導体素子Ｓが搭載される搭載部Ａが形成されており、この搭載部Ａにはそれぞれ半導体素子Ｓの電極Ｔが電気的に接続される半導体素子接続パッド３が形成されている。また、絶縁基板１の下面には外部電気回路基板に電気的に接続される外部接続パッド４が形成されており、絶縁基板１の上面から下面にかけてはそれぞれ対応する半導体素子パッド３と外部接続パッド４とを互いに電気的に接続する配線導体２が配設されている。さらに、半導体素子接続パッド３には半田バンプ６が溶着されている。また、外部接続パッド４には半田層７が溶着されている。
【００１６】
そして、この配線基板１０においては、半導体素子Ｓをその各電極Ｔがそれぞれ対応する半田バンプ６に当接するようにして配線基板１０の上面に載置するとともに、これらを例えば電気炉等の加熱装置で約２６０℃程度に加熱して半田バンプ６を溶融させて半田バンプ６と半導体素子Ｓの電極Ｔとを接合させることによって、半導体素子Ｓが配線基板１０上に実装される。また、半導体素子Ｓが実装された配線基板１０は、外部接続パッド４に溶着された半田層７に半田ボールＢを溶着させるととともに、その半田ボールＢと外部電気回路基板の配線導体とを当接させた状態で半田ボールＢを溶融させることにより外部電気回路基板上に実装される。
【００１７】
絶縁板１ａは、本例の配線基板１０におけるコア部材であり、例えばガラス繊維束を縦横に織り込んだガラス織物にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成る。この絶縁板１ａは、例えば厚みが０．３〜１．５ｍｍ程度であり、その上面から下面にかけて直径が０．１〜１ｍｍ程度の複数のスルーホール８を有している。そして、その上下面および各スルーホール８の内面には配線導体２の一部が被着されており、上下面の配線導体２がスルーホール８を介して電気的に接続されている。
【００１８】
このような絶縁板１ａは、ガラス織物に未硬化の熱硬化性樹脂を含浸させた絶縁シートを熱硬化させた後、これに上面から下面にかけてドリル加工を施すことにより製作される。なお、絶縁板１ａ上下面の配線導体２は、絶縁板１ａ用の絶縁シートの上下全面に厚みが３〜５０μｍ程度の銅箔を貼着しておくとともにこの銅箔をシートの硬化後にエッチング加工することにより所定のパターンに形成される。また、スルーホール８内面の配線導体２は、絶縁板１ａにスルーホール８を設けた後に、このスルーホール８内面に無電解めっき法および電解めっき法により厚みが３〜５０μｍ程度の銅めっき膜を析出させることにより形成される。
【００１９】
さらに、絶縁板１ａは、そのスルーホール８の内部にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る孔埋め樹脂９が充填されている。孔埋め樹脂９は、スルーホール８を塞ぐことによりスルーホール８の直上および直下に配線導体２および各絶縁層１ｂを形成可能とするためのものであり、未硬化のペースト状の熱硬化性樹脂をスルーホール８内にスクリーン印刷法により充填し、それを熱硬化させた後、その上下面を略平坦に研磨することにより形成される。そして、この孔埋め樹脂９を含む絶縁板１ａの上下面に絶縁層１ｂがそれぞれ２層ずつ積層されている。
【００２０】
絶縁板１ａの上下面に積層された各絶縁層１ｂは、エポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成り、それぞれの厚みが２０〜６０μｍ程度であり、各層の上面から下面にかけて直径が３０〜１００μｍ程度の複数のビアホール１１を有している。これらの各絶縁層１ｂは、配線導体２を高密度に配線するための絶縁間隔を提供するためのものである。そして、上層の配線導体２と下層の配線導体２とをビアホール１１を介して電気的に接続することにより高密度配線が立体的に形成可能となっている。このような各絶縁層１ｂは、厚みが２０〜６０μｍ程度の未硬化の熱硬化性樹脂から成る絶縁フィルムを絶縁板１ａの上下面に貼着し、これを熱硬化させるとともにレーザ加工によりビアホール１１を穿孔し、さらにその上に同様にして次の絶縁層１ｂを順次積み重ねることによって形成される。なお、各絶縁層１ｂの表面およびビアホール１１内に被着された配線導体２は、各絶縁層１ｂを形成する毎に各絶縁層１ｂの表面およびビアホール１１内に５〜５０μｍ程度の厚みの銅めっき膜を周知のセミアディティブ法等のパターン形成法により所定のパターンに被着させることによって形成される。
【００２１】
絶縁基板１の上面の搭載部Ａに形成された半導体素子接続パッド３は、ソルダーレジスト層５から露出する直径が５０〜１５０μｍ程度の円形であり、搭載部Ａ内の領域にピッチが１００〜２５０μｍ程度の格子状の並びに多数配列形成されている。このような半導体素子接続パッド３は、半導体素子Ｓの電極Ｔを配線導体２に電気的に接続するための端子部として機能し、最上層の絶縁層１ｂ上に形成された配線導体２の一部を、ソルダーレジスト層５に設けた直径が５０〜１５０μｍ程度の円形の開口部５ａ内に露出させることにより形成されている。
【００２２】
また、絶縁基板１の下面に形成された外部接続パッド４は、ソルダーレジスト層５から露出する直径が３００〜５００μｍ程度の円形であり、絶縁基板１下面の略全領域にピッチが６００〜１０００μｍ程度の格子状の並びに多数配列形成されている。外部接続パッド４は、配線導体２を外部電気回路基板に電気的に接続するための端子部として機能し、最下層の絶縁層１ｂ上に形成された配線導体２の一部を、ソルダーレジスト層５に設けた直径が３００〜５００μｍの円形の開口部５ｂ内に露出させることにより形成されている。
【００２３】
ソルダーレジスト層５は、アクリル変性エポキシ樹脂等の感光性を有する熱硬化性の樹脂から成り、その厚みが１０〜３０μｍ程度であり、上述したように半導体素子接続パッド３を露出させる開口部５ａや外部接続パッド４を露出させる開口部５ｂを有している。それにより最表層における配線導体２を保護するとともに、開口部５ａや５ｂを介して半導体素子接続パッド３や外部接続パッド４と半導体素子Ｓや外部電気回路基板との接続を可能としている。このようなソルダーレジスト層５は、感光性を有する樹脂ペーストまたは樹脂フィルムを最上層および最下層の絶縁層１ｂの表面に塗布または貼着するとともにフォトリソグラフィー技術を採用して開口部５ａや５ｂを有するパターンに露光および現像した後、紫外線硬化および熱硬化させることにより形成される。
【００２４】
半導体素子接続パッド３に溶着された半田バンプ６は、例えば錫−銀合金や錫−銀−銅合金等の鉛フリー半田から成り、半導体素子接続パッド３と半導体素子Ｓの電極Ｔとを電気的に接続するための接続部材として機能する。そして、半導体素子Ｓの電極Ｔを半田バンプ６に接触させた状態で半田バンプ６を加熱溶融させることにより半導体素子接続パッド３と半導体素子Ｓの電極Ｔとが半田バンプ６を介して電気的に接続されることとなる。このように半田バンプ６を半導体素子接続パッド３に予め溶着させておくことにより半導体素子接続パッド３への電極Ｔの接続の作業性が極めて良好なものとなる。なお、半導体素子Ｓの電極Ｔを半田バンプ６に接触させるのに先立って、半田バンプ６の上端部をプレスして平坦にしておくと、半導体素子Ｓの電極Ｔと半田バンプ６とを接触させることが容易かつ確実なものとなる。従って、半導体素子Ｓの電極Ｔを半田バンプ６に接触させるのに先立って、半田バンプ５の上端部をプレスして平坦にしておくことが好ましい。
【００２５】
また、外部接続パッド４に溶着された半田層７は、半田バンプ６と同様に、例えば錫−銀合金や錫−銀−銅合金等の鉛フリー半田から成り、外部接続パッド４に半田ボールＢを溶着させるための予備半田として機能する。そして、半田ボールＢを半田層７に接触させた状態で半田層７および半田ボールＢを加熱溶融させることより半田ボールＢが外部接続パッド４に溶着されることとなる。
【００２６】
なお、半田バンプ６は、各半導体素子接続パッド３に対応する位置に格子状の並びに配列形成された開口部を有する印刷マスクを用いて半田バンプ６用の半田ペーストを各半導体素子接続パッド３上に印刷塗布するとともに印刷された半田ペースト中の半田を加熱溶融させることにより各半導体素子接続パッド３上に溶着される。また、半田層７は、各外部接続パッド４に対応する位置に格子状の並びに配列形成された開口部を有する印刷マスクを用いて半田層７用の半田ペーストを各外部接続パッド７上に印刷塗布するとともに印刷された半田ペースト中の半田を加熱溶融させることにより各外部接続パッド４上に溶着される。
【００２７】
なお、本例の配線基板１０においては、図２に（ａ），（ｂ）示すように、最表層の絶縁層１ｂ上に被着された配線導体２は、ソルダーレジスト層５で覆われた面が、算術平均粗さＲａで０．５μｍ以上であるとともに、ソルダーレジスト層５の開口部５ａ，５ｂから露出する面が算術平均粗さＲａで０．４μｍ以下となっている。このように、半導体素子接続パッド３および外部接続パッド４を形成する配線導体２は、ソルダーレジスト層５で覆われた面が算術平均粗さＲａで０．５μｍ以上の粗化面であることから、この粗化面を介して配線導体２とソルダーレジスト層５とが強固に密着するとともに配線導体２の粗化面が半田の滲入を防止するための障壁として機能する。したがって、本例の配線基板１０によれば、配線導体２とソルダーレジスト層５との間に半田が滲入して潜り込むことを有効に防止することができる。
【００２８】
また、ソルダーレジスト層５の開口部５ａ，５ｂから露出する半導体素子接続パッド３および外部接続パッド４の露出面が算術平均粗さＲａで０．４μｍ以下の面となっていることから、この露出面における微小な凸部の高さが高くなることはなくかつ凸部が細くなることがない。したがって、本例の配線基板１０によれば、半導体素子接続パッド３および外部接続パッド４の露出面に鉛フリー半田から成る半田バンプ６や半田層７を溶融させた際に、この露出面の凸部が半田中に大きく溶け込むことがなく、ボイドの発生もなく半導体素子接続パッド３および外部接続パッド４と半田とが良好に濡れるので半導体素子接続パッド３および外部接続パッド４の全面が十分な厚み半田で覆われ、半導体素子Ｓの実装信頼性や外部電気回路基板に対する実装信頼性に優れる配線基板１０となる。
【００２９】
なお、最表層の絶縁層１ｂ上に被着された配線導体２におけるソルダーレジスト層５で覆われた粗化面の算術平均粗さＲａが０．５μｍ未満であると、配線導体２とソルダーレジスト層５との密着が弱いとともに粗化面の凹凸が半田の滲入を防止するための障壁としての機能が低いものとなる傾向にあり、逆に０．８μｍを超えると、粗化が過剰となり、そのような過剰な粗化を行なうため配線導体２を所定の形状や寸法に形成することが困難となる。したがって、最表層の絶縁層１ｂ上に被着された配線導体２におけるソルダーレジスト層５で覆われた粗化面の算術平均粗さＲａは、０．５〜０．８μｍの範囲が好ましい。
【００３０】
また、ソルダーレジスト層５の開口部５ａ，５ｂから露出する半導体素子接続パッド３および外部接続パッド４の露出面が算術平均粗さＲａで０．４μｍを超えると、この露出面における微小な凸部の高さが高くなるとともに凸部が細くなり、この露出面の凸部が半田中に大きく溶け込んでその場所にボイドが発生し、その結果、半導体素子接続パッド３および外部接続パッド４の全面が十分な厚み半田で覆われずに、配線基板１０に対する半導体素子Ｓの実装信頼性や外部電気回路基板に対する配線基板１０の実装信頼性が低下してしまう危険が大きくなる。したがって、ソルダーレジスト層５の開口部５ａ，５ｂから露出する半導体素子接続パッド３および外部接続パッド４の露出面が算術平均粗さＲａで０．４μｍ以下であることが好ましい。
【００３１】
次に、本発明の配線基板の製造方法における実施形態の一例を図３（ａ）〜（ｄ）を基に説明する。なお、図３（ａ）〜（ｄ）において、前述した配線基板１０と同様の部分には同様の符号を付し、その詳細な説明は省略する。
【００３２】
先ず、図３（ａ）に示すように、最表層の絶縁層１ｂ上に配線導体２により半導体素子接続パッド３および外部接続パッド４を形成する。この配線導体２は上述した配線基板の実施形態の一例において説明したように、周知のセミアディティブ法等のパターン形成法を用いることにより形成される。なお、図３（ａ）〜（ｄ）においては、図が煩雑に成るのを避けるため、半導体素子接続パッド３と外部接続パッド４とを同一のパターンにて代表して示している。
【００３３】
次に、図３（ｂ）に示すように、半導体素子接続パッド３および外部接続パッド４を形成する配線導体２の表面を例えば蟻酸を含む粗化液でエッチングすることにより算術平均粗さＲａが０．５μｍ以上となるように粗化する。なお、配線導体２の表面における算術平均粗さＲａの大きさは、粗化液で配線導体２の表面をエッチングする際のエッチング時間により調整すればよい。すなわち、配線導体２の表面を粗化液でエッチングする時間が短ければ、配線導体２の表面における算術平均粗さＲａの値は小さくなり、逆にエッチングする時間が長ければ、Ｒａの値が大きくなる。
【００３４】
次に、図３（ｃ）に示すように、最表層の絶縁層１ｂ上および配線導体２の上に半導体素子接続パッド３，外部接続パッド４の外周部を覆うとともに半導体素子接続パッド３，外部接続パッド４の中央部を露出させる開口部５ａ，５ｂを有するソルダーレジスト層５を形成する。このようなソルダーレジスト層５は、上述した配線基板の実施形態の一例において説明したように、感光性を有する樹脂ペーストまたは樹脂フィルムを最表層の絶縁層１ｂの表面に塗布または貼着するとともにフォトリソグラフィー技術を採用して開口部５ａ，５ｂを有するパターンに露光および現像した後、紫外線硬化および熱硬化させることにより形成される。このとき、配線導体２は、ソルダーレジスト層５で覆われた面が算術平均粗さＲａで０．５μｍ以上の粗化面となっていることから、この粗化面を介して配線導体２とソルダーレジスト層５とが強固に密着するとともに、配線導体２の粗化面が半田の侵入を防止するための障壁として機能する。この場合、最表層の絶縁層１ｂ上に被着された配線導体２におけるソルダーレジスト層５で覆われた粗化面の算術平均粗さＲａが０．５μｍ未満であると、配線導体２とソルダーレジスト層５との密着が弱いとともに粗化面の凹凸が半田の滲入を防止するための障壁としての機能が低いものとなる傾向にあり、逆に０．８μｍを超えると、粗化が過剰となり、そのような過剰な粗化を行なうため配線導体２を所定の形状や寸法に形成することが困難となる。したがって、最表層の絶縁層１ｂ上に被着された配線導体２におけるソルダーレジスト層５で覆われた粗化面の算術平均粗さＲａは、０．５〜０．８μｍの範囲とすることが好ましい。
【００３５】
次に、図３（ｄ）に示すように、ソルダーレジスト層５の開口部５ａ，５ｂから露出する半導体素子接続パッド３，外部接続パッド４の表面を、機械的および化学的に研磨して
算術平均粗さＲａで０．４μｍ以下となるように平坦化する。このような平坦化は、先ず開口部５ａから露出する半導体素子接続パッド３，外部接続パッド４の表面をウエットブラスト法を採用して研磨することにより粗化面を潰して滑らかにし、次にこの潰れて滑らかになった面を過酸化水素水および硫酸を含むソフトエッチング液により０．５〜２μｍ程度エッチングすることにより平坦化する方法が採用される。
【００３６】
そして、最後に開口部５ａ，５ｂから露出する半導体素子接続パッド３，外部接続パッド４上に半田バンプ６，半田層７を溶着することにより図１および図２に示した本発明による配線基板１０が完成する。このとき、ソルダーレジスト層５の開口部５ａ，５ｂから露出する半導体素子接続パッド３および外部接続パッド４の露出面が算術平均粗さＲａで０．４μｍ以下の面となっていることから、この露出面における微小な凸部の高さが高くなることはなくかつ凸部が細くなることがない。したがって、本例の配線基板の製造方法によれば、半導体素子接続パッド３および外部接続パッド４の露出面に鉛フリー半田から成る半田バンプ６や半田層７を溶融させた際に、この露出面の凸部が半田中に大きく溶け込むことがなく、ボイドの発生もなく半導体素子接続パッド３および外部接続パッド４と半田とが良好に濡れるので半導体素子接続パッド３および外部接続パッド４の全面が十分な厚みの半田で覆われ、半導体素子Ｓの実装信頼性や外部電気回路基板に対する実装信頼性に優れる配線基板１０を提供することができる。なお、半導体素子接続パッド３，外部接続パッド４上に半田バンプ６，半田層７を溶着するには、上述した配線基板１０の実施形態の一例において説明したように、各半導体素子接続パッド３，外部接続パッド４に対応する位置に格子状の並びに配列形成された開口部を有する印刷マスクを用いて半田ペーストを各半導体素子接続パッド３上，外部接続パッド４上に印刷塗布するとともに印刷された半田ペースト中の半田を加熱溶融させればよい。
【実施例１】
【００３７】
次に、本発明の実施例を説明する。先ず、ガラス織物にビスマレイミドトリアジン樹脂を含浸させて成る厚みが０．４ｍｍの絶縁板に厚みが５μｍの銅箔が張着されて成る両面銅張り板に直径が２００μｍのスルーホールを５００μｍピッチで穿孔した。次に、スルーホール内を過マンガン酸カリウム溶液でデスミア処理した後、スルーホール内および銅箔の表面に厚みが１μｍの無電解銅めっきを被着し、次いで無電解銅めっき層上に厚みが１０μｍの電解めっき層を被着させた。次に、スルーホール内にエポキシ樹脂およびシリカフィラーを含有するペーストを充填するとともに熱硬化させてスルーホール内を孔埋め樹脂で埋めた後、この両面銅張り板の上下面をロール研磨機により研磨して平坦とした。次に孔埋め樹脂上を含む両面銅張り板の上下面に無電解銅めっきを１μｍの厚みに被着させた後、次いで電解銅めっき層を１０μｍの厚みに被着させた。次にサブトラクティブ法を用いて両面銅張り板上の銅箔および銅めっき層をエッチングして絶縁板の両面に配線導体を形成してコア基板を作製した。
【００３８】
次に、コア基板の両面に厚みが３５μｍのエポキシ樹脂およびシリカフィラーを含有す未硬化の樹脂フィルムを貼着するとともに熱硬化させて絶縁層を形成した後、この絶縁層にレーザ加工により直径が７０μｍのビアホールを穿孔した。次に樹脂層の表面およびビアホール内を過マンガン酸カリウム水溶液でデスミア処理した後、絶縁層の表面およびビアホール内に厚みが１μｍの無電解銅めっきを被着させた。次に、上面側の無電解めっき層上に直径が１９０μｍの半導体素子接続パッド形成用の開口を含む配線導体形成用の開口パターンを有する厚みが２５μｍのめっきレジスト層を被着させるとともに、下面側の無電解銅めっき層上に直径が７００μｍの外部接続パッド形成用の開口を含む配線導体形成用の開口パターンを有する厚みが２５μｍのめっきレジスト層を被着させ、開口パターンから露出する無電解めっき層上に厚みが１５μｍの電解銅めっき層を被着させた。次に無電解銅めっき層上からめっきレジスト層を剥離して除去するとともに、めっきレジスト層の剥離により露出した無電解銅めっき層を過酸化水素水と硫酸を含有するエッチング液で除去することにより上面側に直径が１９０μｍの半導体素子接続パッドを２５０μｍのピッチで有し、下面側に直径が７００μｍの外部接続パッドを１０００μｍのピッチで有する最表層の配線導体を形成した。
【００３９】
次に、最表層の配線導体の表面を蟻酸を含有するエッチング液によりその算術平均粗さＲａが０．５μｍ以上となるようエッチングして粗化した。次に最表層の絶縁層および配線導体の上にアクリル変性エポキシ樹脂とシリカフィラーとを含有するソルダーレジスト用の感光性樹脂ペーストを配線導体上での厚みが２０μｍとなるようにスクリーン印刷により塗布するとともに半導体素子接続パッドの中央部に直径が１３０μｍの開口部を有するとともに外部接続パッドの中央部に５００μｍの開口部を有するように露光および現像した後、紫外線硬化および熱硬化を行いソルダーレジスト層を形成した。
【００４０】
次に、ソルダーレジスト層から露出する半導体素子接続パッドおよび外部接続パッドの表面をウエットブラスト法により物理的に研磨した。この研磨により半導体素子接続パッドおよび外部接続パッドの露出面の凹凸が潰れてその算術平均粗さＲａが０．４〜０．５μｍ程度となった。さらに、このウエットブラストにより凹凸が潰れた半導体素子接続パッドおよび外部接続パッドの表面を過酸化水素水と硫酸を含むエッチング液でエッチングすることによりその算術平均粗さを０．３〜０．４μｍとした。
【００４１】
次に、半導体素子接続パッドおよび外部接続パッドの上にスクリーン印刷法により鉛フリー半田の半田ペーストを印刷塗布した後、半田ペースト中の半田を約２６０℃の温度で加熱溶融して半導体素子接続パッドに半田バンプを溶着させるとともに外部接続パッドに半田層を溶着させて本発明の試料（試料Ｎｏ．２，３，４）を得た。
【００４２】
また、比較のためにソルダーレジスト層で覆われた配線導体の算術平均粗さＲａを０．４μｍとした試料（試料Ｎｏ．１）および半導体素子接続パッドおよび外部接続パッドの露出面の算術平均粗さＲａを０．４５μｍとした試料（試料Ｎｏ．５）を準備し、同様にして半田バンプおよび半田層を溶着した。
【００４３】
次に、この時点で、４０倍の光学式顕微鏡で検査して半導体素子接続パッドにおける半田潜りの有無および外部接続パッドにおける半田の濡れ不良の有無を確認し、さらに半田バンプおよび半田層が溶着された試料を２５０℃で５分間加熱して１回目の熱負荷を与えた後、再度２５０℃で４分間加熱して２回目の熱負荷を与え、更に再度２５０℃で４分間加熱して３回目の熱負荷を与えた後、４０倍の光学式顕微鏡で検査して半田潜りの有無を確認した後、クロスセクションした断面を１０００倍のＳＥＭ写真により観察し、パッドと半田との界面におけるボイドの有無を確認した。その結果を表１に示す。
【００４４】
【表１】
2012209418.tif 000003
【００４５】
表１に示すように、本発明の範囲内である試料（試料Ｎｏ．２，３，４）では半田溶着直後にも３回目の熱負荷後にも半田潜りは見られなかった。それに対し、比較のための試料（試料Ｎｏ．１）では、半田バンプ形成直後には半田潜りは見られないものの、熱負荷後に半田もぐりが確認された。また、比較のための試料（試料Ｎｏ．５）では熱負荷後にも半田潜りは見られなかったものの、半田の濡れ不良およびボイドが確認された。
【符号の説明】
【００４６】
１    絶縁基板
２    配線導体
３    半導体素子接続パッド
４    外部接続パッド
５    ソルダーレジスト層
５ａ，５ｂ    ソルダーレジスト層の開口部
６    半田バンプ
７    半田層
１０    配線基板
【図１】
2012209418.tif 000004
【図２】
2012209418.tif 000005
【図３】
2012209418.tif 000006