(57)【要約】【課題】入力信号の変換範囲をより適切に設定して、入力信号の変換回数を削減することが可能な逐次比較型Ａ／Ｄ変換器を提供する。【解決手段】逐次比較型Ａ／Ｄ変換器のＳＡＲ制御回路は、比較結果信号に応じて、第１の変換範囲内でデジタル値を第１の変換回数だけ変化させて出力する。逐次比較型Ａ／Ｄ変換器の範囲設定回路は、判定信号に応じて、サンプルホールド値が第１の変換範囲内にない場合は、前記第１の変換範囲と異なる第２の変換範囲を設定する。【選択図】図２
2012119767.tif 000002
【特許請求の範囲】
【請求項１】
入力されたアナログ信号をＡ／Ｄ変換したデジタル値を出力する逐次比較型Ａ／Ｄ変換器であって、
アナログ信号である第１の電圧が入力され、第１のクロック信号に同期して前記第１の電圧をサンプルホールドしたサンプルホールド値を出力する第１のサンプルホールド回路と、
前記デジタル値をＤ／Ａ変換した変換値を出力するＤ／Ａ変換器と、
前記サンプルホールド値と前記変換値とを比較し、この比較結果に応じた比較結果信号を出力するコンパレータと、
前記比較結果信号に応じて、前記サンプルホールド値を前記変換値で２分探索するように、設定された前記変換範囲内で前記デジタル値を設定された変換回数だけ変化させて出力するＳＡＲ制御回路と、
前記比較結果信号および前記変換回数に基づいて、設定された変換範囲内に前記サンプルホールド値があるか否かを判定し、この判定に応じた判定信号を出力する範囲内外判定回路と、
前記判定信号に基づいて、前記変換範囲を設定する範囲設定回路と、を備え、
前記ＳＡＲ制御回路は、前記比較結果信号に応じて、第１の変換範囲内で前記デジタル値を第１の変換回数だけ変化させて出力し、
前記範囲設定回路は、前記判定信号に応じて、前記サンプルホールド値が前記第１の変換範囲内にない場合は、前記第１の変換範囲と異なる第２の変換範囲を設定する
ことを特徴とする逐次比較型Ａ／Ｄ変換器。
【請求項２】
前記第２の変換範囲は、異なる範囲で複数個設定されており、
前記範囲内外判定回路は、前記比較結果信号に基づいて、前記第１の変換範囲と前記サンプルホールド値との位置関係にも応じた前記判定信号を出力し、
前記範囲設定回路は、前記判定信号に応じて、前記サンプルホールド値が前記第１の変換範囲内にない場合は、前記位置関係に基づいて複数個の前記第２の変換範囲から１つを選択し設定する
ことを特徴とする請求項１に記載の逐次比較型Ａ／Ｄ変換器。
【請求項３】
アナログ信号である第２の電圧が入力され、前記第１のクロック信号よりも周期が長い第２のクロック信号に同期して前記第２の電圧をサンプルホールドしたサンプルホールド値を出力する第２のサンプルホールド回路と、
前記判定信号に応じて、前記第１のサンプルホールド回路の出力と前記第２のサンプルホールド回路の出力とを切り替えて出力するスイッチ回路と、
前記判定信号に応じて、前記第１のサンプルホールド回路の出力に対応する前記デジタル値と、前記第２のサンプルホールド回路の出力に対応する前記デジタル値と、を切り替えて出力するデジタル出力切替回路と、をさらに備え、
前記スイッチ回路は、前記判定信号に応じて、前記第１のサンプルホールド回路のサンプルホールド値が前記第１の変換範囲内にある場合は、前記第１のサンプルホールド回路の出力から前記第２のサンプルホールド回路の出力に切り替えて出力し、
前記デジタル出力切替回路は、前記判定信号に応じて、前記第１のサンプルホールド回路のサンプルホールド値が前記第１の変換範囲内にある場合は、前記第１のサンプルホールド回路の出力に対応する前記デジタル値から前記第２のサンプルホールド回路の出力に対応する前記デジタル値に切り替えて出力する
ことを特徴とする請求項１または２に記載の逐次比較型Ａ／Ｄ変換器。
【請求項４】
電源の電源電圧を制御して、負荷に供給するＤＣ−ＤＣ変換器であって、
キャパシタの一端に接続される第１の出力端子と、
前記キャパシタの他端に接続される第２の出力端子と、
前記電源の一端に一端が接続され、前記第１の出力端子に一端が接続されたインダクタの他端に他端が接続されたハイサイドスイッチと、
前記ハイサイドスイッチの他端に一端が接続され、前記電源の他端および前記キャパシタの他端に他端が接続されたローサイドスイッチと、
前記第１の出力端子のアナログ信号である第１の電圧をＡ／Ｄ変換し、得られたデジタル値を出力する逐次比較型Ａ／Ｄ変換器と、
前記デジタル値と基準電圧値との差を演算し、得られた誤差電圧を出力する比較器と、
前記誤差電圧に基づいて、前記ハイサイドスイッチと前記ローサイドスイッチとを相補的にオン／オフ制御するＰＷＭ回路と、を備え、
前記逐次比較型Ａ／Ｄ変換器は、
アナログ信号である第１の電圧が入力され、第１のクロック信号に同期して前記第１の電圧をサンプルホールドしたサンプルホールド値を出力する第１のサンプルホールド回路と、
前記デジタル値をＤ／Ａ変換した変換値を出力するＤ／Ａ変換器と、
前記サンプルホールド値と前記変換値とを比較し、この比較結果に応じた比較結果信号を出力するコンパレータと、
前記比較結果信号に応じて、前記サンプルホールド値を前記変換値で２分探索するように、設定された前記変換範囲内で前記デジタル値を設定された変換回数だけ変化させて出力するＳＡＲ制御回路と、
前記比較結果信号および前記変換回数に基づいて、設定された変換範囲内に前記サンプルホールド値があるか否かを判定し、この判定に応じた判定信号を出力する範囲内外判定回路と、
前記判定信号に基づいて、前記変換範囲を設定する範囲設定回路と、を備え、
前記ＳＡＲ制御回路は、前記比較結果信号に応じて、第１の変換範囲内で前記デジタル値を第１の変換回数だけ変化させて出力し、
前記範囲設定回路は、前記判定信号に応じて、前記サンプルホールド値が前記第１の変換範囲内にない場合は、前記第１の変換範囲と異なる第２の変換範囲を設定する
ことを特徴とするＤＣ−ＤＣ変換器。
【請求項５】
前記逐次比較型Ａ／Ｄ変換器は、
アナログ信号である第２の電圧が入力され、前記第１のクロック信号よりも周期が長い第２のクロック信号に同期して前記第２の電圧をサンプルホールドしたサンプルホールド値を出力する第２のサンプルホールド回路と、
前記判定信号に応じて、前記第１のサンプルホールド回路の出力と前記第２のサンプルホールド回路の出力とを切り替えて出力するスイッチ回路と、
前記判定信号に応じて、前記第１のサンプルホールド回路の出力に対応する前記デジタル値と、前記第２のサンプルホールド回路の出力に対応する前記デジタル値と、を切り替えて出力するデジタル出力切替回路と、をさらに備え、
前記スイッチ回路は、前記判定信号に応じて、前記第１のサンプルホールド回路のサンプルホールド値が前記第１の変換範囲内にある場合は、前記第１のサンプルホールド回路の出力から前記第２のサンプルホールド回路の出力に切り替えて出力し、
前記デジタル出力切替回路は、前記判定信号に応じて、前記第１のサンプルホールド回路のサンプルホールド値が前記第１の変換範囲内にある場合は、前記第１のサンプルホールド回路の出力に対応する前記デジタル値から前記第２のサンプルホールド回路の出力に対応する前記デジタル値に切り替えて出力し、
前記第２の電圧は、前記ＤＣ−ＤＣ変換器の温度に応じて温度センサが出力するものである
ことを特徴とする請求項４に記載のＤＣ−ＤＣ変換器。
【請求項６】
前記第１の電圧が接地電圧から上昇する場合に、前記第１の変換範囲の最小値を前記接地電圧に設定し、前記第１の変換範囲の最大値を前記第２の変換範囲の最小値に設定するソフトスタート制御回路をさらに備える
ことを特徴とする請求項４に記載のＤＣ−ＤＣ変換器。
【請求項７】
前記負荷に流れる負荷電流の増減の予測に応じて、前記第１の変換範囲を調整する負荷予測制御回路をさらに備える
ことを特徴とする請求項４に記載のＤＣ−ＤＣ変換器。
【請求項８】
前記第１の出力端子に流れる電流に応じた検出電圧を出力する電流電圧変換回路をさらに備え、
前記逐次比較型Ａ／Ｄ変換器は、前記検出電圧に応じて、前記第１の変換範囲を変化させる
ことを特徴とする請求項４に記載のＤＣ−ＤＣ変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、逐次比較型Ａ／Ｄ変換器、および、ＤＣ−ＤＣ変換器に関する。
【背景技術】
【０００２】
一般的に、逐次比較型Ａ／Ｄ変換器（ＳＡＲＡＤＣ）は、サンプルホールド回路によりサンプルホールドした入力電圧と、Ｄ／Ａ変換器から出力されたアナログ電圧とを比較器により比較することで、上位ビットから順にＡ／Ｄ変換する。
【０００３】
この従来の逐次比較型Ａ／Ｄ変換器は、使用する比較器が１つであり増幅器を用いないので、回路規模が小さく低消費電力であるという特徴を有する。
【０００４】
従来、このような逐次比較型Ａ／Ｄ変換器において、Ａ／Ｄ変換可能なフルスケールの変換範囲に対して入力信号の電圧範囲が小さい場合には、Ｄ／Ａ変換器の変換範囲を狭めることで変換サイクル数を削減するものがある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−３２９２６３
【特許文献２】特開２００６−１４０８１９
【発明の概要】
【発明が解決しようとする課題】
【０００６】
入力信号の変換範囲をより適切に設定して、入力信号の変換回数を削減することが可能な逐次比較型Ａ／Ｄ変換器を提供する。
【課題を解決するための手段】
【０００７】
実施例に従った逐次比較型Ａ／Ｄ変換器は、入力されたアナログ信号をＡ／Ｄ変換したデジタル値を出力する逐次比較型Ａ／Ｄ変換器である。逐次比較型Ａ／Ｄ変換器は、アナログ信号である第１の電圧が入力され、第１のクロック信号に同期して前記第１の電圧をサンプルホールドしたサンプルホールド値を出力する第１のサンプルホールド回路を備える。逐次比較型Ａ／Ｄ変換器は、前記デジタル値をＤ／Ａ変換した変換値を出力するＤ／Ａ変換器を備える。逐次比較型Ａ／Ｄ変換器は、前記サンプルホールド値と前記変換値とを比較し、この比較結果に応じた比較結果信号を出力するコンパレータを備える。逐次比較型Ａ／Ｄ変換器は、前記比較結果信号に応じて、前記サンプルホールド値を前記変換値で２分探索するように、設定された前記変換範囲内で前記デジタル値を設定された変換回数だけ変化させて出力するＳＡＲ制御回路を備える。逐次比較型Ａ／Ｄ変換器は、前記比較結果信号および前記変換回数に基づいて、設定された変換範囲内に前記サンプルホールド値があるか否かを判定し、この判定に応じた判定信号を出力する範囲内外判定回路を備える。逐次比較型Ａ／Ｄ変換器は、前記判定信号に基づいて、前記変換範囲を設定する範囲設定回路と、を備える。前記ＳＡＲ制御回路は、前記比較結果信号に応じて、第１の変換範囲内で前記デジタル値を第１の変換回数だけ変化させて出力する。前記範囲設定回路は、前記判定信号に応じて、前記サンプルホールド値が前記第１の変換範囲内にない場合は、前記第１の変換範囲と異なる第２の変換範囲を設定する。
【図面の簡単な説明】
【０００８】
【図１】図１は、実施例１に係るＤＣ−ＤＣ変換器１０００の構成の一例を示す図である。
【図２】図２は、図１に示すＤＣ−ＤＣ変換器１０００の逐次比較型Ａ／Ｄ変換器１００の構成の一例を示す図である。
【図３】図３は、図２に示す逐次比較型Ａ／Ｄ変換器１００の変換範囲の一例を示す図ある。
【図４】図４は、図２に示す逐次比較型Ａ／Ｄ変換器１００の変換範囲の他の例を示す図ある。
【図５】図５は、図２に示す逐次比較型Ａ／Ｄ変換器１００のＡ／Ｄ変換の動作の一例を示すタイミングチャートである。
【図６】図６は、実施例２に係るＤＣ−ＤＣ変換器２０００の構成の一例を示す図である。
【図７】図７は、図６に示すＤＣ−ＤＣ変換器２０００の逐次比較型Ａ／Ｄ変換器２００の構成の一例を示す図である。
【図８】図８は、図７に示す逐次比較型Ａ／Ｄ変換器２００のＡ／Ｄ変換の動作の一例を示すタイミングチャートである。
【図９】図９は、実施例３に係るＤＣ−ＤＣ変換器３０００の構成の一例を示す図である。
【図１０】図１０は、図９に示す逐次比較型Ａ／Ｄ変換器１００の変換範囲の一例を示す図ある。
【図１１】図１１は、実施例４に係るＤＣ−ＤＣ変換器４０００の構成の一例を示す図である。
【図１２】図１２は、実施例５に係るＤＣ−ＤＣ変換器５０００の構成の一例を示す図である。
【図１３】図１３は、図１２に示すＤＣ−ＤＣ変換器５０００の逐次比較型Ａ／Ｄ変換器５００の構成の一例を示す図である。
【発明を実施するための形態】
【０００９】
以下、各実施例について図面に基づいて説明する。
【実施例１】
【００１０】
図１は、実施例１に係るＤＣ−ＤＣ変換器１０００の構成の一例を示す図である。
【００１１】
図１に示すように、ＤＣ−ＤＣ変換器１０００は、電源Ｖｇの電源電圧（直流電圧）をこの電源電圧よりも低い出力電圧（直流電圧）Ｖｏｕｔに変換（制御）し、負荷Ｒに供給する回路である。
【００１２】
このＤＣ−ＤＣ変換器１０００は、逐次比較型Ａ／Ｄ変換器１００と、ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）回路１０１と、インバータ１０２と、比較器１０３と、第１の出力端子Ｔｏｕｔ１と、第２の出力端子Ｔｏｕｔ２と、ハイサイドスイッチＳＷＨと、ローサイドスイッチＳＷＬと、キャパシタＣａと、インダクタＬと、を備える。
【００１３】
第１の出力端子Ｔｏｕｔ１は、キャパシタＣａの一端に接続されている。
【００１４】
第２の出力端子Ｔｏｕｔ２は、キャパシタＣａの他端に接続されている。
【００１５】
ハイサイドスイッチＳＷＨは、例えば、ＭＯＳトランジスタである。このハイサイドスイッチＳＷＨは、電源Ｖｇの一端（＋端子）に一端（ドレイン）が接続され、第１の出力端子Ｔｏｕｔ１に一端が接続されたインダクタＬの他端に他端（ソース）が接続されている。
【００１６】
ローサイドスイッチＳＷＬは、例えば、ＭＯＳトランジスタである。このローサイドスイッチＳＷＬは、ハイサイドスイッチＳＷＨの他端（ソース）に一端（ドレイン）が接続され、電源Ｖｇの他端、接地、およびキャパシタＣａの他端に他端（ソース）が接続されている。
【００１７】
逐次比較型Ａ／Ｄ変換器１００は、第１の出力端子Ｔｏｕｔ１のアナログ信号である出力電圧（第１の電圧）ＶｏｕｔをＡ／Ｄ変換し、得られたデジタル値Ｄａ（Ｄｉｊ）を出力するようになっている。
【００１８】
この逐次比較型Ａ／Ｄ変換器１００は、デジタル値Ｄａ（Ｄｉｊ）の最大値および最小値を規定するデジタル信号（最小値Ｖｍｉｎｉｊおよび最大値Ｖｍａｘｉｊ）、および、Ａ／Ｄ変換を行う回数を規定するデジタル信号である変換回数Ｃｉｊが入力されるようになっている。
【００１９】
比較器１０３は、デジタル値Ｄａ（Ｄｉｊ）と基準電圧値Ｖｒｅｆとの差を演算し、得られた誤差電圧ｅを出力するようになっている。
【００２０】
ＰＷＭ回路１０１は、誤差電圧ｅに基づいて、制御信号を、ハイサイドスイッチＳＷＨのゲートに出力するとともに、該制御信号を、インバータ１０２を介して、ローサイドスイッチＳＷＬのゲートに出力する。これにより、ＰＷＭ回路１０１は、ハイサイドスイッチＳＷＨとローサイドスイッチＳＷＬとを相補的にオン／オフ制御するようになっている。
【００２１】
なお、キャパシタＣａとインダクタＬは、例えば、ＤＣ−ＤＣ変換器１０００を構成する集積回路に対しては外付けの素子であるが、１つの集積回路に集積されるようにしてもよい。
【００２２】
以上のような構成を有するＤＣ−ＤＣ変換器１０００は、既述のように、ハイサイドスイッチＳＷＨとローサイドスイッチＳＷＬを交互にオン／オフすることにより矩形波電圧を発生させる。さらに、ＤＣ−ＤＣ変換器１０００は、得られた矩形波電圧をインダクタＬとキャパシタＣａとにより平滑化することにより、直流電圧である出力電圧Ｖｏｕｔを得る。
【００２３】
ＤＣ−ＤＣ変換器１０００は、ハイサイドスイッチＳＷＨとローサイドスイッチＳＷＬのオン／オフのデューティ比を変えることにより、出力電圧Ｖｏｕｔを制御する。
【００２４】
この出力電圧Ｖｏｕｔの制御のためには、まず、出力電圧ＶｏｕｔをＡ／Ｄ変換し、Ａ／Ｄ変換後の電圧から所望電圧基準電圧値Ｖｒｅｆを減算することで誤差電圧eを得る。この誤差電圧ｅは、ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｏｒ）回路１０１に入力される。
【００２５】
ＰＷＭ回路１０１は、例えば、誤差電圧ｅが正であれば、ハイサイドスイッチＳＷＨを制御するパルス信号のデューティ比を下げ（すなわち、ハイサイドスイッチＳＷＨがオンする割合を下げ）、誤差電圧ｅが負であればパルス信号のデューティ比を上げる（すなわち、ハイサイドスイッチＳＷＨがオンする割合を上げる）。
【００２６】
このようなフィードバックにより出力電圧Ｖｏｕｔは、基準電圧値Ｖｒｅｆ近辺に保たれる。
【００２７】
したがって、逐次比較型Ａ／Ｄ変換器１００に入力される第１の電圧Ｖｉｎ１（出力電圧Ｖｏｕｔ）の範囲は、基準電圧値Ｖｒｅｆ近傍に留まることが多い。
【００２８】
ここで、図２は、図１に示すＤＣ−ＤＣ変換器１０００の逐次比較型Ａ／Ｄ変換器１００の構成の一例を示す図である。
【００２９】
図２に示すように、逐次比較型Ａ／Ｄ変換器１００は、コンパレータ１と、範囲内外判定回路２と、範囲設定回路３と、ＳＡＲ制御回路４と、第１のサンプルホールド回路ＳＨ１と、Ｄ／Ａ変換器ＤＡと、を有する。
【００３０】
第１のサンプルホールド回路ＳＨ１は、アナログ信号である第１の電圧Ｖｉｎ１（出力電圧Ｖｏｕｔ）が入力され、第１のクロック信号Ｃｋ１に同期して第１の電圧Ｖｉｎ１をサンプルホールドしたサンプルホールド値Ｖｉｎｈ１を出力するようになっている。
【００３１】
すなわち、アナログ信号である第１の入力電圧Ｖｉｎ１は、第１のサンプルホールド回路ＳＨ１においてクロック信号Ｃｋのタイミングでサンプルホールドされ、第１のサンプルホールド値Ｖｉｎｈ１としてコンパレータ１の非反転入力端子に入力される。
【００３２】
Ｄ／Ａ変換器ＤＡは、デジタル値Ｄａ（Ｄｉｊ）をＤ／Ａ変換したアナログ値である変換値Ｖｄａを出力するようになっている。この変換値Ｖｄａは、コンパレータ１の反転入力端子に入力される。
【００３３】
コンパレータ１は、サンプルホールド値Ｖｉｎｈ１と変換値Ｖｄａ（すなわち、デジタル値Ｄａ）とを比較し、この比較結果に応じた１ビットデジタル信号である比較結果信号Ｃｏｍｐｉｊを出力するようになっている。
【００３４】
例えば、第１のサンプルホールド値Ｖｉｎｈ１が変換値Ｖｄａより大きいとき、比較結果信号Ｃｏｍｐｉｊは、“１”である。
【００３５】
一方、  第１のサンプルホールド値Ｖｉｎｈ１より変換値Ｖｄａが小さいとき、比較結果信号Ｃｏｍｐｉｊは“０”である。
【００３６】
ＳＡＲ制御回路４は、Ｄ／Ａ変換器ＤＡに対してデジタル値Ｄａ（Ｄｉｊ）を出力する。このデジタル値Ｄａは、逐次比較型Ａ／Ｄ変換器１００の出力でもある。
【００３７】
このＳＡＲ制御回路４は、比較結果信号Ｃｏｍｐに応じて、サンプルホールド値Ｖｉｎｈ１を変換値Ｖｄａ（すなわち、デジタル値Ｄａ）で２分探索するように、設定された変換範囲内でデジタル値Ｄａを設定された変換回数だけ変化させて出力するようになっている。すなわち、ＳＡＲ制御回路４は、サンプルホールド値Ｖｉｎｈ１と変換値Ｖｄａとの差が小さくなるように、例えば、後述の２分探索の原理により、デジタル値Ｄａ（Ｄｉｊ）を順次発生する。
【００３８】
また、範囲内外判定回路２は、変換回数Ｃｉｊおよび比較結果信号Ｃｏｍｐｉｊが入力されるようになっている。
【００３９】
この範囲内外判定回路２は、比較結果信号Ｃｏｍｐｉｊおよび変換回数Ｃｉｊに基づいて、設定された変換範囲内にサンプルホールド値Ｖｉｎ１があるか否かを判定し、この判定に応じた判定信号Ｉｎｓを出力するようになっている。
【００４０】
例えば、範囲内外判定回路２は、或る変換範囲に対する変換回数Ｃｉｊ分の比較結果信号Ｃｏｍｐｉｊが、全て“１”である場合（すなわち、サンプルホールド値が該変換範囲の最大値よりも大きい場合）、判定信号Ｉｎｓを”Ｈｉｇｈ”レベルに設定する。
【００４１】
また、範囲内外判定回路２は、或る変換範囲に対する変換回数Ｃｉｊ分の比較結果信号Ｃｏｍｐｉｊが、全て“０”である場合（すなわち、サンプルホールド値が該変換範囲の最小値よりも小さい場合）、判定信号Ｉｎｓを”Ｌｏｗ”レベルに設定する。
【００４２】
また、範囲内外判定回路２は、或る変換範囲に対する変換回数Ｃｉｊ分の比較結果信号Ｃｏｍｐｉｊが、上記の全て“０”または全て“１”以外の場合（すなわち、サンプルホールド値が該変換範囲内にある場合）、判定信号Ｉｎｓを”Ｍｉｄ”レベルに設定する。
【００４３】
範囲設定回路３は、デジタル値Ｄａ（Ｄｉｊ）の最大値および最小値を規定するデジタル信号（最小値Ｖｍｉｎｉｊおよび最大値Ｖｍａｘｉｊ）、および、或る変換範囲でＡ／Ｄ変換を行う回数を規定するデジタル信号である変換回数Ｃｉｊが、それぞれ複数個ずつ逐次比較型Ａ／Ｄ変換器１００の外部から入力されるようになっている。
【００４４】
この範囲設定回路３は、入力された上記デジタル信号および判定信号Ｉｎｓに基づいて、変換範囲を設定するようになっている。すなわち、範囲設定回路３は、例えば、複数の変換範囲（最小値Ｖｍｉｎｉｊ、最小値Ｖｍａｘｉｊ）、複数の変換回数Ｃｉｊうち、どの値を選択するかを、範囲内外判定回路２からの判定信号Ｉｎｓに基づいて、決定するようになっている。
【００４５】
次に、以上のような構成を有する逐次比較型Ａ／Ｄ変換器１００の動作の一例について説明する。
【００４６】
ここで、図３は、図２に示す逐次比較型Ａ／Ｄ変換器１００の変換範囲の一例を示す図ある。
【００４７】
図３に示すように、先ず、フルスケール変換範囲（０〜Ｖｆｓ）の中心付近に、１番目の第１の変換範囲（最小値Ｖｍｉｎ１１、 最大値Ｖｍａｘ１１）を設定し、この第１の変換範囲のＡ／Ｄ変換の第１の変換回数Ｃ１１を２回として、これらの値が範囲設定回路３に入力される。なお、上記フルスケール変換範囲（０〜Ｖｆｓ）は、逐次比較型Ａ／Ｄ変換器１００がＡ／Ｄ変換することが可能な第１の電圧Ｖｉｎ１（第１のサンプルホールド値Ｖｉｎｈ１）の最大の範囲である。
【００４８】
逐次比較型Ａ／Ｄ変換器１００は、第１の変換範囲（最小値Ｖｍｉｎ１１〜最大値Ｖｍａｘ１）において、第１のサンプルホールド値Ｖｉｎｈ１を第１の変換回数Ｃ１１（２回）だけ、逐次比較する。
【００４９】
ここでは、第１の変換回数Ｃ１１が２回であるから、第１の変換範囲（最小値Ｖｍｉｎ１１〜最大値Ｖｍａｘ１）を２Ｃ１（＝４）分割し、第１のサンプルホールド値Ｖｉｎｈ１がこの４分割した変換範囲のどこにあるかを判定することとなる。
【００５０】
初期状態では、ＳＡＲ制御回路４は、以下の式（１）で表される値のデジタル信号Ｄ１１をＤ／Ａ変換器ＤＡに入力する。
Ｄ１１＝（Ｖｍａｘ１１−Ｖｍｉｎ１１）／２      （１）
【００５１】
先ず、第１の入力電圧Ｖｉｎ１（第１のサンプルホールド値Ｖｉｎｈ１）が第１の変換範囲（最小値Ｖｍｉｎ１１〜最大値Ｖｍａｘ１１）内の場合（第１のサンプルホールド値Ｖｉｎｈ１の例（ｂ）の場合）の動作について説明する。
【００５２】
図３の例（ａ）では、第１のサンプルホールド値Ｖｉｎｈ１がデジタル値Ｄ１１よりも大きいので、比較結果信号Ｃｏｍｐ１１は“１”となる。
【００５３】
そして、第１の変換範囲における２回目のＡ／Ｄ変換によるデジタル値Ｄ１２は、２分探索の原理により、デジタル値Ｄ１１と最大値Ｖｍａｘ１１との中間電圧となる。第１のサンプルホールド値Ｖｉｎｈ１がデジタル値Ｄ１２よりも小さいので、比較結果信号Ｃｏｍｐ１２は、“０”となる。
【００５４】
これら２回の逐次比較により、第１のサンプルホールド値Ｖｉｎｈ１は、以下の式（２）に示す範囲内に位置するようになることがわかる。
Ｄ１１<Ｖｉｎｈ１<Ｄ１２      （２）
【００５５】
したがって、最後のデジタル値Ｄ１２が第１のサンプルホールド値Ｖｉｎｈ１の最終的なＡ／Ｄ変換の結果となる。このとき、範囲内外判定回路２は、”Ｍｉｄ”レベルの判定信号Ｉｎｓ１を出力する。この判定信号Ｉｎｓ＝“Ｍｉｄ”は、Ａ／Ｄ変換の終了を意味する。
【００５６】
このようなＡ／Ｄ変換における分解能ＲＥ１は、以下の式（３）のように表される。
ＲＥ１＝（Ｖｍａｘ１１−Ｖｍｉｎ１１）／２ｃ１１      （３）
【００５７】
一方、最小値Ｖｍｉｎ１１と最大値Ｖｍａｘ１１とにより変換範囲を限定せずに、フルスケール変換範囲全体をＣ１１回だけ逐次比較した場合に得られる分解能ＲＥ２は、以下の式（４）で表される。
ＲＥ２＝Ｖｆｓ／２ｃ１１        （４）
【００５８】
上記（３）、（４）式より、第１の変換範囲（最小値Ｖｍｉｎ１１〜最大値Ｖｍａｘ１１）を狭くすればするほど、同じ第１の変換回数Ｃ１１でも分解能を高められることがわかる。
【００５９】
また、同じ分解能でも、第１の変換範囲（最小値Ｖｍｉｎ１１〜最大値Ｖｍａｘ１１）を狭くすればするほど、第１の変換回数Ｃ１１を削減できる。
【００６０】
次に、第１の入力電圧Ｖｉｎ１（第１のサンプルホールド値Ｖｉｎｈ１）が１番目の第１の変換範囲（最小値Ｖｍｉｎ１１〜最大値Ｖｍａｘ１１）から外れた場合（第１のサンプルホールド値Ｖｉｎｈ１の例（ｂ）の場合）の動作について説明する。
【００６１】
図３の例（ｂ）では、１回目のＡ／Ｄ変換により、デジタル値Ｄ１１は、最小値Ｖｍｉｎ１１と最大値Ｖｍａｘ１１の中間電位になる。
【００６２】
２回目のＡ／Ｄ変換によるデジタル値Ｄ１２は、デジタル値Ｄ１１と最大値Ｖｍａｘ１１との中間電位である。
【００６３】
したがって、１回目、２回目の比較結果信号Ｃｏｍｐ１１、 Ｃｏｍｐ１２は、どちらも“１”である。
【００６４】
これにより、判定信号Ｉｎｓ１は、”Ｈｉｇｈ”となる。すなわち、判定信号Ｉｎｓ１が”Ｍｉｄ”レベルではないので、逐次比較型Ａ／Ｄ変換器１００は、Ａ／Ｄ変換を継続する。
【００６５】
範囲設定回路３は、判定信号Ｉｎｓ１＝“Ｈｉｇｈ”を受け、予め記憶している別の変換範囲（最小値Ｖｍｉｎｉｊ、最大値Ｖｍａｘｉｊ）、 変換回数Ｃｉｊの値、すなわち、２番目の第２の変換範囲を表す最小値Ｖｍｉｎ２１と最大値Ｖｍａｘ２１と、この第２の変換範囲で逐次比較する第２の変換回数Ｃ２１をＳＡＲ制御回路４に対して出力する。
【００６６】
なお、図３の例では、最小値Ｖｍｉｎ２１＝０、最大値Ｖｍａｘ２１＝Ｖｆｓ、変換回数Ｃ２１＝３回の例であり、フルスケールの変換範囲全体を、３回、逐次比較する設定である。
【００６７】
このような２番目の第２の変換範囲を設定することにより、第１のサンプルホールド値Ｖｉｎｈ１がフルスケール変換範囲内のどの位置にあっても、第１のサンプルホールド値Ｖｉｎｈ１を確実にＡ／Ｄ変換することができる。
【００６８】
そして、第１のサンプルホールド値Ｖｉｎｈ１は、第１の変換回数Ｃ１１（２回）＋第２の変換回数Ｃ２１（３回）＝５回のＡ／Ｄ変換によりデジタル値Ｄ２３にＡ／Ｄ変換される。
【００６９】
このような逐次比較型Ａ／Ｄ変換器１００の動作においては、第１の入力電圧Ｖｉｎ１が変換範囲（最小値Ｖｍｉｎ１１〜最大値Ｖｍａｘ１１）を超えた場合、はじめから最小値Ｖｍｉｎ１１＝０、最大値Ｖｍａｘ１１＝Ｖｆｓ、変換回数Ｃ１１＝３としたＡ／Ｄ変換器と変換精度が同じであるにも拘わらず、２回分余計に変換動作を要する。
【００７０】
しかし、入力電圧Ｖｉｎ１が変換範囲（最小値Ｖｍｉｎ１１〜最大値Ｖｍａｘ１１）の範囲を超える確率が低ければ、Ａ／Ｄ変換の変換回数は、変換回数Ｃ１（２回）で済み、且つ分解能を高くすることができる。この場合、消費電力および変換時間の削減を図ることができる。
【００７１】
また、既述の従来技術とは異なり、入力電圧が変換範囲（最小値Ｖｍｉｎ１１〜最大値Ｖｍａｘ１１の範囲を超えた場合にも、Ａ／Ｄ変換が可能である。
【００７２】
次に、２番目の第２の変換範囲（Ｖｍｉｎ２、Ｖｍａｘ２）を２つ設けた例について説明する。
【００７３】
図４は、図２に示す逐次比較型Ａ／Ｄ変換器１００の変換範囲の他の例を示す図である。
【００７４】
図４に示すように、第２の変換範囲は、異なる範囲（最小値Ｖｍｉｎ２１、最大値Ｖｍａｘ２１）、（最小値Ｖｍｉｎ２２、 最大値Ｖｍａｘ２２）で複数個（ここでは例えば、２個）設定されている。
【００７５】
図４の例において、逐次比較型Ａ／Ｄ変換器１００がデジタル値Ｄ１１、Ｄ１２を出力するまでの動作は、図３の場合と同様である。
【００７６】
すなわち、比較結果信号Ｃｏｍｐ１２が出力される時点で、判定信号Ｉｎｓ＝“Ｈｉｇｈ”となり、第１のサンプルホールド値Ｖｉｎｈ１は、デジタル値Ｄ１２よりも大きいことがわかる。
【００７７】
したがって、２番目の第２の変換範囲（最小値Ｖｍｉｎｉｊ〜最大値Ｖｍａｘｉｊ）は、デジタル値Ｄ１２より上にあればよい。
【００７８】
したがって、範囲設定回路３は、２つの変換範囲（最小値Ｖｍｉｎ２１、最大値Ｖｍａｘ２１）、（最小値Ｖｍｉｎ２２、 最大値Ｖｍａｘ２２）のうち高い方の第２の変換範囲を表す最小値Ｖｍｉｎ２２、最大値Ｖｍａｘ２２を選択し、ＳＡＲ制御回路４に出力する。
【００７９】
このように、第１の変換範囲を第１のサンプルホールド値Ｖｉｎｈ１を超えた場合に設定する第２の変換範囲を複数用意する。そして、第１の変換範囲に対するＡ／Ｄ変換の結果に応じて、第２の変換範囲を１つ選択するようにする。
【００８０】
これにより、第２の変換範囲がフルスケール変換範囲よりも狭くなり、少ない変換回数でより精度の高い変換を行うことができる。
【００８１】
なお、図４の例では、第２の変換範囲（最小値Ｖｍｉｎ２１〜最大値Ｖｍａｘ２１）の範囲幅と、もう１つの第２の変換範囲（最小値Ｖｍｉｎ２２〜最大値Ｖｍａｘ２２）の範囲幅とが等しく、どちらの変換範囲も、変換回数Ｃ２１、Ｃ２２は、同じ２回である。しかし、該範囲幅、該変換回数ともに、必要に応じて、異なるように設定してもよい。
【００８２】
ここで、図４のようにＡ／Ｄ変換を行う場合の各信号のタイミングについて説明する。図５は、図２に示す逐次比較型Ａ／Ｄ変換器１００のＡ／Ｄ変換の動作の一例を示すタイミングチャートである。
【００８３】
図５において、第１のサンプルホールド回路ＳＨ１に入力されるクロック信号Ｃｋ１の１周期Ｔｓとする。
【００８４】
第１のサンプルホールド回路ＳＨ１は、クロック信号Ｃｋが”Ｈｉｇｈ”から”Ｌｏｗ”レベルに変わった瞬間の入力電圧Ｖｉｎを保持するものとする。
【００８５】
したがって、サンプルホールド値Ｖｉｎｈは、クロック信号Ｃｋが”Ｌｏｗ”レベルの間保持される。
【００８６】
第１のクロック信号Ｃｋ１の１周期の先頭において、範囲内外判定回路２は、判定信号Ｉｎｓの初期値を判定信号Ｉｎｓ０＝“Ｍｉｄ”レベルとする。この初期状態においては、範囲設定回路３は、１番目の変換範囲（最小値Ｖｍｉｎ１１、最大値Ｖｍａｘ１１）、１番目の変換回数Ｃ１１を出力する。
【００８７】
変換回数Ｃ１１が２回であるから、コンパレータ１は、２回の比較動作を実行し、比較結果信号Ｃｏｍｐ１１、Ｃｏｍｐ１２を順次出力する。このとき、ＳＡＲ制御回路４は、デジタル値Ｄ１１、Ｄ１２を順次出力する。すなわち、ＳＡＲ制御回路４は、比較結果信号Ｃｏｍｐｉｊに応じて、第１の変換範囲内でデジタル値Ｄｉｊを第１の変換回数Ｃｉｊだけ変化させて出力する。
【００８８】
そして、比較結果信号Ｃｏｍｐ１２が出力された時点で、範囲内外判定回路２は、変換回数Ｃ１１＝２回における比較結果信号Ｃｏｍｐ１１、Ｃｏｍｐ１２が、ともに“１”であると判断する。これにより、範囲内外判定回路２は、判定信号Ｉｎｓ１＝“Ｈｉｇｈ”を出力する。
【００８９】
すなわち、範囲内外判定回路２は、比較結果信号Ｃｏｍｐ１１、１２に基づいて、第１の変換範囲と第１のサンプルホールド値Ｖｉｎｈ１との位置関係にも応じた判定信号Ｉｎｓ１を出力する。
【００９０】
したがって、範囲設定回路３は、第１の変換回数Ｃ１１（２回）のＡ／Ｄ変換の後、３回目以降のＡ／Ｄ変換のために、第２の変換範囲（最小値Ｖｍｉｎ２２、最大値Ｖｍａｘ２２）、および第２の変換回数Ｃ２２（２回）を、ＳＡＲ制御回路４に出力する。
【００９１】
すなわち、範囲設定回路２は、判定信号Ｉｎｓ１に応じて、第１のサンプルホールド値Ｖｉｎｈ１が第１の変換範囲内にない場合は、該位置関係に基づいて複数個の前記第２の変換範囲から１つを選択し設定する。
【００９２】
そして、範囲内外判定回路２は、コンパレータ１から比較結果信号Ｃｏｍｐ２２が出力された時点で、第２の変換回数Ｃ２２（２回）の比較結果信号Ｃｏｍｐ２１、Ｃｏｍｐ２２が、ともに“１”であると判断する。これにより、範囲内外判定回路２は、判定信号Ｉｎｓ２＝“Ｍｉｄ”レベルを出力する。
【００９３】
この時点で、逐次比較型Ａ／Ｄ変換器１００は、Ａ／Ｄ変換を終了する。すなわち、ＳＡＲ制御回路４は、次のクロックサイクルまで、デジタル値Ｄ２２を出力し続け、逐次比較型Ａ／Ｄ変換器１００は、Ａ／Ｄ変換による最終的なデジタル値Ｄａとして、デジタル値Ｄ２２の出力を保持する。
【００９４】
以上のように、本実施例に係る逐次比較型Ａ／Ｄ変換器によれば、入力信号の変換範囲をより適切に設定して、入力信号の変換サイクルを削減することができる。
【００９５】
また、既述のように、ＤＣ−ＤＣ変換器１０００は、フィードバックにより出力電圧Ｖｏｕｔを基準電圧値Ｖｒｅｆ近辺に保つ。これにより、逐次比較型Ａ／Ｄ変換器１００の第１の入力電圧Ｖｉｎ１は、基準電圧値Ｖｒｅｆ近傍に留まることが多い。すなわち、ＤＣ−ＤＣ変換器１０００に、本実施例の逐次比較型Ａ／Ｄ変換器１００を適用することにより、Ａ／Ｄ変換の変換回数を大幅に削減できる。
【実施例２】
【００９６】
既述の図５において、判定信号Ｉｎｓ２＝“Ｍｉｄ”レベルとなった時点から次のクロックサイクルまでのアイドル期間Ｔｉｄｌｅは、Ａ／Ｄ変換を行っておらず、逐次比較型Ａ／Ｄ変換器はアイドリング状態である。
【００９７】
この図５の例は、２回目の変換範囲（最小値Ｖｍｉｎ２２〜最大値Ｖｍａｘ２２）の中に入力電圧が存在する場合である。もし、１回目の変換範囲（最小値Ｖｍｉｎ１１〜Ｖｍｉｎ１１）の間に入力電圧Ｖｉｎ１が存在すれば、アイドル期間Ｔｉｄｌｅはさらに長い時間となる。
【００９８】
そこで、実施例２では、アイドル期間Ｔｉｄｌｅを利用し、他の入力信号をＡ／Ｄ変換するための逐次比較型Ａ／Ｄ変換器の構成の一例について説明する。
【００９９】
図６は、実施例２に係るＤＣ−ＤＣ変換器２０００の構成の一例を示す図である。なお、図６において、図１の符号と同じ符号は、実施例１と同様の構成を示す。
【０１００】
図６に示すように、ＤＣ−ＤＣ変換器２０００は、逐次比較型Ａ／Ｄ変換器２００と、ＰＷＭ回路１０１と、インバータ１０２と、比較器１０３と、第１の出力端子Ｔｏｕｔ１と、第２の出力端子Ｔｏｕｔ２と、ハイサイドスイッチＳＷＨと、ローサイドスイッチＳＷＬと、キャパシタＣａと、インダクタＬと、温度センサＴＣと、論理回路ＲＣと、を備える。
【０１０１】
すなわち、ＤＣ−ＤＣ変換器２０００は、実施例１のＤＣ−ＤＣ変換器１０００と比較して、温度センサＴＣと、論理回路ＲＣと、をさらに備える。
【０１０２】
温度センサＴＣは、ＤＣ−ＤＣ変換器２０００の温度をセンスし、この温度に応じて第２の電圧Ｖｉｎ２を逐次比較型Ａ／Ｄ変換器２００に出力する。
【０１０３】
逐次比較型Ａ／Ｄ変換器２００は、第１の電圧Ｖｉｎ１をＡ／Ｄ変換してデジタル値Ｄａを出力し、また、第２の電圧Ｖｉｎ２をＡ／Ｄ変換してデジタル値Ｄｂを出力するようになっている。
【０１０４】
論理回路ＲＣは、第２の電圧Ｖｉｎ２をＡ／Ｄ変換したデジタル値Ｄａを記憶する記憶装置や、このデジタル値Ｄｂに応じて所定の処理を実行する制御回路等である。
【０１０５】
ここで、図７は、図６に示すＤＣ−ＤＣ変換器２０００の逐次比較型Ａ／Ｄ変換器２００の構成の一例を示す図である。なお、図７において、図２の符号と同じ符号は、実施例１と同様の構成を示す。
【０１０６】
図７に示すように、逐次比較型Ａ／Ｄ変換器２００は、コンパレータ１と、範囲内外判定回路２と、範囲設定回路３と、ＳＡＲ制御回路４と、第１のサンプルホールド回路ＳＨ１と、第２のサンプルホールド回路ＳＨ２と、Ｄ／Ａ変換器ＤＡと、スイッチ回路ＳＷと、デジタル出力切替回路５と、を有する。
【０１０７】
すなわち、逐次比較型Ａ／Ｄ変換器２００は、実施例１の逐次比較型Ａ／Ｄ変換器１００と比較して、第２のサンプルホールド回路ＳＨ２と、スイッチ回路ＳＷと、デジタル出力切替回路５と、をさらに有する。
【０１０８】
第２のサンプルホールド回路ＳＨ２は、アナログ信号である第２の電圧Ｖｉｎ２が入力され、第１のクロック信号Ｃｋ１よりも周期が長い第２のクロック信号Ｃｋ２に同期して第２の電圧Ｖｉｎ２をサンプルホールドした第２のサンプルホールド値Ｖｉｎｈ２を出力するようになっている。
【０１０９】
このように、逐次比較型Ａ／Ｄ変換器２００は、２つのアナログ信号である第１の入力電圧Ｖｉｎ１、第２の入力電圧Ｖｉｎ２をそれぞれ別々の第１のサンプルホールド回路ＳＨ１、第２のサンプルホールド回路ＳＨ２によりサンプル、ホールドする。
【０１１０】
そして、既述のように、第１のサンプルホールド回路ＳＨ１、第２のサンプルホールド回路ＳＨ２には、異なる第１のクロック信号Ｃｋ１、第２のクロック信号Ｃｋ２が入力される。
【０１１１】
スイッチ回路ＳＷは、判定信号Ｉｎｓに応じて、第１のサンプルホールド回路ＳＨ１の出力（第１のサンプルホールド値Ｖｉｎｈ１）と第２のサンプルホールド回路ＳＨ２の出力（第２のサンプルホールド値Ｖｉｎｈ２）とを切り替えて、サンプルホールド値Ｖｉｎｈを出力するようになっている。
【０１１２】
また、初期状態では、スイッチ回路ＳＷは、端子ＳＷ１に接続する。すなわち、逐次比較型Ａ／Ｄ変換器２００は、第１のクロック信号Ｃｋ１に同期して、第１の実施例と同様の動作により、第１の入力電圧Ｖｉｎ１のＡ／Ｄ変換を開始する。
【０１１３】
第１の入力電圧Ｖｉｎ１のＡ／Ｄ変換が完了した時点で、スイッチ回路ＳＷは、端子ＳＷ１から端子ＳＷ２に切り換える。
【０１１４】
すなわち、スイッチ回路ＳＷは、判定信号Ｉｎｓに応じて、第１のサンプルホールド回路ＳＨ１のサンプルホールド値Ｖｉｎｈ１が第１の変換範囲内にある場合は、第１のサンプルホールド回路ＳＨ１の出力から第２のサンプルホールド回路Ｓｈ２の出力に切り替えて出力するようになっている。
【０１１５】
そして、逐次比較型Ａ／Ｄ変換器２００は、アイドル期間Ｔｉｄｌｅを用いて、入力電圧Ｖｉｎ２のＡ／Ｄ変換を行う。
【０１１６】
デジタル出力切替回路５は、ＳＡＲ制御回路４が出力したデジタル値Ｄａ、Ｄｂが入力されるようになっている。
【０１１７】
このデジタル出力切替回路５は、判定信号Ｉｎｓに応じて、第１のサンプルホールド回路ＳＨ１の出力（第１のサンプルホールド値Ｖｉｎｈ１）に対応するデジタル値Ｄａと、前記第２のサンプルホールド回路ＳＨ２の出力（第２のサンプルホールド値Ｖｉｎｈ２）に対応するデジタル値Ｄａと、を切り替えて出力するようになっている。
【０１１８】
例えば、デジタル出力切替回路５は、判定信号Ｉｎｓ（“Ｍｉｄ”レベル）に応じて、第１のサンプルホールド回路ＳＨ１のサンプルホールド値Ｖｉｎｈ１が第１の変換範囲内にある場合は、第１のサンプルホールド回路ＳＨ１の出力に対応するデジタル値Ｄａから第２のサンプルホールド回路Ｓｈ２の出力に対応するデジタル値Ｄｂに切り替えて出力する。
【０１１９】
ここで、図８は、図７に示す逐次比較型Ａ／Ｄ変換器２００のＡ／Ｄ変換の動作の一例を示すタイミングチャートである。
【０１２０】
図８に示すように、第１の入力電圧Ｖｉｎ１は、クロック信号Ｃｋ１が立ち下がるタイミングにおいて保持され、第１のサンプルホールド値Ｖｉｎｈ１[０]となる。
【０１２１】
既述のように、第１のサンプルホールド回路ＳＨ１は、第１のクロック信号Ｃｋ１の周期Ｔｓ１ごとに、第１の電圧Ｖｉｎ１を保持する。ｎ（nは整数）倍の周期Ｔｓ１となるタイミングにおいて、スイッチ回路ＳＷは端子ＳＷ１側に切り換える。
【０１２２】
これにより、逐次比較型Ａ／Ｄ変換器２００は、第１のサンプルホールド値Ｖｉｎｈ１をＡ／Ｄ変換する。
【０１２３】
一方、第２の入力電圧Ｖｉｎ２をサンプルホールドした第２のサンプルホールド値Ｖｉｎｈ２は、第１のクロック信号Ｃｋ１の１周期Ｔｓ１より長い第２のクロック信号Ｃｋ２の周期Ｔｓ２の期間、保持される。
【０１２４】
第１のサンプルホールド値Ｖｉｎｈ１[０]のＡ／Ｄ変換に要する時間が周期Ｔｓ１よりも短く、アイドル時間Ｔｉｄｌｅ[０]が存在する場合、このアイドル時間Ｔｉｄｌｅ[０]中、スイッチを端子ＳＷ２に切り換えて第２のサンプルホールド値Ｖｉｎｈ２[０]のＡ／Ｄ変換を開始することができる。
【０１２５】
図８に示すように、第２のサンプルホールド値Ｖｉｎｈ２[０]のＡ／Ｄ変換途中で、時間t＝Ｔｓ１となった場合には、ＳＡＲ制御回路４は第２のサンプルホールド値Ｖｉｎｈ２[０]の途中までの変換結果を保持する。
【０１２６】
そして、再度、スイッチ回路ＳＷは端子ＳＷ１側に切り換え、逐次比較型Ａ／Ｄ変換器２００は、次の第１のサンプルホールド値Ｖｉｎｈ１[１]のＡ／Ｄ変換を開始する。
【０１２７】
次の第１のサンプルホールド値Ｖｉｎｈ１[１]のＡ／Ｄ変換が完了したら、次のアイドル時間Ｔｉｄｌｅ[１]期間を用いて、Ａ／Ｄ変換途中の第２のサンプルホールド値Ｖｉｎｈ２[０]のＡ／Ｄ変換を再開する。
【０１２８】
０<ｔ<Ｔｓ２の期間中においても、第２の入力電圧Ｖｉｎ２は、第２のサンプルホールド値Ｖｉｎｈ２[０]として第２のサンプルホールド回路ＳＨ２に保持されている。したがって、逐次比較型Ａ／Ｄ変換器２００は、離れたアイドル期間Ｔｉｄｌｅ[０]と次のアイドル期間Ｔｉｄｌｅ[１]とを利用して、入力電圧Ｖｉｎ２のＡ／Ｄ変換を行うことが可能である。
【０１２９】
デジタル出力切替回路５は、このようなＡ／Ｄ変換において、第１、第２の入力電圧Ｖｉｎ１、Ｖｉｎ２に対するＡ／Ｄ変換の結果を別々の端子からデジタル値Ｄａとデジタル値Ｄｂに分けて出力する。
【０１３０】
デジタル出力切替回路５は、第１のサンプルホールド値Ｖｉｎｈ１の変換中に判定信号Ｉｎｓ＝“Ｍｉｄ”レベルとなったときに、第１の入力電圧Ｖｉｎ１に対するＡ／Ｄ変換結果をＤ１として出力する。
【０１３１】
一方、デジタル出力切替回路５は、第２のサンプルホールド値Ｖｉｎｈ２の変換中に判定信号Ｉｎｓ＝“Ｍｉｄ”レベルとなったときに、第２の入力電圧Ｖｉｎ２に対するＡ／Ｄ変換結果を別の端子からＤ２として出力する。
【０１３２】
すなわち、デジタル出力切替回路５は、判定信号Ｉｎｓ（“Ｍｉｄ”レベル）に応じて、第１のサンプルホールド回路ＳＨ１のサンプルホールド値Ｖｉｎｈ１が第１の変換範囲内にある場合は、第１のサンプルホールド回路ＳＨ１の出力に対応するデジタル値Ｄａから第２のサンプルホールド回路Ｓｈ２の出力に対応するデジタル値Ｄｂに切り替えて出力する。
【０１３３】
既述のように、第１の入力電圧Ｖｉｎ１の範囲が予め想定された範囲内に収まることが多ければ、第１の入力電圧Ｖｉｎ１のＡ／Ｄ変換は短時間で完了し、多くのアイドル期間Ｔｉｄｌｅが発生する。
【０１３４】
これにより、１つの逐次比較型Ａ／Ｄ変換器２００で複数のＡ／Ｄ変換を行うことが可能となり、消費電力や回路面積の削減に寄与する。
【０１３５】
以上のように、本実施例に係る逐次比較型Ａ／Ｄ変換器によれば、入力信号の変換範囲をより適切に設定して、入力信号の変換回数を削減することができる。
【０１３６】
また、ＤＣ−ＤＣ変換器２０００などの電源回路には動作温度をモニターし外部に知らせるための温度センサが搭載されている場合があり、従来は温度センサ用に専用のＡ／Ｄ変換器を用意しセンサからの信号をデジタル信号に変換している。
【０１３７】
実施例２で述べたような複数の入力を持つ逐次比較型Ａ／Ｄ変換器２００を用いれば、ＤＣ−ＤＣ出力信号変換用のＡ／Ｄ変換器とセンサ信号変換用のＡ／Ｄ変換器を１つにできるから、回路面積削減の効果が得られる。
【０１３８】
一般的に、ＤＣ−ＤＣ出力信号の変換用Ａ／Ｄ変換器のサンプリング速度は、数ＭＨｚ程度である。これに対し、センサ信号の変換用のＡ／Ｄ変換器のサンプリング速度は、数１０kHz程度と大幅に遅い。
【０１３９】
したがって、ＤＣ−ＤＣ出力のＡ／Ｄ変換で生じた複数のアイドル期間を用いて、変化の遅い温度センサからの信号をＡ／Ｄ変換することは容易である。
【実施例３】
【０１４０】
この実施例３では、ＤＣ−ＤＣ変換器の動作開始時にソフトスタートする場合に、このソフトスタート用に変換範囲を設定する構成の一例について説明する。
【０１４１】
図９は、実施例３に係るＤＣ−ＤＣ変換器３０００の構成の一例を示す図である。なお、図９において、図１の符号と同じ符号は、実施例１と同様の構成を示す。
【０１４２】
図９に示すように、逐次比較型Ａ／Ｄ変換器１００と、ＰＷＭ回路１０１と、インバータ１０２と、ソフトスタート制御回路３０１と、比較器１０３と、第１の出力端子Ｔｏｕｔ１と、第２の出力端子Ｔｏｕｔ２と、ハイサイドスイッチＳＷＨと、ローサイドスイッチＳＷＬと、キャパシタＣａと、インダクタＬと、を備える。
【０１４３】
すなわち、ＤＣ−ＤＣ変換器３０００は、実施例１のＤＣ−ＤＣ変換器１０００と比較して、ソフトスタート制御回路３０１をさらに備える。
【０１４４】
ソフトスタート制御回路３０１は、信号Ｄｓｏｆｔ、デジタル信号（最小値Ｖｍｉｎｉｊおよび最大値Ｖｍａｘｉｊ）、および、或る変換範囲でＡ／Ｄ変換を行う回数を規定するデジタル信号である変換回数Ｃｉｊが入力されるようになっている。
【０１４５】
このソフトスタート制御回路３０１は、信号Ｄｓｏｆｔに応じて、第１の電圧Ｖｉｎ１が接地電圧（０Ｖ）から上昇する場合に、ソフトスタート用の変換範囲（最小値Ｖｍｉｎｓｏｆｔ、最大値Ｖｍａｘｓｏｆｔ）、ソフトスタート用の変換範囲Ｃｓを設定するようになっている。
【０１４６】
ここで、ＤＣ−ＤＣ変換器３０００では、動作開始時には、出力電圧Ｖｏｕｔ=0Vから基準電圧値Ｖｒｅｆに向けて変化する。
【０１４７】
このとき、出力電圧Ｖｏｕｔ（デジタル値Ｄａ）と基準電圧値Ｖｒｅｆが入力される比較器１０３による誤差電圧ｅが非常に大きくなる。このため、ＰＷＭ回路１０１を通して、オン時間が長くなり、過電流が流れる問題が生じる。
【０１４８】
過電流が流れると、インダクタＬや負荷Ｒが破損し、ＤＣ−ＤＣ変換器３０００への入力電源がシャットダウンするなどの恐れがある。
【０１４９】
過電流が流れる原因は、ハイサイドスイッチＳＷＨのオン時間が長くなるためである。過電流が流れないようにオン時間を制御するソフトスタートをする必要がある。その方法は大きく分けて、三つある。
【０１５０】
第１の方法は、予めＰＷＭ回路１０１でソフトスタート用にハイサイドスイッチＳＷＨのオン時間を変動させる方法である。誤差電圧ｅに関係なく徐々にオン時間を長くするように制御をかける。
【０１５１】
第２の方法は、基準電圧値Ｖｒｅｆを徐々に変化させる方法である。基準電圧値Ｖｒｅｆを低い値から変化させることにより、大きい誤差電圧ｅがＰＷＭ回路１０１に入ることがないため、オン時間が徐々に変化する。
【０１５２】
第３の方法は、出力電圧Ｖｏｕｔをセンシングした後に変化させる方法である。出力電圧Ｖｏｕｔに補正電圧を加算させ、出力電圧Ｖｏｕｔにリミット電圧を設定し、比較器１０３が大きな誤差電圧ｅを出力しないように制御する。
【０１５３】
いずれの方法も、逐次比較型Ａ／Ｄ変換器１００への入力電圧出力電圧Ｖｏｕｔは0Vから基準電圧値Ｖｒｅｆに徐々に変化するため、それに合わせた入力範囲を決めることで、変換回数を大幅に削減できる。
【０１５４】
ここで、図１０は、図９に示す逐次比較型Ａ／Ｄ変換器１００の変換範囲の一例を示す図ある。
【０１５５】
例えば、図１０に示すように、ソフトスタート時、第１の電圧Ｖｉｎ１が接地電圧（０Ｖ）から上昇する場合に、ソフトスタート用の変換範囲をソフトスタート用の最小値Ｖｓｏｆｔｍｉｎからソフトスタート用の最大値Ｖｓｏｆｔｍａｘに設定する。すなわち、例えば、１番目の第１の変換範囲の最小値を接地電圧に設定し、第１の変換範囲の最大値Ｖｍａｘｓｏｆｔを２番目の第２の変換範囲の最小値Ｖｍｉｎ２１に設定する。なお、図１０において、２番目の第１の変換範囲は、例えば、実施例１の１番目の第１の変換範囲に対応するように設定される。
【０１５６】
これにより、徐々に増加する出力電圧Ｖｏｕｔは、常に、第１の変換範囲内にあり、さらにソフトスタート最大値Ｖｓｏｆｔｍａｘ以上のＡ／Ｄ変換を行わない。これにより、より適切に変換範囲を設定することができる。
【０１５７】
また、出力電圧Ｖｏｕｔがソフトスタート用の最大値Ｖｓｏｆｔｍａｘを超えると、基準電圧値Ｖｒｅｆ近辺の変換範囲に設定する。
【０１５８】
以上の動作により、変換範囲に常に第１の電圧Ｖｉｎ１（出力電圧Ｖｏｕｔ）が存在し、また、フルスケールの変換範囲よりも、変換範囲を狭くできるので効率的に動作できる。
【０１５９】
以上のように、本実施例に係る逐次比較型Ａ／Ｄ変換器によれば、入力信号の変換範囲をより適切に設定して、入力信号の変換回数を削減することができる。
【実施例４】
【０１６０】
ＤＣ−ＤＣ変換器のアーキテクチャによっては、出力電圧Ｖｏｕｔの変化を予測できる場合がある。
【０１６１】
例えば、負荷ＲがＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）である場合に、その稼働率が２０%から１００%になると、負荷電流が急激に増加し、出力電圧Ｖｏｕｔが急激に低下する。
【０１６２】
このとき、逐次比較型Ａ／Ｄ変換器１００で最初に設定していた出力電圧Ｖｏｕｔの変換範囲から外れるおそれがある。
【０１６３】
そこで、負荷電流の増減を予め逐次比較型Ａ／Ｄ変換器１００に入力することで、出力電圧Ｖｏｕｔの変動を予測して、出力電圧Ｖｏｕｔが変換範囲から外れないように範囲を変更しておくことができる。
【０１６４】
ここで、図１１は、実施例４に係るＤＣ−ＤＣ変換器４０００の構成の一例を示す図である。なお、図１１において、図１の符号と同じ符号は、実施例１と同様の構成を示す。
【０１６５】
図１１に示すように、ＤＣ−ＤＣ変換器４０００は、逐次比較型Ａ／Ｄ変換器１００と、ＰＷＭ回路１０１と、インバータ１０２と、比較器１０３と、負荷予測制御回路４０１と、第１の出力端子Ｔｏｕｔ１と、第２の出力端子Ｔｏｕｔ２と、ハイサイドスイッチＳＷＨと、ローサイドスイッチＳＷＬと、キャパシタＣａと、インダクタＬと、を備える。
【０１６６】
すなわち、ＤＣ−ＤＣ変換器４０００は、実施例１のＤＣ−ＤＣ変換器１０００と比較して、負荷予測制御回路４０１をさらに備える。
【０１６７】
この負荷予測制御回路４０１は、負荷Ｒに流れる負荷電流の増減の予測値ＤＲに応じて、第１の変換範囲を調整するようになっている。
【０１６８】
この負荷予測制御回路４０１は、該負荷電流が増加すると出力電圧Ｖｏｕｔは低下するので変換範囲を低く設定し、該負荷電流が減少すると出力電位は増加するので変換範囲を高く設定する。
【０１６９】
以上のように、本実施例に係る逐次比較型Ａ／Ｄ変換器によれば、入力信号の変換範囲をより適切に設定して、入力信号の変換回数を削減することができる。
【実施例５】
【０１７０】
ＤＣ−ＤＣ変換器の出力電流を制御することにより、ＤＣ−ＤＣ変換器を安定制御することができる。そこで、電流電圧変換によって、出力電流を電圧に変更して、ＳＡＲＡＤＣに入力することで電流制御が可能になる。この場合、逐次比較型Ａ／Ｄ変換器の変換範囲が限られる。
【０１７１】
また、同時に、逐次比較型Ａ／Ｄ変換器は、出力電圧Ｖｏｕｔもセンスすることが求められる。
【０１７２】
逐次比較型Ａ／Ｄ変換器は、この２つの異なる変換範囲を切りかえる必要がある。
【０１７３】
図１２は、実施例５に係るＤＣ−ＤＣ変換器５０００の構成の一例を示す図である。なお、図１２において、図１の符号と同じ符号は、実施例１と同様の構成を示す。
【０１７４】
図１２に示すように、ＤＣ−ＤＣ変換器５０００は、逐次比較型Ａ／Ｄ変換器５００と、電流電圧変換回路５０１と、ＰＷＭ回路１０１と、インバータ１０２と、比較器１０３と、第１の出力端子Ｔｏｕｔ１と、第２の出力端子Ｔｏｕｔ２と、ハイサイドスイッチＳＷＨと、ローサイドスイッチＳＷＬと、キャパシタＣａと、インダクタＬと、を備える。
【０１７５】
すなわち、ＤＣ−ＤＣ変換器５０００は、実施例２のＤＣ−ＤＣ変換器１０００と比較して、電流電圧変換回路５０１をさらに備える。
【０１７６】
この電流電圧変換回路５０１は、例えば、キャパシタＣａに流れる電流を電流電圧変換することにより、第１の出力端子Ｔｏｕｔ１に流れる電流（出力電流）に応じた検出電圧（第１の電圧Ｖｉｎ１）を出力するようになっている。
【０１７７】
逐次比較型Ａ／Ｄ変換器５００は、検出電圧（第１の電圧Ｖｉｎ１）に応じて、前記第１の変換範囲を変化させるようになっている。また、逐次比較型Ａ／Ｄ変換器５００は、出力電圧Ｖｏｕｔ（第２の電圧Ｖｉｎ２）が入力され、この第２の電圧Ｖｉｎ２をＡ／Ｄ変換したデジタル値Ｄｂを出力するようになっている。なお、逐次比較型Ａ／Ｄ変換器５０００が第２の電圧Ｖｉｎ２をデジタル値ＤｂにＡ／Ｄ変換する動作は、実施例２と同様である。
【０１７８】
このＤＣ−ＤＣ変換器５０００は、出力電流の急激な変化にも対応することが可能である。急激な変化があった場合に出力電圧Ｖｏｕｔが最初の第１の変換範囲から外れることがある。
【０１７９】
予め出力電圧Ｖｏｕｔが外れないように予測して第１の変換範囲を変更することで効率的にＡ／Ｄ変換できる。ＤＣ−ＤＣ変換器の場合、出力電圧Ｖｏｕｔに容量があるため、出力電流が出力電圧Ｖｏｕｔよりも９０度位相が進んでいる。
【０１８０】
そこで、逐次比較型Ａ／Ｄ変換器５０００は、出力電流に対応する電圧Ｖｉｎ１をＡ／Ｄ変換し、この変換値（デジタル値Ｄａ）に急激な変化が起こった場合に、出力電圧Ｖｏｕｔの変換範囲を、出力電流の変化に対応して変動させる。
【０１８１】
これにより、出力電圧Ｖｏｕｔが変換範囲から外れることがなくなり、どのような変化が起こっても変換範囲を適切に設定できる。
【０１８２】
ここで、図１３は、図１２に示すＤＣ−ＤＣ変換器５０００の逐次比較型Ａ／Ｄ変換器５００の構成の一例を示す図である。なお、図１３において、図７の符号と同じ符号は、実施例２と同様の構成を示す。
【０１８３】
図１３に示すように、逐次比較型Ａ／Ｄ変換器５００は、コンパレータ１と、範囲内外判定回路２と、範囲設定回路３と、ＳＡＲ制御回路４と、第１のサンプルホールド回路ＳＨ１と、第２のサンプルホールド回路ＳＨ２と、Ｄ／Ａ変換器ＤＡと、スイッチ回路ＳＷと、デジタル出力切替回路５と、を有する。
【０１８４】
範囲設定回路３は、デジタル値Ｄａ（Ｄｉｊ）の最大値および最小値を規定するデジタル信号（最小値Ｖｍｉｎｉｊおよび最大値Ｖｍａｘｉｊ）、および、或る変換範囲でＡ／Ｄ変換を行う回数を規定するデジタル信号である変換回数Ｃｉｊが、それぞれ複数個ずつ逐次比較型Ａ／Ｄ変換器１００の外部から入力されるようになっている。さらに、範囲設定回路３は、ＳＡＲ制御回路４が出力した、デジタル値Ｄａが入力されるようになっている。
【０１８５】
範囲設定回路３は、出力電流に対応する電圧Ｖｉｎ１をＡ／Ｄ変換に基づいて、第１の変換範囲を設定するようになっている。これにより、出力電圧Ｖｏｕｔの変換範囲を、出力電流の変化に対応して変動させることができる。
【０１８６】
デジタル出力切替回路５は、出力電流に対応するデジタル値Ｄａは出力せず、出力電圧Ｖｏｕｔ（第２の電圧Ｖｉｎ２）に対応するデジタル値Ｄｂを出力するようになっている。
【０１８７】
なお、逐次比較型Ａ／Ｄ変換器５００のその他の基本的な動作は、実施例２の逐次比較型Ａ／Ｄ変換器２００と同様である。
【０１８８】
このような逐次比較型Ａ／Ｄ変換器５００をＤＣ−ＤＣ変換器５０００に適用することにより、変換範囲を大幅に削減することができる。
【０１８９】
以上のように、本実施例に係る逐次比較型Ａ／Ｄ変換器によれば、入力信号の変換範囲をより適切に設定して、入力信号の変換回数を削減することができる。
【０１９０】
なお、実施形態は例示であり、発明の範囲はそれらに限定されない。
【符号の説明】
【０１９１】
１００、２００、５００  逐次比較型Ａ／Ｄ変換器
１０１  ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）回路１０１
１０２  インバータ
１０３  比較器
１０００、２０００、３０００、４０００、５０００  ＤＣ−ＤＣ変換器
Ｔｏｕｔ１  第１の出力端子
Ｔｏｕｔ２  第２の出力端子
ＳＷＨ  ハイサイドスイッチ
ＳＷＬ  ローサイドスイッチ
Ｃａ  キャパシタ
Ｌ  インダクタ
【図１】
2012119767.tif 000003
【図２】
2012119767.tif 000004
【図３】
2012119767.tif 000005
【図４】
2012119767.tif 000006
【図５】
2012119767.tif 000007
【図６】
2012119767.tif 000008
【図７】
2012119767.tif 000009
【図８】
2012119767.tif 000010
【図９】
2012119767.tif 000011
【図１０】
2012119767.tif 000012
【図１１】
2012119767.tif 000013
【図１２】
2012119767.tif 000014
【図１３】
2012119767.tif 000015