(57)【要約】【課題】コモンモード除去比を大きく劣化させることなく、出力電流の線形性が劣化することを防ぐことが出来るトランスコンダクタ回路、ミキサ回路、無線機器を提供する。【解決手段】トランスコンダクタ回路１は、入力トランジスタ２，３と、入力トランジスタ２，３のソースとノード６を介して接続された電流源トランジスタ４とを備え、差動の入力電圧Ｖｉｎｐ，Ｖｉｎｍを入力トランジスタ２，３のゲートのそれぞれに印加することによって、入力トランジスタ２，３のドレイン−ソース間に流れる出力電流Ｉ１，Ｉ２を得るトランスコンダクタ回路であって、ノード６の電圧Ｖｓと参照電圧Ｖｒｅｆとが入力され、電流源トランジスタ４の電流値を調整する差動増幅器５を備える。【選択図】図１
2012029206.tif 000002
【特許請求の範囲】
【請求項１】
複数のトランスコンダクタンス素子と、上記複数のトランスコンダクタンス素子のソースと接続点を介して接続された電流源とを備え、差動の入力電圧を上記複数のトランスコンダクタンス素子のゲートのそれぞれに印加することによって、上記複数のトランスコンダクタンス素子のドレイン−ソース間に流れる出力電流を得るトランスコンダクタ回路であって、
上記接続点の電圧と所定の電圧とが入力され、上記電流源の電流値を調整する差動増幅器を備えることを特徴とするトランスコンダクタ回路。
【請求項２】
上記複数のトランスコンダクタンス素子は、第１ＭＯＳトランジスタ及び第２ＭＯＳトランジスタであり、
上記電流源は、電流源トランジスタであり、
上記入力電圧は、第１入力電圧から第２入力電圧を減じた電圧であり、
上記出力電流は、上記第１ＭＯＳトランジスタのドレイン−ソース間に流れる第１出力電流、及び、上記第２ＭＯＳトランジスタのドレイン−ソース間に流れる第２出力電流を減じた電流であり、
上記第１ＭＯＳトランジスタのゲートに、上記第１入力電圧が入力され、
上記第２ＭＯＳトランジスタのゲートに、上記第２入力電圧が入力され、
上記第１ＭＯＳトランジスタのソース、上記第２ＭＯＳトランジスタのソース、上記電流源トランジスタのドレイン、及び、上記差動増幅器の非反転入力端子が、上記接続点に接続され、
上記差動増幅器の反転入力端子に、上記所定の電圧が印加され、
上記差動増幅器の出力が、上記電流源トランジスタのゲートに接続され、
上記電流源トランジスタのソースが電気的に接地されていることを特徴とする請求項１に記載のトランスコンダクタ回路。
【請求項３】
上記所定の電圧を生成する所定電圧生成回路をさらに備え、
上記複数のトランスコンダクタンス素子のゲート幅と、上記所定電圧生成回路に用いるＭＯＳトランジスタのゲート幅とは、比例の関係にあることを特徴とする請求項２に記載のトランスコンダクタ回路。
【請求項４】
上記複数のトランスコンダクタンス素子の、ゲート幅及びゲート長と、上記所定電圧生成回路に用いるＭＯＳトランジスタの、ゲート幅及びゲート長とは、等しいことを特徴とする請求項３に記載のトランスコンダクタ回路。
【請求項５】
上記所定電圧生成回路では、
第３の抵抗の一端に、上記第１入力電圧が入力され、
第４の抵抗の一端に、上記第２入力電圧が入力され、
上記第３の抵抗の他端と、上記第４の抵抗の他端と、第３ＭＯＳトランジスタのゲートと、第４ＭＯＳトランジスタのゲートとは、互いに接続され、
上記第３ＭＯＳトランジスタのソース、及び、上記第４ＭＯＳトランジスタのソースは、上記所定の電圧が出力される点を介してバイアス電流源トランジスタのドレインに接続され、
上記バイアス電流源トランジスタのゲートには、バイアス電圧が印加され、
上記バイアス電流源トランジスタのソースは、電気的に接地されていることを特徴とする請求項３または４に記載のトランスコンダクタ回路。
【請求項６】
上記トランスコンダクタンス素子がＰＭＯＳトランジスタである請求項１に記載のトランスコンダクタ回路を備えるとともに、
上記トランスコンダクタンス素子がＮＭＯＳトランジスタである請求項１に記載のトランスコンダクタ回路を備え、
上記ＰＭＯＳトランジスタと上記ＮＭＯＳトランジスタとは対応付けられており、
上記ＰＭＯＳトランジスタのドレインと、対応する上記ＮＭＯＳトランジスタのドレインとが、互いに接続されていることを特徴とするトランスコンダクタ回路。
【請求項７】
上記差動の入力電圧がゲートに入力された複数のＰＭＯＳトランジスタと、出力が、上記複数のＰＭＯＳトランジスタのソースと他の接続点を介して接続されたカレントミラー回路とを備え、上記差動の入力電圧を上記複数のＰＭＯＳトランジスタのゲートのそれぞれに印加することによって、上記複数のＰＭＯＳトランジスタのドレイン−ソース間に流れる出力電流を得る、第１のトランスコンダクタユニットを備えるとともに、
上記トランスコンダクタンス素子がＮＭＯＳトランジスタであり、上記カレントミラー回路の入力に電流を与える他の電流源を備える請求項１に記載のトランスコンダクタ回路を、第２のトランスコンダクタユニットとして備え、
上記カレントミラー回路は、上記他の電流源より与えられた電流を、上記複数のＰＭＯＳトランジスタに与えることを特徴とするトランスコンダクタ回路。
【請求項８】
一端が上記接続点に接続され、他端が電気的に接地される容量をさらに備えることを特徴とする請求項１〜７のいずれか１項に記載のトランスコンダクタ回路。
【請求項９】
複数のトランスコンダクタンス素子と、複数の電流源とを備え、差動の入力電圧を上記複数のトランスコンダクタンス素子のゲートのそれぞれに印加することによって、上記複数のトランスコンダクタンス素子のドレイン−ソース間に流れる出力電流を得るトランスコンダクタ回路であって、
上記電流源は、上記トランスコンダクタンス素子毎に設けられており、
上記トランスコンダクタンス素子のソースと、上記電流源とは、いずれも、抵抗を介して接続されており、
上記抵抗と上記電流源との間の電圧と、所定の電圧とが入力され、上記電流源の電流値を調整する差動増幅器を備えることを特徴とするトランスコンダクタ回路。
【請求項１０】
トランスコンダクタンス素子と、上記トランスコンダクタンス素子のソースに接続された電流源との組を２つ備えており、差動の入力電圧を上記２つのトランスコンダクタンス素子のゲートのそれぞれに印加することによって、上記２つのトランスコンダクタンス素子のドレイン−ソース間に流れる出力電流を得るトランスコンダクタ回路であって、
上記トランスコンダクタンス素子のソース同士は、直列接続された２つの抵抗を介して接続され、
上記２つの抵抗が直列接続される点の電圧と、所定の電圧とが入力され、上記電流源の電流値を調整する差動増幅器を備えることを特徴とするトランスコンダクタ回路。
【請求項１１】
２つのトランスコンダクタンス素子と、上記２つのトランスコンダクタンス素子のソースと接続点を介して接続された電流源とを備え、差動の入力電圧を上記２つのトランスコンダクタンス素子のゲートのそれぞれに印加することによって、上記２つのトランスコンダクタンス素子のドレイン−ソース間に流れる出力電流を得るトランスコンダクタ回路であって、
一方の上記トランスコンダクタンス素子のゲートは、第１の抵抗を介して差動増幅器の出力に接続されるとともに、他方の上記トランスコンダクタンス素子のゲートは、第２の抵抗を介して上記差動増幅器の出力に接続され、
上記接続点の電圧と所定の電圧とが入力され、上記電流源の電流値を調整する差動増幅器を備えることを特徴とするトランスコンダクタ回路。
【請求項１２】
請求項１〜１１のいずれか１項に記載のトランスコンダクタ回路を搭載することを特徴とするミキサ回路。
【請求項１３】
請求項１〜１１のいずれか１項に記載のトランスコンダクタ回路を搭載することを特徴とする無線機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランスコンダクタ回路、ミキサ回路、無線機器に関するものである。
【背景技術】
【０００２】
差動の入力電圧（入力電圧信号）を、差動の出力電流（出力電流信号）に変換する差動トランスコンダクタ回路には、通常、図１６（ａ）に示すような回路が使われる。図１６（ａ）の従来の差動トランスコンダクタ回路１００では、入力トランジスタ１０１のソースと、入力トランジスタ１０２のソースとが、ノード１０４において電流源トランジスタ１０３のドレインに接続されている。入力電圧Ｖｉｎは、入力トランジスタ１０１の入力電圧Ｖｉｎｐと、入力トランジスタ１０２の入力電圧Ｖｉｎｍとの差で求められ、
Ｖｉｎ＝Ｖｉｎｐ−Ｖｉｎｍ    （１）
と表すことが出来る。
【０００３】
また、入力電圧Ｖｉｎｐと、入力電圧Ｖｉｎｍとは差動の関係にある。このため、これら２つの入力電圧の和は、定電圧Ｖｃｍに２を乗じたものとなる。よって、定電圧Ｖｃｍは、
Ｖｃｍ＝（Ｖｉｎｐ＋Ｖｉｎｍ）／２    （２）
と表すことが出来る。
【０００４】
入力電圧Ｖｉｎが大きくなると、入力電圧Ｖｉｎｐが大きくなる。このため、入力トランジスタ１０１のドレインと入力トランジスタ１０１のソースとの間に流れる出力電流Ｉ１が増加する。
【０００５】
また、入力電圧Ｖｉｎが大きくなると、入力電圧Ｖｉｎｍが小さくなる。このため、入力トランジスタ１０２のドレインと入力トランジスタ１０２のソースとの間に流れる出力電流Ｉ２は減少する。
【０００６】
図１６（ａ）の入力トランジスタ１０１，１０２における出力電流Ｉ１，Ｉ２は、電流源トランジスタ１０３の電流Ｉｂで制限される。このため、電流源トランジスタ１０３の電流Ｉｂは、
Ｉｂ＝Ｉ１＋Ｉ２    （３）
と表すことが出来る。また、差動トランスコンダクタ回路１００の出力電流Ｉｏｕｔは、
Ｉｏｕｔ＝Ｉ１−Ｉ２    （４）
となる。
【０００７】
ここで、図１６（ａ）の差動トランスコンダクタ回路１００と同様に、差動の入力電圧（入力電圧信号）が入力されるものとして、特許文献１では、出力バイアス電圧（出力コモンモード電圧）が安定化された差動増幅器が開示されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平９−３２１５５５号公報（１９９７年１２月１２日公開）
【発明の概要】
【発明が解決しようとする課題】
【０００９】
図１６（ａ）の差動トランスコンダクタ回路１００におけるノード１０４の電圧Ｖｓに注目する。一般的に、トランジスタの出力電流Ｉｄｓは、
Ｉｄｓ＝ａ＊（Ｖｇｓ−Ｖｔｈ）＾２    （５）
と表すことが出来る。上記（５）式において、Ｖｇｓはゲート−ソース間の電圧であり、ａはトランジスタの製造プロセスとトランジスタのサイズとによって決まる定数であり、Ｖｔｈはトランジスタの閾値電圧である。
【００１０】
図１６（ａ）の差動トランスコンダクタ回路１００の、入力トランジスタ１０１，１０２については、上記（５）式を
Ｉ１＝ａ＊（Ｖｉｎｐ−Ｖｓ−Ｖｔｈ）＾２    （６）
Ｉ２＝ａ＊（Ｖｉｎｍ−Ｖｓ−Ｖｔｈ）＾２    （７）
と表すことが出来る。
【００１１】
また、上記（３）式に記載の通り
Ｉｂ＝Ｉ１＋Ｉ２    （３）
が成り立つので、上記（６）式及び上記（７）式を上記（３）式に代入すると、
Ｉｂ＝ａ＊（Ｖｉｎｐ−Ｖｓ−Ｖｔｈ）＾２＋ａ＊（Ｖｉｎｍ−Ｖｓ−Ｖｔｈ）＾２    （８）
となる。
【００１２】
上記（８）式をＶｓについて解くと、
Ｖｓ＝Ｖｃｍ−Ｖｔｈ＋ｓｑｒｔ（２＊Ｉｂ／ａ−Ｖｉｎ＾２）／２    （９）
となる。
【００１３】
また、上記（６）式及び上記（７）式を上記（４）式に代入すると、差動トランスコンダクタ回路１００の出力電流Ｉｏｕｔは、
Ｉｏｕｔ＝Ｉ１−Ｉ２
＝ａ＊Ｖｉｎ＊｛２Ｖｃｍ−２＊（Ｖｓ＋Ｖｔｈ）｝
＝−ａ＊Ｖｉｎ＊ｓｑｒｔ（２＊Ｉｂ／ａ−Ｖｉｎ＾２）    （１０）
と求められる。
【００１４】
上記（１０）式の出力電流Ｉｏｕｔを、入力電圧Ｖｉｎで微分すると、
ｄＩｏｕｔ／ｄＶｉｎ＝−ａ＊ｓｑｒｔ｛（２＊Ｉｂ／ａ−Ｖｉｎ＾２）／ａ｝＋ａ＊Ｖｉｎ＾２／ｓｑｒｔ｛（２＊Ｉｂ／ａ−Ｖｉｎ＾２）／ａ｝    （１１）
となり、入力電圧Ｖｉｎの関数になる。このため、図１６の差動トランスコンダクタ回路１００の出力電流Ｉｏｕｔは、非線形性を有している。従って、図１６の差動トランスコンダクタ回路１００は、上記非線形性による不要信号成分が出力電流Ｉｏｕｔに発生するという課題を有している。
【００１５】
たとえば、図１６（ｂ）に示すような、従来の擬似差動構成のトランスコンダクタ回路１０５であれば、入力トランジスタ１０６のソースと入力トランジスタ１０７のソースとは接地されているので、電圧が一定となる。トランスコンダクタ回路１０５は、図１６（ａ）の差動トランスコンダクタ回路１００のように定電流源を有していないため、コモンモード除去比（ＣＭＲＲ）が悪いという課題がある。
【００１６】
具体的には、出力電流Ｉ１，Ｉ２，Ｉｏｕｔが
Ｉ１＝ａ＊（Ｖｉｎｐ−Ｖｔｈ）＾２    （１２）
Ｉ２＝ａ＊（Ｖｉｎｍ−Ｖｔｈ）＾２    （１３）
Ｉｏｕｔ＝ａ＊（Ｖｉｎｐ−Ｖｔｈ）＾２−ａ＊（Ｖｉｎｍ−Ｖｔｈ）＾２
＝ａ＊Ｖｉｎ＊（２＊Ｖｃｍ−２＊Ｖｔｈ）    （１４）
となる。出力電流ＩｏｕｔにＶｃｍの項が残るため、コモンモード除去比が悪くなる（（１４）式参照）。
【００１７】
上記（１４）式の出力電流Ｉｏｕｔを入力電圧Ｖｉｎで微分すると、
ｄＩｏｕｔ／ｄＶｉｎ＝ａ＊（２＊Ｖｃｍ−２＊Ｖｔｈ）    （１５）
となり、理想的には非線形性を持たない。
【００１８】
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、コモンモード除去比を大きく劣化させることなく、出力電流の線形性が劣化することを防ぐことが出来るトランスコンダクタ回路、ミキサ回路、無線機器を提供することにある。
【課題を解決するための手段】
【００１９】
本発明のトランスコンダクタ回路は、上記課題を解決するために、複数のトランスコンダクタンス素子と、上記複数のトランスコンダクタンス素子のソースと接続点を介して接続された電流源とを備え、差動の入力電圧を上記複数のトランスコンダクタンス素子のゲートのそれぞれに印加することによって、上記複数のトランスコンダクタンス素子のドレイン−ソース間に流れる出力電流を得るトランスコンダクタ回路であって、上記接続点の電圧と所定の電圧とが入力され、上記電流源の電流値を調整する差動増幅器を備えることを特徴とする。
【００２０】
上記発明によれば、上記電流源の電流値が調整されることにより、上記接続点の電圧が、上記所定の電圧と等しくなる。よって、上記接続点の電圧の変動を抑えることにより、上記出力電流の線形性が劣化することを防止することができる。
【００２１】
また、上記トランスコンダクタ回路は、上記電流源を備えている。よって、上記電流源が電流を一定に保つ動作により、電流源を備えない従来のトランスコンダクタ回路よりも高いコモンモード除去比を実現することが出来、コモンモード除去比が大きく劣化することはない。
【００２２】
以上のように、本発明のトランスコンダクタ回路は、コモンモード除去比を大きく劣化させることなく、出力電流の線形性が劣化することを防ぐことが出来る。
【００２３】
本発明のトランスコンダクタ回路では、上記トランスコンダクタンス素子がＰＭＯＳトランジスタである上記トランスコンダクタ回路を備えるとともに、上記トランスコンダクタンス素子がＮＭＯＳトランジスタである上記トランスコンダクタ回路を備え、上記ＰＭＯＳトランジスタと上記ＮＭＯＳトランジスタとは対応付けられており、上記ＰＭＯＳトランジスタのドレインと、対応する上記ＮＭＯＳトランジスタのドレインとが、互いに接続されてもよい。
【００２４】
これにより、第一のトランスコンダクタユニットと第二のトランスコンダクタユニットでバイアス電流を共有できるため、消費電力を低減できる。
【００２５】
上記トランスコンダクタ回路では、上記差動の入力電圧がゲートに入力された複数のＰＭＯＳトランジスタと、出力が、上記複数のＰＭＯＳトランジスタのソースと他の接続点を介して接続されたカレントミラー回路とを備え、上記差動の入力電圧を上記複数のＰＭＯＳトランジスタのゲートのそれぞれに印加することによって、上記複数のＰＭＯＳトランジスタのドレイン−ソース間に流れる出力電流を得る、第１のトランスコンダクタユニットを備えるとともに、上記トランスコンダクタンス素子がＮＭＯＳトランジスタであり、上記カレントミラー回路の入力に電流を与える他の電流源を備える請求項１に記載のトランスコンダクタ回路を、第２のトランスコンダクタユニットとして備え、上記カレントミラー回路は、上記他の電流源より与えられた電流を、上記複数のＰＭＯＳトランジスタに与えてもよい。上記カレントミラー回路を備えることで、差動増幅器の数を、１つにすることが出来る。
【００２６】
上記トランスコンダクタ回路では、上記複数のトランスコンダクタンス素子は、第１ＭＯＳトランジスタ及び第２ＭＯＳトランジスタであり、上記電流源は、電流源トランジスタであり、上記入力電圧は、第１入力電圧から第２入力電圧を減じた電圧であり、上記出力電流は、上記第１ＭＯＳトランジスタのドレイン−ソース間に流れる第１出力電流、及び、上記第２ＭＯＳトランジスタのドレイン−ソース間に流れる第２出力電流を減じた電流であり、上記第１ＭＯＳトランジスタのゲートに、上記第１入力電圧が入力され、上記第２ＭＯＳトランジスタのゲートに、上記第２入力電圧が入力され、上記第１ＭＯＳトランジスタのソース、上記第２ＭＯＳトランジスタのソース、上記電流源トランジスタのドレイン、及び、上記差動増幅器の非反転入力端子が、上記接続点に接続され、上記差動増幅器の反転入力端子に、上記所定の電圧が印加され、上記差動増幅器の出力が、上記電流源トランジスタのゲートに接続され、上記電流源トランジスタのソースが電気的に接地されていてもよい。
【００２７】
上記構成によれば、上記差動増幅器により、上記接続点の電圧を、上記所定の電圧に等しくすることが出来る。よって、上記トランスコンダクタ回路では、上記接続点の電圧の変動を抑えることにより、上記出力電流の線形性が劣化することを防止することができる。
【００２８】
また、上記トランスコンダクタ回路は、上記電流源である電流源トランジスタを備えているので、電流源トランジスタを備えない従来のトランスコンダクタ回路よりも高いコモンモード除去比を実現することが出来る。この点について、以下に説明する。
【００２９】
コモンモード除去比は、入力コモンモード電圧と、上記接続点の電圧との差が変動すると劣化する。入力コモンモード電圧は、上記第１入力電圧と上記第２入力電圧との和の電圧を、２で除することにより求められる。
【００３０】
ここで、上述したように、上記トランスコンダクタ回路は、上記電流源である電流源トランジスタを備えている。よって、入力コモンモード電圧が上昇しても、上記電流源トランジスタが電流を一定に保つ動作により、上記接続点の電圧も上昇する。従って、上記トランスコンダクタ回路では、入力コモンモード電圧の変動が上記出力電流には現れないので、電流源トランジスタを備えない従来のトランスコンダクタ回路よりも高いコモンモード除去比を実現することが出来、コモンモード除去比が大きく劣化することはない。
【００３１】
以上のように、本発明のトランスコンダクタ回路は、コモンモード除去比を大きく劣化させることなく、出力電流の線形性が劣化することを防ぐことが出来る。
【００３２】
上記トランスコンダクタ回路では、上記所定の電圧を生成する所定電圧生成回路をさらに備え、上記複数のトランスコンダクタンス素子のゲート幅と、上記所定電圧生成回路に用いるＭＯＳトランジスタのゲート幅とは、比例の関係にあってもよい。
【００３３】
また、上記トランスコンダクタ回路では、上記複数のトランスコンダクタンス素子の、ゲート幅及びゲート長と、上記所定電圧生成回路に用いるＭＯＳトランジスタの、ゲート幅及びゲート長とは、等しくてもよい。
【００３４】
上記複数のトランスコンダクタンス素子のゲート幅およびゲート長と、上記所定電圧生成回路に用いるＭＯＳトランジスタのゲート幅およびゲート長との相関関係を適宜設定することにより、上記所定電圧生成回路では、上記相関関係を用いて、上記所定の電圧を調整することが出来る。よって、上記トランスコンダクタ回路では、上記相関関係を用いて、上記電流源の電流を調整することが出来る。
【００３５】
上記トランスコンダクタ回路では、上記所定電圧生成回路では、第３の抵抗の一端に、上記第１入力電圧が入力され、第４の抵抗の一端に、上記第２入力電圧が入力され、上記第３の抵抗の他端と、上記第４の抵抗の他端と、第３ＭＯＳトランジスタのゲートと、第４ＭＯＳトランジスタのゲートとは、互いに接続され、上記第３ＭＯＳトランジスタのソース、及び、上記第４ＭＯＳトランジスタのソースは、上記所定の電圧が出力される点を介してバイアス電流源トランジスタのドレインに接続され、上記バイアス電流源トランジスタのゲートには、バイアス電圧が印加され、上記バイアス電流源トランジスタのソースは、電気的に接地されていてもよい。
【００３６】
上記第３の抵抗及び上記第４の抵抗により、上記入力電圧におけるコモンモード電圧を抽出し、上記第３ＭＯＳトランジスタ及び上記第４ＭＯＳトランジスタに印加する。また、上記参照電圧生成回路におけるバイアス電流は、上記バイアス電流源トランジスタのゲートに印加される上記バイアス電圧を増減することにより調整可能である。上記バイアス電流を調整して上記所定の電圧を調整することにより、上記トランスコンダクタ回路における上記電流源の電流を調整することが出来る。
【００３７】
上記いずれかのトランスコンダクタ回路では、一端が上記接続点に接続され、他端が電気的に接地される容量をさらに備えてもよい。上記容量を設けることにより、上記差動増幅器の信号帯域外における、上記接続点の電圧の変動を抑えることが出来る。
【００３８】
本発明のトランスコンダクタ回路は、上記課題を解決するために、複数のトランスコンダクタンス素子と、複数の電流源とを備え、差動の入力電圧を上記複数のトランスコンダクタンス素子のゲートのそれぞれに印加することによって、上記複数のトランスコンダクタンス素子のドレイン−ソース間に流れる出力電流を得るトランスコンダクタ回路であって、上記電流源は、上記トランスコンダクタンス素子毎に設けられており、上記トランスコンダクタンス素子のソースと、上記電流源とは、いずれも、抵抗を介して接続されており、上記抵抗と上記電流源との間の電圧と、所定の電圧とが入力され、上記電流源の電流値を調整する差動増幅器を備えることを特徴とする。
【００３９】
また、本発明のトランスコンダクタ回路は、上記課題を解決するために、トランスコンダクタンス素子と、上記トランスコンダクタンス素子のソースに接続された電流源との組を２つ備えており、差動の入力電圧を上記２つのトランスコンダクタンス素子のゲートのそれぞれに印加することによって、上記２つのトランスコンダクタンス素子のドレイン−ソース間に流れる出力電流を得るトランスコンダクタ回路であって、上記トランスコンダクタンス素子のソース同士は、直列接続された２つの抵抗を介して接続され、上記２つの抵抗が直列接続される点の電圧と、所定の電圧とが入力され、上記電流源の電流値を調整する差動増幅器を備えることを特徴とする。
【００４０】
これらの発明によれば、上記抵抗及び上記２つの抵抗それぞれは、差動増幅回路におけるデジェネレーション抵抗として働く。上記複数の抵抗の抵抗値を増減することにより、各トランスコンダクタンス素子のソース−ドレイン間の抵抗値を変えて、差動増幅回路のトランスコンダクタンスを変化させることが出来るので、線形性を改善することが出来る。
【００４１】
本発明のトランスコンダクタ回路は、上記課題を解決するために、２つのトランスコンダクタンス素子と、上記２つのトランスコンダクタンス素子のソースと接続点を介して接続された電流源とを備え、差動の入力電圧を上記２つのトランスコンダクタンス素子のゲートのそれぞれに印加することによって、上記２つのトランスコンダクタンス素子のドレイン−ソース間に流れる出力電流を得るトランスコンダクタ回路であって、一方の上記トランスコンダクタンス素子のゲートは、第１の抵抗を介して差動増幅器の出力に接続されるとともに、他方の上記トランスコンダクタンス素子のゲートは、第２の抵抗を介して上記差動増幅器の出力に接続され、上記接続点の電圧と所定の電圧とが入力され、上記電流源の電流値を調整する差動増幅器を備えることを特徴とする。
【００４２】
上記発明によれば、上記差動増幅器の出力電圧を、上記第１の抵抗と上記第２の抵抗とを介して、上記２つのトランスコンダクタンス素子のゲートのそれぞれに加える。これにより、抵抗デジェネレーション技術と同様の効果が得られ、線形性を改善することが出来る。
【００４３】
本発明のミキサ回路、及び、本発明の無線機器は、上記いずれかのトランスコンダクタ回路を搭載するので、コモンモード除去比を大きく劣化させることなく、出力電流の線形性が劣化することを防ぐことが出来る。
【発明の効果】
【００４４】
本発明のトランスコンダクタ回路は、以上のように、接続点の電圧と所定の電圧とが入力され、電流源の電流値を調整する差動増幅器を備えるものである。
【００４５】
また、本発明のトランスコンダクタ回路は、以上のように、電流源は、トランスコンダクタンス素子毎に設けられており、上記トランスコンダクタンス素子のソースと、上記電流源とは、いずれも、抵抗を介して接続されており、上記抵抗と上記電流源との間の電圧と、所定の電圧とが入力され、上記電流源の電流値を調整する差動増幅器を備えるものである。
【００４６】
さらに、本発明のトランスコンダクタ回路は、以上のように、トランスコンダクタンス素子のソース同士は、直列接続された２つの抵抗を介して接続され、上記２つの抵抗が直列接続される点の電圧と、所定の電圧とが入力され、電流源の電流値を調整する差動増幅器を備えるものである。
【００４７】
そして、本発明のトランスコンダクタ回路は、以上のように、一方のトランスコンダクタンス素子のゲートは、第１の抵抗を介して差動増幅器の出力に接続されるとともに、他方の上記トランスコンダクタンス素子のゲートは、第２の抵抗を介して上記差動増幅器の出力に接続され、接続点の電圧と所定の電圧とが入力され、電流源の電流値を調整する差動増幅器を備えるものである。
【００４８】
それゆえ、コモンモード除去比を大きく劣化させることなく、出力電流の線形性が劣化することを防ぐことが出来るトランスコンダクタ回路、ミキサ回路、無線機器を提供するという効果を奏する。
【図面の簡単な説明】
【００４９】
【図１】本発明の実施例に係るトランスコンダクタ回路の回路図である。
【図２】図１のトランスコンダクタ回路において、差動増幅器の反転入力端子に印加される参照電圧を生成する参照電圧生成回路の回路図である。
【図３】図１のトランスコンダクタ回路、図１６（ａ）の差動トランスコンダクタ回路、及び、図１６（ｂ）のトランスコンダクタ回路について、出力電流をピークでスケーリングした結果を示すグラフである。
【図４】図１のトランスコンダクタ回路１の電圧、及び、図１６（ａ）の差動トランスコンダクタ回路１００の電圧を示す波形図である。
【図５】図１のトランスコンダクタ回路１、図１６（ａ）の差動トランスコンダクタ回路１００、及び、図１６（ｂ）のトランスコンダクタ回路１０５における、コモンモード除去比（ＣＭＲＲ）のシミュレーション結果を示すグラフである。
【図６】ＮＭＯＳトランジスタと、ＰＭＯＳとの両方を用いて、相補的に動作する相補的トランスコンダクタ回路の回路図である。
【図７】ＮＭＯＳトランジスタと、ＰＭＯＳとの両方を用いて、相補的に動作する他の相補的トランスコンダクタ回路の回路図である。
【図８】容量を備えるトランスコンダクタ回路の回路図である。
【図９】各入力トランジスタに対して抵抗デジェネレーション技術を用いたトランスコンダクタ回路の回路図である。
【図１０】各入力トランジスタに対して抵抗デジェネレーション技術を用いた他のトランスコンダクタ回路の回路図である。
【図１１】差動増幅器の出力電圧を、電流源トランジスタのゲートに印加するのではなく、入力トランジスタのゲートに印加されるコモンモード電圧に更に加えるトランスコンダクタ回路の回路図である。
【図１２】図１のトランスコンダクタ回路と、図２の参照電圧生成回路とを組み合わせた回路の回路図である。
【図１３】本発明の他の実施例に係るミキサ回路の回路図である。
【図１４】本発明の他の実施例に係る他のミキサ回路の回路図である。
【図１５】本発明のさらに別の実施例に係るテレビ受信機の概略構成を示すブロック図である。
【図１６】（ａ）は従来の差動トランスコンダクタ回路の回路図であり、（ｂ）は従来の擬似差動構成のトランスコンダクタ回路の回路図である。
【発明を実施するための形態】
【００５０】
本発明の一実施形態について、図１〜図１５に基づいて説明すれば、以下の通りである。ますは、本発明の一実施例に係るトランスコンダクタ回路１について、図１〜図１２に基づいて説明する。
【００５１】
〔実施例１〕
図１は、本実施例１に係るトランスコンダクタ回路１の回路図である。図１のトランスコンダクタ回路１は、入力トランジスタ２，３（複数のトランスコンダクタンス素子、第１ＭＯＳトランジスタ及び第２ＭＯＳトランジスタ）と、入力トランジスタ２，３のソースとノード６（接続点）を介して接続された電流源トランジスタ４（電流源）とを備え、差動の入力電圧Ｖｉｎｐ，Ｖｉｎｍを入力トランジスタ２，３のゲートのそれぞれに印加することによって、入力トランジスタ２，３のドレイン−ソース間に流れる出力電流Ｉ１，Ｉ２を得るトランスコンダクタ回路であって、ノード６の電圧Ｖｓと参照電圧Ｖｒｅｆ（所定の電圧）とが入力され、電流源トランジスタ４の電流値を調整する差動増幅器５を備える。
【００５２】
図１のトランスコンダクタ回路１において、入力トランジスタ２のゲートには、入力電圧Ｖｉｎｐ（第１入力電圧）が入力される。入力トランジスタ３のゲートには、入力電圧Ｖｉｎｍ（第２入力電圧）が入力される。出力電流Ｉ１（第１出力電流）は、入力トランジスタ２のドレインと入力トランジスタ２のソースとの間に流れる。出力電流Ｉ２（第２出力電流）は、入力トランジスタ３のドレインと入力トランジスタ３のソースとの間に流れる。電流（バイアス電流）Ｉｂは、電流源トランジスタ４のドレインと電流源トランジスタ４のソースとの間に流れる。
【００５３】
図１のトランスコンダクタ回路１において、入力トランジスタ２のドレイン及び入力トランジスタ３のドレインには、抵抗や電流源トランジスタなどの負荷回路が接続される。
【００５４】
入力トランジスタ２のソース、及び、入力トランジスタ３のソースは、ノード６と、差動増幅器５の非反転入力端子（＋）とに接続されている。ノード６は、電流源トランジスタ４のドレインに接続されており、ノード６の電圧は電圧Ｖｓである。
【００５５】
差動増幅器５の反転入力端子（−）には、参照電圧Ｖｒｅｆが印加される。差動増幅器５の出力は、電流源トランジスタ４のゲートに接続されている。そして、電流源トランジスタ４のソースは、電気的に接地されている。
【００５６】
図１のトランスコンダクタ回路１の差動増幅器２０４は、ノード６の電圧Ｖｓと、参照電圧Ｖｒｅｆとが等しくなるように、電流源トランジスタ４のゲートの電圧を制御する。差動増幅器５のゲインを十分高くすることにより、ノード６の電圧Ｖｓの変動を小さくすることが出来るので、出力電流Ｉｏｕｔ（＝Ｉ１−Ｉ２）の線形性が劣化することを防止することができる。また、図１６（ｂ）のトランスコンダクタ回路１０５とは異なり、図１のトランスコンダクタ回路１は電流源トランジスタ４を備えている。このため、高いコモンモード除去比（ＣＭＲＲ）を実現できる。
【００５７】
〔線形性の劣化の防止〕
図１のトランスコンダクタ回路１では、差動増幅器５と電流源トランジスタ４と入力トランジスタ２，３とで構成される制御ループのゲインをＡとすると、ノード６の電圧Ｖｓは、
Ｖｓ＝｛Ａ／（Ａ−１）｝＊Ｖｒｅｆ    （１６）
と表すことが出来る。ゲインＡが十分大きければ、
Ｖｓ＝Ｖｒｅｆ    （１７）
となる。
【００５８】
この場合、入力トランジスタ２の出力電流Ｉ１、及び、入力トランジスタ３の出力電流Ｉ２は、
Ｉ１＝ａ＊（Ｖｉｎｐ−Ｖｒｅｆ−Ｖｔｈ）＾２    （１８）
Ｉ２＝ａ＊（Ｖｉｎｍ−Ｖｒｅｆ−Ｖｔｈ）＾２    （１９）
となる。
【００５９】
よって、トランスコンダクタ回路１の出力電流Ｉｏｕｔ（＝Ｉ１−Ｉ２）は、
Ｉｏｕｔ＝ａ＊（Ｖｉｎｐ＋Ｖｉｎｍ）＊（Ｖｉｎｐ−Ｖｉｎｍ）−２＊ａ＊（Ｖｒｅｆ＋Ｖｔｈ）＊（Ｖｉｎｐ−Ｖｉｎｍ）
＝ａ＊（２＊Ｖｃｍ−２＊（Ｖｒｅｆ＋Ｖｔｈ））＊Ｖｉｎ    （２０）
と求められる。
【００６０】
出力電流Ｉｏｕｔを入力電圧Ｖｉｎ（＝Ｖｉｎｐ−Ｖｉｎｍ）で微分すると、
ｄＩｏｕｔ／ｄＶｉｎ＝２＊ａ＊｛Ｖｃｍ−（Ｖｒｅｆ＋Ｖｔｈ）｝    （２１）
となる。参照電圧Ｖｒｅｆは、外部バイアス回路（例えば参照電圧生成回路７（所定電圧生成回路））より印加されるので、（２１）式は入力電圧Ｖｉｎと無相関である（入力電圧Ｖｉｎの関数ではない）。よって、図１のトランスコンダクタ回路１の出力電流Ｉｏｕｔは、非線形性を有していないので、当該非線形性により不要信号成分が発生することはなく、線形性の劣化を防止することが出来る。
【００６１】
〔トランスコンダクタ回路１のシミュレーション〕
図１のトランスコンダクタ回路１のシミュレーションについて以下に示す。ここで、入力トランジスタ２，３は、ゲート幅１０ｕｍ、ゲート長０．１８ｕｍとし、電流源トランジスタ４は、ゲート幅５ｕｍ、ゲート長１ｕｍとした。また、差動増幅器５のゲインは、８倍とした。
【００６２】
比較のため、図１６（ａ）の差動トランスコンダクタ回路１００、及び、図１６（ｂ）のトランスコンダクタ回路１０５についても、同様にシミュレーションを行った。入力トランジスタのトランジスタサイズ（ゲート幅・ゲート長）、電流源トランジスタのトランジスタサイズ、及び、電流Ｉｂ（バイアス電流）は、トランスコンダクタ回路１と同じ値を使用した。
【００６３】
それぞれの回路、即ち、図１のトランスコンダクタ回路１、図１６（ａ）の差動トランスコンダクタ回路１００、及び、図１６（ｂ）のトランスコンダクタ回路１０５に、コモンモード電圧０．９Ｖの正弦波信号を、二波入力した。上記信号の振幅は１０ｍＶとし、上記信号の周波数は、１００ＭＨｚ及び１０１ＭＨｚとした。
【００６４】
次に、図２は、図１のトランスコンダクタ回路１において、差動増幅器５の反転入力端子（−）に印加される参照電圧Ｖｒｅｆを生成する参照電圧生成回路７の回路図である。参照電圧生成回路７は、入力トランジスタ８，９（第３ＭＯＳトランジスタ及び第４ＭＯＳトランジスタ）と、バイアス電流源トランジスタ１０と、抵抗１１，１２（第３の抵抗及び第４の抵抗）とを備えている。
【００６５】
参照電圧生成回路７において、抵抗１１の一端には、入力電圧Ｖｉｎｐが入力される。抵抗１２の一端には、入力電圧Ｖｉｎｍが入力される。電流Ｉｂ’は、バイアス電流源トランジスタ１０のドレインとバイアス電流源トランジスタ１０のソースとの間に流れる。
【００６６】
抵抗１１の他端と、抵抗１２の他端と、入力トランジスタ８のゲートと、入力トランジスタ９のゲートとは、互いに接続されている。
【００６７】
入力トランジスタ８のソース、及び、入力トランジスタ９のソースは、ノード６’（所定の電圧が出力される点）に接続されている。ノード６’は、バイアス電流源トランジスタ１０のドレインに接続されており、ノード６’から参照電圧Ｖｒｅｆが出力される。そして、そして、バイアス電流源トランジスタ１０のソースは、電気的に接地されている。
【００６８】
なお、バイアス電流源トランジスタ１０のゲートには、バイアス電圧Ｖｂが印加される。
【００６９】
図２の参照電圧生成回路７は、図１のトランスコンダクタ回路１を元とした回路であり、トランジスタサイズは、図１のトランスコンダクタ回路１と同じ値、または同じ比でスケーリングした値を用いる。即ち、図２における入力トランジスタ８，９のゲート幅と、図１における入力トランジスタ２，３のゲート幅とは、比例の関係にある。また、図２における入力トランジスタ８，９の、ゲート幅及びゲート長と、図１における入力トランジスタ２，３の、ゲート幅及びゲート長とは、等しくてもよい。図２における入力トランジスタ８，９のゲート長およびゲート幅と、図１における入力トランジスタ２，３のゲート長およびゲート幅との相関関係を適宜設定することにより、図２の参照電圧生成回路７では、上記スケーリングの比（上記相関関係）を用いて、参照電圧Ｖｒｅｆを調整することが出来る。よって、上記スケーリングの比（上記相関関係）を用いて、図１のトランスコンダクタ回路１の電流Ｉｂを調整することが出来る。
【００７０】
ここで、トランジスタサイズは、トランジスタのゲート幅、及び、トランジスタのゲート長を定めることにより定められる。また、スケーリングの比について、トランジスタサイズが１／２倍のスケーリング比でスケーリングされる場合は、ゲート長は変化させずに、ゲート幅を１／２倍に設定すればよい。
【００７１】
抵抗１１，１２により、入力信号のコモンモード電圧を抽出し、入力トランジスタ８，９に印加する。また、参照電圧生成回路７における電流Ｉｂ’は、バイアス電流源トランジスタ１０のゲートに印加されるバイアス電圧Ｖｂを増減することにより調整可能である。電流Ｉｂ’を調整して参照電圧Ｖｒｅｆを調整することにより、図１のトランスコンダクタ回路１の電流Ｉｂを調整することが出来る。
【００７２】
なお、図２の参照電圧生成回路７では、抵抗１１，１２により、入力信号のコモンモード電圧を抽出しているが、抵抗１１，１２を用いずに、入力トランジスタ８，９のゲートに直接、コモンモード電圧を入力してもよい。また、抵抗を使用する以外の方法でコモンモード電圧を抽出し入力トランジスタ８，９のゲートに入力してもよい。
【００７３】
また、電流Ｉｂは、電流Ｉｂ’を調整するとともに、上記相関関係を適宜設定することにより調整されてもよい。
【００７４】
本実施例１の参照電圧生成回路７では、１倍でスケーリングする（スケーリングの比を１）とすることにより、入力トランジスタ８，９のトランジスタサイズは、入力トランジスタ２，３のトランジスタサイズと同じにした。また、抵抗１１，１２として、１０ｋΩの抵抗を使用した。また、電流Ｉｂ’（バイアス電流）は１０ｕＡとした。
【００７５】
〔トランスコンダクタ回路１のシミュレーション結果〕
図３は、図１のトランスコンダクタ回路１、図１６（ａ）の差動トランスコンダクタ回路１００、及び、図１６（ｂ）のトランスコンダクタ回路１０５について、出力電流Ｉｏｕｔをピークでスケーリングした結果を示すグラフである。出力電流Ｉｏｕｔは、上記（４）式に記載の通り
Ｉｏｕｔ＝Ｉ１−Ｉ２    （４）
となる。
【００７６】
入力信号、即ち上述した正弦波信号の周波数と同じ周波数の成分（希望波）が、１００ＭＨｚ、１０１ＭＨｚにおいて現れている。また、３次歪によって発生する不要信号成分が、９９ＭＨｚ、１０２ＭＨｚにおいて現れている。さらに、５次歪によって発生する不要信号成分が、９８ＭＨｚ、１０３ＭＨｚに現れている。
【００７７】
希望波と、最も信号レベルが大きい不要波との間の信号レベルの比は、図１のトランスコンダクタ回路１では７３．７ｄＢであった。同様に、図１６（ａ）の差動トランスコンダクタ回路１００では５２．６ｄＢであり、図１６（ｂ）のトランスコンダクタ回路１０５では６１．１ｄＢであった。
【００７８】
以上の結果より、図１のトランスコンダクタ回路１では、三次歪により生じる、最も信号レベルが大きい不要信号を減衰させることが出来ることが判明した。また、図１のトランスコンダクタ回路１の電圧Ｖｓ、及び、図１６（ａ）の差動トランスコンダクタ回路１００の電圧Ｖｓを、図４の波形図に示す。図４のグラフより、図１のトランスコンダクタ回路１において電圧Ｖｓの変動を小さくできることが確認された。
【００７９】
さらに、図１のトランスコンダクタ回路１、図１６（ａ）の差動トランスコンダクタ回路１００、及び、図１６（ｂ）のトランスコンダクタ回路１０５における、コモンモード除去比（ＣＭＲＲ）のシミュレーション結果を、図５のグラフに示す。
【００８０】
図５のグラフより、周波数１ＭＨｚのコモンモード信号に対するコモンモード除去比（ＣＭＲＲ）は、図１のトランスコンダクタ回路１では５０．６ｄＢであり、図１６（ａ）の差動トランスコンダクタ回路１００では５０．７ｄＢであり、図１６（ｂ）のトランスコンダクタ回路１０５では０ｄＢであった。以上の結果より、図１のトランスコンダクタ回路１は、図１６（ｂ）のトランスコンダクタ回路１０５よりも、コモンモード除去比（ＣＭＲＲ）を改善できることが判明した。
【００８１】
このように、本実施例１のトランスコンダクタ回路１では、入力トランジスタ２，３と電流源トランジスタ４とが接続されるノード６における電圧Ｖｓの変動を抑えることにより、コモンモード除去比（ＣＭＲＲ）を大きく劣化させることなく、出力電流Ｉｏｕｔの線形性が劣化することを防ぐことが出来る。
【００８２】
〔コモンモード除去比（ＣＭＲＲ）について〕
コモンモード除去比（ＣＭＲＲ）は、入力コモンモード電圧Ｖｃｍと、電圧Ｖｓとの差（即ち、トランジスタのゲート−ソース間電圧）が変動すると劣化する。入力コモンモード電圧Ｖｃｍは、
Ｖｃｍ＝（Ｖｉｎｐ＋Ｖｉｎｍ）／２
で表される。
【００８３】
仮に、入力コモンモード電圧Ｖｃｍが大きくなる、つまり入力電圧Ｖｉｎｐと入力電圧Ｖｉｎｍとが同時に大きくなる場合を考えると、図１６（ａ）の差動トランスコンダクタ回路１００では、入力コモンモード電圧Ｖｃｍが上昇する分だけ電圧Ｖｓが上昇する。このため、トランジスタの電流は、一定に保たれる。そのため、入力コモンモード電圧Ｖｃｍの変動は、出力電流Ｉ１−Ｉ２には現れない。
【００８４】
一方、図１６（ｂ）のトランスコンダクタ回路１０５では、各入力トランジスタのソースの電圧が一定であるため、入力コモンモード電圧Ｖｃｍが上昇すると、出力電流Ｉ１，Ｉ２が共に増加し、出力電流Ｉｏｕｔに、入力コモンモード電圧Ｖｃｍによる変動が現れる。
【００８５】
本実施例１のトランスコンダクタ回路１は、図１６（ａ）の差動トランスコンダクタ回路１００と同様に、電流源トランジスタ４を有している。従って、入力コモンモード電圧Ｖｃｍが上昇しても、電流源トランジスタ４が電流を一定に保つ動作により、電圧Ｖｓも上昇する。従って、本実施例１のトランスコンダクタ回路１では、入力コモンモード電圧Ｖｃｍの変動が出力電流Ｉｏｕｔには現れないので、図１６（ｂ）のトランスコンダクタ回路１０５よりも高いコモンモード除去比（ＣＭＲＲ）を実現することが出来、コモンモード除去比が大きく劣化することはない。
【００８６】
ここで、図１のトランスコンダクタ回路１と、図２の参照電圧生成回路７とを組み合わせた回路を図１２に示す。
【００８７】
図１２の回路では、入力コモンモード電圧Ｖｃｍが大きくなると、参照電圧Ｖｒｅｆが上昇する。トランスコンダクタ回路１では、電圧Ｖｓが参照電圧Ｖｒｅｆと同じ電圧になるように制御される。よって、図１６（ａ）の差動トランスコンダクタ回路１００と同様に、理想的には入力コモンモード電圧Ｖｃｍの変動は、出力電流Ｉｏｕｔには現れない。但し、実際の回路では、差動増幅器５のゲインが有限値であるために、参照電圧Ｖｒｅｆと電圧Ｖｓとを全く同一には出来ない。従って、図１のトランスコンダクタ回路１のコモンモード除去比（ＣＭＲＲ）は、図１６（ａ）の差動トランスコンダクタ回路１００よりは低くなるが、図１６（ｂ）のトランスコンダクタ回路１０５よりは高くなる。
【００８８】
〔トランスコンダクタ回路１の変形例〕
本実施例１では、各入力トランジスタをＮＭＯＳトランジスタとしたが、ＰＭＯＳトランジスタを使用しても良い。また、図６に示すように、ＮＭＯＳトランジスタと、ＰＭＯＳとの両方を用いて、相補的に動作する相補的トランスコンダクタ回路１３を構成しても良い。
【００８９】
相補的トランスコンダクタ回路１３では、入力トランジスタがＰＭＯＳトランジスタである上記トランスコンダクタ回路をトランスコンダクタ回路１３ａとして備えるとともに、入力トランジスタがＮＭＯＳトランジスタであるトランスコンダクタ回路をトランスコンダクタ回路１３ｂとして備え、上記ＰＭＯＳトランジスタと上記ＮＭＯＳトランジスタとは対応付けられており、上記ＰＭＯＳトランジスタのドレインと、対応する上記ＮＭＯＳトランジスタのドレインとが、互いに接続されてもよい。
【００９０】
これにより、トランスコンダクタユニット１３ａと第二のトランスコンダクタユニット１３ｂとでバイアス電流を共有できるため、消費電力を低減できる。
【００９１】
なお、図６の相補的トランスコンダクタ回路１３を変形して、図７の相補的トランスコンダクタ回路１４のように構成することも可能である。
【００９２】
図７の相補的トランスコンダクタ回路１４は、ＮＭＯＳトランジスタを用いるトランスコンダクタユニット１４ａ（第２のトランスコンダクタユニット）と、ＰＭＯＳトランジスタを用いるトランスコンダクタユニット１４ｂ（第１のトランスコンダクタユニット）とを備えている。また、相補的トランスコンダクタ回路１４は、トランスコンダクタ回路１４ａが差動増幅器１４ｃ、電流源トランジスタ１４ｄ，１４ｅをさらに備え、トランスコンダクタ回路１４ｂがカレントミラー回路１４ｆをさらに備えている。
【００９３】
電流源トランジスタ１４ｄ（電流源）は、ゲートが差動増幅器１４ｃの出力に接続され、ドレインが、複数の上記ＮＭＯＳトランジスタのソースとノード１４ｈ（接続点）を介して接続され、ソースが電気的に接地されている。
【００９４】
電流源トランジスタ１４ｅ（他の電流源）は、ゲートが差動増幅器１４ｃの出力に接続され、ドレインがカレントミラー回路１４ｆの入力に接続され、ソースが電気的に接地されている。カレントミラー回路１４ｆの出力は、ノード１４ｇ（他の接続点）を介して、複数の上記ＰＭＯＳトランジスタのソースに接続されている。
【００９５】
カレントミラー回路１４ｆは、トランスコンダクタユニット１４ａの電流源トランジスタ１４ｄより与えられた電流を、トランスコンダクタユニット１４ｂの複数のＰＭＯＳトランジスタに供給することが出来る。
【００９６】
なお、上述したように、図２の参照電圧生成回路７では、トランジスタサイズは、図１のトランスコンダクタ回路１と同じ値、または同じ比でスケーリングした値を用いるが、カレントミラー回路１４ｆにおけるスケーリングでは、電流源トランジスタ１４ｄの電流が入力されるトランジスタのゲート幅を、電流源トランジスタ１４ｄの電流に比例させる。例えば、電流源トランジスタ１４ｄの電流を１／２倍にした時に、１／２倍の電流がドレインに入力されるトランジスタのゲート幅を１／２倍にする。ゲート長は変化させない。
【００９７】
以上のように、相補的トランスコンダクタ回路１４は、上記トランスコンダクタンス素子がＮＭＯＳトランジスタであり、カレントミラー回路１４ｆの入力に電流を与える電流源トランジスタ１４ｅ（他の電流源）を備える図１のトランスコンダクタ回路１を、トランスコンダクタユニット１４ａ（第２のトランスコンダクタユニット）として備え、カレントミラー回路１４ｆは、電流源トランジスタ１４ｅより与えられた電流を、上記複数のＰＭＯＳトランジスタに与える。カレントミラー回路１４ｆをさらに備える。また、差動の入力電圧Ｖｉｎがゲートに入力された複数のＰＭＯＳトランジスタと、出力が、上記複数のＰＭＯＳトランジスタのソースとノード１４ｇを介して接続されたカレントミラー回路１４ｆとを備え、差動の入力電圧Ｖｉｎを上記複数のＰＭＯＳトランジスタのゲートのそれぞれに印加することによって、上記複数のＰＭＯＳトランジスタのドレイン−ソース間に流れる出力電流を得る、トランスコンダクタユニット１４ｂ（第１のトランスコンダクタユニット）を備える。このような構成とすることで、差動増幅器の数を、１つにすることが出来る。
【００９８】
なお、図６及び図７に記載のＶｄｄは、電源電圧を示す。
【００９９】
さらに、図８のトランスコンダクタ回路１５に示すように、ノード６に容量Ｃを設置しても良い。具体的には、容量Ｃの一端がノード６に接続され、容量Ｃの他端が電気的に接地される。
【０１００】
図８のトランスコンダクタ回路１５の元となった図１のトランスコンダクタ回路１では、差動増幅器５の信号帯域外では電圧Ｖｓが変動する。これに対して、図８のトランスコンダクタ回路１５では、容量Ｃを設けることにより、差動増幅器５の信号帯域外における電圧Ｖｓの変動を抑えることが出来る。
【０１０１】
さらに、図９のトランスコンダクタ回路１６、及び、図１０のトランスコンダクタ回路１７のように、各入力トランジスタに対して抵抗デジェネレーション技術を用いることで、線形性を改善することが出来る。
【０１０２】
図９のトランスコンダクタ回路１６は、入力トランジスタと、入力トランジスタのソースに接続された電流源トランジスタとの組を２つ備えており、差動の入力電圧Ｖｉｎを入力トランジスタ２，３のゲートのそれぞれに印加することによって、入力トランジスタ２，３のドレイン−ソース間に流れる出力電流を得るトランスコンダクタ回路であって、入力トランジスタ２，３のソース同士は、直列接続された抵抗１８，１９（２つの抵抗）を介して接続され、抵抗１８，１９が直列接続される点の電圧と、参照電圧Ｖｒｅｆ（所定の電圧）とが入力され、電流源トランジスタ４ａ，４ｂの電流値を調整する差動増幅器５を備える。
【０１０３】
図１０のトランスコンダクタ回路１７は、入力トランジスタ２，３と、電流源トランジスタ４ａ，４ｂ（複数の電流源）源とを備え、差動の入力電圧Ｖｉｎを入力トランジスタ２，３のゲートのそれぞれに印加することによって、入力トランジスタ２，３のドレイン−ソース間に流れる出力電流を得るトランスコンダクタ回路であって、電流源トランジスタ４ａ，４ｂは、入力トランジスタ２，３毎に設けられており、入力トランジスタ２，３のソースと、電流源トランジスタ４ａ，４ｂとは、いずれも、抵抗２０，２１を介して接続されており、抵抗２０と電流源トランジスタ４ａとの間の電圧、抵抗２１と電流源トランジスタ４ｂとの間の電圧、及び参照電圧Ｖｒｅｆとが入力され、電流源トランジスタ４ａ，４ｂの電流値を調整する差動増幅器５を備える。
【０１０４】
上記抵抗デジェネレーション技術に関して、図９の抵抗１８，１９、及び、図１０の抵抗２０，２１は、差動増幅回路におけるデジェネレーション抵抗として働く。入力トランジスタのソースに抵抗を設置すると、入力トランジスタのソース電圧は、トランジスタの出力電流の増減に伴って変動することになる。図１０を例にとると、入力電圧Ｖｉｎが大きくなると、入力トランジスタ２のゲートに入力される電圧Ｖｉｎｐが大きくなり、出力電流Ｉｏｕｔｐが大きくなる。抵抗２０に与えられる電流はＩｏｕｔｐであるため、入力トランジスタ２のソース電圧Ｖｓｐは大きくなる。電圧Ｖｉｎｐとソース電圧Ｖｓｐとは同時に大きくなるため、入力トランジスタ２のゲート−ソース間電圧の変動は小さくなり、線形性が改善する。
【０１０５】
なお、図９及び図１０において、符号４ａ，４ｂで示されるトランジスタは、電流源トランジスタである。
【０１０６】
また、図１１のトランスコンダクタ回路２２のように、差動増幅器５の出力電圧を、電流源トランジスタ４のゲートに印加するのではなく、入力トランジスタ２，３のゲートに印加されるコモンモード電圧として印加する。これにより、図１に示す回路と同様に電圧Ｖｓの変動を小さくすることが出来、出力電流の線形性を改善できる。
【０１０７】
図１１のトランスコンダクタ回路２２は、入力トランジスタ２，３と、入力トランジスタ２，３のソースとノード６を介して接続された電流源トランジスタ４とを備え、差動の入力電圧Ｖｉｎを入力トランジスタ２，３のゲートのそれぞれに印加することによって、入力トランジスタ２，３のドレイン−ソース間に流れる出力電流を得るトランスコンダクタ回路であって、入力トランジスタ２（一方の上記トランスコンダクタンス素子）のゲートは、抵抗Ｒ１（第１の抵抗）を介して差動増幅器５の出力に接続されるとともに、入力トランジスタ３（他方の上記トランスコンダクタンス素子）のゲートは、抵抗Ｒ２（第２の抵抗）を介して差動増幅器５の出力に接続され、ノード６の電圧Ｖｓと参照電圧Ｖｒｅｆとが入力され、電流源トランジスタ４を調整する差動増幅器５を備える。
【０１０８】
図１１のトランスコンダクタ回路２２では、入力信号は、容量Ｃ１を介して入力トランジスタ２のゲートに入力されると共に、容量Ｃ２を介して入力トランジスタ３のゲートに入力される。さらに、差動増幅器５から出力される電圧信号が、抵抗Ｒ１を介して入力トランジスタ２のゲートに入力されると共に、抵抗Ｒ２を介して入力トランジスタ３のゲートに入力される。
【０１０９】
〔実施例２〕
本発明の他の実施例について、図１３，１４に基づいて説明すれば、以下の通りである。なお、本実施例２において説明すること以外の構成は、前記実施例１と同じである。また、説明の便宜上、前記実施例１の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【０１１０】
〔ミキサ回路２３〕
図１３は、本実施例２に係るミキサ回路２３の回路図である。ミキサ回路２３は、一般的なギルバートセルに本発明の技術を採用した回路であり、入力トランジスタ２，３と、電流源トランジスタ４と、差動増幅器５ａ，５ｂと、スイッチングトランジスタ１２ａ，１２ｂ，１２ｃ，１２ｄと、抵抗Ｒａ，Ｒｂと、容量Ｃａ，Ｃｂとを備えている。
【０１１１】
図１３のミキサ回路２３では、スイッチングトランジスタ１２ａのゲートと、スイッチングトランジスタ１２ｄのゲートとが接続されており、スイッチングトランジスタ１２ｂのゲートと、スイッチングトランジスタ１２ｃのゲートとが接続されている。スイッチングトランジスタ１２ａのゲートと、スイッチングトランジスタ１２ｂのゲートとの間に、局部発振信号ＶＬＯが入力される。スイッチングトランジスタ１２ｃのゲートと、スイッチングトランジスタ１２ｄのゲートとの間に、局部発振信号ＶＬＯが入力される。
【０１１２】
スイッチングトランジスタ１２ａのソースと、スイッチングトランジスタ１２ｂのソースと、入力トランジスタ２のドレインと、差動増幅器５ａの非反転入力端子（＋）とは、互いに接続されている。スイッチングトランジスタ１２ｃのソースと、スイッチングトランジスタ１２ｄのソースと、入力トランジスタ３のドレインと、差動増幅器５ｂの非反転入力端子（＋）とは、互いに接続されている。
【０１１３】
容量Ｃａの一端と、容量Ｃｂの一端との間に、ＲＦ信号ＶＲＦが入力される。容量Ｃａの他端は、入力トランジスタ２のゲートと、抵抗Ｒａの一端とに接続されている。抵抗Ｒａの他端は、差動増幅器５ａの出力に接続されている。容量Ｃｂの他端は、入力トランジスタ３のゲートと、抵抗Ｒｂの一端とに接続されている。抵抗Ｒｂの他端は、差動増幅器５ｂの出力に接続されている。
【０１１４】
差動増幅器５ａの反転入力端子（−）と、差動増幅器５ｂの反転入力端子（−）とには、参照電圧Ｖｒｅｆが印加される。入力トランジスタ２のソースと、入力トランジスタ３のソースとは、電流源トランジスタ４のドレインに接続されている。電流源トランジスタ４のゲートには、バイアス電圧Ｖｂが印加される。そして、電流源トランジスタ４のソースは、電気的に接地されている。
【０１１５】
図１３のミキサ回路２３では、差動増幅器５ａから出力され、抵抗Ｒａを介した電圧によって、入力トランジスタ２のゲートの電圧を制御することにより、スイッチングトランジスタ１２ａのソースと、スイッチングトランジスタ１２ｂのソースとが接続されるノード６ａの電圧が変動することを防止することが出来る。
【０１１６】
同様に、差動増幅器５ｂから出力され、抵抗Ｒｂを介した電圧によって、入力トランジスタ３のゲートの電圧を制御することにより、スイッチングトランジスタ１２ｃのソースと、スイッチングトランジスタ１２ｄのソースとが接続されるノード６ｂの電圧が変動することを防止することが出来る。
【０１１７】
〔ミキサ回路２４〕
図１４は、本実施例２に係るミキサ回路２４の回路図である。ミキサ回路２４は、入力トランジスタ２，３と、電流源トランジスタ４と、差動増幅器５’と、スイッチングトランジスタ１２ａ，１２ｂ，１２ｃ，１２ｄと、抵抗Ｒａ’，Ｒｂ’，Ｒｃ，Ｒｄと、容量Ｃａ，Ｃｂとを備えている。
【０１１８】
図１４のミキサ回路２４では、スイッチングトランジスタ１２ａのゲートと、スイッチングトランジスタ１２ｄのゲートとが接続されており、スイッチングトランジスタ１２ｂのゲートと、スイッチングトランジスタ１２ｃのゲートとが接続されている。スイッチングトランジスタ１２ａのゲートと、スイッチングトランジスタ１２ｂのゲートとの間に、局部発振信号ＶＬＯが入力される。スイッチングトランジスタ１２ｃのゲートと、スイッチングトランジスタ１２ｄのゲートとの間に、局部発振信号ＶＬＯが入力される。
【０１１９】
スイッチングトランジスタ１２ａのソースと、スイッチングトランジスタ１２ｂのソースと、入力トランジスタ２のドレインと、抵抗Ｒｃの一端とは、互いに接続されている。スイッチングトランジスタ１２ｃのソースと、スイッチングトランジスタ１２ｄのソースと、入力トランジスタ３のドレインと、抵抗Ｒｄの一端とは、互いに接続されている。抵抗Ｒｃの他端と、抵抗Ｒｄの他端とは、差動増幅器５’の非反転入力端子（＋）に接続されている。
【０１２０】
容量Ｃａの一端と、容量Ｃｂの一端との間に、ＲＦ信号ＶＲＦが入力される。容量Ｃａの他端は、入力トランジスタ２のゲートと、抵抗Ｒａ’の一端とに接続されている。抵抗Ｒａ’の他端は、差動増幅器５’の出力に接続されている。容量Ｃｂの他端は、入力トランジスタ３のゲートと、抵抗Ｒｂ’の一端とに接続されている。抵抗Ｒｂ’の他端は、差動増幅器５’の出力に接続されている。
【０１２１】
差動増幅器５’の反転入力端子（−）には、参照電圧Ｖｒｅｆが印加される。入力トランジスタ２のソースと、入力トランジスタ３のソースとは、電流源トランジスタ４のドレインに接続されている。電流源トランジスタ４のゲートには、バイアス電圧Ｖｂが印加される。そして、電流源トランジスタ４のソースは、電気的に接地されている。
【０１２２】
図１４のミキサ回路２４では、スイッチングトランジスタ１２ａのソースの電圧と、スイッチングトランジスタ１２ｂのソースの電圧との和の電圧が、抵抗Ｒｃを介して差動増幅器５’の非反転入力端子（＋）に印加される。同様に、図１４のミキサ回路２４では、スイッチングトランジスタ１２ｃのソースの電圧と、スイッチングトランジスタ１２ｄのソースの電圧との和の電圧が、抵抗Ｒｄを介して差動増幅器５’の非反転入力端子（＋）に印加される。このような構成とすることで、図１３のミキサ回路２３よりも差動増幅器の数を１つ減らしたミキサ回路２４を実現することが出来る。
【０１２３】
なお、図１４のミキサ回路２４において、差動増幅器５’から出力される電圧の信号を、入力トランジスタ２，３のコモンモード電圧に対してではなく、電流源トランジスタ４のゲートに入力しても良い（即ち、差動増幅器５’から出力される電圧の信号を、バイアス電圧Ｖｂの代わりに入力しても良い）。
【０１２４】
〔実施例３〕
本発明のさらに別の実施例について、図１５に基づいて説明すれば、以下の通りである。本実施例３は、受信機、より具体的には無線受信機（無線機器）について説明する実施例であり、以下の記載では無線受信機の一例としてテレビ受信機２５を挙げる。
【０１２５】
図１５は、本実施例３に係るテレビ受信機２５の概略構成を示すブロック図である。テレビ受信機２５は、本発明の技術をテレビ受信機（ＴＶ受信機）に採用したものである。
【０１２６】
図１５において、テレビ受信機２５は、アンテナ２６と、低雑音増幅回路２７と、ＲＦフィルタ回路２８と、ミキサ回路２９と、ＩＦフィルタ回路３０と、可変増幅回路３１とが、この順で接続されて構成されている。
【０１２７】
低雑音増幅回路２７と、ＲＦフィルタ回路２８と、ＩＦフィルタ回路３０と、可変増幅回路３１とは、図１のトランスコンダクタ回路１を用いて構成されている。ミキサ回路２９は、図１のトランスコンダクタ回路１を用いて構成されてもよく、このミキサ回路２９には、実施例２のミキサ回路２３または２４を用いてもよい。
【０１２８】
テレビ受信機２５は、テレビ放送を受信して映像や音声を出力する、一般的に用いられているテレビ受信機であって、据え置き型のものでもよいし、携帯電話機などの携帯端末に搭載されていてもよい。
【０１２９】
アンテナ２６は、テレビ放送を受信し、受信した信号を低雑音増幅回路２７へ入力する。低雑音増幅回路２７は、アンテナ２６から入力された信号を増幅し、増幅した信号をＲＦフィルタ回路２８に入力する。ＲＦフィルタ回路２８は、低雑音増幅回路２７から入力された信号に対してフィルタをかける動作を行い、受信希望帯域の信号以外の信号を抑制（減衰）する。
【０１３０】
ミキサ回路２９は、図示しない局部発振回路から出力された局部発振信号ＶＬＯを用いて、ＲＦフィルタ回路２８から出力された信号の周波数変換を行う。
【０１３１】
ＩＦフィルタ回路３０は、ミキサ回路２９から出力された信号から不要な周波数成分を除去し、不要な周波数成分を除去した信号を、可変増幅回路３１に入力する。
【０１３２】
可変増幅回路３１は、ＩＦフィルタ回路３０から出力された信号を増幅する。可変増幅回路３１から出力された信号は、後段の回路において復調及びデータ処理が行われ、表示ディスプレイにて映像が表示され、スピーカから音声が出力される（後段の回路、表示ディスプレイ及びスピーカは図示しない）。
【０１３３】
以上のように、本実施例３のテレビ受信機２５では、低雑音増幅回路２７と、ＲＦフィルタ回路２８と、ミキサ回路２９と、ＩＦフィルタ回路３０と、可変増幅回路３１とが、図１のトランスコンダクタ回路１を用いて構成されているので、高い線形性を持つ無線受信機（無線機器）を実現することが出来る。
【０１３４】
本発明のミキサ回路、及び、本発明の無線機器は、上記いずれかのトランスコンダクタ回路を搭載するので、コモンモード除去比を大きく劣化させることなく、出力電流の線形性が劣化することを防ぐことが出来る。
【０１３５】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０１３６】
本発明のトランスコンダクタ回路は、コモンモード除去比を大きく劣化させることなく、出力電流の線形性が劣化することを防ぐことが出来るので、テレビ受信機等の受信機に好適に用いることが出来る。
【符号の説明】
【０１３７】
１，１３ａ，１３ｂ，１５〜１７，２２  トランスコンダクタ回路
２，３  入力トランジスタ（複数のトランスコンダクタンス素子、第１ＭＯＳトランジスタ及び第２ＭＯＳトランジスタ）
４，４ａ，４ｂ，１４ｄ  電流源トランジスタ（電流源）
５，５’，５ａ，５ｂ，１４ｃ  差動増幅器
６，６ａ，６ｂ，１４ｈ  ノード（接続点）
６’  ノード
７  参照電圧生成回路（所定電圧生成回路）
８  入力トランジスタ（第３ＭＯＳトランジスタ）
９  入力トランジスタ（第４ＭＯＳトランジスタ）
１０  バイアス電流源トランジスタ
１１  抵抗（第３の抵抗）
１２  抵抗（第４の抵抗）
１２ａ，１２ｂ，１２ｃ，１２ｄ  スイッチングトランジスタ
１３，１４  相補的トランスコンダクタ回路
１４ａ  トランスコンダクタユニット（第２のトランスコンダクタユニット）
１４ｂ  トランスコンダクタユニット（第１のトランスコンダクタユニット）
１４ｅ  電流源トランジスタ（他の電流源）
１４ｇ  ノード（他の接続点）
１８〜２１  抵抗
２３，２４  ミキサ回路
２５  テレビ受信機
２６  アンテナ
２７  低雑音増幅回路
２８  ＲＦフィルタ回路
２９  ミキサ回路
３０  ＩＦフィルタ回路
３１  可変増幅回路
Ａ  ゲイン
Ｃ，Ｃ１，Ｃ２，Ｃａ，Ｃｂ  容量
Ｉ１  出力電流（第１出力電流）
Ｉ２  出力電流（第２出力電流）
Ｉｏｕｔ  出力電流
Ｉｂ，Ｉｂ’  電流
Ｉｄｓ  トランジスタの出力電流
Ｒ１  抵抗（第１の抵抗）
Ｒ２  抵抗（第２の抵抗）
Ｒａ，Ｒａ’，Ｒｂ，Ｒｂ’，Ｒｃ，Ｒｄ  抵抗
ＶＬＯ  局部発振信号
ＶＲＦ  ＲＦ信号
Ｖｂ  バイアス電圧
Ｖｃｍ  入力コモンモード電圧
Ｖｉｎ  入力電圧
Ｖｉｎｍ  入力電圧（第２入力電圧）
Ｖｉｎｐ  入力電圧（第１入力電圧）
Ｖｒｅｆ  参照電圧（所定の電圧）
Ｖｓ  電圧
【図１】
2012029206.tif 000003
【図２】
2012029206.tif 000004
【図３】
2012029206.tif 000005
【図４】
2012029206.tif 000006
【図５】
2012029206.tif 000007
【図６】
2012029206.tif 000008
【図７】
2012029206.tif 000009
【図８】
2012029206.tif 000010
【図９】
2012029206.tif 000011
【図１０】
2012029206.tif 000012
【図１１】
2012029206.tif 000013
【図１２】
2012029206.tif 000014
【図１３】
2012029206.tif 000015
【図１４】
2012029206.tif 000016
【図１５】
2012029206.tif 000017
【図１６】
2012029206.tif 000018