(57)【要約】【課題】本発明は、インターフェース回路を有する電子装置を提供することを目的とする。【解決手段】本発明に係る電子装置は、２つのインターフェースユニットを有するインターフェース回路を備え、インターフェース回路は、電子装置から出力する左チャンネルオーディオ信号及び右チャンネルオーディオ信号を伝送し、各々のインターフェースユニットは、第一ピン及び第一ピンに分離可能に電気的に接続される第二ピンと、干渉防止素子と、を備え、各々の第一ピンは、右チャンネルオーディオ信号を受信し、各々の第二ピンは、左チャンネルオーディオ信号を受信し、各々の干渉防止素子は、対応する第一ピンと対応する第二ピンとが電気的に接続されると、左チャンネルオーディオ信号及び右チャンネルオーディオ信号の中の一方を減衰し、対応する第一ピンと対応する第二ピンとの間にプラグを電気的に差し込むと、開放回路状態になる。【選択図】図１
2012029281.tif 000002
【特許請求の範囲】
【請求項１】
２つのインターフェースユニットを有するインターフェース回路を備える電子装置であって、
前記インターフェース回路は、前記電子装置から出力する左チャンネルオーディオ信号及び右チャンネルオーディオ信号を伝送するために用いられ、
各々の前記インターフェースユニットは、第一ピン及び前記第一ピンに分離可能に電気的に接続される第二ピンと、干渉防止素子と、を備え、
各々の前記第一ピンは、前記電子装置に接続されて前記右チャンネルオーディオ信号を受信し、
各々の前記第二ピンは、前記電子装置に接続されて前記左チャンネルオーディオ信号を受信し、且つ対応する干渉防止素子を介して対応する前記第一ピンに分離可能に電気的に接続され、
各々の前記干渉防止素子は、対応する前記第一ピンと対応する前記第二ピンとが電気的に接続されると、前記左チャンネルオーディオ信号及び前記右チャンネルオーディオ信号の中の一方を減衰し、対応する前記第一ピンと対応する前記第二ピンとの間にプラグを電気的に差し込むと、開放回路状態になることを特徴とする電子装置。
【請求項２】
２つの前記インターフェースユニットの干渉防止素子は、それぞれ第一レジスター及び第二レジスターであることを特徴とする請求項１に記載の電子装置。
【請求項３】
前記電子装置は、前記インターフェース回路に電気的に接続される処理ユニットをさらに備え、
前記処理ユニットは、前記左チャンネルオーディオ信号を出力する左チャンネル出力端及び前記右チャンネルオーディオ信号を出力する右チャンネル出力端を備え、
各々の前記第一ピンは、前記右チャンネル出力端に電気的に接続されて前記右チャンネルオーディオ信号を受信し、各々の前記第二ピンは、前記左チャンネル出力端に電気的に接続されて前記左チャンネルオーディオ信号を受信することを特徴とする請求項２に記載の電子装置。
【請求項４】
前記インターフェース回路は、構造及び機能が同じである４つのインターフェースサブ回路をさらに備え、
２つの前記インターフェースサブ回路の一端は電気的に接続されたのち、さらに前記右チャンネル出力端に電気的に接続され、２つの前記インターフェースサブ回路の他端は２つの前記第一ピンにそれぞれに電気的に接続され、
他の２つの前記インターフェースサブ回路の一端は電気的に接続されたのち、さらに前記左チャンネル出力端に電気的に接続され、他の２つの前記インターフェースサブ回路の他端は２つの前記第二ピンにそれぞれに電気的に接続されることを特徴とする請求項３に記載の電子装置。
【請求項５】
各々の前記インターフェースサブ回路は、別々に第三レジスター、第四レジスター、インダクター及びキャパシターを備え、
２つの前記第三レジスターの一端は電気的に接続されたのち、さらに前記右チャンネル出力端に電気的に接続され、２つの前記第三レジスターの他端は別々に対応する前記インダクターを介して２つの前記第一ピンにそれぞれに電気的に接続され、且つ２つの前記第三レジスターの他端は別々に対応する前記インダクター及び対応する前記キャパシターを順次に通して電気的に接地し、
他の２つの前記第三レジスターの一端は電気的に接続されたのち、さらに前記左チャンネル出力端に電気的に接続され、他の２つの前記第三レジスターの他端は別々に対応する前記インダクターを介して２つの前記第二ピンにそれぞれに電気的に接続され、且つ２つの前記第三レジスターの他端は別々に対応する前記インダクター及び対応する前記キャパシターを順次に通して電気的に接地し、
各々の前記第四レジスターの一端は、対応する前記第三レジスターと対応する前記インダクターとの間に電気的に接続されることを特徴とする請求項４に記載の電子装置。
【請求項６】
各々の前記インターフェースサブ回路の第三レジスター、インダクター及びキャパシターは、ＲＬＣフィルタ回路を構成し、各々の前記インターフェースサブ回路の前記第四レジスターは、プルダウン電圧レジスターであることを特徴とする請求項５に記載の電子装置。
【請求項７】
前記第一レジスターの抵抗値及び前記第二レジスターの抵抗値は、それぞれ前記第三レジスターの抵抗値の３〜１０倍であることを特徴とする請求項５に記載の電子装置。
【請求項８】
前記プラグは、前記左チャンネルオーディオ信号を入力する左チャンネル入力ポート及び前記右チャンネルオーディオ信号を入力する右チャンネル入力ポートを備え、
前記プラグが１つの前記インターフェースユニットに差し込まれている場合、前記プラグが差し込まれた前記インターフェースユニットの第一ピンと第二ピンとの間の電気接続が切られ、前記右チャンネル入力ポートが前記第一ピンに電気的に接続され、前記左チャンネル入力ポートが前記第二ピンに電気的に接続され、前記プラグが差し込まれた前記インターフェースユニットの干渉防止素子は開放回路状態になることを特徴とする請求項５に記載の電子装置。
【請求項９】
左チャンネルオーディオ信号及び右チャンネルオーディオ信号を出力する電子装置に用いられ、且つ前記電子装置から出力する左チャンネルオーディオ信号及び右チャンネルオーディオ信号を伝送するインターフェース回路であって、
２つのインターフェースユニットを備え、
各々の前記インターフェースユニットは、第一ピン及び前記第一ピンに分離可能に電気的に接続される第二ピンと、干渉防止素子と、を備え、
各々の前記第一ピンは、前記電子装置に接続されて前記右チャンネルオーディオ信号を受信し、
各々の前記第二ピンは、前記電子装置に接続されて前記左チャンネルオーディオ信号を受信し、且つ対応する干渉防止素子を介して対応する前記第一ピンに分離可能に電気的に接続され、
各々の前記干渉防止素子は、対応する前記第一ピンと対応する前記第二ピンとが電気的に接続されると、前記左チャンネルオーディオ信号及び前記右チャンネルオーディオ信号の中の一方を減衰し、対応する前記第一ピンと対応する前記第二ピンとの間にプラグを電気的に差し込むと、開放回路状態になることを特徴とするインターフェース回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インターフェース回路及び該インターフェース回路を有する電子装置に関するものである。
【背景技術】
【０００２】
ＤＶＤ、音響などのＡ/Ｖ（オーディオ/ビデオ）電子製品は、インターフェース回路を備える。前記インターフェース回路は、前記電子装置が出力する左チャンネルオーディオ信号及び右チャンネルオーディオ信号をスピーカーに伝送するために用いられる。前記インターフェース回路は、２つのインターフェースユニットを備え、各々のインターフェースユニットは、第一ピン及び前記第一ピンに分離可能に電気的に接続する第二ピンを備える。前記第一ピンは、前記電子装置に接続されて、前記右チャンネルオーディオ信号を受信し、前記第二ピンは、前記電子装置に接続されて、前記左チャンネルオーディオ信号を受信する。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
前記インターフェース回路の１つのインターフェースユニットにプラグを差し込み、前記インターフェース回路の他の１つのインターフェースユニットにプラグが差し込まれないと、プラグが差し込まれた前記インターフェースユニットの第一ピンと第二ピンとの間の接続が切られるが、プラグが差し込まれなかった前記インターフェースユニットの第一ピンと第二ピンとの間は電気接続を保持するので、前記電子装置が出力する左チャンネルオーディオ信号及び右チャンネルオーディオ信号の中の一方は、プラグが差し込まれた前記インターフェースユニットの第一ピン及び第二ピンの中の一方に入って、プラグが差し込まれた前記インターフェースユニットの第一ピン又は第二ピンが左チャンネルオーディオ信号及び右チャンネルオーディオ信号を同時に出力して、左右チャンネルの干渉現象を招く。
【０００４】
本発明の目的は、前記課題を解決し、左右チャンネルの干渉現象の発生を防止することができるインターフェース回路及び該インターフェース回路を有する電子装置を提供することである。
【課題を解決するための手段】
【０００５】
本発明に係る電子装置は、２つのインターフェースユニットを有するインターフェース回路を備え、前記インターフェース回路は、前記電子装置から出力する左チャンネルオーディオ信号及び右チャンネルオーディオ信号を伝送するために用いられ、各々の前記インターフェースユニットは、第一ピン及び前記第一ピンに分離可能に電気的に接続される第二ピンと、干渉防止素子と、を備え、各々の前記第一ピンは、前記電子装置に接続されて前記右チャンネルオーディオ信号を受信し、各々の前記第二ピンは、前記電子装置に接続されて前記左チャンネルオーディオ信号を受信し、且つ対応する干渉防止素子を介して対応する前記第一ピンに分離可能に電気的に接続され、各々の前記干渉防止素子は、対応する前記第一ピンと対応する前記第二ピンとが電気的に接続されると、前記左チャンネルオーディオ信号及び前記右チャンネルオーディオ信号の中の一方を減衰し、対応する前記第一ピンと対応する前記第二ピンとの間にプラグを電気的に差し込むと、開放回路状態になる。
【０００６】
本発明に係るインターフェース回路は、左チャンネルオーディオ信号及び右チャンネルオーディオ信号を出力する電子装置に用いられ、且つ前記電子装置から出力する左チャンネルオーディオ信号及び右チャンネルオーディオ信号を伝送するために用いられ、且つ２つのインターフェースユニットを備え、各々の前記インターフェースユニットは、第一ピン及び前記第一ピンに分離可能に電気的に接続される第二ピンと、干渉防止素子と、を備え、各々の前記第一ピンは、前記電子装置に接続されて前記右チャンネルオーディオ信号を受信し、各々の前記第二ピンは、前記電子装置に接続されて前記左チャンネルオーディオ信号を受信し、且つ対応する干渉防止素子を介して対応する前記第一ピンに分離可能に電気的に接続され、各々の前記干渉防止素子は、対応する前記第一ピンと対応する前記第二ピンとが電気的に接続されると、前記左チャンネルオーディオ信号及び前記右チャンネルオーディオ信号の中の一方を減衰し、対応する前記第一ピンと対応する前記第二ピンとの間にプラグを電気的に差し込むと、開放回路状態になる。
【発明の効果】
【０００７】
従来の技術に比べて、本発明のインターフェース回路及び該インターフェース回路を有する電子装置において、前記インターフェース回路の中の１つのインターフェースユニットにプラグを差し込み且つ他の１つのインターフェースユニットにプラグを差し込まない場合、プラグが差し込まれなかった前記インターフェースユニットに干渉防止素子を設置することにより、プラグが差し込まれなかった前記インターフェースユニットの左チャンネルオーディオ信号及び右チャンネルオーディオ信号の中の一方を減衰して、プラグが差し込まれなかった前記インターフェースユニットの左チャンネルオーディオ信号及び右チャンネルオーディオ信号の中の一方が、プラグが差し込まれた前記インターフェースユニットに入ることを防止して、プラグが差し込まれた前記インターフェースユニットの左右チャンネルの干渉現象を免れる。又、プラグが差し込まれた前記インターフェースユニットの干渉防止素子は開放回路状態になるので、プラグが差し込まれた前記インターフェースユニットの左チャンネルオーディオ信号及び右チャンネルオーディオ信号の伝送を影響しない。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施形態に係るインターフェース回路を有する電子装置の機能ブロック図である。
【図２】図１に示すインターフェース回路の初期状態の回路図である。
【図３】図１に示すインターフェース回路の使用状態の回路図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照して、本発明の実施形態について説明する。
【００１０】
図１は、本発明の実施形態に係る電子装置１００の機能ブロック図である。本実施形態において、前記電子装置１００は、ＤＶＤであるが、他の実施形態において、前記電子装置１００は、カラオケなどのＡ/Ｖ（オーディオ/ビデオ）電子製品であることができる。前記電子装置１００は、オーディオ信号を出力する処理ユニット１０及び前記処理ユニット１０に電気的に接続されるインターフェース回路３０を備える。前記インターフェース回路３０に１つの又は２つのスピーカーを接続することができる。本実施形態において、第一スピーカー４０及び第二スピーカー４３を前記インターフェース回路３０に接続することができる。前記インターフェース回路３０は、前記処理ユニット１０から出力するオーディオ信号を前記第一スピーカー４０又は前記第二スピーカー４３に伝送して、前記第一スピーカー４０又は前記第二スピーカー４３から前記オーディオ信号に対応する音声を放送する。
【００１１】
前記処理ユニット１０は、左チャンネルオーディオ信号Ｌ−ＣＨを出力する左チャンネル出力端１１及び右チャンネルオーディオ信号Ｒ−ＣＨを出力する右チャンネル出力端１３を備える。前記左チャンネルオーディオ信号Ｌ−ＣＨ及び前記右チャンネルオーディオ信号Ｒ−ＣＨが組み合わせて前記オーディオ信号を構成する。
【００１２】
前記第一スピーカー４０は、前記インターフェース回路３０に電気的に差し込むために用いられるプラグ４１を備える。前記プラグ４１は、前記左チャンネルオーディオ信号Ｌ−ＣＨを入力する左チャンネル入力ポート４１０及び前記右チャンネルオーディオ信号Ｒ−ＣＨを入力する右チャンネル入力ポート４１２を備える。前記第二スピーカー４３は、前記インターフェース回路３０に電気的に差し込むために用いられるプラグ４４を備える。前記プラグ４４は、前記左チャンネルオーディオ信号Ｌ−ＣＨを入力する左チャンネル入力ポート４４０及び前記右チャンネルオーディオ信号Ｒ−ＣＨを入力する右チャンネル入力ポート４４２を備える。
【００１３】
前記インターフェース回路３０は、同じな機能及び構造を有する第一インターフェースユニット２１及び第二インターフェースユニット２３と、同じな機能及び構造を有する第一インターフェースサブ回路３１、第二インターフェースサブ回路３３、第三インターフェースサブ回路３５及び第四インターフェースサブ回路３７と、を備える。前記第一インターフェースサブ回路３１の一端は、前記右チャンネル出力端１３に電気的に接続され、前記第一インターフェースサブ回路３１の他端は、前記第一インターフェースユニット２１を介して前記第一スピーカー４０の右チャンネル入力ポート４１２に電気的に接続される。前記第二インターフェースサブ回路３３の一端は、前記左チャンネル出力端１１に電気的に接続され、前記第二インターフェースサブ回路３３の他端は、前記第一インターフェースユニット２１を介して前記第一スピーカー４０の左チャンネル入力ポート４１０に電気的に接続される。
【００１４】
前記第三インターフェースサブ回路３５の一端は、前記右チャンネル出力端１３に電気的に接続され、前記第三インターフェースサブ回路３５の他端は、前記第二インターフェースユニット２３を介して前記第二スピーカー４３の右チャンネル入力ポート４４２に電気的に接続される。前記第四インターフェースサブ回路３７の一端は、前記左チャンネル出力端１１に電気的に接続され、前記第四インターフェースサブ回路３７の他端は、前記第二インターフェースユニット２３を介して前記第二スピーカー４３の左チャンネル入力ポート４４０に電気的に接続される。
【００１５】
前記第一インターフェースユニット２１は、前記左チャンネルオーディオ信号Ｌ−ＣＨ及び前記右チャンネルオーディオ信号Ｒ−ＣＨを受信するために用いられ、且つ前記第一スピーカー４０のプラグ４１を前記第一インターフェースユニット２１に差し込むと、前記左チャンネルオーディオ信号Ｌ−ＣＨ及び前記右チャンネルオーディオ信号Ｒ−ＣＨは、前記第一スピーカー４０に伝送される。前記第二インターフェースユニット２３も前記左チャンネルオーディオ信号Ｌ−ＣＨ及び前記右チャンネルオーディオ信号Ｒ−ＣＨを受信するために用いられ、且つ前記第二スピーカー４３のプラグ４４を前記第二インターフェースユニット２３に差し込むと、前記左チャンネルオーディオ信号Ｌ−ＣＨ及び前記右チャンネルオーディオ信号Ｒ−ＣＨは、前記第二スピーカー４３に伝送される。
【００１６】
前記第一インターフェースユニット２１は、第一ピン２１３、第二ピン２１４、第三ピン２１１、第四ピン２１２、第五ピン２１５及び第一干渉防止素子２１６を備える。前記第三ピン２１１は、電気的に接地する。前記第四ピン２１２は、前記第一インターフェースサブ回路３１を介して前記右チャンネル出力端１３に電気的接続される。前記第一ピン２１３は、前記第四ピン２１２に電気的に接続される。前記第二ピン２１４は、前記第一干渉防止素子２１６を介して前記第一ピン２１３に分離可能に電気的に接続される。前記第五ピン２１５は、前記第二ピン２１４に電気的に接続され、且つ第二インターフェースサブ回路３３を介して前記左チャンネル出力端１１に電気的に接続される。前記第一インターフェースユニット２１に前記第一スピーカー４０のプラグ４１を差し込む時、前記第一干渉防止素子２１６は前記第一ピン２１３と分離して、前記第一ピン２１３と前記第二ピン２１４との間の電気接続を切る。前記第一インターフェースユニット２１に前記第一スピーカー４０のプラグ４１を差し込まない時、前記第一干渉防止素子２１６は前記第一ピン２１３に電気的に接続される。前記第四ピン２１２及び前記第五ピン２１５を省略することができ、従って前記第一ピン２１３は前記第一インターフェースサブ回路３１を介して前記右チャンネル出力端１３に電気的に接続され、前記第二ピン２１４は第二インターフェースサブ回路３３を介して前記左チャンネル出力端１１に電気的に接続される。
【００１７】
前記第二インターフェースユニット２３は、第六ピン２３３、第七ピン２３４、第八ピン２３１、第九ピン２３２、第十ピン２３５及び第二干渉防止素子２３６を備える。前記第八ピン２３１は、電気的に接地する。前記第九ピン２３２は、前記第三インターフェースサブ回路３５を介して前記右チャンネル出力端１３に電気的に接続される。前記第六ピン２３３は、前記第九ピン２３２に電気的に接続される。前記第七ピン２３４は、前記第二干渉防止素子２３６を介して前記第六ピン２３３に分離可能に電気的に接続される。前記第十ピン２３５は、前記第七ピン２３４に電気的に接続され、且つ第四インターフェースサブ回路３７を介して前記左チャンネル出力端１１に電気的に接続される。前記第二インターフェースユニット２３に前記第二スピーカー４３のプラグ４４を差し込む時、前記第二干渉防止素子２３６は前記第六ピン２３３と分離して、前記第六ピン２３３と前記第七ピン２３４との間の電気接続を切る。前記第二インターフェースユニット２３に前記第二スピーカー４３のプラグ４４を差し込まない時、前記第二干渉防止素子２３６は前記第六ピン２３３に電気的に接続される。前記第九ピン２３２及び前記第十ピン２３５を省略することができ、従って前記第六ピン２３３は前記第三インターフェースサブ回路３５を介して前記右チャンネル出力端１３に電気的に接続され、前記第七ピン２３４は第四インターフェースサブ回路３７を介して前記左チャンネル出力端１１に電気的に接続される。
【００１８】
前記第一インターフェースサブ回路３１及び前記第三インターフェースサブ回路３５は、前記右チャンネルオーディオ信号Ｒ−ＣＨを前記第四ピン２１２及び前記第九ピン２３２に伝送するために用いられる。前記第二インターフェースサブ回路３３及び前記第四インターフェースサブ回路３７は、前記左チャンネルオーディオ信号Ｌ−ＣＨを前記第五ピン２１５及び前記第十ピン２３５に伝送するために用いられる。前記第一干渉防止素子２１６及び前記第二干渉防止素子２３６は、前記処理ユニット１０の左チャンネル出力端１１及び右チャンネル出力端１３に電気的に接続される場合、前記処理ユニット１０から出力するオーディオ信号を減衰するために用いられ、即ち前記左チャンネルオーディオ信号Ｌ−ＣＨ及び前記右チャンネルオーディオ信号Ｒ−ＣＨの中の一方を減衰する。
【００１９】
前記第一インターフェースユニット２１に前記第一スピーカー４０のプラグ４１を差し込み、且つ前記第二インターフェースユニット２３に前記第二スピーカー４３のプラグ４４を差し込まない場合、前記第一インターフェースユニット２１の第一ピン２１３と第二ピン２１４との間の電気接続は切られて、前記プラグ４１の右チャンネル入力ポート４１２及び左チャンネル入力ポート４１０にそれぞれに電気的に接続され、前記第一干渉防止素子２１６は開放回路状態になり、前記第一干渉防止素子２１６は前記第一インターフェースユニット２１の左チャンネルオーディオ信号Ｌ−ＣＨ及び右チャンネルオーディオ信号Ｒ−ＣＨを減衰しない。即ち、前記第一干渉防止素子２１６は、前記左チャンネルオーディオ信号Ｌ−ＣＨ及び前記右チャンネルオーディオ信号Ｒ−ＣＨの伝送を影響しない。前記第二スピーカー４３のプラグ４４が差し込まれなかった前記第二インターフェースユニット２３において、前記第二干渉防止素子２３６は前記処理ユニット１０の左チャンネル出力端１１及び右チャンネル出力端１３に電気的に接続されるので、前記第二干渉防止素子２３６は、前記第二インターフェースユニット２３の左チャンネルオーディオ信号Ｌ−ＣＨ及び右チャンネルオーディオ信号Ｒ−ＣＨを減衰する。だから、前記第二スピーカー４３のプラグ４４が差し込まれなかった前記第二インターフェースユニット２３は、前記第一スピーカー４０のプラグ４１が差し込まれた前記第一インターフェースユニット２１の信号伝送に影響を与えない。従って、前記第一スピーカー４０のプラグ４１が差し込まれた前記第一インターフェースユニット２１に左右チャンネルの干渉現象が発生しない。
【００２０】
同様に、前記第二インターフェースユニット２３に前記第二スピーカー４３のプラグ４４を差し込み、且つ前記第一インターフェースユニット２１に前記第一スピーカー４０のプラグ４１を差し込まない場合、前記第一干渉防止素子２１６は、前記第一インターフェースユニット２１の左チャンネルオーディオ信号Ｌ−ＣＨ及び右チャンネルオーディオ信号Ｒ−ＣＨを減衰するので、前記第一スピーカー４０のプラグ４１が差し込まれなかった前記第一インターフェースユニット２１は、前記第二スピーカー４３のプラグ４４が差し込まれた前記第二インターフェースユニット２３の信号伝送に影響を与えない。従って、前記第二スピーカー４３のプラグ４４が差し込まれた前記第二インターフェースユニット２３に左右チャンネルの干渉現象が発生しない。
【００２１】
図２及び図３を参照すると、本実施形態において、前記第一干渉防止素子２１６は第一レジスターＲ１であり、前記第二干渉防止素子２３６は第二レジスターＲ２である。
【００２２】
前記第一インターフェースサブ回路３１は、第三レジスターＲ３、第四レジスターＲ４、第一インダクターＬ１及び第一キャパシターＣ１を備える。前記第三レジスターＲ３の一端は、前記右チャンネル出力端１３に電気的に接続され、前記第三レジスターＲ３の他端は、前記第一インダクターＬ１の一端に電気的に接続され、前記第一インダクターＬ１の他端は、前記第四ピン２１２に電気的に接続される。前記第四レジスターＲ４の一端は、前記第三レジスターＲ３と前記第一インダクターＬ１との間に電気的に接続され、前記第四レジスターＲ４の他端は、電気的に接地する。前記第一キャパシターＣ１の一端は、前記第一インダクターＬ１と前記第四ピン２１２との間に電気的に接続され、前記第一キャパシターＣ１の他端は、電気的に接地する。前記第三レジスターＲ３、前記第一インダクターＬ１及び前記第一キャパシターＣ１は、ＲＬＣフィルタ回路を構成し、前記第四レジスターＲ４は、プルダウン電圧レジスター（ｐｕｌｌ  ｄｏｗｎ  ｖｏｌｔａｇｅ  ｒｅｓｉｓｔｏｒ）である。
【００２３】
前記第二インターフェースサブ回路３３は、第五レジスターＲ５、第六レジスターＲ６、第二インダクターＬ２及び第二キャパシターＣ２を備える。前記第三インターフェースサブ回路３５は、第七レジスターＲ７、第八レジスターＲ８、第三インダクターＬ３及び第三キャパシターＣ３を備える。前記第四インターフェースサブ回路３７は、第九レジスターＲ９、第十レジスターＲ１０、第四インダクターＬ４及び第四キャパシターＣ４を備える。前記第二インターフェースサブ回路３３、前記第三インターフェースサブ回路３５及び前記第四インターフェースサブ回路３７の機能及び構造は、前記第一インターフェースサブ回路３１の機能及び構造と同じであるので、前記第二インターフェースサブ回路３３、前記第三インターフェースサブ回路３５及び前記第四インターフェースサブ回路３７の各素子の間の電気接続関係の詳しい説明を省略する。
【００２４】
前記第三レジスターＲ３、前記第五レジスターＲ５、前記第七レジスターＲ７及び前記第九レジスターＲ９の抵抗値は同じであり、前記第一レジスターＲ１及び前記第二レジスターＲ２の抵抗値は、前記第三レジスターＲ３、前記第五レジスターＲ５、前記第七レジスターＲ７及び前記第九レジスターＲ９のどのレジスターの抵抗値よりとても大きい。
【００２５】
図３に示したように、前記第一インターフェースユニット２１に前記第一スピーカー４０のプラグ４１を差し込み、且つ前記第二インターフェースユニット２３に前記第二スピーカー４３のプラグ４４を差し込まない場合、前記第一インターフェースユニット２１の第一ピン２１３と第二ピン２１４との間の電気接続が切られ、前記プラグ４１の右チャンネル入力ポート４１２及び左チャンネル入力ポート４１０にそれぞれに電気的に接続され、前記第一レジスターＲ１は開放回路状態になり、前記第一レジスターＲ１は前記第一インターフェースユニット２１が受信する左チャンネルオーディオ信号Ｌ−ＣＨ及び右チャンネルオーディオ信号Ｒ−ＣＨを減衰しない。即ち、前記第一レジスターＲ１は、前記左チャンネルオーディオ信号Ｌ−ＣＨ及び前記右チャンネルオーディオ信号Ｒ−ＣＨの伝送を影響しない。
【００２６】
前記第二インターフェースユニット２３に前記第二スピーカー４３のプラグ４４を差し込まなく、前記第六ピン２３３は前記第二レジスターＲ２を介して前記第七ピン２３４に電気的に接続され、且つ前記第六ピン２３３は前記第八レジスターＲ８を介して電気的に接地し、前記第七ピン２３４は前記第十レジスターＲ１０を介して電気的に接地する。前記左チャンネル出力端１１が出力する左チャンネルオーディオ信号Ｌ−ＣＨは、順次に前記第五レジスターＲ５、前記第二インダクターＬ２及び前記第五ピン２１５を通して前記プラグ４１の左チャンネル入力ポート４１０に伝送される。前記右チャンネル出力端１３が出力する右チャンネルオーディオ信号Ｒ−ＣＨは、前記第三レジスターＲ３、前記第一インダクターＬ１及び前記第四ピン２１２を通して前記プラグ４０の右チャンネル入力ポート４１２に伝送されるばかりでなく、さらに前記左チャンネル出力端１１、前記第七レジスターＲ７、前記第三インダクターＬ３、前記第九ピン２３２、前記第六ピン２３３、前記第二レジスターＲ２、前記第七ピン２３４、前記第十ピン２３５、前記第四インダクターＬ４、前記第九レジスターＲ９、前記第五レジスターＲ５、前記第二インダクターＬ２、前記第五ピン２１５を順次通り、前記プラグ４１の左チャンネル入力ポート４１０に伝送される。前記第五ピン２１５は、前記左チャンネル出力端１１から出力する左チャンネルオーディオ信号Ｌ−ＣＨを伝送するばかりでなく、前記右チャンネル出力端１３から出力する右チャンネルオーディオ信号Ｒ−ＣＨも伝送する。
【００２７】
前記第二レジスターＲ２の抵抗値は、前記第三レジスターＲ３、前記第五レジスターＲ５、前記第七レジスターＲ７及び前記第九レジスターＲ９の中のいずれか１つのレジスターの抵抗値よりとても大きいので、前記第二レジスターＲ２は、前記右チャンネルオーディオ信号Ｒ−ＣＨを最小まで減衰することができ、従って前記第五ピン２１５は、ほぼ前記左チャンネル出力端１１から出力する左チャンネルオーディオ信号Ｌ−ＣＨだけを伝送する。だから、前記第二スピーカー４３のプラグ４４が差し込まれなかった前記第二インターフェースユニット２３は、前記第一スピーカー４０のプラグ４１が差し込まれた前記第一インターフェースユニット２１の信号伝送に影響を与えず、前記第五ピン２１５に左右チャンネルの干渉現象が発生しない。前記第一レジスターＲ１及び前記第二レジスターＲ２の抵抗値は前記第三レジスターＲ３の抵抗値の３〜１０倍であることが好ましい。
【００２８】
同様に、前記第二インターフェースユニット２３に前記第二スピーカー４３のプラグ４４を差し込み、且つ前記第一インターフェースユニット２１に前記第一スピーカー４０のプラグ４１を差し込まない場合、前記第一レジスターＲ１は、前記左チャンネルオーディオ信号Ｌ−ＣＨを最小まで減衰することができるので、前記第一スピーカー４０のプラグ４１が差し込まれなかった前記第一インターフェースユニット２１は、前記第二スピーカー４３のプラグ４４が差し込まれた前記第二インターフェースユニット２３の信号伝送を影響しなく、前記第十ピン２３５に左右チャンネルの干渉現象が発生しない。
【００２９】
本発明の電子装置１００において、前記インターフェース回路３０の第一インターフェースユニット２１及び第二インターフェースユニット２３の中の一方にプラグを差し込む場合、前記インターフェース回路３０の第一インターフェースユニット２１及び第二インターフェースユニット２３の中の他方は、対応する前記第一干渉防止素子２１６又は前記第二干渉防止素子２３６を設置することにより、前記第一インターフェースユニット２１又は前記第二インターフェースユニット２３の左チャンネルオーディオ信号Ｌ−ＣＨ又は右チャンネルオーディオ信号Ｒ−ＣＨを減衰して、前記第二インターフェースユニット２３又は前記第一インターフェースユニット２１の左チャンネルオーディオ信号Ｌ−ＣＨ又は右チャンネルオーディオ信号Ｒ−ＣＨが前記第一インターフェースユニット２１又は前記第二インターフェースユニット２３に入ることを防止して、前記第一インターフェースユニット２１又は前記第二インターフェースユニット２３の左右チャンネルの干渉現象を免れる。又、前記インターフェース回路３０の第一インターフェースユニット２１及び第二インターフェースユニット２３の中の一方にプラグを差し込む場合、前記第一干渉防止素子２１６又は前記第二干渉防止素子２３６は開放回路状態になるので、前記第一インターフェースユニット２１又は前記第二インターフェースユニット２３の左チャンネルオーディオ信号Ｌ−ＣＨ又は右チャンネルオーディオ信号Ｒ−ＣＨの伝送に影響しない。
【００３０】
以上、本発明を実施形態に基づいて具体的に説明したが、本発明は、上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲において、種々の変更が可能であることは勿論であって、本発明の技術的範囲は、以下の特許請求の範囲から決まる。
【符号の説明】
【００３１】
１０  処理ユニット
１１  左チャンネル出力端
１３  右チャンネル出力端
２１  第一インターフェースユニット
２３  第二インターフェースユニット
３０  インターフェース回路
３１  第一インターフェースサブ回路
３３  第二インターフェースサブ回路
３５  第三インターフェースサブ回路
３７  第四インターフェースサブ回路
４０  第一スピーカー
４１，４４  プラグ
１００  電子装置
２１１  第三ピン
２１２  第四ピン
２１３  第一ピン
２１４  第二ピン
２１５  第五ピン
２１６  第一干渉防止素子
２３１  第八ピン
２３２  第九ピン
２３３  第六ピン
２３４  第七ピン
２３５  第十ピン
２３６  第二干渉防止素子
４１０，４４０  左チャンネル入力ポート
４１２，４４２  右チャンネル入力ポート
Ｃ１  第一キャパシター
Ｃ２  第二キャパシター
Ｃ３  第三キャパシター
Ｃ４  第四キャパシター
Ｌ１  第一インダクター
Ｌ２  第二インダクター
Ｌ３  第三インダクター
Ｌ４  第四インダクター
Ｒ１  第一レジスター
Ｒ２  第二レジスター
Ｒ３  第三レジスター
Ｒ４  第四レジスター
Ｒ５  第五レジスター
Ｒ６  第六レジスター
Ｒ７  第七レジスター
Ｒ８  第八レジスター
Ｒ９  第九レジスター
Ｒ１０  第十レジスター
【図１】
2012029281.tif 000003
【図２】
2012029281.tif 000004
【図３】
2012029281.tif 000005