(57)【要約】      （修正有）【課題】トグル式のテストモード設定回路では、パルスが入力される毎に段階的に設定コードが変化していくが、その変化の途中で、半導体記憶装置が本来想定していない設定コードが入力されてしまうことがある。すると、システムテスト中に半導体記憶装置の動作が停止することがある。システムテスト中に半導体記憶装置の動作が停止しない半導体記憶装置の提供。【解決手段】テストモード設定回路に保持回路を設け、半導体記憶装置の外部からスタート信号を入力することで、カウンタからの出力の保持を行う。【選択図】図１
2012053939.tif 000002
【特許請求の範囲】
【請求項１】
外部から与えられたコマンドとアドレスとに基づいて外部からリードライトアクセスが可能な複数のメモリセルを備えたメモリセルアレイと、
前記外部から与えられたコマンドをデコードして前記リードライトアクセスを制御するコマンド制御部と、
前記コマンド制御部が第１のテストコマンドをデコードした回数を計数するカウンタと、
前記コマンド制御部が第２のテストコマンドをデコードしたときに前記カウンタの計数値に基づいて、テストモード設定コードを出力する保持回路と、
を備えることを特徴とする半導体記憶装置。
【請求項２】
前記コマンド制御部は、第１のテストコマンドをデコードしたときにパルス信号を出力し、
前記カウンタは、それぞれ所定の計数値を出力するｎ（但し、ｎは２以上の整数）段縦続接続されたカウンタ回路を備え、前記ｎ段縦続接続されたカウンタ回路のうち、初段のカウンタ回路である第１のカウンタ回路が前記パルス信号を入力とし、前記第１のカウンタ回路以外のカウンタ回路が前段のカウンタ回路の計数値を入力とする請求項１の半導体記憶装置。
【請求項３】
前記保持回路は、前記第１乃至第ｎのカウンタ回路の各出力に接続され、前記コマンド制御部が前記第２のテストコマンドをデコードしたときに出力するスタート信号に基づいてそれぞれのカウンタ回路の出力をラッチするｎ個のラッチ回路を備える請求項２の半導体記憶装置。
【請求項４】
前記ｎ個のラッチ回路はＤ型フリップフロップであり、前記第１乃至第ｎのＤ型フリップフロップのクロック端子に前記スタート信号が接続されると共に、前記第１乃至第ｎのカウンタ回路の出力が前記第１乃至第ｎのＤ型フリップフロップのデータ端子に接続されている請求項３の半導体記憶装置。
【請求項５】
前記保持回路は、前記コマンド制御部が第２のテストコマンドをデコードしたときの前記カウンタの計数値に基づいてそれぞれ異なった設定コードを出力し、前記設定コードの値によって、それぞれ異なるテストモードの実行が可能な請求項１乃至４いずれか一に記載の半導体記憶装置。
【請求項６】
前記コマンド制御部は、外部からコマンド信号の他、アドレス信号を入力し、前記コマンド信号とアドレス信号との組み合わせによって、前記第１のテストコマンド及び第２のテストコマンドをデコードする請求項１乃至５いずれか一に記載の半導体記憶装置。
【請求項７】
外部から与えられた電源電圧を内部電源電圧に変換する電源回路をさらに備え、前記電源回路は、前記設定コードによって内部電源電圧の電圧値が設定される請求項１乃至６いずれか一に記載の半導体記憶装置。
【請求項８】
クロック入力端子を備え、前記半導体記憶装置は、前記クロック入力端子から与えられるクロック信号に同期して動作する同期式半導体記憶装置であることを特徴とする請求項１乃至７いずれか一に記載の半導体記憶装置。
【請求項９】
クロック信号に同期して外部から与えられるコマンドに基づいてリードライト動作を実行する同期式半導体記憶装置であって、
前記外部から与えられたコマンドをデコードし、半導体記憶装置内部の動作を制御するコマンド制御部と、
テストモード設定回路と、
前記テストモード設定回路が設定したテストモードに基づいて半導体記憶装置内部のテストを実行するテスト実行回路と、
を含み、
前記テストモード設定回路は、
前記コマンド制御部が第１のテストコマンドをデコードした回数を計数するカウンタと、
前記コマンド制御部が第２のテストコマンドをデコードしたときに前記カウンタの計数値に基づいて所定のテストモードに設定する設定コードを出力する保持回路と、
を備えることを特徴とする半導体記憶装置。
【請求項１０】
半導体記憶装置内の複数の被テスト回路にそれぞれ対応して前記テスト実行回路が複数設けられ、前記複数のテスト実行回路にそれぞれ対応して前記テストモード設定回路が複数設けられている請求項９の半導体記憶装置。
【請求項１１】
さらに、前記第１のテストコマンド及び第２のテストコマンドは、前記複数のテストモード設定回路それぞれに対応して前記コマンド制御部によるデコード結果が異なる請求項１０の半導体記憶装置。
【請求項１２】
外部から与えられたコマンドに基づいてリードライト動作が制御され、テストモード設定回路として、第１のテストコマンドが与えられた回数を計数するカウンタと、第２のテストコマンドが与えられたときに、前記カウンタの計数値をテストコードとして出力する保持回路と、を備えた半導体記憶装置のテストモード設定方法であって、
あらかじめ設定しようとするテストモードに合わせて、前記半導体記憶装置に前記第１のテストコマンドを所定回与え、前記カウンタを所定の計数値に設定する第１のステップと、
前記第１のステップの後、前記半導体記憶装置に第２のテストコマンドを与え、前記半導体記憶装置を所定のテストモードに設定することを特徴とする半導体記憶装置のテストモード設定方法。
【請求項１３】
前記所定のテストモードが前記カウンタの計数値に基づいて、内部電源電圧が設定されるテストモードである請求項１２の半導体記憶装置のテストモード設定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体記憶装置及びそのテストモード設定方法に関する。特に、トグル式のテストモード設定回路を備える半導体記憶装置に関する。
【背景技術】
【０００２】
半導体記憶装置の動作モードは、本来のメモリセルアレイに対するリードライト動作を行う通常動作モードと半導体記憶装置のテストを目的としたテストモードに大別することができる。半導体記憶装置のテストモードは様々な目的を持って使用される。例えば、設計段階では試作を行った半導体記憶装置が仕様で定められた通り動作するか確認するために用いられる。若しくは、半導体記憶装置が市場から不良品として返却された場合にはその不良の原因を解明するために用いられることもある。
【０００３】
ここで、特許文献１には、特定の端子に過電圧信号を印加すると共にテスト回路にフリップフロップを設け、過電圧信号と特定の論理レベルの条件が揃った際にテストモードに遷移させることで、意図せず通常動作モードからテストモードに切り替わることを防止する技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平５−２８８８０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
以下の分析は、本発明の観点からなされたものである。
【０００６】
上述のように、半導体記憶装置には通常動作モードとテストモードが存在するが、テストモードはその目的に応じ、様々な使われ方をする。例えば、テストモードを用いたテスタ評価では、半導体記憶装置を特定の条件下で動作させた場合にどのような挙動を示すか試験する。
【０００７】
一方、テストモードを用いたシステムテストでは、半導体記憶装置を実使用の条件で動作させた場合に予め定められた仕様の範囲内で正しく動作をするかを試験する。
【０００８】
このように、同じテストモードであってもその目的が違うため、テスタ評価であれば半導体記憶装置をテストモードにエントリーし、目的のテストモードに設定した後に動作させればよいが、システムテストでは目的のテストモードに予め設定してから動作させることはできない。即ち、システムテストでは、半導体記憶装置が動作している間にテストモードを変化させることで、半導体記憶装置の内部状態を変化させ、その変化に対する挙動を確認する事が求められるためである。
【０００９】
ここで、半導体記憶装置の通常動作時の動作モードの制御は複数の制御信号の組み合わせによって外部から与えられるコマンドをデコードすることによって行うが、テストモードの設定には、この制御信号の組み合わせのうち、通常動作時には、使用されない組み合わせによるテストコマンドを用いてテストモードに設定することができる。さらに、テストに使用するテストモードにおける設定値の種類が多い場合は、テストコマンドを与える毎に別の設定値に設定可能なトグル式のテストモード設定回路を用いることも可能である。
【００１０】
トグル式のテストモード設定回路を備える半導体記憶装置では、テストコマンドによりテストモードに遷移すると共に、コマンドデコーダにおいて特定のコードが入力されるとそのコードをパルスに変換し、テストモード設定回路に出力する。トグル式のテストモード設定回路では、このパルスを受ける毎に設定コードに変換し、それぞれ異なるテストコードを出力し、それぞれ異なる設定値に設定する。トグル式のテストモード設定回路は、段階的な調整が必要なテストモードにおいて使用され、コマンドデコーダとテストモード設定回路の接続は一系統の信号により様々な設定を行うことができることから、テストコマンドの数を増やすことなく幅広いテストが可能であるという利点がある。図４にトグル式のテストモード設定回路の一例を示す。
【００１１】
このような、トグル式のテストモード設定回路では、パルスが入力される毎に段階的に設定コードが変化していくが、その変化の途中でそのテストでは用いることを想定していないような設定値を経由して所望の設定値を設定することがある。そのような場合には、半導体記憶装置はその途中に経由する設定値では正常動作することができず、システムテスト中に半導体記憶装置の動作が停止してしまうことがある。
【００１２】
このように、半導体記憶装置のシステムテストにはテストモードの実施についての制限が存在し、自由度の高いテストが実施できず、設計完成度の向上や不良原因の早期発見を妨げる原因となっている。
【００１３】
以上のとおり、従来技術には、解決すべき問題点が存在する。
【００１４】
本発明の一側面において、テストモード時に目的以外の設定コードを出力しないトグル式のテストモード設定回路を備える半導体記憶装置及びそのテストモード設定方法が、望まれる。
【課題を解決するための手段】
【００１５】
本発明の第１の視点によれば、外部から与えられたコマンドとアドレスとに基づいて外部からリードライトアクセスが可能な複数のメモリセルを備えたメモリセルアレイと、前記外部から与えられたコマンドをデコードして前記リードライトアクセスを制御するコマンド制御部と、前記コマンド制御部が第１のテストコマンドをデコードした回数を計数するカウンタと、前記コマンド制御部が第２のテストコマンドをデコードしたときに前記カウンタの計数値に基づいて、テストモード設定コードを出力する保持回路と、を備える半導体記憶装置が提供される。
【００１６】
本発明の第２の視点によれば、クロック信号に同期して外部から与えられるコマンドに基づいてリードライト動作を実行する同期式半導体記憶装置であって、前記外部から与えられたコマンドをデコードし、半導体記憶装置内部の動作を制御するコマンド制御部と、テストモード設定回路と、前記テストモード設定回路が設定したテストモードに基づいて半導体記憶装置内部のテストを実行するテスト実行回路と、を含み、前記テストモード設定回路は、前記コマンド制御部が第１のテストコマンドをデコードした回数を計数するカウンタと、前記コマンド制御部が第２のテストコマンドをデコードしたときに前記カウンタの計数値に基づいて所定のテストモードに設定する設定コードを出力する保持回路と、を備える半導体記憶装置が提供される。
【００１７】
本発明の第３の視点によれば、外部から与えられたコマンドに基づいてリードライト動作が制御され、テストモード設定回路として、第１のテストコマンドが与えられた回数を計数するカウンタと、第２のテストコマンドが与えられたときに、前記カウンタの計数値をテストコードとして出力する保持回路と、を備えた半導体記憶装置のテストモード設定方法であって、あらかじめ設定しようとするテストモードに合わせて、前記半導体記憶装置に前記第１のテストコマンドを所定回与え、前記カウンタを所定の計数値に設定する第１のステップと、前記第１のステップの後、前記半導体記憶装置に第２のテストコマンドを与え、前記半導体記憶装置を所定のテストモードに設定する半導体記憶装置のテストモード設定方法が提供される。
【発明の効果】
【００１８】
本発明の各視点によれば、テストモード設定時に目的以外の設定値を経由することなく目的の設定値に設定することのできるトグル式のテストモード設定回路を備える半導体記憶装置が提供される。
【図面の簡単な説明】
【００１９】
【図１】本発明の概要を説明するための図である。
【図２】本発明の実施に係るテストモード設定回路を有する半導体記憶装置の全体構成の一例である。
【図３】図２の電源回路の内部構成の一例を示した図である。
【図４】本発明の第１の実施形態に係るテストモード設定回路の内部構成を示したブロック図である。
【図５】図４におけるテストモード設定回路から出力される設定コードの変化を示す図である。
【図６】図４のテストモード設定回路から出力される設定コードに従って電源回路から出力される内部電圧ＶＤＤ２の出力レベルを表した図である。
【図７】図３のテストモード設定回路の内部構成の一例を示した図である。
【図８】図７のテストモード設定回路から出力される設定コードに従って電源回路から出力される内部電圧ＶＤＤ２の出力レベルを表した図である。
【図９】図７におけるテストモード設定回路から出力される設定コードの変化を示す図である。
【発明を実施するための形態】
【００２０】
はじめに、図１を用いて本発明の概要について説明する。トグル式のテストモード設定回路では、半導体記憶装置の動作モードを指定するモード設定信号を用いて、テストモードの情報を入力する。このモード設定信号はコマンド制御部において第１のテストコマンドとしてデコードされ、パルス信号をテストモード設定回路に対して出力する。設定しようとする設定値に合わせてテストコマンドを所定回入力し、その都度出力されるパルス信号をカウンタによって計数し、出力を設定コードとして使用し、所望の設定値に設定する。その後、テストモード設定回路と接続されたテスト実行回路においてテストモードが実行される。
【００２１】
しかし、上述のように、トグル式のテストモード設定回路では、パルス信号が入力される毎に段階的に設定コード（テストコード）が変化していくことから、変化の途中でそのテストモードでは想定していない設定コードが出力され、想定していない設定値が設定されてしまうことがある。そこで、テストモード設定回路にスタート信号によりカウンタが出力する設定コードを保持する保持回路を設ける。スタート信号は、コマンド制御部が第２のテストコマンドをデコードすることにより出力され、スタート信号が活性化されるまで、テストモード設定回路は、設定コードを外部へ出力することはない。即ち、テストモード設定回路にパルス信号が入力されただけでは設定コードは変化させず、スタート信号を契機に設定コードを有効にする構成とした。
【００２２】
その結果、テストモード設定時に目的以外の設定コードを出力しない半導体記憶装置のテストモード設定回路を提供することができる。
【００２３】
［第１の実施形態］
続いて、本発明の第１の実施形態について、図面を用いて詳細に説明する。まず始めに、本発明の一実施形態に係るテストモード設定回路を有する半導体記憶装置の基本的な説明を行う。図２が半導体記憶装置の全体構成を示したブロック図である。
【００２４】
図２に示す半導体記憶装置は、クロック発生回路１０、コマンド制御部２０、メモリセルアクセス部３０、メモリセルアレイ４０、電源回路５０から構成されている。
【００２５】
クロック発生回路１０は、クロック信号ＣＫを入力とし、コマンド制御部２０やメモリセルアクセス部３０などに内部クロック信号を供給する。また、外部から与えられるクロックイネーブル信号ＣＫＥがハイレベルのときに内部クロック信号を生成し、クロックイネーブル信号ＣＫＥがロウレベルのときは内部クロック信号の生成を停止する。
【００２６】
コマンド制御部２０は、外部から与えられるコマンド信号ＣＭＤに基づいてリードライト動作等半導体記憶装置全体の動作を制御する。コマンド制御部２０は、コマンド信号ＣＭＤをデコードするコマンドデコーダを有し、外部コマンドに応じた内部コマンド信号を生成する。内部コマンド信号はメモリセルアクセス部３０に対するリードライト動作の指示等である。また、コマンド制御部２０は、テストモードを制御する信号として、第１のテストコマンドをデコードしたときに、コード設定パルス信号ＴＣＭＤを１ショットパルスとして出力し、第２のテストコマンドをデコードしたときにテストモードスタート信号ＴＳＴを１ショットパルス信号として出力する。このコード設定パルス信号ＴＣＭＤとテストモードスタート信号ＴＳＴについては、テストモード設定回路の動作を説明するときに改めて詳しく説明する。
【００２７】
メモリセルアクセス部３０は、半導体記憶装置の外部から与えられるデータ及びアドレス、コマンド制御部２０がデコードした内部コマンド信号に基づいてメモリセルアレイ４０に対するリードライトの制御を行う。書き込み動作時には、データ端子ＤＱ０〜ＤＱｎから供給されたデータを所定のメモリセルに書き込む。また、読み出し動作時には、所定のメモリセルに保持されたデータを半導体記憶装置の外部へ出力する制御を行なう。
【００２８】
メモリセルアレイ４０は、複数のワード線と、複数のビット線と、これらの交点にそれぞれ配置された複数のメモリセルと、を備えている。この複数のメモリセルにより外部から与えられたデータの保持を行う。
【００２９】
電源回路５０は外部から供給された電源から半導体記憶装置内部の各部で用いる電源電圧を生成する。
【００３０】
続いて、上述のような構成を持つ半導体記憶装置のテストモード設定回路について説明する。半導体記憶装置におけるテストモードは、様々な目的を持って使用されるため半導体記憶装置の各部にテストモード設定回路は配置されている。
【００３１】
その中でも、トグル式のテストモード設定回路はメモリセルアクセス部３０や電源回路５０等で用いられている。メモリセルアクセス部３０では、メモリセルアレイ４０に対するリードライトのタイミングを細かく変更可能としている。さらに、電源回路５０においては、内部電源の電圧を細かく変更可能にテストモード設定回路が配置されている。
【００３２】
例えば、電源回路５０では、図３に示すように、外部から受け付けた電源ＶＤＤを内部電源ＶＤＤ２に変換する変換回路５１に対してテストモード設定回路５２が接続されている。テストモード設定回路５２はコマンド制御部２０から供給されるコード設定パルス信号ＴＣＭＤを設定コードに変換する。変換回路５１では、前記設定コードに基づいて内部電圧ＶＤＤ２の電圧値を変更する。
【００３３】
図４はテストモード設定回路５２の内部構成を示す図である。テストモード設定回路５２は４つのカウンタ５２１〜５２４と、４つのＤ型フリップフロップＤＦＦ１〜ＤＦＦ４と、を備え、コード設定パルス信号ＴＣＭＤ及びテストモードスタート信号ＴＳＴを入力とする。各カウンタは縦続接続され、各カウンタとＤ型フリップフロップの接続は、カウンタ５２１の出力をＤ型フリップフロップＤＦＦ１のデータ端子に接続し、Ｄ型フリップフロップＤＦＦ１の出力をテストモード設定回路５２の出力端子ＯＵＴ１から出力する。カウンタ５２２〜５２４とＤ型フリップフロップＤＦＦ２〜ＤＦＦ４の接続も同様である。
【００３４】
また、コード設定パルス信号ＴＣＭＤはカウンタ５２４の入力に接続され、カウンタ５２１〜５２４では入力信号を順次カウントアップする。さらに、テストモードスタート信号ＴＳＴはＤ型フリップフロップＤＦＦ１〜ＤＦＦ４のクロック端子と接続されている。このような構成とした上で、各カウンタ５２１〜５２４の出力値をＤ型フリップフロップＤＦＦ１〜ＤＦＦ４で保持し、設定コードとして出力する。図４のテストモード設定回路５２は４つのカウンタを有していることから、４ビットに相当（１６通り）する設定が可能となっている。
【００３５】
次にテストモード設定回路５２の動作を、図５を用いて説明する。図５は、テストモード設定回路５２に入力されるコード設定パルス信号ＴＣＭＤ及びテストモードスタート信号ＴＳＴと、テストモード設定回路５２から出力される設定コードの変化を示したものである。テストモードの実施の際にはテストモードスタート信号ＴＳＴをＬレベルに保持したままテストモード設定回路５２に対してコード設定パルス信号ＴＣＭＤを順次入力し、所定の設定コードをカウンタ５２１〜５２４に設定する。その後、テストモードスタート信号ＴＳＴをＨレベルに変化させ、その立ち上がりエッジでカウンタ５２１〜５２４に入力されたデータを取り込んで出力させる。図５の時刻ｔ１でテストモードスタート信号ＴＳＴがＨレベルになると、設定コードが出力される事が分かる。なお、コード設定パルス信号ＴＣＭＤは、半導体記憶装置の外部から第１のテストコマンドが入力される毎にコマンド制御部２０から１ショットパルスとして出力される信号であり、テストモードスタート信号ＴＳＴは、半導体記憶装置の外部から第２のテストコマンドが入力されるとコマンド制御部２０から１ショットパルスとして出力される信号である。即ち、半導体記憶装置の外部から第１のテストコマンドを必要な回数だけ入力し、その後で第２のテストコマンドを入力することによって所望の設定コードを出力することができる。
【００３６】
図６はテストモード設定回路５２から、図５に示すような設定コードが出力された場合の変換回路５１が出力する内部電圧ＶＤＤ２の出力レベルを表した図である。図６の縦軸はテストモード設定回路５２の設定に応じて変換回路５１から出力される内部電圧ＶＤＤ２の電圧を示している。図６から、時刻ｔ１以前に第１のテストコマンドを入力し、コード設定パルス信号ＴＣＭＤが出力されても、内部電圧ＶＤＤ２は、電圧ｖ１を維持し、時刻ｔ１において第２のテストコマンドが入力され、テストモードスタート信号ＴＳＴが出力されると初めて、第１のテストコマンドにより設定されたカウンタ５２１〜５２４の計数値がテストモード設定回路から出力される設定コードに反映され、変換回路５１が動作し、内部電圧ＶＤＤ２の電圧値がｖ１からｖ２へと変化していることがわかる。
【００３７】
ここで、テストモード設定回路５２のＤ型フリップフロップＤＦＦ１〜ＤＦＦ４が存在しない場合について説明する。図７はＤ型フリップフロップＤＦＦ１〜ＤＦＦ４が存在しない場合のテストモード設定回路５２ａの内部構成を示す図である。テストモード設定回路５２ａでは、カウンタ５２１〜５２４の出力がそのままテストモード設定回路の出力（設定コード）として出力されている。
【００３８】
図８はテストモード設定回路５２ａから出力される設定コードに従って電源回路５０の変換回路５１が出力する内部電圧ＶＤＤ２の出力レベルを表した図である。テストモード設定回路５２ａはコード設定パルス信号ＴＣＭＤの入力回数で設定を変化させるものであるため、コード設定パルス信号ＴＣＭＤが入力される毎に設定コードが変化し、その設定値が半導体記憶装置で予期しない値になる場合がある。
【００３９】
例えば、テストモード設定回路５２ａに対してコード設定パルス信号ＴＣＭＤを順次入力し、時刻ｔ２の設定から時刻ｔ４の設定に変化させる場合を考える。この場合には、テストモード設定回路５２ａから出力される設定コードは一度時刻ｔ３の設定コードを経由しなければならないため、変換回路５１からｖ３という電圧を出力することになる。ｖ３という電圧は、時刻ｔ２で出力していた電圧ｖ１と、時刻ｔ４で出力しようとする電圧ｖ２から大きく乖離した電圧であって、半導体記憶装置が動作することの出来ない電圧となる可能性がある。このように、遷移前と遷移後の設定から大きく乖離した設定値を経由すると、その設定内容によっては、半導体記憶装置は動作することができずテスト自体が実施不可能となる場合がある。図９は、この場合のテストモード設定回路５２ａから出力される設定コードの変化を示したものである。
【００４０】
このように、半導体記憶装置の外部からコマンド信号やアドレス信号を入力し、コマンド信号とアドレス信号との組み合わせによって、テストコマンドを入力し、テストコマンドをデコードするコマンド制御部２０を備える半導体記憶装置において、コマンド制御部２０がテストコマンドをデコードし、テストモードスタート信号ＳＴＳを発行したときのカウンタの計数値に基づいてそれぞれ異なった設定コードを出力し、この設定コードの値により異なる設定値に基づきテストモードの実行が可能になる。さらに、テストモード設定回路５２に各カウンタが出力する設定コードを保持する保持回路を設け、テストモードスタート信号ＳＴＳに基づき各カウンタの出力が反映され、今まで実施することが出来なかったテストも実行することが可能になり、設計及び不良品解析時におけるテストの幅が広がる。なお、図２では、コマンド制御部２０は、コマンド信号ＣＭＤをデコードすることとしているが、第１のテストコマンド、第２のテストコマンドのデコードには、アドレス信号Ａ０〜Ａｎ等コマンド信号ＣＭＤ以外の信号のコマンドのデコードに用いることができることはもちろんである。
【００４１】
なお、上記の特許文献等の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。例えば、半導体記憶装置が複数のテストモード設定回路を備える場合、特定のテストモード設定回路に対してのみコード設定パルス信号及びテストモードスタート信号を出力し、特定のテストモード設定回路のみを独立して動作させる第１のテストコマンド及び第２のテストコマンドを用意することが可能である。若しくは、複数のテストモード設定回路に対してコード設定パルス信号及びテストモードスタート信号を出力し、複数のテストモード回路を動作させる第１のテストコマンド及び第２のテストコマンドを用意することも可能である。
【符号の説明】
【００４２】
１０  クロック発生回路
２０  コマンド制御部
３０  メモリセルアクセス部
４０  メモリセルアレイ
５０  電源回路
５１  変換回路
５２、５２ａ  テストモード設定回路
５２１〜５２４  カウンタ
ＤＦＦ１〜ＤＦＦ４  Ｄ型フリップフロップ
【図１】
2012053939.tif 000003
【図２】
2012053939.tif 000004
【図３】
2012053939.tif 000005
【図４】
2012053939.tif 000006
【図５】
2012053939.tif 000007
【図６】
2012053939.tif 000008
【図７】
2012053939.tif 000009
【図８】
2012053939.tif 000010
【図９】
2012053939.tif 000011