(57)【要約】【課題】  従来のホトリソグラフィ技術で得られるパターン間隔よりも狭い間隔を持つパターンを、１回のホトリソグラフィで形成する。【解決手段】  後退領域と、該後退領域により隔てられた突出領域とを含む第１のパターンを、ホトリソグラフィとエッチングを用いて、第１の材料により前記基板上に形成する行程（ステップ１０１）と、前記第１のパターン上に第２の材料の非共形的成膜を行って、前記第１のパターンの前記後退領域内にキャビティを形成する行程（ステップ１０２）と、前記キャビティを開口する行程（ステップ１０３）と、前記開口したキャビティに第３の材料を充填する行程（ステップ１０４）と、第２の材料を除去して、第１のパターンに対し交互に配置された第２のパターンを第３の材料により形成する行程（ステップ１０５）と、を有する。【選択図】図２
2012028769.tif 000002
【特許請求の範囲】
【請求項１】
後退領域と、該後退領域により隔てられた突出領域とを含む第１のパターンを、ホトリソグラフィとエッチングを用いて、第１の材料により基板上に形成する行程と、
前記第１のパターン上に第２の材料の非共形的成膜を行って、前記第１のパターンの前記後退領域内にキャビティを形成する行程と、
前記キャビティを開口する行程と、
前記開口したキャビティに第３の材料を充填する行程と、
第２の材料を除去して、第１のパターンに対し交互に配置された第２のパターンを第３の材料により形成する行程と、
を有するパターン形成方法。
【請求項２】
前記第１のパターンは、等間隔で並んだ突出領域を有し、かつ、第２の材料の前記非共形的成膜により、前記キャビティがそれぞれ前記突出領域から同じ距離だけ離れて形成されるように構成されている、
請求項１に記載のパターン形成方法。
【請求項３】
第１のパターンは、第１の等間隔に並んだ平行ラインを含んで形成され、
第２のパターンは、前記第１の平行ラインから等間隔となるように、前記第１の平行ラインの間に交互に配置された第２の平行ラインを含んで形成される、
請求項１又は２に記載のパターン形成方法。
【請求項４】
第１のパターンは、少なくとも２つの、先端の尖った突出領域を有し、
キャビティは、前記先端の尖った２つの領域の間に形成され、
第３の材料の充填後に第２の材料を除去して、前記先端の尖った領域の間にドットを形成する、
請求項１に記載のパターン形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上に交互配置パターン等を形成するためのパターン形成方法に関し、特に、集積回路の作製のために行われる半導体等の基板上への自己整合型パターンのパターン形成方法に関する。
【背景技術】
【０００２】
半導体技術分野の製造業者は、できるだけ多くの電子素子を持つ電子デバイスを、さらに小さく、かつ、さらに速く生産すべく、常に努力している。
半導体基板上にパターンを形成する公知の技術として、フォトリソグラフィ技術がある。このフォトリソグラフィ技術では、パターン材料の薄膜を基板上に形成した後、形成しようとするパターンの反転パターンに対応した透過部分を有するレジストマスクをフォトリソグラフィ（平板写真印刷）により形成し、このマスクを介して材料をエッチングした後、当該レジストマスクを除去することで、例えば平行なラインの配列パターンを形成する。
その後さらに、上記形成されたパターンをハードマスクとして使用して基板をエッチングすることにより、当該パターンを基板上に移すこともできる。
【０００３】
しかしながら、この光フォトリソグラフィ法は、レジスト露光に使用する光源波長により制限を受ける。現在のところ、４５ｎｍ以下の幅を持つラインは、光フォトリソグラフィを用いて形成することはできない。
このため、SIT（sidewall image transfer：側壁像転写）法と称される他の方法が当業者から提案されている。図１ａ〜１ｆに、この技術を用いた交互配置パターンの形成行程を示す。第１ステップでは、図１ａに示すように、フォトリソグラフィとエッチングにより、材料Ａのラインを形成する。次に、第２ステップでは、図１ｂに示すように、材料Ａの各ラインの周囲に、材料Ｂのスペーサを形成する。続いて、第３ステップでは、図１ｃに示すように、選択エッチングにより材料Ａが取り除かれ、材料Ｂのスペーサのみが残る。第４ステップでは、図１ｄに示すように、再びフォトリソグラフィを行って、材料Ｂのスペーサの端部を除去するためのレジストマスクを形成し、図１ｅに示す次の第５ステップにおいて、当該端部を除去する。そして、最終ステップにおいてレジストを除去し、図１ｆに示すような、材料Ｂの連続するラインを得る。得られた材料Ｂのラインは、最初にホトリソグラフィにより得られた材料Ａのラインの間隔に比べて１／２の間隔となっている。
しかしながら、この方法では、ホトリソグラフィを２回行う必要がある。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、上記従来の問題に鑑みなされたものであって、その目的は、従来のホトリソグラフィ技術で得られるパターン間隔よりも狭い間隔を持つパターンを、１回のホトリソグラフィで形成することである。
【課題を解決するための手段】
【０００５】
一の実施形態では、半導体基板上に２つの交互配置パターン、具体的には自己整合型パターンを形成し、近接したパターンを１回のホトリソグラフィで形成することができる。
【０００６】
一の態様は、基板上に２つの交互配置パターンを形成するパターン形成方法であって、後退領域（recessed region）と、該後退領域により隔てられた突出領域（protruding region）とを含む第１のパターンを、第１の材料により、ホトリソグラフィとエッチングを用いて上記基板上に形成する行程と、第１のパターン上に第２の材料の非共形的成膜（non-conformal deposition）を行って、第１のパターンの後退領域内にキャビティを形成する行程と、当該キャビティを開口する行程と、開口したキャビティに第３の材料を充填する行程と、第２の材料を除去して、第１のパターンに対し交互に配置された第２のパターンを第３の材料により形成する行程と、を有する。
【０００７】
キャビティを形成するための第２の材料の成膜は、SiO2等の材料の非共形的成膜や、スパッタリングなど種々の方法を用いて行うことができる。
非共形的成膜は、例えば、PECVD（plasma-enhanced chemical vapour deposition：プラズマ化学気相成長）やその他のPVD（physical vapour deposition：物理気相成長）を用いて行うことができる。
上記キャビティは、例えば、CMP（chemical-mechanical polishing：化学機械研磨）により開口することができる。
【０００８】
キャビティへの第３の材料の充填は、スピンオン塗布法（spin-on deposition）により第３の材料を成膜した後、化学機械研磨又はエッチングにより、第２の材料の表面に残った第３の材料の残留薄膜を除去することにより行うことができる。
第２の材料は、選択エッチングにより除去することができる。
【０００９】
好ましくは、第１のパターンは、等間隔で並んだ突出領域を有し、かつ、第２の材料の前記非共形的成膜により前記キャビティがそれぞれ前記突出領域から同じ距離だけ離れて形成されるように構成する。
形成されるキャビティがそれぞれ突出領域から等距離となるように、キャビティに隣接する突出領域には、同じ高さを持たせるのが望ましい。
【００１０】
２つの突出領域の間隔は、突出部の高さに比べて大きすぎないようにするのが好ましい。２つの突出領域の間隔が突出部の高さに比べて大きすぎると、これら２つの突出領域の間にキャビティが形成されなくなる場合があるためである。突出領域と後退領域の上への非共形的成膜によりキャビティを形成することのできる寸法（突出領域間の間隔と突出領域の高さ）は、当業者にとっては公知であり、薄膜の種類と使用する材料の特性から定まる。このため、これらの当業者は、特に使用する材料を選ぶことにより当該寸法を調整し、所望の寸法を持つキャビティを得る。
【００１１】
好ましくは、第１のパターンは、第１の等間隔に並んだ平行ラインを含んで形成され、第２のパターンは、前記第１の平行ラインから等間隔となるように、前記第１の平行ラインの間に交互に配置された第２の平行ラインを含んで形成されるものとする。
第1のパターンを構成する第１の材料と、第２のパターンを構成する第３の材料とは、同一であってもよいし、異なるものであってもよい。
【００１２】
他の実施方法として、少なくとも２つの先端の尖った突出領域（pointed protruding 
region）を持つ第１のパターンを形成した後、当該２つの尖った突出領域の間にキャビティを形成し、これにより、当該キャビティに第３の材料を充填した後、第２の材料を除去することにより、上記先端の尖った２つの領域の間にドットを形成するものとしてもよい。
【発明の効果】
【００１３】
本発明によれば、半導体基板上に自己整合型パターンを形成し、近接したパターンを１回のホトリソグラフィで形成することができる。
【図面の簡単な説明】
【００１４】
【図１ａ】従来技術に従い、いわゆる側壁像転写法を用いてパターンを形成する行程（第１ステップ）を示す図である。
【図１ｂ】従来技術に従い、いわゆる側壁像転写法を用いてパターンを形成する行程（第２ステップ）を示す図である。
【図１ｃ】従来技術に従い、いわゆる側壁像転写法を用いてパターンを形成する行程（第３ステップ）を示す図である。
【図１ｄ】従来技術に従い、いわゆる側壁像転写法を用いてパターンを形成する行程（第４ステップ）を示す図である。
【図１ｅ】従来技術に従い、いわゆる側壁像転写法を用いてパターンを形成する行程（第５ステップ）を示す図である。
【図１ｆ】従来技術に従い、いわゆる側壁像転写法を用いてパターンを形成する行程（最終ステップ）を示す図である。
【図２】本発明に係る一の実施形態における、基板上に２つのパターンを形成する手順を示すフロー図である。
【図３ａ】図２に示すフロー図において第１のパターンを形成した後の、基板上に形成されたパターンの断面図である。
【図３ｂ】図２に示すフロー図において非共形的成膜を行った後の、基板上に形成されたパターンの断面図である。
【図３ｃ】図２に示すフロー図においてキャビティを開口した後の、基板上に形成されたパターンの断面図である。
【図３ｄ】図２に示すフロー図においてキャビティ内に第３の材料を充填した後の、基板上に形成されたパターンの断面図である。
【図３ｅ】図２に示すフロー図において第２の材料を除去した後の、基板上に形成されたパターンの断面図である。
【図４】パターンの第１の例を示す図である。
【図５】パターンの第２の例を示す図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照して、本発明の実施の形態を説明する。
図２は、本発明に係る一の実施形態における、基板上に２つのパターンを形成する手順を示すフロー図であり、図３は、図２に示す実施形態における、基板上に形成される２つのパターンの、工程毎の断面図である。
【００１６】
図２において、まず、基板１上に第１の材料で構成される第１のパターン２を形成する（ステップ１０１）。ここで、上記第1のパターン２は、後退領域２ｂにより隔てられた突出領域２ａを有している。
基板１上に形成された第１のパターンは、例えば図３ａに示すような断面を持ち、３つの突出領域２ａがラインを構成し、２つの後退領域２ｂが２つの連続する領域２ａを隔てる空間を構成する。第１の材料としては、例えば、窒化ケイ素（Si3N4）や、シリコン又は金属を用いることができる。
【００１７】
次に、第３の材料（例えば二酸化ケイ素SiO2）の非共形的成膜を行う（ステップ１０２）。この非共形的成膜は、例えば、プラズマ化学気相成長法（PECVD）により行う。この非共形的成膜により、基板１と、第１の材料で構成される第１のパターン２とが、第３の材料により覆われる。この非共形的成膜により、図３ｂに示すように、後退領域２ｂの中にキャビティが形成される。
【００１８】
非共形的成膜は、基板上で二酸化ケイ素（SiO2）をスパッタすることにより行うこともできる。この種の成膜は、実際に、金属パターン間の後退領域の底部にキャビティを形成することが判っている。
【００１９】
突出領域と後退領域の上への非共形的成膜によりキャビティを形成することのできる寸法（突出領域間の間隔と突出領域の高さ）は、当業者にとっては公知であり、薄膜の種類と使用する材料３の特性から定まる。このため、これらの当業者は、特に使用する材料を選ぶことにより当該寸法を調整し、所望の寸法を持つキャビティを得る。当業者は、以下のような非特許文献を参照して、実践面での示唆を得ている。
【００２０】
A study of voids in sputtered Si02, Logan et al., page 1392 of the journal J. Vac. Sci. Technol. A, 7 (3), May/Jun 1989; and, Multi levels air gap integration using sacrificial material approach for advanced Cu interconnects technologies, Gras et al. ADMETA, Advanced Metallization Asian Session, (2008).
【００２１】
第２の材料３としては、SiO2のほかにも、例えば窒化ケイ素や非晶質炭素を用いることができる。
【００２２】
続いて、図３ｃに示すように、キャビティ４を開口する（ステップ１０３）。この開口は、例えば、半導体基板１と、第１の材料で構成されるパターン２と、第２の材料３とを含む本構成の表面全体を、化学機械研磨（CMP）により研磨することにより行うことができる。この化学機械研磨は、ここでは、材料３についてのみ実施される。キャビティの高さは、通常、第１の材料で構成される第１のパターン２の、突出領域の高さよりも高いためである。
【００２３】
ステップ１０３において形成されたキャビティの開口により、図３ｄに示すように、当該キャビティ内に第３の材料５を充填する（ステップ１０４）。この第３の材料は、例えば、塗布ガラス（SOG：spin-on glass）、ポリマー、又は金属とすることができる。このキャビティへの充填においては、材料５の塗布堆積（spin-on deposition）の後、化学機械研磨を行って、材料３の表面に残った材料５の薄膜を除去してもよい。これにより表面は、主に材料３で構成され、当該表面を横切って材料５の露出領域が形成された状態となる。この材料５は、第１の材料と同じものであってもよい。
【００２４】
キャビティへの材料５の充填は、特に、第３の材料５が金属である場合には、化学気相成長法（CVD）を用いて行うこともできる。
【００２５】
最後に、材料３を除去する（ステップ１０５）。この除去は、例えば、材料３の選択エッチングにより行うことができる。この除去により、図３ｅに示すように、第１の材料で構成される第１のパターン２に対し交互に配置された第２のパターンを、第３の材料５により形成することができる。
【００２６】
次に、基板上に形成するパターンの例について説明する。
図４は、パターンの第１の例を示す図である。
この例では、交互に配置された２つの自己整合型パターンが、等間隔に並んだ平行なライン５を形成している。このようなパターンでは、ホトリソグラフィを１回実施するたけで、ホトリソグラフィで実現可能なエッチング幅よりも狭い間隔で並んだラインを形成することができる。
【００２７】
図５は、パターンの第２の例を示す図である。
半導体基板上に、先端の尖った２つの突出領域を持つ第１のパターンが形成されている。第１のパターン上に材料３と同様の材料の非共形的成膜を行うと、円形穴形状のキャビティが形成される。このキャビティを開口し、材料５と類似する材料を充填する。材料３と類似する材料を除去すると、先端の尖った２つの突出領域のみが残り、それらの突出領域の間に、材料５と類似する材料で構成されるドット（第２のパターン）が形成される。突出領域６の形状を変えることにより、キャビティの形状を変えることができ、これにより、必要であればドットの形状をより正確に規定することができる。
【００２８】
したがって、この実施方法を用いて、単電子トランジスタ（SET：single electron transistor）を作製することができる。
【符号の説明】
【００２９】
１・・・基板、２・・・第１のパターン、２ａ・・・突出領域、２ｂ・・・後退領域、３・・・第２のパターン、４・・・キャビティ、５・・・第３の材料
【図１ａ】
2012028769.tif 000003
【図１ｂ】
2012028769.tif 000004
【図１ｃ】
2012028769.tif 000005
【図１ｄ】
2012028769.tif 000006
【図１ｅ】
2012028769.tif 000007
【図１ｆ】
2012028769.tif 000008
【図２】
2012028769.tif 000009
【図３ａ】
2012028769.tif 000010
【図３ｂ】
2012028769.tif 000011
【図３ｃ】
2012028769.tif 000012
【図３ｄ】
2012028769.tif 000013
【図３ｅ】
2012028769.tif 000014
【図４】
2012028769.tif 000015
【図５】
2012028769.tif 000016