(57)【要約】      （修正有）【課題】適応型電力供給を持つ管理ハイブリッドメモリ技術を提供する。【解決手段】管理ハイブリッドメモリ１００に用いた電圧コンバータ１４０は昇圧コンバータ、及び降圧コンバータで構成される。電圧コンバータは、任意の数を実装されてもよい。電圧コンバータは、ＤＣ入力電圧信号を受信するとともに（より低いかまたはより高い）ＤＣ出力電圧信号を生成するＤＣ−ＤＣ電圧コンバータから構成されてもよい。入力ＤＣ電圧信号の大きさを増加または減少させる性能に加えて、このような電圧コンバータはまた、入力ＤＣ電圧信号の極性（例えば、陽性／陰性）を反転させてもよい。【選択図】図１
2012033164.tif 000002
【特許請求の範囲】
【請求項１】
第１のメモリ技術を持つ第１のメモリデバイスと、
前記第１のメモリ技術とは異なる第２のメモリ技術を持つ第２のメモリデバイスと、
第１のメモリデバイスに第１の電圧を与えるとともに第２のメモリデバイスに第２の電圧を与える電圧コンバータと
を具備してなり、第２の電圧は第１の電圧とは異なることを特徴とする管理ハイブリッドメモリデバイス。
【請求項２】
更に、前記第１及び第２のメモリデバイスを管理するように適合されたメモリコントローラを備えることを特徴とする請求項１に記載の管理ハイブリッドメモリデバイス。
【請求項３】
更に、単一のＤＣ電圧から構成される外部信号を前記電圧コンバータに与える入力ポートを備えることを特徴とする請求項１に記載の管理ハイブリッドメモリデバイス。
【請求項４】
前記電圧コンバータは、昇圧コンバータまたは降圧コンバータを備えることを特徴とする請求項１に記載の管理ハイブリッドメモリデバイス。
【請求項５】
前記電圧コンバータは、昇圧コンバータ及び降圧コンバータを備えることを特徴とする請求項１に記載の管理ハイブリッドメモリデバイス。
【請求項６】
前記電圧コンバータは、前記メモリコントローラ内に存在することを特徴とする請求項１に記載の管理ハイブリッドメモリデバイス。
【請求項７】
前記第１のメモリデバイスは相変化メモリを備えるとともに、前記第２のメモリデバイスはＮＡＮＤメモリを備えることを特徴とする請求項１に記載の管理ハイブリッドメモリデバイス。
【請求項８】
単一の集積回路パッケージにおいて２以上のメモリ技術を管理するステップと、
第１の電圧を第２の電圧に変換するステップと、
第１のメモリデバイスに前記第１の電圧を与えるとともに第２のメモリデバイスに前記第２の電圧を与えるステップと
を具備してなり、前記第１のメモリデバイスは、前記第２のメモリデバイスのメモリ技術とは異なるメモリ技術から構成され、かつ、第２の電圧は第１の電圧とは異なることを特徴とする方法。
【請求項９】
前記管理するステップは、前記単一の集積回路パッケージ内から実行されることを特徴とする請求項８に記載の方法。
【請求項１０】
更に、前記第１の電圧を持つ外部信号を受信するステップと、
前記単一の集積回路パッケージ内に存在する電圧コンバータに前記外部信号を与えるステップと
を備えることを特徴とする請求項８に記載の方法。
【請求項１１】
前記単一の集積回路パッケージは、管理ハイブリッドメモリを備えることを特徴とする請求項８に記載の方法。
【請求項１２】
前記第２の電圧は、前記第１の電圧よりも大きいことを特徴とする請求項８に記載の方法。
【請求項１３】
前記第１のメモリデバイスは相変化メモリを備えるとともに、前記第２のメモリデバイスはＮＡＮＤメモリを備えることを特徴とする請求項８に記載の方法。
【請求項１４】
第１のメモリ技術を持つ第１のメモリデバイスと、
前記第１のメモリ技術とは異なる第２のメモリ技術を持つ第２のメモリデバイスと、
第１のメモリデバイスに第１の電圧を与えるとともに第２のメモリデバイスに第２の電圧を与える電圧コンバータとを備える管理ハイブリッドメモリデバイスと、
１つまたは複数のアプリケーションをホストするとともに、第１メモリデバイス及び第２のメモリデバイスにアクセスを与える読み出し動作及び／または書き込み動作を開始するプロセッサと
を具備してなり、第２の電圧は第１の電圧とは異なることを特徴とするシステム。
【請求項１５】
更に、前記第１及び第２のメモリデバイスを管理するように適合されたメモリコントローラを備えることを特徴とする請求項１４に記載のシステム。
【請求項１６】
更に、単一のＤＣ電圧から構成される外部信号を前記電圧コンバータに与える入力ポートを備えることを特徴とする請求項１４に記載のシステム。
【請求項１７】
前記電圧コンバータは、昇圧コンバータまたは降圧コンバータを備えることを特徴とする請求項１４に記載のシステム。
【請求項１８】
前記電圧コンバータは、昇圧コンバータ及び降圧コンバータを備えることを特徴とする請求項１４に記載のシステム。
【請求項１９】
前記電圧コンバータは、前記メモリコントローラ内に存在することを特徴とする請求項１４に記載のシステム。
【請求項２０】
前記第１のメモリデバイスは相変化メモリを備えるとともに、前記第２のメモリデバイスはＮＡＮＤメモリを備えることを特徴とする請求項１４に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
ここに開示された要旨は、メモリデバイスに関し、より詳細には、電力供給を含む管理ハイブリッドメモリに関する。
【背景技術】
【０００２】
メモリデバイスは、いくつか例を挙げると、コンピュータ、携帯電話、ＰＤＡ、データロガー（ｄａｔａ  ｌｏｇｇｅｒ）、及びナビゲーション装置等の多様な電子機器に用いられる。このような電子機器の中で、いくつか例を挙げると、ＮＡＮＤまたはＮＯＲフラッシュメモリ、ＳＲＡＭ、ＤＲＡＭ、及び相変化メモリ等の様々な型式の揮発性または不揮発性メモリデバイスが用いられてもよい。各型式のメモリ技術は、多様な用途に関して特定の長所及び短所を持つ。すなわち、このような型式のメモリ技術は、他の型式のメモリ技術よりも特定の用途により適している場合がある。
【発明の概要】
【０００３】
非限定的かつ非網羅的な実施形態について、以下に図を参照して記載する。特に明示がない限り、類似の番号は様々な図を通して類似の部分を示す。
【図面の簡単な説明】
【０００４】
【図１】図１は、実施形態に係るハイブリッドメモリを概略的に示すブロック図である。
【図２】図２は、実施形態に係るハイブリッドメモリを概略的に示すブロック図である。
【図３】図３は、実施形態に係るハイブリッドメモリを概略的に示すブロック図である。
【図４】図４は、実施形態に係るハイブリッドメモリを概略的に示すブロック図である。
【図５】図５は、コンピュータシステムの代表的な実施形態を示す概略図である。
【図６】図６は、一実施形態に係る電圧コンバータ及び関連ゲインプロットを示す。
【発明を実施するための形態】
【０００５】
本明細書全体を通して、「一実施形態」または「実施形態」を参照することは、特別な特徴、構造、特性が、請求項に記載された発明の要旨の少なくとも一実施形態に含まれることを意味する。それゆえ、本明細書を通して様々な箇所における「一実施形態において」または「実施形態」という語句の出現は、必ずしも全てが同一の実施形態を参照しているものではない。更に、特定の特徴、構造、または特性は、１以上の実施形態において組み合わされてもよい。
【０００６】
本明細書に開示された実施形態は、２つ以上のメモリ技術から構成される管理（管理される，ｍａｎａｇｅｄ）ハイブリッドメモリを伴う。本明細書において、メモリ技術とは、メモリまたはメモリ系統群が基づく技術形式を指す。例えば、異なるメモリ技術は、異なるメモリセル構成に基づいていてもよい（例えば、６つのトランジスタから構成されるＳＲＡＭメモリセル、１つのトランジスタ及びキャパシタから構成されるＤＲＡＭメモリセル）。他の実施例において、異なるメモリ技術は、異なるメモリ技術が揮発性または不揮発性であるかに基づいてもよい。メモリ技術の他の実施例は、限定されるものではないが、ＮＯＲ、ＮＡＮＤ、フラッシュ、相変化メモリ（ＰＣＭ）、ＮＡＮＤマルチレベルセル（ＭＬＣ）メモリ、ＮＡＮＤシングルレベルセル（ＳＬＣ）メモリ、及びその他を含む。以下に更に詳細に議論するように、このような異なるメモリ技術は、実質的に異なる電圧を用いて動作されてもよい。本明細書において、用語「実質的に異なる電圧」とは、約５〜１０％より大きく異なる電圧を指してもよい。例えば、１つのメモリ技術が５．０ボルトを用いて動作してもよい一方で、他のメモリ技術が４．５ボルトから構成される実質的に異なる電圧を用いて動作されてもよいが、請求項に記載された要旨（主題，ｓｕｂｊｅｃｔ  ｍａｔｔｅｒ）はそのように限定されるものではない。本明細書において、用語「実質的に異なる電圧」とはまた、特定のメモリ技術が２つの電圧のうち（両方ではなく）一方のみを用いて動作させるのに十分な量だけ異なる２つの電圧を指してもよい。例えば、ＮＡＮＤ  ＭＬＣメモリデバイスは、３．０ボルトを用いて動作してもよい一方で、ＮＡＮＤ  ＳＬＣメモリデバイスは、１．８ボルトを用いて動作してもよい。勿論、このようなメモリデバイスの詳細は単に例示であって、請求項に記載された要旨はそのように限定されるものではない。
【０００７】
上に記載したように、２つ以上のメモリ技術は、互いに異なるレベルの電圧を用いて動作してもよい。例えば、管理ハイブリッドメモリは、３．０ボルトを用いて動作する第１のメモリデバイスと、１．８ボルトを用いて動作する第２のメモリデバイスとから構成されてもよいが、請求項に記載された要旨はそのように限定されるものではない。そのような異なる電圧レベル動作に対応するために、管理ハイブリッドメモリは、管理ハイブリッド内の個々のメモリデバイスに対して異なる電圧動作を与えるように、適応型電力供給から構成されてもよい。一実装において、このような適応型電力供給は、以下に詳細に議論するように、電圧コンバータから構成されてもよい。管理ハイブリッドメモリは、管理ハイブリッドメモリ内のこのような個々のメモリデバイスを動作させるコントローラを含んでもよい。一実装において、電圧コンバータは、コントローラに集積されるとともに、コントローラによって動作させられてもよい。他の実装において、電圧コンバータは、コントローラから分離されるとともに、管理ハイブリッドメモリの異なる部分に配置されてもよい。しかしながら、これらは単に管理ハイブリッドメモリの実装例であって、請求項に記載された要旨はそのように限定されるものではないと理解されるべきである。
【０００８】
管理ハイブリッドメモリは、唯一のメモリ技術を用いることでは利用可能になり得ない複数の動作特性を提供するために有用であり得る。例えば、ハイブリッド管理メモリは、ＮＯＲメモリデバイス及びＮＡＮＤメモリデバイスから構成されてもよく、それゆえ、このような各メモリデバイス技術が提案すべき利益を提供することができる。ハイブリッド管理メモリの他の実施例は、ＮＡＮＤ  ＭＬＣデバイス及びＮＡＮＤ  ＳＬＣデバイスから構成されてもよい。ハイブリッド管理メモリの更に他の実施例は、ＮＡＮＤ  ＭＬＣデバイス及びＰＣＭデバイスから構成されてもよい。任意の数及び組み合わせのメモリ技術は、本明細書に引用されたこれらの技術に加えて、管理ハイブリッドメモリ内に含まれてもよいと指摘されるべきである。勿論、このように引用された実施例は、単に目的を説明するために示されるものであって、請求項に記載された要旨はそのように制限されるものではない。
【０００９】
上に記載したように、ハイブリッド管理メモリに組み込まれた異なるメモリ技術から構成される複数のメモリデバイスは、互いに異なる電圧を用いて動作してもよい。ハイブリッド管理メモリは、（例えば、ハイブリッド管理メモリに関して外部の）外部電源から電力供給信号を受信する入力ポートから構成されてもよい。一実装において、ハイブリッドメモリ内に含まれた第１のメモリデバイスは、外部電源からの電力供給信号の電圧と実質的に同じである電圧を用いて動作してもよい。対照的に、ハイブリッドメモリ内に含まれた第２のメモリデバイスは、電力供給信号の電圧とは異なる電圧を用いて動作してもよい。従って、適応型電力供給は、管理ハイブリッドメモリ内の複数のメモリデバイスに適切な電圧を与えるように、管理ハイブリッドメモリ内に組み込まれてもよい。このような適応型電力供給は、第２のメモリデバイスによって用いられ得る電圧を持つ信号を与える電力供給信号の一部を変換する電圧コンバータから構成されてもよい。他の実装において、ハイブリッドメモリ内に含まれた第１及び第２のメモリデバイスの両方とも、電力供給信号の電圧とは異なる電圧を用いて動作してもよい。従って、電圧コンバータは、第１及び第２のメモリデバイスによって用いられ得る異なる電圧を持つ２つ以上の信号を与える電力供給の少なくとも一部を変換するために用いられてもよい。
【００１０】
一実施形態において、管理ハイブリッドメモリに用いた電圧コンバータは、入力信号の電圧を上げる昇圧コンバータから構成されてもよい。すなわち、昇圧コンバータは、入力信号の電圧より高い電圧を持つ出力信号を生成してもよい。他方、管理ハイブリッドメモリ内に用いた電圧コンバータは、入力信号の電圧を低減する降圧コンバータから構成されてもよい。すなわち、降圧コンバータは、入力信号の電圧よりも低い電圧を持つ出力信号を生成してもよい。このような電圧コンバータは、任意の数の設計を用いて実装されてもよい。このような電圧コンバータは、ＤＣ入力電圧信号を受信するとともに（より低いかまたはより高い）ＤＣ出力電圧信号を生成するＤＣ−ＤＣ電圧コンバータから構成されてもよい。入力ＤＣ電圧信号の大きさを増加または減少させる性能に加えて、このような電圧コンバータはまた、入力ＤＣ電圧信号の極性（例えば、陽性／陰性）を反転させてもよい。勿論、このような電圧コンバータの詳細は単に例示であって、請求項に記載された要旨はそのように限定されるものではない。
【００１１】
図６は、実施形態に係る電圧コンバータ及び関連ゲインプロットの概略図を示す。電圧コンバータ６１０は、入力信号の電圧より低い電圧を持つ出力信号を生成するように電圧を下げるコンバータ（例えば、降圧コンバータ）から構成されてもよい。プロット６１５は、クロックデューティサイクル（ｃｌｏｃｋ  ｄｕｔｙ  ｃｙｃｌｅ）Ｄの関数である増幅率Ｍ（Ｄ）を示す。増幅率Ｍ（Ｄ）は、図６に示したように、ゲイン比Ｖ／Ｖｇ、例えば出力電圧に対する入力電圧の比から構成されてもよい。従って、ゲインプロット６１５は、出力電圧が入力電圧よりも低くなるように増幅率Ｍ（Ｄ）が１．０未満であり得ることを示す。
【００１２】
電圧コンバータ６２０は、入力信号の電圧よりも高い電圧を持つ出力信号を生成するように電圧を上げるコンバータ（例えば、昇圧コンバータ）から構成されてもよい。プロット６２５は、クロックデューティサイクルＤの関数である増幅率Ｍ（Ｄ）を示す。増幅率Ｍ（Ｄ）は、図６に示したように、ゲイン比Ｖ／Ｖｇから構成されてもよい。従って、ゲインプロット６２５は、出力電圧が入力電圧よりも大きくなるように、１．０より大きくてもよい。図６に示していないが、電圧コンバータは、ＤＣ−ＤＣ変換が、例えば、少なくとも一部において、スイッチドキャパシタ技術に基づいていてもよい誘導性及び／または容量性のエネルギー貯蔵コンポーネントを含む回路から構成されてもよい。
【００１３】
電圧コンバータは、実質的に電力を消費することなく、入力電圧を増加または減少させ得ることが指摘されるべきである。すなわち、電圧コンバータは、抵抗損となる抵抗性コンポーネントから構成される必要はない。対照的に、電圧分割器は、（例えば、入力電圧に比べて）出力電圧を減少させながら、エネルギーを損失する多数の抵抗性コンポーネントから構成されてもよい。従って、電圧コンバータは、本明細書に記載したように、例えば抵抗性に基づく電圧分割器等の、動作中にエネルギーを損失し得る他の種類の電圧調整回路と混同されることはない。特定の実装において、管理ハイブリッドメモリ内に電圧コンバータを組み込むことは、管理ハイブリッドメモリ内において異なるメモリ技術を持つ２以上のメモリデバイスに異なる動作電圧を効果的に供給する利益を提供してもよい。すなわち、入力電圧は、実質的な電力またはオーム加熱の損失を伴うことなく多数の異なる電圧に変換されてもよい。いくつかの実施形態は、抵抗素子を含み得ることが指摘される。従って、電圧コンバータの実装は、抵抗素子の使用を不可能にする必要はないが、請求項に記載された要旨はこの点に限定されることはない。
【００１４】
図１は、実施形態に係る管理ハイブリッドメモリ１００を概略的に示すブロック図である。このようなメモリは、上で議論したように、異なるメモリ技術を持つ２以上のメモリデバイスから構成されてもよい。特に、管理ハイブリッドメモリ１００は、第１のメモリ技術を持つ第１のメモリデバイス１２０と、第２のメモリ技術を持つ第２のメモリデバイス１３０とを含んでもよい。コントローラ１１０は、配線１０８を介して、例えばプロセッサ等の外部電源から／外部電源に、情報を受信及び／または発信してもよい。このような情報は、読取りコマンド、書き込みコマンド、及び／または消去コマンド（例えば、メモリアクセスコマンド）、メモリアドレス、第１のメモリデバイス１２０及び／または第２のメモリデバイス１３０に記憶される情報、その他を含んでもよい。コントローラ１１０は、例えば、第１及び第２のメモリデバイスにメモリアクセスコマンド及び関連情報（例えば、メモリアドレス及び／または記憶される情報）を選択的に与えることによって、第１のメモリデバイス１２０及び第２のメモリデバイス１３０を管理してもよい。管理ハイブリッドメモリ１００は、外部電源（例えば、管理ハイブリッドメモリの外側に配置された電源）から電力を受け取る電力供給ポート１０５を含んでもよい。このような電力は、実質的に一定［例えば、直流電流（ＤＣ）］の電圧レベルを持つ信号形状であってもよいが、請求項に記載された要旨はそのように制限されるものではない。特定の実装において、メモリデバイス１２０は、電力供給ポート１０５において与えられた電力信号の電圧と実質的に同じ電圧を用いて動作してもよい。従って、電力供給信号の一部は、ノード１０３を介してメモリデバイス１２０に与えられてもよい。他方で、メモリデバイス１３０は、電力供給ポート１０５に与えられた電力信号の電圧と実質的に異なる電圧を用いて動作してもよい。従って、ノード１０３における電力供給信号の一部は、メモリデバイス１３０の動作仕様に対応する電圧を持つ変形電力供給信号を生成する電圧コンバータ１４０に与えられてもよい。このような変形電力供給信号は、ノード１０３における電力供給信号の電圧より大きい電圧または小さい電圧から構成されてもよい。このような変形電力供給信号は、メモリデバイス１３０に実質的に与えられてもよい。一実装において、電圧コンバータ１４０は、例えば、図６に示した電圧コンバータ６１０または６２０等の任意の数の可能な回路構成から構成されてもよい。電圧コンバータ１４０は、管理ハイブリッドメモリ１００を用いた基板の一部に存在していてもよい。電圧コンバータ１４０は、管理ハイブリッドメモリ１００を製造する処理から分離している処理において製造されるダイから構成されてもよい。他の実装において、電圧コンバータ１４０は、電圧コンバータ１４０の少なくとも一部を同時に製造する処理において製造されるダイから構成されてもよい。メモリ技術の例を示すために、メモリデバイス１２０は、ＮＡＮＤ  ＭＬＣメモリデバイスから構成されてもよいとともに、メモリデバイス１３０は、ＮＡＮＤ  ＳＬＣメモリデバイスから構成されてもよい。このような場合において、電力供給ポート１０５における電力供給��号は、３．０ボルトから構成されてもよい一方で、電圧コンバータ１４０は、１．８ボルトから構成される変形電力供給信号を生成してもよい。勿論、このような管理ハイブリッドメモリの詳細は、単に例示であって、請求項に記載された要旨はそのように限定されるものではない。
【００１５】
図２は、実施形態に係る管理ハイブリッドメモリ２００のブロック図である。管理ハイブリッドメモリ１００と同様に、このようなメモリは、異なるメモリ技術を持つ２以上のメモリデバイスから構成されてもよい。特に、管理ハイブリッドメモリ２００は、第１のメモリ技術を持つ第１のメモリデバイス２２０と、第２のメモリ技術を持つ第２のメモリデバイス２３０とを含んでもよい。コントローラ２１０は、上に説明したように、配線２０８を介して、プロセッサ等の外部電源から／外部電源に、情報を受信及び／または発信してもよい。コントローラ２１０は、例えば、第１及び第２のメモリデバイスにメモリアクセスコマンド及び関連情報を選択的に与えることによって、第１のメモリデバイス２２０及び第２のメモリデバイス２３０を管理してもよい。管理ハイブリッドメモリ２００は、外部電源から電力を受け取る電力供給ポート２０５を含んでもよい。このような電力は、実質的に一定の電圧レベルを持つ信号形状であってもよいが、請求項に記載された要旨はそのように制限されるものではない。特定の実装において、メモリデバイス２２０は、電力供給ポート２０５において与えられた電力信号の電圧と実質的に異なる電圧を用いて動作してもよい。同様に、メモリデバイス２３０は、電力供給ポート２０５において与えられた電力信号の電圧及びメモリデバイス２２０によって用いられた電圧と実質的に異なる電圧を用いて動作してもよい。従って、電力供給ポート２０５において受信された電力供給信号は、メモリデバイス２２０及び２３０の動作仕様に対応する電圧を持つ１つまたは複数の変形電力供給信号を生成する電圧コンバータ２４０に与えられてもよい。このような変形電力供給信号は、電力供給ポート２０５における電力供給信号の電圧より大きい電圧または小さい電圧から構成されてもよい。このような変形電力供給信号は、メモリデバイス２２０及び２３０に実質的に与えられてもよい。例を示すために、メモリデバイス２２０は、ＮＡＮＤ  ＭＬＣメモリデバイスから構成されてもよいとともに、メモリデバイス２３０は、ＰＣＭメモリデバイスから構成されてもよい。このような場合において、電力供給ポート２０５における電力供給信号は、２．５ボルトから構成されてもよい一方で、電圧コンバータ１４０は、１．８ボルト及び３．０ボルトから構成される変形電力供給信号を生成してもよい。他の実装において、メモリデバイス２２０及び２３０は、同じ電力供給電圧を用いて動作してもよい。このような場合、電圧コンバータ２４０は、このような電力供給電圧をメモリデバイス２２０及び２３０に与えてもよい。勿論、このような管理ハイブリッドメモリの詳細は、単に例示であって、請求項に記載された要旨はそのように限定されるものではない。
【００１６】
図３は、実施形態に係る管理ハイブリッドメモリ３００のブロック図である。管理ハイブリッドメモリ１００と同様に、このようなメモリは、異なるメモリ技術を持つ２以上のメモリデバイスから構成されてもよい。特に、管理ハイブリッドメモリ３００は、第１のメモリ技術を持つ第１のメモリデバイス３２０と、第２のメモリ技術を持つ第２のメモリデバイス３３０とを含んでもよい。コントローラ３１０は、上に説明したように、配線３０８を介して、プロセッサ等の外部電源から／外部電源に、情報を受信及び／または発信してもよい。コントローラ３１０は、例えば、第１及び第２のメモリデバイスにメモリアクセスコマンド及び関連情報を選択的に与えることによって、第１のメモリデバイス３２０及び第２のメモリデバイス３３０を管理してもよい。管理ハイブリッドメモリ３００は、外部電源から電力を受け取る電力供給ポート３０５を含んでもよい。このような電力は、実質的に一定の電圧レベルを持つ信号形状であってもよいが、請求項に記載された要旨はそのように制限されるものではない。特定の実装において、メモリデバイス３２０は、電力供給ポート３０５において与えられた電力信号の電圧と実質的に異なる電圧を用いて動作してもよい。同様に、メモリデバイス３３０は、電力供給ポート３０５において与えられた電力信号の電圧及びメモリデバイス３２０によって用いられた電圧と実質的に異なる電圧を用いて動作してもよい。従って、電力供給ポート３０５において受信された電力供給信号は、メモリデバイス３２０及び３３０の動作仕様に対応する電圧を持つ１つまたは複数の変形電力供給信号を生成する電圧コンバータ３４０に与えられてもよい。一実装において、電圧コンバータ３４０は、コントローラ３１０と集積されてもよい。このような集積は、積層される半導体ダイ数の低減において有益をもたらす場合があり、それによって、例えば、集積回路パッケージの複雑性を低減することができる。このような場合は、電圧コンバータ１４０及び２４０がそれぞれコントローラ１１０及び２１０から分離した半導体ダイから構成され得る図１及び図２に示した実施形態で対照的である。電圧コンバータ３４０は、管理ハイブリッドメモリ３００を製造する処理から分離している処理において製造されるダイから構成されてもよい。このような場合、しかしながら、電圧コンバータ３４０は、コントローラ３１０の少なくとも一部を同時に製造する処理において製造されるダイから構成されてもよい。
【００１７】
上に議論したように、電圧コンバータ３４０は、電力供給ポート３０５における電力供給信号の電圧より大きい電圧または小さい電圧から構成される変形電力供給信号を生成してもよい。このような変形電力供給信号は、メモリデバイス３２０及び３３０に実質的に与えられてもよい。例を示すために、メモリデバイス３２０は、ＮＡＮＤ  ＭＬＣメモリデバイスから構成されてもよいとともに、メモリデバイス３３０は、ＰＣＭメモリデバイスから構成されてもよい。このような場合において、電力供給ポート３０５における電力供給信号は、１．５ボルトから構成されてもよい一方で、電圧コンバータ３４０は、１．８ボルト及び３．０ボルトから構成される変形電力供給信号を生成してもよい。他の実装において、メモリデバイス３２０及び３３０は、同じ電力供給電圧を用いて動作してもよい。このような場合、電圧コンバータ３４０は、このような電力供給電圧をメモリデバイス３２０及び３３０に与えてもよい。勿論、このような管理ハイブリッドメモリの詳細は、単に例示であって、請求項に記載された要旨はそのように限定されるものではない。
【００１８】
図４は、実施形態に係る管理ハイブリッドメモリ４００のブロック図である。上に議論した管理ハイブリッドメモリ１００の場合のように、このようなメモリは、異なるメモリ技術を持つ２以上のメモリデバイスから構成されてもよい。特に、管理ハイブリッドメモリ４００は、第１のメモリ技術を持つ第１のメモリデバイス４２０と、第２のメモリ技術を持つ第２のメモリデバイス４３０とを含んでもよい。コントローラ４１０は、上に説明したように、配線４０８を介して、プロセッサ等の外部電源から／外部電源に、情報を受信及び／または発信してもよい。コントローラ４１０は、例えば、第１及び第２のメモリデバイスにメモリアクセスコマンド及び関連情報を選択的に与えることによって、第１のメモリデバイス４２０及び第２のメモリデバイス４３０を管理してもよい。管理ハイブリッドメモリ４００は、外部電源から電力を受け取る電力供給ポート４０５を含んでもよい。このような電力は、実質的に一定の電圧レベルを持つ信号形状であってもよいが、請求項に記載された要旨はそのように制限されるものではない。特定の実装において、メモリデバイス４２０は、電力供給ポート４０５において与えられた電力供給信号の電圧と実質的に同じ電圧を用いて動作してもよい。従って、電力供給信号の一部は、ノード４０３を介してメモリデバイス４２０に与えられてもよい。他方で、メモリデバイス４３０は、電力供給ポート４０５において与えられた電力信号の電圧と実質的に異なる電圧を用いて動作してもよい。従って、ノード４０３における電力供給信号は、メモリデバイス４３０の動作仕様に対応する電圧を持つ変形電力供給信号を生成する電圧コンバータ４４０に与えられてもよい。図１に示した管理ハイブリッドメモリ１００及び２００とは異なり、電圧コンバータ４４０は、コントローラ４１０と集積されてもよい。このような変形電力供給信号は、ノード４０３における電力供給信号の電圧より大きい電圧または小さい電圧から構成されてもよい。このような変形電力供給信号は、コントローラ４１０を介してメモリデバイス４３０に実質的に与えられてもよい。例を示すために、メモリデバイス４２０は、ＮＡＮＤ  ＭＬＣメモリデバイスから構成されてもよいとともに、メモリデバイス４３０は、ＮＡＮＤ  ＳＬＣメモリデバイスから構成されてもよい。このような場合において、電力供給ポート４０５における電力供給信号は、３．０ボルトから構成されてもよい一方で、電圧コンバータ４４０は、１．８ボルトを与える変形電力供給信号を生成してもよい。勿論、このような管理ハイブリッドメモリの詳細は、単に例示であって、請求項に記載された要旨はそのように限定されるものではない。
【００１９】
図５は、メモリデバイス５１０を含むコンピュータシステム５００の実施形態例を概略的に示す図である。このようなコンピュータデバイスは、例えば、アプリケーション及び／または他のコードを実行するために、１つまたは複数のプロセッサから構成されてもよい。コンピュータデバイス５０４は、メモリデバイス５１０を管理するように設定可能な任意の典型的なデバイス、装置、または機械であってよい。メモリデバイス５１０は、メモリコントローラ５１５及びメモリ５２２を含んでもよい。例示であって限定されるものではないが、コンピュータデバイス５０４は、例えば、デスクトップコンピュータ、ラップトップコンピュータ、ワークステーション、サーバデバイス、またはこれらと類似するもののような１つまたは複数のコンピュータデバイス及び／またはプラットフォームと、例えば、携帯情報端末、モバイル通信デバイス、またはこれらと類似するもののような１つまたは複数のパーソナルコンピュータデバイスまたは通信デバイス及び／または装置と、例えば、データベースまたはデータ記憶サービスプロバイダ／システムのようなコンピュータシステム及び／または提携サービスプロバイダ性能と、及び／またはこれらの任意の組み合わせとを含んでもよい。
【００２０】
システム５００に示した様々なデバイスの全部または一部、及び本明細書に更に記載されたような処理及び方法は、ハードウェア、ファームウェア、ソフトウェア、またはこれらの任意の組み合わせを用いるか、あるいは含んで実装されてもよいことが認識される。それゆえ、例示であって限定されるものではないが、コンピュータデバイス５０４は、バス５４０及びホストまたはメモリコントローラ５１５を通してメモリ５２２に動作的に結合される少なくとも１つの処理ユニット５２０を含んでもよい。処理ユニット５２０は、データ計算手順またはデータ計算処理の少なくとも一部を実行するように設定可能な１つまたは複数の回路を表す。例示であって限定されるものではないが、処理ユニット５２０は、１つまたは複数のプロセッサ、コントローラ、マイクロプロセッサ、マイクロコントローラ、アプリケーション専用集積回路、デジタル信号プロセッサ、プログラマブル論理デバイス、フィールド・プログラマブル・ゲートアレイ、及びこれらと類似するもの、またはこれらの任意の組み合わせを含んでもよい。処理ユニット５２０は、メモリコントローラ５１５と通信するように適合されたオペレーティングシステムを含んでもよい。このようなオペレーティングシステムは、例えば、バス５４０上でメモリコントローラ５１５に送信されるコマンドを生成することができる。一実装において、メモリコントローラ５１５は、内部メモリコントローラまたは内部書き込みステートマシーンから構成されてもよく、外部メモリコントローラ（図示せず）は、メモリデバイス５１０の外部にあり得るとともに、例えば、システムプロセッサ及びメモリ自体の間のインターフェースとして作動し得ることを特徴としてもよい。このようなコマンドは、例えば、読み出しコマンド及び／または書き込みコマンドを含んでもよい。
【００２１】
メモリ５１０は、任意のデータストレージ機構を表す。メモリ５１０は、例えば、管理ハイブリッドメモリ１００等の管理ハイブリッドメモリを含んでもよい。実施形態において、メモリ５２２は、一次メモリ５２４及び／または二次メモリ５２６を含んでもよい。一次メモリ５２４は、例えば、ＰＣＭから構成されてもよい一方で、二次メモリ５２６は、ＮＡＮＤメモリから構成されてもよい。この例示は処理ユニット５２０から離れて説明したが、一次メモリ５２４の全部または一部は処理ユニット５２０内に備えられていてもよく、あるいは処理ユニット５２０と同じ場所に設置されているか、または処理ユニット５２０に結合されてもよいと理解されるべきである。
【００２２】
一実施形態において、コンピュータシステム５００は、第１のメモリ技術を持つ第１のメモリデバイス５２４と、第１のメモリ技術とは異なる第２のメモリ技術を持つ第２のメモリデバイス５２６と、第１のメモリデバイスに第１の電圧を与えるとともに第２のメモリデバイスに第２の電圧を与える電圧コンバータ５４０とから構成され、第２の電圧は第１の電圧とは異なることを特徴とする管理ハイブリッドメモリデバイス５１０から構成されてもよい。一実装において、電圧コンバータ５４０は、上に記載したように、外部電力供給に選択的に結合され得るノード５０５から電力供給信号を受信してもよい。システム５００は、読み出し／書き込み／消去動作に応答して、第１及び第２のメモリデバイスにメモリアクセス動作を適用するコントローラ５１５も含んでもよい。システム５００は更に、１つまたは複数のアプリケーションをホストするとともに、第１及び第２のメモリデバイスにアクセスを与える読み出し／書き込み／消去動作をホストするプロセッサ５２０を含んでもよい。
【００２３】
二次メモリ５２６は、例えば、一次メモリと同一型式のメモリもしくは類似型式のメモリ、及び／または、例えば、ディスクドライブ、光学ディスクドライブ、テープドライブ、固体状態記憶ドライブ等の１つまたは複数のデータ記憶装置もしくはシステムを含んでもよい。所定の実装例において、二次メモリ５２６は動作可能にコンピュータ可読媒体５２８を受信可能であってもよく、もしくは、コンピュータ可読媒体５２８に結合するように構成可能であってもよい。コンピュータ可読媒体５２８は、例えば、システム５００における１つまたは複数のデバイスに対してデータ、コード、及び／または命令を搬送することができ、かつ／または、こうしたデータ、コード、及び／または命令をアクセス可能にすることができる任意の媒体を含むことができる。
【００２４】
コンピュータデバイス５０４は、例えば、入力／出力５３２を含んでもよい。入力／出力５３２は、人及び／または機械の入力を受入れるように構成可能な、または導入するように構成可能な１つまたは複数のデバイスまたは機能、及び／または、人及び／または機械の出力を届けるように構成可能な、または提供するように構成可能な１つまたは複数のデバイスまたは機能の典型的なものである。例示であって限定されるものではないが、入力／出力デバイス５３２は、動作可能に構成されたディスプレイ、スピーカー、キーボード、マウス、トラックボール、タッチスクリーン、データポート等を含んでもよい。
【００２５】
現時点で考えられる実施形態の例について説明して述べてきたが、本発明は、請求項に記載された要旨から逸脱することなく、他の様々な変更がなされてもよく、均等なものに置換されてもよいと当業者に理解されるものである。更に、本明細書に記載した主要概念から逸脱することなく、請求項に記載された要旨の教示に特定の状況を適用するように多くの変更がなされてもよい。それゆえ、請求項に記載された要旨が開示された特定の実施形態に限定されることはないと意図され、そのような請求項に記載された要旨はまた、添付した請求項の範囲に含まれる全ての実施形態及びそれらの均等物を包含するものであると意図されている。
【図１】
2012033164.tif 000003
【図２】
2012033164.tif 000004
【図３】
2012033164.tif 000005
【図４】
2012033164.tif 000006
【図５】
2012033164.tif 000007
【図６】
2012033164.tif 000008
【外国語明細書】
【発明の名称】
2012033164.tif 000009
【技術分野】
【０００１】
2012033164.tif 000010
【背景技術】
【０００２】
2012033164.tif 000011
【図面の簡単な説明】
【０００３】
2012033164.tif 000012
【発明を実施するための形態】
【０００４】
2012033164.tif 000013
2012033164.tif 000014
2012033164.tif 000015
2012033164.tif 000016
2012033164.tif 000017
2012033164.tif 000018
2012033164.tif 000019
2012033164.tif 000020
2012033164.tif 000021
2012033164.tif 000022
2012033164.tif 000023
2012033164.tif 000024
2012033164.tif 000025
2012033164.tif 000026
2012033164.tif 000027
2012033164.tif 000028
2012033164.tif 000029
2012033164.tif 000030
2012033164.tif 000031
【要約】
2012033164.tif 000032
【選択図】図１
【図１】
2012033164.tif 000033
【図２】
2012033164.tif 000034
【図３】
2012033164.tif 000035
【図４】
2012033164.tif 000036
【図５】
2012033164.tif 000037
【図６】
2012033164.tif 000038