(57)【要約】【課題】ＴｉＮ膜を表面に有する配線層にスルーホールを形成するにあたり、ＴｉＮ膜の膜減りがなく、除去困難な反応生成物の発生がない形成方法を提供する。【解決手段】半導体基板１上に、ＴｉＮ膜４を表面に有する配線層を形成する工程、少なくともＴｉＮ膜上にエッチングストッパ膜５を配置する工程、配線層及びエッチングストッパ膜を覆う層間絶縁膜７を形成する工程、層間絶縁膜に配線層の表面ＴｉＮ膜を露出する開孔を形成する工程を含む半導体装置の製造であって、開孔を形成する工程は、フッ素を含有するガスを使用したドライエッチングによりエッチングストッパ膜を露出する第１エッチングと、エッチングストッパ膜を選択的にウェットエッチングで除去する第２エッチングとを含む。【選択図】図１
2012028500.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に、ＴｉＮ膜を表面に有する配線層を形成する工程、
少なくとも前記ＴｉＮ膜上にエッチングストッパ膜を配置する工程、
前記配線層及びエッチングストッパ膜を覆う層間絶縁膜を形成する工程、
前記層間絶縁膜に前記配線層の表面ＴｉＮ膜を露出する開孔を形成する工程を含む半導体装置の製造であって、
前記開孔を形成する工程は、フッ素を含有するガスを使用したドライエッチングにより前記エッチングストッパ膜を露出する第１エッチングと、前記エッチングストッパ膜を選択的にウェットエッチングで除去する第２エッチングとを含む半導体装置の製造方法。
【請求項２】
前記層間絶縁膜は酸化膜である請求項１に記載の半導体装置の製造方法。
【請求項３】
前記エッチングストッパ膜はシリコン窒化膜であり、前記第２エッチングが熱リン酸を用いたウェットエッチングである請求項２に記載の半導体装置の製造方法。
【請求項４】
前記エッチングストッパ膜は、配線層のパターニング前にＴｉＮ膜上に形成され、配線層のパターニングによって同パターンに形成される請求項１乃至３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記エッチングストッパ膜は、配線層のパターニング後に配線層を覆うように形成される請求項１乃至３のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記配線層は、Ａｌ系金属膜上に少なくともＴｉＮ膜を形成した積層配線である請求項１乃至５のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特にＴｉＮ膜を表面に有する配線層にスルーホールを形成する方法に関する。
【背景技術】
【０００２】
半導体装置の配線層には、低抵抗な金属材料、例えば、Ａｌ、Ｃｕやこれらの合金などが使用されている。特にスパッタリング法等の成膜法で簡便に成膜できるＡｌ系配線が主流である。
【０００３】
配線層のパターニングにはリソグラフィー技術が適用されるが、Ａｌ系金属表面は反射率が高く、そのままでは正常なパターニングが困難であることから、反射防止膜を設けてパターニングする。
【０００４】
一方、配線層は通常、層間絶縁膜を介して多層化し、各配線層間をスルーホールで接続する。Ａｌ系配線の場合、スルーホールにＡｌ系金属が露出しているとヒロック等の問題が発生することから、Ａｌ系金属上にはＴｉＮ膜などのバリア膜を設けることが一般的である。ＴｉＮ膜は反射防止膜としても機能することから、配線層のパターニングにも適した材料である。
【０００５】
このように、表層にＴｉＮ膜を有するＡｌ系配線層上に層間絶縁膜を形成し、スルーホールを形成して多層配線化していく。例えば、半導体基板上にＴｉ膜、ＴｉＮ膜、ＡｌＳｉＣｕ膜、ＴｉＮ膜の４層構成からなる下層配線層を形成する工程と、この下層配線層上に層間絶縁膜を形成する工程と、層間絶縁膜に下層配線層の表面を露出するスルーホールを形成する工程は、特許文献１等に開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１０−１７２９７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１では、Ａｌ系金属膜上のＴｉＮ膜が、スルーホールエッチングにより膜減りすることで、バリア膜としての機能が損なわれることから、スルーホール内のＴｉＮ膜を除去し、バリア膜がなくてもＡｌ系金属のスパイクを防止する構造に関するものである。以下、特許文献１の図１を参照して、この従来技術について説明する。
【０００８】
まず、特許文献１の図１（ａ）に示す半導体素子（図示略）が形成されたシリコン基板２０（半導体基板）上に、ＲＦスパッタ法を用いてＴｉ膜２１、ＴｉＮ膜２２、ＡｌＳｉＣｕ膜２３ａ、Ｔｉ膜２４、ＡｌＳｉＣｕ膜２３ｂ、ＴｉＮ膜２５をそれぞれＴｉＮ２５／ＡｌＳｉＣｕ２３ｂ／Ｔｉ２４／ＡｌＳｉＣｕ２３ａ／ＴｉＮ２２／Ｔｉ２１＝５０ｎｍ／２００ｎｍ／５０ｎｍ／６００ｎｍ／１００ｎｍ／５０ｎｍの膜厚で成膜する。次に、特許文献１の図１（ｂ）に示すように、フォトリソグラフィー技術を用いてＴｉＮ膜２５上にフォトレジスト２６を形成した後、これをマスクとした異方性エッチングによりＴｉＮ膜２５、ＡｌＳｉＣｕ膜２３ｂ、Ｔｉ膜２４、ＡｌＳｉＣｕ膜２３ａ、ＴｉＮ膜２２、Ｔｉ膜２１を全てエッチングし、下層配線金属層２７を形成する。その後、フォトレジスト２６を除去する。
【０００９】
次に、特許文献１の図１（ｃ）に示すように、バイアス酸化膜を約２．０μｍ形成し、ＣＭＰ法を用いて表面を平坦化し、層間絶縁膜２８とする。その後、特許文献１の図１（ｄ）に示すように、フォトリソグラフィー技術を用いて層間絶縁膜２８上にフォトレジスト２９を形成した後、これをマスクとした異方性ドライエッチングにより層間絶縁膜２８をエッチングし、スルーホール３０を開孔する。
【００１０】
この際、スルーホール３０下のＴｉＮ膜２５は除去される。そして、フォトレジスト２９を除去した後、特許文献１の図１（ｅ）に示すように、ＲＦスパッタ法を用いて上層配線金属層となるＴｉ膜３１、ＴｉＮ膜３２をウェハー全面に形成する。なお、異方性ドライエッチングによりスルーホール３０を開孔した際に側壁にデポ（反応生成物）が堆積する。このデポをウェットエッチングで除去するため、ＡｌＳｉＣｕ膜２３ｂのサイドエッチングが生じ、スルーホール３０底部の形状が図１（ｅ）のようになる。その後、図１（ｆ）に示すように、Ｗ−ＣＶＤ法を用いてウェハー全面にタングステン（Ｗ）膜を成長させた後、エッチバックを行うことによってスルーホール３０を埋め込むＷプラグ３３を形成する。
【００１１】
酸化膜からなる層間絶縁膜に、表面がＴｉＮ膜で構成される配線層の表面を露出するスルーホールを異方性エッチングで形成するには、フッ素系のガスを使用したドライエッチングが一般的である。
【００１２】
特許文献１では、スルーホールを開口した際の側壁に堆積したデポ（反応生成物）をウェットエッチングで除去するとしているが、ＴｉＮ膜とドライエッチングで使用されるガスに含まれるフッ素との反応生成物は、スルーホール底面にも生成される。この反応生成物自体は、安定な化合物であり、それ自体を溶解除去することは困難である。このため、側壁部では層間絶縁膜の一部を溶解するウェットエッチングを行うことで、また、底面ではＡｌＳｉＣｕ膜の一部をエッチングすることにより生成物を除去している。特許文献１のように内部バリア膜２４が介在して上下にＡｌ系金属を積層するような特殊な状況であれば、付着部の材料と共にデポ物の除去が可能となるが、半導体装置の世代が進み、配線層の厚みやスルーホールサイズが縮小されるに従い、このような特殊な積層構造の配線の使用は困難となっている。そのため、表面のＴｉＮ膜は、残す必要があり、また、その膜厚がスルーホール形成時にも薄くならないようにしなければならない。その結果、スルーホール底面に析出したデポ物を除去することが困難となり、コンタクト抵抗の上昇を招くようになってきている。
【課題を解決するための手段】
【００１３】
ＴｉＮ膜とフッ素との反応生成物は、除去困難な化合物であり、本発明では、フッ素系ガスを用いたドライエッチングがＴｉＮ膜まで至らないようにスルーホール形成を行うことで、除去困難な反応生成物の発生自体を抑制する。
【００１４】
すなわち、本発明の一実施形態に係る発明では、
半導体基板上に、ＴｉＮ膜を表面に有する配線層を形成する工程、
少なくとも前記ＴｉＮ膜上にエッチングストッパ膜を配置する工程、
前記配線層及びエッチングストッパ膜を覆う層間絶縁膜を形成する工程、
前記層間絶縁膜に前記配線層の表面ＴｉＮ膜を露出する開孔を形成する工程を含む半導体装置の製造であって、
前記開孔を形成する工程は、フッ素を含有するガスを使用したドライエッチングにより前記エッチングストッパ膜を露出する第１エッチングと、前記エッチングストッパ膜を選択的にウェットエッチングで除去する第２エッチングとを含む半導体装置の製造方法が提供される。
【発明の効果】
【００１５】
本発明の一実施形態によれば、ＴｉＮ膜がフッ素系のガスに曝されることがないため、除去困難な反応生成物の生成がなく、また、エッチングストッパ膜の除去もデポ物の発生しないウェットエッチングであることから、コンタクト抵抗の上昇を抑えることができる。
【００１６】
また、Ａｌ系配線のバリア膜としてのＴｉＮ膜の膜厚が減ることがないため、バリア膜としての機能を損なうこともない。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施形態に係る製造方法を説明する工程断面図である。
【図２】本発明の別の実施形態に係る製造方法を説明する工程断面図である。
【発明を実施するための形態】
【００１８】
以下、図面を参照して本発明の実施形態について説明する。
【００１９】
〔実施形態１〕
図１は、本発明の一実施形態に係る製造方法を説明する工程断面図である。
まず、図１（Ａ）に示すように、トランジスタ等の半導体素子（図示略）が形成された半導体基板（シリコン基板）１上（ここでは、半導体素子上の層間絶縁膜の上）に、下層バリア膜（ＴｉＮ膜又はＴｉ／ＴｉＮ膜）２，Ａｌ系金属膜３，上層ＴｉＮ膜４を積層し、さらにエッチングハードマスク層としてＳｉＮ膜５を成膜する。
【００２０】
図１（Ｂ）に示すように、レジスト層を成膜し、フォトリソグラフィー技術により配線パターンに整形してレジストマスク６を形成する。そして、レジストマスク６をマスクとしてＳｉＮ膜５のエッチングを行う。
【００２１】
図１（Ｃ）に示すように、ＳｉＮ膜５をマスクとして、上層ＴｉＮ膜４、Ａｌ系金属膜３，下層バリア膜２を順次エッチングし、配線層を形成する。ハードマスク用のＳｉＮ膜５は、配線層形成後もエッチングストッパ膜として必要十分な膜厚が残るように予め設定しておく。
【００２２】
次に、図１（Ｄ）に示すように、全面に層間絶縁膜としてＳｉＯ２膜７をプラズマＣＶＤ法などにより形成する。ＳｉＯ２膜７表面には、配線形状を反映した凹凸が形成されるため、ＣＭＰ（Chemical Mechanical Polishing）法等で表面を平坦化する。
【００２３】
図１（Ｅ）に示すように、ＳｉＯ２膜７上にスルーホール形成用のレジストマスク８を形成し、フッ素系のガスを用いた酸化膜ドライエッチング（第１エッチング）を実施し、開孔９を形成する。この時、ＳｉＮ膜５がエッチングストッパ膜として機能し、ＳｉＮ膜５が露出することで第１エッチングが終端される。同図では、開孔９の底にＳｉＮ膜５が確実に露出するように、オーバーエッチングを行っており、その場合、ＳｉＮ膜５もわずかにエッチングされる。
【００２４】
次に、図１（Ｆ）に示すように、開孔９底に露出したＳｉＮ膜５を選択的に除去して、配線層の上層ＴｉＮ膜４を露出させるため、熱リン酸を用いたウェットエッチングを実施する。熱リン酸を用いたウェットエッチングでは、ＳｉＯ２膜７及びＴｉＮ膜４はほとんどエッチングされず、ＴｉＮ膜４の膜減りがなく、開孔９の拡張も抑制できる。また、ＳｉＮ膜５上のドライエッチング残渣（デポ物）もＳｉＮ膜５の除去により除去される。以上によりスルーホールが形成される。
【００２５】
最後に、従来技術と同様に、全面にバリア膜１０（例えば、Ｔｉ／ＴｉＮ積層膜）とタングステン膜１１を形成し、ＳｉＯ２膜７表面のエッチバックを行うことによってスルーホールを埋め込むコンタクトプラグを形成する（図１（Ｇ））。
【００２６】
以上の通り、本実施形態によれば、ＴｉＮ膜４がＳｉＯ２膜７のドライエッチング雰囲気に曝されることがないため、除去困難な反応生成物が生成しない。
【００２７】
本実施形態では、ＳｉＮ膜５をハードマスクに用いる例を説明したが、これに限定されず、エッチングストッパ膜として必要十分な膜厚のＳｉＮ膜５を、配線パターンと同パターンに形成する方法であればよい。
【００２８】
〔実施形態２〕
次に、本発明の別の実施形態について、図２を参照して説明する。図２は、本発明の別の実施形態に係る製造方法を説明する工程断面図である。
【００２９】
上記の実施形態１では、配線層形成のハードマスク用のＳｉＮ膜５をエッチングストッパ膜に用いる例を示したが、本実施形態ではエッチングストッパ膜としてのみＳｉＮ膜５を形成する場合について説明する。
【００３０】
上記実施形態１と同様に基板１上に下層バリア膜２，Ａｌ系金属膜３、上層ＴｉＮ膜４を順次形成し（図２（Ａ））、ＴｉＮ膜４上に配線層用のレジストマスク６を形成し（図２（Ｂ））、レジストマスク６をマスクとして配線層パターニングを行う（図２（Ｃ））。
【００３１】
全面にエッチングストッパ膜としてＳｉＮ膜５を成膜し（図２（Ｄ）），さらに上記実施形態１と同様に、ＳｉＯ２膜７を成膜し、平坦化する（図２（Ｅ））。
【００３２】
実施形態１と同様にＳｉＯ２膜７のドライエッチングにより開孔９を形成する第１エッチングを実施する。なお、図２（Ｆ）に示す例では、配線幅の縮小、スルーホール径の縮小などに伴い、目合わせずれが生じ、スルーホールが配線層の上面からずれる踏み外しが起こる場合があり、この踏み外しが発生した場合を示している。踏み外しが発生した場合、実施形態１のようにＴｉＮ膜４の上面のみにＳｉＮ膜５が形成されている場合では、側面に露出したＴｉＮ膜４やさらに下層バリア膜２のＴｉ膜やＴｉＮ膜がドライエッチング雰囲気に曝されて除去困難な反応生成物が生成する場合があったが、本実施形態では、配線層の側面もＳｉＮ膜５で覆われており、ドライエッチング雰囲気に曝されることはない。また、配線層の下地となる層間絶縁膜に対してもエッチングストッパとなることで、下層への影響も回避することができる。
【００３３】
その後、開孔９内のＳｉＮ膜５を熱リン酸を用いる第２エッチングにより選択的に除去してスルーホールを形成し（図２（Ｇ））、同様にスルーホール内にコンタクトプラグを形成する（図２（Ｈ））。
【００３４】
このように、スルーホールの踏み外しが発生した場合、配線層上面での接触面積は少なくなるため、側面での接触により接触面積を確保しなければならないが、配線層側面に除去困難な反応生成物が被着すると接触面積の確保が困難となり、コンタクト抵抗の上昇が発生する。本実施形態によれば、配線層側面もＳｉＮ膜５で覆われているため、除去困難な反応生成物の生成がなく、十分な接触面積の確保が可能となる。なお、配線層の上面で正しくコンタクトが形成されることが好ましいことは言うまでもない。
【００３５】
上記の例では、エッチングストッパ膜としてＳｉＮ膜を用いた例を説明したが、エッチングストッパ膜としては、ＳｉＯＮ膜を使用することもでき、ＳｉＯＮ膜も熱リン酸を用いたウェットエッチングにより選択的に除去することが可能である。
【符号の説明】
【００３６】
１  基板
２  下層バリア膜
３  Ａｌ系金属膜
４  上層ＴｉＮ膜
５  エッチングストッパ膜（ＳｉＮ膜）
６，８  レジストマスク
７  層間絶縁膜（ＳｉＯ２膜）
９  開孔
１０  バリア膜
１１  タングステンプラグ
【図１】
2012028500.tif 000003
【図２】
2012028500.tif 000004