(57)【要約】【課題】半導体素子を作製する方法を提供する。【解決手段】半導体ダイの表面上に形成された複数の複合バンプを有する、半導体ダイを提供するステップであって、前記複合バンプは、可融性部分および非可融性部分を有する、ステップと、基板を提供するステップと、エスケープルーティング密度を増加させるための平面図から、伝導性トレースと平行な縁を有する相互接続部位を伴って前記基板上に複数の伝導性トレースを形成するステップであって、前記複合バンプは、前記相互接続部位よりも幅広い、ステップと、前記可融性部分が前記相互接続部位の頂面および側面を覆うように、前記複合バンプの前記可融性部分を前記相互接続部位に接着するステップと、前記半導体ダイと基板との間で前記複合バンプの周囲に封入材を堆積させるステップとを含む、半導体素子を作製する方法。【選択図】図４
2012119649.tif 000002
【特許請求の範囲】
【請求項１】
半導体ダイの表面上に形成された複数の複合バンプを有する、半導体ダイを提供するステップであって、前記複合バンプは、可融性部分および非可融性部分を有する、ステップと、
基板を提供するステップと、
エスケープルーティング密度を増加させるための平面図から、伝導性トレースと平行な縁を有する相互接続部位を伴って前記基板上に複数の伝導性トレースを形成するステップであって、前記複合バンプは、前記相互接続部位よりも幅広い、ステップと、
前記可融性部分が前記相互接続部位の頂面および側面を覆うように、前記複合バンプの前記可融性部分を前記相互接続部位に接着するステップと、
前記半導体ダイと基板との間で前記複合バンプの周囲に封入材を堆積させるステップと
を含む、半導体素子を作製する方法。
【請求項２】
前記複合バンプの前記非可融性部分は、金、銅、ニッケル、鉛はんだ、または鉛スズ合金を含む、請求項１に記載の方法。
【請求項３】
前記複合バンプの前記可融性部分は、スズ、無鉛合金、スズ銀合金、スズ・銀・銅合金、スズ・銀・インジウム合金、共晶はんだ、または銀、銅、あるいは鉛を伴う他のスズ合金を含む、請求項１に記載の方法。
【請求項４】
前記相互接続部位は、前記伝導性トレースの幅より１．２倍小さい幅を有する、請求項１に記載の方法。
【請求項５】
前記相互接続部位から離れた前記基板の領域上にマスキング層を形成するステップをさらに含む、請求項１に記載の方法。
【請求項６】
前記複合バンプは、先細である、請求項１に記載の方法。
【請求項７】
半導体ダイを提供するステップと、
基板を提供するステップと、
エスケープルーティング密度を増加させるための平面図から、伝導性トレースと平行な縁を有する相互接続部位を伴って前記基板上に複数の伝導性トレースを形成するステップと、
前記基板上で前記半導体ダイと前記相互接続部位との間に複数の相互接続構造を形成するステップと、
前記相互接続構造が前記相互接続部位の頂面および側面を覆うように、前記半導体ダイと基板との間に相互接続構造を形成するステップと、
前記相互接続構造が前記相互接続部位の頂面および側面を覆うように、前記相互接続構を前記相互接続部位に接着するステップと、
前記半導体ダイと基板との間に封入材を堆積させるステップと
を含む、半導体素子を作製する方法。
【請求項８】
前記相互接続部位は、前記伝導性トレースの幅より１．２倍小さい幅を有する、請求項７に記載の方法。
【請求項９】
前記相互接続構造は、可融性部分と、非可融性部分とを含む、請求項７に記載の方法。
【請求項１０】
前記相互接続構造の前記非可融性部分は、金、銅、ニッケル、鉛はんだ、または鉛スズ合金を含む、請求項８に記載の方法。
【請求項１１】
前記相互接続構造の前記可融性部分は、スズ、無鉛合金、スズ銀合金、スズ・銀・銅合金、スズ・銀・インジウム合金、共晶はんだ、または銀、銅、あるいは鉛を伴う他のスズ合金を含む、請求項７に記載の方法。
【請求項１２】
前記相互接続構造は、伝導柱と、前記伝導柱上に形成されるバンプとを含む、請求項７に記載の方法。
【請求項１３】
前記相互接続構造は、バンプを含む、請求項７に記載の方法。
【請求項１４】
半導体ダイを提供するステップと、
基板を提供するステップと、
エスケープルーティング密度を増加させるための平面図から、伝導性トレースと平行な縁を有する相互接続部位を伴って前記基板上に複数の伝導性トレースを形成するステップと、
前記基板上で前記半導体ダイと前記相互接続部位との間に複数の相互接続構造を形成するステップと、
前記相互接続構造が前記相互接続部位の頂面および側面を覆うように、前記相互接続構を前記相互接続部位に接着するステップと
を含む、半導体素子を作製する方法。
【請求項１５】
前記相互接続部位は、前記伝導性トレースの幅より１．２倍小さい幅を有する、請求項１４に記載の方法。
【請求項１６】
前記半導体ダイと基板との間に封入材を堆積させるステップをさらに含む、請求項１４に記載の方法。
【請求項１７】
前記相互接続構造は、可融性部分と、非可融性部分とを含む、請求項１４に記載の方法。
【請求項１８】
前記相互接続構造の前記非可融性部分は、金、銅、ニッケル、鉛はんだ、または鉛スズ合金を含む、請求項１７に記載の方法。
【請求項１９】
前記相互接続構造の前記可融性部分は、スズ、無鉛合金、スズ銀合金、スズ・銀・銅合金、スズ・銀・インジウム合金、共晶はんだ、または銀、銅、あるいは鉛を伴う他のスズ合金を含む、請求項１７に記載の方法。
【請求項２０】
前記相互接続構造は、伝導柱と、前記伝導柱上に形成されるバンプとを含む、請求項１４に記載の方法。
【請求項２１】
半導体ダイと、
基板と、
エスケープルーティング密度を増加させるための平面図から、伝導性トレースと平行な縁を有する相互接続部位を伴って前記基板上に形成される、複数の伝導性トレースと、
前記基板上で前記半導体ダイと相互接続部位との間に形成される、複数の相互接続構造であって、前記相互接続部位に接着される、相互接続構造と、
前記半導体ダイと基板との間に堆積させられる、封入材と
を備える、半導体素子。
【請求項２２】
前記相互接続構造の前記非可融性部分は、金、銅、ニッケル、鉛はんだ、または鉛スズ合金を含む、請求項２１に記載の半導体素子。
【請求項２３】
前記相互接続構造の前記可融性部分は、スズ、無鉛合金、スズ銀合金、スズ・銀・銅合金、スズ・銀・インジウム合金、共晶はんだ、または銀、銅、あるいは鉛を伴う他のスズ合金を含む、請求項２１に記載の半導体素子。
【請求項２４】
前記相互接続部位は、前記伝導性トレースの幅より１．２倍小さい幅を有する、請求項２１に記載の半導体素子。
【請求項２５】
前記相互接続構造は、伝導柱と、前記伝導柱上に形成されるバンプとを含む、請求項２１に記載の半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、２００９年５月２６日に出願された米国出願第１２／４７２，２３６号の一部継続出願であり、３５  Ｕ．Ｓ．Ｃ．§１２０に従って、上記出願に対する優先権を主張する。
【０００２】
本発明は、一般に、半導体素子に関し、より具体的には、半導体素子、およびバンプオンリード相互接続を形成する方法に関する。
【背景技術】
【０００３】
半導体素子は、現代の電子製品でよく見られる。半導体素子は、電気構成要素の数および密度が異なる。離散半導体素子は、概して、１種類の電気構成要素、例えば、発光ダイオード（ＬＥＤ）、小信号トランジスタ、抵抗器、コンデンサ、インダクタ、およびパワー金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を含有する。集積半導体素子は、典型的に、数百から数百万個の電気構成要素を含有する。集積半導体素子の例は、マイクロコントローラ、マイクロプロセッサ、電荷結合素子（ＣＣＤ）、太陽電池、およびデジタルマイクロミラー素子（ＤＭＤ）を含む。
【０００４】
半導体素子は、現代の電子製品でよく見られる。半導体素子は、電気構成要素の数および密度が異なる。離散半導体素子は、概して、１種類の電気構成要素、例えば、発光ダイオード（ＬＥＤ）、小信号トランジスタ、抵抗器、コンデンサ、インダクタ、およびパワー金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を含有する。集積半導体素子は、典型的に、数百から数百万個の電気構成要素を含有する。集積半導体素子の例は、マイクロコントローラ、マイクロプロセッサ、電荷結合素子（ＣＣＤ）、太陽電池、およびデジタルマイクロミラー素子（ＤＭＤ）を含む。
【０００５】
半導体素子は、信号処理、高速計算、電磁信号の伝送および受信、電子デバイスの制御、電気への日光の転換、およびテレビディスプレイ用の視覚投影の作成等の、広範囲の機能を果たす。半導体素子は、娯楽、通信、電力変換、ネットワーク、コンピュータ、および消費者製品の分野で見られる。半導体素子はまた、軍事用途、航空、自動車、工業用コントローラ、および事務機器でも見られる。
【０００６】
半導体素子は、半導体材料の電気特性を利用する。半導体材料の原子構造は、電界または基本電流の印加によって、またはドーピングの工程を通して、その電気伝導性が操作されることを可能にする。ドーピングは、半導体材料に不純物を導入して、半導体素子の伝導性を操作および制御する。
【０００７】
半導体素子は、能動および受動的電気構造を含有する。バイポーラおよび電界効果トランジスタを含む、能動的構造は、電流の流れを制御する。ドーピングおよび電界または基本電流の印加のレベルを変化させることによって、トランジスタは、電流の流れを推進または制限する。抵抗器、コンデンサ、およびインダクタを含む、受動的構造は、種々の電気的機能を果たすために必要な電圧と電流との間の関係を生じる。受動および能動的構造は、半導体素子が高速計算および他の有用な機能を果たすことを可能にする回路を形成するように、電気的に接続される。
【０００８】
半導体素子は概して、２つの複雑な製造工程、すなわち、それぞれ何百ものステップを潜在的に伴う、フロントエンド製造およびバックエンド製造を使用して製造される。フロントエンド製造は、半導体ウエハの表面上の複数のダイの形成を伴う。各ダイは、典型的には同一であり、能動および受動的構成要素を電気的に接続することによって形成される回路を含有する。バックエンド製造は、完成したウエハから個別ダイを単一化することと、構造的支持および環境的隔離を提供するようにダイをパッケージ化することとを伴う。
【０００９】
半導体製造の１つの目標は、より小型の半導体素子を生産することである。より小型の素子は、典型的には、より少ない電力を消費し、より高い性能を有し、より効率的に生産することができる。加えて、より小型の半導体素子は、より小型の最終製品に望ましい、より小さい設置面積を有する。小さいダイサイズは、より小型で高密度の能動および受動的構成要素を伴うダイをもたらす、フロントエンド工程の改良によって達成することができる。バックエンド工程は、電気的相互接続およびパッケージ化材料の改良によって、より小さい設置面積を伴う半導体素子パッケージをもたらしてもよい。
【００１０】
従来のフリップチップ型パッケージでは、半導体ダイは、基板に対面するダイの能動側を伴うパッケージ基板に載置される。従来、基板の中の回路とのダイの中の回路の相互接続は、ダイ上の相互接続パッドのアレイに取り付けられ、しばしば基板上のキャプチャパッドと呼ばれる、相互接続パッドの対応する相補的アレイに接着される、バンプによって行われる。
【００１１】
集積回路上の電子特徴の面密度が極めて増加しており、回路特徴のより大きい密度を有する半導体ダイもまた、パッケージ基板との相互接続のための部位のより大きい密度を有してもよい。
【００１２】
パッケージは、パッケージと基礎回路との間の第２レベル相互接続によって、プリント回路板またはマザーボード等の基礎回路に接続される。第２レベル相互接続は、フリップチップ相互接続よりも大きいピッチを有し、そのため、基板上のルーティングは、従来、扇形に広がる。有意な技術的進歩が、細い線および空間の構築を可能にしてきた。隣接するパッドの間の間隔は、アレイの中のより内側のキャプチャパッドから脱出することができるトレースの数を限定する。パッケージのダイおよび外部ピンの下のキャプチャパッド間の扇形に広がったルーティングは、従来、パッケージ基板内の複数の金属層上に形成される。複雑な相互接続アレイについては、パッケージ上でダイパッドと第２レベル相互接続との間のルーティングを達成するために、複数の層を有する基板を必要とすることができる。
【００１３】
多層基板は高価であり、従来のフリップチップ構築物では、基板のみが、典型的には、パッケージ費用の半分以上を形状する。多層基板の高い費用は、主流製品におけるフリップチップ技術の拡散を制限する要因となっている。ルーティングが短距離の遮蔽されていない配線と、信号伝送経路中の配線層間のビアとを含むため、エスケープルーティングパターンは、典型的には、付加的な電気的寄生を導入する。電気的寄生は、パッケージ性能を有意に制限し得る。
【００１４】
フリップチップ相互接続は、対応するキャプチャパッドの噛合面上に、バンプ、例えば、はんだバンプを接合する、溶融工程を使用することによって行うことができ、バンプオンキャプチャパッド（ＢＯＣ）相互接続と呼ばれる。２つの特徴がＢＯＣ設計において明白であり、第１に、比較的大型のキャプチャパッドが、ダイ上のバンプと噛合するために必要とされ、第２に、絶縁材料、典型的には、はんだマスクが、相互接続工程中にはんだの流れを閉じ込めるために必要とされる。はんだマスク開口部は、キャプチャパッドにおける溶解はんだの輪郭を画定し、すなわち、はんだマスクが画定され、またははんだ輪郭は、マスク開口部によって画定されなくてもよく、すなわち、非はんだマスクが画定される。後者の場合、はんだマスク開口部は、キャプチャパッドよりも有意に大きい。はんだマスク開口部を画定するための技法には、はんだマスク画定バンプ構成に対する幅広い公差範囲があるため、マスク開口部がパッドの噛合面上に位置することを確実にするように、キャプチャパッドは、大型でなければならず、典型的には、マスク開口部の設計サイズよりも大幅に大きくなければならない。非はんだマスク画定バンプ構成については、はんだマスク開口部は、キャプチャパッドよりも大きくなければならない。キャプチャパッドの幅または直径は、トレース幅より２倍から４倍広くなり得る。キャプチャパッドのより大きい幅は、最上基板層上のルーティング空間の大幅な損失をもたらす。具体的には、エスケープルーティングピッチは、基板技術が提供できる最も細いトレースピッチよりもはるかに大きい。しばしば、ダイの設置面積の下で、問題のパッドから出て来る短いスタブおよびビアを用いて、有意数のパッドが下部基板層上で送られなければならない。
【００１５】
従来のはんだマスク画定ＢＯＣ相互接続の典型的な実施例では、キャプチャパッドは、約１４０μｍの直径を有し、はんだマスク開口部は、約９０μｍの直径を有し、ルーティングトレースは、幅約２５〜３０μｍである。ダイパッドへのバンプの取付のための噛合面の直径、つまり、バンプとダイパッドとの間の界面の場所は、約９０μｍの直径を有するものとして、はんだマスク開口部によって画定される。
【００１６】
従来のＢＯＣ相互接続層が、フリップチップパッケージの部分１０および２０として、図１および２に示されている。図１の部分断面図は、図２の線１−１’に沿って、パッケージ基板表面と平行な平面で得られている。図２の部分断面図は、図２の線２−２’に沿って、パッケージ基板表面と垂直な面で得られている。ある特徴は、透明であるかのように示されているが、図１の特徴の多くは、重複特徴によって部分的に隠されている。
【００１７】
図１および２では、パッケージ基板のダイ取付面は、基板１２上の誘電層上に形成される金属または層を含む。金属層は、トレースまたはリード１３およびキャプチャパッド１４を形成するようにパターン化される。絶縁層またははんだマスク１６は、基板１２のダイ取付面を覆う。はんだマスク１６は通常、キャプチャパッド１４の噛合面を露出したままにするようにフォトレジストによってパターン化される、感光性材料である。半導体ダイ１８の能動側のパッドに取り付けられた相互接続バンプ１５は、ダイ上の回路と基板上のリードとの間に適切な電気的相互接続を形成するように、基板１２上の対応するキャプチャパッド１４の噛合面に接合される。リフローされたはんだが電気接続を確立するように冷却された後、相互接続を機械的に安定させ、ダイと基板との間の特徴を保護するように、アンダーフィル材料１７が、半導体ダイ１８と基板１２との間の空間に導入される。
【００１８】
図１は、破線１１によって示されるダイの縁の位置を横断し、ダイ設置面積から離れて、それぞれのキャプチャパッド１４から送られた基板１２の上部金属層の中の信号エスケープトレース１３を示す。信号トレース１３は、約１１２マイクロメートル（μｍ）のエスケープピッチＰＥを有することができる。３０μｍ／３０μｍ設計規則が、図１に示されるような構造のトレース１３に典型的である。トレース１３は、名目上は幅３０μｍであり、３０μｍほども密接して離間させることができる。キャプチャパッド１４は、典型的には、トレース幅よりも３倍大きく、キャプチャパッドは、名目上は９０μｍの幅または直径を有する。はんだマスクの開口部は、パッドよりも大きく、１３５μｍの公称幅または直径を有する。
【００１９】
図１および２は、非はんだマスク画定はんだ輪郭を示す。ダイ上のバンプの可融性材料が融解するにつれて、溶解はんだは、リードおよびキャプチャパッドの金属を湿潤させる傾向があり、はんだは、覆い隠されていない隣接金属表面上で流出する傾向がある。はんだは、隣接リード１３に沿って流れる傾向があり、ここで、はんだの流れは、図１の位置１９におけるはんだマスクによって制限される。パッドにおける非はんだマスク画定はんだ輪郭が図２で明白であり、図中、バンプ１５の部分２９は、キャプチャパッド１４の側面上、かつ基板１２の誘電層の表面へと下方に流れたものとして示されている。非はんだマスク画定輪郭は、表面を覆い、かつキャプチャパッドの側面を覆う下方へのはんだの流れを制限せず、かなり過剰なはんだがパッドにない限り、基板の誘電体表面が、典型的には溶解はんだによって可湿性ではないという事実によって、はんだの流れが制限される。図１に示された配設におけるキャプチャパッドの密度の下限は、いくつかある要因の中で特に、信頼性のある狭いマスク構造を作製するマスク形成技術の能力、および隣接するマスク開口部の間にマスク構造を提供する必要性によって決定される。エスケープ密度の下限は、加えて、いくつかある要因の中で特に、より周辺に位置するキャプチャパッドの間に送られる、より中心に位置するキャプチャパッドからのエスケープ線の必要性によって決定される。
【００２０】
図３は、図２と同様の断面図で、はんだマスク画定はんだ輪郭を示す。半導体ダイ３８は、基板３２の誘電層のダイ取付側で金属層をパターン化することによってトレースまたはリード３３とともに形成された、キャプチャパッド３４の噛合面上にバンプ３５によって付加されて示されている。リフローされたはんだが電気接続を確立するように冷却された後、相互接続を機械的に安定させ、ダイと基板との間の特徴を保護するように、アンダーフィル材料３７が、ダイ３８と基板３２との間の空間に導入される。ここでは、キャプチャパッド３４は、図１および２の実施例よりも幅広く、はんだマスク開口部は、キャプチャパッドよりも小さいため、はんだマスク材料は、位置３９で示されるようなキャプチャパッドの側面および噛合面の一部、ならびにリード３３を覆う。バンプ３５が、それぞれのキャプチャパッド３４の噛合面と接触させられ、次いで、融解させられると、はんだ輪郭の形状がキャプチャパッド３４上のマスク開口部の形状および寸法によって画定されるように、はんだマスク材料３６は、溶解はんだの流れを制限する。
【発明の概要】
【課題を解決するための手段】
【００２１】
電気的機能性または製造信頼性に影響を及ぼすことなく、トレースルーティング密度を増加させるように、基板上の相互接続部位を最小限化する必要性が存在する。したがって、一実施形態では、本発明は、半導体ダイの表面上に形成された複数の複合バンプを有する、半導体ダイを提供するステップと、基板を提供するステップと、エスケープルーティング密度を増加させるための平面図から、伝導性トレースと平行な縁を有する相互接続部位を伴って基板上に複数の伝導性トレースを形成するステップとを含む、半導体素子を作製する方法。複合バンプは、可融性部分および非可融性部分を有する。複合バンプは、相互接続部位よりも幅広い。方法はさらに、可融性部分が相互接続部位の頂面および側面を覆うように、複合バンプの可融性部分を相互接続部位に接着するステップと、半導体ダイと基板との間で複合バンプの周囲に封入材を堆積させるステップとを含む。
【００２２】
別の実施形態では、本発明は、半導体ダイを提供するステップと、基板を提供するステップと、エスケープルーティング密度を増加させるための平面図から、伝導性トレースと平行な縁を有する相互接続部位を伴って基板上に複数の伝導性トレースを形成するステップと、基板上で半導体ダイと相互接続部位との間に複数の相互接続構造を形成するステップと、相互接続構造が相互接続部位の頂面および側面を覆うように、相互接続構を相互接続部位に接着するステップと、半導体ダイと基板との間に封入材を堆積させるステップとを含む、半導体素子を作製する方法。
【００２３】
別の実施形態では、本発明は、半導体ダイを提供するステップと、基板を提供するステップと、エスケープルーティング密度を増加させるための平面図から、伝導性トレースと平行な縁を有する相互接続部位を伴って基板上に複数の伝導性トレースを形成するステップと、基板上で半導体ダイと相互接続部位との間に複数の相互接続構造を形成するステップと、相互接続構造が相互接続部位の頂面および側面を覆うように、相互接続構を相互接続部位に接着するステップとを含む、半導体素子を作製する方法。
【００２４】
別の実施形態では、本発明は、半導体ダイを備える半導体素子である。複数の伝導性トレースが、エスケープルーティング密度を増加させるための平面図から、伝導性トレースと平行な縁を有する相互接続部位を伴って基板上に形成される。
複数の相互接続構造が、基板上で半導体ダイと相互接続部位との間に形成される。相互接続構造は、相互接続部位に接着される。封入材が、半導体ダイと基板との間に堆積させられる。
【００２５】
例えば、本発明は以下の項目を提供する。
（項目１）
半導体ダイの表面上に形成された複数の複合バンプを有する、半導体ダイを提供するステップであって、上記複合バンプは、可融性部分および非可融性部分を有する、ステップと、
基板を提供するステップと、
エスケープルーティング密度を増加させるための平面図から、伝導性トレースと平行な縁を有する相互接続部位を伴って上記基板上に複数の伝導性トレースを形成するステップであって、上記複合バンプは、上記相互接続部位よりも幅広い、ステップと、
上記可融性部分が上記相互接続部位の頂面および側面を覆うように、上記複合バンプの上記可融性部分を上記相互接続部位に接着するステップと、
上記半導体ダイと基板との間で上記複合バンプの周囲に封入材を堆積させるステップと
を含む、半導体素子を作製する方法。
（項目２）
上記複合バンプの上記非可融性部分は、金、銅、ニッケル、鉛はんだ、または鉛スズ合金を含む、上記項目のいずれかに記載の方法。
（項目３）
上記複合バンプの上記可融性部分は、スズ、無鉛合金、スズ銀合金、スズ・銀・銅合金、スズ・銀・インジウム合金、共晶はんだ、または銀、銅、あるいは鉛を伴う他のスズ合金を含む、上記項目のいずれかに記載の方法。
（項目４）
上記相互接続部位は、上記伝導性トレースの幅より１．２倍小さい幅を有する、上記項目のいずれかに記載の方法。
（項目５）
上記相互接続部位から離れた上記基板の領域上にマスキング層を形成するステップをさらに含む、上記項目のいずれかに記載の方法。
（項目６）
上記複合バンプは、先細である、上記項目のいずれかに記載の方法。
（項目７）
半導体ダイを提供するステップと、
基板を提供するステップと、
エスケープルーティング密度を増加させるための平面図から、伝導性トレースと平行な縁を有する相互接続部位を伴って上記基板上に複数の伝導性トレースを形成するステップと、
上記基板上で上記半導体ダイと上記相互接続部位との間に複数の相互接続構造を形成するステップと、
上記相互接続構造が上記相互接続部位の頂面および側面を覆うように、上記半導体ダイと基板との間に相互接続構造を形成するステップと、
上記相互接続構造が上記相互接続部位の頂面および側面を覆うように、上記相互接続構を上記相互接続部位に接着するステップと、
上記半導体ダイと基板との間に封入材を堆積させるステップと
を含む、半導体素子を作製する方法。
（項目８）
上記相互接続部位は、上記伝導性トレースの幅より１．２倍小さい幅を有する、上記項目のいずれかに記載の方法。
（項目９）
上記相互接続構造は、可融性部分と、非可融性部分とを含む、上記項目のいずれかに記載の方法。
（項目１０）
上記相互接続構造の上記非可融性部分は、金、銅、ニッケル、鉛はんだ、または鉛スズ合金を含む、上記項目のいずれかに記載の方法。
（項目１１）
上記相互接続構造の上記可融性部分は、スズ、無鉛合金、スズ銀合金、スズ・銀・銅合金、スズ・銀・インジウム合金、共晶はんだ、または銀、銅、あるいは鉛を伴う他のスズ合金を含む、上記項目のいずれかに記載の方法。
（項目１２）
上記相互接続構造は、伝導柱と、上記伝導柱上に形成されるバンプとを含む、上記項目のいずれかに記載の方法。
（項目１３）
上記相互接続構造は、バンプを含む、上記項目のいずれかに記載の方法。
（項目１４）
半導体ダイを提供するステップと、
基板を提供するステップと、
エスケープルーティング密度を増加させるための平面図から、伝導性トレースと平行な縁を有する相互接続部位を伴って上記基板上に複数の伝導性トレースを形成するステップと、
上記基板上で上記半導体ダイと上記相互接続部位との間に複数の相互接続構造を形成するステップと、
上記相互接続構造が上記相互接続部位の頂面および側面を覆うように、上記相互接続構を上記相互接続部位に接着するステップと
を含む、半導体素子を作製する方法。
（項目１５）
上記相互接続部位は、上記伝導性トレースの幅より１．２倍小さい幅を有する、上記項目のいずれかに記載の方法。
（項目１６）
上記半導体ダイと基板との間に封入材を堆積させるステップをさらに含む、上記項目のいずれかに記載の方法。
（項目１７）
上記相互接続構造は、可融性部分と、非可融性部分とを含む、上記項目のいずれかに記載の方法。
（項目１８）
上記相互接続構造の上記非可融性部分は、金、銅、ニッケル、鉛はんだ、または鉛スズ合金を含む、上記項目のいずれかに記載の方法。
（項目１９）
上記相互接続構造の上記可融性部分は、スズ、無鉛合金、スズ銀合金、スズ・銀・銅合金、スズ・銀・インジウム合金、共晶はんだ、または銀、銅、あるいは鉛を伴う他のスズ合金を含む、上記項目のいずれかに記載の方法。
（項目２０）
上記相互接続構造は、伝導柱と、上記伝導柱上に形成されるバンプとを含む、上記項目のいずれかに記載の方法。
（項目２１）
半導体ダイと、
基板と、
エスケープルーティング密度を増加させるための平面図から、伝導性トレースと平行な縁を有する相互接続部位を伴って上記基板上に形成される、複数の伝導性トレースと、
上記基板上で上記半導体ダイと相互接続部位との間に形成される、複数の相互接続構造であって、上記相互接続部位に接着される、相互接続構造と、
上記半導体ダイと基板との間に堆積させられる、封入材と
を備える、半導体素子。
（項目２２）
上記相互接続構造の上記非可融性部分は、金、銅、ニッケル、鉛はんだ、または鉛スズ合金を含む、上記項目のいずれかに記載の半導体素子。
（項目２３）
上記相互接続構造の上記可融性部分は、スズ、無鉛合金、スズ銀合金、スズ・銀・銅合金、スズ・銀・インジウム合金、共晶はんだ、または銀、銅、あるいは鉛を伴う他のスズ合金を含む、上記項目のいずれかに記載の半導体素子。
（項目２４）
上記相互接続部位は、上記伝導性トレースの幅より１．２倍小さい幅を有する、上記項目のいずれかに記載の半導体素子。
（項目２５）
上記相互接続構造は、伝導柱と、上記伝導柱上に形成されるバンプとを含む、上記項目のいずれかに記載の半導体素子。
【００２６】
（摘要）
半導体素子は、半導体ダイの表面上に形成された複数の複合バンプを伴う半導体ダイを有する。複合バンプは、伝導柱および伝導柱上に形成されるバンプ等の、可融性部分および非可融性部分を有することができる。複合バンプはまた、先細にすることもできる。伝導性トレースは、エスケープルーティング密度を増加させるための平面図から、伝導性トレースと平行な縁を有する相互接続部位を伴って基板上に形成される。相互接続部位は、伝導性トレースの幅より１．２倍小さい幅を有することができる。複合バンプは、相互接続部位よりも幅広い。複合バンプの可融性部分は、可融性部分が相互接続部位の頂面および側面を覆うように、相互接続部位に接着される。封入材が、半導体ダイと基板との間で複合バンプの周囲に堆積させられる。
【図面の簡単な説明】
【００２７】
【図１】図１は、パッケージ基板表面の平面と平行な従来のバンプオンキャプチャパッドフリップチップ相互接続を図示する。
【図２】図２は、パッケージ基板表面の平面と垂直な従来のバンプオンキャプチャパッドフリップチップ相互接続を図示する。
【図３】図３は、パッケージ基板表面の平面と垂直な従来のバンプオンキャプチャパッドフリップチップ相互接続の一部分を図示する。
【図４】図４は、その表面に載置された異なる種類のパッケージを伴うＰＣＢを図示する。
【図５ａ】図５ａ−５ｃは、ＰＣＢに載置された代表的な半導体パッケージのさらなる詳細を図示する。
【図５ｂ】図５ａ−５ｃは、ＰＣＢに載置された代表的な半導体パッケージのさらなる詳細を図示する。
【図５ｃ】図５ａ−５ｃは、ＰＣＢに載置された代表的な半導体パッケージのさらなる詳細を図示する。
【図６】図６は、パッケージ基板表面の平面と平行なＢＯＬフリップチップ相互接続を図示する。
【図７】図７は、パッケージ基板表面の平面と垂直な図６のＢＯＬフリップチップ相互接続を図示する。
【図８】図８は、パッケージ基板表面の平面と平行な第２のＢＯＬフリップチップ相互接続を図示する。
【図９】図９は、パッケージ基板表面の平面と垂直な図８のＢＯＬフリップチップ相互接続を図示する。
【図１０】図１０は、パッケージ基板表面の平面と平行な第３のＢＯＬフリップチップ相互接続を図示する。
【図１１】図１１は、パッケージ基板表面の平面と平行な第４のＢＯＬフリップチップ相互接続を図示する。
【図１２ａ】図１２ａ−１２ｃは、ＢＯＬフリップチップ相互接続を作製するための工程を図示する。
【図１２ｂ】図１２ａ−１２ｃは、ＢＯＬフリップチップ相互接続を作製するための工程を図示する。
【図１２ｃ】図１２ａ−１２ｃは、ＢＯＬフリップチップ相互接続を作製するための工程を図示する。
【図１３ａ】図１３ａ−１３ｄは、ＢＯＬフリップチップ相互接続を作製するための工程のさらなる詳細を図示する。
【図１３ｂ】図１３ａ−１３ｄは、ＢＯＬフリップチップ相互接続を作製するための工程のさらなる詳細を図示する。
【図１３ｃ】図１３ａ−１３ｄは、ＢＯＬフリップチップ相互接続を作製するための工程のさらなる詳細を図示する。
【図１３ｄ】図１３ａ−１３ｄは、ＢＯＬフリップチップ相互接続を作製するための工程のさらなる詳細を図示する。
【図１４】図１４は、ＢＯＬフリップチップ相互接続を作製するための工程の力または温度スケジュールを図示する。
【図１５】図１５は、複合バンプを有するＢＯＬフリップチップ相互接続を図示する。
【図１６ａ】図１６ａ−１６ｈは、基板上の伝導性トレースに接着するための、半導体ダイ上に形成された種々の相互接続構造を図示する。
【図１６ｂ】図１６ａ−１６ｈは、基板上の伝導性トレースに接着するための、半導体ダイ上に形成された種々の相互接続構造を図示する。
【図１６ｃ】図１６ａ−１６ｈは、基板上の伝導性トレースに接着するための、半導体ダイ上に形成された種々の相互接続構造を図示する。
【図１６ｄ】図１６ａ−１６ｈは、基板上の伝導性トレースに接着するための、半導体ダイ上に形成された種々の相互接続構造を図示する。
【図１６ｅ】図１６ａ−１６ｈは、基板上の伝導性トレースに接着するための、半導体ダイ上に形成された種々の相互接続構造を図示する。
【図１６ｆ】図１６ａ−１６ｈは、基板上の伝導性トレースに接着するための、半導体ダイ上に形成された種々の相互接続構造を図示する。
【図１６ｇ】図１６ａ−１６ｈは、基板上の伝導性トレースに接着するための、半導体ダイ上に形成された種々の相互接続構造を図示する。
【図１６ｈ】図１６ａ−１６ｈは、基板上の伝導性トレースに接着するための、半導体ダイ上に形成された種々の相互接続構造を図示する。
【図１７ａ】図１７ａ−１７ｇは、伝導性トレースに接着された半導体ダイおよび相互接続構造を図示する。
【図１７ｂ】図１７ａ−１７ｇは、伝導性トレースに接着された半導体ダイおよび相互接続構造を図示する。
【図１７ｃ】図１７ａ−１７ｇは、伝導性トレースに接着された半導体ダイおよび相互接続構造を図示する。
【図１７ｄ】図１７ａ−１７ｇは、伝導性トレースに接着された半導体ダイおよび相互接続構造を図示する。
【図１７ｅ】図１７ａ−１７ｇは、伝導性トレースに接着された半導体ダイおよび相互接続構造を図示する。
【図１７ｆ】図１７ａ−１７ｇは、伝導性トレースに接着された半導体ダイおよび相互接続構造を図示する。
【図１７ｇ】図１７ａ−１７ｇは、伝導性トレースに接着された半導体ダイおよび相互接続構造を図示する。
【図１８ａ】図１８ａ−１８ｄは、伝導性トレースに接着された楔形の相互接続構造を伴う半導体ダイを図示する。
【図１８ｂ】図１８ａ−１８ｄは、伝導性トレースに接着された楔形の相互接続構造を伴う半導体ダイを図示する。
【図１８ｃ】図１８ａ−１８ｄは、伝導性トレースに接着された楔形の相互接続構造を伴う半導体ダイを図示する。
【図１８ｄ】図１８ａ−１８ｄは、伝導性トレースに接着された楔形の相互接続構造を伴う半導体ダイを図示する。
【図１９ａ】図１９ａ−１９ｄは、伝導性トレースに接着された半導体ダイおよび相互接続構造の別の実施形態を図示する。
【図１９ｂ】図１９ａ−１９ｄは、伝導性トレースに接着された半導体ダイおよび相互接続構造の別の実施形態を図示する。
【図１９ｃ】図１９ａ−１９ｄは、伝導性トレースに接着された半導体ダイおよび相互接続構造の別の実施形態を図示する。
【図１９ｄ】図１９ａ−１９ｄは、伝導性トレースに接着された半導体ダイおよび相互接続構造の別の実施形態を図示する。
【図２０ａ】図２０ａ−２０ｃは、伝導性トレースに接着された階段状バンプおよびスタッドバンプ相互接続構造を図示する。
【図２０ｂ】図２０ａ−２０ｃは、伝導性トレースに接着された階段状バンプおよびスタッドバンプ相互接続構造を図示する。
【図２０ｃ】図２０ａ−２０ｃは、伝導性トレースに接着された階段状バンプおよびスタッドバンプ相互接続構造を図示する。
【図２１ａ】図２１ａ−２１ｂは、伝導性ビアを伴う伝導性トレースを図示する。
【図２１ｂ】図２１ａ−２１ｂは、伝導性ビアを伴う伝導性トレースを図示する。
【図２２ａ】図２２ａ−２２ｃは、半導体ダイと基板との間の鋳型アンダーフィルを図示する。
【図２２ｂ】図２２ａ−２２ｃは、半導体ダイと基板との間の鋳型アンダーフィルを図示する。
【図２２ｃ】図２２ａ−２２ｃは、半導体ダイと基板との間の鋳型アンダーフィルを図示する。
【図２３】図２３は、半導体ダイと基板との間の別の鋳型アンダーフィルを図示する。
【図２４】図２４は、鋳型アンダーフィルの後の半導体ダイおよび基板を図示する。
【図２５ａ】図２５ａ−２５ｇは、開放はんだ位置合わせを伴う伝導性トレースの種々の配設を図示する。
【図２５ｂ】図２５ａ−２５ｇは、開放はんだ位置合わせを伴う伝導性トレースの種々の配設を図示する。
【図２５ｃ】図２５ａ−２５ｇは、開放はんだ位置合わせを伴う伝導性トレースの種々の配設を図示する。
【図２５ｄ】図２５ａ−２５ｇは、開放はんだ位置合わせを伴う伝導性トレースの種々の配設を図示する。
【図２５ｅ】図２５ａ−２５ｇは、開放はんだ位置合わせを伴う伝導性トレースの種々の配設を図示する。
【図２５ｆ】図２５ａ−２５ｇは、開放はんだ位置合わせを伴う伝導性トレースの種々の配設を図示する。
【図２５ｇ】図２５ａ−２５ｇは、開放はんだ位置合わせを伴う伝導性トレースの種々の配設を図示する。
【図２６ａ】図２６ａ−２６ｂは、伝導性トレース間にパッチを伴う開放はんだ位置合わせを図示する。
【図２６ｂ】図２６ａ−２６ｂは、伝導性トレース間にパッチを伴う開放はんだ位置合わせを図示する。
【図２７】図２７は、鋳型アンダーフィル中に封入材を拘束するマスキング層ダムを伴うＰＯＰを図示する。
【発明を実施するための形態】
【００２８】
類似数字が同一または同様の要素を表す図を参照して、以下の説明における１つ以上の実施形態で、本発明を説明する。本発明の目的を達成するための最良の様態に関して本発明を説明するが、以下の開示および図面によって支持されるような添付の請求項およびそれらの同等物によって定義されるような、本発明の精神および範囲内に含まれてもよい、代替案、修正、および同等物を網羅するよう意図されていることが、当業者によって理解されるであろう。
【００２９】
半導体素子は、概して、フロントエンド製造およびバックエンド製造といった、２つの複雑な製造工程を使用して製造される。フロントエンド製造は、半導体ウエハの表面上の複数のダイの形成を伴う。ウエハ上の各ダイは、機能的電気回路を形成するように電気的に接続される、能動および受動的電気構成要素を含有する。トランジスタおよびダイオード等の能動的電気構成要素は、電流の流れを制御する能力を有する。コンデンサ、インダクタ、抵抗器、および変圧器等の受動的電気構成要素は、電気的回路機能を果たすために必要な電圧と電流との間の関係を生じる。
【００３０】
受動的および能動的構成要素は、ドーピング、堆積、フォトリソグラフィ、エッチング、および平坦化を含む、一連の工程ステップによって、半導体ウエハの表面上に形成される。ドーピングは、イオン注入または熱拡散等の技法によって、半導体材料に不純物を導入する。ドーピング工程は、能動素子の半導体材料の電気伝導性を修正し、半導体材料を絶縁材や導体に転換し、または、電界または基本電流に応じて、半導体材料の伝導性を動的に変化させる。トランジスタは、電界または基本電流の印加時に、トランジスタが電流の流れを推進または制限することを可能にするように、必要に応じて配設された様々な種類および程度のドーピングの領域を含有する。
【００３１】
能動的および受動的構成要素は、異なる電気特性を伴う材料の層によって形成される。層は、堆積させられている材料の種類によって部分的に決定される、種々の堆積技法によって形成することができる。例えば、薄膜堆積は、化学蒸着（ＣＶＤ）、物理蒸着（ＰＶＤ）、電解めっき、および無電解めっき工程を伴うことができる。各層は、概して、能動的構成要素、受動的構成要素、または構成要素間の電気接続の複数部分を形成するようにパターン化される。
【００３２】
層は、パターン化される層上に、感光性材料、例えば、フォトレジストの堆積を伴う、フォトリソグラフィを使用してパターン化することができる。パターンは、光を使用して、フォトマスクからフォトレジストに転写することができる。光を受けるフォトレジストパターンの部分は、溶剤を使用して除去され、パターン化される下位層の複数部分を露出する。フォトレジストの残りの部分が除去され、パターン化した層を残す。代替として、いくつかの種類の材料は、無電解または電解めっき等の技法を使用して、以前の堆積／エッチング工程によって形成された領域または空隙の中に、材料を直接堆積させることによってパターン化される。
【００３３】
既存のパターン上に材料の薄膜を堆積させることにより、下層パターンを誇張し、不均一な平面を作成することができる。より小型で密集した能動および受動的構成要素を生産するために、均一な平面が必要とされる。ウエハの表面から材料を除去し、均一な平面を生産するために、平坦化を使用することができる。平坦化は、研磨パッドでウエハの表面を研磨することを伴う。研削材および腐食性化学物質が、研磨中にウエハの表面に加えられる。研削材の機械的作用および化学物質の腐食作用の組み合わせは、不規則なトポグラフィを除去し、均一な平面をもたらす。
【００３４】
バックエンド製造は、完成したウエハを個別ダイに切断または単一化し、次いで、構造的支持および環境的隔離のためにダイをパッケージ化することを指す。ダイを単一化するために、ウエハは、鋸通路またはスクライブと呼ばれるウエハの非機能的領域に沿って、分割され、破断される。ウエハは、レーザ切断ツールまたは鋸刃を使用して単一化される。単一化の後に、個別ダイは、他のシステム構成要素との相互接続のために、ピンまたは接触パッドを含むパッケージ基板に載置される。次いで、半導体ダイ上に形成される接触パッドは、パッケージ内の接触パッドに接続される。電気的接続は、はんだバンプ、スタッドバンプ、伝導性ペースト、またはワイヤボンドで行うことができる。封入材または他の成形材料が、物理的支持および電気的隔離を提供するようにパッケージ上に堆積させられる。次いで、完成したパッケージが電気システムに挿入され、半導体素子の機能性が他のシステム構成要素に利用可能となる。
【００３５】
図４は、その表面上に載置された複数の半導体パッケージを伴うチップキャリア基板またはプリント回路板（ＰＣＢ）５２を有する電子デバイス５０を図示する。電子デバイス５０は、用途に応じて、１種類の半導体パッケージまたは複数の種類の半導体パッケージを有することができる。例証の目的で、異なる種類の半導体パッケージが図３に示されている。
【００３６】
電子デバイス５０は、１つ以上の電気的機能を果たすために半導体パッケージを使用する、独立型システムとなり得る。代替として、電子デバイス５０は、より大型のシステムの従属構成要素となり得る。例えば、電子デバイス５０は、携帯電話、携帯情報端末（ＰＤＡ）、デジタルビデオカメラ（ＤＶＣ）、または他の電子通信デバイスの一部となり得る。代替として、電子デバイス５０は、グラフィックカード、ネットワークインターフェースカード、またはコンピュータに挿入することができる他の信号処理カードとなり得る。半導体パッケージは、マイクロプロセッサ、メモリ、特定用途向け集積回路（ＡＳＩＣ）、論理回路、アナログ回路、ＲＦ回路、個別素子、または他の半導体ダイあるいは電気構成要素を含むことができる。小型化および減量は、これらの製品が市場によって受け入れられるために不可欠である。半導体素子間の距離は、より高い密度を達成するように減少しなければならない。
【００３７】
図４では、ＰＣＢ５２は、ＰＣＢ上に載置された半導体パッケージの構造的支持および電気的相互接続のための一般的基板を提供する。伝導性信号トレース５４は、蒸発、電解めっき、無電解めっき、スクリーン印刷、または他の好適な金属堆積工程を使用して、ＰＣＢ５２の表面上または層内に形成される。信号トレース５４は、半導体パッケージ、載置された構成要素、および他の外部システム構成要素のそれぞれの間の電気通信を提供する。トレース５４はまた、半導体パッケージのそれぞれへの電力および接地接続も提供する。
【００３８】
いくつかの実施形態では、半導体素子は、２つのパッケージ化レベルを有する。第１レベルのパッケージ化は、半導体ダイを中間キャリアに機械的かつ電気的に取り付けるための技法である。第２レベルのパッケージ化は、中間キャリアをＰＣＢに機械的かつ電気的に取り付けることを伴う。他の実施形態では、半導体素子は、ダイがＰＣＢに機械的かつ電気的に直接載置される、第１レベルのパッケージ化のみを有してもよい。
【００３９】
例証の目的で、ワイヤボンドパッケージ５６およびフリップチップ５８を含む、数種類の第１レベルのパッケージ化が、ＰＣＢ５２上に示されている。加えて、ボールグリッドアレイ（ＢＧＡ）６０、バンプチップキャリア（ＢＣＣ）６２、デュアルインラインパッケージ（ＤＩＰ）６４、ランドグリッドアレイ（ＬＧＡ）６６、マルチチップモジュール（ＭＣＭ）６８、クワッドフラットノンリードパッケージ（ＱＦＮ）７０、およびクアワッドフラットッケージ７２を含む、数種類の第２レベルのパッケージ化が、ＰＣＢ５２上に載置されて示されている。システム要件に応じて、第１および第２レベルのパッケージ化様式の任意の組み合わせ、ならびに他の電子構成要素を伴って構成される、半導体パッケージの任意の組み合わせを、ＰＣＢ５２に接続することができる。いくつかの実施形態では、電子デバイス５０が、単一の取り付けられた半導体パッケージを含む一方で、他の実施形態は、複数の相互接続されたパッケージを要求する。単一の基板上で１つ以上の半導体パッケージを組み合わせることによって、製造業者は、事前に作製された構成要素を電子デバイスおよびシステムに組み込むことができる。半導体パッケージが洗練された機能性を含むため、より安価の構成要素および合理化された製造工程を使用して、電子デバイスを製造することができる。結果として生じるデバイスは、故障する可能性が低く、製造することがあまり高価ではなく、消費者にとってより低い費用をもたらす。
【００４０】
図５ａ−５ｃは、例示的な半導体パッケージを示す。図５ａは、ＰＣＢ５２上に載置されたＤＩＰ６４のさらなる詳細を図示する。半導体ダイ７４は、ダイ内に形成され、ダイの電気的設計に従って電気的に相互接続される、能動素子、受動素子、伝導層、および誘電層として実装される、アナログまたはデジタル回路を含有する能動領域を含む。例えば、回路は、１つ以上のトランジスタ、ダイオード、インダクタ、コンデンサ、抵抗器、および半導体ダイ７４の能動領域内に形成される他の回路要素を含むことができる。接触パッド７６は、アルミニウム（Ａｌ）、銅（Ｃｕ）、スズ（Ｓｎ）、ニッケル（Ｎｉ）、金（Ａｕ）、または銀（Ａｇ）等の伝導性材料の１つ以上の層であり、半導体ダイ７４内に形成される回路要素に電気的に接続される。ＤＩＰ６４の組立中に、半導体ダイ７４は、金・シリコン共晶層、または熱エポキシあるいはエポキシ樹脂等の接着材料を使用して、中間キャリア７８に載置される。パッケージ本体は、ポリマーまたはセラミック等の絶縁性パッケージ化材料を含む。導体リード８０およびボンドワイヤ８２は、半導体ダイ７４とＰＣＢ５２との間の電気的相互接続を提供する。封入材８４は、湿気および粒子がパッケージに進入し、ダイ７４またはボンドワイヤ８２を汚染することを防止することによって、環境保護のためにパッケージ上に堆積させられる。
【００４１】
図５ｂは、ＰＣＢ５２上に載置されたＢＣＣ６２のさらなる詳細を図示する。半導体ダイ８８は、アンダーフィルまたはエポキシ樹脂接着材料９２を使用して、キャリア９０上に載置される。ボンドワイヤ９４は、接触パッド９６および９８の間の第１レベルのパッケージ化相互接続を提供する。成形化合物または封入材１００は、デバイスに対する物理的支持および電気的隔離を提供するように、半導体ダイ８８およびボンドワイヤ９４上に堆積させられる。接触パッド１０２は、酸化を防止するように、電解めっきまたは無電解めっき等の好適な金属堆積工程を使用して、ＰＣＢ５２の表面上に形成される。接触パッド１０２は、ＰＣＢ５２の中の１つ以上の伝導性信号トレース５４に電気的に接続される。バンプ１０４は、ＢＣＣ６２の接触パッド９８とＰＣＢ５２の接触パッド１０２との間に形成される。
【００４２】
図５ｃでは、半導体ダイ５８は、フリップチップ様式の第１レベルのパッケージ化で、表を下にして中間キャリア１０６に載置される。半導体ダイ５８の能動領域１０８は、ダイの電気的設計に従って形成される、能動素子、受動素子、伝導層、および誘電層として実装される、アナログまたはデジタル回路を含有する。例えば、回路は、１つ以上のトランジスタ、ダイオード、インダクタ、コンデンサ、抵抗器、および能動領域１０８内の他の回路要素を含むことができる。半導体ダイ５８は、バンプ１１０を通してキャリア１０６に電気的かつ機械的に接続される。
【００４３】
ＢＧＡ６０は、バンプ１１２を使用して、ＢＧＡ様式の第２レベルのパッケージ化でＰＣＢ５２に電気的かつ機械的に接続される。半導体ダイ５８は、バンプ１１０、信号線１１４、およびバンプ１１２を通して、ＰＣＢ５２の中の伝導性信号トレース５４に電気的に接続される。成形化合物または封入材１１６は、デバイスに対する物理的支持および電気的隔離を提供するように、半導体ダイ５８およびキャリア１０６上に堆積させられる。フリップチップ半導体素子は、信号伝搬距離を縮小し、静電容量を低下させ、全体的な回路性能を向上させるために、半導体ダイ５８上の能動素子からＰＣＢ５２上の伝導トラックまでの短い電気伝導経路を提供する。別の実施形態では、半導体ダイ５８は、中間キャリア１０６を伴わずにフリップチップ様式の第１レベルのパッケージ化を使用して、ＰＣＢ５２に機械的かつ電気的に直接接続することができる。
【００４４】
フリップチップ型半導体ダイでは、従来のキャプチャパッド上よりもむしろ、狭い相互接続パッド上に直接、相互接続バンプを接続することによって、相互接続が達成される。狭いパッドの幅は、狭いパッド上に接続される相互接続バンプの基礎直径に従って選択される。具体的には、狭いパッドの幅は、相互接続バンプの基礎直径よりも小さく、すなわち、約２０％から約８０％の範囲である。本フリップチップ相互接続は、基板上のトレースのより効率的なルーティングを提供する。信号ルーティングは、基板の中の層の数を低減するように、完全に基板の単一の金属層の中で形成することができる。単一層の中で信号トレースを形成することにより、基板が満たさなければならないビア、線、および空間の設計規則のうちのいくつかの緩和を可能にする。基板の単純化は、フリップチップパッケージの全体的費用を多いに削減する。バンプオンナローパッド（ＢＯＮＰ）構造もまた、基板設計からビアおよびスタブ等の特徴を排除するのに役立ち、信号伝送のためのマイクロストリップ制御インピーダンス電気環境を可能にし、それにより、性能を向上させる。
【００４５】
フリップチップ相互接続は、ダイ上の相互接続パッドに取り付けられ、基板上の対応する狭い相互接続パッド上に噛合されたバンプを有する。フリップチップパッケージは、能動表面中の相互接続パッドに取り付けられたバンプを有するダイと、バンプが狭いパッド上に噛合される、ダイ取付面中に狭い相互接続パッドを有する基板とを含む。ＢＯＮＰ相互接続は、工程の中の再溶融段階中に溶解はんだを閉じ込め、より狭い相互接続幾何学形状を可能にするはんだマスクの必要性を回避するように、はんだマスクを使用せずに形成される。
【００４６】
図６および７は、図４および５ａ−５ｃに関して、それぞれ、図６および７の線７−７’および６−６’に沿った、基板表面と平行な平面で得られた概略部分断面図で、バンプオンリード（ＢＯＬ）フリップチップ相互接続をそれぞれ示す。ある特徴は、透明であるかのように示されている。相互接続は、基板上のそれぞれの狭いリードまたはトレース上にバンプを直接噛合することによって達成され、ＢＯＬ相互接続と呼ばれる。はんだマスク材料は、典型的には、そのような細い幾何学形状で分解することができず、いずれのはんだマスクも使用されない。その代わり、溶解はんだの流れを閉じ込める機能は、組立工程中にはんだマスクを伴わずに達成される。図７は、図６の線７−７’に沿ってパッケージ基板表面の平面と垂直な平面で得られた、図６のようなパッケージの部分断面図を示す。図８は、図９の線８−８’に沿ってパッケージ基板表面の平面と垂直な平面で得られた、図９のようなパッケージの部分断面図を示す。図９は、図８の線９−９’に沿ってパッケージ基板表面の平面と垂直な平面で得られた、図８のようなパッケージの部分断面図を示す。
【００４７】
ＢＯＬ基板のエスケープルーティングパターンが、図６および８に示されている。図６では、エスケープルーティングパターンは、その上で相互接続ボール用のダイ取付パッドがダイ周囲付近の列で形成される、半導体ダイ１２０に対して配設される。バンプ１２５は、破線１２１によって示されるダイ設置面積の縁付近の列で、エスケープトレース１２３上の対応する相互接続部位上に噛合される。図８では、エスケープルーティングは、その上でダイ取付パッドがダイ周囲付近の平行列のアレイで形成される、半導体ダイに対して配設される。バンプ１３５は、破線１３１によって示されるダイ設置面積の縁付近の相補的アレイで、エスケープトレース１３３上の対応する相互接続部位上に噛合される。
【００４８】
図６および８が図示されるように、ＢＯＬ相互接続を使用して達成可能であるルーティング密度は、基板技術によって提供される最も細いトレースピッチに相当することができる。一実施形態では、トレース上の相互接続部位の幅は、トレースの幅より１．２倍小さい。ルーティング密度は、図１−３で説明されるように、従来のＢＯＣ配設で達成されるよりも有意に高い。従来のキャプチャパッドは、典型的には、トレースまたはリード幅の２倍から４倍幅広い。
【００４９】
バンピングおよび接着ピッチが非常に細くなければならないため、ＢＯＬ配設は、組立工程にとって難題をもたらす。図８の周辺アレイ版のＢＯＬでは、バンプは、エリアアレイ上に配設され、より大型のバンピングおよび接着ピッチ用のより大型の空間を提供し、組立工程にとっての技術的難題を軽減する。アレイの実施形態でさえも、基板上のルーティングトレースは、周辺列配設と同じ有効ピッチである。アレイ配設は、細いエスケープルーティングピッチの利点を犠牲にすることなく、細いピッチバンピングおよび接着の負担を軽減する。
【００５０】
図６および７は、基板誘電層１２２のダイ取付面上で金属層をパターン化することによって形成される、トレースまたはリード１２３を示す。半導体ダイ１２８の電気的相互接続は、リード１２３上にダイ上のバンプ１２５を直接接合することによって行われる。同様に、図８および９は、基板誘電層１３２のダイ取付面上で金属層をパターン化することによって形成される、トレースまたはリード１３３を示す。信号エスケープトレースは、破線１３１によって示されるダイの縁の位置を横断し、ダイ設置面積から離れて送られる。半導体ダイ１３８の電気的相互接続は、リード１３３上にダイ上のバンプ１３５を直接接合することによって行われる。信号エスケープトレース１３６は、ダイ設置面積の内部に向かった列で、相互接続部位からダイの縁の位置を横断して送られ、相互接続部位のより周辺の列上のバンプ１３５の間を通る。
【００５１】
図６、７、８、および９のＢＯＬ相互接続構造は、はんだマスクを必要とせず、いくつかの方法のうちのいずれかによって生産することができる。無はんだマスク実装では、相互接続バンプは、ダイの能動側の相互接続パッド上に付加される。基板の上部ダイ取付面は、特定のダイ上のバンプの配設とともに相互接続のために適宜に応じてトレースを提供するようにパターン化された、上部金属層を有する。いずれのキャプチャパッドも必要とされないため、パターン化したトレースまたはリードは、ダイ上のバンプの配設を補完するパターンに対応する部位を通って辿る必要しかない。一実施形態では、相互接続工程の溶融相中にはんだの流れを閉じ込めるために、封入樹脂接着剤が採用される。
【００５２】
図１０および１１は、基板表面と平行な平面で得られた概略断面図で、ＢＯＬフリップチップ相互接続の一部分の２つの実施例を示す。ある特徴は、透明であるかのように示されている。この場合、約８０μｍから９０μｍの範囲の公称マスク開口部直径を有することができる、はんだマスク１４４が提供される。はんだマスク材料は、そのようなピッチで分解することができ、特に、基板は、９０μｍの開口部を有し、かつプラスまたはマイナス２５μｍの整合公差を有するはんだマスクで、比較的安価に作製することができる。いくつかの実施形態では、４金属層積層等の積層基板が使用される。トレースは、約９０μｍのピッチとなり得て、相互接続部位は、１７０μｍのエリアアレイの中にあり得て、破線１４０によって示されるダイ接地面積の縁を横断する、約９０μｍの有効エスケープピッチを提供する。
【００５３】
図１０では、電気的相互接続は、基板１４３のダイ取付面上の誘電層上にパターン化された狭いリードまたはトレース１４２上の相互接続部位１４１上に、バンプを直接噛合することによって達成される。一実施形態では、相互接続部位１４１の幅は、トレース１４２の幅より１．２倍小さい。パッドがなく、はんだマスク１４４は、マスク開口部１４５の境界内でバンプ材料の流れを制限する働きをし、バンプ材料が可湿リード１４２に沿って相互接続部位１４１から離れて流れることを防止する。加えて、はんだマスクは、リード間に溶解バンプ材料の流れを閉じ込める。
【００５４】
図１１では、狭いリードまたはトレース１４６は、基板１４７のダイ取付面上の誘電層上でパターン化される。一実施形態では、相互接続のための可融性媒体を提供するように、はんだペーストがリード１４６の相互接続部位１４８上に堆積させられる。はんだマスク１５０の開口部１４９は、ペーストを画定する働きをする。ペーストは、必要であれば、バンプに接触する均一な表面を提供するように、分注され、リフローされ、鋳造される。はんだペーストは、図１０を参照して上記で説明されるように、基板を使用した組立中に適用することができる。代替として、基板には、組立の前に好適にパターン化されるペーストを提供することができる。無電解めっきおよび電気めっき技法を含む、相互接続部位にはんだを選択的に塗布する他のアプローチを、リード上はんだの実施形態で採用することができる。リード上はんだ構成は、相互接続のための追加はんだ量を提供し、したがって、より高い製品収量を提供することができ、また、より高いダイスタンドオフを提供することもできる。
【００５５】
したがって、いくつかの実施形態では、有機基板上でのセラミック基板との相互接続のために使用される、鉛の含有量が高いはんだ等の、リード上はんだ構成が、高溶融温度バンプを有するダイの相互接続のために採用される。はんだペーストは、低い溶融温度を有するように選択することができるので、リフロー中に有機基板が損傷されない。そのような実施形態で相互接続を形成するために、高溶融相互接続バンプがリード上はんだ部位と接触させられ、再溶融がリード上のはんだをバンプに融合する。リード上はんだ工程とともに、非折り畳み式バンプが使用される場合、少量のはんだしか各相互接続に存在せず、非折り畳み式バンプがアセンブリの折り畳みを防止するという事実によって、はんだの変位または流れが制限されるため、事前塗布された接着剤は必要とされない。他の実施形態では、リード上はんだ構成は、共晶はんだバンプを有するダイの相互接続のために採用される。
【００５６】
ＢＯＬ相互接続を行うための一実施形態が、図１２ａ−１２ｃで図式的に示されている。図１２ａでは、基板１５１は、ダイ取付面１５２上に誘電層および金属層を有する。金属層は、回路、特に、ダイ取付面上に相互接続のための部位を有するトレースまたはリード１５３を提供するようにパターン化される。基板１５１は、支持材に対面するダイ取付面１５２の反対側に基板表面１５５を伴って、キャリアまたはステージ１５４上で支持される。多量の封入樹脂１５６が基板１５１のダイ取付面１５２上に分注され、リード１５３上の相互接続部位を覆う。半導体ダイ１５７は、能動側１５９のダイパッドに取り付けられたバンプ１５８を有する。バンプ１５８は、リード１５３の噛合面に接触する可融性材料を含む。チャック１６１を含むピックアンドプレースツール１６０は、ダイの背面１６２とのチャックの接触によって、半導体ダイ１５７を持ち上げる。ピックアンドプレースツール１６０を使用して、半導体ダイ１５７は、基板１５１のダイ取付面に向かったダイの能動側を伴って、基板１５２に対面して位置付けられる。バンプ１５８が基板上のトレースまたはリード１５３上の対応する相互接続部位に接触するように、半導体ダイ１５７および基板１５１は、整合され、矢印Ｍによって示されるように相互に向かって移動させられる。図１２ｂに示されるように、リード１５３上の相互接続部位における噛合面１６３上にバンプ１５８を押し付けるように、力Ｆが印加される。力は、リード１５３上の相互接続部位においてバンプ１５８と噛合面１６３との間から接着剤１５６を変位させるのに十分でなければならない。バンプ１５８は、バンプの接触面上および／またはリードの噛合面上の酸化膜を破る、力によって変形させることができる。バンプ１５８の変形は、バンプの可融性材料を、リード１５３の最上部上に、かつ縁を覆って、押し付けさせる。接着剤１５６は、選択された温度まで加熱することによって部分的に硬化される。この段階で、接着剤１５６は、部分的に硬化される必要しかなく、つまり、接着剤と伝導性トレース１５３との間の界面に沿った溶解はんだの流れを後に妨げるのに十分な程度まで硬化される。バンプ１５８の可融性材料は、融解させられ、次いで、再凝固させられ、バンプとリード１５３との間に冶金相互接続を形成する。接着剤１５６は、図１２ｃに示されるように、ダイ台を完成させ、噛合面１６３における電気的相互接続を確保するように硬化される。したがって、図８と同様の構成で、バンプ１５８とリード１５３上の対応する相互接続部位との間に電気的相互接続が形成される。他のリード１６４は、他の断面図で可視的となる、他の位置で相互接続される。接着剤１５６の硬化は、はんだを融解させる前、またはそれと同時に、またはその後に完了することができる。典型的には、接着剤１５６は、熱硬化性接着剤であり、工程中の任意の段階における硬化の程度は、温度を調節することによって制御される。構成要素は、ピックアンドプレースツール上のチャックの温度を上昇させることによって、または基板支持材の温度を上昇させることによって、加熱し、硬化することができる。
【００５７】
工程が、図１３ａ−１３ｄでさらに詳細に示されている。図１３ａでは、基板１７０は、伝導性トレース１７２を伴うダイ取付面を有し、トレース上の相互接続部位は、接着剤１７４で覆われる。半導体ダイ１７６は、ダイの能動側が基板１７０のダイ取付側に対面するように、基板１７０に関して位置付けられ、ダイ上のバンプ１７８がトレース１７２上の対応する噛合面と整合されるように、矢印Ａによって整合される。半導体ダイ１７６および基板１７０は、バンプがトレース上のそれぞれの噛合面に接触するように、相互に向かって移動させられる。図１３ｂでは、バンプ１７８およびトレース１７２を相互に向かって動かすように力が印加され、接着剤１７４を変位し、噛合面１８０上に、かつトレースの縁を覆って、バンプを変形させる。トレース１７２上のバンプ１７８の変形は、バンプの接触面およびトレースの噛合面上の酸化膜を破り、良好な電気的接続を確立する。トレース１７２の縁を覆うバンプ１７８の変形は、良好な一時的機械接続を確立するのに役立つ。トレース１８２の相互接続部位は、図１３ｂの平面の外にある。図１３ｃの接着剤１７４を部分的に硬化させるように、熱が印加される。図１３ｄに示されるように、バンプの可融性材料を融解させ、接着剤１７４の硬化を完成させるのに十分にバンプ１７８の温度を上昇させるように、付加的な熱が印加される。したがって、バンプ１７８の冶金相互接続が、リード１７２上の相互接続部位における噛合面１８０上で形成される。硬化した接着剤は、ダイ台を安定させる。
【００５８】
代替実施形態では、基板よりもむしろ、ダイ表面に、またはダイ表面上のバンプに、接着剤を再塗布することができる。接着剤は、貯留部に溜めることができる。多量の接着剤がバンプ上で担持されるように、ダイの能動側をプールに浸し、除去することができる。ピックアンドプレースツールを使用して、基板のダイ取付面に向かったダイの能動側を伴って、支持された基盤に対面してダイが位置付けられる。ダイおよび基板は、バンプが基板上の対応するトレースまたはリードに接触するように、整合させられ、相互に向かって移動させられる。そのような方法は、参照することにより本明細書に組み込まれる、米国特許第６，７８０，６８２号で説明されている。押し進め、硬化させ、融解させる工程は、上記で説明されるように実行される。
【００５９】
工程の力または温度スケジュールが、図１４で図式的に示されている。工程は、力または温度、あるいは両方を使用することができる。時間は、水平軸上で左から右に流れる。力プロファイル１８４は、太い実線として示され、温度プロファイル１８６は、点線として示されている。温度プロファイルは、８０〜９０℃の範囲の温度から始まる。力プロファイルは、本質的にゼロの力から始まる。初期時間ｔｉから始まり、力は、部分１８８の間にＦｉから変位／変形力Ｆｄまで急速に増加させられ、部分１９０の間のある時間にわたって、その力で保持される。力Ｆｄは、バンプとリードの噛合面との間から離れて接着剤を変位させるのに十分である。力Ｆｄは、噛合面上にバンプの可融性部分を変形させ、酸化膜を破り、良好な金属間接続を形成するのに十分である。いくつかの実施形態では、バンプは、リードの縁上を流れて、クリープ変形と呼ばれる、バンプおよび狭いパッドの機械的相互係止を確立する。必要とされる力の総量は、バンプ材料および寸法、ならびにバンプの数に依存する。
【００６０】
温度もまた、部分１９２の間に初期温度Ｔｉからゲル温度Ｔｇまで急速に上昇させられる。ゲル温度Ｔｇは、接着剤をゲルまで部分的に硬化させるのに十分な温度である。温度傾斜は、Ｆｄに到達した瞬間の後、かつＴｇに到達する前に、短い遅延時間ｔｄｅｆがあるように設定され、上昇した力が接着剤を変位させ、接着剤の部分的硬化が始まる前にバンプを変形させることを可能にするのに十分長い。アセンブリは、接着剤の部分的硬化を達成するのに十分な時間ｔｇｅｌにわたって、変位／変形圧力Ｆｄで、かつゲル温度Ｔｇで、部分１９０および１９４の間に保持される。接着剤は、十分に堅くなるべきであるため、後に、はんだ再溶融相中に良好なバンプ外形を維持することができ、つまり、バンプの溶解可融性材料の望ましくない変位、またはリードに沿った溶解可融性材料の流動を防止するように十分堅い。
【００６１】
いったん接着剤が十分な程度まで部分的に硬化すると、部分１９５の間に、十室的にゼロの力、または構成要素の重量のみまで、圧力を急速に下降させることができる。次いで、温度は、部分１９６の間に、バンプの可融性部分を再溶融させるのに十分な温度Ｔｍまで急速にさらに上昇させられ、アセンブリは、部分１９８の間に、トレース上にはんだ再溶融を完全に形成するのに十分な、好ましくは、必ずしも完全ではないが実質的に接着剤を硬化させるのに十分な時間ｔｍｅｌｔ／ｃｕｒｅにわたって、再溶融温度Ｔｍで保持される。温度は、部分２００の間に、初期温度Ｔｉまで、最終的には周囲温度まで下降させられる。図１４で概説された工程は、５〜１０秒の期間にわたって、その経過を辿る。
【００６２】
図１４の接着剤は、無流動アンダーフィル材料となり得る。フリップチップ相互接続に対するいくつかのアプローチでは、冶金相互接続が最初に形成され、次いで、ダイと基板との間の空間に、アンダーフィル材料が流入させられる。無流動アンダーフィル材料は、半導体ダイおよび基板が接合される前に塗布され、無流動アンダーフィル材料は、リード上へのバンプの接近によって、かつダイおよび基板の対向表面によって変位される。無流動アンダーフィル材料用の接着剤は、高速ゲル化接着剤、つまり、約１〜２秒の期間中にゲル温度で十分にゲル化する材料である。無流動アンダーフィル接着剤用の材料は、非伝導性ペーストを含む。
【００６３】
複合バンプ等の代替バンプ構造を、ＢＯＬ相互接続で採用することができる。複合バンプは、リフロー条件下で折り畳み式である１つと、リフロー条件下で実質的に非折り畳み式である１つとを含む、異なるバンプ材料でできている２つの部分を有する。非折り畳み式部分は、ダイ上の相互接続部位に取り付けられる。非折り畳み式部分に対する典型的な材料は、高い鉛の含有量を有する、種々のはんだを含む。折り畳み式部分は、非折り畳み式部分に接合され、リードと接続を行うのは折り畳み式部分である。複合バンプの折り畳み式部分に対する典型的な材料は、共晶はんだを含む。
【００６４】
図１５は、複合バンプを採用するＢＯＬ相互接続を示す。半導体ダイ２０２は、非折り畳み式部分２０６および折り畳み式部分２０８を含む、複合バンプ２０４を伴うダイの能動側に、ダイパッドを有する。折り畳み式部分２０８は、共晶はんだまたは比較的低温溶融のはんだとなり得る。折り畳み式部分２０８は、リード２１０の噛合面に接触し、リード上のバンプの可融性部分の変形が所望される場合には、バンプの折り畳み式部分は、採用される力の条件下で変形可能である。非折り畳み式部分２０６は、半導体ダイ２０２が処理中に基板２１２に対する圧力下で動かされると変形せず、工程のリフロー相中に融解しない。非折り畳み式部分２０６は、半導体ダイ２０２の能動表面と基板２１２のダイ取付面との間にスタンドオフ距離を提供するように、寸法決定することができる。
【００６５】
図６、７、８、および９に示されるようなバンプは、必ずしも完全折り畳み式バンプである必要はない。これらの図に示された構造は、代替として、複合バンプを使用して、または上記で説明されるようなリード上はんだ方法を使用して、作製されてもよい。
【００６６】
図１６−２１は、図６−１５で説明されるようなＢＯＬ相互接続構造とともに使用することができる、種々の相互接続構造を伴う他の実施形態を説明する。図１６ａは、構造的支持のために、シリコン、ゲルマニウム、ガリウムヒ素、リン化インジウム、または炭化ケイ素等のベース基板材料２２２を伴う半導体ウエハ２２０を示す。複数の半導体ダイまたは構成要素２２４は、上記で説明されるような鋸通路２２６によって分離されるウエハ２２０上に形成される。
【００６７】
図１６ｂは、半導体ウエハ２２０の一部分の断面図を示す。各半導体ダイ２２４は、ダイ内に形成され、ダイの電気的設計および機能に従って電気的に相互接続される、能動素子、受動素子、伝導層、および誘電層として実装される、アナログまたはデジタル回路を含有する、裏面２２８および能動表面２３０を含む。例えば、回路は、デジタル信号プロセッサ（ＤＳＰ）、ＡＳＩＣ、メモリ、または他の信号処理回路等のアナログ回路またはデジタル回路を実装するように、１つ以上のトランジスタ、ダイオード、および能動表面２３０内に形成される他の回路要素を含んでもよい。半導体ダイ２２４はまた、ＲＦ信号処理のために、インダクタ、コンデンサ、および抵抗器等の集積受動素子（ＩＰＤ）を含有してもよい。一実施形態では、半導体ダイ２２４は、フリップチップ型半導体ダイである。
【００６８】
導電性層２３２は、ＰＶＤ、ＣＶＤ、電解めっき、無電解めっき工程、または他の好適な金属堆積工程を使用して、能動表面２３０上に形成される。伝導層２３２は、Ａｌ、Ｃｕ、Ｓｎ、Ｎｉ、Ａｕ、Ａｇ、または他の好適な導電性材料の１つ以上の層となり得る。伝導性層２３２は、能動表面２３０上の回路に電気的に接続される接触パッドまたはバンプパッドとして動作する。
【００６９】
図１６ｃは、接触パッド２３２上に形成される相互接続構造を伴う半導体ウエハ２２０の一部分を示す。導電性バンプ材料２３４は、蒸発、電解めっき、無電解めっき、ボールドロップ、またはスクリーン印刷工程を使用して、接触パッド３３２上に堆積させられる。バンプ材料２３４は、随意的な流束溶液とともに、Ａｌ、Ｓｎ、Ｎｉ、Ａｕ、Ａｇ、Ｐｂ、Ｂｉ、Ｃｕ、はんだ、およびそれらの組み合わせとなり得る。例えば、バンプ材料２３４は、共晶Ｓｎ／Ｐｂ、鉛の含有量が高いはんだ、または無鉛はんだとなり得る。バンプ材料２３４は、略柔軟であり、約２００グラムの垂直荷重と同等の力の下で、約２５マイクロメートル（μｍ）より大きい塑性変形を受ける。バンプ材料２３４は、好適な取付または接着工程を使用して、接触パッド２３２に接着される。例えば、バンプ材料２３４を接触パッド２３２に圧縮接着することができる。バンプ材料２３４はまた、図１６ｄに示されるように、球状ボールまたはバンプ２３６を形成するように、その融点を上回って材料を加熱することによって、リフローすることもできる。いくつかの用途では、バンプ２３６は、接触パッド２３２への電気的接続を向上させるように、２回リフローされる。バンプ２３６は、接触パッド２３２上に形成することができる１種類の相互接続構造を表す。相互接続構造はまた、スタッドバンプ、マイクロバンプ、または他の電気的相互接続も使用することができる。
【００７０】
図１６ｅは、非可融性または非折り畳み式部分２４０と、可融性または折り畳み式部分２４２とを含む、複合バンプ２３８として接触パッド２３２上に形成される相互接続構造の別の実施形態を示す。可融性性または折り畳み式および非可融性性または非折り畳み式の属性は、リフロー条件に関しバンプ２３８に対して定義される。非可融性部分２４０は、Ａｕ、Ｃｕ、Ｎｉ、鉛の含有量が高いはんだ、または鉛スズ合金となり得る。可融性部分２４２は、Ｓｎ、無鉛合金、Ｓｎ−Ａｇ合金、Ｓｎ−Ａｇ−Ｃｕ合金、Ｓｎ−Ａｇ−インジウム（Ｉｎ）合金、共晶はんだ、Ａｇ、Ｃｕ、またはＰｂを伴うスズ合金、または比較的低温溶融のはんだとなり得る。一実施形態では、１００μｍの接触パッド２３２の幅または直径を考慮すると、非可融性部分２４０は、高さが約４５μｍであり、可融性部分２４２は、高さが約３５μｍである。
【００７１】
図１６ｆは、伝導柱２４６上のバンプ２４４として接触パッド２３２上に形成される相互接続構造の別の実施形態を示す。バンプ２４４は、可融性性または折り畳み式であり、伝導柱２４６は、非可融性性または非折り畳み式である。可融性性または折り畳み式および非可融性性または非折り畳み式の属性は、リフロー条件に関して定義される。バンプ２４４は、Ｓｎ、無鉛合金、Ｓｎ−Ａｇ合金、Ｓｎ−Ａｇ−Ｃｕ合金、Ｓｎ−Ａｇ−Ｉｎ合金、共晶はんだ、Ａｇ、Ｃｕ、またはＰｂを伴うスズ合金、または比較的低温溶融のはんだとなり得る。伝導柱２４６は、Ａｕ、Ｃｕ、Ｎｉ、鉛の含有量が高いはんだ、または鉛スズ合金となり得る。一実施形態では、伝導柱２４６は、Ｃｕ柱であり、バンプ２４４は、はんだキャップである。１００μｍの接触パッド２３２の幅または直径を考慮すると、伝導柱２４６は、高さが約４５μｍであり、バンプ２４４は、高さが約３５μｍである。
【００７２】
図１６ｇは、凹凸２５０を伴うバンプ材料２４８として接触パッド２３２上に形成される相互接続構造の別の実施形態を示す。バンプ材料２４８は、バンプ材料２３４と同様に、破断に対する低い降伏強度および高い伸長を伴って、リフロー条件下で軟質および変形可能である。凹凸２５０は、めっき表面仕上げで形成され、例証の目的で、図中では誇張されて示されている。凹凸２５０の規模は、概して、約１〜２５μｍである。凹凸はまた、バンプ２３６、複合バンプ２３８、およびバンプ２４４上に形成することもできる。
【００７３】
図１６ｈでは、半導体ウエハ２２０は、鋸刃またはレーザ切断ツール２５２を使用して、鋸通路２２６を通して個別半導体ダイ２２４に単一化される。
【００７４】
図１７ａは、伝導性トレース２５６を伴う基板またはＰＣＢ２５４を示す。基板２５４は、片面ＦＲ５積層または２面ＢＴ樹脂積層となり得る。半導体ダイ２２４は、バンプ材料２３４が伝導性トレース２５６上の相互接続部位と整合されるように位置付けられる（図２５ａ−３５ｇ参照）。代替として、バンプ材料２３４は、基板２５４上に形成される伝導性パッドまたは他の相互接続部位と整合させることができる。バンプ材料２３４は、伝導性トレース２５６よりも幅広い。一実施形態では、バンプ材料２３４は、１００μｍ未満の幅を有し、伝導性トレースまたはパッド２５６は、１５０μｍのバンプピッチに対して３５μｍの幅を有する。伝導性トレース２５６は、ルーティング密度を増加させるための、図６−１５で説明されるようなエスケープトレースおよび相互接続部位と同様である。
【００７５】
圧力または力Ｆは、伝導性トレース２５６上にバンプ材料２３４を押し付けるように、半導体ダイ２２４の裏面２２８に印加される。力Ｆは、高温で印加することができる。
バンプ材料２３４の柔軟性により、バンプ材料は、伝導性トレース２５６の頂面および側面の周囲で変形または押出し、ＢＯＬと呼ばれる。具体的には、圧力の印加は、約２００グラムの垂直荷重と同等の力Ｆの下で、約２５μｍより大きい塑性変形をバンプ材料２３４に受けさせ、図１７ｂに示されるように、伝導性トレースの頂面および側面を覆わせる。バンプ材料２３４はまた、バンプ材料を伝導性トレースと物理的接触させ、次いで、リフロー温度下でバンプ材料をリフローすることによって、伝導性トレース２５６に冶金接続することもできる。
【００７６】
伝導性トレース２５６をバンプ材料２３４よりも狭くすることによって、ルーティング密度および入出力計数を増加させるように伝導性トレースピッチを低減することができる。より狭い伝導性トレース２５６は、伝導性トレースの周囲のバンプ材料２３４を変形させるために必要な力Ｆを低減する。例えば、必要な力Ｆは、バンプ材料よりも幅広い伝導性トレースまたはパッドに対してバンプ材料を変形させるために必要な力の３０〜５０％であってもよい。より低い圧縮力Ｆは、細かいピッチ相互接続および小型ダイが、特定公差で共平面性を維持し、均一なｚ方向変形および高信頼性の相互接続結合を達成するために有用である。加えて、伝導性トレース２５６の周囲のバンプ材料２３４を変形させることにより、バンプをトレースに機械的に係止し、リフロー中のダイの移行またはダイの浮動を防止する。
【００７７】
図１７ｃは、半導体ダイ２２４の接触パッド２３２上に形成されるバンプ２３６を示す。半導体ダイ２２４は、バンプ２３６が伝導性トレース２５６上の相互接続部位と整合されるように位置付けられる。代替として、バンプ２３６は、基板２５４上に形成される伝導性パッドまたは他の相互接続部位と整合させることができる。バンプ２３６は、伝導性トレース２５６よりも幅広い。伝導性トレース２５６は、ルーティング密度を増加させるための、図６−１５で説明されるようなエスケープトレースおよび相互接続部位と同様である。
【００７８】
圧力または力Ｆは、伝導性トレース２５６上にバンプ２３６を押し付けるように、半導体ダイ２２４の裏面２２８に印加される。力Ｆは、高温で印加することができる。バンプ２３６の柔軟性により、バンプは、伝導性トレース２５６の頂面および側面の周囲で変形または押出する。具体的には、圧力の印加は、バンプ材料２３６に塑性変形を受けさせ、伝導性トレース２５６の頂面および側面を覆わせる。バンプ２３６はまた、リフロー温度下でバンプを伝導性トレースと物理的接触させることによって、伝導性トレース２５６に冶金接続することもできる。
【００７９】
伝導性トレース２５６をバンプ２３６よりも狭くすることによって、ルーティング密度および入出力計数を増加させるように伝導性トレースピッチを低減することができる。より狭い伝導性トレース２５６は、伝導性トレースの周囲のバンプ２３６を変形させるために必要な力Ｆを低減する。例えば、必要な力Ｆは、バンプよりも幅広い伝導性トレースまたはパッドに対してバンプを変形させるために必要な力の３０〜５０％であってもよい。より低い圧縮力Ｆは、細かいピッチ相互接続および小型ダイが、特定公差内で共平面性を維持し、均一なｚ方向変形および高信頼性の相互接続結合を達成するために有用である。加えて、伝導性トレース２５６の周囲のバンプ２３６を変形させることにより、バンプをトレースに機械的に係止し、リフロー中のダイの移行またはダイの浮動を防止する。
【００８０】
図１７ｄは、半導体ダイ２２４の接触パッド２３２上に形成される複合バンプ２３８を示す。半導体ダイ２２４は、複合バンプ２３８が伝導性トレース２５６上の相互接続部位と整合されるように位置付けられる。代替として、複合バンプ２３８は、基板２５４上に形成される伝導性パッドまたは他の相互接続部位と整合させることができる。複合バンプ２３８は、伝導性トレース２５６よりも幅広い。伝導性トレース２５６は、ルーティング密度を増加させるための、図６−１５で説明されるようなエスケープトレースおよび相互接続部位と同様である。
【００８１】
圧力または力Ｆは、伝導性トレース２５６上に可融性部分２４２を押し付けるように、半導体ダイ２２４の裏面３２８に印加される。力Ｆは、高温で印加することができる。可融性部分２４２の柔軟性により、可融性部分は、伝導性トレース２５６の頂面および側面の周囲で変形または押出する。具体的には、圧力の印加は、可融性部分２４２に塑性変形を受けさせ、伝導性トレース２５６の頂面および側面を覆わせる。複合バンプ２３８はまた、リフロー温度下で可融性部分２４２を伝導性トレースと物理的接触させることによって、伝導性トレース２５６に冶金接続することもできる。非可融性部分２４０は、圧力または温度の印加中に融解または変形せず、半導体ダイ２２４と基板２５４との間の垂直スタンドオフとして、その高さおよび形状を保持する。半導体ダイ２２４と基板２５４との間の付加的な変位は、噛合面間のさらに優れた共平面性公差を提供する。
【００８２】
リフロー工程中に、半導体ダイ２２４上の多数（例えば、数千）の複合バンプ２３８は、基板２５４の伝導性トレース２５６上の相互接続部位に取り付けられる。バンプ２３８のうちのいくつかは、特に、ダイ２２４が歪曲された場合に、伝導性トレース２５６に適正に接続できない場合がある。複合バンプ２３８は伝導性トレース２５６よりも幅広いことを思い出されたい。適正な力が印加されると、可融性部分２４２は、伝導性トレース２５６の頂面および側面の周囲で変形または押出し、複合バンプ２３８を伝導性トレースに係止する。機械的相互係止は、伝導性トレース２５６よりも軟質かつ柔軟であり、したがって、より大きい接触面積に対して伝導性トレースの頂面上および側面の周囲で変形する、可融性部分２４２の性質によって形成される。複合バンプ２３８と伝導性トレース２５６との間の機械的相互係止は、リフロー中にバンプを伝導性トレースに担持し、すなわち、バンプおよび伝導性トレースは、接触を失わない。したがって、伝導性トレース２５６に噛合する複合バンプ２３８は、バンプ相互接続の不具合を低減する。
【００８３】
図１７ｅは、半導体ダイ２２４の接触パッド２３２上に形成される伝導性柱２４６およびバンプ２４４を示す。半導体ダイ２２４は、バンプ２４４が伝導性トレース２５６上の相互接続部位と整合されるように位置付けられる。代替として、バンプ２４４は、基板２５４上に形成される伝導性パッドまたは他の相互接続部位と整合させることができる。バンプ２４４は、伝導性トレース２５６よりも幅広い。伝導性トレース２５６は、ルーティング密度を増加させるための、図６−１５で説明されるようなエスケープトレースおよび相互接続部位と同様である。
【００８４】
圧力または力Ｆは、伝導性トレース２５６上にバンプ２４４を押し付けるように、半導体ダイ２２４の裏面２２８に印加される。力Ｆは、高温で印加することができる。バンプ２４４の柔軟性により、バンプは、伝導性トレース２５６の頂面および側面の周囲で変形または押出する。具体的には、圧力の印加は、バンプ２４４に塑性変形を受けさせ、伝導性トレース２５６の頂面および側面を覆わせる。伝導性柱２４６およびバンプ２４４はまた、リフロー温度下でバンプを伝導性トレースと物理的接触させることによって、伝導性トレース２５６に冶金接続することもできる。伝導柱２４６は、圧力または温度の印加中に融解または変形せず、半導体ダイ２２４と基板２５４との間の垂直スタンドオフとして、その高さおよび形状を保持する。半導体ダイ２２４と基板２５４との間の付加的な変位は、噛合面間のさらに優れた共平面性公差を提供する。より幅広いバンプ２４４およびより狭い伝導性トレース２５６は、同様の低い必要圧縮力および機械的係止特徴、ならびにバンプ材料２３４およびバンプ２３６について上記で説明される利点を有する。
【００８５】
図１７ｆは、半導体ダイ２２４の接触パッド２３２上に形成される凹凸２５０を伴うバンプ材料２４８を示す。半導体ダイ２２４は、バンプ材料２４８が伝導性トレース２５６上の相互接続部位と整合されるように位置付けられる。代替として、バンプ材料２４８は、基板２５４上に形成される伝導性パッドまたは他の相互接続部位と整合させることができる。バンプ材料２４８は、伝導性トレース２５６よりも幅広い。圧力または力Ｆは、伝導性トレース２５６上にバンプ材料２４８を押し付けるように、半導体ダイ２２４の裏面２２８に印加される。力Ｆは、高温で印加することができる。バンプ材料２４８の柔軟性により、バンプは、伝導性トレース２５６の頂面および側面の周囲で変形または押出する。具体的には、圧力の印加は、バンプ材料２４８に塑性変形を受けさせ、伝導性トレース２５６の頂面および側面を覆わせる。加えて、凹凸２５０は、伝導性トレース２５６に冶金接続される。凹凸２５０は、約１〜２５μｍにサイズ決定される。
【００８６】
図１７ｇは、角度付きまたは傾斜側面を有する、台形伝導性レース２６０を伴う基板またはＰＣＢ２５８を示す。バンプ材料２６１は、半導体ダイ２２４の接触パッド２３２上に形成される。半導体ダイ２２４は、バンプ材料２６１が伝導性トレース２６０上の相互接続部位と整合されるように位置付けられる。代替として、バンプ材料２６１は、基板２５８上に形成される伝導性パッドまたは他の相互接続部位と整合させることができる。バンプ材料２６１は、伝導性トレース２６０よりも幅広い。伝導性トレース２６０は、ルーティング密度を増加させるための、図６−１５で説明されるようなエスケープトレースおよび相互接続部位と同様である。
【００８７】
圧力または力Ｆは、伝導性トレース２６０上にバンプ材料２６１を押し付けるように、半導体ダイ２２４の裏面２２８に印加される。力Ｆは、高温で印加することができる。バンプ材料２６１の柔軟性により、バンプ材料は、伝導性トレース２６０の頂面および側面の周囲で変形または押出する。具体的には、圧力の印加は、バンプ材料２６１に塑性変形を受けさせ、伝導性トレース２６０の頂面および角度付き側面を覆わせる。バンプ材料２６１はまた、バンプ材料を伝導性トレースと物理的接触させ、次いで、リフロー温度下でバンプ材料をリフローすることによって、伝導性トレース２６０に冶金接続することもできる。
【００８８】
図１８ａ−１８ｄは、半導体ダイ２２４、および非可融性または非折り畳み式部分２６４と、可融性または折り畳み式部分２６６とを有する、細長い複合バンプ２６２のＢＯＬ実施形態を示す。非可融性部分２６４は、Ａｕ、Ｃｕ、Ｎｉ、鉛の含有量が高いはんだ、または鉛スズ合金となり得る。可融性部分２６６は、Ｓｎ、無鉛合金、Ｓｎ−Ａｇ合金、Ｓｎ−Ａｇ−Ｃｕ合金、Ｓｎ−Ａｇ−Ｉｎ合金、共晶はんだ、Ａｇ、Ｃｕ、またはＰｂを伴うスズ合金、または比較的低温溶融のはんだとなり得る。非可融性部分２６４は、可融性部分２６６よりも大きい複合バンプ２６２の一部を構成する。非可融性部分２６４は、半導体ダイ２２４の接触パッド２３２に固定される。
【００８９】
半導体ダイ２２４は、図１８ａに示されるように、複合バンプ２６２が基板２７０上に形成された伝導性トレース２６８上の相互接続部位と整合されるように位置付けられる。複合バンプ２６２は、伝導性トレース２６８に沿って先細であり、すなわち、複合バンプは、伝導性トレース２６８の長さに沿って長く、伝導性トレースを横断して狭い、楔形を有する。複合バンプ２６２の先細側面は、伝導性トレース２６８の長さに沿って生じる。図１８ａの図は、伝導性トレース２６８と同一線上にある、短いほうの側面または狭小先細を示す。図１８ａに垂直である、図１８ｂの図は、楔形の複合バンプ２６２の長いほうの側面を示す。複合バンプ２６２の短いほうの側面は、伝導性トレース２６８よりも幅広い。可融性部分２６６は、図１８ｃおよび１８ｄに示されるように、圧力および／または熱によるリフローの印加時に、伝導性トレース２６８の周囲で折り重なる。非可融性部分２６４は、リフロー中に融解または変形せず、その形態および形状を保持する。非可融性部分２６４は、半導体ダイ２２４と基板２７０との間にスタンドオフを提供するように寸法決定することができる。Ｃｕ  ＯＳＰ等の仕上げを基板２７０に塗布することができる。伝導性トレース２６８は、ルーティング密度を増加させるための、図６−１５で説明されるようなエスケープトレースおよび相互接続部位と同様である。
【００９０】
リフロー工程中に、半導体ダイ２２４上の多数（例えば、数千）の複合バンプ２６２は、基板２７０の伝導性トレース２６８上の相互接続部位に取り付けられる。バンプ２６２のうちのいくつかは、特に、半導体ダイ２２４が歪曲された場合に、伝導性トレース２６８に適正に接続できない場合がある。複合バンプ２６２は伝導性トレース２６８よりも幅広いことを思い出されたい。適正な力が印加されると、可融性部分２６６は、伝導性トレース２６８の頂面および側面の周囲で変形または押出し、複合バンプ２６２を伝導性トレースに係止する。機械的相互係止は、伝導性トレース２６８よりも軟質かつ柔軟であり、したがって、より大きい接触面積に対して伝導性トレースの頂面および側面の周囲で変形する、可融性部分２６６の性質によって形成される。複合バンプ２６２の楔形は、図１８ａおよび１８ｃの短いほうの側面に沿ったピッチを犠牲にすることなく、バンプと伝導性トレースとの間、例えば、図１８ｂおよび１８ｄの長いほうの側面に沿った、接触面積を増加させる。複合バンプ２６２と伝導性トレース２６８との間の機械的相互係止は、リフロー中にバンプを伝導性トレースに担持し、すなわち、バンプおよび伝導性トレースは、接触を失わない。したがって、伝導性トレース２６８に噛合する複合バンプ２６２は、バンプ相互接続の不具合を低減する。
【００９１】
図１９ａ−１９ｄは、図１６ｃと同様である、接触パッド２３２上に形成されたバンプ材料２７４を伴う半導体ダイ２２４のＢＯＬ実施形態を示す。図１９ａでは、バンプ材料２７４は、略柔軟であり、約２００グラムの垂直荷重と同等の力の下で、約２５μｍより大きい塑性変形を受ける。バンプ材料２７４は、基板２７８上の伝導性トレース２７６よりも幅広い。複数の凹凸２８０は、約１〜２５μｍの高さで伝導性トレース２７６上に形成される。
【００９２】
半導体ダイ２２４は、バンプ材料２７４が伝導性トレース２７６上の相互接続部位と整合されるように位置付けられる。代替として、バンプ材料２７４は、基板２７８上に形成される伝導性パッドまたは他の相互接続部位と整合させることができる。圧力または力Ｆは、図１９ｂに示されるように、伝導性トレース２７６および凹凸２８０上にバンプ材料２７４を押し付けるように、半導体ダイ２２４の裏面２２８に印加される。力Ｆは、高温で印加することができる。バンプ材料２７４の柔軟性により、バンプ材料は、伝導性トレース２７６および凹凸２８０の頂面および側面の周囲で変形または押出する。具体的には、圧力の印加は、バンプ材料２７４に塑性変形を受けさせ、伝導性トレース２７６および凹凸２８０の頂面および側面を覆わせる。バンプ材料２７４の塑性流動は、バンプ材料と、伝導性トレース２７６および凹凸２８０の頂面および側面との間に、巨視的な機械的相互係止点を作成する。バンプ材料２７４の塑性流動は、伝導性トレース２７６および凹凸２８０の頂面および側面の周囲で生じるが、電気的短絡および他の欠陥を引き起こし得るので、過剰に基板２７８上に延在しない。バンプ材料と、伝導性トレース２７６および凹凸２８０の頂面および側面との間の機械的相互係止は、接着力を有意に増加させることなく、それぞれの表面間により大きい接触面積を伴って頑丈な接続を提供する。バンプ材料と、伝導性トレース２７６および凹凸２８０の頂面および側面との間の機械的相互係止はまた、カプセル化等の後続の製造工程中に横方向のダイの移行を低減する。
【００９３】
図１９ｃは、伝導性トレース２７６より狭いバンプ材料２７４を伴う別のＢＯＬ実施形態を示す。圧力または力Ｆは、伝導性トレース２７６および凹凸２８０上にバンプ材料２７４を押し付けるように、半導体ダイ２２４の裏面２２８に印加される。力Ｆは、高温で印加することができる。バンプ材料２７４の柔軟性により、バンプ材料は、伝導性トレース２７６および凹凸２８０の頂面上で変形または押出する。具体的には、圧力の印加は、バンプ材料２７４に塑性変形を受けさせ、伝導性トレース２７６および凹凸２８０の頂面を覆わせる。バンプ材料２７４の塑性流動は、バンプ材料と、伝導性トレース２７６および凹凸２８０の頂面との間に、巨視的な機械的相互係止点を作成する。バンプ材料と、伝導性トレース２７６および凹凸２８０の頂面との間の機械的相互係止は、接着力を有意に増加させることなく、それぞれの表面間により大きい接触面積を伴って頑丈な接続を提供する。バンプ材料と、伝導性トレース２７６および凹凸２８０の頂面との間の機械的相互係止はまた、カプセル化等の後続の製造工程中に横方向のダイの移行を低減する。
【００９４】
図１９ｄは、伝導性トレース２７６の縁上に形成されたバンプ材料２７４を伴う別のＢＯＬ実施形態を示し、すなわち、バンプ材料の一部は伝導性トレース上にあり、バンプ材料の一部は伝導性トレース上にない。圧力または力Ｆは、伝導性トレース２７６および凹凸２８０上にバンプ材料２７４を押し付けるように、半導体ダイ２２４の裏面２２８に印加される。力Ｆは、高温で印加することができる。バンプ材料２７４の柔軟性により、バンプ材料は、伝導性トレース２７６および凹凸２８０の頂面および側面上で変形または押出する。具体的には、圧力の印加は、バンプ材料２７４に塑性変形を受けさせ、伝導性トレース２７６および凹凸２８０の頂面および側面を覆わせる。バンプ材料２７４の塑性流動は、バンプ材料と、伝導性トレース２７６および凹凸２８０の頂面および側面との間に、巨視的な機械的相互係止を作成する。バンプ材料と、伝導性トレース２７６および凹凸２８０の頂面および側面との間の機械的相互係止は、接着力を有意に増加させることなく、それぞれの表面間により大きい接触面積を伴って頑丈な接続を提供する。バンプ材料と、伝導性トレース２７６および凹凸２８０の頂面および側面との間の機械的相互係止はまた、カプセル化等の後続の製造工程中に横方向のダイの移行を低減する。
【００９５】
図２０ａ−２０ｃは、図１６ｃと同様である、接触パッド２３２上に形成されたバンプ材料２８４を伴う半導体ダイ２２４のＢＯＬ実施形態を示す。先端２８６は、図２０ａに示されるように、バンプ材料２８４の本体よりも狭い先端２８６を伴う階段状バンプとして、バンプ材料２８４の本体から延在する。半導体ダイ２２４は、バンプ材料２８４が基板２９０上の伝導性トレース２８８上の相互接続部位と整合されるように位置付けられる。より具体的には、先端２８６は、伝導性トレース２８８上の相互接続部位上で中心に置かれる。代替として、バンプ材料２８４および先端２８６は、基板２９０上に形成される伝導性パッドまたは他の相互接続部位と整合させることができる。バンプ材料２８４は、基板２９０上の伝導性トレース２８８よりも幅広い。
【００９６】
伝導性トレース２８８は、略柔軟であり、約２００グラムの垂直荷重と同等の力の下で、約２５μｍより大きい塑性変形を受ける。圧力または力Ｆは、伝導性トレース２８８上に先端２８４を押し付けるように、半導体ダイ２２４の裏面２２８に印加される。力Ｆは、高温で印加することができる。伝導性トレース２８８の柔軟性により、伝導性トレースは、図２０ｂに示されるように、先端２８６の周囲で変形する。具体的には、圧力の印加は、伝導性トレース２８８に塑性変形を受けさせ、先端２８６の頂面および側面を覆わせる。
【００９７】
図２０ｃは、接触パッド２３２上に形成された丸いバンプ材料２９４を伴う別のＢＯＬ実施形態を示す。先端２９６は、バンプ材料２９４の本体から延在して、バンプ材料２９４の本体よりも狭い先端を伴うスタッドバンプを形成する。半導体ダイ２２４は、バンプ材料２９４が基板３００上の伝導性トレース２９８上の相互接続部位と整合されるように位置付けられる。より具体的には、先端２９６は、伝導性トレース２９８上の相互接続部位上で中心に置かれる。代替として、バンプ材料２９４および先端２９６は、基板３００上に形成される伝導性パッドまたは他の相互接続部位と整合させることができる。バンプ材料２９４は、基板３００上の伝導性トレース２９８よりも幅広い。
【００９８】
伝導性トレース２９８は、略柔軟であり、約２００グラムの垂直荷重と同等の力の下で、約２５μｍより大きい塑性変形を受ける。圧力または力Ｆは、伝導性トレース２９８上に先端２９６を押し付けるように、半導体ダイ２２４の裏面２２８に印加される。力Ｆは、高温で印加することができる。伝導性トレース２９８の柔軟性により、伝導性トレースは、先端２９６の周囲で変形する。具体的には、圧力の印加は、伝導性トレース２９８に塑性変形を受けさせ、先端２９６の頂面および側面を覆わせる。
【００９９】
図１７ａ−１７ｇ、１８ａ−１８ｄ、および１９ａ−１９ｄで説明される伝導性トレースもまた、図２０ａ−２０ｃで説明されるような柔軟材料となり得る。
【０１００】
図２１ａ−２１ｂは、図１６ｃと同様である、接触パッド２３２上に形成されたバンプ材料３０４を伴う半導体ダイ２２４のＢＯＬ実施形態を示す。バンプ材料３０４は、略柔軟であり、約２００グラムの垂直荷重と同等の力の下で、約２５μｍより大きい塑性変形を受ける。バンプ材料３０４は、基板３０８上の伝導性トレース３０６よりも幅広い。
伝導性ビア３１０は、図２１ａに示されるように、開口部３１２および伝導性側壁３１４を伴って伝導性トレース３０６を通して形成される。伝導性トレース３０６は、ルーティング密度を増加させるための、図６−１５で説明されるようなエスケープトレースおよび相互接続部位と同様である。
【０１０１】
半導体ダイ２２４は、バンプ材料３０４が伝導性トレース３０６上の相互接続部位と整合されるように位置付けられる（図２５−２５ｇ参照）。代替として、バンプ材料３０４は、基板３０８上に形成される伝導性パッドまたは他の相互接続部位と整合させることができる。圧力または力Ｆは、バンプ材料３０４を伝導性トレース３０６上に押し付け、伝導性ビア３１０の開口部３１２の中へ押し込むように、半導体ダイ２２４の裏面２２８に印加される。力Ｆは、高温で印加することができる。バンプ材料３０４の柔軟性により、バンプ材料は、図２１ｂに示されるように、伝導性トレース３０６の頂面および側面の周囲で、かつ伝導性ビア３１０の開口部３１２の中へ変形または押出する。具体的には、圧力の印加は、バンプ材料３０４に塑性変形を受けさせ、伝導性トレース３０６の頂面および側面を覆わせ、かつ伝導性ビア３１０の開口部３１２の中へ覆わせる。したがって、バンプ材料３０４は、基板３０８を通したｚ方向の垂直相互接続のために、伝導性トレース３０６および伝導性側壁３１４に電気的に接続される。バンプ材料３０４の塑性流動は、バンプ材料と、伝導性トレース３０６の頂面および側面ならびに伝導性ビア３１０の開口部３１２との間に、巨視的な機械的相互係止を作成する。バンプ材料と、伝導性トレース３０６の頂面および側面ならびに伝導性ビア３１０の開口部３１２との間の機械的相互係止は、接着力を有意に増加させることなく、それぞれの表面間により大きい接触面積を伴って頑丈な接続を提供する。バンプ材料と、伝導性トレース３０６の頂面および側面ならびに伝導性ビア３１０の開口部３１２との間の機械的相互係止はまた、カプセル化等の後続の製造工程中に横方向のダイの移行を低減する。伝導性ビア３１０がバンプ材料３０４を伴う相互接続部位内に作成されるため、総基板相互接続面積は低減される。
【０１０２】
図１７ａ−１７ｇ、１８ａ−１８ｄ、１９ａ−１９ｄ、２０ａ−２０ｃ、および２１ａ−２１ｂのＢＯＬ実施形態では、伝導性トレースを相互接続構造よりも狭くすることによって、ルーティング密度および入出力計数を増加させるように伝導性トレースピッチを低減することができる。より狭い伝導性トレースは、伝導性トレースの周囲の相互接続構造を変形させるために必要な力Ｆを低減する。例えば、必要な力Ｆは、バンプよりも幅広い伝導性トレースまたはパッドに対してバンプを変形させるために必要な力の３０〜５０％であってもよい。より低い圧縮力Ｆは、細かいピッチ相互接続および小型ダイが、特定公差内で共平面性を維持し、均一なｚ方向変形および高信頼性の相互接続結合を達成するために有用である。加えて、伝導性トレースの周囲の相互接続構造を変形させることにより、バンプをトレースに機械的に係止し、リフロー中のダイの移行またはダイの浮動を防止する。
【０１０３】
図２２ａ−２２ｃは、半導体ダイと基板との間のバンプの周囲に封入材を堆積させる鋳型アンダーフィル（ＭＵＦ）工程を示す。図２２ａは、図１７ｂからのバンプ材料２３４を使用して基板２５４に載置され、チェイス鋳型３２０の上部鋳型支持材３１６と下部鋳型支持材３１８との間に配置される半導体ダイ２２４を示す。図１７ａ−１７ｇ、１８ａ−１８ｄ、１９ａ−１９ｄ、２０−２０ｃ、および２１ａ−２１ｂからの他の半導体ダイおよび基板の組み合わせは、チェイス鋳型３２０の上部鋳型支持材３１６と下部鋳型支持材３１８との間に配置することができる。上部鋳型支持材３１６は、圧縮性解放膜３２２を含む。
【０１０４】
図２２ｂでは、上部鋳型支持材３１６および下部鋳型支持材３１８は、基板上および半導体ダイと基板との間に開放空間を伴って、半導体ダイ２２４および基板２５４を取り囲むように接合される。圧縮性解放膜３２２は、半導体ダイ２２４の裏面２２８および側面に一致して、これらの表面上での封入材の形成を阻止する。液体状態の封入材３２４が、ノズル３２６を伴うチェイス鋳型３２０の片側の中に注入される一方で、随意的な真空補助３２８は、反対側から圧力を引き込み、基板２５４上の開放空間、および半導体ダイ２２４と基板２５４との間の開放空間を封入材で均一に充填する。封入材３２４は、充填材を伴うエポキシ樹脂、充填材を伴うエポキシアクリレート、または適正な充填材を伴うポリマー等の、ポリマー複合材料となり得る。封入材３２４は、非伝導性であり、外部要素および汚染物質から半導体素子を環境的に保護する。圧縮性材料３２２は、封入材３２４が裏面２２８上、および半導体ダイ２２４の側面の周囲で流れることを防止する。封入材３２４は硬化される。半導体ダイ２２４の裏面２２８および側面は、封入材３２４から露出されたままである。
【０１０５】
図２２ｃは、ＭＵＦおよび鋳型オーバーフィル（ＭＯＦ）の実施形態を示し、すなわち、圧縮性材料３２２を伴わない。半導体ダイ２２４および基板２５４は、チェイス鋳型３２０の上部鋳型支持材３１６と下部鋳型支持材３１８との間に配置される。上部鋳型支持材３１６および下部鋳型支持材３１８は、基板上、半導体ダイの周囲、および半導体ダイと基板との間に開放空間を伴って、半導体ダイ２２４および基板２５４を取り囲むように接合される。液体状態の封入材３２４が、ノズル３２６を伴うチェイス鋳型３２０の片側の中に注入される一方で、随意的な真空補助３２８は、反対側から圧力を引き込み、半導体ダイ２２４の周囲および基板２５４上の開放空間、および半導体ダイ２２４と基板２５４との間の開放空間を封入材で均一に充填する。封入材３２４は硬化される。
【０１０６】
図２３は、半導体ダイ２２４の周囲、および半導体ダイ２２４と基板２５４との間の間隙の中に、封入材を堆積させる別の実施形態を示す。半導体ダイ２２４および基板２５４は、ダム３３０によって取り囲まれる。封入材３３２は、基板２５４上の開放空間、および半導体ダイ２２４と基板２５４との間の開放空間を充填するように、液体状態でノズル３３４からダム３３０の中へ分注される。ノズル３３４から分注される封入材３３２の量は、半導体ダイ２２４の裏面２２８または側面を覆うことなく、ダム３３０を充填するように制御される。封入材３３２は硬化される。
【０１０７】
図２４は、図２２ａ、２２ｃ、および２３からのＭＵＦ工程後の半導体ダイ２２４および基板２５４を示す。封入材３２４は、基板２５４上で、および半導体ダイ２２４と基板２５４との間のバンプ材料２３４の周囲で均一に分布する。
【０１０８】
図２５ａ−２５ｇは、基板またはＰＣＢ３４０上の種々の伝導性トレースレイアウトの上面図を示す。図２５ａでは、伝導性トレース３４２は、基板３４０上に形成された集積バンプパッドまたは相互接続部位３４４を伴う直線導体である。基板バンプパッド３４４の側面は、伝導性トレース３４２と同一線上にあり得る。従来技術では、はんだ位置合わせ開口部（ＳＲＯ）は、典型的には、リフロー中にバンプ材料を含有するように相互接続部位上に形成される。ＳＲＯは、相互接続ピッチを増加させ、入出力計数を低減する。対照的に、マスキング層３４６を基板３４０の一部分上に作成することができるが、マスキング層は、伝導性トレース３４２の基板バンプパッド３４４の周囲には形成されない。つまり、バンプ材料と噛合するように設計されている伝導性トレース３４２の部分には、リフロー中にバンプを含有するために使用されるマスキング層３４６のＳＲＯが欠けている。
【０１０９】
半導体ダイ２２４は、基板３４０上に配置され、バンプ材料は、基板バンプパッド３４４と整合させられる。バンプ材料は、バンプ材料をバンプパッドと物理的接触させ、次いで、リフロー温度下でバンプ材料をリフローすることによって、基板バンプパッド３４４に電気的かつ冶金術的に接続される。
【０１１０】
別の実施形態では、導電性バンプ材料は、蒸発、電解めっき、無電解めっき、ボールドロップ、またはスクリーン印刷工程を使用して、基板バンプパッド３４４上に堆積させられる。バンプ材料は、随意的な流束溶液とともに、Ａｌ、Ｓｎ、Ｎｉ、Ａｕ、Ａｇ、Ｐｂ、Ｂｉ、Ｃｕ、はんだ、およびそれらの組み合わせとなり得る。例えば、バンプ材料は、共晶Ｓｎ／Ｐｂ、鉛の含有量が高いはんだ、または無鉛はんだとなり得る。バンプ材料は、好適な取付または接着工程を使用して、基板バンプパッド３４４に接着される。一実施形態では、バンプ材料は、図２５ｂに示されるように、バンプまたは相互接続３４８を形成するように、その融点を上回って材料を加熱することによって、リフローされる。いくつかの用途では、バンプ３４８は、基板バンプパッド３４４への電気接触を向上させるように、２回リフローされる。より狭い基板バンプパッド３４４の周囲のバンプ材料は、リフロー中にダイの配置を維持する。
【０１１１】
高ルーティング密度用途では、伝導性トレース３４２のエスケープピッチを最小限化することが望ましい。伝導性トレース３４２間のエスケープピッチは、リフロー格納の目的でマスキング層を排除することによって、すなわち、マスキング層を伴わないバンプ材料をリフローすることによって低減することができる。ダイバンプパッド２３２または基板バンプパッド３４４の周囲にＳＲＯが形成されないため、伝導性トレース３４２を、より細かいピッチで形成することができ、すなわち、伝導性トレース３４２を、ともに密接して、または近くの構造に密接して配置することができる。基板バンプパッド３４４の周囲にＳＲＯがないと、伝導性トレース３４２の間のピッチは、Ｐ＝Ｄ＋ＰＬＴ＋Ｗ／２として求められ、式中、Ｄはバンプ３４８の基礎直径であり、ＰＬＴはダイ配置公差であり、Ｗは伝導性トレース３４２の幅である。一実施形態では、１００μｍのバンプ基礎直径、１０μｍのＰＬＴ、および３０μｍのトレース線幅を考慮すると、伝導性トレース３４２の最小エスケープピッチは、１２５μｍである。マスクがないバンプ形成は、従来技術で見出されるような、隣接する開口部間のマスキング材料の間膜間隔、はんだマスク位置合わせ公差（ＳＲＴ）、および最小溶解性ＳＲＯに対処する必要性を排除する。
【０１１２】
バンプ材料が、ダイバンプパッド２３２を基板バンプパッド３４４に冶金術的かつ電気的に接続するように、マスキング層を伴わずにリフローされると、湿潤および表面張力が、バンプ材料に自己閉じ込めを維持させ、ダイバンプパッド２３２および基板バンプパッド３４４と、実質的にバンプパッドの設置面積内にある伝導性トレース３４２に直接隣接する基板３４０の部分との間の空間内で保持させる。
【０１１３】
所望の自己閉じ込め特性を達成するために、伝導性トレース３４２の周辺領域よりも可湿性であるバンプ材料によって領域を選択的に接触させるように、ダイバンプパッド２３２または基板バンプパッド３４４上に配置する前に、バンプ材料を流束溶液に浸漬することができる。溶解バンプ材料は、流束溶液の可湿特性により、実質的にバンプパッドによって画定される領域内に閉じ込められたままである。バンプ材料は、可湿性の低い領域へと流出しない。バンプ材料が領域の可湿性を低くすることを目的としない領域上で、薄い酸化層または他の絶縁層を形成することができる。したがって、ダイバンプパッド２３２または基板バンプパッド３４４の周囲ではマスキング層３４０が必要とされない。
【０１１４】
図２５ｃは、基板３５０上に形成される集積長方形バンプパッドまたは相互接続部位３５４を伴う直線導体として、並列伝導性トレース３５２の別の実施形態を示す。この場合、基板バンプパッド３５４は、伝導性トレース３５２よりも幅広いが、噛合バンプの幅より小さい。基板バンプパッド３５４の側面は、伝導性トレース３５２と平行となり得る。マスキング層３５６は、基板３５０の一部分上に形成することができる。しかしながら、マスキング層は、伝導性トレース３５２の基板バンプパッド３５４の周囲には形成されない。つまり、バンプ材料と噛合するように設計されている伝導性トレース３５２の部分には、リフロー中にバンプを含有するために使用されるマスキング層３５６のＳＲＯが欠けている。
【０１１５】
図２５ｄは、最大相互接続密度および容量のために、基板３６６上に形成されたオフセット集積バンプパッドまたは相互接続部位３６４を伴う複数列のアレイに配設された、伝導性トレース３６０および３６２の別の実施形態を示す。代替伝導性トレース３６０および３６２は、バンプパッド３６４へのルーティングのための肘部を含む。各基板バンプパッド３６４の側面は、伝導性トレース３６０および３６２と同一線上にある。マスキング層３６８は、基板３６６の一部分上に形成することができるが、マスキング層４６８は、伝導性トレース３６０および３６２の基板バンプパッド３６４の周囲には形成されない。つまり、バンプ材料と噛合するように設計されている伝導性トレース３６０および３６２の部分には、リフロー中にバンプを含有するために使用されるマスキング層３６８のＳＲＯが欠けている。
【０１１６】
図２５ｅは、最大相互接続密度および容量のために、基板３７６上に形成されたオフセット集積バンプパッドまたは相互接続部位３７４を伴う複数列のアレイに配設された、伝導性トレース３７０および３７２の別の実施形態を示す。代替伝導性トレース３７０および３７２は、バンプパッド３７４へのルーティングのための肘部を含む。この場合、基板バンプパッド３７４は、伝導性トレース３７０および３７２よりも幅広いが、噛合相互接続バンプ材料の幅より小さい。マスキング層３７８は、基板３７６の一部分上に形成することができるが、マスキング層３７８は、伝導性トレース３７０および３７２の基板バンプパッド３７４の周囲には形成されない。つまり、バンプ材料と噛合するように設計されている伝導性トレース３７０および３７２の部分には、リフロー中にバンプを含有するために使用されるマスキング層３７８のＳＲＯが欠けている。
【０１１７】
図２５ｆは、最大相互接続密度および容量のために、基板３８６上に形成されたオフセット集積バンプパッドまたは相互接続部位３８４を伴う複数列のアレイに配設された、伝導性トレース３８０および３８２の別の実施形態を示す。代替伝導性トレース３８０および３８２は、バンプパッド３８４へのルーティングのための肘部を含む。この場合、基板バンプパッド３８４は、伝導性トレース３８０および３８２よりも幅広いが、噛合相互接続バンプ材料の幅より小さい。マスキング層３８８は、基板３８６の一部分上に形成することができるが、マスキング層３８８は、伝導性トレース３８０および３８２の基板バンプパッド３８４の周囲には形成されない。つまり、バンプ材料と噛合するように設計されている伝導性トレース３８０および３８２の部分には、リフロー中にバンプを含有するために使用されるマスキング層３８８のＳＲＯが欠けている。
【０１１８】
相互接続工程の一実施例として、半導体ダイ２２４は、基板３６６上に配置され、バンプ材料２３４は、図２５ｄからの基板バンプパッド３６４と整合させられる。バンプ材料２３４は、図１７ａ−１７ｇ、１８ａ−１８ｄ、１９ａ−１９ｄ、２０ａ−２０ｃ、および２１ａ−２１ｂについて説明されるように、バンプ材料を押し付けることによって、または、バンプ材料をバンプパッドと物理的接触させ、次いで、リフロー温度下でバンプ材料をリフローすることによって、基板バンプパッド３６４に電気的かつ冶金術的に接続される。
【０１１９】
別の実施形態では、導電性バンプ材料は、蒸発、電解めっき、無電解めっき、ボールドロップ、またはスクリーン印刷工程を使用して、基板バンプパッド３６４上に堆積させられる。バンプ材料は、随意的な流束溶液とともに、Ａｌ、Ｓｎ、Ｎｉ、Ａｕ、Ａｇ、Ｐｂ、Ｂｉ、Ｃｕ、はんだ、およびそれらの組み合わせとなり得る。例えば、バンプ材料は、共晶Ｓｎ／Ｐｂ、鉛の含有量が高いはんだ、または無鉛はんだとなり得る。バンプ材料は、好適な取付または接着工程を使用して、基板バンプパッド３６４に接着される。一実施形態では、バンプ材料は、図２５ｇに示されるように、バンプまたは相互接続３９０を形成するように、その融点を上回って材料を加熱することによって、リフローされる。いくつかの用途では、バンプ３９０は、基板バンプパッド３６４への電気接触を向上させるように、２回リフローされる。より狭い基板バンプパッド３６４の周囲のバンプ材料は、リフロー中にダイの配置を維持する。バンプ材料２３４またはバンプ３９０はまた、図２５ａ−２５ｇの基板バンプパッド構成上に形成することもできる。
【０１２０】
高ルーティング密度用途では、伝導性トレース３６０および３６２または図２５ａ−２５ｇの他の伝導性トレース構成のエスケープピッチを最小限化することが望ましい。伝導性トレース３６０および３６２の間のエスケープピッチは、リフロー格納の目的でマスキング層を排除することによって、すなわち、マスキング層を伴わないバンプ材料をリフローすることによって低減することができる。ダイバンプパッド２３２または基板バンプパッド３６４の周囲にＳＲＯが形成されないため、伝導性トレース３６０および３６２を、より細かいピッチで形成することができ、すなわち、伝導性トレース３６０および３６２を、ともに密接して、または近くの構造に密接して配置することができる。基板バンプパッド３６４の周囲にＳＲＯがないと、伝導性トレース３６０および３６２の間のピッチは、Ｐ＝Ｄ／２＋ＰＬＴ＋Ｗ／２として求められ、式中、Ｄはバンプ３９０の基礎直径であり、ＰＬＴはダイ配置公差であり、Ｗは伝導性トレース３６０および３６２の幅である。一実施形態では、１００μｍのバンプ基礎直径、１０μｍのＰＬＴ、および３０μｍのトレース線幅を考慮すると、伝導性トレース３６０および３６２の最小エスケープピッチは、１２５μｍである。マスクがないバンプ形成は、従来技術で見出されるような、隣接する開口部間のマスキング材料の間膜間隔、ＳＲＴ、および最小溶解性ＳＲＯに対処する必要性を排除する。
【０１２１】
バンプ材料が、ダイバンプパッド２３２を基板バンプパッド３６４に冶金術的かつ電気的に接続するように、マスキング層を伴わずにリフローされると、湿潤および表面張力が、バンプ材料に自己閉じ込めを維持させ、ダイバンプパッド２３２および基板バンプパッド３６４と、実質的にバンプパッドの設置面積内にある伝導性トレース３６０および３６２に直接隣接する基板３６６の部分との間の空間内で保持させる。
【０１２２】
所望の自己閉じ込め特性を達成するために、伝導性トレース３６０および３６２の周辺領域よりも可湿性であるバンプ材料によって領域を選択的に接触させるように、ダイバンプパッド２３２または基板バンプパッド３６４上に配置する前に、バンプ材料を流束溶液に浸漬することができる。溶解バンプ材料は、流束溶液の可湿特性により、実質的にバンプパッドによって画定される領域内に閉じ込められたままである。バンプ材料は、可湿性の低い領域へと流出しない。バンプ材料が領域の可湿性を低くすることを目的としない領域上で、薄い酸化層または他の絶縁層を形成することができる。したがって、ダイバンプパッド２３２または基板バンプパッド３６４の周囲ではマスキング層３６８が必要とされない。
【０１２３】
図２６ａでは、マスキング層３９２は、伝導性トレース３９４および３９６の一部分上に堆積させられる。しかしながら、マスキング層３９２は、集積バンプパッド３９８上には形成されない。その結果として、基板４００上の各バンプパッド３９８にはＳＲＯがない。非可湿性マスキングパッチ４０２は、集積バンプパッド３９８のアレイ内に介在して、すなわち、隣接するバンプパッドの間で、基板４００上に形成される。マスキングパッチ４０２はまた、ダイバンプパッド３９８のアレイ内に介在して、半導体ダイ２２４上に形成することもできる。より一般的に、マスキングパッチは、可湿性の低い領域への流出を防止する任意の配設で、集積バンプパッドにごく接近して形成される。
【０１２４】
半導体ダイ２２４は、基板４００上に配置され、バンプ材料は、基板バンプパッド３９８と整合させられる。バンプ材料は、図１７ａ−１７ｇ、１８ａ−１８ｄ、１９ａ−１９ｄ、２０ａ−２０ｃ、および２１ａ−２１ｂについて説明されるように、バンプ材料を押し付けることによって、または、バンプ材料をバンプパッドと物理的接触させ、次いで、リフロー温度下でバンプ材料をリフローすることによって、基板バンプパッド３９８に電気的かつ冶金術的に接続される。
【０１２５】
別の実施形態では、導電性バンプ材料は、蒸発、電解めっき、無電解めっき、ボールドロップ、またはスクリーン印刷工程を使用して、集積バンプパッド３９８上に堆積させられる。バンプ材料は、随意的な流束溶液とともに、Ａｌ、Ｓｎ、Ｎｉ、Ａｕ、Ａｇ、Ｐｂ、Ｂｉ、Ｃｕ、はんだ、およびそれらの組み合わせとなり得る。例えば、バンプ材料は、共晶Ｓｎ／Ｐｂ、鉛の含有量が高いはんだ、または無鉛はんだとなり得る。バンプ材料は、好適な取付または接着工程を使用して、集積バンプパッド３９８に接着される。一実施形態では、バンプ材料は、図２６ｂに示されるように、球状ボールまたはバンプ４０４を形成するように、その融点を上回って材料を加熱することによって、リフローされる。いくつかの用途では、バンプ４０４は、集積バンプパッド３９８への電気接触を向上させるように、２回リフローされる。バンプはまた、集積バンプパッド３９８に圧縮接着することもできる。バンプ４０４は、集積バンプパッド３９８上に形成することができる、１種類の相互接続構造を表す。相互接続構造は、スタッドバンプ、マイクロバンプ、または他の電気的相互接続を使用することができる。
【０１２６】
高ルーティング密度用途では、エスケープピッチを最小限化することが望ましい。伝導性トレース３９４および３９６の間のピッチを低減するために、バンプ材料は、集積バンプパッド３９８の周囲にマスキング層を伴わずにリフローされる。伝導性トレース３９４および３９６の間のエスケープピッチは、リフロー格納の目的でマスキング層を排除することによって、すなわち、マスキング層を伴わないバンプ材料をリフローすることによって低減することができる。スキング層３９２は、集積バンプパッド３９８から離れて、伝導性トレース３９４および３９６ならびに基板４００の一部分上に形成することができるが、マスキング層３９２は、集積バンプパッド３９８の周囲には形成されない。つまり、バンプ材料と噛合するように設計されている伝導性トレース３９４および３９６の部分には、リフロー中にバンプを含有するために使用されるマスキング層３９２のＳＲＯが欠けている。
【０１２７】
加えて、マスキングパッチ４０２が、集積バンプパッド３９８のアレイ内に介在して基板４００上に形成される。マスキングパッチ４０２は、非可湿性材料である。
マスキングパッチ４０２は、マスキング層３９２と同じ材料であり、同じ処理ステップ中に塗布することができるか、または異なる処理ステップ中に異なる材料となり得る。マスキングパッチ４０２は、集積バンプパッド３９８のアレイ内のトレースまたはパッドの部分の選択的酸化、めっき、または他の処理によって形成することができる。マスキングパッチ４０２は、集積バンプパッド３９８にバンプ材料流動を閉じ込め、隣接構造への伝導性バンプ材料の浸出を防止する。
【０１２８】
バンプ材料が、集積バンプパッド３９８のアレイ内に介在して配置されたマスキングパッチ４０２とともにリフローされると、湿潤および表面張力が、ダイバンプパッド２３２および集積バンプパッド３９８と、実質的に集積バンプパッド３９８の設置面積内にある伝導性トレース３９４および３９６に直接隣接する基板４００の部分との間の空間内で、バンプ材料を閉じ込めさせ、保持させる。
【０１２９】
所望の自己閉じ込め特性を達成するために、伝導性トレース３９４および３９６の周辺領域よりも可湿性であるバンプ材料によって領域を選択的に接触させるように、ダイバンプパッド２３２または集積バンプパッド３９８上に配置する前に、バンプ材料を流束溶液に浸漬することができる。溶解バンプ材料は、流束溶液の可湿特性により、実質的にバンプパッドによって画定される領域内に閉じ込められたままである。バンプ材料は、可湿性の低い領域へと流出しない。バンプ材料が領域の可湿性を低くすることを目的としない領域上で、薄い酸化層または他の絶縁層を形成することができる。したがって、ダイバンプパッド２３２または集積バンプパッド３９８の周囲ではマスキング層３９２が必要とされない。
【０１３０】
ダイバンプパッド２３２または集積バンプパッド３９８の周囲にＳＲＯが形成されないため、伝導性トレース３９４および３９６を、より細かいピッチで形成することができ、すなわち、接触し、電気的短絡を形成することなく、伝導性トレースを隣接構造に密接して配置することができる。同じはんだ位置合わせ設計規則を仮定すると、伝導性トレース３９４および３９６の間のピッチは、Ｐ＝（１．１Ｄ＋Ｗ）／２として求められ、式中、Ｄはバンプ４０４の基礎直径であり、Ｗは伝導性トレース３９４および３９６の幅である。一実施形態では、１００μｍのバンプ基礎直径、および２０μｍのトレース線幅を考慮すると、伝導性トレース３９４および３９６の最小エスケープピッチは、６５μｍである。バンプ形成は、従来技術で見出されるような、隣接する開口部間のマスキング材料の間膜間隔、および最小溶解性ＳＲＯに対処する必要性を排除する。
【０１３１】
図２７は、ダイ取付接着剤４１０を使用して半導体ダイ４０８上に積み重ねられた、半導体ダイ４０６を伴うパッケージオンパッケージ（ＰｏＰ）４０５を示す。半導体ダイ４０６および４０８はそれぞれ、ダイ内に形成され、ダイの電気的設計および機能に従って電気的に相互接続される、能動素子、受動素子、伝導層、および誘電層として実装される、アナログまたはデジタル回路を含有する、能動表面を有する。例えば、回路は、ＤＳＰ、ＡＳＩＣ、メモリ、または他の信号処理回路等のアナログ回路またはデジタル回路を実装するように、１つ以上のトランジスタ、ダイオード、および能動表面内に形成される他の回路要素を含んでもよい。半導体ダイ４０６および４０８はまた、ＲＦ信号処理のために、インダクタ、コンデンサ、および抵抗器等のＩＰＤを含有してもよい。
【０１３２】
半導体ダイ４０６は、図１７ａ−１７ｇ、１８ａ−１８ｄ、１９ａ−１９ｄ、２０ａ−２０ｃ、および２１ａ−２１ｂからの実施形態のうちのいずれかを使用して、接触パッド４１８上に形成されたバンプ材料４１６を使用して基板４１４上に形成された伝導性トレース４１２に載置される。伝導性トレース４１２は、ルーティング密度を増加させるための、図６−１５で説明されるようなエスケープトレースおよび相互接続部位と同様である。半導体ダイ４０８は、ボンドワイヤ４２２を使用して、基板４１４上に形成された接触パッド４２０に電気的に接続される。ボンドワイヤ４２２の反対の端は、半導体ダイ４０６上の接触パッド４２４に接着される。
【０１３３】
マスキング層４２６は、基板４１４上に形成され、半導体ダイ４０６の設置面積を越えて開放される。マスキング層４２６が、リフロー中にバンプ材料４１６を伝導性トレース４１２に閉じ込めない一方で、開放マスクは、ＭＵＦ中に封入材４２８が接触パッド４２０またはボンドワイヤ４２２に移動することを防止するようにダムとして動作することができる。封入材４２８は、図２２ａ−２２ｃと同様に、半導体ダイ４０８と基板４１４との間に配置される。マスキング層４２６は、欠陥を引き起こし得るので、ＭＵＦ封入材４２８が接触パッド４２０およびボンドワイヤ４２２に到達することを阻止する。マスキング層４２６は、封入材４２８が接触パッド４２０上に漏出する危険性を伴わずに、より大型の半導体ダイが所与の基板上に配置されることを可能にする。
【０１３４】
本発明の１つ以上の実施形態を詳細に例証してきたが、当業者であれば、以下の請求項で規定されるような本発明の範囲から逸脱することなく、これらの実施形態の修正および適合が行われてもよいことを認識するであろう。
【図１】
2012119649.tif 000003
【図２】
2012119649.tif 000004
【図３】
2012119649.tif 000005
【図４】
2012119649.tif 000006
【図５ａ】
2012119649.tif 000007
【図５ｂ】
2012119649.tif 000008
【図５ｃ】
2012119649.tif 000009
【図６】
2012119649.tif 000010
【図７】
2012119649.tif 000011
【図８】
2012119649.tif 000012
【図９】
2012119649.tif 000013
【図１０】
2012119649.tif 000014
【図１１】
2012119649.tif 000015
【図１２ａ】
2012119649.tif 000016
【図１２ｂ】
2012119649.tif 000017
【図１２ｃ】
2012119649.tif 000018
【図１３ａ】
2012119649.tif 000019
【図１３ｂ】
2012119649.tif 000020
【図１３ｃ】
2012119649.tif 000021
【図１３ｄ】
2012119649.tif 000022
【図１４】
2012119649.tif 000023
【図１５】
2012119649.tif 000024
【図１６ａ】
2012119649.tif 000025
【図１６ｂ】
2012119649.tif 000026
【図１６ｃ】
2012119649.tif 000027
【図１６ｄ】
2012119649.tif 000028
【図１６ｅ】
2012119649.tif 000029
【図１６ｆ】
2012119649.tif 000030
【図１６ｇ】
2012119649.tif 000031
【図１６ｈ】
2012119649.tif 000032
【図１７ａ】
2012119649.tif 000033
【図１７ｂ】
2012119649.tif 000034
【図１７ｃ】
2012119649.tif 000035
【図１７ｄ】
2012119649.tif 000036
【図１７ｅ】
2012119649.tif 000037
【図１７ｆ】
2012119649.tif 000038
【図１７ｇ】
2012119649.tif 000039
【図１８ａ】
2012119649.tif 000040
【図１８ｂ】
2012119649.tif 000041
【図１８ｃ】
2012119649.tif 000042
【図１８ｄ】
2012119649.tif 000043
【図１９ａ】
2012119649.tif 000044
【図１９ｂ】
2012119649.tif 000045
【図１９ｃ】
2012119649.tif 000046
【図１９ｄ】
2012119649.tif 000047
【図２０ａ】
2012119649.tif 000048
【図２０ｂ】
2012119649.tif 000049
【図２０ｃ】
2012119649.tif 000050
【図２１ａ】
2012119649.tif 000051
【図２１ｂ】
2012119649.tif 000052
【図２２ａ】
2012119649.tif 000053
【図２２ｂ】
2012119649.tif 000054
【図２２ｃ】
2012119649.tif 000055
【図２３】
2012119649.tif 000056
【図２４】
2012119649.tif 000057
【図２５ａ】
2012119649.tif 000058
【図２５ｂ】
2012119649.tif 000059
【図２５ｃ】
2012119649.tif 000060
【図２５ｄ】
2012119649.tif 000061
【図２５ｅ】
2012119649.tif 000062
【図２５ｆ】
2012119649.tif 000063
【図２５ｇ】
2012119649.tif 000064
【図２６ａ】
2012119649.tif 000065
【図２６ｂ】
2012119649.tif 000066
【図２７】
2012119649.tif 000067
【外国語明細書】
2012119649000001.pdf