(57)【要約】【課題】配線間容量の低い配線を有する半導体装置およびその製造方法を提供する。【解決手段】半導体装置１０は、基板１１上の絶縁膜１２に形成され、絶縁膜１２の上面１２ａと略同一平面を形成する上面１３ａと、絶縁膜１２の上面１２ａから基板１１側に向かう第１の高さＨ１を有する第１側面１３ｂと、第１側面１３ｂに対向し第１の高さＨ１より高い第２の高さＨ２を有する第２側面１３ｃと、第１の高さＨ１と第２の高さＨ２の差に応じて傾斜した下面１３ｄとを備える複数の配線１３を具備している。【選択図】  図１
2012028609.tif 000002
【特許請求の範囲】
【請求項１】
基板上の絶縁膜に形成され、前記絶縁膜の上面と略同一平面を形成する上面と、前記絶縁膜の前記上面から前記基板側に向かう第１の高さを有する第１側面と、前記第１側面に対向し前記第１の高さより高い第２の高さを有する第２側面と、前記第１の高さと前記第２の高さの差に応じて傾斜した下面とを備える複数の配線を具備することを特徴とする半導体装置。
【請求項２】
前記複数の配線が、前記基板に多層に形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記傾斜した下面が前記基板に平行な方向となす角度が、７度以上であることを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
前記複数の配線が銅を主成分とする金属配線であり、前記複数の配線と前記絶縁膜の間に銅の拡散を防止するための第１バリア膜が形成され、前記複数の配線の前記上面に銅の拡散を防止するための第２バリア膜が形成されていることを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項５】
基板に形成された絶縁膜上に、配線パターンに応じた複数の開口を有するマスク材を形成する工程と、
前記マスク材を斜め上方からスパッタエッチングして、前記マスク材の前記斜め上方に向いた角部を面取りする工程と、
前記面取りされた前記マスク材を用いて前記絶縁膜を異方性エッチングし、前記絶縁膜に、第１の深さを有する第１側面と、前記第１側面に対向し前記第１の深さより深い第２の深さを有する第２側面と、前記第１の深さと前記第２の深さの差に応じて傾斜した下面を備える複数の配線溝を形成する工程と、
前記複数の配線溝を埋め込むように前記絶縁膜上に金属膜を形成し、前記絶縁膜が露出するまで前記金属膜を除去する工程と、
を具備することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
半導体装置の微細化、高集積化に対応して、配線も微細化され、配線幅および配線間隔が狭くなってきている。その結果、配線抵抗の増大および配線間の結合容量の増大に起因するＲＣ遅延が素子の高速動作を阻害する問題が顕著になってきている。
【０００３】
素子のＲＣ遅延を低減するには、配線抵抗および配線間の結合容量を低減することが必要である。そのため、比抵抗の小さな配線材料の導入および比誘電率の小さな絶縁膜材料の導入が図られている。
【０００４】
配線材料については、従来のアルミニウムから比抵抗が３５％ほど小さい銅を主成分とする金属材が用いられている。絶縁膜材料については、従来の比誘電率が約４．１のシリコン酸化膜（ＳｉＯ２）から比誘電率が約３．６のＳｉＯＦ膜、さらには比誘電率が３．０以下の有機系塗布型絶縁膜やシロキサン系絶縁膜などが用いられている。
【０００５】
更に、絶縁膜中に空孔を形成し、この空孔の比率によって絶縁膜の誘電率を下げることも行われている。
【０００６】
一方、配線材料、絶縁膜材料以外のアプローチとして、配線の断面を従来の矩形状から互いに垂直面で対向しない菱形形状の断面を有する配線が知られている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０００−４９１６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、配線間容量の低い配線を有する半導体装置およびその製造方法を提供する。
【課題を解決するための手段】
【０００９】
一つの実施形態によれば、半導体装置は、基板上の絶縁膜に形成され、前記絶縁膜の上面と略同一平面を形成する上面と、前記絶縁膜の前記上面から前記基板側に向かう第１の高さを有する第１側面と、前記第１側面に対向し前記第１の高さより高い第２の高さを有する第２側面と、前記第１の高さと前記第２の高さの差に応じて傾斜した下面とを備える複数の配線を具備している。
【図面の簡単な説明】
【００１０】
【図１】実施例１に係る半導体装置の配線を示す断面図。
【図２】実施例１に係る半導体装置の配線の配線間容量を示す図で、図２（ａ）はそのモデルを示す図、図２（ｂ）はそのシミュレーション結果を示す図。
【図３】実施例１に係る半導体装置の配線の形成工程を順に示す断面図。
【図４】実施例１に係る半導体装置の配線の形成工程を順に示す断面図。
【図５】実施例１に係る半導体装置の配線の形成工程を順に示す断面図。
【図６】実施例１に係る半導体装置の配線の形成工程を順に示す断面図。
【図７】実施例１に係る半導体装置の別の配線を示す断面図。
【図８】実施例２に係る半導体装置の配線を示す断面図。
【図９】実施例２に係る半導体装置の配線の配線間容量を示す図で、図９（ａ）はそのモデルを示す図、図９（ｂ）はそのシミュレーション結果を示す図。
【発明を実施するための形態】
【００１１】
以下、本発明の実施例について図面を参照しながら説明する。
【実施例１】
【００１２】
本実施例に係る半導体装置について図１を用いて説明する。図１は本実施例の半導体装置の配線を示す断面図である。本実施例は、半導体基板上の絶縁膜に形成された配線溝に金属膜を埋め込むダマシン法により形成される配線を有する半導体装置、例えばＣｕ配線を有する半導体集積回路に適用されるものである。
【００１３】
図１に示すように、本実施例の半導体装置１０には、半導体基板（基板）１１上の絶縁膜１２に複数の配線、ここでは３本の配線１３が形成されている。複数の配線１３は、配線幅Ｗを有し、配線スペースＬｘで半導体基板１１に平行なＸ方向（紙面の横方向）に配列されている。
【００１４】
半導体基板１１には、複数の配線１３の両側の領域（図示せず）に内部回路、例えば論理回路、データ入出力回路（図示せず）などが形成されている。論理回路とデータ入出力回路は、複数の配線１３により電気的に接続されている。
【００１５】
配線幅Ｗと配線スペースＬｘは、例えば等しく設定されている（Ｌｘ＝Ｗ、ラインアンドスペースＬ／Ｓ＝１）。配線１３の平面形状は、半導体基板１１に平行な奥行き方向（紙面に垂直な方向）にストライプ状である。
【００１６】
配線１３の上面１３ａは、絶縁膜１２の上面１２ａと略同一平面を形成している。配線１３の第１側面１３ｂは、絶縁膜１２の表面１２ａから半導体基板１２側に向かう第１の高さＨ１を有している。配線１３の第２側面１３ｃは、第１側面１３ｂと対向し第１の高さＨ１より高い第２の高さＨ２を有している（Ｈ１＜Ｈ２）。配線１３の下面１３ｄは、第１の高さＨ１と第２の高さＨ２の差に応じて傾斜している。
【００１７】
従って、配線１３は台形に近似される。配線１３の断面積Ｓ、および下面１３ｄが半導体基板１２に平行なＸ方向となす傾斜角度θは、次式で表される。  
Ｓ   ＝（Ｈ１＋Ｈ２）Ｗ／２      （１）
ｔａｎθ＝（Ｈ２−Ｈ１）／Ｗ        （２）
ここで半導体基板１１は、例えばシリコン基板である。絶縁膜１２は、例えばシリコン酸化膜（ＳｉＯ２）である。配線１３は、例えば銅（Ｃｕ）である。
【００１８】
絶縁膜１２と配線１３の間には、Ｃｕの拡散を防止するための第１バリア膜、例えばタンタル（Ｔａ）膜（図示せず）が形成されている。絶縁膜１２の上面１２ａおよび配線１３の上面１３ａには、Ｃｕの拡散を防止するための第２バリア膜１４、例えば窒化シリコン（ＳｉｘＮｙ）膜が形成されている。第２バリア膜１４上には、配線１３を保護するための層間絶縁膜１５、例えばシリコン酸化膜が形成されている。
【００１９】
Ｘ方向に配列された複数の配線１３間には、配線間容量が存在する。図２は配線１３の配線間容量を示す図で、図２（ａ）はそのモデルを示す図、図２（ｂ）はそのシミュレーション結果を示す図である。
【００２０】
図２（ａ）に示すように、中央の配線１３は、第１側面１３ｂ側（左側）に隣接する配線１３との間に配線間容量Ｃ１を有し、第２側面１３ｃ側（右側）に隣接する配線１３ｃとの間に配線間容量Ｃ２を有している。
【００２１】
その結果、中央の配線１３の有するトータルの配線間容量Ｃは、配線間容量Ｃ１と配線間容量Ｃ２の和になる（Ｃ＝Ｃ１＋Ｃ２）。配線１３の対象性から、配線間容量Ｃ１と配線間容量Ｃ２は等しい。但し、両側に隣接する配線１３以外の配線１３との間の配線間容量は無視する。
【００２２】
配線間容量Ｃ１は傾斜角度θに依存し、傾斜角度θが大きいほど小さくなる。即ち、傾斜角度θが大きくなると、第１側面１３ｂと第２側面１３ｃの等価的な対向面積は変わらないが、第１側面１３ｂと第２側面１３ｃの等価的な距離が大きくなるためである。
【００２３】
図２（ｂ）は傾斜角度θと配線間容量Ｃの関係を比較例の配線の配線間容量Ｃ０と対比して示す図である。ここで、比較例の配線とは、図２（ａ）に破線で示す配線１３の配線幅Ｗに等しい配線幅と、配線１３の断面積Ｓに等しい断面積を有し、断面が矩形状の配線１６のことである。
【００２４】
図において、横軸は傾斜角度θ、縦軸は配線間容量比（Ｃ−Ｃ０）／Ｃ０、パラメータの白丸は比較例の配線のアスペクト比（Ｈ０／Ｗ）が１、黒丸はアスペクト比（Ｈ０／Ｗ）が２の場合を示している。Ｈ０は比較例の配線１６の高さである。
【００２５】
図２（ｂ）に示すように、傾斜角度θが大きくなると、配線間容量比（Ｃ−Ｃ０）／Ｃ０が減少していく。配線間容量Ｃ０は傾斜角度θに依存しないので、アスペクト比がいずれの場合も、配線間容量Ｃ１が減少していることがわかる。
【００２６】
配線間容量Ｃ１は傾斜角度θに応じて単調に減少するので、その下限、上限は特に限定されない。但し、製造時のばらつき等を考慮すると、下限は配線間容量比（Ｃ−Ｃ０）／Ｃ０の有意差（−１％以下）が得られる角度である７°以上が適当である。また、上限は原理的には第１の高さＨ１が０のときの角度（ｔａｎθ＝Ｈ２／Ｗ）以下である。
【００２７】
これにより、本実施例の配線１３は、比較例の配線１６に比べて配線抵抗を増加させることなく、配線間容量を低減することが可能である。その結果、ＲＣ遅延の少ない配線が得られる。
【００２８】
次に、半導体装置１０の製造方法について図３乃至図６を用いて説明する。図３乃至図６は、半導体装置１０の配線１３の形成工程を順に示す断面図である。
【００２９】
始めに、図３（ａ）に示すように、半導体基板１１（図示せず）に、絶縁膜１２として、例えばＣＶＤ（Chemical Vapor Deposition）法により厚さ３００ｎｍ程度のシリコン酸化膜を形成した後に、絶縁膜１２上に配線パターンに応じた複数の開口３１ａを有するマスク材３１を形成する。
【００３０】
マスク材３１の形成は、例えば下記のように行う。絶縁膜１２上に有機系塗布膜を形成し、有機系塗布膜上に有機系塗布膜を加工する際のマスクとなるＳＯＧ（Silicon On Glass）膜を形成し、ＳＯＧ膜上にレジスト膜を形成する。リソグラフィ法により、レジスト膜に配線パターンニングを行い、ＳＯＧ膜、有機系塗布膜に配線パターンを順次転写していく。
【００３１】
マスク材３１は、最終的にはＳＯＧのエッチング残膜と有機系塗布膜の積層膜となる。マスク材３１に有機系塗布膜を用いるのは、比較的厚い膜が容易に形成できるためである。マスク材３１としては、後述するエッチング工程で選択比の取れる材料であれば良く、特に限定されない。
【００３２】
次に、図３（ｂ）に示すように、マスク材３１を斜め上方からスパッタエッチングして、マスク材３１の斜め上方に向いた角部３１ｂを面取りする。スパッタエッチングは、例えば、斜め４５°の角度でアルゴン（Ａｒ）イオンをマスク材３１に打ち込むことにより行う。マスク材３１の角部３１ｂが積極的にエッチングされ、面取りされる。打ち込み角度４５°は、一番効率的に角部３１ｂがエッチングされる角度である。
【００３３】
次に、図４（ａ）に示すように、角部３１ｂが面取りされたマスク材３１を用いて絶縁膜１２を、例えばフッ素系ガスを用いたＲＩＥ（Reactive Ion Etching）法により異方性エッチングする。
【００３４】
このとき、マスク材３１の角部３１ｂが面取りされているために、開口３１ａに露出した絶縁膜１２内で領域によりエッチャントの到達確率が異なる。即ち、エッチャントの見込み角が大きくなる角部３１ｂと反対側の領域３２のエッチングが速くなり、左右非対称にエッチングが進行する。
【００３５】
その結果、図４（ｂ）に示すように、絶縁膜１２に、第１の深さＤ１を有する第１側面３３ａと、第１側面３３ａに対向し第１の深さＤ１より深い第２の深さＤ２を有する第２側面３３ｂと、第１の深さＤ１と第２の深さＤ２の差に応じて傾斜した下面３３ｃを備えた配線溝３３が形成される。
【００３６】
次に、マスク材３１の残渣を、例えば酸素プラズマを用いたアッシングにより除去した後、図５（ａ）に示すように、配線溝３３を埋め込むようにタンタル（Ｔａ）膜、第１、第２の銅（Ｃｕ）膜からなる金属膜３４を形成する。具体的には、配線溝３３の第１側面３３ａ、第２側面３３ｂ、下面３３ｃを覆いコンフォーマルに絶縁膜１２上に、例えばスパッタリング法により厚さ１０ｎｍ程度のＴａ膜、厚さ５０ｎｍ程度の第１のＣｕ膜を順次形成する。
【００３７】
その後、配線溝３３を埋め込むように絶縁膜１２上に、例えば電界めっきにより厚さ８００ｎｍ程度の第２のＣｕ膜を形成する。ここで、Ｔａ膜はＣｕが絶縁膜１２へ拡散するのを防止するための第１バリア膜である。第１のＣｕ膜は第２のＣｕ膜をめっきで形成するためのシード層である。
【００３８】
次に、図５（ｂ）に示すように、例えばＣＭＰ（Chemical Mechanical Polishing）法により絶縁膜１２が露出するまで金属膜３４を除去する。これにより、絶縁膜１２の上面１２ａと略同一平面を形成する上面１３ｂと、絶縁膜１２の上面１２ａから半導体基板１１側に向かう第１の高さＨ１を有する第１側面１３ｂと、第１側面１３ｂに対向し第１の高さＨ１より高い第２の高さＨ２を有する第２側面１３ｃと、第１の高さＨ１と第２の高さＨ２の差に応じて傾斜した下面１３ｄとを備える複数の配線１３が形成される。
【００３９】
次に、図６に示すように、複数の配線１３上および絶縁膜１２上に、Ｃｕの拡散を防止するための第２バリア膜１４として、スパッタリング法により窒化チタン（ＴｉＮ）膜を形成する。次に、第２バリア膜１４上に、層間絶縁膜１５としてＣＶＤ法によりシリコン酸化膜を形成する。これにより、図１に示す半導体装置１０の複数の配線１３が得られる。
【００４０】
以上説明したように、本実施例では、配線１３は、上面１３ａが絶縁膜１２の上面１２ａと略同一平面を形成し、対向する第１および第２側面１３ｂ、１３ｃが絶縁膜１２の上面１２ａから半導体基板１１側へ向かう第１および第２の高さＨ１、Ｈ２（Ｈ１＜Ｈ２）を有し、下面１３ｄが第１および第２の高さＨ１、Ｈ２の差に応じて傾斜している。配線１３の断面は台形状である。
【００４１】
その結果、比較例の配線に比べて配線抵抗を増加させることなく、配線間容量を低減することができ、ＲＣ遅延の少ない配線が得られる。従って、配線間容量の低い配線を有する半導体装置およびその製造方法が得られる。
【００４２】
ここでは、３本の配線１３が形成されている場合について説明したが、その数には特に制限は無い。また、配線材がＣｕである場合について説明したが、純粋なＣｕだけでなくＣｕを主成分とする合金、例えばＣｕＡｌ合金でも構わない。
【００４３】
更に、第２バリア膜１４を配線１３上および絶縁膜１２上に形成する場合について説明したが、配線１３上だけに形成しても構わない。図７は第２バリア膜を配線上だけに形成した半導体装置を示す図である。
【００４４】
図７に示すように、半導体装置４０では、互いに離間した複数の第２バリア膜４１が、それぞれ配線１３上に形成されている。第２バリア膜４１は、例えば無電界めっきにより自己整合的に形成することができる。その後、第２バリア膜４１上および絶縁膜１２上に層間絶縁膜１５を形成する。第２バリア膜４１として、導電性の膜、例えばコバルト−タングステン合金（ＣｏＷ）などを用いることができる。第２バリア膜として誘電率の高い絶縁膜を用いる場合より、配線間容量に影響を及ぼさない。
【００４５】
下面１３ｄが傾斜した平面である場合について説明したが、傾斜した湾曲面であっても本実施例の効果を得ることができる。また、下面１３ｄを下側に尖らせてＶ字状としても本実施例の効果を得ることができる。
【実施例２】
【００４６】
本発明の実施例２に係る半導体装置について図８および図９を用いて説明する。図８は本実施例の半導体装置の配線を示す断面図である。本実施例において、上記実施例１と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。本実施例が実施例１と異なる点は、配線を多層配線としたことにある。
【００４７】
即ち、図８に示すように、本実施例の半導体装置５０では、複数の配線１３が半導体基板１１に多層に形成されている。ここでは、複数の配線１３は、配線スペースＬｙでＹ方向に３層に配列されている。下層の複数の配線１３のいずれかが、ビア（図示せず）を介して上層の複数の配線１３のいずれかに電気的に接続されていても良い。
【００４８】
以後、３層に配列されている各配線１３を上段の配線１３、中段の配線１３、下段の配線１３とも称する。各段の配線１３は、互いにＹ方向に平行に配列されている。
【００４９】
Ｙ方向に配列された複数の配線１３間には、配線間容量が存在する。図９は配線１３の配線間容量を示す図で、図９（ａ）はそのモデルを示す図、図９（ｂ）はそのシミュレーション結果を示す図である。
【００５０】
図９（ａ）に示すように、中段の中央の配線１３は、Ｘ方向においては上述した配線間容量Ｃ１、Ｃ２を有している。更に、中段の中央の配線１３は、Ｙ方向において上面１３ａ側に隣接する上段の中央の配線１３との間に配線間容量Ｃ３を有し、下面１３ｄ側に隣接する下段の中央の配線１３との間に配線間容量Ｃ４有している。
【００５１】
従って、配線１３のトータルの配線間容量Ｃは、配線間容量Ｃ１乃至配線間容量Ｃ４の和で表される（Ｃ＝Ｃ１＋Ｃ２＋Ｃ３＋Ｃ４）。但し、Ｙ方向において両側に隣接する配線１３以外の配線１３は接地されており、その間の配線間容量は考慮しないものとする。
【００５２】
配線１３の対象性から、配線間容量Ｃ３と配線間容量Ｃ４は等しい。配線間容量Ｃ３は、絶縁膜１２を挟んで斜めに向き合う上面１３ａと下面１３ｄの間の容量である。容量Ｃ３は傾斜角度θに依存し、傾斜角度θが大きいほど容量Ｃ３は大きくなる。後述するように、配線スペースＬｙと比較例の配線１６の高さＨ０の和が一定のもとでは、傾斜角度θが大きいほど下面１３ｄの第２側面１３ｃ側と上面１３ａが近づくので、鋭角の配線角（下面１３ｄの第２側面１３ｃ側の角）に集中する電界の影響が顕著に見えてくるためである。
【００５３】
図９（ｂ）は傾斜角度θと配線間容量Ｃの関係を比較例の配線の配線間容量Ｃ０と対比して示す図である。ここで、比較例の配線とは、複数の配線１６が３層に配列されている配線のことである。
【００５４】
図において、横軸は傾斜角度θ、縦軸は配線間容量比（Ｃ−Ｃ０）／Ｃ０、パラメータの白三角は比較例の配線のアスペクト比（Ｈ０／Ｗ）が１、黒三角はアスペクト比（Ｈ０／Ｗ）が２の場合を示している。
【００５５】
図９（ｂ）に示すように、Ｙ方向の配線スペースＬｙ＝１．５Ｗのとき、傾斜角度θが０°から１５°程度までの間は、配線間容量比（Ｃ−Ｃ０）／Ｃ０が減少していく。傾斜角度θが１５°より大きくなると、配線間容量比（Ｃ−Ｃ０）／Ｃ０が上昇する傾向を示した。これは、上面１３ａと下面１３ｄの第２側面１３ｃ側が近づくことにより、配線間容量Ｃ３が増加するためである。
【００５６】
更に、傾斜角度θが３５°より大きくなると、配線間容量比（Ｃ−Ｃ０）／Ｃ０が急上昇する傾向を示した。これは、下面１３ｄの第２側面１３ｃ側が鋭利になることで、電界集中が生じ、電気力線が混み合ってくるので配線間容量Ｃ３が急激に増加するためである。
【００５７】
傾斜角度θと配線間容量比（Ｃ−Ｃ０）／Ｃ０のグラフは、Ｙ方向の配線スペースＬｙが大きいほど、右側（傾斜角度θの大きい方向）にシフトする。従って、配線１３を多層配線化するにあたっては、Ｙ方向の配線スペースＬｙを適正に設定することが必要である。Ｙ方向の配線スペースＬｙが大きいほど、配線間容量Ｃ３、Ｃ４の影響が小さくなり、図２に示すグラフに近づくためである。
【００５８】
一方、Ｙ方向の配線スペースＬｙを大きくしたとしても、傾斜角度θの上限は３５°程度とすることが好ましい。電界集中による配線間容量Ｃ３の急増は、非線形的な現象のためである。
【００５９】
半導体装置５０の多層配線の形成は、実施例１と同様に行うことができる。図３乃至図６に示す工程を、必要な回数だけ順次繰り返せばよい。
【００６０】
以上説明したように、本実施例では、複数の配線１３により多層配線を構成している。これにより、多層配線であっても比較例の配線に比べて配線抵抗を増加させることなく、配線間容量を低減することができる。その結果、ＲＣ遅延の少ない多層配線が得られる。
【００６１】
ここでは、各段の配線１３が互いにＹ方向に平行に配列されている場合について説明したが、各段の配線１３は交差していても構わない。交差する配線間の容量は、平行する場合の配線間容量に比べて十分小さくなる。その場合、Ｙ方向の配線スペースＬｙは、設計上の自由度が大きくなる。
【００６２】
上述した実施形態は、単に例として示したもので、本発明の範囲を限定することを意図したものではない。実際、ここにおいて述べた新規な配線および方法は、種々の他の形態に具体化されても良いし、さらに、本発明の主旨又はスピリットから逸脱することなくここにおいて述べた配線および方法の形態における種々の省略、置き換えおよび変更を行っても良い。付随する請求項およびそれらの均等物または均等方法は、本発明の範囲および主旨又はスピリットに入るようにそのような形態若しくは変形を含むことを意図している。
【符号の説明】
【００６３】
１０、４０、５０  半導体装置
１１  半導体基板
１２  絶縁膜
１２ａ、１３ａ  上面
１３、１６  配線
１３ｂ、３３ａ  第１側面
１３ｃ、３３ｂ  第２側面
１３ｄ、３３ｃ  下面
１４、４１  第２バリア膜
１５  層間絶縁膜
３１  マスク材
３１ａ  開口
３１ｂ  角部
３２  領域
３３  配線溝
３４  金属膜
Ｗ  配線幅
Ｌｘ、Ｌｙ  配線スペース
θ  傾斜角度
Ｈ１  第１の高さ
Ｈ２  第２の高さ
Ｄ１  第１の深さ
Ｄ２  第２の深さ
Ｃ１、Ｃ２、Ｃ３、Ｃ４  配線間容量
【図１】
2012028609.tif 000003
【図２】
2012028609.tif 000004
【図３】
2012028609.tif 000005
【図４】
2012028609.tif 000006
【図５】
2012028609.tif 000007
【図６】
2012028609.tif 000008
【図７】
2012028609.tif 000009
【図８】
2012028609.tif 000010
【図９】
2012028609.tif 000011