(57)【要約】【課題】画像の劣化を抑制する。【解決手段】固体撮像装置は、半導体基板１内の表面に形成され、第１不純物領域を有するフォトダイオード１２と、前記フォトダイオードと間を隔てて前記半導体基板内の表面に形成され、第２不純物領域を有する浮遊拡散層ＦＤと、前記フォトダイオードと前記浮遊拡散層との間に位置し、前記半導体基板上に形成されたトランスファゲート１３と、前記トランスファゲートの下部に位置し、前記浮遊拡散層に接して前記半導体基板内の表面に形成され、不純物濃度が前記浮遊拡散層における前記第２不純物領域と異なる第３不純物領域を有する追加拡散層１６と、を具備する。【選択図】      図６
2012028586.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板内の表面に形成され、第１不純物領域を有するフォトダイオードと、
前記フォトダイオードと間を隔てて前記半導体基板内の表面に形成され、第２不純物領域を有する浮遊拡散層と、
前記フォトダイオードと前記浮遊拡散層との間に位置し、前記半導体基板上に形成されたトランスファゲートと、
前記トランスファゲートの下部に位置し、前記浮遊拡散層に接して前記半導体基板内の表面に形成され、不純物濃度が前記浮遊拡散層における前記第２不純物領域と異なる第３不純物領域を有する追加拡散層と、
を具備することを特徴とする固体撮像装置。
【請求項２】
前記追加拡散層における前記第３不純物領域の不純物濃度は、前記浮遊拡散層における前記第２不純物領域の不純物濃度より低いことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記追加拡散層は、前記フォトダイオード側の第１部分と、前記第１部分から連続して形成された前記浮遊拡散層側の第２部分とで構成され、
前記第１部分は前記第２部分より浅く、前記第１部分のチャネル幅方向の幅は前記第２部分のチャネル幅方向の幅より小さいことを特徴とする請求項１に記載の固体撮像装置。
【請求項４】
前記トランスファゲートをロウレベル電位またはハイレベル電位に設定する制御回路をさらに具備することを特徴とする請求項１に記載の固体撮像装置。
【請求項５】
前記制御回路は、前記フォトダイオードが電荷を蓄積している時、前記トランスファゲートをロウレベル電位に設定することを特徴とする請求項４に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、例えばＣＭＯＳタイプの固体撮像装置に関する。
【背景技術】
【０００２】
近年、デジタルカメラやビデオカメラ等に使われる固体撮像装置として、ＣＭＯＳ（タイプの固体撮像装置（ＣＭＯＳイメージセンサ）が提案され、商品化されている。このＣＭＯＳイメージセンサの特徴として、単一電源、低電圧駆動、低消費電力であることが挙げられる。ＣＭＯＳイメージセンサは、ＣＣＤイメージセンサと同様に多画素化されており、同一基板上に光電変換素子とトランジスタとが並設された構成を有している。
【０００３】
ＣＭＯＳイメージセンサにおいて、光電変換部（フォトダイオード）が高輝度状態で信号電荷を蓄積している時、フォトダイオードで溜めきれなくなった余分な信号電荷は電荷検出部（浮遊拡散層）へ排出される。これにより、フォトダイオードから溢れ出した電荷が隣接する別のフォトダイオードに漏れ出すことを防止している。もしフォトダイオードから溢れ出した信号電荷が隣接するフォトダイオードに流れ込めば、偽色が発生して良質な画像が得られない恐れがある。そのため、フォトダイオードと浮遊拡散層との間に位置する電荷転送経路のチャネルの電位を蓄積期間中でも十分に上げておく必要がある。これにより、フォトダイオードから溢れ出した電荷が浮遊拡散層へと十分排出されやすくなる。
【０００４】
しかしながら、電荷転送経路であるトランジスタにおいてチャネルの電位を上げると、トランジスタの酸化膜界面準位でノイズ信号が発生する。このノイズ信号が擬似信号としてフォトダイオードに影響を及ぼし、固定ノイズとなり問題が発生してしまう。これを回避するため、蓄積期間中において、ノイズ信号を抑制しなければならず、電荷転送経路のチャネル電位を下げておく必要がある。
【０００５】
すなわち、電荷転送経路においてチャネルの電位を上げることにより隣接するフォトダイオードに信号電荷が流れ込むことを抑制するがノイズ信号が発生し、一方、電荷転送路のチャネル電位を下げることによりノイズ信号の発生を抑制するが隣接するフォトダイオードに信号電荷が流れ込む。このように、相反する画像劣化問題が生じている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−１４９１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
画像の劣化を抑制する固体撮像装置を提供する。
【課題を解決するための手段】
【０００８】
本実施形態による固体撮像装置は、半導体基板内の表面に形成され、第１不純物領域を有するフォトダイオードと、前記フォトダイオードと間を隔てて前記半導体基板内の表面に形成され、第２不純物領域を有する浮遊拡散層と、前記フォトダイオードと前記浮遊拡散層との間に位置し、前記半導体基板上に形成されたトランスファゲートと、前記トランスファゲートの下部に位置し、前記浮遊拡散層に接して前記半導体基板内の表面に形成され、不純物濃度が前記浮遊拡散層における前記第２不純物領域と異なる第３不純物領域を有する追加拡散層と、を具備する。
【図面の簡単な説明】
【０００９】
【図１】各実施形態に係るＣＭＯＳイメージセンサにおける回路機能の一例を示すブロック図。
【図２】図１に示す画素領域、および周辺回路領域の構成を示す回路図。
【図３】各実施形態に係るＣＭＯＳイメージセンサにおける動作例を示すタイミングチャート。
【図４】図２に示す複数の単位セルの配置例を示すパターン平面図。
【図５】図５（ａ）は、各実施形態に関連するＣＭＯＳイメージセンサにおける単位画素の断面構造を示すものであり、図４のＡ−Ａ線に沿った断面図。図５（ｂ）は、図４の一部を抽出した図５（ａ）に対応するパターン平面図。図５（ｃ）および（ｄ）は、図５（ａ）に対応するポテンシャル図。
【図６】図６（ａ）は、第１の実施形態に係るＣＭＯＳイメージセンサにおける単位画素の断面構造を示すものであり、図４のＡ−Ａ線に沿った断面図。図６（ｂ）は、図４の一部を抽出した図６（ａ）に対応するパターン平面図。図６（ｃ）は、図６（ａ）に対応するポテンシャル図。
【図７】図７（ａ）は、第２の実施形態に係るＣＭＯＳイメージセンサにおける単位画素の断面構造を示すものであり、図４のＡ−Ａ線に沿った断面図。図７（ｂ）は、図４の一部を抽出した図５（ａ）に対応するパターン平面図。図７（ｃ）は、図７（ａ）に対応するポテンシャル図。
【図８】図８（ａ）は、第３の実施形態に係るＣＭＯＳイメージセンサにおける単位画素の断面構造を示すものであり、図４のＡ−Ａ線に沿った断面図。図８（ｂ）は、図４の一部を抽出した図８（ａ）に対応するパターン平面図。図８（ｃ）は、図８（ａ）に対応するポテンシャル図。
【発明を実施するための形態】
【００１０】
本実施形態を以下に図面を参照して説明する。図面において、同一部分には同一の参照符号を付す。
【００１１】
以下に、図１乃至図４を用いて、各実施形態に係るＣＭＯＳイメージセンサの構成例および動作例について説明する。
【００１２】
図１は、各実施形態に係るＣＭＯＳイメージセンサにおける回路機能のブロック図を示している。
【００１３】
ＣＭＯＳイメージセンサは、画素アレイ（画素領域）１０、駆動回路（周辺回路領域）２０、Ａ／Ｄ変換回路３０、デジタル信号処理回路（ＤＳＰ）４０、および制御回路５０を備えている。
【００１４】
画素アレイ１０は、図示せぬ結像光学レンズおよび分光フィルタを介して撮像領域上に投影された被写体像を撮像し、複数の単位セルにより光電変換して色信号を取得する。
【００１５】
駆動回路２０は、画素アレイ１０内の信号走査回路部を駆動し、画素アレイ１０内の複数の単位セルを順次選択して、画素アレイ１０から色信号を順次取り出す。
【００１６】
Ａ／Ｄ変換回路３０は、画素アレイ１０で取得された色信号をデジタル信号に変換する。
【００１７】
デジタル信号処理回路（ＤＳＰ）４０は、Ａ／Ｄ変換回路３０で変換されたデジタル信号を受け、画素アレイ１０で撮像された画像のパターンマッチングを行なって画像の合成を行なう。
【００１８】
制御回路５０は、駆動回路２０、Ａ／Ｄ変換回路３０、およびデジタル信号処理回路４０の動作を制御する。
【００１９】
図２は、図１に示す画素領域１０、および周辺回路領域２０の回路構成を示している。
【００２０】
図２に示すように、画素領域１０には、複数の単位セル１１が二次元状に配列されている。なお、図２において、例えば３行×３列分の単位セル１１が示されている。
【００２１】
各単位セル１１は、第１フォトダイオード１２ａ、第２フォトダイオード１２ｂ、第１転送トランジスタ（第１トランスファゲート）１３ａ、第２転送トランジスタ（第２トランスファゲート）１３ｂ、増幅トランジスタ１４、およびリセットトランジスタ１５を含む（２画素１セル構造）。
【００２２】
第１フォトダイオード１２ａおよび第２フォトダイオード１２ｂは、入射光を光電変換して得た電荷を蓄積するように構成されている。また、第１フォトダイオード１２ａのアノードは接地され、カソードは第１転送トランジスタ１３ａの電流経路の一端に接続されている。同様に、第２フォトダイオード１２ｂのアノードは接地され、カソードは第２転送トランジスタ１３ｂの電流経路の一端に接続されている。
【００２３】
第１転送トランジスタ１３ａおよび第２転送トランジスタ１３ｂはそれぞれ、第１フォトダイオード１２ａおよび第２フォトダイオード１２ｂの出力信号（光電変換信号）を読み出す。これら第１転送トランジスタ１３ａおよび第２転送トランジスタ１３ｂの電流経路の他端はそれぞれ、増幅トランジスタ１４のゲートに共通に接続されている。第１転送トランジスタ１３ａおよび第２転送トランジスタ１３ｂの電流経路の各他端と増幅トランジスタ１４のゲートとの接続点が、浮遊拡散層ＦＤとなる。
【００２４】
増幅トランジスタ１４は、第１転送トランジスタ１３ａおよび第２転送トランジスタ１３ｂの出力信号を増幅する。この増幅トランジスタ１４のソースは、垂直信号線２６に接続されている。
【００２５】
リセットトランジスタ１５は、第１転送トランジスタ１３ａおよび第２転送トランジスタ１３ｂの出力信号電荷をリセットする。このリセットトランジスタ１５のゲートは、リセット線２４に接続されている。
【００２６】
周辺回路領域２０には、画素領域１０を走査する垂直シフトレジスタ（VERTICAL SHIFT REGISTER）２１、水平シフトレジスタ（HORIZONTAL SHIFT REGISTER）２２、水平選択トランジスタ２５、水平信号線２７、および負荷トランジスタ２８が設けられている。
【００２７】
垂直シフトレジスタ２１は、リセット線２４を介して、リセットトランジスタ１５にリセット信号を供給する。
【００２８】
水平シフトレジスタ２２は、水平選択トランジスタ２５のゲートに接続され、水平選択パルスを供給する。
【００２９】
水平選択トランジスタ２５は、水平シフトレジスタ２２の水平選択パルスにより選択される。水平選択トランジスタ２５の電流経路の一端は水平信号線２７に接続され、他端は増幅トランジスタ１４のソースに接続された垂直信号線２６の一端に接続されている。
【００３０】
負荷トランジスタ２８の電流経路の一端は、垂直信号線２６の他端に接続されている。
【００３１】
図３は、図２に示すＣＭＯＳイメージセンサにおける動作例のタイミングチャートを示している。
【００３２】
図３に示すように、まず、リセット線２４をハイレベルにして、リセットトランジスタ１５をオンにする。これにより、浮遊拡散層ＦＤの電圧がリセットされる。
【００３３】
次に、リセット線２４をロウレベルにして、リセットトランジスタ１５をオフにする。これにより、浮遊拡散層ＦＤの電圧がフローティング状態となり、第１フォトダイオード１２ａおよび第２フォトダイオード１２ｂが信号電荷を蓄積し始める。この間、第１フォトダイオード１２ａおよび第２フォトダイオード１２ｂに対応する第１トランスファゲート１３ａおよび第２トランスファゲート１３ｂは、ロウレベル（例えば、−１．０Ｖ程度）に設定されている。  次に、垂直シフトレジスタ２１から読み出し信号が供給され、図示せぬ読み出し信号線を介して第１トランスファゲート１３ａおよび第２トランスファゲート１３ｂをハイレベル（例えば、５．０Ｖ程度）に設定する。これにより、第１転送トランジスタ１３ａおよび第２転送トランジスタ１３ｂがオンとなり、第１フォトダイオード１２ａおよび第２フォトダイオード１２ｂに蓄積された信号電荷が浮遊拡散層ＦＤに読み出される。
【００３４】
なお、第１フォトダイオード１２ａおよび第２フォトダイオード１２ｂの両方を同時に導通させる例を示しているが、それぞれの光感度に応じて片方ずつ導通するように第１トランスファゲート１３ａおよび第２トランスファゲート１３ｂに印加される電圧を制御してもよい。
【００３５】
図４は、図２に示す複数の単位セル１１のパターン平面図を示している。
【００３６】
図４に示すように、複数の単位セル１１はそれぞれ、２つのフォトダイオードおよびトランスファゲートを備える２画素１セル構造である。また、隣接する２つの単位セル１１は互いにハーフピッチ分ずれて形成されており、複数の単位セル１１は全体として千鳥状に配列されている。
【００３７】
破線で示すように、単位セル１１は、第１フォトダイオード１２ａ、第２フォトダイオード１２ｂ、第１トランスファゲート１３ａ、第２トランスファゲート１３ｂ、増幅トランジスタ１４、およびリセットトランジスタ１５を含む。
【００３８】
第１トランスファゲート１３ａの一端に第１フォトダイオード１２ａが隣接して設けられ、第２トランスファゲート１３ｂの一端に第２フォトダイオード１２ｂが隣接して設けられている。第１トランスファゲート１３ａおよび第２トランスファゲート１３ｂの他端には、浮遊拡散層ＦＤが共有して設けられている。浮遊拡散層ＦＤに隣接してリセットトランジスタ１５および増幅トランジスタ１４が設けられている。
【００３９】
第１フォトダイオード１２ａと第２フォトダイオード１２ｂとは、図示せぬ素子分離領域を介して隣接して設けられている。また、第１フォトダイオード１２ａおよび第２フォトダイオード１２ｂはそれぞれ、隣接セルにおけるフォトダイオードとも図示せぬ素子分離領域を介して隣接して設けられている。
【００４０】
以下に、図５（ａ）乃至（ｄ）を用いて、通常のＣＭＯＳイメージセンサについて説明する。
【００４１】
図５（ａ）は、図４のＡ−Ａ線に沿った断面図であり、通常のＣＭＯＳイメージセンサにおける１つの画素（単位画素）の断面構造を示している。図５（ｂ）は、図４の一部を抽出した図５（ａ）に対応するパターン平面図を示している。図５（ｃ）および（ｄ）は、図５（ａ）に対応するポテンシャル図を示している。なお、図５（ａ）において、図４における第１フォトダイオード１２ａおよび第１トランスファゲート１３ａの断面構造を示すが、第２フォトダイオード１２ｂおよび第２トランスファゲート１３ｂの断面構造も同様である。以下の説明において、第１フォトダイオード１２ａおよび第１トランスファゲート１３ａを単にフォトダイオード１２およびトランスファゲート１３と称す。
【００４２】
図５（ａ）および（ｂ）に示すように、通常のＣＭＯＳイメージセンサの単位画素は、半導体基板１内に形成された光電変換部（フォトダイオード）１２、電荷検出部（浮遊拡散層）ＦＤ、および半導体基板１上に形成されたトランスファゲート１３を備えている。
【００４３】
フォトダイオード１２は、例えばＰ型の半導体基板１内の表面に形成されたｎ型の不純物領域で構成されている。
【００４４】
浮遊拡散層ＦＤは、例えばＰ型の半導体基板１内の表面に、フォトダイオード１２と間を隔てて形成されたｎ＋＋型の不純物領域で構成されている。すなわち、この浮遊拡散層ＦＤにおける不純物濃度は、フォトダイオード１２における不純物濃度より高い。
【００４５】
トランスファゲート１３は、フォトダイオード１２と浮遊拡散層ＦＤとの間に位置し、半導体基板１の表面上に絶縁膜（例えば、酸化膜）を介して形成されている。このトランスファゲート１３の下部にチャネルＣＨが形成される。
【００４６】
図５（ｃ）に示すように、通常のＣＭＯＳイメージセンサにおいて、フォトダイオード１２が信号電荷を蓄積している時、フォトダイオード１２で溜めきれなくなった余分な信号電荷は電荷転送経路（チャネルＣＨ）を通って浮遊拡散層ＦＤへ排出される。これにより、フォトダイオードから溢れ出した電荷が隣接する別のフォトダイオード１２’（図４に示すフォトダイオード１２ｂまたは隣接セルのフォトダイオード）に漏れ出すことを防止している。このため、フォトダイオード１２と浮遊拡散層ＦＤとの間に位置するチャネルＣＨの電位を電荷蓄積期間中でも十分に上げておく必要がある。
【００４７】
一方、チャネルＣＨの電位を上げると、トランスファゲート１３と酸化膜との界面準位でノイズ信号が発生する。このノイズ信号が擬似信号としてフォトダイオード１２に影響を及ぼし、固定ノイズとなり問題が発生してしまう。このため、図３に示すように、電荷蓄積期間中において、トランスファゲート１３に負バイアス電圧（例えば、−１．０Ｖ程度）が印加され、チャネルＣＨの電位を下げている。しかし、図５（ｄ）に示すように、チャネルＣＨの電位を下げると、電荷が素子分離領域を超えて隣接フォトダイオード１２’に漏れ出す問題が生じてしまう。
【００４８】
最近の固体撮像装置において、画素の微細化が進み、フォトダイオード１２が溜めることができる信号電荷の容量が低下しているうえ、隣接フォトダイオード１２’への間隔も狭くなっている。このため、電荷蓄積期間中に溢れる電荷を浮遊拡散層ＦＤに逃がしてやることが技術課題の１つとして挙げられている。
【００４９】
以下の各実施形態は、上記問題を鑑みて、トランスファゲート１３と酸化膜との界面準位で発生するノイズを抑制しつつ、フォトダイオード１２で溢れた余分な電荷を浮遊拡散層ＦＤへ排出でき、相反する画像劣化問題を解決するＣＭＯＳイメージセンサを提案する。
【００５０】
［第１の実施形態］
以下に、図６（ａ）乃至（ｃ）を用いて、第１の実施形態に係るＣＭＯＳイメージセンサについて説明する。
【００５１】
図６（ａ）は、図４のＡ−Ａ線に沿った断面図であり、第１の実施形態に係る単位画素の断面構造を示している。図６（ｂ）は、図４の一部を抽出した図６（ａ）に対応するパターン平面図を示している。図６（ｃ）は、図６（ａ）に対応するポテンシャル図を示している。なお、以下の実施形態において、図５（ａ）乃至（ｄ）に示す通常のＣＭＯＳイメージセンサと同様の点については説明を省略し、異なる点について説明する。
【００５２】
図６（ａ）および（ｂ）に示すように、第１の実施形態に係るＣＭＯＳイメージセンサの単位画素は、半導体基板１内に形成されたフォトダイオード１２、浮遊拡散層ＦＤ、追加拡散層１６、および半導体基板１上に形成されたトランスファゲート１３を備えている。
【００５３】
フォトダイオード１２は、例えばＰ型の半導体基板１内の表面に形成されたｎ型不純物領域で構成されている。
【００５４】
浮遊拡散層ＦＤは、例えばＰ型の半導体基板１内の表面に、フォトダイオード１２と間を隔てて形成されたｎ型不純物領域で構成されている。
【００５５】
トランスファゲート１３は、フォトダイオード１２と浮遊拡散層ＦＤとの間に位置し、半導体基板１の表面上に絶縁膜（例えば、酸化膜）を介して形成されている。このトランスファゲート１３の下部にチャネルＣＨが形成される。
【００５６】
追加拡散層１６は、例えばＰ型の半導体基板１内の表面で、かつトランスファゲート１３の下部に形成されている。すなわち、追加拡散層１６は、フォトダイオード１２と浮遊拡散層ＦＤとの間に位置し、チャネルＣＨの一部に形成されている。また、追加拡散層１６は、浮遊拡散層ＦＤと接して（連続的に）形成されている。
【００５７】
また、追加拡散層１６はフォトダイオード１２および浮遊拡散層ＦＤと同一の導電型（例えばｎ型またはｎ＋型）の不純物領域で構成されている。この追加拡散層１６における不純物濃度は、例えば均一であり、フォトダイオード１２における不純物濃度と同程度であるが、これより低い場合または高い場合もあり得る。また、追加拡散層１６における不純物濃度は、浮遊拡散層ＦＤにおける不純物濃度より低い。
【００５８】
なお、追加拡散層１６はトランスファゲート１３の形成前に、例えばマスクを用いて形成される。この際、追加拡散層１６の深さは例えばチャネルＣＨの深さの２倍程度で、長さ（チャネル長方向の寸法）はチャネル長（ゲート長）の１／２程度になるように形成されることが望ましい。これは、製造工程におけるマスクの位置ずれ等のばらつきを考慮し、フォトダイオード１２と追加拡散層１６が繋がらないように制御するためである。また、追加拡散層１６の幅（チャネル幅方向の寸法）は、例えばチャネル幅（ゲート幅）より小さくなるように形成される。
【００５９】
図６（ｃ）に示すように、元々のチャネルＣＨの電位に加えて、追加拡散層１６が形成されることで、チャネルＣＨの電位は高くなる。具体的には、追加拡散層１６が形成された領域ＹにおけるチャネルＣＨの電位は、領域ＸにおけるチャネルＣＨの電位より高くなる。すなわち、チャネルＣＨにおいて、領域Ｘと領域Ｙとの間で電位差が生じることにより、フォトダイオード１２側から浮遊拡散層ＦＤ側に向かって電位が大きくなるような電位勾配が形成される。なお、図６（ｃ）において、領域Ｘと領域Ｙとの間で段階的に電位差が生じているが、浮遊拡散層ＦＤ側からフォトダイオード１２側に向けて追加拡散層１６の不純物濃度が緩やかに減少するように拡散されてもよく、この場合、領域Ｘと領域Ｙとの間で緩やかに電位差が生じる。
【００６０】
［効果］
上記第１の実施形態によれば、浮遊拡散層ＦＤと同一の導電型の不純物領域である追加拡散層１６がトランスファゲート１３の下部で、かつ浮遊拡散層ＦＤと接して（連続的に）形成されている。これにより、チャネルＣＨにおいて、フォトダイオード１２から溢れた信号電荷が浮遊拡散層ＦＤへと流れやすい電位勾配が形成される。したがって、この電位勾配により、フォトダイオード１２が信号電荷を蓄積している時、トランスファゲート１３に負バイアス電圧が印加されてチャネルＣＨの電位を下げた状態であっても、フォトダイオード１２で溢れた電荷が浮遊拡散層ＦＤへと排出され、隣接フォトダイオード１２’に流れることを抑制することができる。すなわち、フォトダイオード１２から溢れ出した電荷の排出と、転送トランジスタ（トランスファゲート）１３で発生する界面準位ノイズの抑制との相反する課題を解決して、画像の劣化を抑制することができる。
【００６１】
［第２の実施形態］
以下に、図７（ａ）乃至（ｃ）を用いて、第２の実施形態に係るＣＭＯＳイメージセンサについて説明する。
【００６２】
図７（ａ）は、図４のＡ−Ａ線に沿った断面図であり、第２の実施形態に係る単位画素の断面構造を示している。図７（ｂ）は、図４の一部を抽出した図７（ａ）に対応するパターン平面図を示している。図７（ｃ）は、図７（ａ）に対応するポテンシャル図を示している。なお、第２の実施形態において、第１の実施形態と同様の点については説明を省略し、異なる点について説明する。
【００６３】
図７（ａ）および（ｂ）に示すように、第２の実施形態において、第１の実施形態と異なる点は、追加拡散層１６の寸法（深さ、幅）である。
【００６４】
具体的には、第２の実施形態における追加拡散層１６は、第１の実施形態における追加拡散層１６よりも深く形成されている。この追加拡散層１６は、浮遊拡散層ＦＤと同程度の深さであってもよいが、浮遊拡散層ＦＤよりも浅いことが望ましい。
【００６５】
一方、第２の実施形態における追加拡散層１６の幅は第１の実施形態における追加拡散層１６の幅より小さく、第２の実施形態における追加拡散層１６の長さは第１の実施形態における追加拡散層１６の長さと同程度である。
【００６６】
すなわち、第２の実施形態における追加拡散層１６の寸法は、第１の実施形態における追加拡散層１６に対して、体積が一定になるように制御される。そのため、第２の実施形態における追加拡散層１６の不純物量は、第１の実施形態における追加拡散層１６の不純物量に対して一定に保たれる。これは、製造工程におけるマスクの位置ずれや不純物の拡散速度のばらつきが考慮されるためである。
【００６７】
図７（ｃ）に示すように、元々のチャネルＣＨの電位に加えて、追加拡散層１６が形成されることで、チャネルＣＨの電位は高くなる。すなわち、チャネルＣＨにおいて、領域Ｘと領域Ｙとの間で電位差が生じることにより、フォトダイオード１２側から浮遊拡散層ＦＤ側に向かって電位が大きくなるような電位勾配が形成される。このとき、追加拡散層１６の深さに応じてチャネルＣＨの電位は大きくなり、より急な電位勾配が形成される。
【００６８】
［効果］
上記第２の実施形態によれば、第１の実施形態と同様の効果を得ることができる。
【００６９】
さらに、本実施形態では、追加拡散層１６の体積が一定になるように制御しながら、追加拡散層１６が深く形成される。これにより、追加拡散層１６が形成された領域のチャネルＣＨの電位はより高くなり、領域Ｘと領域Ｙとの間でより大きな電位差が生じる。したがって、第１の実施形態に比べて、フォトダイオード１２側から浮遊拡散層ＦＤ側に向かってより急な電位勾配が形成される。このため、フォトダイオード１２で溢れた電荷が浮遊拡散層ＦＤへとより排出されやすくなり、隣接フォトダイオード１２’に流れることを抑制することができる。
【００７０】
［第３の実施形態］
以下に、図８（ａ）乃至（ｃ）を用いて、第３の実施形態に係るＣＭＯＳイメージセンサについて説明する。
【００７１】
図８（ａ）は、図４のＡ−Ａ線に沿った断面図であり、第３の実施形態に係る単位画素の断面構造を示している。図８（ｂ）は、図４の一部を抽出した図８（ａ）に対応するパターン平面図を示している。図８（ｃ）は、図８（ａ）に対応するポテンシャル図を示している。なお、第３の実施形態において、第１の実施形態と同様の点については説明を省略し、異なる点について説明する。
【００７２】
図８（ａ）および（ｂ）に示すように、第３の実施形態において、第１の実施形態と異なる点は、追加拡散層１６が凸型形状を有している点である。
【００７３】
具体的には、第３の実施形態における追加拡散層１６は、領域Ｙにおける（フォトダイオード１２側の）第１部分と、浮遊拡散層ＦＤに接する領域Ｚにおける（浮遊拡散層ＦＤ側の）第２部分とを有する。
【００７４】
これら第１部分と第２部分とは連続して形成されているが、それぞれの寸法が異なる。第１部分は第２部分よりも浅く、また、第１部分の幅は第２部分の幅より小さい。すなわち、第１部分の不純物量は、第２部分の不純物量よりも少なくなるように制御される。これにより、追加拡散層１６における第１部分をフォトダイオード１２付近まで形成することができる。また、第３の実施形態における追加拡散層１６（第１部分および第２部分）の寸法は、第１の実施形態における追加拡散層１６に対して、体積が一定になるように制御される。
【００７５】
なお、追加拡散層１６の第１部分および第２部分は、トランスファゲート１３の形成前に、例えばマスクを用いて同時に形成されてもよいし、別々に形成されてもよい。
【００７６】
図８（ｃ）に示すように、元々のチャネルＣＨの電位に加えて、追加拡散層１６が形成されることで、チャネルＣＨの電位は高くなる。このとき、追加拡散層１６の深さに応じてチャネルＣＨの電位はより大きくなる。すなわち、チャネルＣＨにおいて、領域Ｚ、領域Ｙ、領域Ｘの順に電位が高くなる。したがって、領域Ｘと領域Ｙとの間、および領域Ｙと領域Ｚとの間で電位差が生じ、フォトダイオード１２側から浮遊拡散層ＦＤ側に向かって電位が大きくなるような電位勾配が形成される。
【００７７】
［効果］
上記第３の実施形態によれば、第１の実施形態と同様の効果を得ることができる。
【００７８】
さらに、本実施形態では、第１部分と、第１部分より体積が大きい（不純物量が多い）第２部分とを有する追加拡散層１６が形成される。このように第１部分の不純物量を少なく制御することにより、フォトダイオード１２付近まで追加拡散層１６を形成することができる。これにより、第１の実施形態に比べて、フォトダイオード１２とトランスファゲート１３との境界付近から電位勾配が形成される。このため、フォトダイオード１２で溢れた電荷が浮遊拡散層ＦＤへとより排出されやすくなり、隣接フォトダイオード１２’に流れることを抑制することができる。
【００７９】
なお、第２および第３の実施形態において、第１の実施形態に対する変形例を示したが、それぞれの追加拡散層１６の形状および寸法はこれらに限らない。すなわち、追加拡散層１６の体積（不純物量）を一定に保ちながら、形状および寸法は適宜変更可能である。また、追加拡散層１６の不純物濃度は全体で均一であることに限らず、一部で高くまたは低く形成されてもよい。
【００８０】
その他、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【符号の説明】
【００８１】
１…半導体基板、１２…フォトダイオード、１３…トランスファゲート、１６…追加拡散層、５０…制御回路、ＦＤ…浮遊拡散層。
【図１】
2012028586.tif 000003
【図２】
2012028586.tif 000004
【図３】
2012028586.tif 000005
【図４】
2012028586.tif 000006
【図５】
2012028586.tif 000007
【図６】
2012028586.tif 000008
【図７】
2012028586.tif 000009
【図８】
2012028586.tif 000010