(57)【要約】【課題】表示画素がデルタ配列で配置された表示パネルに、表示パネルよりも低解像度の画像データに基づく画像を低コストで、かつ高品質に表示する。【解決手段】水平同期信号に同期して入力する１ライン分の４：２：２形式のＹＵＶデータから、隣接する２画素分のデータを処理単位とし、右側の画素の輝度成分データを含む画素データ（Ｙ２，Ｃｂ１，Ｃｒ１等）を用いて奇数（ＯＤＤ）ライン用のＲＧＢデータを生成する。同時に左側の画素の輝度成分データを含む画素データ（Ｙ１，Ｃｂ１，Ｃｒ１等）を用いて偶数（ＥＶＥＮ）ライン用のＲＧＢデータを生成する。奇数ライン用及び偶数ライン用の画素データに基づいて、水平同期期間内に、表示パネルの奇数ラインを駆動する表示信号、及び偶数ラインを駆動する表示信号を順に生成し、生成した表示信号により表示パネルを駆動する。【選択図】図６
2012053199.tif 000002
【特許請求の範囲】
【請求項１】
１画素を構成する赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色の表示画素がデルタ配列で配置された表示パネルを備え、ＹＵＶ形式の画像データに基づいた画像を前記表示パネルに表示させる表示装置であって、
前記ＹＵＶ形式の画像データを構成する１ライン分の画素データから、ＲＧＢ形式の画像データを構成する隣接する奇数ライン側及び偶数ライン側の２ライン分の画素データを生成するデータ生成手段を備え、
前記データ生成手段は、
前記ＹＵＶ形式の画像データを構成する１ライン分の画素データにおける隣接する２画素分の画素データを処理単位とし、前記表示パネルにおける偶数ラインに対する奇数ラインの、同一色が割り当てられた前記表示画素の相対的な位置ずれ方向に一致する側の画素の輝度成分データと、双方の画素に共通する色差成分データとからなる画素データをＲＧＢ形式の画素データに変換することによって、前記奇数ライン側の画素データを生成する一方、
前記ＹＵＶ形式の画像データを構成する１ライン分の画素データにおける隣接する２画素分の画素データを処理単位とし、前記表示パネルにおける奇数ラインに対する偶数ラインの、同一色が割り当てられた前記表示画素の相対的な位置ずれ方向に一致する側の画素の輝度成分データと、双方の画素に共通する色差成分データとからなる画素データをＲＧＢ形式の画素データに変換することによって、前記偶数ライン側の画素データを生成する
ことを特徴とする表示装置。
【請求項２】
前記データ生成手によって生成された奇数ライン側の画素データ、及び偶数ライン側の画素データに基づいて、前記表示パネルの奇数ラインを駆動する表示信号、及び偶数ラインを駆動する表示信号を生成する表示信号生成手段を備えたことを特徴とする請求項１記載の表示装置。
【請求項３】
前記表示信号生成手段は、前記ＹＵＶ形式の１ライン分の画素データが、前記表示パネルのライン数の２分の１のライン数の画像を表す画像データを構成する画素データであることを条件として、前記データ生成手段によって生成された奇数ライン側の画素データ、及び偶数ライン側の画素データに基づいて、前記表示パネルの奇数ラインを駆動する表示信号、及び偶数ラインを駆動する表示信号を生成することを特徴とする請求項２記載の表示装置。
【請求項４】
前記表示信号生成手段は、前記ＹＵＶ形式の１ライン分の画素データが、前記表示パネルのライン数と同一のライン数の画像を表す画像データを構成する画素データであることを条件として、前記生成手段によって生成された奇数ライン側の画素データ、又は偶数ライン側の画素データのいずれか一方の画素データのみに基づいて、前記表示パネルの各ラインを駆動する表示信号を生成することを特徴とする請求項３記載の表示装置。
【請求項５】
１画素を構成する赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色の表示画素がデルタ配列で配置された表示パネルに、ＹＵＶ形式の画像データに基づいた画像を表示させる表示方法であって、
前記ＹＵＶ形式の画像データを構成する１ライン分の画素データから、ＲＧＢ形式の画像データを構成する隣接する奇数ライン側及び偶数ライン側の２ライン分の画素データを生成するデータ生成ステップを含み
前記データ生成ステップにおいては、
前記ＹＵＶ形式の画像データを構成する１ライン分の画素データにおける隣接する２画素分の画素データを処理単位とし、前記表示パネルにおける偶数ラインに対する奇数ラインの、同一色が割り当てられた前記表示画素の相対的な位置ずれ方向に一致する側の画素の輝度成分データと、双方の画素に共通する色差成分データとからなる画素データをＲＧＢ形式の画素データに変換することによって、前記奇数ライン側の画素データを生成する一方、
前記ＹＵＶ形式の画像データを構成する１ライン分の画素データにおける隣接する２画素分の画素データを処理単位とし、前記表示パネルにおける奇数ラインに対する偶数ラインの、同一色が割り当てられた前記表示画素の相対的な位置ずれ方向に一致する側の画素の輝度成分データと、双方の画素に共通する色差成分データとからなる画素データをＲＧＢ形式の画素データに変換することによって、前記偶数ライン側の画素データを生成する
ことを特徴とする表示方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示画素がデルタ配列で配置された表示パネルにおける画像の表示技術に関するものである。
【背景技術】
【０００２】
従来、例えば液晶表示パネル等の表示パネルにおいては、カラー画像を再現するための表示画素の配置構成としてデルタ配列が知られている（例えば下記特許文献１参照）。デルタ配列は、１画素を構成する光の３原色である赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色の表示画素（ドット、又はサブピクセルともいう。）を２ラインに跨って三角形状に配置したものである。
【０００３】
一方、表示パネルに、表示パネルよりも低解像度の画像データに基づく種々の画像を表示する場合には拡大処理が必要となる。しかし、画像データそれ自体を表示パネルへの表示に先立ち予め拡大する場合には、画像データの拡大処理回路や、拡大後の画像データを記憶するメモリ等が必要となるため、表示パネルを備えた装置がコスト高となる。
【０００４】
これを解決する技術として、下記特許文献２には、例えば画像データの垂直方向の解像度が表示パネルの解像度の２分１である場合、１ライン分の画像データを隣接する２ラインに繰り返して表示する技術が記載されている。係る技術によれば、低コストで低解像度の画像データに基づく画像を高解像の表示パネルに拡大表示することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−１１６２０３号公報
【特許文献２】特開２００８−２２４７９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献２に記載されている技術は、表示パネルの画素配列がストライプ配列である場合、つまり表示パネルの各ラインにおける表示画素の色の配置（並び順と位置）が同一である場合にはよいが、表示パネルの画素配列がデルタ配列である場合には以下の問題がある。すなわちデルタ配列では、奇数ラインと偶数ラインとにおいて同一色の表示画素の位置がライン方向に１．５画素分ずれているため、画像データに基づく拡大処理後の画像等がギザギザになり表示品位が低下してしまうという問題があった。
【０００７】
本発明は、かかる従来の課題に鑑みてなされたものであり、表示画素がデルタ配列で配置された表示パネルに、表示パネルよりも低解像度の画像データに基づく画像を低コストで、かつ高品質に表示可能とすることを目的とする。
【課題を解決するための手段】
【０００８】
前記課題を解決するため、請求項１記載の発明に係る表示装置にあっては、１画素を構成する赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色の表示画素がデルタ配列で配置された表示パネルを備え、ＹＵＶ形式の画像データに基づいた画像を前記表示パネルに表示させる表示装置であって、前記ＹＵＶ形式の画像データを構成する１ライン分の画素データから、ＲＧＢ形式の画像データを構成する隣接する奇数ライン側及び偶数ライン側の２ライン分の画素データを生成するデータ生成手段を備え、前記データ生成手段は、前記ＹＵＶ形式の画像データを構成する１ライン分の画素データにおける隣接する２画素分の画素データを処理単位とし、前記表示パネルにおける偶数ラインに対する奇数ラインの、同一色が割り当てられた前記表示画素の相対的な位置ずれ方向に一致する側の画素の輝度成分データと、双方の画素に共通する色差成分データとからなる画素データをＲＧＢ形式の画素データに変換することによって、前記奇数ライン側の画素データを生成する一方、前記ＹＵＶ形式の画像データを構成する１ライン分の画素データにおける隣接する２画素分の画素データを処理単位とし、前記表示パネルにおける奇数ラインに対する偶数ラインの、同一色が割り当てられた前記表示画素の相対的な位置ずれ方向に一致する側の画素の輝度成分データと、双方の画素に共通する色差成分データとからなる画素データをＲＧＢ形式の画素データに変換することによって、前記偶数ライン側の画素データを生成することを特徴とする。
【０００９】
また、請求項２記載の発明に係る表示装置にあっては、前記データ生成手によって生成された奇数ライン側の画素データ、及び偶数ライン側の画素データに基づいて、前記表示パネルの奇数ラインを駆動する表示信号、及び偶数ラインを駆動する表示信号を生成する表示信号生成手段を備えたことを特徴とする。
【００１０】
また、請求項３記載の発明に係る表示装置にあっては、前記表示信号生成手段は、前記ＹＵＶ形式の１ライン分の画素データが、前記表示パネルのライン数の２分の１のライン数の画像を表す画像データを構成する画素データであることを条件として、前記データ生成手段によって生成された奇数ライン側の画素データ、及び偶数ライン側の画素データに基づいて、前記表示パネルの奇数ラインを駆動する表示信号、及び偶数ラインを駆動する表示信号を生成することを特徴とする。
【００１１】
また、請求項４記載の発明に係る表示装置にあっては、前記表示信号生成手段は、前記ＹＵＶ形式の１ライン分の画素データが、前記表示パネルのライン数と同一のライン数の画像を表す画像データを構成する画素データであることを条件として、前記生成手段によって生成された奇数ライン側の画素データ、又は偶数ライン側の画素データのいずれか一方の画素データのみに基づいて、前記表示パネルの各ラインを駆動する表示信号を生成することを特徴とする。
【００１２】
また、請求項５記載の発明に係る表示方法にあっては、１画素を構成する赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色の表示画素がデルタ配列で配置された表示パネルに、ＹＵＶ形式の画像データに基づいた画像を表示させる表示方法であって、前記ＹＵＶ形式の画像データを構成する１ライン分の画素データから、ＲＧＢ形式の画像データを構成する隣接する奇数ライン側及び偶数ライン側の２ライン分の画素データを生成するデータ生成ステップを含み前記データ生成ステップにおいては、前記ＹＵＶ形式の画像データを構成する１ライン分の画素データにおける隣接する２画素分の画素データを処理単位とし、前記表示パネルにおける偶数ラインに対する奇数ラインの、同一色が割り当てられた前記表示画素の相対的な位置ずれ方向に一致する側の画素の輝度成分データと、双方の画素に共通する色差成分データとからなる画素データをＲＧＢ形式の画素データに変換することによって、前記奇数ライン側の画素データを生成する一方、前記ＹＵＶ形式の画像データを構成する１ライン分の画素データにおける隣接する２画素分の画素データを処理単位とし、前記表示パネルにおける奇数ラインに対する偶数ラインの、同一色が割り当てられた前記表示画素の相対的な位置ずれ方向に一致する側の画素の輝度成分データと、双方の画素に共通する色差成分データとからなる画素データをＲＧＢ形式の画素データに変換することによって、前記偶数ライン側の画素データを生成することを特徴とする。
【発明の効果】
【００１３】
本発明によれば、表示画素がデルタ配列で配置された表示パネルに、表示パネルよりも低解像度の画像データに基づく画像を低コストで、かつ高品質に表示することが可能となる。
【図面の簡単な説明】
【００１４】
【図１】本発明に係る表示装置を備えた携帯電話機の外観図である。
【図２】液晶表示装置の構成図である。
【図３】信号ドライバの詳細を示す構成図である。
【図４】液晶表示装置の動作を示すタイミングチャートである。
【図５】液晶表示装置における画像データの入力タイミングを示すタイミングチャートである。
【図６】信号ドライバの動作内容を示す概念図である。
【発明を実施するための形態】
【００１５】
以下、本発明の一実施形態について説明する。図１は、本発明の表示装置を備えた携帯電話機１の外観図である。携帯電話機１は、マイクロフォン２と、アンテナ３と、スピーカ４と、液晶表示装置５と、複数の操作ボタンからなる操作キー群６とを有している。
【００１６】
図２は、液晶表示装置５の構成を示す図である。図２に示すように、液晶表示装置５は、表示パネル１００と、走査ドライバ２００、信号ドライバ３００、制御部４００、電源調整回路５００を有している。なお、本実施形態においては走査ドライバ２００と信号ドライバ３００と制御部４００とによって表示パネル駆動装置が構成される。
【００１７】
表示パネル１００は、画素側基板１０１と対向側基板１０２との間に液晶層ＬＣが狭持された構成である。画素側基板１０１と対向側基板１０２とはシール材１０３によって接着され、シール材１０３によって画素側基板１０１と対向側基板１０２との間に液晶層ＬＣを構成する液晶が封止されている。
【００１８】
画素側基板１０１はガラス基板等の透明性を有する基板である。画素側基板１０１には、走査ドライバ２００から走査電圧が供給される複数の走査線Ｇ１〜Ｇ４８０と、信号ドライバ３００から信号が供給される複数の信号線Ｓ１〜Ｓ９６０とがそれぞれ交差するように配設されている。そして、画素側基板１０１には、走査線Ｇ１〜Ｇ４８０と信号線Ｓ１〜Ｓ９６０とが交差する位置に、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のいずれかの色が割り当てられた表示画素が規則的に配置されている。
【００１９】
表示パネル１００における表示画素の画素配列はデルタ配列であり、奇数（ＯＤＤ）ラインと偶数（ＥＶＥＮ）ラインとにおいて、同一色の表示画素の位置がライン方向に１．５画素分ずれている。各信号線Ｓ１〜Ｓ９６０には同色の表示画素が接続されており、例えば信号線Ｓ１には赤（Ｒ）の表示画素のみが接続されている。このため、全ての信号線Ｓ１〜Ｓ９６０は画素側基板１０１においてジグザグ状に配設されている。
【００２０】
なお、図示しないが画素側基板１０１には、Ｒ，Ｇ，Ｂの各表示画素に対応してＩＴＯ（酸化インジウム錫）膜等の透明導電膜で構成された画素電極が形成されており、画素電極にはスイッチング素子としてのＴＦＴ（Thin Film Transistor：薄膜トランジスタ）が接続されている。さらに、各画素電極のＴＦＴが走査線Ｇ１〜Ｇ４８０と信号線Ｓ１〜Ｓ９６０とにそれぞれ接続されている。
【００２１】
また、対向側基板１０２もガラス基板等の透明性を有する基板であり、対向側基板１０２の画素側基板１０１との対向面側には格子状の遮光膜が形成されている。遮光膜は、その開口部が画素電極に対応した位置となるように形成され、遮光膜はブラックマトリクスとして機能する。そして、遮光膜によって形成される開口部に、表示画素毎に割り当てられたＲ，Ｇ，Ｂのいずれかの色のカラーフィルタが配設されている。さらに、カラーフィルタにはコモン電極が形成されており、コモン電極の電位は各表示画素に共通する電位（Ｖｃｏｍ）に維持される。
【００２２】
制御部４００は、走査ドライバ２００及び信号ドライバ３００を制御することにより表示パネル１００に所定の画像を表示させる。すなわち制御部４００には、液晶表示装置５に供給される画像データＤが入力される。制御部４００は、画像データＤの出力タイミングに同期した垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、基準クロック信号ＣＬＫ、モード信号からなる制御信号を生成し、生成した各制御信号を走査ドライバ２００と信号ドライバ３００へ出力する。さらに、制御部４００は、入力した画像データＤを信号ドライバ３００へ出力することによって、入力した画像データＤに基づく画像を表示パネル１００に表示させる。
【００２３】
ここで、本実施形態の携帯電話機１において、液晶表示装置５に供給される画像データＤは、画像を構成する画素の色を輝度データＹと色差データＣｂ（Ｕ），Ｃｒ（Ｖ）とによって表現するＹＵＶデータ（ＹＵＶ形式の画像データ）である。ＹＵＶデータのフォーマットはＩＴＵ−Ｒ勧告６０１に準拠した４：２：２形式であり、色差データＣｂ（Ｕ），Ｃｒ（Ｖ）の値を２画素毎に平均化し、２画素分の色差データＣｂ（Ｕ），Ｃｒ（Ｖ）を共通化することによってデータ量を削減する一般的なフォーマットである。また、画像データＤは、Ｙ，Ｃｂ，Ｃｒの各データが８ビットで表現されたカラー画像データである。
【００２４】
一方、本実施形態の携帯電話機１には、液晶表示装置５において種々の画像を表示する際の表示モードとして通常表示モードと省電力表示モードとの２種類の表示モードが設けられている。なお、種々の画像には、例えばＪＰＥＧ（Joint Photographic Expert Group）方式により圧縮された画像データによって表される画像や、文字情報を含む表示画像や、携帯電話機１においてユーザーインターフェースとして液晶表示装置５に表示される各種のメニュー画像が含まれる。
【００２５】
通常表示モードは、任意の画像の表示に際し、表示パネル１００のライン数のライン数と同じライン数の画像データが液晶表示装置５に供給される表示モードである。省電力表示モードは、任意の画像の表示に際し、表示パネル１００のライン数の２分１のライン数の画像を表す低解像度の画像データが液晶表示装置５に供給される表示モードである。なお、省電力表示モードは、液晶表示装置５に供給する画像データＤのデータ量を２分の１に削減することによって、任意の画像を表示する際の画像データＤの転送に要する消費電力を削減することを目的として携帯電話機１に設けられている表示モードである。
【００２６】
制御部４００が生成する制御信号に含まれているモード信号は上記表示モードの種類を示すものであり、制御部４００は、表示モードが通常表示モードのときにはモード信号の値を「Ｈ」（ｈｉｇｈ）とし、表示モードが省電力表示モードのときにはモード信号の値を「Ｌ」（ｌｏｗ）とする。
【００２７】
電源調整回路５００は、携帯電話機１が有する図示しない電源から図２に示した各ブロックの動作に必要な電圧を生成し、生成したそれぞれの電圧を対応するブロックにそれぞれ出力する。
【００２８】
走査ドライバ２００は、シフトレジスタ等から構成されており、表示パネル１００の走査線Ｇ１〜Ｇ４８０に走査信号電圧を順次印加する。すなわち走査ドライバ２００は、制御部４００から垂直同期信号Ｖｓｙｎｃが入力する毎に各走査線Ｇ１〜Ｇ４８０への走査信号電圧の印加を開始し、水平同期信号Ｈｓｙｎｃに同期して各走査線Ｇ１〜Ｇ４８０に走査信号電圧を順に印加する。
【００２９】
その際、走査ドライバ２００は、制御部４００が出力するモード信号と水平同期信号Ｈｓｙｎｃとに応じて、１ライン分のＴＦＴをオン状態とするための走査信号電圧をゲートオフレベルＶｇｌからゲートオンレベルＶｇｈに切り替える。なお、実際には、水平同期信号Ｈｓｙｎｃは、互いに逆位相の信号である第１ゲートクロック信号と第２ゲートクロック信号とから構成される。
【００３０】
表示パネル１００においては、走査ドライバ２００によって走査線Ｇ１〜Ｇ４８０のいずれかの電位が選択的にゲートオンレベルとされることにより、該当する走査線に接続されているＴＦＴがオン状態となる。これにより、オン状態のＴＦＴに接続された表示画素が選択状態となり、選択状態となった表示画素の画素電極に信号線Ｓ１〜Ｓ９６０に印加されている表示信号電圧が印加されることによって、選択状態の表示画素が駆動される。
【００３１】
一方、信号ドライバ３００は、制御部４００から供給される各制御信号（Ｖｓｙｎｃ、Ｈｓｙｎｃ、ＣＬＫ、モード信号）に従い動作し、表示パネル１００の信号線Ｓ１〜Ｓ９６０に所定の表示信号電圧を印加することにより、上記選択状態の表示画素に所定の階調輝度を確保する。信号ドライバ３００の構成、及び動作の詳細については後述する。
【００３２】
図４は、液晶表示装置５が任意の画像を表示するときの動作を示すタイミングチャートである。すなわち図４（ａ）は、表示モードが通常表示モードであるときのタイミングチャート、図４（ｂ）は、表示モードが省電力表示モードであるときのタイミングチャートである。
【００３３】
ここで、本実施形態の表示パネル１００のライン数は４８０であり、省電力表示モードにおいて制御部４００に入力する画像データのライン数は２４０である。そのため、図４に示したように、省電力表示モードにおいて制御部４００が生成する水平同期信号Ｈｓｙｎｃの１水平同期期間は、表示モードが通常表示モードであるときの２倍の長さとなっている。
【００３４】
そして、図４（ｂ）に示したように、省電力表示モードにおいて走査ドライバ２００は、１水平同期期間内に連続する２本の走査線に走査信号電圧を順に印加する。その際、走査ドライバ２００は、１水平同期期間内の前半の期間においては奇数（ＯＤＤ）ラインの走査線に走査信号電圧を印加し、後半の期間においては偶数（ＥＶＥＮ）ラインの走査線に走査信号電圧を印加する。
【００３５】
次に、信号ドライバ３００の構成、及び動作の詳細について説明する。図３は、信号ドライバ３００の詳細を示す構成図である。図３に示したように信号ドライバ３００は、入力データラッチブロック３０１と、ＣｂＹＣｒＹデータシフトブロック３０２、第１及び第２のＹＣｂＣｒ−ＲＧＢ変換ブロック３０３ａ，３０３ｂ、第１及び第２のＲＧＢデータシフトブロック３０４ａ，３０４ｂ、第１及び第２の出力データラッチブロック３０５ａ，３０５ｂ、出力データセレクタブロック３０６、Ｄ／Ａ変換ブロック３０７、ＯＤＤ／ＥＶＥＮ切替ブロック３０８、表示信号電圧生成ブロック３０９を有している。
【００３６】
なお、本実施形態においては、主としてＣｂＹＣｒＹデータシフトブロック３０２と、第１及び第２のＹＣｂＣｒ−ＲＧＢ変換ブロック３０３ａ，３０３ｂ、第１及び第２のＲＧＢデータシフトブロック３０４ａ，３０４ｂ、第１及び第２の出力データラッチブロック３０５ａ，３０５ｂがデータ生成手段として機能する。
【００３７】
また、主として出力データセレクタブロック３０６と、Ｄ／Ａ変換ブロック３０７、ＯＤＤ／ＥＶＥＮ切替ブロック３０８、表示信号電圧生成ブロック３０９が表示信号生成手段として機能する。
【００３８】
入力データラッチブロック３０１は、制御部４００を介して入力する画像データ（入力データ）Ｄを構成する各データを１データずつ記憶する。先に説明したように画像データＤは４：２：２形式のＹＵＶデータであり、入力データラッチブロック３０１には、ＹＵＶデータの各データがＣｂ，Ｙ，Ｃｒ，Ｙの順に入力する。
【００３９】
図５は、表示モードが省電力表示モードである場合に、液晶表示装置５が任意の画像を表示しているときの画像データＤの入力タイミングを示す図である。図５（ａ）に示したように、省電力表示モードで液晶表示装置５に供給される画像データＤのライン数は２４０である。また、図５（ｂ）に示したように、入力データラッチブロック３０１には、１水平同期期間内に６４０画素分のＹＵＶデータ（Ｃｂ１，Ｙ１，Ｃｒ１，Ｙ２，・・・Ｃｂ６３９，Ｙ６３９，Ｃｒ６３９，Ｙ６４０）が順に入力する。なお、１水平同期期間内における画像データＤの入力タイミングは、表示モードが通常表示モードである場合においても同様である。
【００４０】
ＣｂＹＣｒＹデータシフトブロック３０２は、入力データラッチブロック３０１に順に記憶されたデータを２画素分のデータを単位として繰り返し格納するデータ格納領域を備えている。２画素分のデータは、同一ライン上で隣接する２画素の輝度データＹと、２画素に共通の色差データＣｂ，Ｃｒであり、例えば図５（ｂ）に示したＣｂ１，Ｙ１，Ｃｒ１，Ｙ２からなる４つのデータである。
【００４１】
また、ＣｂＹＣｒＹデータシフトブロック３０２は、データ格納領域に２画素分のデータを格納する毎に、互いに異なる画素の輝度データ（Ｙ）を含む一組の間引きデータ（画素データ）を個別に抽出し、抽出した一組の間引きデータを第１及び第２のＹＣｂＣｒ−ＲＧＢ変換ブロック３０３ａ，３０３ｂへ振り分けて出力する。
【００４２】
すなわちＣｂＹＣｒＹデータシフトブロック３０２は、同一ライン上で隣接する２画素のうちで右側に位置する画素の輝度データ（Ｙ）を含む間引きデータを第１のＹＣｂＣｒ−ＲＧＢ変換ブロック３０３ａへ出力する。さらに、ＣｂＹＣｒＹデータシフトブロック３０２は、同一ライン上で隣接する２画素のうちで左側に位置する画素の輝度データ（Ｙ）を含む間引きデータを第２のＹＣｂＣｒ−ＲＧＢ変換ブロック３０３ｂへ出力する。
【００４３】
なお、以下の説明においては、右側に位置する画素の輝度データ（Ｙ）を含む間引きデータを第１の間引きデータと呼び、左側に位置する画素の輝度データ（Ｙ）を含む間引きデータを第２の間引きデータと呼ぶものとする。
【００４４】
ここで、ＣｂＹＣｒＹデータシフトブロック３０２に格納された２画素分のデータが、図５（ｂ）に示したＣｂ１，Ｙ１，Ｃｒ１，Ｙ２からなる４つのデータである場合、第１の間引きデータ及び第２の間引きデータは以下のデータである。すなわち、第１のＹＣｂＣｒ−ＲＧＢ変換ブロック３０３ａへ出力される第１の間引きデータはＣｂ１，Ｃｒ１，Ｙ２からなる画素データであり、第２のＹＣｂＣｒ−ＲＧＢ変換ブロック３０３ｂへ出力される第２の間引きデータはＣｂ１，Ｙ１，Ｃｒ１からなる画素データである。
【００４５】
つまり第１のＹＣｂＣｒ−ＲＧＢ変換ブロック３０３ａへ出力される第１の間引きデータは、表示パネル１００における偶数ラインに対する奇数ラインの、同一色が割り当てられた表示画素の相対的な位置ずれ方向に一致する側の画素の輝度成分データを含む画素データである。また、第２のＹＣｂＣｒ−ＲＧＢ変換ブロック３０３ｂへ出力される第２の間引きデータは、表示パネル１００における奇数ラインに対する偶数ラインの、同一色が割り当てられた表示画素の相対的な位置ずれ方向に一致する側の画素の輝度成分データを含む画素データである。
【００４６】
第１のＹＣｂＣｒ−ＲＧＢ変換ブロック３０３ａは、ＣｂＹＣｒＹデータシフトブロック３０２から入力した第１の間引きデータをマトリックス演算によりＲＧＢ各８ビットのＲＧＢデータに変換し、第１のＲＧＢデータシフトブロック３０４ａへ出力する。また、第２のＹＣｂＣｒ−ＲＧＢ変換ブロック３０３ｂは、ＣｂＹＣｒＹデータシフトブロック３０２から入力した第２の間引きデータをマトリックス演算によりＲＧＢ各８ビットのＲＧＢデータに変換し、第２のＲＧＢデータシフトブロック３０４ｂへ出力する。
【００４７】
第１のＲＧＢデータシフトブロック３０４ａは、信号線Ｓ１〜Ｓ９６０と同数のデータを格納するデータ格納領域を備えており、第１のＹＣｂＣｒ−ＲＧＢ変換ブロック３０３ａから入力したＲＧＢデータを、表示パネル１００における奇数ラインの色の配置に従って順に並べ、１ライン分（３２０画素分）のＲＧＢデータを格納する。また、第２のＲＧＢデータシフトブロック３０４ｂは、信号線Ｓ１〜Ｓ９６０と同数のデータを格納するデータ格納領域を備えており、第２のＹＣｂＣｒ−ＲＧＢ変換ブロック３０３ｂから入力したＲＧＢデータを、表示パネル１００における偶数ラインの色の配置に従って順に並べ、１ライン分（３２０画素分）のＲＧＢデータを格納する。
【００４８】
第１の出力データラッチブロック３０５ａは、第１のＲＧＢデータシフトブロック３０４ａに格納された奇数ライン用の１ライン分のＲＧＢデータをラッチする。また、第２の出力データラッチブロック３０５ｂは、第２のＲＧＢデータシフトブロック３０４ｂに格納された偶数ライン用の１ライン分のＲＧＢデータをラッチする。
【００４９】
出力データセレクタブロック３０６は、ＯＤＤ／ＥＶＥＮ切替ブロック３０８から出力されるＯＤＤ／ＥＶＥＮ信号に従い、第１の出力データラッチブロック３０５ａ、又は第２の出力データラッチブロック３０５ｂにラッチされた１ライン分のＲＧＢデータ（パラレルデータ）をＤ／Ａ変換ブロック３０７へ出力する。
【００５０】
ここで、ＯＤＤ／ＥＶＥＮ信号は「Ｈ」（ｈｉｇｈ）又は「Ｌ」（ｌｏｗ）のいずれかの値を示す制御信号である。出力データセレクタブロック３０６は、ＯＤＤ／ＥＶＥＮ信号が「Ｈ」であるときには、第１の出力データラッチブロック３０５ａにラッチされた１ライン分のＲＧＢデータをＤ／Ａ変換ブロック３０７へ出力する。また、出力データセレクタブロック３０６は、ＯＤＤ／ＥＶＥＮ信号が「Ｌ」であるときには、第２の出力データラッチブロック３０５ｂにラッチされた１ライン分のＲＧＢデータをＤ／Ａ変換ブロック３０７へ出力する。
【００５１】
一方、ＯＤＤ／ＥＶＥＮ切替ブロック３０８は、図４（ａ）に示したように、表示モードが通常表示モードのときにはＯＤＤ／ＥＶＥＮ信号を「Ｈ」に維持する。また、ＯＤＤ／ＥＶＥＮ切替ブロック３０８は、図４（ｂ）に示したように、表示モードが省電力表示モードのときには、１水平同期期間内の前半の期間ではＯＤＤ／ＥＶＥＮ信号を「Ｈ」とし、前半の期間ではＯＤＤ／ＥＶＥＮ信号を「Ｌ」とする。つまり、ＯＤＤ／ＥＶＥＮ切替ブロック３０８は、走査ドライバ２００によって奇数ラインの走査線に走査信号電圧が印加されている期間にＥＶＥＮ信号を「Ｈ」とし、かつ走査ドライバ２００によって偶数ラインの走査線に走査信号電圧が印加されている期間にＥＶＥＮ信号を「Ｌ」とする。
【００５２】
したがって、出力データセレクタブロック３０６においては、表示モードが通常表示モードの場合には、水平同期信号Ｈｓｙｎｃに同期して、第１の出力データラッチブロック３０５ａにラッチされた奇数ライン用の１ライン分のＲＧＢデータのみをＤ／Ａ変換ブロック３０７へ出力する。また、出力データセレクタブロック３０６は、表示モードが省電力表示モードの場合には、水平同期信号Ｈｓｙｎｃに同期して、第１の出力データラッチブロック３０５ａと、第２の出力データラッチブロック３０５ｂとに個別にラッチされた奇数ライン用と偶数ライン用との２ライン分のＲＧＢデータを１水平同期期間内に交互にＤ／Ａ変換ブロック３０７へ出力する。
【００５３】
図６は、水平同期期間に入力データラッチブロック３０１に入力する１ライン分のＹＵＶデータと、第１及び第２のＹＣｂＣｒ−ＲＧＢ変換ブロック３０３ａ，３０３ｂに入力する間引きデータと、Ｄ／Ａ変換ブロック３０７へ出力される１ライン分のＲＧＢデータとの関係を示す概念図である。すなわち図６（ａ）は、入力データラッチブロック３０１に入力する１ライン分のＹＵＶデータと、第１のＹＣｂＣｒ−ＲＧＢ変換ブロック３０３ａに入力する奇数ライン用のＲＧＢデータとの関係を示す概念図である。また、図６（ｂ）は、入力データラッチブロック３０１に入力する１ライン分のＹＵＶデータと、第２のＹＣｂＣｒ−ＲＧＢ変換ブロック３０３ｂに入力する偶数ライン用のＲＧＢデータとの関係を示す概念図である。そして、図６（ａ）、及び図６（ｂ）において１ライン分のＹＵＶデータに記号「○」で囲んで示した輝度成分データが、間引きデータとして使用される輝度成分データである。
【００５４】
表示信号電圧生成ブロック３０９は、Ｄ／Ａ変換ブロック３０７に入力するＲＧＢデータが取り得る階調レベル（本実施形態ではＲＧＢの各色のデータが８ビットのデータであるため２５６階調）に対応した値のガンマ電圧を、電源電圧を階調レベル数に対応した複数の抵抗によって分割する抵抗分割方式によって生成する。
【００５５】
Ｄ／Ａ変換ブロック３０７は、信号線Ｓ１〜Ｓ９６０と同数のＤＡＣ（Digital/Analog Converter）３０７１、及び出力アンプ３０７２から構成される。
【００５６】
各々のＤＡＣ３０７１は、表示信号電圧生成ブロック３０９が生成するガンマ電圧の中から、出力データセレクタブロック３０６から入力したＲＧＢの各色のデータ毎の階調レベルに対応するガンマ電圧を選択する。
【００５７】
各々の出力アンプ３０７２は、対応するＤＡＣ３０７１によって選択されたガンマ電圧を増幅し、対応する信号線Ｓ１〜Ｓ９６０に出力する。信号線Ｓ１〜Ｓ９６０に出力されたガンマ電圧は、表示パネル１００において走査ドライバ２００によりオン状態とされたＴＦＴを介して画素電極に印加される。係るガンマ電圧の印加によって、画素電極に発生する画素電極電圧とコモン電圧との差の電圧が液晶層ＬＣに印加される。
【００５８】
その結果、走査ドライバ２００によって走査信号電圧が印加されている走査線に対応する表示パネル１００の１ラインの各表示画素に、１ライン分のＲＧＢデータのデータ毎の階調レベル情報に基づいた階調輝度が確保される。
【００５９】
そして、信号ドライバ３００が上述した動作を水平同期信号Ｈｓｙｎｃに同期して繰り返し行うことにより、画像データＤに基づく画像が表示パネル１００に表示される。すなわち表示モードが通常表示モードの場合には、奇数ライン用に生成されたＲＧＢデータのみに応じた表示信号により表示パネル１００が駆動されることによって、画像データＤのライン数（表示パネル１００のライン数）と同じライン数の画像が表示パネル１００に表示される。
【００６０】
また、表示モードが省電力表示モードの場合には、奇数ライン用と偶数ライン用とにそれぞれ生成されたＲＧＢデータに応じた表示信号により表示パネル１００が駆動されることによって、画像データＤのライン数の２倍のライン数の画像が表示パネル１００に表示される。
【００６１】
これにより、本実施形態においては、画像データＤを予め垂直方向に拡大するための拡大処理回路や、拡大後の画像データを記憶するメモリ等を有していなくとも、表示モードが省電力表示モードの場合、画像データＤにより表される画像を垂直方向に拡大した状態で表示パネル１００に表示させることができる。つまり低解像度の画像データに基づく画像を、画像データよりも高解像の表示パネルに低コストで拡大表示することができる。
【００６２】
しかも、奇数ライン用に生成される１ライン分のＲＧＢデータが、画像データＤの１ライン分のＹＵＶデータにおいて、表示パネル１００における偶数ラインに対する奇数ラインの、同一色が割り当てられた表示画素の相対的な位置ずれ方向に一致する側の画素の輝度成分データのみを含む第１の間引きデータに基づき生成されたデータである。他方、偶数ライン用に生成される１ライン分のＲＧＢデータが、画像データＤの１ライン分のＹＵＶデータにおいて、表示パネル１００における奇数ラインに対する偶数ラインの、同一色が割り当てられた表示画素の相対的な位置ずれ方向に一致する側の画素の輝度成分データを含む第２の間引きデータに基づき生成されるデータである。
【００６３】
そのため、表示パネル１００の画素配列がストライプ配列であって、奇数ラインと偶数ラインとにおいて同色の表示画素の位置がライン方向に１．５画素分ずれても拡大処理後の画像がギザギザになることがなく、拡大処理後の画像として質の高い画像を表示することができる。
【００６４】
したがって、本実施形態においては、液晶表示装置５に供給される画像データＤが４：２：２形式のＹＵＶデータである構成において、表示画素がデルタ配列で配置された表示パネルに、表示パネルよりも低解像度の表示データに基づく画像を低コストで、かつ高品質に表示することができる。
【００６５】
ここで、本実施形態においては、信号ドライバ３００が有するＣｂＹＣｒＹデータシフトブロック３０２が２画素分のデータを格納する毎に、表示モードに関係なく無条件に第２のＹＣｂＣｒ−ＲＧＢ変換ブロック３０３ｂへ第２の間引きデータを出力する構成について説明した。しかし、本発明の実施に際しては、ＣｂＹＣｒＹデータシフトブロック３０２に、表示モードが省電力表示モードである場合にのみ、第２のＹＣｂＣｒ−ＲＧＢ変換ブロック３０３ｂへ第２の間引きデータを出力させる構成を採用しても構わない。
【００６６】
また、本実施形態においては、信号ドライバ３００が有する出力データセレクタブロック３０６が、表示モードが通常表示モードの場合に、水平同期信号Ｈｓｙｎｃに同期して第１の出力データラッチブロック３０５ａにラッチされた奇数ライン用の１ライン分のＲＧＢデータのみをＤ／Ａ変換ブロック３０７へ出力する構成について説明した。しかし、本発明の実施に際しては、出力データセレクタブロック３０６に、表示モードが通常表示モードの場合に、水平同期信号Ｈｓｙｎｃに同期して第２の出力データラッチブロック３０５ｂにラッチされた偶数ライン用の１ライン分のＲＧＢデータのみをＤ／Ａ変換ブロック３０７へ出力を出力させる構成を採用しても構わない。
【００６７】
また、本実施形態においては、液晶表示装置５が、画像データＤとして４：２：２形式のＹＵＶデータを供給されるものである場合について説明した。しかし、本発明は、供給される画像データＤが４：４：４形式のＹＵＶデータである液晶表示装置等にも適用することができる。画像データＤが４：４：４形式のＹＵＶデータである場合には、例えば本実施形態で説明したＣｂＹＣｒＹデータシフトブロック３０２に、以下のような機能を確保すればよい。
【００６８】
例えばＣｂＹＣｒＹデータシフトブロック３０２には、同一ライン上で隣接する２画素分のデータを格納する毎に、２画素の色差データＣｂ（Ｕ），Ｃｒ（Ｖ）の値を平均化し、２画素に共通する色差データＣｂ（Ｕ），Ｃｒ（Ｖ）を自ら取得する機能を確保する。さらに、ＣｂＹＣｒＹデータシフトブロック３０２に、自ら取得した２画素に共通する色差データＣｂ（Ｕ），Ｃｒ（Ｖ）をそれぞれ含む第１の間引きデータと第２の間引きデータとを、第１のＹＣｂＣｒ−ＲＧＢ変換ブロック３０３ａと第２のＹＣｂＣｒ−ＲＧＢ変換ブロック３０３ｂとへ出力させる機能を確保すればよい。
【００６９】
また、本発明は上述した実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形や応用が可能なことは勿論である。例えば、本実施形態においては、携帯電話機に設けられている液晶表示装置５に本発明を採用した場合について説明した。しかしながら、本発明はデジタルカメラやＰＤＡ等の各種の携帯機器が有する液晶表示装置にも適用することができる。さらには、本発明は液晶表示装置以外の例えば有機ＥＬ表示装置等にも適用することができる。
【符号の説明】
【００７０】
１    携帯電話機
１００    表示パネル
２００    走査ドライバ
３００    信号ドライバ
３０１    入力データラッチブロック
３０２    ＣｂＹＣｒＹデータシフトブロック
３０３ａ    第１のＹＣｂＣｒ−ＲＧＢ変換ブロック
３０３ｂ    第２のＹＣｂＣｒ−ＲＧＢ変換ブロック
３０４ａ    第１のＲＧＢデータシフトブロック
３０４ｂ    第２のＲＧＢデータシフトブロック
３０５ａ    第１の出力データラッチブロック
３０５ｂ    第２の出力データラッチブロック
３０６    出力データセレクタブロック
３０７    Ｄ／Ａ変換ブロック
３０８    ＯＤＤ／ＥＶＥＮ切替ブロック
３０９    表示信号電圧生成ブロック
４００    制御部
５００    電源調整回路
【図１】
2012053199.tif 000003
【図２】
2012053199.tif 000004
【図３】
2012053199.tif 000005
【図４】
2012053199.tif 000006
【図５】
2012053199.tif 000007
【図６】
2012053199.tif 000008