(57)【要約】【課題】ＣＭＰ技術による平坦化処理によって生ずる問題を事前に把握することにより、半導体製品の製造歩留まりおよび品質の向上を図ることのできる技術を提供する。【解決手段】単一層において、複数のチップ本体レイアウト１と１つのスクライブＴＥＧレイアウト２とをマスクイメージで合成した後、メッシュ分割を行い、各メッシュにおける密度を求める。続いてメッシュ分割を行った複数の単一層を積層した後、各メッシュにおける複数層の積層平均密度を求め、各メッシュにおける複数層の積層平均密度から、ＣＭＰ技術による平坦化処理において不良となる危険箇所のメッシュ座標を抽出する。続いて抽出された危険箇所のメッシュ座標と、製造の不具合が指摘された箇所または設計の困難さが示唆された情報とを比較することにより、不良要因を推定する。【選択図】図１
2012028403.tif 000002
【特許請求の範囲】
【請求項１】
以下の工程を含むことを特徴とする半導体装置の製造方法：
（ａ）ＣＭＰ技術による平坦化処理に先駆けて、シミュレーションによる平坦化形状の予測を行う工程、
さらに、前記（ａ）工程は、以下の工程を含む：
（ａ１）単一層において、複数のチップ本体レイアウトと１つのスクライブＴＥＧレイアウトとをマスクイメージで合成した後、メッシュ分割を行い、各メッシュにおける密度を求める工程；
（ａ２）前記（ａ１）工程でメッシュ分割を行った複数の前記単一層を積層した後、各メッシュにおける複数層の積層平均密度を求める工程；
（ａ３）前記（ａ２）工程で得られた前記各メッシュにおける複数層の積層平均密度から抽出された各区画エリアの密度を比較した密度差に対して判定条件を与えること、または前記（ａ２）工程で得られた前記各メッシュにおける複数層の積層平均密度から抽出された各区画エリアの密度に対して上下限の判定条件を与えることにより、前記ＣＭＰ技術による平坦化処理において不良となる危険箇所のメッシュ座標を抽出する工程；
（ａ４）前記（ａ３）工程で抽出された前記危険箇所のメッシュ座標と、製造の不具合が指摘された箇所または設計の困難さが示唆された情報とを比較することにより、不良要因を推定する工程。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造技術に関し、特に、半導体装置のＣＭＰ（Chemical Mechanical Polishing）技術による平坦化処理の問題点等を事前に把握することのできる技術に関するものである。
【背景技術】
【０００２】
半導体装置のＣＭＰ技術による平坦化処理では、特に６５ｎｍ世代以降において、レイアウトパターンの微細化に依存した幾つかの問題が顕在化している。例えば層間絶縁膜のＣＭＰ工程では、研磨過剰による電界効果トランジスタのゲート電極の露出または研磨不足によるコンタクトホールの開口不良等が問題となっている。また、ダマシン（Damascene）配線のＣＭＰ工程では、配線ショート、断線、エロージョン（Erosion）、またはディッシング（Dishing）等が問題となっている。
【０００３】
そのため、危険箇所の事前把握による不良防止、または不良発生時の危険箇所の早期発見等が重要になっている。
【０００４】
例えば特開２００９−２４６０２４号公報（特許文献１）には、製造予定の回路レイアウトを部分領域に分割する分割部と、部分領域の各々について、堆積工程の実行後の堆積高を予測する予測部と、部分領域の堆積高の予測値を周辺の部分領域の堆積高の予測値と比較して研磨工程に対する評価値を算出する評価部とを備えた研磨予測評価装置が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−２４６０２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ＣＭＰ技術による平坦化処理はレイアウトパターンの疎密依存性がある。そのため、平坦化処理のシミュレーションでは、レイアウトパターンを複数にメッシュ分割して各メッシュの疎密度を求め、さらに、研磨量等のプロセス条件を加味した各メッシュの膜厚値を求めることが必要である。
【０００７】
一方、半導体集積回路は、拡散層または配線層などの複数の層が、基板の主面から順に積層されて構成されている。そして、各層（単一層）を構成するレイアウトパターンは、マスクレイアウトパターンを転写することにより形成されている。このマスクレイアウトパターンは、複数の製品（チップ本体）レイアウトパターンとスクライブＴＥＧ（Test element group）レイアウトパターンとによって構成されている。
【０００８】
これまで、本発明者らが検討したＣＭＰ技術による平坦化処理の予測方法（以下、ＣＭＰ平坦化予測という）では、単一層のレイアウトパターンで、かつウエハに形成される複数のチップのうち１つのチップのみを対象としてメッシュ分割し、各メッシュの疎密度および膜厚値を求めていた。しかし、このＣＭＰ平坦化予測では、マスクレイアウトパターンを構成するチップ本体レイアウトパターンとスクライブＴＥＧレイアウトパターンとを考慮したシミュレーションは行われておらず、また、複数のマスクレイアウトパターンも考慮されていなかった。
【０００９】
そのため、シミュレーションにより得られた平坦化形状と、実際に製造して得られた平坦化形状とに差があり、シミュレーション結果から、製造における不良箇所の座標位置を抽出することができなかった。また、製造における不良箇所とシミュレーションにより得られる不良箇所との相関解析による不良要因を追跡することができなかった。
【００１０】
本発明の目的は、ＣＭＰ技術による平坦化処理によって生ずる問題を事前に把握することにより、半導体製品の製造歩留まりおよび品質の向上を図ることのできる技術を提供することにある。
【００１１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１２】
本願において開示される発明のうち、代表的なものの一実施の形態を簡単に説明すれば、次のとおりである。
【００１３】
この実施の形態は、ＣＭＰ技術による平坦化処理に先駆けて、シミュレーションによる平坦化形状の予測を行うものであり、単一層において、複数のチップ本体レイアウトと１つのスクライブＴＥＧレイアウトとをマスクイメージで合成した後、メッシュ分割を行い、各メッシュにおける密度を求める工程と、メッシュ分割を行った複数の単一層を積層した後、各メッシュにおける複数層の積層平均密度を求める工程と、各メッシュにおける複数層の積層平均密度から抽出された各区画エリアの密度を比較した値（密度差）に対して判定条件を与える方式、または各メッシュにおける複数層の積層平均密度から抽出された各区画エリアの密度に対して上下限の判定条件を与える方式を用いて、ＣＭＰ技術による平坦化処理において不良となる危険箇所のメッシュ座標を抽出する工程と、抽出された危険箇所のメッシュ座標と、製造の不具合が指摘された箇所または設計の困難さが示唆された情報とを比較することにより、不良要因を推定する工程とを含む。
【発明の効果】
【００１４】
本願において開示される発明のうち、代表的なものの一実施の形態によって得られる効果を簡単に説明すれば以下のとおりである。
【００１５】
ＣＭＰ技術による平坦化処理によって生ずる問題を事前に把握することにより、不良の発生を防止し、また、不良の発生を早期に発見して、半導体製品の製造歩留まりおよび品質の向上を図ることができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施の形態によるＣＭＰ平坦化予測の流れを説明する全体構成図である。
【図２】（ａ）〜（ｄ）は、本発明の一実施の形態によるマスクイメージでメッシュ分割をする際の手順を説明する図である。
【図３】本発明の一実施の形態による再メッシュ分割のアルゴリズムの一例を説明するためのスクライブ１メッシュエリアの図である。
【図４】本発明の一実施の形態による８層の配線層の各メッシュにおける積層平均密度を求める方法を説明する図である。
【図５】（ａ）および（ｂ）は、それぞれ本発明の一実施の形態による８区画×８区画において算出された積層平均密度の平面分布図および断面分布図である。
【図６】本発明の一実施の形態による走査対象の差分区画幅の説明図である。
【図７】本発明の一実施の形態によるＷ区間内最大密度差（傾き）を求める方法を説明する図である。
【図８】本発明の一実施の形態によるチップ本体レイアウトとスクライブＴＥＧレイアウトとが一体となったマスクレイアウトの平面図である。
【図９】本発明の一実施の形態によるＣＭＰ平坦化予測を製品の開発・設計から試作・量産までに適用した場合の位置づけを説明する図である。
【発明を実施するための形態】
【００１７】
以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００１８】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１９】
また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００２０】
本実施の形態によるＣＭＰ平坦化予測は、レイアウトをメッシュ分割し、メッシュ単位当たりの疎密度を計算するものである。まず、その流れを図１に示す全体構成図を用いて説明する。
【００２１】
（ステップ１）単一層において、複数のチップ本体レイアウト１と１つのスクライブＴＥＧレイアウト２とをマスクイメージで合成し、メッシュ分割を行う。次に、各メッシュにおける密度を求める。
【００２２】
（ステップ２）ステップ１で合成し、メッシュ分割を行った複数の単一層を積層する。次に、メッシュ単位当たりの疎密度を計算する。具体的には、各層の密度を加算し、これを積層数で割ることにより、各メッシュにおける複数層の積層平均密度を求める。
【００２３】
（ステップ３またはステップ４）ステップ２の疎密度計算により得られた各メッシュにおける複数層の積層平均密度から、異なるメッシュ間の積層平均密度差を比較検討することにより、ＣＭＰ技術による平坦化処理において不良となる危険箇所のメッシュ座標を抽出する。ステップ３は、抽出された各区画エリアの密度を比較した値（密度差）に対して判定条件を与える方式（疎密度の段差危険箇所抽出方式）である。また、ステップ４は、抽出された各区画エリアの密度に対して上下限の判定条件を与える方式（疎密度の上下限危険箇所抽出方式）であり、いずれか一方を採用してもよく、または両方を採用してもよい。
【００２４】
（ステップ５）ステップ３またはステップ４において抽出された危険箇所のメッシュ座標と、製造の不具合が指摘された箇所または設計の困難さが示唆された情報とを比較することにより、不良要因を推定する。
【００２５】
次に、各ステップ（ステップ１〜ステップ５）について詳細に説明する。
【００２６】
（ステップ１）：マスクイメージ考慮方式
半導体集積回路を構成するチップ本体レイアウトとスクライブＴＥＧレイアウトとの境界影響を考慮して、マスクイメージでメッシュ分割をする。これにより、マスクイメージで疎密度計算を行うことができる。図２は、マスクイメージでメッシュ分割をする際の手順を説明する図である。
【００２７】
まず、図２（ａ）に示すように、チップ本体レイアウトとスクライブＴＥＧレイアウトとを用意する。
【００２８】
次に、図２（ｂ）に示すように、チップ本体レイアウトをメッシュ分割し、チップ本体レイアウトのメッシュ単位当たりの密度（チップ本体密度）を求める。同様に、スクライブＴＥＧレイアウトをメッシュ分割し、スクライブＴＥＧレイアウトのメッシュ単位当たりの密度（スクライブＴＥＧ密度）を求める。
【００２９】
次に、図２（ｃ）に示すように、配置情報を基に、チップ本体密度をスクライブＴＥＧ密度上にマスクイメージで重ねる。
【００３０】
次に、図２（ｄ）に示すように、スクライブＴＥＧレイアウトのメッシュ分割に合わせて、チップ本体密度を再メッシュ分割し、チップ本体密度とスクライブＴＥＧ密度とをマスクイメージで合成する。
【００３１】
次に、再メッシュ分割のアルゴリズムの一例を図３に示すスクライブ１メッシュエリアの説明図を用いて説明する。
【００３２】
チップ本体のメッシュ領域の密度をスクライブＴＥＧのメッシュ領域の密度に合わせて変換し、変換後の密度をスクライブＴＥＧのメッシュ領域に加算し、メッシュ領域の密度を再計算する。
【００３３】
スクライブ１メッシュエリア座標を（Ｘｂ、Ｙｂ）と（Ｘｅ、Ｙｅ）、スクライブ１メッシュエリア面積をＳ（＝（Ｘｅ−Ｘｂ）×（Ｙｅ−Ｙｂ））、初期スクライブ１メッシュエリアの密度をρｓ、チップ本体のメッシュ領域を４分割したときの密度をρ１、ρ２、ρ３、ρ４とすると、再メッシュ分割後のスクライブ１メッシュエリアの密度ρは、
ρ＝ρ１×（Ｘｓ−Ｘｂ）（Ｙｓ−Ｙｂ）／Ｓ
＋ρ２×（Ｘｅ−Ｘｓ）（Ｙｅ−Ｙｓ）／Ｓ
＋ρ３×（Ｘｓ−Ｘｂ）（Ｙｅ−Ｙｓ）／Ｓ
＋ρ４×（Ｘｅ−Ｘｓ）（Ｙｅ−Ｙｓ）／Ｓ
＋ρｓ
となる。この変換をスクライブ全メッシュエリアにおいて行う。
【００３４】
ここで、求めた密度ρが１を超えた場合は最大値を１とする。また、チップ本体の分割エリアρ１、ρ２、ρ３、ρ４がスクライブ１メッシュエリアに含まれない場合はゼロとする。また、複数のチップ本体がスクライブ１メッシュエリアに含まれる場合は、複数分のスクライブ１メッシュエリアに加算する。
【００３５】
（ステップ２）：積層イメージ考慮方式
半導体集積回路を構成する複数層の影響を考慮して、積層イメージにより疎密度計算を行う。
【００３６】
多層配線を例示して、各メッシュにおける複数層の積層平均密度を求める方法について説明する。図４は、８層の配線層の各メッシュにおける積層平均密度を求める方法を説明する図である。
【００３７】
第１配線層Ｍ１から順番に密度を加算し、加算した密度を加算した配線層の数で割ることにより、各配線層までの積層平均密度を求める。但し、各配線層の各メッシュにレイアウトパターン依存性がある場合は、比重計数を加算する。
【００３８】
メッシュ位置（ｘ、ｙ）毎の第１配線層Ｍ１から第８配線層Ｍ８のそれぞれの積層平均密度Stackedρ（ｘ、ｙ）(S8)は、
Stackedρ（ｘ、ｙ）(S8)＝（α（ｘ、ｙ）×ρ（ｘ、ｙ）（Ｍ１）＋β（ｘ、ｙ）×ρ（ｘ、ｙ）（Ｍ２）＋・・・＋λ（ｘ、ｙ）×ρ（ｘ、ｙ）（Ｍ８））／Ｎ
となる。
【００３９】
ここで、α（ｘ、ｙ）、β（ｘ、ｙ）、・・・、λ（ｘ、ｙ）はレイアウトパターンに依存した比重係数であり、パターン依存性がなければ１とする。
【００４０】
（ステップ３）：疎密度の段差危険箇所抽出方式
ＣＭＰ技術による平坦化処理において不良となる危険箇所のメッシュ座標を抽出する。
【００４１】
図５に、メッシュにより区画された各エリアの積層平均密度の一例を示す。図５（ａ）および（ｂ）は、メッシュ間隔（１区画エリアの幅）を２５μｍとし、８区画×８区画において算出された積層平均密度の平面分布図および断面分布図をそれぞれ示している。ここでは、８区画×８区画のエリアで３５％以上の最大積層平均密度差を見つけ出して、不良となる危険箇所のメッシュ座標を抽出する方法を提案する。
【００４２】
図５（ａ）および（ｂ）に示すように、８区画×８区画のエリアでは、最大で３９％の積層平均密度差がある。しかし、単純に隣り合う１区画エリアを比較しただけでは、３５％以上の積層平均密度差は見つけ出すことはできない。
【００４３】
そこで、１区画エリアを基準として、他の１区画エリアと順次比較していく。例えば図５（ａ）の左上の１番目の区画エリアの積層平均密度差３９％を基準として、一方向に沿って、他の１区画エリアと順次比較していくと、６番目の区画エリアにおいて、３９％の積層平均密度差を見つけ出すことができる。これにより、不良となる危険箇所のメッシュ座標を抽出することができる。
【００４４】
次に、最大積層平均密度差を見つけ出す具体的な方法について、詳細に説明する。この方法は、疎密度計算により得られた各区画エリアの積層平均密度から、最大積層平均密度差を抽出する方法である。
【００４５】
走査対象の差分区画幅（最大積層平均密度差を検索する範囲）をＷと定義し、１区画エリアを基準として、その差分区画幅Ｗにおいて、ｘ方向、ｙ方向（ｘ方向と直交する方向）、＋４５度方向（ｘ方向と４５度の角度で交差する方向）、−４５度方向（ｘ方向と−４５度の角度で交差する方向）にそれぞれ沿って、他の１区画エリアと順次比較していくことにより、最大積層平均密度差を求める。
【００４６】
図６に示す走査対象の差分区画幅の説明図を用いて、最大積層平均密度差を求める手法を説明する。
【００４７】
差分区画幅をＷとすると、Ｌｅｆｔ総和開始セル（Ｌ）およびＲｉｇｈｔ総和終了セル（Ｒ）は、
Ｌ＝ｉｎｔ（ｗ／２）    （Ｗ＝１、・・・、Ｍ）
Ｒ＝Ｗ−Ｌ
となる。
【００４８】
さらに、Ｘ方向密度差（傾き）Ｄｘ（ｉ,ｊ）は
Ｄｘ（ｉ，ｊ）＝（（ＡＭ（ｉ＋Ｒ，ｊ）−ＡＭ（ｉ−Ｌ，ｊ））／（Ｗ＋１）
Ｙ方向密度差（傾き）Ｄｙ（ｉ，ｊ）は
Ｄｙ（ｉ，ｊ）＝（（ＡＭ（ｉ，ｊ＋Ｒ）−ＡＭ（ｉ，ｊ−Ｌ））／（Ｗ＋１）
＋４５度方向密度差（傾き）Ｄｓｅ（ｉ，ｊ）は
Ｄｓｅ（ｉ，ｊ）＝（（ＡＭ（ｉ＋Ｒ，ｊ＋Ｒ）−ＡＭ（ｉ−Ｌ，ｊ−Ｌ））／（（Ｗ＋１）×２１／２）
−４５度方向密度差（傾き）Ｄｓｗ（ｉ，ｊ）は
Ｄｓｗ（ｉ，ｊ）＝（（ＡＭ（ｉ−Ｒ，ｊ＋Ｒ）−ＡＭ（ｉ＋Ｌ，ｊ−Ｌ））／（（Ｗ＋１）×２１／２）
となる。
【００４９】
ここで、表記ＡＭは、対象セルの平均密度を表している。また、差分区画幅Ｗは、基準となる区画エリアから数えた（基準となる区画エリアを外した）距離である。また、基準となる区画エリアから幾つ離れているかを考慮するため、各密度差は差分区画幅（Ｗ＋１）で除しており、単位は（％／１区画幅）である。
【００５０】
次に、差分区画幅Ｗが１〜Ｍ（例えば図５ではＭ＝７である）の範囲で、それぞれのＸ方向密度差（傾き）Ｄｘ（ｉ, ｊ）、Ｙ方向密度差（傾き）Ｄｙ（ｉ，ｊ）、＋４５度方向密度差（傾き）Ｄｓｅ（ｉ，ｊ）、および−４５度方向密度差（傾き）Ｄｓｗ（ｉ，ｊ）を求めた後、これらの中の区画最大密度差（傾き）Ｄｍａｘを求める。
【００５１】
例えば差分区画幅Ｗが１のときの区画最大密度差（傾き）であるＤ１ｍａｘ（ｉ，ｊ）を求め、差分区画幅Ｗが２のときの区画最大密度差（傾き）であるＤ２ｍａｘ（ｉ，ｊ）を求め、以後、同様に、差分区画幅Ｗが３以降の区画最大密度差（傾き）を順次求め、最後に差分区画幅ＷがＭのときの区画最大密度差（傾き）であるＤＭｍａｘ（ｉ，ｊ）を求める。
【００５２】
さらに、差分区画幅Ｗを１〜Ｍまで繰り返すことにより得られた区画最大密度差（傾き）であるＤ１ｍａｘ（ｉ，ｊ）、Ｄ２ｍａｘ（ｉ，ｊ）、・・・ＤＭｍａｘ（ｉ，ｊ）の中から、Ｗ区間内最大密度差（傾き）を求める。図７に示すように、差分区画幅ＷがＮのときに、区画最大密度差（傾き）が最も大きい場合は、Ｗ区間内最大密度差（傾き）として、ＤＮｍａｘ（ｉ，ｊ）が求められる。
【００５３】
次に、区画最大密度差（傾き）（例えば上述のＤ１ｍａｘ（ｉ，ｊ）、Ｄ２ｍａｘ（ｉ，ｊ）、・・・ＤＭｍａｘ（ｉ，ｊ））またはＷ区間内最大密度差（傾き）（例えば上述のＤＮｍａｘ（ｉ，ｊ））に対して、判定条件を与え、判定条件と一致しない区画エリアのメッシュ座標を抽出する（疎密度の段差危険箇所抽出方式）。例えば、前述した図５（ａ）および（ｂ）に示したように、判定条件として区間内最大密度差（傾き）に許容範囲を設けておき、この許容範囲を外れた場合は、該当する区画エリアのメッシュ座標を抽出する。これにより、ＣＭＰ技術による平坦化処理において不良となる危険箇所を特定する。
【００５４】
（ステップ４）：疎密度の上下限危険箇所抽出方式
危険箇所のメッシュ座標の抽出に、前述したステップ３では、抽出された各区画エリアの密度を比較した値（密度差）に対して判定条件を与える疎密度の段差危険箇所抽出方式を採用したが、これに限定されるものではない。
【００５５】
抽出された各区画エリアの密度に対して、上下限の判定条件を与える疎密度の上下限危険箇所抽出方式を採用してもよい。例えばメッシュにより区画された各エリアの積層平均密度に上限判定規格および下限判定規格を設け、積層平均密度が上限判定規格を超えた場合、または下限判定規格に達しなかった場合は、該当する区画エリアのメッシュ座標を抽出する。
【００５６】
この方式では、１つの区画エリア毎に積層平均密度を判定することができる。また、複数の区画エリアをまとめて１つの判定エリアとし、この判定エリア内の複数の積層平均密度を再計算して、上下限判定を行うことができる。
【００５７】
（ステップ５）：不良要因相関解析
ステップ３またはステップ４において抽出された危険箇所のメッシュ座標と、製造の不具合が指摘された箇所（欠陥等）または設計の困難さが示唆された情報（タイミング等）とを比較することにより、両者の一致箇所を見出すことができる。さらに、一致箇所の位置座標の表示または一致率（区画エリア単位またはマスクレイアウト全体）等を求めることにより、不良要因を推定することができる。
【００５８】
次に、本実施の形態におけるＣＭＰ平坦化予測の３つの変形例を以下に説明する。
【００５９】
１．第１変形例
本実施の形態におけるステップ１では、前述の図２（ａ）〜（ｄ）を用いて説明したように、チップ本体レイアウトとスクライブＴＥＧレイアウトとを別々に用意し、それぞれをメッシュ分割した後、両者を重ねて、マスクイメージで合成した。
【００６０】
しかし、図８に示すように、初めからチップ本体レイアウトとスクライブＴＥＧレイアウトとが一体となったマスクレイアウトを設計し、このマスクレイアウトをメッシュ分割してもよい。これにより、チップ本体密度とスクライブＴＥＧ密度との合成や再メッシュ分割が不要となるので、疎密度計算に係る時間を短縮することができる。
【００６１】
２．第２変形例
また、本実施の形態におけるステップ３では、最大積層平均密度差を求める際に、基準となる区画エリアから幾つ離れているかを考慮するため、各密度差を差分区画幅（Ｗ＋１）で除してその傾きを求めたが、傾きではなく各密度差自体を用いてもよい。
【００６２】
この場合、Ｘ方向密度差Ｄｘ（ｉ, ｊ）は
Ｄｘ（ｉ，ｊ）＝ＡＭ（ｉ＋Ｒ，ｊ）−ＡＭ（ｉ−Ｌ，ｊ）
Ｙ方向密度差Ｄｙ（ｉ，ｊ）は
Ｄｙ（ｉ，ｊ）＝ＡＭ（ｉ，ｊ＋Ｒ）−ＡＭ（ｉ，ｊ−Ｌ）
＋４５度方向密度差Ｄｓｅ（ｉ，ｊ）は
Ｄｓｅ（ｉ，ｊ）＝ＡＭ（ｉ＋Ｒ，ｊ＋Ｒ）−ＡＭ（ｉ−Ｌ，ｊ−Ｌ）
−４５度方向密度差Ｄｓｗ（ｉ，ｊ）は
Ｄｓｗ（ｉ，ｊ）＝ＡＭ（ｉ−Ｒ，ｊ＋Ｒ）−ＡＭ（ｉ＋Ｌ，ｊ−Ｌ）
となる。
【００６３】
３．第３変形例
また、本実施の形態ＣＭＰ平坦化予測は、レイアウトをメッシュ分割し、メッシュ単位当たりの疎密度を計算したが、これに限定されるものではない。例えばメッシュ単位当たりの配線周囲長（レイアウトの複雑さを表す）、配線幅、各層の膜厚などを計算することもできる。
【００６４】
このように、本実施の形態によれば、チップ本体レイアウトパターンとスクライブＴＥＧレイアウトパターンとの境界影響を考慮してマスクイメージでＣＭＰ技術による平坦化処理の不具合を予測することができる。また、複数のマスクレイアウトパターンを考慮してＣＭＰ技術による平坦化処理の不具合を予測することができる。これらにより、疎密度計算結果から予測される平坦化形状の精度が向上するので、抽出された危険箇所のメッシュ座標と、製造の不具合が指摘された箇所（欠陥等）または設計の困難さが示唆された情報（タイミング等）とを比較することにより、不良要因を推定することができる。
【００６５】
また、本実施の形態を製品開発に適用することにより、以下の効果を得ることができる。図９は、本実施の形態によるＣＭＰ平坦化予測を製品の開発・設計から試作・量産までに適用した場合におけるＣＭＰ平坦化予測の位置づけを説明する図である。
【００６６】
（１）開発・設計における効果
設計ルールに準拠しないレイアウト危険箇所を早期に発見できるので、異常なレイアウトの流出を防止することができる。また、設計にＦＢ（Feedback）が可能となり、危険箇所が発生しないように、ＣＭＰ平坦化予測の結果をもとに、レイアウトの再配置またはレイアウトの修正を実施することができるので、再設計によるロスを低減することができる。
【００６７】
（２）マスクにおける効果
レイアウト危険箇所を早期に発見できるので、危険箇所のパターン修正のための作り直しのロスを低減することができる。
【００６８】
（３）製造における効果
レイアウト危険箇所を事前に把握できるので、危険箇所を考慮した製造プロセス条件の最適化を早期に適用することができる。また、レイアウト危険箇所に対して、早期に設計不良か製造不良かを判断して、不良要因を追跡することができる。
【００６９】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００７０】
本発明は、特にＳＯＣ（System on chip）、マイコン、メモリなどの半導体装置の製造に適用することができる。
【符号の説明】
【００７１】
１  チップ本体レイアウト
２  スクライブＴＥＧレイアウト
【図１】
2012028403.tif 000003
【図２】
2012028403.tif 000004
【図３】
2012028403.tif 000005
【図４】
2012028403.tif 000006
【図５】
2012028403.tif 000007
【図６】
2012028403.tif 000008
【図７】
2012028403.tif 000009
【図８】
2012028403.tif 000010
【図９】
2012028403.tif 000011