(57)【要約】【課題】複数段のトランジスタで構成されるモジュールの段間のＳパラメータが測定可能な段間プローブ用パターン構造、段間測定方法、およびマルチチップモジュール高周波回路を提供する。【解決手段】誘電体基板と、誘電体基板の第１表面上に配置された第１信号伝送線路と、誘電体基板の第１表面上に前記第１信号伝送線路に隣接して配置された一対の第１接地端子電極と、第１接地端子電極の下部に配置された第１ＶＩＡホールと、誘電体基板の第１表面と反対側の第２表面に配置され、第１接地端子電極に対して第１ＶＩＡホールを介して接続された裏面接地電極とを備える。第１信号伝送線路には高周波プローブの信号端子が接続可能であり、一対の第１接地端子電極には、高周波プローブの一対の接地端子が接続可能である。【選択図】図１
2012013664.tif 000002
【特許請求の範囲】
【請求項１】
誘電体基板と、
前記誘電体基板の第１表面上に配置された第１信号伝送線路と、
前記誘電体基板の第１表面上に前記第１信号伝送線路に隣接して配置された一対の第１接地端子電極と、
前記第１接地端子電極の下部に配置された第１ＶＩＡホールと、
前記誘電体基板の第１表面と反対側の第２表面に配置され、前記第１接地端子電極に対して前記第１ＶＩＡホールを介して接続された裏面接地電極と
を備え、前記第１信号伝送線路には高周波プローブの信号端子が接続可能であり、前記一対の第１接地端子電極には、前記高周波プローブの一対の接地端子が接続可能であることを特徴とする段間プローブ用パターン構造。
【請求項２】
前記誘電体基板の第１表面上に、前記第１信号伝送線路と対向して配置された第２信号伝送線路と、
前記誘電体基板の第１表面上に前記第２信号伝送線路に隣接して配置された一対の第２接地端子電極と、
前記第２接地端子電極の下部に配置され、前記第２接地端子電極を前記裏面接地電極に接続する第２ＶＩＡホールと
を備え、前記第２信号伝送線路には高周波プローブの信号端子が接続可能であり、前記一対の第２接地端子電極には、前記高周波プローブの一対の接地端子が接続可能であることを特徴とする請求項１に記載の段間プローブ用パターン構造。
【請求項３】
前記第２信号伝送線路に対向する前記第１信号伝送線路の端面に配置され、前記第１信号伝送線路よりも狭い幅を有する第１端面伝送線路と、
前記第１信号伝送線路に対向する前記第２信号伝送線路の端面に配置され、前記第２信号伝送線路よりも狭い幅を有する第２端面伝送線路と
を備え、更に、前記一対の第１接地端子電極は、前記第１端面伝送線路に隣接して配置され、前記一対の第２接地端子電極は、前記第２端面伝送線路に隣接して配置されたことを特徴とする請求項１または２に記載の段間プローブ用パターン構造。
【請求項４】
前記第１端面伝送線路は、前記第１信号伝送線路と分離された第１分離伝送線路で形成
され、前記第２端面伝送線路は、前記第２信号伝送線路と分離された第２分離伝送線路で形成されたことを特徴とする請求項３に記載の段間プローブ用パターン構造。
【請求項５】
前記第１端面伝送線路および前記第２端面伝送線路の幅は、１００μｍであることを特徴とする請求項３または４に記載の段間プローブ用パターン構造。
【請求項６】
前記高周波プローブは、接続および分離可能であることを特徴とする請求項１〜５のいずれか１項に記載の段間プローブ用パターン構造。
【請求項７】
前記一対の第１接地端子電極の一方と、前記一対の第２接地端子電極の一方は、共通パターンで形成され、前記一対の第１接地端子電極の他方と、前記一対の第２接地端子電極の他方は、共通パターンで形成されたことを特徴とする請求項２〜６のいずれか１項に記載の段間プローブ用パターン構造。
【請求項８】
誘電体基板と、
前記誘電体基板の第１表面上に配置された第１信号伝送線路と、
前記誘電体基板の第１表面上に前記第１信号伝送線路の側面に隣接して配置された一対の第１接地端子電極と、
前記第１接地端子電極の下部に配置された第１ＶＩＡホールと、
前記誘電体基板の第１表面と反対側の第２表面に配置され、前記第１接地端子電極に対して前記第１ＶＩＡホールを介して接続された裏面接地電極と、
前記第１信号伝送線路の側面に、前記一対の第１接地端子電極間に配置され、前記第１信号伝送線路と分離された第１分離伝送線路と
を備え、前記第１分離伝送線路には高周波プローブの信号端子が接続可能であり、前記一対の第１接地端子電極には、前記高周波プローブの一対の接地端子が接続可能であることを特徴とする段間プローブ用パターン構造。
【請求項９】
前記誘電体基板の第１表面上に、前記第１信号伝送線路と対向して配置された第２信号伝送線路と、
前記誘電体基板の第１表面上に前記第２信号伝送線路の側面に隣接して配置された一対の第２接地端子電極と、
前記第２接地端子電極の下部に配置され、前記第２接地端子電極を前記裏面接地電極に接続する第２ＶＩＡホールと、
前記第２信号伝送線路の側面に、前記一対の第２接地端子電極間に配置され、前記第２信号伝送線路と分離された第２分離伝送線路と
を備え、前記第２分離伝送線路には高周波プローブの信号端子が接続可能であり、前記一対の第２接地端子電極には、前記高周波プローブの一対の接地端子が接続可能であることを特徴とする請求項８に記載の段間プローブ用パターン構造。
【請求項１０】
前記第１分離伝送線路は、前記第１信号伝送線路の端部に隣接して配置されことを特徴とする請求項８に記載の段間プローブ用パターン構造。
【請求項１１】
前記第１分離伝送線路は、前記第１信号伝送線路の端部に隣接して配置され、前記第２分離伝送線路は、前記第２信号伝送線路の端部に隣接して配置されことを特徴とする請求項９に記載の段間プローブ用パターン構造。
【請求項１２】
前記誘電体基板の第１表面上に、前記一対の第１接地端子電極が配置された前記第１信号伝送線路の側面に対向する側面に隣接して配置された一対の第３接地端子電極と、
前記第１信号伝送線路の側面に、前記一対の第１接地端子電極間に配置され、前記第１信号伝送線路と分離された第３分離伝送線路と、
前記誘電体基板の第１表面上に、前記一対の第２接地端子電極が配置された前記第２信号伝送線路の側面に対向する側面に隣接して配置された一対の第４接地端子電極と、
前記第２信号伝送線路の側面に、前記一対の第２接地端子電極間に配置され、前記第２信号伝送線路と分離された第４分離伝送線路と
を備え、前記第３分離伝送線路には高周波プローブの信号端子が接続可能であり、前記一対の第３接地端子電極には、前記高周波プローブの一対の接地端子が接続可能であり、前記第４分離伝送線路には高周波プローブの信号端子が接続可能であり、前記一対の第４接地端子電極には、前記高周波プローブの一対の接地端子が接続可能であることを特徴とする請求項９に記載の段間プローブ用パターン構造。
【請求項１３】
誘電体基板と、
前記誘電体基板の第１表面上に互いに対向して配置された第１信号伝送線路および第２信号伝送線路と、
前記誘電体基板の第１表面上に前記第１信号伝送線路および前記第２信号伝送線路の側面に隣接して連続して配置された第１対および第２対の第１接地端子電極と、
前記第１接地端子電極の下部に配置された第１ＶＩＡホールと、
前記誘電体基板の第１表面と反対側の第２表面に配置され、前記第１接地端子電極に対して前記第１ＶＩＡホールを介して接続された裏面接地電極と、
前記第１信号伝送線路の側面に、前記第１対の第１接地端子電極間に配置され、前記第１信号伝送線路と分離された第１分離伝送線路と、
前記第２信号伝送線路の側面に、前記第２対の第１接地端子電極間に配置され、前記第２信号伝送線路と分離された第２分離伝送線路と
を備え、前記第１分離伝送線路には高周波プローブの信号端子が接続可能であり、前記第１対の第１接地端子電極には、前記高周波プローブの一対の接地端子が接続可能であり、
前記第２分離伝送線路には高周波プローブの信号端子が接続可能であり、前記第２対の第１接地端子電極には、前記高周波プローブの一対の接地端子が接続可能であることを特徴とする段間プローブ用パターン構造。
【請求項１４】
前記誘電体基板の第１表面上に、前記第１対および第２対の第１接地端子電極が配置された前記第１信号伝送線路および前記第２信号伝送線路の側面に対向する側面に隣接して連続して配置された第１対および第２対の第２接地端子電極と、
前記第２接地端子電極の下部に配置された第２ＶＩＡホールと、
前記誘電体基板の第１表面と反対側の第２表面に配置され、前記第２接地端子電極に対して前記第２ＶＩＡホールを介して接続された裏面接地電極と、
前記第１信号伝送線路の側面に、前記第１対の第２接地端子電極間に配置され、前記第１信号伝送線路と分離された第３分離伝送線路と、
前記第２信号伝送線路の側面に、前記第２対の第２接地端子電極間に配置され、前記第２信号伝送線路と分離された第４分離伝送線路と
を備え、前記第３分離伝送線路には高周波プローブの信号端子が接続可能であり、前記第１対の第２接地端子電極には、前記高周波プローブの一対の接地端子が接続可能であり、
前記第４分離伝送線路には高周波プローブの信号端子が接続可能であり、前記第２対の第２接地端子電極には、前記高周波プローブの一対の接地端子が接続可能であることを特徴とする請求項１３に記載の段間プローブ用パターン構造。
【請求項１５】
前記第１分離伝送線路は、前記第１信号伝送線路の端部に隣接して配置され、前記第２分離伝送線路は、前記第２信号伝送線路の端部に隣接して配置されことを特徴とする請求項１３または１４に記載の段間プローブ用パターン構造。
【請求項１６】
誘電体基板の第１表面上に配置された第１信号伝送線路と、前記誘電体基板の第１表面上に前記第１信号伝送線路に隣接して配置された一対の第１接地端子電極とを有する段間プローブ用パターン構造を形成するステップと、
前記第１信号伝送線路に高周波プローブの信号端子を接続し、前記一対の第１接地端子電極に、前記高周波プローブの一対の接地端子を接続して、前記第１信号伝送線路と前記第１接地端子電極間のＳパラメータを測定するステップと
を有することを特徴とする段間測定方法。
【請求項１７】
前記段間プローブ用パターン構造を形成するステップは、さらに前記誘電体基板の第１表面上に、前記第１信号伝送線路と対向して配置された第２信号伝送線路と、前記誘電体基板の第１表面上に前記第２信号伝送線路に隣接して配置された一対の第２接地端子電極とを形成するステップを有し、
前記第２信号伝送線路に高周波プローブの信号端子を接続し、前記一対の第２接地端子電極に、前記高周波プローブの一対の接地端子を接続して、前記第２信号伝送線路と前記第２接地端子電極間のＳパラメータを測定するステップを有することを特徴とする請求項１６に記載の段間測定方法。
【請求項１８】
前記第１信号伝送線路と前記第２信号伝送線路間をキャパシタで接続するステップを有することを特徴とする請求項１７に記載の段間測定方法。
【請求項１９】
前記段間プローブ用パターン構造を形成するステップは、さらに、前記第２信号伝送線路に対向する前記第１信号伝送線路の端面に配置され、前記第１信号伝送線路よりも狭い幅を有する第１端面伝送線路と、前記第１信号伝送線路に対向する前記第２信号伝送線路の端面に配置され、前記第２信号伝送線路よりも狭い幅を有する第２端面伝送線路とを形成するステップと、
前記第１端面伝送線路には高周波プローブの信号端子を接続し、前記一対の第１接地端子電極に、前記高周波プローブの一対の接地端子を接続して、前記第１端面伝送線路と前記第１接地端子電極間のＳパラメータを測定するステップと、
前記第２端面伝送線路には高周波プローブの信号端子を接続し、前記一対の第２接地端子電極に、前記高周波プローブの一対の接地端子を接続して、前記第２端面伝送線路と前記第２接地端子電極間のＳパラメータを測定するステップと
を有することを特徴とする請求項１６に記載の段間測定方法。
【請求項２０】
前記第１端面伝送線路と前記第２端面伝送線路間をキャパシタで接続するステップを有することを特徴とする請求項１９に記載の段間測定方法。
【請求項２１】
前記段間プローブ用パターン構造を形成するステップは、さらに、前記第２信号伝送線路に対向する前記第１信号伝送線路の端面に配置され、前記第１信号伝送線路よりも狭い幅を有し、かつ前記第１信号伝送線路と分離された第１分離伝送線路と、前記第１信号伝送線路に対向する前記第２信号伝送線路の端面に配置され、前記第２信号伝送線路よりも狭い幅を有し、かつ前記第２信号伝送線路と分離された第２分離伝送線路とを形成するステップと、
前記第１分離伝送線路と前記第１信号伝送線路間を第１ボンディングワイヤで接続するステップと、
前記第２分離伝送線路と前記第２信号伝送線路間を第２ボンディングワイヤで接続するステップと、
前記第１分離伝送線路に高周波プローブの信号端子を接続し、前記一対の第１接地端子電極に、前記高周波プローブの一対の接地端子を接続して、前記第１分離伝送線路と前記第１接地端子電極間のＳパラメータを測定するステップと、
前記第２分離伝送線路に高周波プローブの信号端子を接続し、前記一対の第２接地端子電極に、前記高周波プローブの一対の接地端子を接続して、前記第２分離伝送線路と前記第２接地端子電極間のＳパラメータを測定するステップと
を有することを特徴とする請求項１６に記載の段間測定方法。
【請求項２２】
前記第１分離伝送線路と前記第２分離伝送線路間をキャパシタで接続するステップを有することを特徴とする請求項２１に記載の段間測定方法。
【請求項２３】
前記第１信号伝送線路と前記第２信号伝送線路間を第３ボンディングワイヤで接続するステップを有することを特徴とする請求項２１に記載の段間測定方法。
【請求項２４】
複数のディスクリートトランジスタを形成する半導体基板と、
キャパシタを形成する第１誘電体基板と、
整合回路を形成する第２誘電体基板と、
前記第１誘電体基板の第１表面上に配置された第１信号伝送線路と、前記第１誘電体基板の第１表面上に前記第１信号伝送線路に隣接して配置された一対の第１接地端子電極と、前記第１接地端子電極の下部に配置された第１ＶＩＡホールと、前記第１誘電体基板の第１表面と反対側の第２表面に配置され、前記第１接地端子電極に対して前記第１ＶＩＡホールを介して接続された裏面接地電極とを有し、前記第１信号伝送線路には高周波プローブの信号端子が接続可能であり、前記一対の第１接地端子電極には、前記高周波プローブの一対の接地端子が接続可能である段間プローブ用パターン構造と
を備えることを特徴とするマルチチップモジュール高周波回路。
【請求項２５】
前記段間プローブ用パターン構造は、
前記第１誘電体基板の第１表面上に、前記第１信号伝送線路と対向して配置された第２信号伝送線路と、
前記第１誘電体基板の第１表面上に前記第２信号伝送線路に隣接して配置された一対の第２接地端子電極と、
前記第２接地端子電極の下部に配置され、前記第２接地端子電極を前記裏面接地電極に接続する第２ＶＩＡホールと
を備え、前記第２信号伝送線路には高周波プローブの信号端子が接続可能であり、前記一対の第２接地端子電極には、前記高周波プローブの一対の接地端子が接続可能であることを特徴とする請求項２４に記載のマルチチップモジュール高周波回路。
【請求項２６】
前記段間プローブ用パターン構造は、
前記第２信号伝送線路に対向する前記第１信号伝送線路の端面に配置され、前記第１信号伝送線路よりも狭い幅を有する第１端面伝送線路と、
前記第１信号伝送線路に対向する前記第２信号伝送線路の端面に配置され、前記第２信号伝送線路よりも狭い幅を有する第２端面伝送線路と
を備え、更に、前記一対の第１接地端子電極は、前記第１端面伝送線路に隣接して配置され、前記一対の第２接地端子電極は、前記第２端面伝送線路に隣接して配置されたことを特徴とする請求項２４または２５に記載のマルチチップモジュール高周波回路。
【請求項２７】
前記第１端面伝送線路は、前記第１信号伝送線路と分離された第１分離伝送線路であり、前記第２端面伝送線路は、前記第２信号伝送線路と分離された第２分離伝送線路であることを特徴とする請求項２６に記載のマルチチップモジュール高周波回路。
【請求項２８】
前記一対の第１接地端子電極の一方と、前記一対の第２接地端子電極の一方は、共通パターンで形成され、前記一対の第１接地端子電極の他方と、前記一対の第２接地端子電極の他方は、共通パターンで形成されたことを特徴とする請求項２５〜２７のいずれか１項に記載のマルチチップモジュール高周波回路。
【請求項２９】
前記複数のディスクリートトランジスタは、
半絶縁性基板と、
前記半絶縁性基板の第１表面に配置され,それぞれ複数のフィンガーを有するゲートフィンガー電極、ソースフィンガー電極およびドレインフィンガー電極と、
前記半絶縁性基板の第１表面に配置され,前記ゲートフィンガー電極、前記ソースフィンガー電極および前記ドレインフィンガー電極ごとに複数のフィンガーをそれぞれ束ねて形成した複数のゲート端子電極、複数のソース端子電極およびドレイン端子電極と、
前記ソース端子電極の下部に配置されたＶＩＡホールと、
前記半絶縁性基板の第１表面と反対側の第２表面に配置され、前記ソース端子電極に対して前記ＶＩＡホールを介して接続された接地電極と
を備えることを特徴とする請求項２４〜２８のいずれか１項に記載のマルチチップモジュール高周波回路。
【請求項３０】
前記半絶縁性基板は、ＧａＡｓ基板、ＳｉＣ基板、ＧａＮ基板、ＳｉＣ基板上にＧａＮエピタキシャル層を形成した基板、ＳｉＣ基板上にＧａＮ／ＡｌＧａＮからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板、若しくはダイヤモンド基板のいずれかであることを特徴とする請求項２９に記載のマルチチップモジュール高周波回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、段間プローブ用パターン構造、段間測定方法、およびマルチチップモジュール高周波回路に関する。
【背景技術】
【０００２】
１つのパッケージからより高い利得を得るために、パッケージ内で複数段のトラジスタが直列接続されている。その複数段のトランジスタ、複数の整合回路、複数のバイアス回路を１枚の半導体基板上に形成する技術として、モノリシックマイクロ波集積回路（ＭＭＩＣ：Monolithic Microwave Integrated Circuit）が盛んに用いられている。
【０００３】
ＭＭＩＣにおいては、半導体基板上に半導体デバイス、入出力整合回路、キャパシタ、電源供給ラインなどが集積化されている（例えば、特許文献１〜３参照。）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−４９５４９号公報
【特許文献２】特開２００２−１１０７３７号公報
【特許文献３】特開２００３−１１０３８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
複数段のトランジスタで構成されるモジュールの場合、Ｓパラメータが測定できるのは、最外郭のみ、つまり入力端子に接続されている初段のトランジスタの入力側と、出力端子に接続されている最終段のトランジスタの出力側のみである。設計確認はこの最外郭の特性のみで行われている。また複数段のトランジスタの段間のバイアス点およびＳパラメータの調整は試行錯誤に頼らざるを得なかった。
【０００６】
また、インピーダンス整合用に用いているマイクロストリップラインが高周波プローブピッチよりも太い場合、Ｓパラメータの測定が困難である。
【０００７】
また、高周波プローブにてＳパラメータを測定するためのパターンは、コプレーナラインとなるためマイクロストリップラインよりも低インピーダンスとなり、インピーダンスの不連続が生じる。
【課題を解決するための手段】
【０００８】
一態様によれば、誘電体基板と、誘電体基板の第１表面上に配置された第１信号伝送線路と、誘電体基板の第１表面上に第１信号伝送線路に隣接して配置された一対の第１接地端子電極と、第１接地端子電極の下部に配置された第１ＶＩＡホールと、誘電体基板の第１表面と反対側の第２表面に配置され、第１接地端子電極に対して第１ＶＩＡホールを介して接続された裏面接地電極とを備える段間プローブ用パターン構造が提供される。第１信号伝送線路には高周波プローブの信号端子が接続可能であり、一対の第１接地端子電極には、高周波プローブの一対の接地端子が接続可能である。
【図面の簡単な説明】
【０００９】
【図１】（ａ）実施の形態に係る段間プローブ用パターン構造の模式的配置構成図、（ｂ）図１（ａ）のＩＩＩ−ＩＩＩ線に沿う模式的断面構造図。
【図２】実施の形態に係る段間プローブ用パターン構造に適用する段間プローブの等価回路図。
【図３】実施の形態に係る段間プローブ用パターン構造の構成例１であって、（ａ）段間測定時のパターン構造図、（ｂ）多段接続時のパターン構造図。
【図４】実施の形態に係る別の段間プローブ用パターン構造の構成例２であって、段間測定時のパターン構造図。
【図５】実施の形態に係る別の段間プローブ用パターン構造の構成例３であって、（ａ）パターン構造図、（ｂ）段間測定時のパターン構造図、（ｃ）多段接続時のパターン構造図。
【図６】実施の形態に係る別の段間プローブ用パターン構造の構成例４であって、（ａ）パターン構造図、（ｂ）段間測定時のパターン構造図、（ｃ）多段接続時のパターン構造図。
【図７】実施の形態に係る別の段間プローブ用パターン構造の構成例５であって、（ａ）段間測定時のパターン構造図、（ｂ）多段接続時のパターン構造図、（ｃ）多段接続時の別のパターン構造図。
【図８】実施の形態に係る別の段間プローブ用パターン構造の構成例６であって、（ａ）段間測定時のパターン構造図、（ｂ）多段接続時のパターン構造図、（ｃ）多段接続時の別のパターン構造図。
【図９】実施の形態に係る別の段間プローブ用パターン構造の構成例７であって、段間測定時のパターン構造図。
【図１０】実施の形態に係る別の段間プローブ用パターン構造の構成例８であって、段間測定時のパターン構造図。
【図１１】実施の形態に係るマルチチップモジュール高周波回路の模式的平面パターン構成図。
【図１２】（ａ）図１１に対応し、３段のディスクリートトランジスタＦＥＴ１、ＦＥＴ２、およびＦＥＴ３が直列に接続されて多段増幅回路を構成した模式的回路構成図、（ｂ）段間プローブ用パターン構造ＳＰ１の等価回路図。
【図１３】（ａ）図５（ｃ）および図６（ｃ）に示す構成例３の段間プローブパターン構造に対応し、段間測定後、信号伝送線路間をボンディングワイヤＬＤを用いて接続した回路構成例、（ｂ）図７（ａ）および図７（ｂ）、或いは図８（ａ）および図８（ｂ）に示す構成例５、或いは構成例６の段間プローブパターン構造に対応し、段間測定後、信号伝送線路間をボンディングワイヤＬＤＭを用いて接続した回路構成例、（ｃ）図７（ｃ）、或いは図８（ｃ）に示す構成例５、或いは構成例６の段間プローブパターン構造に対応し、段間測定後、信号伝送線路間を金属箔ＭＦを用いて接続した回路構成例。
【図１４】比較例に係るマルチチップモジュール高周波回路の模式的平面パターン構成図。
【図１５】図１４に対応する模式的回路構成図。
【図１６】図１１および図１４のＩＩ−ＩＩ線に沿う模式的断面構造図。
【図１７】図１１および図１４のＩＩＩ−ＩＩＩ線に沿う模式的断面構造図。
【図１８】（ａ）実施の形態に係るマルチチップモジュール高周波回路に適用されるディスクリートトランジスタＦＥＴ３部分の拡大された模式的平面パターン構成図、（ｂ）図１８（ａ）のＪ部分の拡大図。
【図１９】ディスクリートトランジスタの構造例１であって、図１８（ｂ）のＩＶ−ＩＶ線に沿う模式的断面構造図。
【図２０】ディスクリートトランジスタの構造例２であって、図１８（ｂ）のＩＶ−ＩＶ線に沿う模式的断面構造図。
【図２１】ディスクリートトランジスタの構造例３であって、図１８（ｂ）のＩＶ−ＩＶ線に沿う模式的断面構造図。
【図２２】ディスクリートトランジスタの構造例４であって、図１８（ｂ）のＩＶ−ＩＶ線に沿う模式的断面構造図。
【図２３】実施の形態に係るマルチチップモジュール高周波回路に適用されるディスクリートトランジスタＦＥＴ３近傍の模式的鳥瞰図。
【発明を実施するための形態】
【００１０】
次に、図面を参照して、実施の形態を説明する。以下において、同じ要素には同じ符号を付して説明の重複を避け、説明を簡略にする。図面は模式的なものであり、現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１１】
以下に示す実施の形態は、技術的思想を具体化するための装置や方法を例示するものであって、実施の形態は、各構成部品の配置などを下記のものに特定するものでない。この実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
【００１２】
（段間プローブ用パターン構造）
実施の形態に係る段間プローブ用パターン構造は、主にマイクロ波帯の高周波用半導体装置において、１つのパッケージ内に複数段のアンプで構成されるモジュールの段間測定に適用される。
【００１３】
実施の形態に係る段間プローブ用パターン構造と高周波プローブの先端部との模式的配置構成は、図１（ａ）に示すように表され、図１（ａ）のＩ−Ｉ線に沿う模式的断面構造は、図１（ｂ）に示すように表される。
【００１４】
高周波プローブの先端部は、図１（ａ）に示すように、信号端子ＳＰ０と、信号端子ＳＰ０の両側に近接して配置された一対の接地端子Ｇ０・Ｇ０とを備える。ここで、信号端子ＳＰ０と一対の接地端子Ｇ０・Ｇ０間の距離Ｘ１,Ｘ２は、例えば、約１５０μｍである。
【００１５】
実施の形態に係る段間プローブ用パターン構造は、図１（ａ）および図１（ｂ）に示すように、誘電体基板１４と、誘電体基板１４の第１表面上に配置された信号伝送線路ＳＬと、誘電体基板１４の第１表面上に信号伝送線路ＳＬに隣接して配置された一対の接地端子電極Ｓ０・Ｓ０と、接地端子電極Ｓ０の下部に配置されたＶＩＡホールＳＣ０と、ＶＩＡホールＳＣ０の内壁に形成され、接地端子電極Ｓ０に接続された下地電極１３２と、下地電極１３２上に形成された埋め込み電極１３０と、下地電極１３２および埋め込み電極１３０に接続され、誘電体基板１４の裏面に配置された接地電極１２５とを備える。ここで、接地電極１２５は、第１誘電体基板１４のみならず、後述する第２誘電体基板１８、半導体基板１６の裏面にも共通に配置されていても良い。
【００１６】
信号伝送線路ＳＬには高周波プローブ４０の信号端子ＳＰ０が接続可能であり、一対の接地端子電極Ｓ０・Ｓ０には、高周波プローブ４０の一対の接地端子Ｇ０・Ｇ０が接続可能である。
【００１７】
接地端子電極Ｓ０と信号伝送線路ＳＬ間の距離は、高周波プローブ４０の一対の接地端子Ｇ０・Ｇ０と信号端子ＳＰ０間の距離Ｘ１，Ｘ２よりも小さい。
【００１８】
高周波プローブ４０を用いて、信号伝送線路ＳＬと接地端子電極Ｓ０間のＳパラメータを測定することができる。
【００１９】
接地端子電極Ｓ０は、その下部に形成されたＶＩＡホールＳＣ０を介して、接地電極１２５（図１（ｂ）参照）に接続されて、接地電位になされている。ここで、信号伝送線路ＳＬの幅Ｘ３は、例えば、約１００μｍである。これは、整合に用いている信号伝送線路ＳＬの幅が高周波プローブ４０のピッチよりも太い場合、測定が難しいことから、高周波プローブ４０の配置から決定される値である。
【００２０】
実施の形態に係る段間プローブ用パターン構造において、複数段のトランジスタの段間パラメータの測定時には、高周波プローブ４０の先端部の信号端子ＳＰ０、一対の接地端子Ｇ０・Ｇ０は、それぞれ、段間プローブ用パターン構造の信号伝送線路ＳＬ、一対の接地端子電極Ｓ０・Ｓ０に接触される。
【００２１】
実施の形態に係る段間プローブ用パターン構造に適用される高周波プローブ４０の等価回路は、図２に示すように、高周波プローブ４０の先端部の信号端子ＳＰ０に接続されるキャパシタＣ０１と、キャパシタＣ０１にアノードが接続されたダイオードＤ０１およびカソードが接続されたダイオードＤ０２と、ダイオードＤ０１のカソードおよびＤ０２のアノード間に接続されたキャパシタＣ０２と、キャパシタＣ０２に並列接続されたテスタ２４とを備える。また、信号端子ＳＰ０に隣接して一対の接地端子Ｇ０・Ｇ０が配置されている。一対の接地端子Ｇ０・Ｇ０は、テスタ２４と共通の接地電位に接続される。
【００２２】
（段間プローブ用パターン構成例）
実施の形態に係る段間プローブ用パターン構造は、段間測定時は、高周波プローブ４０でコンタクトできるパターンである。実施の形態に係る段間プローブ用パターン構造は、多段接続時は、製品形態に仕上げて、パッケージに内蔵される。パッケージに内蔵された製品形態では、高周波プローブ４０をパッケージ外部のパッケージ端子に接続して、高周波回路特性を測定する。
【００２３】
実施の形態に係る段間プローブ用パターン構造は、高周波プローブ４０の特性インピーダンスが５０Ωであるため、高周波回路上で、特性インピーダンスが５０Ωに近い、或いは、２５Ω〜１００Ω程度の特性インピーダンスを有する伝送線路上のポイントに配置することが好ましい。
【００２４】
実施の形態に係る段間プローブ用パターン構造は、高周波プローブ４０の形状が、例えば、１５０μｍピッチであるため、例えば、コンタクトする段間プローブ用パターンの幅は１００μｍ程度であることが好ましい。
【００２５】
また、実施の形態に係る段間プローブ用パターン構造においては、伝送線路の端面の形状を伝送線路の幅に依らず揃えることで、段間プローブ用パターンごとに高周波プローブ４０を交換することなく、同じ高周波プローブ４０ですべての実施の形態に係る段間プローブ用パターン構造に対して測定可能である。
【００２６】
また、実施の形態に係る段間プローブ用パターン構造は、高周波プローブ４０を適用して測定するため、信号伝送線路ＳＬに隣接して、信号伝送線路ＳＬの両サイドに一対の接地端子電極Ｓ０・Ｓ０のパターンを有するコプレーナ構造を備える。
【００２７】
一方、マイクロストリップ線路の幅が狭くなっているとインピーダンスの不連続が生じて、特性が変化するので好ましくない。また、線路脇に接地パターンがあると、インピーンダンスが低下するので好ましくない。
【００２８】
例えば、誘電体基板１４の厚さが、約２５４μｍのアルミナ基板上に、線路幅２５４μｍの信号伝送線路（マイクロストリップライン）ＳＬを形成したとき、信号伝送線路ＳＬの特性インピーダンスは５０Ωとなる。一方、誘電体基板１４の厚さが２５４μｍのアルミナ基板上に線路幅２５４μｍ、４０μｍ離れて一対の接地端子電極Ｓ０・Ｓ０のパターンを備えるコプレーナ構造の特性インピーダンスは３９Ωとなる。
【００２９】
したがって、実施の形態に係る段間プローブ用パターン構造の多段動作時においては、ボンディングワイヤ、或いはキャパシタで信号伝送線路ＳＬ間を接続して、状況に応じて、使い分けることが望ましい。
【００３０】
―構成例１―
実施の形態に係る段間プローブ用パターン構造の構成例１であって、段間測定時のパターン構造は、図３（ａ）に示すように表され、多段接続時のパターン構造は、図３（ｂ）に示すように表される。
【００３１】
実施の形態に係る段間プローブ用パターン構造の構成例１は、図３（ａ）に示すように、誘電体基板１４と、誘電体基板１４の第１表面上に配置された第１信号伝送線路ＳＬ１と、誘電体基板１４の第１表面上に第１信号伝送線路ＳＬ１に隣接して配置された一対の第１接地端子電極Ｓ０１・Ｓ０２と、第１接地端子電極Ｓ０１・Ｓ０２の下部に配置された第１ＶＩＡホールＳＣ０１・ＳＣ０２と、誘電体基板１４の第１表面と反対側の第２表面に配置され、第１接地端子電極Ｓ０１・Ｓ０２に対して第１ＶＩＡホールＳＣ０１・ＳＣ０２を介して接続された裏面接地電極１２５と、誘電体基板１４の第１表面上に、第１信号伝送線路ＳＬ１と対向して配置された第２信号伝送線路ＳＬ２と、誘電体基板１４の第１表面上に第２信号伝送線路ＳＬ２に隣接して配置された一対の第２接地端子電極Ｓ０３・Ｓ０４と、第２接地端子電極Ｓ０３・Ｓ０４の下部に配置され、第２接地端子電極Ｓ０３・Ｓ０４を裏面接地電極１２５に接続する第２ＶＩＡホールＳＣ０３・ＳＣ０４とを備える。
【００３２】
ここで、第１信号伝送線路ＳＬ１と第２信号伝送線路ＳＬ２との間の距離ΔＤは、誘電体基板１４の厚さ程度であれば良く、例えば、０．１ｍｍ〜０．２５４ｍｍ程度である。
【００３３】
第１信号伝送線路ＳＬ１には高周波プローブ４０の信号端子ＳＰ０が接続可能であり、一対の第１接地端子電極Ｓ０１・Ｓ０２には、高周波プローブ４０の一対の接地端子Ｇ０・Ｇ０が接続可能である。
【００３４】
同様に、第２信号伝送線路ＳＬ２には高周波プローブ４０の信号端子ＳＰ０が接続可能であり、一対の第２接地端子電極にＳ０３・Ｓ０４は、高周波プローブ４０の一対の接地端子Ｇ０・Ｇ０が接続可能である。
【００３５】
第１接地端子電極Ｓ０１・Ｓ０２と第１信号伝送線路間ＳＬ１の距離は、高周波プローブ４０の接地端子Ｇ０・Ｇ０と信号端子ＳＰ０間の距離Ｘ１、Ｘ２よりも小さい。
【００３６】
また、第２接地端子電極Ｓ０３・Ｓ０４と第２信号伝送線路間ＳＬ２の距離は、高周波プローブ４０の接地端子Ｇ０・Ｇ０と信号端子ＳＰ０間の距離Ｘ１、Ｘ２よりも小さい。
【００３７】
高周波プローブ４０を用いて、第１信号伝送線路ＳＬ１と第１接地端子電極Ｓ０１・Ｓ０２間のＳパラメータを測定することができ、さらに、高周波プローブ４０の配置を変えて、第２信号伝送線路ＳＬ２と第２接地端子電極Ｓ０３・Ｓ０４間のＳパラメータを測定することができる。
【００３８】
ここで、第１端面伝送線路ＳＬ１および第２端面伝送線路ＳＬ２の幅は、例えば、１００μｍである。
【００３９】
また、実施の形態に係る段間プローブ用パターン構造に対して、高周波プローブ４０は、接続および分離可能である。
【００４０】
実施の形態に係る段間プローブ用パターン構造の構成例１において、接地端子電極Ｓ０１・Ｓ０２、Ｓ０３・Ｓ０４は、図１（ａ）と同様に、誘電体基板１４を貫通するＶＩＡホールＳＣ０１・ＳＣ０２・ＳＣ０３・ＳＣ０４を介して、接地電極１２５に接続され、接地電位になされている。
【００４１】
実施の形態に係る段間プローブ用パターン構造の構成例１において、段間測定時には、第１信号伝送線路ＳＬ１、接地端子電極Ｓ０１・Ｓ０２に段間プローブの信号端子ＳＰ０、接地端子Ｇ０・ＧＯを接触させて、前段の出力側のＳパラメータを測定する。同様に、第２信号伝送線路ＳＬ２、接地端子電極Ｓ０３・Ｓ０４に段間プローブの信号端子ＳＰ０、接地端子Ｇ０・Ｇ０を接触させて、次段の入力側のＳパラメータを測定する。
【００４２】
実施の形態に係る段間プローブ用パターン構造の構成例１において、多段接続時のパターン構造は、図３（ｂ）に示すように、誘電体基板１４上に配置され、互いに離間した第１信号伝送線路ＳＬ１・第２信号伝送線路ＳＬ２間に接続されたキャパシタＣ２を備える。その他の構成は、図３（ａ）と同様である。
【００４３】
―構成例１を用いた段間測定方法―
実施の形態に係る段間プローブ用パターン構造の構成例１を用いた段間測定方法は、誘電体基板１４の第１表面上に配置された第１信号伝送線路ＳＬ１と、誘電体基板１４の第１表面上に第１信号伝送線路ＳＬ１に隣接して配置された一対の第１接地端子電極Ｓ０１・Ｓ０２とを有する段間プローブ用パターン構造を形成するステップと、第１信号伝送線路ＳＬ１に高周波プローブ４０の信号端子ＳＰ０を接続し、一対の第１接地端子電極Ｓ０１・Ｓ０２に、高周波プローブ４０の一対の接地端子Ｇ０・Ｇ０を接続して、第１信号伝送線路ＳＬ１と第１接地端子電極Ｓ０１・Ｓ０２間のＳパラメータを測定するステップとを有する。
【００４４】
―構成例２―
実施の形態に係る段間プローブ用パターン構造の構成例２であって、段間測定時のパターン構造は、図４に示すように表される。
【００４５】
実施の形態に係る段間プローブ用パターン構造の構成例２は、図４に示すように、第２信号伝送線路ＳＬ２に対向する第１信号伝送線路ＳＬ１の端面に配置され、第１信号伝送線路ＳＬ１よりも狭い幅を有する第１端面伝送線路ＳＭ１と、第１信号伝送線路ＳＬ１に対向する第２信号伝送線路ＳＬ２の端面に配置され、第２信号伝送線路ＳＬ２よりも狭い幅を有する第２端面伝送線路ＳＭ２とを備える。更に、一対の第１接地端子電極Ｓ０１・Ｓ０２は、第１端面伝送線路ＳＭ１に隣接して配置され、一対の第２接地端子電極Ｓ０２・Ｓ０４は、第２端面伝送線路ＳＭ２に隣接して配置される。
【００４６】
ここで、第１端面伝送線路ＳＭ１と第２端面伝送線路ＳＭ２との間の距離ΔＤは、誘電体基板１４の厚さ程度であれば良く、例えば、０．１ｍｍ〜０．２５４ｍｍ程度である。
【００４７】
第１接地端子電極Ｓ０１・Ｓ０２と第１端面伝送線路ＳＭ１間の距離は、高周波プローブ４０の接地端子Ｇ０・Ｇ０と信号端子ＳＰ０間の距離よりも小さい。
【００４８】
また、第１端面伝送線路ＳＭ１には高周波プローブ４０の信号端子ＳＰ０が接続可能であり、第２端面伝送線路ＳＭ２には高周波プローブ４０の信号端子ＳＰ０が接続可能である。
【００４９】
また、第２接地端子電極Ｓ０３・Ｓ０４と第２端面伝送線路ＳＭ２間の距離は、高周波プローブ４０の接地端子Ｇ０・Ｇ０と信号端子ＳＰ０間の距離よりも小さい。
【００５０】
また、高周波プローブ４０を用いて、第１端面伝送線路ＳＭ１と第１接地端子電極Ｓ０１・Ｓ０２間のＳパラメータを測定することができる。
【００５１】
また、高周波プローブ４０を用いて、第２端面伝送線路ＳＭ２と第２接地端子電極Ｓ０３・Ｓ０４間のＳパラメータを測定することができる。
【００５２】
ここで、第１端面伝送線路ＳＭ１および第２端面伝送線路ＳＭ２の幅は、約１００μｍである。
【００５３】
また、高周波プローブ４０は、接続および分離可能である。
【００５４】
実施の形態に係る段間プローブ用パターン構造の構成例２において、段間測定時のパターン構造は、図４に示すように、誘電体基板１４上に配置され、互いに離間した信号伝送線路ＳＬ１・ＳＬ２と、誘電体基板１４上に互いに離間して配置され、第１信号伝送線路ＳＬ１に接続された端面伝送線路ＳＭ１および第２信号伝送線路ＳＬ２に接続された端面伝送線路ＳＭ２と、誘電体基板１４上に配置され、端面伝送線路ＳＭ１に隣接して配置された接地端子電極Ｓ０１・Ｓ０２と、誘電体基板１４上に配置され、端面伝送線路ＳＭ２に隣接して配置された接地端子電極Ｓ０３・Ｓ０４とを備える。接地端子電極Ｓ０１・Ｓ０２・Ｓ０３・Ｓ０４は、図１（ａ）と同様に、誘電体基板１４を貫通するＶＩＡホールＳＣ０１・ＳＣ０２・ＳＣ０３・ＳＣ０４を介して、接地電極１２５に接続され、接地電位になされている。
【００５５】
実施の形態に係る段間プローブ用パターン構造の構成例２において、段間測定時には、端面伝送線路ＳＭ１、接地端子電極Ｓ０１・Ｓ０２に段間プローブの信号端子ＳＰ０、接地端子Ｇ０・Ｇ０を接触させて、前段の出力側のＳパラメータを測定する。同様に、端面伝送線路ＳＭ２、接地端子電極Ｓ０３・Ｓ０４に段間プローブの信号端子ＳＰ０、接地端子Ｇ０・Ｇ０を接触させて、次段の入力側のＳパラメータを測定する。
【００５６】
実施の形態に係る段間プローブ用パターン構造の構成例２において、多段接続時のパターン構造は、図３（ｂ）と同様に、互いに離間した端面伝送線路ＳＭ１・ＳＭ２間にキャパシタを接続しても良い。或いはまた、互いに離間した端面伝送線路ＳＭ１・ＳＭ２間をボンディングワイヤを用いて接続しても良い。或いは、互いに離間した信号伝送線路ＳＬ１・ＳＬ２間をボンディングワイヤを用いて接続しても良い。
【００５７】
―構成例２を用いた段間測定方法―
実施の形態に係る段間プローブ用パターン構造の構成例２を用いた段間測定方法において、段間プローブ用パターン構造を形成するステップは、さらに誘電体基板１４の第１表面上に、第１信号伝送線路ＳＬ１と対向して配置された第２信号伝送線路ＳＬ２と、誘電体基板１４の第１表面上に第２信号伝送線路ＳＬ２に隣接して配置された一対の第２接地端子電極Ｓ０３・Ｓ０４とを形成するステップを有し、第２信号伝送線路ＳＬ２に高周波プローブ４０の信号端子ＳＰ０を接続し、一対の第２接地端子電極Ｓ０３・Ｓ０４に、高周波プローブの一対の接地端子Ｇ０・Ｇ０を接続して、第２信号伝送線路ＳＬ２と第２接地端子電極Ｓ０３・Ｓ０４間のＳパラメータを測定するステップを有する。
【００５８】
また、第１信号伝送線路ＳＬ１と第２信号伝送線路ＳＬ２間をキャパシタで接続するステップを有していても良い。
【００５９】
―構成例３―
実施の形態に係る段間プローブ用パターン構造の構成例３であって、パターン構造は、図５（ａ）に示すように表され、段間測定時のパターン構造は、図５（ｂ）に示すように表され、多段接続時のパターン構造は、図５（ｃ）に示すように表される。
【００６０】
実施の形態に係る段間プローブ用パターン構造の構成例３は、図５に示すように、第１端面伝送線路ＳＭ１は、前記第１信号伝送線路ＳＬ１と分離された第１分離伝送線路ＳＤ１で表され、第２端面伝送線路ＳＭ２は、第２信号伝送線路ＳＬ２と分離された第２分離伝送線路ＳＤ２で表される。
【００６１】
ここで、第１分離伝送線路ＳＤ１と第２分離伝送線路ＳＤ２との間の距離ΔＤは、誘電体基板１４の厚さ程度であれば良く、例えば、０．１ｍｍ〜０．２５４ｍｍ程度である。
【００６２】
また、第１分離伝送線路ＳＤ１および第２分離伝送線路ＳＤ２の幅は、約１００μｍである。
【００６３】
また、高周波プローブ４０は、接続および分離可能である。
【００６４】
実施の形態に係る段間プローブ用パターン構造の構成例３において、パターン構造は、図５（ａ）に示すように、誘電体基板１４上に配置され、互いに離間した信号伝送線路ＳＬ１・ＳＬ２と、誘電体基板１４上に互いに離間して配置され、かつ第１信号伝送線路ＳＬ１と分離された分離伝送線路ＳＤ１および第２信号伝送線路ＳＬ２と分離された分離伝送線路ＳＤ２と、誘電体基板１４上に配置され、分離伝送線路ＳＤ１に隣接して配置された接地端子電極Ｓ０１・Ｓ０２と、誘電体基板１４上に配置され、分離伝送線路ＳＤ２に隣接して配置された接地端子電極Ｓ０３・Ｓ０４とを備える。接地端子電極Ｓ０１・Ｓ０２・Ｓ０３・Ｓ０４は、図１（ａ）と同様に、誘電体基板１４を貫通するＶＩＡホールＳＣ０１・ＳＣ０２・ＳＣ０３・ＳＣ０４を介して、接地電極１２５に接続され、接地電位になされている。
【００６５】
実施の形態に係る段間プローブ用パターン構造の構成例３において、段間測定時には、図５（ｂ）に示すように、第１信号伝送線路ＳＬ１と分離伝送線路ＳＤ１間をボンディングワイヤＬＤ１で接続し、第２信号伝送線路ＳＬ２と分離伝送線路ＳＤ２間をボンディングワイヤＬＤ２で接続している。その他の構成は、図５（ａ）と同様である。
【００６６】
実施の形態に係る段間プローブ用パターン構造の構成例３において、段間測定時には、分離伝送線路ＳＤ１、接地端子電極Ｓ０１・Ｓ０２に段間プローブの信号端子ＳＰ０、接地端子Ｇ０・Ｇ０を接触させて、前段の出力側のＳパラメータを測定する。同様に、分離伝送線路ＳＤ２、接地端子電極Ｓ０３・Ｓ０４に段間プローブの信号端子ＳＰ０、接地端子Ｇ０・Ｇ０を接触させて、次段の入力側のＳパラメータを測定する。
【００６７】
実施の形態に係る段間プローブ用パターン構造の構成例３において、多段接続時のパターン構造は、図５（ｃ）に示すように、互いに離間した信号伝送線路ＳＬ１・ＳＬ２間をボンディングワイヤＬＤ３を用いて接続している。或いはまた、互いに離間した分離伝送線路ＳＤ１・ＳＤ２間にキャパシタを接続しても良い。或いは、図５（ｂ）と同様に、第１信号伝送線路ＳＬ１と分離伝送線路ＳＤ１間をボンディングワイヤＬＤ１で接続し、第２信号伝送線路ＳＬ２と分離伝送線路ＳＤ２間をボンディングワイヤＬＤ２で接続し、かつ互いに離間した分離伝送線路ＳＤ１と分離伝送線路ＳＤ２間をキャパシタ若しくはボンディングワイヤを用いて接続しても良い。
【００６８】
―構成例３を用いた段間測定方法―
実施の形態に係る段間プローブ用パターン構造の構成例３を用いた段間測定方法において、段間プローブ用パターン構造を形成するステップは、さらに、第２信号伝送線路ＳＬ２に対向する第１信号伝送線路ＳＬ１の端面に配置され、第１信号伝送線路ＳＬ１よりも狭い幅を有し、かつ前記第１信号伝送線路ＳＬ１と分離された第１分離伝送線路ＳＤ１と、第１信号伝送線路ＳＬ１に対向する第２信号伝送線路ＳＬ２の端面に配置され、第２信号伝送線路ＳＬ２よりも狭い幅を有し、かつ第２信号伝送線路ＳＬ２と分離された第２分離伝送線路ＳＤ２とを形成するステップと、第１分離伝送線路ＳＤ１と第１信号伝送線路ＳＬ１間を第１ボンディングワイヤＬＤ１で接続するステップと、第２分離伝送線路ＳＤ２と第２信号伝送線路ＳＬ２間を第２ボンディングワイヤＬＤ２で接続するステップと、第１分離伝送線路ＳＤ１に高周波プローブ４０の信号端子ＳＰ０を接続し、一対の第１接地端子電極Ｓ０１・Ｓ０２に、高周波プローブ４０の一対の接地端子Ｇ０・Ｇ０を接続して、第１分離伝送線路ＳＤ１と第１接地端子電極Ｓ０１・Ｓ０２間のＳパラメータを測定するステップと、第２分離伝送線路ＳＤ２に高周波プローブ４０の信号端子ＳＰ０を接続し、一対の第２接地端子電極Ｓ０３・Ｓ０４に、高周波プローブ４０の一対の接地端子Ｇ０・Ｇ０を接続して、第２分離伝送線路ＳＤ２と第２接地端子電極Ｓ０３・Ｓ０４間のＳパラメータを測定するステップとを有する。
【００６９】
また、第１分離伝送線路ＳＤ１と第２分離伝送線路ＳＤ２間をキャパシタで接続するステップを有していても良い。
【００７０】
また、第１信号伝送線路ＳＬ１と第２信号伝送線路ＳＬ２間を第３ボンディングワイヤＬＤ３で接続するステップをしていても良い。
【００７１】
―構成例４―
実施の形態に係る段間プローブ用パターン構造の構成例４であって、パターン構造は、図６（ａ）に示すように表され、段間測定時のパターン構造は、図６（ｂ）に示すように表され、多段接続時のパターン構造は、図６（ｃ）に示すように表される。
【００７２】
実施の形態に係る別の段間プローブ用パターン構造の構成例４においては、一対の第１接地端子電極の一方と、一対の第２接地端子電極の一方は、共通パターンで形成された接地端子電極Ｓ０５を備え、一対の第１接地端子電極の他方と、一対の第２接地端子電極の他方は、共通パターンで形成された接地端子電極Ｓ０６を備える。
【００７３】
ここで、第１分離伝送線路ＳＤ１と第２分離伝送線路ＳＤ２との間の距離ΔＤは、構成例３と同様に、誘電体基板１４の厚さ程度であれば良く、例えば、０．１ｍｍ〜０．２５４ｍｍ程度である。
【００７４】
実施の形態に係る段間プローブ用パターン構造の構成例４においては、接地端子電極Ｓ０１・Ｓ０２を共通の接地端子電極Ｓ０５で形成し、接地端子電極Ｓ０３・Ｓ０４を共通の接地端子電極Ｓ０６で形成している。接地端子電極Ｓ０５・Ｓ０６は、誘電体基板１４を貫通するＶＩＡホールＳＣ０１・ＳＣ０３・ＳＣ０２・ＳＣ０４を介して、接地電極１２５に接続され、接地電位になされている。その他の構成は、構造例３と同様である。
【００７５】
構成例４を用いた段間測定方法は、構成例３を用いた段間測定方法と同様であるため、説明は省略する。
【００７６】
―構成例５―
実施の形態に係る別の段間プローブ用パターン構造の構成例５であって、段間測定時のパターン構造は、図７（ａ）に示すように表され、多段接続時のパターン構造は、図７（ｂ）に示すように表され、多段接続時の別のパターン構造は、図７（ｃ）に示すように表される。
【００７７】
実施の形態に係る別の段間プローブ用パターン構造の構成例５は、図７（ａ）に示すように、誘電体基板１４と、誘電体基板１４の第１表面上に配置された第１信号伝送線路ＳＬ１と、誘電体基板１４の第１表面上に第１信号伝送線路ＳＬ１の側面に隣接して配置された一対の第１接地端子電極Ｓ０１・Ｓ０２と、第１接地端子電極Ｓ０１・Ｓ０２の下部に配置された第１ＶＩＡホールＳＣ０１・ＳＣ０２と、誘電体基板１４の第１表面と反対側の第２表面に配置され、第１接地端子電極Ｓ０１・Ｓ０２に対して第１ＶＩＡホールＳＣ０１・ＳＣ０２を介して接続された裏面接地電極１２５と、第１信号伝送線路ＳＬ１の側面に、一対の第１接地端子電極Ｓ０１・Ｓ０２間に配置され、前記第１信号伝送線路ＳＬ１と分離された第１分離伝送線路ＳＤ１とを備える。
【００７８】
第１分離伝送線路ＳＤ１には高周波プローブ４０の信号端子ＳＰ０が接続可能であり、一対の第１接地端子電極Ｓ０１・Ｓ０２には、高周波プローブ４０の一対の接地端子Ｇ０・Ｇ０が接続可能である。
【００７９】
また、誘電体基板１４の第１表面上に、第１信号伝送線路ＳＬ１と対向して配置された第２信号伝送線路ＳＬ２と、誘電体基板１４の第１表面上に第２信号伝送線路ＳＬ２の側面に隣接して配置された一対の第２接地端子電極Ｓ０３・Ｓ０４と、第２接地端子電極Ｓ０３・Ｓ０４の下部に配置され、第２接地端子電極Ｓ０３・Ｓ０４を裏面接地電極１２５に接続する第２ＶＩＡホールＳＣ０３・ＳＣ０４と、第２信号伝送線路ＳＬ２の側面に、一対の第２接地端子電極Ｓ０３・Ｓ０４間に配置され、前記第２信号伝送線路ＳＬ２と分離された第２分離伝送線路ＳＤ１とを備える。
【００８０】
第２分離伝送線路ＳＤ２には高周波プローブ４０の信号端子ＳＰ０が接続可能であり、一対の第２接地端子電極Ｓ０３・Ｓ０４には、高周波プローブ４０の一対の接地端子Ｇ０・Ｇ０が接続可能である。
【００８１】
ここで、第１信号伝送線路ＳＬ１と第２信号伝送線路ＳＬ２との間の距離ΔＭは、例えば、０．１ｍｍ〜０．２５４ｍｍ程度である。ΔＭの寸法としては、マイクロ波信号の伝搬上、第１信号伝送線路ＳＬ１と第２信号伝送線路ＳＬ２との間を信号分離するためには、誘電体基板１４の厚さと同程度の距離だけ離隔することが望ましい。
【００８２】
第１接地端子電極Ｓ０１・Ｓ０２と第１分離伝送線路ＳＤ１間の距離は、高周波プローブ４０の接地端子Ｇ０・Ｇ０と信号端子ＳＰ０間の距離Ｘ１、Ｘ２よりも小さい。
【００８３】
また、第２接地端子電極Ｓ０３・Ｓ０４と第２分離伝送線路ＳＤ２間の距離は、高周波プローブ４０の接地端子Ｇ０・Ｇ０と信号端子ＳＰ０間の距離Ｘ１、Ｘ２よりも小さい。
【００８４】
実施の形態に係る段間プローブ用パターン構造の構成例５において、段間測定時には、図７（ａ）に示すように、第１信号伝送線路ＳＬ１と第１分離伝送線路ＳＤ１間をボンディングワイヤＬＤ１で接続し、第２信号伝送線路ＳＬ２と第２分離伝送線路ＳＤ２間をボンディングワイヤＬＤ２で接続している。
【００８５】
実施の形態に係る段間プローブ用パターン構造の構成例５において、段間測定時には、分離伝送線路ＳＤ１、接地端子電極Ｓ０１・Ｓ０２に段間プローブの信号端子ＳＰ０、接地端子Ｇ０・Ｇ０を接触させて、前段の出力側のＳパラメータを測定する。同様に、分離伝送線路ＳＤ２、接地端子電極Ｓ０３・Ｓ０４に段間プローブの信号端子ＳＰ０、接地端子Ｇ０・Ｇ０を接触させて、次段の入力側のＳパラメータを測定する。
【００８６】
実施の形態に係る段間プローブ用パターン構造の構成例５において、多段接続時のパターン構造は、図７（ｂ）に示すように、互いに離間した信号伝送線路ＳＬ１・ＳＬ２間をボンディングワイヤＬＤＭを用いて接続している。或いはまた、互いに離間した分離伝送線路ＳＤ１・ＳＤ２間にキャパシタを接続しても良い。
【００８７】
実施の形態に係る段間プローブ用パターン構造の構成例５においては、第１信号伝送線路ＳＬ１と第２信号伝送線路ＳＬ２間の距離ΔＭを、図５に示す構成例３のパターン構造に比べて、小さく設定することができる。このため、ボンディングワイヤＬＤＭの長さをボンディングワイヤＬＤ３の長さに比べて短く設定することができる。この結果、第１信号伝送線路ＳＬ１と第２信号伝送線路ＳＬ２間のボンディングワイヤＬＤＭのインダクタンスが小さくなることで、反射損、放射損を小さくすることができる。
【００８８】
また、実施の形態に係る段間プローブ用パターン構造の構成例５において、多段接続時のパターン構造は、図７（ｃ）に示すように、互いに離間した信号伝送線路ＳＬ１・ＳＬ２間を金属箔ＭＦを用いて接続しても良い。ここで、金属箔の材料の限定はないが、例えば、金箔をウェルディングして熱圧着などで形成しても良い。或いは、銅箔を半田付けによって形成しても良い。金属箔ＭＦの幅ΔＭＦは、第１信号伝送線路ＳＬ１・第２信号伝送線路ＳＬ２の幅ΔＳと等しくすることが望ましい。金属箔ＭＦの幅ΔＭＦを、第１信号伝送線路ＳＬ１・第２信号伝送線路ＳＬ２の幅ΔＳと等しくすることによって、パターンの連続性を保持しつつ、反射損、放射損を低減することができるからである。
【００８９】
構成例５を用いた段間測定方法は、構成例３を用いた段間測定方法と同様であるため、説明は省略する。
【００９０】
―構成例６―
実施の形態に係る別の段間プローブ用パターン構造の構成例６であって、段間測定時のパターン構造は、図８（ａ）に示すように表され、多段接続時のパターン構造は、図８（ｂ）に示すように表され、多段接続時の別のパターン構造は、図８（ｃ）に示すように表される。
【００９１】
実施の形態に係る別の段間プローブ用パターン構造の構成例６は、図８（ａ）に示すように、誘電体基板１４の第１表面上に第１信号伝送線路ＳＬ１の側面に対向する側面に隣接して配置された一対の第３接地端子電極Ｓ０５・Ｓ０６および第３分離伝送線路ＳＤ３と、誘電体基板１４の第１表面上に第２信号伝送線路ＳＬ２の側面に対向する側面に隣接して配置された一対の第４接地端子電極Ｓ０７・Ｓ０８および第４分離伝送線路ＳＤ４と、第３接地端子電極Ｓ０５・Ｓ０６および第４接地端子電極Ｓ０７・Ｓ０８の下部にそれぞれ配置された第３ＶＩＡホールＳＣ０５・ＳＣ０６および第４ＶＩＡホールＳＣ０７・ＳＣ０８とを備える。
【００９２】
第３分離伝送線路ＳＤ３には高周波プローブ４０の信号端子ＳＰ０が接続可能であり、一対の第３接地端子電極Ｓ０５・Ｓ０６には、高周波プローブ４０の一対の接地端子Ｇ０・Ｇ０が接続可能である。
【００９３】
同様に、第４分離伝送線路ＳＤ４には高周波プローブ４０の信号端子ＳＰ０が接続可能であり、一対の第４接地端子電極Ｓ０７・Ｓ０８には、高周波プローブ４０の一対の接地端子Ｇ０・Ｇ０が接続可能である。
【００９４】
ここで、第１信号伝送線路ＳＬ１と第２信号伝送線路ＳＬ２との間の距離ΔＭは、構成例５と同様に、例えば、０．１ｍｍ〜０．２５４ｍｍ程度である。ΔＭの寸法としては、マイクロ波信号の伝搬上、第１信号伝送線路ＳＬ１と第２信号伝送線路ＳＬ２との間を信号分離するためには、誘電体基板１４の厚さと同程度の距離だけ離隔することが望ましい。
【００９５】
第３接地端子電極Ｓ０５・Ｓ０６と第３分離伝送線路ＳＤ３間の距離は、高周波プローブ４０の接地端子Ｇ０・Ｇ０と信号端子ＳＰ０間の距離Ｘ１、Ｘ２よりも小さい。
【００９６】
また、第４接地端子電極Ｓ０７・Ｓ０８と第４分離伝送線路ＳＤ４間の距離は、高周波プローブ４０の接地端子Ｇ０・Ｇ０と信号端子ＳＰ０間の距離Ｘ１、Ｘ２よりも小さい。
【００９７】
実施の形態に係る段間プローブ用パターン構造の構成例６において、段間測定時には、図８（ａ）に示すように、第１信号伝送線路ＳＬ１と第１分離伝送線路ＳＤ１間をボンディングワイヤＬＤ１で接続し、第２信号伝送線路ＳＬ２と第２分離伝送線路ＳＤ２間をボンディングワイヤＬＤ２で接続している。或いは、ここで、第１信号伝送線路ＳＬ１と第３分離伝送線路ＳＤ３間をボンディングワイヤＬＤ１で接続し、第２信号伝送線路ＳＬ２と第４分離伝送線路ＳＤ４間をボンディングワイヤＬＤ２で接続しても良い。
【００９８】
すなわち、構成例６においては、段間測定時には、高周波プローブ４０の配置に適合させて、第１接地端子電極Ｓ０１・Ｓ０２・第１分離伝送線路ＳＤ１のパターンと第３接地端子電極Ｓ０５・Ｓ０６・第３分離伝送線路ＳＤ３のパターンのいずれかを選択可能である。
【００９９】
同様に、構成例６においては、段間測定時には、高周波プローブ４０の配置に適合させて、第２接地端子電極Ｓ０３・Ｓ０４・第２分離伝送線路ＳＤ２のパターンと第４接地端子電極Ｓ０７・Ｓ０８・第４分離伝送線路ＳＤ４のパターンのいずれかを選択可能である。
【０１００】
このように、構成例６においては、段間測定時には、高周波プローブ４０の配置に適合させて、パターンを適宜選択することによって、容易に段間測定を実施することができるという利点がある。
【０１０１】
実施の形態に係る段間プローブ用パターン構造の構成例６において、段間測定時には、分離伝送線路ＳＤ１、接地端子電極Ｓ０１・Ｓ０２に段間プローブの信号端子ＳＰ０、接地端子Ｇ０・Ｇ０を接触させて、前段の出力側のＳパラメータを測定する。或いは、分離伝送線路ＳＤ３、接地端子電極Ｓ０５・Ｓ０６に段間プローブの信号端子ＳＰ０、接地端子Ｇ０・Ｇ０を接触させて、前段の出力側のＳパラメータを測定する。
【０１０２】
同様に、分離伝送線路ＳＤ２、接地端子電極Ｓ０３・Ｓ０４に段間プローブの信号端子ＳＰ０、接地端子Ｇ０・Ｇ０を接触させて、次段の入力側のＳパラメータを測定する。或いは、分離伝送線路ＳＤ４、接地端子電極Ｓ０７・Ｓ０８に段間プローブの信号端子ＳＰ０、接地端子Ｇ０・Ｇ０を接触させて、次次段の入力側のＳパラメータを測定する。
【０１０３】
実施の形態に係る段間プローブ用パターン構造の構成例６において、多段接続時のパターン構造は、図８（ｂ）に示すように、互いに離間した信号伝送線路ＳＬ１・ＳＬ２間をボンディングワイヤＬＤＭを用いて接続している。或いはまた、互いに離間した分離伝送線路ＳＤ１・ＳＤ２間にキャパシタを接続しても良い。
【０１０４】
実施の形態に係る段間プローブ用パターン構造の構成例６においては、構成例５と同様に、第１信号伝送線路ＳＬ１と第２信号伝送線路ＳＬ２間の距離ΔＭを、図５に示す構成例３のパターン構造に比べて、小さく設定することができる。このため、ボンディングワイヤＬＤＭの長さをボンディングワイヤＬＤ３の長さに比べて短く設定することができる。この結果、第１信号伝送線路ＳＬ１と第２信号伝送線路ＳＬ２間のボンディングワイヤＬＤＭのインダクタンスが小さくなることで、反射損、放射損を小さくすることができる。
【０１０５】
また、実施の形態に係る段間プローブ用パターン構造の構成例６において、多段接続時のパターン構造は、図８（ｃ）に示すように、互いに離間した信号伝送線路ＳＬ１・ＳＬ２間を金属箔ＭＦを用いて接続しても良い。ここで、金属箔の材料の限定はないが、例えば、金箔をウェルディングして熱圧着などで形成しても良い。或いは、銅箔を半田付けによって形成しても良い。金属箔ＭＦの幅ΔＭＦは、第１信号伝送線路ＳＬ１・第２信号伝送線路ＳＬ２の幅ΔＳと等しくすることが望ましい。金属箔ＭＦの幅ΔＭＦを、第１信号伝送線路ＳＬ１・第２信号伝送線路ＳＬ２の幅ΔＳと等しくすることによって、パターンの連続性を保持しつつ、反射損、放射損を低減することができるからである。
【０１０６】
構成例６を用いた段間測定方法は、構成例３を用いた段間測定方法と同様であるため、説明は省略する。
【０１０７】
―構成例７―
実施の形態に係る別の段間プローブ用パターン構造の構成例７であって、段間測定時のパターン構造は、図９に示すように表される。図９では、誘電体基板１４は、図７と同様に配置されているが、誘電体基板１４の図示を省略している。
【０１０８】
実施の形態に係る段間プローブ用パターン構造の構成例７においては、図９に示すように、第１分離伝送線路ＳＤ１は、第１信号伝送線路ＳＬ１の端部に隣接して配置され、第２分離伝送線路ＳＤ２は、第２信号伝送線路ＳＬ２の端部に隣接して配置されている。その他の構成は、図７に示す構成例５と同様であるため、重複説明は省略する。
【０１０９】
実施の形態に係る段間プローブ用パターン構造の構成例７においては、図９に示すように、第１分離伝送線路ＳＤ１を第１信号伝送線路ＳＬ１の端部に隣接して配置し、第２分離伝送線路ＳＤ２を第２信号伝送線路ＳＬ２の端部に隣接して配置することによって、第１信号伝送線路ＳＬ１の端部領域および第２信号伝送線路ＳＬ２の端部領域を有効に利用することができる。しかも、第１分離伝送線路ＳＤ１と第１信号伝送線路ＳＬ１の端部間のボンディングワイヤＬＤ１および第２分離伝送線路ＳＤ２と第２信号伝送線路ＳＬ２の端部間のボンディングワイヤＬＤ２の長さを短くすることができ、ボンディングワイヤのインダクタンスが小さくなることで、段間測定時において、反射損、放射損を小さくすることができる。
【０１１０】
構成例７を用いた段間測定方法は、構成例５および構成例６を用いた段間測定方法と同様であるため、説明は省略する。
【０１１１】
―構成例８―
ＳＣ０１・ＳＣ０２・ＳＣ０３、段間測定時のパターン構造は、図１０に示すように表される。図１０では、誘電体基板１４は、図７と同様に配置されているが、誘電体基板１４の図示を省略している。
【０１１２】
実施の形態に係る別の段間プローブ用パターン構造の構成例８においては、図１０に示すように、誘電体基板１４と、誘電体基板１４の第１表面上に互いに対向して配置された第１信号伝送線路ＳＬ１および第２信号伝送線路ＳＬ２と、誘電体基板１４の第１表面上に第１信号伝送線路ＳＬ１および第２信号伝送線路ＳＬ２の側面に隣接して連続して配置された第１対および第２対の第１接地端子電極Ｓ０１・Ｓ０２・Ｓ０３と、第１接地端子電極Ｓ０１・Ｓ０２・Ｓ０３の下部に配置された第１ＶＩＡホールＳＣ０１・ＳＣ０２・ＳＣ０３と、誘電体基板１４の第１表面と反対側の第２表面に配置され、第１接地端子電極Ｓ０１・Ｓ０２・Ｓ０３に対して第１ＶＩＡホールＳＣ０１・ＳＣ０２・ＳＣ０３を介して接続された裏面接地電極１２５と、第１信号伝送線路ＳＬ１の側面に、第１対の第１接地端子電極ＳＣ０１・ＳＣ０２間に配置され、第１信号伝送線路ＳＬ１と分離された第１分離伝送線路ＳＤ１と、第２信号伝送線路ＳＬ２の側面に、第２対の第１接地端子電極Ｓ０２・Ｓ０３間に配置され、第２信号伝送線路ＳＬ２と分離された第２分離伝送線路ＳＤ２とを備える。
【０１１３】
第１分離伝送線路ＳＤ１には高周波プローブ４０の信号端子ＳＰ０が接続可能であり、第１対の第１接地端子電極Ｓ０１・Ｓ０２には、高周波プローブ４０の一対の接地端子Ｇ０・Ｇ０が接続可能であり、第２分離伝送線路ＳＤ２には高周波プローブ４０の信号端子ＳＰ０が接続可能であり、第２対の第１接地端子電極Ｓ０２・Ｓ０３には、高周波プローブ４０の一対の接地端子Ｇ０・Ｇ０が接続可能である。
【０１１４】
また、図１０に示すように、誘電体基板１４の第１表面上に、第１対および第２対の第１接地端子電極Ｓ０１・Ｓ０２・Ｓ０３が配置された第１信号伝送線路ＳＬ１および第２信号伝送線路ＳＬ２の側面に対向する側面に隣接して連続して配置された第１対および第２対の第２接地端子電極Ｓ０４・Ｓ０５・Ｓ０６と、第２接地端子電極Ｓ０４・Ｓ０５・Ｓ０６の下部に配置された第２ＶＩＡホールＳＣ０１・ＳＣ０２・ＳＣ０３と、誘電体基板１４の第１表面と反対側の第２表面に配置され、第２接地端子電極Ｓ０４・Ｓ０５・Ｓ０６に対して第２ＶＩＡホールＳＣ０１・ＳＣ０２・ＳＣ０３を介して接続された裏面接地電極１２５と、第１信号伝送線路ＳＬ１の側面に、第１対の第２接地端子電極Ｓ０４・Ｓ０５間に配置され、第１信号伝送線路ＳＬ１と分離された第３分離伝送線路ＳＤ３と、第２信号伝送線路ＳＬ２の側面に、第２対の第２接地端子電極Ｓ０５・Ｓ０６間に配置され、第２信号伝送線路ＳＬ２と分離された第４分離伝送線路ＳＤ４とを備えていても良い。
【０１１５】
第３分離伝送線路ＳＤ３には高周波プローブ４０の信号端子ＳＰ０が接続可能であり、第１対の第２接地端子電極Ｓ０４・Ｓ０５には、高周波プローブ４０の一対の接地端子Ｇ０・Ｇ０が接続可能であり、第４分離伝送線路ＳＤ４には高周波プローブ４０の信号端子ＳＰ０が接続可能であり、第２対の第２接地端子電極Ｓ０５・Ｓ０６には、高周波プローブ４０の一対の接地端子Ｇ０・Ｇ０が接続可能である。
【０１１６】
また、図１０に示すように、第１分離伝送線路ＳＤ１は、第１信号伝送線路ＳＬ１の端部に隣接して配置され、第２分離伝送線路ＳＤ２は、第２信号伝送線路ＳＬ２の端部に隣接して配置されていても良い。
【０１１７】
実施の形態に係る段間プローブ用パターン構造の構成例８においては、図１０に示すように、第１接地端子電極Ｓ０１・Ｓ０２・Ｓ０３および第２接地端子電極Ｓ０４・Ｓ０５・Ｓ０６のパターンの占有面積を節約することができ、より微細な段間プローブ用パターン構造に対応可能である。
【０１１８】
実施の形態に係る段間プローブ用パターン構造の構成例８においては、図１０に示すように、第１分離伝送線路ＳＤ１を第１信号伝送線路ＳＬ１の端部に隣接して配置し、第２分離伝送線路ＳＤ２を第２信号伝送線路ＳＬ２の端部に隣接して配置することによって、第１信号伝送線路ＳＬ１の端部領域および第２信号伝送線路ＳＬ２の端部領域を有効に利用することができる。しかも、第１分離伝送線路ＳＤ１と第１信号伝送線路ＳＬ１の端部間のボンディングワイヤＬＤ１および第２分離伝送線路ＳＤ２と第２信号伝送線路ＳＬ２の端部間のボンディングワイヤＬＤ２の長さを短くすることができ、ボンディングワイヤのインダクタンスが小さくなることで、段間測定時において、反射損、放射損を小さくすることができる。
【０１１９】
構成例８を用いた段間測定方法は、構成例５および構成例６を用いた段間測定方法と同様であるため、説明は省略する。
【０１２０】
（マルチチップモジュール高周波回路）
実施の形態に係るマルチチップモジュール高周波回路の模式的平面パターン構成例は、図１１に示すように表される。図１１に対応し、３段のディスクリートトランジスタＦＥＴ１・ＦＥＴ２・ＦＥＴ３が直列に接続されて多段増幅回路を構成した模式的回路構成例は、図１２に示すように表される。
【０１２１】
実施の形態に係るマルチチップモジュール高周波回路３０は、図１１に示すように、複数のディスクリートトランジスタＦＥＴ１・ＦＥＴ２・ＦＥＴ３を形成する半導体基板１６と、キャパシタＣ１〜Ｃ４を形成する第１誘電体基板１４1・１４2・１４3・１４4と、整合回路を形成する第２誘電体基板１８1,１８2と、段間プローブ用パターン構造ＳＰ１，ＳＰ２とを備える。複数のディスクリートトランジスタＦＥＴ１・ＦＥＴ２・ＦＥＴ３は、例えば、直列接続されていても良い。
【０１２２】
段間プローブ用パターン構造ＳＰ１・ＳＰ２は、図３の構成例１と同様に、第１誘電体基板１４2・１４3の第１表面上に配置された第１信号伝送線路ＳＬ１と、第１誘電体基板１４2・１４3の第１表面上に第１信号伝送線路ＳＬ１に隣接して配置された一対の第１接地端子電極Ｓ０１・Ｓ０２と、第１接地端子電極Ｓ０１・Ｓ０２の下部に配置された第１ＶＩＡホールＳＣ０１・ＳＣ０２と、第１誘電体基板１４2・１４3の第１表面と反対側の第２表面に配置され、第１接地端子電極Ｓ０１・Ｓ０２に対して第１ＶＩＡホールＳＣ０１・ＳＣ０２を介して接続された裏面接地電極１２５と、第１誘電体基板１４2・１４3の第１表面上に、第１信号伝送線路ＳＬ１と対向して配置された第２信号伝送線路ＳＬ２と、第１誘電体基板１４2・１４3の第１表面上に第２信号伝送線路ＳＬ２に隣接して配置された一対の第２接地端子電極Ｓ０３・Ｓ０４と、第２接地端子電極Ｓ０３・Ｓ０４の下部に配置され、第２接地端子電極Ｓ０３・Ｓ０４を裏面接地電極１２５に接続する第２ＶＩＡホールＳＣ０３・ＳＣ０４とを備える。
【０１２３】
第１信号伝送線路ＳＬ１には高周波プローブ４０の信号端子ＳＰ０が接続可能であり、一対の第１接地端子電極Ｓ０１・Ｓ０２には、高周波プローブ４０の一対の接地端子Ｇ０・Ｇ０が接続可能である。
【０１２４】
第２信号伝送線路ＳＬ２には高周波プローブ４０の信号端子ＳＰ０が接続可能であり、一対の第２接地端子電極Ｓ０３・Ｓ０４には、高周波プローブ４０の一対の接地端子Ｇ０・Ｇ０が接続可能である。
【０１２５】
複数のディスクリートトランジスタＦＥＴ１・ＦＥＴ２・ＦＥＴ３は、同一の半導体基板１６上に形成されている。
【０１２６】
或いは、複数のディスクリートトランジスタＦＥＴ１・ＦＥＴ２・ＦＥＴ３は、それぞれ複数の別々の半導体基板上に形成されていても良い。
【０１２７】
また、半導体基板１６、第１誘電体基板１４1・１４2・１４3・１４4、第２誘電体基板１８1,１８2は、いずれも裏面を、共通の接地電極１２５に接続しても良い（図２３参照）。
【０１２８】
また、段間プローブ用パターン構造ＳＰ１・ＳＰ２は、図４の構成例２と同様に、第２信号伝送線路ＳＬ２に対向する第１信号伝送線路ＳＬ１の端面に配置され、第１信号伝送線路ＳＬ１よりも狭い幅を有する第１端面伝送線路ＳＭ１と、第１信号伝送線路ＳＬ１に対向する第２信号伝送線路ＳＬ２の端面に配置され、第２信号伝送線路ＳＬ２よりも狭い幅を有する第２端面伝送線路ＳＭ２とを備え、更に、一対の第１接地端子電極Ｓ０１・Ｓ０２は、第１端面伝送線路ＳＭ１に隣接して配置され、一対の第２接地端子電極Ｓ０３・Ｓ０４は、第２端面伝送線路ＳＭ２に隣接して配置されていても良い。
【０１２９】
また、段間プローブ用パターン構造ＳＰ１・ＳＰ２は、図５の構成例３に示すように、第１端面伝送線路ＳＭ１は、第１信号伝送線路ＳＬ１と分離された第１分離伝送線路ＳＤ１で構成され、第２端面伝送線路ＳＭ２は、第１信号伝送線路ＳＬ２と分離された第１分離伝送線路ＳＤ２で構成されていても良い。
【０１３０】
また、段間プローブ用パターン構造ＳＰ１・ＳＰ２は、図６の構成例４に示すように、一対の第１接地端子電極Ｓ０１・Ｓ０２の一方と、一対の第２接地端子電極Ｓ０３・Ｓ０４の一方は、共通パターンの接地端子電極Ｓ０５で形成され、一対の第１接地端子電極Ｓ０１・Ｓ０２の他方と、一対の第２接地端子電極Ｓ０３・Ｓ０４の他方は、共通パターンの接地端子電極Ｓ０６で形成されていても良い。
【０１３１】
図１１に示された実施の形態においては、複数のディスクリートトランジスタＦＥＴ１・ＦＥＴ２・ＦＥＴ３は、同一の半導体基板１６上に集積化形成されているため、別々の半導体基板上に形成する場合に比べて、集精度が向上している。
【０１３２】
半導体基板１６と、第１誘電体基板１４1・１４2・１４3・１４4と、第２誘電体基板１８1・１８2は、１つのパッケージ基板１０上にフレーム部材１２に囲まれて配置され、１つのパッケージ内に収められている。
【０１３３】
ディスクリートトランジスタＦＥＴ１・ＦＥＴ２・ＦＥＴ３を搭載する半導体基板１６は、パッケージ基板１０の表面上に直接マウントされていても良い。
【０１３４】
また、半導体基板１６は、ディスクリートトランジスタＦＥＴ１・ＦＥＴ２・ＦＥＴ３と、ディスクリートトランジスタＦＥＴ１・ＦＥＴ２・ＦＥＴ３のゲート端子電極Ｇ１・Ｇ２・Ｇ３,ソース端子電極Ｓ１・Ｓ２・Ｓ３,およびドレイン端子電極Ｄ１・Ｄ２・Ｄ３のみを回路要素として含んでいても良い。
【０１３５】
なお、実施の形態に係るマルチチップモジュール高周波回路３０に用いるディスクリートトランジスタＦＥＴ１・ＦＥＴ２・ＦＥＴ３としては、例えば、電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）などを適用することができる。
【０１３６】
図１１に示すように、入力端子Ｐｉには、キャパシタＣ１が接続され、出力端子Ｐｏには、キャパシタＣ４が接続される。
【０１３７】
入力端子ＰｉにキャパシタＣ１を介して接続されたゲート入力端子ｇ１には、ゲートバイアス電圧ＶGGによって、ゲート電圧Ｖgg１が供給される。
【０１３８】
ゲート入力端子ｇ１は、入力伝送線路λg１を介してディスクリートトランジスタＦＥＴ１のゲート端子電極Ｇ１に接続される。
【０１３９】
ディスクリートトランジスタＦＥＴ１のドレイン端子電極Ｄ１は、出力伝送線路λd１を介してドレイン出力端子ｄ１に接続される。
【０１４０】
ドレイン出力端子ｄ１には、ドレインバイアス電圧ＶDDによって、ドレイン電圧Ｖdd１が供給される。
【０１４１】
ドレイン出力端子ｄ１には、キャパシタＣ２が接続される。
【０１４２】
ドレイン出力端子ｄ１にキャパシタＣ２を介して接続されたゲート入力端子ｇ２には、ゲートバイアス電圧ＶGGによって、ゲート電圧Ｖgg２が供給される。
【０１４３】
ゲート入力端子ｇ２は、入力伝送線路λg２を介してディスクリートトランジスタＦＥＴ２のゲート端子電極Ｇ２に接続される。ここで、入力伝送線路λg２は、第１誘電体基板１４4上に配置されているため、別々の誘電体基板上に配置される場合に比べて、集精度が向上している。
【０１４４】
ディスクリートトランジスタＦＥＴ２のドレイン端子電極Ｄ２は、出力伝送線路λd２を介してドレイン出力端子ｄ２に接続される。ここで、出力伝送線路λd２は、第１誘電体基板１４3上に配置されているため、別々の誘電体基板上に配置される場合に比べて、集精度が向上している。
【０１４５】
ドレイン出力端子ｄ２には、ドレインバイアス電圧ＶDDによって、ドレイン電圧Ｖdd２が供給される。
【０１４６】
ドレイン出力端子ｄ２には、キャパシタＣ３が接続される。
【０１４７】
ドレイン出力端子ｄ２にキャパシタＣ３を介して接続されたゲート入力端子ｇ３には、ゲートバイアス電圧ＶGGによって、ゲート電圧Ｖgg３が供給される。
【０１４８】
ゲート入力端子ｇ３は、入力伝送線路λg３を介してディスクリートトランジスタＦＥＴ３のゲート端子電極Ｇ３に接続される。
【０１４９】
ディスクリートトランジスタＦＥＴ３のドレイン端子電極Ｄ３は、出力伝送線路λd３を介してドレイン出力端子ｄ３に接続される。
【０１５０】
ドレイン出力端子ｄ３には、ドレインバイアス電圧ＶDDによって、ドレイン電圧Ｖdd３が供給される。
【０１５１】
ドレイン出力端子ｄ３には、キャパシタＣ４が接続され、キャパシタＣ４は、出力端子Ｐｏ接続される。
【０１５２】
ここで、複数のディスクリートトランジスタＦＥＴ１・ＦＥＴ２・ＦＥＴ３の内、最終段に用いられるディスクリートトランジスタＦＥＴ３のゲート幅に対して、その前段に用いられるディスクリートトランジスタＦＥＴ２のゲート幅を狭く構成することによって、カスケード接続による多段増幅器を構成しても良い。
【０１５３】
さらに、複数のディスクリートトランジスタＦＥＴ１・ＦＥＴ２・ＦＥＴ３の内、第２段に用いられるディスクリートトランジスタＦＥＴ２のゲート幅に対して、第１段に用いられるディスクリートトランジスタＦＥＴ１のゲート幅を狭く構成することによって、カスケード接続による多段増幅器を構成しても良い。
【０１５４】
図１１に対応する多段増幅回路の模式的回路構成は、図１２（ａ）に示すように、３段のディスクリートトランジスタＦＥＴ１・ＦＥＴ２・ＦＥＴ３が直列に、カスケード接続されて多段増幅器を構成している。図１２（ａ）に示すように、段間プローブ用パターン構造ＳＰ１・ＳＰ２の信号伝送線路間には、段間測定後、キャパシタＣ２・Ｃ３を接続している。図１２（ａ）において、Ｓ０は、４つの接地端子電極を代表して示す。段間プローブ用パターン構造ＳＰ１の等価回路は、例えば、図１２（ｂ）に示すように表される。段間プローブ用パターン構造ＳＰ２についてもキャパシタＣ３で接続される点を除き同様に表される。
【０１５５】
図１３（ａ）は、このような段間プローブパターン構造において、段間測定後、信号伝送線路間をボンディングワイヤＬＤを用いて接続した回路構成例を示す。図１３（ａ）の回路構成は、図５（ｃ）および図６（ｃ）に示す構成例３の段間プローブパターン構造に対応している。
【０１５６】
図１３（ｂ）は、このような段間プローブパターン構造において、段間測定後、信号伝送線路間をボンディングワイヤＬＤＭを用いて接続した回路構成例を示す。図１３（ｂ）の回路構成は、図７（ａ）および図７（ｂ）、或いは図８（ａ）および図８（ｂ）に示す構成例５、或いは構成例６の段間プローブパターン構造に対応している。
【０１５７】
図１３（ｃ）は、このような段間プローブパターン構造において、段間測定後、信号伝送線路間を金属箔ＭＦを用いて接続した回路構成例を示す。図１３（ｃ）は、図７（ｃ）、或いは図８（ｃ）に示す構成例５、或いは構成例６の段間プローブパターン構造に対応している。
【０１５８】
（比較例）
実施の形態の比較例に係るマルチチップモジュール高周波回路の模式的平面パターン構成は、図１４に示すように表され、図１４に対応し、３段のディスクリートトランジスタＦＥＴ１〜ＦＥＴ３が直列に接続されて多段増幅回路を構成した模式的回路構成は、図１５に示すように表される。
【０１５９】
図１４および図１５に示す比較例においては、段間プローブ用パターン構造ＳＰ１・ＳＰ２を備えていないため、段間測定を実施することはできない。Ｓパラメータの測定端子は、ディスクリートトランジスタＦＥＴ１のゲート入力端子ｇ１とディスクリートトランジスタＦＥＴ３のドレイン出力端子ｄ３のみである。
【０１６０】
図１１および図１４のＩＩ−ＩＩ線に沿う模式的断面構造は、図１６に示すように、パッケージ基板１０と、パッケージ基板１０上に配置された絶縁層２０と、絶縁層２０上に配置された入力端子電極２２1と、パッケージ基板１０上に配置された第１誘電体基板１４1・１４2と、パッケージ基板１０上に配置された半導体基板１６とを備える。
【０１６１】
第１誘電体基板１４1・１４2には、それぞれキャパシタＣ１・Ｃ２が配置され、半導体基板１６には、ディスクリートトランジスタＦＥＴ１が配置される。
【０１６２】
第１誘電体基板１４1の厚さを調整して、第１誘電体基板１４1をキャパシタ形成基板として適用することもできる。第１誘電体基板１４1の厚さを変えてキャパシタ値を変化させることもできるからである。同様に、第１誘電体基板１４1の誘電率を変えてキャパシタ値を変化させることもできる。
【０１６３】
図１１および図１４のＩＩＩ−ＩＩＩ線に沿う模式的断面構造は、図１７に示すように、パッケージ基板１０と、パッケージ基板１０上に配置された絶縁層２０と、絶縁層２０上に配置された出力端子電極２２2と、パッケージ基板１０上に配置された第１誘電体基板１４3・１４4と、パッケージ基板１０上に配置された半導体基板１６と、パッケージ基板１０上に配置された第２誘電体基板１８1・１８2とを備える。
【０１６４】
第１誘電体基板１４3・１４4には、それぞれキャパシタＣ３・Ｃ４が配置され、半導体基板１６0には、ディスクリートトランジスタＦＥＴ３が配置される。
【０１６５】
第２誘電体基板１８1・１８2には、それぞれ入力整合回路,出力整合回路が配置される。
【０１６６】
図１７に示すように、第１誘電体基板１４3・１４4および第２誘電体基板１８1・１８2の厚さは、適宜変更することができる。また、誘電率を変えてキャパシタ値を調整し、配置される伝送線路の特性インピーダンスを調整することもできる。同様に、キャパシタ面積、配置されるスタブ長を大幅に短縮することもできる。
【０１６７】
実施の形態に係るマルチチップモジュール構造を有する高周波回路３０の模式的平面パターン構成上、複数のディスクリートトランジスタＦＥＴ１・ＦＥＴ２・ＦＥＴ３の信号伝播方向は、各段ごとに互い違いになるように配置されていても良い。すなわち、図１１に示すように、ディスクリートトランジスタＦＥＴ１のゲート端子電極Ｇ１からドレイン端子電極Ｄ１への信号伝搬方向と、ディスクリートトランジスタＦＥＴ２のゲート端子電極Ｇ２からドレイン端子電極Ｄ２への信号伝搬方向は、逆方向であり、ディスクリートトランジスタＦＥＴ２のゲート端子電極Ｇ２からドレイン端子電極Ｄ２への信号伝搬方向と、ディスクリートトランジスタＦＥＴ３のゲート端子電極Ｇ３からドレイン端子電極Ｄ３への信号伝搬方向は、逆方向である。
【０１６８】
（素子構造）
実施の形態に係るマルチチップモジュール高周波回路において、適用されるディスクリートトランジスタＦＥＴ３部分の拡大された模式的平面パターン構成は、図１８（ａ）に示すように表され、図１８（ａ）のＪ部分の拡大図は、図１８（ｂ）に示すように表される。また、実施の形態に係るマルチチップモジュール高周波回路に適用されるディスクリートトランジスタの構成例１〜４であって、図１８（ｂ）のＩＶ−ＩＶ線に沿う模式的断面構成例１〜４は、それぞれ図１９〜図２２に示すように表される。尚、ディスクリートトランジスタＦＥＴ１・ＦＥＴ２の断面構造もディスクリートトランジスタＦＥＴ３と同様に構成される。また、実施の形態に係るマルチチップモジュール構造を有する高周波回路において、適用されるディスクリートトランジスタＦＥＴ３部分の模式的鳥瞰構造は、図２３に示すように表される。
【０１６９】
実施の形態に係るマルチチップモジュール高周波回路において、ディスクリートトランジスタＦＥＴ３は、図１８〜図２３に示すように、半絶縁性基板１１０と、半絶縁性基板１１０の第１表面に配置され、それぞれ複数のフィンガーを有するゲートフィンガー電極１２４、ソースフィンガー電極１２０およびドレインフィンガー電極１２２と、半絶縁性基板１１０の第１表面に配置され、ゲートフィンガー電極１２４、ソースフィンガー電極１２０およびドレインフィンガー電極１２２ごとに複数のフィンガーをそれぞれ束ねて形成した複数のゲート端子電極Ｇ３、複数のソース端子電極Ｓ３および複数のドレイン端子電極Ｄ３と、ソース端子電極Ｓ３の下部に配置されたＶＩＡホールＳＣ３と、半絶縁性基板１１０の第１表面と反対側の第２表面に配置され、ソース端子電極Ｓ３に対してＶＩＡホールＳＣ３を介して接続された裏面接地電極１２５（図２３参照）とを備える。
【０１７０】
図１１および図２３に示すように、ゲート端子電極Ｇには、ボンディングワイヤ５４が接続され、ドレイン端子電極Ｄには、ボンディングワイヤ５６が接続され、ソース端子電極Ｓの下部には、ＶＩＡホールＳＣが形成され、ＶＩＡホールＳＣの内壁に形成された電極層（図示省略）を介してソース端子電極Ｓを接地電極１２５に接続している。ここで、ソース端子電極Ｓに対してＶＩＡホールＳＣを介して裏面接地電極１２５が形成される構造は、図１（ｂ）に示すように、接地端子電極ＳＣ０に対して、ＶＩＡホールＳＣ０を介して裏面接地電極１２５が形成される構造と同様である。
【０１７１】
半絶縁性基板は、ＧａＡｓ基板、ＳｉＣ基板、ＧａＮ基板、ＳｉＣ基板上にＧａＮエピタキシャル層を形成した基板、ＳｉＣ基板上にＧａＮ／ＡｌＧａＮからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板、若しくはダイヤモンド基板のいずれかである。
【０１７２】
―構造例１―
図１８（ｂ）のＩＶ−ＩＶ線に沿う模式的断面構造として、ディスクリートトランジスタの構造例１は、図１９に示すように、半絶縁性基板１１０と、半絶縁性基板１１０上に配置された窒化物系化合物半導体層１１２と、窒化物系化合物半導体層１１２上に配置されたアルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１１８と、アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１１８上に配置されたソースフィンガー電極１２０、ゲートフィンガー電極１２４およびドレインフィンガー電極１２２とを備える。窒化物系化合物半導体層１１２とアルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１１８との界面には、２次元電子ガス（２ＤＥＧ：Two Dimensional Electron Gas）層１１６が形成されている。図１９に示す構造例１では、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）が示されている。
【０１７３】
―構造例２―
図１８（ｂ）のＩＶ−ＩＶ線に沿う模式的断面構造として、ディスクリートトランジスタの構造例２は、図２０に示すように、半絶縁性基板１１０と、半絶縁性基板１１０上に配置された窒化物系化合物半導体層１１２と、窒化物系化合物半導体層１１２上に配置されたソース領域１２６およびドレイン領域１２８と、ソース領域１２６上に配置されたソースフィンガー電極１２０、窒化物系化合物半導体層１１２上に配置されたゲートフィンガー電極１２４およびドレイン領域１２８上に配置されたドレインフィンガー電極１２２とを備える。窒化物系化合物半導体層１１２とゲートフィンガー電極１２４との界面には、ショットキーコンタクト（Schottky Contact）が形成されている。図２０に示す構造例２では、金属−半導体電界効果トランジスタ（ＭＥＳＦＥＴ：Metal Semiconductor Field Effect Transistor）が示されている。
【０１７４】
―構造例３―
図１８（ｂ）のＩＶ−ＩＶ線に沿う模式的断面構造として、ディスクリートトランジスタの構造例３は、図２１に示すように、半絶縁性基板１１０と、半絶縁性基板１１０上に配置された窒化物系化合物半導体層１１２と、窒化物系化合物半導体層１１２上に配置されたアルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１１８と、アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１１８上に配置されたソースフィンガー電極１２０およびドレインフィンガー電極１２２と、アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１１８上のリセス部に配置されたゲートフィンガー電極１２４とを備える。窒化物系化合物半導体層１１２とアルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１１８との界面には、２ＤＥＧ層１１６が形成されている。図２１に示す構造例３では、ＨＥＭＴが示されている。
【０１７５】
―構造例４―
図１８（ｂ）のＩＶ−ＩＶ線に沿う模式的断面構造として、ディスクリートトランジスタの構造例４は、図２２に示すように、半絶縁性基板１１０と、半絶縁性基板１１０上に配置された窒化物系化合物半導体層１１２と、窒化物系化合物半導体層１１２上に配置されたアルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１１８と、アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１１８上に配置されたソースフィンガー電極１２０およびドレインフィンガー電極１２２と、アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１１８上の２段リセス部に配置されたゲートフィンガー電極１２４とを備える。窒化物系化合物半導体層１１２とアルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１１８との界面には、２ＤＥＧ層１１６が形成されている。図２２に示す構成例４では、ＨＥＭＴが示されている。
【０１７６】
また、上記の構造例４においては、活性領域以外の窒化物系化合物半導体層１１２を電気的に不活性な素子分離領域として用いている。ここで、活性領域とは、ソースフィンガー電極１２０、ゲートフィンガー電極１２４およびドレインフィンガー電極１２２の直下の２ＤＥＧ層１１６、ソースフィンガー電極１２０とゲートフィンガー電極１２４間およびドレインフィンガー電極１２２とゲートフィンガー電極１２４間の２ＤＥＧ層１１６からなる。上記の構造例４においては、この活性領域以外の窒化物系化合物半導体層１１２を電気的に不活性な素子分離領域として用いている。
【０１７７】
素子分離領域の他の形成方法としては、アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１８および窒化物系化合物半導体層１１２の深さ方向の一部まで、イオン注入技術によって所定のイオンをイオン注入することにより形成することもできる。イオン種としては、例えば、窒素（Ｎ）、アルゴン（Ａｒ）などを適用することができる。また、イオン注入に伴うドーズ量は、例えば、約１×１０14（ｉｏｎｓ／ｃｍ2）であり、加速エネルギーは、例えば、約１００ｋｅＶ〜２００ｋｅＶである。
【０１７８】
素子分離領域上およびデバイス表面上には、パッシベーション用の絶縁層（図示省略）が形成されている。この絶縁層としては、例えば、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）法によって堆積された窒化膜、アルミナ（Ａｌ2Ｏ3）膜、酸化膜（ＳｉＯ2）、酸窒化膜（ＳｉＯＮ）などで形成することができる。
【０１７９】
ソースフィンガー電極１２０およびドレインフィンガー電極１２２は、例えば、Ｔｉ／Ａｌなどで形成される。ゲートフィンガー電極１２４は、例えばＮｉ／Ａｕなどで形成することができる。
【０１８０】
接地電極１２５は、バリア金属層と、バリア金属層上に配置された接地用金属層を備えるが、図２３においては、図示を省略している。バリア金属層は、例えば、Ｔｉ層若しくはＴｉ／Ｐｔ層からなり、接地用金属層は、例えば、Ａｕ層からなる。
【０１８１】
したがって、接地電極１２５は、Ａｕ層、Ｔｉ／Ａｕ層、Ｔｉ／Ｗ／Ａｕ層、Ｔｉ／Ｐｔ／Ａｕ層の内、いずれかの構成を備えていても良い。接地電極１２５の厚さは、例えば、約５μｍ〜３０μｍ程度である。
【０１８２】
なお、実施の形態に係るマルチチップモジュール高周波回路に適用されるディスクリートトランジスタＦＥＴにおいて、ゲートフィンガー電極１２４、ソースフィンガー電極１２０およびドレインフィンガー電極１２２の長手方向のパターン長は、マイクロ波／ミリ波／サブミリ波と動作周波数が高くなるにつれて、短く設定される。例えば、ミリ波帯においては、パターン長は、約２５μｍ〜５０μｍである。
【０１８３】
また、ソースフィンガー電極１２０の幅は、例えば、約４０μｍ程度であり、ソース端子電極Ｓ１１，Ｓ１２，Ｓ２１，Ｓ２２，…，Ｓ１０１，Ｓ１０２の幅は、例えば、約１００μｍ程度である。また、ＶＩＡホールＳＣ１１，ＳＣ１２，ＳＣ２１，ＳＣ２２，…，ＳＣ１０１，ＳＣ１０２の形成幅は、例えば、約１０μｍ〜４０μｍ程度である。
【０１８４】
実施の形態に係るマルチチップモジュール高周波回路においては、複数段のトランジスタの段間のＳパラメータを測定するための回路パターンとして、段間プローブ用パターン構造を、複数段のトランジスタの段間に織り込むことによって、段間のＳパラメータを測定することが可能となり、複数段のトランジスタの段間の設計確認、バイアス点、インピーダンス整合、Ｓパラメータの調整を行うことができる。
【０１８５】
実施の形態に係る段間プローブ用パターン構造においては、マイクロストリップラインの端面を絞り込むことによって、インピーダンス整合用に用いているマイクロストリップラインが高周波プローブ４０の先端ピッチよりも太い場合に対しても、Ｓパラメータの測定が可能となり、ライン幅が異なる回路構成に対しても、同一ピッチの高周波プローブを用いて段間のＳパラメータを測定することができる。
【０１８６】
また、実施の形態に係る段間プローブ用パターン構造においては、マイクロストリップラインと高周波プローブにてＳパラメータを測定するためのパターンとを分離し、測定時のみワイヤ接続することによって、インピーダンスの不連続を解消することができる。
【０１８７】
実施の形態に係る段間プローブ用パターン構造においては、マイクロストリップラインと高周波プローブにてＳパラメータを測定するためのパターンとを分離し、測定時のみワイヤ接続することによって、複数段のトランジスタの段間のＳパラメータを測定することができる。
【０１８８】
実施の形態に係る段間プローブ用パターン構造においては、多段動作時は、段間プローブ用パターン間を、ループを掛けたボンディングワイヤでスキップ接続することによって、インピーダンスの不連続を回避することができる。
【０１８９】
[その他の実施の形態]
本発明の実施形態およびいくつかの変形例を説明したが、これらは、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【０１９０】
なお、実施の形態に係るマルチチップモジュール構造を有する高周波回路に適用するディスクリートトランジスタとしては、ＦＥＴ、ＨＥＭＴに限らず、ＬＤＭＯＳ（Laterally Diffused Metal-Oxide-Semiconductor Field Effect Transistor）やヘテロ接合バイポーラトランジスタ（ＨＢＴ：Hetero-junction Bipolar Transistor）などの増幅素子、メムス（ＭＥＭＳ：Micro Electro Mechanical Systems）素子なども適用できる。
【０１９１】
また、実施の形態に係るマルチチップモジュール高周波回路に適用するディスクリートトランジスタのカスケード接続段数は、３段に限定されず、４段以上であっても良い。
【符号の説明】
【０１９２】
１０…パッケージ基板
１２…フレーム部材
１６…半導体基板
１４、１４1、１４2、１４3、１４4、１４5…第１誘電体基板
１８、１８1、１８2…第２誘電体基板
２０…絶縁層
２２1…入力端子電極
２２2…出力端子電極
３０…マルチチップモジュール高周波回路
４０…段間プローブ
１１０…半絶縁性基板
１１２…窒化物系化合物半導体層（ＧａＮエピタキシャル成長層）
１１６…２次元電子ガス（２ＤＥＧ）層
１１８…アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）
１２０…ソースフィンガー電極
１２２…ドレインフィンガー電極
１２４…ゲートフィンガー電極
１２５…接地電極
１２６…ソース領域
１２８…ドレイン領域
１３０…埋め込み電極
１３２…下地電極
Ｐｉ…入力端子
Ｐｏ…出力端子
ＦＥＴ１、ＦＥＴ２、ＦＥＴ３…ディスクリートトランジスタ
Ｃ１、Ｃ２、Ｃ３、Ｃ４…キャパシタ
λg１、λｇ２、λg３…入力伝送線路
λd１、λｄ２、λd３…出力伝送線路
Ｖｇｇ１、Ｖｇｇ２、Ｖｇｇ３…ゲート電圧
Ｖｄｄ１、Ｖｄｄ２、Ｖｄｄ３…ドレイン電圧
ＶGG…ゲートバイアス電圧
ＶDD…ドレインバイアス電圧
Ｇ，Ｇ１、Ｇ２、Ｇ３…ゲート端子電極
Ｓ，Ｓ１、Ｓ２、Ｓ３…ソース端子電極
Ｄ，Ｄ１〜Ｄ３…ドレイン端子電極
Ｓ０、Ｓ０１、Ｓ０２、Ｓ０３、Ｓ０４、Ｓ０５、Ｓ０６…接地端子電極
ＳＬ、ＳＬ１、ＳＬ２…信号伝送線路
ＬＤ１、ＬＤ２、ＬＤ３、ＬＤＭ…ボンディングワイヤ
ＳＣ、ＳＣ０、ＳＣ３…ＶＩＡホール
ＳＰ０…信号端子
Ｇ０…接地端子
ＳＰ１、ＳＰ２…段間プローブ用パターン構造
ＳＭ１、ＳＭ２…端面伝送線路
ＳＤ１、ＳＤ２…分離伝送線路
ΔＤ、ΔＭ…距離
ＭＦ…金属箔
ΔＳ…信号伝送線路の幅
ΔＭＦ…金属箔の幅
【図１】
2012013664.tif 000003
【図２】
2012013664.tif 000004
【図３】
2012013664.tif 000005
【図４】
2012013664.tif 000006
【図５】
2012013664.tif 000007
【図６】
2012013664.tif 000008
【図７】
2012013664.tif 000009
【図８】
2012013664.tif 000010
【図９】
2012013664.tif 000011
【図１０】
2012013664.tif 000012
【図１１】
2012013664.tif 000013
【図１２】
2012013664.tif 000014
【図１３】
2012013664.tif 000015
【図１４】
2012013664.tif 000016
【図１５】
2012013664.tif 000017
【図１６】
2012013664.tif 000018
【図１７】
2012013664.tif 000019
【図１８】
2012013664.tif 000020
【図１９】
2012013664.tif 000021
【図２０】
2012013664.tif 000022
【図２１】
2012013664.tif 000023
【図２２】
2012013664.tif 000024
【図２３】
2012013664.tif 000025