(57)【要約】【課題】  部品点数を削減すること。【解決手段】  デジタルスチルカメラは、イメージセンサ１７と、イメージセンサを制御するＣＰＵ１１と、を備え、ＣＰＵ１１は、イメージセンサ１７をリセットしてから光電変換が終了するタイミングを、撮像期間中にイメージセンサ１７が出力する低電圧差動信号に含まれる水平同期信号に対応する同期コードを用いて決定し、イメージセンサ１７は、垂直ブランキング期間は映像信号と水平同期信号および垂直同期信号に対応する同期コードのうち水平同期信号対応する同期コードのみを低電圧差動信号で出力する。【選択図】        図２
2012029223.tif 000002
【特許請求の範囲】
【請求項１】
二次元に配列された複数の光電変換素子と、
前記複数の光電変換素子が蓄積した電荷から生成した映像信号、予め定められた間隔を示す水平同期信号および垂直同期信号に対応する同期コードを、所定のクロックに同期した低電圧差動信号で出力する出力手段と、を備え、
前記出力手段は、前記映像信号と前記水平同期信号および垂直同期信号に対応する同期コードのうち、ブランキング期間は水平同期信号に対応する同期コードのみを低電圧差動信号で出力する、イメージセンサ。
【請求項２】
複数の光電変換素子が蓄積した電荷から生成した映像信号、予め定められた間隔を示す水平同期信号および垂直同期信号に対応する同期コードを、所定のクロックに同期した低電圧差動信号で出力し、前記映像信号と前記水平同期信号および垂直同期信号に対応する同期コードのうち、ブランキング期間は水平同期信号に対応する同期コードのみを低電圧差動信号で出力するイメージセンサと、
前記イメージセンサを制御する撮像制御手段と、を備え、
前記撮像制御手段は、前記イメージセンサをリセットしてから光電変換が終了するタイミングを、前記撮像期間中に前記イメージセンサが出力する低電圧差動信号に含まれる水平同期信号に対応する同期コードを用いて決定する、撮像装置。
【請求項３】
前記イメージセンサに被写体像を結像させるレンズと、
前記レンズと前記イメージセンサとの間に設けられたメカシャッタと、をさらに備え、
前記撮像制御手段は、前記決定されたタイミングでメカシャッタを閉じる、請求項２に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、イメージセンサおよび撮像装置に関し、特に光電変換素子を備えたイメージセンサ、およびそのイメージセンサを備えた撮像装置に関する。
【背景技術】
【０００２】
従来のイメージセンサは、消費電力を低減するために、ブランキング期間では出力回路の動作を停止して、電力を消費しないようにしている（例えば、特許文献１）。
【０００３】
しかしながら、デジタルカメラにおいては、特に静止画像を撮像する場合に、イメージセンサに所定期間だけ光電変換させるために、露光期間中に垂直ブランキング期間となるイメージセンサと、垂直ブランキング期間において同期する必要がある。このため、従来のデジタルカメラにおいては、イメージセンサとは別に動作するクロック回路で発生したクロック信号に基づいて、水平同期信号を生成するようにしていた。
【０００４】
図７は、従来のデジタルカメラの構成の一部を示す図である。図７を参照して、従来のデジタルカメラは、イメージセンサから低電圧差動信号が入力されるＬＶＤＳＩ／Ｆ７１と、イメージセンサのクロックと異なるクロックにデータを変換するための変換部８３と、データを一時記憶するＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）７９と、中央演算装置（ＣＰＵ）８１と、を備えている。なお、ＬＶＤＳとは「Ｌｏｗ  Ｖｏｌｔａｇｅ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌｉｎｇ」の略で、短距離用のデジタル有線伝送技術であり、小振幅・低消費電力で比較的高速の差動インターフェースである。数１００Ｍビット／秒以上と高速の信号伝送を実現するために、振幅を数１００ｍＶに減らした入出力信号レベルの仕様である。低振幅としたことで雑音の影響を受けやすくなるが、シングル・エンド伝送ではなく差動伝送にして解決している。
【０００５】
ＬＶＤＳＩ／Ｆ７１は、イメージセンサから２種類の低電圧差動信号映像信号が入力される。第１の種類の低電圧差動信号Ｃｌｏｃｋ−Ｐ，Ｃｌｏｃｋ−Ｎは、クロック信号ＣＬＫ１である。第２の種類の低電圧差動信号Ｄａｔａ−Ｐ，Ｄａｔａ−Ｎは、第１の種類の低電圧差動信号と同期する映像信号、水平同期信号および垂直同期である。ただし、上述したように従来のイメージセンサは、垂直部ブランキング期間に、第１の種類の低電圧差動信号Ｃｌｏｃｋ−Ｐ，Ｃｌｏｃｋ−Ｎおよび第２の種類の低電圧差動信号Ｄａｔａ−Ｐ，Ｄａｔａ−Ｎを出力しない。このため、変換部８３において、イメージセンサのクロックと異なるクロックに同期した垂直同期信号および水平同期信号を生成し、生成された垂直同期信号および水平同期信号を用いてＤＲＡＭ７９にデータを書き込んでいる。
【０００６】
変換部８３は、所定の周波数のクロック信号ＣＬＫ２を出力するＰＬＬ７３と、クロック信号ＣＬＫ１に同期する映像信号ＤＡＴ１をクロック信号ＣＬＫ２に同期させるために、映像信号ＤＡＴ１を一時記憶するＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）７５と、カウンタ７７と、を含む。
【０００７】
より詳細には、ＬＶＤＳＩ／Ｆ７１は、イメージセンサから入力される第１の種類の低電圧差動信号Ｃｌｏｃｋ−Ｐ，Ｃｌｏｃｋ−Ｎをクロック信号ＣＬＫ１に変換してＳＲＡＭ７５に出力する。また、ＬＶＤＳＩ／Ｆ７１は、第２の種類の低電圧差動信号から抽出した映像信号ＤＡＴ１をＳＲＡＭ７５に出力し、第２の種類の低電圧差動信号から抽出した水平同期信号ＨＤ１をＳＲＡＭ７５に出力し、第２の種類の低電圧差動信号から抽出した垂直同期信号ＶＤをカウンタ７７に出力する。映像信号ＤＡＴ１、水平同期信号ＨＤ１および垂直同期信号ＶＤは、クロック信号ＣＬＫ１に同期する。
【０００８】
ＳＲＡＭ７５は、クロック信号ＣＬＫ１に同期して入力される映像信号ＤＡＴ１を、クロック信号ＣＬＫ１と水平同期信号に基づいて定まるアドレスに書き込みする。これにより、イメージセンサから入力される映像信号がＳＲＡＭ７５に一時記憶される。
【０００９】
ＰＬＬ７３は、クロック信号ＣＬＫ１と同じ周期のクロック信号ＣＬＫ２を生成し、クロック信号ＣＬＫ２をＳＲＡＭ７５、カウンタ７７およびＤＲＡＭ７９に出力する。クロック信号ＣＬＫ１とクロック信号ＣＬＫ２とは同期しない。
【００１０】
カウンタ７７は、クロック信号ＣＬＫ２および垂直同期信号ＶＤに基づいて、水平同期信号のカウント値Ｖｃｎｔおよび画素のカウント値Ｈｃｎｔを算出し、垂直同期信号のカウント値Ｖｃｎｔおよび画素のカウント値ＨｃｎｔをＤＲＡＭ７９およびＣＰＵ８１にそれぞれ出力する。また、カウンタ７７は、クロック信号ＣＬＫ２および垂直同期信号ＶＤに基づいて、クロック信号ＣＬＫ２に同期する水平同期信号ＨＤ２を生成し、ＳＲＡＭ７５に出力する。ＳＲＡＭ７５は、ＳＲＡＭ７５に一時記憶された映像信号ＤＡＴ１をクロック信号ＣＬＫ２および水平同期信号ＨＤ２を用いて読み出し、映像信号ＤＡＴ２として出力する。ＤＡＴ１とＤＡＴ２とは、値は同じであるが、ＤＡＴ１はクロック信号ＣＬＫ１に同期する信号であるのに対して、ＤＡＴ２はクロック信号ＣＬＫ２に同期する信号である点で異なる。ＳＲＡＭ７５が、それに記憶された映像信号ＤＡＴ１を読み出す際のアドレスは、クロック信号ＣＬＫ２と水平同期信号ＨＤ２によって定まる。
【００１１】
ＤＲＡＭ７９は、カウンタ７７から入力される水平同期信号のカウント値Ｖｃｎｔと画素のカウント値Ｈｃｎｔとで特定される画素位置に対して予め定められたアドレスに、ＳＲＡＭ７５から入力される映像信号ＤＡＴ２を記憶する。一方、ＣＰＵ１１は、カウンタ４３から入力される水平同期信号のカウント値Ｖｃｎｔと画素のカウント値ＨｃｎｔとからＳＤＲＡＭ２１に記憶された映像信号が、１画面のうちでどこまで記憶されたかを判断することができる。
【００１２】
従来のデジタルカメラにおいては、垂直ブランキング期間に水平同期信号ＨＤ２を生成するために、イメージセンサとは別に動作するＰＬＬ７３を用いなければならず、さらに、映像信号をＰＬＬ７３が出力するクロック信号ＣＬＫ２に同期させるためにＳＲＡＭ７５を用いなければならないといった問題があった。
【特許文献１】特開２００２−１６５１３４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
この発明は、上述した問題点を解決するためになされたもので、この発明の目的の１つは、映像信号を受信する側の装置を垂直ブランキング期間において同期させることが可能なイメージセンサを提供することである。
【００１４】
この発明の他の目的は、部品点数を削減した撮像装置を提供することである。
【課題を解決するための手段】
【００１５】
上述した目的を達成するためにこの発明のある局面によれば、イメージセンサは、二次元に配列された複数の光電変換素子と、複数の光電変換素子が蓄積した電荷から生成した映像信号、予め定められた間隔を示す水平同期信号および垂直同期信号に対応する同期コードを、所定のクロックに同期した低電圧差動信号で出力する出力手段と、を備え、出力手段は、映像信号と水平同期信号および垂直同期信号に対応する同期コードのうち、ブランキング期間は水平同期信号に対応する同期コードのみを低電圧差動信号で出力する。
【００１６】
この局面に従えば、映像信号と水平同期信号および垂直同期信号に対応する同期コードのうち、ブランキング期間は水平同期信号に対応する同期コードのみを低電圧差動信号で出力するので、映像信号を受信する側の装置を垂直ブランキング期間において同期させることが可能なイメージセンサを提供することができる。
【００１７】
この発明の他の局面によれば、撮像装置は、複数の光電変換素子が蓄積した電荷から生成した映像信号、予め定められた間隔を示す水平同期信号および垂直同期信号に対応する同期コードを、所定のクロックに同期した低電圧差動信号で出力し、映像信号と水平同期信号および垂直同期信号に対応する同期コードのうち、ブランキング期間は水平同期信号に対応する同期コードのみを低電圧差動信号で出力するイメージセンサと、イメージセンサを制御する撮像制御手段と、を備え、撮像制御手段は、イメージセンサをリセットしてから光電変換が終了するタイミングを、撮像期間中にイメージセンサが出力する低電圧差動信号に含まれる水平同期信号に対応する同期コードを用いて決定する。
【００１８】
この局面に従えば、ブランキング期間においてイメージセンサが出力する映像信号と水平同期信号および垂直同期信号に対応する同期コードのうち水平同期信号に対応する同期コードを用いてイメージセンサによる光電変換を終了するタイミングを決定するので、垂直ブランキング期間にイメージセンサと同期させるための回路を設ける必要がない。その結果、部品点数を削減した撮像装置を提供することができる。
【００１９】
好ましくは、イメージセンサに被写体像を結像させるレンズと、レンズとイメージセンサとの間に設けられたメカシャッタと、をさらに備え、撮像制御手段は、決定されたタイミングでメカシャッタを閉じる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施の形態の１つにおけるデジタルスチルカメラの構成の概略を示すブロック図である。
【図２】変換部の詳細な構成の一例を、イメージセンサ、ＳＤＲＡＭおよびＣＰＵとともに示す図である。
【図３】第２の種類の低電圧差動信号のフォーマットと、フレーム有効信号、水平および垂直同期信号との関係の一例を示す図である。
【図４】ＬＶＤＳＩ／Ｆの出力の一例を示す図である。
【図５】ＣＰＵの機能の概要の一例を示すブロック図である。
【図６】垂直同期信号、水平同期信号のカウント値、画素のカウント値と、メカシャッタの開閉状態の一例を示す図である。
【図７】従来のデジタルカメラの構成の一部を示す図である。
【発明を実施するための形態】
【００２１】
以下、本発明の実施の形態について図面を参照して説明する。以下の説明では同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがってそれらについての詳細な説明は繰り返さない。
【００２２】
本実施の形態においては、撮像装置の一例としてデジタルスチルカメラを説明する。なお、撮像装置は、デジタルスチルカメラに限られず、被写体を撮像する機能を有した装置であれば、例えば、ビデオカメラ、携帯電話機、音楽プレーヤ等であってもよい。
【００２３】
図１は、本発明の実施の形態の１つにおけるデジタルスチルカメラの構成の概略を示すブロック図である。図１を参照して、デジタルスチルカメラ１は、デジタルスチルカメラ１の全体を制御するＣＰＵ１１と、フォーカスレンズおよびズームレンズを含む複数のレンズで構成されるレンズ群１３と、イメージセンサ１７と、レンズ群とイメージセンサ１７との間に設けられたメカシャッタ１５と、変換部１９と、ＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）２１と、ＣＰＵ１１が実行するためのプログラム等を記憶するＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌe  ａｎｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）２３と、画像処理する信号処理回路２７と、コーデック（ＣＯＤＥＣ）２９と、液晶表示装置（ＬＣＤ）３１と、メモリカード３５が装着されるカードインターフェース（Ｉ／Ｆ）３３と、ユーザの操作を受け付ける操作部２５と、を含む。
【００２４】
レンズ群１３は、デジタルスチルカメラ１本体の前面に設けられ、ＬＣＤ３１は、レンズ群１３が設けられる面とは反対のデジタルスチルカメラ１の背面に設けられる。イメージセンサ１７は、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）センサであり、二次元に配列された複数の光電変換素子を有し、複数の光電素子が蓄積した電荷から生成した映像信号を、予め定められた間隔を示す水平同期信号および垂直同期信号を付加した低電圧差動信号に変換し、低電圧差動信号を変換部１９に出力する。イメージセンサ１７は、その結像面がレンズ群１３の光軸に対して垂直となる。
【００２５】
イメージセンサ１７は、ＣＰＵ１１により制御され、光電変換する時間が制御される。具体的には、ＣＰＵ１１は、イメージセンサ１７に光電変換を開始させる場合、レンズ群１３とイメージセンサ１７との間に設けられたメカシャッタ１５を開放する。ＣＰＵ１１は、イメージセンサ１７に光電変換を開始させる場合、露光時間とリセット信号とをイメージセンサ１７に出力する。イメージセンサ１７は、リセット信号が入力されると、光電変換素子をリセットした後、光電変換を開始する。ＣＰＵ１１は、イメージセンサ１７に光電変換させる時間が経過すると、メカシャッタ１５を閉じる。ＣＰＵ１１が、メカシャッタ１５を閉じることにより、イメージセンサ１７の露光が終了する。イメージセンサ１７は、光電変換素子のリセットが終了した後、露光時間が経過すると映像信号を出力する。なお、露光時間は、ユーザが操作部２５に入力した設定によって定まる。また、露光時間は、ＡＥ（自動露出制御）設定されている場合にＣＰＵ１１が自動的に定めるようにしてもよい。
【００２６】
変換部１９は、イメージセンサ１７から入力される低電圧差動信号から垂直同期信号、水平同期信号および映像信号を抽出し、垂直同期信号および水平同期信号に基づいて映像信号をＳＤＲＡＭ２１に記憶する。ＳＤＲＡＭ２１の映像信号が記憶されるアドレスは垂直同期信号および水平同期信号に基づいて特定される。ここでは、ＳＤＲＡＭ２１に記憶された１画面分の映像信号を画像データという。画像データは、例えば、各画素がＲ（赤）Ｇ（緑）Ｂ（青）のいずれか１つで構成されるベイヤ（Ｂａｙｅｒ）型配列のデータである。
【００２７】
信号処理回路２７は、ＳＤＲＡＭ２１に記憶された画像データを読み出し、画像データに対して種々の信号処理を施し、輝度信号と色差信号とで表される表色系のＹＵＶ形式に変換する。信号処理回路２７は、ＹＵＶ形式の画像データをＳＤＲＡＭ２１に記憶する。
【００２８】
信号処理回路２７は、ＳＤＲＡＭ２１に記憶されたＹＵＶ形式の画像データからＲＧＢ信号を生成し、ＬＣＤ３１に出力する。これにより、ＬＣＤ３１にイメージセンサ１７が被写体を撮像して出力する映像信号に基づく画像が表示される。なお、ＬＣＤ３１に代えて、有機ＥＬ（ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ）ディスプレイを用いてもよい。
【００２９】
コーデック２９は、ＣＰＵ１１により制御され、ＳＤＲＡＭ２１に記憶されたＹＵＶ形式の画像データを読出し、圧縮符合化し、画像データを圧縮符号化した符号化データをＳＤＲＡＭ２１に記憶する。ここでは、画像データをＪＰＥＧ方式で圧縮符号化する。
【００３０】
カードＩ／Ｆ３３は、不揮発性メモリを備えたメモリカード３５が装着される。ＣＰＵ１１は、カードＩ／Ｆ３３を介して、メモリカード３５にアクセス可能であり、ＳＤＲＡＭ２１に記憶された符号化データをメモリカード３５に記憶したり、または、メモリカード３５に記憶された符号化データを読み出してＳＤＲＡＭ２１に記憶したりする。
【００３１】
操作部２５は、撮像を開始する指示を受け付けるためのシャッタボタンを含む複数のキーを含み、ユーザの操作を受け付ける。操作部２５は、シャッタボタンが押下されると、ＣＰＵ１１に撮像指示を出力する。
【００３２】
図２は、変換部の詳細な構成の一例を、イメージセンサ、ＳＤＲＡＭおよびＣＰＵとともに示す図である。図２を参照して、変換部１９は、イメージセンサ１７から低電圧差動信号が入力されるＬＶＤＳＩ／Ｆ４１と、カウンタ４３と、を含む。
【００３３】
ＬＶＤＳＩ／Ｆ４１は、イメージセンサから２種類の低電圧差動信号映像信号が入力される。第１の種類の低電圧差動信号Ｃｌｏｃｋ−Ｐ，Ｃｌｏｃｋ−Ｎは、クロック信号ＣＬＫである。第２の種類の低電圧差動信号Ｄａｔａ−Ｐ，Ｄａｔａ−Ｎは、第１の種類の低電圧差動信号と同期する映像信号、水平同期信号および垂直同期である。ＬＶＤＳＩ／Ｆ４１は、第１の種類の低電圧差動信号に基づいて、第２の種類の低電圧差動信号から映像信号、水平同期信号および垂直同期を抽出する。ＬＶＤＳＩ／Ｆ４１は、第１の種類の低電圧差動信号であるクロック信号ＣＬＫをカウンタ４３およびＳＤＲＡＭ２１に出力し、第２の種類の低電圧差動信号から抽出された水平同期信号ＨＤおよび垂直同期信号ＶＤをカウンタ４３に出力し、第２の種類の低電圧差動信号から抽出された映像信号ＤＡＴをＳＤＲＡＭ２１に出力する。水平同期信号ＨＤ、垂直同期信号ＶＤおよび映像信号ＤＡＴは、クロック信号ＣＬＫに同期する。
【００３４】
カウンタ４３は、クロック信号ＣＬＫ、水平同期信号ＨＤ、垂直同期信号ＶＤに基づいて、水平同期信号のカウント値Ｖｃｎｔおよび画素のカウント値Ｈｃｎｔを算出し、水平同期信号のカウント値Ｖｃｎｔおよび画素のカウント値ＨｃｎｔをＳＤＲＡＭ２１およびＣＰＵ１１にそれぞれ出力する。カウンタ４３は、ＬＶＤＳＩ／Ｆ４１から垂直同期信号ＶＤが入力されるごとに、水平同期信号のカウント値Ｖｃｎｔを「０」にリセットし、ＬＶＤＳＩ／Ｆ４１から水平同期信号ＨＤが入力されるごとに、水平同期信号のカウント値Ｖｃｎｔを「１」増加する。したがって、水平同期信号のカウント値Ｖｃｎｔは、１画面中のラインの位置を示す。
【００３５】
カウンタ４３は、ＬＶＤＳＩ／Ｆ４１から水平同期信号ＨＤが入力されるごとに、画素のカウント値Ｈｃｎｔを「０」にリセットし、ＬＶＤＳＩ／Ｆ４１から入力されるクロック信号ＣＬＫのクロックパルスが所定数になるごとに、画素のカウント値Ｈｃｎｔを「１」増加する。したがって、画素のカウント値Ｈｃｎｔは、１ライン中に配列する画素の順番を示す。このため、水平同期信号のカウント値Ｖｃｎｔと画素のカウント値Ｈｃｎｔとで、対応する画素の画面中に配置される位置が特定される。
【００３６】
なお、垂直ブランキング期間は、水平同期信号ＨＤが入力される時点の近傍期間を除き、ＬＶＤＳＩ／Ｆ４１からクロック信号ＣＬＫが入力されないが、ブランキング期間は、画素の画面中に配置される位置を特定する必要がないので、水平同期信号が入力される時点の近傍期間を除いたブランキング期間は、画素のカウント値Ｈｃｎｔをカウントしなくてもよく、問題は生じない。
【００３７】
ＳＤＲＡＭ２１は、カウンタ４３から入力される水平同期信号のカウント値Ｖｃｎｔと画素のカウント値Ｈｃｎｔとで特定される位置に対して予め定められたアドレスに、ＬＶＤＳＩ／Ｆ４１から入力される映像信号ＤＡＴを記憶する。ただし、垂直ブランキング期間は、映像信号ＤＡＴが入力されないので、記憶しない。
【００３８】
一方、ＣＰＵ１１は、カウンタ４３から入力される水平同期信号のカウント値Ｖｃｎｔと画素のカウント値ＨｃｎｔとからＳＤＲＡＭ２１に記憶された映像信号が、１画面のうちでどこまで記憶されたかを判断することができる。
【００３９】
図３は、第２の種類の低電圧差動信号のフォーマットと、フレーム有効信号、水平および垂直同期信号との関係の一例を示す図である。図３（Ａ）は、第２の種類の低電圧差動信号のフォーマットの一例を示す図である。図３（Ｂ）は、フレーム有効信号の一例を示す図である。図３（Ｃ）は、垂直同期信号の一例を示す図である。図３（Ｄ）は、水平同期信号の一例を示す図である。図３（Ａ）を参照して、第２の種類の低電圧差動信号Ｄａｔａ−Ｐ／Ｎは、２種類の同期コードＳｙｎｃＣｏｄｅ１、ＳｙｎｃＣｏｄｅ２のいずれかと、それに続く映像信号Ｄａｔａとが繰り返される。２種類の同期コードＳｙｎｃＣｏｄｅ１、ＳｙｎｃＣｏｄｅ２は、すべて同じ長さであり、映像信号Ｄａｔａもすべて同じ長さである。同期コードＳｙｎｃＣｏｄｅ２は、後に続く映像信号Ｄａｔａが有効な映像信号、換言すればフレームデータであることを示し、同期コードＳｙｎｃＣｏｄｅ１は、後に続く映像信号Ｄａｔａが有効でない映像信号、換言すれば垂直ブランキング期間のデータであることを示す。本実施の形態におけるイメージセンサ１７は、映像信号Ｄａｔａが垂直ブランキング期間のデータの場合には、同期コードＳｙｎｃＣｏｄｅ１を出力するが、映像信号Ｄａｔａを出力しない。
【００４０】
なお、同期コードには、データの始まりを記すＳｙｎｃＣｏｄｅ１やＳｙｎｃＣｏｄｅ２の他に、データの終わりを記すコードもあるが、本実施の形態では、ブランキング期間は同期信号の始まりを記すコードだけで十分なため、データの終わりを記すコードは出力していない。
【００４１】
図３（Ｂ）を参照して、フレーム有効信号Ｆｒａｍｅ  Ｖａｌｉｄは、同期コードＳｙｎｃＣｏｄｅ２の受信後にハイになり、同期コードＳｙｎｃＣｏｄｅ１の受信後にローになる。フレーム有効信号Ｆｒａｍｅ  Ｖａｌｉｄがローの期間は、垂直ブランキング期間を示す。
【００４２】
図３（Ｃ）を参照して、垂直同期信号ＶＤは、フレーム有効信号Ｆｒａｍｅ  Ｖａｌｉｄがローからハイに遷移するとき、もしくはハイからローに遷移するときにハイのアクティブパルスとなる。図３（Ｄ）を参照して、水平同期信号ＨＤは、同期コードＳｙｎｃＣｏｄｅ１の直後、または同期コードＳｙｎｃＣｏｄｅ２の直後にハイのアクティブパルスとなる。フレーム有効信号Ｆｒａｍｅ  Ｖａｌｉｄがローの垂直ブランキング期間においても、同期コードＳｙｎｃＣｏｄｅ１の直後にハイのアクティブパルスとなる。
【００４３】
図４は、ＬＶＤＳＩ／Ｆの出力の一例を示す図である。図４（Ａ）は、クロック信号ＣＬＫを示す図である。図４（Ｂ）は、映像信号ＤＡＴの一例を示す図である。図４（Ｃ）は、垂直同期信号ＶＤの一例を示す図である。図４（Ｄ）は、水平同期信号ＨＤの一例を示す図である。クロック信号ＣＬＫは、垂直ブランキング期間Ｔｖｂ以外で継続して出力されているが、垂直ブランキング期間Ｔｖｂにおいては図３（Ａ）に示した同期信号ＳｙｎｃＣｏｄｅ１が出力される期間とその時点の近傍期間を含む期間だけ出力される。映像信号ＤＡＴは、図４（Ａ）に示したクロック信号ＣＬＫが出力される期間内に出力される。
【００４４】
図５は、ＣＰＵの機能の概要の一例を示すブロック図である。図５を参照して、ＣＰＵ１１は、メカシャッタ１５を制御するシャッタ制御部５１と、イメージセンサ１７を制御する露光制御部５３と、を含む。
【００４５】
シャッタ制御部５１および露光制御部５３それぞれには、変換部１９のカウンタ４３から水平同期信号のカウント値Ｖｃｎｔと画素のカウント値Ｈｃｎｔとが入力され、操作部２５から撮像指示が入力される。操作部２５は、ユーザがシャッタボタンを押下すると撮像指示をＣＰＵ１１に出力する。シャッタ制御部５１は、水平同期信号のカウント値Ｖｃｎｔと画素のカウント値Ｈｃｎｔに基づいて、メカシャッタ１５を閉じるタイミングを決定する。露光時間は水平同期信号の出力間隔を単位時間として設定される。メカシャッタ１５を閉じるタイミングは、水平同期信号が入力されるタイミングに基づいて決定される。すなわち、メカシャッタ１５を閉じるタイミングは、水平同期信号のカウント値Ｖｃｎｔと、水平同期信号が入力される時点の近傍期間における画素のカウント値Ｈｃｎｔに基づいて決定される。
【００４６】
以下ＣＰＵ１１の機能を、ＣＰＵ１１に入力される水平同期信号のカウント値Ｖｃｎｔと画素のカウント値Ｈｃｎｔを用いて説明する。図６は、垂直同期信号、水平同期信号のカウント値、画素のカウント値と、メカシャッタの開閉状態の一例を示す図である。
【００４７】
図５および図６を参照して、露光制御部５３は、撮像指示が入力されることに応じて、リセット信号をイメージセンサ１７に出力する。イメージセンサ１７は、露光制御部５３からリセット信号が入力された後、リセットするが、垂直ブランキング期間Ｔｖｂもリセットする。したがって、イメージセンサ１７は、リセット信号が入力された時点から新たなブランキング期間となる。イメージセンサ１７がリセットを開始してからリセットが完了するまでのリセット期間は、予め定められている。ここでは、リセット期間を、水平同期信号ＨＤの出力間隔の３倍としている。
【００４８】
シャッタ制御部５１は、撮像指示が入力されることに応じて、シャッタを閉じるタイミングを、水平同期信号のカウント値Ｖｃｎｔおよび画素のカウント値Ｈｃｎｔに基づいて決定する。具体的には、イメージセンサ１７は、リセット信号が入力されるとリセットするので、ＣＰＵ１１は、値が「０」の水平同期信号のカウント値Ｖｃｎｔと値が「０」の画素のカウント値Ｈｃｎｔが入力されたときに、イメージセンサ１７がリセットを開始したことを検出する。また、リセット期間は水平同期信号ＨＤの出力間隔の３倍なので、ＣＰＵ１１は、値が「３」の水平同期信号のカウント値Ｖｃｎｔと値が「０」の画素のカウント値Ｈｃｎｔが入力されると、イメージセンサ１７のリセットが終了したと判断し、その時をシャッタを開くタイミングに決定する。図６（Ｂ）に示す定数ｍは、１画面を構成する画像データのライン数を示し、定数ｎは、ブランキング期間であって、かつ水平同期信号が入力される時点の近傍期間に入力されるクロック信号ＣＬＫによって増加する画素のカウント値Ｈｃｎｔの最大値を示す。
【００４９】
露光時間は、予め定められているので、その露光時間が経過した時に対応する水平同期信号のカウント値Ｖｃｎｔを決定する。例えば、露光時間が、水平同期信号ＨＤの出力間隔の１０倍ならば、値が「１３」の水平同期信号のカウント値Ｖｃｎｔと値が「０」の画素のカウント値Ｈｃｎｔが入力されるときを、イメージセンサ１７の露光期間が終了するタイミングに決定する。また、図６に示すように、露光期間が、水平同期信号ＨＤの出力間隔の７倍ならば、値が「１０」の水平同期信号のカウント値Ｖｃｎｔと値が「０」の画素のカウント値Ｈｃｎｔが入力されるときを、イメージセンサ１７の露光時間が終了するタイミングに決定する。
【００５０】
イメージセンサ１７は、露光時間か経過すると、第２の低電圧差動信号の出力を開始するので、ＣＰＵ１１は、イメージセンサ１７が第２の低電圧差動信号の出力を開始するタイミングを、水平同期信号のカウント値Ｖｃｎｔと画素のカウント値Ｈｃｎｔとに基づいて決定する。
【００５１】
なお、本実施の形態においては、イメージセンサ１７が垂直ブランキング期間に出力する水平同期信号に同期した処理の一例として、ＣＰＵ１１が実行するメカシャッタ１５の開閉制御処理を説明したが、イメージセンサ１７が垂直ブランキング期間に出力する水平同期信号に同期する処理であれば、これに限定されるものではない。例えば、イメージセンサ１７から出力され、ＳＤＲＡＭ２１に記憶された画像データを処理するパイプライン処理においても、イメージセンサ１７が垂直ブランキング期間に出力する水平同期信号を用いるようにしてもよい。
【００５２】
以上説明したように本実施の形態におけるイメージセンサ１７は、垂直ブランキング期間は水平同期信号のみを低電圧差動信号で出力するので、デジタルスチルカメラ１をイメージセンサ１７と同期させることができる。
【００５３】
また、垂直ブランキング期間においてイメージセンサ１７が出力する水平同期信号を用いてイメージセンサ１７による光電時間を終了するタイミング、換言すればメカシャッタ１５を閉じるタイミングを決定するので、垂直ブランキング期間にイメージセンサ１７と同期させるために、従来必要であったＳＲＡＭ７５およびＰＬＬ７３を設ける必要がない。
【００５４】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００５５】
１  デジタルスチルカメラ、１１  ＣＰＵ、１３  レンズ群、１５  メカシャッタ、１７  イメージセンサ、１９  変換部、２１  ＳＤＲＡＭ、２３  ＥＥＰＲＯＭ、２５  操作部、２７  信号処理回路、２９  コーデック、３１  ＬＣＤ、３３  カードＩ／Ｆ、３５  メモリカード、４１  ＬＶＤＳ  Ｉ／Ｆ、４３  カウンタ、５１  シャッタ制御部、５３  露光制御部。
【図１】
2012029223.tif 000003
【図２】
2012029223.tif 000004
【図３】
2012029223.tif 000005
【図４】
2012029223.tif 000006
【図５】
2012029223.tif 000007
【図６】
2012029223.tif 000008
【図７】
2012029223.tif 000009