(57)【要約】【課題】パワー半導体装置において、ワイヤーボンディングの代わりに長方形断面の帯状接続導体を用いてパワー半導体チップと配線を接続しても、共振ノイズの発生を抑制できなかった。【解決手段】チップ電極端子８が表面に配置された半導体チップ７が載置された第１の基台１８と、配線１１および配線に接続する配線端子１０を有する配線用基台１７とを、一端縁が配線端子に接合された、湾曲した金属接続板９の突出部がチップ電極端子に当接するように配置する。そして、半導体チップを動作させて電気信号を測定しながら、第１の基台と配線用基台との間隔を変化させることにより金属接続板の突出部が当接する位置をスライドさせ、測定した電気信号に基づいて第１の基台と配線用基台との間隔を固定することで、金属接続板の突出部が当接する位置を固定する。【選択図】図２
2012209444.tif 000002
【特許請求の範囲】
【請求項１】
チップ電極端子が表面に配置された半導体チップが載置された第１の基台と、配線および前記配線に接続する配線端子を有する配線用基台とを、一端縁が前記配線端子または前記チップ電極端子に接合された、湾曲した金属接続板の突出部が前記チップ電極端子または前記配線端子に当接するように配置する、基台配置工程と、
前記半導体チップを動作させて電気信号を測定しながら、前記第１の基台と前記配線用基台との間隔を変化させることにより前記金属接続板の突出部が前記当接する位置をスライドさせ、前記電気信号に基づいて前記第１の基台と前記配線用基台との間隔を固定することで、前記金属接続板の前記突出部が前記当接する位置を固定する、基台固定工程とを備えた、半導体装置の製造方法。
【請求項２】
前記チップ電極端子、前記配線端子および前記金属接続板は、いずれも複数あり、
前記基台配置工程では、それぞれの前記チップ電極端子が、対応する前記金属接続板を介して対応する前記配線端子と電気的に接続されるように、前記第１の基台と前記配線用基台とを配置する、請求項１に記載の半導体装置の製造方法。
【請求項３】
チップ電極端子が表面に配置された半導体チップが載置された第１の基台と、
配線および前記配線に接続する配線端子を有する配線用基台と、
一端縁が前記配線端子または前記チップ電極端子に接合され、他の部分の一部が前記チップ電極端子または前記配線端子に当接された金属接続板と、
前記第１の基台および前記配線用基台を所定の間隔をおいて連結する基台間隔保持機構とを備えた半導体装置。
【請求項４】
前記チップ電極端子、前記配線端子および前記金属接続板は、いずれも複数あり、
それぞれの前記チップ電極端子は、対応する前記金属接続板を介して対応する前記配線端子と電気的に接続されている、請求項３に記載の半導体装置。
【請求項５】
前記金属接続板は、湾曲しており、その突出部が前記チップ電極端子または前記配線端子に当接し、
前記金属接続板は、前記接合された前記一端縁から前記当接する前記チップ電極端子または前記配線端子に向けて斜め方向に伸びている、請求項３または４に記載の半導体装置。
【請求項６】
前記金属接続板の前記当接する部分、および、前記金属接続板が当接する前記チップ電極端子または前記配線端子は、金めっき加工が施されている、請求項３または４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法および半導体装置に関する。例えば、パワー半導体チップを搭載した構成のパワー半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、パワーＭＯＳＦＥＴ、ＩＧＢＴなどのパワー半導体チップ技術の進展と環境意識の高まりから、パワー半導体チップを搭載した構成のパワー半導体装置が広く用いられるようになった。
【０００３】
従来のパワー半導体装置では、パワー半導体チップを放熱性を有する基板上に載置した後、パワー半導体チップ上面に形成したチップ電極と基板面上の配線端子との接続を施した構成のパワー半導体装置が広く用いられるようになった。このような構成のパワー半導体装置では、チップ電極と配線端子との接続には、金やアルミニウムからなる金属細線により電気的な導通を獲得するワイヤーボンディング法が広く用いられている。
【０００４】
しかしながら、ワイヤーボンディング法による接続では、接続に用いられる金属細線は、線径が細い上、熱応力緩和の必要性などからループ形状を描く必要があり、必要以上に長くしなければならないなどの事情から、寄生の抵抗成分が大きくなるので大電流を流せない、という課題がある。また、インダクタンス成分も大きくなるため、大電流を高周波で流すパワーモジュールでは、位相差が生じることでリンギングノイズが発生し、安定した動作が確保できないという課題がある。
【０００５】
このような課題を解消するために、ワイヤーボンディング法の代わりに、アルミニウムや銅等からなる長方形断面の帯状接続導体（以下、これをリボンと呼称する）を用いて半導体チップの電極とリード端子とを接続する方法が提案されている（例えば、特許文献１参照）。
【０００６】
図８に、特許文献１に開示されている、リボンボンディングを用いたパワー半導体装置の断面図を示す。
【０００７】
図８に示すように、半導体装置５１は、複数個の電極５４を有する半導体素子（パワー半導体チップ）５５と、複数個のリードフレーム（配線材）５３と、各電極５４のうちの少なくとも１個の電極５４を、各リードフレーム（配線材）５３のうちの少なくとも１個のリードフレーム（配線材）５３に電気的に接続する、略板形状に形成された電流経路部材（リボン）５６とを備えている。そして、各リードフレーム（配線材）５３、半導体素子（パワー半導体チップ）５５、および電流経路部材（リボン）５６が、エポキシ系モールド樹脂で形成されたハウジング５２によってパッケージングされている。
【０００８】
電流経路部材（リボン）５６は、その電極５４に接続される部分５６ａとリードフレーム（配線材）５３に接続される部分５６ｂとの間の中間部５６ｃが、半導体素子（パワー半導体チップ）５５から離間する形状に形成されているとともに、電極５４およびリードフレーム（配線材）５３のそれぞれに直接接触するように設けられている。
【０００９】
電流経路部材（リボン）５６は、半導体装置５１の配線としてのリードフレーム５３、および電極５４のそれぞれに、超音波接合によって直接接触するように接続されている。
【００１０】
長方形断面のリボン５６をボンディングに用いることにより、断面積を円形断面のボンディングワイヤーよりも大きくすることができる。この結果、ワイヤーボンディングと比較して、パワー半導体チップおよび配線端子間の寄生抵抗やインダクタンスを低く抑えることができる。
【００１１】
図８において、半導体装置５１をパワーＭＯＳＦＥＴとした場合に、外部負荷を接続した回路構成を図９（ａ）に示し、図９（ａ）中の円形の点線で囲んだ部分の等価回路を図９（ｂ）に示す。電流経路部材（リボン）５６の断面積を十分に大きくして、短くすることにより、寄生インダクタンスが十分に小さくなるので、従来のワイヤーボンディングで見られたリンギングノイズの発生を防止することができる。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００２−３１４０１８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、図８に示すようなリボンボンディングを用いた構成の半導体装置５１でも、スイッチングに起因して別の種類のノイズ（共振ノイズ）が発生してしまう。
【００１４】
すなわち、図９（ｂ）に示す、パワーＭＯＳＦＥＴ５１内部での寄生容量と電流経路部材５６の有する寄生インダクタンスとのカップリングにより共振ノイズが発生してしまう。
【００１５】
この共振ノイズの原因となるトランジスタ内部の寄生容量の測定は実質的に困難であり、かつトランジスタ間で個体差があるので、事前に予測して電流経路部材（リボン）５６の適正なサイズや長さを決定して、パワーモジュールを作製することは不可能である。
【００１６】
本発明は、上記従来の課題を考慮して、半導体チップと配線材間の寄生インダクタンスを微小化かつ適正化してノイズ発生を抑制した半導体装置および半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上述した課題を解決するために、第１の本発明は、
チップ電極端子が表面に配置された半導体チップが載置された第１の基台と、配線および前記配線に接続する配線端子を有する配線用基台とを、一端縁が前記配線端子または前記チップ電極端子に接合された、湾曲した金属接続板の突出部が前記チップ電極端子または前記配線端子に当接するように配置する、基台配置工程と、
前記半導体チップを動作させて電気信号を測定しながら、前記第１の基台と前記配線用基台との間隔を変化させることにより前記金属接続板の突出部が前記当接する位置をスライドさせ、前記電気信号に基づいて前記第１の基台と前記配線用基台との間隔を固定することで、前記金属接続板の前記突出部が前記当接する位置を固定する、基台固定工程とを備えた、半導体装置の製造方法である。
【００１８】
また、第２の本発明は、
前記チップ電極端子、前記配線端子および前記金属接続板は、いずれも複数あり、
前記基台配置工程では、それぞれの前記チップ電極端子が、対応する前記金属接続板を介して対応する前記配線端子と電気的に接続されるように、前記第１の基台と前記配線用基台とを配置する、第１の本発明の半導体装置の製造方法である。
【００１９】
また、第３の本発明は、
チップ電極端子が表面に配置された半導体チップが載置された第１の基台と、
配線および前記配線に接続する配線端子を有する配線用基台と、
一端縁が前記配線端子または前記チップ電極端子に接合され、他の部分の一部が前記チップ電極端子または前記配線端子に当接された金属接続板と、
前記第１の基台および前記配線用基台を所定の間隔をおいて連結する基台間隔保持機構とを備えた半導体装置である。
【００２０】
また、第４の本発明は、
前記チップ電極端子、前記配線端子および前記金属接続板は、いずれも複数あり、
それぞれの前記チップ電極端子は、対応する前記金属接続板を介して対応する前記配線端子と電気的に接続されている、第３の本発明の半導体装置である。
【００２１】
また、第５の本発明は、
前記金属接続板は、湾曲しており、その突出部が前記チップ電極端子または前記配線端子に当接し、
前記金属接続板は、前記接合された前記一端縁から前記当接する前記チップ電極端子または前記配線端子に向けて斜め方向に伸びている、第３または第４の本発明の半導体装置である。
【００２２】
また、第６の本発明は、
前記金属接続板の前記当接する部分、および、前記金属接続板が当接する前記チップ電極端子または前記配線端子は、金めっき加工が施されている、第３または第４の本発明の半導体装置である。
【発明の効果】
【００２３】
本発明により、半導体チップと配線材間の寄生インダクタンスを微小化かつ適正化してノイズ発生を抑制した半導体装置および半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施の形態１に係るパワー半導体装置の断面図
【図２】（ａ）〜（ｄ）本発明の実施の形態１に係るパワー半導体装置の製造工程を説明するための断面図
【図３】本発明の実施の形態１に係るパワー半導体装置の、金属接続板による配線端子とチップ電極との接続部の断面拡大図
【図４】（ａ）本発明の実施の形態１に係るパワー半導体装置を外部負荷に接続した回路構成を示す図、（ｂ）本発明の実施の形態１に係るパワー半導体装置の、図４（ａ）の点線で囲んだ部分の等価回路を示す図
【図５】本発明の実施の形態１に係るパワー半導体装置の、金属接続板と表面に凹部を設けたチップ電極との接続部の断面拡大図
【図６】本発明の実施の形態１に係る、他の構成のパワー半導体装置の断面図
【図７】本発明の実施の形態２に係るパワー半導体装置の断面図
【図８】従来のパワー半導体装置の断面拡大図
【図９】（ａ）パワーＭＯＳＦＥＴとした従来のパワー半導体装置を外部負荷に接続した回路構成を示す図、（ｂ）図９（ａ）の点線で囲んだ部分の等価回路を示す図
【発明を実施するための形態】
【００２５】
以下、図面を参照して、本発明の実施の形態の一例について説明する。
【００２６】
（実施の形態１）
この実施の形態１は、本発明の製造方法に係る半導体装置の一例である。
【００２７】
図１は、本発明の実施の形態１に係るパワー半導体装置３０の断面図である。
【００２８】
図１において、１および１３は銅やアルミなどの高熱伝導特性を有する金属材料からなる放熱板、２ははんだ、３は銅やアルミなどの金属材料からなる金属板、４は窒化アルミ、窒化珪素、アルミナなどの高熱伝導特性を有するセラミクス材料からなる絶縁板、５および１１は銅やアルミなどの導電性金属材料からなる配線、６ははんだや銀ペーストなどの導電性材料からなるダイボンド材、７はＭＯＳＦＥＴ、ＩＧＢＴ、ＳＢＤなどのパワー半導体チップ、８はパワー半導体チップ７の上面に形成されたチップ電極、９は銅などからなる金属接続板、１０は銅やアルミなどの導電性金属材料からなる配線端子、１２はエポキシやシリコーン樹脂材料などからなる絶縁樹脂、１４は固定棒で、１５は固定棒止めである。１６はハウジング用のモールド樹脂である。
【００２９】
なお、パワー半導体装置３０が、本発明の半導体装置の一例にあたる。また、パワー半導体チップ７が、本発明の半導体チップの一例にあたり、チップ電極８が、本発明のチップ電極端子の一例にあたる。
【００３０】
以上のように構成されたパワー半導体装置３０の製造工程について説明する。
【００３１】
図２（ａ）〜（ｄ）に、本実施の形態１のパワー半導体装置３０の製造工程を説明するための断面図を示す。
【００３２】
最初に、図２（ａ）に示すように、配線用基台１７と半導体素子用基台１８を、それぞれ作製する。
【００３３】
なお、半導体素子用基台１８が、本発明の第１の基台の一例にあたる。
【００３４】
先ず、パワー半導体チップ７が実装される半導体素子用基台１８を作製する工程について説明する。
【００３５】
厚み１ｍｍの窒化アルミ板からなる絶縁板４の両面に、ＡＭＣ工法により厚み０．５ｍｍのＣｕ板を貼り付けて金属板３と配線５を形成する。配線５は、貼り付けた後にエッチングにより所望のパターンを描く。また金属板３には、はんだ２を介して２ｍｍ厚の銅板を貼り付けて放熱板１を設けた。はんだ２の材料として、Ｓｎ／Ａｇ／Ｃｕの鉛フリーはんだを用いた。このようにして、図２（ａ）に示すような、放熱性を有する半導体素子用基台１８を形成する。
【００３６】
次に、ダイボンド工程について説明する。
【００３７】
パワー半導体チップ７には、サイズが５ｍｍ□で厚みが０．３ｍｍのＳｉＣによるＭＯＳＦＥＴを使用する。ソース側のチップ電極８は、サイズがほぼ４ｍｍ×２ｍｍで金めっき処理を施している。なお、ゲート側の電極端子については図示していない。このパワー半導体チップ７を、鉛フリーはんだＳｎ／Ａｇ／Ｃｕをダイボンド材６として用いて配線５上に実装する。
【００３８】
次に、上部の配線１１が形成される上側の配線用基台１７の製造工程について説明する。
【００３９】
予めエッチング法によりパターニングを施した、厚み０．８ｍｍのアルミ板を準備し、これを配線１１とする。この配線１１と、絶縁樹脂１２と、放熱板１３となる厚み２ｍｍの銅板の位置合わせを行って積層した後に、加熱プレス処理して一体化する。
【００４０】
絶縁樹脂１２は、熱伝導を良くするためにサイズが直径５〜１０μｍの球状シリカフィラーを８０〜９０ｗｔ％添加したエポキシ樹脂を用い、積層する前に予めドクターブレード法により厚み０．２ｍｍのシートにしておく。
【００４１】
これらを一体化した後に、配線端子１０部に金属接続板９を接合する。金属接続板９は、幅１ｍｍ、厚み０．２ｍｍ、長さ５ｍｍの直方体形状をしており、幅広の面の一方にアルミ、他方の面に金がめっき処理にて皮膜されており、アルミ皮膜面を内側にして、所定の湾曲形状にベント加工して作製する。その後、金属接続板９の一端の縁部のアルミ皮膜面を、配線端子１０部に当接させた上に、超音波接合装置のウェッジツールを押し当てて、数ワット程度の超音波振動を印加して、この当接面に合金層を形成して接合する。
【００４２】
金属接続板９の配線端子１０に接合する側の面にアルミ皮膜を形成するのは、配線端子１０との超音波接合装置を用いたボンディング性を向上させるためであり、反対面に金皮膜を形成するのは、チップ電極８との接触面への酸化皮膜形成を防止して、接続の信頼性を高めるためである。
【００４３】
以上のようにして、図２（ａ）に示すような、配線用基台１７を製造する。
【００４４】
次に、配線用基台１７と半導体素子用基台１８を重ね合わせて固定する工程について説明する。
【００４５】
配線用基台１７および半導体素子用基台１８には、それぞれ所定の位置に貫通孔が二箇所設けられており、この部分に下から上向きに固定棒１４を突き刺す。
【００４６】
図２（ｂ）に示すように、２本の固定棒１４を、それぞれ配線用基台１７と半導体素子用基台１８の両方の貫通孔を通るように突き刺すことにより、金属接続板９の湾曲して突出している部分が、チップ電極８に接する位置となるように、水平方向の位置が規制される。
【００４７】
このように、金属接続板９の湾曲して突出している部分がチップ電極８に接するように、半導体素子用基台１８の上に配線用基台１７を配置する。
【００４８】
この半導体素子用基台１８の上に配線用基台１７を配置する工程が、本発明の基台配置工程の一例にあたる。
【００４９】
次に、図２（ｃ）に示すように、パワー半導体チップ７に通電して電気信号をモニターしながら、半導体素子用基台１８に対して配線用基台１７の上下方向の固定する位置を決定する。
【００５０】
固定棒１４はボルト形状をしており、ナット形状をした固定棒止め１５に対して固定棒１４を回転することにより、配線用基台１７と半導体素子用基台１８との間隔を調整して固定できるようになっている。
【００５１】
なお、固定棒１４および固定棒止め１５が、本発明の基台間隔保持機構の一例にあたる。
【００５２】
電気信号をモニターしながら配線用基台１７と半導体素子用基台１８との間隔を調整できるので、測定された電気信号に基づいて共振ノイズの発生する位置を避けて配線用基台１７の位置を固定することが可能となる。
【００５３】
この配線用基台１７の位置を固定する工程が、本発明の基台固定工程の一例にあたる。
【００５４】
図３に、金属接続板９による配線端子１０とチップ電極８との接続部の拡大断面図を示す。
【００５５】
図３は、配線用基台１７と半導体素子用基台１８との間隔を変えた際の金属接続板９の挙動を表した図であり、チップ電極８の位置を基準にして、配線用基台１７と半導体素子用基台１８との距離が３ｍｍのときの金属接続板９および配線端子１０の位置を破線で示し、配線用基台１７と半導体素子用基台１８との距離を２ｍｍにしたときの金属接続板９および配線端子１０の位置を実線で示している。
【００５６】
図３に示すＡ’点およびＢ’点は、それぞれ、配線用基台１７と半導体素子用基台１８との距離が３ｍｍのときの金属接続板９上のＡ点およびＢ点に対応する、配線用基台１７と半導体素子用基台１８との距離が２ｍｍになったときの金属接続板９上の位置を示している。
【００５７】
配線用基台１７と半導体素子用基台１８との距離が３ｍｍのときには、金属接続板９はＡ点で接しており、配線用基台１７と半導体素子用基台１８との距離が小さくなるにしたがって、金属接続板９上のＡ点およびＢ点が配線端子１０から水平方向に遠ざかるように移動するとともに、金属接続板９がチップ電極８と接触する位置は、配線端子１０へ近づくようにスライドしていき、配線用基台１７と半導体素子用基台１８との距離が２ｍｍになったときには、Ｂ’点で、チップ電極８と接するようになる。
【００５８】
配線用基台１７と半導体素子用基台１８との距離を３ｍｍから２ｍｍとすることで、接続に関与する金属接続板９の長さは、３．８ｍｍから３．３ｍｍに減少し、寄生インダクタンスも２．７ｎＨから２．３ｎＨまで減少方向に変化した。
【００５９】
以上のようにして配線用基台１７と半導体素子用基台１８の位置を固定した後、最後に図２（ｄ）に示すように、金属接続板９の周囲を含む配線５と配線１１の間隙部と、配線用基台１７および半導体素子用基台１８全体の周囲を、モールド樹脂１６で覆いハウジングを形成した。
【００６０】
モールド工程は、モールド樹脂１６としてパナソニック電工製エポキシ樹脂（品番：ＣＶ８３００ＹＡ）を用い、トランスファー成型機（神籐金属工業製ＡＴＡ−５型）にて金型温度１８５℃、注入圧力１５ＭＰａ、時間２４０秒の条件で加工した。加工後も、寄生インダクタンス量に変化は生じなかった。
【００６１】
この結果から、金属接続板９を適正な長さに調整して固定する基台固定工程の後に、モールド樹脂工程を付加することも可能であるので、モールド樹脂によるハウジング形成も可能である。
【００６２】
図４（ａ）は、本実施の形態１のパワー半導体装置３０に、外部負荷を接続した回路構成を示し、図４（ａ）中の円形の点線で囲んだ部分の等価回路を図４（ｂ）に示す。
【００６３】
図４（ｂ）に示すように、ソース電極付近に可変インダクタンスの機能を挿入した回路となるので、ＭＯＳＦＥＴ内部の寄生容量に応じてインダクタンスを可変することで、共振ノイズの発生を防止することができる。
【００６４】
なお、上記した本実施の形態１において、金属接続板９は配線端子１０の接合部から斜め方向に伸び出した形状をしているが、配線端子１０と、金属接続板９の配線端子１０との接合端とチップ電極８との接触点を結ぶ直線がなす角度は１００度〜１６０度であることが望ましい。その理由は、１００度以下であると、チップ電極８との接触点のスムーズな移動が困難となり、１６０度以上になると金属接続板９の接触部に加わる荷重が小さくなりすぎ、振動などにより瞬間的に接触が外れることが生じるためである。
【００６５】
また、上記した本実施の形態１では、金属接続板９が接するチップ電極８の表面を平面形状として説明したが、チップ電極８の表面を、金属接続板９の湾曲して突出している部分の形状に対応するように湾曲した凹部を有する形状としてもよい。
【００６６】
図５は、表面の一部を、金属接続板９の湾曲して突出している部分の形状に対応する湾曲形状としたチップ電極３５と、金属接続板９との接続部の断面拡大図である。
【００６７】
図５では、チップ電極３５の金属接続板９と接する側の表面の一部に湾曲した凹部を設けているが、チップ電極３５の表面全面に亘って湾曲しているような形状としてもよい。
【００６８】
チップ電極３５の表面を、金属接続板９の湾曲して突出している部分に対応するように湾曲した形状とすることにより、図５に示すように、金属接続板９およびチップ電極３５を側面から見たときの接触範囲は、表面が平面のチップ電極８の場合よりも大きくなり、金属接続板９とチップ電極３５との接触面積を大きくできる。したがって、金属接続板９とチップ電極３５との接続抵抗を小さくできるので、より大電流を流すことができる。
【００６９】
また、上記した本実施の形態１では、金属接続板９の一端の縁部を配線端子１０に接合し、湾曲した突出部をパワー半導体チップ７上のチップ電極８に当接させる構成で説明したが、金属接続板をチップ電極側に接合しておき、湾曲した突出部を配線端子側に当接させる構成としてもよい。
【００７０】
図６に、金属接続板の湾曲した突出部を配線端子側に当接させる構成とした、本実施の形態１の他の構成のパワー半導体装置３１の断面図を示す。図１と同じ構成部分には、同じ符号を用いている。
【００７１】
図６に示すパワー半導体装置３１の製造方法は、図２に示したパワー半導体装置３０の製造方法と同様であり、パワー半導体チップ７を実装した半導体素子用基台２０の上に配線用基台１９を配置し、電気信号を測定しながら配線用基台１９の固定位置を決定し、作製する。
【００７２】
パワー半導体装置３０では、配線用基台１７の配線端子１０に金属接続板９の一端の縁部を接合したのに対し、パワー半導体装置３１の金属接続板２１は、半導体素子用基台２０側のパワー半導体チップ７上のチップ電極８に一端の縁部を接合している。
【００７３】
金属接続板２１の形状は、金属接続板９と同様の形状であり、湾曲した突出部分が、対面する配線用基台１９上の配線端子１０に当接するように配置されている。
【００７４】
そして、配線用基台１９と半導体素子用基台２０との距離を変化させることにより、金属接続板２１が配線端子１０に当接する位置はスライドし、パワー半導体装置３０と同様に、パワー半導体装置３１のインダクタンスを変化させることができる。
【００７５】
なお、図６に示す構成においても、図５に示したチップ電極３５のように、配線端子１０の表面に、金属接続板２１の湾曲して突出している部分の形状に対応する湾曲した凹部を設ける構成としてもよい。
【００７６】
（実施の形態２）
この実施の形態２は、本発明の製造方法に係る半導体装置の一例である。
【００７７】
図７は、本発明の実施の形態２に係るパワー半導体装置３２の断面図である。図１と同じ構成部分には、同じ符号を用いている。
【００７８】
本実施の形態２のパワー半導体装置３２は、図１に示す実施の形態１のパワー半導体装置３０と異なり、半導体素子用基台２３には、２種類のパワー半導体チップ７ａ、７ｂが複数個実装されている。
【００７９】
また、配線用基台２２には、半導体素子用基台２３に実装されている複数のパワー半導体チップ７ａ、７ｂのそれぞれに対応する位置の配線端子１０に金属接続板９が接合されている。
【００８０】
以上のように構成されたパワー半導体装置３２の製造工程について説明する。
【００８１】
先ず実施の形態１と同様に、下側の半導体素子用基台２３を製造した後、二種類のパワー半導体チップ７ａ、７ｂを順次ダイボンドする。なお、本実施の形態２においては、パワー半導体チップ７ａは実施の形態１で用いたサイズが５ｍｍ□で厚みが０．３ｍｍのＳｉＣのＭＯＳＦＥＴであり、パワー半導体チップ７ｂはサイズが６ｍｍ×８ｍｍで厚みが０．４ｍｍのＳｉＣのショットキーバリアダイオード（ＳＢＤ）を用いた構成としている。
【００８２】
次に、実施の形態１と同様に、上側の配線用基台２２を製造する。実施の形態１と異なる点は、複数個の金属接続板９を接合して取り付ける点である。
【００８３】
最後に、実施の形態１と同様に、放熱性を有する配線用基台２２および半導体素子用基台２３を重ね合わせて固定する工程を経て、パワー半導体装置３２を完成する。
【００８４】
複数の金属接続板９は、それぞれ対応するパワー半導体チップ７ａ、７ｂの所定のチップ電極８に一括して接触させる。その後、各パワー半導体チップ７ａ、７ｂに通電して、電気信号をモニターして共振ノイズが発生する位置を避けて、固定棒１４にて、半導体素子用基台２３に対する配線用基台２２の上下方向の位置を固定する。
【００８５】
図８に示すような従来の構造の半導体装置では、複数のパワー半導体チップ７ａ、７ｂに対し、１個ずつ接続を施していたのに対し、本実施の形態２では一括して接続が行える。さらに、パワー半導体チップ７ａ、７ｂはデバイス構造上あるいは製造工程上などの理由により、種類が異なると高さが異なることがあり、その際、従来の製造方法では、低いパワー半導体チップ７ａの下側に銅板を設置するなどして、高さを揃える必要が生じる場合があるが、本実施の形態２においては、そのような製造工程を簡略化することが可能となる。
【００８６】
また図８に示すような従来のパワー半導体装置の場合、電流経路部材（リボン）５６ではリペアワークが行えないので、複数個のパワー半導体チップを組み込むパワー半導体装置では、チップ数の増大に伴い、共振ノイズ発生による製品不良率が上昇するが、本実施の形態２のパワー半導体装置の構造および製造方法では、共振ノイズ発生による製品不良率の上昇を抑制できる。
【００８７】
なお、本実施の形態２においても、モールド樹脂１６によりハウジングを形成しても良い。
【００８８】
また、本実施の形態２では、金属接続板９を配線用基台２２側の配線端子１０に接合しておき、パワー半導体チップ７ａ、７ｂ上のチップ電極８に接触させる構成としたが、図６に示した実施の形態１のパワー半導体装置３１の構成のように、半導体素子用基台２３側のチップ電極８上に金属接続板９を接合しておき、配線端子１０に接触させる構成としてもよい。
【００８９】
また、例えば、パワー半導体チップ７ａに関しては、対向する配線端子１０に金属接続板９を接合しておく構成とし、パワー半導体チップ７ｂに関しては、パワー半導体チップ７ｂ上のチップ電極８に金属接続板９を接合しておく構成とする等、配線用基台２２側および半導体素子用基台２３側の両方に金属接続板９を接合しておくような構成としてもよい。
【００９０】
以上に説明したように、本発明の半導体装置の製造方法を用いることにより、パワー半導体チップと配線材間の寄生インダクタンスを微小化かつ適正化できる、ノイズ発生のない安定した動作が行えるパワー半導体装置を生産性良く製造することができる。
【産業上の利用可能性】
【００９１】
本発明に係る半導体装置の製造方法および半導体装置は、半導体チップと配線材間の寄生インダクタンスを微小化かつ適正化してノイズ発生を抑制する効果を有し、高速、大電流で動作するパワー半導体装置およびその製造方法等として有用である。
【符号の説明】
【００９２】
１、１３  放熱板
２  はんだ
３  金属板
４  絶縁板
５、１１  配線
６  ダイボンド材
７、７ａ、７ｂ  パワー半導体チップ
８、３５  チップ電極
９、２１  金属接続板
１０  配線端子
１２  絶縁樹脂
１４  固定棒
１５  固定棒止め
１６  モールド樹脂
１７、１９、２２  配線用基台
１８、２０、２３  半導体素子用基台
３０、３１、３２  パワー半導体装置
５１  半導体装置
５２  ハウジング
５３  リードフレーム（配線材）
５４  電極
５５  半導体素子（パワー半導体チップ）
５６、５６ａ、５６ｂ、５６ｃ  電流経路部材（リボン）
【図１】
2012209444.tif 000003
【図２】
2012209444.tif 000004
【図３】
2012209444.tif 000005
【図４】
2012209444.tif 000006
【図５】
2012209444.tif 000007
【図６】
2012209444.tif 000008
【図７】
2012209444.tif 000009
【図８】
2012209444.tif 000010
【図９】
2012209444.tif 000011