(57)【要約】【課題】外付け抵抗の接続に不良が発生しても、正常な出力電流を得ることのできる定電流回路を提供する。【解決手段】実施形態の定電流回路は、半導体集積回路に搭載され、出力電流を生成するカレントミラー回路１０３を備え、外部端子１０２に外付け抵抗Ｒｅｘｔを接続することにより、カレントミラー回路１０３へ供給する基準電流Ｉｓが生成される定電流回路であって、オープン状態検出回路１が、外部端子１０２がオープン状態となったことを検出すると、代替回路２が、基準電流Ｉｓに相当する代替電流Ｉａをカレントミラー回路１０３へ供給する。【選択図】  図１
2012119946.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路に搭載され、出力電流を生成するカレントミラー回路を備え、外部端子に外付け抵抗を接続することにより、前記カレントミラー回路へ供給する基準電流が生成される定電流回路であって、
前記外部端子がオープン状態となったことを検出するオープン状態検出回路と、
前記オープン状態検出回路が前記オープン状態を検出したときに、前記基準電流に相当する代替電流を前記カレントミラー回路へ供給する代替回路と
を備えることを特徴とする定電流回路。
【請求項２】
前記オープン状態検出回路が、
前記外部端子へ向かって流れる電流が前記基準電流よりも減少したことを検出したときにオープン状態検出信号を出力する
ことを特徴とする請求項１に記載の定電流回路。
【請求項３】
前記オープン状態検出回路が、
前記オープン状態検出信号の出力後に前記外部端子へ向かって流れる電流が復活したことを検出したときは、前記オープン状態検出信号の出力を停止する
ことを特徴とする請求項２に記載の定電流回路。
【請求項４】
前記オープン状態検出回路が、
前記外部端子と電源電圧配線との間に接続されたプルアップ抵抗を有し、前記外部端子の電圧が通常よりも上昇したことを検出したときにオープン状態検出信号を出力する
ことを特徴とする請求項１に記載の定電流回路。
【請求項５】
前記代替回路が、
内部抵抗と、
前記オープン状態検出信号が出力されたときに、前記内部抵抗を前記半導体集積回路の内部で前記外部端子へ接続するスイッチと
を有することを特徴とする請求項２乃至４のいずれか１項に記載の定電流回路。
【請求項６】
前記代替回路が、
定電流源と、
前記オープン状態検出信号が出力されたときに、前記定電流源を前記基準電流の供給元として前記カレントミラー回路へ接続するスイッチと
を有することを特徴とする請求項２乃至４のいずれか１項に記載の定電流回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、定電流回路に関する。
【背景技術】
【０００２】
定電流を供給する回路として、一般に、オペアンプと、オペアンプの出力によりゲート電圧が制御されるＮＭＯＳトランジスタと、ＮＭＯＳトランジスタに流れる電流を所定のミラー比で変換するカレントミラー回路と、を備える定電流回路が用いられる。
【０００３】
この定電流回路では、ＮＭＯＳトランジスタのソース端子と接地端子との間に抵抗が接続され、このソース端子の電圧がオペアンプの反転入力端子へフィードバックされる。オペアンプの非反転入力端子には基準電圧が印加されており、オペアンプは、ＮＭＯＳトランジスタのソース端子からフィードバックされた電圧が基準電圧と一致するよう、ＮチャネルＭＯＳＦＥＴのゲート電圧を制御する。
【０００４】
したがって、基準電圧をＶｒｅｆ、ＮＭＯＳトランジスタのソース端子に接続される抵抗の抵抗値をＲとすると、ＮＭＯＳトランジスタに流れる電流Ｉは、
Ｉ＝Ｖｒｅｆ／Ｒ
と表される定電流となる。
【０００５】
カレントミラー回路から、この電流Ｉを所定のミラー比で変換した、定電流の出力電流が得られる。
【０００６】
この定電流回路は、上述の抵抗の抵抗値Ｒを適宜設定することにより、出力電流を所望の値とすることができる。また、抵抗値Ｒの精度により、出力電流の精度が変化する。
【０００７】
そこで、従来、この定電流回路を集積回路化するとき、高精度の定電流を得たい場合は、上述の抵抗を外付けの高精度抵抗とすることが行われている。これは、集積回路に抵抗を内蔵した場合、製造バラツキなどにより、高精度の抵抗を得ることが困難なためである。
【０００８】
このように、高精度抵抗を外付けすることにより、集積回路化した定電流回路から高精度の定電流を得ることができる。しかし、一方では、集積回路の外部端子に、半田付け等により高精度抵抗を接続する必要があるため、半田不良等による接続不良が発生すると、定電流回路から正常な出力電流が得られなくなる、という問題が生じる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０００−１８３７１７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
そこで、本発明の目的は、外付け抵抗の接続に不良が発生しても、正常な出力電流を得ることのできる定電流回路を提供することにある。
【課題を解決するための手段】
【００１１】
実施形態の定電流回路は、半導体集積回路に搭載され、出力電流を生成するカレントミラー回路を備え、外部端子に外付け抵抗を接続することにより、前記カレントミラー回路へ供給する基準電流が生成される定電流回路であって、オープン状態検出回路が、前記外部端子がオープン状態となったことを検出すると、代替回路が、前記基準電流に相当する代替電流を前記カレントミラー回路へ供給する。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１の実施形態に係る定電流回路の構成の例を示す回路図。
【図２】外付け抵抗の接続にオープン不良が発生したときの様子を示す図。
【図３】本発明の第１の実施形態に係る定電流回路の代替回路が動作したときの様子を示す図。
【図４】本発明の第２の実施形態に係る定電流回路の構成の例を示す回路図。
【図５】本発明の第２の実施形態に係る定電流回路の代替回路が動作したときの様子を示す図。
【図６】本発明の第３の実施形態に係る定電流回路の構成の例を示す回路図。
【図７】本発明の第４の実施形態に係る定電流回路の構成の例を示す回路図。
【図８】本発明の第５の実施形態に係る定電流回路の構成の例を示す回路図。
【図９】外付け抵抗の接続がオープン状態から復活したときの様子を示す図。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付して、その説明は繰り返さない。
【００１４】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る定電流回路の構成の例を示す回路である。
【００１５】
本実施形態の定電流回路は、その基本構成として、従来の一般的な定電流回路と同様、基準電圧Ｖｒｅｆが非反転入力端子に印加されるオペアンプ１０１と、オペアンプ１０１の出力がゲート端子へ印加されるＮＭＯＳトランジスタＮ１１と、ＮＭＯＳトランジスタＮ１１のソース端子と接地点との間に外部端子１０２を介して接続された外付け抵抗Ｒｅｘｔと、ＮＭＯＳトランジスタＮ１１のドレイン端子に接続されたカレントミラー回路１０３と、を備える。また、ＮＭＯＳトランジスタＮ１１のソース端子がオペアンプ１０１の反転入力端子に接続されている。
【００１６】
上述の構成において、外部端子１０２への外付け抵抗Ｒｅｘｔの接続が正常なときは、ＮＭＯＳトランジスタＮ１１に、基準電圧Ｖｒｅｆと外付け抵抗Ｒｅｘｔの抵抗値Ｒｅｘｔによって決まる基準電流Ｉｓ（＝Ｖｒｅｆ／Ｒｅｘｔ）が流れる。
【００１７】
カレントミラー回路１０３は、ドレイン端子およびゲート端子がＮＭＯＳトランジスタＮ１１のドレイン端子に接続されたＰＭＯＳトランジスタＰ１１と、ゲート端子がＮＭＯＳトランジスタＮ１１のドレイン端子に接続されたＰＭＯＳトランジスタＰ１２とを有する。カレントミラー回路１０３は、ＰＭＯＳトランジスタＰ１２のドレイン端子から、基準電流Ｉｓに対する電流比がミラー比となる定電流の出力電流Ｉｏｕｔを出力する。ミラー比は、ＰＭＯＳトランジスタＰ１１、Ｐ１２の素子サイズの比で決まる。
【００１８】
本実施形態の定電流回路では、上述の構成に加えて、さらに、外部端子１０２がオープン状態となったことを検出するオープン状態検出回路１と、オープン状態検出回路１が外部端子１０２のオープン状態を検出したときに、基準電流Ｉｓに相当する代替電流Ｉａをカレントミラー回路１０３へ供給する代替回路２、とを備える。
【００１９】
本実施形態のオープン状態検出回路１は、ゲート端子がＮＭＯＳトランジスタＮ１１のドレイン端子に接続されたＰＭＯＳトランジスタＰ１と、ＰＭＯＳトランジスタＰ１のドレイン端子に流れる電流の減少を検出する電流減少検出回路１１と、電流減少検出回路１１の出力信号をラッチするラッチ１２と、を有する。
【００２０】
オープン状態検出回路１のＰＭＯＳトランジスタＰ１は、カレントミラー回路１０３のＰＭＯＳトランジスタＰ１１とカレントミラー回路を構成しており、通常動作時は、そのドレイン端子に基準電流Ｉｓに比例した定電流が流れている。
【００２１】
電流減少検出回路１１は、ＰＭＯＳトランジスタＰ１のドレイン端子に上述の定電流が流れているときはＬレベル信号を出力し、ＰＭＯＳトランジスタＰ１のドレイン端子に流れる電流が上述の定電流よりも減少したときはＨレベル信号を出力する。
【００２２】
ラッチ１２は、クロック端子に電流減少検出回路１１の出力信号が入力され、データ端子に電源電圧ＶＤＤが入力される。したがって、ラッチ１２は、電流減少検出回路１１の出力信号がＬレベルからＨレベルへ一旦変化すると、出力端子ＱがＨレベルへ変化し、その後、電流減少検出回路１１の出力信号に変化があったとしても、Ｈレベルを保持し続ける。このラッチ１２の出力信号が、オープン状態検出回路１の出力信号であるオープン状態検出信号ＯＰＤとして出力される。
【００２３】
また、本実施形態の代替回路２は、内部抵抗Ｒｉｎｔと、オープン状態検出回路１からオープン状態検出信号ＯＰＤが出力されたときに、内部抵抗Ｒｉｎｔを半導体集積回路の内部で外部端子１０２へ接続するスイッチＳＷと、を有する。すなわち、スイッチＳＷは、オープン状態検出信号ＯＰＤがＬレベルのときはオフしているが、オープン状態検出信号ＯＰＤがＨレベルへ変化するとオンし、内部抵抗Ｒを外部端子１０２へ接続する。
【００２４】
次に、本実施形態の定電流回路において、外部端子１０２への外付け抵抗Ｒｅｘｔの接続にオープン不良が発生したときの動作を、図２および図３を用いて説明する。
【００２５】
図２に示すように、外部端子１０２への外付け抵抗Ｒｅｘｔの接続にオープン不良が発生すると、ＮＭＯＳトランジスタＮ１１に流れる電流は、オペアンプ１０１の反転入力端子を流れるリーク電流程度にまで減少する。ここでは、この電流を異常電流Ｉｘと称する。
【００２６】
したがって、この異常電流Ｉｘのミラー電流となるオープン状態検出回路１のＰＭＯＳトランジスタＰ１のドレイン電流も、正常状態のときに比べて大きく減少する。この電流の減少を電流減少検出回路１１が検出し、ラッチ１２から出力されるオープン状態検出信号ＯＰＤが、ＬレベルからＨレベルへ変化する。
【００２７】
オープン状態検出信号ＯＰＤがＨレベルへ変化すると、図３に示すように、代替回路２のスイッチＳＷがオンし、内部抵抗Ｒｉｎｔが、外部端子１０２へ電気的に接続される。これにより、ＮＭＯＳトランジスタＮ１１から内部抵抗Ｒｉｎｔへ、代替電流Ｉａが流れる。内部抵抗Ｒｉｎｔの抵抗値Ｒｉｎｔを、Ｒｉｎｔ＝Ｒｅｘｔとすると、代替電流Ｉａは、Ｉａ＝Ｉｓ、すなわち、基準電流Ｉｓと同等の電流となる。したがって、カレントミラー回路１０３の出力電流Ｉｏｕｔも、外付け抵抗Ｒｅｘｔが正常接続されているときと同等の電流となる。
【００２８】
ただし、この場合、内部抵抗Ｒｉｎｔは、外付け抵抗Ｒｅｘｔに比べて、抵抗値の精度が低いため、出力電流Ｉｏｕｔの電流精度が低下することは否めない。しかし、一定の定電流を出力するという、定電流回路としての機能は維持することができる。
【００２９】
このような本実施形態によれば、外部端子１０２への外付け抵抗Ｒｅｘｔの接続にオープン不良が発生すると、オープン状態検出回路１が、外部端子１０２へ向かって流れる電流の減少を検出し、代替回路２が、内部抵抗Ｒを外部端子１０２へ電気的に接続する。これにより、カレントミラー回路１０３へ基準電流Ｉｓと同等の代替電流Ｉａが供給され、外付け抵抗Ｒｅｘｔが正常接続されているときと同等の出力電流Ｉｏｕｔを得ることができる。
【００３０】
（第２の実施形態）
図４は、本発明の第２の実施形態に係る定電流回路の構成の例を示す回路である。本実施形態が第１の実施形態と異なる点は、カレントミラー回路１０３のＰＭＯＳトランジスタＰ１１のドレイン端子に、代替回路２Ａが接続されている点である。そこで、ここでは、第１の実施形態と異なる部分を中心に説明する。
【００３１】
代替回路２Ａは、定電流源ＩＧと、オープン状態検出回路１から出力されるオープン状態検出信号ＯＰＤがＨレベルとなったときに、定電流源ＩＧをカレントミラー回路１０３のＰＭＯＳトランジスタＰ１１のドレイン端子へ接続するスイッチＳＷと、を有する。
【００３２】
図５に、スイッチＳＷがオンしたときの様子を示す。
【００３３】
いま、定電流源ＩＧの電流値をＩａとすると、スイッチＳＷがオンすると、カレントミラー回路１０３へ、基準電流Ｉｓの代替電流として、定電流源ＩＧの電流Ｉａが供給される。したがって、定電流源ＩＧの電流Ｉａを、Ｉａ＝Ｉｓと設計しておけば、このときの出力電流Ｉｏｕｔを、外付け抵抗Ｒｅｘｔが正常接続されているときと同等の電流とすることができる。
【００３４】
このような本実施形態においても、外部端子１０２への外付け抵抗Ｒｅｘｔの接続にオープン不良が発生したときに、カレントミラー回路１０３へ基準電流Ｉｓと同等の代替電流Ｉａが供給され、外付け抵抗Ｒｅｘｔが正常接続されているときと同等の出力電流Ｉｏｕｔを得ることができる。
【００３５】
（第３の実施形態）
図６は、本発明の第３の実施形態に係る定電流回路の構成の例を示す回路である。第１の実施形態では、外部端子１０２へ向かって流れる電流の減少を検出することにより外部端子１０２のオープン不良を検出する例を示した。それに対して、本実施形態では、外部端子１０２の電圧の変化を検出することにより外部端子１０２のオープン不良の検出を行う例を示す。外部端子１０２の電圧変化の検出のために、本実施形態では、外部端子１０２に、オープン状態検出回路１Ａが接続される。
【００３６】
オープン状態検出回路１Ａは、外部端子１０２と電源電圧ＶＤＤ配線との間に接続されたプルアップ抵抗Ｒｐｕと、外部端子１０２の電圧を比較電圧Ｖｃと比較するコンパレータ１３と、コンパレータ１３の出力信号がクロック端子へ入力されるラッチ１２と、を有する。
【００３７】
コンパレータ１３は、非反転入力端子に外部端子１０２の電圧が印加され、反転入力端子に比較電圧Ｖｃが印加される。ここで、比較電圧Ｖｃは、基準電圧Ｖｒｅｆと電源電圧ＶＤＤとの間の電圧、すなわち、Ｖｒｅｆ＜Ｖｃ＜ＶＤＤに設定される。したがって、外部端子１０２への外付け抵抗Ｒｅｘｔの接続が正常で外部端子１０２の電圧が基準電圧Ｖｒｅｆであるときは、コンパレータ１３の出力はＬレベルである。
【００３８】
次に、外部端子１０２への外付け抵抗Ｒｅｘｔの接続にオープン不良が発生したときの動作について説明する。
【００３９】
外部端子１０２への外付け抵抗Ｒｅｘｔの接続にオープン不良が発生すると、コンパレータ１３の非反転入力端子の入力電圧は、プルアップ抵抗Ｒｐｕにより電源電圧ＶＤＤへと引き上げられ、比較電圧Ｖｃよりも高くなる。そのため、コンパレータ１３の出力は、ＬレベルからＨレベルへと変化する。その結果、ラッチ１２に電源電圧ＶＤＤがラッチされ、ラッチ１２の出力のオープン状態検出信号ＯＰＤがＨレベルとなる。
【００４０】
オープン状態検出信号ＯＰＤがＨレベルとなると、代替回路２のスイッチＳＷがオンし、内部抵抗Ｒｉｎｔが、外部端子１０２へ電気的に接続される。これにより、本実施形態においても、第１の実施形態と同様、外付け抵抗Ｒｅｘｔが正常接続されているときと同等の出力電流Ｉｏｕｔを得ることができる。
【００４１】
なお、本実施形態では、プルアップ抵抗Ｒｐｕに流れる電流がＮＭＯＳトランジスタＮ１１に流れる電流に合算されて基準電流Ｉｓとなる。したがって、カレントミラー回路１０３へ供給する電流へ及ぼすプルアップ抵抗Ｒｐｕの影響を少なくするために、プルアップ抵抗Ｒｐｕの抵抗値はできるだけ高くしておく。
【００４２】
（第４の実施形態）
図７は、本発明の第４の実施形態に係る定電流回路の構成の例を示す回路である。本実施形態は、第３の実施形態の代替回路２を、第２の実施形態で示した代替回路２Ａへ置換したものである。
【００４３】
本実施形態では、外部端子１０２への外付け抵抗Ｒｅｘｔの接続にオープン不良が発生して、オープン状態検出回路１Ａから出力されるオープン状態検出信号ＯＰＤがＨレベルとなると、代替回路２ＡのスイッチＳＷがオンし、定電流源ＩＧの電流が、カレントミラー回路１０３へ供給される。
【００４４】
そこで、第２の実施形態と同様、定電流源ＩＧの電流をＩａとして、Ｉａ＝Ｉｓと設計すれば、このときの出力電流Ｉｏｕｔを、外付け抵抗Ｒｅｘｔが正常接続されているときと同等の電流とすることができる。
【００４５】
（第５の実施形態）
上述の各実施形態では、外部端子１０２への外付け抵抗Ｒｅｘｔの接続に発生する不良がオープン不良である例を示したが、不良モードとしては、接触不良が発生する可能性もある。接触不良の場合、抵抗Ｒｅｘｔの接続状態が不安定で、一旦オープン状態とみなされた後に、再び接続状態に戻る場合がある。その場合、代替電流Ｉａの供給は不要となる。そこで、本実施形態では、このような接触不良モードにも対応可能な回路の例を示す。
【００４６】
図８は、本発明の第５の実施形態に係る定電流回路の構成の例を示す回路である。本実施形態は、第１の実施形態のオープン状態検出回路１をオープン状態検出回路１Ｂへ置換したものである。
【００４７】
オープン状態検出回路１Ｂは、オープン状態検出回路１の回路構成に対して、ＰＭＯＳトランジスタＰ１のドレイン端子に接続される電流復活検出回路１４を追加し、ラッチ１２を、リセット端子付きのラッチ１２Ａへ変更したものである。電流復活検出回路１４の出力が、ラッチ１２Ａのリセット端子へ入力される。
【００４８】
電流復活検出回路１４の出力は、外部端子１０２への外付け抵抗Ｒｅｘｔの接続が正常およびオープン状態であるときは、Ｈレベルである。しかし、一旦オープン状態となった後に外付け抵抗Ｒｅｘｔが再び接続されて、外部端子１０２へ基準電流Ｉｓが流れる状態が復活すると、電流復活検出回路１４の出力はＬレベルへ変化する。
【００４９】
次に、図９を参照しながら、オープン状態検出回路１Ｂの動作を説明する。
【００５０】
図９に示すように、一旦オープン状態となった後に外付け抵抗Ｒｅｘｔが再び接続されると、代替電流Ｉａに加えて、基準電流Ｉｓも流れるようになり、ＮＭＯＳトランジスタＮ１１に流れる電流は、その加算電流（Ｉａ＋Ｉｓ）となる。したがって、カレントミラー回路１０３のＰＭＯＳトランジスタＰ１１とミラー回路を構成するＰＭＯＳトランジスタＰ１のドレイン端子には、ミラー比を１とすると、カレントミラー回路１０３への供給電流と同じ電流（Ｉａ＋Ｉｓ）が流れる。
【００５１】
そこで、電流復活検出回路１４は、ＰＭＯＳトランジスタＰ１のドレイン端子に流れる電流を監視し、その電流がＩａから（Ｉａ＋Ｉｓ）へ変化したことを検出すると、その出力をＬレベルへと変化させる。
【００５２】
電流復活検出回路１４の出力がＬレベルへ変化すると、ラッチ１２Ａはリセット状態となり、ラッチ１２Ａの出力であるオープン状態検出信号ＯＰＤはＬレベルへ変化する。
【００５３】
オープン状態検出信号ＯＰＤがＬレベルへ変化すると、代替回路２のスイッチＳＷがオフし、カレントミラー回路１０３への代替電流Ｉａの供給は停止される。これにより、カレントミラー回路１０３へは基準電流Ｉｓのみが供給され、この基準電流Ｉｓに応じた出力電流Ｉｏｕｔが、カレントミラー回路１０３から出力される。
【００５４】
このような本実施形態によれば、外部端子１０２への外付け抵抗Ｒｅｘｔの接続状態が不安定であっても、常に一定の定電流を得ることができる。
【００５５】
なお、本実施形態では、実施形態１に対する置換例を示したが、他の実施形態に対しても、本実施形態と同様の置換を施すことができる。
【００５６】
以上説明した少なくとも１つの実施形態の定電流回路によれば、外付け抵抗の接続に不良が発生しても、正常な出力電流を得ることができる。
【００５７】
また、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。
【００５８】
例えば、ＭＯＳトランジスタの代わりに、素子の耐圧によってはバイポーラトランジスタを用いるようにしてもよい。また、コンパレータ１３とラッチ１２との間に、ノイズ除去用のフィルタを挿入するようにしてもよい
これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５９】
１、１Ａ、１Ｂ  オープン状態検出回路
２、２Ａ  代替回路
１１  電流減少検出回路
１２、１２Ａ  ラッチ
１３  コンパレータ
１４  電流復活検出回路
Ｐ１  ＰＭＯＳトランジスタ
Ｒｉｎｔ  内部抵抗
ＳＷ  スイッチ
ＩＧ  電流源
【図１】
2012119946.tif 000003
【図２】
2012119946.tif 000004
【図３】
2012119946.tif 000005
【図４】
2012119946.tif 000006
【図５】
2012119946.tif 000007
【図６】
2012119946.tif 000008
【図７】
2012119946.tif 000009
【図８】
2012119946.tif 000010
【図９】
2012119946.tif 000011