(57)【要約】【課題】画素回路動作において発光期間中の一時的消光動作の前後で発光輝度が変動することを防止する。【解決手段】画素回路の発光期間の発光動作のために、画素回路に対して所定電圧値の駆動電圧を印加して、発光素子に映像信号電圧に応じた輝度の発光を行わせる。このときにフリッカ改善のための一時的消光を行うが、そのためには発光期間中に、発光素子の両端電圧（アノード・カソード間電圧）が発光素子の閾値電圧となる電圧値の発光休止電圧Ｖmを印加する。【選択図】図７
2012013741.tif 000002
【特許請求の範囲】
【請求項１】
１サイクルの発光動作として、映像信号電圧の入力を行う非発光期間の動作と、発光素子の発光を行う発光期間の動作を行う画素回路であって、上記発光期間では、駆動電圧が与えられた状態で上記発光素子に上記映像信号電圧に応じた電流を流し、上記映像信号電圧に基づく階調の発光を行う画素回路が、マトリクス状に配置されて成る画素アレイと、
上記画素回路の発光動作のために上記画素回路に対して所定電圧値の上記駆動電圧を印加するとともに、上記発光期間中に、一時的に上記発光素子の発光を休止させるため、上記発光素子の両端電圧が上記発光素子の閾値電圧となる電圧値の発光休止電圧を印加する駆動制御スキャナと、
を備えた表示装置。
【請求項２】
上記画素回路は、
上記発光素子と、
ドレイン・ソース間に駆動電圧が印加されることでソース側に接続された上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う駆動トランジスタと、
導通されることで信号線に与えられた映像信号電圧を上記駆動トランジスタのゲートに入力するサンプリングトランジスタと、
上記駆動トランジスタのゲート・ソース間に接続され、入力された映像信号電圧を保持する保持容量と、
を有し、
さらに、
上記画素アレイ上で列状に配設される各信号線に、上記映像信号電圧を供給する信号セレクタと、
上記画素アレイ上で行状に配設される各書込制御線に走査パルスを与えて上記画素回路の上記サンプリングトランジスタを制御し、各画素回路への上記信号線からの上記映像信号電圧の入力を実行させる書込スキャナと、
を備え、
上記駆動制御スキャナは、上記画素アレイ上で行状に配設される各電源制御線に電源パルスを与えることで、上記画素回路の上記駆動トランジスタへの上記駆動電圧及び上記発光休止電圧の印加を行う請求項１に記載の表示装置。
【請求項３】
上記駆動制御スキャナは、上記画素回路の非発光期間に上記駆動トランジスタに印加する初期電圧と、上記駆動電圧と、上記発光休止電圧の３値のパルス電圧を、上記各電源制御線に与える請求項２に記載の表示装置。
【請求項４】
上記発光期間における上記駆動トランジスタのソースノードが、アノード及びカソードを備えた上記発光素子のアノードノードとされており、
上記駆動制御スキャナは、上記発光期間における上記駆動トランジスタのドレインノードに接続されている上記各電源制御線に与える上記発光休止電圧として、上記発光素子のアノード・カソード間電圧が上記発光素子の閾値電圧となる電圧を印加する請求項３に記載の表示装置。
【請求項５】
１サイクルの発光動作として、映像信号電圧の入力を行う非発光期間の動作と、発光素子の発光を行う発光期間の動作を行う画素回路であって、上記発光期間では、駆動電圧が与えられた状態で上記発光素子に上記映像信号電圧に応じた電流を流し、上記映像信号電圧に基づく階調の発光を行う画素回路が、マトリクス状に配置されて成る画素アレイを有する表示装置の表示駆動方法として、
上記画素回路の上記発光期間の発光動作のために、上記画素回路に対して所定電圧値の上記駆動電圧を印加するとともに、上記発光期間中に、一時的に上記発光素子の発光を休止させるため、上記発光素子の両端電圧が上記発光素子の閾値電圧となる電圧値の発光休止電圧を印加する表示駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素回路がマトリクス状に配置された画素アレイを有する表示装置と、その表示駆動方法であって、例えば発光素子として有機エレクトロルミネッセンス素子（有機ＥＬ素子）を用いた表示装置に関する。
【先行技術文献】
【特許文献】
【０００２】
【特許文献１】特開２００３−２５５８５６号公報
【特許文献２】特開２００３−２７１０９５号公報
【特許文献３】特開２００８−３０４４９１号公報
【背景技術】
【０００３】
例えば上記特許文献１，２にみられるように、有機ＥＬ素子を画素に用いた画像表示装置が開発されている。有機ＥＬ素子は自発光素子であることから、例えば液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が速いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能である（いわゆる電流制御型）。
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ：ＴＦＴ）によって制御するものである。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで表示パネルのフリッカ対策としては、例えば特許文献３に示されるように、１フレーム内の発光期間内で、一時的な消光を行わせ、結果として適切な期間長の２回以上の発光を実行させることが提案されている。
本発明では、このように発光期間中に消光期間を設ける駆動方式において、適切な発光動作が実行されるようにすることを目的とする。
【課題を解決するための手段】
【０００５】
本発明の表示装置は、１サイクル（例えば１フレーム）の発光動作として、映像信号電圧の入力を行う非発光期間の動作と、発光素子の発光を行う発光期間の動作を行う画素回路であって、上記発光期間では、駆動電圧が与えられた状態で上記発光素子に上記映像信号電圧に応じた電流を流し、上記映像信号電圧に基づく階調の発光を行う画素回路が、マトリクス状に配置されて成る画素アレイを有する。また上記画素回路の発光動作のために上記画素回路に対して所定電圧値の上記駆動電圧を印加するとともに、上記発光期間中に、一時的に上記発光素子の発光を休止させるため、上記発光素子の両端電圧が上記発光素子の閾値電圧となる電圧値の発光休止電圧を印加する駆動制御スキャナを備える。
【０００６】
例えば上記画回路は、上記発光素子と、ドレイン・ソース間に駆動電圧が印加されることでソース側に接続された上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う駆動トランジスタと、導通されることで信号線に与えられた映像信号電圧を上記駆動トランジスタのゲートに入力するサンプリングトランジスタと、上記駆動トランジスタのゲート・ソース間に接続され、入力された映像信号電圧を保持する保持容量とを有する。そして表示装置は、さらに、上記画素アレイ上で列状に配設される各信号線に、上記映像信号電圧を供給する信号セレクタと、上記画素アレイ上で行状に配設される各書込制御線に走査パルスを与えて上記画素回路の上記サンプリングトランジスタを制御し、各画素回路への上記信号線からの上記映像信号電圧の入力を実行させる書込スキャナとを備える。この構成において上記駆動制御スキャナは、上記画素アレイ上で行状に配設される各電源制御線に電源パルスを与えることで、上記画素回路の上記駆動トランジスタへの上記駆動電圧及び上記発光休止電圧の印加を行う。
例えば上記駆動制御スキャナは、上記画素回路の非発光期間に上記駆動トランジスタに印加する初期電圧と、上記駆動電圧と、上記発光休止電圧の３値のパルス電圧を、上記各電源制御線に与える。
また、上記発光期間における上記駆動トランジスタのソースノードが、アノード及びカソードを備えた上記発光素子のアノードノードとされており、上記駆動制御スキャナは、上記発光期間における上記駆動トランジスタのドレインノードに接続されている上記各電源制御線に与える上記発光休止電圧として、上記発光素子のアノード・カソード間電圧が上記発光素子の閾値電圧となる電圧を印加する。
【０００７】
本発明の表示駆動方法は、画素回路の上記発光期間の発光動作のために、上記画素回路に対して所定電圧値の上記駆動電圧を印加するとともに、上記発光期間中に、一時的に上記発光素子の発光を休止させるため、上記発光素子の両端電圧が上記発光素子の閾値電圧となる電圧値の発光休止電圧を印加する表示駆動方法である。
【０００８】
このような本発明では、画素回路は１サイクルの発光動作が非発光期間と発光期間の動作で行われる。非発光期間では、少なくとも画素回路への映像信号電圧の書込が行われ、発光期間には、その映像信号電圧に基づいた輝度の発光動作が行われる。
ここでフリッカ対策のため、発光期間中に一時的な消光を行わせる。つまり発光期間には継続した発光が２回以上行われるようにする。
このように発光期間中に一時的な消光期間を設けるために、一時的に駆動電圧印加を止めるが、本発明の場合、そのときに発光素子の両端電圧が発光素子の閾値電圧となる電圧値の発光休止電圧を印加するものとする。これにより一時的な消光の前後で発光素子に流れる電流が変動してしまうことを防止する。
【発明の効果】
【０００９】
本発明によれば、発光期間中に一時的に消光期間を設ける表示駆動方式において、消光の前後で発光素子に流れる電流量が変動することを防止でき、適切な発光動作を実現できる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態の表示装置の構成の説明図である。
【図２】実施の形態の画素回路の回路図である。
【図３】比較例Ｉの画素回路動作の説明図である。
【図４】分割発光を行う比較例IIの画素回路動作の説明図である。
【図５】比較例IIの一時的消光時の動作の説明図である。
【図６】比較例IIの一時的消光時の動作の説明図である。
【図７】実施の形態の画素回路の動作の説明図である。
【図８】実施の形態の画素回路のＤＳパルスの拡大図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態について次の順序で説明する。
［１．実施の形態の表示装置及び画素回路の構成］
［２．本発明に至る過程で考慮された画素回路動作（比較例Ｉ、II）］
［３．実施の形態の画素回路動作］
【００１２】
［１．表示装置及び画素回路の構成］
図１に実施の形態の有機ＥＬ表示装置の構成を示す。
この有機ＥＬ表示装置は、有機ＥＬ素子を発光素子とし、アクティブマトリクス方式で発光駆動を行う画素回路１０を含むものである。
図示のように、有機ＥＬ表示装置は、多数の画素回路１０が列方向と行方向（ｍ行×ｎ列）にマトリクス状に配列された画素アレイ２０を有する。なお、画素回路１０のそれぞれは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のいずれかの発光画素となり、各色の画素回路１０が所定規則で配列されてカラー表示装置が構成される。
【００１３】
各画素回路１０を発光駆動するための構成として、水平セレクタ１１、ドライブスキャナ１２、ライトスキャナ１３を備える。
また水平セレクタ１１により選択され、表示データとしての輝度信号の信号値（階調値）に応じた電圧を画素回路１０に供給する信号線ＤＴＬ１、ＤＴＬ２・・・ＤＴＬ（ｎ）が、画素アレイ上で列方向に配されている。信号線ＤＴＬ１、ＤＴＬ２・・・ＤＴＬ（ｎ）は、画素アレイ２０においてマトリクス配置された画素回路１０の列数分（ｎ列）だけ配される。
【００１４】
また画素アレイ２０上において、行方向に書込制御線ＷＳＬ１，ＷＳＬ２・・・ＷＳＬ（ｍ）、電源制御線ＤＳＬ１，ＤＳＬ２・・・ＤＳＬ（ｍ）が配されている。これらの書込制御線ＷＳＬ及び電源制御線ＤＳＬは、それぞれ、画素アレイ２０においてマトリクス配置された画素回路１０の行数分（ｍ行）だけ配される。
【００１５】
書込制御線ＷＳＬ（ＷＳＬ１〜ＷＳＬ（ｍ））はライトスキャナ１３により駆動される。
ライトスキャナ１３は、設定された所定のタイミングで、行状に配設された各書込制御線ＷＳＬ１〜ＷＳＬ（ｍ）に順次、走査パルスＷＳ（ＷＳ１，ＷＳ２・・・ＷＳ（ｍ））を供給して、画素回路１０を行単位で線順次走査する。
【００１６】
電源制御線ＤＳＬ（ＤＳＬ１〜ＤＳＬ（ｍ））はドライブスキャナ１２により駆動される。ドライブスキャナ１２は、ライトスキャナ１３による線順次走査に合わせて、行状に配設された各電源制御線ＤＳＬ１〜ＤＳＬ（ｍ）に電源パルスＤＳ（ＤＳ１，ＤＳ２・・・ＤＳ（ｍ））を供給する。電源パルスＤＳ（ＤＳ１，ＤＳ２・・・ＤＳ（ｍ））は駆動電圧Ｖｃｃと、初期電圧Ｖｉｎｉと、発光休止電圧Ｖｍの３値に切り替わるパルス電圧とされる。
なおドライブスキャナ１２，ライトスキャナ１３は、クロックｃｋ及びスタートパルスｓｐに基づいて、電源パルスＤＳ、走査パルスＷＳのタイミングを設定する。
【００１７】
水平セレクタ１１は、ライトスキャナ１３による線順次走査に合わせて、列方向に配された信号線ＤＴＬ１、ＤＴＬ２・・・に対して、画素回路１０に対する入力信号としての信号線電圧を供給する。本実施の形態では、水平セレクタ１１は、各信号線に対し信号線電圧として、閾値補正に用いる基準電圧Ｖｏｆｓと、映像データによる階調に応じた電圧である映像信号電圧Ｖｓｉｇとを時分割で供給する。
【００１８】
なお、本実施の形態の表示装置においては、本発明請求項でいう駆動制御スキャナの例がドライブスキャナ１２であり、信号セレクタの例が水平セレクタ１１であり、書込スキャナの例がライトスキャナ１３である。
【００１９】
図２に実施の形態の画素回路１０の構成例を示している。この画素回路１０が、図１の構成における画素回路１０のようにマトリクス配置される。
なお、図２では簡略化のため、信号線ＤＴＬと、書込制御線ＷＳＬ及び電源制御線ＤＳＬが交差する部分に配される１つの画素回路１０のみを示している。
【００２０】
この画素回路１０は、発光素子である有機ＥＬ素子１と、保持容量Ｃｓと、サンプリングトランジスタＴｓと、駆動トランジスタＴｄを有して構成される。なお容量Ｃｏｌｅｄは有機ＥＬ素子１の寄生容量である。
サンプリングトランジスタＴｓ、駆動トランジスタＴｄは、ｎチャネルの薄膜トランジスタ（ＴＦＴ）で構成されている。
【００２１】
保持容量Ｃｓは、一方の端子が駆動トランジスタＴｄのソース（ノードＮＤ２）に接続され、他方の端子が同じく駆動トランジスタＴｄのゲート（ノードＮＤ１）に接続されている。
駆動トランジスタＴｄのドレインは当該画素回路１０の行に対応する電源制御線ＤＳＬに接続されている。電源制御線ＤＳＬと駆動トランジスタＴｄの接続点をノードＮＤ３とする。
画素回路１０の発光素子は例えばダイオード構造の有機ＥＬ素子１とされ、アノードとカソードを備えている。有機ＥＬ素子１のアノードは駆動トランジスタＴｄのソースに接続され、カソードは所定の配線（カソード電圧Ｖｃａｔ）に接続されている。
【００２２】
サンプリングトランジスタＴｓは、そのソース・ドレインが信号線ＤＴＬと駆動トランジスタＴｄのゲート（ノードＮＤ１）の間で直列接続されている。
従って、サンプリングトランジスタＴｓが導通したときに、駆動トランジスタＴｄのゲートに信号線ＤＴＬの信号線電圧（映像信号電圧Ｖｓｉｇ／基準電圧Ｖｏｆｓ）が入力される構成となっている。
このサンプリングトランジスタＴｓのゲートは、当該画素回路１０の行に対応する書込制御線ＷＳＬに接続されている。
【００２３】
有機ＥＬ素子１の発光駆動は、基本的には次のようになる。
信号線ＤＴＬに映像信号電圧Ｖｓｉｇが印加されたタイミングで、サンプリングトランジスタＴｓが、書込制御線ＷＳＬを介してライトスキャナ１３から与えられる走査パルスＷＳによって導通される。これにより信号線ＤＴＬからの映像信号電圧Ｖｓｉｇが保持容量Ｃｓに書き込まれる。
【００２４】
駆動トランジスタＴｄは、ドライブスキャナ１２によって駆動電圧Ｖｃｃが与えられている電源制御線ＤＳＬからの電流供給により電流Ｉｄｓを有機ＥＬ素子１に流し、有機ＥＬ素子１を発光させる。
このとき電流Ｉｄｓは、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じた値（保持容量Ｃｓに保持された電圧に応じた値）となり、有機ＥＬ素子１はその電流値に応じた輝度で発光する。
つまりこの画素回路１０の場合、保持容量Ｃｓに信号線ＤＴＬからの映像信号電圧Ｖｓｉｇを書き込むことによって、駆動トランジスタＴｄのゲート印加電圧を変化させ、これにより有機ＥＬ素子１に流れる電流値をコントロールして発光の階調を得る。
【００２５】
駆動トランジスタＴｄは、常に飽和領域で動作するように設計されているので、駆動トランジスタＴｄは次の式１に示した値を持つ定電流源となる。
Ｉｄｓ＝（１／２）・μ・（Ｗ／Ｌ）・Ｃｏｘ・（Ｖｇｓ−Ｖｔｈ）2・・・（式１）
但し、Ｉｄｓは飽和領域で動作するトランジスタのドレイン・ソース間に流れる電流、μは移動度、Ｗはチャネル幅、Ｌはチャネル長、Ｃｏｘはゲート容量、Ｖｔｈは駆動トランジスタＴｄの閾値電圧を表している。
この式１から明らかな様に、飽和領域ではドレイン電流Ｉｄｓはゲート・ソース間電圧Ｖｇｓによって制御される。駆動トランジスタＴｄは、ゲート・ソース間電圧Ｖｇｓが一定に保持される為、定電流源として動作し、有機ＥＬ素子１を一定の輝度で発光させることができる。
【００２６】
このように基本的には、各フレーム期間において、画素回路１０に映像信号電圧（階調値）Ｖｓｉｇが保持容量Ｃｓに書き込まれる動作が行われ、これにより表示すべき階調に応じて駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓが決まる。
そして駆動トランジスタＴｄは飽和領域で動作することで有機ＥＬ素子１に対して定電流源として機能し、ゲート・ソース間電圧Ｖｇｓに応じた電流を有機ＥＬ素子１に流すことで、各フレーム期間に有機ＥＬ素子１では映像信号の階調値に応じた輝度の発光が行われる。
【００２７】
［２．本発明に至る過程で考慮された画素回路動作（比較例Ｉ、II）］
ここで、本発明の理解のため、比較例Ｉとして基本的な画素回路１０の動作について説明する。これは、各画素回路１０の駆動トランジスタＴｄの閾値、移動度のばらつきによるユニフォミティ劣化を補償するための閾値補正動作、移動度補正動作を含む回路動作である。
【００２８】
なお画素回路動作においては、閾値補正動作、移動度補正動作自体は、従来より行われているが、この必要性について簡単に説明しておく。
例えばポリシリコンＴＦＴ等を用いた画素回路では、駆動トランジスタＴｄの閾値電圧Ｖｔｈや、駆動トランジスタＴｄのチャネルを構成する半導体薄膜の移動度μが経時的に変化することがある。また製造プロセスのバラツキによって閾値電圧Ｖｔｈや移動度μのトランジスタ特性が画素毎に異なったりする。
駆動トランジスタＴｄの閾値電圧や移動度が画素毎に異なると、画素毎に駆動トランジスタＴｄに流れる電流値にばらつきが生じる。このため仮に全画素回路１０に同一の映像信号値（映像信号電圧Ｖｓｉｇ）を与えたとしても、有機ＥＬ素子１の発光輝度に画素毎のバラツキが生じ、その結果、画面のユニフォミティ（一様性）が損なわれる。
このことから、画素回路動作においては、閾値電圧Ｖｔｈや移動度μの変動に対する補正機能を持たせるようにしている。
【００２９】
図３に画素回路１０の発光サイクル（各フレーム期間）の動作のタイミングチャートを示す。
図３では、水平セレクタ１１が信号線ＤＴＬに与える信号線電圧を示している。この動作例の場合、水平セレクタ１１は信号線電圧として、１水平期間（１Ｈ）に、単一の所定の電圧値としての閾値補正基準電圧Ｖｏｆｓと、映像信号電圧Ｖｓｉｇとしてのパルス電圧を信号線ＤＴＬに与える。
また図３には、書込制御線ＷＳＬを介してライトスキャナ１３によってサンプリングトランジスタＴｓのゲートに与えられる走査パルスＷＳを示している。ｎチャネルのサンプリングトランジスタＴｓは、走査パルスＷＳがＨレベルとされることで導通され、走査パルスＷＳがＬレベルとされることで非導通となる。
また図３には、電源制御線ＤＳＬを介してドライブスキャナ１２から供給される電源パルスＤＳを示している。電源パルスＤＳとしては駆動電圧Ｖｃｃ又は初期電圧Ｖｉｎｉが与えられる。
また図３には、図２に示したノードＮＤ１、ＮＤ２の電圧として、駆動トランジスタＴｄのゲート電圧Ｖｇとソース電圧Ｖｓの変化を示している。
【００３０】
図３のタイミングチャートにおける時点ｔｓは、発光素子である有機ＥＬ素子１が発光駆動される１サイクル、例えば画像表示の１フレーム期間の開始タイミングとなる。
この時点ｔｓに至る前は、前フレームの発光が行われている。
即ち、有機ＥＬ素子１の発光状態は、電源パルスＤＳが駆動電圧Ｖｃｃであり、サンプリングトランジスタＴｓがオフした状態である。この時、駆動トランジスタＴｄは飽和領域で動作するように設定されているため、有機ＥＬ素子１に流れる電流Ｉｄｓは駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じて、上述した式１に示される値となる。
【００３１】
時点ｔｓで今回のフレームの発光のための動作が開始される。
時点ｔｓから次の時点ｔｓまでが、例えば１フレーム期間として、画素回路１０で１サイクルの発光動作が行われる期間となる。
この１サイクルの期間は、非発光期間と発光期間に大別される。この図３では、期間ＬＴ１，ＬＴ２，ＬＴ３が非発光期間であり、期間ＬＴ４が発光期間となる。
【００３２】
期間ＬＴ１として、消光及び閾値補正のための準備が行われる。
まず電源パルスＤＳ＝初期電圧Ｖｉｎｉとされる。
このとき、初期電圧Ｖｉｎｉが有機ＥＬ素子１の閾値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和よりも小さい、つまりＶｉｎｉ ≦Ｖｔｈｅｌ＋Ｖｃａｔであることで、有機ＥＬ素子１は消光し、非発光期間が開始される。このとき電源制御線ＤＳＬが駆動トランジスタＴｄのソースとなる。また有機ＥＬ素子１のアノード（ノードＮＤ２）は初期電圧Ｖｉｎｉに充電される。
また駆動トランジスタＴｄのゲート電圧（ノードＮＤ１）は、ソース電圧の低下に応じて低下する。
【００３３】
一定期間後、閾値補正のための準備が行われる
即ち、信号線ＤＴＬの電圧が閾値補正基準電圧Ｖｏｆｓである時に、走査パルスＷＳがＨレベルとされ、サンプリングトランジスタＴｓがオンとされる。このため駆動トランジスタＴｄのゲート（ノードＮＤ１）は閾値補正基準電圧Ｖｏｆｓとなる。
駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓ＝Ｖｏｆｓ−Ｖｉｎｉとなる。
このＶｏｆｓ−Ｖｉｎｉが駆動トランジスタＴｄの閾値電圧Ｖｔｈよりも大きくないと閾値補正動作を行うことができないために、Ｖｏｆｓ−Ｖｉｎｉ＞Ｖｔｈとなるように、初期電圧Ｖｉｎｉ、基準電圧Ｖｏｆｓが設定されている。
即ち閾値補正の準備として、駆動トランジスタのゲート・ソース間電圧が、その閾値電圧Ｖｔｈよりも十分広げられることになる。
【００３４】
続いて期間ＬＴ２として閾値補正（Ｖｔｈ補正）が行われる。
即ち、信号線電圧が閾値補正基準電圧Ｖｏｆｓとなっている間、ライトスキャナ１３は走査パルスＷＳのＨレベルを維持する。そしてドライブスキャナ１２が電源パルスＤＳを駆動電圧Ｖｃｃとする。
この場合、有機ＥＬ素子１のアノード（ノードＮＤ２）が駆動トランジスタＴｄのソースとなり電流が流れる。このため、駆動トランジスタＴｄのゲート（ノードＮＤ１）は閾値補正基準電圧Ｖｏｆｓに固定されたまま、ソースノード（ノードＮＤ２）が上昇する。
有機ＥＬ素子１のアノード電圧（ノードＮＤ２の電圧）が、Ｖｃａｔ＋Ｖｔｈｅｌ（有機ＥＬ素子１の閾値電圧）以下である限り、駆動トランジスタＴｄの電流は保持容量Ｃｓと寄生容量Ｃｏｌｅｄ及び補助容量Ｃｓｕｂを充電するために使われる。有機ＥＬ素子１のアノード電圧がＶｃａｔ＋Ｖｔｈｅｌ以下である限りとは、有機ＥＬ素子１のリーク電流が駆動トランジスタＴｄに流れる電流よりもかなり小さいという意味である。
このためノードＮＤ２の電圧（駆動トランジスタＴｄのソース電圧）は、時間と共に上昇してゆく。
【００３５】
この閾値補正は、駆動トランジスタＴｄのゲート・ソース間電圧を閾値電圧Ｖｔｈとする動作である。従って駆動トランジスタＴｄのゲート・ソース間電圧が閾値電圧Ｖｔｈとなるまで、駆動トランジスタＴｄのソース電圧が上昇される。
一定時間経過すると、駆動トランジスタＴｄのゲート・ソース間電圧が閾値電圧Ｖｔｈとなる。
なお、この例では閾値補正動作を１回行うものとしているが、駆動トランジスタＴｄのゲート・ソース間電圧が閾値電圧Ｖｔｈとなる時間を確保するため、閾値補正動作が分割して複数回行われることもある。
【００３６】
期間ＬＴ２の終了時点で、駆動トランジスタＴｄのゲート・ソース間電圧が閾値電圧Ｖｔｈとなった時、ソース電圧（ノードＮＤ２：有機ＥＬ素子１のアノード電圧）＝Ｖｏｆｓ−Ｖｔｈ≦Ｖｃａｔ＋Ｖｔｈｅｌとなっている。（Ｖｃａｔはカソード電圧、Ｖｔｈｅｌは有機ＥＬ素子１の閾値電圧）
このとき、ライトスキャナ１３は走査パルスＷＳをＬレベルとし、サンプリングトランジスタＴｓがオフとなって閾値補正動作が完了する。
【００３７】
その後、信号線電圧が映像信号電圧Ｖｓｉｇとなっている期間ＬＴ３に、ライトスキャナ１３が走査パルスＷＳをＨレベルとし、映像信号電圧Ｖｓｉｇの書込及び移動度補正が行われる。即ち駆動トランジスタＴｄのゲートに映像信号電圧Ｖｓｉｇが入力される。
【００３８】
駆動トランジスタＴｄのゲート電圧は映像信号電圧Ｖｓｉｇの電圧となるが、電源制御線ＤＳＬが駆動電圧Ｖｃｃとなっていることで電流が流れ、ソース電圧は時間とともに上昇してゆく。
このとき、駆動トランジスタＴｄのソース電圧が有機ＥＬ素子１の閾値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和を越えなければ、駆動トランジスタＴｄの電流は保持容量Ｃｓと寄生容量Ｃｏｌｅｄ及び補助容量Ｃｓｕｂを充電するのに使用される。つまり有機ＥＬ素子１のリーク電流が駆動トランジスタＴｄに流れる電流よりもかなり小さければという条件である。
そしてこのときは、駆動トランジスタＴｄの閾値補正動作は完了しているため、駆動トランジスタＴｄが流す電流は移動度μを反映したものとなる。
具体的にいうと、移動度が大きいものはこの時の電流量が大きく、ソースの上昇も早い。逆に移動度が小さいものは電流量が小さく、ソースの上昇は遅くなる。
これによって、走査パルスＷＳがＨレベルとなる期間ＬＴ４として、サンプリングトランジスタＴｓがオンしてから、駆動トランジスタＴｄのソース電圧Ｖｓは上昇し、サンプリングトランジスタＴｓがオフしたときには、ソース電圧Ｖｓは移動度μを反映した電圧となる。駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓは移動度を反映して小さくなり、一定時間経過後に完全に移動度を補正する電圧となる。
【００３９】
このように映像信号電圧Ｖｓｉｇ書込及び移動度補正を行った後、ゲート・ソース間電圧Ｖｇｓを確定させ、ブートストラップ、発光状態へと移行する。
即ち走査パルスＷＳをＬレベルとしてサンプリングトランジスタＴｓをオフして書き込みが終了し、有機ＥＬ素子１を発光させる。
この場合、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じた電流Ｉｄｓが流れ、ノードＮＤ２の電圧は、有機ＥＬ素子１にその電流が流れる電圧まで上昇し、有機ＥＬ素子１は発光する。このときサンプリングトランジスタＴｓがオフであり、ノードＮＤ２の電圧の上昇と同時に駆動トランジスタＴｄのゲート（ノードＮＤ１）も同様に上昇するため、ゲート・ソース間電圧Ｖｇｓは一定に保たれたままである。(ブートストラップ動作)
このように期間ＬＴ４としての発光期間が開始されることとなる。そして次のフレームの開始時点ｔｓまで有機ＥＬ素子１の発光が継続される。
【００４０】
このように画素回路１０は１フレーム期間における１サイクルの発光駆動動作として、閾値補正動作及び移動度補正動作を含んで、有機ＥＬ素子１の発光のための動作が行われる。
閾値補正動作によって各画素回路１０での駆動トランジスタＴｄの閾値電圧Ｖｔｈのバラツキや、経時変動による閾値電圧Ｖｔｈ変動などに関わらず、信号電圧Ｖｓｉｇに応じた電流を有機ＥＬ素子１に与えることができる。つまり製造上或いは経時変化による閾値電圧Ｖｔｈのバラツキをキャンセルして、画面上に輝度ムラ等を発生させずに高画質を維持できる。
また、駆動トランジスタＴｄの移動度によってもドレイン電流は変動するため、画素回路１０毎の駆動トランジスタＴｄの移動度のバラツキにより画質が低下するが、移動度補正により、駆動トランジスタＴｄの移動度の大小に応じてソース電圧Ｖｓが得られる。結果として各画素回路１０の駆動トランジスタＴｄの移動度のバラツキを吸収するようなゲート・ソース間電圧Ｖｇｓに調整されるため、移動度のバラツキによる画質低下も解消される。
【００４１】
なお、図３では図示及び説明の簡略化のため、閾値補正を１回で行う例を述べたが、上述のように複数回分割して閾値補正を行うこともある。その場合、図３の期間ＬＴ３として示す映像信号電圧Ｖｓｉｇの書込を行う前に、信号線ＤＴＬの電圧が基準電圧Ｖｏｆｓのときに、走査パルスＷＳをオンとする動作を複数回行うこととなる。
１サイクルの画素回路動作内で閾値補正動作を分割して複数回行うのは、表示装置の高速化（高周波数化）の要請による。
高フレームレート化が進むことで、画素回路の動作時間が相対的に短くなっていくため、連続的な閾値補正期間（信号線電圧＝基準電圧Ｖｏｆｓの期間）を確保することが難しくなる。その場合、時分割的に閾値補正動作を行うことで閾値補正期間として必要な期間を確保して、駆動トランジスタＴｄのゲート・ソース間電圧を閾値電圧Ｖｔｈに収束させるようにする。
なお、閾値補正動作を複数回行う場合もあるのは、後述する図４，図７の動作例でも同様である。
【００４２】
ところで、図３の比較例Ｉでは、発光期間において継続して有機ＥＬ素子１を発光させている。１フレーム期間内に非発光期間と発光期間を設ける場合、フリッカを改善させるために発光期間長を適正に設定することが望ましい。
そこで図４の比較例IIとして示すように、発光期間内に一時的に発光を休止させる発光休止期間を設けるようにすることが提案された。
図４において期間ＬＴ１，ＬＴ２，ＬＴ３の動作は図３と同様である。この図４では発光期間内を、期間ＬＴ４ａ、ＬＴ５、ＬＴ４ｂに分け、期間ＬＴ４ａ、ＬＴ４ｂは実際に有機ＥＬ素子１が発光している期間で、期間ＬＴ５は発光が休止されている期間としている。なお、このように１サイクル内で発光動作を休止を挟んで分割して実行させる駆動方式を、説明上「分割発光駆動」ということとする。
【００４３】
発光期間内に一時的に発光を休止させるために、期間ＬＴ５でドライブスキャナ１２は電源パルスＤＳを一時的に初期電圧Ｖｉｎｉに落とすようにしている。
これによりノードＮＤ１，ＮＤ２の電圧が低下し、有機ＥＬ素子１に電流が流れなくなる状態となって発光が休止される。一定時間後、ドライブスキャナ１２は電源パルスＤＳを再び駆動電圧Ｖｃｃとし、発光を再開させる。
【００４４】
例えばこのように分割発光動作を行わせることでフリッカ対策が可能となる。しかし、このような分割発光動作において、当然期間ＬＴ４ａ，ＬＴ４ｂの発光輝度は同一輝度であるべきところ、以下に述べるように、期間ＬＴ４ｂでの発光輝度が低下してしまうという点が指摘されることとなった。
【００４５】
図５，図６を用いて、期間ＬＴ５の発光休止前後での駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓの変移を考察する。なお説明上、期間ＬＴ５の開始前のゲート・ソース間電圧を「Ｖｇｓ」、期間ＬＴ５の後のゲート・ソース間電圧を「Ｖｇｓ’」と表記する。
【００４６】
図５（ａ）は、発光休止を行う期間ＬＴ５の前後での電源パルスＤＳの波形を拡大して示している。
この例では、駆動電圧Ｖｃｃ＝２０Ｖ、初期電圧Ｖｉｎｉ＝−１０Ｖとする。
また図５（ｂ）（ｃ）及び図６（ａ）（ｂ）（ｃ）には、画素回路１０の一部を示している。
期間ＬＴ５の前、つまり期間ＬＴ４ａで発光しているときの駆動トランジスタＴｄのゲート電圧Ｖｇ＝１０Ｖ、ソース電圧Ｖｓ＝５Ｖとし、ゲート・ソース間電圧Ｖｇｓ＝５Ｖであったとする。
【００４７】
ここで前提として駆動トランジスタＴｄの動作点毎のノードＮＤ１−ＮＤ３間の寄生容量を考える。
図５（ｂ）のようにノードＮＤ３が駆動トランジスタＴｄのドレイン、ノードＮＤ２がソースとなる場合、寄生容量はＣｇｄであり、金属のオーバーラップ容量しか見えない為、容量値は小さい（容量小）。
一方、図５（ｃ）のように、ノードＮＤ２が駆動トランジスタＴｄのドレイン、ノードＮＤ３がソースとなる場合、寄生容量はＣｇｓとなる。この時，寄生容量の値は大きくなる（容量大）。
【００４８】
図５（ａ）に示すように、ドライブスキャナ１２は期間ＬＴ５において電源パルスＤＳを初期電圧Ｖｉｎｉとする。例えば電源パルスＤＳを駆動電圧Ｖｃｃ＝２０Ｖから初期電圧Ｖｉｎｉ＝−１０に下げる。
ここで、２０Ｖから−１０Ｖに下げる過程として、図５（ａ）の期間ＳＰ１はノードＮＤ３が２０Ｖから５Ｖに落ちるまでの期間としている。
また、期間ＳＰ２はノードＮＤ３が５Ｖから−１０Ｖに落ちる期間としている。
期間ＳＰ３はノードＮＤ３が−１０Ｖとなっている期間としている。
期間ＳＰ４はノードＮＤ３が−１０Ｖから−８．６５Ｖに上がる期間としている。
期間ＳＰ５はノードＮＤ３が−８．６５Ｖから２０Ｖに上がる期間としている。
【００４９】
まず期間ＳＰ１として、ノードＮＤ３が２０Ｖから５Ｖに落ちる際の駆動トランジスタＴｄの動作点を考察する。
この場合、図５（ｂ）のように、駆動トランジスタＴｄの動作点は電圧関係からＮＤ３：ドレイン、ＮＤ２：ソースとなり、前述のように容量小となる。ノードＮＤ１−ＮＤ２間の電圧は５Ｖである。
【００５０】
次に期間ＳＰ２でノードＰＮＤ３が５Ｖ以下になるとドレイン、ソースが逆転する。すなわち図５（ｃ）のように、ＮＤ３：ソース、ＮＤ２：ドレインとなり、カップリングに寄与する寄生容量は飽和駆動の駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓとなる。チャネル形成時のＮＤ３−ＮＤ２間寄生容量は「容量大」となり電源パルスＤＳが５Ｖから―１０Ｖに至る期間ＳＰ２は、期間ＳＰ１に比べてカップリング電圧が沢山入る。このカップリングによりノードＮＤ１＝８．５Ｖ、ノードＮＤ２＝４．８５Ｖとなると仮定する。ノードＮＤ１−ＮＤ２間の電圧は３．６５Ｖとなる。
【００５１】
次に期間ＳＰ３として、電源パルスＤＳが−１０Ｖまで落ちきると、ノードＮＤ１はＮＤ１−ＮＤ３＝Ｖｔｈ（閾値電圧）となる電圧になる。Ｖｔｈ＝５Ｖとすると図６（ａ）に示すように、ノードＮＤ１は８．５Ｖから−５Ｖとなる。
この時ノードＮＤ２は保持容量Ｃｓを介してノードＮＤ１の変動を受けて、４．８５Ｖから−８．６５Ｖとなる。この時のノードＮＤ１−ＮＤ２間の電圧は３．６５Ｖである。
【００５２】
期間ＳＰ４として、電源パルスＤＳが立ち上がる際には、まずノードＮＤ３が−１０Ｖから−８．６５Ｖに至るまでは、図６（ｂ）に示すように寄生容量はＣｇｓ、つまり「容量大」となり、ノードＮＤ１は−５Ｖから−４．８７Ｖとなる。
【００５３】
期間ＳＰ５として、ノードＮＤ３が−８．６５Ｖを越えて２０Ｖに至る期間は、図６（ｃ）に示すように、駆動トランジスタＴｄのＰソース、ドレインが反転し、寄生容量はＣｇｄ、つまり「容量小」となる。このときノードＮＤ１は−４．８７Ｖから８．２８Ｖとなり、ノードＮＤ２は−８．６５Ｖから４．５Ｖとなる。すなわち発光休止後のゲート・ソース間電圧Ｖｇｓ’（ノードＮＤ１−ＮＤ２間の電圧）＝３．７８Ｖとなる。
つまり期間ＬＴ４ａの発光時には、ゲート・ソース間電圧Ｖｇｓ＝５Ｖであったことに対し、期間ＬＴ４ｂで発光を再開するときは、ゲート・ソース間電圧Ｖｇｓ’＝３．７８Ｖとなってしまう。
【００５４】
このように電源パルスＤＳの立ち下がり／立ち上がりで寄生容量の見え方が異なる。すなわち立ち下がりのカップリングの方が立ち上がりのカップリングより大きく見え、よって発光休止後のゲート・ソース間電圧Ｖｇｓ’が休止前のゲート・ソース間電圧Ｖｇｓよりも小さくなってしまう。このような現象により分割発光駆動では発光休止後に有機ＥＬ素子１に流れる電流が低下してしまい、発光輝度が低くなる。
図４には、期間ＬＴ４ｂのノードＮＤ１の電圧が、本来、破線で示すレベルであるところ、実線のように期間ＬＴ４ａに比べて低下していることを示している。
【００５５】
［３．実施の形態の画素回路動作］
そこで本実施の形態では、分割発光駆動を行う際に、上記のようなカップリングの見え方によるゲート・ソース間電圧Ｖｇｓの変動を避け、期間ＬＴ４ａ，ＬＴ４ｂでの各発光の際に同一の輝度による発光が保たれるようにする。
【００５６】
本実施の形態の駆動波形を図７に示す。
図７において、基本的な動作は図３、図４と同様である。
即ち、時点ｔｓから次の時点ｔｓまでの１フレーム期間の１サイクルの動作として非発光期間と発光期間が設けられる。期間ＬＴ１，ＬＴ２，ＬＴ３が非発光期間であり、期間ＬＴ４ａ以降が発光期間となる。
そして重複説明は避けるが、期間ＬＴ１で消光及び閾値補正の準備、期間ＬＴ２で閾値補正動作、期間ＬＴ３で映像信号電圧Ｖｓｉｇの書込及び移動度補正が行われ、その後、期間ＬＴ４ａの発光が行われる。
そしてこの例は図４と同様に分割発光駆動が行われ、期間ＬＴ４ａの後、期間ＬＴ５で一時的に発光が休止され、期間ＬＴ４ｂで発光が再開される。即ちフリッカ対策のため、発光期間中に一時的な発光休止させる。
【００５７】
上記図４の場合は、期間ＬＴ５においてドライブスキャナ１２は電源パルスＤＳを初期電圧Ｖｉｎｉにまで落とすこととしたが、本実施の形態の場合、期間ＬＴ５において、ドライブスキャナ１２が電源パルスＤＳを発光休止電圧Ｖｍとする。
【００５８】
図８に期間ＬＴ５の前後の電源パルスＤＳを拡大して示す。なお図８では破線で上記比較例IIの場合を参考のために示している。
例えば上記図５で述べた前提を踏まえたうえで、発光休止電圧Ｖｍ＝５Ｖとする。
すると、期間ＬＴ５で電源パルスＤＳが２０Ｖから５Ｖまで下がるときと、発光休止電圧Ｖｍ＝５Ｖが継続しているときと、さらに再び２０Ｖにまで上がるときは、いずれも画素回路１０は図５（ｂ）の状態となっている。
つまり、電源パルスＤＳを初期電圧Ｖｉｎｉまでは下げず、適切な発光休止電圧Ｖｍまで下げるようにすることで、電源パルスＤＳの立ち下がり／立ち上がりに見える寄生容量が共に「容量小」で統一され、カップリング量が等しくなる。結果として、発光休止の前後でノードＮＤ１，ＮＤ２は変動せず、期間ＬＴ４ｂでは期間ＬＴ４ａと同じゲート・ソース間電圧Ｖｇｓとなる。つまり同じ電流を有機ＥＬ素子１に流すことができ、発光輝度の低下を生じさせないようにできる。
【００５９】
発光休止電圧Ｖｍは、有機ＥＬ素子１の駆動電圧付近とすればよい。より具体的には、本例の画素回路構成の場合、有機ＥＬ素子１の両端電圧（アノード・カソード間電圧）が有機ＥＬ素子１の閾値電圧Ｖｔｈｅｌとなる電圧値とすればよい。換言すれば、ノードＮＤ２（有機ＥＬ素子１のアノード）が、閾値電圧Ｖｔｈｅｌ＋カソード電圧Ｖｃａｔとなればよく、本例の回路構成の場合、ノードＮＤ２の電圧は、電源パルスＤＳの電圧となるため、発光休止電圧Ｖｍ＝Ｖｔｈｅｌ＋Ｖｃａｔとすればよい。
つまり、ノードＮＤ２の電圧が、有機ＥＬ素子１に電流が流れなくなり発光を停止させる電圧値となるとともに、期間ＬＴ５内に、ノードＮＤ２が駆動トランジスタＴｄのドレインとなることがない電圧であればよいということである。
【００６０】
以上のように本実施の形態では、ドライブスキャナ１２は、１サイクルの発光動作において駆動トランジスタＴｄに対して初期電圧Ｖｉｎｉと、駆動電圧Ｖｃｃと、発光休止電圧のＶｍの３値のパルス電圧を、各電源制御線ＤＳＬに与えるようにする。特に分割発光駆動として発光休止させるときは、発光休止電圧Ｖｍを駆動トランジスタＴｄに印加する。
この発光休止電圧Ｖｍが上記のような適切な電圧値とされていることで、発光休止前後で駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓを変動させず、各分割発光時に有機ＥＬ素子１の発光輝度を変動させないようにできる。
即ちフリッカ対策としての分割発光駆動において、適切な発光動作を実現できる。
【００６１】
以上、実施の形態について説明したが、本発明は上記例に限定されるものではない。
画素回路１０の構成は図２に限定されない。また回路構成によっては、必ずしも電源パルスＤＳの電圧が直接有機ＥＬ素子１のアノードに印加されるものとなるわけではないが、いずれにしても、発光休止電圧Ｖｍは、有機ＥＬ素子１のアノードノードが、或る所定の電位とされ、有機ＥＬ素子１のアノード・カソード間電圧がその閾値電圧となるように設定されればよい。
また図７では分割発光駆動として、発光期間中に１回の発光休止を挟んで２回の発光が行われる例を示したが、発光期間中に２回以上の発光休止を行う場合もある。その場合も、各発光休止の際に、ドライブスキャナ１２が電源パルスＤＳを発光休止電圧Ｖｍとすればよい。
【符号の説明】
【００６２】
１  有機ＥＬ素子、１０  画素回路、１１  水平セレクタ、１２  ドライブスキャナ、１３  ライトスキャナ、２０  画素アレイ部、Ｃｓ  保持容量、Ｔｓ  サンプリングトランジスタ、Ｔｄ  駆動トランジスタ
【図１】
2012013741.tif 000003
【図２】
2012013741.tif 000004
【図３】
2012013741.tif 000005
【図４】
2012013741.tif 000006
【図５】
2012013741.tif 000007
【図６】
2012013741.tif 000008
【図７】
2012013741.tif 000009
【図８】
2012013741.tif 000010