(57)【要約】【課題】ＳＯＩ基板１０を用い、かつ誘電体が埋め込まれたトレンチ５を有していても、ＳＯＩ活性層１内での結晶欠陥やひずみの発生を抑制できる半導体装置１１を提供する。【解決手段】単結晶の支持基板３に埋め込み酸化膜を介して貼り合わせられ、誘電体が埋め込まれたトレンチ５によって区画分離された単結晶のＳＯＩ活性層１に、素子１５が形成された誘電体分離型の半導体装置１１であって、トレンチ５がＳＯＩ活性層１に配設されている方向は、支持基板３の結晶方位に垂直または平行な方向からずれている。そして、トレンチ５がＳＯＩ活性層１に配設されている方向と、支持基板３の結晶方位に平行な方向とのずれ角は、１０°〜８０°であり、トレンチ５がＳＯＩ活性層１に配設されている方向は、ＳＯＩ活性層１の支持基板３の結晶方位と同じ結晶方位に垂直または平行な方向である。【選択図】図１
2012028566.tif 000002
【特許請求の範囲】
【請求項１】
単結晶の支持基板に埋め込み酸化膜を介して貼り合わせられ、誘電体が埋め込まれたトレンチによって区画分離された単結晶のＳＯＩ活性層に、素子が形成された誘電体分離型の半導体装置であって、
前記トレンチが前記ＳＯＩ活性層に配設されている方向は、前記支持基板の結晶方位に垂直または平行な方向からずれていることを特徴とする半導体装置。
【請求項２】
前記トレンチが前記ＳＯＩ活性層に配設されている方向と、前記支持基板の結晶方位に平行な方向とのずれ角は、１０°〜８０°であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記トレンチが前記ＳＯＩ活性層に配設されている方向は、前記ＳＯＩ活性層の前記支持基板の結晶方位と同じ結晶方位に垂直または平行な方向であり、
前記ＳＯＩ活性層の前記支持基板の結晶方位と同じ結晶方位の方向は、前記支持基板の結晶方位の方向からずれていることを特徴とする請求項１又は請求項２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳＯＩ（silicon on insulator）基板に形成された半導体装置に関する。
【背景技術】
【０００２】
半導体装置には、モータ等の電気機器を制御するために用いられる大電力のスイッチングの制御が可能な、いわゆるパワー半導体装置がある。近年、省エネ・環境負荷低減の要求によりモータ等の電気機器の制御におけるインバータ制御が普及し、パワー半導体装置の需要が急伸している。また、モータ等の電気機器の制御効率の向上を目的とした高電圧・大電流化（大電力化）や小型化を目的とした半導体装置内に集積される半導体素子の高集積化がさらに進展し、半導体装置に要求される性能や使用環境なども益々厳しくなってきている。
【０００３】
このような背景の下、半導体素子間の絶縁耐圧が数十〜数百Ｖに達する高耐圧のパワー半導体装置においては、集積化する複数の半導体素子を誘電体で分離する方法が用いられている（特許文献１等参照）。この誘電体による分離によれば、誘電体膜、例えば、酸化絶縁膜（ＳｉＯ２膜)で半導体素子間を分離することから、ｐｎ接合分離の場合と異なりラッチアップ現象がなく、論理回路とパワースイッチ部とをワンチップ化（すなわち小型化）することが可能であり、また高耐圧化に有利である。そして、特許文献１では、ＳＯＩ基板を用い、かつ、誘電体が埋め込まれたトレンチ構造を有する半導体装置が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平９−１７８５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１のようなＳＯＩ基板を用い、かつ、誘電体が埋め込まれたトレンチを有する半導体装置では、熱膨張係数や熱伝導率の異なる素材で複雑に分離・積層されていることから、製造工程での熱処理などによりトレンチが形成されるＳＯＩ活性層内の内部応力が高まり、ＳＯＩ活性層内に結晶欠陥やひずみが発生し、製品歩留まりが低下すると考えられた。
【０００６】
そこで、本発明の目的は、ＳＯＩ基板を用い、かつ、誘電体が埋め込まれたトレンチを有していても、ＳＯＩ活性層内での結晶欠陥やひずみの発生を抑制できる半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
前記目的を達成するために、本発明は、
単結晶の支持基板に埋め込み酸化膜を介して貼り合わせられ、誘電体が埋め込まれたトレンチによって区画分離された単結晶のＳＯＩ活性層に、素子が形成された誘電体分離型の半導体装置であって、
前記トレンチが前記ＳＯＩ活性層に配設されている方向は、前記支持基板の結晶方位に垂直または平行な方向からずれていることを特徴としている。
【発明の効果】
【０００８】
本発明によれば、ＳＯＩ基板を用い、かつ、誘電体が埋め込まれたトレンチを有していても、ＳＯＩ活性層内での結晶欠陥やひずみの発生を抑制できる半導体装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施形態に係る半導体装置の概要を説明する図である。
【図２】本発明の実施形態に係る半導体装置の製造方法を説明する図（その１）である。
【図３】本発明の実施形態に係る半導体装置の製造方法を説明する図（その２）である。
【図４】トレンチの方向と支持基板の結晶方位に垂直または平行な方向のずれ角θと、ＳＯＩ基板の反り量の関係を示したグラフである。
【図５】ＳＯＩ基板の反り量と、ＳＯＩ活性層内に発生する内部応力の関係を示したグラフである。
【発明を実施するための形態】
【００１０】
次に、本発明の実施形態について、適宜図面を参照しながら詳細に説明する。本発明者らは、ＳＯＩ基板に形成される誘電体分離型の半導体装置において、ＳＯＩ基板の反り量（湾曲）と製品歩留まりの関係を詳細に調査・解析し、製品歩留まり低下要因を解明したことに基づき本発明を完成させている。なお、各図において、共通する部分には同一の符号を付し重複した説明を省略している。
【００１１】
図１を用いて、本発明の実施形態に係る半導体装置１１の概要を説明する。半導体装置１１には、例えば、図１（ａ）に示すように＜１１０＞Ａの結晶方位がわかっているシリコン（Ｓｉ）単結晶基板１と、図１（ｂ）に示すようにＳｉ単結晶基板１の＜１１０＞Ａの結晶方位と同じ＜１１０＞Ｂの結晶方位がわかっているシリコンの単結晶の支持基板３とが用いられる。Ｓｉ単結晶基板１と、支持基板３とは、図示を省略した埋め込み酸化膜を介して貼り合わせられ、図１（ｃ）に示すようなＳＯＩ基板１０が形成される。
【００１２】
図１（ｃ）に示すように、Ｓｉ単結晶基板（ＳＯＩ活性層）１の＜１１０＞Ａの結晶方位の方向は、支持基板３の＜１１０＞Ｂの結晶方位の方向から、ずれ角θだけずれている。ずれ角θは、１０°〜８０°の範囲に設定されている。図１（ｃ）に示すＳＯＩ基板１０に、図１（ｄ）に示すようなトレンチ５と半導体素子１５が形成され、半導体装置１１が構成されている。トレンチ５は、Ｓｉ単結晶基板（ＳＯＩ活性層）１に形成され、図示を省略した誘電体が埋め込まれている。トレンチ５は、Ｓｉ単結晶基板（ＳＯＩ活性層）１を、単結晶島１ａ毎に、区画し、分離している。そして、この単結晶島１ａ毎に、半導体素子１５が形成され、いわゆる、誘電体分離型の半導体装置１１が構成されている。
【００１３】
単結晶島１ａは、上面視で、矩形であり、その矩形の各辺に沿ってトレンチ５が格子状に形成されている。トレンチ５がＳｉ単結晶基板（ＳＯＩ活性層）１に配設されている方向は、Ｓｉ単結晶基板（ＳＯＩ活性層）１の＜１１０＞Ａの結晶方位に垂直または平行な方向になっている。一方、トレンチ５がＳｉ単結晶基板（ＳＯＩ活性層）１に配設されている方向は、支持基板３の＜１１０＞Ｂの結晶方位に垂直または平行な方向から、ずれ角θだけずれている。ずれ角θは、１０°〜８０°の範囲に設定されている。
【００１４】
本発明によれば、製造工程での熱処理などによりトレンチ５が形成されているＳＯＩ活性層１内の内部応力が高まっても、トレンチ５がＳｉ単結晶基板（ＳＯＩ活性層）１に配設されている方向は、支持基板３の＜１１０＞Ｂの結晶方位に垂直または平行な方向からずれているので、Ｓｉ単結晶基板（ＳＯＩ活性層）１が、トレンチ５において反ったり歪んだりするのを支持基板３が抑制し、Ｓｉ単結晶基板（ＳＯＩ活性層）１内に結晶欠陥やひずみが発生するのを抑えることができる。
【００１５】
図２に、本発明の実施形態に係る半導体装置１１の製造方法におけるＳＯＩ基板１０の製造方法の工程フローを示す。詳細は後記するが、ＳＯＩ基板１０の製造工程は、主に、初期接着工程、熱処理工程、薄膜化工程の３工程からなっている。
【００１６】
まず、はじめに、ａ工程として、Ｓｉ単結晶基板（ＳＯＩ活性層）１と、支持基板３を準備する。
【００１７】
次に、ｂ工程として、Ｓｉ単結晶基板（ＳＯＩ活性層）１と支持基板３の少なくともいずれか一方の表面、例えば図２では支持基板３の表面に、シリコン酸化膜（ＳｉＯ２）からなる埋め込み酸化層２を形成する。
【００１８】
次に、ｃ工程（初期接着工程）として、Ｓｉ単結晶基板（ＳＯＩ活性層）１と支持基板３を、埋め込み酸化層２を介して、密着させて貼り合わせる。このとき、図１（ｃ）に示すように、Ｓｉ単結晶基板（ＳＯＩ活性層）１の＜１１０＞Ａの結晶方位の方向を、支持基板３の＜１１０＞Ｂの結晶方位の方向から、ずれ角θを１０°〜８０°の範囲でずらして貼り合わせる。
【００１９】
次に、ｄ工程（熱処理工程）として、Ｓｉ単結晶基板（ＳＯＩ活性層）１と支持基板３を貼り合わせたまま、貼り合わせ強度を高めるための熱処理を、１１００℃程度以上の温度で行う。その後、冷却する。
【００２０】
最後に、ｅ工程（薄膜化工程）として、Ｓｉ単結晶基板（ＳＯＩ活性層）１を、研削、研磨、化学処理（エッチング）等により、所望の厚さになるまで薄膜化し、ＳＯＩ基板１０を完成させる。
【００２１】
図３に、本発明の実施形態に係る半導体装置１１の製造方法（ＳＯＩ基板１０の製造以降）の工程フローを示す。
【００２２】
まず、ｆ工程として、Ｓｉ単結晶基板（ＳＯＩ活性層）１の表面を酸化してシリコン酸化膜４を形成する。ホトリソグラフ法等でトレンチ５が形成される領域のパターンニングを行う。トレンチ５のパターンの方向は、図１（ｄ）に示すように、Ｓｉ単結晶基板（ＳＯＩ活性層）１の＜１１０＞Ａの結晶方位に垂直または平行な方向になるように設定される。このため、トレンチ５のパターンの方向は、支持基板３の＜１１０＞Ｂの結晶方位に垂直または平行な方向からは、ずれ角θが１０°〜８０°の範囲でずれることになる。そして、異方性ドライエッチング法等によりトレンチ５が形成される領域のシリコン酸化膜４を除去する。異方性ドライエッチング法等により、残されたシリコン酸化膜４をマスクとして、埋め込み酸化層２が露出するまで、Ｓｉ単結晶基板（ＳＯＩ活性層）１をエッチングして、トレンチ５が形成される。これにより、トレンチ５と埋め込み酸化層２によって区画分離された単結晶島１ａが形成される。
【００２３】
なお、異方性ドライエッチング法にはμ波ドライエッチング装置やＩＣＰ（Inductively coupled plasma）ドライエッチング装置等が用いられ、エッチングガスには塩素（Ｃｌ２）、六フッ化硫黄（ＳＦ６）、臭化水素（ＨＢｒ）、酸素（Ｏ２）等が用いられる。例えば、エッチングガスとして塩素と酸素の混合ガスを用いμ波ドライエッチング装置を使って異方性ドライエッチング法を行った場合、Ｓｉ単結晶基板（ＳＯＩ活性層）１と、シリコン酸化膜４、埋め込み酸化層２のエッチング選択比（Ｓｉ単結晶基板（ＳＯＩ活性層）１のエッチングレートの、シリコン酸化膜４、埋め込み酸化層２のエッチングレートに対する比）が１５〜３０程度であることから、シリコン酸化膜４はエッチングマスクとして、埋め込み酸化層２はエッチングストッパとして機能し、再現性よくトレンチ５を形成することができる。
【００２４】
次に、ｇ工程として、フッ化水素（ＨＦ）等を用いてシリコン酸化膜４を全て除去する。単結晶島１ａの表面と、トレンチ５の内面を熱酸化させて、側壁絶縁膜６ａと表面絶縁膜６ｂを形成する。このとき、側壁絶縁膜６ａの厚さを制御するように熱酸化処理条件を調整する。例えば、水素と酸素の混合雰囲気下において温度１２００℃で１２０〜１３０分間の熱処理を施すことで、側壁絶縁膜６ａの厚さを約１μｍに調整することができる。
【００２５】
次に、ｈ工程として、低温(約５００〜８００℃)の気相成長法（例えばＣＶＤ（Chemical Vapor Deposition）法）を用いて、多結晶シリコン７をトレンチ５内に埋め込む。このとき、多結晶シリコン７は、表面絶縁膜６ｂ上にも堆積する。表面絶縁膜６ｂ上に堆積した多結晶シリコン７を研磨やエッチバックによって除去し、トレンチ５内に埋め込まれた多結晶シリコン７を残す。トレンチ５には、シリコン酸化膜からなる側壁絶縁膜６ａと、多結晶シリコン７という複数種類の誘電体が多重に埋め込まれたことになる。そして、単結晶島１ａは、底面は埋め込み酸化層２によって区画分離され、側面はトレンチ５に埋め込まれた側壁絶縁膜６ａと多結晶シリコン７によって区画分離される。
【００２６】
最後に、ｉ工程として、通常のＬＳＩ製造プロセスと同様のプロセスを施すことで単結晶島１ａ上に半導体素子１５を形成する。パターンニングしたメタル薄膜配線等により複数の半導体素子１５間を結線して半導体装置１１が完成する。
【００２７】
ｇ工程の熱酸化により側壁絶縁膜６ａを形成する工程等において、Ｓｉ単結晶基板（ＳＯＩ活性層）１および支持基板３に引張応力または圧縮応力が働き、ＳＯＩ基板１０全体に反りが生じようとする。しかし、本発明によれば、トレンチ５がＳｉ単結晶基板（ＳＯＩ活性層）１に配設されている方向は、支持基板３の＜１１０＞Ｂの結晶方位に垂直または平行な方向からずれているので、ＳＯＩ基板１０の硬折強度が高められ、ＳＯＩ基板１０の反りを抑制することができる。これにより、Ｓｉ単結晶基板（ＳＯＩ活性層）１内に発生する内部応力を低く抑えることができるので、Ｓｉ単結晶基板（ＳＯＩ活性層）１内に結晶欠陥が発生し難くなり、半導体素子１５に生じる漏れ電流も抑制できる。
【００２８】
（実施例１）
実施例１では、トレンチ５がＳｉ単結晶基板（ＳＯＩ活性層）１に配設されている方向が支持基板３の＜１１０＞Ｂの結晶方位に垂直または平行な方向からずれているずれ角θを、変えると、ＳＯＩ基板１０の反り量が変化することを明らかにした。
【００２９】
図４に、トレンチ５の方向と支持基板３の結晶方位に垂直または平行な方向のずれ角θと、ＳＯＩ基板１０の反り量の関係を示す。図４に示すように、ずれ角θが、０°（従来のずれていない場合に相当）、１０°、２５°、４５°、６５°、８０°、９０°（従来のずれていない場合に相当）の、７つの場合について、ＳＯＩ基板１０を製作した。ＳＯＩ基板１０の製作は、前記した半導体装置１１の製造方法にしたがって行い、ｈ工程の前のｇ工程までを行った。なお、ｅ工程（薄膜化工程）後のＳｉ単結晶基板（ＳＯＩ活性層）１の厚さを６０μｍとし、支持基板３の厚さを６００μｍとした。また、ｆ工程で形成されるトレンチ５の幅は、２．０μｍとし、ｇ工程で形成される側壁絶縁膜６ａの厚さは、１．０μｍとした。側壁絶縁膜６ａは熱酸化により単結晶島１ａの側壁を食いながら成長するので、トレンチ５の両側で対向する側壁絶縁膜６ａの間隔は、約１μｍとなる。
【００３０】
特に、ｃ工程（初期接着工程）では、Ｓｉ単結晶基板（ＳＯＩ活性層）１の＜１１０＞Ａの結晶方位の方向と、支持基板３の＜１１０＞Ｂの結晶方位の方向のずれ角θを、０°（従来のずれていない場合に相当）、１０°、２５°、４５°、６５°、８０°、９０°（従来のずれていない場合に相当）の、７通りに違えて、貼り合わせた。
【００３１】
そして、ｇ工程が終了すると、ＳＯＩ基板１０には、トレンチ５が形成され、さらに、側壁絶縁膜６ａと表面絶縁膜６ｂが形成された状態になる。このような状態の前記７通りのＳＯＩ基板１０に対し、反り量を測定した。ＳＯＩ基板１０の反り量は、ＢＯＷ（ウェハ中心基準面からウェハ中点における中心面までの変位量、値が小さいほど反りは小さい）で評価した。
【００３２】
図４に示すように、ずれ角θが０°と９０°のとき、反り量は２００μｍとなり、ずれ角θが１０°と８０°のとき、反り量は８０μｍとなり、ずれ角θが２５°と６５°のとき、反り量は４０μｍとなり、ずれ角θが４５°のとき、反り量は２５μｍとなることがわかった。ずれ角θが０°と９０°において、反り量がもっとも大きくなり、ずれ角θが４５°に近づくにつれて反り量が低減し、ずれ角θが４５°において、反り量がもっとも小さくなることがわかった。ずれ角θが０°と９０°のずらさない従来の場合に比べて、ずらす本発明では、例えば、ずれ角θを１０°〜８０°にすることにより、反り量を小さくできることがわかった。
【００３３】
（実施例２）
実施例２では、ＳＯＩ基板１０の反り量を変えると、Ｓｉ単結晶基板（ＳＯＩ活性層）１内に発生する内部応力が変化することを明らかにし、また、Ｓｉ単結晶基板（ＳＯＩ活性層）１内に発生する結晶欠陥との関係も明らかにした。
【００３４】
図５に、ＳＯＩ基板１０の反り量と、Ｓｉ単結晶基板（ＳＯＩ活性層）１内に発生する内部応力の関係を示す。なお、内部応力と結晶欠陥は、Ｘ線回折を利用した一般的な方法等で測定することができる。
【００３５】
ＳＯＩ基板１０の反り量が２５μｍのとき、Ｓｉ単結晶基板（ＳＯＩ活性層）１内に発生する内部応力は５０ＭＰａであった。また、Ｓｉ単結晶基板（ＳＯＩ活性層）１内に結晶欠陥は発生していなかった。これらの測定では、図４に示すずれ角θが４５°のＳＯＩ基板１０を測定した。
【００３６】
ＳＯＩ基板１０の反り量が８０μｍのとき、Ｓｉ単結晶基板（ＳＯＩ活性層）１内に発生する内部応力は８０ＭＰａであった。また、Ｓｉ単結晶基板（ＳＯＩ活性層）１内に結晶欠陥は発生していなかった。これらの測定では、図４に示すずれ角θが１０°と８０°のＳＯＩ基板１０を測定した。
【００３７】
ＳＯＩ基板１０の反り量が１００μｍのとき、Ｓｉ単結晶基板（ＳＯＩ活性層）１内に発生する内部応力は２３０ＭＰａであった。また、Ｓｉ単結晶基板（ＳＯＩ活性層）１内に結晶欠陥は発生していなかった。これらの測定では、新たにずれ角θが５°と８５°のＳＯＩ基板１０を製作し測定した。
【００３８】
ＳＯＩ基板１０の反り量が２００μｍのとき、Ｓｉ単結晶基板（ＳＯＩ活性層）１内に発生する内部応力は５５０ＭＰａであった。そして、Ｓｉ単結晶基板（ＳＯＩ活性層）１内に結晶欠陥の発生が認められた。これらの測定では、図４に示すずれ角θが０°と９０°のＳＯＩ基板１０を測定した。
【００３９】
ＳＯＩ基板１０の反り量が３００μｍのとき、Ｓｉ単結晶基板（ＳＯＩ活性層）１内に発生する内部応力は９００ＭＰａであった。そして、Ｓｉ単結晶基板（ＳＯＩ活性層）１内に結晶欠陥の発生が認められた。これらの測定では、新たにずれ角θが０°で、側壁絶縁膜６ａの厚さが１．５μｍのＳＯＩ基板１０を作製し測定した。
【００４０】
図５に示すように、反り量が大きくなるにしたがって、Ｓｉ単結晶基板（ＳＯＩ活性層）１内に発生する内部応力が増大することが分った。そして、反り量が２００μｍに達し、内部応力が概ね５００ＭＰａ以上になると、Ｓｉ単結晶基板（ＳＯＩ活性層）１内に結晶欠陥が発生することが分った。逆に、結晶欠陥の発生を抑制するためには、反り量が２００μｍに達しないようにすればよく、図４を参照すれば、ずれ角θを０°と９０°以外の角度、すなわち、０°を超えて９０°未満の角度に設定すればよく、好ましくは、製造ばらつき等を考慮して５°〜８５°、さらに、内部応力低減による結晶欠陥の発生のし難さのマージンを考慮して１０°〜８０°に設定するのが一層好ましい。
【００４１】
（実施例３）
実施例３では、表１に示すように、従来の半導体装置と本発明に係る半導体装置１１を製造し、製品歩留まりを評価した。
【表１】
2012028566.tif 000003
【００４２】
従来の半導体装置では、前記ずれ角θを０°とした。これにより、実施例１の図４に示すように反り量（基板ソリ）は２００μｍに達し、実施例２の図５に示すように内部応力は５５０ＭＰａに達した。そして、半導体装置の製品歩留まりは２％であった。なお、製品歩留まりの良品不良品の判定は、半導体装置１１のデバイス特性（漏れ電流）の加速試験を行い、所定時間内に漏れ電流が所定値に達したか否かにより判定した。
【００４３】
一方、本発明の半導体装置１１では、前記ずれ角θを４５°とした。これにより、実施例１の図４に示すように反り量（基板ソリ）は２５μｍに抑えられ、実施例２の図５に示すように内部応力は５０ＭＰａに低減できた。そして、半導体装置１１の製品歩留まりは１００％であった。
【００４４】
本発明の半導体装置１１では、トレンチ５の方向が、支持基板３の＜１１０＞Ｂの結晶方位に垂直または平行な方向からずれているので、熱処理などによるＳＯＩ基板１０の反りが低減され、結晶歪や結晶欠陥の発生も抑制されることから、製品歩留まりを飛躍的に向上させることができる。
【００４５】
なお、本発明の実施形態では、ＳＯＩ基板１０の製造方法として、貼り合わせ法を用いたが、本発明では、ＳＩＭＯＸ(Separation by Implantation of Oxygen)方式を用いることもできる。ＳＩＭＯＸ方式では、Ｓｉ単結晶基板（ＳＯＩ活性層）１の＜１１０＞Ａの結晶方位と、支持基板３の＜１１０＞Ｂの結晶方位が一致する点が、貼り合わせ法とは異なる。本発明において、ＳＩＭＯＸ方式を実施すると、トレンチ５がＳｉ単結晶基板（ＳＯＩ活性層）１に配設されている方向が、支持基板３の＜１１０＞Ｂの結晶方位に垂直または平行な方向からずれるだけでなく、Ｓｉ単結晶基板（ＳＯＩ活性層）１の＜１１０＞Ａの結晶方位に垂直または平行な方向からずれるように配置されることになる。
【００４６】
また、本発明の実施形態では、Ｓｉ単結晶基板（ＳＯＩ活性層）１の＜１１０＞Ａの結晶方位と、支持基板３の＜１１０＞Ｂの結晶方位というように、互いに同じ結晶方位＜１１０＞の方向をずらしたが、互いに異なる結晶方位を一致させるように貼り合わせても良いのである。例えば、Ｓｉ単結晶基板（ＳＯＩ活性層）１の＜１１０＞Ａの結晶方位と、支持基板３の＜１００＞Ｂの結晶方位のように、互いに異なる結晶方位を一致させるように貼り合わせても良いのである。
また、ＳＯＩ基板１０は、パワー半導体装置に限って使用されるわけではなく、本発明は、ＳＯＩ基板を使用する半導体装置に広く適用することができる。
【符号の説明】
【００４７】
１      Ｓｉ単結晶（ボンド）基板（ＳＯＩ活性層）
１ａ    単結晶島
２      埋め込み酸化層（絶縁層）
３      支持基板
４      酸化膜
５      トレンチ
６ａ    側壁絶縁膜
６ｂ    表面絶縁膜
７      多結晶シリコン（誘電体）
１０    ＳＯＩ基板、
１１    半導体装置、
１５    半導体素子
【図１】
2012028566.tif 000004
【図２】
2012028566.tif 000005
【図３】
2012028566.tif 000006
【図４】
2012028566.tif 000007
【図５】
2012028566.tif 000008