(57)【要約】【課題】簡素化した構成で高い信頼性を有する保護継電装置を提供する。【解決手段】第１保護継電手段は、監視対象から異常を検出した場合に、入力信号を出力する。第２保護継電手段は、監視対象から異常を検出した場合に、入力信号を出力する。第３保護継電手段は、監視対象から異常を検出した場合に、入力信号を出力する。入力端は、制御信号が入力される。出力端は、制御信号を前記保護装置に出力する。接続制御手段は、第１保護継電手段および第２保護継電手段に動作異常が生じていない場合には、入力端と出力端の間を前記第１保護継電手段と第２保護継電手段で直列に接続し、一方、第１保護継電手段または第２保護継電手段に動作異常が生じている場合には、入力端と出力端の間を、第１保護継電手段と第２保護継電手段のうち、動作異常の生じていないものと、第３保護継電手段で直列接続するようにした。【選択図】      図１
2012065406.tif 000002
【特許請求の範囲】
【請求項１】
保護装置を制御する制御信号を出力する保護継電装置において、
監視対象から異常を検出した場合に、入力信号を出力する第１保護継電手段と、
前記監視対象から異常を検出した場合に、入力信号を出力する第２保護継電手段と、
前記監視対象から異常を検出した場合に、入力信号を出力する第３保護継電手段と、
前記制御信号が入力される入力端と、
前記制御信号を前記保護装置に出力するための出力端と、
前記第１保護継電手段および前記第２保護継電手段に動作異常が生じていない場合には、前記入力端と前記出力端の間を前記第１保護継電手段と前記第２保護継電手段で直列に接続し、一方、前記第１保護継電手段または前記第２保護継電手段に動作異常が生じている場合には、前記入力端と前記出力端の間を、前記第１保護継電手段と前記第２保護継電手段のうち、動作異常の生じていないものと、前記第３保護継電手段で直列に接続する接続制御手段とを具備することを特徴とする保護継電装置。
【請求項２】
保護装置を制御する制御信号を出力する保護継電装置において、
前記制御信号が入力される制御信号入力端と、
前記制御信号を前記保護装置に出力するための制御信号出力端と、
入力端が前記制御信号入力端に接続され、監視対象から異常を検出した場合に、前記制御信号を出力する第１保護継電手段と、
入力端が前記第１保護継電手段の出力端に接続され、前記監視対象から異常を検出した場合に、前記制御信号を前記制御信号出力端に出力する第２保護継電手段と、
入力端が前記制御信号入力端に接続され、前記第１保護継電手段に動作異常が生じた場合に、前記制御信号を出力する第１バイパス手段と、
入力端が前記第１バイパス手段の出力端に接続され、前記第２保護継電手段に動作異常が生じた場合に、前記制御信号を前記制御信号出力端に出力する第２バイパス手段と、
一端が前記第１保護継電手段の出力端および前記第２保護継電手段の入力端に接続され、他端が前記第１バイパス手段の出力端および前記第２バイパス手段の入力端に接続され、監視対象から異常を検出した場合に、前記制御信号を出力する第３保護継電手段とを具備することを特徴とする保護継電装置。
【請求項３】
保護装置を制御する制御信号を出力する保護継電装置において、
監視対象から異常を検出した場合に、入力信号を出力する第１保護継電手段と、
前記監視対象から異常を検出した場合に、入力信号を出力する第２保護継電手段と、
前記監視対象から異常を検出した場合に、入力信号を出力する第３保護継電手段と、
前記制御信号が入力される入力端と、
前記制御信号を前記保護装置に出力するための出力端と、
前記第１保護継電手段および前記第２保護継電手段が再起動中でない場合には、前記入力端と前記出力端の間を前記第１保護継電手段と前記第２保護継電手段で直列に接続し、一方、前記第１保護継電手段または前記第２保護継電手段が再起動中の場合には、前記入力端と前記出力端の間を、前記第１保護継電手段と前記第２保護継電手段のうち、再起動中でないものと、前記第３保護継電手段で直列に接続する接続制御手段とを具備することを特徴とする保護継電装置。
【請求項４】
保護装置を制御する制御信号を出力する保護継電装置において、
前記制御信号が入力される制御信号入力端と、
前記制御信号を前記保護装置に出力するための制御信号出力端と、
入力端が前記制御信号入力端に接続され、監視対象から異常を検出した場合に、前記制御信号を出力する第１保護継電手段と、
入力端が前記第１保護継電手段の出力端に接続され、前記監視対象から異常を検出した場合に、前記制御信号を前記制御信号出力端に出力する第２保護継電手段と、
入力端が前記制御信号入力端に接続され、前記第１保護継電手段が再起動中の場合に、前記制御信号を出力する第１バイパス手段と、
入力端が前記第１バイパス手段の出力端に接続され、前記第２保護継電手段が再起動中の場合に、前記制御信号を前記制御信号出力端に出力する第２第１バイパス手段と、
一端が前記第１保護継電手段の出力端および前記第２保護継電手段の入力端に接続され、他端が前記第１バイパス手段の出力端および前記第２バイパス手段の入力端に接続され、監視対象から異常を検出した場合に、前記制御信号を出力する第３保護継電手段とを具備することを特徴とする保護継電装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明の実施形態は、例えば電力系統などに用いられる保護継電装置に関する。
【背景技術】
【０００２】
周知のように、保護継電装置は、電力系統を構成する各種装置に発生した故障や障害を検出し、他所への影響を最小限に抑えるために、故障区間の電力系統を切り離す遮断器に制御信号を出力するものである。  
しかしながら、従来の保護継電装置では、信頼性と構成要素の簡素化の両立が難しいという問題があった。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−１８６１６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来の保護継電装置では、信頼性と構成要素の簡素化の両立が難しいという問題があった。  
課題は、上記の問題を解決することであり、簡素化した構成で高い信頼性を有する保護継電装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
実施形態によれば、保護装置を制御する制御信号を出力する保護継電装置において、第１保護継電手段と、第２保護継電手段と、第３保護継電手段と、入力端と、出力端と、接続制御手段とを備える。第１保護継電手段は、監視対象から異常を検出した場合に、入力信号を出力する。第２保護継電手段は、監視対象から異常を検出した場合に、入力信号を出力する。第３保護継電手段は、監視対象から異常を検出した場合に、入力信号を出力する。入力端は、制御信号が入力される。出力端は、制御信号を前記保護装置に出力する。接続制御手段は、第１保護継電手段および第２保護継電手段に動作異常が生じていない場合には、入力端と出力端の間を前記第１保護継電手段と第２保護継電手段で直列に接続し、一方、第１保護継電手段または第２保護継電手段に動作異常が生じている場合には、入力端と出力端の間を、第１保護継電手段と第２保護継電手段のうち、動作異常の生じていないものと、第３保護継電手段で直列接続するようにした。
【図面の簡単な説明】
【０００６】
【図１】実施形態に係わる保護継電装置の構成を示す回路ブロック図。
【図２】図１に示した保護継電装置のバイパス判定器の動作を説明するためのフローチャート。
【発明を実施するための形態】
【０００７】
以下、図面を参照して、実施形態について説明する。  
図１は、実施形態に係わる保護継電装置の構成を示すものであって、電力系統を構成する各種装置に発生した故障や障害を検出し、他所への影響を最小限に抑えるために、故障区間の電力系統を切り離す遮断器（保護装置）に制御信号を出力するものである。
【０００８】
この保護継電装置は、制御信号入力端１と、保護用リレー回路２，４，５と、バイパス用リレー回路３，６と、制御信号出力端７と、メイン保護継電器１０と、外部論理回路２０と、メイン保護継電器３０と、外部論理回路４０と、フェールセーフ保護継電器５０とを備える。  
制御信号入力端１には、図示しない遮断器に対して出力する制御信号が供給されている。なお、遮断器は、上記制御信号が入力されると、電力系統の切り離しを行う。制御信号入力端１に供給された制御信号は、保護用リレー回路２および保護用リレー回路５を介して遮断器に出力される。なお、各リレー回路２〜６は、平常時にＯＦＦ状態となっている。
【０００９】
また保護用リレー回路２とバイパス用リレー回路３の出力端、すなわち、保護用リレー回路５とバイパス用リレー回路６の入力端は、保護用リレー回路４によって接続可能な状態にある。このため、保護用リレー回路４がＯＮ状態の場合には、制御信号入力端１に供給された制御信号を、保護用リレー回路２およびバイパス用リレー回路６を通じ、制御信号出力端７を介して遮断器に出力したり、あるいは、バイパス用リレー回路３および保護用リレー回路５を通じ、制御信号出力端７を介して遮断器に出力したりすることが可能な構成となっている。
【００１０】
メイン保護継電器１０は、監視対象に生じうる故障や障害を監視し、故障や障害の発生を検出した場合に、保護用リレー回路２をＯＮ状態に制御して、制御信号を保護用リレー回路４および５に出力するものであって、主検出器１１とバイパス判定器１２とを備える。
【００１１】
主検出器１１は、メイン保護継電器１０が備えるＣＰＵおよびメモリが記憶する制御プログラムや制御データによって実現するものであって、監視対象に生じうる故障や障害を監視し、故障や障害の発生を検出した場合に、保護用リレー回路２をＯＮ状態に制御する。
【００１２】
バイパス判定器１２は、メイン保護継電器１０が備えるＣＰＵおよびメモリを監視し、主検出器１１の動作に異常が生じていないかを監視し、異常が生じた場合に、外部論理回路２０に対して、バイパス指令を出力するとともに、必要に応じて主検出器１１を再起動するものである。
【００１３】
外部論理回路２０は、メイン保護継電器１０、メイン保護継電器３０およびフェールセーフ保護継電器５０とは、独立した制御回路であって、バイパス制御器２１を備える。    バイパス制御器２１は、バイパス判定器１２からバイパス指令が与えられる場合に、バイパス用リレー回路３をＯＮ状態に制御する。
【００１４】
メイン保護継電器３０は、メイン保護継電器１０と同等の性能を有し、監視対象に生じうる故障や障害を監視し、故障や障害の発生を検出した場合に、保護用リレー回路５をＯＮ状態に制御して、保護用リレー回路５に供給される制御信号を遮断器に出力するものであって、主検出器３１とバイパス判定器３２とを備える。
【００１５】
主検出器３１は、メイン保護継電器３０が備えるＣＰＵおよびメモリが記憶する制御プログラムや制御データによって実現するものであって、監視対象に生じうる故障や障害を監視し、故障や障害の発生を検出した場合に、保護用リレー回路５をＯＮ状態に制御する。
【００１６】
バイパス判定器３２は、メイン保護継電器３０が備えるＣＰＵおよびメモリを監視し、主検出器３１の動作に異常が生じていないかを監視し、異常が生じた場合に、外部論理回路４０に対して、バイパス指令を出力するとともに、必要に応じて主検出器３１を再起動するものである。
【００１７】
外部論理回路４０は、メイン保護継電器１０、メイン保護継電器３０およびフェールセーフ保護継電器５０とは、独立した制御回路であって、バイパス制御器４１を備える。    バイパス制御器４１は、バイパス判定器３２からバイパス指令が与えられる場合に、バイパス用リレー回路６をＯＮ状態に制御する。
【００１８】
フェールセーフ保護継電器５０は、メイン保護継電器１０およびメイン保護継電器３０に比較して低精度の性能を有し、安価に製造可能なものであって、ＣＰＵ、および制御プログラムや制御データを記憶するメモリを備え、上記ＣＰＵが制御プログラムや制御データにしたがって動作することにより事故検出器５１を実現する。
【００１９】
事故検出器５１は、監視対象に生じうる故障や障害を監視し、故障や障害の発生を検出した場合に、保護用リレー回路４をＯＮ状態に制御して、保護用リレー回路２に供給される制御信号をバイパス用リレー回路６に出力したり、あるいは、バイパス用リレー回路３に供給される制御信号を保護用リレー回路５に出力するものである。
【００２０】
次に、上記構成の保護継電装置の動作について説明する。図２は、バイパス判定器１２および３２の動作を説明するためのフローチャートであって、この図に示す処理が、バイパス判定器１２および３２において、それぞれ実行される。このフローチャートは、当該保護継電装置が起動されると電源が切られるまで繰り返し実行され、また当該保護継電装置に生じた異常が改善されないと判定された場合に、当該処理を終了する。
【００２１】
まず、ステップ２ａにおいてバイパス判定器１２（あるいはバイパス判定器３２）は、メイン保護継電器１０（あるいは３０）が備えるＣＰＵおよびメモリを監視し、主検出器１１（あるいは３１）の動作に異常が生じていないかを監視し、ステップ２ｂに移行する。
【００２２】
ステップ２ｂにおいてバイパス判定器１２（あるいはバイパス判定器３２）は、ステップ２ａの監視の結果、異常が生じている場合には、ステップ２ｃに移行し、一方、異常が発生していない場合には、ステップ２ａに移行する。
【００２３】
ステップ２ｃにおいてバイパス判定器１２（あるいはバイパス判定器３２）は、障害ログとして、異常の発生を主検出器１１（あるいは３１）のメモリに発生時刻とともに記録し、ステップ２ｄに移行する。
【００２４】
ステップ２ｄにおいてバイパス判定器１２（あるいはバイパス判定器３２）は、上記メモリを参照し、異常の発生頻度が予め設定した頻度以上であるか否かを判定する。ここで、異常の発生頻度が予め設定した頻度以上である場合には、ステップ２ｈに移行し、一方、異常の発生頻度が予め設定した頻度未満である場合には、ステップ２ｅに移行する。
【００２５】
ステップ２ｅにおいてバイパス判定器１２（あるいはバイパス判定器３２）は、メイン保護継電器１０（あるいは３０）に対して、主検出器１１（あるいは３１）の再起動を要求し、ステップ２ｆに移行する。これに対してメイン保護継電器１０（あるいは３０）は、主検出器１１（あるいは３１）を再起動を実行する。再起動が完了した場合、メイン保護継電器１０（あるいは３０）は、その旨をバイパス判定器１２（あるいはバイパス判定器３２）に通知する。なお、この再起動では、メモリに記録された障害ログは消去しない。
【００２６】
ステップ２ｆにおいてバイパス判定器１２（あるいはバイパス判定器３２）は、主検出器１１（あるいは３１）の再起動が完了したか否かを判定する。ここで、再起動が完了したことを検出した場合には、ステップ２ａに移行し、一方、再起動の完了を検出していない場合には、ステップ２ｇに移行する。なお、具体的には、再起動が完了することにより、監視対象に生じうる故障や障害を監視できる状態になる。すなわち、ステップ２ｆでは、監視ができる状態に遷移したか否かを判定するようにしてもよい。
【００２７】
ステップ２ｇにおいてバイパス判定器１２（あるいはバイパス判定器３２）は、バイパス制御器２１（あるいはバイパス制御器４１）に対して、バイパス指令を与え、ステップ２ｆに移行する。これにより、バイパス制御器２１（あるいはバイパス制御器４１）は、バイパス用リレー回路３（あるいはバイパス用リレー回路６）をＯＮ状態に制御し、これにより保護用リレー回路２（あるいは保護用リレー回路５）がバイパスされることになる。
【００２８】
一方、ステップ２ｈにおいてバイパス判定器１２（あるいはバイパス判定器３２）は、バイパス制御器２１（あるいはバイパス制御器４１）に対して、バイパス指令を与え、当該処理を終了する。これにより、バイパス制御器２１（あるいはバイパス制御器４１）は、バイパス用リレー回路３（あるいはバイパス用リレー回路６）をＯＮ状態に制御し、これにより保護用リレー回路２（あるいは保護用リレー回路５）がバイパスされることになる。
【００２９】
以上のように、上記構成の保護継電装置では、直列に２重化されたメイン保護継電器１０とメイン保護継電器３０で電力系統を監視し、一方に障害が発生した場合には、障害が発生したメイン保護継電器（１０あるいは３０）の制御対象である保護用リレー回路（２あるいは５）をバイパスし、代わりに、フェールセーフ保護継電器５０によって制御される保護用リレー回路４で直列に２重化して、電力系統の監視を行うようにしている。
【００３０】
したがって、上記構成の保護継電装置によれば、直列に２重化されたメイン保護継電器１０とメイン保護継電器３０による電力系統の監視が行え、一方に障害が発生しても、メイン保護継電器（１０あるいは３０）とフェールセーフ保護継電器５０を直列に接続した回路で電力系統の監視を行うことができる。
【００３１】
また、メイン保護継電器（１０あるいは３０）とフェールセーフ保護継電器５０を直列に接続した回路を２重に設ける場合に比べて、同等の監視能力がありながら、フェールセーフ保護継電器５０は１つだけで実現でき、構成は簡素化されている。
【００３２】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００３３】
１…制御信号入力端、２，４，５…保護用リレー回路、３，６…バイパス用リレー回路、７…制御信号出力端、１０，３０…メイン保護継電器、１１，３１…主検出器、１２，３２…バイパス判定器、２０，４０…外部論理回路、２１，４１…バイパス制御器、５０…フェールセーフ保護継電器、５１…事故検出器。
【図１】
2012065406.tif 000003
【図２】
2012065406.tif 000004