(57)【要約】【課題】振動子の起動を確実にし、安定して振動を維持する装置を提供する。【解決手段】振動子１２と、振動状態を検出する検出アンプ１３と、振動情報を２値化してコンパレータ出力信号を出力する振幅比較器１４と、制御発振器入力信号に応じて周波数が変化する電圧制御発振器１５１と、コンパレータ出力信号と比較信号との位相差信号を出力する位相比較器１５３と、位相差信号の低域成分を出力するループフィルタ１５４と、比較信号に対して予め定める位相差を有する位相シフト信号を出力する位相シフト器２２と、位相シフト信号を入力する駆動アンプ１１と、操作信号を出力する操作信号発生器２１と、制御発振器入力信号として操作信号を選択し、制御発振器出力信号の周波数がキャプチャレンジの範囲となったときに、制御発振器入力信号として位相差情報信号を選択する操作切換器２０と、を備える。【選択図】図１
2012013529.tif 000002
【特許請求の範囲】
【請求項１】
駆動信号が印加されて振動する振動子と、
前記振動子の振動状態を振動情報信号として検出する検出アンプと、
前記振動情報を２値化して第１コンパレータ出力信号を出力する第１振幅比較器と、
制御発振器入力信号に応じて周波数が変化する制御発振器出力信号を出力する制御発振器と、前記第１コンパレータ出力信号と前記制御発振器出力信号を基に生成した比較信号との位相差に応じた位相差信号を出力する位相比較器と、前記位相差信号の低域成分である位相差情報信号を出力するループフィルタと、を有して形成される位相同期ブロックと、
前記振動子が発振するように、前記比較信号に対して予め定める位相差を有する位相シフト信号を出力する位相シフト器と、
前記位相シフト信号を入力して前記駆動信号を出力する駆動アンプと、
時間経過に応じてレベルが変化する操作信号を出力する操作信号発生器と、
前記制御発振器入力信号として前記操作信号を選択し、前記制御発振器出力信号の周波数がキャプチャレンジの範囲となったときに、前記制御発振器入力信号として前記位相差情報信号を選択する操作切換器と、を備える、
発振装置。
【請求項２】
前記振動情報信号の振幅値をピークホールド出力信号として検出する振幅検出器と、
前記ピークホールド出力信号が引込振幅閾値信号を超えたときに極性が反転して、前記制御発振器入力信号として前記位相差情報信号を選択する第２コンパレータ出力信号を出力する第２振幅比較器と、備え、
前記引込振幅閾値信号は、前記キャプチャレンジの範囲となったときに、前記第２コンパレータ出力信号を反転するように予め定められ、
前記第２コンパレータ出力信号によって前記操作切換器を制御する、
請求項１に記載の発振装置。
【請求項３】
前記駆動アンプは利得が変化する可変利得駆動アンプとして構成され、
前記可変利得駆動アンプの利得を制御して前記ピークホールド出力信号の大きさを一定値とする利得制御器を有するフィードバックループを具備し、
前記制御発振器入力信号として前記前記位相差情報信号を選択してから所定の時間が経過した後に、前記フィードバックループを動作させる、
請求項１または請求項２に記載の発振装置。
【請求項４】
前記制御発振器は、制御発振器入力信号がアナログ電圧とされる電圧制御発振器として構成され、
前記位相比較器は、前記第１コンパレータ出力信号と前記制御発振器出力信号から得られる比較信号との位相差に応じてパルス幅が変化するように構成され、
前記ループフィルタは、アナログフィルタとして構成され、
前記操作信号はアナログ信号とされ、前記操作切換器は、アナログスイッチとして構成される、
請求項１〜３のいずれか１項に記載の発振装置。
【請求項５】
前記制御発振器は、制御発振器入力信号がデジタル信号とされるデジタルコントロールドオシュレータとして構成され、
前記位相比較器は、前記第１コンパレータ出力信号と前記制御発振器出力信号から得られる比較信号との位相差に応じたデジタルデータを出力するタイムデジタルコンバータとして構成され、
前記ループフィルタは、デジタルデータを入力してデジタルデータを出力するデジタルフィルタとして構成され、
前記操作信号はデジタルデータとされ、前記操作切換器は、デジタルセレクタとして構成される、
請求項１〜３のいずれか１項に記載の発振装置。
【請求項６】
カットオフ周波数を前記位相シフト信号の周波数に追従させ、前記振動子に印加される前記駆動信号の波形を整形する追従フィルタを備え、
前記追従フィルタは、前記位相シフト器から前記振動子までの間に配される、
請求項１〜５のいずれか項に記載の発振装置。
【請求項７】
所定形状の繰返波形を前記位相シフト器の周波数に同期して発生する波形発生器と、前記波形発生器からのデジタルデータをアナログ信号に変換するデジタルアナログ変換器と、を備え、
前記波形発生器と前記デジタルアナログ変換器とは、前記位相シフト器と前記駆動アンプとの間に配される、
請求項１〜５のいずれか１項に記載の発振装置。
【請求項８】
前記操作信号発生器は、
一端が接地されたコンデンサと、
前記コンデンサの他端に接続される電荷供給手段と、
前記コンデンサの両端に生じる電圧を出力するバッファアンプと、
前記コンデンサに並列に接続された放電スイッチと、を備え、
前記放電スイッチを切断することによって、前記時間経過に応じてレベルが変化する操作信号の出力を開始する、
請求項４に記載の発振装置。
【請求項９】
前記操作信号発生器は、
前記操作切換器が前記制御発振器入力信号として前記ループフィルタから出力される前記位相差情報信号を選択しているときには前記放電スイッチを切断する、
請求項４に記載の発振装置。
【請求項１０】
前記操作信号発生器は、
一端が接地されたコンデンサと、
前記コンデンサの他端に一端が接続される切り離しスイッチと、
前記切り離しスイッチの他端に接続される電荷供給手段と、
前記コンデンサの両端に生じる電圧を出力するバッファアンプと、を備え、
前記操作切換器が前記制御発振器入力信号として該操作信号発生器から出力される前記操作信号を選択しているときには前記切り離しスイッチを導通し、
前記操作切換器が、前記制御発振器入力信号として前記ループフィルタから出力される前記位相差情報信号を選択しているときには前記切り離しスイッチを切断する、
請求項４に記載の発振装置。
【請求項１１】
駆動信号が印加されて振動する振動子と、
前記振動子の振動状態を振動情報信号として検出する第１検出アンプと、
前記振動情報を２値化して第１コンパレータ出力信号を出力する第１振幅比較器と、
制御発振器入力信号に応じて周波数が変化する制御発振器出力信号を出力する制御発振器と、前記第１コンパレータ出力信号と前記制御発振器出力信号を基に生成した比較信号との位相差に応じた位相差信号を出力する位相比較器と、前記位相差信号の低域成分である位相差情報信号を出力するループフィルタと、を有して形成される位相同期ブロックと、
前記振動子が発振するように、前記比較信号に対して予め定める位相差を有する位相シフト信号を出力する位相シフト器と、
前記位相シフト信号を入力して前記駆動信号を出力する駆動アンプと、
時間経過に応じてレベルが変化する操作信号を出力する操作信号発生器と、
前記制御発振器入力信号として前記操作信号を選択し、前記制御発振器出力信号の周波数がキャプチャレンジの範囲となったときに、前記制御発振器入力信号として前記位相差情報信号を選択する操作切換器と、を備え、
さらに、
コリオリ力による前記振動子の変位に応じた角速度検出信号を検出する第２検出アンプと、
前記比較信号に対して予め定める位相差を有する同期検波タイミング信号を発生する検波タイミング発生器と、
前記角速度検出信号を前記同期検波タイミング信号に基づいて同期検波して同期検波後角速度検出信号を出力する同期検波器と、
前記同期検波後角速度検出信号を平滑して各加速度を出力するローパスフィルタと、を具備する、
角速度検出装置。
【請求項１２】
前記振動情報信号の振幅値をピークホールド出力信号として検出する振幅検出器と、
前記ピークホールド出力信号が引込振幅閾値信号を超えたときに極性が反転して、前記制御発振器入力信号として前記位相差情報信号を選択する第２コンパレータ出力信号を出力する第２振幅比較器と、備え、
前記引込振幅閾値信号は、前記キャプチャレンジの範囲となったときに、前記第２コンパレータ出力信号を反転するように予め定められ、
前記第２コンパレータ出力信号によって前記操作切換器を制御する、
請求項１１に記載の角速度検出器。
【請求項１３】
前記駆動アンプは利得が変化する可変利得駆動アンプとして構成され、
前記可変利得駆動アンプの利得を制御して前記ピークホールド出力信号の大きさを一定値とする利得制御器を有するフィードバックループを具備し、
前記制御発振器入力信号として前記前記位相差情報信号を選択してから所定の時間が経過した後に、前記フィードバックループを動作させる、
請求項１１または請求項１２に記載の角速度検出器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振装置および角速度検出装置に関するものである。
【背景技術】
【０００２】
図２２は、特許文献１に記載されたアクチュエータに駆動信号を供給する技術を示す。共振周波数周囲でアクチュエータに通電する駆動信号を生成する際に使用される駆動回路装置１００は、駆動感知信号１０２から得られるカウントシーケンス１１７を生成するカウンタ１１５を有する。復調器１２５がカウンタ１１５に結合され、カウントシーケンス１１７に基づき、駆動感知信号１０２から電圧レベル信号を生成する。デジタル−アナログ（D/A）コンバータ１４０はカウントシーケンス１１７に基づき、駆動感知信号１０２に対して略一定の位相関係を有する信号を駆動信号として生成する。
【０００３】
図２３は、特許文献２に記載された振動素子１００を駆動する技術を示す。この技術では、振動回路はアナログ・ディジタル変換手段を有する。機械的な発振器SEの固有周波数での振動振幅は測定され（D1，D2）、デジタル化される。デジタル化された振幅制御器AGCを用いてデジタル制御信号が形成される。このデジタル制御信号から駆動信号１２０が形成され、この駆動信号１２０は駆動部（A1，A2）によって機械的な発振器SEを駆動する。振動回路は振動振幅を安定させるとともに、有効周波数帯域（共振周波数の近傍）外の信号を抑制するためのデジタルフィルタを有するようにして発振の起動を容易にしている。
【０００４】
図２４は、特許文献３に記載された振動素子を駆動する技術を示す。振動部材を含むヨーレートセンサ（DRS）の駆動を制御するために、振動部材の瞬時速度または偏向状態に比例する信号（V(t）,x(t))が増幅されて振動部材の駆動信号(F(t))として用いられる。ヨーレートセンサ（DRS）のスイッチオン過程のあいだ、駆動信号(F(t))の振幅の増幅度（AF）について一定の設定値（AFC）が定められ、駆動信号(F(t))の励振周波数が主共振周波数を下回る始値から主共振周波数を上回り副次共振周波数を下回る終値へいたるまで連続的に上昇される。瞬時偏向状態（x(t))および／または瞬時速度（x(t)）を監視して振動の主共振周波数が求められ、駆動信号(F(t))の励振周波数が終値に達した後、検出された主共振周波数が記憶される。
【０００５】
また、角速度検出装置に振動子を用いることが周知の技術として知られている。このような角速度検出装置では、振動子を用いているので、発振装置と同様に振動をどのようにして起動させるかという問題がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特表２００９−５０１３３７号公報
【特許文献２】特表２００８−５２７３４０号公報
【特許文献３】特表２００９−５０３４７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１に記載された技術によれば、駆動周波数を予め特定のアクチュエータの共振周波数に固定しているので、共振周波数が異なるアクチュエータを用いる場合には、アクチュエータの共振周波数に合わせて、再設計を行う必要がある。特許文献２に記載された技術によれば、高速なA/D変換器と、振動子の共振周波数に合わせて設計した有効周波数帯域外の信号を抑制するための高速なデジタルフィルタとが必要となり、回路が複雑で高価なものとなる。特許文献３の技術によれば、共振周波数を求めて、これを記憶することによって起動を行い、更に２回目以降の起動を早くすることができるが、高速なA/D変換器、メモリが必要となり、回路が複雑で高価なものとなる。
【０００８】
本発明は、振動子の起動を確実にし、安定した振動を維持し、高速なA/D変換器、メモリ、高速なデジタルフィルタを用いた複雑な構成とすることなく、IC化に適した簡易な、発振装置および角速度検出装置を提供するものである。
【課題を解決するための手段】
【０００９】
そこで、上記目的を達成するために、請求項１に記載の発明は、駆動信号が印加されて振動する振動子と、前記振動子の振動状態を振動情報信号として検出する検出アンプと、前記振動情報信号を２値化して第１コンパレータ出力信号を生成する第１振幅比較器と、制御発振器入力信号に応じて周波数が変化する制御発振器出力信号を出力する制御発振器と、前記第１コンパレータ出力信号と前記制御発振器出力信号を基に生成する比較信号との位相差に応じた位相差信号を出力する位相比較器と、前記位相差信号の低域成分である位相差情報信号を出力するループフィルタと、を有して形成される位相同期ブロックと、前記振動子が発振するように、前記比較信号に対して予め定める位相差を有する位相シフト信号を出力する位相シフト器と、前記位相シフト信号を入力して前記駆動信号を出力する駆動アンプと、時間経過に応じてレベルが変化する操作信号を出力する操作信号発生器と、前記制御発振器入力信号として前記操作信号を選択し、前記制御発振器出力信号の周波数がキャプチャレンジの範囲となったときに、前記制御発振器入力信号として前記位相差情報信号を選択する操作切換器と、を備える、発振装置とした。
【００１０】
また、請求項２に記載の発明は、請求項１に記載の発振装置において、前記振動情報信号の振幅値をピークホールド出力信号として検出する振幅検出器と、前記ピークホールド出力信号が引込振幅閾値信号を超えたときに極性が反転して、前記制御発振器入力信号として前記位相差情報信号を選択する第２コンパレータ出力信号を出力する第２振幅比較器と、備え、前記引込振幅閾値信号は、前記キャプチャレンジの範囲となったときに、前記第２コンパレータ出力信号を反転するように予め定められ、前記第２コンパレータ出力信号によって前記操作切換器を制御することした。このような技術的特徴によって、振動子の発振を容易とし安定なものとできる。
【００１１】
また、請求項３に記載の発明は、請求項１または２に記載の発振装置において、前記駆動アンプは利得が変化する可変利得駆動アンプとして構成され、前記可変利得駆動アンプの利得を制御して前記ピークホールド出力信号の大きさを一定値とする利得制御器を有するフィードバックループを具備し、前記制御発振器入力信号として前記前記位相差情報信号を選択してから所定の時間が経過した後に、前記フィードバックループを動作させることとした。
【００１２】
また、請求項４に記載の発明は、請求項１〜３のいずれか１項に発振装置において、前記制御発振器は、制御発振器入力信号がアナログ電圧とされる電圧制御発振器として構成され、前記位相比較器は、前記第１コンパレータ出力信号と前記制御発振器出力信号から得られる比較信号との位相差に応じてパルス幅が変化するように構成され、前記ループフィルタは、アナログフィルタとして構成され、前記操作信号はアナログ信号とされ、前記操作切換器は、アナログスイッチとして構成されることとした。
【００１３】
また、請求項５に記載の発明は、請求項１〜３のいずれか１項に記載の発振装置において、前記制御発振器は、制御発振器入力信号がデジタル信号とされるデジタルコントロールドオシュレータとして構成され、前記位相比較器は、前記第１コンパレータ出力信号と前記制御発振器出力信号から得られる比較信号との位相差に応じたデジタルデータを出力するタイムデジタルコンバータとして構成され、前記ループフィルタは、デジタルデータを入力してデジタルデータを出力するデジタルフィルタとして構成され、前記操作信号はデジタルデータとされ、前記操作切換器は、デジタルセレクタとして構成されることとした。
【００１４】
また、請求項６に記載の発明は、請求項１〜５のいずれか１項に記載の発振装置において、カットオフ周波数を前記位相シフト信号の周波数に追従させ、前記振動子に印加される前記駆動信号の波形を整形する追従フィルタを備え、前記追従フィルタは、前記位相シフト器から前記振動子までの間に配されることとした。
【００１５】
また、請求項７に記載の発明は、請求項１〜５のいずれか１項に記載の発振装置において、所定形状の繰返波形を前記位相シフト器の周波数に同期して発生する波形発生器と、前記波形発生器からのデジタルデータをアナログ信号に変換するデジタルアナログ変換器と、を備え、前記波形発生器と前記デジタルアナログ変換器とは、前記位相シフト器と前記駆動アンプとの間に配されることとした。
【００１６】
また、請求項８に記載の発明は、請求項４に記載の発振装置において、前記操作信号発生器は、一端が接地されたコンデンサと、前記コンデンサの他端に接続される電荷供給手段と、前記コンデンサの両端に生じる電圧を出力するバッファアンプと、前記コンデンサに並列に接続された放電スイッチと、を備え、前記放電スイッチを切断することによって、前記時間経過に応じてレベルが変化する操作信号の出力を開始することとした。
【００１７】
また、請求項９に記載の発明は、請求項４に記載の発振装置において、前記操作信号発生器は、前記操作切換器が前記制御発振器入力信号として前記ループフィルタから出力される前記位相差情報信号を選択しているときには前記放電スイッチを切断することとした。
【００１８】
また、請求項１０に記載の発明は、請求項４に記載の発振装置において、前記操作信号発生器は、一端が接地されたコンデンサと、前記コンデンサの他端に一端が接続される切り離しスイッチと、前記切り離しスイッチの他端に接続される電荷供給手段と、前記コンデンサの両端に生じる電圧を出力するバッファアンプと、を備え、前記操作切換器が前記制御発振器入力信号として該操作信号発生器から出力される前記操作信号を選択しているときには前記切り離しスイッチを導通し、前記操作切換器が、前記制御発振器入力信号として前記ループフィルタから出力される前記位相差情報信号を選択しているときには前記切り離しスイッチを切断することとした。
【００１９】
また、請求項１１に記載の発明は、駆動信号が印加されて振動する振動子と、前記振動子の振動状態を振動情報信号として検出する第１検出アンプと、前記振動情報を２値化して第１コンパレータ出力信号を出力する第１振幅比較器と、制御発振器入力信号に応じて周波数が変化する制御発振器出力信号を出力する制御発振器と、前記第１コンパレータ出力信号と前記制御発振器出力信号を基に生成した比較信号との位相差に応じた位相差信号を出力する位相比較器と、前記位相差信号の低域成分である位相差情報信号を出力するループフィルタと、を有して形成される位相同期ブロックと、前記振動子が発振するように、前記比較信号に対して予め定める位相差を有する位相シフト信号を出力する位相シフト器と、前記位相シフト信号を入力して前記駆動信号を出力する駆動アンプと、時間経過に応じてレベルが変化する操作信号を出力する操作信号発生器と、前記制御発振器入力信号として前記操作信号を選択し、前記制御発振器出力信号の周波数がキャプチャレンジの範囲となったときに、前記制御発振器入力信号として前記位相差情報信号を選択する操作切換器と、を備え、さらに、コリオリ力による前記振動子の変位に応じた角速度検出信号を検出する第２検出アンプと、前記比較信号に対して予め定める位相差を有する同期検波タイミング信号を発生する検波タイミング発生器と、前記角速度検出信号を前記同期検波タイミング信号に基づいて同期検波して同期検波後角速度検出信号を出力する同期検波器と、前記同期検波後角速度検出信号を平滑して角速度を出力するローパスフィルタと、を具備する、角速度検出装置とした。
【００２０】
また、請求項１２に記載の発明は、請求項１１に記載の角速度検出器において、前記振動情報信号の振幅値をピークホールド出力信号として検出する振幅検出器と、前記ピークホールド出力信号が引込振幅閾値信号を超えたときに極性が反転して、前記制御発振器入力信号として前記位相差情報信号を選択する第２コンパレータ出力信号を出力する第２振幅比較器と、備え、前記引込振幅閾値信号は、前記キャプチャレンジの範囲となったときに、前記第２コンパレータ出力信号を反転するように予め定められ、前記第２コンパレータ出力信号によって前記操作切換器を制御することとした。このような技術的特徴によって、振動子の発振を容易とし安定なものとできる。
【００２１】
また、請求項１３に記載の発明は、請求項１１または請求項１２に記載の角速度検出器において、前記駆動アンプは利得が変化する可変利得駆動アンプとして構成され、前記可変利得駆動アンプの利得を制御して前記ピークホールド出力信号の大きさを一定値とする利得制御器を有するフィードバックループを具備し、前記制御発振器入力信号として前記前記位相差情報信号を選択してから所定の時間が経過した後に、前記フィードバックループを動作させることとした。
【発明の効果】
【００２２】
本発明によれば、簡易な回路構成によって、電源投入後、自動的に振動子を安定して振動させることができる。また、振動子の共振周波数を変更しても、振動子の共振周波数が温度特性や経時変化で変わることがあっても、安定な振動が維持できる。
【図面の簡単な説明】
【００２３】
【図１】第１実施形態の発振装置のブロック図である。
【図２】振動子（発振子）の一構成例を模式的に示す図である。
【図３】振動子を用いた発振装置の一構成例の原理を示す図である。
【図４】振動子の発振条件を示す図である。
【図５】位相シフト器の一例を示す図である。
【図６】位相シフト器における各信号のタイミングチャートである。
【図７】第１実施形態の発振装置の要部の各信号のタイミングチャートである。
【図８】VCO操作信号発生器（操作信号発生器）の一例を示す図である。
【図９】第２実施形態の発振装置のブロック図である。
【図１０】第２実施形態の発振装置の要部の各信号のタイミングチャートである。
【図１１】第３実施形態の発振装置のブロック図である。
【図１２】カットオフ周波数追従フィルタの一実施例であるスイッチドキャパシタンスフィルタの構成を示す図である。
【図１３】第３実施形態の発振装置の要部の各信号のタイミングチャートである。
【図１４】第４実施形態の発振装置のブロック図である。
【図１５】第５実施形態の発振装置のブロック図である。
【図１６】第５実施形態の発振装置の要部の各信号のタイミングチャートである。
【図１７】実施形態の角速度検出装置のブロック図である。
【図１８】角速度検出装置の振動子の一構成例を模式的に示す図である。
【図１９】角速度検出装置の要部の各信号のタイミングチャートである。
【図２０】変形例の角速度検出装置のブロック図である。
【図２１】VCO操作信号発生器（操作信号発生器）の種々の実施例である。
【図２２】背景技術を示す図である。
【図２３】背景技術を示す図である。
【図２４】背景技術を示す図である。
【発明を実施するための形態】
【００２４】
本発明の発振装置を実施するための形態と、本発明の角速度検出装置を実施するための形態とは、振動子を振動させるために、以下の同一の技術的特徴部を有している。実施形態では、制御発振器と位相比較器とループフィルタと、を有して形成される位相同期ブロックを有している。位相同期ブロックは、他励モードとPLLモードとの２つの動作モードを有する。位相同期ブロックは、キャプチャレンジの範囲で動作するまでは、時間経過に応じてレベルが変化する操作信号を出力する操作信号発生器によって制御される他励モードで動作する。位相同期ブロックはキャプチャレンジの範囲で動作するようになったときに、自動的にPLLモードに切換わる。また、振動子を振動させるために、位相同期ブロックで、振動子の共振周波数と駆動信号の周波数を同期させるのみならず、位相シフト器を設けて、駆動信号の位相を調整している。
【００２５】
発明を実施するための形態（実施形態）について、以下に図面を参照して説明をする。
【００２６】
［発振装置］
＜第１実施形態＞
図１は、第１実施形態の発振装置のブロック図である。図２は、振動子（発振子）の一構成例を模式的に示す図である。図１、図２を参照して第１実施形態の発振装置について説明をする。
【００２７】
図１に示す発振装置１は、駆動アンプ１１と、振動子１２と、検出アンプ１３と、振幅比較器１４と、位相同期ブロック１５と、振幅検出器１６と、電圧源１７と、振幅比較器１８と、VCO操作切換器（電圧制御発振器操作切換器、操作切換器とも称する）２０と、VCO操作信号発生器（制御発振器操作信号発生器、操作信号発生器とも称する）２１と、位相シフト器２２とを有している。
【００２８】
駆動アンプ１１の出力側が振動子１２の駆動端子に接続される。振動子１２の振動検出端子に検出アンプ１３の入力側が接続される。検出アンプ１３の出力側に振幅比較器１４が接続される。
【００２９】
検出アンプ１３の出力側に振幅検出器１６が接続される。振幅検出器１６の出力側に振幅比較器１８の一方の入力側が接続され、電圧源１７に振幅比較器１８の他方の入力側が接続される。VCO操作切換器２０は、１回路２接点のスイッチとして機能し、アナログ信号をON（導通）、OFF（切断）するアナログスイッチである。VCO操作切換器２０は、ループフィルタ１５４の出力側またはVCO操作信号発生器２１の出力側いずれか一方を電圧制御発振器１５１の入力側に接続する。振幅比較器１８はVCO操作切換器２０の制御端子（図中の矢印）に接続され、VCO操作切換器２０のON、OFFの切換を制御する。
【００３０】
位相同期ブロック１５は、電圧制御発振器（VCO: Voltage Controlled Oscillator）１５１と、分周器１５２と、位相比較器１５３と、ループフィルタ１５４とを有する。電圧制御発振器１５１の出力側に分周器１５２の入力側が接続される。分周器１５２の出力側に位相比較器１５３の一方の入力側が接続され、振幅比較器１４の出力側に位相比較器１５３の他方の入力側が接続される。位相比較器１５３の出力側にループフィルタ１５４の入力側が接続される。なお、位相同期ブロック１５は、必ず、分周器１５２を備えなければならないものではないが、本実施形態では、位相シフト器２２を動作させる目的のために分周器１５２を備えている。
【００３１】
分周器１５２の出力側に位相シフト器２２の一方の入力側が接続され、電圧制御発振器１５１の出力側に位相シフト器２２の他方の入力側が接続される。位相シフト器２２の出力側に駆動アンプ１１の入力側が接続される。
【００３２】
ここで、振幅比較器１８によって得られる信号であるCMP2_OUT信号（第２コンパレータ出力信号）のレベルがハイレベルであるかローレベルであるかによって、VCO操作切換器２０の接続態様は、異なるものとなる。位相同期ブロック１５、すなわち、発振装置１は、VCO操作切換器２０の接続態様の異なりによって、異なる２つの動作モードのいずれか一方のモードで動作をする。ここで、CMP2_OUT信号（第２コンパレータ出力信号）は、VCO操作切換器２０（操作切換器）を制御する操作切換器制御信号として機能することになる。
【００３３】
VCO操作切換器２０によって、ループフィルタ１５４の出力側が電圧制御発振器１５１の入力側に接続される場合には、発振装置１は、フィードバック制御系を構成してPLL（Phase-Locked Loop）モード（位相同期モード）で動作するようになされる。PLLモードでは、振幅比較器１４から得られるCMP１_OUT信号（第１コンパレータ出力信号）と分周器１５２から得られる比較信号との位相差を一定にするように制御が行われる。つまり、CMP１_OUT信号を基準信号として、この基準信号に対して比較信号の周波数と位相とを合わせるようにされる。
【００３４】
一方、VCO操作切換器２０によって、VCO操作信号発生器２１の出力側が電圧制御発振器１５１の入力側に接続される場合には、位相同期ブロック１５、すなわち、発振装置１は、フィードフォワード制御系を構成して他励モードで動作するようになされる。他励モードでは、電圧制御発振器１５１から得られるVCO_OUT信号（制御発振器出力信号）の周波数が、VCO操作信号（制御発振器操作信号、操作信号とも称する）に応じて変化するような制御が行われる。
【００３５】
以下に、図１に表された各部の信号について説明をする。駆動信号は駆動アンプ１１から出力される。振動モニタ信号は振動子１２から出力される。振動情報信号は検出アンプ１３から出力される。振動モニタ信号と振動情報信号とはいずれも振動子の振動状態に関する信号である。CMP１_OUT信号（第１コンパレータ出力信号）は振幅比較器１４から出力される。振幅比較器１４が、振動情報信号と、振幅比較器１４の内部の基準電圧（図示せず）とを比較して振動情報信号を”H”（ハイレベル）と”L”（ローレベル）とに２値化したものがCMP１_OUT信号である。
【００３６】
VCO_IN信号（制御発振器入力信号）は電圧制御発振器１５１に入力される。VCO_OUT信号（制御発振器出力信号）は周波数が変化する可変周波数の信号であり、電圧制御発振器１５１から出力される。比較信号はVCO_OUT信号の周波数を1/N（Nは整数）に分周した２値の信号であり、分周器１５２から出力される。なお、分周器１５２を備えない場合には、N=1であり、VCO_OUT信号が比較信号となる。位相差信号は、CMP１_OUT信号と比較信号との位相差に応じてパルス幅が変化する２値の信号である。位相差電圧は位相差信号の低域成分の信号でありアナログ電圧である。なお、位相差電圧は、位相差情報信号の下位概念であり、位相差電圧は位相差情報信号の一例である。
【００３７】
P/H_OUT信号（ピークホールド出力信号）は振幅検出器１６から出力される。引込振幅閾値信号は電圧源１７から得られる所定電圧である。CMP2_OUT信号（第２コンパレータ出力信号）は振幅比較器１８から出力され、VCO操作切換器２０を制御する。VCO_CNT信号（電圧制御発振器制御信号）はVCO操作信号発生器２１から出力される。
【００３８】
以下に、発振装置１の各部について、より詳細に説明をして、発振装置１の全体の構成と作用とを明らかにする。
【００３９】
（発振装置の振動子の具体的な構成とその作用）
図２を参照して振動子（発振子）１２の構成について説明をする。振動子１２は、振動ビーム１２１、固定部１２２、駆動電極１２３および検出電極１２４を有している。
【００４０】
振動ビーム１２１の両端は各々の固定部１２２で固定される。振動ビーム１２１は、接地点（GND）に結線される。駆動電極１２３と、検出電極１２４とは、振動ビーム１２１の長手方向の略中央に位置する部分において、振動ビーム１２１の表面に対向して配置される。
【００４１】
駆動電極１２３は駆動アンプ１１（図１を参照）の出力側に接続されており、駆動信号が供給されるようになされる。このようにして、振動ビーム１２１と駆動電極１２３との間で静電引力を発生させ振動ビーム１２１を変形させることができる。図２中の矢印の方向が変形の方向である。
【００４２】
検出電極１２４は、GNDとの間において駆動モニタ信号を発生する。駆動モニタ信号は、振動ビーム１２１と検出電極１２４との間の静電容量の変化を検出することによって得られる。検出アンプ１３は静電容量の変化を電圧に変換して増幅する。このようにして、検出アンプ１３は振動ビーム１２１の変形の状態（振動の状態）を検出することができる。
【００４３】
ここで、図３、図４を参照して振動子を用いた発振装置の動作原理を説明する。その後に再び図１を参照して発振装置１についての説明を続ける。
【００４４】
図３は、振動子１２を用いた発振装置の原理を示す図である。図４は、振動子１２の発振条件を示す図である。以下に図３、図４を参照して、どのようにして振動子１２が発振状態となるかについて簡単に説明をする。
【００４５】
図３に示す位相シフト器２２１では、オペアンプ２２１１の負帰還端子（-）に抵抗２２１１の一端を接続し、正帰還端子（+）に抵抗２２１２の一端を接続し、抵抗２２１１の他端と抵抗２２１２の他端とを検出アンプ１３の出力側に接続している。また、オペアンプ２２１０の出力端子と負帰還端子（-）間に抵抗２２１３を接続している。正帰還端子（+）とGNDの間にコンデンサ２２１４を接続している。抵抗２２１１の抵抗値と抵抗２２１２の抵抗値と抵抗２２１３の抵抗値とは等しく、その抵抗値はＲであるとし、コンデンサ２２１４の容量値はＣであるとすると、位相シフト器２２１において生じる位相シフト量は下記の数式１で表される。
【００４６】
【数１】
2012013529.tif 000003
【００４７】
図４に示す、振動モニタ信号（図１も参照）と駆動信号（図１も参照）との位相の差が、適切に選ばれる場合に、振動子１２は発振状態となる。例えば、振動子１２が発振状態となるための位相シフト量は、９０°（度）である。
【００４８】
図３に示す位相シフト器２２１をIC（集積回路）によって構成する場合においては、ICの内部に予め形成された抵抗とコンデンサの定数で位相シフト量が固定されるために、振動子１２の共振周波数を変更することは困難である。また、抵抗とコンデンサとを用いた遅延回路であるため、ICプロセスにおいては、これらの定数の個体ばらつきも大きく、温度特性も良好とは言いがたい。さらに、振動子の共振周波数の経時変化しても位相シフト量が追従しないために、発振状態を安定して持続することが困難である。よって、IC化に適した回路として図１に示す回路を用いている。図１に示す発振装置１では、位相シフト器２２１に替えて、位相同期ブロック１５と位相シフト器２２を用いるようにしている。
【００４９】
すなわち、位相同期ブロック１５によって、振動子１２の共振周波数に追従するような発振周波数の信号を発生させている。それに加えて、位相シフト器２２によって、振動子１２が発振するように、比較信号に対して予め定める位相差を有する位相シフト信号を発生させている。このようにして、位相同期ブロック１５と位相シフト器２２とを有する発振装置１では、振動子１２の発振を持続させることができる。
【００５０】
再び、図１に戻って説明をする。
【００５１】
（位相同期ブロックがPLLモードで動作する場合の構成とその作用）
位相同期ブロック１５がPLLモードで動作する場合における位相同期ブロック１５と関連する各部の構成とその作用について簡単に説明をする。ループフィルタ１５４の出力側が電圧制御発振器１５１の入力側に接続される場合には、位相同期ブロック１５は周知のPLL回路として構成される。
【００５２】
位相比較器１５３は、CMP１_OUT信号と比較信号との位相差を比較して、位相差に応じた位相差信号、例えば、位相差に比例した位相差信号を発生する。ここで、CMP１_OUT信号と比較信号とのいずれもが、”H”（ハイレベル）または”L”（ローレベル）のいずれかの状態とされる２値信号である。また、位相比較器１５３から出力される位相差信号も、２値信号であり、パルス幅が位相差に応じて変化する信号である。検出アンプ１３から出力される振動情報信号は、振動子１２が共振している場合には、正弦波状の信号である。この正弦波状の信号から、２値化されたCMP１_OUT信号を得るために振幅比較器１４を用いている。振幅比較器１４は、例えば、アナログコンパレータが用いられる。
【００５３】
ループフィルタ１５４は、フィードバック制御系の応答を最適化するためのものであり、一般的には、低域通過濾波器として機能する、ラグリードフィルタまたは一次遅れフィルタが用いられる。ループフィルタ１５４に入力されたパルス幅信号である位相差信号は、ループフィルタ１５４によって平滑化されアナログ信号、例えば、位相差の情報が電圧値に変換された位相差電圧に変換される。
【００５４】
ループフィルタ１５４の出力側が電圧制御発振器１５１の入力側に接続されるので、電圧制御発振器１５１には位相差電圧が入力され、位相差電圧を零とするように、電圧制御発振器１５１からのVCO_OUT信号の発振周波数と、VCO_OUT信号の位相とを制御する。ここで、VCO_OUT信号の発振周波数は、比較信号の整数倍（分周器が入力信号を1/Nに分周した出力を出す場合には、N倍）である。例えば、分周器１５２が１／２分周器である場合には、上述した整数倍は２倍である。
【００５５】
このようにして、フィードバック制御系の作用によって、CMP１_OUT信号と比較信号とは、周波数が一致するのみならず、位相差が一定とされる関係を有する信号とされる。
【００５６】
（VCO操作切換器の周辺回路の構成およびその作用）
VCO操作切換器２０は、”H”または”L”の２つのレベルのいずれかである２値信号とされるCMP2_OUT信号によって制御される、１回路２接点のスイッチである。VCO操作切換器２０は、アナログ信号を通過させることができるアナログスイッチが採用される。接点には、アナログ信号が加えられ導通と切断の動作が行われる。一方の接点にはループフィルタ１５４が接続され、他方の接点にはVCO操作信号発生器２１が接続され、共通接点には電圧制御発振器１５１が接続される。
【００５７】
振幅検出器１６は、正弦波状の信号である振動情報信号から、その振幅のピーク値に相当するP/H_OUT信号を得るためのピーク検出回路として構成される。振幅検出器１６は、例えば、周知技術である、ダイオードとコンデンサと抵抗とオペアンプとを組み合わせた回路とされる。
【００５８】
振幅比較器１８は、２つの信号のレベルを比較するものであり、例えば、アナログコンパレータとされる。振幅比較器１８の一方の入力端には、P/H_OUT信号が入力され、振幅比較器１８の他方の入力端には、電圧源１７から発生する引込振幅閾値信号が入力される。振幅比較器１８において、引込振幅閾値信号とP/H_OUT信号とのいずれが大きいかが判断され、振幅比較器１８の出力側からCMP2_OUT信号が出力される。例えば、P/H_OUT信号の大きさが引込振幅閾値信号の大きさ以上となったときに、CMP2_OUT信号は”L”から”H”に極性またはレベルが反転し、ループフィルタ１５４と電圧制御発振器１５１とが接続されて、位相同期ブロック１５は周知のPLL回路として構成される。
【００５９】
（位相シフト器の具体的な構成とその作用）
ここで、図５、図６を参照して位相シフト器について説明をする。
【００６０】
図５は、位相シフト器２２の一例としてのD型のフリップフロップ回路を示す図である。図６は、位相シフト器２２における各信号のタイミングチャートである。
【００６１】
分周器１５２は１／２分周器であるとして、以下に説明をする。この場合には、電圧制御発振器１５１から出力される信号であるVCO_OUT信号（図１を参照）の周波数は、分周器１５２から出力される比較信号の周波数の２倍となる。
【００６２】
位相シフト器２２は、D端子（データ端子）、CK端子（クロック端子）、/PR端子（プリセット端子）、/CLR端子（クリア端子）、Q端子（正出力端子）および/Q端子（負出力端子）を有するD型のフリップフロップ回路２２２として構成される。
【００６３】
フリップフロップ回路２２２のCK端子には電圧制御発振器１５１から出力されるVCO_OUT信号が入力され、D端子には分周器１５２から出力される比較信号が入力される。フリップフロップ回路２２２の/PR端子、/CLR端子はいずれも”H”に固定される。このようにして、フリップフロップ回路２２２のQ端子から位相シフト信号（図１も参照）を得ることができる。
【００６４】
図６のタイミングチャートにおける、上段の信号は比較信号であり、中段の信号はVCO_OUT信号であり、下段の信号は位相シフト信号である。また、横軸は時間である。図６に示すように、比較信号のレベルが”H”であるか”L”であるかを、VCO_OUT信号のエッジ（この場合には立上エッジ）のタイミングでラッチをすることによって、位相シフト信号が得られる。このようにして、比較信号と位相シフト信号との間の位相差を９０°異ならせることができる。
【００６５】
なお、この９０°の位相差は、振動子１２が発振するように、比較信号に対して位相シフト信号が有するようにした、予め定める位相差の一例である。ここで、予め定める位相差は、発振条件から定められるものであり、本来は、CMP1_OUT信号に対する駆動信号の位相差である。しかしながら、PLL動作が理想的な場合には、CMP1_OUT信号と比較信号との位相は一致しており、駆動アンプ１１での遅れが無い場合には、位相シフト信号と駆動信号との位相は一致している。よって、比較信号に対して位相シフト信号が予め定める位相差を有するようすれば、発振条件を満たすこととなる。
【００６６】
図５および図６においては、フリップフロップ回路２２２は２倍周期の分周器として用いられ、９０度の位相差を生じさせる例を示したが、発振装置の仕様に応じて分周器における分周数を多くし９０度以外の位相差を生成することが可能である。なお、後述するようにして、フィードバック制御系として機能する位相同期ブロック１５におけるオフセット量の調整によっても、比較信号と位相シフト信号との間の位相差を（+）方向、（-）方向のいずれの方向にも任意の度数異ならせることができる。
【００６７】
上述したようにして、その内部にPLLとして機能する位相同期ブロック１５を含むようにされた発振装置１は、フィードバック制御系として機能するPLLモードで動作する場合には、振動子１２が発振条件を満たして持続的に発振をすることとなる。
【００６８】
（位相同期ブロックが他励モードで動作する場合の構成とその作用）
振幅比較器１８において、P/H_OUT信号と引込振幅閾値信号とを比較した結果、P/H_OUT信号の方が引込振幅閾値信号よりも小さい場合には、CMP2_OUT信号は”L”となる。この場合には、VCO操作信号発生器２１の出力側と電圧制御発振器１５１とが接続されて、位相同期ブロック１５は、他励モードとされ、VCO_CNT信号によって制御される可変周波数発生器として構成される。
【００６９】
図７は、第１実施形態の発振装置１の要部の各信号のタイミングチャートである。
【００７０】
図７の上段から順に、VCO_CNT信号、駆動信号、振動情報信号、P/H_OUT信号およびCMP2_OUT信号の各々の信号を示す。横軸は時間である。
【００７１】
VCO操作信号発生器２１は、時刻t1においてVCO_CNT信号の走査（スィープ）を開始する。すなわち、時刻の経過に伴ってVCO_CNT信号の電圧の値をより大きくする（図７の最上段を参照）。VCO_CNT信号が大きくなるほどVCO_CNT信号によって制御される電圧制御発振器１５１から出力されるVCO_OUT信号の周波数は高くなり、駆動信号の周波数も同様に高くなる（図７の上から２番目を参照）。
【００７２】
駆動信号の周波数が、振動子１２の共振周波数に近づくにつれて、振動情報信号の振幅も増大する（図７の上から３番目を参照）。P/H_OUT信号のレベルは振動情報信号の振幅に応じて大きなものとなる（図７の上から４番目を参照）。時刻t2において、P/H_OUT信号の大きさは、引込振幅閾値信号の値（引込振幅閾値信号の大きさ）以上となる。
【００７３】
CMP2_OUT信号は、時刻t1から時刻t2未満までは”L”であり、VCO操作切換器２０によって、発振装置１は、他励モードで動作するようにされる。CMP2_OUT信号は、時刻t2において、”L”から”H”に反転する。そして、CMP2_OUT信号が、”H”に反転した後は、VCO操作切換器２０によって、発振装置１は、PLLモードで動作するようにされる。ここで、他励モードを経てPLLモードに移行させる理由について簡単に述べる。
【００７４】
位相同期ブロック１５をPLL回路として動作させる際には、キャプチャレンジ（引込可能な周波数範囲）の範囲内に、電圧制御発振器１５１の発振周波数を設定しなければ、位相同期ブロック１５はPLLとしての動作を開始することはできない。よって、他励モードによって、キャプチャレンジの範囲に電圧制御発振器１５１の発振周波数を強制的に設定しなければならないのである。そこで、CMP2_OUT信号が”H”となる場合は、必ず、電圧制御発振器１５１の発振周波数がキャプチャレンジの範囲にあるように、引込振幅閾値信号の値を予め定めている。
【００７５】
一方、一旦、位相同期ブロック１５がPLL回路としての動作を開始した後は、ロックレンジ（PLLとして、位相同期して動作し続ける周波数範囲）の範囲では、周波数をずらしてもPLL回路としての位相同期の動作が保障される。よって、振動子１２の共振周波数が、ロックレンジの範囲で変化したとしても、振動子１２の振動状態において得られる振動情報信号を波形成形したCMP1_OUT信号と同一周波数で同一位相の信号が、比較信号として得られることとなる。
【００７６】
一般に、PLL回路では、ロックレンジの方がキャプチャレンジよりも広い。すなわち、ロックレンジの周波数の範囲は、キャプチャレンジの周波数の範囲を含んでいる。よって、一旦、キャプチャレンジの範囲において引き込み動作が行われた位相同期ブロック１５（ＰＬＬ回路）を有する発振装置１においては、振動子１２の共振周波数が温度の変化に応じて変化するような場合でも安定な発振の動作が保障される。
【００７７】
CMP2_OUT信号は、電圧制御発振器１５１の発振周波数がキャプチャレンジの範囲内にある場合と、電圧制御発振器１５１の発振周波数がキャプチャレンジの範囲外にある場合とを区別する信号の一例である。従って、電圧制御発振器１５１の発振周波数が、キャプチャレンジの範囲内であるか、キャプチャレンジの範囲外であるかを判別する信号であれば、本実施形態のCMP2_OUT信号に替えて、VCO操作切換器２０の制御信号として用いることができる。
【００７８】
例えば、以下の様にすることもできる。位相差信号（図１を参照）は、CMP１_OUT信号（図１を参照）と比較信号（図１を参照）との周波数の差の周波数で変化する。よって、位相差信号（図１を参照）の周波数を検出する周波数検出回路（図示せず）を設ける。そして、この周波数検出回路で検出する周波数が、予め定める周波数以下となる場合に、VCO操作切換器２０のスイッチポジションを切換えてPLLモードに移行させるようにしても良い。ここで、上述した、予め定める周波数は、キャプチャレンジの範囲内の周波数である。
【００７９】
（VCO操作信号発生器の具体的な構成とその作用）
図８は、VCO操作信号発生器２１の一例を示す図である。VCO操作信号発生器２１は、放電スイッチ２１１、電流源２１２、コンデンサ２１３およびオペアンプ２１４を有している。放電スイッチ２１１は、時刻t1（図７を参照）においてOFF（切断）とされた状態の開とされ、それ以前はON（導通）とされた状態の閉とされる。放電スイッチ２１１が開とされる時刻t1から、コンデンサ２１３に対して電流源２１２より出力される電流に基づく電荷が蓄積され、コンデンサ２１３の両端の電圧は、経過時刻に比例して大きくなる。そして、時刻t2（図７を参照）において、位相同期ブロック１５がPLLモードでの動作に切換わると、放電スイッチ２１１は再び閉とされる。このようにして、図７に示すようなVCO_CNT信号を得ることができる。ここで、オペアンプ２１４はバッファとして機能する。
【００８０】
第１実施形態の発振装置によれば、PLLモードにおいて、振動子が振動条件を満たすようにして駆動のタイミングを生成するので振動子の共振周波数を変更してもICを再設計する必要がない。また振動子の共振周波数が温度特性や経時変化で変わることがあっても、PLLの作用によって、振動状態に追従して駆動信号の周波数および位相を自動的に追従することができるので、駆動電流も抑え安定に駆動を行うことができる。また、電源投入後自動的に振動子を安定して振動させることができる。
【００８１】
また、他励モードにおいて、電源投入後からのPLLの引き込みを、VCO操作信号発生器とVCO操作切換器とを用いた簡易な回路によって高性能に行うことが可能である。背景技術に示すように、IC内にメモリを設けて予め周波数の設定を行う必要もなく、高速のA/D変換器を用いる必要もない。
【００８２】
＜第２実施形態＞
図９は、第２実施形態の発振装置のブロック図である。図９に示す発振装置２において、第１実施形態におけると同様の各構成部には同一の符号を付してその説明を省略する。
【００８３】
第２実施形態の発振装置２は、第１実施形態の発振装置１に、さらに、遅延器２５、利得制御器２６および利得制御切換器２７を付加したものである。また、発振装置１における駆動アンプ１１を駆動アンプの一種である可変利得駆動アンプ２８に置き換えたものである。
【００８４】
遅延器２５は、例えば、シフトレジスタ、遅延線、または、ICの内部に抵抗とコンデンサとで形成される１次遅回路で構成される。遅延器２５は、予め定める所定の遅延量Dを有している。振幅比較器１８から出力されるCMP2_OUT信号が遅延器２５に入力され、遅延器２５は、CMP2_OUTD信号（第２コンパレータ遅延出力信号）を出力する。CMP2_OUTD信号は、CMP2_OUT信号を予め定める所定時間遅れさせた信号である。遅延器２５の出力側は利得制御切換器２７に接続されており、CMP2_OUTD信号が、利得制御切換器２７のスイッチ制御端子に供給されるようになされる。
【００８５】
利得制御切換器２７は１回路２接点のアナログスイッチが採用される。利得制御切換器２７は、スイッチ制御端子に供給される”H”または”L”のスイッチ制御信号によって、アナログ信号が通過するか、通過しないかを制御することができる。本実施形態では、CMP2_OUTD信号が”H”である場合には、振幅検出器１６の出力側と利得制御器２６の入力側とを接続する。一方、CMP2_OUTD信号が”L”である場合には、振幅検出器１６の出力側と利得制御器２６の入力側とを接続しない。
【００８６】
可変利得駆動アンプ２８は、制御端子を有し、この制御端子に流し込む電流の大きさ、または、この制御端子に印加する電圧の大きさに応じて可変利得駆動アンプ２８の利得（ゲイン）を調整する。可変利得駆動アンプは周知技術である。
【００８７】
利得制御器２６は、可変利得駆動アンプ２８を制御して駆動信号のレベルを一定とするために設けられている。利得制御器２６の入力側は、利得制御切換器２７を介して振幅検出器１６に接続することができるようになされる。利得制御器２６の出力側は可変利得駆動アンプ２８の制御端子に接続される。
【００８８】
利得制御器２６は、内部に基準振幅値を有している。また、利得制御器２６は、振幅検出器１６から出力されるP/H_OUT信号（ピークホールド出力信号）とこの基準振幅値との差分を演算する減算器を内部に有している。また、利得制御器２６は、この減算器からの出力に応じた電流を出力し、または、この減算器からの出力に応じた電圧を出力する制御電源を有している。ここで、P/H_OUT信号の方が基準振幅値よりも大きい場合には、可変利得駆動アンプ２８の利得を減ずるような電流、または、電圧が制御電源から出力するようになされる。これと反対に、P/H_OUT信号の方が基準振幅値よりも小さい場合には、可変利得駆動アンプ２８の利得を増ずるような電流、または、電圧が制御電源から出力するようになされる。
【００８９】
このような構成を有することによって、可変利得駆動アンプ２８、振動子１２、検出アンプ１３、振幅検出器１６、利得制御切換器２７および利得制御器２６を含む一巡のフィードバックループによるフィードバック制御系が形成される。そして、振幅検出器１６から出力されるP/H_OUT信号のレベルを一定とする。また、PLL動作をさせるために、制御発振器入力信号として前記位相差情報信号を選択してから所定の時間が経過した後に、利得制御切換器２７をONとして、このフィードバックループを動作させる。
【００９０】
図１０は、第２実施形態の発振装置２の要部の各信号のタイミングチャートである。図１０の上段から順に、VCO_CNT信号、駆動信号、振動情報信号、P/H_OUT信号、CMP2_OUT信号およびCMP2_OUTD信号の各々の信号を示す。横軸は時間である。
【００９１】
VCO操作信号発生器２１は、時刻t1においてVCO_CNT信号の走査を開始する。すなわち、時刻の経過に伴ってVCO_CNT信号の電圧の値をより大きくする（図１０の最上段を参照）。VCO_CNT信号が大きくなるほどVCO_CNT信号によって制御される電圧制御発振器１５１から出力されるVCO_OUT信号の周波数は高くなり、駆動信号の周波数も同様に高くなる（図１０の上から２番目を参照）。
【００９２】
駆動信号の周波数が、振動子１２の共振周波数に近づくにつれて、振動情報信号の振幅も増大する（図１０の上から３番目を参照）。そして、P/H_OUT信号のレベルは振動情報信号の振幅に応じて大きなものとなる（図１０の上から４番目を参照）。時刻t2において、P/H_OUT信号の大きさは、引込振幅閾値信号の値（引込振幅閾値信号の大きさ）以上となる。
【００９３】
CMP2_OUT信号は、時刻t1から時刻t2未満までは”L”であり、他励モードである。CMP2_OUT信号は、時刻t2において、”L”から”H”に反転する（図１０の上から５番目を参照）。そして、CMP2_OUT信号が、”H”に反転した後は、VCO操作切換器２０によって、発振装置１は、PLLモードで動作するようにされる。
【００９４】
CMP2_OUT信号が”H”に反転した時刻t2から遅延量Dに相当する時間経過後の時刻t3において、CMP2_OUTD信号が”L”から”H”に反転する（図１０の上から６番目を参照）。CMP2_OUTD信号が”H”に反転することによって、利得制御切換器２７を介して、振幅検出器１６の出力側と利得制御器２６の入力側とが接続され、自動利得制御ありのモード（AGC_ON: Automatic Gain Control ON）となる。そして、可変利得駆動アンプ２８を制御し、振幅検出器１６から出力されるP/H_OUT信号のレベルを一定とする。なお、振幅検出器１６の出力側と利得制御器２６の入力側とが接続されない状態は、自動利得制御なしのモード（AGC_OFF: Automatic Gain Control OFF）であり、第１実施形態におけると同様の動作を行う。
【００９５】
CMP2_OUT信号に対して遅延量Dに対応する時間Δだけ遅らせた時刻にCMP2_OUTD信号を発生させる遅延器２５を設けている理由について説明をする。常時、AGC_ONとしておくと、P/H_OUT信号のレベルが小さいときに、可変利得駆動アンプ２８の利得が極度に上がり、本来は低レベルである不要な電気ノイズや、振動子の駆動共振以外の振動に起因して発生するノイズの振幅が増大し、このノイズにPLLがロックしてしまい振動子を起動することが出来なくなる恐れがあるので、これを防止するのが第１の理由である。また、発振装置２を時刻t2からPLLモードとするが、PLLとしての動作が定常状態となり安定に動作するまでの過渡状態が存在するので、この過渡状態経過後の時刻t3までAGC_ONとしないのが第２の理由である。
【００９６】
第２実施形態の発振装置２では、振幅検出器１６から出力されるP/H_OUT信号のレベルを一定とするフィードバック制御系を有するので、安定した振幅のP/H_OUT信号、振動情報信号が得られる。その結果、振動子１２の振動も安定したものとなる。また、振動情報信号を振幅比較器１４によって２値化した信号であるCMP１_OUT信号の質（S/N）が良好となり、位相同期ブロック１５についても、位相差信号のジッターが小さくなり良好な性能となる。
【００９７】
＜第３実施形態＞
図１１は、第３実施形態の発振装置のブロック図である。図１１に示す発振装置３において、第１実施形態または第２実施形態におけると同様の各構成部には同一の符号を付してその説明を省略する。
【００９８】
第３実施形態の発振装置３は、第２実施形態の発振装置２に、さらに、追従フィルタ２９を付加したものである。追従フィルタ２９は、スイッチドキャパシタンスフィルタ（SCF: Switched Capacitance Filter）として構成される。追従フィルタ２９は、可変利得駆動アンプ２８（または駆動アンプ１１）の出力側に配置されるが、可変利得駆動アンプ２８（または駆動アンプ１１）の入力側に配置しても同様の作用を奏し、同様の効果が得られる。
【００９９】
図１２は、追従フィルタ２９の一実施例であるスイッチドキャパシタンスフィルタの構成を示す図である。スイッチドキャパシタンスフィルタとされる追従フィルタ２９は、オペアンプ２９０、スイッチ２９１（第１のスイッチ）、スイッチ２９２（第２のスイッチ）、スイッチ２９３（第３のスイッチ）、スイッチ２９４（第４のスイッチ）、入力コンデンサ２９５および出力コンデンサ２９６を有している。入力コンデンサ２９５の値はCiであり、出力コンデンサ２９６の値はCoである。
【０１００】
本実施形態では、追従フィルタ２９の入力側から駆動アンプ出力信号（図１１を参照）が入力され、追従フィルタ２９の出力側から駆動信号（図１１を参照）が出力される。
【０１０１】
追従フィルタ２９は以下のように構成される。入力側からスイッチ２９１を介して入力コンデンサ２９５の一端が接続され、入力コンデンサ２９５の他端にスイッチ２９４の一端が接続され、スイッチ２９４の他端はオペアンプ２９０の負帰還端子に接続される。オペアンプ２９０の正帰還端子は接地される。入力コンデンサ２９５の一端には、他端が接地されたスイッチ２９２が接続され、入力コンデンサ２９５の他端には、他端が接地されたスイッチ２９３が接続される。オペアンプ２９０の出力端に出力コンデンサ２９６の一端が接続されて出力側とされる。出力コンデンサ２９６の他端はオペアンプ２９０の負帰還端子に接続される。
【０１０２】
スイッチ２９１、スイッチ２９２、スイッチ２９３およびスイッチ２９４は、所定周波数のSsw信号によって、ON（導通）とOFF（切断）とが繰り返される。このようなスイッチドキャパシタンスフィルタは、一次遅系（低域濾波器）として働き、カットオフ周波数（fc）は数式２で表される。ここで、Ciは入力コンデンサ２９５の値であり、Coは出力コンデンサ２９６の値であり、fswはSsw信号の繰返し周波数である。
【０１０３】
【数２】
2012013529.tif 000004
【０１０４】
数式２で表されるように、カットオフ周波数は、入力コンデンサ２９５の値と出力コンデンサ２９６の値の比にSsw信号の繰返し周波数を掛けた値によって決定される。周波数fswを駆動信号に同期した、駆動信号のM倍（Mは整数）の周波数の信号とすることで、駆動信号の変化に応じてカットオフ周波数fcが自動的に追従するようにできる。このようにカットオフ周波数が駆動信号に追従することによって、振動子の共振特性が変化した場合、異なる共振周波数の振動子を用いる場合においても、同様の波形による駆動を同一の回路で対応することが可能となる。
【０１０５】
図１３は、第３実施形態の発振装置３の要部の各信号のタイミングチャートである。図１３の上段から順に、VCO_CNT信号、駆動アンプ出力信号、駆動信号、振動情報信号、P/H_OUT信号、CMP2_OUT信号およびCMP2_OUTD信号の各々の信号を示す。横軸は時間である。
【０１０６】
VCO操作信号発生器２１は、時刻t1においてVCO_CNT信号の走査を開始する。すなわち、時刻の経過に伴ってVCO_CNT信号の電圧の値をより大きくする（図１３の最上段を参照）。VCO_CNT信号が大きくなるほどVCO_CNT信号によって制御される電圧制御発振器１５１から出力されるVCO_OUT信号の周波数は高くなり、駆動アンプ出力信号および駆動信号の周波数も同様に高くなる（図１３の上から２番目、３番目を参照）。
【０１０７】
駆動信号の周波数が、振動子１２の共振周波数に近づくにつれて、振動情報信号の振幅も増大する（図１３の上から４番目を参照）。そして、P/H_OUT信号のレベルは振動情報信号の振幅に応じて大きなものとなる（図１３の上から５番目を参照）。時刻t2において、P/H_OUT信号の大きさは、引込振幅閾値信号の値（引込振幅閾値信号の大きさ）以上となる。
【０１０８】
CMP2_OUT信号は、時刻t1から時刻t2未満までは”L”であり、他励モードである。CMP2_OUT信号は、時刻t2において、”L”から”H”に反転する（図１３の上から６番目を参照）。そして、CMP2_OUT信号が、”H”に反転した後は、VCO操作切換器２０によって、発振装置１は、PLLモードで動作するようにされる。
【０１０９】
CMP2_OUT信号が”H”に反転した時刻t2から遅延量Dに相当する時間経過後の時刻t3において、CMP2_OUTD信号が”L”から”H”に反転する（図１３の上から７番目を参照）。CMP2_OUTD信号が”H”に反転することによって、利得制御切換器２７を介して、振幅検出器１６の出力側と利得制御器２６の入力側とが接続され、自動利得制御ありのモード（AGC_ON: Automatic Gain Control ON）となる。そして、可変利得駆動アンプ２８を制御し、振幅検出器１６から出力されるP/H_OUT信号のレベルを一定とする。なお、振幅検出器１６の出力側と利得制御器２６の入力側とが接続されない状態は、自動利得制御なしのモード（AGC_OFF: Automatic Gain Control OFF）である。
【０１１０】
第３実施形態の発振装置３では、発振装置１が奏する効果および発振装置２が奏する効果に加えて、駆動信号の波形が、矩形波ではなく正弦波に近いものであるので、振動子に生じる不要な高次共振及び、矩形波のエッジから飛び込む電気ノイズを抑制することができる。さらに、駆動アンプ出力信号の周波数が変化しても、追従フィルタの作用によって、駆動信号の波形は変わらないので、振動子を安定に駆動することができ、安定した発振状態を維持できる。
【０１１１】
なお、第３実施形態の発振装置３では、自動利得制御ありのモードを備えるものとして説明をしたが、自動利得制御なしのモードのみを備える発振装置も実施可能である。
【０１１２】
＜第４実施形態＞
図１４は、第４実施形態の発振装置のブロック図である。図１４に示す発振装置４において、第１実施形態ないし第３実施形態におけると同様の各構成部には同一の符号を付してその説明を省略する。
【０１１３】
第４実施形態の発振装置４は、第２実施形態の発振装置２に、さらに、波形発生器３０およびD/A変換器（デジタルアナログ変換器）３１を付加したものである。
【０１１４】
波形発生器３０の入力側は位相シフト器２２の出力側に接続され、波形発生器３０の出力側はD/A変換器３１の入力側に接続される。D/A変換器３１の出力側は、可変利得駆動アンプ２８の入力側に接続される。
【０１１５】
波形発生器３０は、位相シフト器２２から出力される位相シフト信号に同期した、同一同位相の任意波形である、同期デジタルデータをデジタル処理によって発生する。同期デジタルデータに対応する波形としては、例えば、矩形波、正弦波、三角波、鋸波、台形波を初めとして、ロム（ROM）に波形のデータを記憶することによって広範囲な波形が可能である。また、ロム（ROM）に記憶する以外に、デーエスピー（DSP： Digital Signal Processing Unit)、ハードデジタルロジック回路等によって任意波形を生成することもできる。いずれの場合においても、デジタル信号処理が行われるので、比較信号に対して所望の位相シフト量を有する任意波形を生成することは容易である。
【０１１６】
波形発生器３０は、予め定めたいくつかの波形から適宜に所望の波形を選択するような構成とすることもできる。このようにすれば、IC化した回路を多くの振動子に適用することができる。また、ロム（ROM）には波形の一周期分のデータを記憶すれば十分であるので、ロム（ROM）内蔵のICを用いることによって波形発生器３０のIC化も困難ではない。
【０１１７】
D/A変換器３１は、デジタルデータを入力してアナログ信号を出力する。D/A変換器３１は、波形発生器３０から入力される同期デジタルデータを同期アナログ波形信号に変換して可変利得駆動アンプ２８に対して出力する。
【０１１８】
本実施形態の発振装置によれば、波形発生器とD/A変換器とを有することによって、振動子に印加される駆動波形を任意の波形とすることができるので、振動子を最も適合した波形によって駆動することができる。また、第１実施形態ないし第３実施形態の各発振装置、さらには後述する第５実施形態の発振装置に対して、本実施形態において説明をした波形発生器とD/A変換器とを付加する発振装置も実施可能である。例えば、本実施形態の発振装置４は、可変利得駆動アンプ２８を有するものとして説明したが、第１実施形態のように駆動アンプ１１（図１を参照）を用いても実施可能である。いずれの実施形態においても、上述した波形発生器３０およびD/A変換器３１を付加すれば、これらを備えることによる上述した効果を生じる。
【０１１９】
＜第５実施形態＞
図１５は、第５実施形態の発振装置のブロック図である。図１５に示す発振装置５において、第１実施形態ないし第４実施形態におけると同様の各構成部には同一の符号を付してその説明を省略する。
【０１２０】
第５実施形態の発振装置５は、カウンタ４１と、すべてデジタル回路として構成される位相同期ブロック４５と、デジタルセレクタ４０とを備える点に特徴がある。カウンタ４１はVCO操作信号発生器２１に替えて用いられ、位相同期ブロック４５は位相同期ブロック１５に替えて用いられ、デジタルセレクタ４０はVCO操作切換器２０に替えて用いられる。
【０１２１】
カウンタ４１は、mビットカウンタとされており、m個のパラレル出力端子（図示せず）を有している。カウンタ４１のクロック端子（図示せず）には、所定周波数のクロック信号が入力される。
【０１２２】
位相同期ブロック４５は、デジタルコントロールドオシュレータ（DCO: Digital Controlled Oscillator）４５１、タイムデジタルコンバータ（TDC: Time Digital Convertor）４５３、デジタルフィルタ（DF: Digital Filter）４５４および分周器１５２を有している。デジタルコントロールドオシュレータ（DCO: Digital Controlled Oscillator）４５１は電圧制御発振器１５１に替えて用いられる。タイムデジタルコンバータ４５３は位相比較器１５３に替えて用いられる。デジタルフィルタ４５４はループフィルタ１５４に替えて用いられる。
【０１２３】
デジタルコントロールドオシュレータ４５１は、mビットの入力信号の値に応じて発振周波数が変化するようになされる。デジタルコントロールドオシュレータ４５１の出力であるVCO_OUT信号は１ビット（”L”、”H”の２値）の可変周波数とされる。
【０１２４】
タイムデジタルコンバータ４５３は、CMP１_OUT信号と比較信号との位相差を得てこの位相差をmビットの位相差信号として出力する。
【０１２５】
デジタルフィルタ４５４は、mビットの位相差信号をフィルタリングしてmビットの位相差情報信号を出力する。フィルタリングの内容としては、ラグリードフィルタ、１次遅フィルタ、２次遅フィルタ等の各種フィルタをプログラムによって選択するものである。
【０１２６】
分周器１５２は、第１実施形態ないし第４実施形態におけるものと同様のものである。また、デジタルセレクタ４０は、mビットのカウンタ出力信号、または、mビットの位相差信号のいずれか一方を選択するmビット幅を有するデジタルセレクタとされる。
【０１２７】
図１６は、第５実施形態の発振装置５の要部の各信号のタイミングチャートである。図１６の上段から順に、カウンタ出力信号、駆動信号、振動情報信号、P/H_OUT信号、CMP2_OUT信号およびCMP2_OUTD信号の各々の信号を示す。横軸は時間である。
【０１２８】
カウンタ４１は、時刻t1においてカウンタ出力信号の走査を開始する。すなわち、時刻の経過に伴ってカウンタ出力信号の値をより大きくする（図１６の最上段を参照）。なお、カウンタ出力信号はmビットのパラレル信号であるが図１６ではmビットの値を模式的に図示している。カウンタ出力信号の値が大きくなるほどカウンタ出力信号によって制御されるデジタルコントロールドオシュレータ４５１から出力されるVCO_OUT信号の周波数は高くなり、駆動信号の周波数も同様に高くなる（図１６の上から２番目を参照）。
【０１２９】
駆動信号の周波数が、振動子１２の共振周波数に近づくにつれて、振動情報信号の振幅も増大する（図１６の上から３番目を参照）。そして、P/H_OUT信号のレベルは振動情報信号の振幅に応じて大きなものとなる（図１６の上から４番目を参照）。時刻t2において、P/H_OUT信号の大きさは、引込振幅閾値信号の値（引込振幅閾値信号の大きさ）以上となる。
【０１３０】
CMP2_OUT信号は、時刻t1から時刻t2未満までは”L”であり、他励モードである。CMP2_OUT信号は、時刻t2において、”L”から”H”に反転する（図１６の上から５番目を参照）。そして、CMP2_OUT信号が、”H”に反転した後は、デジタルセレクタ４０によって、発振装置１は、PLLモードで動作するようにされる。
【０１３１】
CMP2_OUT信号が”H”に反転した時刻t2から遅延量Dに相当する時間経過後の時刻t3において、CMP2_OUTD信号が”L”から”H”に反転する（図１６の上から６番目を参照）。CMP2_OUTD信号が”H”に反転することによって、利得制御切換器２７を介して、振幅検出器１６の出力側と利得制御器２６の入力側とが接続され、自動利得制御ありのモード（AGC_ON: Automatic Gain Control ON）となる。そして、可変利得駆動アンプ２８を制御し、振幅検出器１６から出力されるP/H_OUT信号のレベルを一定とする。なお、振幅検出器１６の出力側と利得制御器２６の入力側とが接続されない状態は、自動利得制御なしのモード（AGC_OFF: Automatic Gain Control OFF）である。
【０１３２】
第５実施形態の発振装置５では、位相同期ブロック４５およびカウンタ４１をデジタル処理とすることによって、第１実施形態ないし第４実施形態における発振装置にくらべて、適応性を高めることが可能となる。例えば、位相同期ブロック４５のデジタルフィルタ４５４は、プログラマブルフィルタとすることができ、発振装置５の全体の制御をするシステムコントローラ（図示せず）によってフィルタ特性を自由に変更することができる。例えば、ラグリードフィルタ、１次遅れフィルタ、２次以上の高次フィルタとして、振動子の特性に最も適したものとできる。
【０１３３】
デジタルフィルタ４５４を有することによって、PLLモードにおいては、振動子１２の特性に応じてデジタルフィルタ４５４の特性を変化させて位相同期ブロック４５における制御則をプログラマブルに適宜に定めることができる。
【０１３４】
また、他励モードにおいては、カウンタ４１は任意波形（時間関数）のカウンタ出力信号を生成して位相同期ブロック４５における制御則をプログラマブルに適宜に定めることができる。また、電源投入時に振動子に印加する駆動周波数を操作する手段をクロックのカウントによって構成することで実現しているので、操作する手順も自由に設計可能である。
【０１３５】
このようにして、発振装置の設計自由度を上げることができるので、振動子の個体間にばらつきがあっても発振装置の特性のばらつきは小さく抑えることができ、安定にPLLの引込の操作を行い、PLLの引込の後は広いロックレンジを確保して安定にPLLモードで動作させることができる。
【０１３６】
［角速度検出装置］
上述した発振装置の要部と同様の要部を有する角速度検出装置の実施形態について以下に説明をする。
【０１３７】
図１７は、実施形態の角速度検出装置のブロック図である。図１７に示す角速度検出装置６において、上述した発振装置におけると同様の各構成部には同一の符号を付してその説明を省略する。
【０１３８】
振動子を用いる角速度検出装置は発振装置の一種であるので上述した発振装置の技術はすべて適用できる。実施形態の角速度検出装置６の特徴的要部は、上述した第１実施形態の発振装置１の特徴的要部と多くの点で共通する。しかしながら、角速度検出装置と発振装置とは、その目的が異なるために、角速度検出装置６では、振動子５２、加算アンプ５３、減算アンプ５４、同期検波器５５およびローパスフィルタ５６を有する点において、発振装置１とは異なる。
【０１３９】
角速度検出装置６は、いわゆる、ジャイロシステムと称されるものであり、振動子５２の振動を利用するものである。振動子５２に外から回転力が加わると、振動子５２の振動する部位に垂直方向に“コリオリの力”と呼ばれる力が発生する。コリオリの力は、振動子５２に新たな振動を発生させ、この振動から角速度を求めることができる。
【０１４０】
（角速度検出装置の振動子の具体的な構成とその作用）
図１８は、角速度検出装置の振動子５２の一構成例を模式的に示す図である。振動子５２は、振動ビーム５２１、固定部５２２、駆動電極５２３、検出電極Ａ５２４、検出電極Ｂ５２５および圧電膜５２６を有している。
【０１４１】
振動ビーム５２１の片端は固定部５２２に固着して支持される。振動ビーム５２１の上面には圧電膜５２６が製膜される。圧電膜５２６上には、上面中央に駆動電極５２３が配置される。駆動電極５２３の上面の両端には振動ビーム５２１が歪む方向に沿って検出電極Ａ５２４と検出電極Ｂ５２５が備えられている。
【０１４２】
駆動電極５２３に振動ビーム５２１の共振周波数近傍の周期性の電圧を印加することで、振動ビーム５２１は紙面上下方向の矢印で示す駆動方向に振動する。振動子５２にコリオリ力が印加されると紙面左右方向の矢印で示す検出方向に変位が発生し、検出電極Ａ５２４から出力される信号と検出電極Ｂ５２５から出力される信号との間に位相差が発生する。この位相差から角速度を検出する。
【０１４３】
振動子の一例である上述した本実施形態の振動子５２では圧電薄膜を使った振動子を示したが、静電力あるいは電磁力を使った振動子を同様に用いることができる。
【０１４４】
図１７を参照して、図１８に示す振動子５２の各部とその周辺回路との関係を説明し、各部に印加する信号および各部から出力される信号について説明をする。
【０１４５】
駆動アンプ１１の出力側は駆動電極５２３に接続されており、駆動電極５２３には駆動信号が供給される。検出電極Ａ５２４と検出電極Ｂ５２５とは各々が加算アンプ５３の入力側に接続されており、加算アンプ５３からは振動情報信号が得られる。また、検出電極Ａ５２４と検出電極Ｂ５２５とは各々が減算アンプ５４の入力側に接続されており、減算アンプ５４からは角速度検出信号が得られる。
【０１４６】
（角速度検出装置の特徴部の説明）
角速度検出装置６は、発振装置１と同様の特徴を有している。すなわち、振動子５２の振動状態を検出し振動周波数に位相同期した駆動信号を生成する点において角速度検出装置６と発振装置１とは共通する。
【０１４７】
角速度検出装置６は、駆動信号が印加されて振動する振動子５２と、振動子５２の振動状態を振動情報信号として検出する加算アンプ５３と、振動情報を２値化してCMP１_OUT信号を出力する振幅比較器１４と、を有している。また、VCO_IN信号(制御発振器入力信号)に応じて周波数が変化するVCO_OUT信号(制御発振器出力信号)を出力する電圧制御発振器１５１と、CMP１_OUT信号(制御発振器出力信号)と電圧制御発振器出力信号から出力される比較信号との位相差に応じた位相差信号を検出する位相比較器１５３と、を有している。また、位相差信号の低域成分である位相差電圧（位相差情報信号）を出力するループフィルタ１５４を有している。電圧制御発振器１５１、位相比較器１５３、ループフィルタ１５４、および、必要な場合に用いられる分周器１５２は、位相同期ブロック１５を構成する。
【０１４８】
角速度検出装置６は、また、振動子５２が発振するように、比較信号に対して予め定める位相差を有する位相シフト信号を発生する位相シフト器２２と、位相シフト信号を入力して駆動信号を出力する駆動アンプ１１と、時間経過に応じてレベルが変化するVCO_CNT信号（操作信号）を出力するVCO操作信号発生器(操作信号発生器)２１と、VCO操作切換器（操作切換器）２０とを備えている。VCO操作切換器（操作切換器）２０は、VCO_IN信号(制御発振器入力信号)として、VCO_CNT信号（操作信号）または位相差電圧（位相差情報信号）のいずれかを選択する。
【０１４９】
振動子５２の発振の起動時には、VCO_IN信号（制御発振器入力信号）としてVCO_CNT信号（操作信号）を選択して他励モードにおいて動作を開始する。その後、VCO_OUT信号（制御発振器出力信号）がキャプチャレンジの範囲となったときに、VCO_IN信号（制御発振器入力信号）として位相差電圧（位相差情報信号）を選択してPLLモードに切換わる。
【０１５０】
さらに、角速度検出装置６は、コリオリ力による振動子の振動方向と直交する方向の変位に応じた角速度検出信号を検出する減算アンプ５４と、比較信号に対して予め定める位相差を有する同期検波タイミング信号を発生する検波タイミング発生器と、角速度検出信号を同期検波タイミング信号に基づいて同期検波して同期検波後角速度検出信号を出力する同期検波器５５と、同期検波後角速度検出信号を平滑して各加速度を出力するローパスフィルタ５６と、を備える。なお、角速度検出装置６では、検波タイミング発生器は位相シフト器２２と兼用しているが、位相シフト器２２とは別に、検波タイミング発生器を備えるようにしても良い。
【０１５１】
発振装置１と同様の構成を有する各部については説明を簡単なものとして、角速度検出装置６が発振装置１とは異なる点を中心に詳細に説明をする。
【０１５２】
振動子５２の振動状態を検出するために、検出電極Ａ５２４の信号と検出電極Ｂ５２５の信号とを加算アンプ５３において加算して振動情報信号を得ている。振動情報信号は、振幅検出器１６および振幅比較器１４に入力される。そして、P/H_OUT信号とCMP１_OUT信号とを得るが、これらの信号は、発振装置におけると同様にして用いられる。
【０１５３】
検出電極Ａ５２４から得られる信号と検出電極Ｂ５２５から得られる信号とを減算アンプ５４において減算して角速度検出信号を得ている。そして、位相シフト器２２から出力される位相シフト信号と同一の信号を同期検波タイミング信号として用いて、角速度検出信号を同期検波器５５において同期検波する。すなわち、角速度検出装置６では、位相シフト器２２と、同期検波タイミング信号を発生する同期検波タイミング信号発生器とが同一構成部として兼用される。同期検波器５５から出力される同期検波後角速度検出信号をローパスフィルタ５６で平滑化することで、角速度に相当する出力を得ることができる。
【０１５４】
なお、位相シフト信号と異なる位相関係を有する同期検波タイミング信号を得るために、位相シフト器２２とは別に、同期検波タイミング信号発生器（図示せず）を設けるようにしても良い。なお、同期検波タイミング信号発生器は、VCO_OUT信号と比較信号とを入力とするD型フリップフロップ回路として構成するようにしても良い。
【０１５５】
図１９は、角速度検出装置６の要部の各信号のタイミングチャートである。横軸は時間である。駆動アンプ１１からの駆動信号（図１９の最上段を参照）を印加された振動子５２は９０度位相がずれた正弦波の振動を行い、加算アンプ５３から振動情報信号が検出される（図１９の上から２番目を参照）。減算アンプ５４から出力される角速度検出信号は角速度印加時においては、振動情報に対して９０度位相がずれ、角速度に応じた振幅を有して正弦波状に変化する（図１９上から３番目を参照）。位相シフト器２２からの同期検波タイミング信号（図１９上から４番目を参照）を用いて同期検波器５５において同期検波を行って同期検波後角速度検出信号（図１９上から５番目を参照）を得る。同期検波後角速度検出信号をローパスフィルタ５６で平滑化することで角速度に応じた角速度信号を得ることができる。
【０１５６】
本実施形態の角速度検出装置によれば、振動子が振動条件を満たすような周波数と位相とを有する駆動信号の源となる問位相シフト信号を生成する。また、振動子の共振周波数が変化する場合には、追従して位相シフト信号も変化するので、振動子の共振周波数を変更してもICを再設計する必要がない。また、IC内にメモリを設けて予め周波数の設定を行う調整も無しに電源投入後からPLLモードで動作するまでのPLLの引き込みを安定に行うことが可能である。また振動子の共振周波数が温度特性に応じて変化し、経時変化で変わることがあっても、振動状態に追従して駆動信号のタイミングを生成することができるので、駆動電流も抑えることができて安定に駆動を行うことができる。
【０１５７】
さらに、角速度を検出するための同期検波タイミング信号は、角度検出信号と関連づけられ、さらには、振動状態を維持するように発生される位相シフト信号と関連づけられている。そして、位相シフト信号と同様に同期検波タイミング信号は、自動的に振動子の共振周波数に追従するようになされるために、振動子の共振周波数の変更を行っても、正確な位相で同期検波を行うことができる。また、振動子の共振周波数が温度特性に応じて変化し、経時変化しても正確に角速度の検出を行うことができる。
【０１５８】
（角速度検出装置の変形の実施形態）
上述した角速度検出装置６と、上述したすべての発振装置において述べられた技術を任意に組み合わせた無数の角速度検出装置の実施形態が実施可能である。例えば、可変利得駆動アンプを用いるか、利得制御ができない駆動アンプを用いるかは、適宜に選択して他の実施形態と組み合わせることができるものである。また、振動子を駆動する駆動信号の波形についても、適宜に選択して、他の実施形態と組み合わせることができるものである。また、VCO操作信号発生器の構成についても、そのうちの一つと他の実施形態と組み合わせることができるものである。また、位相同期ブロックについてもアナログ回路とするかデジタル回路とするかを適宜に選択して、他の実施形態と組み合わせることができるものである。また、位相シフト器は、２つのデジタル信号を入力するデジタル回路とするか、位相同期ブロックの内部におけるオフセット量の調整によって実現するようするかを適宜に選択して、他の実施形態と組み合わせることができるものである。
【０１５９】
以下にそのうちの一例として、角速度検出装置６と発振装置２の可変利得駆動アンプを用いる技術とを組み合わせた角速度検出装置について説明をする。図２０は、角速度検出装置の変形例の角速度検出装置７のブロック図である。図２０に示す角速度検出装置７の各構成部は、上述した、角速度検出装置６および発振装置２におけると同様の構成部からなっているので、同一の構成部については、それらにおけると同一の符号を付す。
【０１６０】
図２０に示す角速度検出装置７においては、自動利得制御(AGC)が採用される。自動利得制御の動作については、発振装置２におけると同様である。CMP2_OUT信号が”H”に反転した時刻から遅延量Dに相当する時間経過後の時刻において、CMP2_OUTD信号が”L”から”H”に反転する。そして、利得制御切換器２７を介して、振幅検出器１６の出力側と利得制御器２６の入力側とが接続され、自動利得制御ありのモード（AGC_ON: Automatic Gain Control ON）となる。そして、可変利得駆動アンプ２８を制御し、振幅検出器１６から出力されるP/H_OUT信号のレベルを一定とする。なお、振幅検出器１６の出力側と利得制御器２６の入力側とが接続されない状態は、自動利得制御なしのモード（AGC_OFF: Automatic Gain Control OFF）であり、角速度検出装置６におけると同様の動作を行う。
【０１６１】
このような自動利得制御ありのモードを有することによって、振動子の振動振幅は一定に保たれる。この結果として、角速度検出信号ひいては角速度信号の出力レベルと振動子に加わる角速度との関係が一定の比例関係となり、振動子自体の振幅感度（振動情報信号と駆動信号との比）が温度に応じて変化し、または、経時変化しても正確に角速度の検出を行うことができる。
【０１６２】
［発振装置および角速度検出装置に係る変形の実施形態］
本実施形態の発振装置は発振信号を得ることを目的とし、本実施形態の角速度検出装置は角速度を得ることを目的としており、その目的は異なる。しかしながら、角速度検出装置に用いる振動子には角速度を検出するためのセンサが設けられており、角速度検出のための回路がさらに設けられている点の異なりを除き、その駆動回路の特徴部である要部は、全く同一である。従って、発振装置と角速度検出装置に共通した種々の実施形態が可能であるので、以下に、説明をする。
【０１６３】
（VCO操作信号発生器の変形例）
発振装置の第１実施形態ないし第４実施形態、および角速度検出装置において用いたVCO操作信号発生器２１に替えて、以下の種々の実施例を採用することが可能である。図２１は、VCO操作信号発生器の種々の実施例である。図２１を参照して以下に説明をする。
【０１６４】
図２１は、VCO操作信号発生器の種々の形態を示す図である。図２１（Ａ）に示すVCO操作信号発生器２１ａにおいては、一方の端子を接地したコンデンサ２１３のもう他方の端子に電流源２１２を接続し、コンデンサ２１３に蓄積された電荷によって生じる電圧を得るものである。ボルテージフォロワとされるオペアンプ２１４の出力側からVCO_CNT信号を得ることができる。
【０１６５】
図２１（Ｂ）に示すVCO操作信号発生器２１ｂにおいては、一方の端子を接地したコンデンサ２１３のもう他方の端子に抵抗２１５の一方の端子を接続し、抵抗２１５の他方の端子に電圧源２１６を接続する。そして、コンデンサ２１３に蓄積された電荷によって生じる電圧をボルテージフォロワとされるオペアンプ２１４の出力側からVCO_CNT信号として得ることができる。
【０１６６】
図２１（Ｃ）に示すVCO操作信号発生器２１ｃにおいては、コンデンサ２１３に蓄えられた電荷を放電する放電スイッチ２１１を設けている。本発明の実施の形態において、発振装置、角速度検出装置がPLLモードで動作するときには、放電スイッチ制御信号（図示せず）によって放電スイッチ２１１をONとして、コンデンサ２１３に蓄積された電荷を放電する。この構成により、コンデンサ２１３にIC内部のリーク電流や外部からの飛び込みノイズなどの影響を受けて、コンデンサ２１３が予期しない電荷を蓄積することを防止できる。第１実施形態でも同様なVCO操作信号発生器を採用したが、VCO操作信号発生器２１ｃでは放電スイッチ２１１をONとするタイミングは、第１実施形態において説明したように時刻t1に限ることがない。例えば、上述したように、PLLモードで動作するようにした後（時刻t2の後）、その他、適宜に定めることができるので、起動時の挿引開始周波数をより確実に一定にすることが可能となる。
【０１６７】
図２１（Ｄ）に示すVCO操作信号発生器２１ｄにおいては、コンデンサ２１３の接地していない端子と電流源２１２との間に設けられた切り離しスイッチ２１７、または、コンデンサ２１３の接地していない端子とオペアンプ２１４の入力側との間に設けられた切り離しスイッチ２１８、の少なくともいずれかの一方を備えている。発電装置が、他励モードで動作をする場合には、切り離しスイッチ２１７および切り離しスイッチ２１８をONとする。発電装置が、PLLモードでの動作を開始するときに、切り離しスイッチ２１８をOFFとしてコンデンサ２１３に蓄積された電荷を保持する。その後、一旦発振器の発振を停止（PLLモードでの動作を停止）して、再度発振を開始（PLLモードでの動作を開始）する場合には、VCO操作信号発生器２１ｄは、コンデンサ２１３に蓄積された電荷に応じた電圧を電圧制御発振器に供給して周波数の挿引を開始する。ここで、コンデンサ２１３に蓄積された電荷に応じた電圧は、前回のPLLモードでの動作の開始時に電圧制御発振器に供給された電圧である。よって、PLLは速やかに同期状態となる。このように、２回目以降の発振の起動時にコンデンサ２１３に蓄積された電荷に応じた電圧を電圧制御発振器に供給することで、PLLが同期するまでの時間を短縮することができる。なお、電流源２１２を抵抗２１５と電圧源２１６との直列接続回路に置換えてもよい。
【０１６８】
図２１（Ａ）ないし図２１（Ｄ）のいずれの回路のよっても、電源投入時に電圧制御発振器に印加する電圧を操作する手段を簡単に構成することが可能となり、IC化するに際してのチップ面積も小さくすることができるので、ICの低コスト化が実現できる。
【０１６９】
（追従フィルタの変形例）
図１２では、発振装置の第３実施形態における追従フィルタとして、１次のスイッチドキャパシタンスフィルタの例を示して説明したが、周知の回路によってこれよりも高次の追従フィルタ（図示せず）とすることもできる。フィルタの次数を適宜に選択することで駆動波形を所望の形状に変えることも可能である。また、追従フィルタをスイッチドキャパシタンスフィルタで構成するのみではなく、基準となる周波数に同期してカットオフ周波数が変わる周知のフィルタを用いることもできる。例えば、いずれも図示しない、A/D変換器とD/A変換器との間にデジタルフィルタを挿入して、クロック周波数を位相シフト信号のN倍とすることによっても同様な効果を得ることができる。
【０１７０】
（振動子の他の形態）
図２に示す振動子１２は、発振装置の第１実施形態ないし第５実施形態において用い得る振動子の一実施例である。また、図１８に示す振動子５２は、角速度検出器において用い得る振動子の一実施例である。図２では静電作用を用いた両持ち梁の振動子の一例を示し、図１８では圧電作用を用いた片持ち梁の振動子の一例を示した。振動子の形態は、これに限られるものではない。例えば、静電作用、圧電作用を用いる以外にも、電磁作用によって振動ビームの駆動を行うようにしても良い。また、振動状態の検出に関しては、圧電作用、電磁作用、ピエゾ抵抗等によって、駆動情報信号の検出を行うようにしても良い。
【０１７１】
（位相シフト信号を得るための変形の実施形態）CMP１_OUT信号に対して位相差を有する位相シフト信号を生成する別の手法について説明をする。フィードバック制御系として機能する位相同期ブロック１５におけるオフセット量の調整によっても、比較信号と位相シフト信号との間の位相差を（+）方向、（-）方向のいずれの方向にも任意の度数異ならせることができる。具体的には、図示はしないが、以下のようにして位相差の設定を行う。電圧制御発振器１５１の入力側に対して、オフセット電圧が加算されない状態では、オフセット量は零であり、CMP１_OUT信号のエッジの発生タイミングと比較信号のエッジの発生タイミングとは一致する。すなわち、比較信号と位相シフト信号との間の位相差は一定である。
【０１７２】
このときに、電圧制御発振器１５１の入力側に対して、オフセット電圧を加算すれば、オフセット電圧に応じてCMP１_OUT信号のエッジと比較信号のエッジとの間に位相差が生じる。この位相差（オフセット量）の大きさは、オフセット電圧の大きさに応じて大きくなる。この位相差の極性（進位相であるか遅位相であるか）は、オフセット電圧の極性に応じたものであり、オフセット電圧を正電圧に設定するか、オフセット電圧を負電圧に設定するかによって、位相差の極性は容易に定め得るものである。なお、ICの内部にD/Aコンバータ（図示せず）を用いたオフセット電圧発生器を構成すれば、デジタル制御によって、ICの外部から、比較信号と位相シフト信号との間の位相差を容易に任意の値に設定できる。
【０１７３】
このようにしてオフセット電圧を調整して比較信号と位相シフト信号との間に位相差を生じさせる場合には、分周器１５２と位相シフト器２２とを設けることなく、直接にVCO_OUT信号と比較信号との位相比較を位相比較器１５３で行い、VCO_OUT信号をそのまま、位相シフト信号として用いるようにすることもできる。この場合には、分周器１５２は１／１の分周比を有する分周器とし、位相シフト器２２は、VCO_OUT信号を位相シフト信号に置換え、電圧制御発振器１５１の入力側に対して、オフセット電圧を加算する手段に置換えたものと考えることができる。
【０１７４】
要は、CMP１_OUT信号に対して、所望の発振条件を得るための位相差を有する位相シフト信号を生成する位相シフト生成器であれば、位相シフト器２２に限らず、すべての実施形態において実施可能である。同期検波タイミング信号を発生する同期検波タイミング信号についても同様にして実施が可能である。
【０１７５】
（アナログ方式とデジタル方式の互換性）
位相同期ブロックの各実施形態における互換性について説明をする。電圧制御発振器１５１とDC0４５１とは、いずれも「制御発振器」として機能する点で変わりはない。電圧制御発振器１５１はアナログ電圧である位相差電圧によって制御され、DC0４５１はデジタル信号である電圧に対応するmビットの位相差情報信号によって制御される点に差異があるのである。ここで、「位相差情報信号」は「位相差電圧」も含むより広い概念である。
【０１７６】
位相比較器１５３とTDC４５３とは、いずれも「位相比較器」として機能する点に変わりはない。位相比較器１５３は位相差をパルス幅として出力し、TDC４５３は位相差をmビットのデジタルデータとして出力する点に差異があるのである。ループフィルタ１５４とデジタルフィルタ４５４とは、いずれも、低域濾波器として構成され、「ループフィルタ」として機能する点に変わりはない。よって、上述した実施形態において、デジタル方式の位相同期ブロックとアナログ方式の位相同期ブロックを適宜に組み合わせて、発振装置、角速度検出装置において実施できる。
【０１７７】
また、VCO操作切換器２０とデジタルセレクタ４０とは、いずれも「操作切換器」として機能する点に変わりはない。VCO操作切換器２０はアナログ電圧を切り替え、デジタルセレクタ４０はmビットのデジタルデータを切換える点に差異があるのである。
【０１７８】
また、VCO操作信号発生器２１とカウンタ４１とは、いずれも「操作信号発生器」として機能する点に変わりはない。VCO操作信号発生器２１はアナログ信号であるVCO_CNT信号を発生し、カウンタ４１はmビットデータであるカウンタ出力信号を発生する点に差異がある。しかしながら、VCO_CNT信号とカウンタ出力信号とは、いずれも時間の経過に応じて、そのレベルが変化する「操作信号」である点では差異はない。また、CMP2_OUT信号（操作切換器制御信号）によってVCO操作信号発生器２１とカウンタ４１とのいずれもが、切替えの制御がされる点においても差異はない。
【０１７９】
また、操作切換器制御信号は、位相同期ブロックをPLL回路として動作させる際に、キャプチャレンジ（引込可能な周波数範囲）の範囲内の周波数で、制御発振器（電圧制御発振器１５１またはDCO４５１）が発振していることを感知する信号であればどのようなものでも良いものである。例えば、位相同期ブロックのキャプチャレンジの端の限界の周波数において検出されるP/H_OUT信号（ピークホールド出力信号）の値よりも若干大きい値の信号を引込振幅閾値信号とする。このようにすれば、位相同期ブロックがキャプチャレンジ内で動作を開始した時点において、信号のレベルが反転するCMP2_OUT信号を操作切換器制御信号として用いるようにすることができるのである。
【０１８０】
また、CMP１_OUT信号（第１コンパレータ出力信号）と比較信号との周波数の差は、キャプチャレンジにどれぐらい近いかを示す信号でもある。ループフィルタから出力される位相差情報信号の周波数を検出する周波数検出回路（図示せず）を設けて、この周波数検出回路で検出する周波数が、予め定める周波数以下となる場合に、キャプチャレンジ内であると判断できる。そして、この周波数検出回路で検出する周波数が所定周波数となった場合に反転する出力信号を操作切換器制御信号として用いるようにすることができる。このような操作切換器制御信号を用いることによって、安定して高速にPLLモードに移行することができる。
【０１８１】
（その他の変形の実施形態）
上述した発振装置の第１実施形態ないし第５実施形態および角速度装置ならびにこれらの変形の実施形態において述べられた技術を任意に組み合わせた無数の実施形態が実施可能である。以下にそのうちのいくつかを例示する。可変利得駆動アンプを用いるか、利得制御ができない駆動アンプを用いるかは、適宜に選択して他の実施形態と組み合わせることができるものである。
【０１８２】
また、振動子を駆動する駆動信号の波形についても、適宜に選択して、他の実施形態と組み合わせることができるものである。また、波形発生器およびD/A変換器を付加することは、上述したすべての実施形態における作用効果を阻害することなく実施可能である。また、VCO操作信号発生器の構成についても、そのうちの一つと他の実施形態と組み合わせることができるものである。
【０１８３】
また、位相同期ブロックについてもアナログ回路とするかデジタル回路とするかを適宜に選択して、他の実施形態と組み合わせることができるものである。つまり、アナログ回路であれ、デジタル回路であれ、両者の位相同期ブロックとしての基本的機能は、上述したように大きく異なるものではないので、他の実施形態と組み合わせることができるのである。
【０１８４】
また、位相シフト器は、２つのデジタル信号を入力するデジタル回路とするか、位相同期ブロックの内部におけるオフセット量の調整によって実現するようするかを適宜に選択して、他の実施形態と組み合わせることができるものである。
【符号の説明】
【０１８５】
１、２、３、４、５  発振装置
６、７  角速度検出装置
１１  駆動アンプ
１２  振動子
１３  検出アンプ
１４  振幅比較器
１５  位相同期ブロック
１６  振幅検出器
１７  電圧源
１８  振幅比較器
２０  VCO操作切換器（操作切換器、電圧制御発振器操作切換器）
２１、２１ａ、２１ｂ、２１ｃ、２１ｄ  VCO操作信号発生器（操作信号発生器、制御発振器操作信号発生器）
２２  位相シフト器
２５  遅延器
２６  利得制御器
２７  利得制御切換器
２８  可変利得駆動アンプ
２９  追従フィルタ
３０  波形発生器
３１  D/A変換器（デジタルアナログ変換器）
４０  デジタルセレクタ（操作切換器）
４１  カウンタ（操作信号発生器）
４５  位相同期ブロック
５２  振動子
５３  加算アンプ
５４  減算アンプ
５５  同期検波器
５６  ローパスフィルタ
１２１  振動ビーム
１２２  固定部
１２３  駆動電極
１２４  検出電極
１５１  電圧制御発振器（制御発振器）
１５２  分周器
１５３  位相比較器
１５４  ループフィルタ
２１１  放電スイッチ
２１２  電流源
２１３  コンデンサ
２１４  オペアンプ
２１５  抵抗
２１６  電圧源
２１７、２１８  スイッチ
２２１  位相シフト器
２２２  フリップフロップ回路
２９０  オペアンプ
２９１、２９２、２９３、２９４  スイッチ
２９５  入力コンデンサ
２９６  出力コンデンサ
４５１  デジタルコントロールドオシュレータ（DOC）（制御発振器）
４５３  タイムデジタルコンバータ（TDC）（位相比較器）
４５４  デジタルフィルタ（ループフィルタ）
５２１  振動ビーム
５２３  駆動電極
５２６  圧電膜
５２４  検出電極Ａ
５２５  検出電極Ｂ
２２１０  オペアンプ
２２１４  コンデンサ
【図１】
2012013529.tif 000005
【図２】
2012013529.tif 000006
【図３】
2012013529.tif 000007
【図４】
2012013529.tif 000008
【図５】
2012013529.tif 000009
【図６】
2012013529.tif 000010
【図７】
2012013529.tif 000011
【図８】
2012013529.tif 000012
【図９】
2012013529.tif 000013
【図１０】
2012013529.tif 000014
【図１１】
2012013529.tif 000015
【図１２】
2012013529.tif 000016
【図１３】
2012013529.tif 000017
【図１４】
2012013529.tif 000018
【図１５】
2012013529.tif 000019
【図１６】
2012013529.tif 000020
【図１７】
2012013529.tif 000021
【図１８】
2012013529.tif 000022
【図１９】
2012013529.tif 000023
【図２０】
2012013529.tif 000024
【図２１】
2012013529.tif 000025
【図２２】
2012013529.tif 000026
【図２３】
2012013529.tif 000027
【図２４】
2012013529.tif 000028