(57)【要約】【課題】  省スペースと放熱性を両立させる。【解決手段】入力映像データ処理時に、動作率の高い回路部１と、動作率の低い回路部２と、処理データを格納する記憶部からなり、前記回路部１と前記回路部２は同一のチップ１に配置されかつ、前記回路部１と前記記憶部が垂直方向に重ならないように積層することを特徴とする。【選択図】  図１
2012119807.tif 000002
【特許請求の範囲】
【請求項１】
入力映像データ処理時に、動作率の高い回路部１と、動作率の低い回路部２と、処理データを格納する記憶部からなり、前記回路部１と前記回路部２は同一のチップ１に配置されかつ、前記回路部１と前記記憶部が垂直方向に重ならないように積層することを特徴とする撮像装置。
【請求項２】
前記チップ１は撮像素子からの映像データを入力し処理し、前記回路部１は前記撮像素子からの映像データのIFをとる回路を含むことを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記回路部１は、撮影時に動画像を常時処理する回路を含むことを特徴とする請求項１に記載の撮像装置。
【請求項４】
前記回路部２は、静止画撮影トリガ後に、静止画処理を行う期間のみ稼動する回路を含むことを特徴とする請求項１に記載の撮像装置。
【請求項５】
前記回路部２は、間欠的な周期で表価値を更新する回路を含むことを特徴とする請求項１に記載の撮像装置。
【請求項６】
前記回路部２は、撮影中には稼動しない通信処理を行う回路を含むことを特徴とする請求項１に記載の撮像装置。
【請求項７】
前記回路部２は、再生時のみ処理を行う回路を含むことを特徴とする請求項１に記載の撮像装置。
【請求項８】
前記記憶部は基板との接合部を有し、前記チップ１内の前記回路部２の配置形状に相当する領域以外に、前記基板との接合部を配置し、前記基板との接合部未配置領域の直下に、前記回路部２を配置することを特徴とする請求項１に記載の撮像装置。
【請求項９】
前記記憶部は、平行な２つの第１矩形領域、第２の矩形領域と、上記第１矩形領域、第２の矩形領域と直行する第３の矩形領域を、前記基板との接合部の配置領域とし、前記第３の矩形領域の直下に前記第２の回路部が配置できるように前記第３の矩形領域を配置することを特徴とする請求項１に記載の撮像装置。
【請求項１０】
前記チップ１と前記記憶部は、チップ接合部を介して接合され、前記記憶部は前記チップ１内に配置される回路部２の垂直方向に重なる領域近辺に、配置されることを特徴とする請求項１に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は映像処理回路を積層配置する際の、省スペース、放熱性に関するものである。
【背景技術】
【０００２】
近年デジタルカメラ、デジタルビデオカメラは、高解像度処理による高速化の代償として熱の発生が顕著であり、システムとしての放熱性が重要な要素となっている。
【０００３】
特許文献１では、複数のメモリ（メモリカード）を搭載してそれぞれの温度を検知して
アクセス状態を切り替えて、温度管理を行なうことにより、温度上昇による誤動作を回避している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開2008-269379号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
昨今、複数のコアを積層実装することにより、積層構造の下部コアは熱がこもり、熱の問題はさらにシビアになる。また、温度センサを搭載し管理した場合は、そのセンサ搭載のコストも問題になってくる。
【０００６】
本発明は上記の問題の鑑み、積層させる構造を熱こもりのないようにすることにより、省スペースと、放熱性の問題を両立することが可能となる。
【課題を解決するための手段】
【０００７】
動作率の高い回路部１と、動作率の低い回路部２とを別領域に配置する画像処理コアと、
画像処理データを格納するメモリ部からなり、
動作率の高い回路部１の領域が、メモリ部と重ならないように積層する。
【発明の効果】
【０００８】
本発明によれば、積層の構造により、熱こもりを最小限に抑えることができるので、省スペースと放熱性を両立させることができる。
【図面の簡単な説明】
【０００９】
【図１】実施例１のシステム構成図
【図２】実施例１の各チップ構成
【図３】実施例１の積層のイメージ
【図４】実施例２のシステム構成図
【図５】実施例２の積層のイメージ
【発明を実施するための形態】
【００１０】
以下、図面を参照しながら本発明の好適な形態を説明する。
【００１１】
［実施例１］
図１は本発明実施形態の全体構成である。撮影された映像は、レンズ101で結像され、センサ102へ入射される。センサ102では、光電変換を行なわれAFE 103へ入力される。AFE 103ではデジタル映像データへ変換され、信号処理部104へ入力される。信号処理部104では、撮影モードに応じて、動画、静止画の記録、表示のための画像を生成する。信号処理部104からハードディスク、SDカードへの記録用の映像データ、パネルやEVFへの表示用の映像データ、またUSB等で通信するデータのインターフェースをもつ。信号処理部104の処理過程でメモリ105へデータの保存、読み出しを繰り返し行う。
【００１２】
図２は信号処理部及びメモリ個々の構成を示す。201はメモリ105の側面から見た図である。パッケージ201_3の内部のメモリコアであるシリコンウエハ201_5が内蔵され、シリコンウエハ201_5の側面に信号転送のためのパッド201_1が配置される。パッド201_1からワイヤボンディング201_2が引き出され、パッケージ下部に配置されるボール201_4へ接続される。ボール201_4は他コアとの信号伝送の切り口となる。202は信号処理部104の側面から見た図である。パッケージ202_3の内部のメモリコアであるシリコンウエハ202_5が内蔵され、シリコンウエハ202_5の側面に信号転送のためのパッド202_1が配置される。パッド202_1からワイヤボンディング202_2が引き出され、パッケージ下部に配置されるボール202_4へ接続される。ボール202_4は他コアとの信号伝送の切り口となる。203はメモリ105のボール配置面を図示したものである。パッケージ面203_1上にボール配置領域203_2内にボールを配置し信号を転送する。204は信号処理部104のパッケージ配置面を図示したものである。201_1点線内が信号の転送を行うボール配置可能領域とする。204_2はセンサIF信号用のボール配置領域、204_3はUSB等の通信用信号のためのボール配置領域、204_4はSATA等の記録媒体とインターフェースをとる信号用ボール配置領域、204_5はメモリ204とインターフェースをとる信号のボール配置領域、204_7はパネル、EVF等の表示処理とIFをとる信号のボール配置領域、204_6はチップの放熱のためにGNDへ接続するボール配置領域である。
【００１３】
図３は信号処理部104とメモリ105を積層したイメージを図示したものである。
【００１４】
301、302は側面から見た図であり、メモリ301の下にずれた状態で信号処理部302が配置されている、メモリ303, 信号処理304は積層をボール配置面からみたものを図示したものである。305は信号処理信号処理部104内部のシリコン基板内のレイアウトを図示したものである、305_1はパッケージのボールとのデータ送受信を行うパッドが配置されている領域、305_2はセンサとのIFをとる回路が配置される領域、305_3は動画生成処理回路が配置されている領域、305_4は映像をパネルやEVFへ表示するためのデータを生成する回路が配置されている領域、305_5はUSB等の通信を行う処理回路が配置されている領域、305_6はSATA等の記録画像送受信処理回路が配置されている領域、305_7はメモリとの送受信を行う回路を配置する領域、305_8は静止画撮影時の映像データ生成処理回路を配置する領域である。305内のセンサとのIFをとる回路305_2と動画生成処理回路305_3は、メモリ303と信号処理部304が積層されていても垂直方向に重ならない領域に配置されている。
【００１５】
［実施例２］
図４は本発明実施形態の全体構成である。撮影された映像は、レンズ401で結像され、センサ402へ入射される。センサ402では、光電変換を行なわれAFE 403へ入力される。AFE 403ではデジタル映像データへ変換され、信号処理部404へ入力される。信号処理部404では、撮影モードに応じて、動画、静止画の記録、表示のための画像を生成する。信号処理部404からハードディスク、SDカードへの記録用の映像データ、パネルやEVFへの表示用の映像データ、またUSB等で通信するデータのインターフェースをもつ。信号処理部104の処理過程でメモリ405へデータの保存、読み出しを繰り返し行う。
【００１６】
図５ 501は信号処理部404とメモリ405が積層されたイメージを図示したものである。パッケージ501_6内部に、信号処理用シリコンウエハ501_1と、メモリシリコンウエハ501_2が、シリコン相互接続バンプ501_3を介して積層されている。外部IF信号は信号処理シリコンウエハ周囲に配置されるパッド501_4からワイヤボンディング501_5を介して、パッケージ501_6下部に配置されるボール501_7から外部へ引き出される。
【００１７】
図５ 502は信号処理ウエハ内部のレイアウト図面である。502_1はパッド配置領域、502_2はセンサIF回路配置領域、502_3は動画生成回路配置領域、502_4は静止画生成回路配置領域、502_5はメモリIF回路部配置領域、502_6はパネル、EVF等の表示画像生成回路配置領域、502_7はUSB等の通信処理回路配置領域、502_8はSATA等で通信送受信処理回路配置領域である。センサIF回路配置領域502_2と動画生成回路配置領域502_3が、メモリシリコンウエハ501_2と垂直方向に重ならないように配置されている。
【符号の説明】
【００１８】
１０１：レンズ
１０２：センサ
１０３：AFE
１０４：信号処理部
１０５：メモリ
２０１：メモリチップの側面図
２０１＿１：パッド
２０１＿２：ワイヤボンディング
２０１＿３：パッケージ
２０１−４：ボール
２０２：信号処理チップの側面図
２０２＿１：パッド
２０２＿２：ワイヤボンディング
２０２＿３：パッケージ
２０２−４：ボール
２０３：メモリチップの平面図
２０３−１：パッケージ
２０３−２：ボール配置領域
２０４：信号処理チップの平面図
２０４−１：ボール配置領域境界
２０４−２：センサIF信号ボール配置領域
２０４−３：通信用信号ボール配置領域
２０４−４：記録データ信号ボール配置領域
２０４−５：メモリIF信号ボール配置領域
２０４−６：放熱領域
２０４−７：表示処理IF信号ボール配置領域
３０１：メモリチップ側面
３０２：信号処理チップ側面
３０３：メモリチップ平面
３０４：信号処理チップ平面
３０５：信号処理チップ内、シリコン基板平面図
３０５＿１：パッド配置領域
３０５＿２：センサIF回路部
３０５＿３：動画処理回路部
３０５＿４：表示処理回路部
３０５＿５：通信処理回路部
３０５＿６：記録処理回路部
３０５＿７：メモリIF回路部
３０５＿８：静止画処理回路部
４０１：レンズ
４０２：センサ
４０３：AFE
４０４：信号処理部
４０５：メモリ
５０１：積層LSIチップ側面図
５０１＿１：信号処理シリコン基板
５０１＿２：メモリシリコン基板
５０１＿３：バンプ
５０１＿４：パッド
５０１＿５：ワイヤボンディング
５０１＿６：パッケージ
５０１＿７：ボール
５０２：積層LSIチップ平面図
５０２＿１：パッド配置領域
５０２＿２：センサIF回路部
５０２＿３：動画処理回路部
５０２＿４：静止画処理回路部
５０２＿５：メモリIF回路部
５０２＿６：表示処理回路部
５０２＿７：通信処理回路部
５０２＿８：記録処理回路部
【図１】
2012119807.tif 000003
【図２】
2012119807.tif 000004
【図３】
2012119807.tif 000005
【図４】
2012119807.tif 000006
【図５】
2012119807.tif 000007