(57)【要約】【課題】負荷Ｌの大きさの相違に伴うシリーズレギュレータ回路の位相余裕の変化量を低減する。【解決手段】定電圧回路１０は、入力電圧と負荷の間に接続されて負荷に出力電圧を供給する増幅素子Ｑ１と、出力電圧に応じた電圧信号を出力する電圧検出部４と、一対のトランジスタＱ２、Ｑ３で構成される差動対により基準電圧及び上記電圧信号との差に応じた差分電圧を出力する差動部１と、差分電圧を増幅して増幅素子Ｑ１の制御端子へ入力する増幅部３と、負荷の大きさを検出して負荷の大きさに応じた指示信号を出力する負荷検出部５を備える。差動部１は、指示信号に従って差動対のコンダクタンスの値を変更するコンダクタンス変更部６を備える。【選択図】図２
2012053542.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧と負荷の間に接続されて負荷に出力電圧を供給する増幅素子と、
前記出力電圧に応じた電圧信号を出力する電圧検出部と、
一対のトランジスタで構成される差動対により基準電圧及び前記電圧信号との差に応じた差分電圧を出力する差動部と、
前記差分電圧を増幅して前記増幅素子の制御端子へ入力する増幅部と、
前記負荷の大きさを検出し、前記負荷の大きさに応じた指示信号を出力する負荷検出部と、を備え、
前記差動部は、前記指示信号に従って前記差動対のコンダクタンスの値を変更するコンダクタンス変更部を備える定電圧回路。
【請求項２】
前記コンダクタンス変更部は、前記指示信号に従って前記一対のトランジスタのエミッタ抵抗値を変更するエミッタ抵抗変更部を備える請求項１に記載の定電圧回路。
【請求項３】
前記エミッタ抵抗変更部は、
エミッタ抵抗として前記一対のトランジスタに接続される抵抗素子と、
前記指示信号に従って前記抵抗素子を短絡するスイッチと、
を備える請求項２に記載の定電圧回路。
【請求項４】
前記コンダクタンス変更部は、前記指示信号に従って前記一対のトランジスタのテイル電流を制御する電流制御部を備える請求項１に記載の定電圧回路。
【請求項５】
前記電流制御部は、
前記一対のトランジスタのテイル電流の少なくとも一部を供給する定電流源と、
前記指示信号に従って前記定電流源と前記一対のトランジスタとの間の接続を開閉するスイッチとを備える請求項４に記載の定電圧回路。
【請求項６】
前記負荷検出部は、
前記入力電圧、前記負荷及び前記増幅素子に直列接続された抵抗と、
前記抵抗の両端の電位差に応じて前記スイッチを開閉する前記指示信号を生成するコンパレータと、
を備える請求項５に記載の定電圧回路。
【請求項７】
前記負荷検出部は、
前記入力電圧、前記負荷及び前記増幅素子に直列接続された抵抗と、
前記抵抗の両端の電位差に応じた前記指示信号を生成するセンスアンプと、
を備える請求項４に記載の定電圧回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、定電圧回路の位相補償技術に関する。
【背景技術】
【０００２】
定電圧直流電源回路として、電圧制御素子が負荷に直列に接続されるシリーズレギュレータが利用されている。シリーズレギュレータは、スイッチングレギュレータと比べて電源リプルやノイズが少なく、安定性が高いという利点を有している。図１は、シリーズレギュレータ回路の概略構成図である。
【０００３】
シリーズレギュレータ回路１００は、出力トランジスタＱ１と、抵抗Ｒ１及びＲ２の直列接続を備える分圧回路と、差動部１と、基準電圧生成部２と、増幅部３と、バイパスコンデンサＣ１と、位相補償コンデンサＣ２を備える。
【０００４】
出力トランジスタＱ１は、入力電圧ＶＩＮと負荷Ｌの間に直列に接続されて負荷Ｌに出力電圧ＶＯＵＴを供給する。出力トランジスタＱ１のエミッタ電極は負荷Ｌに接続され、出力トランジスタＱ１のコレクタ電極は入力電圧ＶＩＮに接続される。
【０００５】
出力電圧ＶＯＵＴを安定化するために、負荷ＬにはバイパスコンデンサＣ１が並列に接続される。抵抗Ｒ１及びＲ２の直列接続を備える分圧回路は、出力トランジスタＱ１の出力電圧ＶＯＵＴとグランドとの間に接続され、出力電圧ＶＯＵＴに比例する分圧電圧Ｖｄｖを生成する。
【０００６】
差動部１は、基準電圧生成部２が生成する基準電圧Ｖｒｅｆと分圧電圧Ｖｄｖを入力し、基準電圧Ｖｒｅｆと分圧電圧Ｖｄｖとの差に応じた差分電圧を増幅部３へ出力する。差動部１の出力と入力電圧ＶＩＮとの間には、位相補償コンデンサＣ２が接続される。
【０００７】
増幅器３の出力は、出力トランジスタＱ１のベース電極へ接続される。増幅器３は、差分電圧を増幅して出力トランジスタＱ１のベース電極へ入力する。
【０００８】
なお、下記特許文献１には、負荷の増大に対応して抵抗値が減少する可変抵抗部を有する増幅段を備えるシリーズレギュレータ電源回路が記載されている。このシリーズレギュレータ電源回路は、さらに位相補償解除手段であるＭＯＳスイッチを備えることにより重負荷時にゼロを生成して、軽負荷時と重負荷時共に最適な周波数特性を確保する。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００６−３１８２０４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
シリーズレギュレータの位相補償をする際に伝達関数の周波数特性が考慮される。シリーズレギュレータ回路１００が位相補償コンデンサＣ２を備える場合、伝達関数は、負荷Ｌの抵抗及びバイパスコンデンサＣ１の容量で定まる第１ポールと、差動部１の出力インピーダンス及び位相補償コンデンサＣ２の容量で定まる第２ポールを有する。
【００１１】
すなわち、負荷Ｌの抵抗の値をＲＬとし、バイパスコンデンサＣ１の容量の値をＣｏとするとき、第１ポールの周波数ｆｐ１は次式（１）によって与えられる。
ｆｐ１＝１／（２π×ＲＬ×Ｃｏ）        （１）
【００１２】
また、差動部１の出力インピーダンスの値をＺとし、位相補償コンデンサＣ２の値をＣｐとするとき、第２ポールの周波数ｆｐ２は次式（２）によって与えられる。
ｆｐ２＝１／（２π×Ｚ×Ｃｐ）        （２）
【００１３】
シリーズレギュレータ回路１００が安定的に動作するためには、位相余裕が大きい方が望ましい。位相余裕は、ゲインがゼロに達する周波数においてポールによる位相シフト量が１８０度よりも何度小さいかによって定まる。レギュレータの位相補償をする場合には、第１ポールと第２ポールの間隔ができるだけ広い方が望ましい。
【００１４】
位相補償コンデンサＣ２を集積回路（ＩＣ：Integrated Circuit）内に内蔵する場合には、位相補償コンデンサＣ２の容量には限界がある。このため、通常、第２ポールは第１ポールよりも高周波側に発生する。
【００１５】
式（１）から分かるように、負荷Ｌの抵抗値ＲＬの値が小さいほど、すなわち負荷Ｌが大きいほど第１ポールの周波数ｆｐ１は高速側に移動する。この結果、負荷Ｌが大きいほど位相余裕は小さくなる。
【００１６】
本発明は、負荷Ｌの大きさの相違に伴うシリーズレギュレータ回路の位相余裕の変化量を低減することを目的とする。
【課題を解決するための手段】
【００１７】
本発明の一態様による定電圧回路は、入力電圧と負荷の間に接続されて負荷に出力電圧を供給する増幅素子と、出力電圧に応じた電圧信号を出力する電圧検出部と、一対のトランジスタで構成される差動対により基準電圧及び上記電圧信号との差に応じた差分電圧を出力する差動部と、差分電圧を増幅して増幅素子の制御端子へ入力する増幅部と、負荷の大きさを検出して負荷の大きさに応じた指示信号を出力する負荷検出部と、を備える。差動部は、指示信号に従って差動対のコンダクタンスの値を変更するコンダクタンス変更部を備える。
【発明の効果】
【００１８】
本発明によれば、負荷の大きさに応じて差動対のコンダクタンスを変更して、シリーズレギュレータ回路の利得を変更することができる。シリーズレギュレータ回路の位相余裕はシリーズレギュレータ回路の利得に応じて変化する。このため本発明によれば、差動対のコンダクタンスを制御することで負荷の大きさの違いによるシリーズレギュレータ回路の位相余裕の変化を低減することができる。
【図面の簡単な説明】
【００１９】
【図１】シリーズレギュレータ回路の概略構成図である。
【図２】実施例によるシリーズレギュレータ回路の第１構成例を示す図である。
【図３】差動対のコンダクタンスｇｍの説明図である。
【図４】（Ａ）及び（Ｂ）は、ゲインの変化に伴う位相余裕の変化を説明するボード線図である。
【図５】実施例によるシリーズレギュレータ回路の第２構成例を示す図である。
【図６】実施例によるシリーズレギュレータ回路の第３構成例を示す図である。
【図７】実施例によるシリーズレギュレータ回路の第４構成例を示す図である。
【発明を実施するための形態】
【００２０】
以下、添付する図面を参照して本発明の実施例について説明する。図２は、実施例によるシリーズレギュレータ回路の第１構成例を示す図である。シリーズレギュレータ回路１０は、出力トランジスタＱ１と、差動部１と、基準電圧生成部２と、増幅部３と、電圧検出部４と、負荷検出部５と、バイパスコンデンサＣ１と、位相補償コンデンサＣ２を備える。差動部１は、コンダクタンス変更部６を備える。
【００２１】
出力トランジスタＱ１は、入力電圧ＶＩＮと負荷Ｌの間に接続されて負荷に出力電圧を供給する増幅素子であって、例えばＮＰＮ型のバイポーラトランジスタであってよい。出力トランジスタＱ１のエミッタ電極及びコレクタ電極は導通電極として、ベース電極は制御電極として使用される。出力トランジスタＱ１のコレクタ電極には入力電圧ＶＩＮが接続され、エミッタ電極には負荷Ｌが接続される。
【００２２】
バイパスコンデンサＣ１は負荷Ｌに並列に接続される。電圧検出部４は、出力トランジスタＱ１の出力電圧ＶＯＵＴに応じた電圧信号Ｖ１を出力する。電圧検出部４は、例えば、出力電圧ＶＯＵＴとグランドとの間に接続される複数の抵抗の直列接続を有する分圧回路であってよい。
【００２３】
差動部１は、基準電圧Ｖｒｅｆを生成する基準電圧生成部２及び電圧検出部４の出力に接続される差動増幅器を備える。この差動増幅器の正入力及び負入力にはそれぞれ電圧信号Ｖ１と基準電圧Ｖｒｅｆが印加される。差動部１の出力は、増幅部３の入力に接続される。差動部１は、基準電圧Ｖｒｅｆと電圧信号Ｖ１との差に応じた差分電圧Ｖ２を差動部３に出力する。位相補償コンデンサＣ２は、差動部１の出力と入力電圧ＶＩＮとの間に接続される。
【００２４】
増幅部３は、反転増幅器を備える。反転増幅の入力は差動部１の出力に接続され、出力は出力トランジスタＱ１のベース電極へ接続される。増幅部３は、差動部１から出力される差分電圧Ｖ２を反転増幅して出力トランジスタＱ１のベース電極へ入力する。
【００２５】
基準電圧Ｖｒｅｆよりも分圧電圧Ｖ１が大きくなったとき、出力トランジスタＱ１のベース電極へ印加される電圧が小さくなり、出力電圧ＶＯＵＴが小さくなるように出力トランジスタＱ１が制御される。また、基準電圧Ｖｒｅｆよりも分圧電圧Ｖ１が小さくなったとき、出力トランジスタＱ１のベース電極へ印加される電圧が大きくなり、出力電圧ＶＯＵＴが大きくなるように出力トランジスタＱ１が制御される。
【００２６】
負荷検出部５は、負荷Ｌの大きさを検出し、負荷の大きさに応じた指示信号Ｓを出力する。負荷検出部５には様々な構成を採用できる。例えば、負荷検出部５は、出力トランジスタが負荷Ｌへ出力する出力電流、またはこの出力電流の変化と連動して変化する電流値若しくは電圧値を検出する検出手段により負荷Ｌの大きさを検出してもよい。
【００２７】
また例えば、負荷検出部５は、既知の電流信号を出力トランジスタの出力電流に重畳して、負荷Ｌの端子間に現れる電圧値を検出することで負荷Ｌの大きさを検出してもよい。また例えば、負荷検出部５は、既知の電圧信号を出力トランジスタの出力電圧に重畳して、負荷Ｌの端子間に流れる電流値を検出することで負荷Ｌの大きさを検出してもよい。
【００２８】
コンダクタンス変更部６は、指示信号Ｓに従って差動部１が備える差動対のコンダクタンスｇｍの値を変更する。差動対のコンダクタンスｇｍは、差動対への差動入力ΔＶＩ（＝Ｖ１−Ｖｒｅｆ）に対する差動対からの出力電流ΔＩＯの比ΔＩＯ／ΔＶＩである。
【００２９】
図３は、差動対のコンダクタンスｇｍの説明図である。差動対は、ＮＰＮ型トランジスタＱａ及びＱｂにより形成され、トランジスタＱａ及びＱｂのエミッタ電極には定電流源１００が共通接続される。
【００３０】
差動対には、ＰＮＰ型トランジスタＱｃ及びＱｄにより形成されるカレントミラー回路が能動負荷として接続される。ダイオード接続されたトランジスタＱｄのベース電極は、トランジスタＱｃに接続されており、トランジスタＱｃ及びＱｄのエミッタ電極は入力電圧ＶＩＮに接続され、コレクタ電極はそれぞれトランジスタＱａ及びＱｂのコレクタ電極へ接続される。差動対の出力電流ΔＩＯは、トランジスタＱａのコレクタ電極から取り出される。
【００３１】
トランジスタＱａ及びＱｂへの入力電圧をそれぞれＶＩ１及びＶＩ２とし、トランジスタＱａ及びＱｂのコレクタ電流をそれぞれＩ１及びＩ２とすると、差動対のコンダクタンスｇｍは、次式（３）によって定義される。
ｇｍ＝ΔＩＯ／ΔＶＯ
＝（Ｉ２−Ｉ１）／（ＶＩ２−ＶＩ１）        （３）
【００３２】
差動対のコンダクタンスｇｍは、差動部１のゲインに比例する。したがって、コンダクタンス変更部６は、差動対のコンダクタンスｇｍを変更することによって差動部１のゲインを変更し、その結果、シリーズレギュレータ回路１０全体のゲインを変更する。
【００３３】
シリーズレギュレータ回路１０のゲイン変更によって、シリーズレギュレータ回路１０の位相余裕が変化する。図４の（Ａ）及び図４の（Ｂ）は、ゲインの変化に伴う位相余裕の変化を説明するボード線図である。
【００３４】
図４の（Ａ）及び図４の（Ｂ）は、それぞれ第１ポールｆｐ１及び第２ポールｆｐ２を有するシリーズレギュレータのゲイン線図及び位相線図である。ゲイン線図において、点線及び実線は、それぞれゲインが低減されない場合及びゲインが低減された場合の特性を示す。
【００３５】
図４の（Ａ）及び図４の（Ｂ）の例では、ゲインが低減されない場合、周波数ｆａにてゲインがゼロになる前に位相シフト量が１８０度に達する。このため位相余裕はゼロである。一方で、ゲインが低減されることにより、周波数ｆｂにてゲインがゼロになっても位相シフト量が１８０度に達しない。このため、位相余裕Ｐｍが存在する。このように、ゲインの変更によってシリーズレギュレータの位相余裕が変化する。
【００３６】
本発明によれば、コンダクタンス変更部６は、負荷の大きさに応じた指示信号Ｓに従って差動対のコンダクタンスｇｍを変更し、シリーズレギュレータ回路１０のゲインと意想余裕を変更することができる。
【００３７】
例えば、コンダクタンス変更部６は、負荷が小さく第１ポールの周波数が比較的低いときは、シリーズレギュレータ回路１０のゲインをより大きくして、シリーズレギュレータ回路１０の電圧制御の精度を高めるように、差動対のコンダクタンスを制御することが可能となる。
【００３８】
一方で、コンダクタンス変更部６は、負荷が大きく第１ポールの周波数が比較的高いときは、シリーズレギュレータ回路１０のゲインをより小さくして、シリーズレギュレータ回路１０の位相余裕を増大するように、差動対のコンダクタンスを制御することが可能となる。
【００３９】
すなわち、負荷Ｌの大きさの相違に伴う第１ポールの移動による位相余裕の変化を補償して、負荷Ｌの大きさの相違に伴うシリーズレギュレータ回路１０の位相余裕の変化量を低減することができる。この結果、負荷Ｌの大きさの相違に伴うシリーズレギュレータ回路１０の位相余裕の変化量が低減される。
【００４０】
続いて、シリーズレギュレータ回路の他の実施例について説明する。図５は、実施例によるシリーズレギュレータ回路の第２構成例を示す図である。シリーズレギュレータ回路１０は、出力トランジスタＱ１と、差動部１と、基準電圧生成部２と、増幅部３と、電圧検出部４と、負荷検出部５と、バイパスコンデンサＣ１と、差動部１と増幅部３との間に設けられた位相補償コンデンサＣ２を備える。差動部１は、コンダクタンス変更部６を備える。
【００４１】
出力トランジスタＱ１は、ＮＰＮ型のバイポーラトランジスタであって、エミッタ電極及びコレクタ電極が導通電極として、ベース電極が制御電極として使用される。出力トランジスタＱ１のコレクタ電極には入力電圧ＶＩＮが接続され、エミッタ電極には負荷Ｌが接続される。バイパスコンデンサＣ１は負荷Ｌに並列に接続される。
【００４２】
電圧検出部４は、抵抗Ｒ１及びＲ２の直列接続を有する分圧回路を備える。抵抗Ｒ１及びＲ２は、出力トランジスタＱ１の出力電圧ＶＯＵＴとグランドとの間に接続される。電圧検出部４は、出力トランジスタＱ１の出力電圧ＶＯＵＴを、抵抗Ｒ１及びＲ２の比で分圧した分圧電圧Ｖ１を出力する。
【００４３】
差動部１は、ＮＰＮ型トランジスタＱ２及びＱ３により形成される差動対と、トランジスタＱ２及びＱ３のエミッタ電極に共通接続され差動対のテイル電流を流すための定電流源２０と、ＰＮＰ型トランジスタＱ４及びＱ５を含むカレントミラー回路と、を備える。また差動部１は、レベルシフト回路を形成する定電流源２１及びＰＮＰ型トランジスタＱ６の直列接続と、レベルシフト回路を形成する定電流源２２及びＰＮＰ型トランジスタＱ７の直列接続を備える。
【００４４】
トランジスタＱ４及びＱ５のエミッタ電極は入力電圧ＶＩＮに接続され、コレクタ電極はそれぞれトランジスタＱ２及びＱ３のコレクタ電極へ接続される。また、トランジスタＱ４及びＱ５のベース電極はトランジスタＱ５のコレクタ電極へ接続される。このようにトランジスタＱ４及びＱ５により形成されたカレントミラー回路は、トランジスタＱ２及びＱ３が形成する差動対に対して能動負荷として接続される。差動部１の出力はトランジスタＱ２のコレクタ電極から取り出される。
【００４５】
定電流源２１は、入力電圧ＶＩＮとトランジスタＱ６のエミッタ電極との間に接続され、トランジスタＱ６のコレクタ電極はグランドに接続される。定電流源２１及びトランジスタＱ６は、ベース電極に印加される基準電圧Ｖｒｅｆの電圧レベルをシフトするレベルシフト回路を形成する。トランジスタＱ６のエミッタ電極はトランジスタＱ２のベース電極に接続され、電圧レベルがシフトした後の基準電圧ＶｒｅｆがトランジスタＱ２のベース電極に入力される。
【００４６】
定電流源２２は、入力電圧ＶＩＮとトランジスタＱ７のエミッタ電極との間に接続され、トランジスタＱ７のコレクタ電極はグランドに接続される。定電流源２２及びトランジスタＱ７は、ベース電極に印加される分圧電圧Ｖ１の電圧レベルをシフトするレベルシフト回路を形成する。トランジスタＱ７のエミッタ電極はトランジスタＱ３のベース電極に接続され、電圧レベルがシフトした後の分圧電圧Ｖ１がトランジスタＱ３のベース電極に入力される。
【００４７】
差動対をなすトランジスタＱ２及びＱ３には、それぞれ基準電圧Ｖｒｅｆ及び分圧電圧Ｖ１が入力され、差動部１の出力線７からは基準電圧Ｖｒｅｆ及び分圧電圧Ｖ１の差に応じた差分電圧Ｖ２が出力される。
【００４８】
増幅部３は、レベルシフト回路を形成する定電流源２３及びＰＮＰ型トランジスタＱ８の直列接続と、ＰＮＰ型トランジスタＱ９と、抵抗Ｒ４を備える。
【００４９】
定電流源２３は、入力電圧ＶＩＮとトランジスタＱ８のエミッタ電極との間に接続され、トランジスタＱ８のコレクタ電極はグランドに接続される。また、トランジスタＱ８のベース電極は、差動部１の出力線７に接続される。定電流源２３及びトランジスタＱ８は、差動部１からの出力電流を増幅する目的で設けられる。トランジスタＱ８のエミッタ電極はトランジスタＱ９のベース電極に接続され、電圧レベルがシフトした後の差分電圧Ｖ２がトランジスタＱ９のベース電極に入力される。
【００５０】
ＰＮＰ型トランジスタＱ９の第１の導通電極であるエミッタ電極は、入力電圧ＶＩＮに接続される。第２の導通電極であるコレクタ電極と負荷Ｌの間には抵抗Ｒ４が接続され、抵抗Ｒ４にはトランジスタＱ９のコレクタ電流が流れる。
【００５１】
抵抗Ｒ４の両端には出力トランジスタＱ１のベース電極及びエミッタ電極に接続される。その結果、出力トランジスタＱ１のベースエミッタ間には、トランジスタＱ９のコレクタ電流により抵抗Ｒ４の両端に現れる降下電圧が印加されるため、出力トランジスタＱ１の出力電圧ＶＯＵＴおよび出力電流Ｖ１がトランジスタＱ９のコレクタ電流によって制御される。
【００５２】
負荷検出部５は、シャント抵抗Ｒ６と、抵抗Ｒ７と、定電流源２４と、コンパレータ２５を備える。シャント抵抗Ｒ６は、入力電圧ＶＩＮと第１トランジスタＱ１のコレクタ電極との間に接続される。他の実施例では、シャント抵抗Ｒ６を、第１トランジスタＱ１のエミッタ電極と負荷Ｌとの間に接続してもよい。
【００５３】
抵抗Ｒ７は、シャント抵抗Ｒ６の一方の電極と定電流源２４との間に接続される。また、抵抗Ｒ７及び定電流源２４の接続点はコンパレータ２５の負入力に接続される。一方で、コンパレータ２５の正入力にはシャント抵抗Ｒ６の他方の電極が接続される。
【００５４】
したがって、コンパレータ２５の出力は、抵抗Ｒ７の降下電圧が与える一定の基準電圧よりもシャント抵抗Ｒ６の降下電圧が大きいとき「Ｌ」レベルとなり、抵抗Ｒ７の降下電圧よりもシャント抵抗Ｒ６の降下電圧が小さいとき「Ｈ」レベルとなる。
【００５５】
負荷Ｌが大きく出力トランジスタＱ１の出力電流が大きい場合にはシャント抵抗Ｒ６の両端電位が大きくなる。また、負荷Ｌが小さく出力トランジスタＱ１の出力電流が小さいときシャント抵抗Ｒ６の両端電位が小さくなる。この結果、コンパレータ２５の出力は、負荷Ｌの大きさに応じた信号となる。負荷検出部５は、指示信号Ｓとして、コンパレータ２５の出力をコンダクタンス変更部６へ出力する。
【００５６】
他の実施例では、他の検出手段を使用して出力トランジスタＱ１の出力電流を検出し、負荷Ｌの大きさを判定してもよい。負荷Ｌに流れる電流と相関関係を有する電流値であれば、負荷Ｌの大きさを判定するために使用することができる。
【００５７】
コンダクタンス変更部６は、トランジスタＱ２及びＱ３のエミッタ抵抗として接続される抵抗Ｒ８及びＲ９と、抵抗Ｒ８及びＲ９を短絡するＭＯＳトランジスタ１０及び１１を備える。電界効果トランジスタＱ１０及びＱ１１のソース電極およびドレイン電極が、はそれぞれ抵抗Ｒ８およびＲ９の両端に接続される。電界効果トランジスタＱ１０及びＱ１１のゲート電極には指示信号Ｓが印加される。
【００５８】
したがって、負荷Ｌが小さく指示信号Ｓが「Ｈ」レベルのときは、電界効果トランジスタＱ１０及びＱ１１がオンになり抵抗Ｒ８及びＲ９が短絡される。この結果、トランジスタＱ２及びＱ３を流れる電流が増加するので、差動対のコンダクタンスｇｍが増加する。この結果、シリーズレギュレータ回路１０のゲインが増加する。
【００５９】
一方で、負荷Ｌが大きく指示信号Ｓが「Ｌ」レベルのときは、電界効果トランジスタＱ１０及びＱ１１がオフになり抵抗Ｒ８及びＲ９の短絡がなくなる。この結果、トランジスタＱ２及びＱ３を流れる電流が減少するので、差動対のコンダクタンスｇｍが減少する。この結果、シリーズレギュレータ回路１０のゲインが減少する。
【００６０】
本実施例によれば、負荷Ｌがあるしきい値より大きい場合には、シリーズレギュレータ回路１０のゲインが減少する。このため負荷Ｌの大きさの相違に伴う第１ポールの移動による位相余裕の変化が補償されるので、負荷Ｌの大きさの相違に伴うシリーズレギュレータ回路１０の位相余裕の変化量を低減することができる。このため、より大きな負荷が接続された場合の位相余裕の悪化を緩和することが可能となる。
【００６１】
続いて、シリーズレギュレータ回路の他の実施例について説明する。図６は、実施例によるシリーズレギュレータ回路の第３構成例を示す図である。図５に示す構成要素と同一の構成要素については同一の参照符号を付する。同一の参照符号が付された構成要素の動作は、特に説明しない限り同じである。
【００６２】
コンダクタンス変更部６は、トランジスタＱ２およびＱ３により形成される差動対のテイル電流の少なくとも一部を供給する定電流源２６と、電界効果トランジスタＱ１２を備える。電界効果トランジスタＱ１２は、指示信号Ｓに従って定電流源２６と差動対との間の接続を開閉する。
【００６３】
本構成例では、定電流源２６は電界効果トランジスタＱ１２のドレイン電極とグランドとの間に接続され、電界効果トランジスタＱ１２のソース電極がトランジスタＱ２およびＱ３のエミッタ電極に接続されている。すなわち、定電流源２６と電界効果トランジスタＱ１２の直接接続は、テイル電流を供給する他の定電流源２０に並列接続されている。電界効果トランジスタＱ１２のゲート電極には指示信号Ｓが印加される。
【００６４】
したがって、負荷Ｌが小さく指示信号Ｓが「Ｈ」レベルのときは、電界効果トランジスタＱ１２がオンになり定電流源２６が供給する電流がトランジスタＱ２およびＱ３を流れる。この結果、トランジスタＱ２及びＱ３を流れる電流が増加するので、差動対のコンダクタンスｇｍが増加する。
【００６５】
一方で、負荷Ｌが大きく指示信号Ｓが「Ｌ」レベルのときは、電界効果トランジスタＱ１２がオフになり定電流源２６が供給する電流がトランジスタＱ２およびＱ３を流れなくなる。この結果、トランジスタＱ２及びＱ３を流れる電流が減少するので、差動対のコンダクタンスｇｍが減少する。
【００６６】
このため本実施例のようにコンダクタンス変更部６を構成しても、差動対のコンダクタンスｇｍを変更することができる。
【００６７】
続いて、シリーズレギュレータ回路の他の実施例について説明する。図７は、実施例によるシリーズレギュレータ回路の第４構成例を示す図である。図５に示す構成要素と同一の構成要素については同一の参照符号を付する。同一の参照符号が付された構成要素の動作は、特に説明しない限り同じである。
【００６８】
負荷検出部５は、上記のシャント抵抗Ｒ６と、センスアンプ２７を備える。センスアンプ２７の正入力および負入力はシャント抵抗の両端に接続されており、センスアンプ２７は、シャント抵抗Ｒ６における電圧降下量に応じた連続量を示す信号を指示信号Ｓとして出力する。
【００６９】
コンダクタンス変更部６は、電流制御素子Ｑ１３を備える。電流制御素子Ｑ１３は、指示信号Ｓに従って、トランジスタＱ２およびＱ３により形成される差動対のテイル電流を制御する。例えば、電流制御素子Ｑ１３は、差動対とグランドとの間に接続され、指示信号Ｓに従って差動対のテイル電流を制御するトランジスタであってよい。
【００７０】
図７に示す例では、電流制御素子Ｑ１３は、ＮＰＮ型トランジスタであって、コレクタ電極およびエミッタ電極がそれぞれ差動対およびグランドに接続され、ベース電極に制御信号Ｓが印加される。
【００７１】
本実施例によれば、負荷Ｌの大きさに応じて連続的に差動対のコンダクタンスｇｍを変更することが可能になる。このため負荷Ｌの大きさに応じた位相余裕の補償量を連続的に変化させることが可能となる。
【符号の説明】
【００７２】
１    差動部
３    増幅部
４    電圧検出部
５    負荷検出部
６    コンダクタンス変更部
１０    シリーズレギュレータ回路
Ｃ１    バイパスコンデンサ
Ｃ２    位相補償コンデンサ
Ｌ    負荷
【図１】
2012053542.tif 000003
【図２】
2012053542.tif 000004
【図３】
2012053542.tif 000005
【図４】
2012053542.tif 000006
【図５】
2012053542.tif 000007
【図６】
2012053542.tif 000008
【図７】
2012053542.tif 000009