(57)【要約】      （修正有）【課題】携帯電話等の電子機器に用いられるリチウム電池等の２次電池の過放電・過充電からの保護を行う２次電池保護回路を提供する。【解決手段】携帯電話等の電子機器に用いられるリチウムイオン電池等の２次電池の過放電・過充電等からの保護を行う半導体装置に設けられる２次電池保護回路であって、２次電池の過放電状態および過充電状態を検出する第１の保護回路と、２次電池の過充電状態を検出して、２次電池への充電経路を遮断する第２の保護回路とを具備して、２重の過充電保護を行う２次電池保護回路であって、２次電池の電圧を検出して予め定められた基準電圧と比較する比較回路と、この比較回路の比較結果により、検出した電圧が基準電圧以下となった場合に、上記第２の保護回路の動作を停止するスタンバイ回路とを設けた構成とする。【選択図】図７
2012065392.tif 000002
【特許請求の範囲】
【請求項１】
２次電池の過放電状態および過充電状態を検出して、該２次電池への放電経路および充電経路を遮断する第１の保護回路と、
上記２次電池の過充電状態を検出して、該２次電池への充電経路を遮断する第２の保護回路とを具備し、過充電に対して二重の保護を行う２次電池保護回路であって、
上記２次電池の電圧を検出して予め定められた基準電圧と比較する比較回路と、
該比較回路の比較結果により、上記検出した電圧が上記基準電圧以下となった場合に、上記第２の保護回路の動作を停止するスタンバイ回路と
を有することを特徴とする２次電池保護回路。
【請求項２】
請求項１に記載の２次電池保護回路であって、
上記第１の保護回路が上記２次電池の過放電状態を検出した場合に、該第１の保護回路で消費される電流を低減するよう該第１の保護回路に供給する電流を制御するパワーダウン制御手段を有することを特徴とする２次電池保護回路。
【請求項３】
請求項１もしくは請求項２のいずれかに記載の２次電池保護回路であって、
上記比較回路は、
上記２次電池の充電器もしくは外部負荷とのマイナス接続端子側の電圧（Ｖ−端子電圧）と上記基準電圧とを比較することを特徴とする２次電池保護回路。
【請求項４】
請求項３に記載の２次電池保護回路であって、
上記第１の保護回路は、
上記２次電池の過放電状態を検出すると、上記Ｖ−端子電圧側にドレインが接続され、上記２次電池のマイナス側にソースが接続された第１のＮｃｈＦＥＴのゲートにローレベルを出力して該第１のＮｃｈＦＥＴからなる第１のスイッチを遮断し、
上記２次電池の過充電状態を検出すると、上記第１のＮｃｈＦＥＴのドレインにドレインが接続され、上記Ｖ−端子電圧側にソースが接続された第２のＮｃｈＦＥＴのゲートにローレベルを出力して該第２のＮｃｈＦＥＴからなる第２のスイッチを遮断し、
上記比較回路は、
上記第２のＮｃｈＦＥＴのソース側の電圧と上記基準電圧とを比較する
ことを特徴とする２次電池保護回路。
【請求項５】
請求項１もしくは請求項２のいずれかに記載の２次電池保護回路であって、
上記比較回路は、
上記２次電池の充電器もしくは外部負荷とのプラス接続端子側の電圧（Ｖ＋端子電圧）と上記基準電圧とを比較することを特徴とする２次電池保護回路。
【請求項６】
請求項５に記載の２次電池保護回路であって、
上記第１の保護回路は、
上記２次電池の過放電状態を検出すると、上記Ｖ＋端子電圧側にドレインが接続され、上記２次電池のマイナス側にソースが接続された第１のＰｃｈＦＥＴのゲートにハイレベルを出力して該第１のＰｃｈＦＥＴからなる第１のスイッチを遮断し、
上記２次電池の過充電状態を検出すると、上記第１のＰｃｈＦＥＴのドレインにドレインが接続され、上記Ｖ＋端子電圧側にソースが接続された第２のＰｃｈＦＥＴのゲートにハイレベルを出力して該第２のＰｃｈＦＥＴからなる第２のスイッチを遮断し、
上記比較回路は、
上記第２のＰｃｈＦＥＴのソース側の電圧と上記基準電圧とを比較する
ことを特徴とする２次電池保護回路。
【請求項７】
請求項１から請求項６のいずれかに記載の２次電池保護回路であって、
上記第２の保護回路は、
上記第１の保護回路による上記２次電池の過充電状態の検出漏れ時に、該２次電池の過充電状態を検出し、
該２次電池の過充電状態を検出すると、
該２次電池に接続される充電器に設けられた充電器制御回路に対して信号を伝達し、該充電器制御回路により上記２次電池への充電電流を制御させる手段を有する
ことを特徴とする２次電池保護回路。
【請求項８】
請求項１から請求項６のいずれかに記載の２次電池保護回路であって、
上記第２の保護回路は、
上記第１の保護回路による上記２次電池の過充電状態の検出よりも先に、該２次電池の過充電状態を検出して、
該２次電池に接続される充電器に設けられた充電器制御回路に対して信号を伝達し、該充電器制御回路により上記２次電池への充電電流を制御させる手段を有し、
上記充電器制御回路による電流制御が働かない場合に、上記第１の保護回路により、上記２次電池の過充電状態を検出して、該２次電池への放電経路および充電経路を遮断する
ことを特徴とする２次電池保護回路。
【請求項９】
請求項１から請求項８のいずれかに記載の２次電池保護回路であって、
上記第２の保護回路は、
上記２次電池の過充電状態を検出すると、
該２次電池の充電経路上に設けられたヒューズを切って、該２次電池への充電を制御する手段
を有することを特徴とする２次電池保護回路。
【請求項１０】
請求項１から請求項９のいずれかに記載の２次電池保護回路であって、
上記第２の保護回路は、
上記２次電池の過充電状態を検出すると、
該２次電池の充電経路上に設けられたスイッチ手段をオフにして、該２次電池への充電を制御する手段
を有することを特徴とする２次電池保護回路。
【請求項１１】
請求項１から請求項１０のいずれかに記載の２次電池保護回路を具備したことを特徴とする半導体装置。
【請求項１２】
請求項１１に記載の半導体装置を具備したことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯電話等の電子機器に用いられるリチウムイオン電池等の２次電池の過放電・過充電等からの保護を行う半導体装置に設けられる保護回路技術に係り、特に、安全な保護制御を、低消費電力で実現するのに好適な技術に関するものである。
【背景技術】
【０００２】
２次電池では安全性確保のために、図１に示すような保護回路を構成することが一般的である。尚、このような２次電池の保護回路技術に関しては、例えば、特許文献１に記載されている。
【０００３】
図１における保護回路１１は、過放電状態を検出するとＤＯＵＴ端子をローレベルにしてＮｃｈＦＥＴのＦＥＴ１１をオフして放電を遮断し、過充電状態を検出するとＣＯＵＴ端子をローレベルにしてＮｃｈＦＥＴのＦＥＴ１２をオフして充電を遮断する。
【０００４】
特許文献１に記載の技術では、２次電池の過充電と過放電を検出する保護回路において、過放電を検出した後に省エネモードに入って過放電検出後の電圧低下を防いでいる。
【０００５】
しかし、図１に示す構成では、保護回路１１が故障した場合には、充放電制御が出来なくなり、安全性が確保出来なくなる。
【０００６】
このような問題に対処する従来技術として、２重の安全確保のために、図２および図３に示すように、特に過充電に関しては２重の保護を構成して安全性を高めることも行なわれている。このような過充電の２重保護の例として、例えば、特許文献２に記載の技術がある。
【０００７】
図２の回路においては、第１の設定電圧で過充電を検出して充電電流を遮断する第１の保護回路２１が動作せず、ＦＥＴ２２を用いた過充電保護による充電電流遮断が行なわれなかった場合に、第１の設定電圧より高く設定された第２の設定電圧になると、第２の保護回路２２が過充電を検出し、通常状態ではＯＦＦとなっているＰｃｈＦＥＴのＦＥＴ２３をＯＮして、電池システムの−端子側に設けられたヒューズを溶融遮断することで安全性を確保している。
【０００８】
また、図３の回路においては、第２の保護回路３２は、電池システムの−端子電圧を、抵抗３３を介して検知し、−端子電圧が内部に設けられた基準電圧より高くなると、ＣＯＵＴ２をローレベルにしてＮｃｈＦＥＴのＦＥＴ３３をＯＦＦすることで安全性を確保している。
【０００９】
しかし、このように２重保護機能を付けたことで、１次側の保護回路が過放電を検出して省エネモードで電流消費を削減しても、２次側の保護回路は通常動作を続ける。そのため、図１の構成と比較して、省エネモードでの電流消費が高くなり、過放電による電池劣化の可能性が増える。
【発明の概要】
【発明が解決しようとする課題】
【００１０】
解決しようとする問題点は、従来の２重の保護回路を設ける技術では、省エネモードでの電流消費が高くなり、過放電による電池劣化を回避できない点である。
【００１１】
本発明の目的は、これら従来技術の課題を解決し、リチウムイオン電池等の２次電池の安全な保護制御を、低消費電力で実現することを可能とすることである。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、本発明は、（１）２次電池の過放電状態および過充電状態を検出して、該２次電池への放電経路および充電経路を遮断する第１の保護回路と、２次電池の過充電状態を検出して、２次電池への充電経路を遮断する第２の保護回路とを具備して、２重の過充電保護を行う２次電池保護回路であって、２次電池の電圧を検出して予め定められた基準電圧と比較する比較回路と、この比較回路の比較結果により、検出した電圧が基準電圧以下となった場合に、上記第２の保護回路の動作を停止するスタンバイ回路とを有することを特徴とする。（２）また、第１の保護回路が２次電池の過放電状態を検出した場合に、この第１の保護回路で消費される電流を低減するよう、この第１の保護回路に供給する電流を制御するパワーダウン制御手段を有することを特徴とする。（３）また、比較回路は、２次電池の充電器もしくは外部負荷とのマイナス接続端子側の電圧（Ｖ−端子電圧）と基準電圧とを比較する。（４）例えば、第１の保護回路は、２次電池の過放電状態を検出すると、Ｖ−端子電圧側にドレインが接続され、２次電池のマイナス側にソースが接続された第１のＮｃｈＦＥＴのゲートにローレベルを出力することで、この第１のＮｃｈＦＥＴからなる第１のスイッチを遮断し、また、２次電池の過充電状態を検出すると、第１のＮｃｈＦＥＴのドレインにドレインが接続され、Ｖ−端子電圧側にソースが接続された第２のＮｃｈＦＥＴのゲートにローレベルを出力することで、この第２のＮｃｈＦＥＴからなる第２のスイッチを遮断し、比較回路は、第２のＮｃｈＦＥＴのソース側の電圧と基準電圧とを比較することを特徴とする。（５）あるいは、比較回路は、２次電池の充電器もしくは外部負荷とのプラス接続端子側の電圧（Ｖ＋端子電圧）と基準電圧とを比較する。（６）例えば、第１の保護回路は、２次電池の過放電状態を検出すると、Ｖ＋端子電圧側にドレインが接続され、２次電池のマイナス側にソースが接続された第１のＰｃｈＦＥＴのゲートにハイレベルを出力することで、この第１のＰｃｈＦＥＴからなる第１のスイッチを遮断し、また、２次電池の過充電状態を検出すると、第１のＰｃｈＦＥＴのドレインにドレインが接続され、Ｖ＋端子電圧側にソースが接続された第２のＰｃｈＦＥＴのゲートにハイレベルを出力することで、この第２のＰｃｈＦＥＴからなる第２のスイッチを遮断し、比較回路は、第２のＰｃｈＦＥＴのソース側の電圧と基準電圧とを比較することを特徴とする。
【発明の効果】
【００１３】
本発明によれば、過放電状態および放電過電流状態（短絡状態を含む）となった場合には、充電状態ではないことが明確であり、過充電状態を懸念する必要ないので、２次側の保護回路をスタンバイ状態とする。このことにより、余計な電力消費を抑えることができ、電池システムとして２重保護の安全性を確保しながら長寿命化を実現することができる。また、２重保護ではなく、過放電機能を外した場合に、放電過電流検出または短絡検出によって、電池システム出力が０Ｖとなると、スタンバイ状態に移行することにより、過放電検出機能を省略した上で、低消費電流モードを持つ保護機能を簡略化した２次電池システムを構成することが可能になる。
【図面の簡単な説明】
【００１４】
【図１】従来の２次電池保護回路の第１の構成例を示すブロック図である。
【図２】従来の２次電池保護回路の第２の構成例を示すブロック図である。
【図３】従来の２次電池保護回路の第３の構成例を示すブロック図である。
【図４】本発明に係る２次電池保護回路の第１の構成例を示すブロック図である。
【図５】本発明に係る２次電池保護回路の第２の構成例を示すブロック図である。
【図６】図４および図５における第１の保護回路の構成例を示すブロック図である。
【図７】図４および図５における第２の保護回路の第１の構成例を示すブロック図である。
【図８】図４および図５における第２の保護回路の第２の構成例を示すブロック図である。
【図９】本発明に係る２次電池保護回路における第２の保護回路の第３の構成例を示すブロック図である。
【図１０】図７および図８における比較回路の構成例を示す回路図である。
【図１１】図９における比較回路の構成例を示す回路図である。
【図１２】本発明に係る２次電池保護回路の第３の構成例を示すブロック図である。
【図１３】図４および図５における第２の保護回路の第３の構成例を示すブロック図である。
【発明を実施するための形態】
【００１５】
以下、図を用いて本発明を実施するための形態例を説明する。図４および図５においては、携帯電話等の電子機器に用いられるリチウムイオン電池等の２次電池の過放電・過充電等からの保護を行う半導体装置に設けられる、本発明に係る２次電池保護回路の構成を示しており、第１の保護回路としての保護回路４１，５１と、第２の保護回路としての保護回路４２，５２を具備している。
【００１６】
保護回路４１，５１は、例えば図６に示す構成からなり、保護回路４２，５２は、例えば図７および図８に示す構成からなる。
【００１７】
すなわち、本例の２次電池保護回路は、第１の保護回路としての保護回路４１，５１において、２次電池の過放電状態および過充電状態を検出してＮｃｈＦＥＴとしてのＦＥＴ４１，４２，５１，５２をオフ制御し、また、第２の保護回路としての保護回路４２，５２において、例えば、保護回路４１，５１による２次電池の過充電状態の検出漏れ時に、あるいは、保護回路４１，５１より先に、この２次電池の過充電状態を検出して、２次電池への充電経路を遮断するが、この保護回路４２，５２には、図７，図８に示す比較回路７０ｐ，８０ｐとスタンバイ回路７０ｍ，８０ｍが設けられており、比較回路７０ｐ，８０ｐにおいて、２次電池の電圧を検出して予め定められた基準電圧７０ｎ，８０ｎと比較し、スタンバイ回路７０ｍ，８０ｍにおいては、比較回路７０ｐ，８０ｐの比較結果により、検出した電圧が基準電圧７０ｎ，８０ｎ以下となった場合に、保護回路４２，５２の動作を停止する。
【００１８】
尚、この保護回路４２，５２における、図７，図８に示すスタンバイ回路７０ｍ，８０ｍによる保護回路４２，５２の動作の停止は、例えば、保護回路４２，５２のＧＮＤ端子と二次電池間の接続を遮断することで実現できる。
【００１９】
このように、図４および図５における２次電池保護回路では、図７，図８の保護回路７０，８０として示すように、第２の保護回路としての保護回路４２，５２は、比較回路７０ｐ，８０ｐにおいて、２次電池の充電器もしくは外部負荷とのマイナス接続端子側の電圧（Ｖ−端子電圧）と基準電圧７０ｎ，８０ｎとを比較している。
【００２０】
より詳細には、図４および図５における２次電池保護回路は、第１の保護回路としての保護回路４１，５１においては、２次電池の過放電状態を検出すると、Ｖ−端子電圧側にドレインが接続され、２次電池のマイナス側にソースが接続された第１のＮｃｈＦＥＴとしてのＦＥＴ４１，５１のゲートにローレベルを出力して、第１のスイッチとしての、このＦＥＴ４１，５１を遮断し、２次電池の過充電状態を検出すると、ＦＥＴ４１，５１のドレインにドレインが接続され、Ｖ−端子電圧側にソースが接続された第２のＮｃｈＦＥＴとしてのＦＥＴ４２，５２のゲートにローレベルを出力して、第２のスイッチとしての、このＦＥＴ４２，５２を遮断し、図７，８の比較回路７０ｐ，８０ｐにおいては、第２のＮｃｈＦＥＴとしてのＦＥＴ４２，５２のソース側の電圧と基準電圧７０ｎ，８０ｎとを比較する構成となっている。
【００２１】
尚、図４における保護回路４２は、例えば、保護回路４１による２次電池の過充電状態の検出漏れ時に、この２次電池の過充電状態を検出して、２次電池への充電経路を遮断するために、ＯＵＴ端子から充電器または端末に検出結果信号を伝達し、この充電器または端末に設けられた充電器制御回路により２次電池への充電電流を制御させる。あるいは、保護回路４２は、保護回路４１による２次電池の過充電状態の検出よりも先に、この２次電池の過充電状態を検出して、２次電池に接続される充電器に設けられた充電器制御回路に対して信号を伝達し、充電器制御回路により２次電池への充電電流を制御させるが、この充電器制御回路による電流制御が働かない場合に、保護回路４１により、２次電池の過充電状態を検出して、２次電池への放電経路および充電経路を遮断する。
【００２２】
また、図５における保護回路５２は、２次電池の過充電状態を検出すると、ＯＵＴ端子からローレベル信号を出力してＰｃｈＦＥＴのＦＥＴ５３をＯＮし、２次電池の充電経路上に設けられたヒューズを切って、２次電池への充電を制御する。
【００２３】
以下、図４および図５における第１の保護回路としての保護回路４１，５１による２次電池の過充電状態の検出動作、および、過放電状態の検出動作等を、図６を用いて説明する。
【００２４】
尚、この図６を用いて説明する、図４と図５に示す本例の２次電池保護回路における保護回路（第１の保護回路）４１，５１の動作は、公知の技術である。
【００２５】
この図６における保護回路６０は、図４と図５における第１の保護回路４１，５１に相当し、おおまかには過充電検出回路６０ａと過放電検出回路６０ｂと放電過電流検出回路６０ｊと短絡検出回路６０ｆと異常充電器検出回路６０ｋと発振回路６０ｃとカウンター回路６０ｄとロジック回路６０ｅ，６０ｇとレベルシフト回路６０ｈと充電過電流検出回路６０ｉから構成されている。
【００２６】
過充電検出回路６０ａまたは過放電検出回路６０ｂまたは放電過電流検出回路６０ｊまたは充電過電流検出回路６０ｉまたは短絡検出回路６０ｆにより、過充電または過放電または放電過電流または充電過電流または短絡を検出すると、発振回路６０ｃが動作を開始し、カウンター回路６０ｄが計数を始める。
【００２７】
そして、カウンター回路６０ｄによりそれぞれの検出時に予め設定されている遅延時間をカウントすると、過充電または充電過電流の場合は、ロジック回路（ラッチなど）６０ｅ，６０ｇ、レベルシフト６０ｈを通してＣｏｕｔ出力がローレベルになり、図４における充電制御用ＦＥＴ４２をオフにし、過放電，放電過電流，または短絡の場合はロジック回路６０ｅを通してＤｏｕｔ出力がローレベルになり、図４における放電制御用ＦＥＴ４１をオフにする。
【００２８】
バッテリーパックに充電器が接続され、充電電流が流れると、図４における放電制御用のＦＥＴ４１のソース電圧よりも、充電制御用ＦＥＴ４２のソース電圧が低くなる。
【００２９】
図４および図５において、放電制御用ＦＥＴ４１，５１のソース電圧は２次電池システムのマイナス（Ｖ−）端子電圧であり、充電制御用ＦＥＴ４２，５２のソース電圧は、２次電池システムのＶ−端子に抵抗が接続されているが、Ｖ−端子がハイインピーダンスであるため、ほぼ第１の保護回路４１，５１（図６の保護回路６０）のＶ−端子電圧と等しくなる。
【００３０】
従って充電電流が流れると、第１の保護回路４１，５１（図６の保護回路６０）のＧＮＤ端子電圧よりもＶ−端子電圧が低くなる。Ｖ−端子電圧がＧＮＤ端子電圧よりも、設定されたある電圧（充電過電流検出電圧）だけ低くなると充電過電流を検出し、Ｃｏｕｔ出力をローレベルにして充電制御用ＦＥＴ４２，５２をＯＦＦさせる。検出する過電流値Ｉと充電過電流検出電圧Ｖｃｈｇｄｅｔと放電制御用ＦＥＴ４１，５１、充電制御用ＦＥＴ４２，５２のＯＮ抵抗Ｒｏｎ１、Ｒｏｎ2との関係は以下のようになる。
【００３１】
Ｉ＝Ｖｃｈｇｄｅｔ／（Ｒｏｎ１＋Ｒｏｎ2）
【００３２】
放電時に過電流が流れて、放電過電流検出回路６０ｊの−入力に接続されている基準電圧よりも、放電過電流検出回路６０ｊの＋入力に接続されているＶ−電圧が高くなると、放電過電流を検出して、出力Ｄｏｕｔをローレベルにし、放電制御用ＦＥＴ４１，５１をＯＦＦにして、それ以上放電電流が流れないようにする。
【００３３】
上記放電過電流検出動作と同様に、充電過電流検出回路６０ｉにおいて、充電時に過電流が流れて、Ｖ−電圧がＧＮＤレベルになるまで下がった時に、充電過電流を検出して、出力Ｃｏｕｔをローレベルにし、充電制御用ＦＥＴ４２，５２をＯＦＦにして、それ以上充電電流が流れないようにする。
【００３４】
図６の異常充電器検出回路６０ｋは、異常充電器等が接続されて大電圧が印加された時に、放電過電流検出回路６０ｊと短絡検出回路６０ｆの入力に大電圧（Ｖ−電位）がかからないようにＮｃｈＦＥＴからなるスイッチＳＷ２をオフにすると同時に、スイッチＳＷ１をオンにすることによって過電流検出回路６０ｊと短絡検出回路６０ｆの入力にＧＮＤ電位を印加し、放電過電流検出回路６０ｊと短絡検出回路６０ｆの入力トランジスタのＶｔｈの経時変化による過電流検出電圧値と短絡検出電圧値のシフトが起こらないようにするための回路であり、この技術は例えば「特許第３８５５５６５号公報」に記載の公知のものであり、その詳細説明は記載しない。
【００３５】
尚、図４および図５に示す２次電池保護回路における保護回路４１，５１においては、上述の特許文献１に記載の技術が設けられており、２次電池の過放電状態を検出した場合に、保護回路４１，５１で消費される電流を低減するよう、保護回路４１，５１に供給する電流を制御するパワーダウン制御回路を設けている。
【００３６】
このように、保護回路４１，５１にパワーダウン制御回路を設け、さらに、保護回路４２，５２に本発明に係る比較回路とスタンバイ回路を設けることにより、リチウムイオン電池等の２次電池の安全な保護制御を、低消費電力で実現することを可能となる。
【００３７】
次に、図７および図８に示す第２の保護回路としての保護回路７０，８０について説明する。
【００３８】
図７に示す保護回路７０は、本発明に係る比較回路７０ｐとスタンバイ回路７０ｍおよび基準電圧７０ｎと共に、図６で説明した過充電検出動作に関わる各回路、すなわち、過充電検出回路７０ａと発振回路７０ｃ、カウンター回路７０ｄ、ロジック回路７０ｇ、レベルシフト７０ｈを具備しており、これらの回路は、図６で説明した過充電および過放電検出動作に関わる動作を行い、そして、比較回路７０ｐとスタンバイ回路７０ｍおよび基準電圧７０ｎにより、図４および図５における第１の保護回路としての保護回路４１，５１における過放電検出動作に、保護回路４２，５２のＧＮＤ端子と二次電池間の接続を遮断する等することで、当該保護回路４２，５２の動作停止を行う。
【００３９】
また、図８に示す保護回路８０は、本発明に係る比較回路８０ｐとスタンバイ回路８０ｍおよび基準電圧８０ｎと共に、図７と同様、図６で説明した過充電検出動作に関わる各回路、すなわち、過充電検出回路８０ａと発振回路８０ｃ、カウンター回路８０ｄ、ロジック回路８０ｅを具備しており、これらの回路は、図６で説明した過充電検出動作に関わる動作を行い、そして、比較回路８０ｐとスタンバイ回路８０ｍおよび基準電圧８０ｎにより、図４および図５における第１の保護回路としての保護回路４１，５１における過放電検出動作に、保護回路４２，５２のＧＮＤ端子と二次電池間の接続を遮断する等することで、当該保護回路４２，５２の動作停止を行う。特に、図８の保護回路８０においては、２次電池への充電経路を遮断するために、ロジック回路８０ｅからＯＵＴ端子を介して充電器または端末に検出結果信号を伝達し、この充電器または端末に設けられた充電器制御回路により２次電池への充電電流を制御させる。
【００４０】
次に、図１０を用いて、このような図７および図８に示した比較回路７０ｐ，８０ｐの詳細について説明する。
【００４１】
図１０においては、図４，図５に示すように、ＧＮＤ側で充放電制御のＦＥＴ（ＮｃｈＦＥＴ４１，４２，５１，５２）を構成した回路において、電池システム出力電圧を検出する回路例を示している。
【００４２】
図４および図５に示す構成の回路において、ＶＤＤとＶ−間の電圧が低下することは、Ｖ−電圧の上昇と等価であり、ＶＤＤとＶ−間の電圧が低下して予め定められた基準電圧より低下することは、図１０に示す構成の回路において、Ｖ−電圧がＰｃｈＦＥＴ１０１の閾値まで上昇することと等価である。
【００４３】
このように、図１０に示す構成の回路において、Ｖ−電圧がＰｃｈＦＥＴ１０１の閾値まで上昇すると、１段目のＰｃｈＦＥＴ１０１とＮｃｈＦＥＴ１０１で構成するインバータ部が反転し、出力信号が「Ｌ」になり、続く２段目のＰｃｈＦＥＴ１０２とＮｃｈＦＥＴ１０２で構成するインバータが反転し、出力信号が「Ｈ」になる。
【００４４】
この出力信号「Ｈ」により、図７，図８におけるスタンバイ回路７０ｍ，８０ｍは、第２の保護回路７０，８０を構成する、動作状態では常に電流を消費する各アナログ回路（基準電圧、比較器、定電流回路等）の電流パスを遮断して、その動作を停止することで、第２の保護回路７０，８０全体の電流消費を極小化する。
【００４５】
尚、図１０において、ＰｃｈＦＥＴ１０２とＮｃｈＦＥＴ１０２で構成するインバータの出力信号が「Ｈ」になる結果、ＮｃｈＦＥＴ１０３が反転し、１段目のＰｃｈＦＥＴ１０１とＮｃｈＦＥＴ１０１で構成するインバータ部の閾値が下がり、誤復帰を防ぐことができる。すなわち、ＮｃｈＦＥＴ１０３により１段目のＰｃｈＦＥＴ１０１とＮｃｈＦＥＴ１０１で構成するインバータ部の閾値にヒステリシスを付けている。
【００４６】
この図１０に示す回路では、ＧＮＤ側で充放電制御のＦＥＴを構成しているが、図１１に示すように、ＮｃｈＦＥＴをＰｃｈＦＥＴに変更し、回路のＶ−をＶ+として、＋電極側を、抵抗Ｒ１１１を介してモニタして制御することも可能である。
【００４７】
すなわち、図１１においては、図１２に示すように、ＶＤＤ側で充放電制御のＦＥＴ（ＰｃｈＦＥＴ１２１，１２２）を構成した回路において、電池システム出力電圧を検出する回路例を示している。
【００４８】
この図１２に示す２次電池保護回路においては、図９に示す構成の保護回路９０を第２の保護回路として具備している。
【００４９】
図１２に示す２次電池保護回路における第１の保護回路としての保護回路１２１では、２次電池の過放電状態を検出すると、Ｖ＋端子電圧側にドレインが接続され、２次電池のマイナス側にソースが接続された第１のＰｃｈＦＥＴとしてのＦＥＴ１２１のゲートにハイレベルを出力して、このＦＥＴ１２１からなるスイッチを遮断し、さらに、２次電池の過充電状態を検出すると、ＦＥＴ１２１のドレインにドレインが接続され、Ｖ＋端子電圧側にソースが接続された第２のＰｃｈＦＥＴとしてのＦＥＴ１２２のゲートにハイレベルを出力して、このＦＥＴ１２２からなるスイッチを遮断し、第２の保護回路としての保護回路１２２では、例えば、図９に示す比較回路９０ｐにおいて、第２のＰｃｈＦＥＴのソース側の電圧（Ｖ＋端子電圧）と基準電圧９０ｎとを比較し、スタンバイ回路９０ｍにおいて、比較回路９０ｐの比較結果により、検出した電圧（Ｖ＋端子電圧）が基準電圧９０ｎ以下となった場合に、例えば、図１２における保護回路１２２のＶＤＤ端子と二次電池間の接続を遮断する等することで、当該保護回路９０，１２２の動作停止を行う。
【００５０】
次に、図１１を用いて、図９における比較回路９０ｐによる、本発明に係る、電池システム出力電圧を検出する回路について説明する。
【００５１】
図１２に示す構成の回路において、Ｖ＋とＧＮＤ間の電圧が低下することは、Ｖ＋電圧の低下（降下）と等価であり、Ｖ＋とＧＮＤ間の電圧が低下して予め定められた基準電圧より低下することは、図１１に示す構成の回路において、Ｖ＋電圧がＮｃｈＦＥＴ１１１の閾値まで低下することと等価である。
【００５２】
このように、図１１に示す構成の回路において、Ｖ＋電圧がＮｃｈＦＥＴ１１１の閾値まで低下すると、１段目のＮｃｈＦＥＴ１１１とＰｃｈＦＥＴ１１１で構成するインバータ部が反転し、出力信号が「Ｈ」になり、続く２段目のＮｃｈＦＥＴ１１２とＰｃｈＦＥＴ１１２で構成するインバータが反転し、出力信号が「Ｌ」になる。
【００５３】
この出力信号「Ｌ」により、図９におけるスタンバイ回路９０ｍは、第２の保護回路９０を構成する、動作状態では常に電流を消費する各アナログ回路（基準電圧、比較器、定電流回路等）の電流パスを遮断して、その動作を停止することで、第２の保護回路９０全体の電流消費を極小化する。
【００５４】
尚、図１１において、ＮｃｈＦＥＴ１１２とＰｃｈＦＥＴ１１２で構成するインバータの出力信号が「Ｌ」になる結果、ＰｃｈＦＥＴ１１３が反転し、１段目のＮｃｈＦＥＴ１１１とＰｃｈＦＥＴ１１１で構成するインバータ部の閾値が下がり、誤復帰を防ぐことができる。すなわち、ＰｃｈＦＥＴ１１３により１段目のＮｃｈＦＥＴ１１１とＰｃｈＦＥＴ１１１で構成するインバータ部の閾値にヒステリシスを付けている。
【００５５】
図１３においては、図４および図５に示す構成の２次電池保護回路における第２の保護回路としての保護回路４２，５２の他の構成例を示しており、この図１３における保護回路１３０には、本発明に係る比較回路１３０ｐとスタンバイ回路１３０ｍおよび基準電圧１３０ｎと共に、図６で説明した過充電検出動作に関わる各回路、すなわち、過充電検出回路１３０ａと発振回路１３０ｃ、カウンター回路１３０ｄ、ロジック回路１３０ｅ，１３０ｇ、レベルシフト１３０ｈ、短絡検出回路１３０ｆ、放電過電流検出回路１３０ｊ、異常充電器検出回路１３０ｋを具備しており、これらの回路は、図６で説明した過充電および過放電検出動作と充電器の異常検出に関わる動作を行い、そして、比較回路１３０ｐとスタンバイ回路１３０ｍおよび基準電圧１３０ｎにより、図４および図５における第１の保護回路としての保護回路４１，５１における過放電検出動作に、保護回路４２，５２のＧＮＤ端子と二次電池間の接続を遮断する等することで、当該保護回路４２，５２の動作停止を行う。
【００５６】
以上、図４〜図１３を用いて説明したように、本例の２次電池保護回路では、過放電状態および放電過電流状態（短絡状態を含む）となった場合に、充電状態ではないことが明確で、過充電状態を懸念する必要ないので、第２の保護回路をスタンバイ状態とすることで、余計な電力消費を抑えることができ、電池システムとして２重保護の安全性を確保しながら長寿命化を実現できる。また、２重保護ではなく、過放電機能を外した場合に、放電過電流検出または短絡検出によって、電池システム出力が０Ｖとなると、スタンバイ状態に移行することにより、過放電検出機能を省略した上で、低消費電流モードを持つ保護機能を簡略化した２次電池システムを構成することが可能になる。
【００５７】
尚、本発明は、図４〜図１３を用いて説明した例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、本発明に係る第２の保護回路を、図３に示す構成の２次電池保護回路における保護回路３２として用い、この保護回路３２において、本発明に係る動作と共に、２次電池の過充電状態を検出した場合に、ＣＯＵＴ２端子をローレベルにして、２次電池の充電経路上に設けられたスイッチ回路としてのＮｃｈＦＥＴのＦＥＴ３３をオフにして、２次電池への充電を制御する構成としても良い。
【００５８】
また、図４に示すように、保護回路４２のＯＵＴ端子から制御信号を充電器または使用携帯機器等に出力して、充電器または使用携帯機器等で保護機能を働かせる構成にも適用することができる。
【００５９】
また、２重保護ではなく、過放電機能を外した場合に、放電過電流検出または短絡検出によって、電池システム出力が０Ｖとなり、スタンバイ状態に移行する構成とすることもでき、この場合、過放電検出機能を省略した上で、低消費電流モードを持つ保護機能を簡略化した２次電池システムを構成することが可能になる。
【００６０】
また、本例では、２次電池として単一の電池を例として説明しているが、複数の２次電池を直列に接続して、各段の電池の電圧を検出する構成としても良い。
【符号の説明】
【００６１】
１１，２１，３１，４１，５１，６０，１２１：（第１の）保護回路、２２，３２，４２，５２，７０，８０，９０，１２２，１３０：（第２の）保護回路、６０ａ，７０ａ，８０ａ，９０ａ，１３０ａ：過充電検出回路、６０ｂ：過放電検出回路、６０ｃ，７０ｃ，８０ｃ，９０ｃ，１３０ｃ：発振回路、６０ｄ，７０ｄ，８０ｄ，９０ｄ，１３０ｄ：カウンター回路、６０ｅ，６０ｇ，７０ｇ，８０ｅ，９０ｇ，１３０ｅ，１３０ｇ：ロジック回路、６０ｈ，７０ｈ，１３０ｈ：レベルシフト、６０ｉ：充電過電流検出回路、６０ｊ，１３０ｊ：放電過電流検出回路、６０ｋ，１３０ｋ：異常充電器検出回路、７０ｍ，８０ｍ，９０ｍ，１３０ｍ：スタンバイ回路、７０ｎ，８０ｎ，９０ｎ，１３０ｎ：基準電圧、７０ｐ，８０ｐ，９０ｐ，１３０ｐ：比較回路、Ｃ１１，２１，３１，４１，５１，１２１：コンデンサ、ＦＥＴ１１，１２，２１，２２，３１，３２，３３，４１，４２，５１，５２，：ＮｃｈＦＥＴ、ＦＥＴ２３，５３，１２１，１２２，Ｐｃｈ１０１，１０２，１１１，１１２，１１３：ＰｃｈＦＥＴ、Ｎｃｈ１０１，１０２，１０３，１１１，１１２：ＮｃｈＦＥＴ、Ｒ１１，１２，２１，２２，３１，３２，３３，４１，４２，５１，５２，１０１，１１１，１２２：抵抗、ＳＷ１，２：スイッチ。
【先行技術文献】
【特許文献】
【００６２】
【特許文献１】特許第３２７７５６５号公報
【特許文献２】特許第３５２６７６６号公報
【図１】
2012065392.tif 000003
【図２】
2012065392.tif 000004
【図３】
2012065392.tif 000005
【図４】
2012065392.tif 000006
【図５】
2012065392.tif 000007
【図６】
2012065392.tif 000008
【図７】
2012065392.tif 000009
【図８】
2012065392.tif 000010
【図９】
2012065392.tif 000011
【図１０】
2012065392.tif 000012
【図１１】
2012065392.tif 000013
【図１２】
2012065392.tif 000014
【図１３】
2012065392.tif 000015