(57)【要約】【課題】  スイッチング・レギュレータ方式のＤＣ−ＤＣコンバータにおいて、軽負荷時の電力効率を向上させることができるようにする。【解決手段】  フィードバック電圧に応じた電圧を出力する誤差増幅回路(２１)と、駆動用スイッチング素子に流れる電流に比例した電流を出力する第１電流検出回路(２６ａ)と、整流素子に流れる電流に比例した電流を出力する第２電流検出回路(２６ｂ)と、これらの電流検出回路より出力された電流と定電流源の電流とを合成した電流の大きさに応じた傾きを有する波形信号を生成する波形生成回路(２３)と、誤差増幅回路の出力と波形生成回路の出力とを入力とする第１の電圧比較回路(２２)と、波形生成回路の出力と所定の電圧とを比較する第２の電圧比較回路(２４)と、これらの電圧比較回路の出力に基づいて駆動用スイッチング素子のオフ、オン駆動信号を生成する駆動制御回路(２５)とをスイッチング制御回路に設けるようにした。【選択図】  図１
2012029415.tif 000002
【特許請求の範囲】
【請求項１】
電圧変換用のインダクタに電流を流す駆動用スイッチング素子のオフ、オン駆動信号を生成し出力するスイッチング制御回路であって、
フィードバック電圧に応じた電圧を出力する誤差増幅回路と、
前記駆動用スイッチング素子に流れる電流を検出し該電流に比例した電流を出力する第１電流検出回路と、
前記駆動用スイッチング素子と直列に接続された整流素子に流れる電流を検出し該電流に比例した電流を出力する第２電流検出回路と、
前記第１電流検出回路および第２電流検出回路より出力された電流と定電流源の電流とを合成した電流によって充電される容量素子および該容量素子の充電電荷を放電可能な放電手段を有し前記合成した電流の大きさに応じた傾きを有する波形信号を生成する波形生成回路と、
前記誤差増幅回路の出力と前記波形生成回路の出力とを入力とする第１の電圧比較回路と、
前記波形生成回路の出力と所定の電圧とを比較する第２の電圧比較回路と、
前記第１の電圧比較回路の出力および前記第２の電圧比較回路の出力に基づいて前記駆動用スイッチング素子のオフ、オン駆動信号を生成する駆動制御回路と、
を備えることを特徴とするスイッチング制御回路。
【請求項２】
前記駆動制御回路は、前記第１の電圧比較回路の出力に基づいて前記駆動用スイッチング素子のオフタイミングを決定し、前記第２の電圧比較回路の出力に基づいて前記駆動用スイッチング素子のオンタイミングを決定するように構成されていることを特徴とする請求項１に記載のスイッチング制御回路。
【請求項３】
前記駆動制御回路は、前記第１の電圧比較回路の出力がリセット端子またはセット端子に入力され、前記第２の電圧比較回路の出力がセット端子またはリセット端子に入力されたフリップフロップ回路により構成されていることを特徴とする請求項２に記載のスイッチング制御回路。
【請求項４】
前記波形生成回路の放電手段は電界効果トランジスタにより構成され、該トランジスタは、前記第２の電圧比較回路の出力によってオン、オフ制御され前記容量素子の充電電荷を放電可能に構成されている請求項１〜３のいずれかに記載のスイッチング制御回路。
【請求項５】
前記駆動用スイッチング素子と整流素子はそれぞれ電界効果トランジスタであり、
前記第１電流検出回路は前記駆動用スイッチング素子のソース電圧およびドレイン電圧を入力とする第１電圧−電流変換回路により構成され、
前記第２電流検出回路は前記整流素子のソース電圧およびドレイン電圧を入力とする第２電圧−電流変換回路により構成され、
前記第１電圧−電流変換回路および第２電圧−電流変換回路にはそれぞれ対応するトランジスタがオンしているときのソース電圧およびドレイン電圧が入力され電圧差に応じた電流を出力するように構成されていることを特徴とする請求項１〜４のいずれかに記載のスイッチング制御回路。
【請求項６】
前記第１電圧−電流変換回路および第２電圧−電流変換回路は電圧入力−電流出力型の差動アンプにより構成されていることを特徴とする請求項５に記載のスイッチング制御回路。
【請求項７】
前記前記第１電圧−電流変換回路および第２電圧−電流変換回路の電流を、前記波形生成回路に流し込んだり遮断したりするスイッチ手段を備えることを特徴とする請求項５または６に記載のスイッチング制御回路。
【請求項８】
電圧変換用のインダクタと、該インダクタに電流を流す駆動用スイッチング素子と、該駆動用スイッチング素子がオフされている期間にコイルの電流を整流する整流素子と、出力端子に接続された平滑用コンデンサと、請求項１〜７のいずれかに記載のスイッチング制御回路とを備え、前記出力端子の電圧を分圧した電圧がフィードバック電圧として前記誤差増幅回路に入力されていることを特徴とするＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電圧を変換するスイッチング・レギュレータ方式のＤＣ−ＤＣコンバータおよびそのスイッチング制御回路に関し、負荷に流れる電流の大きさに応じてスイッチング周波数およびパルス幅を変化させて駆動を行なうＤＣ−ＤＣコンバータに適用して有効な技術に関する。
【背景技術】
【０００２】
直流入力電圧を変換して異なる電位の直流電圧を出力する回路としてスイッチング・レギュレータ方式のＤＣ−ＤＣコンバータがある。かかるＤＣ−ＤＣコンバータには、電池などの直流電源から供給される直流電圧をインダクタ（コイル）に印加して電流を流しコイルにエネルギーを蓄積させる駆動用スイッチング素子と、該駆動用スイッチング素子がオフされているエネルギー放出期間にコイルの電流を整流する整流素子と、上記駆動用スイッチング素子をオン、オフ制御する制御回路を備えたＤＣ−ＤＣコンバータがある。
【０００３】
従来、上記スイッチング・レギュレータ方式のＤＣ−ＤＣコンバータにおいては、出力電圧の大きさを誤差アンプで検出してＰＷＭ（パルス幅変調）コンパレータまたはＰＦＭ（パルス周波数変調）コンパレータにフィードバックして、出力電圧が下がるとスイッチング素子のオン時間を長くし、出力電圧が上がるとスイッチング素子のオン時間を短くする制御が行われている。
【０００４】
ＰＷＭ制御では、駆動パルスの周期（周波数）を一定にして出力電圧に応じてパルス幅を変化させる。そのため、負荷が軽くなるとパルス幅は狭くなる。ただし、負荷が非常に軽くなった場合には、最小パルス幅のパルスで駆動しても出力電流が多すぎる場合が生じることがある。
そこで、図５に示すように、ＰＷＭコンパレータ２２とＰＦＭコンパレータ２４の両方を設け、通常はＰＷＭ制御を行い、負荷に流れる電流が少なくなった場合すなわち軽負荷時にはパルス幅が一定の固定パルスで駆動し周期を負荷に応じて変化させるＰＦＭ制御へ移行するようにしたＤＣ−ＤＣコンバータもある。このようなＤＣ−ＤＣコンバータに関する発明としては、例えば特許文献１に記載されているものがある。
また、ＰＷＭ制御は、トランスを用いた絶縁型のスイッチング電源装置においても行われており、このような電源装置に関する発明としては、例えば特許文献２に記載されているものがある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−２１９６３７号公報
【特許文献２】特開２００２−２５２９７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図５に示されているようなＰＷＭ制御とＰＦＭ制御を切り替えてスイッチング素子の駆動を行うＤＣ−ＤＣコンバータにおける軽負荷時のＰＦＭ制御モードでは、図６に示すように、誤差アンプ２１の出力が参照電圧Ｖref2を超えるとＰＦＭコンパレータ２４の出力がロウレベルに変化する（図６(Ｂ)タイミングｔ１）。そして、インバータの出力がハイレベルに変化してＡＮＤゲートＧ１を開き、パルス幅固定のパルスを生成するパルス生成回路３１からのパルスを、セレクタ２９を介してスイッチング素子ＳＷ１，ＳＷ２に供給してオン、オフ駆動するようにしている。
【０００７】
図５のＰＷＭ／ＰＦＭ切替え方式のＤＣ−ＤＣコンバータにあっては、軽負荷時にはスイッチング周波数が低下しスイッチング損失が減少するため、ＰＷＭ制御のみのＤＣ−ＤＣコンバータに比べて軽負荷時の電力効率を向上させることができるという利点がある。
【０００８】
しかしながら、図５のようなＤＣ−ＤＣコンバータは、軽負荷時のＰＦＭ制御モードにおいて、負荷が一定であったとしても、図６の（Ａ）のように誤差アンプ２１の出力が変化し、Ｖref2よりも低い期間Ｔ１では図６の（Ｅ）のようにスイッチング素子ＳＷ１のゲート入力電圧がハイレベルとなるため、ＳＷ１が比較的長い間オフ状態となる。そして、このＳＷ１のオフの期間が毎回異なるため、出力電圧のリップル（変動幅）がばらつくとともに、リップルも大きなものになってしまうという不具合がある。
また、重負荷時にはＰＷＭ制御で動作するが、ＰＷＭ制御は周期が固定であるため、ＰＷＭ制御モードにおいてはデューティが大きくなるほどリップルが大きくなるという課題がある。しかも、ＰＷＭとＰＦＭのモード切替えを行う従来のＤＣ−ＤＣコンバータにあっては、モードの切替えの遅延により誤動作や特性悪化が起き易いという課題がある。
【０００９】
さらに、図６のパルス生成回路３１により生成されるパルスは、一般にパルス幅が固定でデューティは最大で５０％、つまりオン時間とオフ時間が同一となるように設計されるので、入力電圧範囲がデューティに制限される、つまり入力電圧があるレベル以下になるとそれ以上パルスのデューティが大きくならないため、コイルに流す電流が不足して所望の出力電圧が得られなくなるとともに、もっと電流を流そうとしてスイッチング回数が増加して電力効率が低下するという課題があることが分かった。
【００１０】
本発明は上記のような課題に着目してなされたもので、その目的とするところは、スイッチング・レギュレータ方式のＤＣ−ＤＣコンバータにおいて、軽負荷時および重負荷時の電力効率を向上させるとともに重負荷時の出力のリップルを小さくすることができる制御技術を提供することにある。
本発明の他の目的は、スイッチング・レギュレータ方式のＤＣ−ＤＣコンバータにおいて、従来に比べてより低い入力電圧範囲まで所望の出力電圧が得られる制御技術を提供することにある。
【課題を解決するための手段】
【００１１】
本発明は、上記目的を達成するため、
電圧変換用のインダクタに電流を流す駆動用スイッチング素子のオフ、オン駆動信号を生成し出力するスイッチング制御回路であって、
フィードバック電圧に応じた電圧を出力する誤差増幅回路と、
前記駆動用スイッチング素子に流れる電流を検出し該電流に比例した電流を出力する第１電流検出回路と、
前記駆動用スイッチング素子と直列に接続される整流素子に流れる電流を検出し該電流に比例した電流を出力する第２電流検出回路と、
前記第１電流検出回路および第２電流検出回路より出力された電流と定電流源の電流とを合成した電流によって充電される容量素子および該容量素子の充電電荷を放電可能な放電手段を有し前記合成した電流の大きさに応じた傾きを有する波形信号を生成する波形生成回路と、
前記誤差増幅回路の出力と前記波形生成回路の出力とを入力とする第１の電圧比較回路と、
前記波形生成回路の出力と所定の電圧とを比較する第２の電圧比較回路と、
前記第１の電圧比較回路の出力および前記第２の電圧比較回路の出力に基づいて前記駆動用スイッチング素子のオフ、オン駆動信号を生成する駆動制御回路と、を備えるようにした。
【００１２】
上記のような手段によれば、上記波形生成回路により生成される波形信号の周期が、駆動用スイッチング素子に流れる電流および整流素子に流れる電流に応じて変化されるため、駆動用スイッチング素子のオフ、オン駆動信号の周波数が出力電流に応じて変化されるとともに、第１の電圧比較回路が誤差増幅回路の出力と前記波形生成回路の出力とを比較し、駆動制御回路が該第１の電圧比較回路の出力に基づいて駆動用スイッチング素子のオンもしくはオフタイミングを決定するので、出力電圧に応じて駆動用スイッチング素子のオフ、オン駆動信号のパルス幅が変化する。そのため出力電流が小さい場合にはスイッチング周波数が低下して電力効率の低下を回避できるとともに、入力電圧が低下した場合には駆動用スイッチング素子のオン時間が長くされるので、入力電圧がかなり低下しても所望の出力電圧が得られるようになる。また、重負荷時にはスイッチング周波数が高くなることで、ＤＣ−ＤＣコンバータの出力のリップルを小さくすることができる。
【００１３】
ここで、望ましくは、前記駆動制御回路は、前記第１の電圧比較回路の出力に基づいて前記駆動用スイッチング素子のオフタイミングを決定し、前記第２の電圧比較回路の出力に基づいて前記駆動用スイッチング素子のオンタイミングを決定するように構成する。これにより、出力電圧および出力電流に応じてスイッチング周波数および駆動信号のパルス幅を可変制御できる制御ループを容易に構築することができる。
【００１４】
また、望ましくは、前記駆動制御回路は、前記第１の電圧比較回路の出力がリセット端子またはセット端子に入力され、前記第２の電圧比較回路の出力がセット端子またはリセット端子に入力されたフリップフロップ回路により構成する。これにより、駆動用スイッチング素子のオンタイミングとオフタイミングを決定できる回路を、簡単な回路で実現することができ、設計が容易になる。
【００１５】
さらに、望ましくは、前記波形生成回路の放電手段は電界効果トランジスタにより構成され、該トランジスタは、前記第２の電圧比較回路の出力によってオン、オフ制御され前記容量素子の充電電荷を放電可能に構成する。これにより、トランジスタ１つと容量素子１つとで波形生成回路を構成することができ、回路設計が容易になるとともに、占有面積を低減しＩＣ化する場合にはチップサイズを小さくすることができる。
【００１６】
また、望ましくは、前記駆動用スイッチング素子と整流素子はそれぞれ電界効果トランジスタであり、前記第１電流検出回路は前記駆動用スイッチング素子のソース電圧およびドレイン電圧を入力とする第１電圧−電流変換回路により構成され、前記第２電流検出回路は前記整流素子のソース電圧およびドレイン電圧を入力とする第２電圧−電流変換回路により構成され、前記第１電圧−電流変換回路および第２電圧−電流変換回路にはそれぞれ対応するトランジスタがオンしているときのソース電圧およびドレイン電圧が入力され電圧差に応じた電流を出力するように構成する。これにより、出力電流に比例した電流を正確に生成してスイッチング制御の精度を向上させることができる。
ここで、前記第１電圧−電流変換回路および第２電圧−電流変換回路は電圧入力−電流出力型の差動アンプにより構成することができる。これによって、公知の回路を利用して電圧−電流変換回路を実現できるようになるため、回路設計が容易に行えるようになる。
【００１７】
さらに、望ましくは、前記前記第１電圧−電流変換回路および第２電圧−電流変換回路の電流を、前記波形生成回路に流し込んだり遮断したりするスイッチ手段を設ける。これにより、例えば通常は定電流源の電流を使用して固定周波数の波形信号を生成することでＰＷＭ制御を行い、軽負荷時あるいは重負荷時には電圧−電流変換回路からの出力電流を加算もしくは減算して波形信号を生成することで周波数およびパルス幅の可変制御を行うことが可能となり、軽負荷時および重負荷時のいずれの状態における効率も向上させることができる。
【００１８】
さらに、上記のように構成されたスイッチング制御回路と、電圧変換用のインダクタと、該インダクタに電流を流す駆動用スイッチング素子と、該駆動用スイッチング素子がオフされている期間にコイルの電流を整流する整流素子と、出力端子に接続された平滑用コンデンサとを備え、出力端子の電圧を分圧した電圧がフィードバック電圧として誤差増幅回路に入力されるＤＣ−ＤＣコンバータを構成する。これにより、出力のリップルの小さなＤＣ−ＤＣコンバータを実現することができる。
【発明の効果】
【００１９】
本発明に従うと、スイッチング・レギュレータ方式のＤＣ−ＤＣコンバータにおいて、軽負荷時および重負荷時の電力効率を向上させるとともに重負荷時の出力のリップルを小さくすることができる。また、従来に比べてより低い入力電圧範囲まで所望の出力電圧が得られるという効果がある。
【図面の簡単な説明】
【００２０】
【図１】本発明を適用したＤＣ−ＤＣコンバータの一実施形態を示す回路構成図である。
【図２】図１の実施形態のＤＣ−ＤＣコンバータにおける各部の信号や電位の変化の様子を示すタイミングチャートである。
【図３】図１の実施形態のＤＣ−ＤＣコンバータを構成するスイッチング制御回路の第１の変形例を示す回路構成図である。
【図４】図１の実施形態のＤＣ−ＤＣコンバータを構成するスイッチング制御回路の第２の変形例を示す回路構成図である。
【図５】従来のＰＷＭ／ＰＦＭ切替え方式のＤＣ−ＤＣコンバータの構成を示す回路構成図である。
【図６】従来のＰＷＭ／ＰＦＭ切替え方式のＤＣ−ＤＣコンバータにおける各部の信号や電位の変化の様子を示すタイミングチャートである。
【発明を実施するための形態】
【００２１】
以下、本発明の好適な実施の形態を図面に基づいて説明する。
図１は、本発明を適用したスイッチング・レギュレータ方式のＤＣ−ＤＣコンバータの一実施形態を示す。
【００２２】
この実施形態のＤＣ−ＤＣコンバータは、インダクタとしてのコイルＬ１、直流入力電圧Ｖｉｎが印加される電圧入力端子ＩＮと上記コイルＬ１の一方の端子との間に接続されコイルＬ１に電流を流すＰチャネルＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）からなるスイッチング素子としての駆動用トランジスタＳＷ１、電圧入力端子ＩＮと接地点との間にＳＷ１と直列に接続されたＮチャネルＭＯＳＦＥＴからなる整流用トランジスタＳＷ２、これらのトランジスタＳＷ１，ＳＷ２をオン、オフ制御するスイッチング制御回路２０、上記コイルＬ１の他方の端子と接地点との間に接続された平滑用コンデンサＣ１を備える。
【００２３】
特に限定されるものではないが、ＤＣ−ＤＣコンバータを構成する素子のうち、コイルＬ１および平滑用コンデンサＣ１以外の素子は半導体チップ上に形成され、スイッチング制御回路２０およびトランジスタＳＷ１，ＳＷ２は半導体集積回路（電源駆動用ＩＣ）として構成され、コイルＬ１およびコンデンサＣ１はこのＩＣに設けられている外部端子に外付け素子として接続されるようになっている。
【００２４】
この実施形態のＤＣ−ＤＣコンバータにおいては、トランジスタＳＷ１とＳＷ２を相補的にオン、オフさせるような駆動信号がスイッチング制御回路２０により生成されるようになっており、定常状態では、駆動用トランジスタＳＷ１がオンされるとコイルＬ１に直流入力電圧Ｖｉｎが印加されて出力端子へ向かう電流が流されて平滑用コンデンサＣ１が充電され、駆動用トランジスタＳＷ１がオフされると代わって整流用トランジスタＳＷ２がオンされ、このオンされたトランジスタＳＷ２を通してコイルＬ１に電流が流される。そして、ＳＷ１の制御端子（ゲート端子）に入力される駆動信号のパルス幅および周波数が出力に応じて制御されることで、直流入力電圧Ｖｉｎを降圧した直流出力電圧Ｖoutが発生される。
【００２５】
この実施形態のスイッチング制御回路２０は、出力のフィードバック端子ＦＢと接地点との間に直列に接続され抵抗比で出力電圧Ｖoutを分圧するブリーダ抵抗Ｒ１，Ｒ２と、このブリーダ抵抗Ｒ１，Ｒ２で分圧された電圧と参照電圧Ｖref1とを比較して電位差に応じた電圧を出力する誤差アンプ２１と、該誤差アンプ２１の出力が反転入力端子に入力される第１コンパレータ２２と、該コンパレータ２２の非反転入力端子に入力される鋸歯状の波形信号ＲＡＭＰを生成する波形生成回路２３を有する。
【００２６】
また、スイッチング制御回路２０は、波形生成回路２３の出力が非反転入力端子に入力され反転入力端子に参照電圧Ｖref2が入力される第２コンパレータ２４と、該第２コンパレータ２４の出力がセット端子に入力され前記第１コンパレータ２２の出力がリセット端子に入力されたＲＳフリップフロップ２５とを有し、該フリップフロップ２５の出力ＱＮによって上記トランジスタＳＷ１，ＳＷ２をオン、オフ駆動するように構成されている。従って、フリップフロップ２５は駆動制御回路として機能する。通常は、フリップフロップ２５の後段にドライバが設けられるが、図１ではフリップフロップ２５の出力段がドライバとして構成されている。
【００２７】
さらに、この実施形態のスイッチング制御回路２０には、Ｐチャネル側のスイッチ電流を検出するための電流検出用アンプ２６ａと、Ｎチャネル側のスイッチ電流を検出するための電流検出用アンプ２６ｂと、駆動用トランジスタＳＷ１のソース電圧を電流検出用アンプ２６ａの反転入力端子に伝えるスイッチＭＯＳトランジスタＱ１と、整流用トランジスタＳＷ２のドレイン電圧を電流検出用アンプ２６ｂの非反転入力端子に伝えるスイッチＭＯＳトランジスタＱ２と、駆動用トランジスタＳＷ１のソース電圧またはドレイン電圧を電流検出用アンプ２６ａの非反転入力端子に伝えるセレクタ２７（切替えスイッチ）とが設けられている。電流検出用アンプ２６ａ，２６ｂは、例えばｇｍアンプ（電圧入力−電流出力型の差動アンプ）などで構成され、電圧−電流変換回路として機能する。
【００２８】
スイッチＭＯＳトランジスタＱ２のゲート端子には整流用トランジスタＳＷ２のゲート端子に印加される電圧と同じフリップフロップ２５の出力ＱＮが印加され、整流用トランジスタＳＷ２がオンされてドレイン電流が流れることによって生じる電圧差を電流検出用アンプ２６ｂによって検出する。つまり、電流検出用アンプ２６ｂは整流用トランジスタＳＷ２のオン時に流れるドレイン電流に比例した電流を出力する。
【００２９】
一方、スイッチＭＯＳトランジスタＱ１のゲート端子には接地電位が印加されて常時オン状態にされるとともに、そのドレイン端子が電流検出用アンプ２６ａの反転入力端子に接続されていて、常時駆動用トランジスタＳＷ１のソース電圧を電流検出用アンプ２６ａの反転入力端子に印加する。また、セレクタ２７はフリップフロップ２５の出力ＱＮによって切り替えられて、駆動用トランジスタＳＷ１がオンされている間はＳＷ１のドレイン電圧を電流検出用アンプ２６ａの非反転入力端子に伝え、ＳＷ１がオフされている間はＳＷ１のソース電圧を電流検出用アンプ２６ａの非反転入力端子に伝える。
すなわち、電流検出用アンプ２６ａは、駆動用トランジスタＳＷ１がオンされてドレイン電流が流れることによって生じる電圧差を検出し、ＳＷ１のオン時に流れるドレイン電流に比例した電流を出力する。また、ＳＷ１がオフされている間は、セレクタ２７によって電流検出用アンプ２６ａの２つの入力端子に同一の電圧が供給されて、電流検出用アンプ２６ａの出力電流はゼロとなる。
【００３０】
スイッチＭＯＳトランジスタＱ１のゲート端子には駆動用トランジスタＳＷ１と同様にフリップフロップ２５の出力ＱＮを印加し、Ｑ１のドレイン電圧を電流検出用アンプ２６ａの反転入力端子に印加するように構成しても良いが、ＰチャネルＭＯＳはＮチャネルＭＯＳに比べて動作速度が遅いので、スイッチＭＯＳトランジスタＱｓ１のゲート端子に接地電位を印加して常時オン状態にさせておいて、駆動用トランジスタＳＷ１がオンされるときにそのソース電圧とドレイン電圧を電流検出用アンプ２６ａへ入力することで、遅れを生じることなくＳＷ１のオン時に流れるドレイン電流に比例した電流を電流検出用アンプ２６ａより出力させることができる。
ちなみに、ＳＷ１，ＳＷ２に流れる電流は負荷電流ＩＬに比例するので、電流検出用アンプ２６ａ，２６ｂの出力電流は負荷電流ＩＬに比例することとなる。なお、駆動用トランジスタＳＷ１と整流用トランジスタＳＷ２にそれぞれカレントミラー接続されたＭＯＳトランジスタを設けて、ＳＷ１とＳＷ２に流れる電流に比例した電流を流して、その電流を電流検出用アンプ２６ａ，２６ｂで検出するように構成しても良い。
【００３１】
波形生成回路２３は、電源電圧端子と接地点との間に直列に接続された定電流源ＣＳ１および容量Ｃ２と、該容量Ｃ２と並列に接続されたディスチャージ用のＮチャネルＭＯＳトランジスタＱ３とにより構成されている。そして、このトランジスタＱ３のゲート端子に上記第２コンパレータ２４の出力端子が接続され、Ｑ３は第２コンパレータ２４の出力によってオン、オフ制御される。
また、容量Ｃ２とトランジスタＱ３との接続ノードＮ２に上記電流検出用アンプ２６ａ，２６ｂの出力端子が接続されており、容量Ｃ２は定電流源ＣＳ１の電流に電流検出用アンプ２６ａ，２６ｂの出力電流を加算（もしくは減算）した電流で充電されるように構成されている。そして、上記第１コンパレータ２２および第２コンパレータ２４の非反転入力端子に、接続ノードＮ２の電位が入力されている。
【００３２】
これにより、波形生成回路２３は、トランジスタＱ３が第２コンパレータ２４の出力によってオフ状態にされると容量Ｃ２が充電されてノードＮ２の電位Ｖ２が上昇し、ノードＮ２の電位Ｖ２が参照電圧Ｖref2に達すると第２コンパレータ２４の出力がハイレベルに変化してトランジスタＱ３がオンされる。その結果、容量Ｃ２の電荷が放電されてノードＮ２の電位Ｖ２が急峻に立ち下がり、Ｖ２は図２（Ｂ）のように鋸歯状に変化する波形となる。
この鋸波が第１コンパレータ２２および第２コンパレータ２４の非反転入力端子に供給されている。ノードＮ２の電位Ｖ２の上昇時の波形の傾きは、定電流源ＣＳ１の電流に電流検出用アンプ２６ａ，２６ｂの出力電流を加算もしくは減算した合成電流に比例しており、合成電流が大きいほど傾きは急峻で、合成電流が小さいほど傾きは緩やかになる。
【００３３】
次に、上記スイッチング制御回路２０の動作を、図２のタイミングチャートを用いて説明する。なお、図２（Ｂ）において、Ｖerrorで示されているのは、誤差アンプ２１の出力電圧であり、この電圧Ｖerrorと上記ノードＮ２の電位Ｖ２が第１コンパレータ２２に入力されている。
【００３４】
図２（Ａ）に示す期間Ｔ１，Ｔ３のように、負荷電流ＩＬが小さいときは図２（Ｂ）のようにノードＮ２の電位Ｖ２が徐々に上昇し、Ｖ２が誤差アンプ２１の出力電圧Ｖerrorを超えると、図２（Ｃ）のように第１コンパレータ２２の出力がロウレベルからハイレベルに変化して、ＲＳフリップフロップ２５がリセットされ、図２（Ｅ）のようにゲート駆動信号ＧＰ１がロウレベルからハイレベルに変化する（タイミングｔ１）。
【００３５】
その後、ノードＮ２の電位Ｖ２がさらに上昇して第２コンパレータ２４の判別レベルである参照電圧Ｖref2に達すると、図２（Ｄ）のように第２コンパレータ２４の出力がハイレベルに変化して、ＲＳフリップフロップ２５がセットされ、図２（Ｅ）のようにゲート駆動信号ＧＰ１がハイレベルからロウレベルに変化する（タイミングｔ２）。また、このとき同時にトランジスタＱ３がオンされ、容量Ｃ２を放電することによりノードＮ２の電位Ｖ２が急峻に立ち下がる。
すると、第１コンパレータ２２の出力がハイレベルからロウレベルに変化する。また、第２コンパレータ２４の出力もロウレベルに変化するため、図２（Ｄ）のように短いパルス状の波形となる。上記動作を繰り返すことにより、駆動用トランジスタＳＷ１がオンとオフを繰り返すスイッチング動作される。また、整流用トランジスタＳＷ２は駆動信号ＧＰ１によって、ＳＷ１と相補的にオン、オフ駆動される。
【００３６】
図２（Ａ）に示す期間Ｔ２のように、負荷電流ＩＬが大きいときは回路の動作自体は上記ＩＬが小さいときと同じであるが、電流検出用アンプ２６ａ，２６ｂの出力電流が多くなるため、ノードＮ２の電位Ｖ２の傾きが大きくなる。その結果、駆動用トランジスタＳＷ１のゲート駆動信号ＧＰ１のパルス幅が狭くなるが、同時に周期も短くなり、かかるパルスで駆動用トランジスタＳＷ１がオン、オフ駆動される。
【００３７】
また、負荷が変動して出力電圧Ｖoutが変化すると、それに応じて誤差アンプ２１の出力Ｖerrorが変化することで、ゲート駆動信号ＧＰ１のパルス幅が変化される。具体的には、例えば図２（Ａ）に示す期間Ｔ１，Ｔ３のように、負荷が小さく誤差アンプ２１のＶerrorが低い期間では、図２（Ｃ）のように第１コンパレータ２２の出力のパルス幅が広くＳＷ１のオフ期間が長くなるとともに周期が長くなる。一方、図２（Ａ）に示す期間Ｔ２のように、負荷が大きく誤差アンプ２１のＶerrorが高い期間では、第１コンパレータ２２の出力のパルス幅が狭くなって、ゲート駆動信号ＧＰ１のロウレベルの期間すなわち駆動用トランジスタＳＷ１のオン期間が長くなるとともに周期が短くなる。
【００３８】
上記のように、本実施形態のＤＣ−ＤＣコンバータにおいては、負荷の変動に応じて駆動信号のパルスの周期およびパルス幅の両方の制御が行なわれることとなる。そのため、例えば入力電圧が下がった場合にも、デューティが制限されるようなことがなく、負荷電流が小さい場合にはスイッチング周波数が下がることにより、スイッチング回数が減少し貫通電流による効率の低下が回避されるようになる。また、負荷が増加するとスイッチング周波数が高くなり周期が短くなるため、リップル（出力電圧の変動）が小さくなるという利点もある。
【００３９】
（変形例１）
次に、上記実施形態のスイッチング制御回路およびＤＣ−ＤＣコンバータの変形例を、図３を用いて説明する。
図３に示す変形例は、図１の実施形態における電流検出用アンプ２６ａ，２６ｂの出力端子と波形生成回路２３との間に、オン／オフ・スイッチＳＷ３を設けたものである。この変形例においては、スイッチＳＷ３をオン状態にすると、電流検出用アンプ２６ａ，２６ｂの出力電流が波形生成回路２３に供給され、スイッチング制御回路２０は図１の実施形態の制御回路と全く同じ動作をし、駆動用トランジスタＳＷ１は、周波数およびパルス幅が出力に応じて変化する可変パルスで駆動される（第１モード）。
【００４０】
一方、スイッチＳＷ３をオフ状態にすると、電流検出用アンプ２６ａ，２６ｂの出力電流が波形生成回路２３に供給されなくなり、波形生成回路２３は定電流源ＣＳ１の電流のみで動作し、固定デューティのパルスを生成する。これにより、図６に示されているＰＷＭ／ＰＦＭ切替え方式のＤＣ−ＤＣコンバータにおけるＰＷＭ制御モードと同様な動作をし、駆動用トランジスタＳＷ１は周波数が固定でパルス幅が出力電圧に応じて変化するＰＷＭパルスで駆動される（第２モード）。
【００４１】
なお、スイッチＳＷ３を制御する信号は、外部のＣＰＵなどの制御回路から供給するように構成することができる。従って、この変形例では、例えばシステム全体を制御するＣＰＵが、負荷の状態に応じて制御信号を変化させてスイッチＳＷ３をオンさせ、電流検出用アンプ２６ａ，２６ｂの出力電流を使用しないモード（第２モード）から電流検出用アンプ２６ａ，２６ｂの出力電流を使用するモード（第１モード）に切り替えることで、スイッチング周波数およびパルス幅が負荷に応じて変化するように動作させることができる。
【００４２】
また、スイッチＳＷ３の制御信号を外部から入力させる代わりに、入力電圧Ｖｉｎが所定のレベル以下あるいは以上になったか否かを検出する入力電圧検出回路を設け、入力電圧Ｖｉｎが所定のレベル以上または以下の場合は波形生成回路２３への電流検出用アンプ２６ａ，２６ｂの出力電流の供給を遮断し、入力電圧Ｖｉｎが所定のレベル以下または以上になった場合には電流検出用アンプ２６ａ，２６ｂの出力電流を波形生成回路２３へ供給させるように構成しても良い。
【００４３】
（変形例２）
図４には、上記実施形態のスイッチング制御回路の第２の変形例が示されている。
図４に示す第２変形例は、図１の実施形態におけるスイッチ素子として機能するＭＯＳトランジスタＱ１，Ｑ２の代わりに、駆動用トランジスタＳＷ１および整流用トランジスタＳＷ２に対してそれぞれカレントミラー接続されたＭＯＳトランジスタＱ１’，Ｑ２’と、これらのトランジスタＱ１’，Ｑ２’とそれぞれ直列に接続された電流検出用の抵抗Ｒｓ１，Ｒｓ２とを設け、抵抗Ｒｓ１，Ｒｓ２の両端子電圧をそれぞれ電流検出用アンプ２６ａ，２６ｂに入力し電圧差に応じた電流を出力させるように構成したものである。
【００４４】
なお、ＭＯＳトランジスタＱ１’はＰチャネル型、Ｑ２’はＮチャネル型であり、各々サイズが駆動用トランジスタＳＷ１、整流用トランジスタＳＷ２の数１０分の１あるいは数１００分の１の大きさとされる。ただし、ＳＷ１とＱ１’のサイズ比、ＳＷ２とＱ２’のサイズ比は同一である。この第２変形例のスイッチング制御回路においても、図１の実施形態のスイッチング制御回路とほぼ同様に、駆動用トランジスタＳＷ１と整流用トランジスタＳＷ２に流れる電流値に比例した電流値を検出することで、波形生成回路２３によって負荷電流の大きさに応じた傾きを有する鋸歯状の波形信号ＲＡＭＰを生成してコンパレータ２２，２４に供給し、パルス幅および周波数が負荷電流の大きさに応じて変化する駆動パルスを生成して駆動用トランジスタＳＷ１をスイッチング駆動することができる。
【００４５】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではない。例えば、前記実施形態では、スイッチング素子ＳＷ１，ＳＷ２としてオンチップの素子を使用するとしたが、制御用ＩＣと別個に形成された外付け素子を使用するようにしても良い。また、前記実施形態では、駆動用トランジスタＳＷ１と直列に整流用トランジスタＳＷ２を接続してＳＷ１と相補的にオン、オフさせる同期整流型のＤＣ−ＤＣコンバータを示したが、整流用トランジスタＳＷ２の代わりにダイオードを使用したダイオード整流型のＤＣ−ＤＣコンバータに適用することも可能である。
【００４６】
さらに、前記実施形態では、フリップフロップ２５としてセット端子とリセット端子を有するＲＳフリップフロップを使用しているが、他の形式のフリップフロップであってもよい。また、フリップフロップ２５の出力によってスイッチトランジスタＳＷ１とＳＷ２をオン・オフしているが、フリップフロップ２５の後段に、ＳＷ１とＳＷ２が同時にオン状態になって貫通電流が流れないように、いわゆるデッドタイムを有するゲート駆動信号を生成する駆動信号生成回路を設けても良い。
【００４７】
また、以上の説明では、本発明を降圧型のＤＣ−ＤＣコンバータに適用した例を説明したが、本発明はそれに限定されるものではなく、昇圧型のＤＣ−ＤＣコンバータや負電圧を発生する反転型のＤＣ−ＤＣコンバータにも適用することができる。
【符号の説明】
【００４８】
２０  スイッチング制御回路
２１  誤差アンプ
２２  第１コンパレータ
２３  波形生成回路
２４  第２コンパレータ
２５  フリップフロップ（駆動制御回路）
２６ａ，２６ｂ  電流検出用アンプ
２７  セレクタ（切替えスイッチ）
Ｌ１  コイル（インダクタ）
Ｃ１  平滑容量
ＳＷ１  コイル駆動用トランジスタ（駆動用スイッチング素子）
ＳＷ２  同期整流用トランジスタ（整流用スイッチング素子）
ＣＳ１  定電流源
【図１】
2012029415.tif 000003
【図２】
2012029415.tif 000004
【図３】
2012029415.tif 000005
【図４】
2012029415.tif 000006
【図５】
2012029415.tif 000007
【図６】
2012029415.tif 000008