(57)【要約】【課題】本発明は、小規模回路モジュール単位で複雑な制御を必要とせずに電力制御を行うことが可能となり、省電力が可能となる画像形成装置を提供する。【解決手段】電源制御回路とを備える画像形成装置は、電源供給が開始されてから電源制御対象モジュールの電源安定時間が経過するまで待機すると共に、電源供給が開始されてからの経過時間を計測する。得られた経過時間から電源制御対象モジュールへの電源供給をＯＦＦするか否かを判断し、ＯＦＦと判断されたときは、電源制御対象モジュールへの電源供給をＯＦＦする。【選択図】図５
2012250394.tif 000002
【特許請求の範囲】
【請求項１】
複数のモジュール単位で所定の動作処理を実行する制御手段と、前記複数のモジュールからバス信号を受信して、当該モジュールの電源ＯＮ／ＯＦＦを制御する電源制御回路とを備える画像形成装置において、
電源制御対象となるモジュールに入力されるデータ有効信号に応じて当該モジュールへの電源供給をＯＮする電源ＯＮ手段と、
前記電源ＯＮ手段による電源供給が開始されてから前記電源制御対象モジュールの電源安定時間が経過するまで待機する待機手段と、
前記電源ＯＮ手段による電源供給が開始されてからの経過時間を計測する計測手段と、
前記計測手段により得られた経過時間から前記電源制御対象モジュールへの電源供給をＯＦＦするか否かを判断する判断手段と、
前記判断手段にてＯＦＦと判断されたときは、前記電源制御対象モジュールへの電源供給をＯＦＦする電源ＯＦＦ手段と
を有することを特徴とする画像形成装置。
【請求項２】
複数のモジュール単位で所定の動作処理を実行する制御手段と、前記複数のモジュールからバス信号を受信して、当該モジュールの電源ＯＮ／ＯＦＦを制御する電源制御回路とを備える画像形成装置において、
電源制御対象となるモジュールに入力されるデータ有効信号に応じて当該モジュールへの電源供給をＯＮする電源ＯＮ手段と、
前記電源ＯＮ手段による電源供給が開始されてから前記電源制御対象モジュールの電源安定時間が経過するまで待機する待機手段と、
前記電源ＯＮ手段による電源供給が開始されてからの第１の経過時間を計測する計測手段と、
前記計測手段により得られた第１の経過時間から前記電源制御対象モジュールへの電源供給をＯＦＦするか否かを判断する判断手段と、
前記判断手段にてＯＦＦと判断されたときは、前記電源制御対象モジュールへの電源供給をＯＦＦする電源ＯＦＦ手段と、
前記電源ＯＦＦ手段による電源供給のＯＦＦ後から次に電源供給がＯＮするまでの第２の経過時間を決定する決定手段とを備え、
前記電源ＯＮ手段は、前記電源ＯＦＦ手段による電源供給のＯＦＦ後から前記第２の経過時間が経過するまで待機した後に電源供給をＯＮすることを特徴とする画像形成装置。
【請求項３】
前記決定手段は、前記計測手段により測定された複数回分の前記第１の経過時間の合計に基づいて前記第２の経過時間を決定することを特徴とする請求項２に記載の画像形成装置。
【請求項４】
前記判断手段は、前記計測手段により測定された複数回分の前記第１の経過時間の合計に基づいて前記電源供給をＯＦＦするか否かを判断することを特徴とする請求項１または２に記載の画像形成装置。
【請求項５】
複数のモジュール単位で所定の動作処理を実行する制御手段と、前記複数のモジュールからバス信号を受信して、当該モジュールの電源ＯＮ／ＯＦＦを制御する電源制御回路とを備える画像形成装置の電力制御方法において、
電源制御対象となるモジュールに入力されるデータ有効信号に応じて当該モジュールへの電源供給をＯＮする電源ＯＮ工程と、
前記電源ＯＮ工程による電源供給が開始されてから前記電源制御対象モジュールの電源安定時間が経過するまで待機する待機工程と、
前記電源ＯＮ工程による電源供給が開始されてからの経過時間を計測する計測工程と、
前記計測工程により得られた経過時間から前記電源制御対象モジュールへの電源供給をＯＦＦするか否かを判断する判断工程と、
前記判断工程にてＯＦＦと判断されたときは、前記電源制御対象モジュールへの電源供給をＯＦＦする電源ＯＦＦ工程と
を有することを特徴とする画像形成装置の電力制御方法。
【請求項６】
複数のモジュール単位で所定の動作処理を実行する制御手段と、前記複数のモジュールからバス信号を受信して、当該モジュールの電源ＯＮ／ＯＦＦを制御する電源制御回路とを備える画像形成装置の電力制御方法において、
電源制御対象となるモジュールに入力されるデータ有効信号に応じて当該モジュールへの電源供給をＯＮする電源ＯＮ工程と、
前記電源ＯＮ工程による電源供給が開始されてから前記電源制御対象モジュールの電源安定時間が経過するまで待機する待機工程と、
前記電源ＯＮ工程による電源供給が開始されてからの第１の経過時間を計測する計測工程と、
前記計測工程により得られた第１の経過時間から前記電源制御対象モジュールへの電源供給をＯＦＦするか否かを判断する判断工程と、
前記判断工程にてＯＦＦと判断されたときは、前記電源制御対象モジュールへの電源供給をＯＦＦする電源ＯＦＦ工程と、
前記電源ＯＦＦ工程による電源供給のＯＦＦ後から次に電源供給がＯＮするまでの第２の経過時間を決定する決定工程とを備え、
前記電源ＯＮ工程は、前記電源ＯＦＦ工程による電源供給のＯＦＦ後から前記第２の経過時間が経過するまで待機した後に電源供給をＯＮすることを特徴とする画像形成装置。
【請求項７】
請求項５または６に記載の電力制御方法を画像形成装置に実行させるためのコンピュータに読み取り可能なプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像形成装置及びその電力制御方法、並びにプログラムに関し、特に、電源分離されたブロックを対象とした動作時の電源制御を行う電力制御技術に関する。
【背景技術】
【０００２】
現在、地球温暖化対策により省電力に対する関心が高まっているが、省電力に関する提案は多数ある。例えば、ＣＰＵとバスに接続された周辺装置の消費電力を制御する手段について、ＣＰＵからのアクセス開始とアクセス終了を検出し、その検出結果から周辺装置のスリープモードを制御する技術が提案されている（特許文献１参照）。
【０００３】
上記提案技術は、製品システムとして電力制御による省電力を図るものであるが、近年では、ＬＳＩ内部での省電力技術が進歩している。例えば、クロックゲーティング技術によって、動作に不要なモジュールのクロックを停止する技術や、ＬＳＩ内部の電源を分離して動作に不要なモジュールの電源をＯＦＦする技術などがある。特に、電源分離技術に関しては、ソフトウエアで制御によって、スリープモード時に不要なモジュールの電源をＯＦＦして省電力を図っている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−１８５７１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した特許文献１に記載の技術や電源分離技術では、特定のモード時にある程度大きな回路規模単位で電源ＯＮ／ＯＦＦを行い、ＣＰＵなどの制御を行う部分のみ通電して省電力を実現している。今後さらなる省電力を図るためには、動作中において小規模モジュール単位で電源制御を行う必要がある。
【０００６】
また、小規模モジュール単位で電源制御を行う場合、電源制御するモジュール数が多くなるので、ソフトウエアによる制御では処理が複雑で電源制御する時間が長くなり、動作パフォーマンスに影響するおそれがある。
【０００７】
また、対象モジュールの電源をＯＮしてから電源状態が安定して使用可能になるまでには一定時間を要するため、早い応答が要求されているときに電源ＯＦＦを行うと動作パフォーマンスに影響するおそれがある。
【０００８】
本発明は、上記問題に鑑みて成されたものであり、小規模回路モジュール単位で複雑な制御を必要とせずに電力制御を行うことが可能となり、省電力が可能となる技術を提供する。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明の画像形成装置は、複数のモジュール単位で所定の動作処理を実行する制御手段と、前記複数のモジュールからバス信号を受信して、当該モジュールの電源ＯＮ／ＯＦＦを制御する電源制御回路とを備える画像形成装置において、電源制御対象となるモジュールの電源状態を認識する認識手段と、前記電源制御対象モジュールに入力されるデータ有効信号に応じて当該モジュールへの電源供給をＯＮする電源ＯＮ手段と、前記電源ＯＮ手段による電源供給が開始されてから前記電源制御対象モジュールの電源安定時間が経過するまで待機する待機手段と、前記電源ＯＮ手段による電源供給が開始されてからの経過時間を計測する計測手段と、前記計測手段により得られた経過時間から前記電源制御対象モジュールへの電源供給をＯＦＦするか否かを判断する判断手段と、前記判断手段にてＯＦＦと判断されたときは、前記電源制御対象モジュールへの電源供給をＯＦＦする電源ＯＦＦ手段とを有することを特徴とする。
【発明の効果】
【００１０】
本発明によれば、小規模回路モジュール単位で複雑な制御を必要とせずに電力制御を行うことが可能となり、省電力が可能となる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態に係る画像形成装置のハードウェア構成の概略を示すブロック図である。
【図２】図１のコントローラにおける機能構成の概略を示す図である。
【図３】画像データの処理単位として１ページ分の画像データを複数のバンドに分割した一例を示す図である。
【図４】図２におけるプリント用画像処理ブロックと電源制御回路との間の信号の流れを示すブロック図である。
【図５】第１の実施形態における電源制御回路による電源制御処理の流れを示すフローチャートである。
【図６】図４で説明した各種バス信号の電源制御処理時の波形例を示す図である。
【図７】（ａ）はＯＮ時間＜規定値となった場合の電源制御対象モジュールの電源制御方法を示す図、（ｂ）はＯＮ時間＞規定値となった場合の電源制御対象モジュールの電源制御方法を示す図である。
【図８】第２の実施形態における電源制御回路による電源制御処理の流れを示すフローチャートである。
【図９】第２の実施形態におけるＯＮ時間＜規定値となった場合の電源制御対象モジュールの電源制御方法を示す図である。
【図１０】（ａ）は第１の実施形態における電源制御対象モジュールの電源制御方法を示す図、（ｂ）は第３の実施形態における電源制御対象モジュールの電源制御方法を示す図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態を図面を参照して詳細に説明する。
【００１３】
［第１の実施形態］
図１は、本発明の実施形態に係る画像形成装置のハードウェア構成の概略を示すブロック図である。
【００１４】
本発明の実施形態に係る画像形成装置は、例えば、スキャナ機能、プリント機能、コピー機能等を備えるデジタル複合機（以下「ＭＦＰ」と称する）である。ＭＦＰは、図示のように、コントローラ１０１、スキャナ部１０２、プリンタ部１０３、ネットワークＩ／Ｆ１０４、メモリ１０５、ＨＤＤ１０６、及び操作部１０７を備える。
【００１５】
コントローラ１０１は、システムバス１０８を介して画像入力デバイスであるスキャナ部１０２や画像出力デバイスであるプリンタ部１０３と接続し、これらを制御する。また、コントローラ１０１は、ネットワークＩ／Ｆ１０４を介してＬＡＮや公衆回線（ＷＡＮ）等に接続し、画像情報やデバイス情報の入出力、ＰＤＬデータのイメージ展開を行うことができる。
【００１６】
メモリ１０５は、コントローラ１０１が動作するためのシステムワークメモリであり、画像データを一時記憶するための画像メモリでもある。ＨＤＤ１０６は、ハードディスクドライブ（ＨＤＤ）であり、システムソフトウェア、画像データを格納する記憶装置である。操作部１０７は、タッチパネルやキーボードなどで構成され、ＭＦＰを使用するユーザーが様々な印刷設定等を行うためのユーザーインターフェースである。
【００１７】
次に、図１のコントローラ１０１の動作について図２を用いて説明する。なお、以降で説明する画像データの処理単位は、図３に示すように、１ページ分の画像データを複数のバンド（ここでは１０バンド）に分割したバンド単位とする。また、コントローラ１０１では、複数のモジュール単位で所定の動作処理が実行される。
【００１８】
まず、スキャンデータを読み込む場合を説明する。
【００１９】
コントローラ１０１は、スキャナ部１０２からＲＧＢ（ＲＥＤ、ＧＲＥＥＮ、ＢＬＵＥ）３色のスキャンデータ（読み取り画像データ）を受け取ると、スキャナ用画像処理部２０１にてシェーディング処理やフィルタ処理等の画像処理を行う。その後、スキャンデータに対して圧縮部２０２にて画像圧縮処理が行われる。その圧縮データは、ＤＭＡＣ（ＤＩＲＥＣＴ  ＭＥＭＯＲＹ  ＡＣＣＥＳＳ  ＣＯＮＴＲＯＬＬＥＲ）２０３を介してメモリ１０５へ格納される。上記動作を行うスキャナ用画像処理部２０１、圧縮部２０２、及びＤＭＡＣ２０３を含む機能ブロックがスキャナ用画像処理ブロック２００である。
【００２０】
スキャンデータをプリントする場合は、メモリ１０５に格納されている圧縮データが、ＤＭＡＣ２１１を介して色処理部２１２へ入力され、ＣＭＹＫ（ＣＹＡＮ、ＭＡＧＥＮＴＡ、ＹＥＬＬＯＷ、ＢＬＡＣＫ）色空間へ変換される。その後、それらＣＭＹＫの値に対して濃度調整、プリンタガンマ補正等の調整の色処理が行われた後、ＤＭＡＣ２１１を介して再度メモリ１０５へ格納される。本動作を行うＤＭＡＣ２１１、色処理部２１２を含む機能ブロックが色処理ブロック２１０である。
【００２１】
そして、プリント用の画像処理を行うために、メモリ１０５に格納されている圧縮データが、ＤＭＡＣ２２１を介して展開部２２２へ入力され、ラスタ画像データへ展開される。ラスタのＣＭＹＫ画像データは、プリント用画像処理部２２３に入力され、そこでディザ法や誤差拡散法による面積階調処理が行われ、プリンタ部１０３へ出力される。本動作を行うＤＭＡＣ２２１、展開部２２２、プリント用画像処理部２２３を含む機能ブロックがプリント用画像処理ブロック２２０である。
【００２２】
スキャンデータをネットワークへ送信する場合、メモリ１０５に格納されている圧縮データが、ＤＭＡＣ２１１を介して色処理部２１２へ入力され、色変換が行われる。具体的には、ディスプレイガンマ調整や用紙地色調整等が行われた後にＹＣｂＣｒ（輝度、ＢＬＵＥ色差、ＲＥＤ色差）色空間へ変換される。その後、再度ＤＭＡＣ２１１を介してメモリ１０５へ格納される。
【００２３】
そして、送信用の画像処理を行うために、メモリ１０５に格納されている圧縮データが、ＤＭＡＣ２３１を介して展開部２３２へ入力され、ラスタ画像データへ展開される。ラスタのＹＣｂＣｒ画像データに対して、送信処理部２３３では、カラー画像送信であればＪＰＥＧ圧縮処理を行い、モノクロ２値画像送信であればＹデータに対して２値化を行ってＪＢＩＧ圧縮等を行い、ネットワークＩ／Ｆ１０４へ出力する。本動作を行うＤＭＡＣ２３１、展開部２３２、送信処理部２３３を含む機能ブロックがネットワーク処理ブロック２３０である。
【００２４】
スキャンデータを保存する場合には、メモリ１０５に格納されている圧縮データが、ＤＭＡＣ２４１を介してディスクスプール高圧縮／展開部２４２へ入力される。ディスクスプール高圧縮／展開部２４２では、ＨＤＤ１０６の書き込みスピードがメモリ１０５に対して遅いため、圧縮データに対して、さらに高圧縮のＪＰＥＧ圧縮処理を施す。その後、ディスクアクセスコントローラ２４３を介してＨＤＤ１０６へ圧縮データが保存される。本動作を行うＤＭＡＣ２４１、ディスクスプール高圧縮／展開部２４２、ディスクアクセスコントローラ２４３を含む機能ブロックがＨＤＤ処理ブロック２４０である。なお、ＨＤＤ１０６に保存されているデータを再度メモリ１０５へ展開する場合はそれらの逆処理を行う。
【００２５】
ＰＤＬのデータをメモリ１０５へ書き込む場合、ネットワークを介して受信したＰＤＬデータを受信部２８２で受信してＤＭＡＣ２８１を介してメモリ１０５に格納する。本動作を行うＤＭＡＣ２８１、受信部２８２を含む機能ブロックがネットワーク受信ブロック２８０である。
【００２６】
次に、ＣＰＵ２６０は、メモリ１０５に格納されたＰＤＬデータを読み出してインタープリットし、メモリ１０５へディスプレイリストを出力する。その後、メモリ１０５に格納されているディスプレイリストをレンダリング部２５１でラスタのＲＧＢ画像データへとレンダリングを行い、圧縮部２５２にて画像圧縮処理が行行われる。その圧縮データは、ＤＭＡＣ２５３を介してメモリ１０５へ格納される。本動作を行うレンダリング部２５１、圧縮部２５２、ＤＭＡＣ２５３を含む機能ブロックがレンダリングブロック２５０である。
【００２７】
なお、ＰＤＬの画像データをプリントしたり、ネットワークへ送信したり、メモリ１０５に保存する場合は、上述したスキャンデータに対する処理と同様の処理を行うことで実現することが可能になる。
【００２８】
ここで図２に示すブロック単位で電源制御を行う方法について説明する。
【００２９】
ＣＰＵ２６０からの命令によってＰＭＵ（Ｐｏｗｅｒ  Ｍａｎａｇｅｍｅｎｔ  Ｕｎｉｔ）２７０が、上述した各機能ブロックの電源ＳＷ制御信号やリセット制御信号を出力する。電源ＳＷ制御信号は、機能ブロックごとに出力される。リセット制御信号は、ＰＭＵ２７０から不図示のリセット制御モジュールへ出力される。リセット制御モジュールは、各機能ブロックのリセット解除タイミングを制御する。
【００３０】
本実施形態では、モード電源制御方法を利用しているが、スリープ時は全ての機能ブロックの電源ＯＦＦし、ネットワークからＰＤＬデータを受信した際に、ＣＰＵ２６０がＰＭＵ２７０に信号を出力して電源をＯＮにする方法がある。
【００３１】
図４は、図２におけるプリント用画像処理ブロック２２０と電源制御回路との間の信号の流れを示すブロック図である。同図では、図２で説明したＤＭＡＣ２２１と展開部２２２とプリント用画像処理部２２３がバスによってパイプラインで接続された様子を示している。電源制御回路４０１は、展開部２２２の電源ＯＮ／ＯＦＦ制御、バス信号制御を行うものである。電源制御回路４０２は、プリント用画像処理部２２３の電源ＯＮ／ＯＦＦ制御、バス信号制御を行うものである。
【００３２】
ＤＭＡＣ２２１と展開部２２２との間を例にして、各種モジュール（処理部）間のバス信号（データ有効信号）について説明する。
【００３３】
ｄａｔａ＿Ａ４０３は圧縮データである。ｅｎｄ＿Ａ４０４は、ＤＭＡＣ２２１からのデータ転送の１バンド分が終了したことを示す信号である。ｖａｌｉｄ＿Ａ４０５は、ｖａｌｉｄ＿Ａ４０５がアクティブの期間にｄａｔａ＿Ａ４０３が有効なことを示す信号である。ｂｕｓｙ＿ＰＢ４０６は、ｂｕｓｙ＿ＰＢ４０６がアクティブの期間はＤＭＡＣ２２１からのデータを受信側が受信できないことを示す信号である。
【００３４】
ｅｎｄ＿ＰＡ４０７とｖａｌｉｄ＿ＰＡ４０８は、電源制御回路４０１の入力信号であるｅｎｄ＿Ａ４０４とｖａｌｉｄ＿Ａ４０５をそのまま出力した信号である。ｂｕｓｙ＿Ｂ４０９は、展開部２２２から電源制御回路４０１に出力される信号である。ｂｕｓｙ＿ＰＢ４０６は、展開部２２２が電源ＯＦＦ状態である場合に、ｂｕｓｙ＿Ｂ４０９の信号にかかわらずアクティブ状態にする。また、展開部２２２が電源ＯＮ状態のときは、ｂｕｓｙ＿ＰＢ４０６にｂｕｓｙ＿Ｂ４０９がそのまま出力される。
【００３５】
ｒｅｓｅｔ＿Ｌ＿Ｂ４１０は、展開部２２２のリセット信号である。ｐｏｗｅｒ＿Ｂ４１１は、展開部２２２への電源供給を制御する信号である。ｅｎｄ＿Ｂ４１２は、展開部２２２から後段のモジュールであるプリント用画像処理部２２３へのデータ転送の１バンド分が終了したことを示す信号である。
【００３６】
なお、図４では、電源制御回路４０１，４０２と、電源制御対象ごとに分割した電源制御回路の構成で説明したが、一つの電源制御回路で構成してもかまわない。
【００３７】
図５は、第１の実施形態における電源制御回路４０１，４０２による電源制御処理の流れを示すフローチャートである。本処理は、１ページ分の画像データ、すなわち１０バンドの画像データを処理する場合に対応する。
【００３８】
図６は、図４で説明した各種バス信号の電源制御処理時の波形例を示す図である。図示例では、説明を簡単にするため、１バンドのデータ量を４ワードとしている。以下の説明は、特に明記していない限り、全て電源制御回路４０１，４０２を主体とする動作である。
【００３９】
ステップＳ５０１では、電源制御対象モジュールの電源供給のＯＮ／ＯＦＦ状態を確認する。電源制御対象モジュールは、例えば、図２に示した各種モジュールである。
【００４０】
次に、ステップＳ５０２では、電源制御対象モジュールが電源ＯＮ状態である場合は、ステップＳ５０３に進む一方、電源ＯＦＦ状態である場合はステップＳ５０８に進む。
【００４１】
ステップＳ５０３では、前段モジュールのｂｕｓｙ信号（ｂｕｓｙ＿ＰＢ４０６）に、アクティブ状態の信号レベルで出力する。つまり、前段モジュールには、ｂｕｓｙ状態であることを認識させる。前段モジュールとは、電源制御対象モジュールに対してパイプラインで前段に接続されるモジュールのことであり、以降においても前段モジュールと称す。
【００４２】
ステップＳ５０４では、前段モジュールから出力されるｖａｌｉｄ信号がアクティブであるか否かを判断する。アクティブである場合はステップＳ５０５へ進む。一方、アクティブでないときは、ステップＳ５１５で１サイクル待機して再びステップＳ５０４へ戻る。図６に示す波形ではサイクル（ｃｙｃｌｅ）１に相当する。
【００４３】
ステップＳ５０５では、ｐｏｗｅｒ信号（ｐｏｗｅｒ＿Ｂ４１１）をアクティブ状態にし、電源ＯＮする。図６に示す波形ではサイクル２に相当する。電源制御回路４０１内のＯＮ時間計測手段４２１は、この時点から計測を開始する。
【００４４】
ステップＳ５０６では、電源制御対象モジュールの電源安定時間が経過したかどうかを判断する。電源安定時間とは、電源ＯＮ後に定常状態に遷移するまでの時間を意味する。図６に示す波形ではサイクル２からサイクル３までに相当する。電源安定時間は、電源制御対象モジュールで消費する静的電流量（回路規模）で決定され、電源制御回路４０１，４０２に予め設定されている。電源安定時間が経過した場合には、ステップＳ５０７に進む。
【００４５】
ステップＳ５０７では、リセット信号（ｒｅｓｅｔ＿Ｌ＿Ｂ４１０）をデアサートし、電源制御対象モジュールのリセットを解除する。図６に示す波形ではサイクル４に相当する。
【００４６】
ステップＳ５０８では、電源制御対象モジュールが出力するｂｕｓｙ信号（ｂｕｓｙ＿Ｂ４０９）をそのまま前段モジュールのｂｕｓｙ信号（ｂｕｓｙ＿ＰＢ４０６）として出力する。図６に示す波形ではサイクル５に相当する。
【００４７】
ステップＳ５１２では、電源制御対象モジュールが出力するｅｎｄ信号（ｅｎｄ＿Ｂ４１２）がアクティブかどうかを判断する。アクティブである場合には、バンドの終わりを認識してステップＳ５２０へ進む。一方、アクティブでないときは、ステップＳ５１７で１サイクル待機して再びステップＳ５１２へ戻る。
【００４８】
ステップＳ５２０では、処理したバンドが最後のバンドかどうか判断する。最後であればフロ−を終了する。最後でなければステップＳ５１３へ進む。
【００４９】
ステップＳ５１３では、ＯＮ時間計測手段４２１がステップＳ５０５で計測を開始したときの経過時間（以降「ＯＮ時間」と呼ぶ）を取得する（ステップＳ５０２で既に電源供給がＯＮだったときはステップＳ５０２からの経過時間を「ＯＮ時間」とする）。そして、取得したＯＮ時間（第１の経過時間）が規定値よりも小さいかどうかを判断し、小さければステップＳ５１４へ進み、ｐｏｗｅｒ信号（ｐｏｗｅｒ＿Ｂ４１１）を非アクティブ状態にし、電源をＯＦＦする。そして、リセット信号（ｒｅｓｅｔ＿Ｌ＿Ｂ４１０）をアサートし、リセット状態にする。一方、ステップＳ５１３でＯＮ時間が規定値よりも大きいと判断された場合、ステップＳ５１４がスキップされるので、電源はＯＮのままの状態でステップＳ５０１へ戻る。
【００５０】
ここで規定値の定め方について図７（ａ）、図７（ｂ）を用いて説明する。
【００５１】
仮にＭＦＰのプリンタ部１０３が１ページを印刷するのに１秒かかるとする。１ページは１０バンドで構成されることから、１バンドは１００ｍｓｅｃ以内で処理されなければならない。１００ｍｓｅｃ以内に処理できないバンドが続くと、プリント動作に対して画像データの供給が間に合わない、いわゆるバッファアンダーランエラーが発生する。そこで、ＯＮ時間計測手段により取得したＯＮ時間の比較対象となる規定値は１００ｍｓｅｃとしている。また、電源制御対象モジュールである展開部２２２の電源安定化時間を１０ｍｓｅｃとする。
【００５２】
図７（ａ）及び図７（ｂ）では、ともに時刻０で電源をＯＮして、電源安定化時間（１０ｍｓｅｃ）が経過した後に展開処理を開始する例を示している。
【００５３】
図７（ａ）に示す例では、展開処理が８０ｍｓｅｃで終了するので、ＯＮ時間＜規定値となる。１バンドを処理するために要求される時間の１００ｍｓｅｃに対して、２０ｍｓｅｃの余裕があるので、省電力のために電源をＯＦＦする。
【００５４】
一方、図７（ｂ）に示す例では、展開処理に９５ｍｓｅｃかかったため、１０５ｍｓｅｃで処理が終了する。つまり、ＯＮ時間＞規定値となるので電源をＯＦＦしない。よって、次のバンドの処理の前に電源安定化時間をおく必要がなく、バッファアンダーランの発生を軽減することができる。
【００５５】
なお、図７（ａ）、図７（ｂ）の例では、規定値を１００ｍｓｅｃとしたが安全性を考えて９５ｍｓｅｃなどやや小さい値を用いてもよい。一般に展開部２２２とプリンタ部１０３の間に緩衝となる不図示のバッファが多ければ局所的な処理の遅延は許容されるが、バッファが少ない場合はその逆となる。
【００５６】
第１の実施形態によれば、複数の電源分離されたブロックがバスによってパイプライン接続され、回路モジュールの電源制御について、ソフトウエアの制御無しに動作時に必要なときだけ電源をＯＮすることが可能となる。これにより、小規模回路モジュール単位で複雑な制御を必要とせずに電力制御を行うことが可能となり、省電力が可能となる。
【００５７】
また、小規模回路モジュールがデータ処理を終えたとき電源をＯＦＦすると必要なパフォーマンスを満たさないときは、電源をＯＦＦしない判断をソフトウエアの制御無しに行うことができるので、省電力を行いつつ必要なパフォーマンスを維持することができる。
【００５８】
［第２の実施形態］
本発明の第２の実施の形態に係る画像形成装置は、その構成（図１〜図４）が上記第１の実施の形態に係る画像形成装置と同じであり、第１の実施の形態と同様の部分については、同一の符号を用いてその説明を省略する。以下に、上記第１の実施の形態と異なる点を図６、図８を用いて説明する。
【００５９】
第１の実施形態では、図６のステップＳ５１４で電源ＯＦＦ後、ステップＳ５０１、Ｓ５０２、Ｓ５０３を経由してステップＳ５０４でＶａｌｉｄ信号を待ち、Ｖａｌｉｄ信号を受信してからステップＳ５０５にて電源ＯＮ状態へ移行する。
【００６０】
一方、第２の実施形態では、図８のステップＳ５１４で電源がＯＦＦされた後、さらにステップＳ５１５にて待ち時間であるＯＦＦ時間（第２の経過時間）を決定し、ＯＦＦ時間が経過したならばステップＳ５０５にて電源ＯＮ状態へ移行する。
【００６１】
ＯＦＦ時間の考え方については図９を用いて説明する。
【００６２】
第１の実施形態と異なる点は、１バンドの処理が終了したときの動作のみである。第１の実施形態では、Ｖａｌｉｄ信号の受信をトリガーにして電源ＯＮを行うものである。これに対して、本第２の実施形態では、図９に示すように、８０ｍｓｅｃで処理が終わったならば、２０ｍｓｅｃの余裕があるので、Ｖａｌｉｄ信号によらず電源供給ＯＦＦ状態を保って省電力を優先する。また、２０ｍｓｅｃ経過したならば直ちに電源ＯＮ処理に移行するので、バッファアンダーランの発生を軽減することができる。
【００６３】
なお、舵２の実施形態では、ＯＦＦ時間＝１００ｍｓｅｃ−ＯＮ時間としたが、安全を考えて、例えば、ＯＦＦ時間＝１００ｍｓｅｃ−ＯＮ時間―５ｍｓｅｃ（負のときはＯＦＦ時間＝０とする）としてもよい。
【００６４】
［第３の実施形態］
本発明の第３の実施の形態に係る画像形成装置は、その構成（図１〜図４）が上記第１の実施の形態に係る画像形成装置と同じであり、第１の実施の形態と同様の部分については、同一の符号を用いてその説明を省略する。以下に、上記第１の実施の形態と異なる点を図１０（ａ）、図１０（ｂ）を用いて説明する。
【００６５】
第１及び第２の実施形態において、１バンドの処理時間がパフォーマンスを満たすために要求される時間を上回ってしまった場合に着目する。
【００６６】
図１０（ａ）及び図１０（ｂ）では、ともに１バンド目の処理を１１０ｍｓｅｃで終了して、２バンド目の処理を時刻２０５ｍｓｅｃで終了する。
【００６７】
第１の実施形態では１バンドごとにＯＮ時間を計測する。そのため、２バンド目の処理が終了した時点（２０５ｍｓｅｃ経過時）でＯＮ時間＝９５ｍｓｅｃとなり、規定値より小なので電源がＯＦＦされる。２バンドの処理全体でみるとこれは不適切である。なぜならパフォーマンスを満たすためには２バンドを２００ｍｓｅｃ以内で処理する必要があるからである。
【００６８】
第３の実施形態としては、複数のバンド単位で処理時間を計測して上記の問題を軽減する。つまり、図１０（ｂ）に示すように、２バンド分のＯＮ時間を用いて２バンド分の規定値（２００ｍｓｅｃ）と比較して電源をＯＦＦするか否かをステップＳ５１３にて判定する。なお、本実施形態では、２バンド分のＯＮ時間を用いた場合について説明したが、これに限定されるものではなく、複数回分のＯＮ時間の合計に基づいて電源をＯＦＦするか否かを判断するように構成してもよい。
【００６９】
なお、バッファアンダーランに対する安全のため、上記規定値として２００ｍｓｅｃよりも小さい値を選んでもよい。
【００７０】
上記第１〜第３の実施形態では、電源制御対象モジュールがＯＮ時間を測定する基本単位として、画像データをバンド単位に分割した場合について説明したが、画像データを矩形単位で分割したり、またデータ量単位で分割したりしてもよい。
【００７１】
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア（プログラム）を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）がプログラムを読み出して実行する処理である。
【符号の説明】
【００７２】
１０１  コントローラ
１０５  メモリ
２２１  ＤＭＡＣ
２２２  展開部
２２３  プリント用画像処理部
４０１，４０２  電源制御回路
【図１】
2012250394.tif 000003
【図２】
2012250394.tif 000004
【図３】
2012250394.tif 000005
【図４】
2012250394.tif 000006
【図５】
2012250394.tif 000007
【図６】
2012250394.tif 000008
【図７】
2012250394.tif 000009
【図８】
2012250394.tif 000010
【図９】
2012250394.tif 000011
【図１０】
2012250394.tif 000012