(57)【要約】【課題】本発明の実施例は非晶質酸化物薄膜トランジスタ及びその製造方法、ディスプレイパネルを開示する。【解決手段】前記非晶質酸化物薄膜トランジスタは、ゲート電極、ゲート絶縁層、半導体活性層、ソース電極及びドレイン電極を含む。前記半導体活性層はチャネル層とオーミック接触層を含み、前記チャネル層は前記オーミック接触層に比べ酸素含有量が高い。また、前記チャネル層は前記ゲート絶縁層と接し、前記オーミック接触層は二つの独立したオーミック接触領域に分けられ、かつ前記二つの独立したオーミック接触領域はそれぞれ前記ソース電極、ドレイン電極と接する。【選択図】図１
2012209557.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極、ゲート絶縁層、半導体活性層、ソース電極及びドレイン電極を含む非晶質酸化物薄膜トランジスタであって、
前記半導体活性層はチャネル層とオーミック接触層を含み、かつ前記チャネル層は前記オーミック接触層に比べ酸素含有量が高く、
前記チャネル層は前記ゲート絶縁層と接し、前記オーミック接触層は二つの独立したオーミック接触領域に分けられ、かつ前記二つの独立したオーミック接触領域はそれぞれ前記ソース電極、ドレイン電極と接する、非晶質酸化物薄膜トランジスタ。
【請求項２】
前記チャネル層は酸素雰囲気においてスパッタされる非晶質酸化物材料を含み、前記オーミック接触層は無酸素雰囲気においてスパッタされる非晶質酸化物材料を含む請求項１記載の非晶質酸化物薄膜トランジスタ。
【請求項３】
前記二つの独立したオーミック接触領域の間にはエッチング保護層が形成される請求項１あるいは２記載の非晶質酸化物薄膜トランジスタ。
【請求項４】
アレイ基板を含む液晶ディスプレイパネルであって、
前記アレイ基板は、ベース基板上に形成され、互いに交差し画素ユニットを画定するゲートラインとデータラインを含み、それぞれの画素ユニットは非晶質酸化物薄膜トランジスタを含み、
前記非晶質酸化物薄膜トランジスタはゲート電極、ゲート絶縁層、半導体活性層、ソース電極とドレイン電極を含み、
前記半導体活性層はチャネル層とオーミック接触層を含み、かつ前記チャネル層は前記オーミック接触層に比べ酸素含有量が高く、
前記チャネル層は前記ゲート絶縁層と接し、前記オーミック接触層は二つの独立したオーミック接触領域に分けられ、かつ前記二つの独立したオーミック接触領域はそれぞれ前記ソース電極、ドレイン電極と接する、液晶ディスプレイパネル。
【請求項５】
前記チャネル層は酸素雰囲気においてスパッタされる非晶質酸化物材料を含み、前記オーミック接触層は無酸素雰囲気においてスパッタされる非晶質酸化物材料を含む請求項４記載の液晶ディスプレイパネル。
【請求項６】
前記二つの独立したオーミック接触領域の間にはエッチング保護層が形成される請求項４あるいは５記載の液晶ディスプレイパネル。
【請求項７】
非晶質酸化物薄膜トランジスタの製造方法であって、
前記非晶質酸化物薄膜トランジスタはゲート電極、ゲート絶縁層、半導体活性層、ソース電極とドレイン電極を含み、前記方法は、
オーミック接触層と、前記オーミック接触層に比べ酸素含有量が高いチャネル層とをそれぞれ作成し前記半導体活性層を形成する工程aを含み、
前記チャネル層は前記ゲート絶縁層と接し、前記オーミック接触層は二つの独立したオーミック接触領域に分けられ、かつ前記二つの独立したオーミック接触領域はそれぞれ前記ソース電極、ドレイン電極と接する、非晶質酸化物薄膜トランジスタの製造方法。
【請求項８】
前記チャネル層とオーミック接触層をそれぞれ作成し前記半導体活性層を形成する工程は、
酸素雰囲気において非晶質酸化物材料をベース基板にスパッタし、第一半導体活性層薄膜を形成し、無酸素雰囲気において非晶質酸化物材料をスパッタし、第二半導体活性層薄膜を形成するステップa１１と、
ステップa１１が完了したベース基板上において、前記第一半導体活性層薄膜と第二半導体活性層薄膜にパターニングを施し、チャネル層を形成するステップa１２と、
ステップa１２が完了したベース基板上において、前記第二半導体活性層薄膜にパターニングを施してオーミック接触層を形成し、かつ前記オーミック接触層は二つの独立したオーミック接触領域に分けられるステップa１３とを含む請求項７に記載の製造方法。
【請求項９】
前記チャネル層とオーミック接触層をそれぞれ作成し前記半導体活性層を形成する工程は、
ベース基板上にフォトレジスト８を塗布し、チャネル層領域のフォトレジスト８を除去するステップa２０と、
酸素雰囲気においてステップa２０が完了したベース基板に非晶質酸化物材料をスパッタし、第一半導体活性層薄膜を形成し、無酸素雰囲気において非晶質酸化物材料をスパッタし、第二半導体活性層薄膜を形成するステップa２１と、
ステップa２１が完了したベース基板上において、剥離工程を経て残留したフォトレジスト及び前記残留したフォトレジストに対応する第一半導体活性層薄膜の一部と第二半導体活性層薄膜の一部を除去し、チャネル層を形成するステップa２２と、
ステップa２２が完了したベース基板上において、前記第二半導体活性層薄膜にパターニングを施してオーミック接触層を形成し、かつ前記オーミック接触層は二つの独立したオーミック接触領域に分けられるステップa２３とを含む請求項７記載の製造方法。
【請求項１０】
前記非晶質酸化物材料は酸化亜鉛（ZnO）系あるいは酸化スズ（SnO2）系酸化物である請求項８あるいは９記載の製造方法。
【請求項１１】
前記非晶質酸化物材料は酸化亜鉛スズ（ZTO）、酸化インジウムスズ（ITO）、酸化亜鉛インジウム（ZIO）、酸化インジウムガリウム（IGO）、酸化インジウムガリウム亜鉛（IGZO）、酸化アルミニウム亜鉛スズ（AZTO）のうちの少なくとも一種である請求項８あるいは９記載の製造方法。
【請求項１２】
前記酸素雰囲気は分圧比の範囲がO2／Ar＝０％〜３０％である酸素・アルゴン混合雰囲気であって、前記無酸素雰囲気は純アルゴン雰囲気である請求項８あるいは９記載の製造方法。
【請求項１３】
ステップａが完了したベース基板上に絶縁材料からなるエッチング保護薄膜を形成し、パターニングによりエッチング保護層を形成するステップｂ１１と、
ソース、ドレイン金属薄膜を形成し、パターニングによりソース電極とドレイン電極を形成するステップｂ１２とを含むステップｂを更に含む請求項７ないし９のいずれか一項記載の製造方法。
【請求項１４】
ステップｂにおいて、ステップｂ１２の前に、アルゴンプラズマでオーミック接触領域の表面を処理するステップｂ１３を含む請求項１３記載の製造方法。
【請求項１５】
ステップａが完了したベース基板上にフォトレジストを塗布し、露光、フォトレジスト剥離工程を経て前記二つの独立したオーミック接触領域の間のフォトレジスト８を保留するステップｂ２１と、
ソース、ドレイン金属薄膜を形成し、剥離工程を経てソース電極とドレイン電極を形成するステップｂ２２とを含むステップｂを更に含む請求項７ないし９のいずれか一項記載の製造方法。
【請求項１６】
ステップｂにおいて、ステップｂ２２の前に、アルゴンプラズマでオーミック接触領域の表面を処理するステップｂ２３を含む請求項１５記載の製造方法。
【請求項１７】
ステップａの前に、
ベース基板上にゲート金属薄膜を形成し、パターニングによりゲート電極を形成するステップuと、
ステップｕが完了したベース基板上にゲート絶縁層を形成し、前記ゲート絶縁層をパターニングするステップｖとを含む請求項７記載の製造方法。
【請求項１８】
ステップａの前に、
窒素、酸素、あるいは真空雰囲気においてステップｖが完了したベース基板に、３５０°C〜４００°Cであるアニーリング温度の範囲内にアニーリングを施すステップｗを含む請求項１７記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は非晶質酸化物薄膜トランジスタ及びその製造方法、ディスプレイパネルに関する。
【背景技術】
【０００２】
現在、液晶ディスプレイの分野において幅広く採用されている薄膜トランジスタ（TFT）には非晶質ケイ素薄膜トランジスタと多結晶ケイ素薄膜トランジスタがある。水素化非晶質ケイ素(a-Si: H)薄膜トランジスタは製造工程が簡単であり、均一性が良いなどの特徴からアクティブマトリクスフラットパネルディスプレイ工業の主流技術とされるが、移動率が低く、安定性に欠けるなどの欠点のため、大面積AMOLED(Active Matrix Organic Light Emitting Diode、アクティブマトリクス有機発光ダイオード)分野への応用が少ない。多結晶ケイ素薄膜トランジスタは、非晶質ケイ素薄膜トランジスタに比べ移動率が高く、安定性に優れる利点があり、そのチャネルの製造方法には主に固相結晶化(ｓｐｃ)とエキシマレーザーアニール(ELA)があるが、前者は長時間の高温アニール工程を伴うため大面積ガラス基板には適用せず、後者にも均一性に欠けるなどの問題が存在するため同じく大面積ガラス基板への応用が実現できない。
【０００３】
大面積AMOLEDディスプレイを実現するため、酸化亜鉛（ZnO）系と酸化スズ（SnO2）系を主とする非晶質酸化物薄膜トランジスタ（Amorphous Oxide TFT）は非晶質ケイ素と多結晶ケイ素薄膜トランジスタの利点を集め、高いキャリア移動率や、均一性に優れるなどの利点があるため、ますます重視化されるようになっている。しかし、非晶質酸化物により形成される半導体チャネルはキャリア濃度が高いことが多く、しきい値電圧がかなり低くなり、時には（ｎ型部品において）マイナス値まで下がることもある。即ちゲートゼロ電圧にバイアスをかける際、デバイスが十分に電気切断されない。非晶質酸化物によりキャリア濃度が低い半導体チャネル高抵抗層を形成する場合、ソース及びドレイン電極の寄生抵抗が高まり、電流駆動能力が落ちることにつながる。
【発明の概要】
【課題を解決するための手段】
【０００４】
本発明の実施例は、非晶質酸化物薄膜トランジスタ及びその製造方法を提供し、ソース及びドレイン電極の寄生抵抗を抑えることができる。
【０００５】
本発明の一実施例は、ゲート電極、ゲート絶縁層、半導体活性層、ソース電極及びドレイン電極を含む非晶質酸化物薄膜トランジスタを開示し、前記半導体活性層はチャネル層とオーミック接触層を含み、かつ前記チャネル層は前記オーミック接触層に比べ酸素含有量が高い。前記チャネル層は前記ゲート絶縁層と接し、前記オーミック接触層は二つの独立したオーミック接触領域に分けられ、かつ前記二つの独立したオーミック接触領域はそれぞれ前記ソース電極、ドレイン電極と接する。
【０００６】
本発明の他の実施例は、アレイ基板を含む液晶ディスプレイを開示する。前記アレイ基板は、ベース基板上に形成され、互いに交差し画素ユニットを画定するゲートラインとデータラインを含む。前記画素ユニットにおいて、ゲート電極、ゲート絶縁層、半導体活性層、ソース電極とドレイン電極を含む非晶質酸化物薄膜トランジスタが形成され、前記半導体活性層はチャネル層とオーミック接触層を含み、かつ前記チャネル層は前記オーミック接触層に比べ酸素含有量が高い。前記チャネル層は前記ゲート絶縁層と接し、前記オーミック接触層は二つの独立したオーミック接触領域に分けられ、かつ前記二つの独立したオーミック接触領域はそれぞれ前記ソース電極、ドレイン電極と接する。
【０００７】
本発明のさらに他の実施例は非晶質酸化物薄膜トランジスタの製造方法を開示し、前記非晶質酸化物薄膜トランジスタはゲート電極、ゲート絶縁層、半導体活性層、ソース電極とドレイン電極を含み、前記方法は以下のステップを含む。
【０００８】
ステップａにおいて、チャネル層とオーミック接触層をそれぞれ形成することにより前記半導体活性層を形成する。前記チャネル層は前記オーミック接触層に比べ酸素含有量が高い。
【０００９】
前記チャネル層と前記ゲート絶縁層を接し、前記オーミック接触層は二つの独立したオーミック接触領域に分けられ、かつ前記二つの独立したオーミック接触領域はそれぞれ前記ソース電極、ドレイン電極と接する。
【００１０】
本発明の実施例または従来の技術における技術方案をより明白に説明するため、以下、実施例または従来の技術の説明に必要な図面について簡単な説明をする。以下の説明における図面は本発明の実施例の一部に過ぎず、当業者は創造力を用いることなくこれらの図面をもとに他の図面を得られることは明らかである。
【図面の簡単な説明】
【００１１】
【図１】実施例１が提供する非晶質酸化物薄膜トランジスタの断面構造を示す図。
【図２】図１に示す非晶質酸化物薄膜トランジスタの製造工程の主なステップを示す図。
【図３】図１に示す非晶質酸化物薄膜トランジスタの製造工程の主なステップを示す図。
【図４】図１に示す非晶質酸化物薄膜トランジスタの製造工程の主なステップを示す図。このステップは、図７〜図９に置き換えることができる。
【図５】図１に示す非晶質酸化物薄膜トランジスタの製造工程の主なステップを示す図。
【図６】図１に示す非晶質酸化物薄膜トランジスタの製造工程の主なステップを示す図。
【図７】図１に示す非晶質酸化物薄膜トランジスタの製造工程の主なステップを示す図。
【図８】図１に示す非晶質酸化物薄膜トランジスタの製造工程の主なステップを示す図。
【図９】図１に示す非晶質酸化物薄膜トランジスタの製造工程の主なステップを示す図。
【図１０】図１に示す非晶質酸化物薄膜トランジスタの製造工程の主なステップを示す図。
【図１１】図１に示す非晶質酸化物薄膜トランジスタの製造工程の主なステップを示す図。
【図１２】図１に示す非晶質酸化物薄膜トランジスタの製造工程の主なステップを示す図。
【図１３】実施例２が提供する非晶質酸化物薄膜トランジスタの断面構造を示す図。
【図１４】エッチングレジスト層及びソース、ドレイン電極を形成するステップを示す図。
【図１５】エッチングレジスト層及びソース、ドレイン電極を形成するステップを示す図。
【発明を実施するための形態】
【００１２】
以下本発明の実施例における図面をもって、本発明の実施例の技術方案を明白かつ全面的に説明する。説明される実施例は本発明の実施例の一部に過ぎず、全ての実施例ではないことは明らかである。本発明における実施例に基づき、当業者が創造力を用いることなく得られる他の実施例は全て、本発明の保護範囲に属する。
【００１３】
実施例１
図１に示すように、本発明の実施例は、ゲート電極２、ゲート絶縁層３、半導体活性層、ソース電極６１、ドレイン電極６２及びパッシベーション膜７を含む非晶質酸化物薄膜トランジスタ１００を提供する。前記半導体活性層はチャネル層４とオーミック接触層５からなる二重構造であり、かつ前記チャネル層４は前記オーミック接触層５に比べ酸素含有量が高い。この非晶質酸化物薄膜トランジスタ１００はベース基板１上に形成される。
【００１４】
前記チャネル層４は前記ゲート絶縁層３上に設置するとともに互い接し、前記オーミック接触層５は二つの独立したオーミック接触領域５１、５２に分けられ、かつ前記二つの独立したオーミック接触領域５１、５２はそれぞれ前記ソース電極６１、ドレイン電極６２と接する。
【００１５】
前記チャネル層４は酸素雰囲気において非晶質酸化物材料をスパッタし形成され、前記オーミック接触層５は無酸素雰囲気において非晶質酸化物材料をスパッタし形成される。前記酸素雰囲気は分圧比の範囲がO2／Ar＝０％〜３０％である酸素・アルゴン混合雰囲気、前記無酸素雰囲気は純アルゴン雰囲気とする。前記非晶質酸化物材料は酸化亜鉛（ZnO）系あるいは酸化スズ（SnO2）系酸化物とし、具体的には、前記非晶質酸化物材料は酸化亜鉛スズ（ZTO）、酸化インジウムスズ（ITO）、酸化亜鉛インジウム（ZIO）、酸化インジウムガリウム（IGO）、酸化インジウムガリウム亜鉛（IGZO）、酸化アルミニウム亜鉛スズ（AZTO）のうちの少なくとも一種とすることができる。
【００１６】
本発明が提供する非晶質酸化物薄膜トランジスタにおいて、二重構造の半導体活性層はチャネル層とオーミック接触層を作成することにより形成され、かつチャネル層はオーミック接触層に比べ酸素含有量が高い。抵抗率は酸素含有量が高い程大きくなるが、オーミック接触層はチャネル層に比べ酸素含有量が低いため、オーミック接触層の抵抗値はチャネル層の抵抗値より小さい。また、オーミック接触層はソース、ドレイン電極と接するため、ソース、ドレイン電極の寄生抵抗を抑え、電流駆動能力を高めることができる。
【００１７】
本発明の実施例は他に、以下のステップを含む前記非晶質酸化物薄膜トランジスタの製造方法を提供する。半導体活性層を形成する工程において、チャネル層４とオーミック接触層５をそれぞれ作成し前記半導体活性層を形成し、前記チャネル層４は前記オーミック接触層５に比べ酸素含有量が高い。前記チャネル層４は前記ゲート絶縁層３と接し、前記オーミック接触層５は二つの独立したオーミック接触領域５１、５２に分けられ、かつ前記二つの独立したオーミック接触領域５１、５２はそれぞれ前記ソース電極６１、ドレイン電極６２と接する。
【００１８】
一例において、非晶質酸化物薄膜トランジスタの製造方法は以下のステップを含む。
【００１９】
ステップ１０１において、図２に示すように、ベース基板１上にゲート金属薄膜を形成し、フォトリソグラフィ技術によりゲート電極２を形成する。
【００２０】
例として、例えばガラス、ケイ素あるいはポリエチレンテレフタラートPETのベース基板１上に、スパッタによりモリブデンMo、あるいはアルミニウムAl、ネオジムNdの二重金属、あるいは金Au、チタンTiの二重金属、あるいは合金を堆積しゲート金属薄膜を形成する。その後フォトリソグラフィ技術によりゲート金属薄膜にパターニングを施し、薄膜トランジスタのゲート電極２を形成する。
【００２１】
フォトリソグラフィ技術はフォトレジスト塗布、露光、現像、エッチング、フォトレジスト除去などの工程を含む。フォトレジストはポジ型フォトレジストを例に取り、即ち露光された部分は現像の過程において除去され、露光されなかった部分は現像の過程において保留される。ネガ型フォトレジストの場合は逆となる。
【００２２】
ステップ１０２において、図３に示すように、ステップ１０１が完了したベース基板１上にゲート絶縁層３を形成し、前記ゲート絶縁層３にパターニングを施す。
【００２３】
例として、熱成長、またはプラズマ化学気相蒸着を採用し、あるいはSiOx、Si3N4、AlOx、TiOx、HfO2のうち少なくとも一種の材料をスパッタしゲート絶縁層を形成する。あるいは、予めアルミニウムAl、チタンTi、ハフニウムHfのうちの少なくとも一種の金属をスパッタした上で酸素プラズマ処理を施し、AlOx、TiOx、HfO2のうち少なくとも一種の材料からなるゲート絶縁層を形成する。もちろん、他の金属であっても良い。
【００２４】
また、ゲート絶縁層を完成した後、フォトリソグラフィ技術によりゲート絶縁層にパターニングを施しても良い。これによりビアーホールの形成及びリードの形成などの工程において発生する接触不良や導線の割れ等の問題を防止でき、工程の効率と良品率を高めることができる。
【００２５】
ステップ１０３において、窒素、あるいは酸素、あるいは真空雰囲気においてステップ１０２が完了したベース基板１にアニーリングを施す。アニーリング温度の範囲は３５０°C〜４００°Cである。
【００２６】
本実施例において、アニーリング温度は４００°Cとする。
【００２７】
このステップにおいて、アニーリングによりゲート絶縁層の不安定的な表面状態と界面状態の不均一、例えば格子欠陥やダングリングボンドなどを減らすことができる。これにより部品のしきい値電圧のばらつきをある程度低減でき、よって部品の長期安定性を高めることができる。また、アフターアニーリングのみを行う従来の製造方法と違い、本実施例ではアニーリングをゲート絶縁層の形成後、かつ半導体活性層の形成前に行うことにより、半導体活性層への影響（例えば化学組成比の影響）を抑え、技術効果を改善できる。
【００２８】
ステップ１０４において、チャネル層４とオーミック接触層５をそれぞれ作成し前記半導体活性層を形成する。前記チャネル層４は前記オーミック接触層５に比べ酸素含有量が高い。
【００２９】
一例において、ステップ１０４は以下のステップを含む。
【００３０】
ステップa１１において、図４に示すように、酸素雰囲気において非晶質酸化物材料をベース基板１上にスパッタし、第一半導体活性層薄膜を形成する。無酸素雰囲気において非晶質酸化物材料をスパッタし、第二半導体活性層薄膜を形成する。
【００３１】
前記酸素雰囲気は分圧比の範囲がO2／Ar＝０％〜３０％である酸素・アルゴン混合雰囲気、前記無酸素雰囲気は純アルゴン雰囲気とする。前記非晶質酸化物材料は酸化亜鉛（ZnO）系あるいは酸化スズ（SnO2）系酸化物とし、例えば前記非晶質酸化物材料は酸化亜鉛スズZTO、酸化インジウムスズITO、酸化亜鉛インジウムZIO、酸化インジウムガリウムIGO、酸化インジウムガリウム亜鉛IGZO、酸化アルミニウム亜鉛スズAZTOのうちの少なくとも一種とすることができる。
【００３２】
例として、非晶質酸化物材料をそれぞれ酸素・アルゴン混合雰囲気と純アルゴン雰囲気下においてスパッタし、第一半導体活性層薄膜と第二半導体活性層薄膜を形成することができる。
【００３３】
ステップa１２において、図５に示すように、ステップa１１が完了したベース基板１上において、フォトリソグラフィ技術により前記第一半導体活性層薄膜と第二半導体活性層薄膜にパターニングを施し、チャネル層４を形成する。
【００３４】
本ステップのフォトリソグラフィ技術におけるコーティングプロセスではポジ型フォトレジストを使用し、このフォトリソグラフィ技術におけるエッチングプロセスはウェットエッチングとしても良い。
【００３５】
ステップa１３において、図６に示すように、ステップa１２が完了したベース基板１上において、フォトリソグラフィ技術により前記第二半導体活性層薄膜にパターニングを施してオーミック接触層を形成し、かつ前記オーミック接触層は二つの独立したオーミック接触領域５１、５２に分けられる。
【００３６】
本ステップのフォトリソグラフィ技術におけるエッチングプロセスはドライエッチングとしても良い。
【００３７】
あるいは、二重構造である半導体活性層に予めフォトレジストを塗布して非晶質酸化物をスパッタし、その後に剥離する方法を用いても良い。以下この方法について詳細説明をする。
【００３８】
一例において、ステップ１０４は以下のステップを含む。
【００３９】
ステップa２０において、図７に示すように、ステップ１０３が完了したベース基板１上にフォトレジスト８を塗布し、図８に示すように、露光、フォトレジスト剥離（あるいは現像）工程を経てチャネル層領域のフォトレジスト８を除去する。
【００４０】
本ステップの露光工程はステップa１２のフォトリソグラフィ技術における露光工程と同じマスクを使用することができ、本ステップにおいて塗布するフォトレジストはネガ型フォトレジストとすれば良い。
【００４１】
ステップa２１において、図９に示すように、酸素雰囲気においてステップa２０が完了したベース基板１に非晶質酸化物材料をスパッタし、第一半導体活性層薄膜を形成する。無酸素雰囲気において非晶質酸化物材料をスパッタし、第二半導体活性層薄膜を形成する。
【００４２】
前記酸素雰囲気は分圧比の範囲がO2／Ar＝０％〜３０％である酸素・アルゴン混合雰囲気、前記無酸素雰囲気は純アルゴン雰囲気とする。
【００４３】
ステップa２２において、ステップa２１が完了したベース基板１上において、剥離工程を経て残留したフォトレジスト及びこの残留フォトレジストに対応する第一半導体活性層薄膜と第二半導体活性層薄膜の一部を除去し、チャネル層４を形成する。この時、ベース基板１の状態は図５を参照する。
【００４４】
ステップa２３において、ステップa２２が完了したベース基板１上において、フォトリソグラフィ技術により前記第二半導体活性層薄膜にパターニングを施してオーミック接触層を形成し、かつ前記オーミック接触層は二つの独立したオーミック接触領域５１、５２に分けられる。
【００４５】
この時、ベース基板１の状態は図６を参照する。
【００４６】
ステップ１０５において、ステップ１０４が完了したベース基板１上においてソース、ドレイン電極６１、６２を形成する。
【００４７】
ステップ１０５は以下のステップを含む。
【００４８】
ステップｂ２１において、図１０に示すように、ステップ１０４が完了したベース基板１上にフォトレジストを塗布し、露光、フォトレジスト剥離工程を経て前記二つの独立したオーミック接触領域５１，５２の間のフォトレジスト８を保留する。
【００４９】
本ステップの露光工程はステップa１３またはステップａ２３のフォトリソグラフィ技術における露光工程と同じマスクを使用することができるが、本実施例においてステップa１３またはステップａ２３のフォトリソグラフィ技術に使用されるフォトレジストはポジ型フォトレジストであり、本ステップにおいて塗布するフォトレジストはネガ型フォトレジストである。マスクの製造ステップが減少したため、生産コストを抑えることができる。
【００５０】
本ステップを行うのは、主にこれに引き続く工程がチャネル層にダメージを与えることを考慮し、フォトレジストで予めチャネル層を保護するためである。
【００５１】
ステップｂ２３において、アルゴンArプラズマでオーミック接触領域の表面を処理する。
【００５２】
例えば、一例において、アルゴンArプラズマで部品の表面を処理する。このステップはチャネルの材料の成分によるArプラズマ照射の効果の差、例えばGa-O結合、In-O結合、Zn-O結合切断の効果の違いを利用し、オーミック接触区域の材料特性を変え、接触の効果を高めるものである。また、チャネル接触領域の表面粗さを増やすことにより接触の効果をさらに高めている。
【００５３】
ステップｂ２２において、図１１に示すように、ソース、ドレイン金属薄膜を形成する。図１２に示すように、剥離工程を経てソース電極とドレイン電極６１、６２を形成する。
【００５４】
本ステップにおいて、スパッタによりモリブデンMo、あるいはアルミニウムAl、ネオジムNdの二重金属、あるいは金Au、チタンTiの二重金属、あるいは合金を堆積し、ソース、ドレイン金属薄膜を形成する。その後剥離工程によりソース、ドレイン金属薄膜にパターニングを施し、薄膜トランジスタのソース電極６１とドレイン電極６２を形成する。この工程においてチャネル領域以外の箇所で金属薄膜の剥離を行う必要がある場合、例えばソース電極６１とドレイン電極６２をベース基板１上の他の部品から電気隔離する場合、これらの箇所にもフォトレジストを保留しなければならない。
【００５５】
ステップ１０６において、パッシベーション膜７を形成する。図１を参照。このパッシベーション膜７はプラズマ化学気相蒸着により、例えば酸化ケイ素、あるいは酸化ケイ素、ポリメタクリル酸メチルPMMA二重層、あるいは酸化ケイ素、ポリイミドPI二重層、あるいは酸化ケイ素、窒化ケイ素、酸化ケイ素三重層を堆積することにより得られる。
【００５６】
ステップ１０７、得られた部品に後アニーリングを施す。例えば、真空、あるいは窒素、あるいは酸素中においてアニーリングを行い、アニーリング温度の範囲は１２０°C〜４００°Cとする。
【００５７】
本発明の実施例が提供する非晶質酸化物薄膜トランジスタの製造方法は、低抵抗のオーミック接触層を形成することによりソース、ドレイン電極の寄生抵抗を減らすことができる。さらに、ゲート絶縁層形成後、かつ半導体活性層形成前にアニーリングを行うことによりトランジスタの不安定的な表面状態と界面状態の不均一を減らすことができ、これによりデバイスのしきい値電圧のばらつきを低減し、デバイスの安定性を高めることができる。予めフォトレジストを塗布してソース、ドレイン金属薄膜をスパッタし、フォトリソグラフィ技術によりソース、ドレイン電極を形成することにより、引き続く工程においてソース、ドレイン電極を形成するフォトリソグラフィ技術がチャネル層に及ぼす影響を防止できる。アルゴンArプラズマでオーミック接触領域の表面を処理することにより、表面特性を変え、オーミック接触領域とソース、ドレイン電極の接触効果を高め、これによりデバイスの性能を向上させることができる。
【００５８】
また、前記非晶質酸化物薄膜トランジスタは、例えば液晶ディスプレイパネルのディスプレイに応用できる。一例において、前記液晶ディスプレイパネルはゲートラインとデータラインが画定する画素ユニットを含む。前記画素ユニット内には非晶質酸化物薄膜トランジスタが形成されている。この非晶質酸化物薄膜トランジスタの構造は図１参照。前記非晶質酸化物薄膜トランジスタはゲート電極２、ゲート絶縁層３、半導体活性層、ソース電極６１、ドレイン電極６２及びパッシベーション膜７を含み、前記半導体活性層はチャネル層４とオーミック接触層５の二重構造であり、かつ前記チャネル層４は前記オーミック接触層５に比べ酸素含有量が高い。
【００５９】
前記チャネル層４は前記ゲート絶縁層３と接し、前記オーミック接触層５は二つの独立したオーミック接触領域５１、５２に分けられ、かつ前記二つの独立したオーミック接触領域５１、５２はそれぞれ前記ソース電極６１、ドレイン電極６２と対応する。
【００６０】
前記チャネル層４は酸素雰囲気において非晶質酸化物材料をスパッタし形成され、前記オーミック接触層５は無酸素雰囲気において非晶質酸化物材料をスパッタし形成される。前記酸素雰囲気は分圧比の範囲がO2／Ar＝０％〜３０％である酸素・アルゴン混合雰囲気、前記無酸素雰囲気は純アルゴン雰囲気とする。前記非晶質酸化物材料は酸化亜鉛（ZnO）系あるいは酸化スズ（SnO2）系酸化物とし、例えば前記非晶質酸化物材料は酸化亜鉛スズ（ZTO）、酸化インジウムスズ（ITO）、酸化亜鉛インジウムZIO、酸化インジウムガリウムIGO、酸化インジウムガリウム亜鉛IGZO、酸化アルミニウム亜鉛スズAZTOのうちの少なくとも一種とすることができる。
【００６１】
本発明が提供する前記非晶質酸化物薄膜トランジスタを使用した液晶ディスプレイパネルは同じく、薄膜トランジスタのソース、ドレイン電極の寄生抵抗を抑え、よって電流駆動能力を高めることができる。
【００６２】
実施例２
図１３に示すように、本発明の実施例は他に、ゲート電極２、ゲート絶縁層３、半導体活性層、ソース電極６１、ドレイン電極６２及びパッシベーション膜７を含む非晶質酸化物薄膜トランジスタ２００を提供する。前記半導体活性層はチャネル層４とオーミック接触層５からなる二重構造であり、かつ前記チャネル層４は前記オーミック接触層５に比べ酸素含有量が高い。
【００６３】
前記チャネル層４は前記ゲート絶縁層３上に設置するとともに互い接し、前記オーミック接触層５は二つの独立したオーミック接触領域５１、５２に分けられ、かつ前記二つの独立したオーミック接触領域５１、５２はそれぞれ前記ソース電極６１、ドレイン電極６２と対応する。
【００６４】
前記二つの独立したオーミック接触領域５１、５２の間にはエッチング保護層９が形成され、前記エッチング保護層９は前記チャネル層４と前記パッシベーション膜７の間に位置する。
【００６５】
前記チャネル層４は酸素雰囲気において非晶質酸化物材料をスパッタし形成され、前記オーミック接触層５は無酸素雰囲気において非晶質酸化物材料をスパッタし形成される。前記酸素雰囲気は分圧比の範囲がO2／Ar＝０％〜３０％である酸素・アルゴン混合雰囲気、前記無酸素雰囲気は純アルゴン雰囲気とする。前記非晶質酸化物材料は酸化亜鉛（ZnO）系あるいは酸化スズ（SnO2）系酸化物とし、具体的には、前記非晶質酸化物材料は酸化亜鉛スズ（ZTO）、酸化インジウムスズ（ITO）、酸化亜鉛インジウム（ZIO）、酸化インジウムガリウム（IGO）、酸化インジウムガリウム亜鉛（IGZO）、酸化アルミニウム亜鉛スズ（AZTO）のうちの少なくとも一種とすることができる。
【００６６】
エッチング保護層９を形成する目的はソース、ドレイン電極をパターニングする工程がチャネル層に及ぼす影響を防止することにあり、デバイスの性能を高めることができる。
【００６７】
本発明の実施例はまた、図１３に示す非晶質酸化物薄膜トランジスタの製造方法を提供する。この製造方法は実施例１において提供した製造方法とはステップ１０５のみ違いがあるため、以下ステップ１０５のみに対し詳細説明を行う。他のステップは実施例１参照。
【００６８】
本発明の実施例において、ステップ１０５は以下のステップを含む。
【００６９】
ステップｂ１１において、図１４に示すように、ステップ１０４が完了したベース基板１上にエッチング保護薄膜を形成し、フォトリソグラフィ工程を経てエッチング保護層９を形成する。前記エッチング保護層９は前記チャネル層４と前記パッシベーション膜７の間に位置し、かつ前記エッチング保護層９の材料は絶縁材料とする。
【００７０】
一例において、ステップ１０４が完了したベース基板１上にプラズマ化学気相蒸着あるいはスパッタによりエッチング保護薄膜を形成し、フォトリソグラフィ工程を経てエッチング保護薄膜にパターニングを施し、エッチング保護層９を形成する。この絶縁材料は例えば、酸化ケイ素、酸化アルミニウム、酸化チタンと窒化ケイ素のうちの少なくとも一種とすることができる。
【００７１】
本ステップの露光工程は実施例１のステップa１３またはステップａ２３のフォトリソグラフィ技術と同じマスクを使用することができるが、本実施例においてステップa１３またはステップａ２３のフォトリソグラフィ技術に使用されるフォトレジストはポジ型フォトレジストであり、本ステップにおいて塗布するフォトレジストはネガ型フォトレジストである。マスクの製造を節減したため、生産コストを抑えることができる。
【００７２】
ステップｂ１３おいて、アルゴンプラズマでオーミック接触領域の表面を処理する。
【００７３】
例えば、アルゴンプラズマで表面処理を行う。このステップはチャネルの材料の成分によるArプラズマ照射の効果の差、例えばGa-O結合、In-O結合、Zn-O結合切断の効果の違いを利用し、オーミック接触区域の材料特性を変え、接触の効果を高めるものである。また、チャネル接触領域の表面粗さを増やすことにより接触の効果をさらに高めている。
【００７４】
ステップｂ１２において、図１５に示すように、ソース、ドレイン金属薄膜を形成する。パターニング工程を経てソース電極６１とドレイン電極６２を形成する。
【００７５】
その後、引き続く工程を経て最終的に図１３に示す非晶質酸化物薄膜トランジスタを完成する。
【００７６】
本発明の実施例が提供する非晶質酸化物薄膜トランジスタ及びその製造方法は、低抵抗のオーミック接触層を形成することによりソース、ドレイン電極の寄生抵抗を減らすことができる。さらに、エッチング保護層を形成することにより、引き続く工程においてソース、ドレイン電極を形成するフォトリソグラフィ技術がチャネル層に及ぼす影響を防止できる。
【００７７】
また、本発明の実施例において提供した非晶質酸化物薄膜トランジスタは、例えば液晶ディスプレイパネルのディスプレイに応用できる。前記液晶ディスプレイパネルはゲートラインとデータラインが画定する画素ユニットを含む。前記画素ユニット内には非晶質酸化物薄膜トランジスタが形成されている。このうち、当該非晶質酸化物薄膜トランジスタの構造は図１３参照。前記非晶質酸化物薄膜トランジスタはゲート電極２、ゲート絶縁層３、半導体活性層、ソース電極６１、ドレイン電極６２及びパッシベーション膜７を含み、前記半導体活性層はチャネル層４とオーミック接触層５の二重構造であり、かつ前記チャネル層４は前記オーミック接触層５に比べ酸素含有量が高い。
【００７８】
前記チャネル層４は前記ゲート絶縁層３と接し、前記オーミック接触層５は二つの独立したオーミック接触領域５１、５２に分けられ、かつ前記二つの独立したオーミック接触領域５１、５２はそれぞれ前記ソース電極６１、ドレイン電極６２と接する。
【００７９】
前記二つの独立したオーミック接触領域５１、５２の間にはエッチング保護層９が形成され、前記エッチング保護層９は前記チャネル層４と前記パッシベーション膜７の間に位置する。
【００８０】
前記チャネル層４は酸素雰囲気において非晶質酸化物材料をスパッタし形成され、前記オーミック接触層５は無酸素雰囲気において非晶質酸化物材料をスパッタし形成される。前記酸素雰囲気は分圧比の範囲がO2／Ar＝０％〜３０％である酸素・アルゴン混合雰囲気、前記無酸素雰囲気は純アルゴン雰囲気とする。前記非晶質酸化物材料は酸化亜鉛（ZnO）系あるいは酸化スズ（SnO2）系酸化物とし、例えば前記非晶質酸化物材料は酸化亜鉛スズ（ZTO）、酸化インジウムスズ（ITO）、酸化亜鉛インジウム（ZIO）、酸化インジウムガリウム（IGO）、酸化インジウムガリウム亜鉛（IGZO）、酸化アルミニウム亜鉛スズ（AZTO）のうちの少なくとも一種とすることができる。
【００８１】
本発明が提供する図１３に示す非晶質酸化物薄膜トランジスタを使用した液晶ディスプレイパネルは同じく、薄膜トランジスタのソース、ドレイン電極の寄生抵抗を抑え、よって電流駆動能力を高めることができる。
【００８２】
以上に述べたのは本発明の具体実施例に過ぎず、本発明の保護範囲はこれに限るものではなく、本発明が開示する技術範囲内において、本技術領域を熟知する技術者が簡単に想像できる変更や取替は全て、本発明の保護範囲に含まれるべきである。このため、本発明の保護範囲は特許請求の範囲をもとにすべきである。
【符号の説明】
【００８３】
１  ベース基板
２  ゲート電極
３  ゲート絶縁層
４  チャネル層
５１、５２  オーミック接触層
６１  ソース電極
６２  ドレイン電極
７  パッシベーション膜
８  フォトレジスト
９  エッチングレジスト
【図１】
2012209557.tif 000003
【図２】
2012209557.tif 000004
【図３】
2012209557.tif 000005
【図４】
2012209557.tif 000006
【図５】
2012209557.tif 000007
【図６】
2012209557.tif 000008
【図７】
2012209557.tif 000009
【図８】
2012209557.tif 000010
【図９】
2012209557.tif 000011
【図１０】
2012209557.tif 000012
【図１１】
2012209557.tif 000013
【図１２】
2012209557.tif 000014
【図１３】
2012209557.tif 000015
【図１４】
2012209557.tif 000016
【図１５】
2012209557.tif 000017