(57)【要約】【課題】微細なパターンの配線を、少ない工程数で正確に形成できる配線の製造方法を提供する。【解決手段】レーザー照射装置３０２を用い、半導体チップＣの細線状の塗布膜Ｆ’に局所的にレーザー光Ｌを照射する。レーザー光Ｌが局所的に照射された照射部位において熱エネルギーにより塗布膜Ｆ’中の金属微粒子を被覆する分散剤が除去され、金属微粒子が凝集し、レーザー光Ｌの照射軌跡に対応して配線となる金属層が形成される。次に、レーザー光Ｌを照射した後の半導体チップＣの表面を現像液Ｄで処理し、余分な塗布膜Ｆ’を除去することにより、半導体チップＣの表面に、レーザー光Ｌの照射軌跡に対応して導電性の金属配線が形成される。【選択図】図１０
2012028672.tif 000002
【特許請求の範囲】
【請求項１】
金属微粒子を溶媒中に分散させた金属微粒子分散液を半導体チップの表面に塗布して塗布膜を形成する塗布膜形成工程と、
前記塗布膜に局所的にレーザー光を照射し、照射部位において熱エネルギーにより前記金属微粒子を凝集させて金属層を形成するレーザー照射工程と、
前記レーザー光を照射した後の半導体チップの表面を現像液で処理し、前記金属層を残して余分な塗布膜を除去することにより配線を形成する現像工程と、
を備えた配線の製造方法。
【請求項２】
前記塗布膜を所定のパターンの細線状に形成する請求項１に記載の配線の製造方法。
【請求項３】
インクジェット方式の塗布膜形成装置を用いる請求項２に記載の配線の製造方法。
【請求項４】
前記塗布膜を薄膜状に形成する請求項１に記載の配線の製造方法。
【請求項５】
スピンコート方式の塗布膜形成装置を用いる請求項４に記載の配線の製造方法。
【請求項６】
前記金属微粒子分散液は、粒径が１０ｎｍ以上１００ｎｍ以下の範囲内の金属微粒子が分散剤で被覆されて前記溶媒中に分散されてなるものであり、前記レーザー照射工程では、前記レーザー光の熱により前記分散剤を分解して前記金属微粒子を凝集させる請求項１から５のいずれか１項に記載の配線の製造方法。
【請求項７】
請求項１から６のいずれか１項に記載の方法によって配線を製造する工程を含む半導体装置の製造方法。
【請求項８】
第１の半導体チップの少なくとも一つのエッジ部分を含む表面に請求項１から６のいずれか１項に記載の方法によって第１の配線を形成する工程と、
第２の半導体チップの少なくとも一つのエッジ部分を含む表面に請求項１から６のいずれか１項に記載の方法によって第２の配線を形成する工程と、
前記第１の配線と前記第２の配線とが接続するように、前記第１の半導体チップと前記第２の半導体チップとを積層する工程と、
を備えた３次元半導体集積回路の製造方法。
【請求項９】
前記第１の配線を形成する工程は、前記第１の半導体チップの表面における前記第１の配線の形成予定部位に下地の絶縁膜を形成する工程をさらに含み、
前記第２の配線を形成する工程は、前記第２の半導体チップの表面における前記第２の配線の形成予定部位に下地の絶縁膜を形成する工程をさらに含む請求項８に記載の３次元半導体集積回路の製造方法。
【請求項１０】
前記絶縁膜を、前記第１の半導体チップ及び／又は第２の半導体チップのエッジ部分で多層に形成する請求項９に記載の３次元半導体集積回路の製造方法。
【請求項１１】
前記第１の配線を、前記第１の半導体チップのエッジ部分で多層に形成する請求項９に記載の３次元半導体集積回路の製造方法。
【請求項１２】
前記第２の配線を、第２の半導体チップのエッジ部分で多層に形成する請求項９に記載の３次元半導体集積回路の製造方法。
【請求項１３】
前記第１の配線と前記第２の配線とを積層する工程は、
前記第１の配線と前記第２の配線を位置合わせした状態で前記第１の半導体チップと前記第２の半導体チップとを貼り合わせることにより行われる請求項８から１２のいずれか１項に記載の３次元半導体集積回路の製造方法。
【請求項１４】
前記第１の半導体チップと前記第２の半導体チップとのチップサイズが同じである請求項８から１３のいずれか１項に記載の３次元半導体集積回路の製造方法。
【請求項１５】
前記第１の半導体チップ及び前記第２の半導体チップが、ともにＣＰＵのチップである請求項１４に記載の３次元半導体集積回路の製造方法。
【請求項１６】
前記第１の半導体チップと前記第２の半導体チップとのチップサイズが異なる請求項８から１３のいずれか１項に記載の３次元半導体集積回路の製造方法。
【請求項１７】
前記第１の半導体チップ及び前記第２の半導体チップは、一方がＤＲＡＭのチップであり、他方がＣＰＵのチップである請求項１６に記載の３次元半導体集積回路の製造方法。
【請求項１８】
少なくとも一つのエッジ部分を含む表面に第１の配線が形成された第１の半導体チップと、
少なくとも一つのエッジ部分を含む表面に第２の配線が形成された第２の半導体チップと、を備え、
前記第１の配線と前記第２の配線とが接続した状態で前記第１の半導体チップと前記第２の半導体チップとが積層されており、かつ、前記第１の配線及び前記第２の配線が請求項１から６のいずれか１項に記載の方法によって製造されてなるものである３次元半導体集積回路。
【請求項１９】
金属微粒子を溶媒中に分散させた金属微粒子分散液を半導体チップの表面に塗布して塗布膜を形成する塗布膜形成部と、
前記塗布膜に局所的にレーザー光を照射し、照射部位において熱エネルギーにより前記金属微粒子を凝集させて金属層を形成するレーザー照射部と、
前記レーザー光を照射した後の半導体チップの表面を現像液で処理し、前記金属層を残して余分な塗布膜を除去することにより配線を形成する現像処理部と、
を備えた配線製造装置。
【請求項２０】
前記塗布膜形成部は、スピンコート方式の塗布膜形成装置を備えている請求項１９に記載の配線製造装置。
【請求項２１】
前記塗布膜形成部は、インクジェット方式の塗布膜形成装置を備えている請求項１９に記載の配線製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば半導体集積回路などにおける配線の製造方法、これを利用した３次元半導体集積回路等の半導体装置の製造方法、３次元半導体集積回路、並びに配線製造装置に関する。
【背景技術】
【０００２】
半導体装置の製造過程において、金属配線を作成する方法は、一般的にエッチングの可否により２通りの方法が採用されている。エッチング可能な金属の場合、フォトリソグラフィー工程の後、金属膜をエッチングして不必要な部分を除去することにより、パターン化された配線を形成している。一方、エッチング不可能な金属の場合、ダマシンプロセスにより凹部への金属膜の埋め込みを行い、次にＣＭＰ（化学機械研磨）により凹部外の余分な金属を除去してパターン化された配線を形成している。
【０００３】
上記二通りの方法では、極めて微細なパターンの配線を正確に形成できるが、フォトリソグラフィーやエッチング、ＣＭＰなどのプロセスのコストが高くつくとともに、工程数も多くなるという問題があった。
【０００４】
また、上記方法によって３次元の立体的配線を形成するためには、さらに工程数が増加することになる。例えば、半導体チップの内部を貫通するスルーホール（ＴＳＶ：Ｔｈｒｏｕｇｈ−Ｓｉｌｉｃｏｎ  Ｖｉａ）を設け、そこに金属を埋め込むことによって電極を形成して、複数の半導体チップ間を電気的に接続する立体配線技術が知られている（特許文献１）。しかし、ＴＳＶを利用した３次元配線では、半導体プロセス装置を用いてウエハにスルーホールを開け、そこに配線を通すためにリソグラフィー、エッチング、絶縁膜成膜、シード成膜、金属埋め込み等の多くの工程を実施することが必要となる。このような多工程のプロセスでは、製造時のスループットが悪くなり、生産性が低下し、多くの設備を用いるため製造コストもさらに高くなってしまう。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−１５２３４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、微細なパターンの配線を、少ない工程数で正確に形成できる配線の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の配線の製造方法は、金属微粒子を溶媒中に分散させた金属微粒子分散液を半導体チップの表面に塗布して塗布膜を形成する塗布膜形成工程と、
前記塗布膜に局所的にレーザー光を照射し、照射部位において熱エネルギーにより前記金属微粒子を凝集させて金属層を形成するレーザー照射工程と、
前記レーザー光を照射した後の半導体チップの表面を現像液で処理し、前記金属層を残して余分な塗布膜を除去することにより配線を形成する現像工程と、を備えている。
【０００８】
本発明の配線の製造方法は、前記塗布膜を所定のパターンの細線状に形成してもよい。この場合、インクジェット方式の塗布膜形成装置を用いることが好ましい。これにより、金属微粒子分散液や現像液の使用量を必要最小限に抑えることができる。
【０００９】
また、本発明の配線の製造方法は、前記塗布膜を薄膜状に形成してもよい。この場合、スピンコート方式の塗布膜形成装置を用いることが好ましい。
【００１０】
また、本発明の配線の製造方法において、前記金属微粒子分散液は、粒径が１０ｎｍ以上１００ｎｍ以下の範囲内の金属微粒子が分散剤で被覆されて前記溶媒中に分散されてなるものであり、前記レーザー照射工程では、前記レーザー光の熱により前記分散剤を分解して前記金属微粒子を凝集させるものであってもよい。
【００１１】
本発明の半導体装置の製造方法は、上記のいずれかに記載の配線の製造方法によって配線を製造する工程を含むものである。
【００１２】
本発明の３次元半導体集積回路の製造方法は、第１の半導体チップの少なくとも一つのエッジ部分を含む表面に上記のいずれかに記載の配線の製造方法によって第１の配線を形成する工程と、
第２の半導体チップの少なくとも一つのエッジ部分を含む表面に上記のいずれかに記載の配線の製造方法によって第２の配線を形成する工程と、
前記第１の配線と前記第２の配線とが接続するように、前記第１の半導体チップと前記第２の半導体チップとを積層する工程と、を備えている。
【００１３】
本発明の３次元半導体集積回路の製造方法において、前記第１の配線を形成する工程は、前記第１の半導体チップの表面における前記第１の配線の形成予定部位に下地の絶縁膜を形成する工程をさらに含み、
前記第２の配線を形成する工程は、前記第２の半導体チップの表面における前記第２の配線の形成予定部位に下地の絶縁膜を形成する工程をさらに含むことができる。この場合、前記絶縁膜を、前記第１の半導体チップ及び／又は第２の半導体チップのエッジ部分で多層に形成することが好ましい。また、前記第１の配線を、前記第１の半導体チップのエッジ部分で多層に形成してもよく、前記第２の配線を、前記第２の半導体チップのエッジ部分で多層に形成してもよい。
【００１４】
また、本発明の３次元半導体集積回路の製造方法において、前記第１の配線と前記第２の配線とを積層する工程は、
前記第１の配線と前記第２の配線を位置合わせした状態で前記第１の半導体チップと前記第２の半導体チップとを貼り合わせることにより行われるものであってもよい。
【００１５】
また、本発明の３次元半導体集積回路の製造方法において、前記第１の半導体チップと前記第２の半導体チップとのチップサイズが同じであってもよく、この場合、前記第１の半導体チップ及び前記第２の半導体チップが、ともにＣＰＵのチップであってもよい。
【００１６】
また、本発明の３次元半導体集積回路の製造方法において、前記第１の半導体チップと前記第２の半導体チップとのチップサイズが異なっていてもよく、この場合、前記第１の半導体チップ及び前記第２の半導体チップは、一方がＤＲＡＭのチップであり、他方がＣＰＵのチップであってもよい。
【００１７】
本発明の３次元半導体集積回路の製造方法は、少なくとも一つのエッジ部分を含む表面に第１の配線が形成された第１の半導体チップと、
少なくとも一つのエッジ部分を含む表面に第２の配線が形成された第２の半導体チップと、を備え、
前記第１の配線と前記第２の配線とが接続した状態で前記第１の半導体チップと前記第２の半導体チップとが積層されており、かつ、前記第１の配線及び前記第２の配線が上記いずれかに記載の配線の製造方法によって製造されてなるものである。
【００１８】
本発明の配線製造装置は、金属微粒子を溶媒中に分散させた金属微粒子分散液を半導体チップの表面に塗布して塗布膜を形成する塗布膜形成部と、
前記塗布膜に局所的にレーザー光を照射し、照射部位において熱エネルギーにより前記金属微粒子を凝集させて金属層を形成するレーザー照射部と、
前記レーザー光を照射した後の半導体チップの表面を現像液で処理し、前記金属層を残して余分な塗布膜を除去することにより配線を形成する現像処理部と、
を備えている。
【００１９】
本発明の配線製造装置において、前記塗布膜形成部は、スピンコート方式の塗布膜形成装置を備えていてもよいし、あるいは、インクジェット方式の塗布膜形成装置を備えていてもよい。
【発明の効果】
【００２０】
本発明によれば、金属微粒子分散液を塗布して形成した塗布膜に、局所的にレーザー光を照射した後、現像処理することにより、微細な線幅の配線を簡易な設備と少ない工程数で高精度に製造できる。
【図面の簡単な説明】
【００２１】
【図１】本発明の第１の実施の形態に係る配線の製造方法の概要を示すフローチャートである。
【図２】第１の実施の形態の塗布膜形成工程の説明に供する図面である。
【図３】第１の実施の形態のプリベーク工程の説明に供する図面である。
【図４】第１の実施の形態のレーザー照射工程の説明に供する図面である。
【図５】第１の実施の形態の現像工程の説明に供する図面である。
【図６】第１の実施の形態の製造方法により、配線が形成された半導体チップの説明に供する図面である。
【図７】本発明の第２の実施の形態に係る配線の製造方法の概要を示すフローチャートである。
【図８】第２の実施の形態の塗布膜形成工程の説明に供する図面である。
【図９】第２の実施の形態のプリベーク工程の説明に供する図面である。
【図１０】第２の実施の形態のレーザー照射工程の説明に供する図面である。
【図１１】第２の実施の形態の現像工程の説明に供する図面である。
【図１２】第２の実施の形態の製造方法により、配線が形成された半導体チップの説明に供する図面である。
【図１３】配線製造方法の実施に適した配線製造装置の概略平面図である。
【図１４】図１３の配線製造装置の正面図である。
【図１５】図１３の配線製造装置の背面図である。
【図１６】レーザー照射部の概略構成を示す断面図である。
【図１７】塗布ユニットの一構成例を示す断面図である。
【図１８】塗布ユニットの別の構成例を示す断面図である。
【図１９】現像ユニットの概略構成を示す断面図である。
【図２０】本発明の第３実施の形態に係る３次元半導体集積回路の全体構成図である。
【図２１】第３実施の形態における半導体チップのパッケージ化の工程例を示すフローチャートである。
【図２２】半導体チップの表面に絶縁膜を成膜した状態を説明する図面である。
【図２３】絶縁膜上に塗布膜を成膜した状態を説明する図面である。
【図２４】塗布膜の一部をレーザー照射によって金属層に変化させた状態を説明する図面である。
【図２５】現像処理によって配線が形成された状態を説明する図面である。
【図２６】半導体チップの位置合わせ及び貼り合わせ工程を説明する図面である。
【図２７】図２６におけるＸ−Ｘ線矢視の断面図である。
【図２８】半導体チップの側部を絶縁膜で保護した状態を説明する図面である。
【図２９】第１の変形例の説明に供する３次元半導体集積回路の要部断面図である。
【図３０】第２の変形例の説明に供する３次元半導体集積回路の要部断面図である。
【図３１】本発明の第４実施の形態に係る３次元半導体集積回路の全体構成図である。
【発明を実施するための形態】
【００２２】
以下、本発明の実施の形態について、適宜図面を参照しながら説明する。
［第１の実施の形態］
まず、図１から図６を参照しながら、本発明の第１の実施の形態に係る配線の製造方法について説明する。図１は、第１の実施の形態に係る配線の製造方法の概要を示すフローチャートである。図２から図６は、本実施の形態における各工程の内容を模式的に示す図面である。本実施の形態の配線の製造方法は、ステップＳ１〜ステップＳ４の工程を含むことができる。
【００２３】
＜塗布膜形成工程＞
まず、ステップＳ１では、金属微粒子を溶媒中に分散させた金属微粒子分散液Ｓを半導体チップＣの表面に塗布して塗布膜Ｆを形成する（塗布膜形成工程）。ステップＳ１の塗布膜形成工程は、例えば図２に示したようなスピンコート法により行うことができる。すなわち、半導体チップＣの表面に、ノズル３００から金属微粒子分散液Ｓを滴下するとともに、半導体チップＣを高速回転させて余分な金属微粒子分散液Ｓを振り切ることにより塗布膜Ｆ（図３参照）を形成できる。スピンコートは、後述するスピンコーターを用いて実施することが可能であり、半導体チップＣの全体に均一な塗布膜Ｆを形成できる。
【００２４】
（金属微粒子分散液）
ここで、金属微粒子分散液Ｓは、例えば金属微粒子が分散剤で被覆されて溶媒中に分散されてなるものである。金属微粒子を構成する金属としては、例えば金、銀、銅、パラジウム、錫等の導電性金属、又はこれらの金属の合金や酸化物を挙げることができる。金属微粒子の粒径は、微細な配線を形成できるようにするとともに、配線を形成した後の導電性を高める（抵抗を抑制する）観点から、例えば１０ｎｍ以上１００ｎｍ以下の範囲内であることが好ましい。金属微粒子分散液Ｓにおいて、金属微粒子は、例えばアルキルアミン（ブチルアミン、オクチルアミン、ドデシルアミン、ヘクサドデシルアミン、オクタデシルアミン、オレイルアミン、ラウリルアミン、ステアリルアミンなど）、カルボン酸アミド／アミノカルボン酸塩（ステアリン酸アミド、パルミチン酸アミド、ラウリン酸ラウリルアミド、オレイン酸アミド、オレイン酸ジエタノールアミド、オレイン酸ラウリルアミド、ステアラニリド、オレイルアミノエチルグリシンなど）を用いた分散剤に被覆されていることにより、ほぼ均一な分散状態を保つことができる。金属微粒子分散液Ｓに用いる溶媒としては、例えば、ヘキサン、ヘプタン、オクタン、デカン、ウンデカン、ドデカン、トリデカン、トリメチルペンタンなどの長鎖アルカン；シクロヘキサン、シクロヘプタン、シクロオクタンなどの環状アルカン；ベンゼン、トルエン、キシレン、トリメチルベンゼン、ドデシルベンゼンなどの芳香族炭化水素；ヘキサノール、ヘプタノール、オクタノール、デカノール、シクロヘキサノール、テルピネオールなどのアルコールを用いた揮発性有機溶媒を挙げることができる。金属微粒子分散液Ｓとしては、市販品として、例えばナノメタルインク（商品名；アルバックマテリアル社製）などを用いることができる。
【００２５】
＜プリベーク工程＞
次に、ステップＳ２では、塗布膜Ｆを有する半導体チップＣを所定温度例えば７０℃〜１２０℃に加熱することにより、塗布膜Ｆ中の溶媒を揮発させ、乾燥させる（プリベーク工程）。この工程は、例えば図３に示したように、ホットプレート型の加熱装置３０１を利用して行うことができる。これにより、多数の金属微粒子が均一な密度で分散して半導体チップＣの表面の絶縁膜（図示省略）に仮定着した乾燥状態の塗布膜Ｆ’（金属微粒子層）が形成される。このプリベーク工程では、溶媒は除去されるが、金属微粒子を覆う分散剤は残留しているため、塗布膜Ｆ’中の金属微粒子どうしは未だ凝集しておらず、金属結合を形成していない。なお、金属微粒子分散液Ｓ（塗布膜Ｆ）中の溶媒の揮発性が高い場合には、加熱をせずに常温で乾燥させてもよいが、スループットを向上させる観点から、加熱乾燥を行うことが好ましい。
【００２６】
＜レーザー照射工程＞
次に、ステップＳ３では、例えば図４に示したように、レーザー照射装置３０２を用い、半導体チップＣ上の塗布膜Ｆ’に所定のパターンで局所的にレーザー光Ｌを照射する（レーザー照射工程）。このレーザー照射工程では、レーザー光Ｌが照射された照射部位において熱エネルギーにより金属微粒子を被覆する分散剤が分解もしくは揮発して除去される。つまり、レーザー照射工程は、塗布膜Ｆ’に対して局所的にアニールを行う工程である。その結果、レーザー照射部位の金属微粒子が凝集し、レーザー光Ｌの照射軌跡に対応して金属層Ｍが形成される。この際、レーザー光線の熱により、金属微粒子の溶融及び近接する金属微粒子どうしの融着を伴ってもよい。形成された金属層Ｍは、半導体チップＣの表面の絶縁膜（図示省略）に十分な定着性を有するとともに、配線として利用できるだけの十分な導電性を有するものとなる。なお、レーザー光Ｌの種類は、塗布膜Ｆ’を局所的に１５０℃〜４００℃の温度に加熱できるものであれば、特に限定されるものではない。
【００２７】
＜現像工程＞
次に、ステップＳ４では、レーザー光Ｌを照射した後の半導体チップＣの表面を現像液で処理し、金属層を残して余分な塗布膜Ｆ’を除去する（現像工程）。これにより、半導体チップＣの表面に、レーザー光Ｌの照射軌跡に対応して導電性の配線が形成される。塗布膜Ｆ’を形成している金属微粒子は、周囲に分散剤が付着しているため、現像液Ｄで処理することによって簡単に除去することができる。このステップＳ４の現像工程では、スピンコート法を利用して現像を行うことができる。例えば、図５に示したように、半導体チップＣの表面に、ノズル３０３から現像液Ｄを滴下し、塗布膜Ｆ’を現像液Ｄで溶解した後、半導体チップＣを高速回転させて現像液Ｄを振り切ることにより、レーザー照射部位以外の塗布膜Ｆ’が除去され、導電性の金属配線が残される。現像工程で使用する現像液Ｄとしては、余分な塗布膜Ｆ’を洗浄・除去できるものであれば特に制限はないが、例えば、金属微粒子分散液Ｓに使用される溶媒と同様の溶媒を用いることができる。
【００２８】
以上のようにして、例えば図６に示したように、配線Ｗが形成された半導体チップＣを得ることができる。なお、本実施の形態の配線の製造方法は、上記ステップＳ１からステップＳ４以外の任意の工程を含むことができる。例えば、ステップＳ４の後で、半導体チップＣを加熱乾燥させる工程（ポストベーク工程）を設けることもできる。
【００２９】
［第２の実施の形態］
次に、図７から図１２を参照しながら、本発明の第２の実施の形態に係る配線の製造方法について説明する。図７は、第２の実施の形態に係る配線の製造方法の概要を示すフローチャートである。図８から図１２は、本実施の形態における各工程の内容を模式的に示す図面である。本実施の形態の配線の製造方法は、ステップＳ１１〜ステップＳ１４の工程を含むことができる。
【００３０】
＜塗布膜形成工程＞
まず、ステップＳ１１では、金属微粒子を溶媒中に分散させた金属微粒子分散液Ｓを半導体チップＣの表面に細線状に塗布し、細線状の塗布膜Ｆを形成する（塗布膜形成工程）。金属微粒子分散液Ｓとしては、第１の実施の形態のステップＳ１と同様のものを用いることができる。
【００３１】
塗布膜形成工程は、例えば図８に示したようなインクジェット法により行うことができる。すなわち、半導体チップＣの表面に向けて、インクジェットヘッド３０４のノズル（図示せず）から金属微粒子分散液Ｓを吐出することにより、半導体チップＣの表面に細線上の塗布膜Ｆを形成できる。ここで、インクジェット法とは、例えば、インク（金属微粒子分散液Ｓ）を収容したインク室（図示せず）の内部の圧力を変化させて、該インクを前記ノズルから微小液滴として吐出する方式を総称する。インク室内の圧力を変化させる方法としては、特に限定されるものではなく、例えば圧電素子を用いてインク室の容積を急激に増減させる方式や、インクを加熱してインク中に気泡を発生させる方式などを挙げることができる。インクジェット法を利用することによって、図８に示したように、半導体チップＣのエッジ部分や、側面、さらには底面にも塗布膜Ｆを形成できる。なお、「エッジ部分」とは、チップの上面と側面との間、又は側面と下面との間に形成される角部を意味する。また、インクジェット法では、塗布膜Ｆを自由なパターンで描画形成できる。さらに、インクジェット法では、塗布膜Ｆを細線状に形成できるため、金属微粒子分散液Ｓの使用量や、後の現像工程での現像液の使用量を必要最小限に抑えることができる、という利点がある。もちろん、インクジェット法によって塗布膜Ｆを面状に形成（いわゆるベタ塗り）することも可能である。
【００３２】
＜プリベーク工程＞
次に、ステップＳ１２では、例えば図９に示したように、細線状の塗布膜Ｆを有する半導体チップＣを所定温度例えば７０℃〜１２０℃に加熱することにより、溶媒を揮発させ、乾燥させる（プリベーク工程）。これにより、半導体チップＣの表面の絶縁膜（図示省略）上に、多数の金属微粒子が均一な密度で分散して細線状に仮定着した乾燥状態の塗布膜Ｆ’（金属微粒子層）が形成される。このプリベーク工程によって、溶媒は除去されるが、金属微粒子を覆う分散剤は残留しているため、塗布膜Ｆ’中の金属微粒子どうしは未だ凝集しておらず、金属結合を形成していない。この工程は、第１の実施の形態のステップＳ２と同様に実施できる。
【００３３】
＜レーザー照射工程＞
次に、ステップＳ１３では、例えば図１０に示したように、レーザー照射装置３０２を用い、半導体チップＣの細線状の塗布膜Ｆ’に局所的にレーザー光Ｌを照射する（レーザー照射工程）。このレーザー照射工程では、レーザー光Ｌが局所的に照射された照射部位において熱エネルギーにより金属微粒子を被覆する分散剤が分解もしくは揮発して除去される。つまり、レーザー照射工程は、塗布膜Ｆ’に対して局所的にアニールを行う工程である。その結果、レーザー照射部位の金属微粒子が凝集し、レーザー光Ｌの照射軌跡に対応して金属層Ｍ（図１１参照）が形成される。この工程は、第１の実施の形態のステップＳ３と同様に実施できるが、本実施の形態では、細線状に形成された塗布膜Ｆ’をなぞるように辿ってレーザー照射を行うことにより、金属層Ｍを形成する。インクジェット塗布による線幅よりも、レーザー光Ｌの照射幅の方が狭くできるため、インクジェット法により形成された細線状の塗布膜Ｆ’よりもさらに微細な線幅（例えば１〜１０μｍ程度）で局所的にレーザー照射を行い、金属層Ｍを微細に形成することができる。
【００３４】
＜現像工程＞
次に、ステップＳ１４では、例えば図１１に示したように、レーザー光Ｌを照射した後の半導体チップＣの表面を現像液Ｄで処理し、金属層Ｍを残して余分な塗布膜Ｆ’を除去する（現像工程）。塗布膜Ｆ’を形成している金属微粒子は、周囲に分散剤が付着しているため、現像液Ｄで処理することによって、簡単に除去することができる。これにより、半導体チップＣの表面に、レーザー光Ｌの照射軌跡に対応して導電性の金属配線が形成される。このステップＳ１４の現像工程は、第１の実施の形態のステップＳ４と同様に実施できる。
【００３５】
以上のようにして、例えば図１２に示したように、配線Ｗが形成された半導体チップＣを得ることができる。本実施の形態では、金属微粒子分散液Ｓをインクジェット法により塗布することにより、細線状に塗布膜Ｆ、Ｆ’を形成できるので、金属微粒子分散液Ｓの使用量と現像液Ｄの使用量を、第１の実施の形態に比べて大幅に節減できる。また、インクジェット塗布によって、半導体チップＣの側面やエッジ部分や底面にも塗布膜Ｆ、Ｆ’を形成できるので、半導体チップＣの側面やエッジ部分や底面に配線Ｗを形成する必要がある場合に有利である。なお、本実施の形態の配線の製造方法は、第１の実施の形態と同様に、上記ステップＳ１１からステップＳ１４以外の任意の工程を含むことができる。
【００３６】
［配線製造装置］
次に、第１及び第２の実施の形態の配線の製造方法の実施に適した配線製造装置について説明する。図１３は、金属微粒子分散液Ｓの塗布からレーザー光照射、現像処理までを一貫して行う配線製造装置１００の概略平面図、図１４はその正面図、図１５はその背面図である。配線製造装置１００は、金属微粒子分散液Ｓの塗布および現像処理を行う塗布・現像処理部１と、レーザー照射部２と、制御部３と、を備えている。
【００３７】
＜塗布・現像処理部＞
塗布・現像処理部１は、搬送ステーションである外部インターフェイス部１０と、複数の処理ユニットを有する処理ステーション２０と、処理ステーション２０とレーザー照射部２との間で半導体チップＣを受け渡すための内部インターフェイス部３０と、を備えている。
【００３８】
（外部インターフェイス部）
外部インターフェイス部１０は、被処理体としての半導体チップＣを処理ステーション２０に搬送するためのものである。外部インターフェイス部１０によって、他のシステムから配線製造装置１００へ半導体チップＣを搬入したり、配線製造装置１００から他のシステムへ半導体チップＣを搬出したりすることができる。外部インターフェイス部１０は、搬送装置１２を有している。搬送装置１２は、図１３中に示されるＸ方向に往復移動可能に構成され、かつθ方向に回転可能な図示しない搬送用アームを備えている。このような構成により、搬送装置１２は、後述する処理ステーション２０のエクステンションユニットＥＸＴにアクセスできるようになっている。
【００３９】
（処理ステーション）
処理ステーション２０は、半導体チップＣへ対して金属微粒子分散液Ｓの塗布や現像処理を行う際の一連の工程を実施するための複数の処理ユニットを備えている。この処理ステーション２０は、図１５に示すように、中心部に垂直方向（Ｚ方向）に設けられた搬送路２１を有している。この搬送路２１に、垂直方向（Ｚ方向）に移動可能な搬送装置２２が設けられている。搬送装置２２は、Ｚ方向に設けられたガイド２３の内側に、可動基台２４により支持されてＺ方向に昇降自在に配備されている。ガイド２３は図示しないモータの回転駆動力によって回転可能となっており、それに伴って搬送装置２２も一体的に回転可能となっている。搬送装置２２は図示しない保持部材を備え、各処理ユニット間での半導体チップＣの受け渡しを行う。
【００４０】
処理ステーション２０では、搬送路２１の周りに全ての処理ユニットが配置されている。また、複数の処理ユニットが垂直方向（Ｚ方向）に多段に配置されている。処理ステーション２０の片側（正面側）には、図１４に示したように、半導体チップＣに金属微粒子分散液Ｓを塗布する塗布膜形成部としての塗布ユニットＡＵ、および金属層Ｍから配線パターンを現像する現像処理部としての現像ユニットＤＵを有している。塗布ユニットＡＵ及び現像ユニットＤＵは、下から順に２段に重ねられている。塗布ユニットＡＵ及び現像ユニットＤＵは、カップ５０，８３内で図示しないスピンチャックにより半導体チップＣを固定して処理を行うスピンコート方式の装置である。
【００４１】
処理ステーション２０のもう一方の側（背面側）には、図１５に示すように、半導体チップＣに所定の処理を行う処理ユニットが２列になって多段に重ねられている。すなわち、片側の列には、半導体チップＣの位置合わせを行うアライメントユニットＡＬＭ、半導体チップＣの搬入出を行うエクステンションユニットＥＸＴ、塗布工程後や必要に応じて現像処理後に半導体チップＣに対して加熱処理を行う２つのホットプレートユニットＨＰが下から順に４段に重ねられている。もう片側の列には、半導体チップＣの搬入出を行うエクステンションユニットＥＸＴ、半導体チップＣの冷却処理を行う２つのクーリングユニットＣＯＬ、およびホットプレートユニットＨＰが下から順に４段に重ねられている。
【００４２】
（内部インターフェイス部）
内部インターフェイス部３０の中央部には、搬送装置３１が配設されている。搬送装置３１は、図示しない搬送用アームを有しており、この搬送用アームは、Ｘ方向、Ｚ方向に移動可能であるとともに、θ方向にも回転可能であり、処理ステーション２０のエクステンションユニットＥＸＴや、隣接するレーザー照射部２にアクセス可能となっている。
【００４３】
＜レーザー照射部＞
図１６は、半導体チップＣにレーザー照射を行うためのレーザー照射部２の概略構成を示す断面図である。レーザー照射部２は、例えばＹＡＧレーザーなどのレーザー光Ｌを発振するレーザー光源４１を備えている。レーザー光源４１は、保持部４２によって保持されている。保持部４２は、例えば３軸ゴニオメータ等の図示しない角度位置合わせ機構を備えた駆動部４３に接続されており、レーザー光源４１を水平方向（Ｘ、Ｙ方向）及び垂直方向（Ｚ方向）に角度可変かつスキャン可能に保持している。また、保持部４２は、半導体チップＣ表面の状態を画像化して認識するため、例えばＣＣＤカメラ等の撮像部と画像処理部（いずれも図示省略）を内蔵している。
【００４４】
また、レーザー照射部２は、半導体チップＣを支持する支持部４４を備えている。支持部４４は、半導体チップＣを保持するチップホルダ４５と、チップホルダ４５を所定角度毎に回転可能に支持する支柱４６と、支柱４６を回転させる回転駆動部４７とを備えている。チップホルダ４５は、レーザー光源４１がチップホルダ４５に支持された半導体チップＣの下面に回りこんでレーザー照射できるように、図示しない固定機構により半導体チップＣの下面の中央部分で半導体チップＣを保持している。チップホルダ４５は、回転駆動部４７を作動させて所定角度（例えば９０度）毎に半導体チップＣの向きを回転させることができる。従って、チップホルダ４５を回転させて半導体チップＣの向きを変えながら、レーザー光源４１をＸＹＺ方向に角度を変えてスキャンさせることにより、半導体チップＣの上面だけでなく、側面やエッジ部分、さらに裏面にもレーザー照射できるように構成されている。
【００４５】
レーザー照射部２では、半導体チップＣの表面に形成された塗布膜Ｆ’に対し、レーザー光源４１を相対移動させながらレーザー光Ｌが照射される。レーザー照射によって、塗布膜Ｆ’が局所的に加熱され、金属微粒子を覆っていた分散剤が分解もしくは揮発し、その結果、金属微粒子が凝集し、レーザー光Ｌの幅にほぼ等しい線幅で配線となる金属層Ｍが半導体チップＣの表面に形成される。レーザー照射によって、線幅が細く、集積度が高い回路配線パターンを形成することができる。なお、レーザー照射部２において、レーザー光源４１をスキャンさせる代わりに、レーザー光源４１に対して半導体チップＣを移動させてもよいし、レーザー光源４１と半導体チップＣの両方を移動させてもよい。さらに、チップホルダ４５に角度位置合わせ機構を設け、半導体チップＣの保持角度を調節できるようにしてもよい。
【００４６】
＜制御部＞
配線製造装置１００を構成する各構成部は、制御部３に接続されて制御される構成となっている。コンピュータ機能を有する制御部３は、図示は省略するが、ＣＰＵを備えたコントローラと、このコントローラに接続されたユーザーインターフェースと記憶部を備えている。記憶部には、配線製造装置１００で実行される各種処理をコントローラの制御にて実現するための制御プログラム（ソフトウェア）や処理条件データ等が記録されたレシピが保存されている。そして、必要に応じて、ユーザーインターフェースからの指示等にて任意の制御プログラムやレシピを記憶部から呼び出してコントローラに実行させることで、制御部３の制御下で、配線製造装置１００において所望の処理が行われる。なお、前記制御プログラムや処理条件データ等のレシピは、コンピュータ読み取り可能な記録媒体に格納された状態のものを記憶部にインストールすることによっても利用できる。コンピュータ読み取り可能な記録媒体としては、特に制限はないが、例えばＣＤ−ＲＯＭ、ハードディスク、フレキシブルディスク、フラッシュメモリ、ＤＶＤなどを使用できる。また、前記レシピは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。
【００４７】
次に、図１７から図１９を参照しながら、配線製造装置１００における塗布ユニット及び現像ユニットの構成例について説明する。
【００４８】
塗布ユニット（スピンコート方式）：
図１７は、塗布ユニットＡＵの一構成例を示す断面図である。この構成例では、塗布ユニットＡＵはスピンコート方式の塗布装置を備えている。塗布ユニットＡＵの中央部には環状のカップ５０が配置され、カップ５０の内側にはスピンチャック５１が配置されている。スピンチャック５１は真空吸着によって半導体チップＣを固定保持した状態で駆動モータ等を備えた昇降・回転駆動部５２によって昇降及び回転駆動する。カップ５０の底部には、排液管５３が設けられており、半導体チップＣから振り切られる不要な金属微粒子分散液Ｓ等の処理液がここから排出される。
【００４９】
金属微粒子分散液Ｓを半導体チップＣに吐出するノズル５４は、ノズルアーム５５の先端部にノズル保持体５６を介して着脱可能に取り付けられている。ノズル５４には、液供給部５７から金属微粒子分散液Ｓが供給されるようになっている。ノズルアーム５５は、底壁５８の上にＹ方向に直線的に敷設されたガイドレール５９上で水平移動可能な垂直支持部材６０に取り付けられており、水平駆動部６１によって垂直支持部材６０と一体にＹ方向（図１７の紙面に直交する方向）に移動するようになっている。また、ノズル５４を支持するノズルアーム５５は、昇降駆動部６２によって上下方向（Ｚ方向）に移動可能となっている。
【００５０】
塗布ユニットＡＵにおける処理工程は例えば以下のようにして行われる。最初に、搬送装置２２によって塗布ユニットＡＵ内のカップ５０の真上まで半導体チップＣを搬送し、上昇させたスピンチャック５１に半導体チップＣを保持させる。こうして塗布ユニットＡＵへ半導体チップＣが搬入される。次いで、昇降・回転駆動部５２を作動させてスピンチャック５１を半導体チップＣがカップ５０内の所定高さに位置するまで降下させる。次に、スピンチャック５１を回転させるとともに、ノズル５４を図示しない待機部から半導体チップＣの中心の真上に位置させる。この位置で、ノズル５４から金属微粒子分散液Ｓを回転する半導体チップＣの表面の中心に吐出する。金属微粒子分散液Ｓは遠心力により半導体チップＣの中心から周辺に向けて拡散されて、半導体チップＣ上に塗布膜Ｆが形成される。
【００５１】
金属微粒子分散液Ｓの滴下終了後には、半導体チップＣを所定の回転速度で回転させて膜厚の調整を行う。半導体チップＣの回転速度が加速されて大きくなると、残余の金属微粒子分散液Ｓが振り切られるとともに乾燥が進行し、所定厚みの塗布膜Ｆが形成される。その後、ノズル５４をノズル待機部（図示省略）へ収容する。スピンチャック５１に保持された半導体チップＣに対しては、必要に応じて洗浄液を用いて半導体チップＣの背面へのバックリンス処理、半導体チップＣの周縁部へのサイドリンス処理等を施すことができる。リンス処理を行った後には所定時間の回転処理を行って洗浄液を振り切り、半導体チップＣの回転を停止させる。塗布膜Ｆが形成された半導体チップＣは、スピンチャック５１から搬送装置２２へ受け渡され、いずれかのホットプレートユニットＨＰへ収容されて、プリベーク処理が施される。
【００５２】
塗布ユニット（インクジェット方式）：
図１８は、塗布ユニットＡＵの別の構成例を示す断面図である。この構成例では、塗布ユニットＡＵはインクジェット方式の塗布装置を備えている。塗布ユニットＡＵは、金属微粒子分散液Ｓを微小な液滴として吐出するインクジェットヘッド（液滴吐出ヘッド）７１を備えている。インクジェットヘッド７１は、所定間隔で配列された複数の吐出孔７１ａを有しており、ここから金属微粒子分散液Ｓを液滴として半導体チップＣへ向けて吐出する。インクジェットヘッド７１は、保持部７２によって保持されている。保持部７２は、例えば３軸ゴニオメータ等の図示しない角度位置合わせ機構を備えた駆動部７３に接続されており、インクジェットヘッド７１を水平方向（Ｘ、Ｙ方向）及び垂直方向（Ｚ方向）に角度を変えてスキャン可能に保持している。
【００５３】
また、図１８に示す塗布ユニットＡＵは、半導体チップＣを支持する支持部７４を備えている。支持部７４は、半導体チップＣを保持するチップホルダ７５と、チップホルダ７５を所定角度毎に回転可能に支持する支柱７６と、支柱７６を回転させる回転駆動部７７とを備えている。チップホルダ７５は、インクジェットヘッド７１がチップホルダ７５に支持された半導体チップＣの下面に回りこんで金属微粒子分散液Ｓを塗布できるように、図示しない固定機構により半導体チップＣの下面の中央部分で保持している。チップホルダ７５は、回転駆動部７７を作動させて水平方向に所定角度（例えば９０度）毎に半導体チップＣの向きを回転させることができる。従って、チップホルダ７５を回転させて半導体チップＣの向きを変えながら、インクジェットヘッド７１をＸＹＺ方向にスキャンさせることにより、半導体チップＣの全面に、金属微粒子分散液Ｓを所定のパターンで細線状に塗布することができる。なお、塗布ユニットＡＵにおいて、インクジェットヘッド７１をスキャンさせる代わりに、インクジェットヘッド７１に対して半導体チップＣを移動させてもよいし、インクジェットヘッド７１と半導体チップＣの両方を移動させてもよい。さらに、チップホルダ７５に角度位置合わせ機構を設け、半導体チップＣの保持角度を調節できるようにしてもよい。また、インクジェットヘッド７１は一つに限らず、複数のインクジェットヘッド７１を配備することもできる。複数のインクジェットヘッド７１を設けることにより、塗布膜形成工程のスループットを向上させることができるとともに、インクジェットヘッド７１のＸＹＺ方向へのスキャンを分担させることで、駆動機構を簡素化できる。
【００５４】
現像ユニット：
図１９は現像ユニットＤＵの概略構成を示す断面図である。現像ユニットＤＵは、半導体チップＣを回転可能に固定するスピンチャック８１を備えている。スピンチャック８１は半導体チップＣの裏面中心部を真空吸着し、略水平に保持する。このスピンチャック８１は昇降・回転駆動部８２により昇降及び回転できるように構成されている。半導体チップＣがスピンチャック８１に吸着保持された状態において、半導体チップＣの側方を囲むようにしてカップ８３が設けられている。カップ８３は、外側に配備された大カップ８３Ａと内側に配備された小カップ８３Ｂとを有する２重構造になっている。円筒形状の小カップ８３Ｂは、上部が内側に傾斜し、上部開口が下部開口より狭くなるように形成されている。カップ８３は、昇降駆動部８４によって、大カップ８３Ａが昇降変位すると大カップ８３Ａに連動して小カップ８３Ｂが所定量だけ昇降変位するように構成されている。
【００５５】
カップ８３の下部側は、スピンチャック８１の周囲を囲む隔壁８５と、この隔壁８５の周囲に配置され、底面に排液管８６が接続された排液口８６ａを有する液受け部８７と、により構成されている。この液受け部８７の内側に大カップ８３Ａ及び小カップ８３Ｂが挿入されており、スピンチャック８１に固定された半導体チップＣの側方を囲っている。また、隔壁８５の周縁部には断面山形のリング体８８が設けられている。リング体８８の上端は、半導体チップＣの裏面に近接して設けられている。リング体８８は、半導体チップＣの裏面側に現像液Ｄが回り込むことを抑制する作用を有する。本実施の形態では、半導体チップＣの側面から一定距離の範囲内の裏面に現像液Ｄを回りこませて現像を行う場合があるため、リング体８８は半導体チップＣの中心近くに設けられている。
【００５６】
供給ノズル８９は、スピンチャック８１に吸着保持された半導体チップＣに処理液である現像液Ｄを供給する。この供給ノズル８９は、図１９の紙面に直交する方向に長尺に設けられたノズル本体８９ａと、その下面に設けられた吐出口８９ｂとを備えている。ノズル本体８９ａは、図示しない現像液供給部に接続されている。ノズル本体８９ａには、例えば半導体チップＣの幅と同じかそれ以上の長さに亘って処理液を吐出できるように多数の吐出口８９ｂが配列されている。このような供給ノズル８９は、駆動部９０によりカップ８３の外側に設けられた図示しないガイドレールに沿って、カップ８３の外側の待機位置から、半導体チップＣの上方を通過して反対側の停止位置まで移動可能に設けられている。
【００５７】
次に、現像ユニットＤＵにおける現像方法について説明する。先ずスピンチャック８１をカップ８３の上方まで上昇させる。そして、前段の工程で金属微粒子分散液Ｓが塗布され、レーザー照射処理された半導体チップＣを搬送装置２２によってスピンチャック８１に受け渡す。その後、半導体チップＣが所定の位置に来るようにスピンチャック８１を下降させる。このとき大カップ８３Ａ及び小カップ８３Ｂは共に下降した状態である。次に、駆動部９０によって供給ノズル８９が大カップ８３Ａと半導体チップＣの周縁との間の上方位置まで移動し、続いてその位置から下降して吐出開始位置にセットされる。そして供給ノズル８９から現像液Ｄの吐出を開始しながら、供給ノズル８９を半導体チップＣの一端側から他端側へと例えば図１９中に矢印で示す方向にスキャンさせることにより、半導体チップＣの表面に現像液Ｄを塗布する。
【００５８】
供給ノズル８９が半導体チップＣの一端側から上方を通過して他端側に達した段階で、供給ノズル８９の移動及び現像液Ｄの供給を停止する。そして供給ノズル８９を図示しない待機位置に戻し、その後スピンチャック８１を回転させて塗布膜Ｆ’を溶解した現像液Ｄを振り切り、乾燥させて現像処理が終了する。現像液Ｄは、小カップ８３Ｂを伝って下方側へと流れて液受け部８７へと貯溜され、これらの液は排液口８６ａから排液管８６を通って排出される。なお、現像液Ｄの塗布終了後、塗布膜Ｆ’を十分に溶解させるため、現像液Ｄを半導体チップＣの表面に液盛りしたまま所定時間保持し、静止現像を行ってもよい。また、必要に応じて、洗浄液により半導体チップＣ表面を洗い流す工程を追加してもよい。
【００５９】
＜配線製造の手順＞
次に、上述した配線製造装置１００による半導体チップＣの処理方法について、適宜図１及び図７も参照しながら説明する。配線製造装置１００では、制御部３の制御に基づき、半導体チップＣに対して各種の処理が行われる。まず、外部インターフェイス部１０において、搬送装置１２が未処理の半導体チップＣをエクステンションユニットＥＸＴに搬送する。半導体チップＣは、エクステンションユニットＥＸＴから、搬送装置２２により、アライメントユニットＡＬＭに搬送される。アライメントユニットＡＬＭでアライメントされた半導体チップＣは、搬送装置２２により塗布ユニットＡＵに搬送され、そこで金属微粒子分散液Ｓが塗布され、塗布膜Ｆが形成される（ステップＳ１，Ｓ１１）。塗布ユニットＡＵがスピンコート方式（図１７）の場合は、半導体チップＣの上面に均一な膜厚で塗布膜Ｆが形成される。塗布ユニットＡＵがインクジェット方式（図１８）の場合は所定パターンの細線状に塗布膜Ｆを形成することができる。
【００６０】
塗布処理終了後、半導体チップＣは、いずれかのホットプレートユニットＨＰ内に移送される。ホットプレートユニットＨＰでは、塗布膜Ｆ中の溶媒を揮発させて乾燥させるためのプリベーク処理が行われ（ステップＳ２，Ｓ１２）、その後半導体チップＣは搬送装置２２によりいずれかのクーリングユニットＣＯＬに搬送されて冷却される。冷却された半導体チップＣは、搬送装置２２により再びアライメントユニットＡＬＭに搬送される。アライメントユニットＡＬＭでアライメントされた半導体チップＣは、エクステンションユニットＥＸＴを介して内部インターフェイス部３０に搬送される。
【００６１】
次に、半導体チップＣは、搬送装置３１により、内部インターフェイス部３０に隣接して設けられたレーザー照射部２に搬送される。レーザー照射部２においては、上述したように、塗布膜Ｆ’に対し、所定のパターンで局所的にレーザー照射処理が施される（ステップＳ３，Ｓ１３）。
【００６２】
レーザー照射処理が終了した半導体チップＣは、再び塗布・現像処理部１の内部インターフェイス部３０に戻され、搬送装置３１により、エクステンションユニットＥＸＴに搬送される。そして、半導体チップＣは、搬送装置２２により現像ユニットＤＵに搬送され、そこでレーザー照射パターンの現像が行われる（ステップＳ４，Ｓ１４）。現像終了後、必要に応じて、半導体チップＣはいずれかのホットプレートユニットＨＰに搬送されて溶媒を揮発させるためのポストベーク処理が施された後、さらに、クーリングユニットＣＯＬにより冷却される。このような一連の処理が終了した後、エクステンションユニットＥＸＴを介して外部インターフェイス部１０に戻される。
【００６３】
以上のように、配線製造装置１００では、金属微粒子分散液Ｓの塗布からレーザー光照射、現像処理までを一貫して行うことができるため、高スループットでの効率的な処理が実現する。
【００６４】
［第３の実施の形態］
次に、本発明の配線の製造方法を３次元配線の形成に適用した例について説明する。まず、半導体チップのパッケージ化と３次元配線の構造について、図２０を参照しながら説明する。本実施形態に係る半導体チップのパッケージ化とは、複数の半導体チップを積層して３次元半導体集積回路を製造することを意味する。また、本実施形態に係る３次元配線とは、積層された半導体チップ間を接続する立体配線を意味する。
【００６５】
＜半導体チップのパッケージ化と３次元配線の構造＞
図２０に示したように、本実施形態では、第１の半導体チップ１１０と第２の半導体チップ１２０とを積層させるチップオンチップ（ＣＯＣ：Ｃｈｉｐ  Ｏｎ  Ｃｈｉｐ）工法により複数の半導体チップをパッケージ化する。本実施形態では、パッケージ化される半導体チップの数は２つであるが、これに限られず、３つ以上の半導体チップをパッケージ化してもよい。また、図２０では、第１の半導体チップ１１０と第２の半導体チップ１２０が同じサイズであるが、サイズが異なっていてもよく、例えば第２の半導体チップ１２０に、第２の半導体チップ１２０よりもサイズが小さな第１の半導体チップ１１０を１つ以上積層する構成でもよい。
【００６６】
第１及び第２の半導体チップ１１０，１２０は、厚さＴが例えば３０μｍのシリコンウエハで形成されている。第１及び第２の半導体チップ１１０，１２０の種類はＣＰＵであり、各チップの内部は主にロジック回路により構成されている。このため、入出力用のパッド電極１１２，１２２に接続される第１の配線１１４及び第２の配線１２４の本数は、それぞれ百数十本程度である。
【００６７】
入出力用のパッド電極１１２，１２２は、半導体チップの上面の周縁部に等間隔に配設されている。第１及び第２の半導体チップ１１０，１２０の少なくとも一つのエッジ部分を含む表面には、第１の配線１１４及び第２の配線１２４が形成されている。第１の半導体チップ１１０には、パッド電極１１２からチップ側面を介してチップ下面まで第１の配線１１４が形成されている。また、第２の半導体チップ１２０には、パッド電極１２２からチップ側面を介してチップ下面まで第２の配線１２４が形成されている。このように、本実施の形態の第１及び第２の半導体チップ１１０，１２０では、各半導体チップ１１０，１２０の配線１１４，１２４をチップの外周部に設けている。なお、第１の配線１１４と第２の配線１２４とを導通させるため、第１の配線１１４は、パッド電極１１２から二つのエッジ部分を越えて第１の半導体チップ１１０の下面まで形成しているが、第２の配線１２４は、少なくともパッド電極１２２から第２の半導体チップ１２０の上面と側面との間のエッジ部分を越えて側面の上部に達するまで形成しておけばよい。
【００６８】
第１の半導体チップ１１０の表面と第１の配線１１４との間には第１の半導体チップ１１０と第１の配線１１４とを絶縁する絶縁膜１１６が設けられている。第２の半導体チップ１２０の表面と第２の配線１２４との間には第２の半導体チップ１２０と第２の配線１２４とを絶縁する絶縁膜１２６が設けられている。また、第２の半導体チップ１２０の上面に設けられたパッド電極１２２上には、半田バンプ１２８が設けられている。半田バンプ１２８により、第１の半導体チップ１１０と第２の半導体チップ１２０とを半田接合させることができるようになっている。
【００６９】
（パッケージ化の手順）
次に、図２１〜図２８を参照しながら、本実施形態に係る半導体チップのパッケージ化の手順について説明する。図２１は、半導体チップのパッケージ化の工程例を示すフローチャートである。図２２は、半導体チップの表面に絶縁膜を成膜した状態を説明する図面である。図２３は、絶縁膜上に塗布膜を成膜した状態を説明する図面である。図２４は、塗布膜の一部をレーザー照射によって金属層に変化させた状態を説明する図面である。図２５は、現像処理によって配線が形成された状態を説明する図面である。図２６は、第１及び第２の半導体チップの位置合わせ及び貼り合わせ工程を説明する図面である。図２７は、図２６におけるＸ−Ｘ線矢視の断面図である。図２８は、第１及び第２の半導体チップの側部を絶縁膜で保護した状態を説明する図面である。なお、以下の説明において、塗布膜形成工程（ステップＳ２２）から現像工程（ステップＳ２５）は、第１及び第２の実施の形態の配線の製造方法及び配線製造装置を利用して実施できるため、重複する内容の説明は省略している。
【００７０】
１．絶縁膜成膜工程
まず、ステップＳ２１では、図２２に示したように、第１の半導体チップ１１０における第１の配線１１４を形成しようとする箇所に、下地の絶縁膜１１６を形成する。絶縁膜１１６は、例えばインクジェット法によって成膜することができる。絶縁膜１１６は、例えばＳｉＯ２、ポリイミド樹脂等の絶縁体で形成することができる。絶縁膜１１６の原料としては、例えばＳＯＤ（Ｓｐｉｎ−ｏｎ  Ｄｉｅｌｅｃｔｒｉｃ）材料、例えばＳＯＧ（Ｓｐｉｎ−ｏｎ  Ｇｌａｓｓ）の液体材料を好ましく用いることができる。絶縁膜１１６は、パッド電極１１２の端部近傍から第１の半導体チップ１１０の側面を通って下面まで３次元に成膜される。成膜後、所定の温度でプリベークされる。なお、インクジェット法の代わりに、例えば、はけ等の塗布具を用いて絶縁膜１１６を形成してもよい。
【００７１】
２．塗布膜形成工程
次に、ステップＳ２２では、絶縁膜１１６上に塗布膜１１４Ａを成膜する。すなわち、第１の配線１１４を形成しようとする箇所に、インクジェット法によって金属微粒子分散液Ｓを吐出することによって塗布膜１１４Ａを形成する。塗布膜１１４Ａは、各パッド電極１１２上から、第１の半導体チップ１１０の上部のエッジ部分、側面及び下部のエッジ部分を通って下面に至るまでの絶縁膜１１６上に形成される。これにより、図２３に示したように、第１の半導体チップ１１０と絶縁された状態で、パッド電極１１２から第１の半導体チップ１１０の端部を迂回し、その下面に達する３次元形状の塗布膜１１４Ａが形成される。
【００７２】
３．乾燥工程
ステップＳ２３では、塗布膜１１４Ａを成膜後、所定の温度でプリベークし、塗布膜１１４Ａを乾燥させる（図示省略）。
【００７３】
４．レーザー照射工程
次に、ステップＳ２４では、塗布膜１１４Ａの形成部位に対し、局所的にレーザー照射を行って塗布膜１１４Ａを所望の温度、例えば１５０〜４００℃に加熱し、塗布膜１１４Ａ中の金属微粒子を凝集させる。これにより、塗布膜１１４Ａ中の溶媒及び分散剤は熱により除去され、図２４に示したように、金属層１１４Ｂが形成される。レーザー光Ｌの線幅をインクジェット法により形成されるパターンの線幅より細くすることにより、塗布膜１１４Ａの一部分が局所的に加熱されて導電性を有する金属層１１４Ｂとなる。
【００７４】
５．現像工程
次に、ステップＳ２５では、金属層１１４Ｂを残し、レーザー照射部位以外の塗布膜１１４Ａを除去するため、現像処理を行う。現像処理は、第１の半導体チップ１１０に現像液Ｄを塗布し、塗布膜１１４Ａを溶解させた後、現像液Ｄを除去することにより行う。現像処理により、塗布膜１１４Ａが除去され、図２５に示したように所定のパターンで第１の配線１１４が露出する。このようにして、第１の半導体チップ１１０のパッド電極１１２から、第１の半導体チップ１１０の上部のエッジ部分、側面及び下部のエッジ部分を通って下面に至る３次元の第１の配線１１４を形成できる。
【００７５】
以上のステップＳ２１からステップＳ２５の各工程は、第１の半導体チップ１１０について説明したが、同様の工程を第２の半導体チップ１２０についても実施することにより、第２の半導体チップ１２０に第２の配線１２４を形成することができる。積層する半導体チップが３つ以上ある場合も、同様にステップＳ２１からステップＳ２５の各工程を繰返せばよい。
【００７６】
６．位置合わせ及び貼り合わせ工程（積層工程）
次に、ステップＳ２６では、第１の半導体チップ１１０と第２の半導体チップ１２０との位置合わせを行い、チップ同士を貼り合わせる。図２６は、第１及び第２の半導体チップ１１０，１２０の一側面を示した図であり、図２７は、図２６のＸ−Ｘ線矢視における断面図である。なお、上述のように、下段の第２の半導体チップ１２０における第２の配線１２４は、少なくともパッド電極１２２から第２の半導体チップ１２０の側面に達するまで形成しておけばよい。図２６及び図２７では、第２の配線１２４を第２の半導体チップ１２０の上部に部分的に形成した態様を示している（図２８も同様である）。
【００７７】
図２６に示したように、第１の配線１１４及び第２の配線１２４の位置を基準にして、第１の半導体チップ１１０と第２の半導体チップ１２０との位置合わせをする。位置合わせの方法は、例えば光学的に第１の配線１１４及び第２の配線１２４の位置を検出し、第１の配線１１４及び第２の配線１２４の位置が一致するように位置合わせをする。また、例えば、画像処理技術を利用して画像認識により第１の配線１１４と第２の配線１２４のエッジ部分の位置が一致するように位置合わせをしてもよい。第１の配線１１４と第２の配線１２４との位置合わせは、少なくともチップの２つの側面について行うことが好ましく、チップの４つの側面毎に４回行うことがより好ましい。
【００７８】
位置合わせが完了したら、その位置で第１の半導体チップ１１０と第２の半導体チップ１２０とを貼り合わせる。貼り合わせは、例えば接着剤をチップ間に注入することにより行われる。このようにして、第１の半導体チップ１１０と第２の半導体チップ１２０を積層してパッケージ化すると同時に、第１の配線１１４と第２の配線１２４とを導通させることができる。パッド電極１２２上には半田バンプ１２８が形成されているため、第１の配線１１４と第２の配線１２４との導通を確実にとることができる。
【００７９】
７．保護膜形成工程
次に、図２８に示したように、第１の半導体チップ１１０及び第２の半導体チップ１２０のエッジ部分の配線を保護膜１５０により覆う。保護膜１５０は、例えばポリイミド樹脂、エポキシ系樹脂等の絶縁樹脂により形成することができる。これにより、回路配線(第１の配線１１４及び第２の配線１２４)を保護して酸化を防止するとともに、外部と絶縁することができる。
【００８０】
以上のように、本実施の形態に係る３次元半導体集積回路の製造方法によれば、少なくとも一つのエッジを含む表面にインクジェット法及びレーザー照射を利用して第１の配線１１４が形成された第１の半導体チップ１１０と、少なくとも一つのエッジを含む表面にインクジェット法及びレーザー照射を利用して第２の配線１２４が形成された第２の半導体チップ１２０と、を有する３次元半導体集積回路を製造できる。この３次元半導体集積回路では、第１及び第２の配線１１４，１２４の位置に基づき第１の半導体チップ１１０と第２の半導体チップ１２０とを位置合わせして積層することにより、第１及び第２の半導体チップ１１０，１２０の表面において第１の配線１１４と第２の配線１２４とが導通されている。
【００８１】
本実施の形態に係るチップオンチップ工法の３次元半導体集積回路の製造方法によれば、従来のように半導体チップの内部を貫通するスルーホール（ＴＳＶ）の電極を用いて複数の半導体チップ間を電気的に接続する立体配線技術を用いることなく、半導体チップの端部の配線によって立体配線を形成することができる。そのためスルーホールに配線を通すためのフォトリソグラフィー、エッチング、絶縁膜成膜、ＰＶＤ（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）、熱ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）、プラズマＣＶＤによるシード成膜、埋め込み工程等が不要になり、製造工程を削減できる。従って、スループットを向上させて生産性を上げるとともに製造コストを低減できる。また、特にインクジェット技術とレーザー照射技術を組み合わせて利用することによって、金属微粒子分散液Ｓの消費量を抑えながら、微細な３次元配線を効率よく形成できる。
【００８２】
また、本実施の形態に係るチップオンチップ工法の３次元半導体集積回路の製造方法では、外部から視認できる配線位置を基準にチップの位置合わせを行い、チップ同士を貼り合わせるため、半導体チップ内部にてスルーホールを用いて配線を接続する場合より迅速かつ高精度に位置合わせをすることができる。従って、配線間の接続が確保され、３次元半導体集積回路の信頼性を高めることができるとともに、位置合わせ及び張り合わせ工程（積層工程）でもスループットと生産性の向上により、さらなる製造コストの削減が期待できる。
【００８３】
本実施の形態の３次元半導体集積回路の製造方法は種々の変形が可能である。ここでは、代表的に２つの変形例について説明する。
＜第１の変形例＞
本実施形態に係るチップオンチップ工法の３次元半導体集積回路の製造方法では、例えば図２９に示したように、第２の半導体チップ１２０のエッジ部分で絶縁膜１２６を２層に形成することができる。これにより、半導体チップのエッジ部分において第２の配線１２４が短絡したり、断線したりすることを防止できる。図２９に示した構造は、エッジ部分と平坦部分とで絶縁膜１２６の塗布回数を変えることによって形成できる。つまり、エッジ部分では、図２１のステップＳ２１（絶縁膜形成工程）を２回連続で行えばよい。なお、図２９では、絶縁膜１２６を２層にしたが、３層以上形成してもよいし、第２の配線１２４を２層以上形成してもよい。以上のようにすれば、エッジ部分で絶縁膜１２６や第２の配線１２４が薄くなることを防止できる。なお、第１の半導体チップ１１０についても同様の構造にすることができる。
【００８４】
また、図示していないが、半導体チップのエッジ部分と平坦部分とで塗布回数を変える替わりに、エッジ部分と平坦部分とでインクジェットヘッドから粘度の異なる粒子を噴出するようにしてもよい。例えば、エッジ部分では粘性の高い粒子を噴出し、平坦部分では粘性の低い粒子を噴出するようにしてもよい。これによっても、エッジ部分で絶縁膜や配線が薄くなることを防止できる。
【００８５】
＜第２の変形例＞
本実施形態に係るチップオンチップ工法の３次元半導体集積回路の製造方法では、配線を複数層に積層形成することもできる。たとえば、図３０に示した第２の半導体チップ１２０は、エッジ部分において、第２の配線１２４ａ、１２４ｂが２層に積層されている。第２の配線１２４ａと１２４ｂとの間には、絶縁膜１２６ｂを介在させている。このような積層配線構造は、絶縁膜１２６ａ、第２の配線１２４ａ、絶縁膜１２６ｂ、第２の配線１２４ｂを、この順に成膜することにより製造できる。つまり、図２１のステップＳ２１〜Ｓ２５を繰り返し実施すればよい。図３０では配線を２層積層しているが、３層以上でもよい。この第２の変形例は、特に配線数が多い場合に有効な配線方法である。なお、第１の半導体チップ１１０の配線についても同様に積層構造にすることができる。
【００８６】
［第４の実施の形態］
次に、本発明の第４実施形態に係る半導体チップのパッケージ化と３次元配線について、図３１を参照しながら説明する。本実施の形態では、第１の半導体チップ１１０と第２の半導体チップ１２０とのチップサイズが異なる場合のパッケージ化と３次元配線について説明する。本実施の形態では、図３１に示したように、第２の半導体チップ１２０上に２つの第１の半導体チップ１１０ａ，１１０ｂがそれぞれ積層されている。
【００８７】
第１の半導体チップ１１０ａと第２の半導体チップ１２０とは、第１の配線１１４ａと第２の配線１２４とにより接続されている。また、第１の半導体チップ１１０ｂと第２の半導体チップ１２０とは、第１の配線１１４ｂと第２の配線１２４とにより接続されている。これらの配線の製造は、第３の実施の形態と同様にして実施できる。なお、図３１において、符号１１２ａ，１１２ｂはパッド電極であり、符号１１６ａ，１１６ｂは絶縁膜であり、他の符号は、第３の実施の形態と同じ意味を有している。
【００８８】
本実施の形態は、例えば第１の半導体チップ１１０ａ，１１０ｂがＤＲＡＭで、第２の半導体チップ１２０がＣＰＵに適用できる。このようなパッケージ化は、ＣＰＵである第２の半導体チップ１２０に対して第１の半導体チップ１１０ａ，１１０ｂが２次キャッシュとして機能する場合を主に想定している。本実施の形態のように、チップサイズが異なる場合の３次元半導体集積回路の製造においても、エッジ部分の配線に基く位置合わせとチップの貼合わせ、配線の導通が可能である。この場合、第１の半導体チップ１１０ａ、１１０ｂの少なくとも側面の一つと第２の半導体チップ１２０の少なくとも側面の一つを一致させるとともに、該一致させた側面にそれぞれ設けられた第１の配線１１４ａ，１１４ｂと第２の配線１２４との位置を合わせる。本実施形態では、端面が合っている２つの側壁の配線の位置に基づき位置合わせを行う。このようにして、第１の配線１１４ａ、１１４ｂと第２の配線１２４とを導通させることができる。したがって、第３の実施の形態と同様に、３次元半導体集積回路の信頼性が向上し、さらにパッケージの小型化、生産性の向上、製造コストの低減等の効果が得られる。
【００８９】
本実施の形態における他の構成及び効果は、第３の実施の形態と同様である。なお、本実施形態においても、第３の実施の形態で説明した第１及び第２の変形例（図２９、図３０）を適用できる。
【００９０】
以上、本発明の実施の形態を例示の目的で詳細に説明したが、本発明は上記実施の形態に制約されることはない。当業者は本発明の思想及び範囲を逸脱することなく多くの改変を成し得、それらも本発明の範囲内に含まれる。例えば、上記実施の形態では、３次元半導体集積回路の製造を例に挙げて本発明の配線の製造方法の具体的な適用例を説明したが、本発明方法は、他の構造の半導体装置の製造にも広く適用できる。
【符号の説明】
【００９１】
１…塗布・現像処理部、２…レーザー照射部、３…制御部、１０…外部インターフェイス部、１２…搬送装置、２０…処理ステーション、２１…搬送路、２２…搬送装置、２３…ガイド、２４…可動基台、３０…内部インターフェイス部、３１…搬送装置、５０…カップ、１００…配線製造装置、３０２…レーザー照射装置、Ｓ…金属微粒子分散液、Ｃ…半導体チップ、Ｆ，Ｆ’…塗布膜、Ｌ…レーザー光、Ｍ…金属層、Ｄ…現像液、Ｗ…配線
【図１】
2012028672.tif 000003
【図２】
2012028672.tif 000004
【図３】
2012028672.tif 000005
【図４】
2012028672.tif 000006
【図５】
2012028672.tif 000007
【図６】
2012028672.tif 000008
【図７】
2012028672.tif 000009
【図８】
2012028672.tif 000010
【図９】
2012028672.tif 000011
【図１０】
2012028672.tif 000012
【図１１】
2012028672.tif 000013
【図１２】
2012028672.tif 000014
【図１３】
2012028672.tif 000015
【図１４】
2012028672.tif 000016
【図１５】
2012028672.tif 000017
【図１６】
2012028672.tif 000018
【図１７】
2012028672.tif 000019
【図１８】
2012028672.tif 000020
【図１９】
2012028672.tif 000021
【図２０】
2012028672.tif 000022
【図２１】
2012028672.tif 000023
【図２２】
2012028672.tif 000024
【図２３】
2012028672.tif 000025
【図２４】
2012028672.tif 000026
【図２５】
2012028672.tif 000027
【図２６】
2012028672.tif 000028
【図２７】
2012028672.tif 000029
【図２８】
2012028672.tif 000030
【図２９】
2012028672.tif 000031
【図３０】
2012028672.tif 000032
【図３１】
2012028672.tif 000033