(57)【要約】【課題】高密度配列された電極端子を有する半導体素子を搭載する場合であっても、隣接する半導体素子接続パッド間にショートや電気的な絶縁不良を発生させることなく、正常に搭載することが可能な配線基板を提供すること。【解決手段】複数の電極端子Ｔが下面の外周に沿って並ぶように配列された半導体素子Ｓを搭載するために、上面に電極端子Ｔと半田７を介して接続される複数の半導体素子接続パッド８が電極端子Ｔの配列と対応する並びに配列されて成る配線基板１０であって、半導体素子接続パッド８は、互いに隣接するもの同士において、その幅が交互に反対方向に向けて広くなる形状であるとともに、その幅の広い部分に半田７の溜まりが形成されている。【選択図】図１
2012119361.tif 000002
【特許請求の範囲】
【請求項１】
複数の電極端子が下面の外周に沿って並ぶように配列された半導体素子を搭載するために、上面に前記電極端子と半田を介して接続される複数の半導体素子接続パッドが前記電極端子の配列と対応する並びに配列されて成る配線基板であって、前記半導体素子接続パッドは、互いに隣接するもの同士において、その幅が交互に反対方向に向けて広くなる形状であるとともに、その幅の広い部分に前記半田の溜まりが形成されていることを特徴とする配線基板。
【請求項２】
前記半導体素子接続パッドは、前記半田の溜まりが千鳥状の並びとなるように配列されていることを特徴とする請求項１記載の配線基板。
【請求項３】
前記半導体素子接続パッドは、前記半田の溜まりが直線状の並びとなるように配列されていることを特徴とする請求項１記載の配線基板。
【請求項４】
隣接する前記半導体素子接続パッド同士の間が樹脂により埋められていることを特徴とする請求項１乃至３のいずれかに記載の配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は配線基板に関し、より詳細には、例えばペリフェラル型の半導体素子をフリップチップ接続により搭載するのに好適な配線基板に関するものである。
【背景技術】
【０００２】
従来から、半導体素子として、多数の電極端子を、その一方の主面の外周に沿って並べるように配列した、いわゆるペリフェラル型の半導体素子がある。
【０００３】
このような半導体素子を配線基板に搭載する方法として、フリップチップ接続により搭載する方法がある。フリップチップ接続とは、配線基板上に設けた配線導体の一部を半導体素子の電極端子の配置に対応した並びに半導体素子接続パッドとして露出させ、この半導体素子接続パッドと前記半導体素子の電極端子とを対向させ、これらを例えば半田を介して電気的に接続する方法である。
【０００４】
図７（ａ），（ｂ）は、ペリフェラル型の半導体素子をフリップチップ接続により搭載する従来の配線基板を示す上面図および断面図である。図７（ａ），（ｂ）に示すように、従来の配線基板２０は、例えばガラスクロスにエポキシ樹脂等の樹脂を含浸させてなる絶縁板１１の上下面に銅から成る配線導体１２とエポキシ樹脂等の熱硬化性樹脂から成る絶縁層１３とが交互に積層され、さらに、その最表面にはアクリル変性エポキシ樹脂等の感光性の熱硬化性樹脂から成る保護用のソルダーレジスト層１４が被着されている。
【０００５】
絶縁板１１の上面から下面にかけては複数のスルーホール１５が形成されており、絶縁層１３には、それぞれに複数のビアホール１６が形成されている。そして絶縁板１１の上下面およびスルーホール１５の内面ならびに各絶縁層１３の表面およびビアホール１６内には配線導体１２がそれぞれ被着形成されている
【０００６】
配線導体１２のうち、配線基板２０の上面側における最外層の絶縁層１３上に被着された一部がソルダーレジスト層１４から露出しており、この露出した一部分に半導体素子Ｓの電極端子Ｔが半田１７を介して電気的に接続される長方形状の半導体素子接続パッド１８が形成されている。また、配線導体１２のうち、配線基板２０の下面側における最外層の絶縁層１３上に被着された一部がソルダーレジスト層１４から露出しており、この露出した部分が外部電気回路基板の配線導体に電気的に接続される外部接続パッド１９を形成している。
【０００７】
そして、この配線基板２０においては、半導体素子接続パッド１８に予め半田１７を形成しておき、半導体素子Ｓの電極端子Ｔと半田１７を当接させるとともに加熱して半田１７を溶融させることにより半導体素子Ｓの電極端子Ｔと半導体素子接続パッド１８とを半田１７を介して電気的に接続した後、半導体素子Ｓと配線基板２０との間の隙間にエポキシ樹脂等の熱硬化性樹脂から成るアンダーフィルと呼ばれる充填樹脂（不図示）を充填し、半導体素子Ｓが配線基板２０上に実装される。
【０００８】
なお、半導体素子接続パッド１８に半田１７を形成するには、ソルダーレジスト層１４から露出する配線導体１２および半導体素子接続パッド１８の表面にペースト状あるいは粒状の半田を付着させた後、これを加熱して半田を溶融させるとともに、溶融した半田の表面張力により半田を半導体素子接続パッド１８に寄せ集めて半導体素子接続パッド１８上に半田１７の溜まりを形成する方法が採用されている。
【０００９】
ところで、近時、半導体素子Ｓにおいては、電極端子Ｔの数が増化しているとともに電極端子Ｔの配列密度も高いものとなっている。そのため、半導体素子Ｓを搭載する配線基板２０においても、半導体素子接続パッド１８の更なる高密度配置が要求されるようになってきている。半導体素子Ｓの電極端子Ｔを高密度配列する方法として、図８に要部上面図で示すように、電極端子Ｔを半導体素子Ｓの外周辺に沿う方向にピッチＰ１、外周辺と垂直な方向にピッチＰ２で千鳥配列する方法が考えられる。この図８で示した例では、ピッチＰ１とピッチＰ２は同じとしている。このように半導体素子Ｓの電極端子Ｔを千鳥配列とすることで半導体素子Ｓの外周辺に沿う方向のピッチＰ１を狭くすることが可能であり、電極端子Ｔを半導体素子Ｓの外周辺に沿う方向に直線状に一列で並べるよりも多くの電極端子Ｔを配列することができる。
【００１０】
しかしながら、従来のように長方形の半導体素子接続パッド１８では、例えばピッチＰ１とピッチＰ２とが同じである場合、ピッチＰ１、Ｐ２を狭いものとすると、その分、隣接する半導体素子接続パッド１８同士の間隔Ｇが狭いものとなってしまい、隣接する半導体素子接続パッド１８同士の間に十分な幅の間隔Ｇを確保することができない。例えば図５に示す例において、電極端子Ｔの直径が２８μｍで、Ｐ１およびＰ２がそれぞれ３５μｍである場合に対応するように半導体素子接続パッド１８を千鳥状に配列した場合、隣接する半導体素子接続パッド１８同士の間隔Ｇは７μｍとなる。配線基板２０において、７μｍの間隔Ｇで隣接する半導体素子接続パッド１８を良好に形成することは極めて困難であり、隣接する半導体素子接続パッド１８間にショートや電気的な絶縁不良が発生してしまう。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特許第３４２００７６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明は、かかる従来の問題点に鑑み案出されたものであり、その目的は、高密度配列された電極端子を有する半導体素子を搭載する場合であっても、隣接する半導体素子接続パッド間にショートや電気的な絶縁不良を発生させることなく、正常に搭載することが可能な配線基板を提供することを課題とするものである。
【課題を解決するための手段】
【００１３】
本発明の配線基板は、複数の電極端子が下面の外周に沿って並ぶように配列された半導体素子を搭載するために、上面に前記電極端子と半田を介して接続される複数の半導体素子接続パッドが前記電極端子の配列と対応する並びに配列されて成る配線基板であって、前記半導体素子接続パッドは、互いに隣接するもの同士において、その幅が交互に反対方向に向けて広くなる形状であるとともに、その幅の広い部分に前記半田の溜まりが形成されていることを特徴とするものである。
【発明の効果】
【００１４】
本発明の配線基板によれば、配線基板の上面に形成された半導体素子接続パッドは、互いに隣接するもの同士において、その幅が交互に反対方向に向けて広くなる形状であり、その幅の広い部分に半田の溜まりが形成されていることから、隣接する半導体素子接続パッド間に必要な間隔を確保しつつ、半導体素子の電極端子に対応する位置に半田の溜まりを形成することができる。したがって、密度配列された電極端子を有する半導体素子を搭載する場合であっても、隣接する半導体素子接続パッド間にショートや電気的な絶縁不良を発生させることなく、正常に搭載することが可能な配線基板を提供することが可能となる。
【図面の簡単な説明】
【００１５】
【図１】図１（ａ），（ｂ）は、本発明の配線基板の実施形態の一例を説明するための概略上面図および概略断面図である。
【図２】図２は、図１に示した配線基板の要部拡大上面図および要部拡大断面図である。
【図３】図３は、本発明の配線基板の実施形態の他の例を説明するための要部拡大上面図である。
【図４】図４は、本発明の配線基板の実施形態の他の例を説明するための要部拡大上面図である。
【図５】図５は、本発明の配線基板の実施形態の他の例を説明するための要部拡大上面図である。
【図６】図６は、本発明の配線基板の実施形態の他の例を説明するための要部拡大上面図である。
【図７】図７（ａ），（ｂ）は、従来の配線基板を説明するための概略上面図および概略断面図である。
【図８】図８は、従来の配線基板を説明するための要部拡大上面図である。
【発明を実施するための形態】
【００１６】
以下、本発明にかかる配線基板の実施形態について図面を参照して詳細に説明する。図１（ａ），（ｂ）は、複数の電極端子Ｔが下面の外周に沿って並ぶように配列されたペリフェラル型の半導体素子Ｓをフリップチップ接続により搭載する本発明にかかる配線基板１０を示す概略上面図および断面図であり、図２は、図１（ａ），（ｂ）に示す配線基板１０の要部拡上面大図である。
【００１７】
図１（ａ），（ｂ）に示すように、本発明にかかる配線基板１０は、例えばガラスクロスにエポキシ樹脂等の樹脂を含浸させてなる絶縁板１の上下面に銅から成る配線導体２とエポキシ樹脂等の熱硬化性樹脂から成る絶縁層３とが交互に積層され、さらに、その最表面にはアクリル変性エポキシ樹脂等の感光性の熱硬化性樹脂から成る保護用のソルダーレジスト層４が被着されている。
【００１８】
絶縁板１は、厚みが０．１〜０．８ｍｍ程度であり、例えばガラス繊維束を縦横に織ったガラスクロスにビスマレイミドトリアジン樹脂やエポキシ樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成り、配線基板１０のコア部材として機能する。
【００１９】
絶縁板１の上面から下面にかけて直径が０．０５〜０．３ｍｍ程度の複数のスルーホール５が形成されており、絶縁板１の上下面およびスルーホール５の内面には、配線導体２の一部が被着されている。配線導体２は、絶縁板１の上下面では、主として銅箔から形成されており、スルーホール５内面では、無電解銅めっきおよびその上の電解銅めっきから形成されている。
【００２０】
また、スルーホール５内部には、エポキシ樹脂等の熱硬化性樹脂から成る埋め込み樹脂が充填されており、絶縁板１の上下面に形成された配線導体２同士がスルーホール５内の配線導体２を介して電気的に接続されている。
【００２１】
このような絶縁板１は、ガラス織物に未硬化の熱硬化性樹脂を含浸させたシートの上下面に配線導体２用の銅箔を貼着した後、そのシートを熱硬化させ、これに上面から下面にかけてスルーホール５用のドリル加工を施すことにより製作される。
【００２２】
絶縁板１上下面の配線導体２は、絶縁板１用のシートの上下全面に、厚みが３〜１８μｍ程度の銅箔を上述のように貼着しておくとともに、これらの銅箔および絶縁板１にスルーホール５を穿孔した後、このスルーホール５の内面および銅箔表面に無電解銅めっきおよび電解銅めっきを順次施し、次にスルーホール５内を埋め込み樹脂で充填した後、この上下面の銅箔および銅めっきをフォトリソグラフィ技術を用いて所定のパターンにエッチング加工することにより絶縁板１の上下面およびスルーホール５の内面に形成される。
【００２３】
絶縁板１の上下面に積層された絶縁層３は、それぞれの厚みが２０〜６０μｍ程度であり、絶縁板１と同様にガラスクロスに熱硬化性樹脂を含浸させた電気絶縁材料や、あるいはエポキシ樹脂等の熱硬化性樹脂に酸化ケイ素等の無機フィラーを分散させた電気絶縁材料から成る。また、各絶縁層３には、直径が３０〜１００μｍ程度の複数のビアホール６が形成されている。
【００２４】
各絶縁層３の表面およびビアホール６内面には、無電解銅めっきおよびその上の電解銅めっきから成る配線導体２が被着形成されている。そして、絶縁層３を挟んで上層に位置する配線導体２と下層に位置する配線導体２とをビアホール６内の配線導体２を介して電気的に接続することにより高密度配線が立体的に形成されている。
【００２５】
複数の配線導体２のうち、配線基板１０の上面側における最外層の絶縁層３上に被着された一部がソルダーレジスト層４から露出しており、この露出した一部分に半導体素子Ｓの電極端子Ｔが半田７を介して電気的に接続される半導体素子接続パッド８が形成されている。また、配線基板１０の下面側における最外層の絶縁層３上に被着された一部がソルダーレジスト層４から露出しており、この露出した部分が外部電気回路基板の配線導体に電気的に接続される外部接続パッド９を形成している。
【００２６】
このような配線導体２は、セミアディティブ法といわれる方法により形成される。セミアディティブ法は、例えば、ビアホール６が形成された絶縁層３の表面に電解めっき用の下地金属層を無電解銅めっきにより形成し、その上に配線導体２に対応した開口を有するめっきレジスト層を形成し、次に、下地金属層を給電用の電極として開口から露出する下地金属層上に電解銅めっきを施し配線導体２を形成し、めっきレジストを剥離した後、露出する下地金属層をエッチング除去することによって各配線導体２を電気的に独立させる方法である。
【００２７】
さらに、最外層の絶縁層３およびその上の配線導体２上には、ソルダーレジスト層４が被着されている。ソルダーレジスト層４は、最外層の配線導体２を熱や外部環境から保護するための保護膜であり、上面側のソルダーレジスト層４は、半導体素子接続パッド８を露出させるようにして、また下面側のソルダーレジスト層４は、外部接続パッド９を露出させるようにして被着されている。このようなソルダーレジスト層４は、感光性を有する熱硬化性樹脂ペーストまたはフィルムを配線導体２が形成された最外層の絶縁層３上に積層した後、半導体素子接続パッド８や外部接続パッド９を露出させる開口を有するように露光および現像し、硬化させることにより形成される。
【００２８】
そして、この配線基板１０においては、半導体素子接続パッド８に予め半田７を形成しておき、半導体素子Ｓの電極端子Ｔを半田７に当接させるとともに加熱して半田７を溶融させることにより半導体素子Ｓの電極端子Ｔと半導体素子接続パッド８とを半田７を介して電気的に接続した後、半導体素子Ｓと配線基板１０との間の隙間にエポキシ樹脂等の熱硬化性樹脂から成るアンダーフィルと呼ばれる充填樹脂（不図示）を充填し、半導体素子Ｓが配線基板１０上に実装される。
【００２９】
ところで本例の配線基板１０においては、半導体素子接続パッド８は、図２（ａ），（ｂ）に要部上面図および断面図で示すように、互いに隣接するもの同士において、その幅が交互に反対方向に向けて広くなる形状であるとともに、その幅の広い部分に半田７の溜まりが形成されている。そして、この半田７の溜まりが形成された幅の広い部分が半導体素子Ｓの電極端子Ｔに対応する位置となるように配置されている。なお、この例では電極端子Ｔの配列を、半導体素子Ｓの外周辺に沿う方向にピッチＰ１、外周辺と垂直な方向にピッチＰ２で配置した場合に対応して半導体素子接続パッド８の幅の広い部分が位置するように配置している。
【００３０】
このとき、隣接する半導体素子接続パッド８同士は、一方の幅が広くなるに従って他方の幅が狭くなることから、両者の間に間隔Ｇを確保しつつ、半導体素子Ｓの電極端子Ｔに対応する位置に半田７の溜まりを形成することができる。例えば、電極端子Ｔの直径が２８μｍで、ピッチＰ１およびＰ２がそれぞれ３５μｍである場合に対応するように半導体素子接続パッド８を配列した場合、隣接する半導体素子接続パッド８同士の間隔Ｇは１２μｍであり、従来の場合と比較して約１．７倍程度広く確保することが可能である。このように隣接する半導体素子接続パッド８同士の間隔Ｇを広く確保することができるので、隣接する半導体素子接続パッド８間にショートや電気的な絶縁不良を発生させることなく、高密度配列された電極端子Ｔに対応する半導体素子接続パッド８を良好に形成することができる。したがって、本例によれば、高密度配列された電極端子Ｔを有する半導体素子Ｓを搭載する場合であっても、隣接する半導体素子接続パッド８間にショートや電気的な絶縁不良を発生させることなく、正常に搭載することが可能な配線基板１０を提供することが可能となる。なお、隣接する半導体素子接続パッド８同士の間をソルダーレジスト層４と同じ樹脂により埋めておくと、隣接する半導体素子接続パッド８同士の電気的な絶縁信頼性を更に高めることができる。したがって、隣接する半導体素子接続パッド８同士の間をソルダーレジスト層４と同じ樹脂で埋めておくことが好ましい。
【００３１】
このような半導体素子接続パッド８に半田７を形成するには、ソルダーレジスト層４から露出する配線導体２および半導体素子接続パッド８の表面にペースト状あるいは粒状の半田を付着させた後、これを加熱して半田を溶融させるとともに、溶融した半田の表面張力により半田を半導体素子接続パッド８に寄せ集めて半導体素子接続パッド８上に半田７の溜まりを形成する方法が採用されている。このとき、半導体素子接続パッド８は、その幅がその一端側から他端側へ向けて広くなっていることから、半導体素子接続パッド８の上に半田を付着させた後、半田を加熱溶融させると、溶融した半田はその表面張力により半導体素子接続パッド８の幅の広い部分に集まってくるので、半導体素子接続パッド８の幅の広い部分に半田の溜まりを有する半田７が良好に形成される。したがって本例の配線基板１０によれば、半導体素子Ｓの電極端子Ｔと半導体素子接続パッド８とを半田７を介して接続する際、半導体素子Ｓの電極端子Ｔと半田７とが良好に当接し、その結果、半導体素子Ｓの電極端子Ｔと半導体素子接続パッド８とを半田７を介して信頼性高く接続することができる。
【００３２】
なお、本発明は、上述の実施形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば上述の実施形態例では、半導体素子接続パッド８の両側に配線導体２が接続されていたが、例えば図３に示すように、半導体素子接続パッド８の一方の側のみに配線導体２が接続されていてもよい。あるいは、図４に示すように、半導体素子接続パッド８の両側に配線導体２が接続されていなくてもよい。この場合、半導体素子接続パッド８は例えばビアホール６を介して下層の配線導体２に接続される。また、上述の実施形態の一例では、半導体素子接続パッド８は概ね三角形状をしていたが、例えば図５に示すように、概ね五角形状をしていてもかまわない。さらに、上述の実施形態の一例では、半導体素子接続パッド８は、半田７の溜まりが千鳥状の並びとなるように配列されていたが、図６に示すように、半田７の溜まりが直線状の並びとなるように配列されていてもかまわない。この場合、隣接する半導体素子接続パッド８が間隔Ｇで対向する長さが従来の場合と比較して短くなるので、その分、隣接する半導体素子接続パッド８間の電気的な絶縁信頼性を高いものとすることが可能である。
【符号の説明】
【００３３】
７    半田
８    半導体素子接続パッド
Ｓ    半導体素子
Ｔ    電極端子
【図１】
2012119361.tif 000003
【図２】
2012119361.tif 000004
【図３】
2012119361.tif 000005
【図４】
2012119361.tif 000006
【図５】
2012119361.tif 000007
【図６】
2012119361.tif 000008
【図７】
2012119361.tif 000009
【図８】
2012119361.tif 000010