(57)【要約】【課題】スイッチ素子の製造バラツキを排除し、より均一で確実な溶断が行える半導体装置のトリミング方法、及びトリミング制御回路を提供すること。【解決手段】電位が異なる第１電源（電源端子ｃ）と第２電源（接地端子ｄ）との間にて直列接続された第１スイッチ素子Ｓ１〜Ｓ３およびフューズＦ１〜Ｆ３を内蔵した半導体装置１０１における第１スイッチ素子Ｓ１〜Ｓ３をオン制御することでフューズＦ１〜Ｆ３に電圧を印加してフューズＦ１〜Ｆ３を溶断する半導体装置１０１のトリミング方法であって、第１スイッチ素子Ｓ１〜Ｓ３をターンオン制御することにより、第１電源（電源端子ｃ）からフューズＦ１〜Ｆ３を溶断させない第１電圧値を所定時間印加するステップと、第１電圧値の印加が完了した後、第１電源（電源端子ｃ）からフューズＦ１〜Ｆ３を溶断させる第２電圧値を印加するように切り替えるステップと、を含む。【選択図】図１
2012033830.tif 000002
【特許請求の範囲】
【請求項１】
電位が異なる第１電源と第２電源との間にて直列接続された第１スイッチ素子およびフューズを内蔵した半導体装置における前記第１スイッチ素子をオン制御することで前記フューズに電圧を印加して前記フューズを溶断する半導体装置のトリミング方法であって、
前記第１スイッチ素子をターンオン制御することにより、前記第１電源から前記フューズを溶断させない第１電圧値を所定時間印加するステップと、
前記第１電圧値の印加が完了した後、前記第１電源から前記フューズを溶断させる第２電圧値を印加するように切り替えるステップと、
を含むことを特徴とする半導体装置のトリミング方法。
【請求項２】
前記所定時間は、前記第１スイッチ素子のターンオン時間のバラツキを見込んで設定されることを特徴とする請求項１記載の半導体装置のトリミング方法。
【請求項３】
前記第１電圧値から前記第２電圧値への切り替えは、前記半導体装置の外部に配置されるとともに前記第１スイッチ素子よりもターンオン動作の速い単一の第２スイッチ素子のターンオン動作により切り替えることを特徴とする請求項１又は２記載の半導体装置のトリミング方法。
【請求項４】
前記半導体装置は、前記第１スイッチ素子をオン／オフ制御する制御回路を内蔵し、
前記第１電圧値は、前記制御回路を駆動する電圧であることを特徴とする請求項１乃至３のいずれか一に記載の半導体装置のトリミング方法。
【請求項５】
電位が異なる第１電源と第２電源との間にて直列接続された第１スイッチ素子およびフューズを内蔵した半導体装置における前記第１スイッチ素子をオン制御することで前記フューズに電圧を印加して前記フューズを溶断させる半導体装置のトリミング制御回路であって、
電源部が内蔵された半導体検査装置と、
トリミング対象である前記半導体装置における前記第１電源に係る端子と前記電源部との間に接続されるとともに、前記半導体検査装置からの制御信号に応じて、前記電源部からの供給電圧を、（１）前記第１スイッチ素子をターンオン制御し、かつ、前記フューズを溶断させない第１電圧値と、（２）前記フューズを溶断する第２電圧値と、に切り替えて前記第１電源に係る端子に向けて出力する電圧切り替え回路と、
を備え、
前記電圧切り替え回路は、予めプログラミングされた前記半導体検査装置からの前記制御信号に基づき、前記第１電圧値を所定時間出力し、前記第１電圧値の印加が完了した後、前記第２電圧値を出力することを特徴とする半導体装置のトリミング制御回路。
【請求項６】
前記電圧切り替え回路は、予めプログラミングされた前記半導体検査装置からの前記制御信号に基づき、前記第１電圧値を所定時間出力する際に前記フューズが溶断しない微弱電流を前記所定時間流し、その後、前記微弱電流が定常電流となった状態において、前記第２電圧値を出力することを特徴とする請求項５記載の半導体装置のトリミング制御回路。
【請求項７】
前記所定時間は、前記第１スイッチ素子のターンオン時間のバラツキを見込んで設定されることを特徴とする請求項５又は６記載の半導体装置のトリミング制御回路。
【請求項８】
前記電圧切り替え回路は、
前記電源部と前記第２電源との間にて直列接続された第１抵抗及び第２抵抗と、
前記第１抵抗と並列接続された第２スイッチ素子と、
前記第２スイッチ素子の制御端子に接続されるとともに、前記半導体検査装置からの前記制御信号に基づいて前記第２スイッチ素子をオン／オフ制御するリレーと、
を備え、
前記第１抵抗と前記第２抵抗との接続点から前記第１電源に係る端子に向けて分圧電圧を出力することを特徴とする請求項５乃至７のいずれか一に記載の半導体装置のトリミング制御回路。
【請求項９】
前記第２スイッチ素子は、前記第１スイッチ素子よりもターンオン動作の速い単一のスイッチ素子であることを特徴とする請求項５乃至８のいずれか一に記載の半導体装置のトリミング制御回路。
【請求項１０】
トリミング対象である前記半導体装置における前記第１電源に係る端子と前記電圧切り替え回路との間が電気的に直接接続されていることを特徴とする請求項５乃至９のいずれか一に記載の半導体装置のトリミング制御回路。
【請求項１１】
トリミング対象である前記半導体装置における前記第１電源に係る端子と前記電圧切り替え回路との間にてボルテージフォロア接続されたアンプを備えることを特徴とする請求項５乃至９のいずれか一に記載の半導体装置のトリミング制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、内部回路の抵抗の抵抗値のトリミングを行うことが可能な半導体装置のトリミング方法、及びトリミング制御回路に関し、特に、電位が異なる電源間にて直列接続されたスイッチ素子およびフューズを内蔵した半導体装置におけるスイッチ素子をオン制御することでフューズに電圧を印加してフューズを溶断する半導体装置のトリミング方法、及びトリミング制御回路に関する。
【背景技術】
【０００２】
半導体装置においては、内蔵された内部回路に設けられたトランジスタ等のバラツキに起因した抵抗値のバラツキがある。このような抵抗値のバラツキを抑えるために、半導体装置における内部回路の抵抗値のトリミング（微調整）を行うことが知られている。トリミングを行うことにより、セットメーカーでの無調整化を図ることができる。このような半導体装置のトリミングを行う技術として、特許文献１、２には、電源と接地との間に、直列接続されたスイッチ素子およびフューズを有し、スイッチ素子をオン動作させることで電圧印加されたフューズを溶断してトリミングする技術が開示されている。
【０００３】
図５は、従来例に係る半導体装置のトリミング方法を説明する（Ａ）要部ブロック回路図、（Ｂ）トリミング状態記憶回路の回路図である。
【０００４】
図５（Ａ）に示すように、トリミング手段２は、抵抗回路網６の抵抗（ｒ１〜ｒｍ）の各節点に接続されたスイッチ素子（ｓ１〜ｓｍ−１）を有するとともに、スイッチ素子（ｓ１〜ｓｍ−１）の導通／非導通制御をして指定された節点の出力を選択する選択回路５と、４個のフューズＦとこれらのフューズＦを溶断制御する第１スイッチＳＷ（ＳＷ１〜ＳＷ４）とを有するとともに、フューズＦの溶断／非溶断で選択回路５に制御信号（ｄ１〜ｄ４、ｄ１Ｂ〜ｄ４Ｂ）を出力するトリミング状態記憶回路４と、直列データ１Ｂを入力するとともに、トリミング状態記憶回路４の動作を制御する各種信号（例えば、ａｄｒ３）を生成するシリアルインタフェース回路３と、を備えている。
【０００５】
トリミング状態記憶回路（４１〜４４）は、抵抗回路網６の各節点（ｐ１〜ｐｍ−１）に接続されたスイッチ素子数（ｍ−１）を２進法で表した個数、例えば、４個の状態記憶回路４１〜４４を有する。
【０００６】
図５（Ｂ）に示すように、トリミング状態記憶回路４１（４２〜４４）は、電源Ｖｃｃと電源ＧＮＤ（０Ｖ）間に、直列接続されたフューズＦと、当該フューズＦを溶断制御するスイッチＳＷ１と、フューズＦとスイッチＳＷ１との間の節点Ａから抵抗Ｒ５を介して電源ＧＮＤ（０Ｖ）に接続されるスイッチＳＷ２と、抵抗Ｒ５とスイッチＳＷ２との間の節点Ｂとアドレスデータａｄｒ３の確認信号（ＣＨ）とのＮＡＮＤをとりスイッチＳＷ２を制御するＮＡＮＤ素子Ｑ４と、アドレスデータａｄｒ３のテスト信号Ｔ１〜Ｔ４をＮＯＴ演算するＮＯＴ素子Ｑ１と、ＮＯＴ信号と節点Ｂからの当該フューズの溶断／非溶断信号とのＮＡＮＤをとるＮＡＮＤ素子Ｑ２と、ＮＡＮＤ素子Ｑ２の出力信号をＮＯＴ演算するＮＯＴ素子Ｑ３と、を備え、ＮＡＮＤ素子Ｑ２の出力信号、および、ＮＯＴ素子Ｑ３のＮＯＴ信号を選択回路５への制御信号ｄ１Ｂ〜ｄ４Ｂ、ｄ１〜ｄ４として出力する。
【０００７】
このような構成により、トリミング状態記憶回路４１〜４４は抵抗回路網６の各節点（ｐ１〜ｐｍ−１）に接続されるスイッチ素子を選択的に導通させ、最適トリミング状態を記憶・保持することができる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００２−８３９２８号公報（図１、図４（Ａ））
【特許文献２】特開２００３−１１００２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
なお、上記特許文献１、２の全開示内容はその引用をもって本書に繰込み記載する。以下の分析は、本発明によって与えられたものである。
【００１０】
しかしながら、多数の半導体チップが集積形成されたウェーハにおいて、上記のように、ひとつの半導体チップに複数組（４組）のスイッチ素子（ＳＷ１〜ＳＷ４）およびフューズ（Ｆ１〜Ｆ４）が設けられている場合、スイッチ素子の個数は多大となり、スイッチ素子のオン動作に直接的に依存してフューズに電圧を印加する方法では以下の問題があった。
【００１１】
多数のスイッチ素子の特性間には、どうしてもある程度の製造バラツキが存在する。スイッチ素子のオン動作に直接依存してフューズに電圧印加する方法では、スイッチ素子のスイッチング特性（ターンオン動作）のバラツキが、そのままフューズに印加される電圧特性のバラツキとなって現れた。
【００１２】
また、チップ面積の省スペース化が進むにつれて、チップ内に設けられるスイッチ素子サイズが制約を受け、必ずしも製造バラツキを十分許容できるだけの高感度なスイッチ素子を設計配置できるとは限らなかった。
【００１３】
そこで、本願発明者は、ポリシリコンからなるフューズに対する印加電圧条件を種々変更したサンプルを作製し、その溶断形状の観察を重ねた結果、スイッチング特性（ターンオン時の電圧波形の立上り）と溶断形状との間には密接な関係があると言う知見を得た。
【００１４】
より具体的には、スイッチ素子のオフからオンへの移行（ターンオン動作）に際して、フューズに印加される電圧がどのように変化するかは個々のスイッチ素子特性に依存するため、より均一で確実な溶断を行うためには、スイッチ素子の製造バラツキの影響を排除してやることが有効であるという知見である。
【００１５】
またさらに、本願発明者は、チップ内部に設けられるスイッチ素子サイズの制約下において、フューズを確実に溶断するためには、所定のジュール熱量を発生させるために必要な電力量（電圧×電流×時間）を供給するとともに、フューズに電圧を一気（瞬間的）に印加して電流を衝撃的に流すことにより加熱溶融を確実なものにできると着想した。
【００１６】
フューズに印加される電圧波形と溶断形状との関係を、図６、図７を参照して説明する。
【００１７】
図６は、印加電圧波形の立ち上り特性を示す模式図である。図６において、縦軸は電圧、横軸は時間である。スイッチング特性（ターンオン動作）が比較的高感度なスイッチ素子を用いた場合の特性曲線をＬ１、比較的低感度なスイッチ素子の場合の特性曲線をＬ２で示す。ｔｓは電圧立上り開始時点、ｔｍはＬ１におけるフューズ溶断時点、Ｖｃｃは供給電圧である。
【００１８】
フューズで発生するジュール熱は、電圧の上昇に伴って増加する。図から明らかなように、面積Ａ１（曲線Ｌ１と、時間軸と、ｔｍを通る垂線とで囲まれる面積）は、面積Ａ２（曲線Ｌ２と、時間軸と、ｔｍを通る垂線とで囲まれる面積）に比べて大きい。また、電圧立上りの傾斜勾配はＬ２に比べてＬ１の方が大きく急峻である。つまり、スイッチング特性（ターンオン動作）が高感度なスイッチ素子を用いた場合の方が、ジュール熱量および衝撃的電流の両面においてフューズを加熱溶融させやすい。
【００１９】
図７は、ポリシリコンからなるフューズの平面模式図である。図７（Ａ）に示すような溶融前のフューズＦに対して、スイッチング特性（ターンオン動作）が高感度なスイッチ素子を用いて電圧を印加した場合、十分なジュール熱量および衝撃的電流が得られるため、ポリシリコンが瞬時に溶融しその表面張力の作用により両側に素早く凝集して、図７（Ｂ）に示すように完全分離する。これに対して、低感度なスイッチ素子を用いて電圧印加した場合、十分なジュール熱量と衝撃的電流が得られないため、図７（Ｃ）に示すように、途中部分に僅かな残部のある不完全分離となるおそれがあった。
【００２０】
以上のことから、従来においては、スイッチ素子の製造バラツキを排除し、より均一で確実な溶断が行える半導体装置のトリミング方法、及びトリミング制御回路を提供することができなかった。
【課題を解決するための手段】
【００２１】
本発明の第１の視点においては、電位が異なる第１電源と第２電源との間にて直列接続された第１スイッチ素子およびフューズを内蔵した半導体装置における前記第１スイッチ素子をオン制御することで前記フューズに電圧を印加して前記フューズを溶断する半導体装置のトリミング方法であって、前記第１スイッチ素子をターンオン制御することにより、前記第１電源から前記フューズを溶断させない第１電圧値を所定時間印加するステップと、前記第１電圧値の印加が完了した後、前記第１電源から前記フューズを溶断させる第２電圧値を印加するように切り替えるステップと、を含むことを特徴とする。
【００２２】
本発明の第２の視点においては、電位が異なる第１電源と第２電源との間にて直列接続された第１スイッチ素子およびフューズを内蔵した半導体装置における前記第１スイッチ素子をオン制御することで前記フューズに電圧を印加して前記フューズを溶断させる半導体装置のトリミング制御回路であって、電源部が内蔵された半導体検査装置と、トリミング対象である前記半導体装置における前記第１電源に係る端子と前記電源部との間に接続されるとともに、前記半導体検査装置からの制御信号に応じて、前記電源部からの供給電圧を、（１）前記第１スイッチ素子をターンオン制御し、かつ、前記フューズを溶断させない第１電圧値と、（２）前記フューズを溶断する第２電圧値と、に切り替えて前記第１電源に係る端子に向けて出力する電圧切り替え回路と、を備え、前記電圧切り替え回路は、予めプログラミングされた前記半導体検査装置からの前記制御信号に基づき、前記第１電圧値を所定時間出力し、前記第１電圧値の印加が完了した後、前記第２電圧値を出力することを特徴とする。
【発明の効果】
【００２３】
本発明によれば、第１スイッチ素子の製造バラツキを排除し、より均一で確実なフューズの溶断が行える半導体装置のトリミング方法およびトリミング制御回路を提供することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施例１に係る半導体装置のトリミング方法を実施するトリミング制御回路の一例を模式的に示したブロック図である。
【図２】本発明の実施例１に係る半導体装置のトリミング方法を実施するトリミング制御回路に接続されるトリミング抵抗回路及び抵抗値測定回路の一例を模式的に示した図であり、（ａ）抵抗測定回路の第１論理回路部、（ｂ）抵抗測定回路の第２論理回路部、（ｃ）トリミング抵抗回路である。
【図３】本発明の実施例１に係る半導体装置のトリミング方法を実施するトリミング制御回路の印加電圧波形の立ち上り特性を示す模式図である。
【図４】本発明の実施例２に係る半導体装置のトリミング方法を実施するトリミング制御回路の一例を模式的に示したブロック図である。
【図５】従来例に係る半導体装置のトリミング方法を説明する（Ａ）要部ブロック回路図、（Ｂ）トリミング状態記憶回路の回路図である。
【図６】印加電圧波形の立ち上り特性を示す模式図である。
【図７】ポリシリコンからなるフューズの平面模式図であり、（Ａ）溶融前のフューズ、（Ｂ）高感度なスイッチ素子を用いて電圧を印加した場合のフューズ、（Ｃ）低感度なスイッチ素子を用いて電圧を印加した場合のフューズである。
【発明を実施するための形態】
【００２５】
本発明の実施形態１に係る半導体装置のトリミング方法では、電位が異なる第１電源（図１の電源端子ｃ）と第２電源（図１の接地端子ｄ）との間にて直列接続された第１スイッチ素子（図１のＳ１〜Ｓ３）およびフューズ（図１のＦ１〜Ｆ３）を内蔵した半導体装置（図１の１０１）における前記第１スイッチ素子をオン制御することで前記フューズに電圧を印加して前記フューズを溶断する半導体装置のトリミング方法であって、前記第１スイッチ素子をターンオン制御することにより、前記第１電源から前記フューズを溶断させない第１電圧値を所定時間印加するステップと、前記第１電圧値の印加が完了した後、前記第１電源から前記フューズを溶断させる第２電圧値を印加するように切り替えるステップと、を含む。
【００２６】
また、前記半導体装置のトリミング方法において、前記所定時間は、前記第１スイッチ素子のターンオン時間のバラツキを見込んで設定されることが好ましい。
【００２７】
また、前記半導体装置のトリミング方法において、前記第１電圧値から前記第２電圧値への切り替えは、前記半導体装置の外部に配置されるとともに前記第１スイッチ素子よりもターンオン動作の速い単一の第２スイッチ素子のターンオン動作により切り替えることが好ましい。
【００２８】
また、前記半導体装置のトリミング方法において、前記半導体装置は、前記第１スイッチ素子をオン／オフ制御する制御回路を内蔵し、前記第１電圧値は、前記制御回路を駆動する電圧であることが好ましい。
【００２９】
本発明の実施形態２に係る半導体装置のトリミング制御回路では、電位が異なる第１電源（図１の電源端子ｃ）と第２電源（図１の接地端子ｄ）との間にて直列接続された第１スイッチ素子（図１のＳ１〜Ｓ３）およびフューズ（図１のＦ１〜Ｆ３）を内蔵した半導体装置（図１の１０１）における前記第１スイッチ素子をオン制御することで前記フューズに電圧を印加して前記フューズを溶断させる半導体装置のトリミング制御回路であって、電源部（図１の１０３）が内蔵された半導体検査装置（図１の１０２）と、トリミング対象である前記半導体装置における前記第１電源に係る端子（図１の電源端子ｃ）と前記電源部との間に接続されるとともに、前記半導体検査装置からの制御信号に応じて、前記電源部からの供給電圧を、（１）前記第１スイッチ素子をターンオン制御し、かつ、前記フューズを溶断させない第１電圧値と、（２）前記フューズを溶断する第２電圧値と、に切り替えて前記第１電源に係る端子に向けて出力する電圧切り替え回路（図１の１０５）と、を備え、前記電圧切り替え回路は、予めプログラミングされた前記半導体検査装置からの前記制御信号に基づき、前記第１電圧値を所定時間出力し、前記第１電圧値の印加が完了した後、前記第２電圧値を出力する。
【００３０】
また、前記半導体装置のトリミング制御回路において、前記電圧切り替え回路は、予めプログラミングされた前記半導体検査装置からの前記制御信号に基づき、前記第１電圧値を所定時間出力する際に前記フューズが溶断しない微弱電流を前記所定時間流し、その後、前記微弱電流が定常電流となった状態において、前記第２電圧値を出力することが好ましい。
【００３１】
また、前記半導体装置のトリミング制御回路において、前記所定時間は、前記第１スイッチ素子のターンオン時間のバラツキを見込んで設定されることが好ましい。
【００３２】
また、前記半導体装置のトリミング制御回路において、前記電圧切り替え回路は、前記電源部と前記第２電源との間にて直列接続された第１抵抗及び第２抵抗と、前記第１抵抗と並列接続された第２スイッチ素子と、前記第２スイッチ素子の制御端子に接続されるとともに、前記半導体検査装置からの前記制御信号に基づいて前記第２スイッチ素子をオン／オフ制御するリレーと、を備え、前記第１抵抗と前記第２抵抗との接続点から前記第１電源に係る端子に向けて分圧電圧を出力することが好ましい。
【００３３】
また、前記半導体装置のトリミング制御回路において、前記第２スイッチ素子は、前記第１スイッチ素子よりもターンオン動作の速い単一のスイッチ素子であることが好ましい。
【００３４】
また、前記半導体装置のトリミング制御回路において、トリミング対象である前記半導体装置における前記第１電源に係る端子と前記電圧切り替え回路との間が電気的に直接接続されていることが好ましい。
【００３５】
また、前記半導体装置のトリミング制御回路において、トリミング対象である前記半導体装置における前記第１電源に係る端子と前記電圧切り替え回路との間にてボルテージフォロア接続されたアンプを備えることが好ましい。
【００３６】
なお、本出願において図面参照符号を付している場合は、それらは、専ら理解を助けるためのものであり、図示の態様に限定することを意図するものではない。
【実施例１】
【００３７】
本発明の実施例１に係る半導体装置のトリミング方法について図面を用いて説明する。図１は、本発明の実施例１に係る半導体装置のトリミング方法を実施するトリミング制御回路の一例を模式的に示したブロック図である。
【００３８】
半導体装置のトリミング方法は、内部回路の抵抗の抵抗値のトリミングを行うことが可能な半導体装置をトリミングするものである。図１を参照すると、半導体装置のトリミング方法を実施するトリミング制御回路は、トリミング対象となる半導体装置１０１のトリミング手段（制御回路１０４、スイッチ素子Ｓ１〜Ｓ３、及びフューズＦ１〜Ｆ３）を制御する回路であり、半導体検査装置１０２と、電圧切り替え回路１０５と、を有する。
【００３９】
半導体装置１０１には、例えば、ＩＰＤ（Intelligent Power Device）が内蔵されたＩＣチップを用いることができる。半導体装置１０１は、電源部１０３からの供給電圧が電圧切り替え回路１０５を介して入力される電源端子ｃと、接地電圧が付与される接地端子ｄと、外部信号が入力される入力端子ＩＮと、を有する。半導体装置１０１は、電源端子ｃと接地端子ｄとの間において、制御回路１０４が配置されるとともに、制御回路１０４と並列して、対応するスイッチ素子Ｓ１〜Ｓ３とフューズＦ１〜Ｆ３とが直列接続された複数組の回路が並列配置されている。なお、図中、簡略化のために３組（Ｓ１、Ｆ１）、（Ｓ２、Ｆ２）、（Ｓ３、Ｆ３）の例を示すが、実際には、要求される抵抗値の精度が高くなればなるほど、それに伴って組数は増加する。制御回路１０４、スイッチ素子Ｓ１〜Ｓ３、及びフューズＦ１〜Ｆ３は、トリミング手段となる。
【００４０】
制御回路１０４は、入力端子ＩＮからの外部信号に基づいて、所定のスイッチ素子Ｓ１、Ｓ２、Ｓ３を個別に選択的にオン制御する回路である。なお、入力端子ＩＮには、半導体検査装置１０２からの外部信号が入力される。
【００４１】
スイッチ素子Ｓ１〜Ｓ３は、対応するフューズＦ１〜Ｆ３と直列接続されたＰ型ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor)）よりなるスイッチ素子（第１スイッチ素子）である。スイッチ素子Ｓ１〜Ｓ３は、ソース・ドレイン端子のうち、一方が電源端子ｃと電気的に接続され、他方が対応するフューズＦ１〜Ｆ３と電気的に接続されている。スイッチ素子Ｓ１〜Ｓ３の各制御端子（ゲート端子）は、制御回路１０４に接続されている。
【００４２】
フューズＦ１〜Ｆ３は、電流が流れると、自らを流れる電流によって発生したジュール熱で自らを溶かし、切断して電気回路に流れる電流を断つものである。フューズＦ１〜Ｆ３は、一端がスイッチ素子Ｓ１〜Ｓ３のソース・ドレイン端子の他方と電気的に接続され、他端が接地端子ｄと電気的に接続されている。フューズＦ１、Ｆ２、Ｆ３は、対応するスイッチ素子Ｓ１、Ｓ２、Ｓ３が制御回路１０４によってオン制御されることにより電圧印加され、通電したときに加熱溶断される。
【００４３】
半導体検査装置１０２は、半導体装置１０１を検査する装置である。半導体検査装置１０２は、トリミング制御回路の一部となる。半導体検査装置１０２は、コンピュータ機能を有し、リレー１０６に向けて出力する制御信号（スイッチ素子１０７をオン／オフ制御するための信号）が予めプログラム入力されている。半導体検査装置１０２には、電圧切り替え回路１０５の接続点ａに所定の電圧を供給する電源部１０３が設置されている。
【００４４】
ここで、溶断すべきスイッチ素子（フューズ）の選択方法および抵抗トリミング方法を図１、図２を参照して説明する。半導体装置１０１は、図１に記載の制御回路１０４、スイッチ素子Ｓ１〜Ｓ３、フューズＦ１〜Ｆ３以外に、図２に示す回路を備えている。図２（ｃ）に示すように、多数の抵抗値調整用の抵抗群ＲＡ１〜ＲＡ８を備えたトリミング抵抗回路１７１と、図２（ａ）、（ｂ）に示すように、調整用の抵抗群ＲＡ１〜ＲＡ８の個々の抵抗値およびそれらのあらゆる組合せによる合成抵抗値を測定する抵抗測定回路１７２である。なお、図２（ａ）では信号Ｘ１が入力される回路例のみ示し、信号（Ｙ０、Ｙ１）、（Ｚ０、Ｚ１）が入力される回路は同様であるので省略する。トリミング抵抗回路１７１は、Ｖｃｃと接地間に抵抗ＲＣ、抵抗ＲＢ、抵抗群ＲＡ１〜ＲＡ８が直列接続されている。多数（図では８個）の抵抗群ＲＡ１〜ＲＡ８の個々の抵抗にはそれぞれＮ型ＭＯＳが直列接続され、８組が並列接続されている。抵抗ＲＣと抵抗ＲＢの接続点からＶｃｃを分圧した出力電圧が出力される。ここで、選択された調整抵抗ＲＡ１〜ＲＡ８は抵抗ＲＢと加算されて出力電圧を精度よく調整する。トリミング方法は、先ず、フューズＦ１〜Ｆ３を実際に溶断させる前に、抵抗群ＲＡ１〜ＲＡ８の抵抗値を実測し、その測定結果に基づいて、溶断すべきフューズの最適な組合せを決定し、その後、制御回路１０４でスイッチ素子Ｓ１〜Ｓ３を選択的にオン制御して所定のフューズ（Ｆ１〜Ｆ３のいずれか）を溶断させる。より具体的には、図２（ａ）に示す回路に、半導体検査装置１０２から、ＨまたはＬレベルの信号Ｘ０（Ｙ０、Ｚ０）を入力し、それに応じた出力信号Ｘ２（Ｙ２、Ｚ２）を出力する。ここで、Ｘ１（Ｙ１、Ｚ１）はフューズが未溶断であるためＬレベルである。このようにして生成された出力信号Ｘ２（Ｙ２、Ｚ２）を、図２（ｂ）に示す論理回路を介して、図２（ｃ）に示す（８個の）Ｎ型ＭＯＳのゲートに入力する。これにより、抵抗群ＲＡ１〜ＲＡ８のすべての組合せによる出力電圧の測定を行う。そして、その測定結果に基づいて、半導体検査装置１０２で所望の出力電圧値が得られる溶断すべきフューズの最適な組合せを決定する。そしてその後、その組合せになるように制御回路１０４がスイッチ素子Ｓ１〜Ｓ３を制御して実際に所定のフューズ（Ｆ１〜Ｆ３のいずれか）を溶断することで、調整用抵抗（ＲＡ１〜ＲＡ８のいずれか）が選択されて所望の調整抵抗値が得られる。
【００４５】
電圧切り替え回路１０５は、半導体検査装置１０２と半導体装置１０１との間に配置された外部回路であり、本実施例の特徴部分である。電圧切り替え回路１０５は、トリミング制御回路の一部となる。電圧切り替え回路１０５は、電源部１０３と抵抗Ｒ１との間の接続点ａから電源部１０３からの供給電圧が入力され、半導体検査装置１０２からの制御信号に応じて抵抗Ｒ１、Ｒ２間の接続点ｂから分圧電圧（Ｒ１：Ｒ２の比に分圧）を半導体装置１０１の電源端子ｃに向けて出力する。電圧切り替え回路１０５は、電源部１０３からの供給電圧を、（１）スイッチ素子Ｓ１〜Ｓ３をターンオン制御し、かつ、フューズＦ１〜Ｆ３を溶断させない第１電圧値Ｖ１と、（２）フューズＦ１〜Ｆ３を溶断する第２電圧値Ｖ２と、に切り替えて出力する。電圧切り替え回路１０５は、半導体検査装置１０２に予めプログラム入力された制御信号に基づいて、第１電圧値Ｖ１を出力した後、スイッチ素子Ｓ１〜Ｓ３のターンオン動作のバラツキを見込んで設定された所定時間が経過してから、第１電圧値Ｖ１の印加が完了した後、第２電圧値Ｖ２を出力する。電圧切り替え回路１０５は、回路構成として、リレー１０６と、スイッチ素子１０７、抵抗Ｒ１と、抵抗Ｒ２と、を有する。
【００４６】
リレー１０６は、半導体検査装置１０２に予め入力されたプログラムに基づく制御信号に基づいてスイッチ素子１０７をオン／オフ制御する装置である。リレー１０６は、接続点ａ、ｂ間にて第１の抵抗Ｒ１と並列に接続されている。リレー１０６のオン／オフ制御信号は、スイッチ素子１０７の制御端子（ゲート端子）に入力される。リレー１０６は、電磁石で機械スイッチをオン／オフさせるデバイスであってもよく、電子的なスイッチングデバイスでもよい。
【００４７】
スイッチ素子１０７は、Ｎ型ＭＯＳＦＥＴよりなるスイッチ素子（第２スイッチ素子）である。スイッチ素子１０７は、半導体装置１０１の内部のスイッチ素子Ｓ１〜Ｓ３よりも応答感度のよいスイッチング特性（ターンオン動作の速い特性）を有する単一のスイッチ素子である。スイッチ素子１０７は、半導体装置１０１の外部に配置されるため、チップ面積の省スペース化に伴う素子サイズの制約を受けない。このため、所望のスイッチング特性が得られる任意の素子サイズに設定できる。スイッチ素子１０７は、接続点ａ、ｂ間にて抵抗Ｒ１と並列に接続されている。スイッチ素子１０７の制御端子（ゲート端子）には、リレー１０６のオン／オフ制御信号が入力される。
【００４８】
抵抗Ｒ１は、接続点ａ、ｂとの間に配置された抵抗である。抵抗Ｒ２は、接続点ｂと接地（第２電源）との間に配置された抵抗である。抵抗Ｒ１と抵抗Ｒ２とは、電源部１０３（第１電源）と接地（第２電源）の間にて直列接続されて配置されている。
【００４９】
次に、本発明の実施例１に係る半導体装置のトリミング方法を実施するトリミング制御回路の動作について図面を用いて説明する。図３は、本発明の実施例１に係る半導体装置のトリミング方法を実施するトリミング制御回路の印加電圧波形の立ち上り特性を示す模式図である。
【００５０】
なお、図３は、オン制御されたスイッチ素子に直列接続されたフューズに印加される電圧波形でもある。
【００５１】
実施例１に係る半導体装置のトリミング方法では、フューズに印加する電圧値を２段階に分ける。
【００５２】
先ず、図１において、電源部（第１電源）１０３は、第２電圧値Ｖ２を供給するように設定される。第２電圧値Ｖ２（例えば１６Ｖ）はフューズＦ１〜Ｆ３を溶断させるのに十分な電圧である。このとき、半導体検査装置１０２は、半導体検査装置１０２において予め入力されたプログラムに従って制御信号を出力しリレー１０６を作動させ、スイッチ素子１０７をオフ状態としている。これにより、電圧切り替え回路１０５は、電源部１０３からの供給電圧である第２電圧値Ｖ２を抵抗分圧し、第１電圧値Ｖ１（＝Ｖ２×Ｒ２／（Ｒ１＋Ｒ２））を電源端子ｃに向けて出力する。第１電圧値Ｖ１は、制御回路１０４の駆動電圧であり、スイッチ素子Ｓ１〜Ｓ３をターンオン制御し、かつ、フューズＦ１〜Ｆ３を溶断させない低い電圧値（例えば２Ｖ）である。第１電圧値Ｖ１は、制御回路１０４を作動させ、所定のスイッチ素子（Ｓ１、Ｓ２、Ｓ３のいずれか）を個別に選択的にオン制御（ターンオン）する。
【００５３】
そして、第１電圧値Ｖ１は、所定時間だけ印加される。ここで、所定時間は、スイッチ素子Ｓ１〜Ｓ３のターンオン動作のばらつきを見込んで、その影響を排除できるように設定された時間である。ここで、図３において、第１電圧値Ｖ１は、電圧立上り開始時点ｔｓから電圧切替え時点ｔｃまでの間のプロファイルに相当する。なお、ｔｍはフューズ溶断時点である。
【００５４】
そして、スイッチ素子Ｓ１〜Ｓ３のターンオン動作が完全に完了した後、つまり、所定時間（ｔｃ−ｔｓ）（例えば数百μｓｅｃ）が経過した後、図１において、半導体検査装置１０２は、入力プログラムに従って制御信号を出力し、リレー１０６を作動させ、スイッチ素子１０７をターンオンさせる。これにより、電圧切り替え回路１０５は、電源部１０３からの供給電圧である第２電圧値Ｖ２を出力し、フューズＦ１、Ｆ２、Ｆ３を溶断する。
【００５５】
第１電圧値Ｖ１から第２電圧値Ｖ２への切り替えは、半導体装置１０１内部のスイッチ素子Ｓ１〜Ｓ３よりもずっと応答感度のよいスイッチング特性を有する単一のスイッチ素子１０７（Ｎ型スイッチＭＯＳ）のターンオン動作に依存して切り替えられる。
【００５６】
なお、従来は、ターンオン動作に限界やばらつきのある多数のスイッチ素子のそれぞれのターンオン動作に依存してフューズに電圧を印加していたが、実施例１では、ターンオン動作を任意に設計でき、外部配置したターンオン動作の十分速い、大きな素子サイズの単一のスイッチ素子１０７（Ｎ型スイッチＭＯＳ）のターンオン動作に依存してフューズＦ１〜Ｆ３に電圧を印加することで、多数のスイッチ素子Ｓ１〜Ｓ３の製造バラツキの影響を排除できると共に、第１電圧値Ｖ１から第２電圧値Ｖ２への電圧変化の傾斜勾配を自在に設定でき、フューズＦ１〜Ｆ３に電圧を一気（瞬間的）に印加して電流を衝撃的に流すことができる。これによりフューズＦ１〜Ｆ３の加熱溶融を均一で確実なものにできる。
【００５７】
なお、上記の例では、スイッチ素子Ｓ１〜Ｓ３をＰ型ＭＯＳＦＥＴ（デプレッションモード）の例で説明したが、Ｎ型ＭＯＳＦＥＴやエンハンスメントモードであってもよい。
【００５８】
また、上記の例では、フューズＦ１〜Ｆ３に印加する電圧値を切り替える例で動作を説明したが、別の観点では、フューズＦ１〜Ｆ３に低い第１電圧値Ｖ１を印加することでフューズが溶断しない程度の微弱電流を所定時間流し、その後、微弱電流が定常電流となった状態において、高い第２電圧値Ｖ２を印加してフューズＦ１〜Ｆ３に一気に大電流を流してフューズＦ１〜Ｆ３を溶断するようにしてもよい。
【００５９】
実施例１によれば、スイッチ素子Ｓ１〜Ｓ３の製造バラツキを排除し、より均一で確実なフューズＦ１〜Ｆ３の溶断が行える半導体装置１０１のトリミング方法およびトリミング制御回路（１０２、１０５）を提供することができる。
【実施例２】
【００６０】
本発明の実施例２に係る半導体装置のトリミング方法について図面を用いて説明する。図４は、本発明の実施例２に係る半導体装置のトリミング方法を実施するトリミング制御回路の一例を模式的に示したブロック図である。
【００６１】
実施例２は、実施例１の変形例であり、トリミング対象である半導体装置１０１における電源端子ｃと電圧切り替え回路１０５の接続点ｂとの間にてボルテージフォロア接続されたアンプ１０８を設けたものである。つまり、アンプ１０８の一方の入力端子と電圧切り替え回路１０５の接続点ｂとを電気的に接続し、アンプ１０８の出力端子をアンプ１０８の他方の入力端子及び電源端子ｃと電気的に接続したものである。例えば、半導体検査装置１０２に内設された電源部１０３の電流容量が十分でない場合や、電圧切り替え回路１０５が電流を吸ってしまいフューズＦ１〜Ｆ３の溶断電流が減少する心配がある場合には、アンプ１０８を設ける。その他の構成は、実施例１と同様である。
【００６２】
実施例２によれば、実施例１と同様な効果を奏するとともに、アンプ１０８を設けることで、電源端子ｃへの電流容量を増大させることができ、フューズＦ１〜Ｆ３の溶断に好適である。
【００６３】
なお、本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【００６４】
１  半導体装置
１Ａ  半導体回路
１Ｂ  データ
１Ｃ  クロック
１Ｄ  ストローブ信号
１ａ〜１ｄ  端子
２  トリミング手段
３  シリアルインタフェース回路
４  トリミング状態記憶回路
４１〜４４  トリミング状態記憶回路
４Ｃ  再トリミング防止回路
５  選択回路
５Ａ  デコーダ回路
６  抵抗回路網
ａｄｒ１〜ａｄｒ３  アドレスデータ
ｃｏｍｐ、ｃｏｍｐＢ  調整完了信号
ｄ１〜ｄ４、ｄ１Ｂ〜ｄ４Ｂ  制御信号
ｐ１〜ｐｍ−１  節点
ｒ１〜ｒｍ  抵抗
ｓ１〜ｓｍ−１  スイッチ素子
ｐｘ  最適トリミング状態節点
Ａ、Ｂ  節点
ＣＨ  確認信号
Ｆ  フューズ
ｆ１〜ｆ４  溶断指令
Ｑ２、Ｑ４  ＮＡＮＤ素子
Ｑ１、Ｑ３  ＮＯＴ素子
Ｒａ〜Ｒｃ、Ｒｅ  抵抗
ＳＷ、ＳＷ１  第１スイッチ
ＳＷ２  第２スイッチ
Ｔ、Ｔ１〜Ｔ４  テスト信号
Ｖｃｃ  電源電圧
ＧＮＤ  電源０Ｖ
１０１  半導体装置
１０２  半導体検査装置
１０３  電源部
１０４  制御回路
１０５  電圧切り替え回路
１０６  リレー
１０７  スイッチ素子（第２スイッチ素子）
１０８  アンプ
１７１  トリミング抵抗回路
１７２  抵抗測定回路
ａ、ｂ  接続点
ｃ  電源端子（第１電源）
ｄ  接地端子（第２電源）
Ｆ１〜Ｆ３  フューズ
ＩＮ  入力端子
Ｒ１、Ｒ２  抵抗
ＲＡ１〜ＲＡ８  抵抗群
ＲＣ、ＲＢ  抵抗
Ｓ１〜Ｓ３  スイッチ素子（第１スイッチ素子）
Ｘ０〜Ｘ２、Ｙ０〜Ｙ２、Ｚ０〜Ｚ２  信号
【図１】
2012033830.tif 000003
【図２】
2012033830.tif 000004
【図３】
2012033830.tif 000005
【図４】
2012033830.tif 000006
【図５】
2012033830.tif 000007
【図６】
2012033830.tif 000008
【図７】
2012033830.tif 000009