(57)【要約】【課題】テトラエトキシシラン等のシラン系有機材料を用いたプラズマＣＶＤ法によりシリケートガラスを形成した場合でも、シリケートガラスから半導体層へのフッ素の侵入を防止することのできる電気光学装置の製造方法を提供すること。【解決手段】液晶装置の製造方法において、ゲート電極３ｃの形成工程、低濃度不純物導入工程、および高濃度不純物導入工程を行った後、シランガス等のシラン系無機原料を用いたＣＶＤ法により第１絶縁膜４１１を形成する。次に、第１アニール工程において第１絶縁膜４１１をアニールした後、テトラエトキシシラン等のシラン系有機原料を用いたプラズマＣＶＤ法によりシリケートガラスからなる第２絶縁膜４１２を形成する。【選択図】図６
2012209439.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも、
電気光学装置用素子基板の基板本体の一方面側に半導体層を形成する半導体層形成工程と、
前記半導体層の表面側にゲート絶縁層を形成するゲート絶縁層形成工程と、
前記ゲート絶縁層の表面側にゲート電極を形成するゲート電極形成工程と、
前記半導体層において前記ゲート電極と重なる領域に隣接する低濃度領域形成予定領域に対して低濃度の不純物を導入するとともに、前記低濃度領域形成予定領域に対してゲート電極が位置する側とは反対側で隣接する高濃度形成予定領域に高濃度の不純物を導入する不純物導入工程と、
前記ゲート電極の表面側にシラン系無機原料を用いたＣＶＤ法により第１絶縁膜を成膜する第１絶縁膜成膜工程と、
前記第１絶縁膜をアニールする第１アニール工程と、
前記第１絶縁膜の表面側にシラン系有機原料を用いたプラズマＣＶＤ法によりシリケートガラスからなる第２絶縁膜を成膜する第２絶縁膜成膜工程と、
を有することを特徴とする電気光学装置の製造方法。
【請求項２】
前記第１アニール工程におけるアニール温度は１１００±１００℃であることを特徴とする請求項１に記載の電気光学装置の製造方法。
【請求項３】
前記第２絶縁膜成膜工程の後、前記第２絶縁膜をアニールする第２アニール工程を有することを特徴とする請求項１または２に記載の電気光学装置の製造方法。
【請求項４】
前記第２アニール工程におけるアニール温度は９００±５０℃であることを特徴とする請求項３に記載の電気光学装置の製造方法。
【請求項５】
前記不純物導入工程における前記低濃度の不純物のドーズ量は、１．７５×１０13／ｃｍ2から２．２５×１０13／ｃｍ2であることを特徴とする請求項１乃至４の何れか一項に記載の電気光学装置の製造方法。
【請求項６】
前記シラン系無機原料はシランガスであり、
前記シラン系有機原料はテトラエトキシシランであることを特徴とする請求項１乃至５の何れか一項に記載の電気光学装置の製造方法。
【請求項７】
さらに、前記第１絶縁膜成膜工程と前記第２絶縁膜成膜工程との間に、中間絶縁膜を成膜する中間絶縁膜成膜工程を有することを特徴とする請求項１乃至６の何れか一項に記載の電気光学装置の製造方法。
【請求項８】
前記電気光学装置は、液晶装置であることを特徴とする請求項１乃至７の何れか一項に記載の電気光学装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置用基板に電界効果型トランジスターが形成された電気光学装置の製造方法に関するものである。
【背景技術】
【０００２】
液晶装置や有機エレクトロルミネッセンス装置等の電気光学装置で用いられる素子基板には、ＬＤＤ（Lightly Doped Drain）構造の電界効果型トランジスターからなる画素トランジスターが複数形成されており、かかる複数の画素トランジスターを順次オン・オフさせることにより、複数の画素を順次駆動する。
【０００３】
かかる電気光学装置の製造工程では、図１０に示すように、素子基板に半導体層を形成する半導体層形成工程ＳＴ５１を行った後、半導体層の表面側にゲート絶縁層を形成するゲート絶縁層形成工程ＳＴ５２、およびゲート絶縁層の表面側にゲート電極を形成するゲート電極形成工程ＳＴ５３を行う。次に、半導体層においてゲート電極と重なる領域に隣接する低濃度領域形成予定領域に対して低濃度の不純物を導入するとともに（低濃度不純物導入工程ＳＴ５４）、低濃度領域形成予定領域に対してゲート電極が位置する側とは反対側で隣接する高濃度形成予定領域に高濃度の不純物を導入する（高濃度不純物導入工程ＳＴ５５）。次に、テトラエトキシシランを用いたＣＶＤ法によりシリケートガラスからなる層間絶縁膜を形成する層間絶縁膜成膜工程ＳＴ５６を行った後、アニール工程ＳＴ５７（不純物拡散工程）を行い、シリケートガラスからなる層間絶縁膜の改質と半導体層内での不純物の拡散とを行う（特許文献１参照）。かかるシリケートガラスからなる層間絶縁膜は、成膜速度が高いという利点がある。また、シリケートガラスからなる層間絶縁膜では、ゲート電極の角部分に重なる部分が丸みを持つ形状となるため、上層に配線を形成した場合、段差切れが発生しにくいという利点がある。
【０００４】
また、従来技術として、高濃度不純物導入工程の次に、シランガス等のシラン系無機原料を用いたＣＶＤ（Chemical Vapor Deposition）法およびＡｒスパッタリング（High Density Plasma）法により第１絶縁膜を成膜する第１絶縁膜成膜工程と、前記第１絶縁膜の表面側にテトラエトキシシラン等のシラン系有機原料を用いたプラズマＣＶＤ法によりシリケートガラスからなる第２絶縁膜を成膜する第２絶縁膜成膜工程と、前記第２絶縁膜をアニールする第１アニール工程と、を有していることが知られている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１４７８１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
このようにして製造される電気光学装置において、ｎチャネル型の画素トランジスターをオフ状態とするには、通常、ゲートに０Ｖの電圧を印加するが、かかるオフ時のリーク電流を低減するには、画素トランジスターの低濃度領域を形成する際の不純物のドーズ量を比較的大きな値に設定するのが好ましい。例えば、研究段階での評価結果によれば、ドーズ量を１．７５×１０13／ｃｍ2以上に設定することが好ましい。しかしながら、従来の製造方法で電気光学装置を実際の量産設備で製造すると、ドーズ量が１．７５×１０13／ｃｍ2以上になると素子基板に形成した画素トランジスターにおいて、オフリーク電流の高い画素トランジスターの発生率が増大することがある。より具体的には、電気光学装置を実際の量産設備で製造した場合、図１１に示すように、ドーズ量を１．２５×１０13／ｃｍ2から１．７５×１０13／ｃｍ2まで増大させるに伴って、画素トランジスター３０のパネル当りのリーク異常発生個数が低減する傾向にあるが、ドーズ量が２．００×１０13／ｃｍ2以上になると、オフリーク電流の大きく、輝度が高い輝点の画素トランジスターの発生率が増大することがある。このため、従来は、ドーズ量を１．２５×１０13／ｃｍ2程度に抑えざるを得ないという問題点がある。また、不均一なフッ素の混入により、シート抵抗が低くなってしまい、制御できないという問題もある。
【０００７】
かかる問題点について鋭意検討した結果、上記問題点の原因は、半導体層へのフッ素の侵入に起因するという知見を得た。すなわち、絶縁膜を形成する成膜室をＣＦ4、ＮＦ3、Ｃ2Ｆ6等のフッ素系ガスによってクリーニングした後、素子基板上に絶縁膜を形成すると、クリーニングの際に成膜室の壁面等に残っていた微量のフッ素が絶縁膜中に混入し、かかるフッ素が半導体層に侵入して、ドーズ量を高く設定した場合にオフリーク電流を増大させるのである。特に、テトラエトキシシラン等のシラン系有機原料を用いた成膜室では、シランガス等のシラン系無機原料を用いる成膜室より、パーティクルが発生しやすいため、クリーニングの際、成膜室の壁面等にフッ素が残留しやすい。また、成膜室をクリーニングする頻度も高い。かといって、ドーズ量を大きく設定することを目的に、クリーニング後、多大な手間と長い時間とをかけて成膜室からフッ素を完全にパージするという方策では、生産性が著しく低下するとともに、フッ素に起因する不具合の発生を完全に防止できないという問題点がある。
【０００８】
また、上記従来技術において、テトラエトキシシラン等のシラン系有機原料を用いたプラズマＣＶＤ法によりシリケートガラスからなる第２絶縁膜を成膜する第２絶縁膜成膜工程と、第２絶縁膜をアニールする第１アニール工程とを行なうと、フッ素が拡散し、半導体層内へ混入した場合は、リーク異常発生率を制御することが非常に困難である。フッ素が混入した半導体層では、見かけ上、ｎ型に働き、リンの低濃度不純物導入量（ドーズ量）によるシート抵抗依存性が小さくなる。そうなることで、相反する挙動を示す２種類のリーク異常が発生し易くなり、高輝度化が進む製品においてＴＮ液晶では輝点（ＶＡ液晶では黒点）発生の問題が生じる。以降、この不良発生を輝点と呼ぶ。
【０００９】
上記２種類のリーク異常は、相対的に低濃度不純物導入量（シート抵抗が高い）が少なくなると増加する第１モードと、低濃度不純物導入量が多くなると増加する第２モードとが考えられ、ゲート電位０Ｖにおいては、上記第１モードは他の画素に比べて暗めの輝度を持つ輝点であり、パネル当りの発生個数は比較的多い特徴を持つ。また、第２モードは明るめの輝度を持つ輝点であり、発生個数は比較的少ない特徴を持つことが確認されている。
【００１０】
しかし、最適な低濃度不純物導入量（ドーズ量）が存在するものの、混入するフッ素量の分布がばらつくことで、各画素のシート抵抗もばらつくことになる結果、最適なドーズ量であっても面内画素のリークバラツキ異常が発生するという問題がある。
【００１１】
以上の問題点に鑑みて、本発明の課題は、テトラエトキシシラン等のシラン系有機材料を用いたプラズマＣＶＤ法によりシリケートガラスを形成した場合でも、シリケートガラスから半導体層へのフッ素の侵入を抑制することのできる電気光学装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明に係る電気光学装置の製造方法は、少なくとも、電気光学装置用素子基板の基板本体の一方面側に半導体層を形成する半導体層形成工程と、前記半導体層の表面側にゲート絶縁層を形成するゲート絶縁層形成工程と、前記ゲート絶縁層の表面側にゲート電極を形成するゲート電極形成工程と、前記半導体層において前記ゲート電極と重なる領域に隣接する低濃度領域形成予定領域に対して低濃度の不純物を導入するとともに、前記低濃度領域形成予定領域に対してゲート電極が位置する側とは反対側で隣接する高濃度形成予定領域に高濃度の不純物を導入する不純物導入工程と、前記ゲート電極の表面側にシランガス等のシラン系無機原料を用いたＣＶＤ（Chemical Vapor Deposition）法（化学気相成長法）により第１絶縁膜を成膜する第１絶縁膜成膜工程と、前記第１絶縁膜をアニールする第１アニール工程と、前記第１絶縁膜の表面側にテトラエトキシシラン等のシラン系有機原料を用いたプラズマＣＶＤ法によりシリケートガラスからなる第２絶縁膜を成膜する第２絶縁膜成膜工程と、を有することを特徴とする。
【００１３】
本発明では、不純物導入工程を行った後、第１絶縁膜成膜工程において第１絶縁膜を形成し、その後、第１アニール工程において第１絶縁膜をアニールする。ここで、第１絶縁膜は、シランガス等のシラン系無機原料を用いたＣＶＤ法により形成した絶縁膜であるため、フッ素が含まれていないか、含まれている場合でも極めて少ない。また、第１アニール工程において第１絶縁膜をアニールすると、半導体層の活性化が進み、さらに第１絶縁膜が改質されてフッ素が侵入しにくい膜となる。従って、第１アニール工程の後、テトラエトキシシラン等のシラン系有機原料を用いたプラズマＣＶＤ法によりシリケートガラスからなる第２絶縁膜を形成した際、成膜室のクリーニングに起因するフッ素を第２絶縁膜が含んでいる場合でも、第１絶縁膜がバリアーとして機能するので、第２絶縁膜に含まれていたフッ素は半導体層に到達しない。それ故、電界効果型トランジスター（電極トランジスター）のオフリーク特性が向上する。また、本発明によれば、シリケートガラスに起因するフッ素の問題が解消されたので、シリケートガラスの特徴を活かすことができる。すなわち、シリケートガラスからなる第２絶縁膜は、成膜速度が高いという利点を有するとともに、下層側の角部分に重なる部分が丸みを持つ形状となるため、上層に配線を形成した場合に段差切れや配線ショートが発生しにくいという利点を有しており、本発明によれば、かかる利点を活かすことができる。
【００１４】
本発明において、前記第１アニール工程におけるアニール温度は１１００±１００℃であることが好ましい。かかる温度条件であれば、半導体層に導入した不純物を半導体層の内部で拡散させることができるので、かかる拡散のためのアニール（活性化工程）を別途、行う必要がない。
【００１５】
本発明において、前記第２絶縁膜成膜工程の後、前記第２絶縁膜をアニールする第２アニール工程を有することが好ましい。かかる構成によれば、第２絶縁膜を改質することができる。従って、第１絶縁膜と第２絶縁膜とにおいてエッチング速度の面内均一性を同等とすることができるので、第１絶縁膜と第２絶縁膜とを貫通するコンタクトホールを形成する際のエッチングを安定して行うことができる。
【００１６】
本発明において、前記第２アニール工程におけるアニール温度は、例えば９００±５０℃である。
【００１７】
本発明において、前記不純物導入工程における前記低濃度の不純物のドーズ量は、１．７５×１０13／ｃｍ2から２．２５×１０13／ｃｍ2であることが好ましい。特に、前記低濃度の不純物のドーズ量は、２．００×１０13／ｃｍ2であることが好ましい。かかる構成によれば、電界効果型トランジスター（画素トランジスター）のオフリーク特性をさらに向上することができる。
【００１８】
本発明においては、さらに、前記第１絶縁膜成膜工程と前記第２絶縁膜成膜工程との間に中間絶縁膜を成膜する中間絶縁膜成膜工程を行ってもよい。
【００１９】
本発明に係る電気光学装置の製造方法は、液晶装置の製造方法として利用することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明を適用した液晶装置（電気光学装置）の電気的構成を示すブロック図である。
【図２】本発明を適用した液晶装置に用いた液晶パネルの説明図である。
【図３】本発明を適用した液晶装置の画素の説明図である。
【図４】本発明を適用した液晶装置の製造工程の要部を示す説明図である。
【図５】本発明を適用した液晶装置の製造工程の要部を示す工程断面図である。
【図６】本発明を適用した液晶装置の製造工程の要部を示す工程断面図である。
【図７】本発明に係る液晶装置の製造方法によって画素トランジスターのリーク異常発生率が低減する様子を示す説明図である。
【図８】本発明に係る液晶装置の製造方法において第１アニール工程の時間を変えた場合に画素トランジスターのリーク異常発生率が変化する様子を低濃度不純物導入工程でのドーズ量との関係で示す説明図である。
【図９】本発明を適用した液晶装置を用いた投射型表示装置の概略構成図である。
【図１０】従来の液晶装置の製造工程の要部を示す説明図である。
【図１１】従来の液晶装置のリーク異常発生率を低濃度不純物導入工程でのドーズ量との関係で示す説明図である。
【発明を実施するための形態】
【００２１】
図面を参照して、本発明の実施の形態を説明する。以下に説明する形態では、各種の電気光学装置の製造方法のうち、液晶装置の製造方法に本発明を適用した場合を説明する。なお、以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また、電界効果型トランジスターを流れる電流の方向が反転する場合、ソースとドレインとが入れ替わるが、以下の説明では、便宜上、画素電極が接続されている側をドレインとし、データ線が接続されている側をソースとして説明する。また、素子基板に形成される層を説明する際、上層側あるいは表面側とは素子基板の基板本体が位置する側とは反対側（対向基板が位置する側）を意味し、下層側とは素子基板の基板本体が位置する側を意味する。
【００２２】
［液晶装置への適用例］
（全体構成）
図１は、本発明を適用した液晶装置（電気光学装置）の電気的構成を示すブロック図である。なお、図１は、あくまで電気的な構成を示すブロック図であるため、容量線等が延在している方向等、レイアウトについては模式的に示してある。
【００２３】
図１において、本形態の液晶装置１００は、ＴＮ（Twisted Nematic）モードやＶＡ（Vertical Alignment）モードの液晶パネル１００ｐを有しており、液晶パネル１００ｐは、その中央領域に複数の画素１００ａがマトリクス状に配列された画像表示領域１０ａ（画素領域）を備えている。液晶パネル１００ｐにおいて、後述する素子基板１０（図２等を参照）では、画像表示領域１０ａの内側で複数本のデータ線６ａおよび複数本の走査線８ａが縦横に延びており、それらの交点に対応する位置に画素１００ａが構成されている。複数の画素１００ａの各々には、電界効果型トランジスターからなる画素トランジスター３０、および後述する画素電極９ａが形成されている。画素トランジスター３０のソースにはデータ線６ａが電気的に接続され、画素トランジスター３０のゲートには走査線８ａが電気的に接続され、画素トランジスター３０のドレインには、画素電極９ａが電気的に接続されている。
【００２４】
素子基板１０において、画像表示領域１０ａより外周側には走査線駆動回路１０４やデータ線駆動回路１０１が設けられている。データ線駆動回路１０１は各データ線６ａに電気的に接続しており、画像処理回路から供給される画像信号を各データ線６ａに順次供給する。走査線駆動回路１０４は、各走査線８ａに電気的に接続しており、走査信号を各走査線８ａに順次供給する。
【００２５】
各画素１００ａにおいて、画素電極９ａは、後述する対向基板２０（図２等を参照）に形成された共通電極と液晶層を介して対向し、液晶容量５０ａを構成している。また、各画素１００ａには、液晶容量５０ａで保持される画像信号の変動を防ぐために、液晶容量５０ａと並列に蓄積容量５５が付加されている。本形態では、蓄積容量５５を構成するために、複数の画素１００ａに跨る容量線５ｂが形成されている。本形態において、容量線５ｂは、共通電位Ｖcomが印加された共通電位線６ｔに導通している。
【００２６】
（液晶パネル１００ｐの構成）
図２は、本発明を適用した液晶装置１００に用いた液晶パネル１００ｐの説明図であり、図２（ａ）、（ｂ）は各々、液晶パネル１００ｐを各構成要素と共に対向基板の側から見た平面図、およびそのＨ−Ｈ′断面図である。
【００２７】
図２（ａ）、（ｂ）に示すように、液晶パネル１００ｐでは、素子基板１０と対向基板２０とが所定の隙間を介してシール材１０７によって貼り合わされており、シール材１０７は対向基板２０の外縁に沿うように枠状に設けられている。シール材１０７は、光硬化樹脂や熱硬化性樹脂等からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材１０７ａが配合されている。
【００２８】
かかる構成の液晶パネル１００ｐにおいて、素子基板１０および対向基板２０はいずれも四角形であり、液晶パネル１００ｐの略中央には、図１を参照して説明した画像表示領域１０ａが四角形の領域として設けられている。かかる形状に対応して、シール材１０７も略四角形に設けられ、シール材１０７の内周縁と画像表示領域１０ａの外周縁との間には、略四角形の周辺領域１０ｂが額縁状に設けられている。素子基板１０において、画像表示領域１０ａの外側では、素子基板１０の一辺に沿ってデータ線駆動回路１０１および複数の端子１０２が形成されており、この一辺に隣接する他の辺に沿って走査線駆動回路１０４が形成されている。なお、端子１０２には、フレキシブル配線基板（図示せず）が接続されており、素子基板１０には、フレキシブル配線基板を介して各種電位や各種信号が入力される。
【００２９】
詳しくは後述するが、素子基板１０の一方面１０ｓおよび他方面１０ｔのうち、一方面１０ｓ側の画像表示領域１０ａには、図１を参照して説明した画素トランジスター３０、および画素トランジスター３０に電気的に接続する画素電極９ａがマトリクス状に形成されており、かかる画素電極９ａの上層側には配向膜１６が形成されている。
【００３０】
また、素子基板１０の一方面１０ｓ側において、周辺領域１０ｂには、画素電極９ａと同時形成されたダミー画素電極９ｂ（図２（ｂ）参照）が形成されている。ダミー画素電極９ｂについては、ダミーの画素トランジスターと電気的に接続された構成、ダミーの画素トランジスターが設けられずに配線に直接、電気的に接続された構成、あるいは電位が印加されていないフロート状態にある構成が採用される。かかるダミー画素電極９ｂは、素子基板１０において配向膜１６が形成される面を研磨により平坦化する際、画像表示領域１０ａと周辺領域１０ｂとの高さ位置を圧縮し、配向膜１６が形成される面を平坦面にするのに寄与する。また、ダミー画素電極９ｂを所定の電位に設定すれば、画像表示領域１０ａの外周側端部での液晶分子の配向の乱れを防止することができる。
【００３１】
対向基板２０において素子基板１０と対向する一方面側には共通電極２１が形成されており、共通電極２１の上層には配向膜２６が形成されている。共通電極２１は、対向基板２０の略全面あるいは複数の帯状電極として複数の画素１００ａに跨って形成されている。また、対向基板２０において素子基板１０と対向する一方面側には、共通電極２１の下層側に遮光層２９が形成されている。本形態において、遮光層２９は、画像表示領域１０ａの外周縁に沿って延在する額縁部分２９ａとして形成されており、額縁部分２９ａは、見切りとして機能する。ここで、額縁部分２９ａの外周縁は、シール材１０７の内周縁との間に隙間を隔てた位置にあり、額縁部分２９ａとシール材１０７とは重なっていない。なお、対向基板２０において、遮光層２９は、隣り合う画素電極９ａにより挟まれた画素間領域１０ｆと重なる領域等にブラックマトリクス部分２９ｂとしても形成されている。
【００３２】
液晶パネル１００ｐにおいて、シール材１０７より外側には、対向基板２０の一方面側（素子基板１０と対向する面側）の角部分に、基板間導通用電極２５ｔが形成されており、素子基板１０の一方面側（対向基板２０と対向する面側）には、対向基板２０の角部分（基板間導通用電極２５ｔ）と対向する位置に基板間導通用電極８ｔが形成されている。基板間導通用電極８ｔは、共通電位Ｖcomが印加された共通電位線６ｔに導通しており、共通電位線６ｔは、端子１０２のうち、共通電位印加用の端子１０２ａに導通している。基板間導通用電極８ｔと基板間導通用電極２５ｔとの間には、導電粒子を含んだ基板間導通材１０９が配置されており、対向基板２０の共通電極２１は、基板間導通用電極８ｔ、基板間導通材１０９および基板間導通用電極２５ｔを介して、素子基板１０側に電気的に接続されている。このため、共通電極２１は、素子基板１０の側から共通電位Ｖcomが印加されている。シール材１０７は、略同一の幅寸法をもって対向基板２０の外周縁に沿って設けられている。このため、シール材１０７は、略四角形である。但し、シール材１０７は、対向基板２０の角部分と重なる領域では基板間導通用電極８ｔ、２５ｔを避けて内側を通るように設けられており、シール材１０７の角部分は略円弧状である。
【００３３】
かかる構成の液晶装置１００において、画素電極９ａおよび共通電極２１をＩＴＯ（Indium Tin Oxide）膜やＩＺＯ（Indium Zinc Oxide）膜等の透光性導電膜により形成すると、透過型の液晶装置を構成することができる。これに対して、画素電極９ａおよび共通電極２１のうち、例えば、共通電極２１を透光性導電膜により形成し、画素電極９ａをアルミニウム膜等の反射性導電膜により形成すると、反射型の液晶装置を構成することができる。液晶装置１００が反射型である場合、素子基板１０および対向基板２０のうち、対向基板２０の側から入射した光が素子基板１０で反射して出射される間に変調されて画像を表示する。液晶装置１００が透過型である場合、素子基板１０および対向基板２０のうち、例えば、対向基板２０の側から入射した光が素子基板１０を透過して出射される間に変調されて画像を表示する。
【００３４】
液晶装置１００は、モバイルコンピューター、携帯電話機等といった電子機器のカラー表示装置として用いることができ、この場合、対向基板２０あるいは素子基板１０には、カラーフィルター（図示せず）が形成される。また、液晶装置１００では、使用する液晶層５０の種類や、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板等が液晶パネル１００ｐに対して所定の向きに配置される。さらに、液晶装置１００は、後述する投射型表示装置（液晶プロジェクター）において、ＲＧＢ用のライトバルブとして用いることができる。この場合、ＲＧＢ用の各液晶装置１００の各々には、ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになるので、カラーフィルターは形成されない。
【００３５】
本形態において、液晶装置１００が、後述する投射型表示装置においてＲＧＢ用のライトバルブとして用いられる透過型の液晶装置であって、対向基板２０から入射した光が素子基板１０を透過して出射される場合を中心に説明する。また、本形態において、液晶装置１００は、液晶層５０として、誘電異方性が負のネマチック液晶化合物を用いたＶＡモードの液晶パネル１００ｐを備えている場合を中心に説明する。
【００３６】
（画素の具体的構成）
図３は、本発明を適用した液晶装置１００の画素の説明図であり、図３（ａ）、（ｂ）は各々、素子基板１０において隣り合う画素の平面図、および図３（ａ）のＦ−Ｆ′線に相当する位置で液晶装置１００を切断したときの断面図である。なお、図３（ａ）では、各領域を以下の線
走査線８ａ＝太い実線
半導体層１ａ＝細くて短い点線
データ線６ａおよび中継電極６ｂ＝一点鎖線
容量線５ｂ＝二点鎖線
ドレイン電極（容量電極層）４ａ＝細い実線
画素電極９ａ＝太くて短い破線
ゲート電極３ａ＝細くて長い破線
で表してある。
【００３７】
図３（ａ）に示すように、素子基板１０上には、複数の画素１００ａの各々に矩形状の画素電極９ａが形成されており、隣り合う画素電極９ａにより挟まれた縦横の画素間領域１０ｆと重なる領域に沿ってデータ線６ａおよび走査線８ａが形成されている。より具体的には、画素間領域１０ｆのうち、第１方向Ｙに延在する第１画素間領域１０ｇと重なる領域に沿って走査線８ａが延在し、第１方向Ｙと交差する第２方向Ｘに沿って延在する第２画素間領域１０ｈと重なる領域に沿ってデータ線６ａが延在している。データ線６ａおよび走査線８ａは各々、直線的に延びており、データ線６ａと走査線８ａとが交差する領域に対応して、電界効果型トランジスターからなる画素トランジスター３０が形成されている。また、素子基板１０上には、走査線８ａと重なるように、図１を参照して説明した容量線５ｂ（容量電極層）が形成されている。
【００３８】
図３（ａ）、（ｂ）に示すように、素子基板１０は、石英基板やガラス基板等の透光性の基板本体１０ｗの液晶層５０側の表面（一方面１０ｓ側）に形成された画素電極９ａ、画素トランジスター３０、および配向膜１６を主体として構成されており、対向基板２０は、石英基板やガラス基板等の透光性の基板本体２０ｗ、その液晶層５０側の表面（素子基板１０と対向する一方面側）に形成された共通電極２１、および配向膜２６を主体として構成されている。
【００３９】
素子基板１０において、基板本体１０ｗの一方面側には、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属膜化合物等の導電膜からなる走査線８ａが形成されている。本形態において、走査線８ａは、タングステンシリサイド（ＷＳｉ）等の遮光性導電膜から構成されており、画素トランジスター３０に対する遮光膜としても機能している。本形態において、走査線８ａは、厚さが２００ｎｍ程度のタングステンシリサイドからなる。なお、基板本体１０ｗと走査線８ａとの間には、シリコン酸化膜等の絶縁膜が設けられることもある。
【００４０】
基板本体１０ｗの一方面１０ｓ側において、走査線８ａの上層側には、シリコン化合物からなる絶縁膜１２が形成されており、かかる絶縁膜１２の表面に、半導体層１ａを備えた画素トランジスター３０が形成されている。本形態において、絶縁膜１２は、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリコン酸化膜（シリケートガラスも含む。）や、シリコン窒化膜からなる。かかる絶縁膜１２は、シランガス（ＳｉＨ4）、２塩化シラン（ＳｉＣｌ2Ｈ2）、ＴＥＯＳ（テトラエトキシシラン／テトラ・エチル・オルソ・シリケート／Ｓｉ（ＯＣ2Ｈ5）4）、ＴＥＢ（テトラ・エチル・ボートレート）、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）等を用いた常圧ＣＶＤ法、減圧ＣＶＤ法、あるいはプラズマＣＶＤ等により形成される。絶縁膜１２の膜厚は、例えば約５００〜２０００ｎｍ程度である。
【００４１】
本形態において、絶縁膜１２は、高密度プラズマ源を利用した高密度プラズマＣＶＤ法により形成したシリコン酸化膜１２１と、温度が７００〜９００℃の高温条件での減圧ＣＶＤ法により形成したシリコン酸化膜１２２との２層構造を有している。シリコン酸化膜１２１を成膜する際の原料ガスは、シランガス（ＳｉＨ4）と酸素ガス（Ｏ2）との混合ガスであり、シリコン酸化膜１２２を成膜する際の原料ガスは、シランガス（ＳｉＨ4）と亜酸化窒素ガス（Ｎ2Ｏ）との混合ガスである。
【００４２】
画素トランジスター３０は、データ線６ａの延在方向に長辺方向を向けた半導体層１ａと、半導体層１ａの長さ方向と直交する方向に延在して半導体層１ａの長さ方向の中央部分に重なるゲート電極３ａとを備えている。また、画素トランジスター３０は、半導体層１ａとゲート電極３ａとの間に透光性のゲート絶縁層２を有している。半導体層１ａは、ゲート電極３ａに対してゲート絶縁層２を介して対向するチャネル領域１ｇを備えているとともに、チャネル領域１ｇの両側にソース領域１ｂおよびドレイン領域１ｃを備えている。本形態において、画素トランジスター３０は、ＬＤＤ構造を有している。従って、ソース領域１ｂおよびドレイン領域１ｃは各々、チャネル領域１ｇの両側に低濃度領域１ｂ1、１ｃ1を備え、低濃度領域１ｂ1、１ｃ1に対してチャネル領域１ｇとは反対側で隣接する領域に高濃度領域１ｂ2、１ｃ2を備えている。
【００４３】
半導体層１ａは、ポリシリコン膜（多結晶シリコン膜）等によって構成されている。ゲート絶縁層２は、半導体層１ａを熱酸化したシリコン酸化膜からなる第１ゲート絶縁層２ａと、温度が７００〜９００℃の高温条件での減圧ＣＶＤ法により形成されたシリコン酸化膜からなる第２ゲート絶縁層２ｂとの２層構造からなる。第２ゲート絶縁層２ｂを成膜する際の原料ガスは、シランガス（ＳｉＨ4）と亜酸化窒素ガス（Ｎ2Ｏ）との混合ガスである。
【００４４】
ゲート電極３ａは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属膜化合物等の導電膜からなり、半導体層１ａの両側において、ゲート絶縁層２および絶縁膜１２を貫通するコンタクトホール１２ａを介して走査線８ａに導通している。本形態において、ゲート電極３ａは、膜厚が１００ｎｍ程度の導電性のポリシリコン膜３ａ1と、膜厚が１００ｎｍ程度のタングステンシリサイド膜３ａ2との２層構造を有している。
【００４５】
なお、半導体層１ａを長辺方向が走査線８ａの延在方向に向くように形成する一方、ゲート電極３ａを長辺方向がデータ線６ａの延在方向に向くように形成してもよい。また、本形態では、液晶装置１００を透過した後の光が他の部材で反射した際、かかる反射光が半導体層１ａに入射して画素トランジスター３０で光電流に起因する誤動作が発生することを防止することを目的に、走査線８ａを遮光膜により形成してある。但し、走査線をゲート絶縁層２の上層に形成し、その一部をゲート電極３ａとしてもよい。この場合、図３に示す走査線８ａは、遮光のみを目的として形成されることになる。
【００４６】
ゲート電極３ａの上層側には、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリコン酸化膜等からなる透光性の層間絶縁膜４１が形成されている。本形態において、層間絶縁膜４１は、高密度プラズマ源を利用した高密度プラズマＣＶＤ法により形成したシリコン酸化膜からなる第１絶縁膜４１１と、テトラエトキシシランと酸素ガスとを用いたプラズマＣＶＤ法等により形成したシリケートガラスからなる第２絶縁膜４１２との２層構造を有している。第１絶縁膜４１１を成膜する際の原料ガスは、シランガス（ＳｉＨ4）と酸素ガス（Ｏ2）との混合ガスである。なお、第２絶縁膜４１２を形成するにあたっては、テトラエトキシシランとオゾン（Ｏ3）ガスとを用いた常圧ＣＶＤを用いてもよい。本形態において、第１絶縁膜４１１の厚さは３００ｎｍ程度であり、第２絶縁膜４１２の厚さは１００ｎｍ程度である。
【００４７】
層間絶縁膜４１の上層には、ドレイン電極４ａが形成されている。ドレイン電極４ａは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属膜化合物等の導電膜からなる。本形態において、ドレイン電極４ａは、膜厚が１００ｎｍ程度のＴｉＮ膜からなる。ドレイン電極４ａは、半導体層１ａのドレイン領域１ｃ（画素電極側ソースドレイン領域）と一部が重なるように形成されており、層間絶縁膜４１およびゲート絶縁層２を貫通するコンタクトホール７ｃを介してドレイン領域１ｃに導通している。
【００４８】
ドレイン電極４ａの上層側には透光性の誘電体層４２が形成されており、かかる誘電体層４２の上層側には容量線５ｂが形成されている。誘電体層４２としては、シリコン酸化膜やシリコン窒化膜等のシリコン化合物を用いることができる他、アルミニウム酸化膜、チタン酸化膜、タンタル酸化膜、ニオブ酸化膜、ハフニウム酸化膜、ランタン酸化膜、ジルコニウム酸化膜等の高誘電率の誘電体層を用いることができる。容量線５ｂは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属膜化合物等の導電膜からなる。本形態において、容量線５ｂは、膜厚が１００ｎｍ程度のＴｉＮ膜と、膜厚が２００ｎｍ程度のＡｌ膜と、膜厚が１００ｎｍ程度のＴｉＮ膜との３層構造を有している。ここで、容量線５ｂは、誘電体層４２を介してドレイン電極４ａと重なっており、蓄積容量５５を構成している。
【００４９】
容量線５ｂの上層側には層間絶縁膜４３が形成されており、かかる層間絶縁膜４３の上層側には、データ線６ａと中継電極６ｂとが同一の導電膜により形成されている。層間絶縁膜４３は、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリコン酸化膜や、シリコン窒化膜からなり、常圧ＣＶＤ法、減圧ＣＶＤ法、あるいはプラズマＣＶＤ等により形成される。データ線６ａと中継電極６ｂは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属膜化合物等の導電膜からなる。本形態において、データ線６ａおよび中継電極６ｂは、膜厚が２０ｎｍのチタン（Ｔｉ）膜、膜厚が５０ｎｍの窒化チタン（ＴｉＮ）膜、膜厚が３５０ｎｍのアルミニウム（Ａｌ）膜、膜厚が１５０ｎｍのＴｉＮ膜をこの順に積層してなる４層構造を有している。データ線６ａは、層間絶縁膜４３、誘電体層４２、層間絶縁膜４１およびゲート絶縁層２を貫通するコンタクトホール７ａを介してソース領域１ｂ（データ線側ソースドレイン領域）に導通している。中継電極６ｂは、層間絶縁膜４３および誘電体層４２を貫通するコンタクトホール７ｂを介してドレイン電極４ａに導通している。
【００５０】
データ線６ａおよび中継電極６ｂの上層側にはシリコン酸化膜等からなる透光性の層間絶縁膜４４が形成されており、かかる層間絶縁膜４４の上層側には、ＩＴＯ（Indium Tin Oxide）膜等の透光性導電膜からなる画素電極９ａが形成されている。層間絶縁膜４４は、例えば、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリコン酸化膜や、シリコン窒化膜からなり、常圧ＣＶＤ法、減圧ＣＶＤ法、あるいはプラズマＣＶＤ等により形成される。本形態において、層間絶縁膜４４は、テトラエトキシシランと酸素ガスとを用いたプラズマＣＶＤ法等により形成したシリコン酸化膜と、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のドープトシリケートガラス膜との２層構造からなる。画素電極９ａは、中継電極６ｂと部分的に重なっており、層間絶縁膜４４を貫通するコンタクトホール７ｄを介して中継電極６ｂに導通している。層間絶縁膜４４の表面は平坦面になっており、かかる平坦面上に画素電極９ａが形成されている。
【００５１】
画素電極９ａの表面には配向膜１６が形成されている。配向膜１６は、ポリイミド等の樹脂膜、あるいはシリコン酸化膜等の斜方蒸着膜からなる。本形態において、配向膜１６は、ＳｉＯX（ｘ＜２）、ＳｉＯ2、ＴｉＯ2、ＭｇＯ、Ａｌ2Ｏ3、Ｉｎ2Ｏ3、Ｓｂ2Ｏ3、Ｔａ2Ｏ5等の斜方蒸着膜からなる無機配向膜（垂直配向膜）である。配向膜１６と画素電極９ａとの層間にはシリコン酸化膜やシリコン窒化膜等の透光性の保護膜１７が形成され、かかる保護膜１７によって、画素電極９ａの間に形成された凹部が埋められている。かかる構成によれば、配向膜１６を平坦面に形成することができる。
【００５２】
対向基板２０では、石英基板やガラス基板等の透光性の基板本体２０ｗの液晶層５０側の表面（素子基板１０に対向する側の面）に、遮光層２９、およびＩＴＯ膜等の透光性導電膜からなる共通電極２１が形成されており、かかる共通電極２１を覆うように配向膜２６が形成されている。配向膜２６は、配向膜１６と同様、ポリイミド等の樹脂膜、あるいはシリコン酸化膜等の斜方蒸着膜からなる。本形態において、配向膜２６は、ＳｉＯX（ｘ＜２）、ＳｉＯ2、ＴｉＯ2、ＭｇＯ、Ａｌ2Ｏ3、Ｉｎ2Ｏ3、Ｓｂ2Ｏ3、Ｔａ2Ｏ5等の斜方蒸着膜からなる無機配向膜（垂直配向膜）である。なお、配向膜２６と共通電極２１との層間にシリコン酸化膜やシリコン窒化膜等の保護膜を形成することもある。かかる配向膜１６、２６は、液晶層５０に用いた誘電異方性が負のネマチック液晶化合物を垂直配向させ、液晶パネル１００ｐは、ノーマリブラックのＶＡモードとして動作する。
【００５３】
なお、図１および図２を参照して説明したデータ線駆動回路１０１および走査線駆動回路１０４には、ｎチャネル型の駆動用トランジスターとｐチャネル型の駆動用トランジスターとを備えた相補型トランジスター回路等が構成されている。ここで、駆動用トランジスターは、画素トランジスター３０の製造工程の一部を利用して形成されたものである。このため、素子基板１０においてデータ線駆動回路１０１および走査線駆動回路１０４が形成されている領域も、図３（ｂ）に示す断面構成と略同様な断面構成を有している。
【００５４】
（液晶装置１００の製造方法）
図４は、本発明を適用した液晶装置１００の製造工程の要部を示す説明図である。図５および図６は、本発明を適用した液晶装置１００の製造工程の要部を示す工程断面図である。なお、以下に説明する工程は、素子基板１０を多数取りできる大型基板の状態で行われるが、以下の説明では、サイズにかかわらず、素子基板１０として説明する。また、以下の説明では、画素トランジスター３０をｎチャネル型の電界効果型トランジスターとして形成する場合を例示する。
【００５５】
本形態の液晶装置１００の製造工程のうち、素子基板１０を形成する工程では、図４、図５および図６に示す各工程を行う。具体的には、まず、図５（ａ）に示すように、走査線８ａおよび絶縁膜１２を形成した後、半導体層形成工程ＳＴ１では、絶縁膜１２の表面側に島状のポリシリコン膜からなる半導体層１ａを形成する。かかる半導体層１ａを形成するにあたっては、まず、絶縁膜１２の表面に約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）によって、約５０〜２００ｎｍの厚さ、好ましくは約１００ｎｍの厚さのアモルファスシリコン膜を成膜する。次に、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間、好ましくは４〜６時間の熱処理を施すことにより、ポリシリコン膜を固相成長させる。固相成長させる方法としては、ＲＴＡを使ったアニール処理でもよいし、エキシマレーザ等を用いたレーザーアニールでもよい。その後、フォトリソグラフィー工程およびエッチング工程によりポリシリコン膜をパターニングして島状の半導体層１ａを形成する。
【００５６】
次に、図５（ｂ）に示すゲート絶縁層形成工程ＳＴ２では、半導体層１ａの表面側に厚さが約２０〜１５０ｎｍ、好ましくは約３０〜１００ｎｍのゲート絶縁層２を形成する。本形態では、半導体層１ａを約９００〜１３００℃の温度、好ましくは約１０００℃の温度により熱酸化して第１ゲート絶縁層２ａを形成した後、温度が７００〜９００℃の高温条件での減圧ＣＶＤ法により、第２ゲート絶緑層２ｂを形成する。第２ゲート絶緑層２ｂを成膜する際の原料ガスは、シランガス（ＳｉＨ4）と亜酸化窒素ガス（Ｎ2Ｏ）との混合ガスである。
【００５７】
次に、図５（ｃ）に示すように、コンタクトホール形成工程において、反応性イオンエッチングや反応性イオンビームエッチング等のドライエッチングにより、ゲート絶縁層２および絶縁膜１２を貫通するコンタクトホール１２ａを形成した後、ゲート電極形成工程ＳＴ３において、ゲート電極３ａを形成する。本形態では、ドープトシリコン膜およびタングステンシリサイド膜を順次成膜した後、パターニングし、ポリシリコン膜３ａ1とタングステンシリサイド膜３ａ2との２層構造を有するゲート電極３ａを形成する。なお、ゲート電極３ａを形成する前に、半導体層１ａのチャネル領域に対して、イオン注入等により不純物を注入するチャネルドープを行うこともある。
【００５８】
次に、図５（ｄ）、（ｅ）示す不純物導入工程を行う。かかる不純物導入工程においては、まず、図５（ｄ）に示す低濃度不純物導入工程において、半導体層１ａのうち、ゲート電極３ａと重なるチャネル予定領域（図３（ｂ）に示すチャネル領域１ｇの形成予定領域）に隣接する第１領域１ｄ1、１ｅ1（図３（ｂ）に示す低濃度領域１ｂ1、１ｃ1の形成領域）にリンイオン等のｎ型の不純物を少ないドーズ量で導入する。本形態では、図３（ｂ）に示すソース領域１ｂおよびドレイン領域１ｃの形成予定領域全体にリンイオン等のｎ型の不純物を少ないドーズ量で導入する。その際の不純物のドーズ量は、例えば１．７５〜２．２５×１０13／ｃｍ2である。かかる低濃度不純物導入工程ＳＴ４においては、ゲート電極３ａをマスクとして不純物を導入する。従って、第１領域１ｄ1、１ｅ1は、ゲート電極３ａに対して自己整合的に設定される。なお、不純物が導入されなかった領域がチャネル領域１ｇとなる。
【００５９】
次に、図５（ｅ）に示す高濃度不純物導入工程ＳＴ５において、ゲート電極３ａを広めに覆うマスク９０を形成し、この状態で、半導体層１ａのうち、チャネル予定領域から離間した第２領域１ｄ2、１ｅ2に対してリンイオン等のｎ型の不純物を多いドーズ量で導入する。その際の不純物のドーズ量は、例えば１×１０15／ｃｍ2である。なお、低濃度不純物導入工程と高濃度不純物導入工程の順序は逆であってもよい。また、不純物を導入した後、イオン注入によって発生した半導体層１ａおよびゲート絶縁層２の結晶欠陥を修復させるために低温アニールを実施することもある。かかる低温アニールは、例えば、温度が６５０〜９５０℃でアニール時間が約３０〜９０分程度であり、不純物の拡散には不十分な温度であるが、半導体層１ａの格子欠陥の修復等には十分な条件である。
【００６０】
次に、図６（ａ）〜（ｄ）に示す層間絶縁膜４１の形成工程を行う。かかる層間絶縁膜４１の形成工程では、まず、図６（ａ）に示す第１絶縁膜成膜工程ＳＴ６において、高密度プラズマ源を利用した高密度プラズマＣＶＤ法により、厚さが３００ｎｍ程度のシリコン酸化膜からなる第１絶縁膜４１１を形成する。第１絶縁膜４１１を成膜する際の原料ガスは、シランガス（ＳｉＨ4）と酸素ガス（Ｏ2）との混合ガスである。かかる高密度プラズマＣＶＤ法では、アルゴン（Ａｒ）ガスを流しながら、プラズマを発生させるため、シリコン酸化膜を形成すると同時に、シリコン酸化膜がスパッタエッチングされる。このため、角部分のエッチングの速度が速いので、順テーパー形状となるので、上層側に第２絶縁膜４１２を形成する際の段差被覆性が高い。
【００６１】
また、第１絶縁膜４１１の成膜は、１００〜３００℃と低い温度での成膜であり、次に熱履歴を高める為に不純物の活性化に対して低温アニール（７００〜９００℃）の代わりとして、第１絶縁膜成膜工程と第２絶縁膜成膜工程との間に、中間絶縁膜を５０〜２００ｎｍ程度、成膜しても良い。その場合、温度が７００〜９００℃の高温条件での減圧ＣＶＤ法により形成する。中間絶緑膜を成膜する際の原料ガスは、シランガス（ＳｉＨ4）と亜酸化窒素ガス（Ｎ2Ｏ）との混合ガスである。その場合、以下に説明する第１アニール工程ＳＴ７は、中間絶縁膜の成膜後、第２絶縁膜の成膜前に行なう。
【００６２】
次に本形態では、図６（ｂ）に示す第１アニール工程ＳＴ７において第１絶縁膜４１１をアニールし、第１絶縁膜４１１を緻密な絶縁膜に改質する。本形態では、第１アニール工程ＳＴ７におけるアニール温度は１１００±１００℃であり、アニール時間は３００秒から５００秒である。かかる第１アニール工程ＳＴ７の際、半導体層１ａも加熱されるので、不純物が半導体層１ａ内で拡散する。その結果、ソース領域１ｂおよびドレイン領域１ｃの低濃度領域１ｂ1、１ｃ1が形成されるとともに、ソース領域１ｂおよびドレイン領域１ｃの高濃度領域１ｂ2、１ｃ2が形成される。このようにしてｎチャネル型の電界効果型トランジスターからなる画素トランジスター３０が形成される（活性化工程／不純物拡散工程）。かかる第１アニール工程ＳＴ７を行う際の雰囲気は、非酸化性雰囲気であって、窒素ガスのみや水素ガスと窒素ガスとの混合ガス、あるいは水素ガスと窒素ガスと他のガスとの混合ガス等の雰囲気中であってもよい。ここで、水素含有ガス中でアニールを行えば、第１絶縁膜４１１にフッ素が混入していた場合でも、かかる未結合のフッ素は、水素（原子状水素／活性水素）と結合し、フッ化水素として第１絶縁膜４１１から放出される。
【００６３】
次に本形態では、図６（ｃ）に示す第２絶縁膜成膜工程ＳＴ８において、第１絶縁膜４１１の表面側に、テトラエトキシシランを用いたプラズマＣＶＤ法により、厚さが１００ｎｍ程度のシリケートガラスからなる第２絶縁膜４１２を成膜する。かかる成膜法では、成膜した膜の流動性が高いので、段差被覆性等に優れている。ここで、第２絶縁膜４１２の成膜は、枚葉式の成膜室で行われる。かかる成膜室は、ＣＦ4、ＮＦ3、Ｃ2Ｆ6等のフッ素系ガスによって１枚毎や定期的にクリーニングされ、その後、成膜室からフッ素を完全にパージした後、成膜が行われる。但し、成膜室の壁面等にフッ素が残留している可能性があり、その場合、第２絶縁膜４１２にフッ素が侵入することになる。但し、第２絶縁膜４１２の下層側に位置する第１絶縁膜４１１は、第１アニール工程ＳＴ７によって緻密な絶縁膜に改質されているので、フッ素に対するバリアーとして機能する。従って、第２絶縁膜４１２にフッ素が侵入している場合でも、かかるフッ素は半導体層１ａに影響を及ぼすことは少ない。
【００６４】
次に本形態では、図６（ｄ）に示す第２アニール工程ＳＴ９において第２絶縁膜４１２をアニールし、第２絶縁膜４１２を緻密な絶縁膜に改質する。本形態では、第２アニール工程ＳＴ９におけるアニール温度は９００±５０℃であり、アニール時間は１５０秒から５００秒である。かかる第２アニール工程ＳＴ９を行う際の雰囲気は、酸化性雰囲気あるいは非酸化性雰囲気のいずれであってもよく、水素ガスと窒素ガスとの混合ガス、あるいは水素ガスと窒素ガスと他のガスとの混合ガス等の雰囲気中であってもよい。ここで、水素含有ガス中でアニールを行えば、第１絶縁膜４１１にフッ素が混入していた場合でも、かかる未結合のフッ素は、水素（原子状水素／活性水素）と結合し、フッ化水素として第１絶縁膜４１１から一部放出される。また、比較的低温（８００〜９００℃）であれば、フッ素の拡散を抑えられるので窒素ガスのみのアニールでも良い。
【００６５】
なお、上記の工程によって、図１等に示すデータ線駆動回路１０１や走査線駆動回路１０４には、ｎチャネル型の電界効果型トランジスターからなる駆動回路用トランジスターが形成される。なお、データ線駆動回路１０１や走査線駆動回路１０４のｐチャネル型の電界効果型トランジスター（駆動回路用トランジスター）も同様な方法により形成することができる。しかる後には、周知の方法で、ドレイン電極４ａ、データ線６ａ、画素電極９ａ等を順次形成していく。
【００６６】
（本形態の主な効果）
以上説明したように、本形態では、不純物導入工程（低濃度不純物導入工程ＳＴ４および高濃度不純物導入工程ＳＴ５）を行った後、第１絶縁膜成膜工程ＳＴ６において第１絶縁膜４１１を形成し、その後、第１アニール工程ＳＴ７において第１絶縁膜４１１をアニールする。ここで、第１絶縁膜４１１は、シランガス等のシラン系無機原料を用いたＣＶＤ法により形成した絶縁膜であるため、フッ素が含まれていないか、含まれている場合でも極めて少ない。また、第１アニール工程ＳＴ７において第１絶縁膜４１１をアニールすると、第１絶縁膜４１１が改質されてフッ素が侵入しにくい膜となる。従って、第１アニール工程ＳＴ７の後、テトラエトキシシラン等のシラン系有機原料を用いたプラズマＣＶＤ法によりシリケートガラスからなる第２絶縁膜４１２を形成した際、成膜室のクリーニングに起因するフッ素を第２絶縁膜４１２が含んでいる場合でも、第１絶縁膜４１１がバリアーとして機能するので、第２絶縁膜４１２に含まれていたフッ素は半導体層１ａに到達しにくい。それ故、電界効果型トランジスター（画素トランジスター３０）のオフリーク特性が向上する。
【００６７】
また、本形態によれば、第２絶縁膜４１２（シリケートガラス）に起因するフッ素の問題が解消されたので、シリケートガラスの特徴を活かすことができる。すなわち、シリケートガラスからなる第２絶縁膜４１２は、成膜速度が高いという利点を有するとともに、下層側の角部分に重なる部分が丸みを持つ形状となるため、上層に配線を形成した場合に段差切れや配線ショートが発生しにくいという利点を有しており、本形態によれば、かかる利点を活かすことができる。
【００６８】
ここで、第１アニール工程ＳＴ７におけるアニール温度は１１００±１００℃である。このため、半導体層１ａに導入した不純物を半導体層１ａの内部で拡散させることができるので、かかる拡散のためのアニール（活性化工程）を別途、行う必要がない。
【００６９】
また、本形態において、第２絶縁膜成膜工程ＳＴ８の後、第２絶縁膜４１２をアニールする第２アニール工程ＳＴ９を行うため、第２絶縁膜４１２を改質することができる。従って、第１絶縁膜４１１と第２絶縁膜４１２におけるエッチング速度の面内均一性を同等とすることができるので、第１絶縁膜４１１と第２絶縁膜４１２とを貫通するコンタクトホール７ａ、７ｃを形成する際のエッチングを安定して行うことができる。
【００７０】
（低濃度不純物導入工程ＳＴ４におけるドーズ量との関係による効果）
図７および図８は、本発明の効果を示す説明図であり、図７は、本発明に係る液晶装置１００の製造方法によって画素トランジスター３０のリーク異常発生率が低減する様子を示す説明図である。図８は、本発明に係る液晶装置１００の製造方法において第１アニール工程の時間を変えた場合に画素トランジスター３０のリーク異常発生率が変化する様子を低濃度不純物導入工程ＳＴ４でのドーズ量との関係で示す説明図であり、図８（ａ）はアニール時間が３００秒の結果を示すグラフ、および図８（ｂ）は、アニール時間が５００秒の結果を示すグラフである。
【００７１】
また、本形態では、第２絶縁膜４１２に含まれていたフッ素が半導体層１ａに影響を及ぼさないので、低濃度不純物導入工程ＳＴ４におけるドーズ量を最適化することにより、電界効果型トランジスター（画素トランジスター３０）のオフリーク特性をさらに向上させることができる。より具体的には、研究段階での評価結果によれば、ドーズ量を１．７５×１０13／ｃｍ2以上に設定することが好ましいとの知見が得られており、本形態によれば、液晶装置１００を実際の量産設備で製造した場合も、ドーズ量を１．７５×１０13／ｃｍ2以上に設定することにより、電界効果型トランジスター（画素トランジスター３０）のオフリーク特性をさらに向上させることができる。すなわち、図７に実線Ｌ１で示すように、従来であれば、ドーズ量を増大させるに伴って、画素トランジスター３０の第１モードのリーク異常発生個数が低減するが、ドーズ量が１．７５×１０13／ｃｍ2以上になると、第２モードのリーク異常発生個数が増大するため、多数有っても輝度が小さく、目立ち難いドーズ量を１．２５×１０13／ｃｍ2程度に設定する必要があった。これに対して、本形態によれば、第１アニール工程ＳＴ７の入れ替え等を行ったため、図７に実線Ｌ２で示すように、ドーズ量を１．７５×１０13／ｃｍ2以上に設定してもリーク異常発生率が減少する傾向にある。
【００７２】
従って、本形態では、第１アニール工程ＳＴ７の時間を３００秒に設定した場合の結果を図８（ａ）に示すように、低濃度不純物導入工程ＳＴ４におけるドーズ量を１．７５×１０13／ｃｍ2から２．２５×１０13／ｃｍ2に設定することにより、画素トランジスター３０のリーク異常発生率をさらに低減することができる。また、第１アニール工程ＳＴ７の時間を５００秒に設定した場合の結果を図８（ｂ）に示すように、低濃度不純物導入工程ＳＴ４におけるドーズ量を１．７５×１０13／ｃｍ2から２．２５×１０13／ｃｍ2に設定することにより、画素トランジスター３０のリーク異常発生率をさらに低減することができる。フッ素の混入状況によって、変わる可能性があるが、特に、ドーズ量を２．００×１０13／ｃｍ2に設定することにより、画素トランジスター３０のリーク異常発生率、発生個数をさらに低減することが可能となる。
【００７３】
［他の実施の形態］
上記実施の形態では、透過型の液晶装置に用いる素子基板に電界効果型トランジスターおよび絶縁膜を形成する例を説明したが、反射型の液晶装置に用いる素子基板に電界効果型トランジスターおよび絶縁膜を形成する際に本発明を適用してもよい。
【００７４】
上記実施の形態では、液晶装置用の素子基板に電界効果型トランジスターおよび絶縁膜を形成する例を説明したが、有機エレクトロルミネッセンス装置等、他の電気光学装置の素子基板に電界効果型トランジスターおよび絶縁膜を形成する際に本発明を適用してもよい。
【００７５】
［電子機器への搭載例］
上述した実施形態に係る液晶装置１００を適用した電子機器について説明する。図９は、本発明を適用した液晶装置を用いた投射型表示装置の概略構成図であり、図９（ａ）、（ｂ）は各々、透過型の液晶装置１００を用いた投射型表示装置の説明図、および反射型の液晶装置１００を用いた投射型表示装置の説明図である。
【００７６】
（投射型表示装置の第１例）
図９（ａ）に示す投射型表示装置１１０は、観察者側に設けられたスクリーン１１１に光を照射し、このスクリーン１１１で反射した光を観察する、いわゆる投影型の投射型表示装置である。投射型表示装置１１０は、光源１１２を備えた光源部１３０と、ダイクロイックミラー１１３、１１４と、液晶ライトバルブ１１５〜１１７（液晶装置１００）と、投射光学系１１８と、クロスダイクロイックプリズム１１９と、リレー系１２０とを備えている。
【００７７】
光源１１２は、赤色光、緑色光及び青色光を含む光を供給する超高圧水銀ランプで構成されている。ダイクロイックミラー１１３は、光源１１２からの赤色光を透過させると共に緑色光及び青色光を反射する構成となっている。また、ダイクロイックミラー１１４は、ダイクロイックミラー１１３で反射された緑色光及び青色光のうち青色光を透過させると共に緑色光を反射する構成となっている。このように、ダイクロイックミラー１１３、１１４は、光源１１２から出射した光を赤色光と緑色光と青色光とに分離する色分離光学系を構成する。
【００７８】
ここで、ダイクロイックミラー１１３と光源１１２との間には、インテグレーター１２８及び偏光変換素子１２９が光源１１２から順に配置されている。インテグレーター１２８は、光源１１２から照射された光の照度分布を均一化する構成となっている。また、偏光変換素子１２９は、光源１１２からの光を例えばｓ偏光のような特定の振動方向を有する偏光にする構成となっている。
【００７９】
液晶ライトバルブ１１５は、ダイクロイックミラー１１３を透過して反射ミラー１２３で反射した赤色光を画像信号に応じて変調する透過型の液晶装置１００である。液晶ライトバルブ１１５は、λ／２位相差板１１５ａ、第１偏光板１１５ｂ、液晶パネル１１５ｃ及び第２偏光板１１５ｄを備えている。ここで、液晶ライトバルブ１１５に入射する赤色光は、ダイクロイックミラー１１３を透過しても光の偏光は変化しないことから、ｓ偏光のままである。
【００８０】
λ／２位相差板１１５ａは、液晶ライトバルブ１１５に入射したｓ偏光をｐ偏光に変換する光学素子である。また、第１偏光板１１５ｂは、ｓ偏光を遮断してｐ偏光を透過させる偏光板である。そして、液晶パネル１１５ｃは、ｐ偏光を画像信号に応じた変調によってｓ偏光（中間調であれば円偏光又は楕円偏光）に変換する構成となっている。さらに、第２偏光板１１５ｄは、ｐ偏光を遮断してｓ偏光を透過させる偏光板である。したがって、液晶ライトバルブ１１５は、画像信号に応じて赤色光を変調し、変調した赤色光をクロスダイクロイックプリズム１１９に向けて出射する構成となっている。
【００８１】
なお、λ／２位相差板１１５ａ及び第１偏光板１１５ｂは、偏光を変換させない透光性のガラス板１１５ｅに接した状態で配置されており、λ／２位相差板１１５ａ及び第１偏光板１１５ｂが発熱によって歪むのを回避することができる。
【００８２】
液晶ライトバルブ１１６は、ダイクロイックミラー１１３で反射した後にダイクロイックミラー１１４で反射した緑色光を画像信号に応じて変調する透過型の液晶装置１００である。そして、液晶ライトバルブ１１６は、液晶ライトバルブ１１５と同様に、第１偏光板１１６ｂ、液晶パネル１１６ｃ及び第２偏光板１１６ｄを備えている。液晶ライトバルブ１１６に入射する緑色光は、ダイクロイックミラー１１３、１１４で反射されて入射するｓ偏光である。第１偏光板１１６ｂは、ｐ偏光を遮断してｓ偏光を透過させる偏光板である。また、液晶パネル１１６ｃは、ｓ偏光を画像信号に応じた変調によってｐ偏光（中間調であれば円偏光又は楕円偏光）に変換する構成となっている。そして、第２偏光板１１６ｄは、ｓ偏光を遮断してｐ偏光を透過させる偏光板である。したがって、液晶ライトバルブ１１６は、画像信号に応じて緑色光を変調し、変調した緑色光をクロスダイクロイックプリズム１１９に向けて出射する構成となっている。
【００８３】
液晶ライトバルブ１１７は、ダイクロイックミラー１１３で反射し、ダイクロイックミラー１１４を透過した後でリレー系１２０を経た青色光を画像信号に応じて変調する透過型の液晶装置１００である。そして、液晶ライトバルブ１１７は、液晶ライトバルブ１１５、１１６と同様に、λ／２位相差板１１７ａ、第１偏光板１１７ｂ、液晶パネル１１７ｃ及び第２偏光板１１７ｄを備えている。ここで、液晶ライトバルブ１１７に入射する青色光は、ダイクロイックミラー１１３で反射してダイクロイックミラー１１４を透過した後にリレー系１２０の後述する２つの反射ミラー１２５ａ、１２５ｂで反射することから、ｓ偏光となっている。
【００８４】
λ／２位相差板１１７ａは、液晶ライトバルブ１１７に入射したｓ偏光をｐ偏光に変換する光学素子である。また、第１偏光板１１７ｂは、ｓ偏光を遮断してｐ偏光を透過させる偏光板である。そして、液晶パネル１１７ｃは、ｐ偏光を画像信号に応じた変調によってｓ偏光（中間調であれば円偏光又は楕円偏光）に変換する構成となっている。さらに、第２偏光板１１７ｄは、ｐ偏光を遮断してｓ偏光を透過させる偏光板である。したがって、液晶ライトバルブ１１７は、画像信号に応じて青色光を変調し、変調した青色光をクロスダイクロイックプリズム１１９に向けて出射する構成となっている。なお、λ／２位相差板１１７ａ及び第１偏光板１１７ｂは、ガラス板１１７ｅに接した状態で配置されている。
【００８５】
リレー系１２０は、リレーレンズ１２４ａ、１２４ｂと反射ミラー１２５ａ、１２５ｂとを備えている。リレーレンズ１２４ａ、１２４ｂは、青色光の光路が長いことによる光損失を防止するために設けられている。ここで、リレーレンズ１２４ａは、ダイクロイックミラー１１４と反射ミラー１２５ａとの間に配置されている。また、リレーレンズ１２４ｂは、反射ミラー１２５ａ、１２５ｂの間に配置されている。反射ミラー１２５ａは、ダイクロイックミラー１１４を透過してリレーレンズ１２４ａから出射した青色光をリレーレンズ１２４ｂに向けて反射するように配置されている。また、反射ミラー１２５ｂは、リレーレンズ１２４ｂから出射した青色光を液晶ライトバルブ１１７に向けて反射するように配置されている。
【００８６】
クロスダイクロイックプリズム１１９は、２つのダイクロイック膜１１９ａ、１１９ｂをＸ字型に直交配置した色合成光学系である。ダイクロイック膜１１９ａは青色光を反射して緑色光を透過する膜であり、ダイクロイック膜１１９ｂは赤色光を反射して緑色光を透過する膜である。したがって、クロスダイクロイックプリズム１１９は、液晶ライトバルブ１１５〜１１７のそれぞれで変調された赤色光と緑色光と青色光とを合成し、投射光学系１１８に向けて出射するように構成されている。
【００８７】
なお、液晶ライトバルブ１１５、１１７からクロスダイクロイックプリズム１１９に入射する光はｓ偏光であり、液晶ライトバルブ１１６からクロスダイクロイックプリズム１１９に入射する光はｐ偏光である。このようにクロスダイクロイックプリズム１１９に入射する光を異なる種類の偏光としていることで、クロスダイクロイックプリズム１１９において各液晶ライトバルブ１１５〜１１７から入射する光を有効に合成できる。ここで、一般に、ダイクロイック膜１１９ａ、１１９ｂはｓ偏光の反射特性に優れている。このため、ダイクロイック膜１１９ａ、１１９ｂで反射される赤色光及び青色光をｓ偏光とし、ダイクロイック膜１１９ａ、１１９ｂを透過する緑色光をｐ偏光としている。投射光学系１１８は、投影レンズ（図示略）を有しており、クロスダイクロイックプリズム１１９で合成された光をスクリーン１１１に投射するように構成されている。
【００８８】
（投射型表示装置の第２例）
図９（ｂ）に示す投射型表示装置１０００は、光源光を発生する光源部１０２１と、光源部１０２１から出射された光源光を赤、緑、青の３色に分離する色分離導光光学系１０２３と、色分離導光光学系１０２３から出射された各色の光源光によって照明される光変調部１０２５とを有している。また、投射型表示装置１０００は、光変調部１０２５から出射された各色の像光を合成するクロスダイクロイックプリズム１０２７（合成光学系）と、クロスダイクロイックプリズム１０２７を経た像光をスクリーン（不図示）に投射するための投射光学系である投射光学系１０２９とを備えている。
【００８９】
かかる投射型表示装置１０００において、光源部１０２１は、光源１０２１ａと、一対のフライアイ光学系１０２１ｄ、１０２１ｅと、偏光変換部材１０２１ｇと、重畳レンズ１０２１ｉとを備えている。本形態においては、光源部１０２１は、放物面からなるリフレクタ１０２１ｆを備えており、平行光を出射する。フライアイ光学系１０２１ｄ、１０２１ｅは、システム光軸と直交する面内にマトリックス状に配置された複数の要素レンズからなり、これらの要素レンズによって光源光を分割して個別に集光・発散させる。偏光変換部材１０２１ｇは、フライアイ光学系１０２１ｅから出射した光源光を、例えば図面に平行なｐ偏光成分のみに変換して光路下流側光学系に供給する。重畳レンズ１０２１ｉは、偏光変換部材１０２１ｇを経た光源光を全体として適宜収束させることにより、光変調部１０２５に設けた複数の液晶装置１００を各々均一に重畳照明可能とする。
【００９０】
色分離導光光学系１０２３は、クロスダイクロイックミラー１０２３ａと、ダイクロイックミラー１０２３ｂと、反射ミラー１０２３ｊ、１０２３ｋとを備える。色分離導光光学系１０２３において、光源部１０２１からの略白色の光源光は、クロスダイクロイックミラー１０２３ａに入射する。クロスダイクロイックミラー１０２３ａを構成する一方の第１ダイクロイックミラー１０３１ａで反射された赤色（Ｒ）の光は、反射ミラー１０２３ｊで反射されダイクロイックミラー１０２３ｂを透過して、入射側偏光板１０３７ｒ、ｐ偏光を透過させ、ｓ偏光を反射するワイヤーグリッド偏光板１０３２ｒ、および光学補償板１０３９ｒを介して、ｐ偏光のまま、赤色（Ｒ）用の液晶装置１００に入射する。
【００９１】
また、第１ダイクロイックミラー１０３１ａで反射された緑色（Ｇ）の光は、反射ミラー１０２３ｊで反射され、その後、ダイクロイックミラー１０２３ｂでも反射されて、入射側偏光板１０３７ｇ、ｐ偏光を透過させ、ｐ偏光を反射するワイヤーグリッド偏光板１０３２ｇ、および光学補償板１０３９ｇを介して、ｐ偏光のまま、緑色（Ｇ）用の液晶装置１００に入射する。
【００９２】
これに対して、クロスダイクロイックミラー１０２３ａを構成する他方の第２ダイクロイックミラー１０３１ｂで反射された青色（Ｂ）の光は、反射ミラー１０２３ｋで反射されて、入射側偏光板１０３７ｂ、ｐ偏光を透過させ、ｓ偏光を反射するワイヤーグリッド偏光板１０３２ｂ、および光学補償板１０３９ｂを介して、ｐ偏光のまま、青色（Ｂ）用の液晶装置１００に入射する。
【００９３】
なお、光学補償板１０３９ｒ、１０３９ｇ、１０３９ｂは、液晶装置１００への入射光および出射光の偏光状態を調整することで、液晶層の特性を光学的に補償している。
【００９４】
このように構成した投射型表示装置１０００において、光学補償板１０３９ｒ、１０３９ｇ、１０３９ｂを経て入射した３色の光は各々、各液晶装置１００において変調される。その際、液晶装置１００から出射された変調光のうち、ｓ偏光の成分光は、ワイヤーグリッド偏光板１０３２ｒ、１０３２ｇ、１０３２ｂで反射し、出射側偏光板１０３８ｒ、１０３８ｇ、１０３８ｂを介してクロスダイクロイックプリズム１０２７に入射する。クロスダイクロイックプリズム１０２７には、Ｘ字状に交差する第１誘電体多層膜１０２７ａおよび第２誘電体多層膜１０２７ｂが形成されており、一方の第１誘電体多層膜１０２７ａは赤色光（Ｒ）を反射し、他方の第２誘電体多層膜１０２７ｂは青色光（Ｂ）を反射する。従って、３色の光は、クロスダイクロイックプリズム１０２７において合成され、投射光学系１０２９に出射される。そして、投射光学系１０２９は、クロスダイクロイックプリズム１０２７で合成されたカラーの像光を、所望の倍率でスクリーン（図示せず。）投射する。
【００９５】
（他の投射型表示装置）
なお、投射型表示装置については、光源部として、各色の光を出射するＬＥＤ光源等を用い、かかるＬＥＤ光源から出射された色光を各々、別の液晶装置に供給するように構成してもよい。
【００９６】
（他の電子機器）
本発明を適用した液晶装置１００については、上記の電子機器の他にも、携帯電話機、情報携帯端末（ＰＤＡ：Personal Digital Assistants）、デジタルカメラ、液晶テレビ、カーナビゲーション装置、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等の電子機器において直視型表示装置として用いてもよい。
【符号の説明】
【００９７】
９ａ・・画素電極、１０・・素子基板（電気光学装置用基板／液晶装置用基板）、１０ａ・・画像表示領域、３０・・画素トランジスター（電界効果型トランジスター）、４１１・・第１絶縁膜、４１２・・第２絶縁膜、５０・・液晶層、１００・・液晶装置（電気光学装置）
【図１】
2012209439.tif 000003
【図２】
2012209439.tif 000004
【図３】
2012209439.tif 000005
【図４】
2012209439.tif 000006
【図５】
2012209439.tif 000007
【図６】
2012209439.tif 000008
【図７】
2012209439.tif 000009
【図８】
2012209439.tif 000010
【図９】
2012209439.tif 000011
【図１０】
2012209439.tif 000012
【図１１】
2012209439.tif 000013