(57)【要約】      （修正有）【課題】実装基板内の薄膜キャパシタを、膜剥がれに強い構造とする。【解決手段】ＭＩＭ構造の２つの電極層の何れか一方の電極層に隣接する同一階層の導電膜を、誘電体膜と共に厚さ方向に貫く開口部と、開口部内で、誘電体膜の側面を、導電膜の側面と連結する補強部材（プリプレグ）と、を有する。開口部を、第２電極層となる導電膜の配置領域内に設けてもよい。【選択図】図１
2012216611.tif 000002
【特許請求の範囲】
【請求項１】
２つの電極層と、
前記２つの電極層間に介在する誘電体膜と、
前記２つの電極層の何れか一方の電極層、または、前記２つの電極層の一方に隣接する同一階層の導電層を、前記誘電体膜と共に厚さ方向に貫く開口部と、
前記開口部内で、前記誘電体膜の側面を、前記一方の電極層または前記導電層の側面と連結する補強部材と、
を有する薄膜キャパシタ。
【請求項２】
導電膜と絶縁膜が交互に重ねられた積層構造を有し、
前記積層構造内に薄膜キャパシタが形成され、
当該薄膜キャパシタは、
２つの電極層と、
前記２つの電極層間に介在する誘電体膜と、
前記２つの電極層の何れか一方の電極層、または、前記２つの電極層の一方に隣接する同一階層の導電層を、前記誘電体膜と共に厚さ方向に貫く開口部と、
前記開口部内で、前記誘電体膜の側面を、前記一方の電極層または前記導電層の側面と連結する補強部材と、
を有する実装基板。
【請求項３】
前記補強部材が絶縁物である
請求項２に記載の実装基板。
【請求項４】
前記絶縁物は、前記絶縁膜として前記導電膜間に介在する層間樹脂が前記開口内に流動したものである
請求項３に記載の実装基板。
【請求項５】
前記開口部は、前記２つの電極層が重なるキャパシタ領域内に、複数設けられている
請求項４に記載の実装基板。
【請求項６】
前記開口部は、前記２つの電極層と前記誘電体膜を貫通する貫通孔である
請求項５に記載の実装基板。
【請求項７】
前記貫通孔内のコア部分に導電物が形成され、当該導電物と前記貫通孔の内壁との隙間に前記補強部材としての絶縁物が充填されている
請求項６に記載の実装基板。
【請求項８】
前記貫通孔内のコア部分の前記導電物は、少なくとも１つの前記絶縁膜を厚さ方向に貫いて、前記積層構造内の２つの前記導電膜を接続するビア電極である
請求項７に記載の実装基板。
【請求項９】
前記開口部は、前記２つの電極層と同一階層の導電層であって、前記２つの電極層と分離された導電層に設けられている
請求項２に記載の実装基板。
【請求項１０】
前記開口部内に前記補強部材として導電物が埋め込まれている
請求項９に記載の実装基板。
【請求項１１】
前記導電物は、少なくとも１つの前記絶縁膜を厚さ方向に貫いて、前記積層構造内の２つの前記導電膜を接続するビア電極である
請求項１０に記載の実装基板。
【請求項１２】
前記補強部材が絶縁物である
請求項９に記載の実装基板。
【請求項１３】
前記絶縁物は、前記絶縁膜として前記導電膜間に介在する層間樹脂が前記開口内に流動したものである
請求項１２に記載の実装基板。
【請求項１４】
第１電極層となる導電層、誘電体膜層、第２電極層となる導電層を積層し、一方の導電層の加工による第１電極層の形成を経て薄膜キャパシタ材を形成する工程と、
前記薄膜キャパシタ材を、前記第１電極層の側からコア基板に貼り合わせる工程と、
貼り合わせ前または後の前記薄膜キャパシタ材に、前記第１電極層と前記第２電極層の何れかの導電層、または、当該導電層に隣接する同一階層の導電層を開口し、少なくとも前記誘電体膜を厚さ方向に貫くまで開口部を形成する工程と、
前記第１電極層と前記第２電極層の何れかの導電層、または、前記同一階層の導電層が有する前記開口部内の側壁と、前記誘電体膜の前記開口部内の側壁とを連結する補強部材を前記薄膜キャパシタ材に形成する工程と、
を含む実装基板の製造方法。
【請求項１５】
前記補強部材は、前記薄膜キャパシタ材を前記コア基板に貼り合わせる過程で、前記コア基板の表面に形成されている樹脂材を前記開口部内に流動させて形成する
請求項１４に記載の実装基板の製造方法。
【請求項１６】
前記補強部材を、貼り合わせ前に前記薄膜キャパシタ材に予め形成する
請求項１４に記載の実装基板の製造方法。
【請求項１７】
前記開口部を貼り合わせ後に表面からの加工により形成し、
当該開口部内を樹脂材で埋め込むことで、樹脂材からなる前記補強部材を形成する
請求項１４に記載の実装基板の製造方法。
【請求項１８】
前記補強部材となる樹脂材を前記開口部に埋め込んだ後に、開口部内のコア部を更に加工して、加工により形成されたコア空間を導電物で埋め込みことで、導電物の周囲に前記補強部材となる樹脂材を残す
請求項１７に記載の実装基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２つの導電層間に誘電体膜が介在する薄膜キャパシタ、当該薄膜キャパシタを内蔵する実装基板と、その製造方法に関する。
【背景技術】
【０００２】
半導体集積回路内に形成される容量素子（キャパシタ）は、高周波化、高速化が要求される。
その一方で、プリント配線基板等の実装基板では、半導体集積回路とは別に、容量素子として機能する単体部品（コンデンサ部品）が実装基板の表面に実装される。
【０００３】
単体部品として実装される容量素子の容量値は、半導体集積回路内に形成可能な容量素子の容量値よりも非常に大きい。このため、単体部品の容量素子を半導体集積回路内の容量素子に置き換えることは、実質上不可能である。
【０００４】
このため、比較的大きな容量値の容量素子は、実装基板に単体部品として実装されることが多い。これに対し、動作周波数が高く高速化が要求される容量素子は半導体集積回路内に薄膜キャパシタとして形成される。
【０００５】
近年、電子機器の高機能化に伴い使用される単体部品の数は増加している。一方で、携帯電話、小型情報機器等の電子機器を小型にするために、実装基板を多機能でかつ小型化する要求が高まっている。この要求を満たすため、以下のような技術の開発が進められている。
【０００６】
例えば、特許文献１に記載されているように、実装基板内に単体部品の容量素子を埋め込む技術が提案されている。
【０００７】
また、容量素子を、薄膜を利用して実装基板内に直接形成する技術が注目されている。容量素子を内部に形成する実装基板の製造方法は、例えば特許文献２に記載されている。
特許文献２の記載によれば、実装基板の配線上に薄膜の誘電体膜を形成し、さらにその上に電極膜を形成する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００３−１５２３０３号公報
【特許文献２】特開２００７−１２６６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記特許文献１に記載された技術では、ある程度の高さを必要とするため、多層配線基板の複数の層にわたってスペース、特に高さ方向のスペースが必要になる。
これに対し、上記引用文献２に記載された技術では、薄膜で容量素子を形成することで実装基板の厚さの増加を抑制できる。また、実装基板表面に実装されるＩＣなどの他の部品の下にも容量素子を形成することが可能となる。このため、実装基板の小型化、薄型化が可能である。
【００１０】
しかしながら、上記引用文献２に記載された技術では、基板の工程途中で応力等の影響によって誘電体膜と上部電極、下部電極との密着性が非常に弱い。このため、誘電体膜と電極層間で剥がれが生じやすくなる。
【００１１】
誘電体膜と電極層の密着性を上げるには電極表面に凹凸を形成してアンカー効果を持たせることで改善が図れる。
しかしながら、電極表面に凹凸を形成すると、リーク低減等の理由から誘電体膜を厚膜化する必要がある。この場合、必要な容量値を得るにはキャパシタ面積が増大し、また容量バラツキが大きくなる。また、歩留りが低下し、このことが製造コストを増加させてしまう。
【００１２】
本開示技術は、容量素子を内蔵した実装基板に適用された場合であっても、誘電体膜と上下部の電極との剥がれを回避する構造を有する薄膜キャパシタを提供する。
また本開示技術は、このような剥がれ防止構造を有する薄膜キャパシタを内蔵する実装基板と、その製造方法を提供する。
【課題を解決するための手段】
【００１３】
本開示に関わる薄膜キャパシタは、２つの電極層と、前記２つの電極層間に介在する誘電体膜と、前記２つの電極層の何れか一方の電極層、または、前記２つの電極層の一方に隣接する同一階層の導電層を、前記誘電体膜と共に厚さ方向に貫く開口部と、前記開口部内で、前記誘電体膜の側面を、前記一方の電極層または前記導電層の側面と連結する補強部材と、を有する。
【００１４】
本開示に関わる実装基板は、導電膜と絶縁膜が交互に重ねられた積層構造を有し、前記積層構造内に薄膜キャパシタが形成され、当該薄膜キャパシタは、２つの電極層と、前記２つの電極層間に介在する誘電体膜と、前記２つの電極層の何れか一方の電極層、または、前記２つの電極層の一方に隣接する同一階層の導電層を、前記誘電体膜と共に厚さ方向に貫く開口部と、前記開口部内で、前記誘電体膜の側面を、前記一方の電極層または前記導電層の側面と連結する補強部材と、を有する。
【００１５】
本開示に関わる実装基板の製造方法は、第１電極層となる導電層、誘電体膜層、第２電極層となる導電層を積層し、一方の導電層の加工による第１電極層の形成を経て薄膜キャパシタ材を形成する工程と、前記薄膜キャパシタ材を、前記第１電極層の側からコア基板に貼り合わせる工程と、貼り合わせ前または後の前記薄膜キャパシタ材に、前記第１電極層と前記第２電極層の何れかの導電層、または、当該導電層に隣接する同一階層の導電層を開口し、少なくとも前記誘電体膜を厚さ方向に貫くまで開口部を形成する工程と、前記第１電極層と前記第２電極層の何れかの導電層、または、前記同一階層の導電層が有する前記開口部内の側壁と、前記誘電体膜の前記開口部内の側壁とを連結する補強部材を前記薄膜キャパシタ材に形成する工程と、を含む。
【００１６】
上記構成によれば、薄膜キャパシタ材の近傍に応力の影響による剥がれを阻止するように開口部が設けられる。この開口部内には、誘電体膜の開口部内側面と、導電膜の開口部内側面を連結する補強部材が形成される。このため、補強部材の作用によって、誘電体膜と導電膜との界面での膜剥がれが起こりにくい。
また、実装基板の製造方法では、薄膜キャパシタ材の誘電体膜と導電膜間の密着強度が高いため、製造工程途中で応力等による誘電体膜と第１または第２電極層との剥がれを防止することができる。
【発明の効果】
【００１７】
本開示技術によれば、容量素子を内蔵した実装基板に適用された場合であっても、誘電体膜と上下部の電極との剥がれを回避することができる。
【図面の簡単な説明】
【００１８】
【図１】実装基板を製造する過程における基板の形態の推移を示す模式平面図である。
【図２】薄膜キャパシタの概略構造（基本素子構造）を示す断面図である。
【図３】比較構造例の概略断面図と透過平面図である。
【図４】第１の実施の形態に関わる実装基板の薄膜キャパシタ部分を示す断面図と透過平面図である。
【図５】第１の実施の形態に関わる実装基板の製造過程における断面図である。
【図６】図５に続く製造過程における実装基板の断面図である。
【図７】図６に続く製造過程における実装基板の断面図である。
【図８】第２の実施の形態に関わる実装基板の薄膜キャパシタ部分を示す断面図と透過平面図である。
【図９】第３の実施の形態に関わる実装基板の薄膜キャパシタ部分を示す断面図と透過平面図である。
【図１０】第４の実施の形態に関わる実装基板の製造過程における断面図である。
【図１１】図１０に続く製造過程における実装基板の断面図である。
【図１２】第５の実施の形態に関わる実装基板の製造過程における断面図である。
【図１３】図１２に続く製造過程における実装基板の断面図である。
【図１４】第６の実施の形態に関わる実装基板の断面図である。
【図１５】第７の実施の形態に関わる実装基板の断面図である。
【図１６】第８の実施の形態に関わる実装基板の断面図である。
【図１７】第９の実施の形態に関わる実装基板の断面図である。
【図１８】変形例１に関わる実装基板の透過平面図である。
【図１９】変形例１に関わる他の実装基板の透過平面図である。
【発明を実施するための形態】
【００１９】
本開示技術の実施の形態（薄膜キャパシタ構造）を、本技術を適用した薄膜キャパシタを実装基板内に形成する場合を例として、図面を参照して説明する。なお、本開示技術の薄膜キャパシタ構造は半導体集積回路内に形成される場合にも適用可能である。
【００２０】
以下、次の順で説明を行う。
１．製造技術例および基本素子構造を説明する。
２．比較構造例を説明する。
３．第１の実施の形態として、開口部を薄膜キャパシタの電極に隣接する、同一階層の導電膜に形成する構造と製法例を説明する。
４．第２の実施の形態として、開口部をキャパシタ内部に設ける場合の構造を説明する。
５．第３の実施の形態として、第２の実施の形態のように内部に設けた開口部を電極ビアとして利用する例を説明する。
６．第４の実施の形態として、他の製法を説明する。
７．第５の実施の形態として、他の製法を説明する。
８．第６の実施の形態として、他の開口部および補強部材の構造を説明する。
９．第７の実施の形態として、他の開口部および補強部材の構造を説明する。
１０．第８の実施の形態として、他の開口部および補強部材の構造を説明する。
１１．第９の実施の形態として、他の開口部および補強部材の構造を説明する。
１２．変形例１を説明する。
１３．その他の変形例を説明する。
【００２１】
＜１．製造技術例および基本素子構造＞
最初に、実装基板内に薄膜キャパシタを形成する場合に採用可能な製造技術例と、基本素子構造について、図面を用いて説明する。
図１（Ａ）〜図１（Ｃ）に、実装基板を製造する過程における基板の形態の推移を示す。
【００２２】
本例における実装基板は、図１（Ａ）に示すワーク１０１という大きな基板で製造される。ワーク１０１は、図１（Ｂ）に示すフレーム１０２といわれる中間サイズの基板が複数個配列されて構成される。フレーム１０２は、図１（Ｃ）に示す、さらに小分けされた、より小さいサイズのモジュール基板（以下、単に、実装基板１０３）が複数個配列されて構成される。
【００２３】
製造過程において、ワーク１０１から複数個（ここでは６×２個）のフレーム１０２が分離される。
フレーム１０２の状態で、ＩＣ１０４などの電子部品が基板面に実装される。部品実装後にダイシング等によって、図１（Ｃ）に示す実装基板１０３が複数個（ここでは、２×６個）に分離される。薄膜キャパシタ１０５は実装基板１０３の内部に予め形成されている。
【００２４】
図２に、薄膜キャパシタ１０５の概略構造（基本素子構造）を示す。
薄膜キャパシタ１０５は、基本的に、２つの電極層（１０６，１０８）の間に誘電体膜１０７を挟む、いわゆるＭＩＭ構造を有する。以下、下方の第１電極層１０６の形成膜を金属箔、上方の第２電極層１０８の形成膜を導電膜と呼称する。ただし、これらの呼称は、金属箔（第１電極層１０６）が導電膜（第２電極層１０８）より薄いといった厚さを限定するものではない。厚さや材料の例は後述する。
【００２５】
薄膜キャパシタ１０５は、ワーク１０１を製造する過程、あるいは、フレーム１０２を製造する過程で形成される。
一例として、フレーム１０２を製造する過程の途中で、実装基板１０３となる各領域内に薄膜キャパシタ１０５が素子材料の張り合わせ等によって形成される。実装基板１０３となる各領域内における薄膜キャパシタ１０５の数は１以上であれば任意である。なお、ワーク１０１の製造過程で薄膜キャパシタ１０５を形成することも可能である。
【００２６】
以下、薄膜キャパシタ１０５の比較構造例を最初に説明する。続いて、比較構造例との比較において特徴が明確となるように、本開示技術の構造例（第１〜第１０の実施の形態）を説明する。
【００２７】
＜２．比較構造例＞
図３（Ａ）は、図１（Ｃ）のＤ−Ｄ線に沿う比較構造例の概略断面図である。
図３（Ａ）に図解する実装基板１０３は、基本的には、複数の導電膜の導電膜間に、プリプレグと称される、加熱時に流動性が高い樹脂等の材料からなる絶縁膜を介在させて積層された積層構造を有する。導電膜は、金属箔（銅箔等）といった名称で呼称・記述されるが、その名称は金属箔が、金属箔と呼称されない他の導電膜より薄いといった厚さを規定するものではない。また、図３（Ａ）を含む以下の全ての断面図においては、導電膜をハッチングし、導電膜間の絶縁膜（プリプレグ）はハッチングを省略している。
【００２８】
より詳細には、ＩＣ１０４が実装される側と反対の側（便宜上、下面側と呼ぶ）から、導電膜１７、プリプレグ１２、銅箔８、プリプレグ７、金属箔２、誘電体膜３、プリプレグ１３、導電膜１８が積層されている。
なお、実装基板の製造方法自体は、後述する第１の実施の形態とほぼ共通な方法を採用可能であるため、ここでの製法説明は省略する。
【００２９】
図３（Ｂ）に、図３（Ａ）のＥ−Ｅ線に沿う透視平面図を示す。この透視平面図は、ＩＣ１０４が実装される側から薄膜キャパシタ１０５部分を見た平面図において、最表面の導電膜１８からなる電極パッド以外は、基板内部を透視したものである。
【００３０】
後述する製造方法で詳細に説明するように、薄膜キャパシタ１０５となる図２に示す３層部材（素子形成材）は、大きいシート状で予め形成される。このシート状の３層部材を形成途中の実装基板面に貼り合わせることで、薄膜キャパシタ１０５となる層が実装基板に供給される。貼り合わせ面側に位置する電極層等の一部の層は、貼り合わせの前にシートの状態で予めパターニングが施される。そして、貼り合わせ後に、表面側に位置する他の電極層等のパターニングが施される。電極層のパターニング後は、プリプレグ１３が形成され、貫通ビア等の加工を適宜行った後、実装面に導電膜１８が成膜、加工される。
【００３１】
ここで、薄膜キャパシタ等の容量素子の容量値は、一般に、下記式（１）のように表すことができる。下記式（１）の各記号に関し、Ｃは容量値、ε０は真空中の誘電率、εは使用する誘電材料の比誘電率、Ｓは電極面積、Ｔは誘電体膜の膜厚を表す。
【００３２】
［式１］
Ｃ＝ε０・ε・Ｓ／Ｔ      …（１）
【００３３】
容量素子の小型化を目的として高い容量値を得るためには、誘電体膜の膜厚を薄くし、比誘電率が高い誘電材料を採用することが有効である。
【００３４】
このような薄膜の誘電体膜を実装基板に形成する方法としては、ゾルゲル法、エアロゾル法、スパッタ法などの成膜技術を適用可能である。
また、容量素子の誘電体膜を薄膜化するためには、リーク電流の低い高耐圧の膜材であることが必要となる。このため、誘電体膜の成膜材料に起因する不純物などが膜中に残留しないことが求められる。さらに、この不純物は比誘電率を低下させる要因にもなり、この観点からも膜中に不純物が残留しないことが求められる。不純物の残留を抑制するためには、より高温で成膜することが好ましい。
【００３５】
比誘電率が高い誘電体材料としては、チタン酸ストロンチウム（ＳｒＴｉＯ３：ＳＴＯ）、チタン酸バリウム（ＢａＴｉＯ３：ＢＴＯ）、チタン酸バリウムストロンチウム（ＢＴＯ）、またチタン酸ジルコン酸鉛（ＰＺＴ）などの結晶性誘電材料が用いられる。
このような結晶性誘電材料の比誘電率はその結晶性に依存するため、高誘電率を達成するためには、より高温で成膜されることが好ましい。
【００３６】
一方、実装基板を形成する材料の中には、その耐熱温度が２００℃程度のもの（たとえば、プリプレグ）が広く使用されており、これらの材料からなる実装基板の上には、誘電体膜を高温で成膜することが不可能である。
高温での誘電体膜の成膜を実現するために、金属箔上に誘電体膜を成膜しさらにその上に電極膜を形成した薄膜キャパシタの３層膜材を実装基板とは別に高温での成膜過程を経て形成する。そして、形成した３層膜材を実装基板に貼り付ける製造方法が好ましい。この製造方法では、薄膜キャパシタの３層膜材を順次、実装基板上に成膜する手法に比べて、薄膜キャパシタの製膜時の温度を高くでき、上記各種の高誘電体材料の採用が可能である。そのため、単位面積当たりの容量値が大きな薄膜キャパシタを実装基板内に形成可能となる。
【００３７】
この薄膜キャパシタの３層膜材が実装基板に貼りつけた直後においては、図３（Ａ）に符号４で示す導電膜は未だパターニングされていない。また、プリプレグ１３および導電膜１８も未だ形成されていない。この状態で、導電膜４にレジスト等のマスク層を形成してエッチング等で導電膜４をパターニングする。その後、レジスト等を剥離してからプリプレグ１３で覆い、導電膜１８がプリプレグ１３上に形成されている。
【００３８】
このような薄膜キャパシタが実装基板に形成され、プリプレグ１３が充填された状態では、表裏面の部材数の相違等から、表面側と裏面側の応力差が加熱時に部材の熱膨張等によって増大する。
そのため、誘電体膜３と金属箔２の界面、あるいは、誘電体膜３と導電膜４の界面で剥がれが生じやすい。剥がれが生じるとリーク等が増大するなどして素子特性が保証されず、導電膜１８からなる電極パッドとの接続が十分でなくなる。このため、素子歩留まりが低下し、程度によっては基板製造の続行そのものができなくなる。
【００３９】
密着性を上げるには、たとえば第１電極層１０６となる金属箔２の表面に細かな凸凹を形成してアンカー効果を持たせることで改善は図れる。しかしながら、この場合、凹凸部でのリーク防止のためには誘電体膜３を厚膜化する必要があり、所望の容量値を得るための面積が増大し、また容量値がばらつき易くなる。その結果、歩留りが低下し、これがコスト増加につながる。
【００４０】
本開示技術では、このような膜剥がれを起こしにくい構造を備えた薄膜キャパシタと、その製造方法を提供する。
本開示技術における薄膜キャパシタは、第１電極層１０６と第２電極層１０８の何れか一方の電極層を、誘電体膜１０７（３）と共に厚さ方向に貫く開口部を有する。この開口部は、第１電極層１０６と第２電極層１０８の何れか一方に隣接する同一階層の導電層を、誘電体膜１０７（３）とともに貫くものであってもよい。
何れの場合においても、本開示技術では、開口部内で、誘電体膜１０７（３）の側面を、上記一方の電極層または上記同一階層の導電層の側面と連結する補強部材を有する。補強部材の導電性、絶縁性は問わない。
【００４１】
この本開示技術の特徴を念頭に図３を再度参照する。
図３に図解する比較構造例では、第１電極層１０６となる金属箔２、第２電極層１０８となる導電膜４は、それぞれ開口部を有する。ただし、これらの開口部は、誘電体膜３（１０７）と共に開口されたものでないため、開口部を埋めるプリプレグ７または１３が補強部材として機能しない。そのため、第１電極層１０６となる金属箔２、第２電極層１０８となる導電膜４は、誘電体膜１０７（３）との界面で膜はがれを起しやすい。
【００４２】
以下、より詳細な実施の形態を、図面を参照して説明する。
【００４３】
＜３．第１の実施の形態＞
［素子構造］
図４（Ａ）は、第１の実施の形態に関わる実装基板の薄膜キャパシタ部分を示す断面図である。この断面図は、図１のＤ−Ｄ線に沿う部分に対応する。図４（Ｂ）は、図４（Ａ）のＡ−Ａ線に沿う透視平面図である。透視平面図の意味は図３（Ａ）に対する図３（Ｂ）と同じである。
【００４４】
図４（Ａ）に示すように、下面側から、導電膜１７、プリプレグ１２、銅箔８、プリプレグ７、金属箔２、誘電体膜３、プリプレグ１３、導電膜１８が積層されて当該実装基板が形成されている。このこと自体は、図３に示す比較構造例と同じである。
【００４５】
実装基板内に、金属箔２からなる第１電極層１０６がキャパシタの下部電極として配置されている。第１電極層１０６は、図４（Ｂ）に示すように、矩形の平面形状を有する。また、実装基板内に、導電膜４からなる第２電極層１０８がキャパシタの上部電極として配置されている。第２電極層１０８は、第１電極層１０６より一回り大きい矩形の平面形状を有する。
【００４６】
本例では、薄膜キャパシタ１０５の周囲に、薄膜キャパシタ１０５を囲むように、第２電極層１０８と同一階層の導電層（導電膜４）が配置されている。この導電層（導電膜４）は、第２電極層１０８とは電気的、物理的に分離されている。導電膜４を加工することによって、この導電層（導電膜４）が第２電極層１０８と一括形成される。導電層（導電膜４）は、例えばＧＮＤ電位等で電位的に固定されてもよい。ただし、本例のように導電層（導電膜４）が、誘電体膜３（１０７）を介して第１電極層１０６の縁部と重なる等の場合にあっては、導電層（導電膜４）を電位的にフローティングとすることがより望ましい。
【００４７】
後述する変形例のように、導電層（導電膜４）は、キャパシタ周囲の配線等であってもよい。配線の場合、キャパシタに与える影響が無視できれば信号線でもよいが、電圧線、特にＧＮＤ線が望ましい。また、特に、導電層（導電膜４）が周囲の配線の場合、図４（Ｂ）に破線で第１電極層１０６の周囲に示す重なり部分は無いほうが望ましい。
【００４８】
図４（Ｂ）に示すように、一回り大きい第１電極層１０６の外縁内に収まるように第２電極層１０８が配置され、これにより第２電極層１０８の大きさをほぼ実効面積とする薄膜キャパシタ１０５が形成されている。
第１電極層１０６と第２電極層１０８との間に介在する誘電体膜３（１０７）は、適宜有する開口部以外はほぼ全域に成膜されている。なお、誘電体膜３（１０７）が全域にあることは必須ではないが、後述する３層構造のシート状キャパシタ材を別形成する場合は、ほぼシート全域に誘電体膜３（１０７）が存在するのが普通である。
【００４９】
図４（Ｂ）の透視平面図には現れていないが、第１電極層１０６の周囲にも、第１電極層１０６と同一階層の金属箔２により、薄膜キャパシタ１０５の周囲を囲む導電層（金属箔２）が配置されている。本例の場合、この導電層（金属箔２）と上記導電層（導電膜４）の何れか一方が存在すればよい。導電層（金属箔２）は、導電層（導電膜４）と同様、キャパシタ電極層とは電気的、物理的に分離され、電位的に固定されるかフローティング状態にされている。
【００５０】
第１電極層１０６を含む金属箔２と、銅箔８との間に、加熱時に流動性があるプリプレグ７が充填されている。
また、第２電極層１０８を含む導電膜４の周囲に、加熱時に流動性があるプリプレグ１３が充填されている。
【００５１】
このように薄膜キャパシタ１０５の周囲に配置された導電層（導電膜４）は、例えば等間隔で、開口部６を複数有する。
開口部６は、少なくとも誘電体膜３（１０７）の開口部と同時形成されるため、ほぼ同じ大きさで連通している。
本実施の形態では、開口部６は、さらに導電層（金属箔２）の開口部とも同時形成されて連通している。そのため、開口部６は、薄膜キャパシタの電極と同じ部材である金属箔２と導電膜４間の貫通孔の形態を有する。
【００５２】
なお、後述する他の実施形態のように、導電層（導電膜４）と導電層（金属箔２）の一方のみに、誘電体膜３（１０７）の開口部と連通する開口部を設けることも可能である。
【００５３】
開口部６の数と配置は、薄膜キャパシタ１０５に対し、平面内でどの方向からの応力に対しても膜剥がれが防止できるように決められている。従って、開口部６の数と配置は図４（Ｂ）の例に限定されず、キャパシタの形状等に応じて適宜決められる。また、開口部６の配置は、必ずしも等間隔でなくてもよい。
【００５４】
各開口部６内には、裏面側からのプリプレグ７と表面側からのプリプレグ１３との少なくとも一方が充填され、一体のプリプレグが形成されている。プリプレグ材は加熱により流動化し、一体性が高められる。
そのため、開口部６内で、誘電体膜３（１０７）の側壁と、導電層（導電膜４または金属箔２）の側壁とを連結する補強部材として、プリプレグ材が機能する。
【００５５】
補強部材としてのプリプレグ材は、誘電体膜と導電層の界面での膜剥がれに抗する力で両者の連結を強固に保つ。そのため、密着性の弱い薄膜キャパシタ材料の密着強度を高めることを可能としている。
【００５６】
［製造方法］
つぎに、図４に示す構造の薄膜キャパシタ１０５を含む実装基板の製造方法を、図５（Ａ）〜図７（Ｂ）の断面図を用いて説明する。
図５（Ａ）〜図５（Ｃ）は、実装基板と別に形成される薄膜キャパシタ材の製造過程の断面図である。図６（Ａ）〜図７（Ｂ）は、薄膜キャパシタ材の貼り付け工程から始まる実装基板の主な製造工程を示す断面図である。これらの断面図は、図４（Ａ）と同じ部分の断面図である。
なお、以下の製法説明では、本実施の形態における代表的な製造手法を述べるが、製造条件等は、以下の説明に限定されるものではない。
【００５７】
図５（Ａ）に示すように、薄膜キャパシタ材１は、金属箔２と誘電体膜３と導電膜４を積層した構造を有する。薄膜キャパシタ材１は、このような形態でシート部材として製造工程に供給される。
【００５８】
ここで、金属箔２は特に材料を限定するものではないが、例えば銅、ニッケルなどの金属からなる。
導電膜４は特に材料を限定するものではないが、例えば銅、ニッケルなどの金属からなる単層または複数の材料からなる積層体である。
また、誘電体膜３は特に材料を限定するものではないが、比誘電率が高い結晶性誘電体膜、例えば、チタン酸ストロンチウム（ＳｒＴｉＯ３：ＳＴＯ）、チタン酸バリウム（ＢａＴｉＯ３：ＢＴＯ）、チタン酸バリウムストロンチウム（ＢＴＯ）、またチタン酸ジルコン酸鉛（ＰＺＴ）などが望ましい。
【００５９】
図５（Ｂ）に示す工程では、金属箔２を加工するためのマスク（不図示）をドライフィルムなどで形成し、金属箔２を、例えば薬液を用いて加工する。これにより、第１電極層１０６となる金属箔２（１０６）が、周囲の金属箔２と分離部５を介して分離される。その後、ドライフィルムを除去すると、薄膜キャパシタ１０５における第１電極層１０６のパターニングが終了する。
【００６０】
図５（Ｃ）に示す工程では、本実施の形態の特徴である開口部６を形成する。例えば、金属箔２と誘電体膜３と導電膜４をドリルまたはレーザ光を用いて加工し、開口部６（貫通孔）を形成する。開口部６（貫通孔）は、例えば図４（Ｂ）の例では、第１電極層１０６となる導電膜４を囲む、導電層（導電膜４）の部分に合計８個設けられる。開口部６（貫通孔）は、金属箔２と導電膜４でサイズが同等もしくはどちらかの側が小さくてもよい。
以上の工程により、一部加工済みの薄膜キャパシタ材１が形成される。
【００６１】
図６（Ａ）に示す樹脂基板９には、例えばプリプレグ７、銅箔８などが既に形成されている。
樹脂基板９のプリプレグ７が形成された面に対し、所望の領域に合わせた薄膜キャパシタ材１を加圧プレス法などで張り合わせる。これにより、薄膜キャパシタ材１を含むコア基板１０を形成する。
この時、薄膜キャパシタ材１の張り合わせ面はパターニングを行った金属箔２側の張り合わせとする。張り合わせによって貫通孔（開口部６）に樹脂が流動して充填される状態としてもよい。
【００６２】
つぎに、所望の領域を開口したドライフィルムなどで導電膜４を加工して第２電極層１０８を分離するためのマスク（不図示）を形成する。導電膜４を、例えば薬品を用いて加工し、図６（Ｂ）に示すように導電膜４（１０５）を形成する。その後、ドライフィルムを除去する。図６（Ｂ）に、ドライフィルムを除去した後の断面を示す。
【００６３】
図７（Ａ）の工程では、プリプレグ１２，１３、及び銅箔１４，１５をコア基板１０に張り合わせる。張り合わせよって、開口部６（貫通孔）内へプリプレグの樹脂材が流動し、開口部６内が補強部材としてのプリプレグで埋め込まれることによって密着性を高めることが可能となる。
【００６４】
図７（Ｂ）に示す工程では、レーザ加工にて銅箔１５（不図示）及びプリプレグ１３を開口し、ビア電極１６を形成する。ビア電極１６は、プリプレグ１３内に形成されて導電膜４（第２電極層１０８）に接続するものと、プリプレグ１３に形成され、誘電体膜３の開口を介して金属箔２（第１電極層１０６）に接続するものがある。
【００６５】
続いて、電解メッキ法にて銅箔１４、１５の全面を所定の厚さまでＣｕ成長させて、導電膜１８を形成する。
【００６６】
続いて所望の領域を開口したドライフィルムなどで導電膜１８を加工するためのマスク（不図示）を形成する。導電膜１８を、例えば薬液を用いて加工する。その後、ドライフィルムを除去する。この時、裏面の導電膜１７も同様に、図示しない配線形成を行うこととする。
【００６７】
表面側で加工後の導電膜１８は、第１電極層１０６にビア電極１６を介して接続する導電膜１８（１０６）を含む。また、導電膜１８は、第２電極層１０８にビア電極１６を介して接続する導電膜１８（１０８）を含む。また、導電膜１８は、ＩＣ１０４（図４（Ａ））の配置領域等にも形成される。
【００６８】
以上の製造方法によれば、薄膜キャパシタ材１をコア基板１０に貼りあわせてプリプレグ１３を形成後に、加熱等で薄膜キャパシタ１０５の膜剥がれが起きにくくなる構造を形成できる。そのための追加の工程は、薄膜キャパシタ材１の状態で、ドリルやレーザ加工によって開口部６を形成するだけでよいため、コスト増加が極力抑制される。
【００６９】
＜４．第２の実施の形態＞
［素子構造］
図８（Ａ）は、第２の実施形態に関わる実装基板の薄膜キャパシタ部分を示す断面図である。この断面図は、図１のＤ−Ｄ線に沿う部分に対応する。図８（Ｂ）は、図８（Ａ）のＢ−Ｂ線に沿う透視平面図である。透視平面図の意味は図３（Ａ）に対する図３（Ｂ）と同じである。
【００７０】
第２の実施の形態では、貫通孔（開口部６）の位置を薄膜キャパシタ１０５の周辺から薄膜キャパシタ１０５内の配置に変更している。具体的には、第２電極層１０８に接続される導電膜１８（１０８）の周囲に、貫通孔（開口部６）を形成している。このときの開口部６は、第１の実施の形態と同様に、第２電極層１０８としての導電膜４（１０８）、誘電体膜３（１０７）、および、第１電極層１０６としての金属箔２（１０６）を貫く貫通孔である。この貫通孔内に樹脂（プリプレグ材）を埋めることで、薄膜キャパシタ１０５の膜剥がれを防止する補強部材として機能させること自体は、第１の実施の形態と同様である。
貫通孔（開口部６）の位置以外の構成は、図４を用いて既に説明したので、ここでの説明を省略する。
【００７１】
第２の実施の形態の実装基板の製造では、図５（Ｃ）の工程で貫通孔（開口部６）を形成する位置が第１の実施の形態と異なる。よって、本実施の形態においても、基本的に図５（Ａ）〜図７（Ｂ）を用いて既に説明した製造方法が好適に適用できる。
【００７２】
＜５．第３の実施の形態＞
上記の第１，第２の実施の形態では、貫通孔（開口部６）内の全ての領域をプリプレグ材で埋め込むことで膜剥がれを防止する。
【００７３】
これに対し、本第３の実施の形態は、貫通孔（開口部６）のコア部分は、プリプレグ材等の樹脂でなくとも、例えば導電部材でもよいことを示すものである。
この形態は、上記第１，第２の実施の形態のどちらにも適用できる。ただし、第２の実施の形態においては、薄膜キャパシタ１０５の電極間ショートを防止する必要から、コア部分の周囲で直接、キャパシタ電極の側壁に接触する部分は絶縁材料、例えばプリプレグ等の樹脂である必要がある。一方、第１の実施の形態では、貫通孔（開口部６）内の全ての領域を導電物で埋めることもできる。この形態に関しては、後述する第８の実施の形態で再度説明する。
【００７４】
以下、第２の実施の形態に対し、貫通孔コア部分の導電化することを適用した場合について、図面を用いて説明する。
【００７５】
［素子構造］
図９（Ａ）は、第３の実施形態に関わる実装基板の薄膜キャパシタ部分を示す断面図である。この断面図は、図１のＤ−Ｄ線に沿う部分に対応する。図９（Ｂ）は、図９（Ａ）のＣ−Ｃ線に沿う透視平面図である。透視平面図の意味は図３（Ａ）に対する図３（Ｂ）と同じである。
【００７６】
第３の実施の形態では、本例で合計６個設けられた貫通孔（開口部６）の位置は、ほぼ、第２の実施の形態と同様である。
各貫通孔（開口部６）において、そのコア部分にビア電極１９が通っている。ビア電極１９の周囲の隙間に、プリプレグ７またはプリプレグ１３の樹脂が充填されており、これにより薄膜キャパシタ１０５の電極間、電極とビア電極１９の電気的ショートが防止されている。
【００７７】
ビア電極１９は、電気的にフローティングとすることも可能であるが、ここでは好ましい形態として、電圧、信号等を伝える配線の一部としてビア電極１９を利用する。具体的には、各ビア電極１９は、下層の銅箔８に接続しており、上層では導電膜１８からなる配線層と接続されている。
なお、図９の例では、銅箔８と導電膜１７もビア電極で接続されているが、このことは必須でない。また、あるビア電極１９は銅箔８に接続し、他のビア電極１９は銅箔８と絶縁されたビア内を通って下層の導電膜１７と接続する構成も可能である。
【００７８】
このような構成では、貫通孔（開口部６）内を電極ビアを通す部分として有効利用できるという利点がある。また、ビア電極１９が通った後では剥がれ強度も、第１，第２の実施形態より強固になる。
一方、薄膜キャパシタ１０５の面積に余裕がない場合、貫通孔によって容量素子の面積が変化することもある。その場合でも、貫通孔の分のサイズを大きくすることで対応が可能となる。
【００７９】
製造方法は、第２の実施の形態と同様な製造方法において、ビア電極１９の形成が必要である。ただし、ビア電極１６の形成時と同時にビア電極１９の形成も可能であり、その場合、ビア開口パターンを変更すればよく、実質的な製造工程の追加はない。
【００８０】
＜６．第４の実施の形態＞
第４の実施の形態が提供する別の製造方法を下記に示す。この製造方法は、貫通孔（開口部６）内を樹脂で埋め込む構造への適用が可能であるため、その意味では、第１，第２の実施の形態に適用可能な製造方法である。以下は、図面が存在し比較が容易な第１の実施の形態と同じ素子構造の製造を例として、第４の実施の形態を説明する。
【００８１】
第４の実施の形態では、貫通孔（開口部６）への樹脂埋め込みを、実装基板への張り合わせ前の薄膜キャパシタ材１に対して行うことに特徴を有する。
図１０（Ａ）〜図１１（Ａ）は、実装基板と別に形成される薄膜キャパシタ材の製造過程の断面図である。図１１（Ｂ）と図１１（Ｃ）は、薄膜キャパシタ材の貼り付け工程から薄膜キャパシタの電極加工終了までを示す断面図である。これらの断面図は、図４（Ａ）と同じ部分の断面図である。
なお、以下の製法説明では、本実施の形態における代表的な製造手法を述べるが、製造条件等は、以下の説明に限定されるものではない。
【００８２】
図１０（Ａ）に示すように、薄膜キャパシタ材１は、金属箔２と誘電体膜３と導電膜４を積層した構造を有する。薄膜キャパシタ材１は、このような形態でシート部材として製造工程に供給される。
【００８３】
ここで、金属箔２は特に材料を限定するものではないが、例えば銅、ニッケルなどの金属からなる。
導電膜４は特に材料を限定するものではないが、例えば銅、ニッケルなどの金属からなる単層または複数の材料からなる積層体である。
また、誘電体膜３は特に材料を限定するものではないが、比誘電率が高い結晶性誘電体膜、例えば、チタン酸ストロンチウム（ＳｒＴｉＯ３：ＳＴＯ）、チタン酸バリウム（ＢａＴｉＯ３：ＢＴＯ）、チタン酸バリウムストロンチウム（ＢＴＯ）、またチタン酸ジルコン酸鉛（ＰＺＴ）などが望ましい。
【００８４】
図１０（Ｂ）に示す工程では、金属箔２を加工するためのマスク（不図示）をドライフィルムなどで形成し、金属箔２を、例えば薬液を用いて加工する。これにより、第１電極層１０６となる金属箔２（１０６）が、周囲の金属箔２と分離部５を介して分離される。その後、ドライフィルムを除去すると、薄膜キャパシタ１０５における第１電極層１０６のパターニングが終了する。
【００８５】
図１０（Ｃ）に示す工程では、開口部６を形成する。例えば、金属箔２と誘電体膜３と導電膜４をドリルまたはレーザ光を用いて加工し、開口部６（貫通孔）を形成する。開口部６（貫通孔）は、例えば図４（Ｂ）の例では、第１電極層１０６となる導電膜４を囲む、導電層（導電膜４）の部分に合計８個設けられる。なお、図示とは異なるが、第２の実施の形態と同様な開口部の位置とする場合、開口部６（貫通孔）を分離部５より内側の薄膜キャパシタ１０５内に形成する。開口部６（貫通孔）は、金属箔２と導電膜４でサイズが同等もしくはどちらかの側が小さくてもよい。
【００８６】
図１１（Ａ）に示す工程は、本実施の形態で新たに設けられた構成である。この工程では、スクリーン印刷法などによって、樹脂２７を貫通孔（開口部６）や金属箔の加工部（分離部５）へ埋め込みを行い、薄膜キャパシタ材１が形成される。
樹脂材については例えばポリイミド、エポキシ、ＢＣＢ、フッ素系樹脂などが望ましい。
【００８７】
その際に、樹脂が導電膜４上へ残ってしまった場合は製造上の問題がなければそのまま残してもよい。または、バフ研磨のように非常にソフトな研磨パッドで残存した樹脂を削って平坦化により除去してもよい。
【００８８】
以上の工程により、樹脂２７が埋め込まれた一部加工済みの薄膜キャパシタ材１が形成される。
【００８９】
図１１（Ｂ）に示す樹脂基板９には、例えばプリプレグ７、銅箔８などが既に形成されている。
樹脂基板９のプリプレグ７が形成された面に対し、所望の領域に合わせた薄膜キャパシタ材１を加圧プレス法などで張り合わせる。これにより、薄膜キャパシタ材１を含むコア基板１０を形成する。
この時、薄膜キャパシタ材１の張り合わせ面はパターニングを行った金属箔２側の張り合わせとする。張り合わせによって貫通孔（開口部６）内の樹脂２７とプリプレグ７が接合される。樹脂２７とプリプレグ７の樹脂材料を同様なものとした場合、樹脂２７とプリプレグ７が流動して一体化するようにしてもよい。
【００９０】
つぎに、所望の領域を開口したドライフィルムなどで導電膜４を加工して第２電極層１０８を分離するためのマスク（不図示）を形成する。導電膜４を、例えば薬品を用いて加工し、図１１（Ｃ）に示すように導電膜４（１０５）を形成する。その後、ドライフィルムを除去する。図１１（Ｃ）に、ドライフィルムを除去した後の断面を示す。
【００９１】
以降の製造方法は、図７（Ａ）および図７（Ｂ）と同様である。
【００９２】
本実施の形態では、樹脂２７を充填する工程が追加となるが、薄膜キャパシタ材１が貼り合わせ前の状態でも膜剥がれ強度が高くなる。このため、薄膜キャパシタ材１のハンドリング時や貼り合わせ時の応力に対しても強いキャパシタ構造とすることができる。
【００９３】
＜７．第５の実施の形態＞
第５の実施の形態が提供する別の製造方法を下記に示す。この製造方法は、貫通孔（開口部６）内を樹脂で埋め込む構造への適用が可能であるため、その意味では、第１，第２の実施の形態に適用可能な製造方法である。あるいは、第３の実施の形態のように開口部６のコア部分を導電層とする場合にも適用可能である。以下は、図面が存在し比較が容易な第１の実施の形態と同じ素子構造の製造を例として、第５の実施の形態を説明する。
【００９４】
第５実施の形態では、貫通孔（開口部６）の開口そのものを、薄膜キャパシタ材１を樹脂基板９と貼り合わせた後に行うことに特徴を有する。
【００９５】
図１２（Ａ）〜図１２（Ｂ）は、実装基板と別に形成される薄膜キャパシタ材の製造過程の断面図である。図１２（Ｃ）〜図１３（Ｃ）は、薄膜キャパシタ材の貼り付け工程から始まる実装基板の主な製造工程を示す断面図である。これらの断面図は、図４（Ａ）と同じ部分の断面図である。
なお、以下の製法説明では、本実施の形態における代表的な製造手法を述べるが、製造条件等は、以下の説明に限定されるものではない。
【００９６】
図１２（Ａ）に示すように、薄膜キャパシタ材１は、金属箔２と誘電体膜３と導電膜４を積層した構造を有する。薄膜キャパシタ材１は、このような形態でシート部材として製造工程に供給される。
【００９７】
ここで、金属箔２は特に材料を限定するものではないが、例えば銅、ニッケルなどの金属からなる。
導電膜４は特に材料を限定するものではないが、例えば銅、ニッケルなどの金属からなる単層または複数の材料からなる積層体である。
また、誘電体膜３は特に材料を限定するものではないが、比誘電率が高い結晶性誘電体膜、例えば、チタン酸ストロンチウム（ＳｒＴｉＯ３：ＳＴＯ）、チタン酸バリウム（ＢａＴｉＯ３：ＢＴＯ）、チタン酸バリウムストロンチウム（ＢＴＯ）、またチタン酸ジルコン酸鉛（ＰＺＴ）などが望ましい。
【００９８】
図１２（Ｂ）に示す工程では、金属箔２を加工するためのマスク（不図示）をドライフィルムなどで形成し、金属箔２を、例えば薬液を用いて加工する。これにより、第１電極層１０６となる金属箔２（１０６）が、周囲の金属箔２と分離部５を介して分離される。その後、ドライフィルムを除去すると、薄膜キャパシタ１０５における第１電極層１０６のパターニングが終了する。
以上の工程により、開口部を未開口の薄膜キャパシタ材１が形成される。
【００９９】
図１２（Ｃ）に示す樹脂基板９には、例えばプリプレグ７、銅箔８などが既に形成されている。
樹脂基板９のプリプレグ７が形成された面に対し、所望の領域に合わせた薄膜キャパシタ材１を加圧プレス法などで張り合わせる。これにより、薄膜キャパシタ材１を含むコア基板１０を形成する。
この時、薄膜キャパシタ材１の張り合わせ面はパターニングを行った金属箔２側の張り合わせとする。
【０１００】
つぎに、所望の領域を開口したドライフィルムなどで導電膜４を加工して第２電極層１０８を分離するためのマスク（不図示）を形成する。導電膜４を、例えば薬品を用いて加工し、図１３（Ａ）に示すように導電膜４（１０５）を形成する。その後、ドライフィルムを除去する。図１３（Ａ）に、ドライフィルムを除去した後の断面を示す。
【０１０１】
図１３（Ｂ）に示す工程では、本実施の形態の特徴である開口部６を形成する。例えば、金属箔２と誘電体膜３と導電膜４をドリルまたはレーザ光を用いて加工し、開口部６（貫通孔）を形成する。開口部６（貫通孔）は、例えば図４（Ｂ）と同様とする場合、第１電極層１０６となる導電膜４を囲む、導電層（導電膜４）の部分に合計８個設けられる。開口部６（貫通孔）は、金属箔２と導電膜４でサイズが同等もしくはどちらかの側が小さくてもよい。
【０１０２】
以後は、第１の実施の形態で示した図７（Ａ）と図７（Ｂ）と同様な工程を行う。
まず、プリプレグ１２，１３、及び銅箔（不図示）をコア基板１０に張り合わせる。銅箔の張り合わせよって、開口部６（貫通孔）内へプリプレグの樹脂材が流動し、開口部６内が補強部材としてのプリプレグで埋め込まれることによって密着性を高めることが可能となる。
【０１０３】
つぎに、ビア電極１６を第１の実施の形態（図７（Ｂ））と同様な方法で形成し、その上に導電膜１８を形成する。このとき裏面にも導電膜１７を同時に形成する。図１３（Ｃ）は、導電膜１７，１８の成膜直後の断面図である。
その後は、第１の実施の形態と同様にして、導電膜１８等をパターニングして、当該実装基板を完成させる。
【０１０４】
以上の実施形態では、金属箔２、誘電体膜３、導電膜４を全て貫通する貫通孔で開口部６を形成した。
これに対し、開口部は貫通孔でなくとも、金属箔２と導電膜４の一方と、誘電体膜３を開口するだけでも膜剥がれ強度の向上が図れる。
【０１０５】
＜８．第６の実施の形態＞
図１４に、第６の実施の形態に関する実装基板の断面図を示す。
この断面図においては、第１の実施の形態において貫通孔（開口部６）を設けた位置に、導電膜４と誘電体膜３を開口する開口部６Ａを設けている。この開口部６Ａの開口を金属箔２表面が露出する時点で停止する点が、第１の実施の形態における製造方法と頃なる点であり、その他の製法工程は、第１の実施の形態と共通する。
【０１０６】
電極の分離部とは異なり、この開口部６Ａでは、誘電体膜３も開口するため、プリプレグ１３の樹脂等が補強部材として、誘電体膜３の開口部内側壁と導電膜４の開口部内側壁を連結する。このため、薄膜キャパシタ１０５の膜剥がれ強度が向上している。
【０１０７】
＜９．第７の実施の形態＞
図１５に、第７の実施の形態に関する実装基板の断面図を示す。
この断面図においては、第４の実施の形態において貫通孔（開口部６）を設けた位置に、金属箔２と誘電体膜３を開口する開口部６Ｂを設けている。薄膜キャパシタ材１を樹脂基板に貼り合わせる前に、開口部６Ｂの開口を行う。この開口部６Ｂの開口を金属箔２表面が露出する時点で停止する点と、樹脂２７の埋め込みを行わない点が、第４の実施の形態における薄膜キャパシタ材１の形成方法と異なる点であり、その他の製法工程は、第４の実施の形態と共通する。
【０１０８】
電極の分離部５とは異なり、この開口部６Ｂでは、誘電体膜３も開口するため、プリプレグ１３の樹脂等が補強部材として、誘電体膜３の開口部内側壁と金属箔２の開口部内側壁を連結する。このため、薄膜キャパシタ１０５の膜剥がれ強度が向上している。
【０１０９】
以上の第６および第７の実施の形態では、主に、第１，第４の実施形態との相違を述べたが、開口部６Ａまたは６Ｂの形成位置については、第２の実施の形態と同様に、薄膜キャパシタ１０５のＭＩＭ構造が形成された面内に設けることもできる。その場合、キャパシタの値が、開口部の形成によって減少する分を考慮して、キャパシタの専有面積が決められる。
【０１１０】
＜１０．第８の実施の形態＞
図１６は、第８の実施の形態に関する実装基板の断面図である。
第８の実施の形態では、第５の実施の形態に係る製造における図１３（Ｂ）の開口部６の開口を、金属箔２が露出するまでで止める。そのため、形成後の開口部は、図１４の開口部６Ａのようになる。形成した開口部６Ａは、第５の実施の形態と同様に薄膜キャパシタ材１の基板貼り合わせの後であるので、表面のプリプレグ１３の開口と連通している。このような開口部に、ビア電極１６を埋め込んで形成し、第１，第５の実施の形態と同様な方法で、導電膜１８，１７の形成を行う。
【０１１１】
＜１１．第９の実施の形態＞
図１７は、第９の実施の形態に関する実装基板の断面図である。
第９の実施の形態では、図１７に示すように、図１５に示す開口部６Ｂと同様な開口部にビア電極１６（６Ｂ）が埋め込まれた構造を有する。
このような構造を形成するには、例えば、以下の手法を採用できる。
薄膜キャパシタ材１の形成過程で、金属箔２のみならず、誘電体膜３をも開口する開口部６Ｂを形成して、導電物質で予め埋め込む。
一方、薄膜キャパシタ材１を貼り付ける側の樹脂基板９においても、プリプレグ７を貫通し銅箔８に達する開口部を形成し、導電物質で埋め込む。
このような樹脂基板９に対し、薄膜キャパシタ材１を貼り合わせると、２つの導電物質が連結してビア電極１６（６Ｂ）が形成される。
導電膜４側のプリプレグ１３、ビア電極１６および導電膜１８の形成は、他の実施の形態と同様に行う。
【０１１２】
第８，第９の実施の形態によれば、開口部が貫通孔でない場合であっても導電物による、より強固な補強部材の形成が可能である。なお、これらの実施の形態では、補強部材が導電物であるため、開口部の位置は薄膜キャパシタ１０５より外側に配置される場合に限られる。
開口部内を連通したビア電極１６を、電圧や信号を通す配線の一部として用いてもよいことは、例えば第３の実施の形態と同様である。
【０１１３】
＜１２．変形例１（第１の実施の形態）＞
図１８と図１９に、第１の実施の形態における変形例１の透視平面図を示す。
この変形例１では、薄膜キャパシタ１０５を囲む金属箔２のパターンを特に設けなくとも、近くの配線層を利用して開口部６を形成している。
【０１１４】
図１８は、紙面の縦方向の内部配線（金属箔２）を利用して、内部配線に開口部６を設けた場合を示す。
図１９は、紙面の横方向の内部配線（金属箔２）を利用して、内部配線に開口部６を設けた場合を示す。
なお、第３の実施の形態と同様に、開口部６内のコア部分にビア電極を形成する更なる変形、開口部６内に導電物を埋め込んでビア電極とする更なる変形等の可能である。
【０１１５】
＜１３．その他の変形例＞
以上の実施の形態および変形例では、ＩＣ１０４等の電子部品が実装基板１０３の上面（基板面）に実装される場合を示す。ただし、実装基板１０３の下面（もう片方の基板面）にも電子部品が実装される両面実装の形態でもよい。
【０１１６】
以上の実施形態では、第１電極層１０６および第２電極層１０８が矩形状となっているが、この平面形状は任意である。また、貫通孔または溝からなる開口部は、円、楕円、多角形等のどのような平面視形状（貫通軸と直交する断面形状）であってもよい。
その他、本開示技術の趣旨を逸脱しない範囲で種々の変形が可能である。
【０１１７】
以上の実施の形態および変形例によれば、容量発生部（薄膜キャパシタ材１）の近傍に応力の影響による剥がれを阻止することができる。この効果は、貫通孔、あるいは、及び２つの電極層の溝に樹脂もしくは導電物を埋め込み、その埋め込み膜により密着強度を高めることにより得られる。そして、製造工程途中で応力等による誘電体膜と２つの電極層の剥がれを防止し、剥がれによる製造上の不良を無くすことが可能となる。
基板工程の標準的な工程であることから追加工程が必要なく、形成できることから、低コストで安易に形成することができる。
【符号の説明】
【０１１８】
２…金属箔（第１電極層となる導電膜）、３…誘電体膜、４…（第２電極層となる）導電膜、６，６Ａ，６Ｂ…開口部、７，１３…プリプレグ（樹脂）、１８…導電膜、１０…コア基板、１６…ビア電極、２７…樹脂、１０３…実装基板、１０５…薄膜キャパシタ、１０６…第１電極層、１０７…誘電体膜、１０８…第２電極層
【図１】
2012216611.tif 000003
【図２】
2012216611.tif 000004
【図３】
2012216611.tif 000005
【図４】
2012216611.tif 000006
【図５】
2012216611.tif 000007
【図６】
2012216611.tif 000008
【図７】
2012216611.tif 000009
【図８】
2012216611.tif 000010
【図９】
2012216611.tif 000011
【図１０】
2012216611.tif 000012
【図１１】
2012216611.tif 000013
【図１２】
2012216611.tif 000014
【図１３】
2012216611.tif 000015
【図１４】
2012216611.tif 000016
【図１５】
2012216611.tif 000017
【図１６】
2012216611.tif 000018
【図１７】
2012216611.tif 000019
【図１８】
2012216611.tif 000020
【図１９】
2012216611.tif 000021