(57)【要約】【課題】小型化が可能で、積層方向への熱伝導性に優れたセラミック多層基板及びその製造方法を得ること。【解決手段】セラミック多層基板３は、積層された複数のセラミック基板と、積層された複数のセラミック基板を貫通する貫通キャビティと、貫通キャビティ内に充填された金属導体８とを有し、貫通キャビティは、金属導体８との界面である内壁面が内側に凸となることによって係合部として形成された貫通キャビティ凸部５を備える。【選択図】図１
2012195464.tif 000002
【特許請求の範囲】
【請求項１】
積層された複数のセラミック基板と、
前記積層された複数のセラミック基板を貫通する貫通キャビティと、
前記貫通キャビティ内に充填された金属導体とを有し、
前記貫通キャビティは、内壁面が内側又は外側に凸となった係合部を少なくとも一つ備えることを特徴とするセラミック多層基板。
【請求項２】
前記係合部の厚さは、１枚以上の前記セラミック基板の厚さと同じであることを特徴とする請求項１記載のセラミック多層基板。
【請求項３】
前記金属導体よりも熱伝導率の高い金属で形成され、前記金属導体に挿入された金属ブロックを有することを特徴とする請求項１又は２記載のセラミック多層基板。
【請求項４】
積層された複数のセラミック基板と、
前記積層された複数のセラミック基板の表側の半導体チップが実装される領域の直下に、裏側から形成された盲穴と、
前記盲穴内に充填された金属導体とを有し、
前記盲穴は、内壁面が内側又は外側に凸となった係合部を少なくとも一つ備えることを特徴とするセラミック多層基板。
【請求項５】
開口を有する複数の第１のセラミック基板を開口同士が重なるように積層して、表裏を貫通し内壁面の少なくとも一カ所が内側又は外側に凸となった貫通キャビティを備えた第１の積層体を形成する工程と、
前記貫通キャビティに金属導体を充填する工程と、
前記貫通キャビティに前記金属導体が充填された前記第１の積層体の表側に、開口を有する第２のセラミック基板を、前記貫通キャビティと前記第２のセラミック基板の開口とが重なるように少なくとも１枚積層して第２の積層体を形成する工程と、
前記第２の積層体を焼成する工程とを有することを特徴とするセラミック多層基板の製造方法。
【請求項６】
開口を有する複数の第３のセラミック基板を開口同士が重なるように積層して、貫通キャビティを備えた複数の第３の積層体を形成する工程と、
前記複数の第１の積層体の各々の前記貫通キャビティに金属導体を充填する工程と、
前記貫通キャビティに前記金属導体が充填された前記複数の第３の積層体を前記貫通キャビティ同士が内壁面の少なくとも一カ所が内側又は外側に凸となって繋がるように積層する工程と、
複数積層した前記第３の積層体の表側に、開口を有する第４のセラミック基板を、前記貫通キャビティと前記第４のセラミック基板の開口とが重なるように少なくとも１枚積層して第４の積層体を形成する工程と、
前記第４の積層体を焼成する工程とを有することを特徴とするセラミック多層基板の製造方法。
【請求項７】
開口を有する複数のセラミック基板を前記開口同士が重なるように積層して、前記開口が繋がって表裏を貫通し内壁面の少なくとも一カ所が内側又は外側に凸となった貫通キャビティを備えた積層体を形成する工程と、
表側から予め定められた枚数の前記セラミック基板を除いて前記貫通キャビティに金属導体を充填する工程と、
前記積層体を焼成する工程とを有することを特徴とするセラミック多層基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージに使用するセラミック多層基板に関し、特に、半導体チップを実装する際の放熱構造を配慮したセラミック多層基板及びその製造方法に関する。
【背景技術】
【０００２】
従来の高周波用半導体パッケージでは、セラミック基板の基板主面に開口するキャビティが形成され、このキャビティ底面に形成される底面メタライズ層上に半導体チップが実装される。基板主面の反対面である基板裏面には裏面メタライズ層が形成される。半導体チップで発生し底面メタライズ層に伝達した熱を裏面メタライズ層に導くため、底面メタライズ層と裏面メタライス層との間には、金属導体によってサーマルビアが形成される。基板裏面は、他の部材に接続され、半導体チップで発生した熱がサーマルビアを介して他の部材に伝達されることによって、半導体チップの温度上昇を抑制し、半導体チップの電気特性の劣化や熱的破壊を防いでいる。
【０００３】
キャビティが無い基板に関しても、フリップチップ実装部の直下の基板主面メタライズ層から裏面メタライズ層までサーマルビアを形成することで同様の効果があると言われている（特許文献１参照）。
【０００４】
さらに、放熱構造が必要な場合、セラミック基板上に部品を実装せずに、半導体チップと基板との間に熱伝導率の高いキャリアを実装するか、基板に貫通キャビティを形成し、基板を搭載するキャリア上に直接半導体チップを実装するなどといった方法がある（特許文献２参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−２５３５７９号公報
【特許文献２】特開２００４−２７３９２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、近年、半導体チップの高機能化に伴い、サーマルビアでは十分な放熱性能を有する構造が得られないという課題がある。
【０００７】
基板に貫通キャビティを形成し、半導体チップを基板上に実装しない方法では、実装精度、キャビティ形成精度の関係から、基板の小型化ができないといった制約がでる。すなわち、貫通キャビティは、内部に設置するキャリアよりも大きく形成せざるを得ないため、基板の小型化の妨げとなってしまう。
【０００８】
サーマルビアの間隔を極限まで小さくしていくと、最終的には半導体チップの下はセラミックが存在しない金属導体のみの構成に行き着く。この構成は、セラミック多層基板単体で検討できる放熱の限界であるが、直柱状の貫通キャビティの形成後にキャビティ内に金属導体を充填しただけの構造の場合、金属導体とキャビティ側面との界面での密着性が悪く、半導体チップの実装前に金属導体が脱落する可能性がある。
【０００９】
本発明は、上記に鑑みてなされたものであって、小型化が可能で、積層方向への熱伝導性に優れたセラミック多層基板及びその製造方法を得ることを目的とする。
【課題を解決するための手段】
【００１０】
上述した課題を解決し、目的を達成するために、本発明は、積層された複数のセラミック基板と、積層された複数のセラミック基板を貫通する貫通キャビティと、貫通キャビティ内に充填された金属導体とを有し、貫通キャビティは、内壁面が内側又は外側に凸となった係合部を少なくとも一つ備えることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、セラミック多層基板の熱伝導性を高め、放熱効果を大幅に向上できるとともに、貫通キャビティ内の金属導体は、セラミック基板と物理的に係合しているため、脱落のおそれがないという効果を奏する。
【図面の簡単な説明】
【００１２】
【図１】図１は、本発明にかかるセラミック多層基板の実施の形態１を用いた半導体パッケージの断面図である。
【図２】図２は、本実施の形態にかかるセラミック多層基板の製造工程を示す図である。
【図３】図３は、実施の形態１にかかるセラミック多層基板を用いた半導体パッケージの別の構成例を示す断面図である。
【図４】図４は、本発明にかかるセラミック多層基板の実施の形態２を用いた半導体パッケージの断面図である。
【図５】図５は、本発明にかかるセラミック多層基板の実施の形態３を用いた半導体パッケージの断面図である。
【発明を実施するための形態】
【００１３】
以下に、本発明にかかるセラミック多層基板の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００１４】
実施の形態１．
図１は、本発明にかかるセラミック多層基板の実施の形態１を用いた半導体パッケージの断面図である。半導体チップ１を実装するキャビティ底面は金属導体８のみで形成されている。金属導体８が充填されている貫通キャビティは直柱状ではなく、内壁面が内側に凸となって係合部としての貫通キャビティ凸部５が形成されている。ここでは貫通キャビティ凸部５は、セラミック基板２枚分の厚さで形成されている。セラミック多層基板３は、開口を有するセラミック基板を開口同士が重なるように積層して形成されている。
【００１５】
キャリア４上には、複数のセラミック基板からなるセラミック多層基板３が形成されている。セラミック多層基板３には、キャリア４に達する貫通キャビティが設けられており、貫通キャビティの内部には金属導体８が充填されている。金属導体８の上面は底面メタライズ層６となっており、この上に半導体チップ１が実装されている。半導体チップ１は、セラミック多層基板３に形成されている配線パターンにボンディングワイヤ２を介して接続されている。また、金属導体８の下面は裏面メタライズ層７となっていてキャリア４と熱的に接続されている。
【００１６】
セラミック多層基板３は、貫通キャビティは係合部としての貫通キャビティ凸部５の部分で細くなっている。これにより、基板厚さ方向の断面視では厚さ方向の中央部のセラミック基板は金属導体８へ食い込むように突出している。従って、貫通キャビティの側面で金属導体８とセラミック多層基板３との界面で剥離が生じても、金属導体８がセラミック多層基板３から脱落することはない。
【００１７】
図２は、本実施の形態にかかるセラミック多層基板の製造工程を示す図である。セラミック多層基板の製造方法は大別すると（ａ）〜（ｃ）に示す３種類がある。
【００１８】
図２（ａ）は、例えば、開口径が小さいセラミック基板が積層方向の中央付近に位置するように複数のセラミック基板（第１のセラミック基板）を開口同士が重なるように積層することによって、先ず側面に凹凸のある貫通キャビティを備えた積層体１０（第１の積層体）を形成した後、貫通キャビティ内に金属導体８を充填して底面メタライズ層６を備えた積層体１３を形成し、その後、残りのセラミック基板（第２のセラミック基板）を積層することによって貫通キャビティに金属導体８が充填された積層体１５（第２の積層体）を得る方法である。
【００１９】
図２（ｂ）は、開口を有する複数のセラミック基板（第３のセラミック基板）を開口同士が重なるように積層して貫通キャビティを有する積層体１１（第３の積層体）を複数形成し、各積層体の貫通キャビティ内に金属導体８を充填し、最後に貫通キャビティに金属導体８を充填しない残りの層（第４のセラミック基板）と組み合わせて側面に凹凸のある貫通キャビティに金属導体８が充填された積層体１５（第４の積層体）を得る方法である。この場合には、他の積層体１１に挟まれる積層体１１を形成する際に、開口の径が小さいセラミック基板を用いるなどすれば良い。
【００２０】
図２（ｃ）は、例えば、開口径が小さいセラミック基板が積層方向の中央付近に位置するように複数のセラミック基板を開口同士が重なるように積層することによって、側面に凹凸のある貫通キャビティを備えた積層体１２を形成した後、金属導体８を所定高さまで充填することで貫通キャビティに金属導体８が充填された積層体１５を得る方法である。
【００２１】
図２（ａ）〜（ｃ）のいずれかの方法で形成した積層体１５を焼成することで、セラミック多層基板３を形成する。なお、図２（ｃ）の方法では、貫通キャビティを形成した焼成後のセラミック多層基板３に金属導体８を充填し、再度焼成して金属導体８を硬化させる製法も可能である。
【００２２】
貫通キャビティに充填する金属導体８は、セラミック多層基板の製造において一般的な回路パターン形成用金属導体材料と同じものを使用することで、同時焼成が可能である。一般的な回路パターン形成用金属材料とは、Ｃｕ、Ａｇ、Ａｌ、Ａｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｗ、Ｍｏ、Ｍｎから選ばれる１種、又は２種以上の混合物や合金である。セラミック系絶縁基板の焼成温度よりも高い融点を有する金属であることが同時焼成を行う上で必要であり、特にセラミック系絶縁基板として焼成温度が８００〜１０００℃のガラスセラミックスなどの低温焼成セラミックスを用いる場合には、Ｃｕ、Ａｇ、Ａｌ、Ａｕ、Ｎｉ、Ｐｔ及びＰｄ又はこれらの混合物や合金などの低抵抗金属を使用することが可能である。これらの金属から用途に合わせて選択する。
【００２３】
図３は、実施の形態１にかかるセラミック多層基板を用いた半導体パッケージの別の構成例を示す断面図である。上記の説明ではセラミック多層基板３の厚さ方向の中央部で貫通キャビティの径が小さくなっている構成を例としたが、図３（ａ）に示すように貫通キャビティの内壁面が外側に凸となることでセラミック多層基板３の厚さ方向の中央部で貫通キャビティの径が大きくなって係合部としての貫通キャビティ凹部９が形成されていても良いし、図３（ｂ）に示すように、貫通キャビティの径が同じであって貫通キャビティ凸部５と貫通キャビティ凹部９との両方が係合部として形成されていても良い。係合部は任意枚数のセラミック基板の厚さと同じ厚さで形成することが可能である。
【００２４】
サーマルビア構造では、ビア間隔やビア径の制約があり、金属導体の領域以外にセラミックの領域が必ず存在するため、その分放熱性が低下するが、本実施の形態では、セラミック領域が無くなる分放熱性が向上する。
【００２５】
また、基板一体化形成のため、実装精度と基板形成精度、キャリア形成精度の加算で設計する必要が無くなり、基板の小型化が可能である。
【００２６】
さらに、直柱状の貫通キャビティを形成した後にキャビティ内に金属導体を充填しただけの構造の場合、金属導体とキャビティ側面のセラミック層との界面の密着性が悪く、半導体チップの実装前に金属導体が貫通キャビティから脱落する可能性があるが、本実施の形態においては、物理的な係合によって金属導体の脱落が抑制される。
【００２７】
このように、本実施の形態によれば、従来のサーマルビア方式よりもセラミック多層基板の熱伝導性を高めることができるため、放熱効果を大幅に向上できる。また、基板一体形成のため、放熱用の部品を実装する場合よりも小型化が可能である。したがって、より発熱量の高い半導体チップを使用することができ、セラミック多層基板を使用した半導体パッケージの高機能化を実現できる。
【００２８】
実施の形態２．
図４は、本発明にかかるセラミック多層基板の実施の形態２を用いた半導体パッケージの断面図である。セラミック多層基板３の表側の半導体チップ１６が実装される領域の直下に、裏側から形成された内壁面の少なくとも一カ所が内側又は外側に凸となった盲穴に金属導体８が充填されていて、金属導体８がセラミック多層基板３の基板表面側に露出していないことと、半導体チップ１６が回路パターン１７にフリップチップ実装されていることを除いては実施の形態１と同様である。金属導体８は、フリップチップ実装時の放熱構造として機能する。
【００２９】
本実施の形態にかかるセラミック多層基板の製造方法も図２（ａ）〜（ｃ）で説明した実施の形態１と同様である。
【００３０】
実施の形態３．
図５は、本発明にかかるセラミック多層基板の実施の形態３を用いた半導体パッケージの断面図である。本実施の形態においては、金属導体８を充填する際に挿入された金属ブロック１８を備えている。
【００３１】
図５（ａ）〜（ｃ）に示す構成では、金属導体８よりも熱伝導性が高い材料で形成された金属ブロック１８を用いることで、金属導体８のみの構成と比較して、放熱性を高めることができる。また、金属ブロック１８の材料が金属導体８よりも安価であれば、製造コストの低減を図ることもできる。
【００３２】
図５（ａ）、（ｂ）に示す構成では、金属ブロック１８の表面が底面メタライズ層を形成している。このため、焼成時に金属導体８が収縮しても底面メタライズの平坦性は維持される。なお、図５（ａ）に示す構成では、裏面メタライズ層も金属ブロック１８の表面が形成しているため、金属導体８の焼成後も裏面メタライズ層の平坦性が維持される。なお、焼成時に表面に酸化膜が形成されない材料で金属ブロック１８を形成することが好ましい。
【００３３】
金属ブロックは、同時焼成を行う場合は一般的な回路パターン形成用金属導電体材料から選定する方が、充填した金属導体との密着性や焼成挙動の推定が容易である。また、焼成後の基板の取り扱い、例えばめっき性や実装性の検討も材質的には従来のセラミック基板と同様であるため、基板製造面では有利である。ただし、焼成温度に耐える材料であれば、特定の材料に限定されることはない。
【符号の説明】
【００３４】
１、１６  半導体チップ
２  ボンディングワイヤ
３  セラミック多層基板
４  キャリア
５  貫通キャビティ凸部
６  底面メタライズ層
７  裏面メタライズ層
８  金属導体
１０、１１、１２、１３、１５  積層体
１６  半導体チップ
１７  回路パターン
１８  金属ブロック
【図１】
2012195464.tif 000003
【図２】
2012195464.tif 000004
【図３】
2012195464.tif 000005
【図４】
2012195464.tif 000006
【図５】
2012195464.tif 000007