(57)【要約】【課題】  従来、瞳分割方式に対応する焦点検出装置における検出精度に問題があった。【解決部】  瞳分割された第１光束を入射して第１焦点検出信号を出力する第１焦点検出用画素と、前記第１光束と対を為す第２光束を入射して第２焦点検出信号を出力する第２焦点検出用画素とを有する焦点検出装置において、前記第１焦点検出用画素および前記第２焦点検出用画素は、入射光量に応じた電子および正孔を蓄積する光電変換部と、前記光電変換部で蓄積された電子量に応じた電気信号を読み出す電子読み出し部と、前記光電変換部で蓄積された正孔量に応じた電気信号を読み出す正孔読み出し部とを有することを特徴とする。【選択図】図１
2012058522.tif 000002
【特許請求の範囲】
【請求項１】
瞳分割された第１光束を入射して第１焦点検出信号を出力する第１焦点検出用画素と、前記第１光束と対を為す第２光束を入射して第２焦点検出信号を出力する第２焦点検出用画素とを有する焦点検出装置において、
前記第１焦点検出用画素および前記第２焦点検出用画素は、
入射光量に応じた電子および正孔を蓄積する光電変換部と、
前記光電変換部で蓄積された電子量に応じた電気信号を読み出す電子読み出し部と、
前記光電変換部で蓄積された正孔量に応じた電気信号を読み出す正孔読み出し部と
を有することを特徴とする焦点検出装置。
【請求項２】
請求項１に記載の焦点検出装置において、
前記電子読み出し部および前記正孔読み出し部から読み出された２つの電気信号を差動信号とする前記第１焦点検信号および前記第２焦点検出信号を出力する差動出力回路を更に設けたことを特徴とする焦点検出装置。
【請求項３】
請求項１または２に記載の焦点検出装置において、
前記第１焦点検出用画素および前記第２焦点検出用画素は、右開口の場合は左側の遮光部分に前記電子読み出し部および前記正孔読み出し部が配置され、左開口の場合は右側の遮光部分に前記電子読み出し部および前記正孔読み出し部が配置されたことを特徴とする焦点検出装置。
【請求項４】
請求項１から３のいずれか一項に記載の焦点検出装置において、
画像を撮像するための複数の撮像用画素を設け、
前記複数の撮像用画素の一部の画素位置に前記第１焦点検出用画素および前記第２焦点検出用画素が配置されたことを特徴とする焦点検出装置。
【請求項５】
請求項４に記載の焦点検出装置において、
前記撮像用画素は、入射光量に応じた電子または正孔のいずれか一方を蓄積する撮像用光電変換部と、前記撮像用光電変換部で蓄積された電子量または正孔量に応じた電気信号を読み出す撮像用読み出し部とを有し、前記撮像用読み出し部から読み出されたシングルエンド信号を撮像信号として出力することを特徴とする焦点検出装置。
【請求項６】
請求項４または５に記載の焦点検出装置において、
前記撮像用光電変換部は前記撮像用画素で最大面積となる位置にレイアウトされ、前記第１焦点検出用画素および前記第２焦点検出用画素の光電変換部は瞳分割する左開口部または右開口部のいずれかで最大面積となる位置にレイアウトされたことを特徴とする焦点検出装置。
【請求項７】
請求項１から６のいずれか一項に記載の焦点検出装置において、
前記電子読み出し部は、前記光電変換部に蓄積された電子をリセットするＮＭＯＳ型リセットトランジスタと、前記電子量に応じた電気信号に変換するＮＭＯＳ型増幅トランジスタと、前記電気信号を負の電気信号として画素から出力するＮＭＯＳ型選択トランジスタとで構成され、
前記正孔読み出し部は、前記光電変換部に蓄積された正孔をリセットするＰＭＯＳ型リセットトランジスタと、前記正孔量に応じた電気信号に変換するＰＭＯＳ型増幅トランジスタと、前記電気信号を正の電気信号として画素から出力するＰＭＯＳ型選択トランジスタとで構成される
ことを特徴とする焦点検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、焦点検出装置に関する。
【背景技術】
【０００２】
通常の電子カメラは被写体像に対する焦点位置を検出するための焦点検出機能を有する。このような焦点検出機能の１つとして、瞳分割方式による焦点検出方法が知られており、撮影用画素の一部に対となる焦点検出用画素を埋め込んだ撮像素子が開発されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−２８２１０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところが、瞳分割方式に対応する焦点検出画素は、光電変換部の半分を遮光するために焦点検出信号のＳＮ比が悪くなり、焦点検出精度が劣化するという問題が生じる。
【０００５】
本発明の目的は、焦点検出精度を向上することができる焦点検出装置を提供することである。
【課題を解決するための手段】
【０００６】
本発明に係る焦点検出装置は、瞳分割された第１光束を入射して第１焦点検出信号を出力する第１焦点検出用画素と、前記第１光束と対を為す第２光束を入射して第２焦点検出信号を出力する第２焦点検出用画素とを有する焦点検出装置において、前記第１焦点検出用画素および前記第２焦点検出用画素は、入射光量に応じた電子および正孔を蓄積する光電変換部と、前記光電変換部で蓄積された電子量に応じた電気信号を読み出す電子読み出し部と、前記光電変換部で蓄積された正孔量に応じた電気信号を読み出す正孔読み出し部とを有することを特徴とする。
【発明の効果】
【０００７】
本発明に係る焦点検出装置は、焦点検出の精度を向上することができる。
【図面の簡単な説明】
【０００８】
【図１】実施形態に係る撮像素子１０１の構成例を示す図である。
【図２】撮像用画素Ｐｘと焦点検出用画素ＦＰｘの配置例を示す図である。
【図３】撮像用画素Ｐｘの回路例を示す図である。
【図４】撮像用画素Ｐｘのレイアウト例を示す図である。
【図５】撮像用画素Ｐｘの動作タイミング例を示す図である。
【図６】焦点検出用画素ＦＰｘの回路例を示す図である。
【図７】焦点検出用画素ＦＰｘのレイアウト例を示す図である。
【図８】焦点検出用画素ＦＰｘの動作タイミング例を示す図である。
【図９】従来の焦点検出用画素のレイアウト例を示す図である。
【図１０】画素レイアウトを比較する説明図である。
【発明を実施するための形態】
【０００９】
以下、本発明に係る焦点検出装置の実施形態について図面を用いて詳しく説明する。尚、本実施形態では、本発明に係る焦点検出装置を含む撮像素子１０１を例に挙げて説明する。
［撮像素子１０１の構成例］
図１は、撮像素子１０１の構成例を示す図である。尚、図１の例では、撮像素子１０１は行列状に配置された４行４列の１６個の画素を有するが、実際に電子カメラなどで使用される撮像素子は５００万画素程度を有する。
【００１０】
ここで、本実施形態に係る撮像素子１０１は、被写体画像を撮像するための撮像用画素と瞳分割方式による焦点検出を行うための焦点検出用画素とを有する。例えば図１において、１行目の画素Ｐｘ（１，１）から画素Ｐｘ（１，４）、３行目の画素Ｐｘ（３，１）から画素Ｐｘ（３，４）および４行目の画素Ｐｘ（４，１）から画素Ｐｘ（４，４）は、撮像用画素である。また、２行目において、１列目の画素Ｐｘ（２，１）と４列目の画素Ｐｘ（２，４）も撮像用画素であるが、２列目の画素ＦＰｘ（２，２）と３列目の画素ＦＰｘ（２，３）は焦点検出用画素である。尚、以降の説明において、撮像用の画素全てに共通の場合は撮像用画素Ｐｘと称し、同様に焦点検出用の画素全てに共通の場合は焦点検出用画素ＦＰｘと称するものとする。
【００１１】
一般に、瞳分割方式（位相差検出方式とも呼ばれる）による焦点検出方法では、左開口用の焦点検出画素と右開口用の焦点検出画素のそれぞれ対応した出力から像ズレ量を検出して焦点位置を求める。ここで、実際には像ズレ量を求めるために、対となる焦点検出用画素が直線状に複数組配置されるが、図１ではわかり易いように一対の左開口用の焦点検出用画素ＦＰｘ（２，２）と右開口用の焦点検出用画素ＦＰｘ（２，３）だけを示してある。例えば図２の場合は、６行目の画素Ｐｘ（６，４）からＰｘ（６，１９）までに複数組の対となる焦点検出用画素が配置され、奇数列と偶数列とで一対となる焦点検出用画素を構成している。この場合、例えば偶数列が左開口用の焦点検出用画素、奇数列が右開口用の焦点検出用画素となる。
【００１２】
図１において、撮像素子１０１は、垂直走査回路１０２と、水平出力回路１０３と、出力アンプ１０４とを有する。そして、撮像用画素Ｐｘから読み出された電気信号は、列毎に配置された垂直信号線ＶＬｓ（１）からＶＬｓ（４）を介して水平出力回路１０３に出力される。また、垂直信号線ＶＬｓ（１）からＶＬｓ（４）には、負電源Ｖｓｓに接続された電流源Ｐｗｓ（１）からＰｗｓ（４）がそれぞれ配置されている。ここで、撮像用画素Ｐｘから読み出される電気信号は負の信号である（負のシングルエンド信号）。
【００１３】
一方、焦点検出用画素ＦＰｘから読み出される電気信号は正負の差動信号である。そして、焦点検出用画素ＦＰｘから読み出された負の電気信号は、焦点検出用画素ＦＰｘがある列に配置された垂直信号線ＶＬｓ（２），ＶＬｓ（３）を介してそれぞれ水平出力回路１０３に出力される。また、焦点検出用画素ＦＰｘから読み出された正の電気信号は、焦点検出用画素ＦＰｘがある列に配置された垂直信号線ＶＬｄ（２），ＶＬｄ（３）を介してそれぞれ水平出力回路１０３に出力される。尚、垂直信号線ＶＬｄ（２），ＶＬｄ（３）には、正電源Ｖｄｄに接続された電流源Ｐｗｄ（２），Ｐｗｄ（３）がそれぞれ配置されている。
【００１４】
ここで、以降の説明において、電流源Ｐｗｓ（１）からＰｗｓ（４）に共通する場合は電流源Ｐｗｓと称し、垂直信号線ＶＬｓ（１）からＶＬｓ（４）に共通する場合は垂直信号線ＶＬｓと称するものとする。同様に、電流源Ｐｗｄ（２），Ｐｗｄ（３）および垂直信号線ＶＬｄ（２），ＶＬｄ（３）に共通する場合はそれぞれ電流源Ｐｗｄおよび垂直信号線ＶＬｄと称するものとする。
【００１５】
垂直走査回路１０２は、各撮像用画素Ｐｘおよび各焦点検出用画素ＦＰｘから行毎にそれぞれの垂直信号線ＶＬｓ（１）からＶＬｓ（４）およびＶＬｄ（２），ＶＬｄ（３）に読み出すためのタイミング信号（φＲｎ，φＳＥＬｎ，φＲｐ，φＳＥＬｐ）を行毎に順番に出力する。尚、タイミング信号の機能については各画素の回路構成を後で説明する際に詳しく述べる。
【００１６】
水平出力回路１０３は、各撮像用画素Ｐｘおよび各焦点検出用画素ＦＰｘから行毎に読み出された各列（各画素）の信号を一時的に保持した後、列順（画素単位）で読み出して出力アンプ１０４を介して撮像素子１０４の外部に出力する。ここで、水平出力回路１０３は、撮像用画素Ｐｘから読み出されるシングルエンド信号と、焦点検出用画素ＦＰｘから読み出される差動信号とを独立して撮像素子１０１の外部に出力するようにしても構わないし、シングルエンド信号を差動信号に変換したり差動信号をシングルエンド信号に変換する回路を水平出力回路１０３に設けて撮像素子１０３の外部に出力するようにしても構わない。尚、出力アンプは出力形態に応じてシングルエンドアンプや差動アンプを用いるものとする。
【００１７】
このようにして、撮像素子１０１は、複数の撮像用画素の配列の一部に一対の焦点検出用画素ＦＰｘが配置され、撮像用画素Ｐｘで光電変換された信号はシングルエンド信号で、焦点検出用画素ＦＰｘで光電変換された信号は差動信号で、それぞれ水平出力回路１０３に読み出され、出力アンプ１０４を介して外部に出力される。
【００１８】
尚、上記の説明では、焦点検出用画素ＦＰｘで光電変換された信号を差動信号として水平出力回路１０３に読み出すようにしたが、各焦点検出用画素ＦＰｘでシングルエンド信号に変換して水平出力回路１０３に読み出すようにしてもよい。或いは、撮像用画素Ｐｘで光電変換された信号をシングルエンド信号ではなく差動信号の片側の負信号として共通化して水平出力回路１０３に読み出すようにしてもよい。
［撮像用画素Ｐｘの回路例］
図３に撮像用画素Ｐｘの回路例を示す。撮像用画素Ｐｘは、フォトダイオードＰＤと、ＮＭＯＳ型トランジスタＳＦｎ，ＲｎおよびＳＥＬｎとで構成される。
【００１９】
フォトダイオードＰＤは、入射する光量に応じた電子を蓄積する。ここで、一般的なフォトダイオードでは、入射する光子（フォトン）によって電子（エレクトロン）または正孔（ホール）が発生し、半導体回路のポテンシャルウェル領域に電子または正孔を蓄積する。そして、電子または正孔のどちらかを読み出して画素出力として利用している。ここでは、撮像用画素ＰｘのフォトダイオードＰＤは電子を蓄積して、蓄積した電子量に応じた電気信号（電子なので負の信号）を出力する。
【００２０】
ＮＭＯＳ型トランジスタＲｎは、垂直走査回路１０２からタイミング信号ΦＲｎが与えられると、フォトダイオードＰＤに蓄積された電子をリセットする。
【００２１】
ＮＭＯＳ型トランジスタＳＦｎは、ＮＭＯＳ型トランジスタＳＥＬｎを介して電流源Ｐｗｓとソースホロワ回路を構成し、フォトダイオードＰＤに蓄積された電子量に応じた電気信号に変換する。
【００２２】
ＮＭＯＳ型トランジスタＳＥＬｎは、垂直走査回路１０２からタイミング信号ΦＳＥＬｎが与えられると、ＮＭＯＳ型トランジスタＳＦｎが変換した電気信号を画素Ｐｘの出力ＯＵＴ（−）として読み出す。
【００２３】
次に、撮像用画素Ｐｘの回路レイアウト例を図４に示す。図４は撮像用画素Ｐｘを光の入射方向から見た平面図である。尚、図４において図３と同符号のものは同じものを示す。撮像用画素Ｐｘでは、フォトダイオードＰＤに蓄積された電子を読み出して電気信号に変換するための読み出し回路が画素面積の下方に配置され、上方にできるだけ大きい面積が得られるようにフォトダイオードＰＤが配置されている。
【００２４】
このように、撮像用画素Ｐｘは、入射光に応じて蓄積した電子量を電気信号に変換して画像用信号として各画素から垂直信号線ＶＬｓに読み出される。
【００２５】
ここで、撮像素子１０１を搭載した電子カメラで被写体画像を撮像する場合のタイミングについて図５を用いて説明する。図５は、図３および図４の撮像用画素Ｐｘで露光を行って出力ＯＵＴ（−）に電気信号を出力する際のタイミングを示した図である。尚、実際には図３の回路でＮＭＯＳ型トランジスタＳＥＬｎが導通状態になった時だけ出力ＯＵＴ（−）に現れるが、図５ではわかり易いようにＮＭＯＳ型トランジスタＳＥＬｎが非導通状態の期間でも出力ＯＵＴ（−）の信号レベルが変化するものとして描いてある。また、タイミングＴ１からＴ４までが１回の撮影期間であり、プレビュー表示や動画撮影などでは同様の周期が繰り返し行われる。
【００２６】
以下、図５のタイミングに従って順番に説明する。
【００２７】
（タイミングＴ１）垂直走査回路１０２のタイミング信号ΦＲｎがＬｏｗレベルからＨｉｇｈレベルになると、ＮＭＯＳ型トランジスタＲｎが導通状態になり、フォトダイオードＰＤに蓄積された電子がリセットされる。
【００２８】
（タイミングＴ２）垂直走査回路１０２のタイミング信号ΦＲｎがＨｉｇｈレベルからＬｏｗレベルになると、ＮＭＯＳ型トランジスタＲｎが非導通状態になり、露光が開始される。ここで、シャッタは電子シャッタで行われるものとし、撮像素子１０１の各画素には常に被写体からの光が入射している。そして、タイミングＴ３にかけてフォトダイオードＰＤには電子が蓄積されるので出力ＯＵＴ（−）は負の方向に下がっていく。
【００２９】
（タイミングＴ３）シャッタ速度に応じて所定時間の露光を行った後、垂直走査回路１０２のタイミング信号ΦＳＥＬｎがＬｏｗレベルからＨｉｇｈレベルになると、ＮＭＯＳ型トランジスタＳＥＬｎが導通状態になり、フォトダイオードＰＤの電子量に応じてＮＭＯＳ型トランジスタＳＦｎが変換した電気信号が画素Ｐｘの出力ＯＵＴ（−）から各垂直信号線ＶＬｓに読み出される。
【００３０】
（タイミングＴ４）垂直走査回路１０２のタイミング信号ΦＳＥＬｎがＨｉｇｈレベルからＬｏｗレベルになると、ＮＭＯＳ型トランジスタＳＥＬｎが非導通状態になり、フォトダイオードＰＤの電子量に応じた電気信号の読み出しが終了する。同時に、次の撮影期間が開始され、タイミングＴ１と同様に、垂直走査回路１０２のタイミング信号ΦＲｎがＬｏｗレベルからＨｉｇｈレベルになり、フォトダイオードＰＤに蓄積された電子がリセットされる。
【００３１】
このようにして、撮像用画素Ｐｘでは、被写体画像の撮影を行うことができる。
［焦点検出用画素ＦＰｘの回路例］
図６に焦点検出用画素ＦＰｘの回路例を示す。焦点検出用画素ＦＰｘは、フォトダイオードＰＤｆと、ＮＭＯＳ型トランジスタＳＦｎ，ＲｎおよびＳＥＬｎと、ＰＭＯＳ型トランジスタＳＦｐ，ＲｐおよびＳＥＬｐとで構成される。尚、ＮＭＯＳ型トランジスタＳＦｎ，ＲｎおよびＳＥＬｎは撮像用画素Ｐｘと同じ回路構成なので同じ符号を用いている。
【００３２】
フォトダイオードＰＤｆは、入射する光量に応じた電子および正孔を蓄積する。
【００３３】
ＮＭＯＳ型トランジスタＲｎは、垂直走査回路１０２からタイミング信号ΦＲｎが与えられると、フォトダイオードＰＤｆに蓄積された電子をリセットする。
【００３４】
ＮＭＯＳ型トランジスタＳＦｎは、ＮＭＯＳ型トランジスタＳＥＬｎを介して電流源Ｐｗｓとソースホロワ回路を構成し、フォトダイオードＰＤｆに蓄積された電子量に応じた電気信号に変換する。
【００３５】
ＮＭＯＳ型トランジスタＳＥＬｎは、垂直走査回路１０２からタイミング信号ΦＳＥＬｎが与えられると、ＮＭＯＳ型トランジスタＳＦｎが変換した電気信号を画素Ｐｘの出力ＯＵＴ（−）として読み出す。
【００３６】
ＰＭＯＳ型トランジスタＲｐは、垂直走査回路１０２からタイミング信号ΦＲｐが与えられると、フォトダイオードＰＤｆに蓄積された正孔をリセットする。
【００３７】
ＰＭＯＳ型トランジスタＳＦｐは、ＰＭＯＳ型トランジスタＳＥＬｐを介して電流源Ｐｗｄとソースホロワ回路を構成し、フォトダイオードＰＤｆに蓄積された正孔量に応じた電気信号に変換する。
【００３８】
ＰＭＯＳ型トランジスタＳＥＬｐは、垂直走査回路１０２からタイミング信号ΦＳＥＬｐが与えられると、ＰＭＯＳ型トランジスタＳＦｐが変換した電気信号を画素Ｐｘの出力ＯＵＴ（＋）として読み出す。
【００３９】
次に、焦点検出用画素ＦＰｘの回路レイアウト例を図７に示す。図７は焦点検出用画素ＦＰｘを光の入射方向から見た平面図である。尚、図７において図６と同符号のものは同じものを示す。焦点検出用画素ＦＰｘでは、フォトダイオードＰＤｆに蓄積された電子を読み出して負の電気信号に変換するための読み出し回路と、フォトダイオードＰＤｆに蓄積された正孔を読み出して正の電気信号に変換するための読み出し回路とが画素面積の右方に配置され、左方にできるだけ大きい面積が得られるようにフォトダイオードＰＤｆが配置されている。尚、図７は左開口の焦点検出用画素ＦＰｘ（２，２）の回路レイアウト例であり、右開口の焦点検出用画素ＦＰｘ（２，３）の回路レイアウトは、図７の場合と左右対称になる。
【００４０】
このように、焦点検出用画素ＦＰｘは、入射光に応じて蓄積した電子量および正孔量を正負の電気信号にそれぞれ変換して差動信号として各焦点検出用画素ＦＰｘから垂直信号線ＶＬｄ，ＶＬｓにそれぞれ読み出される。
【００４１】
ここで、撮像素子１０１を搭載した電子カメラで被写体の焦点検出を行うために焦点検出用信号を取得する場合のタイミングについて図８を用いて説明する。図８は、図６および図７の焦点検出用画素ＦＰｘで露光を行って出力ＯＵＴ（−）および出力ＯＵＴ（＋）に正負の電気信号をそれぞれ出力する際のタイミングを示した図である。尚、図３の場合と同様に、実際には図６の回路でＮＭＯＳ型トランジスタＳＥＬｎが導通状態になった時だけ出力ＯＵＴ（−）に信号が現れ、ＰＭＯＳ型トランジスタＳＥＬｐが導通状態になった時だけ出力ＯＵＴ（＋）に信号が現れるが、図８（ａ）および（ｂ）ではわかり易いようにＮＭＯＳ型トランジスタＳＥＬｎおよびＰＭＯＳ型トランジスタＳＥＬｐが非導通状態の期間でも出力ＯＵＴ（−）および出力ＯＵＴ（＋）の信号レベルが変化するものとして描いてある。また、図３の場合と同様に、タイミングＴ１からＴ４までが１回の焦点検出信号の取得期間で、焦点検出動作中は同様の周期が繰り返し行われる。
【００４２】
以下、図８のタイミングに従って順番に説明する。尚、図８（ａ）および図８（ｂ）はフォトダイオードＰＤｆの電子量を電気信号に変換して読み出す場合、図８（ｃ）および図８（ｄ）はフォトダイオードＰＤｆの正孔量を電気信号に変換して読み出す場合のそれぞれのタイミングチャートと信号の変化を示す図である。
【００４３】
（タイミングＴ１）図８（ｂ）において、垂直走査回路１０２のタイミング信号ΦＲｎがＬｏｗレベルからＨｉｇｈレベルになると、ＮＭＯＳ型トランジスタＲｎが導通状態になり、フォトダイオードＰＤｆに蓄積された電子がリセットされる。一方、図８（ｄ）において、垂直走査回路１０２のタイミング信号ΦＲｐがＨｉｇｈレベルからＬｏｗレベルになると、ＰＭＯＳ型トランジスタＲｐが導通状態になり、フォトダイオードＰＤｆに蓄積された正孔がリセットされる。
【００４４】
（タイミングＴ２）垂直走査回路１０２のタイミング信号ΦＲｎがＨｉｇｈレベルからＬｏｗレベルになると、ＮＭＯＳ型トランジスタＲｎが非導通状態になり、露光が開始される。一方、垂直走査回路１０２のタイミング信号ΦＲｐがＬｏｗレベルからＨｉｇｈレベルになると、ＰＭＯＳ型トランジスタＲｐが非導通状態になり、露光が開始される。
【００４５】
ここで、シャッタは電子シャッタで行われるものとし、撮像素子１０１の各画素には常に被写体からの光が入射している。そして、タイミングＴ３にかけてフォトダイオードＰＤｆには電子および正孔が蓄積され、図８（ａ）示すようにフォトダイオードＰＤｆに蓄積された電子量に応じた信号出力である出力ＯＵＴ（−）は負の方向に下がっていき、図８（ｃ）示すようにフォトダイオードＰＤｆに蓄積された正孔量に応じた信号出力である出力ＯＵＴ（＋）は正の方向に上がっていく。
【００４６】
（タイミングＴ３）シャッタ速度に応じて所定時間の露光を行った後、垂直走査回路１０２のタイミング信号ΦＳＥＬｎがＬｏｗレベルからＨｉｇｈレベルになると、ＮＭＯＳ型トランジスタＳＥＬｎが導通状態になり、フォトダイオードＰＤｆの電子量に応じてＮＭＯＳ型トランジスタＳＦｎが変換した負の電気信号が画素Ｐｘの出力ＯＵＴ（−）から各垂直信号線ＶＬｓに読み出される。一方、垂直走査回路１０２のタイミング信号ΦＳＥＬｐがＨｉｇｈレベルからＬｏｗレベルになると、ＰＭＯＳ型トランジスタＳＥＬｐが導通状態になり、フォトダイオードＰＤｆの正孔量に応じてＰＭＯＳ型トランジスタＳＦｐが変換した正の電気信号が画素Ｐｘの出力ＯＵＴ（＋）から各垂直信号線ＶＬｄに読み出される。
【００４７】
（タイミングＴ４）垂直走査回路１０２のタイミング信号ΦＳＥＬｎがＨｉｇｈレベルからＬｏｗレベルになると、ＮＭＯＳ型トランジスタＳＥＬｎが非導通状態になり、フォトダイオードＰＤｆの電子量に応じた負の電気信号の読み出しが終了する。一方、垂直走査回路１０２のタイミング信号ΦＳＥＬｐがＬｏｗレベルからＨｉｇｈレベルになると、ＰＭＯＳ型トランジスタＳＥＬｐが非導通状態になり、フォトダイオードＰＤｆの正孔量に応じた正の電気信号の読み出しが終了する。
【００４８】
同時に、次の焦点検出信号の取得期間が開始され、タイミングＴ１と同様に、垂直走査回路１０２のタイミング信号ΦＲｎがＬｏｗレベルからＨｉｇｈレベルになり、フォトダイオードＰＤｆに蓄積された電子がリセットされる。同時に、垂直走査回路１０２のタイミング信号ΦＲｐがＨｉｇｈレベルからＬｏｗレベルになり、フォトダイオードＰＤｆに蓄積された正孔がリセットされる。
【００４９】
このようにして、焦点検出用画素ＦＰｘでは、入射光に応じて蓄積した電子量および正孔量を正負の電気信号（出力ＯＵＴ（＋）および出力ＯＵＴ（−））にそれぞれ変換して各焦点検出用画素ＦＰｘから垂直信号線ＶＬｄ，ＶＬｓにそれぞれ読み出される。
【００５０】
ここで、図８（ｅ）は、各焦点検出用画素ＦＰｘから読み出された出力ＯＵＴ（＋）および出力ＯＵＴ（−）を差動信号とした場合の出力ＯＵＴｄｓである。今、出力ＯＵＴ（−）の振幅をＶａ、出力ＯＵＴ（＋）の振幅をＶｂとした場合、差動信号の出力ＯＵＴｄｓは（Ｖａ＋Ｖｂ）となる。一般的には、同じ光量に対してフォトダイオードＰＤｆに蓄積される電子量と正孔量は同じであるとすると、差動信号の出力ＯＵＴｄｓは負の出力ＯＵＴ（−）の振幅または正の出力ＯＵＴ（＋）の振幅の２倍となる。これにより、焦点検出用画素ＦＰｘが出力する焦点検出用信号のＳＮ比が向上する。さらに、差動信号なのでコモンモードノイズを除去することができ、より一層、焦点検出用信号の品質を向上することができる。このようにして得られた焦点検出用信号を用いて焦点位置を検出するので、精度の高い焦点検出を行うことができる。
【００５１】
従来の焦点検出用画素は、図３および図４で説明した撮像用画素Ｐｘと同じ回路およびレイアウトを用いて、図９（ａ）に示すように撮像用画素Ｐｘの右半分に遮光用マスク（Ｍａｓｋ）を配置して左開口用の焦点検出用画素を形成し、同様に図９（ｂ）に示すように撮像用画素Ｐｘの左半分に遮光用マスクを配置して右開口用の焦点検出用画素を形成していた。このため、開口部分の一部が読み出し回路になり、面積が小さく十分なＳＮ比を確保できないという問題があった。また、遮光用マスクの下になるフォトダイオードＰＤの一部が無駄になるという問題もあった。
【００５２】
そこで、本実施形態に係る撮像素子１０１では、撮像用画素Ｐｘと同面積の画素でありながら、できるだけ大きい開口面積が得られるようにフォトダイオードＰＤｆを配置するので、焦点検出用信号のＳＮ比を向上することができる。さらに、読み出し回路に使用可能な画素内の面積を従来より拡大して差動回路を配置することにより、コモンモードノイズの除去や焦点検出用信号の信号レベルを従来の２倍に高めることができ、焦点検出用信号のＳＮ比を向上することができる。
【００５３】
ここで、図１０に撮像用画素Ｐｘと、本実施形態の焦点検出用画素ＦＰｘと、従来の焦点検出用画素ＦＰｘ２との画素レイアウトの比較例を示す。尚、図１０（ａ）は撮像用画素Ｐｘのレイアウトで図４と同じ図である。図１０（ｂ）は従来の焦点検出用画素ＦＰｘ２のレイアウトで撮像用画素Ｐｘの右または左半分が遮光用マスクで覆われている。そして、図１０（ｃ）は本実施形態の焦点検出用画素ＦＰｘのレイアウトを示す図で、従来の焦点検出用画素ＦＰｘ２よりもフォトダイオードＰＤｆの開口面積が広く、且つマスク領域（不感領域）の下に配置される読み出し回路に使用可能な面積も広くなるので、撮像用画素Ｐｘよりも回路規模の大きい差動回路を配置することができる。尚、撮像用画素Ｐｘにも差動回路を配置することが考えられるが、同一画素面積の場合は読み出し回路の面積が広くなる分だけフォトダイオードＰＤの面積が狭くなるので、本実施形態に係る撮像素子１０１のように、撮像用画素Ｐｘは従来通りのシングルエンド回路とし、焦点検出用画素ＦＰｘだけを差動回路とするのが適切である。
【００５４】
このように、本実施形態に係る撮像素子１０１は、焦点検出用画素ＦＰｘから出力される焦点検出信号のＳＮ比を良くすることにより、焦点検出精度を向上することができる。
【００５５】
以上、本発明に係る焦点検出装置について、実施形態で例を挙げて説明してきたが、その精神またはその主要な特徴から逸脱することなく他の多様な形で実施することができる。そのため、上述した実施形態はあらゆる点で単なる例示に過ぎず、限定的に解釈してはならない。本発明は、特許請求の範囲によって示されるものであって、本発明は明細書本文にはなんら拘束されない。さらに、特許請求の範囲の均等範囲に属する変形や変更は、全て本発明の範囲内である。
【符号の説明】
【００５６】
１０１…撮像素子；１０２…垂直走査回路；１０３…水平出力回路；１０４…出力アンプ；Ｐｘ…撮像用画素；ＦＰｘ…焦点検出用画素；ＶＬｓ（１）からＶＬｓ（４），ＶＬｄ（２），ＶＬｄ（３）…垂直信号線；Ｐｗｓ（１）からＰｗｓ（４），Ｐｗｄ（２），Ｐｗｄ（３）…電流源；Ｖｄｄ…正電源；Ｖｓｓ…負電源；φＲｎ，φＳＥＬｎ，φＲｐ，φＳＥＬｐ…タイミング信号；ＰＤ，ＰＤｆ…フォトダイオード；ＳＦｎ，Ｒｎ，ＳＥＬｎ…ＮＭＯＳ型トランジスタ；ＳＦｐ，Ｒｐ，ＳＥＬｐ…ＰＭＯＳ型トランジスタ
【図１】
2012058522.tif 000003
【図２】
2012058522.tif 000004
【図３】
2012058522.tif 000005
【図４】
2012058522.tif 000006
【図５】
2012058522.tif 000007
【図６】
2012058522.tif 000008
【図７】
2012058522.tif 000009
【図８】
2012058522.tif 000010
【図９】
2012058522.tif 000011
【図１０】
2012058522.tif 000012