(57)【要約】 【課題】  アンダーフィル材を用いなくとも、柱状電極と半田端子との接合強度不足や、信頼性の低下を抑制する。【解決手段】  半導体装置は、半導体基板と、半導体基板上に設けられた複数の配線と、複数の配線上にそれぞれ接続された複数の半田端子と、複数の配線の少なくとも一部を覆う樹脂層と、を備えている。樹脂層上には、少なくとも半田端子の周囲を覆うオーバーコート膜が被膜され、隣接する半田端子間のオーバーコート膜の高さは、半田端子の高さよりも低い。【選択図】  図１
2012074427.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に設けられた複数の配線と、
前記複数の配線上にそれぞれ接続された複数の半田端子と、
前記複数の配線の少なくとも一部を覆う樹脂層と、を備え、
前記樹脂層上には、少なくとも前記半田端子の周囲を覆うオーバーコート膜が被膜され、隣接する前記半田端子間の前記オーバーコート膜の高さは、前記半田端子の高さよりも低いことを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記配線と前記半田端子との間に柱状電極を備え、
前記柱状電極によって前記配線と前記半田端子とが接続され、
前記オーバーコート膜は、前記半田端子全体を覆っていることを特徴とする半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置において、
前記半田端子に接続された配線パターンを有し、前記半導体基板に対向配置された配線基板を備えていることを特徴とする半導体装置。
【請求項４】
複数の配線と、前記複数の配線上にそれぞれ接続された複数の半田端子と、前記複数の配線の少なくとも一部を覆う樹脂層と、を備えた半導体基板の前記樹脂層上に、前記半田端子の周囲を覆うようにオーバーコート膜を形成し、
隣接する前記半田端子間の前記オーバーコート膜の高さは、前記半田端子の高さより低いことを特徴とする半導体装置の製造方法。
【請求項５】
請求項４記載の半導体装置の製造方法において、
前記半導体基板上の前記半田端子下には柱状電極を形成し、
前記オーバーコート膜は、前記半田端子の全体を覆っていることを特徴とする半導体装置の製造方法。
【請求項６】
請求項４又は５に記載の半導体装置の製造方法において、
配線パターンを有する配線基板を、前記配線パターンと前記半田端子とが接続されるように前記半導体基板に対して対向配置することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体基板に複数の柱状電極が設けられ、柱状電極の周囲に封止樹脂が設けられ、封止樹脂で覆われずに露出された柱状電極に対し半田端子が設けられた所謂ＷＬＰ（Wafer Level Package）と呼ばれる半導体装置が知られている。ところで、柱状電極の周囲が封止樹脂で覆われているだけでは、半田端子と柱状電極との接合強度不足が懸念されている。また、封止樹脂自体の吸湿や、柱状電極と封止樹脂との接合界面からの吸湿によって、環境試験の信頼性が損なわれるといった問題もあった。近年では、半導体装置を回路基板に実装する際に、半導体装置と回路基板との間に液状のアンダーフィル材を充填し、硬化させることで、上述の問題を防止する技術が開発されている（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−３４７３６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、他の電子機器と同様に半導体装置においても、製造コストの抑制が望まれているが、上述したようにアンダーフィル材を用いると製造コストを高める一因となっているのが実情である。
本発明の課題は、アンダーフィル材を用いなくとも、柱状電極と半田端子との接合強度不足や、信頼性の低下を抑制することである。
【課題を解決するための手段】
【０００５】
以上の課題を解決するため、本発明の一の態様によれば、
半導体基板と、
前記半導体基板上に設けられた複数の配線と、
前記複数の配線上にそれぞれ接続された複数の半田端子と、
前記複数の配線の少なくとも一部を覆う樹脂層と、を備え、
前記樹脂層上には、少なくとも前記半田端子の周囲を覆うオーバーコート膜が被膜され、隣接する前記半田端子間の前記オーバーコート膜の高さは、前記半田端子の高さよりも低いことを特徴とする半導体装置が提供される。
【０００６】
上記半導体装置において好ましくは、
前記配線と前記半田端子との間に柱状電極を備え、
前記柱状電極によって前記配線と前記半田端子とが接続され、
前記オーバーコート膜は、前記半田端子全体を覆っている。
上記半導体装置において好ましくは、
前記半田端子に接続された配線パターンを有し、前記半導体基板に対向配置された配線基板を備えている。
【０００７】
また、本発明の他の態様によれば、
複数の配線と、前記複数の配線上にそれぞれ接続された複数の半田端子と、前記複数の配線の少なくとも一部を覆う樹脂層と、を備えた半導体基板の前記樹脂層上に、前記半田端子の周囲を覆うようにオーバーコート膜を形成し、
隣接する前記半田端子間の前記オーバーコート膜の高さは、前記半田端子の高さより低いことを特徴とする半導体装置の製造方法が提供される。
【０００８】
上記半導体装置の製造方法において好ましくは、
前記半導体基板上の前記半田端子下には柱状電極を形成し、
前記オーバーコート膜は、前記半田端子の全体を覆っている。
上記半導体装置の製造方法において好ましくは、配線パターンを有する配線基板を、前記配線パターンと前記半田端子とが接続されるように前記半導体基板に対して対向配置する。
【発明の効果】
【０００９】
本発明によれば、アンダーフィル材を用いなくとも、柱状電極と半田端子との接合強度不足や、信頼性の低下を抑制することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態に係る半導体装置を示す断面図である。
【図２】本実施形態の半導体装置の製造方法を説明するための説明図である。
【図３】本実施形態の半導体装置の製造方法を説明するための説明図である。
【図４】本実施形態の半導体装置の製造方法を説明するための説明図である。
【図５】本実施形態の半導体装置の製造方法を説明するための説明図である。
【図６】本実施形態の半導体装置の製造方法を説明するための説明図である。
【図７】本実施形態の半導体装置の製造方法を説明するための説明図である。
【図８】本実施形態の半導体装置の製造方法を説明するための説明図である。
【図９】本実施形態の半導体装置の製造方法を説明するための説明図である。
【図１０】本実施形態の半導体装置の製造方法を説明するための説明図である。
【図１１】本実施形態の半導体装置の製造方法を説明するための説明図である。
【図１２】本実施形態の半導体装置の製造方法を説明するための説明図である。
【図１３】本実施形態の半導体装置の製造方法を説明するための説明図である。
【図１４】本実施形態の半導体装置の製造方法を説明するための説明図である。
【図１５】図１の半導体装置の変形例を示す断面図である。
【図１６】図１の半導体装置の変形例を示す断面図である。
【図１７】図１の半導体装置の変形例を示す断面図である。
【図１８】図１の半導体装置の変形例を示す断面図である。
【図１９】図１の半導体装置の変形例を示す断面図である。
【図２０】図１の半導体装置の変形例を示す断面図である。
【発明を実施するための形態】
【００１１】
以下に、本発明を実施するための最良の形態について図面を用いて説明する。ただし、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。
【００１２】
図１は本発明の実施形態に係る半導体装置１を示す断面図である。この半導体装置１は、シリコン等からなる半導体基板１１と、金属等の導電性材料からなる複数の接続パッド１２と、酸化シリコンまたは窒化シリコン等の絶縁性材料からなる絶縁膜１３と、保護膜１４と、配線１５と、柱状電極２１と、封止樹脂２２と、半田端子２３と、オーバーコート膜２４等と備える。
【００１３】
半導体基板１１の表面には、電子回路や接続パッド１２、及びこれらを接続する配線等が形成されている。
接続パッド１２は半導体基板１１上の配線と接続されている。絶縁膜１３は半導体基板１１の表面に形成され、電子回路や配線等を被覆する。
また、絶縁膜１３には、接続パッド１２を露出させる開口１３ａが設けられている。図１、図２に示すように、開口１３ａは接続パッド１２よりも小さい。
【００１４】
絶縁膜１３の上面の一部には、保護膜１４、配線１５を介して柱状電極２１が配置される。
【００１５】
絶縁膜１３の上面には、保護膜１４が形成されている。保護膜１４には、ポリイミド、ポリベンゾオキサゾール（ＰＢＯ）、等の高機能プラスチック材料、エポキシ系、フェノール系、シリコン系等のプラスチック材料、またはこれらの複合材料等を用いることができる。
【００１６】
保護膜１４には、接続パッド１２を露出させる開口１４ａが設けられている。開口１４ａは保護膜１４が感光性樹脂であれば、半導体基板１１上に塗布−露光−現像−硬化させることで一括形成することができる。また、開口１４ａは、例えばレーザにより形成することができる。図１に示すように、保護膜１４の開口１４ａは、絶縁膜１３の開口１３ａよりも小さく、開口１４ａの外周部で接続パッド１２と保護膜１４とが密着している。
【００１７】
保護膜１４の上面の一部、及び、開口１４ａから露出した接続パッド１２の上部には、配線１５が形成されている。配線１５は、下層であって、上層を電解メッキするための核となる電解めっき用シード層１６と、上層である銅等の導電性材料を有する配線層１９を含む。電解めっき用シード層１６は、例えば、保護膜１４との密着性を高める密着層としてＴｉ、Ｔａ、ＴｉＷなどを厚さ１００ｎｍ程度、拡散防止層としてＴｉＮ、ＴａＮなどを厚さ２００ｎｍ程度、導電層としてＣｕ等を厚さ６００ｎｍ程度、スパッタリング法等により積層することが好ましい。電解めっき用シード層１６の一部は、開口１３ａ、１４ａを介して接続パッド１２に接続されている。配線１５は、半導体基板１１に設けられた電子回路の配線を、柱状電極２１に導通するための配線である。
【００１８】
電解めっき用シード層１６の上面には銅等の導電性材料からなる配線層１９が形成されている。配線層１９は電解めっき用シード層１６より厚く、例えば１μｍ〜５μｍの厚さが好ましい。
【００１９】
電解めっき用シード層１６及び配線層１９の積層体である配線１５は、対応する１つ又は複数の接続パッド１２と１つ又は複数の柱状電極２１とを接続している。また、配線１５は、それぞれ隣接する他の配線１５と電気的に絶縁されるように配列されている。
【００２０】
配線１５における接続パッド１２とは反対側の端部はランドとなっている。ランド上面には、銅等の導電性材料からなる柱状電極２１が形成されている。柱状電極２１の高さは１０〜７０μｍ程度であり、配線１５の厚さと合わせて１５〜７５μｍ程度である。柱状電極２１の側面は、樹脂層としての封止樹脂２２により保護されている。柱状電極２１の上部には、半田端子２３が設けられている。
【００２１】
配線１５及び保護膜１４の上部には、柱状電極２１が設けられた部分を除き、封止樹脂２２が充填されている。封止樹脂２２は、例えば、熱硬化性ポリイミド、エポキシ系樹脂やフェノール系樹脂等の熱硬化性樹脂と、シリカ等のフィラーとのコンポジット（複合材料）からなる。ただし、フィラーを含有していない熱硬化性樹脂でもよい。
【００２２】
封止樹脂２２の上部には、半田端子２３の周囲を覆うように、絶縁性樹脂からなるオーバーコート膜２４が被膜されている。このため、半田端子２３の頭頂部はオーバーコート膜２４から露出している。また、オーバーコート膜２４は、隣接する柱状電極２１の間で凹む形状となるように被膜されている。
【００２３】
次に、半導体装置１の製造方法について図２〜図１４を用いて説明する。ここで、図２〜図１４は製造途中におけるダイシング前の半導体基板１１を示す断面図である。
【００２４】
まず、図２に示すように、ダイシング前の半導体基板（半導体ウエハ）１１上に接続パッド１２及び絶縁膜１３を形成する。次に、図３に示すように、スパッタ等の気相堆積法により保護膜１４の全面及び接続パッド１２を覆う電解めっき用シード層１６を形成する。
次に、図４に示すように、電解めっき用シード層１６上の配線層１９を形成する領域を除き、配線レジスト１７を形成する。
【００２５】
次に、図５に示すように、配線レジスト１７が形成されていない部分に、電解めっき用シード層１６を陰極とする電解めっきにより配線層１９を堆積する。
その後、図６に示すように、配線レジスト１７を除去する。
【００２６】
次に、図７に示すように、半導体基板１１上である電解めっき用シード層１６及び配線層１９の上面にドライフィルムを積層してから、ドライフィルムに対して所定の断面形状の開口２０ａが多数形成されるように、ドライフィルムをパターニングすることで、柱状電極２１用のレジスト２０を形成する。このレジスト２０に形成された開口２０ａ内に柱状電極２１が形成されることになる。
【００２７】
次に、図８に示すように、電解めっき用シード層１６を陰極とする電解めっきにより、レジスト２０の開口２０ａ内に柱状電極２１を堆積する。
次に、図９に示すように、レジスト２０を除去する。
【００２８】
次に、図１０に示すように、ソフトエッチングにより配線層１９、柱状電極２１が形成されていない領域の電解めっき用シード層１６を除去して、配線層１９とその下部の電解めっき用シード層１６との積層体である配線１５を形成する。
なお、この時、配線層１９、柱状電極２１の表面も電解めっき用シード層１６の厚さと同程度にエッチングされるが、配線層１９、柱状電極２１は電解めっき用シード層１６と比較して充分に厚いため、影響はない。
【００２９】
次に、外観検査により配線１５の断線や保護膜１４上や柱状電極２１の異物の有無や配線の欠陥を確認する。次に、保護膜１４の表面を酸素プラズマにより処理することで、表面の不純な層を除去して、清浄な面を露出させ、表面の絶縁性を確保する。
【００３０】
次に、図１１に示すように、半導体基板（半導体ウエハ）１１上に、柱状電極２１の上部まで覆う封止樹脂２２を印刷法により充填する。
【００３１】
次に、図１２に示すように、グラインダーで封止樹脂２２を上面から研削しながら、同時に柱状電極２１の上部を研削することで、柱状電極２１及び封止樹脂２２の上面を略面一に形成する。これにより柱状電極２１が電解めっき時に不均一な高さに形成されていても、ほぼ同一の高さにすることができる。封止樹脂２２における柱状電極２１が配置された領域が開口２２ａとなる。
次に、半導体基板（半導体ウエハ）１１の裏面を研削し、薄くする。
次に、柱状電極２１の上面をライトエッチングすることにより表面処理を行い、図１３に示すように半田端子２３を設ける。
その後、図１４に示すように、封止樹脂２２の上部に対してオーバーコート膜２４を被膜する。この際、半田端子２３の周囲を覆って、なおかつ該半田端子２３の頭頂部が露出するように、オーバーコート膜２４を被膜する。さらに、隣接する柱状電極２１の間においては、オーバーコート膜２４は凹むように被膜する。すなわち、隣接する半田端子２３間のオーバーコート膜２４の高さは半田端子２３の高さよりも低くなる。
オーバーコート膜２４の硬化後、ダイシングすることにより、図１に示す半導体装置１が完成する。
【００３２】
以上のように、本実施形態によれば、封止樹脂２２上に半田端子２３の周囲を覆う絶縁性のオーバーコート膜２４が被膜されているので、このオーバーコート膜２４によって半田端子２３と柱状電極２１との接合強度を高めることができる。また、オーバーコート膜２４が被膜されていることで、封止樹脂２２自体の吸湿や、半田端子２３と柱状電極２１との接合界面からの吸湿を防止することができ、環境試験の信頼性を高めることも可能である。このように、アンダーフィル材を用いなくとも、柱状電極２１と半田端子２３との接合強度不足や、信頼性の低下を抑制することが可能となる。
また、オーバーコート膜２４が被膜されていることで、半導体装置１を実装基板に実装する際における半田の流れを抑制することができ、溶融した半田端子２３同士のショートを防止することも可能である。このように半田端子２３同士のショートが防止されていれば、ファインピッチ配置での基板実装が可能となる。
さらに、半田端子２３のショートが防止されていることで半田端子２３自体のサイズも大きくすることが可能となる。これにより、柱状電極２１との接合強度や、実装基板との接合強度も向上させることができ、各種の機械的強度試験や、環境信頼性試験もより向上させることができる。
そして、半田端子２３の大型化に伴って、柱状電極２１の直径も大きくすることができるので、放熱性も高めることができる。放熱性の向上により半導体装置１の誤動作を抑制することもできる。
【００３３】
また、隣接する柱状電極２１の半田端子２３の間では、オーバーコート膜２４が凹んでいるので、平坦な場合よりも半田端子２３にかかる応力を緩和することができ、より強度を高めることができる。
【００３４】
なお、本発明は上記実施形態に限らず適宜変更可能である。
例えば、図１５に示す半導体装置１Ａのように、オーバーコート膜２４ａが半田端子２３全体を覆っていてもよい。オーバーコート膜２４ａが半田端子２３の全体を覆うのであれば、半田端子２３を露出させるようにオーバーコート膜２４を被膜する場合と比して被膜作業を簡素化することができる。そして、実装基板に半導体装置１Ａを実装する際においては、リフロー加熱によって半田端子２３とともにオーバーコート膜２４ａが溶融する。つまり、実装時においては半田端子２３がオーバーコート膜２４ａから露出するため、基板への実装が可能となる。
なお、図１６に示すように、実装前にオーバーコート膜２４ａ及び半田端子２３の頭頂部を研磨して、半田端子２３を露出させてもよい。この場合、半田端子２３の高さを均一化することができ、実装時の薄化が可能となる。
【００３５】
また、上記実施形態では、隣接する柱状電極２１の半田端子２３の間においては、オーバーコート膜２４が凹んでいる場合を例示して説明したが、図１７に示す半導体装置１１Ｂのようにオーバーコート膜２４ｂは平坦であっても構わない。この場合、図１７に示す点線部Ｔの通り、半田端子２３の全体を覆うように封止樹脂２２上にオーバーコート膜２４ｂを平坦に被膜し、オーバーコート膜２４ｂの硬化後に、オーバーコート膜２４ｂ及び半田端子２３を研磨することで形成される。研磨時においては、図１８に示すように、半導体装置１Ｂの仕様に応じた高さとなるように研磨量を調整することが好ましい。
【００３６】
そして、半導体装置１Ｂとしては、図１９に示すように半導体基板１１に対向配置された配線基板４０をさらに備えていてもよい。配線基板４０には、半田端子２３に接続される配線パターン４１が備えられている。配線パターン４１と半田端子２３とが接続されるように配線基板４０を半導体基板１１に対して対向配置すると、半導体基板１１の裏面と、配線基板４０の表面とが面一になる。図１９では、配線基板４０に埋め込まれた例を示しているが、表面実装であっても構わない。このように、配線基板４０に対して実装されていれば、半田接続であるのでリペアすることが可能である。
なお、図２０に示す半導体装置１Ｃのように、配線１５上に直接半田端子２３を形成し、半田端子２３形成部以外は、ポリイミド樹脂やエポキシ樹脂等の樹脂層４２で覆い、柱状電極２１を形成しない構造であってもよい。
【符号の説明】
【００３７】
１      半導体装置
１１      半導体基板
１２      接続パッド
１３      絶縁膜
１３ａ    開口
１４      保護膜
１４ａ    開口
１５      配線
１６      電解めっき用シード層
２１      柱状電極
２２      封止樹脂（樹脂層）
２２ａ    開口
２３      半田端子
２４      オーバーコート膜
４０      配線基板
４１      配線パターン
４２      樹脂層
【図１】
2012074427.tif 000003
【図２】
2012074427.tif 000004
【図３】
2012074427.tif 000005
【図４】
2012074427.tif 000006
【図５】
2012074427.tif 000007
【図６】
2012074427.tif 000008
【図７】
2012074427.tif 000009
【図８】
2012074427.tif 000010
【図９】
2012074427.tif 000011
【図１０】
2012074427.tif 000012
【図１１】
2012074427.tif 000013
【図１２】
2012074427.tif 000014
【図１３】
2012074427.tif 000015
【図１４】
2012074427.tif 000016
【図１５】
2012074427.tif 000017
【図１６】
2012074427.tif 000018
【図１７】
2012074427.tif 000019
【図１８】
2012074427.tif 000020
【図１９】
2012074427.tif 000021
【図２０】
2012074427.tif 000022