(57)【要約】【課題】一つの誤り訂正回路で誤り率のばらつきあるいは変動が大きい通信系にも対応可能にする誤り訂正符号制御方法および装置を提供する。【解決手段】所定の誤り訂正符号を実装した符号器（１１４）を備えた通信機（１１）における誤り訂正制御装置は、通信機の送信データが受信側通信機（１３）に到達するまでに発生する誤り率の推定値が所定値を超えたか否かを判断する切替判断部（１１７）と、誤り率の推定値が所定値を超えると送信データにおける誤り訂正符号の誤り訂正特性に応じた所定ビット位置にダミービットを挿入し符号器（１１４）へ出力するダミービット挿入部（１１８）と、を有する。【選択図】図２
2012199843.tif 000002
【特許請求の範囲】
【請求項１】
所定の誤り訂正符号を実装した符号器を備えた通信機における誤り訂正制御装置であって、
前記通信機の送信データが受信側通信機に到達するまでに発生する誤り率の推定値が所定値を超えたか否かを判断する判断手段と、
前記誤り率の推定値が前記所定値を超えると、送信データにおける前記誤り訂正符号の誤り訂正特性に応じた所定ビット位置にダミービットを挿入し前記符号器へ出力するダミービット挿入手段と、
を有することを特徴とする誤り訂正制御装置。
【請求項２】
前記ダミービットは前記誤り訂正符号の誤り訂正効果が低いビット位置に挿入されることを特徴とする請求項１に記載の誤り訂正制御装置。
【請求項３】
前記誤り訂正符号はＬＤＰＣ(Low Density Parity Check)符号であり、前記ダミービットは前記ＬＤＰＣの検査行列の列重みが２の列に対応するビット位置に挿入されることを特徴とする請求項１または２に記載の誤り訂正制御装置。
【請求項４】
前記ダミービットの受信後の誤り率を計算することによって、前記誤り率の推定値とすることを特徴とする請求項１−３のいずれか１項に記載の誤り訂正制御装置。
【請求項５】
所定の誤り訂正符号を実装した符号器を備えた通信機における誤り訂正制御方法であって、
判断手段が、前記通信機の送信データが受信側通信機に到達するまでに発生する誤り率の推定値が所定値を超えたか否かを判断し、
ダミービット挿入手段が、前記誤り率の推定値が前記所定値を超えると、送信データにおける前記誤り訂正符号の誤り訂正特性に応じた所定ビット位置にダミービットを挿入し前記符号器へ出力する、
ことを特徴とする誤り訂正制御方法。
【請求項６】
前記ダミービットは前記誤り訂正符号の誤り訂正効果が低いビット位置に挿入されることを特徴とする請求項４に記載の誤り訂正制御方法。
【請求項７】
前記誤り訂正符号はＬＤＰＣ(Low Density Parity Check)符号であり、前記ダミービットは前記ＬＤＰＣの検査行列の列重みが２の列に対応するビット位置に挿入されることを特徴とする請求項１または２に記載の誤り訂正制御方法。
【請求項８】
前記ダミービットの受信後の誤り率を計算することによって、前記誤り率の推定値とすることを特徴とする請求項５−７のいずれか１項に記載の誤り訂正制御方法。
【請求項９】
所定の誤り訂正符号を実装した符号器を備えた送信装置であって、
前記送信データが受信装置に到達するまでに発生する誤り率の推定値が所定値を超えたか否かを判断する判断手段と、
送信データにおける前記誤り訂正符号の誤り訂正特性に応じた所定ビット位置にダミービットを挿入するダミービット挿入手段と、
前記誤り率の推定値が前記所定値を超えると前記ダミービット挿入手段によりダミービットが挿入されたデータを前記符号器へ出力する制御手段と、
を有することを特徴とする送信装置。
【請求項１０】
所定の誤り訂正符号を実装した復号器を備えた受信装置であって、
送信装置から受信した受信データの誤り率の推定値が所定値を超えたか否かを判断する判断手段と、
受信データにおける前記誤り訂正符号の誤り訂正特性に応じた所定ビット位置にダミービットを挿入するダミービット挿入手段と、
前記誤り率の推定値が前記所定値を超えると前記ダミービット挿入手段によりダミービットが挿入されたデータを前記復号器へ出力する制御手段と、
を有することを特徴とする受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデータ通信システムに係り、特に誤り訂正符号制御方法および装置に関する。
【背景技術】
【０００２】
インターネット等のネットワークを介したデータ通信やCD-ROＭ等の記憶媒体からのデータ読み込みでは、ノイズが転送中のデータに影響してデータ誤りを引き起こす可能性が常に存在する。このために、データ誤りが発生しても、それを訂正することができる誤り訂正符号が広く使用されている。頻繁に使用される誤り訂正符号には、ハミング符号の様な最も単純な単一誤り訂正符号、ＢＣＨ(Bose-Chaudhuri-Hocquenghem)符号やＲＳ(Reed-Solomon)符号の様な実装に適した巡回符号、ターボ符号やＬＤＰＣ(Low Density Parity Check)の様な高効率ではあるものの信号処理負荷の大きい符号などがある。なかでもＬＤＰＣはシャノンの理論限界に迫る特性を持つ符号であり近年注目を集めている。
【０００３】
誤り訂正符号の使用形態としては、メッセージに冗長データを付加して符号語全体を送信する前方誤り訂正（ＦＥＣ：Forward Error Correction)と、送信したメッセージを元に送受信者間で冗長データを再度共有してメッセージ中の誤りを訂正する方式（以下、共有方式という。）が挙げられる。ＦＥＣでは、メッセージの送信前に符号器で冗長データを計算してメッセージと共に受信器に送信し、受信器で復号器を通して受信データ中の誤りを検出／訂正する。このようにＦＥＣではデータの再送が不要であることから高いスループットを得ることができ、無線通信や光通信で広く使用されている。一方、共有方式では、送受信器間で誤りを含むデータを共有する手段と、共有したデータからパリティ情報を計算して送受信器間で相互に照らし合わせ誤りの検出／訂正を行う手段と、に分かれており、量子暗号鍵配付技術やDistributed Source Coding等に使用されている。
【０００４】
一般的な誤り訂正符号では、ｋビットのメッセージにＭビットの冗長データを付加してｎ（ｎ＝ｋ＋Ｍ）ビットの符号語とする。一定のｋビットのメッセージ中に存在する誤りの数によって、必要となるＭビットの冗長データは大きくなる。実際にはｎビットの符号語の符号長を一定として、誤り訂正を行う前の符号語の誤り率に応じて、メッセージｋビットと冗長データＭビットの割合が決定される。冗長データの割合を大きくするとより多くのビット誤りを訂正可能となる反面、データの転送効率が悪化する。２元対称通信路でビット誤り率ｐの符号語を訂正するためには、シャノンのバイナリエントロピ（H(p)=-plog2p-(1-p)log2(1-p)）以上の割合の冗長データを確保する必要があり、ビット誤り率が高いほど多くの冗長データが必要となる。従って、ターゲットとするビット誤り率から、使用する誤り訂正符号の符号化率が決定される。
【０００５】
このように誤り訂正符号には訂正可能なビット誤り率の上限が決まっており、この上限は符号の種類や符号化率によって決定される。一例として、誤り率に対するＬＤＰＣ符号の誤り訂正性能の変化を図１０に示す。
【０００６】
図１０の横軸は誤り訂正を施す符号語の誤り率を示し、縦軸は次式により与えられる誤り訂正効率ｆ（ｐ）を示す。
【０００７】
f(p) = {(1-符号化率)/誤り訂正成功確率}/H(p)
誤り訂正効率ｆ（ｐ）は１．０に近いほどシャノン限界に近い誤り訂正効率が得られていることを示しており、たとえば非特許文献１には符号長１Ｍビットの符号によって誤り訂正効率ｆ（ｐ）＜１．１という特性が報告されている。
【０００８】
図１０において、符号化率０．７０、０．７５の場合、８ｋビット、１６ｋビットおよび１３０ｋビットの３通りの符号長の誤り訂正性能をシミュレーションした結果が示される。符号化率０．７５、符号長１６ｋビットの場合を例示すると、誤り率が３．３％以下の領域では誤り率が高くなるほど誤り訂正効率ｆ（ｐ）は１．０に近づいていく。これはｆ（ｐ）の分子の値が一定であるのに対して、分母の値が大きくなっていく領域に相当するためである。一方、誤り率が３．５％まで大きくなると、誤り訂正効率は急激に劣化している。これは、この符号で訂正可能な誤りを超える数の誤りが符号語中に存在する為に誤り訂正成功確率が低くなり、ｆ（ｐ）の分子が大きくなってしまうからである。
【０００９】
他方、同じ符号化率０．７５でも符号長を１３０ｋビットにすると、誤り訂正効率ｆ（ｐ）は誤り率３．５％まで順調に低くなり続ける。これは、符号長を長く取ることによって符号語の誤り率変動が小さくなり、誤り訂正可能な誤り数を超える確率が小さくなる為である。誤り率３．６％以上の領域における符号化率０．７０の特性も同様の傾向を示している。従って、特性の良い誤り訂正符号を得るためには、符号長を長くすると共に、訂正可能な誤り率の上限周辺で使用することが必要である。
【先行技術文献】
【非特許文献】
【００１０】
【非特許文献１】D. Elkouss, A. Leverrier, R. AlleauＭe and J. J. Boutros, “Efficient reconciliation protocol for discrete-variable quantuＭ key distribution,” (available at http://arxiv.org/PS_cache/arxiv/pdf/0901/0901.2140v1.pdf), Jan.2009.
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、特定の誤り訂正符号の訂正効率が訂正可能な誤り率の上限周辺で向上するということは、効率良く使用できる誤り率の範囲が狭いことを意味する。したがって、誤り率のばらつきや変動の幅が大きいと、効率の良い誤り訂正を行うことができなくなる。誤り率の変動が大きい通信系としては、たとえば通信路状態の変化の大きい無線通信、電力線に接続される電気機器のインピーダンス変動の影響を受けるＰＬＣ(Power Line Communication)等が挙げられる。また、誤り率のばらつきが大きい通信系としては、ユーザ毎の伝送路条件が異なるPassive Optical Network(ＰＯＮ)や複数チャネルの通信データを１つの誤り訂正回路で処理する通信系が挙げられる。
【００１２】
このような誤り率のばらつきや変動の幅が大きい通信系に対応するためには、最も悪い誤り率に対応した誤り訂正符号を実装すればよいが、これでは誤り率が低い場合に効率が劣化するという問題がある。他の方法としては、複数の誤り訂正回路を実装することによって幅広い誤り率に対応した誤り訂正を行うことも可能である。しかしながら、複数の回路を実装することによって回路サイズおよび消費電力の増大を引き起こす。
【００１３】
そこで、本発明の目的は、一つの誤り訂正回路で誤り率のばらつきあるいは変動が大きい通信系にも対応可能にする誤り訂正符号制御方法および装置を提供することにある。
【課題を解決するための手段】
【００１４】
本発明による誤り訂正制御装置は、所定の誤り訂正符号を実装した符号器を備えた通信機における誤り訂正制御装置であって、前記通信機の送信データが受信側通信機に到達するまでに発生する誤り率の推定値が所定値を超えたか否かを判断する判断手段と、前記誤り率の推定値が前記所定値を超えると、送信データにおける前記誤り訂正符号の誤り訂正特性に応じた所定ビット位置にダミービットを挿入し前記符号器へ出力するダミービット挿入手段と、を有することを特徴とする。
【００１５】
本発明による誤り訂正制御方法は、所定の誤り訂正符号を実装した符号器を備えた通信機における誤り訂正制御方法であって、判断手段が、前記通信機の送信データが受信側通信機に到達するまでに発生する誤り率の推定値が所定値を超えたか否かを判断し、ダミービット挿入手段が、前記誤り率の推定値が前記所定値を超えると、送信データにおける前記誤り訂正符号の誤り訂正特性に応じた所定ビット位置にダミービットを挿入し前記符号器へ出力する、ことを特徴とする。
【発明の効果】
【００１６】
本発明によれば、一つの誤り訂正回路で誤り訂正可能な誤り率の範囲が拡張され誤り率のばらつきあるいは変動が大きい通信系に対応可能となる。
【図面の簡単な説明】
【００１７】
【図１】図１は本発明の第１実施形態による通信システムを示すブロック図である。
【図２】図２（Ａ）は第１実施形態による誤り訂正符号制御装置を説明するための機能的ブロック図であり、図２（Ｂ）はその一例であるダミービット制御動作を示すフローチャートである。
【図３】図３は第１実施形態におけるダミービットの挿入方法を示す説明図である。
【図４】図４は第１実施形態で使用している誤り訂正符号の特性を示すグラフである。
【図５】図５は第１実施形態による通信システムにおける誤り訂正および復号動作を示すシーケンス図である。
【図６】図６は本発明の第２実施形態による通信システムを示すブロック図である。
【図７】図７は本発明の第３実施形態による通信システムを示すブロック図である。
【図８】図８は本発明の第４実施形態による通信システムを示すブロック図である。
【図９】図９は本発明の第５実施形態による通信システムを示すブロック図である。
【図１０】ＬＤＰＣ誤り訂正符号の特性例を表すグラフである。
【発明を実施するための形態】
【００１８】
１．第１実施形態
以下、図１〜図５を参照しながら本発明の第１実施形態について詳細に説明する。本実施形態を適用する通信システムは、送受信器間で一旦データを共有し、共有データに対して別途パリティ情報を計算して送受信器間で共有することで誤り訂正を行う。誤り訂正符号としてＬＤＰＣを使用し、後述するように、誤り率に応じて使用するＬＤＰＣ検査行列Ｈの一部を無効にすることで効率良く使用できる誤り率の範囲を拡張する。
【００１９】
１．１）システム構成
図１に示すように、本実施形態による通信システムにおいて、送信器１１は伝送路１２を通して受信器１３と接続され、メッセージや冗長データを受信器１３へ送信すると共に、受信器１３との間で誤り率推定のためのデータやその他制御信号などを送受信する。伝送路１２は有線／無線を問わない。
【００２０】
送信器１１は、メッセージを対向装置に送信するメッセージ送信器１１１と、送信したメッセージを一時的に保存しておくメモリ１１２と、送信したメッセージが受信された後にメッセージ中の誤り率を計算する誤り率推定器１１３と、誤り率推定器１１３で推定した誤り率を参照して符号器１１４の計算回路の制御とメモリ１１２から読み込んだメッセージＭに対するダミービット挿入制御を行う符号制御器１１６と、特定の誤り訂正符号が実装され、送信メッセージあるいはダミービットが挿入されたメッセージからパリティ値を計算する符号器１１４と、符号器１１４で計算したパリティ値を対向装置に送信するパリティ送信器１１５と、を有する。
【００２１】
受信器１３は、対向装置からメッセージを受信するメッセージ受信器１３１と、受信したメッセージを一時的に保存しておくメモリ１３２と、受信したメッセージ中の誤り率を計算する誤り率推定器１３３と、誤り率推定器１３３で推定した誤り率を参照して復号器１３４の計算回路の制御とメモリ１３２から読み込んだメッセージＭ'に対するダミービット挿入制御を行う復号制御器１３６と、符号器１１４と同じ誤り訂正符号が実行され、対向装置のパリティ送信器１１５から受信したパリティ情報と受信メッセージあるいはダミービットを挿入されたメッセージとを参照して誤り訂正を行う復号器１３４と、を有する。
【００２２】
１．２）誤り訂正可能範囲の拡張
送信器１１の符号制御器１１６と受信器１３の復号制御器１３６とは、読み込んだメッセージに対するダミービット挿入制御に関しては基本的に同じ機能構成を有するので、以下、図２および図３を参照して符号制御器１１６について説明する。なお、符号器１１４および復号器１３４に実装された誤り訂正符号は、符号化されるメッセージのビット位置により誤り訂正効果が異なる特性を有するものとする。
【００２３】
図２（Ａ）に示すように、符号制御器１１６は、所定ビット位置のダミービット挿入制御に関しては切替判断部１１７とダミービット挿入部１１８とを有する。切替判断部１１７は、誤り率推定器１１３により推定された誤り率が所定値より高くなると、メモリ１１２から読み込んだメッセージＭをダミービット挿入部１１８へ出力する。ダミービット挿入部１１８は、符号器１１４の符号特性で誤り訂正効果がより低いビット位置にダミービットを挿入することでメッセージＭ１を生成し符号器１１４へ出力する。誤り率が所定値以下であれば、切替判断部１１７はメッセージＭをそのまま符号器１１４へ出力する。後で詳述するように、誤り率が上昇したときに誤り訂正効果が低いビット位置にダミービットを挿入することで誤り数を訂正可能範囲内に収めることが可能となり、結果として、誤り訂正可能な誤り率の範囲が拡張される。
【００２４】
符号器１１４および復号器１３４にＬＤＰＣ符号が実装されている場合、ダミービット挿入部１１８では、ＬＤＰＣ検査行列Ｈにおける列重みの値が所定値より小さいビット位置に対してダミービットを挿入する。符号制御器１１６のダミービット挿入制御動作は次の通りである。
【００２５】
図２（Ｂ）において、切替判断部１１７は、誤り率推定器１１３により推定された誤り率が所定値より高くなったか否かを判定する（ステップＳ２０１）。ダミービットを挿入するか否かの判定基準である所定値は、誤り訂正符号の訂正可能な誤り率の上限に設定することができる。推定された誤り率が所定値より高い場合には（ステップＳ２０１のＹＥＳ）、符号制御器１１６はメモリ１１２に格納された送信メッセージＭから所定量Ａ０の情報Ｍ０を読み出し、切替判断部１１７はこの情報Ｍ０をダミービット挿入部１１８へ与える（ステップＳ２０２）。ダミービット挿入部１１８は、ＬＤＰＣ検査行列Ｈにおける列重み＝２のビット位置にダミービットを挿入することで所定量Ａ１の情報Ｍ１を生成し、符号器１１４へ出力する（ステップＳ２０３）。また、推定された誤り率が所定値以下であれば（ステップＳ２０１のＮＯ）、符号制御器１１６はメモリ１１２に格納された送信メッセージＭから所定量Ａ１の情報を読み出し、切替判断部１１７はこの情報をそのまま符号器１１４へ出力する（ステップＳ２０４）。
【００２６】
次に、図３を参照しならがダミービット挿入制御について更に詳細に説明する。
【００２７】
図３（Ａ）に本実施形態で実装しているＬＤＰＣの検査行列の一部を示す。１列目の重みが５、２列目の重みが４、３列目の重みが６、４列目の重みが２、５列目の重みが３となっている。パリティチェックを行う際、重みが２である列に対応するメッセージビットの誤り訂正効果が低くなる為、図３（Ｂ）に示す様に、メッセージＭ０からメッセージＭ１を生成する際に、列重みが２である４ビット目に固定値”０”を挿入し、それ以降は順次ビット番号をシフトさせていく。これ以降も同様に、列重みが２である列に対応するメッセージビット位置に固定値”０”を挿入し以下順次ビット番号をシフトさせる。
【００２８】
このように誤り率が高くなったときに、誤り訂正効果が低いビット位置に固定値のダミービットを割り当てたメッセージＭ１を用いてパリティ計算することで符号語中の誤り数をＬＤＰＣ符号の誤り訂正可能範囲内に収めることが可能となり、１つの符号器１１４で誤り訂正可能範囲を広げることができる。
【００２９】
なお、送信器１１の誤り率推定器１１３、符号器１１４および符号制御器１１６は、送信器１１のＣＰＵ(Central Processing Unit)等のプログラム制御プロセッサ上でプログラムを実行することにより同等の機能を実現することができる。同様に、受信器１３の誤り率推定器１３３、復号器１３４および復号制御器１３６も受信器１３のＣＰＵ(Central Processing Unit)等のプログラム制御プロセッサ上でプログラムを実行することにより同等の機能を実現することができる。また、送信器１１の機能と受信器１３の機能とが１つの通信装置に装備されてもよい。
【００３０】
１．３）システム動作
以下、図１、図４および図５を参照しながら、本実施形態による通信システムの動作を説明する。
【００３１】
まず、本実施形態における符号器１１４および復号器１３４には、符号長１Ｍビット、符号化率０.７５のＬＤＰＣが実装されており、このＬＤＰＣの検査行列の次数分布は非特許文献１に示されている様な分布に従っており、図４に示す誤り訂正性能を有するものとする。すなわち、図４に示すように、誤り率が３.６％よりも低い領域では誤り率が高くなるにつれて誤り訂正効率ｆ（ｐ）は１.０に近づき、誤り率が３.６％を超えると誤り訂正しきれなくなるケースが増加し訂正効率ｆ（ｐ）は劣化する。したがって、この場合、ダミービットを挿入するか否かの判定基準である所定値を３．６（％）に設定するものとする（図２（Ｂ）のステップＳ２０１）。
【００３２】
図１および図５を参照して、送信器１１はメッセージ送信器１１１を使用してメッセージＭを受信器１３に送信し（ステップＳ３０１）、送信したメッセージＭを一旦メモリ１１２に保存する。受信器１３ではメッセージ受信器１３１で受信したメッセージＭ’を一旦メモリ１３２に保存する。誤り率推定器１１３および１３３は、それぞれのメモリ１１２および１３２に保存されたメッセージＭおよびＭ’の一部の情報を照合してメッセージ中の誤り数を推定する（ステップＳ３０２）。誤り率推定器１１３および１３３は、推定された誤り率情報を符号制御器１１６および復号制御器１３６へそれぞれ出力する。符号制御器１１６および復号制御器１３６では、図２（Ｂ）で説明したダミービット制御がそれぞれ実行される（ステップＳ３０３Ｔ、Ｓ３０３Ｒ）。
【００３３】
ます、推定されたメッセージの誤り率が３.６％以下であった場合、符号制御器１１６および復号制御器１３６はメッセージＭおよびＭ’に何の変更も施さない（ステップＳ３０３Ｔ、Ｓ３０３Ｒ）。送信器１１中の符号器１１４はメッセージＭの先頭から７５０ｋビット分（所定量Ａ１）の情報を読み込み、２５０ｋビット分のパリティ情報Ｐを計算し（ステップＳ３０４）、パリティ送信機１１５はこのパリティ情報Ｐを受信器１３に送信する（ステップＳ３０５）。
【００３４】
パリティ情報Ｐも送信器１１から受信器１３に送信する過程でメッセージＭと同じ確率で誤りが生じ、受信器１３のパリティ受信器１３５でパリティ情報Ｐ’として受信される。受信器１３では、復号器１３４がメモリ１３２に格納された受信メッセージＭ’の先頭７５０ｋビット分（所定量Ａ１）の情報と受信した２５０ｋビットのパリティ情報Ｐ’とを用いて誤り訂正を行う（ステップＳ３０６）。こうして誤り訂正された情報は、この場合ダミービットが挿入されていないので、そのまま出力される（ステップＳ３０７）。以上の動作を繰り返すことで全ての誤り訂正が行われた送信元のメッセージＭが得られる。
【００３５】
一方、メッセージの誤り率が３.６％より大きく４％であった場合、符号制御器１１６および復号制御器１３６はメッセージＭおよびＭ’にダミービットを挿入する（ステップＳ３０３Ｔ、Ｓ３０３Ｒ）。符号制御器１１６はメッセージＭより６５０ｋビット分（所定量Ａ０）の情報Ｍ０を読み込み、ダミービットを加えて７５０ｋビットの情報Ｍ１とする。この際、ＬＤＰＣの検査行列の列重みが２である列に対応するビット位置にダミービットとして”０”を挿入する。受信器１３の復号制御器１３６でも同様に、メッセージＭ’より６５０ｋビット分（所定量Ａ０）の情報Ｍ０’を読み込み、ダミービットを加えて７５０ｋビットの情報Ｍ１’に変換するが、この際、送信器１１で固定値”０”を挿入したビット位置と同じ位置に固定値を挿入する。
【００３６】
送信器１１中の符号器１１４は７５０ｋビットの情報Ｍ１から、２５０ｋビット分のパリティ情報Ｐを計算し（ステップＳ３０４）、このパリティ情報Ｐを受信器１３へ送信する（ステップＳ３０５）。上述したようにパリティ情報Ｐも送信器１１から受信器１３に送信する過程でメッセージＭと同じ確率で誤りが生じ、受信器１３によりパリティ情報Ｐ’として受信される。受信器１３の復号器１３４は、復号制御器１３６により生成された７５０ｋビットの情報Ｍ１’と、パリティ受信器１３５で受信した２５０ｋビットのパリティ情報Ｐ’とを用いて誤り訂正を行い誤り訂正された情報を得る（ステップＳ３０６）。誤り訂正後、挿入したダミービットを削除することで送信された情報Ｍ０が得られる（ステップＳ３０７）。以上の動作を繰り返すことで全ての誤り訂正が行われた送信元のメッセージＭが得られる。
【００３７】
１．４）効果
上述した本発明の第１実施形態によれば以下の様な効果が得られる。
【００３８】
第一の効果は、複数の誤り訂正回路を実装することなく効率の良い誤り訂正が行えることである。その理由は、低い誤り率に対応した符号化率の大きい誤り訂正符号を実装し、誤り率が高くなった時にダミービットを挿入して符号語中の誤り数を誤り訂正可能な範囲に収めているので、１つの誤り訂正回路で広い範囲の誤り率に対応することができるからである。もし本実施形態のようなダミービット制御を用いなければ、１つの誤り訂正回路で広い範囲の誤り率に対応する為には最も高い誤り率に対応した符号を実装する必要があり、低い誤り率のデータに対しては過剰性能となってしまい伝送効率が低下してしまう。
【００３９】
第二の効果は、挿入するダミービットの数を少なく抑えることができる為、伝送効率が高くなることである。その理由は、誤り訂正効果が低くなるビットにダミービットを割り当てることによって、誤り率が高くなった時に誤り易くなるビット位置を優先的に排除することができるからである。
【００４０】
２．第２実施形態
上述した第１実施形態では、メッセージを送信器および受信器で共有した後に誤り率を推定し、パリティ情報を送信することで誤り訂正を行ったが、本発明はこれに限定されるものではない。以下、本発明の第２実施形態として前方誤り訂正（ＦＥＣ）方式に適用したシステムについて説明する。
【００４１】
図６に示すように、本実施形態による通信システムにおいて、送信器４１は伝送路４２を通して受信器４３と接続されている。伝送路１２は有線／無線を問わない。
【００４２】
送信器４１は、メッセージを生成するＰＣＳ(Physical Coding Sublayer)ブロック４１１、第１実施形態で説明したダミービット挿入制御を行うダミービット制御器４１２、符号器４１３および送信インターフェイス４１４を有する。本実施形態における送信器４１は、送信インターフェイス４１４がメッセージに冗長データ（パリティ情報）を付加した符号語全体を送信する。
【００４３】
受信器４３は、メッセージを受信するＰＣＳブロック４３１、ダミービット削除制御を行うダミービット制御器４３２、受信メッセージの誤り訂正を行う復号器４３３、送信器４１から符号語を受信する受信インターフェイス４３４、および、復号器４３３から受信メッセージ中の誤り訂正数情報を入力し誤り率を計算する誤り率推定器４３５を有する。
【００４４】
誤り率推定器４３５は、受信した過去の符号語の誤り訂正数から誤り率を推定し、推定した誤り率情報を送信器４１のダミービット制御器４１２へ返信すると共に、自局のダミービット制御器４３２にも出力する。送信器４１のダミービット制御器４１２は、図２で示す機能構成を有し図３で示すように動作するので、詳細な説明は省略する。受信器４３のダミービット制御器４３２は、誤り率情報に従ってダミービットが挿入されていない場合には復号器４３３からのメッセージをそのままＰＣＳブロック４３１へ出力し、ダミービットが挿入されている場合には復号器４３３からのメッセージからダミービットを削除してからＰＣＳブロック４３１へ出力する。
【００４５】
本実施形態によれば、過去の誤り訂正数から誤り率を推定することで前方誤り訂正（ＦＥＣ）に適用することができる。前方誤り訂正に適用した場合は、急激な誤り率変動には対応できないものの、誤り率変動が緩やかである通信系では、第１実施形態と同様に誤り率が上昇したときに誤り訂正可能範囲を拡張して効率良く誤り訂正を行うことができる。本実施形態による前方誤り訂正（ＦＥＣ）システムでは、冗長データを付加した符号語全体を送信器４１から受信器４３へ送信し、誤り率情報を受信器４３から送信器４１へ戻すだけであるから、少ない通信回数で高いスループットが得られる。
【００４６】
３．第３実施形態
上述した第２実施形態では、伝送路を介して対抗する１つの送信器から１つの受信器へデータを送信するＦＥＣシステムを例示したが、本発明はこれに限定されるものではない。以下、本発明の第３実施形態として、局側装置に複数の加入者装置が接続された通信システムに適用した場合を説明する。このようなシステムとしては、１つのＯＬＴ（optical line terminal）に複数のＯＮＵ（optical network unit）が接続したＰＯＮシステムなどがある。
【００４７】
ＰＯＮシステムでは局側装置と各加入者装置との間の伝送路特性が大きく異なる場合があり、このような場合であっても、本実施形態によれば、１つの符号器を用いて誤り率の広範囲で良好な誤り訂正特性を維持することができる。
【００４８】
図７に示すように、本実施形態による通信システムにおいて、局側装置５１は分岐部を有する伝送路５２を通して複数の加入者装置５３，５４と接続している。
【００４９】
局側装置５１は、第１実施形態で説明した送信メッセージに対してダミービット挿入制御を行うダミービット制御器５１１、符号器／復号器５１２、送信インターフェイス５１３および誤り率推定器５１４を有する。本実施形態においても、上述した第２実施形態と同様に、局側装置５１は、メッセージに冗長データ（パリティ情報）を付加した符号語全体を送信インターフェイス５１３から送信する。
【００５０】
また、誤り率推定器５１４は、既に述べたような誤り率推定機能の他に、符号化率設定テーブルが事前に準備されており、推定された誤り率に対応して各加入者装置との通信に必要な符号化率情報が事前に格納されている。符号化率設定情報テーブルは、サービスを開始する際に設置業者が伝送損失を測定して更新しても良いし、過去の通信で発生した誤り率情報を元に局舎装置が符号化率設定情報を更新しても良い。符号化率設定テーブルを参照することで、過去に通信した際の誤り率を用いて符号化率を設定することができる。加入者装置５３，５４は、ダミービット削除制御を行うダミービット制御器５３１、５４１、送信データの符号化や受信メッセージの誤り訂正を行う符号器／復号器５３２、５４２、局側装置５１から符号語を受信する通信インターフェイス５３３、５４３を有する。
【００５１】
ダミービット制御器５１１およびダミービット制御器５３１，５４１の動作は第２実施形態で説明したとおりである。ただし、加入者装置５３，５４におけるダミービット制御器５３１，５４１は、局側装置５１からの符号化率情報に従ってダミービットが挿入されていない場合には符号器／復号器５３２、５４２からのメッセージをそのまま出力し、ダミービットが挿入されている場合には符号器／復号器５３２、５４２からのメッセージからダミービットを削除して出力する。
【００５２】
本実施形態によれば、伝送路特性が安定しており、偶に瞬間的に誤り率が悪化するようなシステムに最も効果的である。
【００５３】
４．第４実施形態
本発明の第４実施形態によれば、送信器と受信器との間が伝送路特性の異なる複数の伝送路で接続されたシステムにおいて、これらの伝送路を通して送受信間で共有した情報の誤り訂正を１つの誤り訂正回路で行うことができる。
【００５４】
４．１）システム構成
図８に示すように、本実施形態による通信システムにおいて、送信器６１は伝送路６２を介して受信器６３と接続され、送信データや冗長データを受信器６３へ送信すると共に、受信器６３との間で誤り率推定のためのデータやその他制御信号などを送受信する。伝送路６２は有線／無線を問わない。
【００５５】
送信器６１は、複数系統（ここでは８系統）の乱数ｋ１−ｋ８を受信器６３へそれぞれ送信するための乱数送信インターフェイス（ＩＦ）６１０１〜６１０８と、乱数送信インターフェイス６１０１〜６１０８で送信した乱数ｋ１−ｋ８を記憶しておくメモリ６１０９と、乱数送信インターフェイス６１０１〜６１０８で送信した乱数が対向装置に到達するまでに発生した誤り率を推定する誤り率推定器６１１０と、誤り率推定器６１１０で推定した誤り率を元にメモリ６１０９から読みだした乱数に所定のダミービットを挿入するダミービット制御器６１１１と、乱数送信インターフェイス（ＩＦ）６１０１〜６１０８へ乱数情報を出力する乱数生成部６１１２と、乱数生成部６１１２から新たに乱数Ｋを読み出して符号化を行う符号器６１１３と、ダミービット挿入後の乱数と符号化後の乱数の排他的論理和を計算する計算器６１１４と、計算器６１１４の計算結果を対向装置に送信する通信インターフェイス６１１５とを有する。
【００５６】
受信器６３は、送信器６１の乱数送信インターフェイス６１０１〜６１０８から乱数をそれぞれ受信する乱数受信インターフェイス６３０１〜６３０８と、乱数受信インターフェイス６３０１〜６３０８で受信した乱数情報ｋ'１−ｋ'８を記憶しておくメモリ６３０９と、乱数受信インターフェイス６３０１〜６３０８で受信した乱数情報ｋ'１−ｋ'８の誤り率を推定する誤り率推定器６３１０と、誤り率推定器６３１０で推定した誤り率を元にメモリ６３０９から読みだした乱数に所定のダミービットを挿入するダミービット制御器６３１１と、通信インターフェイス６１１５から送られてきた情報を受信する通信インターフェイス６３１２と、送信器６１中の計算器６１１４の計算結果とダミービット挿入後の乱数の排他的論理和を計算する計算器６３１３と、計算器６３１３の計算結果の誤り訂正を行う復号器６３１４とを有する。
【００５７】
４．２）動作
送信器６１は、乱数生成部６１１２によって常時乱数を生成し続けており、その一部の乱数ｋ１−ｋ８を乱数送信インターフェイス６１０１〜６１０８を使用して受信器６３に送信し、これら乱数ｋ１−ｋ８をメモリ６１０９に格納する。受信器６３は乱数受信インターフェイス６３０１〜６３０８によって送信されてきた乱数情報ｋ'１−ｋ'８を受信し、受信情報をメモリ６３０９に格納する。送信器６１の誤り率推定器６１１０および受信器６３の誤り率推定器６３１０は、８系統の乱数各々の一部ビットを照合することによって、誤り率e１, e２,…, e８を計算する。
【００５８】
次に、送信器６１は、乱数生成部６１１２から新たに乱数Ｋを取り出し、符号器６１１３で符号化を行う。ここで、符号器６１１３および復号器６３１４には符号長１Ｍビット、符号化率０.７５のＬＤＰＣが実装されているものとする。符号器６１１３は７５０ｋビットの乱数Ｋから２５０ｋビットのパリティを計算し、１Ｍビットの符号語Ｃとして計算器６１１４に送る。ダミービット制御器６１１１は、誤り率ｅｎ（n=1,2,…, 8）を参照してメモリ６１０９から読み出した乱数ｋnから所定ビット数の乱数を読み込み、図２（Ｂ）で説明したように誤り率ｅｎに応じてダミービットを加え１Ｍビットの乱数Ｒとして計算器６１１４に送る。計算器６１１４ではＣとＲの排他的論理和を計算し、計算結果Ｍを通信インターフェイス６１１５を用いて受信器６３に送信する。
【００５９】
受信器６３では、ダミービット制御器６３１１が誤り率ｅｎ'を参照して乱数ｋ'nから所定ビット数の乱数を読み込み、図２（Ｂ）で説明したように誤り率ｅｎ'に応じてダミービットを加えて１Ｍビットの乱数Ｒ'として計算器６３１３に送る。計算器６３１３では、受信した計算結果Ｍ'と乱数Ｒ'の排他的論理和を計算して計算結果Ｃ'を得、復号器６３１４に送る。復号器６３１４はＣ'の誤り訂正を行い、誤り訂正後に乱数Ｋを得る。
【００６０】
以上の様な誤り訂正方法は、乱数ｋnおよびｋ'ｎが誤りを多く含む暗号鍵であり、これらの暗号鍵を使用して誤りを含まない暗号鍵Ｋを送受信器間で共有する場合等に使用される。
【００６１】
本実施形態では、ＬＤＰＣの検査行列として非特許文献(Standard for Information Technology, IEEE Standard ８０２.１６e, ２００６)に開示されＷＩＭＡＸ等で使用されている行列を採用している。この様な検査行列では、行列右側に列重み２の領域が配置されており、符号化時に生成行列を必要とせず、密度の低い検査行列のみから必要なパリティ情報を計算出来るので計算の高速化が可能となる。
【００６２】
本実施形態でも第１実施形態と同様に、誤り率ｅｎが３.６％以下の場合には、ダミービット制御器６１１１および６３１１はメモリ６１０９および６３０９から１Ｍビットの乱数をそれぞれ読み出し、ダミービットを挿入せずに計算器６１１４および６３１３に送り、誤り率ｅｎが３.６％より大きい場合に必要な数のダミービットを挿入する。たとえば誤り率ｅｎが４％であった場合、ダミービット制御器６１１１および６３１１はメモリ６１０９および６３０９から９００ｋビットの乱数ｋｎ、ｋ'ｎをそれぞれ読み出し、１００ｋビットの固定パタンを後ろにそれぞれ付けて１Ｍビットの乱数Ｒ、Ｒ'とする。ここで固定パタンは送受信器双方が事前に知っているものとする。
【００６３】
４．３）効果
本発明の第４実施形態によれば、既に述べた第１実施形態と同様の効果が得られる。非特許文献２に開示されている様なＬＤＰＣ検査行列は、行列右側に誤り訂正効果の低くなる列重み２の領域が配置されており、誤り率上昇時には該当箇所に対応するビットが優先的に誤ることとなる。そこで、該当箇所に対応するビット位置にダミービットを配置することで、誤り数を訂正可能範囲内に収めることが可能となり、結果として、誤り訂正可能な誤り率の範囲が拡張され、効率のよい誤り訂正が可能となる。
【００６４】
なお、本実施形態では、送信器６１が符号化を行い受信器６３が復号を行う例を示したが、これは逆でも良い。受信器６３が乱数Ｋの符号化を行い、送信器６１が復号を行っても同様の効果が得られる。なお、初期乱数共有の為の複数チャネルの内、１チャネルのみの誤り率が高く、残りのチャネルの誤り率が同等である場合に、本実施例の効果が最も高くなる。
【００６５】
５．第５実施形態
本発明の第５実施形態によれば、誤り率に応じて誤り訂正符号に挿入するダミービットを元に伝送路の誤り率を測定することによって、誤り訂正符号の誤訂正等による誤り率推定誤差を回避することが出来る。
【００６６】
図９に示すように、本実施形態による通信システムにおいて、送信器１０１は伝送路１０２を通して受信器１０３と接続されている。伝送路１０２は有線／無線を問わない。
【００６７】
送信器１０１は、メッセージを生成するＰＣＳ(Physical Coding Sublayer)ブロック１０１１、第１実施形態で説明したダミービット挿入制御を行うダミービット制御器１０１２、符号器１０１３および送信インターフェイス１０１４を有する。本実施形態における送信器１０１は、送信インターフェイス１０１４がメッセージに冗長データ（パリティ情報）を付加した符号語全体を送信する。
【００６８】
受信器１０３は、メッセージを受信するＰＣＳブロック１０３１、ダミービット削除制御を行うダミービット制御器１０３２、受信メッセージの誤り訂正を行う復号器１０３３、送信器１０１から符号語を受信する受信インターフェイス１０３４、受信インタフェース１０３４より受信信号を受け取ってダミービットのみを抽出して誤り率を計算するダミービット誤り率計算器１０３６、および、ダミービット誤り率計算器１０３６から誤り率情報を受け取りダミービット制御器１０１２及び１０３２に伝送路の誤り率を通達する誤り率送信器１０３５を有する。
【００６９】
ダミービット誤り率計算器１０３６は、受信インタフェース１０３４で受信した信号を受け取り、予め送信器１０１との間で決めていた位置のダミービットを抜き出す。ここで、送受信器が制御するダミービットはＰＲＢＳ（Ｐｓｅｕｄ  Ｒａｎｄｏｍ  Ｂｉｎａｒｙ  Ｓｅｑｕｅｎｃｅ）等の既知パタンとし、ダミービット誤り率計算器１０３６は、自らが保有する既知パタンと、受信信号から抜き出した既知パタンを照合することによって伝送路の誤り率を推定する。受信器１０３のダミービット制御器１０３２は、誤り率情報に従ってダミービットが挿入されていない場合には復号器１０３３からのメッセージをそのままＰＣＳブロック１０３１へ出力し、ダミービットが挿入されている場合には復号器１０３３からのメッセージからダミービットを削除してからＰＣＳブロック１０３１へ出力する。
【００７０】
本実施形態によれば、伝送路の誤り率に応じて挿入するダミービットを有効活用することが出来る。また、誤り訂正符号には、訂正可能な誤り率範囲を超えると正常な誤り訂正や誤り率推定が行えなくなる欠点を有するが、本実施例の方法を用いることによってその欠点を回避することが出来る。
【００７１】
５．付記
上述した実施形態の一部あるいは全部は、以下の付記のようにも記載されうるが、これらに限定されるものではない。
【００７２】
（付記１）
所定の誤り訂正符号を実装した符号器を備えた通信機における誤り訂正制御装置であって、
前記通信機の送信データが受信側通信機に到達するまでに発生する誤り率の推定値が所定値を超えたか否かを判断する判断手段と、
前記誤り率の推定値が前記所定値を超えると、送信データにおける前記誤り訂正符号の誤り訂正特性に応じた所定ビット位置にダミービットを挿入し前記符号器へ出力するダミービット挿入手段と、
を有することを特徴とする誤り訂正制御装置。
【００７３】
（付記２）
前記ダミービットは前記誤り訂正符号の誤り訂正効果が低いビット位置に挿入されることを特徴とする付記１に記載の誤り訂正制御装置。
【００７４】
（付記３）
前記誤り訂正符号はＬＤＰＣ(Low Density Parity Check)符号であり、前記ダミービットは前記ＬＤＰＣの検査行列の列重みが２の列に対応するビット位置に挿入されることを特徴とする付記１または２に記載の誤り訂正制御装置。
【００７５】
（付記４）
前記ダミービットの受信後の誤り率を計算することによって、前記誤り率の推定値とすることを特徴とする付記１−３のいずれか１項に記載の誤り訂正制御装置。
【００７６】
（付記５）
所定の誤り訂正符号を実装した符号器を備えた通信機における誤り訂正制御方法であって、
判断手段が、前記通信機の送信データが受信側通信機に到達するまでに発生する誤り率の推定値が所定値を超えたか否かを判断し、
ダミービット挿入手段が、前記誤り率の推定値が前記所定値を超えると、送信データにおける前記誤り訂正符号の誤り訂正特性に応じた所定ビット位置にダミービットを挿入し前記符号器へ出力する、
ことを特徴とする誤り訂正制御方法。
【００７７】
（付記６）
前記ダミービットは前記誤り訂正符号の誤り訂正効果が低いビット位置に挿入されることを特徴とする付記４に記載の誤り訂正制御方法。
【００７８】
（付記７）
前記誤り訂正符号はＬＤＰＣ(Low Density Parity Check)符号であり、前記ダミービットは前記ＬＤＰＣの検査行列の列重みが２の列に対応するビット位置に挿入されることを特徴とする付記１または２に記載の誤り訂正制御方法。
【００７９】
（付記８）
前記ダミービットの受信後の誤り率を計算することによって、前記誤り率の推定値とすることを特徴とする付記５−７のいずれか１項に記載の誤り訂正制御方法。
【００８０】
（付記９）
所定の誤り訂正符号を実装した符号器を備えた通信機における誤り訂正制御機能をプログラム制御プロセッサに実現するためのプログラムであって、
判断手段が、前記通信機の送信データが受信側通信機に到達するまでに発生する誤り率の推定値が所定値を超えたか否かを判断する機能と、
ダミービット挿入手段が、前記誤り率の推定値が前記所定値を超えると、送信データにおける前記誤り訂正符号の誤り訂正特性に応じた所定ビット位置にダミービットを挿入し前記符号器へ出力する機能と、
を前記プログラム制御プロセッサに実現することを特徴とするプログラム。
【００８１】
（付記１０）
所定の誤り訂正符号を実装した符号器を備えた送信装置であって、
前記送信データが受信装置に到達するまでに発生する誤り率の推定値が所定値を超えたか否かを判断する判断手段と、
送信データにおける前記誤り訂正符号の誤り訂正特性に応じた所定ビット位置にダミービットを挿入するダミービット挿入手段と、
前記誤り率の推定値が前記所定値を超えると前記ダミービット挿入手段によりダミービットが挿入されたデータを前記符号器へ出力する制御手段と、
を有することを特徴とする送信装置。
【００８２】
（付記１１）
所定の誤り訂正符号を実装した復号器を備えた受信装置であって、
送信装置から受信した受信データの誤り率の推定値が所定値を超えたか否かを判断する判断手段と、
受信データにおける前記誤り訂正符号の誤り訂正特性に応じた所定ビット位置にダミービットを挿入するダミービット挿入手段と、
前記誤り率の推定値が前記所定値を超えると前記ダミービット挿入手段によりダミービットが挿入されたデータを前記復号器へ出力する制御手段と、
を有することを特徴とする受信装置。
【００８３】
（付記１２）
送信装置と受信装置とが伝送路で接続された通信システムであって、
前記送信装置は、
所定の誤り訂正符号を実装した符号化手段と、
送信データが前記受信装置に到達するまでに発生する誤り率の推定値が所定値を超えたか否かを判断する第１判断手段と、
送信データにおける前記誤り訂正符号の誤り訂正特性に応じた所定ビット位置にダミービットを挿入する第１ダミービット挿入手段と、
前記誤り率の推定値が前記所定値を超えると前記第１ダミービット挿入手段によりダミービットが挿入されたデータを前記符号化手段へ出力する第１制御手段と、
を有し、前記送信データと前記符号化手段により得られる冗長データとを別々に前記受信装置へ送信し、
前記受信装置は、
前記所定の誤り訂正符号を実装した復号手段と、
前記送信装置から受信した受信データの誤り率の推定値が所定値を超えたか否かを判断する第２判断手段と、
受信データにおける前記第１ダミービット挿入手段と同じ所定ビット位置にダミービットを挿入する第２ダミービット挿入手段と、
前記誤り率の推定値が前記所定値を超えると前記第２ダミービット挿入手段によりダミービットが挿入されたデータを前記復号手段へ出力する第２制御手段と、
を有する、
ことを特徴とする通信システム。
【００８４】
（付記１３）
前記送信装置は、伝送路特性が異なる複数の伝送路を通して複数の送信データを前記受信装置へ送信し、各送信データに対して前記符号化手段により得られる冗長データを前記送信データとは別に送信する、ことを特徴とする付記１０に記載の通信システム。
【００８５】
（付記１４）
前記受信装置の前記復号手段は、前記送信装置から受信した冗長データを用いて前記ダミービットが挿入されたデータの誤り訂正を実行することを特徴とする付記１０または１１に記載の通信システム。
【００８６】
（付記１５）
送信装置と受信装置とが伝送路で接続された通信システムであって、
前記送信装置は、
所定の誤り訂正符号を実装した符号化手段と、
送信データが前記受信装置に到達するまでに発生する誤り率の推定値が所定値を超えたか否かを判断する第１判断手段と、
送信データにおける前記誤り訂正符号の誤り訂正特性に応じた所定ビット位置にダミービットを挿入する第１ダミービット挿入手段と、
前記誤り率の推定値が前記所定値を超えると前記第１ダミービット挿入手段によりダミービットが挿入されたデータを前記符号化手段へ出力する第１制御手段と、
を有し、前記符号化手段が前記ダミービットが挿入されたデータとそれから得られた冗長データとを共に前記受信装置へ送信し、
前記受信装置は、
前記送信装置から受信した受信データの誤り率の推定値が所定値を超えたか否かを判断する第２判断手段と、
前記所定の誤り訂正符号を実装し、前記受信データを復号する復号手段と、
復号されたデータから前記第１ダミービット挿入手段と同じ所定ビット位置のダミービットを削除する第２ダミービット挿入手段と、
を有する、
ことを特徴とする通信システム。
【産業上の利用可能性】
【００８７】
本発明は、伝送路特性の変動や差が大きく、広い誤り率範囲に対応した誤り率訂正符号が必要となる通信システムに利用可能である。
【符号の説明】
【００８８】
１１、４１、６１、１０１  送信器
１２、４２、６２、１０２  伝送路
１３、４３、６３、１０３  受信器
５１  局側装置
５３，５４  加入者装置
１１１  メッセージ送信機
１１２、１３２、６１０９、６３０９  メモリ
１１３、１３３、４３５、５１４、６１１０、６３１０  誤り率推定器
１１４、４１３、６１１３、１０１３  符号器
１１５  パリティ送信器
１１６  符号制御器
１１７  切替判断部
１１８  ダミービット挿入部
１３６、４１２、４３２、５１１、６１１１、１０１２、１０３２  ダミービット制御器
１３１  メッセージ受信器
１３４、４３３、６３１４、１０３３  復号器
１３５  パリティ受信器
４１１、４３１、１０１１、１０３１  ＰＣＳブロック
４１４、６１１５、１０１４  送信インターフェイス
４３４、６３１２、１０３４  受信インターフェイス
５１２、５３２、５４２  符号器/復号器
５１３、５３３、５４３  通信インターフェイス
６１１２  乱数生成部
６１０１〜６１０８  乱数送信インターフェイス
６３０１〜６３０８  乱数受信インターフェイス
６１１４、６３１３  計算器
１０３６  ダミービット誤り率計算器
【図１】
2012199843.tif 000003
【図２】
2012199843.tif 000004
【図３】
2012199843.tif 000005
【図４】
2012199843.tif 000006
【図５】
2012199843.tif 000007
【図６】
2012199843.tif 000008
【図７】
2012199843.tif 000009
【図８】
2012199843.tif 000010
【図９】
2012199843.tif 000011
【図１０】
2012199843.tif 000012