(57)【要約】【課題】耐圧の高いトレンチ構造を有する半導体装置およびその製造方法を提供する。【解決手段】半導体基板１１に形成されたトレンチ２１内に絶縁膜１６を介して形成された導電層１７を具備し、前記トレンチ２１の開口部１８の形状が、複数の窪み２２、２３が連接し、トレンチ２１の側壁２１ｃから半導体基板１１の表面１１ａに向かう末広がり状の湾曲面である。【選択図】  図１
2012004156.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に形成されたトレンチ内に絶縁膜を介して形成された導電層を具備し、
前記トレンチの開口部の形状が、複数の窪みが連接し、前記トレンチの側壁から前記半導体基板表面に向かう末広がり状の湾曲面であることを特徴とする半導体装置。
【請求項２】
前記複数の窪みの形状が円弧状であり、前記複数の窪みのうち前記半導体基板側にある窪みの曲率半径が、前記複数の窪みのうち前記開口部側にある窪みの曲率半径より大きいことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記トレンチの開口部が前記半導体基板表面と交わるところの角部の角度が、前記絶縁膜によって消費される半導体基板表面の厚さをｔ、前記複数の窪みのうち前記半導体基板表面と交わる窪みの曲率半径をｒとしたとき、９０°＋ｓｉｎ−１（ｔ／（ｒ＋ｔ））であることを特徴とする請求項２に記載の半導体装置。
【請求項４】
半導体基板に形成された第１の開口を有するマスク材を用いて前記半導体基板を異方性エッチングし、前記半導体基板にトレンチを形成する第１の工程と、
前記マスク材を後退させて前記第１の開口より大きい第２の開口を形成し、前記トレンチの周りの前記半導体基板を露出させる第２の工程と、
前記第２の開口を有する前記マスク材を用いて前記半導体基板を等方性エッチングし、前記トレンチの内面を後退させるとともに、前記マスク材と前記半導体基板との界面に向けて延びる窪みを形成する第３の工程と、
を具備し、
前記絶縁膜の後退量および前記トレンチの内面の後退量を制御して、前記第２の工程および前記第３の工程を繰り返すことを特徴とする半導体装置の製造方法。
【請求項５】
前記窪みは、前記トレンチの内面の後退量に略等しい曲率半径を有する円弧状に形成されることを特徴とする請求項４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
トレンチ構造を有する半導体装置、例えばトレンチゲートを有する絶縁ゲート電界効果トランジスタ（以後、トレンチＭＯＳトランジスタという）では、トレンチが半導体基板に対して略垂直に形成されるので、トレンチ開口の角部は略直角になる。角部が直角であると、角部に形成されたゲート絶縁膜の膜厚が薄くなるとともに、角部に電界集中が生じ易くなる。
【０００３】
その結果、トレンチ構造の耐圧が低下し、トレンチＭＯＳトランジスタの信頼性が低下するという問題がある。
【０００４】
従来、トレンチＭＯＳトランジスタでは、トレンチ開口の角部を丸めることにより電界集中が起こりにくい形状に制御し、トレンチ構造の耐圧向上を図っている。その形状の制御は、主に異方性エッチングと等方性エッチングを組み合わせることにより行われている。
【０００５】
例えば、異方性エッチングによりトレンチを形成し、その後にマスク材を後退させて等方性エッチングを行い、テーパ形状を有するトレンチ開口部を形成する方法がある。また、等方性エッチングによりテーパ形状を有する開口部を形成し、その後に異方性エッチングによりトレンチを形成する方法がある（例えば特許文献１又は特許文献２参照。）。
【０００６】
然しながら、これらの方法は十分なテーパ形状を得るためには、等方性エッチング量を多くする必要がある。その結果、トレンチ開口部が半導体基板表面と交わる角度が直角に近くなるため、角部に電界集中が生じやすくなり、デバイス特性の低オン抵抗化のためにゲート絶縁膜を薄膜化した場合は、ゲート耐圧が低下してしまうという問題がある。
【０００７】
また、トレンチの内面が等方性エッチングされない場合、トレンチの内面にダメージ層が残留するために、その後に形成されるゲート絶縁膜の絶縁特性が劣化し、トレンチＭＯＳトランジタスの信頼性が低下するという問題がある。
【０００８】
従って、十分なテーパ形状で、トレンチ開口の形状の改善と、トレンチの形状の維持の両立が求められていた。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００８−２８２９１１号公報
【特許文献２】特開２０００−１６４６９４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は、耐圧の高いトレンチ構造を有する半導体装置およびその製造方法を提供する。
【課題を解決するための手段】
【００１１】
本発明の一態様の半導体装置は、半導体基板に形成されたトレンチ内に絶縁膜を介して形成された導電層を具備し、前記トレンチの開口部の形状が、複数の窪みが連接し、前記トレンチの側壁から前記半導体基板表面に向かう末広がり状の湾曲面であることを特徴としている。
【００１２】
本発明の一態様の半導体装置の製造方法は、半導体基板に形成された第１の開口を有するマスク材を用いて前記半導体基板を異方性エッチングし、前記半導体基板にトレンチを形成する第１の工程と、前記マスク材を後退させて前記第１の開口より大きい第２の開口を形成し、前記トレンチの周りの前記半導体基板を露出させる第２の工程と、前記第２の開口を有する前記マスク材を用いて前記半導体基板を等方性エッチングし、前記トレンチの内面を後退させるとともに、前記マスク材と前記半導体基板との界面に向けて延びる窪みを形成する第３の工程とを具備し、前記絶縁膜の後退量および前記トレンチの内面の後退量を制御して、前記第２の工程および前記第３の工程を繰り返すことを特徴としている。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施例に係る半導体装置を示す断面図。
【図２】本発明の実施例に係る半導体装置の要部を拡大して示す断面図。
【図３】本発明の実施例に係る半導体装置の製造工程の要部を順に示す断面図。
【図４】本発明の実施例に係る半導体装置の製造工程の要部を順に示す断面図。
【図５】本発明の実施例に係る半導体装置の製造工程の要部を順に示す断面図。
【図６】本発明の実施例に係る半導体装置の製造工程の要部を順に示す断面図。
【図７】本発明の実施例に係る半導体装置の製造工程の要部を順に示す断面図。
【図８】本発明の実施例に係る半導体装置の製造工程の要部を順に示す断面図。
【図９】本発明の実施例に係る比較例の半導体装置の要部を示す断面図。
【発明を実施するための形態】
【００１４】
以下、本発明の実施例について図面を参照しながら説明する。
【実施例】
【００１５】
本実施例の半導体装置について図１および図２を用いて説明する。図１は本実施例の半導体装置を示す断面図、図２は半導体装置の要部を拡大して示す断面図である。本実施例は、半導体装置がトレンチゲートを有する縦型ＭＯＳトランジスタ（トレンチＭＯＳトランジスタ）の場合の例である。
【００１６】
図１に示すように、本実施例の半導体装置１０は、半導体基板１１に形成されている。半導体基板１１は、ｎ型シリコン基板１２と、ｎ型シリコン基板１２上に形成されたｎ型第１半導体層１３と、ｎ型第１半導体層１３上に形成されたｐ型第２半導体層１４と、ｐ型第２半導体層１４上に形成されたｎ型第３半導体層１５で構成されている。
【００１７】
半導体基板１１には、第３半導体層１５および第２半導体層１４を貫通して第１半導体層１３に至る図示されないトレンチが形成され、そのトレンチ内にゲート絶縁膜１６（絶縁膜）を介してゲート電極１７（導電層）が形成されている。トレンチは、例えば奥行き方向（紙面に垂直な方向）にストライプ状に形成されている。
【００１８】
ｎ型シリコン基板１２はドレイン層である。ｎ型第１半導体層１３はチャネルを通過した電子が走行するドリフト層である。ｐ型第２半導体層１４はチャネルが形成されるチャネル層である。ｎ型第３半導体層１５はソース層である。
【００１９】
第３半導体層１５上には、層間絶縁膜（図示せず）が形成されている。層間絶縁膜上に層間絶縁膜の開口を通して第３半導体層１５に接続されるソース電極（図示せず）、およびゲート電極１７に接続されるゲート配線（図示せず）が形成されている。ｎ型シリコン基板１２上には、全面にドレイン電極（図示せず）が形成されている。
【００２０】
トレンチの開口部１８の形状は、後述するようにトレンチの側壁から半導体基板１１の表面に向かう複数の窪みが連接してなる末広がり状の湾曲面である。
【００２１】
図２はトレンチの開口部の形状を拡大して示す断面図で、トレンチの開口部の左半分を示している。図２に示すように、トレンチ２１の開口部１８の形状は、トレンチ２１の内面２１ｃ（側壁）から半導体基板１１の表面１１ａに向かう複数の窪み、ここでは窪み２２と窪み２３が連接してなる末広がり状の湾曲面である。
【００２２】
窪み２２および窪み２３の形状は、それぞれ略円弧状である。窪み２２および窪み２３の円弧の中心は、半導体基板１１の表面１１ａと略同一平面上にある。半導体基板１１側にある窪み２２の曲率半径ｒ１は、開口部側にある窪み２３の曲率半径ｒ２より大きく設定されている（ｒ１＞ｒ２）。
【００２３】
破線のハッチングが施された領域２４は、トレンチ２１の内面２１ｃを熱酸化してゲート絶縁膜１６を形成するときに、トレンチ２１の内面２１ｃのシリコン材が喰われる熱酸化領域２４を示している。即ち、熱酸化領域２４はゲート絶縁膜１６の一部になる領域である。
【００２４】
ゲート絶縁膜１６が形成された後に、トレンチ２１の開口部１８が半導体基板１１の表面１１ｂと交わるところの角部の角度θ１、即ち窪み２３と半導体基板１１の表面１１ｂの交点において窪み２３の接線２３ａと半導体基板１１の表面１１ｂのなす角度、は熱酸化領域２４の厚さｔと窪み２３の曲率半径ｒ２とにより、次式で表わされる。  
θ１＝９０°＋ｓｉｎ−１（ｔ／（ｒ２＋ｔ））          （１）
トレンチの角部が緩やかなほど、トレンチ構造への電界集中が緩和され、トレンチ構造の耐圧が向上する。従って、トレンチ２１の開口部１８の角部の角度θ１は大きいほど好ましい。
【００２５】
本実施例の半導体装置１０は、開口部１８の幅Ｗに対して開口部１８の角部の角度θ１を大きくとることができるように、開口部１８の形状が連接する窪み２２と窪み２３からなる２段構造に構成されている。即ち、開口部１８の形状は、所定の開口部の幅Ｗに対し、より大きな開口部の角部の角度θ１が得られる形状である。
【００２６】
その結果、開口部１８の窪みが1段の場合に比べて、角度θ１を大きくすることができるので、電界集中を緩和することができ、ゲート絶縁膜が薄膜化した場合でも、高いゲート耐圧を確保することが可能となる。
【００２７】
連接する窪み２２と窪み２３からなる２段構造の開口部１８は、後述するように、マスク材を用いた異方性エッチングによりトレンチを形成し、次にマスク材の後退と等方性エッチングを繰り返すことにより形成することができる。等方性エッチングにより、トレンチ２１の内面が後退するとともに、マスク材直下の半導体基板１１がアンダーカットされて連接する窪み２２、２３が形成される。
【００２８】
次に、半導体装置１０の製造方法について説明する。図３乃至図８は半導体装置の製造工程の要部を順に示す断面図である。図３に示すように、始に、半導体基板１１上にマスク材となる絶縁膜３１として、例えば熱酸化法により厚さ２００ｎｍ程度のシリコン酸化膜を形成する。
【００２９】
次に、フォトリソグラフィ法により、絶縁膜３１上に最終的に必要なトレンチの幅Ｄ０より狭い幅Ｄ１の開口を有するレジスト膜（図示せず）を形成する。このレジスト膜をマスクとして、例えばフッ素系ガスを用いたＲＩＥ（Reactive Ion Etching）法により、絶縁化膜３１に幅Ｄ１の第１の開口３１ａを形成する。これにより、半導体基板１１の表面１１ａが露出する。
【００３０】
尚、半導体基板１１は、例えばｎ型シリコン基板１２にｎ型シリコンエピタキシャル層を形成し、ｎ型シリコンエピタキシャル層に硼素（Ｂ）を深くイオン注入し、更に燐（Ｐ）を浅くイオン注入する２重イオン注入法により形成する。
【００３１】
Ｂのイオン注入により、ｎ型シリコンエピタキシャル層の導電型がｐ型に反転する。Ｐのイオン注入により、ｐ型に反転したシリコンエピタキシャル層の導電型が再びｎ型に反転する。
【００３２】
その結果、ｎ型シリコンエピタキシャル層の下部がｎ型第１半導体層１３になり、ｎ型シリコンエピタキシャル層の中間部がｐ型第２半導体層１４になり、ｎ型シリコンエピタキシャル層の上部がｎ型第３半導体層１５になる。
【００３３】
次に、図４に示すように、第１の開口３１ａを有する絶縁膜３１をマスクとし、第１の開口３１ａを通して、例えば塩素系／フッ素系ガスを用いたＲＩＥ法により半導体基板１１を異方性エッチングし、深さ１０μｍ程度のトレンチ２１を形成する。
【００３４】
次に、図５に示すように、フッ酸系薬液、例えばフッ化水素酸（ＨＦ）とフッ化アンモニウム（ＮＨ４Ｆ）を混合したバッファードフッ酸（ＢＨＦ）を用いたウェットエッチングにより、絶縁膜３１の厚さを目減りさせながら、絶縁膜３１の第１の開口３１ａの端部を長さｄ１だけ後退させ、第１の開口３１ａの幅Ｄ１より大きい幅Ｄ２を有する第２の開口３１ｂを形成する（Ｄ２＝Ｄ１＋２ｄ１）。これにより、トレンチ２１の周りの半導体基板１１の表面１１ａが露出する。
【００３５】
次に、図６に示すように、例えば塩素系／フッ素系ガスを用いたＣＤＥ（Chemical Dry Etching）法により等方性エッチングを行い、トレンチ２１の内面２１ａを後退させるとともに、絶縁膜３１と半導体基板１１の界面に向けて延びる窪み３３を形成する。
【００３６】
窪み３３は絶縁膜３１の直下の半導体基板１１がアンダーカットされることにより生じる。アンダーカットは、半導体基板１１の上部ほど先にエッチンクされること、未反応のエッチングガスの濃度が高いこと等に起因している。
【００３７】
トレンチ２１の内面２１ａの後退量をａとすると、アンダーカット量は略ａに等しくなる。窪み３３の形状は、後退量ａを曲率半径とする円弧状に近似される。窪み３３の円弧の中心は絶縁膜３１の第２の開口３１ｂの端部である。
【００３８】
次に、図５および図６に示す工程を所定回数繰り返す（ここでは各１回）。即ち、図７に示すように、図５と同様にしてウェットエッチングにより、絶縁膜３１の第２の開口３１ｂの端部を長さｄ２だけ後退させて、第２の開口３１ｂの幅Ｄ２より大きい幅Ｄ３を有する第３の開口３１ｃを形成する（Ｄ３＝Ｄ２＋２ｄ２）。これにより、トレンチ２１の周りの半導体基板１１の表面１１ａが露出する。
【００３９】
次に、図８に示すように、図６と同様にしてＣＤＥ法により等方性エッチングを行い、トレンチ２１の内面２１ｂを後退させる。このとき、窪み３３も後退して窪み２２が形成され、絶縁膜３１と半導体基板１１の界面に向けて延びる窪み２３が形成される。
【００４０】
トレンチ２１の内面２１ｂの後退量をｂとすると、アンダーカット量は略ｂに等しくなる。窪み２２の形状は、後退量ａと後退量ｂの和（ａ＋ｂ）を曲率半径とする円弧状に近似される。窪み２３の形状は、後退量ｂを曲率半径とする円弧状に近似される。窪み２３の円弧の中心は、絶縁膜３１の第３開口３１ｃの端部である。
【００４１】
これにより、トレンチ２１の開口部１８の形状は、トレンチ２１の内面２１ｃ（側壁）から半導体基板１１の表面１１ａに向かう窪み２２および窪み２３が連接してなる末広がり状の湾曲面となる。曲率半径ａ＋ｂ、曲率半径ｂはそれぞれ図２に示す曲率半径ｒ１、ｒ２に相当する（ｒ１＝ａ＋ｂ、ｒ２＝ｂ）。
【００４２】
次に、絶縁膜３１を除去した後、ゲート絶縁膜１６として、例えば熱酸化法によりトレンチ２１の開口部を含む内面に厚さ３０ｎｍ程度のシリコン酸化膜を形成する。このとき、半導体基板１１の表面にもゲート絶縁膜１６と同じ厚さの絶縁膜が形成される。
【００４３】
次に、トレンチ２１内に、例えばＣＶＤ（Chemical Vapor Deposition）法によりポリシリコン膜を埋め込み、ゲート電極１７を形成する。次に、半導体基板１１上の絶縁膜上およびゲート電極１７上に層間絶縁膜として、例えばプラズマＣＶＤ法によるシリコン窒化膜を形成する。
【００４４】
次に、層間絶縁膜上に層間絶縁膜の開口を通して第３半導体層１５に接続されるソース電極、およびゲート電極１７に接続されるゲート配線を形成する。更に、ｎ型シリコン基板１２の全面にドレイン電極を形成する。これにより、図１に示す半導体装置１０が得られる。
【００４５】
本実施例の半導体装置１０の製造方法は、等方性エッチング条件（マスク材の後退量ｄ１、ｄ２およびトレンチ内面の後退量ａ、ｂ等）および熱酸化領域２４の厚さｔなどを制御することにより、トレンチ２１の開口部１８に連接する窪み２２と窪み２３からなる２段構造が形成されるように構成されている。
【００４６】
その結果、トレンチ２１の内面２１ｃのダメージ層が効率的に除去されるとともに、最終的に必要なトレンチの幅Ｄ０が得られる。従って、トレンチ２１の開口１８の形状の改善とトレンチ２１の形状の維持の両立を図ることができる。
【００４７】
図９は比較例のトレンチの開口部の形状を示す断面図である。ここで比較例のトレンチの開口部の形状とは、１回の異方性エッチングと１回の等方性エッチングにより形成されたトレンチの開口部の形状のことである。
【００４８】
比較例のトレンチの開口部の形成方法は、基本的には図３乃至図６に示す工程と同じである。異なる点は、図５に示す工程において絶縁膜３１の後退量をｄ１からｄ３とし、図６に示す工程においてトレンチ２１の内面２１ａの後退量をａからｃ＝ａ＋ｂとすることにある。
【００４９】
図９に示すように、図３および図４と同様にして異方性エッチングにより半導体基板１１に幅Ｄ１を有するトレンチ２１を形成する。
【００５０】
次に、図５と同様にしてウェットエッチングにより絶縁膜３１の第１の開口３１ａの端部を長さｄ３だけ後退させ、第１の開口３１ａの幅Ｄ１より大きい幅Ｄ４を有する第４の開口３１ｄを形成する（Ｄ４＝Ｄ１＋２ｄ３）。
【００５１】
次に、図６と同様にして等方性エッチングによりトレンチ２１の内面２１ａをｃ＝ａ＋ｂだけ後退させるとともに絶縁膜３１と半導体基板１１の界面に向けて延びる窪み５１を形成する。
【００５２】
窪み５１の形状は、トレンチ２１の内面２１ａの後退量ｃを曲率半径とする円弧状に近似される。窪み５１の円弧の中心は、絶縁膜３１の第４開口３１ｄの端部である。
【００５３】
比較例のトレンチ２１の開口部５２の形状は、単一の窪み５１で構成されている。ゲート絶縁膜１６が形成された後に、トレンチ２１の開口部５２が半導体基板１１の表面１１ｂと交わるところの角部の角度θ２、即ち窪み５１と半導体基板１１の表面１１ｂの交点において窪み５１の接線５１ａと半導体基板１１の表面１１ｂのなす角度、は熱酸化領域２４の厚さｔと窪み５１の曲率半径ｒ１とにより、次式で表わされる。  
θ２＝９０゜＋ｓｉｎ−１（ｔ／（ｒ１＋ｔ））          （２）
これから、図２に示す本実施例の連接する窪み２２、２３からなるトレンチ２１の開口部１８の角部の角度θ１は、図９に示す比較例のトレンチ２１の開口部５２の角部の角度θ２より大きくなる（θ１＞θ２）。窪み２３の曲率半径ｒ２が窪み５１の曲率半径ｒ１より小さいためである（ｒ１＞ｒ２）。
【００５４】
その結果、本実施例では、開口部１８の窪みが1段の場合に比べて、角度θ１を大きくすることができるので、電界集中を緩和することができ、ゲート絶縁膜が薄膜化した場合でも、高いゲート耐圧を確保することが可能となる。
【００５５】
以上説明したように、本実施例では、半導体基板１１にトレンチ２１を形成し、トレンチ２１の開口部１８の形状を、窪み２２、２３が連接し、トレンチ２１の側壁２１ａから半導体基板１１の表面１１ａに向かう末広がり状の湾曲面としている。
【００５６】
その結果、所定の開口部の幅Ｗで、より大きな角部の角度θを得ることができる。従って、耐圧の高いトレンチ構造を有する半導体装置およびその製造方法が得られる。
【００５７】
ここでは、トレンチ２１の開口部１８は２の窪み２２、２３が連接している場合について説明したが、窪みの数は特に限定されない。窪みの数は多いほど、所定の開口部の幅Ｗに対し、より大きな角部の角度が得られる。然し、製造工程が増加するので、必要な角部の角度θが得られる範囲で最小限に留めることが望ましい。
【００５８】
また、半導体装置がトレンチＭＯＳトランジスタである場合について説明したが、トレンチ構造を有し耐圧が要求されるその他半導体装置、例えばトレンチゲートを有するＩＧＢＴ（Insulated Gate Bipolar Transistor）などにも適用することができる。
【００５９】
上述した実施形態は、単に例として示したもので、本発明の範囲を限定することを意図したものではない。実際、ここにおいて述べた新規な装置および方法は、種々の他の形態に具体化されても良いし、さらに、本発明の主旨又はスピリットから逸脱することなくここにおいて述べた装置および方法の形態における種々の省略、置き換えおよび変更を行っても良い。付随する請求項およびそれらの均等物又は均等方法は、本発明の範囲および主旨又はスピリットに入るようにそのような形態若しくは変形を含むことを意図している。
【符号の説明】
【００６０】
１０  半導体装置
１１  型シリコン基板
１２  ｎ型シリコン基板(ドレイン層)
１３  ｎ型第１半導体層(ドリフト層)
１４  ｐ型第２半導体層（チャネル層）
１５  ｎ型第３半導体層（ソース層）
１６  ゲート絶縁膜
１７  ゲート電極
１８、５２  開口部
２１  トレンチ
２１ａ、２１ｂ、２１ｃ  内面
２２、２３、３３、５１  窪み
２４  熱酸化領域
３１  絶縁膜
３１ａ  第１の開口
３１ｂ  第２の開口
３１ｃ  第３の開口
３１ｄ  第４の開口
【図１】
2012004156.tif 000003
【図２】
2012004156.tif 000004
【図３】
2012004156.tif 000005
【図４】
2012004156.tif 000006
【図５】
2012004156.tif 000007
【図６】
2012004156.tif 000008
【図７】
2012004156.tif 000009
【図８】
2012004156.tif 000010
【図９】
2012004156.tif 000011