(57)【要約】【課題】基板、少なくとも１つの第１のくぼんだ基部、少なくとも１つの第２のくぼんだ基部、少なくとも１つの接続構造および少なくとも１つのバンプを備える自己整合ウェハまたはチップ構造を提供する。【解決手段】基板１００は第１の表面１０１ａおよび第２の表面１０１ｂを有し、少なくとも１つのパッド１０２は第１の表面１０１ａ上に形成されている。第１のくぼんだ基部１１６は、第１の表面１０１ａ上に配置されるとともに、パッド１０２に電気的に接続されている。第２のくぼんだ基部１２０は第２の表面１０１ｂ上に配置されている。接続構造は、第１および第２のくぼんだ基部１１６、１２０に電気的に接続するために、基板１００を貫通するとともに、第１および第２のくぼんだ基部１１６、１２０間に配置されている。バンプ１２２は、第２のくぼんだ基部１２０に充填され、第２の表面１０１ｂから突出する。【選択図】図３
2012015551.tif 000002
【特許請求の範囲】
【請求項１】
第１の表面と第２の表面とを有しており、少なくとも１つのパッドが第１の表面上に形成された基板と；
第１の表面上に配置されるとともに、パッドに電気的に接続されている、少なくとも１つの第１のくぼんだ基部と；
第２の表面上に配置された少なくとも１つの第２のくぼんだ基部と；
基板を貫通して第１および第２のくぼんだ基部間に配置するとともに、第１および第２のくぼんだ基部に電気的に接続された、少なくとも１つの接続構造と；
第２のくぼんだ基部に充填されるとともに、第２の表面から突出している、少なくとも１つのバンプと；
を備えることを特徴とする自己整合ウェハまたはチップ構造。
【請求項２】
前記接続構造が、さらに、第２のくぼんだ基部を貫通するか、または、部分的に貫通することを特徴とする請求項１に記載の自己整合ウェハまたはチップ構造。
【請求項３】
前記接続構造の縦断面が矩形または台形であることを特徴とする請求項１に記載の事項整合ウェハまたはチップ構造。
【請求項４】
さらに、第１の表面上に配置するとともにパッドをカバーする保護層を備えており、第１のくぼんだ基部が保護層上に配置することを特徴とする請求項１に記載の自己整合ウェハまたはチップ構造。
【請求項５】
前記第１のくぼんだ基部がパッドと直接接触していることを特徴とする請求項１に記載の自己整合ウェハまたはチップ構造。
【請求項６】
さらに、第１の表面上に配置した延長リードを備え、延長リードが、パッドと第１のくぼんだ基部との間に配置されるとともに、パッド、接続構造および第１のくぼんだ基部に電気的に接続されていることを特徴とする請求項１に記載の自己整合ウェハまたはチップ構造。
【請求項７】
複数の自己整合ウェハまたはチップが互いに積層された自己整合積層構造であって、各自己整合ウェハまたはチップ構造が、
第１の表面と第２の表面とを有しており、少なくとも１つのパッドが第１の表面上に形成された基板と；
第１の表面上に配置されるとともに、パッドに電気的に接続されている、少なくとも１つの第１のくぼんだ基部と；
第２の表面上に配置した少なくとも１つの第２のくぼんだ基部と；
基板を貫通して第１および第２のくぼんだ基部間に配置されるとともに、第１および第２のくぼんだ基部に電気的に接続された、少なくとも１つの接続構造と；
第２のくぼんだ基部に充填されるとともに、第２の表面から突出している、少なくとも１つのバンプと；
を備え、各自己整合ウェハまたはチップ構造のバンプが、次の自己整合ウェハまたはチップ構造の第１のくぼんだ基部に装着されていることを特徴とする自己整合ウェハまたはチップ構造。
【請求項８】
自己整合ウェハまたはチップ構造の接続構造が、さらに、第２のくぼんだ基部を貫通するか、または、部分的に貫通することを特徴とする請求項７に記載の自己整合ウェハまたはチップ構造。
【請求項９】
自己整合ウェハまたはチップ構造の接続構造の縦断面が矩形または台形であることを特徴とする請求項７に記載の自己整合ウェハまたはチップ構造。
【請求項１０】
自己整合ウェハまたはチップ構造の各々が、さらに、第１の表面上に配置されるとともにパッドをカバーする保護層を備えており、第１のくぼんだ基部が保護層上に配置されることを特徴とする請求項７に記載の自己整合ウェハまたはチップ構造。
【請求項１１】
自己整合ウェハまたはチップ構造を製造する方法であって、
第１の表面と第２の表面とを有しており、少なくとも１つのパッドが第１の表面上に形成された基板を準備する工程と；
第１の表面から基板の内部へ内側を向く開口を形成するとともに、接続構造を形成する開口内に導電材料を充填する工程と；
第１の表面上に少なくとも１つの第１のくぼんだ基部を形成する工程であって、第１のくぼんだ基部がパッドおよび接続構造に電気的に接続している工程と；
基板の第２の表面上に少なくとも１つの第２のくぼんだ基部を形成する工程であって、第２のくぼんだ基部が接続構造に電気的に接続している工程と；
第２のくぼんだ基部内にバンプを形成する工程であって、バンプが第２の表面より突出する工程と；
を備えることを特徴とする自己整合ウェハまたはチップ構造の製造方法。
【請求項１２】
前記開口が、パッドが配置される位置に直接形成されていることを特徴とする請求項１１に記載の自己整合ウェハまたはチップ構造の製造方法。
【請求項１３】
さらに、第１の表面上に延長リードを形成する工程であって、延長リードがパッドおよび接続構造に電気的に接続されている工程を備えることを特徴とする請求項１１に記載の自己整合ウェハまたはチップ構造の製造方法。
【請求項１４】
前記第１のくぼんだ基部を形成する工程が、
第１の表面上に保護層を形成する工程であって、保護層がその内部に溝部パターンを有する工程と；
第１のくぼんだ基部を形成するために、溝部パターンに少なくとも１つの導電層を形成する工程と；
を備えることを特徴とする請求項１１に記載の自己整合ウェハまたはチップ構造の製造方法。
【請求項１５】
さらに、第２のくぼんだ基部を形成する前に、第２の表面上で基板薄膜化ステップを実施する工程を備えることを特徴とする請求項１１に記載の自己整合ウェハまたはチップ構造の製造方法。
【請求項１６】
前記第２のくぼんだ基部を形成する工程が、
基板の第２の表面上に溝部パターンを形成し、接続構造を露出する工程と；
接続構造に電気的に接続した第２のくぼんだ基部を形成するために、溝部パターンに少なくとも１つの導電層を形成する工程と；
を備えることを特徴とする請求項１１に記載の自己整合ウェハまたはチップの製造方法。
【請求項１７】
前記基板の第２の表面上に溝部パターンを形成する工程が、ウェットエッチングステップまたはドライエッチングステップを実施する工程を備えることを特徴とする請求項１６に記載の自己整合ウェハまたはチップの製造方法。
【請求項１８】
さらに、第２の表面上に絶縁層を形成し、絶縁層が接続構造を露出させるために、基板の第２の表面上に溝部パターンを形成した後の析出ステップを備えることを特徴とする請求項１６に記載の自己整合ウェハまたはチップの製造方法。
【請求項１９】
さらに、第１の表面上に絶縁層を少なくとも形成するために、第１の表面から基板の内部に向かう開口を形成した後の析出ステップを備えることを特徴とする請求項１１に記載の自己整合ウェハまたはチップの製造方法。
【請求項２０】
各自己整合ウェハまたはチップ構造が請求項１に記載の自己整合ウェハまたはチップ構造である、複数の自己整合ウェハまたはチップ構造を準備する工程と；
自己整合ウェハまたはチップ構造を連続的に積層する工程であって、各自己整合ウェハまたはチップ構造のバンプが、次の自己整合ウェハまたはチップ構造の第１のくぼんだ基部を自己整合して係合する工程と；
各自己整合ウェハまたはチップ構造のバンプが、次の自己整合ウェハまたはチップ構造の第１のくぼんだ基部に接合するように、単一の熱処理ステップを実施する工程と；
を備えることを特徴とする自己整合積層構造の製造方法。
【請求項２１】
さらに、ある自己整合ウェハまたはチップ構造を他の自己整合ウェハまたはチップ構造に積層する前に、自己整合ウェハまたはチップ構造のバンプ上に半田ペーストを設ける工程を備えることを特徴とする請求項２０に記載の自己整合積層構造の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ウェハまたはチップ構造、積層構造およびそれを製造する方法に関し、特に、自己整合ウェハまたはチップ構造、自己整合積層構造およびそれを製造する方法に関するものである。
【背景技術】
【０００２】
科学技術の発展に伴い、より多くの機能が単一のアプリケーションキャリアに一体化されなければならなくなっている。最も一般的なアプリケーションキャリアは、大量のディジタル情報を蓄積するための個別のメモリーカード素子と密接に関連する携帯電話である。また、情報処理能力に対する人間のあくなき要望に伴い、より多くの半導体装置が高周波、極超短波を有する傾向に設計され、そのため、現在のワイアボンド技術は上述したアプリケーションの要求を満たすことができない。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第７，０９１，１２４号公報
【特許文献２】米国特許第６，９３６，９１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、より多くの構造が、高密度３次元積層構造および非常に短い電気的ワイアリング距離を有するスルー・シリコン・バイアス（ＴＳＶ）として設計されている。例えば、以下に示すいくつかの米国特許（例えば、特許文献１および特許文献２参照）は、複数のチップを一緒に積層するためのいくつかの構造および方法を提案しており、それらは、構造物の体積を大きく減少させ、長い電気的接続長によるチップ間の高周波電気信号の高い寄生インダクタンスの影響を著しく減少させる。しかしながら、良好な電気的接続を確かにするためチップを一緒に精確に並べて積層する方法は、最も重要な課題の１つである。また、これら全ての提案された積層方法では、全体に積層した構造を達成するために、１つの積層工程が１つのリフロー工程とともに実行されなければならなかった。そのため、存在する方法は、かなりの時間を消費するとの問題点を有していた。
【０００５】
本発明は、自己整合メカニズムを有する、自己整合ウェハまたはチップ構造に関し、そのため、ウェハまたはチップを積層するとき、ウェハまたはチップは精確に整合して積層され、いずれの２つのチップ間でも良好な電気的接続を保証する。
【０００６】
本発明は、さらに、積層構造中の各ウェハまたはチップが自己整合メカニズムを有する、自己整合積層構造に関するものである。
【０００７】
本発明は、さらに、自己整合メカニズムを有するウェハまたはチップ構造を製造することができる、自己整合ウェハまたはチップ構造の製造方法に関するものである。
【０００８】
本発明は、さらに、従来の積層構造工程がいくぶん時間がかかるという問題を解消することのできる、自己整合積層構造を製造する方法に関するものである。
【課題を解決するための手段】
【０００９】
ここに具現化され、広範囲に記載されているように、本発明は、基板、少なくとも１つの第１のくぼんだ基部、少なくとも１つの第２のくぼんだ基部、少なくとも１つの接続構造および少なくとも１つのバンプを含む、自己整合ウェハまたはチップ構造を提供する。基板は第１の表面および第２の表面を有しており、少なくとも１つのパッドは第１の表面上に形成される。第１のくぼんだ基部は、第１の表面上に配置され、パッドに電気的に接続される。第２のくぼんだ基部は第２の表面上に形成される。接続構造は、第１および第２のくぼんだ基部に電気的に接続されるよう、基板を貫通するとともに第１および第２のくぼんだ基部間に配置される。バンプは、第２のくぼんだ基部内に配置され充填されるとともに、第２の表面から突出する。
【００１０】
本発明は、さらに、互いに積層された複数の自己整合ウェハまたはチップ構造を含み、各自己整合ウェハまたはチップ構造が、基板、少なくとも１つの第１のくぼんだ基部、少なくとも１つの第２のくぼんだ基部、少なくとも１つの接続構造および少なくとも１つのバンプを含む、自己整合積層構造を提供する。基板は第１の表面および第２の表面を有しており、少なくとも１つのパッドは第１の表面上に形成されている。第１のくぼんだ基部は、第１の表面上に配置され、パッドに電気的に接続される。第２のくぼんだ基部は第２の表面上に配置される。接続構造は、第１および第２のくぼんだ基部に電気的に接続されるよう、基板を貫通するとともに第１および第２のくぼんだ基板間に配置される。バンプは第２の表面から突出する。特に、各自己整合ウェハまたはチップ構造は、次の自己整合ウェハまたはチップ構造の第１のくぼんだ基部内で係合する。
【００１１】
本発明は、さらに、以下の工程を含む自己整合ウェハまたはチップ構造の製造方法を提供する。まず第１に、第１の表面および第２の表面を有する基板を準備し、少なくとも１つのパッドが基板の第１の表面上に形成される。次に、開口が第１の表面から基板の内部へ内側に向いて形成され、導電材料が、パッドに電気的に接続される接続構造を形成するために、開口内に充填される。その次に、少なくとも１つの第１のくぼんだ基部が、第１の表面上に形成されるとともに、パッドおよび接続構造に電気的に接続される。その次に、少なくとも１つの第２のくぼんだ基部が、基板の第２の表面上に形成されるとともに、接続構造に電気的に接続される。その後、バンプが、第２のくぼんだ基部内に形成されるとともに、第２の表面から突出する。
【００１２】
本発明は、さらに、以下の工程を含む自己整合積層構造の製造方法を提供する。まず第１に、複数の自己整合ウェハまたはチップ構造が準備され、各自己整合ウェハまたはチップ構造は上述した通りである。次に、自己整合ウェハーまたはチップ構造は順番に互いに積層され、各自己整合ウェハまたはチップ構造のバンプは、次の自己整合ウェハまたはチップ構造の第１のくぼんだ基部に整合して係合される。その次に、単位ｔの熱処理ステップが実施され、各自己整合ウェハまたはチップ構造が次の自己整合ウェハまたはチップ構造の第１のくぼんだ基部に固定される。
【発明の効果】
【００１３】
本発明では、くぼんだ基部および対応するバンプがウェハまたはチップの表面上に配置されているため、ウェハ又はチップを積層するとき、くぼんだ基部およびバンプの設計は自己整合効果を発揮するために利用することができる。また、本発明では、複数のウェハまたはチップの積層が終了した後、単に単一の熱処理ステップで十分である。そのため、本発明の方法は、先行技術の方法と比べて、より早くよりシンプルになるという効果を有する。
【００１４】
本発明の上述したおよび他の目的、特徴および効果を理解できるようにするために、以下図面とともに実施例を記載する。
【００１５】
上述した一般的な記載および以下の詳細な記載の両者は、典型的な例であり、クレームした本発明のさらなる説明を提供することを意図したものであることを、理解すべきである。
【図面の簡単な説明】
【００１６】
【図１Ａ】本発明の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。
【図１Ｂ】本発明の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。
【図１Ｃ】本発明の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。
【図１Ｄ】本発明の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。
【図１Ｅ】本発明の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。
【図１Ｆ】本発明の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。
【図１Ｇ】本発明の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。
【図１Ｈ】本発明の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。
【図１Ｉ】本発明の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。
【図２Ａ】本発明の実施例に係る自己整合積層構造を製造するためのフローの断面図である。
【図２Ｂ】本発明の実施例に係る自己整合積層構造を製造するためのフローの断面図である。
【図２Ｃ】本発明の実施例に係る自己整合積層構造を製造するためのフローの断面図である。
【図３】図３は本発明の実施例に係る自己整合ウェハまたはチップ構造の断面図である。
【図４Ａ】本発明の実施例に係る自己整合ウェハまたはチップ構造の断面図である。
【図４Ｂ】本発明の実施例に係る自己整合ウェハまたはチップ構造の断面図である。
【図５Ａ】本発明の実施例に係る自己整合ウェハまたはチップ構造の断面図である。
【図５Ｂ】本発明の実施例に係る自己整合ウェハまたはチップ構造の断面図である。
【図６】図６は本発明の実施例に係る自己整合積層構造の断面図である。
【図７Ａ】本発明の他の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。
【図７Ｂ】本発明の他の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。
【図７Ｃ】本発明の他の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。
【図７Ｄ】本発明の他の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。
【図７Ｅ】本発明の他の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。
【図７Ｆ】本発明の他の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。
【図７Ｇ】本発明の他の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。
【図７Ｈ】本発明の他の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。
【発明を実施するための形態】
【００１７】
図１Ａ〜１Ｉは本発明の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。図１Ａを参照すると、まず、第１の表面１０１ａおよび第２の表面１０１ｂを有する基板１００を準備する。基板１００は、例えば、ウェハまたはチップであり、その内部に形成された複数の素子および相互接合構造（図示せず）を有している。特に、少なくとも１つのパッド１０２が基板１００の第１の表面１０１ａ上に形成されており、パッド１０２が基板１００内の素子および相互接合構造と電気的に接続されている。パッド１０２は例えば金属から構成されている。パッド１０２は、例えば、公知の析出、フォトリソグラフィーおよびエッチング技術によって形成されている。本実施例では、パッド１０２はウェハまたはチップの中心に配置された例である。
【００１８】
次に、図１Ｂを参照すると、開口１０６が基板１００の第１の表面１０１ａから基板１００の内部に内側に向かった形成されており、開口１０６は基板１００を貫通していない。開口１０６は、エッチング、レーザー、または、その他の好適なプロセスにより形成することができる。一実施例では、開口１０６を形成した後、本発明の方法は、第１の表面１０１ａ上に絶縁層１０８ａを少なくとも形成するために、析出プロセスを実施する工程を備えている。ここで、絶縁層１０８が化学気相蒸着（ＣＶＤ）プロセスにより形成されるとすると、絶縁層は第１の表面１０１ａ上のみしか析出しない。絶縁層１０８が炉中析出プロセスにより形成されるとすると、絶縁層は第１の表面１０１ａおよび第２の表面１０１ｂ上に析出する。この図において、絶縁層１０８は絶縁のため第１の表面１０１ａ上にのみ形成されている。
【００１９】
図１Ｃを参照すると、パッド１０２上の絶縁層１０８は除去され、パッド１０２が露出している。絶縁層１０８の部分を除去するためのプロセスは、例えば、フォトリソグラフィーおよびエッチイングプロセスである。
【００２０】
図１Ｄを参照すると、導電材料が開口１０６内に充填されて接続構造１１０を形成している。接続構造１１０は、例えば、析出プロセスを行い基板１００上に導電材料の層を形成するとともに開口１０６を充填し、背面からのエッチング、化学機械研磨（ＣＭＰ）またはその他の好適な方法により導電材料の部分を除去し、それにより、開口１０６内に導電材料を保持している。
【００２１】
接続構造１１０を形成した後、図１Ｅに示すように、延長リード１０４が、さらに基板１００の第１の表面１０１ａ上に形成され、パッド１０２および接続構造１１０と電気的に接続される。本実施例では、パッド１０２は、延長リード１０４の形成が続いて形成されるくぼんだ基部構造がウェハまたはチップのエッジに配置できるように、ウェハまたはチップの中心に配置される。延長リード１０４は、例えば、析出、フォトリソグラフィ、エッチング技術などの公知のプロセスにより形成される。
【００２２】
この実施例の図では１つのパッドおよび１つの延長リードのみを示しているが、実際には、基板（ウェハまたはチップ）は複数のパッドおよび複数の対応する延長リードを含むことができることはいうまでもない。
【００２３】
図１Ｆを参照すると、少なくとも１つの第１のくぼんだ基部１１６が、第１の表面１０１ａ上に形成され、パッド１０２および接続構造１１０と電気的に接続される。本実施例では、第１のくぼんだ基部１１６が、延長リード１０４を介して、パッド１０２および接続構造１１０と電気的に接続されている。第１のくぼんだ基部１１６は、例えば、第１の表面上１０１ａ上に保護層１１２を形成し、保護層１１２がその内部に溝部パターン１１４を有することで、形成される。溝部パターン１１４は、例えば、保護層１１２上でフォトリソグラフィまたはエッチングプロセスを実施することで形成される。次に、導電層が溝部パターン１１４中に形成され、第１のくぼんだ基部１１６を形成する。導電層は、例えば、シード層およびバンプの下の金属層を含む。
【００２４】
第１のくぼんだ基部１１６の製造が終了した後、基板１００がより薄くなるように、図１Ｇに示すように、基板薄膜化ステップが基板１００の第２の表面１０１ｂ上で好適に実施される。基板薄膜化ステップは、例えば、研磨プロセスおよびプラズマ処理プロセスにより、実施される。
【００２５】
図１Ｈを参照すると、第２のくぼんだ基部１２０が基板１００の第２の表面１０１ｂ上に形成される。第２のくぼんだ基部１２０は、例えば、基板１００の第２の表面１０１ｂ上に溝部パターン１１８を形成し、次に、溝部パターン１１８中に導電層を形成して、第２のくぼんだ基部１２０を形成することにより、形成される。溝部パターン１１８は、例えば、基板１００上でウェットエッチングプロセスまたはドライエッチングプロセスを実施することにより、形成される。同様に、導電層は、例えば、シード層およびバンプの下の金属層を含む。また、他の実施例では、溝部パターン１１８内に導電層を形成する前に、さらに析出ステップを含み、第２の表面１０１ｂ上に絶縁層１１９を形成する。次に、絶縁層１１９の部分を除去して、接続構造１１０を露出する。
【００２６】
図１Ｉを参照すると、バンプ１２２が、第２のくぼんだ基部１２０内に形成され、第２の表面１０１ｂから突出する。その結果、本発明の自己整合ウェハまたはチップ構造が仕上がる。ここで、バンプ１２２は公知の方法で形成される。バンプ１２２は、バンプまたは半田ボールとして今までに使用されたいかなる材料からも形成される。
【００２７】
そのため、図１Ｈに示すように、上述した方法により形成された自己整合ウェハまたはチップ構造は、基板１００、少なくとも１つの第１のくぼんだ基部１１６、少なくとも１つの第２のくぼんだ基部１２０、少なくとも１つの接続構造１１０および少なくとも１つのバンプ１２２を含む。
【００２８】
基板１００は第１の表面１０１ａおよび第１の表面に対向する第２の表面１０１ｂを有し、少なくとも１つのパッド１０２が第１の表面１０１ａ上に形成される。ある実施例では、第１の表面１０１ａは、さらに、その上に配置された延長リード１０４を含み、延長リード１０４はパッド１０２と電気的に接続される。
【００２９】
加えて、第１のくぼんだ基部１１６は、第１の表面１０１ａ上に配置され、パッド１０２と電気的に接続される。ある実施例では、第１のくぼんだ基部１１６は延長リード１０４によりパッド１０２と電気的に接続される。
【００３０】
また、第２のくぼんだ基部１２０は第２の表面１０１ｂ上に配置される。接続構造１１０は、第１のくぼんだ基部１１６および第２のくぼんだ基部１２０が電気的に接続するように、基板１００を貫通し、第１のくぼんだ基部１１６と第２のくぼんだ基部１２０との間に配置される。言い換えると、接続構造１１０は第１のくぼんだ基部１１６と第２のくぼんだ基部１２０とを電気的に接続するために使用されている。加えて、バンプ１２２は、第２のくぼんだ基部１２０内に充填され、第２の表面１０１ｂから突出する。
【００３１】
ある実施例では、構造は、さらに、第１の表面１０１ａ上に配置され、パッド１０２をカバーする保護層１１２を含む。第１のくぼんだ基部１１６は保護層１１２上に配置される。他の実施例において、構造はさらに絶縁層１０８および１１９を含み、絶縁層１０８は、基板１００の第１の表面１０１ａ上に配置され、接続構造１１０の側面上に位置する。絶縁層１１９は、第２の表面１０１ｂ上に配置され、絶縁層１０８と接続する。第２のくぼんだ基部１２０は絶縁層１１９上に配置される。
【００３２】
（図１Ｉに示すように）ウェハまたはチップ構造中の接続構造１１０の縦断面は矩形であるが、本発明はこれに限定されない。他の実施例において、接続構造１１０の縦断面は、図３に示すように、台形である。また、図１Ｉに示された接続構造１１０は、第２のくぼんだ基部１２０の底部と平面接触している。しかし、本発明はこれに限定されない。他の実施例では、接続構造１１０は、第２のくぼんだ基部１２０を部分的に貫通する（図４Ａに示すように）か、あるいは、第２のくぼんだ基部１２０を貫通し（図４Ｂに示すように）て、バンプ１２２と直接接触する。さらに他の実施例において、本発明のチップまたはウェハの構造は、また、図３および図４Ａの構造的特徴を組み合わせたものであり、言い換えれば、図５Ａに示すように、接続構造１１０の縦断面は台形であり、接続構造１１０は第２のくぼんだ基部１２０を部分的に貫通している。また、さらに他の実施例において、本発明のチップまたはウェハの構造は、また、図３および図４Ｂの構造的特徴を組み合わせたものであり、接続構造１１０は第２のくぼんだ基部１２０を貫通して、バンプ１２２と直接接続する。
【００３３】
上述した方法により形成されたウェハまたはチップ構造は、くぼんだ基部１１６およびバンプ１２２を有しており、これらのくぼんだ基部１１６およびバンプ１２２により、２つのウェハまたはチップが、重なり合うかまたは積層されるとき、互いに自己整合可能であり、それにより自己整合効果を達成している。複数のウェハまたはチップを積層することによって自己整合積層構造を形成するための方法を、以下に説明する。
【００３４】
図２Ａ−２Ｃは本発明の実施例に係る自己整合積層構造を製造するためのフローの断面図である。まず第１に、図２Ａを参照すると、図１Ａ−１Ｉに示された方法により製造されたウェハまたはチップ構造２００ａが準備され、そのため、ウェハまたはチップ構造２００ａの構成要素は、図１Ｉに示された構造の構成要素と同一または類似のものであり、２つの図面（図１Ｉおよび図２Ａ）において、同一の構成要素は同じあるいは類似する数字が付される。
【００３５】
図２Ｂを参照すると、第２のウェハまたはチップ２００ｂが準備され、第２のウェハまたはチップ２００ｂが第１のウェハまたはチップ２００ａ上に積層されている。第２のウェハまたはチップ２００ｂの構成要素は、図１Ｉに示された構造の構成要素と同一または類似のものであり、２つの図面（図１Ｉおよび図２Ｂ）において、同一の構成要素は同じまたは類似する数字が付される。特に、第１のウェハまたはチップ２００ａ上に第２のウェハまたはチップ２００ｂを積層するとき、第１のウェハまたはチップ２００ａ上のくぼんだ基部１１６ａが第２のウェハまたはチップ２００ｂ上のバンプ１２２ｂと係合し、自己整合効果が達成される。
【００３６】
図２Ｃを参照すると、第３のウェハまたはチップ２００ｃが準備され、第３のウェハまたはチップ２００ｃが第２のウェハまたはチップ２００ｂ上に積層されている。第３のウェハまたはチップ２００ｃの構成要素は、図１Ｉに示された構造の構成要素と同一または類似のものであり、２つの図面（図１Ｉおよび図２Ｃ）において、同一の構成要素は同じまたは類似する数字が付される。同様に、第２のウェハまたはチップ２００ｂ上に第３のウェハまたはチップ２００ｃを積層するとき、第２のウェハまたはチップ２００ｂ上のくぼんだ基部１１６ｂが第３のウェハまたはチップ２００ｃ上のバンプ１２２ｃと係合し、自己整合効果が達成される。
【００３７】
複数のウェハまたはチップの積層が終了した後、単一の熱処理ステップが実施され、第２のウェハまたはチップ２００ｂ上のバンプ１２２ｂが第１のウェハまたはチップ上のくぼんだ基部１１６ａに半田付けされ、一方、第３のウェハまたはチップ２００ｃ上のバンプ２００ｃ上のバンプ１２２ｃは第２のウェハまたはチップ上のくぼんだ基部１１６ｂに半田付けされる。
【００３８】
上述した記載は、３つのウェハまたはチップを一例として積層するプロセスにより行われたが、本発明はこれに限定されない。本発明は、実際の要求に従って、３つ以上のウェハまたはチップを積層することができる。本発明では、複数のウェハまたはチップを積層したのち、単一の熱処理ステップのみが、ウェハまたはチップを互いに半田付けするために必要であるだけであり、そのため、本発明の方法は、従来技術の方法と比べて、より早くよりシンプルである。
【００３９】
上述した方法で形成した、互いに積層された複数の自己整合ウェハまたはチップ構造２００ａ、２００ｂ、２００ｃを含む、自己整合積層構造は図２Ｃに示されており、各自己整合積層構造２００ａ、２００ｂ、２００ｃは図１Ｉに示された構造を有し、そのため、自己整合ウェハまたはチップ構造２００ａ、２００ｂ、２００ｃの構成要素をこれ以上繰り返し記載しない。特に、第１のウェハまたはチップ２００ａ上のくぼんだ基部１１６ａが第２のウェハまたはチップ２００ｂ上のバンプ１２２ｂと係合し、第２のウェハまたはチップ２００ｂ上のくぼんだ基部１１６ｂが第３のウェハまたはチップ２００ｃ上のバンプ１２２ａと係合することで、自己整合効果が達成される。
【００４０】
また、他の実施例において、図６に示すように、第１のウェハまたはチップ２００ａ上に第２のウェハまたはチップ２００ｂを積層する前に、方法は、さらに、第２のウェハまたはチップ２００ｂのバンプ１２２ｂ上に半田ペースト１２４ｂを設ける工程を含む。同様に、第２のウェハまたはチップ２００ｂ上に第３のウェハまたはチップ２００ｃを積層する前に、方法は、さらに、第３のウェハまたはチップ２００ｃのバンプ２００ｃ上に半田ペースト１２４ｃを設ける工程を含む。その後、それに続く単一の熱処理ステップを実施するとき、半田ペースト１２４ｂ、１２４ｃは、バンプとくぼんだ基部との間（バンプ１２２ｂとくぼんだ基部１１６ａとの間、および、バンプ１２２ｃとくぼんだ基部１１６ｂとの間）の半田の動きを助けるか促進する。
【００４１】
上述した実施例では、ウェハまたはチップの中心に位置するパッドを形成した構造が例として取り上げられている。パッド自体が最初からウェハまたはチップのエッジに位置する場合は、延長リードは除外でき、くぼんだ基部および接続構造はパッド上に直接形成でき、以下その詳細な説明を行う。
【００４２】
図７Ａ−７Ｈは本発明の他の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。図７Ａ−７Ｈおよび図１Ａ−１Ｉにおいて、同一または類似の構成要素には同一の数字を付する。図７Ａを参照すると、第１の表面３０１ａおよび第２の表面３０１ｂを有する基板３００を準備する。少なくとも１つのパッド３０２が基板３００の第１の表面３０１ａ上に形成される。特に、パッド３０２はチップまたはウェハのエッジに位置する。
【００４３】
図７Ｂを参照すると、開口３０６が、パッド３０２が形成された基板３００上の位置から基板３００の内部へ、内側に向かって形成され、開口３０６は基板３００を貫通していない。ある実施例では、開口３０６が形成された後、方法は、さらに、析出プロセスを含み、第１の表面３０１ａ上に絶縁層３０８を少なくとも形成する。ここで、もし絶縁層３０８がＣＶＤプロセスにより形成されるならば、絶縁層は第１の表面上にのみ析出される。もし絶縁層３０８が炉中析出プロセスにより形成されるならば、絶縁層は第１の表面３０１ａおよび第２の表面３０１ｂ上に析出される。図面では、絶縁層３０８は例えば第１の表面３０１ａ上にのみ形成されている。
【００４４】
図７Ｃを参照すると、導電材料が開口３０６中に充填され、接続構造３１０を形成する。次に、パッド３０２上の絶縁層３０８が除去され、パッド３０２を露出する。
【００４５】
図７Ｄおよび７Ｅを参照すると、保護層３１２および少なくとも１つの第１のくぼんだ基部３１６が第１の表面３０１ａ上に形成され、第１のくぼんだ基部３１６はパッド３０２および接続構造３１０と電気的に接続する。
【００４６】
第１のくぼんだ基部３２０の製造が終了した後、図７Ｆに示すように、基板薄膜化ステップが基板３００の第２の表面３０１ｂ上で好適に実施され、基板３００をより薄くする。
【００４７】
図７Ｇを参照すると、第２のくぼんだ基部３２０が基板３００の第２の表面３０１ｂ上に形成されている。第２のくぼんだ基部３２０は、例えば、基板３００の第２の表面３０１ｂ上に溝部パターン３１８を形成し、次に、溝部パターン３１８内に導電層３２０を形成して、第２のくぼんだ基部３２０を形成することで、形成される。他の実施例において、溝部パターン３１８内に導電層３２０を形成する前に、方法は、さらに、析出ステップを含み、第２の表面３０１ｂ上に絶縁層３１９を形成する。次に、絶縁層３１９の部分が除去され、接続構造３１０を露出する。
【００４８】
図７Ｈを参照すると、バンプ３２２が第２のくぼんだ基部３２０内に形成され、自己整合ウェハまたはチップ構造が完成する。そのため、ウェハまたはチップ上のパッドがウェハまたはチップのエッジに位置する場合は、接続構造およびくぼんだ基部のような構造をパッド上に直接形成することができる。
【００４９】
同様に、図７Ｈに示すウェハまたはチップ構造における接続構造３１０の縦断面は、矩形または（図３に示す接続構造と同様に）台形である。また、図７Ｈに示す接続構造３１０は、（図４Ａおよび４Ｂに示す接続構造と同様に）第２のくぼんだ基部３２０を部分的に貫通するか、あるいは、貫通するよう構成することができる。もちろん、図７Ｈに示す接続構造３１０の縦断面は、また、（図５Ａおよび５Ｂに示す接続構造と同様に）台形を有し、接続構造３１０がさらに第２のくぼんだ基部３２０を部分的に貫通するか、あるいは、貫通するよう構成することができる。
【００５０】
また、図７Ａ−７Ｈに記載された方法に従って形成されたウェハまたはチップ構造を、また、図２Ａ−２Ｃ（または図６）に記載された積層方法を利用する自己整合積層構造を形成するために使用される。
【００５１】
要約すると、本発明はくぼんだ基部およびウェハまたはチップの表面上に配置された対応するバンプを有するため、ウェハまたはチップを積層する際、くぼんだ基部およびバンプの形状が、自己整合効果を達成するために利用される。また、本発明では、複数のウェハまたはチップの積層終了後、単一の熱処理ステップのみが必要となる。そのため、本発明の方法は、従来技術の方法と比較して、より早くよりシンプルになるという効果を得ることができる。
【００５２】
本発明の範囲および精神を逸脱しない範囲で、本発明の構造に各種の変形および変更を加えることは、当業者にとって明らかなことである。以上のことから、本発明が特許請求の範囲およびその等価物の範囲内にあるならば、本発明が発明の変形および変更をカバーすることは意図されている。
【図１Ａ】
2012015551.tif 000003
【図１Ｂ】
2012015551.tif 000004
【図１Ｃ】
2012015551.tif 000005
【図１Ｄ】
2012015551.tif 000006
【図１Ｅ】
2012015551.tif 000007
【図１Ｆ】
2012015551.tif 000008
【図１Ｇ】
2012015551.tif 000009
【図１Ｈ】
2012015551.tif 000010
【図１Ｉ】
2012015551.tif 000011
【図２Ａ】
2012015551.tif 000012
【図２Ｂ】
2012015551.tif 000013
【図２Ｃ】
2012015551.tif 000014
【図３】
2012015551.tif 000015
【図４Ａ】
2012015551.tif 000016
【図４Ｂ】
2012015551.tif 000017
【図５Ａ】
2012015551.tif 000018
【図５Ｂ】
2012015551.tif 000019
【図６】
2012015551.tif 000020
【図７Ａ】
2012015551.tif 000021
【図７Ｂ】
2012015551.tif 000022
【図７Ｃ】
2012015551.tif 000023
【図７Ｄ】
2012015551.tif 000024
【図７Ｅ】
2012015551.tif 000025
【図７Ｆ】
2012015551.tif 000026
【図７Ｇ】
2012015551.tif 000027
【図７Ｈ】
2012015551.tif 000028
【手続補正書】
【提出日】平成23年10月13日(2011.10.13)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ウェハまたはチップ構造を製造する方法に関し、特に、自己整合ウェハまたはチップ構造の製造方法に関するものである。
【背景技術】
【０００２】
科学技術の発展に伴い、より多くの機能が単一のアプリケーションキャリアに一体化されなければならなくなっている。最も一般的なアプリケーションキャリアは、大量のディジタル情報を蓄積するための個別のメモリーカード素子と密接に関連する携帯電話である。また、情報処理能力に対する人間のあくなき要望に伴い、より多くの半導体装置が高周波、極超短波を有する傾向に設計され、そのため、現在のワイアボンド技術は上述したアプリケーションの要求を満たすことができない。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第７，０９１，１２４号公報
【特許文献２】米国特許第６，９３６，９１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、より多くの構造が、高密度３次元積層構造および非常に短い電気的ワイアリング距離を有するスルー・シリコン・バイアス（ＴＳＶ）として設計されている。例えば、以下に示すいくつかの米国特許（例えば、特許文献１および特許文献２参照）は、複数のチップを一緒に積層するためのいくつかの構造および方法を提案しており、それらは、構造物の体積を大きく減少させ、長い電気的接続長によるチップ間の高周波電気信号の高い寄生インダクタンスの影響を著しく減少させる。しかしながら、良好な電気的接続を確かにするためチップを一緒に精確に並べて積層する方法は、最も重要な課題の１つである。また、これら全ての提案された積層方法では、全体に積層した構造を達成するために、１つの積層工程が１つのリフロー工程とともに実行されなければならなかった。そのため、存在する方法は、かなりの時間を消費するとの問題点を有していた。
【０００５】
本発明は、自己整合メカニズムを有する、自己整合ウェハまたはチップ構造の製造方法に関し、そのため、ウェハまたはチップを積層するとき、ウェハまたはチップは精確に整合して積層され、いずれの２つのチップ間でも良好な電気的接続を保証する。
【課題を解決するための手段】
【０００６】
ここに具現化され、広範囲に記載されているように、本発明は、以下の工程を含む自己整合ウェハまたはチップ構造の製造方法を提供する。まず第１に、第１の表面および第２の表面を有する基板を準備し、少なくとも１つのパッドが基板の第１の表面上に形成される。次に、開口が第１の表面から基板の内部へ内側に向いて形成され、導電材料が、パッドに電気的に接続される接続構造を形成するために、開口内に充填される。その次に、少なくとも１つの第１のくぼんだ基部が、第１の表面上に形成されるとともに、パッドおよび接続構造に電気的に接続される。その次に、少なくとも１つの第２のくぼんだ基部が、基板の第２の表面上に形成されるとともに、接続構造に電気的に接続される。その後、バンプが、第２のくぼんだ基部内に形成されるとともに、第２の表面から突出する。
【発明の効果】
【０００７】
本発明では、くぼんだ基部および対応するバンプがウェハまたはチップの表面上に配置されているため、ウェハ又はチップを積層するとき、くぼんだ基部およびバンプの設計は自己整合効果を発揮するために利用することができる。また、本発明では、複数のウェハまたはチップの積層が終了した後、単に単一の熱処理ステップで十分である。そのため、本発明の方法は、先行技術の方法と比べて、より早くよりシンプルになるという効果を有する。
【０００８】
本発明の上述したおよび他の目的、特徴および効果を理解できるようにするために、以下図面とともに実施例を記載する。
【０００９】
上述した一般的な記載および以下の詳細な記載の両者は、典型的な例であり、クレームした本発明のさらなる説明を提供することを意図したものであることを、理解すべきである。
【図面の簡単な説明】
【００１０】
【図１Ａ】本発明の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。
【図１Ｂ】本発明の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。
【図１Ｃ】本発明の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。
【図１Ｄ】本発明の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。
【図１Ｅ】本発明の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。
【図１Ｆ】本発明の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。
【図１Ｇ】本発明の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。
【図１Ｈ】本発明の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。
【図１Ｉ】本発明の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。
【図２Ａ】本発明の実施例に係る自己整合積層構造を製造するためのフローの断面図である。
【図２Ｂ】本発明の実施例に係る自己整合積層構造を製造するためのフローの断面図である。
【図２Ｃ】本発明の実施例に係る自己整合積層構造を製造するためのフローの断面図である。
【図３】本発明の実施例に係る自己整合ウェハまたはチップ構造の断面図である。
【図４Ａ】本発明の実施例に係る自己整合ウェハまたはチップ構造の断面図である。
【図４Ｂ】本発明の実施例に係る自己整合ウェハまたはチップ構造の断面図である。
【図５Ａ】本発明の実施例に係る自己整合ウェハまたはチップ構造の断面図である。
【図５Ｂ】本発明の実施例に係る自己整合ウェハまたはチップ構造の断面図である。
【図６】本発明の実施例に係る自己整合積層構造の断面図である。
【図７Ａ】本発明の他の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。
【図７Ｂ】本発明の他の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。
【図７Ｃ】本発明の他の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。
【図７Ｄ】本発明の他の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。
【図７Ｅ】本発明の他の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。
【図７Ｆ】本発明の他の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。
【図７Ｇ】本発明の他の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。
【図７Ｈ】本発明の他の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。
【発明を実施するための形態】
【００１１】
図１Ａ〜１Ｉは本発明の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。図１Ａを参照すると、まず、第１の表面１０１ａおよび第２の表面１０１ｂを有する基板１００を準備する。基板１００は、例えば、ウェハまたはチップであり、その内部に形成された複数の素子および相互接合構造（図示せず）を有している。特に、少なくとも１つのパッド１０２が基板１００の第１の表面１０１ａ上に形成されており、パッド１０２が基板１００内の素子および相互接合構造と電気的に接続されている。パッド１０２は例えば金属から構成されている。パッド１０２は、例えば、公知の析出、フォトリソグラフィーおよびエッチング技術によって形成されている。本実施例では、パッド１０２はウェハまたはチップの中心に配置された例である。
【００１２】
次に、図１Ｂを参照すると、開口１０６が基板１００の第１の表面１０１ａから基板１００の内部に内側に向かった形成されており、開口１０６は基板１００を貫通していない。開口１０６は、エッチング、レーザー、または、その他の好適なプロセスにより形成することができる。一実施例では、開口１０６を形成した後、本発明の方法は、第１の表面１０１ａ上に絶縁層１０８ａを少なくとも形成するために、析出プロセスを実施する工程を備えている。ここで、絶縁層１０８が化学気相蒸着（ＣＶＤ）プロセスにより形成されるとすると、絶縁層は第１の表面１０１ａ上のみしか析出しない。絶縁層１０８が炉中析出プロセスにより形成されるとすると、絶縁層は第１の表面１０１ａおよび第２の表面１０１ｂ上に析出する。この図において、絶縁層１０８は絶縁のため第１の表面１０１ａ上にのみ形成されている。
【００１３】
図１Ｃを参照すると、パッド１０２上の絶縁層１０８は除去され、パッド１０２が露出している。絶縁層１０８の部分を除去するためのプロセスは、例えば、フォトリソグラフィーおよびエッチングプロセスである。
【００１４】
図１Ｄを参照すると、導電材料が開口１０６内に充填されて接続構造１１０を形成している。接続構造１１０は、例えば、析出プロセスを行い基板１００上に導電材料の層を形成するとともに開口１０６を充填し、背面からのエッチング、化学機械研磨（ＣＭＰ）またはその他の好適な方法により導電材料の部分を除去し、それにより、開口１０６内に導電材料を保持している。
【００１５】
接続構造１１０を形成した後、図１Ｅに示すように、延長リード１０４が、さらに基板１００の第１の表面１０１ａ上に形成され、パッド１０２および接続構造１１０と電気的に接続される。本実施例では、パッド１０２は、延長リード１０４の形成が続いて形成されるくぼんだ基部構造がウェハまたはチップのエッジに配置できるように、ウェハまたはチップの中心に配置される。延長リード１０４は、例えば、析出、フォトリソグラフィー、エッチング技術などの公知のプロセスにより形成される。
【００１６】
この実施例の図では１つのパッドおよび１つの延長リードのみを示しているが、実際には、基板（ウェハまたはチップ）は複数のパッドおよび複数の対応する延長リードを含むことができることはいうまでもない。
【００１７】
図１Ｆを参照すると、少なくとも１つの第１のくぼんだ基部１１６が、第１の表面１０１ａ上に形成され、パッド１０２および接続構造１１０と電気的に接続される。本実施例では、第１のくぼんだ基部１１６が、延長リード１０４を介して、パッド１０２および接続構造１１０と電気的に接続されている。第１のくぼんだ基部１１６は、例えば、第１の表面上１０１ａ上に保護層１１２を形成し、保護層１１２がその内部に溝部パターン１１４を有することで、形成される。溝部パターン１１４は、例えば、保護層１１２上でフォトリソグラフィーまたはエッチングプロセスを実施することで形成される。次に、導電層が溝部パターン１１４中に形成され、第１のくぼんだ基部１１６を形成する。導電層は、例えば、シード層およびバンプの下の金属層を含む。
【００１８】
第１のくぼんだ基部１１６の製造が終了した後、基板１００がより薄くなるように、図１Ｇに示すように、基板薄膜化ステップが基板１００の第２の表面１０１ｂ上で好適に実施される。基板薄膜化ステップは、例えば、研磨プロセスおよびプラズマ処理プロセスにより、実施される。
【００１９】
図１Ｈを参照すると、第２のくぼんだ基部１２０が基板１００の第２の表面１０１ｂ上に形成される。第２のくぼんだ基部１２０は、例えば、基板１００の第２の表面１０１ｂ上に溝部パターン１１８を形成し、次に、溝部パターン１１８中に導電層を形成して、第２のくぼんだ基部１２０を形成することにより、形成される。溝部パターン１１８は、例えば、基板１００上でウェットエッチングプロセスまたはドライエッチングプロセスを実施することにより、形成される。同様に、導電層は、例えば、シード層およびバンプの下の金属層を含む。また、他の実施例では、溝部パターン１１８内に導電層を形成する前に、さらに析出ステップを含み、第２の表面１０１ｂ上に絶縁層１１９を形成する。次に、絶縁層１１９の部分を除去して、接続構造１１０を露出する。
【００２０】
図１Ｉを参照すると、バンプ１２２が、第２のくぼんだ基部１２０内に形成され、第２の表面１０１ｂから突出する。その結果、本発明の自己整合ウェハまたはチップ構造が仕上がる。ここで、バンプ１２２は公知の方法で形成される。バンプ１２２は、バンプまたは半田ボールとして今までに使用されたいかなる材料からも形成される。
【００２１】
そのため、図１Ｈに示すように、上述した方法により形成された自己整合ウェハまたはチップ構造は、基板１００、少なくとも１つの第１のくぼんだ基部１１６、少なくとも１つの第２のくぼんだ基部１２０、少なくとも１つの接続構造１１０および少なくとも１つのバンプ１２２を含む。
【００２２】
基板１００は第１の表面１０１ａおよび第１の表面に対向する第２の表面１０１ｂを有し、少なくとも１つのパッド１０２が第１の表面１０１ａ上に形成される。ある実施例では、第１の表面１０１ａは、さらに、その上に配置された延長リード１０４を含み、延長リード１０４はパッド１０２と電気的に接続される。
【００２３】
加えて、第１のくぼんだ基部１１６は、第１の表面１０１ａ上に配置され、パッド１０２と電気的に接続される。ある実施例では、第１のくぼんだ基部１１６は延長リード１０４によりパッド１０２と電気的に接続される。
【００２４】
また、第２のくぼんだ基部１２０は第２の表面１０１ｂ上に配置される。接続構造１１０は、第１のくぼんだ基部１１６および第２のくぼんだ基部１２０が電気的に接続するように、基板１００を貫通し、第１のくぼんだ基部１１６と第２のくぼんだ基部１２０との間に配置される。言い換えると、接続構造１１０は第１のくぼんだ基部１１６と第２のくぼんだ基部１２０とを電気的に接続するために使用されている。加えて、バンプ１２２は、第２のくぼんだ基部１２０内に充填され、第２の表面１０１ｂから突出する。
【００２５】
ある実施例では、構造は、さらに、第１の表面１０１ａ上に配置され、パッド１０２をカバーする保護層１１２を含む。第１のくぼんだ基部１１６は保護層１１２上に配置される。他の実施例において、構造はさらに絶縁層１０８および１１９を含み、絶縁層１０８は、基板１００の第１の表面１０１ａ上に配置され、接続構造１１０の側面上に位置する。絶縁層１１９は、第２の表面１０１ｂ上に配置され、絶縁層１０８と接続する。第２のくぼんだ基部１２０は絶縁層１１９上に配置される。
【００２６】
（図１Ｉに示すように）ウェハまたはチップ構造中の接続構造１１０の縦断面は矩形であるが、本発明はこれに限定されない。他の実施例において、接続構造１１０の縦断面は、図３に示すように、台形である。また、図１Ｉに示された接続構造１１０は、第２のくぼんだ基部１２０の底部と平面接触している。しかし、本発明はこれに限定されない。他の実施例では、接続構造１１０は、第２のくぼんだ基部１２０を部分的に貫通する（図４Ａに示すように）か、あるいは、第２のくぼんだ基部１２０を貫通し（図４Ｂに示すように）て、バンプ１２２と直接接触する。さらに他の実施例において、本発明のチップまたはウェハの構造は、また、図３および図４Ａの構造的特徴を組み合わせたものであり、言い換えれば、図５Ａに示すように、接続構造１１０の縦断面は台形であり、接続構造１１０は第２のくぼんだ基部１２０を部分的に貫通している。また、さらに他の実施例において、本発明のチップまたはウェハの構造は、また、図３および図４Ｂの構造的特徴を組み合わせたものであり、接続構造１１０は第２のくぼんだ基部１２０を貫通して、バンプ１２２と直接接続する。
【００２７】
上述した方法により形成されたウェハまたはチップ構造は、くぼんだ基部１１６およびバンプ１２２を有しており、これらのくぼんだ基部１１６およびバンプ１２２により、２つのウェハまたはチップが、重なり合うかまたは積層されるとき、互いに自己整合可能であり、それにより自己整合効果を達成している。複数のウェハまたはチップを積層することによって自己整合積層構造を形成するための方法を、以下に説明する。
【００２８】
図２Ａ−２Ｃは本発明の実施例に係る自己整合積層構造を製造するためのフローの断面図である。まず第１に、図２Ａを参照すると、図１Ａ−１Ｉに示された方法により製造されたウェハまたはチップ構造２００ａが準備され、そのため、ウェハまたはチップ構造２００ａの構成要素は、図１Ｉに示された構造の構成要素と同一または類似のものであり、２つの図面（図１Ｉおよび図２Ａ）において、同一の構成要素は同じあるいは類似する数字が付される。
【００２９】
図２Ｂを参照すると、第２のウェハまたはチップ２００ｂが準備され、第２のウェハまたはチップ２００ｂが第１のウェハまたはチップ２００ａ上に積層されている。第２のウェハまたはチップ２００ｂの構成要素は、図１Ｉに示された構造の構成要素と同一または類似のものであり、２つの図面（図１Ｉおよび図２Ｂ）において、同一の構成要素は同じまたは類似する数字が付される。特に、第１のウェハまたはチップ２００ａ上に第２のウェハまたはチップ２００ｂを積層するとき、第１のウェハまたはチップ２００ａ上のくぼんだ基部１１６ａが第２のウェハまたはチップ２００ｂ上のバンプ１２２ｂと係合し、自己整合効果が達成される。
【００３０】
図２Ｃを参照すると、第３のウェハまたはチップ２００ｃが準備され、第３のウェハまたはチップ２００ｃが第２のウェハまたはチップ２００ｂ上に積層されている。第３のウェハまたはチップ２００ｃの構成要素は、図１Ｉに示された構造の構成要素と同一または類似のものであり、２つの図面（図１Ｉおよび図２Ｃ）において、同一の構成要素は同じまたは類似する数字が付される。同様に、第２のウェハまたはチップ２００ｂ上に第３のウェハまたはチップ２００ｃを積層するとき、第２のウェハまたはチップ２００ｂ上のくぼんだ基部１１６ｂが第３のウェハまたはチップ２００ｃ上のバンプ１２２ｃと係合し、自己整合効果が達成される。
【００３１】
複数のウェハまたはチップの積層が終了した後、単一の熱処理ステップが実施され、第２のウェハまたはチップ２００ｂ上のバンプ１２２ｂが第１のウェハまたはチップ上のくぼんだ基部１１６ａに半田付けされ、一方、第３のウェハまたはチップ２００ｃ上のバンプ２００ｃ上のバンプ１２２ｃは第２のウェハまたはチップ上のくぼんだ基部１１６ｂに半田付けされる。
【００３２】
上述した記載は、３つのウェハまたはチップを一例として積層するプロセスにより行われたが、本発明はこれに限定されない。本発明は、実際の要求に従って、３つ以上のウェハまたはチップを積層することができる。本発明では、複数のウェハまたはチップを積層したのち、単一の熱処理ステップのみが、ウェハまたはチップを互いに半田付けするために必要であるだけであり、そのため、本発明の方法は、従来技術の方法と比べて、より早くよりシンプルである。
【００３３】
上述した方法で形成した、互いに積層された複数の自己整合ウェハまたはチップ構造２００ａ、２００ｂ、２００ｃを含む、自己整合積層構造は図２Ｃに示されており、各自己整合積層構造２００ａ、２００ｂ、２００ｃは図１Ｉに示された構造を有し、そのため、自己整合ウェハまたはチップ構造２００ａ、２００ｂ、２００ｃの構成要素をこれ以上繰り返し記載しない。特に、第１のウェハまたはチップ２００ａ上のくぼんだ基部１１６ａが第２のウェハまたはチップ２００ｂ上のバンプ１２２ｂと係合し、第２のウェハまたはチップ２００ｂ上のくぼんだ基部１１６ｂが第３のウェハまたはチップ２００ｃ上のバンプ１２２ａと係合することで、自己整合効果が達成される。
【００３４】
また、他の実施例において、図６に示すように、第１のウェハまたはチップ２００ａ上に第２のウェハまたはチップ２００ｂを積層する前に、方法は、さらに、第２のウェハまたはチップ２００ｂのバンプ１２２ｂ上に半田ペースト１２４ｂを設ける工程を含む。同様に、第２のウェハまたはチップ２００ｂ上に第３のウェハまたはチップ２００ｃを積層する前に、方法は、さらに、第３のウェハまたはチップ２００ｃのバンプ２００ｃ上に半田ペースト１２４ｃを設ける工程を含む。その後、それに続く単一の熱処理ステップを実施するとき、半田ペースト１２４ｂ、１２４ｃは、バンプとくぼんだ基部との間（バンプ１２２ｂとくぼんだ基部１１６ａとの間、および、バンプ１２２ｃとくぼんだ基部１１６ｂとの間）の半田の動きを助けるか促進する。
【００３５】
上述した実施例では、ウェハまたはチップの中心に位置するパッドを形成した構造が例として取り上げられている。パッド自体が最初からウェハまたはチップのエッジに位置する場合は、延長リードは除外でき、くぼんだ基部および接続構造はパッド上に直接形成でき、以下その詳細な説明を行う。
【００３６】
図７Ａ−７Ｈは本発明の他の実施例に係る自己整合ウェハまたはチップ構造を製造するためのフローの断面図である。図７Ａ−７Ｈおよび図１Ａ−１Ｉにおいて、同一または類似の構成要素には同一の数字を付する。図７Ａを参照すると、第１の表面３０１ａおよび第２の表面３０１ｂを有する基板３００を準備する。少なくとも１つのパッド３０２が基板３００の第１の表面３０１ａ上に形成される。特に、パッド３０２はチップまたはウェハのエッジに位置する。
【００３７】
図７Ｂを参照すると、開口３０６が、パッド３０２が形成された基板３００上の位置から基板３００の内部へ、内側に向かって形成され、開口３０６は基板３００を貫通していない。ある実施例では、開口３０６が形成された後、方法は、さらに、析出プロセスを含み、第１の表面３０１ａ上に絶縁層３０８を少なくとも形成する。ここで、もし絶縁層３０８がＣＶＤプロセスにより形成されるならば、絶縁層は第１の表面上にのみ析出される。もし絶縁層３０８が炉中析出プロセスにより形成されるならば、絶縁層は第１の表面３０１ａおよび第２の表面３０１ｂ上に析出される。図面では、絶縁層３０８は例えば第１の表面３０１ａ上にのみ形成されている。
【００３８】
図７Ｃを参照すると、導電材料が開口３０６中に充填され、接続構造３１０を形成する。次に、パッド３０２上の絶縁層３０８が除去され、パッド３０２を露出する。
【００３９】
図７Ｄおよび７Ｅを参照すると、保護層３１２および少なくとも１つの第１のくぼんだ基部３１６が第１の表面３０１ａ上に形成され、第１のくぼんだ基部３１６はパッド３０２および接続構造３１０と電気的に接続する。
【００４０】
第１のくぼんだ基部３２０の製造が終了した後、図７Ｆに示すように、基板薄膜化ステップが基板３００の第２の表面３０１ｂ上で好適に実施され、基板３００をより薄くする。
【００４１】
図７Ｇを参照すると、第２のくぼんだ基部３２０が基板３００の第２の表面３０１ｂ上に形成されている。第２のくぼんだ基部３２０は、例えば、基板３００の第２の表面３０１ｂ上に溝部パターン３１８を形成し、次に、溝部パターン３１８内に導電層３２０を形成して、第２のくぼんだ基部３２０を形成することで、形成される。他の実施例において、溝部パターン３１８内に導電層３２０を形成する前に、方法は、さらに、析出ステップを含み、第２の表面３０１ｂ上に絶縁層３１９を形成する。次に、絶縁層３１９の部分が除去され、接続構造３１０を露出する。
【００４２】
図７Ｈを参照すると、バンプ３２２が第２のくぼんだ基部３２０内に形成され、自己整合ウェハまたはチップ構造が完成する。そのため、ウェハまたはチップ上のパッドがウェハまたはチップのエッジに位置する場合は、接続構造およびくぼんだ基部のような構造をパッド上に直接形成することができる。
【００４３】
同様に、図７Ｈに示すウェハまたはチップ構造における接続構造３１０の縦断面は、矩形または（図３に示す接続構造と同様に）台形である。また、図７Ｈに示す接続構造３１０は、（図４Ａおよび４Ｂに示す接続構造と同様に）第２のくぼんだ基部３２０を部分的に貫通するか、あるいは、貫通するよう構成することができる。もちろん、図７Ｈに示す接続構造３１０の縦断面は、また、（図５Ａおよび５Ｂに示す接続構造と同様に）台形を有し、接続構造３１０がさらに第２のくぼんだ基部３２０を部分的に貫通するか、あるいは、貫通するよう構成することができる。
【００４４】
また、図７Ａ−７Ｈに記載された方法に従って形成されたウェハまたはチップ構造を、また、図２Ａ−２Ｃ（または図６）に記載された積層方法を利用する自己整合積層構造を形成するために使用される。
【００４５】
要約すると、本発明はくぼんだ基部およびウェハまたはチップの表面上に配置された対応するバンプを有するため、ウェハまたはチップを積層する際、くぼんだ基部およびバンプの形状が、自己整合効果を達成するために利用される。また、本発明では、複数のウェハまたはチップの積層終了後、単一の熱処理ステップのみが必要となる。そのため、本発明の方法は、従来技術の方法と比較して、より早くよりシンプルになるという効果を得ることができる。
【００４６】
本発明の範囲および精神を逸脱しない範囲で、本発明の構造に各種の変形および変更を加えることは、当業者にとって明らかなことである。以上のことから、本発明が特許請求の範囲およびその等価物の範囲内にあるならば、本発明が発明の変形および変更をカバーすることは意図されている。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
自己整合ウェハまたはチップ構造を製造する方法であって、
第１の表面と第２の表面とを有しており、少なくとも１つのパッドが第１の表面上に形成された基板を準備する工程と；
第１の表面から基板の内部へ内側を向く開口を形成するとともに、接続構造を形成する開口内に導電材料を充填する工程と；
第１の表面上に少なくとも１つの第１のくぼんだ基部を形成する工程であって、第１のくぼんだ基部がパッドおよび接続構造に電気的に接続している工程と；
基板の第２の表面上に少なくとも１つの第２のくぼんだ基部を形成する工程であって、第２のくぼんだ基部が接続構造に電気的に接続している工程と；
第２のくぼんだ基部内にバンプを形成する工程であって、バンプが第２の表面より突出する工程と；
を備えることを特徴とする自己整合ウェハまたはチップ構造の製造方法。
【請求項２】
前記開口が、パッドが配置される位置に直接形成されていることを特徴とする請求項１に記載の自己整合ウェハまたはチップ構造の製造方法。
【請求項３】
さらに、第１の表面上に延長リードを形成する工程であって、延長リードがパッドおよび接続構造に電気的に接続されている工程を備えることを特徴とする請求項１に記載の自己整合ウェハまたはチップ構造の製造方法。
【請求項４】
前記第１のくぼんだ基部を形成する工程が、
第１の表面上に保護層を形成する工程であって、保護層がその内部に溝部パターンを有する工程と；
第１のくぼんだ基部を形成するために、溝部パターンに少なくとも１つの導電層を形成する工程と；
を備えることを特徴とする請求項１に記載の自己整合ウェハまたはチップ構造の製造方法。
【請求項５】
さらに、第２のくぼんだ基部を形成する前に、第２の表面上で基板薄膜化ステップを実施する工程を備えることを特徴とする請求項１に記載の自己整合ウェハまたはチップ構造の製造方法。
【請求項６】
前記第２のくぼんだ基部を形成する工程が、
基板の第２の表面上に溝部パターンを形成し、接続構造を露出する工程と；
接続構造に電気的に接続した第２のくぼんだ基部を形成するために、溝部パターンに少なくとも１つの導電層を形成する工程と；
を備えることを特徴とする請求項１に記載の自己整合ウェハまたはチップの製造方法。
【請求項７】
前記基板の第２の表面上に溝部パターンを形成する工程が、ウェットエッチングステップまたはドライエッチングステップを実施する工程を備えることを特徴とする請求項６に記載の自己整合ウェハまたはチップの製造方法。
【請求項８】
さらに、第２の表面上に絶縁層を形成し、絶縁層が接続構造を露出させるために、基板の第２の表面上に溝部パターンを形成した後の析出ステップを備えることを特徴とする請求項６に記載の自己整合ウェハまたはチップの製造方法。
【請求項９】
さらに、第１の表面上に絶縁層を少なくとも形成するために、第１の表面から基板の内部に向かう開口を形成した後の析出ステップを備えることを特徴とする請求項１に記載の自己整合ウェハまたはチップの製造方法。
【外国語明細書】
2012015551000001.pdf