(57)【要約】【課題】接続端子とバンプ間の接合強度に優れ、信頼性の高い半導体パッケージを提供する。【解決手段】最上層の導体回路上にはんだバンプ形成用のソルダーレジスト開口を有するソルダーレジスト層を設け、はんだバンプ形成用開口内にはんだバンプを形成する。このとき、少なくとも下記ａ〜ｄの工程を有する。ａ：ソルダーレジスト形成よりも後に基板全面に無電解銅めっき層を形成し、凹型形状の導体パッドを形成する工程、ｂ：前記無電解銅めっき層上の開口部を除くソルダーレジスト上に対してめっきレジスト層を形成し、前記はんだバンプ形成用開口内の無電解銅めっき層上に金属被覆処理を施す工程、ｃ：前記めっきレジスト層を除去する工程、ｄ：前記無電解銅めっき層を除去する工程【選択図】図２
2012074487.tif 000002
【特許請求の範囲】
【請求項１】
導体回路を形成した基板上に絶縁樹脂層と導体回路とを積層形成した後、最上層の導体回路上にはんだバンプ形成用のソルダーレジスト開口を有するソルダーレジスト層を設け、前記はんだバンプ形成用のソルダーレジスト開口からなるはんだバンプ形成用開口内にはんだバンプを形成する半導体パッケージの製造方法であって、少なくとも下記ａ〜ｄの工程を有することを特徴とする半導体パッケージの製造方法。
ａ：はんだバンプ形成用のソルダーレジスト開口を有するソルダーレジスト層を設けた後に、基板全面に無電解銅めっき層を形成し、凹型形状の導体パッドを形成する工程
ｂ：前記無電解銅めっき層上の開口部を除くソルダーレジスト上に対してめっきレジスト層を形成し、前記はんだバンプ形成用開口内の無電解銅めっき層上に、金属被覆処理を施す工程
ｃ：前記めっきレジスト層を除去する工程
ｄ：前記無電解銅めっき層を除去する工程
【請求項２】
前記ソルダーレジスト層を設ける前に、接続パッド部を形成する位置に対し、凹型形状をパターニングにより形成する工程を備えることを特徴とする請求項１に記載した半導体パッケージの製造方法。
【請求項３】
前記はんだバンプの形成は、下記ｆ〜ｈのいずれか１つの方法で形成することを特徴とする請求項１又は請求項２に記載の半導体パッケージの製造方法。
ｆ：ペースト印刷法
ｇ：ソルダーダムプリコート法
ｈ：はんだボール搭載法
【請求項４】
前記金属被覆処理は、下記ｉ〜ｋのいずれか１つに処理で実施することを特徴とする請求項１又は２に記載の半導体パッケージの製造方法。
ｉ：無電解ニッケル／置換金めっき（ＥＮＩＧ）
ｊ：無電解ニッケル／パラジウム／置換金めっき（ＥＮＥＰＩＧ）
ｋ：無電解錫めっき
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージの製造方法に関する。
【背景技術】
【０００２】
近年、携帯電話や通信端末に代表される電気通信機器の高機能化、高性能化はめざましく、これら電気通信機器には、ＩＣチップが実装された半導体パッケージが広く使用されている。
ＩＣチップを半導体パッケージに実装する形態として、従来から用いられてきたリードフレームやピン、ワイヤを用いたものから、最近ではＩＣチップを直接、半導体パッケージに表面実装するフリップチップ方式の採用が進んでいる。
【０００３】
このような半導体パッケージとしては、コア基板上に形成されたビルドアップ層と、このビルドアップ層の上面に対しはんだバンプを介してＩＣチップが実装された接続パッドとを備えたものが知られている。そして、通常、両者の接続性を高めるために、ＩＣチップと半導体パッケージとの間のはんだバンプ部に、アンダーフィル（封止用樹脂）が充填される。
【０００４】
電気通信機器の高機能化、高性能化に伴い、ＩＣチップの高密度化、高集積化が進行し、半導体パッケージ基板のＩＣチップ接続端子となる、はんだバンプおよびパッド径についても狭ピッチ化、ファイン化が加速している。
ここで、図１は、従来のはんだバンプ形成の製造の工程（（ａ）〜（ｅ）の順に実施）を示す工程手順図である。なお、図１の（ａ）〜（ｅ）は全て断面図を示すものである。
【０００５】
図１（ａ）は、配線基板の最外層である絶縁樹脂層１上に、接続端子となる導体パッド２が形成され、これを覆うようにソルダーレジスト（ＳＲ）層３が形成された状態を示している。
図１（ｂ）は、接続端子となる導体パッド２が露出するように、ソルダーレジスト層３にソルダーレジスト開口４が設けられた状態を示している。
図１（ｃ）は、導体パッド２に、金属被覆層５が施された状態を示している。ここで、金属被覆層５は、例えばＮｉ層およびＡｕ層の順に形成され、端子接合部として用いられる。Ｎｉ層ははんだ接合部の電気的、機械的信頼性を確保するものであり、またＡｕ層ははんだ接合終了まで、Ｎｉ層表面の酸化を防止するために設けられるものである。このような金属被覆層５が形成された端子接合部の構造は半導体パッケージに限らず、はんだ接合を行う端子部構造として一般的に用いられている。
【０００６】
図１（ｄ）は、はんだペースト６をスキージ７とメタルマスク８を介して印刷することで、ソルダーレジスト開口部４に、はんだペースト６を充填させる、一般的なはんだ印刷工程を示している（特許文献１参照）。
図１（ｅ）は、はんだペーストがリフロー工程で溶融し、金属被覆層５のＮｉ層と合金層を形成することで導体パッド２と接合することで、はんだバンプ９が形成された状態を示している。一般的にＩＣチップとの接続に用いられるはんだバンプ９は、直径が約５０〜２００μｍで、その数は１ｃｍ2当たり約５０個から１５０個程度となっている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平９−２３２４６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上述したように、はんだ接続パッドの微小化が進行し、このため、はんだ量に対して半田接合面積が小さく制限を受け、接続端子とバンプ間の接合面積が小さくなり、接合強度が低下する問題があった。
本発明は、かかる問題点に鑑みてなされたもので、接続端子とバンプ間の接合強度に優れる、信頼性の高い半導体パッケージの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、請求項１に記載した発明は、導体回路を形成した基板上に絶縁樹脂層と導体回路とを積層形成した後、最上層の導体回路上にはんだバンプ形成用のソルダーレジスト開口を有するソルダーレジスト層を設け、前記はんだバンプ形成用のソルダーレジスト開口からなるはんだバンプ形成用開口内にはんだバンプを形成する半導体パッケージの製造方法であって、少なくとも下記ａ〜ｄの工程を有することを特徴とする。
【００１０】
ａ：はんだバンプ形成用のソルダーレジスト開口を有するソルダーレジスト層を設けた後に、基板全面に無電解銅めっき層を形成し、凹型形状の導体パッドを形成する工程
ｂ：前記無電解銅めっき層上の開口部を除くソルダーレジスト上に対してめっきレジスト層を形成し、前記はんだバンプ形成用開口内の無電解銅めっき層上に、金属被覆処理を施す工程
ｃ：前記めっきレジスト層を除去する工程
ｄ：前記無電解銅めっき層を除去する工程
【００１１】
次に、請求項２に記載した発明は、前記ソルダーレジスト層を設ける前に、接続パッド部を形成する位置に対し、凹型形状をパターニングにより形成する工程を備えることを特徴とする。
次に、請求項３に記載した発明は、前記はんだバンプの形成は、下記ｆ〜ｈのいずれか１つの方法で形成することを特徴とする。
ｆ：ペースト印刷法
ｇ：ソルダーダムプリコート法
ｈ：はんだボール搭載法
【００１２】
次に、請求項４に記載した発明は、前記金属被覆処理は、下記ｉ〜ｋのいずれか１つに処理で実施することを特徴とする。
ｉ：無電解ニッケル／置換金めっき（ＥＮＩＧ）
ｊ：無電解ニッケル／パラジウム／置換金めっき（ＥＮＥＰＩＧ）
ｋ：無電解錫めっき
【発明の効果】
【００１３】
本発明は、次のような効果がある。
すなわち、凹型形状の接続パッドをパターニングより形成し、ソルダーレジスト層を形成した後、導体パッドが露出するようにソルダーレジストを開口する。この後、基板全体に無電解銅めっき処理を施す。次に、めっきレジスト層をパターニングにより形成し、ソルダーレジスト開口内の無電解銅めっき上に金属被覆処理を施す。さらに、ソルダーレジスト開口部を除く無電解銅めっき層を除去し、めっきレジスト層を除去した後、はんだバンプを形成する。以上の処理によって、本発明では、通常の接続パッドよりもはんだとの接続面積が大きい凹型の導体パッドが形成できる。これは、接続パッドの凹型部に加え、ソルダーレジスト開口部の側壁についても無電解銅めっき処理がなされるためである。
【００１４】
この結果、本発明によれば、通常の接続パッドよりも接続信頼性が高い半導体パッケージの製造が実現可能となる。
【図面の簡単な説明】
【００１５】
【図１】従来のはんだバンプ形成方法を示す工程手順の説明図である。
【図２】本発明に基づく実施形態に係る半導体パッケージ１００の完成図である。
【図３】本発明に基づく実施形態に係る半導体パッケージ１００の製造方法を示す説明図である。
【図４】本発明に基づく実施形態に係る半導体パッケージ１００の製造方法を示す説明図である。
【図５】本発明に基づく実施形態に係る半導体パッケージ（はんだ形成前）１１０を説明する図であって、（ａ）は上面から見た図であり、（ｂ）はその断面拡大図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施形態について図面を参照して説明する。
図２は、本発明に基づき製造された半導体パッケージ１００の完成状態を示す断面図である。
コア層１０に形成される導電層１１は、エッチング処理を利用したサブストラクティブ法で形成されたものや、電解めっきを利用したセミアディティブ法で形成したものが挙げられ、いずれの工法で形成されたものを用いてもよい。
【００１７】
コア基板を形成するコア基材としては、代表的なものとして銅張積層板（ＣＣＬ）がよく用いられ、絶縁層１２としてはガラスエポキシ材やポリイミドフィルム、ポリアミドフィルム、液晶フィルム、アラミド材等を用いることができる。銅張積層板としては絶縁層に接着剤層を介して銅箔を加熱圧着したものや、絶縁層１２そのものを銅箔に加熱圧着したもの、銅箔に絶縁素材をキャストして加熱したもの、絶縁層１２に表面処理を施した後、シード層としてニクロムなどシード層をスパッタした後、導電層１１をスパッタやめっきによって銅箔層を形成したものなどが挙げられる。
【００１８】
次に、半導体パッケージ１００の製造方法の工程を、図３を参照して説明する。
図３は、本実施形態における、半導体パッケージ１００の製造方法の工程を示す説明図である。図４は半導体パッケージ（はんだ形成前）１１０を示す図である。
まず、コア層１０の片面または両面に、所望のパターン形状を有する導電層１１を形成する。更に、導電層１１が形成されたコア層１０の上に、絶縁樹脂を塗布して温度１２０℃程度において真空ラミネートを行い、さらに高温でポストベークすることで絶縁樹脂層１２を形成する（図３（ｆ））。ここでは便宜上、コア層１０にスルーホールを図示していないが、必要に応じてコア層１０を貫通するスルーホール銅配線を形成してもよい。また、図３は、コア層１０の両面に導電層１１を形成する例である。
【００１９】
絶縁樹脂層１２には、任意の有機材料および無機材料を使用することができる。具体的には、エポキシ樹脂やポリイミド樹脂等の絶縁性樹脂からなるが、これに限定されるものではない。また、導電層１１には金属から成るものであれば構わないが、コストおよび導電性の観点から一般的に銅が好ましい。
次いで、絶縁樹脂層１２に導電層１１に達する、φ５０μｍ程度のビアホール１３を形成する（図３（ｇ））。
【００２０】
ビアホールを形成する方法については、レーザ加工が好ましい。レーザについては炭酸ガスレーザ、ＹＡＧレーザ（基本波、第２高調波、第３高調波、又は第４高調波）、或いはエキシマーレーザ等があるが、導電層１１及び絶縁樹脂層１２を共に加工を行う為、両者を同時に加工することのできる４００ｎｍ以下の短波長レーザであるＹＡＧレーザ（第３高調波、又は第４高調波）、或いはエキシマーレーザがより好ましい。
【００２１】
その後、ビア加工時に発生する、ビアホール１３内の下層に堆積した有機絶縁材料の残渣を除去するため、過マンガン酸カリウムと水酸化ナトリウムの混合液等によりデスミア処理を行う。
デスミア処理としては、公知のデスミア処理を適用することができる。例えば、市販品であるＭＬＢ２１１（ロームアンドハース電子材料株式会社製）を２０容量％、キューポジットＺ１０容量％を含む膨潤浴に、６０〜８５℃で１〜１５分間浸漬した後、ＭＬＢ２１３Ａ（ロームアンドハース電子材料株式会社製）を１０容量％とＭＬＢ２１３Ｂ（ロームアンドハース電子材料株式会社製）を１５容量％含むエッチング浴に５５℃〜８５℃で２〜１５分間浸漬処理し、ＭＬＢ２１６−２（ロームアンドハース電子材料株式会社製）を２０容量％含む中和浴に３５℃〜５５℃で２〜１０分間浸漬する等の公知の方法で適宜実施することができる。
【００２２】
上述のようなデスミア処理を行うことで、ビアホール１３の底部における絶縁層や有機物残渣を除去することができる。なお、デスミア処理は基板全面に対して行われるため、ビアホール１３の底部における絶縁層１２や有機物残渣が除去されると共に、絶縁層１２の上部、及びビアホール１３の内部が粗化される。
その後、無電解銅めっきにて、約１μｍ厚の導体パターンのない第一の無電解銅めっき層１４を形成する（図３（ｈ））。この第一の無電解銅めっき層１４は、従来のセミアディティブ工法におけるシード層と呼ばれる層であり、後の工程において第一の無電解銅めっき層１４に給電することにより、第一の無電解銅めっき層１４の上に所定のパターンの電解銅めっきを行うためのものである。
【００２３】
次に、この第一の無電解銅めっき層１４の上に対しドライフィルムレジストをラミネートするが、以下に述べる手順により、最終的な導体パターンとして所望するパターン形状に第一の無電解銅めっき層１４が露出するようなドライフィルムレジストのレジストパターン形状１５を形成する。
【００２４】
ここで、このパターン形状が、後にはんだとの接続点となる接続パッド部が、凹型形状となるように、レジストパターン形状を形成する。ドライフィルムレジストとしては、例えば、支持体フィルムと保護層で挟まれた厚み２５μｍ程度の感光性樹脂層であり、第一の無電解銅めっき層１４へドライフィルムレジストの保護層を剥がしながら、支持体フィルムをコア層１０と逆側に向けて、ホットロールラミネーターにより、ロール温度１２０℃程度で基材にラミネートする。その後、ドライフィルムレジストの支持体フィルム側に所望のパターンを有するフォトマスクを設置し、フォトマスクの上から露光し、硬化レジストパターンを有するドライフィルムレジストを得る。次に、支持体フィルムを剥離して基材をＮａ2ＣＯ3水溶液中に浸漬して現像し、所望のレジストパターンを有するレジストパターン形状１５を得る（図３（ｉ））。
はんだ接続パッドの凹型部、つまりここではレジストが形成された箇所であるが、これはどのような形状でもよい。ここでは便宜上、図５に示した円形のパターンとした。
【００２５】
次に、形成したレジストパターン形状１５の間隙から露出する、第一の無電解銅めっき層１４上に給電することにより、電解銅めっき層１６を形成する（図３（ｊ））。
電解銅めっき層１６を形成した後、ドライフィルムレジストを剥離し、電解銅めっき層１６で形成された導体パターンの底部に露出している第一の無電解銅めっき層１４をエッチング（以後フラッシュエッチングと呼ぶ。）し、予め設計した所望の導体パターンを得る（図３（ｋ））。
さらに多層の基板を作製する場合は、絶縁樹脂層形成からフラッシュエッチングまで同様の工程を繰り返し行うことにより、積層部の導体回路を形成することができる。
【００２６】
最外層まで導体回路を形成した後、基板上にソルダーレジスト層１７を塗布する（図４（ｌ））。上記ソルダーレジスト層１７は、未硬化の樹脂（樹脂組成物）をロールコータ法等により塗布したり、未硬化の樹脂フィルムを熱圧着したりすることにより形成することができる。上記ソルダーレジスト層１７の厚さは、５μｍ以上７０μｍ以下が望ましい。上記厚さが５μｍ未満では、ソルダーレジスト層の剥がれ、クラックの発生等が起こりやすく、７０μｍを超えると開口しにくくなる。
【００２７】
ソルダーレジスト材料は、電気絶縁性の樹脂であれば特に制限はなく、エポキシ系、フェノール樹脂系、キシレン系、アクリル系、ポリイミド系などの一般的なレジスト材料から選択することができる。
次に、形成されたソルダーレジスト層１７をパターン露光、現像によりパターニングし、ソルダーレジスト開口１８を形成する（図４（ｍ））。ソルダーレジスト層のパターン形成方法は、半導体パッケージの製造時に使用されている方法が何れも使用可能である。
【００２８】
次に、本工程では、基板表面に無電解銅めっきを行い、第二の無電解めっき層１９を形成する（図４（ｎ））。これにより、凹型の導体パッド２０が形成される。その後、ソルダーレジスト開口１７の側壁を除く、ソルダーレジスト上にめっきレジスト層２１を形成する（図４（ｏ））。めっきレジスト層２１は公知の方法で形成することができ、一般的なドライフィルムレジストやソルダーレジスト等を用いることができる。
【００２９】
めっきレジストとしては、如何なる材料も使用でき、ネガ型、ポジ型、液状、フィルム状のものが使用できる。めっきレジスト層２１の厚みは、形成使用とするさらなる配線の厚みに応じて選択されるが、一般的には、５μｍ以上２００μｍ以下が好ましい。５μｍ未満ではフィルムが切れやすいため取扱いにくく、一方耐折性を満たすといったハンドリング性の観点からは２００μｍ以下であることが好ましい。
【００３０】
次に、パターニングされためっきレジスト層２１をマスクとして金属被膜処理を行い、金属被覆層２２を形成する（図４（ｐ））。ここで、金属被覆層２２は通常、ニッケル、パラジウム、金、銀、白金、錫等の耐食性金属により被覆することが望ましい。具体的には、ニッケル−金、ニッケル−パラジウム−金、錫等の金属により被覆層を形成することが望ましい。このように、上記被覆層２２は、例えば、めっき、蒸着、電着等により形成することができるが、これらのなかでは、被覆層２２の均一性に優れるという点からめっきが望ましい。例えば、無電解ニッケル／置換金めっき（ＥＮＩＧ）、無電解ニッケル／パラジウム／置換金めっき（ＥＮＥＰＩＧ）、無電解錫めっき等で金属被覆層２２を形成する。
【００３１】
次に、めっきレジスト層２１をアルカリ系剥離液もしくはアミン系剥離液等で剥離した後、露出した第二の無電解めっき層１９を硫酸過水系のエッチング液で除去し、半導体パッケージ（はんだ形成前）１１０が得られる（図４（ｑ））。
最後に、凹型の導体パッド２０に相当する部分に開口部が形成されたマスクを介して、ソルダーレジスト開口１８内にはんだペーストを充填した後、リフローすることによりはんだバンプ２３を形成する（図４（ｒ））。
【００３２】
はんだバンプ２３の形成は、はんだペースト印刷法だけでなく、ソルダーダムプリコート法やはんだボール搭載法等により形成することもできる。
また、ソルダーレジスト層１７を削除後、接続パッド部を構成する電解銅めっき層１６上にもはんだバンプを形成する。
【実施例１】
【００３３】
まず、コア層１０に形成された導電層１１上に、絶縁樹脂としてＡＢＦ  ＧＸ−１３（味の素ファインテクノ（株）製）をラミネート温度１２０℃で真空ラミネートした後、１８０℃でポストベークして、絶縁樹脂層１２を得た（図３（ｆ））。次いで、レーザードリルにて、絶縁樹脂層１２にφ５０μｍのビアホール１３を形成した後、レーザードリルで発生したスミアを除去するため、デスミア処理を行った。
【００３４】
更に無電解銅めっきにて約１μｍ厚の第一の無電解銅めっき層１４を形成した（図３（ｈ））。
更に、ドライフィルムレジストとして、サンフォート（登録商標）ＵＦＧ−２５５（旭化成エレクトロニクス（株）製）を用いた。これは、支持体フィルムとしてポリエチレンテレフタレートフィルムを、保護層としてポリエチレンフィルムを用いており、感光性樹脂層厚みは２５μｍである。
【００３５】
約１μｍ厚の第一の無電解銅めっき層１４へ、ドライフィルムレジストの保護層を剥がしながら、ホットロールラミネーター（旭化成（株）製、ＡＬ−７０）により、ロール温度１２０℃で基材にラミネートした。エアー圧力は０．３ＭＰａとし、ラミネート速度は１．０ｍ／ｍｉｎとした。
ドライフィルムレジストの支持体フィルム側にフォトマスクを設置し、超高圧水銀ランプ（オーク製作所製、ＨＭＷ−２０１ＫＢ）により、１２０ｍＪ／ｃｍ2の露光量で露光し、硬化レジストパターンを有するドライフィルムレジストを得た。次に、支持体フィルムを剥離して基材を３０℃１質量％のＮａ2ＣＯ3水溶液中に５０秒浸漬して現像し、レジストパターン形状１５を得た（図３（ｉ））。
【００３６】
ついで、第一の無電解銅めっき層１４へ電解銅めっきを行い、２０μｍ厚の電解銅めっき層１６を形成した（図３（ｊ））。
ここでドライフィルムレジスト剥膜液として、３質量％のＮａＯＨ水溶液を用意し、５０℃、圧力０．２ＭＰａで６０秒間スプレーを行った。その後、水洗乾燥し、ドライフィルムレジストの剥離を完了した（図３（ｋ））。
【００３７】
次に、ソルダーレジスト（太陽インキ製造（株）製  ＰＳＲ−４０００  ＡＵＳ−７０３）を、厚み２０μｍとなるようソルダーレジスト層１７を形成し（図４（ｌ））、フォトリソグラフィーの手法により所定の位置にソルダーレジスト開口１８を形成した（図４（ｍ））。
更に無電解銅めっきにて約１μｍ厚の第二の無電解銅めっき層１９を形成する（図４（ｎ））。これにより、凹型の導体パッド２０が形成される。
【００３８】
次に、温度１１０±１０℃、圧力０．３５±０．０５Ｍｐａにて、ドライフィルムレジスト（ニチゴー・モートン（株）社製  ＡＬＰＨＯ  ＮＩＴ３０２５）をラミネートした後、フォトリソグラフィーの手法により、ソルダーレジスト開口１８を再開口し、めっきレジスト２１を形成した（図４（ｏ））。
次に、上述した凹型の導体パッド２０上に、塩化ニッケル（３０ｇ／ｌ）、次亜リン酸ナトリウム（１０ｇ／ｌ）、クエン酸ナトリウム（１０ｇ／ｌ）を含むｐＨ＝５の無電解ニッケルめっき液に２０分間浸漬して、開口部に厚さ５μｍのニッケルめっき層を形成した。さらに、その基板をシアン化金カリウム（２ｇ／ｌ）、塩化アンモニウム（７５ｇ／ｌ）、クエン酸ナトリウム（５０ｇ／ｌ）、次亜リン酸ナトリウム（１０ｇ／ｌ）を含む無電解めっき液に９３℃の条件で２３秒間浸漬して、ニッケルめっき層上に、厚さ０．０３μｍの金めっき層１６を形成することにより、金属被覆層２２を得た（図４（ｐ））。
【００３９】
次に、５質量％水酸化ナトリウム水溶液をレジスト剥離液として用い、８０℃にてスプレー圧０．２ＭＰａにて表面に適用することでめっきレジストパターンを剥離除去処理した後、非回路パターン部分の下地導電層として使用した銅がなくなるように過水硫酸系のソフトエッチング液にて除去し、半導体パッケージ（はんだ形成前）１１０を得た（図４（ｑ））。
【００４０】
この後、凹型の導体パッド２０に相当する部分に開口部が形成された、メタルマスクをソルダーレジスト層１７上に載置し、ウレタンスキージを用いて、上記マスクを介してソルダーレジスト開口１８内にはんだペーストを充填した後、２００℃でリフローすることによりはんだバンプ２３を形成し、所望の半導体パッケージ１００を得た（図４（ｒ））。
【符号の説明】
【００４１】
１００・・・半導体パッケージ
１１０・・・半導体パッケージ（はんだ形成前）
１、１２・・・絶縁樹脂層
２・・・導体パッド
３、１７・・・ソルダーレジスト（ＳＲ）層
４、１８・・・ソルダーレジスト開口
５、２２・・・金属被覆層
６・・・はんだペースト
７・・・スキージ
８・・・メタルマスク
９、２３・・・はんだバンプ
１０・・・コア層
１１・・・導電層
１３・・・ビアホール
１４・・・第一の無電解銅めっき層
１５・・・レジストパターン形状
１６・・・電解銅めっき層
１９・・・第二の無電解めっき層
２０・・・凹型の導体パッド
２１・・・めっきレジスト層
【図１】
2012074487.tif 000003
【図２】
2012074487.tif 000004
【図３】
2012074487.tif 000005
【図４】
2012074487.tif 000006
【図５】
2012074487.tif 000007