(57)【要約】【課題】周辺回路の規模を抑制しつつ、各画素に精度の高い電流を供給して表示画質を向上させることができる発光装置及びその駆動制御方法、並びに、該発光装置を実装した電子機器を提供する。【解決手段】１フレーム期間内の各１水平期間の前半（１／２Ｈ）においては、ｎ列目の電流生成回路Ａｎに、各電流源１３２ａ〜１３２ｅから基準電流Ｉref0〜Ｉref4を供給して電流記憶動作を行う。また、同１水平期間の後半（１／２Ｈ）においては、全ての電流生成回路Ａ１〜Ａ１２８を同時に駆動して、選択状態に設定されたｍ行目の各画素ＰＩＸに、表示データの輝度階調成分に応じたデジタル信号Ｄ０〜Ｄ４に基づく電流値の階調電流Ｉdata1〜Ｉdata128を一斉に流して電流書込動作を行う。このような電流記憶動作及び電流書込動作からなる一連の動作を、交互に切り替えて繰り返し実行する。【選択図】図５
2012058428.tif 000002
【特許請求の範囲】
【請求項１】
互いに交差するように配設された複数の選択ライン及び複数のデータラインの各交点近傍に、発光素子を有する複数の画素の各々が配設された発光パネルと、
前記複数の選択ラインの各々に選択信号を順次印加して、該各選択ラインに接続された前記画素を順次選択状態に設定する選択駆動回路と、
前記複数のデータラインの各々に対応して設けられた複数の電流生成回路と、互いに異なる電流値を有する複数の基準電流を前記複数の電流生成回路に共通に供給する複数の電流源を有する電流源群と、を備え、前記各電流生成回路により前記複数の基準電流に基づいて表示データの輝度階調値に応じた電流値を有する階調電流を生成して、前記各データラインに供給する電流駆動回路と、
を有し、
前記複数の画素を前記表示データの供給タイミングに応じて設定された動作期間毎に駆動し、
前記選択駆動回路は、前記動作期間を前記複数の選択ラインの数に応じて均等に分割した時間に基づく第１のタイミング毎に前記選択信号を順次印加し、
前記電流駆動回路は、前記動作期間内に、前記複数の電流生成回路に対する電流記憶動作と、前記複数の画素に対する電流書込動作と、を実行し、
前記電流記憶動作において、前記第１のタイミングに応じた第２のタイミング毎に前記複数の基準電流を前記複数の電流生成回路の各々に順次記憶させ、
前記電流書込動作において、前記第１のタイミングに同期して、前記各電流生成回路により前記階調電流を生成して前記複数のデータラインに供給することを特徴とする発光装置。
【請求項２】
前記画素を発光動作又は非発光動作させるための電源電圧を供給する電源駆動回路を有し、
前記電源駆動回路は、前記選択駆動回路より前記選択状態に設定されている前記画素に対し、前記画素を非発光動作させる電源電圧を供給することを特徴とする請求項１に記載の発光装置。
【請求項３】
前記第２のタイミングは、時間的に隣接した２つの前記第１のタイミングの間であって、前記選択信号が非選択レベルとなるタイミングに設定され、
前記電流駆動回路は、前記動作期間内において、前記第１のタイミングと、前記第２のタイミングと、に応じて、前記電流記憶動作と前記電流書込動作とを交互に繰り返し実行することを特徴とする請求項１又は２に記載の発光装置。
【請求項４】
前記第２のタイミングは、時間的に隣接した２つの前記第１のタイミングの間であって、前記選択信号が非選択レベルとなるタイミングに設定され、
前記選択駆動回路は、前記複数の選択ラインにおける奇数番目に配設された前記選択ラインに前記選択信号を前記第１のタイミング毎に順次印加する第１の選択動作と、偶数番目に配設された前記選択ラインに前記選択信号を前記第１のタイミング毎に順次印加する第２の選択動作と、を前記動作期間内に順次実行し、
前記電流駆動回路は、前記動作期間内において、前記第１の選択動作及び前記第２の選択動作における前記第１のタイミングと、前記第２のタイミングと、に応じて、前記電流記憶動作と前記電流書込動作とを交互に繰り返し実行することを特徴とする請求項１又は２に記載の発光装置。
【請求項５】
前記電流駆動回路は、前記複数のデータラインにおける奇数番目に配設された前記データラインに、当該データラインに接続された前記画素に対応する前記階調電流を供給する第１の電流駆動回路と、偶数番目に配設された前記データラインに、当該データラインに接続された前記画素に対応する前記階調電流を供給する第２の電流駆動回路と、からなり、
前記第１及び第２の電流駆動回路は、各々、前記複数のデータラインの各々に対応して設けられた複数の電流生成回路群を備え、該各電流生成回路群は第１の電流生成回路と第２の電流生成回路とを有し、
前記第１及び第２の電流駆動回路の前記各電流生成回路群における前記第１の電流生成回路において前記電流記憶動作を実行しつつ、前記第２の電流生成回路により前記電流書込動作を実行する第１の動作と、前記各電流生成回路群における前記第２の電流生成回路において前記電流記憶動作を実行しつつ、前記第１の電流生成回路により前記電流書込動作を実行する第２の動作とを、前記動作期間を２分割した第１期間と第２期間とで交互に実行することを特徴とする請求項１又は２に記載の発光装置。
【請求項６】
前記発光パネルは、前記複数の画素が配列された画素領域が１より大きい第１の数の前記選択ラインを含む第１の領域と１より大きい第２の数の前記選択ラインを含む第２の領域に分割され、
前記複数のデータラインは前記第１の領域と前記第２の領域とで分離して配設され、
前記電流駆動回路は、前記第１の領域に配設された複数の第１のデータラインに前記階調電流を供給する第１の電流駆動回路と、前記第２の領域に配設された複数の第２のデータラインに前記階調電流を供給する第２の電流駆動回路と、からなり、
前記第１及び第２の電流駆動回路は、前記第２の電流駆動回路の前記電流生成回路において前記電流記憶動作を実行しつつ、前記第１の電流駆動回路の前記電流生成回路により前記電流書込動作を実行する第１の動作と、前記第１の電流駆動回路の前記電流生成回路において前記電流記憶動作を実行しつつ、前記第２の電流駆動回路の前記電流生成回路により前記電流書込動作を実行する第２の動作と、を前記動作期間を２分割した第１期間と第２期間とで交互に実行することを特徴とする請求項１又は２に記載の発光装置。
【請求項７】
前記複数の電流生成回路は、各々、前記複数の基準電流に対応して設けられた複数の電流生成部を有し、
前記複数の電流生成部は、各々、
前記基準電流に基づく電荷を個別に蓄積する容量素子と、
前記容量素子に蓄積された電荷量に基づいて、前記単位電流を生成する電流生成素子と、
前記表示データに基づいて、前記単位電流の出力を制御する電流制御素子と、
を有することを特徴とする請求項１乃至６のいずれかに記載の発光装置。
【請求項８】
互いに交差するように配設された複数の選択ライン及び複数のデータラインの各交点近傍に、発光素子を有する複数の画素の各々が配設された発光パネルと、前記複数の選択ラインの各々に選択信号を順次印加して、該各選択ラインに接続された前記画素を順次選択状態に設定する選択駆動回路と、表示データの輝度階調値に応じた電流値を有する階調電流を生成して、前記各データラインに供給する電流駆動回路と、を備えて、前記複数の画素を前記表示データの供給タイミングに応じて設定された動作期間毎に駆動する発光装置の駆動制御方法において、
前記選択信号を、前記動作期間を前記複数の選択ラインの数に応じて均等に分割した時間に基づく第１のタイミング毎に前記各選択ラインに順次印加し、
前記動作期間内に、
互いに異なる電流値を有する複数の基準電流を、前記電流駆動回路における前記複数のデータラインに対応して設けられた複数の電流生成回路の各々に、前記第１のタイミングに応じた第２のタイミング毎に順次記憶させる電流記憶動作と、
前記第１のタイミングに同期して、前記各電流生成回路により前記複数の基準電流に基づいて前記階調電流を生成して前記複数のデータラインに供給する電流書込動作と、
を実行することを特徴とする発光装置の駆動制御方法。
【請求項９】
前記選択状態に設定される前記画素への前記電流書込動作の実行期間中は、当該画素を非発光動作させることを特徴とする請求項８に記載の発光装置の駆動制御方法。
【請求項１０】
前記第２のタイミングを、時間的に隣接した２つの前記第１のタイミングの間であって、前記選択信号が非選択レベルとなるタイミングに設定し、
前記電流記憶動作と前記電流書込動作は、前記各選択ラインに前記選択信号が印加される前記第１のタイミングと、前記第２のタイミングと、に応じて、交互に繰り返し実行されることを特徴とする請求項８又は９に記載の発光装置の駆動制御方法。
【請求項１１】
前記第２のタイミングを、時間的に隣接した２つの前記第１のタイミングの間であって、前記選択信号が非選択レベルとなるタイミングに設定し、
前記複数の選択ラインに前記選択信号を順次印加する動作は、前記動作期間内に順次実行される、前記複数の選択ラインにおける奇数番目に配設された前記選択ラインに前記選択信号を前記第１のタイミング毎に順次印加する第１の選択動作と、偶数番目に配設された前記選択ラインに前記選択信号を前記第１のタイミング毎に順次印加する第２の選択動作と、を含み、
前記電流記憶動作と前記電流書込動作は、前記第１の選択動作及び前記第２の選択動作における前記第１のタイミングと、前記第２のタイミングと、に応じて、交互に繰り返し実行されることを特徴とする請求項８又は９に記載の発光装置の駆動制御方法。
【請求項１２】
前記電流駆動回路は、前記複数のデータラインにおける奇数番目に配設された前記データラインに前記階調電流を供給する第１の電流駆動回路と、偶数番目に配設された前記データラインに前記階調電流を供給する第２の電流駆動回路と、からなり、かつ、前記第１及び第２の電流駆動回路は、各々、前記複数のデータラインの各々に対応して設けられた複数の電流生成回路群を備え、該各電流生成回路群は第１の電流生成回路と第２の電流生成回路とを備え、
前記第１及び第２の電流駆動回路の前記各電流生成回路群における前記第１の電流生成回路において前記電流記憶動作を実行しつつ、前記第２の電流生成回路により前記電流書込動作を実行する第１の動作と、前記各電流生成回路群における前記第２の電流生成回路において前記電流記憶動作を実行しつつ、前記第１の電流生成回路により前記電流書込動作を実行する第２の動作と、が前記動作期間を２分割した第１期間と第２期間とで交互に実行されることを特徴とする請求項８又は９に記載の発光装置の駆動制御方法。
【請求項１３】
前記発光パネルは、前記複数の画素が配列された画素領域が１より大きい第１の数の前記選択ラインを含む第１の領域と１より大きい第２の数の前記選択ラインを含む第２の領域に分割され、前記複数のデータラインは前記第１の領域と前記第２の領域とで分離して配設され、かつ、前記電流駆動回路は、前記第１の領域に配設された複数の第１のデータラインに前記階調電流を供給する第１の電流駆動回路と、前記第２の領域に配設された複数の第２のデータラインに前記階調電流を供給する第２の電流駆動回路と、からなり、
前記第２の電流駆動回路の前記電流生成回路において前記電流記憶動作を実行しつつ、前記第１の電流駆動回路の前記電流生成回路により前記電流書込動作を実行する第１の動作と、前記第１の電流駆動回路の前記電流生成回路において前記電流記憶動作を実行しつつ、前記第２の電流駆動回路の前記電流生成回路により前記電流書込動作を実行する第２の動作と、が前記動作期間を２分割した第１期間と第２期間とで交互に実行されることを特徴とする請求項８又は９に記載の発光装置の駆動制御方法。
【請求項１４】
請求項１乃至７のいずれかに記載の発光装置が実装されてなることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光装置及びその駆動制御方法並びに電子機器に関し、特に、画像データに応じた電流を供給することにより所定の輝度階調で発光する電流駆動型の発光素子が配列された発光パネルを備えた発光装置及びその駆動制御方法、並びに、該発光装置を実装した電子機器に関する。
【背景技術】
【０００２】
近年、有機エレクトロルミネッセンス素子（以下、「有機ＥＬ素子」と略記する）や発光ダイオード（ＬＥＤ）等のように、供給される駆動電流の電流値に応じて所定の輝度階調で発光する電流駆動型の発光素子を有する画素を、２次元配列した表示パネル（発光パネル）を備えた発光素子型のディスプレイが注目されている。
【０００３】
特に、アクティブマトリクス駆動方式を適用した発光素子型のディスプレイにおいては、広く普及している液晶表示装置に比較して、表示応答速度が速く、視野角依存性も小さく、また、高輝度・高コントラスト化、表示画質の高精細化等が可能であるという特長を有している。加えて、発光素子型ディスプレイは、液晶表示装置のようにバックライトや導光板を必要としないので、一層の薄型軽量化が可能であるという特長も有している。
【０００４】
このような発光素子型ディスプレイにおける表示駆動方法としては、発光素子を有する画素に対して、画像データに応じた電圧値の階調電圧を印加する電圧指定型（又は、電圧書込型）や、画像データに応じた電流値の階調電流を供給する電流指定型（又は、電流書込型）等の種々の駆動方式が提案されている。
【０００５】
ここで、電流指定型（電流書込型）の表示駆動方法に適用される駆動装置（電流駆動装置）においては、例えばカレントミラー型や電流記憶型等の回路構成を有するものが知られている。カレントミラー型の電流駆動装置においては、例えば、所定の電流駆動能力の比を有する複数のトランジスタを、単一の定電圧発生用のトランジスタに対してカレントミラー接続させた回路構成を備えている。そして、各電流駆動能力に応じた電流値の定電流を、階調データに応じて合成することにより、各画素に供給する書込電流（階調電流）が生成される。このようなカレントミラー型の回路構成を有する電流駆動装置については、例えば特許文献１に記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−２３３３４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上述したカレントミラー型の回路構成を有する電流駆動装置においては、カレントミラー接続される各トランジスタの製造ばらつきに起因して、精度の高い定電流を生成することができないという問題を有している。そのため、各画素に階調データに応じた適切な電流値の書込電流（階調電流）を供給することができず、画質の低下を招くという問題点を有している。
【０００８】
また、カレントミラー接続される各トランジスタに所定の比の電流駆動能力を設定するためには、各トランジスタサイズを異ならせて形成する必要がある。そのため、階調データのビット数が増加すると最上位ビット（ＭＳＢ；most
significant bit）に対応するトランジスタのサイズが増大してしまい、電流駆動装置を含む周辺回路の規模が大きくなるという問題点を有している。
【０００９】
そこで、本発明は、上述した課題に鑑み、周辺回路の規模を抑制しつつ、各画素に精度の高い電流を供給して表示画質を向上させることができる発光装置及びその駆動制御方法、並びに、該発光装置を実装した電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１０】
請求項１記載の発明に係る発光装置は、互いに交差するように配設された複数の選択ライン及び複数のデータラインの各交点近傍に、発光素子を有する複数の画素の各々が配設された発光パネルと、前記複数の選択ラインの各々に選択信号を順次印加して、該各選択ラインに接続された前記画素を順次選択状態に設定する選択駆動回路と、前記複数のデータラインの各々に対応して設けられた複数の電流生成回路と、互いに異なる電流値を有する複数の基準電流を前記複数の電流生成回路に共通に供給する複数の電流源を有する電流源群と、を備え、前記各電流生成回路により前記複数の基準電流に基づいて表示データの輝度階調値に応じた電流値を有する階調電流を生成して、前記各データラインに供給する電流駆動回路と、を有し、前記複数の画素を前記表示データの供給タイミングに応じて設定された動作期間毎に駆動し、前記選択駆動回路は、前記動作期間を前記複数の選択ラインの数に応じて均等に分割した時間に基づく第１のタイミング毎に前記選択信号を順次印加し、前記電流駆動回路は、前記動作期間内に、前記複数の電流生成回路に対する電流記憶動作と、前記複数の画素に対する電流書込動作と、を実行し、前記電流記憶動作において、前記第１のタイミングに応じた第２のタイミング毎に前記複数の基準電流を前記複数の電流生成回路の各々に順次記憶させ、前記電流書込動作において、前記第１のタイミングに同期して、前記各電流生成回路により前記階調電流を生成して前記複数のデータラインに供給することを特徴とする。
【００１１】
請求項２記載の発明は、請求項１に記載の発光装置において、前記画素を発光動作又は非発光動作させるための電源電圧を供給する電源駆動回路を有し、前記電源駆動回路は、前記選択駆動回路より前記選択状態に設定されている前記画素に対し、前記画素を非発光動作させる電源電圧を供給することを特徴とする。
請求項３記載の発明は、請求項１又は２に記載の発光装置において、前記第２のタイミングは、時間的に隣接した２つの前記第１のタイミングの間であって、前記選択信号が非選択レベルとなるタイミングに設定され、前記電流駆動回路は、前記動作期間内において、前記第１のタイミングと、前記第２のタイミングと、に応じて、前記電流記憶動作と前記電流書込動作とを交互に繰り返し実行することを特徴とする。
請求項４記載の発明は、請求項１又は２に記載の発光装置において、前記第２のタイミングは、時間的に隣接した２つの前記第１のタイミングの間であって、前記選択信号が非選択レベルとなるタイミングに設定され、前記選択駆動回路は、前記複数の選択ラインにおける奇数番目に配設された前記選択ラインに前記選択信号を前記第１のタイミング毎に順次印加する第１の選択動作と、偶数番目に配設された前記選択ラインに前記選択信号を前記第１のタイミング毎に順次印加する第２の選択動作と、を前記動作期間内に順次実行し、前記電流駆動回路は、前記動作期間内において、前記第１の選択動作及び前記第２の選択動作における前記第１のタイミングと、前記第２のタイミングと、に応じて、前記電流記憶動作と前記電流書込動作とを交互に繰り返し実行することを特徴とする。
請求項５記載の発明は、請求項１又は２に記載の発光装置において、前記電流駆動回路は、前記複数のデータラインにおける奇数番目に配設された前記データラインに、当該データラインに接続された前記画素に対応する前記階調電流を供給する第１の電流駆動回路と、偶数番目に配設された前記データラインに、当該データラインに接続された前記画素に対応する前記階調電流を供給する第２の電流駆動回路と、からなり、前記第１及び第２の電流駆動回路は、各々、前記複数のデータラインの各々に対応して設けられた複数の電流生成回路群を備え、該各電流生成回路群は第１の電流生成回路と第２の電流生成回路とを有し、前記第１及び第２の電流駆動回路の前記各電流生成回路群における前記第１の電流生成回路において前記電流記憶動作を実行しつつ、前記第２の電流生成回路により前記電流書込動作を実行する第１の動作と、前記各電流生成回路群における前記第２の電流生成回路において前記電流記憶動作を実行しつつ、前記第１の電流生成回路により前記電流書込動作を実行する第２の動作とを、前記動作期間を２分割した第１期間と第２期間とで交互に実行することを特徴とする。
請求項６記載の発明は、請求項１又は２に記載の発光装置において、前記発光パネルは、前記複数の画素が配列された画素領域が１より大きい第１の数の前記選択ラインを含む第１の領域と１より大きい第２の数の前記選択ラインを含む第２の領域に分割され、前記複数のデータラインは前記第１の領域と前記第２の領域とで分離して配設され、前記電流駆動回路は、前記第１の領域に配設された複数の第１のデータラインに前記階調電流を供給する第１の電流駆動回路と、前記第２の領域に配設された複数の第２のデータラインに前記階調電流を供給する第２の電流駆動回路と、からなり、前記第１及び第２の電流駆動回路は、前記第２の電流駆動回路の前記電流生成回路において前記電流記憶動作を実行しつつ、前記第１の電流駆動回路の前記電流生成回路により前記電流書込動作を実行する第１の動作と、前記第１の電流駆動回路の前記電流生成回路において前記電流記憶動作を実行しつつ、前記第２の電流駆動回路の前記電流生成回路により前記電流書込動作を実行する第２の動作と、を前記動作期間を２分割した第１期間と第２期間とで交互に実行することを特徴とする。
請求項７記載の発明は、請求項１乃至６のいずれかに記載の発光装置において、前記複数の電流生成回路は、各々、前記複数の基準電流に対応して設けられた複数の電流生成部を有し、前記複数の電流生成部は、各々、前記基準電流に基づく電荷を個別に蓄積する容量素子と、前記容量素子に蓄積された電荷量に基づいて、前記単位電流を生成する電流生成素子と、前記表示データに基づいて、前記単位電流の出力を制御する電流制御素子と、を有することを特徴とする。
【００１２】
請求項８記載の発明は、互いに交差するように配設された複数の選択ライン及び複数のデータラインの各交点近傍に、発光素子を有する複数の画素の各々が配設された発光パネルと、前記複数の選択ラインの各々に選択信号を順次印加して、該各選択ラインに接続された前記画素を順次選択状態に設定する選択駆動回路と、表示データの輝度階調値に応じた電流値を有する階調電流を生成して、前記各データラインに供給する電流駆動回路と、を備えて、前記複数の画素を前記表示データの供給タイミングに応じて設定された動作期間毎に駆動する発光装置の駆動制御方法において、前記選択信号を、前記動作期間を前記複数の選択ラインの数に応じて均等に分割した時間に基づく第１のタイミング毎に前記各選択ラインに順次印加し、前記動作期間内に、互いに異なる電流値を有する複数の基準電流を、前記電流駆動回路における前記複数のデータラインに対応して設けられた複数の電流生成回路の各々に、前記第１のタイミングに応じた第２のタイミング毎に順次記憶させる電流記憶動作と、前記第１のタイミングに同期して、前記各電流生成回路により前記複数の基準電流に基づいて前記階調電流を生成して前記複数のデータラインに供給する電流書込動作と、を実行することを特徴とする。
【００１３】
請求項９記載の発明は、請求項８に記載の発光装置の駆動制御方法において、前記選択状態に設定される前記画素への前記電流書込動作の実行期間中は、当該画素を非発光動作させることを特徴とする。
請求項１０記載の発明は、請求項８又は９に記載の発光装置の駆動制御方法において、前記第２のタイミングを、時間的に隣接した２つの前記第１のタイミングの間であって、前記選択信号が非選択レベルとなるタイミングに設定し、前記電流記憶動作と前記電流書込動作は、前記各選択ラインに前記選択信号が印加される前記第１のタイミングと、前記第２のタイミングと、に応じて、交互に繰り返し実行されることを特徴とする。
請求項１１記載の発明は、請求項８又は９に記載の発光装置の駆動制御方法において、前記第２のタイミングを、時間的に隣接した２つの前記第１のタイミングの間であって、前記選択信号が非選択レベルとなるタイミングに設定し、前記複数の選択ラインに前記選択信号を順次印加する動作は、前記動作期間内に順次実行される、前記複数の選択ラインにおける奇数番目に配設された前記選択ラインに前記選択信号を前記第１のタイミング毎に順次印加する第１の選択動作と、偶数番目に配設された前記選択ラインに前記選択信号を前記第１のタイミング毎に順次印加する第２の選択動作と、を含み、前記電流記憶動作と前記電流書込動作は、前記第１の選択動作及び前記第２の選択動作における前記第１のタイミングと、前記第２のタイミングと、に応じて、交互に繰り返し実行されることを特徴とする。
請求項１２記載の発明は、請求項８又は９に記載の発光装置の駆動制御方法において、前記電流駆動回路は、前記複数のデータラインにおける奇数番目に配設された前記データラインに前記階調電流を供給する第１の電流駆動回路と、偶数番目に配設された前記データラインに前記階調電流を供給する第２の電流駆動回路と、からなり、かつ、前記第１及び第２の電流駆動回路は、各々、前記複数のデータラインの各々に対応して設けられた複数の電流生成回路群を備え、該各電流生成回路群は第１の電流生成回路と第２の電流生成回路とを備え、前記第１及び第２の電流駆動回路の前記各電流生成回路群における前記第１の電流生成回路において前記電流記憶動作を実行しつつ、前記第２の電流生成回路により前記電流書込動作を実行する第１の動作と、前記各電流生成回路群における前記第２の電流生成回路において前記電流記憶動作を実行しつつ、前記第１の電流生成回路により前記電流書込動作を実行する第２の動作と、が前記動作期間を２分割した第１期間と第２期間とで交互に実行されることを特徴とする。
請求項１３記載の発明は、請求項８又は９に記載の発光装置の駆動制御方法において、前記発光パネルは、前記複数の画素が配列された画素領域が１より大きい第１の数の前記選択ラインを含む第１の領域と１より大きい第２の数の前記選択ラインを含む第２の領域に分割され、前記複数のデータラインは前記第１の領域と前記第２の領域とで分離して配設され、かつ、前記電流駆動回路は、前記第１の領域に配設された複数の第１のデータラインに前記階調電流を供給する第１の電流駆動回路と、前記第２の領域に配設された複数の第２のデータラインに前記階調電流を供給する第２の電流駆動回路と、からなり、前記第２の電流駆動回路の前記電流生成回路において前記電流記憶動作を実行しつつ、前記第１の電流駆動回路の前記電流生成回路により前記電流書込動作を実行する第１の動作と、前記第１の電流駆動回路の前記電流生成回路において前記電流記憶動作を実行しつつ、前記第２の電流駆動回路の前記電流生成回路により前記電流書込動作を実行する第２の動作と、が前記動作期間を２分割した第１期間と第２期間とで交互に実行されることを特徴とする。
請求項１４記載の発明に係る電子機器は、請求項１乃至７のいずれかに記載の発光装置が実装されてなることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、周辺回路の規模を抑制しつつ、各画素に精度の高い電流を供給して表示画質を向上させることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明に係る発光装置を適用した表示装置の第１の実施形態を示す概略構成図である。
【図２】第１の実施形態に係る表示装置に適用されるデータドライバの一例を示す概略構成図である。
【図３】第１の実施形態に係るデータドライバの電流生成回路の要部構成を示す回路図である。
【図４】第１の実施形態に係る表示装置に適用される画素の一例を示す等価回路図である。
【図５】第１の実施形態に係るデータドライバにおける制御動作の一例を示すタイミングチャートである。
【図６】第１の実施形態に係る表示パネルにおける駆動制御動作の一例を示すタイミングチャートである。
【図７】第１の実施形態に特有の作用効果を説明するための、比較例となる表示装置の駆動制御方法の一例を示すタイミングチャートである。
【図８】第１の実施形態に係るデータドライバにおける制御動作の他の例を示すタイミングチャートである。
【図９】第１の実施形態の各例におけるタイミング制御とその特徴を説明するための図である。
【図１０】第２の実施形態に係る表示装置に適用されるデータドライバの基本構造を示す概略図である。
【図１１】第２の実施形態に係るデータドライバの電流生成回路におけるデータ切換回路の構成を示す回路図である。
【図１２】第２の実施形態に係るデータドライバの電流生成回路の要部構成を示す回路図である。
【図１３】第２の実施形態に係る表示装置に適用される表示パネル及びデータドライバの一例を示す概略構成図である。
【図１４】第２の実施形態に係るデータドライバにおける制御動作の一例を示すタイミングチャートである。
【図１５】第２の実施形態に特有の作用効果を説明するための、比較例となる表示装置の駆動制御方法の一例を示すタイミングチャートである。
【図１６】第２の実施形態の他の例に係る表示装置に適用される表示パネル及びデータドライバを示す概略構成図である。
【図１７】第２の実施形態の他の例に係るデータドライバにおける制御動作を示すタイミンチャートである。
【図１８】第２の実施形態の各例におけるタイミング制御とその特徴を説明するための図である。
【図１９】本発明に係る発光装置を適用したデジタルカメラの構成例を示す斜視図である。
【図２０】本発明に係る発光装置を適用した薄型テレビジョンの構成例を示す斜視図である。
【図２１】本発明に係る発光装置を適用したパーソナルコンピュータの構成例を示す斜視図である。
【図２２】本発明に係る発光装置を適用した携帯電話の構成例を示す図である。
【発明を実施するための形態】
【００１６】
以下、本発明に係る発光装置及びその駆動制御方法、並びに、電子機器の実施形態について、図面を参照して詳しく説明する。
＜第１の実施形態＞
まず、本発明に係る発光装置について、図面を参照して説明する。ここでは、本発明に係る発光装置を表示装置として適用した場合について説明する。
【００１７】
（表示装置）
図１は、本発明に係る発光装置を適用した表示装置の第１の実施形態を示す概略構成図である。ここでは、本実施形態に係る表示装置として、アクティブマトリクス型の駆動方式に対応した有機ＥＬ表示パネルを適用した場合について説明する。なお、本実施形態においては、画素側からデータラインを介してデータドライバ方向に階調電流を引き込むようにして書込動作を行う電流引き抜き方式の駆動方法を適用した場合について説明するが、データドライバ側からデータラインを介して画素方向に階調電流を押し込むようにして書込動作を行う電流押し込み方式の駆動方法を適用するものであってもよいことはいうまでもない。
【００１８】
図１に示すように、本発明に係る発光装置を適用した表示装置１００は、概略、表示パネル（発光パネル）１１０と、選択ドライバ（選択駆動回路）１２０と、データドライバ（電流駆動回路）１３０と、電源ドライバ（電源駆動回路）１４０と、システムコントローラ（制御回路）１５０と、を備えている。
【００１９】
図１に示すように、表示パネル１１０は、パネル基板上に行方向（図面左右方向）及び列方向（図面上下方向）に２次元配列された複数の画素ＰＩＸを有している。各画素ＰＩＸは、後述するように、画素駆動回路と発光素子とを有している。また、表示パネル１１０は、パネル基板の行方向に配設された複数の選択ラインＬｓ及び複数の電源ラインＬａと、パネル基板の列方向に配設された複数のデータラインＬｄと、を有している。そして、複数の画素ＰＩＸは、行ごとに各選択ラインＬｓ及び各電源ラインＬａに接続され、また、列ごとに各データラインＬｄに接続されている。画素ＰＩＸの具体的な構成やその駆動制御動作については、後述する。
【００２０】
選択ドライバ１２０は、表示パネル１１０の行方向に配設された各選択ラインＬｓに接続されている。選択ドライバ１２０は、後述するシステムコントローラ１５０から供給される選択制御信号に基づいて、各行の選択ラインＬｓに所定のタイミングで所定の電圧値（選択レベル又は非選択レベル）の選択信号Ｇｍを印加することにより、各行の画素ＰＩＸを選択状態に設定する。具体的には、選択ドライバ１２０は、各行の選択ラインＬｓに対して、タイミングを順次ずらして選択信号Ｇｍを印加することにより、表示パネル１１０に配列された各行の画素ＰＩＸを順次選択状態に設定する。なお、本実施形態においては、任意の行に印加される選択信号を符号「Ｇｍ」（ｍは任意の行位置を示す正の整数）を用いて示す。
【００２１】
このような選択ドライバ１２０は、例えば、シフトレジスタと出力回路を備えた構成を適用することができる。シフトレジスタは、システムコントローラ１５０から供給される選択制御信号（走査クロック信号、走査スタート信号）に基づいて、各行の選択ラインＬｓに対応するシフト信号を順次出力する。出力回路は、シフトレジスタからのシフト信号を所定の信号レベル（選択レベル；例えばハイレベル）に変換し、システムコントローラ１５０から供給される選択制御信号（出力イネーブル信号）に基づいて、各行の選択ラインＬｓに選択信号Ｇｍとして順次出力する。なお、選択ドライバ１２０における選択信号Ｇｍの出力制御（出力タイミングの設定）については、後述する。
【００２２】
データドライバ１３０は、表示パネル１１０の列方向に配設された各データラインＬｄに接続されている。データドライバ１３０は、後述するシステムコントローラ１５０から供給される複数ビットのデジタル信号（Ｄ０〜Ｄ４）からなる表示データ（階調データ）、及び、データ制御信号（シフトクロック信号ＳＣＫ、シフトスタート信号ＳＴＲ等）に基づいて、表示データに応じた電流値の階調電流Ｉdataを生成して、各列のデータラインＬｄを介して画素ＰＩＸへ供給する。これにより、表示データに応じた階調電流Ｉdataが各画素ＰＩＸに書き込まれる。ここで、本実施形態においては、表示データに応じた階調電流Ｉdataを、画素ＰＩＸからデータラインＬｄを介してデータドライバ１３０方向に引き抜くように流すことにより、各画素ＰＩＸに階調電流Ｉdataに応じた電圧成分が保持される。なお、データドライバ１３０の具体的な構成やその駆動制御動作については、後述する。
【００２３】
電源ドライバ１４０は、表示パネル１１０の行方向に配設された各電源ラインＬａに接続されている。電源ドライバ１４０は、後述するシステムコントローラ１５０から供給される電源制御信号に基づいて、各行の電源ラインＬａに所定のタイミングで所定の電圧値（発光レベル又は非発光レベル）の電源電圧Ｖsaを印加する。具体的には、電源ドライバ１４０は、各行の画素ＰＩＸの発光動作時（発光期間）にのみ、当該行の電源ラインＬａに対して、発光レベルの電源電圧Ｖsaを印加する。一方、電源ドライバ１４０は、各行の画素ＰＩＸへの階調電流Ｉdataの書込時（電流書込期間）を含む非発光動作時には、当該行の電源ラインＬａに対して、非発光レベルの電源電圧Ｖsaを印加する。
【００２４】
すなわち、電源ドライバ１４０は、選択ドライバ１２０から選択レベルの選択信号Ｇｍが出力されるタイミングに同期して、当該選択信号Ｇｍが印加される行の電源ラインＬａ（すなわち、選択状態に設定されるｍ行目の画素ＰＩＸに接続された電源ラインＬａ）に、電源ドライバ１４０から非発光レベルの電源電圧Ｖsaを印加するように制御される。なお、電源ドライバ１４０における電源電圧Ｖsaの供給制御（供給タイミングの設定）については、後述する。
【００２５】
システムコントローラ１５０は、表示装置１００の外部から供給される画像データに基づいて、輝度階調成分に対応したデジタル信号からなる表示データを生成してデータドライバ１３０に供給する。また、システムコントローラ１５０は、画像データに基づいて生成又は抽出されるタイミング信号に基づいて、上述した選択ドライバ１２０及びデータドライバ１３０、電源ドライバ１４０の各動作状態を制御して、表示パネル１１０における所定の駆動制御動作を実行するための選択制御信号及びデータ制御信号、電源制御信号を生成して出力する。これにより、システムコントローラ１５０は、所定のタイミングで、表示パネル１１０に配列された各画素ＰＩＸへの階調電流の書込動作、及び、各画素ＰＩＸの発光動作を実行して、画像データに基づく所定の画像情報を表示パネル１１０に表示させる制御を行う。
【００２６】
なお、本実施形態に係る表示装置１００において、表示パネル１１０と、その周辺に付設される上記のドライバやコントローラ等の周辺回路との実装構造については、特に限定するものではない。すなわち、例えば、表示パネル１１０と、少なくとも選択ドライバ１２０及びデータドライバ１３０とが単一の基板上に形成されているものであってもよいし、あるいは、選択ドライバ１２０やデータドライバ１３０がドライバＩＣの形態を有して、表示パネル１１０とは別個に設けられているものであってもよい。
【００２７】
（データドライバの構成例）
次いで、上述した表示装置１００に適用されるデータドライバ１３０について、図面を参照して詳しく説明する。
【００２８】
図２は、第１の実施形態に係る表示装置に適用されるデータドライバの一例を示す概略構成図である。図３は、第１の実施形態に係るデータドライバの電流生成回路の要部構成を示す回路図である。ここでは、説明の都合上、図１に示した表示パネル１１０に、画素ＰＩＸが１２８行×１２８列配列された構成を用いて説明する。
【００２９】
第１の実施形態に係る表示装置１００に適用されるデータドライバ１３０は、概略、図２に示すように、複数の電流生成回路Ａ１〜Ａ１２８と、複数のデータラッチ回路ＬＣ１〜ＬＣ１２８と、シフトレジスタ１３１と、複数の出力制御スイッチＳＷ１〜ＳＷ１２８と、複数の電流源１３２ａ〜１３２ｅと、を有している。
【００３０】
電流生成回路Ａ１〜Ａ１２８は、各々、出力制御スイッチＳＷ１〜ＳＷ１２８を介して、表示パネル１１０の列方向に配列された各データラインＬｄ１〜Ｌｄ１２８（図１に示したデータラインＬｄに対応する）に接続されている。すなわち、各電流生成回路Ａ１〜Ａ１２８は、表示パネル１１０の各列の画素ＰＩＸに対応して個別に設けられている。電流生成回路Ａ１〜Ａ１２８には、単一のシフトレジスタ１３１が接続され、当該シフトレジスタ１３１から所定のタイミングで、シフト信号Ｓ１〜Ｓ１２８が順次供給される。また、電流生成回路Ａ１〜Ａ１２８には、複数の電流源１３２ａ〜１３２ｅが共通に接続され、各電流源１３２ａ〜１３２ｅから所定の電流値の基準電流Ｉref0〜Ｉref4が共通に供給される。また、各電流生成回路Ａ１〜Ａ１２８には、データラッチ回路ＬＣ１〜ＬＣ１２８が対応するように個別に接続され、各データラッチ回路ＬＣ１〜ＬＣ１２８に保持されたデジタル信号Ｄ０〜Ｄ４が各電流生成回路Ａ１〜Ａ１２８に供給される。ここで、デジタル信号Ｄ０〜Ｄ４は、システムコントローラ１５０により画像データに基づいて生成され、各画素ＰＩＸを所定の輝度階調で発光動作させるための輝度階調値を複数ビット（本実施形態では５ビット）のデジタル値で示したものである。なお、電流生成回路Ａ１〜Ａ１２８の具体的な回路構成については、後述する。
【００３１】
出力制御スイッチＳＷ１〜ＳＷ１２８は、システムコントローラ１５０から供給されるデータ制御信号に含まれる切替信号ＩＳＥＬに基づいて、オン状態又はオフ状態に設定される。これにより、各電流生成回路Ａ１〜Ａ１２８から表示パネル１１０の各データラインＬｄ１〜Ｌｄ１２８への階調電流Ｉdata1〜Ｉdata128の供給動作（具体的には、後述する電流書込動作）が制御される。なお、上述したように、本実施形態においては、表示パネル１１０（画素ＰＩＸ）側から各データラインＬｄ１〜Ｌｄ１２８及び各出力制御スイッチＳＷ１〜ＳＷ１２８を介して、データドライバ１３０方向に引き抜かれるように階調電流Ｉdata1〜Ｉdata128が流れる。
【００３２】
シフトレジスタ１３１は、システムコントローラ１５０から供給されるデータ制御信号に含まれるシフトクロック信号ＳＣＫ及びシフトスタート信号ＳＴＲに基づいて、シフト信号Ｓ１〜Ｓ１２８を生成し、所定のタイミングで各電流生成回路Ａ１〜Ａ１２８に順次出力する。これにより、各電流生成回路Ａ１〜Ａ１２８における基準電流Ｉref0〜Ｉref4の記憶動作（具体的には、後述する電流記憶動作）が制御される。
【００３３】
電流源１３２ａ〜１３２ｅは、例えばデータドライバ１３０の外部に設けられ、各電流生成回路Ａ１〜Ａ１２８に共通に接続されて、各々、所定の電流値の基準電流Ｉref0〜Ｉref4を個別に供給する。ここで、各電流源１３２ａ〜１３２ｅにより供給される基準電流Ｉref0〜Ｉref4の数は、画像データに基づいて各画素ＰＩＸを所定の輝度階調で発光動作させるためのデジタル信号Ｄ０〜Ｄ４のビット数（本実施形態では５ビット）に対応して設定される。また、各基準電流Ｉref0、Ｉref1、Ｉref2、Ｉref3、Ｉref4の電流値は、画素ＰＩＸを発光動作させる際の輝度階調に対応させて、例えば１：２：４：８：１６（＝２の累乗）の比を有するような互いに異なる電流値に設定される。
【００３４】
デジタル信号Ｄ０〜Ｄ４は、システムコントローラ１５０から各画素ＰＩＸに対応するシリアルデータとして供給される。データラッチ回路ＬＣ１〜ＬＣ１２８は、当該シリアルデータに対応したタイミングで各々に供給されるラッチパルスＬＰ１〜ＬＰ１２８に対応したタイミングで、デジタル信号Ｄ０〜Ｄ４を取り込んで保持し、保持したデジタル信号Ｄ０〜Ｄ４を電流生成回路Ａ１〜Ａ１２８に供給する。各ラッチパルスＬＰ１〜ＬＰ１２８は、例えば、図示しないシフトレジスタより供給される。
【００３５】
上述した電流生成回路Ａ１〜Ａ１２８は、各々、例えば図３に示すような等価回路を有している。なお、図３においては、任意の列に設けられる電流生成回路について、符号「Ａｎ」（本実施形態においては、ｎは１〜１２８のいずれかを示す正の整数；以下同じ）を用いて示す。
【００３６】
図３に示すように、電流生成回路Ａｎは、データラッチ回路ＬＣｎ（図示を省略；図２参照）を介して供給される各デジタル信号Ｄ０〜Ｄ４に対応するように、５組のデジタル信号−電流変換部（以下、「Ｄ／Ｉ変換部」と記す；電流生成部）ＤＩＣ０〜ＤＩＣ４を備えている。
【００３７】
各Ｄ／Ｉ変換部ＤＩＣ０〜ＤＩＣ４は、各電流源１３２ａ〜１３２ｅに対応するように接続されて、各々、基準電流Ｉref0〜Ｉref4が個別に供給されている点以外は、同等の回路構成を有している。Ｄ／Ｉ変換部ＤＩＣ０を例にして説明すると、Ｄ／Ｉ変換部ＤＩＣ０は、図３に示すように、スイッチＳＡ１〜ＳＡ３と、トランジスタ（電流生成素子）Ｔ１１と、キャパシタ（容量素子）ＣＡと、を有している。
【００３８】
スイッチＳＡ１は、一端側が基準電流Ｉref0を供給する電流源１３２ａに接続され、他端側が接点ＮＡ１に接続されている。スイッチＳＡ２は、一端側が接点ＮＡ１に接続され、他端側が接点ＮＡ２に接続されている。スイッチ（電流制御素子）ＳＡ３は、一端側が接点Ｎ１１を介してｎ列目のデータラインＬｄｎに接続され、他端側が接点ＮＡ１に接続されている。ここで、スイッチＳＡ１、ＳＡ２は、シフトレジスタ１３１から出力され、接点Ｎ１２を介して供給されるシフト信号Ｓｎに基づいて、オン状態又はオフ状態に設定される。また、スイッチＳＡ３は、データラッチ回路ＬＣｎ（図示を省略；図２参照）から供給されるデジタル信号Ｄ０に基づいて、オン状態又はオフ状態に設定される。
【００３９】
トランジスタＴ１１は、導通路の一端側（ドレイン端子とソース端子の一方）が接点ＮＡ１に接続され、他端側（ドレイン端子とソース端子の他方）が接点ＮＡ３を介して接地電位に接続され、ゲート端子が接点ＮＡ２に接続されている。キャパシタＣＡは、トランジスタＴ１１のゲート端子（接点ＮＡ２）と導通路の他端側（接点ＮＡ３）との間に接続されている。
【００４０】
すなわち、電流生成回路Ａｎに設けられる各Ｄ／Ｉ変換部ＤＩＣ０〜ＤＩＣ４には、各電流源１３２ａ〜１３２ｅから基準電流Ｉref0〜Ｉref4が個別に供給されるとともに、データラッチ回路ＬＣｎを介してデジタル信号Ｄ０〜Ｄ４が個別に供給される。また、各Ｄ／Ｉ変換部ＤＩＣ０〜ＤＩＣ４には、シフトレジスタ１３１から出力されるシフト信号Ｓｎが接点Ｎ１２を介して共通に供給される。そして、各Ｄ／Ｉ変換部ＤＩＣ０〜ＤＩＣ４は、接点Ｎ１１を介してデータラインＬｄｎに共通に接続されている。
【００４１】
これにより、シフトレジスタ１３１からシフト信号Ｓｎが供給されると、各Ｄ／Ｉ変換部ＤＩＣ０〜ＤＩＣ４のスイッチＳＡ１、ＳＡ２がオン動作して、各電流源１３２ａ〜１３２ｅから供給される基準電流Ｉref0〜Ｉref4に応じた電荷が各キャパシタＣＡに蓄積されるとともに、当該キャパシタＣＡに蓄積された電荷量に応じて、接点ＮＡ２、ＮＡ３間に所定の電位差が生じる。そして、データラッチ回路ＬＣｎから表示データに応じたデジタル信号Ｄ０〜Ｄ４が供給されることにより、スイッチＳＡ３がオン動作又はオフ動作して、デジタル信号Ｄ０〜Ｄ４に応じてＤ／Ｉ変換部ＤＩＣ０〜ＤＩＣ４が接点Ｎ１１を介してデータラインＬｄｎに接続される。そして、接点Ｎ１１に接続されたＤ／Ｉ変換部ＤＩＣ０〜ＤＩＣ４において、キャパシタＣＡに蓄積された電荷量に基づく電圧成分に応じてトランジスタＴ１１がオン動作することにより、所定の電流値の単位電流が、例えば接点Ｎ１１側から接地電位方向に流れる。このように、各Ｄ／Ｉ変換部ＤＩＣ〜ＤＩＣ４において、デジタル信号Ｄ０〜Ｄ４の値に応じて流れる上記の単位電流は、接点Ｎ１１において合成されて、当該単位電流を合算した電流値の階調電流Ｉdatanが生成される。当該階調電流Ｉdatanは、出力制御スイッチＳＷｎ（図示を省略；図２参照）を介してｎ列目のデータラインＬｄｎに供給される。
【００４２】
すなわち、本実施形態に示した電流生成回路Ａｎを備えたデータドライバ１３０においては、表示データに含まれる各デジタル信号Ｄ０〜Ｄ４に対応するように、略同一の回路構成を有するＤ／Ｉ変換部ＤＩＣ０〜ＤＩＣ４を備えている。そして、各Ｄ／Ｉ変換部ＤＩＣ０〜ＤＩＣ４に各電流源１３２ａ〜１３２ｅから供給される基準電流Ｉref1〜Ｉref4に応じた電荷が個別に保持され、当該保持された電荷量に基づいて、単一サイズのトランジスタＴ１１を流れる単位電流が、表示データに含まれる各デジタル信号Ｄ０〜Ｄ４の値に応じて合成されて、階調電流Ｉdatanとして各データラインＬｄｎに出力される。
【００４３】
したがって、本実施形態によれば、従来技術に示したカレントミラー型の電流駆動装置のような、カレントミラー接続されたトランジスタの製造ばらつきの影響を受けにくく、表示データに応じた精度の高い階調電流（書込電流）を各画素に供給して良好な画質を実現することができる。また、本実施形態によれば、表示データ（階調データ）のビット数に応じてトランジスタのサイズを異ならせて電流駆動能力を設定する必要がないので、データドライバの回路規模の増大を抑制することができる。
【００４４】
（画素の構成例）
次に、本実施形態に係る表示装置の表示パネルに適用される画素の具体的な構成の一例について、図面を参照して説明する。
図４は、第１の実施形態に係る表示装置に適用される画素の一例を示す等価回路図である。なお、図４に示す画素の等価回路は、本実施形態に係る表示装置に適用可能な一例を示すものに過ぎない。すなわち、後述するように、表示データに応じて供給される階調電流に基づいて、発光素子に発光駆動電流を流して所望の輝度階調で発光動作させる電流指定型（電流書込型）の階調制御方式に対応したものであれば、他の回路構成を有するものであってもよい。
【００４５】
図４に示すように、本実施形態に係る表示パネル１１０に配列される各画素ＰＩＸは、画素駆動回路ＤＣと、電流駆動型の発光素子である有機ＥＬ素子（負荷）ＯＥＬと、を備えている。画素駆動回路ＤＣは、画像データに基づいて生成される表示データ（輝度階調値）に応じた電流値の発光駆動電流を生成して、有機ＥＬ素子ＯＥＬに供給する。有機ＥＬ素子ＯＥＬは、画素駆動回路ＤＣから供給される発光駆動電流に基づいて、表示データに応じた輝度階調で発光する。
【００４６】
画素駆動回路ＤＣは、例えば図４に示すように、トランジスタＴｒ１〜Ｔｒ３とキャパシタＣｓとを備えている。トランジスタＴｒ１は、ゲート端子が選択ラインＬｓに接続され、ドレイン端子が電源ラインＬａに接続され、ソース端子が接点ＮＰ１に接続されている。トランジスタＴｒ２は、ゲート端子が選択ラインＬｓに接続され、ソース端子がデータラインＬｄに接続され、ドレイン端子が接点ＮＰ２に接続されている。トランジスタ（発光駆動素子）Ｔｒ３は、ゲート端子が接点ＮＰ１に接続され、ドレイン端子が電源ラインＬａに接続され、ソース端子が接点ＮＰ２に接続されている。キャパシタ（保持容量）Ｃｓは、トランジスタＴｒ３のゲート端子（接点ＮＰ１）とソース端子（接点ＮＰ２）との間に接続されている。
【００４７】
また、有機ＥＬ素子ＯＥＬは、アノード端子が上記画素駆動回路ＤＣの接点ＮＰ２に接続され、カソード端子が所定の低電位電源（基準電圧Ｖsc；例えば接地電位Ｖgnd）に接続されている。なお、キャパシタＣｓは、トランジスタＴｒ３のゲート、ソース間に形成される寄生容量であってもよいし、トランジスタＴｒ３のゲート、ソース間に付加的に設けられた補助容量であってもよいし、これらの寄生容量と補助容量からなる容量成分であってもよい。
【００４８】
ここで、トランジスタＴｒ１〜Ｔｒ３は、特に限定するものではないが、例えばｎチャネル型の薄膜トランジスタ（ＴＦＴ）を適用することができる。この場合、ｎチャネル型のアモルファスシリコン薄膜トランジスタを適用することにより、すでに確立された製造技術を適用して、多結晶型や単結晶型のシリコン薄膜トランジスタに比較して、簡易な製造プロセスを用いて動作特性（電子移動度等）が均一で安定したトランジスタを実現することができる。なお、図４に示した等価回路において、トランジスタＴｒ１〜Ｔｒ３がｐチャネル型であれば、ソース端子及びドレイン端子が互いに逆になる。
【００４９】
（表示装置の駆動制御方法）
次に、上述した構成を有する表示装置（発光装置）の駆動制御方法について説明する。
図５は、第１の実施形態に係るデータドライバにおける制御動作の一例を示すタイミングチャートであり、図６は、第１の実施形態に係る表示パネルにおける駆動制御動作の一例を示すタイミングチャートである。図５においては、ｘ番目とｘ＋１番目のフレーム期間におけるタイミングチャートを示す（ｘは任意の正の整数）。
【００５０】
まず、上述したデータドライバ１３０の制御動作について、図５を参照して説明する。
本実施形態に係るデータドライバ１３０の制御動作においては、例えば図５に示すように、電流記憶動作（電流記憶期間）と、電流書込動作（電流書込期間）とが、１水平期間（１Ｈ）内に順次実行される。電流記憶動作においては、上述したデータドライバ１３０の各電流生成回路Ａ１〜Ａ１２８に基準電流Ｉref0〜Ｉref4を記憶する動作が実行される。また、電流書込動作においては、各電流生成回路Ａ１〜Ａ１２８において、表示データに応じた電流値の階調電流Ｉdata1〜Ｉdata128を生成して、各画素ＰＩＸに書き込む動作が実行される。本実施形態においては、構成を限定するものではないが、説明を簡略化するために、各電流生成回路Ａ１〜Ａ１２８に基準電流Ｉref0〜Ｉref4を記憶する電流記憶期間と、階調電流Ｉdata1〜Ｉdata128を各画素ＰＩＸに書き込む電流書込期間とを、同じ時間幅、例えば、１水平期間の１／２（図中、「１／２Ｈ」と表記）に設定する。また、上述したように、表示パネル１１０に画素ＰＩＸが１２８行×１２８列配列されているものとして、１水平期間（１Ｈ）を１フレーム期間の１／１２８の時間幅（すなわち、１フレーム期間（動作期間）を選択ライン数の１２８で均等分割した時間幅）と定義する。
【００５１】
まず、図５に示すように、ｘ番目のフレーム期間（ｘフレーム目）の最初（１番目）の１水平期間の前半（例えば１／２Ｈ）においては、システムコントローラ１５０からデータドライバ１３０に供給されるデータ制御信号に含まれる切替信号ＩＳＥＬがオフレベル（例えばローレベル）に制御される。これにより、図２に示したデータドライバ１３０の出力制御スイッチＳＷ１〜ＳＷ１２８がオフ動作するとともに、電流記憶期間が設定される。このとき、図２に示したデータドライバ１３０のシフトレジスタ１３１からオンレベル（例えばハイレベル）のシフト信号Ｓ１が電流生成回路Ａ１に出力されることにより、当該電流生成回路Ａ１に設けられた各Ｄ／Ｉ変換部ＤＩＣ０〜ＤＩＣ４のスイッチＳＡ１、ＳＡ２がオン動作する。これにより、各Ｄ／Ｉ変換部ＤＩＣ０〜ＤＩＣ４において、電流源１３２ａ〜１３２ｅから供給される各基準電流Ｉref0〜Ｉref4に応じた電荷が、各キャパシタＣＡに個別かつ一括して蓄積される（電流記憶動作）。ここで、各水平期間の前半の開始タイミングは、本発明に係わる第１のタイミングに対応する。
【００５２】
次いで、当該１番目の１水平期間の後半（例えば１／２Ｈ）においては、切替信号ＩＳＥＬがオンレベル（例えばハイレベル）に制御される。これにより、データドライバ１３０の出力制御スイッチＳＷ１〜ＳＷ１２８がオン動作して、表示パネル１１０の各列に配設されたデータラインＬｄ１〜Ｌｄ１２８と、各列に対応して設けられた電流生成回路Ａ１〜Ａ１２８とが個別に接続され、電流書込期間が設定される。このとき、データドライバ１３０のシフトレジスタ１３１からオフレベル（例えばローレベル）のシフト信号Ｓ１が電流生成回路Ａ１に出力されることにより、当該電流生成回路Ａ１に設けられた各Ｄ／Ｉ変換部ＤＩＣ０〜ＤＩＣ４のスイッチＳＡ１、ＳＡ２がオフ動作して、電流源１３２ａ〜１３２ｅと電流生成回路Ａ１（各Ｄ／Ｉ変換部ＤＩＣ０〜ＤＩＣ４）との接続が遮断される。これにより、各キャパシタＣＡに蓄積された電荷量に応じた電位差が接点ＮＡ２、ＮＡ３間（キャパシタＣＡの両端）に保持される。
【００５３】
この動作に同期して、システムコントローラ１５０から供給される選択制御信号に基づいて、選択ドライバ１２０から表示パネル１１０の１行目の選択ラインＬｓに対して、選択レベルの選択信号Ｇ１が印加される。これにより、当該１行目の画素ＰＩＸが選択状態に設定される。すなわち、本電流書込期間は、特定の行の画素ＰＩＸの選択期間でもある。ここで、各水平期間の後半の開始タイミングは、本発明に係わる第２のタイミングに対応する。
【００５４】
この状態で、データドライバ１３０において、上記１行目の画素ＰＩＸに供給する表示データの輝度階調成分に応じたデジタル信号Ｄ０〜Ｄ４が各データラッチ回路ＬＣ１〜Ｌｃ１２８を介して、各電流生成回路Ａ１〜Ａ１２８に供給される。これにより、各電流生成回路Ａ１〜Ａ１２８に設けられたＤ／Ｉ変換部ＤＩＣ０〜ＤＩＣ４のスイッチＳＡ３が、デジタル信号Ｄ０〜Ｄ４の値（「１」、「０」の２値のいずれか）に応じてオン動作、又は、オフ動作する。すなわち、各電流生成回路Ａ１〜Ａ１２８において、デジタル値「１」に設定されたデジタル信号Ｄ０〜Ｄ４が供給されたＤ／Ｉ変換部ＤＩＣ０〜ＤＩＣ４のスイッチＳＡ３のみがオン動作して、当該Ｄ／Ｉ変換部ＤＩＣ０〜ＤＩＣ４のみが接点Ｎ１１に電気的に接続される。
【００５５】
このとき、表示パネル１１０の各列のデータラインＬｄ１〜Ｌｄ１２８に接続される接点Ｎ１１の電位を、各Ｄ／Ｉ変換部ＤＩＣ０〜ＤＩＣ４に設けられるトランジスタＴ１１の導通路の他端側（接点ＮＡ３）に接続された接地電位よりも十分高く設定することにより、各トランジスタＴ１１はオン動作して、上記キャパシタＣＡに蓄積された電荷量（接点ＮＡ２、ＮＡ３間の電位差）に応じた電流値のオン電流（すなわち、上記単位電流）が接点ＮＡ１側から接点ＮＡ３（接地電位）側に流れる。これにより、各Ｄ／Ｉ変換部ＤＩＣ０〜ＤＩＣ４に流れる単位電流に基づいて生成される階調電流Ｉdata1〜Ｉdata128が、各列のデータラインＬｄ１〜Ｌｄ１２８から接点Ｎ１１を介して電流生成回路Ａ１〜Ａ１２８方向に引き抜かれるように一斉に流れ、選択状態に設定された１行目の各画素ＰＩＸに電流書き込みが行われる（電流書込動作）。
【００５６】
ここで、各列のデータラインＬｄ１〜Ｌｄ１２８に流れる階調電流Ｉdata1〜Ｉdata128の電流値は、各電流生成回路Ａ１〜Ａ１２８において、デジタル信号Ｄ０〜Ｄ４に応じて、接点Ｎ１１に接続されたＤ／Ｉ変換部ＤＩＣ０〜ＤＩＣ４のトランジスタＴ１１に流れる単位電流の合計値となる。また、各Ｄ／Ｉ変換部ＤＩＣ０〜ＤＩＣ４のトランジスタＴ１１に流れる単位電流は、上述した電流記憶動作において、キャパシタＣＡに蓄積された電荷量（すなわち、接点ＮＡ２、ＮＡ３間の電位差）に応じた電流値を有する。したがって、階調電流Ｉdata1〜Ｉdata128の電流値は、各電流源１３２ａ〜１３２ｅから供給される基準電流Ｉref0〜Ｉref4、及び、デジタル信号Ｄ０〜Ｄ４のデジタル値（すなわち、表示データに含まれる輝度階調成分）に基づいて決定される。
【００５７】
次いで、図５に示すように、ｘフレーム目の２番目の１水平期間の前半（１／２Ｈ）においては、切替信号ＩＳＥＬが再びオフレベルに制御されることにより、電流記憶期間が設定される。このとき、シフトレジスタ１３１からオンレベルのシフト信号Ｓ２が電流生成回路Ａ２に出力されることにより、当該電流生成回路Ａ２に設けられた各Ｄ／Ｉ変換部ＤＩＣ０〜ＤＩＣ４において、電流源１３２ａ〜１３２ｅから供給される各基準電流Ｉref0〜Ｉref4に応じた電荷が、各キャパシタＣＡに個別かつ一括して蓄積される。（電流記憶動作）
【００５８】
次いで、当該２番目の１水平期間の後半（１／２Ｈ）においては、切替信号ＩＳＥＬが再びオンレベルに制御されることにより、電流書込期間が設定される。このとき、シフトレジスタ１３１からオフレベルのシフト信号Ｓ２が電流生成回路Ａ２に出力されることにより、当該電流生成回路Ａ２に設けられた各Ｄ／Ｉ変換部ＤＩＣ０〜ＤＩＣ４のキャパシタＣＡに蓄積された電荷量に応じた電位差が接点ＮＡ２、ＮＡ３間（キャパシタＣＡの両端）に保持される。
【００５９】
この動作に同期して、選択ドライバ１２０から表示パネル１１０の２行目の選択ラインＬｓに対して、選択レベルの選択信号Ｇ２が印加されることにより、当該２行目の画素ＰＩＸが選択状態に設定される。この状態で、データドライバ１３０において、上記２行目の画素ＰＩＸに供給する表示データの輝度階調成分に応じたデジタル信号Ｄ０〜Ｄ４が各電流生成回路Ａ１〜Ａ１２８に供給されることにより、当該デジタル信号Ｄ０〜Ｄ４のデジタル値に応じて、Ｄ／Ｉ変換部ＤＩＣ０〜ＤＩＣ４が接点Ｎ１１に電気的に接続される。
【００６０】
これにより、各Ｄ／Ｉ変換部ＤＩＣ０〜ＤＩＣ４のキャパシタＣＡに蓄積された電荷量に応じて、トランジスタＴ１１に流れる単位電流の合計値からなる階調電流Ｉdata1〜Ｉdata128が、各列のデータラインＬｄ１〜Ｌｄ１２８から接点Ｎ１１を介して電流生成回路Ａ１〜Ａ１２８方向に引き抜かれるように一斉に流れ、選択状態に設定された２行目の各画素ＰＩＸに電流書き込みが行われる（電流書込動作）。
【００６１】
以下同様に、１フレーム期間（動作期間）内の各１水平期間の前半（１／２Ｈ）においては、ｎ列目の電流生成回路Ａｎ（ｎは１〜１２８の任意の列位置を示す正の整数）に、各電流源１３２ａ〜１３２ｅから基準電流Ｉref0〜Ｉref4を供給して電流記憶動作を行う。また、同１水平期間の後半（１／２Ｈ）においては、全ての電流生成回路Ａ１〜Ａ１２８を同時に駆動して、選択状態に設定されたｍ行目（ｍは１〜１２８の任意の行位置を示す正の整数）の各画素ＰＩＸに、表示データの輝度階調成分に応じたデジタル信号Ｄ０〜Ｄ４に基づく電流値の階調電流Ｉdata1〜Ｉdata128を一斉に流して電流書込動作を行う。そして、これらの一連の動作（電流記憶動作及び電流書込動作）を、各行の選択ラインＬｓに選択信号Ｇｍを印加するタイミングに応じたタイミング（第１のタイミング及び第２のタイミング）で、交互に切り替えて繰り返し実行する。これにより、本実施形態においては、表示パネル１１０に配設された１２８列目のデータラインＬｄ１２８に対応する電流生成回路Ａ１２８まで電流記憶動作が繰り返し実行されるとともに、表示パネル１１０の１２８行目の画素ＰＩＸまで電流書込動作が順次実行される。
【００６２】
次に、複数の画素ＰＩＸが２次元配列された表示パネル１１０における駆動制御動作について、図６を参照して説明する。ここでは、上述したデータドライバ１３０の制御動作を適宜参照しながら、図４に示した各画素ＰＩＸの駆動制御動作について説明する。
【００６３】
本実施形態に係る表示パネル１１０の駆動制御動作においては、例えば図６に示すように、概略、電流書込動作（電流書込期間；非発光期間）と、発光動作（発光期間）とが、１フレーム期間内に順次実行される。電流書込動作においては、上述したデータドライバ１３０から各列のデータラインＬｄ１〜Ｌｄ１２８を介して、選択状態に設定された行の各画素ＰＩＸに表示データに応じた電流値の階調電流Ｉdata1〜Ｉdata128を書き込む。ここで、本実施形態においては、電流書込動作の実行期間（電流書込期間）中は、各画素ＰＩＸが非発光状態に設定される。また、発光動作においては、各画素ＰＩＸにおいて、上記表示データに応じた発光駆動電流を有機ＥＬ素子ＯＥＬに供給して、所定の輝度階調で発光させる。ここで示す表示パネル１１０（画素ＰＩＸ）の電流書込動作は、上述したデータドライバ１３０における電流書込動作に一致する。したがって、行ごとに設定される電流書込期間は、上述したデータドライバ１３０の制御動作（図５参照）において示したように、１フレーム期間中に設けられる各１水平期間の例えば１／２（１／２Ｈ）の時間幅に設定されるとともに、相互に時間的な重なりが生じないように設定される。
【００６４】
上述したような回路構成（図４参照）を有する画素ＰＩＸへの電流書込動作（電流書込期間；選択期間）においては、図６に示すように、各行の選択ラインＬｓに対して、選択ドライバ１２０から選択レベル（ハイレベル）の選択信号Ｇｍ（Ｇ１〜Ｇ１２８）が所定のタイミングで順次印加されることにより、当該選択ラインＬｓに接続された画素ＰＩＸが順次選択状態に設定される。また、各行の選択ラインＬｓに選択レベルの選択信号Ｇｍが印加されるタイミングに同期して、当該行の電源ラインＬａに対して、電源ドライバ１４０から非発光レベル（基準電圧Ｖsc以下の電位）の電源電圧Ｖsaが順次印加される。
【００６５】
そして、この状態で、各列のデータラインＬｄ１〜Ｌｄ１２８に対して、上述した構成を有するデータドライバ１３０から当該選択状態に設定された行の表示データに応じた階調電流Ｉdata1〜Ｉdata128が一斉に供給される。ここで、上述したように、階調電流Ｉdata1〜Ｉdata128は、各画素ＰＩＸに書き込まれる表示データに含まれる輝度階調値に応じた負極性の電流値に設定される。すなわち、本実施形態においては、各画素ＰＩＸ（画素駆動回路ＤＣ）側からデータラインＬｄ１〜Ｌｄ１２８を介してデータドライバ１３０方向に当該階調電流Ｉdata1〜Ｉdata128が引き込まれるように設定される。
【００６６】
これにより、各画素ＰＩＸの画素駆動回路ＤＣに設けられたトランジスタＴｒ１及びＴｒ２がオン動作して、非発光レベルの電源電圧Ｖsaが接点ＮＰ１（トランジスタＴｒ３のゲート端子及びキャパシタＣｓの一端）に印加される。また、各画素ＰＩＸの画素駆動回路ＤＣからデータラインＬｄ１〜Ｌｄ１２８を介して階調電流Ｉdata1〜Ｉdata128を引き込む動作が行われることにより、非発光レベルの電源電圧Ｖsaよりも低電位の電圧レベルが接点ＮＰ２（トランジスタＴｒ３のソース端子及びキャパシタＣｓの他端）に印加される。
【００６７】
このように、接点ＮＰ１及びＮＰ２間（トランジスタＴｒ３のゲート、ソース間）に電位差が生じることにより、トランジスタＴｒ３がオン動作して、当該電位差に応じた書込電流が、電源ラインＬａからトランジスタＴｒ３、接点ＮＰ２、トランジスタＴｒ２を介して各データラインＬｄ１〜Ｌｄ１２８方向に流れる。
【００６８】
このとき、キャパシタＣｓには、接点ＮＰ１及びＮＰ２間（トランジスタのＴｒ３のゲート、ソース間）に生じた電位差に対応する電荷が蓄積され、電圧成分として保持される。また、電源ラインＬａには、基準電圧Ｖsc以下の、非発光レベルの電源電圧Ｖsaが印加され、さらに、書込電流が各画素ＰＩＸからデータラインＬｄ１〜Ｌｄ１２８方向に流れるように設定されている。これにより、有機ＥＬ素子ＯＥＬのアノード端子（接点ＮＰ２）に印加される電位は、カソード端子の電位（基準電圧Ｖsc）よりも低くなるため、有機ＥＬ素子ＯＥＬには電流が流れず、電流書込動作（電流書込期間）中において有機ＥＬ素子ＯＥＬは発光しない（非発光動作）。
【００６９】
次いで、画素ＰＩＸの発光動作（発光期間；非選択期間）においては、図６に示すように、各行の選択ラインＬｓに対して、選択ドライバ１２０から非選択レベル（例えばローレベル）の選択信号Ｇｍが印加されることにより、当該選択ラインＬｓに接続された画素ＰＩＸが順次非選択状態に設定される。また、各行の選択ラインＬｓに非選択レベルの選択信号Ｇｍが印加されるタイミングに同期して、当該行の電源ラインＬａに対して、電源ドライバ１４０から発光レベル（基準電圧Ｖscよりも高い電位）の電源電圧Ｖsaが印加される。
【００７０】
これにより、各画素ＰＩＸの画素駆動回路ＤＣに設けられたトランジスタＴｒ１及びＴｒ２がオフ動作する。また、キャパシタＣｓには、上述した電流書込動作において蓄積された電荷が保持されることにより、接点ＮＰ１及びＮＰ２間（トランジスタＴｒ３のゲート、ソース間）の電位差が保持されるので、トランジスタＴｒ３はオン状態を維持する。したがって、電源ラインＬａからトランジスタＴｒ３、接点ＮＰ２を介して、有機ＥＬ素子ＯＥＬに所定の発光駆動電流が流れる。
【００７１】
このとき、各画素ＰＩＸのキャパシタＣｓにより保持される電位差（電圧成分）は、トランジスタＴｒ３において階調電流Ｉdata1〜Ｉdata128に対応する書込電流を流す際の電位差に相当するので、有機ＥＬ素子ＯＥＬに流れる発光駆動電流は、当該書込電流と略同等の電流値となる。これにより、発光期間においては、電流書込動作により書き込まれた階調電流Ｉdata1〜Ｉdata128に応じた発光駆動電流が、トランジスタＴｒ３を介して継続的に供給されることになり、有機ＥＬ素子ＯＥＬは、表示データに応じた輝度階調で発光する動作を継続する（発光動作）。
【００７２】
そして、上述した一連の動作を、図６に示すように、表示パネル１１０に配列された全ての行の画素ＰＩＸについて順次繰り返し実行することにより、１画面分の表示データが書き込まれて、各画素ＰＩＸ（有機ＥＬ素子ＯＥＬ）が所定の輝度階調で発光し、画像データに基づく所定の画像情報が表示パネル１１０に表示される。
【００７３】
なお、図５に示したデータドライバ１３０の制御動作においては、ｘフレーム目の動作について具体的に説明した。ここで、図５に示した「ｘフレーム目」は、少なくとも電源投入直後の１フレーム目ではないことを意味している。すなわち、上述したデータドライバ１３０の制御動作においては、１フレーム期間内の各水平期間の前半（１／２Ｈ）において、基準電流Ｉref0〜Ｉref4が各列に対応して設けられた電流生成回路Ａ１〜Ａ１２８に順次記憶される。すなわち、特定の１水平期間においては、特定のｎ列の電流生成回路Ａｎにのみ基準電流Ｉref0〜Ｉref4が記憶され、このような動作を列数分、繰り返し実行することにより、全ての電流生成回路Ａ１〜Ａ１２８に基準電流Ｉref0〜Ｉref4が記憶される。そして、本実施形態においては、このような各電流生成回路Ａ１〜Ａ１２８への基準電流Ｉref0〜Ｉref4の記憶動作が、フレームごとに順次繰り返し実行される。したがって、電源投入後、ある程度の時間が経過した時点で、図５に示したようなデータドライバ１３０の制御動作を実行することにより、各電流生成回路Ａ１〜Ａ１２８に対して基準電流Ｉref0〜Ｉref4の記憶動作が既に行われているので、各水平期間の後半（１／２Ｈ）において、全ての電流生成回路Ａ１〜Ａ１２８を同時に駆動して、各データラインＬｄ１〜Ｌｄ１２８を介して、選択状態に設定された行の各画素ＰＩＸに階調電流Ｉdata1〜Ｉdata128を一斉に供給して書込みを行う電流書込動作を良好に行うことができる。
【００７４】
（作用効果の検証）
次に、本実施形態に係る表示装置及びその駆動制御方法に特有の作用効果について詳しく検証する。ここでは、本実施形態に係る表示装置の駆動制御方法について、比較対象（以下、「比較例」と記す）を示して、その動作特性を検証した後、本実施形態特有の作用効果を説明する。
【００７５】
図７は、第１の実施形態に特有の作用効果を説明するための、比較例となる表示装置（データドライバ）の駆動制御方法の一例を示すタイミングチャートである。
比較例は、上述した本実施形態に示した表示装置（図１〜図４参照）を用いて、図７に示すような駆動制御方法を適用するものとする。ここで、上述した本実施形態と同等の制御動作については、その説明を簡略化する。
【００７６】
すなわち、比較例となる駆動制御方法は、図７に示すように、１フレーム期間を二分割して、当該１フレーム期間の前半を、電流記憶動作を繰り返し実行する期間（電流記憶期間）とし、同後半を、電流書込動作を繰り返し実行する期間（電流書込期間）に設定する。ここでは、上述した本実施形態との比較のため、本実施形態と同様に、電流記憶期間と電流書込期間を同一の時間幅、例えば、１水平期間の１／２（１／２Ｈ）に設定する。
【００７７】
１フレーム期間の前半においては、切替信号ＩＳＥＬをオフレベルに設定し、電流源１３２ａ〜１３２ｅから供給される基準電流Ｉref0〜Ｉref4を各電流生成回路Ａ１〜Ａ１２８に記憶する動作（電流記憶期間）を、順次実行することにより、全ての電流生成回路Ａ１〜Ａ１２８に基準電流Ｉref0〜Ｉref4が記憶される。
【００７８】
次いで、１フレーム期間の後半において、切替信号ＩＳＥＬをオンレベルに設定し、電流生成回路Ａ１〜Ａ１２８を同時に駆動して、各行の画素ＰＩＸが選択状態に設定されるタイミングに同期して、表示データ（デジタル信号Ｄ０〜Ｄ４）に応じた電流値の階調電流Ｉdata1〜Ｉdata128を、各列のデータラインＬｄ１〜Ｌｄ１２８を介して一斉に供給し、各画素ＰＩＸに書き込む動作（電流書込期間）を、順次実行することにより、表示パネル１１０の全ての行の画素ＰＩＸに表示データを書き込む。
【００７９】
このような比較例に示した駆動制御方法においては、次のような問題点を有している。すなわち、比較例における駆動制御方法においては、図７に示すように、１フレーム期間の前半（電流記憶期間）で基準電流Ｉref0〜Ｉref4を各電流生成回路Ａ１〜Ａ１２８に記憶する動作を順次実行するとともに、この電流記憶期間は有機ＥＬ素子ＯＥＬが発光動作する発光期間に設定されている。また、１フレーム期間の後半（電流書込期間）で各行の画素ＰＩＸに階調電流Ｉdata1〜Ｉdata128を供給して書き込む電流書込動作を順次実行するとともに、この電流書込期間は有機ＥＬ素子ＯＥＬが非発光動作する非発光期間に設定されている。このように、発光期間となる電流記憶期間が１フレーム期間内の前半に、また、非発光期間となる電流書込期間が１フレーム期間内の後半に、各々時間的に偏って設定されるため、表示パネル１１０に表示される画像情報にフリッカが視認されやすくなり、画質が低下するという問題点を有している。
【００８０】
これに対して、上述した本実施形態においては、図５に示したように、各電流生成回路Ａ１〜Ａ１２８における電流記憶期間（電流記憶動作）と、各行の画素ＰＩＸへの電流書込期間（電流書込動作）とを、例えば１水平期間の１／２（１／２Ｈ）ごとに交互に切替えて実行するように駆動タイミングを制御している。このような駆動制御方法によれば、発光期間となるデータドライバ１３０の各電流生成回路Ａ１〜Ａ１２８における電流記憶動作(電流記憶期間)、及び、非発光期間となる表示パネル１１０の各行の画素ＰＩＸへの電流書込動作（電流書込期間）が、１フレーム期間内で均一に分散される。したがって、本実施形態によれば、上述した比較例に示したように電流書込期間が時間的に偏ることがないので、画像情報にフリッカが視認されることによる画質の低下を防止することができる。
【００８１】
なお、上述した第１の実施形態においては、説明を簡略化するために、表示パネル１１０に配列される画素ＰＩＸの行数と列数が同一になるように設定した場合について、表示装置の構成及びその駆動制御方法を説明した。ここで、薄型テレビジョンや携帯電話機、デジタルカメラ等に適用される表示装置においては、画素ＰＩＸの行数と列数とが一致しない（等しくない）場合が一般的である。このような場合には、上述した実施形態に示した技術思想をそのまま用いて、以下に示すような制御動作（駆動制御方法）を適用することができる。
【００８２】
すなわち、表示パネル１１０に配列されるｐ行×ｑ列（ｐ、ｑは正の整数）の画素ＰＩＸにおいて、行数（ｐ）を列数（ｑ）よりも小さく設定した場合（ｐ＜ｑ）には、各電流生成回路Ａ１〜ＡｑからデータラインＬｄ１〜Ｌｄｑを介して各画素ＰＩＸに書込みを行う間に、ｑ／ｐ個の複数の電流生成回路に基準電流Ｉref0〜Ｉref4を同時に記憶する動作を実行する。このような制御動作は、複数の電流生成回路への基準電流Ｉref0〜Ｉref4の供給、記憶タイミングを設定するシフトレジスタ１３１からのシフト信号Ｓｎの出力タイミングを適宜調整することにより実現することができる。ここで、仮に上記のｑ／ｐが整数にならない場合には、基準電流Ｉref0〜Ｉref4を同時に記憶する電流生成回路の数を一定でなく、一部の期間で数を変えるように設定して、任意のタイミングで数合わせが行われるように制御する。本実施形態においては、上述したように、画素ＰＩＸへの電流書込動作（電流書込期間）を１フレーム期間内で時間的に偏らせずに均一又は略均一に分散させることを特徴とするものであるので、各電流生成回路Ａ１〜Ａｑへの基準電流Ｉref0〜Ｉref4の供給、記憶タイミングが一定に設定されていない場合であっても、上述した作用効果を良好に得ることができる。
【００８３】
また、表示パネル１１０に配列されるｐ行×ｑ列の画素ＰＩＸの、行数（ｐ）を列数（ｑ）よりも大きく設定した場合（ｐ＞ｑ）には、各電流生成回路Ａ１〜ＡｑからデータラインＬｄ１〜Ｌｄｑを介して各画素ＰＩＸに書込みを行う期間の長さを、上述した実施形態に示した場合（例えば１水平期間の１／２（１／２Ｈ））よりも長くして、各電流生成回路Ａ１〜Ａｑへの基準電流Ｉref0〜Ｉref4の供給、記憶タイミングが均一に分散されるように設定する。ここで、仮に上記ｐ／ｑが整数にならない場合には、各電流生成回路Ａ１〜Ａｑへの基準電流Ｉref0〜Ｉref4の供給、記憶タイミングを均一ではなく、適当なタイミングに調整して、任意のタイミングで数合わせが行われるように制御する。なお、このような制御動作（駆動制御方法）は、後述する他の実施形態の各例においても同様に適用することができる。
【００８４】
＜第１の実施形態の他の例＞
次に、本実施形態に係る表示装置及びその駆動制御方法の他の例について、図面を参照して説明する。ここでは、上述した実施形態と同一の構成を有する表示装置（図１〜図４参照）における駆動制御方法の他の例について説明する。
【００８５】
図８は、第１の実施形態に係るデータドライバにおける制御動作の他の例を示すタイミングチャートである。なお、図８においては、ｙフィールド目とｙ＋１フィールド目のタイミングチャートを示す（ｙは正の整数）。ここで、上述した第１の実施形態と同等の制御動作については、その説明を簡略化する。また、ここでは上述した第１の実施形態と同様に、画素ＰＩＸが１２８行×１２８列配列された表示パネル１１０を用いて説明する。
【００８６】
上述した第１の実施形態においては、図５のタイミングチャートに示したように、表示パネル１１０の１行目から１２８行目の画素ＰＩＸまで、行ごとに表示データに応じた階調電流Ｉdata1〜Ｉdata128を一斉（同時）に供給する動作を順次繰り返して書き込みを行う、線順次駆動型のタイミング制御を適用した場合について説明した。第１の実施形態の他の例においては、表示パネル１１０を奇数行と偶数行に分け、各々、異なるフィールド期間に各行（奇数行又は偶数行）の画素ＰＩＸに、表示データに応じた階調電流Ｉdata1〜Ｉdata128を一斉（同時）に供給する動作を順次繰り返して書き込みを行うタイミング制御（いわゆる、跳び越し駆動型のタイミング制御）を適用したことを特徴とする。
【００８７】
第１の実施形態の他の例に係るデータドライバ１３０の制御動作においては、例えば図８に示すように、第１のフィールド期間であるｙフィールド目において、表示パネル１１０の奇数行目の各画素ＰＩＸに、上述したデータドライバ１３０の各電流生成回路Ａ１〜Ａ１２８から表示データに応じた階調電流Ｉdata1〜Ｉdata128を一斉（同時）に供給する動作を行ごとに順次繰り返して書き込む奇数行電流書込動作（奇数行電流書込期間；第１の選択動作）が順次実行される。
【００８８】
次いで、第２のフィールド期間であるｙ＋１フィールド目において、表示パネル１１０の偶数行目の各画素ＰＩＸに、データドライバ１３０の各電流生成回路Ａ１〜Ａ１２８から表示データに応じた階調電流Ｉdata1〜Ｉdata128を一斉（同時）に供給する動作を行ごとに順次繰り返して書き込む偶数行電流書込動作（偶数行電流書込期間；第２の選択動作）が順次実行される。
【００８９】
また、当該連続する２フィールド期間（ｙフィールド目及びｙ＋１フィールド目）においては、上記の各奇数行電流書込動作の合間、及び、各偶数行電流書込動作の合間に、データドライバ１３０の各電流生成回路Ａ１〜Ａ１２８に基準電流Ｉref0〜Ｉref4を記憶する電流記憶動作（電流記憶期間）が順次実行される。なお、本実施形態の他の例においても、説明を簡略化するために、図８に示したタイミングチャートにおいて、各電流生成回路Ａ１〜Ａ１２８に基準電流Ｉref0〜Ｉref4を記憶する電流記憶期間と、選択状態に設定された行の各画素ＰＩＸに階調電流Ｉdata1〜Ｉdata128を同時に書き込む奇数行電流書込期間及び偶数行電流書込期間とを、同じ時間幅、例えば１水平期間（１Ｈ）に設定する。また、上述したように、表示パネル１１０に画素ＰＩＸが１２８行×１２８列配列されていることにより、１水平期間（１Ｈ）を１フィールド期間の１／１２８の時間幅と定義する。また、表示パネル１１０に配列された画素ＰＩＸのうち、電流書込動作が行われる行の画素ＰＩＸが非発光動作し、電流書込動作が行われていない行の画素ＰＩＸが発光動作するように、各行の画素ＰＩＸに印加される電源電圧Ｖsaの電圧レベルが制御される。ここで、連続する２フィールド期間（ｙフィールド目及びｙ＋１フィールド目）は、本発明に係わる１つの動作期間に対応する。
【００９０】
すなわち、図８に示すように、ｙフィールド目の最初（１番目）の１水平期間（１Ｈ）において、切替信号ＩＳＥＬをオフレベルに制御することにより、電流記憶期間が設定される。これにより、データドライバ１３０の１列目に対応して設けられた電流生成回路Ａ１に、電流源１３２ａ〜１３２ｅから供給される各基準電流Ｉref0〜Ｉref4に応じた電荷が蓄積される（電流記憶動作）。
【００９１】
次いで、ｙフィールド目の２番目の１水平期間（１Ｈ）において、切替信号ＩＳＥＬをオンレベルに制御することにより、奇数行電流書込期間が設定され、表示パネル１１０の各列に配設されたデータラインＬｄ１〜Ｌｄ１２８と各電流生成回路Ａ１〜Ａ１２８とが接続される。そして、表示パネル１１０の１行目の選択ラインＬｓに対して、選択レベルの選択信号Ｇ１が印加されることにより、当該１行目の画素ＰＩＸが選択状態に設定される。この状態で、データドライバ１３０の各電流生成回路Ａ１〜Ａ１２８において、表示データに応じて生成された階調電流Ｉdata1〜Ｉdata128が、各列のデータラインＬｄ１〜Ｌｄ１２８に一斉に供給されることにより、上記選択状態に設定された１行目の各画素ＰＩＸに電流書き込みが行われる（電流書込動作）。
【００９２】
次いで、ｙフィールド目の３番目の１水平期間（１Ｈ）において、切替信号ＩＳＥＬを再びオフレベルに制御することにより、電流記憶期間が設定され、２列目に対応して設けられた電流生成回路Ａ２に各基準電流Ｉref0〜Ｉref4に応じた電荷が蓄積される（電流記憶動作）。
【００９３】
次いで、ｙフィールド目の４番目の１水平期間（１Ｈ）において、切替信号ＩＳＥＬを再びオンレベルに制御することにより、奇数行電流書込期間が設定される。この状態で、データドライバ１３０の各電流生成回路Ａ１〜Ａ１２８において、表示データに応じて生成された階調電流Ｉdata1〜Ｉdata128が、各列のデータラインＬｄ１〜Ｌｄ１２８に一斉に供給されることにより、選択状態に設定された３行目の各画素ＰＩＸに電流書き込みが行われる（電流書込動作）。
【００９４】
以下同様にして、図８に示すように、ｙフィールド期間内の１水平期間（１Ｈ）ごとに、電流生成回路Ａ１〜Ａ６４のいずれかに基準電流Ｉref0〜Ｉref4を記憶する電流記憶動作と、全ての電流生成回路Ａ１〜Ａ１２８を同時に駆動して、１〜１２７行目までの奇数行の各画素ＰＩＸに、表示データに応じた階調電流Ｉdata1〜Ｉdata128を一斉に書き込む奇数行電流書込動作とを、奇数行の選択ラインＬｓに選択信号Ｇｍを順次印加するタイミングに応じて、交互に切り替えて繰り返し実行する。これにより、ｙフィールド期間において、データドライバ１３０の１〜６４列目の電流生成回路Ａ１〜Ａ６４への電流記憶動作と、表示パネル１１０の１〜１２７行目までの奇数行の各画素ＰＩＸへの電流書込動作が完了する。
【００９５】
次いで、上述したｙフィールド目の制御動作と同様に、図８に示すように、ｙ＋１フィールド目の１番目の１水平期間（１Ｈ）において、切替信号ＩＳＥＬをオフレベルに制御することにより、電流記憶期間が設定され、６５列目に対応して設けられた電流生成回路Ａ６５に各基準電流Ｉref0〜Ｉref4に応じた電荷が蓄積される（電流記憶動作）。
【００９６】
次いで、ｙ＋１フィールド目の２番目の１水平期間（１Ｈ）において、切替信号ＩＳＥＬをオンレベルに制御することにより、偶数行電流書込期間が設定され、データドライバ１３０の各電流生成回路Ａ１〜Ａ１２８において、表示データに応じて生成された階調電流Ｉdata1〜Ｉdata128が、各列のデータラインＬｄ１〜Ｌｄ１２８に一斉に供給されることにより、選択状態に設定された２行目の各画素ＰＩＸに電流書き込みが行われる（電流書込動作）。
【００９７】
次いで、ｙ＋１フィールド目の３番目の１水平期間（１Ｈ）において、切替信号ＩＳＥＬを再びオフレベルに制御することにより、電流記憶期間が設定され、６６列目に対応して設けられた電流生成回路Ａ６６に各基準電流Ｉref0〜Ｉref4に応じた電荷が蓄積される（電流記憶動作）。
【００９８】
次いで、ｙ＋１フィールド目の４番目の１水平期間（１Ｈ）において、切替信号ＩＳＥＬを再びオンレベルに制御することにより、偶数行電流書込期間が設定され、データドライバ１３０の各電流生成回路Ａ１〜Ａ１２８において、表示データに応じて生成された階調電流Ｉdata1〜Ｉdata128が、各列のデータラインＬｄ１〜Ｌｄ１２８に一斉に供給されることにより、選択状態に設定された４行目の各画素ＰＩＸに電流書き込みが行われる（電流書込動作）。
【００９９】
以下同様にして、図８に示すように、ｙ＋１フィールド期間内の１水平期間（１Ｈ）ごとに、電流生成回路Ａ６５〜Ａ１２８のいずれかに基準電流Ｉref0〜Ｉref4を記憶する電流記憶動作と、全ての電流生成回路Ａ１〜Ａ１２８を同時に駆動して、２〜１２８行目までの偶数行の各画素ＰＩＸに、表示データに応じた階調電流Ｉdata1〜Ｉdata128を一斉に書き込む偶数行電流書込動作とを、偶数行の選択ラインＬｓに選択信号Ｇｍを順次印加するタイミングに応じて、交互に切り替えて繰り返し実行する。これにより、ｙ＋１フィールド期間において、データドライバ１３０の６５〜１２８列目の電流生成回路Ａ６５〜Ａ１２８への電流記憶動作と、表示パネル１１０の２〜１２８行目までの偶数行の各画素ＰＩＸへの電流書込動作が完了する。なお、本実施形態の他の例に係る表示パネル１１０（画素ＰＩＸ）の駆動制御動作は、前述した実施形態（図６参照）と同等であるので説明を省略する。
【０１００】
（作用効果の検証）
次に、本実施形態の他の例に係る表示装置の駆動制御方法に特有の作用効果について詳しく検証する。ここでは、上述した比較例となる表示装置（データドライバ）の駆動制御方法（図７参照）を用いて、本実施形態の他の例における作用効果について検証する。
【０１０１】
上述した比較例に示した駆動制御方法においては、上述したフリッカの問題に加え、次のような問題点を有している。すなわち、比較例における駆動制御方法においては、図７に示したように、１フレーム期間内で各電流生成回路Ａ１〜Ａ１２８における電流記憶動作と、各行の画素ＰＩＸに階調電流Ｉdata1〜Ｉdata128を供給して書き込む電流書込動作を完結（完了）させる必要がある。そのため、表示パネル１１０の高精細化や大画面化に伴って画素数が多くなると、電流記憶期間及び電流書込期間として設定される時間幅を短くする必要がある（例えば１水平期間の１／２（１／２Ｈ））。このように、電流書込期間の時間幅が短く設定されると、表示データに含まれる輝度階調値に応じた電圧成分を各画素ＰＩＸに十分書き込む（保持させる）ことが困難となる。特に表示データに含まれる輝度階調値が小さい場合（低輝度階調の場合）には、電流生成回路Ａ１〜Ａ１２８から各列のデータラインＬｄ１〜Ｌｄ１２８を介して画素ＰＩＸに供給される階調電流Ｉdata1〜Ｉdata128の電流値が微少になるため、画素ＰＩＸへの当該輝度階調値に応じた電圧成分の書き込みが不十分となり、発光輝度の低下や画像のぼけ等の画質の低下を招くという問題点を有している。
【０１０２】
これに対して、上述した本実施形態の他の例においては、図８に示したように、連続する２フィールド期間において、各電流生成回路Ａ１〜Ａ１２８における電流記憶期間と、奇数行及び偶数行の画素ＰＩＸへの各電流書込期間とを、例えば１水平期間（１Ｈ）ごとに交互に切替えて実行するように駆動タイミングを制御している。このような駆動制御方法によれば、本実施形態の他の例（図８参照）に示した１フィールド期間を、比較例（図７参照）に示した１フレーム期間と同じ時間幅に設定することにより、各電流記憶期間及び各電流書込期間に設定される時間幅を、比較例の場合の２倍の時間（１水平期間（１Ｈ））に延ばすことができる。
【０１０３】
すなわち、本実施形態の他の例によれば、表示パネル１１０の高精細化や大画面化に伴って画素数が多くなった場合であっても、電流記憶期間及び電流書込期間として設定される時間幅を比較的長く（例えば１水平期間；１Ｈ）設定することができる。したがって、本実施形態の他の例によれば、例えば、表示データに含まれる輝度階調値が小さく（低輝度階調）、電流生成回路Ａ１〜Ａ１２８から各列のデータラインＬｄ１〜Ｌｄ１２８を介して画素ＰＩＸに供給される階調電流Ｉdata1〜Ｉdata128の電流値が微少な場合であっても、各画素ＰＩＸに当該輝度階調値に応じた電圧成分を十分に書込む（保持させる）ことができるので、発光輝度の低下や画像のぼけ等を抑制して画質の低下を防止することができる。
【０１０４】
また、本実施形態の他の例においては、前述した実施形態と同様に、図８に示したように、各電流生成回路Ａ１〜Ａ１２８における電流記憶期間と、奇数行及び偶数行の各行の画素ＰＩＸへの電流書込期間とを、例えば１水平期間（１Ｈ）ごとに交互に切替えて実行するように駆動タイミングを制御している。このような駆動制御方法によれば、発光期間となるデータドライバ１３０の各電流生成回路Ａ１〜Ａ１２８における電流記憶動作(電流記憶期間)、及び、非発光期間となる表示パネル１１０の各行の画素ＰＩＸへの電流書込動作（電流書込期間）が、連続するフィールド期間内で均一に分散される。したがって、本実施形態の他の例によれば、上述した比較例（図７参照）に示したように電流書込期間が時間的に偏ることがないので、画像情報にフリッカが視認されることによる画質の低下を防止することができる。
【０１０５】
なお、上述した実施形態の他の例に示した駆動制御方法においては、データドライバ１３０の各電流生成回路Ａ１〜Ａ１２８に記憶される、基準電流Ｉref0〜Ｉref4に応じた電荷の保持時間（すなわち、電流記憶動作の周期）が、上述した比較例よりも長く（例えば２倍）設定される。この場合、各電流生成回路Ａ１〜Ａ１２８に設けられるＤ／Ｉ変換部ＤＩＣ０〜ＤＩＣ４のキャパシタＣＡの容量を適宜大きく設定することにより、各電流生成回路Ａｎにおける電荷の保持特性を向上させて、図８に示したような駆動制御方法を良好に実行することができる。
【０１０６】
図９は、第１の実施形態の各例におけるタイミング制御とその特徴を説明するための図である。
上述した第１の実施形態の各例における、各電流記憶期間、電流書込期間（選択期間）、電流記憶保持期間（電流記憶動作の周期）の設定と、その特徴との関係を、上述した比較例（図７参照）と対比して、図９に示す。
【０１０７】
図９に示すように、第１の実施形態の各例によれば、比較例に示した制御方法に比較して、電流記憶期間と電流書込期間が１フレーム期間（又は、１フィールド期間）内に均一に分散されていることにより、フリッカの発生を抑制して画質を向上させることができる。また、第１の実施形態の他の例によれば、比較例に示した制御方法に比較して、電流記憶期間や電流書込期間を長く設定することができるので、低輝度階調の表示データであっても各画素ＰＩＸに良好に書込むことができ、発光輝度の低下や画像のぼけ等を抑制して画質の低下を防止することができる。さらに、この場合においては、表示パネル（画素）やデータドライバを含む周辺回路の設計やタイミング制御が容易になるので、表示装置の製造歩留まりの向上やコストダウンに貢献することができる。
【０１０８】
＜第２の実施形態＞
次に、本発明に係る発光装置を適用した表示装置の第２の実施形態について、図面を参照して説明する。ここで、表示装置の全体構成は、上述した第１の実施形態（図１参照）と同等であるので、第２の実施形態特有のデータドライバの構成及びその制御動作について、詳しく説明する。
【０１０９】
（データドライバの構成例）
図１０は、第２の実施形態に係る表示装置に適用されるデータドライバの基本構造を示す概略図である。図１１は、第２の実施形態に係るデータドライバの電流生成回路におけるデータ切換回路の構成を示す回路図であり、図１２は、第２の実施形態に係るデータドライバの電流生成回路の要部構成を示す回路図である。ここで、上述した第１の実施形態（図２、図３参照）と同等の構成については、同一の符号を付して説明する。
【０１１０】
第２の実施形態に係る表示装置１００に適用されるデータドライバ１３０の基本構造は、概略、図１０に示すように、複数の電流生成回路Ａ１〜Ａｑ、Ｂ１〜Ｂｑと、複数のデータラッチ回路ＬＡ１〜ＬＡｑ、ＬＢ１〜ＬＢｑと、データ切換回路ＣＨ１〜ＣＨｑと、シフトレジスタ１３１と、複数の出力制御スイッチＳＸ１〜ＳＸｑ、ＳＹ１〜ＳＹｑと、複数の電流源１３２ａ〜１３２ｅと、を有している。ここで、ｑは表示パネル１１０に配列される画素ＰＩＸの列数を示す正の整数である。
【０１１１】
電流生成回路Ａ１〜Ａｑ及びＢ１〜Ｂｑは、図１０に示すように、電流生成回路Ａ１、Ｂ１、Ａ２、Ｂ２、Ａ３、Ｂ３、・・・Ａｑ、Ｂｑの順に交互に配列されている。そして、隣接して配列された電流生成回路Ａ１及びＢ１、Ａ２及びＢ２、Ａ３及びＢ３、・・・Ａｑ及びＢｑを各々一組として、各組が各列に対応するように設定されている。各組の電流生成回路Ａ１及びＢ１、Ａ２及びＢ２、Ａ３及びＢ３、・・・Ａｑ及びＢｑは、各々、出力制御スイッチＳＸ１及びＳＹ１、ＳＸ２及びＳＹ２、ＳＸ３及びＳＹ３、・・・ＳＸｑ及びＳＹｑを介して接点ＮＣ１、ＮＣ２、ＮＣ３、・・・ＮＣｑに接続され、各接点ＮＣ１、ＮＣ２、ＮＣ３、・・・ＮＣｑは、表示パネル１１０の列方向に配列された各データラインＬｄ１、Ｌｄ２、Ｌｄ３、・・・Ｌｄｑに個別に接続されている。ここで、電流生成回路Ａ１〜Ａｑの各々は、本発明に係る第１の電流生成回路に対応し、電流生成回路Ｂ１〜Ｂｑの各々は、本発明に係る第２の電流生成回路に対応する。また、隣接して配列された一組の電流生成回路Ａ１及びＢ１、Ａ２及びＢ２、Ａ３及びＢ３、・・・、Ａｑ及びＢｑの各々は、本発明に係わる電流生成回路群に対応する。
【０１１２】
例えば、表示パネル１１０のｑ列目のデータラインＬｄｑに接続される電流生成回路Ａｑ及びＢｑに着目して詳しく説明すると、電流生成回路Ａｑ及びＢｑは、各々、出力制御スイッチＳＸｑ及びＳＹｑを介して、接点ＮＣｑに共通に接続されている。そして、当該接点ＮＣｑは、ｑ列目のデータラインＬｄｑに接続されている。このように、各組の電流生成回路Ａ１及びＢ１、Ａ２及びＢ２、Ａ３及びＢ３、・・・Ａｑ及びＢｑは、各々、表示パネル１１０の各列のデータラインＬｄ１、Ｌｄ２、Ｌｄ３、・・・Ｌｄｑに対応して個別に設けられている。
【０１１３】
また、各組の電流生成回路Ａ１及びＢ１、Ａ２及びＢ２、Ａ３及びＢ３、・・・Ａｑ及びＢｑは、各々、接点ＮＢ１、ＮＢ２、ＮＢ３、・・・ＮＢｑを介して、単一のシフトレジスタ１３１に接続されている。そして、シフトレジスタ１３１から所定のタイミングで順次出力されるシフト信号Ｓ１、Ｓ２、Ｓ３、・・・Ｓｑが、各々、接点ＮＢ１、ＮＢ２、ＮＢ３、・・・ＮＢｑを介して、各組の電流生成回路Ａ１及びＢ１、Ａ２及びＢ２、Ａ３及びＢ３、・・・Ａｑ及びＢｑに供給される。すなわち、まず、電流生成回路Ａ１及びＢ１にシフト信号Ｓ１が共通に供給され、次いで電流生成回路Ａ２及びＢ２にシフト信号Ｓ２が共通に供給され、次いで電流生成回路Ａ３及びＢ３にシフト信号Ｓ３が共通に供給される動作が、ｑ列目の電流生成回路Ａｑ及びＢｑまで、順次繰り返される。
【０１１４】
また、電流生成回路Ａ１〜Ａｑ及びＢ１〜Ｂｑには、複数の電流源１３２ａ〜１３２ｅが共通に接続され、各電流源１３２ａ〜１３２ｅから所定の電流値の基準電流Ｉref0〜Ｉref4が共通に供給される。また、各電流生成回路Ａ１、Ａ２、Ａ３、・・・Ａｑには、データラッチ回路ＬＡ１、ＬＡ２、ＬＡ３、・・・ＬＡｑが対応するように個別に接続され、各電流生成回路Ｂ１、Ｂ２、Ｂ３、・・・Ｂｑには、データラッチ回路ＬＢ１、ＬＢ２、ＬＢ３、・・・ＬＢｑが対応するように個別に接続されている。
【０１１５】
また、各組の電流生成回路Ａ１及びＢ１、Ａ２及びＢ２、Ａ３及びＢ３、・・・Ａｑ及びＢｑには、データ切換回路ＣＨ１、ＣＨ２、ＣＨ３、・・・ＣＨｑが対応するように個別に設けられている。データ切換回路ＣＨ１〜ＣＨｑは、各々、図１１に示すように、第１切換スイッチＳＣ１〜ＳＣ５と、第２切換スイッチＳＤ１〜ＳＤ５と、を有している。なお、図１１においては、任意のｎ列目に設けられる一組の電流生成回路Ａｎ及びＢｎ、並びに、データラッチ回路ＬＡｎ及びＬＢｎに接続されるデータ切換回路ＣＨｎの構成例を示す。ここで、ｎは１〜ｑの任意の列位置を示す正の整数である。
【０１１６】
図１１に示すように、データ切換回路ＣＨｎに設けられる第１切換スイッチＳＣ１〜ＳＣ５は、一端に各デジタル信号Ｄ０〜Ｄ４が印加され、他端がデータラッチ回路ＬＡｎに接続され、システムコントローラ１５０から供給されるデータ制御信号に含まれる切替信号ＩＳＥＬ２に基づいて、オン状態又はオフ状態に設定される。また、第２切換スイッチＳＤ１〜ＳＤ５は、一端に各デジタル信号Ｄ０〜Ｄ４が印加され、他端がデータラッチ回路ＬＢｎに接続され、データ制御信号に含まれる切替信号ＩＳＥＬ１に基づいて、オン状態又はオフ状態に設定される。ここで、切替信号ＩＳＥＬ１及びＩＳＥＬ２は、後述するように信号レベルが相互に反転関係を有するように設定されている。このような第１切換スイッチＳＣ１〜ＳＣ５と第２切換スイッチＳＤ１〜ＳＤ５により、データラッチ回路ＬＡ１〜ＬＡｑ又はＬＢ１〜ＬＢｑのいずれか一方側にデジタル信号Ｄ０〜Ｄ４が供給される。すなわち、順次供給されるデジタル信号Ｄ０〜Ｄ４は、切替信号ＩＳＥＬ１がオフレベル（例えばローレベル）に制御され、切替信号ＩＳＥＬ２がオンレベル（例えばハイレベル）に制御されたとき、データラッチ回路ＬＡ１、ＬＡ２、ＬＡ３、・・・ＬＡｑに供給されて保持され、切替信号ＩＳＥＬ１がオンレベル（例えばハイレベル）に制御され、切替信号ＩＳＥＬ２がオフレベル（例えばローレベル）に制御されたとき、データラッチ回路ＬＢ１、ＬＢ２、ＬＢ３、・・・ＬＢｑに供給されて保持される。そして、電流生成回路Ａ１〜Ａｑ及びＢ１〜Ｂｑには、各々、データラッチ回路ＬＡ１〜ＬＡｑ及びＬＢ１〜ＬＢｑに保持された各デジタル信号Ｄ０〜Ｄ４が供給される。なお、電流生成回路Ａ１〜Ａｑ及びＢ１〜Ｂｑの具体的な回路構成については、後述する。
【０１１７】
出力制御スイッチＳＸ１〜ＳＸｑ、ＳＹ１〜ＳＹｑは、各々、切替信号ＩＳＥＬ１及びＩＳＥＬ２に基づいて、オン状態又はオフ状態に設定される。ここで、切替信号ＩＳＥＬ１及びＩＳＥＬ２は、信号レベルが相互に反転関係を有するように設定されている。したがって、切替信号ＩＳＥＬ１がオンレベルに設定され、切替信号ＩＳＥＬ２がオフレベルに設定された場合には、出力制御スイッチＳＸ１〜ＳＸｑがオン動作するとともに、出力制御スイッチＳＹ１〜ＳＹｑがオフ動作する。これにより、各電流生成回路Ａ１〜Ａｑから接点ＮＣ１〜ＮＣｑを介して、表示パネル１１０の各データラインＬｄ１〜Ｌｄｑへ階調電流Ｉdata1〜Ｉdataqが供給される（Ａ側電流書込動作）。一方、切替信号ＩＳＥＬ１がオフレベルに設定され、切替信号ＩＳＥＬ２がオンレベルに設定された場合には、出力制御スイッチＳＸ１〜ＳＸｑがオフ動作するとともに、出力制御スイッチＳＹ１〜ＳＹｑがオン動作する。これにより、各電流生成回路Ｂ１〜Ｂｑから接点ＮＣ１〜ＮＣｑを介して、表示パネル１１０の各データラインＬｄ１〜Ｌｄｑへ階調電流Ｉdata1〜Ｉdataqが供給される（Ｂ側電流書込動作）。
【０１１８】
なお、本実施形態においても、上述した第１の実施形態に示した回路構成を有する画素ＰＩＸを適用する場合（図４参照）には、表示パネル１１０（画素ＰＩＸ）側から各データラインＬｄ１〜Ｌｄｑ及び接点ＮＣ１〜ＮＣｑを介して、電流生成回路Ａ１〜Ａｑ又はＢ１〜Ｂｑ方向に、階調電流Ｉdata1〜Ｉdataqが引き抜かれるように供給される。
【０１１９】
シフトレジスタ１３１は、システムコントローラ１５０から供給されるデータ制御信号に含まれるシフトクロック信号ＳＣＫ及びシフトスタート信号ＳＴＲに基づいて、シフト信号Ｓ１、Ｓ２、Ｓ３、・・・Ｓｑを生成し、各々、接点ＮＢ１、ＮＢ２、ＮＢ３、・・・ＮＢｑを介して、各組の電流生成回路Ａ１及びＢ１、Ａ２及びＢ２、Ａ３及びＢ３、・・・Ａｑ及びＢｑに順次出力する。これにより、各電流生成回路Ａ１〜Ａｑ及びＢ１〜Ｂｑにおける基準電流Ｉref0〜Ｉref4の記憶動作（電流記憶動作）が制御される。
【０１２０】
電流源１３２ａ〜１３２ｅは、例えばデータドライバ１３０の外部に設けられ、各々、電流生成回路Ａ１〜Ａｑ及びＢ１〜Ｂｑに共通に接続されて、基準電流Ｉref0〜Ｉref4を個別に供給する。デジタル信号Ｄ０〜Ｄ４は、システムコントローラ１５０から各データラインＬｄ１、Ｌｄ２、Ｌｄ３、・・・Ｌｄｑに対応した各画素ＰＩＸに対応するシリアルデータとして供給される。データラッチ回路ＬＡ１〜ＬＡｑ及びＬＢ１〜ＬＢｑには、当該シリアルデータに対応したタイミングで各々に供給されるラッチパルスＬＰＡ１〜ＬＰＡｑ又はＬＰＢ１〜ＬＰＢｑが供給される。データ切換回路ＣＨ１〜ＣＨｑにより切替信号ＩＳＥＬ１及びＩＳＥＬ２に応じて切り換えられた側のデータラッチ回路ＬＡ１〜ＬＡｑ又はＬＢ１〜ＬＢｑは、当該ラッチパルスＬＰＡ１〜ＬＰＡｑ又はＬＰＢ１〜ＬＰＢｑに対応したタイミングで、デジタル信号Ｄ０〜Ｄ４を取り込んで保持する。
【０１２１】
ここで、図１０に示したデータドライバ１３０に適用される電流生成回路Ａ１〜Ａｑ及びＢ１〜Ｂｑについて、図面を参照して説明する。電流生成回路Ａ１〜Ａｑ及びＢ１〜Ｂｑは、各々、例えば図１２に示すような等価回路を有している。なお、図１２においては、任意のｎ列目に設けられる一組の電流生成回路Ａｎ及びＢｎのうちのいずれか一方の構成例を示す。
【０１２２】
図１２に示すように、電流生成回路Ａｎ又はＢｎは、データ切換回路ＣＨｎ（図示を省略；図１１参照）、及び、データラッチ回路ＬＡｎ又はＬＢｎ（図示を省略；図１０参照）を介して供給される各デジタル信号Ｄ０〜Ｄ４に対応するように、５組のＤ／Ｉ変換部（電流生成部）ＤＩＣ０〜ＤＩＣ４を備えている。また、電流生成回路Ａｎ又はＢｎに設けられる各Ｄ／Ｉ変換部ＤＩＣ０〜ＤＩＣ４は、各電流源１３２ａ〜１３２ｅに対応するように接続されて、各々、基準電流Ｉref0〜Ｉref4が電流生成回路Ａｎ又はＢｎのいずれかの各Ｄ／Ｉ変換部ＤＩＣ０〜ＤＩＣ４に供給されるように構成されている点以外は、上述した第１の実施形態（図３参照）と同等の回路構成を有している。
【０１２３】
第２の実施形態に適用されるデータドライバ１３０においては、図１０、図１２に示すように、シフトレジスタ１３１から出力されるシフト信号Ｓｎが接点ＮＢｎ（図示を省略；図１０参照）を介して、ｎ列目に設けられた一組の電流生成回路Ａｎ及びＢｎに共通に供給される。電流生成回路Ａｎは、図１２に示すように、当該シフト信号Ｓｎと切替信号ＩＳＥＬ２とを入力とする論理積回路ＡＮＤを備えている。なお、図中に併記したが、電流生成回路Ｂｎにおいては、当該シフト信号Ｓｎと切替信号ＩＳＥＬ１とを入力とする論理積回路ＡＮＤを備えている。そして、その論理積回路ＡＮＤの出力が接点Ｎ１２を介して、各Ｄ／Ｉ変換部ＤＩＣ０〜ＤＩＣ４に共通に供給されることにより、各スイッチＳＡ１、ＳＡ２のオン状態又はオフ状態が設定される。ここで、切替信号ＩＳＥＬ１及びＩＳＥＬ２は、信号レベルが相互に反転関係を有するように設定されている。したがって、切替信号ＩＳＥＬ１がオフレベル、切替信号ＩＳＥＬ２がオンレベルの状態でシフトレジスタ１３１からシフト信号Ｓｎが供給されると、電流生成回路Ａｎの各Ｄ／Ｉ変換部ＤＩＣ０〜ＤＩＣ４のスイッチＳＡ１、ＳＡ２がオン動作するとともに、出力制御スイッチＳＸｎ（図示を省略；図１０参照）がオフ動作して、各電流源１３２ａ〜１３２ｅから供給される各基準電流Ｉref0〜Ｉref4に応じた電荷が各Ｄ／Ｉ変換部ＤＩＣ０〜ＤＩＣ４のキャパシタＣＡに蓄積される（電流記憶動作）。一方、このとき、電流生成回路Ｂｎの各Ｄ／Ｉ変換部ＤＩＣ０〜ＤＩＣ４のスイッチＳＡ１、ＳＡ２がオフ動作するとともに、出力制御スイッチＳＹｎ（図示を省略；図１０参照）がオン動作する。そして、電流生成回路Ｂｎにデータラッチ回路ＬＢｎから表示データに応じたデジタル信号Ｄ０〜Ｄ４が供給されることにより、そのデジタル値に応じて各Ｄ／Ｉ変換部ＤＩＣ０〜ＤＩＣ４のスイッチＳＡ３がオン動作する。これにより、各Ｄ／Ｉ変換部ＤＩＣ０〜ＤＩＣ４のキャパシタＣＡに蓄積された電荷に応じて流れる所定の電流値の単位電流が接点Ｎ１１において合成されて、階調電流Ｉdatanとして出力制御スイッチＳＹｎ及び接点ＮＣｎ（図示を省略；図１０参照）を介してｎ列目のデータラインＬｄｎに供給される（電流書込動作）。
【０１２４】
次に、上述した基本構造を有するデータドライバを適用した第２の実施形態に係る表示装置の構成例について、図面を参照して説明する。
図１３は、第２の実施形態に係る表示装置に適用される表示パネル及びデータドライバの一例を示す概略構成図である。図１３においては、上述した第１の実施形態と同様に、説明の都合上、表示パネル１１０に、画素ＰＩＸが１２８行×１２８列配列された構成を用いて説明する。
【０１２５】
第２の実施形態に係る表示装置は、図１３に示すように、概略、表示パネル１１０の列方向（図面上下方向）の外方に、対向するように上側のデータドライバ（第１の電流駆動回路）１３０Ａと下側のデータドライバ（第２の電流駆動回路）１３０Ｂが配置された構成を有している。表示パネル１１０には、列方向（図面上下方向）に延在する１２８本のデータラインＬｄ１〜Ｌｄ１２８が配設されている。そして、例えば、奇数列目のデータラインＬｄ１、Ｌｄ３、Ｌｄ５、・・・Ｌｄ１２７が表示パネル１１０の図面上方の外方にまで延伸して上側のデータドライバ１３０Ａに接続されている。また、偶数列目のデータラインＬｄ２、Ｌｄ４、Ｌｄ６、・・・Ｌｄ１２８は、表示パネル１１０の図面下方の外方にまで延伸して下側のデータドライバ１３０Ｂに接続されている。ここで、各データドライバ１３０Ａ、１３０Ｂは、図示の都合上、簡略化して示したが、図１０、図１１、図１２に示した基本構造と同等の構成を有している。
【０１２６】
すなわち、図１３に示すように、１、３、５、・・・１２７の奇数列目のデータラインＬｄ１、Ｌｄ３、Ｌｄ５、・・・Ｌｄ１２７は、各々、接点ＮＣ１、ＮＣ３、ＮＣ５、・・・ＮＣ１２７を介して、表示パネル１１０の図面上方側に配置されたデータドライバ１３０Ａの各組の電流生成回路Ａ１及びＢ１、Ａ２及びＢ２、Ａ３及びＢ３、・・・Ａ６４及びＢ６４に接続されている。また、図１３に示すように、接点ＮＣ１、ＮＣ３、ＮＣ５、・・・ＮＣ１２７と各組の電流生成回路Ａ１及びＢ１、Ａ２及びＢ２、Ａ３及びＢ３、・・・Ａ６４及びＢ６４との間には、各々、出力制御スイッチ（切替回路）ＳＸ１及びＳＹ１、ＳＸ３及びＳＹ３、ＳＸ５及びＳＹ５、・・・ＳＸ１２７及びＳＹ１２７が設けられている。ここで、データドライバ１３０Ａに設けられる電流生成回路Ａ１〜Ａ６４の各々は、本発明に係る第１の電流生成回路に対応し、電流生成回路Ｂ１〜Ｂ６４の各々は、本発明に係る第２の電流生成回路に対応する。また、隣接して配列された一組の電流生成回路Ａ１及びＢ１、Ａ２及びＢ２、Ａ３及びＢ３、・・・、Ａ６４及びＢ６４の各々は、本発明に係わる電流生成回路群に対応する。
【０１２７】
一方、２、４、６、・・１２８の偶数列目のデータラインＬｄ２、Ｌｄ４、Ｌｄ６、・・・Ｌｄ１２８は、各々、接点ＮＣ２、ＮＣ４、ＮＣ６、・・・ＮＣ１２８を介して、表示パネル１１０の図面下方側に配置されたデータドライバ１３０Ｂの各組の電流生成回路Ａ１及びＢ１、Ａ２及びＢ２、Ａ３及びＢ３、・・・Ａ６４及びＢ６４に接続されている。また、図１３に示すように、接点ＮＣ２、ＮＣ４、ＮＣ６、・・・ＮＣ１２８と各組の電流生成回路Ａ１及びＢ１、Ａ２及びＢ２、Ａ３及びＢ３、・・・Ａ６４及びＢ６４との間には、各々、出力制御スイッチ（切替回路）ＳＸ２及びＳＹ２、ＳＸ４及びＳＹ４、ＳＸ６及びＳＹ６、・・・ＳＸ１２８及びＳＹ１２８が設けられている。ここで、データドライバ１３０Ｂに設けられる電流生成回路Ａ１〜Ａ６４は、本発明に係る第１の電流生成回路に対応し、電流生成回路Ｂ１〜Ｂ６４は、本発明に係る第２の電流生成回路に対応する。また、隣接して配列された一組の電流生成回路Ａ１及びＢ１、Ａ２及びＢ２、Ａ３及びＢ３、・・・、Ａ６４及びＢ６４の各々は、本発明に係わる電流生成回路群に対応する。
【０１２８】
また、上述したデータドライバ１３０Ａ、１３０Ｂには、各々、各組の電流生成回路Ａ１及びＢ１、Ａ２及びＢ２、Ａ３及びＢ３、・・・Ａ６４及びＢ６４に対して、基準電流Ｉref0〜Ｉref4を共通に供給するための電流源１３２ａ〜１３２ｅが個別に設けられている。ここで、図１３においては図示を省略したが、図１０〜図１２に示したように、データドライバ１３０Ａには、奇数列のデータラインＬｄ１、Ｌｄ３、Ｌｄ５、・・・Ｌｄ１２７に接続される画素ＰＩＸに対応したデジタル信号Ｄ０〜Ｄ４が供給され、データドライバ１３０Ｂには、偶数列のデータラインＬｄ２、Ｌｄ４、Ｌｄ６、・・・Ｌｄ１２８に接続される画素ＰＩＸに対応したデジタル信号Ｄ０〜Ｄ４が供給される。
【０１２９】
そして、このような構成を有する表示装置１００において、信号レベルが相互に反転関係を有するように設定された切替信号ＩＳＥＬ１及びＩＳＥＬ２が供給されることにより、各列の出力制御スイッチＳＸ１〜ＳＸ１２８又はＳＹ１〜ＳＹ１２８の一方側がオン動作するとともに、当該他方側がオフ動作する。これにより、データドライバ１３０Ａ及び１３０Ｂの電流生成回路Ａ１〜Ａ６４又はＢ１〜Ｂ６４の一方側が各データラインＬｄ１〜Ｌｄ１２８に接続されるとともに、電流生成回路Ａ１〜Ａ６４又はＢ１〜Ｂ６４の他方側が電流源１３２ａ〜１３２ｅに接続される。
【０１３０】
すなわち、本実施形態に係る表示装置１００においては、表示パネル１１０に配設された奇数列のデータラインＬｄ１、Ｌｄ３、Ｌｄ５、・・・Ｌｄ１２７と、偶数列のデータラインＬｄ２、Ｌｄ４、Ｌｄ６、・・・Ｌｄ１２８が、各々、異なるデータドライバ１３０Ａ、１３０Ｂに接続されて駆動される。そして、本実施形態に係るデータドライバ１３０Ａ、１３０Ｂにおいては、各データラインＬｄ１〜Ｌｄ１２８に接続された各組の電流生成回路Ａ１及びＢ１〜Ａ６４及びＢ６４のうちのＡｎ側又はＢｎ側のいずれか一方側が、電流源１３２ａ〜１３２ｅから供給される基準電流Ｉref0〜Ｉref4を順次記憶する電流記憶動作と、各組の電流生成回路Ａ１及びＢ１〜Ａ６４及びＢ６４のうちのＡｎ側又はＢｎ側のいずれか他方側が、表示データに応じた階調電流Ｉdata1〜Ｉdata128を生成して、各データラインＬｄ１〜Ｌｄ１２８に一斉に供給して、選択状態に設定された各行の画素ＰＩＸに順次書き込む電流書込動作と、を並行して実行する制御を所定の１フレーム期間（動作期間）を２分割した所定の期間ごとに交互に繰り返す。ここで、本第２実施形態においても、上記第１実施形態と同様に、電流書込動作が行われている行の画素ＰＩＸは非発光動作し、電流書込動作が行われていない行の画素ＰＩＸは発光動作するように制御される。
【０１３１】
ここで、本実施形態に係る各データドライバ１３０Ａ、１３０Ｂに設けられる各電流生成回路Ａ１〜Ａ６４及びＢ１〜Ｂ６４においても、図１２に示したように、表示データに含まれる各デジタル信号Ｄ０〜Ｄ４に対応するように、略同一の回路構成を有するＤ／Ｉ変換部ＤＩＣ０〜ＤＩＣ４を備えている。すなわち、各Ｄ／Ｉ変換部ＤＩＣ０〜ＤＩＣ４において、表示データに含まれる各デジタル信号Ｄ０〜Ｄ４に応じて、単一のサイズのトランジスタＴ１１に流れる所定の単位電流が合成されて、階調電流Ｉdata1〜Ｉdata128として各データラインＬｄ１〜Ｌｄ１２８に出力される。
【０１３２】
したがって、本実施形態によっても、従来技術に示したカレントミラー型の電流駆動装置のような、カレントミラー接続されたトランジスタの製造ばらつきの影響を受けにくく、表示データに応じた精度の高い階調電流（書込電流）を各画素に供給して良好な画質を実現することができる。また、本実施形態によれば、表示データ（階調データ）のビット数に応じてトランジスタのサイズを異ならせて電流駆動能力を設定する必要がないので、データドライバの回路規模の増大を抑制することができる。
【０１３３】
（表示装置の駆動制御方法）
次に、上述した構成を有する表示装置（発光装置）の駆動制御方法について具体的に説明する。
図１４は、第２の実施形態に係るデータドライバにおける制御動作の一例を示すタイミングチャートである。なお、図１４においては、ｘフレーム目のタイミングチャートを示す。ここで、上述した第１の実施形態の各例と同等の制御動作については、その説明を簡略化する。
【０１３４】
本実施形態に係る表示装置１００の制御動作においては、例えば図１４に示すように、ｘ番目のフレーム期間（動作期間）を２分割した前半の期間（第１期間）において、各データドライバ１３０Ａ、１３０Ｂの各電流生成回路Ａ１〜Ａ６４に基準電流Ｉref0〜Ｉref4を順次記憶する電流記憶動作（図中、電流記憶期間）と、各データドライバ１３０Ａ、１３０Ｂの各電流生成回路Ｂ１〜Ｂ６４から表示データに応じた電流値の階調電流Ｉdata1〜Ｉdata128を供給して、選択状態に設定された１〜６４行目の各行の画素ＰＩＸに順次書き込む電流書込動作（図中、電流書込期間）と、が並行して実行される。また、表示パネル１１０に配列された画素ＰＩＸのうち、電流書込動作が行われる行の画素ＰＩＸが非発光動作し、電流書込動作が行われていない行の画素ＰＩＸが発光動作するように、各行の画素ＰＩＸに印加される電源電圧Ｖsaの電圧レベルが制御される。ここで、上記の各電流生成回路Ａ１〜Ａ６４において電流記憶動作を実行させつつ、各電流生成回路Ｂ１〜Ｂ６４において電流書込動作を実行させる処理は、本発明に係る第１の動作に対応する。また、上記の一連の動作（電流記憶動作及び電流書込動作）は、各行の選択ラインＬｓに選択信号Ｇｍを印加するタイミングに応じて、順次実行される。なお、各行の選択ラインＬｓに選択信号Ｇｍの印加を開始するタイミングは、本発明に係わる第１のタイミング及び第２のタイミングに対応する。
【０１３５】
次いで、ｘ番目のフレーム期間を２分割した後半の期間（第２期間）において、各データドライバ１３０Ａ、１３０Ｂの各電流生成回路Ｂ１〜Ｂ６４に基準電流Ｉref0〜Ｉref4を順次記憶する電流記憶動作（図中、電流記憶期間）と、各データドライバ１３０Ａ、１３０Ｂの各電流生成回路Ａ１〜Ａ６４から表示データに応じた電流値の階調電流Ｉdata1〜Ｉdata128を供給して、選択状態に設定された６５〜１２８行目の各行の画素ＰＩＸに順次書き込む電流書込動作（図中、電流書込期間）と、が並行して実行される。ここでも、電流書込動作が行われる行の画素ＰＩＸが非発光動作し、電流書込動作が行われていない行の画素ＰＩＸが発光動作するように、電源電圧Ｖsaの電圧レベルが制御される。ここで、上記の各電流生成回路Ｂ１〜Ｂ６４において電流記憶動作を実行させつつ、各電流生成回路Ａ１〜Ａ６４において電流書込動作を実行させる処理は、本発明に係る第２の動作に対応する。また、上記の一連の動作（電流記憶動作及び電流書込動作）は、各行の選択ラインＬｓに選択信号Ｇｍを印加するタイミングに応じて、順次実行される。なお、各行の選択ラインＬｓに選択信号Ｇｍの印加を開始するタイミングは、本発明に係わる第１のタイミング及び第２のタイミングに対応する。
【０１３６】
なお、本実施形態においても、説明を簡略化するために、図１４に示したタイミングチャートにおいて、各電流生成回路Ａ１〜Ａ６４及びＢ１〜Ｂ６４に基準電流Ｉref0〜Ｉref4を記憶する電流記憶期間と、選択状態に設定された行の各画素ＰＩＸに階調電流Ｉdata1〜Ｉdata128を書き込む電流書込期間（選択期間）とを、同じ時間幅、例えば１水平期間（１Ｈ）に設定する。また、上述したように、表示パネル１１０に画素ＰＩＸが１２８行×１２８列配列されていることにより、１水平期間（１Ｈ）を１フレーム期間の１／１２８の時間幅と定義する。
【０１３７】
本実施形態に係る表示装置１００の制御動作は、具体的には、図１４に示すように、まず、ｘ番目のフレーム期間の前半（すなわち、１番目から６４番目の１水平期間（１Ｈ））においては、切替信号ＩＳＥＬ１をオフレベルに設定するとともに、切替信号ＩＳＥＬ２をオンレベルに設定する。これにより、上側及び下側のデータドライバ１３０Ａ、１３０Ｂに設けられた各出力制御スイッチＳＸ１〜ＳＸ６４がオフ動作するとともに、各出力制御スイッチＳＹ１〜ＳＹ６４がオン動作して、上側及び下側のデータドライバ１３０Ａ、１３０Ｂに設けられた各電流生成回路Ｂ１〜Ｂ６４がデータラインＬｄ１〜Ｌｄ１２８に接続される。
【０１３８】
この状態で、上側のデータドライバ１３０Ａにおいて、図示を省略したシフトレジスタ１３１（図１０参照）から、奇数列のデータラインＬｄ１、Ｌｄ３、Ｌｄ５、・・・Ｌｄ１２７に対応して設けられた各電流生成回路Ａ１、Ａ２、Ａ３、・・・Ａ６４に、１水平期間（１Ｈ）ごとにシフト信号Ｓ１、Ｓ２、Ｓ３・・・Ｓ６４が順次供給される。これにより、上側のデータドライバ１３０Ａの各電流生成回路Ａ１、Ａ２、Ａ３、・・・Ａ６４に、電流源１３２ａ〜１３２ｅから供給される各基準電流Ｉref0〜Ｉref4に応じた電荷が順次蓄積される（上側基準電流記憶動作）。また、この上側基準電流記憶動作と並行して、下側のデータドライバ１３０Ｂにおいて、図示を省略したシフトレジスタ１３１（図１０参照）から、偶数列のデータラインＬｄ２、Ｌｄ４、Ｌｄ６、・・・Ｌｄ１２８に対応して設けられた各電流生成回路Ａ１、Ａ２、Ａ３、・・・Ａ６４に、１水平期間（１Ｈ）ごとにシフト信号Ｓ１、Ｓ２、Ｓ３・・・Ｓ６４が順次供給される。これにより、下側のデータドライバ１３０Ｂの各電流生成回路Ａ１、Ａ２、Ａ３、・・・Ａ６４に、電流源１３２ａ〜１３２ｅから供給される各基準電流Ｉref0〜Ｉref4に応じた電荷が順次蓄積される（下側基準電流記憶動作）。
【０１３９】
すなわち、最初（１番目）の１水平期間（１Ｈ）において、上側及び下側のデータドライバ１３０Ａ、１３０Ｂの各シフトレジスタ１３１からシフト信号Ｓ１を同期して出力することにより、１列目のデータラインＬｄ１に対応して設けられた上側データドライバ１３０Ａの電流生成回路Ａ１と、２列目のデータラインＬｄ２に対応して設けられた下側データドライバ１３０Ｂの電流生成回路Ａ１において、電流記憶動作が実行される。
【０１４０】
次いで、２番目の１水平期間（１Ｈ）において、各シフトレジスタ１３１からシフト信号Ｓ２を同期して出力することにより、３列目のデータラインＬｄ３に対応して設けられた上側データドライバ１３０Ａの電流生成回路Ａ２と、４列目のデータラインＬｄ４に対応して設けられた下側データドライバ１３０Ｂの電流生成回路Ａ２において、電流記憶動作が実行される。
【０１４１】
以下同様にして、１番目から６４番目の１水平期間（１Ｈ）ごとに、上側及び下側のデータドライバ１３０Ａ、１３０Ｂの各電流生成回路Ａ１〜Ａ６４において、各シフトレジスタ１３１から出力されるシフト信号Ｓ１〜Ｓ６４に同期して、電流記憶動作が順次実行される。これにより、ｘ番目のフレーム期間の前半において、上側及び下側のデータドライバ１３０Ａ、１３０Ｂの各電流生成回路Ａ１〜Ａ６４への電流記憶動作が完了する。
【０１４２】
一方、上述したｘ番目のフレーム期間の前半においては、図１４に示すように、各データラインＬｄ１〜Ｌｄ１２８に対応して上側及び下側のデータドライバ１３０Ａ、１３０Ｂに設けられた各電流生成回路Ｂ１〜Ｂ６４を同時に駆動して、１水平期間（１Ｈ）ごとに選択信号Ｇ１〜Ｇ６４が順次印加されて選択状態に設定される行の各画素ＰＩＸに、表示データに応じた階調電流Ｉdata1〜Ｉdata128を一斉に書き込む電流書込動作を順次実行する。これにより、表示パネル１１０の１〜６４行目までの各行の画素ＰＩＸへの電流書込動作が完了する。
【０１４３】
次いで、図１４に示すように、ｘ番目のフレーム期間の後半（すなわち、６５番目から１２８番目の１水平期間（１Ｈ））においては、切替信号ＩＳＥＬ１をオンレベルに設定するとともに、切替信号ＩＳＥＬ２をオフレベルに設定する。これにより、上側及び下側のデータドライバ１３０Ａ、１３０Ｂに設けられた各出力制御スイッチＳＸ１〜ＳＸ６４がオン動作するとともに、各出力制御スイッチＳＹ１〜ＳＹ６４がオフ動作して、上側及び下側のデータドライバ１３０Ａ、１３０Ｂに設けられた各電流生成回路Ａ１〜Ａ６４がデータラインＬｄ１〜Ｌｄ１２８に接続される。
【０１４４】
この状態で、上側及び下側のデータドライバ１３０Ａ、１３０Ｂに設けられた各電流生成回路Ａ１〜Ａ６４を同時に駆動して、１水平期間（１Ｈ）ごとに選択信号Ｇ６５〜Ｇ１２８が順次印加されて選択状態に設定される行の各画素ＰＩＸに、表示データに応じた階調電流Ｉdata1〜Ｉdata128を一斉に書き込む電流書込動作を順次実行する。これにより、表示パネル１１０の６５〜１２８行目までの各行の画素ＰＩＸへの電流書込動作が完了する。
【０１４５】
一方、上述したｘ番目のフレーム期間の後半においては、図１４に示すように、上側のデータドライバ１３０Ａにおいて、図示を省略したシフトレジスタ１３１（図１０参照）から、奇数列のデータラインＬｄ１、Ｌｄ３、Ｌｄ５、・・・Ｌｄ１２７に対応して設けられた各電流生成回路Ｂ１、Ｂ２、Ｂ３、・・・Ｂ６４に、１水平期間（１Ｈ）ごとにシフト信号Ｓ１、Ｓ２、Ｓ３・・・Ｓ６４が順次供給される。これにより、上側のデータドライバ１３０Ａの各電流生成回路Ｂ１、Ｂ２、Ｂ３、・・・Ｂ６４に、電流源１３２ａ〜１３２ｅから供給される各基準電流Ｉref0〜Ｉref4に応じた電荷が順次蓄積される（上側基準電流記憶動作）。また、この上側基準電流記憶動作と並行して、下側のデータドライバ１３０Ｂにおいて、図示を省略したシフトレジスタ１３１（図１０参照）から、偶数列のデータラインＬｄ２、Ｌｄ４、Ｌｄ６、・・・Ｌｄ１２８に対応して設けられた各電流生成回路Ｂ１、Ｂ２、Ｂ３、・・・Ｂ６４に、１水平期間（１Ｈ）ごとにシフト信号Ｓ１、Ｓ２、Ｓ３・・・Ｓ６４が順次供給される。これにより、下側のデータドライバ１３０Ｂの各電流生成回路Ｂ１、Ｂ２、Ｂ３、・・・Ｂ６４に、電流源１３２ａ〜１３２ｅから供給される各基準電流Ｉref0〜Ｉref4に応じた電荷が順次蓄積される（下側基準電流記憶動作）。
【０１４６】
すなわち、６５番目の１水平期間（１Ｈ）において、上側及び下側のデータドライバ１３０Ａ、１３０Ｂの各シフトレジスタ１３１からシフト信号Ｓ１を同期して出力することにより、１列目のデータラインＬｄ１に対応して設けられた上側データドライバ１３０Ａの電流生成回路Ｂ１と、２列目のデータラインＬｄ２に対応して設けられた下側データドライバ１３０Ｂの電流生成回路Ｂ１において、電流記憶動作が実行される。次いで、６６番目の１水平期間（１Ｈ）において、各シフトレジスタ１３１からシフト信号Ｓ２を同期して出力することにより、３列目のデータラインＬｄ３に対応して設けられた上側データドライバ１３０Ａの電流生成回路Ｂ２と、４列目のデータラインＬｄ４に対応して設けられた下側データドライバ１３０Ｂの電流生成回路Ｂ２において、電流記憶動作が実行される。
【０１４７】
以下同様にして、６７番目から１２８番目の１水平期間（１Ｈ）ごとに、上側及び下側のデータドライバ１３０Ａ、１３０Ｂの各電流生成回路Ｂ３〜Ｂ６４において、各シフトレジスタ１３１から出力されるシフト信号Ｓ１〜Ｓ６４に同期して、電流記憶動作が順次実行される。これにより、ｘ番目のフレーム期間の後半において、上側及び下側のデータドライバ１３０Ａ、１３０Ｂの各電流生成回路Ｂ１〜Ｂ６４への電流記憶動作が完了する。なお、本実施形態に係る表示パネル１１０（画素ＰＩＸ）の駆動制御動作は、上述した第１の実施形態（図６参照）と同等であるので説明を省略する。
【０１４８】
（作用効果の検証）
次に、本実施形態に係る表示装置及びその駆動制御方法に特有の作用効果について詳しく検証する。ここでは、比較例として図１０、図１１、図１２に示したデータドライバを、表示パネル１１０の列方向の一方側（例えば表示パネル１１０の下方側）の外方にのみ配置した表示装置における駆動制御方法の一例を示して、その動作特性を検証した後、本実施形態の作用効果を説明する。
【０１４９】
図１５は、第２の実施形態に特有の作用効果を説明するための、比較例となる表示装置（データドライバ）の駆動制御方法の一例を示すタイミングチャートである。ここで、上述した本実施形態と同等の制御動作については、その説明を簡略化する。
【０１５０】
比較例となる表示装置は、図１に示した概略構成と同様に、表示パネル１１０の一方側（例えば下方側）に、図１０、図１１、図１２に示した基本構造を有するデータドライバが唯一配置されている。ここで、比較検証を簡明にするために、表示パネル１１０に画素ＰＩＸが１２８行×１２８列配列されているものとすると、比較例となる表示装置に適用されるデータドライバには、各列のデータラインＬｄ１、Ｌｄ２、Ｌｄ３、・・・Ｌｄ１２８に対応して、電流生成回路Ａ１及びＢ１、Ａ２及びＢ２、Ａ３及びＢ３、・・・Ａ１２８及びＢ１２８の各組が設けられている。
【０１５１】
そして、このような構成を有する表示装置（データドライバ）の駆動制御方法は、図１５に示すように、連続する２フレーム期間において、前半側のｘ番目のフレーム期間の１水平期間（１Ｈ）ごとに、各電流生成回路Ａ１〜Ａ１２８への電流記憶動作を順次実行するとともに、各電流生成回路Ｂ１〜Ｂ１２８を同時に駆動して、表示データに応じた階調電流Ｉdata1〜Ｉdata128を各データラインＬｄ１〜Ｌｄ１２８に一斉に供給して、各画素ＰＩＸに書き込む電流書込動作を、行ごとに繰り返し実行する。
【０１５２】
次いで、後半側のｘ＋１番目のフレーム期間の１水平期間（１Ｈ）ごとに、各電流生成回路Ａ１〜Ａ１２８を同時に駆動して、表示データに応じた階調電流Ｉdata1〜Ｉdata128を各データラインＬｄ１〜Ｌｄ１２８に一斉に供給して、各画素ＰＩＸに書き込む電流書込動作を、行ごとに繰り返し実行するとともに、各電流生成回路Ｂ１〜Ｂ１２８への電流記憶動作を順次実行する。
【０１５３】
すなわち、連続する２フレーム期間において、１フレーム期間ごとに切替信号ＩＳＥＬ１、ＩＳＥＬ２を切り替えて、ｘ番目のフレーム期間で各電流生成回路Ａ１〜Ａ１２８への電流記憶動作（電流記憶期間）と、各電流生成回路Ｂ１〜Ｂ１２８による電流書込動作（電流書込期間；選択期間）と、を並行して実行し、ｘ＋１番目のフレーム期間で各電流生成回路Ｂ１〜Ｂ１２８への電流記憶動作と、各電流生成回路Ａ１〜Ａ１２８による電流書込動作と、を並行して実行する一連の制御動作が、２フレーム期間ごとに繰り返し実行される。これにより、１フレーム期間ごとにデータドライバの電流生成回路Ａ１〜Ａ１２８又はＢ１〜Ｂ１２８から表示パネル１１０の各画素ＰＩＸへの電流書込動作が連続的に実行される。
【０１５４】
このような比較例に示した駆動制御方法においては、図１５に示すように、電流記憶期間及び電流書込期間として設定される時間幅を比較的長く（例えば１水平期間；１Ｈ）設定することができ、表示データに含まれる輝度階調値が小さい場合（低輝度階調の場合）であっても、各画素ＰＩＸに当該輝度階調値に応じた電圧成分を十分に書込んで（保持させて）、発光輝度の低下や画像のぼけ等を抑制することができる。しかしながら、このような駆動制御方法においては、各電流生成回路Ａ１〜Ａ１２８及びＢ１〜Ｂ１２８に記憶される、基準電流Ｉref0〜Ｉref4に応じた電荷の保持時間（すなわち、電流記憶動作の周期）が比較的長くなる（例えば２フレーム期間）ため、保持される電荷量が徐々に低下して、表示データに応じた電流値の階調電流Ｉdata1〜Ｉdata128を生成することができなくなり、画質の低下を招く可能性がある。このような問題を解決するために、各電流生成回路Ａ１〜Ａ１２８及びＢ１〜Ｂ１２８のＤ／Ｉ変換部ＤＩＣ０〜ＤＩＣ４に設けられるキャパシタＣＡの静電容量を大きくして、電荷の保持特性を向上させる手法が考えられるが、この場合には、上記静電容量を大きくすることに伴って回路規模の大型化や製品コストの上昇を招くという問題を有している。
【０１５５】
これに対して、本実施形態においては、図１３に示したように、表示パネル１１０の上方及び下方の外方に、相互に対向するように一対のデータドライバ１３０Ａ、１３０Ｂを設けた構成を有している。これにより、図１４に示したように、表示パネル１１０に配設されるデータラインの半数（例えば奇数列）を上側のデータドライバ１３０Ａにより駆動し、残りの半数（例えば偶数列）を下側のデータドライバ１３０Ｂにより駆動する。また、各データドライバ１３０Ａ、１３０Ｂには、データラインＬｄ１〜Ｌｄ１２８ごとに一組の電流生成回路が設けられ、一方の電流生成回路への電流記憶動作に並行して、他方の電流生成回路が電流書込動作を行うように制御される。
【０１５６】
これにより、本実施形態においては、上述したように、上側及び下側のデータドライバ１３０Ａ、１３０Ｂの各電流生成回路Ａ１〜Ａ６４又はＢ１〜Ｂ６４への電流記憶動作を同時に実行することができる（すなわち、同時に２列分の電流生成回路への電流記憶動作を実行することができる）。ここで、本実施形態においては、図１４に示したように、各電流記憶期間と各行の画素ＰＩＸへの電流書込期間（選択期間）が同期するように設定される。したがって、本実施形態によれば、各電流記憶期間及び各電流書込期間を比較的長く（例えば１水平期間；１Ｈ）設定することができる。よって、本実施形態においては、表示データに含まれる輝度階調値が小さい場合（低輝度階調の場合）であっても、各画素ＰＩＸに当該輝度階調値に応じた電圧成分を十分に書込んで（保持させて）、発光輝度の低下や画像のぼけ等を抑制することができる。また、データドライバ１３０Ａ及び１３０Ｂの電流生成回路Ａ１〜Ａ１２８及びＢ１〜Ｂ１２８を１／２フレーム期間ごとに交互に駆動することにより、表示パネル１１０の各行の画素ＰＩＸへの電流書込動作を連続的に実行して各行を順次非発光状態にすることにより、フリッカの発生を抑制することができる。
【０１５７】
加えて、本実施形態においては、各電流生成回路Ａ１〜Ａ１２８及びＢ１〜Ｂ１２８に記憶される、基準電流Ｉref0〜Ｉref4に応じた電荷の保持時間（電流記憶動作の周期）を上述した比較例に示した場合（図１５参照）よりも短い時間（例えば１フレーム期間）に設定することができるので、各電流生成回路Ａ１〜Ａ１２８及びＢ１〜Ｂ１２８に保持される電荷量の低下を抑制して、画質の低下を防止することができる。また、Ｄ／Ｉ変換部ＤＩＣ０〜ＤＩＣ４に設けられるキャパシタＣＡの静電容量を小さくすることができるので、回路規模の小型化や製品コストの削減を図ることができる。
【０１５８】
なお、本実施形態においては、説明を簡易にするために、データドライバ１３０Ａ、１３０Ｂを表示パネル１１０の上方及び下方に配置した構成（図１３参照）を示したが、本発明はこれに限定されるものではない。すなわち、本実施形態に係る表示装置は、データドライバ１３０Ａ及び１３０Ｂが、表示パネル１１０（あるいは画素アレイ）の上方又は下方のいずれか一方側に配置されているものであってもよい。これによれば、表示パネル１１０の周辺に設けられる額縁領域を狭くすることができるので、表示装置１００の装置規模の増大を抑制することができる。
【０１５９】
また、上述した本実施形態に示した構成においては、データドライバ１３０Ａ、１３０Ｂの各々に対応して、２組の電流源１３２ａ〜１３２ｅを個別に設け、かつ、これら２組の電流源１３２ａ〜１３２ｅから供給される基準電流Ｉref0〜Ｉref4の電流値を厳密に揃えておく必要がある。この場合、各電流源１３２ａ〜１３２ｅから供給される基準電流Ｉref0〜Ｉref4の電流値を、外付けの可変抵抗を用いて調整可能なように構成することにより、上述した表示装置の駆動制御動作に先立って当該電流値を厳密に揃えることができる。
【０１６０】
＜第２の実施形態の他の例＞
次に、本実施形態に係る表示装置及びその駆動制御方法の他の例について、図面を参照して説明する。ここで、上述した第１及び第２の実施形態の各例と同等の構成及び制御動作については、その説明を簡略化する。
【０１６１】
図１６は、第２の実施形態の他の例に係る表示装置に適用される表示パネル及びデータドライバを示す概略構成図である。ここでは、上述した第２の実施形態と同様に、画素ＰＩＸが１２８行×１２８列配列された表示パネル１１０を用いて説明する。
【０１６２】
上述した第２の実施形態においては、表示パネル１１０に配設された奇数列のデータラインＬｄ１、Ｌｄ３、Ｌｄ５、・・・Ｌｄ１２７、及び、偶数列のデータラインＬｄ２、Ｌｄ４、Ｌｄ６、・・・Ｌｄ１２８が、各々、表示パネル１１０の上側及び下側に設けられたデータドライバ１３０Ａ、１３０Ｂに個別に接続され、当該データドライバ１３０Ａ、１３０Ｂを同時に駆動して、全てのデータラインＬｄ１〜Ｌｄ１２８に階調電流Ｉdata1〜Ｉdata128を一斉に供給（電流書込動作）する場合について説明した。第２の実施形態の他の例においては、表示パネル１１０に配設された各データラインＬｄ１〜Ｌｄ１２８を、表示パネル１１０の上側と下側の表示領域で分割し、上側のデータラインＬｄ１〜Ｌｄ１２８を上側のデータドライバ１３０Ａにより同時に駆動（電流書込動作）し、下側のデータラインＬｄ１〜Ｌｄ１２８を下側のデータドライバ１３０Ｂにより同時に駆動（電流書込動作）する構成を有することを特徴とする。
【０１６３】
第２の実施形態の他の例に係る表示装置は、図１６に示すように、表示パネル１１０の列方向（図面上下方向）の外方に、対向するように上側のデータドライバ（第１の電流駆動回路）１３０Ａと下側のデータドライバ（第２の電流駆動回路）１３０Ｂが配置された構成を有している。表示パネル１１０には、列方向（図面上下方向）に延在する１２８本のデータラインＬｄ１〜Ｌｄ１２８が配設され、各データラインＬｄ１〜Ｌｄ１２８は、表示パネル１１０の上側の表示領域（第１の領域；例えば１〜６４行目の画素ＰＩＸが配列された領域）と、下側の表示領域（第２の領域；例えば６５〜１２８行目の画素ＰＩＸが配列された領域）に対応するように分割されている。すなわち、上側の表示領域には、上側のデータライン（第１のデータライン）Ｌｄ１〜Ｌｄ１２８が配設され、下側の表示領域には、下側のデータライン（第２のデータライン）Ｌｄ１〜Ｌｄ１２８が配設されている。上側のデータラインＬｄ１〜Ｌｄ１２８は、表示パネル１１０の上方の外方にまで延伸して上側のデータドライバ１３０Ａに接続され、下側のデータラインＬｄ１〜Ｌｄ１２８は、表示パネル１１０の下方の外方にまで延伸して下側のデータドライバ１３０Ｂに接続されている。ここで、各データドライバ１３０Ａ、１３０Ｂは、図示の都合上、簡略化して示したが、上述した第１の実施形態（図２参照）に示した概略構成において、上述した第２の実施形態（図１２参照）に示した回路構成を有するＤ／Ｉ変換部ＤＩＣ０〜ＤＩＣ４を適用した構成を有している。
【０１６４】
すなわち、図１６に示すように、データドライバ１３０Ａ、１３０Ｂは、各々、表示パネル１１０に配列された各データラインＬｄ１〜Ｌｄ１２８に対応して設けられた複数の電流生成回路Ａ１〜Ａ１２８、複数のデータラッチ回路ＬＣ１〜ＬＣ１２８（図示を省略、図２参照）、及び、複数の出力制御スイッチＳＷＡ１〜ＳＷＡ１２８又はＳＷＢ１〜ＳＷＢ１２８と、唯一のシフトレジスタ１３１（図示を省略、図２参照）と、複数の電流源１３２ａ〜１３２ｅと、を有している。ここで、データドライバ１３０Ａには、各データラインＬｄ１〜Ｌｄ１２８の対応する行に接続される各画素ＰＩＸに対応したデジタル信号Ｄ０〜Ｄ４が順次供給され、データドライバ１３０Ｂには、各データラインＬｄ１〜Ｌｄ１２８の対応する行に接続される各画素ＰＩＸに対応したデジタル信号Ｄ０〜Ｄ４が順次供給される。
【０１６５】
データドライバ１３０Ａ及び１３０Ｂに設けられる各電流生成回路Ａ１〜Ａ１２８について、上述した第２の実施形態で用いた図１２を参照して説明する。データドライバ１３０Ａ側の任意のｎ列目に設けられる電流生成回路Ａｎは、図示を省略した個別のシフトレジスタ１３１から出力されるシフト信号Ｓｎと切替信号ＩＳＥＬＢとを入力とする論理積回路ＡＮＤを備えている。また、データドライバ１３０Ｂ側の任意のｎ列目に設けられる電流生成回路Ａｎにおいては、シフト信号Ｓｎと切替信号ＩＳＥＬＡとを入力とする論理積回路ＡＮＤを備えている。そして、各論理積回路ＡＮＤの出力が各Ｄ／Ｉ変換部ＤＩＣ０〜ＤＩＣ４に共通に供給されることにより、各Ｄ／Ｉ変換部ＤＩＣ０〜ＤＩＣ４のスイッチＳＡ１、ＳＡ２のオン状態又はオフ状態が設定されて、各Ｄ／Ｉ変換部ＤＩＣ０〜ＤＩＣ４と電流源１３２ａ〜１３２ｅとの接続状態が制御される。
【０１６６】
出力制御スイッチＳＷＡ１〜ＳＷＡ１２８は、システムコントローラ１５０から供給されるデータ制御信号に含まれる切替信号ＩＳＥＬＡに基づいてオン状態又はオフ状態に設定される。これにより、上側のデータドライバ１３０Ａに設けられた各電流生成回路Ａ１〜Ａ１２８と、上側の各データラインＬｄ１〜Ｌｄ１２８との接続状態が制御される。また、出力制御スイッチＳＷＢ１〜ＳＷＢ１２８は、データ制御信号に含まれる切替信号ＩＳＥＬＢに基づいてオン状態又はオフ状態に設定される。これにより、下側のデータドライバ１３０Ｂに設けられた各電流生成回路Ａ１〜Ａ１２８と、下側の各データラインＬｄ１〜Ｌｄ１２８との接続状態が制御される。また、上述した第２の実施形態と同様に、データドライバ１３０Ａ、１３０Ｂには、各々、各電流生成回路Ａ１〜Ａ１２８に対して、基準電流Ｉref0〜Ｉref4を共通に供給するための電流源１３２ａ〜１３２ｅが個別に設けられている。
【０１６７】
ここで、切替信号ＩＳＥＬＡ及びＩＳＥＬＢは、後述するように信号レベルが相互に反転関係を有するように設定されている。これにより、切替信号ＩＳＥＬＡがオンレベル（例えばハイレベル）に設定され、切替信号ＩＳＥＬＢがオフレベル（例えばローレベル）に設定された場合には、出力制御スイッチＳＷＡ１〜ＳＷＡ１２８がオン動作することにより、上側のデータドライバ１３０Ａの各電流生成回路Ａ１〜Ａ１２８から、表示パネル１１０の上側の各データラインＬｄ１〜Ｌｄ１２８へ階調電流Ｉdata1〜Ｉdata128が供給される（上側階調電流書込動作）。また、このとき、出力制御スイッチＳＷＢ１〜ＳＷＢ１２８がオフ動作して、下側のデータドライバ１３０Ｂが表示パネル１１０の下側の各データラインＬｄ１〜Ｌｄ１２８から切断されるとともに、電流源１３２ａ〜１３２ｅから下側のデータドライバ１３０Ｂの各電流生成回路Ａ１〜Ａ１２８に基準電流Ｉref0〜Ｉref4が供給される（下側基準電流記憶動作）。
【０１６８】
一方、切替信号ＩＳＥＬＡがオフレベル（例えばローレベル）に設定され、切替信号ＩＳＥＬＢがオンレベル（例えばハイレベル）に設定された場合には、出力制御スイッチＳＷＡ１〜ＳＷＡ１２８がオフ動作して、上側のデータドライバ１３０Ａが表示パネル１１０の上側の各データラインＬｄ１〜Ｌｄ１２８から切断されるとともに、電流源１３２ａ〜１３２ｅから上側のデータドライバ１３０Ｂの各電流生成回路Ａ１〜Ａ１２８に基準電流Ｉref0〜Ｉref4が供給される（上側基準電流記憶動作）。また、このとき、出力制御スイッチＳＷＢ１〜ＳＷＢ１２８がオン動作することにより、下側のデータドライバ１３０Ｂの各電流生成回路Ａ１〜Ａ１２８から、表示パネル１１０の下側の各データラインＬｄ１〜Ｌｄ１２８へ階調電流Ｉdata1〜Ｉdata128が供給される（下側階調電流書込動作）。また、電流書込動作が行われている行の画素ＰＩＸが非発光動作し、電流書込動作が行われていない行の画素ＰＩＸが発光動作するように電源電圧Ｖsaの電圧レベルが制御される。
【０１６９】
なお、本実施形態の他の例においても、上述した第１の実施形態に示した回路構成を有する画素ＰＩＸを適用する場合（図４参照）には、表示パネル１１０（画素ＰＩＸ）側から各データラインＬｄ１〜Ｌｄ１２８を介して、上側及び下側のデータドライバ１３０Ａ、１３０Ｂの各電流生成回路Ａ１〜Ａ１２８方向に、階調電流Ｉdata1〜Ｉdata128が引き抜かれるように供給される。
【０１７０】
（表示装置の駆動制御方法）
次に、上述した構成を有する表示装置（発光装置）の駆動制御方法について具体的に説明する。
図１７は、第２の実施形態の他の例に係るデータドライバにおける制御動作を示すタイミンチャートである。なお、図１７においては、ｘフレーム目のタイミングチャートを示す。ここで、上述した第２の実施形態と同等の制御動作については、その説明を簡略化する。
【０１７１】
本実施形態の他の例に係るデータドライバの制御動作においては、例えば図１７に示すように、ｘ番目のフレーム期間（動作期間）を２分割した前半の期間（第１期間）において、下側のデータドライバ１３０Ｂの各電流生成回路Ａ１〜Ａ１２８に基準電流Ｉref0〜Ｉref4を順次記憶する下側基準電流記憶動作（図中、下側電流記憶期間）と、上側のデータドライバ１３０Ａの各電流生成回路Ａ１〜ａ１２８から表示データに応じた電流値の階調電流Ｉdata1〜Ｉdata128を一斉に供給して、選択状態に設定された１〜６４行目の各行の画素ＰＩＸに順次書き込む上側階調電流書込動作（図中、上側電流書込期間）と、が並行して実行される。ここで、下側のデータドライバ１３０Ｂの各電流生成回路Ａ１〜Ａ１２８において下側基準電流記憶動作を実行させつつ、上側のデータドライバ１３０Ａの各電流生成回路Ａ１〜Ａ１２８において上側階調電流書込動作を実行させる処理は、本発明に係る第２の動作に対応する。また、上記の一連の動作（下側基準電流記憶動作及び上側階調電流書込動作）は、各行の選択ラインＬｓに選択信号Ｇｍを印加するタイミングに応じて、順次実行される。なお、各行の選択ラインＬｓに選択信号Ｇｍの印加を開始するタイミングは、本発明に係わる第１のタイミング及び第２のタイミングに対応する。
【０１７２】
次いで、ｘ番目のフレーム期間を２分割した後半の期間（第２期間）において、上側のデータドライバ１３０Ａの各電流生成回路Ａ１〜Ａ１２８に基準電流Ｉref0〜Ｉref4を順次記憶する上側基準電流記憶動作（図中、上側電流記憶期間）と、下側のデータドライバ１３０Ｂの各電流生成回路Ａ１〜Ａ１２８から表示データに応じた電流値の階調電流Ｉdata1〜Ｉdata128を一斉に供給して、選択状態に設定された６５〜１２８行目の各行の画素ＰＩＸに順次書き込む下側階調電流書込動作（図中、下側電流書込期間）と、が並行して実行される。ここで、上側のデータドライバ１３０Ａの各電流生成回路Ａ１〜Ａ１２８において上側基準電流記憶動作を実行させつつ、下側のデータドライバ１３０Ｂの各電流生成回路Ａ１〜Ａ１２８において下側階調電流書込動作を実行させる処理は、本発明に係る第１の動作に対応する。また、上記の一連の動作（上側基準電流記憶動作及び下側階調電流書込動作）は、各行の選択ラインＬｓに選択信号Ｇｍを印加するタイミングに応じて、順次実行される。
【０１７３】
なお、本実施形態においては、説明を簡略化するために、図１７に示したタイミングチャートにおいては、各データドライバ１３０Ａ、１３０Ｂに設けられた電流生成回路Ａ１〜Ａ１２８に基準電流Ｉref0〜Ｉref4を記憶する電流記憶期間を、例えば、１水平期間の１／２（１／２Ｈ）に設定し、選択状態に設定された行の各画素ＰＩＸに階調電流Ｉdata1〜Ｉdata128を書き込む電流書込期間（選択期間）を、例えば、上記電流記憶期間の２倍の時間幅、例えば、１水平期間（１Ｈ）に設定する。また、上述したように、表示パネル１１０に画素ＰＩＸが１２８行×１２８列配列されていることにより、１水平期間（１Ｈ）を１フレーム期間の１／１２８の時間幅と定義する。
【０１７４】
本実施形態の他の例に係るデータドライバの制御動作は、具体的には、図１７に示すように、まず、ｘ番目のフレーム期間の前半（すなわち、１番目から６４番目の１水平期間（１Ｈ））においては、切替信号ＩＳＥＬＡをオンレベルに設定するとともに、切替信号ＩＳＥＬＢをオフレベルに設定する。これにより、上側のデータドライバ１３０Ａに設けられた各出力制御スイッチＳＷＡ１〜ＳＷＡ１２８がオン動作するとともに、下側のデータドライバ１３０Ｂに設けられた各出力制御スイッチＳＷＢ１〜ＳＷＢ１２８がオフ動作して、上側のデータドライバ１３０Ａに設けられた各電流生成回路Ａ１〜Ａ１２８が、表示パネル１１０の上側に配設されたデータラインＬｄ１〜Ｌｄ１２８に接続される。
【０１７５】
この状態で、上側のデータドライバ１３０Ａにおいて、図１７に示すように、各データラインＬｄ１〜Ｌｄ１２８に対応して設けられた各電流生成回路Ａ１〜Ａ１２８を同時に駆動する。すなわち、１水平期間（１Ｈ）ごとに選択信号Ｇ１〜Ｇ６４が順次印加されて選択状態に設定される行の各画素ＰＩＸに、表示データに応じた階調電流Ｉdata1〜Ｉdata128を一斉に書き込む電流書込動作を順次実行する。これにより、表示パネル１１０の１〜６４行目までの各行の画素ＰＩＸへの電流書込動作が完了する（上側階調電流書込動作）。
【０１７６】
一方、上述したｘ番目のフレーム期間の前半においては、図１７に示すように、下側のデータドライバ１３０Ｂにおいて、図示を省略したシフトレジスタ１３１（図１０参照）から、各電流生成回路Ａ１〜Ａ１２８に、１／２水平期間（１／２Ｈ）ごとにシフト信号Ｓ１〜Ｓ１２８が順次供給される。これにより、下側のデータドライバ１３０Ｂの各電流生成回路Ａ１〜Ａ１２８に、電流源１３２ａ〜１３２ｅから供給される各基準電流Ｉref0〜Ｉref4に応じた電荷が順次蓄積される（下側基準電流記憶動作）。
【０１７７】
すなわち、最初（１番目）の１／２水平期間（１／２Ｈ）において、下側のデータドライバ１３０Ｂのシフトレジスタ１３１からシフト信号Ｓ１を出力することにより、１列目のデータラインＬｄ１に対応して設けられた下側のデータドライバ１３０Ｂの電流生成回路Ａ１において、基準電流Ｉref0〜Ｉref4の記憶動作が実行される。次いで、２番目の１／２水平期間（１／２Ｈ）において、シフトレジスタ１３１からシフト信号Ｓ２を出力することにより、２列目のデータラインＬｄ２に対応して設けられた下側のデータドライバ１３０Ｂの電流生成回路Ａ２において、基準電流Ｉref0〜Ｉref4の記憶動作が実行される。
【０１７８】
以下同様にして、１番目から１２８番目の１／２水平期間（１／２Ｈ）ごとに、下側のデータドライバ１３０Ｂの各電流生成回路Ａ１〜Ａ１２８において、シフトレジスタ１３１から出力されるシフト信号Ｓ３〜Ｓ１２８に同期して、電流記憶動作が順次実行される。これにより、ｘ番目のフレーム期間の前半において、下側のデータドライバ１３０Ｂの各電流生成回路Ａ１〜Ａ１２８への電流記憶動作が完了する。ここで、１２７、１２８番目の１／２水平期間（１／２Ｈ）は、６４番目の１水平期間（１Ｈ）に対応する。
【０１７９】
次いで、図１７に示すように、ｘ番目のフレーム期間の後半（すなわち、６５番目から１２８番目の１水平期間（１Ｈ））においては、切替信号ＩＳＥＬＡをオフレベルに設定するとともに、切替信号ＩＳＥＬＢをオンレベルに設定する。これにより、上側のデータドライバ１３０Ａに設けられた各出力制御スイッチＳＷＡ１〜ＳＷＡ１２８がオフ動作するとともに、下側のデータドライバ１３０Ｂに設けられた各出力制御スイッチＳＷＢ１〜ＳＷＢ１２８がオン動作して、下側のデータドライバ１３０Ｂに設けられた各電流生成回路Ａ１〜Ａ１２８が、表示パネル１１０の下側に配設されたデータラインＬｄ１〜Ｌｄ１２８に接続される。
【０１８０】
この状態で、下側のデータドライバ１３０Ｂに設けられた各電流生成回路Ａ１〜Ａ１２８を同時に駆動する。すなわち、１水平期間（１Ｈ）ごとに選択信号Ｇ６５〜Ｇ１２８が順次印加されて選択状態に設定される行の各画素ＰＩＸに、表示データに応じた階調電流Ｉdata1〜Ｉdata128を一斉に書き込む電流書込動作を順次実行する。これにより、表示パネル１１０の６５〜１２８行目までの各行の画素ＰＩＸへの電流書込動作が完了する（下側階調電流書込動作）。
【０１８１】
一方、上述したｘ番目のフレーム期間の後半においては、図１７に示すように、上側のデータドライバ１３０Ａにおいて、図示を省略したシフトレジスタ１３１（図１０参照）から、各電流生成回路Ａ１〜Ａ１２８に、１／２水平期間（１／２Ｈ）ごとにシフト信号Ｓ１〜Ｓ１２８が順次供給される。これにより、上側のデータドライバ１３０Ａの各電流生成回路Ａ１〜Ａ１２８に、電流源１３２ａ〜１３２ｅから供給される各基準電流Ｉref0〜Ｉref4に応じた電荷が順次蓄積される（上側基準電流記憶動作）。
【０１８２】
すなわち、１２９番目の１／２水平期間（１／２Ｈ）において、上側のデータドライバ１３０Ａのシフトレジスタ１３１からシフト信号Ｓ１を出力することにより、１列目のデータラインＬｄ１に対応して設けられた上側のデータドライバ１３０Ａの電流生成回路Ａ１において、基準電流Ｉref0〜Ｉref4の記憶動作が実行される。次いで、１３０番目の１／２水平期間（１／２Ｈ）において、シフトレジスタ１３１からシフト信号Ｓ２を出力することにより、２列目のデータラインＬｄ２に対応して設けられた上側のデータドライバ１３０Ａの電流生成回路Ａ２において、基準電流Ｉref0〜Ｉref4の記憶動作が実行される。
【０１８３】
以下同様にして、１３１番目から２５６番目の１／２水平期間（１／２Ｈ）ごとに、上側のデータドライバ１３０Ａの各電流生成回路Ａ１〜Ａ１２８において、シフトレジスタ１３１から出力されるシフト信号Ｓ１〜Ｓ１２８に同期して、電流記憶動作が順次実行される。これにより、ｘ番目のフレーム期間の後半において、上側のデータドライバ１３０Ａの各電流生成回路Ａ１〜Ａ１２８への電流記憶動作が完了する。ここで、２５５、２５６番目の１／２水平期間（１／２Ｈ）は、１２８番目の１水平期間（１Ｈ）に対応する。なお、本実施形態の他の例に係る表示パネル１１０（画素ＰＩＸ）の駆動制御動作は、上述した第１の実施形態（図６参照）と同等であるので説明を省略する。
【０１８４】
（作用効果の検証）
次に、本実施形態の他の例に係る表示装置の駆動制御方法に特有の作用効果について詳しく説明する。ここでは、上述した比較例となる表示装置（データドライバ）の駆動制御方法（図１５参照）を用いて、本実施形態の他の例における作用効果について検証する。
【０１８５】
上述したような本実施形態の他の例においては、図１７に示したように、電流書込期間として設定される時間幅を、比較的長く（例えば１水平期間；１Ｈ）設定することができる。したがって、表示データに含まれる輝度階調値が小さい場合（低輝度階調の場合）であっても、各画素ＰＩＸに当該輝度階調値に応じた電圧成分を十分に書込んで（保持させて）、発光輝度の低下や画像のぼけ等を抑制することができる。また、データドライバ１３０Ａ及び１３０Ｂの電流生成回路Ａ１〜Ａ１２８を１／２フレーム期間ごとに交互に駆動することにより、表示パネル１１０の各行の画素ＰＩＸへの電流書込動作を連続的に実行して各行を順次非発光状態にすることにより、フリッカの発生を抑制することができる。
【０１８６】
加えて、本実施形態の他の例においては、各電流生成回路Ａ１〜Ａ１２８に記憶される、基準電流Ｉref0〜Ｉref4に応じた電荷の保持時間（電流記憶動作の周期）を上述した比較例に示した場合（図１５参照）よりも短い時間（例えば１フレーム期間）に設定することができるので、各電流生成回路Ａ１〜Ａ１２８に保持される電荷量の低下を抑制して、画質の低下を防止することができる。また、Ｄ／Ｉ変換部ＤＩＣ０〜ＤＩＣ４に設けられるキャパシタＣＡの静電容量を小さくすることができるので、回路規模の小型化や製品コストの削減を図ることができる。
【０１８７】
さらに、本実施形態の他の例によれば、図１６に示したように、上側及び下側のデータドライバ１３０Ａ及び１３０Ｂにおいて、各列のデータラインＬｄ１〜Ｌｄ１２８に対応して、各一個の電流生成回路Ａ１〜Ａ１２８が設けられた構成を有しているので、各データドライバ１３０Ａ及び１３０Ｂに設けられる電流生成回路Ａ１〜Ａ１２８を構成するスイッチや配線、接点、制御信号の数を、上述した比較例に示した場合よりも少なくして回路面積（すなわち、実装面積）や製品コストを削減することができる。また、表示パネル１１０に配設されるデータラインＬｄ１〜Ｌｄ１２８を、上側と下側の表示領域で分割しているので、データラインＬｄ１〜Ｌｄ１２８の長さや、当該データラインＬｄ１〜Ｌｄ１２８に接続される画素ＰＩＸの数を、上述した比較例に示した場合の１／２に半減させて、各部の配線や各画素ＰＩＸの回路構成等に起因して各データラインに付随する容量成分の容量値を半減させることができる。よって、電流書込動作において、データラインＬｄ１〜Ｌｄ１２８への電荷の充放電に要する時間を短くして、表示データに応じた適切な輝度階調で各画素ＰＩＸを発光動作させることができる。このような構成及び駆動制御方法は、例えば大画面で高精細の薄型テレビジョンやモニタに適用して特に有効な技術である。
【０１８８】
図１８は、第２の実施形態の各例におけるタイミング制御とその特徴を説明するための図である。
上述した第２の実施形態の各例における、各電流記憶期間、電流書込期間（選択期間）、電流記憶保持期間（電流記憶動作の周期）の設定と、その特徴との関係を、上述した比較例（図１５参照）と対比して、図１８に示す。
【０１８９】
図１８に示すように、第２の実施形態の各例によれば、比較例に示した制御方法に比較して、電流記憶保持期間（又は電流記憶動作の周期）を短く設定することができるので、表示データに応じた適切な電流値の階調電流を生成して、良好な画質の画像情報を表示することができる。また、この場合、比較例に示した制御方法に比較して、表示パネル（画素）やデータドライバを含む周辺回路の設計やタイミング制御が容易になるので、表示装置の製造歩留まりの向上やコストダウンに貢献することができる。
【０１９０】
なお、上述した各実施形態においては、図１、図１３、図１６に示したように、表示パネル１１０（あるいは画素領域）の周辺にデータドライバ１３０、１３０Ａ、１３０Ｂを設けた構成を示した。ここで、本発明においては、データドライバ１３０、１３０Ａ、１３０Ｂとして、単結晶シリコン基板上に薄膜トランジスタ等の回路素子を形成したドライバＩＣの形態を有するものを適用するものであってもよいし、画素ＰＩＸが形成される表示パネル１１０の基板上に、上記回路素子を一体的に形成した形態を有するものを適用するものであってもよい。
【０１９１】
＜電子機器への適用例＞
次に、上述した各実施形態に示した発光駆動装置（データドライバ）を備えた発光装置（表示装置）を適用した電子機器について図面を参照して説明する。
【０１９２】
上述したような表示パネル１１０やデータドライバ１３０を含む周辺回路を備える表示装置１００は、例えばデジタルカメラや薄型テレビジョン、パーソナルコンピュータ、携帯電話等、種々の電子機器の表示デバイスとして良好に適用できるものである。
【０１９３】
図１９は、本発明に係る発光装置を適用したデジタルカメラの構成例を示す斜視図であり、図２０は、本発明に係る発光装置を適用した薄型テレビジョンの構成例を示す斜視図であり、図２１は、本発明に係る発光装置を適用したパーソナルコンピュータの構成例を示す斜視図であり、図２２は、本発明に係る発光装置を適用した携帯電話の構成例を示す図である。
【０１９４】
図１９において、デジタルカメラ２１０は、大別して、本体部２１１と、レンズ部２１２と、操作部２１３と、上述した実施形態に示した半導体装置を備えた表示装置１００を適用した表示部２１４と、シャッターボタン２１５とを備えている。これによれば、表示部２１４における周辺回路の規模を抑制しつつ、表示データに応じた適切な輝度階調かつ良好な画質で所望の画像情報を表示することができる。
【０１９５】
また、図２０において、薄型テレビジョン２２０は、大別して、本体部２２１と、上述した実施形態に示した半導体装置を備えた表示装置１００を適用した表示部２２２と、操作用コントローラ（リモコン）２２３と、を備えている。これによれば、表示部２２２における周辺回路の規模を抑制しつつ、表示データに応じた適切な輝度階調かつ良好な画質で所望の画像情報を表示することができる。
【０１９６】
また、図２１において、パーソナルコンピュータ２３０は、大別して、本体部２３１と、キーボード２３２と、上述した実施形態に示した半導体装置を備えた表示装置１００を適用した表示部２３３とを備えている。この場合においても、表示部２３３における周辺回路の規模を抑制しつつ、表示データに応じた適切な輝度階調かつ良好な画質で所望の画像情報を表示することができる。
【０１９７】
また、図２２において、携帯電話２４０は、大別して、操作部２４１と、受話口２４２と、送話口２４３と、上述した実施形態に示した半導体装置を備えた表示装置１００を適用した表示部２４４とを備えている。この場合においても、表示部２４４における周辺回路の規模を抑制しつつ、表示データに応じた適切な輝度階調かつ良好な画質で所望の画像情報を表示することができる。
【０１９８】
なお、上述した各電子機器においては、本発明に係る半導体装置を備えた発光装置を、表示装置（表示デバイス）として適用した場合について説明したが、本発明はこれに限定されるものではない。本発明に係る発光装置は、例えば発光素子を有する複数の画素が一方向に配列された発光素子アレイを備え、感光体ドラムに画像データに応じて発光素子アレイから出射した光を照射して露光する露光装置に適用するものであってもよい。
【符号の説明】
【０１９９】
１００      表示装置
１１０      表示パネル
１２０      選択ドライバ
１３０      データドライバ
１３１      シフトレジスタ
１３２ａ〜１３２ｅ  電流源
１４０      電源ドライバ
１５０      システムコントローラ
Ｌｓ        選択ライン
Ｌｄ        データライン
Ａ１〜Ａ１２８      電流生成回路
ＬＣ１〜ＬＣ１２８  データラッチ回路
ＳＷ１〜ＳＷ１２８  出力制御スイッチ
ＤＩＣ０〜ＤＩＣ４  Ｄ／Ｉ変換部
ＰＩＸ      画素
ＤＣ        画素駆動回路
ＯＥＬ      有機ＥＬ素子
【図１】
2012058428.tif 000003
【図２】
2012058428.tif 000004
【図３】
2012058428.tif 000005
【図４】
2012058428.tif 000006
【図５】
2012058428.tif 000007
【図６】
2012058428.tif 000008
【図７】
2012058428.tif 000009
【図８】
2012058428.tif 000010
【図９】
2012058428.tif 000011
【図１０】
2012058428.tif 000012
【図１１】
2012058428.tif 000013
【図１２】
2012058428.tif 000014
【図１３】
2012058428.tif 000015
【図１４】
2012058428.tif 000016
【図１５】
2012058428.tif 000017
【図１６】
2012058428.tif 000018
【図１７】
2012058428.tif 000019
【図１８】
2012058428.tif 000020
【図１９】
2012058428.tif 000021
【図２０】
2012058428.tif 000022
【図２１】
2012058428.tif 000023
【図２２】
2012058428.tif 000024