(57)【要約】      （修正有）【課題】反射電極層の、反射率向上による高輝度化、接触抵抗の低減、剥がれの防止及び経時劣化に対する耐性の向上。【解決手段】反射電極を有する半導体発光素子の製造方法であって、第１の導電型の第１半導体層、活性層および第２の導電型の第２半導体層を順次積層して半導体膜を形成する工程と、第２半導体層上に金属反射層と半導体膜との格子不整合を緩和する金属バッファ層を形成する工程と、金属バッファ層上に金属反射層を形成する工程と、金属反射層上に金属反射層の脱離を防止する金属パッシベーション層と、金属パッシベーション層上に金属パッシベーション層の酸化を防止する酸化防止層を形成する工程と、金属パッシベーション層と酸化防止層との間で相互拡散が生じるように熱処理を行って、これらの層の界面に合金層を形成する工程と、合金層の少なくとも一部を合金層上に形成された層とともに除去することにより反射電極を形成する工程と、を含む。【選択図】なし【特許請求の範囲】
【請求項１】
半導体膜上に反射電極を有する半導体発光素子の製造方法であって、
第１の導電型の第１半導体層、活性層および第２の導電型の第２半導体層を順次積層して前記半導体膜を形成する工程と、
前記第２半導体層上にＮｉ、Ｔｉ又はこれらの合金のいずれかからなる第１の金属層を形成する工程と、
前記第１の金属層の上にＡｇ、Ａｌ、Ｒｈ又はこれらを含む合金のいずれかからなる第２の金属層を形成する工程と、
前記第２の金属層の上にＮｉ、Ｔｉ又はこれらの合金のいずれかからなる第３の金属層を形成する工程と、
前記第３の金属層の上にＡｇからなる第４の金属層を形成する工程と、
前記第３の金属層と前記第４の金属層との間で相互拡散が生じるように熱処理を行って、これらの層の界面に合金層を形成する工程と、
前記合金層の少なくとも一部を前記合金層上に形成された層とともに除去することにより前記反射電極を形成する工程と、を含むことを特徴とする半導体発光素子の製造方法。
【請求項２】
前記第１の金属層の層厚と前記第３の金属層の層厚との和が前記第２の金属層の１／６０以下であることを特徴とする請求項１に記載の製造方法。
【請求項３】
前記第１の金属層は、０．５ｎｍ以上であり且つ５ｎｍ以下の層厚を有するＮｉからなり、
前記第２の金属層は、５０ｎｍ以上であり且つ２００ｎｍ以下の層厚を有するＡｇからなり、
前記第３の金属層は、０．５ｎｍ以上であり且つ１０ｎｍ以下の層厚を有するＮｉからなり、
前記第４の金属層は、５ｎｍ以上であり且つ５０ｎｍ以下の層厚を有するＡｇからなることを特徴とする請求項１に記載の製造方法。
【請求項４】
半導体膜と、前記半導体膜上に設けられて前記半導体膜から発せられる光の発光波長に対して光反射性を有する金属反射層とを含む反射電極と、を有する半導体発光素子の製造方法であって、
第１の導電型の第１半導体層、活性層および第２の導電型の第２半導体層を順次積層して前記半導体膜を形成する工程と、
前記第２半導体層上に前記金属反射層と前記半導体膜との格子不整合を緩和する金属バッファ層を形成する工程と、
前記金属バッファ層上に前記金属反射層を形成する工程と、
前記金属反射層上に前記金属反射層の脱離を防止する金属パッシベーション層を形成する工程と、
前記金属パッシベーション層上に前記金属パッシベーション層の酸化を防止する酸化防止層を形成する工程と、
前記金属パッシベーション層と前記酸化防止層との間で相互拡散が生じるように熱処理を行って、これらの層の界面に合金層を形成する工程と、
前記合金層の少なくとも一部を前記合金層上に形成された層とともに除去することにより前記反射電極を形成する工程と、を含むことを特徴とする製造方法。
【請求項５】
前記金属バッファ層の層厚と前記金属パッシベーション層の層厚との和は、前記金属反射層の１／６０以下であることを特徴とする請求項４に記載の製造方法。
【請求項６】
前記金属バッファ層は、Ｎｉ、Ｔｉ又はこれらの合金のいずれかからなり、
前記金属反射層は、Ａｇ、Ａｌ、Ｒｈ又はこれらを含む合金のいずれかなり、
前記金属パッシベーション層は、Ｎｉ、Ｔｉ又はこれらを含む合金からなるからなり、
前記酸化防止層は、Ａｇからなることを特徴とする請求項４に記載の製造方法。
【請求項７】
前記金属バッファ層は、０．５ｎｍ以上であり且つ５ｎｍ以下の層厚を有するＮｉからなり、
前記金属反射層は、５０ｎｍ以上であり且つ２００ｎｍ以下の層厚を有するＡｇからなり、
前記金属パッシベーション層は、０．５ｎｍ以上であり且つ１０ｎｍ以下の層厚を有するＮｉからなり、
前記酸化防止層は、５ｎｍ以上であり且つ５０ｎｍ以下の層厚を有するＡｇからなることを特徴とする請求項４に記載の製造方法。
【発明の詳細な説明】
【背景技術】
【０００１】
ｐ型半導体層、活性層、ｎ型半導体層を積層した半導体膜と、半導体膜に反射電極層を介して接合された支持基板とからなる半導体発光素子が知られている。反射電極層は、電極として機能するとともに活性層から発せられた光を光放出面に向けて反射する光反射面を形成し、これによって半導体発光素子の高輝度化が図れている。
【０００２】
例えば、特許文献１には、ＧａＮ系半導体膜に対してＡｇ膜を有する反射電極層を設ける半導体発光素子が記載されている。非特許文献１にはＧａＮ系半導体膜に対してＡｇ層を有する反射電極層を設ける半導体発光素子が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許公開２００５−１７５４６２
【非特許文献】
【０００４】
【非特許文献１】Appl. Phys. Lett. 95, 062108 (2009).
【発明の概要】
【発明が解決しようとする課題】
【０００５】
反射電極層の反射特性を向上させて半導体発光素子の高輝度化を達成するべく、ｐ-ＧａＮ層上に膜厚１ｎｍのＮｉからなるバッファ層と、膜厚１５０ｎｍのＡｇからなる反射層と、膜厚２ｎｍのＮｉからなるパッシベーション層とが順次形成された三層反射電極層について検討した。Ａｇからなる反射層の接触抵抗の低減のために、三層反射電極層に熱処理を行った結果、約８４％の反射率及び１０−５Ωｃｍ２程度の接触抵抗が達成された。
【０００６】
しかしながら、熱処理後の三層反射電極層の反射率は、熱処理を行っていないＡｇからなる単層の反射層の反射率９５％程度と比較して、１０％以上低い。反射電極層は、通常、半導体膜に対してオーミック接触層であると共に反射層の機能をも有するため、低反射率は、光出力の低下に直結して大きな問題となる。Ｎｉからなるパッシベーション層の層厚は２ｎｍであり、かかる層厚は、Ｎｉ原子の直径（０．２５ｎｍ）×８個分程度である。よって、積層後に大気に暴露した瞬間にパッシベーション層を構成するＮｉが酸化されて、酸素と結合してＮｉＯ絶縁層が形成され得る。パッシベーション層が酸化された状態で、三層反射電極層に対して熱処理を行った場合、パッシベーション層下のＡｇからなる反射層に対する酸化を防ぐ機能が低下しているため、Ａｇからなる反射層内にＡｇ酸化物やＡｇＮｉ酸化物が形成されてしまう。これにより、反射層の反射機能が低下してしまい、熱処理を行っていないＡｇからなる単層の反射層からなる反射電極層に比べて、さらなる反射率の低下が問題となる。Ｎｉからなるパッシベーション層の層厚のみを単純に大きくした場合、反射層を構成するＡｇよりも低い反射率を有するＮｉの割合が増大するので、反射率が低下してしまう。一方でＡｇからなる反射層とＮｉからなるパッシベーション層の双方の層厚を過大に大きくする場合、パッシベーション層の酸化にともなう反射層の酸化が防止され得る。しかしながら、かかる層厚の増大にともなって、半導体発光素子を構成する別の層の層厚をも増大してしまう。そのため、半導体発光素子の製造プロセスに要する時間的及び経済的コストが増大してしまう。さらに、かかる層厚の増大によって、半導体発光素子の放熱性が低下してしまい、駆動時に生ずる熱に起因する別の問題が生じ得る。
【０００７】
さらに、三層反射電極層においては、Ｎｉからなるパッシベーション層の表面上に、ヒロックと称される微細な凹凸構造が複数存在することが確認されている。ヒロックの生成機構に関する詳細は不明であるものの、三層反射電極層に対して熱処理後に生ずることから、その機構の１つとして、反射層を構成するＡｇの熱膨張係数が半導体膜を構成するＧａＮの熱膨張係数よりも大きい故に、加熱とともに三層反射電極層に対して熱的圧縮応力が印加されて、原子が表面上に拡散して形成されると考えられる。かかる凹凸構造が多数存在すると、支持基板との貼り合せ工程において貼り合せ不良が生ずる。そのため、三層反射電極層においては、半導体発光素子の全体的な貼り合せ強度が低下することが避けられず、剥がれの発生等、貼り合せ工程における歩留まりが低下してしまう。
【０００８】
さらに、三層反射電極層において、熱処理後のパッシベーション層のＮｉは酸化及び絶縁化されてＮｉＯ絶縁層となる。三層反射電極層の最表面に酸化物層が存在しているため、反射電極層と、反射電極層上に形成され得る接合層との密着性が低いため、剥がれの要因となる。また、ＮｉＯ絶縁層により接触抵抗が増大して、半導体発光素子の駆動電圧が増大してしまう。
【０００９】
本発明は、反射電極層の反射率のさらなる向上による高輝度化、接触抵抗の低減、経時劣化に対する耐性の向上、剥がれの発生の防止を達成することができる半導体発光素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の半導体発光素子の製造方法は、半導体膜と、前記半導体膜上に設けられて前記半導体膜から発せられる光の発光波長に対して光反射性を有する金属反射層とを含む反射電極と、を有する半導体発光素子の製造方法であって、第１の導電型の第１半導体層、活性層および第２の導電型の第２半導体層を順次積層して前記半導体膜を形成する工程と、前記第２半導体層上に前記金属反射層と前記半導体膜との格子不整合を緩和する金属バッファ層を形成する工程と、前記金属バッファ層上に前記金属反射層を形成する工程と、前記金属反射層上に前記金属反射層の脱離を防止する金属パッシベーション層を形成する工程と、前記金属パッシベーション層上に前記金属パッシベーション層の酸化を防止する酸化防止層を形成する工程と、前記金属パッシベーション層と前記酸化防止層との間で相互拡散が生じるように熱処理を行って、これらの層の界面に合金層を形成する工程と、前記合金層の少なくとも一部を前記合金層上に形成された層とともに除去することにより前記反射電極を形成する工程と、を含むことを特徴とする。
【発明の効果】
【００１１】
本発明の半導体発光素子によれば、反射電極層を有する半導体発光素子において、反射率の向上による高輝度、接触抵抗の低減、剥がれの発生の防止及び経時劣化に対する耐性の向上を達成することができる。
【図面の簡単な説明】
【００１２】
【図１】図１は、本発明の実施例１に係る半導体発光素子の製造方法のフロー図である。
【図２（ａ）−２（ｂ−１）】図２（ａ）乃至（ｂ−１）は、本発明の実施例１に係る半導体発光素子の製造方法を示す断面図である。
【図２（ｂ−２）−２（ｃ）】図２（ｂ−２）及び乃至（ｃ）は、本発明の実施例１に係る半導体発光素子の製造方法を示す断面図である。
【図２（ｄ）−２（ｅ）】図２（ｄ）及び２（ｅ）は、本発明の実施例１に係る半導体発光素子の製造方法を示す断面図である。
【図３】図３は、本発明の実施例２に係る半導体発光素子の製造方法のフロー図である。
【図４】図４（ａ）及び（ｂ）は、本発明の実施例２に係る半導体発光素子の製造方法を示す断面図である。
【図５】図５は、本発明の実施例に係る半導体発光素子の反射スペクトルを示す図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施例について図面を参照しつつ説明する。尚、以下に示す図において、実質的に同一又は等価な構成要素、部分には同一の参照符を付している。
【実施例１】
【００１４】
本発明の実施例１に係る半導体発光素子１の製造方法について、図１及び図２を参照しつつ以下に説明する。図１は、本発明の実施例１に係る半導体発光素子１の製造工程を示すフロー図である。図２（ａ）〜（ｄ）は、いくつかの製造工程における半導体発光素子１の断面図である。
【００１５】
（Ｓ１：半導体膜形成工程）
成長用基板１０を準備し、成長用基板１０上にｎ型半導体層２１、活性層２２及びｐ型半導体層２３を含む半導体膜２０を形成する（図２（ａ））。
【００１６】
具体的には、半導体膜２０は、例えば、ＡｌｘＩｎｙＧａｚＮ（0≦x≦１、0≦y≦１、0≦z≦１、x+y+z=１）から構成される。成長用基板１０は、例えば、Ｃ面サファイア基板である。
【００１７】
ｎ型半導体層２１は、成長用基板１０上に低温バッファ層、下地ＧａＮ層、Ｓｉドープされたｎ型ＧａＮ層を積層することにより形成される。具体的には、成長用基板１０をＭＯＣＶＤ装置に投入し、基板温度約１０００℃とし、水素雰囲気中で約１０分程度の熱処理を行う（サーマルクリーニング）。続いて、基板温度（成長温度）を５００℃とし、ＴＭＧ（トリメチルガリウム）（流量10.4μmol/min）及びＮＨ３（流量3.3LM）を約３分間供給してＧａＮからなる低温バッファ層を形成する。次に、基板温度（成長温度）を１０００℃まで昇温し、約３０秒間保持することで低温バッファ層を結晶化させる。続いて、基板温度（成長温度）を１０００℃に保持したままＴＭＧ（流量45μmol/min）およびＮＨ３（流量4.4LM）を約２０分間供給し、厚さ１μｍ程度の下地ＧａＮ層を形成する。次に、基板温度（成長温度）１０００℃にてＴＭＧ（流量45μmol/min）、ＮＨ３（流量4.4LM）およびドーパントガスとしてＳｉＨ４（流量2.7×10-9μmol/min）を約６０分間供給し、厚さ４μｍ程度のｎ型ＧａＮ層を形成する。以上の工程を経ることにより、成長用基板１０上にｎ型半導体層２１が形成される。
【００１８】
続いて、ｎ型半導体層２１の上に活性層２２を形成する。本実施例では、活性層２２には、ＩｎＧａＮ／ＧａＮからなる多重量子井戸構造を適用した。ＩｎＧａＮ／ＧａＮを１周期として５周期成長を行う。具体的には、基板温度（成長温度）７００℃にてＴＭＧ（流量3.6μmol/min）、ＴＭＩ（トリメチルインジウム）（流量10μmol/min）、ＮＨ３（流量4.4LM）を約３３秒間供給し、厚さ約２．２ｎｍのＩｎＧａＮ井戸層を形成し、続いてＴＭＧ（流量3.6μmol/min）、ＮＨ３（流量4.4LM）を約３２０秒間供給して厚さ約１５ｎｍのＧａＮ障壁層を形成する。かかる処理を５周期分繰り返すことにより活性層２２が形成される。
【００１９】
ｐ型半導体層２３は、ｐ型ＡｌＧａＮクラッド層、Ｍｇドープされたｐ型ＧａＮ層を積層することにより形成される。具体的には、前工程に引き続き、基板温度（成長温度）を８７０℃まで昇温し、ＴＭＧ（流量8.1μmol/min）、ＴＭＡ（トリメチルアルミニウム）（流量7.5μmol/min）、ＮＨ３（流量4.4LM）およびドーパントとしてＣｐ２Ｍｇ（bis-cyclopentadienyl Mg）（流量2.9×10-7μmol/min）を約５分間供給し、厚さ約４０ｎｍのｐ型ＡｌＧａＮクラッド層を形成する。続いて、基板温度（成長温度）を保持したまま、ＴＭＧ（流量18μmol/min）、ＮＨ３（流量4.4LM）およびドーパントとしてＣｐ２Ｍｇ（流量2.9×10-7μmol/min）を約７分間供給し、厚さ約１５０ｎｍのｐ型ＧａＮ層を形成する。以上の工程を経ることにより、活性層２２の表面にｐ型半導体層２３が形成される。
（Ｓ２：反射電極前駆層形成工程）
ｐ型半導体層２３上にバッファ層２５、反射層２６、パッシベーション層２７及び酸化防止層２８を順次形成して反射電極前駆層３０を形成する（図２（ｂ））。本実施例において、バッファ層２５は１ｎｍの層厚を有するＮｉからなる。反射層２６は１５０ｎｍの層厚を有するＡｇからなる。パッシベーション層は２ｎｍの層厚を有するＮｉからなる。酸化防止層２８は５０ｎｍの層厚を有するＡｇからなる。
【００２０】
反射電極前駆層３０のバッファ層２５は、ｐ型半導体層２３と反射層２６との格子不整合性を緩和することができ、電気伝導特性の良い金属層であり得る。さらに、バッファ層２５は、後の熱処理工程にて反射層２６と相互拡散し得る金属層であり得る。熱処理工程において、バッファ層２５と反射層２６とが相互拡散してそれら界面付近において合金化することによって、バッファ層２５自身による反射率の低下が抑制され得る。さらに、バッファ層２５は、反射層２６を構成する原子がｐ型半導体層２３へ拡散することを防止し得る。よって、バッファ層２５は、反射層２６よりも小さい拡散係数を有し得る。バッファ層２５の層厚は、ｐ型半導体層２３と反射層２６との格子不整合性を緩和することができ、反射層２６の反射率に対する影響を最小とし、且つ、反射電極層全体の接触抵抗が過大に増大しないよう設定され得る。バッファ層２５の層厚が過小である場合は、ｐ型半導体層２３と反射層２６との格子不整合性を十分に緩和することができず、バッファ層２５上に形成される反射層２６に格子不整合性に起因して、反射層２６を構成する原子が反射層２６内のある特定領域において凝集されて密度が高くなった凝集ドメイン構造が生じ得る。かかる構造によって、反射層２６の層厚が不均一となったり、その表面に段差が生じてしまう。かかる段差における光の散乱によって高反射率が得られない。逆に、バッファ層２５の層厚が過大である場合は、バッファ層２５自身による反射率の低下が顕著になり、接触抵抗も増大してしまう。
【００２１】
具体的には、バッファ層２５の材料としてＮｉを用い、その層厚を１ｎｍに設定した。Ｎｉの層厚は、０．５ｎｍ以上であり且つ５ｎｍ以下であることが好ましく、１ｎｍ以上であり且つ２ｎｍ以下であることがさらに好ましい。Ｎｉの層厚が薄すぎる場合、熱処理によっても緩和することができない凝集ドメイン構造が、Ａｇからなる反射層２６に生じ得る。一方で、Ｎｉの層厚が過大である場合、Ｎｉ自身の反射率が６０−７０％であるのでＮｉ自身による反射率の低下分が無視できなくなるのに加え、接触抵抗が増大してしまう。バッファ層２５の他の材料候補としては、ＴｉやＴｉを含む合金等、Ｎｉ同様に密着性を向上させる金属であり得る。しかし、他の候補ではＮｉを用いた場合よりも反射率が低下してしまうため、Ｎｉが好ましい。
【００２２】
反射電極前駆層３０の反射層２６は、反射率が高く且つ電気伝導率が高い金属層からなり得る。さらに、反射層２６は、後の熱処理工程にてバッファ層２５及びパッシベーション層２７とのそれぞれの界面付近において相互拡散し得る金属層であり得る。熱処理工程において、バッファ層２５及びパッシベーション層２７とのそれぞれの界面付近において相互拡散して、それらの界面付近において合金化することによって、バッファ層２５における反射率の低下を抑制し、反射層２６とバッファ層２５及びパッシベーション層２７とのそれぞれの界面に生じ得る層厚の不均一性や段差を緩和することができる。反射層２６の層厚は、十分な反射率が得られるよう設定される。反射層２６の層厚が過小である場合は、反射率が低下してしまう。逆に、反射層２５の層厚が過大である場合は、反射率等の素子特性には特に問題ないものの、プロセスに要する時間的及び経済的コストが増大してしまう。
【００２３】
具体的には、反射層２６の材料として、高反射特性を有するＡｇを用い、その層厚を１５０ｎｍに設定した。Ａｇの層厚は、５０ｎｍ〜２００ｎｍであることが好ましく、１００ｎｍ〜２００ｎｍであることがさらに好ましい。Ａｇの層厚が過小である場合、反射率が低下してしまう。我々の実験結果では、Ａｇ単層で７０ｎｍ未満の層厚になると明らかに反射率が低下し、１００ｎｍ以上ではほぼ飽和する結果が得られている。Ａｇの層厚を大きくしても反射率等の素子特性には特に問題ないと思われるが、製造工程に要する時間的及び経済的コストを抑えるため、約２００ｎｍ以下が望ましい。反射層２５の別の材料候補としては、Ａｇの反射率と比較して劣るものの比較的高反射率を有するＡｌ、Ｒｈ又はこれらを含む合金があげられる。
【００２４】
反射電極前駆層３０のパッシベーション層２７は、反射層２６を構成する原子の拡散、脱離を防止し且つ電気伝導特性の良い金属層であり得る。さらに、パッシベーション層２７は、後の熱処理工程にて反射層２６と相互拡散し得る金属層であり得る。パッシベーション層２７と反射層２６とが相互拡散してそれら界面付近において双方が合金化することによって、反射層２６に生ずる層厚のむらや段差を緩和することができる。これにより、反射層２６をより平坦化し、層厚のむらや段差による光散乱を抑制することができる。さらに、パッシベーション層２７は、反射層２６を構成する原子が熱処理中にパッシベーション層２７上の酸化防止層２８から脱離することを防止し得る。さらに、パッシベーション層２７は、反射層２６を構成する原子がパッシベーション層２７上に形成されるキャップ層へ拡散することを防止し得る。よって、反射層２６を構成する原子が、パッシベーション層２７内においてより小なる拡散係数を有し得る。パッシベーション層２７の層厚は、反射層２６を構成する原子の拡散を防止することができ、反射層２６に生じ得る層厚のむらや段差を緩和できるように設定される。パッシベーション層２７が過小である場合は、反射層２６に対するパッシベーション効果が弱くなり、反射層２６の酸化を防止することができない。逆に、パッシベーション層２７が過大である場合は、バッファ層２５の場合と同様に反射率が低下してしまい、パッシベーション層２７にヒロック等の乱反射を生じる凹凸構造が生じてしまう。
【００２５】
具体的には、パッシベーション層２７の材料としてＮｉを用い、その層厚を１ｎｍに設定した。Ｎｉの層厚は、０．５ｎｍ以上であり且つ１０ｎｍ以下であることが好ましく、１ｎｍ以上であり且つ３ｎｍ以下であることがさらに好ましい。Ｎｉの層厚が過小である場合、Ａｇからなる反射層を構成する原子の拡散を防止することができない。一方、Ｎｉの層厚が過大である場合、Ｎｉからなるバッファ層と同様に自身による反射率の低下が問題になるうえ、ヒロックの幅及び高さが大きくなることが予想されるので、後に行われる反射電極層形成工程Ｓ４においてヒロックの除去が困難となる。パッシベーション層２７の他の材料候補としては、ＴｉやＴｉを含む合金等、Ｎｉ同様に密着性を向上させる金属であり得る。しかし、他の候補ではＮｉを用いた場合よりも反射率が低下してしまうため、Ｎｉが好ましい。
【００２６】
反射電極前駆層３０の酸化防止層２８は、後の熱処理工程Ｓ３中にパッシベーション層２７、反射層２６及びバッファ層２５が酸化されることを防止し、良好な電気伝導特性を有し、パッシベーション層２７を形成する際又は熱処理中に形成され得るヒロック等の不要な凹凸構造を覆うための金属層である。さらに、酸化防止層２８は、熱処理工程Ｓ３においてパッシベーション層２７との界面において相互拡散する金属層であり得る。酸化防止層２８は、熱処理工程において、パッシベーション層２７と相互拡散することによって、パッシベーション層２７上に生じ得るヒロック等の凹凸構造を緩和することができる。さらに、かかる相互拡散によって、ヒロック等の凹凸構造を構成する原子のスパッタ率が、酸化防止層２８を構成する原子のスパッタ率に比べて小なる場合、酸化防止層２８が先に除去されて、ヒロック等の凹凸構造に対応する構造がパッシベーション層２７上に残存してしまうことが防止される。酸化防止層２８は後の工程において除去されるので、エッチング等によって除去が容易な金属層であり得る。酸化防止層２８の層厚が過小である場合、パッシベーション層２７上に存在するヒロック等の不要な構造を覆うことができないので、後に行われる酸化防止層２８の除去工程において、ヒロック等を十分に除去することができない。逆に、酸化防止層２８の層厚が過大である場合、反射電極前駆層３０の熱処理工程において、酸化防止層２８を構成する金属原子がパッシベーション層２７、反射層２６及びバッファ層２５にまでマイグレーションしてしまい不要な凝集構造が生じてしまい、散乱によって反射率が低下してしまう。
【００２７】
具体的には、酸化防止層２８の材料としてＡｇを用い、その層厚を５０ｎｍに設定した。Ａｇからなる酸化防止層２８の層厚は、５ｎｍ以上であり且つ５０ｎｍ以下であることが好ましく、１０ｎｍ以上であり且つ３０ｎｍ以下であることがさらに好ましい。Ａｇからなる酸化防止層２８の層厚が５ｎｍ未満の場合、Ｎｉ層からパッシベーション層表面に生じたヒロックを十分に覆いきれないため、ヒロックを除去しきれなくなる。一方、Ａｇからなる酸化防止層２８の層厚が過大である場合、熱処理後に下層のＮｉからなるパッシベーション層を経てＡｇからなる反射防止層２６まで拡散し、反射防止層２６内にＡｇからなる酸化防止層２８からのＡｇ原子が凝集した凝集構造が形成され得る。酸化防止層２８の別の候補材料として、Ｎｉからなるパッシベーション層２７と良く相互拡散し、後の逆スパッタ工程において除去可能な材料があげられる。
【００２８】
次に、バッファ層２５、反射層２６、パッシベーション層２７及び酸化防止層２８を成膜及びパターニングする手法について説明する。これら成膜構造は、例えば、ドライプロセス若しくはウェットプロセス等の既存の手法又はこれらを組み合わせて成膜される。ドライプロセスとして電子ビーム蒸着やスパッタ法等があげられ、ウェットプロセスとしてメッキ等があげられる。しかし、緻密な膜を形成することによって高反射率が得られることや、ｎｍオーダーの層厚制御性が必要となることから、全てスパッタ法で形成することが好ましい。成膜後、フォトリソグラフィ技術によって反射電極前駆層の一部に開口部を有する所望のレジストマスクを形成する。開口部において露出している反射電極前駆層の一部をエッチングし、レジストマスクを除去して、図２（ｂ）に示すように、ｐ型半導体層２３上に、バッファ層２５、反射層２６、パッシベーション層２７及び酸化防止層２８が順次積層された反射電極前駆層３０が形成される。上記エッチングは、市販されている既存のＡｇエッチング溶液、硝酸を含む混酸溶液等のエッチング液を用いて行われる。本実施例１においては、純水：硝酸：酢酸：リン酸＝１：１：８：１０の混酸溶液からなるエッチング液を用いてエッチングされる。反射電極前駆層３０の別のパターニング方法として、リフトオフ法によって、反射電極前駆層形成領域に開口部を有する所望のフォトレジストマスクを形成して、その後、フォトレジストマスクの開口部に、バッファ層２５、反射層２６、パッシベーション層２７及び酸化防止層２８を順次積層した後、フォトレジストパターンを除去することにより、図２（ｂ）に示すような反射電極前駆層３０が形成される。
【００２９】
以上の工程を経ることにより、ｐ型半導体層２３上に、バッファ層２５、反射層２６、パッシベーション層２７及び酸化防止層２８が順次積層された反射電極前駆層３０が形成される（図２（ｂ））。
【００３０】
尚、バッファ層２５の層厚とパッシベーション層２７の層厚との和は、反射層２６の層厚の１／６０以下であるのが好ましい。かかる割合が過大である場合、熱処理でバッファ層２５及びパッシベーション２７が反射層２６に相互拡散して過大に合金化してしまう。かかる合金化によって、反射層２６が有する本来の反射率が低下する。
【００３１】
（Ｓ３：反射電極前駆層の熱処理工程）
反射電極前駆層３０に対して熱処理を行う。
【００３２】
熱処理工程によって、バッファ層２５、反射層２６、パッシベーション層２７及び酸化防止層２８の結晶性が向上する。さらに、熱処理工程において、バッファ層２５、反射層２６、パッシベーション層２７及び酸化防止層２８を構成する各原子がそれぞれの層の界面付近において相互拡散することによって、反射電極前駆層形成工程Ｓ２において生じ得る層厚の不均一性、凝集構造、各層のボイドが緩和される。これにより、反射層２６が平坦化されて層厚の不均一性や段差による散乱が抑制されて、高反射率が達成される。
【００３３】
熱処理時の温度は、前駆反射電極層３０のバッファ層２５、反射層２６、パッシベーション層２７及び酸化防止層２８の融点未満とし、バッファ層２５、反射層２６、パッシベーション層２７及び酸化防止層２８が互いに相互拡散し得る温度において行われる。さらに、熱処理温度は、半導体膜２０の素子構造に対して影響を及ぼさないような温度にて行われる。熱処理温度が低すぎる場合、バッファ層２５、反射層２６、パッシベーション層２７及び酸化防止層２８に生じた凝集構造やボイドを緩和することができず、結晶性や接触抵抗の改善が得られない。逆に、熱処理温度が高すぎる場合、バッファ層２５、反射層２６、パッシベーション層２７及び酸化防止層２８が界面付近以外においても拡散してしまい、反射率が低下し得る。
【００３４】
具体的な熱処理条件について説明する。バッファ層２５、反射層２６、パッシベーション層２７及び酸化防止層２８に対して、低接触抵抗を実現する条件として、熱処理は、少なくとも酸素を含む雰囲気下において４００℃以上の温度にて行われる。酸素を含む雰囲気下で温度４５０〜５５０℃にて加熱時間３０〜１２０秒であることがさらに好ましい。かかる条件に対して加熱温度が過度に低く且つ加熱時間が過度に短い場合、酸化防止層２８を構成するＡｇとパッシベーション層２７を構成するＮｉと相互拡散して界面付近で形成されるＮｉＡｇ合金が不十分となる。一方、加熱温度が過度に高く且つ加熱時間が過度に長い場合、反射層２６を構成するＡｇの酸化を抑制することが困難となる。酸素濃度に対する検討は行っていないが、大気雰囲気にて加熱温度５００℃にて加熱時間１分の熱処理を実行することにより、１０−４［Ωｃｍ２］より低い接触抵抗と９３％以上の高い反射率が達成される。更に不活性ガス（Ｎ２、Ａｒ等）雰囲気中で３００℃以上の追加アニールを行うことにより、最大で９７％程度のより高い反射率も達成される。しかし、この不活性ガス中の追加熱処理により、接触抵抗が増大する傾向があるため、素子形状及びバッファ層２５を構成するＮｉの層厚に応じて所望の接触抵抗と反射率が得られるよう熱処理条件を調整する必要がある。本実施例１の製造方法においては、後の支持基板接合工程Ｓ７において、Ｎ２雰囲気下で３４０℃／１０分以上の熱処理が実行されて、反射率が改善するため、この反射電極前駆層熱処理工程Ｓ３において追加熱処理は実行していない。
【００３５】
具体的に、熱処理後においで図２（ｂ−１）に示すように、熱処理後の反射電極前駆３０´として、ｐ型半導体層２３上に、Ｎｉバッファ２５とＡｇ反射層２６とにより形成されたＮｉＡｇ合金層２５Ａ、合金化されずに残ったＡｇ反射層２６の一部であるＡｇ反射層２６Ａ、Ａｇ反射層２６とＮｉバッジペーション層２７とＡｇ酸化防止層２８とにより形成されたＮｉＡｇ合金層２７Ａ、合金化も酸化もされずに残ったＡｇ酸化防止層２８Ｂ、Ａｇ酸化防止層２８の表面側が酸化されてできたＡｇ酸化物層２８Ｂが形成されると考えられる。あるいは、図２（ｂ−２）に示すように、ＮｉＡｇ合金層２７Ａ上には、ＮｉＡｇ合金層２７Ａの一部が酸化されたＮｉＡｇ酸化物層２８Ｃ、Ａｇ酸化防止層２８が酸化されてできたＡｇ酸化物層２８Ａが形成されると考えられる。
【００３６】
（Ｓ４：反射電極層形成工程）
熱処理後の前駆反射電極前駆層３０´のＡｇ酸化防止層２８Ａを、ＮｉＡｇ合金層２７Ａの一部または全部とともに除去して、図２（ｃ）に示すような反射電極層３１を形成する。このとき、上記した熱処理後の反射電極前駆層３０´の構成に応じて、Ａｇ酸化防止層２８Ｂ又はＮｉＡｇ酸化物層２８Ｃも除去される。
【００３７】
酸化物層２８Ａの除去方法について具体的に説明する。酸化物層２８Ａの除去は、逆スパッタ法により行われる。逆スパッタ法とは、スパッタ対象基板の近傍に不活性ガスイオンからなるプラズマを生じさせ、スパッタ対象基板材料の表面結合エネルギーに応じた負の加速電圧を印加して、不活性ガスイオンをスパッタ対象基板に対して照射することによって、スパッタ対象基板からその構成原子を飛出させる手法である。逆スパッタ法を用いれば、イオン化原子の照射範囲に限界があるスパッタガンを用いるよりも、大面積のスパッタ対象ウェハを同時にスパッタリングすることができる。よって、複数の素子構造が形成されたウェハにおいては、素子構造間のバラツキを抑えることができ、さらに、高速でスパッタリングすることができる。本実施例においては、不活性ガスとしてＡｒを採用し、真空度０．５ＰａのＡｒ雰囲気下にて、１０ｎｍ／分程度のエッチングレートでＡｇからなる酸化防止層２８が酸化されてできたＡｇ酸化物層２８Ａをエッチングした。ＡｇからなるＡｇ酸化物層２８ＡとＮｉからなるパッシベーション層２７との界面に熱処理工程Ｓ３において形成されるＮｉＡｇ合金層は、Ａｇからなる酸化防止層２８よりも逆スパッタによるエッチングレートが低いため、酸化防止層２８を構成するＡｇの層厚よりも少し厚めのＡｇ酸化物層２８Ａをエッチングする条件を選択することによって、効果的にヒロックを含むＮｉＡｇ合金層２７Ａの一部を除去してパッシベーション層２７の表面を露出させることが可能である。または、ＮｉＡｇ合金層２７Ａの全部を除去して（この場合において、Ａｇ層２６Ａの一部が除去されてもよい）、Ａｇからなる表面を露出されることができる。
【００３８】
ここで、パッシベーション層２７の膜厚が比較的小さい場合、熱処理工程Ｓ３においてパッシベーション層２７を構成するＮｉ原子が全体的に反射層２６及び酸化防止層２８を構成するＡｇ原子と相互拡散して、パッシベーション層２７が全体的にＮｉＡｇ合金層２７Ａに変化している。そして、ＡｇのエッチングレートがＮｉＡｇ合金のエッチングレートよりも速いため、ＮｉＡｇ合金層２７Ａの全てを除去するのではなく、合金化する前のパッシベーション層２７の膜厚と同程度となるよう、ＮｉＡｇ合金層２７Ａを除去して、ＮｉＡｇ合金表面を露出することが好ましい。
【００３９】
（Ｓ５：キャップ層形成工程）
図２（ｃ）に示す構造体に対して、反射電極層３１を覆うようにキャップ層３２を形成する。
【００４０】
キャップ層３２は、自身がマイグレーションしにくく、更に、反射電極層３１の構成材料のマイグレーションを防止し得る材料を採用する。キャップ層３２の材料として、Ｔｉ又はＴｉＷ等があげられる。所望のパターンはｐ電極の場合と同様にリフトオフ法やエッチングを用いて形成することができるが、キャップ層の材料は残存無くエッチングすることが困難な材料系となるため、リフトオフ法で形成することが望ましい。成膜方法は、電子ビーム蒸着に比べて段差部分の被覆率が良いことからスパッタ法を用いることが望ましい。スパッタ法を用いるのは、反射電極層形成工程Ｓ４で用いる逆スパッタ法と同一の処理装置内でキャップ層３２を形成することができるからである。
【００４１】
（Ｓ６：接続金属形成工程）
ステップＳ６において形成されたキャップ層３２上に接合金属層３３を形成する（図２（ｄ））。
【００４２】
接合金属層３３は、支持基板５０を半導体膜に接合するための金属層である。接合金属層３３は、拡散防止層（図示せず）と接合層（図示せず）とをキャップ層３２上に順次形成される。具体的には、拡散防止層としてＰｔを用いて、接合層としてＡｕ又はＡｕＳｎを用いた。別の構成の接合金属層３３として、キャップ層３２と拡散防止層との間に追加の金属層を挿入し得る。これにより、キャップ層３２との密着性がさらに向上され得る。キャップ層３２との密着性を向上せしめる金属層としては、Ｔｉ又はＮｉからなる金属層があげられる。
【００４３】
（Ｓ７：支持基板接合工程）
接合金属層３３と支持基板５０とを接合する。
【００４４】
支持基板５０は、成長基板１０又は半導体膜２０と同程度の熱膨張係数を有し得る。これには、半導体発光素子１の駆動時に生ずる熱によって、成長基板１０、半導体膜２０又は支持基板５０に圧縮応力又は伸縮応力が印加され、半導体発光素子１全体として歪が生じたりクラックが生ずることを防止するためである。さらに、支持基板５０は、高熱伝導率を有し得る。駆動時に生ずる熱を放熱するためである。具体的には、支持基板は、表面にＡｕＳｎ等が形成されたＳｉであるメタライズドＳｉである。なお、支持基板は、Ｓｉからなる半導体基板に限られず、Ｇｅ、ＧａＡｓ，もしくはＧａＰ等からなる半導体基板、Ｆｅ，Ｇｅの合金、Ｃｕ，Ｃｕ合金、Ａｌ、Ａｌ合金等からなる金属基板であってもよい。
【００４５】
（Ｓ８：成長用基板除去ステップＳ８）
成長用基板１０の一部を除去してｎ型半導体層２１の一部を表出させる。ｎ電極４０を形成するための開口部を設けるためである。
【００４６】
具体的には、成長基板１０の表面にフォトレジストを塗布し、フォトリソグラフィ技術を用いて所望の形状にパターンニングする。次に反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）装置に投入し、ｎ型半導体層２１の一部が表出するまでエッチングすることによって、成長基板１０の一部が除去される。尚、成長用基板１０の全てを除去してｎ型半導体層２１の全てを表出することもできる。除去手法としては、レーザリフトオフや、半導体膜形成途中に剥離用の犠牲層を挟み機械的・化学的手法により基板剥離する等、既存の剥離方法を用いて成長基板１０の全部が剥離される。
【００４７】
（Ｓ９：ｎ電極形成工程）
ｎ型半導体層２１の露出表面上に、ｎ電極４０を形成する。
【００４８】
具体的には、既存の電子ビーム蒸着法を用いてｎ型半導体層２1の露出面上に１ｎｍの層厚を有するＴｉと１０００ｎｍの層厚を有するＡｌとを順次成膜し、ｎ電極パターンをリフトオフ法により形成して、ｎ電極４０が形成される。
【００４９】
（Ｓ１０：素子分離工程）
半導体膜２０及び支持基板８０を切断し、半導体発光素子を個片化する。具体的には、例えば、既存のレーザスクライブ／ブレイキング、ポイントスクライブ／プレイキング、ダイシング等を利用して行われた。以上の各工程を経ることにより、図２（ｅ）に示すような半導体発光素子１が完成する。
【実施例２】
【００５０】
本発明の実施例２に係る半導体発光素子１の製造方法について、図３及び図４を参照しつつ以下に説明する。図３は、本発明の実施例２に係る半導体発光素子１の製造工程を示すフロー図である。図４（ａ）及び（ｂ）は、いくつかの製造工程における半導体発光素子１の断面図である。なお、図３に示した実施例２の製造工程Ｓ２１乃至Ｓ２６は、図１に示した実施例１の製造工程Ｓ１乃至Ｓ６と同様であるので詳細な説明は省略する。実施例１においては、図２（ｄ）に示すように、キャップ層３２はｐ型半導体層２３が露出しないように形成された。実施例２においては、図４（ａ）に示すように、ｐ型半導体層２３の一部が露出するようにキャップ層３２を形成しており、この点で実施例１とは異なることに留意すべきである。
【００５１】
（Ｓ２７：ｎ型半導体露出工程）
図４（ａ）に示す構造体のｐ型半導体層２３及び活性層２２の一部を除去して、ｎ型半導体層２１の一部を露出させる。
【００５２】
具体的には、半導体層２０の表面にフォトレジストを塗布し、フォトリングラフイ技術を用いて所望の形状にパターンニングする。次に、反応性イオンエッチング（ＲＩＥ）装置に投入し、半導体層２０が表出している領域（凹部を形成したい領域）をｎ型半導体層２１の一部が表出するまでエッチングする。
【００５３】
（Ｓ２８：ｎ電極形成工程）
ｎ型半導体露出工程Ｓ２２において露出されたｎ型半導体層２１の表面上にｎ電極４０を形成する。
【００５４】
具体的には、ｎ電極４０は、１ｎｍの層厚を有するＴｉと、１０００ｎｍの層厚を有するＡｌとを電子ビーム蒸着を用いて順次形成し、リフトオフ法によりパターニングを行った。
【００５５】
（Ｓ２９：接合金属層形成工程）
ステップＳ２１において形成されたｎ電極４０上に接合金属層６０を形成する。
【００５６】
接合金属層６０は、ｎ電極４０と支持基板５０とを貼り合わせるための金属層である。接合金属層６０は、拡散防止層（図示せず）と接合層（図示せず）とをｎ電極４０上に順次形成される。具体的には、拡散防止層としてＰｔを用いて、接合層としてＡｕ又はＡｕＳｎを用いている。別の構成の接合金属層６０は、ｎ電極４０との密着性を向上せしめる金属層、拡散防止層及び接合層をｎ電極４０上に順次形成される。ｎ電極４０との密着性を向上せしめる金属層としては、Ｔｉ又はＮｉからなる金属層があげられる。
【００５７】
（Ｓ３０：支持基板接合工程）
接合金属層３３及び接合金属層６０と、支持基板５０と、を接合する。
【００５８】
支持基板５０は、成長基板１０又は半導体膜２０と同程度の熱膨張係数を有し得る。これは、半導体発光素子１の駆動時に生ずる熱によって、成長基板１０、半導体膜２０又は支持基板５０に圧縮応力又は伸縮応力が印加され、半導体発光素子１全体として歪が生じたりクラックが生ずることを防止するためである。さらに、支持基板５０は、高熱伝導率を有し得る。駆動時に生ずる熱を放熱するためである。具体的には、支持基板５０の材料は、表面にＡｕＳｎ等が形成されたＳｉであるメタライズドＳｉである。なお、支持基板は、Ｓｉからなる半導体基板に限られず、Ｇｅ、ＧａＡｓ，もしくはＧａＰ等からなる半導体基板、Ｆｅ，Ｇｅの合金、Ｃｕ，Ｃｕ合金、Ａｌ、Ａｌ合金等からなる金属基板であってもよい。支持基板５０には、反射電極３１の上方に形成された接続金属層３３とｎ電極４０上に形成された接続金属層６０とにそれぞれ接続されるｐ電極用配線とｎ電極用配線とが電気的に絶縁された配線が設けられている。ｐ電極用配線とｎ電極用配線とが、それぞれ金属層３３と接続金属層６０と配置されるように、支持基板５０が成長基板１０に対して位置合わせされた状態で接合される。接合手法は、共晶接合等の既存の手法を用いる。
【００５９】
（Ｓ３１：素子分離工程）
半導体膜２０及び支持基板８０を切断し、半導体発光素子を個片化する。具体的には、例えば、既存のレーザスクライブ／ブレイキング、ポイントスクライブ／プレイキング、ダイシング等を利用して行われた。以上の各工程を経ることにより、図４（ｂ）に示すような半導体発光素子２が完成する。
【００６０】
尚、上記実施例２においても、上記支持基本接合工程３０と上記素子分離工程３１との間に任意に成長用基板除去工程を用いて、成長基板を除去してもよい。また、上記実施例１又は２において、光取り出し面に光取り出しを向上するための凹凸を形成する工程などを適宜追加することができる。
【００６１】
上記実施例１又は２において、接合金属層形成工程Ｓ６又はＳ２９、および、支持基板接合工程Ｓ７又はＳ３０を経て、半導体膜に支持基板を貼り合わせて支持基本を形成しているが、本発明において、支持基板として金属基板を形成する場合には、接合金属層形成工程と支持基板接合工程の代わりに、めっき法を用いて金属を積層することにより支持基板を形成することができる。たとえば、電解めっき法により、Ｃｕを積層して、Ｃｕ基板を形成することができる。
【００６２】
上記実施例１又は２において、成長基板としてサファイア基板を用いているが、成長基板としてＧａＮ基板などを用いることができ、この場合においても、成長基板は、態様に応じて、除去することもできるし、半導体発光素子を構成する一部として残すこともできる。
【００６３】
図５は、本発明の実施例１又は２の製造方法を用いて形成された半導体発光素子１又は２の反射スペクトルを示すグラフ図である。縦軸が反射率(%)であり、横軸が波長（nm）である。図５において、実線は、層厚１ｎｍのＮｉからなるバッファ層２５、層厚１５０ｎｍのＡｇからなる反射層２６、層厚２ｎｍのＮｉからなるパッシベーション層２７、層厚５０ｎｍのＡｇからなる酸化防止層２８を有する反射電極前駆層３１に対して熱処理を行った本発明の実施例に係る半導体発光素子（以下、サンプルＡと称する）の反射率を示している。一方、点線は、層厚１ｎｍのＮｉからなるバッファ層２５、層厚２００ｎｍのＡｇからなる反射層２６、層厚２ｎｍのＮｉからなるパッシベーション層２７を有するものの、酸化防止層２８を有しない場合の反射電極前駆層に対して熱処理を行った場合の比較例に係る半導体発光素子（以下、サンプルＢと称する）の反射率を示している。サンプルＡ及びサンプルＢの反射スペクトルは、バルクＡｇ同様に光の波長が短くなるにつれて低下している。サンプルＡ及びサンプルＢの反射スペクトルを比較すると、３５０ｎｍから５５０ｎｍの波長範囲において、サンプルＡの反射スペクトルがサンプルＢのものに比べて高くなっていることが分かる。特に、半導体発光素子が発する光の波長付近の４５０ｎｍに着目すると、サンプルＡは９３．３％の反射率を有し、サンプルＢは４５０ｎｍにて８９．７％の反射率を有する。２００ｎｍの層厚を有する熱処理前のＡｇ層の反射率が９６．３％であることを考慮すると、本発明の製造方法を用いることによって、半導体発光素子がより理想値に近い反射率を達成できることを示している。
【００６４】
接触抵抗についてＴＬＭ（Transmission Line Model）測定を用いて調べた結果、上記サンプルＡの反射スペクトルが得られた反射電極層の接触抵抗は、１０−４［Ωｃｍ２］以下であった。一方、上記サンプルＢの反射スペクトルが得られた反射電極層の接触抵抗は、１０−３〜１０−４［Ωｃｍ２］であり、本発明の製造方法を用いて製造された反射電極層は、一桁近く低い接触抵抗を有する結果となった。
【００６５】
本発明の半導体発光素子の製造方法によれば、半導体膜において生成された光の波長において高反射率を有する反射電極層を形成することができる。かかる光を反射電極層にて高反射率にて反射して、反射光をも光取出し面を介して出射することができるので、高輝度半導体発光素子を製造することができる。
【００６６】
本発明の半導体発光素子の製造方法によれば、反射電極層の金属パッシベーション層の表面が酸化防止層によって覆われた状態において、熱処理工程が実施されるので、金属パッシベーション層は、熱処理工程において酸化されて絶縁化されないので、低接触抵抗を有する反射電極層を形成することができる。かかる低接触抵抗によって、反射電極層の下層に形成される半導体膜の半導体層に印加される電位の低下が抑制されるので、半導体発光素子の駆動電圧を低減することができる。
【００６７】
本発明の半導体発光素子の製造方法によれば、反射電極層の金属パッシベーション層と酸化防止層との界面に形成され得るヒロックは、酸化防止層と合金化してそのサイズを緩和することができ、ヒロックを含む合金層とともに酸化防止層を除去することができる。ヒロックが軽減されて金属パッシベーション層が平坦化され得る。ヒロックに起因する段差が貼り合わせ工程で軽減される。その結果、支持基板との貼り合わせ不良、剥がれ等の歩留まりの低下が改善することができる。さらに、さらに、ヒロックに起因する段差が軽減されるので、反射電極層と貼り合わせ用の接合層が全体的に接着するので、反射電極層と接合層との間の電流パスが広くなる。これにより、反射電極層の下層に形成される半導体膜の半導体層に対して均一な電位が印加される。
【００６８】
本発明の半導体発光素子の製造方法によれば、反射電極層の反射率に対して支配的な反射層は、金属パッシベーション層によって酸化防止されている。反射層を構成する原子が酸素と結合して低反射率を有し且つ絶縁化された酸化物に変化されにくくなり、高温で長時間の熱処理においても反射率低下及び接触抵抗劣化が軽減される。このことは、本発明の半導体発光素子が、長期的に駆動されて発熱する場合であっても、反射率低下による光出力の劣化及び酸化絶縁化による接触抵抗の増大にともなう駆動電圧の劣化も抑制することができる。
【図１】
2012195407.tif 000002
【図２（ａ）−２（ｂ−１）】
2012195407.tif 000003
【図２（ｂ−２）−２（ｃ）】
2012195407.tif 000004
【図２（ｄ）−２（ｅ）】
2012195407.tif 000005
【図３】
2012195407.tif 000006
【図４】
2012195407.tif 000007
【図５】
2012195407.tif 000008
【手続補正書】
【提出日】平成23年3月17日(2011.3.17)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子の製造方法に関し、特に反射電極層を有する半導体発光素子の製造方法に関する。
【背景技術】
【０００２】
ｐ型半導体層、活性層、ｎ型半導体層を積層した半導体膜と、半導体膜に反射電極層を介して接合された支持基板とからなる半導体発光素子が知られている。反射電極層は、電極として機能するとともに活性層から発せられた光を光放出面に向けて反射する光反射面を形成し、これによって半導体発光素子の高輝度化が図れている。
【０００３】
例えば、特許文献１には、ＧａＮ系半導体膜に対してＡｇ膜を有する反射電極層を設ける半導体発光素子が記載されている。非特許文献１にはＧａＮ系半導体膜に対してＡｇ層を有する反射電極層を設ける半導体発光素子が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許公開２００５−１７５４６２
【非特許文献】
【０００５】
【非特許文献１】Appl. Phys. Lett. 95, 062108 (2009).
【発明の概要】
【発明が解決しようとする課題】
【０００６】
反射電極層の反射特性を向上させて半導体発光素子の高輝度化を達成するべく、ｐ-ＧａＮ層上に膜厚１ｎｍのＮｉからなるバッファ層と、膜厚１５０ｎｍのＡｇからなる反射層と、膜厚２ｎｍのＮｉからなるパッシベーション層とが順次形成された三層反射電極層について検討した。Ａｇからなる反射層の接触抵抗の低減のために、三層反射電極層に熱処理を行った結果、約８４％の反射率及び１０−５Ωｃｍ２程度の接触抵抗が達成された。
【０００７】
しかしながら、熱処理後の三層反射電極層の反射率は、熱処理を行っていないＡｇからなる単層の反射層の反射率９５％程度と比較して、１０％以上低い。反射電極層は、通常、半導体膜に対してオーミック接触層であると共に反射層の機能をも有するため、低反射率は、光出力の低下に直結して大きな問題となる。Ｎｉからなるパッシベーション層の層厚は２ｎｍであり、かかる層厚は、Ｎｉ原子の直径（０．２５ｎｍ）×８個分程度である。よって、積層後に大気に暴露した瞬間にパッシベーション層を構成するＮｉが酸化されて、酸素と結合してＮｉＯ絶縁層が形成され得る。パッシベーション層が酸化された状態で、三層反射電極層に対して熱処理を行った場合、パッシベーション層下のＡｇからなる反射層に対する酸化を防ぐ機能が低下しているため、Ａｇからなる反射層内にＡｇ酸化物やＡｇＮｉ酸化物が形成されてしまう。これにより、反射層の反射機能が低下してしまい、熱処理を行っていないＡｇからなる単層の反射層からなる反射電極層に比べて、さらなる反射率の低下が問題となる。Ｎｉからなるパッシベーション層の層厚のみを単純に大きくした場合、反射層を構成するＡｇよりも低い反射率を有するＮｉの割合が増大するので、反射率が低下してしまう。一方でＡｇからなる反射層とＮｉからなるパッシベーション層の双方の層厚を過大に大きくする場合、パッシベーション層の酸化にともなう反射層の酸化が防止され得る。しかしながら、かかる層厚の増大にともなって、半導体発光素子を構成する別の層の層厚をも増大してしまう。そのため、半導体発光素子の製造プロセスに要する時間的及び経済的コストが増大してしまう。さらに、かかる層厚の増大によって、半導体発光素子の放熱性が低下してしまい、駆動時に生ずる熱に起因する別の問題が生じ得る。
【０００８】
さらに、三層反射電極層においては、Ｎｉからなるパッシベーション層の表面上に、ヒロックと称される微細な凹凸構造が複数存在することが確認されている。ヒロックの生成機構に関する詳細は不明であるものの、三層反射電極層に対して熱処理後に生ずることから、その機構の１つとして、反射層を構成するＡｇの熱膨張係数が半導体膜を構成するＧａＮの熱膨張係数よりも大きい故に、加熱とともに三層反射電極層に対して熱的圧縮応力が印加されて、原子が表面上に拡散して形成されると考えられる。かかる凹凸構造が多数存在すると、支持基板との貼り合せ工程において貼り合せ不良が生ずる。そのため、三層反射電極層においては、半導体発光素子の全体的な貼り合せ強度が低下することが避けられず、剥がれの発生等、貼り合せ工程における歩留まりが低下してしまう。
【０００９】
さらに、三層反射電極層において、熱処理後のパッシベーション層のＮｉは酸化及び絶縁化されてＮｉＯ絶縁層となる。三層反射電極層の最表面に酸化物層が存在しているため、反射電極層と、反射電極層上に形成され得る接合層との密着性が低いため、剥がれの要因となる。また、ＮｉＯ絶縁層により接触抵抗が増大して、半導体発光素子の駆動電圧が増大してしまう。
【００１０】
本発明は、反射電極層の反射率のさらなる向上による高輝度化、接触抵抗の低減、経時劣化に対する耐性の向上、剥がれの発生の防止を達成することができる半導体発光素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の半導体発光素子の製造方法は、半導体膜と、前記半導体膜上に設けられて前記半導体膜から発せられる光の発光波長に対して光反射性を有する金属反射層とを含む反射電極と、を有する半導体発光素子の製造方法であって、第１の導電型の第１半導体層、活性層および第２の導電型の第２半導体層を順次積層して前記半導体膜を形成する工程と、前記第２半導体層上に前記金属反射層と前記半導体膜との格子不整合を緩和する金属バッファ層を形成する工程と、前記金属バッファ層上に前記金属反射層を形成する工程と、前記金属反射層上に前記金属反射層の脱離を防止する金属パッシベーション層を形成する工程と、前記金属パッシベーション層上に前記金属パッシベーション層の酸化を防止する酸化防止層を形成する工程と、前記金属パッシベーション層と前記酸化防止層との間で相互拡散が生じるように熱処理を行って、これらの層の界面に合金層を形成する工程と、前記合金層の少なくとも一部を前記合金層上に形成された層とともに除去することにより前記反射電極を形成する工程と、を含むことを特徴とする。
【発明の効果】
【００１２】
本発明の半導体発光素子によれば、反射電極層を有する半導体発光素子において、反射率の向上による高輝度、接触抵抗の低減、剥がれの発生の防止及び経時劣化に対する耐性の向上を達成することができる。
【図面の簡単な説明】
【００１３】
【図１】図１は、本発明の実施例１に係る半導体発光素子の製造方法のフロー図である。
【図２（ａ）−２（ｂ−１）】図２（ａ）乃至（ｂ−１）は、本発明の実施例１に係る半導体発光素子の製造方法を示す断面図である。
【図２（ｂ−２）−２（ｃ）】図２（ｂ−２）及び乃至（ｃ）は、本発明の実施例１に係る半導体発光素子の製造方法を示す断面図である。
【図２（ｄ）−２（ｅ）】図２（ｄ）及び２（ｅ）は、本発明の実施例１に係る半導体発光素子の製造方法を示す断面図である。
【図３】図３は、本発明の実施例２に係る半導体発光素子の製造方法のフロー図である。
【図４】図４（ａ）及び（ｂ）は、本発明の実施例２に係る半導体発光素子の製造方法を示す断面図である。
【図５】図５は、本発明の実施例に係る半導体発光素子の反射スペクトルを示す図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施例について図面を参照しつつ説明する。尚、以下に示す図において、実質的に同一又は等価な構成要素、部分には同一の参照符を付している。
【実施例１】
【００１５】
本発明の実施例１に係る半導体発光素子１の製造方法について、図１及び図２を参照しつつ以下に説明する。図１は、本発明の実施例１に係る半導体発光素子１の製造工程を示すフロー図である。図２（ａ）〜（ｄ）は、いくつかの製造工程における半導体発光素子１の断面図である。
【００１６】
（Ｓ１：半導体膜形成工程）
成長用基板１０を準備し、成長用基板１０上にｎ型半導体層２１、活性層２２及びｐ型半導体層２３を含む半導体膜２０を形成する（図２（ａ））。
【００１７】
具体的には、半導体膜２０は、例えば、ＡｌｘＩｎｙＧａｚＮ（0≦x≦１、0≦y≦１、0≦z≦１、x+y+z=１）から構成される。成長用基板１０は、例えば、Ｃ面サファイア基板である。
【００１８】
ｎ型半導体層２１は、成長用基板１０上に低温バッファ層、下地ＧａＮ層、Ｓｉドープされたｎ型ＧａＮ層を積層することにより形成される。具体的には、成長用基板１０をＭＯＣＶＤ装置に投入し、基板温度約１０００℃とし、水素雰囲気中で約１０分程度の熱処理を行う（サーマルクリーニング）。続いて、基板温度（成長温度）を５００℃とし、ＴＭＧ（トリメチルガリウム）（流量10.4μmol/min）及びＮＨ３（流量3.3LM）を約３分間供給してＧａＮからなる低温バッファ層を形成する。次に、基板温度（成長温度）を１０００℃まで昇温し、約３０秒間保持することで低温バッファ層を結晶化させる。続いて、基板温度（成長温度）を１０００℃に保持したままＴＭＧ（流量45μmol/min）およびＮＨ３（流量4.4LM）を約２０分間供給し、厚さ１μｍ程度の下地ＧａＮ層を形成する。次に、基板温度（成長温度）１０００℃にてＴＭＧ（流量45μmol/min）、ＮＨ３（流量4.4LM）およびドーパントガスとしてＳｉＨ４（流量2.7×10-9μmol/min）を約６０分間供給し、厚さ４μｍ程度のｎ型ＧａＮ層を形成する。以上の工程を経ることにより、成長用基板１０上にｎ型半導体層２１が形成される。
【００１９】
続いて、ｎ型半導体層２１の上に活性層２２を形成する。本実施例では、活性層２２には、ＩｎＧａＮ／ＧａＮからなる多重量子井戸構造を適用した。ＩｎＧａＮ／ＧａＮを１周期として５周期成長を行う。具体的には、基板温度（成長温度）７００℃にてＴＭＧ（流量3.6μmol/min）、ＴＭＩ（トリメチルインジウム）（流量10μmol/min）、ＮＨ３（流量4.4LM）を約３３秒間供給し、厚さ約２．２ｎｍのＩｎＧａＮ井戸層を形成し、続いてＴＭＧ（流量3.6μmol/min）、ＮＨ３（流量4.4LM）を約３２０秒間供給して厚さ約１５ｎｍのＧａＮ障壁層を形成する。かかる処理を５周期分繰り返すことにより活性層２２が形成される。
【００２０】
ｐ型半導体層２３は、ｐ型ＡｌＧａＮクラッド層、Ｍｇドープされたｐ型ＧａＮ層を積層することにより形成される。具体的には、前工程に引き続き、基板温度（成長温度）を８７０℃まで昇温し、ＴＭＧ（流量8.1μmol/min）、ＴＭＡ（トリメチルアルミニウム）（流量7.5μmol/min）、ＮＨ３（流量4.4LM）およびドーパントとしてＣｐ２Ｍｇ（bis-cyclopentadienyl Mg）（流量2.9×10-7μmol/min）を約５分間供給し、厚さ約４０ｎｍのｐ型ＡｌＧａＮクラッド層を形成する。続いて、基板温度（成長温度）を保持したまま、ＴＭＧ（流量18μmol/min）、ＮＨ３（流量4.4LM）およびドーパントとしてＣｐ２Ｍｇ（流量2.9×10-7μmol/min）を約７分間供給し、厚さ約１５０ｎｍのｐ型ＧａＮ層を形成する。以上の工程を経ることにより、活性層２２の表面にｐ型半導体層２３が形成される。
【００２１】
（Ｓ２：反射電極前駆層形成工程）
ｐ型半導体層２３上にバッファ層２５、反射層２６、パッシベーション層２７及び酸化防止層２８を順次形成して反射電極前駆層３０を形成する（図２（ｂ））。本実施例において、バッファ層２５は１ｎｍの層厚を有するＮｉからなる。反射層２６は１５０ｎｍの層厚を有するＡｇからなる。パッシベーション層は２ｎｍの層厚を有するＮｉからなる。酸化防止層２８は５０ｎｍの層厚を有するＡｇからなる。
【００２２】
反射電極前駆層３０のバッファ層２５は、ｐ型半導体層２３と反射層２６との格子不整合性を緩和することができ、電気伝導特性の良い金属層であり得る。さらに、バッファ層２５は、後の熱処理工程にて反射層２６と相互拡散し得る金属層であり得る。熱処理工程において、バッファ層２５と反射層２６とが相互拡散してそれら界面付近において合金化することによって、バッファ層２５自身による反射率の低下が抑制され得る。さらに、バッファ層２５は、反射層２６を構成する原子がｐ型半導体層２３へ拡散することを防止し得る。よって、バッファ層２５は、反射層２６よりも小さい拡散係数を有し得る。バッファ層２５の層厚は、ｐ型半導体層２３と反射層２６との格子不整合性を緩和することができ、反射層２６の反射率に対する影響を最小とし、且つ、反射電極層全体の接触抵抗が過大に増大しないよう設定され得る。バッファ層２５の層厚が過小である場合は、ｐ型半導体層２３と反射層２６との格子不整合性を十分に緩和することができず、バッファ層２５上に形成される反射層２６に格子不整合性に起因して、反射層２６を構成する原子が反射層２６内のある特定領域において凝集されて密度が高くなった凝集ドメイン構造が生じ得る。かかる構造によって、反射層２６の層厚が不均一となったり、その表面に段差が生じてしまう。かかる段差における光の散乱によって高反射率が得られない。逆に、バッファ層２５の層厚が過大である場合は、バッファ層２５自身による反射率の低下が顕著になり、接触抵抗も増大してしまう。
【００２３】
具体的には、バッファ層２５の材料としてＮｉを用い、その層厚を１ｎｍに設定した。Ｎｉの層厚は、０．５ｎｍ以上であり且つ５ｎｍ以下であることが好ましく、１ｎｍ以上であり且つ２ｎｍ以下であることがさらに好ましい。Ｎｉの層厚が薄すぎる場合、熱処理によっても緩和することができない凝集ドメイン構造が、Ａｇからなる反射層２６に生じ得る。一方で、Ｎｉの層厚が過大である場合、Ｎｉ自身の反射率が６０−７０％であるのでＮｉ自身による反射率の低下分が無視できなくなるのに加え、接触抵抗が増大してしまう。バッファ層２５の他の材料候補としては、ＴｉやＴｉを含む合金等、Ｎｉ同様に密着性を向上させる金属であり得る。しかし、他の候補ではＮｉを用いた場合よりも反射率が低下してしまうため、Ｎｉが好ましい。
【００２４】
反射電極前駆層３０の反射層２６は、反射率が高く且つ電気伝導率が高い金属層からなり得る。さらに、反射層２６は、後の熱処理工程にてバッファ層２５及びパッシベーション層２７とのそれぞれの界面付近において相互拡散し得る金属層であり得る。熱処理工程において、バッファ層２５及びパッシベーション層２７とのそれぞれの界面付近において相互拡散して、それらの界面付近において合金化することによって、バッファ層２５における反射率の低下を抑制し、反射層２６とバッファ層２５及びパッシベーション層２７とのそれぞれの界面に生じ得る層厚の不均一性や段差を緩和することができる。反射層２６の層厚は、十分な反射率が得られるよう設定される。反射層２６の層厚が過小である場合は、反射率が低下してしまう。逆に、反射層２５の層厚が過大である場合は、反射率等の素子特性には特に問題ないものの、プロセスに要する時間的及び経済的コストが増大してしまう。
【００２５】
具体的には、反射層２６の材料として、高反射特性を有するＡｇを用い、その層厚を１５０ｎｍに設定した。Ａｇの層厚は、５０ｎｍ〜２００ｎｍであることが好ましく、１００ｎｍ〜２００ｎｍであることがさらに好ましい。Ａｇの層厚が過小である場合、反射率が低下してしまう。我々の実験結果では、Ａｇ単層で７０ｎｍ未満の層厚になると明らかに反射率が低下し、１００ｎｍ以上ではほぼ飽和する結果が得られている。Ａｇの層厚を大きくしても反射率等の素子特性には特に問題ないと思われるが、製造工程に要する時間的及び経済的コストを抑えるため、約２００ｎｍ以下が望ましい。反射層２５の別の材料候補としては、Ａｇの反射率と比較して劣るものの比較的高反射率を有するＡｌ、Ｒｈ又はこれらを含む合金があげられる。
【００２６】
反射電極前駆層３０のパッシベーション層２７は、反射層２６を構成する原子の拡散、脱離を防止し且つ電気伝導特性の良い金属層であり得る。さらに、パッシベーション層２７は、後の熱処理工程にて反射層２６と相互拡散し得る金属層であり得る。パッシベーション層２７と反射層２６とが相互拡散してそれら界面付近において双方が合金化することによって、反射層２６に生ずる層厚のむらや段差を緩和することができる。これにより、反射層２６をより平坦化し、層厚のむらや段差による光散乱を抑制することができる。さらに、パッシベーション層２７は、反射層２６を構成する原子が熱処理中にパッシベーション層２７上の酸化防止層２８から脱離することを防止し得る。さらに、パッシベーション層２７は、反射層２６を構成する原子がパッシベーション層２７上に形成されるキャップ層へ拡散することを防止し得る。よって、反射層２６を構成する原子が、パッシベーション層２７内においてより小なる拡散係数を有し得る。パッシベーション層２７の層厚は、反射層２６を構成する原子の拡散を防止することができ、反射層２６に生じ得る層厚のむらや段差を緩和できるように設定される。パッシベーション層２７が過小である場合は、反射層２６に対するパッシベーション効果が弱くなり、反射層２６の酸化を防止することができない。逆に、パッシベーション層２７が過大である場合は、バッファ層２５の場合と同様に反射率が低下してしまい、パッシベーション層２７にヒロック等の乱反射を生じる凹凸構造が生じてしまう。
【００２７】
具体的には、パッシベーション層２７の材料としてＮｉを用い、その層厚を１ｎｍに設定した。Ｎｉの層厚は、０．５ｎｍ以上であり且つ１０ｎｍ以下であることが好ましく、１ｎｍ以上であり且つ３ｎｍ以下であることがさらに好ましい。Ｎｉの層厚が過小である場合、Ａｇからなる反射層を構成する原子の拡散を防止することができない。一方、Ｎｉの層厚が過大である場合、Ｎｉからなるバッファ層と同様に自身による反射率の低下が問題になるうえ、ヒロックの幅及び高さが大きくなることが予想されるので、後に行われる反射電極層形成工程Ｓ４においてヒロックの除去が困難となる。パッシベーション層２７の他の材料候補としては、ＴｉやＴｉを含む合金等、Ｎｉ同様に密着性を向上させる金属であり得る。しかし、他の候補ではＮｉを用いた場合よりも反射率が低下してしまうため、Ｎｉが好ましい。
【００２８】
反射電極前駆層３０の酸化防止層２８は、後の熱処理工程Ｓ３中にパッシベーション層２７、反射層２６及びバッファ層２５が酸化されることを防止し、良好な電気伝導特性を有し、パッシベーション層２７を形成する際又は熱処理中に形成され得るヒロック等の不要な凹凸構造を覆うための金属層である。さらに、酸化防止層２８は、熱処理工程Ｓ３においてパッシベーション層２７との界面において相互拡散する金属層であり得る。酸化防止層２８は、熱処理工程において、パッシベーション層２７と相互拡散することによって、パッシベーション層２７上に生じ得るヒロック等の凹凸構造を緩和することができる。さらに、かかる相互拡散によって、ヒロック等の凹凸構造を構成する原子のスパッタ率が、酸化防止層２８を構成する原子のスパッタ率に比べて小なる場合、酸化防止層２８が先に除去されて、ヒロック等の凹凸構造に対応する構造がパッシベーション層２７上に残存してしまうことが防止される。酸化防止層２８は後の工程において除去されるので、エッチング等によって除去が容易な金属層であり得る。酸化防止層２８の層厚が過小である場合、パッシベーション層２７上に存在するヒロック等の不要な構造を覆うことができないので、後に行われる酸化防止層２８の除去工程において、ヒロック等を十分に除去することができない。逆に、酸化防止層２８の層厚が過大である場合、反射電極前駆層３０の熱処理工程において、酸化防止層２８を構成する金属原子がパッシベーション層２７、反射層２６及びバッファ層２５にまでマイグレーションしてしまい不要な凝集構造が生じてしまい、散乱によって反射率が低下してしまう。
【００２９】
具体的には、酸化防止層２８の材料としてＡｇを用い、その層厚を５０ｎｍに設定した。Ａｇからなる酸化防止層２８の層厚は、５ｎｍ以上であり且つ５０ｎｍ以下であることが好ましく、１０ｎｍ以上であり且つ３０ｎｍ以下であることがさらに好ましい。Ａｇからなる酸化防止層２８の層厚が５ｎｍ未満の場合、Ｎｉ層からパッシベーション層表面に生じたヒロックを十分に覆いきれないため、ヒロックを除去しきれなくなる。一方、Ａｇからなる酸化防止層２８の層厚が過大である場合、熱処理後に下層のＮｉからなるパッシベーション層を経てＡｇからなる反射防止層２６まで拡散し、反射防止層２６内にＡｇからなる酸化防止層２８からのＡｇ原子が凝集した凝集構造が形成され得る。酸化防止層２８の別の候補材料として、Ｎｉからなるパッシベーション層２７と良く相互拡散し、後の逆スパッタ工程において除去可能な材料があげられる。
【００３０】
次に、バッファ層２５、反射層２６、パッシベーション層２７及び酸化防止層２８を成膜及びパターニングする手法について説明する。これら成膜構造は、例えば、ドライプロセス若しくはウェットプロセス等の既存の手法又はこれらを組み合わせて成膜される。ドライプロセスとして電子ビーム蒸着やスパッタ法等があげられ、ウェットプロセスとしてメッキ等があげられる。しかし、緻密な膜を形成することによって高反射率が得られることや、ｎｍオーダーの層厚制御性が必要となることから、全てスパッタ法で形成することが好ましい。成膜後、フォトリソグラフィ技術によって反射電極前駆層の一部に開口部を有する所望のレジストマスクを形成する。開口部において露出している反射電極前駆層の一部をエッチングし、レジストマスクを除去して、図２（ｂ）に示すように、ｐ型半導体層２３上に、バッファ層２５、反射層２６、パッシベーション層２７及び酸化防止層２８が順次積層された反射電極前駆層３０が形成される。上記エッチングは、市販されている既存のＡｇエッチング溶液、硝酸を含む混酸溶液等のエッチング液を用いて行われる。本実施例１においては、純水：硝酸：酢酸：リン酸＝１：１：８：１０の混酸溶液からなるエッチング液を用いてエッチングされる。反射電極前駆層３０の別のパターニング方法として、リフトオフ法によって、反射電極前駆層形成領域に開口部を有する所望のフォトレジストマスクを形成して、その後、フォトレジストマスクの開口部に、バッファ層２５、反射層２６、パッシベーション層２７及び酸化防止層２８を順次積層した後、フォトレジストパターンを除去することにより、図２（ｂ）に示すような反射電極前駆層３０が形成される。
【００３１】
以上の工程を経ることにより、ｐ型半導体層２３上に、バッファ層２５、反射層２６、パッシベーション層２７及び酸化防止層２８が順次積層された反射電極前駆層３０が形成される（図２（ｂ））。
【００３２】
尚、バッファ層２５の層厚とパッシベーション層２７の層厚との和は、反射層２６の層厚の１／６０以下であるのが好ましい。かかる割合が過大である場合、熱処理でバッファ層２５及びパッシベーション２７が反射層２６に相互拡散して過大に合金化してしまう。かかる合金化によって、反射層２６が有する本来の反射率が低下する。
【００３３】
（Ｓ３：反射電極前駆層の熱処理工程）
反射電極前駆層３０に対して熱処理を行う。
【００３４】
熱処理工程によって、バッファ層２５、反射層２６、パッシベーション層２７及び酸化防止層２８の結晶性が向上する。さらに、熱処理工程において、バッファ層２５、反射層２６、パッシベーション層２７及び酸化防止層２８を構成する各原子がそれぞれの層の界面付近において相互拡散することによって、反射電極前駆層形成工程Ｓ２において生じ得る層厚の不均一性、凝集構造、各層のボイドが緩和される。これにより、反射層２６が平坦化されて層厚の不均一性や段差による散乱が抑制されて、高反射率が達成される。
【００３５】
熱処理時の温度は、前駆反射電極層３０のバッファ層２５、反射層２６、パッシベーション層２７及び酸化防止層２８の融点未満とし、バッファ層２５、反射層２６、パッシベーション層２７及び酸化防止層２８が互いに相互拡散し得る温度において行われる。さらに、熱処理温度は、半導体膜２０の素子構造に対して影響を及ぼさないような温度にて行われる。熱処理温度が低すぎる場合、バッファ層２５、反射層２６、パッシベーション層２７及び酸化防止層２８に生じた凝集構造やボイドを緩和することができず、結晶性や接触抵抗の改善が得られない。逆に、熱処理温度が高すぎる場合、バッファ層２５、反射層２６、パッシベーション層２７及び酸化防止層２８が界面付近以外においても拡散してしまい、反射率が低下し得る。
【００３６】
具体的な熱処理条件について説明する。バッファ層２５、反射層２６、パッシベーション層２７及び酸化防止層２８に対して、低接触抵抗を実現する条件として、熱処理は、少なくとも酸素を含む雰囲気下において４００℃以上の温度にて行われる。酸素を含む雰囲気下で温度４５０〜５５０℃にて加熱時間３０〜１２０秒であることがさらに好ましい。かかる条件に対して加熱温度が過度に低く且つ加熱時間が過度に短い場合、酸化防止層２８を構成するＡｇとパッシベーション層２７を構成するＮｉと相互拡散して界面付近で形成されるＮｉＡｇ合金が不十分となる。一方、加熱温度が過度に高く且つ加熱時間が過度に長い場合、反射層２６を構成するＡｇの酸化を抑制することが困難となる。酸素濃度に対する検討は行っていないが、大気雰囲気にて加熱温度５００℃にて加熱時間１分の熱処理を実行することにより、１０−４［Ωｃｍ２］より低い接触抵抗と９３％以上の高い反射率が達成される。更に不活性ガス（Ｎ２、Ａｒ等）雰囲気中で３００℃以上の追加アニールを行うことにより、最大で９７％程度のより高い反射率も達成される。しかし、この不活性ガス中の追加熱処理により、接触抵抗が増大する傾向があるため、素子形状及びバッファ層２５を構成するＮｉの層厚に応じて所望の接触抵抗と反射率が得られるよう熱処理条件を調整する必要がある。本実施例１の製造方法においては、後の支持基板接合工程Ｓ７において、Ｎ２雰囲気下で３４０℃／１０分以上の熱処理が実行されて、反射率が改善するため、この反射電極前駆層熱処理工程Ｓ３において追加熱処理は実行していない。
【００３７】
具体的に、熱処理後においで図２（ｂ−１）に示すように、熱処理後の反射電極前駆３０´として、ｐ型半導体層２３上に、Ｎｉバッファ２５とＡｇ反射層２６とにより形成されたＮｉＡｇ合金層２５Ａ、合金化されずに残ったＡｇ反射層２６の一部であるＡｇ反射層２６Ａ、Ａｇ反射層２６とＮｉバッジペーション層２７とＡｇ酸化防止層２８とにより形成されたＮｉＡｇ合金層２７Ａ、合金化も酸化もされずに残ったＡｇ酸化防止層２８Ｂ、Ａｇ酸化防止層２８の表面側が酸化されてできたＡｇ酸化物層２８Ｂが形成されると考えられる。あるいは、図２（ｂ−２）に示すように、ＮｉＡｇ合金層２７Ａ上には、ＮｉＡｇ合金層２７Ａの一部が酸化されたＮｉＡｇ酸化物層２８Ｃ、Ａｇ酸化防止層２８が酸化されてできたＡｇ酸化物層２８Ａが形成されると考えられる。
【００３８】
（Ｓ４：反射電極層形成工程）
熱処理後の前駆反射電極前駆層３０´のＡｇ酸化防止層２８Ａを、ＮｉＡｇ合金層２７Ａの一部または全部とともに除去して、図２（ｃ）に示すような反射電極層３１を形成する。このとき、上記した熱処理後の反射電極前駆層３０´の構成に応じて、Ａｇ酸化防止層２８Ｂ又はＮｉＡｇ酸化物層２８Ｃも除去される。
【００３９】
酸化物層２８Ａの除去方法について具体的に説明する。酸化物層２８Ａの除去は、逆スパッタ法により行われる。逆スパッタ法とは、スパッタ対象基板の近傍に不活性ガスイオンからなるプラズマを生じさせ、スパッタ対象基板材料の表面結合エネルギーに応じた負の加速電圧を印加して、不活性ガスイオンをスパッタ対象基板に対して照射することによって、スパッタ対象基板からその構成原子を飛出させる手法である。逆スパッタ法を用いれば、イオン化原子の照射範囲に限界があるスパッタガンを用いるよりも、大面積のスパッタ対象ウェハを同時にスパッタリングすることができる。よって、複数の素子構造が形成されたウェハにおいては、素子構造間のバラツキを抑えることができ、さらに、高速でスパッタリングすることができる。本実施例においては、不活性ガスとしてＡｒを採用し、真空度０．５ＰａのＡｒ雰囲気下にて、１０ｎｍ／分程度のエッチングレートでＡｇからなる酸化防止層２８が酸化されてできたＡｇ酸化物層２８Ａをエッチングした。ＡｇからなるＡｇ酸化物層２８ＡとＮｉからなるパッシベーション層２７との界面に熱処理工程Ｓ３において形成されるＮｉＡｇ合金層は、Ａｇからなる酸化防止層２８よりも逆スパッタによるエッチングレートが低いため、酸化防止層２８を構成するＡｇの層厚よりも少し厚めのＡｇ酸化物層２８Ａをエッチングする条件を選択することによって、効果的にヒロックを含むＮｉＡｇ合金層２７Ａの一部を除去してパッシベーション層２７の表面を露出させることが可能である。または、ＮｉＡｇ合金層２７Ａの全部を除去して（この場合において、Ａｇ層２６Ａの一部が除去されてもよい）、Ａｇからなる表面を露出されることができる。
【００４０】
ここで、パッシベーション層２７の膜厚が比較的小さい場合、熱処理工程Ｓ３においてパッシベーション層２７を構成するＮｉ原子が全体的に反射層２６及び酸化防止層２８を構成するＡｇ原子と相互拡散して、パッシベーション層２７が全体的にＮｉＡｇ合金層２７Ａに変化している。そして、ＡｇのエッチングレートがＮｉＡｇ合金のエッチングレートよりも速いため、ＮｉＡｇ合金層２７Ａの全てを除去するのではなく、合金化する前のパッシベーション層２７の膜厚と同程度となるよう、ＮｉＡｇ合金層２７Ａを除去して、ＮｉＡｇ合金表面を露出することが好ましい。
【００４１】
（Ｓ５：キャップ層形成工程）
図２（ｃ）に示す構造体に対して、反射電極層３１を覆うようにキャップ層３２を形成する。
【００４２】
キャップ層３２は、自身がマイグレーションしにくく、更に、反射電極層３１の構成材料のマイグレーションを防止し得る材料を採用する。キャップ層３２の材料として、Ｔｉ又はＴｉＷ等があげられる。所望のパターンはｐ電極の場合と同様にリフトオフ法やエッチングを用いて形成することができるが、キャップ層の材料は残存無くエッチングすることが困難な材料系となるため、リフトオフ法で形成することが望ましい。成膜方法は、電子ビーム蒸着に比べて段差部分の被覆率が良いことからスパッタ法を用いることが望ましい。スパッタ法を用いるのは、反射電極層形成工程Ｓ４で用いる逆スパッタ法と同一の処理装置内でキャップ層３２を形成することができるからである。
【００４３】
（Ｓ６：接続金属形成工程）
ステップＳ６において形成されたキャップ層３２上に接合金属層３３を形成する（図２（ｄ））。
【００４４】
接合金属層３３は、支持基板５０を半導体膜に接合するための金属層である。接合金属層３３は、拡散防止層（図示せず）と接合層（図示せず）とをキャップ層３２上に順次形成される。具体的には、拡散防止層としてＰｔを用いて、接合層としてＡｕ又はＡｕＳｎを用いた。別の構成の接合金属層３３として、キャップ層３２と拡散防止層との間に追加の金属層を挿入し得る。これにより、キャップ層３２との密着性がさらに向上され得る。キャップ層３２との密着性を向上せしめる金属層としては、Ｔｉ又はＮｉからなる金属層があげられる。
【００４５】
（Ｓ７：支持基板接合工程）
接合金属層３３と支持基板５０とを接合する。
【００４６】
支持基板５０は、成長基板１０又は半導体膜２０と同程度の熱膨張係数を有し得る。これには、半導体発光素子１の駆動時に生ずる熱によって、成長基板１０、半導体膜２０又は支持基板５０に圧縮応力又は伸縮応力が印加され、半導体発光素子１全体として歪が生じたりクラックが生ずることを防止するためである。さらに、支持基板５０は、高熱伝導率を有し得る。駆動時に生ずる熱を放熱するためである。具体的には、支持基板は、表面にＡｕＳｎ等が形成されたＳｉであるメタライズドＳｉである。なお、支持基板は、Ｓｉからなる半導体基板に限られず、Ｇｅ、ＧａＡｓ，もしくはＧａＰ等からなる半導体基板、Ｆｅ，Ｇｅの合金、Ｃｕ，Ｃｕ合金、Ａｌ、Ａｌ合金等からなる金属基板であってもよい。
【００４７】
（Ｓ８：成長用基板除去ステップＳ８）
成長用基板１０の一部を除去してｎ型半導体層２１の一部を表出させる。ｎ電極４０を形成するための開口部を設けるためである。
【００４８】
具体的には、成長基板１０の表面にフォトレジストを塗布し、フォトリソグラフィ技術を用いて所望の形状にパターンニングする。次に反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）装置に投入し、ｎ型半導体層２１の一部が表出するまでエッチングすることによって、成長基板１０の一部が除去される。尚、成長用基板１０の全てを除去してｎ型半導体層２１の全てを表出することもできる。除去手法としては、レーザリフトオフや、半導体膜形成途中に剥離用の犠牲層を挟み機械的・化学的手法により基板剥離する等、既存の剥離方法を用いて成長基板１０の全部が剥離される。
【００４９】
（Ｓ９：ｎ電極形成工程）
ｎ型半導体層２１の露出表面上に、ｎ電極４０を形成する。
【００５０】
具体的には、既存の電子ビーム蒸着法を用いてｎ型半導体層２1の露出面上に１ｎｍの層厚を有するＴｉと１０００ｎｍの層厚を有するＡｌとを順次成膜し、ｎ電極パターンをリフトオフ法により形成して、ｎ電極４０が形成される。
【００５１】
（Ｓ１０：素子分離工程）
半導体膜２０及び支持基板８０を切断し、半導体発光素子を個片化する。具体的には、例えば、既存のレーザスクライブ／ブレイキング、ポイントスクライブ／プレイキング、ダイシング等を利用して行われた。以上の各工程を経ることにより、図２（ｅ）に示すような半導体発光素子１が完成する。
【実施例２】
【００５２】
本発明の実施例２に係る半導体発光素子１の製造方法について、図３及び図４を参照しつつ以下に説明する。図３は、本発明の実施例２に係る半導体発光素子１の製造工程を示すフロー図である。図４（ａ）及び（ｂ）は、いくつかの製造工程における半導体発光素子１の断面図である。なお、図３に示した実施例２の製造工程Ｓ２１乃至Ｓ２６は、図１に示した実施例１の製造工程Ｓ１乃至Ｓ６と同様であるので詳細な説明は省略する。実施例１においては、図２（ｄ）に示すように、キャップ層３２はｐ型半導体層２３が露出しないように形成された。実施例２においては、図４（ａ）に示すように、ｐ型半導体層２３の一部が露出するようにキャップ層３２を形成しており、この点で実施例１とは異なることに留意すべきである。
【００５３】
（Ｓ２７：ｎ型半導体露出工程）
図４（ａ）に示す構造体のｐ型半導体層２３及び活性層２２の一部を除去して、ｎ型半導体層２１の一部を露出させる。
【００５４】
具体的には、半導体層２０の表面にフォトレジストを塗布し、フォトリングラフイ技術を用いて所望の形状にパターンニングする。次に、反応性イオンエッチング（ＲＩＥ）装置に投入し、半導体層２０が表出している領域（凹部を形成したい領域）をｎ型半導体層２１の一部が表出するまでエッチングする。
【００５５】
（Ｓ２８：ｎ電極形成工程）
ｎ型半導体露出工程Ｓ２２において露出されたｎ型半導体層２１の表面上にｎ電極４０を形成する。
【００５６】
具体的には、ｎ電極４０は、１ｎｍの層厚を有するＴｉと、１０００ｎｍの層厚を有するＡｌとを電子ビーム蒸着を用いて順次形成し、リフトオフ法によりパターニングを行った。
【００５７】
（Ｓ２９：接合金属層形成工程）
ステップＳ２１において形成されたｎ電極４０上に接合金属層６０を形成する。
【００５８】
接合金属層６０は、ｎ電極４０と支持基板５０とを貼り合わせるための金属層である。接合金属層６０は、拡散防止層（図示せず）と接合層（図示せず）とをｎ電極４０上に順次形成される。具体的には、拡散防止層としてＰｔを用いて、接合層としてＡｕ又はＡｕＳｎを用いている。別の構成の接合金属層６０は、ｎ電極４０との密着性を向上せしめる金属層、拡散防止層及び接合層をｎ電極４０上に順次形成される。ｎ電極４０との密着性を向上せしめる金属層としては、Ｔｉ又はＮｉからなる金属層があげられる。
【００５９】
（Ｓ３０：支持基板接合工程）
接合金属層３３及び接合金属層６０と、支持基板５０と、を接合する。
【００６０】
支持基板５０は、成長基板１０又は半導体膜２０と同程度の熱膨張係数を有し得る。これは、半導体発光素子１の駆動時に生ずる熱によって、成長基板１０、半導体膜２０又は支持基板５０に圧縮応力又は伸縮応力が印加され、半導体発光素子１全体として歪が生じたりクラックが生ずることを防止するためである。さらに、支持基板５０は、高熱伝導率を有し得る。駆動時に生ずる熱を放熱するためである。具体的には、支持基板５０の材料は、表面にＡｕＳｎ等が形成されたＳｉであるメタライズドＳｉである。なお、支持基板は、Ｓｉからなる半導体基板に限られず、Ｇｅ、ＧａＡｓ，もしくはＧａＰ等からなる半導体基板、Ｆｅ，Ｇｅの合金、Ｃｕ，Ｃｕ合金、Ａｌ、Ａｌ合金等からなる金属基板であってもよい。支持基板５０には、反射電極３１の上方に形成された接続金属層３３とｎ電極４０上に形成された接続金属層６０とにそれぞれ接続されるｐ電極用配線とｎ電極用配線とが電気的に絶縁された配線が設けられている。ｐ電極用配線とｎ電極用配線とが、それぞれ金属層３３と接続金属層６０と配置されるように、支持基板５０が成長基板１０に対して位置合わせされた状態で接合される。接合手法は、共晶接合等の既存の手法を用いる。
【００６１】
（Ｓ３１：素子分離工程）
半導体膜２０及び支持基板８０を切断し、半導体発光素子を個片化する。具体的には、例えば、既存のレーザスクライブ／ブレイキング、ポイントスクライブ／プレイキング、ダイシング等を利用して行われた。以上の各工程を経ることにより、図４（ｂ）に示すような半導体発光素子２が完成する。
【００６２】
尚、上記実施例２においても、上記支持基本接合工程３０と上記素子分離工程３１との間に任意に成長用基板除去工程を用いて、成長基板を除去してもよい。また、上記実施例１又は２において、光取り出し面に光取り出しを向上するための凹凸を形成する工程などを適宜追加することができる。
【００６３】
上記実施例１又は２において、接合金属層形成工程Ｓ６又はＳ２９、および、支持基板接合工程Ｓ７又はＳ３０を経て、半導体膜に支持基板を貼り合わせて支持基本を形成しているが、本発明において、支持基板として金属基板を形成する場合には、接合金属層形成工程と支持基板接合工程の代わりに、めっき法を用いて金属を積層することにより支持基板を形成することができる。たとえば、電解めっき法により、Ｃｕを積層して、Ｃｕ基板を形成することができる。
【００６４】
上記実施例１又は２において、成長基板としてサファイア基板を用いているが、成長基板としてＧａＮ基板などを用いることができ、この場合においても、成長基板は、態様に応じて、除去することもできるし、半導体発光素子を構成する一部として残すこともできる。
【００６５】
図５は、本発明の実施例１又は２の製造方法を用いて形成された半導体発光素子１又は２の反射スペクトルを示すグラフ図である。縦軸が反射率(%)であり、横軸が波長（nm）である。図５において、実線は、層厚１ｎｍのＮｉからなるバッファ層２５、層厚１５０ｎｍのＡｇからなる反射層２６、層厚２ｎｍのＮｉからなるパッシベーション層２７、層厚５０ｎｍのＡｇからなる酸化防止層２８を有する反射電極前駆層３１に対して熱処理を行った本発明の実施例に係る半導体発光素子（以下、サンプルＡと称する）の反射率を示している。一方、点線は、層厚１ｎｍのＮｉからなるバッファ層２５、層厚２００ｎｍのＡｇからなる反射層２６、層厚２ｎｍのＮｉからなるパッシベーション層２７を有するものの、酸化防止層２８を有しない場合の反射電極前駆層に対して熱処理を行った場合の比較例に係る半導体発光素子（以下、サンプルＢと称する）の反射率を示している。サンプルＡ及びサンプルＢの反射スペクトルは、バルクＡｇ同様に光の波長が短くなるにつれて低下している。サンプルＡ及びサンプルＢの反射スペクトルを比較すると、３５０ｎｍから５５０ｎｍの波長範囲において、サンプルＡの反射スペクトルがサンプルＢのものに比べて高くなっていることが分かる。特に、半導体発光素子が発する光の波長付近の４５０ｎｍに着目すると、サンプルＡは９３．３％の反射率を有し、サンプルＢは４５０ｎｍにて８９．７％の反射率を有する。２００ｎｍの層厚を有する熱処理前のＡｇ層の反射率が９６．３％であることを考慮すると、本発明の製造方法を用いることによって、半導体発光素子がより理想値に近い反射率を達成できることを示している。
【００６６】
接触抵抗についてＴＬＭ（Transmission Line Model）測定を用いて調べた結果、上記サンプルＡの反射スペクトルが得られた反射電極層の接触抵抗は、１０−４［Ωｃｍ２］以下であった。一方、上記サンプルＢの反射スペクトルが得られた反射電極層の接触抵抗は、１０−３〜１０−４［Ωｃｍ２］であり、本発明の製造方法を用いて製造された反射電極層は、一桁近く低い接触抵抗を有する結果となった。
【００６７】
本発明の半導体発光素子の製造方法によれば、半導体膜において生成された光の波長において高反射率を有する反射電極層を形成することができる。かかる光を反射電極層にて高反射率にて反射して、反射光をも光取出し面を介して出射することができるので、高輝度半導体発光素子を製造することができる。
【００６８】
本発明の半導体発光素子の製造方法によれば、反射電極層の金属パッシベーション層の表面が酸化防止層によって覆われた状態において、熱処理工程が実施されるので、金属パッシベーション層は、熱処理工程において酸化されて絶縁化されないので、低接触抵抗を有する反射電極層を形成することができる。かかる低接触抵抗によって、反射電極層の下層に形成される半導体膜の半導体層に印加される電位の低下が抑制されるので、半導体発光素子の駆動電圧を低減することができる。
【００６９】
本発明の半導体発光素子の製造方法によれば、反射電極層の金属パッシベーション層と酸化防止層との界面に形成され得るヒロックは、酸化防止層と合金化してそのサイズを緩和することができ、ヒロックを含む合金層とともに酸化防止層を除去することができる。ヒロックが軽減されて金属パッシベーション層が平坦化され得る。ヒロックに起因する段差が貼り合わせ工程で軽減される。その結果、支持基板との貼り合わせ不良、剥がれ等の歩留まりの低下が改善することができる。さらに、さらに、ヒロックに起因する段差が軽減されるので、反射電極層と貼り合わせ用の接合層が全体的に接着するので、反射電極層と接合層との間の電流パスが広くなる。これにより、反射電極層の下層に形成される半導体膜の半導体層に対して均一な電位が印加される。
【００７０】
本発明の半導体発光素子の製造方法によれば、反射電極層の反射率に対して支配的な反射層は、金属パッシベーション層によって酸化防止されている。反射層を構成する原子が酸素と結合して低反射率を有し且つ絶縁化された酸化物に変化されにくくなり、高温で長時間の熱処理においても反射率低下及び接触抵抗劣化が軽減される。このことは、本発明の半導体発光素子が、長期的に駆動されて発熱する場合であっても、反射率低下による光出力の劣化及び酸化絶縁化による接触抵抗の増大にともなう駆動電圧の劣化も抑制することができる。