(57)【要約】【課題】長手方向に沿って配置した複数のバンプを共通の配線パターン上に接続する場合に、バンプにかかる応力の影響を軽減すること。【解決手段】本発明の半導体装置は、基板の共通の配線に接続されることになる複数のバンプを備え、複数のバンプは、所定方向に沿って並んで配置されている。そして、複数のバンプのそれぞれの断面の少なくとも一部が円弧状になるように、複数のバンプがそれぞれ形成されている。【選択図】図２
2012199314.tif 000002
【特許請求の範囲】
【請求項１】
基板の共通の配線に接続されることになる複数のバンプを備え、
前記複数のバンプは、所定方向に沿って並んで配置され、
前記複数のバンプのそれぞれの断面の少なくとも一部が円弧状になるように、前記複数のバンプがそれぞれ形成されている
ことを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記断面が楕円状になるように、前記複数のバンプがそれぞれ形成されていることを特徴とする半導体装置。
【請求項３】
請求項２に記載の半導体装置であって、
前記断面が、前記所定方向が短径となる楕円状になるように、前記複数のバンプがそれぞれ形成されていることを特徴とする半導体装置。
【請求項４】
請求項１に記載の半導体装置であって、
前記断面が円状になるように、前記複数のバンプがそれぞれ形成されていることを特徴とする半導体装置。
【請求項５】
請求項１〜４のいずれかに記載の半導体装置であって、
前記複数のバンプが、前記所定方向に沿って千鳥列状に並んで配置されていることを特徴とする半導体装置。
【請求項６】
請求項１〜５のいずれかに記載の半導体装置であって、
外側に位置するバンプほど断面積が大きくなるように、前記複数のバンプが形成されていることを特徴とする半導体装置。
【請求項７】
インクを吐出するための複数の素子を駆動するための駆動信号のための配線が形成された基板と、
それぞれの前記素子への前記駆動信号の印加を制御するための半導体装置と、
を備えたプリンターであって、
前記半導体装置は、前記配線に共通に接続された複数のバンプを備え、
前記複数のバンプは、前記配線の方向に沿って並んで配置され、
前記複数のバンプのそれぞれの断面の少なくとも一部が円弧状になるように、前記複数のバンプがそれぞれ形成されている
ことを特徴とするプリンター。
【請求項８】
所定方向に並んで配置された複数のバンプであって、それぞれの断面の少なくとも一部が円弧状になるように形成された前記複数のバンプを備えた半導体装置、及び、前記半導体装置を実装するための基板を準備する工程と、
前記基板の共通の配線に前記複数のバンプを加熱することによって接続する工程と、
を有する実装基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、印刷装置、及び製造方法に関する。
【背景技術】
【０００２】
フレキシブルプリント基板（ＦＰＣ：Flexible Printed Circuit）の配線パターン上に、半導体チップ（ＩＣ）に形成したバンプと呼ばれる電極を一括接続することによって、半導体チップとＦＰＣとを電気的に接続するＣＯＦ（ＣＯＦ：Chip on Film）実装技術が知られている。ＣＯＦ実装技術では、実装するボンディングピッチが広い場合、ＦＰＣと半導体チップの間に異方性導電フィルム（ＡＣＦ：Anisotropic Conductive Film）を挟んで加熱圧着することによって、バンプと配線パターンとの間で圧縮された粒子が導電性を持ち、両者を電気的に接続する技術や、ボンディングピッチが狭い場合、錫と金の接合に代表される加熱圧着による金属共晶、金と金の接合に代表される超音波による金属接合技術が知られている。ＣＯＦ実装技術は、印刷装置、携帯電話、液晶表示装置などの種々の精密装置において、広く用いられている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−３０３８５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＦＰＣと半導体チップとでは線膨張係数が異なっており、一般的にはＦＰＣの方が大きく熱膨張する。このため、両者を加熱圧着すると、放熱後にＦＰＣが半導体チップよりも大きく収縮してしまう。
【０００５】
その一方、直方体状の半導体チップの長手方向に沿って複数のバンプを配置しつつ、これらのバンプをＦＰＣの共通の配線パターン上に接続することがある。このような場合、加熱時の長手方向の膨張量の差が大きいため、放熱後に配線パターンの配線方向に沿ってバンプに大きな応力がかかってしまう。この結果、接続部にクラックが生じたり、半導体チップが変形したりするおそれがある。ここでの接続部とは、ＦＰＣとバンプの接続部、バンプと半導体チップの接続部を指し、クラックは、前記接続部の何れか、および半導体チップの保護膜に生ずる。
【０００６】
本発明は、長手方向に沿って配置した複数のバンプを共通の配線パターン上に接続する場合に、バンプにかかる応力の影響を軽減することを目的とする。
【課題を解決するための手段】
【０００７】
上記の目的を達成するための主たる発明は、基板の共通の配線に接続されることになる複数のバンプを備え、前記複数のバンプは、所定方向に沿って並んで配置され、前記複数のバンプのそれぞれの断面の少なくとも一部が円弧状になるように、前記複数のバンプがそれぞれ形成されていることを特徴とする半導体装置である。
【０００８】
本発明の他の特徴については、本明細書及び添付図面の記載により明らかにする。
【図面の簡単な説明】
【０００９】
【図１】図１Ａは、配線パターンとバンプとの位置関係の説明図である。図１Ｂは、半導体チップＩＣとＦＰＣを横から見た図である。図１Ｃは、放熱時の収縮の様子の説明図である。
【図２】図２Ａは、比較例のバンプの説明図である。図２Ｂは、本実施形態のバンプの一例の説明図である。
【図３】図３は、プリンター１の構成のブロック図である。
【図４】図４は、プリンター１の斜視図である。
【図５】図５は、ヘッド４１を下から見た図である。
【図６】図６は、ヘッド制御部ＨＣの説明図である。
【図７】図７は、ヘッド制御部ＨＣにおける各種信号の説明図である。
【図８】図８は、ヘッド制御部ＨＣを実装するフレキシブルプリント基板（ＦＰＣ）の配線パターンの説明図である。
【図９】図９は、ヘッド制御部ＨＣの実装位置における配線パターンと、ヘッド制御部ＨＣのバンプの説明図である。
【図１０】図１０は、第１変形例の配線パターンとバンプの説明図である。
【図１１】図１１は、第２変形例の配線パターンとバンプの説明図である。
【図１２】図１２は、第３変形例の配線パターンとバンプの説明図である。
【図１３】図１３は、第４変形例の配線パターンとバンプの説明図である。
【図１４】図１４は、半導体チップ内の駆動信号ＣＯＭの配線の別の実施形態の説明図である。
【図１５】図１５は、半導体チップ及び配線パターンの別の実施形態の説明図である。
【図１６】図１６は、半導体チップ及び配線パターンの更に別の実施形態の説明図である。
【発明を実施するための形態】
【００１０】
本明細書及び添付図面の記載により、少なくとも、以下の事項が明らかとなる。
【００１１】
基板の共通の配線に接続されることになる複数のバンプを備え、前記複数のバンプは、所定方向に沿って並んで配置され、前記複数のバンプのそれぞれの断面の少なくとも一部が円弧状になるように、前記複数のバンプがそれぞれ形成されていることを特徴とする半導体装置が明らかとなる。  
このような半導体装置によれば、バンプにかかる応力の影響を軽減することができる。
【００１２】
前記断面が楕円状になるように、前記複数のバンプがそれぞれ形成されていることが望ましい。これにより、クラックの発生を抑制できる。
【００１３】
前記断面が、前記所定方向が短径となる楕円状になるように、前記複数のバンプがそれぞれ形成されていることが望ましい。これにより、基板の変形を抑制できる。
【００１４】
前記断面が円状になるように、前記複数のバンプがそれぞれ形成されていることが望ましい。これにより、クラックの発生を抑制できる。
【００１５】
前記複数のバンプが、前記所定方向に沿って千鳥列状に並んで配置されていることが望ましい。これにより、応力を分散でき、クラックの発生を抑制できる。
【００１６】
外側に位置するバンプほど断面積が大きくなるように、前記複数のバンプが形成されていることが望ましい。これにより、外側に位置するバンプにかかる応力を抑制でき、クラックの発生をより抑制できる。
【００１７】
インクを吐出するための複数の素子を駆動するための駆動信号のための配線が形成された基板と、それぞれの前記素子への前記駆動信号の印加を制御するための半導体装置と、を備えたプリンターであって、前記半導体装置は、前記配線に共通に接続された複数のバンプを備え、前記複数のバンプは、前記配線の方向に沿って並んで配置され、前記複数のバンプのそれぞれの断面の少なくとも一部が円弧状になるように、前記複数のバンプがそれぞれ形成されていることを特徴とするプリンターが明らかとなる。  
このような印刷装置によれば、バンプにかかる応力の影響を軽減することができる。
【００１８】
所定方向に並んで配置された複数のバンプであって、それぞれの断面の少なくとも一部が円弧状になるように形成された前記複数のバンプを備えた半導体装置、及び、前記半導体装置を実装するための基板を準備する工程と、前記基板の共通の配線に前記複数のバンプを加熱することによって接続する工程と、を有する実装基板の製造方法が明らかとなる。  
このような製造方法によれば、バンプにかかる応力の影響を軽減することができる。
【００１９】
＝＝＝概要＝＝＝
図１Ａは、配線パターンとバンプとの位置関係の説明図である。図中の点線は、半導体チップＩＣ（半導体装置）の位置と、ＦＰＣ（基板）の配線パターン上に配置されることになる半導体チップＩＣのバンプの位置を示している。このように、配線パターンの配線方向に沿って、複数のバンプを配置させることがある。なお、複数のバンプは、配線方向に沿って並んで配置されるように、半導体チップＩＣに設けられている。
【００２０】
図１Ｂは、半導体チップＩＣとＦＰＣを横から見た図である。
【００２１】
ＦＰＣと半導体チップＩＣを接続するときには、両者を加熱圧着することになる。ＦＰＣは、絶縁体であるポリイミドフィルム上に導体である銅の配線パターンを形成したものであり、ポリイミドフィルムの線膨張係数は２２×１０−６（１℃につき）、銅の線膨張係数は１６．８×１０−６（１℃につき）である。これに対し、半導体チップＩＣを構成するシリコンの線膨張係数は、２．４×１０−６（１℃につき）である。このため、ＦＰＣの線膨張係数は、半導体チップＩＣの線膨張係数よりも大きい。
【００２２】
その一方、本実施形態では、図１Ａに示すように、半導体チップＩＣも配線パターンも細長い形状である。このため、ＦＰＣと半導体チップＩＣの線膨張係数の違いによって、加熱時の配線方向の変形量（変位量）に大きな差が生じることになる。ＦＰＣと半導体チップＩＣとの加熱圧着時には、ＦＰＣが半導体チップＩＣに対して配線方向に大きく熱膨張した状態で、バンプを介して両者が固定されることになる。
【００２３】
なお、加熱時の両者の膨張量が異なっていても、複数のバンプは配線パターン上に位置し続けるため、加熱圧着時にバンプが配線パターンから外れて固定されずに済む。これは、配線方向に沿って複数のバンプを配置した構成による利点である。但し、このような構成では、次に説明する課題も生じる。
【００２４】
図１Ｃは、放熱時の収縮の様子の説明図である。放熱時には、ＦＰＣが半導体チップＩＣに対して大きく収縮することになる。但し、収縮時は、加熱時と異なり、バンプを介して両者が固定された状態である。このため、ＦＰＣが半導体チップＩＣよりも大きく収縮することによって、配線パターンの配線方向に沿ってバンプに大きな応力がかかる。この結果、接続部もしくは半導体チップの保護膜にクラックが生じたり、半導体チップが変形したりするおそれがある。
【００２５】
図２Ａは、比較例のバンプの説明図である。比較例によれば、バンプが四角柱状になっている。このため、バンプと配線パターンとの接続部が四角い形状になる。言い換えると、比較例では、配線パターンに平行な面におけるバンプの断面形状が、四角い形状をしている。このような形状の場合、配線パターンの配線方向に応力がかかると、バンプの角の部分で応力集中が生じ、ＦＰＣと半導体チップＩＣとの接続部もしくはバンプと半導体チップの接続部、半導体チップの保護膜にクラックが生じるおそれがある。
【００２６】
図２Ｂは、本実施形態のバンプの一例の説明図である。本実施形態によれば、バンプの断面の少なくとも一部が円弧状になっている。これにより、配線パターンの配線方向に応力がかかっても、比較例のように応力集中が生じ難くなり、クラックの発生を抑制できる。
【００２７】
以下、本実施形態の詳細について順に説明する。
【００２８】
＝＝＝プリンターの構成＝＝＝
まず、本実施形態の半導体チップＩＣが用いられているプリンターについて説明する。  
図３は、プリンター１の構成のブロック図である。図４は、プリンター１の斜視図である。
【００２９】
プリンター１は、コントローラー１０と、搬送ユニット２０と、キャリッジユニット３０と、ヘッドユニット４０と、センサー群５０とを有する。印刷制御装置であるコンピューター１１０から印刷データを受信したプリンター１は、コントローラー１０によって各ユニットを制御する。
【００３０】
コントローラー１０は、プリンター１の制御を行うための制御装置である。コントローラー１０は、メモリー１１に格納されているプログラムに従って、各ユニットを制御する。また、コントローラー１０は、コンピューター１１０から受信した印刷データに基づいて、各ユニットを制御し、媒体Ｓに画像を印刷する。コントローラー１０には、センサー群５０が検出した各種の検出信号が入力している。  
コントローラー１０は、駆動信号生成回路１２を備えている。駆動信号生成回路１２は、ピエゾ素子（後述）を駆動するための駆動信号ＣＯＭを生成する駆動信号生成回路１２を備えている。駆動信号生成回路１２の駆動信号ＣＯＭやピエゾ素子の駆動については、後述する。
【００３１】
搬送ユニット２０は、媒体Ｓ（例えば、紙、フィルムなど）を搬送方向に搬送させるための機構である。搬送方向は、キャリッジ３１の移動方向と交差する方向である。
【００３２】
キャリッジユニット３０は、キャリッジ３１を移動方向に移動させるための機構である。キャリッジは、移動方向に沿って往復移動可能である。キャリッジ３１には、ヘッドユニット４０のヘッド４１が設けられている。
【００３３】
ヘッドユニット４０は、媒体Ｓにインクを吐出するためのものである。ヘッドユニット３０は、ヘッド４１と、ヘッド３１を制御するためのヘッド制御部ＨＣとを備えている。ヘッドユニット４０には、コントローラー１０からケーブルＣＢＬを介して、ヘッド４１を制御するために必要な各種信号が送られている。
【００３４】
図５は、ヘッド４１を下から見た図である。ヘッド４１は、６色（ブラックＫ、イエローＹ、濃マゼンタＤＭ、淡マゼンタＬＭ、濃シアンＤＣ、淡シアンＬＣ）のノズル列を備えている。６個のノズル列は、キャリッジ３１の移動方向に沿って並んでいる。各ノズル列は、インクを吐出するための吐出口であるノズルを１８０個備えている。１８０個のノズルは、搬送方向に沿って１／１８０インチの間隔で並んでいる。
【００３５】
各ノズルには、それぞれインクチャンバー（不図示）と、ピエゾ素子（図６の符号４７）が設けられている。ピエゾ素子の駆動によってインクチャンバーが伸縮・膨張し、ノズルからインク滴が吐出される。各ノズルからは、量が異なる複数種類のインクを吐出させることができる。これにより、大きさの異なるドットを用紙上に形成することができる。
【００３６】
図６は、ヘッド制御部ＨＣの説明図である。ヘッド制御部ＨＣは、前述の半導体チップＩＣとして構成された部材である。
【００３７】
ヘッド制御部ＨＣは、ヘッド４１の各ノズルに設けられているピエゾ素子４７への駆動信号ＣＯＭの印加を制御する。ヘッド制御部ＨＣは、第１シフトレジスタ４２Ａと、第２シフトレジスタ４２Ｂと、第１ラッチ回路４３Ａと、第２ラッチ回路４３Ｂと、信号選択部４４と、制御ロジック４５と、スイッチ４６とを備えている。ヘッド制御部ＨＣの制御ロジック４５以外の各部は、それぞれピエゾ素子４７毎に（言い換えるとノズル毎に）設けられている。制御ロジック４５は、設定データＳＰを記憶するシフトレジスタ群４５２と、設定データＳＰに基づいて選択信号ｑ０〜ｑ３を生成する選択信号生成部４５４とを有している。
【００３８】
ヘッド制御部ＨＣには、コントローラー１０からケーブルＣＢＬを介して、クロック信号ＣＬＫと、ラッチ信号ＬＡＴと、チェンジ信号ＣＨと、画素データＳＩ及び設定データＳＰとから構成される信号が入力される。また、ヘッド制御部ＨＣには、コントローラー１０の駆動信号生成回路１２からケーブルＣＢＬを介して駆動信号ＣＯＭが入力される。
【００３９】
図７は、ヘッド制御部ＨＣにおける各種信号の説明図である。
【００４０】
駆動信号ＣＯＭは、繰返し周期Ｔ毎に繰り返し生成される。この繰返し周期Ｔは、キャリッジ３１が１画素分の距離を移動するのに要する期間である。このように、キャリッジ３１が所定距離移動する毎に、同じ波形の駆動信号ＣＯＭが駆動信号生成回路１２から繰り返し生成される。各繰返し周期Ｔは、５つの区間Ｔ１〜Ｔ５に分けることができる。第１区間Ｔ１には駆動パルスＰＳ１が含まれ、第２区間Ｔ２には駆動パルスＰＳ２が含まれ、第３区間Ｔ３には駆動パルスＰＳ３が含まれ、第４区間Ｔ４には駆動パルスＰＳ４が含まれ、第５区間Ｔ５には駆動パルスＰＳ５が含まれるように、駆動信号ＣＯＭが生成される。なお、駆動パルスＰＳ１〜ＰＳ５の波形は、ピエゾ素子４７に行わせる動作に基づいて定められている。
【００４１】
ラッチ信号ＬＡＴは、繰返し周期Ｔを規定する信号である。ラッチ信号ＬＡＴのパルス信号は、キャリッジ３１が所定距離移動する毎に出力される。チェンジ信号ＣＨは、繰返し周期Ｔを５つの区間Ｔ１〜Ｔ５に区分けするための信号である。選択信号ｑ０〜ｑ３は、選択信号生成部４５４から出力される信号である。選択信号生成部４５４は、設定信号ＳＰに基づいて、選択信号ｑ０〜ｑ３のそれぞれの５つの区間Ｔ１〜Ｔ５におけるＬレベル又はＨレベルを決定して、選択信号ｑ０〜ｑ３を出力する。ピエゾ素子４７に印加する印加信号は、各ピエゾ素子４７に対応する画素データの内容に応じて、波形が異なることになる。画素データは、各画素に形成すべきドットサイズを示すデータであり、ここでは２ビットデータである。
【００４２】
次に、ヘッド制御部ＨＣによってピエゾ素子４７に印加信号が印加されるまでの動作について説明する。
【００４３】
クロックＣＬＫに同期して設定データＳＰと画素データＳＩがヘッド制御部ＨＣに入力されると、２ビットデータである画素データの下位ビットデータが第１シフトレジスタ４２Ａにそれぞれセットされ、上位ビットデータが第２シフトレジスタ４２Ｂにそれぞれセットされ、設定データＳＰが制御ロジック４５のシフトレジスタ群４５２にセットされる。そして、ラッチ信号ＬＡＴのパルスに応じて、下位ビットデータが第１ラッチ回路４３Ａにラッチされ、上位ビットデータが第２ラッチ回路４３Ｂにラッチされ、設定データＳＰが選択信号生成部４５４にラッチされる。
【００４４】
信号選択部４４は、第１ラッチ回路４３Ａ及び第２ラッチ回路４３Ｂにラッチされた２ビットの画素データに応じて、選択信号ｑ０〜ｑ３から１つを選択する。画素データが［００］の場合（下位ビットが［０］で上位ビットが［０］の場合）には選択信号ｑ０が選択され、画素データが［０１］の場合には選択信号ｑ１が選択され、画素データが［１０］の場合には選択信号ｑ２が選択され、画素データが［１１］の場合には選択信号ｑ３が選択される。信号選択部４４は、選択した選択信号をスイッチ信号ＳＷとしてスイッチ４６に出力する。
【００４５】
スイッチ４６には駆動信号ＣＯＭ及びスイッチ信号ＳＷが入力される。スイッチ信号ＳＷがＨレベルのとき、スイッチ４６はＯＮ状態になり、駆動信号ＣＯＭがピエゾ素子４７へ印加される。スイッチ信号ＳＷがＬレベルのとき、スイッチ４６はＯＦＦ状態になり、駆動信号ＣＯＭはピエゾ素子４７へ印加されない。
【００４６】
画素データが［００］の場合、スイッチ４６が選択信号ｑ０によりＯＮ／ＯＦＦされ、駆動信号ＣＯＭの駆動パルスＰＳ１がピエゾ素子４７に印加され、ピエゾ素子４７が駆動パルスＰＳ１により駆動する。この結果、インクが吐出されない程度の圧力変動がチャンバー内のインクに生じて、インクメニスカス（ノズル部分で露出しているインクの自由表面）が微振動する。
【００４７】
画素データが［０１］の場合、スイッチ４６が選択信号ｑ１によりＯＮ／ＯＦＦされ、駆動信号ＣＯＭの駆動パルスＰＳ３がピエゾ素子４７に印加され、ピエゾ素子４７が駆動パルスＰＳ３により駆動する。この結果、２．５ｐｌの小インク滴がノズルから吐出され、媒体Ｓに小ドットが形成される。
【００４８】
画素データが［１０］の場合、スイッチ４６が選択信号ｑ２によりＯＮ／ＯＦＦされ、駆動信号ＣＯＭの駆動パルスＰＳ２がピエゾ素子４７に印加され、ピエゾ素子４７が駆動パルスＰＳ２により駆動する。この結果、７ｐｌの中インク滴がノズルから吐出され、媒体Ｓに中ドットが形成される。
【００４９】
画素データが［１１］の場合、スイッチ４６が選択信号ｑ３によりＯＮ／ＯＦＦされ、駆動信号ＣＯＭの駆動パルスＰＳ２、ＰＳ４及びＰＳ５がピエゾ素子４７に印加され、これらの駆動パルスによりピエゾ素子４７が駆動する。この結果、２１ｐｌの大インク滴が吐出され、媒体Ｓに大ドットが形成される。
【００５０】
ところで、駆動信号ＣＯＭは、ピエゾ素子４７を駆動するため、他の信号（例えばクロック信号ＣＬＫやラッチ信号ＬＡＴ）とは異なり、大電圧・大電流の信号になる。このため、駆動信号ＣＯＭの入力個所が１つだけだと、１８０個のスイッチ４６の少なくともいずれかのスイッチ４６と入力個所との間の配線が長くなってしまい、半導体チップ内の配線幅では駆動信号ＣＯＭの供給が困難になる。若しくは、駆動信号ＣＯＭの入力個所が１つだけだと、駆動信号ＣＯＭを全てのスイッチ４８に供給しようとすると、半導体チップ内の配線を損傷させ、ヘッド制御部ＨＣの寿命が短くなるおそれがある。
【００５１】
そこで、本実施形態では、ヘッド制御部ＨＣを構成する半導体チップに複数のバンプを形成し、それぞれのバンプから駆動信号ＣＯＭを供給している。具体的には、１０〜２０個のピエゾ素子４７に対して１個のバンプを設けて、各バンプから１０〜２０個のスイッチ４６にそれぞれ駆動信号ＣＯＭを供給している。これにより、例えば両端のノズル（ノズル♯１、ノズル♯１８０）に対応するスイッチ４８に駆動信号ＣＯＭを入力する個所をそれぞれ別にでき（図６参照）、駆動信号ＣＯＭの入力個所からスイッチ４６までの配線が短くできる。
【００５２】
一方、ヘッド制御部ＨＣは、１８０個のピエゾ素子４７に対して印加信号を出力するため、ピエゾ素子４７の並ぶ方向に長い半導体チップになる。そして、駆動信号ＣＯＭの入力個所とスイッチ４６との間の配線を短くするために、複数のバンプは、半導体チップの長手方向に沿って設けられることになる。
【００５３】
＝＝＝バンプの配置＝＝＝
図８は、ヘッド制御部ＨＣを実装するフレキシブルプリント基板（ＦＰＣ）の配線パターンの説明図である。図中では、ＦＰＣの配線パターンが黒く描かれている。
【００５４】
図中の中央の太点線の長方形は、ヘッド制御部ＨＣを構成する半導体チップの実装位置を示している。
【００５５】
図中の左側には、クロック信号ＣＬＫ、ラッチ信号ＬＡＴ、チェンジ信号ＣＨ、画素データＳＩ及び設定データＳＰとから構成される信号などをヘッド制御部ＨＣに入力するための配線パターンが設けられている。また、これらの信号とは別に、接地のための配線パターンＧＮＤ、ヘッド制御部ＨＣの電源となるＶＤＤ（３Ｖ）及びＶＨＶ（４２Ｖ）の配線パターンも設けられている。
【００５６】
図中の右側には、１８０個のピエゾ素子４７に印加する信号をヘッド制御部ＨＣから出力するための配線パターンが設けられている（この配線パターンの一部は省略して記載されている）。多数のピエゾ素子４７に対して印加信号を出力するために、ヘッド制御部ＨＣは図中の上下方向に長い半導体チップになっている。
【００５７】
駆動信号ＣＯＭをヘッド制御部ＨＣに入力するための配線パターンは、ヘッド制御部ＨＣの実装位置を横切るように設けられている。この配線パターンは、ヘッド制御部ＨＣの実装位置においてヘッド制御部ＨＣの長手方向（図中の上下方向）に沿ったパターンになっている。この配線パターン上に、ヘッド制御部ＨＣの複数のバンプが接続されることになる。
【００５８】
図９は、ヘッド制御部ＨＣの実装位置における配線パターンと、ヘッド制御部ＨＣのバンプの説明図である。図中の点線は、ヘッド制御部ＨＣ（半導体チップＩＣ）の実装位置を示している。図中の黒い部分は、配線パターンを示している。配線パターンの中の白線は、バンプの形状・位置を示している。言い換えると、配線パターンの中の白線は、バンプと配線パターンとの接続部の形状・位置を示している。例えば、配線パターンの幅は２５０μｍであり、バンプの幅はおよそ８０μｍほどである。
【００５９】
図に示すように、配線パターンの配線方向に沿って、複数のバンプが配置されることになる。例えば、ノズル♯１のピエゾ素子４７に印加するための駆動信号ＣＯＭは、図中の一番上のバンプからヘッド制御部ＨＣに供給され、ノズル♯１８０のピエゾ素子４７に印加するための駆動信号ＣＯＭは、図中の一番下のバンプからヘッド制御部ＨＣに供給される。これにより、各バンプと各スイッチ４６との間のヘッド制御部ＨＣ（半導体チップＩＣ）内の配線を短くできる。
【００６０】
ヘッド制御部ＨＣの複数のバンプが共通の配線パターン（駆動信号ＣＯＭの配線パターン）上に配置されるため、図１Ａ〜図１Ｃと同様の状況が起きる。すなわち、ＦＰＣとヘッド制御部ＨＣを構成する半導体チップＩＣとの線膨張係数の違いによって、加熱時の配線方向の変形量に大きな差が生じることになる。ＦＰＣと半導体チップＩＣとの加熱圧着時には、ＦＰＣが半導体チップＩＣに対して配線方向に大きく熱膨張した状態で、バンプを介して両者が固定されることになる。一方、放熱時には、バンプを介して両者が固定された状態でＦＰＣが半導体チップＩＣよりも大きく収縮することになるため、配線パターンの配線方向に沿ってバンプに大きな応力がかかる。
【００６１】
これに対し、本実施形態のバンプによれば、バンプが楕円柱状になっている。このため、図９に示すように、バンプと配線パターンとの接続部が楕円状になる。言い換えると、本実施形態では、配線パターンに平行な面におけるバンプの断面形状が、楕円状になっている。これにより、配線方向の応力がバンプにかかっても、外形が円弧状であるため応力集中が生じ難くなり、クラックの発生を抑制できる。
【００６２】
更に、本実施形態によれば、バンプが、配線方向が短径となるような楕円柱状になっている。このため、図９に示すように、バンプと配線パターンとの接続部が、配線方向が短径となるような楕円状になる。言い換えると、本実施形態では、バンプの断面形状が、配線方向が短径となるような楕円状になっている。これにより、配線方向の応力がバンプにかかったときに、バンプの配線方向の幅が短いため、図２Ａの点線で示す方向に半導体チップＩＣを変形させるような力が働きにくくなり、半導体チップＩＣの変形を抑制することができる。なお、断面を楕円形状にすることによって、バンプの配線方向の幅を狭くしつつ、ＦＰＣとの接続に必要な断面積を確保できる。
【００６３】
＝＝＝変形例＝＝＝
図１０は、第１変形例の配線パターンとバンプの説明図である。  
前述の実施形態では、駆動信号ＣＯＭの配線パターン上に複数のバンプが配置されていたが、これに限られるものではない。例えば、ヘッド制御部ＨＣに４２Ｖの電源電圧ＶＨＶ（４２Ｖ）を供給する配線パターンをヘッド制御部ＨＣの実装位置を横切るように設け、この配線パターン上に複数のバンプを配置しても良い。なお、４２Ｖの電源電圧ＶＨＶの配線パターンは、４２Ｖの駆動信号ＣＯＭのＯＮ／ＯＦＦを制御するスイッチ４６（図６参照）を構成するトランジスタ（不図示）の電源電圧を供給するためのものである。  
また、前述の実施形態では、多数のバンプが同じ配線パターン上に配置されていたが、図１０に示すように、２個のバンプでも良い。少なくとも２個のバンプが同じ配線パターン上に配置されていれば、図１Ａ〜図１Ｃと同様の状況が生じうるからである。
【００６４】
図１１は、第２変形例の配線パターンとバンプの説明図である。  
前述の実施形態によれば、バンプが楕円柱状になっていたが、バンプの形状はこれに限られるものではない。例えば、図に示すように、バンプを円柱状にしても良い。このような形状であれば、バンプと配線パターンとの接続部が円状になり、配線方向の応力がバンプにかかっても、応力集中が生じ難くなり、クラックの発生を抑制できる。但し、図９の場合と比べて、ＦＰＣとの接続に必要な断面積を確保しようとするとバンプの配線方向の幅が広がってしまう。この結果、配線方向の応力がバンプにかかったときに、図２Ａの点線で示す方向に半導体チップＩＣを変形させるような力が働きやすくなり、半導体チップＩＣの変形が大きくなる。
【００６５】
図１２は、第３変形例の配線パターンとバンプの説明図である。  
前述の実施形態では、複数のバンプが一直線上に配列されていたが、これに限られるものではない。複数のバンプが同じ配線パターン上で千鳥列状に配置されていても良い。このように配置することによって、配線方向だけでなく配線方向と交差する方向にもバンプに応力がかかるようになり、バンプにかかる応力が分散される。この結果、更にクラックの発生を抑制できる。また、配線方向にかかる応力が分散されるため、図２Ａの点線で示す方向に半導体チップＩＣを変形させるような力が弱まり、半導体チップＩＣの変形を抑制することができる。
【００６６】
図１３は、第４変形例の配線パターンとバンプの説明図である。  
前述の実施形態では、全てのバンプが同じ形状であったが、これに限られるものではない。それぞれのバンプの形状を異ならせても良い。  
特に、図に示すように、同じ配線パターン上に配置される複数のバンプのうち、外側に位置するバンプほど断面積が大きくなるように、バンプを構成しても良い。ＦＰＣと半導体チップＩＣが放熱によって収縮したときに、外側のバンプほど大きな力がかかるので、外側のバンプほど断面積を大きくすれば、バンプにかかる応力を抑制でき、クラックの発生をより抑制できる。
【００６７】
＝＝＝その他の実施の形態＝＝＝
上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物が含まれることは言うまでもない。
【００６８】
＜プリンターについて＞
前述の実施形態では、プリンター１に用いられている半導体チップＩＣについて説明したが、これに限られるものではない。例えば、携帯電話、液晶表示装置などの種々の精密装置において、同じ配線パターン上に複数のバンプを配置させる必要があれば、上記の実施形態と同様のことを行うことができる。
【００６９】
＜半導体チップ内の駆動信号ＣＯＭの配線について＞
前述の図６に示したヘッド制御部ＨＣを構成する半導体チップ内の駆動信号ＣＯＭの配線によれば、１０〜２０個のピエゾ素子４７に対して１個のバンプを設けて、各バンプから１０〜２０個のスイッチ４６にそれぞれ駆動信号ＣＯＭを供給している。但し、これに限られるものではない。
【００７０】
図１４は、半導体チップ内の駆動信号ＣＯＭの配線の別の実施形態の説明図である。ここでは、半導体チップ内において、複数の駆動信号ＣＯＭの配線が共通接続されている。このようにしても、駆動信号ＣＯＭの入力個所からスイッチ４６までの配線を実質的に短くできる。
【００７１】
＜配線パターンについて＞
前述の図８に示した配線パターンによれば、多数のピエゾ素子４７に対して印加信号を出力するために、ヘッド制御部ＨＣを構成する半導体チップの一方のみの長辺からピエゾ素子用の配線が配置されていた。但し、半導体チップの構成や、ＦＰＣの配線パターンの構成は、これに限られるものではない。
【００７２】
図１５は、半導体チップ及び配線パターンの別の実施形態の説明図である。図１６は、半導体チップ及び配線パターンの更に別の実施形態の説明図である。これらの図に示すように、半導体チップやＦＰＣの配線パターンを構成しても良い。また、半導体チップの２つの長辺に対してピエゾ素子用配線が配置されていても良い。
【符号の説明】
【００７３】
１  プリンター、１０  コントローラー、１１  メモリー、
２０  搬送ユニット、３０  キャリッジユニット、３１  キャリッジ、
４０  ヘッドユニット、４１  ヘッド、
４２Ａ  第１シフトレジスタ、４２Ｂ  第２シフトレジスタ、
４３Ａ  第１ラッチ回路、４３Ｂ  第２ラッチ回路、４４  信号選択部、
４５  制御ロジック、４５２  シフトレジスタ群、４５４  選択信号生成部、
４６  スイッチ、４７  ピエゾ素子、
５０  センサー群、１１０  コンピューター
ＦＰＣ  フレキシブルプリント基板、
ＩＣ  半導体チップ、ＨＣ  ヘッド制御部
ＣＬＫ  クロック信号、ＬＡＴ  ラッチ信号、ＣＨ  チェンジ信号、
ＳＩ  画素データ、ＳＰ  設定データ、ＣＯＭ  駆動信号、
ＰＳ１〜ＰＳ５  駆動パルス、
ＶＤＤ  電源電圧（３Ｖ）、ＶＨＶ  電源電圧（４２Ｖ）
【図１】
2012199314.tif 000003
【図２】
2012199314.tif 000004
【図３】
2012199314.tif 000005
【図４】
2012199314.tif 000006
【図５】
2012199314.tif 000007
【図６】
2012199314.tif 000008
【図７】
2012199314.tif 000009
【図８】
2012199314.tif 000010
【図９】
2012199314.tif 000011
【図１０】
2012199314.tif 000012
【図１１】
2012199314.tif 000013
【図１２】
2012199314.tif 000014
【図１３】
2012199314.tif 000015
【図１４】
2012199314.tif 000016
【図１５】
2012199314.tif 000017
【図１６】
2012199314.tif 000018