(57)【要約】【課題】信号がビット反転を起こした場合の無線通信端末装置の挙動を評価することができる評価装置及び評価方法を提供する。【解決手段】ＤＢＢ−ＬＳＩ１１は、通信データに含まれる各ビットの論理を電位によって表す第１信号を出力する。ＲＦ−ＬＳＩ１２は、入力された信号の各ビットの電位を基に論理を判定し、該論理を有するデータを取得する。ＳＷ１６は、ＤＢＢ−ＬＳＩ１１から出力された第１信号をＲＦ−ＬＳＩ１２へ入力する信号伝送経路と、第１信号に代えて所定電圧を有する信号をＲＦ−ＬＳＩ１２へ入力する所定電圧入力経路との切り替えを行う。制御回路１０は、通信データに含まれる所定ビットの指定を受けて、ＳＷ１６を所定電圧入力経路に切り替えることで、ＲＦ−ＬＳＩ１２に入力される第１信号の所定ビットが位置する部分の電位を所定の値に変更する。【選択図】図２
2012199711.tif 000002
【特許請求の範囲】
【請求項１】
通信データに含まれる各ビットの論理を電位によって表す第１信号を出力するベースバンド処理部と、
入力された信号の電位を基に各ビットの論理を判定し、該論理を有するデータを取得するするＲＦ部と、
前記ベースバンド処理部から出力された前記第１信号を前記ＲＦ部へ入力する信号伝送経路と、前記第１信号に代えて所定電圧を有する信号を前記ＲＦ部へ入力する所定電圧入力経路との切り替えを行う第１スイッチと、
前記通信データに含まれる所定ビットの指定を受けて、前記第１スイッチを前記所定電圧入力経路に切り替えることで、前記ＲＦ部に入力される前記第１信号の前記所定ビットが位置する部分の電位を所定の値に変更する制御部と
前記所定ビットが位置する部分の電位が所定の値に変更された前記第１信号の入力を受けることにより前記通信データの前記所定ビットの論理が反転したデータを取得した場合の、前記ＲＦ部の挙動情報を取得する情報取得部と、
を備えたことを特徴とする評価装置。
【請求項２】
前記制御部は、
前記ベースバンド処理部から出力された第１信号から前記第１信号に対応するクロックを作成するクロック作成部と、
前記クロック作成部が作成したクロックを用いて、前記通信データに含まれる特定のビットに対応する位置で１つのパルスを有するワンパルス波形を各ビットに対応させて生成するワンパルス波形生成部と、
前記ワンパルス波形生成部が生成した前記ワンパルス波形の中から前記所定ビットに対応するワンパルス波形を抽出する抽出部と、
前記抽出部が抽出した前記ワンパルス波形のパルスが発生している間、前記第１スイッチを前記所定電圧入力経路に切り替えるスイッチ切替部と
を備えたことを特徴とする請求項１に記載の評価装置。
【請求項３】
前記第１スイッチは、グランド電圧を入力する経路と電源電圧を入力する経路とを所定電圧入力経路として有し、
前記制御部は、グランド電圧を入力する経路に前記第１スイッチを切り替えることで、前記第１信号の前記所定ビットが位置する部分の電位を下げ、電源電圧を入力する経路に前記第１スイッチを切り替えることで、前記第１信号の前記所定ビットが位置する部分の電位を上げることを特徴とする請求項１又は請求項２に記載の評価装置。
【請求項４】
前記ベースバンド処理部は、送信側差動インタフェースを有し、前記第１信号との電位差によって前記通信データの各ビットの論理を表す第２信号を送出し、
前記ＲＦ部は、受信側差動インタフェースを有し、前記ベースバンド処理部から出力された前記第１信号及び前記第２信号を受信し、該第１信号及び該第２信号の電位差から前記通信データに含まれる各ビット論理を判定する
ことを特徴とする請求項１〜請求項３のいずれか一つに記載の評価装置。
【請求項５】
前記ベースバンド処理部から出力された前記第２信号を前記ＲＦ部へ入力する信号伝送経路と、前記第２信号に代えて所定電圧を有する信号を前記ＲＦ部へ入力する所定電圧入力経路との切り替えを行う第２スイッチとをさらに備え、
前記制御部は、前記通信データに含まれる所定ビットの指定を受けて、前記第１スイッチ又は前記第２スイッチを前記所定電圧入力経路に切り替えることで、前記第１信号又は前記第２信号の前記所定ビットが位置する部分の電位を所定の値に変更し、
前記情報取得部は、前記所定ビットが位置する部分の電位が所定の値に変更された前記第１信号又は前記所定ビットが位置する部分の電位が所定の値に変更された前記第２信号の入力を受けることで前記通信データの前記所定ビットの論理が反転したデータを取得した場合の、前記ＲＦ部の挙動情報を取得する、
ことを特徴とする請求項４に記載の評価装置。
【請求項６】
通信データに含まれる各ビットの論理を電位によって表す第１信号をＤＢＢ−ＬＳＩから出力し、
前記通信データに含まれる所定ビットの指定を受けて、前記第１信号をＲＦ−ＬＳＩに入力する信号伝送経路と、前記第１信号に代えて所定電圧を前記ＲＦ−ＬＳＩに入力する所定電圧入力経路とを切り替えることで、前記第１信号の前記所定ビットが位置する部分の電位を所定の値に変更し、
前記所定ビットが位置する部分の電位が所定の値に変更された前記第１信号を前記ＲＦ−ＬＳＩに入力し、
前記ＲＦ−ＬＳＩに、入力された前記第１信号の電位を基に前記通信データに含まれる各ビットの論理を判定させ、前記通信データの中の前記所定ビットの論理が反転したデータを取得させ、
前記通信データの前記所定ビットの論理が反転したデータを取得した場合の、前記ＲＦ−ＬＳＩの挙動情報を取得する
ことを特徴とする評価方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、評価装置及び評価方法に関する。
【背景技術】
【０００２】
近年、その利便性などから、携帯電話やＰＤＡ（Personal  Digital  Assistant）などといった無線通信端末が急速に普及してきている。このような無線通信端末の製品開発では、無線通信端末の評価装置である無線通信端末評価装置と擬似基地局とを用いての通信の評価が行われている。以下では、評価装置のことを無線通信端末評価装置と言う場合がある。この通信の評価では、無線通信端末評価装置と擬似基地局との間を同軸ケーブルで接続し、その同軸ケーブルを介しての模擬的な無線通信が行われる。開発段階では、無線通信端末評価装置と擬似基地局とを用いた模擬的な無線通信で、問題なく通信状態が維持でき、評価が完了すると開発が完了する。このような工程を経て開発が完了した製品が、市場に出荷されることになる。
【０００３】
また、製品出荷後に、障害の発生などの理由で個別返却された製品について、その障害発生の原因の特定を行う場合がある。その場合、まず、製品開発段階での不具合事象の確認、製品内に残されているエラーログの確認及びロジックアナライザを用いた製品内のデータの調査などを行い、ある程度原因を特定する。その後、無線通信端末評価装置を用いて、再現確認を行う。そして、再現確認ができた場合、ファームウェアの修正を行う。そして、修正されたファームウェアを無線通信端末評価装置に用いて、妥当性確認を行うことで、障害の原因が特定され及びその障害に対する対応方法が決定される。
【０００４】
このように、無線通信端末評価装置は、無線通信端末の開発や不具合の確認及び修正などに用いられる。この無線通信端末評価装置は、擬似基地局との間で擬似的な無線通信を行い、その結果を動作の評価に用いるための装置である。この擬似基地局には、仮想端末を用いて無線通信端末との通信を行う従来技術がある。また、無線通信端末評価装置としては、擬似基地局との距離を変化させ通信信号の信号レベルを変更する従来技術がある。
【０００５】
このような無線通信端末評価装置は、市場で売り出される製品である最終製品に必要となる各部品がケーブル又はコネクタで接続された装置である。ここで、各部品とは、例えば、液晶画面、キーパッド、無線信号送受信部、デジタル処理部などである。このような無線通信評価装置に設けられた部品の中に、ＲＦ（Radio  Frequency）−ＬＳＩ（Large  Scale  Integration）及びＤＢＢ（Digital  Base  Band）−ＬＳＩがある。ＲＦ−ＬＳＩは、無線信号をアナログ信号からデジタル信号に変換する。また、ＤＢＢ−ＬＳＩは、ＲＦ−ＬＳＩで生成されたデジタル信号に対して復調、変調、拡散、逆拡散などのデジタル処理を施す。そして、無線通信端末評価装置に設けられたＲＦ−ＬＳＩとＤＢＢ−ＬＳＩとは、ＬＶＤＳ（Low  Voltage  Differential  Signaling）インタフェースで接続されている。このＲＦ−ＬＳＩ及びＤＢＢ‐ＬＳＩはいずれも製品としての無線通信端末にも組み込まれており、互いにＬＶＤＳインタフェースで接続されている。
【０００６】
ここで、現在の無線通信端末は多くの機能を取り入れているため、他の機能を使用することで、動作不具合が発生することがある。例えば、ＤＢＢ−ＬＳＩが、ＲＦ−ＬＳＩに向けて受信開始の信号を送ったときに、操作者が地上デジタル放送を見ていたり音楽プレーヤーとして使用していたりなど、別の操作をしていることがある。このように別の操作をしている場合、そのような操作をしていない場合に比べて無線通信端末装置内の多くの電源ノイズが発生している。また、無線通信端末は無線通信端末評価装置に比べて小型化し高密度実装される。そのため、実際の無線通信端末ではＬＳＩなどの部品の間隔が接近しているので、無線通信端末評価装置での評価時に比べて電源ノイズが増えることが考えられる。そして、電源ノイズが多くなると、ＬＶＤＳ伝送路上のデータがビット反転し、ＲＦ−ＬＳＩに正常なデータが届かなくなるおそれがある。
【０００７】
ここで、電源ノイズが増えた場合にビット反転が起こりやすい理由を説明する。電源ノイズがある場合と電源ノイズが無い場合とのＬＶＤＳインタフェースのＥｙｅパターンを比較した場合、電源ノイズがある場合のＥｙｅパターンは電源ノイズが無い場合のＥｙｅパターンに比べて開口が狭くなる。そのため、電源ノイズが発生している場合には、ビット反転が起こりやすくなることが分かる。
【０００８】
そして、通常であれば、正常なデータが届かない場合、ＲＦ−ＬＳＩがＤＢＢ−ＬＳＩに再送要求を行い、ＤＢＢ−ＬＳＩが再度受信開始の信号を送ることになる。しかし、ビット反転したデータをＲＦ−ＬＳＩが受信している場合、ビット化けしたデータにより、ＲＦ−ＬＳＩが予期せぬ状態となり、その後のデータを受け付けなくなってしまうことにより、無線通信端末が操作不能に陥ってしまうおそれがある。
【０００９】
このような不具合が発生した場合、上で説明した不具合の確認及び修正が行われることになる。しかし、不具合の確認及び修正の実行には、多くの時間を必要とする。特に、海外メーカから各ＬＳＩの供給を受けている場合、テストプログラムを入手するまでに１〜２日間がかかってしまう。
【００１０】
さらに、出荷済みの製品の場合、このような不具合が発生すると、不具合の確認及び修正を行った後に、妥当性確認が取れたファームウェアを配信することで、各製品の不具合への対応を行っている。そのため、ファームウェア配信までの間、不具合の修正が行われず、無線通信端末の利用者に不便をかけることになる。
【００１１】
そこで、このような、ビット反転による不具合の発生を回避するために、開発の段階で無線通信端末評価装置を用いてビット反転が発生した場合の動作を検証しておく必要がある。また、障害対応の場合にも、ビット反転による不具合か否かのきり分けを迅速に行う必要がある。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００５−２４４６５１号公報
【特許文献２】特開２００６−１０１１４１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、従来の無線通信端末評価装置では、強制的にビット反転を起こすことが困難であった。そのため、従来の無線通信端末評価装置では、ＲＦ−ＬＳＩとＤＢＢ−ＬＳＩとの間で信号の授受が行われている状態で、信号がビット反転を起こした場合に、無線通信端末がどのような動作を行うのか確認することが困難であった。例えば、擬似基地局との位置関係を変化させて信号レベルを変化させる従来技術や仮想端末を有する擬似基地局の従来技術を用いても、ビットの反転を起こさせることは困難である。
【００１４】
また、ＤＢＢ−ＬＳＩとＲＦ−ＬＳＩとの間の信号の授受においては、細かいタイミング制御がなされている。そのため、ＤＢＢ−ＬＳＩとＲＦ−ＬＳＩとの間のタイミング制御に合わせて、データのビットを変更する場合、そのタイミングで同期を取ることが困難であった。例えば、ＦＰＧＡ（Field  Programmable  Gate  Array）で、ＤＢＢ−ＬＳＩから出力された信号を取込み、ＦＰＧＡ内で取込んだ信号のデータのビットを変更させＲＦ−ＬＳＩに送信するようなシステムの場合、データの受け渡しに時間差が発生してしまう。そのため、このようなシステムでは、ＤＢＢ−ＬＳＩとＲＦ−ＬＳＩとの間のタイミング制御に間に合わず、通信ができなくなるおそれがある。
【００１５】
開示の技術は、上記に鑑みてなされたものであって、信号がビット反転を起こした場合の無線通信端末装置の挙動を評価することができる評価装置及び評価方法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本願の開示する評価装置及び評価方法は、一つの態様において、ベースバンド処理部は、通信データに含まれる各ビットの論理を電位によって表す第１信号を出力する。ＲＦ部は、入力された信号の電位を基に各ビットの論理を判定し、該論理を有するデータを取得する。第１スイッチは、前記ベースバンド処理部から出力された前記第１信号を前記ＲＦ部へ入力する信号伝送経路と、前記第１信号に代えて所定電圧を有する信号を前記ＲＦ部へ入力する所定電圧入力経路との切り替えを行う。制御部は、前記通信データに含まれる所定ビットの指定を受けて、前記第１スイッチを前記所定電圧入力経路に切り替えることで、前記ＲＦ部に入力される前記第１信号の前記所定ビットを表す部分の電位を所定の値に変更する。情報取得部は、前記所定ビットを表す部分の電位が所定の値に変更された前記第１信号の入力を受けることで前記通信データの前記所定ビットの論理が反転したデータを取得した場合の、前記ＲＦ部の挙動情報を取得する。
【発明の効果】
【００１７】
本願の開示する評価装置及び評価方法の一つの態様によれば、信号がビット反転を起こした場合の無線通信端末装置の挙動を評価することができるという効果を奏する。
【図面の簡単な説明】
【００１８】
【図１】図１は、無線通信端末の評価を行う評価系システムの全体図である。
【図２】図２は、実施例１に係る携帯電話評価装置の概略を示す回路構成図である。
【図３】図３は、ＳＷ１６のスイッチ論理表を表す図である。
【図４】図４は、実施例１に係る制御回路のタイミングチャートである。
【図５】図５は、制御回路におけるワンパルス波形信号を生成する回路の回路構成図である。
【図６】図６は、制御回路におけるワンパルス波形信号を用いてスイッチの制御を行う回路の回路構成図である。
【図７】図７は、実施例１に係る制御回路に入力される信号及び生成される信号のタイミングチャートである。
【図８】図８は、制御回路の動作のフローチャートである。
【図９】図９は、実施例２に係る携帯電話評価装置の概略を示す回路構成図である。
【図１０】図１０は、ＳＷ１９及びＳＷ２０のスイッチ論理表を表す図である。
【図１１】図１１は、実施例２に係る制御回路のタイミングチャートである。
【発明を実施するための形態】
【００１９】
以下に、本願の開示する評価装置及び評価方法の実施例を図面に基づいて詳細に説明する。なお、以下の実施例により本願の開示する評価装置及び評価方法が限定されるものではない。以下の実施例では、評価装置として携帯電話用の評価装置を例に説明するが、これは他の無線通信端末用の評価装置でもよく、例えば、ＰＤＡ用の評価装置などでもよい。
【実施例１】
【００２０】
図１は、携帯電話の評価を行う評価系システムの全体図である。ここで、図１を参照して、携帯電話の評価系システムの全体的な動作を簡単に説明する。図１に示すように、評価系システムは、携帯電話評価装置１及び擬似基地局２を有している。
【００２１】
携帯電話評価装置１と擬似基地局２は、例えば、同軸ケーブル３で接続されている。具体的には、同軸ケーブル３は、携帯電話評価装置１のアンテナ端４と接続されている。そして、携帯電話評価装置１及び擬似基地局２は、同軸ケーブル３を介して相互に擬似的な無線通信を行う。
【００２２】
本実施例に係る携帯電話評価装置１は、アンテナ端４、制御回路１０、ＤＢＢ−ＬＳＩ１１及びＲＦ−ＬＳＩ１２を有している。
【００２３】
ＲＦ−ＬＳＩ１２は、データや制御命令などの信号の入力を、同軸ケーブル３を介した擬似的な無線通信により擬似基地局２から受ける。そして、ＲＦ−ＬＳＩ１２は、受信した信号をデジタルのベースバンド信号に変換する。そして、ＲＦ−ＬＳＩ１２は、ベースバンド信号をＤＢＢ−ＬＳＩ１１へ出力する。
【００２４】
また、ＲＦ−ＬＳＩ１２は、送信データの入力をＤＢＢ−ＬＳＩ１１から受ける。そして、ＲＦ−ＬＳＩ１２は、受信した送信データをアナログの無線信号に変換し、擬似的な無線信号として同軸ケーブル３を介して擬似基地局２へ送信する。
【００２５】
また、ＲＦ−ＬＳＩ１２は、制御命令などを伝えるコマンドの入力をＤＢＢ−ＬＳＩ１１から受ける。そして、ＲＦ−ＬＳＩ１２は、入力されたコマンドに従い処理を実行する。ここで、ＲＦ−ＬＳＩ１２は、入力されたコマンドに応じた処理の中で必要であれば、擬似基地局２に対して信号を送信する。ＲＦ−ＬＳＩ１２が、「ＲＦ部」の一例にあたる。
【００２６】
ＤＢＢ−ＬＳＩ１１は、ベースバンド信号の入力をＲＦ−ＬＳＩ１２から受ける。そして、ＤＢＢ−ＬＳＩ１１は、受信したベースバンド信号に対してデータ復調などの処理を行う。
【００２７】
また、ＤＢＢ−ＬＳＩ１１は、必要に応じてコマンドをＲＦ−ＬＳＩ１２へ出力する。例えば、ＤＢＢ−ＬＳＩ１１は、再送信の指示をＲＦ−ＬＳＩ１２から受信すると、コマンドの再送信を行う。
【００２８】
さらに、ＤＢＢ−ＬＳＩ１１は、例えば、ＲＦ−ＬＳＩ１２の動作の履歴を記憶しておいてもよい。携帯電話の動作の評価を行っている作業者は、この履歴を参照することで、ＲＦ−ＬＳＩ１２が正常に動作しているか否かを把握することができる。ＲＦ−ＬＳＩ１２が、「ベースバンド処理部」の一例にあたる。
【００２９】
制御回路１０は、ＤＢＢ−ＬＳＩ１１からＲＦ−ＬＳＩ１２に向けて出力された信号に含まれるビットのうち、指定されたビットの論理を反転させる。制御回路１０の構成及び動作については、後で詳細に説明する。制御回路１０が、「制御部」の一例にあたる。
【００３０】
擬似基地局２は、データや制御命令などの信号を、同軸ケーブル３を介した擬似的な無線通信を用いて携帯電話評価装置１へ送信する。そして、擬似基地局２は、自己が送信した制御命令に対する応答を、同軸ケーブル３を介してＲＦ−ＬＳＩ１２から受信する。例えば、擬似基地局２は、携帯電話評価装置１から受信した応答から、携帯電話評価装置１に配置されたＤＢＢ−ＬＳＩ１１及びＲＦ−ＬＳＩ１２などの動作が正常に行われているか否かを判定する。
【００３１】
ＤＢＢ−ＬＳＩ１１によるＲＦ−ＬＳＩ１２の動作の履歴の記憶や、擬似基地局２によるＲＦ−ＬＳＩ１２の動作の判定などが、「ＲＦ−ＬＳＩの挙動情報の取得」の一例にあたる。そして、例えば、ＤＢＢ−ＬＳＩ１１や擬似基地局２などが「情報取得部」の一例にあたる。
【００３２】
次に、図２を参照して、本実施例に係る携帯電話評価装置１の構成及び動作の概要を説明する。図２は、実施例１に係る携帯電話評価装置の概略を示す回路構成図である。
【００３３】
ＤＢＢ−ＬＳＩ１１は、ＬＶＤＳ送信回路１３を有している。また、ＤＢＢ−ＬＳＩ１１は、出力端子１４を有している。
【００３４】
ＬＶＤＳ送信回路１３は、正側信号出力端子３０１及び負側信号出力端子３０２を有している。正側信号出力端子３０１は、正側の差動出力信号を出力する。以下では、正側の差動出力信号をＯｕｔｐｕｔ−Ｐ（Positive）と呼ぶ。また、負側信号出力端子３０２は、負側の差動出力信号を出力する。以下では、負側の差動出力信号をＯｕｔｐｕｔ−Ｎ（Negative）と呼ぶ。この正側の差動入力信号が「第１信号」にあたる。また、負側の差動入力信号が第２信号の一例にあたる。
【００３５】
後述するＳＷ（Switch）１６が正側信号出力端子３０１と正側信号入力端子５０１とを結ぶ伝送経路に切替わっている場合、Ｏｕｔｐｕｔ−Ｐは、正側差動入力信号として正側信号入力端子５０１へ入力される。
【００３６】
また、Ｏｕｔｐｕｔ−Ｐは、伝送経路から分岐されて制御回路１０の正側入力端子１０１へ入力される。
【００３７】
Ｏｕｔｐｕｔ−Ｎは、負側差動入力信号として負側信号入力端子５０２へ入力される。また、Ｏｕｔｐｕｔ−Ｎは、伝送経路から分岐されて制御回路１０の負側入力端子１０２へ入力される。
【００３８】
また、出力端子１４は、制御命令などを出力する汎用ポートである。ＤＢＢ−ＬＳＩ１１は、トリガー信号を制御回路１０に向けて出力端子１４から出力する。後述するＳＷ１７がＯＮの場合、出力端子１４から出力されたトリガー信号は、制御回路１０の制御信号入力端子１０３へ入力される。ＤＢＢ−ＬＳＩ１１は、テスト対象とするコマンドの情報の入力を予め受けている。そして、ＤＢＢ−ＬＳＩ１１は、トリガー信号として、テスト対象であるコマンド以外のコマンドを出力した場合、出力端子１４からＬ論理の信号を出力し、テスト対象のコマンドを出力した場合、出力端子１４からＨ論理の信号を出力する。
【００３９】
ＲＦ−ＬＳＩ１２は、ＬＶＤＳ受信回路１５を有している。
【００４０】
ＬＶＤＳ受信回路１５は、正側信号入力端子５０１と負側信号入力端子５０２を有している。正側信号入力端子５０１は、正側の差動入力信号の入力を受ける。以下では、正側の差動入力信号をＩｎｐｕｔ−Ｐ（Positive）と呼ぶ場合がある。正側信号入力端子５０１は、後述するＳＷ１６が、正側信号出力端子３０１と正側信号入力端子５０１とを結ぶ伝送経路に切替わっている場合、Ｏｕｔｐｕｔ−ＰをＩｎｐｕｔ−Ｐとして受信する。また、ＳＷ１６が、Ｖｄｄ（Drain Voltage：電源電圧）側に切替わっている場合、正側信号入力端子５０１は、Ｉｎｐｕｔ−Ｐとして電源電圧を有する信号の入力を受ける。さらに、ＳＷ１６が、ＧＮＤ（Ground：基準電圧）側に切替わっている場合、正側信号入力端子５０１は、Ｉｎｐｕｔ−Ｐとして基準電圧を有する信号の入力を受ける。
【００４１】
また、負側信号入力端子５０２は、負側の差動入力信号の入力を受ける。以下では、負側の差動入力信号をＩｎｐｕｔ−Ｎ（Negative）と呼ぶ場合がある。Ｉｎｐｕｔ−Ｎは、Ｏｕｔｐｕｔ−Ｎと一致する。
【００４２】
そして、ＬＶＤＳ受信回路１５は、正側信号入力端子５０１へ入力された信号の電位と、負側信号入力端子５０２へ入力された信号の電位との差分を算出する。そして、ＬＶＤＳ受信回路１５は、その差が正のときは、対応するビットの論理がＨであり、その差が負のときは対応するビットの論理をＬとして判定する。そして、ＬＶＤＳ受信回路１５は、その判定した論理を有するビットで構成されたコマンドをＤＢＢ−ＬＳＩ１１から出力されたコマンドとして取得する。
【００４３】
制御回路１０は、正側入力端子１０１と、負側入力端子１０２、制御信号入力端子１０３、第１制御信号出力端子１０４、第２制御信号出力端子１０５、選択論理入力端子１０６及び反転ビット入力端子１０７を有している。以下では、正側入力端子１０１に入力される信号を「ＩｎＰ」と表す場合がある。また、負側入力端子１０２に入力される信号を「ＩｎＮ」と表す場合がある。また、制御信号入力端子１０３に入力される信号を「Ｃｎｔ＿Ｅｎ」と表す場合がある。また、第１制御信号出力端子１０４から出力される信号を「Ｃｎｔ１」と表す場合がある。また、第２制御信号出力端子１０５から出力される信号を「Ｃｎｔ２」と表す場合がある。また、選択論理入力端子１０６に入力される信号を「Ｃｎｔ＿ｓｅｌ」と表す場合がある。
【００４４】
正側入力端子１０１は、Ｏｕｔｐｕｔ−Ｐの入力を正側信号出力端子３０１から受ける。この信号がＩｎＰにあたる。
【００４５】
負側入力端子１０２は、Ｏｕｔｐｕｔ−Ｎの入力を負側信号出力端子３０２から受ける。この信号がＩｎＮにあたる。
【００４６】
制御信号入力端子１０３は、ＳＷ１７が閉じている場合、トリガー信号の入力を出力端子１４から受ける。この信号がＣｎｔ＿ｓｅｌにあたる。例えば、制御信号入力端子１０３は、ＤＢＢ−ＬＳＩ１１がテスト対象以外のコマンドを出力した場合、Ｌ論理の信号の入力を受ける。これに対して、制御信号入力端子１０３は、ＤＢＢ−ＬＳＩ１１がテスト対象のコマンドを出力した場合、Ｈ論理の信号の入力を受ける。
【００４７】
反転ビット入力端子１０７は、入力端子Ｂ１〜Ｂｎのｎ個の入力端子を有している。ここで、ｎは正の整数であり、試験の対象となるコマンドのビット数に一致している。例えば、８ビットのコマンドを試験する場合には、ｎ＝８である。反転ビット入力端子１０７は、反転させるビットを指定する信号の入力を受ける。ここで、コマンドの３ビット目を反転させる場合を例に入力される信号について説明する。この場合、入力端子Ｂ１、Ｂ２及びＢ４〜ＢｎにはＨ論理が入力される。そして、入力端子Ｂ３には、Ｌ論理が入力されることになる。
【００４８】
選択論理入力端子１０６は、Ｈ論理又はＬ論理のいずれをビットの反転により生成する論理として選択するかの指示の入力を受ける。以下では、Ｈ論理又はＬ論理のうち、ビットの反転することで生成する論理を「選択論理」という。選択論理がＨ論理であるとは、Ｌ論理を反転しＨ論理に変更することを指す。また、選択論理がＬ論理であるとは、Ｈ論理を反転しＬ論理に変更することを指す。
【００４９】
制御回路１０は、正側入力端子１０１、負側入力端子１０２及び制御信号入力端子１０３に入力された、Ｏｕｔｐｕｔ−Ｐ、Ｏｕｔｐｕｔ−Ｎ及びトリガー信号を取得する。また、制御回路１０は、選択論理入力端子１０６及び反転ビット入力端子１０７に入力された、選択論理及び反転させるビットを指定する信号を取得する。そして、制御回路１０は、取得した信号を用いて、Ｏｕｔｐｕｔ−Ｐにおける反転するビットとして指定されたビットに対応する位置でＳＷ１６を切り替えるための信号であるワンパルス波形信号を生成する。この制御回路１０による、Ｏｕｔｐｕｔ−Ｐ、Ｏｕｔｐｕｔ−Ｎ、トリガー信号及び反転させるビットを指定する信号を用いた、ワンパルス波形信号の具体的な生成については後で詳細に説明する。
【００５０】
第１制御信号出力端子１０４は、ビットの反転により生成する論理としてＨ論理が選択されている場合、指定された反転するビットに対応するワンパルス波形信号をＳＷ１６へ出力する。
【００５１】
第２制御信号出力端子１０５は、ビットの反転により生成する論理としてＬ論理が選択されている場合、反転するビットに対応するワンパルス波形信号をＳＷ６へ出力する。
【００５２】
ＤＢＢ−ＬＳＩ１１と後述するＲＦ−ＬＳＩ１２とは、正側差動入力信号を伝送する伝送経路と負側差動入力信号を伝送する伝送経路で接続されている。そして、正側差動入力信号を伝送する伝送経路と負側差動入力信号を伝送する伝送経路とは、終端抵抗１８で接続されている。
【００５３】
ＳＷ１６は、正側信号出力端子３０１、Ｖｄｄ又はＧＮＤと正側信号入力端子５０１とを結ぶ各信号経路を切替えるスイッチである。ＳＷ１６は、第１制御信号出力端子１０４及び第２制御信号出力端子１０５のいずれからもワンパルス波形信号の入力が無い場合、正側信号出力端子３０１と正側信号入力端子５０１とを結ぶ信号経路に切替える。
【００５４】
また、ＳＷ１６は、第１制御信号出力端子１０４からワンパルス波形信号の入力を受けた場合、そのワンパルス波形信号のうちでパルスが発生している間、Ｖｄｄと正側信号入力端子５０１とを結ぶ信号経路に切替える。これにより、ＳＷ１６は、Ｏｕｔｐｕｔ−Ｐが通過するときに、Ｏｕｔｐｕｔ−Ｐに含まれるビットのうちワンパルス波形信号のパルスと一致するビットの間、Ｖｄｄからの信号を正側信号入力端子５０１へ送る。すなわち、Ｏｕｔｐｕｔ−Ｐの指定されたビットの電圧が、電源電圧に上昇することになる。
【００５５】
また、ＳＷ１６は、第２制御信号出力端子１０５からワンパルス波形信号の入力を受けた場合、そのワンパルス波形信号のうちでパルスが発生している間、ＧＮＤと正側信号入力端子５０１とを結ぶ信号経路に切替える。これにより、ＳＷ１６は、Ｏｕｔｐｕｔ−Ｐが通過するときに、Ｏｕｔｐｕｔ−Ｐに含まれるビットのうちワンパルス波形信号のパルスと一致するビットの間、ＧＮＤからの信号を正側信号入力端子５０１へ送る。すなわち、Ｏｕｔｐｕｔ−Ｐの指定されたビットの電圧が、基準信号に下降することになる。
【００５６】
すなわち、ＳＷ１６の切替えにより、指定されたビットの位置の電圧が電源電圧又は基準電圧に変更されたＯｕｔｐｕｔ−ＰがＩｎｐｕｔ−Ｐとして正側信号入力端子５０１へ入力されることになる。
【００５７】
ここで、図３を参照して、ＳＷ１６の信号経路の切替えをまとめて再度説明する。図３は、ＳＷ１６のスイッチ論理表を表す図である。ＳＷ１６は、図３のスイッチ論理表２００で表される論理に従って切替えを行う。スイッチ論理表２００のＣｎｔ１の列は第１制御信号出力端子１０４から出力された信号を表している。Ｃｎｔ１の列が０の場合には第１制御信号出力端子１０４からＬ論理の信号がＳＷ１６に入力されており、１の場合には第１制御信号出力端子１０４からＨ論理の信号がＳＷ１６に入力されていることを表している。また、スイッチ論理表２００のＣｎｔ２の列は第２制御信号出力端子１０５から出力された信号を表している。Ｃｎｔ２の列が０の場合には第２制御信号出力端子１０５からＬ論理の信号がＳＷ１６に入力されており、１の場合には第２制御信号出力端子１０５からＨ論理の信号がＳＷ１６に入力されていることを表している。スイッチ論理表２００に示すように、第１制御信号出力端子１０４及び第２制御信号出力端子１０５のいずれからもＬ論理の信号が入力されている場合、ＳＷ１６は、正側信号出力端子３０１からの信号を正側信号入力端子５０１へ伝送する伝送路に切替わる。第１制御信号出力端子１０４からのみＨ論理の信号の入力がある場合、ＳＷ１６は、Ｖｄｄと正側信号入力端子５０１とを結ぶ信号経路に切替わる。第２制御信号出力端子１０５からのみＨ論理の信号の入力がある場合、ＳＷ１６は、ＧＮＤと正側信号入力端子５０１とを結ぶ信号経路に切替わる。
【００５８】
ＳＷ１７は、出力端子１４と制御信号入力端子１０３を結ぶ信号経路のＯＮ／ＯＦＦを切替えるスイッチである。ＳＷ１７は、出力端子１４と制御信号入力端子１０３を結ぶ信号経路のＯＮ／ＯＦＦの指示の入力を作業者から予め受けている。そして、ＯＮの指示を受けた場合、ＳＷ１７は、スイッチを閉じる。そして、ＯＦＦの指示を受けた場合、ＳＷ１７は、スイッチを開放する。
【００５９】
ここで、図４を参照して、本実施例における各信号の対応及びＤＢＢ−ＬＳＩから出力された送信コマンドの論理とＲＦ−ＬＳＩが取得した受信コマンドの論理との対応について説明する。図４は、実施例１に係る制御回路のタイミングチャートである。図４は紙面に向かって右に向かって時間の経過を表している。
【００６０】
Ｏｕｔｐｕｔ−Ｐとして、グラフ２０１で表される電圧を有する信号を正側信号出力端子３０１が出力している。また、Ｏｕｔｐｕｔ−Ｎとして、グラフ２０２で表される電圧を有する信号を負側信号出力端子３０２が出力している。そして、点線２０３で表される電位が本実施例のＬＶＤＳにおける高電位を表しており、本実施例では１．１Ｖとしている。また、点線２０４で表される電位が本実施例のＬＶＤＳにおける低電位を表しており、本実施例では０．７Ｖとしている。そして、グラフ２０１がグラフ２０２より高い電位となっている部分のビットがＨ論理であり、グラフ２０２がグラフ２０１より高い電位となっている部分のビットがＬ論理を現している。すなわち、図４は、Ｌ論理とＨ論理が交互に出力されていることを表している。このＯｕｔｐｕｔ−Ｐ及びＯｕｔｐｕｔ−Ｎの基となるコマンド（以下では、「送信コマンド」という。）の論理を表しているのが、表２１１の紙面に向かって上段のＢＤＤ−ＬＩＳ出力論理である。ここで、表２１１の紙面に向かって左端の論理は０番目のビットの論理を表している。
【００６１】
ここでは、１つ目のビットと４つ目のビットを反転させるビットとして指定しているものとする。送信コマンドの１つ目のビットは、表２１１に示すようにＬである。そこで、１つ目のビットを反転させるために、Ｏｕｔｐｕｔ−Ｐの当該ビットの電位を１．１Ｖより高くすることになる。すなわち、Ｏｕｔｐｕｔ−Ｐの１つ目のビットの電位を電源電圧にすることになる。また、送信コマンドの４つ目のビットは、表２１１に示すようにＨである。そこで、４つ目のビットを反転させるために、Ｏｕｔｐｕｔ−Ｐの当該ビットの電位を０．７Ｖより低くすることになる。すなわち、Ｏｕｔｐｕｔ−Ｐの１つ目のビットの電位を基準電圧にすることになる。この場合、制御回路１０の反転ビット入力端子１０７には１つ目のビット及び５つ目のビットを反転させる指示が入力される。すなわち、反転ビット入力端子１０７の入力端子Ｂ１及び入力端子Ｂ４にＬ論理が入力される。さらに、制御回路１０の選択論理入力端子１０６には、１つ目のビットの選択論理としてＨ論理の選択が入力され、４つ目のビットの選択論理としてＬ論理の選択が入力される。
【００６２】
そして、第１制御信号出力端子１０４は、グラフ２０５のように１つ目のビットの位置でパルスが発生するワンパルス波形信号（Ｃｎｔ１）を出力する。また、第２制御信号出力端子１０５は、グラフ２０６のように４つ目のビットの位置でパルスが発生するワンパルス波形信号（Ｃｎｔ２）を出力する。
【００６３】
グラフ２０５のワンパルス波形信号が第１制御信号出力端子１０４から入力されることで、ＳＷ１６は、パルスが発生している１つ目のビットの間、Ｖｄｄ側に切替わる。そして、グラフ２０６のワンパルス波形信号が第２制御信号出力端子１０５から入力されることで、ＳＷ１６は、パルスが発生している４つ目のビットの間、ＧＮＤ側に切替わる。
【００６４】
これにより、Ｉｎｐｕｔ−Ｐとして正側信号入力端子５０１に入力される信号は、グラフ２０７に表される電圧を有する信号となる。ここで、点線２０９で表される電圧は、電源電圧であり、点線２１０で表される電圧は、基準電圧（ＧＮＤ）である。このように、この場合のＩｎｐｕｔ−Ｐは、１つ目のビットの電圧が電源電圧（Ｖｄｄ）であり、４つ目のビットの電源電圧が基準電圧となっている。
【００６５】
これに対して、Ｏｕｔｐｕｔ−Ｎは、そのままＩｎｐｕｔ−Ｎとして負側信号入力端子５０２へ入力されるので、グラフ２０８のように、グラフ２０２と同様に高電位と低電位が繰り返される電圧を有する。
【００６６】
グラフ２０７の１ビット目の電圧はグラフ２０８の１つ目のビットの電圧より高くなっている。したがって、ＲＦ−ＬＳＩ１２が取得したコマンド（以下、受信コマンドと言う。）の１つ目のビットはＨ論理である。また、グラフ２０７の４つ目のビットの電圧はグラフ２０８の４つ目のビットの電圧よりも低くなっている。したがって、受信コマンドの４つ目のビットはＬ論理である。また、受信コマンドの１つ目及び４つ目のビット以外のビットの論理は、対応する送信コマンドのビットの論理と一致する。すなわち、受信コマンドの各ビットの論理は、表２１１の紙面に向かって下段のＲＦ−ＬＳＩ入力論理のようになる。表２で分かるように、１つ目のビットを表す列２１２と４つ目のビットを表す列２１３の位置で、受信コマンドの論理が送信コマンドの論理に対して反転している。
【００６７】
次に、図５及び図６を参照して、制御回路１０の回路構成を説明する。図５は、制御回路におけるワンパルス波形信号を生成する回路の回路構成図である。図６は、制御回路におけるワンパルス波形信号を用いてスイッチの制御を行う回路の回路構成図である。まず、図５を参照して、ワンパルス波形信号を生成する回路について説明する。
【００６８】
制御回路１０は、図５に示すような回路を有している。ＣＤＲ（Clock  Data  Recovery）１２０は、正側入力端子１０１及び負側入力端子１０２が接続されている。そして、ＣＤＲ１２０は、正側入力端子１０１に入力されたＯｕｔｐｕｔ−Ｐ及び負側入力端子１０２に入力されたＯｕｔｕｔ＿Ｎを取得する。そして、ＣＤＲ１２０は、Ｏｕｔｐｕｔ−Ｐ及びＯｎｐｕｔ−ＮからＯｕｔｐｕｔ−Ｐ及びＯｕｔｐｕｔ−Ｎに重畳されているクロックを取得する。このＣＤＲ１２０は、例えば位相同期方式又は位相補間方式などといった、データに重畳されたクロックを取得する回路であれば特に制限は無い。そして、ＣＤＲ１２０は、取得したクロックをＤ−ＦＦ（Flip  Flop）１２１（１）〜１２１（ｎ）へ出力する。
【００６９】
そして、ＣＤＲ１２０の後段には、Ｄ−ＦＦ１２１(１)〜１２１（ｎ）が図５のように直列に配置されている。ｎは正の整数であり、テスト対象であるコマンドのビット数に一致する。すなわち、テスト対象のコマンドが８ビットであれば、ｎ＝８である。そして、Ｄ−ＦＦ１２１(１)〜１２１（ｎ）の出力は低電位に初期化されている。すなわち、Ｄ−ＦＦ１２１（１）〜１２１（ｎ）は、Ｈ論理の信号が入力されない限りＬ論理を出力する。そして、Ｄ−ＦＦ１２１（１）〜１２１（ｎ）は、クロックの入力をＣＤＲ１２０から受ける。Ｄ−ＦＦ１２１（１）〜１２１（ｎ）は、入力されたクロックの立ち上がりのタイミングで信号を出力する。
【００７０】
１つ目のクロックがＣＤＲ１２０から入力されたときを説明する。Ｄ−ＦＦ１２１(１)は、ライン１２２から電源電圧（Ｖｄｄ）を有する信号の入力を受ける。そして、Ｄ−ＦＦ１２１（１）は、電源電圧を有する信号の入力を受けているので、Ｈ論理の信号を出力する。この時、Ｄ−ＦＦ１２１（２）〜Ｄ−ＦＦ１２１（ｎ）は、信号の入力を受けていないので、初期値であるＬ論理の信号を出力している。
【００７１】
そこで、１つ目のクロックでは、ＸＯＲ回路１２３（１）は、Ｈ論理の信号の入力をＤ−ＦＦ１２１（１）から受け、Ｌ論理の信号の入力をＤ−ＦＦ１２１（２）から受ける。そこで、ＸＯＲ回路１２３（１）は、排他論理和を取ることでＨ論理の信号を出力する。また、１つ目のクロックでは、ＸＯＲ回路１２３（２）〜１２３（ｎ）は、いずれも２つのＬ論理の信号の入力を受ける。したがって、ＸＯＲ回路１２３（２）〜１２３（ｎ）は、排他論理和を取ることでＬ論理の信号をクロックの立ち上がりのタイミングで出力する。
【００７２】
次に、２つ目のクロックがＣＤＲ１２０から入力されたときを説明する。Ｄ−ＦＦ１２１（１）は、ライン１２２から電源電圧を有する信号の入力を受け、Ｈ論理の信号を出力する。Ｄ−ＦＦ１２１（２）は、Ｈ論理の信号の入力をＤ−ＦＦ１２１（１）から受けているので、Ｈ論理の信号を出力する。この時、Ｄ−ＦＦ１２１（３）〜Ｄ−ＦＦ１２１（ｎ）は、信号の入力を受けていないので、初期値であるＬ論理の信号を出力している。
【００７３】
そこで、２つ目のクロックでは、ＸＯＲ回路１２３（１）は、Ｈ論理の信号の入力をＤ−ＦＦ１２１（１）から受け、Ｈ論理の信号の入力をＤ−ＦＦ１２１（２）から受ける。そこで、ＸＯＲ回路１２３（１）は、排他論理和を取ることでＬ論理の信号を出力する。また、ＸＯＲ回路１２３（２）は、Ｈ論理の信号の入力をＤ−ＦＦ１２１（２）から受け、Ｌ論理の信号の入力をＤ−ＦＦ１２１（３）から受ける。そこで、ＸＯＲ回路１２３（２）は、排他論理和を取ることでＨ論理の信号を出力する。また、２つ目のクロックでは、ＸＯＲ回路１２３（３）〜１２３（ｎ）は、いずれも２つのＬ論理の信号の入力を受ける。したがって、ＸＯＲ回路１２３（３）〜１２３（ｎ）は、排他論理和を取ることでＬ論理の信号をクロックの立ち上がりのタイミングで出力する。
【００７４】
次に、３つ目のクロックがＣＤＲ１２０から入力されたときを説明する。Ｄ−ＦＦ１２１（１）は、ライン１２２から電源電圧を有する信号の入力を受け、Ｈ論理の信号を出力する。Ｄ−ＦＦ１２１（２）は、Ｈ論理の信号の入力をＤ−ＦＦ１２１（１）から受けているので、Ｈ論理の信号を出力する。さらに、Ｄ−ＦＦ１２１（３）は、Ｈ論理の信号の入力をＤ−ＦＦ１２１（２）から受けているので、Ｈ論理の信号を出力する。この時、Ｄ−ＦＦ１２１（４）〜Ｄ−ＦＦ１２１（ｎ）は、信号の入力を受けていないので、初期値であるＬ論理の信号を出力している。
【００７５】
そこで、３つ目のクロックでは、ＸＯＲ回路１２３（１）は、Ｈ論理の信号の入力をＤ−ＦＦ１２１（１）から受け、Ｈ論理の信号の入力をＤ−ＦＦ１２１（２）から受ける。そこで、ＸＯＲ回路１２３（１）は、排他論理和を取ることでＬ論理の信号を出力する。また、ＸＯＲ回路１２３（２）は、Ｈ論理の信号の入力をＤ−ＦＦ１２１（２）から受け、Ｈ論理の信号の入力をＤ−ＦＦ１２１（３）から受ける。そこで、ＸＯＲ回路１２３（１）は、排他論理和を取ることでＬ論理の信号を出力する。また、ＸＯＲ回路１２３（３）は、Ｈ論理の信号の入力をＤ−ＦＦ１２１（３）から受け、Ｌ論理の信号の入力をＤ−ＦＦ１２１（４）から受ける。そこで、ＸＯＲ回路１２３（２）は、排他論理和を取ることでＨ論理の信号を出力する。また、３つ目のクロックでは、ＸＯＲ回路１２３（４）〜１２３（ｎ）は、いずれも２つのＬ論理の信号の入力を受ける。したがって、ＸＯＲ回路１２３（４）〜１２３（ｎ）は、排他論理和を取ることでＬ論理の信号をクロックの立ち上がりのタイミングで出力する。
【００７６】
このようにして、ｎ番目のクロックがＣＤＲ１２０から入力されるまでＸＯＲ回路１２３（１）〜１２３（ｎ）は論理信号の出力を繰り返す。そして、各ＸＯＲ回路１２３（ｊ）（１≦ｊ≦ｎの整数）は、ｊ番目のクロックが入力された時のみＨ論理となる信号を出力する。すなわち、ＸＯＲ回路１２３（ｊ）は、ｊ番目のビットにパルスが発生しているワンパルス波形信号を出力する。ｊ番目のビットにパルスが発生しているワンパルス波形信号とは、言い換えれば、ｊ番目のビットがＨ論理で他のビットがＬ論理である信号である。ここで、ＸＯＲ回路１２３（１）が出力する１つ目のビットにパルスが発生しているワンパルス波形信号を信号（ａ）とする。また、ＸＯＲ回路１２３（２）が出力する２つ目のビットにパルスが発生しているワンパルス波形信号を信号（ｂ）と呼ぶ。また、ＸＯＲ回路１２３（３）が出力する３つ目のビットにパルスが発生しているワンパルス波形信号を信号（ｃ）と呼ぶ。さらに、ＸＯＲ回路１２３（ｎ）が出力するｎ番目のビットにパルスが発生しているワンパルス波形信号を信号（ｎ）と呼ぶ。
【００７７】
次に、図６を参照して、ワンパルス波形信号を用いた制御回路１０によるＳＷ１６の制御について説明する。ここでは、送信コマンドの３つ目のビットを反転させる場合で説明する。すなわち、入力端子Ｂ３にＬ論理の信号が入力され、入力端子Ｂ１、Ｂ２及びＢ４〜ＢｎにＨ論理の信号が入力される。
【００７８】
ＯＲ回路１３１（ｊ）は、ＸＯＲ回路１２３（ｊ）が出力した信号の入力を受ける。例えば、ＯＲ回路１３１（１）は、ＸＯＲ回路１２３（１）から信号（ａ）の入力を受ける。ＯＲ回路１３１（２）は、ＸＯＲ回路１２３（２）から信号（ｂ）の入力を受ける。ＯＲ回路１３１（３）は、ＸＯＲ回路１２３（３）から信号（ｃ）の入力を受ける。さらに、ＯＲ回路１３１（ｎ）は、ＸＯＲ回路１２３（ｎ）から信号（ｎ）の入力を受ける。
【００７９】
さらに、ＯＲ回路１３１（ｊ）は、入力端子Ｂｊに入力された信号の入力を受ける。すなわち、ＯＲ回路１３１（３）は、入力端子Ｂ３に入力されたＬ論理の信号の入力を受ける。また、ＯＲ回路１３１（１）、１３１（２）及び１３１（４）〜１３１（ｎ）はそれぞれＨ論理の信号の入力を受ける。
【００８０】
そして、ＯＲ回路１３１（ｊ）は、入力された信号の論理和を出力する。すなわち、ＯＲ回路１３１（３）は、Ｌ論理の信号の入力を入力端子Ｂ３から受け、３つ目のビットがＨになっている信号（ｃ）の入力を受けるので、３つ目のビットがＨになっている信号（ｃ）が出力される。
【００８１】
これに対して、ＯＲ回路１３１（１）、１３１（２）及び１３１（４）〜１３１（ｎ）は、それぞれＨ論理の信号の入力を入力端子Ｂ１、Ｂ２及びＢ４〜Ｂｎから受けているので、常にＨ論理の信号を出力する。このように、ＯＲ回路１３１（１）〜１３１（ｎ）のいずれか１つからのみワンパルス波形信号が出力される。
【００８２】
ＡＮＤ回路１３２は、ワンパルス波形信号である信号（ｃ）の入力をＯＲ回路１３１（３）から受ける。また、ＡＮＤ回路１３２は、Ｈ論理の信号の入力をＯＲ回路１３１（１）、１３１（２）及び１３１（４）〜１３１（ｎ）から受ける。そして、ＡＮＤ回路１３２は、論理積を取り信号を生成する。ここで、信号（ｃ）のビットがＬ論理である時には、他の入力が全てＨ論理であるので、ＡＮＤ回路１３２はＬ論理の信号を出力する。さらに、信号（ｃ）のビットがＨ論理である時には、他の入力は全てＨであるので、ＡＮＤ回路１３２はＨ論理の信号を出力する。すなわち、ＡＮＤ回路１３２は、３つ目のビットがＨ論理であり、他のビットがＬ論理である信号、つまり信号（ｃ）と同じワンパルス波形信号を出力する。このように、ＡＮＤ回路１３２は、ＯＲ回路１３１（１）〜１３１（ｎ）のいずれか１つからワンパルス波形信号の入力を受け、入力されたワンパルス波形信号と同じ信号を出力する。
【００８３】
ＡＮＤ回路１３３は、出力されたワンパルス波形信号の入力をＡＮＤ回路１３２から受ける。ここでは、ＡＮＤ回路１３３は、３つ目のビットにパルスが発生しているワンパルス波形信号の入力をＡＮＤ回路１３２から受ける。さらに、ＡＮＤ回路１３３は、制御回路１０の制御信号入力端子１０３へ入力されたトリガー信号（Ｃｏｎｔ＿Ｅｎ）の入力を受ける。ここで、ＡＮＤ回路１３３は、トリガー信号として、指定されたコマンドが出力された場合にＨ論理の信号の入力を受け、それ以外の場合にはＬ論理の信号の入力を受ける。そして、ＡＮＤ回路１３３は、制御信号入力端子１０３にＨ論理の信号が入力されている場合、ＡＮＤ回路１３２から入力されたワンパルス波形信号と同じ信号を出力する。また、制御信号入力端子１０３にＬ論理の信号が入力されている場合、ＡＮＤ回路１３３は、Ｌ論理の信号を出力する。また、制御信号入力端子１０３へ入力されたトリガー信号（Ｃｎｔ＿Ｅｎ）は、Ｖｄｄによって吊られており、弱いプルアップがかけられている。すなわち、トリガー信号が制御信号入力端子１０３に入力されていない状態では、ＡＮＤ回路１３３にＨ論理の信号が入力される。
【００８４】
スイッチ１３４は、ＡＮＤ回路１３３の出力の信号経路を第１制御信号出力端子１０４又は第２制御信号出力端子１０５のいずれかに切替えるスイッチである。そして、スイッチ１３４は、指定されたビットのＬ論理をＨ論理に変更するのか、Ｈ論理をＬ論理に変更するのかの選択論理の入力を予め受けている。そして、スイッチ１３４は、Ｌ論理をＨ論理に変更する選択論理の入力を受けている場合、ＡＮＤ回路１３３の出力の信号経路を第１制御信号出力端子１０４側に切替える。また、スイッチ１３４は、Ｈ論理をＬ論理に変更する選択論理の入力を受けている場合、ＡＮＤ回路１３３の出力の信号経路を第２制御信号出力端子１０５側に切替える。そして、スイッチ１３４から第１制御信号出力端子１０４及び第２制御信号出力端子１０５に向かういずれの信号にも弱いプルダウンがかけられている。すなわち、第１制御信号出力端子１０４及び第２制御信号出力端子１０５のうち使用していない側からの出力はＬ論理とされる。
【００８５】
例えば、３つ目のビットの選択論理としてＬ論理をＨ論理に変更する論理が指定されている場合について説明する。この場合、スイッチ１３４は、第１制御信号出力端子１０４側に切り替わっている。そして、ＡＮＤ回路１３３から出力された３つ目のビットにパルスが発生しているワンパルス波形信号が、第１制御信号出力端子１０４から出力される。
【００８６】
これにより、ＳＷ１６は、３つ目のビットにパルスが発生しているワンパルス波形信号の入力を第１制御信号出力端子１０４から受ける。この場合、ワンパルス波形信号のパルス以外の部分ではＬ論理が入力されるので、その間は、図３のスイッチ論理表２００のＣｎｔ１が０の状態である。そして、ワンパルス波形信号のパルスが発生している部分ではＨ論理が入力されるので、その間は、スイッチ論理表２００のＣｎｔ１が１の状態である。これに対して、ＳＷ１６は、第２制御信号出力端子１０４からはＬ論理の信号を受けている。すなわち、スイッチ論理表２００のＣｎｔ２の列は常に０の状態である。したがって、Ｏｕｔｐｕｔ−Ｐの３つ目のビット以外では、スイッチ論理表２００のＣｎｔ１が０でありＣｎｔ２が０であるので、ＳＷ１６は、伝送路に接続されている。そして、Ｏｕｔｐｕｔ−Ｐの３つ目のビットでは、スイッチ論理表２００のＣｎｔ１が１でありＣｎｔ２が０であるので、ＳＷ１６は、Ｖｄｄ側に切替わる。これにより、Ｏｕｔｐｕｔ−Ｐの３つ目のビットが電源電圧の電圧を有する信号に変更される。
【００８７】
ここで、図７を参照して、制御回路における各信号の対応について説明する。図７は、実施例１に係る制御回路に入力される信号及び生成される信号のタイミングチャートである。図７は紙面に向かって右に向かって時間の経過を表している。ここでは、試験の対象であるコマンドがｎビットであり、そのコマンドの３ビット目をＬ論理からＨ論理に変更する場合で説明する。また、図７では、テスト対象のコマンドが送信コマンドの場合を示している。
【００８８】
まず、正側入力端子１０１は、Ｏｕｔｐｕｔ−Ｐとして、グラフ２２０で表される電圧を有する信号の入力を正側信号出力端子３０１から受ける。また、負側入力端子１０２は、Ｏｕｔｐｕｔ−Ｎとして、グラフ２２１で表される電圧を有する信号の入力を負側信号出力端子３０２から受ける。
【００８９】
そして、ＣＤＲ１２０は、グラフ２２０で表されるＯｕｔｐｕｔ−Ｐ及びグラフ２２１で表されるＯｕｔｐｕｔ−Ｎから、グラフ２２２で表されるクロック（ＣＬＫ）を作成する。
【００９０】
そして、グラフ２２２で表されるクロック及びライン１２２から入力される電源電圧を有する信号を受けたときのＤ−ＦＦ１２１（１）〜１２１（ｎ）それぞれからの出力を用いて、ＸＯＲ回路１２３（１）〜１２３（ｎ）は、ワンパルス波形信号を生成する。ここで、ＸＯＲ回路１２３（１）は、グラフ２２３で表される１つ目のビットだけがＨ論理の信号（ａ）を生成する。また、ＸＯＲ回路１２３（２）は、グラフ２２４で表される２つ目のビットだけがＨ論理の信号（ｂ）を生成する。また、ＸＯＲ回路１２３（３）は、グラフ２２５で表される３つ目のビットだけがＨ論理の信号（ｃ）を生成する。また、ＸＯＲ回路１２３（ｎ）は、グラフ２２６で表されるｎ番目のビットだけがＨ論理の信号（ｎ）を生成する。
【００９１】
さらに、入力端子Ｂ１には、グラフ２２７で示されるＨ論理の信号が入力される。ここで、グラフ２２７は、２本の線のうち紙面に向かって上の線がＬＶＤＳの高電位を表しており、下の線がＬＶＤＳの低電位を表している。そして、グラフ２２７の、実線が入力端子Ｂ１に入力される信号の電圧を表している。（以下の説明のグラフ２２８、２２９、２３０、２３２及び２３４も、グラフ２２７と同様の方法で各信号を表している。）同様に、入力端子Ｂ２及びＢ４〜Ｂｎには、グラフ２２８及びグラフ２３０などで表されるＨ論理の信号が入力される。また、入力端子Ｂ３には、グラフ２２９で表されるＬ論理の信号が入力される。
【００９２】
グラフ２２３〜２２６で表されるワンパルス波形信号がそれぞれＯＲ回路１３１（１）〜１３１（ｎ）に入力される。また、グラフ２２７〜２３０で表される信号がそれぞれＯＲ回路１３１（１）〜１３１（ｎ）に入力される。これにより、ＯＲ回路１３１（３）は、グラフ２２５で表される信号（ｃ）を出力する。また、ＯＲ回路１３１（１）、１３１（２）及び１３１（４）〜１３１（ｎ）は、Ｈ論理の信号を出力する。そして、ＡＮＤ回路１３２が、ＯＲ回路１３１（１）〜（ｎ）から出力された信号の入力を受ける。そして、ＡＮＤ回路１３２は、グラフ２２５で表される信号（ｃ）を出力する。さらに、制御信号入力端子１０３は、グラフ２３１で示されるような１つ目のクロックの立ち上がりからＨ論理となる信号（Ｃｎｔ＿Ｅｎ）の入力を受ける。ＡＮＤ回路１３３は、グラフ２３１で示される信号の入力を受け、グラフ２２５で表される信号（ｃ）を出力する。
【００９３】
スイッチ１３４は、グラフ２３２で表される選択論理を指定する信号の入力を受けている。グラフ２３２では、Ｌ論理をＨ論理に変更する信号であるＨ論理の信号が入力されているので、スイッチ１３４は、第１制御信号出力端子１０４側に経路を切替える。そして、スイッチ１３４は、グラフ２２５で表される信号（ｃ）の入力をＡＮＤ回路１３３から受ける。そして、スイッチ１３４は、グラフ２２５で表される信号（ｃ）を第１制御信号出力端子１０４から出力する。これにより、第１制御信号出力端子１０４から出力される信号は、グラフ２３３で表される信号Ｃｎｔ１となる。グラフ２３３は、グラフ２２５と同じ波形であり、３つ目のビットがＨ論理となっている。また、第２制御信号出力端子１０５からは、グラフ２３４で表されるようなＬ論理の信号が出力される。
【００９４】
ＳＷ１６は、グラフ２３３及びグラフ２３４で表される信号の入力を受けて、Ｏｕｔｐｕｔ−Ｐの３つ目のビットでＶｄｄに経路を切替える。これにより、正側信号入力端子５０１へ入力される信号は、グラフ２３５で表されるＩｎｐｕｔ−Ｐとなる。Ｉｎｐｕｔ−Ｐは、グラフ２３５で示すように３つ目のビットの電圧が電源電圧になっている。
【００９５】
また、負側信号入力端子５０２へ入力される信号は、グラフ２３６で表されるＩｎｐｕｔ−Ｎとなる。グラフ２３６で表される信号Ｉｎｐｕｔ−Ｎは、グラフ２２１で表される信号Ｏｕｔｐｕｔ−Ｎと一致する。
【００９６】
そして、グラフ２３５及びグラフ２３６で表されるように、３つ目のビットのＩｎｐｕｔ−Ｐは３つ目のビットのＩｎｐｕｔ−Ｎより高い電位となっている。このため、ＬＶＤＳ受信回路１５は、送信コマンドの３つ目のビットが反転したコマンドを受信コマンドとして取得する。
【００９７】
次に、図８を参照して、制御回路１０の動作についてさらに説明する。図８は、制御回路の動作のフローチャートである。
【００９８】
ＣＤＲ１２０に、Ｏｕｔｐｕｔ−Ｐ及びＯｕｔｐｕｔ−Ｎが入力される（ステップＳ１０１）。
【００９９】
次に、ＣＤＲ１２０は、Ｏｕｔｐｕｔ−Ｐ及びＯｕｔｐｕｔ−Ｎから同期クロックを生成する（ステップＳ１０２）。
【０１００】
Ｄ−ＦＦ１２１（１）〜Ｄ−ＦＦ１２１（ｎ）及びＸＯＲ回路１２３（１）〜ＸＯＲ回路１２３（ｎ）は、ＣＤＲ１２０が生成した同期クロックを用いて、１ビットずつパルスがずれているｎ本のワンパルス波形信号を生成する（ステップＳ１０３）。
【０１０１】
次に、ＯＲ回路１３１（１）〜１３１（ｎ）及びＡＮＤ回路１３２は、指定されたビットにパルスがあるワンパルス波形信号を抽出する（ステップＳ１０４）。
【０１０２】
ＡＮＤ回路１３３は、制御信号入力端子１０３への信号の入力の有無で、ＳＷ１７がＯＮとなっているか否かを判定する（ステップＳ１０５）。ＳＷ１７がＯＦＦの場合（ステップＳ１０５否定）、ＡＮＤ回路１３３からはＨ論理の信号が出力され、制御回路１０によるＳＷ１５の制御は終了する。
【０１０３】
これに対して、ＳＷ１７がＯＮの場合（ステップＳ１０５肯定）、ＡＮＤ回路１３３は、制御信号入力端子１０３から入力される信号Ｃｎｔ＿ＥｎがＨ論理か否かにより、指定されたコマンドか否かを判定する（ステップＳ１０６）。Ｃｎｔ＿Ｅｎ＝Ｈであり、指定されたコマンドでない場合（ステップＳ１０６否定）、ステップＳ１０９へ進む。
【０１０４】
これに対して、Ｃｎｔ＿Ｅｎ＝Ｈであり、指定されたコマンドの場合（ステップＳ１０６肯定）、ＡＮＤ回路１３３は、指定されたビットにパルスがあるワンパルス波形信号をスイッチ１３４へ出力する。そして、スイッチ１３４は、第１制御信号出力端子１０４又は第２制御信号出力端子１０５のいずれか指定された信号経路から、指定されたビットにパルスがあるワンパルス波形信号を出力する（ステップＳ１０７）。
【０１０５】
そして、ＳＷ１６は、第１制御信号出力端子１０４及び第２制御信号出力端子１０５からの入力を受けて、信号経路の切替えを行い、Ｏｕｔｐｕｔ−Ｐのワンパルス波形信号のパルスの位置にあたるビットの電圧を変更する（ステップＳ１０８）。そして、ＬＶＤＳ受信回路１５の正側入力端子１０１は、Ｏｕｔｐｕｔ−Ｐのビットのうち指定されたビットの電圧が変更された信号であるＩｎｐｕｔ−Ｐの入力を受ける。
【０１０６】
そして、制御回路１０は、ＤＢＢ−ＬＳＩ１１から出力される全てのコマンドが終了したか否かを判定する（ステップＳ１０９）。コマンドが残っている場合（ステップＳ１０９否定）、ステップＳ１０１〜ステップＳ１０８を繰り返す。これに対して、コマンドが残っていない場合（ステップＳ１０９肯定）、制御回路１０は、ＳＷ１６の制御を終了する。
【０１０７】
以上に説明したように、本実施例に係る評価装置は、ＤＢＢ−ＬＳＩが送信する所定のコマンドの所定のビットを反転させて、ＲＦ−ＬＳＩへ入力することが可能である。これにより、信号がビット反転を起こした場合の無線通信端末装置の挙動を容易に評価することができる。
【０１０８】
ここで、本実施例では、正側の差動信号の指定されたビットの電圧を変更する場合で説明したが、これは負側の差動信号の指定されたビットの電圧を変更するようにしてもよい。
【実施例２】
【０１０９】
図９は、実施例２に係る携帯電話評価装置の概略を示す回路構成図である。本実施例に係る携帯電話評価装置１は、正側差動入力信号又は負側差動入力信号の指定されたビットの電圧を下げることで、その指定されたビットの論理を反転することが実施例１と異なるものである。図９において、図２と同じ符号を有する各部は、特に説明の無い限り同じ機能を有するものとする。
【０１１０】
本実施例に係る携帯電話評価装置は、図９に示すように、正側差動入力信号の伝送経路にＳＷ１９が配置され、負側差動入力信号の伝送経路にＳＷ２０が配置されている。
【０１１１】
本実施例においても、制御回路１０の動作は実施例１と同様である。そして、選択論理がＨ論理、すなわち、Ｌ論理をＨ論理に変える場合には、制御回路１０は、指定されたビットの位置にパルスが存在するワンパルス波形信号を第１制御信号出力端子１０４から出力する。また、選択論理がＬ論理、すなわち、Ｈ論理をＬ論理に変える場合には、制御回路１０は、指定されたビットの位置にパルスが存在するワンパルス波形信号を第２制御信号出力端子１０５から出力する。
【０１１２】
ＳＷ１９は、正側信号出力端子３０１が出力したＯｕｔｐｕｔ−Ｐを正側信号入力端子５０１へ入力する信号経路と、基準電圧を有する信号を正側信号入力端子５０１へ入力する信号経路とを切替えるスイッチである。ＳＷ１９は、第２制御信号出力端子１０５から出力されたワンパルス波形信号の入力を受ける。そして、ＳＷ１９は、パルスが発生している間、基準電圧を有する信号を正側信号入力端子５０１へ入力する信号経路に切替わる。これにより、Ｏｕｔｐｕｔ−Ｐの指定されたビットの電圧が基準電圧まで落ちる。Ｏｕｔｐｕｔ−Ｐにおける指定されたビットが高電位だった場合、そのままであればＬＶＤＳ受信回路１５は、そのビットの論理をＨ論理と判定する。しかし、そのビットの電圧が基準電圧まで落ちることで、Ｏｕｔｐｕｔ−ＮよりもＯｕｔｐｕｔ−Ｐの電位が下回るため、ＬＶＤＳ受信回路１５は、そのビットの論理をＬ論理と判定することになる。
【０１１３】
ＳＷ２０は、負側信号出力端子３０２が出力したＯｕｔｐｕｔ−Ｎを負側信号入力端子５０２へ入力する信号経路と、基準電圧を有する信号を負側信号入力端子５０２へ入力する信号経路とを切替えるスイッチである。ＳＷ２０は、第１制御信号出力端子１０４から出力されたワンパルス波形信号の入力を受ける。そして、ＳＷ２０は、パルスが発生している間、基準電圧を有する信号を負側信号入力端子５０２へ入力する信号経路に切替わる。これにより、Ｏｕｔｐｕｔ−Ｎの指定されたビットの電圧が基準電圧まで落ちる。Ｏｕｔｐｕｔ−Ｎにおける指定されたビットが高電位だった場合、そのままであればＬＶＤＳ受信回路１５は、そのビットの論理をＬ論理と判定する。しかし、そのビットの電圧が基準電圧まで落ちることで、Ｏｕｔｐｕｔ−ＰよりもＯｕｔｐｕｔ−Ｎの電位が下回るため、ＬＶＤＳ受信回路１５は、そのビットの論理をＨ論理と判定することになる。
【０１１４】
ここで、図１０を参照して、ＳＷ１９及びＳＷ２０の信号経路の切替えをまとめて説明する。図１０は、ＳＷ１９及びＳＷ２０のスイッチ論理表を表す図である。ＳＷ１９は、図１０のスイッチ論理表６００のＣｎｔ２の列で表される論理に従って切替えを行う。スイッチ論理表６００のＣｎｔ１の列は第１制御信号出力端子１０４から出力された信号を表している。Ｃｎｔ１の列が０の場合には第１制御信号出力端子１０４からＬ論理の信号がＳＷ２０に入力されており、１の場合には第１制御信号出力端子１０４からＨ論理の信号がＳＷ２０に入力されていることを表している。また、スイッチ論理表６００のＣｎｔ２の行は第２制御信号出力端子１０５から出力された信号を表している。Ｃｎｔ２の列が０の場合には第２制御信号出力端子１０５からＬ論理の信号がＳＷ１９に入力されており、１の場合には第２制御信号出力端子１０５からＨ論理の信号がＳＷ１９に入力されていることを表している。スイッチ論理表６００に示すように、第１制御信号出力端子１０４からＬ論理の信号が入力されている場合、ＳＷ２０は、負側信号出力端子３０２からの信号を負側信号入力端子５０２へ伝送する信号経路に切替わる。また、第１制御信号出力端子１０４からＨ論理の信号が入力されている場合、ＳＷ２０は、ＧＮＤに切替わる。第１制御信号出力端子１０４からのみ信号の入力がある場合、ＳＷ２０は、ＧＮＤに切替わる。また、スイッチ論理表６００に示すように、第２制御信号出力端子１０５からＬ論理の信号が入力されている場合、ＳＷ１９は、正側信号出力端子３０１からの信号を正側信号入力端子５０１へ伝送する信号経路に切替わる。また、第１制御信号出力端子１０４からＬ論理の信号が入力されている場合、ＳＷ１９は、ＧＮＤに切替わる。
【０１１５】
ここで、図１１を参照して、本実施例における各信号の対応及びＤＢＢ−ＬＳＩから出力された送信コマンドの論理とＲＦ−ＬＳＩが取得した受信コマンドの論理の対応について説明する。図１１は、実施例２に係る制御回路のタイミングチャートである。図１１は紙面に向かって右に向かって時間の経過を表している。
【０１１６】
Ｏｕｔｐｕｔ−Ｐとして、グラフ２４１で表される電圧を有する信号を正側信号出力端子３０１が出力している。また、Ｏｕｔｐｕｔ−Ｎとして、グラフ２４２で表される電圧を有する信号を負側信号出力端子３０２が出力している。そして、点線２４３で表される電位が本実施例のＬＶＤＳにおける高電位を表しており、本実施例では１．１Ｖとしている。また、点線２４４で表される電位が本実施例のＬＶＤＳにおける低電位を表しており、本実施例では０．７Ｖとしている。そして、グラフ２４１がグラフ２４２より高い電位となっている部分のビットがＨ論理であり、グラフ２４２がグラフ２４１より高い電位となっている部分のビットがＬ論理を現している。すなわち、図１１は、Ｌ論理とＨ論理が交互に出力されていることを表している。このＯｕｔｐｕｔ−Ｐ及びＯｕｔｐｕｔ−Ｎの基となる送信コマンドの論理は、表２５０の紙面に向かって上段のＢＤＤ−ＬＳＩ出力論理のようになる。ここで、表２５０の紙面に向かって左端の論理は０番目のビットの論理を表している。
【０１１７】
ここでは、１つ目のビットと４つ目のビットを反転させるビットとして指定しているものとする。送信コマンドの１つ目のビットは、表２５０に示すようにＬである。そこで、１つ目のビットを反転させるために、Ｏｕｔｐｕｔ−Ｎの当該ビットの電位を０．７Ｖより低くすることになる。すなわち、Ｏｕｔｐｕｔ−Ｎの１つ目のビットの電位を基準電圧（ＧＮＤ）にすることになる。また、送信コマンドの４つ目のビットは、表２５０に示すようにＨである。そこで、４つ目のビットを反転させるために、Ｏｕｔｐｕｔ−Ｐの当該ビットの電位を０．７Ｖより低くすることになる。すなわち、Ｏｕｔｐｕｔ−Ｐの４つ目のビットの電位を基準電圧にすることになる。この場合、制御回路１０の反転ビット入力端子１０７には１つ目のビット及び４つ目のビットを反転させる指示が入力される。すなわち、反転ビット入力端子１０７の入力端子Ｂ１及び入力端子Ｂ４にＬ論理が入力される。さらに、制御回路１０の選択論理入力端子１０６には、１つ目のビットの選択論理としてＨ論理の選択が入力され、４つ目のビットの選択論理としてＬ論理の選択が入力される。
【０１１８】
そして、第１制御信号出力端子１０４は、グラフ２４５のように１つ目のビットの位置でパルスが発生するワンパルス波形信号（Ｃｎｔ１）を出力する。また、第２制御信号出力端子１０５は、グラフ２４６のように４つ目のビットの位置でパルスが発生するワンパルス波形信号（Ｃｎｔ２）を出力する。
【０１１９】
グラフ２４５のワンパルス波形信号の入力を第１制御信号出力端子１０４から受けて、ＳＷ２０は、パルスが発生している１つ目のビットの間、ＧＮＤ側に切替わる。そして、グラフ２４６のワンパルス波形信号の入力を第２制御信号出力端子１０５から受けて、ＳＷ２０は、パルスが発生している４つ目のビットの間、ＧＮＤ側に切替わる。
【０１２０】
これにより、Ｉｎｐｕｔ−Ｐとして正側信号入力端子５０１に入力される信号は、グラフ２４７に表される電圧を有する信号となる。また、Ｉｎｐｕｔ−Ｎとして負側信号入力端子５０２に入力される信号は、グラフ２４８に表される電圧を有する信号となる。ここで、点線２４９で表される電圧は、基準電圧（ＧＮＤ）である。
【０１２１】
Ｉｎｐｕｔ−Ｐは、１つ目のビットの電圧が基準電圧となっている。これに対して、Ｏｕｔｐｕｔ−Ｎの１つ目のビットは、そのままＩｎｐｕｔ−Ｎとして負側信号入力端子５０２へ入力される。
【０１２２】
また、Ｉｎｐｕｔ−Ｎは、４つ目のビットの電圧が基準電圧となっている。これに対して、Ｏｕｔｐｕｔ−Ｐの４つ目のビットは、そのままＩｎｐｕｔ−Ｐとして負側信号入力端子５０２へ入力される。
【０１２３】
グラフ２４７の１つ目のビットの電圧はグラフ２４８の１ビット目の電圧より低くなっている。したがって、ＲＦ−ＬＳＩ１２が取得した受信コマンドの１つ目のビットはＨ論理である。また、グラフ２４８の４つ目のビットの電圧はグラフ２４７の４つ目のビットの電圧よりも高くなっている。したがって、受信コマンドの４つ目のビットはＬ論理である。また、受信コマンドの１つ目及び４つ目のビット以外のビットの論理は、対応する送信コマンドのビットの論理と一致する。すなわち、受信コマンドの各ビットの論理は、表２５０の紙面に向かって下段に示すＲＦ−ＬＩＳ入力論理のようになる。表２５０で分かるように、１つ目のビットを表す列２５１と４つ目のビット目を表す列２５２の位置で、受信コマンドの論理が送信コマンドの論理に対して反転している。
【０１２４】
以上では、ＳＷ１９及びＳＷ２０をＧＮＤに切替え基準電圧を供給するように説明したが、ＳＷ１９及びＳＷ２０をＶｄｄに切替え電源電圧を供給するようにしてもよい。その場合、Ｃｎｔ１がＳＷ１９に入力され、Ｃｎｔ２がＳＷ２０へ入力される。そして、ＳＷ１の切替えによって、指定されたビットのＬ論理がＨ論理に変更され、ＳＷ２の切替えによって、指定されたビットのＨ論理がＬ論理に変更されることになる。
【０１２５】
以上に説明したように、本実施例に係る評価装置は、正側差動入力信号の所定のビットの電圧を基準電圧に落とすことで、送信コマンドの所定のビットの論理をＨ論理からＬ論理に変換したものを受信コマンドとする。また、正側差動入力信号の所定のビットの電圧を基準電圧に落とすことで、送信コマンドの所定のビットの論理をＨ論理からＬ論理に変換したものを受信コマンドとする。すなわち、実施例１と同様にＤＢＢ−ＬＳＩが送信する所定のコマンドの所定のビットを反転させた信号を、ＲＦ−ＬＳＩへ受信コマンドとして入力することが可能である。これにより、信号がビット反転を起こした場合の無線通信端末装置の挙動を容易に評価することができる。また、正側及び負側ともに同じスイッチが挿入されるため、ＬＶＤＳとしてより正確な信号の送信を行うことができる。
【０１２６】
さらに、以上の説明では、特定のビットの反転について説明したが、反転させるビットを順次切り替えていき、テストを繰り返すことで、全てのビットの反転のテストを行っても良い。さらに、所定のコマンドの所定のビットの反転がテストできるように、反転させるビットに合わせて、指定するコマンドを自動的に指定する構成にしても良い。
【符号の説明】
【０１２７】
１  携帯電話評価装置
２  擬似基地局
３  同軸ケーブル
４  アンテナ端
１０  制御回路
１１  ＤＢＢ−ＬＳＩ
１２  ＲＦ−ＬＳＩ
１３  ＬＶＤＳ送信回路
１４  出力端子
１５  ＬＶＤＳ受信回路
１６  ＳＷ
１７  ＳＷ
１８  終端抵抗
１９  ＳＷ
２０  ＳＷ
１０１  正側入力端子
１０２  負側入力端子
１０３  制御信号入力端子
１０４  第１制御信号出力端子
１０５  第２制御信号出力端子
１０６  選択論理入力端子
１０７  反転ビット入力端子
１２０  ＣＤＲ
１２１（１）〜１２１（ｎ）  Ｄ−ＦＦ
１２３（１）〜１２３（ｎ）  ＸＯＲ回路
１３１（１）〜１３１（ｎ）  ＯＲ回路
１３２  ＡＮＤ回路
１３３  ＡＮＤ回路
１３４  スイッチ
【図１】
2012199711.tif 000003
【図２】
2012199711.tif 000004
【図３】
2012199711.tif 000005
【図４】
2012199711.tif 000006
【図５】
2012199711.tif 000007
【図６】
2012199711.tif 000008
【図７】
2012199711.tif 000009
【図８】
2012199711.tif 000010
【図９】
2012199711.tif 000011
【図１０】
2012199711.tif 000012
【図１１】
2012199711.tif 000013