(57)【要約】      （修正有）【課題】相変化メモリデバイスのリセット状態化またはセット状態化のための書き込みパルスを最適化する。【解決手段】相変化メモリセルに結合された寄生容量、または明示的に設計されたキャパシタからなる容量素子から融解閾値を超える電流パルスを相変化メモリセルに印加する工程７１０と、相変化メモリセル内において特定の状態（アモルファス状態または結晶状態）を生み出すように、上記相変化メモリセルに結合された容量素子の放電を制御する工程７２０とを具備する。【選択図】図７
2012033254.tif 000002
【特許請求の範囲】
【請求項１】
融解閾値を超えるレベルを持つ電流を相変化メモリセルに印加する工程と、
相変化メモリセル内において特定の状態を生み出すように、相変化メモリセルに結合された容量素子の放電を制御する工程と
を具備することを特徴とする方法。
【請求項２】
前記電流を印加する工程は、相変化メモリセルに結合された容量素子から融解閾値を超える電流パルスを描く工程を含むことを特徴とする請求項１に記載の方法。
【請求項３】
前記相変化メモリセルに結合された容量素子は、寄生容量から構成されることを特徴とする請求項１に記載の方法。
【請求項４】
前記相変化メモリセルに結合された容量素子は、明示的に設計されたキャパシタから構成されることを特徴とする請求項１に記載の方法。
【請求項５】
前記特定の状態は、実質的にアモルファス状態であり、かつ、前記容量素子の放電を制御する工程は、実質的にアモルファス状態を生み出すように、比較的短いクエンチ期間にわたって容量素子を放電する工程を実質的に含むことを特徴とする請求項１に記載の方法。
【請求項６】
前記特定の状態は、実質的にアモルファス状態であり、かつ、前記容量素子の放電を制御する工程は、少なくとも一部において、相変化メモリから容量素子を分離することによって実質的にアモルファス状態を生み出すように、比較的短いクエンチ期間にわたって相変化メモリセルに印加された電流を除去する工程を実質的に含むことを特徴とする請求項１に記載の方法。
【請求項７】
前記特定の状態は、実質的に結晶状態であり、かつ、前記容量素子の放電を制御する工程は、実質的に結晶状態を生み出すように、比較的長いクエンチ期間にわたって容量素子を放電する工程から実質的に含むことを特徴とする請求項１に記載の方法。
【請求項８】
前記クエンチ期間にわたって容量素子を放電する工程は、相変化メモリセルを通る放電電流を融解閾値未満レベルに制限する工程を含むことを特徴とする請求項７に記載の方法。
【請求項９】
前記相変化メモリセルを通る放電電流を制限する工程は、ワード線デコーダパスに結合された電流制限回路を結合させる工程を含むことを特徴とする請求項８に記載の方法。
【請求項１０】
融解閾値を超えるレベルを持つ電流を相変化メモリセルに印加する容量素子と、
相変化メモリセル内において特定の状態を生み出すように、相変化メモリセルに結合された容量素子の放電を制御する制御回路と
を具備することを特徴とする装置。
【請求項１１】
前記印加された電流は、相変化メモリセルに印加された融解閾値を超える電流パルスを含むことを特徴とする請求項１０に記載の装置。
【請求項１２】
前記相変化メモリセルに結合された容量素子は、寄生容量から構成されることを特徴とする請求項１０に記載の装置。
【請求項１３】
前記相変化メモリセルに結合された容量素子は、明示的に設計されたキャパシタから構成されることを特徴とする請求項１０に記載の装置。
【請求項１４】
前記特定の状態は、実質的にアモルファス状態から構成され、前記制御回路は、実質的にアモルファス状態を生み出すように、少なくとも一部において、比較的短いクエンチ期間にわたって容量素子を実質的に完全に放電することによって容量素子の放電を制御することを特徴とする請求項１０に記載の装置。
【請求項１５】
前記特定の状態は、実質的に結晶状態であり、前記制御回路は、実質的に結晶状態を生み出すように、少なくとも一部において、比較的長いクエンチ期間にわたって容量素子を放電することによって前記容量素子の放電を制御することを特徴とする請求項１０に記載の装置。
【請求項１６】
前記制御回路は、前記相変化メモリセルを通る放電電流を融解閾値未満レベルに制限する電流リミッタを含むことを特徴とする請求項１５に記載の装置。
【請求項１７】
プロセッサと、
前記プロセッサに結合された不揮発性メモリデバイスと
を具備してなり、該不揮発性メモリデバイスは、
融解閾値を超えるレベルを持つ電流を相変化メモリセルに印加する容量素子と、
相変化メモリセル内において特定の状態を生み出すように、相変化メモリセルに結合された容量素子の放電を制御する制御回路と
を具備することを特徴とするシステム。
【請求項１８】
前記印加された電流は、相変化メモリセルに印加された融解閾値を超える電流パルスを含むことを特徴とする請求項１７に記載のシステム。
【請求項１９】
前記特定の状態は、実質的にアモルファス状態から構成され、前記制御回路は、実質的にアモルファス状態を生み出すように、少なくとも一部において、比較的短いクエンチ期間にわたって容量素子を実質的に完全に放電することによって容量素子の放電を制御することを特徴とする請求項１７に記載のシステム。
【請求項２０】
前記特定の状態は、実質的に結晶状態であり、前記制御回路は、実質的に結晶状態を生み出すように、少なくとも一部において、比較的長いクエンチ期間にわたって容量素子を放電することによって前記容量素子の放電を制御することを特徴とする請求項１７に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に開示される内容（要旨、ｓｕｂｊｅｃｔ  ｍａｔｔｅｒ）は、相変化メモリデバイスに関し、より詳細には、相変化メモリデバイスの書き込みパルスに関してもよい。
【背景技術】
【０００２】
不揮発性メモリデバイス等の集積回路デバイスは、例えば、広範囲の電子機器において見出されることができる。例えば、不揮発性メモリデバイスは、コンピューター、デジタルカメラ、携帯電話機、携帯情報端末、その他に用いられてもよい。相変化メモリデバイスは、不揮発性メモリの例を表す。相変化メモリデバイスは、少なくとも一部において、特定のメモリセルの状態がメモリセル材料の状態に依存する個々のメモリセル内に情報がどのように記憶されるかによって特徴付けられることができる。アモルファス、非結晶状態は、「リセット」状態としても参照されるバイナリ値‘０’を表すことができるとともに、メモリセルの結晶状態は、「セット」状態としても参照されるバイナリ値‘１’を表すことができる。相変化メモリにおいて、メモリセルがセットされるかまたはリセットされるかは、メモリセルに印加される電流パルスの大きさ及び形状の少なくとも一部に依存してもよい。
【発明の概要】
【０００３】
請求項の要旨は、本明細書の最後の部分に特に指摘されるとともに明確に主張される。しかしながら、機構、及び／または動作方法に関してどちらも、それらの目的、特徴、及び／または利点とともに、添付の図面と同時に読むと、以下の詳細な記載を参照することによって最良に理解され得る。
【図面の簡単な説明】
【０００４】
【図１】図１は、相変化メモリデバイスの実施形態例を含むシステムの実施形態例を概略的に示すブロック図である。
【図２】図２は、セレクタ付相変化メモリの実施形態例を説明するための断面図を示す。
【図３】図３は、相変化メモリセル内にリセット状態を生み出すための相変化メモリセルの実施形態例に印加された電流を表す波形例を示す図である。
【図４】図４は、相変化メモリセル内にセット状態を生み出すための相変化メモリセルの実施形態例に印加された電流を表す波形例を示す図である。
【図５】図５は、相変化メモリセル及び関連回路の実施形態例の概略図である。
【図６】図６は、相変化メモリセル及び関連回路の実施形態例の概略図である。
【図７】図７は、相変化メモリセルを通して電流の放電を制御する処理の実施形態例を説明するためのフローチャートである。
【発明を実施するための形態】
【０００５】
以下の詳細な記載において、その一部を形成する添付の図面に対して参照され、類似の参照番号は、関連する要素または相似の要素を示すように全体を通して類似部分を指定する。説明の簡潔性及び／または明瞭性のために、図面において説明された要素は、必ずしも一定の比率に拡大縮小して描かれたものではないことが認識されよう。例えば、いくつかの要素の寸法は、明瞭性のために、他の要素に対して相対的に強調されてもよい。更に、他の実施形態が利用されてもことは理解されるべきである。更にまた、請求項の要旨の範囲から逸脱することなく構造的または論理的な変化が形成されてもよい。例えば、上に、下に、上部、下部などの方向または参照は、図面の議論を容易にするために用いられてもよく、請求項の要旨の適用を制限するために関連的ではない。従って、以下の詳細な記載は、請求項の要旨の範囲またはそれらの等価物を限定するために引用されるものではない。
【０００６】
以下の詳細な記載において、多数の具体的な詳細が、請求項の要旨の包括的な理解を提供するために述べられる。しかしながら、請求項の要旨は、これらの具体的な詳細なしに実行されてもよいことは当業者によって理解されよう。他の実例において、請求項の要旨を不明瞭にしないために、当業者に公知な方法、装置、またはシステムについては詳細に記載されていない。
【０００７】
上で議論したように、不揮発性メモリデバイス等の集積回路デバイスは、例えば、広範囲の電子機器において見出されることができる。例えば、相変化メモリ（ＰＣＭ）またはセレクタ付相変化メモリ（ＰＣＭＳ）不揮発性メモリデバイスは、コンピューター、デジタルカメラ、携帯電話機、携帯情報端末、その他に用いられてもよい。ＰＣＭまたはＰＣＭＳメモリデバイスには、例えば以下に議論するように、特定のメモリセルの状態がメモリセル材料の相に依存してもよい。ＰＣＭＳメモリデバイスは、１つまたは複数の実施形態において、メモリセル材料と類似の材料から製造されたスイッチのアレイによって、ＰＣＭメモリデバイスとは異なって作られてもよい。このようなスイッチは、一実施形態において、セレクタを指すことがある。セレクタアレイは、メモリセルアレイ内において個々のメモリセルを分離するように役立つことがある。対照的に、ＰＣＭメモリデバイスは、ＣＭＯＳ層内に形成されたバイポーラデバイスから構成されるスイッチまたはセレクタを含んでもよい。
【０００８】
また、ＰＣＭ及びＰＣＭＳメモリデバイスには、一実施形態において、メモリセルは、カルコゲニドガラスから構成されてもよい。ＰＣＭまたはＰＣＭＳメモリセルは、十分な熱を当てることで異なる状態間をスイッチするように形成されてもよい。例えば、「セット」状態は、一実施形態においてバイナリ値の‘１’を表すが、メモリセル材料に対して、実質的結晶状態の実質的導電状態に相当してもよい。「リセット」状態は他方で、一実施形態においてバイナリ値の‘０’を表すが、実質的アモルファス状態の比較的抵抗性なメモリセル状態に相当してもよい。ＰＣＭまたはＰＣＭＳメモリにおいて、メモリセルの相を変化させるのに十分な熱は、電流パルスをメモリセルに印加することによって実現されてもよい。印加された電流パルスの特性は、どの特定の状態がメモリセル内に反映されるかを決定してもよい。本明細書に使用したように、用語「実質的アモルファス状態」は、少なくとも一部において、比較的高抵抗性によって特徴付けられたメモリセル材料の状態を指す。また、本明細書に使用したように、用語「実質的結晶状態」は、少なくとも一部において、比較的高導電性によって特徴付けられたメモリセル材料の状態を指す。一実施形態において、実質的結晶状態のメモリセルの導電性レベルは、少なくとも、実質的アモルファス状態のメモリセルの導電性レベルよりも桁が大きくてもよい。しかしながら、請求項の要旨は、この点に限定されるものではない。
【０００９】
一実施形態において、ＰＣＭＳメモリセルへの書き込み動作は、メモリセル材料を融解させるのに十分大きい電流レベルも利用してもよい。先に述べたように、一実施形態には、ＰＣＭＳメモリセルは、カルコゲニドガラスから構成されてもよい。書き込み動作において、メモリセル材料を融解させるのに十分な電流が印加されてもよく、セル材料が固体まで冷却される速度は、書き込み動作がメモリセルに対してセット状態またはリセット状態のどちらになるかを決定してもよい。冷却速度は、少なくとも一部において、メモリセルに印加された電流パルスの大きさ及び形状に依存してもよい。セットパルス及びリセットパルスは、例えば図３及び図４に関連して、以下でより十分に議論される。
【００１０】
図１は、ＰＣＭＳメモリデバイス１２０の実施形態例を含むシステム１００の実施形態例を示す概略的なブロック図である。一実施形態において、ＰＣＭＳ１２０は、本明細書に開示された１つまたは複数の実施形態によって実装され得るメモリセルアレイ１２２から構成されてもよい。ＰＣＭＳ１２０は、一実施形態において、相互接続１１５によってプロセッサ１１０に結合されてもよい。システム１００は、少なくとも一部において、相変化メモリに１つの可能性のあるコンテキストを提供するために図１に示されるとともに、請求項の要旨に従う実施形態は、図１に示した実施例に限定されるものではない。
【００１１】
一実施形態におけるＰＣＭＳ１２０は、制御ユニット１２６と同時にメモリアレイ１２２から構成される。一実施形態のためのメモリアレイ１２２は、ＰＣＭＳメモリセルアレイから構成されてもよい。更に、アレイ１２２は、一実施形態において、ＰＣＭＳメモリセルのクロスポイント（ｃｒｏｓｓ‐ｐｏｉｎｔ）アレイとして実装されてもよい。また、一実施形態において、メモリアレイ１２２は、プロセッサ１１０によって実行される１つまたは複数のアプリケーションを含み得る命令１２４を記憶してもよい。一実施形態において、プロセッサ１１０はメモリアクセスコマンドをＰＣＭＳ１２０に送信してもよい。制御ユニット１２６は、一実施形態には、少なくとも一部において、プロセッサ１１０からのメモリアクセスコマンドの受信に応答して、メモリアレイ１２２の１つまたは複数のメモリセルにアクセスしてもよい。一実施形態において、メモリアクセスコマンドは、メモリ書き込みコマンドから構成されてもよい。メモリ書き込みコマンドの一例は、メモリアレイ１２２の１つまたは複数のメモリセルをセットすることまたはリセットすることから構成されてもよい。以下のより十分に記載される実施形態例は、一実施形態において、プロセッサ１１０によってＰＣＭＳ１２０に送信されるメモリ書き込みコマンドに従って、特定のメモリセルに対して特定の状態に影響を与えるように利用されてもよい。
【００１２】
一実施形態において、システム１００はコンピューティングプラットフォームから構成されてもよい。コンピューティングプラットフォームは、信号形式のデータを処理または記憶する性能を含むシステムまたはデバイスから構成されてもよい。それゆえ、コンピューティングプラットフォームは、このコンテキストにおいて、ハードウェア、ソフトウェア、ファームウェア、またはこれらの任意の組み合わせから構成されてもよい。コンピューティングプラットフォーム１００は、図１に示したように、単に１つのそのような例であって、請求項の要旨は、これらの点に制限されるものではない。１つまたは複数の実施形態には、コンピューティングプラットフォームは、制限されるものではないが、パーソナルデスクトップコンピュータまたはノートブックコンピュータ、高解像度テレビ、デジタルバーサタイルディスク（ＤＶＤ）プレーヤーまたはＤＶＤレコーダー、ゲーム機、衛星テレビ放送受信機、携帯電話機、携帯情報端末、モバイルオーディオまたはビデオ再生または録音録画デバイス、及びその他を含む任意の広範囲なデジタル電子機器から構成されてもよい。更に特に断りのない限り、本明細書に記載されたような処理は、フローチャートまたはその他を参照して、全体または一部において、コンピュータープラットフォームによって実行または制御されてもよい。
【００１３】
図２は、ＰＣＭＳ１２０用メモリアレイ１２２の実施形態例の断面図を示す図である。本実施形態には、ＰＣＭＳアレイ１２２は、クロスポイントメモリアレイとして実装されてもよい。ＰＣＭＳクロスポイントメモリアレイにおいて、二層の直交導電配線が形成されてもよく、一層の直交導電配線はメモリスタックの下部に形成され、直交に走るもう一層の直交導電配線は、メモリスタックの上部に形成される。一実施形態において、導電配線の下部層は、第１電極（ＦＥ）層２４０と呼ばれてもよく、導電配線の上部層は、第２電極（ＳＥ）層２１０と呼ばれてもよい。また一実施形態には、図２に示したように、ＰＣＭメモリセル層（２３０）及びセレクタデバイス層（ＳＥＬ）２２０は、層ＦＥ１４０及び層ＳＥ１１０間にＰＣＭＳメモリアレイを形成するように配置されてもよい。しかしながら、図２に示したＰＣＭＳアレイ１２２は、単に例示であって、請求項の要旨はこれらの点における範囲に限定されるものではない。更に、例えば、上に、下に、上部、下部などの方向または参照は、図面の議論を容易にするために用いられてもよく、請求項の要旨の適用を制限するために意関連的ではない。
【００１４】
図３は、相変化メモリセル内にリセット状態を生み出す相変化メモリセルの実施形態例に印加され得る電流パルスを表す波形例３００を示す図である。一実施形態において、メモリセル材料を融解させるために、融解閾値３３０を超える初期パルス３１０が印加されてもよく、メモリセル材料を通じて流れてもよい。本明細書に使用したように、用語「融解閾値」は、液体状態を実現するために相変化メモリセル材料を融解させるのに十分なほぼ最小レベルの電流を指す。一実施形態例において、融解閾値３３０は、約１．２ｍＡの値から構成されてもよい。また、一実施形態には、初期パルス３１０は、約２．０ｍＡレベルであってもよい。更に、初期パルス３１０は、約６．０ｎｓ持続してもよく、クエンチ期間３２０は、約２．０ｎｓ持続してもよい。しかしながら、これらは単に、メモリセル内でアモルファス状態になる電流レベルまたは持続時間の例であって、請求項の要旨はこれらの点に制限されるものではない。
【００１５】
本明細書に使用したように、用語「クエンチ期間」は、メモリセルを通じて流れる電流レベルが、融解閾値から実質的に電流が流れないレベルまで低下する時間量を指してもよい。リセットパルス３００には、メモリセル材料を融解させるのに十分な電流が初期パルス３１０の間にメモリセルに印加されてもよく、その後、比較的短いクエンチ期間３２０を生み出すように電流レベルが比較的急峻に低下する。例えば、印加された電流パルスは、方形パルスに近い形状を描いてもよい。比較的方形な波形は、一実施形態において、リセットパルスの特徴であり得る。一実施形態において、リセットパルスは、少なくとも一部において、メモリセル材料を融解させるために十分な大きさ及び持続時間の初期電流パルスによって特徴付けられてもよく、続いてメモリセル材料を比較的急速に冷却させるように電流レベルが比較的急峻に低下する。メモリセル材料の比較的急速な冷却は、メモリセル材料内における結晶状態を実質的に形成させず、むしろメモリセル材料のアモルファス状態になってもよい。先に述べたように、一実施形態例において、メモリセルのアモルファス状態は、‘０’のバイナリ値を表してもよいが、請求項の要旨はこの点に限定されるものではない。本明細書に使用したように、用語「比較的短いクエンチ期間」とは、メモリセル材料が比較的急速に冷却されるとともに、メモリセル材料において実質的にアモルファス状態になるような比較的急峻な電流レベルの低下を指す。
【００１６】
図４は、相変化メモリセル内にセット状態を生み出す相変化メモリセルの実施形態例に印加された電流を表す波形例４００を示す図である。一実施形態において、メモリセル材料を融解させるために、融解閾値４３０を超える初期パルス４１０が印加されてもよく、メモリセル材料を通じて流れてもよい。一実施形態例において、融解閾値４３０は、約１．２ｍＡの値から構成されてもよい。また、一実施形態には、初期パルス４１０は、約２．０ｍＡレベルであってもよい。更に、初期パルス４１０は、約６．０ｎｓ持続してもよく、クエンチ期間４２０は、約２００．０ｎｓ持続してもよい。しかしながら、これらは単に、電流レベル及び持続時間の例であって、請求項の要旨はこれらの点に制限されるものではない。
【００１７】
一実施形態において、セットパルス４００には、メモリセル材料を融解させるのに十分な電流が初期パルス４１０の間にメモリセルに印加されてもよく、その後、クエンチ期間４２０に電流レベルが比較的長期間で低下する。一実施形態において、セットパルスは、少なくとも一部において、メモリセル材料を融解させるために十分な大きさ及び持続時間の初期電流パルスによって特徴付けられてもよく、続いてメモリセル材料を比較的緩やかに冷却させるように電流レベルが比較的緩やかに低下する。一実施形態において、クエンチ期間４２０の間に、メモリセルを通って流れる電流は、例えば約８２５．０μＡのレベルであってもよいが、請求項の要旨はこの点に限定されるものではない。メモリセル材料の比較的緩やかな冷却は、メモリセル材料内における結晶状態を実質的に形成させ、メモリセル材料の実質的結晶状態になってもよい。先に述べたように、一実施形態例において、メモリセルの結晶状態は、‘１’のバイナリ値を表してもよいが、請求項の要旨はこの点に限定されるものではない。
【００１８】
図５は、相変化メモリセル５３０及び関連回路５００を含む相変化メモリの実施形態例の概略図である。図５の例には、単一のメモリセル５３０が示され、電源５１０に接続されている。一実施形態において、少なくとも一部において、メモリセル５３０の書き込みコマンドに応答して、キャパシタ５２０が充電されてもよい。キャパシタ５２０は、明示的に設計または実装されたキャパシタから構成されてもよく、または、例えば、寄生容量から構成されてもよい。キャパシタ５２０を充電するために、電圧または電流は、充電前の期間中に電源５１０によって印加されてもよい。スイッチ５１１は、メモリセル５３０を選択するようにターンオンされてもよく、キャパシタ５２０から放電された電流は、メモリセルを融解させるようにメモリセル５３０を通る方向に向けられてもよい。電流パルスの終端部フェーズの制御は、広範囲の技術を介して達成されてもよい。一実施形態において、電流は、グローバルなビット線５３１から、複数のワード線５５２及びビット線５５１から構成されるクロスポイントアレイ５５０を通して、かつ、メモリセル５３０を通して、接地ノード５５６に流れてもよい。選択されたビット線５５３及び選択されたワード線５５４が示されている。一実施形態において、選択されたビット線５５３及び選択されたワード線５５４は、接地ノード５５６にメモリセル５３０を通して導電パスを提供してもよい。
【００１９】
キャパシタ５２０が放電される速度は、少なくとも一部において、キャパシタ５２０の特性に依存してもよく、または他の容量コンポーネントに依存してもよい。例えば、寄生容量は、回路５００内の１つまたは複数の場所に存在してもよい。寄生容量の一例は、選択されたワード線５５４及び選択されたビット線５５３間に示され、寄生容量５５５として表示されている。キャパシタ５６０はまた、グローバルなビット線５３１上に示されている。キャパシタ５６０は、一実施形態において明示的に設計または実装されたキャパシタから構成されてもよく、または、他の実施形態において寄生容量から構成されてもよい。更に他の実施形態において、キャパシタ５６０は、明示的に設計されたキャパシタ及び寄生容量の組み合わせから構成されてもよい。
【００２０】
一実施形態において、回路５００は、例えばキャパシタ５６０から構成される固定容量コンポーネントと、寄生容量５５５とから構成されてもよい。固定容量コンポーネントは、少なくとも一部において、メモリセル５２０を通るキャパシタ５２０の放電速度を決定してもよい。固定容量コンポーネントに加え、回路５００は、メモリセル５３０に選択的に結合され得る回路制御キャパシタ５４０から構成されてもよい。一実施形態において、追加キャパシタを適用することによって、キャパシタ５２０の放電速度は、追加キャパシタの無い場合に比べて遅くなってもよい。この方式において、所望の電流パルス形状は、メモリセル５３０内において所望の状態を生み出すように得られてもよい。例えば、もし書き込みコマンドが、メモリセル５３０に‘０’の値が書き込まれることを示す場合、キャパシタ５４０は、メモリセル５３０に適用されなくてもよく、または比較的短期間に適用されてもよく、それによって、キャパシタ５２０はメモリセル５３０を通じて接地ノード５５６に放電されてもよい。キャパシタ５４０が回路に結合されていない場合、クエンチ期間は比較的短くなってもよい。先に議論したように、比較的短いクエンチ期間は、メモリセル５３０内に形成される実質的結晶状態を可能にせず、実質的アモルファス状態になってもよい。また先に言及したように、メモリセル内のアモルファス状態は‘０’の値を示してもよいが、請求項の要旨はこの点に限定されるものではない。
【００２１】
もし書き込みコマンドが、メモリセル５３０に‘１’の値が書き込まれることを示す場合、キャパシタ５４０は、メモリセル５３０に適用されてもよい。キャパシタ５４０のタイミングパラメータまたは他の特徴は、一実施形態において、所望の電流パルスが実現され得るようにプログラム可能である。キャパシタ５４０によって与えられる容量は、一実施形態例において恐らく約２００．０ｎｓの比較的長いクエンチ期間を可能にするが、請求項の要旨はこの点に限定されるものではない。先に述べたように、比較的長いクエンチ期間は、メモリセル５３０内に実質的結晶状態を形成することを可能にする。また先に言及したように、結晶状態は‘１’の値を示してもよいが、また、請求項の要旨はこの点に限定されるものではない。
【００２２】
図６は、ＰＣＭメモリセル６３０を含む回路例６００を示す概略図である。一実施形態において、メモリセル６３０を通るキャパシタからの放電電流は、例えば、ワード線デコーダパス内の電流ミラー制限回路または他の電流制限回路６５６を通して制御されてもよい。図６において、クロスポイントアレイ６５０の選択されたビット線６５３及び選択されたワード線６５４は、一実施形態において、電流制限回路６５６をメモリセル６３０に結合してもよい。また、一実施形態において、キャパシタ６４０は、スイッチ６１１によるメモリセル６３０の選択時に充電されてもよい。キャパシタ６４０は、一実施形態において、明示的に設計または実装されたキャパシタから構成されてもよく、あるいは、寄生容量または１つまたは複数の回路特性に固有の他の容量から構成されてもよい。キャパシタ６４０の放電は、上記のように、一実施形態において電流制限回路６５６によって制御されてもよい。他の実施例には、キャパシタ６４０の放電は、セットパルスの場合において長いクエンチ期間を実現するために、キャパシタ６６０によって図６に示されたメモリ回路６００に固有の抵抗特性または容量特性に従って引き起こすことが可能になる場合がある。より急峻なパルスの終端部が所望され得るリセットパルスには、メモリセル６３０は、電源６１０からメモリセル６３０への電流を鋭く切断するようにスイッチ６１１で選択解除されてもよい。
【００２３】
上記のような実施形態例は、相変化メモリセルにセットパルスまたはリセットパルスを与える比較的簡単な回路を提供してもよい。請求項の要旨に従うこのような実施形態は、少なくとも一部において、比較的簡単な実装のために電力量の消費が低減されてもよい。その上、電力消費の低減は、並行書き込みパルス量を増加させることが可能になり、それによって性能が改善される可能性がある。勿論、これらは単に可能性のある利点の例示であって、請求項の要旨はこの点に限定されるものではない。
【００２４】
図７は、相変化メモリセルを通して電流の放電を制御する処理の実施形態例を説明するためのフローチャートである。ブロック７１０において、融解閾値を超えるレベルを持つ電流が、相変化メモリセルに印加されてもよい。ブロック７２０において、相変化メモリセルに結合された容量素子の放電は、相変化メモリセル内において特定の状態を生み出すように制御されてもよい。先に記載したように、メモリセルが特定の状態になるように容量素子の放電を制御する実施形態例は、１つまたは複数の実施形態において、電流制限技術を含んでもよい。他の実施形態は、適切な電流パルスを生み出すためにキャパシタの放電を制御するように回路制御キャパシタを利用してもよい。一般的には、ＰＣＭメモリセルにおいてセット状態を生み出すために、メモリセルを通る電流パルスのクエンチ期間は、リセット状態を生む出すために適切な電流パルスのクエンチ期間に比べて相対的に長くてもよい。セットパルスには、比較的長いクエンチ期間が、メモリセルにおいて実質的結晶の導電状態を形成させることができる。リセットパルスには、比較的急峻なクエンチ期間が、メモリセルにおいて結晶状態を形成させることができず、アモルファスの比較的非導電状態がメモリセルに形成されてもよい。請求項に記載された内容に従う実施形態は、ブロック７１０〜７２０の全部、ブロック７１０〜７２０より多く、またはブロック７１０〜７２０より少なく含んでもよい。更に、ブロック７１０〜７２０の順番は、単に順番例である。また、相変化メモリにおける特定のセット状態またはリセット状態の形成に適切な電流パルスを生み出すように容量素子の放電を制御する特定の実施形態が記載されたが、請求項の要旨はこれらの点に限定されるものではない。
【００２５】
本明細書の全体を通して「一実施形態」または「ある実施形態」という言及は、実施形態に関連して記載された特定の特徴、構造、または特性は、本発明に包含された少なくとも一手段に含まれることを意味する。それゆえ、「一実施形態」または「ある実施形態において」という表現方法は、必ずしも同一の実施形態に言及するものではない。さらに、記載された特定の特徴、構造、または特性は、１つまたは複数の実施形態において様々な方法で組み合わされてよいと理解されるべきである。一般的には勿論、これらの論点または他の論点は、特定の使用における文脈によって変化してもよい。従って、特定の記載の文脈またはこれらの用語の使用は、その文脈に引用される参照に関して役立つ指針を提供し得る。
【００２６】
同様に、本明細書に使用されたように用語「及び」及び「または」は、少なくとも一部において、そのような用語が使用される文脈に応じてまた期待される様々な意味を含み得る。一般に、Ａ、Ｂ、またはＣのように、リストに関連するように使用された場合の「または」は、ここで排他的な意味に使用されたＡ、Ｂ、またはＣと同様に、ここで包括的な意味に使用されたＡ、Ｂ、及びＣを意味するように意図されてもよい。更に、本明細書に使用されたように用語「１つまたは複数」は、任意の特徴、構造、または特性を単一に記載するために使用されてもよく、または、特徴、構造、または特性のいくつかの組み合わせを記載するために使用されてもよい。しかし、これは単に説明的な例示であって、請求項の要旨はこの例示に限定されるものではないと述べられるべきである。
【００２７】
上記において、請求項の要旨の様々な観点について記載された。説明する目的のために、システムまたは構成が、請求項の要旨の理解を提供するために述べられた。しかしながら、請求項の要旨は、これらの具体的な詳細なしに実行されてもよい。他の実例において公知の特徴は、請求項の要旨を不明瞭にしないように除外または簡略化された。所定の特徴が本明細書に説明され、または記載されたが、多くの変形、置換、変更、または均等物が当業者によって考えられよう。それゆえ、添付の特許請求の範囲は、請求項の要旨の真の原理に該当する全ての変形または変更を包含するように意図されることが理解されるべきである。
【図１】
2012033254.tif 000003
【図２】
2012033254.tif 000004
【図３】
2012033254.tif 000005
【図４】
2012033254.tif 000006
【図５】
2012033254.tif 000007
【図６】
2012033254.tif 000008
【図７】
2012033254.tif 000009
【外国語明細書】
【発明の名称】
2012033254.tif 000010
【技術分野】
【０００１】
2012033254.tif 000011
【背景技術】
【０００２】
2012033254.tif 000012
【図面の簡単な説明】
【０００３】
2012033254.tif 000013
2012033254.tif 000014
【発明を実施するための形態】
【０００４】
2012033254.tif 000015
2012033254.tif 000016
2012033254.tif 000017
2012033254.tif 000018
2012033254.tif 000019
2012033254.tif 000020
2012033254.tif 000021
2012033254.tif 000022
2012033254.tif 000023
2012033254.tif 000024
2012033254.tif 000025
2012033254.tif 000026
2012033254.tif 000027
2012033254.tif 000028
2012033254.tif 000029
2012033254.tif 000030
2012033254.tif 000031
2012033254.tif 000032
2012033254.tif 000033
2012033254.tif 000034
【要約】
2012033254.tif 000035
【選択図】図１
【図１】
2012033254.tif 000036
【図２】
2012033254.tif 000037
【図３】
2012033254.tif 000038
【図４】
2012033254.tif 000039
【図５】
2012033254.tif 000040
【図６】
2012033254.tif 000041
【図７】
2012033254.tif 000042