(57)【要約】【課題】片チャネルのトランジスタで構成された容量素子を含む回路構成のインバータ回路を有する駆動回路部を表示パネル上に実装するに当たって、表示パネルの狭額縁化を可能にする。【解決手段】容量素子を含む回路構成の駆動回路部、例えば書込み走査回路を表示パネル７０上に実装する。その際に、画素アレイ部３０の周辺部、即ち、表示パネル７０の額縁領域に、有機ＥＬ素子２１の有機層２１２と同一プロセスにて有機層９２を形成する。そして、表示パネル７０の額縁領域に形成した有機層９２を、誘電体として用いて容量素子９０を形成する。【選択図】図１３
2012022168.tif 000002
【特許請求の範囲】
【請求項１】
有機ＥＬ素子を含む画素が配置されてなる画素アレイ部と、
前記画素アレイ部と同じ基板上の、当該画素アレイ部の周辺部に設けられた、容量素子を含む回路構成の駆動回路部と
を備え、
前記容量素子は、前記画素アレイ部の周辺部に前記有機ＥＬ素子の有機層と同一プロセスにて形成された有機層を誘電体として用いる
有機ＥＬ表示装置。
【請求項２】
前記駆動回路部は、前記画素アレイ部の各画素を順次選択する走査回路であり、
前記走査回路は、片チャネルのトランジスタと容量素子との組み合わせからなるインバータ回路を有し、
前記インバータ回路の容量素子は、前記画素アレイ部の周辺部に形成された有機層を誘電体として用いる
請求項１に記載の有機ＥＬ表示装置。
【請求項３】
前記走査回路は、前記インバータ回路の容量素子の誘電体として用いられる有機層の下層の領域に、片チャネルのトランジスタからなる回路部分が形成される
請求項２に記載の有機ＥＬ表示装置。
【請求項４】
前記インバータ回路は、
入力端子を介して入力される入力電圧に応じた電圧をゲート入力とする第１のトランジスタ、
前記第１のトランジスタに対して直列に接続され、ゲート電極が前記入力端子に接続された第２のトランジスタ、
前記第１のトランジスタのゲート−ソース間に接続された第１の容量素子、及び、
前記第１，第２のトランジスタの共通接続ノードと前記入力端子との間に接続された第２の容量素子
を有し、
前記第２の容量素子は、前記画素アレイ部の周辺部に形成された有機層を誘電体として用いる
請求項２または請求項３に記載の有機ＥＬ表示装置。
【請求項５】
前記第２の容量素子の容量値は、前記第１の容量素子の容量値よりも大きい
請求項４に記載の有機ＥＬ表示装置。
【請求項６】
前記画素は、前記有機ＥＬ素子を駆動する駆動トランジスタに流れる電流に応じた補正量で当該駆動トランジスタのゲート−ソース間電圧に負帰還をかけることによって前記駆動トランジスタの移動度を補正する移動度補正の処理機能を有し、
前記走査回路は、前記インバータ回路の出力パルスを基準として、前記移動度補正の補正時間を決める書込み走査信号を生成するとともに、当該出力パルスの遷移タイミングを前記第２の容量素子による容量カップリングによって決める
請求項５に記載の有機ＥＬ表示装置。
【請求項７】
前記容量素子の有機層は、単一の発光色の有機層からなる
請求項1または請求項２に記載の有機ＥＬ表示装置。
【請求項８】
有機ＥＬ素子を含む画素が配置されてなる画素アレイ部と、
前記画素アレイ部と同じ基板上の、当該画素アレイ部の周辺部に設けられた、容量素子を含む回路構成の駆動回路部と
を備えた有機ＥＬ表示装置の製造に当って、
前記有機ＥＬ素子の有機層と同一プロセスにて前記画素アレイ部の周辺部に有機層を形成し、
前記画素アレイ部の周辺部の有機層を誘電体として前記容量素子を形成する
有機ＥＬ表示装置の製造方法。
【請求項９】
有機ＥＬ素子を含む画素が配置されてなる画素アレイ部と、
前記画素アレイ部と同じ基板上の、当該画素アレイ部の周辺部に設けられた、容量素子を含む回路構成の駆動回路部と
を備え、
前記容量素子は、前記画素アレイ部の周辺部に前記有機ＥＬ素子の有機層と同一プロセスにて形成された有機層を誘電体として用いる
有機ＥＬ表示装置を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ表示装置、有機ＥＬ表示装置の製造方法、及び、電子機器に関し、特に、容量素子を含む回路構成の駆動回路部を画素アレイ部と同じ基板上に実装してなる有機ＥＬ表示装置、その製造方法、及び、電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、画素（画素回路）が行列状に配置されてなる平面型（フラットパネル型）の表示装置が急速に普及している。平面型の表示装置の一つとして、デバイスに流れる電流値に応じて発光輝度が変化する、所謂電流駆動型の電気光学素子を画素の発光素子として用いた表示装置がある。電流駆動型の電気光学素子としては、有機材料のエレクトロルミネッセンス(Electroluminescence；ＥＬ）を利用し、有機薄膜に電界をかけると発光する現象を用いた有機ＥＬ素子が知られている。
【０００３】
画素の発光素子として有機ＥＬ素子を用いた有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子は、１０Ｖ以下の印加電圧で駆動できるために低消費電力である。有機ＥＬ素子は、自発光素子であるために液晶表示装置に比べて、画像の視認性が高く、しかもバックライト等の照明部材を必要としないために軽量化及び薄型化が容易である。更に、有機ＥＬ素子は、応答速度が数μｓｅｃ程度と非常に高速であるために動画表示時の残像が発生しない。
【０００４】
有機ＥＬ表示装置では、液晶表示装置と同様に、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ここで、単純マトリクス方式の表示装置は、構造が簡単であるものの、有機ＥＬ素子の発光期間が走査線（即ち、画素数）の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。
【０００５】
そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタによって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。絶縁ゲート型電界効果トランジスタとしては、一般には、ＴＦＴ(Thin Film Transistor;薄膜トランジスタ)が用いられる。アクティブマトリクス方式の表示装置は、電気光学素子が１表示フレームの期間に亘って発光を持続するために、大型でかつ高精細な有機ＥＬ表示装置の実現が容易である。
【０００６】
一般的に、有機ＥＬ素子のＩ（電流）−Ｖ（電圧）特性は、時間が経過すると劣化（所謂、経時劣化）することが知られている。有機ＥＬ素子を駆動するトランジスタ（以下、「駆動トランジスタ」と記述する）として特にＮチャネル型のＴＦＴを用いた場合には、有機ＥＬ素子のＩ−Ｖ特性が経時劣化すると、駆動トランジスタのゲート−ソース間電圧Ｖgsが変化するため、有機ＥＬ素子の発光輝度が変化する。
【０００７】
また、駆動トランジスタは、閾値電圧Ｖthや移動度μが経時的に変化したり、製造プロセスのばらつきによって閾値電圧Ｖthや移動度μが画素毎に異なったりする場合がある。閾値電圧Ｖthや移動度μが画素毎に異なる場合には、駆動トランジスタに流れる電流値が画素毎にばらつく。その結果、駆動トランジスタのゲートに画素間で同じ電圧を印加しても、有機ＥＬ素子の発光輝度が画素間でばらつくために、画面の一様性（ユニフォーミティ）が損なわれる。
【０００８】
そこで、有機ＥＬ素子のＩ−Ｖ特性の経時劣化や、駆動トランジスタのトランジスタ特性の経時変化等の影響を受けることなく、有機ＥＬ素子の発光輝度を一定に維持するために、各種の補正（補償）機能を画素回路に持たせている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００８−０８３２７２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上述したアクティブマトリクス方式の有機ＥＬ表示装置において、画素アレイ部の周辺の駆動回路部、例えば、各画素を順次選択する走査回路は、基本的に、シフトレジスタ回路を主要部とする構成となっている。また、当該走査回路は、画素アレイ部の各行に対応して、シフトレジスタ回路の各転送段毎にバッファ回路を備えている。そして、シフトレジスタ回路やバッファ回路は、典型的には、インバータ回路を用いて構成される。
【００１１】
ところで、低コスト化を目的として、駆動回路部を片チャネルのトランジスタを用いて構成する場合がある。ここで、片チャネルのトランジスタとは、Ｎチャネルのトランジスタのみ、または、Ｐチャネルのトランジスタのみを言う。そして、シフトレジスタ回路やバッファ回路を構成するインバータ回路を、片チャネルのトランジスタで構成する場合、インバータ回路の動作を確実なものにするために、トランジスタと容量素子との組み合わせによる回路構成が採られる（その詳細については後述する）。
【００１２】
このように、容量素子を組み込んだ回路構成の、片チャネルのトランジスタからなるインバータ回路を用いて駆動回路部を構成すると、駆動回路部全体で用いる容量素子の数が非常に多くなる。そして、かかる構成の駆動回路部を画素アレイ部と同じ基板上に実装して表示パネルを構成する場合、駆動回路部内の容量素子が占めるレイアウト面積が大きくなるために、画素アレイ部の周辺部（所謂、額縁）が大きくなってしまうという問題がある。
【００１３】
本発明は、容量素子を含む回路構成のインバータ回路を有する駆動回路部を表示パネル上に実装するに当たって、表示パネルの狭額縁化を可能にした有機ＥＬ表示装置、その製造方法、及び、当該有機ＥＬ素子を有する電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成するために、本発明は、
有機ＥＬ素子を含む画素が配置されてなる画素アレイ部と、
前記画素アレイ部と同じ基板上の、当該画素アレイ部の周辺部に設けられた、容量素子を含む回路構成の駆動回路部と
を備えた有機ＥＬ表示装置において、
前記画素アレイ部の周辺部に前記有機ＥＬ素子の有機層と同一プロセスにて形成された有機層を前記容量素子の誘電体として用いる
構成を採っている。
【００１５】
上記構成の有機ＥＬ表示装置において、画素アレイ部の周辺部に容量素子の誘電体として用いる有機層を形成したとしても、当該有機層を有機ＥＬ素子の有機層と同一プロセスにて形成することにより、製造工程が増えることはない。そして、画素アレイ部の周辺部に形成された有機層を容量素子の誘電体として用いることで、有機層の下層の領域を自由に使うことができるため、他の回路部分の形成領域として利用できる。これにより、他の回路部分を形成する領域を別途確保する必要がなくなるため、その分だけ、駆動回路部が占めるレイアウト面積、ひいては、画素アレイ部の周辺部（即ち、表示パネルの額縁）の面積を小さくできる。
【発明の効果】
【００１６】
本発明によれば、容量素子を含む回路構成の駆動回路部を表示パネル上に実装するに当たって、表示パネルの狭額縁化を図ることができる。
【図面の簡単な説明】
【００１７】
【図１】本発明が適用されるアクティブマトリクス型有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【図２】画素（画素回路）の具体的な回路構成の一例を示す回路図である。
【図３】本発明が適用される有機ＥＬ表示装置の基本的な回路動作の説明に供するタイミング波形図である。
【図４】本発明が適用される有機ＥＬ表示装置の基本的な回路動作の動作説明図（その１）である。
【図５】本発明が適用される有機ＥＬ表示装置の基本的な回路動作の動作説明図（その２）である。
【図６】駆動トランジスタの閾値電圧Ｖthのばらつきに起因する課題の説明（Ａ）、及び、駆動トランジスタの移動度μのばらつきに起因する課題の説明（Ｂ）に供する特性図である。
【図７】書込み走査回路の構成の一例を示すブロック図である。
【図８】書込み走査回路の主要部であるシフトレジスタ回路の回路動作の説明に供する動作説明図である。
【図９】シフトレジスタ回路の回路動作の説明に供するタイミング波形図である。
【図１０】片チャネルのトランジスタと容量素子との組み合わせからなるインバータ回路についての説明図であり、（Ａ）は回路構成の一例を示し、（Ｂ）は入力パルス信号ＩＮＶin及び出力ＩＮＶoutの各波形を示している。
【図１１】参考例に係る表示パネルの実装構造を示す断面図である。
【図１２】容量素子の実装状態の概略を示す拡大平面図である。
【図１３】実施形態に係る表示パネルの実装構造を示す断面図である。
【図１４】本発明が適用されるテレビジョンセットの外観を示す斜視図である。
【図１５】本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。
【図１６】本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。
【図１７】本発明が適用されるビデオカメラの外観を示す斜視図である。
【図１８】本発明が適用される携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００１８】
以下、発明を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。なお、説明は以下の順序で行う。
１．本発明が適用される有機ＥＬ表示装置
１−１．システム構成
１−２．基本的な回路動作
１−３．駆動回路部の構成例
２．実施形態の説明
２−１．実施形態に係る表示パネルの実装構造
２−２．実施形態に係る表示パネルの製造方法
３．変形例
４．適用例（電子機器）
【００１９】
＜１．本発明が適用される有機ＥＬ表示装置＞
［１−１．システム構成］
図１は、本発明が適用されるアクティブマトリクス型有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【００２０】
アクティブマトリクス型有機ＥＬ表示装置は、電流駆動型の電気光学素子である有機ＥＬ素子に流れる電流を、当該有機ＥＬ素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタにより制御する表示装置である。絶縁ゲート型電界効果トランジスタとしては、典型的には、ＴＦＴ（薄膜トランジスタ）が用いられる。
【００２１】
図１に示すように、本適用例に係る有機ＥＬ表示装置１０は、有機ＥＬ素子を含む複数の画素２０と、当該画素２０が行列状に２次元配置されてなる画素アレイ部３０と、当該画素アレイ部３０の周辺に配置される駆動回路部とを有する構成となっている。駆動回路部は、書込み走査回路４０、電源供給走査回路５０及び信号出力回路６０等からなり、画素アレイ部３０の各画素２０を駆動する。
【００２２】
ここで、有機ＥＬ表示装置１０がカラー表示対応の場合は、１つの画素（単位画素）は複数の副画素（サブピクセル）から構成され、この副画素の各々が図１の画素２０に相当することになる。より具体的には、カラー表示対応の表示装置では、１つの画素は、例えば、赤色光（Ｒ）を発光する副画素、緑色光（Ｇ）を発光する副画素、青色光（Ｂ）を発光する副画素の３つの副画素から構成される。
【００２３】
但し、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではなく、３原色の副画素に更に１色あるいは複数色の副画素を加えて１つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色光（Ｗ）を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。
【００２４】
画素アレイ部３０には、ｍ行ｎ列の画素２０の配列に対して、行方向（画素行の画素の配列方向）に沿って走査線３１1〜３１mと電源供給線３２1〜３２mとが画素行毎に配線されている。更に、列方向（画素列の画素の配列方向）に沿って信号線３３1〜３３nが画素列毎に配線されている。
【００２５】
走査線３１1〜３１mは、書込み走査回路４０の対応する行の出力端にそれぞれ接続されている。電源供給線３２1〜３２mは、電源供給走査回路５０の対応する行の出力端にそれぞれ接続されている。信号線３３1〜３３nは、信号出力回路６０の対応する列の出力端にそれぞれ接続されている。
【００２６】
画素アレイ部３０は、通常、ガラス基板などの透明絶縁基板上に形成されている。これにより、有機ＥＬ表示装置１０は、平面型（フラット型）のパネル構造となっている。画素アレイ部３０の各画素２０の駆動回路は、アモルファスシリコンＴＦＴまたは低温ポリシリコンＴＦＴを用いて形成することができる。低温ポリシリコンＴＦＴを用いる場合には、図１に示すように、書込み走査回路４０、電源供給走査回路５０、及び、信号出力回路６０についても、画素アレイ部３０を形成する表示パネル（基板）７０上に実装することができる。
【００２７】
書込み走査回路４０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ回路等によって構成されている（書込み走査回路４０の具体的な構成の詳細については後述する）。この書込み走査回路４０は、画素アレイ部３０の各画素２０への映像信号の書込みに際し、走査線３１（３１1〜３１m）に対して書込み走査信号ＷＳ（ＷＳ1〜ＷＳ m）を順次供給することによって画素アレイ部３０の各画素２０を行単位で順番に走査（線順次走査）する。
【００２８】
電源供給走査回路５０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ回路等によって構成されている。この電源供給走査回路５０は、書込み走査回路４０による線順次走査に同期して、第１電源電位Ｖccpと当該第１電源電位Ｖccpよりも低い第２電源電位Ｖiniとで切り替わることが可能な電源電位ＤＳ（ＤＳ1〜ＤＳm）を電源供給線３２（３２1〜３２m）に供給する。後述するように、電源電位ＤＳのＶccp／Ｖiniの切替えにより、画素２０の発光／非発光の制御が行なわれる。
【００２９】
信号出力回路６０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖsigと基準電位Ｖofsとを選択的に出力する。ここで、基準電位Ｖofsは、映像信号の信号電圧Ｖsigの基準となる電位（例えば、映像信号の黒レベルに相当する電位）であり、後述する閾値補正処理の際に用いられる。
【００３０】
信号出力回路６０から出力される信号電圧Ｖsig／基準電位Ｖofsは、信号線３３（３３1〜３３n）を介して画素アレイ部３０の各画素２０に対して、書込み走査回路４０による走査によって選択された画素行の単位で書き込まれる。すなわち、信号出力回路６０は、信号電圧Ｖsigを行（ライン）単位で書き込む線順次書込みの駆動形態を採っている。
【００３１】
（画素回路）
図２は、画素（画素回路）２０の具体的な回路構成の一例を示す回路図である。画素２０の発光部は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である有機ＥＬ素子２１から成る。
【００３２】
図２に示すように、画素２０は、有機ＥＬ素子２１と、有機ＥＬ素子２１に電流を流すことによって当該有機ＥＬ素子２１を駆動する駆動回路とによって構成されている。有機ＥＬ素子２１は、全ての画素２０に対して共通に配線（所謂、ベタ配線）された共通電源供給線３４にカソード電極が接続されている。
【００３３】
有機ＥＬ素子２１を駆動する駆動回路は、駆動トランジスタ２２、書込みトランジスタ２３、保持容量２４、及び、補助容量２５を有する構成となっている。駆動トランジスタ２２及び書込みトランジスタ２３としてＮチャネル型のＴＦＴを用いることができる。但し、ここで示した、駆動トランジスタ２２及び書込みトランジスタ２３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
【００３４】
駆動トランジスタ２２は、一方の電極（ソース／ドレイン電極）が有機ＥＬ素子２１のアノード電極に接続され、他方の電極（ドレイン／ソース電極）が電源供給線３２（３２1〜３２m）に接続されている。
【００３５】
書込みトランジスタ２３は、一方の電極（ソース／ドレイン電極）が信号線３３（３３1〜３３n）に接続され、他方の電極（ドレイン／ソース電極）が駆動トランジスタ２２のゲート電極に接続されている。また、書込みトランジスタ２３のゲート電極は、走査線３１（３１1〜３１m）に接続されている。
【００３６】
駆動トランジスタ２２及び書込みトランジスタ２３において、一方の電極とは、ソース／ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、ドレイン／ソース領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。
【００３７】
保持容量２４は、一方の電極が駆動トランジスタ２２のゲート電極に接続され、他方の電極が駆動トランジスタ２２の他方の電極、及び、有機ＥＬ素子２１のアノード電極に接続されている。
【００３８】
補助容量２５は、一方の電極が有機ＥＬ素子２１のアノード電極に、他方の電極が共通電源供給線３４にそれぞれ接続されている。この補助容量２５は、有機ＥＬ素子２１の容量不足分を補い、保持容量２４に対する映像信号の書込みゲインを高めるために、必要に応じて設けられるものである。すなわち、補助容量２５は必須の構成要素ではなく、有機ＥＬ素子２１の等価容量が十分に大きい場合は省略可能である。
【００３９】
ここでは、補助容量２５の他方の電極を共通電源供給線３４に接続するとしたが、他方の電極の接続先としては、共通電源供給線３４に限られるものではなく、固定電位のノードであればよい。補助容量２５の他方の電極を固定電位のノードに接続することで、有機ＥＬ素子２１の容量不足分を補い、保持容量２４に対する映像信号の書込みゲインを高めるという所期の目的を達成することができる。
【００４０】
上記構成の画素２０において、書込みトランジスタ２３は、書込み走査回路４０から走査線３１を通してゲート電極に印加されるＨｉｇｈアクティブの書込み走査信号ＷＳに応答して導通状態となる。これにより、書込みトランジスタ２３は、信号線３３を通して信号出力回路６０から供給される、輝度情報に応じた映像信号の信号電圧Ｖsigまたは基準電位Ｖofsをサンプリングして画素２０内に書き込む。この書き込まれた信号電圧Ｖsigまたは基準電位Ｖofsは、駆動トランジスタ２２のゲート電極に印加されるとともに保持容量２４に保持される。
【００４１】
駆動トランジスタ２２は、電源供給線３２（３２1〜３２m）の電源電位ＤＳが第１電源電位Ｖccpにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ２２は、電源供給線３２から電流の供給を受けて有機ＥＬ素子２１を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ２２は、飽和領域で動作することにより、保持容量２４に保持された信号電圧Ｖsigの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給し、当該有機ＥＬ素子２１を電流駆動することによって発光させる。
【００４２】
駆動トランジスタ２２は更に、電源電位ＤＳが第１電源電位Ｖccpから第２電源電位Ｖiniに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。これにより、駆動トランジスタ２２は、有機ＥＬ素子２１への駆動電流の供給を停止し、有機ＥＬ素子２１を非発光状態にする。すなわち、駆動トランジスタ２２は、有機ＥＬ素子２１の発光／非発光を制御するトランジスタとしての機能をも併せ持っている。
【００４３】
この駆動トランジスタ２２のスイッチング動作により、有機ＥＬ素子２１が非発光状態となる期間（非発光期間）を設け、有機ＥＬ素子２１の発光期間と非発光期間の割合（デューティ）を制御することができる。このデューティ制御により、１表示フレーム期間に亘って画素が発光することに伴う残像ボケを低減できるために、特に動画の画品位をより優れたものとすることができる。
【００４４】
電源供給走査回路５０から電源供給線３２を通して選択的に供給される第１，第２電源電位Ｖccp，Ｖiniのうち、第１電源電位Ｖccpは有機ＥＬ素子２１を発光駆動する駆動電流を駆動トランジスタ２２に供給するための電源電位である。また、第２電源電位Ｖiniは、有機ＥＬ素子２１に対して逆バイアスを掛けるための電源電位である。この第２電源電位Ｖiniは、基準電位Ｖofsよりも低い電位、例えば、駆動トランジスタ２２の閾値電圧をＶthとするときＶofs−Ｖthよりも低い電位、好ましくは、Ｖofs−Ｖthよりも十分に低い電位に設定される。
【００４５】
［１−２．基本的な回路動作］
続いて、上記構成の有機ＥＬ表示装置１０の基本的な回路動作について、図３のタイミング波形図を基に図４及び図５の動作説明図を用いて説明する。尚、図４及び図５の動作説明図では、図面の簡略化のために、書込みトランジスタ２３をスイッチのシンボルで図示している。
【００４６】
図３のタイミング波形図には、走査線３１の電位（書込み走査信号）ＷＳ、電源供給線３２の電位（電源電位）ＤＳ、信号線３３の電位（Ｖsig／Ｖofs）、駆動トランジスタ２２のゲート電位Ｖg及びソース電位Ｖsのそれぞれの変化を示している。また、ゲート電位Ｖgの波形を一点鎖線で示し、ソース電位Ｖsの波形を点線で示すことで、両者を識別できるようにしている。
【００４７】
（前表示フレームの発光期間）
図３のタイミング波形図において、時刻ｔ11以前は、前の表示フレームにおける有機ＥＬ素子２１の発光期間となる。この前表示フレームの発光期間では、電源供給線３２の電位ＤＳが第１電源電位（以下、「高電位」と記述する）Ｖccpにあり、また、書込みトランジスタ２３が非導通状態にある。
【００４８】
このとき、駆動トランジスタ２２は飽和領域で動作するように設計されている。これにより、図４（Ａ）に示すように、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsに応じた駆動電流（ドレイン−ソース間電流）Ｉdsが、電源供給線３２から駆動トランジスタ２２を通して有機ＥＬ素子２１に供給される。これにより、有機ＥＬ素子２１が駆動電流Ｉdsの電流値に応じた輝度で発光する。
【００４９】
（閾値補正準備期間）
時刻ｔ11になると、線順次走査の新しい表示フレーム（現表示フレーム）に入る。そして、図４（Ｂ）に示すように、電源供給線３２の電位ＤＳが高電位Ｖccpから、信号線３３の基準電位Ｖofsに対してＶofs−Ｖthよりも十分に低い第２電源電位（以下、「低電位」と記述する）Ｖiniに切り替わる。
【００５０】
ここで、有機ＥＬ素子２１の閾値電圧をＶthel、共通電源供給線３４の電位（カソード電位）をＶcathとする。このとき、低電位ＶiniをＶini＜Ｖthel＋Ｖcathとすると、駆動トランジスタ２２のソース電位Ｖsが低電位Ｖiniにほぼ等しくなるために、有機ＥＬ素子２１は逆バイアス状態となって消光する。
【００５１】
次に、時刻ｔ12で走査線３１の電位ＷＳが低電位側から高電位側に遷移することで、図４（Ｃ）に示すように、書込みトランジスタ２３が導通状態となる。このとき、信号出力回路６０から信号線３３に対して基準電位Ｖofsが供給された状態にあるために、駆動トランジスタ２２のゲート電位Ｖgが基準電位Ｖofsになる。また、駆動トランジスタ２２のソース電位Ｖsは、基準電位Ｖofsよりも十分に低い電位Ｖiniにある。
【００５２】
このとき、駆動トランジスタ２２のゲート−ソース間電圧ＶgsはＶofs−Ｖiniとなる。ここで、Ｖofs−Ｖiniが駆動トランジスタ２２の閾値電圧Ｖthよりも大きくないと、後述する閾値補正処理を行うことができないために、Ｖofs−Ｖini＞Ｖthなる電位関係に設定する必要がある。
【００５３】
このように、駆動トランジスタ２２のゲート電位Ｖgを基準電位Ｖofsに固定し、かつ、ソース電位Ｖsを低電位Ｖiniに固定して（確定させて）初期化する処理が、後述する閾値補正処理（閾値補正動作）を行う前の準備（閾値補正準備）の処理である。従って、基準電位Ｖofs及び低電位Ｖiniが、駆動トランジスタ２２のゲート電位Ｖg及びソース電位Ｖsの各初期化電位となる。
【００５４】
（閾値補正期間）
次に、時刻ｔ13で、図４（Ｄ）に示すように、電源供給線３２の電位ＤＳが低電位Ｖiniから高電位Ｖccpに切り替わると、駆動トランジスタ２２のゲート電位Ｖgが基準電位Ｖofsに保たれた状態で閾値補正処理が開始される。すなわち、ゲート電位Ｖgから駆動トランジスタ２２の閾値電圧Ｖthを減じた電位に向けて駆動トランジスタ２２のソース電位Ｖsが上昇を開始する。
【００５５】
ここでは、便宜上、駆動トランジスタ２２のゲート電位Ｖgの初期化電位Ｖofsを基準とし、当該初期化電位Ｖofsから駆動トランジスタ２２の閾値電圧Ｖthを減じた電位に向けてソース電位Ｖsを変化させる処理を閾値補正処理と呼んでいる。この閾値補正処理が進むと、やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsが駆動トランジスタ２２の閾値電圧Ｖthに収束する。この閾値電圧Ｖthに相当する電圧は保持容量２４に保持される。
【００５６】
尚、閾値補正処理を行う期間（閾値補正期間）において、電流が専ら保持容量２４側に流れ、有機ＥＬ素子２１側には流れないようにするために、有機ＥＬ素子２１がカットオフ状態となるように共通電源供給線３４の電位Ｖcathを設定しておくこととする。
【００５７】
次に、時刻ｔ14で走査線３１の電位ＷＳが低電位側に遷移することで、図５（Ａ）に示すように、書込みトランジスタ２３が非導通状態となる。このとき、駆動トランジスタ２２のゲート電極が信号線３３から電気的に切り離されることによってフローティング状態になる。しかし、ゲート−ソース間電圧Ｖgsが駆動トランジスタ２２の閾値電圧Ｖthに等しいために、当該駆動トランジスタ２２はカットオフ状態にある。従って、駆動トランジスタ２２にドレイン−ソース間電流Ｉdsは流れない。
【００５８】
（信号書込み＆移動度補正期間）
次に、時刻ｔ15で、図５（Ｂ）に示すように、信号線３３の電位が基準電位Ｖofsから映像信号の信号電圧Ｖsigに切り替わる。続いて、時刻ｔ16で、走査線３１の電位ＷＳが高電位側に遷移することで、図５（Ｃ）に示すように、書込みトランジスタ２３が導通状態になって映像信号の信号電圧Ｖsigをサンプリングして画素２０内に書き込む。
【００５９】
この書込みトランジスタ２３による信号電圧Ｖsigの書込みにより、駆動トランジスタ２２のゲート電位Ｖgが信号電圧Ｖsigになる。そして、映像信号の信号電圧Ｖsigによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖthが保持容量２４に保持された閾値電圧Ｖthに相当する電圧と相殺される。この閾値キャンセルの原理の詳細については後述する。
【００６０】
このとき、有機ＥＬ素子２１はカットオフ状態（ハイインピーダンス状態）にある。従って、映像信号の信号電圧Ｖsigに応じて電源供給線３２から駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉds）は、有機ＥＬ素子２１の等価容量及び補助容量２５に流れ込み、これらの容量の充電が開始される。
【００６１】
有機ＥＬ素子２１の等価容量及び補助容量２５が充電されることにより、駆動トランジスタ２２のソース電位Ｖsが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ２２の閾値電圧Ｖthの画素毎のばらつきがキャンセルされており、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsは当該駆動トランジスタ２２の移動度μに依存したものとなる。尚、駆動トランジスタ２２の移動度μは、当該駆動トランジスタ２２のチャネルを構成する半導体薄膜の移動度である。
【００６２】
ここで、映像信号の信号電圧Ｖsigに対する保持容量２４の保持電圧Ｖgsの比率、即ち、書込みゲインＧが１（理想値）であると仮定する。すると、駆動トランジスタ２２のソース電位ＶsがＶofs−Ｖth＋ΔＶの電位まで上昇することで、駆動トランジスタ２２のゲート‐ソース間電圧ＶgsはＶsig−Ｖofs＋Ｖth−ΔＶとなる。
【００６３】
すなわち、駆動トランジスタ２２のソース電位Ｖｓの上昇分ΔＶは、保持容量２４に保持された電圧（Ｖsig−Ｖofs＋Ｖth）から差し引かれるように、換言すれば、保持容量２４の充電電荷を放電するように作用し、当該保持容量２４に対して負帰還がかけられたことになる。従って、ソース電位Ｖsの上昇分ΔＶは負帰還の帰還量となる。
【００６４】
このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉdsに応じた帰還量ΔＶでゲート‐ソース間電圧Ｖgsに負帰還をかけることで、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsの移動度μに対する依存性を打ち消すことができる。この打ち消す処理が、駆動トランジスタ２２の移動度μの画素毎のばらつきを補正する移動度補正処理である。
【００６５】
より具体的には、駆動トランジスタ２２のゲート電極に書き込まれる映像信号の信号振幅Ｖin（＝Ｖsig−Ｖofs）が高い程ドレイン−ソース間電流Ｉdsが大きくなるため、負帰還の帰還量ΔＶの絶対値も大きくなる。従って、発光輝度レベルに応じた移動度補正処理が行われる。
【００６６】
また、映像信号の信号振幅Ｖinを一定とした場合、駆動トランジスタ２２の移動度μが大きいほど負帰還の帰還量ΔＶの絶対値も大きくなるため、画素毎の移動度μのばらつきを取り除くことができる。従って、負帰還の帰還量ΔＶは、移動度補正処理の補正量とも言える。移動度補正の原理の詳細については後述する。
【００６７】
（発光期間）
次に、時刻ｔ17で走査線３１の電位ＷＳが低電位側に遷移することで、図５（Ｄ）に示すように、書込みトランジスタ２３が非導通状態となる。これにより、駆動トランジスタ２２のゲート電極は、信号線３３から電気的に切り離されるためにフローティング状態になる。
【００６８】
ここで、駆動トランジスタ２２のゲート電極がフローティング状態にあるときは、駆動トランジスタ２２のゲート−ソース間に保持容量２４が接続されていることにより、駆動トランジスタ２２のソース電位Ｖsの変動に連動してゲート電位Ｖgも変動する。このように、駆動トランジスタ２２のゲート電位Ｖgがソース電位Ｖsの変動に連動して変動する動作が、保持容量２４によるブートストラップ動作である。
【００６９】
駆動トランジスタ２２のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsが有機ＥＬ素子２１に流れ始めることにより、当該電流Ｉdsに応じて有機ＥＬ素子２１のアノード電位が上昇する。
【００７０】
そして、有機ＥＬ素子２１のアノード電位がＶthel＋Ｖcathを越えると、有機ＥＬ素子２１に駆動電流が流れ始めるため有機ＥＬ素子２１が発光を開始する。また、有機ＥＬ素子２１のアノード電位の上昇は、即ち、駆動トランジスタ２２のソース電位Ｖsの上昇に他ならない。そして、駆動トランジスタ２２のソース電位Ｖsが上昇すると、保持容量２４のブートストラップ動作により、駆動トランジスタ２２のゲート電位Ｖgも連動して上昇する。
【００７１】
このとき、ブートストラップゲインが１（理想値）であると仮定した場合、ゲート電位Ｖgの上昇量はソース電位Ｖsの上昇量に等しくなる。故に、発光期間中、駆動トランジスタ２２のゲート‐ソース間電圧Ｖgsは、Ｖsig−Ｖofs＋Ｖth−ΔＶで一定に保持される。そして、時刻ｔ18で信号線３３の電位が映像信号の信号電圧Ｖsigから基準電位Ｖofsに切り替わる。
【００７２】
以上説明した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Ｖsigの書込み（信号書込み）、及び、移動度補正の各処理動作は、１水平走査期間（１Ｈ）において実行される。また、信号書込み及び移動度補正の各処理動作は、時刻ｔ16−ｔ17の期間において並行して実行される。
【００７３】
〔分割閾値補正〕
尚、ここでは、閾値補正処理を１回だけ実行する駆動法を採る場合を例に挙げて説明したが、この駆動法は一例に過ぎず、この駆動法に限られるものではない。例えば、閾値補正処理を移動度補正及び信号書込み処理と共に行う１Ｈ期間に加えて、当該１Ｈ期間に先行する複数の水平走査期間に亘って分割して複数回閾値補正処理を実行する、所謂分割閾値補正を行う駆動法を採ることも可能である。
【００７４】
この分割閾値補正の駆動法によれば、高精細化に伴う多画素化によって１水平走査期間として割り当てられる時間が短くなったとしても、閾値補正期間として複数の水平走査期間に亘って十分な時間を確保することができる。従って、１水平走査期間として割り当てられる時間が短くなっても、閾値補正処理を確実に実行できることになる。
【００７５】
〔閾値キャンセルの原理〕
ここで、駆動トランジスタ２２の閾値キャンセル（即ち、閾値補正）の原理について説明する。駆動トランジスタ２２は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機ＥＬ素子２１には駆動トランジスタ２２から、次式（１）で与えられる一定のドレイン−ソース間電流（駆動電流）Ｉdsが供給される。
Ｉds＝（１／２）・μ（Ｗ／Ｌ）Ｃox（Ｖgs−Ｖth）2           ……（１）
ここで、Ｗは駆動トランジスタ２２のチャネル幅、Ｌはチャネル長、Ｃoxは単位面積当たりのゲート容量である。
【００７６】
図６（Ａ）に、駆動トランジスタ２２のドレイン−ソース間電流Ｉds対ゲート−ソース間電圧Ｖgsの特性を示す。図６（Ａ）の特性図に示すように、駆動トランジスタ２２の閾値電圧Ｖthの画素毎のばらつきに対するキャンセル処理（補正処理）を行わないと、閾値電圧ＶthがＶth1のときに、ゲート−ソース間電圧Ｖgsに対応するドレイン−ソース間電流ＩdsがＩds1になる。
【００７７】
これに対して、閾値電圧ＶthがＶth2（Ｖth2＞Ｖth1）のとき、同じゲート−ソース間電圧Ｖgsに対応するドレイン−ソース間電流ＩdsがＩds2（Ｉds2＜Ｉds1）になる。すなわち、駆動トランジスタ２２の閾値電圧Ｖthが変動すると、ゲート−ソース間電圧Ｖgsが一定であってもドレイン−ソース間電流Ｉdsが変動する。
【００７８】
一方、上記構成の画素（画素回路）２０では、先述したように、発光時の駆動トランジスタ２２のゲート−ソース間電圧ＶgsはＶsig−Ｖofs＋Ｖth−ΔＶである。従って、これを式（１）に代入すると、ドレイン−ソース間電流Ｉdsは、次式（２）で表される。
Ｉds＝（１／２）・μ（Ｗ／Ｌ）Ｃox（Ｖsig−Ｖofs−ΔＶ）2     ……（２）
【００７９】
すなわち、駆動トランジスタ２２の閾値電圧Ｖthの項がキャンセルされており、駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン−ソース間電流Ｉdsは、駆動トランジスタ２２の閾値電圧Ｖthに依存しない。その結果、駆動トランジスタ２２の製造プロセスのばらつきや経時変化等により、駆動トランジスタ２２の閾値電圧Ｖthが画素毎に変動したとしても、ドレイン−ソース間電流Ｉdsが変動しないために、有機ＥＬ素子２１の発光輝度を一定に保つことができる。
【００８０】
〔移動度補正の原理〕
次に、駆動トランジスタ２２の移動度補正の原理について説明する。図６（Ｂ）に、駆動トランジスタ２２の移動度μが相対的に大きい画素Ａと、駆動トランジスタ２２の移動度μが相対的に小さい画素Ｂとを比較した状態で特性カーブを示す。駆動トランジスタ２２をポリシリコン薄膜トランジスタなどで構成した場合、画素Ａや画素Ｂのように、画素間で移動度μがばらつくことは避けられない。
【００８１】
画素Ａと画素Ｂで移動度μにばらつきがある状態で、駆動トランジスタ２２のゲート電極に例えば両画素Ａ，Ｂに同レベルの信号振幅Ｖin（＝Ｖsig−Ｖofs）を書き込んだ場合を考える。この場合、何ら移動度μの補正を行わないと、移動度μの大きい画素Ａに流れるドレイン−ソース間電流Ｉds1′と移動度μの小さい画素Ｂに流れるドレイン−ソース間電流Ｉds2′との間には大きな差が生じてしまう。このように、移動度μの画素毎のばらつきに起因してドレイン−ソース間電流Ｉdsに画素間で大きな差が生じると、画面のユニフォーミティ（一様性）が損なわれる。
【００８２】
ここで、先述した式（１）のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Ｉdsが大きくなる。従って、負帰還における帰還量ΔＶは移動度μが大きくなるほど大きくなる。図６（Ｂ）に示すように、移動度μの大きな画素Ａの帰還量ΔＶ1は、移動度の小さな画素Ｂの帰還量ΔＶ2に比べて大きい。
【００８３】
そこで、移動度補正処理によって駆動トランジスタ２２のドレイン−ソース間電流Ｉdsに応じた帰還量ΔＶでゲート−ソース間電圧Ｖgsに負帰還をかけることにより、移動度μが大きいほど負帰還が大きくかかることになる。その結果、移動度μの画素毎のばらつきを抑制することができる。
【００８４】
具体的には、移動度μの大きな画素Ａで帰還量ΔＶ1の補正をかけると、ドレイン−ソース間電流ＩdsはＩds1′からＩds1まで大きく下降する。一方、移動度μの小さな画素Ｂの帰還量ΔＶ2は小さいために、ドレイン−ソース間電流ＩdsはＩds2′からＩds2までの下降となり、それ程大きく下降しない。結果的に、画素Ａのドレイン−ソース間電流Ｉds1と画素Ｂのドレイン−ソース間電流Ｉds2とはほぼ等しくなるために、移動度μの画素毎のばらつきが補正される。
【００８５】
以上をまとめると、移動度μの異なる画素Ａと画素Ｂがあった場合、移動度μの大きい画素Ａの帰還量ΔＶ１は移動度μの小さい画素Ｂの帰還量ΔＶ２に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔＶが大きく、ドレイン−ソース間電流Ｉdsの減少量が大きくなる。
【００８６】
従って、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsに応じた帰還量ΔＶで、ゲート−ソース間電圧Ｖgsに負帰還をかけることで、移動度μの異なる画素のドレイン−ソース間電流Ｉdsの電流値が均一化される。その結果、移動度μの画素毎のばらつきを補正することができる。すなわち、駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉds）に応じた帰還量（補正量）ΔＶで、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsに対して、即ち、保持容量２４に対して負帰還をかける処理が移動度補正処理となる。
【００８７】
［１−３．駆動回路部の構成例］
ここで、画素アレイ部３０の周辺に配置される駆動回路部の構成例について説明する。ここでは、駆動回路部として、例えば、画素アレイ部３０の各画素２０への信号電圧Ｖsigの書込みに際し、各画素２０を行単位で順次選択走査する書込み走査回路４０を例に挙げて説明する。
【００８８】
図７は、書込み走査回路４０の構成の一例を示すブロック図である。書込み走査回路４０は、基本的に、図示せぬクロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ回路４１を主要部として構成されている。また、書込み走査回路４０は、画素アレイ部３０の各行に対応して、シフトレジスタ回路４１の各転送段（単位回路）４１i，４１i+1毎にバッファ回路４２i，４２i+1を備えている。
【００８９】
ここでは、シフトレジスタ回路４１として、２段分の転送段４１i，４１i+1が縦続接続された構成を図示しているが、実際には、画素アレイ部３０の行数分の転送段４１1〜４１mが縦続接続されることになる。シフトレジスタ回路４１の各転送段、例えば転送段４１iは、シフトレジスタ（ＳＲ）４１１、インバータ（ＩＮＶ）４１２、シフトレジスタ４１３、及び、インバータ４１４が縦続接続されて単位回路を構成している。
【００９０】
また、バッファ回路４２iは、インバータ４２１、論理回路４２２、及び、インバータ４２３が縦続接続された構成となっている。このように、シフトレジスタ回路４１の各転送段４１i，４１i+1や、バッファ回路４２（４２i，４２i+1）は、インバータ回路を用いて構成されている。
【００９１】
（シフトレジスタ回路の回路動作）
ここで、書込み走査回路４０の主要部であるシフトレジスタ回路４１の回路動作について、図８の動作説明図、及び、図９のタイミング波形図を用いて説明する。ここでは、シフトレジスタ回路４１の回路動作として、転送段４１iのインバータ４１２、シフトレジスタ４１３、及び、インバータ４１４の回路部分の回路動作を例に挙げて説明する。
【００９２】
シフトレジスタ４１３は、クロックパルスｃｋで動作するトランジスタＱ1、クロックパルスｘｃｋで動作するトランジスタＱ2、及び、容量Ｃ1により構成されている。尚、シフトレジスタ４１３の出力端とインバータ４１４の入力端との間には寄生容量Ｃ2が存在するものとする。
【００９３】
図９のタイミング波形図は、クロックパルスｃｋ、クロックパルスｘｃｋ、インバータ４１２の出力電圧（ｂ）、容量Ｃ1の充電電圧（ｃ）、及び、インバータ４１４の入力電圧（ｄ）の各波形を示している。クロックパルスｃｋ，ｘｃｋは、１Ｈを周期とするパルス信号である。クロックパルスｃｋ，ｘｃｋは共に、アクティブ（高電位）期間よりも非アクティブ（低電位）期間の方が若干長く、一方がアクティブ状態にあるとき他方が非アクティブ状態になる。
【００９４】
図８の動作説明図では、シフトレジスタ４１３のトランジスタＱ1，Ｑ2のうち、非導通状態にあるものを×印を付して示している。インバータ４１２の入力電圧（Ａ）の振幅（波高値）は、例えば１５Ｖであるとする。
【００９５】
先ず、クロックパルスｃｋがアクティブ状態のときに、インバータ４１２の１５Ｖ振幅の出力電圧（ｂ）が、導通状態にあるトランジスタＱ1を介して容量Ｃ1に充電される。このとき、クロックパルスｘｃｋが非アクティブ状態にあるため、トランジスタＱ2は×印で示すように非導通状態にある（図８（Ａ）を参照）。そして、クロックパルスｃｋが非アクティブ状態になると、僅かの期間、トランジスタＱ1，Ｑ2が共に非導通状態になる。これにより、１５Ｖの電圧（ｃ）が容量Ｃ1に保持される（図８（Ｂ）を参照）。
【００９６】
次に、クロックパルスｘｃｋがアクティブ状態になると、容量Ｃ1に保持された１５Ｖの電圧（ｃ）が、トランジスタＱ2を介してインバータ４１４にその入力電圧（ｄ）として印加される。このとき、シフトレジスタ４１３の出力端とインバータ４１４の入力端との間に寄生容量Ｃ2が存在するために、容量Ｃ1と寄生容量Ｃ2との容量分配によってインバータ４１４の入力電圧（ｄ）の振幅が下がる（図８（Ｃ）を参照）。
【００９７】
一例として、容量Ｃ1の値を４ｐＦ、寄生容量Ｃ2の値を２ｐＦとすると、
１５Ｖ×４ｐＦ／（４ｐＦ＋２ｐＦ）
なる容量分配によって１５Ｖ振幅から１０Ｖ振幅に低下する。その結果、１５Ｖ振幅の入力電圧（ａ）に対して、１Ｈシフトした１０Ｖ振幅の出力電圧（ｅ）が得られる。
【００９８】
（片チャネルトランジスタのインバータ回路）
ところで、書込み走査回路４０等の駆動回路部の作製に当っては、当該駆動回路部を片チャネル（Ｎチャネルのみ、または、Ｐチャネルのみ）のトランジスタを用いて構成すれば、両チャネルのトランジスタを用いて構成する場合に比べて製造コストを低減できる。従って、有機ＥＬ表示装置１０の低コスト化を図るには、例えば書込み走査回路４０において、シフトレジスタ回路４１やバッファ回路４２を構成するインバータ回路を、片チャネルのトランジスタを用いて構成するのが好ましい。
【００９９】
そして、インバータ回路を片チャネルのトランジスタを用いて構成する場合、インバータ回路の回路動作を確実なものにするために、片チャネルのトランジスタと容量素子との組み合わせによる回路構成が採られる。以下に、片チャネルのトランジスタと容量素子との組み合わせからなるインバータ回路について説明する。
【０１００】
《回路構成》
図１０は、片チャネルのトランジスタと容量素子との組み合わせからなるインバータ回路についての説明図であり、（Ａ）は回路構成の一例を示し、（Ｂ）は入力パルス信号ＩＮＶin及び出力ＩＮＶoutの各波形を示している。
【０１０１】
本回路例に係るインバータ回路８０は、入力端子８１を介して入力されるパルス信号ＩＮＶinをほぼ反転させ、パルス信号ＩＮＶinと逆相のパルス信号ＩＮＶoutとして出力端子８２から出力する。このインバータ回路８０においては、電源電圧として、正側については、例えば４つの電源電圧Ｖcc1，Ｖcc2，Ｖcc3，Ｖcc4を用い、負側については、例えば４つの電源電圧Ｖss1，Ｖss2，Ｖss3，Ｖss4を用いている。但し、ここで示した電源電圧は一例であって、これに限られるものではなく、もっと少ない数の電源電圧であっても良いし、正側、負側それぞれ１種類の電源電圧とすることも可能である。
【０１０２】
インバータ回路８０は、例えば、７つのトランジスタＴｒ1〜Ｔｒ7、５つの容量素子Ｃ1〜Ｃ5、及び、遅延回路８３を有する回路構成となっている。７つのトランジスタＴｒ1〜Ｔｒ7は、互いに同一チャネル（片チャネル）、例えばＮチャネルのＭＯＳ（Metal Oxide Semiconductor：金属酸化膜半導体）型の薄膜トランジスタ（ＴＦＴ）である。ここでは、トランジスタＴｒ1〜Ｔｒ7として、Ｎチャネルのみのトランジスタを用いるとしたが、Ｐチャネルのみのトランジスタを用いることも可能である。
【０１０３】
トランジスタＴｒ1は、第１のトランジスタに相当し、ドレイン電極が正側電源電圧Ｖcc2の電源線Ｌ12に接続され、ソース電極がノードＮ1に接続され、入力端子８１を介して入力される入力電圧（パルス信号ＩＮＶin）に応じた電圧をゲート入力とする。トランジスタＴｒ2は、ドレイン電極が正側電源電圧Ｖcc3の電源線Ｌ13に接続され、ソース電極がノードＮ2に接続され、ゲート電極がノードＮ1に接続されている。トランジスタＴｒ3は、ドレイン電極が正側電源電圧Ｖcc4の電源線Ｌ14に接続され、ソース電極が出力端子８２に接続され、ゲート電極がノードＮ2に接続されている。
【０１０４】
遅延回路８３は、例えば、互いに並列に接続された２つのトランジスタＴｒ91，Ｔｒ92によって構成されている。２つのトランジスタＴｒ91，Ｔｒ92は、当然のことながら、トランジスタＴｒ1〜Ｔｒ7と同じ、ＮチャネルのＭＯＳトランジスタである。トランジスタＴｒ91，Ｔｒ92の共通接続された一方の電極（ソース電極／ドレイン電極）は遅延回路８３の回路入力端となり、他方の電極（ドレイン電極／ソース電極）は遅延回路８３の回路出力端となる。
【０１０５】
この遅延回路８３において、回路入力端は入力端子８１に接続されている。トランジスタＴｒ91のゲート電極も入力端子８１に接続されている。トランジスタＴｒ92のゲート電極は、正側電源電圧Ｖcc1の電源線Ｌ11に接続されている。
【０１０６】
トランジスタＴｒ4は、ドレイン電極がトランジスタＴｒ1のゲート電極に接続され、ソース電極が負側電源電圧Ｖss1の電源線Ｌ21に接続され、ゲート電極が遅延回路８３の回路出力端に接続されている。トランジスタＴｒ5は、第２のトランジスタに相当し、ドレイン電極がノードＮ1に接続され、ソース電極が負側電源電圧Ｖss2の電源線Ｌ22に接続されている。すなわち、トランジスタＴｒ5に対して直列に接続され、ゲート電極が入力端子８１に接続されている。
【０１０７】
トランジスタＴｒ6は、ドレイン電極がノードＮ2に接続され、ソース電極が負側電源電圧Ｖss3の電源線Ｌ23に接続されている。すなわち、トランジスタＴｒ6は、トランジスタＴｒ2に対して直列に接続され、ゲート電極が入力端子８１に接続されている。トランジスタＴｒ7は、ドレイン電極が出力端子８２に接続され、ソース電極が負側電源電圧Ｖss4の電源線Ｌ24に接続され、ゲート電極が入力端子８１に接続されている。
【０１０８】
容量素子Ｃ1は、第１の容量素子に相当し、一方の電極がトランジスタＴｒ1のゲート電極に接続され、他方の電極がノードＮ1に接続されている、即ち、トランジスタＴｒ1のゲート−ソース間に接続されている。容量素子Ｃ2は、第２の容量素子に相当し、一方の電極がノードＮ1に接続され、他方の電極が入力端子８１に接続されている。ノードＮ1は、トランジスタＴｒ1及びトランジスタＴｒ5の共通接続ノードでもある。
【０１０９】
容量素子Ｃ3は、一方の電極がトランジスタＴｒ2のゲート電極に接続され、他方の電極がノードＮ2に接続されている。容量素子Ｃ4は、一方の電極がトランジスタＴｒ3のゲート電極に接続され、他方の電極が出力端子８２に接続されている。容量素子Ｃ5は、一方の電極がトランジスタＴｒ4のゲート電極に接続され、他方の電極が負側電源電圧Ｖss1の電源線Ｌ21に接続されている。
【０１１０】
ここで、トランジスタＴｒ91，Ｔｒ92によって構成された遅延回路８３は、入力端子８１とトランジスタＴｒ4のゲート電極とをつなぐ高抵抗素子の役割を持っている。これにより、入力端子８１を介して入力されるパルス信号ＩＮＶinが遅延回路８３を通過することで、パルス信号ＩＮＶinの電位の変化が時間的に遅れてトランジスタＴｒ4のゲート電極に伝わる。遅延回路８３の遅延量については、正側電源電圧Ｖcc1の電圧値及び容量素子Ｃ5の容量値を変えることによってコントロールすることができる。
【０１１１】
トランジスタＴｒ1は、容量素子Ｃ1の端子間電圧に応じて、正側電源電圧Ｖcc2の電源線Ｌ12とノードＮ1との間を電気的に接続したり、切断したりする。トランジスタＴｒ2は、ノードＮ1の電位とノードＮ2の電位と電位差、即ち、容量素子Ｃ3の両端間電圧に応じて、正側電源電圧Ｖcc3の電源線Ｌ13とノードＮ2との間を電気的に接続したり、切断したりする。トランジスタＴｒ3は、ノードＮ2の電位と出力端子８２の電位と電位差、即ち、容量素子Ｃ4の両端間電圧に応じて、正側電源電圧Ｖcc4の電源線Ｌ14と出力端子８２との間を電気的に接続したり、切断したりする。
【０１１２】
トランジスタＴｒ4は、遅延回路８３の出力端の電位と負側電源電圧Ｖss1との電位差、即ち、容量素子Ｃ5の端子間電圧に応じて、トランジスタＴｒ1のゲート電極と負側電源電圧Ｖss1の電源線Ｌ21との間を電気的に接続したり、切断したりする。トランジスタＴｒ5は、入力端子８１の電位と負側電源電圧Ｖss2との電位差に応じて、ノードＮ1と負側電源電圧Ｖss2の電源線Ｌ22との間を電気的に接続したり、切断したりする。トランジスタＴｒ6は、入力端子８１の電位と負側電源電圧Ｖss3との電位差に応じて、ノードＮ2と負側電源電圧Ｖss3の電源線Ｌ23との間を電気的に接続したり、切断したりする。トランジスタＴｒ7は、入力端子８１の電位と負側電源電圧Ｖss4との電位差に応じて、出力端子８２と負側電源電圧Ｖss4の電源線Ｌ24との間を電気的に接続したり、切断したりする。
【０１１３】
《回路動作》
次に、上記構成のインバータ回路８０において、入力端子８１を介して入力されるパルス信号ＩＮＶinがアクティブ状態（高電位状態）になったとき、及び、非アクティブ状態（低電位状態）になったときの回路動作について説明する。
【０１１４】
・パルス信号ＩＮＶinがアクティブ状態になったとき
パルス信号ＩＮＶinがアクティブ状態になると、トランジスタＴｒ8のゲート電位が高電位状態になり、トランジスタＴｒ8が導通状態になるために、出力端子８２からは負側電源電圧Ｖss4がパルス信号ＩＮＶoutとして導出される。このとき同時に、トランジスタＴｒ6，Ｔｒ7も導通状態になるために、ノードＮ1，Ｎ2の電位はそれぞれ負側電源電位Ｖss2,Ｖss3に固定される。
【０１１５】
これにより、トランジスタＴｒ2，Ｔｒ3が共に非導通状態になる。また、トランジスタＴｒ4が遅延回路８３の遅延出力に応答して導通状態になるため、トランジスタＴｒ1のゲート電位が負側電源電圧Ｖss1に固定される。これにより、トランジスタＴｒ1も非導通状態になる。すなわち、パルス信号ＩＮＶinがアクティブ状態になったときは、正側のトランジスタＴｒ1，Ｔｒ2，Ｔｒ3が全て非導通状態になる。
【０１１６】
・パルス信号ＩＮＶinが非アクティブ状態になったとき
パルス信号ＩＮＶinが非アクティブ状態になると、これと同時に、負電位側のトランジスタＴｒ5，Ｔｒ6，Ｔｒ7が全て非導通状態になる。加えて、パルス信号ＩＮＶinが高電位から低電位に遷移するときの変動量に応じた、容量素子Ｃ2の容量カップリングによってノードＮ1の電位、即ち、トランジスタＴｒ2のゲート電位が降下する。
【０１１７】
この容量カップリングによる電位降下の瞬間には、遅延回路８３による遅延によってトランジスタＴｒ4のゲート電位は高電位の状態を保っているために、トランジスタＴｒ1のゲート電位が負側電源電圧Ｖss1の状態にある。従って、トランジスタＴｒ1のゲート−ソース間電圧ＶgsがノードＮ1の電位降下に伴って大きくなり、閾値電圧を超えることによってトランジスタＴｒ1が導通状態になる。これにより、ノードＮ1の電位が正側電源電圧Ｖcc1へと上昇する。
【０１１８】
すると、トランジスタＴｒ2のゲート−ソース間電圧Ｖgsも大きくなるためトランジスタＴｒ2も導通状態になる。これにより、ノードＮ2の電位が正側電源電圧Ｖcc2へと上昇し、トランジスタＴｒ3のゲート−ソース間電圧Ｖgsも大きくなるため、トランジスタＴｒ2に続いてトランジスタＴｒ3も導通状態になる。そして、トランジスタＴｒ3が導通状態になることで、出力端子８２からは正側電源電圧Ｖcc4がパルス信号ＩＮＶoutとして導出される。
【０１１９】
ここで、容量素子Ｃ2の容量カップリングによるトランジスタＴｒ2のゲート電位の降下によってトランジスタＴｒ1をより迅速に導通状態に移行させるには、容量素子Ｃ2の容量値をある程度大きく設定すると良い。そして、トランジスタＴｒ1が迅速に導通状態に移行することで、パルス信号ＩＮＶoutの遷移タイミング（立ち上がり／立ち下がりのタイミング）をより正確に確定できる。
【０１２０】
パルス信号ＩＮＶoutの遷移タイミングは、当該パルス信号ＩＮＶoutのパルス幅を決める。そして、駆動回路部が書込み走査回路４０の場合には、パルス信号ＩＮＶoutは書込み走査信号ＷＳを生成する基準の信号として用いられる。従って、パルス信号ＩＮＶoutのパルス幅は、書込み走査信号ＷＳのパルス幅を決める基準となり、先述した移動度補正処理の動作時間、即ち、移動度補正時間を決める基準となる。
【０１２１】
ここで、最適な移動度補正時間が長いときと短いときで書込み走査信号ＷＳのパルス幅に同じ量（時間）のばらつきがあっても、最適な移動度補正時間が短いときの書込み走査信号ＷＳのパルス幅のばらつきは相対的に大きくなってしまう。そして、書込み走査信号ＷＳのパルス幅のばらつきが輝度ばらつきとなって画質を悪化させる一因となる。このような観点からも、容量素子Ｃ2の容量値を大きく設定し、トランジスタＴｒ1をより迅速に導通状態に移行させることによって、移動度補正時間を決める基準となるパルス信号ＩＮＶoutの遷移タイミングをより正確に確定することが重要になる。
【０１２２】
上述した回路動作の説明から明らかなように、片チャネルのトランジスタによって構成されるインバータ回路８０においては、回路動作を確実なものにするためには、特に、容量カップリングによってノードＮ1の電位を降下させる容量素子Ｃ2が不可欠となる。また、容量素子Ｃ2以外にも、トランジスタＴｒ1，Ｔｒ2，Ｔｒ3のゲート−ソース間電圧Ｖgsを保持するための容量素子Ｃ1，Ｃ3，Ｃ4も必要である。これらの容量素子Ｃ1〜Ｃ4は、両チャネルのトランジスタによって構成されるインバータ回路では不要なものである。
【０１２３】
以上説明した、片チャネルのトランジスタと容量素子との組合せからなるインバータ回路８０は、図７に示す書込み走査回路４０のシフトレジスタ回路４１を構成するインバータ４１２，４１４や、バッファ回路４２を構成するインバータ４２１，４２３として用いることができる。電源供給走査回路５０も基本的に書込み走査回路４０と同様の構成となることから、インバータ回路８０は、電源供給走査回路５０を構成するインバータとしても用いることができる。
【０１２４】
（片チャネルトランジスタのインバータ回路を表示パネルに実装する際の問題点）
このように、片チャネルのトランジスタと容量素子との組み合わせからなるインバータ回路８０を用いて書込み走査回路４０等の駆動回路部を構成すると、駆動回路部全体で用いる容量素子の数が非常に多くなる。ここで、かかる構成の駆動回路部を画素アレイ部３０と同じ基板上に実装して表示パネル７０を構成する場合について考察する。
【０１２５】
《参考例に係る表示パネルの実装構造》
図１１は、参考例に係る表示パネルの実装構造を示す断面図である。図１１には、画素アレイ部３０の断面構造と、表示パネル７０の周縁部である額縁領域の断面構造とを示している。
【０１２６】
図１１において、ガラス基板７１上に駆動トランジスタ２２等を含む回路部分が形成され、当該回路部分の上層に有機ＥＬ素子２１が形成されている。具体的には、ガラス基板７１上に、絶縁膜７２、絶縁平坦化膜７３、及び、ウインド絶縁膜７４がその順に形成されている。そして、有機ＥＬ素子２１は、ウインド絶縁膜７４の凹部７４Aに形成されている。ここでは、有機ＥＬ素子２１の下層、即ち、有機ＥＬ素子２１の発光面と反対側の層に形成される画素２０の回路部分（駆動回路）については、駆動トランジスタ２２のみを代表して図示し、他の構成素子については図示を省略している。
【０１２７】
有機ＥＬ素子２１は、アノード電極２１１、有機層２１２、及び、カソード電極２１３によって構成されている。アノード電極２１１は、ウインド絶縁膜７４の凹部７４Aの底部に金属等によって形成されている。有機層２１２は、アノード電極２１１上に形成されている。カソード電極２１３は、有機層２１２上に透明導電膜等によって全画素共通に、即ち、表示パネル７０の全面に亘って形成されている。
【０１２８】
この有機ＥＬ素子２１において、有機層２１２は、アノード電極２１１上にホール輸送層/ホール注入層、発光層、電子輸送層、及び、電子注入層（いずれも図示せず）が順次堆積されることによって形成される。そして、図２の駆動トランジスタ２２による電流駆動の下に、駆動トランジスタ２２からアノード電極２１１を通して有機層２１２に電流が流れることで、当該有機層２１２内の発光層において電子と正孔が再結合する際に発光するようになっている。
【０１２９】
駆動トランジスタ２２は、モリブデン（Ｍｏ）等からなるゲート電極２２１と、半導体層２２２の両側に設けられたソース／ドレイン領域２２３，２２４と、半導体層２２２のゲート電極２２１と対向する部分のチャネル形成領域２２５とから構成されている。ソース／ドレイン領域２２３は、コンタクトホールを介して有機ＥＬ素子２１のアノード電極２１１と電気的に接続されている。
【０１３０】
絶縁膜７２上には、アルミニウム（Ａｌ）等からなる金属配線７５が形成されている。このようにして、ガラス基板７１１上に、絶縁膜７２、絶縁平坦化膜７３、及び、ウインド絶縁膜７４を介して有機ＥＬ素子２１が画素単位で形成される。そして、パッシベーション膜７６を介して封止基板（ガラス基板）７７により有機ＥＬ素子２１が封止される。以上により、表示パネル７０が形成される。
【０１３１】
一方、表示パネル７０の周縁部、即ち、表示パネル７０の額縁領域には、書込み走査回路４０や電源供給走査回路５０等を含む駆動回路部が形成される。ここでは、駆動回路部として、書込み走査回路４０を例に挙げて説明する。書込み走査回路４０は、先述したように、低コスト化を図るために、片チャネルのトランジスタからなるインバータ回路を用いて構成される。そして、片チャネルのトランジスタからなるインバータ回路は、容量素子を有する構成となっている。
【０１３２】
周知の通り、容量素子は、トランジスタ等の回路素子に比べて大きなレイアウト面積を必要とする。特に大容量の容量素子を形成する場合には、大きなレイアウト面積を必要とする。そのため、書込み走査回路４０を含む駆動回路部を画素アレイ部３０と同じ基板上に実装するに当たっては、当該駆動回路部のトランジスタ等からなる回路部分とは別に、容量素子専用に領域を確保し、当該領域に容量素子を形成することになる。
【０１３３】
具体的には、図１１に示すように、既存のアルミニウム（Ａｌ）等からなる金属配線７５に対向して、ガラス基板７１上にモリブデン（Ｍｏ）等からなる金属配線７８を島状に形成し、両配線７５，７８間の絶縁膜７２を誘電体として容量素子Ｃを形成する。ここで、容量素子Ｃの容量値は、金属配線７５，７８の対向面積、金属配線７５，７８間の距離、及び、誘電体としての絶縁膜７２の誘電率によって決まる。
【０１３４】
このように、金属配線７５，７８間に絶縁膜７２を誘電体として形成される容量素子Ｃは、表示パネル７０の額縁領域において、容量素子専用に確保された領域部分に、図１２に示すように、例えば画素行に対応して多数形成されることになる。従って、表示パネル７０の額縁領域に書込み走査回路４０を含む駆動回路部を実装する場合、駆動回路部内の容量素子が占めるレイアウト面積が大きくなるために、表示パネル７０の額縁が大きくなってしまう。尚、図１１には、表示パネル７０の額縁領域における容量素子Ｃの形成領域のみを図示しているが、この容量素子Ｃの形成領域（レイアウト面積）が、他の回路部分の形成領域以外に余分に必要となる。
【０１３５】
＜２．実施形態の説明＞
本発明の実施形態では、画素アレイ部３０が形成された表示パネル７０上に、容量素子を含む回路構成の駆動回路部を実装するに当たり、表示パネル７０上の画素アレイ部３０の周辺部にも、有機ＥＬ素子２１の有機層２１２と同一プロセスにて有機層を形成する。そして、当該有機層を誘電体として用いて駆動回路部の容量素子を形成する。
【０１３６】
ここで、画素アレイ部３０の周辺部に容量素子の誘電体として用いる有機層を形成したとしても、当該有機層を有機ＥＬ素子２１の有機層２１２と同一プロセスにて形成することにより、製造工程が増えることはない。そして、画素アレイ部３０の周辺部に形成された有機層を容量素子の誘電体として用いることで、先述した参考例では、容量素子が形成されていた領域を自由に使うことができるようになるため、他の回路部分の形成領域として利用できる。
【０１３７】
これにより、参考例では他の回路部分の形成に用いられていた領域が不要になるため、その不要になる領域の面積の分だけ、駆動回路部が占めるレイアウト面積、ひいては画素アレイ部３０の周辺部、即ち表示パネル７０の額縁の面積を小さくできる。すなわち、容量素子を含む回路構成の駆動回路部を表示パネル７０上に実装するに当たって、表示パネル７０の狭額縁化を図ることができる。以下に、実施形態の詳細について、図面を用いてより具体的に説明する。
【０１３８】
［２−１．実施形態に係る表示パネルの実装構造］
図１３は、実施形態に係る表示パネルの実装構造を示す断面図であり、図中、図１１と同等部位には同一符号を付して示している。
【０１３９】
図１３において、画素アレイ部３０側の構成については、先述した参考例に係る表示パネルの実装構造（図１１を参照）と同じ構成となっている。すなわち、ガラス基板７１上に駆動トランジスタ２２等を含む回路部分（駆動回路部分）が形成され、当該回路部分の上層に有機ＥＬ素子２１が形成されている。具体的には、ガラス基板７１上に、絶縁膜７２、絶縁平坦化膜７３、及び、ウインド絶縁膜７４がその順に形成され、ウインド絶縁膜７４の凹部７４Aに有機ＥＬ素子２１が形成されている。
【０１４０】
有機ＥＬ素子２１は、アノード電極２１１、有機層２１２、及び、カソード電極２１３によって構成されている。アノード電極２１１は、ウインド絶縁膜７４の凹部７４Aの底部に金属等によって形成されている。有機層２１２は、アノード電極２１１上に形成されている。カソード電極２１３は、有機層２１２上に透明導電膜等によって全画素共通に、即ち、表示パネル７０の全面に亘って形成されている。
【０１４１】
駆動トランジスタ２２は、モリブデン（Ｍｏ）等からなるゲート電極２２１と、半導体層２２２の両側に設けられたソース／ドレイン領域２２３，２２４と、半導体層２２２のゲート電極２２１と対向する部分のチャネル形成領域２２５とから構成されている。ソース／ドレイン領域２２３は、コンタクトホールを介して有機ＥＬ素子２１のアノード電極２０５と電気的に接続されている。
【０１４２】
絶縁膜７２上には、アルミニウム（Ａｌ）等からなる金属配線７５が形成されている。このようにして、ガラス基板７１１上に、絶縁膜７２、絶縁平坦化膜７３、及び、ウインド絶縁膜７４を介して有機ＥＬ素子２１が画素単位で形成され。そして、パッシベーション膜７６を介して封止基板（ガラス基板）７７により有機ＥＬ素子２１が封止され、以上によって表示パネル７０が形成される。
【０１４３】
一方、画素アレイ部３０の周辺部の領域、即ち、表示パネル７０の額縁領域には、有機ＥＬ素子２１と同じ層に容量素子９０が形成されている。容量素子９０は、有機ＥＬ素子２１の有機層２１２と同じ層として同じプロセスにて形成された有機層９２を誘電体として用い、当該有機層９２を２つの電極９１，９３で挟んだ素子構造となっている。容量素子９０の有機層９２については、有機ＥＬ素子２１の有機層２１２と同様に、ウインド絶縁膜７４に凹部（凹部７４Aに相当）を形成し、当該凹部内に形成することによって実現できる。
【０１４４】
この容量素子９０において、２つの電極９１，９３は、有機ＥＬ素子２１のアノード電極２１１及びカソード電極２１３と例えば同じ配線材料によって同じプロセスにて形成される。また、有機層９２が有機ＥＬ素子２１の有機層２１２と同じプロセスにて形成されるということは、有機層９２も有機層２１２と同様に、一方の電極９１上にホール輸送層/ホール注入層、発光層、電子輸送層、及び、電子注入層（いずれも図示せず）が順次堆積されることによって形成される。
【０１４５】
容量素子９０の一方の電極９１（アノード電極２１１に相当）は、コンタクト部９４を介して金属配線７５に電気的に接続される。容量素子９０の他方の電極９３（カソード電極２１３に相当）は、コンタクト部９５及び金属配線７５を介して金属配線７８に電気的に接続される。金属配線７５，７８は、書込み走査回路４０等の駆動回路部の他の回路部分に電気的に接続される。
【０１４６】
容量素子９０の容量値は、２つの電極９１，９３の対向面積、当該電極９１，９３間の距離、及び、誘電体として用いる有機層９２の誘電率によって決まる。ここで、有機層９２は、有機ＥＬ素子２１の有機層２１２と同じプロセスにて形成される訳であるから、２つの電極９１，９３間の距離は、有機ＥＬ素子２１に対応して固定的に決定される。また有機層９２の誘電率は、発光色によって発光層の材料が異なることによって発光色に応じて固定的に決定される。従って、容量素子９０の容量値については、２つの電極９１，９３の対向面積によって任意に設定可能となる。
【０１４７】
尚、容量素子９０については発光色を問わないため、単位容量を考慮し、ある単一の発光色の有機層のみで構成することができる。すなわち、上述したように、有機層９２の誘電率が、発光層の材料に応じて発光色によって異なることから、容量素子９０の有機層９２については単一の発光色の有機層で構成することで、形成する容量素子９０の全てについて単位容量を一律に設定できる。
【０１４８】
容量素子９０は、他の回路部分の形成領域とは独立した専用の領域に形成される。従って、容量素子９０の形成領域として大きな領域を確保することができる。これにより、容量素子９０の２つの電極９１，９３の対向面積を大きく設定できるため、容量素子９０の容量値として、他の回路部分と同じ領域に形成する場合に比べて大きな値を設定可能となる。比較的大きな容量値を必要とする容量素子９０としては、例えば、先述したインバータ回路８０における容量素子Ｃ1〜Ｃ5等を挙げることができる。
【０１４９】
容量素子９０は、表示パネル７０の額縁領域において、図１２に示すように、例えば画素行に対応して多数形成されることになる。一方、容量素子９０の下層、即ち、画素２０の回路部分の形成層と同じ層については、コンタクト部９４，９５を除いて自由に使うことができる。従って、図１３では図示を省略しているが、容量素子９０の下層を、駆動回路部を構成する、容量素子９０以外の他の回路部分、具体的には、片チャネルのトランジスタからなる回路部分の一部または全部を形成する層として利用することができる。容量素子９０以外の他の回路部分は、有機ＥＬ素子２１の発光面と反対側に形成される回路部分と同じプロセスにて形成することができる。
【０１５０】
上述したように、容量素子９０を含む回路構成の駆動回路部を表示パネル７０上に実装するに当たり、表示パネル７０の額縁領域にも有機層９２を形成し、当該有機層９０を誘電体として用いて容量素子９０を形成することで、次のような作用、効果を得ることができる。
【０１５１】
すなわち、容量素子９０の誘電体として用いる有機層９２を形成したとしても、当該有機層９２を有機ＥＬ素子２１の有機層２１２と同一プロセスにて形成することにより、製造工程が増えることはない。そして、表示パネル７０の額縁領域に形成された有機層９２を容量素子９０の誘電体として用いることで、有機層９２の下層の領域を他の回路部分の形成領域として利用できる。
【０１５２】
これにより、他の回路部分を形成する領域を別途確保する必要がなくなるため、その分だけ駆動回路部が占めるレイアウト面積、ひいては画素アレイ部３０の周辺部（即ち、表示パネル７０の額縁）の面積を小さくできる。すなわち、容量素子９０を含む回路構成の駆動回路部を表示パネル７０上に実装するに当たって、表示パネル７０の額縁領域の縮小化、即ち、狭額縁化を図ることができる。
【０１５３】
［２−２．実施形態に係る表示パネルの製造方法］
上記構成の表示パネル７０の製造に当っては、図１３において、ガラス基板７１上に、画素２０の駆動トランジスタ２２を含む回路部分を形成するプロセスにて、表示パネル７０の額縁領域にも書込み走査回路４０等の駆動回路部の他の回路部分を形成する。他の回路部分については、図面の簡略化のために図１３では図示を省略している。そして、有機ＥＬ素子２１を形成する際に、表示パネル７０の額縁領域にも、同じプロセスにて一方の電極９１、有機層９２、及び、他方の電極９３を形成し、当該有機層９２を誘電体として容量素子９０を形成する。
【０１５４】
この表示パネル７０の製造方法、即ち、有機ＥＬ表示装置の製造方法によれば、製造工程を増やすことなく、即ち、有機ＥＬ素子２１を形成する工程にて容量素子９０を形成することができる。従って、製造コストを抑えつつ、有機層９２を誘電体とする容量素子９０を含む駆動回路部が実装された表示パネル７０を作製することができる。
【０１５５】
＜５．変形例＞
上記実施形態では、有機ＥＬ素子２１の駆動回路が、基本的に、駆動トランジスタ２２および書込みトランジスタ２３の２つのトランジスタからなる画素構成の場合を例に挙げて説明したが、本発明はこの画素構成のものに限られるものではない。例えば、電源供給線３２の電位を固定とした上で、駆動トランジスタ２２に対して直列接続された発光制御トランジスタを有し、当該発光制御トランジスタによって有機ＥＬ素子２１の発光／非発光の制御を行なう画素構成など、種々の画素構成に対して適用可能である。
【０１５６】
例えば、発光制御トランジスタを含む画素構成を採る有機ＥＬ表示装置の場合には、駆動回路部として発光制御トランジスタを制御する走査回路が別途必要になる。この場合の有機ＥＬ表示装置にあっては、発光制御トランジスタを制御する走査回路に対しても、本発明を適用することが可能となる。
【０１５７】
＜６．適用例＞
以上説明した本発明による有機ＥＬ表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示部（表示装置）に適用できる。一例として、図１４〜図１８に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなどの表示部に適用することが可能である。
【０１５８】
このように、あらゆる分野の電子機器の表示部として本発明による有機ＥＬ表示装置を用いることにより、各種の電子機器の機器本体の小型化を図ることができる。すなわち、先述した実施形態の説明から明らかなように、本発明による有機ＥＬ表示装置は、容量素子を含む回路構成の駆動回路部を表示パネル上に実装するに当たって、当該表示パネルの狭額縁化を図ることができる。従って、各種の電子機器において、表示部の額縁を小さくできるために、機器本体の小型化を図ることができる。
【０１５９】
本発明による有機ＥＬ表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部３０に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。
【０１６０】
［電子機器］
以下に、本発明が適用される電子機器の具体例について説明する。
【０１６１】
図１４は、本発明が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビジョンセットは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本発明による有機ＥＬ表示装置を用いることにより作製される。
【０１６２】
図１５は、本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本発明による有機ＥＬ表示装置を用いることにより作製される。
【０１６３】
図１６は、本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本発明による有機ＥＬ表示装置を用いることにより作製される。
【０１６４】
図１７は、本発明が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本発明による有機ＥＬ表示装置を用いることにより作製される。
【０１６５】
図１８は、本発明が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含んでいる。そして、ディスプレイ１４４やサブディスプレイ１４５として本発明による有機ＥＬ表示装置を用いることにより、本適用例に係る携帯電話機が作製される。
【符号の説明】
【０１６６】
１０…有機ＥＬ表示装置、２０…画素（画素回路）、２１…有機ＥＬ素子、２２…駆動トランジスタ、２３…書込みトランジスタ、２４…保持容量、２５…補助容量、３０…画素アレイ部、３１（３１1〜３１m）…走査線、３２（３２1〜３２m）…電源供給線、３３（３３1〜３３n）…信号線、３４…共通電源供給線、４０…書込み走査回路、５０…電源供給走査回路、６０…信号出力回路、７０…表示パネル、８０…インバータ回路、９０…容量素子、９２…有機層
【図１】
2012022168.tif 000003
【図２】
2012022168.tif 000004
【図３】
2012022168.tif 000005
【図４】
2012022168.tif 000006
【図５】
2012022168.tif 000007
【図６】
2012022168.tif 000008
【図７】
2012022168.tif 000009
【図８】
2012022168.tif 000010
【図９】
2012022168.tif 000011
【図１０】
2012022168.tif 000012
【図１１】
2012022168.tif 000013
【図１２】
2012022168.tif 000014
【図１３】
2012022168.tif 000015
【図１４】
2012022168.tif 000016
【図１５】
2012022168.tif 000017
【図１６】
2012022168.tif 000018
【図１７】
2012022168.tif 000019
【図１８】
2012022168.tif 000020