(57)【要約】【課題】ネットワークに接続されているハードディスク等の記録媒体を用いて、容易に仮想記憶領域を構築する。【解決手段】プロセッサ４１は、仮想記憶領域上に割り当てられている仮想アドレスに、ネットワーク２２上に存在する記憶部のネットワーク２２上の位置を示すネットワークノード情報と、記憶部の物理アドレスとを対応付けて保持しているアドレス変換モジュールに基づいて、仮想アドレスを、対応するネットワークノード情報及び物理アドレスに変換し、ネットワークIF４５は、プロセッサ４１により得られたネットワークノード情報及び物理アドレスに基づいて、ネットワーク２２上の記憶部が有する複数の記憶領域のうち、物理アドレスが表す記憶領域にアクセスする。本発明は、例えば、ネットワークを介してハードディスク等と接続されている情報処理装置に適用できる。【選択図】図２
2012022586.tif 000002
【特許請求の範囲】
【請求項１】
ネットワークに接続されている情報処理装置において、
仮想記憶領域上に割り当てられている仮想アドレスに、前記ネットワーク上に存在する記憶部の前記ネットワーク上の位置を示すネットワークノード情報と、前記記憶部の物理アドレスとを対応付けて保持しているアドレス変換モジュールに基づいて、前記仮想アドレスを、対応する前記ネットワークノード情報及び前記物理アドレスに変換するアドレス変換手段と、
前記アドレス変換手段により得られた前記ネットワークノード情報及び前記物理アドレスに基づいて、前記ネットワーク上の前記記憶部が有する複数の記憶領域のうち、前記物理アドレスが表す記憶領域にアクセスするアクセス通信手段と
を含む情報処理装置。
【請求項２】
複数の記憶領域を有する記憶手段をさらに含み、
前記アクセス通信手段は、
前記アドレス変換手段により得られた前記ネットワークノード情報が、前記ネットワーク上における前記記憶手段の位置を表すものである場合、前記記憶手段が有する複数の記憶領域のうち、前記アドレス変換手段により得られた前記物理アドレスが指定する記憶領域にアクセスし、
前記アドレス変換手段により得られた前記ネットワークノード情報が、前記ネットワーク上における、前記記憶手段とは異なる外部の記憶部の位置を表すものである場合、外部の前記記憶部が有する複数の記憶領域のうち、前記アドレス変換手段により得られた前記物理アドレスが指定する記憶領域にアクセスする
請求項１に記載の情報処理装置。
【請求項３】
前記アドレス変換モジュールは、前記仮想アドレスに、前記ネットワークノード情報と、前記物理アドレスとが対応付けられている複数のアドレス変換テーブルを保持しており、
前記アドレス変換手段は、前記アドレス変換モジュールが保持している前記複数のアドレス変換テーブルに基づいて、前記仮想アドレスを、対応する前記物理アドレス及び前記ネットワークノード情報に変換する
請求項２に記載の情報処理装置。
【請求項４】
前記アドレス変換モジュールは、前記仮想アドレスに、前記ネットワークノード情報と、前記物理アドレスとが対応付けられているアドレス変換テーブルを保持しており、
前記アドレス変換モジュールが保持している前記アドレス変換テーブルを更新する更新手段をさらに含む
請求項２に記載の情報処理装置。
【請求項５】
前記ネットワークノード情報は、IP(internet protocol)アドレス、MAC(media access control)アドレス、又はドメイン情報の一部若しくは全部である
請求項１に記載の情報処理装置。
【請求項６】
前記アドレス変換モジュールは、前記仮想アドレスに、前記ネットワークノード情報と、前記物理アドレスとが対応付けられているアドレス変換テーブルを保持しており、
前記アドレス変換モジュールが保持する前記アドレス変換テーブルを、前記ネットワークに接続されている他の前記情報処理装置に対して送信し、前記他の情報処理装置との間で、前記アドレス変換テーブルを共有する送信手段をさらに含む
請求項１に記載の情報処理装置。
【請求項７】
ネットワークに接続されている情報処理装置の情報処理方法において、
前記情報処理装置は、
アドレス変換手段と、
アクセス通信手段と
を含み、
前記アドレス変換手段が、仮想記憶領域上に割り当てられている仮想アドレスに、前記ネットワーク上に存在する記憶部の前記ネットワーク上の位置を示すネットワークノード情報と、前記記憶部の物理アドレスとを対応付けて保持しているアドレス変換モジュールに基づいて、前記仮想アドレスを、対応する前記ネットワークノード情報及び前記物理アドレスに変換し、
前記アクセス通信手段が、前記アドレス変換手段により得られた前記ネットワークノード情報及び前記物理アドレスに基づいて、前記ネットワーク上の前記記憶部が有する複数の記憶領域のうち、前記物理アドレスが表す記憶領域にアクセスする
ステップを含む情報処理方法。
【請求項８】
ネットワークに接続されている情報処理装置を制御するコンピュータを、
仮想記憶領域上に割り当てられている仮想アドレスに、前記ネットワーク上に存在する記憶部の前記ネットワーク上の位置を示すネットワークノード情報と、前記記憶部の物理アドレスとを対応付けて保持しているアドレス変換モジュールに基づいて、前記仮想アドレスを、対応する前記ネットワークノード情報及び前記物理アドレスに変換するアドレス変換手段と、
前記アドレス変換手段により得られた前記ネットワークノード情報及び前記物理アドレスに基づいて、前記ネットワーク上の前記記憶部が有する複数の記憶領域のうち、前記物理アドレスが表す記憶領域にアクセスするアクセス通信手段と
して機能させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理装置、情報処理方法、及びプログラムに関し、特に、例えば、ネットワークに接続されているメモリ又はストレージ等の記録媒体を、仮想記憶領域として利用するようにした情報処理装置、情報処理方法、及びプログラムに関する。
【背景技術】
【０００２】
従来、コンピュータにおけるメモリ領域の拡張方法として、仮想記憶領域を用いるものがある。仮想記憶領域は、コンピュータのOS（operating system）等が提供する仮想的なメモリ領域である。コンピュータのOS等は、例えば、実行されたプログラムにより必要とされるメモリ容量が、実装されているメモリ容量よりも大きい場合等には、メモリ又はストレージ等の記憶領域を、実行されたプログラムにより必要とされるメモリ容量として利用する必要がある。この場合、メモリ又はストレージ等の記憶領域を仮想記憶領域として設定する。
【０００３】
具体的には、仮想記憶領域上のアドレスである仮想アドレスを決定し、決定した仮想アドレスを、実際にコンピュータに搭載されている記録媒体の記憶領域上のアドレスである物理アドレスに変換し、その物理アドレスを用いて、データを読み書きする（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平８−２７２７５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来のコンピュータにおいては、コンピュータに接続されているメモリ又はストレージ等の記憶領域を仮想記憶領域として利用しているものの、コンピュータとネットワークを介して接続されたサーバ上のハードディスク等の記憶領域を仮想記憶領域として利用することはできなかった。
【０００６】
本発明は、このような状況に鑑みてなされたものであり、ネットワークに接続されている記録媒体を仮想記憶領域として利用するようにして、実行されたプログラムが、仮想アドレスを用いることにより、容易に、ネットワークに接続されている記録媒体の記憶領域にアクセスできるようにしたものである。
【課題を解決するための手段】
【０００７】
本発明の一側面の情報処理装置は、ネットワークに接続されている情報処理装置であって、仮想記憶領域上に割り当てられている仮想アドレスに、前記ネットワーク上に存在する記憶部の前記ネットワーク上の位置を示すネットワークノード情報と、前記記憶部の物理アドレスとを対応付けて保持しているアドレス変換モジュールに基づいて、前記仮想アドレスを、対応する前記ネットワークノード情報及び前記物理アドレスに変換するアドレス変換手段と、前記アドレス変換手段により得られた前記ネットワークノード情報及び前記物理アドレスに基づいて、前記ネットワーク上の前記記憶部が有する複数の記憶領域のうち、前記物理アドレスが表す記憶領域にアクセスするアクセス通信手段とを含む情報処理装置である。
【０００８】
複数の記憶領域を有する記憶手段をさらに設けることができ、前記アクセス通信手段では、前記アドレス変換手段により得られた前記ネットワークノード情報が、前記ネットワーク上における前記記憶手段の位置を表すものである場合、前記記憶手段が有する複数の記憶領域のうち、前記アドレス変換手段により得られた前記物理アドレスが指定する記憶領域にアクセスし、前記アドレス変換手段により得られた前記ネットワークノード情報が、前記ネットワーク上における、前記記憶手段とは異なる外部の記憶部の位置を表すものである場合、外部の前記記憶部が有する複数の記憶領域のうち、前記アドレス変換手段により得られた前記物理アドレスが指定する記憶領域にアクセスすることができる。
【０００９】
前記アドレス変換モジュールは、前記仮想アドレスに、前記ネットワークノード情報と、前記物理アドレスとが対応付けられている複数のアドレス変換テーブルを保持しており、前記アドレス変換手段では、前記アドレス変換モジュールが保持している前記複数のアドレス変換テーブルに基づいて、前記仮想アドレスを、対応する前記物理アドレス及び前記ネットワークノード情報に変換することができる。
【００１０】
前記アドレス変換モジュールは、前記仮想アドレスに、前記ネットワークノード情報と、前記物理アドレスとが対応付けられているアドレス変換テーブルを保持しており、前記アドレス変換モジュールが保持している前記アドレス変換テーブルを更新する更新手段をさらに設けることができる。
【００１１】
前記ネットワークノード情報は、IP(internet protocol)アドレス、MAC(media access control)アドレス、又はドメイン情報の一部若しくは全部であるようにすることができる。
【００１２】
前記アドレス変換モジュールは、前記仮想アドレスに、前記ネットワークノード情報と、前記物理アドレスとが対応付けられているアドレス変換テーブルを保持しており、前記アドレス変換モジュールが保持する前記アドレス変換テーブルを、前記ネットワークに接続されている他の前記情報処理装置に対して送信し、前記他の情報処理装置との間で、前記アドレス変換テーブルを共有する送信手段をさらに設けることができる。
【００１３】
本発明の一側面の情報処理方法は、ネットワークに接続されている情報処理装置の情報処理方法であって、前記情報処理装置は、アドレス変換手段と、アクセス通信手段とを含み、前記アドレス変換手段が、仮想記憶領域上に割り当てられている仮想アドレスに、前記ネットワーク上に存在する記憶部の前記ネットワーク上の位置を示すネットワークノード情報と、前記記憶部の物理アドレスとを対応付けて保持しているアドレス変換モジュールに基づいて、前記仮想アドレスを、対応する前記ネットワークノード情報及び前記物理アドレスに変換し、前記アクセス通信手段が、前記アドレス変換手段により得られた前記ネットワークノード情報及び前記物理アドレスに基づいて、前記ネットワーク上の前記記憶部が有する複数の記憶領域のうち、前記物理アドレスが表す記憶領域にアクセスするステップを含む情報処理方法である。
【００１４】
本発明の一側面のプログラムは、ネットワークに接続されている情報処理装置を制御するコンピュータを、仮想記憶領域上に割り当てられている仮想アドレスに、前記ネットワーク上に存在する記憶部の前記ネットワーク上の位置を示すネットワークノード情報と、前記記憶部の物理アドレスとを対応付けて保持しているアドレス変換モジュールに基づいて、前記仮想アドレスを、対応する前記ネットワークノード情報及び前記物理アドレスに変換するアドレス変換手段と、前記アドレス変換手段により得られた前記ネットワークノード情報及び前記物理アドレスに基づいて、前記ネットワーク上の前記記憶部が有する複数の記憶領域のうち、前記物理アドレスが表す記憶領域にアクセスするアクセス通信手段として機能させるためのプログラムである。
【００１５】
本発明によれば、仮想記憶領域上に割り当てられている仮想アドレスに、ネットワーク上に存在する記憶部のネットワーク上の位置を示すネットワークノード情報と、記憶部の物理アドレスとを対応付けて保持しているアドレス変換モジュールに基づいて、仮想アドレスが、対応するネットワークノード情報及び物理アドレスに変換され、変換により得られたネットワークノード情報及び物理アドレスに基づいて、ネットワーク上の記憶部が有する複数の記憶領域のうち、物理アドレスが表す記憶領域がアクセスされる。
【発明の効果】
【００１６】
本発明によれば、ネットワークに接続されている記録媒体を、容易に仮想記憶領域として利用することが可能となる。
【図面の簡単な説明】
【００１７】
【図１】本発明を適用した情報処理システムの構成例を示すブロック図である。
【図２】情報処理装置の構成例を示すブロック図である。
【図３】プロセッサの詳細な構成例を示すブロック図である。
【図４】MMUにおいてTLBを用いた場合の複数のエントリ実装の一例を示す図である。
【図５】MMUにおいてアドレス変換レジスタを用いての１つのエントリ実装の一例を示す図である。
【図６】書込情報の一例を示す図である。
【図７】DMAコントローラにより書込データが書き込まれる場合について説明するための図である。
【図８】書込情報の他の例を示す図である。
【図９】要求情報の一例を示す図である。
【図１０】要求情報に応じて生成される読出情報の一例を示す図である。
【図１１】受信した読出情報に基づいて、読出データを書き込む場合の一例を示す図である。
【図１２】情報処理装置が行う書込み処理を説明するためのフローチャートである。
【図１３】情報処理装置が行う読出し処理を説明するためのフローチャートである。
【図１４】情報処理装置の他の構成例を示す図である。
【発明を実施するための形態】
【００１８】
以下、発明を実施するための形態（以下、本実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．  本実施の形態（ネットワークノードアドレスが付加されてアドレス変換テーブルを用いる場合の一例）
２．  変形例
【００１９】
＜１．本実施の形態＞
[情報処理システム１の構成例]
図１は、本発明を適用した情報処理システム１の構成例を示している。
【００２０】
この情報処理システム１は、情報処理装置２１−１乃至２１−Nにより構成されており、インターネット等のネットワーク２２を介して相互に接続されている。
【００２１】
情報処理装置２１−１乃至２１−Nは、それぞれ、データやプログラム等を記憶させるハードディスク等からなるローカルメモリを有しており、それぞれが有する複数のローカルメモリの記憶領域を、情報処理装置２１−１乃至２１−Nそれぞれの仮想記憶領域として利用する。
【００２２】
すなわち、例えば、情報処理装置２１−１乃至２１−Nそれぞれが有する複数のローカルメモリにおいて、ローカルメモリ上の複数の記憶領域には、それぞれ異なる一意の仮想アドレスが割り当てられている。
【００２３】
[情報処理装置２１−nの構成例]
図２は、情報処理装置２１−nの構成例を示している。
【００２４】
情報処理装置２１−nは、例えば、ネットワーク２２に接続されたパーソナルコンピュータ等であり、プロセッサ４１、入出力IF(interface)４２、DMA(direct memory access)コントローラ４３、ローカルメモリ４４、及びネットワークIF４５により構成される。
【００２５】
プロセッサ４１は、CPU(central processing unit)等により構成されており、各部を制御する。また、プロセッサ４１は、例えば、入出力IF４２からの操作信号に応じて、所定の処理を行なう。なお、プロセッサ４１の詳細については、図３を参照して後述する。
【００２６】
入出力IF４２は、マウスやキーボード等の操作部（図示せず）と接続されており、ユーザが操作部を操作したことに対応して、操作部から供給される操作信号を、プロセッサ４１に供給する。
【００２７】
DMAコントローラ４３は、プロセッサ４１からの制御に従って、プロセッサ４１からのデータを、ローカルメモリ４４にDMA転送して記憶させる。また、DMAコントローラ４３は、プロセッサ４１からの制御に従って、ローカルメモリ４４に記憶されているデータを読み出し、プロセッサ４１にDMA転送する。
【００２８】
さらに、DMAコントローラ４３は、プロセッサ４１からの制御に従って、プロセッサ４１からのデータを、ネットワークIF４５にDMA転送する。また、DMAコントローラ４３は、ネットワークIF４５からのデータを、プロセッサ４１にDMA転送する。
【００２９】
ローカルメモリ４４は、例えばハードディスクやEEPROM（electrically erasable and programmable read only memory）、DRAM(dynamic random access memory)等であり、DMAコントローラ４３からDMA転送されたデータ等を記憶する。なお、ローカルメモリ４４は、複数の記憶領域により構成されており、複数の記憶領域には、それぞれ、その記憶領域の位置を表す物理アドレスが対応付けられて記憶されているものとする。
【００３０】
ネットワークIF４５は、DMAコントローラ４３からのデータを、ネットワーク２２を介して他の情報処理装置２１−p（p≠n）に送信する。また、ネットワークIF４５は、他の情報処理装置２１−pからネットワーク２２を介して送信されてくるデータを、DMAコントローラ４３に供給する。
【００３１】
[プロセッサ４１の構成例]
図３は、プロセッサ４１の詳細な構成例を示している。
【００３２】
プロセッサ４１は、CPU６１、MMU（memory management unit）６２、MMU６２が内蔵するTLB（translation lookaside buffer）６３、及びキャッシュメモリ６４により構成されている。
【００３３】
CPU６１は、MMU６２やDMAコントローラ４３等を制御する。また、CPU６１は、ローカルメモリ４４に予め記憶されているプログラムを、DMAコントローラ４３及びMMU６２を介してキャッシュメモリ６４に記憶させる。さらに、CPU６１は、キャッシュメモリ６４に記憶させたプログラムを、キャッシュメモリ６４からMMU６２を介して取得する。
【００３４】
そして、CPU６１は、取得したプログラムを実行することにより、所定の処理を行なう。すなわち、例えば、CPU６１は、仮想記憶領域上に割り当てられた仮想アドレスを、MMU６２に供給することにより、キャッシュメモリ６４からMMU６２を介して、その仮想アドレスに対応するデータを読み出す。なお、キャッシュメモリ６４は、後述するように、所定のデータを、対応する仮想アドレスに対応付けて記憶している。
【００３５】
そして、CPU６１は、読み出したデータに対して演算や加工などの処理を行い、その処理結果を、キャッシュメモリ６４又はローカルメモリ４４に書き込む。
【００３６】
また、例えば、CPU６１は、MMU６２に供給した仮想アドレスに対応するデータが、キャッシュメモリ６４に存在しない場合、DMAコントローラ４３等を制御して、仮想アドレスに対応するデータを記憶しているローカルメモリ４４や他の情報処理装置２１-pから、MMU６２に供給した仮想アドレスに対応するデータを読み出させ、MMU６２に供給させる。
【００３７】
そして、CPU６１は、MMU６２を制御して、DMAコントローラ４３からのデータに、対応する仮想アドレスを対応付けさせ、キャッシュメモリ６４に供給して記憶させる。これにより、CPU６１は、MMU６２に供給した仮想アドレスに対応するデータを、キャッシュメモリ６４及びMMU６２を介して取得できるようになる。
【００３８】
MMU６２は、内蔵するTLB６３を用いて、CPU６１からの仮想アドレスを、対応する物理アドレス及びネットワークノードアドレス（いずれも後述する）に変換したり、DMAコントローラ４３からのデータに対応付けられている物理アドレス及びネットワークノードアドレスを、対応する仮想アドレスに逆変換する処理等を行う。
【００３９】
TLB６３は、予め生成された複数のエントリ１乃至mを含むアドレス変換テーブルを予め保持している。
【００４０】
次に、図４は、TLB６３の一例を示している。
【００４１】
TLB６３は、図４に示されるように、仮想記憶領域上に割り当てられている仮想アドレス、仮想アドレスに対応する物理アドレスであって、ローカルメモリ４４の記憶領域上に割り当てられている物理アドレス、仮想アドレスを物理アドレスに変換するための制御に用いる制御情報、及び物理アドレスにより指定される記憶領域を有しているローカルメモリ４４（が設けられた情報処理装置２１-n）のネットワーク上の位置を表すネットワークノードアドレスが対応付けられた複数のエントリ１乃至mを含むアドレス変換テーブルを予め保持している。
【００４２】
なお、ネットワークノードアドレスとしては、例えば、情報処理装置２-nを一意に表す情報が採用される。すなわち、例えば、ネットワークノードアドレスとしては、例えば、情報処理装置２１-nのIP(internet protocol)アドレスやMAC(media access control)アドレス等を用いることができる。また、例えば、ネットワークノードアドレスとしては、情報処理装置２１-nにおけるネットワーク上の位置を表すドメイン情報（例えば、ホームページのアドレスやメールアドレスに含まれる）の一部又は全部を用いるようにしてもよい。
【００４３】
MMU６２は、キャッシュメモリ６４から、キャッシュメモリ６４に記憶されているデータそれぞれに対応付けられている複数の仮想アドレスを、適宜読み出して保持している。
【００４４】
MMU６２は、保持している複数の仮想アドレス毎に、その仮想アドレスと、CPU６１からの仮想アドレスとが一致するか否かを判定する。
【００４５】
そして、MMU６２は、保持している複数の仮想アドレスのうちの１つの仮想アドレスと、CPU６１からの仮想アドレスとが一致していると判定した場合、一致すると判定した仮想アドレスに対応付けられているデータを、キャッシュメモリ６４から読出し、CPU６１に供給する。
【００４６】
また、MMU６２は、保持している複数の仮想アドレスそれぞれと、CPU６１からの仮想アドレスとが一致していないと判定した場合、TLB６３が保持している複数のエントリ１乃至mに基づいて、CPU６１からの仮想アドレスを、対応する物理アドレス及びネットワークノードアドレスに変換する。
【００４７】
そして、MMU６２は、変換により得られた物理アドレス及びネットワークノードアドレスを、DMAコントローラ４３に供給する。
【００４８】
また、MMU６２は、TLB６３を用いて、DMAコントローラ４３からのデータに対応付けられている物理アドレス及びネットワークノードアドレスを、対応する仮想アドレスに逆変換する。そして、MMU６２は、逆変換により得られる仮想アドレスを、DMAコントローラ４３からのデータに対応付けて、キャッシュメモリ６４に供給して記憶させる。
【００４９】
キャッシュメモリ６４は、例えば、RAM（random access memory）等により構成されており、MMU６２からの、仮想アドレスに対応付けられているデータを記憶する。
【００５０】
なお、プロセッサ４１において、MMU６２が、図４に示されるような、複数のエントリ1乃至mを含むアドレス変換テーブルを用いて変換を行なうようにしたが、その他、例えば、MMU６２は、図５に示されるような１個のエントリのみを含むアドレス変換テーブルを用いて変換を行なうアドレス変換レジスタであるようにしてもよい。
【００５１】
この場合、MMU６２は、CPU６１に所定の処理を実行させるOS等のプログラムからの制御に応じて、適宜、図５に示される１個のエントリを、必要に応じて更新するものとなる。
【００５２】
なお、MMU６２は、１個のアドレス変換レジスタにより構成されるようにしてもよいし、複数個のアドレス変換レジスタにより構成されるようにすることが可能である。
【００５３】
MMU６２が複数個のアドレス変換レジスタにより構成される場合、複数個のアドレス変換レジスタは、それぞれ、同一のアドレス変換テーブルを用いるようにしてもよいし、アドレス変換レジスタ毎に、異なるアドレス変換テーブルを用いるように実装することができる。この場合、例えば、TLB６３は、複数個のアドレス変換レジスタにより構成されるMMU６２において用いられる複数のアドレス変換テーブルを保持するものとなる。
【００５４】
また、図３に示されるプロセッサ４１は、TLB６３が保持するアドレス変換テーブルに、ネットワークノードアドレスが付加されている以外は、既存のプロセッサと同様に構成されている。
【００５５】
したがって、本発明では、TLB６３が保持するアドレス変換テーブルのみを、ネットワークノードアドレスが付加されたアドレス変換テーブルとするだけで、既存のプロセッサをそのまま用いることができるので、プロセッサ４１の製造コストを抑制することが可能となる。
【００５６】
[書込情報を送信する場合の一例]
次に、図６は、情報処理装置２１-aが、情報処理装置２１-bのローカルメモリ４４b上の記憶領域にデータを書き込む場合に生成される書込情報の一例を示している。
【００５７】
なお、a及びbは、１からNまでの異なる値を表す。また、以下の説明において、情報処理装置２１-aと情報処理装置２１-bとをそれぞれ構成するCPU６１等を区別するために、情報処理装置２１-aのCPU６１をCPU６１aというとともに、情報処理装置２１-bのCPU６１をCPU６１bという。CPU６１以外のものについても同様である。
【００５８】
情報処理装置２１-aのCPU６１aは、例えば、所定の仮想アドレスに対応するデータを処理し、処理後のデータを、処理後のデータに対応する仮想アドレスとともに、MMU６２aに供給する。
【００５９】
MMU６２aは、CPU６１aからの制御にしたがって、TLB６３a等を用いて、CPU６１aからの仮想アドレスを、対応するネットワークノードアドレス及び物理アドレスに変換し、CPU６１aからのデータとともに、DMAコントローラ４３aに供給する。
【００６０】
いまの場合、アドレス変換により得られたネットワークノードアドレスは、情報処理装置２１-bにおけるネットワーク２２上の位置を表しており、物理アドレスは、情報処理装置２１-bにおけるローカルメモリ４４b上の複数の記憶領域のうち、所定の記憶領域を表している（指定している）ものとする。
【００６１】
DMAコントローラ４３aは、MMU６２aから供給される、情報処理装置２１-bのネットワークノードアドレス、物理アドレス、及びデータを、ネットワークIF４５aに供給する。
【００６２】
ネットワークIF４５aは、通信に用いる既存のインターネットプロトコル等を含む既存の送信プロトコル信号と、送信元のアドレス情報（情報処理装置２１-aのネットワークノードアドレス等）や、既存のインターネットプロトコルとは異なる他のプロトコルを含む他の送信プロトコル信号とを予め保持しているプロトコル信号設定レジスタ（図示せず）を内蔵している。
【００６３】
ネットワークIF４５aは、DMAコントローラ４３aからの制御に従って、内蔵するプロトコル信号設定レジスタから、既存の送信プロトコル信号、及び他の送信プロトコル信号を読み出す。
【００６４】
そして、ネットワークIF４５aは、読み出した既存の送信プロトコル信号、他の送信プロトコル信号、DMAコントローラ４５aからのネットワークノードアドレスを送信先アドレスとし、DMAコントローラ４５aからのデータを書込データとし、DMAコントローラ４５aからの物理アドレスを、書込データを書き込むための、情報処理装置２１−bのローカルメモリ４bの記憶領域を示すメモリアドレスとして、図６に示されるような書込情報を構成し、ネットワーク２２を介して、情報処理装置２１-bに対して送信する。
【００６５】
[書込データを書き込む場合の一例]
次に、図７は、情報処理装置２１-bが、情報処理装置２１-aからの書込情報に基づいて、書込情報に含まれる書込データを、ローカルメモリ４４b上の複数の記憶領域のうち、書込情報に含まれるメモリアドレスにより指定される記憶領域に書き込む場合の一例を示している。
【００６６】
情報処理装置２１-bのネットワークIF４５bは、情報処理装置２１-aからネットワーク２２を介して送信されてくる、図７に示されるような書込情報のうち、他の送信プロトコル信号及び既存のプロトコル信号を受信する。
【００６７】
そして、ネットワークIF４５bは、受信した他の送信プロトコル信号及び既存の送信プロトコル信号を、内蔵するプロトコル信号設定レジスタに記憶させる。また、ネットワークIF４５bは、記憶させた他の送信プロトコル信号及び既存の送信プロトコル信号に基づいて、書込情報に含まれるメモリアドレス及び書込データを受信し、DMAコントローラ４３bに供給する。
【００６８】
DMAコントローラ４３bは、ネットワークIF４５bからの書込データを、ローカルメモリ４４bに供給し、ネットワークIF４５bからのメモリアドレスにより指定される、ローカルメモリ４４b上の記憶領域に記憶させる。
【００６９】
ところで、情報処理装置２１-aは、図６に示されるように、書込データを書き込む記憶領域を指定するメモリアドレスを含む書込情報を生成して送信するようにしたが、情報処理装置２１-bにおいて書込データを書き込む記憶領域が予めわかっている場合には、情報処理装置２１-aは、図８に示されるように、メモリアドレスを含まない書込情報を生成して送信するようにしてもよい。
【００７０】
この場合、メモリアドレスを含める処理を行う必要がないため、より迅速に書込情報を生成して送信することができる。
【００７１】
次に、図９乃至図１１を参照して、情報処理装置２１-aが、情報処理装置２１-bから所定のデータを読み出す場合、すなわち、例えば、情報処理装置２１-bに対して、所定のデータの送信を要求し、その要求に応じて送信されてくるデータを取得する場合の一例を説明する。
【００７２】
[要求情報を送信する場合の他の一例]
図９は、情報処理装置２１-aが、情報処理装置２１-bに対して、所定のデータの送信を要求する場合に生成される要求情報の一例を示している。
【００７３】
情報処理装置２１-aのCPU６１aは、仮想記憶領域上における所定の仮想アドレスに記憶されているデータを読み出す場合、所定の仮想アドレスを、MMU６２aに供給する。
【００７４】
MMU６２aは、CPU６１aからの制御にしたがって、保持している複数の仮想アドレス（キャッシュメモリ６４に記憶されているデータに対応付けられている仮想アドレス）のうちの１つと、CPU６１aからの仮想アドレスとが一致しているか否かを判定する。
【００７５】
MMU６２aは、保持している複数の仮想アドレスのうちの１つと、CPU６１aからの仮想アドレスとが一致していると判定した場合、一致すると判定した仮想アドレスに対応付けられているデータを、キャッシュメモリ６４aから読出し、CPU６１aに供給する。
【００７６】
また、MMU６２aは、保持している複数の仮想アドレスそれぞれと、CPU６１aからの仮想アドレスとが一致していないと判定した場合、TLB６３a等を用いて、CPU６１aからの仮想アドレスを、対応するネットワークノードアドレス及び物理アドレスに変換し、DMAコントローラ４３aに供給する。
【００７７】
DMAコントローラ４３aは、MMU６２aから供給されるネットワークノードアドレスが、予め保持している、情報処理装置２１-aのネットワークノードアドレスと一致するか否かに基づいて、MMU６２aから供給されるネットワークノードアドレスが、情報処理装置２１-aのネットワークアドレスであるか否かを判定する。
【００７８】
そして、DMAコントローラ４３aは、MMU６２aから供給されるネットワークノードアドレスが、情報処理装置２１-aのネットワークアドレスであると判定した場合、MMU６２aからの物理アドレスを、ローカルメモリ４４aに供給して、ローカルメモリ４４a上の複数の記憶領域のうち、その物理アドレスにより指定される記憶領域上のデータを読み出す。
【００７９】
DMAコントローラ４３aは、読み出したデータに、MMU６２aからのネットワークノードアドレス及び物理アドレスを対応づけて、MMU６２aに供給する。
【００８０】
この場合、MMU６２aは、TLB６３等を用いて、DMAコントローラ４３aからのデータに対応付けられているネットワークノードアドレス及び物理アドレスを、対応する仮想アドレスに逆変換する。そして、MMU６２aは、DMAコントローラ４３aからのデータを、逆変換により得られた仮想アドレスに対応付けて、キャッシュメモリ６４に供給して記憶させる。
【００８１】
また、DMAコントローラ４３aは、MMU６２aから供給されるネットワークノードアドレスが、情報処理装置２１-aのネットワークアドレスではないと判定した場合、MMU６２aから供給されるネットワークノードアドレス及び物理アドレスを、ネットワークIF４５aに供給する。
【００８２】
なお、いまの場合、変換により得られたネットワークノードアドレスは、情報処理装置２１-bにおけるネットワーク２２上の位置を表しており、物理アドレスは、情報処理装置２１-bにおけるローカルメモリ４４b上の複数の記憶領域のうち、所定の記憶領域を表しているものとする。
【００８３】
ネットワークIF４５aは、DMAコントローラ４３aからの制御に従って、内蔵するプロトコル信号設定レジスタから、既存の送信プロトコル信号、及び他の送信プロトコル信号を読み出す。
【００８４】
また、ネットワークIF４５aは、DMAコントローラ４５aからの物理アドレスを含む要求データであって、且つ、ローカルメモリ４４b上の複数の記憶領域のうち、DMAコントローラ４５aからの物理アドレスにより指定される記憶領域上のデータを要求するための要求データを生成する。
【００８５】
さらに、ネットワークIF４５aは、DMAコントローラ４５aからのネットワークノードアドレスを送信先アドレスとする。そして、ネットワークIF４５aは、図９に示されるように、読み出した既存の送信プロトコル信号及び他の送信プロトコル信号、送信先アドレス、並びに要求データにより構成される要求情報を生成し、ネットワーク２２を介して、情報処理装置２１-bに対して送信する。
【００８６】
[読出情報を送信する場合の一例]
図１０は、情報処理装置２１-bが、情報処理装置２１-aからの要求情報に基づいて、所定のデータを情報処理装置２１-aに送信する場合の一例を示している。
【００８７】
情報処理装置２１-bのネットワークIF４５bは、情報処理装置２１-aからネットワーク２２を介して供給される要求情報に含まれる他の送信プロトコル信号及び既存の送信プロトコル信号を受信する。そして、ネットワークIF４５bは、受信した他の送信プロトコル信号及び既存の送信プロトコル信号を、内蔵するプロトコル信号設定レジスタに供給して記憶させる。
【００８８】
ネットワークIF４５bは、内蔵するプロトコル信号設定レジスタに記憶させた他の送信プロトコル信号及び既存の送信プロトコル信号に基づいて、要求情報に含まれる要求データを受信し、DMAコントローラ４３bに供給する。
【００８９】
DMAコントローラ４３bは、ネットワークIF４５bからの要求データに基づいて、ローカルメモリ４４b上の記憶領域のうち、要求データに含まれる物理アドレスにより指定される記憶領域上のデータを読み出す。そして、DMAコントローラ４３bは、読み出したデータを、読出データとして、ネットワークIF４５bに供給する。また、DMAコントローラ４３bは、読出データを読み出した記憶領域を示す物理アドレス（要求データに含まれていた物理アドレス）を、メモリアドレスとして、ネットワークIF４５bに供給する。
【００９０】
ネットワークIF４５bは、内蔵するプロトコル信号設定レジスタを用いて、要求データに含まれていた送信先アドレス（情報処理装置２１-aのネットワークノードアドレス）を、送信先アドレスとする。
【００９１】
そして、ネットワークIF４５bは、送信先アドレス、内蔵するプロトコル信号設定レジスタに記憶されている他の送信プロトコル信号及び既存の送信プロトコル信号、並びにDMAコントローラ４３bからの読出データ及びメモリアドレスにより構成される読出情報を生成し、ネットワーク２２を介して、情報処理装置２１-aに送信する。
【００９２】
[読出情報を受信して、読出データを記憶する場合の一例]
図１１は、情報処理装置２１-aが、情報処理装置２１-bに対して要求情報を送信したことに対応して、情報処理装置２１-bから送信されてくる読出情報を受信し、受信した読出情報に含まれる読出データを記憶する場合の一例を示している。
【００９３】
情報処理装置２１-aのネットワークIF４５aは、情報処理装置２１-bからネットワーク２２を介して供給される読出情報に含まれる他の送信プロトコル信号及び既存の送信プロトコル信号を受信する。そして、ネットワークIF４５aは、受信した他の送信プロトコル信号及び既存の送信プロトコル信号を、内蔵するプロトコル信号設定レジスタに供給して記憶させる。
【００９４】
ネットワークIF４５aは、プロトコル信号設定レジスタに記憶させた他の送信プロトコル信号及び既存の送信プロトコル信号に基づいて、情報処理装置２１-bからネットワーク２２を介して供給される読出情報に含まれる読出データ及びメモリアドレスを受信し、DMAコントローラ４３aに供給する。
【００９５】
また、ネットワークIF４５aは、プロトコル信号設定レジスタに記憶された他の送信プロトコル信号に含まれる、送信元（情報処理装置２１-b）のネットワークノードアドレスを抽出して、DMAコントローラ４３aに供給する。
【００９６】
DMAコントローラ４３aは、ネットワークIF４５aからの読出データを、同じくネットワークIF４５aからのメモリアドレス及びネットワークノードアドレスに対応付けて、プロセッサ４１aのMMU６２aに供給する。
【００９７】
この場合、MMU６２aは、TLB６３aを用いて、DMAコントローラ４３aからの読出データに対応付けられているメモリアドレス及びネットワークノードアドレスを、対応する仮想アドレスに逆変換する。
【００９８】
そして、MMU６２aは、逆変換により得られる仮想アドレスを、DMAコントローラ４３aからの読出データに対応付けて、キャッシュメモリ６４aに供給して記憶させる。
【００９９】
[情報処理装置２１-aが行う書込み処理]
次に、図１２のフローチャートを参照して、情報処理装置２１-aが、情報処理装置２１-aのローカルメモリ４４aや、情報処理装置２１-bのローカルメモリ４４bに対して、データの書込みを行う書込み処理について説明する。
【０１００】
この書込み処理は、例えば、CPU６１aが、所定の仮想アドレスのデータに対して、処理を行い、処理後のデータを、仮想アドレスに対応するネットワークノードアドレスにより示される位置に存在するローカルメモリ上の複数の記憶領域のうち、仮想アドレスに対応する物理アドレスにより指定される記憶領域に書き込むように、MMU６２a等を制御する場合に開始される。
【０１０１】
すなわち、例えば、CPU６１aは、処理後のデータを、対応する仮想アドレスとともに、MMU６２aに供給する。
【０１０２】
ステップＳ２１において、MMU６２aは、内蔵するTLB６３a等を用いて、CPU６１aからの仮想アドレスを、対応する物理アドレス及びネットワークノードアドレスに変換する。そして、MMU６２aは、変換により得られた物理アドレス及びネットワークノードアドレスを、CPU６１aからのデータとともに、DMAコントローラ４３aに供給する。
【０１０３】
ステップＳ２２において、DMAコントローラ４３aは、MMU６２aからのネットワークノードアドレスが、予め保持している、情報処理装置２１-aの位置を表すネットワークノードアドレスと一致するか否かに基づいて、MMU６２aからのネットワークノードアドレスが、情報処理装置２１-aの位置を表すネットワークノードアドレスであるか否かを判定する。
【０１０４】
ステップＳ２２において、DMAコントローラ４３aは、MMU６２aからのネットワークノードアドレスが、予め保持している、情報処理装置２１-aの位置を表すネットワークノードアドレスと一致するか否かに基づいて、MMU６２aからのネットワークノードアドレスが、情報処理装置２１-aの位置を表すネットワークノードアドレスであると判定した場合、処理をステップＳ２３に進める。
【０１０５】
そして、ステップＳ２３において、DMAコントローラ４３aは、MMU６２aからのデータをローカルメモリ４４aに供給して、ローカルメモリ４４a上の記憶領域のうち、MMU６２aからの物理アドレスにより指定される記憶領域に記憶させる。
【０１０６】
また、ステップＳ２２において、DMAコントローラ４３aは、MMU６２aからのネットワークノードアドレスが、予め保持している、情報処理装置２１-aの位置を表すネットワークノードアドレスと一致するか否かに基づいて、MMU６２aからのネットワークノードアドレスが、情報処理装置２１-aの位置を表すネットワークノードアドレスではないと判定した場合、処理をステップＳ２４に進める。
【０１０７】
ステップＳ２４において、DMAコントローラ４３aは、MMU６２aからのネットワークノードアドレス、物理アドレス、及びデータを、ネットワークIF４５aに供給する。
【０１０８】
ネットワークIF４５aは、DMAコントローラ４３aからのネットワークノードアドレス、物理アドレス、及びデータに基づいて、例えば、図６に示されるような書込情報を生成する。
【０１０９】
ステップＳ２５において、ネットワークIF４５aは、生成した書込情報を、ネットワーク２２を介して、情報処理装置２１-bに送信する。これに対応して、情報処理装置２１-bでは、ネットワークIF４５aからネットワーク２２を介して供給される書込情報に基づいて、データの書込みが行なわれる。以上で書込み処理は終了される。
【０１１０】
[情報処理装置２１-aが行う読出し処理]
次に、図１３のフローチャートを参照して、情報処理装置２１-aが、情報処理装置２１-aのローカルメモリ４４aや、情報処理装置２１-bのローカルメモリ４４bから、データの読出しを行う読出し処理について説明する。
【０１１１】
この読出し処理は、例えば、CPU６１aが、所定の仮想アドレスに対応付けられているデータを仮想記憶領域から読み出すように、MMU６２a等を制御する場合に開始される。
【０１１２】
すなわち、例えば、CPU６１aは、読出し対象のデータに対応する仮想アドレスを、MMU６２aに供給する。
【０１１３】
なお、この読出し処理では、情報処理装置２１-aにおいて、CPU６１aにより必要とされているデータが、キャッシュメモリ６４a上に記憶されていない場合を前提としている。CPU６１aにより必要とされているデータが、キャッシュメモリ６４a上に記憶されている場合には、CPU６１aは、キャッシュメモリ６４aからデータを読み出すこととなる。
【０１１４】
ステップＳ４１において、MMU６２aは、内蔵するTLB６３a等を用いて、CPU６１aからの仮想アドレスを、対応する物理アドレス及びネットワークノードアドレスに変換する。そして、MMU６２aは、変換により得られた物理アドレス及びネットワークノードアドレスを、DMAコントローラ４３aに供給する。
【０１１５】
ステップＳ４２において、DMAコントローラ４３aは、MMU６２aからのネットワークノードアドレスが、予め保持している、情報処理装置２１-aの位置を表すネットワークノードアドレスと一致するか否かに基づいて、MMU６２aからのネットワークノードアドレスが、情報処理装置２１-aの位置を表すネットワークノードアドレスであるか否かを判定する。
【０１１６】
ステップＳ４２において、DMAコントローラ４３aは、MMU６２aからのネットワークノードアドレスが、予め保持している、情報処理装置２１-aの位置を表すネットワークノードアドレスと一致するか否かに基づいて、MMU６２aからのネットワークノードアドレスが、情報処理装置２１-aの位置を表すネットワークノードアドレスであると判定した場合、処理をステップＳ４３に進める。
【０１１７】
そして、ステップＳ４３において、DMAコントローラ４３aは、MMU６２aからの物理アドレスをローカルメモリ４４aに供給して、ローカルメモリ４４a上の記憶領域のうち、MMU６２aからの物理アドレスにより指定される記憶領域上のデータを、読出データとして読み出す。
【０１１８】
DMAコントローラ４３aは、読み出した読出データを、MMU６２aからの物理アドレス及びネットワークノードアドレスに対応付けて、MMU６２aに供給する。MMU６２aは、TLB６３aを用いて、DMAコントローラ４３aからの読出データに対応付けられている物理アドレス及びネットワークノードアドレスを、対応する仮想アドレスに逆変換する。
【０１１９】
そして、MMU６２aは、DMAコントローラ４３aからの読出データを、逆変換により得られた仮想アドレスに対応付けて、キャッシュメモリ６４に供給して記憶させる。これにより、CPU６１aは、キャッシュメモリ６４に記憶された読出データに対して、所定の処理を行うことができるようになる。
【０１２０】
また、ステップＳ４２において、DMAコントローラ４３aは、MMU６２aからのネットワークノードアドレスが、予め保持している、情報処理装置２１-aの位置を表すネットワークノードアドレスと一致するか否かに基づいて、MMU６２aからのネットワークノードアドレスが、情報処理装置２１-aの位置を表すネットワークノードアドレスではないと判定した場合、MMU６２aからのネットワークノードアドレス及び物理アドレスを、ネットワークIF４５aに供給して、処理をステップＳ４４に進める。
【０１２１】
ステップＳ４４では、ネットワークIF４５aは、図９を参照して説明したようにして、内蔵するプロトコル信号設定レジスタに予め保持されている既存の送信プロトコル信号及び他の送信プロトコル信号、並びにDMAコントローラ４５aからのネットワークノードアドレス及び物理アドレスに基づいて、図９に示されるような要求情報を生成する。
【０１２２】
そして、ネットワークIF４５aは、生成した要求情報を、ネットワーク２２を介して、情報処理装置２１-bに対して送信する。
【０１２３】
ステップＳ４５において、ネットワークIF４５aは、要求情報を送信したことに対応して、情報処理装置２１-bからネットワーク２２を介して供給される読出情報に含まれる他の送信プロトコル信号及び既存の送信プロトコル信号を受信する。そして、ネットワークIF４５aは、受信した他の送信プロトコル信号及び既存の送信プロトコル信号を、内蔵するプロトコル信号設定レジスタに供給して記憶させる。
【０１２４】
ネットワークIF４５aは、プロトコル信号設定レジスタに記憶させた他の送信プロトコル信号及び既存の送信プロトコル信号に基づいて、情報処理装置２１-bからネットワーク２２を介して供給される読出情報に含まれる読出データ及びメモリアドレスを受信し、DMAコントローラ４３aに供給する。
【０１２５】
また、ネットワークIF４５aは、プロトコル信号設定レジスタに記憶された他の送信プロトコル信号に含まれる、送信元（情報処理装置２１-b）のネットワークノードアドレスを抽出して、DMAコントローラ４３aに供給する。
【０１２６】
DMAコントローラ４３aは、ネットワークIF４５aからの読出データを、同じくネットワークIF４５aからのメモリアドレス及びネットワークノードアドレスに対応付けて、プロセッサ４１aのMMU６２aに供給する。
【０１２７】
この場合、MMU６２aは、TLB６３aを用いて、DMAコントローラ４３aからの読出データに対応付けられているメモリアドレス及びネットワークノードアドレスを、対応する仮想アドレスに逆変換する。
【０１２８】
そして、MMU６２aは、逆変換により得られる仮想アドレスを、DMAコントローラ４３aからの読出データに対応付けて、キャッシュメモリ６４aに供給して記憶させる。以上で読出し処理は終了される。
【０１２９】
以上説明したように、書込み処理では、仮想アドレスに、対応する物理アドレス及びネットワークノードアドレスを対応付けたエントリを含むアドレス変換テーブルを予め保持するTLB６３等を用いて、書込データに対応する仮想アドレスを、対応する物理アドレス及びネットワークノードアドレスに変換するようにした。そして、変換により得られたネットワークノードアドレスに対応する情報処理装置２１-nが有するローカルメモリ４４上の複数の記憶領域のうち、変換により得られた物理アドレスにより指定される記憶領域にデータを書き込むようにした。
【０１３０】
また、読出し処理では、TLB６３等を用いて、読出データに対応する仮想アドレスを、対応する物理アドレス及びネットワークノードアドレスに変換するようにした。そして、変換により得られたネットワークノードアドレスに対応する情報処理装置２１-nが有するローカルメモリ４４上の複数の記憶領域のうち、変換により得られた物理アドレスにより指定される記憶領域上のデータを読み出すようにした。
【０１３１】
このため、例えば、情報処理装置２１-aは、ローカルメモリ４４aの他、ネットワーク２２を介して接続されている情報処理装置２１−bのローカルメモリ４４b等についても、仮想記憶領域を実現するための記録媒体として用いることが可能となる。
【０１３２】
したがって、本実施の形態では、情報処理装置２１-aは、読み書きの対象とされたデータが、ローカルメモリ４４aに記憶されているデータであるか否かを意識することなく、ネットワーク２２上に存在する情報処理装置２１-1乃至２１-Nに設けられている複数のローカルメモリ４４に記憶されているデータを、自由に読み書き（アクセス）することが可能となる。
【０１３３】
＜２．変形例＞
本実施の形態では、情報処理装置２１−１乃至２１−Nがそれぞれ有するローカルメモリ４４の記憶領域を、仮想記憶領域として利用するようにしたが、その他、例えば、ネットワーク２２上に存在するサーバや、ハードディスクについても、仮想記憶領域として利用することができる。すなわち、ネットワーク２２上に存在する記録媒体であれば、どのようなものであっても仮想記憶領域として利用できる。
【０１３４】
本実施の形態では、DMAコントローラ４３が、データの読出し及び書込みを制御するようにしたが、データの読出し及び書込みを行う主体はこれに限定されない。
【０１３５】
すなわち、例えば、図１４に示されるような情報処理装置２１-n'とした場合には、ネットワークIF８１が、CPU６１からの制御にしたがって、DMAコントローラ４３の代わりに、データの読出し及び書込みを行なうこととなる。
【０１３６】
本実施の形態では、情報処理装置２１-aのDMAコントローラ４３aが、MMU６２aからのネットワークノードアドレスは、情報処理装置２１-aのネットワークノードアドレスであるか否かを判定するようにしたが、判定する主体はこれに限定されない。
【０１３７】
すなわち、例えば、DMAコントローラ４３に代えて、判定するための判定機能ブロックを、プロセッサ４１の内部に設けるようにしてもよい。
【０１３８】
本実施の形態では、情報処理装置２１−n毎に、TLB６３が予めアドレス変換テーブルを保持するようにしたが、例えば、情報処理装置２１-aがアドレス変換テーブルを生成し、ネットワーク２２を介して情報処理装置２１-bに送信するようにしてもよい。
【０１３９】
この場合、情報処理装置２１-bは、情報処理装置２１-aからネットワーク２２を介して送信されてくるアドレス変換テーブルを、TLB６３bに記憶させる。
【０１４０】
このように、例えば、情報処理装置２１-aが生成したアドレス変換テーブルを、ネットワーク２２を介して情報処理装置２１-bに送信することにより、情報処理装置２１-aが生成したアドレス変換テーブルを、情報処理装置２１-1乃至２１-Nの間で共有することが可能となる。なお、アドレス変換テーブルが、情報処理装置２１-aにより更新された場合、更新後のアドレス変換テーブルが新たに配布されることとなる。
【０１４１】
また、本実施の形態では、ネットワークIF４５aが、書込情報、要求情報、及び読出情報を生成するようにしたが、プロセッサ４１aのCPU６１aにより実行されるプログラムが、書込情報、要求情報、及び読出情報を生成するようにして、ネットワークIF４５aに供給するようにしてもよい。
【０１４２】
なお、上述した一連の処理は、専用のハードウエアにより実行させることもできるし、ソフトウエアにより実行させることもできる。一連の処理をソフトウエアにより実行させる場合には、そのソフトウエアを構成するプログラムが、いわゆる組み込み型のコンピュータ、又は、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータ等に、インストールされる。
【０１４３】
なお、上述した一連の処理として、例えば、書込情報、要求情報、又は読出情報を生成して送信する処理等を、ハードウエアのみにより実現させるためには、書込情報、要求情報、及び読出情報に含まれる既存の送信プロトコル信号及び他の送信プロトコル信号を、ハードウエアのみで実現可能な独自のプロトコルで構成する必要がある。
【０１４４】
そして、独自のプロトコルとして、例えば、書込データ、読出データ、及び要求データ等を暗号化して通信するプロトコル等を採用した場合には、既存のプロトコルよりもセキュアに仮想記憶領域を利用することができる。
【０１４５】
また、例えば、書込情報、要求情報、又は読出情報を生成して送信する処理等を、ソフトウエアのみにより実行させるためには、書込情報、要求情報、及び読出情報に含まれる既存の送信プロトコル信号により実現することができるため、独自のプロトコルを実装する必要がなくなる。
【０１４６】
なお、本発明は、例えば、ネットワーク上のデータやプログラムを共有して用いるクラウドコンピューティング等に応用することが可能である。
【０１４７】
また、本明細書において、上述した一連の処理を記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
【０１４８】
さらに、本実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
【符号の説明】
【０１４９】
１  情報処理システム，  ２１-1乃至２１-N  情報処理装置，  ２２  ネットワーク，  ４１  プロセッサ，  ４２  入出力IF，  ４３  DMAコントローラ，  ４４  ローカルメモリ，  ４５  ネットワークIF，  ６１  CPU，  ６２  MMU，  ６３  TLB，  ６４  キャッシュメモリ，  ２１-n'  情報処理装置，  ８１  ネットワークIF
【図１】
2012022586.tif 000003
【図２】
2012022586.tif 000004
【図３】
2012022586.tif 000005
【図４】
2012022586.tif 000006
【図５】
2012022586.tif 000007
【図６】
2012022586.tif 000008
【図７】
2012022586.tif 000009
【図８】
2012022586.tif 000010
【図９】
2012022586.tif 000011
【図１０】
2012022586.tif 000012
【図１１】
2012022586.tif 000013
【図１２】
2012022586.tif 000014
【図１３】
2012022586.tif 000015
【図１４】
2012022586.tif 000016