(57)【要約】【課題】集光特性の向上が図られ、フレアやスミア等の光学的雑音が抑制された裏面照射型の固体撮像素子及びその製造方法を提供する。また、その固体撮像素子を用いた固体撮像装置、撮像装置を提供する。【解決手段】半導体基板の素子分離領域に、半導体基板の裏面側から１００ｎｍ〜３００ｎｍの線幅の第１の溝部６１が形成され、第１の溝部６１には酸化ハフニウム膜６２を介して二酸化シリコン６３が埋め込まれている。【選択図】図３
2012033583.tif 000002
【特許請求の範囲】
【請求項１】
入射光を光電変換する受光部を有する有効画素領域が設けられた半導体基板と、
該半導体基板の受光面とは逆の面側に設けられた配線層と、
隣接する受光部間に設けられると共に、前記半導体基板の受光面側から所定の深さに形成された第１の溝部と、
該第１の溝部の少なくとも一部に埋め込まれた絶縁材料とを備える
固体撮像素子。
【請求項２】
前記有効画素領域の周囲に位置する遮光されたオプティカルブラック領域に設けられると共に、前記半導体基板の受光面側から所定の深さに形成された第２の溝部と、
該第２の溝部の少なくとも一部に埋め込まれた遮光材料とを備える
請求項１に記載の固体撮像素子。
【請求項３】
前記有効画素領域と同有効画素領域の周囲に位置する遮光されたオプティカルブラック領域の間に設けられると共に、前記半導体基板の受光面側から所定の深さに形成された第３の溝部と、
該第３の溝部の少なくとも一部に埋め込まれた遮光材料とを備える
請求項１に記載の固体撮像素子。
【請求項４】
前記有効画素領域の周囲に位置する遮光されたオプティカルブラック領域に設けられると共に、前記半導体基板の受光面側から所定の深さに形成された第２の溝部と、
前記有効画素領域と前記オプティカルブラック領域の間に設けられると共に、前記半導体基板の受光面側から所定の深さに形成された第３の溝部と、
前記第２の溝部の少なくとも一部及び前記第３の溝部の少なくとも一部に埋め込まれた遮光材料とを備える
請求項１に記載の固体撮像素子。
【請求項５】
前記半導体基板は、隣接する受光部間に設けられると共に、所定の不純物領域から構成され、隣接する受光部間を電気的に分離する素子分離領域を備え、
前記第１の溝部は、前記素子分離領域に形成されている
請求項１、請求項２、請求項３または請求項４に記載の固体撮像素子。
【請求項６】
前記第１の溝部と前記絶縁材料との間に形成された高誘電材料膜を備える
請求項１、請求項２、請求項３または請求項４に記載の固体撮像素子。
【請求項７】
前記第２の溝部と前記遮光材料との間に形成された高誘電材料膜を備える
請求項２または請求項４に記載の固体撮像素子。
【請求項８】
前記第３の溝部と前記遮光材料との間に形成された高誘電材料膜を備える
請求項３または請求項４に記載の固体撮像素子。
【請求項９】
入射光を光電変換する受光部を有する有効画素領域が設けられた半導体基板の隣接する受光部間に、前記半導体基板の受光面側から所定の深さの第１の溝部を形成する工程と、
前記第１の溝部の少なくとも一部に絶縁材料を埋め込む工程と、
前記半導体基板の受光面とは逆の面側に配線層を形成する工程とを備える
固体撮像素子の製造方法。
【請求項１０】
前記第１の溝部を形成すると共に、前記有効画素領域の周囲に位置する遮光されたオプティカルブラック領域に、前記半導体基板の受光面側から所定の深さの第２の溝部を形成する工程と、
前記第２の溝部の少なくとも一部に遮光材料を埋め込む工程とを備える
請求項９に記載の固体撮像素子の製造方法。
【請求項１１】
前記第１の溝部を形成すると共に、前記有効画素領域と同有効画素領域の周囲に位置する遮光されたオプティカルブラック領域の間に、前記半導体基板の受光面側から所定の深さの第３の溝部を形成する工程と、
前記第３の溝部の少なくとも一部に遮光材料を埋め込む工程とを備える
請求項９に記載の固体撮像素子の製造方法。
【請求項１２】
前記第１の溝部を形成すると共に、前記有効画素領域の周囲に位置する遮光されたオプティカルブラック領域に、前記半導体基板の受光面側から所定の深さの第２の溝部を形成し、更に、前記有効画素領域と前記オプティカルブラック領域の間に、前記半導体基板の受光面側から所定の深さの第３の溝部を形成する工程と、
前記第２の溝部の少なくとも一部及び前記第３の溝部の少なくとも一部に遮光材料を埋め込む工程とを備える
請求項９に記載の固体撮像素子の製造方法。
【請求項１３】
入射光を光電変換する受光部を含む有効画素領域が設けられた半導体基板と、該半導体基板の受光面とは逆の面側に設けられた配線層と、隣接する受光部間に設けられると共に、前記半導体基板の受光面側から所定の深さに形成された第１の溝部と、該第１の溝部の少なくとも一部に埋め込まれた絶縁材料とを有する固体撮像素子と、
前記受光部に入射光を集光する光学系と、
前記受光部で光電変換された信号電荷を処理する信号処理部とを備える
撮像装置。
【請求項１４】
前記有効画素領域の周囲に位置する遮光されたオプティカルブラック領域に設けられると共に、前記半導体基板の受光面側から所定の深さに形成された第２の溝部と、
該第２の溝部の少なくとも一部に埋め込まれた遮光材料とを備える
請求項１３に記載の撮像装置。
【請求項１５】
前記有効画素領域と同有効画素領域の周囲に位置する遮光されたオプティカルブラック領域の間に設けられると共に、前記半導体基板の受光面側から所定の深さに形成された第３の溝部と、
該第３の溝部の少なくとも一部に埋め込まれた遮光材料とを備える
請求項１３に記載の撮像装置。
【請求項１６】
前記有効画素領域の周囲に位置する遮光されたオプティカルブラック領域に設けられると共に、前記半導体基板の受光面側から所定の深さに形成された第２の溝部と、
前記有効画素領域と前記オプティカルブラック領域の間に設けられると共に、前記半導体基板の受光面側から所定の深さに形成された第３の溝部と、
前記第２の溝部の少なくとも一部及び前記第３の溝部の少なくとも一部に埋め込まれた遮光材料とを備える
請求項１３に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は固体撮像素子及びその製造方法、並びに撮像装置に関する。詳しくは、裏面照射型の固体撮像素子及びその製造方法、並びにこうした固体撮像素子を用いた撮像装置に係るものである。
【背景技術】
【０００２】
従来、ビデオカメラやデジタルスチルカメラなどにおいて、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）やＣＭＯＳイメージセンサで構成された固体撮像装置が広く使用されている。これらの固体撮像装置では、画素毎にフォトダイオードからなる受光部が形成されており、受光部では入射光を光電変換により信号電荷が生成される。
【０００３】
ＣＣＤ型の固体撮像装置では、受光部において生成された信号電荷はＣＣＤ構造を有する電荷転送部内を転送され、出力部において画素信号に変換されて出力されることとなる。一方、ＣＭＯＳ型の固体撮像装置では、受光部において生成された信号電荷は画素毎に増幅され、増幅された信号が画素信号として信号線により出力されることとなる。
【０００４】
この様な固体撮像装置では、斜めの入射光や受光部上部において乱反射した入射光により半導体基板内で偽信号が生成され、スミアやフレア等の光学的雑音が発生するという問題がある。
【０００５】
そのため、特許文献１では、ＣＣＤ型の固体撮像装置において、電荷転送部上部に形成される遮光膜を受光部と読み出しゲート部との界面に形成された溝部に埋め込まれる様に形成することで、スミアの発生を抑制する技術が開示されている。但し、特許文献１に記載の技術では、ＬＯＣＯＳ酸化膜を用いて形成した溝部に遮光膜を形成する構成とされているため、遮光膜を基板深くに形成することが困難であり、スミアの原因とされる斜め光の入射を完全に阻止することができない。また、遮光膜を埋め込む深さに比例し、画素面積が縮小するので、遮光膜を深く埋め込むことは本質的に困難である。
【０００６】
ところで、近年は、ビデオカメラやデジタルスチルカメラ、カメラ付き携帯電話機の小型化、低消費電力化に伴って、ＣＭＯＳ型固体撮像装置が用いられることが多くなってきた。なお、ＣＭＯＳ型固体撮像装置には、図２４に示す表面照射型と、図２５に示す裏面照射型が知られている。
【０００７】
表面照射型固体撮像装置１１１は、図２４の模式的構成図で示す様に、半導体基板１１２に光電変換部となるフォトダイオードＰＤと複数の画素トランジスタからなる単位画素１１６が複数形成された画素領域１１３を有して構成されている。画素トランジスタは、図示しないが、図２４ではゲート電極１１４を示して、模式的に画素トランジスタの存在を示している。
【０００８】
各フォトダイオードＰＤは不純物拡散層による素子分離領域１１５で分離されており、半導体基板１１２の画素トランジスタが形成された表面側に層間絶縁膜１１７を介して複数の配線１１８を配置した多層配線層１１９が形成されている。配線１１８は、フォトダイオードＰＤの位置に対応する部分を除いて形成されている。
【０００９】
多層配線層１１９上には、平坦化膜１２０を介して順次オンチップカラーフィルタ１２１及びオンチップマイクロレンズ１２２が形成されている。オンチップカラーフィルタ１２１は、例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色フィルタを配列して構成されている。
【００１０】
表面照射型の固体撮像装置１１１では、多層配線層１１９が形成された基板表面を受光面１２３として、光Ｌがこの基板表面側から入射することとなる。
【００１１】
一方、裏面照射型固体撮像装置１３１は、図２５の模式的構成図に示す様に、半導体基板１１２に光電変換部となるフォトダイオードＰＤと複数の画素トランジスタからなる単位画素１１６が複数形成された画素領域１１３を有して構成されている。画素トランジスタは、図示しないが、基板表面側に形成され、図２５ではゲート電極１１４を示して、模式的に画素トランジスタの存在を示している。
【００１２】
各フォトダイオードＰＤは不純物拡散層による素子分離領域１１５で分離されており、半導体基板１１２の画素トランジスタが形成された表面側に層間絶縁膜１１７を介して複数の配線１１８を形成した多層配線層１１９が形成されている。裏面照射型では、配線１１８はフォトダイオードＰＤの位置に関係なく形成することができる。
【００１３】
また、半導体基板１１２のフォトダイオードＰＤが臨む裏面上に、順次絶縁層１２８、オンチップカラーフィルタ１２１及びオンチップマイクロレンズ１２２が形成されている。
【００１４】
裏面照射型の固体撮像装置１３１では、多層配線層及び画素トランジスタが形成された基板表面とは反対側の基板裏面を受光面１３２として、光Ｌがこの基板裏面側から入射することとなる。
【００１５】
ところで、画素を微細化して素子を高集積化することが求められている。ところが、上述した表面照射型固体撮像装置１１１では、多層配線層１１９の間を通してフォトダイオードＰＤで受光する構造となっている。そのために、高集積化が進み、画素が微細化するに伴い、配線等の障害物により受光部領域を充分に確保することが困難になってきており、感度が低下したり、シェーディングが大きくなったりするといった問題が懸念されている。
【００１６】
一方で、裏面照射型の固体撮像装置１３１では、光Ｌは多層配線層１１９の制約を受けることなく、フォトダイオードＰＤに入射されることとなるので、フォトダイオードＰＤの開口を広く取ることができ、高感度化が実現することとなる。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特開２００４−１４０１５２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１８】
上述した裏面照射型の固体撮像装置においても、斜め光による光学的雑音が懸念されるため、光照射側となる基板の裏面側の受光部間に遮光膜を形成することが好ましい。この場合、光照射側となる基板の裏面側に遮光膜を有する層を１層形成することが考えられるが、遮光膜の高さに比例して基板とオンチップレンズ面との間の距離が長くなるため、集光特性の悪化が起こりえる。なお、集光特性が悪化した場合には、他の画素のカラーフィルタを透過した斜め光が、その画素とは異なる画素の受光部に入射し、混色や感度低下といった問題も発生してしまう。
【００１９】
本発明は以上の点に鑑みて創案されたものであって、集光特性を悪化させることなくフレアやスミア等の光学的雑音を抑制することが可能な固体撮像素子及びその製造方法、並びに撮像装置を提供することを目的とするものである。
【課題を解決するための手段】
【００２０】
上記の目的を達成するために、本発明に係る固体撮像素子では、入射光を光電変換する受光部を有する有効画素領域が設けられた半導体基板と、該半導体基板の受光面とは逆の面側に設けられた配線層と、隣接する受光部間に設けられると共に、前記半導体基板の受光面側から所定の深さに形成された第１の溝部と、該第１の溝部の少なくとも一部に埋め込まれた絶縁材料とを備える。
【００２１】
また、本発明に係る固体撮像素子では、入射光を光電変換する受光部を有する有効画素領域が設けられた半導体基板と、該半導体基板の受光面とは逆の面側に設けられた配線層と、隣接する受光部間に設けられると共に、前記半導体基板の受光面側から所定の深さに形成された第１の溝部と、前記有効画素領域の周囲に位置する遮光されたオプティカルブラック領域に設けられると共に、前記半導体基板の受光面側から所定の深さに形成された第２の溝部と、前記第１の溝部の少なくとも一部に埋め込まれた絶縁材料と、前記第２の溝部の少なくとも一部に埋め込まれた遮光材料とを備える。
【００２２】
また、本発明に係る固体撮像素子では、入射光を光電変換する受光部を有する有効画素領域が設けられた半導体基板と、該半導体基板の受光面とは逆の面側に設けられた配線層と、隣接する受光部間に設けられると共に、前記半導体基板の受光面側から所定の深さに形成された第１の溝部と、前記有効画素領域と同有効画素領域の周囲に位置する遮光されたオプティカルブラック領域の間に設けられると共に、前記半導体基板の受光面側から所定の深さに形成された第３の溝部と、前記第１の溝部の少なくとも一部に埋め込まれた絶縁材料と、前記第３の溝部の少なくとも一部に埋め込まれた遮光材料とを備える。
【００２３】
また、本発明に係る固体撮像素子では、入射光を光電変換する受光部を有する有効画素領域が設けられた半導体基板と、該半導体基板の受光面とは逆の面側に設けられた配線層と、隣接する受光部間に設けられると共に、前記半導体基板の受光面側から所定の深さに形成された第１の溝部と、前記有効画素領域の周囲に位置する遮光されたオプティカルブラック領域に設けられると共に、前記半導体基板の受光面側から所定の深さに形成された第２の溝部と、前記有効画素領域と前記オプティカルブラック領域の間に設けられると共に、前記半導体基板の受光面側から所定の深さに形成された第３の溝部と、前記第１の溝部の少なくとも一部に埋め込まれた絶縁材料と、前記第２の溝部の少なくとも一部及び前記第３の溝部の少なくとも一部に埋め込まれた遮光材料とを備える。
【００２４】
ここで、隣接する受光部間に設けられると共に、半導体基板の受光面側から所定の深さに形成された第１の溝部と、第１の溝部の少なくとも一部に埋め込まれた絶縁材料とを備えることによって、受光部同士が物理的に区切られることとなり、半導体基板表面近傍で光電変換された信号電荷が隣の画素へ流れ込むことを抑制することができる。
【００２５】
また、有効画素領域の周囲に位置する遮光されたオプティカル領域に設けられると共に、半導体基板の受光面側から所定の深さに形成された第２の溝部と、第２の溝部の少なくとも一部に埋め込まれた遮光材料とを備えることによって、オプティカルブラック領域の埋め込み遮光が実現し、固体撮像素子の一層の低背化が実現することとなる。
【００２６】
更に、有効画素領域とオプティカルブラック領域の間に設けられると共に、半導体基板の受光面側から所定の深さに形成された第３の溝部と、第３の溝部の少なくとも一部に埋め込まれた遮光材料とを備えることによって、オプティカルブラック領域への光の回り込みを抑制することができ、黒レベルの精度向上が実現することとなる。
【００２７】
また、上記の目的を達成するために、本発明に係る固体撮像素子の製造方法では、入射光を光電変換する受光部を有する有効画素領域が設けられた半導体基板の隣接する受光部間に、前記半導体基板の受光面側から所定の深さの第１の溝部を形成する工程と、前記第１の溝部の少なくとも一部に絶縁材料を埋め込む工程と、前記半導体基板の受光面とは逆の面側に配線層を形成する工程とを備える。
【００２８】
また、本発明に係る固体撮像素子の製造方法では、入射光を光電変換する受光部を有する有効画素領域が設けられた半導体基板の隣接する受光部間に、前記半導体基板の受光面側から所定の深さの第１の溝部を形成すると共に、前記有効画素領域の周囲に位置する遮光されたオプティカルブラック領域に、前記半導体基板の受光面側から所定の深さの第２の溝部を形成する工程と、前記第１の溝部の少なくとも一部に絶縁材料を埋め込む工程と、前記第２の溝部の少なくとも一部に遮光材料を埋め込む工程と、前記半導体基板の受光面とは逆の面側に配線層を形成する工程とを備える。
【００２９】
また、本発明に係る固体撮像素子の製造方法では、入射光を光電変換する受光部を有する有効画素領域が設けられた半導体基板の隣接する受光部間に、前記半導体基板の受光面側から所定の深さの第１の溝部を形成すると共に、前記有効画素領域と同有効画素領域の周囲に位置する遮光されたオプティカルブラック領域の間に、前記半導体基板の受光面側から所定の深さの第３の溝部を形成する工程と、前記第１の溝部の少なくとも一部に絶縁材料を埋め込む工程と、前記第３の溝部の少なくとも一部に遮光材料を埋め込む工程と、前記半導体基板の受光面とは逆の面側に配線層を形成する工程とを備える。
【００３０】
また、本発明に係る固体撮像素子の製造方法では、入射光を光電変換する受光部を有する有効画素領域が設けられた半導体基板の隣接する受光部間に、前記半導体基板の受光面側から所定の深さの第１の溝部を形成すると共に、前記有効画素領域の周囲に位置する遮光されたオプティカルブラック領域に、前記半導体基板の受光面側から所定の深さの第２の溝部を形成し、更に、前記有効画素領域と前記オプティカルブラック領域の間に、前記半導体基板の受光面側から所定の深さの第３の溝部を形成する工程と、前記第１の溝部の少なくとも一部に絶縁材料を埋め込む工程と、前記第２の溝部の少なくとも一部及び前記第３の溝部の少なくとも一部に遮光材料を埋め込む工程と、前記半導体基板の受光面とは逆の面側に配線層を形成する工程とを備える。
【００３１】
ここで、入射光を光電変換する受光部を有する有効画素領域が設けられた半導体基板の隣接する受光部間に、半導体基板の受光面側から所定の深さの第１の溝部を形成し、続いて、第１の溝部の少なくとも一部に絶縁材料を埋め込むことによって、結果として、隣接する受光部間に設けられると共に、半導体基板の受光面側から所定の深さに形成された第１の溝部と、第１の溝部の少なくとも一部に埋め込まれた絶縁材料とを備えることとなる。そのため、受光部同士が物理的に区切られることとなり、半導体基板表面近傍で光電変換された信号電荷が隣の画素へ流れ込むことを抑制することができる。
【００３２】
また、有効画素領域の周囲に位置する遮光されたオプティカルブラック領域に、半導体基板の受光面側から所定の深さの第２の溝部を形成し、続いて、第２の溝部の少なくとも一部に遮光材料を埋め込むことによって、結果として、有効画素領域の周囲に位置する遮光されたオプティカル領域に設けられると共に、半導体基板の受光面側から所定の深さに形成された第２の溝部と、第２の溝部の少なくとも一部に埋め込まれた遮光材料とを備えることとなる。そのため、オプティカルブラック領域の埋め込み遮光が実現し、固体撮像素子の一層の低背化が実現することとなる。
【００３３】
更に、有効画素領域と同有効画素領域の周囲に位置する遮光されたオプティカルブラック領域の間に、半導体基板の受光面側から所定の深さの第３の溝部を形成し、続いて、第３の溝部の少なくとも一部に遮光材料を埋め込むことによって、結果として、有効画素領域とオプティカルブラック領域の間に設けられると共に、半導体基板の受光面側から所定の深さに形成された第３の溝部と、第３の溝部の少なくとも一部に埋め込まれた遮光材料とを備えることとなる。そのため、オプティカルブラック領域への光の回り込みを抑制することができ、黒レベルの精度向上が実現することとなる。
【００３４】
また、上記の目的を達成するために、本発明に係る撮像装置では、入射光を光電変換する受光部を含む有効画素領域が設けられた半導体基板と、該半導体基板の受光面とは逆の面側に設けられた配線層と、隣接する受光部間に設けられると共に、前記半導体基板の受光面側から所定の深さに形成された第１の溝部と、該第１の溝部の少なくとも一部に埋め込まれた絶縁材料とを有する固体撮像素子と、前記受光部に入射光を集光する光学系と、前記受光部で光電変換された信号電荷を処理する信号処理部とを備える。
【００３５】
また、本発明に係る撮像装置では、入射光を光電変換する受光部を含む有効画素領域が設けられた半導体基板と、該半導体基板の受光面とは逆の面側に設けられた配線層と、隣接する受光部間に設けられると共に、前記半導体基板の受光面側から所定の深さに形成された第１の溝部と、前記有効画素領域の周囲に位置する遮光されたオプティカルブラック領域に設けられると共に、前記半導体基板の受光面側から所定の深さに形成された第２の溝部と、前記第１の溝部の少なくとも一部に埋め込まれた絶縁材料と、前記第２の溝部の少なくとも一部に埋め込まれた遮光材料とを有する固体撮像素子と、前記受光部に入射光を集光する光学系と、前記受光部で光電変換された信号電荷を処理する信号処理部とを備える。
【００３６】
また、本発明に係る撮像装置では、入射光を光電変換する受光部を含む有効画素領域が設けられた半導体基板と、該半導体基板の受光面とは逆の面側に設けられた配線層と、隣接する受光部間に設けられると共に、前記半導体基板の受光面側から所定の深さに形成された第１の溝部と、前記有効画素領域と同有効画素領域の周囲に位置する遮光されたオプティカルブラック領域の間に設けられると共に、前記半導体基板の受光面側から所定の深さに形成された第３の溝部と、前記第１の溝部の少なくとも一部に埋め込まれた絶縁材料と、前記第３の溝部の少なくとも一部に埋め込まれた遮光材料とを有する固体撮像素子と、前記受光部に入射光を集光する光学系と、前記受光部で光電変換された信号電荷を処理する信号処理部とを備える。
【００３７】
また、本発明に係る撮像装置では、入射光を光電変換する受光部を含む有効画素領域が設けられた半導体基板と、該半導体基板の受光面とは逆の面側に設けられた配線層と、隣接する受光部間に設けられると共に、前記半導体基板の受光面側から所定の深さに形成された第１の溝部と、前記有効画素領域の周囲に位置する遮光されたオプティカルブラック領域に設けられると共に、前記半導体基板の受光面側から所定の深さに形成された第２の溝部と、前記有効画素領域と前記オプティカルブラック領域の間に設けられると共に、前記半導体基板の受光面側から所定の深さに形成された第３の溝部と、前記第１の溝部の少なくとも一部に埋め込まれた絶縁材料と、前記第２の溝部の少なくとも一部及び前記第３の溝部の少なくとも一部に埋め込まれた遮光材料とを有する固体撮像素子と、前記受光部に入射光を集光する光学系と、前記受光部で光電変換された信号電荷を処理する信号処理部とを備える。
【００３８】
ここで、隣接する受光部間に設けられると共に、半導体基板の受光面側から所定の深さに形成された第１の溝部と、第１の溝部の少なくとも一部に埋め込まれた絶縁材料とを備えることによって、受光部同士が物理的に区切られることとなり、半導体基板表面近傍で光電変換された信号電荷が隣の画素へ流れ込むことを抑制することができ、高画質の撮像画像を得ることができる。
【００３９】
また、有効画素領域の周囲に位置する遮光されたオプティカル領域に設けられると共に、半導体基板の受光面側から所定の深さに形成された第２の溝部と、第２の溝部の少なくとも一部に埋め込まれた遮光材料とを備えることによって、オプティカルブラック領域の埋め込み遮光が実現し、撮像装置の一層の低背化が実現することとなる。
【００４０】
更に、有効画素領域とオプティカルブラック領域の間に設けられると共に、半導体基板の受光面側から所定の深さに形成された第３の溝部と、第３の溝部の少なくとも一部に埋め込まれた遮光材料とを備えることによって、オプティカルブラック領域への光の回り込みを抑制することができ、黒レベルの精度向上が実現することとなり、高画質の撮像画像を得ることができる。
【発明の効果】
【００４１】
本発明の固体撮像素子及びその製造方法で得られる固体撮像素子、並びに撮像装置では、集光特性を悪化させることなくフレアやスミア等の光学的雑音を抑制することができる。
【図面の簡単な説明】
【００４２】
【図１】本発明の各実施の形態に適用されるＣＭＯＳ型固体撮像装置の一例の概略構成図である。
【図２】本発明の各実施の形態に適用されるＣＭＯＳ型固体撮像装置の一例の断面構造を説明するための模式図である。
【図３】本発明に係る固体撮像装置の第１の実施の形態を説明するための模式図である。
【図４】本発明に係る固体撮像装置の第１の実施の形態の変形例を説明するための模式図である。
【図５】第１の実施の形態の固体撮像装置の製造方法を説明するための模式図（１）である。
【図６】第１の実施の形態の固体撮像装置の製造方法を説明するための模式図（２）である。
【図７】本発明に係る固体撮像装置の第２の実施の形態を説明するための模式図である。
【図８】埋め込み遮光を行わない場合のオプティカルブラック領域の遮光を説明するための模式図である。
【図９】本発明に係る固体撮像装置の第２の実施の形態の変形例を説明するための模式図である。
【図１０】第２の実施の形態の固体撮像装置の製造方法を説明するための模式図（１）である。
【図１１】第２の実施の形態の固体撮像装置の製造方法を説明するための模式図（２）である。
【図１２】本発明に係る固体撮像装置の第３の実施の形態を説明するための模式図である。
【図１３】本発明に係る固体撮像装置の第３の実施の形態の変形例を説明するための模式図である。
【図１４】第３の実施の形態の固体撮像装置の製造方法を説明するための模式図（１）である。
【図１５】第３の実施の形態の固体撮像装置の製造方法を説明するための模式図（２）である。
【図１６】本発明に係る固体撮像装置の第４の実施の形態を説明するための模式図である。
【図１７】本発明に係る固体撮像装置の第４の実施の形態の変形例を説明するための模式図である。
【図１８】第４の実施の形態の固体撮像装置の製造方法を説明するための模式図（１）である。
【図１９】第４の実施の形態の固体撮像装置の製造方法を説明するための模式図（２）である。
【図２０】本発明を適用した撮像装置の一例であるカメラを説明するための模式図である。
【図２１】第１の実施の形態の変形例を説明するための模式図である。
【図２２】有機光電変換膜と有機カラーフィルタ層の平面的配置（コーディング）の一例を説明するための模式図である。
【図２３】単位画素の回路構成の一例を説明するための模式図である。
【図２４】従来の表面照射型のＣＭＯＳ型固体撮像装置を説明するための模式図である。
【図２５】従来の裏面照射型のＣＭＯＳ型固体撮像装置を説明するための模式図である。
【発明を実施するための形態】
【００４３】
以下、本発明を実施するための形態（以下、「実施の形態」と称する）について説明する。なお、説明は以下の順序で行う。
１．ＣＭＯＳ型固体撮像装置の概略構成例
２．第１の実施の形態
３．第２の実施の形態
４．第３の実施の形態
５．第４の実施の形態
６．第５の実施の形態
７．変形例
【００４４】
＜１．ＣＭＯＳ型固体撮像装置の概略構成例＞
図１に、本発明の各実施の形態に適用されるＣＭＯＳ型固体撮像装置の一例の概略構成を示す。ここで示す固体撮像装置１は、図１に示す様に、半導体基板１１（例えばシリコン基板）に複数の光電変換素子を含む画素２が規則的に２次元的に配列された画素領域（いわゆる撮像領域）３と、周辺回路部とを有して構成されている。
【００４５】
画素２は、光電変換素子となる例えばフォトダイオードと、複数の画素トランジスタ（いわゆるＭＯＳトランジスタ）を有している。複数の画素トランジスタは、例えば転送トランジスタ、リセットトランジスタ及び増幅トランジスタの３つのトランジスタで構成することができる。その他、選択トランジスタを追加して４つのトランジスタで構成することもできる。
【００４６】
図２３は画素２の単位画素の回路構成の一例を説明するための模式図である。
単位画素は、光電変換素子として例えばフォトダイオード５１を有し、この１個のフォトダイオード５１に対して、転送トランジスタ５２、増幅トランジスタ５３、アドレストランジスタ５４、リセットトランジスタ５５の４つのトランジスタを能動素子として有する。
【００４７】
フォトダイオード５１は、入射光をその光量に応じた量の電荷（ここでは電子）に光電変換する。転送トランジスタ５２は、フォトダイオード５１とフローティングディフュージョンＦＤとの間に接続されている。そして、駆動配線５６を通じて転送トランジスタのゲート（転送ゲート）に駆動信号が与えられることで、フォトダイオード５１で光電変換された電子をフローティングディフュージョンＦＤに転送する。
【００４８】
フローティングディフュージョンＦＤには、増幅トランジスタ５３のゲートが接続されている。増幅トランジスタ５３は、アドレストランジスタ５４を介して垂直信号線５７に接続され、画素部外の定電流源Ｉとソースフォロアを構成している。駆動配線５８を通してアドレス信号がアドレストランジスタ５４のゲートに与えられ、アドレストランジスタ５４がオンすると、増幅トランジスタ５３はフローティングディフュージョンＦＤの電位を増幅してその電位に応じた電圧を垂直信号線５７に出力する。垂直信号線５７を通じて、各画素から出力された電圧はＳ／Ｈ・ＣＤＳ回路に出力される。
【００４９】
リセットトランジスタ５５は、電源ＶｄｄとフローティングディフュージョンＦＤとの間に接続されている。駆動配線５９を通してリセットトランジスタ５５のゲートにリセット信号が与えられることで、フローティングディフュージョンＦＤの電位を電源電位Ｖｄｄにリセットする。
【００５０】
これらの動作は、転送トランジスタ５２、アドレストランジスタ５４及びリセットトランジスタ５５の各ゲートが行単位で接続されていることから、１行分の各画素について同時に行われることとなる。
【００５１】
また、画素２は、共有画素構造を採用することも可能である。この共有画素構造とは、複数のフォトダイオードと、複数の転送トランジスタと、共有する１つのフローティングディフュージョンと、共有する１つずつの他の画素トランジスタとから構成される。
【００５２】
周辺回路部は、垂直駆動回路４と、カラム信号処理回路５と、水平駆動回路６と、出力回路７と、制御回路８等を有して構成されている。
【００５３】
制御回路８は、入力クロックと、動作モード等を指令するデータを受け取り、また固体撮像装置の内部情報等のデータを出力する。即ち、制御回路８では、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等の動作の基準となるクロック信号や制御信号を生成する。そして、これらの信号を垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に入力する。
【００５４】
垂直駆動回路４は、例えばシフトレジスタによって構成され、画素駆動配線を選択し、選択された画素駆動配線に画素を駆動するためのパルスを供給し、行単位で画素を駆動する。即ち、垂直駆動回路４は、画素領域３の各画素２を行単位で順次垂直方向に選択走査し、垂直信号線９を通して各画素２の光電変換素子となる例えばフォトダイオードにおいて受光量に応じて生成した信号電荷に基づく画素信号をカラム信号処理回路５に供給する。
【００５５】
カラム信号処理回路５は、画素２の例えば列ごとに配置されており、１行分の画素２から出力される信号を画素列ごとにノイズ除去等の信号処理を行う。即ち、カラム信号処理回路５は、画素２固有の固定パターンノイズを除去するためのＣＤＳや、信号増幅、ＡＤ変換等の信号処理を行う。カラム信号処理回路５の出力段には水平選択スイッチ（図示せず）が水平信号線１０との間に接続されて設けられる。
【００５６】
水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１０に出力させる。
【００５７】
出力回路７は、カラム信号処理回路５の各々から水平信号線１０を通して順次に供給される信号に対し、信号処理を行って出力する。例えば、バファリングだけする場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理などが行われる場合もある。入出力端子１２は、外部と信号のやりとりをする。
【００５８】
図２は本発明の各実施の形態に適用されるＣＭＯＳ型固体撮像装置の一例の断面構造を説明するための模式図である。ここで示すＣＭＯＳ型固体撮像装置２１は、例えばシリコンによる半導体基板２２に複数の画素が配列された画素領域（いわゆる撮像領域）２３と、図２には図示しない画素領域の周辺に配置された周辺回路部を形成して構成されている。
【００５９】
画素領域２３は、実際に光を受光し光電変換によって生成された信号電荷を増幅してカラム信号処理回路５に読み出す有効画素領域２３Ａと、黒レベルの基準になる光学的黒を出力するためのオプティカルブラック領域２３Ｂとを有して構成されている。なお、オプティカルブラック領域２３Ｂは、有効画素領域２３Ａの外周部に形成されている。
【００６０】
単位画素２４は、光電変換部となるフォトダイオードＰＤと複数の画素トランジスタＴｒとから構成される。フォトダイオードＰＤは、半導体基板２２の厚み方向の全域にわたる様に形成され、ｎ型半導体領域２５と基板の表裏両面に臨むｐ型半導体領域２６とによるｐｎ接合型のフォトダイオードとして構成されている。なお、基板の表裏両面に臨むｐ型半導体領域は、暗電流抑制のための正孔電荷蓄積領域を兼ねている。
【００６１】
フォトダイオードＰＤ及び画素トランジスタＴｒからなる各画素２４は、ｐ型半導体領域で形成された素子分離領域２７により分離されている。画素トランジスタＴｒは、半導体基板２２の表面２２Ａ側に形成されたｐ型半導体ウェル領域２８に、図示しないがｎ型のソース領域及びドレイン領域を形成し、両領域間の基板表面にゲート絶縁膜を介してゲート電極２９を形成して構成されている。なお、同図においては、複数の画素トランジスタを１つの画素トランジスタＴｒで代表して示すと共に、ゲート電極２９で模式的に表している。
【００６２】
半導体基板２２の表面２２Ａ上には、層間絶縁膜３１を介して複数の配線３２を配置してなる、いわゆる多層配線層３３が形成されている。多層配線層３３は光入射されないので、配線３２のレイアウトは自由に設定することができる。
【００６３】
また、半導体基板２２の裏面２２Ｂ上には、順次オンチップカラーフィルタ４２及びオンチップマイクロレンズ４３が形成されている。なお、オンチップカラーフィルタ４２としては、例えば、ベイヤー配列のカラーフィルタを用いることができ、オンチップマイクロレンズ４３は、例えば、樹脂等の有機材料で形成することができる。
【００６４】
なお、光Ｌは、基板裏面２２Ｂ側から入射され、オンチップマイクロレンズ４３で集光されて各フォトダイオードＰＤで受光することとなる。
【００６５】
＜２．第１の実施の形態＞
［固体撮像装置の構成例］
図３は本発明に係る固体撮像装置の第１の実施の形態を説明するための模式図である。本実施の形態に係る固体撮像装置は、フォトダイオードＰＤの受光面３４となる基板裏面２２Ｂの素子分離領域２７に、半導体基板２２の裏面２２Ｂ側から１００ｎｍ〜３００ｎｍの線幅の第１の溝部６１が形成されている。なお、第１の溝部６１は、平面で見ると、各画素２４を囲む様に例えば格子状に形成されている。
【００６６】
また、半導体基板２２の裏面２２Ｂ上には、酸化ハフニウム（ＨｆＯ２）膜からなる高誘電材料膜６２が形成されており、第１の溝部６１の側面及び底面には高誘電材料膜６２が形成されている。更に、第１の溝部６１には二酸化シリコンからなる絶縁材料６３が高誘電材料膜６２を介して埋め込まれている。
【００６７】
第１の実施の形態に係る裏面照射型の固体撮像素子２１では、第１の溝部６１により隣接する受光部同士が物理的に区切られることとなる。そのために、半導体基板２２の裏面近傍で光電変換された信号電荷が隣の画素へ流れ込むことを抑制することができ、隣接する画素間で起こる光学的な混色を低減することができる。
【００６８】
なお、素子分離領域２７に第１の溝部６１を形成する場合に、第１の溝部６１の側壁及び底面に物理的ダメージやイオン照射による不純物活性化により第１の溝部６１の周辺部でピニング外れが発生する可能性がある。こうした問題点に対して、第１の実施の形態に係る裏面照射型の固体撮像素子２１では、第１の溝部６１の側壁及び底面に固定電荷を多く持つ高誘電材料膜６２が形成されており、ピニング外れを抑止することができる。
【００６９】
［変形例］
第１の実施の形態では、第１の溝部６１内のみに絶縁材料６３が埋め込まれた場合を例に挙げて説明を行っているが、図４で示す様に、高誘電材料膜６２上の全面に絶縁材料６３が設けられても良い。
【００７０】
［固体撮像装置の製造方法の例］
図５及び図６に、第１の実施の形態の固体撮像装置２１の製造方法を示している。なお、図５及び図６では、要部の断面構造のみを示しており、省略した部分の符号については図２を参照している。
【００７１】
第１の実施の形態の固体撮像装置２１の製造方法では、先ず、シリコンの半導体基板２２の画素領域を形成すべき領域に、ｐ型半導体領域による素子分離領域２７で分離した各画素に対応したフォトダイオードＰＤを形成する。
【００７２】
なお、フォトダイオードＰＤは、基板厚さ方向の全域にわたる様なｎ型半導体領域２５と、ｎ型半導体領域２５に接して基板の表裏両面２２Ａ、２２Ｂに臨むｐ型半導体領域２６とからなるｐｎ接合を有して形成されている。
【００７３】
基板表面２２Ａの各画素に対応する領域には、それぞれ素子分離領域２７に接するｐ型半導体ウェル領域２８を形成し、このｐ型半導体ウェル領域２８内に各複数の画素トランジスタＴｒを形成する。なお、画素トランジスタＴｒは、それぞれソース領域及びドレイン領域と、ゲート絶縁膜と、ゲート電極２９とにより形成されている。
【００７４】
更に、基板表面２２Ａの上部には、層間絶縁膜３１を介して複数層の配線３２を配置した多層配線層３３を形成する。
【００７５】
次に、図５Ａで示す様に、半導体基板２２の裏面２２Ｂ上にポジ型感光性のレジスト膜９１を成膜し、素子分離領域２７に１００ｎｍ〜３００ｎｍの線幅の開口領域が形成される様に、汎用のフォトリソグラフィー技術でパターニングを行う。
【００７６】
続いて、ＳＦ６／Ｏ２系ガスを用いたドライエッチングによって、図５Ｂで示す様に、レジスト膜９１をマスクとして半導体基板２２を４００ｎｍ程度掘り込むことで、第１の溝部６１を形成する。その後、レジスト膜９１を除去する。
【００７７】
次に、図５Ｃで示す様に、半導体基板２２の裏面２２Ｂ上に、スパッタリング法により酸化ハフニウム膜（高誘電材料膜６２）を５０ｎｍ成膜する。更に、図６Ａで示す様に、酸化ハフニウム膜の上層に、ＣＶＤ法により二酸化シリコン膜（絶縁膜６３）を２００ｎｍ成膜する。その結果、第１の溝部６１は、酸化ハフニウム膜と二酸化シリコン膜とによって埋め込まれることとなる。
【００７８】
次に、図６Ｂで示す様に、ＣＦ４／Ｏ２系ガスのドライエッチングを行うことで、第１の溝部６１に埋め込まれた二酸化シリコン以外の二酸化シリコンを除去する。
【００７９】
その後、半導体基板２２の裏面２２Ｂ上に、順次、例えばベイヤー配列のオンチップカラーフィルタ４２及びオンチップマイクロレンズ４３を形成する。この様にして、第１の実施の形態の固体撮像装置２１を得ることができる。
【００８０】
＜３．第２の実施の形態＞
［固体撮像装置の構成例］
図７は本発明に係る固体撮像装置の第２の実施の形態を説明するための模式図である。本実施の形態に係る固体撮像装置は、フォトダイオードＰＤの受光面３４となる基板裏面２２Ｂの素子分離領域２７に、半導体基板２２の裏面２２Ｂ側から１００ｎｍ〜３００ｎｍの線幅の第１の溝部６１が形成されている。なお、第１の溝部６１は、平面で見ると、各画素２４を囲む様に例えば格子状に形成されている。
【００８１】
また、本実施の形態に係る固体撮像装置は、フォトダイオードＰＤの受光面３４となる基板裏面２２Ｂのオプティカルブラック領域２３Ｂに、半導体基板２２の裏面２２Ｂ側から約５００μｍ線幅の第２の溝部６４が形成されている。
【００８２】
更に、半導体基板２２の裏面２２Ｂ上には、酸化ハフニウム（ＨｆＯ２）膜からなる高誘電材料膜６２が形成されており、第１の溝部６１の側面及び底面、第２の溝部６４の側面及び底面には高誘電材料膜６２が形成されている。
【００８３】
また、第１の溝部６１には二酸化シリコンからなる絶縁材料６３が高誘電材料膜６２を介して埋め込まれている。一方、第２の溝部６４には二酸化シリコンからなる絶縁材料６３及びタングステンからなる遮光材料６５が高誘電材料膜６２を介して埋め込まれている。
【００８４】
第２の実施の形態に係る裏面照射型の固体撮像装置２１では、オプティカルブラック領域２３Ｂに、第２の溝部６４に遮光材料６５を埋め込んで構成した埋め込み遮光を有しているために、固体撮像装置の低背化が実現することとなる。
即ち、黒レベル規定には遮光性を有する膜をオプティカルブラック領域２３Ｂに形成することが必要であり、埋め込み遮光を行わない場合には、図８で示す様に、半導体基板２２の裏面２２Ｂ上に遮光膜６６を成膜する必要がある。その場合には、遮光膜６６の厚さの分だけ、低背化が妨げられることとなる。これに対して、本実施の形態に係る裏面照射型の固体撮像装置２１では、埋め込み遮光を採用することで、低背化が実現し、オンチップマイクロレンズ４３からフォトダイオードＰＤまでの距離が近づき、光の入射効率が向上し、より一層の混色防止が実現する。
【００８５】
第２の実施の形態に係る裏面照射型の固体撮像装置２１では、第１の溝部６１により隣接する受光部同士が物理的に区切られることとなるために、上記した第１の実施の形態と同様に、隣接する画素間で起こる光学的な混色を低減することができる。
【００８６】
また、第１の溝部６１の側壁及び底面、第２の溝部６４の側壁及び底面に固定電荷を多く持つ高誘電材料膜６２が形成されているために、上記した第１の実施の形態と同様に、ピニング外れを抑止することができる。
【００８７】
［変形例］
第２の実施の形態では、第２の溝部６４に高誘電材料膜６２を介して絶縁材料６３及び遮光材料６５が埋め込まれた場合を例に挙げて説明を行っているが、絶縁材料６３は必ずしも埋め込まれる必要は無い。例えば、図９で示す様に、第２の溝部６４に高誘電材料膜６２を介して遮光材料６５のみを埋め込む構成としても良い。
【００８８】
［固体撮像装置の製造方法の例］
図１０及び図１１に、第２の実施の形態の固体撮像装置２１の製造方法を示している。なお、図１０及び図１１では、要部の断面構造のみを示しており、省略した部分の符号については図２を参照している。
【００８９】
第２の実施の形態の固体撮像装置２１の製造方法では、第１の実施の形態と同様にして、素子分離領域２７で分離したフォトダイオードＰＤ、ｐ型半導体ウェル領域２８、画素トランジスタＴｒ、多層配線層３３を形成する。
【００９０】
次に、図１０Ａで示す様に、半導体基板２２の裏面２２Ｂ上にポジ型感光性のレジスト膜９１を成膜した後に、レジスト膜９１を汎用のフォトリソグラフィー技術でパターニングを行う。具体的には、素子分離領域２７に１００ｎｍ〜３００ｎｍの線幅の開口領域が形成され、オプティカルブラック領域２３Ｂに約５００μｍの線幅の開口領域が形成される様にパターニングを行う。
【００９１】
続いて、ＳＦ６／Ｏ２系ガスを用いたドライエッチングによって、図１０Ｂで示す様に、レジスト膜９１をマスクとして半導体基板２２を４００ｎｍ程度掘り込むことで、第１の溝部６１及び第２の溝部６４を形成する。その後、レジスト膜９１を除去する。
【００９２】
次に、図１０Ｃで示す様に、半導体基板２２の裏面２２Ｂ上に、スパッタリング法により酸化ハフニウム膜（高誘電材料膜６２）を５０ｎｍ成膜する。更に、図１０Ｄで示す様に、酸化ハフニウム膜の上層に、ＣＶＤ法により二酸化シリコン膜（絶縁膜６３）を２００ｎｍ成膜する。その結果、第１の溝部６１は、酸化ハフニウム膜と二酸化シリコン膜とによって埋め込まれることとなる。なお、第２の溝部６４は埋め込みきれていない状態となる。
【００９３】
続いて、図１１Ａで示す様に、オプティカルブラック領域２３Ｂの第２の溝部６４の底面にある二酸化シリコン膜（絶縁膜６３）をレジスト膜９２で覆い、ＣＦ４／Ｏ２系ガスを用いたドライエッチングを行い、レジスト膜９２の除去を行う。その結果、図１１Ｂで示す様に、第１の溝部６１及び第２の溝部６４に埋め込まれた二酸化シリコン以外の二酸化シリコンが除去されることとなる。
【００９４】
次に、図１１Ｃで示す様に、ＣＶＤ法によりタングステンからなる遮光膜９３を約３００ｎｍ成膜し、オプティカルブラック領域２３Ｂの第２の溝部６４の底面に成膜された遮光膜９３をレジスト膜９４で被覆する。
【００９５】
続いて、図１１Ｄで示す様に、レジスト膜９４をマスクとしてＳＦ６／Ｏ２系ガスのドライエッチングを行って、露出している遮光膜９３をエッチング除去する。その結果、レジスト膜９４を除去することで、オプティカルブラック領域２３Ｂの第２の溝部６４は、酸化ハフニウム膜、二酸化シリコン膜及び遮光膜とによって埋め込まれることとなる。
【００９６】
その後、半導体基板２２の裏面２２Ｂ上に、順次、例えばベイヤー配列のオンチップカラーフィルタ４２及びオンチップマイクロレンズ４３を形成する。この様にして、第２の実施の形態の固体撮像装置２１を得ることができる。
【００９７】
＜４．第３の実施の形態＞
［固体撮像装置の構成例］
図１２は本発明に係る固体撮像装置の第３の実施の形態を説明するための模式図である。本実施の形態に係る固体撮像装置は、フォトダイオードＰＤの受光面３４となる基板裏面２２Ｂの素子分離領域２７に、半導体基板２２の裏面２２Ｂ側から１００ｎｍ〜３００ｎｍの線幅の第１の溝部６１が形成されている。なお、第１の溝部６１は、平面で見ると、各画素２４を囲む様に例えば格子状に形成されている。
【００９８】
また、本実施の形態に係る固体撮像装置は、フォトダイオードＰＤの受光面３４となる基板裏面２２Ｂの有効画素領域２３Ａとオプティカルブラック領域２３Ｂとの間の領域に、半導体基板２２の裏面２２Ｂから第３の溝部６７が形成されている。
【００９９】
また、半導体基板２２の裏面２２Ｂ上には、酸化ハフニウム（ＨｆＯ２）膜からなる高誘電材料膜６２が形成されており、第１の溝部６１の側面及び底面、第３の溝部６７の側面及び底面には高誘電材料膜６２が形成されている。
【０１００】
また、第１の溝部６１には二酸化シリコンからなる絶縁材料６３が高誘電材料膜６２を介して埋め込まれている。一方、第３の溝部６７には二酸化シリコンからなる絶縁材料６３及びタングステンからなる遮光材料６５が高誘電材料膜６２を介して埋め込まれている。
【０１０１】
第３の実施の形態に係る裏面照射型の固体撮像装置２１では、有効画素領域２３Ａとオプティカルブラック領域２３Ｂとの間の領域に、第３の溝部６７に遮光材料６５を埋め込んで構成した埋め込み遮光を有しているために、黒レベルの向上が実現することとなる。
具体的には、有効画素領域２３Ａとオプティカルブラック領域２３Ｂとの間に埋め込み遮光を設けることで、オプティカルブラック領域２３Ｂへの光の回り込みを抑制することができ、黒レベルを向上させることが可能となるのである。
【０１０２】
また、第３の実施の形態に係る裏面照射型の固体撮像装置２１では、第１の溝部６１により隣接する受光部同士が物理的に区切られることとなるために、上記した第１の実施の形態と同様に、隣接する画素間で起こる光学的な混色を低減することができる。
【０１０３】
また、第１の溝部６１の側壁及び底面、第３の溝部６７の側壁及び底面に固定電荷を多く持つ高誘電材料膜６２が形成されているために、上記した第１の実施の形態と同様に、ピニング外れを抑止することができる。
【０１０４】
［変形例］
第３の実施の形態では、第３の溝部６７に高誘電材料膜６２を介して絶縁材料６３及び遮光材料６５が埋め込まれた場合を例に挙げて説明を行っているが、絶縁材料６３は必ずしも埋め込まれる必要は無い。例えば、図１３で示す様に、第３の溝部６７に高誘電材料膜６２を介して遮光材料６５のみを埋め込む構成としても良い。
【０１０５】
［固体撮像装置の製造方法の例］
図１４及び図１５は、第３の実施の形態の固体撮像装置２１の製造方法を示している。なお、図１４及び図１５では、要部の断面構造のみを示しており、省略した部分の符号については図２を参照している。
【０１０６】
第３の実施の形態の固体撮像装置２１の製造方法では、第１の実施の形態と同様にして、素子分離領域２７で分離したフォトダイオードＰＤ、ｐ型半導体ウェル領域２８、画素トランジスタＴｒ、多層配線層３３を形成する。
【０１０７】
次に、図１４Ａで示す様に、半導体基板２２の裏面２２Ｂ上にポジ型感光性のレジスト膜９１を成膜した後に、レジスト膜９１を汎用のフォトリソグラフィー技術でパターニングを行う。具体的には、素子分離領域２７に１００ｎｍ〜３００ｎｍの線幅の開口領域が形成され、有効画素領域２３Ａとオプティカルブラック領域２３Ｂとの間に開口領域が形成される様にパターニングを行う。
【０１０８】
続いて、ＳＦ６／Ｏ２系ガスを用いたドライエッチングによって、図１４Ｂで示す様に、レジスト膜９１をマスクとして半導体基板２２を４００ｎｍ程度彫り込むことで、第１の溝部６１及び第３の溝部６７を形成する。その後、レジスト膜９１を除去する。
【０１０９】
次に、図１４Ｃで示す様に、半導体基板２２の裏面２２Ｂ上に、スパッタリング法により酸化ハフニウム膜（高誘電材料膜６２）を５０ｎｍ成膜する。更に、図１４Ｄで示す様に、酸化ハフニウム膜の上層に、ＣＶＤ法により二酸化シリコン膜（絶縁膜６３）を２００ｎｍ成膜する。その結果、第１の溝部６１は、酸化ハフニウム膜と二酸化シリコン膜とによって埋め込まれることとなる。なお、第３の溝部６７は埋め込みきれていない状態となる。
【０１１０】
続いて、図１５Ａで示す様に、第３の溝部６７の底面にある二酸化シリコン膜（絶縁膜６３）をレジスト膜９２で覆い、ＣＦ４／Ｏ２系ガスを用いたドライエッチングを行い、レジスト膜９２の除去を行う。その結果、図１５Ｂで示す様に、第１の溝部６１及び第３の溝部６７に埋め込まれた二酸化シリコン以外の二酸化シリコンが除去されることとなる。
【０１１１】
次に、図１５Ｃで示す様に、ＣＶＤ法によりタングステンからなる遮光膜９３を約３００ｎｍ成膜し、続いて、図１５Ｄで示す様に、第３の溝部６７の底面に成膜された遮光膜９３をレジスト膜９４で被覆する。
【０１１２】
次に、レジスト膜９４をマスクとしてＳＦ６／Ｏ２系ガスのドライエッチングを行って、露出している遮光膜９３をエッチング除去する。その結果、レジスト膜９４を除去することで、第３の溝部６７は、酸化ハフニウム膜、二酸化シリコン膜及び遮光膜とによって埋め込まれることとなる。
【０１１３】
その後、半導体基板２２の裏面２２Ｂ上に、順次、例えばベイヤー配列のオンチップカラーフィルタ４２及びオンチップマイクロレンズ４３を形成する。この様にして、第３の実施の形態の固体撮像装置２１を得ることができる。
【０１１４】
＜５．第４の実施の形態＞
［固体撮像装置の構成例］
図１６は本発明に係る固体撮像装置の第４の実施の形態を説明するための模式図である。本実施の形態に係る固体撮像装置は、フォトダイオードＰＤの受光面３４となる基板裏面２２Ｂの素子分離領域２７に、半導体基板２２の裏面２２Ｂ側から１００ｎｍ〜３００ｎｍの線幅の第１の溝部６１が形成されている。なお、第１の溝部６１は、平面で見ると、各画素２４を囲む様に例えば格子状に形成されている。
【０１１５】
また、本実施の形態に係る固体撮像装置は、フォトダイオードＰＤの受光面３４となる基板裏面２２Ｂのオプティカルブラック領域２３Ｂに、半導体基板２２の裏面２２Ｂ側から約５００μｍ線幅の第２の溝部６４が形成されている。
【０１１６】
更に、本実施の形態に係る固体撮像装置は、フォトダイオードＰＤの受光面３４となる基板裏面２２Ｂの有効画素領域２３Ａとオプティカルブラック領域２３Ｂとの間の領域に、半導体基板２２の裏面２２Ｂから第３の溝部６７が形成されている。
【０１１７】
また、半導体基板２２の裏面２２Ｂ上には、酸化ハフニウム（ＨｆＯ２）膜からなる高誘電材料膜６２が形成されており、第１の溝部６１の側面及び底面、第２の溝部６４の側面及び底面、第３の溝部６７の側面及び底面には高誘電材料膜６２が形成されている。
【０１１８】
また、第１の溝部６１には二酸化シリコンからなる絶縁材料６３が高誘電材料膜６２を介して埋め込まれている。一方、第２の溝部６４及び第３の溝部６７には二酸化シリコンからなる絶縁材料６３及びタングステンからなる遮光材料６５が高誘電材料膜６２を介して埋め込まれている。
【０１１９】
第４の実施の形態に係る裏面照射型の固体撮像装置２１では、第１の溝部６１により隣接する受光部同士が物理的に区切られることとなるために、上記した第１の実施の形態と同様に、隣接する画素間で起こる光学的な混色を低減することができる。
【０１２０】
また、第１の溝部６１の側壁及び底面、第２の溝部６２の側壁及び底面、第３の溝部６７の側壁及び底面に固定電荷を多く持つ高誘電材料膜６２が形成されているために、上記した第１の実施の形態と同様に、ピニング外れを抑止することができる。
【０１２１】
更に、第４の実施の形態に係る裏面照射型の固体撮像装置２１では、オプティカルブラック領域２３Ｂに埋め込み遮光が形成されているために、上記した第２の実施の形態と同様に、固体撮像装置の低背化が実現することとなる。
【０１２２】
また、第４の実施の形態に係る裏面照射型の固体撮像装置２１では、第３の溝部６７に遮光材料６５を埋め込んで構成した埋め込み遮光を有しているために、上記した第３の実施の形態と同様に、黒レベルの向上が実現することとなる。
【０１２３】
［変形例］
第４の実施の形態では、第２の溝部６４及び第３の溝部６７に高誘電材料膜６２を介して絶縁材料６３及び遮光材料６５が埋め込まれた場合を例に挙げて説明を行っているが、絶縁材料６３は必ずしも埋め込まれる必要は無い。例えば、図１７で示す様に、第２の溝部６４及び第３の溝部６７に高誘電材料膜６２を介して遮光材料６５のみを埋め込む構成としても良い。
【０１２４】
［固体撮像装置の製造方法の例］
図１８及び図１９は、第４の実施の形態の固体撮像装置２１の製造方法を示している。なお、図１８及び図１９では、要部の断面構造のみを示しており、省略した部分の符号については図２を参照している。
【０１２５】
第４の実施の形態の固体撮像装置２１の製造方法では、第１の実施の形態と同様にして、素子分離領域２７で分離したフォトダイオードＰＤ、ｐ型半導体ウェル領域２８、画素トランジスタＴｒ、多層配線層３３を形成する。
【０１２６】
次に、図１８Ａで示す様に、半導体基板２２の裏面２２Ｂ上にポジ型感光性のレジスト膜９１を成膜した後に、レジスト膜９１を汎用のフォトリソグラフィー技術でパターニングを行う。具体的には、素子分離領域２７に１００ｎｍ〜３００ｎｍの線幅の開口領域が形成され、オプティカルブラック領域２３Ｂに約５００μｍの線幅の開口領域が形成される様にパターニングを行う。また同時にパターニングの際には、有効画素領域２３Ａとオプティカルブラック領域２３Ｂとの間にも開口領域を形成する。
【０１２７】
続いて、ＳＦ６／Ｏ２系ガスを用いたドライエッチングによって、図１８Ｂで示す様に、レジスト膜９１をマスクとして半導体基板２２を４００ｎｍ程度掘り込むことで、第１の溝部６１、第２の溝部６４及び第３の溝部６７を形成する。その後、レジスト膜９１を除去する。
【０１２８】
次に、図１８Ｃで示す様に、半導体基板２２の裏面２２Ｂ上に、スパッタリング法により酸化ハフニウム膜（高誘電材料膜６２）を５０ｎｍ成膜する。更に、図１８Ｄで示す様に、酸化ハフニウム膜の上層に、ＣＶＤ法により二酸化シリコン膜（絶縁膜６３）を２００ｎｍ成膜する。その結果、第１の溝部６１は、酸化ハフニウム膜と二酸化シリコン膜とによって埋め込まれることとなる。なお、第２の溝部６４及び第３の溝部６７は埋め込みきれていない状態となる。
【０１２９】
続いて、図１９Ａで示す様に、第２の溝部６４及び第３の溝部６７の底面にある二酸化シリコン膜（絶縁膜６３）をレジスト膜９２で覆い、ＣＦ４／Ｏ２系ガスを用いたドライエッチングを行い、レジスト膜９２の除去を行う。その結果、図１９Ｂで示す様に、第１の溝部６１、第２の溝部６４及び第３の溝部６７に埋め込まれた二酸化シリコン以外の二酸化シリコンが除去されることとなる。
【０１３０】
次に、図１９Ｃで示す様に、ＣＶＤ法によりタングステンからなる遮光膜９３を約３００ｎｍ成膜し、続いて、図１９Ｄで示す様に、第２の溝部６４及び第３の溝部６７の底面に成膜された遮光膜９３をレジスト膜９４で被覆する。
【０１３１】
次に、レジスト膜９４をマスクとしてＳＦ６／Ｏ２系ガスのドライエッチングを行って、露出している遮光膜９３をエッチング除去する。その結果、レジスト膜９４を除去することで、オプティカルブラック領域２３Ｂの第２の溝部６４は、酸化ハフニウム膜、二酸化シリコン膜及び遮光膜とによって埋め込まれることとなる。また、有効画素領域２３Ａとオプティカルブラック領域２３Ｂとの間の領域の第３の溝部６７も、酸化ハフニウム膜、二酸化シリコン膜及び遮光膜とによって埋め込まれることとなる。
【０１３２】
その後、半導体基板２２の裏面２２Ｂ上に、順次、例えばベイヤー配列のオンチップカラーフィルタ４２及びオンチップマイクロレンズ４３を形成する。この様にして、第４の実施の形態の固体撮像装置２１を得ることができる。
【０１３３】
＜６．第５の実施の形態＞
［カメラの構成］
図２０は本発明を適用した撮像装置の一例であるカメラ７７を説明するための模式図である。そして、ここで示すカメラ７７は、上記した第１の実施の形態〜第４の実施の形態の固体撮像装置を撮像デバイスとして用いたものである。
【０１３４】
本発明を適用したカメラ７７では、被写体（図示せず）からの光は、レンズ７１等の光学系及びメカニカルシャッタ７２を経て固体撮像装置７３の撮像エリアに入射することとなる。なお、メカニカルシャッタ７２は、固体撮像装置７３の撮像エリアへの光の入射を遮断して露光期間を決めるためのものである。
【０１３５】
ここで、固体撮像装置７３は、上記した第１の実施の形態〜第４の実施の形態に係る固体撮像装置１が用いられ、タイミング発生回路や駆動系等を含む駆動回路７４によって駆動されることとなる。
【０１３６】
また、固体撮像装置７３の出力信号は、次段の信号処理回路７５によって、種々の信号処理が行われた後、撮像信号として外部に導出され、導出された撮像信号は、メモリなどの記憶媒体に記憶されたり、モニタに出力されたりすることとなる。
なお、メカニカルシャッタ７２の開閉制御、駆動回路７４の制御、信号処理回路７５の制御等は、システムコントローラ７６によって行われる。
【０１３７】
本発明を適用したカメラでは、上述した本発明を適用した固体撮像装置を採用しているために、光学的な混色の発生を抑制することができ、高画質の撮像画像を得ることができる。
【０１３８】
＜７．変形例＞
［カラーフィルタについて］
上記した第１の実施の形態〜第５の実施の形態では、ＲＧＢベイヤー配列されたカラーフィルタ４２を用いた場合を例に挙げて説明を行っているが、色再現性を向上させ、高精度な固体撮像装置を実現するために、有機光電変換膜を使用しても良い。
【０１３９】
図２１は第１の実施の形態の変形例を説明するための模式図である。ここで示す固体撮像装置２１は、半導体基板２２の裏面２２Ｂ上に有機光電変換膜８２が形成され、更に分離層８３を介して有機カラーフィルタ層８４が形成されている。
【０１４０】
有機カラーフィルタ層８４は、フォトダイオードＰＤに対応して形成され、例えば、青（Ｂ）と赤（Ｒ）を取り出すために、シアン（Ｃｙａｎ）の有機カラーフィルタ層８４Ｃとイエロー（Ｙｅｌｌｏｗ）の有機カラーフィルタ層８４Ｙを市松模様に配置したものからなる。また、有機カラーフィルタ層８４上には、各フォトダイオードＰＤに入射光を集光させるオンチップマイクロレンズ４３が形成されている。
【０１４１】
有機光電変換膜８２の緑（Ｇ）系の色素としては、一例として、ローダミン系色素、フタロシアニン誘導体、キナクリドン、エオシン−Ｙ、メラシアニン系色素等がある。
【０１４２】
本変形例の固体撮像装置２１は、緑（Ｇ）を有機光電膜８２から信号を取り出し、青（Ｂ）と赤（Ｒ）をシアン（Ｃｙａｎ）とイエロー（Ｙｅｌｌｏｗ）の有機カラーフィルタ層８４との組み合わせにて取り出すものである。
【０１４３】
以下、有機光電変換膜８２と有機カラーフィルタ層８４の平面的配置（コーディング）の一例を、図２２によって説明する。
【０１４４】
図２２（Ａ）に示す様に、有機光電変換膜８２からなる緑（Ｒ）は全画素に配置されている。また、図２２（Ｂ）に示す様に、シアン（Ｃｙａｎ）とイエロー（Ｙｅｌｌｏｗ）は、いわゆる市松模様配列となっている。青（Ｂ）と赤（Ｒ）の分光は、以下の原理で達成する。
【０１４５】
即ち、青（Ｂ）は、シアン（Ｃｙａｎ）の有機カラーフィルタ層８４Ｃでの吸収で赤（Ｒ）成分が除去され、続く緑（Ｇ）の有機光電変換膜８２による吸収によって、緑（Ｇ）成分が除去され、残った青（Ｂ）成分にて取り出すことができる。
【０１４６】
一方、赤（Ｒ）は、イエロー（Ｙｅｌｌｏｗ）の有機カラーフィルタ層８４Ｙでの吸収で青（Ｂ）成分が除去され、続く緑（Ｇ）の有機光電変換膜８２による吸収によって緑（Ｇ）成分が除去され、残った赤（Ｒ）成分にて取り出すことができる。
【０１４７】
以上の構成によって、緑（Ｇ）、青（Ｂ）、赤（Ｒ）の分離された色信号を出力することができる。
【０１４８】
なお、シアン（Ｃｙａｎ）の有機カラーフィルタ層８４Ｃとイエロー（Ｙｅｌｌｏｗ）の有機カラーフィルタ層８４Ｙが、いわゆる市松模様配列となる様に配置したことで、空間的な輝度やクロマの解像度はやや落ちる。しかし、色再現性は著しく改善することが可能となる。
【０１４９】
［半導体基板について］
上記した第１の実施の形態〜第４の実施の形態では、半導体基板がシリコンから構成された場合を例に挙げて説明を行っているが、半導体基板は必ずしもシリコン基板である必要はなく、その他の半導体材料によって半導体基板を構成しても良い。
【０１５０】
［高誘電材料膜について］
上記した第１の実施の形態〜第４の実施の形態では、高誘電材料膜６２として酸化ハフニウム膜を用いた場合を例に挙げて説明を行っているが、必ずしも酸化ハフニウム膜を用いる必要は無い。即ち、第１の溝部６１、第２の溝部６４、若しくは、第３の溝部６７を形成したことに起因したピニング外れを抑止することができれば充分であり、必ずしも酸化ハフニウム膜を用いる必要は無い。例えば、五酸化タンタル（Ｔａ２Ｏ５）膜や二酸化ジルコニウム（ＺｒＯ２）膜等であっても良い。
【０１５１】
［埋め込み遮光について］
上記した第２の実施の形態、第３の実施の形態及び第４の実施の形態では、遮光材料６５としてタングステンを用いた場合を例に挙げて説明を行っているが、必ずしもタングステンを用いる必要は無い。即ち、埋め込み遮光を構成することができれば充分であって、例えば、アルミニウム等を埋め込んでも良い。
【符号の説明】
【０１５２】
１固体撮像装置
２画素
３画素領域
４垂直駆動回路
５カラム信号処理回路
６水平駆動回路
７出力回路
８制御回路
９垂直信号線
１０水平信号線
１１半導体基板
１２入出力端子
２１固体撮像装置
２２半導体基板
２３画素領域
２４単位画素
２５ｎ型半導体領域
２６ｐ型半導体領域
２７素子分離領域
２８ｐ型半導体ウェル領域
２９ゲート電極
３１層間絶縁膜
３２配線
３３多層配線層
３４受光面
４２オンチップカラーフィルタ
４３オンチップマイクロレンズ
５１フォトダイオード
５２転送トランジスタ
５３増幅トランジスタ
５４アドレストランジスタ
５５リセットトランジスタ
５６駆動配線
５７垂直信号線
５８駆動配線
５９駆動配線
６１第１の溝部
６２高誘電材料膜
６３絶縁材料
６４第２の溝部
６５遮光材料
６６遮光膜
６７第３の溝部
７１レンズ
７２メカニカルシャッタ
７３固体撮像装置
７４駆動回路
７５信号処理回路
７６システムコントローラ
７７カメラ
８２有機光電変換膜
８３分離層
８４有機カラーフィルタ層
８５固体撮像装置
９１レジスト膜
９２レジスト膜
９３遮光膜
９４レジスト膜
【図１】
2012033583.tif 000003
【図２】
2012033583.tif 000004
【図３】
2012033583.tif 000005
【図４】
2012033583.tif 000006
【図５】
2012033583.tif 000007
【図６】
2012033583.tif 000008
【図７】
2012033583.tif 000009
【図８】
2012033583.tif 000010
【図９】
2012033583.tif 000011
【図１０】
2012033583.tif 000012
【図１１】
2012033583.tif 000013
【図１２】
2012033583.tif 000014
【図１３】
2012033583.tif 000015
【図１４】
2012033583.tif 000016
【図１５】
2012033583.tif 000017
【図１６】
2012033583.tif 000018
【図１７】
2012033583.tif 000019
【図１８】
2012033583.tif 000020
【図１９】
2012033583.tif 000021
【図２０】
2012033583.tif 000022
【図２１】
2012033583.tif 000023
【図２２】
2012033583.tif 000024
【図２３】
2012033583.tif 000025
【図２４】
2012033583.tif 000026
【図２５】
2012033583.tif 000027