(57)【要約】【課題】抵抗率の低い不純物元素を有する非晶質半導体を形成する。また、電気特性が良好な半導体装置を、歩留まり高く作製する。【解決手段】プラズマＣＶＤ法により不純物元素を有する非晶質半導体を形成する方法において、パッシェンの法則で最小放電開始電圧を満たす圧力及び電極間隔において、パルス変調した放電開始電圧を電極に印加することより、抵抗率の低い不純物元素を有する非晶質半導体を形成する。【選択図】図１
2012033903.tif 000002
【特許請求の範囲】
【請求項１】
シリコンを含む堆積性気体及び不純物元素を有する気体を原料ガスとして混合して反応室に導入し、
パッシェン曲線において放電開始電圧が最小放電開始電圧となる前記反応室の圧力及び電極間隔とし、
パルス変調した前記放電開始電圧を前記電極に印加して、
不純物元素を有する非晶質半導体膜を形成することを特徴とする半導体膜の作製方法。
【請求項２】
基板上に、ゲート電極を形成し、
前記基板及び前記ゲート電極上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に、微結晶半導体膜を形成し、
前記微結晶半導体膜上に、微結晶半導体領域及び非晶質半導体領域を有する半導体膜を形成し、
シリコンを含む堆積性気体及び不純物元素を有する気体を原料ガスとして混合して反応室に導入し、パッシェン曲線において放電開始電圧が最小放電開始電圧となる前記反応室の圧力及び電極間隔とし、パルス変調した前記放電開始電圧を前記電極に印加して、前記半導体膜上に不純物元素を有する非晶質半導体膜を形成し、
前記不純物元素を有する非晶質半導体膜の一部をエッチングして、島状の不純物元素を有する非晶質半導体膜を形成し、
前記微結晶半導体膜、及び前記半導体膜の一部をエッチングして、島状の第１の半導体積層体を形成し、
前記島状の不純物元素を有する非晶質半導体膜上に、ソース電極及びドレイン電極として機能する配線を形成し、
前記島状の不純物元素を有する非晶質半導体膜をエッチングして、ソース領域及びドレイン領域として機能する一対の不純物元素を有する非晶質半導体膜を形成することを特徴とする半導体装置の作製方法。
【請求項３】
請求項２において、前記第１の半導体積層体を形成し、前記第１の半導体積層体上に、ソース電極及びドレイン電極として機能する配線を形成する前において、
前記第１の半導体積層体の側面をプラズマに曝して、前記第１の半導体積層体の側面に障壁領域を形成することを特徴とする半導体装置の作製方法。
【請求項４】
請求項２または請求項３において、前記第１の半導体積層体の一部をエッチングして、微結晶半導体領域及び一対の非晶質半導体領域が積層される第２の半導体積層体を形成し、
前記配線、前記一対の島状の不純物元素を有する非晶質半導体膜、前記第２の半導体積層体、及び前記ゲート絶縁膜上に絶縁膜を形成し、
前記絶縁膜上に、バックゲート電極を形成することを特徴とする半導体装置の作製方法。
【請求項５】
請求項４において、前記ゲート電極と前記バックゲート電極が平行であることを特徴とする半導体装置の作製方法。
【請求項６】
請求項４において、前記ゲート電極と前記バックゲート電極が接続していることを特徴とする半導体装置の作製方法。
【請求項７】
請求項４において、前記バックゲート電極はフローティングであることを特徴とする半導体装置の作製方法。
【請求項８】
基板上に、第１の電極を形成し、
前記第１の電極上に、第１の導電型を示す半導体膜を形成し、
前記第１の導電型を示す半導体膜上に、光電変換を行う半導体膜を形成し、
前記光電変換を行う半導体膜上に、第２の導電型を示す半導体膜を形成し、
前記第２の導電型を示す半導体膜上に第２の電極を形成し、
前記第１の導電型を示す半導体膜、及び前記第２の導電型を示す半導体膜のいずれか一以上において、
シリコンを含む堆積性気体及び不純物元素を有する気体を原料ガスとして混合して反応室に導入し、パッシェン曲線において放電開始電圧が最小放電開始電圧となる前記反応室の圧力及び電極間隔とし、パルス変調した前記放電開始電圧を前記電極に印加して、前記半導体膜上に不純物元素を有する非晶質半導体膜を形成する光電変換装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不純物元素を有する非晶質半導体膜の作製方法、当該不純物元素を有する非晶質半導体膜を用いた半導体装置及び光電変換装置の作製方法、並びに表示装置に関する。
【背景技術】
【０００２】
電界効果トランジスタの一種として、絶縁表面を有する基板上に形成された半導体膜を用いてチャネル領域が形成される薄膜トランジスタが知られている。薄膜トランジスタのチャネル領域に用いられる半導体膜に、非晶質シリコン、微結晶シリコンまたは多結晶シリコンを用いる技術が開示されている（特許文献１参照）。薄膜トランジスタの代表的な応用例は、液晶テレビジョン装置であり、表示画面を構成する各画素のスイッチングトランジスタとして実用化されている。
【０００３】
また、プラズマＣＶＤ法により作製可能な結晶系シリコンとして微結晶シリコンを光電変換を行う半導体膜に用いた光電変換装置の開発が進められている（例えば、特許文献２参照）。
【０００４】
逆スタガ型の薄膜トランジスタにおいては、半導体膜及び配線の間に不純物半導体で形成されるオーミックコンタクト領域を有する。また、ｐｉｎ接合型の光電変換装置においては、ｐ型を付与する不純物元素を有するｐ型半導体膜及びｎ型を付与する不純物元素を有するｎ型半導体膜を有する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−８７４９１号公報
【特許文献２】特開２０００−２７７４３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
薄膜トランジスタや光電変換装置において、半導体膜の抵抗率が低い場合、オーミックコンタクト領域、ｐ型半導体膜、またはｎ型半導体膜の抵抗率が、薄膜トランジスタまたは光電変換装置の電気特性に影響する。
【０００７】
このため、抵抗率の低い微結晶半導体を、オーミックコンタクト領域、ｐ型半導体膜またはｎ型半導体膜に用いればよい。しかしながら、微結晶半導体はエッチング工程において、微結晶半導体の粒界にエッチャントが浸入してしまい、歩留まりが低下してしまう。
【０００８】
一方、オーミックコンタクト領域、ｐ型半導体膜、またはｎ型半導体膜として、非晶質半導体膜を用いることで、エッチング工程における歩留まりを向上させることができる。しかしながら、非晶質半導体は、微結晶半導体を用いたオーミックコンタクト領域、ｐ型半導体膜、またはｎ型半導体膜と比較すると抵抗率が高い。このため、非晶質半導体膜の抵抗率を低減させるために、イオンの衝撃によるダメージの少ない高圧力または低電力の条件での堆積が望ましいが、放電開始電圧より低い電圧では均一なプラズマが維持できない。
【０００９】
そこで、本発明の一態様は、電気特性が良好な半導体装置を、歩留まり高く作製する方法を提供することを課題とする。
【課題を解決するための手段】
【００１０】
本発明の一態様は、プラズマＣＶＤ法により不純物元素を有する非晶質半導体を形成する方法において、パッシェンの法則で最小となる放電開始電圧を満たす圧力及び電極間隔において、パルス変調した放電開始電圧を電極に印加することより、抵抗率の低い不純物元素を有する非晶質半導体を形成することを特徴とする。
【００１１】
放電開始電圧を電極に印加することで生じる放電、即ち連続放電は、放電状態が不安定である。しかしながら、パルス変調した電圧を電極に印加することで生じる放電、即ちパルス放電を行うことにより、安定した放電状態を得ることができる。また、パルス放電においては、パルス周期あたりの平均電圧が低く、また電圧を印加しない期間があるため、被堆積表面へのイオンの衝撃によるダメージを低減することが可能である。このため、不純物元素を有する非晶質半導体の抵抗率を低減することができる。
【００１２】
また、本発明の一態様は、ゲート絶縁層を介してゲート電極と重畳する非晶質半導体または微結晶半導体で形成される半導体膜上に、上記不純物元素を有する非晶質半導体の形成方法を用いて、コンタクト領域を形成し、当該コンタクト領域に接する配線を形成する薄膜トランジスタを有する半導体装置の作製方法である。
【００１３】
また、本発明の一態様は、上記不純物元素を有する非晶質半導体を、ｐ型を示す半導体膜、またはｎ型を示す半導体膜の一以上に用いた光電変換装置の作製方法である。
【発明の効果】
【００１４】
本発明の一態様は、パッシェンの法則で最小となる放電開始電圧を満たす圧力及び電極間隔において、パルス変調した放電開始電圧を電極に印加することにより、抵抗率の低い不純物元素を有する非晶質半導体を形成することができる。また、電気特性が良好な半導体装置を、生産性高く作製することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施の形態に係る半導体膜の作製方法を説明する図である。
【図２】本発明の一実施の形態に係る半導体装置の作製方法を説明する断面図である。
【図３】本発明の一実施の形態に係る半導体装置の作製方法を説明する断面図である。
【図４】本発明の一実施の形態に係る半導体装置の作製方法を説明する断面図である。
【図５】本発明の一実施の形態に係る半導体装置の作製方法を説明する断面図である。
【図６】光電変換装置の作製方法の一形態を説明する断面図である。
【図７】電子書籍の一例を示す斜視図である。
【図８】テレビジョン装置およびデジタルフォトフレームの例を示す斜視図である。
【図９】電極間隔、圧力及び放電開始電力の関係を説明する図である。
【図１０】リンを有するアモルファスシリコン膜の抵抗率を説明する図である。
【発明を実施するための形態】
【００１６】
本発明の実施の形態について、図面を参照して以下に説明する。ただし、本発明は以下の説明に限定されるものではない。本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解されるからである。したがって、本発明は以下に示す実施の形態及び実施例の記載内容のみに限定して解釈されるものではない。なお、図面を用いて本発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。
【００１７】
（実施の形態１）
本実施の形態では、抵抗率が低い不純物元素を有する非晶質半導体膜の作製方法について、図１を用いて説明する。
【００１８】
図１（Ａ）に示す曲線９１は、パッシェンの法則を示すパッシェン曲線である。図１（Ａ）において、横軸にプラズマＣＶＤ装置の電極間隔及び反応室内の圧力の積を示し、縦軸にグロー放電が生じる電圧（以下、放電開始電圧と示す。）を示す。放電開始電圧は、数式１で示すように、電極間隔及び圧力の関係で表され、反応室内の圧力が低いと電極間隔を広げることで放電が可能であり、反応室内の圧力が高いと電極間隔を狭くすることで放電が可能である。
【００１９】
【数１】
2012033903.tif 000003
なお、ｐは反応室内の圧力、ｄは電極間隔、γは二次電子放出係数（電極材料の仕事関数に依存）、Ａ及びＢはガスの種類に依存する定数である。
【００２０】
本実施の形態では、最小放電開始電圧Ｖｓを満たす電極間隔及び圧力を保持する反応室に、シリコンまたはゲルマニウムを含む堆積性気体と、不純物元素を有する気体とを原料ガスとして供給した後、パルス変調された最小放電開始電圧を電極に印加することを特徴とする。なお、最小放電開始電圧Ｖｓとは、パッシェン曲線において、放電開始電圧の極小値と、当該極小値の誤差範囲が１０％の電圧を含む。なお、高周波放電またはマイクロ波放電を用いる場合は、最小放電開始電力を電極に投入すればよい。放電開始電力は電極間のインピーダンスが同じであるとすると、電極間での電圧の２乗に比例する。つまり、電力の平方根はおよそ印加電圧に比例するものとして解釈できるためである。
【００２１】
原料ガスであるシリコンを含む堆積性気体の代表例としては、ＳｉＨ４、Ｓｉ２Ｈ６等がある。ゲルマニウムを含む堆積性気体の代表例としては、ＧｅＨ４、Ｇｅ２Ｈ６等がある。また、原料ガスである不純物元素を有する気体は、ｎ型の非晶質半導体を形成する場合は、ホスフィン（水素希釈またはシラン希釈）を用いる。また、ｐ型の非晶質半導体を形成する場合は、ジボラン（水素希釈またはシラン希釈）を用いる。また、原料ガスに、水素、及びヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスの一以上を加えてもよい。
【００２２】
電極間隔及び圧力は、パッシェン曲線において最小放電開始電圧となる条件を適宜用いることが好ましい。電極間隔は、代表的には２ｍｍ以上２０ｍｍ以下である。また、圧力は、代表的には１．３Ｐａ以上１３３３２Ｐａ以下（０．０１Ｔｏｒｒ以上１００Ｔｏｒｒ以下）である。
【００２３】
ここで、パルス変調された最小放電開始電圧について、図１（Ｂ）を用いて説明する。
【００２４】
パルス変調された電圧とは、周期的に電極に印加される電圧であり、図１（Ｂ）に示すように、オンの期間（パルス幅ｔ１）とオフの期間（ｔ２）とが交互に繰り返される。ここでは、パルス幅ｔ１及びオフの期間ｔ２の和をパルス周期ｔという。また、パルス周期ｔにおけるパルス幅ｔ１をデューティー比という。
【００２５】
ここでは、３ＭＨｚから３０ＭＨｚのＨＦ帯、代表的には１３．５６ＭＨｚ、２７．１２ＭＨｚのＨＦ帯の高周波の電圧、３０ＭＨｚより大きく３００ＭＨｚ程度までのＶＨＦ帯、代表的には６０ＭＨｚのＶＨＦ帯の高周波の電圧、または、１ＧＨｚ以上のマイクロ波の高周波の電圧をパルス変調して電極に印加することで、グロー放電プラズマを発生させることができる。このとき、高周波の電圧を１ｋＨｚ以上１２．５ｋＨｚ以下の周波数でパルス変調する。
【００２６】
また、パルス幅ｔ１を、膜を堆積することが可能な時間とすることが好ましく、代表的には、１０μ秒以上３０μ秒以下、好ましくは１５μ秒以上３０μ秒以下が望ましい。また、オフの期間ｔ２は、電圧をオフとしてもグロー放電を維持することが可能な期間とすることが好ましく、代表的には、７０μ秒以上９９０μ秒以下、好ましくは７０μ秒以上４９０μ秒以下とすることが望ましい。
【００２７】
被堆積表面へのイオンの衝撃によるダメージを低減させるために、最小放電開始電圧を連続的に電極に印加し、グロー放電を生じさせると、放電状態が不安定となり、均一な放電状態を得ることができない。一方、最小放電開始電圧よりも高い電圧を連続的に電極に印加し、グロー放電を生じさせると、安定な放電を得ることが可能であるが、不純物元素を有する非晶質半導体膜の抵抗率が上昇してしまう。
【００２８】
そこで、本実施の形態に示すように、パッシェン曲線において、放電開始電圧が最小またはその付近（最小放電開始電圧）となる反応室の圧力及び電極間隔とし、パルス変調した放電開始電圧を電極に印加してグロー放電を生じさせる。この結果、パルス周期あたりの平均電圧が放電開始電圧より低いため、被堆積表面におけるイオンの衝撃によるダメージを低減できると共に、均一な放電を得ることができる。被堆積表面におけるイオンの衝撃によるダメージが低減すると、不純物元素を有する非晶質半導体膜においてキャリアが捕獲される欠陥が低減するため、抵抗率の低い不純物元素を有する非晶質半導体膜を形成することができる。
【００２９】
（実施の形態２）
本実施の形態では、本発明の一形態である半導体装置に形成される薄膜トランジスタの作製方法について、図２乃至図４を参照して説明する。なお、薄膜トランジスタは、ｐ型よりもｎ型の方が、キャリアの移動度が高い。また、同一の基板上に形成する薄膜トランジスタを全て同じ極性に統一すると、工程数を抑えることができ、好ましい。そのため、本実施の形態では、ｎ型の薄膜トランジスタの作製方法について説明する。
【００３０】
なお、オン電流とは、薄膜トランジスタがオン状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。例えば、ｎ型の薄膜トランジスタの場合には、ゲート電圧がトランジスタの閾値電圧よりも高いときにソース電極とドレイン電極との間に流れる電流である。
【００３１】
また、オフ電流とは、薄膜トランジスタがオフ状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。例えば、ｎ型の薄膜トランジスタの場合には、ゲート電圧が薄膜トランジスタの閾値電圧よりも低いときにソース電極とドレイン電極との間に流れる電流である。
【００３２】
図２（Ａ）に示すように、基板１０１上にゲート電極１０３を形成する。次に、ゲート電極１０３（第１のゲート電極ともいう。）を覆うゲート絶縁膜１０５を形成し、ゲート絶縁膜１０５上に微結晶半導体膜１０９を形成する。
【００３３】
基板１０１としては、ガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック基板等を用いることができる。また、基板に透光性を要しない場合には、ステンレス合金等の金属の基板の表面に絶縁膜を設けたものを用いてもよい。なお、基板１０１のサイズに限定はなく、例えばフラットパネルディスプレイの分野でよく使われる第３世代乃至第１０世代のガラス基板を用いることができる。
【００３４】
ゲート電極１０３は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム、ニッケル等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体、ＡｇＰｄＣｕ合金、Ａｌ−Ｎｄ合金、Ａｌ−Ｎｉ合金などを用いてもよい。
【００３５】
例えば、ゲート電極１０３の二層の積層構造としては、アルミニウム膜上にモリブデン膜を積層した二層の積層構造、または銅膜上にモリブデン膜を積層した二層構造、または銅膜上に窒化チタン膜若しくは窒化タンタル膜を積層した二層構造、窒化チタン膜とモリブデン膜とを積層した二層構造、酸素を含む銅−マグネシウム−合金膜と銅膜とを積層した二層構造、酸素を含む銅−マンガン−合金膜と銅膜とを積層した二層構造、銅−マンガン−合金膜と銅膜とを積層した二層構造などとすることが好ましい。三層の積層構造としては、タングステン膜または窒化タングステン膜と、アルミニウムとシリコンの合金膜またはアルミニウムとチタンの合金膜と、窒化チタン膜またはチタン膜とを積層した三層構造とすることが好ましい。電気的抵抗が低い膜上にバリア膜として機能する金属膜が積層されることで、電気的抵抗を低くでき、且つ金属膜から半導体膜への金属元素の拡散を防止することができる。
【００３６】
ゲート電極１０３は、基板１０１上に、スパッタリング法または真空蒸着法を用いて、上記した材料により導電膜を形成し、該導電膜上にフォトリソグラフィ法またはインクジェット法等によりマスクを形成し、該マスクを用いて導電膜をエッチングして形成することができる。また、銀、金または銅等の導電性ナノペーストをインクジェット法により基板上に吐出し、焼成することで形成することもできる。なお、ゲート電極１０３と、基板１０１との密着性向上を目的として、上記の金属材料の窒化物膜を、基板１０１と、ゲート電極１０３との間に設けてもよい。ここでは、基板１０１上に導電膜を形成し、フォトリソグラフィ工程により形成したレジストで形成されるマスクを用いて、当該導電膜をエッチングする。
【００３７】
なお、ゲート電極１０３の側面は、テーパー形状とすることが好ましい。これは、後の工程で、ゲート電極１０３上に形成される絶縁膜、半導体膜及び配線が、ゲート電極１０３の段差箇所において切断しないためである。ゲート電極１０３の側面をテーパー形状にするためには、レジストで形成されるマスクを後退させつつエッチングを行えばよい。
【００３８】
また、ゲート電極１０３を形成する工程により、ゲート配線（走査線）及び容量配線も同時に形成することができる。なお、走査線とは画素を選択する配線をいい、容量配線とは画素の保持容量の一方の電極に接続された配線をいう。ただし、これに限定されず、ゲート配線及び容量配線の一方または双方と、ゲート電極１０３とは別に設けてもよい。
【００３９】
ゲート絶縁膜１０５は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、または窒化酸化アルミニウム膜を、単層でまたは積層して形成することができる。
【００４０】
なお、ここでは、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ  Ｆｏｒｗａｒｄ  Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、組成範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、組成範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。ただし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。なお、ゲート絶縁膜１０５を酸化シリコンまたは酸化窒化シリコン等の酸化絶縁膜により形成することで、薄膜トランジスタの閾値電圧の変動を低減することができる。
【００４１】
ゲート絶縁膜１０５は、ＣＶＤ法またはスパッタリング法等を用いて形成することができる。ゲート絶縁膜１０５のＣＶＤ法による形成工程において、グロー放電プラズマの生成は、３ＭＨｚから３０ＭＨｚのＨＦ帯、代表的には１３．５６ＭＨｚ、２７．１２ＭＨｚのＨＦ帯の高周波電力、または３０ＭＨｚより大きく３００ＭＨｚ程度までのＶＨＦ帯の高周波電力を適宜用いることができる。また、高周波数が１ＧＨｚ以上であるマイクロ波プラズマＣＶＤ装置を用いてゲート絶縁膜１０５を形成すると、ゲート電極と、ドレイン電極及びソース電極との間の耐圧を向上させることができるため、信頼性の高い薄膜トランジスタを得ることができる。
【００４２】
また、ゲート絶縁膜１０５として、有機シランガスを用いたＣＶＤ法により酸化シリコン膜を形成することで、後に形成する半導体膜の結晶性を高めることが可能であるため、薄膜トランジスタのオン電流及び電界効果移動度を高めることができる。有機シランガスとしては、テトラエトキシシラン（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。
【００４３】
微結晶半導体膜１０９は、微結晶半導体で形成される。微結晶半導体とは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半導体である。微結晶半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な半導体であり、結晶粒径が２ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上８０ｎｍ以下、より好ましくは、２０ｎｍ以上５０ｎｍ以下の柱状または針状の結晶粒が基板表面に対して法線方向に成長している。このため、柱状または針状の結晶粒の界面には、粒界が形成される場合もある。なお、ここでの結晶粒径は、基板表面に対して平行な面における結晶粒の最大直径をいう。
【００４４】
微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含んでいる。さらに、ヘリウム、ネオン、アルゴン、クリプトン、またはキセノンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体が得られる。このような微結晶半導体に関する記述は、例えば、米国特許４，４０９，１３４号で開示されている。
【００４５】
微結晶半導体膜１０９は、プラズマＣＶＤ装置の反応室内において、シリコンを含む堆積性気体と、水素とを混合し、グロー放電プラズマにより形成する。または、シリコンを含む堆積性気体と、水素と、ヘリウム、ネオン、クリプトン等の希ガスとを混合し、グロー放電プラズマにより形成する。ここでは、シリコンを含む堆積性気体の流量に対する水素の流量を１０〜２０００倍、好ましくは１０〜２００倍にして堆積性気体を希釈する条件により、微結晶シリコン膜を形成する。なお、シリコンを含む堆積性気体の代わりにゲルマニウムを含む堆積性気体を用いると、微結晶ゲルマニウム膜を形成することができる。または、シリコンを含む堆積性気体及びゲルマニウムを含む堆積性気体を用いると、微結晶シリコンゲルマニウム膜を形成することができる。このときの堆積温度は、１５０度〜３００度とすることが好ましく、より好ましくは１５０〜２８０度とする。なお、反応室内の圧力、上部電極及び下部電極の間隔は、プラズマが発生しうる間隔とすればよい。
【００４６】
微結晶半導体膜１０９の原料ガスとして、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスを用いることで微結晶半導体膜１０９の成膜速度が高まる。また、成膜速度が高まることで、微結晶半導体膜１０９に混入される不純物量が低減するため、微結晶半導体膜１０９の結晶性を高めることができる。
【００４７】
微結晶半導体膜１０９を形成する際のグロー放電プラズマの生成は、ゲート絶縁膜１０５と同様に行うことができる。
【００４８】
なお、微結晶半導体膜１０９を形成する前に、ＣＶＤ装置の反応室内の気体を排気しながら、反応室内にシリコンを含む堆積性気体を導入して、反応室内の不純物元素を除去することで、微結晶半導体膜１０９における不純物量を低減することが可能である。また、微結晶半導体膜１０９を形成する前に、フッ素、フッ化窒素、フッ化シラン等のフッ素を含む雰囲気でプラズマを発生させて、ゲート絶縁膜１０５をフッ素プラズマに曝してもよい。
【００４９】
なお、ゲート絶縁膜１０５を窒化シリコン膜で形成すると、微結晶半導体膜１０９の堆積初期において非晶質シリコンが形成されやすく、微結晶半導体膜１０９の結晶性が低くなる。このため、シリコンを含む堆積性気体の希釈率の高い条件、または堆積温度を１５０〜２５０度とする低温条件で微結晶半導体膜１０９を形成することが好ましい。代表的には、シリコンを含む堆積性気体の流量に対して、水素の流量を２００〜２０００倍、好ましくは２５０〜４００倍とする高希釈率条件が好ましい。また、微結晶半導体膜１０９の堆積温度を２００〜２５０度とする低温条件が好ましい。高希釈率条件または低温条件により、初期核発生密度が高まりゲート絶縁膜１０５上に非晶質シリコンが形成されにくくなり、微結晶半導体膜１０９の結晶性が向上する。また、窒化シリコン膜で形成したゲート絶縁膜１０５の表面を酸化処理することで、微結晶半導体膜１０９の密着性が向上する。酸化処理としては、酸化気体の暴露、酸化気体雰囲気でのプラズマ処理等がある。酸化気体としては、酸素、オゾン、一酸化二窒素、水蒸気、酸素及び水素の混合気体等がある。
【００５０】
また、微結晶半導体膜１０９の結晶性を高めるために、異なる条件を用いて段階的に微結晶半導体膜１０９を形成してもよい。代表的には、結晶粒の粒密度が低く、且つ結晶粒の結晶性が高くなるような第１の条件で種結晶を形成した後、当該種結晶の隙間を埋めるような第２の条件で微結晶半導体膜を形成する。上記第１の条件の一例は、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量を５０倍以上１０００倍以下にして堆積性気体を希釈し、且つ反応室内の圧力を６７Ｐａ以上１３３３Ｐａ以下（０．５Ｔｏｒｒ以上１０Ｔｏｒｒ以下）とする条件である。また、第２の条件の一例は、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量を１００倍以上２０００倍以下にして堆積性気体を希釈し、且つ処理室内の圧力を１３３３Ｐａ以上１３３３２Ｐａ以下とする条件である。さらには、上記第１の条件または第２の条件において、シリコンまたはゲルマニウムを含む堆積性気体の流量または水素の流量を周期的に増減させてもよい。
【００５１】
次に、図２（Ｂ）に示すように、微結晶半導体膜１０９上に半導体膜１１１を形成する。半導体膜１１１は、微結晶半導体領域１１１ａ及び非晶質半導体領域１１１ｂで構成される。次に、半導体膜１１１上に、不純物半導体膜１１３を形成する。次に、不純物半導体膜１１３上にレジストで形成されるマスク１１５を形成する。
【００５２】
微結晶半導体膜１０９を種結晶として、部分的に結晶成長させる条件（結晶成長を低減させる条件）で、微結晶半導体領域１１１ａ及び非晶質半導体領域１１１ｂを有する半導体膜１１１を形成することができる。
【００５３】
半導体膜１１１は、プラズマＣＶＤ装置の反応室内において、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、窒素を含む気体とを混合し、グロー放電プラズマにより形成する。窒素を含む気体としては、アンモニア、窒素、フッ化窒素、塩化窒素、クロロアミン、フルオロアミン等がある。グロー放電プラズマの生成は、微結晶半導体膜１０９と同様にすることができる。
【００５４】
このとき、シリコンまたはゲルマニウムを含む堆積性気体と、水素との流量比は、微結晶半導体膜１０９と同様に微結晶半導体膜を形成する流量比を用い、さらに原料ガスに窒素を含む気体を用いる条件とすることで、微結晶半導体膜１０９の堆積条件よりも、結晶成長を低減することができる。具体的には、半導体膜１１１の堆積初期においては、原料ガスに窒素を含む気体が含まれるため、部分的に結晶成長が抑制され、錐形状の微結晶半導体領域が成長すると共に、非晶質半導体領域が形成される。さらに、堆積中期または後期では、錐形状の微結晶半導体領域の結晶成長が停止し、非晶質半導体領域のみが堆積される。この結果、半導体膜１１１において、微結晶半導体領域１１１ａ、及び欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い半導体膜で形成される非晶質半導体領域１１１ｂを形成することができる。
【００５５】
ここでは、半導体膜１１１を形成する条件の代表例は、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量が１０〜２０００倍、好ましくは１０〜２００倍である。なお、通常の非晶質半導体膜を形成する条件の代表例は、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量は０〜５倍である。
【００５６】
また、半導体膜１１１の原料ガスに、ヘリウム、アルゴン、ネオン、キセノン、またはクリプトン等の希ガスを導入することで、成膜速度を高めることができる。
【００５７】
半導体膜１１１の厚さは、厚さ５０〜３５０ｎｍとすることが好ましく、さらに好ましくは１２０〜２５０ｎｍとする。
【００５８】
ここで、図２（Ｂ）に示すゲート絶縁膜１０５と、不純物半導体膜１１３との間の拡大図を、図３に示す。
【００５９】
図３（Ａ）に示すように、半導体膜１１１の微結晶半導体領域１１１ａは凹凸状であり、凸部はゲート絶縁膜１０５から非晶質半導体領域１１１ｂに向かって、先端が狭まる（凸部の先端が鋭角である）凸状（錐形状）である。なお、微結晶半導体領域１１１ａの形状は、ゲート絶縁膜１０５から非晶質半導体領域１１１ｂに向かって幅が広がる凸状（逆錐形状）であってもよい。
【００６０】
微結晶半導体膜１０９及び微結晶半導体領域１１１ａの厚さ、即ち、ゲート絶縁膜１０５との界面から、微結晶半導体領域１１１ａの突起（凸部）の先端までの距離を、５ｎｍ以上３１０ｎｍ以下とすることで、薄膜トランジスタのオフ電流を低減することができる。
【００６１】
また、半導体膜１１１に含まれる酸素の二次イオン質量分析法によって計測される濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３未満とすることで、微結晶半導体領域１１１ａの結晶性を高めることができるため好ましい。また、二次イオン質量分析法によって計測される半導体膜１１１の窒素濃度プロファイルのピーク濃度は、１×１０２０ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０２０ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下である。
【００６２】
非晶質半導体領域１１１ｂは、窒素を有する非晶質半導体で形成される。窒素を有する非晶質半導体に含まれる窒素は、例えばＮＨ基またはＮＨ２基として存在していてもよい。非晶質半導体としては、アモルファスシリコンを用いて形成する。
【００６３】
窒素を含む非晶質半導体は、従来の非晶質半導体と比較して、ＣＰＭ（Ｃｏｎｓｔａｎｔ  ｐｈｏｔｏｃｕｒｒｅｎｔ  ｍｅｔｈｏｄ）やフォトルミネッセンス分光測定で測定されるＵｒｂａｃｈ端のエネルギーが小さく、欠陥吸収スペクトル量が少ない半導体である。即ち、窒素を含む非晶質半導体は、従来の非晶質半導体と比較して、欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い半導体である。窒素を含む非晶質半導体は、価電子帯のバンド端における準位のテール（裾）の傾きが急峻であるため、バンドギャップが広くなり、トンネル電流が流れにくい。このため、窒素を含む非晶質半導体を微結晶半導体領域１１１ａ及び不純物半導体膜１１３の間に設けることで、薄膜トランジスタのオフ電流を低減することができる。また、窒素を含む非晶質半導体を設けることで、オン電流と電界効果移動度を高めることが可能である。
【００６４】
さらに、窒素を含む非晶質半導体は、低温フォトルミネッセンス分光によるスペクトルのピーク領域が、１．３１ｅＶ以上１．３９ｅＶ以下である。なお、微結晶半導体、代表的には微結晶シリコンを低温フォトルミネッセンス分光により測定したスペクトルのピーク領域は、０．９８ｅＶ以上１．０２ｅＶ以下であり、窒素を含む非晶質半導体は、微結晶半導体とは異なるものである。
【００６５】
また、非晶質半導体領域１１１ｂの他に、微結晶半導体領域１１１ａにも、ＮＨ基またはＮＨ２基を有してもよい。
【００６６】
また、図３（Ｂ）に示すように、非晶質半導体領域１１１ｂに、粒径が１ｎｍ以上１０ｎｍ以下、好ましくは１ｎｍ以上５ｎｍ以下の半導体結晶粒１１１ｃを含ませることで、更にオン電流と電界効果移動度を高めることが可能である。
【００６７】
ゲート絶縁膜１０５から非晶質半導体領域１１１ｂに向かって、先端が狭まる凸状（錐形状）の微結晶半導体または幅が広がる凸状（逆錐形状）の微結晶半導体は、微結晶半導体が堆積する条件で微結晶半導体膜を形成した後、部分的に結晶成長させる条件で結晶成長させると共に、非晶質半導体を堆積することで、このような構造となる。
【００６８】
半導体膜１１１の微結晶半導体領域１１１ａは、錐形状または逆錐形状であるため、オン状態でソース電極及びドレイン電極の間に電圧が印加されたときの縦方向（膜厚方向）における抵抗、即ち、半導体膜１１１の抵抗を下げることが可能である。また、微結晶半導体領域１１１ａと不純物半導体膜１１３との間に、欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い、窒素を含む非晶質半導体を有するため、トンネル電流が流れにくくなる。以上のことから、本実施の形態に示す薄膜トランジスタは、オン電流及び電界効果移動度を高めるとともに、オフ電流を低減することができる。
【００６９】
ここでは、半導体膜１１１の原料ガスに窒素を含む気体を含ませて、微結晶半導体領域１１１ａ及び非晶質半導体領域１１１ｂを有する半導体膜１１１を形成したが、他の半導体膜１１１の形成方法として、微結晶半導体膜１０９の表面を窒素を含む気体に曝して、微結晶半導体膜１０９の表面に窒素を吸着させた後、シリコンまたはゲルマニウムを含む堆積性気体及び水素を原料ガスとして、微結晶半導体領域１１１ａ及び非晶質半導体領域１１１ｂを有する半導体膜１１１を形成することができる。
【００７０】
不純物半導体膜１１３は、リンが添加された非晶質半導体で形成する。なお、薄膜トランジスタとして、ｐ型の薄膜トランジスタを形成する場合は、不純物半導体膜１１３は、ボロンが添加された非晶質半導体等で形成する。
【００７１】
不純物半導体膜１１３は、実施の形態１に示すように、最小放電開始電圧を満たす電極間隔及び圧力を保持する反応室に、シリコンを含む堆積性気体と、水素と、ホスフィン（水素希釈またはシラン希釈）とを原料ガスとして供給した後、パルス変調された最小放電開始電圧を電極に印加して形成する。なお、ｐ型の薄膜トランジスタを作製する場合は、不純物半導体膜１１３の原料ガスとして、ホスフィンの代わりに、ジボランを用いればよい。
【００７２】
レジストで形成されるマスク１１５はフォトリソグラフィ工程により形成することができる。
【００７３】
次に、レジストで形成されるマスク１１５を用いて、微結晶半導体膜１０９、半導体膜１１１、及び不純物半導体膜１１３をエッチングする。この工程により、微結晶半導体膜１０９、半導体膜１１１、及び不純物半導体膜１１３を素子毎に分離し、島状の半導体積層体１１７、及び島状の不純物半導体膜１２１を形成する。なお、半導体積層体１１７は、微結晶半導体膜１０９、及び半導体膜１１１それぞれの一部であり、微結晶半導体膜１０９、及び半導体膜１１１の微結晶半導体領域それぞれ一部を含む微結晶半導体領域１１７ａと、半導体膜１１１の非晶質半導体領域の一部を含む非晶質半導体領域１１７ｂとを有する。この後、レジストで形成されるマスク１１５を除去する（図２（Ｃ）参照。）。
【００７４】
なお、図２（Ｃ）の後、半導体積層体１１７の側面をプラズマに曝すプラズマ処理を行ってもよい。ここでは、酸化ガスまたは窒化ガス雰囲気でプラズマを発生させて、半導体積層体１１７をプラズマに曝してもよい。酸化ガスとしては、酸素、オゾン、一酸化二窒素、水蒸気、酸素及び水素の混合気体等がある。また、窒化ガスとしては、窒素、アンモニア、フッ化窒素、塩化窒素、クロロアミン、フルオロアミン等がある。酸化ガスまたは窒化ガス雰囲気でプラズマを発生させることで、酸素ラジカルまたは窒素ラジカルが発生する。当該ラジカルは半導体積層体１１７と反応し、半導体積層体１１７の側面に障壁領域である絶縁領域を形成することができる。当該プラズマ処理により、半導体積層体１１７の側面と共に、露出された不純物半導体膜１２１が酸化し、半導体積層体１１７の側面及び不純物半導体膜１２１の側面及び上面の一部にも障壁領域である絶縁領域が形成される。
【００７５】
半導体積層体１３３及び後に形成する配線１２９ａ、１２９ｂの間に障壁領域である絶縁領域を設けることにより、配線１２９ａ、１２９ｂから半導体積層体１３３へのホールの注入を抑制することが可能であり、オフ電流が低く、電界効果移動度及びオン電流の高い薄膜トランジスタとなるため好ましい。
【００７６】
次に、不純物半導体膜１２１上に導電膜１２７を形成する（図４（Ａ）参照。）。導電膜１２７は、アルミニウム、銅、チタン、ネオジム、スカンジウム、モリブデン、クロム、タンタル若しくはタングステン等により単層で、または積層して形成することができる。または、ヒロック防止元素が添加されたアルミニウム合金（ゲート電極１０３に用いることができるＡｌ−Ｎｄ合金等）により形成してもよい。ドナーとなる不純物元素を添加した結晶性シリコンを用いてもよい。ドナーとなる不純物元素が添加された結晶性シリコンと接する側の膜を、チタン、タンタル、モリブデン、タングステンまたはこれらの元素の窒化物により形成し、その上にアルミニウムまたはアルミニウム合金を形成した積層構造としてもよい。更には、アルミニウムまたはアルミニウム合金の上面及び下面を、チタン、タンタル、モリブデン、タングステンまたはこれらの元素の窒化物で挟んだ積層構造としてもよい。導電膜１２７は、ＣＶＤ法、スパッタリング法または真空蒸着法を用いて形成する。また、導電膜１２７は、銀、金または銅等の導電性ナノペーストを用いてスクリーン印刷法またはインクジェット法等を用いて吐出し、焼成することで形成しても良い。
【００７７】
次に、フォトリソグラフィ工程によりレジストで形成されるマスクを形成し、当該レジストで形成されるマスクを用いて導電膜１２７をエッチングして、ソース電極及びドレイン電極として機能する配線１２９ａ、１２９ｂを形成する（図４（Ｂ）参照。）。導電膜１２７のエッチングはドライエッチングまたはウェットエッチングを用いることができる。なお、配線１２９ａ、１２９ｂの一方は、ソース電極またはドレイン電極のみならず信号線としても機能する。ただし、これに限定されず、信号線とソース電極及びドレイン電極とは別に設けてもよい。
【００７８】
次に、不純物半導体膜１２１及び半導体積層体１１７の一部をエッチングして、オーミックコンタクト領域として機能する一対の不純物半導体膜１３１ａ、１３１ｂを形成する。また、微結晶半導体領域１３３ａ及び一対の非晶質半導体領域１３３ｂを有する半導体積層体１３３を形成する。このとき、微結晶半導体領域１３３ａが露出されるように半導体積層体１１７をエッチングすることで、配線１２９ａ、１２９ｂで覆われる領域では微結晶半導体領域１３３ａ及び非晶質半導体領域１３３ｂが積層され、配線１２９ａ、１２９ｂで覆われず、かつゲート電極と重なる領域においては、微結晶半導体領域１３３ａが露出する半導体積層体１３３となる。
【００７９】
ここでは、配線１２９ａ、１２９ｂの端部と、不純物半導体膜１３１ａ、１３１ｂの端部とが揃っているが、配線１２９ａ、１２９ｂの端部と、不純物半導体膜１３１ａ、１３１ｂの端部とがずれ、断面において、配線１２９ａ、１２９ｂの端部が、不純物半導体膜１３１ａ、１３１ｂの端部より内側に位置してもよい。
【００８０】
次に、ドライエッチングを行ってもよい。ドライエッチングの条件は、露出している微結晶半導体領域１３３ａ及び非晶質半導体領域１３３ｂにダメージが入らず、且つ微結晶半導体領域１３３ａ及び非晶質半導体領域１３３ｂに対するエッチングレートが低い条件を用いる。エッチングガスとしては、代表的にはＣｌ２、ＣＦ４、またはＮ２等を用いる。また、エッチング方法については特に限定はなく、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）方式、容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）方式、電子サイクロトン共鳴プラズマ（ＥＣＲ：Ｅｌｅｃｔｒｏｎ  Ｃｙｃｌｏｔｒｏｎ  Ｒｅｓｏｎａｎｃｅ）方式、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）方式等を用いることができる。
【００８１】
次に、微結晶半導体領域１３３ａ及び非晶質半導体領域１３３ｂの表面にプラズマ処理、代表的には水プラズマ処理、酸素プラズマ処理、アンモニアプラズマ処理、窒素プラズマ処理、酸素及び水素の混合ガスによるプラズマ処理等を行う。
【００８２】
水プラズマ処理は、水蒸気（Ｈ２Ｏ蒸気）に代表される、水を主成分とするガスを反応空間に導入し、プラズマを生成して、行うことができる。この後、レジストで形成されるマスクを除去する。なお、当該レジストで形成されるマスクの除去は、不純物半導体膜１２１及び半導体積層体１１７のドライエッチング前に行ってもよい。
【００８３】
上記したように、微結晶半導体領域１３３ａ及び非晶質半導体領域１３３ｂを形成した後に、微結晶半導体領域１３３ａ及び非晶質半導体領域１３３ｂにダメージを与えない条件で更なるドライエッチングを行うことで、露出した微結晶半導体領域１３３ａ及び非晶質半導体領域１３３ｂ上に存在する残渣などの不純物を除去することができる。また、ドライエッチングに続けて水プラズマ処理を行うことで、レジストで形成されるマスクの残渣を除去すると共に、微結晶半導体領域１３３ａの欠陥を低減することができる。また、プラズマ処理を行うことで、ソース領域とドレイン領域との間の絶縁を確実なものにすることができ、完成する薄膜トランジスタのオフ電流を低減し、電気的特性のばらつきを低減することができる。
【００８４】
なお、フォトリソグラフィ工程によりレジストで形成されるマスクを導電膜１２７上に形成し、当該レジストで形成されるマスクを用いて導電膜１２７をエッチングして、ソース電極及びドレイン電極として機能する配線１２９ａ、１２９ｂを形成する。次に、不純物半導体膜１２１をエッチングして、オーミックコンタクト領域として機能する一対の不純物半導体膜１３１ａ、１３１ｂを形成する。この際、半導体積層体１１７の一部がエッチングされる場合もある。次に、レジストで形成されるマスクを除去した後、半導体積層体１１７の一部をエッチングして、微結晶半導体領域１３３ａ及び一対の非晶質半導体領域１３３ｂを有する半導体積層体１３３を形成してもよい。
【００８５】
この結果、レジストで形成されるマスクを除去する工程において、微結晶半導体領域１１７ａが非晶質半導体領域１１７ｂに覆われているため、微結晶半導体領域１１７ａが剥離液、及びレジストの残渣物に触れることがない。また、レジストで形成されるマスクを除去した後、配線１２９ａ、１２９ｂをマスクとして用いて、非晶質半導体領域１１７ｂをエッチングして、微結晶半導体領域１３３ａを露出する。このため、剥離液、及びレジストの残渣物に触れた非晶質半導体領域は、バックチャネルには残存しない。この結果、バックチャネルに残存した剥離液、及びレジストの残渣物によるリーク電流が発生しないため、薄膜トランジスタのオフ電流をより低減することができる。
【００８６】
以上の工程によりシングルゲート型の薄膜トランジスタを作製することができる。また、オフ電流が低く、オン電流及び電界効果移動度が高いシングルゲート型の薄膜トランジスタを生産性高く作製することができる。
【００８７】
次に、半導体積層体１３３及び配線１２９ａ、１２９ｂの上に絶縁膜１３７（第２のゲート絶縁膜ともいう。）を形成する。絶縁膜１３７は、ゲート絶縁膜１０５と同様に形成することができる。
【００８８】
次に、フォトリソグラフィ工程により形成したレジストで形成されるマスクを用いて絶縁膜１３７に開口部（図示しない。）を形成する。次に、絶縁膜１３７上にバックゲート電極１３９（第２のゲート電極ともいう。）を形成する（図４（Ｃ）参照）。以上の工程により、デュアルゲート型の薄膜トランジスタを作製することができる。
【００８９】
バックゲート電極１３９は、配線１２９ａ、１２９ｂと同様に形成することができる。また、バックゲート電極１３９は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、または酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を用いて形成することができる。
【００９０】
また、バックゲート電極１３９は、透光性を有する導電性高分子（導電性ポリマーともいう。）を含む導電性組成物を用いて形成することができる。バックゲート電極１３９は、シート抵抗が１００００Ω／ｓｑ．以下であって、且つ波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
【００９１】
導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、またはアニリン、ピロール及びチオフェンの２種以上の共重合体若しくはその誘導体等が挙げられる。
【００９２】
バックゲート電極１３９は、スパッタリング法により、上記材料のいずれかを用いた薄膜を形成した後、フォトリソグラフィ工程によって形成したレジストで形成されるマスクを用いて上記薄膜をエッチングすることで、形成できる。また、透光性を有する導電性高分子を含む導電性組成物を塗布または印刷した後、焼成して形成することができる。
【００９３】
バックゲート電極１３９は、ゲート電極１０３と平行に形成することができる。この場合、バックゲート電極１３９に印加する電位と、ゲート電極１０３に印加する電位とを、それぞれ任意に制御することが可能である。このため、薄膜トランジスタのしきい値電圧を制御することができる。
【００９４】
または、バックゲート電極１３９は、ゲート電極１０３に接続させることができる。この場合、バックゲート電極１３９に印加する電位と、ゲート電極１０３に印加する電位とは、等しい。この結果、半導体膜において、キャリアが流れる領域、即ちチャネル領域が、微結晶半導体領域のゲート絶縁膜１０５側、及び絶縁膜１３７側に形成されるため、薄膜トランジスタのオン電流を高めることができる。
【００９５】
または、バックゲート電極１３９は、ゲート電極１０３と接続せず、フローティングでもよい。バックゲート電極１３９に電位を印加せずとも、チャネル領域が、微結晶半導体領域のゲート絶縁膜１０５側、及び絶縁膜１３７側に形成されるため、薄膜トランジスタのオン電流を高めることができる。
【００９６】
さらには、バックゲート電極１３９は、絶縁膜１３７を介して配線１２９ａ、１２９ｂと重畳してもよい。
【００９７】
本実施の形態に示すシングルゲート型の薄膜トランジスタ及びデュアルゲート型の薄膜トランジスタは、オーミックコンタクト領域として抵抗率の低い不純物元素を有する非晶質半導体膜を形成することができる。このため、薄膜トランジスタのオン電流及び電界効果移動度を上昇させることができる。この結果、シングルゲート型の薄膜トランジスタ及びデュアルゲート型の薄膜トランジスタの面積を小さくすることが可能であり、半導体装置への高集積化が可能である。また、表示装置の駆動回路に本実施の形態に示す薄膜トランジスタを用いることで、駆動回路の面積を低減できるため、表示装置の狭額縁化が可能である。
【００９８】
なお、本実施の形態では、微結晶半導体膜及びオーミックコンタクト領域の間に半導体層を設けたが、当該半導体層を設けず、微結晶半導体膜に接するオーミックコンタクト領域を有する薄膜トランジスタを形成してもよい。
【００９９】
（実施の形態３）
本実施の形態では、本発明の一態様である半導体装置に形成される薄膜トランジスタの作製方法について、図２、図４、及び図５を参照して説明する。図５は、図４（Ｂ）に示す工程に対応する工程である。
【０１００】
実施の形態２と同様に、図２（Ａ）〜（Ｃ）及び図４（Ａ）の工程を経て、導電膜１２７を形成する。
【０１０１】
次に、図５に示すように、実施の形態２と同様に、配線１２９ａ、１２９ｂを形成し、不純物半導体膜１２１及び半導体積層体１１７の一部をエッチングして、オーミックコンタクト領域として機能する一対の不純物半導体膜１３１ａ、１３１ｂを形成する。また、微結晶半導体領域１４３ａ及び非晶質半導体領域１４３ｂを有する半導体積層体１４３を形成する。このとき、非晶質半導体領域１４３ｂが露出されるように半導体積層体１１７をエッチングすることで、配線１２９ａ、１２９ｂで覆われる領域では微結晶半導体領域１４３ａ及び非晶質半導体領域１４３ｂが積層され、配線１２９ａ、１２９ｂで覆われず、かつゲート電極と重なる領域においては、微結晶半導体領域１４３ａが露出せず、非晶質半導体領域１４３ｂが露出する半導体積層体１４３となる。なお、ここでの半導体積層体１１７のエッチング量は図４（Ｂ）より少ないものとする。
【０１０２】
この後の工程は、実施の形態２と同様である。
【０１０３】
以上の工程によりシングルゲート型の薄膜トランジスタを作製することができる。この薄膜トランジスタは、バックチャネル側が非晶質であるため、図４（Ｂ）に示す薄膜トランジスタに比べてオフ電流を低減することができる。
【０１０４】
また、本実施の形態では、図５に示す工程の後に、図４（Ｃ）に示す工程と同様に、絶縁膜１３７上にバックゲート電極１３９を形成してもよい。
【０１０５】
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０１０６】
（実施の形態４）
薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、薄膜トランジスタを用いた駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
【０１０７】
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
【０１０８】
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜を形成した後であって、エッチングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。
【０１０９】
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクタ、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
【０１１０】
（実施の形態５）
本実施の形態では、半導体装置の一形態である光電変換装置について、説明する。本実施の形態に示す光電変換装置では、導電型を示す半導体膜に、実施の形態１に示すような、抵抗率が低い不純物元素を有する非晶質半導体膜を採用する。
【０１１１】
上述のような構成を採用することで、導電型を示す半導体膜によって生じる抵抗（直列抵抗）を低減し、特性を向上させることができる。以下、図６を用いて、光電変換装置の作製方法の一形態について説明する。
【０１１２】
図６（Ａ）に示すように、基板２００上に第１の電極２０２を形成する。
【０１１３】
基板２００としては、実施の形態１に示す基板１０１を適宜用いることができる。また、プラスチック基板を用いることもできる。プラスチック基板としては、エポキシ樹脂、不飽和ポリエステル樹脂、ポリイミド樹脂、ビスマレイミドトリアジン樹脂、シアネート樹脂等の熱硬化性樹脂を含む基板や、ポリフェニレンオキシド樹脂、ポリエーテルイミド樹脂、フッ素樹脂等の熱可塑性樹脂を含む基板を用いるとよい。
【０１１４】
なお、基板２００は、テクスチャー構造であってもよい。これにより、光電変換効率を向上させることが可能である。
【０１１５】
また、本実施の形態では、光が基板２００の裏面側（図の下方）から入射する構成とするため、透光性を有する基板を採用するが、のちに形成される第２の電極２１０側（図の上方）から光が入射する構成とする場合には、これに限られない。この場合、シリコンなどの材料を含む半導体基板や、金属材料などを含む導電性基板を用いても良い。
【０１１６】
第１の電極２０２は、実施の形態２に示すバックゲート電極１３９に用いる透光性を有する導電性材料を用いて形成することができる。第１の電極２０２は、スパッタリング法、ＣＶＤ法、真空蒸着法、塗布法、印刷法などを用いて形成する。
【０１１７】
第１の電極２０２は、１０ｎｍ乃至５００ｎｍ、望ましくは、５０ｎｍ乃至１００ｎｍの厚さで形成する。また、第１の電極２０２のシート抵抗は、２０Ω／ｓｑ．乃至２００Ω／ｓｑ．程度となるように形成する。
【０１１８】
なお、本実施の形態では、光が基板２００の裏面側（図の下方）から入射する構成とするため、透光性を有する導電性材料を用いて第１の電極２０２を形成しているが、のちに形成される第２の電極２１０側（図の上方）から光が入射する構成とする場合には、これに限られない。このような場合には、アルミニウム、白金、金、銀、銅、チタン、タンタル、タングステンなどの透光性を有しない導電性材料を用いて第１の電極２０２を形成することができる。特に、アルミニウム、銀、チタン、タンタルなどの光を反射しやすい材料を用いる場合には、光電変換効率を十分に向上させることが可能である。
【０１１９】
基板２００と同様、第１の電極２０２を、テクスチャー構造としてもよい。また、第１の電極２０２に接するように、低抵抗な導電性材料からなる補助電極を別途形成してもよい。
【０１２０】
次に、図６（Ｂ）に示すように、第１の電極２０２上に第１の導電型を示す半導体膜２０４を形成する。第１の導電型を示す半導体膜２０４は、代表的には、導電型を付与する不純物元素が添加された半導体材料を含む半導体膜を用いて形成する。半導体材料としては、生産性や価格などの点でシリコンを用いるのが好適である。半導体材料としてシリコンを用いる場合、導電型を付与する不純物元素としては、ｎ型を付与するリン、ヒ素、ｐ型を付与するホウ素、アルミニウム等が採用される。
【０１２１】
なお、本実施の形態では、光が基板２００の裏面側（図の下方）から入射する構成としているため、第１の導電型を示す半導体膜２０４の導電型（第１の導電型）はｐ型とすることが望ましい。これは、ホールの寿命が電子の寿命の約半分と短く、結果としてホールの拡散長が短いこと、電子とホールの形成が、光電変換を行う半導体膜２０６の光が入射する側において多く行われること、などによるものである。このように、第１の導電型をｐ型とすることにより、ホールが消滅する前に電流として取り出すことが可能であるため、光電変換効率の低下を抑制することができる。なお、上記が問題とならないような状況、例えば、光電変換を行う半導体膜２０６が十分に薄い場合などにおいては、第１の導電型をｎ型としてもよい。
【０１２２】
第１の導電型を示す半導体膜２０４に用いることができる半導体材料としては、他にも、炭化シリコン、ゲルマニウム、ガリウムヒ素、リン化インジウム、セレン化亜鉛、窒化ガリウム、シリコンゲルマニウムなどがある。また、有機材料を含む半導体材料や、金属酸化物を含む半導体材料などを用いることも可能である。当該材料については、光電変換を行う半導体膜２０６との関係で、適宜選択することができる。
【０１２３】
第１の導電型を示す半導体膜２０４の結晶性についての要求は特にないが、第１の導電型を示す半導体膜２０４に、実施の形態１に示す抵抗率が低い不純物元素を有する非晶質半導体膜を形成することが好ましい。
【０１２４】
第１の導電型を示す半導体膜２０４は、最小放電開始電圧を満たす電極間隔及び圧力を保持する反応室に、シリコンを含む堆積性気体と、水素と、ジボラン（水素希釈またはシラン希釈）とを原料ガスとして供給した後、パルス変調された最小放電開始電圧を電極に印加して形成する。また、第１の導電型を示す半導体膜２０４は、１ｎｍ乃至１００ｎｍ、望ましくは、５ｎｍ乃至５０ｎｍの厚さとなるように形成する。
【０１２５】
なお、第１の導電型を示す半導体膜２０４を、基板２００の表面と同様、テクスチャー構造としてもよい。
【０１２６】
次に、図６（Ｃ）に示すように、第１の導電型を示す半導体膜２０４上には、光電変換を行う半導体膜２０６を形成する。光電変換を行う半導体膜２０６としては、半導体膜２０４と同様の半導体材料を用いた半導体膜が適用される。すなわち、半導体材料として、シリコン、炭化シリコン、ゲルマニウム、ガリウムヒ素、リン化インジウム、セレン化亜鉛、窒化ガリウム、シリコンゲルマニウムなどが用いられる。中でも、シリコンを用いるのが好適である。他に、有機材料を含む半導体材料や、金属酸化物半導体材料などを用いることも可能である。
【０１２７】
光電変換を行う半導体膜２０６としては、非晶質半導体膜、微結晶半導体膜、または結晶性半導体膜を適宜用いて形成する。なお、光電変換を行う半導体膜２０６として、結晶性を高めた微結晶半導体膜または結晶性半導体膜を採用することにより、直列抵抗を低減し、また、他の膜との界面における光学的・電気的な損失を抑制することができる。
【０１２８】
なお、光電変換を行う半導体膜２０６には十分な光吸収が求められるから、その厚みは、１００ｎｍ乃至１０μｍ程度とすることが望ましい。
【０１２９】
次に、図６（Ｄ）に示すように、光電変換を行う半導体膜２０６上に、第２の導電型を示す半導体膜２０８を形成する。本実施の形態では、第２の導電型をｎ型とする。第２の導電型を示す半導体膜２０８は、実施の形態１に示す抵抗率が低いリンを有する非晶質半導体膜を用いて形成することができる。
【０１３０】
第２の導電型を示す半導体膜２０８は、第１の導電型を示す半導体膜２０４と同様に形成することができる。例えば、最小放電開始電圧を満たす電極間隔及び圧力を保持する反応室に、シリコンを含む堆積性気体と、水素と、ホスフィン（水素希釈またはシラン希釈）とを原料ガスとして供給した後、パルス変調された最小放電開始電圧を電極に印加して形成する。
【０１３１】
なお、本実施の形態では、光が基板２００の裏面側（図の下方）から入射する構成としているため、第２の導電型を示す半導体膜２０８の導電型（第２の導電型）をｎ型としているが、開示する発明の一形態はこれに限定されない。第１の導電型をｎ型とする場合には、第２の導電型がｐ型となる。
【０１３２】
次に、図６（Ｅ）に示すように、第２の導電型を示す半導体膜２０８上に第２の電極２１０を形成する。第２の電極２１０は、金属などの導電性材料を用いて形成する。例えば、アルミニウム、銀、チタン、タンタルなどの光を反射しやすい材料を用いて形成することができる。この場合、半導体膜２０６において吸収しきれなかった光を再度、半導体膜２０６に入射させることができ、光電変換効率を向上させることが可能であるため、好適である。
【０１３３】
第２の電極２１０の形成方法としては、スパッタリング法、真空蒸着法、ＣＶＤ法、塗布法、印刷法などがある。また、第２の電極２１０は、１０ｎｍ乃至５００ｎｍ、望ましくは、５０ｎｍ乃至１００ｎｍの厚さで形成する。
【０１３４】
なお、本実施の形態では、光が基板２００の裏面側（図の下方）から入射する構成とするため、透光性を有しない材料を用いて第２の電極２１０を形成しているが、第２の電極２１０の構成はこれに限られない。例えば、第２の電極２１０側（図の上方）から光が入射する構成とする場合には、第２の電極２１０は、第１の電極２０２に示す透光性を有する導電性材料を用いて形成することができる。
【０１３５】
なお、第２の電極２１０に接するように、低抵抗な導電性材料からなる補助電極を形成しても良い。
【０１３６】
上述の方法で、抵抗率が低い不純物元素を有する非晶質半導体膜を、第１の導電型を示す半導体膜及び第２の導電型を示す半導体膜の一以上に用いた光電変換装置を作製することができる。そして、これにより、光電変換装置の変換効率を高めることができる。
【０１３７】
なお、本実施の形態では、一つのユニットセルを有する光電変換装置を示したが、適宜二つ以上のユニットセルを積層した、光電変換装置とすることができる。
【０１３８】
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０１３９】
（実施の形態６）
本明細書に開示する半導体装置は、電子ペーパーとして適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、デジタルサイネージ、ＰＩＤ（Ｐｕｂｌｉｃ  Ｉｎｆｏｒｍａｔｉｏｎ  Ｄｉｓｐｌａｙ）、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図７に示す。
【０１４０】
図７は、電子書籍の一例を示している。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
【０１４１】
筐体２７０１には表示部２７０５及び光電変換装置２７０６が組み込まれ、筐体２７０３には表示部２７０７及び光電変換装置２７０８が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図７では表示部２７０５）に文章を表示し、左側の表示部（図７では表示部２７０７）に画像を表示することができる。
【０１４２】
また、図７では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源スイッチ２７２１、操作キー２７２３、スピーカ２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
【０１４３】
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０１４４】
（実施の形態７）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
【０１４５】
図８（Ａ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。
【０１４６】
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
【０１４７】
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０１４８】
図８（Ｂ）は、デジタルフォトフレームの一例を示している。例えば、デジタルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
【０１４９】
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
【０１５０】
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
【実施例１】
【０１５１】
本実施例では、反応室内の圧力、電極間隔、及び放電開始電力から、各電極間隔における最小放電開始電力が求められ、当該最小放電開始電力となる条件において、パルス変調した電力を電極に投入して形成した不純物半導体膜の抵抗率について、図９及び図１０を用いて説明する。ここでは、不純物元素を有する非晶質半導体膜としてリンを有するアモルファスシリコン膜を形成した。
【０１５２】
はじめに、各電極間隔及び圧力によるグロー放電の確認を行った。
【０１５３】
ここでは、リンを有するアモルファスシリコン膜を堆積する条件を用いて、放電の確認を行った。リンを有するアモルファスシリコン膜の堆積条件は、シランの流量を８２ｓｃｃｍ、シラン希釈された５％のホスフィンの流量を１８ｓｃｃｍ、水素の流量を１４００ｓｃｃｍとして原料ガスを導入して、ＲＦ電源周波数を１３．５６ＭＨｚ、上部電極の温度を２００度、下部電極の温度を３００度とした。また、電極間隔距離を７ｍｍ、８ｍｍ、１０ｍｍ、１２ｍｍ、１５ｍｍとし、反応室内の圧力を４５０Ｐａ、７５０Ｐａ、１０５０Ｐａ、１３５０Ｐａ、１６５０Ｐａとして、それぞれの条件でグロー放電が生じる電力（放電開始電力）を調べた。
【０１５４】
各電極間隔における圧力及び放電開始電力の関係を図９（Ａ）に示す。図９（Ａ）の横軸は圧力、縦軸は放電開始電力であり、四角印は電極間隔が７ｍｍ、丸印は電極間隔が８ｍｍ、三角印は電極間隔が１０ｍｍ、菱形印は電極間隔が１２ｍｍ、バツ印は電極間隔が１５ｍｍのときの、各圧力における放電開始電力を示す。ここでは、高周波電力を電極に投入しているため、縦軸は電力で示される。
【０１５５】
図９（Ａ）に示す電極間隔、圧力、及び放電開始電力の関係について、図９（Ｂ）に示す。図９（Ｂ）の横軸は圧力及び電極間隔の積であり、縦軸は放電開始電力の平方根である。なお、電力の平方根はおよそ電圧に比例するため、ここでは、縦軸を放電開始電力の平方根で示す。
【０１５６】
図９（Ａ）より、電極間隔が８ｍｍのとき、反応室の圧力が１３５０Ｐａで最小放電開始電力が２０Ｗとなる。また、電極間隔が１０ｍｍのとき、反応室の圧力が７５０Ｐａで最小放電開始電力が１５Ｗとなる。即ち、圧力が４５０Ｐａから１６５０Ｐａの間では、電極間隔が８ｍｍ及び１０ｍｍの時に最小放電開始電圧を有することがわかる。
【０１５７】
また、図９（Ｂ）に示す曲線より、各圧力及び電極間隔においてパッシェンの法則を満たしていることがわかる。
【０１５８】
次に、電極間隔が８ｍｍのときに放電開始電力が最小となる圧力１３５０Ｐａと、電極間隔が１０ｍｍのときに放電開始電力が最小となる圧力７５０Ｐａそれぞれにおいて、パルス変調した電力または連続発振による電力を電極に投入して、不純物元素を有する非晶質半導体膜を形成した後、各試料において抵抗率を測定した。ここでは、不純物元素を有する非晶質半導体膜として、リンを有するアモルファスシリコン膜を、厚さが２００ｎｍとなるように形成した。
【０１５９】
リンを有するアモルファスシリコン膜の堆積条件は、共通条件として、原料ガスをシランの流量を８２ｓｃｃｍ、シラン希釈された５％のホスフィンの流量を１８ｓｃｃｍ、及び水素の流量を１４００ｓｃｃｍとし、ＲＦ電源周波数を１３．５６ＭＨｚ、上部電極の温度を２００度、下部電極の温度を３００度とを共通条件とし、且つ条件１または条件２を用いてプラズマ放電を行った。
・条件１
電極間隔距離を８ｍｍ、反応室の圧力を１３５０Ｐａ、投入電力を２０Ｗ
・条件２
電極間隔距離を１０ｍｍ、反応室の圧力を７５０Ｐａ、投入電力を１５Ｗ
【０１６０】
各条件において、放電条件を以下のようにして、リンを有するアモルファスシリコン膜を堆積した。
・連続発振（ＣＷ）による放電
・ＲＦ電源周波数のオン及びオフ状態の周波数が１０ｋＨｚであり、デューティー比が７０％となるパルス変調による放電（オン時間が７０μ秒、オフ時間が３０μ秒）
・ＲＦ電源周波数のオン及びオフ状態の周波数が１０ｋＨｚであり、デューティー比が５０％となるパルス変調による放電（オン時間が５０μ秒、オフ時間が５０μ秒）
・ＲＦ電源周波数のオン及びオフ状態の周波数が１０ｋＨｚであり、デューティー比が３０％となるパルス変調による放電（オン時間が３０μ秒、オフ時間が７０μ秒）
【０１６１】
上記条件により形成されたリンを有するアモルファスシリコン膜の抵抗率を図１０に示す。なお、丸印は条件１を示し、三角印は条件２を示す。
【０１６２】
図１０より、連続発振による放電を用いて形成したリンを有するアモルファスシリコン膜の抵抗率と比較して、パルス変調した電力を電極に投入してグロー放電を生じさせて形成したリンを有するアモルファスシリコン膜の方が、抵抗率が低減していることがわかる。
【０１６３】
以上のことから、放電開始電圧が最小となる電極間隔及び圧力において、パルス変調した電力を電極に投入したグロー放電で不純物元素を有する非晶質半導体膜を形成することで、抵抗率を低減することができる。
【図１】
2012033903.tif 000004
【図２】
2012033903.tif 000005
【図３】
2012033903.tif 000006
【図４】
2012033903.tif 000007
【図５】
2012033903.tif 000008
【図６】
2012033903.tif 000009
【図７】
2012033903.tif 000010
【図８】
2012033903.tif 000011
【図９】
2012033903.tif 000012
【図１０】
2012033903.tif 000013