(57)【要約】【課題】簡便な方法で読み出し電圧の低電圧化を図ることを目的とする。【解決手段】光電変換素子５と垂直転送領域８とを読み出し領域で重なりあうレイアウトにすることにより、光電変換素子５と垂直転送領域８との間の距離に起因する読み出し電圧のばらつきをなくすことができ、簡便な方法で読み出し電圧を低電圧化することができる。【選択図】図１
2012015132.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面上に形成される絶縁膜と、
前記半導体基板の表層に行列状に形成される複数の光電変換素子と、
前記光電変換素子の列間に行方向の第１の側面が前記光電変換素子と重なるように形成されて列方向に伸びる垂直転送領域と、
前記垂直転送領域の底面および側面に形成される分離領域と、
前記垂直転送領域の第１の側面および前記光電変換素子の両方と接する電圧制御領域と、
前記垂直転送領域の第１の側面とは反対側の第２の側面に隣接するチャネルストッパーと、
前記絶縁膜上の少なくとも前記垂直転送領域および前記電圧制御領域の上方に形成される電荷転送電極と
を有することを特徴とする固体撮像素子。
【請求項２】
前記光電変換素子と前記垂直転送領域との重なる部分の行方向の長さは０．１μｍであることを特徴とする請求項１に記載の固体撮像素子。
【請求項３】
前記光電変換素子の前記絶縁膜からの深さは２〜３μｍであり、前記垂直転送領域の前記絶縁膜からの深さは０．２〜０．３μｍであることを特徴とする請求項１または請求項２のいずれかに記載の固体撮像素子。
【請求項４】
半導体基板の表面上に絶縁膜を形成する工程と、
前記半導体基板の表層に第１のマスクを用いたイオン注入により行列状に形成された複数の光電変換素子を選択的に形成する工程と、
第２のマスクを用いたイオン注入により前記光電変換素子の列間に行方向の第１の側面が前記光電変換素子と重なり、列方向に伸びる垂直転送領域を選択的に形成する工程と、
第３のマスクを用いたイオン注入により前記垂直転送領域の底面および側面に分離領域を形成する工程と、
第４のマスクを用いたイオン注入により前記垂直転送領域の第１の側面および前記光電変換素子と接する電圧制御領域を選択的に形成する工程と、
第５のマスクを用いたイオン注入により前記垂直転送領域の第１の側面とは反対側の第２の側面に隣接するチャネルストッパーを選択的に形成する工程と、
前記絶縁膜上の少なくとも前記垂直転送領域および前記電圧制御領域の上方に形成される電荷転送電極と
を有することを特徴とする固体撮像素子の製造方法。
【請求項５】
前記光電変換素子と前記垂直転送領域との重なる部分の行方向の長さは０．１μｍであることを特徴とする請求項４に記載の固体撮像素子の製造方法。
【請求項６】
前記光電変換素子の前記絶縁膜からの深さは２〜３μｍであり、前記垂直転送領域の前記絶縁膜からの深さは０．２〜０．３μｍであることを特徴とする請求項４または請求項５のいずれかに記載の固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、行列状に配置された光電変換素子で光電変換された電荷を、垂直転送、水平転送する固体撮像素子および固体撮像素子の製造方法に関するものである。
【背景技術】
【０００２】
以下、従来の固体撮像素子の構成および製造方法について、図３〜図５を参照しながら説明する。
図３は第１の従来の固体撮像素子における画素部の製造方法を示す工程断面図である。
【０００３】
画素部の製造の際に、まず、図３（ａ）のように、シリコン基板１の上にゲート絶縁膜となる酸化膜２を形成したのち、マスク合わせ工程により第一のレジスト３をパタニングし、第一のレジスト３をマスクとしてシリコン基板１に第一のｎ型のイオン４を注入し、その後、図３（ｂ）のように第一のレジスト３を除去して、シリコン基板１にフォトダイオード５を形成する。
【０００４】
次に、図３（ｃ）のように、酸化膜２の上に、マスク合わせ工程により第二のレジスト６をパタニングし、第二のレジスト６をマスクとしてシリコン基板１に第二のｎ型のイオン７を注入し、その後、図３（ｄ）のように第二のレジスト６を除去して、シリコン基板１に垂直ＣＣＤ８を形成する。
【０００５】
次に、図３（ｅ）のように、酸化膜２の上に、マスク合わせ工程により第三のレジスト９をパタニングし、第三のレジスト９をマスクとしてシリコン基板１に第一のｐ型のイオン１０を注入し、その後、図３（ｆ）のように第三のレジスト１０を除去して、シリコン基板１に読み出し電圧制御用の注入層１１を形成する。
【０００６】
次に、図３（ｇ）のように、酸化膜２の上に、マスク合わせ工程により第四のレジスト１２をパタニングし、第四のレジスト１２をマスクとしてシリコン基板１に第二のｐ型のイオン１３を注入し、その後、図３（ｈ）のように第四のレジスト１２を除去して、シリコン基板１にチャネルストッパー層１４を形成する。
【０００７】
次に、図３（ｉ）のように、酸化膜２の上に、ゲート電極となるポリシリコン１５を成膜し、それに引き続き、マスク合わせ工程により第五のレジスト１６をパタニングし、その後、図３（ｊ）のように第五のレジスト１６をマスクとしてドライエッチングによりゲート電極となるポリシリコン１５をエッチングし、その後、図３（ｋ）のように第五のレジスト１６を除去して、ゲート電極１７を形成する。
【０００８】
図４は従来の固体撮像素子の平面図である。
従来の固体撮像素子は、図４に示すように、フォトダイオード５と垂直ＣＣＤ８とに重なりがなく、フォトダイオード５と垂直ＣＣＤ８との距離が、電圧制御用の注入層１１を介してフォトダイオード５から垂直ＣＣＤ８に電荷を読み出す電圧を決定する要因になっている。従って、フォトダイオード５と垂直ＣＣＤ８との距離のばらつきが、読み出し電圧のばらつきを発生させるため、このばらつきをマージンとして確保した分だけ、読み出し電圧が高くなるので、読み出し電圧の低電圧化の妨げになっていた（特許文献１参照）。
【０００９】
図５は従来の読み出し電圧の低電圧化された固体撮像素子の製造方法を示す工程断面図である。以下、図５を用いて、第二の従来技術として、従来の読み出し電圧の低電圧化された固体撮像素子の製造方法を説明する。
【００１０】
読み出し電圧の低電圧化された固体撮像素子を製造する際には、まず、図５（ａ）のように、シリコン基板１に、シリコン基板１の保護膜１８を成膜した後に第一の注入阻止材１９を成膜し、その後、第一の注入阻止材１９の上にマスク合わせ工程により第六のレジスト２０をパタニングする。このとき、シリコン基板１の保護膜１８は熱酸化膜を用い、第一の注入阻止材１９はＳｉＮ膜を用いる。次に、図５（ｂ）のように、第六のレジスト２０をマスクとして第一の注入阻止材１９をエッチングし、その後、図５（ｃ）のように、第六のレジスト２０を除去する。第一の注入阻止材１９のエッチングは寸法の制御が必要なので、異方性の高いドライエッチを用いる。こうしてパタニングした第一の注入阻止材１９をマスクとして、図５（ｄ）のように、シリコン基板１に第一のｎ型のイオン４を注入し、シリコン基板１にフォトダイオード５を形成する。この時、第一の注入阻止材１９の膜厚は、第一のｎ型のイオン４がシリコン基板１に到達しないだけの注入阻止能のある膜厚になるように成膜膜厚を設定しておく。
【００１１】
次に、図５（ｅ）のように、第二の注入阻止材２１を成膜し、その後、図５（ｆ）のように、第一の注入阻止材１９の表面が露出するまで、第二の注入阻止材２１の全面をエッチングする。このとき、第二の注入阻止材２１はＮＳＧ膜を用い、第二の注入阻止材２１の全面エッチングはエッチバックかＣＭＰを用いる。この後、図５（ｇ）のように、第二の注入阻止材２１とシリコン基板１の保護膜１８の両者に対して選択性のある方法で、第一の注入阻止材１９を除去する。このとき、第一の注入阻止材１９の除去はリン酸ボイルによるウエットエッチを用いる。第二の注入阻止材２１と保護膜１８は、どちらも酸化膜系の膜なので、両者のリン酸ボイルでの膜減りはほとんど無い状態で、第一の注入阻止材１９を除去することができる。シリコン基板１の保護膜１８が無い場合は、リン酸ボイルでシリコン基板１あるいはシリコン基板１上に絶縁膜が形成されている場合は絶縁膜がエッチングされてしまう。
【００１２】
こうして、第一のｎ型のイオン４を注入した領域を第二の注入阻止材２１で覆い、かつ、第一のｎ型のイオン４を注入しなかった領域は第一の注入阻止材１９も第二の注入阻止材２１も存在しない状態を作ることができる。さらに、第一の注入阻止材１９に対するマスク合わせを行わずに、第一の注入阻止材１９に対して第二の注入阻止材２１の位置を自己整合的に決定するので、第一の注入阻止材１９と第二の注入阻止材２１の間にマスク合わせに起因する合わせずれは存在しない。
【００１３】
こうして形成した第二の注入阻止材２１をマスクとして、図５（ｈ）のように、シリコン基板１に第二のｎ型のイオン７を注入し、シリコン基板１に垂直ＣＣＤ８を形成する。この時、第二の注入阻止材２１の膜厚は、第二のｎ型のイオン７がシリコン基板１に到達しないだけの注入阻止能のある膜厚になるように成膜膜厚を設定しておく。その後、図５（ｉ）のように、シリコン基板１に対して選択性のある方法で第二の注入阻止材２１とシリコン基板１の保護膜１８を除去する。この除去方法としては、バッファードフッ酸によるウエットエッチを用いる。
【００１４】
以上の方法によれば、イオン注入によって、共通の注入領域の無い２種類の不純物領域を形成する際に、フォトダイオード５に対して自己整合的に垂直ＣＣＤ８を形成することができるので、前記第１の従来技術において、これまで確保していた読み出し電圧のマージンを減らして、読み出し電圧を低電圧化できる（特許文献２参照）。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開平０６−２１６３５８号公報
【特許文献２】特開２００６−２２８７６２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
しかしながら、前記の第２の従来技術では、読み出し電圧の低電圧化はできるが、ハードマスク材料として第一の注入阻止材１９と第二の注入阻止材２１とを成膜するための成膜工程２工程と、加工上の制約から最初に保護膜１８を形成するため、計３工程の成膜工程が増加し、さらに、第二の注入阻止材２１の全面をエッチングするＣＭＰかエッチバックによる平坦化工程が増加するので、プロセスフローが複雑で、コストが増大するという課題があった。
【００１７】
本発明は、かかる事情を鑑みてなされたものであって、簡便な方法で読み出し電圧の低電圧化を図ることを目的とする。
【課題を解決するための手段】
【００１８】
上記目的を達成するため、本発明の固体撮像素子は、半導体基板の表面上に形成される絶縁膜と、前記半導体基板の表層に行列状に形成される複数の光電変換素子と、前記光電変換素子の列間に行方向の第１の側面が前記光電変換素子と重なるように形成されて列方向に伸びる垂直転送領域と、前記垂直転送領域の底面および側面に形成される分離領域と、前記垂直転送領域の第１の側面および前記光電変換素子の両方と接する電圧制御領域と、前記垂直転送領域の第１の側面とは反対側の第２の側面に隣接するチャネルストッパーと、前記絶縁膜上の少なくとも前記垂直転送領域および前記電圧制御領域の上方に形成される電荷転送電極とを有することを特徴とする。
【００１９】
さらに、本発明の固体撮像素子の製造方法は、半導体基板の表面上に絶縁膜を形成する工程と、前記半導体基板の表層に第１のマスクを用いたイオン注入により行列状に形成された複数の光電変換素子を選択的に形成する工程と、第２のマスクを用いたイオン注入により前記光電変換素子の列間に行方向の第１の側面が前記光電変換素子と重なり、列方向に伸びる垂直転送領域を選択的に形成する工程と、第３のマスクを用いたイオン注入により前記垂直転送領域の底面および側面に分離領域を形成する工程と、第４のマスクを用いたイオン注入により前記垂直転送領域の第１の側面および前記光電変換素子と接する電圧制御領域を選択的に形成する工程と、第５のマスクを用いたイオン注入により前記垂直転送領域の第１の側面とは反対側の第２の側面に隣接するチャネルストッパーを選択的に形成する工程と、前記絶縁膜上の少なくとも前記垂直転送領域および前記電圧制御領域の上方に形成される電荷転送電極とを有することを特徴とする。
【００２０】
また、前記光電変換素子と前記垂直転送領域との重なる部分の行方向の長さは０．１μｍであることが好ましい。
また、前記光電変換素子の前記絶縁膜からの深さは２〜３μｍであり、前記垂直転送領域の前記絶縁膜からの深さは０．２〜０．３μｍであることが好ましい。
【００２１】
以上により、簡便な方法で読み出し電圧を低電圧化することができる。
【発明の効果】
【００２２】
本発明によれば、光電変換素子と垂直転送領域とを読み出し領域で重なりあうレイアウトにすることにより、光電変換素子と垂直転送領域との間の距離に起因する読み出し電圧のばらつきをなくすことができ、簡便な方法で読み出し電圧を低電圧化することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の固体撮像素子の製造方法を示す工程断面図
【図２】本発明の固体撮像素子の平面図
【図３】第１の従来の固体撮像素子における画素部の製造方法を示す工程断面図
【図４】従来の固体撮像素子の平面図
【図５】従来の読み出し電圧の低電圧化された固体撮像素子の製造方法を示す工程断面図
【発明を実施するための形態】
【００２４】
固体撮像素子は、画素領域に、入射光を信号電荷に変換する光電変換素子を行列状に配置し、光電変換された各信号電荷を垂直転送領域および水平転送領域を用いて転送して取り出す構成である。垂直転送領域は光電変換素子の列間に画素領域の端から端まで形成されており、垂直転送領域と光電変換素子との間に設けられる電圧制御領域の電圧を制御することにより、光電変換素子から電荷を垂直転送領域に取り出して垂直転送を行う。
【００２５】
以下、本発明の実施の形態を、図１，図２を参照しながら説明する。
まず、図１，図２を用いて、本発明の固体撮像素子の製造方法について説明する。
図１は本発明の固体撮像素子の製造方法を示す工程断面図であり、図２のＸ−Ｘ’断面図である。図２は本発明の固体撮像素子の平面図である。
【００２６】
図１（ａ）のように、例えばシリコン基板１等の半導体基板の上にゲート絶縁膜となる酸化膜２を形成したのち、マスク合わせ工程により第一のレジスト３をパタニングし、第一のレジスト３をマスクとしてシリコン基板１に第一のｎ型のイオン４を注入し、その後、図１（ｂ）のように第一のレジスト３を除去して、シリコン基板１内の表面領域にフォトダイオード５を形成する。フォトダイオード５は光電変換素子として機能し、画素領域となる領域に行列状に複数形成される。このとき、第一のｎ型のイオン４は、例えば、ヒ素とリンをそれぞれ多段で注入し、第一のｎ型のイオン４の注入エネルギーは、例えば、ヒ素を２５０ｋｅＶから４５０ｋｅＶ、リンを４００ｋｅＶから１４００ｋｅＶ程度の範囲の加速エネルギーで注入し、シリコン基板１の表面から２μｍから３μｍ程度の深さまでフォトダイオード５を形成する。また、ここで、第一のレジスト３は、第一のｎ型のイオン４に対して注入阻止能が必要なので、例えば、上記の例のイオン種と加速エネルギーを用いた場合は、第一のレジスト３は、５μｍ以上の膜厚にする。
【００２７】
次に、図１（ｃ）のように、酸化膜２の上に、マスク合わせ工程により第二のレジスト６をパタニングする。第二のレジスト６の形成位置は、フォトダイオード５の端部の一部およびフォトダイオード５間の一部を開口するように形成する。そして、第二のレジスト６をマスクとしてシリコン基板１に第二のｎ型のイオン７を注入し、その後、図１（ｄ）のように第二のレジスト６を除去して、シリコン基板１に垂直ＣＣＤ８を形成する。垂直ＣＣＤ８はフォトダイオード５で光電変換された電荷を垂直転送する垂直転送領域であり、図２に示すように、画素領域を垂直方向に貫くように形成されており、フォトダイオード５の水平方向の一方の端部と重なるように形成される。そのため、水平方向に隣接するフォトダイオード５間の一部にも垂直ＣＣＤ８は形成される。このとき、第二のｎ型のイオン７は、例えば、ヒ素を注入し、第二のｎ型のイオン７の注入エネルギーは、例えば、ヒ素を１００ｋｅＶから２５０ｋｅＶ程度の範囲の加速エネルギーで注入し、シリコン基板１の表面から０．２μｍから０．３μｍ程度の深さまで、垂直ＣＣＤ８を形成する。垂直ＣＣＤ８の幅は、前記第２の従来技術から変更する必要はなく、例えば０．２μｍから０．５μｍの範囲で形成する。また、ここで、第二のレジスト６は、第二のｎ型のイオン７に対して注入阻止能が必要なので、例えば、上記の例のイオン種と加速エネルギーを用いた場合は、第二のレジスト６は、１．７μｍ以上の膜厚にする。
【００２８】
次に、図１（ｅ）のように、酸化膜２の上に、マスク合わせ工程により第七のレジスト２２をパタニングし、第七のレジスト２２をマスクとしてシリコン基板１に第三のｐ型のイオン２３を注入し、その後、図１（ｆ），図２のように第七のレジスト２２を除去して、垂直ＣＣＤ８の周囲である側面および底面にフォトダイオード５と垂直ＣＣＤ８を分離する分離領域として機能する注入層２４を形成する。このとき、第三のｐ型のイオン２３は、例えば、ボロンを多段で注入し、第三のｐ型のイオン２３の注入エネルギーは、例えば、ボロンを２００ｋｅＶから５００ｋｅＶ程度の範囲の加速エネルギーで注入し、シリコン基板１の表面から０．２μｍから０．３μｍより深い領域をｐ型拡散層として形成して垂直ＣＣＤ８の底面領域に注入層２４を形成することにより、フォトダイオード５と垂直ＣＣＤ８とを分離する。フォトダイオード５と垂直ＣＣＤ８を分離する注入層２４を形成するための第七のレジスト２２の幅は、垂直ＣＣＤ８を形成する際のマスク合わせ工程とのマスク合わせずれ量に対して、マージンを確保した幅に設定する。これにより、垂直ＣＣＤ８の側面領域にも注入層２４を形成する。このマージンは、現在の標準的な量産設備では、０．１μｍ程度である。この値は、設備の性能に依存した値で決定する。また、ここで、第七のレジスト２２は、第三のｐ型のイオン２３に対して注入阻止能が必要なので、例えば、上記の例のイオン種と加速エネルギーを用いた場合は、第七のレジスト２２は、１．７μｍ以上の膜厚にする。また、フォトダイオード５と垂直ＣＣＤ８との重なり部分の行方向の長さは、フォトダイオード５と垂直ＣＣＤ８を形成する際のマスク合わせ工程でのマスク合わせずれ量に対して、マージンを確保した幅に設定する。このマージンは、現在の標準的な量産設備では、０．１μｍ程度である。この値は、設備の性能に依存した値で決定する。
【００２９】
次に、図１（ｇ）のように、酸化膜２の上に、マスク合わせ工程により第三のレジスト９をパタニングし、第三のレジスト９をマスクとしてシリコン基板１に第一のｐ型のイオン１０を注入し、その後、図１（ｈ）のように第三のレジスト１０を除去して、図２に示すような、垂直方向に隣接するフォトダイオード５間において、フォトダイオード５と垂直ＣＣＤ８との両方に接するように読み出し電圧制御用の注入層１１を形成する。このとき、第一のｐ型のイオン１０は、例えば、ボロンを注入し、第一のｐ型のイオン１０の注入エネルギーは、例えば、ボロンを５０ｋｅＶから１５０ｋｅＶ程度の範囲の加速エネルギーで注入する。また、ここで、第三のレジスト９は、第一のｐ型のイオン１０に対して注入阻止能が必要なので、例えば、上記の例のイオン種と加速エネルギーを用いた場合は、第三のレジスト９は、０．７μｍ以上の膜厚にする。
【００３０】
次に、図１（ｉ）のように、酸化膜２の上に、マスク合わせ工程により第四のレジスト１２をパタニングし、第四のレジスト１２をマスクとしてシリコン基板１に第二のｐ型のイオン１３を注入し、その後、図１（ｊ），図２のように第四のレジスト１２を除去して、シリコン基板１の垂直ＣＣＤ８を挟んで注入層２４と対向する位置にフォトダイオード５と垂直ＣＣＤ８とを分離するチャネルストッパー層１４を形成する。チャネルストッパー層１４により、フォトダイオード５と垂直ＣＣＤ８とで形成される１画素を水平方向に隣接する１画素から分離している。このとき、第二のｐ型のイオン１３は、例えば、ボロンを多段で注入し、第二のｐ型のイオン１３の注入エネルギーは、例えば、ボロンを１０ｋｅＶから２０００ｋｅＶ程度の範囲の加速エネルギーで注入し、シリコン基板１の表面から２μｍから３μｍまでの領域をｐ型拡散層として形成し、隣り合うフォトダイオード５どうしを分離する。また、ここで、第四のレジスト１２は、第二のｐ型のイオン１３に対して注入阻止能が必要なので、例えば、上記の例のイオン種と加速エネルギーを用いた場合は、第四のレジスト１２は、４．６μｍ以上の膜厚にする。
【００３１】
次に、図１（ｋ）のように、酸化膜２の上に、ゲート電極となるポリシリコン１５を成膜し、それに引き続き、マスク合わせ工程により第五のレジスト１６をパタニングし、その後、図１（ｌ）のように第五のレジスト１６をマスクとしてドライエッチングによりゲート電極となるポリシリコン１５をエッチングし、その後、図１（ｍ）のように第五のレジスト１６を除去して、酸化膜２を介して前記垂直ＣＣＤ８および注入層１１上にゲート電極１７を形成する。
【００３２】
本発明の固体撮像素子においては、図２に示すように、フォトダイオード５を、電圧制御用の注入層１１の側に拡張して、フォトダイオード５と垂直ＣＣＤ８とが重なっているレイアウトにすることが、本発明の特長である。このとき、フォトダイオード５と垂直ＣＣＤ８の重なりは、フォトダイオード５を形成する際のマスク合わせ工程と、垂直ＣＣＤ８を形成する際のマスク合わせ工程との、マスク合わせずれ量に対して、マージンを確保しておく。このマージンは、現在の標準的な量産設備では、０．１μｍ程度である。この値は、設備の性能に依存した値で決定する。
【００３３】
以上の方法によって製造した固体撮像素子では、フォトダイオード５と垂直ＣＣＤ８との間に、フォトダイオード５を形成するマスク合わせ工程の第一のレジスト３のレジストのエッジと、垂直ＣＣＤ８を形成するマスク合わせ工程の第二のレジスト６のレジストのエッジが存在しないので、フォトダイオード５と垂直ＣＣＤ８のマスク位置合わせの誤差によるフォトダイオード５と垂直ＣＣＤ８との間隔にばらつきがなくなり、フォトダイオード５と垂直ＣＣＤ８との距離のばらつきを、読み出し電圧制御用の注入層１１のマスク合わせ時の寸法のばらつきのみにすることができる。従って、フォトダイオード５と垂直ＣＣＤ８とを形成するマスク合わせの際の両者間の距離のばらつきに起因する読み出し電圧のばらつきがなくなるので、このばらつきをマージンとして確保する必要が無く、読み出し電圧を低電圧化できる。例えば、現行のある量産品では、フォトダイオード５と垂直ＣＣＤ８の間の想定されるマスク合わせずれに対して、読み出し電圧は１Ｖから２Ｖ程度の変動実績があるが、以上の方法によれば、これを０Ｖにでき、マージンとして確保していた１Ｖから２Ｖの低電圧化を図ることができる。さらに、前記の第２の従来技術と比較し、ハードマスク材料のための成膜工程２工程と、加工上の制約から最初に形成する必要が生じた保護膜の計３工程の成膜工程が不要で、かつ、ＣＭＰかエッチバックによる平坦化工程も不要となるので、大幅なコストダウンを図りつつ、前記第２の従来技術で実現する読み出し電圧のばらつきを減らし、読み出し電圧を低電圧化することができる。
【産業上の利用可能性】
【００３４】
以上説明したように、本発明は、簡便な方法で読み出し電圧を低電圧化することができ、行列状に配置された光電変換素子で光電変換された電荷を、垂直転送、水平転送する固体撮像素子および固体撮像素子の製造方法等に有用である。
【符号の説明】
【００３５】
１    シリコン基板
２    酸化膜
３    第一のレジスト
４    第一のｎ型のイオン
５    フォトダイオード
６    第二のレジスト
７    第二のｎ型のイオン
８    垂直ＣＣＤ
９    第三のレジスト
１０    第一のｐ型のイオン
１１    注入層
１２    第四のレジスト
１３    第二のｐ型のイオン
１４    チャネルストッパー層
１５    ポリシリコン
１６    第五のレジスト
１７    ゲート電極
１８    保護膜
１９    第一の注入阻止材
２０    第六のレジスト
２１    第二の注入阻止材
２２    第七のレジスト
２３    第三のｐ型のイオン
２４    注入層
【図１】
2012015132.tif 000003
【図２】
2012015132.tif 000004
【図３】
2012015132.tif 000005
【図４】
2012015132.tif 000006
【図５】
2012015132.tif 000007