(57)【要約】【課題】高周波信号を受信するためのモノリシックマイクロ波集積回路で、過入力により保護回路が損傷しても、高周波特性を悪化させずに、回路を保護できるようにする。【解決手段】過入力保護回路１１は、複数段のアンチパラレルダイオード２１ａ及び２１ｂと、各段のＦＥＴ２２ａ及び２２ｂとを有する。アンチパラレルダイオード２１ａ及び２１ｂは、過入力保護素子として動作する。ＦＥＴ２２ａ及び２２ｂは、各段のアンチパラレルダイオード２１ａ及び２１ｂを、高周波伝送ライン１３と接地間に接続又は切り離すスイッチング素子として動作する。アンチパラレルダイオード２１ａが損傷すると、ＦＥＴ２２ａが高インピーダンス、ＦＥＴ２２ｂが低インピーダンスの状態となり、初段のアンチパラレルダイオード２１ａに代わり、次段のアンチパラレルダイオード２１ｂが過入力保護素子として機能する。【選択図】図１
2012199747.tif 000002
【特許請求の範囲】
【請求項１】
過入力保護を行う複数段のアンチパラレルダイオードと、
前記各段のアンチパラレルダイオードと接地間にそれぞれ設けられ、前記各段のアンチパラレルダイオードを前記高周波伝送ラインに接続し又は前記各段のアンチパラレルダイオードを前記高周波伝送ラインから切り離すスイッチング素子とを備え、
前記各段のアンチパラレルダイオードにおいて障害が生じると、当該障害が生じた段のアンチパラレルダイオードを前記高周波伝送ラインから切り離し、次段のアンチパラレルダイオードを前記高周波伝送ラインに接続するように前記スイッチング素子を制御する
ことを特徴とする過入力保護回路。
【請求項２】
更に、前記スイッチング素子の出力電圧と所定電圧とを比較する差動増幅手段を有し、
前記複数段のアンチパラレルダイオードのうちの１つの段のアンチパラレルダイオードに障害が生じ、前記障害が生じた段のスイッチング素子の出力電圧が接地レベルになると、前記差動増幅手段の比較出力が前記所定電圧になり、前記差動増幅手段の比較出力により前記障害が生じた段のスイッチング素子を高インピーダンスにし、前記障害が生じた段のアンチパラレルダイオードを前記高周波ラインから切り離す
ことを特徴とする請求項１に記載の過入力保護回路。
【請求項３】
前記複数段のスイッチング素子は、次段のスイッチング素子にそれぞれ接続されており、
前記複数段のアンチパラレルダイオードのうちの１つの段のアンチパラレルダイオードに障害が生じ、前記障害が生じた段のスイッチング素子の出力が接地レベルになると、前記障害が生じた段のスイッチング素子の出力により、前記障害が生じた段の次段のスイッチング素子を低インピーダンスにし、前記障害が生じた段の次段のアンチパラレルダイオードを前記高周波ラインに接続させる
ことを特徴とする請求項１又は２に記載の過入力保護回路。
【請求項４】
過入力保護を行うアンチパラレルダイオードを複数段配置し、
前記各段のアンチパラレルダイオードにおいて障害が生じると、当該障害が生じた段のアンチパラレルダイオードを高周波伝送ラインから切り離し、次段のアンチパラレルダイオードを前記高周波伝送ラインに接続する
ことを特徴とする過入力保護方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波信号を受信するためのモノリシックマイクロ波集積回路に用いて好適な過入力保護回路及び過入力保護方法に関する。
【背景技術】
【０００２】
モノリシックマイクロ波集積回路（ＭＭＩＣ：Ｍｏｎｏｌｉｔｈｉｃ  Ｍｉｃｒｏｗａｖｅ  ＩＣ）の過入力保護回路は、一般に、ＬＮＡ（Ｌｏｗ  Ｎｏｉｓｅ  Ａｍｐｌｉｆｉｅｒ）のような比較的ゲート幅の小さい増幅器の前段部に置かれ、過入力信号からＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）内部の増幅器（ＦＥＴ：Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を保護する役目を担う。図８は、関連する過入力保護回路の一例の接続図である。
【０００３】
図８において、過入力保護用素子であるアンチパラレルダイオード５０１は、高周波伝送ライン５０３と接地間に接続されている。高周波入力端子５０４から入力される高周波信号は、高周波伝送ライン５０３を介して、ＩＣ内部の増幅器５０２に供給され、高周波出力端子５０５から出力される。
【０００４】
定常時には、高周波入力端子５０４から入力される高周波信号のレベルは小さく、アンチパラレルダイオード５０１は高周波信号に対して十分に大きなインピーダンスになる。このため、高周波入力端子５０４から入力される高周波信号は、高周波伝送ライン５０３を介して、そのまま後段の増幅器５０２に入力される。
【０００５】
高周波入力端子５０４から過入力信号が入力されると、アンチパラレルダイオード５０１は、過入力信号により、インピーダンスが低下する。これにより、高周波入力端子５０４から入力された過入力信号は接地に流れることになり、増幅器５０２に過入力が入力されることが阻止される。
【０００６】
なお、特許文献１には、受信信号の過入力保護回路として、入力信号の信号レベルを検波器で検波し、この検波出力と基準レベルとを比較し、この比較出力により、電源を制御するものが記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−６７７４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上述のように、図８に示す関連するアンチパラレルダイオードを用いた過入力保護回路では、高周波入力端子５０４から過入力信号が入力されると、アンチパラレルダイオード５０１のインピーダンスが低下し、過入力信号を接地に流して、増幅器５０５に過入力が入力されることを阻止している。
【０００９】
しかしながら、このような構成では、入力される信号レベルが大きすぎると、アンチパラレルダイオード５０１自体が焼損してしまう可能性がある。アンチパラレルダイオード５０１自体が焼損してしまうと、ダイオードは短絡の状態になることから、ＭＭＩＣ自体の高周波特性も大きく劣化することになる。つまり、図８に示す関連するアンチパラレルダイオードを用いた過入力保護回路では、アンチパラレルダイオード５０１自体が損傷してしまうと、ＭＭＩＣの高周波特性が大きく損なわれ、無線通信装置自体の改修が必要となる。
【００１０】
なお、特許文献１に示される過入力保護回路では、入力信号の信号レベルを検波器や、この検波出力と基準レベルとを比較する比較器や、この比較出力により電源を制御する制御回路が必要となり、ＭＭＩＣに組み込む場合には、回路規模が大きくなるという問題が生じてくる。
【００１１】
上述の課題を鑑み、本発明は、過入力により保護回路が損傷しても、高周波特性を悪化させることなく、回路を保護できる過入力保護回路及び過入力保護方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上述の課題を解決するために、本発明に係る過入力保護回路は、過入力保護を行う複数段のアンチパラレルダイオードと、各段のアンチパラレルダイオードと接地間にそれぞれ設けられ、各段のアンチパラレルダイオードを高周波伝送ラインに接続し又は各段のアンチパラレルダイオードを高周波伝送ラインから切り離すスイッチング素子とを備え、各段のアンチパラレルダイオードにおいて障害が生じると、当該障害が生じた段のアンチパラレルダイオードを高周波伝送ラインから切り離し、次段のアンチパラレルダイオードを高周波伝送ラインに接続するようにスイッチング素子を制御することを特徴とする。
【００１３】
本発明に係る過入力保護方法は、過入力保護を行うアンチパラレルダイオードを複数段配置し、各段のアンチパラレルダイオードにおいて障害が生じると、当該障害が生じた段のアンチパラレルダイオードを高周波伝送ラインから切り離し、次段のアンチパラレルダイオードを高周波伝送ラインに接続することを特徴とする。
【発明の効果】
【００１４】
本発明によれば、過入力に対する保護回路が多段構成されているので、過入力によりその初段部の保護回路が故障しても、次段に構成された保護回路により、内部の回路を保護できる。また、本発明によれば、過入力により保護回路が壊れても、その回路を電気的に高周波伝送ラインから切り離すことが可能なので、高周波特性そのものを悪化させることがない。また、本発明によれば、保護回路の故障と同時に故障回路の切り離しを行ない、更に次段の保護回路のスイッチを自動で行うことができるので、無線通信装置の改修作業を不要とすることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１の実施形態に係る過入力保護回路機能付きモノリシックマイクロ波集積回路の構成を示す接続図である。
【図２】アンチパラレルダイオードの構成を示す接続図である。
【図３】ＦＥＴの特性を示すグラフである。
【図４】アンチパラレルダイオードの特性を示すグラフである。
【図５】本発明の第２の実施形態に係る過入力保護回路機能付きモノリシックマイクロ波集積回路の構成を示す接続図である。
【図６】本発明の第３の実施形態に係る過入力保護回路機能付きモノリシックマイクロ波集積回路の構成を示す接続図である。
【図７】本発明の第４の実施形態に係る過入力保護回路機能付きモノリシックマイクロ波集積回路の構成を示す接続図である。
【図８】関連するアンチパラレルダイオードを用いた過入力保護回路の一例の接続図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態について図面を参照しながら説明する。図１は、本発明の第１の実施形態に係る過入力保護回路機能付きモノリシックマイクロ波集積回路（ＭＭＩＣ）の接続図である。図１に示すように、本発明の第１の実施形態に係るＭＭＩＣは、増幅器１０の前段に、過入力保護回路１１を設けた構成とされている。
【００１７】
増幅器１０は、マイクロ波・ミリ波帯の増幅器で、ＬＮＡのような比較的ゲート幅の小さい増幅器である。高周波入力信号は、高周波入力端子１２から高周波伝送ライン１３を介して、増幅器１０に送られ、増幅器１０で増幅された後、高周波出力端子１６から出力される。ここで増幅器１０と過入力保護回路１１とは、コンデンサ１８で直流的に分離されている。また、高周波伝送ライン１３は、インダクタ１５を介して接地されている。このインダクタ１５は、直流に対するインピーダンスは小さいが、高周波に対して十分大きなインピーダンスとなる。よって、高周波伝送ライン１３は、直流的には接地状態となっている。
【００１８】
過入力保護回路１１は、２段のアンチパラレルダイオード２１ａ及び２１ｂと、各段のＦＥＴ２２ａ及び２２ｂとを含んでいる。アンチパラレルダイオード２１ａ及び２１ｂは、過入力保護素子として動作する。ＦＥＴ２２ａ及び２２ｂは、各段のアンチパラレルダイオード２１ａ及び２１ｂを、高周波伝送ライン１３に接続する又は高周波伝送ライン１３から切り離すスイッチング素子として動作する。
【００１９】
ここで、アンチパラレルダイオード２１ａ及び２１ｂは、図２に示すように、高周波伝送ライン１３から接地方向を順方向として直列に接続された５つのダイオード４１ａ、４１ｂ、４１ｃ、４１ｄ、４１ｅと、接地方向から高周波伝送ライン１３への方向を順方向とするダイオード４２とからなる。
【００２０】
各段のアンチパラレルダイオード２１ａ及び２１ｂの一端は、高周波伝送ライン１３にそれぞれ接続され、各段のアンチパラレルダイオード２１ａ及び２１ｂの他端は、各段のＦＥＴ２２ａ及び２２ｂのドレインにそれぞれ接続される。各段のＦＥＴ２２ａ及び２２ｂのソースは、接地される。
【００２１】
初段のアンチパラレルダイオード２１ａとＦＥＴ２２ａのドレインとの接続点は、ライン２３ａを介して、２段目のＦＥＴ２２ｂのゲートに接続される。ライン２３ａには、電源２４ａが設けられている。電源２４ａは、−２Ｖｆ（Ｖ）（ここでＶｆ（Ｖ）は、ダイオードの順方向降下電圧）の電源である。また、ライン２３ａには、インダクタ２５ａとインダクタ２５ｂとが設けられる。インダクタ２５ａは、電源２４ａと、ＦＥＴ２２ａのドレインとの間に配置され、インダクタ２５ｂは、電源２４ａとＦＥＴ２２ｂのゲートとの間に配置される。インダクタ２５ａ及び２５ｂは、直流に対するインピーダンスは小さいが、高周波に対して十分大きなインピーダンスとなる。
【００２２】
２段目のアンチパラレルダイオード２１ｂとＦＥＴ２２ｂのドレインとの接続点は、ライン２３ｂに接続される。ライン２３ｂには、電源２４ｂが設けられている。電源２４ｂは、−２Ｖｆ（Ｖ）の電源である。また、電源２４ｂと、アンチパラレルダイオード２１ｂとの間には、インダクタ２５ｃが配置される。インダクタ２５ｃは、直流に対するインピーダンスは小さいが、高周波に対して十分大きなインピーダンスとなる。
【００２３】
また、初段のＦＥＴ２２ａのゲートからは、入力端子２８が導出される。また、初段のＦＥＴ２２ａのドレインと、２段目のＦＥＴ２２ｂのゲートとを接続するライン２３ａからは、出力端子２９が導出される。
【００２４】
差動増幅回路１４は、ＭＭＩＣの外部に設けられており、ライン２３ａの電圧と基準電圧とを比較し、この比較出力に基づいて、初段のＦＥＴ２２ａを制御している。
【００２５】
差動増幅回路１４は、演算増幅器３１と、抵抗３２〜３５から構成されている。演算増幅器３１の反転入力端子は、抵抗３２を介して、入力端子３６に接続される。また、演算増幅器３１の反転入力端子とその出力端子との間に、抵抗３３が接続される。演算増幅器３１の出力端子は、出力端子３７に接続される。
【００２６】
演算増幅器３１の非反転入力端子は、抵抗３４を介して、電源３８に接続される。また、演算増幅器３１の非反転入力端子は、抵抗３５を介して接地される。電源３８は、−２Ｖｆ（Ｖ）の電源である。
【００２７】
差動増幅回路１４からは、入力端子３６と出力端子３７とが導出される。入力端子３６は、ＭＭＩＣの出力端子２９に接続される。出力端子３７は、ＭＭＩＣの入力端子２８に接続される。
【００２８】
このような構成では、抵抗３２〜抵抗３５の抵抗値を全て等しくすると、演算増幅器３１により、減算回路が構成される。
【００２９】
次に、本発明の第１の実施形態に係るＭＭＩＣの動作について説明する。図１に示すように、初段のアンチパラレルダイオード２１ａに接続されているＦＥＴ２２ａのソースは接地されており、ＦＥＴ２２ａのドレインには、電源２４ａからライン２３ａを介して、−２Ｖｆ（Ｖ）の電圧が印加されている。ライン２３ａの電圧は、出力端子２９から出力される。また、２段目のＦＥＴ２２ｂのゲートには、−２Ｖｆ（Ｖ）が印加される。
【００３０】
なお、ＦＥＴ２２ａのドレインと電源２４ａとの間にはインダクタ２５ａがあり、高周波に対しては、十分大きなインピーダンスとなっている。同様に、ＦＥＴ２２ｂのゲートと電源２４ａとの間にはインダクタ２５ｂがあり、高周波に対しては、十分大きなインピーダンスとなっている。
【００３１】
ＭＭＩＣの出力端子２９は、差動増幅回路１４の入力端子３６に接続されている。このため、ライン２３ａの電圧は、差動増幅回路１４の入力端子３６から入力される。
【００３２】
差動増幅回路１４では、抵抗３２〜抵抗３５の抵抗値を全て等しくすると、演算増幅器３１により、減算回路が構成される。したがって、演算増幅器３１からは、電源３８からの電圧と、入力端子３６からの電圧との差電圧が出力される。電源３８の電圧は−２Ｖｆ（Ｖ）であり、ライン２３ａに印加されている電圧は−２Ｖｆ（Ｖ）であるから、演算増幅器３１の非反転入力端子と反転入力端子に同電位になり、演算増幅器３１の出力電圧は０（Ｖ）（接地レベル）となる。よって、差動増幅回路１４の出力端子３７の出力電圧は０（Ｖ）となる。
【００３３】
差動増幅回路１４の出力端子３７は、ＭＭＩＣの入力端子２８に接続されている。したがって、このときには、初段のＦＥＴ２２ａのゲートに０（Ｖ）が印加されることになる。
【００３４】
図３は、ＦＥＴ２２ａ及びＦＥＴ２２ｂの特性を示すグラフである。図３において、横軸はドレイン・ソース間電圧を示し、縦軸はドレイン電流を示す。
【００３５】
上述のように、初段のＦＥＴ２２ａのゲートに０（Ｖ）が印加される。このため、初段のＦＥＴ２２ａは、図３における特性Ａ１のような状態となり、ＦＥＴ２２ａのインピーダンスは小さくなる。したがって、高周波伝送ライン１３と接地間に、アンチパラレルダイオード２１ａが接続されたことになり、これにより、過入力が阻止される。
【００３６】
このとき、直流的には、図２に示すように、アンチパラレルダイオード２１ａと接地レベルとの間に、−２Ｖｆ（Ｖ）の電位が挿入される。したがって、アンチパラレルダイオード２１ａとして、高周波伝送ライン１３から接地方向を順方向として５つのダイオード４１ａ〜４１ｅと、接地方向から高周波伝送ライン１３への方向を順方向とするダイオード４２とからなるものを用いた場合には、図４に示すように、３Ｖｆ（Ｖ）で動作するアンチパラレルダイオードの保護回路素子として機能することになる。
【００３７】
すなわち、高周波入力端子１２から供給される高周波信号が３Ｖｆ以下の通常のレベルの信号の場合には、アンチパラレルダイオード２１ａは高インピーダンスとなり、高周波信号は、高周波伝送ライン１３を介して、そのまま増幅器１０に供給される。
【００３８】
高周波入力端子１２から供給される高周波信号が３Ｖｆ以上の過入力場合には、アンチパラレルダイオード２１ａは低インピーダンスとなり、高周波信号は、アンチパラレルダイオード２１ａ、ＦＥＴ２２ａを介して接地へ流れ、過入力が増幅器１０に入力されることが阻止される。
【００３９】
また、このとき、２段目のＦＥＴ２２ｂのゲートには、電源２４ａからライン２３ａを介して、−２Ｖｆ（Ｖ）が印加されている。また、ＦＥＴ２２ｂのドレインには、インダクタ２５ｃを介して電源２４ｂから−２Ｖｆ（Ｖ）の負電圧が印加されている。このため、２段目のＦＥＴ２２ｂは、図３における特性Ａ２のような状態となり、ＦＥＴ２２ｂのインピーダンスは大きくなる。したがって、２段目のアンチパラレルダイオード２１ｂは、高周波伝送ライン１３から切り離された状態となっている。
【００４０】
このように、アンチパラレルダイオード２１ａに損傷がないときには、ＦＥＴ２２ａが低インピーダンス、ＦＥＴ２２ｂが高インピーダンスの状態となっており、アンチパラレルダイオード２１ａのみが過入力保護素子として機能することになる。
【００４１】
次に、アンチパラレルダイオード２１ａが損傷したときについて説明する。例えば、高周波入力端子１２からアンチパラレルダイオード２１ａの許容電力以上の信号レベルが入力され、アンチパラレルダイオード２１ａが損傷し、短絡したとする。アンチパラレルダイオード２１ａが短絡すると、ライン２３ａは、インダクタ１５を介して０（Ｖ）（接地レベル）となり、ＭＭＩＣの出力端子２９は、０（Ｖ）となる。
【００４２】
ＭＭＩＣの出力端子２９は、差動増幅回路１４の入力端子３６に接続されており、ライン２３ａの電圧は、差動増幅回路１４の入力端子３６から入力される。演算増幅器３１からは、電源３８からの電圧と、入力端子３６からの電圧との差電圧が出力される。電源３８の電圧は−２Ｖｆ（Ｖ）であり、ライン２３ａの電圧は０（Ｖ）であるから、演算増幅器３１の出力電圧は−２Ｖｆ（Ｖ）となる。よって、差動増幅回路１４の出力端子３７の出力電圧は−２Ｖｆ（Ｖ）となる。差動増幅回路１４の出力端子３７は、ＭＭＩＣの入力端子２８に接続されており、初段のＦＥＴ２２ａのゲートには、−２Ｖｆ（Ｖ）が印加される。
【００４３】
初段のＦＥＴ２２ｂのゲートに−２Ｖｆ（Ｖ）が印加されると、図３における特性Ａ２のような状態となり、ＦＥＴ２２ａのインピーダンスは大きくなる。したがって、初段のアンチパラレルダイオード２１ａは、高周波伝送ライン１３と接地間から切り離された状態となる。
【００４４】
一方、このとき、アンチパラレルダイオード２１ａの短絡とともに、ライン２３ａの電圧が０（Ｖ）になり、２段目のＦＥＴ２２ｂのゲートに０（Ｖ）が印加される。これにより、図３における特性Ａ１の状態となり、ＦＥＴ２２ｂのインピーダンスが小さくなる。したがって、高周波伝送ライン１３と接地間に、アンチパラレルダイオード２１ｂが接続されたことになり、これにより、過入力が阻止される。
【００４５】
このように、初段のアンチパラレルダイオード２１ａが損傷すると、ＦＥＴ２２ａが高インピーダンス、ＦＥＴ２２ｂが低インピーダンスの状態となり、初段のアンチパラレルダイオード２１ａに代わり、２段目のアンチパラレルダイオード２１ｂが過入力保護素子として機能する。
【００４６】
以上説明したように、本発明の第１の実施形態では、過入力により保護回路が壊れても、その回路を電気的に高周波伝送ラインから切り離すことが可能なので、ＭＭＩＣの高周波特性そのものを悪化することがない。また、過入力に対する保護回路が多段構成されているので、過入力によりその初段部の保護回路が故障しても、次段に構成された保護回路により、ＩＣ内部の回路を保護できる。また、保護回路の故障と同時に故障回路の切り離しを行ない、更に次段の保護回路のスイッチを自動で行うことができるので、無線通信装置の改修作業を不要とすることができる。
【００４７】
次に、本発明の第２の実施形態について説明する。図５は、本発明の第２の実施形態に係る過入力保護回路機能付きＭＭＩＣを示す接続図である。前述の第１の実施形態では、２段構成の過入力保護回路を示したが、この実施形態は、３段構成の過入力保護回路としている。
【００４８】
図５に示す実施形態では、図１に示した第１の実施形態に対して、更に、３段目のアンチパラレルダイオード２１ｃと、スイッチング素子としてのＦＥＴ２２ｃとが追加されている。
【００４９】
３段目のアンチパラレルダイオード２１ｃの一端は、高周波伝送ライン１３に接続され、アンチパラレルダイオード２１ｃの他端は、ＦＥＴ２２ｃのドレインに接続される。ＦＥＴ２２ｃのソースは接地される。
【００５０】
また、ＦＥＴ２２ｃのゲートがインダクタ２５ｄを介して電源２４ｂに接続される。アンチパラレルダイオード２１ｃの他端とＦＥＴ２２ｃのドレインは、インダクタ２５ｅを介して、電源２４ｃに接続される。電源２４ｃは、−２Ｖｆ（Ｖ）の電源である。更に、高周波伝送ライン１３において、２段目のアンチパラレルダイオード２１ｂと３段目もアンチパラレルダイオード２１ｃとの間には、インダクタ１５ｂが設けられる。
【００５１】
他の構成は、前述の第１の実施形態と同様であり、同一部分には同一符号を付し、その説明を省略する。
【００５２】
前述の第１の実施形態では、アンチパラレルダイオード２１ａに損傷がないときには、アンチパラレルダイオード２１ａのみが過入力保護素子として機能し、初段のアンチパラレルダイオード２１ａが損傷すると、アンチパラレルダイオード２１ａに代わり、アンチパラレルダイオード２１ｂが過入力保護素子として機能する。ここまでの動作は、前述の第１の実施形態と同様である。
【００５３】
本発明の第２の実施形態では、更に、２段目のアンチパラレルダイオード２１ｂが損傷すると、２段目のアンチパラレルダイオード２１ｂに代わり、３段目のアンチパラレルダイオード２１ｃが過入力保護素子として機能する。
【００５４】
つまり、アンチパラレルダイオード２１ａに代わり、アンチパラレルダイオード２１ｂが過入力保護素子として機能しているときには、前述したように、２段目のＦＥＴ２２ｂのインピーダンスが低くなる。このとき、３段目もＦＥＴ２２ｃのゲートには、電源２４ｂから−２Ｖｆ（Ｖ）が印加される。また、ＦＥＴ２２ｃのドレインには、電源２４ｃから−２Ｖｆ（Ｖ）が印加される。このため、ＦＥＴ２２ｃのインピーダンスは高くなり、３段目のアンチパラレルダイオード２１ｃは、高周波伝送ライン１３から切り離された状態となっている。
【００５５】
ここで、２段目のアンチパラレルダイオード２１ｂが損傷して短絡すると、ライン２３ｂが０（Ｖ）となり、３段目のＦＥＴ２２ｃのゲートに０（Ｖ）が印加され、ＦＥＴ２２ｃのインピーダンスは低くなる。これにより、２段目のアンチパラレルダイオード２１ｂに代わり、３段目のアンチパラレルダイオード２１ｃが過入力保護素子として機能することになる。
【００５６】
次に、本発明の第３の実施形態について説明する。図６は、本発明の第３の実施形態に係る過入力保護回路機能付きモノリシックマイクロ波集積回路の構成を示す接続図である。この実施形態は、過入力保護素子として用いるアンチパラレルダイオードの許容電力を上げるようにしたものである。
【００５７】
前述の第１の実施形態では、アンチパラレルダイオード２１ａ及び２１ｂとして、高周波伝送ライン１３から接地方向を順方向として直列に接続された５つのダイオードと、接地方向から高周波伝送ライン１３への方向を順方向とする１つのダイオードからなるものを用いている。これに対して、この実施形態では、アンチパラレルダイオード２１ａ及び２１ｂとして、高周波伝送ライン１３から接地方向をに接続された７つのダイオードと、接地方向から高周波伝送ライン１３方向に接続されて２つのダイオードからなるものを用いている。このように、アンチパラレルダイオードを構成するダイオードの数量を増やし、見かけ上の順方向降下電圧を変えることで、過入力の許容電力を上げることができる。なお、他の構成については，前述の第１の実施形態と同様である。
【００５８】
次に、本発明の第４の実施形態について説明する。図７は、本発明の第４の実施形態に係る過入力保護回路機能付きモノリシックマイクロ波集積回路の構成を示す接続図である。この実施形態は、図１で示したインダクタを、高周波帯域の１／４波長のショートスタブで構成したものである。
【００５９】
図７に示すように、この実施形態では、図１に示した第１の実施形態におけるインダクタ１５を、高周波帯域の１／４波長のショートスタブ５１に変更したものである。このようなショートスタブ５１を用いても、インダクタ１５と同様の効果が得られる。
【００６０】
本発明は、上述した実施形態に限定されるものではなく、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。例えば、上述の実施形態では、スイッチング素子としてＦＥＴを使用しているが、スイッチング素子としてバイポーラトランジスタを用いても良い。
【符号の説明】
【００６１】
１０：増幅器
１１：過入力保護回路
１２：高周波入力端子
１３：高周波伝送ライン
１４：差動増幅回路
１５：インダクタ
１６  高周波出力端子１６
２１ａ，２１ｂ：アンチパラレルダイオード
２５ａ，２５ｂ，２５ｃ：インダクタ
３１：演算増幅器
３８：電源
【図１】
2012199747.tif 000003
【図２】
2012199747.tif 000004
【図３】
2012199747.tif 000005
【図４】
2012199747.tif 000006
【図５】
2012199747.tif 000007
【図６】
2012199747.tif 000008
【図７】
2012199747.tif 000009
【図８】
2012199747.tif 000010