(57)【要約】【課題】電源電圧の過電圧を精度良く防止することが可能な過電圧保護回路を提供すること。【解決手段】本発明にかかる過電圧保護回路は、電源ラインＶＬに供給される電源電圧ＶＤＤのレベルを検出し、検出結果を出力する過電圧検出部３と、過電圧検出部３から出力された検出結果に基づいて、電源電圧ＶＤＤによって駆動されるマイコン５の動作モードを変更させるための割込信号ＩＮＴＰを発生する割込発生部４と、を備える。それにより、電源電圧の過電圧を精度良く防止することができる。【選択図】図１
2012212358.tif 000002
【特許請求の範囲】
【請求項１】
電源ラインに供給される電源電圧のレベルを検出し、検出結果を出力する過電圧検出部と、
前記検出結果に基づいて、前記電源電圧によって駆動される信号処理装置の動作モードを変更させるための割込信号を発生する割込発生部と、を備えた過電圧保護回路。
【請求項２】
前記割込発生部は、
前記電源電圧が過電圧であるとする検出結果が前記過電圧検出部から出力された場合、前記信号処理装置の動作モードをより消費電流の大きなモードに変更させるための割込信号を発生することを特徴とする請求項１に記載の過電圧保護回路。
【請求項３】
前記信号処理装置に高電圧の入力信号が供給され当該信号処理装置内の保護素子を介して前記電源ラインに電流が流れたことを検知し、検知信号を出力する検知回路をさらに備え、
前記割込発生部は、前記検知信号及び前記検出結果に基づいて、前記信号処理装置の動作モードを変更させるための割込信号を発生することを特徴とする請求項１又は２に記載の過電圧保護回路。
【請求項４】
前記電源電圧はレギュレータにより生成されたものであることを特徴とする請求項１〜３のいずれか一項に記載の過電圧保護回路。
【請求項５】
前記レギュレータは、
前記電源電圧を抵抗分圧した第１比較電圧と、第１基準電圧と、の電圧差に応じた増幅信号を出力する増幅回路と、
前記増幅信号に基づいて前記電源ラインに流れる電流を制御するトランジスタと、を備え、
前記過電圧検出部は、
前記第１基準電圧に基づいて決定される第２基準電圧と、前記第１比較電圧と、を比較して、その比較結果を前記検出結果として出力する比較回路を備えた、請求項４に記載の過電圧保護回路。
【請求項６】
前記レギュレータは、
前記電源電圧を抵抗分圧した第１比較電圧と、第１基準電圧と、の電圧差に応じた増幅信号を出力する増幅回路と、
前記増幅信号に基づいて前記電源ラインに流れる電流を制御するトランジスタと、を備え、
前記過電圧検出部は、
前記第１基準電圧と、前記第１比較電圧を抵抗分圧した第２比較電圧と、を比較して、その比較結果を前記検出結果として出力する比較回路を備えた、請求項４に記載の過電圧保護回路。
【請求項７】
前記電源電圧を生成し前記電源ラインに供給するレギュレータと、
前記信号処理装置と、
請求項１〜６のいずれか一項に記載された過電圧保護回路と、を備えた過電圧保護システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、過電圧保護回路及びそれを備えた過電圧保護システムに関する。
【背景技術】
【０００２】
マイコンに設けられたＡＤコンバータを用いてバッテリラインの電圧レベルを監視する場合がある。この場合においてバッテリラインの電圧レベルが高くなると、マイコンには、当該マイコンを駆動する電源電圧ＶＤＤよりも高電圧の入力信号が供給される可能性がある。このとき、電源電圧ＶＤＤの供給されている電源ラインには、当該入力信号の信号ラインからＥＳＤ保護ダイオードを介して電流が流れる。それにより、外付けのコンデンサ等に電荷が蓄積されるため、電源ラインの電圧レベルは上昇する。ここで、電源電圧ＶＤＤによって駆動されるマイコンや周辺回路は、蓄積された電荷を消費しきれない可能性がある。その場合、電源ラインの電圧レベルが所定値以上に上昇してしまうため、マイコンや周辺回路のデバイスが破壊されてしまう可能性があった。
【０００３】
このような問題に対する解決策が、特許文献１に開示されている。
【０００４】
特許文献１に開示された車載用信号入力回路では、内部信号処理回路（ＣＰＵ）１０２の電源入力インピーダンスが低い場合には、信号入力経路ＳＬＩから内部クランプ経路ＣＬＩ、内部電源経路ＰＬＩ及び内部信号処理回路１０２を介して接地側に電流が流れる。一方、内部信号処理回路（ＣＰＵ）１０２の電源入力インピーダンスが高い場合には、信号入力経路ＳＬＩから内部クランプ経路ＣＬＩ、内部電源経路ＰＬＩ及び電圧規制素子ＺＤを有する外部クランプ経路ＣＬＥを介して接地側に電流が流れる。それにより、この車載用信号入力回路は、内部電源経路ＰＬＩに接続される外部電源ラインＰＬＥの電源電圧Ｖｃｃが過電圧になるのを防止している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−７１３７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ここで、外部クランプ経路ＣＬＥ上に設けられた電圧規制素子ＺＤは、例えば、ツェナーダイオードである。このツェナーダイオードは、素子バラツキ及び温度バラツキがあるため、通常動作時にて意図せずオンしないように十分に高い耐圧のものである必要がある。そのため、特許文献１に開示された車載用信号入力回路は、電源電圧Ｖｃｃの過電圧を精度良く防止することができないという問題があった。
【０００７】
また、ツェナーダイオードの耐圧は素子毎に一定であるため、電源電圧の設定が変わった場合には、それに応じた耐圧のツェナーダイオードを選び直す必要があった。
【０００８】
このように、従来技術では、電源電圧の過電圧を精度良く防止することができないという問題があった。
【課題を解決するための手段】
【０００９】
本発明にかかる過電圧保護回路は、電源ラインに供給される電源電圧のレベルを検出し、検出結果を出力する過電圧検出部と、前記検出結果に基づいて、前記電源電圧によって駆動される信号処理装置の動作モードを変更させるための割込信号を発生する割込発生部と、を備える。
【００１０】
上述のような回路構成により、電源電圧の過電圧を精度良く防止することができる。
【発明の効果】
【００１１】
本発明により、電源電圧の過電圧を精度良く防止することが可能な過電圧保護回路及びそれを備えた過電圧保護システムを提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態１にかかる過電圧保護システムを示すブロック図である。
【図２】本発明の実施の形態１にかかる過電圧保護システムの動作を示すフローチャートである。
【図３】本発明の実施の形態２にかかる過電圧保護システムを示すブロック図である。
【図４】本発明の実施の形態２にかかる過電圧保護システムの動作を示すタイミングチャートである。
【図５】本発明の実施の形態３にかかる過電圧保護システムを示すブロック図である。
【図６】本発明の実施の形態３にかかる過電圧保護システムの動作を示すタイミングチャートである。
【図７】従来技術の車載用信号入力回路を示す図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照しつつ、本発明の実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として本発明の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。
【００１４】
実施の形態１
図１は、本発明の実施の形態１にかかる過電圧保護システム１を示すブロック図である。本実施の形態にかかる過電圧保護システム１は、電源電圧ＶＤＤのレベルを検出し検出結果を出力する過電圧検出部３と、過電圧検出部３の検出結果に基づいて、電源電圧ＶＤＤによって駆動されるマイコン（信号処理装置）５の動作モードを変更させるための割込信号ＩＮＴＰを発生する割込発生部４と、を備える。それにより、本実施の形態にかかる過電圧保護システム１は、従来技術と異なり素子バラツキの大きな電圧規制素子を用いることなく電源ラインＶＬに蓄積された電荷を消費することができるため、電源電圧ＶＤＤの過電圧を精度良く防止することができる。以下、具体的に説明する。
【００１５】
図１に示すように、過電圧保護システム１は、レギュレータ２と、過電圧検出部３と、割込発生部４と、マイコン（信号処理装置）５と、バッテリ６と、キャパシタ７と、抵抗素子Ｒ１，Ｒ２と、を備える。なお、過電圧検出部３と割込発生部４とにより過電圧保護回路が構成される。マイコン５は、ＣＰＵ（演算処理回路）５１と、保護素子５２と、を有する。
【００１６】
バッテリ６は、バッテリ電圧ＶＢＡＴを生成し、バッテリラインＢＬに出力する。レギュレータ２は、バッテリ電圧ＶＢＡＴに基づいて安定した電圧レベルの電源電圧ＶＤＤを生成し、電源ラインＶＬに出力する。なお、電源ラインＶＬと接地電圧端子ＧＮＤとの間には、当該電源ラインＶＬの電圧安定化のためにキャパシタ７が設けられている。
【００１７】
過電圧検出部３は、基準電圧Ｖｒｅｆ１と電源電圧ＶＤＤとに基づいて当該電源電圧ＶＤＤが過電圧であるか否かを検出し、検出結果を出力する。割込発生部４は、過電圧検出部３からの検出結果に基づいて割込信号ＩＮＴＰを生成し、マイコン５に対して出力する。
【００１８】
バッテリラインＢＬと接地電圧端子ＧＮＤとの間には、抵抗素子Ｒ１及び抵抗素子Ｒ２が直列に接続されている。抵抗素子Ｒ１と抵抗素子Ｒ２との間のノードＮ１の電圧、即ち、バッテリ電圧ＶＢＡＴを抵抗分圧した電圧は、マイコン５に入力信号として供給される。この入力信号は、マイコン５内の内部信号ラインＣＬを介して、ＣＰＵ５１に入力される。
【００１９】
ＣＰＵ５１は、図示していないが電源電圧ＶＤＤによって駆動され、例えば、入力信号の電圧（ノードＮ１の電圧）をＡ／Ｄ変換することによりバッテリラインＢＬの電圧レベルを監視している。内部信号ラインＣＬは、さらに、ダイオード等の保護素子５２を介して電源ラインＶＬに接続されている。
【００２０】
例えば、内部信号ラインＣＬの電圧レベルが電源ラインＶＬの電圧レベル（電源電圧ＶＤＤ）より大きくなった場合、保護素子５２がオンし、内部信号ラインＣＬから保護素子５２を介して電源ラインＶＬに電流が流れる。それにより、外付けのコンデンサ等に電荷が蓄積され、電源ラインＶＬの電圧レベルが上昇する。ここで、電源電圧ＶＤＤによって駆動されるマイコン５や周辺回路（不図示）がこれら蓄積された電荷を消費しきれない場合、電源ラインＶＬの電圧レベルが所定値以上になってしまう。
【００２１】
ここで、過電圧検出部３は、電源ラインＶＬの電圧レベル（電源電圧ＶＤＤ）が、基準電圧Ｖｒｅｆ１により定まる所定電圧レベル以上であるか否かを検出し、検出結果を出力する。電源電圧ＶＤＤが所定電圧レベルより小さい場合、即ち、電源電圧ＶＤＤが安定電圧状態である場合、過電圧検出部３は検出結果としてＬレベルの信号を出力する。一方、電源電圧ＶＤＤが所定電圧レベル以上である場合、即ち、電源電圧ＶＤＤが過電圧状態である場合、過電圧検出部３は検出結果としてＨレベルの信号を出力する。
【００２２】
割込発生部４は、過電圧検出部３からＬレベルの信号を受け取った場合、電源電圧ＶＤＤが安定電圧状態であると判断し、Ｌレベルの割込信号ＩＮＴＰを出力する。一方、割込発生部４は、過電圧検出部３からＨレベルの信号を受け取った場合、電源電圧ＶＤＤが過電圧状態であると判断し、Ｈレベルの割込信号ＩＮＴＰを出力する。
【００２３】
マイコン５は、割込信号ＩＮＴＰに応じた動作モードで動作する。例えば、割込信号ＩＮＴＰがＨレベルである場合、即ち、電源電圧ＶＤＤが過電圧状態である場合、マイコン５は電流を比較的多く消費するモードに移行する。それにより、電源ラインＶＬに蓄積された電荷は比較的多く消費される。その結果、電源電圧ＶＤＤは、所定電圧レベルより低い電圧レベルまで低下して安定電圧状態となることができる。一方、割込信号ＩＮＴＰがＬレベルである場合、即ち、電源電圧ＶＤＤが安定電圧状態である場合、マイコン５はそのままの動作モードを維持する。それにより、電源電圧ＶＤＤは安定電圧状態を維持することができる。
【００２４】
過電圧保護システム１の動作について、図２を用いてさらに具体的に説明する。図２は、本実施の形態にかかる過電圧保護システム１の動作を示すフローチャートである。
【００２５】
内部信号ラインＣＬから保護素子５２を介して電源ラインＶＬに電流が流れることにより電源電圧ＶＤＤが過電圧状態となった場合（Ｓ１０１）、過電圧検出部３は検出結果としてＨレベルの信号を出力する。割込発生部４は、過電圧検出部３からＨレベルの信号を受け取り、Ｈレベルの割込信号ＩＮＴＰを出力する。
【００２６】
このとき、マイコン５は、現在の動作モードがＳＴＯＰモードであるか否かを判定する。なお、ＳＴＯＰモードとは、例えば、マイコン５内において動作クロックの発振を停止させるモードである。したがって、ＳＴＯＰモードにおけるマイコン５の消費電流は数十μＡまで小さくなる。
【００２７】
マイコン５の動作モードがＳＴＯＰモードである場合（Ｓ１０２のＹＥＳ）、マイコン５は動作モードをＳＴＯＰモードからＨＡＬＴモードに移行させる（Ｓ１０３）。なお、ＨＡＬＴモードとは、例えば、マイコン５内においてＣＰＵの命令実行を停止させるモードである。ＨＡＬＴモードでは、ＣＰＵの動作は停止しているが他の一部の回路は動作している。したがって、ＨＡＬＴモードにおけるマイコン５の消費電流はＳＴＯＰモードの場合より大きい。このように、割込信号ＩＮＴＰがＨレベルの場合、マイコン５は動作モードをより消費電流の大きいモードに移行させる。
【００２８】
所定時間経過後（Ｓ１０４）、マイコン５は割込信号ＩＮＴＰの電圧レベルを確認する（Ｓ１０５）。割込信号ＩＮＴＰがＬレベルである場合（Ｓ１０５のＬ）、電源電圧ＶＤＤは安定電圧状態になったと判断され、マイコン５はそのままの動作モードを維持する。それにより、電源電圧ＶＤＤは安定電圧状態を維持することができる（Ｓ１０６）。一方、割込信号ＩＮＴＰがＨレベルである場合（Ｓ１０５のＨ）、電源電圧ＶＤＤはまだ過電圧状態のままと判断される。したがって、マイコン５は動作モードをＨＡＬＴモードからＮＯＲＭＡＬモードに移行させる（Ｓ１０８）。なお、ＮＯＲＭＡＬモードとは、マイコン５内においてＣＰＵが動作するモードである。したがって、ＮＯＲＭＡＬモードにおけるマイコン５の消費電流はＨＡＬＴモードの場合より大きい。このように、割込信号ＩＮＴＰがＨレベルの場合、マイコン５は動作モードをより消費電流の大きいモードに移行させる。
【００２９】
なお、電源電圧ＶＤＤが過電圧状態となった場合（Ｓ１０１）において、マイコン５の動作モードが既にＨＡＬＴモードである場合（Ｓ１０２のＮＯ→Ｓ１０７のＹＥＳ）にも、マイコン５は動作モードをＨＡＬＴモードからＮＯＲＭＡＬモードに移行させる（Ｓ１０８）。
【００３０】
所定時間経過後（Ｓ１０９）、マイコン５は割込信号ＩＮＴＰの電圧レベルを確認する（Ｓ１１０）。割込信号ＩＮＴＰがＬレベルである場合（Ｓ１１０のＬ）、電源電圧ＶＤＤは安定電圧状態になったと判断され、マイコン５はそのままの動作モードを維持する。それにより、電源電圧ＶＤＤは安定電圧状態を維持することができる（Ｓ１１１）。一方、割込信号ＩＮＴＰがＨレベルである場合（Ｓ１１０のＨ）、電源電圧ＶＤＤはまだ過電圧状態のままと判断される。したがって、マイコン５はまだ動作していない他の回路（周辺ブロック）を動作させる（Ｓ１１２）。このように、割込信号ＩＮＴＰがＨレベルの場合、マイコン５は動作モードをより消費電流の大きいモードに移行させる。
【００３１】
なお、電源電圧ＶＤＤが過電圧状態となった場合（Ｓ１０１）において、マイコン５の動作モードが既にＮＯＲＭＡＬモードである場合（Ｓ１０２のＮＯ→Ｓ１０７のＮＯ）にも、マイコン５はまだ動作していない他の回路（周辺ブロック）を動作させる（Ｓ１１２）。
【００３２】
所定時間経過後（Ｓ１１３）、マイコン５は割込信号ＩＮＴＰの電圧レベルを確認する（Ｓ１１４）。割込信号ＩＮＴＰがＬレベルである場合（Ｓ１１４のＬ）、電源電圧ＶＤＤは安定電圧状態になったと判断され、マイコン５はそのままの動作モードを維持する。それにより、電源電圧ＶＤＤは安定電圧状態を維持することができる（Ｓ１１５）。一方、割込信号ＩＮＴＰがＨレベルである場合（Ｓ１１４のＨ）、電源電圧ＶＤＤはまだ過電圧状態のままと判断される。したがって、マイコン５はまだ動作していない他の回路を動作させる（Ｓ１１２）。このように、割込信号ＩＮＴＰがＨレベルの場合、マイコン５は動作モードをより消費電流の大きいモードに移行させる。その後、同様の動作が繰り返される（Ｓ１１２〜Ｓ１１４）。
【００３３】
このように、本実施の形態にかかる過電圧保護システム１は、電源電圧ＶＤＤのレベルを検出し検出結果を出力する過電圧検出部３と、過電圧検出部３の検出結果に基づいて、電源電圧ＶＤＤによって駆動されるマイコン（信号処理装置）５の動作モードを変更させるための割込信号ＩＮＴＰを発生する割込発生部４と、を備える。それにより、本実施の形態にかかる過電圧保護システム１は、従来技術と異なり素子バラツキの大きな電圧規制素子を用いることなく電源ラインＶＬに蓄積された電荷を消費することができるため、電源電圧ＶＤＤの過電圧を精度良く防止することができる。
【００３４】
実施の形態２
図３は、本発明の実施の形態２にかかる過電圧保護システム１ａを示すブロック図である。本実施の形態にかかる過電圧保護システム１ａは、図１に示す過電圧保護システム１の変形例であり、具体的構成を示したものである。
【００３５】
図３に示す過電圧保護システム１ａにおいて、レギュレータ２は、増幅回路２１と、トランジスタ２２と、抵抗素子Ｒ５と、抵抗素子Ｒ６と、を有する。過電圧検出部３は、増幅回路３１と、比較回路３２と、抵抗素子Ｒ３と、抵抗素子Ｒ４と、を有する。
【００３６】
レギュレータ２において、トランジスタ２２のソース及びドレインの一方がバッテリラインＢＬに接続され、トランジスタ２２のソース及びドレインの他方が電源ラインＶＬに接続され、トランジスタ２２のゲートが増幅回路２１の出力端子に接続される。抵抗素子Ｒ５は、電源ラインＶＬとノードＮ２との間に接続される。抵抗素子Ｒ６は、ノードＮ２と接地電圧端子ＧＮＤとの間に接続される。増幅回路２１の一方の入力端子にはノードＮ２の電圧（第１比較電圧）ＶＴＨ１が供給され、増幅回路２１の他方の入力端子には基準電圧（第１基準電圧）Ｖｒｅｆ１が供給される。
【００３７】
増幅回路２１は、電源電圧ＶＤＤを抵抗分圧した電圧ＶＴＨ１と、基準電圧Ｖｒｅｆ１と、の電圧差に応じた増幅信号をトランジスタ２２のゲートに対して出力する。したがって、トランジスタ２２のソース−ドレイン間に流れる電流は、増幅回路２１からの増幅信号に基づいて制御される。このように、レギュレータ２は、電源電圧ＶＤＤを抵抗分圧した電圧ＶＴＨ１と、基準電圧Ｖｒｅｆ１と、の電圧差に基づいてトランジスタ２２のソース−ドレイン間に流れる電流を制御することにより、安定した電圧レベルの電源電圧ＶＤＤを生成している。
【００３８】
過電圧検出部３において、抵抗素子Ｒ３は、増幅回路３１の出力端子とノードＮ３との間に接続される。抵抗素子Ｒ４は、ノードＮ３と接地電圧端子ＧＮＤとの間に接続される。増幅回路３１の一方の入力端子には、基準電圧Ｖｒｅｆ１が供給され、増幅回路３１の他方の入力端子には、ノードＮ３の電圧（増幅回路３１の出力電圧Ｖｒｅｆ２を抵抗分圧した電圧）が供給される。増幅回路３１は、基準電圧Ｖｒｅｆ１と、ノードＮ３の電圧と、の電圧差を増幅して出力電圧（第２基準電圧）Ｖｒｅｆ２を生成する。なお、Ｖｒｅｆ２＝（１＋Ｒ３／Ｒ４）×Ｖｒｅｆ１である。
【００３９】
比較回路３２の一方の入力端子には、ノードＮ２の電圧ＶＴＨ１が供給され、比較回路３２の他方の入力端子には、増幅回路３１の出力電圧Ｖｒｅｆ２が供給される。そして、比較回路３２は、ノードＮ２の電圧ＶＴＨ１と、増幅回路３１の出力電圧Ｖｒｅｆ２と、を比較した結果を、過電圧検出部３の検出結果として出力する。
【００４０】
例えば、電圧ＶＴＨ１が電圧Ｖｒｅｆ２より小さい場合、即ち、電源電圧ＶＤＤが安定電圧状態である場合、過電圧検出部３は検出結果としてＬレベルの信号を出力する。一方、電圧ＶＴＨ１が電圧Ｖｒｅｆ２以上である場合、即ち、電源電圧ＶＤＤが過電圧状態である場合、過電圧検出部３は検出結果としてＨレベルの信号を出力する。このように、過電圧検出部３は、電源電圧ＶＤＤを抵抗分圧した電圧ＶＴＨ１と、基準電圧Ｖｒｅｆ１によって決定される電圧Ｖｒｅｆ２と、を比較することにより、電源電圧ＶＤＤが過電圧状態であるか否かを検出している。図３に示す過電圧保護システム１ａのその他の回路構成は、図１の場合と同様であるため説明を省略する。
【００４１】
図４は、図３に示す過電圧保護システム１ａの動作を示すタイミングチャートである。マイコン内の保護素子を介して電源ラインＶＬに電流が流れると、電源ラインＶＬの電圧レベル（電源電圧ＶＤＤ）は上昇し始める。それに伴って、電源電圧ＶＤＤを抵抗分圧した電圧ＶＴＨ１も上昇し始める（時刻ｔ１）。そして、電圧ＶＴＨ１が電圧Ｖｒｅｆ２以上になると、過電圧検出部３は、検出結果としてＨレベルの信号を出力する。それに応じて、割込発生部４は、Ｈレベルの割込信号ＩＮＴＰをマイコン５に対して出力する（時刻ｔ２）。
【００４２】
マイコン５は、Ｈレベルの割込信号ＩＮＴＰを受け取ると、図２のフローチャートに示すように、より消費電流の大きいモードに動作モードを移行させる。それにより、電源ラインＶＬに蓄積された電荷はより多く消費される。その結果、電圧ＶＴＨ１が電圧Ｖｒｅｆ２より低いレベルまで低下し、電源電圧ＶＤＤは安定電圧状態となることができる（時刻ｔ３）。
【００４３】
このように、本実施の形態にかかる過電圧保護システム１ａは、実施の形態１にかかる過電圧保護システム１の場合と同様の効果を奏することができる。さらに、本実施の形態にかかる過電圧保護システム１ａでは、レギュレータ２及び過電圧検出部３が、それぞれ、基準電圧Ｖｒｅｆ１又は基準電圧Ｖｒｅｆ１を元に生成される電圧Ｖｒｅｆ２と、電源電圧ＶＤＤを抵抗分圧した電圧ＶＴＨ１と、に基づいて動作している。それにより、本実施の形態にかかる過電圧保護システム１ａは、レギュレータ２によって生成される電源電圧ＶＤＤのレベルと、実際の電源電圧ＶＤＤのレベルと、の相対比較を行うことが可能となる。そのため、本実施の形態にかかる過電圧保護システム１ａは、電源電圧ＶＤＤが過電圧状態であるか否かの閾値を必要以上に高く設定する必要が無くなり、電源電圧ＶＤＤの過電圧をより精度良く防止することができる。
【００４４】
実施の形態３
図５は、本発明の実施の形態３にかかる過電圧保護システム１ｂを示すブロック図である。本実施の形態にかかる過電圧保護システム１ｂは、図１に示す過電圧保護システム１の変形例であり、具体的構成を示したものである。
【００４５】
図５に示す過電圧保護システム１ｂにおいて、レギュレータ２は、増幅回路２１と、トランジスタ２２と、抵抗素子Ｒ５と、抵抗素子Ｒ６と、抵抗素子Ｒ７と、を有する。過電圧検出部３は、比較回路３２を有する。
【００４６】
レギュレータ２において、トランジスタ２２のソース及びドレインの一方がバッテリラインＢＬに接続され、トランジスタ２２のソース及びドレインの他方が電源ラインＶＬに接続され、トランジスタ２２のゲートが増幅回路２１の出力端子に接続される。抵抗素子Ｒ５は、電源ラインＶＬとノードＮ２との間に接続される。抵抗素子Ｒ６は、ノードＮ２とノードＮ４との間に接続される。抵抗素子Ｒ７は、ノードＮ４と接地電圧端子ＧＮＤとの間に接続される。増幅回路２１の一方の入力端子にはノードＮ２の電圧（第１比較電圧）ＶＴＨ１が供給され、増幅回路２１の他方の入力端子には基準電圧（第１基準電圧）Ｖｒｅｆ１が供給される。
【００４７】
増幅回路２１は、電源電圧ＶＤＤを抵抗分圧した電圧ＶＴＨ１と、基準電圧Ｖｒｅｆ１と、の電圧差に応じた増幅信号をトランジスタ２２のゲートに対して出力する。したがって、トランジスタ２２のソース−ドレイン間に流れる電流は、増幅回路２１からの増幅信号に基づいて制御される。このように、レギュレータ２は、電源電圧ＶＤＤを抵抗分圧した電圧ＶＴＨ１と、基準電圧Ｖｒｅｆ１と、の電圧差に基づいてトランジスタ２２のソース−ドレイン間に流れる電流を制御することにより、安定した電圧レベルの電源電圧ＶＤＤを生成している。
【００４８】
過電圧検出部３において、比較回路３２の一方の入力端子にはノードＮ４の電圧（第２比較電圧）ＶＴＨ２が供給され、比較回路３２の他方の入力端子には基準電圧Ｖｒｅｆ１が供給される。そして、比較回路３２は、電源電圧ＶＤＤを抵抗分圧した電圧ＶＴＨ２と、基準電圧Ｖｒｅｆ１と、を比較し、その比較結果を過電圧検出部３の検出結果として出力する。
【００４９】
例えば、電圧ＶＴＨ２が基準電圧Ｖｒｅｆ１より小さい場合、即ち、電源電圧ＶＤＤが安定電圧状態である場合、過電圧検出部３は検出結果としてＬレベルの信号を出力する。一方、電圧ＶＴＨ２が基準電圧Ｖｒｅｆ１以上である場合、即ち、電源電圧ＶＤＤが過電圧状態である場合、過電圧検出部３は検出結果としてＨレベルの信号を出力する。このように、過電圧検出部３は、電源電圧ＶＤＤを抵抗分圧した電圧ＶＴＨ２と、基準電圧Ｖｒｅｆ１と、を比較することにより、電源電圧ＶＤＤが過電圧状態であるか否かを検出している。図５に示す過電圧保護システム１ｂのその他の回路構成は、図１の場合と同様であるため説明を省略する。
【００５０】
図６は、図５に示す過電圧保護システム１ｂの動作を示すタイミングチャートである。マイコン内の保護素子を介して電源ラインＶＬに電流が流れると、電源ラインＶＬの電圧レベル（電源電圧ＶＤＤ）は上昇し始める。それに伴って、電源電圧ＶＤＤを抵抗分圧した電圧ＶＴＨ２も上昇し始める（時刻ｔ１）。そして、電圧ＶＴＨ２が基準電圧Ｖｒｅｆ１以上になると、過電圧検出部３は、検出結果としてＨレベルの信号を出力する。それに応じて、割込発生部４は、Ｈレベルの割込信号ＩＮＴＰをマイコン５に対して出力する（時刻ｔ２）。
【００５１】
マイコン５は、Ｈレベルの割込信号ＩＮＴＰを受け取ると、図２のフローチャートに示すように、より消費電流の大きいモードに動作モードを移行させる。それにより、電源ラインＶＬに蓄積された電荷はより多く消費される。その結果、電圧ＶＴＨ２が電圧Ｖｒｅｆ１より低い電圧レベルまで低下し、電源電圧ＶＤＤは安定電圧状態となることができる（時刻ｔ３）。
【００５２】
このように、本実施の形態にかかる過電圧保護システム１ｂは、実施の形態１にかかる過電圧保護システム１の場合と同様の効果を奏することができる。さらに、本実施の形態にかかる過電圧保護システム１ｂでは、レギュレータ２及び過電圧検出部３が、それぞれ、基準電圧Ｖｒｅｆ１と、電源電圧ＶＤＤを抵抗分圧した電圧（ＶＴＨ１又はＶＴＨ２）と、に基づいて動作している。それにより、本実施の形態にかかる過電圧保護システム１ｂは、レギュレータ２によって生成される電源電圧ＶＤＤのレベルと、実際の電源電圧ＶＤＤのレベルと、の相対比較を行うことが可能となる。そのため、本実施の形態にかかる過電圧保護システム１ｂは、電源電圧ＶＤＤが過電圧状態であるか否かの閾値を必要以上に高く設定する必要が無くなり、電源電圧ＶＤＤの過電圧をより精度良く防止することができる。
【００５３】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、過電圧検出部３と割込発生部４とにより構成される過電圧保護回路は、マイコン内の保護素子を介して電源ラインＶＬに電流が流れたことを検知し検知信号を出力する検知回路、をさらに備えた回路構成に適宜変更可能である。それにより、例えば、レギュレータ２のショートにより電源電圧ＶＤＤが上昇した場合と、マイコン内の保護素子を介して電源ラインＶＬに電流が流れて電源電圧ＶＤＤが上昇した場合と、を区別することが可能になる。つまり、マイコン内の保護素子を介して電源ラインＶＬに電流が流れて電源電圧ＶＤＤが上昇した場合のみ、マイコン５の動作モードを変更させることが可能となる。
【００５４】
なお、上記実施の形態で示された過電圧保護システムは、例えば、車載システムに利用される。
【符号の説明】
【００５５】
１，１ａ，１ｂ  過電圧保護システム
２  レギュレータ
３  過電圧検出部
４  割込発生部
５  マイコン（信号処理装置）
６  バッテリ
７  キャパシタ
２１  増幅回路
２２  トランジスタ
３１  増幅回路
３２  比較回路
５１  ＣＰＵ（演算処理回路）
５２  保護素子
Ｒ１  抵抗素子
Ｒ２  抵抗素子
Ｒ３  抵抗素子
Ｒ４  抵抗素子
Ｒ５  抵抗素子
Ｒ６  抵抗素子
【図１】
2012212358.tif 000003
【図２】
2012212358.tif 000004
【図３】
2012212358.tif 000005
【図４】
2012212358.tif 000006
【図５】
2012212358.tif 000007
【図６】
2012212358.tif 000008
【図７】
2012212358.tif 000009