(57)【要約】【課題】高品質なＳｉＣ半導体装置の製造方法を提供する。【解決手段】ＳｉＣ半導体装置を製造する方法は、少なくとも一部に不純物が注入された第１の表面を含む炭化珪素半導体を準備する工程と、炭化珪素半導体の第１の表面を、水素ガスを含むガスを用いてドライエッチングすることにより、第２の表面を形成する工程と、第２の表面上に、ＳｉＣ半導体装置を構成する酸化膜を形成する工程とを備える。【選択図】図１
2012004269.tif 000002
【特許請求の範囲】
【請求項１】
炭化珪素半導体装置を製造する方法であって、
少なくとも一部に不純物が注入された第１の表面を含む炭化珪素半導体を準備する工程と、
前記炭化珪素半導体の前記第１の表面を、水素ガスを含むガスを用いてドライエッチングすることにより、第２の表面を形成する工程と、
前記第２の表面上に、前記炭化珪素半導体装置を構成する酸化膜を形成する工程とを備えた、炭化珪素半導体装置の製造方法。
【請求項２】
前記第２の表面を形成する工程後に、液相を用いた洗浄をせずに、前記酸化膜を形成する工程を実施する、請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項３】
前記第２の表面を形成する工程において、前記ドライエッチングを１３００℃以上１６５０℃以下の温度範囲で行なう、請求項１または２に記載の炭化珪素半導体装置の製造方法。
【請求項４】
前記酸化膜を形成する工程は、前記第２の表面上に珪素元素を含む膜を形成し、前記珪素元素を含む膜を酸化することにより、前記酸化膜を形成する、請求項１〜３のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項５】
前記第２の表面を形成する工程において、前記ガスは塩化水素ガスをさらに含む、請求項１〜４のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項６】
前記第２の表面を形成する工程において、前記ガスは炭化水素ガスをさらに含む、請求項１〜５のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項７】
前記第２の表面を形成する工程と前記酸化膜を形成する工程との間では、前記炭化珪素半導体は大気が遮断された雰囲気内に配置される、請求項１〜６のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項８】
炭化珪素半導体において、少なくとも一部に不純物が注入された第１の表面を水素ガスを含むガスを用いたドライエッチングによって除去するための除去部と、
前記炭化珪素半導体において前記第１の表面が除去されることにより形成された第２の表面に前記炭化珪素半導体装置を構成する酸化膜を形成するための形成部と、
前記炭化珪素半導体を搬送可能に前記除去部と前記形成部とを接続する接続部とを備え、
前記接続部における前記炭化珪素半導体を搬送させる領域は、大気の遮断が可能である、炭化珪素半導体装置の製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素（ＳｉＣ）半導体装置の製造方法およびＳｉＣ半導体装置の製造装置に関し、より特定的には酸化膜を有するＳｉＣ半導体装置の製造方法およびこの製造方法に用いられる製造装置に関する。
【背景技術】
【０００２】
従来より、半導体装置を構成する材料として珪素（Ｓｉ）が広く採用されている。Ｓｉ半導体デバイス、たとえば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor：電界効果トランジスタ）は、以下のようにして製造することができる。
【０００３】
すなわち、まず、シリコン（Ｓｉ）基板上にエピタキシャル層を形成して、Ｓｉ半導体を作製する。次に、Ｓｉ半導体に不純物（ドーパント）を導入する目的でイオン注入工程を行ない、次いで、導入された不純物を活性化させる目的で、当該Ｓｉ半導体を加熱処理（活性化アニール処理）する。そして、加熱処理後のＳｉ半導体の表面にゲート酸化膜を形成し、その上に電極を形成する。
【０００４】
上記のような従来のＳｉ半導体装置の製造においては、Ｓｉ基板の表面に付着している、パーティクルや金属不純物などの不純物といった付着物を除去するための洗浄が行なわれている。このような洗浄方法として、ＲＣＡ洗浄のような、薬液を用いた洗浄方法が広く採用されている。
【０００５】
ＲＣＡ洗浄においては、まず、Ｓｉ基板の表面を硫酸および過酸化水素を含む薬液で洗浄することによってＳｉ基板の表面にＳｉ酸化膜を形成する。このＳｉ酸化膜の内部や表面にはパーティクルおよび金属不純物が取り込まれる。次に、このＳｉ基板を希フッ酸水溶液で洗浄して、Ｓｉ酸化膜をエッチング除去すると共にパーティクルおよび金属不純物を除去する。
【０００６】
また、他の洗浄方法として、たとえば、特開平６−３１４６７９号公報（特許文献１）、特許第３２６１６８３号明細書（特許文献２）には、オゾン水を用いてＳｉ基板の表面を酸化し、その後酸化膜を除去することによってＳｉ基板上のパーティクルおよび金属不純物を除去する方法が開発されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平６−３１４６７９号公報
【特許文献２】特許第３２６１６８３号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ＳｉＣは、バンドギャップが大きく、また最大絶縁破壊電界および熱伝導率はＳｉと比較して大きい一方、キャリアの移動度はＳｉと同程度に大きく、電子の飽和ドリフト速度および耐圧も大きい。そのため、高効率化、高耐圧化、および大容量化を要求される半導体装置への適用が期待される。そこで、本発明者はＳｉＣ半導体を半導体装置に用いることに着目した。そして、本発明者は、より品質の高いＳｉＣ半導体装置を製造すべく、ＳｉＣ半導体において、ＳｉＣ半導体装置を構成する酸化膜を形成するための表面を清浄化することに着想した。
【０００９】
しかし、上記の従来の洗浄方法をＳｉＣ半導体に適用すると、ＳｉＣはＳｉよりも熱的に安定な化合物であるので、ＳｉＣ半導体の表面が酸化されにくいことを本発明者は初めて明らかにした。つまり、上記洗浄方法は、Ｓｉの表面を酸化することはできるが、ＳｉＣの表面を十分に酸化できない。このため、ＳｉＣの表面から、パーティクルや不純物を除去することができず、ＳｉＣ表面を十分に清浄化することはできていない。ＳｉＣ半導体の表面が清浄化されないと、清浄化されたＳｉＣ半導体上に酸化膜を形成することができないため、結果的に、製造されるＳｉＣ半導体装置の品質が低下してしまう。
【００１０】
したがって、本発明の目的は、高品質なＳｉＣ半導体装置を製造する方法およびこの方法に用いられる製造装置を提供することである。
【課題を解決するための手段】
【００１１】
高品質なＳｉＣ半導体装置を製造するために、ＳｉＣ半導体の表面を清浄化することに着目して鋭意研究したところ、本発明の完成に至った。すなわち、本発明は、ＳｉＣ半導体装置を製造する方法であって、少なくとも一部に不純物（ドーパント）が注入された第１の表面を含むＳｉＣ半導体を準備する工程と、ＳｉＣ半導体の第１の表面を、水素ガスを含むガスを用いてドライエッチングすることにより、第２の表面を形成する工程と、第２の表面上に、ＳｉＣ半導体装置を構成する酸化膜を形成する工程とを備える、ＳｉＣ半導体装置の製造方法である。
【００１２】
本発明のＳｉＣ半導体装置の製造方法によれば、ＳｉＣ半導体の少なくとも一部に不純物が注入された第１の表面を水素ガスを含むガスを用いてドライエッチング（以下、「水素エッチング」ともいう。）する。これにより、第１の表面に付着していた不純物、パーティクルなどを除去することができ、清浄化された第２の表面を形成することができる。そして、この清浄化された第２の表面上に、ＳｉＣ半導体装置を構成する酸化膜を形成することにより、高品質なＳｉＣ半導体装置を製造することができる。また、ＳｉＣ半導体は、安定な化合物であるので、水素エッチングを行なっても、ＳｉＣ半導体へのダメージが少ない。よって、表面特性が良好になるように、ＳｉＣ半導体を清浄化することができる。したがって、高品質なＳｉＣ半導体装置を製造することができる。
【００１３】
上記ＳｉＣ半導体装置の製造方法において好ましくは、第２の表面を形成する工程後に、液相を用いた洗浄をせずに、酸化膜を形成する工程を実施する。
【００１４】
これにより、第２の表面を形成する工程後に、液相を用いた洗浄をせずに、酸化膜を形成することができるため、液相を用いた洗浄に起因する不純物の付着を防ぐことができる。したがって、より高品質なＳｉＣ半導体装置を製造することができる。
【００１５】
上記ＳｉＣ半導体装置の製造方法において好ましくは、第２の表面を形成する工程において、水素エッチングを１３００℃以上１６５０℃以下の温度範囲で行なう。
【００１６】
水素エッチングを１３００℃以上の温度で行なうことにより、エッチングレートを高めることができ、１６５０℃以下の温度で行なうことにより、エッチングレートが高くなりすぎることを抑制できるので、容易に制御できる。すなわち、水素エッチングを上記温度範囲内で行なうことにより、好適なエッチングレートに制御できるので、精度を高めて第１の表面をエッチングすることができるため、ＳｉＣ半導体装置の品質をより高めることができる。
【００１７】
上記ＳｉＣ半導体装置の製造方法において好ましくは、酸化膜を形成する工程は、第２の表面上に珪素元素を含む膜を形成し、該珪素元素を含む膜を酸化することにより、酸化膜を形成する。
【００１８】
本発明者は、ＳｉＣ半導体の少なくとも一部に不純物（ドーパント）が注入された第２の表面は、不純物（ドーパント）濃度および不純物（ドーパント）の種類が異なるため、深さ方向の酸化レートにばらつきが生じ、結果的に、不均一な酸化膜が形成されることに着目し、上記発明を完成させた。Ｓｉ元素を含む膜は第２の表面上に形成されるので、Ｓｉ元素を含む膜の品質について第２の表面状態の影響を低減できる。このため、Ｓｉ元素を含む膜の品質の均一化を図ることができる。したがって、ＳｉＣ半導体装置の品質をさらに高めることができる。
【００１９】
上記ＳｉＣ半導体装置の製造方法において好ましくは、第２の表面を形成する工程において、ガスは塩化水素ガスをさらに含む。
【００２０】
ＳｉＣ半導体の第１の表面を水素エッチングする際に、水素ガスと共に塩化水素ガスを用いることによって、ＳｉＣ半導体のエッチングレートを大きくすることができる。したがって、ＳｉＣ半導体装置の製造タクトを短くすることができる。
【００２１】
上記ＳｉＣ半導体装置の製造方法において好ましくは、第２の表面を形成する工程において、ガスは炭化水素ガスをさらに含む。
【００２２】
ＳｉＣ半導体の第１の表面を水素エッチングする際に、水素ガスと共に炭化水素ガスを用いることによって、ＳｉＣ半導体の表面モフォロジーを良好にすることができる。したがって、ＳｉＣ半導体装置の品質をより高めることができる。
【００２３】
上記ＳｉＣ半導体装置の製造方法において好ましくは、第２の表面を形成する工程と酸化膜を形成する工程との間では、ＳｉＣ半導体は大気が遮断された雰囲気内に配置される。
【００２４】
これにより、清浄な第２の表面が形成されたＳｉＣ半導体を、大気にさらすことなく、次の工程のＳｉＣ半導体装置を構成する酸化膜を形成する工程に供することができる。このため、清浄化されたＳｉＣ半導体の表面が大気によって汚染されるのを防ぐことができ、ＳｉＣ半導体装置の品質をさらに高めることができる。
【００２５】
また、本発明は、ＳｉＣ半導体において、少なくとも一部に不純物（ドーパント）が注入された第１の表面を水素ガスを含むガスを用いた水素エッチングによって除去するための除去部と、ＳｉＣ半導体において第１の表面が除去されることにより形成された第２の表面にＳｉＣ半導体装置を構成する酸化膜を形成するための形成部と、ＳｉＣ半導体を搬送可能に除去部と形成部とを接続する接続部とを備え、接続部におけるＳｉＣ半導体を搬送させる領域は、大気の遮断が可能であるＳｉＣ半導体装置の製造装置である。
【００２６】
この製造装置によれば、ＳｉＣ半導体において、少なくとも一部に不純物が注入された第１の表面を除去部で水素エッチングすることができる。そして、除去部で水素エッチングされた後のＳｉＣ半導体を、大気から遮断された雰囲気下の接続部を介して形成部へと搬送することができる。さらに、形成部において、第２の表面に、ＳｉＣ半導体装置を構成する酸化膜を形成することができる。すなわち、水素エッチングによってＳｉＣ半導体を清浄化する工程から酸化膜を形成する工程までの一連の工程を大気から遮断された状態で行なうことができる。したがって、この製造装置によれば、高品質のＳｉＣ半導体装置を製造することができる。
【発明の効果】
【００２７】
以上説明したように、本発明のＳｉＣ半導体装置の製造方法およびこれに用いる製造装置によれば、ＳｉＣ半導体の清浄化を発現できるＳｉＣ半導体の洗浄方法を用いて、高品質なＳｉＣ半導体装置を製造することができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施の形態１におけるＳｉＣ半導体装置の製造装置の模式図である。
【図２】本発明の実施の形態１におけるＳｉＣ半導体装置の製造方法を示すフローチャートである。
【図３】本発明の実施の形態１において準備するＳｉＣ半導体を概略的に示す断面図である。
【図４】本発明の実施の形態１において準備するＳｉＣ半導体の作製工程を説明するための図である。
【図５】本発明の実施の形態１において酸化膜が形成されたＳｉＣ半導体を概略的に示す断面図である。
【図６】本発明の実施の形態１においてソースコンタクト電極およびドレイン電極が形成されたＳｉＣ半導体を概略的に示す断面図である。
【図７】本発明の実施の形態１において製造されるＳｉＣ半導体装置を概略的に示す断面図である。
【図８】本発明の実施の形態２においてＳｉＣ半導体の主面上に半導体膜が形成されたＳｉＣ半導体を概略的に示す断面図である。
【図９】実施例１、比較例１および比較例２で用いるエピタキシャルウエハを概略的に示す断面図である。
【図１０】比較例１のＳｉＣ半導体の表面をＴＸＲＦで測定した結果を示すスペクトルである。
【図１１】比較例２のＳｉＣ半導体の表面をＴＸＲＦで測定した結果を示すスペクトルである。
【発明を実施するための形態】
【００２９】
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には、同一の参照符号を付し、その説明は繰り返さない。
【００３０】
（実施の形態１）
図１は、本発明の実施の形態１におけるＳｉＣ半導体装置の製造装置の模式図である。図１を参照して、本発明の一実施の形態におけるＳｉＣ半導体装置の製造装置を説明する。
【００３１】
図１に示すように、ＳｉＣ半導体装置の製造装置１０は、除去部１１と、形成部１２と、接続部１３とを備えている。除去部１１と形成部１２とは、接続部１３により接続されている。除去部１１、形成部１２および接続部１３の内部は大気から遮断されており、内部は互いに連通可能である。
【００３２】
除去部１１は、ＳｉＣ半導体における少なくとも一部に不純物が注入された第１の表面を水素エッチングすることで、第２の表面を形成する。除去部１１には、水素エッチング装置が用いられる。除去部１１で用いる水素エッチング装置は、特に限定されず、たとえば、高周波加熱炉などを用いることができる。
【００３３】
形成部１２は、第２の表面上にＳｉＣ半導体装置を構成する酸化膜を形成する。形成部１２には、酸化膜形成装置が用いられる。形成部１２で用いる酸化膜形成装置は、特に限定されず、たとえば、ドライ酸化（熱酸化）装置、スパッタ装置、およびＣＶＤ（Chemical Vapor Deposition：化学蒸着）装置、水蒸気を含む酸素雰囲気中で加熱するウェット酸化装置、パイロジェニック酸化装置を用いることができ、ドライ酸化装置を用いることが好ましい。
【００３４】
接続部１３は、ＳｉＣ半導体を搬送可能に除去部１１と形成部１２とを接続する。接続部１３においてエピタキシャルウエハ１００を搬送させる領域（内部空間）は、大気の遮断が可能である。
【００３５】
ここで、大気の遮断（大気を遮断した雰囲気）とは、大気が混入しない雰囲気を意味し、たとえば窒素ガス、水素ガスおよび不活性ガスの少なくとも１種類のガスよりなる雰囲気、または真空である。具体的には、大気を遮断した雰囲気は、たとえば窒素（Ｎ）、水素（Ｈ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）、ラドン（Ｒｎ）、またはこれらの組み合わせからなるガスが充填された雰囲気、または真空である。
【００３６】
接続部１３は、除去部１１の内部と形成部１２の内部とを連結している。接続部１３は、除去部１１から搬出されるＳｉＣ半導体を形成部１２へ搬送するための空間を内部に有する。つまり、接続部１３は、ＳｉＣ半導体を大気に開放しないように、除去部１１から形成部１２へ搬送するために設置されている。
【００３７】
接続部１３は、内部でＳｉＣ半導体が搬送可能であるような大きさを有する。また接続部１３は、ＳｉＣ半導体をサセプタに載置した状態で搬送可能である大きさを有していてもよい。接続部１３は、たとえば除去部１１の出口と、形成部１２の入口とを連結するロードロック室である。
【００３８】
また、製造装置１０は、接続部１３の内部に配置されるとともに、ＳｉＣ半導体を除去部１１から形成部１２へ搬送するための第１の搬送部をさらに備えていてもよい。製造装置１０は、形成部１２でゲート酸化膜１２６を形成したＳｉＣ半導体を、製造装置１０の外部へ取り出す、あるいは電極を形成する電極形成部へ大気を遮断した雰囲気で搬送するための第２の搬送部をさらに備えていてもよい。第１の搬送部と第２の搬送部とは、同一であっても異なっていてもよい。
【００３９】
また、製造装置１０は、除去部１１と接続部１３との間に配置され、かつ除去部１１の内部と接続部１３の内部とを遮断するための遮断部をさらに備えていてもよい。また、製造装置１０は、形成部１２と接続部１３との間に配置され、かつ形成部１２の内部と接続部１３の内部とを遮断するための遮断部をさらに備えていてもよい。遮断部は、たとえばそれぞれの連通部を塞ぐことが可能な弁や扉などを用いることができる。
【００４０】
また、製造装置１０は、内部の雰囲気ガスを排出するための真空ポンプや、内部の雰囲気ガスを置換するための置換ガスボンベをさらに備えていてもよい。真空ポンプや置換ガスボンベは、除去部１１、形成部１２および接続部１３のそれぞれに接続されていてもよく、少なくともいずれか１つに接続されていてもよい。
【００４１】
なお、製造装置１０は、上記以外の様々な要素、たとえば酸化膜上に電極を形成するための電極形成部を含んでいてもよいが、説明の便宜上、これらの要素の図示および説明は省略する。
【００４２】
また、図１では、接続部１３として除去部１１と形成部１２との間のみを連結する形状を示したが、特にこれに限定されない。たとえば接続部１３として、たとえば大気を遮断したチャンバを用い、このチャンバ内に除去部１１および形成部１２が配置されていてもよい。
【００４３】
続いて、図１〜図７を参照して、本実施の形態におけるＳｉＣ半導体装置の製造方法について説明する。図２は、本発明の実施の形態１におけるＳｉＣ半導体装置の製造方法を示すフローチャートである。図３〜図６は、本発明の実施の形態１におけるＳｉＣ半導体装置の製造方法の各工程で形成されるＳｉＣ半導体の構成を示す図である。具体的には、図３は、準備するＳｉＣ半導体を概略的に示す断面図であり、図４は、準備するＳｉＣ半導体の作製工程を説明するための図である。図５は、酸化膜が形成されたＳｉＣ半導体を概略的に示す断面図であり、図６は、ソースコンタクト電極およびドレイン電極が形成されたＳｉＣ半導体を概略的に示す断面図である。そして、図７は、本発明の実施の形態１において製造されるＳｉＣ半導体装置を概略的に示す断面図である。本実施の形態では、ＳｉＣ半導体として、図７に示すＳｉＣ半導体装置２００を製造する方法を説明する。また、本実施の形態では、図１に示すＳｉＣ半導体装置の製造装置１０を用いる。
【００４４】
図２および図３に示すように、まず、少なくとも一部に不純物が注入された第１の表面１００ａを含むＳｉＣ半導体としてのエピタキシャルウエハ１００を準備する（ステップＳ１）。本工程では、ＳｉＣ半導体として、図２に示すように、ＳｉＣ基板２の表面２ａ上に、不純物が注入された領域を有するエピタキシャル層１２０が形成されたエピタキシャルウエハ１００を準備する。上記ＳｉＣ基板２は、特に限定されないが、たとえば以下の方法により準備することができる。
【００４５】
具体的には、たとえば、昇華法、ＣＶＤ法などの気相成長法、液相成長法などにより成長されたＳｉＣインゴットを準備する。その後、ＳｉＣインゴットから表面を有するＳｉＣ基板を切り出す。切り出す方法は特に限定されず、ＳｉＣインゴットからスライスなどによりＳｉＣ基板を切り出す。
【００４６】
次いで、切り出したＳｉＣ基板の表面を研磨する。研磨する面は、表面のみでもよく、表面と反対側の裏面をさらに研磨してもよい。研磨する方法は特に限定されないが、表面を平坦にするとともに、傷などのダメージを低減するために、たとえばＣＭＰ（Chemical Mechanical Polishing：化学機械研磨）を行なう。ＣＭＰでは、研磨剤としてコロイダルシリカ、固定剤として接着剤、ワックスなどを用いる。なお、ＣＭＰと併せて、あるいは代わりに、電界研磨法、化学研磨法、機械研磨法などの他の研磨をさらに行なってもよい。また研磨を省略してもよい。以上の操作により、表面２ａを有するＳｉＣ基板２を準備することができる。このようなＳｉＣ基板２として、たとえば導電型がｎ型であり、抵抗が０．０２Ωｃｍの基板を用いる。
【００４７】
また、上記ＳｉＣ基板２上のエピタキシャル層１２０は、たとえば以下の方法により形成することができる。まず、図４に示すように、ＳｉＣ基板２の表面２ａ上に、バッファ層１２１を形成する。バッファ層１２１は、たとえば導電型がｎ型のＳｉＣからなり、たとえば厚さが０．５μｍのエピタキシャル層である。またバッファ層１２１におけるｎ型の導電性不純物の濃度は、たとえば５×１０17ｃｍ-3である。その後、バッファ層１２１上にドリフト層１２２を形成する。ドリフト層１２２として、気相成長法、液相成長法などにより、導電型がｎ型のＳｉＣからなる層を形成する。ドリフト層１２２の厚さは、たとえば１０μｍである。またドリフト層１２２におけるｎ型の導電性不純物の濃度は、たとえば５×１０15ｃｍ-3である。
【００４８】
次に、エピタキシャル層に不純物を注入する。本実施の形態では、図３に示すように、ｐボディ領域１２３と、ｎソース領域１２４と、ｐ+領域１２５とを、以下のように形成する。まず導電型がｐ型の不純物をドリフト層１２２の一部に選択的に注入することで、ボディ領域１２３を形成する。その後、ｎ型の導電性不純物を所定の領域に選択的に注入することによってソース領域１２４を形成し、また導電型がｐ型の導電性不純物を所定の領域に選択的に注入することによってｐ+領域１２５を形成する。なお導電性不純物の選択的な注入は、たとえば酸化膜からなるマスクを用いて行なわれる。
【００４９】
上記の不純物の注入工程において、各注入プロファイルは、後述するステップＳ２における水素エッチングによって除去される厚みが考慮される。つまり、水素エッチングするステップＳ４２においてエピタキシャル層の第１の表面を除去したときに、上記不純物拡散領域が所望の配置になるように、イオン注入を制御する。
【００５０】
このような注入工程の後、活性化アニール処理が行なわれてもよい。たとえば、アルゴン雰囲気中、加熱温度１７００℃で３０分間のアニールが行なわれる。
【００５１】
これらの工程により、ＳｉＣ基板２と、ＳｉＣ基板２上に形成されたエピタキシャル層１２０とを備えたエピタキシャルウエハ１００を準備することができる。
【００５２】
図２に戻り、次に、準備されたエピタキシャルウエハ１００の第１の表面１００ａを水素エッチングすることにより、第２の表面を形成する（ステップＳ２）。本実施の形態のステップＳ２では、図１に示す製造装置１０の除去部１１で第２の表面を形成する。
【００５３】
このステップＳ２を実施すると、エピタキシャル層１２０の第１の表面１００ａが水素エッチングされ、これにより、第１の表面１００ａに付着している不純物、パーティクルなどを第１の表面１００ａと共に除去することができる。そして、エピタキシャルウエハ１００において、不純物、パーティクルなどが除去されることによって清浄な第２の表面１００ｂが形成される。
【００５４】
ステップＳ２において、容易に制御されるエッチング量のため、エッチング深さ（第１の表面１００ａからＳｉＣ基板２に向けた方向のエッチング量）は、０．１μｍ以上０．５μｍ以下であることが好ましい。
【００５５】
また、不純物、パーティクルなどの除去という観点からは、エッチング深さは１分子層以上１０ｎｍ以下であることが好ましい。この範囲の厚みで第１の表面１００ａを水素エッチングすることによって、第１の表面１００ａに付着している不純物、パーティクルなどを確実に除去し、清浄化された第２の表面１００ｂを形成することができる。
【００５６】
また、上述した注入工程によってＳｉ半導体の表面領域がダメージを受けて荒れることがあるが、たとえば、エッチング深さを１０ｎｍより大きく５００ｎｍ以下にすることによって、不純物、パーティクルなどを除去するとともに荒れた表面領域を除去することができる。したがって、この範囲の厚みで第１の表面１００ａを水素エッチングすることによって、表面特性の良好な第２の表面１００ｂを形成することができる。
【００５７】
また、水素エッチングを１３００℃以上の温度で行なうことにより、エッチングレートを高めるができ、１６５０℃以下の温度で行なうことにより、エッチングレートが高くなりすぎることを抑制できるので、容易に制御できる。したがって、水素エッチングの温度条件を１３００℃以上１６５０℃以下に調整することによって、好適なエッチングレートに制御できるので、精度を高めて第１の表面をエッチングすることができるため、ＳｉＣ半導体装置の品質をより高めることができる。このような温度設定は、たとえば、エッチング装置内に配置されたエピタキシャルウエハ１００を１３００℃以上１６５０℃以下に加熱する、１３００℃以上１６５０℃以下のエッチング用のガス（以下、「エッチングガス」という。）を装置内に導入する、または装置内を１３００℃以上１６５０℃以下に保持することで可能となる。なお、これらを組み合わせても良い。
【００５８】
また、水素エッチング時の水素ガスの流量は特に制限されないが、数百ｓｌｍ(standard liter per minute)程度であることが好ましく、水素エッチング時の圧力は数十ｈＰａ〜数百ｈＰａ程度であることが好ましい。この場合、好ましい速度でエッチングを行なうことが可能となる。
【００５９】
また、エッチングガスとして、水素ガスと他のガスとの混合ガスを用いてもよい。特に、水素ガスに塩化水素（ＨＣｌ）ガスを混合した混合ガスを用いることが好ましい。このような混合ガスを用いることによって、エッチングレートを大きくすることができる。混合ガス中の塩化水素ガスの含有率が高すぎると、エッチングレートが大きくなりすぎ、エッチングの制御が困難となるため、混合ガス中の塩化水素ガスの含有率は１０％以下であることが好ましく、塩化水素ガスと水素ガスとからなる混合ガス中の塩化水素ガスの含有率（塩化水素ガス／（塩化水素ガス＋水素ガス）×１００）が１０％以下であることがより好ましい。
【００６０】
また、水素ガスに炭化水素ガスを混合した混合ガスを用いてもよい。このような混合ガスを用いることによって、エピタキシャルウエハ１００の表面モフォロジーを良好にしながらエッチングすることができ、表面状態の良好な第２の表面を形成することができる。炭化水素としては、アルカン、アルケンなどの低級炭化水素を用いることができ、たとえば、アセチレン（Ｃ2Ｈ2）やプロパン（Ｃ3Ｈ8）などを用いることができる。このような炭化水素ガスは、Ｓｉの液滴が生じるのを抑える効果を効果的に発揮するために、１０００ｐｐｍ以下で混合させることが好ましい。また、当然に、水素ガス、塩化水素ガス、炭化水素ガスそれぞれを混合した混合したガスをエッチングガスとしてもよい。
【００６１】
次に、図１を参照して、除去部１１で第２の表面１００ｂを形成したエピタキシャルウエハ１００を、形成部１２へ搬送する。このとき、エピタキシャルウエハ１００は大気が遮断された雰囲気である接続部１３内で搬送される。言い換えると、第２の表面１００ｂを形成するステップＳ２とゲート酸化膜１２６を形成するステップＳ３との間では、エピタキシャルウエハ１００は、大気が遮断された雰囲気内に配置される。これにより、清浄化された第２の表面１００ｂが形成された後に、該第２の表面１００ｂに大気に含まれる不純物が付着することを抑制できる。
【００６２】
また、図１に示す製造装置１０を用いることにより、第２の表面１００ｂを形成する工程（ステップＳ２）の後に、液相を用いた洗浄をせずに、後述する酸化膜を形成するステップＳ３を実施することができる。これにより、液相を用いた洗浄に起因する不純物（特に重金属イオン、アルカリイオン）の付着を抑制できる。なお、液相を用いた洗浄とは、ＳｉＣ半導体としてのエピタキシャルウエハ１００を液相中で洗浄することを意味し、意図しない気相成分を含んでいてもよい。
【００６３】
次に、図２および図５に示すように、第２の表面１００ｂ上に、ＳｉＣ半導体装置２００を構成するゲート酸化膜１２６を形成する（ステップＳ３）。
【００６４】
このステップＳ３では、酸化膜を形成する公知の方法を用いることができる。公知の方法としては、たとえば、ドライ酸化法、スパッタ法、ＣＶＤ法、ウエット酸化法、パイロジェニック酸化法などが挙げられる。
【００６５】
ステップＳ３において、第２の表面１００ｂは清浄化されているため、ゲート酸化膜１２６の絶縁特性を向上できるとともに、エピタキシャルウエハ１００とゲート酸化膜１２６との界面やゲート酸化膜１２６中に存在する不純物、パーティクルなどを低減することができる。したがって、ＳｉＣ半導体装置２００の逆方向電圧印加時の耐圧を向上できるとともに、順方向電圧印加時の動作の安定性および長期信頼性を向上することができる。
【００６６】
次に、図２に示すように、ゲート酸化膜１２６をアニール処理する（ステップＳ４）。このステップＳ４では、たとえば、ゲート酸化膜１２６に対して、窒化処理と、不活性ガスアニール処理とを行なうことができる。
【００６７】
窒化処理は、窒素元素を含む雰囲気で熱処理する。窒化処理として、たとえば、一酸化窒素（ＮＯ）雰囲気中または二窒化酸素（Ｎ2Ｏ）雰囲気中、加熱温度１２００℃で１２０分間のアニールを行なうことができる。これにより、エピタキシャル層１２０とゲート酸化膜１２６との界面を含む領域に、当該領域に隣接する領域に比べて窒素濃度の高い高窒素濃度領域（不図示）が形成される。
【００６８】
不活性ガスアニール処理は、不活性ガスを含む雰囲気で熱処理する。不活性ガスアニール処理として、たとえば、アルゴン（Ａｒ）などの不活性ガス雰囲気中、加熱温度１１００℃で６０分間のアニールを行なうことができる。
【００６９】
上記窒化処理および不活性ガスアニール処理を行なった場合、ＳｉＣ半導体装置２００において、高いチャネル移動度を再現性良く実現することができる傾向が大きくなる。なお、窒化処理および不活性ガスアニール処理のいずれかのみを行なってもよく、本工程（ステップＳ４）が省略されてもよい。
【００７０】
次に、図２および図７に示すように、ゲート酸化膜１２６が形成されたエピタキシャルウエハ１００に対して、ゲート電極１１０、ソース電極１２７およびドレイン電極１１２を形成する（ステップＳ５）。
【００７１】
ゲート電極１１０およびソース電極１２７は、たとえば以下の方法により形成することができる。すなわち、フォトリソグラフィ法によりゲート酸化膜１２６上にパターンを有するレジスト膜を形成する。このレジスト膜をマスクとして用いて、ゲート酸化膜１２６を部分的に除去し、その後、公知の方法、たとえば蒸着法によって金属からなる導電膜を形成する。次に、上記レジスト膜を除去(リフトオフ）することにより、レジスト膜上の導電膜を除去してソースコンタクト電極１１１を形成する（図６参照）。その後、ソース電極１２７を公知の方法、たとえば蒸着法によってソースコンタクト電極１１１上に形成し、ゲート電極１１０を公知の方法、たとえば蒸着法によってゲート酸化膜１２６上に形成する。また、ドレイン電極１１２は、ＳｉＣ基板２の表面２ａと反対の面に、公知の方法、たとえば蒸着法によって形成することができる。以上の工程（ステップＳ１〜Ｓ５）を実施することにより、図７に示すＳｉＣ半導体装置２００が製造される。
【００７２】
ここで、本実施の形態では、ステップＳ２とステップＳ３との間では、ウエット洗浄など他の洗浄をしない方法を例に挙げて説明したが、特に限定されず、ウエット洗浄、ドライ洗浄などの他の洗浄をしてもよい。他の洗浄をする場合には、エピタキシャルウエハ１００を搬送する際に、大気が遮断された雰囲気内に配置することが好ましい。
【００７３】
なお、ステップＳ１後に必要に応じて、薬液での洗浄工程、純水リンス工程、乾燥工程などを追加して実施してもよい。薬液は、たとえば硫酸と過酸化水素水とを含むＳＰＭが挙げられる。ステップＳ２前にＳＰＭで洗浄する場合には有機物を除去することもできる。また、ステップＳ２前にＲＣＡ洗浄などを行なってもよい。
【００７４】
以上説明したように、本実施の形態におけるＳｉＣ半導体装置の製造方法は、少なくとも一部に不純物が注入された第１の表面１００ａを含むエピタキシャルウエハ１００を準備する工程（ステップＳ１）と、エピタキシャルウエハ１００の第１の表面１００ａを水素エッチングすることにより、第２の表面１００ｂを形成する工程（ステップＳ２）と、第２の表面１００ｂ上にＳｉＣ半導体装置２００を構成するゲート酸化膜１２６を形成する工程（ステップＳ３）とを備える。
【００７５】
本発明者は、上記従来の洗浄方法をエピタキシャルウエハ１００に適用すると、ＳｉＣがＳｉよりも安定な化合物であるために、エピタキシャルウエハ１００の表面が酸化されにくく、そのため、エピタキシャルウエハ１００の表面を十分に清浄化できないことを初めて明らかにした。
【００７６】
しかし、エピタキシャルウエハ１００は化学的に安定していることに本発明者は着目して、Ｓｉではダメージが生じる方法をエピタキシャルウエハ１００に用いても、エピタキシャルウエハ１００にはダメージが生じにくいことを見い出した。そこで、エピタキシャルウエハ１００の表面を清浄化する条件を鋭意研究した結果、上述した本実施の形態におけるエピタキシャルウエハ１００の製造方法を本発明者は見い出した。
【００７７】
したがって、本実施の形態では、ステップＳ２においてエピタキシャルウエハ１００の第１の表面１００ａを水素エッチングすることによって、第１の表面１００ａに付着していた不純物、パーティクルなどを除去し、清浄化された第２の表面１００ｂを形成することができる。さらに、ステップＳ３によって、イオン注入され、かつ清浄化された第２の表面１００ｂ上にゲート酸化膜１２６を形成することができるため、半導体デバイスにおけるゲート酸化膜１２６の絶縁特性を向上できるとともに、エピタキシャルウエハ１００とゲート酸化膜１２６との界面やゲート酸化膜１２６中に存在する不純物、パーティクルなどを低減することができる。したがって、ＳｉＣ半導体装置２００の逆方向電圧印加時の耐圧を向上できるとともに、順方向電圧印加時の動作の安定性および長期信頼性を向上することができる。このように、本実施の形態に係るＳｉＣ半導体装置の製造方法によれば、高品質のＳｉＣ半導体装置２００を製造することができる。さらに、水素エッチングによるエピタキシャルウエハ１００のダメージは少ないため、表面特性が良好な第２の表面１００ｂを形成することができる。したがって、結果的に、高品質のＳｉＣ半導体装置２００を製造することができる。
【００７８】
また、イオン注入工程や活性化アニール処理により第１の表面１００ａがダメージを受けた場合、従来は、液相を用いた洗浄によって、犠牲酸化膜の形成および犠牲酸化膜の除去が行われていた。この液相を用いた洗浄によって第１の表面１００ａに形成されたダメージ層を除去するには、１５時間程度の洗浄時間が必要とされていた。これに対し、液相を用いた洗浄を含まない水素エッチングでは、４時間程度で第１の表面１００ａに形成されたダメージ層を、パーティクル、不純物などとともに除去することができる。したがって、本実施の形態に係るＳｉＣ半導体装置の製造方法において、ステップＳ２とステップＳ３との間に液相を用いた洗浄を行なわないことによって、製造タクトを短縮することができる。
【００７９】
なお、「第２の表面１００ｂを形成する工程（ステップＳ２）の後に、液相を用いた洗浄をせずに、ゲート酸化膜１２６を形成する工程（ステップＳ３）を実施する」とは、ステップＳ２とステップＳ３との間に液相を用いた洗浄工程を含まないことを意味し、ステップＳ２とステップＳ３との間とが断続的に行なわれても（時間が経過していても）よい。また、ステップＳ２とステップＳ３とを連続して行なってもよい。
【００８０】
また、本発明者は、鋭意検討を重ねたところ、エピタキシャルウエハ１００を液相を用いて洗浄した場合、エピタキシャルウエハ１００の洗浄が不十分であるだけでなく、かえって不純物を付着させてしまうことを明らかにした。
【００８１】
したがって、本実施の形態に係るＳｉＣ半導体装置の製造方法において、第２の表面１００ｂを形成する工程（ステップＳ２）の後に、液相を用いた洗浄をせずに、ゲート酸化膜１２６を形成する工程（ステップＳ３）を実施することが好ましい。第２の表面１００ｂを形成する工程後に、液相を用いた洗浄をせずに、ゲート酸化膜１２６を形成することによって、液相を用いた洗浄に起因する不純物の付着を防ぐことができる。これにより、より高品質なＳｉＣ半導体装置２００を製造することができる。
【００８２】
本実施の形態に係るＳｉＣ半導体装置の製造方法は、清浄化されたエピタキシャルウエハの表面に酸化膜を形成することで酸化膜の特性を向上できるので、酸化膜を有する半導体デバイスに好適に用いることができる。したがって、本実施の形態では、ＭＯＳＦＥＴを製造する場合について説明したが、他に、ＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）などの絶縁ゲート型電界効果部を有する半導体デバイスや、ＪＦＥＴ（Junction Field-Effect Transistor：接合電界効果トランジスタ）などに好適に用いることができる。
【００８３】
（実施の形態２）
図８は、本発明の実施の形態２においてＳｉＣ半導体の主面上に半導体膜が形成されたＳｉＣ半導体を概略的に示す断面図である。図２〜図８を参照して、実施の形態２のＳｉＣ半導体装置の製造方法を説明する。
【００８４】
まず、図２および図３に示すように、ＳｉＣ基板２の表面２ａ上に、不純物（ドーパント）が注入された領域を有するエピタキシャル層１２０が形成されたエピタキシャルウエハ１００を準備する（ステップＳ１）。ステップＳ１は実施の形態１と同様であるため、その説明は繰り返さない。
【００８５】
次に、図２に示すように、準備されたエピタキシャルウエハ１００の第１の表面１００ａを水素エッチングすることにより、第２の表面１００ｂを形成する（ステップＳ２）。ステップＳ２は実施の形態１と同様であるため、その説明は繰り返さない。
【００８６】
次に、図２および図８に示すように、エピタキシャルウエハ１００の主面である第２の表面１００ｂ上に珪素（Ｓｉ）元素を含む半導体膜２０１を形成し、その後、図５に示すように、当該半導体膜２０１を酸化してゲート酸化膜１２６を形成する（ステップＳ３）。
【００８７】
第２の表面１００ｂ上にＳｉ元素を含む半導体膜２０１を形成する方法には、公知のエピタキシャル成長法、たとえば、ＣＶＤ法を用いることができる。
【００８８】
本工程において、Ｓｉからなる半導体膜２０１を形成してもよく、炭化珪素（ＳｉＣ）からなる半導体膜２０１を形成してもよい。半導体膜２０１がＳｉである場合、エピタキシャルウエハ１００とゲート酸化膜１２６との界面やゲート酸化膜１２６中に炭素が存在することを抑制できるので、製造する半導体装置の品質をより高めることができる。半導体膜２０１がＳｉＣである場合、下地のエピタキシャル層１２０と形成する半導体膜２０１との結晶が同じであるため、半導体膜２０１を容易に形成することができる。
【００８９】
このステップＳ３では、ゲート酸化膜１２６の厚みを決定し、半導体膜２０１をすべて酸化したとき（半導体膜２０１下のエピタキシャルウエハ１００を酸化させずに）に、決定したゲート酸化膜１２６の厚みになるように、半導体膜２０１の厚みを制御することが好ましい。つまり、半導体膜２０１をすべて酸化してなるゲート酸化膜１２６の厚みに応じて、半導体膜２０１の厚みを決定することが好ましい。これは、たとえば、半導体膜２０１が酸化されてゲート酸化膜１２６となる際に、酸素（Ｏ）を取り込むことによる膜厚の増加が生じることを考慮して、半導体膜２０１の厚みを計算などにより制御することで実現する。
【００９０】
たとえば、半導体膜２０１がＳｉからなる場合、所望の酸化膜の厚さの０．４４倍程度の厚さとなるように形成することが好ましい。このように半導体膜２０１の厚みを設計することによって、半導体膜２０１が酸化されてゲート酸化膜１２６となる場合に、酸素を取り込むことによる膜厚の増加が生じても、ゲート酸化膜１２６の厚みを設計の厚みとすることができる。また、このとき、イオン注入されたエピタキシャルウエハ１００の不純物を含まないように、エピタキシャルウエハ１００を酸化させずに、半導体膜２０１のみを酸化して、ゲート酸化膜１２６を形成することが好ましい。これにより、エピタキシャルウエハ１００のイオン注入プロファイルへの影響を低減することができる。
【００９１】
半導体膜２０１の酸化の方法は特に限定されず、たとえば、ドライ酸化法、ウェット酸化法、パイロジェニック酸化法などを用いることができる。
【００９２】
次に、図２に示すように、ゲート酸化膜１２６をアニール処理する（ステップＳ４）。ステップＳ４は、実施の形態１と同様であるため、その説明は繰り返さない。
【００９３】
次に、図２および図７に示すように、ゲート酸化膜１２６が形成されたエピタキシャルウエハ１００に対して、ゲート電極１１０、ソース電極１２７およびドレイン電極１１２を形成する（ステップＳ５）。ステップＳ５は、実施の形態１と同様であるため、その説明は繰り返さない。以上の工程（ステップＳ１〜Ｓ５）を実施することにより、図７に示すＳｉＣ半導体装置２００が製造される。
【００９４】
以上説明したように、本実施の形態におけるＳｉＣ半導体装置の製造方法は、少なくとも一部に不純物が注入された第１の表面１００ａを含むエピタキシャルウエハ１００を準備する工程（ステップＳ１）と、エピタキシャルウエハ１００の第１の表面１００ａを水素エッチングすることにより、第２の表面１００ｂを形成する工程（ステップＳ２）と、第２の表面１００ｂ上にＳｉＣ半導体装置２００を構成するゲート酸化膜１２６を形成する工程（ステップＳ３）とを備える。そして、ゲート酸化膜１２６を形成する工程（ステップＳ３）は、第２の表面１００ｂ上にＳｉ元素を含む半導体膜２０１を形成し、半導体膜２０１を酸化することにより、ゲート酸化膜１２６を形成する。
【００９５】
本発明者は、少なくとも一部に不純物が注入された第２の表面１００ｂを酸化してゲート酸化膜１２６を形成する際に、ゲート酸化膜１２６が均一に形成されない場合があることに着目した。具体的には、イオン注入領域を有する第２の表面１００ｂは、不純物が注入されている領域と不純物が注入されていない領域とがある。また、不純物が注入されている領域においても、注入される不純物が異なり、またその濃度も異なっている。不純物の濃度、不純物の種類によってＳｉＣ半導体の酸化レートは異なるため、上記のような第２の表面１００ｂを有するエピタキシャルウエハ１００を酸化する場合、面内の各位置において、深さ方向の酸化レートにばらつきが生じてしまう。
【００９６】
そこで、本発明者はゲート酸化膜１２６を均一に形成するために、さらに鋭意検討を重ねたところ、第２の表面１００ｂ上にＳｉ元素を含む膜を形成し、これを酸化してゲート酸化膜１２６を形成することによって、均一なゲート酸化膜１２６が形成できることを見い出した。
【００９７】
したがって、本実施の形態では、ステップＳ２においてエピタキシャルウエハ１００の第１の表面１００ａを水素エッチングして第２の表面１００ｂを形成した後、第２の表面１００ｂ上にＳｉ元素を含む半導体膜２０１を形成する。そして、この半導体膜２０１を酸化してゲート酸化膜１２６にする。これにより、清浄化された第２の表面１００ｂに、第２の表面１００ｂの不純物の濃度や種類に依存せずに、半導体膜２０１を形成できる。また半導体膜２０１には不純物が注入されていないため、半導体膜２０１の品質は均一となり、半導体膜２０１の面内の各位置における深さ方向の酸化レートは均一となる。したがって、清浄な第２の表面１００ｂ上に、より均一な品質のゲート酸化膜１２６を形成することができ、ＳｉＣ半導体装置２００の品質をより向上することができる。
【００９８】
このように、本実施の形態によれば、ゲート酸化膜１２６の絶縁特性を向上できるとともに、エピタキシャルウエハ１００とゲート酸化膜１２６との界面やゲート酸化膜１２６中に存在する不純物、パーティクルなどを低減することができる。さらに、ゲート酸化膜１２６の品質の均一性を向上することができる。したがって、ＳｉＣ半導体装置２００の品質をより向上することができる。
【００９９】
本実施の形態において、図１の製造装置１０を用いる場合には、除去部１１および形成部１２のいずれかに、Ｓｉ元素を含む半導体膜２０１を形成する装置、好ましくはＣＶＤ装置が含まれる。なお、当該半導体膜２０１を形成する装置を設ける位置は、除去部１１内または形成部１２に限られず、たとえば、除去部１１と接続部１３との間、または接続部１３と形成部１２との間に別途設けられてもよい。この場合、半導体膜２０１を形成する装置の内部と連結する他の部との間で、エピタキシャルウエハ１００が大気に遮断された雰囲気内に配置されることが好ましい。
【０１００】
これにより、第２の表面１００ｂを大気にさらすことなく、半導体膜２０１を形成することができ、また、半導体膜２０１を大気にさらすことなく酸化することができる。したがって、より高品質なＳｉＣ半導体装置２００を製造することができる。
【実施例】
【０１０１】
（実施例１）
本実施例１では、ＳｉＣ半導体として、図９に示すエピタキシャルウエハ１３０を用い、該エピタキシャルウエハ１３０の第１の表面１３０ａを水素エッチングして清浄化することの効果について調べた。なお、図９は、実施例１、比較例１および比較例２で用いるエピタキシャルウエハを概略的に示す断面図である。
【０１０２】
具体的には、まず、ＳｉＣ基板２として、表面２ａを有する４Ｈ−ＳｉＣ基板を準備した。次に、エピタキシャル層１２０を構成する層として、１０μｍの厚みを有し、１×１０16ｃｍ-3の不純物濃度を有するｎ型ＳｉＣ層１３１をＣＶＤ法により成長した。
【０１０３】
次に、ＳｉＯ2をマスクとして用いて、アルミニウム（Ａｌ）をｐ型不純物として２×１０16ｃｍ−3のドーパント濃度を有するｐボディ領域１２３を形成し、さらに、リン（Ｐ）をｎ型不純物として１×１０19ｃｍ-3の不純物濃度を有するｎ+ソース領域１２４を形成した。また、アルミニウム（Ａｌ）をｐ型不純物として１×１０19ｃｍ-3の不純物濃度を有するｐ+領域１２５を形成した。
【０１０４】
次に、活性化アニール処理を行なった。この活性化アニール処理としては、Ａｒガスを雰囲気ガスとして用いて、加熱温度１７００〜１８００℃、加熱時間３０分の条件とした。これにより、第１の表面１３０ａを有するエピタキシャルウエハ１３０を準備した（ステップＳ１）。
【０１０５】
次に、準備されたエピタキシャルウエハ１００の主面の第１の表面１３０ａを水素エッチングによって除去した（ステップＳ２）。
【０１０６】
具体的には、エピタキシャルウエハ１３０を反応炉内に収容し、該エピタキシャルウエハ１３０を１３００℃以上１６５０℃以下に制御された載置台で加熱しながら、第１の表面１３０ａを水素エッチングした。水素エッチングの条件は、反応炉内に導入される水素ガスの流量が５０〜２００ｓｌｍであり、炉内圧力が２０〜１５０ｈＰａであり、反応時間は１時間とした。
【０１０７】
（比較例１）
比較例１は、基本的には実施例１と同様であったが、ステップＳ２の水素エッチングを行なわなかった点において異なっていた。すなわち、比較例１では、ステップＳ１で準備したエピタキシャルウエハ１３０に対しては、洗浄処理を行わなかった。
【０１０８】
（比較例２）
比較例２は基本的には実施例１と同様であったが、ステップＳ２において、水素エッチングのかわりに液相を用いた薬液洗浄によってＳｉＣ半導体の表面を洗浄した点において異なっていた。液相として、硫酸（Ｈ2ＳＯ4）：過酸化水素水（Ｈ2Ｏ2）を５：１の体積比で混合した混合溶液１と、アンモニア水：過酸化水素水：純水を１：１：５の体積比で混合した混合溶液２と、塩化水素（ＨＣｌ）：過酸化水素：純水を１：１：６の体積比で混合した混合溶液３と、１０％のフッ化水素（ＨＦ）溶液を用いた。すなわち、比較例２では、準備したエピタキシャルウエハ１３０を混合溶液１に０．５時間浸漬した後、混合溶液２に１０分間浸漬し、ＨＦ溶液に１０分間浸漬し、混合溶液３に１０分間浸漬し、混合溶液２に１０分間浸漬し、ＨＦ溶液に１０分間浸漬して、薬液洗浄を行なった。なお、薬液洗浄後のエピタキシャルウエハ１３０は、ＡｒガンまたはＮ２ガンを用いて、アルゴンガスまたはＮ２ガスでブローすることよって乾燥させた。
【０１０９】
（表面の不純物の測定）
実施例１、比較例１および比較例２のエピタキシャルウエハ１３０の表面を、ＴＸＲＦ（全反射蛍光Ｘ線分析法）に供した。なお、ＴＸＲＦにおいて、励起源としてＷ（タングステン）−Ｌβ線を用いた。
【０１１０】
ＴＸＲＦによって実施例１、比較例１および比較例２のエピタキシャルウエハ１３０の表面の不純物を測定した。実施例１における水素エッチング後のエピタキシャルウエハ１３０の表面は、水素エッチングを行わなかった比較例１の表面と比較して、不純物が低減されていた。したがって、水素エッチング後のエピタキシャルウエハ１３０にゲート酸化膜および電極を形成してＳｉＣ半導体装置を製造することによって、高品質のＳｉＣ半導体装置を製造できることがわかる。
【０１１１】
また、比較例２における液相を用いて洗浄した後のエピタキシャルウエハ１３０の表面は、比較例１よりもさらに不純物が多くなっていることがわかった。この結果を図１０および図１１に示す。
【０１１２】
図１０は、比較例１のＳｉＣ半導体の表面をＴＸＲＦで測定した結果を示すスペクトルであり、図１１は、比較例２のＳｉＣ半導体の表面をＴＸＲＦで測定した結果を示すスペクトルである。各図において、横軸はエネルギー強度を、縦軸はスペクトル強度を示しており、ピークの高さが大きいほど、その元素が多く検出されたことになる。また、たとえば、図１０中の縦に記載される「Ｃｌ，Ｋa」とは、Ｃｌ−Ｋα線が検出されたことを示し、他の記載も同様である。また、エネルギー強度が９．６７ｅＶ付近のピークは励起線源であるＷ−Ｌβ線のピークである。
【０１１３】
図１０および図１１を比較すると、比較例１において、塩素（Ｃｌ）元素のみが検出されているのに対し、比較例２では、塩素（Ｃｌ）元素、カルシウム（Ｃａ）元素、ニッケル（Ｎｉ）元素および鉄（Ｆｅ）元素が検出された。これにより、エピタキシャルウエハ１３０の表面を従来の洗浄処理に供した場合、表面が清浄化されないだけでなく、逆に不純物が付着してしまうことが分かった。
【０１１４】
したがって、実施例１における水素エッチング後のエピタキシャルウエハ１３０に対して液相を用いた洗浄をせずに、酸化膜および電極を形成してＳｉＣ半導体装置を製造することによって、比較例２のＳｉＣ半導体装置と比較して、より高品質のＳｉＣ半導体装置を製造できることがわかった。
【０１１５】
以上のように本発明の実施の形態および実施例について説明を行なったが、各実施の形態および実施例の特徴を適宜組み合わせることも当初から予定している。また、今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態および実施例ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１１６】
２  ＳｉＣ基板、２ａ  表面、１０  製造装置、１１  除去部、１２  形成部、１３  接続部、１００，１３０  エピタキシャルウエハ、１００ａ，１３０ａ  第１の表面、１００ｂ  第２の表面、１１０  ゲート電極、１１１  ソースコンタクト電極、１１２  ドレイン電極、１２０  エピタキシャル層、１２１  バッファ層、１２２  ドリフト層、１２３  ボディ領域、１２４  ソース領域、１２５  ｐ+領域、１２６  ゲート酸化膜、１２７  ソース電極、２００  ＳｉＣ半導体装置、２０１  半導体膜。
【図１】
2012004269.tif 000003
【図２】
2012004269.tif 000004
【図３】
2012004269.tif 000005
【図４】
2012004269.tif 000006
【図５】
2012004269.tif 000007
【図６】
2012004269.tif 000008
【図７】
2012004269.tif 000009
【図８】
2012004269.tif 000010
【図９】
2012004269.tif 000011
【図１０】
2012004269.tif 000012
【図１１】
2012004269.tif 000013