(57)【要約】【課題】オン／オフ比が高く、しかも構造も簡単な、半導体酸化グラフェンを用いた電界効果トランジスタを低コストかつ高い歩留まりで製造することができる電界効果トランジスタの製造方法を提供する。【解決手段】基板１１上に形成された絶縁膜１２上にアミノ基を有する分子からなる分子層１３を形成した後、この分子層１３上に酸化グラフェン１４を形成する。酸化グラフェン１４を熱的または化学的に還元することにより半導体酸化グラフェン１５を形成する。半導体酸化グラフェン１５をチャネル層に用いて電界効果トランジスタを製造する。酸化グラフェン１４を熱的に還元する際の雰囲気としては例えば大気を用いる。【選択図】図１
2012015481.tif 000002
【特許請求の範囲】
【請求項１】
アミノ基を有する分子からなる分子層が主面に形成された基板の上記主面上または主面がアミノ基終端されている基板の上記主面上に酸化グラフェンを形成する工程と、
上記酸化グラフェンを還元することにより半導体酸化グラフェンを形成する工程とを有する電界効果トランジスタの製造方法。
【請求項２】
上記酸化グラフェンを熱的または化学的に還元することにより上記半導体酸化グラフェンを形成する請求項１記載の電界効果トランジスタの製造方法。
【請求項３】
上記酸化グラフェンを１００℃以上４００℃以下の温度で熱処理することにより還元して上記半導体酸化グラフェンを形成する請求項２記載の電界効果トランジスタの製造方法。
【請求項４】
上記酸化グラフェンを還元する雰囲気は真空、不活性ガス雰囲気または少なくとも酸化性ガスを含む雰囲気である請求項３記載の電界効果トランジスタの製造方法。
【請求項５】
上記酸化グラフェンを還元する雰囲気は少なくとも酸素を含む雰囲気である請求項４記載の電界効果トランジスタの製造方法。
【請求項６】
上記酸化グラフェンを還元する雰囲気は大気である請求項５記載の電界効果トランジスタの製造方法。
【請求項７】
上記大気の湿度が６０％以下である請求項６記載の電界効果トランジスタの製造方法。
【請求項８】
上記大気の露点が−３０℃以下である請求項７記載の電界効果トランジスタの製造方法。
【請求項９】
上記基板の表面は絶縁体からなる請求項１記載の電界効果トランジスタの製造方法。
【請求項１０】
上記基板は導電性基板上に絶縁膜が形成されたものである請求項９記載の電界効果トランジスタの製造方法。
【請求項１１】
上記導電性基板は導電性シリコン基板であり、上記絶縁膜は二酸化シリコン膜である請求項１０記載の電界効果トランジスタの製造方法。
【請求項１２】
上記半導体酸化グラフェン上にソース電極およびドレイン電極を形成する工程をさらに有する請求項１記載の電界効果トランジスタの製造方法。
【請求項１３】
アミノ基を有する分子からなる分子層が主面に形成された基板または主面がアミノ基終端されている基板と、
上記分子層上または上記主面がアミノ基終端されている基板上の半導体酸化グラフェンとを有する電界効果トランジスタ。
【請求項１４】
上記基板の表面は絶縁体からなる請求項１３記載の電界効果トランジスタ。
【請求項１５】
上記基板は導電性基板上に絶縁膜が形成されたものである請求項１４記載の電界効果トランジスタ。
【請求項１６】
上記導電性基板は導電性シリコン基板であり、上記絶縁膜は二酸化シリコン膜である請求項１５記載の電界効果トランジスタ。
【請求項１７】
アミノ基を有する分子からなる分子層が主面に形成された基板の上記主面上または主面がアミノ基終端されている基板の上記主面上に酸化グラフェンを形成する工程と、
上記酸化グラフェンを還元することにより半導体酸化グラフェンを形成する工程とを有する半導体酸化グラフェンの製造方法。
【請求項１８】
上記酸化グラフェンを熱的または化学的に還元することにより上記半導体酸化グラフェンを形成する請求項１７記載の半導体酸化グラフェンの製造方法。
【請求項１９】
上記酸化グラフェンを１００℃以上４００℃以下の温度で熱処理することにより還元して上記半導体酸化グラフェンを形成する請求項１８記載の半導体酸化グラフェンの製造方法。
【請求項２０】
上記酸化グラフェンを還元する雰囲気は真空、不活性ガス雰囲気または少なくとも酸化性ガスを含む雰囲気である請求項１９記載の半導体酸化グラフェンの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電界効果トランジスタの製造方法、電界効果トランジスタおよび半導体酸化グラフェンの製造方法に関し、例えば、半導体酸化グラフェンをチャネル層に用いた電界効果トランジスタに適用して好適なものである。
【背景技術】
【０００２】
近年、チャネル層に半導体グラフェンを用いた電界効果トランジスタの研究開発が行われている。従来、この半導体グラフェンの形成方法としてはいくつかの方法が提案されている。第１の方法では、基板上に酸化グラフェンを形成した後、この酸化グラフェンを１２０〜２４０℃の温度で加熱還元する（非特許文献１参照）。第２の方法では、基板上に酸化グラフェンを形成した後、この酸化グラフェンをヒドラジンで化学的に還元する（非特許文献２参照）。第３の方法では、グラフェンシートを１０ｎｍ前後の幅に細線化することにより半導体グラフェンを形成する（非特許文献３、４参照）。第４の方法では、二層のグラフェンの積層方向に電界を印加することにより半導体グラフェンを形成する（非特許文献５参照。）。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】"Tunable Electrical Conductivity of Individual Graphene Oxide Sheets Reduced at "Low" Temperatures", Nano Letters 8, 4283 (2008)
【非特許文献２】"Insulator to Semimetal Transition in Graphene Oxide", J. Phys. Chem. C 113, 15768 (2009)
【非特許文献３】"Energy Band-Gap Engineering of Graphene Nanoribbons", Phys. Rev. Lett. 98, 206805 (2007)
【非特許文献４】"Chemically Derived, Ultrasmooth Graphene Nanoribbon Semiconductors", Science 319, 1229 (2008)
【非特許文献５】"Direct observation of a widely tunable bandgap in bilayer graphene", Nature 459, 820 (2009)
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、非特許文献１の方法では、酸化グラフェンの加熱還元により得られるものは、バンドギャップＥg が存在しない半金属の還元酸化グラフェンに過ぎず、有限のバンドギャップを有する半導体酸化グラフェンは得られない。このため、この還元酸化グラフェンをチャネル層に用いた電界効果トランジスタ（ＦＥＴ）のオン／オフ比は３前後と小さく、論理回路に用いた場合には消費電力が大きく、またディスプレイのバックプレーンに用いた場合にはコントラスト比を大きくすることができないという問題がある。
【０００５】
また、非特許文献２の方法では、得られる還元酸化グラフェンのバンドギャップＥg は０．０５５ｅＶと小さく、電界効果トランジスタのチャネル層としては不十分である。
また、非特許文献３の方法では、高コストな最先端のリソグラフィー技術を用いる必要があったり、歩留まりが悪く、ばらつきも大きかったりする問題がある。
【０００６】
また、非特許文献５の方法は、全面に均一な二層のグラフェンを成膜する技術は現状では存在しないだけでなく、常時、高電界を印加し続ける必要があるため、デバイス構造が複雑になる。
以上のように、半導体グラフェンを形成するための従来の方法は、いずれも一長一短があった。
【０００７】
そこで、この発明が解決しようとする課題は、オン／オフ比が高く、しかも構造も簡単な、半導体酸化グラフェンを用いた電界効果トランジスタを低コストかつ高い歩留まりで製造することができる電界効果トランジスタの製造方法を提供することである。
【０００８】
この発明が解決しようとする他の課題は、オン／オフ比が高く、しかも構造も簡単な、半導体酸化グラフェンを用いた電界効果トランジスタを提供することである。
【０００９】
この発明が解決しようとするさらに他の課題は、十分に大きいバンドギャップＥg を有する半導体酸化グラフェンを低コストかつ高い歩留まりで製造することができる半導体酸化グラフェンの製造方法を提供することである。
上記課題および他の課題は本明細書の記述によって明らかとなるであろう。
【課題を解決するための手段】
【００１０】
本発明者は上記の課題を解決すべく鋭意研究を行った。その結果、本発明者は、基板上にアミノ基を有する分子からなる分子層を形成してからその上に、あるいは、主面がアミノ基終端されている基板上に酸化グラフェンを形成した後にこの酸化グラフェンを還元することにより、十分に大きいバンドギャップＥg を有する半導体酸化グラフェンを得ることができることを見出した。
【００１１】
すなわち、上記課題を解決するために、この発明は、
アミノ基を有する分子からなる分子層が主面に形成された基板の上記主面上または主面がアミノ基終端されている基板の上記主面上に酸化グラフェンを形成する工程と、
上記酸化グラフェンを還元することにより半導体酸化グラフェンを形成する工程とを有する電界効果トランジスタの製造方法である。
【００１２】
また、この発明は、
アミノ基を有する分子からなる分子層が主面に形成された基板または主面がアミノ基終端されている基板と、
上記分子層上または上記主面がアミノ基終端されている基板上の半導体酸化グラフェンとを有する電界効果トランジスタである。
【００１３】
また、この発明は、
アミノ基を有する分子からなる分子層が主面に形成された基板の上記主面上または主面がアミノ基終端されている基板の上記主面上に酸化グラフェンを形成する工程と、
上記酸化グラフェンを還元することにより半導体酸化グラフェンを形成する工程とを有する半導体酸化グラフェンの製造方法である。
【００１４】
この発明において、アミノ基を有する分子としては、基本的にはどのようなものを用いてもよいが、好適には、例えば、ＡＰＴＭＳ（3-aminopropyltrimethoxysilane)やＡＰＴＥＳ（3-aminopropyltriethoxysilane) などが用いられる。例えば、酸化グラフェンの分散液をこのアミノ基を有する分子からなる分子層に接触させると、このアミノ基を介して酸化グラフェンが吸着あるいは結合する。あるいは、酸化グラフェンの表面には、合成時に用いられる原料などに起因して、ヒドロキシ基、エポキシ基、カルボニル基、カルボキシル基などの官能基が結合していることから、これらの官能基とアミノ基を有する分子のアミノ基とが互いに結合することもある。例えば、酸化グラフェンの表面にカルボキシル基が結合している場合、酸化グラフェンの分散液中では、カルボキシル基がＣＯＯ- の状態で存在し、アミノ基を有する分子のアミノ基が−ＮＨ3 + の状態で存在することから、ＣＯＯ- と−ＮＨ3 + とが静電力により互いに結合する。アミノ基を有する分子は、好適には、そのアミノ基が外側（基板と反対側）を向くように、言い換えると表面がアミノ基終端するように基板に結合させる。
【００１５】
酸化グラフェンの形成方法としては従来公知の方法を用いることができる。
典型的には、酸化グラフェンを熱的または化学的に還元することにより半導体酸化グラフェンを形成する。酸化グラフェンを熱的に還元する場合には、一般的には、１００℃以上４００℃以下の温度で熱処理することにより還元して半導体酸化グラフェンを形成する。酸化グラフェンを還元する雰囲気としては種々のものを用いることができ、必要に応じて選ばれる。具体的には、酸化グラフェンを還元する雰囲気としては、例えば、真空、窒素やアルゴンなどの不活性ガス雰囲気、少なくとも酸素やオゾンや水蒸気などの酸化性ガスを含む雰囲気を用いることができる。中でも、酸化グラフェンを還元する雰囲気としては、好適には、少なくとも酸化性ガスを含む雰囲気が用いられる。これは、酸化グラフェンを還元する雰囲気に酸化性ガスが全く含まれないと酸化グラフェンが還元され過ぎてしまう傾向があることから、酸化性ガスを含ませて還元を抑制することが有効であるためである。酸化性ガスとしては、塩素やフッ素などのハロゲンガスや一酸化二窒素（亜酸化窒素）や二酸化窒素などを用いてもよい。酸化グラフェンを還元する雰囲気としては、取り扱いの容易さなどの観点から、好適には、少なくとも酸素を含む雰囲気が用いられる。少なくとも酸素を含む雰囲気に含まれる酸素の濃度は特に限定されず、必要に応じて選ばれるが、例えば１ｐｐｍ以上１００％以下であり、一般的には１ｐｐｍ以上５０％以下、典型的には２ｐｐｍ以上２１％以下である。酸化グラフェンを還元する雰囲気としては、最も簡便には大気が用いられる。酸化グラフェンを還元する雰囲気に含まれる水分（水蒸気量）が少ないほど、酸化グラフェンを良好に還元することができ、良質の半導体酸化グラフェンを得ることができる傾向があることから、好適には、酸化グラフェンを還元する雰囲気に含まれる水分を可能な限り少なくする。例えば、酸化グラフェンを還元する雰囲気として大気を用いる場合、大気の湿度（相対湿度）を少なくとも６０％以下、好適には５０％以下、より好適には１０％以下、さらに好適には１％以下とする。最も好適には、大気の露点を−３０℃以下とする。熱処理の温度は、バンドギャップＥg の制御性の向上を図る観点からは、好適には１５０℃以上３００℃以下であり、より好適には１８０℃以上２８０℃以下である。この熱処理の時間は必要に応じて選ばれるが、一般的には１分以上１０時間以下である。この熱処理の温度および時間を制御することにより、半導体酸化グラフェンのバンドギャップＥg を制御することができる。バンドギャップＥg を最大にするためには、熱処理の温度を低温化したり、熱処理の時間を短時間化したりする。酸化グラフェンを化学的に還元する場合には、例えばヒドラジンやＮａＢＨ4 などの還元剤の蒸気や溶液が用いられる。この還元剤の濃度および還元時間を制御することにより、半導体酸化グラフェンのバンドギャップＥg を制御することができる。
【００１６】
基板としては、表面にアミノ基終端が可能なものである限り、基本的にはどのようなものを用いてもよく、必要に応じて選ばれる。具体的には、基板としては、例えば、シリコン（Ｓｉ）基板などの半導体基板、各種のプラスチック基板、ガラス基板などが用いられる。好適には、表面が絶縁体からなる基板が用いられる。例えば、導電性基板上に絶縁膜が形成されたものが用いられる。具体的には、例えば、導電性シリコン基板や金属基板などの上に二酸化シリコン膜などの無機絶縁膜やポリビニルフェノールなどの高分子絶縁膜が形成されたものが用いられる。
【００１７】
電界効果トランジスタの製造方法は、一般的には、半導体酸化グラフェン上にソース電極およびドレイン電極を形成する工程をさらに有する。ゲート電極については、ボトムゲート構造の電界効果トランジスタにおいては、基板として導電性基板を用いることによりこの基板自身をゲート電極として用いることができる。トップゲート構造の電界効果トランジスタにおいては、ゲート電極は、半導体酸化グラフェン上にゲート絶縁膜を介して形成される。
【００１８】
この電界効果トランジスタは、各種の電子機器に用いることができる。電子機器は、基本的にはどのようなものであってもよく、携帯型のものと据え置き型のものとの双方を含む。電子機器の具体例を挙げると、液晶ディスプレイや有機エレクトロルミネッセンスディスプレイなどのディスプレイ、携帯電話、モバイル機器、パーソナルコンピュータ、ゲーム機器、車載機器、家庭電気製品、工業製品などである。また、この電界効果トランジスタは、化学センサーやバイオセンサーなどに用いることもできる。
【００１９】
上述のように構成されたこの発明においては、アミノ基を有する分子からなる分子層上または主面がアミノ基終端されている基板上に形成された酸化グラフェン、言い換えれば、アミノ基を有する分子からなる分子層または基板の主面に終端したアミノ基が結合した酸化グラフェンを還元する。これによって、酸化グラフェンが部分的に還元され、酸化グラフェンに存在するｓｐ2 混成軌道で結合した炭素原子からなる例えば大きさが数ｎｍ程度の導電性の島が形成される。この結果、例えばバンドギャップＥg が０．１５ｅＶ以上と十分に大きい半導体酸化グラフェンが形成される。
【発明の効果】
【００２０】
この発明によれば、オン／オフ比が高く、しかも構造も簡単な、半導体酸化グラフェンを用いた電界効果トランジスタを低コストかつ高い歩留まりで得ることができる。また、十分に大きいバンドギャップＥg を有する半導体酸化グラフェンを低コストかつ高い歩留まりで得ることができる。
【図面の簡単な説明】
【００２１】
【図１】この発明の第１の実施の形態による半導体酸化グラフェンの製造方法を説明するための断面図である。
【図２】この発明の第１の実施の形態による半導体酸化グラフェンの製造方法において成膜された酸化グラフェンの構造を示す平面図である。
【図３】この発明の第１の実施の形態による半導体酸化グラフェンの製造方法において形成された半導体酸化グラフェンの構造を示す平面図である。
【図４】アミノ基を有する分子からなる分子層を形成しないで基板上に形成された酸化グラフェンを還元することにより形成された還元酸化グラフェンの構造を示す平面図である。
【図５】この発明の第２の実施の形態による電界効果トランジスタを示す断面図である。
【図６】この発明の第２の実施の形態による電界効果トランジスタの製造方法を説明するための断面図である。
【図７】実施例３において製造された電界効果トランジスタのゲート電圧−ドレイン電流特性の測定結果を示す略線図である。
【図８】実施例４において製造された電界効果トランジスタのオン／オフ比の測定結果を示す略線図である。
【図９】実施例４において製造された電界効果トランジスタのオン／オフ比とキャリア移動度との相関を示す略線図である。
【図１０】この発明の第３の実施の形態による電界効果トランジスタを示す断面図である。
【図１１】この発明の第３の実施の形態による電界効果トランジスタの製造方法を説明するための断面図である。
【図１２】この発明の第３の実施の形態による電界効果トランジスタの製造方法を説明するための断面図である。
【発明を実施するための形態】
【００２２】
以下、発明を実施するための形態（以下「実施の形態」とする）について説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（半導体酸化グラフェンの製造方法）
２．第２の実施の形態（電界効果トランジスタおよびその製造方法）
３．第３の実施の形態（電界効果トランジスタおよびその製造方法）
【００２３】
〈１．第１の実施の形態〉
［半導体酸化グラフェンの製造方法］
第１の実施の形態においては、まず、図１Ａに示すように、基板１１上にＳｉＯ2 膜などの絶縁膜１２が形成されたものを用い、この絶縁膜１２上に、アミノ基を有する分子からなる分子層１３を形成する。アミノ基を有する分子としては、例えば、ＡＰＴＭＳやＡＰＴＥＳなどが用いられる。基板１１としては、例えば、シリコン基板、プラスチック基板、ガラス基板などが用いられる。
【００２４】
次に、図１Ｂに示すように、分子層１３上に酸化グラフェン１４を成膜する。この酸化グラフェン１４の成膜は、好適には、分子層１３に酸化グラフェンの分散液を接触させることにより行われる。より具体的には、例えば、酸化グラフェンの分散液を分子層１３上に塗布したり、分子層１３が形成された基板１１を酸化グラフェンの分散液中に浸漬したりする。酸化グラフェンの分散液の溶媒としては、例えば、水、ジメチルホルムアミド（ＤＭＦ）、エタノール、アセトン、テトラヒドロフラン（ＴＨＦ）、ジメチルスルホキシド（ＤＭＳＯ）、Ｎ−メチルピロリドン（ＮＭＰ）、アセトニトリル、ジエチルエーテル、トルエンなどや、これらのうちの二種類以上の溶媒の混合溶媒を用いることができる。酸化グラフェンの分散液の塗布方法としては、スピンコート法、キャスト法、転写法、各種の印刷法などを用いることができる。酸化グラフェンの分散液が分子層１３に接触すると、この分散液中の酸化グラフェンが分子層１３に吸着し、酸化グラフェン１４が成膜される。好適には、酸化グラフェン１４の厚さは０．３ｎｍ以上１０ｎｍ以下である。酸化グラフェンの分散液の濃度や酸化グラフェンフレークの大きさは特に限定されず、必要に応じて決められる。
【００２５】
酸化グラフェン１４の平面図を図２に示す。図２に示すように、酸化グラフェン１４は酸化、格子欠陥、トポロジカル欠陥などの結晶性の乱れにより絶縁化した絶縁領域１４ａからなる。
【００２６】
次に、酸化グラフェン１４を熱的または化学的に還元する。これによって、図１Ｃに示すように、半導体の還元酸化グラフェン（以下「半導体酸化グラフェン」という。）１５が形成される。酸化グラフェン１４を熱的に還元する場合には、真空、不活性ガス雰囲気または酸化性ガスを含む雰囲気中で例えば１００℃以上４００℃以下の温度、良好なＥg 制御性を得る観点からは好適には１５０℃以上３００℃以下の温度、より好適には１８０℃以上２８０℃以下の温度で熱処理を行う。熱処理の時間は、熱処理温度にもよるが、一般的には１分以上１０時間以下である。酸化グラフェン１４を化学的に還元する場合には、ヒドラジンやＮａＢＨ4 などの還元剤の蒸気や溶液に接触させることにより酸化グラフェン１４を処理する。
【００２７】
酸化グラフェン１４の還元により得られた半導体酸化グラフェン１５の平面図を図３に示す。図３に示すように、半導体酸化グラフェン１５においては、酸化、格子欠陥、トポロジカル欠陥などの結晶性の乱れにより絶縁化した絶縁領域１５ａ中に、部分的な還元により形成された、ｓｐ2 混成軌道により結合した炭素原子からなる例えば大きさが数ｎｍ程度の導電性の島１５ｂが埋め込まれている。この半導体酸化グラフェン１５は、例えば０．１５ｅＶ以上の大きなバンドギャップＥg を有する。この半導体酸化グラフェン１５の伝導モデルとしては、島１５ｂと島１５ｂとの間にトンネル結合が生じ、電子が島１５ｂと島１５ｂとの間をホッピング伝導により伝導するモデルが考えられる。なお、半導体酸化グラフェン１５においては、島１５ｂ同士が、ｓｐ2 混成軌道により結合した炭素原子からなる例えば幅が１０ｎｍ前後（例えば、１ｎｍから３０ｎｍ）の細い伝導チャネルにより連結されてネットワーク構造が形成され、この伝導チャネルを介して島１５ｂと島１５ｂとの間を電子が伝導する可能性もある。
【００２８】
比較のために、図４に、基板１１上にアミノ基を有する分子からなる分子層１３を形成しないで酸化グラフェン１４を形成し、この酸化グラフェン１４を熱的または化学的に還元することにより得られる還元酸化グラフェン１６を示す。図４に示すように、この還元酸化グラフェン１６においては、絶縁領域１６ａ中に埋め込まれた、ｓｐ2 混成軌道により結合した炭素原子からなる導電性の島１６ｂの大きさが、図３に示す半導体酸化グラフェン１５の絶縁領域１５ａ中に埋め込まれた島１５ｂの大きさに比べてかなり大きい。このため、この還元酸化グラフェン１６のバンドギャップＥg は、半導体酸化グラフェン１５のバンドギャップＥg に比べて小さい。
【００２９】
〈実施例１〉
基板１１として、厚さ１５０ｎｍのＳｉＯ2 膜が主面に形成されたｐ++型Ｓｉ基板を用いた。
アミノ基を有する分子としてＡＰＴＭＳを用いた。ＡＰＴＭＳ（２．７ｍＭ）トルエン溶液に、主面にＳｉＯ2 膜が形成されたｐ++型Ｓｉ基板を１５分間浸漬することにより、ＳｉＯ2 膜の表面をＡＰＴＭＳで修飾し、ＡＰＴＭＳ層を形成する。
【００３０】
０．１ｍｇ／ｍｌの酸化グラフェン分散液（溶媒は水）を調製し、この酸化グラフェン分散液中に、ＡＰＴＭＳ層が形成されたｐ++型Ｓｉ基板を５分間浸漬することにより、ＡＰＴＭＳ層に酸化グラフェンを吸着させ、酸化グラフェンを形成した。
【００３１】
次に、酸化グラフェンが形成されたｐ++型Ｓｉ基板を大気（湿度６０％）中において２５０℃で３０分間加熱還元することにより、半導体酸化グラフェンを形成した。この半導体酸化グラフェンのバンドギャップＥg を抵抗値の温度依存性から測定したところ、０．１５ｅＶであった。
【００３２】
〈実施例２〉
基板１１として、厚さ１５０ｎｍのＳｉＯ2 膜が主面に形成されたｐ++型Ｓｉ基板を用いた。
アミノ基を有する分子としてＡＰＴＭＳを用いた。ＡＰＴＭＳ（２．７ｍＭ）トルエン溶液に、主面にＳｉＯ2 膜が形成されたｐ++型Ｓｉ基板を１５分間浸漬することにより、ＳｉＯ2 膜の表面をＡＰＴＭＳで修飾し、ＡＰＴＭＳ層を形成する。
【００３３】
０．１ｍｇ／ｍｌの酸化グラフェン分散液（溶媒は水）を調製し、この酸化グラフェン分散液中に、ＡＰＴＭＳ層が形成されたｐ++型Ｓｉ基板を５分間浸漬することにより、ＡＰＴＭＳ層に酸化グラフェンを吸着させ、酸化グラフェンを形成した。
【００３４】
次に、酸化グラフェンが形成されたｐ++型Ｓｉ基板を実質的に水分を含まない大気（酸素濃度１９％、露点−３０℃）中において２５０℃で１時間加熱還元することにより、半導体酸化グラフェンを形成した。この半導体酸化グラフェンのバンドギャップＥg を抵抗値の温度依存性から測定したところ、０．２５ｅＶであった。
【００３５】
以上のように、この第１の実施の形態によれば、基板１１上の絶縁膜１２上に分子層１３を形成し、その上に酸化グラフェン１４を成膜した後、この酸化グラフェン１４を熱的または化学的に還元することにより半導体酸化グラフェン１５を容易に形成することができる。この半導体酸化グラフェン１５は０．１５ｅＶ以上と実用上十分に大きなバンドギャップＥg を有する。また、酸化グラフェン１４は大面積に成膜することができるため、大面積の半導体酸化グラフェン１５を形成することができる。また、半導体酸化グラフェン１５の原料となる酸化グラフェン１４は極めて低コストであるため、低コストで半導体酸化グラフェン１５を得ることができる。また、非特許文献３〜５のように、グラフェンシートを細線化したり、二層のグラフェンを用いたりする必要がないため、低コストかつ高い歩留まりで大面積の半導体酸化グラフェン１５を得ることができる。さらに、アミノ基を有する分子からなる分子層１３の形成および酸化グラフェン１４の形成は溶液プロセスで行うことができるため、これによっても半導体酸化グラフェン１５の製造コストの低減を図ることができる。
【００３６】
〈２．第２の実施の形態〉
［電界効果トランジスタ］
図５は第２の実施の形態による電界効果トランジスタを示す。この電界効果トランジスタはボトムゲート構造を有する。
【００３７】
図５に示すように、この電界効果トランジスタにおいては、ゲート電極を構成する導電性基板２１上にゲート絶縁膜２２が形成されている。導電性基板２１としては、導電性Ｓｉ基板のほか、導電性プラスチック基板、金属基板などを用いることができる。ゲート絶縁膜２２としては、ＳｉＯ2 膜や窒化シリコン（ＳｉＮ）膜などの無機絶縁膜やポリビニルフェノールなどの高分子絶縁膜などを用いることができる。このゲート絶縁膜２２上にアミノ基を有する分子からなる分子層２３が形成されている。このアミノ基を有する分子としては、ＡＰＴＭＳやＡＰＴＥＳなどを用いることができる。そして、この分子層２３上にチャネル層として半導体酸化グラフェン２４が形成されている。半導体酸化グラフェン２４は、図３に示す半導体酸化グラフェン１５と同様な構造を有する。半導体酸化グラフェン２４上に、ソース電極２５およびドレイン電極２６が形成されている。これらのソース電極２５およびドレイン電極２６は、例えばパラジウム（Ｐｄ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）などの金属や、グラファイト、グラフェン、カーボンナノチューブ、導電性高分子その他の各種の導電性物質からなり、必要に応じて選ばれる。
【００３８】
［電界効果トランジスタの製造方法］
まず、図６Ａに示すように、導電性基板２１上に形成されたゲート絶縁膜２２上にアミノ基を有する分子からなる分子層２３を形成する。
【００３９】
次に、図６Ｂに示すように、ゲート絶縁膜２２上の分子層２３上に酸化グラフェン２７を成膜する。この酸化グラフェン２７は、第１の実施の形態と同様に、分子層２３に酸化グラフェンの分散液を接触させ、この分散液中の酸化グラフェンを分子層２３に吸着させることにより成膜することができる。
【００４０】
次に、第１の実施の形態と同様にして、酸化グラフェン２７を熱的または化学的に還元することにより、図６Ｃに示すように、半導体酸化グラフェン２４を形成する。
【００４１】
次に、図５に示すように、半導体酸化グラフェン２４上にソース電極２５およびドレイン電極２６を形成する。これらのソース電極２５およびドレイン電極２６は、金属などからなる導電層（図示せず）を成膜した後、この導電層をリソグラフィーおよびエッチングにより所定形状にパターニングしたり、リフトオフ法や印刷法などにより所定形状の導電層（図示せず）をパターニングしたりすることで形成することができる。
以上のようにして、目的とする電界効果トランジスタが製造される。
【００４２】
〈実施例３〉
基板２１として、厚さ１５０ｎｍのＳｉＯ2 膜が主面に形成されたｐ++型Ｓｉ基板を用いた。
アミノ基を有する分子としてＡＰＴＭＳを用いた。ＡＰＴＭＳ（２．７ｍＭ）トルエン溶液に、主面にＳｉＯ2 膜が形成されたｐ++型Ｓｉ基板を１５分間浸漬することにより、ＳｉＯ2 膜の表面をＡＰＴＭＳで修飾し、ＡＰＴＭＳ層を形成した。
【００４３】
０．１ｍｇ／ｍｌの酸化グラフェン分散液（溶媒は水）を調製し、この酸化グラフェン分散液中に、ＡＰＴＭＳ層が形成されたｐ++型Ｓｉ基板を５分間浸漬することにより、ＡＰＴＭＳ層に酸化グラフェンを吸着させ、酸化グラフェンを形成した。
【００４４】
次に、酸化グラフェンが形成されたｐ++型Ｓｉ基板を大気（湿度６０％）中において２５０℃で３０分間加熱還元することにより、半導体酸化グラフェンを形成した。
【００４５】
次に、半導体酸化グラフェン上にフォトリソグラフィー法により所定形状のレジストパターン（図示せず）を形成した後、真空蒸着法によりＰｄ膜を成膜した。次に、リフトオフ法により、余分なＰｄ膜とレジストとを除去することで、Ｐｄ膜からなるソース電極２５およびドレイン電極２６を形成した。
【００４６】
こうして作製したボトムゲート構造の電界効果トランジスタのゲート電圧−ドレイン電流特性を室温で測定した結果を図７に示す。ただし、電界効果トランジスタのチャネル長は６μｍ、チャネル幅は９００μｍである。図７には、比較例として、ゲート絶縁膜２２上にＡＰＴＭＳ層を形成しないで酸化グラフェン２７を形成したことを除いて上述と同様な方法により作製したボトムゲート構造の電界効果トランジスタのゲート電圧−ドレイン電流特性を室温で測定した結果も示す。図７より、ＡＰＴＭＳ層を形成しないで作製されたボトムゲート構造の電界効果トランジスタのオン／オフ比は２．５と小さいのに対し、ＡＰＴＭＳ層を形成して作製されたボトムゲート構造の電界効果トランジスタのオン／オフ比は１５０と極めて大きいことが分かる。また、ドレイン電流の温度依存性からこの半導体酸化グラフェンのバンドギャップＥg を測定したところ、０．１５ｅＶであった。
【００４７】
このように大きなオン／オフ比が得られたのは、半導体酸化グラフェンのバンドギャップＥg が０．１５ｅＶと大きいため、電界効果トランジスタのオフ電流Ｉoff が大幅に減少することによる。すなわち、半導体酸化グラフェンのＥg が大きくなると、熱的に励起されるキャリアが減少し、それに伴いオフ電流Ｉoff が減少する。より詳細には、電界効果トランジスタのオフ電流Ｉoff とバンドギャップＥg との関係は、Ｉoff ∝ｅｘｐ（−Ｅg ／２ｋB Ｔ）で表される。ここで、ｋB はボルツマン定数、Ｔは温度である。
【００４８】
〈実施例４〉
基板２１として、厚さ１５０ｎｍのＳｉＯ2 膜が主面に形成されたｐ++型Ｓｉ基板を用いた。
アミノ基を有する分子としてＡＰＴＭＳを用いた。ＡＰＴＭＳ（２．７ｍＭ）トルエン溶液に、主面にＳｉＯ2 膜が形成されたｐ++型Ｓｉ基板を１５分間浸漬することにより、ＳｉＯ2 膜の表面をＡＰＴＭＳで修飾し、ＡＰＴＭＳ層を形成した。
【００４９】
０．１ｍｇ／ｍｌの酸化グラフェン分散液（溶媒は水）を調製し、この酸化グラフェン分散液中に、ＡＰＴＭＳ層が形成されたｐ++型Ｓｉ基板を５分間浸漬することにより、ＡＰＴＭＳ層に酸化グラフェンを吸着させ、酸化グラフェンを形成した。
【００５０】
次に、酸化グラフェンが形成されたｐ++型Ｓｉ基板を実質的に水分を含まない大気（酸素濃度１９％、露点−３０℃）中において２５０℃で１時間加熱還元することにより、半導体酸化グラフェンを形成した。
【００５１】
次に、半導体酸化グラフェン上にフォトリソグラフィー法により所定形状のレジストパターン（図示せず）を形成した後、真空蒸着法によりＣｒ膜およびＡｕ膜を順次成膜した。次に、リフトオフ法により、余分なＣｒ膜およびＡｕ膜とレジストとを除去することで、Ｃｒ／Ａｕ膜からなるソース電極２５およびドレイン電極２６を形成した。
【００５２】
上記のようにしてボトムゲート構造の電界効果トランジスタを多数作製し、これらの電界効果トランジスタの伝達特性をドレイン電圧１Ｖ、ゲート電圧１００Ｖから−１００Ｖで測定し、この伝達特性からオン／オフ比の度数分布を求めた結果を図８に示す。ただし、電界効果トランジスタのチャネル長は６μｍ、チャネル幅は９００μｍである。図８には、比較のために、大気（湿度６０％、酸素濃度１９％）中において２５０℃で１時間加熱還元することにより半導体酸化グラフェンを形成したことを除いて上述と同様な方法により作製したボトムゲート構造の電界効果トランジスタの同様な度数分布も示す。また、図８には、ヒドラジン雰囲気で９０℃において酸化グラフェンの化学的還元を行った後に還元酸化グラフェンをＡＰＴＭＳ層上に吸着させたことを除いて上述と同様な方法により作製したボトムゲート構造の電界効果トランジスタの同様な度数分布も示す。図８に示すように、ヒドラジン雰囲気で９０℃において酸化グラフェンの化学的還元を行った後に還元酸化グラフェンをＡＰＴＭＳ層上に吸着させた場合のオン／オフ比（平均値）は３と小さいのに対し、大気中において２５０℃で１時間加熱還元することにより半導体酸化グラフェンを形成するとオン／オフ比（平均値）は１３９となり、約４８倍増加する。さらに、実質的に水分を含まない露点−３０℃の大気中において２５０℃で１時間加熱還元することにより半導体酸化グラフェンを形成するとオン／オフ比（平均値）は７３３と極めて大きくなり、大気中において２５０℃で１時間加熱還元することにより半導体酸化グラフェンを形成した場合に比べて約５倍増加する。特に注目すべきことは、実質的に水分を含まない露点−３０℃の大気中において２５０℃で１時間加熱還元することにより半導体酸化グラフェンを形成すると、１０００以上の著しく高いオン／オフ比が得られることである。図８中の曲線はガウス関数によるフィッティングである。
【００５３】
図９は、上記の三種類の方法により酸化グラフェンの還元を行うことにより半導体酸化グラフェンまたは還元酸化グラフェンを形成した電界効果トランジスタのオン／オフ比とキャリア移動度との相関図である。図９からわかるように、キャリア移動度が低いほどオン／オフ比が大きい。これは、キャリア移動度の大きさは酸化グラフェンの還元により形成される導電性の島の大きさと対応しており、島の大きさが小さいと、島と島との間隔が大きくなるためキャリア移動度が小さくなる一方、半導体酸化グラフェンまたは還元酸化グラフェンにおける絶縁体部分が多くなるためオン／オフ比が大きくなると説明することができる。また、加熱還元の時間を１時間から５分に変えても特性は大きくは変わらないことから、ＡＰＴＭＳ層上の酸化グラフェンの加熱還元は、一定量還元されるとそれ以上の還元は起こらない特殊な状況になっていることがわかる。還元量はＡＰＴＭＳ層などの下地と表面の雰囲気（酸素雰囲気など）とで決定されるため、制御性が良いという特長がある。
【００５４】
以上のように、この第２の実施の形態によれば、導電性基板２１上のゲート絶縁膜２２上の分子層２３上に酸化グラフェン２７を成膜した後、この酸化グラフェン２７を熱的または化学的に還元することにより半導体酸化グラフェン２４を形成することができる。この半導体酸化グラフェン２４は０．１５ｅＶ以上と実用上十分に大きなバンドギャップＥg を有する。このため、オフ電流Ｉoff の低減によりリーク電流が大幅に低減した電界効果トランジスタを実現することができる。この電界効果トランジスタを論理回路に用いることにより、論理回路の消費電力の大幅な低減が可能である。また、この電界効果トランジスタのオン／オフ比は１５０以上、あるいは１０００以上と極めて高いため、この電界効果トランジスタをディスプレイのバックプレーンに用いることにより、輝度のコントラスト比が大きいディスプレイを実現することができる。さらに、半導体酸化グラフェン２４は低コストでしかも大面積に形成することができるため、電界効果トランジスタを低コストで製造することができる。また、このオン／オフ比が極めて高い電界効果トランジスタを用いることにより、極めて高感度な化学センサーやバイオセンサーなどを実現することができる。
【００５５】
〈３．第３の実施の形態〉
［電界効果トランジスタ］
図１０は第３の実施の形態による電界効果トランジスタを示す。この電界効果トランジスタはトップゲート構造を有する。
【００５６】
図１０に示すように、この電界効果トランジスタにおいては、基板３１上にＳｉＯ2 膜などの絶縁膜３２が形成され、その上にアミノ基を有する分子からなる分子層３３が形成されている。基板３１としては、Ｓｉ基板、プラスチック基板などを用いることができる。アミノ基を有する分子としては、ＡＰＴＭＳやＡＰＴＥＳなどを用いることができる。分子層３３上に所定形状の半導体酸化グラフェン３４が形成されている。半導体酸化グラフェン３４は、図３に示す半導体酸化グラフェン１５と同様な構造を有する。半導体酸化グラフェン３４を覆うようにゲート絶縁膜３５が形成されている。ゲート絶縁膜３５は、ＳｉＯ2 膜やＳｉＮ膜などからなる。このゲート絶縁膜３５上にゲート電極３６が形成されている。このゲート電極３６は、例えばアルミニウム（Ａｌ）などからなる。半導体酸化グラフェン３４の両端部の上の部分のゲート絶縁膜３５には開口３５ａ、３５ｂが形成されている。そして、開口３５ａ、３５ｂを通じて半導体酸化グラフェン１５上にそれぞれソース電極３７およびドレイン電極３８がコンタクトしている。これらのソース電極３７およびドレイン電極３８は、ソース電極２５およびドレイン電極２６と同様な各種の導電性物質からなり、必要に応じて選ばれる。
【００５７】
［電界効果トランジスタの製造方法］
まず、図１１Ａに示すように、基板３１上に形成された絶縁膜３２上にアミノ基を有する分子からなる分子層３３を形成する。
【００５８】
次に、図１１Ｂに示すように、分子層３３上に酸化グラフェン３９を成膜する。この酸化グラフェン３９は、第１の実施の形態と同様に、分子層３３に酸化グラフェンの分散液を接触させ、この分散液中の酸化グラフェンを分子層３３に吸着させることにより成膜することができる。
【００５９】
次に、第１の実施の形態と同様にして、酸化グラフェン３９を熱的または化学的に還元することにより、図１１Ｃに示すように、半導体酸化グラフェン３４を形成する。
次に、図１２Ａに示すように、半導体酸化グラフェン３４をリソグラフィーおよび酸素ガスを用いた反応性イオンエッチング法などにより所定形状にパターニングする。
【００６０】
次に、図１２Ｂに示すように、半導体酸化グラフェン３４を覆うように全面にゲート絶縁膜３５を成膜する。
次に、図１２Ｃに示すように、ゲート絶縁膜３５上にゲート電極３６を形成する。このゲート電極３６は、例えば、真空蒸着法などによりゲート電極材料からなる膜を成膜した後、この膜をリソグラフィーにより所定形状にパターニングすることにより形成することができる。
【００６１】
次に、図１０に示すように、ゲート絶縁膜３５の所定部分をエッチング除去して開口３５ａ、３５ｂを形成する。
この後、全面に金属などからなる導電層（図示せず）を成膜した後、この導電層をリソグラフィーにより所定形状にパターニングすることにより開口３５ａ、３５ｂの部分にソース電極３７およびドレイン電極３８を形成する。
以上のようにして、目的とする電界効果トランジスタが製造される。
【００６２】
この第３の実施の形態によれば、トップゲート構造の電界効果トランジスタにおいて第２の実施の形態と同様な利点を得ることができる。
【００６３】
以上、この発明の実施の形態および実施例について具体的に説明したが、この発明は、上述の実施の形態および実施例に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
【００６４】
例えば、上述の実施の形態および実施例において挙げた数値、構造、構成、形状、材料などはあくまでも例に過ぎず、必要に応じてこれらと異なる数値、構造、構成、形状、材料などを用いてもよい。
【００６５】
なお、場合によっては、アミノ基を有する分子の代わりに、酸化グラフェンの表面に結合したヒドロキシ基、エポキシ基、カルボニル基、カルボキシル基などの官能基と結合することが可能な官能基を有する分子を用いることも可能である。
【符号の説明】
【００６６】
１１…基板、１２…絶縁膜、１３…アミノ基を有する分子からなる分子層、１４…酸化グラフェン、１４ａ…絶縁領域、１５…半導体酸化グラフェン、１５ａ…絶縁領域、１５ｂ…島、２１…導電性基板、２２…ゲート絶縁膜、２３…アミノ基を有する分子からなる分子層、２４…酸化グラフェン、２５…ソース電極、２６…ドレイン電極、２７…酸化グラフェン、３１…基板、３２…絶縁膜、３３…アミノ基を有する分子からなる分子層、３４…半導体酸化グラフェン、３５…ゲート絶縁膜、３６…ゲート電極、３７…ソース電極、３８…ドレイン電極、３９…酸化グラフェン
【図１】
2012015481.tif 000003
【図２】
2012015481.tif 000004
【図３】
2012015481.tif 000005
【図４】
2012015481.tif 000006
【図５】
2012015481.tif 000007
【図６】
2012015481.tif 000008
【図７】
2012015481.tif 000009
【図８】
2012015481.tif 000010
【図９】
2012015481.tif 000011
【図１０】
2012015481.tif 000012
【図１１】
2012015481.tif 000013
【図１２】
2012015481.tif 000014