(57)【要約】【課題】周辺部品による影響の低減と位置ずれに対する十分な耐性との双方を実現することができるカプラを実現する。【解決手段】実施形態によれば、カプラは、他のカプラとの間の電磁的結合によって電磁波を送受信する。前記カプラは、第１開放端と第２の開放端とを有する線状の結合素子と、地板と、前記結合素子と給電点との間を接続する給電素子と、前記結合素子と前記地板との間を接続する短絡素子とを具備する。前記給電素子は、前記結合素子の前記第１開放端と前記第２の開放端の間の中間部に接続された第１端と、前記給電点に接続された第２端とを有する。前記短絡素子は、前記結合素子の前記中間部に接続された第３端と、前記地板に接続された第４端とを有する。【選択図】図１
2012230708.tif 000002
【特許請求の範囲】
【請求項１】
電子機器のカードスロットに挿入可能なカード装置であって、
他のカプラとの間の電磁的結合によって電磁波を送受信するように構成されるカプラを具備し、
前記カプラは、
第１開放端と第２開放端とを備える線状の結合素子と、
地板と、
前記結合素子と給電点との間を接続する給電素子と、
前記結合素子と前記地板との間を接続する短絡素子であって、前記結合素子の前記第１開放端と前記第２開放端の間の中間位置であって、前記中間位置と前記第１開放端との間の長さが前記中間位置と前記第２開放端との間の長さに等しい、前記中間位置に接続された第３端と、前記地板に接続される第４端とを備える短絡素子とを具備する、カード装置。
【請求項２】
前記給電点から前記第１開放端および前記第２開放端の各々までの電気長は、前記電磁波の中心周波数に対応する波長の１／４である請求項１記載のカード装置。
【請求項３】
前記結合素子、前記給電素子、前記給電点および前記地板は第１平面上にあり、
前記短絡素子は、
前記第１平面との間に隙間を置いて前記第１平面に対して対向する第２平面と前記第１平面との間に延在する第１素子であって、前記第１平面上の前記結合素子の前記中間位置に接続される第５端と前記第２平面に接続される第６端とを備える第１素子と、
前記第２平面上にある第２素子であって、前記第１素子の前記第６端に接続される第７端と、前記第１平面上の前記地板に電気的に結合される第８端とを備える第２素子とを備える請求項１記載のカード装置。
【請求項４】
前記給電点から前記第１開放端および前記第２開放端の各々までの電気長は、前記電磁波の中心周波数に対応する波長の１／４であり、
前記第１素子の電気長は前記電磁波の中心周波数に対応する波長の１／１０以下である請求項３記載のカード装置。
【請求項５】
前記給電点から前記第１開放端および前記第２開放端の各々までの電気長は、前記電磁波の中心周波数に対応する波長の１／４であり、
前記結合素子内の前記中間位置と前記第１開放端との間の第１部分と前記給電素子とが第１共振部として機能し、前記結合素子内の前記中間位置と前記第２開放端との間の第２部分と前記給電素子とが第２共振部として機能する請求項１記載のカード装置。
【請求項６】
カードスロットを備えた筐体と、
前記カードスロットに挿入可能なカード装置であって、他のカプラとの間の電磁的結合によって電磁波を送受信するように構成されたカプラを備えるカード装置と、
前記筐体内または前記カード装置内にあり、前記カプラと電気的に接続される通信モジュールと、
前記筐体内にあり、前記通信モジュールを用いた通信制御を行なうアプリケーションを実行するプロセッサとを具備し、
前記カプラは、
第１開放端と第２開放端とを備える線状の結合素子と、
地板と、
前記結合素子と給電点との間を接続する給電素子と、
前記結合素子と前記地板との間を接続する短絡素子であって、前記結合素子の前記第１開放端と前記第２開放端の間の中間位置であって、前記中間位置と前記第１開放端との間の長さが前記中間位置と前記第２開放端との間の長さに等しい、前記中間位置に接続された第３端と、前記地板に接続される第４端とを備える短絡素子とを具備する、電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、一般に、電磁波を送受信するためのカプラに関し、例えば近接無線通信に使用されるカプラおよび電子機器に関する。
【背景技術】
【０００２】
近年、近接無線通信技術の開発が進められている。近接無線通信技術は、互いに近接された２つのデバイス間の通信を可能にする。近接無線通信機能を有するデバイスそれぞれはカプラを含む。２つのデバイスが通信範囲内に近接された時、それら２つのデバイスのカプラは互いに電磁気的に結合される。この結合により、それらデバイスは互いに信号を無線で送受信することができる。
【０００３】
典型的なカプラは、例えば、結合素子、電極ポール、共振スタブ、グランド等から構成される。共振スタブは共振部として機能する。この共振スタブは、プリント回路基板上の導体パターンによって形成される。信号は、共振スタブおよび電極ポールを介して結合素子に供給される。この結果、結合素子に電流が流れ、カプラの周囲には電磁場が生じる。この電磁場は、互いに近接された２つのデバイスそれぞれに設けられたカプラ同士の電磁的結合を可能にする。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−１５４１９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、カプラには、そのカプラと相手のカプラとの間の位置ずれに対する十分な耐性が要求される。これは、たとえ近接されたデバイス同士の位置関係が多少ずれても、デバイス間の無線通信に影響が与えられないようにするためである。
【０００６】
さらに、デバイスに内蔵されるカプラには、そのハイ・インピーダンス化も求められる。なぜなら、カプラをデバイス内に実装すると、カプラとデバイス内の他の周辺部品との間の結合が発生し、カプラの入力インピーダンスが低下されるからである。入力インピーダンスの低下は、カプラの電磁場放射効率を劣化させる要因となる。
【０００７】
またさらに、最近では、様々なデバイスにカプラを容易に実装できるようにする目的で、カプラの低背化も要求されている。
【０００８】
本発明の目的は、周辺部品による影響の低減と位置ずれに対する十分な耐性との双方を実現することができるカード装置および電子機器を提供することである。
【課題を解決するための手段】
【０００９】
実施形態によれば、電子機器のカードスロットに挿入可能なカード装置は、他のカプラとの間の電磁的結合によって電磁波を送受信するように構成されるカプラを具備し、前記カプラは、第１開放端と第２開放端とを備える線状の結合素子と、地板と、前記結合素子と給電点との間を接続する給電素子と、前記結合素子と前記地板との間を接続する短絡素子であって、前記結合素子の前記第１開放端と前記第２開放端の間の中間位置であって、前記中間位置と前記第１開放端との間の長さが前記中間位置と前記第２開放端との間の長さに等しい、前記中間位置に接続された第３端と、前記地板に接続される第４端とを備える短絡素子とを具備する。
【図面の簡単な説明】
【００１０】
【図１】実施形態に係るカプラの構成例を示す図。
【図２】同実施形態に係るカプラに流れる電流の向きを説明するための図。
【図３】同実施形態に係るカプラの実装構造の例を示す斜視図。
【図４】図３に示したカプラの実装構造を裏面側から見た斜視図。
【図５】同実施形態に係るカプラの他の構成例を示す図。
【図６】同実施形態に係るカプラのさらに他の構成例を示す図。
【図７】同実施形態に係るカプラのさらに他の構成例を示す図。
【図８】同実施形態に係るカプラのさらに他の構成例を示す図。
【図９】同実施形態に係るカプラのさらに他の構成例を示す図。
【図１０】同実施形態に係るカプラに適用される、一平面上に実装可能な構成例を示す図。
【図１１】図１０のカプラの実装構造の例を示す斜視図。
【図１２】図１０のカプラの他の構成例を示す図。
【図１３】図１０のカプラのさらに他の構成例を示す図。
【図１４】図１０のカプラのさらに他の構成例を示す図。
【図１５】図１０のカプラのさらに他の構成例を示す図。
【図１６】図１０のカプラのさらに他の構成例を示す図。
【図１７】同実施形態に係るカプラの特性測定において用いられるパラメータを説明するための図。
【図１８】同実施形態に係るカプラと金属板との間の距離を説明するための図。
【図１９】同実施形態に係るカプラのＳ２１特性を示す図。
【図２０】同実施形態に係るカプラのＳ１１特性を示す図。
【図２１】同実施形態に係るカプラの放射効率特性を示す図。
【図２２】基準カプラを同実施形態に係るカプラに対して右側にずらした場合のカプラ特性測定において用いられるパラメータを説明するための図。
【図２３】基準カプラを同実施形態に係るカプラに対して左側にずらした場合のカプラ特性測定において用いられるパラメータを説明するための図。
【図２４】同実施形態に係るカプラの図２２の測定条件下における特性と同実施形態に係るカプラの図２３の測定条件下における特性を示す図。
【図２５】同実施形態に係るカプラの電流分布の解析結果を示す図。
【図２６】同実施形態に係るカプラを搭載した電子機器の外観の例を示す斜視図。
【図２７】図２６の電子機器内におけるカプラの配置を説明するための図。
【図２８】同実施形態に係るカプラを含むカードが、図２６の電子機器のカードスロットに装着される様子を示す図。
【図２９】同実施形態に係るカプラを搭載した他の電子機器の外観の例を示す斜視図。
【図３０】図２６の電子機器のシステム構成を示すブロック図。
【図３１】同実施形態に係るカプラを含むカードの構造例を説明するための図。
【図３２】同実施形態に係るカプラを含むカードの他の構造例を説明するための図。
【図３３】同実施形態に係るカプラのさらに他の構成例を示す図。
【図３４】同実施形態に係るカプラのさらに他の構成例を示す図。
【図３５】同実施形態に係るカプラのさらに他の構成例を示す図。
【図３６】図１０のカプラのさらに他の構成例を示す図。
【図３７】図１０のカプラのさらに他の構成例を示す図。
【図３８】図１０のカプラのさらに他の構成例を示す図。
【発明を実施するための形態】
【００１１】
以下、図面を参照して、実施形態を説明する。  
まず、図１を参照して、実施形態に係るカプラ１の構成について説明する。このカプラ１は、カプラ１と他のカプラとの間の電磁的結合によって電磁波を送受信する。カプラ１は、近接無線通信において使用される。近接無線通信は、互いに近接されたデバイス間のデータ転送を実行する。近接無線通信方式としては、例えばTransferJet（登録商標）を使用し得る。TransferJetは、UWB（Ultra Wide Band）を利用した近接無線通信方式である。２つのデバイスが通信範囲（例えば３ｃｍ）内に接近した場合、それらデバイスそれぞれに設けられたカプラ間が電磁気的に結合される。これによってそれらデバイスは互いに信号を無線で送受信することができる。
【００１２】
図１に示されるように、カプラ１は、結合素子１１と、地板１２と、給電素子１３と、給電点１４と、短絡素子１５とを含む。地板１２は平板状である。結合素子１１、給電素子１３、および短絡素子１５は、いずれも線状である。
【００１３】
結合素子１１は細長い素子であり、第１開放端Ｅ１と第２開放端Ｅ２とを有する。第１開放端Ｅ１は結合素子１１の一端であり、ここには何も接続されない。第２開放端Ｅ２は結合素子１１の他端であり、ここにも何も接続されない。結合素子１１は、カプラ１と他のカプラとの間の電磁気的な結合のために用いられる。結合素子１１は、その結合素子１１の長手方向が地板１２に対して平行に延在するように配置されている。
【００１４】
給電素子１３は、給電点１４と結合素子１１との間を接続する。この給電素子１３の一端は、結合素子１１の第１開放端Ｅ１と第２開放端Ｅ２の間の中間部Ａ１に接続されている。一方、給電素子１３の他端は、給電点１４に接続されている。結合素子１１の中間部Ａ１は、結合素子１１の長手方向の中間点またはその中間点近傍に位置する。
【００１５】
図２は、カプラ１に流れる電流を示している。図２の各矢印は電流の向きを示している。本実施形態においては、上述したように給電点１４は給電素子１３を介して結合素子１１の中間部Ａ１に結合されるので、結合素子１１においては、互いに逆向きの電流、つまり中間部Ａ１から第１開放端Ｅ１に向かう電流と、中間部Ａ１から第２開放端Ｅ２に向かう電流が流れる。しかも、これら電流の強さ（電流量）は、同じである。したがって、結合素子１１においては、電流分布は中間部Ａ１に関して略対称となる。
【００１６】
対向する２つのカプラ間の結合の強さの度合いは、一方のカプラに流れる電流の方向と他方のカプラに流れる電流の方向が同じである場合に比べ、互いに逆向きである場合の方が強くなる傾向がある。本実施形態では、結合素子１１に同じ電流量で且つ互いに逆向きの電流を流すことができるので、カプラ間の位置ずれに対する耐性を高めることができる。
【００１７】
図１に示されているように、短絡素子１５は、カプラ１のインピーダンス（入力インピーダンス）を高めるために、結合素子１１と地板１２との間を接続する（短絡）。本実施形態においては、短絡素子１５は、結合素子１１上に流れる電流の対称性を損なうことなく、周辺部品の影響（金属近接による影響）に起因するカプラ１の特性の低下を抑制するために、結合素子１１の中間部Ａ１と地板１２との間を接続する。より詳しくは、短絡素子１５の一端は、結合素子１１の中間部Ａ１に、つまり結合素子１１と給電素子１３との間の接続点に接続されている。短絡素子１５の他端は、地板１２に接続されている。短絡素子１５の他端と給電点１４との間の距離を広げることで帯域内のカプラ１のインピーダンスとカプラ１の所望周波数帯域とを調整することができる。短絡素子１５の他端と給電点１４との間の距離が短ければカプラ１によってカバーされる帯域は狭帯域となり、短絡素子１５の他端と給電点１４との間の距離が離れればカプラ１によってカバーされる帯域は広帯域となる。
【００１８】
もし中間部Ａ１以外の結合素子１１のある点と地板１２との間を接続したならば、カプラ１のハイ・インピーダンス化は実現できるものの、結合素子１１における電流分布が中間部Ａ１に関して非対称となる。いま、中間部Ａ１と第１開放端Ｅ１との間の中間位置を、短絡素子によって地板１２に接続した場合を想定する。この場合、中間部Ａ１と第１開放端Ｅ１との間の中間位置から、第１開放端Ｅ１に向かう電流の強さは、中間部Ａ１と第１開放端Ｅ１との間の中間位置から、第２開放端Ｅ２に向かう電流の強さよりも弱くなる。また、もし端Ｅ１と地板１２との間を短絡素子によって接続すると、結合素子１１においては、端Ｅ２に向かう電流しか流れなくなり、この結果、位置ずれに対する耐性は低下される。
【００１９】
本実施形態では、短絡素子１５は、結合素子１１の中間部Ａ１（結合素子１１と結合素子１１との間の接続点）と地板１２との間を接続する。したがって、同じ電流量で互いに逆向きの電流を結合素子１１に流すことを妨げることなく、つまり、カプラ１の位置ずれ耐性を弱めることなく、カプラ１のハイ・インピーダンス化を図ることができる。カプラ１のハイ・インピーダンス化により、周辺部品の影響（金属近接による影響）に起因するカプラ１の特性の低下を抑制することができる。
【００２０】
さらに、結合素子１１、給電素子１３および給電点１４は第１平面上に配置してもよく、短絡素子１５は、第１平面に対して隙間を置いて対向する第２平面上に配置してもよい。第２平面上の短絡素子１５は、第１平面と第２平面との間に延在する素子部（接続部）１５ａを介して、第１平面上の結合素子１１の中間部Ａ１に接続されてもよい。この素子部（接続部）１５ａは、短絡素子１５の一部分として機能する。
【００２１】
より詳しくは、短絡素子１５は、少なくとも２つの素子部１５ａ，１５ｂを備える。素子部１５ａは、第１平面と第２平面との間に延在する。素子部１５ａは、結合素子１１の中間部Ａ１から、第１平面に対して鉛直な方向に延在する。素子部１５ａの一端は結合素子１１の中間部Ａ１に接続される。素子部１５ａの他端は、第２平面に接続される。
【００２２】
素子部１５ｂは第２平面上に配置される。第２平面上においては、素子部１５ｂは、素子部１５ｂが第１平面上の給電素子１３と平行に延在するように配置される。素子部１５ｂの一端は、素子部１５ａの他端に接続される。素子部１５ｂの他端は、地板１２に電気的に結合される。
【００２３】
地板１２は、例えば、第１平面上に配置される。この場合、短絡素子１５の他端は、第１平面と第２平面との間に延在する別の素子部（接続部）を介して地板１２に接続される。もちろん、地板１２は、第２平面上に配置しても良い。また、第１平面と第２平面にそれぞれ地板１２を配置してもよい。
【００２４】
このように、結合素子１１、地板１２、給電素子１３および給電点１４を第１平面上に配置し、且つ短絡素子１５を、第１平面と第２平面との間に延在する素子１５ａと、第２平面上に配置される素子１５ｂとを用いて構成する図１の構造においては、結合素子１１の中央部Ａ１に関して短絡素子１５と給電素子１３とがほぼ対称となるので、結合素子１１における電流分布の対称性をより高めることができる。
【００２５】
より詳しくは、この図１の構造は、結合素子１１における電流分布を中間部Ａ１に関してほぼ完全に対称にすることができる。このことは、この構造をカプラ１に適用した場合においては、第１平面上におけるカプラ１の形状が、いわゆるＴ型モノポールアンテナと同一の形状となることからも理解されよう。換言すれば、図１の構造においては、短絡素子１５は、結合素子１１における電流分布の対称性にほとんど全く悪影響を与えることはない。
【００２６】
なお、第１平面と第２平面との間には誘電体をスペーサとして挿入してもよい。
【００２７】
給電点１４から第１開放端Ｅ１および第２開放端Ｅ２の各々までの電気長は、カプラ１によって送受信される電磁波（高周波信号）の中心周波数に対応する波長λの１／４である。換言すれば、結合素子１１の端Ｅ１と端Ｅ２との間の電気長の１／２と給電素子１３の電気長との和は、波長λの１／４である。
【００２８】
また、第１平面から鉛直方向に伸びる素子１５ａの電気長は、波長λの１／１０以下である。
【００２９】
結合素子１１の長さの１／２をＬ１、給電素子１３の長さをＬ２とすると、Ｌ１＋Ｌ２は、λ／４である。これにより、結合素子１１の一部分（中間部Ａ１と第１開放端Ｅ１との間の部分）と給電素子１３とが、一つの共振カプラ部（共振部）として機能する。さらに結合素子１１の他の一部分（中間部Ａ１と第２開放端Ｅ２との間の部分）と給電素子１３とが、別の一つの共振カプラアンテナ部（共振部）として機能する。したがって、共振スタブのような専用の共振部を、結合素子１１と地板１２との間に設けることなく、所望の周波数の無線信号を送受信することができる。
【００３０】
よって、本実施形態のカプラ１の構造は、地板と結合素子との間に共振部を配置する構造を採用する場合に比し、地板１２と結合素子１１との間の距離Ｄ１を短くすることを可能にする。換言すれば、本実施形態のカプラ１の構造は、結合素子とは別に共振部が設けられる通常のカプラに比し、必要な実装面積を大幅に少なくすることができる。さらに、短絡素子１５内の素子１５ａの長さを波長λの１／１０という短い長さに設定することにより、カプラ１を薄型の直方体形状によって実現することが可能となる。これにより、カプラ１を薄型基板（薄型誘電体基板）に容易な実装することが可能となり、カプラ１の小型化、薄型化を図ることができる。
【００３１】
結合素子とは別に共振部が設けられる通常のカプラにおいては、共振部の分だけ実装面が大きくなると共に、カプラに金属が近接した状態においては、結合素子に流れる電流の低下が引き起こされ、これによってカプラの特性（例えば放射効率）が低下される可能性がある。本実施形態のカプラ１においては、結合素子１１における電流分布を中間部Ａ１に関して対称に維持した状態で、カプラ１の入力インピーダンスを高めることができるので、たとえカプラ１に金属が近接しても、結合素子１１に多くの電流を流すことができる。よって、金属近接時のカプラ１の特性（例えば、放射効率、Ｓ２１、等）の低下を抑制することができる。
【００３２】
次に、図３、図４を参照して、図１のカプラ１を実現するための実装構造の例を説明する。ここでは、上述のスペーサとして基板（誘電体基板）を用いる場合について説明する。
【００３３】
図３、図４に示すカプラ構造は平面型カプラに対応している。図３は、カプラ１を基板の表面側から見た斜視図であり、図４はカプラ１を基板の裏面側から見た斜視図である。
【００３４】
図３に示されているように、カプラ１は、基板（誘電体基板）２０を備えている。基板２０は幅Ｗ、奥行きＤ、高さＨの直方体形状を有している。基板２０は薄型基板であり、その高さＨは、カプラ１によって送受信される電磁波（高周波信号）の中心周波数に対応する波長λの１／１０以下である。基板２０の第１表面２０ａ上においては、結合素子１１、地板１２、給電素子１３、および給電点１４が配置されている。
【００３５】
第１表面２０ａは上述の第１平面に対応する。結合素子１１、給電素子１３および給電点１４は基板２０の第１表面２０ａ上の第１領域に配置される。結合素子１１は、その結合素子１１の長手方向が基板２０の幅Ｗの方向に伸びた一辺２０ｃと平行に延在するように、基板２０の第１表面２０ａ上の第１領域に配置される。この場合、結合素子１１は、結合素子１１の長辺１１ｃが基板２０の第１表面２０ａの一辺２０ｃと面一となるように、基板２０の第１表面２０ａ上の第１領域に配置してもよい。給電素子１３は、結合素子１１の中央部Ａ１と給電点１４との間に延在される。地板１２は、基板２０の第１表面２０ａ上の第２領域に配置される。
【００３６】
結合素子１１および給電素子１３は金属の配線パターンによって実現してもよい。また地板１２は板状のグランド層によって実現してもよい。基板２０上には、さらに、カプラ１と電気的に接続される通信モジュールを設けてもよい。
【００３７】
この通信モジュールは、カプラ１を介して、他のデバイスとの近接無線通信を実行するように構成された通信デバイスである。
【００３８】
図４に示されているように、短絡素子１５は、基板２０の第２表面（裏面）２０ｂ上の第３領域に配置されている。第２表面（裏面）２０ｂは上述の第２平面に対応する。基板２０の第２表面（裏面）２０ｂ上の第３領域は、基板２０の第１表面２０ａ上の第１領域に対向している。第２表面（裏面）２０ｂ上の短絡素子１５は上述の素子部１５ｂに対応する。第２表面（裏面）２０ｂ上においては、この短絡素子１５は、第１表面２０ａ上の結合素子１１の中央部Ａ１に対向する位置と、第１表面２０ａ上の地板１２に対向する位置との間に延在される。この場合、短絡素子１５は、短絡素子１５が基板２０を介して給電素子１３に対向するように、給電素子１３とほぼ平行に延在されるようにしてもよい。これにより、結合素子１１の中央部Ａ１に関して短絡素子１５と給電素子１３とがほぼ対称な構造となる。この短絡素子１５の一端は、例えば、基板２０内のスルーホール１５１を介して、基板２０の第１表面２０ａ上の結合素子１１の中間部Ａ１に接続される。
【００３９】
このスルーホール１５１は、結合素子１１の中間部Ａ１から、第１表面２０ａに対して鉛直な方向に延在する。このスルーホール１５１は上述の素子（接続部）１５ａに相当する。もちろん、上述の素子（接続部）１５ａとしてスルーホール１５１を使用する代わりに、基板２０の一側面（一辺２０ｃを含む側面）上に配置された配線パターンを上述の素子部（接続部）１５ａとして使用しても良い。この場合、短絡素子１５の一端は、基板２０の一側面（一辺２０ｃを含む側面）上に配置された配線パターンを介して、基板２０の第１表面２０ａ上の結合素子１１の中間部Ａ１に接続される。
【００４０】
短絡素子１５の他端は、例えば、基板２０内のスルーホール１５２を介して、基板２０の第１表面２０ａ上の地板１２に接続される。もちろん、短絡素子１５の他端を、スルーホール１５２以外の他の配線パターン等を介して地板１２に電気的に接続してもよい。
【００４１】
なお、地板１２は、基板２０の第２表面２０ｂ上の第４領域に配置しても良い。第２表面２０ｂ上の第４領域は、基板２０の第１表面２０ａ上の第１領域とは対向しない領域である。このように、地板１２を、基板２０の第２表面２０ｂ上における、基板２０の第１表面２０ａ上の第１領域と非対向の第４領域に配置するのは、以下の理由による。
【００４２】
図３および図４に示す平面型カプラ構造においては、結合素子１１、給電素子１３、および短絡素子１５は、地板１２に対向していない。よって、たとえ基板２０として薄型基板を用いた場合であっても、カプラ１のエネルギ損失が増加することを防ぐことができる。この理由は以下の通りである。
【００４３】
カプラ１の特性は、結合素子１１と地板１２との間の距離に影響される。もし結合素子１１と地板１２との間の距離が短すぎるならば、結合素子１１と地板１２との間の結合に起因して、結合素子１１から発生される電磁場の一部が地板１２に流れ込みやすくなる。これにより、エネルギ損出が発生し、カプラ１と他のカプラとの間の電磁的結合が弱まってしまう。結合素子１１と地板１２との間の距離を長く設定すれば、結合素子１１と地板１２との間の結合を回避し得る。しかし、結合素子と地板との間の距離を長くするためには、カプラ実装面積もしくは距離Ｄ１を広げなくてはならず、カプラ１の高さを増加させる要因になる。本実施形態では、結合素子１は地板１２に対向しないので、容易に結合素子１と地板１２との間の距離を十分に確保することができる。よって、たとえ基板２０として薄型基板を用いた場合であっても、カプラ１のエネルギ損失が増加することを防ぐことができる。
【００４４】
次に、図５から図９を参照して、本実施形態のカプラ１の他のいくつかの構成例について説明する。
【００４５】
図５に示すカプラ１においては、給電点１４は、中央部Ａ１の直下ではなく、中央部Ａ１の直下にオフセットを加えることによって得られる位置（オフセットされた位置）に設けられている。このように給電点１４の位置をオフセットしても、図１の構成と同様の効果を得ることができる。
【００４６】
図６に示すカプラ１においては、給電点１４のみならず、短絡点（短絡素子１５と地板１２との間の接続点）もオフセットされている。より詳しくは、給電点１４は、中央部Ａ１の直下ではなく、中央部Ａ１の直下に対して第１方向のオフセットを加えることによって得られる位置（オフセットされた位置）に設けられている。短絡点は、中央部Ａ１の直下ではなく、中央部Ａ１の直下に対して第２方向のオフセットを加えることによって得られる位置（オフセットされた位置）に設けられている。第１方向のオフセット長（Ｌ３）は、第２方向のオフセット長（Ｌ３）と同じ長さである。さらに、第２方向は第１方向と逆方向である。
【００４７】
このように、図６の構成においては、給電素子１３および短絡素子１５は結合素子１１の中央部Ａ１に共通接続されており、且つ給電点１４と短絡点が互いに逆方向に同じ距離だけオフセットされている。したがって、図５の構成よりも、カプラ１における電流分布の対称性を高めることができる。
【００４８】
図７に示すカプラ１においては、給電点１４と短絡点が互いに逆方向に同じ距離だけオフセットされており、さらに、給電素子１３と結合素子１１との間の接続点と短絡素子１５と結合素子１１との間の接続点とが僅かに離れている。
【００４９】
図８に示すカプラ１においては、短絡素子１５は、複数の接続点（短絡点）で地板１２に接続されている。同様に、図９に示すカプラ１においても、短絡素子１５は、複数の接続点（短絡点）で地板１２に接続されている。
【００５０】
次に、図１０を参照して、一平面上に配置可能なカプラ１の構成例について説明する。
【００５１】
図１０のカプラ１においては、短絡素子１５は、結合素子１１および給電素子１３が配置される第１平面上に配置されている。短絡素子１５は図１０に示すように折り曲げられた形状を有しており、その短絡素子１５の一端は結合素子１１の中央部Ａ１に接続されている。また短絡素子１５の他端は地板１２に接続されている。図１０のカプラ１においても、結合素子１１における電流分布を、中間部Ａ１に関してほぼ対称にすることができる。また、図１０のカプラ１の構造は、基板の片面のみを利用するだけでカプラ１を容易に実現できるというメリットもある。
【００５２】
図１１は、図１０のカプラ１を実現するための実装構造の例を示している。この図１１は、カプラ１を基板表面側から見た斜視図である。
【００５３】
図１１に示されているように、カプラ１は、基板（誘電体基板）２０を備えている。基板２０の第１表面２０ａ上においては、結合素子１１、地板１２、給電素子１３、給電点１４および短絡素子１５が配置されている。
【００５４】
より詳しくは、結合素子１１、給電素子１３、給電点１４および短絡素子１５は基板２０の第１表面２０ａ上の第１領域に配置される。結合素子１１はその結合素子１１の長手方向が基板２０の幅Ｗの方向と平行に延在するように基板２０の第１表面２０ａ上の第１領域に配置される。給電素子１３は結合素子１１の中央部Ａ１と給電点１４との間に延在される。短絡素子１５は結合素子１１の中央部Ａ１と地板１２との間に配置される。
【００５５】
結合素子１１および給電素子１３は金属の配線パターンによって実現してもよい。また地板１２は板状のグランド層によって実現してもよい。基板２０上には、さらに、カプラ１と電気的に接続される通信モジュールを設けてもよい。
【００５６】
次に、図１２から図１６を参照して、一平面上に実装可能なカプラ１の他のいくつかの構成例について説明する。
【００５７】
図１２に示すカプラ１においては、給電点１４は、中央部Ａ１の直下ではなく、中央部Ａ１の直下にオフセットを加えることによって得られる位置（オフセットされた位置）に設けられている。また、短絡素子１５と地板１２との接続点（短絡点）は、給電点１４のオフセット方向と逆の方向にオフセットされている。
【００５８】
さらに、図１２に示すカプラ１においては、短絡素子１５は直線形状を有している。
【００５９】
図１３に示すカプラ１においては、結合素子１１の両端部がそれぞれ下方に折り曲げられている。この構成により、たとえ基板２０の幅Ｗが狭い場合であっても、結合素子１１の長さを適切な長さに設定することができる。
【００６０】
図１４に示すカプラ１においては、結合素子１１の両端部がそれぞれ下方に折り曲げられており、さらに、地板１２の上端の両側が切り取られており、地板１２の上端の両側にはテーパ１２Ａ，１２Ｂが設けられている。この構成により、たとえ結合素子１１の両端部がそれぞれ下方に折り曲げた場合であっても、結合素子１１と地板１２との間の距離を十分に確保することができる。
【００６１】
図１５に示すカプラ１においては、短絡素子１５は直線形状を有している。
【００６２】
図１６に示すカプラ１においては、給電素子１３の両側に２つの短絡素子１５が設けられている。給電素子１３の両側に２つの短絡素子１５があるので、図１０の構成よりも電流分布の対称性を高めることができる。
【００６３】
次に、図１７乃至図２１を参照して、カプラ１の特性測定の結果について説明する。ここでは、カプラ１が２つの平面上に実装される構造である場合を想定する。図１７、図１８は測定条件を示している。図１９は、図１７、図１８の測定条件下におけるカプラ１のＳ２１特性を示している。図１９の横軸は周波数を表し、図１９の縦軸は透過係数（Ｓ２１［ｄＢ］）を表している。同様に、図２０は、図１７、図１８の測定条件下におけるカプラ１のリターンロス特性（Ｓ１１［ｄＢ］）を示し、図２１は、図１７、図１８の測定条件下におけるカプラ１の放射効率を示している。測定条件は次の通りである。
【００６４】
図１７では、カプラ１の背面側に金属板２５を配置している。カプラ１を電子機器に実装した状態においては、カプラ１の近くに、金属（電子機器内の他の周辺部品）が存在することになる。この環境を再現するために、カプラ１の背面側に金属板２５が配置されている。カプラ１と金属板２５との間の距離は図１８に示すように１ｍｍである。
【００６５】
図１７に示すように、カプラ１の結合素子１１に対して基準カプラ１０の結合素子１０Ｂは左方向に10mmずらされ、かつカプラ１と基準カプラ１０との間の縦方向のオフセット距離は10mmに設定されている。基準カプラ１０としてはこの分野で広く知られているカプラを用いればよい。図１７の例では、基準カプラ１０は基板１０Ａ、結合素子１０Ｂ、および地板１０Ｃを備えている。
【００６６】
カプラ１の周辺に金属が存在し、且つカプラ１に対して基準カプラ１０の位置がずれている場合でも、十分なカプラ特性が得られることが、図１９乃至図２１から理解されよう。
【００６７】
次に、図２２、図２３、図２４を参照して、カプラ１の特性測定の結果の別の例について説明する。ここでは、カプラ１が２つの平面上に実装される構造である場合を想定する。図２２、図２３は測定条件を示している。図２４は、図２２の測定条件下におけるカプラ１の特性（曲線２１）と、図２３の測定条件下におけるカプラ１の特性（曲線２２）を示している。図２４の横軸は周波数を表し、図２４の縦軸は透過係数（Ｓ２１［ｄＢ］）を表している。
【００６８】
測定条件は次の通りである。
【００６９】
図２２は、カプラ１の結合素子に対して基準カプラ１０の結合素子を右方向に10mmずらし、かつカプラ間の縦方向のオフセット距離を10mmとしている。カプラ１の背面には図１７の場合と同様に、カプラ１から1mmの間隔置いて金属板２５が配置されている。図２３は、図１７の場合と同様に、カプラ１の結合素子に対して基準カプラ１０の結合素子を左方向に10mmずらし、かつカプラ間の縦方向のオフセット距離を10mmとしている。
【００７０】
カプラ１に対して基準カプラ１０の位置を左右どちらの方向にずらした場合でも、十分なカプラ特性が得られることが、図２４から理解されよう。
【００７１】
図２５は、カプラ１の背面に金属板２５を配置した場合における、カプラ１の電流（表面電流）分布の解析結果を示している。
【００７２】
図２５では、電流量が多い部分ほど濃い色で示されている。本実施形態のカプラ１においては、たとえカプラ１に金属が近接された時においても、結合素子に多くの電流が流れることが図２５から理解されよう。また、結合素子周辺では電界も高くなる。
【００７３】
図２６は、カプラ１が搭載される電子機器の外観を示す斜視図である。この電子機器は、情報処理装置、例えば、バッテリ駆動可能なノートブック型の携帯型パーソナルコンピュータ３０として実現されている。
【００７４】
コンピュータ３０は、本体３００およびディスプレイユニット３５０を備えている。ディスプレイユニット３５０は、回動自在に本体３００に取り付けられている。ディスプレイユニット３５０は、本体３００の上面を露出させる開放位置と、本体３００の上面を覆う閉塞位置との間で回動する。ディスプレイユニット３５０の筐体内には、ＬＣＤ（liquid crystal display）３５１が設けられている。
【００７５】
本体３００は薄い箱状の筐体を有している。本体３００の筐体は、下部ケース３００ａとこれに嵌合されたトップカバー３００ｂとを含んでいる。本体３００の上面上には、キーボード３０１、タッチパッド３０２および電源スイッチ３０３等が配置されている。また本体３００の筐体の外壁、たとえば、右側壁には、カードスロット３０４が設けられている。図２６の例では、光ディスクドライブ３０５の収納部の上部にカードスロット３０４が配置されている。本体３００の筐体内には、カプラ１が設けられている。カプラ１は、図２７に示すように、例えば、基板２０上の結合素子１１がトップカバー３００ｂに対向し、且つ本体３００の筐体の外壁に対向するように配置される。つまり、カプラ１の基板２０は、基板２０の第１表面２０ａがトップカバー３００ｂに対向し、且つ結合素子１１が配置される基板２０上の第１領域が、地板１２が配置される第２領域よりも本体３００の筐体の外壁（たとえば右側壁）に近接する向きで、筐体内に配置される。かくして右側壁の一部、およびトップカバー３００ｂのパームレスト領域３００ｃの一部は、それぞれ通信面として機能する。
【００７６】
なお、カプラ１はディスプレイユニット３５０の筐体内に設けても良い。
【００７７】
また、カプラ１は、図２８に示すように、カードスロット３０４に取り外し自在に挿入されるカード装置（たとえばＳＤカード）３０６内に設けても良い。この場合、カード装置３０６の一端部には、ホストとのインターフェースのためのコネクタ３０６Ａが設けられている。カプラ１は、カード装置３０６の他端部側に結合素子１１が位置するように、カード装置３０６内に配置される。上述したように、カプラ１はハイ・インピーダンス化されているので、カプラ１をカード装置３０６として実現した場合でも、本体３００内の周辺部品との間の結合による影響を低減することができる。
【００７８】
カプラ１が搭載される電子機器は携帯型パーソナルコンピュータ３０に制限されない。図２９は、カプラ１をスレートＰＣ４０に実装した例を示している。
【００７９】
図３０は、コンピュータ３０のシステム構成を示すブロック図である。  
コンピュータ３０は、カプラ装置１、キーボード３０１、タッチパッド３０２、電源スイッチ３０３、光ディスクドライブ（ＯＤＤ）３０５およびＬＣＤ３５１の他に、ハードディスクドライブ（ＨＤＤ）４０４、ＣＰＵ４０５、主メモリ４０６、ＢＩＯＳ（basic input/output system）−ＲＯＭ４０７、ノースブリッジ４０８、グラフィクスコントローラ４０９、ビデオメモリ（ＶＲＡＭ）４１０、サウスブリッジ４１１、エンベデッドコントローラ／キーボードコントローラＩＣ（ＥＣ／ＫＢＣ）４１２、電源コントローラ４１３および近接無線通信デバイス４１４を含む。
【００８０】
ハードディスクドライブ４０４は、オペレーティングシステム（ＯＳ）や各種アプリケーションプログラム等を格納する。ＣＰＵ４０５は、コンピュータ３０の動作を制御するためのプロセッサであり、ハードディスクドライブ４０４から主メモリ４０６にロードされる各種プログラムを実行する。ＣＰＵ４０５が実行するプログラムには、オペレーティングシステム５０１、近接無線通信ガジェットアプリケーションプログラム５０２、認証アプリケーションプログラム５０３、あるいは送信トレイアプリケーションプログラム５０４を含む。またＣＰＵ４０５は、ハードウェア制御のために、ＢＩＯＳ−ＲＯＭ４０７に格納されたＢＩＯＳプログラムを実行する。
【００８１】
ノースブリッジ４０８は、ＣＰＵ４０５のローカルバスとサウスブリッジ４１１との間を接続する。ノースブリッジ４０８は、主メモリ４０６をアクセス制御するメモリコントローラを内蔵する。また、ノースブリッジ４０８は、ＡＧＰバスなどを介してグラフィクスコントローラ４０９との通信を実行する機能を有する。グラフィクスコントローラ４０９は、ＬＣＤ３５１を制御する。グラフィクスコントローラ４０９は、ビデオメモリ４１０に記憶された表示データから、ＬＣＤ３５１に表示させる表示イメージを表す映像信号を生成する。なお表示データは、ＣＰＵ４０５の制御の下にビデオメモリ４１０に書き込まれる。
【００８２】
サウスブリッジ４１１は、ＬＰＣバス上のデバイスを制御する。サウスブリッジ４１１は、ハードディスクドライブ４０４を制御するためのＡＴＡコントローラを内蔵している。さらに、サウスブリッジ４１１は、ＢＩＯＳ−ＲＯＭ４０７をアクセス制御するための機能を有している。エンベデッドコントローラ／キーボードコントローラＩＣ（ＥＣ／ＫＢＣ）４１２は、エンベデッドコントローラと、キーボードコントローラとが集積された１チップマイクロコンピュータである。エンベデッドコントローラは、ユーザによる電源スイッチ３０３の操作に応じて情報処理装置３０をパワーオン／パワーオフするように電源コントローラ４１３を制御する。キーボードコントローラは、キーボード３０１およびタッチパッド３０２を制御する。電源コントローラ４１３は、図示しない電源装置の動作を制御する。なお当該電源装置は、コンピュータ３０の各部の動作電力を生成する。
【００８３】
近接無線通信デバイス４１４は近接無線通信を実行するための通信モジュールである。近接無線通信デバイス４１４は、ＰＨＹ／ＭＡＣ部４１４ａを備える。ＰＨＹ／ＭＡＣ部４１４ａは、ＣＰＵ４０５による制御の下に動作する。ＰＨＹ／ＭＡＣ部４１４ａは、カプラ１を介して信号を無線で送受信する。この近接無線通信デバイス４１４は本体３００の筐体内に収容される。
【００８４】
なお、近接無線通信デバイス４１４とサウスブリッジ４１１との間のデータの転送は、例えば、ＰＣＩ（peripheral component interconnect）バスを介して行われる。なお、ＰＣＩの代わりにＰＣＩ  Ｅｘｐｒｅｓｓを用いても良い。
【００８５】
上述したように、近接無線通信デバイス４１４とカプラ１はカード装置３０６内に内蔵してもよい。
【００８６】
なお、ここでは、カプラ１を搭載する電子機器の例としてコンピュータ３０を説明したが、この電子機器としては、たとえば、ＴＶであってもよい。カプラ１はＴＶの筐体内に配置される。ＴＶがカードスロットを有するならば、そのカードスロットに、カプラ１を内蔵したカード、またはカプラ１と近接無線通信デバイス４１４の双方を内蔵したカードを挿入しても良い。
【００８７】
次に、図３１、図３２を参照して、カード装置３０６のいくつかの構成例を説明する。
【００８８】
図３１はカード装置３０６の第１の構成例を示している。カード装置３０６の筐体内には、プリント回路基板のような基板（誘電体基板）５００が設けられる。この基板５００の第１表面上の第１領域には上述の結合素子１１および給電素子１３が配置される。基板５００の第１表面上の第２領域には近接無線通信デバイス４１４が配置される。なお、第２領域には、近接無線通信デバイス４１４に加え、不揮発性メモリなどを設けても良い。基板５００の第２表面（裏面）上における、第１領域に対向した第３領域には、短絡素子１５が配置されている。短絡素子１５は基板５００内のスルーホール等を介して結合素子１１の中央部Ａ１に接続される。基板５００の第２表面（裏面）上における、第１領域に非対向の第４領域には、地板１２としてのグランド層が配置されている。給電端子１４は第１表面側または第２表面側のどちらに設けても良い。近接無線通信デバイス４１４のいくつかのグランドピンは、基板５００内のスルーホールを介して地板１２に接続される。
【００８９】
図３２はカード装置３０６の第２の構成例を示している。図３２においては、基板５００の第１表面上の第１領域には上述の結合素子１１および給電素子１３が配置される。基板５００の第１表面上の第２領域には地板１２が配置される。基板５００の第２表面（裏面）上における、第１領域に対向した第３領域には、短絡素子１５が配置されている。基板５００の第２表面（裏面）上における、第１領域に非対向の第４領域には、近接無線通信デバイス４１４が配置される。
【００９０】
以上説明したように、本実施形態においては、給電素子１３の一端が結合素子１１の中間部Ａ１に接続され、かつ短絡素子１５の一端が、結合素子１１の中間部Ａ１の中間部Ａ１に接続され、短絡素子１５の他端が地板１２に接続されているので、結合素子１１に同じ電流量で互いに逆向きの電流を流すことを妨げることなく、つまり、カプラ１の位置ずれ耐性を弱めることなく、カプラ１のハイ・インピーダンス化を図ることができる。よって、周辺部品による影響の低減と位置ずれに対する十分な耐性との双方を容易に実現することができる。
【００９１】
なお、カプラ１の共振周波数は上述のＬ１＋Ｌ２の長さに基づいて決定されるが、このカプラ１の共振周波数を調整するために、図１のカプラ１の結合素子１１と給電点１４との間にインダクタなどの素子を追加してもよい。図３３は、図１のカプラ１の給電点１４と結合素子１１との間にインダクタＬを共振周波数調整用素子（集中定数素子）として直列に挿入した例である。図３３では、給電素子１３にインダクタＬが挿入されている。図３４は図1のカプラ１の短絡素子１５にインダクタＬを直列に挿入した例である。図３５は、図1のカプラ１において、結合素子１１と給電点１４との間につまり給電素子１３にインダクタＬを直列に挿入し、かつ短絡素子１５にインダクタＬを直列に挿入した例である。
【００９２】
インダクタなどの素子を追加する構成は、一平面上に配置可能な図１０のカプラ１にも適用してもよい。図３６は、図１０のカプラ１の給電素子１３にインダクタＬを直列に挿入した例である。図３７は、図１０のカプラ１の短絡素子１３にインダクタＬを直列に挿入した例である。図３８は、図１０のカプラ１において、結合素子１１と給電点１４との間につまり給電素子１３にインダクタＬを直列に挿入し、かつ短絡素子１５にインダクタＬを直列に挿入した例である。
【００９３】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００９４】
１…カプラ、１１…結合素子、１２…地板、１３…給電素子、１５…短絡素子。
【図１】
2012230708.tif 000003
【図２】
2012230708.tif 000004
【図３】
2012230708.tif 000005
【図４】
2012230708.tif 000006
【図５】
2012230708.tif 000007
【図６】
2012230708.tif 000008
【図７】
2012230708.tif 000009
【図８】
2012230708.tif 000010
【図９】
2012230708.tif 000011
【図１０】
2012230708.tif 000012
【図１１】
2012230708.tif 000013
【図１２】
2012230708.tif 000014
【図１３】
2012230708.tif 000015
【図１４】
2012230708.tif 000016
【図１５】
2012230708.tif 000017
【図１６】
2012230708.tif 000018
【図１７】
2012230708.tif 000019
【図１８】
2012230708.tif 000020
【図１９】
2012230708.tif 000021
【図２０】
2012230708.tif 000022
【図２１】
2012230708.tif 000023
【図２２】
2012230708.tif 000024
【図２３】
2012230708.tif 000025
【図２４】
2012230708.tif 000026
【図２５】
2012230708.tif 000027
【図２６】
2012230708.tif 000028
【図２７】
2012230708.tif 000029
【図２８】
2012230708.tif 000030
【図２９】
2012230708.tif 000031
【図３０】
2012230708.tif 000032
【図３１】
2012230708.tif 000033
【図３２】
2012230708.tif 000034
【図３３】
2012230708.tif 000035
【図３４】
2012230708.tif 000036
【図３５】
2012230708.tif 000037
【図３６】
2012230708.tif 000038
【図３７】
2012230708.tif 000039
【図３８】
2012230708.tif 000040