(57)【要約】【課題】パワーオン時における回路電源電圧の変化の緩急に拘らず、非動作電圧から動作電圧へ変化時にリセット信号を確実に出力するパワーオンリセット回路を提供する。【解決手段】本発明に係るパワーオンリセット回路は、回路電源電圧を受けて充電を行う充電回路と、回路電源電圧を受けて出力電圧を出力する動作電圧設定回路と、前記充電回路の出力する充電電圧、及び、前記動作電圧設定回路の出力する出力電圧を判定して、パワーオンリセット信号を出力する電圧判定回路とを備える。【選択図】図１
2012195667.tif 000002
【特許請求の範囲】
【請求項１】
回路電源電圧を受けて充電を行う充電回路と、
回路電源電圧を受けて出力電圧を出力する動作電圧設定回路と、
前記充電回路の出力する充電電圧、及び、前記動作電圧設定回路の出力する出力電圧を判定して、パワーオンリセット信号を出力する電圧判定回路と
を備えるパワーオンリセット回路。
【請求項２】
前記電圧判定回路における判定のために、前記充電回路の出力する充電電圧に対して、第１の入力閾値電圧が設定されており、前記動作電圧設定回路の出力する出力電圧に対して、第２の入力閾値電圧が設定されており、
前記第１の入力閾値電圧と前記第２の入力閾値電圧とが、異なる閾値であることを特徴とする請求項１に記載のパワーオンリセット回路。
【請求項３】
前記電圧判定回路は、
前記充電回路の出力する充電電圧と第１の入力閾値電圧とを比較しており、同時に、
前記動作電圧設定回路の出力する出力電圧と、前記第１の入力閾値電圧より小さい第２の入力閾値電圧とを比較しており、
前記充電回路の出力する充電電圧が第１の入力閾値電圧より大きくなり、かつ、前記動作電圧設定回路の出力する出力電圧が第２の入力閾値電圧より大きくなった場合に、パワーオンリセット信号を発する期間を終了させる信号を出力する
ことを特徴とする請求項１又は２に記載のパワーオンリセット回路。
【請求項４】
前記電圧判定回路が、２入力ＮＡＮＤ回路で構成されていることを特徴とする請求項１乃至３のうちのいずれか一に記載のパワーオンリセット回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路電源電圧が非動作電圧から動作電圧へ変化する際にパワーオンリセット信号を発するパワーオンリセット回路に関する。
【背景技術】
【０００２】
リセット付きラッチ回路等の揮発性データを記憶する回路では、回路電源電圧が非動作電圧から動作電圧へ変化する際に、通常、回路を初期状態に設定する必要がある。そのため、回路電源電圧が非動作電圧から動作電圧の変化時にリセット信号を生成し、これによりリセット付きラッチ回路等を初期状態に設定するパワーオンリセット回路に関する技術が開発されている。このようなパワーオンリセット回路は、リセット信号を出力するか否かを判定するパワーオンリセット判定回路（電圧判定回路）を備えている。
【０００３】
従来の技術では、パワーオンリセット判定回路（電圧判定回路）への入力はインバータ回路で構成される。その入力は充電回路の出力電圧（充電電圧）である。つまり、充電回路における傾斜を有する充電電圧を、パワーオンリセット判定回路（電圧判定回路）における入力閾値電圧と比較することで、パワーオンリセットを行う期間（パワーオンリセット期間）に関する判定を行っている。このようなパワーオンリセット判定回路（電圧判定回路）では、回路電源電圧の変化の傾斜が、充電電圧の傾斜と同等に非常に緩やかである場合については考慮されておらず、次のような問題がある。
【０００４】
例えば、パワーオンリセット回路において、電源投入後に充電回路が動作し０Ｖから充電が開始され、充電電圧がパワーオンリセット判定回路（電圧判定回路）の入力閾値電圧に達するとパワーオンリセット期間が終了する。しかしながら、充電回路の充電電圧の傾斜と回路電源電圧の変化の傾斜が同等である場合、充電回路の充電電圧値は、パワーオンリセット判定回路（電圧判定回路）の入力閾値電圧に達した状態で遷移することになるため、パワーオンリセット期間が生成されることがない。そうすると、リセット信号は出力され得ない。このことにつき以下、具体的に説明する。
【０００５】
図６は、従来のパワーオンリセット回路の各電圧遷移について説明する図である。図６（Ａ）は、回路電源電圧Ｖ１の傾斜が、充電回路の充電電圧Ｖｒｃの傾斜よりも急峻である場合の図であり、図６（Ｂ）は、回路電源電圧Ｖ１の傾斜と、充電回路の充電電圧Ｖｒｃの傾斜が同等である場合の図である。以下、回路電源電圧Ｖ１が回路最低動作電圧Ｖｍｉｎに達するまでの期間・電圧を「回路非動作期間・電圧（１）」と称し、回路電源電圧Ｖ１が回路最低動作電圧Ｖｍｉｎを超えた以降の期間・電圧を「回路動作期間・電圧（２）」と称する。
【０００６】
図６（Ａ）に示すように、回路電源電圧Ｖ１が充電回路の充電電圧よりも急峻に立ち上がる場合、回路動作期間（２）において、Ｖｔ１＞Ｖｒｃである期間、即ち、充電電圧Ｖｒｃがパワーオンリセット判定回路（電圧判定回路）における入力閾値電圧Ｖｔ１を超えるまでの期間では、パワーオンリセット回路はリセット信号Ｐｏｃを出力する（図６（Ａ）の（３）の期間）。しかし、図６（Ｂ）に示すような、回路電源電圧Ｖ１が充電回路の充電電圧と同等に緩やかに立ち上がる場合、回路電源電圧Ｖ１が回路最低動作電圧Ｖｍｉｎに達するとき、既に充電電圧Ｖｒｃが、パワーオンリセット判定回路（電圧判定回路）における入力閾値電圧Ｖｔ１を超えてしまっているため、リセット信号Ｐｏｃが出力され得ない。このように、回路電源電圧の立ち上がりの変化の緩急により、パワーオンリセット信号が適切に生成できない場合がある。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、パワーオン時における回路電源電圧の変化の緩急に拘らず、非動作電圧から動作電圧へ変化時にリセット信号を確実に出力するパワーオンリセット回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、上記の目的を達成するために為されたものである。本発明に係るパワーオンリセット回路は、
回路電源電圧を受けて充電を行う充電回路と、
回路電源電圧を受けて出力電圧を出力する動作電圧設定回路と、
前記充電回路の出力する充電電圧、及び、前記動作電圧設定回路の出力する出力電圧を判定して、パワーオンリセット信号を出力する電圧判定回路と
を備える。
【０００９】
電圧判定回路における判定のために、充電回路の出力する充電電圧に対して、第１の入力閾値電圧が設定されており、動作電圧設定回路の出力する出力電圧に対して、第２の入力閾値電圧が設定されており、
第１の入力閾値電圧と第２の入力閾値電圧とが、異なる閾値であることが好ましい。
【００１０】
電圧判定回路は、
充電回路の出力する充電電圧と第１の入力閾値電圧とを比較しており、同時に、
動作電圧設定回路の出力する出力電圧と、第１の入力閾値電圧より小さい第２の入力閾値電圧とを比較しており、
充電回路の出力する充電電圧が第１の入力閾値電圧より大きくなり、かつ、動作電圧設定回路の出力する出力電圧が第２の入力閾値電圧より大きくなった場合に、パワーオンリセット信号を発する期間を終了させる信号を出力するものであることが好ましい。
【００１１】
電圧判定回路が、２入力ＮＡＮＤ回路で構成されていてもよい。
【発明の効果】
【００１２】
本発明を利用することにより、パワーオンリセット回路において、パワーオン時の回路電源電圧の立ち上がりの緩急に拘らず、パワーオンリセット期間、及び、パワーオンリセット電圧を容易に設定することができ、パワーオンリセット信号を確実に出力することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１の実施形態に係るパワーオンリセット回路の全体構成を示すブロック図である。
【図２】本発明の第１の実施形態に係るパワーオンリセット回路を構成する各ブロックの回路図である。
【図３Ａ】回路電源電圧Ｖ１の傾斜が、充電回路の充電電圧Ｖｒｃの傾斜よりも急峻である場合の、本発明の第１の実施形態に係るパワーオンリセット回路の各電圧遷移について説明する図である。
【図３Ｂ】回路電源電圧Ｖ１の傾斜と、充電回路の充電電圧Ｖｒｃの傾斜が同等である場合の、本発明の第１の実施形態に係るパワーオンリセット回路の各電圧遷移について説明する図である。
【図４】本発明のその他の実施形態に係るパワーオンリセット回路を構成する各ブロックの回路図である。
【図５】本発明のその他の実施形態に係るパワーオンリセット回路を構成する各ブロックの回路図である。
【図６】従来のパワーオンリセット回路の各電圧遷移について説明する図である。図６（Ａ）は、回路電源電圧Ｖ１の傾斜が、充電回路の充電電圧Ｖｒｃの傾斜よりも急峻である場合の図であり、図６（Ｂ）は、回路電源電圧Ｖ１の傾斜と、充電回路の充電電圧Ｖｒｃの傾斜が同等である場合の図である。
【発明を実施するための形態】
【００１４】
以下、図面を参照して、本発明に係る好適な実施形態を説明する。
【００１５】
[１．第１の実施形態]
１．１．パワーオンリセット回路の全体構成
図１は、本発明の第１の実施形態に係るパワーオンリセット回路１の全体構成を示すブロック図である。本明細書においてパワーオンリセット信号とは、回路電源電圧が非動作電圧から動作電圧へ変化する際に、回路を初期状態に設定するために発せられるリセット信号である。図１に示すように、第１の実施形態に係るパワーオンリセット回路１は、動作電圧設定回路２、充電回路４、動作電圧設定回路２の出力電圧Ｖｐと充電回路４の出力電圧（充電電圧）Ｖｒｃを入力とする電圧判定回路（パワーオンリセット判定回路）６、電圧判定回路６の電源電圧を供給する定電圧発生回路８、及び、電圧判定回路８の出力電圧を変換するレベルシフト回路１０で構成されている。
【００１６】
動作電圧設定回路２は、回路電源電圧Ｖ１から出力電圧Ｖｐを生成し、出力する。充電回路４は、回路電源電圧Ｖ１から充電傾斜を持つ電圧（充電電圧）Ｖｒｃを生成し、出力する。
【００１７】
電圧判定回路６は、出力電圧Ｖｐと充電電圧Ｖｒｃの二つを入力とする。これら入力に対して、後述のように異なる入力閾値電圧が設定されている。つまり、電圧判定回路６の第１の入力Ｉｎ１には、充電回路４の充電電圧Ｖｒｃが入力され、この入力に対しては、第１の入力閾値電圧Ｖｔ１が設定されている。電圧判定回路６の第２の入力Ｉｎ２には、動作電圧設定回路２からの出力電圧Ｖｐが入力され、この入力に対しては、第２の入力閾値電圧Ｖｔ２が設定されている。
【００１８】
電圧判定回路６の第１の入力Ｉｎ１に対する第１の入力閾値電圧Ｖｔ１は、後で説明するように、充電回路４の充電電圧Ｖｒｃの電圧傾斜に合わせて、パワーオンリセット期間を適宜形成するように設定されている。同様に、電圧判定回路６の第２の入力Ｉｎ２に対する第２の入力閾値電圧Ｖｔ２は、後で説明するように、パワーオンリセット信号を出力する回路電源電圧に合わせて、所定の電圧となるように設定されている。なお、動作電圧設定回路２の出力電圧Ｖｐと第２の入力閾値電圧Ｖｔ２は、回路電源電圧Ｖ１が最低動作電圧Ｖｍｉｎ未満のときに、「Ｖｔ２＞Ｖｐ」の関係が維持されるように設定されている。
【００１９】
電圧判定回路６は、定電圧発生回路８の出力Ｖ２を受けて定電圧動作する。このことにより、定電圧発生回路８の出力以上に回路電源電圧Ｖ１の電圧変動が発生した際にも、入力閾値電圧（第１の入力閾値電圧Ｖｔ１、第２の入力閾値電圧Ｖｔ２）の変動が抑えられ、パワーオンリセット信号が安定制御される。
【００２０】
電圧判定回路６は、第１の入力Ｉｎ１が第１の入力閾値電圧Ｖｔ１を超え、且つ、第２の入力Ｉｎ２が第２の入力閾値電圧Ｖｔ２を超えた場合に、その出力Ｖａを変化させるように構成されている。
【００２１】
レベルシフト回路１０は、定電圧発生回路８の出力Ｖ２で動作する電圧判定回路６の出力Ｖａの電圧値Ｖ２を、電圧値Ｖ１に変換する回路である。
【００２２】
１．２．パワーオンリセット回路の各ブロックの構成
図２は、第１の実施形態に係るパワーオンリセット回路１を構成する各ブロックの回路図である。
【００２３】
動作電圧設定回路２は、ＰチャネルＣＭＯＳトランジスタＰ１、ＮチャネルディプリーションＣＭＯＳトランジスタＮＤで構成される。動作電圧設定回路２では、ＮチャネルディプリーションＣＭＯＳトランジスタＮＤのゲートをＧＮＤ（接地）に接続することで、ＮチャネルディプリーションＣＭＯＳトランジスタＮＤが定電流源として使用される。また、ＰチャネルＣＭＯＳトランジスタＰ１のゲートをドレインに接続することで、飽和結線が形成されている。更に、ＰチャネルＣＭＯＳトランジスタＰ１のドレインと、ＮチャネルディプリーションＣＭＯＳトランジスタＮＤのドレインとを接続することにより、ＰチャネルＣＭＯＳトランジスタＰ１が、ダイオードとして機能している。これらの構成によって、動作電圧設定回路２は、回路電源電圧Ｖ１より上記ダイオード降下分の出力電圧Ｖｐを出力する。即ち、動作電圧設定回路２は、回路電源電圧Ｖ１の所定の割合の電圧を出力する。
【００２４】
充電回路４では、動作電圧設定回路２の出力電圧Ｖｐがゲートに接続されたＰチャネルＣＭＯＳトランジスタＰ２のドレインと、容量Ｃｐとが、接続される。更に、容量Ｃｐの片側をＧＮＤ（接地）に接続することで、出力電圧Ｖｐにより制御された、ＰチャネルＣＭＯＳトランジスタＰ２を電流源とする、充電回路が構成される。充電回路４は、ＰチャネルＣＭＯＳトランジスタＰ２のＫ値と容量Ｃｐの容量値により決定される傾斜を有する充電電圧Ｖｒｃを出力する。
【００２５】
定電圧発生回路８は、電圧判定回路６に電源を供給し、回路電源電圧Ｖ１が定電圧発生回路８に設定された電圧に達すると、定電圧出力動作を開始し、定電圧Ｖ２を安定して供給する。レベルシフト回路１０は、定電圧発生回路８の出力Ｖ２で動作する電圧判定回路６の出力Ｖａの電圧値Ｖ２を電圧値Ｖ１に変換し、パワーオンリセット信号Ｐｏｃとして出力する。
【００２６】
電圧判定回路６は、ＰチャネルＣＭＯＳトランジスタＰ３、ＰチャネルＣＭＯＳトランジスタＰ４、ＮチャネルＣＭＯＳトランジスタＮＥ、及び、ＮチャネルＣＭＯＳトランジスタＮＬを、ＮＡＮＤ結線することにより、構成される。ＮチャネルＣＭＯＳトランジスタＮＥには第１の入力閾値電圧Ｖｔ１が設定され、ＮチャネルＣＭＯＳトランジスタＮＬには第２の入力閾値電圧Ｖｔ２が設定される。ここで、ＮチャネルＣＭＯＳトランジスタＮＬに設定される第２の入力閾値電圧Ｖｔ２は、ＮチャネルＣＭＯＳトランジスタＮＥに設定される第１の入力閾値電圧Ｖｔ１よりも低く設定されている。
【００２７】
上記のような、ＮチャネルＣＭＯＳトランジスタＮＥと、ＮチャネルＣＭＯＳトランジスタＮＬとを使用することにより、第１の入力Ｉｎ１に対する第１の入力閾値電圧Ｖｔ１に対して、第２の入力Ｉｎ２に対する第２の入力閾値電圧Ｖｔ２を下げることができる。
【００２８】
ＰチャネルＣＭＯＳトランジスタＰ４のドレインに繋がる抵抗Ｒｄは、第２の入力Ｉｎ２の第２の入力閾値電圧を下げるように作用する。よって、抵抗Ｒｄの設置により、第２の入力閾値電圧を微調整することが可能となるが、条件によっては、抵抗Ｒｄが設置されなくてもよい。
【００２９】
電圧判定回路６において、第１の入力Ｉｎ１には、充電回路４の充電電圧Ｖｒｃが接続され、第２の入力Ｉｎ２には、動作電圧設定回路２の出力電圧Ｖｐが接続される。第１の入力Ｉｎ１、及び、第２の入力Ｉｎ２の電圧値（即ち、充電電圧Ｖｒｃ、及び、出力電圧Ｖｐ）が共に、各入力に設定された入力閾値電圧値（Ｖｔ１、Ｖｔ２）以上となった場合に限り、電圧判定回路６の出力Ｖａが、ＧＮＤ（接地）電圧となる。その他の入力の場合には、Ｖ２の電圧値が出力される。
【００３０】
１．３．パワーオンリセット回路の動作
図３Ａ及び図３Ｂは、第１の実施形態に係るパワーオンリセット回路１の各電圧遷移について説明する図である。図３Ａは、回路電源電圧Ｖ１の傾斜が、充電回路の充電電圧Ｖｒｃの傾斜よりも急峻である場合の図であり、図３Ｂは、回路電源電圧Ｖ１の傾斜と、充電回路の充電電圧Ｖｒｃの傾斜が同等である場合の図である。
【００３１】
図３Ａ（ａ）（ｂ）及び図３Ｂ（ａ）（ｂ）に示すように、回路電源を投入することで、回路電源電圧Ｖ１がある傾斜をもって上昇する。回路電源電圧Ｖ１が上昇して、最低動作電圧Ｖｍｉｎを超えると、回路電源Ｖ１を動作電源とする動作電圧設定回路２、充電回路４、定電圧発生回路８、及び、レベルシフト回路１０が動作を開始する。
【００３２】
ここで、回路非動作期間（１）は、回路電源電圧Ｖ１が最低動作電圧Ｖｍｉｎをまだ超えないときの期間であり、回路非動作電圧（１）はそのときの電圧である。回路非動作期間・電圧（１）においては、回路全体の動作が不安定であり、正常動作が望めない。回路動作期間（２）は、回路電源電圧Ｖ１が最低動作電圧Ｖｍｉｎを超えた以降の期間であり、回路動作電圧（２）はそのときの電圧である。回路動作期間・電圧（２）においては、回路の動作が安定する。
【００３３】
最初に、図３Ａに示すように、回路電源電圧Ｖ１が、充電回路４により設定される充電電圧の傾斜よりも急峻に立ち上る場合の動作を説明する。図３Ａ（ａ）（ｄ）に示すように、まず先に、回路電源電圧Ｖ１に対して動作電圧設定回路２によりダイオード降下した出力電圧Ｖｐが、第２の入力Ｉｎ２の第２の入力閾値電圧Ｖｔ２を超え、その後、充電回路４の充電電圧Ｖｒｃが第１の入力Ｉｎ１の第１の入力閾値電圧Ｖｔ１を超える。図３Ａ（ｄ）（ｅ）に示すように、第１の入力Ｉｎ１、及び、第２の入力Ｉｎ２共に、閾値電圧（第１の入力閾値電圧Ｖｔ１、第２の入力閾値電圧Ｖｔ２）を超えた時点で、パワーオンリセット信号ＰｏｃがＧＮＤ（接地）電位に変化し、パワーオンリセット期間が終了する。なお、図３Ａ（及び図３Ｂ）に示すグラフにおいて、（３）は、パワーオンリセット信号（Ｐｏｃ）出力期間を示している。
【００３４】
なお、回路電源電圧Ｖ１がより急峻に立ち上がる場合には、動作電圧設定回路２の出力電圧Ｖｐの立ち上がりも急峻になり、電圧判定回路６の第２の入力Ｉｎ２の応答時間によっては、第２の入力Ｉｎ２の第２の入力閾値電圧を超えた状態となる可能性があるが、このような場合には、第１の入力Ｉｎ１が優位に機能してパワーオンリセット信号を確実に出力する。
【００３５】
続いて、図３Ｂに示すように、回路電源電圧Ｖ１が、充電回路に設定された充電傾斜と同等に緩やかに立上る場合の動作を説明する。図３Ｂ（ａ）（ｄ）に示すように、まず、充電回路４の出力Ｖｒｃは、回路動作期間・電圧（２）に到った時点で、電圧判定回路６の第１の入力Ｉｎ１に対して設定されている第１の入力閾値電圧Ｖｔ１を超えてしまっている。図３Ｂ（ｄ）（ｅ）に示すように、その後、動作電圧設定回路２からの出力電圧Ｖｐが、電圧判定回路６の第２の入力Ｉｎ２に対して設定されている第２の入力閾値電圧Ｖｔ２を超えた時点で、パワーオンリセット信号ＰｏｃがＧＮＤ(接地）電位に変化し、パワーオンリセット期間が終了する。このように、図３Ｂに示すような場合でも、第２の入力Ｉｎ２が優位に機能してパワーオンリセット信号を確実に出力する。
【００３６】
１．４．まとめ
パワーオンリセット回路１の電圧判定回路６において、第１の入力Ｉｎ１の第１の入力閾値電圧Ｖｔ１と、第２の入力Ｉｎ２の第２の入力閾値電圧Ｖｔ２とを異なるように設定することで、パワーオンリセット信号を出力する期間を、第１の閾値電圧Ｖｔ１で判定し、パワーオンリセット信号を出力する回路電源の電圧を、第２の入力閾値電圧Ｖｔ２で判定することができる。このことにより、パワーオンリセット信号の期間設定と電圧設定の調整が容易になる。
【００３７】
つまり、本実施形態のパワーオンリセット回路は、充電回路の充電電圧の状態と、回路電源からの出力電圧の状態との両方から、パワーオンリセット信号を出力する期間を判定している。
【００３８】
以上の説明ように、第１の実施形態に係るパワーオンリセット回路１により、回路電源Ｖ１の立ち上がりの緩急に拘らず、パワーオンリセット期間、及び、パワーオンリセット電圧を容易に設定することができ、パワーオンリセット信号を確実に出力することができる。
【００３９】
[２．その他の実施形態]
本発明の実施形態は、第１の実施形態に係るものに限定されない。例えば、図４に示すように、動作電圧設定回路２’がダイオードＤ１と電流源Ｉ２とで構成され、充電回路４’が電流源Ｉ１と容量Ｃｐとで構成されても、本発明に係るパワーオンリセット回路１を実現することができる。
【００４０】
また、図５に示すように、動作電圧設定回路２”が、ダイオードＤ１と電流源Ｉ２との代わりに、抵抗Ｒ１と抵抗Ｒ２とにより構成されてもよい。同じく図５に示すように、充電回路４’が、電流源Ｉ１と容量Ｃｐとの代わりに、抵抗Ｒ３と容量Ｃｐとにより構成されても、本発明に係るパワーオンリセット回路１を実現することができる。
【００４１】
更に、第１の実施形態では、電圧判定回路６の各入力の閾値電圧を変更するために、閾値電圧Ｖｔｈの異なるＮチャネルＣＭＯＳトランジスタを使用している。つまり、第１の入力Ｉｎ１の第１の入力閾値電圧Ｖｔ１に対して、第２の入力Ｉｎ２の第２の入力閾値電圧Ｖｔ２を下げることにより、各入力の閾値電圧を個別に設定できるようにしているが、各入力の閾値電圧を個別に設定できるのであれば、他の構成を用いてもよい。
【符号の説明】
【００４２】
１・・・パワーオンリセット回路、２・・・動作電圧設定回路、４・・・充電回路、６・・・電圧判定回路（パワーオンリセット判定回路）、８・・・定電圧発生回路、１０・・・レベルシフト回路。
【先行技術文献】
【特許文献】
【００４３】
本願発明の先行技術文献として、以下の特許文献１が挙げられる。
【特許文献１】特許第４１０３４５９号公報
【図１】
2012195667.tif 000003
【図２】
2012195667.tif 000004
【図３Ａ】
2012195667.tif 000005
【図３Ｂ】
2012195667.tif 000006
【図４】
2012195667.tif 000007
【図５】
2012195667.tif 000008
【図６】
2012195667.tif 000009