(57)【要約】【課題】スピーカ放電のように一時的なエラーが発生した場合に、プロテクト動作の実行を回避する。【解決手段】エラー発生時にエラー端子２７から正論理を出力し、ミュート端子２５にミュート信号を入力時に音出力を停止し、エラー発生中にミュート信号を入力されるとリセットするアンプ２０と、ベースをエラー端子に接続されていて正論理をベースに入力されるとオンするトランジスタＴｒを備えており、トランジスタＴｒがオンするとミュート端子２５に負論理を入力するアンプ制御回路４０と、トランジスタＴｒのベースに接続されたミュート制御端子３２から正論理を出力可能なＣＰＵ３０と、エラー端子２７と上記ベースとの間を接続して上記ベースからエラー端子２７への逆流を防止するダイオードＤ１と、ミュート制御端子３２と上記ベースとの間を接続して上記ベースからミュート制御端子３２への逆流を防止するダイオードＤ２とを備える。【選択図】図２
2012004981.tif 000002
【特許請求の範囲】
【請求項１】
音を増幅して出力する音処理装置において、
第１の端子と第２の端子を備えており、エラーが発生すると上記第１の端子から所定電圧以上のエラー信号を出力し、上記第２の端子にミュート信号を入力されると音出力を停止し、上記第１の端子から上記エラー信号を出力しているときに上記第２の端子に上記ミュート信号を入力されるとリセットする音増幅ＩＣ（Integrated Circuit）と
ベースを上記第１の端子に接続され、エミッタを接地され、コレクタを抵抗でプルアップされるとともに当該コレクタを上記第２の端子に接続され、上記所定電圧以上の電圧を上記ベースに入力されるとオンするＮＰＮ型のトランジスタを備えており、当該トランジスタがオンすると上記第２の端子に上記ミュート信号を入力するＩＣ制御回路と、
第３の端子を備えており、上記所定電圧以上の電圧をミュート制御信号として上記第３の端子から上記トランジスタのベースに入力するミュート制御部と、
上記第１の端子と上記ベースの間を接続して上記ベースから上記第１の端子への逆流を防止する第１のダイオードと、
上記第３の端子と上記ベースの間を接続して上記ベースから上記第３の端子への逆流を防止する第２のダイオードと、
を備えることを特徴とする音処理装置。
【請求項２】
上記音増幅ＩＣは、音を出力する音出力端子に接続されたスピーカにスピーカ放電が発生したことを検出すると上記第１の端子から上記エラー信号を出力する請求項１に記載の音処理装置。
【請求項３】
所定時間のあいだ上記エラーが解消しないときに上記音処理装置を停止する保護部を更に備える請求項１または請求項２に記載の音処理装置。
【請求項４】
上記音増幅ＩＣは、上記エラーが発生していない時には上記保護部が負論理と認識する電圧を上記第１の端子から出力し、上記エラーが発生している時には上記保護部が正論理と認識する電圧を上記エラー信号として上記第１の端子から出力し、
上記保護部は、上記第１の端子から正論理を入力されると上記エラーが発生していると判断する請求項３に記載の音処理装置。
【請求項５】
上記音増幅ＩＣは、上記リセットによりエラーが解消しないときは上記所定時間よりも短い時間間隔でリセットを繰り返し、
上記エラー信号は、上記時間間隔よりも長い時定数のＣＲ時定数回路を介して上記保護部へ入力されており、
上記音増幅ＩＣによってリセットが繰り返されている間に上記エラー信号に基づいて上記保護部に入力される電圧は、所定の閾値以下に低下せず、
上記保護部は、上記第１の端子から上記所定の閾値以上の電圧が継続的に入力されているときに上記エラーが解消していないと判断する請求項３または請求項４に記載の音処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、音処理装置に関し、特に、音を増幅して出力する音処理装置に関する。
【背景技術】
【０００２】
音声機器では、電源オフ時やプラグ挿入時などに、いわゆるボツ音の出力を防止するために様々な工夫が行われている。例えば、特許文献１には、プラグがホーンジャックに挿入されるとダイオードを通った電位がトランジスタのベースに入力されて当該トランジスタをオン状態とし、このトランジスタＭＵＴＥ端子をＬレベルとする音声回路が開示されている。
【０００３】
また、特許文献２には、ＡＣ電源オフ時の音声ミュートを円滑に行うために、マイクロコンピュータをリセットするリセット回路の出力信号と、トランジスタとを組合せた音声ミュート回路が開示されている。この音声ミュート回路では、ＡＣ電源をオフしてマイクロコンピュータへの供給電圧がマイクロコンピュータのりセットポイントになると、リセット回路がマイクロコンピュータをリセットし、リセット回路から出力された信号がトランジスタのベース電位をローレベルにし、当該トランジスタのコレクタから音声ミュート信号が出力される
【０００４】
特許文献３には、電源電圧の降下をすばやく検出してミュート処理を行うために、電源電圧の低下を検出する異常検出回路を備えている。異常検出回路は、電子機器のコンセントが引き抜かれて電源端子に供給される電源電圧が急激に低下すると異常検出信号をローレベルに切り換える。異常検出信号がローレベルになると、制御回路は、ドライバ回路への入力信号の論理レベルを固定する。その結果、Ｄ級アンプのスイッチングが停止し、スイッチング電圧がローレベルに固定されミュート状態となる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−４５４７７号公報
【特許文献２】特開平０９−１３９６２９号公報
【特許文献３】特開２００８−２８７５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、アンプでは、上述したボツ音などの出力という問題以外にも、スピーカ放電によってアンプがラッチするという問題もある。例えば、音声機器では静電試験が義務付けられているが、この静電試験では、スピーカ放電を発生させたときに機器が正常動作するかを試験する。このとき、アンプがスピーカ放電をエラーとして検知し、この検知結果を受けてマイクロコンピュータ等の制御主体がエラー回避のためにプロテクト動作（例えば、機器をスタンバイ状態に移行させるなど）を行って異常状態になってしまうことがある。
本発明では、スピーカ放電のように一時的なエラーが発生した場合において、プロテクト動作の実行を回避することが可能な音処理装置の提供を目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明にかかる音処理装置は、音を増幅して出力する音処理装置であって、音増幅ＩＣ（Integrated Circuit）と、ＩＣ制御回路と、ミュート制御部と、第１のダイオードと、第２のダイオードと、を備える構成としてある。
【０００８】
上記構成において、音増幅ＩＣは、第１の端子と第２の端子を備えており、エラーが発生するとこれを検知し、上記第１の端子から所定電圧以上のエラー信号を出力する。また、上記第２の端子にミュート信号を入力されると音出力を停止する。また、上記第１の端子から上記エラー信号を出力しているときに上記第２の端子に上記ミュート信号を入力されるとリセットする。すなわち、エラー発生中にミュート信号を入力されると、音増幅ＩＣにはリセットがかかる構成である。
【０００９】
上記構成において、ＩＣ制御回路は、ＮＰＮ型のトランジスタを備えており、当該トランジスタがオンすると上記第２の端子に上記ミュート信号を入力する回路構成となっている。具体的には、上記トランジスタは、ベースを上記第１の端子に接続され、エミッタを接地され、コレクタを抵抗でプルアップされるとともに当該コレクタを上記第２の端子に接続されており、上記所定電圧以上の電圧を上記ベースに入力されるとオンする。すなわち、ベースに上記エラー信号を入力されるとオンする。このとき、コレクタに接続されている第２の端子はグランドに引き込まれるため、第２の端子にはローレベルの電圧が入力される。このローレベルの信号は、ＩＣ制御回路の回路構成上、後述のミュート制御部が出力するミュート制御信号によって第２の端子に入力される信号と同一であり、音増幅ＩＣは、この信号の入力を検知するとミュートが指示されたと判断することになる。
【００１０】
上記構成において、ミュート制御部は、第３の端子を備えており、この第３の端子からミュート制御信号を出力可能である。ミュート制御部の出力するミュート制御信号は上記所定電圧以上の電圧であり、上記トランジスタのベースに入力される。ミュート制御部は、例えばユーザーの操作入力を受付ける操作部を備えていれば、この操作部から所定の操作入力を受付けたときに、ミュート制御信号を出力する。すると、ユーザーの操作入力に応じてミュート制御信号を出力することができる。むろん、操作部に限らず、他の処理部から入力された所定の制御信号に応じてミュート制御信号を出力しても、むろん構わない。
【００１１】
上記構成において、第１のダイオードは、上記第１の端子と上記ベースの間を接続しており、上記ベースから上記第１の端子への逆流を防止している。また、上記構成において、第２のダイオードは、上記第３の端子と上記ベースの間を接続しており、上記ベースから上記第３の端子への逆流を防止している。従って、上記エラー信号が上記第３の端子に入力されることを防止し、上記ミュート制御信号が上記第１の端子に入力されることを防止している。
【００１２】
以上のように構成された音処理装置によれば、スピーカ放電のように一時的なエラーが発生したときに上記音増幅ＩＣの出力するエラー信号に基づいて生成されたミュートを指示する信号が第２の端子に入力されるため、音増幅ＩＣはリセットする。よって、リセットにより解消しうる一時的なエラーはエラーの発生をトリガーとして即座に解消され、プロテクト動作の実行を回避することができる。
【００１３】
また、本発明の選択的な一態様として、上記音増幅ＩＣは、音を出力する音出力端子に接続されたスピーカにスピーカ放電が発生したことを検出すると上記第１の端子から上記エラー信号を出力する構成としてもよい。当該構成によれば、音声処理装置に接続されたスピーカもしくは音声処理装置の備えるスピーカにおいてスピーカ放電が発生したときにこれを検出し、このスピーカ放電に起因して発生したエラーを迅速に解消することができる。
【００１４】
また、本発明の選択的な一態様として、所定時間のあいだ上記エラーが解消しないときに上記音処理装置を停止する保護部を更に備える構成としてもよい。当該構成によれば、一時的なエラーをＩＣ制御回路が即座に解消しつつ、一時的でないエラーが発生したときは保護部が音声処理装置を停止させて、音声処理装置を保護することができる。
【００１５】
また、本発明の選択的な一態様として、上記音増幅ＩＣは、上記エラーが発生していない時には上記保護部が負論理と認識する電圧を上記第１の端子から出力し、上記エラーが発生している時には上記保護部が正論理と認識する電圧を上記エラー信号として上記第１の端子から出力し、上記保護部は、上記第１の端子から正論理を入力されると上記エラーが発生していると判断するように構成してもよい。当該構成によれば、ＩＣ制御回路の回路構成を簡易化することが可能であり、さらにこの簡易な回路構成で保護部による保護も可能となる。
【００１６】
また、本発明の選択的な一態様として、上記リセット回路は、上記リセットによりエラーが解消しないときは上記所定時間よりも短い時間間隔でリセットを繰り返し、上記エラー信号は、上記時間間隔よりも長い時定数のＣＲ時定数回路を介して上記保護部へ入力されており、上記リセット回路によってリセットが繰り返されている間に上記エラー信号に基づいて上記保護部に入力される電圧は、所定の閾値以下に低下せず、上記保護部は、上記第１の端子から上記所定の閾値以上の電圧が継続的に入力されているときに上記エラーが解消していないと判断する構成としてもよい。
当該構成によれば、一時的なエラーであって一回のエラーで解消しないものが発生したときに、エラーが解消するまで上記時間間隔で連続的にリセットを繰り返すことにより、エラーを迅速に解消することができる。
さらに、一時的でないエラーであって複数回のリセットでも解消しないものが発生したときにも、ＩＣ制御部が連続的なリセットを行うが、この間、保護部に入力される電圧は上記所定の閾値以下に低下しないようになっている。従って、保護部は、エラーが開始したタイミングからの時間をカウントして、上記所定時間が経過したか否かを判断することができる。よって、一時的なエラー発生時にアンプをリセットするために必要な情報と、一時的で無いエラー発生時に実行される保護部の保護動作に必要な情報と、の双方を、簡易な回路構成で出力可能なＩＣ制御回路を備えた音処理装置を提供することができる。
【発明の効果】
【００１７】
以上説明したように本発明によれば、スピーカ放電のように一時的なエラーが発生したときに音増幅ＩＣを迅速にリセットし、リセットにより解消しうる一時的なエラーを即座に解消することにより、他のプロテクト動作の実行を回避することができる。
また請求項２にかかる発明によれば、スピーカ放電に起因して発生したエラーを迅速に解消することができる。
また請求項３にかかる発明によれば、一時的なエラーをＩＣ制御回路が即座に解消しつつ、一時的でないエラーが発生したときは保護部が音声処理装置を停止させて、音声処理装置を保護することができる。
また請求項４にかかる発明によれば、ＩＣ制御回路の回路構成を簡易化することが可能であり、さらにこの簡易な回路構成で保護部による保護も可能となる。
また請求項５にかかる発明によれば、一時的なエラー発生時にアンプをリセットするために必要な情報と、一時的で無いエラー発生時に実行される保護部の保護動作に必要な情報と、の双方を、簡易な回路構成で出力可能なＩＣ制御回路を備えた音処理装置を提供することができる。
【図面の簡単な説明】
【００１８】
【図１】音処理装置の構成を示すブロック図である。
【図２】アンプ制御回路の一例を示す要部回路図である。
【図３】一時的なエラーが発生したときにアンプに入出力される信号波形の一例を示す図である。
【図４】致命的なエラーが発生したときにアンプに入出力される信号波形の一例を示す図である。
【図５】プロテクト処理の流れを示すフローチャートである。
【発明を実施するための形態】
【００１９】
以下、下記の順序に従って本発明の実施形態を説明する。
（１）本実施例の構成：
（２）アンプ制御回路の構成・作用：
（３）プロテクト処理：
（４）まとめ：
【００２０】
（１）本実施例の構成： 
図１は、本発明の一実施形態にかかる音処理装置の構成を示すブロック図である。同図に示すように、音処理装置１００は、アンプ２０と、ＣＰＵ３０と、アンプ制御回路４０と、を備えている。
【００２１】
アンプ２０は、入力音信号Ｓｉｎを入力される音入力端子２１と、音入力端子２１から入力された入力音信号Ｓｉｎを所定の増幅方式で増幅して出力音信号Ｓｏｕｔを生成する音増幅回路２２と、音増幅回路２２によって生成された出力音信号Ｓｏｕｔを出力する音出力端子２３と、を備えている。音出力端子２３はいわゆるスピーカ出力端子などである。
【００２２】
本実施例のアンプ２０は、いわゆるデジタルアンプであり、ＩＣ（Integrated Circuit）で構成されている。デジタルアンプは、音声変調したＰＷＭ（Pulse width modulation）波やＰＤＭ（Pulse Density Modulation）波の形で増幅するアンプであり、Ｄ級増幅で増幅する。ただし、本発明にかかる音処理装置に搭載されるアンプは、デジタルアンプに限るものではない。なお、このアンプ２０が本実施例において音増幅ＩＣを構成する。
【００２３】
また、アンプ２０は、アンプ２０におけるエラーを検出するエラー検出回路２６と、エラー信号Ｓｅｒｒを出力するエラー端子２７と、を備えてる。エラー検出回路２６は、アンプ２０の内部状態や接続状態、接続先から入力される電圧値等におけるエラーを検知する回路であり、エラーを検知するとエラー信号Ｓｅｒｒを生成し、エラー端子２７からエラー信号Ｓｅｒｒを出力する。エラー検出回路２６は、例えば、音出力端子２３に接続されたスピーカ放電などにより発生したエラーを検出するものである。なお、このエラー端子２７が本実施例において第１の端子を構成し、エラー信号Ｓｅｒｒがエラー信号を構成する。
【００２４】
また、アンプ２０は、アンプ２０をミュートさせるミュート回路２４と、ミュート信号Ｓｍｕｔｅを入力されるミュート端子２５と、を備えている。ミュート端子２５からミュート信号Ｓｍｕｔｅが入力されると、ミュート回路２４は音増幅回路２２の行う音出力端子２３への出力音信号Ｓｏｕｔの出力を停止させる。むろん、ミュート回路２４は、音増幅回路２２の行う入力音信号Ｓｉｎの増幅自体を停止することにより出力音信号Ｓｏｕｔの出力を停止してもよい。なお、このミュート端子２５が本実施例において第２の端子を構成し、ミュート信号Ｓｍｕｔｅがミュート信号を構成する。
【００２５】
通常は、ミュート端子２５に入力されるミュート信号Ｓｍｕｔｅは、ＣＰＵ３０の制御に基づいて入力される。ＣＰＵ３０は、ユーザーが不図示の操作部等に行う所定の操作に応じて、このミュート信号Ｓｍｕｔｅの出力制御を行う。ただし、本実施例では、後述のアンプ制御回路４０によってこのミュート信号Ｓｍｕｔｅと同様の信号を生成し、ミュート端子２５に入力することがある。
【００２６】
また、アンプ２０は、アンプ２０をリセットさせるリセット回路２８を備えている。リセット回路２８は、エラー検出回路２６のエラー検出状況とミュート回路２４のミュート信号入力状況を検知しており、エラーが発生しているときにミュート信号が入力されるとアンプ２０をリセットさせる。アンプ２０は、リセットにより、一時的なエラーであれば、エラー解消されて正常動作に復帰する。一方、デジタルアンプが破壊された場合等のように、致命的なエラーであれば、リセットしてもエラー解消されない。
【００２７】
致命的なエラーがアンプ２０に発生している場合は、音処理装置１００そのものの動作を停止させることが望ましい。そこで、本実施例では、アンプ２０の出力するエラー信号を、音処理装置１００の制御部であるＣＰＵ３０のプロテクト端子３１に入力してある。ＣＰＵ３０は、エラー信号の入力を検知すると音処理装置１００をスタンバイ状態に移行させるプロテクト処理を行う。このプロテクト処理によってエラーを検知すると、ＣＰＵ３０は音処理装置１００の動作を停止させる。このプロテクト処理については、（３）節で説明する。
【００２８】
その一方で、一時的なエラーは可及的速やかに解消することが望ましい。そこで、本実施例の音処理装置１００には、一時的なエラーと致命的なエラーの双方を適切に解消するためのアンプ制御回路４０を備えている。このアンプ制御回路４０が本実施例においてＩＣ制御回路を構成する。本実施例のアンプ制御回路４０は、可能な限り簡易且つ低コストで構成してあり、一時的なエラーについては自動的にアンプをリセットして解消し、自動的にアンプをリセットしてもエラー解消しない場合に、ＣＰＵ３０が上述したプロテクト処理を実行するように構成してある。
【００２９】
（２）アンプ制御回路の構成・作用： 
図２は、アンプ制御回路の一例を示す要部回路図である。同図に示すように、アンプ制御回路４０は、抵抗Ｒ１，Ｒ２，Ｒ３、ダイオードＤ１，Ｄ２，Ｄ３、トランジスタＴｒ、コンデンサＣ、を備えている。アンプ制御回路４０は、アンプ２０のエラー端子やミュート端子および、ＣＰＵ３０のプロテクト端子３１やミュート制御端子３２に接続されている。
【００３０】
なお、ＣＰＵ３０のミュート制御端子３２は、ＣＰＵ３０がミュート端子２５に対してミュート制御信号を出力するための端子であり、本実施例において第３の端子を構成する。このミュート制御端子３２からは、ユーザーが不図示の所定の操作部に対しての所定の操作入力を行ったときに、所定電圧以上の電圧をミュート制御信号として出力される。すなわち、所定の操作入力に応じてミュート制御端子３２からミュート信号を出力するＣＰＵ３０が、本実施例においてミュート制御部を構成する。
【００３１】
アンプ制御回路４０には、アンプ２０におけるエラー発生状況に応じてエラー端子からいわゆるハイレベルの電圧信号であるＨ論理電圧もしくはいわゆるローレベルの電圧信号であるＬ論理電圧が入力されている。以下では、Ｈ論理電圧やＬ論理電圧を「Ｈ論理」、「Ｌ論理」と略し、これらエラー端子から出力される電圧をまとめて「エラー信号」と記載することもある。
【００３２】
図３は、一時的なエラーが発生したときにアンプ２０に入出力される信号波形の一例を示す図であり、図４は致命的なエラーが発生したときにアンプ２０に入出力される信号波形の一例を示す図である。これら図３、図４に示すエラー信号Ｓｅｒｒにかかる信号波形は、図２のＡ点で測定したものであり、図３に示すミュート信号Ｓｍｕｔｅにかかる信号波形は、図２のＢ点で測定したものである。
【００３３】
図３や図４に示すように、アンプ２０は、エラーが発生していないときにはエラー端子２７からＬ論理を出力し、エラーが発生するとＨ論理を出力する。すなわち、エラー検出回路２６がエラーを検知するとエラー端子２７の出力電圧がＬ論理からＨ論理に変化し、エラー検出回路２６がエラーの解消を検知するとエラー端子２７の出力電圧がＨ論理からＬ論理に変化する。
【００３４】
このようにしてエラー端子２７から出力されたエラー信号は、図２のアンプ制御回路４０における、抵抗Ｒ１とダイオードＤ３とを通してＣＰＵ３０のプロテクト端子３１に入力される。ダイオードＤ３はアノードをエラー端子２７に向け、カソードをプロテクト端子３１に向けて接続されている。そのため、エラー端子２７からプロテクト端子３１へ流れる順方向電流を通過させ、プロテクト端子３１からエラー端子２７への逆流を抑止することができる。
【００３５】
また、エラー端子２７からプロテクト端子３１へエラー信号Ｓｅｒｒを導くラインには、コンデンサＣが接続されている。このコンデンサＣと抵抗Ｒ１とで構成されるＣＲ時定数回路によって、エラー端子２７から出力するエラー信号Ｓｅｒｒは、プロテクト端子３１へ入力される前に立ち上がりと立ち下がりのエッジを所定の時定数で鈍らされている。
【００３６】
この所定の時定数は、一回のリセットでエラーが解消しないときにリセット回路２８がリセットを繰り返すウェイト時間（所定時間）よりも長く設定されている。逆に言えば、リセット回路２８は、ＣＲ時定数回路の時定数よりも短い時間間隔でリセットを繰り返す。さらに、リセット回路２８は、リセットによりエラーが解消しないとき、後述のプロテクト処理においてエラーが一時的であるか否かを見極めるために待機する所定時間（後述の実施例では２００ｍｓｅｃ）よりも短い時間間隔でリセットを繰り返す。そのため、図４の上に示すＳｅｒｒの信号波形のように、リセット回路２８がリセットを繰り返したときにプロテクト端子３１に入力されるエラー信号Ｓｅｒｒは、所定の閾値Ｔｈ未満には低下せず、所定の閾値Ｔｈ以上に維持されることになる。
【００３７】
このように、エラーがリセットで解消せずにリセットが繰り返し実行されている間は、エラー端子２７の出力するエラー信号Ｓｅｒｒはリセットの度にＨ論理とＬ論理との間で変化するが、ＣＰＵ３０のプロテクト端子３１に入力されるエラー信号Ｓｅｒｒは、所定の閾値Ｔｈ以上に維持された電圧が継続的に入力されることになる。従って、エラーの継続中にプロテクト端子３１へ入力される信号はＨ論理に維持され、（３）節に説明するように、プロテクト端子３１の電圧を監視するＣＰＵ３０は、アンプ２０に致命的な障害が発生してることを認識することができる。
【００３８】
さらに、エラー端子２７から出力されるエラー信号Ｓｅｒｒは、ダイオードＤ１と抵抗Ｒ２とトランジスタＴｒとを通じて、ミュート端子２５にも入力されている。ダイオードＤ１はアノードをエラー端子やプロテクト端子３１に向け且つ、カソードをアンプ２０のミュート端子２５やＣＰＵ３０のミュート制御端子３２に向けて接続されている。このように接続することにより、エラー端子２７からミュート端子２５やミュート制御端子３２へ流れる順方向電流を通過させつつ、ミュート端子２５やミュート制御端子３２からエラー端子２７への逆流を抑止する。なお、このダイオードＤ１が本実施例において第１のダイオードを構成する。
【００３９】
ダイオードＤ１を通してミュート端子２５へ流れた電流は、抵抗Ｒ２を通してトランジスタＴｒのベースに入力される。このトランジスタＴｒは、ＮＰＮ型であり、コレクタをプルアップ抵抗Ｒ３を介して定電圧Ｖｃｃでプルアップされており、エミッタを接地されている。また、トランジスタＴｒのコレクタは、ミュート端子２５にも接続されている。従って、ミュート端子２５は、トランジスタＴｒがオフしているときは定電圧ＶｃｃによってＨ論理に維持され、トランジスタＴｒがオンしているときは接地によってＬ論理に維持される。
【００４０】
なお、ミュート端子２５には、ＣＰＵ３０のミュート制御端子３２から出力されるミュート信号も入力できるようになっており、ミュート制御端子３２はダイオードＤ２と抵抗Ｒ２を介してトランジスタＴｒのベースに接続されている。このダイオードＤ２は、アノードをミュート制御端子３２に向け、カソードをトランジスタＴｒのベースに向けて接続されている。従って、ミュート端子２５からミュート制御端子３２へ向けて流れる電流が抑止される。また、ダイオードＤ２は、カソードをダイオードＤ１のカソードに向けて接続されている。従って、エラー端子２７からミュート制御端子３２へ向けて流れる電流も抑止される。なお、このダイオードＤ２が本実施例において第２のダイオードを構成する。
【００４１】
以上のように構成されたアンプ制御回路４０によって、エラー信号Ｓｅｒｒに基づいてミュート端子２５に発生する信号を測定した波形が、図３や図４の下に示したＳｍｕｔｅである。これらの図に示すように、ミュート端子２５には、エラー端子２７に発生するエラー信号ＳｅｒｒのＨ論理とＬ論理を反転した形の信号が入力されている。なお、ミュート端子２５に発生する信号は、ＣＲ時定数回路を経由していないためコンデンサＣによるエッジの鈍りは発生しておらず、エラー端子２７の信号の立ち下がりや立ち上がりを反映した矩形波である。
【００４２】
このように形成された矩形波はミュート端子２５に入力される。このとき、エラー検出回路２６がエラー検出しない場合は、アンプ２０は、Ｈ論理が入力されたときは音声増幅を行って出力音声信号Ｓｏｕｔを出力し、Ｌ論理が入力されたときは出力音声信号Ｓｏｕｔの出力を停止する。一方、エラー検出回路２６がエラー検出している場合は、アンプ２０は、Ｈ論理が入力されたときは可能であれば音声増幅を行って出力音声信号Ｓｏｕｔを出力し、Ｌ論理が入力されたときは出力を停止してアンプ２０をリセットする。
【００４３】
なお、図４に示すＳｅｒｒにおいては、いったん正常に起動してからミュート端子２５の入力がＨ論理からＬ論理へ変化した場合は、所定時間（図３では約４０ｍｓｅｃ）だけ待機してからリセットをかけているが、リセット直後にエラーを検出した場合は上述したウェイト時間（図３では約５〜６ｍｓｅｃ）の後にすぐリセットをかけている。すなわち、アンプ２０のリセット回路２８は、正常動作中にエラーが発生した場合は、リセット無しでエラーが解消するのを所定時間だけ待機し、エラーが自然解消しない場合にリセットを実行する。そして、いったんリセットを開始した場合はエラーが解消するまでリセットを繰り返し実行する。
【００４４】
（３）プロテクト処理： 
図５は、ＣＰＵが実行するプロテクト処理の流れを示すフローチャートである。同図に示す処理は、ＣＰＵによって所定時間（例えば、本実施例であれば数ｍｓｅｃ〜数十ｍｓｅｃ）置きに繰り返し実行されている。なお、このプロテクト処理を実行するＣＰＵ３０が本実施例において保護部を構成する。
【００４５】
処理が開始されると、まずプロテクト信号の入力を判断する（Ｓ１０）。より具体的には、プロテクト端子３１に入力されている電圧値を判断し、プロテクト端子３１に入力される電圧がＨ論理の場合はプロテクト信号が入力されていると判断し、Ｌ論理の場合はプロテクト信号が入力されていないと判断する。言うまでも無く、Ｈ論理とＬ論理の判断は、所定の閾値よりも高いか低いかによって判断され、プロテクト端子３１に入力される電圧値は、厳密なＨ論理とＬ論理の中間的な値であっても、Ｈ論理とＬ論理の何れかと判断される。
【００４６】
本実施例では、この判断手法を有効活用しており、上述したように、プロテクト端子３１に入力される電圧は、エラーが継続中であればリセットされてもアンプ制御回路によって所定の閾値以下に低下しない（所定の閾値以上に維持する）ようになっている。従って、エラーが継続しているときは、エラー端子の出力するエラー信号がリセットなどにより一時的にＨ論理からＬ論理へ変化しても、プロテクト端子３１に入力されるエラー信号ではＨ論理が維持される。すなわち、エラーが継続している間は、プロテクト端子３１にはＨ論理が入力され続ける。
【００４７】
プロテクト信号の入力を検知すると（Ｓ１０：Ｙｅｓ）、ＣＰＵは、タイマのカウントを開始する（Ｓ２０）。このタイマは、不図示のタイマ手段から供給されるクロック信号を利用して計時しており、プロテクト信号が継続的に入力された時間を計時する。
【００４８】
その後、ＣＰＵは、プロテクト信号が所定時間（図５では、２００ｍｓｅｃ）のあいだ継続的に入力されているか否かを判断する（Ｓ３０）。カウンターが所定時間以上の場合はステップＳ５０に進み（Ｓ３０：Ｙｅｓ）、カウンターが所定時間未満の場合はステップＳ４０に進む（Ｓ３０：Ｎｏ）。
【００４９】
ステップＳ４０に進むと、プロテクト信号の入力、すなわちＨ論理の入力が継続しているか否か判断する。Ｈ論理の入力が継続していれば（Ｓ４０：Ｙｅｓ）、ステップＳ３０に戻ってプロテクト信号の継続時間を判断し、プロテクト端子３１にＬ論理が入力されている場合は（Ｓ４０：Ｎｏ）、プロテクト処理を終了する。
【００５０】
ステップＳ５０では、音処理装置の全体をスタンバイ状態に移行させるための準備を開始する。すなわち、ＣＰＵ３０は、スタンバイ処理を開始して、プロテクト処理を終了する。このようにしてスタンバイ処理が開始されると、アンプ２０を含む音処理装置１００を構成する各部に対する電源供給が停止され、アンプ２０の修理やアンプ２０の交換などを行える状態となる。むろん、このとき、音処理装置１００が表示装置を備えているのであれば、アンプ２０にエラーが発生して停止する旨を表示してもよい。
【００５１】
（４）まとめ： 
以上説明したように、本実施例にかかる音処理装置１００は、エラー発生時にエラー端子２７から正論理を出力し、ミュート端子２５にミュート信号を入力時に音出力を停止し、エラー発生中にミュート信号を入力されるとリセットするアンプ２０と、ベースをエラー端子に接続されていて正論理をベースに入力されるとオンするトランジスタＴｒを備えており、トランジスタＴｒがオンするとミュート端子２５に負論理を入力するアンプ制御回路４０と、トランジスタＴｒのベースに接続されたミュート制御端子３２から正論理を出力可能なＣＰＵ３０と、エラー端子２７と上記ベースとの間を接続して上記ベースからエラー端子２７への逆流を防止するダイオードＤ１と、ミュート制御端子３２と上記ベースとの間を接続して上記ベースからミュート制御端子３２への逆流を防止するダイオードＤ２とを備える。よって、スピーカ放電のように一時的なエラーが発生した場合に、プロテクト動作の実行を回避することができる。
【００５２】
なお、本発明は上記実施例に限られるものでないことは言うまでもない。当業者であれば言うまでもないことであるが、
・上記実施例の中で開示した相互に置換可能な部材および構成等を適宜その組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術であって上記実施例の中で開示した部材および構成等と相互に置換可能な部材および構成等を適宜置換し、またその組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術等に基づいて当業者が上記実施例の中で開示した部材および構成等の代用として想定し得る部材および構成等と適宜置換し、またその組み合わせを変更して適用すること
は本発明の一実施例として開示されるものである。
【符号の説明】
【００５３】
２０…アンプ、２１…音入力端子、２２…音増幅回路、２３…音出力端子、２４…ミュート回路、２５…ミュート端子、２６…エラー検出回路、２７…エラー端子、２８…リセット回路、３０…ＣＰＵ、４０…アンプ制御回路、１００…音処理装置、Ｃ…コンデンサ、Ｄ１…ダイオード、Ｄ２…ダイオード、Ｄ３…ダイオード、Ｒ１…抵抗、Ｒ２…抵抗、Ｒ３…抵抗、Ｒ３…プルアップ抵抗、Ｔｒ…トランジスタ
【図１】
2012004981.tif 000003
【図２】
2012004981.tif 000004
【図３】
2012004981.tif 000005
【図４】
2012004981.tif 000006
【図５】
2012004981.tif 000007