(57)【要約】【課題】チップ積層型半導体装置において、チップ間を延在するボンディングワイヤの容量増大を抑制でき、高速動作特性の悪化を防止する。【解決手段】おもて面にボンディングパッドを有する第１の半導体チップ１と、該おもて面に設けられた絶縁材層３と、ボンディングパッド４から、絶縁材層３の上面と接しながら第１の半導体チップの周辺エッジ１ａより外側へ延びているワイヤ６と、裏面がチップ１のおもて面と接着材を介して接着された第２の半導体チップ２と、を有する半導体装置であって、該接着材が、該裏面に設けられたＤＡＦ１３と、ＤＡＦ１３とチップ１のおもて面および絶縁材層３との間に充填されたＦＯＷ１０とからなる半導体装置である。ボンディングワイヤ６の容量が最小値となるように絶縁材層３の厚さｈsが決定されている。【選択図】図３
2012015351.tif 000002
【特許請求の範囲】
【請求項１】
おもて面にボンディングパッドを有する第１の半導体チップと、
前記おもて面に設けられた第１の絶縁材層と、
前記ボンディングパッドから、前記第１の絶縁材層の上面と接しながら前記第１の半導体チップの周辺エッジより外側へ延びているワイヤと、
裏面が前記おもて面と接着材を介して接着された第２の半導体チップと、を有し、
前記接着材が、前記裏面に設けられた第２の絶縁材層と、該第２の絶縁材層と前記おもて面および前記第１の絶縁材層との間に充填された第３の絶縁材層と、からなる半導体装置であって、
前記ワイヤを前記第１の半導体チップに投影した第１の線分の内、前記ボンディングパッドから前記第１の半導体チップの前記周辺エッジまでの長さをＬ、前記ワイヤの延在方向における前記第１の絶縁材層の一端から他端までの長さをＷ、前記第１の絶縁材層の前記周辺エッジに近い側の端部から前記第１の半導体チップの前記周辺エッジまでの長さをＩｓとし、且つ、
前記第１の絶縁材層の厚さをｈs、前記第２の絶縁材層の厚さをｈf、前記第１の半導体チップのおもて面から前記第２の半導体チップの裏面までの高さをｈd、
前記ボンディングパッドにおける前記ワイヤの高さをｈ0、前記周辺エッジにおける前記第１の半導体チップのおもて面から前記ワイヤまでの高さをｈe、前記第１の絶縁材層の比誘電率をε1、前記第２の絶縁材層の比誘電率をε3、前記第３の絶縁材層の比誘電率をε2、前記ワイヤの直径をＤ、とするとき、
前記第１及び第２の半導体チップに関する前記ワイヤの容量Ｃを式（１）で定義し、
【数１】
2012015351.tif 000006
且つ、
前記第１の絶縁材層の厚さｈsを変数とした場合の前記式（１）における前記容量Ｃが最小値から当該最小値に対して１０％増加した値までの範囲内となるように、前記第１の絶縁材層の厚さｈsが設定されていることを特徴とする半導体装置。
【請求項２】
前記第１の絶縁材層の比誘電率ε1が前記第３の絶縁材層の比誘電率ε2よりも小さいと、前記ワイヤの延在方向における前記第１の絶縁材層の一端から他端までの長さＷは、Ｗ＞ Ｌ/２  となっている、請求項１に記載の半導体装置。
【請求項３】
前記第１の絶縁材層の比誘電率ε1が前記第３の絶縁材層の比誘電率ε2よりも大きいと、前記ワイヤの延在方向における前記第１の絶縁材層の一端から他端までの長さＷは、前記第１の絶縁材層の製造上の最小加工寸法よりも大きくＬ／２よりも小さい長さとなっている、請求項１に記載の半導体装置。
【請求項４】
前記ボンディングパッドは前記第１の半導体チップのおもて面の中央領域に配設されている、請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
おもて面に第２のボンディングパッドを有し、該第２のボンディングパッドが設けられていない前記おもて面の一部分に前記第１の半導体チップの裏面が接着された基板をさらに備えており、
前記ワイヤは前記第２のボンディングパッドと前記第１の半導体チップのボンディングパッドとを接続している、請求項１乃至４のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層された複数の半導体チップを有する半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、パッケージの面積を小さくし、コストを低減する技術として複数の半導体チップを積層するマルチチップ積層パッケージ（ＭＣＰ）が注目されている。すなわち、二つの半導体チップが積層されたＭＣＰを例にとると、先ず、パッケージ基板上に第１の半導体チップがマウントされ、当該半導体チップの電極とパッケージ基板の電極とがワイヤで接続される。そして、第２の半導体チップが第１の半導体チップ上に接着剤でマウントされ、第２の半導体チップの電極とパッケージ基板の電極とがワイヤで接続される。
【０００３】
ここで問題となるのが、下層側の半導体チップの電極から引き出されたワイヤの当該半導体チップの表面への接触である。
【０００４】
特許文献１（特開２００４−３１２００８公報）には、下層側の半導体チップの上面端部に絶縁用構造物を設けて、ワイヤと半導体チップとの間の不所望な接触を防止する技術が提案されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−３１２００８公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、近年の半導体装置では益々その動作スピードが増大されており、ワイヤの寄生等は可能な限り低減することが求められている。特に上記のようなＭＣＰでは、下層側の半導体チップからのワイヤは二つの半導体チップ間を通過することから寄生容量が増大し得る構成となっている。しかしながら、特許文献１はボンディングワイヤと半導体チップ間の寄生容量については全く関知していない。
【課題を解決するための手段】
【０００７】
本発明の一つの態様として、次のような半導体装置が提供される。
【０００８】
すなわち、この態様は、
おもて面にボンディングパッドを有する第１の半導体チップと、
前記おもて面に設けられた第１の絶縁材層と、
前記ボンディングパッドから、前記第１の絶縁材層の上面と接しながら前記第１の半導体チップの周辺エッジより外側へ延びているワイヤと、
裏面が前記おもて面と接着材を介して接着された第２の半導体チップと、を有する半導体装置であって、
該接着材が、前記裏面に設けられた第２の絶縁材層と、該第２の絶縁材層と前記おもて面および前記第１の絶縁材層との間に充填された第３の絶縁材層と、からなる半導体装置である。
【０００９】
こうした態様の半導体装置において、本発明は、
前記ワイヤを前記第１の半導体チップに投影した第１の線分の内、前記ボンディングパッドから前記第１の半導体チップの前記周辺エッジまでの長さをＬ、前記ワイヤの延在方向における前記第１の絶縁材層の一端から他端までの長さをＷ、前記第１の絶縁材層の前記周辺エッジに近い側の端から前記第１の半導体チップの前記周辺エッジまでの長さをＩｓとし、且つ、
前記第１の絶縁材層の厚さをｈs、前記第２の絶縁材層の厚さをｈf、前記第１の半導体チップのおもて面から前記第２の半導体チップの裏面までの高さをｈd、
前記ボンディングパッドにおける前記ワイヤの高さをｈ0、前記周辺エッジにおける前記第１の半導体チップのおもて面から前記ワイヤまでの高さをｈe、前記第１の絶縁材層の比誘電率をε1、前記第２の絶縁材層の比誘電率をε3、前記第３の絶縁材層の比誘電率をε2、前記ワイヤの直径をＤ、とするとき、
前記第１及び第２の半導体チップに関する前記ワイヤの容量Ｃを式（１）で定義し、
【００１０】
【数１】
2012015351.tif 000003
【００１１】
且つ、
前記第１の絶縁材層の厚さｈsを変数とした場合の前記式（１）における前記容量Ｃが最小値から当該最小値に対して１０％増加した値までの範囲内となるように、前記第１の絶縁材層の厚さｈsが設定されていることを特徴とする。
【００１２】
ここで、上記のような構造を有する半導体装置において、式（１）中の第１の絶縁材層の厚さｈｓ以外の値（チップ間距離ｈｄ等）は、製品等の規格によりほぼ決まっているケースが多い。その中で発明者は、第１の絶縁材層の厚さ、つまりボンディングワイヤの高さがどこに位置しているのかが、ボンディングワイヤに関する寄生容量に大きな影響を与えると考えたため、式（１）のｈｓを変数として、第１及び第２の半導体チップに関するボンディングワイヤの容量値Ｃの最小値を求めるに至った。
【発明の効果】
【００１３】
このように本願発明は、チップ積層型デバイスにおいて、第１の半導体チップ（下層チップ）上に絶縁材層が設けられていることにより、ボンディングワイヤのたるみ等によるワイヤ変形を防止することができる。それだけでなく本願発明は、該絶縁材層の厚さが、第１及び第２の半導体チップに関するボンディングワイヤの容量を表す数式を用いて該容量が該数式で求めた最小値に対して１０％増加した値までの範囲内となる厚さにされていることで、ボンディングワイヤに関する容量増大を抑制でき、高速動作特性の悪化を防止できる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１実施形態による半導体装置を示す側断面図。
【図２】図１の配線基板と第１のチップをワイヤボンディングした状態を表した平面図。
【図３】図２のＡ−Ａ’線で切断した半導体装置の断面拡大図。
【図４】本発明の半導体装置において、ボンディングワイヤの容量Ｃを規定する式（１）の絶縁材層の厚さｈsを変数として、式（１）に表１の値を代入し、計算した結果を示すグラフ。
【発明を実施するための形態】
【００１５】
図１を参照すると、本発明の第１の実施形態による半導体装置は、積層された二つの半導体チップ１、２（以下、単に、チップと呼ぶ。）を有するＭＣＰとして示されている。特に本実施形態では、両チップ１、２とも、ＤＲＡＭチップである。下層側の第１のチップ１は、配線基板５上に接着材により接着（マウント）されている。図２は配線基板５と第１のチップ１をワイヤボンディングした状態での平面図を表すもので、チップ１上面の中央領域に、２列に配列されたボンディングパッド（電極）４を有している。各ボンディングパッ４は対応するボンディングワイヤ６の一端に接続され、その他端は、配線基板５上の対応する端子７上に接続されている。端子７はボンディングパッドとして使用される電極である。配線基板５の裏面には、プリント基板等のマザーボードに搭載接続するためのバンプ電極９（例えば半田ボール）が設けられている。
【００１６】
そして、本発明の特徴の一つに従って、第１のチップ１の上面にはワイヤ位置を規定する一対の絶縁材層３が形成されており、図１および図２に示すように、この絶縁材層３の上面と接しながら絶縁材層３上を通るようにボンディングワイヤ６がボンディングされている。これにより、ボンディングされたワイヤのたるみが防止され、ワイヤ位置が所定の高さに設定される。ここで、ボンディングワイヤ６は例えばＡｕやＣｕが用いられる。絶縁材層３としては例えばエラストマーの絶縁膜が用いられる。チップ１上に絶縁材層３を形成するには、所定厚さのエラストマーのテープ又はフィルムをチップに貼り付けたり、エラストマーのペースト材をチップ上に所定厚み塗布して硬化したりする。
【００１７】
第１のチップ１は、多層配線構造とされており、複数層の配線および、それらの配線とボンディングパッド４とを接続する複数のビアを有する。各ビアはビアホールをメタル等で充填してなる。
【００１８】
第１のチップ１は、第２のチップ２も同様であるが、その上面（おもて面）が、デバイス回路を形成するべき面であり、チップ構造において最も広い面である。したがって、チップ１およびチップ２の上面はボンディングパッド４を露出する開口を有するパッシベーション膜（不図示）で覆われている。ボンディングワイヤ６はボンディングパッド４の露出面にボンディングされるが、本実施形態では、リバースボンディング方式を用いている。すなわち、チップ１の各ボンディングパッド４に、予め、ボンディングワイヤ６となる金線または銅線の先端部分を用いてバンプを設けておく。そして、ボンディングワイヤ６を配線基板５の端子７に最初にボンディングし、その後、絶縁材層３上を通過するようにボンディングワイヤ６を延長して、各ボンディングパッド４上のバンプにボンディングさせて切断している。かくして、絶縁材層３とボンディングパッド４および端子７との距離を小さく出来、面積の縮小も果たしている。上層側の第２のチップ２に対するワイヤボンディングも同様にリバースボンディング方式が用いられている。
【００１９】
こうしたワイヤボンディング時には、ボンディングワイヤ６を絶縁材層３の上面と接触するように、ボンディングする必要はない。それは、チップ１にチップ２を積層した際の荷重により、ボンディングワイヤ６は結果的に絶縁材層３の上面に接触するからである。
【００２０】
すなわち、第２のチップ２の裏面には絶縁性樹脂のＤＡＦ（ダイアタッチフィルム）１３が設けられ、その上に絶縁性樹脂でなるフィルム・オーバー・ワイヤ（Film Over Wire：ＦＯＷ）１０が塗布され、そして、ＦＯＷ１０が複数の絶縁材層３間のギャップを埋めるように、第２のチップ２が第１のチップ１に積層される。このとき、第１のチップ１の上面と第２のチップ２の裏面との間が所望の間隔になるように、ＦＯＷ１０とＤＡＦ１３の厚さが調整される。かくして、ボンディングワイヤ６は絶縁材層３の上面に接触して、両チップ１，２の間の所定の高さに位置することが可能となる。なお、絶縁材層３とＦＯＷ１０は、大きな意味ではお互いに樹脂ではあるが、その材質は互いに異なるものである。
【００２１】
上側の第２のチップ２にも、同様に、ボンディングワイヤ１２を支持する部材としてのコーティング材８が設けられている。このコーティング材８は、チップ２のボンディングパッド１４と配線基板５上の端子７とをボンディングワイヤ１２によって接続した後に、溶融状態でボンディングワイヤ１２の上方から塗布される。塗布後、硬化することで、ボンディングワイヤ１２は、コーティング材８内にその一部が埋設されるようにして固定保持される。
【００２２】
最後に、積層された二つのチップ１，２の周りにモールドレジン１１が施され、ＭＣＰとして半導体装置が完成する。
【００２３】
このように本実施形態の半導体装置は、配線基板５と、第１のチップ１と、第２のチップ２とを有する。第１のチップ１は配線基板５上に積層され、第２のチップ２は第１のチップ１上に積層されている。第１のチップ１はダイボンド材により配線基板５上に接合されている。第２のチップ２の裏面には絶縁膜のＤＡＦ１３が設けられており、第１のチップ１とＤＡＦ１３との間には絶縁膜を成すＦＯＷ１０が充填されている。第１のチップ１の上面には絶縁材層３が設けられており、絶縁材層３の上面と接するように、第１のチップ１のボンディングパッド４と配線基板５の端子７とを接続するボンディングワイヤ６が延在している。
【００２４】
第１のチップ１上面の、複数のボンディングパッド４からなるパッド列は、２列に限られない。これらパッド列は千鳥配列としてもよい。また、ボンディングワイヤ６が接続されたチップ１の上面は、回路が形成されている半導体チップの面である。
【００２５】
上記した本実施形態の半導体装置はボンディングワイヤ６がチップ１上を通過しているためボンディングワイヤ６にはある容量が寄生している。このワイヤ６の寄生容量の増大は半導体装置の高速動作特性の悪化に繋がる。
【００２６】
そこで、本実施形態の半導体装置において、以下のような条件で、両チップ１及び２に関するボンディングワイヤ６の容量を最小にしている。
【００２７】
すなわち、図３に図２のＡ−Ａ’線で切断した半導体装置の断面拡大図を示すが、この図３において、符号Ｌはボンディングパッド４から、ボンディングワイヤ６が通過する第１のチップ１の周辺エッジ１ａまでの長さを指し、符号Ｗはワイヤ延在方向での絶縁材層３の幅を指し、符号ｌsは絶縁材層３の、第１のチップ１の周辺エッジ１ａに近い側の端からその周辺エッジ１ａまでの長さを指す。さらに、符号ｈdは第１のチップ１と第２のチップ２との間隔を指し、符号ｈsは絶縁材層３の厚さ（高さ）を指し、符号ｈfはダイアタッチフィルム１３の厚さを指し、符号ｈ0はボンディングワイヤ６がボンディングパッド４に接続している接続部位におけるボンディングワイヤの高さを指し、符号ｈeは第１のチップ１の周辺エッジ１ａにおける第１のチップ１からボンディングワイヤ６までの高さを指す。さらに、符号ε1は絶縁材層３の比誘電率を指し、符号ε2はＦＯＷ１０の比誘電率を指し、符号ε3はダイアタッチフィルム１３の比誘電率を指し、符号Ｄはボンディングワイヤ６の直径を指すものとする。このとき、両チップ１及び２に関するボンディングワイヤ６の容量Ｃを表す数式は、下記の式（１）のようになる。
【００２８】
【数２】
2012015351.tif 000004
【００２９】
式（１）から、絶縁材層３の厚さｈsを変数としてボンディングワイヤ６の容量が最小値となる絶縁材層３の厚さｈsを決定する。こうして求めた厚さｈsの絶縁材層３をチップ１の上面に設けることで、両チップ１及び２に関するボンディングワイヤ６の容量増大を抑制して、高速動作特性の悪化を防止することができる。
【００３０】
また、両チップ１及び２に関するボンディングワイヤ６の容量値Ｃを最小にするためには、絶縁材層３の比誘電率ε1およびＦＯＷ１０の比誘電率ε2に応じて絶縁材層３の幅Ｗを決定してから、式（１）を用いて絶縁材層３の厚さｈsを決定しても良い。
【００３１】
例えば、ε1＜ε2の場合には、絶縁材層３の幅Ｗをより大きく設けることで、両チップ１及び２に関するボンディングワイヤ６の容量値Ｃがより小さくなり、一方、ε1＞ε2の場合には、絶縁材層３の幅Ｗをより小さく設けることで、両チップ１及び２に関するボンディングワイヤ６の容量値Ｃがより小さくなる。つまり、絶縁材層３の幅Ｗは、絶縁材層３の幅Ｗの上限をＷmax＝Ｌ−（α＋ｌs min）、絶縁材層３の幅Ｗの下限をＷmin（Ｗminは、ワイヤ位置を規定する役割を果たせられる絶縁材層の幅の最小値）としたとき、ε1、ε2の違い及び製造上の制約を考慮して、Ｗmin＜Ｗ＜Ｗmaxの範囲内において最適な幅Ｗである。
ここで、ε1＜ε2の場合はＷ＞ Ｌ／２を満たすこと、ε1＞ε2の場合はＷ＝Ｗminを満たすことが、両チップ１及び２に関するボンディングワイヤ６の容量値Ｃを最小化するうえで望ましい。なお、αは、図３の断面図において、絶縁材層３の幅をＷmaxにしたときの、ボンディングパッド４の位置から絶縁材層３までの長さのことである。また、ワイヤ位置を規定する役割を果たせられる絶縁材層３の幅の最小値Ｗmin  は、より明確に言うと、絶縁材層３の製造上の最小加工寸法よりも大きくＬ／２よりも小さい長さである。
【００３２】
さらに、ボンディングワイヤをボンディングする製造工程において、ボンディングワイヤ６の高さがワイヤ径（２０μｍ前後）程度のばらつきを生じることがある。従って、この点を考慮すると、両チップ１及び２に関するボンディングワイヤ６の容量値Ｃは最小値の±１０％程度の誤差が発生する。
【００３３】
図４は、絶縁材層３の厚さｈsを変数として、式（１）に下記の表１の値（式（１）の値を仮定した値）を代入し、計算した結果を示すグラフである。絶縁材層３、ＦＯＷ１０およびダイアタッチフィルム１３の比誘電率をそれぞれ４．０として計算した場合、両チップ１及び２に関するボンディングワイヤ６の容量値が最小になる絶縁材層３の厚さｈsは、４０μｍになる。
【００３４】
従って、表１のような条件下において、絶縁材層３、ＦＯＷ１０およびダイアタッチフィルム１３の比誘電率がそれぞれ４．０の場合には、４０μｍの厚さの絶縁材層３をチップ１の上面に設けることによって、両チップ１及び２に関するボンディングワイヤ６の容量値を最小値に抑えることができる。
【００３５】
【表１】
2012015351.tif 000005
【００３６】
上で説明した本実施形態によれば、両チップ１及び２に関するボンディングワイヤ６の容量値を最小にすることができるので、信号系ボンディングワイヤで信号劣化を起こさない製品が得られる。
【００３７】
以上、本発明の実施形態について図面をもとに説明したが、本発明の技術思想を逸脱しない範囲において、図示した構造、形に限定することなく、上記の実施形態を適宜変更し又は組み合わせて実施することは可能である。例えば、半導体チップを３つ以上で積層した場合でも、同様に適用できる。
【符号の説明】
【００３８】
１    第１の半導体チップ
１ａ    第１の半導体チップの周辺エッジ
２    第２の半導体チップ
３    絶縁材層（第１の絶縁材層）
４    ボンディングパッド
５    配線基板
６、１２    ボンディングワイヤ
７    端子
８    コーティング材
９    半田ボール
１０    ＦＯＷ（第３の絶縁材層）
１１    モールドレジン
１３    ＤＡＦ（第２の絶縁材層）
【図１】
2012015351.tif 000007
【図２】
2012015351.tif 000008
【図３】
2012015351.tif 000009
【図４】
2012015351.tif 000010