(57)【要約】【課題】適切に待機電力を抑制する。【解決手段】ＮＡＳ１０は、ハードウェアの構成において、ＯＳＩ参照モデルの物理層の処理を行うＰＨＹチップ１０２と、ＯＳＩ参照モデルのデータリンク層の処理を行うとともに、ＯＳＩ参照モデルのネットワーク層以上の何れかの層までの処理を行うＳＯＣ１０４とが別々に設けられている。待機状態の場合であって、ＰＨＹチップ１０２によって受信された信号から得られる受信ビット列の全体あるいは一部が、ＰＣ電源連動用パケットのビット列である基準ビット列と一致する場合には、ＮＡＳ１０を稼動状態に遷移させるために、ＳＯＣ１０４及びＮＡＳ１０のその他の各部に電力が供給される。【選択図】図２
2012058875.tif 000002
【特許請求の範囲】
【請求項１】
記憶媒体を接続可能であって、通信ネットワークを介して他の機器に接続可能である記憶処理装置であって、
電源装置と、
ＯＳＩ参照モデルの物理層の処理を行う物理層デバイスと、
ＯＳＩ参照モデルのデータリンク層の処理を行うとともに、ＯＳＩ参照モデルのネットワーク層以上の何れかの層までの処理を行う通信制御用デバイスと、
前記物理層デバイスによって受信されたデータの構成に応じて、前記電源装置からの電力を前記通信制御用デバイスへ供給する制御と、供給しない制御とを選択的に行う電源制御用デバイスと、
を備える記憶処理装置。
【請求項２】
前記物理層デバイスに電力が供給され、且つ、前記電源制御用デバイスにより前記電源装置からの電力を前記通信制御用デバイスへ供給しない制御が行われている間に、前記物理層デバイスが受信したデータと所定のデータとが一致する場合に、前記電源制御用デバイスは、前記通信制御用デバイスに電力を供給する制御に切り替える請求項１に記載の記憶処理装置。
【請求項３】
前記物理層デバイスは、受信したデータと所定のデータとが一致する場合に、前記電源制御用デバイスへの電力供給を要求する要求信号を送信し、
前記電源制御用デバイスは、前記要求信号を受信した場合に、前記電源装置からの電力を前記通信制御用デバイスへ供給しない制御から前記通信制御用デバイスに電力を供給する制御に切り替える請求項２に記載の記憶処理装置。
【請求項４】
前記物理層デバイスは、前記受信したデータが前記記憶処理装置の電源を前記他の機器の電源に連動させることを要求するデータである場合に、前記電源制御用デバイスへの電力供給を要求する要求信号を送信する請求項３に記載の記憶処理装置。
【請求項５】
前記電源制御用デバイスは、外部機器からの情報、及び、前記記憶処理装置が有するスイッチ装置の操作状態の何れかに基づいて、前記物理層デバイスによって受信されたデータの構成に応じて、前記電源装置からの電力を前記通信制御用デバイスへ供給する制御と、供給しない制御とを行うか否かを決定する請求項１乃至４の何れかに記載の記憶処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記憶媒体を接続可能であって、通信ネットワークを介して他の機器に接続可能である記憶処理装置に関する。
【背景技術】
【０００２】
近年、ＮＡＳ（Network Attached Storage）と称される記憶処理装置が普及しつつある。ＮＡＳは、複数のハードディスクを接続可能であり、当該ハードディスクに映像や音声等の様々なコンテンツデータを記憶させることができる。ＮＡＳは、端末装置からのコンテンツデータの要求を、ネットワークを介して受信すると、要求されたコンテンツデータを、ネットワークを介して端末装置へ送信する。端末装置では、受信されたコンテンツデータの再生が行われる。
【０００３】
ところで、近年、地球温暖化対策等の観点から各種の電気機器の待機電力を抑制することが求められている。例えば、欧州共同体では、ＥｕＰ指令と称する環境配慮設計に関する指令が存在する。
【０００４】
待機電力を抑制するために、例えば、特許文献１に記載のデータ処理装置は、省電力状態が解除された後に受信されたデータが所定の種類のデータである場合には、再び、省電力状態に移行する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−２５２１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ＮＡＳも電気機器であるため、待機電力の抑制が要求されるが、発明者による各種の実験によれば、現状のＮＡＳの回路構成では、必ずしも適切に待機電力を抑制できない。
【０００７】
上記問題点に鑑み、本発明は、適切に待機電力を抑制した記憶処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決するために、本発明は以下のような特徴を有している。
【０００９】
本発明の特徴は、記憶媒体（ハードディスク１２２、ハードディスク１２４）を接続可能であって、通信ネットワーク（通信ネットワーク６０）を介して他の機器（パーソナルコンピュータ２０）に接続可能である記憶処理装置（ＮＡＳ１０）であって、電源装置（主電源装置１０６）と、ＯＳＩ参照モデルの物理層の処理を行う物理層デバイス（ＰＨＹチップ１０２）と、ＯＳＩ参照モデルのデータリンク層の処理を行うとともに、ＯＳＩ参照モデルのネットワーク層以上の何れかの層までの処理を行う通信制御用デバイス（ＳＯＣ１０４）と、前記物理層デバイスによって受信されたデータの構成に応じて、前記電源装置からの電力を前記通信制御用デバイスへ供給する制御と、供給しない制御とを選択的に行う電源制御用デバイス（電源制御ユニット１０１）とを備えることを要旨とする。
【００１０】
このような記憶処理装置は、ハードウェアの構成において、ＯＳＩ参照モデルの物理層の処理を行う物理層デバイスと、ＯＳＩ参照モデルのデータリンク層の処理を行うとともに、ＯＳＩ参照モデルのネットワーク層以上の何れかの層までの処理を行う通信制御用デバイスとが別々に設けられており、電源装置から電力が供給されて作動する物理層デバイスによって受信されたデータの構成に応じて、通信制御用デバイスに電力を供給する制御と、供給しない制御とを選択的に行うようにすることで、待機電力の抑制が可能となる。
【００１１】
本発明の特徴は、前記物理層デバイスに電力が供給され、且つ、前記電源制御用デバイスにより前記電源装置からの電力を前記通信制御用デバイスへ供給しない制御が行われている間に、前記物理層デバイスが受信したデータと所定のデータとが一致する場合に、前記電源制御用デバイスは、前記通信制御用デバイスに電力を供給する制御に切り替えることを要旨とする。
【００１２】
本発明の特徴は、前記物理層デバイスは、受信したデータと所定のデータとが一致する場合に、前記電源制御用デバイスへの電力供給を要求する要求信号を送信し、前記電源制御用デバイスは、前記要求信号を受信した場合に、前記電源装置からの電力を前記通信制御用デバイスへ供給しない制御から前記通信制御用デバイスに電力を供給する制御に切り替えることを要旨とする。
【００１３】
本発明の特徴は、前記物理層デバイスは、前記受信したデータが前記記憶処理装置の電源を前記他の機器の電源に連動させることを要求するデータである場合に、前記電源制御用デバイスへの電力供給を要求する要求信号を送信することを要旨とする。
【００１４】
本発明の特徴は、前記電源制御用デバイスは、外部機器からの情報、及び、前記記憶処理装置が有するスイッチ装置（スイッチ１０７−１、スイッチ１０７−２）の操作状態の何れかに基づいて、前記物理層デバイスによって受信されたデータの構成に応じて、前記電源装置からの電力を前記通信制御用デバイスへ供給する制御と、供給しない制御とを行うか否かを決定する事を要旨とする。
【発明の効果】
【００１５】
本発明によれば、適切に待機電力を抑制できる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施形態に係るコンテンツ配信システムの全体概略構成図である。
【図２】本発明の実施形態に係るＮＡＳの構成図である。
【図３】本発明の実施形態に係る電源制御ユニットの動作を示すフローチャートである。
【図４】本発明の実施形態に係るＮＡＳの第１の動作を示すシーケンス図である。
【図５】本発明の実施形態に係るＮＡＳの第２の動作を示すシーケンス図である。
【発明を実施するための形態】
【００１７】
次に、図面を参照して、本発明の実施形態を説明する。具体的には、コンテンツ配信システムの構成、ＮＡＳの構成、ＮＡＳの動作、作用・効果、その他の実施形態について説明する。以下の実施形態における図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。
【００１８】
（１）コンテンツ配信システムの構成
図１は、コンテンツ配信システムの全体概略構成図である。図１に示すコンテンツ配信システムは、記憶処理装置としてのＮＡＳ（Network Attached Storage）１０と、他の機器としてのパーソナルコンピュータ（ＰＣ）２０と、ＮＡＳ１０とＰＣ２０を接続する、ＬＡＮケーブルによって構成される通信ネットワーク６０とにより構成される。
【００１９】
本実施形態のコンテンツ配信システムにおいて、ＮＡＳ１０は、画像や音声等のコンテンツデータを記憶し、通信ネットワーク６０を介してＰＣ２０へ配信する。ＰＣ２０は、受信したコンテンツデータを再生する。
【００２０】
（２）ＮＡＳの構成
図２は、ＮＡＳ１０の構成図である。図２に示すように、ＮＡＳ１０は、記憶媒体であるハードディスク１２２及びハードディスク１２４を接続する。ＮＡＳ１０は、電源制御ユニット１０１と、ＰＨＹチップ１０２と、ＳＯＣ（System On a Chip）１０４と、主電源装置１０６と、スイッチ１０７−１と、スイッチ１０７−２と、バス１２０とを含んで構成される。
【００２１】
電源制御ユニット１０１、ＰＨＹチップ１０２、ＳＯＣ１０４、スイッチ１０７−１及びスイッチ１０７−２は、バス１２０に接続されている。
【００２２】
電源制御ユニット１０１は、主電源装置１０６を制御する半導体チップである。ＰＨＹチップ１０２は、ＯＳＩ参照モデルの物理層の処理を行う半導体チップである。ＰＨＹチップ１０２は、レジスタ１０３を備える。
【００２３】
ＳＯＣ１０４は、ＯＳＩ参照モデルのデータリンク層の処理とネットワーク層以上の何れかの層までの処理を行う半導体チップである。本実施形態では、ＳＯＣ１０４は、データリンク層からアプリケーション層までの処理を行う。ＳＯＣ１０４は、マイクロプロセッサ、メモリ、周辺機器であるハードディスク１２２及びハードディスク１２４とのインタフェース部等を１つの半導体チップに集積したものである。また、ＳＯＣ１０４は、コンテンツデータを記憶するハードディスク１２２及びハードディスク１２４を接続する。
【００２４】
スイッチ１０７−１は、ＮＡＳ１０の電源のオンオフのために、利用者によって操作される操作部である。スイッチ１０７−２は、後述する電力供給判定モードの設定のために、利用者によって操作される操作部である。
【００２５】
電源制御ユニット１０１は、単一の半導体チップ又は複数の半導体チップにより構成される。電源制御ユニット１０１は、ＮＡＳ１０が待機状態及び稼動状態のいずれにおいても、主電源装置１０６から電力が供給されて作動する。
【００２６】
ここで、待機状態とは、ＮＡＳ１０内の図示しない電源コンセントが家庭用電源に接続され、電源装置１０８がＮＡＳ１０内の各部に電力を供給可能な状態になってから、ＳＯＣ１０４に電力が供給されるまでの間の状態を意味し、稼動状態とは、ＳＯＣ１０４に電力が供給された後の状態を意味する。
【００２７】
ＮＡＳ１０内の図示しない電源コンセントが家庭用電源に接続され、ＮＡＳ１０が待機状態になると、電源制御ユニット１０１は、スイッチ１０７−１及びスイッチ１０７−２の状態を検出可能となる。
【００２８】
また、電源制御ユニット１０１は、ＳＯＣ１０４に対する電力供給の要否、換言すれば、待機状態から稼動状態へ遷移することの要否を判定するためのモード（電力供給判定モード）を設定する。ここで、電力供給判定モードとは、ＰＨＹチップ１０２が受信ビット列と基準ビット列が一致するか否かを判定するモード（第１モード）と、電源制御ユニット１０１がスイッチ１０７−１のオンオフを判定するモード（第２モード）である。
【００２９】
具体的には、ＳＯＣ１０４は、予め、稼動状態において、外部機器（例えばインターネットを介して接続されるパーソナルコンピュータ）からのモード設定情報を受信する。更に、ＳＯＣ１０４は、受信したモード設定情報を、電源制御ユニット１０１へ送信する。電源制御ユニット１０１は、ＳＯＣ１０４からのモード設定情報を受信すると、当該モード設定情報に基づいて、電力供給判定モードを第１モード又は第２モードを設定し、設定した電力供給判定モードの情報を電源制御ユニット１０１内の図示しないレジスタに記憶しておく。
【００３０】
その後、ＮＡＳ１０内の図示しない電源コンセントが家庭用電源から外され、再度、家庭用電源に接続されて、ＮＡＳ１０が待機状態になると、電源制御ユニット１０１は、電力供給判定モードが設定済みであるか否かを判定する。具体的には、電源制御ユニット１０１は、当該電源制御ユニット１０１内のレジスタに設定した電力供給判定モードの情報が記憶されている場合には、電力供給判定モードを設定済みであると判定する。
【００３１】
一方、電力供給判定モードが設定済みでない場合、電源制御ユニット１０１は、スイッチ１０７−２から送信される、当該スイッチの状態を示す信号（ステータス信号）に基づいて、電力供給判定モードを、第１モード及び第２モードの何れかに設定する。例えば、スイッチ１０７−２が、第１モード及び第２モードの切替スイッチである場合には、スイッチ１０７−２が第１モードを設定する状態であれば、第１モードが設定され、第２モードを設定する状態であれば、第２モードが設定される。また、例えば、スイッチ１０７−２が押しボタンである場合には、押下時間が所定時間未満であれば、第１モードが設定され、所定時間以上であれば、第２モードが設定される。
【００３２】
上述したように、ＮＡＳ１０の待機状態において、電源制御ユニット１０１が第１モード又は第２モードを選択した後は、以下の処理が行われる。
【００３３】
（第１モードにおける処理）
電源制御ユニット１０１は、ＰＨＹチップ１０２に対して電力を供給させるための信号（第１電源制御信号）を、主電源装置１０６へ送信する。主電源装置１０６は、第１電源制御信号に応じて、ＰＨＹチップ１０２へ電力を供給する。ＰＨＹチップ１０２は、主電源装置１０６から供給される電力により作動する。
【００３４】
次に、電源制御ユニット１０１は、電力供給判定モードが第１モードであることを示す信号（第１モード信号）をＰＨＹチップ１０２へ送信する。
【００３５】
第１モード信号を受信したＰＨＹチップ１０２は、通信ネットワーク６０を介して送信されるＰＣ２０からの信号を監視する。ＰＨＹチップ１０２は、ＰＣ２０からの信号を受信した場合、当該信号についてアナログ／デジタル変換等を行い、ビット列を取得する。更に、ＰＨＹチップ１０２は、取得したビット列（受信ビット列）と、レジスタ１０３に記憶されている基準ビット列とを照合し、受信ビット列の全体あるいは一部が基準ビット列と一致するか否かを判定する。ここで、基準ビット列は、ＮＡＳ１０の電源をＰＣ２０の電源と連動してオン、オフとさせるために、ＰＣ２０からＮＡＳ１０へ送信されるパケット（ＰＣ電源連動用パケット）のビット列である。
【００３６】
受信ビット列の全体あるいは一部が基準ビット列と一致する場合、ＮＡＳ１０の電源をＰＣ２０の電源に連動させ、ＮＡＳ１０を稼動状態に遷移させる必要がある。このため、ＰＨＹチップ１０２は、バス１２０を介して、電源制御ユニット１０１に対して、ＮＡＳ１０のその他の各部（ＰＨＹチップ１０２及びＳＯＣ１０４以外の構成部）へ電力を供給することを要求する割り込み信号である電力供給要求信号を送信する。
【００３７】
電源制御ユニット１０１は、ＰＨＹチップ１０２からの電力供給要求信号を受信すると、以下の処理を行う。すなわち、電源制御ユニット１０１は、ＮＡＳ１０を待機状態から稼動状態に遷移させるために、ＰＨＹチップ１０２への電力供給を継続するとともに、ＳＯＣ１０４、及び、ＮＡＳ１０のその他の各部に対して電力を供給させるための信号（第２電源制御信号）を、主電源装置１０６へ送信する。主電源装置１０６は、第２電源制御信号に応じて、ＰＨＹチップ１０２への電力供給を継続するとともに、ＳＯＣ１０４、及び、ＮＡＳ１０のその他の各部への電力供給を開始する。
【００３８】
ＮＡＳ１０のその他の各部は、主電源装置１０６から供給される電力によって作動する。
【００３９】
（第２モードにおける処理）
電源制御ユニット１０１は、ＰＨＹチップ１０２に対して電力を供給させるための信号（第１電源制御信号）を、主電源装置１０６へ送信する。主電源装置１０６は、第１電源制御信号に応じて、ＰＨＹチップ１０２へ電力を供給する。ＰＨＹチップ１０２は、主電源装置１０６から供給される電力により作動する。なお、第１モードの場合と異なり、ＰＨＹチップ１０２は、その後、第１モード信号を受信しない。従って、ＰＨＹチップ１０２は、上述した第１モードにおける処理を行わない。
【００４０】
一方、電源制御ユニット１０１は、スイッチ１０７−１からのステータス信号を受信すると、以下の処理を行う。すなわち、電源制御ユニット１０１は、ステータス信号に基づいて、スイッチ１０７−１がオンの状態にあるか、オフの状態にあるかを判定する。スイッチ１０７−１がオンの状態にある場合、電源制御ユニット１０１は、ＮＡＳ１０を待機状態から稼動状態に遷移させるために、ＰＨＹチップ１０２への電力供給を継続するとともに、ＳＯＣ１０４、及び、ＮＡＳ１０のその他の各部に対して電力を供給させるための信号（第２電源制御信号）を、主電源装置１０６へ送信する。主電源装置１０６は、第２電源制御信号に応じて、ＰＨＹチップ１０２への電力供給を継続するとともに、ＳＯＣ１０４、及び、ＮＡＳ１０のその他の各部への電力供給を開始する。
【００４１】
ＳＯＣ１０４、及び、ＮＡＳ１０のその他の各部は、主電源装置１０６から供給される電力によって作動する。
【００４２】
ＮＡＳ１０が稼動状態になると、ＰＨＹチップ１０２は、以下の処理を行う。すなわち、ＰＨＹチップ１０２は、通信ネットワーク６０を介して、ＰＣ２０からの信号を受信する。次に、ＰＨＹチップ１０２は、受信した信号についてアナログ／デジタル変換等を行い、データリンク層の通信フレームであるイーサネット（登録商標）フレームを取得する。ＰＨＹチップ１０２は、取得したイーサネット（登録商標）フレームを、バス１２０を介してＳＯＣ１０４へ送信する。また、ＰＨＹチップ１０２は、ＳＯＣ１０４からのイーサネット（登録商標）フレームを、バス１２０を介して受信する。ＰＨＹチップ１０２は、受信したイーサネット（登録商標）フレームについて、デジタル／アナログ変換等を行い、信号を取得する。更に、ＰＨＹチップ１０２は、取得した信号を、通信ネットワーク６０を介して、ＰＣ２０へ送信する。
【００４３】
また、ＮＡＳ１０が稼動状態になると、ＳＯＣ１０４は、以下の処理を行う。すなわち、ＳＯＣ１０４は、ＰＨＹチップ１０２からのイーサネット（登録商標）フレームを受信すると、データリンク層以上の処理を行い、コンテンツデータを取得する。更に、ＳＯＣ１０４は、取得したコンテンツデータを、ハードディスク１２２やハードディスク１２４に記憶させる処理を行う。また、ＳＯＣ１０４は、ＮＡＳ１０が稼動状態の場合、ハードディスク１２２やハードディスク１２４からコンテンツデータを読み出し、データリンク層以上の処理を行って、イーサネット（登録商標）フレームを取得する。更に、ＳＯＣ１０４は、取得したイーサネット（登録商標）フレームを、バス１２０を介してＰＨＹチップ１０２へ送信する。
【００４４】
（３）ＮＡＳの動作
図３は、電源制御ユニット１０１による電力供給判定モードの設定の動作を示すフローチャートである。
【００４５】
ステップＳ１１において、電源制御ユニット１０１は、ＮＡＳ１０が待機状態になると、外部機器からのモード設定情報に基づく電力供給判定モードが設定済みであるか否かを判定する。
【００４６】
外部機器からのモード設定情報に基づく電力供給判定モードが設定済みである場合には、後述する図４の動作又は図５の動作に移行する。一方、外部機器からのモード設定情報に基づく電力供給判定モードが設定済みでない場合には、ステップＳ１２において、電源制御ユニット１０１は、利用者によるスイッチ１０７−２に対するモード設定操作に基づく電力供給判定モードを設定する。その後、後述する図４の動作又は図５の動作に移行する。
【００４７】
図４は、ＮＡＳ１０の第１モード時の動作を示すシーケンス図である。
【００４８】
ステップＳ１０１及びステップＳ１０２において、電源制御ユニット１０１は、ＰＨＹチップ１０２へ電力を供給する制御を行い、第１電源制御信号を主電源装置１０６へ送信する。主電源装置１０６は、第１電源制御信号を受信する。
【００４９】
ステップＳ１０３において、主電源装置１０６は、第１電源制御信号の受信に応じて、ＰＨＹチップ１０２へ電力を供給する。ステップＳ１０４において、ＰＨＹチップ１０２は、主電源装置１０６から供給される電力によって作動する。
【００５０】
ステップＳ１０５において、電源制御ユニット１０１は、第１モード信号を送信する。ＰＨＹチップ１０２は、第１モード信号を受信する。
【００５１】
ステップＳ１０６において、ＰＨＹチップ１０２は、通信ネットワーク６０を介して、ＰＣ２０からの信号を受信したか否かを判定する。ＰＣ２０からの信号を受信した場合、ステップＳ１０７において、ＰＨＹチップ１０２は、受信した信号からビット列（受信ビット列）を取得する。ステップＳ１０８において、ＰＨＹチップ１０２は、受信ビット列と、基準ビット列とを照合し、受信ビット列の全体あるいは一部が基準ビット列と一致するか否かを判定する。
【００５２】
受信ビット列の全体あるいは一部が基準ビット列と一致しない場合には、ステップＳ１０６以降の動作が繰り返される。
【００５３】
一方、受信ビット列の全体あるいは一部が基準ビット列と一致する場合、ステップＳ１０９において、ＰＨＹチップ１０２は、ＮＡＳ１０のその他の各部へ電力を供給することを要求する信号（電力供給要求信号）を送信する。電源制御ユニット１０１は、電力供給要求信号を受信する。
【００５４】
ステップＳ１１０及びステップＳ１１１において、電源制御ユニット１０１は、ＳＯＣ１０４、及び、ＮＡＳ１０のその他の各部に対して電力を供給する制御を行い。第２電源制御信号を主電源装置１０６へ送信する。主電源装置１０６は、第２電源制御信号を受信する。
【００５５】
ステップＳ１１２において、主電源装置１０６は、第２電源制御信号の受信に応じて、ＳＯＣ１０４、及び、ＮＡＳ１０のその他の各部へ電力を供給する。ステップＳ１１３において、ＳＯＣ１０４は、主電源装置１０６から供給される電力によって作動する。また、ＮＡＳ１０のその他の各部も、主電源装置１０６から供給される電力によって作動する。更に、ＰＨＹチップ１０２は、作動を継続する。
【００５６】
図４は、ＮＡＳ１０の第２モード時の動作を示すシーケンス図である。
【００５７】
ステップＳ２０１及びステップＳ２０２において、電源制御ユニット１０１は、ＰＨＹチップ１０２へ電力を供給する制御を行い、第１電源制御信号を主電源装置１０６へ送信する。主電源装置１０６は、第１電源制御信号を受信する。
【００５８】
ステップＳ２０３において、主電源装置１０６は、第１電源制御信号の受信に応じて、ＰＨＹチップ１０２へ電力を供給する。ステップＳ２０４において、ＰＨＹチップ１０２は、主電源装置１０６から供給される電力によって作動する。
【００５９】
ステップＳ２０５において、スイッチ１０７−１は、利用者による操作に応じて、ステータス信号を送信する。電源制御ユニット１０１は、ステータス信号を受信する。
【００６０】
ステップＳ２０６において、電源制御ユニット１０１は、ステータス信号に基づいて、スイッチ１０７−１がオンであるか否かを判定する。スイッチ１０７−１がオフである場合には、ステップＳ２０５におけるステータス信号の送受信以降の動作が繰り返される。
【００６１】
一方、スイッチ１０７−１がオンである場合、ステップＳ２０７において、電源制御ユニット１０１は、ＳＯＣ１０４、及び、ＮＡＳ１０のその他の各部に対して電力を供給する制御を行う。
【００６２】
ステップＳ２０８において、電源制御ユニット１０１は、第２電源制御信号を主電源装置１０６へ送信する。主電源装置１０６は、第２電源制御信号を受信する。
【００６３】
ステップＳ２０９において、主電源装置１０６は、第２電源制御信号の受信に応じて、ＳＯＣ１０４、及び、ＮＡＳ１０のその他の各部へ電力を供給する。ステップＳ２１０において、ＳＯＣ１０４は、主電源装置１０６から供給される電力によって作動する。また、ＮＡＳ１０のその他の各部も、主電源装置１０６から供給される電力によって作動する。更に、ＰＨＹチップ１０２は、作動を継続する。
【００６４】
（４）作用・効果
本実施形態のコンテンツ配信システムでは、ＮＡＳ１０は、ハードウェアの構成において、ＯＳＩ参照モデルの物理層の処理を行うＰＨＹチップ１０２と、ＯＳＩ参照モデルのデータリンク層の処理を行うとともに、ＯＳＩ参照モデルのネットワーク層以上の何れかの層までの処理を行うＳＯＣ１０４とが別々に設けられている。
【００６５】
更に、ＮＡＳ１０では、待機状態となった場合に、ＰＨＹチップ１０２に対して電力が供給される一方、ＳＯＣ１０４には電力が供給されず、物理層の処理のみが行われる。従って、待機状態における消費電力（待機電力）の抑制が可能となる。
【００６６】
また、ＮＡＳ１０では、待機状態において、作動しているＰＨＹチップ１０２によって受信された信号から得られる受信ビット列の全体あるいは一部が、ＰＣ電源連動用パケットのビット列である基準ビット列と一致する場合には、ＮＡＳ１０を稼動状態に遷移させるために、ＳＯＣ１０４及びＮＡＳ１０のその他の各部に電力が供給される。従って、待機電力を抑制しつつ、ＮＡＳ１０の電源をＰＣ２０の電源に連動させ、ＮＡＳ１０は稼動状態へ適切に遷移することができる。
【００６７】
また、ＮＡＳ１０では、待機状態において、スイッチ１０７−１がオンの状態である場合には、ＮＡＳ１０の電源をＰＣ２０の電源に連動させ、ＮＡＳ１０を稼動状態に遷移させるために、ＰＨＹチップ１０２、ＳＯＣ１０４及びＮＡＳ１０のその他の各部に電力が供給される。従って、待機電力を抑制しつつ、ＮＡＳ１０は稼動状態へ適切に遷移することができる。
【００６８】
（５）その他の実施形態
上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなる。
【００６９】
上述した実施形態では、スイッチ１０７−２が電力供給判定モードの設定のために操作されるスイッチであるとしたが、スイッチ１０７−２を設けず、スイッチ１０７−１が電力供給判定モードの設定のために操作されるスイッチであってもよい。
【００７０】
また、図３では、モード設定情報に基づく電力供給判定モードの設定が、モード設定操作に基づく電力供給判定モードの設定よりも優先されたが、モード設定操作に基づく電力供給判定モードの設定がモード設定情報に基づく電力供給判定モードの設定よりも優先されてもよい。
【００７１】
上述した実施形態では、ＮＡＳ１０には、ハードディスクが接続されたが、接続される記憶媒体はこれに限定されない。例えば、ＳＳＤ（Solid State Drive）、フラッシュメモリ、ＳＤカード等の記憶媒体が接続されてもよい。
【００７２】
また、上述した実施形態では、通信ネットワーク６０はＬＡＮケーブルによって構成されたが、無線ＬＡＮによる構成でもよく、ＵＳＢケーブル等の他の通信ケーブルによって構成されてもよい。
【００７３】
このように本発明は、ここでは記載していない様々な実施形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲の発明特定事項によってのみ限定されるものである。
【符号の説明】
【００７４】
１０…ＮＡＳ、２０…ＰＣ、６０…通信ネットワーク、１０１…電源制御ユニット、１０２…ＰＨＹチップ、１０３…レジスタ、１０４…ＳＯＣ、１０６…主電源装置、１０７−１、１０７−２…スイッチ、１２０…バス、１２２、１２４…ハードディスク
【図１】
2012058875.tif 000003
【図２】
2012058875.tif 000004
【図３】
2012058875.tif 000005
【図４】
2012058875.tif 000006
【図５】
2012058875.tif 000007