(57)【要約】【課題】特性が高いＧａＮ系半導体デバイスを歩留まりよく製造することができるＧａＮ系半導体デバイスの製造方法を提供する。【解決手段】本ＧａＮ系半導体デバイス５の製造方法は、イオン注入分離法を用いて、ＧａＮの熱膨張係数に対する比が０．８以上１．２以下の熱膨張係数を有する支持基板１０と、支持基板１０に貼り合わされたＧａＮ層２１と、を含む複合基板１を準備する工程と、複合基板１のＧａＮ層２１上に少なくとも１層のＧａＮ系半導体層４０を成長させる工程と、複合基板１の支持基板１０を溶解することにより除去する工程と、を含む。【選択図】図１
2012230969.tif 000002
【特許請求の範囲】
【請求項１】
イオン注入分離法を用いて、ＧａＮの熱膨張係数に対する比が０．８以上１．２以下の熱膨張係数を有する支持基板と、前記支持基板に貼り合わされたＧａＮ層と、を含む複合基板を準備する工程と、
前記複合基板の前記ＧａＮ層上に少なくとも１層のＧａＮ系半導体層を成長させる工程と、
前記複合基板の前記支持基板を溶解することにより除去する工程と、を含むＧａＮ系半導体デバイスの製造方法。
【請求項２】
前記ＧａＮ系半導体層を成長させる工程の後、前記支持基板を溶解することにより除去する工程の前に、前記ＧａＮ系半導体層に転写支持基板を貼り合わせる工程をさらに含み、
前記支持基板を溶解することにより除去する工程の後に、前記転写支持基板および前記ＧａＮ系半導体層をデバイス化およびチップ化する工程をさらに含む請求項１に記載のＧａＮ系半導体デバイスの製造方法。
【請求項３】
前記ＧａＮ系半導体層を成長させる工程の後、前記支持基板を溶解することにより除去する工程の前に、前記複合基板上に成長させた前記ＧａＮ系半導体層をデバイス化およびチップ化する工程と、デバイス化およびチップ化された前記ＧａＮ系半導体層を実装基板上に実装する工程と、をさらに含む請求項１に記載のＧａＮ系半導体デバイスの製造方法。
【請求項４】
前記支持基板は、モリブデンおよび酸化アルミニウム−酸化ケイ素の複合酸化物からなる群から選ばれる少なくとも１つを含む請求項１から請求項３のいずれかに記載のＧａＮ系半導体デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特性の高いＧａＮ系半導体デバイスを歩留まりよく製造することができるＧａＮ系半導体デバイスの製造方法に関する。
【背景技術】
【０００２】
ＧａＮ系半導体デバイスの一般的な製造方法として、特表２００１−５０１７７８号公報（特許文献１）および O. B. Shchekin, et al., "High performance thin-film flip-chip InGaN-GaN light-emitting diodes", APPLIED PHYSICS LETTERS 89, 071109, (2006), pp 071109-1 - 071109-3（非特許文献１）、下地基板であるサファイア基板上にＧａＮ系半導体層をエピタキシャル成長させ、ＧａＮ系半導体層を転写支持基板に転写または実装基板上に実装した後に、ＧａＮ系半導体層からサファイア基板をレーザリフトオフにより除去する方法を開示する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２００１−５０１７７８号公報
【非特許文献】
【０００４】
【非特許文献１】O. B. Shchekin, et al., "High performance thin-film flip-chip InGaN-GaN light-emitting diodes", APPLIED PHYSICS LETTERS 89, 071109, (2006), pp 071109-1 - 071109-3
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記の特表２００１−５０１７７８号公報（特許文献１）および O. B. Shchekin, et al., "High performance thin-film flip-chip InGaN-GaN light-emitting diodes", APPLIED PHYSICS LETTERS 89, 071109, (2006), pp 071109-1 - 071109-3（非特許文献１）において開示されているＧａＮ系半導体デバイスの製造方法においては、下地基板であるサファイア基板の除去の際にレーザリフトオフを用いているため、ＧａＮ系半導体層に大きなダメージを与えるとともに、サファイア基板が除去されたあとのＧａＮ系半導体層の表面のモフォロジーが低下するために、得られるＧａＮ系半導体デバイスの特性が低下するとともに歩留まりが低下するという問題点があった。
【０００６】
本発明は、上記の問題点を解決して、特性が高いＧａＮ系半導体デバイスを歩留まりよく製造することができるＧａＮ系半導体デバイスの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、イオン注入分離法を用いて、ＧａＮの熱膨張係数に対する比が０．８以上１．２以下の熱膨張係数を有する支持基板と支持基板に貼り合わされたＧａＮ層とを含む複合基板を準備する工程と、複合基板のＧａＮ層上に少なくとも１層のＧａＮ系半導体層を成長させる工程と、複合基板の支持基板を溶解することにより除去する工程と、を含むＧａＮ系半導体デバイスの製造方法である。
【０００８】
本発明にかかるＧａＮ系半導体デバイスの製造方法においては、ＧａＮ系半導体層を成長させる工程の後、支持基板を溶解することにより除去する工程の前に、ＧａＮ系半導体層に転写支持基板を貼り合わせる工程をさらに含み、支持基板を溶解することにより除去する工程の後に、転写支持基板およびＧａＮ系半導体層をデバイス化およびチップ化する工程をさらに含むことができる。
【０００９】
また、本発明にかかる半導体デバイスの製造方法においては、ＧａＮ系半導体層を成長させる工程の後、支持基板を溶解することにより除去する工程の前に、複合基板上に成長させたＧａＮ系半導体層をデバイス化およびチップ化する工程と、デバイス化およびチップ化されたＧａＮ系半導体層を実装基板上に実装する工程と、をさらに含むことができる。
【００１０】
また、本発明にかかる半導体デバイスの製造方法において、支持基板は、モリブデンおよび酸化アルミニウム−酸化ケイ素の複合酸化物からなる群から選ばれる少なくとも１つを含むことができる。
【発明の効果】
【００１１】
本発明によれば、特性が高いＧａＮ系半導体デバイスを歩留まりよく製造することができるＧａＮ系半導体デバイスの製造方法を提供できる。
【図面の簡単な説明】
【００１２】
【図１】本発明にかかるＧａＮ系半導体デバイスの製造方法の一例を示す概略断面図である。
【図２】本発明にかかるＧａＮ系半導体デバイスの製造方法の別の例を示す概略断面図である。
【図３】本発明にかかるＧａＮ系半導体デバイスの製造方法における複合基板の準備工程の一例を示す概略断面図である。
【図４】一般的なＧａＮ系半導体デバイスの製造方法の一例を示す概略断面図である。
【図５】一般的なＧａＮ系半導体デバイスの製造方法の別の例を示す概略断面図である。
【発明を実施するための形態】
【００１３】
［実施形態１］
図１および２を参照して、本発明の一実施形態であるＧａＮ系半導体デバイスの製造方法は、イオン注入分離法を用いて、ＧａＮの熱膨張係数に対する比が０．８以上１．２以下の熱膨張係数を有する支持基板１０と支持基板１０に貼り合わされたＧａＮ２１層とを含む複合基板１を準備する工程（図１（Ａ）および図２（Ａ））と、複合基板１のＧａＮ層２１上に少なくとも１層のＧａＮ系半導体層４０を成長させる工程（図１（Ｂ）および図２（Ｂ））と、複合基板１の支持基板１０を溶解することにより除去する工程（図１（Ｄ）および図２（Ｅ））と、を含む。
【００１４】
本実施形態のＧａＮ系半導体デバイスの製造方法においては、ＧａＮの熱膨張係数に対する比が０．８以上１．２以下の範囲内にあるほぼ同一または十分に近似する熱膨張係数を有する支持基板１０と支持基板１０に貼り合わされたＧａＮ２１層とを含む複合基板１を用いているため、複合基板１のＧａＮ層２１上に、反りおよびクラックを発生させることなく、品質の高いＧａＮ系半導体層４０を成長させることができる。また、ＧａＮ系半導体層４０を成長させた後に、複合基板１の支持基板１０を溶解することにより除去するため、ＧａＮ系半導体層４０に与えるダメージが少なく、また、支持基板１０が除去されたＧａＮ層２１の表面のモフォロジーがよいため、特性の高い半導体デバイスが歩留まりよく得られる。
【００１５】
本実施形態のＧａＮ系半導体デバイスの製造方法は、さらに、以下の工程を含むことができる。以下に、より詳細に説明する。
【００１６】
｛実施形態１Ａ｝
図１を参照して、実施形態１においてより具体的な実施形態１Ａは、上記のＧａＮ系半導体層４０を成長させる工程（図１（Ｂ））の後、支持基板１０を溶解することにより除去する工程（図１（Ｄ））の前に、ＧａＮ系半導体層４０に転写支持基板５０を貼り合わせる工程（図１（Ｃ））をさらに含み、支持基板１０を溶解することにより除去する工程（図１（Ｄ））の後に、転写支持基板５０およびＧａＮ系半導体層４０をデバイス化およびチップ化する工程（図１（Ｅ））をさらに含む。本実施形態のＧａＮ系半導体デバイスの製造方法により、特性の高い縦型のＧａＮ系半導体デバイスが歩留まりよく得られる。以下、各工程を詳細に説明する。
【００１７】
（複合基板の準備工程）
まず、図１（Ａ）を参照して、本実施形態のＧａＮ系半導体デバイスの製造方法は、イオン注入分離法を用いて、ＧａＮの熱膨張係数（６．０×１０-6℃-1）に対する比が０．８以上１．２以下の熱膨張係数を有する支持基板１０と、支持基板１０に貼り合わされたＧａＮ層２１と、を含む複合基板１を準備する工程を含む。
【００１８】
ここで、イオン注入分離法とは、特定のイオンを半導体基板中に注入し、熱処理などによってかかるイオンを気化させてその際に生じる応力により、半導体基板から薄膜の半導体層を分離する方法をいう。
【００１９】
また、支持基板１０は、その膨張係数がＧａＮの熱膨張係数に対して０．８以上１．２以下であれば特に制限はないが、それらの熱膨張係数の差を小さくすることによりＧａＮ系半導体層４０を成長させる際の反りおよびクラックをより効果的に防止する観点から、０．９以上１．０５以下が好ましい。また、支持基板１０は、溶解により除去される観点から、特定の溶剤に溶解する材料であることが求められる。
【００２０】
上記の観点から、支持基板１０は、たとえば、Ｍｏ（モリブデン）およびＡｌ2Ｏ3−ＳｉＯ2（酸化アルミニウム−酸化ケイ素）複合酸化物からなる群から選ばれる少なくとも１つを含むことが好ましい。なお、上記の複合酸化物にはＡｌ2Ｏ3：ＳｉＯ2が０．６：０．４のムライトも含まれる。より好ましくは、Ｍｏ基板およびＡｌ2Ｏ3：ＳｉＯ2が０．６４：０．３６の複合酸化物基板から選ばれる基板がよい。ここで、Ｍｏ基板は熱膨張係数が６．０×１０-6℃-1であり、Ａｌ2Ｏ3：ＳｉＯ2が０．６４：０．３６の複合酸化物基板は熱膨張係数が５．５×１０-6℃-1であって、これらはＧａＮの熱膨張係数（６．０×１０-6℃-1）とほぼ同じかまたは十分に近似している。なお、本願において、熱膨張係数は室温（２５℃およびその近傍の温度）における値を用いる。また、Ｍｏ基板は硝酸に溶解し、Ａｌ2Ｏ3：ＳｉＯ2が０．６４：０．３６の複合酸化物基板はフッ酸に溶解する。
【００２１】
また、かかる複合基板１を準備する工程は、特に制限はないが、複合基板１を効率的に製造する観点から、図３を参照して、以下のサブ工程を含むことが好ましい。
【００２２】
図３（Ｂ１）を参照して、複合基板１を準備する工程は、ＧａＮ基板２０の一主面上に、ＣＶＤ（化学気相堆積）法、スパッタ法、真空蒸着法などにより、ＳｉＯ2層、ＳｉxＮy層などの接合層３２を形成するサブ工程を含む。次いで、図３（Ｂ２）を参照して、複合基板１を準備する工程は、ＧａＮ基板２０の接合層３２が形成された主面側から、水素、ヘリウムなどの質量数が低いイオンＩを注入することにより、ＧａＮ基板２０の接合層３２が形成された主面から所定の深さの領域にイオン注入領域２０ｉを形成するサブ工程を含む。かかるイオン注入領域２０ｉは、それ以外の領域に比べて、脆化される。
【００２３】
図３（Ａ１）を参照して、複合基板１を準備する工程は、支持基板１０の一主面上に、ＣＶＤ（化学気相堆積）法、スパッタ法、真空蒸着法などにより、ＳｉＯ2層、ＳｉxＮy層などの接合層３１を形成するサブ工程を含む。
【００２４】
ここで、図３（Ｂ１）および（Ｂ２）に示すＧａＮ基板２０への接合層３２およびイオン注入領域２０ｉの形成サブ工程と、図３（Ａ１）に示す支持基板１０への接合層３１の形成サブ工程とは、いずれが先に行なわれてもよい。
【００２５】
次に、図３（Ｃ１）を参照して、複合基板１を準備する工程は、ＧａＮ基板２０上に形成された接合層３２と支持基板１０上に形成された接合層３１とを貼り合わせるサブ工程を含む。かかるサブ工程により、両接合層３１，３２が一体化した接合層３０を介在させて支持基板１０とＧａＮ基板２０とが貼り合わされた接合基板１Ｐが得られる。
【００２６】
次に、図３（Ｃ２）を参照して、複合基板１を準備する工程は、接合基板１Ｐに熱または応力をかけることにより、ＧａＮ基板２０をイオン注入領域２０ｉで、支持基板１０に貼り合わされたＧａＮ層２１と残りのＧａＮ基板２２とに分離するサブ工程を含む。かかるサブ工程により、支持基板１０上に接合層３０を介在させてＧａＮ層２１が貼り合わされた複合基板１が得られる。
【００２７】
なお、上記の複合基板の準備工程においては、支持基板１０およびＧａＮ基板２０の両方に接合層３１，３２を形成する場合について説明したが、支持基板１０およびＧａＮ基板２０のいずれか一方のみに接合層を形成して貼り合わせてもよく、支持基板１０およびＧａＮ基板２０のいずれにも接合層を形成せずに貼り合わせることも可能である。
【００２８】
（ＧａＮ系半導体層の成長工程）
次に、図１（Ｂ）を参照して、本実施形態のＧａＮ系半導体デバイスの製造方法は、複合基板１のＧａＮ層２１上に少なくとも１層のＧａＮ系半導体層４０を成長させる工程を含む。かかる工程により、複合基板１のＧａＮ層２１上に少なくとも１層のＧａＮ系半導体層４０が形成された半導体層付複合基板２が得られる。ここで、ＧａＮ系半導体層４０とは、ＩＩＩ族元素としてＧａを含むＩＩＩ族窒化物半導体層をいい、たとえば、ＡｌxＩｎyＧａ1-x-yＮ層（０≦ｘ、０≦ｙ、ｘ＋ｙ＜１）などが挙げられる。
【００２９】
また、ＧａＮ系半導体層４０の成長工程において、ＧａＮ系半導体層４０を成長させる方法は、特に制限はないが、品質のよいＧａＮ系半導体層４０を成長させる観点から、ＭＯＶＰＥ（有機金属気相成長）法、ＭＢＥ（分子線成長）法、ＨＶＰＥ（ハイドライド気相成長）法などが好適に挙げられる。
【００３０】
成長させるＧａＮ系半導体層４０の構成は、作製目的のＧａＮ系半導体デバイスの種類に応じて異なる。たとえば、ＧａＮ系半導体デバイスがＬＥＤ（発光ダイオード）、ＬＤ（レーザダイオード）などの発光デバイスの場合は、ＧａＮ系半導体層４０は、ｎ型半導体層４１、活性層４３、およびｐ型半導体層４５などを含む。
【００３１】
（ＧａＮ系半導体層への転写支持基板の貼り合わせ工程）
次に、図１（Ｃ）を参照して、本実施形態のＧａＮ系半導体デバイスの製造方法は、半導体層付複合基板２のＧａＮ系半導体層４０に転写支持基板５０を貼り合わせる工程を含む。かかる工程により、複合基板２とＧａＮ系半導体層４０と転写支持基板５０とがこの順に貼り合わされた基板接合体３が得られる。
【００３２】
また、ＧａＮ系半導体層への転写支持基板の貼り合わせ工程において用いられる転写支持基板５０は、ＧａＮ系半導体層４０を支持できるものであれば特に制限はないが、縦型デバイスを形成する観点からは導電性基板であることが好ましく、Ｇｅ基板、Ｓｉ基板、多結晶ＡｌＮ基板などが好適に挙げられる。
【００３３】
また、ＧａＮ系半導体層４０への転写支持基板５０の貼り合わせ方法は、特に制限はないが、ＧａＮ系半導体層４０と転写支持基板５０との間の接合性および電気的接続を良好にする観点から、接続層６０を介在させることが好ましい。具体的には、ＧａＮ系半導体層４０上に接続層６０の一部としてｐ側オーミック電極層６１およびはんだ層６３を形成し、転写支持基板５０上に接続層６０の一部としてオーミック電極層６７および金属パッド層６５を形成し、はんだ層６３と金属パッド層６５とを貼り合わせることにより、ＧａＮ系半導体層４０と転写支持基板５０とを接続層６０を介在させて接合させる。ここで、ｐ側オーミック電極層６１としてはたとえばＮｉ／Ａｕ電極層など、はんだ層６３としてはたとえばＡｕ−Ｓｎはんだ層など、金属パッド層６５としてはたとえばＡｕパッド層など、オーミック電極層６７としてはたとえばＮｉ／Ｐｔ／Ａｕ電極層などが好適に用いられる。
【００３４】
また、ＧａＮ系半導体層４０上に接続層６０の一部として形成されるｐ側オーミック電極層６１およびはんだ層６３の部分に替えて、高反射ｐ側オーミック電極層（たとえばＮｉ／Ａｕ電極層）およびはんだ層（たとえばＡｕ−Ｓｎはんだ層）、透明ｐ側オーミック電極層（たとえば薄型Ｎｉ／Ａｕ電極層）および高反射金属層（たとえばＡｌ層）および金属はんだ層（たとえばＡｕ−Ｓｎはんだ層）、または透明ｐ側オーミック電極層（たとえば薄型Ｎｉ／Ａｕ電極層）および高反射金属層（たとえばＡｌ層）および拡散防止金属層（たとえばＰｔ層、Ｍｏ層、またはＷ層）およびはんだ層（たとえばＡｕ−Ｓｎはんだ層）などを用いることもできる。
【００３５】
（支持基板の溶解による除去工程）
次に、図１（Ｄ）を参照して、本実施形態のＧａＮ系半導体デバイスの製造方法は、基板接合体３における複合基板１の支持基板１０を溶解することにより除去する工程を含む。かかる工程により、ＧａＮ系半導体層４０と転写支持基板５０とが貼り合わされた半導体層付転写支持基板４が得られる。
【００３６】
すなわち、上記の半導体層付複合基板２のＧａＮ系半導体層４０への転写支持基板５０の貼り合わせ工程および支持基板１０の溶解による除去工程により、ＧａＮ系半導体層４０は支持基板１０から転写支持基板５０に転写される。
【００３７】
ここで、支持基板１０を溶解させる溶剤は、支持基板１０の種類に応じて異なる。たとえば、支持基板１０がＭｏ基板の場合はその溶剤として硝酸（たとえば３０質量％硝酸水溶液など）が用いられ、支持基板１０がＡｌ2Ｏ3：ＳｉＯ2が０．６４：０．３６の複合酸化物基板の場合はその溶剤としてフッ酸（たとえば２０質量％フッ酸水溶液など）が用いられる。
【００３８】
さらに、基板接合体３における複合基板１の支持基板１０の溶解による除去により露出した接合層３０を溶解により除去する。接合層３０を溶解する溶剤は接合層３０の種類に応じて異なり、接合層３０がＳｉＯ2層である場合はその溶剤としてフッ酸（たとえば２０質量％フッ酸水溶液など）が用いられる。
【００３９】
ここで、基板接合体３から支持基板１０および接合層３０が溶解により除去されて得られた半導体層付転写支持基板４のＧａＮ層２１の露出される主面は、支持基板および接合層がレーザリフトオフにより除去される場合に露出される主面にくらべて、極めて平坦である。
【００４０】
なお、基板接合体３の支持基板１０および接合層３０を溶解により除去する際には、基板接合体３の転写支持基板５０側をワックス（図示せず）などで保護すること、および／または、支持基板１０の溶解前にあらかじめ支持基板１０の一部を研削または研磨などにより除去しておくことが好ましい。特に、溶剤としてフッ酸を使用する場合は、上記の転写支持基板５０の保護、および、Ａｌ2Ｏ3−ＳｉＯ2複合酸化物基板などの支持基板１０の溶解前における研削または研磨による一部除去が好ましい。
【００４１】
（転写支持基板およびＧａＮ系半導体層のデバイス化およびチップ化工程）
次に、図１（Ｅ）を参照して、本実施形態のＧａＮ系半導体デバイスの製造方法は、半導体層付転写支持基板４の転写支持基板５０およびＧａＮ系半導体層４０をデバイス化およびチップ化する工程を含む。ここで、デバイス化とは、転写支持基板５０およびＧａＮ系半導体層４０に電極（ｐ側電極７０ｐおよびｎ側電極７０ｎ）などを形成することにより半導体デバイス５とすることをいう。また、チップ化とは、半導体デバイス５を所定のサイズのチップに分割することをいう。チップ化の方法は、特に制限はなく、スライブおよびブレーク法、ダイシング法などが好適に挙げられる。
【００４２】
たとえば、半導体層付転写支持基板４の転写支持基板５０が導電性基板の場合、半導体層付転写支持基板４において、ＧａＮ系半導体層４０上にｎ側電極７０ｎを形成し、転写支持基板５０上にｐ側電極７０ｐを形成し、さらにチップ化することにより、縦型デバイスであるチップ化された半導体デバイス５が得られる。
【００４３】
なお、支持基板１０および接合層３０の溶解除去により露出された半導体層付転写支持基板４のＧａＮ層２１の露出された主面は極めて平坦であることから、光取り出し効率を高めるため、ドライエッチングまたはウェットエッチングにより粗面化処理を行うと、レーザリフトオフ法により支持基板および接合層を除去した場合に比べて、極めて均一性の高い凹凸形状を形成することができる。
【００４４】
｛実施形態１Ｂ｝
図２を参照して、実施形態１においてより具体的な実施形態１Ｂは、ＧａＮ系半導体層４０を成長させる工程（図２（Ｂ））の後、支持基板１０を溶解することにより除去する工程（図２（Ｅ））の前に、複合基板１０上に成長させたＧａＮ系半導体層４０をデバイス化およびチップ化する工程（図２（Ｃ））と、デバイス化およびチップ化されたＧａＮ系半導体層４０を実装基板８０上に実装する工程（図２（Ｄ））と、をさらに含む。本実施形態のＧａＮ系半導体デバイスの製造方法により、特性の高い横型のＧａＮ系半導体デバイスを歩留まりよく実装することができる。以下、各工程を詳細に説明する。
【００４５】
（複合基板の準備工程）
まず、図２（Ａ）を参照して、本実施形態のＧａＮ系半導体デバイスの製造方法は、イオン注入分離法を用いて、ＧａＮの熱膨張係数（６．０×１０-6℃-1）に対する比が０．８以上１．２以下の熱膨張係数を有する支持基板１０と、支持基板１０に貼り合わされたＧａＮ層と、を含む複合基板１を準備する工程を含む。かかる工程は、上記の実施形態１Ａと同様であり、ここでは繰り返さない。
【００４６】
（ＧａＮ系半導体層の成長工程）
次に、図２（Ｂ）を参照して、本実施形態のＧａＮ系半導体デバイスの製造方法は、複合基板１のＧａＮ層２１上に少なくとも１層のＧａＮ系半導体層４０を成長させる工程を含む。かかる工程により、複合基板１のＧａＮ層２１上に少なくとも１層のＧａＮ系半導体層４０（たとえば、ｎ型半導体層４１、活性層４３およびｐ型半導体層４５）が形成された半導体層付複合基板２が得られる。かかる工程は、上記の実施形態１Ａと同様であり、ここでは繰り返さない。
【００４７】
（ＧａＮ系半導体層のデバイス化およびチップ化工程）
次に、図２（Ｃ）を参照して、本実施形態のＧａＮ系半導体デバイスの製造方法は、半導体層付複合基板２の複合基板１０上に成長させたＧａＮ系半導体層４０をデバイス化およびチップ化する工程を含む。ここで、デバイス化とはＧａＮ系半導体層４０に電極（ｐ側電極７０ｐおよびｎ側電極７０ｎ）などを形成することにより半導体デバイス５とすることをいう。また、チップ化とは、半導体デバイス５を所定のサイズのチップに分割することをいう。チップ化の方法は、特に制限はなく、スクライブおよびブレーク法、ダイシング法などが好適に挙げられる。
【００４８】
たとえば、半導体層付複合基板２において、ＧａＮ系半導体層４０のｐ型半導体層４５上にｐ側電極７０ｐを形成し、次いで、ｐ側電極７０ｐの一部、ならびにＧａＮ系半導体層４０のｐ型半導体層４５および活性層４３の一部をメサエッチングしてｎ型半導体層４１の一部を露出させ、ｎ型半導体層４１の露出部分にｎ側電極７０ｎを形成し、さらにチップ化することにより、横型デバイスとしてチップ化された半導体デバイス５が得られる。ここで、ｐ側電極７０ｐおよびｎ側電極７０ｎの好適な例は、実施形態１Ａと同様であり、ここでは繰り返さない。
【００４９】
なお、ｐ側電極７０ｐおよびｎ側電極７０ｎは、後述の実装工程における超音波接合に耐えることができるように、いずれも厚膜のパッドで形成された保護用電極（図示せず）で覆われていることが好ましい。また、光取り出し効率を高める観点から、ｐ側電極７０ｐ上には、高反射金属電極（図示せず）を形成することが好ましい。
【００５０】
（デバイス化およびチップ化されたＧａＮ系半導体層４０の実装工程）
次に、図２（Ｄ）を参照して、本実施形態のＧａＮ系半導体デバイスの製造方法は、上記のデバイス化およびチップ化工程により得られたチップ化された半導体デバイス５のＧａＮ系半導体層４０を実装基板８０上に実装する工程を含む。かかる工程により、横型の半導体デバイス５が実装基板８０上にフリップチップ実装できる。本工程に用いられる実装基板８０は、特に制限はないが、たとえば電気絶縁性の基礎基板８１にｐ側導電部８７ｐおよびｎ側導電部８７ｎが形成されている。
【００５１】
半導体デバイス５を実装基板８０上に実装する方法は、とくに制限はなく、たとえば、半導体デバイス５のｐ側電極７０ｐおよびｎ側電極７０ｎのそれぞれに、導電性の接合材料で形成されたバンプ９０を形成し、半導体デバイス５のｐ側電極７０ｐが実装基板８０のｐ側導電部８７ｐに電気的に接続し、半導体デバイス５のｎ側電極７０ｎが実装基板８０のｎ側導電部８７ｎに電気的に接続するように、半導体デバイス５を実装基板８０上に実装する。かかる工程により、実装基板８０に実装された実装半導体デバイス６が得られる。
【００５２】
さらに、必要に応じて、電極接合部分（ｐ側電極７０ｐ、ｎ側電極７０ｎ、ｐ側導電部８７ｐ、ｎ側導電部８７ｎおよびバンプ９０）ならびにその部分の近傍をシリコーン樹脂などのアンダーコート（図示せず）などで保護することが好ましい。
【００５３】
（支持基板の溶解による除去工程）
次に、図２（Ｅ）を参照して、本実施形態のＧａＮ系半導体デバイスの製造方法は、実装基板８０に実装された実装半導体デバイス６の支持基板１０を溶解により除去する工程を含む。かかる工程により、実装基板８０上にＧａＮ系半導体層４０と転写支持基板５０とが貼り合わされた半導体デバイスが実装された実装半導体デバイス７が得られる。
【００５４】
実装半導体デバイス６の支持基板１０を溶解により除去する溶剤およびその方法は、実施形態１Ａの基板接合体３の支持基板１０を溶解する溶剤およびその方法と同様であり、ここでは繰り返さない。さらに、実施形態１Ａと同様にして、実装半導体デバイス６の接合層３０を溶解により除去する。
【００５５】
なお、支持基板１０および接合層３０の溶解除去により露出された実装半導体デバイス７のＧａＮ層２１の露出された主面は極めて平坦であることから、光取り出し効率を高めるため、ドライエッチングまたはウェットエッチングにより粗面化処理を行うと、レーザリフトオフ法により支持基板および接合層を除去した場合に比べて、極めて均一性の高い凹凸形状を形成することができる。
【実施例】
【００５６】
（実施例１）
１．複合基板の準備
図１（Ａ）を参照して、以下のようにして、Ｍｏ基板（支持基板１０）上にＳｉＯ2層（接合層３０）を介在させてＧａＮ層２１が貼り合わされた複合基板１を準備した。
【００５７】
図３（Ｂ１）を参照して、直径が４インチで厚さが６００μｍで両主面が（０００１）面（Ｇａ原子面）および（０００−１）面（Ｎ原子面）のＧａＮ基板２０を準備した。かかるＧａＮ基板２０の両主面のＲＭＳ（二乗平均平方根）粗さ（ＪＩＳ  Ｂ０６０１：２００１のＲｑに相当）は、研磨されており、５０μｍ×５０μｍ角の範囲でＡＦＭ（原子間力顕微鏡）により測定したところ、５ｎｍ以下であった。また、ＧａＮ基板２０の転位密度は、カソードルミネッセンス法により測定したところ、２×１０5ｃｍ-2であった。
【００５８】
次いで、このＧａＮ基板２０の（０００−１）面（Ｎ原子面）側の主面上に、プラズマＣＶＤ法により、厚さ３００ｎｍのＳｉＯ2層（接合層３２）を形成し、形成したＳｉＯ2層（接合層３２）をＣＭＰ（化学機械的研磨）により精密研磨して、ＲＭＳ粗さが１ｎｍ以下の平坦な主面を有する厚さ１５０ｎｍのＳｉＯ2層（接合層３２）とした。
【００５９】
次いで、図３（Ｂ２）を参照して、ＧａＮ基板２０の（０００−１）面（Ｎ原子面）側の主面に形成されたＳｉＯ2層（接合層３２）側から水素イオンを注入して、ＧａＮ基板２０の（０００−１）面（Ｎ原子面）側の主面から３００ｎｍの深さの位置にイオン注入領域２０ｉを形成した。
【００６０】
また、図３（Ａ）を参照して、直径が４インチ（１０．１６ｃｍ）で厚さが６００μｍの純度が９９．９９質量％のＭｏ基板（支持基板１０）を準備した。かかるＭｏ基板（支持基板１０）の熱膨張係数は６．０×１０-6℃-1であり、ＧａＮの熱膨張係数（６．０×１０-6℃-1）とほぼ同じであった。また、かかるＭｏ基板（支持基板１０）は、その主面は研磨されており、その主面のＲＭＳ粗さが５ｎｍ以下であり、その充填率は９９体積％以上（空隙率は１体積％以下）であった。
【００６１】
次いで、このＭｏ基板（支持基板１０）の主面上に、プラズマＣＶＤ法により、厚さ３００ｎｍのＳｉＯ2層（接合層３１）を形成し、形成したＳｉＯ2層（接合層３１）をＣＭＰ（化学機械的研磨）により精密研磨して、ＲＭＳ粗さが１ｎｍ以下の平坦な主面を有する厚さ１５０ｎｍのＳｉＯ2層（接合層３１）とした。
【００６２】
なお、上記において図３（Ｂ１）および（Ｂ２）に示すＧａＮ基板２０へのＳｉＯ2層（接合層３２）およびイオン注入領域２０ｉの形成と、図３（Ａ）に示すＭｏ支持基板１０へのＳｉＯ2層（接合層３１）の形成とは、いずれが先であってもよい。
【００６３】
次に、図３（Ｃ１）を参照して、ＧａＮ基板２０上に形成されたＳｉＯ2層（接合層３２）とＭｏ基板（支持基板１０）上に形成されたＳｉＯ2層（接合層３１）とを、向かい合わせにして機械的に接合させた。かかる接合により、ＳｉＯ2層（接合層３２）とＳｉＯ2層（接合層３１）とが一体化した厚さ３００ｎｍのＳｉＯ2層（接合層３０）を介在させてＭｏ支持基板１０とＧａＮ基板２０とが貼り合わされた接合基板１Ｐが得られた。
【００６４】
次に、図３（Ｃ１）および（Ｃ２）を参照して、接合基板１Ｐを加熱することにより、ＧａＮ基板２０をそのイオン注入領域２０ｉでＭｏ基板（支持基板１０）に貼り合わされたＧａＮ層２１と残りのＧａＮ基板２２とに分離して、厚さ６００μｍのＭｏ基板（支持基板１０）上に厚さ３００ｎｍのＳｉＯ2層（接合層３０）を介在させて厚さ３００ｎｍのＧａＮ層２１が貼り合わされた複合基板１が得られた。
【００６５】
２．ＧａＮ系半導体層の成長
次に、図１（Ｂ）を参照して、複合基板１のＧａＮ層２１上に、ＭＯＶＰＥ法により、ｎ型ＧａＮ層（ｎ型半導体層４１）、ＩｎＧａＮ多重量子井戸活性層（活性層４３）およびｐ型ＧａＮコンタクト層（ｐ型半導体層４５）を順次成長させて、ＬＥＤ構造を有する全体の厚さが５μｍのＧａＮ系半導体層４０を含む半導体層付複合基板２を得た。Ｍｏ基板（支持基板１０）、ＧａＮ層２１およびＧａＮ系半導体層４０の熱膨張係数がほぼ同じであるため、半導体層付複合基板２には反りおよびクラックが発生しなかった。
【００６６】
３．ＧａＮ系半導体層への転写支持基板の貼り合わせ
次に、図１（Ｃ）を参照して、半導体層付複合基板２のＧａＮ系半導体層４０のｐ型ＧａＮコンタクト層（ｐ型半導体層４５）上に、接続層６０の一部として、真空蒸着法によるＮｉ／Ａｕ電極層（ｐ側オーミック電極層６１）および真空蒸着法による厚さ３μｍのＡｕ−Ｓｎはんだ層（はんだ層６３）を形成した。
【００６７】
また、直径が４インチで厚さが６００μｍで主面のＲＭＳ粗さが５ｎｍ以下のＧｅ基板（転写支持基板５０）を準備した。ここで、Ｇｅ基板の熱膨張係数は６．１×１０-6℃-1であり、ＧａＮの熱膨張係数（６．０×１０-6℃-1）によく近似している。このＧｅ基板（転写支持基板５０）の主面上に、接続層６０の一部として、真空蒸着法によるＮｉ／Ｐｔ／Ａｕ電極層（オーミック電極層６７）および真空蒸着法による厚さ１μｍのＡｕパッド層（金属パッド層６５）を形成した。
【００６８】
次いで、半導体層付複合基板２のＧａＮ系半導体層４０のｐ型ＧａＮコンタクト層（ｐ型半導体層４５）に形成されたＡｕ−Ｓｎはんだ層（はんだ層６３）と、Ｇｅ基板（転写支持基板５０）に形成されたＡｕパッド層（金属パッド層６５）とを、適度な圧力印加のもと３００℃の雰囲気温度で熱処理してメタルボンディングすることにより、半導体層付複合基板２のＧａＮ系半導体層４０とＧｅ基板（転写支持基板５０）とが接続層６０を介在させて貼り合わされた基板接合体３が得られた。Ｍｏ基板（支持基板１０）、ＧａＮ層２１、ＧａＮ系半導体層４０およびＧｅ基板（転写支持基板５０）の熱膨張係数がほぼ同じかまたは十分に近似しているため、基板接合体３には反りおよびクラックが発生しなかった。
【００６９】
４．支持基板の溶解による除去
次に、図１（Ｄ）を参照して、基板接合体３のＧｅ基板（転写支持基板５０）側をワックス（図示せず）で保護した後、基板接合体３を３０質量％の硝酸に浸漬させることによりＭｏ基板（支持基板１０）を溶解させて除去し、次いで２０質量％のフッ酸に浸漬させることによりＳｉＯ2層（接合層３０）を溶解させて除去した。こうして、接続層６０を介在させてＧａＮ系半導体層４０とＧｅ基板（転写支持基板５０）とが貼り合わされた半導体層付転写支持基板４が得られた。
【００７０】
得られた半導体層付転写支持基板４のＧａＮ層２１の露出された主面は、そのＲＭＳ粗さが０．３６ｎｍと、極めて平坦であった。結果を表１にまとめた。
【００７１】
５．半導体層付転写支持基板のデバイス化およびチップ化
次に、図１（Ｅ）を参照して、半導体層付転写支持基板４のＧａＮ層２１の一部を除去して、露出させたｎ型ＧａＮ層４１上に、真空蒸着法によりＮｉ／Ｐｔ／Ａｕ電極（ｎ側電極７０ｎ）を１チップ当り１個形成した。また、半導体層付転写支持基板４のＧｅ基板（転写支持基板５０）上の全面に、真空蒸着法によりＮｉ／Ａｕ電極（ｐ側電極７０ｐ）を形成した。こうして、半導体層付転写支持基板４をデバイス化した半導体デバイス５としてＬＥＤを得た。
【００７２】
次に、半導体デバイス５を、ダイシング法により、１００個の４００μｍ×４００μｍの大きさのチップに分割した。チップ化された１００個の半導体デバイス５を銀ペーストおよびワイヤを用いて実装基板に実装した。
【００７３】
１００個の実装されたチップ化された半導体デバイス５において、逆方向に５Ｖの電圧を印加したときにおけるリーク電流が１００μＡ以下である良品の割合、すなわち歩留まり率は、９９％であった。
【００７４】
なお、実施例１においては支持基板１０としてＭｏ基板を用いたが、支持基板１０として直径４インチで厚さが６００μｍのＡｌ2Ｏ3：ＳｉＯ2が０．６４：０．３６の複合酸化物基板を用い、支持基板１０を溶解するための溶剤として２０質量％のフッ酸を用いたこと以外は、実施例１と同様にして半導体デバイス５としてＬＥＤを作製し実装基板に実装したところ、実施例１と同様の結果が得られた。ここでＡｌ2Ｏ3：ＳｉＯ2が０．６４：０．３６の複合酸化物基板（支持基板１０）の熱膨張係数は５．５×１０-6℃-1であり、ＧａＮの熱膨張係数（６．０×１０-6℃-1）と十分に近似していた。また、かかるＡｌ2Ｏ3：ＳｉＯ2が０．６４：０．３６の複合酸化物基板（支持基板１０）は、その主面は研磨されており、その主面のＲＭＳ粗さが５ｎｍ以下であり、その充填率は９８体積％以上（空隙率は２体積％以下）であった。
【００７５】
（比較例１）
１．サファイア基板上へのＧａＮ系半導体層の成長
図４（Ａ）を参照して、直径４インチで厚さが６００μｍの主面が（０００１）面のサファイア基板（下地基板１００）を準備した。かかるサファイア基板（下地基板１００）の主面のＲＭＳ粗さは５ｎｍ以下であった。
【００７６】
次に、図４（Ｂ）を参照して、サファイア基板（下地基板１００）上に、ＭＯＶＰＥ法により、ｎ型ＧａＮバッファ層１２０、ｎ型ＧａＮ層（ｎ型半導体層１４１）、ＩｎＧａＮ多重量子井戸活性層（活性層１４３）およびｐ型ＧａＮコンタクト層（ｐ型半導体層１４５）を順次成長させて、ＬＥＤ構造を有する全体の厚さが５μｍのＧａＮ系半導体層１４０を含む半導体層付下地基板１０２を得た。半導体層付下地基板１０２においては、サファイア基板（下地基板１００）とｎ型ＧａＮバッファ層１２０およびＧａＮ系半導体層１４０との熱膨張係数の差により反りが発生した。
【００７７】
２．ＧａＮ系半導体層への転写支持基板の貼り合わせ
次に、図４（Ｃ）を参照して、半導体層付下地基板１０２のＧａＮ系半導体層１４０のｐ型ＧａＮコンタクト層（ｐ型半導体層１４５）上に、実施例１と同様に、接続層６０の一部として、Ｎｉ／Ａｕ電極層（ｐ側オーミック電極層６１）および厚さ３μｍのＡｕ−Ｓｎはんだ層（はんだ層６３）を形成した。
【００７８】
また、実施例１と同様のＧｅ基板（転写支持基板５０）を準備した。このＧｅ基板（転写支持基板５０）の主面上に、実施例１と同様に、接続層６０の一部として、Ｎｉ／Ｐｔ／Ａｕ電極層（オーミック電極層６７）および厚さ１μｍのＡｕパッド層（金属パッド層６５）を形成した。
【００７９】
次いで、半導体層付下地基板１０２のＧａＮ系半導体層１４０のｐ型ＧａＮコンタクト層（ｐ型半導体層１４５）に形成されたＡｕ−Ｓｎはんだ層（はんだ層６３）と、Ｇｅ基板（転写支持基板５０）に形成されたＡｕパッド層（金属パッド層６５）とを、実施例１と同様にメタルボンディングすることにより、半導体層付下地基板１０２のＧａＮ系半導体層１４０とＧｅ基板（転写支持基板５０）とが接続層６０を介在させて貼り合わされた基板接合体１０３が得られた。
【００８０】
３．下地基板のレーザリフトオフによる除去
次に、図４（Ｄ）を参照して、基板接合体１０３のサファイア基板（下地基板１００）側から、波長３５５ｎｍのＴＨＧ（第３次高調波）−Ｎｄ：ＹＡＧ（ネオジム添加イットリウム・アルミニウム・ガーネット）レーザＬを照射することにより、ｎ型ＧａＮバッファ層１２０のサファイア基板（下地基板１００）との界面部分を熱分解させてＧａドロップレットを析出させて、サファイア基板（下地基板１００）をリフトオフして除去した。こうして、接続層６０を介在させてＧａＮ系半導体層１４０とＧｅ基板（転写支持基板５０）とが貼り合わされた半導体層付転写支持基板１０４が得られた。
【００８１】
得られた半導体層付転写支持基板１０４のｎ型ＧａＮバッファ層１２０の露出された主面は、そのＲＭＳ粗さが４０ｎｍと、粗かった。結果を表１にまとめた。
【００８２】
４．半導体層付転写支持基板のデバイス化およびチップ化
次に、図４（Ｅ）を参照して、半導体層付転写支持基板１０４のｎ型ＧａＮバッファ層１２０上の一部に、実施例１と同様のＮｉ／Ｐｔ／Ａｕ電極（ｎ側電極７０ｎ）を１チップ当り１個形成した。また、半導体層付転写支持基板１０４のＧｅ基板（転写支持基板５０）上の全面に、実施例１と同様のＮｉ／Ａｌ電極（ｐ側電極７０ｐ）を形成した。こうして、半導体層付転写支持基板１０４をデバイス化した半導体デバイス１０５としてＬＥＤを得た。
【００８３】
次に、半導体デバイス１０５を、実施例１と同様に、４００μｍ×４００μｍの大きさの１００個のチップに分割した。チップ化された１００個の半導体デバイス１０５を銀ペーストおよびワイヤを用いて実装基板に実装した。
【００８４】
１００個の実装されたチップ化された半導体デバイス１０５において、実施例１と同様に測定したリーク電流が１００μＡ以下である良品の割合、すなわち歩留まり率は、７５％であった。結果を表１にまとめた。
【００８５】
なお、実施例１および比較例１においては、転写支持基板５０としてＧｅ基板を用いた。転写支持基板５０として、Ｇｅ基板に替えて、Ｓｉ基板を用いると、基板接合体３，１０３に反りが発生する。これは、Ｇｅ基板の熱膨張係数が６．１×１０-6℃-1でありＧａＮの熱膨張係数（６．０×１０-6℃-1）に十分によく近似しているのに対し、Ｓｉ基板の熱膨張係数が４．２×１０-6℃-1でありＧａＮの熱膨張係数に十分には近似していないためと考えられる。このため、基板接合体１０３において下地基板１００をレーザリフトオフにより除去することは困難であるが、支持基板１０を溶解により除去することは可能である。
【００８６】
（実施例２）
１．複合基板の準備
図２（Ａ）を参照して、以下のようにして、支持基板１０として、直径４インチで厚さが６００μｍのＡｌ2Ｏ3：ＳｉＯ2が０．６４：０．３６の複合酸化物基板を用いたこと以外は、実施例１と同様にして、Ａｌ2Ｏ3：ＳｉＯ2が０．６４：０．３６の複合酸化物基板（支持基板１０）上にＳｉＯ2層（接合層３０）を介在させてＧａＮ層２１が貼り合わされた複合基板１を準備した。なお、複合基板１の準備に用いたＡｌ2Ｏ3：ＳｉＯ2が０．６４：０．３６の複合酸化物基板（支持基板１０）の熱膨張係数は５．５×１０-6℃-1であり、ＧａＮの熱膨張係数（６．０×１０-6℃-1）と十分に近似していた。また、５．５×１０-6℃-1（支持基板１０）は、その主面は研磨されており、その主面のＲＭＳ粗さが５ｎｍ以下であり、その充填率は９８体積％以上（空隙率は２体積％以下）であった。
【００８７】
２．ＧａＮ系半導体層の成長
次に、図２（Ｂ）を参照して、複合基板１のＧａＮ層２１上に、実施例１と同様に、ｎ型ＧａＮ層（ｎ型半導体層４１）、ＩｎＧａＮ多重量子井戸活性層（活性層４３）およびｐ型ＧａＮコンタクト層（ｐ型半導体層４５）を順次成長させて、ＬＥＤ構造を有する全体の厚さが５μｍのＧａＮ系半導体層４０を含む半導体層付複合基板２を得た。Ａｌ2Ｏ3：ＳｉＯ2が０．６４：０．３６の複合酸化物基板（支持基板１０）、ＧａＮ層２１およびＧａＮ系半導体層４０の熱膨張係数がほぼ同じかまたは十分に近似しているため、半導体層付複合基板２には反りおよびクラックが発生しなかった。
【００８８】
３．半導体層付転写支持基板のデバイス化およびチップ化
次に、図２（Ｃ）を参照して、半導体層付複合基板２のＧａＮ系半導体層４０のｐ型ＧａＮコンタクト層（ｐ型半導体層４５）上の全面に、真空蒸着法によりＮｉ／Ａｕ電極（ｐ側電極７０ｐ）を形成した。さらに、Ｎｉ／Ａｕ電極（ｐ側電極７０ｐ）の一部、ならびにＧａＮ系半導体層４０のｐ型ＧａＮコンタクト層（ｐ型半導体層４５）およびＩｎＧａＮ多重量子井戸活性層（活性層４３）の一部を、ＩＣＰ−ＲＩＥ（誘導結合プラズマ−反応性イオンエッチング）法によりメサエッチングして、ＧａＮ系半導体層４０のｎ型ＧａＮ層（ｎ型半導体層４１）の一部を露出させて、この露出部分上に、真空蒸着法によりＴｉ／Ａｌ電極（ｎ側電極７０ｎ）を形成した。こうして、こうして、半導体層付複合基板２をデバイス化した半導体デバイス５としてＬＥＤを得た。
【００８９】
次に、半導体デバイス５を、スクライブおよびブレーク法により、４００μｍ×４００μｍ角の大きさの１００個のチップに分割した。なお、Ｎｉ／Ａｕ電極（ｐ側電極７０ｐ）およびＴｉ／Ａｌ電極（ｎ側電極７０ｎ）のそれぞれをＡｕのパッドで形成された保護用電極で覆った。
【００９０】
４．半導体デバイスの実装
次に、図２（Ｄ）を参照して、チップ化された半導体デバイス５のＮｉ／Ａｕ電極（ｐ側電極７０ｐ）上およびＴｉ／Ａｌ電極（ｎ側電極７０ｎ）上のそれぞれに、ボールボンダによりＡｕボールバンプ（バンプ９０）を形成した。
【００９１】
次いで、超音波接合法により、上記のバンプ９０を介在させて、半導体デバイス５のＮｉ／Ａｕ電極（ｐ側電極７０ｐ）と実装基板８０のｐ側導電部８７ｐとを、半導体デバイス５のＴｉ／Ａｌ電極（ｎ側電極７０ｎ）と実装基板８０のｎ側導電部８７ｎとを、それぞれ電気的に接続するように実装することにより、実装基板８０に実装された実装半導体デバイス６が得られた。
【００９２】
５．支持基板の溶解による除去
次に、図２（Ｅ）を参照して、実装基板８０に実装された実装半導体デバイス６の電極接合部（ｐ側電極７０ｐ、ｎ側電極７０ｎ、ｐ側導電部８７ｐ、ｎ型導電部およびバンプ９０）ならびにその近傍部にシリコーン樹脂のアンダーコートで保護した後、実装半導体デバイス６を２０質量％のフッ酸に浸漬させることにより、Ａｌ2Ｏ3：ＳｉＯ2が０．６４：０．３６の複合酸化物基板（支持基板１０）およびＳｉＯ2層（接合層３０）を溶解させて除去することにより実装半導体デバイス７が得られた。
【００９３】
実装半導体デバイス６においてＡｌ2Ｏ3：ＳｉＯ2が０．６４：０．３６の複合酸化物基板（支持基板１０）およびＳｉＯ2層（接合層３０）が除去されることにより得られた実装半導体デバイス７のＧａＮ層２１の露出された主面は、そのＲＭＳ粗さが０．４０ｎｍと、極めて平坦であった。結果を表１にまとめた。
【００９４】
実装基板８０に実装された１００個の実装半導体デバイス７において、実施例１と同様に測定したリーク電流が１００μＡ以下である良品の割合、すなわち歩留まり率は、９７％であった。結果を表１にまとめた。
【００９５】
なお、実施例２においては支持基板１０としてＡｌ2Ｏ3：ＳｉＯ2が０．６４：０．３６の複合酸化物基板を用いたが、支持基板１０として直径４インチで厚さが６００μｍのＭｏ基板を用い、支持基板１０を溶解するための溶剤として３０質量％の硝酸を用いたこと以外は、実施例２と同様にして、半導体デバイス５としてのＬＥＤを実装基板８０に実装した実装半導体デバイス７を作製したところ、実施例２と同様の結果が得られた。Ｍｏ基板（支持基板１０）の熱膨張係数は６．０×１０-6℃-1であり、ＧａＮの熱膨張係数（６．０×１０-6℃-1）とほぼ同じであった。また、かかるＭｏ基板（支持基板１０）は、その主面は研磨されており、その主面のＲＭＳ粗さが５ｎｍ以下であり、その充填率は９９体積％以上（空隙率は１体積％以下）であった。
【００９６】
（比較例２）
１．サファイア基板上へのＧａＮ系半導体層の成長
図５（Ａ）を参照して、直径４インチで厚さが６００μｍの主面が（０００１）面のサファイア基板（下地基板１００）を準備した。かかるサファイア基板（下地基板１００）の主面のＲＭＳ粗さは５ｎｍ以下であった。
【００９７】
次に、図５（Ｂ）を参照して、サファイア基板（下地基板１００）上に、ＭＯＶＰＥ法により、ｎ型ＧａＮバッファ層１２０、ｎ型ＧａＮ層（ｎ型半導体層１４１）、ＩｎＧａＮ多重量子井戸活性層（活性層１４３）およびｐ型ＧａＮコンタクト層（ｐ型半導体層１４５）を順次成長させて、ＬＥＤ構造を有する全体の厚さが５μｍのＧａＮ系半導体層１４０を含む半導体層付下地基板１０２を得た。半導体層付下地基板１０２においては、サファイア基板（下地基板１００）とｎ型ＧａＮバッファ層１２０およびＧａＮ系半導体層１４０との熱膨張係数の差により反りが発生した。
【００９８】
２．半導体層付下地基板のデバイス化およびチップ化
次に、図５（Ｃ）を参照して、半導体層付下地基板１０２のＧａＮ系半導体層１４０のｐ型ＧａＮコンタクト層（ｐ型半導体層１４５）上の全面に、真空蒸着法によりＮｉ／Ａｕ電極（ｐ側電極７０ｐ）を形成した。さらに、Ｎｉ／Ａｕ電極（ｐ側電極７０ｐ）の一部、ならびにＧａＮ系半導体層１４０のｐ型ＧａＮコンタクト層（ｐ型半導体層１４５）およびＩｎＧａＮ多重量子井戸活性層（活性層１４３）の一部を、実施例２と同様にメサエッチングして、ＧａＮ系半導体層１４０のｎ型ＧａＮ層（ｎ型半導体層１４１）の一部を露出させて、この露出部分上に、真空蒸着法によりＴｉ／Ａｌ電極（ｎ側電極７０ｎ）を形成した。こうして、半導体層付下地基板１０２をデバイス化した半導体デバイス１０５としてＬＥＤを得た。
【００９９】
次に、半導体デバイス１０５を、実施例２と同様にして、４００μｍ×４００μｍ角の大きさの１００個のチップに分割した。なお、実施例２と同様に、Ａｕのパッドで形成された保護用電極で、Ｎｉ／Ａｕ電極電極（ｐ側電極７０ｐ）およびＴｉ／Ａｌ電極電極（ｎ側電極７０ｎ）のそれぞれを覆った。
【０１００】
３．半導体デバイスの実装
次に、図５（Ｄ）を参照して、実施例２と同様にして、チップ化された半導体デバイス１０５のＮｉ／Ａｕ電極電極（ｐ側電極７０ｐ）上およびＴｉ／Ａｌ電極電極（ｎ側電極７０ｎ）上のそれぞれに、バンプ９０を形成した。
【０１０１】
次いで、実施例２と同様に、上記のバンプ９０を介在させて、半導体デバイス１０５のＮｉ／Ａｕ電極（ｐ側電極７０ｐ）と実装基板８０のｐ側導電部８７ｐとを、半導体デバイス１０５のＴｉ／Ａｌ電極（ｎ側電極７０ｎ）と実装基板８０のｎ側導電部８７ｎとを、それぞれ電気的に接続することにより、実装基板８０に実装された実装半導体デバイス１０６が得られた。
【０１０２】
４．下地基板のレーザリフトオフによる除去
次に、図５（Ｅ）を参照して、実装半導体デバイス１０６のサファイア基板（下地基板１００）側から、波長３５５ｎｍのＴＨＧ（第３次高調波）−Ｎｄ：ＹＡＧ（ネオジム添加イットリウム・アルミニウム・ガーネット）レーザＬを照射することにより、ｎ型ＧａＮバッファ層１２０のサファイア基板（下地基板１００）との界面部分を熱分解させてＧａドロップレットを析出させて、サファイア基板（下地基板１００）をリフトオフして除去することにより、実装半導体デバイス１０７が得られた。
【０１０３】
実装半導体デバイス１０６のサファイア基板（下地基板１００）が除去されることにより得られた実装半導体デバイス１０７のｎ型ＧａＮバッファ層１２０の露出された主面は、そのＲＭＳ粗さが４０ｎｍと、粗かった。結果を表１にまとめた。
【０１０４】
１００個の実装されたチップ化された半導体デバイス１０５において、実施例１と同様に測定したリーク電流が１００μＡ以下である良品の割合、すなわち歩留まり率は、６０％であった。結果を表１にまとめた。
【０１０５】
【表１】
2012230969.tif 000003
【０１０６】
表１を参照して、ＧａＮ系半導体層に接合する基板を溶解により除去することにより作製した半導体デバイス（実施例１および２）は、ＧａＮ系半導体層に接合する基板をレーザリフトオフにより除去することにより作製した半導体デバイス（比較例１および２）に比べて、基板の除去により露出されるＧａＮ系半導体層の主面が極めて平坦でかつ露出基板の除去する際のダメージが低いため、歩留まりよく特性の高い半導体デバイスが得られる。
【０１０７】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明でなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内のすべての変更が含まれることが意図される。
【符号の説明】
【０１０８】
１  複合基板、１Ｐ  接合基板、２  半導体層付複合基板、３，１０３  基板接合体、４，１０４  半導体層付転写支持基板、５，１０５  半導体デバイス、６，７，１０６，１０７  実装半導体デバイス、１０  支持基板、２０  ＧａＮ基板、２１  ＧａＮ層、２２  残りのＧａＮ基板、３０，３１，３２  接合層、４０，１４０  ＧａＮ系半導体層、４１，１４１  ｎ型半導体層、４３，１４３  活性層、４５，１４５  ｐ型半導体層、５０  転写支持基板、６０  接続層、６１  ｐ側オーミック電極層、６３  はんだ層、６５  金属パッド層、６７  オーミック電極層、７０ｎ  ｎ側電極、７０ｐ  ｐ側電極、８０  実装基板、８１  基礎基板、８７ｎ  ｎ側導電部、８７ｐ  ｐ側導電部、９０  バンプ、１００  下地基板、１０２  半導体層付下地基板、１２０  ｎ型ＧａＮバッファ層。
【図１】
2012230969.tif 000004
【図２】
2012230969.tif 000005
【図３】
2012230969.tif 000006
【図４】
2012230969.tif 000007
【図５】
2012230969.tif 000008