(57)【要約】【課題】容易にテストモードに遷移でき、またテスト用端子や復帰のための回路が必要ない電圧モニタ用半導体装置を提供する。【解決手段】複数の蓄電デバイスの電圧をモニタして上記過充電、過放電、又は過電流状態の検出結果信号を出力する電圧モニタ用半導体装置において、各蓄電デバイスの電圧をモニタする電圧入力端子の各モニタ電圧のうち、少なくとも一つのモニタ電圧が通常使用しない第１のしきい値電圧以下に低下したときに、第１のテスト信号を生成するテスト信号生成回路を備える。上記テスト信号生成回路はさらに、少なくとも一つの上記モニタ電圧が上記第１のしきい値電圧よりも低い第２のしきい値電圧以下に低下したときに、第２のテスト信号を生成する。【選択図】図１
2012210139.tif 000002
【特許請求の範囲】
【請求項１】
複数の蓄電デバイスの電圧をモニタして上記異常状態の検出結果信号を出力する電圧モニタ用半導体装置において、
各蓄電デバイスの電圧をモニタする電圧入力端子の各モニタ電圧のうち、少なくとも一つのモニタ電圧が通常使用しない第１のしきい値電圧以下に低下したときに、第１のテスト信号を生成するテスト信号生成回路を備えたことを特徴とする電圧モニタ用半導体装置。
【請求項２】
遅延回路検知信号を予め定められた遅延時間に遅延させ、遅延回路における、遅延時間を短くする短縮手段を有する遅延回路を備え、
上記遅延回路は、少なくとも一つの蓄電デバイスのモニタ電圧が第１のしきい値電圧以下である場合、当該蓄電デバイス以外の蓄電デバイスの異常状態を検出した際の遅延時間を第一短縮遅延時間へと短縮することを特徴とする請求項１記載の電圧モニタ用半導体装置。
【請求項３】
上記第１のしきい値電圧は、０Ｖ又は下限放電電圧以下に設定されたことを特徴とする請求項１又は２記載の電圧モニタ用半導体装置。
【請求項４】
上記テスト信号生成回路はさらに、少なくとも一つの上記モニタ電圧が上記第１のしきい値電圧よりも低い第２のしきい値電圧以下に低下したときに、第２のテスト信号を生成することを特徴とする請求項１記載の電圧モニタ用半導体装置。
【請求項５】
遅延回路検知信号を予め定められた遅延時間に遅延させ、遅延回路における、遅延時間を短くする短縮回路を有する遅延回路を備え、
上記遅延回路は、
少なくとも一つの蓄電デバイスのモニタ電圧が第１のしきい値電圧以下である場合、当該蓄電デバイス以外の蓄電デバイスの異常状態を検出する際の遅延時間を第一短縮遅延時間へと短縮し、
少なくとも一つの蓄電デバイスのモニタ電圧が第２のしきい値電圧以下である場合、当該蓄電デバイス以外の蓄電デバイスの異常状態を検出する際の遅延時間を第二短縮遅延時間へと短縮し、
第二短縮遅延時間は、第一短縮遅延時間とは異なるように設定されたことを特徴とする請求項１記載の電圧モニタ用半導体装置。
【請求項６】
上記第２のしきい値電圧は、上記第１のしきい値電圧よりも低い所定の負電圧、又は上記第１のしきい値電圧よりも低い下限放電電圧未満の電圧に設定されたことを特徴とする請求項４又は５記載の電圧モニタ用半導体装置。
【請求項７】
当該蓄電デバイス以外の蓄電デバイスの異常状態とは、過充電であることを特徴とする請求項１乃至６のうちのいずれか１つに記載の電圧モニタ用半導体装置。
【請求項８】
当該蓄電デバイス以外の蓄電デバイスの異常状態とは、過放電であることを特徴とする請求項１乃至７のうちのいずれか１つに記載の電圧モニタ用半導体装置。
【請求項９】
当該蓄電デバイス以外の蓄電デバイスの異常状態とは、過電流であることを特徴とする請求項１乃至８のうちのいずれか１つに記載の電圧モニタ用半導体装置。
【請求項１０】
複数の蓄電デバイスの電圧をモニタして上記異常状態の検出結果信号を出力する電圧モニタ用半導体装置において、
各蓄電デバイスの電圧をモニタする電圧入力端子の各モニタ電圧のうち、少なくとも一つのモニタ電圧が通常使用しない第３のしきい値電圧以上に上昇したときに、第１のテスト信号を生成するテスト信号生成回路を備えたことを特徴とする電圧モニタ用半導体装置。
【請求項１１】
遅延回路検知信号を予め定められた遅延時間に遅延させ、遅延回路における、遅延時間を短くする短縮手段を有する遅延回路を備え、
上記遅延回路は、少なくとも一つの蓄電デバイスのモニタ電圧が第３のしきい値電圧以上である場合、当該蓄電デバイス以外の蓄電デバイスの異常状態を検出した際の遅延時間を第一短縮遅延時間へと短縮することを特徴とする請求項１０記載の電圧モニタ用半導体装置。
【請求項１２】
上記第３のしきい値電圧は、所定の正電圧又は上限充電電圧以上に設定されたことを特徴とする請求項１０乃至１２のうちのいずれか１つに記載の電圧モニタ用半導体装置。
【請求項１３】
上記テスト信号生成回路はさらに、少なくとも一つの上記モニタ電圧が上記第３のしきい値電圧よりも高い第４のしきい値電圧以上に上昇したときに、第２のテスト信号を生成することを特徴とする請求項１０記載の電圧モニタ用半導体装置。
【請求項１４】
上記電圧モニタ用半導体装置はさらに、遅延回路検知信号を予め定められた遅延時間に遅延させ、遅延回路における、遅延時間を短くする短縮手段を有する遅延回路を備え、
上記遅延回路は、
少なくとも一つの蓄電デバイスのモニタ電圧が第３のしきい値電圧以上である場合、当該蓄電デバイス以外の蓄電デバイスの異常状態を検出する際の遅延時間を第一短縮遅延時間へと短縮し、
少なくとも一つの蓄電デバイスのモニタ電圧が第４のしきい値電圧以上である場合、当該蓄電デバイス以外の蓄電デバイスの異常状態を検出する際の遅延時間を第二短縮遅延時間へと短縮し、
第二短縮遅延時間は第一短縮遅延時間とは異なるように設定されたことを特徴とする請求項１３記載の電圧モニタ用半導体装置。
【請求項１５】
上記第４のしきい値電圧は上記第３のしきい値電圧よりも高い所定の正電圧、又は上記第３のしきい値電圧よりも高い上限充電電圧以上の電圧に設定したことを特徴とする請求項１３又は１４記載の電圧モニタ用半導体装置。
【請求項１６】
当該蓄電デバイス以外の蓄電デバイスの異常状態とは、過充電であることを特徴とする請求項１０乃至１５記載のうちのいずれか１つに記載の電圧モニタ用半導体装置。
【請求項１７】
当該蓄電デバイス以外の蓄電デバイスの異常状態とは、過放電であることを特徴とする請求項１０乃至１６記載のうちのいずれか１つに記載の電圧モニタ用半導体装置。
【請求項１８】
当該蓄電デバイス以外の蓄電デバイスの異常状態とは、過電流であることを特徴とする請求項１０乃至１７のうちのいずれか１つに記載の電圧モニタ用半導体装置。
【請求項１９】
複数の蓄電デバイスと、
請求項１乃至１８のうちのいずれか１つに記載の電圧モニタ用半導体装置とを備えたことを特徴とするバッテリパック。
【請求項２０】
請求項１９記載のバッテリパックを備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、蓄電デバイスの電圧モニタ用半導体装置に関し、特に、携帯電子機器などに用いる二次電池のバッテリパックに内蔵されているリチウムイオン電池や電気二重層キャパシタなどを、過充電、過放電、又は過電流などの異常状態から保護する半導体装置及び上記半導体装置を内蔵したバッテリパック、並びに上記バッテリパックを内蔵した電子機器に関する。
【背景技術】
【０００２】
例えば、特許文献１において「テスト用端子を用いて、テスト時間を短くすることを可能にするとともに長い遅延時間も保証し、かつ検出状態と非検出状態との繰り返しが必要な場合（被テスト回路を含む場合）、遅延時間無しで検出状態と非検出状態に状態を変化することが可能な半導体装置、Ｌｉイオン二次電池などの充放電保護回路、該充放電保護回路を組み込んだバッテリパック、該バッテリパックを用いた携帯電話などの電子機器を提供するために、テスト用端子ＴＥＳＴの入力として３つの電圧レベル「Ｌ」、「Ｈ」、「Ｍ」のいずれかを選択することによって、スレッシュ電圧が異なるインバータ，インバータと、１個のＮＯＲゲート、３個のＮＡＮＤゲートを用い、コンパレータＣの出力の遅延時間を、通常の遅延時間モード、遅延時間短縮モード、遅延時間無しモードのいずれかに切換え可能とした」装置が開示されている。ここで、特に、テスト端子に電圧を印加して、遅延時間を短縮する方法が開示されている。
【０００３】
また、例えば、特許文献２において「従来はテスト用に用いられていた、放電過電流状態及び充電過電流状態のそれぞれの検出信号の遅延時間の短縮技術を、通常の放電時及び充電時の保護機能に利用するために、従来の充電過電流検出回路、放電過電流検出回路、遅延手段、放電経路遮断手段（放電制御用ＦＥＴを含む）、充電経路遮断手段（充電制御用ＦＥＴを含む）と共に、遅延手段における遅延時間を短縮する短縮回路と、充電器マイナス端子の電位（Ｖ−）が、放電時に予め異常放電状態検出用に定められたしきい値Ｖｔ（Ｖｔ≫Ｖｈ）よりも高くなること、あるいは、充電時に予め異常充電状態検出用に定められたしきい値Ｖｅ（Ｖｅ≪Ｖｊ）よりも低くなることを検出する異常検出回路を設け、この異常検出回路で異常放電状態及び異常充電状態を検出すると短縮回路を起動して放電電流経路及び充電電流経路の遮断を早める」ことが開示されている。ここで、特に、過電流検出端子を利用して、過充電又は過放電の検出から二次電池の充電又は放電の停止までの間の遅延時間を短縮する方法が開示されている。
【０００４】
さらに、例えば、特許文献３において「テスト用外部端子無しで、通常状態及びテスト状態を切り替えることが可能な充放電制御回路を提供するために、二次電池の充放電制御回路の制御信号出力端子に外部から印加される電圧の有無によって、通常状態と上記充放電制御回路を評価するテスト状態のいずれかに切り替えが可能にする。さらに、ヒューズを用いて、上記テスト状態において、二つのテスト用遅延時間短縮モードを実現する」ことが開示されている。ここで、特に、出力端子に通常状態とは異なる電圧を印加することで、通常状態からテスト状態に切り替える方法が開示されている。
【０００５】
またさらに、特許文献４において、「過放電検出回路や過充電検出回路などに遅延回路を内蔵した充放電制御回路において、制御用の端子を追加することなく、検出回路の遅延時間を外部から変更でき、検出回路の試験を短縮するとこが可能な充放電制御回路及び充電式電源装置を提供するために、充放電制御回路の電源端子と電源検出端子間に規定以上の電圧がかかったことを検出する電圧検出回路を設け、電圧検出回路の検出信号によって内部制御回路の遅延時間を短くするような構成とした」ことが開示されている。ここで、特に、電源端子の電圧と電圧検出端子の電圧の差が、規定値以上となった場合に、通常状態からテスト状態に切り替える方法が開示されている。
【０００６】
またさらに、特許文献５において、「テスト状態になった後で、テスト状態を解除して確実に通常状態に戻れるようにするために、テスト回路５が通常状態からテスト状態になってから所定時間が経過した場合、又は、テスト状態で過充電検出手段１０が検出信号を出力してから所定時間が経過した場合、遅延回路８が遅延時間をテスト状態のときのものから通常状態のときのものに戻す」ことが開示されている。ここで、特に、外部ノイズ等で誤ってテスト状態に入ってしまった場合に、所定時間経過後、通常状態に戻すための方法が開示されている。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
電圧モニタ用半導体装置において、過充電、過放電、又は過電流などの異常状態（以下、異常状態という。）である危険な状態からの保護回路では、検出遅延時間が長いため、ＩＣやＩＣを実装した基板のテストでは遅延時間を短縮させてテストするのが一般的であり、例えば、テスト用端子を設けて、その端子に電圧を印加することで通常状態からテスト状態に切り替える方法が用いられている。
【０００８】
しかし、テスト用端子を設ける必要があるため、チップサイズが大きくなり、コストアップにつながる。また、回路端子数に制限がある場合、テスト用端子を設けることができないという問題点があった。
【０００９】
そこで、電源端子、電圧検出端子、出力端子のみで構成されている保護ＩＣの場合、電圧検出端子よりも電源端子の電圧を規定値以上に上げる、あるいは電源端子にパルス電圧を入力して、通常状態からテスト状態にラッチさせる方法が既に知られている。
【００１０】
しかし、ＩＣ外部からのノイズ等により誤ってテスト状態にラッチされてしまった場合に、テスト状態から復帰させるための対策が必要となってくるという問題点があった。
【００１１】
本発明の目的は以上の問題点を解決し、容易にテストモードに遷移でき、またテスト用端子や復帰のための回路が必要ない電圧モニタ用半導体装置、上記電圧モニタ用半導体装置を内蔵したバッテリパック、及び上記バッテリパックを内蔵した電子機器を提供することにある。
【課題を解決するための手段】
【００１２】
第１の発明に係る電圧モニタ用半導体装置は、複数の蓄電デバイスの電圧をモニタして上記異常状態の検出結果信号を出力する電圧モニタ用半導体装置において、各蓄電デバイスの電圧をモニタする電圧入力端子の各モニタ電圧のうち、少なくとも一つのモニタ電圧が通常使用しない第１のしきい値電圧以下に低下したときに、第１のテスト信号を生成するテスト信号生成回路を備えたことを特徴とする。
【００１３】
第２の発明に係る電圧モニタ用半導体装置は、複数の蓄電デバイスの電圧をモニタして異常状態の検出結果信号を出力する電圧モニタ用半導体装置において、
各蓄電デバイスの電圧をモニタする電圧入力検出端子の各モニタ電圧のうち、少なくとも一つのモニタ電圧が通常使用しない第３のしきい値電圧以上に上昇したときに、第１のテスト信号を生成するテスト信号生成回路を備えたことを特徴とする。
【００１４】
第３の発明に係るバッテリパックは、複数の蓄電デバイスと、上記電圧モニタ用半導体装置とを備えたことを特徴とする。
【００１５】
第４の発明に係る電子機器は、上記バッテリパックを備えたことを特徴とする。
【発明の効果】
【００１６】
従って、本発明によれば、例えば、電池セルなどの蓄電デバイス電圧が通常使用しない所定のしきい値電圧以下に下がったときに、もしくは、所定のしきい値電圧以上に上昇したときにテストモードに遷移することで、テスト端子無しで容易に遅延時間を短縮でき、テストモードに遷移させるために設定されたパルス電圧等を作成する必要がない。また、テストモードにラッチさせる必要もないため、外部ノイズ等でラッチした場合に復帰させるための対策も必要ない。さらに、上記しきい値電圧を複数生成することで、２段階以上のテストモードを容易につくることができる。これらのことから、回路の削減及びチップ面積の縮小によるコスト削減を実現できる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施形態に係る電圧モニタ用半導体装置の構成を示す回路図である。
【図２】図１の第１の電圧検出回路３１の構成を示す回路図である。
【図３】図１の発振回路４１の構成を示す回路図である。
【図４】図１のカウンタ回路４２の構成を示す回路図である。
【図５】図３の発振回路４１の変形例４１Ａの構成を示す回路図である。
【図６】本発明の第２の実施形態に係る電圧モニタ用半導体装置の構成を示す回路図である。
【図７】本発明の第３の実施形態に係る電圧モニタ用半導体装置の構成を示す回路図である。
【発明を実施するための形態】
【００１８】
以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
【００１９】
第１の実施形態．
図１は本発明の第１の実施形態に係る電圧モニタ用半導体装置の構成を示す回路図である。電圧モニタ半導体装置１と、３つの充電池１１，１２，１３と、抵抗Ｒ１，Ｒ２、Ｒ３，Ｒ４とは電池パック５００に備えられている。本実施形態に係る電圧モニタ半導体装置１は、二次電池の保護回路及び充電−放電制御回路として機能する。
【００２０】
図１において、電圧モニタ用半導体装置１は、コンパレータ２１〜２３からなる過充電検出回路２と、第１の電圧検出回路３１と第２の電圧検出回路３２からなるテスト信号生成回路３と、発振回路４１とカウンタ回路４２からなる遅延回路４、論理回路５などを備えて構成される。電圧モニタ半導体装置１は検知結果信号Ｓｄｅｔを出力端子ＯＵＴを介して出力する。電圧入力端子ＩＮ１，ＩＮ２、ＩＮ３は３つの充電池１１、１２、１３の電圧をモニタする。本実施形態では、３個の充電池１１，１２，１３が、図１に示すように、縦続接続され、最大電圧を提供する充電池１１の正極端子は抵抗Ｒ４を介して電源電圧ＶＤＤとして供給されるとともに、抵抗Ｒ１を介してモニタ電圧ＶＣ１として過充電検出回路２に入力される。また、充電池１２の正極端子は抵抗Ｒ２を介してモニタ電圧ＶＣ２として過充電検出回路２に入力される。さらに、充電池１３の正極端子は抵抗Ｒ３を介してモニタ電圧ＶＣ３として過充電検出回路２に入力される。なお、充電池１３の負極端子は接地されている。
【００２１】
過充電検出回路２において、モニタ電圧ＶＣ１は第１の電圧検出回路３１及び第２の電圧検出回路３２に入力されるとともに、分圧抵抗Ｒ１１により分圧低下されてコンパレータ２１に入力され、コンパレータ２１は所定の基準電圧源１６の基準電圧と比較して、その比較結果信号Ｓｃ１をノアゲート１９を介して論理回路５及び遅延回路４に出力する。また、モニタ電圧ＶＣ２は第１の電圧検出回路３１及び第２の電圧検出回路３２に入力されるとともに、分圧抵抗Ｒ１２により分圧低下されてコンパレータ２２に入力され、コンパレータ２２は所定の基準電圧源１７の基準電圧と比較して、その比較結果信号Ｓｃ２をノアゲート１９を介して論理回路５及び遅延回路４に出力する。さらに、モニタ電圧ＶＣ３は第１の電圧検出回路３１及び第２の電圧検出回路３２に入力されるとともに、分圧抵抗Ｒ１３により分圧低下されてコンパレータ２３に入力され、コンパレータ２３は所定の基準電圧源１８の基準電圧と比較して、その比較結果信号Ｓｃ３をノアゲート１９を介して論理回路５及び遅延回路４に出力する。
【００２２】
例えば、３個の充電池１１，１２，１３のうち少なくとも１つのセル電圧が予め設定された過充電検出電圧を超えると、つまり、比較結果信号Ｓｃ１，Ｓｃ２，Ｓｃ３のうち少なくとも一つがハイだと、過充電検出回路２がノアゲート１９の出力Ｓｃｏｍを反転させ（ハイレベルからローレベルになり）当該出力信号Ｓｃｏｍは論理回路５及び発振回路４１に出力される。このとき、遅延回路４内の発振回路４１が動作しはじめ、カウンタ回路４２の計数が開始する。そして、予め設定された遅延時間をカウントした後、論理回路５を通してＯＵＴ端子からの検出結果信号レベルを例えばローレベルからハイレベルに変化させる。
【００２３】
本実施形態において、３個の充電池１１，１２，１３のうち少なくとも１個の充電池が、充電池がとりえない、すなわち通常使用しない第１のしきい値電圧（例えば、０Ｖである。−０．１Ｖでもよい。）以下となったときを第１のテスト状態とする。
【００２４】
また、３個の充電池１１，１２，１３のうち少なくとも１個の充電池が、上記第１のしきい値電圧よりも低い第２のしきい値電圧（例えば、−０．１〜−０．２Ｖなどの負電圧である。−０．２〜−０．３Ｖであってもよい。）以下となったときを第２のテスト状態として以下に説明する。
【００２５】
ここで、上記第１及び第２のしきい値電圧は、例えば、下限放電電圧（例えば、非特許文献１において、安全性の見地から各単電池が許容可能な下限の単電池電圧として定義されている。）以下の電圧として設定してもよい。
【００２６】
ここで、第１の電圧検出回路３１は、３個の充電池１１，１２，１３のうち少なくとも１個の充電池が、充電池がとりえない、すなわち通常使用しない第１のしきい値電圧以下となったときを第１のテスト状態として第１のテスト信号ＴＥＳＴ１を発振回路４１に出力する。また、第２の電圧検出回路３２は、３個の充電池１１，１２，１３のうち少なくとも１個の充電池が、充電池がとりえない、すなわち通常使用しない第２のしきい値電圧以下となったときを第２のテスト状態として第２のテスト信号ＴＥＳＴ２をカウンタ回路４２に出力する。
【００２７】
本実施形態において、第１テスト信号とは、第１の電圧検出回路３１から出力される、通常状態とは反転した信号をいう。（第１の電圧検出回路３１が発振器に対して通常状態とは反転した電圧を出力していると、過充電を検出してから検出結果信号ＯＵＴを反転させるまでのディレイタイムを通常状態時から例えば１／５０倍に短縮させることができる。例えば、第１の電圧検出回路３１から発振器に対する信号がハイレベルの場合（通常の状態）、過充電遅延時間を１秒とすると、ローレベルの場合（第１のテスト状態）、過充電検出遅延時間が１／５０秒となる。
【００２８】
また、第２テスト信号とは、第１の電圧検出回路３２から出力される、通常状態とは反転した信号をいう。第２の電圧検出回路３２がカウンタに対して通常状態とは反転した電圧（テスト信号ＴＥＳＴ２）を出力していると、過充電を検出してから検出結果信号ＯＵＴを反転させるまでの時間が数ミリ秒であり、これは、上記１／５０倍された遅延時間よりもさらに短い時間である。
【００２９】
また、具体的には、充電池１１が、外部制御等により、充電池がとりえない、すなわち通常使用しない第１のしきい値電圧以下となり、電圧モニタ用半導体装置１が第１のテスト状態にあるときで、充電池１１以外の、充電池１２、１３の過充電を検出した際、充電池１２、１３の過充電を検出してから検出結果信号Ｓｄｅｔを反転させるまでのディレイタイムを通常状態時から短縮させることができる。
【００３０】
また、充電池１１が、外部制御等により、充電池がとりえない、すなわち通常使用しない第２のしきい値電圧以下となり、電圧モニタ用半導体装置１が第２のテスト状態にあるときで、充電池１１以外の、充電池１２、１３の過充電を検出した際、充電池１２、１３の過充電を検出してから検出結果信号Ｓｄｅｔを反転させるまでのディレイタイムを通常状態時から短縮させることができる。
【００３１】
なお、テスト信号生成回路３及び遅延回路４の構成及び動作については詳細後述する。
【００３２】
図２は図１の第１の電圧検出回路３１の構成を示す回路図である。図２において、第１の電圧検出回路３１はＮＭＯＳデプレッショントランジスタＭ１〜Ｍ８及び論理回路４０を備えて構成される。第１のしきい値電圧Ｖｔｈ１はＰＭＯＳデプレッショントランジスタの各対（Ｍ１，Ｍ２）（Ｍ３，Ｍ４）及びＮＭＯＳデプレッショントランジスタの各対（Ｍ５，Ｍ６）（Ｍ７，Ｍ８）のゲート幅とゲート長の比により決定される。（ＶＣ１−ＶＣ２）≦Ｖｔｈ１であるとき、トランジスタ対（Ｍ１，Ｍ２）はハイレベルの検出信号Ｓ４１を論理回路４０に出力する。また、（ＶＣ２−ＶＣ３）≦Ｖｔｈ１であるとき、トランジスタ対（Ｍ３，Ｍ４）はハイレベルの検出信号Ｓ４２を論理回路４０に出力する。さらに、（ＶＣ２−ＶＣ３）≦Ｖｔｈ１であるとき、トランジスタ対（Ｍ５，Ｍ６）はローレベルの検出信号Ｓ４３を論理回路４０に出力する。またさらに、（ＶＣ３−ＶＳＳ）≦Ｖｔｈ１であるとき、トランジスタ対（Ｍ７，Ｍ８）はローレベルの検出信号Ｓ４４を論理回路４０に出力する。なお、同様の動作を行う検出信号Ｓ４２，Ｓ４３の回路を備えているのは、２個の充電池を短絡したときにテストモードに移行する場合、充電池１３が短絡したときに、検出信号Ｓ４２の回路が動作しなくなり、充電池１１が短絡したときに、検出信号Ｓ４３の回路が動作しなくなるためである。論理回路４０は、Ｓ４１又はＳ４２がハイレベル、又は、Ｓ４３又はＳ４４がローレベルであるとき、テストモードへの移行として検出してテスト信号ＴＥＳＴ１としてローレベル信号を発生して出力する。
【００３３】
ここで、第１の電圧検出回路３１の別の例として、ＮＭＯＳデプレッショントランジスタＭ５とＭ６、及びＭ７とＭ８の後段にインバータをそれぞれ配置してもよい。ここで、（ＶＣ２−ＶＣ３）≦Ｖｔｈ１であるとき、トランジスタ対（Ｍ５，Ｍ６）はローレベル信号を出力した後、インバータによってハイレベルの検出信号Ｓ４３を論理回路４０に出力する。（ＶＣ３−ＶＳＳ）≦Ｖｔｈ１であるとき、トランジスタ対（Ｍ７，Ｍ８）はローレベル信号を出力した後、インバータによってハイレベルの検出信号Ｓ４４を論理回路４０に出力する。この場合、論理回路４０は、４つの検出信号Ｓ４１〜Ｓ４４のうち少なくとも１つの検出信号がハイレベルであるとき、テストモードへの移行として検出してテスト信号ＴＥＳＴ１としてローレベルの信号を発生して出力する。
【００３４】
また、第１の電圧検出回路３１のさらに別の例として、ＰＭＯＳデプレッショントランジスタＭ１とＭ２、及びＭ３とＭ４の後段にインバータをそれぞれ配置してもよい。ここで、（ＶＣ１−ＶＣ２）≦Ｖｔｈ１であるとき、トランジスタ対（Ｍ１，Ｍ２）はハイレベル信号を出力した後、インバータによってローレベルの検出信号Ｓ４１を論理回路４０に出力する。また、（ＶＣ２−ＶＣ３）≦Ｖｔｈ１であるとき、トランジスタ対（Ｍ３，Ｍ４）はハイレベル信号を出力した後、インバータによってローレベルの検出信号Ｓ４２を論理回路４０に出力する。この場合、論理回路４０は、４つの検出信号Ｓ４１〜Ｓ４４のうち少なくとも１つの検出信号がローレベルであるとき、テストモードへの移行として検出してテスト信号ＴＥＳＴ１としてローレベルの信号を発生して出力する。
【００３５】
また、第２の電圧検出回路３２についても第１の電圧検出回路３１と同様の回路構成で実現でき、上記デプレッショントランジスタ対のゲート幅とゲート長の比を変えることで第１のしきい値電圧よりさらに低い第２のしきい値電圧を作り出すことができる。本実施形態では、ＰＭＯＳデプレッショントランジスタの各対（Ｍ１，Ｍ２）（Ｍ３，Ｍ４）及びＮＭＯＳデプレッショントランジスタの各対（Ｍ５，Ｍ６）（Ｍ７，Ｍ８）を用いた回路を例示したが、それぞれＮＭＯＳデプレッショントランジスタの各対及びＰＭＯＳデプレッショントランジスタの各対を用いて同様に構成してもよい。
【００３６】
さらに、コンパレータにより、第１及び第２のしきい値を生成してもよい。
【００３７】
なお、ＶＣ１−ＶＣ２、ＶＣ２−ＶＣ３、ＶＣ３−ＶＳＳのうちいずれか１つが第１のしきい値電圧以下あるいは第２のしきい値電圧以下となっただけでは、テストモードに移行せずに、ＶＣ１−ＶＣ２、ＶＣ２−ＶＣ３、ＶＣ３−ＶＳＳのうち２つ以上が第１のしきい値電圧以下あるいは第２のしきい値電圧以下となったときに初めて出力信号を反転させ、テスト信号（ＴＥＳＴ１、ＴＥＳＴ２）を出力するように論理回路４０を構成してもよい。このように、複数の充電池がしきい値電圧以下となって初めてテストテストモード移行するようにしてもよい。
【００３８】
図３は図１の発振回路４１の構成を示す回路図である。図３において、発振回路４１は、テスト信号ＴＥＳＴ１に応答してクロック信号ＣＬＫを発生する回路であり、４個の電流源５１〜５４と、スイッチ素子であるＭＯＳトランジスタＭ１１，Ｍ１２と、５個のインバータ６１〜６５及び２個のキャパシタＣ１，Ｃ２にてなる公知のリングオシレータ６０とを備えて構成される。ここで、電流源５１と５３と、スイッチ素子であるＭＯＳトランジスタＭ１１，Ｍ１２は、短縮手段として機能する。発振回路４１は内部レギュレータ電圧ＶＲで動作しており、通常動作時（第１のテスト信号ＴＥＳＴ１がハイレベル時）はＭＯＳトランジスタＭ１１，Ｍ１２がオフで２つの電流源５２，５４のみで駆動して発振周波数ｆ０で発振し、一方、第１のテスト状態時はＭＯＳトランジスタＭ１１〜Ｍ１２がオンで４つの電流源５１〜５４で駆動してより高い発振周波数ｆ１（＞ｆ０）で発振する。すなわち、第１のテスト状態では、高い周波数ｆ１のクロック信号を用いてテストを実行することができる。このように、発振周波数を大きくすることで、ディレイタイムを通常状態時から「第一短縮遅延時間」へ短縮させることができる。
【００３９】
図４は図１のカウンタ回路４２の構成を示す回路図である。図４において、カウンタ回路４２は、複数Ｎ個の遅延型フリップフロップＦＦ１〜ＦＦＮが縦続接続され、さらに２個のナンドゲート７１，７２を備えて構成される。ここで２個のナンドゲート７１，７２は短縮手段として機能する。カウンタ回路４２において、クロック信号ＣＬＫを入力して遅延信号Ｄｅｌａｙを生成する。通常動作時（第２のテスト信号ＴＥＳＴ２がハイレベル時）は、最終段のフリップフロップＦＦＮの出力信号かつ所定段数のフリップフロップＦＦｎ（１＜ｎ≪Ｎ）の出力信号が反転するまでの時間を遅延時間信号として利用しているが、第２のテスト状態時は途中段のフリップフロップＦＦｎ（１＜ｎ≪Ｎ）の出力信号が反転するまでの時間が遅延時間信号となり、遅延時間を大幅に短縮することできる。すなわち、ローレベルの第２のテスト信号ＴＥＳＴ２が入力されたときに、途中段のフリップフロップＦＦｎ（１＜ｎ≪Ｎ）の出力信号がパススルーしてナンドゲート７２から出力される。
【００４０】
カウンタ回路４２の段数を飛ばすことで、遅延時間を通常状態時から「第二短縮遅延時間」へ短縮させることができる。なお、「第二短縮遅延時間」は「第一短縮遅延時間」とは異なる時間であって、通常「第二短縮遅延時間」は「第一短縮遅延時間」より、さらに短く設定する。
【００４１】
従って、本実施形態によれば、充電池のセル電圧の状態によって複数のテスト信号を生成するようにしたので、テスト用端子無しで容易に異なる遅延時間に短縮できるようになる。
【００４２】
なお、図１全体の回路を例えば携帯電話機又はパーソナルコンピュータなどの電子機器のためのバッテリパック５００として用いることができ、当該バッテリパックは例えば携帯電話機又はパーソナルコンピュータなどの電子機器に内蔵できる。
【００４３】
以上詳述したように、本実施形態によれば、例えば、電池セルなどの蓄電デバイス電圧が通常使用しない所定のしきい値電圧以下に下がったときに、もしくは、所定のしきい値電圧以上に上昇したときにテストモードに遷移することで、テスト端子無しで容易に遅延時間を短縮でき、テストモードに遷移させるために設定されたパルス電圧等を作成する必要がない。また、テストモードにラッチさせる必要もないため、外部ノイズ等でラッチした場合に復帰させるための対策も必要ない。さらに、上記しきい値電圧を複数生成することで、２段階以上のテストモードを容易につくることができる。これらのことから、回路の削減及びチップ面積の縮小によるコスト削減を実現できる。
【００４４】
以上のように、本発明に係る実施形態の電圧モニタ用半導体装置は、電池セル電圧が通常使用しない領域となった場合のみテスト状態に切り替わることで、容易にテストモードに遷移でき、またテスト用端子や復帰のための回路が必要なく、回路の削減及びチップ面積の縮小によるコスト削減を実現することを特徴としている。
【００４５】
本実施形態では、第１のテスト状態で発振周波数を大きくすることにより遅延時間を短縮し、第２のテスト状態でカウンタの段数を飛ばすことにより遅延時間を短縮したが、第１のテスト状態でカウンタの段数を飛ばすことにより遅延時間を短縮してもよいし、第２のテスト状態で発振周波数を大きくすることにより遅延時間を短縮してもよい。
【００４６】
第１の実施形態の変形例．
上記の構成では、第１のテスト状態で発振周波数を大きくすることにより遅延時間を短縮し、第２のテスト状態でカウンタの段数を飛ばすことにより遅延時間を短縮したが、この変形例では、第１のテスト状態、第２のテスト状態でそれぞれ異なる発振周波数に調整することにより、それぞれ異なる遅延時間に短縮する。
【００４７】
図５は図３の発振回路４１の変形例４１Ａの構成を示す回路図である。図５において、変形例４１Ａは、図３の発振回路４１に比較して、ローレベルの第２のテスト信号ＴＥＳＴ２でオンとなるＰＭＯＳトランジスタＭ２１とそれに接続された電流源５５と、ローレベルの第２のテスト信号ＴＥＳＴ２でオンとなるＰＭＯＳトランジスタＭ２２とそれに接続された電流源５６とをさらに備えたことを特徴としている。当該変形例４１Ａでは、第２のテスト信号ＴＥＳＴ２が入力されたときに、リングオシレータ６０への駆動電流を大きくすることで、より高い発振周波数ｆ２（＞ｆ１）で発振するように構成できる。すなわち、第２のテストモードでのクロック信号を第１のテストモードのクロック信号に比較して周波数を高くすることができ、遅延時間をさらに短縮することができ、テスト時間を短縮できる。また、これと同様に、カウンタースルー回路を用いて２つの短縮遅延時間を作成してもよい。
【００４８】
第２の実施形態．
以上の第１の実施形態において、保護機能は過充電に限定をして電池システム電圧検出機能を付加して記載しているが、本発明はこれに限らず、特に、過放電保護又は過電流保護などの他の保護機能と組み合わせてもよい。
【００４９】
特に、第１の実施形態として、３個の充電池１１，１２，１３のうち少なくとも１個の充電池が、充電池がとりえない、すなわち通常使用しないしきい値電圧以下となったときをテスト状態としたが、第２の実施形態では反対の動作をとる。
【００５０】
図６は本発明の第２の実施形態に係る電圧モニタ用半導体装置１Ａの構成を示す回路図である。図６に示されるように、電圧モニタ用半導体装置１Ａは、過充電検出回路２の代わりに過放電検出回路２Ａを備え、過放電の遅延時間を短縮することを特徴としている。過放電検出回路２Ａは、分圧抵抗Ｒ８１、Ｒ８２、Ｒ８３と、基準電圧源８６、８７、８８と、コンパレータ９１、９２、９３と、ＮＯＲ回路８９とを備えて構成される。電圧モニタ用半導体装置１Ａと電池１１、１２、１３はバッテリパック５００Ａに内蔵されてもよい。図１の過充電検出回路２では、分圧電圧が各コンパレータの非反転端子、基準電圧が反転端子に入力されているが、過放電検出回路２Ａでは、分圧電圧が各コンパレータの反転端子、基準電圧が非反転端子に入力されている。また、基準電圧源６６、６７、６８で発生する基準電圧の値は、基準電圧源１６、１７、１８で発生する基準電圧値と同じでもよいし、異なってもよい。
【００５１】
ここで、第１の電圧検出回路３１Ａは、３個の充電池１１，１２，１３のうち少なくとも１個の充電池が、充電池がとりえない、すなわち通常使用しない第３のしきい値電圧以上なったときを第１のテスト状態として第１のテスト信号ＴＥＳＴ１を発振回路４１に出力する。また、第２の電圧検出回路３２Ａは、３個の充電池１１，１２，１３のうち少なくとも１個の充電池が、充電池がとりえない、すなわち通常使用しない第４のしきい値電圧以上となったときを第２のテスト状態として第２のテスト信号ＴＥＳＴ２をカウンタ回路４２に出力する。
【００５２】
電圧モニタ用半導体装置１Ａは、３個の充電池１１，１２，１３のうち少なくとも１個の充電池が、充電池が成り得ず通常使用しない第３のしきい値電圧（例えば、４．２５Ｖである。７Ｖ又は８Ｖでもよい。）以上となったときを第１のテスト状態とし、３個の充電池１１，１２，１３のうち少なくとも１個の充電池が、上記第３のしきい値電圧よりも高い第４のしきい値電圧（例えば、４．５〜５．０Ｖである。８Ｖ又は１０Ｖでもよい。）以上となったときを第２のテスト状態とする。ここで、上記第３及び第４のしきい値電圧は、例えば、上限充電電圧（例えば、非特許文献１において、安全性の見地から各単電池が許容可能な上限の充電時の単電池電圧として定義されている。）以上の電圧として設定してもよい。
【００５３】
第２の実施形態の変形例．
電圧モニタ用半導体装置１では、過充電検出回路２を有し、電圧モニタ用半導体装置１Ａでは過放電検出回路２Ａを有していたが、本発明はこれに限らず、電圧モニタ用半導体装置は、過充電検出回路２過放電検出回路２Ａの両方を有し、同一回路内で、過充電と過放電の両方を検知できるようにしてもよい。
【００５４】
なお、ここで、第１及び第２のしきい値電圧は過放電電圧よりも低い電圧のため、例えば、蓄電池１１を外側から制御により第１のしきい値電圧以下にした場合、蓄電池１１を過放電状態として誤検出しかねないが、充電池１２、１３の過充電、過放電、過電流テストをするために、蓄電池１１を第１あるいは第２のしきい値電圧以下にして第１テスト状態あるいは第２テスト状態となっているときは、蓄電池１１の過放電状態を検出しないようにする必要がある。
【００５５】
同様に、第３及び第４のしきい値電圧は過充電電圧よりも高い電圧のため、例えば、蓄電池１１を外側から制御により第３のしきい値電圧以上にした場合、蓄電池１１を過充電状態として誤検出しかねないが、充電池１２、１３の過充電、過放電、過電流テストをするために、蓄電池１１を第３あるいは第４のしきい値電圧以上にして第１テスト状態あるいは第２テスト状態となっているときは、蓄電池１１の過充電状態を検出しないようにする必要がある。
【００５６】
そこで、このように、電圧モニタ用半導体装置に、過充電検出回路２過放電検出回路２Ａの両方を含む構成では、少なくとも一つの充電池（例えば充電池１１）を外側から制御することにより、第１のしきい値電圧、又は第２のしきい値電圧以下になることにより第１テスト状態又は第２テスト状態となっているときは、第１のしきい値電圧以下又は第２のしきい値電圧以下としている蓄電デバイス（例えば充電池１１）の過放電を検出してしまわないよう論理回路を作成し、それ以外の蓄電デバイス（例えば充電池１２、１３）の異常状態を検出したときの遅延時間を短縮する。
【００５７】
また、この論理回路は、少なくとも一つの充電池（例えば充電池１１）を外側から制御することにより、第３のしきい値電圧、又は第４のしきい値電圧以上になることにより第１テスト状態又は第２テスト状態となっているときは、第３のしきい値電圧以上又は第４のしきい値電圧以上としている蓄電デバイス（充電池１１）の過充電を検出してしまわないように制御し、それ以外の蓄電デバイス（充電池１２、１３）の異常状態を検出した時の遅延時間を短縮する。
【００５８】
第３の実施形態．
図７は本発明の第３の実施形態に係る電圧モニタ用半導体装置１Ｂの構成を示す回路図である。電圧モニタ用半導体装置１Ｂは、図１で示される過充電検出回路２や図７で示される過放電検出回路２Ａの代わりに過電流検出回路８を有した回路により、過電流検出の遅延時間を短縮することを特徴としている。
【００５９】
図７において、充電池１１の正極端子は、充電器又は負荷１００の正極に接続されており、充電器１３の負極端子は、抵抗Ｒ５を介して充放電制御トランジスタ２００に接続されている。充電池１３の負極端子は端子ＶＳＳを介して過電流検出回路８に接続されるとともに、抵抗Ｒ５、端子ＲＳを介して過電流検出回路８に接続されている。過電流検出回路８の出力は論理回路５に接続されている。電圧モニタ用半導体装置１Ｂ、電池１１、１２、１３、抵抗Ｒ５、充放電制御トランジスタ２００はバッテリパック５００Ｂに内蔵されてもよい。
【００６０】
過電流検出回路８は、図示しない異常充電器検出回路やプルアップトランジスタ等を有し、例えば充電器又は負荷１００が定格出力電流以上又は出力短絡等の過電流を検出したときに、出力を反転させ（ハイレベルからローレベルになり）、当該出力信号は、論理回路５及び発振回路４１に出力される。なお、Ｒ５が充放電制御トランジスタのオン抵抗を用いても構わない。
【００６１】
第３の実施形態の変形例．
電圧モニタ用半導体装置１Ｂでは、過電流検出回路８を有していたが、本発明はこれに限らず、電圧モニタ用半導体装置は、過電流検出回路８と過充電検出回路２、過電流検出回路８と過放電検出回路２Ａ、又は、過電流検出回路８と過充電検出回路２と過放電検出回路２Ａすべてを有す等どのシステムを組み合わせてもよい。このとき、同一回路内で、過電流と過充電の検出、過電流と過放電の検出、又は、過電流と過充電と過放電すべての検出を行い、それぞれについて遅延時間を短縮できる。
【００６２】
別の変形例．
上記に説明した実施形態において、また、第１のしきい値電圧以下、第２のしきい値電圧以下、第３ののしきい値電圧以上、第４ののしきい値電圧以上のうち、どの２つを第１のテスト状態、第２のテスト状態に割り当てても良い。
【００６３】
さらに、本実施形態では、第１のテスト状態、第２のテスト状態の２段階としているが、本発明はこれに限らず第１〜第４ののしきい値電圧から３段階以上のテスト状態を作成しても良い。
【００６４】
以上の実施形態において３個の充電池１１，１２，１３の場合について説明しているが、本発明はこれに限らず、２個又は３個以上の充電池を接続してもよい。さらに、蓄電デバイス（二次電池）として充電池を用いているが、本発明はこれに限らず、電気２重層キャパシタ等の他の蓄電デバイスを用いてもよい。
【００６５】
また、各実施形態において、ＭＯＳトランジスタの代わりにバイポーラトランジスタを使用するようにしてもよい。
【産業上の利用可能性】
【００６６】
以上詳述したように、本発明によれば、例えば、電池セルなどの蓄電デバイス電圧が通常使用しない所定のしきい値電圧以下に下がったときに、もしくは、所定のしきい値電圧以上に上昇したときにテストモードに遷移することで、テスト端子無しで容易に遅延時間を短縮でき、テストモードに遷移させるために設定されたパルス電圧等を作成する必要がない。また、テストモードにラッチさせる必要もないため、外部ノイズ等でラッチした場合に復帰させるための対策も必要ない。さらに、上記しきい値電圧を複数生成することで、２段階以上のテストモードを容易につくることができる。これらのことから、回路の削減及びチップ面積の縮小によるコスト削減を実現できる。
【符号の説明】
【００６７】
１，１Ａ，１Ｂ…電圧モニタ用半導体装置、
２，２Ａ…過充電検出回路、
８…過電流検出回路、
３…テスト信号生成回路、
４…遅延回路、
５…論理回路、
１１，１２，１３…充電池、
１６，１７，１８，８６，８７，８８…基準電圧源、
１９，８９…ノアゲート、
２１，２２，２３，９１，９２，９３…コンパレータ、
３１，３１Ａ，３１Ｂ…第１の電圧検出回路、
３２，３２Ａ，３２−Ｂ…第２の電圧検出回路、
４０…論理回路、
４１…発振回路、
４２…カウンタ回路、
５１〜５６…電流源、
６０…リングオシレータ、
６１〜６５〜インバータ、
７１，７２…ナンドゲート、
１００…充電器又は負荷、
２００…充放電制御トランジスタ、
５００Ａ，５００Ｂ…バッテリパック、
Ｃ１，Ｃ２…キャパシタ、
ＦＦ１〜ＦＦＮ…遅延形フリップフロップ、
Ｍ１〜Ｍ２２…トランジスタ、
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ１１，Ｒ１２，Ｒ１３，Ｒ８１，Ｒ８２，Ｒ８３…抵抗。
【先行技術文献】
【特許文献】
【００６８】
【特許文献１】特許第３７９４５４７号公報
【特許文献２】特許第４５３５９１０号公報
【特許文献３】特許第４２５２９１０号公報
【特許文献４】特許第４３９８４３２号公報
【特許文献５】特開２００８−０６１３０６号公報
【非特許文献】
【００６９】
【非特許文献１】社団法人電子情報技術産業協会、社団法人電池工業会発行，「ノード型ＰＣにおけるリチウム二次電池の安全利用に関する手引書」，ｐｐ．８−１２，平成１９年４月２０日発行
【図１】
2012210139.tif 000003
【図２】
2012210139.tif 000004
【図３】
2012210139.tif 000005
【図４】
2012210139.tif 000006
【図５】
2012210139.tif 000007
【図６】
2012210139.tif 000008
【図７】
2012210139.tif 000009