(57)【要約】【課題】製造容易性、及び信頼性の高い半導体装置を提供する。【解決手段】半導体装置１００は、接続孔８０を有する層間絶縁膜１０と、接続孔８０上に形成され、上端が接続孔８０の上端より低い位置に位置する金属シード膜２４と、金属シード膜２４上に形成され、接続孔８０内を埋め込んでおり、かつ金属シード膜２４の上端を覆う金属膜２０と、を備える。このためＣＭＰによる平坦化工程において、金属シード膜２４、２６は露出せず、除去されない【選択図】図１
2012033754.tif 000002
【特許請求の範囲】
【請求項１】
開口部を有する層間絶縁膜と、
前記開口部上に形成され、上端が前記開口部の上端より低い位置に位置する金属シード膜と、
前記金属シード膜上に形成され、前記開口部内を埋め込んでおり、かつ前記金属シード膜の前記上端を覆う金属膜と、
を備える半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記開口部上であって、前記金属シード膜及び前記金属膜の下に形成されたバリア膜をさらに備える半導体装置。
【請求項３】
請求項１または２に記載の半導体装置において、
前記金属膜は、Ｗ、またはＷを主成分とした合金により構成される半導体装置。
【請求項４】
請求項１ないし３いずれか１項に記載の半導体装置において、
前記金属シード膜は、前記金属膜よりも平均結晶粒径が小さい半導体装置。
【請求項５】
請求項１ないし４いずれか１項に記載の半導体装置において、
半導体基板と、
前記半導体基板に設けられた半導体素子と、
をさらに備え、
前記金属膜は、前記半導体素子と接続するコンタクトプラグである半導体装置。
【請求項６】
請求項１ないし４いずれか１項に記載の半導体装置において、
前記開口部の下に位置する配線層をさらに備え、
前記金属膜は、前記配線層と接続するビアプラグである半導体装置。
【請求項７】
層間絶縁膜に開口部を形成する工程と、
前記開口部上に金属シード膜を形成する工程と、
前記金属シード膜のうち、前記開口部の上端付近に位置する部分を除去する工程と、
前記金属シード膜の上端を覆い、かつ前記開口部を埋め込むように、前記金属シード膜上に金属膜を形成する工程と、
を備える半導体装置の製造方法。
【請求項８】
請求項７に記載の半導体装置の製造方法において、
前記金属シード膜を形成する前記工程において、
前記金属シード膜は、ＷＦ６＋ＳｉＨ４ガス、またはＷＦ６＋Ｂ２Ｈ６ガスを用いて形成され、
前記金属膜は、ＷＦ６ガスを用いて形成される半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置を構成する多層配線層の製造方法は、半導体装置の信頼性の向上等を図るため、これまで様々に検討されてきた。例えば特許文献１に記載の技術は、配線層を構成する金属膜を電界めっき法により形成するにあたり、めっきのシード層を結晶粒径の異なる２層によって構成するというものである。
【０００３】
多層配線層のプラグの形成方法として、層間絶縁膜に形成された接続孔にＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）によって金属膜を形成した後、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）により平坦化するというものがある。特許文献２〜５では、上記方法を用いた技術が開示されている。例えば特許文献２に記載の技術は、上記方法における平坦化工程において、バリア膜を構成するＴｉ膜が除去され、層間絶縁膜とプラグの間にボイドが発生してしまうことを防止するというものである。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−２４５２４０号公報
【特許文献２】特開２００９−２１６０３号公報
【特許文献３】特開２００８−２９４０６２号公報
【特許文献４】特開２０００−１３３７１５号公報
【特許文献５】特開２００７−２０８１７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＣＶＤによる金属膜の形成には、まず接続孔内に金属シード膜を形成した後、この金属シード膜を核として金属膜を形成するという方法がある。この方法によれば、金属膜の形成を促進させることができ、半導体装置の製造は容易となる。一方で、金属シード膜はＣＭＰにおいて金属膜よりも除去されやすい。このため、ＣＭＰによる平坦化工程において金属シード膜だけが過度に除去され、表面に窪みが形成されてしまうことがあった。この窪みは、プラグの接触抵抗等に影響を与えてしまう。よって半導体装置の信頼性を損ねていた。
【課題を解決するための手段】
【０００６】
本発明によれば、開口部を有する層間絶縁膜と、
前記開口部上に形成され、上端が前記開口部の上端より低い位置に位置する金属シード膜と、
前記金属シード膜上に形成され、前記開口部内を埋め込んでおり、かつ前記金属シード膜の前記上端を覆う金属膜と、
を備える半導体装置が提供される。
【０００７】
本発明によれば、金属シード膜の上端は開口部の上端より低い。また金属膜は金属シード膜の上端を覆っている。このためＣＭＰによる平坦化工程において、金属シード膜は露出せず、除去されない。よって、製造容易性、及び信頼性の高い半導体装置を提供することが可能となる。
【０００８】
本発明によれば、層間絶縁膜に開口部を形成する工程と、前記開口部上に金属シード膜を形成する工程と、前記金属シード膜のうち、前記開口部の上端付近に位置する部分を除去する工程と、前記金属シード膜の上端を覆い、かつ前記開口部を埋め込むように、前記金属シード膜上に金属膜を形成する工程と、を備える半導体装置の製造方法が提供される。
【発明の効果】
【０００９】
本発明によれば、信頼性の高い半導体装置を容易に製造することができる。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態に係る半導体装置を示す断面図である。
【図２】図１に示す半導体装置の製造方法を示す断面図である。
【図３】図１に示す半導体装置の製造方法を示す断面図である。
【図４】図１に示す半導体装置の製造方法を示す断面図である。
【図５】図１に示す半導体装置の製造方法を示す断面図である。
【図６】図１に示す半導体装置の製造方法を示す断面図である。
【図７】比較例に係る半導体装置を示す断面図である。
【図８】第２の実施形態に係る半導体装置を示す断面図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１２】
図１は、第１の実施形態に係る半導体装置１００を示す断面図である。半導体装置１００は、層間絶縁膜１０と、金属シード膜２４と、金属膜２０と、を備えている。層間絶縁膜１０は、接続孔８０を有している。金属シード膜２４は、接続孔８０の底面及び側面上に形成されている。また金属シード膜２４の上端は、接続孔８０の上端より低い位置に位置している。金属膜２０は、金属シード膜２４上に形成され、金属シード膜２４の上端を覆っている。また金属膜２０は、接続孔８０内を埋め込んでいる。以下図１を用いて、半導体装置１００の構成について詳細に説明する。
【００１３】
図１に示すように、半導体装置１００は、金属シード膜２６と、金属膜２２をさらに備えている。また層間絶縁膜１０は、接続孔８２をさらに有している。金属シード膜２６は、接続孔８２の底面及び側面上に形成されている。また金属シード膜２６の上端は、接続孔８２の上端より低い位置に位置している。金属膜２２は、金属シード膜２６上に形成され、金属シード膜２６の上端を覆っている。また金属膜２２は、接続孔８２を埋め込んでいる。
【００１４】
半導体装置１００は、半導体基板４０と、半導体基板４０に設けられたトランジスタ４６と、をさらに備えている。また半導体装置１００は、層間絶縁膜１０上に形成された層間絶縁膜１２と、配線層３４、３８をさらに備えている。層間絶縁膜１２には、接続孔８０上に溝部９０が、接続孔８２上に溝部９２が形成されている。配線層３４は、溝部９０内に形成されている。また配線層３８は、溝部９２内に形成されている。金属膜２０、２２は、トランジスタ４６と配線層３４、３８を接続する、コンタクトプラグを構成する。
【００１５】
金属膜２０、２２は、Ｗ、またはＷを主成分とした合金により構成されている。金属シード膜２４、２６は、それぞれＣＶＤにより金属膜２０、２２を形成する際に、シード膜として働く。また金属シード膜２４、２６は、例えば５〜１０ｎｍである。金属シード膜２４、２６は、金属膜２０、２２よりも平均結晶粒径が小さい。ＣＭＰでは、平均結晶粒径が小さい程ＣＭＰスラリーに溶解しやすい。このため金属シード膜２４、２６は、ＣＭＰによって金属膜２０、２２よりも容易に除去される。配線層３４、３８は、例えばＣｕにより構成される。
【００１６】
トランジスタ４６は、ソース・ドレイン領域４４と、エクステンション領域４２と、ゲート絶縁膜５２と、ゲート電極５０と、側壁膜７０と、シリサイド膜５４と、シリサイド膜６０と、を有している。ソース・ドレイン領域４４とエクステンション領域４２は、半導体基板４０に設けられている。ゲート絶縁膜５２は、エクステンション領域４２に挟まれる領域の上に形成されている。ゲート電極５０は、ゲート絶縁膜５２上に形成されている。側壁膜７０は、ゲート電極５０とゲート絶縁膜５２の側面に形成されている。シリサイド膜５４は、ゲート電極５０の表面に形成されている。またシリサイド膜６０は、半導体基板４０の表面であって、ソース・ドレイン領域４４の一部に形成されている。トランジスタ４６は、ストッパ絶縁膜７２で覆われている。接続孔８０は、シリサイド膜５４上に形成されている。また接続孔８２は、シリサイド膜６０上に形成されている。
【００１７】
半導体装置１００は、バリア膜３０、３２をさらに備えている。バリア膜３０は、接続孔８０上であって、金属シード膜２４及び金属膜２０の下に形成されている。またバリア膜３２は、接続孔８２上であって、金属シード膜２６及び金属膜２２の下に形成されている。バリア膜３０、３２は、例えばＴｉ層とＴｉＮ層の積層膜により構成される。この場合、ＴｉＮ層の厚さは、例えば５〜７ｎｍである。またＴｉ層の厚さは、例えば１０〜２０ｎｍである。
【００１８】
次に、半導体装置１００の製造方法について説明する。図２〜図６は、図１に示す半導体装置１００の製造方法を示す断面図である。まず、層間絶縁膜１０に接続孔８０、８２を形成する。次に、接続孔８０、８２上に金属シード膜２４、２６をそれぞれ形成する。次いで、金属シード膜２４、２６のうち、接続孔８０、８２の上端に位置する部分を除去する。そして金属シード膜２４、２６の上端を覆い、かつ接続孔８０、８２を埋め込むように、金属シード膜２４、２６上に金属膜２０、２２をそれぞれ形成する。金属シード膜２４は、例えばＷＦ６＋ＳｉＨ４ガス、またはＷＦ６＋Ｂ２Ｈ６ガスを用いて形成される。また金属膜２０、２２は、例えばＷＦ６ガスを用いて形成される。以下図１〜図６を用いて、半導体装置１００の製造方法について詳細に説明する。
【００１９】
図２に示すように、半導体基板４０の表面にはエクステンション領域４２とソース・ドレイン領域４４が形成されている。またソース・ドレイン領域４４の一部にはシリサイド膜６０が形成されている。トランジスタ４６のゲート電極５０は、ゲート絶縁膜５２を介して半導体基板４０上に形成されている。またゲート電極５０の上部にはシリサイド膜５４が形成されている。トランジスタ４６上部にはエッチング時に用いるストッパ絶縁膜７２が形成され、その上層には層間絶縁膜１０が形成されている。層間絶縁膜１０にはシリサイド膜５４、６０に達する接続孔８０、８２が形成されている。
【００２０】
図３に示すように、接続孔８０及び層間絶縁膜１０上に、バリア膜３０を形成する。バリア膜３０は、例えば接続孔８０上にＴｉ層を形成し、Ｔｉ層上にＴｉＮ層を形成することにより形成される。また同時に、接続孔８２及び層間絶縁膜１０上に、バリア膜３２を形成する。バリア膜３２は、例えば接続孔８２上にＴｉ層を形成し、Ｔｉ層上にＴｉＮ層を形成することにより形成される。その後例えばＷＦ６＋ＳｉＨ４またはＷＦ６＋Ｂ２Ｈ６をソースガスとして、金属シード膜２４をバリア膜３０上に形成し、同時に金属シード膜２６をバリア膜３２上に形成する。
【００２１】
次いで図４に示すように、マイクロローディング効果を使用したＳＦ６を含むガス系のドライエッチングによって、接続孔８０の上端付近、接続孔８２の上端付近、及び層間絶縁膜１０上から、金属シード膜２４及び金属シード膜２６を除去する。これにより金属シード膜２４の上端は、接続孔８０の上端よりも低く位置することとなる。また金属シード膜２６の上端は、接続孔８２の上端よりも低く位置することとなる。
【００２２】
次いで図５に示すように、金属シード膜２４上に金属膜２０を形成する。また同時に、金属シード膜２６上に金属膜２２を形成する。金属膜２０、２２は、例えばＷＦ６を用いてＣＶＤにより形成される。これにより金属膜２０は、金属シード膜２４を覆いつつ、接続孔８０を埋め込む。また金属膜２２は、金属シード膜２６を覆いつつ、接続孔８２を埋め込む。
【００２３】
次いで図６に示すように、ＣＭＰを行って、接続孔８０の外に形成された金属膜２０、接続孔８２の外に形成された金属膜２２、及び層間絶縁膜１０上に形成されたバリア膜３０、３２を除去する。これにより、層間絶縁膜１０上を平坦化することができる。このとき、金属シード膜２４は、金属膜２０によって覆われている。また金属シード膜２６は、金属膜２２によって覆われている。従って、ＣＭＰによる平坦化工程中、金属シード膜２４、２６は露出されない。
【００２４】
次いで、層間絶縁膜１０上に層間絶縁膜１２を形成する。また層間絶縁膜１２に、溝部９０、９２を形成する。そして溝部９０内に配線層３４を形成し、同時に溝部９２内に配線層３８を形成する。配線層３４、３８は、例えばダマシン法により形成される。これにより図１に示す半導体装置１００が形成される。
【００２５】
次に、本実施形態の効果について説明する。図７は比較例に係る半導体装置を示す断面図である。比較例に係る半導体装置の製造方法によれば、金属シード膜２４、２６を接続孔８０、８２上に形成した後、金属シード膜２４、２６のうち接続孔８０、８２の上端付近に位置する部分を除去せずに、金属膜２０、２２を形成する。このため、ＣＭＰによる平坦化工程において金属シード膜２４、２６は露出する。金属シード膜２４、２６は、金属膜２０、２２よりもＣＭＰによって除去されやすく、平坦化工程において過度に除去されてしまう。よって、図７に示すように接続孔８０、８２には窪み８４、８６が形成されてしまう。
【００２６】
これに対し、本実施形態によれば、金属シード膜２４、２６の上端は、それぞれ接続孔８０、８２の上端より低い。また金属膜２０、２２は、金属シード膜２４、２６の上端を覆っている。このためＣＭＰによる平坦化工程において、金属シード膜２４、２６は露出せず、除去されない。よって、製造容易性、及び信頼性の高い半導体装置を提供することが可能となる。
【００２７】
図８は、第２の実施形態に係る半導体装置１０２を示す断面図であり、第１の実施形態に係る図１に対応している。本実施形態に係る半導体装置１０２は、接続孔８０の下に位置する配線層３６を有している点を除いて、第１の実施形態に係る１００と同様である。
【００２８】
半導体装置１０２は、接続孔８０の下に位置する配線層３６を備えている。配線層３６は、層間絶縁膜１０下に位置する層間絶縁膜１４に設けられた溝部９４に形成されている。金属膜２０は、配線層３６と接続する。このため金属膜２０は、配線層３４と配線層３６を接続する、ビアプラグを構成する。金属膜２０の形成工程は、図２〜図６に示す第１の実施形態に係る形成方法と同様である。従って本実施形態においても、第１の実施形態と同様の効果を得ることができる。
【００２９】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【符号の説明】
【００３０】
１０  層間絶縁膜
１２  層間絶縁膜
１４  層間絶縁膜
２０  金属膜
２２  金属膜
２４  金属シード膜
２６  金属シード膜
３０  バリア膜
３２  バリア膜
３４  配線層
３６  配線層
３８  配線層
４０  半導体基板
４２  エクステンション領域
４４  ソース・ドレイン領域
４６  トランジスタ
５０  ゲート電極
５２  ゲート絶縁膜
５４  シリサイド膜
６０  シリサイド膜
７０  側壁膜
７２  ストッパ絶縁膜
８０  接続孔
８２  接続孔
８４  窪み
８６  窪み
９０  溝部
９２  溝部
９４  溝部
１００  半導体装置
１０２  半導体装置
【図１】
2012033754.tif 000003
【図２】
2012033754.tif 000004
【図３】
2012033754.tif 000005
【図４】
2012033754.tif 000006
【図５】
2012033754.tif 000007
【図６】
2012033754.tif 000008
【図７】
2012033754.tif 000009
【図８】
2012033754.tif 000010