(57)【要約】【課題】光電変換部が形成された半導体チップと、光電変換部を駆動する駆動回路が形成された半導体チップとを収容する半導体モジュールに関し、小型化、薄型化を図りつつ、画質の劣化を抑制する。【解決手段】光電変換領域１１８が形成された半導体チップ１０１と、半導体チップ１０１上における光電変換領域１１８を除く領域に設けられ、光電変換領域１１８を構成する光電変換部を駆動する駆動回路が形成された半導体チップ１０２と、半導体チップ１０１、１０２を収容するとともに、少なくとも光電変換領域１１８と対向する領域に開口１１２が形成されたパッケージ基体１０３と、半導体チップ１０１、１０２を収容した状態で開口１１２を塞ぐ透光性カバー１０４と、光電変換領域１１８と半導体チップ１０２との間に設けられ、半導体チップ１０２へ向けて入射した光が光電変換領域１１８へ反射するのを抑制する反射抑制壁１０９と、を備える。【選択図】図１
2012064837.tif 000002
【特許請求の範囲】
【請求項１】
光電変換部が形成された第１の半導体チップと、
前記第１の半導体チップ上における前記光電変換部が形成されていない領域に設けられ、前記光電変換部を駆動する駆動回路が形成された第２の半導体チップと、
前記第１および第２の半導体チップを収容するとともに、少なくとも前記光電変換部と対向する領域に開口が形成されたパッケージ基体と、
前記第１および第２の半導体チップを収容した状態で前記パッケージ基体の前記開口を塞ぐ透光性カバーと、
前記パッケージ基体内における、前記第１の半導体チップに形成された光電変換部と前記第１の半導体チップ上に設けられた第２の半導体チップとの間に設けられ、前記透光性カバーを透過し前記第２の半導体チップへ向けて入射した光が前記光電変換部へ反射するのを抑制する反射抑制壁と、を備える
ことを特徴とする半導体モジュール。
【請求項２】
前記反射抑制壁は、前記第２の半導体チップを構成する材料よりも反射率の低い材料からなる
ことを特徴とする請求項１に記載の半導体モジュール。
【請求項３】
前記反射抑制壁は黒色樹脂で形成されている
ことを特徴とする請求項１に記載の半導体モジュール。
【請求項４】
前記反射抑制壁は、前記光電変換部が形成されている領域を取り囲むように設けられている
ことを特徴とする請求項１に記載の半導体モジュール。
【請求項５】
前記反射抑制壁は、前記開口を規定する前記パッケージ基体の端部から前記パッケージ基体内部に向けて延出されてなる
ことを特徴とする請求項１に記載の半導体モジュール。
【請求項６】
前記反射抑制壁は、前記透光性カバーの下面から前記パッケージ基体内部に向けて延設されてなる
ことを特徴とする請求項１に記載の半導体モジュール。
【請求項７】
前記反射抑制壁の下端は、前記第２の半導体チップの上端よりも下方に位置している
ことを特徴とする請求項５または６のいずれか一項に記載の半導体モジュール。
【請求項８】
前記第２の半導体チップは、前記第１の半導体チップ上にバンプを介して実装されており、
前記反射抑制壁の下端は、前記第２の半導体チップの下端よりも下方に位置している
ことを特徴とする請求項５または６のいずれか一項に記載の半導体モジュール。
【請求項９】
前記反射抑制壁は、前記第１の半導体チップ上に形成されている
ことを特徴とする請求項１に記載の半導体モジュール。
【請求項１０】
前記第２の半導体チップは、前記第１の半導体チップ上にバンプを介して実装されており、
前記反射抑制壁の上端は、前記第２の半導体チップの下端よりも上方に位置している
ことを特徴とする請求項９に記載の半導体モジュール。
【請求項１１】
前記反射抑制壁の上端は、前記第２の半導体チップの上端よりも上方に位置している
ことを特徴とする請求項９に記載の半導体モジュール。
【請求項１２】
前記開口が前記パッケージ基体の側壁部まで開設されており、
前記透光性カバーの周縁部が前記パッケージ基体の側壁部と当接している
ことを特徴とする請求項６または９のいずれか一項に記載の半導体モジュール。
【請求項１３】
前記第１の半導体チップには、さらに、前記光電変換部により生成された電気信号を出力する出力回路が形成されている
ことを特徴とする請求項１に記載の半導体モジュール。
【請求項１４】
前記第１の半導体チップが、イメージセンサとして機能し、
前記第２の半導体チップに、さらに、前記第１の半導体チップの前記光電変換部により生成されたアナログ電気信号をデジタル信号に変換するアナログフロントエンド回路が形成されている
ことを特徴とする請求項１に記載の半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップがパッケージ基体に収容された半導体モジュールに関し、特に半導体モジュールの小型化技術に関する。
【背景技術】
【０００２】
従来、半導体モジュールの一例として、固体撮像素子の半導体チップをパッケージ基体に収容したものがある。
図８は、特許文献１に記載された半導体モジュールの構成を示す断面図である。
【０００３】
図８に示す半導体モジュール９００は、固体撮像素子９２１と、パッケージ基体である外囲器９２０と、外囲器９２０の凹部９２０ａの開口を塞ぐ透光性保護板９２８とを備えている。固体撮像素子９２１は、外囲器９２０の凹部９２０ａに収容され、その底部９２７にボンディングされている。この固体撮像素子９２１は、光を電気に変換する光電変換部を有し、光電変換部が形成された領域が、固体撮像素子９２１上に設けられたローパスフィルタ９２２を介して透光性保護板９２８と対向するように配置されている。透光性保護板９２８から入射した光は、ローパスフィルタ９２２を通過して固体撮像素子９２１の光電変換部に入射される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−２５２３７１号公報
【特許文献２】特開２００２−３５４２００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、上記半導体モジュールには、固体撮像素子の光電変換部を駆動する駆動回路が含まれていない。そのため、例えばデジタルスチルカメラの製造メーカでは、半導体モジュールを組み込む際、別途、駆動回路が形成された半導体チップを組み込む必要があり、その分の作業負荷が発生する。そこで、本発明者らは、製造メーカの作業負荷を軽減するため、固体撮像素子の半導体チップ（以下、第１の半導体チップと記載する。）と駆動回路が形成された半導体チップ（以下、第２の半導体チップと記載する。）とを１つのパッケージ基体に収容することを検討している。
【０００６】
半導体モジュールの更なる小型化、薄型化の要求を鑑みると、第１半導体チップ上に直接、第２の半導体チップを配置する構成を採用することが考えられる。このとき、第１の半導体チップの光電変換部と透光性保護板との間の光路が、第２の半導体チップにより遮られることを抑制するため、第２の半導体チップを、第１の半導体チップ上における光電変換部が形成されていない領域に配置する必要がある。
【０００７】
しかしながら、第１の半導体チップ上に第２の半導体チップを配置する構成を採用した場合、以下の問題が生じる。一般的に半導体チップはシリコンで形成されており、その側面は金属光沢により光を反射しやすくなっている。このとき、透光性保護板を透過する入射光のうち、入射角の大きい入射光は、光電変換部ではなく第２の半導体チップへ向けて入射することとなる。そして、第２の半導体チップの側面で反射された光のうちのいくらかは、第１の半導体チップの光電変換部に入射してしまう。そうすると、光電変換部に本来は入射されるべき光でない光が入射することとなるため、画質の劣化につながる。
【０００８】
本発明は、上記した課題に鑑み、小型化、薄型化を図りつつ、第２の半導体チップの側面で反射した光が、第１の半導体チップの光電変換部に入射することによる画質の劣化を抑制できる半導体モジュールを提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明に係る半導体モジュールは、光電変換部が形成された第１の半導体チップと、前記第１の半導体チップ上における前記光電変換部が形成されていない領域に設けられ、前記光電変換部を駆動する駆動回路が形成された第２の半導体チップと、前記第１および第２の半導体チップを収容するとともに、少なくとも前記光電変換部と対向する領域に開口が形成されたパッケージ基体と、前記第１および第２の半導体チップを収容した状態で前記パッケージ基体の前記開口を塞ぐ透光性カバーと、前記パッケージ基体内における、前記第１の半導体チップに形成された光電変換部と前記第１の半導体チップ上に設けられた第２の半導体チップとの間に設けられ、前記透光性カバーを透過し前記第２の半導体チップへ向けて入射した光が前記光電変換部へ反射するのを抑制する反射抑制壁と、を備える。
【発明の効果】
【００１０】
上記構成の半導体モジュールによれば、第２の半導体チップが、第１の半導体チップ上における光電変換部が形成されていない領域に設けられているため、光電変換部が形成された領域と透光性カバーの光電変換部に対向する領域との間の光路が、第２の半導体チップによって遮られることがない。さらに、光電変換部と第２の半導体チップとの間に反射抑制壁が設けられているため、透光性カバーを透過し第２の半導体チップへ向けて入射した光が、第２の半導体チップの側面で反射したのち第１の半導体チップの光電変換部に入射するのを抑制することができる。
【００１１】
したがって、小型化、薄型化を図りつつ、画質の劣化を抑制することが可能な半導体モジュールを提供することができる。
また、前記反射抑制壁は、前記第２の半導体チップを構成する材料よりも反射率の低い材料からなることとしてもよい。
【００１２】
このようにすることで、透光性カバーを透過し、第２の半導体チップへ向けて入射した光が、光電変換部に向かって反射しないようにすることができる。
さらに、前記反射抑制壁は黒色樹脂で形成されていることとしてもよい。
【００１３】
このような構成にすることで、反射抑制壁の反射率を低くすることができる。
前記反射抑制壁は、前記光電変換部が形成されている領域を取り囲むように設けられていることとしてもよい。
【００１４】
このようにすることで、より効率的に第２の半導体チップへ向けて入射した光が光電変換部へ反射するのを抑制することができる。
ここで、前記反射抑制壁は、前記開口を規定する前記パッケージ基体の端部から前記パッケージ基体内部に向けて延出されてなることとしてもよい。
【００１５】
このような構成にすることで、パッケージ基体と反射抑制壁を一体で形成することが可能である。
また、前記反射抑制壁は、前記透光性カバーの下面から前記パッケージ基体内部に向けて延設されてなることとしてもよい。
【００１６】
このようにすることで、反射抑制壁をパッケージ基体とは別材料とすることが可能であるので、光電変換部への反射を抑制するために最も適した材料を、反射抑制壁に使用することが可能となる。
【００１７】
さらに、前記反射抑制壁の下端は、前記第２の半導体チップの上端よりも下方に位置していることとしてもよい。また、前記第２の半導体チップは、前記第１の半導体チップ上にバンプを介して実装されており、前記反射抑制壁の下端は、前記第２の半導体チップの下端よりも下方に位置していることとしてもよい。
【００１８】
このような構成にすることで、より確実に第２の半導体チップへ向けて入射した光の、光電変換部への反射を抑制することができる。
ここで、前記反射抑制壁は、前記第１の半導体チップ上に形成されていることとしてもよい。
【００１９】
このようにすることで、反射抑制壁のみを別材料とすることが可能であるので、光電変換部への反射を抑制するために最も適した材料を、反射抑制壁に使用することが可能となる。
【００２０】
また、前記第２の半導体チップは、前記第１の半導体チップ上にバンプを介して実装されており、前記反射抑制壁の上端は、前記第２の半導体チップの下端よりも上方に位置していることとしてもよい。さらに、前記反射抑制壁の上端は、前記第２の半導体チップの上端よりも上方に位置していることとしてもよい。
【００２１】
このような構成にすることで、より確実に第２の半導体チップへ向けて入射した光の、光電変換部への反射を抑制することができる。
前記開口が前記パッケージ基体の側壁部まで開設されており、前記透光性カバーの周縁部が前記パッケージ基体の側壁部と当接していることとしてもよい。
【００２２】
このような構成にすることで、パッケージ基体の天井部の厚みに相当する分だけ、さらに半導体モジュールを薄型化することが可能となる。
前記第１の半導体チップには、さらに、前記光電変換部により生成された電気信号を出力する出力回路が形成されていることとしてもよい。
【００２３】
前記第１の半導体チップが、イメージセンサとして機能し、前記第２の半導体チップに、さらに、前記第１の半導体チップの前記光電変換部により生成されたアナログ電気信号をデジタル信号に変換するアナログフロントエンド回路が形成されていることとしてもよい。
【図面の簡単な説明】
【００２４】
【図１】第１の実施形態に係る半導体モジュール１００の全体構成を示す断面図である。
【図２】半導体チップに形成された回路の具体例を示すブロック図である。
【図３】第１の実施形態の変形例１に係る半導体モジュール１００Ａの全体構成を示す断面図である。
【図４】（ａ）第１の実施形態の変形例２に係る半導体モジュール１００Ｂの全体構成を示す断面図と、（ｂ）同変形例３に係る半導体モジュール１００Ｃの全体構成を示す断面図である。
【図５】（ａ）第２の実施形態に係る半導体モジュール２００の全体構成を示す断面図と、（ｂ）第２の実施形態の変形例に係る半導体モジュール２００Ａの全体構成を示す断面図である。
【図６】（ａ）第３の実施形態に係る半導体モジュール３００の全体構成を示す断面図と、（ｂ）第３の実施形態の変形例に係る半導体モジュール３００Ａの全体構成を示す断面図である。
【図７】第１の実施形態に係る半導体モジュール１００の断面図を一部拡大した図である。
【図８】従来の半導体モジュールの構成を示す模式断面図である。
【発明を実施するための形態】
【００２５】
以下、本発明を実施するための形態を、図面を参照しながら説明する。
［第１の実施形態］
第１の実施形態に係る半導体モジュール１００の全体構成について、図１（ａ）〜（ｃ）を用いて説明する。
【００２６】
図１（ａ）は、半導体モジュール１００の全体構造を示す斜視図であり、図１（ｂ）は図１（ａ）に示すＡ−Ａ線矢視断面図（ＸＺ断面図）、図１（ｃ）は図１（ｂ）に示すＢ−Ｂ線矢視断面図（ＸＹ断面図）である。
【００２７】
半導体モジュール１００は、主な構成として、第１の半導体チップ１０１と、第２の半導体チップ１０２と、パッケージ基体１０３と、透光性カバー１０４と、反射抑制壁１０９とを備えている。
【００２８】
〈パッケージ基体〉
パッケージ基体１０３は、内部に第１の半導体チップ１０１、第２の半導体チップ１０２を収容する。図１（ａ）、（ｂ）に示すように、パッケージ基体１０３は、セラミック製の基板部１０５と黒色樹脂製のケース部１０６とからなる。基板部１０５は、パッケージ基板の底部を構成する。ケース部１０６は、パッケージ基板の側壁部１０７、天井部１０８、反射抑制壁１０９を構成する。
【００２９】
図１（ｂ）に示すように、パッケージ基体１０３の内部には複数の電極パッド１１０が設けられている。また、ケース部１０６には複数の外部リード線１１１が設けられており、外部リード線１１１の一部はケース部１０６内に埋設されるとともに、他の部分はケース部１０６外部に突出している。この電極パッド１１０および外部リード線１１１は、それぞれケース部１０６内に埋設された配線に接続されている。そして、基板部１０５の上面に第１の半導体チップ１０１が配置されており、さらに第１の半導体チップ１０１の上面に第２の半導体チップ１０２が配置されている。また、パッケージ基体１０３における天井部１０８の一部には開口１１２が形成されている。
【００３０】
〈透光性カバー〉
透光性カバー１０４は、平板状であり、透光性樹脂または透光性ガラス等で形成されている。この透光性カバー１０４が、パッケージ基体１０３の開口１１２を塞ぐように、パッケージ基体１０３の上面に接着剤１１３により接着されている。
【００３１】
〈第１の半導体チップ、第２の半導体チップ〉
（外観構成）
第１の半導体チップ１０１は、イメージセンサとして機能する。第１の半導体チップ１０１は、シリコン基板１１４と、シリコン基板１１４上に設けられたレンズ層１１５および複数の電極パッド１１６，１１７とを有している。シリコン基板１１４内の領域１１８には、入射光を受光し光電変換する光電変換部が行列状に複数形成されている。以下、この領域１１８を光電変換領域１１８と称する。レンズ層１１５は、光電変換領域１１８の光電変換部毎に設けられたマイクロレンズからなる層であり、半導体モジュール１００内に入射した光を光電変換領域１１８に導くものである。分かり易くするため、図１（ｂ）では、光電変換領域１１８およびレンズ層１１５の大きさを誇張して示している。なお、第１の半導体チップ１０１と基板部１０５は、例えば、金属ペースト等によりボンディングされている。
【００３２】
また、図１（ｂ）に示すように、透光性カバー１０４を通過した光が、開口１１２を介して第１の半導体チップ１０１の光電変換領域１１８に入射されるように、第１の半導体チップ１０１は、光電変換領域１１８と透光性カバー１０４とが対向するように配置されている。
【００３３】
図１（ｂ）に示すように、電極パッド１１６は、それに対応するパッケージ基体１０３の電極パッド１１０にワイヤ１１９によりボンディングされている。
第２の半導体チップ１０２は、第１の半導体チップ１０１に形成された光電変換部を駆動する駆動回路、および第１の半導体チップ１１からのアナログの画像電気信号をデジタル信号に変換するＡＦＥ（アナログフロントエンド）回路を含んだ集積回路のチップである。この第２の半導体チップ１０２の下端１０２ｂには複数のバンプ１２１が配設されており、このバンプ１２１を介して、対応する第１の半導体チップ１０１の電極パッド１１７と第２の半導体チップ１０２とが接続されるようにフリップチップボンディングされている。第２の半導体チップ１０２とシリコン基板１１４との隙間には、第２の半導体チップ１０２の集積回路を封止するアンダーフィル材１２２が充填されている。アンダーフィル材１２２は接着力強化剤として用いられており、その材料としては、例えば、液状エポキシ樹脂、樹脂シート、ＡＣＦ等を用いることができる。
【００３４】
（回路構成）
図２は、半導体チップ１０１，１０２に形成された回路の構成の具体例を示す模式ブロック図である。
【００３５】
第１の半導体チップ１０１は、行列状に配置された複数の光電変換部１２３と、光電変換部１２３の列毎に対応して設けられた垂直転送部１２４と、水平転送部１２５と、出力回路部１２６とを備えている。
【００３６】
各光電変換部１２３は、入射光を光電変換して信号電荷を生成する。垂直転送部１２４は、各光電変換部１２３で生成された信号電荷を読み出し、列方向の水平転送部１２５側に転送する。水平転送部１２５は、転送されてきた信号電荷を行方向の出力回路部１２６側に転送する。出力回路部１２６は、転送されてきた信号電荷を電気信号へ変換して第２の半導体チップ１０２に出力する。
【００３７】
第２の半導体チップ１０２の集積回路は、駆動回路１２７と、ＡＦＥ回路１２８と、ＴＧ（タイミングジェネレータ）１２９とで構成されている。
駆動回路１２７は、第１の半導体チップ１０１に形成された光電変換部１２３を駆動するため、ＴＧ１２９で生成されるタイミング信号に基づいて駆動パルスを生成し、生成した駆動パルスを第１の半導体チップ１０１に出力する。なお、ここでの「第１の半導体チップ１０１に形成された光電変換部１２３を駆動する」とは、光電変換部１２３で生成された信号電荷の読み出しから、読み出した信号電荷を垂直転送、水平転送して、出力回路部１２６で出力するまでの一連の動作が行われるよう駆動することを意味している。したがって、駆動回路１２７において生成する駆動パルスには、垂直転送部１２４、水平転送部１２５および出力回路部１２６のそれぞれを駆動する駆動パルスが含まれている。
【００３８】
ＡＦＥ回路１２８は、ＴＧ１２９で生成されるタイミング信号に基づいて、出力回路部１２６から出力されたアナログの画像電気信号を、相関二重サンプリング（ＣＤＳ：Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ）、自動利得調整（ＡＧＣ：Ａｕｔｏ  Ｇａｉｎ  Ｃｏｎｔｒｏｌ）した後、デジタル信号に変換（ＡＤＣ：Ａｎａｌｏｇ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ）する。
【００３９】
〈反射抑制壁〉
図１（ｂ）、（ｃ）に示すように、光電変換領域１１８と第２の半導体チップ１０２との間には、開口１１２を規定するケース部１０６の端部からパッケージ基体１０３内部に向けて、反射抑制壁１０９が延出されている。反射抑制壁１０９は、透光性カバー１０４を透過し第２の半導体チップ１０２へ向けて入射した光が光電変換領域１１８へ反射するのを抑制する機能を果たす。
【００４０】
より具体的に説明すると、反射抑制壁１０９（ならびに、それに連続するケース部１０６）は、第２の半導体チップ１０２の側面よりも反射率の低い材料で形成されており、そのような材料としては、光を吸収しやすい材料、例えば、黒色の樹脂、カーボン、エポキシ樹脂等が挙げられる。また、透光性カバー１０４から第２の半導体チップ１０２へ至る光路（以下、第１光路と記載する。）上に、反射抑制壁１０９が設けられている。このような構成により、第２の半導体チップ１０２に向けて入射した光を反射抑制壁１０９で吸収することができるので、そのような入射光が第２の半導体チップ１０２まで到達するのを抑制することができる。結果として、第２の半導体チップ１０２へ向けて入射した光が光電変換領域１１８へ反射するのを抑制することが可能となる。
【００４１】
また、反射抑制壁１０９の光電変換領域１１８に対向している側の表面１０９ｃを粗くする、つや消し処理を施す等の方法により、反射抑制壁１０９の表面１０９ｃをより反射しにくいようにすることで、より確実に効果を得ることが可能である。
【００４２】
さらに、反射抑制壁１０９が設けられている領域（光電変換領域１１８と第２の半導体チップ１０２との間）は、第１光路だけでなく、第２の半導体チップ１０２から光電変換領域１１８へ至る光路（以下、第２光路と記載する。）上でもある。したがって、第２の半導体チップ１０２へ向けて入射した光を、第１光路上に位置する反射抑制壁１０９で吸収した上で、吸収しきれなかった光が第２の半導体チップ１０２で反射した場合であっても、第１光路上に位置する反射抑制壁１０９でさらに吸収することができる。
【００４３】
反射抑制壁１０９のＺ軸方向の長さは、図１（ｂ）に示すように、反射抑制壁１０９の下端１０９ｂが第２の半導体チップ１０２の上端１０２ａよりも下方に位置するような長さであることが望ましい。より好ましくは、下端１０９ｂが第２の半導体チップ１０２の下端１０２ｂよりも下方に位置するような長さである。望ましい反射抑制壁１０９のＺ軸方向の長さを、第２の半導体チップ１０２を基準として説明すると以上のようになる。一方、光路を基準に説明すると、第１光路上に反射抑制壁１０９が存在するようなＺ軸方向の長さであることが必要である。より好ましくは、第１光路と第２光路の両方の光路上に反射抑制壁１０９が存在するようなＺ軸方向の長さである。
【００４４】
また、図１（ｃ）に示すように、反射抑制壁１０９は、光電変換領域１１８の四方を取り囲むように設けられている。このようにすることで、第２の半導体チップ１０２で反射した光が光電変換領域１１８へ反射するのをより確実に抑制することが可能である。例えば、第２の半導体チップ１０２で反射した光が、図１（ｃ）の上側（もしくは下側）のパッケージ基体１０３の内壁でさらに反射したのち、光電変換領域１１８に入射するような場合に有効である。
【００４５】
反射抑制壁１０９の厚み、すなわち、第２の半導体チップ１０２と対向している側の反射抑制壁１０９にあってはＸ方向の長さ、第２の半導体チップ１０２と対向していない側の反射抑制壁１０９にあってはＹ方向の長さは、光電変換領域１１８と第２の半導体チップ１０２との距離に合わせて適宜調整することが可能であり、とくに限定するものではない。また、反射抑制壁１０９の厚さは、可能な限り厚い方がより確実に、光電変換領域１１８への反射を抑制することが可能である。
【００４６】
〈まとめ〉
上記構成の半導体モジュール１００では、光電変換領域１１８と第２の半導体チップ１０２との間に反射抑制壁１０９が設けられている。このような構成により、透光性カバー１０４を透過し、第２の半導体チップ１０２の側面で反射された光が、光電変換領域１１８に入射することによる画質の劣化を抑制することができる。
【００４７】
さらに、第２の半導体チップ１０２が、第１の半導体チップ１０１上に配置されているので、両チップが重なっている分、第２の半導体チップ１０２と第１の半導体チップ１０１とが横に並べて配置された場合に比べて、パッケージ基体１０３を小型化することができる。その結果、半導体モジュール自体を小型化することができる。
【００４８】
また、このようにイメージセンサである第１の半導体チップ１０１と駆動回路１２７およびＡＦＥ回路１２８が形成された第２の半導体チップ１０２とを、パッケージ基体１０３内に収容したので、例えばデジタルスチルカメラに半導体モジュール１００を組み込む際、別途、駆動回路１２７およびＡＦＥ回路１２８が形成された半導体チップを組み込む必要がなくなり、その分、デジタルスチルカメラの組み込み作業負荷を軽減することができる。
【００４９】
第１の半導体チップと第２の半導体チップを１つのパッケージ基体に格納するにあたっては、特許文献２で開示されているように、集積回路（本願の第２の半導体チップに相当）の上方に、スペーサを介してイメージセンシングチップ（本願の第１の半導体チップに相当）を配置することも可能である。しかしながら、この場合、スペーサを精度よく形成できないために、イメージセンシングチップがレンズの光軸に対して垂直でなく傾いてしまう恐れがある。そうすると、イメージセンシングチップに形成されている光電変換領域の位置によってはレンズからの距離が焦点距離に一致しなくなるので、画像が歪んだり、ボケたりするといった問題が生じる。
【００５０】
また、特許文献２の構成によれば、イメージセンシングチップから出力された信号は、２本の金属ワイヤを経由して集積回路に伝送されるので、出力信号の高速な伝送を行うことができないといった問題もある。
【００５１】
一方、本実施形態では、第１の半導体チップ１０１が基板部１０５上に載置されているため、第１の半導体チップ１０１と透光性カバー１０４とを精度よく平行に配置することができる。したがって、デジタルスチルカメラに半導体モジュール１００を組み込む際、光電変換領域１１８をレンズの光軸に対して垂直に精度よく配置することができ、結果として、画像の歪み、ボケ等による画質の劣化を抑制することができる。なお、ここでの「平行」とは、完全に平行であるものだけでなく、平行となるように設計されたものであって、製造誤差等により設計値からずれたものも含んでいる。
【００５２】
さらに、本実施形態では、第１の半導体チップ１０１の出力回路部１２６からの出力信号を、電極パッド１１７からバンプ１２１を介して直接的に第２の半導体チップ１０２に伝送することができる。したがって、出力信号の高速な伝送を実現できる。
【００５３】
［第１の実施形態の変形例］
次に、第１の実施形態の変形例について説明する。以下、第１の実施形態と同一の構成については説明を省略し、相違点を中心に説明する。
【００５４】
図３は、第１の実施形態の変形例１に係る半導体モジュール１００Ａの全体構成を示す断面図である。図３（ａ）は半導体モジュール１００ＡのＸＺ断面図に相当し、図３（ｂ）は図３（ａ）に示すＣ−Ｃ線矢視断面図（ＸＹ断面図）に相当する。
【００５５】
図１に示す半導体モジュール１００と異なる点は、第１の半導体チップ１０１上に配置されている第２の半導体チップ１０２Ａの個数が１基である点と、反射抑制壁１０９Ａが光電変換領域１１８と第２の半導体チップ１０２Ａとの間にのみ設けられている点である。
【００５６】
図３に示す第２の半導体チップ１０２Ａには、図１に示す半導体モジュール１００における第２の半導体チップ１０２の２基分の構成が組み込まれている。したがって、第１の半導体チップ１０１上に配置されている第２の半導体チップ１０２Ａの個数が少ない分、第１の半導体チップ１０１に形成される光電変換領域１１８の面積を拡張することができる。光電変換領域１１８の面積を拡張しない場合には、半導体モジュール１００ＡのＸ軸方向の大きさを縮小することが可能である。
【００５７】
また、半導体モジュール１００では、光電変換領域１１８と第２の半導体チップ１０２との間、すなわち、ＹＺ断面に平行な反射抑制壁１０９と、ＸＺ断面に平行な反射抑制壁１０９が設けられていた。一方、半導体モジュール１００Ａでは、ＹＺ断面に平行な反射抑制壁１０９Ａのみが設けられている。第２の半導体チップ１０２Ａからの反射光を光電変換領域１１８に入射させないようにする効果を得るためには、本変形例のように、ＸＹ断面で見たときに（図３（ｂ））、反射抑制壁１０９が、最低限、光電変換領域１１８と第２の半導体チップ１０２Ａとの間に形成されていれば足りる。
【００５８】
図４（ａ）は、第１の実施形態の変形例２に係る半導体モジュール１００Ｂの全体構成を示す断面図である。
図１に示す半導体モジュール１００では、ケース部１０６はパッケージ基体１０３の側壁部１０７、天井部１０８、反射抑制壁１０９が一体となって構成されていた。一方、本変形例に係る半導体モジュール１００Ｂは、側壁部１０７Ｂ、天井部１０８Ｂ、反射抑制壁１０９Ｂがそれぞれ別部材で構成されている。側壁部１０７Ｂと天井部１０８Ｂ間の固着、天井部１０８Ｂと反射抑制壁１０９Ｂ間の固着には、例えば、接着剤等を用いることができる。
【００５９】
図１に示す半導体モジュール１００では、反射抑制壁１０９を構成する材料を、側壁部１０７と天井部１０８を構成する材料と同一とする必要があるものの、これらの部分を別々に製造する必要がないので、製造工程を簡略化できるといった効果がある。一方、本変形例に係る半導体モジュール１００Ｂでは、反射抑制壁１０９Ｂのみを別材料とすることが可能であるので、光電変換領域１１８への反射を抑制するために最も適した材料を、反射抑制壁１０９Ｂに使用することが可能となる。したがって、反射抑制壁１０９Ｂの機能をより向上させることが可能である。
【００６０】
図４（ｂ）は、第１の実施形態の変形例３に係る半導体モジュール１００Ｃの全体構成を示す断面図である。
半導体モジュール１００Ｃのように、基板部１０５Ｃと側壁部１０７Ｃとを一体に形成し、天井部１０８Ｃと反射抑制壁１０９Ｃとを一体に形成することとしてもよい。
【００６１】
また、図４（ａ）、（ｂ）で図示したもの以外でも、例えば、側壁部と天井部のみを一体で形成するといったことも可能である。
［第２の実施形態］
次に、図５を用いて第２の実施形態について説明する。以下、第１の実施形態と同一の構成については説明を省略し、相違点を中心に説明する。
【００６２】
図５（ａ）は、本実施形態に係る半導体モジュール２００の全体構成を示す断面図である。図１に示す半導体モジュール１００との相違点は、反射抑制壁２０９が第１の半導体チップ２０１上に直接設けられている点である。反射抑制壁２０９が第１の半導体チップ２０１との固着には、例えば、エポキシ樹脂、アクリル樹脂等を用いることができる。
【００６３】
望ましい反射抑制壁２０９のＺ軸方向の長さを、第２の半導体チップ２０２を基準として説明する。図４（ａ）に示すように、反射抑制壁２０９のＺ軸方向の長さは、反射抑制壁２０９の上端２０９ａが第２の半導体チップ２０２の下端２０２ｂよりも上方に位置するような長さであることが望ましい。より好ましくは、上端２０９ａが第２の半導体チップ２０２の上端２０２ａよりも上方に位置するような長さである。一方、望ましい反射抑制壁２０９のＺ軸方向の長さを光路を基準に説明すると、第１の実施形態の場合に対し、第１光路と第２行路の関係が逆になっている。具体的に説明すると、第１光路上に反射抑制壁２０９が存在するようなＺ軸方向の長さであることが必要である。より好ましくは、第１光路と第２光路の両方の光路上に反射抑制壁２０９が存在するようなＺ軸方向の長さである。
【００６４】
半導体モジュール２００は、図４（ａ）に示す半導体モジュール１００Ｂと同様に、反射抑制壁２０９のみを別材料とすることが可能であるので、光電変換領域２１８への反射を抑制するために最も適した材料を、反射抑制壁２０９に使用することが可能となる。したがって、反射抑制壁２０９の機能をより向上させることが可能である。
【００６５】
また、図１に示す半導体モジュール１００では、製造誤差の問題により、反射抑制壁１０９の下端１０９ｂを第１の半導体チップ１０１に接触させることが困難である場合がある。その結果、反射抑制壁１０９の下端１０９ｂを第１の半導体チップ１０１の間には僅かながら隙間ができてしまい、この隙間を介して、第２の半導体チップ１０２から光電変換領域１１８への反射光の侵入を許してしまう恐れがある。しかしながら、本実施形態の半導体モジュール２００では、反射抑制壁２０９の下端２０９ｂを第１の半導体チップ２０１の上面とし、反射抑制壁２０９の上端２０９ａを第２の半導体チップ２０２の上端２０２ａよりも上方に位置するように設けることができるので、より確実に第２の半導体チップ２０２へ向けて入射した光が光電変換領域２１８へ反射するのを抑制することが可能となる。
【００６６】
図５（ｂ）は、第２の実施形態の変形例に係る半導体モジュール２００Ａの全体構成を示す断面図である。半導体モジュール２００と相違する点は、開口２１２Ａがパッケージ基体２０３Ａの側壁部２０７Ａまで開設されているとともに、透光性カバー２０４Ａの周縁部がパッケージ基体２０３Ａの側壁部２０７Ａと当接している点である。このような構成においては、パッケージ基体２０３Ａの側壁部２０７Ａの上面に直接に透光性カバー２０４Ａが載置されている。したがって、図５（ａ）に示す半導体モジュール２００と比較して、パッケージ基体２０３の天井部の厚みに相当する分だけ、半導体モジュール２００Ａを薄型化することが可能となる。
【００６７】
なお、第１の実施形態に係る変形例を、本実施形態ならびに変形例に適用することももちろん可能である。
［第３の実施形態］
次に、図６を用いて第３の実施形態について説明する。以下、第１の実施形態と同一の構成については説明を省略し、相違点を中心に説明する。
【００６８】
図６（ａ）は、本実施形態に係る半導体モジュール３００の全体構成を示す断面図である。図１に示す半導体モジュール１００との相違点は、反射抑制壁３０９が透光性カバーの下面３０４ａからパッケージ基体３０３内部に向けて延設されている点である。
【００６９】
第２の実施形態およびその変形例に係る半導体モジュール２００、２００Ａと同様に、本実施形態に係る半導体モジュール３００の場合も、反射抑制壁３０９のみを別材料とすることが可能であるので、光電変換領域３１８への反射を抑制するために最も適した材料を、反射抑制壁３０９に使用することが可能となる。したがって、反射抑制壁３０９の機能をより向上させることが可能である。
【００７０】
望ましい反射抑制壁のＺ軸方向の長さは、第１の実施形態の場合と同様の原理で説明することができるので、ここでは説明を省略する。
図６（ｂ）は、第３の実施形態の変形例に係る半導体モジュール３００Ａの全体構成を示す断面図である。半導体モジュール３００と相違する点は、第２の実施形態の変形例に係る半導体モジュール２００Ａと同様に、開口３１２Ａがパッケージ基体３０３Ａの側壁部３０７Ａまで開設されているとともに、透光性カバー３０４Ａの周縁部がパッケージ基体３０３Ａの側壁部３０７Ａと当接している点である。このようにすることで、図６（ａ）に示す半導体モジュール３００と比較して、パッケージ基体３０３Ａの天井部の厚みに相当する分だけ、半導体モジュール３００Ａを薄型化することが可能となる。
【００７１】
なお、第１の実施形態に係る変形例を、本実施形態ならびに変形例に適用することももちろん可能である。
以上、第１乃至第３の実施形態および変形例について説明したが、本発明はこれらの例に限られない。例えば、下記のような変形例が考えられる。以下、第１の実施形態を例に挙げて説明するが、他の実施形態ならびに変形例でも同様に適用できることは言うまでもない。
【００７２】
［その他の変形例］
（１）図１（ｂ）では、反射抑制壁１０９全体を黒色の樹脂で構成することとした。しかしながら、第２の半導体チップ１０２へ向けて入射した光が光電変換領域１１８へ反射するのを抑制する効果を得るためには、反射抑制壁１０９の、少なくとも光電変換領域１１８に対向している側の表面１０９ｃが入射光を吸収する材料で形成されていれば足りる。例えば、ケース部１０６をアルミニウム等の金属製とし、反射抑制壁１０９の表面１０９ｃを黒色樹脂でコーティングする構成が考えられる。
【００７３】
（２）図１（ｃ）では、光電変換領域１１８の四方を囲むように反射抑制壁１０９を設けることとした。しかしながら、第２の半導体チップ１０２へ向けて入射した光が光電変換領域１１８へ反射するのを抑制する効果を得るためには、半導体モジュール１００をその上面から見たときに、反射抑制壁１０９が、最低限、光電変換領域１１８と第２の半導体チップ１０２との間に形成されていれば足りる。
【００７４】
（３）半導体モジュール１００では、ＸＹ断面（図１（ｃ））から見て反射抑制壁１０９が、光電変換領域１１８の四方を取り囲むように設けられていた。しかしながら、ＸＹ断面から見た反射抑制壁１０９のレイアウトはこれに限定されない。他のレイアウトを、主に反射抑制壁１０９のＹ軸方向の長さを中心に、図７、図１（ｃ）を用いて説明する。
【００７５】
図７は、第１の実施形態に係る半導体モジュール１００のＸＹ断面図（図１（ｃ））を一部拡大したものであり、第１の半導体チップ１０１、反射抑制壁１０９、第２の半導体チップ１０２を中心に図示するものである。
【００７６】
第２の半導体チップ１０２で反射した光が光電変換領域１１８へ反射するのを抑制する効果を得るためには、少なくとも第１光路上に反射抑制壁１０９を配置し、入射角の大きい入射光が第２の半導体チップ１０２まで到達するのを抑制すればよい。したがって、最低限必要な反射抑制壁１０９のＹ軸方向の長さは、第２の半導体チップ１０２のＹ軸方向の長さＤ１以上である。
【００７７】
また、第２光路上にも反射抑制壁１０９を配置する場合には、光電変換領域１１８の角と第２の半導体チップ１０２の角を結んだ線分Ｓ１上付近に、ＸＹ断面における反射抑制壁１０９の角が配置されるような長さであることが望ましい。このようにすることで、第１光路上に位置する反射抑制壁１０９で吸収しきれずに第２の半導体チップ１０２で反射した光を、効率的に吸収することができる。より好ましくは、反射抑制壁１０９のＹ軸方向の長さが光電変換領域１１８のＹ軸方向の長さＤ２より長く、さらにより好ましくは、図１（ｃ）の図示のように、反射抑制壁１０９を光電変換領域１１８の四方を取り囲んでいる場合である。
【００７８】
上記の説明では、光電変換領域１１８のＹ軸方向の長さＤ２が第２の半導体チップ１０２のＹ軸方向の長さＤ１より長い場合を説明したが、第２の半導体チップ１０２のＹ軸方向の長さＤ１が光電変換領域１１８のＹ軸方向の長さＤ２よりも長い場合も同様に説明できる。すなわち、第１光路上のみに反射抑制壁１０９を配置する場合には、最低限必要な反射抑制壁１０９のＹ軸方向の長さは、光電変換領域１１８のＹ軸方向の長さＤ２以上である。第２光路上にも反射抑制壁１０９を配置する場合には、線分Ｓ１上付近に、ＸＹ断面における反射抑制壁１０９の角が配置されるような長さであることが望ましい。より好ましくは、反射抑制壁１０９のＹ軸方向の長さが第２の半導体チップ１０２のＹ軸方向の長さＤ２より長い場合である。
【００７９】
（４）上記の実施形態および変形例では、第２の半導体チップの個数が２または１基であったが、第２の半導体チップの個数はこれらに限定されず、３基以上であってもよい。第２の半導体チップを３基以上載置する場合は、各第２の半導体チップと光電変換領域に間に反射抑制壁を設けることで、上記の実施形態等と同様の効果を得ることが可能である。また、第２の半導体チップの形状を矩形であるとして説明したが、形状は特に限定されるものではない。さらに、第２の半導体チップの第１の半導体チップへの接続は、フリップチップボンディングに限定されず、半田接合等、他の接合方法を採用することも可能である。
【００８０】
（５）上記実施形態では、イメージセンサを備えた半導体モジュールを用いて説明したが、これに限定するものではない。例えば、イメージセンサ以外の光ピックアップ等の受光素子や、ＬＥＤ素子や半導体レーザ素子等の発光素子を備える半導体モジュールにおいても、本発明の構成を適用することができる。発光素子を備える半導体モジュールを例に具体的に説明すると、発光素子が形成されている半導体チップが第１の半導体チップに、発光素子を駆動する駆動回路が形成された半導体チップが第２の半導体チップに、それぞれ相当する。発光素子を備える半導体モジュールの場合、第１の半導体チップが備える発光素子からの出射光が、第２の半導体チップに反射することにより、配光特性に影響が出てしまう恐れがある。しかしながら、本発明に係る構成を、発光素子を備える半導体モジュールに適用すると、配光特性への影響を抑制することが可能である。
【００８１】
（６）第１の実施形態では、第２の半導体チップに形成された集積回路に、駆動回路、ＡＦＥ回路およびＴＧが含まれる構成を示したが、これに限定するものではない。例えば、半導体チップに駆動回路のみが形成された構成としてもよく、またはＡＦＥ回路のみが形成された構成とすることができる。また、逆に、上記以外の回路を含めることもできる。
【００８２】
（７）上記実施形態等では、パッケージ基体のケース部を樹脂製とする構成を示したが、これ以外でも、例えば、セラミック等によって形成することとしてもよい。
（８）上記実施形態等では、第１の半導体チップが基板部にワイヤボンディングされた構成を示したが、これに限定されず、例えば、フリップチップボンディング、半田接合等の接合方法を採用することもできる。
【００８３】
（９）上記実施形態等では、外部リード線をパッケージ基体の側面に配置する例を示したが、これに限定されず、例えば、基板部の裏面にペリフェラル又はエリアに配置することも可能である。また、外部リード線の形状は特に限定されるものではない。
【００８４】
（１０）本発明は上述の実施形態および変形例に限定されるものではなく、本発明の要旨を逸脱しない範囲で上記実施形態等に対して当業者が思いつく範囲内の変更を施した様々な構成がとり得る。
【産業上の利用可能性】
【００８５】
本発明は、例えば、小型化が要求される光学半導体モジュールに好適に利用可能である。
【符号の説明】
【００８６】
１００、１００Ａ、１００Ｂ、１００Ｃ、２００、２００Ａ、３００、３００Ａ  半導体モジュール
１０１、２０１    第１の半導体チップ
１０２、１０２Ａ、２０２    第２の半導体チップ
１０２ａ、２０２ａ    第２の半導体チップの上端
１０２ｂ、２０２ｂ    第２の半導体チップの下端
１０３、２０３Ａ、３０３、３０３Ａ    パッケージ基体
１０４、２０４Ａ、３０４、３０４Ａ    透光性カバー
３０４ａ  透光性カバーの下面
１０５、１０５Ｃ    基板部
１０６    ケース部
１０７、１０７Ｃ、２０７Ａ、３０７Ａ    側壁部
１０８、１０８Ｂ、１０８Ｃ    天井部
１０９、１０９Ａ、１０９Ｂ、１０９Ｃ、２０９、３０９    反射抑制壁
２０９ａ    反射抑制壁の上端
１０９ｂ、２０９ｂ    反射抑制壁の下端
１０９ｃ    反射抑制壁の光電変換領域に対向している側の表面
１１０、１１６、１１７    電極パッド
１１１    外部リード線
１１２、２１２Ａ、３１２Ａ    開口
１１３    接着剤
１１４    シリコン基板
１１５    レンズ層
１１８、２１８、３１８    光電変換領域
１１９    ワイヤ
１２１    バンプ
１２２    アンダーフィル材
１２３    光電変換部
１２４    垂直転送部
１２５    水平転送部
１２６    出力回路部
１２７    駆動回路
１２８    ＡＦＥ回路
１２９    ＴＧ
９００    半導体モジュール
９２０    外囲器
９２０ａ  凹部
９２１    固体撮像素子
９２２    ローパスフィルタ
９２７    底部
９２８    透光性保護板
【図１】
2012064837.tif 000003
【図２】
2012064837.tif 000004
【図３】
2012064837.tif 000005
【図４】
2012064837.tif 000006
【図５】
2012064837.tif 000007
【図６】
2012064837.tif 000008
【図７】
2012064837.tif 000009
【図８】
2012064837.tif 000010