(57)【要約】【課題】液晶パネルを駆動するソースドライバが出力する電圧の立ち上り波形と立ち下り波形がアンバランスになることによる、液晶パネルの画質に対する悪影響を解消すること。【解決手段】そこで、図１に示す液晶表示装置用ソースアンプを提供する。図１に示す液晶表示装置用ソースアンプは、略電源電圧の範囲の出力が可能な差動増幅器と、差動増幅器にバイアス電流を供給するバイアス電流源と、出力電圧レベルを表す出力レベルと、ソースアンプから出力する電圧の極性を表す極性信号を受け付ける制御回路を備えている。制御回路は、出力レベルと極性データからソースアンプのスルーレートを変化させる必要があるか否かを判断し、変化させる必要があればバイアス電流源から供給する電流を適宜切り替える。【選択図】図１
2012137571.tif 000002
【特許請求の範囲】
【請求項１】
入力端子の電圧レベルに基づいて出力端子から略電源電圧の範囲で出力が可能な差動増幅器と、
前記差動増幅器に供給するバイアス電流の大きさが切り替え可能なバイアス電流源と、
前記差動増幅器から出力する電圧について、コモン電圧を基準として正の電圧を液晶容量に印加する正極性状態と、負の電圧を前記液晶容量に印加する負極性状態のいずれかを示す極性信号と、出力電圧レベルを表す出力レベルと、を受け付け、前記極性信号及び前記出力レベルに基づき前記バイアス電流を切り替える制御回路と、
を備えることを特徴とする液晶表示装置用ソースアンプ。
【請求項２】
前記差動増幅器は、第１導電型の差動対及び第２導電型の差動対を備え、前記バイアス電流源は、前記第１導電型の差動対に供給するバイアス電流の切り替えが可能な第１のバイアス電流源と前記第２導電型の差動対に供給するバイアス電流の切り替えが可能な第２のバイアス電流源と、を備える請求項１の液晶表示装置用ソースアンプ。
【請求項３】
前記制御回路は、前記極性信号が正極性状態である場合に、前記出力レベルがＶＤＤ−Ｖｏｖ以上になるときに前記バイアス電流を増加させる請求項１又は２の液晶表示装置用ソースアンプ。
【請求項４】
前記制御回路は、前記極性信号が負極性状態である場合に、前記出力レベルがＶＳＳ＋Ｖｏｖ以下になるときに前記バイアス電流を増加させる請求項１又は２の液晶表示装置用ソースアンプ。
【請求項５】
第１導電型の差動対及び第２導電型の差動対を備え、入力端子の電圧レベルに基づいて出力端子から略電源電圧の範囲で出力が可能な差動増幅器と、
前記第１導電型の差動対にバイアス電流を供給する第１のバイアス電流源と、
前記第１のバイアス電流源の電流値を制御する第１のバイアス制御信号と第２のバイアス制御信号と、
前記第１導電型の差動対の第１のバイアス電流源の制御信号を前記第１のバイアス制御信号又は前記第２のバイアス制御信号に切り替え可能な第１のスイッチと、
前記第２導電型の差動対にバイアス電流を供給する第２のバイアス電流源と、
前記第２のバイアス電流源の電流値を制御する第３のバイアス制御信号と第４のバイアス制御信号と、
前記第２導電型の差動対の第２のバイアス電流源の制御信号を前記第３のバイアス制御信号又は前記第４のバイアス制御信号に切り替え可能な第２のスイッチと、
前記差動増幅器から出力する電圧について、コモン電圧を基準として正の電圧を液晶容量に印加する正極性状態と、負の電圧を前記液晶容量に印加する負極性状態のいずれかを示す極性信号と、出力電圧レベルを表す出力レベルと、を受け付け、前記極性信号及び前記出力レベルに基づき、前記第１のスイッチ及び前記第２のスイッチの切り替えが可能な制御回路と、
を備えると共に、
前記制御回路は、前記極性信号が正極性状態である場合に、前記出力レベルが減少するときより増加するときに、前記第２のバイアス制御信号に前記第１のスイッチを切り替えて前記第１のバイアス電流源が供給するバイアス電流を増加させると共に、前記第４のバイアス制御信号に前記第２のスイッチを切り替えて前記第２のバイアス電流源が供給するバイアス電流を増加させ、前記出力レベルが増加するときより減少するときに、前記第１のバイアス制御信号に前記第１のスイッチを切り替えて前記第１のバイアス電流源が供給するバイアス電流を減少させると共に、前記第３のバイアス制御信号に前記第２のスイッチを切り替えて前記第２のバイアス電流源が供給するバイアス電流を減少させ、
前記極性信号が負極性状態である場合に、前記出力レベルが増加するときより減少するときに、前記第２のバイアス制御信号に前記第１のスイッチを切り替えて前記第１のバイアス電流源が供給するバイアス電流を増加させると共に、前記第４のバイアス制御信号に前記第２のスイッチを切り替えて前記第２のバイアス電流源が供給するバイアス電流を増加させ、前記出力レベルが減少するときより増加するときに、前記第１のバイアス制御信号に前記第１のスイッチを切り替えて前記第１のバイアス電流源が供給するバイアス電流を減少させると共に、前記第３のバイアス制御信号に前記第２のスイッチを切り替えて前記第２のバイアス電流源が供給するバイアス電流を減少させる請求項１乃至４いずれか一に記載の液晶表示装置用ソースアンプ。
【請求項６】
請求項１乃至５いずれか一に記載の液晶表示装置用ソースアンプを複数備えることを特徴とするソースドライバ。
【請求項７】
液晶パネルの隣り合う画素に印加される電圧の極性が、ゲート線方向及びデータ線方向で異なるドット反転駆動を行う請求項６のソースドライバ。
【請求項８】
液晶パネルの画素に印加する電圧の極性が、データ線方向では一致し、ゲート線方向では隣り合う画素で異なるカラム反転駆動を行う請求項６のソースドライバ。
【請求項９】
請求項６乃至８いずれか一に記載のソースドライバを備えることを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置用ソースアンプ、ソースドライバ及び液晶表示装置に関する。特に、Ｒａｉｌ−Ｔｏ−Ｒａｉｌ差動増幅器により、液晶パネルを駆動する液晶表示装置用ソースアンプに関する。
【背景技術】
【０００２】
近年、液晶ディスプレイはテレビやパーソナルコンピュータ用のモニター等に幅広く用いられている。特に、これらの表示装置は高精細化及び大画面化が顕著である。
【０００３】
図２は、液晶表示装置の内部構成の一例を示す図である。図２に示す、液晶表示装置は、液晶パネル１、ゲートドライバ２、ソースドライバ３、画像処理部４、タイミングコントローラ５、を備えている。液晶パネル１は、マトリクス状に配置された画素と、各画素に接続されているＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）から構成されている。ゲートドライバ２は、タイミングコントローラ５が供給する信号に従い、液晶パネル１のゲート線（走査線）に接続されたＴＦＴの駆動を行う回路である。ソースドライバ３は、液晶パネル１の各画素それぞれに対し、タイミングコントローラ５が供給する映像信号に基づき、液晶パネル１の各画素に印加する階調電圧を生成する回路である。ソースドライバ３の詳細な構成については後述する。画像処理部４では、ＴＶチューナやＤＶＤプレイヤーなどの装置から入力された映像信号に対して所定の画像処理を施した後、タイミングコントローラ５に映像信号を供給する。タイミングコントローラ５は、ゲートドライバ２及びソースドライバ３の駆動タイミングを制御すると共に、映像信号をソースドライバ３に供給する。
【０００４】
次に、ソースドライバ３の構成及び動作について説明する。上述のように、ソースドライバ３は、液晶パネル１の各画素に印加する階調電圧を生成する。具体的には、タイミングコントローラ５から供給される映像信号に対し、ガンマ補正を施した上で、Ｄ／Ａ変換することにより、アナログの階調電圧を液晶パネル１に供給する。図３は、ソースドライバ３の内部構成の一例を示す図である。図３に示すソースドライバ３は、ソースアンプ３０、ガンマ抵抗３１、デコーダ３２、スイッチ部３３から構成されている。デコーダ３２では、タイミングコントローラ５から供給された映像信号（デジタル）に基づいてガンマ抵抗３１で生成される複数の基準電圧から１つを選択し、その基準電圧を用いてＤ／Ａ変換することにより、ガンマ補正後の階調電圧（アナログ）を生成する。生成された階調電圧は、基準電圧を微調整するためボルテージフォロア接続されているソースアンプ３０に入力される。ソースアンプ３０では、入力した階調電圧を電流増幅し、液晶パネル１のパネル画素容量ＣＬに対し印加する。スイッチ部３３は、ソースアンプ３０の出力と、液晶パネル１の各画素に対応するパネル画素容量ＣＬとの接続、非接続を切り替える。
【０００５】
上述のように、ソースドライバ３は映像信号から階調電圧を生成するので、液晶表示装置が対応する階調数に応じた多値レベルの階調電圧を出力する必要がある。近年、液晶表示装置に対する高精細化の要望は強く、８ビットの階調を持つ映像信号からは２５６段階の階調電圧の生成が必要であり、１０ビットの階調を持つ映像信号からは１０２４段階の階調電圧の生成が必要となる。従って、これらの階調電圧を扱うソースアンプ３０には、高精度な電圧出力が要求されることから、出力電圧精度が高い差動増幅器が用いられる。このような差動増幅器には、低消費電力化の観点から、電源電圧範囲と駆動電圧範囲がほぼ一致するＲａｉｌ−Ｔｏ−Ｒａｉｌ差動増幅器が用いられる。Ｒａｉｌ−Ｔｏ−Ｒａｉｌ差動増幅器は、特許文献１にその構成が開示されている。図４は、特許文献１で開示されたＲａｉｌ−Ｔｏ−Ｒａｉｌ差動増幅器の構成を示す図である。
【０００６】
ここで、図４に示す、Ｒａｉｌ−Ｔｏ−Ｒａｉｌ差動増幅器の入力許容範囲について説明する。図４に示す、Ｒａｉｌ−Ｔｏ−Ｒａｉｌ差動増幅器は入力段３０１、中間段３０２、最終段３０３から構成されており、Ｒａｉｌ−Ｔｏ−Ｒａｉｌ差動増幅器に対する入力電圧がＶＳＳ電圧近辺の低い電圧の場合には入力段３０１のＰチャンネル型差動対（ＭＰ３１、ＭＰ３２）が動作する。入力電圧が、ＶＤＤ電源近辺の高い電圧の場合には入力段３０１のＮチャンネル型差動対（ＭＮ３１、ＭＮ３２）が動作する。電源電圧ＶＤＤ及びＶＳＳ電圧の中間電圧では、Ｐチャンネル型差動対（ＭＰ３１、ＭＰ３２）及びＮチャンネル型差動対（ＭＮ３１、ＭＮ３２）が共に動作する。従って、Ｒａｉｌ−Ｔｏ−Ｒａｉｌ差動増幅器を採用すれば、ソースアンプ３０は、略電源電圧の入力電圧範囲で動作する入力段を得ることができる。
【０００７】
さらに、近年の液晶表示装置には大画面化の要望が強く、液晶パネルが大きくなると、信号配線が長くなり、ソースアンプが駆動する負荷が増加する。ソースアンプが駆動する負荷が増加すると、ソースアンプにおける消費電力が増大する。そこで、特許文献２では、ソースアンプに入力する映像信号の変化量に応じ、バイアス電流を制御し、ソースアンプのスルーレートを調整する技術が開示されている。特許文献２において開示されたソースアンプでは、映像信号の変化量が大きい場合には、より多くのバイアス電流を供給し、変化量が小さい場合には少ないバイアス電流を供給する。即ち、液晶パネルが要求する仕様を満たす範囲内で、液晶パネルの駆動に必要なバイアス電流を階調電圧の立ち上り及び立ち下りそれぞれにおいて供給する。その結果、液晶パネルを駆動するためのバイアス電流を必要以上に供給せず、ソースアンプで消費する電力の低減を実現している。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平６−３２６５２９号公報
【特許文献２】特開２００４−７８２１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
以下の分析は、本発明の観点からなされたものである。上述のように、ソースアンプはＲａｉｌ−Ｔｏ−Ｒａｉｌ差動増幅器を用いて実現するが、ソースアンプに対し、電源電圧ＶＤＤやＶＳＳ電圧に極めて近い電圧が入力される場合がある。このような場合には、Ｒａｉｌ−Ｔｏ−Ｒａｉｌ差動増幅器のＰチャンネル型差動対又はＮチャンネル型差動対のいずれかのみしか動作しないため、中間段３０２に供給する電流が不足することになる。その結果、電源電圧ＶＤＤとＶＳＳ電圧の中間電圧から電源電圧ＶＤＤやＶＳＳ電圧に極めて近い電圧を出力する場合、電源電圧ＶＤＤ又はＶＳＳ電圧近辺ではソースアンプのスルーレートが変化するポイントが発生してしまう。
【００１０】
液晶表示装置の駆動方式については、後述するが、液晶パネルのカラム反転駆動では、コモン電圧を中心にしてソースアンプの出力する電圧の極性が変化する。すると、ソースアンプから、コモン電圧近辺（電源電圧ＶＤＤとＶＳＳ電圧の中間電圧）を始点として電源電圧ＶＤＤ近辺に立ち上る波形を出力した時と、電源電圧ＶＤＤ近辺を始点としてコモン電圧近辺に立ち下る波形を出力した時では波形のずれが生じてしまう。このような波形のずれ（アンバランスな波形）が存在すると、液晶パネルの各画素のデータ書き込みがずれることになり、液晶パネルに表示された映像がちらついて見えるなどの影響を及ぼしてしまう。さらに、近年の液晶パネルの大型化に伴い液晶パネルの配線負荷が増大してきており、ソースアンプから出力する波形のずれがより強調される傾向にある。
【００１１】
以上のとおり、従来技術には、解決すべき問題点が存在する。
【００１２】
本発明の一側面において、ソースアンプの出力する電圧波形のアンバランスを解消し、画質を向上させる液晶表示装置用ソースアンプ、ソースドライバ、液晶表示装置が、望まれる。
【課題を解決するための手段】
【００１３】
本発明の第１の視点によれば、入力端子の電圧レベルに基づいて出力端子から略電源電圧の範囲で出力が可能な差動増幅器と、前記差動増幅器に供給するバイアス電流の大きさが切り替え可能なバイアス電流源と、前記差動増幅器から出力する電圧について、コモン電圧を基準として正の電圧を液晶容量に印加する正極性状態と、負の電圧を前記液晶容量に印加する負極性状態のいずれかを示す極性信号と、出力電圧レベルを表す出力レベルと、を受け付け、前記極性信号及び前記出力レベルに基づき前記バイアス電流を切り替える制御回路と、を備える液晶表示装置用ソースアンプが提供される。
【００１４】
本発明の第２の視点によれば、上記液晶表示装置用ソースアンプを備えるソースドライバが提供される。
【００１５】
本発明の第３の視点によれば、上記ソースドライバを備える液晶表示装置が提供される。
【発明の効果】
【００１６】
本発明の各視点によれば、ソースアンプの出力する電圧波形のアンバランスを解消し、画質を向上させる液晶表示装置用ソースアンプ、ソースドライバ、液晶表示装置が提供できる。
【図面の簡単な説明】
【００１７】
【図１】本発明の概要を説明するための図である。
【図２】液晶表示装置の内部構成の一例を示す図である。
【図３】図２における、ソースドライバ３の内部構成の一例を示す図である。
【図４】Ｒａｉｌ−Ｔｏ−Ｒａｉｌ差動増幅器の構成を示す図である。
【図５】液晶パネルにおけるＴＦＴと各画素の接続を模式的に表す図である。
【図６】ドット反転駆動時の液晶パネルの各画素の動作状態を示す図である。
【図７】ドット反転駆動時におけるソースドライバが出力する階調電圧の一例である。
【図８】カラム反転駆動時の液晶パネルの各画素の動作状態を示す図である。
【図９】カラム反転駆動時におけるソースドライバが出力する階調電圧の一例である。
【図１０】図４に示すＲａｉｌ−Ｔｏ−Ｒａｉｌ差動増幅器を用いたソースアンプの構成の一例を示す図である。
【図１１】図１０に示すソースアンプを用いて液晶パネルをドット反転駆動した時のソースアンプの出力電圧の一例を示す図である。
【図１２】図１０に示すソースアンプを用いて液晶パネルをカラム反転駆動した時のソースアンプの出力電圧の一例を示す図である。
【図１３】図１０に示すソースアンプの出力経路上における抵抗成分と液晶パネルの負荷を模式的に表す図である。
【図１４】図１３を、抵抗と容量のみに簡略化した図である。
【図１５】ソースアンプの出力として想定される波形を示す図である。
【図１６】ソースアンプのスルーレート変化点の影響を受けた出力波形を示す図である。
【図１７】正極性動作時において入力電圧が切り替わった際のシミュレーション波形の一例を示す図である。
【図１８】負極性動作時において入力電圧が切り替わった際のシミュレーション波形の一例を示す図である。
【図１９】本発明の第１の実施形態に係るソースアンプの構成を示す図である。
【図２０】図１９に示す制御回路の構成を示す図である。
【図２１】図２０に示すバイアス制御信号発生回路の構成を示す図である。
【図２２】図２０に示すバイアス制御信号発生回路の構成を示す図である。
【図２３】図２０に示すバイアス制御信号発生回路の構成を示す図である。
【図２４】図２０に示すバイアス制御信号発生回路の構成を示す図である。
【図２５】図２０に示すＳＷ切り替え回路における動作を説明するための図である。
【図２６】図１９に示す制御回路の別の構成を示す図である。
【図２７】図１９に示すソースアンプから出力する階調電圧の一例を示す図である。
【図２８】図１９に示すソースアンプから出力する電圧と、スイッチとの関係を説明するための図である。
【図２９】図１９に示すソースアンプから出力する電圧と、スイッチとの関係を説明するための図である。
【図３０】図１０に示すソースアンプを用いた場合と、図１９に示すソースアンプを用いた場合の、入力電圧が切り替わった際のソースアンプの出力電圧に関するシミュレーション波形の一例を示す図である。
【図３１】ドット反転駆動においてもソースアンプの出力がアンバランスになる場合があることを説明するための図である。
【発明を実施するための形態】
【００１８】
初めに、図１を用いて本発明の概要について説明する。なお、この概要に付記した図面参照符号は、理解を助けるための一例として各要素に便宜上付記したものであり、本発明を図示の態様に限定することを意図するものではない。
【００１９】
上述のように、ソースアンプから出力する電圧の立ち上り波形と立ち下り波形がアンバランスな状態であると、液晶パネルの画質に悪影響を及ぼしてしまう。
【００２０】
そこで、図１に示す液晶表示装置用ソースアンプを提供する。図１に示す液晶表示装置用ソースアンプは、略電源電圧の範囲の出力が可能な差動増幅器と、差動増幅器にバイアス電流を供給するバイアス電流源と、差動増幅器の出力する電圧のレベルを表す出力レベルと、ソースアンプから出力する電圧の極性を表す極性信号を受け付ける制御回路を備えている。制御回路は、出力レベルと極性データからソースアンプのスルーレートを変化させる必要があるか否かを判断し、変化させる必要があればバイアス電流制御信号を変更し、バイアス電流源から供給する電流を適宜切り替える。
【００２１】
その結果、アンバランスであったソースアンプの出力波形が補正され、立ち上りと立ち下りでバランスの取れた階調電圧を液晶パネルに対して供給できることになる。すると、締まった黒又は輝いた白が表現可能となり、液晶パネルの画質が向上する。
【００２２】
次に、液晶パネルの駆動方式及びソースアンプの動作について説明する。
【００２３】
初めに、液晶パネルの各画素に接続されたＴＦＴの駆動方法について説明する。図５は、一例としてコモンストレージ方式の液晶パネルにおけるＴＦＴと各画素の接続を模式的に表した図である。液晶パネルでは、複数のＴＦＴと画素電極が液晶パネルの基板上にマトリクス状に配置されている。これらの画素電極を駆動するためのスイッチング素子として、ＴＦＴがそれぞれの画素電極及び付加容量に対応して接続されている。以下、ＴＦＴ１と、ＴＦＴ１に接続されている画素電極Ｐ１、付加容量Ｃ１を用いて以下説明を行う。
【００２４】
ＴＦＴ１のゲート端子は、ゲート線を介してゲートドライバに接続されている。また、ＴＦＴ１のソース端子は、データ線（階調信号線）を介してソースドライバに接続されている。さらに、ＴＦＴ１のドレイン端子は画素電極Ｐ１及び付加容量Ｃ１を介してコモン電圧線に接続されている。コモン電圧線には、コモン電圧Ｖｃｏｍが印加され、液晶パネルに存在する全てのＴＦＴに対し共通する電圧を供給している。なお、各データ線に接続されている全てのＴＦＴは共通するソースドライバにより駆動される。なお、ソースドライバは通常複数のソースドライバＩＣで構成される。従って、液晶パネルのデータ線の数とソースドライバの有効総出力数は一致する。例えばＦｕｌｌＨＤパネル（データ線数：１，９２０×３）の場合、データ線が５，７６０本存在すればソースドライバのデータ出力端子数も５，７６０存在する。
【００２５】
次に、液晶パネルの駆動方式について説明する。液晶パネルの液晶に対して、一方向からの電界が長時間印加されると、液晶の劣化が進行する。そのため、液晶パネルでは、各画素の２つの電極間の極性を周期的に切り替える必要がある。画素電極に対し、コモン電圧Ｖｃｏｍを基準にしてコモン電圧Ｖｃｏｍよりも高電圧を液晶パネルの画素に印加している状態を正極性動作と呼び、コモン電圧よりも低電圧を液晶パネルの画素に印加している状態を負極性動作と呼ぶ。図５に示すＴＦＴ１のドレイン端子から出力される電圧が、コモン電圧Ｖｃｏｍよりも高電圧であれば正極性動作であり、コモン電圧Ｖｃｏｍよりも低電圧であれば負極性動作である。各画素の極性を周期的に切り替える方法としては、ドット反転駆動及びカラム反転駆動と呼ばれる駆動方法が存在する。以下、ドット反転駆動及びカラム反転駆動の説明をする。なお、カラム反転駆動は、ゲート線方向に極性が変化するものを意味し、後述のドット反転駆動及びカラム反転駆動共に包含する場合もあるが、本願においては両者を区別して記載する。
【００２６】
初めに、ドット反転駆動について説明する。図６は、ドット反転駆動時の液晶パネルの各画素について正極性動作で駆動しているか、負極性動作で駆動しているか、を表現した図である。図７は、ドット反転駆動時におけるソースドライバが出力する階調電圧の一例である。図６から明らかなように、ドット反転駆動は各画素に印加する電圧の極性を隣り合う画素ごとに変更する方法である。図５に示す液晶パネルにおいては、あるゲート線に接続されている全てのＴＦＴをオン状態にする電圧が印加されている時に、隣り合うデータ線には互いに逆極性となる電圧が印加されるように、ソースドライバは階調電圧を出力する。このような制御の実現には、あるデータ線に着目すると、１ライン分の走査が終了し、次のラインの走査を行う際に、前のラインの走査を行っていた際に印加していた電圧の極性と逆の極性を持つ電圧をソースドライバが出力しなければならない（図７参照）。つまり、ドット反転駆動は液晶パネルのラインごとに極性及び出力レベルが変わる液晶パネルの駆動方法である。
【００２７】
次に、カラム反転駆動について説明する。図８は、カラム反転駆動時の液晶パネルの各画素について正極性動作で駆動しているか、負極性動作で駆動しているか、を表現した図である。図９は、カラム反転駆動時におけるソースドライバが出力する階調電圧の一例である。図８から明らかなように、カラム反転駆動は、列（データ線）方向の画素に印加する電圧の極性は同じであり、隣り合う列の画素に印加する電圧の極性を変更する方法である。カラム反転駆動の実現は、全てのラインの走査が終了したタイミングで、各データ線に対しそれまで印加していた電圧の極性とは異なる電圧の極性を印加することで行う。従って、カラム反転駆動は、ドット反転駆動とは異なり、ラインごとに出力極性が変わるのではなく、出力映像の１フレームごとに極性が変わる液晶パネルの駆動方法である（図９参照）。但し、出力レベルに関してはドット反転駆動と同様にラインごとに変更になる。
【００２８】
液晶パネルの駆動には、ドット反転駆動及びカラム反転駆動いずれの方法も用いられているが、カラム反転駆動による液晶パネルの駆動の方が、消費電力の面では優れている。上述のように、データ線に印加する電圧の極性の変化するタイミングはドット反転駆動とカラム反転駆動では異なる。しかし、ソースアンプから出力される電圧自体が変化するタイミングは、ドット反転駆動及びカラム反転駆動共にラインが変わったタイミングである（図７及び図９参照）。従って、ドット反転駆動では、ラインが変わるごとに最大でほぼコモン電圧の２倍に相当する電圧の変動があるが、カラム反転駆動であれば、１フレーム内で変動する電圧の振幅はコモン電圧に相当する電圧に限られる。ソースアンプにおける出力電圧の変動は、液晶パネルにおける充放電が発生することを意味するから、振幅がより小さい方が電力の消費は少ない。従って、同じ映像をドット反転駆動及びカラム反転駆動で表現する場合には、カラム反転駆動の方が、ソースアンプにおける電圧の振幅の総和は小さいといえ、低消費電力である。
【００２９】
次に、ドット反転駆動及びカラム反転駆動をソースアンプの出力波形の観点から検証する。図１０は、特許文献１で開示されたＲａｉｌ−Ｔｏ−Ｒａｉｌ差動増幅器を用いたソースアンプの構成の一例である。上述のように、Ｒａｉｌ−Ｔｏ−Ｒａｉｌ差動増幅器は、入力段３０１、中間段３０２、最終段３０３に大きく分解することができる。
【００３０】
入力段３０１は、Ｎチャンネル型ＭＯＳトランジスタＭＮ３１及びＭＮ３２から構成されるＮチャンネル型差動対と、Ｐチャンネル型ＭＯＳトランジスタＭＰ３１及びＭＰ３２から構成されるＰチャンネル型差動対と、Ｎチャンネル型ＭＯＳトランジスタＭＮ３１及びＭＮ３２それぞれのソース端子に共通接続され、定電流源の働きをするＮチャンネル型ＭＯＳトランジスタＭＮ３３と、Ｐチャンネル型ＭＯＳトランジスタＭＰ３１及びＭＰ３２それぞれのソース端子に共通接続され、定電流源の働きをするＰチャンネル型ＭＯＳトランジスタＭＰ３３から構成されている。また、Ｎチャンネル型ＭＯＳトランジスタＭＮ３３及びＰチャンネル型ＭＯＳトランジスタＭＰ３３のゲート端子は、それぞれ定電圧源端子ＢＮ３１及びＢＰ３１に接続されている。
【００３１】
中間段３０２は、Ｐチャンネル型ＭＯＳトランジスタのトランジスタ対（ＭＰ３４、ＭＰ３６）とトランジスタ対（ＭＰ３５、ＭＰ３７）をフォールデッド・カスコード接続した第１のカレントミラー回路と、Ｎチャンネル型ＭＯＳトランジスタのトランジスタ対（ＭＮ３４、ＭＮ３６）とトランジスタ対（ＭＮ３５、ＭＮ３７）をフォールデッド・カスコード接続した第２のカレントミラー回路と、Ｐチャンネル型ＭＯＳトランジスタＭＰ３８及びＮチャンネル型ＭＯＳトランジスタＭＮ３８により構成される第１の浮遊定電流源と、Ｐチャンネル型ＭＯＳトランジスタＭＰ３９及びＮチャンネル型ＭＯＳトランジスタＭＮ３９により構成される第２の浮遊定電流源から構成されている。また、Ｐチャンネル型ＭＯＳトランジスタＭＰ３５及びＭＰ３７のゲート端子は、定電圧源端子ＢＰ３２に接続され、Ｎチャンネル型ＭＯＳトランジスタＭＮ３５及びＭＮ３７のゲート端子は、定電圧源端子ＢＮ３２に接続されている。さらに、浮遊定電流源を構成する各トランジスタ（ＭＰ３８、ＭＰ３９、ＭＮ３８、ＭＮ３９）のゲート端子も、それぞれ定電圧源端子（ＢＰ３３、ＢＰ３４、ＢＮ３３、ＢＮ３４）に接続されている。
【００３２】
最終段３０３は、Ｐチャンネル型ＭＯＳトランジスタＭＰ４０とＮチャンネル型ＭＯＳトランジスタＭＮ４０で構成されるプッシュプル出力段から構成されている。なお、位相補償容量Ｃ３１が、Ｐチャンネル型ＭＯＳトランジスタＭＰ３６のドレイン端子とＰチャンネル型ＭＯＳトランジスタＭＰ３７のソース端子とが共通接続されているノードと出力端子との間に接続されている。同様に、位相補償容量Ｃ３２が、Ｎチャンネル型ＭＯＳトランジスタＭＮ３６のドレイン端子とＮチャンネル型ＭＯＳトランジスタＭＮ３７のソース端子とが共通接続されているノードと出力端子との間に接続されている。
【００３３】
図１０に示すソースアンプは、図４に示したＲａｉｌ−Ｔｏ−Ｒａｉｌ差動増幅器におけるＮチャンネル型差動対及びＰチャンネル型差動対の非反転入力端子ＶｉｎＰにデコーダの出力を入力し、最終段３０３の出力を反転入力端子ＶｉｎＮに負帰還接続する構成である。さらに、最終段３０３の出力は、スイッチＳＷ１及び保護抵抗Ｒ３を介して液晶パネルのＴＦＴに接続される。図１０に示すソースアンプを用いて、ドット反転駆動及びカラム反転駆動時のソースアンプの動作について説明する。
【００３４】
入力端子Ｖｉｎからの入力電圧がＶＳＳ電圧に極めて近い場合には、Ｐチャンネル型差動対（ＭＰ３１、ＭＰ３２）が動作し、デコーダの出力電圧が電源電圧ＶＤＤに極めて近い場合には、Ｎチャンネル型差動対（ＭＮ３１、ＭＮ３２）が動作する。さらに、入力電圧が電源電圧ＶＤＤとＶＳＳ電圧との中間電圧であれば、Ｎチャンネル型差動対（ＭＮ３１、ＭＮ３２）及びＰチャンネル型差動対（ＭＰ３１、ＭＰ３２）が共に動作する。そして、Ｎチャンネル型差動対（ＭＮ３１、ＭＮ３２）及びＰチャンネル型差動対（ＭＰ３１、ＭＰ３２）の出力は、中間段３０２において加算され、最終段３０３のＰチャンネル型ＭＯＳトランジスタＭＰ４０及びＮチャンネル型ＭＯＳトランジスタＭＮ４０を駆動する。最終段３０３の出力電圧は、入力段３０１の反転入力端子に負帰還接続され、図１０のソースアンプはボルテージフォロアーアンプを構成する。
【００３５】
図１１は、液晶パネルを図１０に示すソースアンプによりドット反転駆動した場合のソースアンプの出力電圧の一例を示す図である。図１１には、負極性動作から正極性動作に遷移する際の波形（波形１）と、正極性動作から負極性動作に遷移する際の波形（波形２）を示している。なお、比較のため正極性動作及び負極性動作の出力波形を重ねて表示し、振幅電圧を１００％とした時の１０％到達点（Ｖ１）と９０％到達点（Ｖ２）も併せて示している。
【００３６】
図１２は、液晶パネルを図１０に示すソースアンプによりカラム反転駆動した場合のソースアンプの出力電圧の一例を示す図である。図１２には、正極性動作時の波形（波形３）と、負極性動作時の波形（波形４）を示している。なお、図１２の正極性動作時の波形においては、コモン電圧Ｖｃｏｍを基準とした振幅電圧の１０％到達点（Ｖ５）及び９０％到達点（Ｖ６）を示している。同様に、負極性動作時のコモン電圧Ｖｃｏｍを基準とした振幅電圧の１０％到達点（Ｖ４）及び９０％到達点（Ｖ３）も示している。また、説明の便宜のため、図１２では正極性動作及び負極性動作の出力波形を並べて表示している。
【００３７】
ここで、図１０に示すソースアンプの出力可能範囲について説明する。図１０に示すソースアンプのＰチャンネル型ＭＯＳトランジスタＭＰ４０及びＮチャンネル型ＭＯＳトランジスタＭＮ４０が増幅器として安定して動作するためには、両トランジスタは飽和領域で動作する必要がある。両トランジスタが飽和領域として動作できる最小のドレイン・ソース間電圧がオーバードライブ電圧であるから、ソースアンプの出力範囲はＰチャンネル型ＭＯＳトランジスタＭＰ４０及びＮチャンネル型ＭＯＳトランジスタＭＮ４０それぞれのドレイン・ソース間電圧がオーバードライブ電圧を上回るものでなければならない。従って、Ｐチャンネル型ＭＯＳトランジスタＭＰ４０及びＮチャンネル型ＭＯＳトランジスタＭＮ４０のオーバードライブ電圧をＶｏｖとすれば、Ｖｏｖ〜ＶＤＤ−Ｖｏｖの範囲がソースアンプの出力可能範囲となる。この出力範囲のうち、正極性動作時に用いるソースアンプの出力範囲は、ＶＤＤ／２＋Ｖｏｖ〜ＶＤＤ−Ｖｏｖであり、負極性動作時に用いるソースアンプの出力範囲はＶＤＤ／２−Ｖｏｖ〜Ｖｏｖの範囲である。これは、ドット反転駆動及びカラム反転駆動で共通する。
【００３８】
さらに、液晶パネルの透過率とソースアンプの出力電圧の関係を考えると、ノーマリーブラックとして設計された液晶パネルであれば、正極性動作時はＶＤＤ−Ｖｏｖ、負極性動作時はＶｏｖの電圧をソースアンプが出力することにより、液晶パネルの画素の透過率が最大になり、液晶パネルは白を表現できることになる。
【００３９】
図１１を観察すると、波形１及び波形２共に、時刻ｔ１においてソースアンプの出力する波形の傾きが変化していることが分かる。以降、この変化点をスルーレート変化点と呼ぶ。図１２においても、波形３の立ち上り時及び波形４の立ち下り時共に、時刻ｔ２において、図１１と同様にスルーレート変化点の存在が確認できる。
【００４０】
次に、スルーレート変化点が現れる理由について説明する。スルーレート変化点が現れる第１の理由は、ソースアンプに入力される電圧が急激に変化すると、ソースアンプの応答が間に合わないことに起因する。
【００４１】
図１３は、ソースアンプの出力経路上における抵抗成分（Ｒ１〜Ｒ３）と、ソースアンプに接続された液晶パネルの負荷（ＲＬ、ＣＬ）を模式的に示す図である。抵抗Ｒ１はＰチャンネル型ＭＯＳトランジスタＭＰ４０の出力抵抗、抵抗Ｒ２は切り替えスイッチＳＷ１の有するオン抵抗成分、抵抗Ｒ３はソースアンプの出力ＥＳＤ（Ｅｌｅｃｔｒｏ  Ｓｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ）保護抵抗である。出力波形の観測は、ソースアンプの保護抵抗Ｒ３と負荷抵抗ＲＬの間で行う。図１３を簡略化したものが、図１４である。ソースアンプの出力電圧の切り替えが、非常に速いと負荷容量ＣＬはＡＣ的に０Ωと考えられ、観測点で観測できる波形は図１５に示す様にＲ１〜ＲＬによってＶＤＤが抵抗分圧されたレベル（ＶＤＤ×（ＲＬ／（Ｒ１＋Ｒ２＋Ｒ３＋ＲＬ）））から上昇すると考えられる。しかし、実際には、出力が切り替わった直後は、ソースアンプのスルーレートによる傾きを持って出力されるため図１６のような波形となる。これが、スルーレート変化点が現れる１つの理由である。
【００４２】
第２の理由は、ソースアンプに入力する電圧が、入力段３０１の許容範囲を超えることに起因する。ここで、図１０を用いて、ソースアンプへの入力電圧がＶｏｖからＶＤＤ−Ｖｏｖに切り替わった際のソースアンプの動作について説明する。
【００４３】
上述のように、ソースアンプへの入力電圧が電源電圧ＶＤＤとＶＳＳ電圧の中間電圧の場合には、Ｎチャンネル型差動対（ＭＮ３１、ＭＮ３２）及びＰチャンネル型差動対（ＭＰ３１、ＭＰ３２）が最終段３０３を駆動している。その際に、Ｎチャンネル型差動対（ＭＮ３１、ＭＮ３２）は主にＰチャンネル型ＭＯＳトランジスタＭＰ４０を駆動し、Ｐチャンネル型差動対（ＭＰ３１、ＭＰ３２）はＮチャンネル型ＭＯＳトランジスタＭＮ４０を駆動している。その後、ソースアンプへの入力電圧がＶＤＤ−Ｖｏｖに向けて変化する。すると、ソースアンプへの入力電圧が、Ｐチャンネル型差動対（ＭＰ３１、ＭＰ３２）の入力許容範囲の上限であるＶＤＤ−Ｖｄｓ（ＭＰ３３）−Ｖｇｓ（ＭＰ３１、ＭＰ３２）を越えた時点で、Ｐチャンネル型ＭＯＳトランジスタＭＰ３２がオフ状態となる。なお、Ｖｄｓ（ＭＰ３３）は、Ｐチャンネル型ＭＯＳトランジスタＭＰ３３のドレイン・ソース間電圧を表し、Ｖｇｓ（ＭＰ３１、ＭＰ３２）は、Ｐチャンネル型ＭＯＳトランジスタＭＰ３１及びＭＰ３２のゲート・ソース間電圧を表す。以下の説明においても同様である。
【００４４】
しかし、この場合、最終段３０３の出力が負帰還接続されてＰチャンネル型ＭＯＳトランジスタＭＰ３１のゲート端子に接続されているので、Ｐチャンネル型ＭＯＳトランジスタＭＰ３１はオン状態である。従って、Ｐチャンネル型ＭＯＳトランジスタＭＰ３３に流れるテール電流は全て、Ｐチャンネル型ＭＯＳトランジスタＭＰ３１を経由して中間段３０２に流れることになる。さらに、ソースアンプへの入力電圧が上昇し、Ｐチャンネル型ＭＯＳトランジスタＭＰ３１のゲート電圧がＶＤＤ−Ｖｄｓ（ＭＰ３３）−Ｖｇｓ（ＭＰ３１）を超えるとＰチャンネル型ＭＯＳトランジスタＭＰ３１もオフ状態となる。Ｐチャンネル型ＭＯＳトランジスタＭＰ３１もオフ状態になると、中間段３０２に流れるＰチャンネル型ＭＯＳトランジスタＭＰ３３のテール電流は全て遮断される。その結果、Ｎチャンネル型ＭＯＳトランジスタＭＮ４０の駆動も停止し、最終段３０３の出力はＮチャンネル型差動対（ＭＮ３１、ＭＮ３２）によりＰチャンネル型ＭＯＳトランジスタＭＰ４０の駆動が継続され、最終段３０３の出力電圧はＶＤＤ−Ｖｏｖまで上昇することになる。そのため、スルーレート変化点まではＮチャンネル型差動対（ＭＮ３１、ＭＮ３２）及びＰチャンネル型差動対（ＭＰ３１、ＭＰ３２）から供給される電流によって最終段３０３を駆動していたものが、スルーレート変化点以降はＮチャンネル型差動対（ＭＮ３１、ＭＮ３２）から供給される電流のみで駆動することになるため出力電圧の変化率が鈍化することになる。
【００４５】
以上の理由をシミュレーション結果により検証する。図１７は、図１０に示すソースアンプに対して、入力電圧がＶＤＤ／２＋ＶｏｖからＶＤＤ−Ｖｏｖに切り替わった際のシミュレーション波形の一例である。図１７はＶＤＤが１８ＶでＶＳＳが０Ｖの場合の例である。図１７には、Ｎチャンネル型ＭＯＳトランジスタＭＮ４０のゲート電圧、Ｐチャンネル型ＭＯＳトランジスタＭＰ４０のゲート電圧、Ｎチャンネル型差動対（ＭＮ３１、ＭＮ３２）のテール電流、Ｐチャンネル型差動対（ＭＰ３１、ＭＰ３２）のテール電流、及びソースアンプの出力電圧を示している。
【００４６】
図１７の時刻ｔ３において、入力電圧がＶＤＤ−Ｖｏｖに切り替わる。その後、時刻ｔ４に至るまでは、Ｎチャンネル型差動対（ＭＮ３１、ＭＮ３２）及びＰチャンネル型差動対（ＭＰ３１、ＭＰ３２）が供給するテール電流によってＮチャンネル型ＭＯＳトランジスタＭＮ４０及びＰチャンネル型ＭＯＳトランジスタＭＰ４０を駆動する。時刻ｔ４において、Ｐチャンネル型ＭＯＳトランジスタＭＰ３１のゲート電圧がＶＤＤ−Ｖｄｓ（ＭＰ３３）−Ｖｇｓ（ＭＰ３１）を超え、Ｐチャンネル型ＭＯＳトランジスタＭＰ３１がオフ状態となり、Ｐチャンネル型ＭＯＳトランジスタＭＰ３３が供給するテール電流は全て遮断される。Ｐチャンネル型ＭＯＳトランジスタＭＰ３１がオフ状態に遷移した後（時刻ｔ４以降）は、Ｎチャンネル型差動対（ＭＮ３１、ＭＮ３２）がＰチャンネル型ＭＯＳトランジスタＭＰ４０を駆動し、ソースアンプの負帰還動作が継続する。ソースアンプの負帰還電圧が、ＶＤＤ−Ｖｏｖに達するまでの間（時刻ｔ４−ｔ６の間）は、Ｐチャンネル型ＭＯＳトランジスタＭＰ４０によってソースアンプの負帰還電圧をＶＤＤ−Ｖｏｖに到達させるため、中間段３０２における第２の浮遊定電流源は能力の限界で動作することになる。その結果、Ｐチャンネル型ＭＯＳトランジスタＭＰ４０のゲート端子は、略ＶＳＳ電圧まで降下し、Ｐチャンネル型ＭＯＳトランジスタＭＰ４０のゲート・ソース間電圧（Ｖｇｓ）はＶＤＤ−ＶＳＳに近い電圧となる（時刻ｔ５）。この時の、Ｐチャンネル型ＭＯＳトランジスタＭＰ４０におけるオーバードライブ電圧は、Ｖｏｖ＝Ｖｇｓ（ＭＰ４０）−Ｖｔｈ（ＭＰ４０）と表せることができる。なお、Ｖｔｈ（ＭＰ４０）はＰチャンネル型ＭＯＳトランジスタＭＰ４０の閾値電圧である。従って、図１７の時刻ｔ４−ｔ６間のオーバードライブ電圧はほぼ電源電圧ＶＤＤに相当する高い電圧であることが分かる。一方、時刻ｔ４−ｔ６間におけるソースアンプの出力電圧に注目すると、電源電圧ＶＤＤに等しい電圧を出力しており、Ｐチャンネル型ＭＯＳトランジスタＭＰ４０のドレイン・ソース間電圧Ｖｄｓ（ＭＰ４０）は極めて小さい値である。よって、Ｖｏｖ（ＭＰ４０）＞Ｖｄｓ（ＭＰ４０）の関係が成り立つことから、Ｐチャンネル型ＭＯＳトランジスタＭＰ４０は非飽和領域において動作していることになる。Ｐチャンネル型ＭＯＳトランジスタＭＰ４０が非飽和領域である間は、そのオン抵抗が顕著になりソースアンプの出力電圧の上昇は鈍化することになる。このような状態になると、ソースアンプの出力波形は抵抗成分Ｒ１〜ＲＬとＣＬによる充電波形の様に変化することになる。
【００４７】
図１８は、図１０に示すソースアンプに対して、入力電圧がＶｏｖからＶＤＤ／２−Ｖｏｖに切り替わった際のシミュレーション波形の一例である。図１８の波形から、入力電圧が切り替わってから時刻ｔ７までの間にスルーレート変化点は現れないことが分かる。負極性動作時の立ち上り時には、Ｎチャンネル型差動対（ＭＮ３１、ＭＮ３２）及びＰチャンネル型差動対（ＭＰ３１、ＭＰ３２）により最終段３０３を駆動するためである。
【００４８】
ソースアンプへの入力電圧がＶＤＤ／２＋ＶｏｖからＶＤＤ−Ｖｏｖに変化する場合について説明したが、入力電圧がＶＤＤ／２−ＶｏｖからＶｏｖに変化する場合であっても同様にスルーレート変化点が発生する。従って、ドット反転駆動及びカラム反転駆動共に、電源電圧ＶＤＤ近辺への立ち上り時、又は、ＶＳＳ電圧近辺への立ち下り時にスルーレート変化点が発生する。一方、中間電圧に向けた入力電圧の、立ち上り又は立ち下り時にはスルーレート変化点は現れない。これは、ソースアンプの電源電圧ＶＤＤとＶＳＳ電圧の中間電圧付近は、入力段３０１の動作許容範囲であるためである。
【００４９】
次に、スルーレート変化点が現れることの影響について説明する。まず初めに、ドット反転駆動の場合について説明する。
【００５０】
上述のように、ドット反転駆動の場合は、正極性動作時の立ち上り時、及び、負極性動作時の立ち下り時にスルーレート変化点が発生する可能性がある。スルーレート変化点が現れると波形の変化率（Ｖ／ｓｅｃ）が小さくなるため、目標とする電圧の到達までにより多くの時間を必要とする。ここで、液晶パネルの駆動にあたり、ソースアンプの出力に関する電気的特性の１つとして、ソースアンプへの入力が切り替わるトリガー信号から、ソースアンプの出力が目標電圧に到達するのに要する時間が、出力遅延時間として規定されている。その際の目標電圧として、入力電圧の振幅を基準とし、入力電圧の振幅の９０％到達点、及び１０％到達点が定められている。なお、ドット反転駆動時はＶｏｖ〜ＶＤＤ−Ｖｏｖが入力電圧の振幅（１００％）に相当する。この出力遅延時間は、液晶パネルの画素容量を充電するために必要な時間と密接に関係するため液晶パネルの高精細化に伴い、より厳しい条件（短時間化）になってきている。このような状況下で、スルーレート変化点が現れることにより、入力電圧の振幅の９０％又は１０％に到達する時間が遅延すると、液晶パネルの要求する仕様を満足できないことになる。
【００５１】
次に、カラム反転駆動の場合について説明する。カラム反転駆動時は正極性動作でＶＤＤ／２＋Ｖｏｖ〜ＶＤＤ−Ｖｏｖが入力電圧の振幅（１００％）に相当し、負極性動作でＶＤＤ／２−Ｖｏｖ〜Ｖｏｖが入力電圧の振幅（１００％）に相当する。カラム反転駆動時には、スルーレート変化点の影響はドット反転駆動と比較してより顕著に現れる。それは、カラム反転駆動時の到達点とドット反転駆動時の到達点の絶対値が異なることに起因する。ここで、電源電圧ＶＤＤを１８Ｖ、ＶＳＳ電圧を０Ｖ、オーバードライブ電圧Ｖｏｖを０．２Ｖとして、正極性動作時及び負極性動作時に９０％又は１０％に到達するのに必要な電圧について説明する。カラム反転駆動時の正極性動作時の動作範囲は、ＶＤＤ／２＋Ｖｏｖ〜ＶＤＤ−Ｖｏｖから計算できるので、９．２Ｖ〜１７．８Ｖとなる。同様に、負極性動作時の動作範囲は、ＶＤＤ／２−Ｖｏｖ〜Ｖｏｖから計算できるので、０．２Ｖ〜８．８Ｖとなる。そのため、正極性動作時の９０％到達電圧は、９．２＋（１７．８−９．２）＊０．９＝１６．９４Ｖとなる。同様に、負極性動作時の９０％到達電圧は、０．２＋（８．８−０．２）＊０．１＝１．０６Ｖとなる。一方、同様の条件で、ドット反転駆動時の９０％到達電圧及び１０％到達電圧を計算すると、９０％到達電圧は、（１７．８−０．２）＊０．９＋０．２＝１６．０４Ｖとなり、１０％到達電圧は、（１７．８−０．２）＊０．１＋０．２＝１．９６Ｖとなる。これらの結果から、カラム反転駆動時には、ドット反転駆動時と比較して、より高い電圧を出力しなければ、入力電圧の振幅に対して９０％の電圧を出力したことにならない。このカラム反転駆動時の９０％動作電圧をドット反転駆動時の電圧に換算すれば、振幅の約９５％に相当する。同様に、カラム反転駆動時の９０％動作電圧は、ドット反転駆動時の振幅の約５％電圧に相当する。このように、正極性動作時の立ち上りの到達点の電圧がより高くなると、スルーレート変化点が現れた時からさらに電圧を上昇させなければ、９０％到達とはみなされず、スルーレートの変化率が低下してから９０％到達するまでにより長い時間が必要となることを意味する。負極性動作時の立ち下り時についても同様である。従って、カラム反転駆動時の方がスルーレート変化点による影響がより顕著になる。よって、カラム反転駆動時にも、ドット反転駆動時と同様に、液晶パネルの要求する出力遅延時間に関する仕様を満足できないことがある。
【００５２】
上述のように、ソースアンプの働きは、液晶パネルの負荷容量ＣＬへ充放電を行い、データ（電圧）の書き換えを行うことである。その際の書き込み時間は液晶パネルによって決まっており、書き込み時間が短い液晶パネルをカラム反転駆動させると、正極性動作の立ち下り時のデータ書き換えは問題ないが、立ち上り時にＶＤＤ−Ｖｏｖのデータを出力した場合、到達点まで時間がかかり、書き込み不足が生じる可能性がある。また、負極性動作においても、立ち上り時のデータ書き換えは問題ないが立ち下り時Ｖｏｖのデータを出力した場合、到達点まで時間がかかり、同様の問題が生じる可能性がある。
【００５３】
上述のような、液晶パネルの要求する出力遅延時間の仕様を満たすことができない問題に対処するため、常時又はデータの切り替わりの際に、入力段３０１のテール電流を増加させソースアンプのスルーレートを上昇させることが考えられる。その結果、スルーレート変化点が現れたとしてもスルーレート自体が上昇しているため、液晶パネルの求める仕様を満たすことが可能になる。
【００５４】
しかし、このようにソースアンプのスルーレート自体を上昇させる手法でも解決できない問題が存在する。再び、図１２に示したソースアンプの出力波形を観察する。正極性動作時のＶＤＤ／２＋Ｖｏｖから９０％到達点（Ｖ６）までに必要とする時間Ｔ１と、ＶＤＤ−Ｖｏｖから１０％到達点（Ｖ５）までに必要とする時間Ｔ２と比較すると明らかにＴ１の方が長いことが分かる。負極性動作においても、ＶＤＤ／２−Ｖｏｖから９０％到達点（Ｖ３）に立ち下る際に必要とする時間の方が、Ｖｏｖから１０％到達点（Ｖ４）に立ち上るのに必要とする時間よりも長いことが分かる。正極性動作及び負極性動作時の、９０％到達点及び１０％到達点までに必要とする時間を算出すると、以下のようになる。正極性動作時の９０％到達には０．９５μｓ必要とし、１０％到達には０．７５μｓ必要となる。負極動作時には、９０％到達には０．９０μｓ必要とし、１０％到達には０．８５μｓ必要となる。
【００５５】
これらの事実は、カラム反転駆動において、ある電圧Ａから目標となる電圧Ｂに立ち上る際の波形と、電圧Ｂから電圧Ａに向けて立ち下る際の波形にずれが生じていることを意味する。即ち、立ち上り波形と立ち下り波形は、アンバランスな状態であるといえる。このようなアンバランスな状態は、常時又はデータの切り替わりの際に、ソースアンプのバイアス電流を増加させても解消しない。立ち上り及び立ち下りの両方でスルーレートが上昇してしまうためである。結果として、液晶パネルの要求する出力遅延時間に関する仕様は満足しても、アンバランスな状態は維持される。Ｎチャンネル型ＭＯＳトランジスタＭＮ３３とＰチャンネル型ＭＯＳトランジスタＭＰ３３に流れるテール電流は、同一値となるように設計されるためである。
【００５６】
このように、ソースアンプの出力する立ち上り及び立ち下りの波形がアンバランスであると、液晶パネルの要求する出力遅延時間に関する仕様は満足しても、画質に影響を与えることになる。例えば、カラム反転駆動時に、列（カラム）ごとに黒と白が入れ替わる映像を表示する場合を考える。カラム反転駆動であるので、１フレーム内で極性が変わることはない。しかし、上記のような映像信号であると、列（カラム）ごとに出力レベルがソースアンプの出力可能範囲内で大きく振れることになる。その場合に、目標とする到達点に達する時間が、立ち上り時と立ち下り時とで異なる場合には、あるソースアンプは黒に相当する電圧に達しているのに、隣接するソースアンプは未だ白に相当する電圧に達していないことになる。そのような現象が多数の列（カラム）に跨って発生すると、液晶パネル上では所謂ちらつき（フリッカー）が発生しているように観察されてしまう。また、同じ理由により黒画や白画のみの映像を表示させた場合、締まりのない黒や輝き感に乏しい白として、観察されてしまう。さらに、ソースアンプと接続されている液晶パネルの配線負荷により、ソースアンプの出力波形がアンバランスであることの影響が顕著になってしまう。
【００５７】
以上のように、ソースアンプの出力する波形がアンバランスであることで液晶表示装置の画質に与える影響は非常に大きい。
【００５８】
［第１の実施形態］
次に、本発明の第１の実施形態について、図面を用いてより詳細に説明する。図１９は、本実施形態に係るソースアンプ３０ａの構成を示す図である。図１９において図１０と同一構成要素には、同一の符号を表し、その説明を省略する。図１０に示すソースアンプとの違いは、制御回路３０４を備える点である。制御回路３０４は、Ｎチャンネル型ＭＯＳトランジスタＭＮ３３及びＰチャンネル型ＭＯＳトランジスタＭＰ３３、それぞれのバイアス電流源の電流値を制御するバイアス電流制御信号の切り替えを行なう回路である。制御回路３０４は、ソースアンプ３０ａが出力すべき電圧レベルを表すデータ（出力レベル）と、ソースアンプ３０ａの出力する電圧の極性を示す極性データを受け付ける。制御回路３０４では、出力レベルと極性データに基づいて、適宜、バイアス電流制御信号の切り替えを行なう。
一例として、バイアス電流制御信号の切り替えアルゴリズムは以下に示す通りである。
極性データが正極性を示している場合を考える。出力レベルがＶＤＤ−Ｖｏｖより低い場合には、バイアス電流制御信号はどちらも通常のテール電流を流す信号を出力する。出力レベルがＶＤＤ−Ｖｏｖ以上になった場合には、Ｎチャンネル差動アンプ（ＭＮ３１、ＭＮ３２）のテール電流源ＭＮ３３に接続するバイアス電流制御信号を通常より大きなテール電流を流すように制御する。
極性データが負極性を示している場合を考える。出力レベルがＶｏｖより高い場合には、バイアス電流制御信号はどちらも通常のテール電流を流す信号を出力する。出力レベルがＶｏｖ以下になった場合には、Ｐチャンネル差動アンプ（ＭＰ３１、ＭＰ３２）のテール電流源ＭＰ３３に接続するバイアス電流制御信号を通常より大きなテール電流を流すように制御する。
これにより、出力電圧がＶＤＤ−ＶｏｖまたはＶＳＳ＋Ｖｏｖに近い値の場合にも出力レベルを早く目的の電圧にすることができるようになる。
【００５９】
図２０は、本発明の実施例１の制御回路３０４の構成を示す図である。
制御回路３０４は、ＳＷ切り替え回路３０４１と、バイアス制御信号発生回路３０４２〜３０４５と、ＳＷ１１及びＳＷ１２から構成されている。バイアス制御信号発生回路３０４２〜３０４５は、バイアス電流制御信号を発生させる回路である。ＳＷ１１により、バイアス電流源であるＮチャンネル型ＭＯＳトランジスタＭＮ３３のゲート端子に接続するバイアス電流制御信号を切り替え、ＳＷ１２により、バイアス電流源であるＰチャンネル型ＭＯＳトランジスタＭＰ３３のゲート端子に接続するバイアス電流制御信号の切り替えを行う。ＳＷ切り替え回路３０４１は、出力レベルと極性データに基づいて、ＳＷ１１及びＳＷ１２を切り替えるための信号であるＣＯＮＴ１及びＣＯＮＴ２を出力する。
【００６０】
ＳＷ１１が切り替えるバイアス電流制御信号を発生させるバイアス制御信号発生回路３０４２を図２１に、バイアス制御信号発生回路３０４３を図２２に示す。バイアス制御信号発生回路３０４２は、Ｎチャンネル型ＭＯＳトランジスタＭＮ４１と、定電流源ＣＣ１から構成されている。Ｎチャンネル型ＭＯＳトランジスタＭＮ４１のソース端子は接地され、ドレイン端子は定電流源ＣＣ１に接続されており、ゲート端子はドレイン端子と接続されるとともにスイッチＳＷ１１の一方の入力端子に接続される。バイアス制御信号発生回路３０４３は、Ｎチャンネル型ＭＯＳトランジスタＭＮ４２と、定電流源ＣＣ２から構成され、バイアス制御信号発生回路３０４２と同様の接続となっている。そしてドレイン端子と接続されたゲート端子はスイッチＳＷ１１の他方の入力端子に接続される。定電流源ＣＣ２は、定電流源ＣＣ１よりも大電流の供給が可能であり、本実施形態においては定電流源ＣＣ１が供給する電流の２倍の電流の供給が可能とする。なお、本実施形態においては、定電流源ＣＣ２の供給する電流は、定電流源ＣＣ１の供給する電流の２倍として説明するが、定電流源ＣＣ２の供給する電流は定電流源ＣＣ１の供給する電流より大きければ良い。
バイアス電流制御信号をスイッチＳＷ１１を介してＮチャンネル差動アンプ（ＭＮ３１、ＭＮ３２）のテール電流源ＭＮ３３のゲートに接続することでカレントミラー回路を形成する。ＳＷ切り替え回路の出力ＣＯＮＴ１でスイッチＳＷ１１を制御して、バイアス制御信号発生回路３０４２が接続された場合は、テール電流源ＭＮ３３は、定電流源ＣＣ１と同じ電流値Ｉを流す定電流源になる。一方、ＳＷ切り替え回路の出力ＣＯＮＴ１でスイッチＳＷ１１を制御して、バイアス制御信号発生回路３０４３が接続された場合は、テール電流源ＭＮ３３は、定電流源ＣＣ２と同じ電流値２Ｉを流す電流源になる。このようにして、スイッチＳＷ１１を切り替えることでＮチャンネル差動アンプ（ＭＮ３１、ＭＮ３２）のテール電流源ＭＮ３３の電流値を制御することができるようになる。
【００６１】
同様に、ＳＷ１２が切り替えるバイアス電流制御信号を発生させるバイアス制御信号発生回路３０４４を図２３に、バイアス制御信号発生回路３０４５を図２４に示す。バイアス制御信号発生回路３０４４は、Ｐチャンネル型ＭＯＳトランジスタＭＰ４１と、定電流源ＣＣ３から構成されている。Ｐチャンネル型ＭＯＳトランジスタＭＰ４１のソース端子は電源電圧ＶＤＤに接続され、ドレイン端子は定電流源ＣＣ３に接続されており、ゲート端子はドレイン端子と接続されるとともにスイッチＳＷ１２の一方の入力端子に接続される。バイアス制御信号発生回路３０４５は、Ｐチャンネル型ＭＯＳトランジスタＭＰ４２と、定電流源ＣＣ４から構成され、バイアス制御信号発生回路３０４４と同様の接続となっている。ドレイン端子と接続されたゲート端子はスイッチＳＷ１２の他方の入力端子に接続される。定電流源ＣＣ４も、定電流源ＣＣ３よりも大電流の供給が可能であり、定電流源ＣＣ３の２倍の電流の供給が可能とする。
バイアス電流制御信号をスイッチＳＷ１２を介してＰチャンネル差動アンプ（ＭＰ３１、ＭＰ３２）のテール電流源ＭＰ３３のゲートに接続することでカレントミラー回路を形成する。ＳＷ切り替え回路の出力ＣＯＮＴ２でスイッチＳＷ１２を制御して、バイアス制御信号発生回路３０４４が接続された場合は、テール電流源ＭＰ３３は、定電流源ＣＣ３と同じ電流値Ｉを流す定電流源になる。一方、ＳＷ切り替え回路の出力ＣＯＮＴ２でスイッチＳＷ１２を制御して、バイアス制御信号発生回路３０４５が接続された場合は、テール電流源ＭＰ３３は、定電流源ＣＣ４と同じ電流値２Ｉを流す電流源になる。このようにして、スイッチＳＷ１２を切り替えることでＰチャンネル差動アンプ（ＭＰ３１、ＭＰ３２）のテール電流源ＭＰ３３の電流値を制御することができるようになる。
【００６２】
上述のように、ＳＷ切り替え回路３０４１は、ＳＷ１１及びＳＷ１２の切り替えを制御する回路である。ＳＷ切り替え回路３０４１からＣＯＮＴ１及びＣＯＮＴ２の制御線がそれぞれＳＷ１１、ＳＷ１２に接続されている。
【００６３】
ＳＷ切り替え回路３０４１では、正極性動作であって、出力レベルが立ち上り方向に変化した場合には、ＣＯＮＴ１及びＣＯＮＴ２をＬレベルに設定し、立ち下り方向に変化した場合には、ＣＯＮＴ１及びＣＯＮＴ２をＨレベルに設定する。一方、負極性動作であって、出力レベルが立ち上り方向に変化した場合には、ＣＯＮＴ１及びＣＯＮＴ２をＨレベルに設定し、立ち下り方向に変化した場合には、ＣＯＮＴ１及びＣＯＮＴ２をＬレベルに設定する。ＣＯＮＴ１がＨレベルの時は、ＳＷ１１はバイアス制御信号発生回路３０４２が生成するバイアス電流制御信号を選択し、Ｌレベルの時はバイアス制御信号発生回路３０４３が生成するバイアス電流制御信号を選択する。ＣＯＮＴ２がＨレベルの時は、ＳＷ１２はバイアス制御信号発生回路３０４４が生成するバイアス電流制御信号を選択し、Ｌレベルの時はバイアス制御信号発生回路３０４５が生成するバイアス電流制御信号を選択する。図２５に、ＳＷ切り替え回路３０４１における入出力動作の関係を示す。
【００６４】
なお、ＳＷ切り替え回路３０４１が受け付ける出力レベルは、デコーダの出力するアナログ信号であっても対応可能であるが、ＳＷ切り替え回路３０４１においてデジタル信号を用いて入力信号の立ち上り又は立ち下りを判断する場合には、ＤＡ変換を行う前のデジタル信号とすることも可能である。
【００６５】
図２６は、本発明の第２の実施例２の制御回路３０４ａの構成を示す図である。
制御回路３０４ａは、制御回路３０４とＳＷ切り替え回路３０４１ａ以外の部分は同一である。ＳＷ切り替え回路３０４１ａにはデジタルデータで出力切り替え前のデータ（旧データ）と出力切り替え後のデータ（新データ）と極性信号を入力する。
この場合には、ＳＷ切り替え回路３０４１ａにおいて、新データと旧データを比較することによって、ソースアンプ３０ａの出力する電圧の増減を判断し、ＣＯＮＴ１及びＣＯＮＴ２の出力レベルを切り替える。
【００６６】
また、本実施形態に係る液晶パネルは、ノーマリーブラック、解像度は６ｂｉｔとする。また、液晶パネルの駆動方式はカラム反転駆動とし、正極性動作時の電圧範囲はＶＤＤ／２＋Ｖｏｖ〜ＶＤＤ−Ｖｏｖ、負極性動作時の電圧範囲はＶＤＤ／２−Ｖｏｖ〜Ｖｏｖとする。正極性動作時の出力レベルと出力電圧との関係は、出力レベルが００００００の時はＶＤＤ／２＋Ｖｏｖを出力し、出力レベルが１１１１１１の時はＶＤＤ−Ｖｏｖとなる。同様に、負極性動作時には、出力レベルが００００００の時にＶＤＤ／２−Ｖｏｖを出力し、出力レベルが１１１１１１の時はＶｏｖを出力する。なお、出力レベルが００００００の場合を００と表記し、出力レベルが１１１１１１の場合を３Ｆとして表記して以降の説明を行う。
【００６７】
次に、本実施形態に係るソースアンプ３０ａの動作について説明する。説明にあたっては、ソースアンプ３０ａから出力する電圧は、図２７に示す入力信号に基づく階調電圧を想定する。
【００６８】
図２７では、液晶パネルの各画素の出力状態を示している。各画素の上段に書かれた＋及び−は、その画素が正極性動作及び負極性動作で駆動されていることを示している。また、各画素の下段の数字は出力レベルを示している。出力レベルは、３Ｆ又は００のいずれかとして、隣り合う画素同士でそれぞれ異なるものとする。極性データについても、液晶パネルをカラム反転駆動により駆動するため隣り合う画素同士では反転している。そして、１フレームごとに現在の極性から別の極性に変更される。このような出力をする場合のソースアンプ３０ａの動作について説明する。
【００６９】
初めに、ソースアンプ３０ａがデータ線ＯＵＴ１に接続されたＴＦＴを駆動する際の動作について説明する。図２８は、データ線ＯＵＴ１のＴＦＴを駆動するソースアンプ３０ａから出力する波形と、ＣＯＮＴ１及びＣＯＮＴ２のレベルとの関係を示した図である。データ線ＯＵＴ１に印加する電圧は出力レベルが３Ｆと００で交互に変わるため、ソースアンプ３０ａはＶＤＤ−ＶｏｖとＶＤＤ／２＋Ｖｏｖの出力を繰り返す。しかし、極性に関しては、同一フレーム中では変更にならず、データ線ＯＵＴ１では正極性動作を行っている。正極性動作時に、出力レベル３Ｆに相当する電圧を出力する際には、その直前のソースアンプ３０ａの出力電圧は出力レベル００に相当する電圧を出力している。従って、ＳＷ切り替え回路３０４１では、極性データとして正極性動作を表す信号が入力されると共に、出力レベルは００から３Ｆに切り替わる。この場合には、正極性動作の立ち上り時に該当するのであるから、大電流のバイアス電流を供給できるようにＳＷ１１及びＳＷ１２を制御する必要がある。具体的には、ＳＷ切り替え回路３０４１において、入力データが切り替わる直前にＣＯＮＴ１及びＣＯＮＴ２をＬレベルに設定する。ＣＯＮＴ１がＬレベルに設定されると、バイアス制御信号発生回路３０４３が生成するバイアス電流制御信号が選択され、バイアス電流源であるＮチャンネル型ＭＯＳトランジスタＭＮ３３とバイアス制御信号発生回路３０４３のＮチャンネル型ＭＯＳトランジスタＭＮ４２とでカレントミラー回路を構成し、Ｎチャンネル型ＭＯＳトランジスタＭＮ３３では、定電流源ＣＣ２が供給可能な電流が流れることになる。同様に、ＣＯＮＴ２がＬレベルに設定されると、Ｐチャンネル型ＭＯＳトランジスタＭＰ３３では、定電流源ＣＣ４が供給可能な電流が流れることになる。このＮチャンネル型ＭＯＳトランジスタＭＮ３３及びＰチャンネル型ＭＯＳトランジスタＭＰ３３に流れる電流は、定電流源ＣＣ１及びＣＣ３で供給可能な電流の２倍の電流が流れる。その結果、Ｎチャンネル型ＭＯＳトランジスタＭＮ３３とＰチャンネル型ＭＯＳトランジスタＭＰ３３のテール電流が増加するため、スルーレートは速くなる（図２８の時刻ｔ８）。
【００７０】
一方、出力レベル００に相当する電圧を出力する際には、その直前のソースアンプ３０ａの出力電圧は出力レベル３Ｆに相当する電圧を出力している。その際には、正極性動作時の立ち下り波形を出力する場合であるのでスルーレート変化点は現れず、大電流のバイアス電流を供給する必要はない。そのため、ＳＷ切り替え回路３０４１では、ＣＯＮＴ１及びＣＯＮＴ２をＨレベルに設定し、Ｎチャンネル型ＭＯＳトランジスタＭＮ３３とＰチャンネル型ＭＯＳトランジスタＭＰ３３に流れる電流は定電流源ＣＣ１の供給する電流となる。すると、Ｎチャンネル型ＭＯＳトランジスタＭＮ３３とＰチャンネル型ＭＯＳトランジスタＭＰ３３のテール電流が減少するため、スルーレートは遅くなる（図２８の時刻ｔ９）。
【００７１】
以上のように、立ち上り時に限りスルーレートが早くなるため、立ち上りと立ち下りでアンバランスであった出力が矯正され、バランスの整った出力波形を得ることができる。
【００７２】
また、正極性動作から負極性動作、又は負極性動作から正極性動作に状態が遷移する際には、ソースアンプ３０ａのスルーレートを切り替える必要がある場合も存在するので、極性データが変更になるたびに、ＣＯＮＴ１及びＣＯＮＴ２の切り替えの要否を判断する。出力レベルが同じであっても、極性データが異なればソースアンプ３０ａの出力する電圧は異なるためである。
【００７３】
次に、データ線ＯＵＴ２に接続されたＴＦＴを駆動する際の動作について説明する。図２９は、データ線ＯＵＴ２に接続されたＴＦＴを駆動するソースアンプ３０ａから出力する波形と、ＣＯＮＴ１及びＣＯＮＴ２のレベルとの関係を示した図である。データ線ＯＵＴ２に印加する電圧は、負極性動作時の出力レベル００と、３Ｆを交互に繰り返している。負極性動作時の出力レベル３Ｆに相当する電圧を出力する際には、その直前のソースアンプ３０ａの出力電圧は出力レベル００に相当する電圧を出力している。従って、ＳＷ切り替え回路３０４１では、出力レベルが００から３Ｆに切り替わる。この場合には、負極性動作の立ち下り時に該当するのであるから、大電流のバイアス電流を供給できるようにＳＷ１１及びＳＷ１２を制御する必要がある。そのため、ＳＷ切り替え回路３０４１では、入力データの切り替わる直前に、ＣＯＮＴ１及びＣＯＮＴ２をＬレベルに設定する。その結果、Ｎチャンネル型ＭＯＳトランジスタＭＮ３３とＰチャンネル型ＭＯＳトランジスタＭＰ３３のテール電流が増加するため、スルーレートは速くなる（図２９の時刻ｔ１０）。また、負極性動作時の出力レベル００に相当する電圧を出力する際には、その直前のソースアンプ３０ａの出力電圧は出力電圧３Ｆに相当する電圧を出力している。この場合には、大電流のバイアス電流を必要としないため、ＳＷ切り替え回路３０４１では、データの切り替え直前に、ＣＯＮＴ１及びＣＯＮＴ２をＨレベルに設定する。すると、Ｎチャンネル型ＭＯＳトランジスタＭＮ３３及びＰチャンネル型ＭＯＳトランジスタＭＰ３３のテール電流が減少するため、スルーレートは遅くなる（図２９の時刻ｔ１１）。従って、ＯＵＴ２の波形（負極性動作時）においても、立ち下り時に限りスルーレートが早くなるため、立ち上りと立ち下りでアンバランスであった出力が矯正され、バランスの整った出力波形を得ることができる。
【００７４】
図３０は、図１０に示すソースアンプを用いた場合と本実施形態に係るソースアンプ３０ａを用いた場合のシミュレーション波形の一例である。電源電圧ＶＤＤを１８Ｖ、ＶＳＳ電圧を０Ｖ、オーバードライブ電圧Ｖｏｖを０．２Ｖとして、シミュレーションを行っている。
【００７５】
波形５は、正極性動作時の第１の実施形態に係るソースアンプ３０ａ出力波形であり、波形６は、負極動作時の第１の実施形態に係るソースアンプ３０ａ出力波形である。波形７は、正極性動作時の図１０に示すソースアンプの出力波形であり、波形８は、負極動作時の図１０に示すソースアンプの出力波形である。波形５と波形７、波形６と波形８を、それぞれ比較すると、アンバランスであった波形が改善されているのが分かる。
【００７６】
波形５の１０％到達時間及び９０％到達時間を計算すると、１０％到達時間＝０．７５μｓ、９０％到達時間＝０．８７μｓとなる。同様に、波形７の１０％到達時間及び９０％到達時間を計算すると、１０％到達時間＝０．７５μｓ、９０％到達時間＝０．９５μｓとなる。さらに、波形６の１０％到達時間及び９０％到達時間を計算すると、１０％到達時間＝０．８３μｓ、９０％到達時間＝０．８６μｓとなり、波形８の場合は、１０％到達時間＝０．９０μｓ、９０％到達時間＝０．８５μｓとなる。これらの結果からも、本実施形態に係るソースアンプ３０ａの出力波形は、そのバランスが改善されていることが分かる。
【００７７】
以上のことから、書き込み時間に関する仕様が厳しい液晶パネルにおいて、カラム反転駆動した場合であっても、到達点までに要する時間が短くなり、書き込み不足が改善できる。また、上述のように、図１０に示すソースアンプでは、正極性動作の立ち上り時及び負極性動作の立ち下り時はスルーレート変化点の影響を受け、出力遅延時間に関する仕様を守ることができない可能性がある。しかし、本実施形態に係るソースアンプ３０ａでは、正極性動作時の立ち上り及び負極性動作時の立ち下り時において、テール電流を増加させソースアンプのスルーレートを速くしている。その結果、波形の傾き（Ｖ／ｓｅｃ）が大きくなり、波形のスルーレート変化点の位置はほとんど変わらないが、正極性動作時の立ち上り時の傾きが大きくなったことにより、９０％到達点までの時間が速くなっている。逆に、正極性動作時の立ち下りはスルーレート変化点の影響を受けず速いので立ち上り時の様に、スルーレートは早くする必要はなく、テール電流を増加させない。このようにして、正極性動作及び負極性動作共に立ち上りと立ち下りの出力遅延時間のバランスを整えることで、液晶パネルの画質の向上を図ることができ、カラム反転駆動を用いているので低消費電力化と画質の向上の両立を図ることが可能となる。
【００７８】
［第２の実施形態］
続いて、第２の実施形態について図面を参照して詳細に説明する。本実施形態に係るソースアンプ３０ａは第１の実施形態に係るソースアンプと同一の構成及び動作であるためその説明を省略する。本実施形態では、カラム反転駆動だけではなく、ドット反転駆動においてもソースアンプ３０ａによる液晶パネルの駆動が有効であることを説明する。
【００７９】
第１の実施形態においては、液晶パネルをカラム反転駆動する際にソースアンプ３０ａを用いることで出力波形のアンバランスが修正できることを説明した。しかし、ドット反転駆動においてもソースアンプから出力する電圧の組み合わせによっては、その波形がアンバランスになることがある。例えば、あるラインの画素を正極性動作、出力電圧ＶＤＤ／２＋Ｖｏｖで駆動しており、次のラインの画素は負極性動作、出力電圧Ｖｏｖで駆動する場合と、その逆の場合の出力波形を比較する波形がアンバランスとなる（図３１参照）。
【００８０】
これは、ＶＳＳ電圧近辺に到達点がある場合にはスルーレート変化点の影響を受けるが、到達点が電源電圧ＶＤＤとＶＳＳ電圧の中間電圧付近にある場合にはスルーレート変化点の影響を受けないためである。従って、カラム反転駆動だけではなく、ドット反転駆動においてもソースアンプ３０ａを用いることで出力波形のアンバランスを修正することが可能となり、画質の向上に寄与することができる。
【００８１】
なお、上記の特許文献等の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。例えば、Ｎチャンネル型ＭＯＳトランジスタとＰチャンネル型ＭＯＳトランジスタを入れ替えても、電源等の接続を適宜変更すれば対応可能である。即ち、Ｎチャンネル型ＭＯＳトランジスタを第１導電型トランジスタ、Ｐチャンネル型ＭＯＳトランジスタを第２導電型トランジスタと捉える事ができる。
【符号の説明】
【００８２】
１  液晶パネル
２  ゲートドライバ
３  ソースドライバ
４  画像処理部
５  タイミングコントローラ
３０、３０ａ  ソースアンプ
３１  ガンマ抵抗
３２  デコーダ
３３  スイッチ部
３０１  入力段
３０２  中間段
３０３  最終段
３０４、３０４ａ  制御回路
３０４１、３０４１ａ  ＳＷ切り替え回路
３０４２〜３０４５  バイアス制御信号発生回路
Ｃ１、ＣＬ  液晶負荷容量
Ｃ３１、Ｃ３２  位相補償容量
ＣＣ１〜ＣＣ４  定電流源
ＭＮ３１〜ＭＮ４２  Ｎチャンネル型ＭＯＳトランジスタ
ＭＰ３１〜ＭＰ４２  Ｐチャンネル型ＭＯＳトランジスタ
Ｐ１  画素電極
Ｒ１〜Ｒ３、ＲＬ  抵抗
ＳＷ１、ＳＷ１１、ＳＷ１２  スイッチ
ＴＦＴ１  ＴＦＴ
【図１】
2012137571.tif 000003
【図２】
2012137571.tif 000004
【図３】
2012137571.tif 000005
【図４】
2012137571.tif 000006
【図５】
2012137571.tif 000007
【図６】
2012137571.tif 000008
【図７】
2012137571.tif 000009
【図８】
2012137571.tif 000010
【図９】
2012137571.tif 000011
【図１０】
2012137571.tif 000012
【図１１】
2012137571.tif 000013
【図１２】
2012137571.tif 000014
【図１３】
2012137571.tif 000015
【図１４】
2012137571.tif 000016
【図１５】
2012137571.tif 000017
【図１６】
2012137571.tif 000018
【図１７】
2012137571.tif 000019
【図１８】
2012137571.tif 000020
【図１９】
2012137571.tif 000021
【図２０】
2012137571.tif 000022
【図２１】
2012137571.tif 000023
【図２２】
2012137571.tif 000024
【図２３】
2012137571.tif 000025
【図２４】
2012137571.tif 000026
【図２５】
2012137571.tif 000027
【図２６】
2012137571.tif 000028
【図２７】
2012137571.tif 000029
【図２８】
2012137571.tif 000030
【図２９】
2012137571.tif 000031
【図３０】
2012137571.tif 000032
【図３１】
2012137571.tif 000033