(57)【要約】【課題】ストライプ形状の複数の半導体レーザ素子が配列された半導体チップとサブマウントとを接合する場合に、半導体レーザ素子の電極とサブマウント側の対応する配線層の位置合せの許容度を高めて、生産効率を高めることができるマルチビーム半導体レーザ装置を提供する。【解決手段】サブマウント３０には、配線層３１ａ〜３１ｄが形成されている。半導体チップ４０には、ストライプ状のリッジ部Ｒ１〜Ｒ４が形成されている。リッジ部Ｒ１〜Ｒ４上には、接続電極部４１ａ〜４１ｄが形成されている。ストライプ状のリッジ部の全体を含む範囲を、ストライプ方向を横切る方向で２つのブロックに分割し、かつ、ストライプ方向に沿って２分割して、合計４つの分割領域を生成している。１つの分割領域内に１つの接続電極部を形成し、各接続電極の配置位置を、ストライプ方向を横切る方向に対してすべて異なるように形成する。【選択図】        図１
2012216710.tif 000002
【特許請求の範囲】
【請求項１】
ストライプ状のリッジ部を有する半導体レーザ素子が複数並列配置された半導体チップと、
前記半導体チップが実装されたサブマウントと、
前記サブマウント上に前記半導体レーザ素子の数と同数形成された配線層と、
前記リッジ部上の一部に形成された前記配線層に接合される接続電極部と、
前記複数のリッジ部をすべて含む範囲を、少なくとも前記リッジ部のストライプ方向を横切る方向で分割した分割領域とを備え、
前記リッジ部の数と同数形成された前記分割領域内には、１つの前記接続電極部が含まれるように配置されており、
前記各接続電極部は前記ストライプ方向に対してそれぞれ異なる位置に形成されるとともに、前記分割領域に対応するように前記配線層が配置されていることを特徴とするマルチビーム半導体レーザ装置。
【請求項２】
前記分割領域は、前記リッジ部のストライプ方向を横切る方向の分割に加え、前記ストライプ方向に沿った分割により生成されることを特徴とする請求項１に記載のマルチビーム半導体レーザ装置。
【請求項３】
前記分割領域は、前記リッジ部のストライプ方向を横切る方向の分割のみにより生成されることを特徴とする請求項１に記載のマルチビーム半導体レーザ装置。
【請求項４】
隣り合う前記リッジ部の間隔をａ、前記リッジ部の数をｎとしたときに、前記配線層の前記ストライプ方向を横切る方向の長さは、（ａ×ｎ）以上であることを特徴とする請求項３に記載のマルチビーム半導体レーザ装置。
【請求項５】
並列配置された前記リッジ部のうち中央の列に近づくほど、前記接続電極部はレーザ光出射端面側に近くなるように形成されていることを特徴とする請求項１〜４のいずれか１項に記載のマルチビーム半導体レーザ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ストライプ状に形成されたリッジ部が複数並列配置された半導体チップをダイボンディングによりサブマウントに接合した構造を有するマルチビーム半導体レーザ装置に関する。
【背景技術】
【０００２】
端面発光型半導体レーザ素子では、放熱性を良くするために、素子を熱伝導性の高いサブマウントなどに接合することが一般的に行われている。このとき、素子のストライプをサブマウント側に向けて、ジャンクションダウンで素子をサブマウントなどに接合し、放熱性を向上させている。例えば、特許文献１に示されるように、複数のストライプ状のリッジ部を備えた半導体レーザ装置についても、ジャンクションダウンで素子をサブマウントなどに接合している。
【０００３】
より詳しく説明すると、図１６（ａ）に示すように、半導体チップ６０には、複数の半導体レーザ素子が並置配列され、ストライプ状のリッジ部上に形成された電極６１が等間隔Ｌで複数並んだ構成となっている。１個の半導体レーザ素子の構造は、図１６（ｂ）のように構成されている。図１６（ｂ）に示されるように、半導体レーザ素子は活性層を含んだ多層構造で構成されており、ストライプ状のリッジ部６２の上に電極６１が設けられている。図１６（ｂ）の電極６１が図１６（ａ）の電極６１に相当する。一方、図１６（ｃ）には、サブマウント５０が示されている。サブマウント５０には、半導体チップ６０の上面に形成された電極６１の周期Ｌと同じ周期で、かつ電極６１と同数の配線層５１が設けられている。
【０００４】
ジャンクションダウンにより、半導体チップ６０が、サブマウント５０に接合される。すなわち、図１６（ａ）の半導体チップ６０を上下逆にした状態で、電極６１とサブマウント５０上の配線５１とがずれないように位置合わせを行ってハンダ等で接合される。図１６（ｂ）の構成で説明すると、図１６（ｂ）の半導体レーザ素子を上下逆にして、電極６２を対応する配線層５１に接合される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−１２９７６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、上記従来の方法では、各半導体レーザ素子のピッチ間隔が狭く、例えば、電極６１のピッチ間隔は数十μｍとなるため、半導体チップ６０の電極６１とサブマウント５０の配線層５１とを正確に位置合せするには、時間がかかっていた。また、位置合せを慎重に行なわず、半導体チップ６０とサブマウント５０との接合時に、わずかなずれが発生すると、電極と配線層が接続されなかったり、電極が対応する配線層だけではなく、隣りの配線層にも接触し、各半導体レーザ素子が独立して駆動できない可能性があった。
【０００７】
例えば、図１７（ａ）は、半導体チップ６０がサブマウント５０に精度良くマウントした場合を示す。この場合は、半導体チップ６０の各電極６１が、サブマウント５０上の配線層５１とが一致した状態で接合される。図１７（ｂ）は、半導体チップ６０とサブマウント５０の位置合せで、横方向にずれた場合を示す。配線層５１のピッチの間に電極６１がちょうど入り込んだ状態となっており、配線層５１と電極６１とが全く接触していない場合には、半導体レーザ素子を発光させることができない。
【０００８】
図１７（ｃ）は、サブマウント５０に対して、半導体チップ６０が平行にならずに、傾いて接合された場合を示す。配線層５１に対して電極６１は回転角度を持った状態で接合されており、この回転角度が大きいと、隣の配線層にも接触して、各半導体レーザ素子がそれぞれ独立して駆動できなくなってしまう。
【０００９】
以上、図１７（ｂ）、（ｃ）に示す不具合を発生させないためにも、非常に高いダイボンディング精度が要求され、生産効率が低下していた。
【００１０】
本発明は、上述した課題を解決するために創案されたものであり、ストライプ形状の複数の半導体レーザ素子が配列された半導体チップとサブマウントとを接合する場合に、半導体レーザ素子の電極とサブマウント側の対応する配線層の位置合せの許容度を高めて、生産効率を高めることができるマルチビーム半導体レーザ装置を提供することを目的としている。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明のマルチビーム半導体レーザ装置はストライプ状のリッジ部を有する半導体レーザ素子が複数並列配置された半導体チップと、前記半導体チップが実装されたサブマウントと、前記サブマウント上に前記半導体レーザ素子の数と同数形成された配線層と、前記リッジ部上の一部に形成された前記配線層に接合される接続電極部と、前記複数のリッジ部をすべて含む範囲を、少なくとも前記リッジ部のストライプ方向を横切る方向で分割した分割領域とを備え、前記リッジ部の数と同数形成された前記分割領域内には、１つの前記接続電極部が含まれるように配置されており、前記各接続電極部は前記ストライプ方向に対してそれぞれ異なる位置に形成されるとともに、前記分割領域に対応するように前記配線層が配置されていることを特徴とするを主要な特徴とする。
【発明の効果】
【００１２】
本発明によれば、ストライプ状のリッジ部を有する半導体レーザ素子が複数並列配置された半導体チップにおいて、サブマウント上に形成された配線層と接続される接続電極部が、リッジ部上の一部に形成されている。また、複数のリッジ部をすべて含む範囲を、少なくとも前記リッジ部のストライプ方向を横切る方向で分割した分割領域がリッジ部の数と同数形成されている。さらに、分割領域内には、１つの接続電極部が含まれるように配置されており、各接続電極部はストライプ方向に対してそれぞれ異なる位置に形成されるとともに、これらの分割領域に対応するようにサブマウントの配線層が配置されている。このため、従来と比較して、サブマウントの配線層の横幅を広くとることができ、接合時の位置合せの許容度を大きくすることができ、生産効率を向上させることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明のマルチビーム半導体レーザ装置における半導体チップ上の接続電極部とサブマウントの配線層の配置を示す図である。
【図２】図１の構成の場合において、半導体チップとサブマウントとを接合する場合の許容度を示す図である。
【図３】本発明のマルチビーム半導体レーザ装置における半導体チップ上の接続電極部とサブマウントの配線層の配置を示す図である。
【図４】図２の構成の場合において、半導体チップとサブマウントとを接合する場合の許容度を示す図である。
【図５】ｎ本のリッジ部が形成された半導体チップを示す図である。
【図６】図６のチップで、リッジストライプ方向を横切る方向で、リッジ部全体の範囲をｎ分割した状態を示す図である。
【図７】図６の分割に対応して、サブマウントの配線領域をｎ分割してｎ個の配線層が形成された状態を示す図である。
【図８】マルチビーム半導体レーザ装置の半導体チップ側の積層構造例を示す図である。
【図９】マルチビーム半導体レーザ装置の半導体チップ側の一製造工程を示す図である。
【図１０】マルチビーム半導体レーザ装置の半導体チップ側の一製造工程を示す図である。
【図１１】マルチビーム半導体レーザ装置の半導体チップ側の一製造工程を示す図である。
【図１２】マルチビーム半導体レーザ装置の半導体チップ側の一製造工程を示す図である。
【図１３】マルチビーム半導体レーザ装置の半導体チップ側の一製造工程を示す図である。
【図１４】４つのレーザ素子が形成された半導体チップを上面から見た平面図である。
【図１５】図１４において、Ａ−Ａ’、Ｂ−Ｂ’、Ｃ−Ｃ’、 Ｄ−Ｄ’の４つの断面を示す図である。
【図１６】従来の半導体チップにおける電極の配置と、サブマウントにおける配線層の配置とを示す図である。
【図１７】図１６の半導体チップとサブマウントとを接合した場合の許容度を示す図である。
【発明を実施するための形態】
【００１４】
以下、図面を参照して本発明の一実施形態を説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号を付している。構造に関する図面は模式的なものであり、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている場合がある。
【００１５】
図１は、サブマウント３０と半導体チップ４０を上から見た平面図を示す。また、半導体チップ４０には、半導体レーザ素子が４個形成されている例を示す。図１（ａ）のサブマウント３０には、配線層３１ａ、３１ｂ、３１ｃ、３１ｄが形成されている。一方、図１（ｂ）に示すように、半導体チップ４０には、４つのレーザ素子に対応したストライプ状のリッジ部Ｒ１〜Ｒ４（破線の部分）が形成されている。リッジ部Ｒ１、Ｒ２、Ｒ３、Ｒ４上には、各々接続電極部４１ａ、４１ｂ、４１ｃ、４１ｄが形成されている。
【００１６】
半導体チップ４０には、リッジ部Ｒ１〜Ｒ４が並列配置、すなわち４つの半導体レーザ素子が並列配置されていることになる。接続電極部４１ａ〜４１ｄは、具体的には、各リッジ部Ｒ１〜Ｒ４上に設けられているリッジ電極上に形成された絶縁膜の一部を取り除き、リッジ電極上に形成される。接続電極部４１ａ〜４１ｄとサブマウント３０の配線層３１ａ〜３１ｄとをジャンクションダウンで接合して、電気的に接続し、接続電極部４１ａ〜４１ｄに電流が供給される。例えば、接続電極部４１ａ〜４１ｄにはＡｕ（金）等が、配線層３１ａ〜３１ｄにはＡｕＳｎハンダ配線等が用いられる。
【００１７】
なお、図１（ａ）と図１（ｂ）との関係がわかりやすいように、図１（ａ）は、上面から見たサブマウント３０を、図１（ｂ）は裏面から透視して見た半導体チップ４０を描いている。したがって、ジャンクションダウン時の配線層３１ａ〜３１ｄと、接続電極部４１ａ〜４１ｄとの位置関係を見る場合には、図１（ａ）の上に図１（ｂ）を重ねてみれば良い。以下、サブマウント３０と半導体チップ４０の平面図について、同様である。
【００１８】
ここで、ストライプ状のリッジ部の全体を含む範囲ＡＲを、ストライプ方向を横切る方向（横方向）で２つのブロックに分割し、かつ、ストライプ方向に沿って２分割して、合計４つの分割領域を生成しする。図１（ｂ）では、ストライプ状のリッジ部の全体を含む範囲ＡＲを、半導体チップ４０の上下のラインと横方向に示された２点鎖線で囲まれた範囲としている。これに限るものではなく、半導体チップ４０の平面全体としても良い。１つの分割領域内に１つの接続電極部を形成し、各接続電極の配置位置を、ストライプ方向を横切る方向に対してすべて異なるように形成する。図１（ｂ）では、接続電極部４１ａ〜４１ｄは、４つの分割領域に対して上下に交互に配置されている。
【００１９】
範囲ＡＲをストライプ方向に沿って２分割している分割線Ｓ３（一点鎖線）とＳ４（一点鎖線）は、横方向に対する位置は異なるように形成される。また、分割線Ｓ３はリッジ部Ｒ２とリッジ部Ｒ４との間の中央付近、分割線Ｓ４はリッジ部Ｒ１とリッジ部Ｒ３との間の中央付近に設定されている。
【００２０】
同様に、サブマウント３０上の４つの配線層３１ａ〜３１ｄについても、半導体チップ４０の接続電極部と対応するように、接続電極部と同様な配置に形成される。すなわち、半導体チップ４０の範囲ＡＲを上下に２分割し、上側のブロックと下側のブロックをさらに縦方向に２分割して形成された４つの分割領域の配置に対応した配置で、４つの配線層３１ａ〜３１ｄが形成される。したがって、サブマウント３０上の配線層領域を分割する横方向の分割線だけでなく、縦方向の分割線Ｓ１の位置はＳ３に対応し、分割線Ｓ２の位置はＳ４に対応する。
【００２１】
以上のように、上側の２つの接続電極部４１ａ、４１ｂ、及び下側の２つの接続電極部４１ａ、４１ｂをともに、ストライプ方向を横切る方向に対して、できるだけ間隔を置いて配置することができるようになるので、接続電極部の配置又は分割領域の配置に対応して形成された４つの配線層３１ａ〜３１ｄの各配線層の横幅を広く取ることができ、サブマウント３０と半導体チップ４０との接合時の位置合せの精度を厳しくする必要がなくなる。
【００２２】
上記のように、サブマウント３０と半導体チップ４０とを作製し、ジャンクションダウンによる接合を行なった場合の状態を図２に示す。図２（ａ）は、精度良くマウントした場合を示す。図２（ｂ）は、横方向にずれて接合した場合を示す。図２（ｃ）は、回転方向にずれた場合を示す。ここで、半導体チップ４０の接続電極部４１ａ〜４１ｄの各幅が１５μｍ、接続電極部４１ａ〜４１ｄの間隔が３０μｍ、サブマウント３０側の配線層３１ａ〜３１ｄの長手方向の長さが５００μｍとした場合を考える。また、Ｗ１は２０μｍ、Ｗ２は３０μｍ、Ｗ３は３０μｍとする。
【００２３】
図２（ａ）は、精度良くマウントした場合を示す。図２（ｂ）は、横方向にずれたときの限界を示している。接続電極部４１ｂと配線層３１ｂが重なり合う限界を示し、また、接続電極部４１ｄと配線層３１ｄが重なり合う限界を示している。このときの実装については、横方向のずれが、３２．５μｍのときが許容限界となる。
【００２４】
図２（ｃ）は、例えば、接続電極部４１ｂが電極層３１ｂと３１ａの両方に接合する状況が発生したときの回転方向の許容限界を示している。図２（ａ）のように、横方向が精度良くマウントした状態から、回転角度を持った場合は、回転各度９度が許容限界となる。また、横方向のずれが±５μｍであれば、回転角度±４度が許容角度ということなる。横方向のずれが、３２．５μｍであれば、回転角度にかかわらず、許容限界となり、回転方向のずれの余裕はない。
【００２５】
以上のように、上下に２分割して左右に２分割する方式では、従来よりは許容範囲は大きくなって位置合せが容易になるが、許容範囲は比較的狭いものとなって、ダイボンディング時の位置合せ精度を大きく緩和させるには十分ではない。次に、ダイボンディング時の位置合せ精度を大きく緩和させることができる方法について説明する。
【００２６】
図３（ｂ）に示すように、リッジ部Ｒ１〜Ｒ４の全体を含む範囲ＡＲをリッジ部のストライプ方向を横切る方向（横方向）により４分割する。分割領域は、リッジ部の数と同数作成する必要があるが、図１（ｂ）の場合と異なり、横方向のみにより４分割し、縦方向の分割は行なわない。また、ストライプ状のリッジ部の全体を含む範囲ＡＲを、図１（ｂ）と同様、半導体チップ４０の上下のラインと横方向に示された２点鎖線で囲まれた範囲としている。
【００２７】
４つに分割された分割領域に、接続電極部を１つずつ配置し、接続電極部４２ａ〜４２ｄの各横方向の位置は、重ならないように形成される。図では、Ｒ４の接続電極部４２ａが最も上側の分割領域に形成され、次の分割領域にはＲ２の接続電極部４２ｂが、次の分割領域にはＲ１の接続電極部４２ｃが、最下部の分割領域にはＲ３の接続電極部４２ｄが形成されている。
【００２８】
しかしながら、上記の順番に限定されるものではなく、例えば、Ｒ１の接続電極部４２ｃを最も上側の分割領域に形成し、次の分割領域に、Ｒ２の接続電極部４２ｂ、次の分割領域にＲ３の接続電極部４２ｄ、最下部の分割領域Ｒ４の接続電極部４２ａと順に形成しても良い。すなわち、上下の順番は、すべての組み合わせが可能であり、ストライプ方向を横切る方向（横方向）の位置が重ならないように配置されていれば良い。
【００２９】
同様に、サブマウント３０上の配線層３２ａ〜３２ｄについても、半導体チップ４０の接続電極部又は分割領域と対応するように、リッジ部のストライプ方向を横切る方向により４分割する。すなわち、上下に４分割される。このとき、半導体チップ４０の分割領域間の間隔Ｗ５と、サブマウント３０に形成される分割された各配線層領域の間隔Ｗ４とは、等しいことが望ましい。
【００３０】
ここで、図１と同様、図３（ａ）と図３（ｂ）との関係がわかりやすいように、図３（ａ）は、上面から見たサブマウントを、図３（ｂ）は裏面から透視して見た半導体チップ４０を描いている。したがって、ジャンクションダウン時の配線層３２ａ〜３２ｄと、接続電極部４２ａ〜４２ｄとの位置関係を見る場合には、図３（ａ）の上に図３（ｂ）を重ねてみれば良い。
【００３１】
図４（ａ）は、精度良くマウントした場合である。４２ａ〜４２ｄの各接続電極部は、配線層３２ａ〜３２ｄまでの対応する各領域内に十分収まっている。図４（ｂ）は、横方向にずれたときの状態を示している。接続電極部４２ｃと配線層３２ｃは重なり合っているが、限界に近いところまでの状態が示されている。しかしながら、横方向のずれが大きくても、接続電極部４２ａ〜４２ｄは、対応する配線層３２ａ〜３２ｄと接触することができていることがわかる。
【００３２】
図４（ｃ）は、回転方向にずれが生じた場合を示す。図４（ｃ）では、接続電極部４２ｄが、対応する配線層３２ｄの領域外に外れる限界を示しているが、図２（ｃ）と比較してみてもわかるように、回転方向の許容角度は大きい。サブマウント３０に半導体チップ４０をジャンクションダウンにより接合する場合、図４（ａ）のように、サブマウント３０と半導体チップ４０との相互の位置が合っている状態から回転方向への許容角度は３２度となった。また、図４（ｂ）のように、サブマウント３０と半導体チップ４０との位置が相互に横方向にずれている場合の回転方向の許容角度は、以下のようになる。横方向のずれが、±５μｍの場合は許容角度±１８度、＋１５μｍの場合は許容角度±５度となった。
【００３３】
以上のように、リッジ部Ｒ１〜Ｒ４の全体を含む範囲ＡＲをリッジ部のストライプ方向を横切る方向（横方向）のみにより４分割して、各分割領域に、各リッジ部に１：１に対応した接続電極部を１個ずつ配置するようにすれば、サブマウント３０側の分割された配線層の横幅（リッジ部のストライプ方向を横切る方向の幅）をかなり大きく確保することができるので、横方向のずれや回転方向のずれに対しても十分な許容度を持つことができる。
【００３４】
図３の場合を拡張して、図５のように、ｎ個のレーザ素子ＬＤ１〜ＬＤｎを有する半導体チップ４０を考える。ｎ個のレーザ素子ＬＤ１〜ＬＤｎにより、ｎ本のストライプ状のリッジ部Ｒ１〜Ｒｎが形成されている。リッジ部のストライプ方向を横切る方向（この場合直角に横切る）をｘ、リッジ部のストライプ方向をｙとする。また、隣り合うリッジ部の間隔はａ、リッジ部のストライプ方向の長さをｂとする。また、図５の上部側が、レーザビームの出射側であり、前端面である。
【００３５】
図６のように、リッジ部Ｒ１〜Ｒｎの全体を含む範囲をｘ方向によりｎ分割してｎ個の分割領域Ａ１〜Ａｎを作成する。図６では、リッジ部Ｒ１〜Ｒｎの全体を含む範囲は、半導体チップ４０の平面全体とした。分割領域Ａ１〜Ａｎに、リッジ部Ｒ１〜Ｒｎに１対１に対応した接続電極部４２１〜４２ｎまでを配置する。このようにして、横方向（ｘ方向）の位置では、各接続電極部が相互に重ならないように配置される。また、この場合、１つの分割領域には１個の接続電極部が配置され、接続電極部のｙ方向の長さは分割領域のｙ方向の長さよりも小さく形成される。
【００３６】
分割領域Ａ１〜Ａｎのｙ方向の長さはｂ／ｎと表わせる。電流を注入する領域である接続電極部４２１〜４２ｎは、ｂ／ｎよりも短く形成される。これは、サブマウント上の配線層は、ｙ方向に一定の間隔を置いて電気的に分離して配置する必要があるため、隣の配線層にも同時に接触することを避けるためである。ｂ／ｎよりも短く形成するときのマージンをαとすると、接続電極部４２１〜４２ｎのｙ方向の長さＬ１は、Ｌ１＝（ｂ／ｎ）−αとなる。ここで、０＜α＜（ｂ／ｎ）である。
【００３７】
αが大きいほどダイボディング時の許容度は大きくなるが、接触面積が小さくなるため、接触抵抗が大きくなる。
【００３８】
また、並列配置されたレーザ素子のうち、内側に配置されたレーザ素子の方が、外側に配置されたレーザ素子よりも熱が蓄積されやすい。このため、接続電極部の位置は、図６にも示したように、並列配置されたリッジ部の中心の列に近づくにつれて前端面側に配置するほうが、放熱性の観点から望ましい。
【００３９】
次に、図６の半導体チップ４０の分割領域Ａ１〜Ａｎに対応して、ｎ分割された配線層を有するサブマウント３０を図７に示す。長方形の配線層領域を上下にｎ分割し、配線層３２１〜３２ｎを形成している。配線層３２１〜３２ｎは、ｎ分割されたＡ１〜Ａｎの領域に対応している。各配線層３２１〜３２ｎのｙ方向の長さＬ２は、最も長い場合でも、領域Ａ１〜Ａｎの各長さｂ／ｎを越えないように形成される。マージンをβとすれば、Ｌ２＝（ｂ／ｎ）−βと表わせる。α＜βで、（β−α）が大きいほどダイボンディング時の回転方向ずれに対する許容角度は大きくなるが、ｘ方向及びｙ方向に対する許容ずれは小さくなる。また接合強度も小さくなる。実際にはα、βの値はダイボンディング装置の精度、レーザ素子製造プロセス時のマスクアライメント精度、サブマウント作製時の配線層パターンの位置精度から決定する。
【００４０】
次に、半導体チップ４０の積層構造の一例を図８に示す。図８は、１つのレーザ素子分の積層構造例を示すが、他のレーザ素子もこれと同じ構造により構成される。ｎ型ＧａＡｓ基板１上に、ｎ型ＧａＡｓバッファ層２、ｎ型ＡｌＧａＩｎＰクラッド層３、ｎ型ＡｌＧａＩｎＰガイド層４、ＡｌＧａＩｎＰ活性層５、ｐ型ＡｌＧａＩｎＰガイド層６、第１ｐ型ＡｌＧａＩｎＰクラッド層７、ｐ型エッチングストップ層８までが、平坦に積層されている。なお、ｐ型エッチングストップ層８は、ＡｌＧａＩｎＰ超格子層で構成される。このｐ型エッチングストップ層８上には、リッジ部が形成されている。リッジ部は、第２ｐ型ＡｌＧａＩｎＰクラッド層９と、第２ｐ型ＡｌＧａＩｎＰクラッド層９上に積層されたｐ型ＧａＡｓキャップ層１０で構成されている。リッジ部の側面からｐ型エッチングストップ層８の表面まで、ＳｉＯ２又はＳｉＮ等で形成された絶縁膜１１で覆われている。
【００４１】
製造工程を図９から図１３に示す。各半導体の結晶成長は、ＭＯＣＶＤ法（有機金属気相成長法）等により行われる。まず、ｎ型ＧａＡｓ基板１〜ｐ型ＧａＡａキャップ層１０までを積層し、絶縁膜となるＳｉＯ２膜１１Ａを成膜した後、リッジ部を形成するために、リッジ部両側の溝部に相当する領域のＳｉＯ２膜１１Ａをエッチングにより取り除く（（図９（ａ））。次に、ドライエッチング及びウェットエッチングを行い、レーザ素子ＬＤ１〜ＬＤ４に対応するリッジ部Ｒ１〜Ｒ４を形成する（（図９（ｂ））。このエッチングの工程では、ｐ型エッチングストップ層８により、上側からのエッチングは停止する。
【００４２】
次に、素子分離溝を形成する位置のＳｉＯ２膜をエッチングにより取り除き、ＳｉＯ２膜１１Ｂを作製する（図９（ｃ））。その後、図１０（ｄ）のように、ドライエッチングにより、素子分離溝１３を形成する。素子分離溝１３は、ｎ型ＧａＡｓバッファ層２を取り除き、ｎ型ＡｌＧａＩｎＰクラッド層３の途中まで形成される。次に、エッチングによりＳｉＯ２膜１１Ｂの全体を取り除いた後、新たなＳｉＯ２膜１１Ｃを成膜する（図１０（ｅ））。
【００４３】
リッジ部上のＳｉＯ２膜をエッチングにより除去し、さらに、カバー層として形成していたｐ型ＧａＡｓ層１０をエッチングにより取り除く（図１０（ｆ））。リッジ部上に、再度ｐ型ＧａＡｓキャップ層１０を形成する（図１１（ｇ））。ｐ電極１５の基礎となる金属層１５Ａを全体に形成する（図１１（ｈ））。金属層１５Ａは、例えば、Ｔｉ層の上にＡｕ層を積層したＴｉ／Ａｕの多層金属層で構成され、蒸着により形成される。
【００４４】
リッジ部上とリッジ部周辺の金属層１５Ａを残し、他の金属層をメタルエッチングにより除去し、ｐ電極（リッジ電極）１５を形成する（図１１（ｉ））。次に、ＳｉＯ２膜１１Ｄを全体に成膜し、ｎ型ＧａＡｓ基板１の裏面を研磨した後、裏面電極１６を形成する（図１２（ｊ））。ＳｉＯ２膜１１Ｄの成膜が終了すると、絶縁膜１１が形成される。絶縁膜１１は、絶縁膜（ＳｉＯ２膜）１１Ｃと絶縁膜（ＳｉＯ２膜）１１Ｄで構成される。裏面電極１６は、多層金属層で構成され、蒸着により形成される。
【００４５】
次に、図１２（ｋ）に示すように、電流を供給するレーザ素子のリッジ部上のＳｉＯ２膜だけをエッチングにより除去する。本実施例では、ＬＤ１のリッジ部Ｒ１上のＳｉＯ２膜だけを除去している。次に、金属層１７を全体に形成する（図１２（ｌ））。金メッキ層１８を必要な箇所に成膜した後（図１３（ｍ））、金メッキ層１８が形成されていない領域の金属層１７をメタルエッチングにより除去する（図１３（ｎ））。
【００４６】
以上のようにして、素子分離溝１３により分離されたレーザ素子ＬＤ１〜ＬＤ４を有するマルチビーム半導体レーザ装置が完成する。レーザ素子ＬＤ１〜ＬＤ４は、各々独立して駆動させることができる。
【００４７】
図１４は、図９から図１３に示した製造方法により作製された、４つの半導体レーザ素子を有するマルチビーム半導体レーザ装置を上面から見た平面図を示す。絶縁膜１１の上に金属層１７が積層され、金属層１７の上に金メッキ層１８が形成された状態が示されている。レーザ素子ＬＤ１〜ＬＤ４に対応するリッジ部Ｒ１〜Ｒ４が並列配置された状態が示されている。４箇所ある斜線で示された領域は、図１２（ｋ）で、絶縁膜となるＳｉＯ２膜１１Ｄをエッチングして取り除いた領域を示す。ここで、Ａ−Ａ’、Ｂ−Ｂ’、Ｃ−Ｃ’、Ｄ−Ｄ’における断面を図１５に示す。図１５（ａ）がＡ−Ａ’の断面を、図１５（ｂ）がＢ−Ｂ’の断面を、図１５（ｃ）がＣ−Ｃ’の断面を、図１５（ｄ）がＤ−Ｄ’の断面を示す。
【００４８】
この断面からわかるように、図１５（ａ）では、リッジ部Ｒ２上の絶縁膜が除去されて、リッジ電極１５と金属層１７が接触して電気的に接続されるため、リッジ部Ｒ２上の金メッキ層１８が対応するサブマウントの配線層とハンダで接合されることにより、サブマウント３０から電流が供給される。
【００４９】
図１５（ｂ）では、リッジ部Ｒ３上の絶縁膜が除去されて、リッジ電極１５と金属層１７と金メッキ層１８が接触して電気的に接続されるため、リッジ部Ｒ３の金メッキ層１８が対応するサブマウントの配線層とハンダで接合されることにより、サブマウント３０から電流が供給される。
【００５０】
図１５（ｃ）では、リッジ部Ｒ４上の絶縁膜が除去されて、リッジ電極１５と金属層１７と金メッキ層１８が接触して電気的に接続されるため、リッジ部Ｒ４の金メッキ層１８が対応するサブマウントの配線層とハンダで接合されることにより、サブマウント３０から電流が供給される。
【００５１】
図１５（ｄ）では、リッジ部Ｒ１上の絶縁膜が除去されて、リッジ電極１５と金属層１７と金メッキ層１８が接触して電気的に接続されるため、リッジ部Ｒ１の金メッキ層１８が対応するサブマウントの配線層とハンダで接合されることにより、サブマウント３０から電流が供給される。
【産業上の利用可能性】
【００５２】
本発明のマルチビーム半導体レーザ装置は、特に、光ディスク装置、レーザビームプリンタ、複写機などの光源に適用することができる。
【符号の説明】
【００５３】
３０    サブマウント
３１ａ〜３１ｄ  配線層
４０    半導体チップ
４１ａ〜４１ｄ  接続電極部
【図１】
2012216710.tif 000003
【図２】
2012216710.tif 000004
【図３】
2012216710.tif 000005
【図４】
2012216710.tif 000006
【図５】
2012216710.tif 000007
【図６】
2012216710.tif 000008
【図７】
2012216710.tif 000009
【図８】
2012216710.tif 000010
【図９】
2012216710.tif 000011
【図１０】
2012216710.tif 000012
【図１１】
2012216710.tif 000013
【図１２】
2012216710.tif 000014
【図１３】
2012216710.tif 000015
【図１４】
2012216710.tif 000016
【図１５】
2012216710.tif 000017
【図１６】
2012216710.tif 000018
【図１７】
2012216710.tif 000019