(57)【要約】【課題】  複数の素子部の間の絶縁体へのクラックの侵入を防止できる半導体発光素の製造方法を提供する。【解決手段】半導体発光素子の製造方法は、成長基板に達する分離溝を半導体積層体に形成して半導体積層体を複数の素子部として分離しかつ成長基板の表面を露出させる素子分離工程と、半導体積層体の第１膜厚より小なる第２膜厚を有する絶縁犠牲層を分離溝の成長基板の表面上に形成する絶縁犠牲層形成工程と、絶縁犠牲層の材料と異なる絶縁材料で分離溝を埋めて、半導体積層体の第１膜厚に達する絶縁犠牲層の第２膜厚より厚い第３膜厚を有する絶縁支持部を、絶縁犠牲層上に形成する絶縁支持部形成工程と、成長基板に形成されている半導体積層体上に支持基板を貼り付ける接合工程と、半導体積層体から成長基板を剥離して絶縁犠牲層を露出させる工程と、エッチングにより絶縁犠牲層を除去し絶縁支持部を露出させる除去工程と、を含む。【選択図】  図５
2012195435.tif 000002
【特許請求の範囲】
【請求項１】
複数の素子部が１つの基板上に形成された半導体発光素子の製造方法であって、
成長基板上に第１膜厚を有する半導体積層体を形成する半導体積層体形成工程と、
前記成長基板に達する分離溝を前記半導体積層体に形成して前記半導体積層体を複数の素子部として分離しかつ前記成長基板の表面を露出させる素子分離工程と、
前記半導体積層体の前記第１膜厚より小なる第２膜厚を有する絶縁犠牲層を前記分離溝の前記成長基板の表面上に形成する絶縁犠牲層形成工程と、
前記絶縁犠牲層の材料と異なる絶縁材料で前記分離溝を埋めて、前記半導体積層体の第１膜厚に達する前記絶縁犠牲層の前記第２膜厚より厚い第３膜厚を有する絶縁支持部を、前記絶縁犠牲層上に形成する絶縁支持部形成工程と、
前記成長基板に形成されている前記半導体積層体上に支持基板を貼り付ける接合工程と、
前記半導体積層体から前記成長基板を剥離して前記絶縁犠牲層を露出させる工程と、
エッチングにより前記絶縁犠牲層を除去し前記絶縁支持部を露出させる除去工程と、を含むことを特徴とする製造方法。
【請求項２】
前記絶縁犠牲層の前記第２膜厚は１００ｎｍ乃至３００ｎｍであることを特徴とする請求項１に記載の製造方法。
【請求項３】
前記素子分離工程と前記絶縁犠牲層形成工程との間に、前記複数の素子部毎に前記半導体積層体上に第１電極及び第２電極を形成する電極形成工程と前記第１電極及び前記第２電極を囲み電気的に絶縁すると共に前記分離溝における前記複数の素子部の前記半導体積層体の側面を覆う第１保護絶縁膜を形成する工程とを含むこと、並びに、
前記絶縁犠牲層形成工程と前記接合工程との間に、前記半導体積層体の前記複数の素子部のうちの隣接する２つの前記第１電極及び前記第２電極を接続する配線電極を形成する電極配線工程と前記配線電極を覆う第２保護絶縁膜を形成する工程とを含むこと、を特徴とする請求項１又は２に記載の製造方法。
【請求項４】
前記除去工程において、前記エッチングにより前記複数の素子部の前記半導体積層体の表面に粗面を形成することを特徴とする請求項１乃至３のいずれか１に記載の製造方法。
【請求項５】
前記素子分離工程と前記絶縁犠牲層形成工程との間に、前記複数の素子部毎に前記半導体積層体上に第１電極を形成する工程を含むこと、並びに、
前記除去工程の後に、前記複数の素子部毎に前記半導体積層体上に第２電極を形成する工程を含むこと、を特徴とする請求項１又は２に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の半導体発光素子部が共通基板上に形成された半導体発光素子の製造方法に関する。
【背景技術】
【０００２】
近年、ＧａＮ系発光デバイスなどの発光素子の高輝度化が進み、製造技術の向上により素子への注入電流を増加させたり、素子サイズの大型化による光取り出し面の面積を拡大させるなど様々な方法が提案されている。
【０００３】
半導体発光素子のパッケージ実装時に複数の個別の素子を支持基板上に並べるのではなく、成長基板上で発光半導体積層体を分割し、例えば、1mm x 4mmの矩形発光面が必要であれば、４個の1mm x 1mmの矩形素子部に並べた状態で分割し、1デバイスとして形成する半導体プロセスが開発されている。発光半導体積層体を複数の素子部に分割した構造を半導体発光素子に採用して高輝度化を行っても、注入電流の増加によるデバイス性能低下問題を無視することはできない。
【０００４】
半導体素子部の基板がサファイアの場合、サファイアの熱伝導率が低いためにデバイスの熱がパッケージ基板に伝わりにくく性能を低下させてしまう。
【０００５】
そこで、サファイア基板を除去し代わりに熱伝導性が良く導電性の基板を使用する構造が開発されている(特許文献１，２，３参照)。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−１５７６９２号公報
【特許文献２】特表２０１０−２４５３６５号公報
【特許文献３】特表２００８−５１５２０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
従来の製造方法では、チップサイズを大きくすると、注入電流が増加する。その為、電流の損失（発光に寄与しない電子）が増加してしまう。発光に寄与しない電子は、熱に変換されるためチップサイズを大型化すると、発熱量が増加してしまうため、熱伝導性の低い基板（例えばサファイア）を用いた場合、発光効率が著しく低下してしまう。また、素子サイズを大きくしていくと注入電流の密度に分布ができてしまうため、均一な発光分布を得ることが難しい。そこで、発光半導体積層体を複数の素子部に分割した構造を半導体発光素子に採用することで、注入電流増加による発光分布の悪化の問題は回避できる。
【０００８】
しかし、発光半導体積層体を分割することで素子部間に非発光の領域が発生してしまう。この非発光の領域が、発光の色むらや、デバイスの信頼性の低下の原因となる。
【０００９】
例えば、特許文献１に開示の技術の場合、素子部の間にメタル電極があるため、素子部の間に輝度むらに起因する色むらが発生する。さらに、成長基板の除去工程に、ケミカルメカニカルポリッシュ（ＣＭＰ）工程を用いなければならないため、素子のクラック、素子部の間の絶縁層のクラックなど信頼性を著しく低下させてしまう。
【００１０】
特許文献２に開示の技術の場合、素子を分割する際に成長基板までエッチングしないで、バッファー層を残し、その後、レーザーリフトオフ（LLO:Laser Lift Off）法で成長基板を剥離している。このプロセスの場合、ＬＬＯ法でバッファー層のＧａＮが分解し窒素ガスが爆発的に増加することで素子部の間の絶縁体にクラックが発生してしまい、信頼性を大きく低下させてしまう。
【００１１】
特許文献３では、半導体デバイスの素子部の間、電極間等、封止材料の候補に有機材料、ポリイミド溶液の印刷等を用い得ることが示唆されている。ポリイミドのような熱耐性の高い有機材料も使用可能あるが、有機材料は有色であり可視光を吸収してしまうため、除去しなければならない。白色ＬＥＤの色むらや、素子部の間の強度に対して対策がさらに織り込まれなければならないという問題がある。
【００１２】
本発明は、上述した点に鑑みてなされたものであり、素子部の間の絶縁体へのクラックの侵入を防止することができる半導体発光素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上述した課題を解決するために、本発明の半導体発光素子の製造方法は、複数の素子部が１つの基板上に形成された半導体発光素子の製造方法であって、成長基板上に第１膜厚を有する半導体積層体を形成する半導体積層体形成工程と、成長基板に達する分離溝を半導体積層体に形成して半導体積層体を複数の素子部として分離しかつ成長基板の表面を露出させる素子分離工程と、半導体積層体の第１膜厚より小なる第２膜厚を有する絶縁犠牲層を分離溝の成長基板の表面上に形成する絶縁犠牲層形成工程と、絶縁犠牲層の材料と異なる絶縁材料で分離溝を埋めて、半導体積層体の第１膜厚に達する絶縁犠牲層の第２膜厚より厚い第３膜厚を有する絶縁支持部を、絶縁犠牲層上に形成する絶縁支持部形成工程と、成長基板に形成されている半導体積層体上に支持基板を貼り付ける接合工程と、半導体積層体から成長基板を剥離して絶縁犠牲層を露出させる工程と、エッチングにより絶縁犠牲層を除去し絶縁支持部を露出させる除去工程と、を含むことを特徴とする。
【発明の効果】
【００１４】
本発明の半導体発光素子の製造方法によれば、素子部の間の成長基板側の絶縁犠牲層により絶縁支持部にクラックが入ることを防止することができ、さらに、透明絶縁無機材料を絶縁体層に用いることで、色むらを解消し、さらに、半導体発光素子の耐久性が向上する。
【図面の簡単な説明】
【００１５】
【図１】本発明による実施例の半導体発光素子の製造方法における各製造工程を説明するための基板の概略断面図である。
【図２】同実施例の半導体発光素子の製造方法における各製造工程を説明するための基板の概略断面図である。
【図３】同本実施例の半導体発光素子の製造方法における各製造工程を説明するための基板の概略断面図である。
【図４】同本実施例の半導体発光素子の製造方法における各製造工程を説明するための基板の概略断面図である。
【図５】同本実施例の半導体発光素子の製造方法における各製造工程を説明するための基板の概略断面図である。
【図６】本発明による他の実施例の半導体発光素子の製造方法における一部の製造工程を説明するための基板の概略断面図である。
【発明を実施するための形態】
【００１６】
以下、本発明による実施例のフリップチップタイプ半導体発光素子の製造方法について添付図面を参照しつつ説明する。なお、この実施例では基板上に複数のの素子部を製造する場合であってその内の２つの素子部を示している。
【００１７】
［半導体積層体形成工程］
図１（ａ）に示すように、半導体積層体形成工程では、サファイアからなる成長基板１１が用意され、成長基板１１上に、ＭＯＣＶＤ（有機金属化学気相成長）法を用いて窒化物系半導体からなる半導体積層体１２が形成される。例えば、半導体積層体１２は、図示しないが、膜厚５μｍのｎ型ＧａＮ層、膜厚０．５μｍのＩｎＧａＮ量子井戸層を含む多重量子井戸発光層、及び膜厚０．５μｍのｐ型ＧａＮ層がこの順序で積層された積層体である。半導体積層体１２は成長基板１１上に第１膜厚６μｍを有するように形成される。なお、成長基板には、サファイア基板以外でもスピネル、ＳｉＣ、ＺｎＯなどの材料を用いることができる。
【００１８】
［素子分離工程］
素子分離工程では、半導体積層体を複数の素子部として分離するためにレジストマスクを用いたドライエッチングにより、図１（ｂ）に示すように、成長基板１１に達する複数の分離溝ＳＴが半導体積層体１２に形成されて、成長基板１１の表面が露出する。格子状の分離溝ＳＴが形成されることにより、半導体積層体１２は矩形の素子領域に分割され、複数の半導体積層体１２の素子部が画定される。
【００１９】
［電極形成工程］
また、電極形成工程では、導体積層体の一方の表面に第１及び２電極が形成される。例えば、第２電極（ｎ電極）のためにレジストマスクを用いたドライエッチングが施され、半導体積層体１２の複数の素子部ごとにｎ型ＧａＮ層（図示せず）の一部が表出するように、凹部Ｒｃｃが形成される（図１（ｃ））。
【００２０】
次に、図２（ｄ）に示すように、第１電極１３ｐが半導体積層体１２のｐ型ＧａＮ層（図示せず）に形成される。例えば、第１電極として、レジストパターンを新たにフォトリソグラフィで形成した後、電子ビーム蒸着法により、Ｐｔ／Ａｇ／Ｔｉ／Ｐｔ／Ａｕからなる多層膜であるｐ電極が形成される。
【００２１】
次に、レジストマスクを施し第１電極１３ｐと分離溝ＳＴの底で露出している成長基板１１の表面を除いて、図２（ｅ）に示すように、第１電極１３ｐを囲み、凹部から分離溝における複数の素子部の半導体積層体１２の側面に亘り表面を覆うように、蒸着によりＳｉＯ２からなる第１保護絶縁膜１４が形成される。
【００２２】
次に、第２電極（ｎ電極）のため開口が凹部の保護絶縁膜１４に形成され、図２（ｆ）に示すように、当該開口に第２電極１３ｎがｎ型ＧａＮ層（図示せず）に接続されて形成される。例えば、第２電極として、レジストパターンを新たにフォトリソグラフィで形成した後、電子ビーム蒸着法により、Ｔｉ／Ａｌ／Ｔｉ／Ｐｔ／Ａｕからなる多層膜であるｎ電極が形成される。
【００２３】
［絶縁犠牲層形成工程］
半導体積層体１２の間のそれぞれの分離溝の底で露出している成長基板１１の表面にスピンコーティング法などで絶縁犠牲層材料溶液を塗布して、アニール処理で硬化させて、図３（ｇ）に示すように、絶縁犠牲層１５が成長基板１１の上に形成される。絶縁犠牲層１５の効果は、後の成長基板剥離工程で形成される絶縁支持部１６へのクラックの侵入を防止できることである。このクラック侵入防止機能を有する絶縁犠牲層１５はＳＯＧ（スピンオングラス）のような１００ｎｍ乃至３００ｎｍ程度の膜厚を比較的容易に積層できる材料からなることが好ましい。かかる絶縁犠牲層１５は半導体積層体１２の有する第１膜厚６μｍよりかなり小なる第２膜厚を有するように、形成される。絶縁犠牲層１５の膜厚が、１００ｎｍ未満であるとクラック侵入防止が不十分となり、３００ｎｍを超えると得られる光取り出し面の平坦性が損なわれる虞がある。
【００２４】
［絶縁支持部形成工程］
半導体積層体１２の間の分離溝の底の絶縁犠牲層１５にスピンコーティング法でなどで絶縁支持部材料溶液を塗布後、アニール処理で硬化して、図３（ｈ）に示すように、絶縁支持部１６が絶縁犠牲層１５の上に形成される。すなわち、絶縁犠牲層１５の材料と異なる絶縁体材料で保護絶縁膜１４で覆われた分離溝を埋めて、半導体積層体１２の第１膜厚６μｍに達するように絶縁犠牲層１５の第２膜厚（１００ｎｍ乃至３００ｎｍ）より厚い第３膜厚（５９００ｎｍ乃至５７００ｎｍ）を有する絶縁支持部１６が絶縁犠牲層１５の上に形成される。
【００２５】
半導体積層体１２の素子部の間を絶縁支持部１６で埋める最も大きな理由は、後工程の熱伝導性基板（支持基板）のウエハボンディング工程の為の共晶金属を均一膜厚で蒸着するためである。また、本実施例の素子構造である薄膜フリップチップ構造の場合、絶縁支持部１６には後工程の配線電極１７を蒸着するための支持体としても効果がある。
【００２６】
さらに、この絶縁支持部１６は、その絶縁体材料が素子からの発光を透過する材料である場合、色むらを低減できる効果がある。また、絶縁体を用いることで素子部の間の絶縁性をより強固なものにし、デバイスの信頼性を向上させる効果も期待できる。絶縁支持部１６はＺｎＯのような厚膜積層が容易な絶縁材料を用いることが好ましい。
【００２７】
上記の絶縁犠牲層及び絶縁支持部の絶縁体材料としては、酸化シリコン系材料、窒化シリコン（ＳｉＮｘ）や、ＺｎＯや、金属酸化物高誘電絶縁膜などの無機系絶縁材料を用いることができ、これらの組み合わせを用いることもできる。例えば、酸化シリコン系材料として、酸化シリコン（ＳｉＯｘ）、酸化窒化シリコン（ＳｉＯＮ）、ＳＯＧ（スピンオングラス）、低誘電率ＳｉＯｘ系材料（例えば、有機ＳＯＧ）が挙げられる。上記の絶縁犠牲層及び絶縁支持部の絶縁体材料の選択には、それぞれの成膜、積層の後に残留応力が異なったり、その応力差が大きくなったりするものを選び、それを利用して絶縁犠牲層の剥離を促進することができる。
【００２８】
［電極配線工程］
図３（ｉ）に示すように、半導体積層体１２の素子部の隣接する２つの第１電極１３ｐ及び第２電極１３ｎの間の保護絶縁膜１４及び絶縁支持部１６上に亘り配線電極１７が形成される。すなわち、電極配線工程において、半導体積層体１２の隣接する２つの素子部が第１電極１３ｐ及び第２電極１３ｎにて直列接続される。例えば、配線電極は、レジストパターンを新たにフォトリソグラフィで形成した後、電子ビーム蒸着法により、Ｐｔ／Ａｇ／Ｔｉ／Ｐｔ／Ａｕからなる多層膜として形成される。
【００２９】
配線電極１７は素子部の間の反射ミラーとしても作用するため反射率の高いｐ電極と同じ電極材料を用いる。
【００３０】
［第２保護絶縁膜形成工程］
図４（ｊ）に示すように、配線電極１７を覆う第２保護絶縁膜１８を形成する。例えば、後のウエハボンディング工程にて貼り合わされる支持基板から電気的に絶縁状態とするために配線電極１７上にＳｉＯ２からなる第２保護絶縁膜１８を形成する。
【００３１】
［接着層形成工程］
図４（ｋ）に示すように、後のウエハボンディング工程にて支持基板を貼り合わすための第１接着層１９が第２保護絶縁膜１８上に形成される。
【００３２】
例えば、第１接着層１９は、レジストパターンを新たにフォトリソグラフィで形成した後、電子ビーム蒸着法により、Ｔｉ／Ｐｔ／Ａｕ／ＡｕＳｎからなる多層膜として形成される。
【００３３】
［ウエハボンディング工程：接合工程］
次に、半導体積層体を支持するためのＳｉ単結晶などの支持基板を準備する。Ｓｉの支持基板２０上には、例えば真空蒸着法によりＡｕＳｎ共晶材の第２接着層２１が形成されている（メタライズＳｉ基板）。そして、図４（ｌ）に示すように、成長基板１１の半導体積層体１２上の第１接着層１９と支持基板２０の第２接着層２１とがＡｕＳｎの共晶を利用して張り合わされる。第１接着層１９と第２接着層２１と共晶となり接合層となる。例えば、圧力３ＭＰａで加圧した状態で３００℃に加熱して１０分間保持した後、室温まで冷却することにより融着接合が行われる。
【００３４】
［成長基板剥離工程］
次に、図５（ｍ）に示すように、ＬＬＯ法により、成長基板１１の裏面側より半導体積層体１２の全域に亘ってレーザ光を照射し、半導体積層体１２から成長基板１１を剥離する。レーザ光光源としてはＫｒＦエキシマレーザ、ＡｒＦエキシマレーザ、Ｎｄ：ＹＡＧレーザが挙げられる。ＬＬＯ法によるレーザ光はサファイア成長基板１１に対しては透過し、半導体積層体１２を構成するＧａＮに吸収され、成長基板１１との界面付近で、ＧａＮバッファ層の一部が金属Ｇａ及びＮ２ガスに分解される。これにより、レーザ光照射部分においては、半導体積層体１２から成長基板１１が剥離される。その後、必要に応じて、半導体積層体１２のｎ型ＧａＮ層の露出したＧａＮ層の剥離面を研磨やエッチングを施してもよい。半導体積層体１２から成長基板１１が剥離され絶縁犠牲層１５又は絶縁支持部１６が露出する。
【００３５】
絶縁犠牲層１５があるので、ＬＬＯ工程で以下の２点で、絶縁支持部１６にクラックが入る原因が解消できる。
【００３６】
第１に、絶縁犠牲層１５とサファイア成長基板１１の界面がＬＬＯ工程後も密着している状態である場合、サファイアに密着した絶縁犠牲層１５の存在で、絶縁犠牲層１５が絶縁支持部１６から剥がれることで絶縁支持部１６が砕けることを防ぐことができる。
【００３７】
第２に、絶縁犠牲層１５とサファイア成長基板１１の界面にＧａＮの残渣がある場合には、ＬＬＯ工程で、ＧａＮがＧａとＮ２に分解するためにガス体積が爆発的に増加することで絶縁支持部１６にクラックが発生してしまう。しかし、絶縁犠牲層１５にクラックが入ることはあるが、絶縁支持部１６にまでクラックが入ることを防止することができる。これは、組成が異なる絶縁体層を２層積層することにより、Ｎ２ガスによる応力増加を、絶縁犠牲層１５で緩和できるためである。
【００３８】
［マイクロコーン形成工程（除去工程）］
支持基板２０の露出している半導体積層体１２の表面に残る融解したＧａ残渣を塩酸でウエットエッチングを施し、除去する。
【００３９】
続いて、図５（ｎ）に示すように、半導体積層体１２の表面にドライエッチングを施し、光取り出し面にマイクロコーン２２を形成する。
【００４０】
ここで、マイクロコーン形成前の半導体積層体１２の表面は、剥離せず残った絶縁犠牲層が残渣として点在するが、これは、マイクロコーン形成の工程で除去される。よって、絶縁犠牲層を除去するための工程を必要としないが、必要であれば、絶縁犠牲層を除去するための工程を制限するものではない。よって、かかる除去工程において、エッチングにより複数の素子部の半導体積層体１２の表面に粗面を形成することができる。
【００４１】
［蛍光体塗布工程］
図５（ｏ）に示すように、半導体積層体１２の表面上のマイクロコーン２２の全面に、波長変換層２３を形成する。たとえばシリコーン樹脂材料とＹＡＧ系蛍光体粒子を混合したもの（材料混合液）をディスペンサーなどで滴下する。蛍光塗布膜の表面の凹凸は平坦化される。また、１枚の膜として塗布膜が形成されるため、各ＬＥＤ素子２１上部における蛍光体濃度が一定となる。塗布膜を、その形状を維持したまま硬化させて、波長変換層２３が形成される。
【００４２】
以上のプロセス工程で複数の発光半導体素子部が１つの基板上に形成された半導体発光素子が製造される。
【００４３】
本実施例ではＺｎＯ、ＳＯＧなど絶縁支持部は、従来の有機透明絶縁膜、例えばポリイミドに比べ、可視光を吸収しないため、除去を必要としない。このため本実施例では蛍光体が溝に入り込むことがなく、色むらを防ぐことができる。また、従来、クラックが絶縁支持部に入ることで光の伝播経路がかわり、光取り出し量が変化してしまうが、クラック侵入を絶縁犠牲層により防止することで、発光半導体積層体を複数の素子部に分割する構造による潜在的な色むらを低減することができる。
【００４４】
以上のように、本実施例により、絶縁犠牲層により素子部の間の絶縁支持部にクラックが入ることを防止できデバイス信頼性を高め、さらに、透明絶縁無機材料を絶縁体層に用いることで、色むらを解消することができる。
【００４５】
［変形例］
上記実施例では、フリップチップタイプ半導体発光素子を示したが、本発明は、これに限られず、半導体積層体の両面にそれぞれ第１電極と第２電極を形成する半導体発光素子の製造方法にも適用できる。
【００４６】
すなわち、上記の素子分離工程と絶縁犠牲層形成工程との間に、複数の素子部毎に半導体積層体上に第１電極を形成する工程を実行し、上記の除去工程の後に複数の素子部毎に半導体積層体上に第２電極を形成する工程を実行しても、上記の同様の効果を得ることができる。
【００４７】
この変形例では、上記実施例の［電極形成工程］において、半導体積層体の一方の表面に第１及び２電極が形成される代わりに、第１電極１３ｐのみが半導体積層体１２に形成され、保護絶縁膜が形成されずに、上記［絶縁犠牲層形成工程］と［絶縁支持部形成工程］が実行され、上記［電極配線工程］と［保護絶縁膜形成工程］が実行さずに、［接着層形成工程］と［ウエハボンディング工程］と［成長基板剥離工程］が実行される。
【００４８】
図６（ａ）は、かかる［成長基板剥離工程］を説明するための基板を示す。図示するように、支持基板２０の第２接着層２１と第１接着層１９とから共晶となった接合層に直接接触する第１電極１３ｐのみが半導体積層体１２に設けられている。半導体積層体１２の素子部の間には絶縁犠牲層１５及び絶縁支持部１６が積層されている。半導体積層体１２の第１電極１３ｐの反対側（絶縁犠牲層１５の側）から全域に亘ってレーザ光を照射し、半導体積層体１２から成長基板１１が剥離される。
【００４９】
図６（ｂ）に示すように、［マイクロコーン形成工程（除去工程）］では、支持基板２０の露出している半導体積層体１２の表面に残る融解したＧａ残渣を塩酸で除去し、半導体積層体１２のｎ型ＧａＮ層（図示せず）表面にドライエッチングを施し、光取り出し面にマイクロコーン２２を形成する。
【００５０】
図６（ｃ）に示すようにマイクロコーン形成工程（除去工程）の後に、第２電極１３ｎが半導体積層体１２のマイクロコーン２２の上に形成される。例えば、第２電極として、レジストパターンを新たにフォトリソグラフィで形成した後、電子ビーム蒸着法により、Ｔｉ／Ａｌ／Ｔｉ／Ｐｔ／Ａｕからなる多層膜であるｎ電極が形成される。
【符号の説明】
【００５１】
１０  半導体発光素子
１１  成長基板
１２  半導体積層体
１３ｐ  第１電極
１３ｎ  第２電極
１４  第１保護絶縁膜
２０  支持基板
２２  マイクロコーン
２３  波長変換層
ＳＴ  分離溝
【図１】
2012195435.tif 000003
【図２】
2012195435.tif 000004
【図３】
2012195435.tif 000005
【図４】
2012195435.tif 000006
【図５】
2012195435.tif 000007
【図６】
2012195435.tif 000008