(57)【要約】【課題】より薄型化が可能な電子モジュールを提供すること。【解決手段】第１の面と該第１の面に対向する第２の面とを有する板状絶縁層と、この板状絶縁層に埋め込まれた第１の電気／電子部品と、第１の電気／電子部品との電気的接続領域を有する、板状絶縁層の第１の面上に設けられた配線パターンと、配線パターンの接続領域と第１の電気／電子部品とを電気的に接続する接続部材と、板状絶縁層の第１の面上に、配線パターンの接続領域の第１の電気／電子部品に対向する側とは反対の側をランドの領域として用いてはんだで実装された第２の電気／電子部品とを具備する。【選択図】図１
2012015397.tif 000002
【特許請求の範囲】
【請求項１】
第１の面と該第１の面に対向する第２の面とを有する板状絶縁層と、
前記板状絶縁層に埋め込まれた第１の電気／電子部品と、
前記第１の電気／電子部品との電気的接続領域を有する、前記板状絶縁層の前記第１の面上に設けられた配線パターンと、
前記配線パターンの前記接続領域と前記第１の電気／電子部品とを電気的に接続する接続部材と、
前記板状絶縁層の前記第１の面上に、前記配線パターンの前記接続領域の前記第１の電気／電子部品に対向する側とは反対の側をランドの領域として用いてはんだで実装された第２の電気／電子部品と
を具備することを特徴とする電子モジュール。
【請求項２】
前記接続部材がはんだであり、
前記第２の電気／電子部品の実装に用いられた前記はんだが、前記接続部材としての前記はんだより溶融温度が低いこと
を特徴とする請求項１記載の電子モジュール。
【請求項３】
前記接続部材が、前記配線パターンと電気導通して該配線パターンから、前記電気／電子部品の端子に電気導通するように延設されたビアホール内めっきビアであることを特徴とする請求項１記載の電子モジュール。
【請求項４】
前記第１、第２の電気／電子部品が、ともに、第１の端子と第２の端子とを有する２端子の表面実装型受動素子部品であり、該第１の端子どうしおよび該第２の端子どうしが前記配線パターンを挟んで重なるように位置していることを特徴とする請求項２または３記載の電子モジュール。
【請求項５】
前記板状絶縁層の板厚み内部に設けられた第２の配線パターンと、
前記配線パターンと電気導通して該配線パターンから、前記第２の配線パターンに電気導通するように延設された、層間接続体たる第２のビアホール内めっきビアと
をさらに具備することを特徴とする請求項３記載の電子モジュール。
【請求項６】
前記接続部材が、導電性接着剤であることを特徴とする請求項１記載の電子モジュール。
【請求項７】
前記第１の電気／電子部品が、端子パッドを有する半導体チップと、該半導体チップ上で該端子パッドに電気的接続された、グリッド状配列の表面実装用端子とを備えた半導体素子部品であり、
前記第２の電気／電子部品が、第１の端子と第２の端子とを有する２端子の表面実装型受動素子部品であること
を特徴とする請求項１記載の電子モジュール。
【請求項８】
前記第１の電気／電子部品が、第１の端子と第２の端子とを有する２端子の表面実装型受動素子部品であり、
前記第２の電気／電子部品が、端子パッドを有する半導体チップと、該半導体チップ上で該端子パッドに電気的接続された、グリッド状配列の表面実装用端子とを備えた半導体素子部品であること
を特徴とする請求項１記載の電子モジュール。
【請求項９】
前記配線パターンが、前記板状絶縁層に接する面と対向する面上には多層化配線構造のない最外配線層のパターンであることを特徴とする請求項１記載の電子モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線板を介して部品が回路を形成するように実装された電子モジュールに係り、特に、薄型化を目指した構成の電子モジュールに関する。
【背景技術】
【０００２】
配線板内部に埋め込まれた部品と配線板表面に実装された部品とを有する電子モジュールの先行技術例として特開２００３−１９７８４９号公報記載のものがある。このような電子モジュールは、３次元的に見て部品のより高密度な配置が可能であり、小型化、軽量化が要求される近年の携帯型電子機器向けに適している。
【０００３】
小型の機器への適性をさらに向上するには、配線板自体の薄型化もその要素となる。配線板を介して部品が回路を形成するように実装された電子モジュールでは、部品はもちろん配線板も電子モジュールとしての厚さにかかわることによる。より薄型の電子モジュールにより、ますます小型軽量化が求められる携帯型電子機器への適用が可能になる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−１９７８４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、配線板を介して部品が回路を形成するように実装された電子モジュールにおいて、より薄型化が可能な電子モジュールを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様である電子モジュールは、第１の面と該第１の面に対向する第２の面とを有する板状絶縁層と、前記板状絶縁層に埋め込まれた第１の電気／電子部品と、前記第１の電気／電子部品との電気的接続領域を有する、前記板状絶縁層の前記第１の面上に設けられた配線パターンと、前記配線パターンの前記接続領域と前記第１の電気／電子部品とを電気的に接続する接続部材と、前記板状絶縁層の前記第１の面上に、前記配線パターンの前記接続領域の前記第１の電気／電子部品に対向する側とは反対の側をランドの領域として用いてはんだで実装された第２の電気／電子部品とを具備することを特徴とする。
【０００７】
すなわち、この電子モジュールでは、板状絶縁層の面上に設けられた配線パターンに、埋め込みの第１の電気／電子部品との接続領域が取られている。配線パターンのこの接続領域は、その第１の電気／電子部品に対向する側とは反対の側がランドの領域として用いられて、外側に設けられる第２の電気／電子部品のはんだ実装に供されている。このような構成によれば、埋め込みの電気／電子部品（第１の電気／電子部品）と外側に実装の電気／電子部品（第２の電気／電子部品）とが、同一の配線パターンへの電気的接続を有することになっており、別々の層の配線パターンおよびその間の絶縁層を設けていないので、より薄型の電子モジュールになる。
【発明の効果】
【０００８】
本発明によれば、配線板を介して部品が回路を形成するように実装された電子モジュールにおいて、より薄型化が可能な電子モジュールを提供することができる。
【図面の簡単な説明】
【０００９】
【図１】一実施形態に係る電子モジュールの構成を模式的に示す断面図、およびそのうちの電気／電子部品の部分を模式的に示す平面図。
【図２】図１に示した電子モジュールにおける、電気／電子部品の部分に関する配置別の例を示す平面図。
【図３】図１に示した電子モジュールの製造過程の一部を模式的に断面で示す工程図。
【図４】図３に示した製造過程における補足的な平面図。
【図５】図１に示した電子モジュールの製造過程の別の一部を模式的に断面で示す工程図。
【図６】図１に示した電子モジュールの製造過程のさらに別の一部を模式的に断面で示す工程図。
【図７】別の実施形態に係る電子モジュールの構成を模式的に示す断面図。
【図８】図７に示した電子モジュールの製造過程の一部を模式的に断面で示す工程図。
【図９】図７に示した電子モジュールの製造過程の別の一部を模式的に断面で示す工程図。
【図１０】さらに別の実施形態に係る電子モジュールの構成を模式的に示す断面図。
【図１１】さらに別の（第４の）実施形態に係る電子モジュールの構成を模式的に示す断面図。
【発明を実施するための形態】
【００１０】
本発明の実施態様として、前記接続部材がはんだであり、前記第２の電気／電子部品の実装に用いられた前記はんだが、前記接続部材としての前記はんだより溶融温度が低い、とすることができる。接続部材としてはんだを用いるのは、接続部材のひとつの例であるが、その場合には、第２の電気／電子部品をはんだで実装するときに、接続信頼性確保のため接続部材の再溶融を防止することが望ましい。第２の電気／電子部品の実装に用いるはんだが、接続部材としてのはんだより溶融温度が低い組み合わせとすれば、これを実現することができる。
【００１１】
また、実施態様として、前記接続部材が、前記配線パターンと電気導通して該配線パターンから、前記電気／電子部品の端子に電気導通するように延設されたビアホール内めっきビアである、とすることができる。または、前記接続部材が、導電性接着剤である、とすることもできる。これらもそれぞれ接続部材としてのひとつの例であるが、これらの場合には、第２の電気／電子部品をはんだで実装するときに、接続部材の再溶融というような難点は原理的に発生せず、第２の電気／電子部品を実装するはんだの材料選択の自由度が大きい。
【００１２】
また、実施態様として、前記第１、第２の電気／電子部品が、ともに、第１の端子と第２の端子とを有する２端子の表面実装型受動素子部品であり、該第１の端子どうしおよび該第２の端子どうしが前記配線パターンを挟んで重なるように位置している、とすることができる。この場合には、表面実装型受動素子部品の、３次元的なより高密度な配置が実現する。このような２つの部品の例として、キャパシタとインダクタとの並列接続で構成されるタンク回路要素、高周波用の低容量キャパシタと低周波用の高容量キャパシタとの並列接続で構成されるバイパスコンデンサのほか、キャパシタと抵抗素子との並列接続やインダクタと抵抗との並列接続で構成される位相遅れ（進み）要素などが挙げられる。
【００１３】
また、実施態様として、前記板状絶縁層の板厚み内部に設けられた第２の配線パターンと、前記配線パターンと電気導通して該配線パターンから、前記第２の配線パターンに電気導通するように延設された、層間接続体たる第２のビアホール内めっきビアとをさらに具備する、とすることができる。この場合、接続部材が、配線パターンと電気導通してこの配線パターンから、電気／電子部品の端子に電気導通するように延設されたビアホール内めっきビアである場合との相性がよい。すなわち、これらの２箇所のビアホール内めっきビアを同一の工程により同時期に形成することができる。
【００１４】
また、実施態様として、前記第１の電気／電子部品が、端子パッドを有する半導体チップと、該半導体チップ上で該端子パッドに電気的接続された、グリッド状配列の表面実装用端子とを備えた半導体素子部品であり、前記第２の電気／電子部品が、第１の端子と第２の端子とを有する２端子の表面実装型受動素子部品である、とすることができる。この態様は、半導体素子部品と表面実装型受動素子部品とを配線パターンを介して向かい合わせに設けるものである。表面実装型受動素子部品は、例えば、バイパスコンデンサ、ダンピング抵抗、終端抵抗、プルアップ（プルダウン）抵抗などの機能素子として設けることができる。この態様は、半導体素子部品とこの部品の周辺部品として必要な表面実装型受動素子部品との、３次元的なより高密度な配置が実現する。
【００１５】
また、実施態様として、前記第１の電気／電子部品が、第１の端子と第２の端子とを有する２端子の表面実装型受動素子部品であり、前記第２の電気／電子部品が、端子パッドを有する半導体チップと、該半導体チップ上で該端子パッドに電気的接続された、グリッド状配列の表面実装用端子とを備えた半導体素子部品である、とすることもできる。この態様も、半導体素子部品と表面実装型受動素子部品とを配線パターンを介して向かい合わせに設けるものであるが、第１、第２の電気／電子部品の配置が上記の態様と逆になっている。この態様でも、半導体素子部品とこの部品の周辺部品として必要な表面実装型受動素子部品との、３次元的なより高密度な配置が実現する。
【００１６】
また、実施態様として、前記配線パターンが、前記板状絶縁層に接する面と対向する面上には多層化配線構造のない最外配線層のパターンである、とすることができる。これによれば、配線層数の増加が限られるが、より薄型の電子モジュールを提供できる。
【００１７】
以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。図１は、一実施形態に係る電子モジュールの構成を模式的に示す断面図（図１（ａ））、およびそのうちの電気／電子部品の部分を模式的に示す平面図（図１（ｂ））である。図１に示すように、この電子モジュールは、絶縁層（板状絶縁層）１１、同１２、同１３、配線層（配線パターン）２１、同２２、同２３、同２４（＝合計４層配線）、層間接続体３１、同３３、スルーホール導電体３２、表面実装型受動素子部品４１（第１の電気／電子部品）、同４２（第２の電気／電子部品）、はんだ５１（接続部材）、はんだ５２、はんだレジスト６１、６２を有する。
【００１８】
この電子モジュールは、埋め込みの部品４１および外側に実装の部品４２を除く部分が通常の多層配線板としての機能を有しており、この配線板を介して部品４１、４２が回路を形成するように取り付けられている（部品は、ほかにも同様に埋め込まれるか外側に実装されていてもよい）。構造的な特徴として、この電子モジュールでは、板状絶縁層１１の面上に設けられた配線パターン２１に、埋め込みの表面実装型受動素子部品４１との接続領域が取られている。配線パターン２１のこの接続領域は、その部品４１に対向する側とは反対の側がランドの領域として用いられて、外側に設けられる表面実装型受動素子部品４２の、はんだ５２による実装に供されている。
【００１９】
このような構成によれば、埋め込みの部品４１と外側に実装の部品４２とが、同一の配線パターン２１への電気的接続を有することになっており、それらに別々の層の配線パターンおよびその間の絶縁層を設けないことから、より薄型の電子モジュールになる。加えて、部品４１と部品４２とが縦方向（モジュール厚み方向）に一部重なることにより、３次元的に見て部品の高密度配置に好適な電子モジュールとも言える。
【００２０】
埋め込みの表面実装型受動素子部品４１は、例えばチップ抵抗、チップキャパシタ、チップインダクタであり、その平面的な大きさは例えば０．６ｍｍ×０．３ｍｍである。両端に端子（電極）４１ａを有し、その下側が配線層２１が含む、埋め込みの部品実装用のランドに対向位置している。部品４１の端子４１ａとこのランドとははんだ５１により電気的、機械的に接続されている。はんだ５１は、端子４１ａ周りに形成されたフィレットを含む形状で配線層２１のこのランド上に位置している。配線層２１の、埋め込みの部品４１に対するこのようなランドについては、その設定方法の例を製造過程とともにのちに補足説明する（図４）。
【００２１】
配線層２１、２４は、配線板としての両主面上の配線層であり、その上に各種の部品が実装され得る。実装ではんだが載るべき配線層２１、２４のランド部分を除いて両主面上には、はんだ接続時に溶融したはんだをランド部分に留めかつその後は保護層として機能するはんだレジスト６１、６２が形成されている（厚さはそれぞれ例えば２０μｍ程度）。このランド部分の表層には、耐腐食性の高いＮｉ／Ａｕのめっき層（不図示）を形成するようにしてもよい。配線層２１が含む、外側に実装の部品４２に対する複数のランドのうちの少なくとも一部は、すでに説明したように、埋め込みの部品４１に対向する側とは反対の側（真裏）に取られている。
【００２２】
外側に実装の表面実装型受動素子部品４２も、例えば、チップ抵抗、チップキャパシタ、チップインダクタであり、その平面的な大きさは例えば０．６ｍｍ×０．３ｍｍ（ただし埋め込みの部品４１と同じサイズである必要は必ずしもない）である。両端に端子（電極）４２ａを有し、その下側が配線層２１が含む、外側に実装の部品用のランドに対向位置している。部品４２の端子４２ａとこのランドとははんだ５２により電気的、機械的に接続されている。はんだ５２は、端子４２ａ周りに形成されたフィレットを含む形状で配線層２１のこのランド上に位置している。
【００２３】
はんだ５１とはんだ５２とは、溶融温度の異なるものを使用すると信頼性確保の点で好ましい。すなわち、はんだ５２は、その溶融温度がはんだ５１の溶融温度より低いものを用いる。このようなはんだ５１とはんだ５２との組み合わせによれば、外側に部品４２をはんだ５２で実装するときにはんだ５１は再溶融せず、その接続の信頼性の劣化を防止することができる。なお、はんだ５１の再溶融の防止という点では、はんだ５１の代わりに導電性接着剤を用いるのも有用である。これによれば、はんだ５２の材料選択の自由度が広がる。
【００２４】
電子モジュールとしてのほかの構成の説明を以下補足する。配線層２２、２３は、それぞれ、内層の配線層であり、順に、配線層２１と配線層２２の間に絶縁層１１が、配線層２２と配線層２３の間に絶縁層１２が、配線層２３と配線層２４との間に絶縁層１３が、それぞれ位置しこれらの配線層２１〜２４を隔てている。各配線層２１〜２４は、例えばそれぞれ厚さ１８μｍの金属（銅）箔からなっている。
【００２５】
各絶縁層１１〜１３は、絶縁層１２を除き例えばそれぞれ厚さ１００μｍ、絶縁層１２のみ例えば厚さ３００μｍで、それぞれ例えばガラスエポキシ樹脂からなるリジッドな素材である。特に絶縁層１２は、埋め込みの部品４１に相当する位置部分が開口部となっており、部品４１を埋め込むための空間を提供する。絶縁層１１、１３は、部品４１の表面に密着するように絶縁層１２の上記開口部および絶縁層１２のスルーホール導電体３２内部の空間を埋めて変形進入しており内部に空隙となる空間は存在しない。
【００２６】
配線層２１と配線層２２とは、それらのパターンの面の間に挟設されかつ絶縁層１１を貫通する層間接続体３１により導通し得る。配線層２２と配線層２３とは、絶縁層１２を貫通して設けられたスルーホール導電体３２により導通し得る。配線層２３と配線層２４とは、それらのパターンの面の間に挟設されかつ絶縁層１３を貫通する層間接続体３３により導通し得る。
【００２７】
層間接続体３１、３３は、それぞれ、導電性組成物のスクリーン印刷により形成される導電性バンプを由来とするものであり、その製造工程に依拠して軸方向（図１（ａ）の図示で上下の積層方向）に径が変化している。その直径は、太い側で例えば２００μｍである。
【００２８】
この実施形態は、部品４２が実装されている配線パターン２１が、絶縁層１１に接する面と対向する面上には多層化配線構造のない最外配線層のパターンとなっており、その点で、配線層数の増加が限られるが、より薄型の電子モジュールを提供できる点も利点である。
【００２９】
図２は、図１に示した電子モジュールにおける、電気／電子部品の部分に関する別の配置例を示す平面図である。この図２においては、部品４１、４２の配置関係を特に説明するため、はんだレジスト６１や絶縁層１１の図示を省略している。図１での部品４１、４２は平面的に見て直線状に配置されていたが、図２（ａ）に示すように、これらは直交する方向（あるいは９０度以外で交わる方向）に配置されても何ら得られる効果という点で変わりはない。
【００３０】
また、図２（ｂ）に示すように、部品４１、４２を、その有する２つの端子がそれぞれ配線パターン２１を挟んで重なるように位置させてもよい。この場合には、部品４１、４２の、３次元的なさらに高密度な配置が実現する。このような２つの部品４１、４２の具体的な使用例として、キャパシタとインダクタとの並列接続で構成されるタンク回路要素、高周波用の低容量キャパシタと低周波用の高容量キャパシタとの並列接続で構成されるバイパスコンデンサのほか、キャパシタと抵抗素子との並列接続やインダクタと抵抗との並列接続で構成される位相遅れ（進み）要素などが挙げられる。回路要素的にこのような例は多く有用である。
【００３１】
次に、図１に示した電子モジュールの製造工程を図３ないし図６を参照して説明する。図３、図５、図６は、それぞれ、図１に示した電子モジュールの製造過程の一部を模式的断面で示す工程図である。図４は、図３に示した製造過程における補足的な平面図である。これらの図において図１中に示した構成要素と同一または同一相当のものには同一符号を付してある。
【００３２】
図３から説明する。図３は、図１中に示した各構成のうち配線層２１および部品４１を中心とした部分の製造工程を示している。まず、配線層２１とすべき金属箔（電解銅箔）２１Ａの、部品４１用のランドに相当する領域上に、図３（ａ）に示すように、例えばスクリーン印刷によりクリームはんだ５１Ａを印刷する。クリームはんだ５１Ａは、フラックス中にはんだの微細粒を分散させたものでありスクリーン印刷を用いれば容易に所定パターンに印刷できる。スクリーン印刷に代えてディスペンサを使用することもできる。
【００３３】
クリームはんだ５１Ａの印刷のあと、部品４１をクリームはんだ５１Ａを介して金属箔２１Ａ上に例えばマウンタで載置し、さらにその後クリームはんだ５１Ａを例えばリフロー炉でリフローさせる。以上説明の工程を経て、図３（ｂ）に示すように、はんだ５１を介して部品４１が金属箔２１Ａ上に接続、固定された状態の積層部材１が得られる。
【００３４】
積層部材１は、さらに、金属箔２１Ａの、部品４１が配置される側の面上を粗化面とする加工を施してもよい。粗化処理として、黒化還元処理やマイクロエッチング処理を採用することができる。マイクロエッチング処理としては、例えば、ＣＺ処理（メック社商品名）やボンドフィルム処理（アトテック社商品名）がある。粗化処理により、配線層２１と、この上に積層される絶縁層１１との密着性、および層間接続体３１との電気的接続の信頼性を向上することができる。
【００３５】
なお補足すると、図３（ｂ）に示す状態では、部品４１は、金属箔２１Ａ上に固定されており、金属箔２１Ａには通常の意味でのランドはまだ存在していない。すなわち、金属箔５１Ａ上でクリームはんだ５１Ａをリフローさせると、溶融の広がりを制御できにくく、その後に金属箔２１Ａのパターニングでランドが形成されたときにそのランドの領域に留まるはんだの形成とはなりにくい。この点を改善するには、図４を参照して、次のような対処を例示できる。
【００３６】
ひとつは、図４（ａ）に示すように、金属箔２１Ａ上の、部品４１に対するランドに相当する領域にあらかじめニッケル金めっき層５６を形成しておく。より具体的に、ニッケルめっき層を金属箔２１Ａ上、位置選択的に、厚さ例えば５μｍ程度に形成し、その後、そのニッケルめっき層上に金めっき層を厚さ例えば０．０５μｍで形成する。
【００３７】
このようなニッケル金めっき層５６をあらかじめ設けておけば、クリームはんだ５１Ａのリフローで、その含まれるはんだ微粒子が溶融したとき、銅と比べて比較的濡れ性が高い金めっき層上にのみ溶融はんだが広がることで、はんだ５１の形状を制御することができる。なお、リフローにより、金めっき層は、その金成分がはんだ５１中に取り込まれて消失する。
【００３８】
または、図４（ｂ）に示すように、ニッケル金めっき層５６を用いず、代わりに、堰き止め樹脂パターン５７をあらかじめ形成しておく対処もある。堰き止め樹脂パターン５７は、金属箔２１Ａ上の、部品４１に対するランドに対応する領域に位置させるべきはんだ５１の溶融時の広がりを制限するように、図４（ｂ）に示すように、例えば枠状に形成される。堰き止め樹脂パターン５７は、例えばはんだレジストと同様な材質、同様なパターニング形成方法で設けることができる。その厚さは例えば２０μｍ程度とすることができる。
【００３９】
なお、はんだ５１に代えてすでに言及した導電性接着剤を用いる場合については以下である。この場合には、クリームはんだ５１Ａの代わりに硬化前の導電性接着剤が使用されるので、はんだの溶融時の広がり制御という意味の対処は不要である。金属箔２１Ａに付着させる導電性接着剤の分量を制御することでその良好な形状制御が可能である。
【００４０】
次に、図５を参照して説明する。図５は、図１中に示した各構成のうち絶縁層１２および同１１を中心とした部分の製造工程を示している。まず、図５（ａ）に示すように、両面に例えば厚さ１８μｍの金属箔（電解銅箔）２２Ａ、２３Ａが積層された例えば厚さ３００μｍのＦＲ−４の絶縁層１２を用意し、その所定位置にスルーホール導電体を形成するための貫通孔７２をあけ、かつ埋め込む部品４１に相当する部分に部品用開口部７１を形成する。
【００４１】
次に、無電解めっきおよび電解めっきを行い、図５（ｂ）に示すように、貫通孔７２の内壁にスルーホール導電体３２を形成する。このとき開口部７１の内壁にも導電体が形成される。続いて、図５（ｃ）に示すように、金属箔２２Ａ、２３Ａを周知のフォトリソグラフィを利用して所定にパターニングして配線層２２、２３を形成する。配線層２２、２３のパターニング形成により、開口部７１の内壁に形成された導電体も除去される。
【００４２】
次に、図５（ｄ）に示すように、配線層２２上の所定の位置に層間接続体３１となる導電性バンプ（底面径例えば２００μｍ、高さ例えば１６０μｍ）をペースト状導電性組成物のスクリーン印刷により形成する。続いて、図５（ｅ）に示すように、絶縁層１１とすべきＦＲ−４のプリプレグ１１Ａ（公称厚さ例えば１００μｍ）を配線層２２側にプレス機を用い積層する。プリプレグ１１Ａには、絶縁層１２と同様の、埋め込む部品４１に相当する部分の開口部をあらかじめ設けておく。
【００４３】
この積層工程では、層間接続体３１の頭部をプリプレグ１１Ａに貫通させる。なお、図５（ｅ）における層間接続体３１の頭部の破線は、この段階でその頭部を塑性変形させてつぶしておく場合と塑性変形させない場合の両者ありえることを示す（以下の図でも同様である）。この工程により、配線層２２はプリプレグ１１Ａ側に沈み込んで位置することになる。以上により得られた積層部材を積層部材２とする。
【００４４】
以上の図５に示した工程は、以下のような手順とすることも可能である。図５（ａ）の段階では、貫通孔７２のみ形成し埋め込む部品用の開口部７１を形成せずに続く図５（ｂ）、（ｃ）の工程を行う。次に、図５（ｄ）に相当する工程として、プリプレグ１１Ａ（開口のないもの）の積層を行う。そして、絶縁層１２およびプリプレグ１１Ａに、埋め込む部品用の開口部を同時に形成する、という工程である。
【００４５】
次に、図６を参照して説明する。図６は、上記で得られた積層部材１、２などを積層する配置関係を示す図である。同図における積層部材３は、配線層２４とすべき金属箔（電解銅箔）２４Ａ上に層間接続体３１と同様の材料、方法で層間接続体３３を形成し、さらに、プリプレグ１１Ａと同様の材料、方法で、絶縁層１３とすべきプリプレグ１３Ａをプレス機を用い積層し得られた部材である。
【００４６】
図６に示すような配置で各積層部材１、２、３を積層配置してプレス機で加圧、加熱する。これにより、プリプレグ１１Ａ、１３Ａが完全に硬化し全体が積層、一体化する。このとき、加熱により得られるプリプレグ１１Ａ、１３Ａの流動性により、部品４１の周りの空間およびスルーホール導電体３２内部の空間にはプリプレグ１１Ａ、１３Ａが変形進入し空隙は発生しない。また、層間接続体３３は、配線層２３に電気的に接続され、層間接続体３１は、金属箔２１Ａに電気的に接続される。
【００４７】
図６に示す積層工程の後、上下両面の金属箔２１Ａ、２４Ａを周知のフォトリソグラフィを利用して所定にパターニングし、続いてはんだレジスト６１、６２の層を形成し、さらに、部品４２を通常の表面実装技術を用いはんだ５２により実装することにより、図１に示したような電子モジュールを得ることができる。金属箔２１Ａのパターニングでは、埋め込みの部品４１がはんだ５１で接続されている金属箔２１Ａの領域の真裏を含んで、外側に実装される部品４２用のランドを含むパターンを形成する。
【００４８】
次に、以上述べた実施形態とは別の実施形態について図７を参照して説明する。図７は、別の実施形態に係る電子モジュール構成を模式的に示す断面図であり、すでに説明した図中に示した構成要素と同一または同一相当のものには同一符号を付してある。その部位については加える事項がない限り説明を省略する。
【００４９】
この実施形態は、図１に示した実施形態における層間接続体３１、３３、およびはんだ５１に変更を加えたものである。すなわち、層間接続体３１、３３に代えてビアホール内めっきビア３１Ｍ、３３Ｍを用い、はんだ５１に代えてビアホール内めっきビア５１Ｍを用いている。ビアホール内めっきビア３１Ｍ（３３Ｍ）は、配線パターン２１（２４）と電気導通してこの配線パターン２１（２４）から、配線パターン２２（２３）に電気導通するように延設されている。また、ビアホール内めっきビア５１Ｍは、配線パターン２１と電気導通してこの配線パターン２１から、部品４１の端子４１ａに電気導通するように延設されている。
【００５０】
この電子モジュールは、埋め込みの部品４１を配線層２１に固定するのにはんだ５１を用いていないので、はんだ５１の再溶融という不都合を原理的に回避することができ、外側に実装の部品４２用のはんだ５２の材料選択の自由度が高くなる。この点は、はんだ５１の代わりに導電性接着剤を用いた場合と共通する。
【００５１】
また、層間接続体であるビアホール内めっきビア３１Ｍと、部品４１と配線層２１との電気的接続部材であるビアホール内めっきビア５１Ｍとを、後述するように、同一の工程により同時期に形成することができるので、生産効率も良好である。
【００５２】
図８は、図７に示した電子モジュールの製造過程の一部を模式的に断面で示す工程図であり、図１に示した実施形態でいうと図６に示した積層工程の段階に相当する工程を示している。図８において、すでに説明した図中に示した構成要素と同一または同一相当のものには同一符号を付してある。その部位については加える事項がない限り説明を省略する。
【００５３】
図８に示すように、この段階の積層部材２Ａ、３Ａは、それぞれ、層間接続体３１、３３の形成がされていないものを用いる。また、積層部材１Ａについては、部品４１が接着樹脂（例えばエポキシ樹脂）８１を介して金属箔２１Ａ上に固定された状態のものを用いる。
【００５４】
図８に示すような配置で各積層部材１Ａ、２Ａ、３Ａを積層配置してプレス機で加圧、加熱する。これにより、プリプレグ１１Ａ、１３Ａが完全に硬化し全体が積層、一体化する。このとき、加熱により得られるプリプレグ１１Ａ、１３Ａの流動性により、部品４１の周りの空間およびスルーホール導電体３２内部の空間にはプリプレグ１１Ａ、１３Ａが変形進入し空隙は発生しない。この点は、図６での説明と同様である。
【００５５】
図９は、図７に示した電子モジュールの製造過程の別の一部を模式的に断面で示す工程図であり、より具体的に、図８に示した積層工程で得られた素材に対して、ビアホール内めっきビア３１Ｍ、３３Ｍ、５１Ｍを形成するためのビアホール３１ｈ、３３ｈ、５１ｈを加工形成する工程を示している。
【００５６】
図９に示すように、金属箔２１Ａの露出面の側から、その必要な位置にビアホール３１ｈ、５１ｈを例えばレーザ加工で形成する。ビアホール３１ｈは、配線層２１となる金属箔２１Ａと配線層２２との層間接続が必要な位置に、金属箔２１Ａ、絶縁層１１を連通、貫通して配線層２２に達するように設ける。ビアホール５１ｈは、部品４１の端子４１ａの位置に対応して、金属箔２１Ａ、絶縁層１１を連通して端子４１ａに達するように設ける。なお、ビアホール３３ｈの形成については、ビアホール３１ｈと同様の要領で行う（以下の説明でも同様である）。ビアホール３１ｈとビアホール５１ｈとは、同じ工程で同時期に形成することができるので、生産効率も良好である。
【００５７】
ビアホール３１ｈ、５１ｈの形成は、レーザ加工で金属箔２１Ａおよび絶縁層１１（または接着樹脂８１）を連続して消失させるように穴加工する方法のほかに、まず、金属箔２１Ａのみをエッチング加工で貫通させその後に、そのエッチングされた金属箔２１Ａをマスクにその後絶縁層１１（または接着樹脂８１）をレーザ加工で消失させ穴加工するという２段階の工程とすることもできる。金属箔２１Ａのみをエッチング加工する段階では、パターン化された、エッチング用のレジストマスクを金属箔２１Ａ上に形成しておく。前者の方法は、効率的には好ましいと考えられ、後者の方法は、効率で劣るものの穴形状の制御性に優れていると考えられる。
【００５８】
図９に示すようにビアホール３１ｈ、５１ｈの形成後、無電解めっきおよび電解めっきの工程を行い、金属箔２１Ａと電気導通してこの金属箔２１Ａから、配線層２２、および部品４１の端子４１ａに電気導通するように、ビアホール内めっきビア３１Ｍ、５１Ｍを形成する。めっきビア３１Ｍ、５１Ｍは、少なくともビアホール３１ｈ、５１ｈの内壁上に形成されることが必要であるが、ビアホール３１ｈ、５１ｈ内をほとんど充填し埋めるように形成されてもよい。このようなビアとしての形状コントロールのためには、金属箔２１Ａ上に、パターン化されたレジストマスクを形成した上で上記のめっき工程を行ってもよい。
【００５９】
以上の工程の後、上下両面の金属箔２１Ａ、２４Ａを周知のフォトリソグラフィを利用して所定にパターニングし、続いてはんだレジスト６１、６２の層を形成し、さらに、部品４２を通常の表面実装技術を用いはんだ５２により実装することにより、図７に示したような電子モジュールを得ることができる。金属箔２１Ａのパターニングでは、埋め込みの部品４１がビアホール内めっきビア５１Ｍで接続されている金属箔２１Ａの領域の真裏を含んで、外側に実装される部品４２用のランドを含むパターンを形成する。
【００６０】
この実施形態の変形例としては、めっきビア３１Ｍ、３３Ｍ、５１Ｍのいずれか１つまたは２つのみこのようなめっきビアを用い、めっきビアに変更しない層間接続体３１、３３、はんだ５１については、そのまま図１に示した態様を踏襲する形態があり得る。
【００６１】
次に、上記各実施形態とは異なる別の実施形態について図１０を参照して説明する。図１０は、さらに別の実施形態に係る電子モジュールの構成を模式的に示す断面図である。図１０において、すでに説明した図中に示した構成要素と同一または同一相当のものには同一符号を付してある。その部位については加える事項がない限り説明を省略する。
【００６２】
この実施形態は、図１に示した実施形態における表面実装型受動素子部品４１に代えて、半導体素子部品４６を埋め込んだ形態である。半導体素子部品４６は、半導体チップと、この半導体チップ上に形成されたグリッド状配列の表面実装用端子４６ａとを少なくとも備えている（ウエハレベル・チップスケールパッケージによる）。表面実装用端子４６ａは、半導体チップがもともと有する端子パッドから再配線層を介して電気的に導通しつつその位置を再配置して設けられた端子であり、このような再配置により端子としての配置密度が半導体チップ上の端子パッドのそれより粗くなっている。
【００６３】
すなわち、半導体素子部品４６は、表面実装型受動素子部品４１と同様に表面実装技術を用いはんだ５３により、配線層２１（製造過程上は金属箔２１Ａ）上に固定され得る。はんだ５３が導電性接着剤に置換可能である点や、はんだ５３に対して図４に示したはんだの広がり制御方法が同様に適用され得る点も同様である。さらには、はんだ５３を用いず、配線層２１との電気的接続を、上記実施形態で説明したようなビアホール内めっきビアで行うことも可能である。
【００６４】
この形態では、図示するように、半導体素子部品４６と表面実装型受動素子部品４２とを配線パターン２１を介して向かい合わせに設けることができる。表面実装型受動素子部品４２は、例えば、バイパスコンデンサ、ダンピング抵抗、終端抵抗、プルアップ（プルダウン）抵抗などの機能素子として設けることができる。これにより、半導体素子部品４６とこの部品４６の周辺部品として必要な表面実装型受動素子部品４２との、３次元的なより高密度な配置が実現する。
【００６５】
次に、上記各実施形態とは異なる別の実施形態について図１１を参照して説明する。図１１は、さらに別の実施形態に係る電子モジュールの構成を模式的に示す断面図である。図１１において、すでに説明した図中に示した構成要素と同一または同一相当のものには同一符号を付してある。その部位については加える事項がない限り説明を省略する。
【００６６】
この実施形態は、図１に示した実施形態における表面実装型受動素子部品４２に代えて、半導体素子部品４６を外側に実装した形態である。半導体素子部品４６は、表面実装型受動素子部品４２と同様に表面実装技術を用いはんだ５４により、配線層２１上に固定され得る。
【００６７】
この形態でも、図示するように、半導体素子部品４６と表面実装型受動素子部品４１とを配線パターン２１を介して向かい合わせに設けることができる。これにより、半導体素子部品４６とこの部品４６の周辺部品として必要な表面実装型受動素子部品４１との、３次元的なより高密度な配置が実現する。
【００６８】
以上、実施形態を説明したが、変形例として、各実施形態において外側に実装された部品（部品４２、４６）を埋め込むようにさらに多層化して、付加価値をさらに向上した電子モジュールを得ることができる。その製造は、図６（図８）に示した積層工程における積層部材１（１Ａ）に代えて、外側に部品が実装された、各実施形態における最終品と類似の構成のものを用いればよい。「類似」としているのは、その積層段階でははんだレジスト６１などの形成は不要のためである。
【符号の説明】
【００６９】
１，１Ａ…積層部材、２，２Ａ…積層部材、３，３Ａ…積層部材、１１…絶縁層（板状絶縁層）、１１Ａ…プリプレグ、１２…絶縁層（板状絶縁層）、１３…絶縁層（板状絶縁層）、１３Ａ…プリプレグ、２１…配線層（配線パターン）、２１Ａ…金属箔（銅箔）、２２…配線層（配線パターン）、２２Ａ…金属箔（銅箔）、２３…配線層（配線パターン）、２３Ａ…金属箔（銅箔）、２４…配線層（配線パターン）、２４Ａ…金属箔（銅箔）、３１，３３…層間接続体（導電性組成物印刷による導電性バンプ）、３１ｈ，３３ｈ…ビアホール、３１Ｍ，３３Ｍ…ビアホール内めっきビア、３２…スルーホール導電体、４１…表面実装型受動素子部品、４１ａ…端子、４２…表面実装型受動素子部品、４２ａ…端子、４６…半導体素子部品（ウエハレベル・チップスケールパッケージによる）、４６ａ…表面実装用端子、５１…はんだ（または導電性接着剤）、５１Ａ…クリームはんだ（または硬化前の導電性接着剤）、５１ｈ…ビアホール、５１Ｍ…ビアホール内めっきビア、５２…はんだ、５３…はんだ（または導電性接着剤）、５４…はんだ、５６…ニッケル金めっき層、５７…堰き止め樹脂パターン、６１，６２…はんだレジスト、７１…部品用開口部、７２…貫通孔、８１…接着樹脂。
【図１】
2012015397.tif 000003
【図２】
2012015397.tif 000004
【図３】
2012015397.tif 000005
【図４】
2012015397.tif 000006
【図５】
2012015397.tif 000007
【図６】
2012015397.tif 000008
【図７】
2012015397.tif 000009
【図８】
2012015397.tif 000010
【図９】
2012015397.tif 000011
【図１０】
2012015397.tif 000012
【図１１】
2012015397.tif 000013