(57)【要約】【課題】デバイス形成用半導体基板と保持用半導体基板とを貼り合わせるに当たり、両半導体基板の間に挟みこまれたパーティクル等の微粒子が、貼り合わせ面の積層間膨れや剥がれ、またはボイド欠陥を誘起することを防止する。【解決手段】デバイス形成用半導体基板１にシリコン酸化膜４を形成する。また、保持用半導体基板２にシリコン酸化膜６を形成し、該シリコン酸化膜６上に有機溶剤に有機バインダーを加えた液体等からなる半導体ウエハ用液状絶縁材料の塗布膜７を形成する。次に、デバイス形成用半導体基板１と保持用半導体基板２とをシリコン酸化膜４とシリコン酸化膜６上の塗布膜７とを介して貼り合わせる。【選択図】図３
2012074661.tif 000002
【特許請求の範囲】
【請求項１】
デバイス形成用半導体基板と保持用半導体基板の貼り合せ方法であって、
第１導電型のデバイス形成用半導体基板の鏡面仕上げされた面に第１のシリコン酸化膜を形成する工程と、
保持用半導体基板の鏡面仕上げされた面に第２のシリコン酸化膜を形成する工程と、
前記第１または第２のシリコン酸化膜の上に第１導電型または第２導電型の不純物を含有または含有していない半導体ウエハ用液状絶縁材料の塗布膜を形成する工程と、
前記デバイス形成用半導体基板と前記保持用半導体基板とを前記第１、第２のシリコン酸化膜及び前記塗布膜を介して接触させた後、熱処理を加えることにより貼り合わせる工程と、を有することを特徴とする半導体基板の貼り合わせ方法。
【請求項２】
前記半導体ウエハ用液状絶縁材料が有機溶剤にシリカゾルを加えた液体であることを特徴とする請求項１に記載の半導体基板の貼り合わせ方法。
【請求項３】
前記半導体ウエハ用液状絶縁材料が有機溶剤に有機バインダーを加えた液体であることを特徴とする請求項１に記載の半導体基板の貼り合わせ方法。
【請求項４】
半導体装置の製造方法であって、
第１導電型のデバイス形成用半導体基板の鏡面仕上げされた面に第１のシリコン酸化膜を形成する工程と、
保持用半導体基板の鏡面仕上げされた面に第２のシリコン酸化膜を形成する工程と、
前記第１または第２のシリコン酸化膜の上に第１導電型または第２導電型の不純物を含有または含有していない半導体ウエハ用液状絶縁材料の塗布膜を形成する工程と、
前記デバイス形成用半導体基板と前記保持用半導体基板とを前記第１、第２のシリコン酸化膜及び前記塗布膜を介して接触させた後、熱処理を加えることにより貼り合わせる工程と、
該両半導体基板の貼り合わせ後に前記デバイス形成用半導体基板を所望の膜厚まで研削する工程と、
該デバイス形成用半導体基板の研削面から第２導電型の不純物を導入し、少なくとも１つのＰＮ接合を形成する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項５】
前記半導体ウエハ用液状絶縁材料が有機溶剤にシリカゾルを加えた液体であることを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記半導体ウエハ用液状絶縁材料が有機溶剤に有機バインダーを加えた液体であることを特徴とする請求項４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板の貼り合わせ方法及び半導体装置の製造方法に関し、特にデバイス形成用半導体基板と保持用半導体基板の貼り合わせ方法に特徴を有する半導体基板の貼り合わせ方法及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
高耐圧、大電流並びに高周波特性を兼ね備えるパワーデバイスとして、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）は、身近な家電製品である炊飯器の電力制御、電子レンジのマグネトロン制御等から電車の動力制御まで幅広く使用されている。
【０００３】
ＩＧＢＴには、ある程度厚いＰ＋型半導体基板に厚い高抵抗Ｎ型エピタキシャル層を形成し高耐圧化を図るＩＧＢＴと、エピタキシャル層を採用せず高抵抗Ｎ型半導体基板そのもので高耐圧化を図るＩＧＢＴとがある。耐圧６００Ｖ程度のＩＧＢＴの場合、高抵抗Ｎ型層の膜厚は６０μｍ程度必要になる。
【０００４】
６０μｍ程度の高抵抗Ｎ型エピタキシャル層が堆積されたある程度厚いＰ＋型半導体基板の場合は、その後の熱処理工程やエッチング工程等において半導体基板の割れや反り等を発生させることなくＩＧＢＴを完成させることができる。
【０００５】
それに対して６０μｍ程度の膜厚の高抵抗Ｎ型半導体基板を後続の熱処理工程やエッチング工程で処理した場合には半導体基板の割れや反り等が多発してＩＧＢＴを完成させることができない。
【０００６】
そこで、デバイス形成用半導体基板である高抵抗Ｎ型半導体基板を、ある程度厚みのある保持用半導体基板と絶縁膜を介して貼り合わせてから、高抵抗Ｎ型半導体基板を所望の厚さまで研削等しその後の熱処理工程等の作業を行うことが行われている。ＩＧＢＴ形成のための処理が終了した時点で保持用半導体基板は除去される。
【０００７】
また、ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｅｒ）基板の場合もデバイス形成用半導体基板と保持用半導体基板とを絶縁膜を介して貼り合わせてから、デバイス形成用半導体基板を薄膜化しＩＧＢＴ等を形成するが、この場合はＩＧＢＴ等が完成しても保持用基板は除去されない。
【０００８】
係るデバイス形成用半導体基板と保持用半導体基板とをシリコン酸化膜を介して貼り合わせる方法や問題点については以下の特許文献１、特許文献２に開示されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００２−２６１２８１号公報
【特許文献２】特開昭６３−１１１６５２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
特許文献１にはデバイス形成用半導体基板と保持用半導体基板とをシリコン酸化膜を介して貼り合わせることが開示されているが貼り合わせ作業時の留意点等は記載されていない。特許文献２には２枚の半導体基板が強固に貼り合わされ一体となるのは、半導体基板上に形成された絶縁膜であるシリコン酸化膜が親水処理されシラノ−ル（Ｓｉ−ＯＨ）基が発生し、それが熱処理により脱水縮合反応することでシロキサン結合するからである旨記載されている。
【００１１】
但し、親水処理によりシリコン酸化膜に吸着する水分が多すぎると、気化した水分により貼り合わせ面に局部的に剥離部分が発生するので２枚の半導体基板の内の１枚にだけ親水処理を行って剥離部分の撲滅を図る旨が開示されている。
【００１２】
しかし、デバイス形成用半導体基板と保持用半導体基板とをシリコン酸化膜を介して貼り合わせる際の、それぞれの貼り合わせ面となる表面に存在するパーティクル等の影響については言及されていない。係るパーティクル等が貼り合わせ後の貼り合わせ面を為す界面に取り込まれた場合、ボイドと呼ばれる結合不良等が発生する。
【００１３】
勿論、上記貼り合わせを行う前に、それぞれの半導体基板の貼り合わせ面は洗浄液で表面の洗浄が行われる。しかし、その際に除去しきれず残存した吸着粒子や、貼り合わせを行う際に新たに吸着した吸着粒子が、貼り合わせ面の積層間膨れや剥がれ、またはボイド欠陥を誘起し、ＳＯＩ基板の歩留まりを低下等させる。
【００１４】
従って、デバイス形成用半導体基板と保持用半導体基板とをシリコン酸化膜等を介して貼り合わせる際、それぞれの貼り合わせ面となる表面に残存するパーティクル等の影響を排除することが課題となる。
【課題を解決するための手段】
【００１５】
本発明の半導体基板の貼り合わせ方法は、デバイス形成用半導体基板と保持用半導体基板の貼り合せ方法であって、第１導電型のデバイス形成用半導体基板の鏡面仕上げされた面に第１のシリコン酸化膜を形成する工程と、保持用半導体基板の鏡面仕上げされた面に第２のシリコン酸化膜を形成する工程と、前記第１または第２のシリコン酸化膜の上に第１導電型または第２導電型の不純物を含有または含有していない半導体ウエハ用液状絶縁材料の塗布膜を形成する工程と、前記デバイス形成用半導体基板と前記保持用半導体基板とを前記第１、第２のシリコン酸化膜及び前記塗布膜を介して接触させた後、熱処理を加えることにより貼り合わせる工程と、を有することを特徴とする。
【００１６】
また、本発明の半導体装置の製造方法は、請求項１に記載の半導体基板の貼り合わせ方法によりデバイス形成用半導体基板と保持用半導体基板とを貼り合わせる工程と、該両半導体基板の貼り合わせ後に前記デバイス形成用半導体基板を所望の膜厚まで研削する工程と、該デバイス形成用半導体基板の研削面から第２導電型の不純物を導入し、少なくとも１つのＰＮ接合を形成する工程と、を有することを特徴とする。
【００１７】
また、本発明の半導体基板の貼り合わせ方法または半導体装置の製造方法は、前記半導体ウエハ用液状絶縁材料が有機溶剤にシリカゾルを加えた液体であることを特徴とする。
【００１８】
また、本発明の半導体基板の貼り合わせ方法または半導体装置の製造方法は、前記半導体ウエハ用液状絶縁材料が有機溶剤に有機バインダーを加えた液体であることを特徴とする。
【発明の効果】
【００１９】
本発明の半導体基板の貼り合わせ方法、半導体装置の製造方法によれば、デバイス形成用半導体基板と保持用半導体基板との間に挟みこまれたパーティクル等の異物の影響を最小限に留めることができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の第１の実施形態における半導体基板の貼り合わせ方法、半導体装置の製造方法を示す断面図である。
【図２】本発明の第１の実施形態における半導体基板の貼り合わせ方法、半導体装置の製造方法を示す断面図である。
【図３】本発明の第１の実施形態における半導体基板の貼り合わせ方法、半導体装置の製造方法を示す断面図である。
【図４】本発明の第１の実施形態における半導体基板の貼り合わせ方法、半導体装置の製造方法を示す断面図である。
【図５】本発明の第１の実施形態における半導体基板の貼り合わせ方法、半導体装置の製造方法を示す断面図である。
【図６】本発明の第２の実施形態における半導体基板の貼り合わせ方法、半導体装置の製造方法を示す断面図である。
【図７】本発明の第２の実施形態における半導体基板の貼り合わせ方法、半導体装置の製造方法を示す断面図である。
【図８】本発明の第２の実施形態における半導体基板の貼り合わせ方法、半導体装置の製造方法を示す断面図である。
【図９】本発明の第２の実施形態における半導体基板の貼り合わせ方法、半導体装置の製造方法を示す断面図である。
【発明を実施するための形態】
【００２１】
〔第１の実施形態〕
本発明の実施形態における半導体基板の貼り合わせ方法及び半導体装置の製造方法について図１乃至図５に記載の断面図に基づいて説明する。先ず図１に示すように、Ｎ−型のデバイス形成用半導体基板１を準備し、その一方の表面を所定の方法で研削加工して鏡面とする。なお、半導体基板としてシリコンウエハを使用する。
【００２２】
次に、鏡面状態の研削面に薄いシリコン酸化膜を介してリン（Ｐ）をイオン注入してから酸化性雰囲気の中でドライブインしてＮ型バッファ層３を形成する。Ｎ型バッファ層３の不純物濃度はデバイス形成用半導体基板１の不純物濃度より高い。次に、Ｎ型バッファ層３形成時に生成したシリコン酸化膜４上からボロン（Ｂ）をイオン注入してＮ型バッファ層４にＰ＋型コレクタ層５を形成する。
【００２３】
一方、図２に示すように、デバイス形成用半導体基板１と同様、鏡面加工された研削面を有する保持用半導体基板２に、シリコン酸化膜６を形成した後、該シリコン酸化膜６上に半導体ウエハ用液状絶縁材料の塗布膜７を形成する。半導体ウエハ用液状絶縁材料としては、半導体製造フロントラインで使用されている高純度の材料を使用する。
【００２４】
半導体ウエハ用液状絶縁材料には２種類あり、その１つは有機溶剤に有機バインダーを加えた溶液であり、もう１つは有機溶剤にシリカゾルを加えた溶液である。有機バインダーを加えた溶液は粘度が高く膜厚の厚い塗布膜７を形成するのに適している。シリカゾルを加えた溶液の方は粘度が低く膜厚の厚い塗布膜７の形成には向かない。
【００２５】
いずれの半導体ウエハ用液状絶縁材料に対しても、半導体基板に拡散されたとすると該半導体基板にＮ型層またはＰ型層を形成する、それぞれリン（Ｐ）、砒素（Ａｓ）等またはボロン（Ｂ）等の不純物を含有させることができる。これらの不純物を含有させると後述のように有利な効果を発揮できる。
【００２６】
次に、図３に示すように、前記処理のされたデバイス形成用半導体基板１と保持用半導体基板２をシリコン酸化膜４とシリコン酸化膜６上の塗布膜７とを介して接着させる。その後、高温炉の中で熱処理を行いデバイス形成用半導体基板１と保持用半導体基板２を強固に貼り合わせる。
【００２７】
なお、この場合、デバイス形成用半導体基板１のシリコン酸化膜４を所定の方法でエッチング除去しシリコン面を露出させてから、該露出したシリコン面と保持用半導体基板２のシリコン酸化膜６上の塗布膜７とを直接接着させてもよい。
【００２８】
また、保持用半導体基板２にシリコン酸化膜６を形成せず、該保持用半導体基板２のシリコン面に直接塗布された塗布膜７と、シリコン酸化膜４がエッチング除去されシリコン面が露出したデバイス形成用半導体基板１の該露出したシリコン面とを直接接着させても良い。
【００２９】
従来は、塗布膜７を形成することなく固いシリコン酸化膜４と固いシリコン酸化膜６を直接接触させ両半導体基板１、２を貼り合わせていた。それに対して本発明の半導体基板の貼り合わせ方法の特徴は、固いシリコン酸化膜４と固いシリコン酸化膜６を直接接触させず、間に軟らかい塗布膜７を介して両半導体基板１、２を貼り合わせたことである。
【００３０】
その効果は、両半導体基板１、２を貼り合わせる際、仮に、同図に示すように、貼り合わせ面に洗浄残渣としてのパーティクル８や洗浄後から貼り合わせ前の間に新たに付着したパーティクル８が存在したとしてもその影響を排除することができることである。パーティクル８の高さが塗布膜７の膜厚より低い場合や塗布膜７の膜厚より多少高くても変形しやすい場合、同図に示すように塗布膜７の中に取り込むことが可能である。
【００３１】
有機溶剤に有機バインダーを加えた溶液等からなる半導体ウエハ用液状絶縁材料の塗布膜７は熱処理される前は軟らかい膜であり、仮に塗布膜７上にパーティクル８が付着したとしても両半導体基板１、２を貼り合わせる場合、塗布膜７の膜厚より低いパティクル８なら塗布膜７の中に埋め込まれる。また、多少塗布膜７の膜厚より高くとも押しつぶされて塗布膜７の中に埋め込まれる。
【００３２】
そのため、従来のように固いシリコン酸化膜４と固いシリコン酸化膜６を直接接触させ両半導体基板１、２を貼り合わせたとき問題となる、挟み込んだパーティクル８が障害となり貼り合わせ面の積層間膨れや剥がれが発生したり、またはボイド欠陥が誘起されるという事態が軽減される。
【００３３】
半導体ウエハ用液状絶縁材料が有機溶剤にシリカゾルを加えた溶液の場合は、粘度が低いため厚い膜厚の塗布膜７の形成が難しい。従って、救済可能なパーティクル８の高さは有機バインダーを加えた溶液から形成される塗布膜７に比べて低いものになる。
【００３４】
シリカゾルを加えた溶液から形成される塗布膜７の膜厚を厚くする方法として、両半導体基板１、２のシリコン酸化膜４、６上のそれぞれに塗布膜７を形成することも可能である。両半導体基板１、２の貼り合わせ面に片側の保持用半導体基板２のみに形成した場合の２倍の膜厚からなる塗布膜７を挟み込むことができる。
【００３５】
次に、貼り合わされた両半導体基板１、２を高温炉中で熱処理することにより塗布膜を硬化させ該両半導体基板１、２が強固に結合される。半導体ウエハ用液状絶縁材料にリン（Ｐ）、砒素（Ａｓ）等のＮ型不純物や、ボロン（Ｂ）等のＰ型不純物が含有されている場合、両半導体基板１、２は更に強固に結合される。
【００３６】
塗布膜７に含まれるリン（Ｐ）、砒素（Ａｓ）等のＮ型不純物や、ボロン（Ｂ）等のＰ型不純物が、該塗布膜７からデバイス形成用半導体基板１上のシリコン酸化膜４及び保持用半導体基板２上のシリコン酸化膜６内に一部延在して拡散し、塗布膜７を中心にシリコン酸化膜４及びシリコン酸化膜６が一体化するからである。
【００３７】
次に、図４に示すように、両半導体基板１、２の貼り合わせ面と反対側の面や側面に形成されたシリコン酸化膜をウエットエッチングしてからデバイス形成用半導体基板１を所定の方法で所望の膜厚になるまで研削する。
【００３８】
次に、デバイス形成用半導体基板１の研削面からシリコン酸化膜等をマスクとしてボロン（Ｂ）等をイオン注入し、熱処理を行うことにより複数のＰ型ベース層９を形成する。次にゲート絶縁膜１０を所定の方法により形成しその上に所定の方法によりポリシリコン等からなるゲート電極１１を形成する。
【００３９】
次に、ゲート電極をマスクにして砒素（Ａｓ）等をイオン注入してＮ＋型ソース層２６を形成する。その後、層間絶縁膜１２を所定のＣＶＤ法等により形成し、層間絶縁膜１２に所定のフォトエッチング工程を経て形成したコンタクトホールを介してＮ＋型ソース層２６及びＰ型ベース層９と接続するソース電極１３を、所定のスパッタ法等により堆積されたアルミニューム（Ａｌ）からなる金属膜を所定のフォトエッチング工程を経由して形成する。同時にゲート電極１１と接続する不図示のゲート引き出し電極も形成される。
【００４０】
最後にソース電極１３等が形成されたデバイス形成用半導体基板１上をシリコン窒化膜等からなる不図示のパッシベーション膜で被覆し、所定の箇所のパッシベーション膜に所定のフォトエッチング工程を経ることにより開口を形成する。
【００４１】
次に、図５に示すように、不図示の保護膜でデバイス形成用半導体基板１上を被覆してから保持用半導体基板２を所定の厚みまで所定の方法で研削除去する。その後保持用半導体基板２の残存部分を所定の薬液でウエットエッチングしシリコン酸化膜６等を露出させる。
【００４２】
次に、フッ酸（ＨＦ）系エッチャント等でシリコン酸化膜６等をエッチング除去してＰ＋型コレクタ層５を露出させる。最後にＰ＋型コレクタ層５上に不図示のコレクタ電極を所定のスパッタ法等により形成することによりＩＧＢＴとしての半導体装置が完成する。
〔第２の実施形態〕
本発明の実施形態について図６乃至図９の断面図に基づいて説明する。本実施形態はＳＯＩ基板の形成のため半導体基板の貼り合わせ方法及びＳＯＩ基板にＩＧＢＴを製造する方法に関する。図面に記載する符号に関しては第１の実施形態と共通する部分は同一の番号を付して説明する。
【００４３】
先ず、図６に示すように、デバイス形成用半導体基板１の鏡面仕上げされた面にシリコン酸化膜４を形成する。また、図７に示すように、第１の実施形態と同じ処理をされた保持用半導体基板２を準備する。次に、図８に示すように、第１の実施形態と同様にデバイス形成用半導体基板１と保持用半導体基板２とをシリコン酸化膜４とシリコン酸化膜６上の塗布膜７とを介して貼り合わせる。
【００４４】
なお、この場合、第１の実施形態と同様、デバイス形成用半導体基板１のシリコン酸化膜４を所定の方法でエッチング除去しシリコン面を露出させてから、該露出したシリコン面と保持用半導体基板２のシリコン酸化膜６上の塗布膜７とを直接接着させてもよい。
【００４５】
また、保持用半導体基板２にシリコン酸化膜６を形成せず、該保持用半導体基板２のシリコン面に直接塗布された塗布膜７と、シリコン酸化膜４がエッチング除去されシリコン面が露出したデバイス形成用半導体基板１の該露出したシリコン面とを直接接着させても良い。
【００４６】
塗布膜７を介して両半導体基板１、２を貼り合わせることが本実施形態の特徴であり、第１の実施形態と同じである。従って、その効果も同様である。第１の実施形態との差異点は後述するように保持用半導体基板２を最後まで貼り合わせたＳＯＩ構造としている点である。
【００４７】
次に、図９に示すように、第１の実施形態の場合と同様にデバイス形成用半導体基板１を所定の方法で所定の膜厚となるまで研削加工する。次に、デバイス形成用半導体基板１の該研削面からシリコン酸化膜４の表面まで延在するトレンチ１４を所定の方法で形成する。次に、トレンチ１４の側壁等に絶縁膜２４を形成した後、トレンチ１４内部を含めデバイス形成用半導体基板１の表面全体を被覆するポリシリコン膜を所定のＣＶＤ法等により形成する。
【００４８】
次に、該ポリシリコン膜を全面エッチバックしてトレンチ１４内をポリシリコン膜１５で埋め込み誘電体分離層２７を構築する。その後、必要な部分にＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）法により素子分離絶縁膜２３を形成する。次に、ボロン（Ｂ）等のイオン注入等により所定の領域にＰ型ベース層１６を形成する。次に、所定の方法によりゲート絶縁膜１７を形成し、ゲート絶縁膜１７上を素子分離絶縁膜２３まで延在するポリシリコン等からなるゲート電極１８を形成する。
【００４９】
次に、ゲート電極１８をマスクにしてＰ型ベース層にＮ＋型ソース層１９を形成する。また、同時に素子分離絶縁膜２３等をマスクにしてＮ＋型コレクタ層２０をデバイス形成用半導体基板１の所定の位置に形成する。次に、層間絶縁膜２５を所定のＣＶＤ法等で堆積し、所定のフォトエッチング工程を経て該層間絶縁膜２５にコンタクトホールを形成する。
【００５０】
次に、該コンタクトホールを介してＮ＋型ソース層１９及びＰ型ベース層１６に接続するソース電極２１、Ｎ＋型コレクタ層２０と接続するコレクタ電極２２を形成する。同時に該コンタクトホールを介してベース電極１８と接続する不図示のベース引き出し電極が形成される。
【００５１】
最後にデバイス形成用半導体基板１の全面を被覆する不図示のパッシベーション膜が所定のＣＶＤ方等で形成され、該パッシベーション膜の所定の場所に所定のフォトエッチング工程を経て開口が形成され半導体装置としてＳＯＩ構造の横型ＩＧＢＴが完成する。また誘電体分離層２７で分離される他のデバイス形成用半導体基板１の領域には該ＩＧＢＴの制御回路等が形成される。
【００５２】
なお、デバイス形成用半導体基板１に形成されるデバイスは横型ＩＧＢＴに限られるものではなく他のデバイス、例えばＭＯＳ型パワートランジスタでも構わない。
【符号の説明】
【００５３】
１  デバイス形成用半導体基板    ２  保持用半導体基板    ３  Ｎ型バッファ層    
４  シリコン酸化膜    ５  Ｐ＋型コレクタ層    ６  シリコン酸化膜    ７  塗布膜
８  パーティクル    ９  Ｐ型ベース層    １０  ゲート絶縁膜    １１  ゲート電極
１２  層間絶縁膜    １３  ソース電極    １４  トレンチ    １５  ポリシリコン膜    １６  Ｐ型ベース層    １７  ゲート絶縁膜    １８  ゲート電極    
１９  Ｎ＋型ソース層    ２０  Ｎ＋型コレクタ層    ２１  ソース電極    
２２  コレクタ電極    ２３  素子分離絶縁膜    ２４  絶縁膜    ２５  層間絶縁膜    ２６  Ｎ＋型ソース層    ２７  誘電体分離層
【図１】
2012074661.tif 000003
【図２】
2012074661.tif 000004
【図３】
2012074661.tif 000005
【図４】
2012074661.tif 000006
【図５】
2012074661.tif 000007
【図６】
2012074661.tif 000008
【図７】
2012074661.tif 000009
【図８】
2012074661.tif 000010
【図９】
2012074661.tif 000011