(57)【要約】【課題】貫通電極が設けられた電子部品用パッケージにおいて、キャビティを設けても貫通電極の十分なコプラナリティが得られるパッケージを提供する。【解決手段】スルーホールＴＨが設けられた第１シリコン基板１０ａと、第１シリコン基板１０ａの上下面及びスルーホールＴＨの内面に形成された絶縁層１４と、スルーホールＴＨ内に充填された貫通電極１８とを含み、貫通電極１８の上面と絶縁層１４の上面とが面一であるパッケージ基板部１１と、中央部に上面から下面まで貫通する開口部ＴＰを備えた第２シリコン基板２０ａから形成され、パッケージ基板部１１の周縁部に絶縁層１４を介して積層されて、第１シリコン基板１０ａの上にキャビティＣを構成する枠部２３とを含み、貫通電極１８は枠部２３の開口部ＴＰ内に配置されている。【選択図】図７
2012216868.tif 000002
【特許請求の範囲】
【請求項１】
スルーホールが設けられた第１シリコン基板と、前記第１シリコン基板の上下面及び前記スルーホールの内面に形成された絶縁層と、前記スルーホール内に充填された貫通電極とを含み、前記貫通電極の上面と前記絶縁層の上面とが面一であるパッケージ基板部と、
中央部に上面から下面まで貫通する開口部を備えた第２シリコン基板から形成され、前記パッケージ基板部の周縁部に前記絶縁層を介して積層されて、前記第１シリコン基板の上にキャビティを構成する枠部とを有し、
前記貫通電極は前記枠部の開口部内に配置されていることを特徴とする電子部品用パッケージ。
【請求項２】
前記枠部は、前記第２シリコン基板の上下面及び開口部の内面に絶縁層が形成されており、
前記枠部の下面の絶縁層が前記パッケージ基板部の上面の絶縁層に接していることを特徴とする請求項１に記載の電子部品用パッケージ。
【請求項３】
請求項１又は２の電子部品用パッケージと、
前記貫通電極の上面の接続部に接続されて実装された電子部品とを有することを特徴とする電子部品装置。
【請求項４】
前記電子部品用パッケージの上に、前記電子部品を気密封止するためのキャップ部材が設けられていることを特徴とする請求項３に記載の電子部品装置。
【請求項５】
前記電子部品はＬＥＤであり、前記ＬＥＤは蛍光体で被覆されていることを特徴とする請求項３又は４に記載の電子部品装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子部品用パッケージ及び電子部品装置に係り、さらに詳しくは、ＭＥＭＳ素子や光半導体素子などの電子部品が実装される電子部品用パッケージ及び電子部品装置に関する。
【背景技術】
【０００２】
従来、ＭＥＭＳ素子や光半導体素子などの電子部品が実装される電子部品用パッケージがある。そのような電子部品用パッケージとして、シリコン基板の中央部に電子部品が実装されるキャビティが設けられ、キャビティの下側のシリコン基板に貫通電極が設けられた構造のものがある。
【０００３】
そのような電子部品用パッケージの製造方法の一例としては、図１（ａ）に示すように、まず、シリコンウェハ１００の上にスルーホールを形成するための開口部２００ｘが設けられた第１マスク層２００を形成する。
【０００４】
次いで、図１（ｂ）に示すように、第１マスク層２００をマスクにしてシリコンウェハ１００をその上面から下面までエッチングすることにより、スルーホールＴＨを形成する。その後に、第１マスク層２００が除去される。
【０００５】
続いて、図１（ｃ）に示すように、シリコンウェハ１００の上に、キャビティを形成するための開口部３００ｘが設けられた第２マスク層３００を形成する。さらに、図１（ｄ）に示すように、第２マスク層３００をマスクにしてシリコンウェハ１００を厚みの途中までエッチングすることによりキャビティＣを形成する。
【０００６】
その後に、第２マスク層３００が除去される。シリコンウェハ１００には複数のパッケージ領域が画定されており、各パッケージ領域にスルーホールＴＨ及びキャビティＣが設けられる。
【０００７】
次いで、図２（ａ）に示すように、シリコンウェハ１００を熱酸化することにより、シリコンウェハ１００の全面にシリコン酸化層からなる絶縁層４００を形成する。続いて、図２（ｂ）に示すように、シリコンウェハ１００のスルーホールＴＨ内にめっきによって貫通電極５００を形成する。
【０００８】
このとき、貫通電極５００はシリコンウェハ１００の上面及び下面から突出した状態で形成される。その後に、図２（ｃ）に示すように、シリコンウェハ１００を切断することにより、個々の電子部品用パッケージを得る。
【０００９】
基板としてシリコンを利用する電子部品用パッケージとしては、特許文献１には、シリコン基板のスルーホール内に金属を充填し、シリコン基板の両面側を研磨して平滑化した後に、シリコン基板に高圧アニールを施すことにより、プラグ金属の緻密性及び密着性を向上させることが記載されている。
【００１０】
また、特許文献２には、シリコン基板の両面にポリイミドなどの比較的柔らかいポリマーからなる絶縁層を形成し、さらにその上に配線層を形成し、シリコン基板と同じ材料のＩＣチップを配線層にＣＣＢ接続することにより、接続部にかかる応力を小さくすることが記載されている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００４−２２９９０号公報
【特許文献２】特開平６−１６９０３１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
上記した従来技術の電子部品パッケージでは、スルーホールＴＨ内に充填された貫通電極５００は、キャビティＣの底部から突出して形成され、さらにはめっきの特性上その高さがばらついて形成される。従って、電子部品が実装される貫通電極５００のコプラナリティ（平坦度）が十分ではなく、高性能な電子部品を実装する際に接続不良が発生する場合があり、歩留り低下の要因になる。
【００１３】
そこで、貫通電極５００を平坦化することによりそのコプラナリティを改善する方法が考えられる。しかしながら、キャビティＣを形成した後に貫通電極５００を形成することから、シリコンウェハ１００にはキャビティＣによる凹凸が存在するので、ＣＭＰなどでキャビティＣ内の貫通電極５００を平坦化することは困難である。しかも、同様な理由から、キャビティＣの底面に貫通電極５００に接続される微細な配線層を形成することも困難を極める。
【００１４】
また、シリコン基板を使用する電子部品用パッケージにおいて、シリコン基板に各種の素子を内蔵させる要求があり、そのようなパッケージの製造方法は十分に確立しているとはいえない。
【００１５】
本発明は以上の課題を鑑みて創作されたものであり、シリコン基板に貫通電極が設けられた構造を有する電子部品用パッケージにおいて、キャビティを設けても貫通電極の十分なコプラナリティ（平坦度）が得られ、また、各種の素子を内蔵させる場合であっても容易に対応できる電子部品用パッケージ及び電子部品装置を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記課題を解決するため、本発明は電子部品用パッケージに係り、スルーホールが設けられた第１シリコン基板と、前記第１シリコン基板の上下面及び前記スルーホールの内面に形成された絶縁層と、前記スルーホール内に充填された貫通電極とを含み、前記貫通電極の上面と前記絶縁層の上面とが面一であるパッケージ基板部と、中央部に上面から下面まで貫通する開口部を備えた第２シリコン基板から形成され、前記パッケージ基板部の周縁部に前記絶縁層を介して積層されて、前記第１シリコン基板の上にキャビティを構成する枠部とを有し、前記貫通電極は前記枠部の開口部内に配置されていることを特徴とする。
【００１７】
本発明の電子部品用パッケージは、シリコン基板に絶縁層を介して貫通電極を形成した後に、貫通電極が平坦化されてパッケージ基板部が得られる。その後に、パッケージ基板部の周縁部に枠部（シリコン）が設けられてキャビティが構成される。
【００１８】
本発明では、キャビティが設けられていない平坦なシリコン基板に貫通電極が形成された後に、枠部が設けられるようにしたので、従来技術と違って貫通電極を平坦化することが可能になる。従って、キャビティ内のシリコン基板には平坦化された貫通電極が配置されている。また、プラズマ処理を利用することにより貫通電極にダメージを与えない低温接合によってパッケージ基板部に枠部を接合することができる。
【００１９】
これにより、パッケージ基板部の上に枠部によってキャビティが設けられると共に、キャビティ内のパッケージ基板部にコプラナリティ（平坦度）が良好な貫通電極が設けられた構造の電子部品用パッケージが得られる。
【００２０】
本発明の好適な態様では、枠部は、シリコン部と、該シリコン部の下面に形成された素子と、該素子の下側に形成されて素子に接続された接続電極とを含み、枠部の接続電極がパッケージ基板部の貫通電極に接合されている。
【００２１】
これにより、キャビティ内の貫通電極に接続される電子部品は、貫通電極などを介して枠部に形成された素子に電気的に接続される。例えば、電子部品がＬＥＤの場合は、素子としてツェナーダイオードが形成される。そして、キャビティ内のＬＥＤが蛍光体に埋設されたり、キャップ部材によって気密封止されたりして電子部品装置が構成される。
【発明の効果】
【００２２】
以上説明したように、本発明の電子部品用パッケージでは、キャビティを設けても貫通電極の十分なコプラナリティ（平坦度）が得られ、また、各種素子を内蔵させる場合であっても容易に対応することができる。
【図面の簡単な説明】
【００２３】
【図１】図１（ａ）〜（ｄ）は従来技術の電子部品用パッケージの製造方法を示す断面図（その１）である。
【図２】図２（ａ）〜（ｃ）は従来技術の電子部品用パッケージの製造方法を示す断面図（その２）である。
【図３】図３（ａ）〜（ｅ）は本発明の第１実施形態の電子部品用パッケージの製造方法を示す断面図（その１）である。
【図４】図４（ａ）及び（ｂ）は本発明の第１実施形態の電子部品用パッケージの製造方法を示す断面図（その２）である。
【図５】図５（ａ）〜（ｄ）は本発明の第１実施形態の電子部品用パッケージの製造方法を示す断面図（その３）である。
【図６】図６（ａ）及び（ｂ）は本発明の第１実施形態の電子部品用パッケージの製造方法を示す断面図（その４）である。
【図７】図７は本発明の第１実施形態の電子部品用パッケージを示す断面図である。
【図８】図８は本発明の第１実施形態の変形例の電子部品用パッケージを示す断面図である。
【図９】図９は本発明の第１実施形態の第１電子部品装置を示す断面図である。
【図１０】図１０は本発明の第１実施形態の第２電子部品装置を示す断面図である。
【図１１】図１１は本発明の第１実施形態の第３電子部品装置を示す断面図である。
【図１２】図１２（ａ）〜（ｄ）は本発明の第２実施形態の電子部品用パッケージの製造方法を示す断面図（その１）である。
【図１３】図１３（ａ）及び（ｂ）は本発明の第２実施形態の電子部品用パッケージの製造方法を示す断面図（その２）である。
【図１４】図１４は本発明の第２実施形態の電子部品装置を示す断面図である。
【図１５】図１５は本発明の第２実施形態の変形例の電子部品装置を示す断面図である。
【図１６】図１６（ａ）〜（ｄ）は本発明の第３実施形態の電子部品用パッケージの製造方法を示す断面図（その１）である。
【図１７】図１７は本発明の第３実施形態の電子部品用パッケージの製造方法を示す断面図（その２）である。
【図１８】図１８は本発明の第３実施形態の電子部品装置を示す断面図である。
【発明を実施するための形態】
【００２４】
以下、本発明の実施の形態について、添付の図面を参照して説明する。
【００２５】
（第１の実施の形態）
図３〜図６は本発明の第１実施形態の電子部品用パッケージの製造方法を示す断面図、図７及び図８は同じく電子部品用パッケージを示す断面図、図９〜図１１は同じく電子部品装置を示す断面図である。
【００２６】
第１実施形態の電子部品用パッケージの製造方法では、まず、図３（ａ）に示すように、シリコン基板として厚みが６００〜８００μｍの第１シリコンウェハ１０を用意する。第１シリコンウェハ１０には、個々のパッケージを得るための１つ又は複数のパッケージ領域が画定されている。
【００２７】
その後に、図３（ｂ）に示すように、第１シリコンウェハ１０の上にスルーホールを形成するための開口部１２ｘが設けられたマスク層１２を形成する。マスク層１２としては、レジストを単層でパターン化してもよいし、シリコン酸化層などのハードマスク層の上にレジストをパターン化し、レジストをマスクにしてハードマスク層をエッチングすることによりマスク層１２としてもよい。
【００２８】
次いで、図３（ｃ）に示すように、マスク層１２をマスクにしてその開口部１２ｘを通して第１シリコンウェハ１０をエッチングすることにより、上面から下面まで貫通するスルーホールＴＨを形成する。スルーホールＴＨは第１シリコンウェハ１０の各パッケージ領域にそれぞれ形成される。その後に、マスク層１２が除去される。
【００２９】
続いて、図３（ｄ）に示すように、第１シリコンウェハ１０を熱酸化することにより、第１シリコンウェハ１０の両面及びスルーホールＴＨの内面にシリコン酸化層からなる膜厚が５００ｎｍ程度の絶縁層１４を形成する。なお、第１シリコンウェハ１０の全面にＣＶＤ法によってシリコン酸化層を成膜して絶縁層１４としてもよい。
【００３０】
次いで、図３（ｅ）に示すように、銅箔などのめっき給電部材１６の上に接着剤層１５を介して第１シリコンウェハ１０を配置する。接着剤層１５には、第１シリコンウェハ１０のスルーホールＴＨに対応する部分に開口部が設けられている。
【００３１】
さらに、めっき給電部材１６をめっき給電経路に利用する電解めっきによって、スルーホールＴＨの下部から上部まで金属（銅など）を充填することにより貫通電極１８を形成する。その後に、めっき給電部材１６及び接着剤層１５が第１シリコンウェハ１０から取り外される。
【００３２】
このとき、電解めっきの特性上、貫通電極１８の上面が第１シリコンウェハ１０の上面側と同一面となるように制御することは困難であるので、貫通電極１８は第１シリコンウェハ１０上の絶縁層１４の上から突出部Ｐが突き出た状態で形成される。しかも、電解めっきの面内ばらつきによって貫通電極１８の突出部Ｐはその高さがばらついて形成される。また、同様に、第１シリコンウェハ１０の下面側においても、貫通電極１８は下側に突出部Ｐが突き出た状態で形成される。
【００３３】
次いで、図４（ａ）に示すように、第１シリコンウェハ１０の両面側の貫通電極１８の突出部ＰをＣＭＰ(Chemical Mechanical Polishing)などによってそれぞれ研磨する。これによって、図４（ｂ）に示すように、第１シリコンウェハ１０の両面側において、貫通電極１８の上面が絶縁層１４の高さと同等になって平坦化される。つまり、貫通電極１８の上面及び下面が両面側の絶縁層１４の各面とそれぞれ同一面となって平坦化される。貫通電極１８の上面は電子部品が接続される接続部１８ａとなる。
【００３４】
以上により、図４（ｂ）の平面図に示すように、第１シリコンウェハ１０から多面取りする場合は、第１シリコンウェハ１０に複数のパッケージ領域Ｒが設けられ、その各領域に貫通電極１８がそれぞれ形成される。
【００３５】
本実施形態では、キャビティが設けられていない全体にわたって平坦な第１シリコンウェハ１０に貫通電極１８を形成するので、従来技術と違って貫通電極１８を容易に平坦化することができる。これにより、貫通電極１８の接続部１８ａのコプラナリティ（平坦度）が良好になり、電子部品を信頼性よく実装できるようになる。
【００３６】
次に、第１シリコンウェハ１０の各パッケージ領域Ｒの上にキャビティを設ける方法について説明する。図５（ａ）に示すように、まず、第１シリコンウェハ１０と同様な第２シリコンウェハ２０を用意する。次いで、図５（ｂ）に示すように、第１シリコンウェハ１０の各パッケージ領域Ｒの中央主要部に対応する部分に開口部１２ｙが設けられたマスク層１２を第２シリコンウェハ２０の上に形成する。
【００３７】
さらに、図５（ｃ）に示すように、マスク層１２をマスクにして、その開口部１２ｙを通して第２シリコンウェハ２０を上面から下面までエッチングすることにより貫通部ＴＰを形成する。これにより、第２シリコンウェハ２０に相互に繋がるシリコン部２０ａからなる格子状枠部２２が形成される。その後に、マスク層１２が除去される。
【００３８】
次いで、図５（ｄ）に示すように、第２シリコンウェハ２０を熱酸化することにより、第２シリコンウェハ２０の両面及び貫通部ＴＰの内面にシリコン酸化層からなる絶縁層１４を形成する。これにより、シリコン部２０ａとそれを被覆する絶縁層１４とから格子状枠部２２が構成される。なお、絶縁層１４を省略することによって、格子状枠部２２がシリコン部２０ａのみから形成されるようにしてもよい。
【００３９】
図５（ｄ）の平面図に示すように、第２シリコンウェハ２０に設けられた格子状枠部２２は、第１シリコンウェハ１０の各パッケージ領域Ｒの境界部（図４（ｂ）の平面図）にそれぞれ対応するように形成される。このようにして、第２シリコンウェハ２０が加工
されて枠部材となる。
【００４０】
次いで、図６（ａ）に示すように、前述した図４（ｂ）の各パッケージ領域Ｒに貫通電極１８が設けられた第１シリコンウェハ１０の上に、格子状枠部２２が設けられた第２シリコンウェハ２０を接着する。詳しく説明すると、まず、第１、第２シリコンウェハ１０，２０をオゾン水（オゾン濃度：８ｐｐｍ）に浸漬した状態で超音波を５分間かける。
【００４１】
さらに、第１、第２シリコンウェハ１０，２０を水に浸漬した状態で超音波を５分間かける。その後に、第１、第２シリコンウェハ１０，２０をスピンドライヤによって乾燥させる。これにより、第１、第２シリコンウェハ１０，２０の表面に付着した有機物などが除去されて洗浄される。
【００４２】
次いで、第１、第２シリコンウェハ１０，２０の各接合面に対して酸素（Ｏ2）ガスによる第１のプラズマ処理を行う。第１のプラズマ処理の条件の一例としては、圧力：５５Ｐａ、高周波電力（１３．５６ＭＨｚ）：７０Ｗ、処理時間：３０秒の条件が採用される。
【００４３】
続いて、第１、第２シリコンウェハ１０，２０の各接合面に対して窒素（Ｎ2）ガスによる第２のプラズマ処理を行う。第２のプラズマ処理の条件の一例としては、圧力：２０Ｐａ、高周波電力（１３．５６ＭＨｚ）：２７０Ｗ、処理時間：１５秒の条件が採用される。
【００４４】
これにより、第１、第２シリコンウェハ１０，２０の各接合面が親水性化し、接合に好適な表面状態となる。
【００４５】
次いで、第２シリコンウェハ２０の格子状枠部２２が第１シリコンウェハ１０の各パッケージ領域Ｒの境界部に対応するように、第１シリコンウェハ１０の上に第２シリコンウェハ２０を位置合わせして配置する。（図４（ｂ）及び図５（ｄ）の平面図参照）。
【００４６】
さらに、積層された第１、第２シリコンウェハ１０，２０に対して１００Ｎ／ウェハの圧力を５秒間かけることによって両者を圧着する。その後に、第１、第２シリコンウェハ１０，２０を温度：１５０℃の雰囲気で８時間、熱処理する。これにより、図６（ｂ）に示すように、第１シリコンウェハ１０の上に第２シリコンウェハ２０の格子状枠部２２が接合される。
【００４７】
第１シリコンウェハ１０に設けられた貫通電極１８（銅）は、４００℃程度までの熱処理に十分に耐えることができるので、熱処理温度は１００〜４００℃の間で任意に設定することができる。つまり、第１、第２シリコンウェハ１０，２０にプラズマ処理を行うことにより、貫通電極１８の耐熱温度以下の低い温度で両者を接合することができる。
【００４８】
そして、第１シリコンウェハ１０の各パッケージ領域Ｒの境界部に第２シリコンウェハ２０の格子状枠部２２が配置されることによって、各パッケージ領域Ｒの中央部にキャビティＣが設けられる。このようにして、第１シリコンウェハ１０の各パッケージ領域Ｒの周縁部に格子状枠部２２がそれぞれ立設した構造のウェハ状のパッケージ部材３が得られる。
【００４９】
なお、上述した形態では、格子状枠部２２をシリコンから形成したが、上述した接合方法によって第１シリコンウェハ１０に接合できる材料であれば、格子状枠部２の材料として使用可能である。
【００５０】
本実施形態では、ウェハ状のパッケージ部材３の各パッケージ領域Ｒに電子部品を実装した後に、第１、第２シリコンウェハ１０，２０を切断して電子部品装置を構成してもよいし、あるいは、第１、第２シリコンウェハ１０，２０を切断して個々の電子部品用パッケージを得た後に電子部品を実装して電子部品装置を構成してもよい。
【００５１】
図７には、図６（ｂ）のパッケージ部材３が切断されて得られる本実施形態の電子部品用パッケージ１が示されている。図７に示すように、第１、第２シリコンウェハ１０，２０が切断されることにより、第１シリコンウェハ１０が個々のシリコン基板１０ａとなり、第２シリコンウェハ２０の格子状枠部２２が個々の枠部２３となる。
【００５２】
図７に示すように、第１実施形態の電子部品用パッケージ１は、パッケージ基板部１１とその周縁部に接合されて立設する枠部２３とによって基本構成される。パッケージ基板部１１では、シリコン基板１０ａにスルーホールＴＨが設けられており、シリコン基板１０ａ両面側及びスルーホールＴＨの内面に絶縁層１４が形成されている。
【００５３】
スルーホールＴＨ内には貫通電極１８が設けられており、貫通電極１８の上面及び下面は、シリコン基板１０ａの両面側の絶縁層１４の各面とそれぞれ同じ高さになって平坦化されている。
【００５４】
枠部２３は、シリコン部２０ａの上下面及び内面側に絶縁層１４が被覆されて構成される。そして、枠部２３の下面側の絶縁層１４がパッケージ基板部１１の上面側の絶縁層１４に接合されている。これによって、パッケージ基板部１１上の中央主要部にキャビティＣが設けられている。
【００５５】
前述したように、第１実施形態の電子部品用パッケージ１の製造方法では、キャビティが設けられていない平坦な第１シリコンウェハ１０に絶縁層１４を介して貫通電極１８を形成した後に、貫通電極１８の突出部Ｐを研摩して平坦化する。さらに、第１シリコンウェハ１０の上に格子状枠部２２が設けられた第２シリコンウェハ２０を接合することによって、第１シリコンウェハ１０の各パッケージ領域ＲにキャビティＣがそれぞれ設けられる。
【００５６】
第１シリコンウェハ１０と第２シリコンウェハ２０との接合は、各接合面を洗浄し、プラズマ処理した後に、位置合わせして圧着し、低温側（１５０℃）で熱処理することによって達成される。
【００５７】
従来から１０００℃程度のかなり高温の熱圧着によってシリコンウェハ同士を接着する技術は知られているが、本実施形態では、第１シリコンウェハ１０に貫通電極１８（銅など）が設けられているため、貫通電極１８はそのような高温処理に耐えることができない。
【００５８】
本実施形態のシリコンウェハ同士の接合方法はそのような課題を鑑みて考案されており、第１シリコンウェハ１０に貫通電極１８が設けられていても、プラズマ処理を利用することにより貫通電極１８にダメージを与えない低温処理（例えば１５０℃）によって第１シリコンウェハ１０の上に第２シリコンウェハ２０を接合することができる。
【００５９】
このような製造方法を採用することにより、パッケージ基板部１１の上に枠部２３によってキャビティＣが設けられると共に、キャビティＣ内のパッケージ基板部１１にコプラナリティ（平坦度）が良好な貫通電極１８が設けられた構造の電子部品用パッケージ１を容易に製造することができる。
【００６０】
なお、図８に示された変形例の電子部品用パッケージ１ａのように、図７の電子部品用パッケージ１の枠部２３において絶縁層１４を省略し、シリコン部２０ａのみからなる枠部２３がパッケージ基板部１１の上に接合されてキャビティＣが構成されるようにしてもよい。
【００６１】
この形態の場合は、前述した図６（ａ）の工程において、シリコン部２０ａのみからなる格子状枠部２２が設けられた第２シリコンウェハ２０が第１シリコンウェハ１０の上に同様な接合方法によって接合される。
【００６２】
次に、本実施形態の電子部品用パッケージ１を利用して構成される電子部品装置について説明する。図９に示すように、本実施形態の第１電子部品装置２では、図７の電子部品用パッケージ１のキャビティＣ内の貫通電極１８の接続部１８ａにＬＥＤ（Light Emitting Diode）３０のバンプ３０ａがフリップチップ接続されており、これによってＬＥＤ３０がキャビティＣ内に収容されている。
【００６３】
さらに、キャビティＣ内に蛍光体３２が充填されており、ＬＥＤ３０が蛍光体３２に埋設されている。また、貫通電極１８の下部にはんだボールなどが搭載されて外部接続端子２６が設けられている。
【００６４】
電子部品用パッケージ１のキャビティＣ内にＬＥＤ３０を実装することにより、ＬＥＤ３０の上面（発光面）側に均一の膜厚の蛍光体３２を容易に形成することができる。ＬＥＤ３０は例えば青色又は紫色の光を発光し、蛍光体３２の作用によって白色光となって外部に放出される。なお、図９において、蛍光体３２の上に透明キャップ部材をさらに設けてもよい。
【００６５】
図１０には第１実施形態の第２電子部品装置２ａが示されている。図１０に示すように、前述した変形例の電子部品用パッケージ１ａ（図８）のキャビティＣ内の貫通電極１８の接続部１８ａに電子部品４０のバンプ４０ａがフリップチップ接続されて実装されている。電子部品４０としては、ＬＥＤなどの光半導体素子や加速度センサなどのＭＥＭＳ素子が使用される。
【００６６】
さらに、電子部品用パッケージ１ａの枠部２３の上にキャップ部材２４が接合されている。パッケージ基板部１１と枠部２３とキャップ部材２４とによって収容部Ｓが構成され、その収容部Ｓに電子部品４０が気密封止された状態で収容されている。また、貫通電極１８の下部にはんだボールなどが搭載されて外部接続端子２６が設けられている。
【００６７】
図１０には、電子部品４０が光半導体素子からなる形態が例示されている。キャップ部材２４は透明のガラスキャップから形成され、ガラスキャップが陽極接合によって電子部品用パッケージ１ａの枠部２３（シリコン部２０ａ）に接合されている。そして、光半導体素子は、ガラスキャップを介して外部に光を放出したり、外部からの光を受光したりする。
【００６８】
なお、図７の電子部品用パッケージ１を使用し、その枠部２３の上面の絶縁層１４を部分的に除去してシリコン部２０ａを露出させることによってガラスキャプを枠部２３に陽極接合することも可能である。
【００６９】
あるいは、電子部品４０がＭＥＭＳ素子である場合は、キャップ部材２４がガラスキャップ以外にシリコンキャップなどの不透明材料から形成することができる。シリコンキャップは、電子部品用パッケージ１ａの枠部２３に前述したプラズマ処理を利用する接合方法によって接合される。なお、シリコンキャップを使用する場合は、図７に示した表面が絶縁層１４で被覆された枠部２３を備えた電子部品用パッケージ１を使用してもよい。
【００７０】
また、図１１には、第１実施形態の第３電子部品装置２ｂが示されている。図１１に示すように、第３電子部品装置２ｂでは、図７の電子部品用パッケージ１において枠部２３が省略されている。そして、パッケージ基板部１１の貫通電極１８の接続部１８ａに電子部品４０のバンプ４０ａがフリップチップ接続されて実装されている。
【００７１】
さらに、中央部にキャビティＣ（凹部）が設けられて周縁部に突起状接合部２４ａが設けられた構造のキャップ部材２４が、そのキャビティＣが下側になった状態でパッケージ基板部１１の上に配置されている。キャップ部材２４の突起状接合部２４ａの先端面がパッケージ基板部１１に接合されている。
【００７２】
キャップ部材２４のキャビティＣによって収容部Ｓが構成され、その収容部Ｓに電子部品４０が気密封止された状態で収容されている。図１１には、電子部品４０が光半導体素子からなる形態が例示されている。キャップ部材２４は透明のガラスキャップから形成され、パッケージ基板部１１の周縁部の絶縁層１４が部分的に除去され、露出したシリコン基板１０にガラスキャップが陽極接合されている。
【００７３】
あるいは、電子部品４０としてＭＥＭＳ素子を使用する場合は、キャップ部材２４はガラスキャップの他にシリコンキャップなどの不透明材料から形成することができ、その場合は、パッケージ基板部１１の接合部は絶縁層１４で被覆されていてもよい。
【００７４】
本実施形態の第１〜第３電子部品装置２，２ａ，２ｂでは、高精度で加工できる第１シリコンウェハ１０を加工することに基づいてパッケージ基板部１１を形成するので、狭ピッチの貫通電極１８を容易に形成できる。また、第１シリコンウェハ１０にキャビティを作り込まず、枠部２３やキャップ部材２４によってキャビティＣ（収容部）を構成するようにしている。
【００７５】
これにより、第１シリコンウェハ１０は全体にわたって平坦な状態となっているので、貫通電極１８を容易に平坦化することができ、その接続部１８ａのコプラナリティ（平坦度）を良好に設定することができる。従って、狭ピッチで多数の端子を備えた高性能な電子部品であって信頼性よく実装することができるようになる。
【００７６】
さらには、特に図示しないが、貫通電極１８を平坦化した後に（図４（ｂ）の工程の後）に貫通電極１８に接続される微細な配線パターン層を形成することができる。従って、各種の電子部品の実装に対応できるようになり、設計の自由度を広げることができる。
【００７７】
（第２の実施の形態）
図１２〜図１３は本発明の第２実施形態の電子部品用パッケージの製造方法を示す断面図、図１４は同じく電子部品装置を示す断面図である。
【００７８】
第２実施形態の特徴は、電子部品用パッケージを構成するシリコン基板に電子部品に接続される素子（ダイオードなど）を作り込むことにある。第２実施形態では、第１実施形態と同一要素及び同一工程においてはその詳しい説明を省略する。
【００７９】
第２実施形態の電子部品用パッケージの製造方法では、図１２（ａ）に示すように、まず、第１実施形態と同様な方法により図４（ｂ）の第１シリコンウェハ１０と同一構造のものを作成し、上側パッケージ部材３ａとする。すなわち、第１シリコンウェハ１０にスルーホールＴＨを形成し、その全面に絶縁層１４を形成した後に、スルーホールＴＨ内に貫通電極１８を形成し、その両面側を平坦化する。
【００８０】
次いで、図１２（ｂ）に示すように、上面側にツェナーダイオードＺＤが作り込まれた第２シリコンウェハ２０を用意する。ツェナーダイオードＺＤはｎ型の第２シリコンウェハ２０にｐ型の導電型不純物（ボロンなど）がイオン注入されて形成される。第２シリコンウェハ２０の上には、ツェナーダイオードＺＤの上に開口部が設けられた第１絶縁層５０が形成されている。
【００８１】
また、第１絶縁層５０の上にはツェナーダイオードＺＤに接続された電極パッド５２が形成されている。電極パッド５２は下から順にＴｉ（チタン）層／ＴｉＮ（窒化チタン）層／Ａｌ（アルミニウム）層が形成されて構成される。
【００８２】
さらに、第１絶縁層５０の上には電極パッド５２の上に開口部５４ｘが設けられた第２絶縁層５４が形成さている。また、第２シリコンウェハ２０の下面に絶縁層５１が形成されている。
【００８３】
次いで、図１２（ｃ）に示すように、第２絶縁層５４及び電極パッド５２の上に下から順にＴｉ層／Ｃｕ（銅）層をスパッタ法によって形成して金属層５６ａを得る。続いて、金属層５６ａを第２絶縁層５４が露出するまでＣＭＰなどで研磨する。これにより、図１２（ｄ）に示すように、第２絶縁層５４の開口部５４ｘ内に金属層５６ａが埋め込まれて、電極パッド５２に接続される接続電極５６が得られる。
【００８４】
このようにして、第２シリコンウェハ２０の上面側にツェナーダイオードＺＤに電気的に接続された接続電極５６が露出した状態で設けられる。そして、図１２（ｄ）の第２シリコンウェハ２０を下側パッケージ部材３ｂとする。
【００８５】
続いて、図１３（ａ）に示すように、図１２（ｄ）の下側パッケージ部材３ｂの接続電極５６（銅層）に、上記した図１２（ａ）の上側パッケージ部材３ａの貫通電極１８の下側の接続部１８ａ（銅層）を接合する。
【００８６】
この接合方法は、第１実施形態の図６（ａ）の工程と同様な方法が採用される。つまり、上側パッケージ部材３ａと下側パッケージ部材３ｂの各接合面を洗浄し、プラズマ処理を行った後に、位置合わせして圧着し、１５０℃の温度で熱処理する。
【００８７】
プラズマ処理を利用して低温側で接合する方法は、シリコン同士、シリコンとシリコン酸化層（絶縁層）、又はシリコン酸化層（絶縁層）同士だけではなく、銅と銅などの各種の金属材料を接合することが可能である。
【００８８】
これにより、図１３（ｂ）に示すように、下側パッケージ部材３ｂの接続電極５６と上側パッケージ部材３ａの貫通電極１８の接続部１８ａとが接合されて電気的に接続される。
【００８９】
つまり、下側パッケージ部材３ｂに設けられたツェナーダイオードＺＤは、電極パッド５２及び接続電極５６を介して上側パッケージ部材３ａの貫通電極１８に電気的に接続される。
【００９０】
以上により、下側パッケージ部材３ｂの上に上側パッケージ部材３ａが積層されて構成される第２実施形態のパッケージ部材３が得られる。
【００９１】
第２実施形態においても、ウェハ状のパッケージ部材３の各パッケージ領域に電子部品をそれぞれ実装した後に、パッケージ部材３を切断して個々の電子部品装置を構成してもよいし、あるいは、パッケージ部材３を切断して個々のパッケージを得た後に電子部品を実装して電子部品装置を構成してもよい。
【００９２】
図１４には、第２実施形態の電子部品用パッケージを使用して構成される電子部品装置が示されている。図１４に示すように、第２実施形態の電子部品装置２ｃの電子部品用パッケージ１ｂは、図１３（ｂ）のパッケージ部材３が切断されて得られ、下側パッケージ部４ｂの上に上側パッケージ部４ａが積層されて基本構成されている。
【００９３】
下側パッケージ部４ｂでは、シリコン基板２０ａの上面側にツェナーダイオードＺＤが形成されており、ツェナーダイオードＺＤは電極パッド５２を介して接続電極５６に接続されている。また、上側パッケージ部４ａでは、シリコン基板１０ａの両面側及びそれに設けられたスルーホールＴＨの内面に絶縁層１４が形成されており、スルーホールＴＨ内に両面側が平坦化された貫通電極１８が充填されている。
【００９４】
そして、下側パッケージ部４ｂの上面側の接続電極５６に上側パッケージ部４ａの貫通電極１８の下側の接続部１８ａが接合されている。
【００９５】
さらに、上側パッケージ部４ａの貫通電極１８の上面側の接続部１８ａに、ＬＥＤ３０のバンプ３０ａがフリップチップ接続されて実装されている。また、ＬＥＤ３０は蛍光体３２に埋設されており、ＬＥＤ３０の上面（発光面）が蛍光体３２で被覆されている。第１実施形態の図９の電子部品装置１と同様に、ＬＥＤ３０は青色や紫色などの光を放出し、蛍光体３２の作用によって白色光として外部に放出される。
【００９６】
また、ＬＥＤ３０は、上側パッケージ部４ａの貫通電極１８、下側パッケージ部４ｂの接続電極５６及び電極パッド５２を介して、下側パッケージ部４ｂのシリコン基板２０ａに設けられたツェナーダイオードＺＤに接続されている。ツェナーダイオードＺＤは、電源ラインにおいてＬＥＤ３０と電気的に並列になるように接続されて電源レギュレータとして機能する。
【００９７】
なお、図１５に示す変形例の電子部品装置２ｄのように、第２実施形態の電子部品用パッケージ１ｂの上に、中央部にキャビティＣが設けられて周縁部に突起状接合部２４ａが設けられた構造の透明ガラスからなるキャップ部材２４を接合して配置してもよい。上側パッケージ部４ａの周縁部の絶縁層１４が部分的に除去されており、キャップ部材２４（ガラスキャップ）が上側パッケージ部４ａのシリコン基板１０ａに陽極接合される。
【００９８】
これにより、上側パッケージ部４ａ上に実装されたＬＥＤ３０はキャップ部材２４によって構成される収容部Ｓ内に気密封止されて収容される。
【００９９】
あるいは、ＬＥＤ３０を蛍光体３２で埋設し、その上に透明キャップ部材をさらに設けてもよい。
【０１００】
第２実施形態では、下側パッケージ部４ｂのシリコン基板２０ａに、ＬＥＤ３０に接続されるツェナーダイオードＺＤを内蔵させる例を示したが、上側パッケージ部４ａの上にＬＥＤ３０の代わりに加速度センサなどのＭＥＭＳ素子を実装し、下側パッケージ部４ｂのシリコン基板２０ａにＭＥＭＳ素子を駆動させるための半導体素子などを内蔵させてもよい。
【０１０１】
つまり、上側パッケージ部４ａの上に各種の電子部品を実装することができ、下側パッケージ部４ｂのシリコン基板２０ａに、電子部品に接続される各種の素子（半導体素子、ダイオード、キャパシタ、抵抗、インダクタなど）を内蔵させることができる。
【０１０２】
上側パッケージ部４ａの上にＭＥＭＳ素子を実装する場合は、図１５のキャップ部材２４を備えた電子部品装置２ｄが採用され、ＭＥＭＳ素子が収容部Ｓに気密封止される。その場合は、キャップ部材２４として、透明ガラスの他にシリコンキャップなどの不透明材料を使用することができる。
【０１０３】
第２実施形態においても、第１実施形態と同様に、上側パッケージ部４ａに設けられる貫通電極１８は、その上下の接続部１８ａが平坦化されて形成されると共に、狭ピッチで形成することができる。従って、高性能な電子部品が実装されるパッケージに適用することができる。
【０１０４】
ところで、上側パッケージ部４ａにツェナーダイオードＺＤを内蔵させて下側パッケージ部４ｂを省略する方法が考えられる。しかしながら、上側パッケージ部４ａにツェナーダイオードＺＤを内蔵させる場合、ツェナーダイオードＺＤを形成した後に、スルーホールＴＨを形成し、熱酸化によって絶縁層１４を形成する必要がある。
【０１０５】
このため、特に熱酸化する工程においてツェナーダイオードＺＤの特性が設計値からずれることが多く、そのずれをプロセス条件で補正することは困難を極める。しかも、ツェナーダイオードＺＤを形成した後に、それに異物が付着しないように保護層で被覆したり、プロセス環境のクリーン度を高く設定したりする必要があり、プロセス管理が煩雑になる問題がある。
【０１０６】
本実施形態では、そのよう課題を回避するために、貫通電極１８が設けられた上側パッケージ部４ａにはツェナーダイオードＺＤを形成せずに、別の下側パッケージ部４ｂにツェナーダイオードＺＤを設け、プラズマ処理を用いた低温側の接合方法によってツェナーダイオードＺＤを上側パッケージ部４ａの貫通電極１８に接続するようにしている。
【０１０７】
従って、本実施形態では、ツェナーダイオードＺＤの特性のずれを考慮する必要もないし、最終工程までクリーン度を高く設定する必要がなくなるので、各種素子を内蔵するパッケージを歩留りよく低コストで製造することができる。ツェナーダイオードＺＤばかりではなく各種素子を内蔵させる場合も同様である。
【０１０８】
（第３の実施の形態）
図１６は本発明の第３実施形態の電子部品用パッケージの製造方法を示す断面図、図１７は同じく電子部品用パッケージを示す断面図、図１８は同じく電子部品装置を示す断面図である。
【０１０９】
第３実施形態の特徴は、第２実施形態において、ツェナーダイオードが形成された第２シリコンウェハに格子状枠部を形成し、貫通電極が設けられた第１シリコンウェハの上に第２シリコンウェハを接合することにより、キャビティが設けられた電子部品用パッケージを製造することにある。第３実施形態では、第２実施形態と同一要素及び同一工程についてはその詳しい説明を省略する。
【０１１０】
第３実施形態の電子部品用パッケージの製造方法は、図１６（ａ）に示すように、まず、第２実施形態の図１２（ｄ）に示した下側パッケージ部材３ｂと同一構造のものを作成して上側パッケージ部材５ａとする。次いで、図１６（ｂ）に示すように、上側パッケージ部材５ａの各パッケージ領域の中央主要部に開口部１２ｚが設けられたマスク層１２を形成する。
【０１１１】
さらに、図１６（ｃ）に示すように、マスク層１２をマスクにしてその開口部１２ｚを通して、上側パッケージ部材５ａの最上の第２絶縁層５４から最下の絶縁層５１までエッチングすることにより貫通部ＴＰを形成する。その後に、マスク層１２が除去される。これにより、シリコンウェハ１０に格子状枠部２２が形成され、格子状枠部２２にツェナーダイオードＺＤが残される。このようにして、上側パッケージ部材５ａが加工されて枠部材となる。
【０１１２】
次いで、図１６（ｄ）の下図に示すように、第１実施形態の図４（ｂ）の貫通電極１８が設けられた第１シリコンウェハ１０と同一構造のものを作成し、さらに第１シリコンウェハ１０の下面側に、所要の貫通電極１８を接続する配線パターン層１９を形成することにより、下側パッケージ部材５ｂを得る。
【０１１３】
そして、同じく図１６（ｄ）に示すように、下側パッケージ部材５ｂの上に図１６（ｃ）の上側パッケージ部材５ａを上下反転させた状態で配置し、下側パッケージ部材５ｂの貫通電極１８の接続部１８ａに上側パッケージ部材５ａの格子状枠部２２の接続電極５６を接合する。接合方法は、第１、第２実施形態と同様にプラズマ処理を利用する方法が採用される。
【０１１４】
これにより、図１７に示すように、下側パッケージ部材５ｂの貫通電極１８の上側の接続部１８ａに上側パッケージ部５ａの接続電極５６が接合されて電気的に接続される。また、下側パッケージ部材５ｂの各パッケージ領域に格子状枠部２２によって構成されるキャビティＣが設けられる。これにより、第３実施形態のパッケージ部材５が得られる。
【０１１５】
第３実施形態においても、ウェハ状のパッケージ部材５に電子部品を実装した後に、格子状枠部２２と下側パッケージ部材５ｂを切断して個々の電子部品装置を構成してもよいし、あるいは、格子状枠部２２と下側パッケージ部材５ｂを切断して個々のパッケージを得た後に電子部品を実装して電子部品装置を構成してもよい。
【０１１６】
図１８には、第３実施形態の電子部品用パッケージを使用して構成される電子部品装置が示されている。図１８に示すように、第３実施形態の電子部品装置２ｅの電子部品用パッケージ１ｃは、上記した図１７のパッケージ部材５が切断されて得られ、パッケージ基板部１１とその周縁部に立設する枠部２３とによって基本構成されている。
【０１１７】
パッケージ基板部１１では、第１実施形態と同様に、シリコン基板１０ａにスルーホールＴＨが設けられており、シリコン基板１０ａ両面側及びスルーホールＴＨの内面に絶縁層１４が形成されている。スルーホールＴＨ内には貫通電極１８が設けられており、貫通電極１８の上面及び下面はシリコン基板１０ａ上の絶縁層１４の上面及び下面とそれぞれ同等な高さになって平坦化されている。
【０１１８】
また、パッケージ基板部１１上の周縁部に枠部２３が接合されており、これによってシリコン基板１０ａ上の中央主要部にキャビティＣが設けられている。枠部２３のシリコン部２０ａの下面側にはツェナーダイオードＺＤが形成されており、ツェナーダイオードＺＤに接続された接続電極５６がパッケージ基板部１１の貫通電極１８の上側の接続部１８ａに接合されている。
【０１１９】
さらに、パッケージ基板部１１のシリコン基板１０ａの下面側には貫通電極１８同士を接続する配線パターン層１９が設けられている。
【０１２０】
そして、パッケージ基板部１１の貫通電極１８の上側の接続部１８ａに、ＬＥＤ３０のバンプ３０ａがフリップチップ接続されている。さらに、枠部２３にはキャップ部材２４が接合されＬＥＤ３０が収容部Ｓに気密封止された状態で収容されている。また、パッケージ基板部１１の下面には貫通電極１８に接続された外部接続端子２６が設けられている。
【０１２１】
図１８の例では、キャップ部材２４が透明のガラスキャップからなり、枠部２３の上面の絶縁層５１が所定の段階で除去され、キャップ部材２４（ガラスキャップ）がシリコン部２０ａに陽極接合されている。
【０１２２】
あるいは、第１実施形態の第１電子部品装置２（図９）のように、キャップ部材２４を省略し、ＬＥＤ３０を蛍光体で埋設してもよい。又は、ＬＥＤ３０を蛍光体で埋設し、その上に透明キャップ部材をさらに設けてもよい。
【０１２３】
ＬＥＤ３０は、そのバンプ３０ａが接続された貫通電極１８とそれに接続されて下面に形成された配線パターン層１９と、それに接続された別の貫通電極１８などを介して枠部２３のツェナーダイオードＺＤに接続されている。
【０１２４】
なお、パッケージ基板部１１の上面側に貫通電極１８同士を接続する配線パターン層１９を形成してもよい。
【０１２５】
第３実施形態は第２実施形態と同様な効果を奏する。さらに、第３実施形態では、コプラナリティが良好な貫通電極１８が設けられたパッケージ基板部１１の上にツェナーダイオードＺＤが設けられた枠部２３が接合されて構成されるので、キャビティＣが設けられてツェナーダイオードＺＤが内蔵された電子部品用パッケージ１ｃを容易に製造することができる。これにより、ＬＥＤ３０がキャビティＣ内の貫通電極１８及び枠部２３のツェナーダイオードＺＤに信頼性よく接続された状態で、キャップ部材２４によって収容部Ｓに気密封止される。
【０１２６】
なお、第３実施形態においても、ＬＥＤ３０の代わりに、ＭＥＭＳ素子や他の光半導体素子などを実装してもよく、ＭＥＭＳ素子を実装する場合は、キャップ部材２４がシリコンキャップなどの不透明材料から形成されるようにしてもよい。
【符号の説明】
【０１２７】
１，１ａ〜１ｃ…電子部品用パッケージ、２，２ａ〜２ｅ…電子部品装置、３，５…パッケージ部材、３ａ，５ａ…上側パッケージ部材、３ｂ，５ｂ…下側パッケージ部材、４ａ…上側パッケージ部、４ｂ…下側パッケージ部、１０…第１シリコンウェハ、１１…パッケージ基板部、１０ａ…シリコン基板、１２…マスク層、１２ｘ，１２ｙ，１２ｚ…開口部、１４…絶縁層、１５…接着剤層、１６…めっき給電材、１８…貫通電極、１８ａ…接続部、１９…配線パターン層、２０…第２シリコンウェハ、２０ａ…シリコン部（又はシリコン基板）、２２…格子状枠部、２３…枠部、２４…キャップ部材、２４ａ…突起状接合部、２６…外部接続端子、３０…ＬＥＤ、３０ａ，４０ａ…バンプ、４０…電子部品、５０，５１，５４…絶縁層、５２…電極パッド、５６…接続電極、５６ａ…金属層、Ｃ…キャビティ、Ｓ…収容部、Ｐ…突出部、ＺＤ…ツェナーダイオード、ＴＨ…スルーホール、ＴＰ…貫通部、Ｒ…パッケージ領域。
【図１】
2012216868.tif 000003
【図２】
2012216868.tif 000004
【図３】
2012216868.tif 000005
【図４】
2012216868.tif 000006
【図５】
2012216868.tif 000007
【図６】
2012216868.tif 000008
【図７】
2012216868.tif 000009
【図８】
2012216868.tif 000010
【図９】
2012216868.tif 000011
【図１０】
2012216868.tif 000012
【図１１】
2012216868.tif 000013
【図１２】
2012216868.tif 000014
【図１３】
2012216868.tif 000015
【図１４】
2012216868.tif 000016
【図１５】
2012216868.tif 000017
【図１６】
2012216868.tif 000018
【図１７】
2012216868.tif 000019
【図１８】
2012216868.tif 000020