(57)【要約】【課題】駆動トランジスタのヒステリシス特性による影響により、画質が劣化する。【解決手段】表示装置であって、表示領域に含まれる第１領域内にマトリクス状に配置される複数の第１画素と、前記表示領域に含まれるとともに、前記第１領域に対して前記マトリクスの行又は列のうち一方の方向に隣接する第２領域内にマトリクス状に配置される複数の第２画素と、少なくとも前記複数の第１画素の発光後に、前記複数の第１画素に対して、前記マトリクスの行又は列のうち他方の方向に並ぶ第１画素群毎に、前記一方の方向に順に表示信号電圧を印加するとともに、少なくとも前記複数の第２画素の発光後に、前記複数の第２画素に対して、前記他方の方向に並ぶ複数の第２画素群毎に、前記一方の方向とは逆方向に順に表示信号電圧を印加する電圧印加手段と、を含む。【選択図】図７
2012022187.tif 000002
【特許請求の範囲】
【請求項１】
表示領域に含まれる第１領域内にマトリクス状に配置される複数の第１画素と、前記表示領域に含まれるとともに、前記第１領域に対して前記マトリクスの行又は列のうち一方の方向に隣接する第２領域内にマトリクス状に配置される複数の第２画素と、少なくとも前記複数の第１画素の発光後に、前記複数の第１画素に対して、前記マトリクスの行又は列のうち他方の方向に並ぶ第１画素群毎に、前記一方の方向に順に表示信号電圧を印加するとともに、少なくとも前記複数の第２画素の発光後に、前記複数の第２画素に対して、前記他方の方向に並ぶ複数の第２画素群毎に、前記一方の方向とは逆方向に順に表示信号電圧を印加する電圧印加手段と、を含むことを特徴とする表示装置。
【請求項２】
前記第１及び第２の複数の画素は、それぞれ自発光素子と、前記自発光素子のドレインに接続され、前記自発光素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲートに接続され、前記駆動トランジスタの閾値及び前記表示信号電圧に応じた電圧信号を保持する保持容量と、を有し、前記駆動トランジスタは、前記電圧信号に応じた電流を、前記自発光素子に供給することを特徴とする請求項１記載の表示装置。
【請求項３】
前記電圧印加手段は、少なくとも前記複数の第１画素及び第２画素の発光後に、前記複数の画素の第１画素に対して、前記表示信号電圧を印加し、その後、少なくとも前記複数の第１画素及び第２画素の発光後に、該複数の第２画素に対して、前記表示信号電圧を印加することを特徴とする請求項１記載の表示装置。
【請求項４】
前記第１領域内に含まれる前記複数の第１画素の数は、前記第２領域内に含まれる前記複数の第２画素の数と同じであることを特徴とする請求項１記載の表示装置。
【請求項５】
前記第１領域の形状と、前記第２領域の形状は同じであることを特徴とする請求項１記載の表示装置。
【請求項６】
前記電圧印加部は、更に、水平同期カウンタを有し、前記水平同期カウンタからの信号に応じて、前記表示信号電圧を印加することを特徴とする請求項１記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関するものであり、特には、自発光素子を有する表示装置に関する。
【背景技術】
【０００２】
近年、有機発光ダイオード（Organic Light Emitting Diode）に代表される有機ＥＬ（Organic Electro-luminescent）素子と呼ばれる自発光体を用いた画像表示装置（以下、「有機ＥＬ表示装置」という。）が実用化段階にある。この有機ＥＬ表示装置は、従来の液晶表示装置と比較して、自発光体を用いているため、視認性、応答速度の点で優れているだけでなく、バックライトのような補助照明装置を要しないため、更なる薄型化が可能となっている。
【０００３】
このような有機ＥＬ表示装置の駆動方式として、特許文献１には、階調値に基づく電圧が保持部に保持された複数の画素に対して、基準電圧を印加することにより、有機ＥＬ素子を発光させる、いわゆるＣＩ（Clamped Inverter）駆動方式と呼ばれる駆動方式の有機ＥＬ表示装置が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−００５７０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の表示装置に用いられている駆動トランジスタは、ヒステリシス特性を有する。このため、発光直後の一定期間は駆動トランジスタの閾値電圧Ｖｔｈが変化し、発光直後に書き込む画素ラインと、発光からしばらくしてから書き込む画素ラインとでは書き込み特性にズレが生じるという問題がある。
【０００６】
具体的には、例えば、図１０に示すように、発光素子の発光時（駆動トランジスタのゲート電圧がＶｇ１の場合）には、駆動トランジスタへ電流Ｉｄが流れるが、発光終了直後には、逆方向に電流ΔＩｄが流れ、このような逆方向の電流が流れなくなるまで一定の時間（収束時間）を要する。このため、収束時間において、駆動トランジスタの閾値電圧Ｖｔｈが変化する。
【０００７】
このように閾値電圧Ｖｔｈが変化すると、発光直後に表示電圧を書き込む画素ラインと、収束期間後に書き込む画素ラインとでは、書き込み特性にずれが生じる。
【０００８】
図１１は、書き込み開始時の駆動トランジスタの電流波形の例を示したものである。図１１に示すように、例えば、６４０列×４８０行の画素で構成される表示画面を想定した場合、１行目、２４０行目、４８０行目では異なる閾値電圧Ｖｔｈで書き込まれる。結果として、例えば、画面上部では明るく下部に近づくにつれて暗くなるような表示となり、輝度が均一な画面を表示することができないという問題がある。なお、図１１においては、書き込み期間において１行目から４８０行目の順に信号が書き込まれるものとする。
【０００９】
このような問題は、特に、複数の画素ラインを１ブロックとして、ブロック毎にまとめて画素を駆動する場合により顕著となる。下記に、表示画面が６４０列×４８０行のマトリクス状に配置された複数の画素で構成される場合を想定して詳述する。
【００１０】
この場合、例えば、６０行毎に８分割したブロック毎に纏めて画素を駆動する。具体的には、図１２に示すように、まず、表示画面の上から１−６０行（第１のブロック）を書き込み、その後１−４８０行の全面で発光、次に、６１−１２０行（第２のブロック）を書き込み、その後１−４８０行の全面で発光というように、順に表示画面の１−４８０行を８度に分けて書き込み、各書き込み期間後に１−４８０行の全面で発光という動作を繰り返す駆動する。なお、書き込み期間において、書き込み対象でないブロックは、待機状態となる。
【００１１】
図１３は、当該纏め駆動におけるヒステリシスの影響を説明するための図である。上記のように画素は６０行毎に纏めて駆動されることから、６０行毎（１ブロック毎）に、同一のヒステリシスの影響を受ける。
【００１２】
つまり、例えば、図１３に示すように、１行目、６１行目等における駆動トランジスタの閾値電圧Ｖｔｈは同一、６０行目、１２０行目等における駆動トランジスタの閾値電圧Ｖｔｈは同一となるが、６０行目と６１行目等における駆動トランジスタの閾値電圧Ｖｔｈは大きく異なる。
【００１３】
よって、全画面に同一信号電圧を印加したとしても、図１４に示すように、ブロックとブロックの間で空間周波数の高い輝度段差が発生し、８本のすじが入ったような表示となり、結果として画質が大きく劣化するという課題がある。
【００１４】
本発明は、上記課題に鑑みて、駆動トランジスタのヒステリシス特性による影響がある場合であっても、より均一な表示画面を表示することができる表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
（１）本発明の表示装置は、表示領域に含まれる第１領域内にマトリクス状に配置される複数の第１画素と、前記表示領域に含まれるとともに、前記第１領域に対して前記マトリクスの行又は列のうち一方の方向に隣接する第２領域内にマトリクス状に配置される複数の第２画素と、少なくとも前記複数の第１画素の発光後に、前記複数の第１画素に対して、前記マトリクスの行又は列のうち他方の方向に並ぶ前記第１画素群毎に、前記一方の方向に順に表示信号電圧を印加するとともに、少なくとも前記複数の第２画素の発光後に、前記複数の第２画素に対して、前記他方の方向に並ぶ複数の第２画素群毎に、前記一方の方向とは逆方向に順に表示信号電圧を印加する電圧印加手段と、を含む。
【００１６】
（２）上記（１）に記載の表示装置において、前記第１及び第２の複数の画素は、それぞれ自発光素子と、前記自発光素子のドレインに接続され、前記自発光素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲートに接続され、前記駆動トランジスタの閾値及び前記表示信号電圧に応じた電圧信号を保持する保持容量と、を有し、前記駆動トランジスタは、前記電圧信号に応じた電流を、前記自発光素子に供給してもよい。
【００１７】
（３）上記（１）に記載の表示装置において、前記電圧印加手段は、少なくとも前記複数の第１画素及び第２画素の発光後に、前記複数の画素の第１画素に対して、前記表示信号電圧を印加し、その後、少なくとも前記複数の第１画素及び第２画素の発光後に、該複数の第２画素に対して、前記表示信号電圧を印加してもよい。
【００１８】
（４）上記（１）に記載の表示装置において、前記第１領域内に含まれる前記複数の第１画素の数は、前記第２領域内に含まれる前記複数の第２画素の数と同じであってもよい。
【００１９】
（５）上記（１）に記載の表示装置において、前記第１領域の形状と、前記第２領域の形状は同じであってもよい。
【００２０】
（６）上記（１）に記載の表示装置において、前記電圧印加部は、更に、水平同期カウンタを有し、前記水平同期カウンタからの信号に応じて、前記表示信号電圧を印加してもよい。
【発明の効果】
【００２１】
駆動トランジスタのヒステリシス特性による影響がある場合であっても、より均一な表示画面を表示することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施形態における表示装置を概略的に示す図である。
【図２】図１に示した表示装置を概略的に説明するための図である。
【図３】走査線制御部の構成を説明するための図である。
【図４】データ線制御部の構成を説明するための図である。
【図５】各画素の構成を説明するための図である。
【図６】各画素の動作を説明するための図である。
【図７】ブロック毎の書き込み動作及び発光動作を説明するための図である。
【図８】各画素を発光させる際に、制御される信号の変化を示すタイミングチャートである。
【図９】本発明の実施形態における表示画面の様子を概略的に示した図である。
【図１０】駆動トランジスタのヒステリシス特性の例を示す図である。
【図１１】書き込み開始時の駆動トランジスタの電流波形の例を示す図である。
【図１２】纏め駆動を説明するための図である。
【図１３】纏め駆動におけるヒステリシスの影響を説明するための図である。
【図１４】本発明の課題を説明するための図である。
【発明を実施するための形態】
【００２３】
以下、本発明の実施の形態について、図面を参照しつつ説明する。なお、図面において、同一又は同等の要素には同一の符号を付し、重複する説明を省略する。
【００２４】
図１は、本発明の実施形態に係る表示装置１００を概略的に示す図である。図１に示すように、表示装置１００は、有機ＥＬパネルが設けられたＴＦＴ（Thin Film Transistor）基板１５０を挟むように固定する上フレーム１１０及び下フレーム１２０と、表示する情報を生成する回路素子を備える回路基板１４０と、その回路基板１４０において生成されたＲＧＢの情報をＴＦＴ基板１５０に伝えるフレキシブル基板１３０により構成される。なお、図１に示した表示装置は例示であってこれに限定されるものではない。
【００２５】
図２は、図１に示した表示装置を概略的に説明するための図である。図２に示すように、表示装置１００は、表示画面を表示する表示領域２０１、データ線制御部２０２、走査線制御部２０３、表示制御部２０４を有する。なお、図２では、表示制御部２０４、データ線制御部２０２、走査線制御部２０３等を別々のユニットとして記載しているが、１つのユニットとして形成してもよい。
【００２６】
表示領域２０１は、マトリクス状に配置された複数の画素（図示せず）を有し、当該複数の画素は、それぞれ対応するデータ線２０５及び走査線２０６に接続される。なお、各データ線２０５は、データ線制御部２０２に接続され、また、各走査線２０６は、走査線制御部２０３に接続される。なお、表示領域２０１には、その他、後述する駆動トランジスタ６０３を駆動するための駆動電圧供給線６０７等が接続されているが、説明の簡略化のため、図２においては省略する。
【００２７】
表示制御部２０４は、データ線制御部２０２及び走査線制御部２０３に接続される。表示制御部２０４には制御信号群等（図示せず）が入力され、当該制御信号群に応じて、データ線制御信号２０７及び走査線制御信号２０８を、それぞれデータ線制御部２０２及び走査線制御部２０３に出力する。なお、データ線制御信号２０７及び走査線制御信号２０８は、その他後述する水平同期信号等の制御信号群を含むものとする。
【００２８】
データ線制御部２０２は、表示制御部２０４からのデータ線制御信号２０７に応じて、各データ線２０５を介して、階調値に対応した表示電圧を各画素に出力する。
【００２９】
走査線制御部２０３は、表示制御部２０４からの走査線制御信号２０８に応じて、各走査線２０６を介して、各画素に配置されたＴＦＴスイッチ（図示せず）を制御するための走査信号を出力する。
【００３０】
なお、上記データ線制御部２０２及び走査線制御部２０３からの当該走査信号及び当該表示電圧等により、各画素が制御され発光されるが、詳細については、後述する。
【００３１】
図３は、走査線制御部２０３の構成を説明するための図である。図３に示すように、走査線制御部２０３は、水平同期カウンタ３０１、波形生成部３０２、ライン制御用論理部３０３及び、走査方向切換部３０４を有する。なお、図３においては、走査方向切換部３０４が走査線制御部２０３に含まれる構成としたが、別個に構成してもよい。
【００３２】
水平同期カウンタ３０１は、表示制御部２０４からの走査線制御信号２０８に含まれる水平同期信号に基づき、Ｈカウント信号を波形生成部３０２に出力する。波形生成部３０２は、走査線信号を生成するとともに、水平同期カウンタ３０１からのＨカウント信号をライン制御用論理部３０３に出力する。
【００３３】
ライン制御用論理部３０３は、表示領域２０１を形成するマトリクス状に配置された画素の列に対応する数の論理回路３０５を有し、各論理回路３０５は、対応する各論理回路３０５の値と、Ｈカウンタ信号の値が等しい場合に、波形生成部３０２からの走査線信号を各出力線３０６に印加する。具体的には、例えば、図３の１番目の論理回路３０５（論理回路３０５の値が１）は、Ｈカウンタ信号の値が１の場合に、当該論理回路３０５に接続されている出力線３０６に走査線信号を印加する。
【００３４】
ここで、各出力線３０６は、走査方向切換部３０４により、所定の数（例えば、６０）の出力線３０６毎に走査方向を切り換える。例えば、表示領域２０１が６４０列×４８０行のマトリクス状に配置された複数の画素で構成され、６０行毎に８分割したブロック毎に纏めて駆動する場合を想定すると、走査方向切換部３０４は、例えば、６０の出力線３０６毎に走査方向を切り換える。
【００３５】
具体的には、図３に示すように、奇数ブロックにおける論理回路３０３からの出力線３０６、例えば、１番目から６０番目までの論理回路３０３からの出力線３０６は、そのまま、走査方向切換部３０４の各内部線３０７を通じて、表示領域２０１の１行目から６０行目の走査線２０６に接続される。
【００３６】
一方、偶数ブロックにおける論理回路３０３からの出力線３０６、例えば、６１番目から１２０番目の論理回路３０３の出力線３０６は、順序を逆にして接続される。具体的には、走査方向切換部の内部線３０７は、例えば、６１番目の論理回路３０５からの出力線３０６を、１２０行目の走査線２０６に接続し、６２番目の論理回路３０５からの出力線３０６を、１１９行目の走査線２０６に接続する。以下同様に、順に接続され、最後に１２０番目の論理回路３０３からの出力線３０６を、６１行目の走査線２０６に接続する。
【００３７】
このように構成することで、走査方向切換部３０４は、例えば、論理回路３０５の出力のうち１番目から６０番目までは、そのまま昇順に各走査線２０６に出力し、６１番目から１２０番目までは、降順、つまり１２０行目から６１行目の順に論理回路３０５の出力の順序を入れ換えて、各走査線２０６に出力する。以下同様に奇数番目のブロックについては走査方向を切り換えず、偶数番目のブロックについては走査方向を切り換えて、各論理回路３０３からの出力を、各走査線２０６に出力する。
【００３８】
つまり、走査方向切換部３０４は、奇数番目のブロックについては走査方向を切り換えず、偶数番目のブロックについては走査方向を切り換えて、各論理回路３０５からの出力を、走査信号として各画素に出力する。なお、奇数番目と偶数番目で走査方向を１ブロック毎に切り換える構成であれば、上記と順序が逆であってもよいことはいうまでもない。
【００３９】
なお、走査線制御部２０３の構成は、上記に限定されるものではなく、上記実施の形態で示した構成と実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。
【００４０】
図４は、データ線制御部２０２の内部構成を説明するための図である。図４に示すように、データ線制御部２０２は、水平同期カウンタ４０１、メモリ読出制御部４０２、映像信号メモリ４０３、ＤＡコンバータ４０４、映像信号受信部４０５を有する。
【００４１】
水平同期カウンタ４０１は、表示制御部２０４からのデータ線制御信号２０７に含まれる水平同期信号を受信し、Ｈカウント信号をメモリ読出制御部４０２に出力する。メモリ読出制御部４０２は、水平同期カウンタ４０１からの当該Ｈカウント信号の値に応じて、映像信号メモリ４０３の読出しアドレスを制御する。
【００４２】
具体的には、例えば、Ｈカウントが１乃至６０の場合は、順に１乃至６０画素ライン分を読み出すように指定し、Ｈカウントが６１乃至１２０の場合には、１２０画素ラインから逆順に６１画素ラインを読むように指定する。ここで、画素ラインとは、表示領域２０１にマトリクス状に配置された複数の画素で構成される１行を意味するものとする。
【００４３】
映像信号メモリ４０３は、データ線制御信号２０７に含まれる映像信号を格納するとともに、メモリ読み出し制御回路からの指定アドレスに基づいて、映像信号をＤＡコンバータ４０４に出力し、当該ＤＡコンバータ４０４は、当該映像信号をアナログ値に変換して、表示領域２０１に映像信号を出力する。
【００４４】
なお、上記においては６０画素ライン毎としたが、上述した走査線制御部２０３の構成に応じて、異なる単位毎としてもよいことはいうまでもない。また、データ線制御部２０２の構成は、上記に限定されるものではなく、上記と実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。
【００４５】
図５は、各画素の構成を説明するための図である。図５に示すように、各画素６０１は、保持容量６０２、駆動トランジスタ６０３、書き込み制御スイッチ６０４、発光制御スイッチ６０５、有機ＥＬ６０６を有する。
【００４６】
保持容量６０２は、データ線２０５及び駆動トランジスタ６０３に接続される。駆動トランジスタ６０３のゲートは、保持容量６０２に接続され、ソースまたはドレインの一方は駆動電圧供給線６０７に接続され、他方は発光制御スイッチ６０５に接続される。
【００４７】
発光制御スイッチ６０５のゲートは発光制御線６０８へ接続され、ソースまたはドレインの一方は、駆動トランジスタ６０３の出力側に接続され、他方は有機ＥＬ６０６に接続される。
【００４８】
書き込み制御スイッチ６０４のゲートは書き込み制御線６０９に接続され、ソースまたはドレインの一方は、駆動トランジスタ６０３のゲートに接続され、他方は駆動トランジスタ６０３の出力側及び有機ＥＬ６０６に接続される。有機ＥＬ６０６の一端は、発光制御スイッチ６０５に接続されるとともに、他端は接地６１０される。
【００４９】
次に、当該表示装置１００の動作について、説明する。ここでは、表示画面が６４０列×４８０行のマトリクス状に配置された複数の画素６０１で構成され、６０行毎に８分割したブロック毎に纏めて駆動する場合を想定して説明するが、これに限定されるものではなく、例えば、異なる行毎に纏めて駆動してもよいことはいうまでもない。
【００５０】
まず、書き込み期間及び発光期間における各画素６０１の動作について説明する。書き込み期間には、図６（Ａ）−（Ｃ）に示すように、順にプリチャージ動作、書き込み動作、非書き込み時動作を行い、その後の発光期間に発光動作を行う。図８は、各画素６０１を発光させる際に、制御される信号の変化を示すタイミングチャートである。
【００５１】
なお、図６においては、説明の簡略化のため、書き込み制御スイッチ６０４等をスイッチ等の記号にて示すが、同一の符号は同一の要素を示すことはいうまでもない。また、Ｖｃｃは、駆動トランジスタ６０３を駆動するための駆動供給電圧を示し、当該駆動供給電圧は、例えば、外部の電源（図示せず）より供給される。
【００５２】
まず、時刻Ｔ１において、データ線２０５に出力される映像信号に対応した表示電圧（Ｖｄａｔａ）が出力される。次に、図６（Ａ）に示に示すように、時刻Ｔ２において、書き込み制御スイッチ６０４、発光制御スイッチ６０５がオンされる。よって、矢印（ａ）のように電流が流れ、駆動トランジスタ６０３のゲートは低電圧となる。
【００５３】
時刻Ｔ３においては、図６（Ｂ）に示すように、発光制御スイッチ６０５がオフされ、駆動トランジスタ６０３のゲートの電圧は、駆動電圧供給線６０７の電圧Ｖｃｃと駆動トランジスタ６０３の閾値電圧Ｖｔｈの差、Ｖｃｃ−Ｖｔｈとなる。このとき、保持容量６０２の電圧は、Ｖｃｃ−Ｖｔｈ−Ｖｄａｔａとなる。なお、このとき矢印（ｂ）のように電流は流れる。
【００５４】
次の時刻Ｔ４においては、図６（Ｃ）に示すように、書き込み制御スイッチ６０４がオフされ、他の画素への書き込みが行われるが、その際、保持容量６０２の電圧は保持される。なお、他の画素への書き込み（例えばVdataM）により、データ線２０５の電圧が変化し、その結果、データ線の変化に応じて駆動トランジスタ６０３のゲート電圧が変化するが、図８においては、当該変化は省略する。
【００５５】
時刻Ｔ５においては、図６（Ｄ）に示すように、全てのデータ線２０５に基準電圧（以下、「ＶＳＬ」とする）を印加するとともに、発光制御スイッチ６０５をオンにする。これにより、Ｖｃｃ−Ｖｔｈ−Ｖｄａｔａ＋ＶＳＬに応じた電流が有機ＥＬ６０６に流れ、有機ＥＬ６０６が発光する。上記のような動作を繰り返すことにより、各画素６０１が駆動される。
【００５６】
なお、上記に説明した各画素６０１の構成及び動作は一例であって、それに限定されるものではなく、実質的に同一の構成、同一の作用効果又は同一の目的を達成できるものであれば異なるものであってもよい。
【００５７】
次に、各ブロック毎の書き込み動作及び発光動作について、図７を用いて説明する。図７に示すように、第１の書き込み期間においては、表示画面の１行目から６０行目までに対応する（第１のブロック）各画素６０１に、階調値に応じた表示電圧が、昇順、つまり１行目から６０行目の順に書き込まれる。次の発光期間において、１行目から４８０行目までの全ての画素６０１が発光される。
【００５８】
第２の書き込み期間においては、６１行目から１２０行目まで（第２のブロック）の各画素６０１にそれぞれの階調値に応じた表示電圧が書き込まれる。このとき、書き込みの順序は、降順、つまり１２０行目から６１行目の順に書き込まれる。つまり、第２の書き込み期間における書き込みの順序は、第１の書き込み期間とは順序が逆となる。次の発光期間においては同様に、１行目から４８０行目までの全ての画素が発光される。
【００５９】
第３の書き込み期間においては、１２１行目から１８０行目（第３のブロック）までの各画素６０１に、それぞれの階調値に応じた表示電圧が、昇順、つまり１２１行目から１８０行目の順に書き込まれる。次の発光期間において、１行目から４８０行目までの全ての画素が発光される。
【００６０】
第４の書き込み期間以降については、同様に、ブロック毎に書き込み順序を切り換えて、書き込み及び発光動作が繰り返される。つまり、奇数番目の書き込み期間においては、昇順に、偶数番目の書き込み期間については、降順にと、１ブロック毎に順序を逆にして書き込まれる。
【００６１】
なお、上記実施形態においては、第１のブロックから順に昇順、降順としたが、ブロック毎に書き込みの順序が逆になればよく、例えば第１のブロックから順に降順、昇順に書き込まれてもよい。また６０行毎を１ブロックとしたが、異なる行数を１ブロックとしてもよいことはいうまでもない。また、上記実施の形態においては、各書き込み期間後、表示領域２０１に含まれる全ての画素６０１を発光させるいわゆる全面発光動作としたが、その他の発光動作、例えば、ブロック毎の発光動作等であってもよい。更に、上記実施の形態においては、各ブロックに含まれる画素ラインを同数としたが、略同数であってもよい。
【００６２】
上記のように書き込み及び発光動作を行うことにより、ブロック間で対応する各駆動トランジスタ６０３のＶｔｈの差を略同一にすることができる。具体的には、例えば、図７に示すように、ヒステリシスの影響がある場合であっても、６０行目と６１行目においてヒステリシスの影響を略同一にすることができ、また１２０行目と１２１行目においてもヒステリシスの影響を略同一とすることができる。
【００６３】
結果として、表示画面において、各ブロック間での空間周波数の高い輝度段差を解消することができる。例えば、図９は、上記実施の形態における表示画面の様子を概略的に示した図であるが、図１４に示したようなブロックとブロック間の空間周波数の高い輝度段差が解消しているのがわかる。
【００６４】
具体的には、表示画面内の最大輝度と最小輝度の差は、図１４に示した場合と同じであるが、空間周波数の高い輝度段差が解消する。一般に空間周波数の高い輝度段差は視認しやすく、空間周波数が低くなるほど視認しにくくなる。したがって、上記のように構成することで、図１４に示した場合と比べ、表示画面の質を格段に向上することができる。
【００６５】
なお、以上説明した本実施形態に係る表示装置は、パソコン用ディスプレイ、ＴＶ放送受信用ディスプレイ、公告表示用ディスプレイ等の各種の情報表示用の表示装置として採用することができる。また、デジタルスチルカメラ、ビデオカメラ、カーナビゲーションシステム、カーオーディオ、ゲーム機器、携帯情報端末など、各種の電子機器の表示部として利用することも可能である。
【００６６】
また、以上の説明においては発光素子として有機ＥＬ素子を用いたが、これに限らず、例えば無機ＥＬ素子やＦＥＤ（Field-Emission Device）など、各種の発光素子を用いた表示装置であってよい。また、上記においては、表示画面の行方向に走査線制御部、データ線制御部を配置する構成としたが、行と列を入れ替えて配置してもよいことはいうまでもない。
【００６７】
なお、請求項における電圧印加手段は、例えば、上記実施の形態における走査線制御部２０３及びデータ線制御部２０２に対応する。また、請求項における第１領域及び第２領域は、例えば、上記実施の形態におけるブロック、例えば、１乃至６０行目の画素ラインを含むブロック、及び、６１乃至１２０行目の画素ラインを含むブロックに対応する。
【００６８】
本発明は、上記実施の形態に限定されるものではなく、種々の変形が可能である。例えば、上記実施の形態で示した構成と実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。例えば、上記実施の形態においては、表示領域２０１における一部の隣接するブロックのみにおいて、上記のような動作をすることによっても、当該ブロック間での輝度段差については解消でき、そのような変形も可能であることはいうまでもない。
【符号の説明】
【００６９】
１００  表示装置、１１０  上フレーム、１２０  下フレーム、１４０  回路基板、１５０  ＴＦＴ基板、２０１  表示領域、２０２  データ線制御部、２０３  走査線制御部、２０４  表示制御部、３０１  水平同期カウンタ、３０２  波形生成部、３０３  ライン制御用論理部、３０４  走査方向切換部、４０１  水平同期カウンタ、４０２  メモリ読出制御部、４０３  映像信号メモリ、４０４  ＤＡコンバータ、４０５  映像信号受信部  ６０１  画素、６０２  保持容量、６０３  駆動トランジスタ、６０４  書き込み制御スイッチ、６０５  発光制御スイッチ、６０６  有機ＥＬ。
【図１】
2012022187.tif 000003
【図２】
2012022187.tif 000004
【図３】
2012022187.tif 000005
【図４】
2012022187.tif 000006
【図５】
2012022187.tif 000007
【図６】
2012022187.tif 000008
【図７】
2012022187.tif 000009
【図８】
2012022187.tif 000010
【図１０】
2012022187.tif 000011
【図１１】
2012022187.tif 000012
【図１２】
2012022187.tif 000013
【図１３】
2012022187.tif 000014
【図９】
2012022187.tif 000015
【図１４】
2012022187.tif 000016