(57)【要約】【課題】光の高出力化及び取出効率並びに低動作電圧化を向上させることができる半導体発光素子を提供する。【解決手段】本発明の半導体発光素子１は、活性層を有する半導体積層体１４の一方の表面に設けられる複数の分配電極１２と、半導体積層体１４の一方の表面側に設けられ、複数の分配電極１２を覆う透明導電膜２１と、半導体積層体１４の他方の表面側に設けられる導電反射層９と半導体積層体１４との間に位置する誘電体層１５と、誘電体層１５の内部で導電反射層９と半導体積層体１４とを電気的に接続し、平面視にて複数の分配電極１２に重ならない位置に設けられる界面電極８と、透明導電膜２１を介して複数の分配電極１２に電気的に接続し、平面視にて分配電極１２及び界面電極８に重ならない位置に設けられる表面電極１７とを備える。【選択図】図１
2012064633.tif 000002
【特許請求の範囲】
【請求項１】
活性層を有する半導体積層体の一方の表面に設けられる複数の分配電極と、
前記半導体積層体の一方の表面側に設けられ、前記複数の分配電極を覆う透明導電膜と、
前記半導体積層体の他方の表面側に設けられる導電反射層と前記半導体積層体との間に位置する誘電体層と、
前記誘電体層の内部で前記導電反射層と前記半導体積層体とを電気的に接続し、平面視にて前記複数の分配電極に重ならない位置に設けられる界面電極と、
前記透明導電膜を介して前記複数の分配電極に電気的に接続し、平面視にて前記分配電極及び前記界面電極に重ならない位置に設けられる表面電極とを備える半導体発光素子。
【請求項２】
前記透明導電膜が、前記分配電極にオーミック接触し、前記半導体積層体の前記一方の表面にショットキー接触する請求項１に記載の半導体発光素子。
【請求項３】
前記分配電極が、金属から主として構成される請求項２に記載の半導体発光素子。
【請求項４】
前記分配電極が、Ａｕ、Ｎｉ、Ｇｅ、Ｓｉ、及びＰｄからなる群から選択される金属、又はＡｕ、Ｎｉ、Ｇｅ、Ｓｉ、及びＰｄからなる群から選択される金属が主成分である合金から主として形成される請求項３に記載の半導体発光素子。
【請求項５】
前記界面電極が複数形成されていると共に、複数の前記界面電極のそれぞれと前記分配電極との間隔が、平面視にて、複数の前記界面電極のそれぞれ毎に予め定められた間隔である
請求項４に記載の半導体発光素子。
【請求項６】
前記半導体積層体の前記一方の表面を形成する一方の表面層はｎ型半導体層であり、前記他方の表面を形成する他方の表面層はｐ型半導体層である請求項１〜５のいずれか１項に記載の半導体発光素子。
【請求項７】
前記半導体積層体が、前記一方の表面に凹状若しくは凸状に形成された粗面加工部を有する請求項１〜６のいずれか１項に記載の半導体発光素子。
【請求項８】
前記粗面加工部が、前記一方の表面の一部の領域であって平面視にて前記分配電極及び前記表面電極が設けられる領域とは異なる領域に設けられる請求項７に記載の半導体発光素子。
【請求項９】
前記半導体積層体の前記一方の表面を有する一方の表面層が、前記活性層よりバンドギャップエネルギーが大きな材料から形成される請求項１〜８のいずれか１項に記載の半導体発光素子。
【請求項１０】
前記一方の表面層と前記分配電極との間に介在する層が、ＡｌＸＧａ１−ＸＡｓ（０≦Ｘ≦０．３）から形成される請求項１〜９のいずれか１項に記載の半導体発光素子。
【請求項１１】
前記半導体積層体を前記他方の表面側から支持する支持基板は、Ｓｉから形成される請求項１〜１０のいずれか１項に記載の半導体発光素子。
【請求項１２】
前記誘電体層が、ＳｉＯ２から形成される請求項１〜１１のいずれか１項に記載の半導体発光素子。
【請求項１３】
前記導電反射層が、Ａｕ若しくはＡｕを主成分とする合金から形成される請求項１〜１２のいずれか１項に記載の半導体発光素子。
【請求項１４】
前記透明導電膜が、ＩＴＯ（錫ドープ酸化インジウム）薄膜、Ｉｎ２Ｏ３（酸化インジウム）薄膜、ＺｎＯ（酸化亜鉛）薄膜、ＡＺＯ（アルミニウムドープ酸化亜鉛）薄膜、ＧＺＯ（ガリウムドープ酸化亜鉛）薄膜のいずれかから形成される単層構造、又はそれらのうちの２以上を積層した積層構造である請求項１〜１３のいずれか１項に記載の半導体発光素子。
【請求項１５】
前記透明導電膜の抵抗率が、１×１０−３Ω・ｃｍ以下であり、
前記透明導電膜の膜厚が、５０ｎｍ以上である請求項１〜１４のいずれか１項に記載の半導体発光素子。
【請求項１６】
前記表面電極に電気的に接続し、前記透明導電膜の表面に設けられる補助電極を更に備える請求項１〜１５のいずれか１項に記載の半導体発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子に関する。特に、本発明は、活性層を有する半導体積層体と支持基板との間に導電反射層を有する基板張替型構造を有する発光素子に好適に利用できる半導体発光素子に関する。
【背景技術】
【０００２】
従来の半導体発光素子は、光の取出効率を向上させるため、少なくとも、半導体積層体、透明電極及び表面電極を備えていた。透明電極は、半導体積層体の一方の表面において、ＩＴＯなどの透明導電材料を用いて形成されていた。表面電極は、例えば、透明電極の表面中央において柱状に形成されていた。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−１００５６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の半導体発光素子においては、光の高出力化及び取出効率並びに低動作電圧化がまだ不十分であるという問題があった。
【０００５】
したがって、本発明の目的は、光の高出力化及び取出効率並びに低動作電圧化を向上させることができる半導体発光素子を提供することである。
【課題を解決するための手段】
【０００６】
本発明は、上記目的を解決するため、活性層を有する半導体積層体の一方の表面に設けられる複数の分配電極と、前記半導体積層体の一方の表面側に設けられ、前記複数の分配電極を覆う透明導電膜と、前記半導体積層体の他方の表面側に設けられる導電反射層と前記半導体積層体との間に位置する誘電体層と、前記誘電体層の内部で前記導電反射層と前記半導体積層体とを電気的に接続し、平面視にて前記複数の分配電極に重ならない位置に設けられる界面電極と、前記透明導電膜を介して前記複数の分配電極に電気的に接続し、平面視にて前記分配電極及び前記界面電極に重ならない位置に設けられる表面電極とを備える半導体発光素子が提供される。
【０００７】
また、上記半導体発光素子において、前記透明導電膜が、前記分配電極にオーミック接触し、前記半導体積層体の前記一方の表面にショットキー接触することが好ましい。
【０００８】
また、上記半導体発光素子において、前記分配電極が、金属から主として構成されてもよい。
【０００９】
また、上記半導体発光素子において、前記分配電極が、Ａｕ、Ｎｉ、Ｇｅ、Ｓｉ、及びＰｄからなる群から選択される金属、又はＡｕ、Ｎｉ、Ｇｅ、Ｓｉ、及びＰｄからなる群から選択される金属が主成分である合金から主として形成されてもよい。
【００１０】
また、上記半導体発光素子において、前記界面電極が複数形成されていると共に、複数の前記界面電極のそれぞれと前記分配電極との間隔が、平面視にて、複数の前記界面電極のそれぞれ毎に予め定められた間隔であってもよい。
【００１１】
また、上記半導体発光素子において、前記半導体積層体の前記一方の表面を形成する一方の表面層はｎ型半導体層であり、前記他方の表面を形成する他方の表面層はｐ型半導体層であってもよい。
【００１２】
また、上記半導体発光素子において、前記半導体積層体が、前記一方の表面に凹状若しくは凸状に形成された粗面加工部を有することもできる。
【００１３】
また、上記半導体発光素子において、前記粗面加工部が、前記一方の表面の一部の領域であって平面視にて前記分配電極及び前記表面電極が設けられる領域とは異なる領域に設けられてもよい。
【００１４】
また、上記半導体発光素子において、前記半導体積層体の前記一方の表面を有する一方の表面層が、前記活性層よりバンドギャップエネルギーが大きな材料から形成されてもよい。
【００１５】
また、上記半導体発光素子において、前記一方の表面層と前記分配電極との間に介在する層が、ＡｌＸＧａ１−ＸＡｓ（０≦Ｘ≦０．３）から形成されてもよい。
【００１６】
また、上記半導体発光素子において、前記半導体積層体を前記他方の表面側から支持する支持基板は、Ｓｉから形成されてもよい。
【００１７】
また、上記半導体発光素子において、前記誘電体層が、ＳｉＯ２から形成されてもよい。
【００１８】
また、上記半導体発光素子において、前記導電反射層が、Ａｕ若しくはＡｕを主成分とする合金から形成されてもよい。
【００１９】
また、上記半導体発光素子において、前記透明導電膜が、ＩＴＯ（錫ドープ酸化インジウム）薄膜、Ｉｎ２Ｏ３（酸化インジウム）薄膜、ＺｎＯ（酸化亜鉛）薄膜、ＡＺＯ（アルミニウムドープ酸化亜鉛）薄膜、ＧＺＯ（ガリウムドープ酸化亜鉛）薄膜のいずれかから形成される単層構造、又はそれらのうちの２以上を積層した積層構造であってもよい。
【００２０】
また、上記半導体発光素子において、前記透明導電膜の抵抗率が、１×１０−３Ω・ｃｍ以下であり、前記透明導電膜の膜厚が、５０ｎｍ以上であってもよい。
【００２１】
また、上記半導体発光素子において、前記表面電極に電気的に接続し、前記透明導電膜の表面に設けられる補助電極を更に備えてもよい。
【発明の効果】
【００２２】
本発明の半導体発光素子によれば、光の高出力化及び取出効率並びに低動作電圧化を向上させることができるという効果を奏する。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施例１の半導体発光素子を示す縦断面図である。
【図２】実施例１の半導体発光素子を示す平面図である。
【図３】誘電体層に屈折率１．４５の材料を用いた場合の反射層における平均反射率を示すグラフである。
【図４】誘電体層に屈折率２．０の材料を用いた場合の反射層における平均反射率を示すグラフである。
【図５】実施例１の半導体発光素子において透明導電膜の表面に補助電極が形成された状態を示す平面図である。
【図６】実施例１の基板貼替型半導体発光素子の製造方法の第１工程を示す縦断面図である。
【図７】実施例１の基板貼替型半導体発光素子の製造方法の第２工程を示す縦断面図である。
【図８】実施例１の基板貼替型半導体発光素子の製造方法の第３工程を示す縦断面図である。
【図９】実施例１の基板貼替型半導体発光素子の製造方法の第４工程を示す縦断面図である。
【図１０】実施例１の基板貼替型半導体発光素子の製造方法の第５工程を示す縦断面図である。
【図１１】実施例１の基板貼替型半導体発光素子の製造方法の第６工程を示す縦断面図である。
【図１２】実施例１の基板貼替型半導体発光素子の製造方法の第７工程を示す縦断面図である。
【図１３】実施例１の基板貼替型半導体発光素子の製造方法の第８工程を示す縦断面図である。
【図１４】実施例１の基板貼替型半導体発光素子の製造方法の第９工程を示す縦断面図である。
【図１５】実施例１の基板貼替型半導体発光素子の製造方法の第１０工程を示す縦断面図である。
【図１６】実施例１の基板貼替型半導体発光素子の製造方法の第１１工程を示す縦断面図である。
【図１７】実施例１の基板貼替型半導体発光素子の製造方法の第１２工程を示す縦断面図である。
【図１８】実施例１における透明導電膜の透過率測定を示すグラフである。
【図１９】比較例１における半導体発光素子を示す平面図である。
【図２０】比較例１における半導体発光素子を示す縦断面図である。
【図２１】比較例２における半導体発光素子を示す平面図である。
【図２２】比較例２における半導体発光素子を示す縦断面図である。
【図２３】実施例３における半導体発光素子を示す縦断面図である。
【図２４】実施例３における半導体発光素子を示す平面図である。面図である。
【図２５】実施例４における半導体発光素子の動作電圧評価結果を示すグラフである。
【実施例】
【００２４】
以下、本発明の半導体発光素子の一実施例である実施例１から実施例７を説明する。
【００２５】
はじめに、実施例１の半導体発光素子１を説明する。
【００２６】
実施例１の半導体発光素子１は、図１及び図２に示すように、図１の下方から順に、裏面電極１３、支持基板１０、第１の合金化バリア層１８、第１の金属接合層１１ｂ、第２の金属接合層１１ａ、第２の合金化バリア層１６、導電反射層９、誘電体層１５、界面電極８、半導体積層体１４、分配電極１２、透明導電膜２１及び表面電極１７を備えている。
【００２７】
裏面電極１３としては、図１の下方から順に、例えば、厚み３００ｎｍのＡｕ（金）層（図示せず）及び厚み１０ｎｍのＴｉ（チタン）層（図示せず）からなる積層電極が用いられていることが好ましい。もちろん、この実施条件は一例であって、例えば、裏面電極１３の形状を四角形状、菱形形状又は多角形状にするなど、適宜、裏面電極１３の形状や厚みを変更してもよい。
【００２８】
支持基板１０としては、例えば、Ｓｉ（シリコン）基板、Ｇｅ（ゲルマニウム）基板、ＧａＰ（ガリウム・リン）基板などの半導体基板材料を用いて作成された基板が用いられていることが好ましい。本実施例においては、支持基板１０としてＳｉ基板を用いることがより好ましい。
【００２９】
ここで、支持基板１０に低抵抗型Ｓｉ基板を採用する場合、その支持基板１０の抵抗率は、０．０１０Ω・ｃｍ以下のものを使用することが好ましく、０．００５０Ω・ｃｍ以下であることがより好ましい。一方、支持基板１０に高抵抗型Ｓｉ基板を採用する場合、その支持基板１０の抵抗率は、少なくとも１×１０５Ω・ｃｍ以上の抵抗率を有していることが好ましく、２．５×１０５Ω・ｃｍ程度であることがより好ましい。
【００３０】
第１の合金化バリア層１８としては、例えば、厚さ３００ｎｍ程度のＴｉ層が用いられることが好ましい。この第１の合金化バリア層１８は、オーミック電極としても用いられる。
【００３１】
第１の金属接合層１１ｂとしては、例えば、厚さ５００ｎｍ程度のＡｕ層が用いられることが好ましい。
【００３２】
第２の金属接合層１１ａとしては、例えば、厚さ５００ｎｍ程度のＡｕ層など、第１の金属接合層１１ｂと同様に形成された金属層が用いられることが好ましい。
【００３３】
第２の合金化バリア層１６としては、例えば、厚さ１００ｎｍ程度のＴｉ（チタン）層が用いられることが好ましい。
【００３４】
導電反射層９としては、Ａｕ若しくはＡｕを主成分とする合金を用いて形成された金属層であることが好ましい。この場合、導電反射層９の厚さは４００ｎｍ程度に設定されていることが好ましい。
【００３５】
誘電体層１５は、図１に示すように、半導体積層体１４の他方の表面（本実施例においては導電反射層９側の表面）側に積層された導電反射層９と半導体積層体１４との間に設けられている。誘電体層１５としては、例えば、厚さ３４０ｎｍのシリコン酸化膜（ＳｉＯ２）を用いて形成されていることが好ましい。
【００３６】
もちろん、屈折率１．４５のＳｉ０２だけでなく、屈折率が２．２前後のＳｉＮなどを用いることも可能である。ただし、図３及び図４に示す通り、誘電体層１５の屈折率が高くなると導電反射層９の平均反射率は屈折率１．４５の場合に比べて低くなる。この反射率は半導体発光素子１の発光出力と密接な関係にあるので、誘電体層１５材料の屈折率はできるだけ低いことが好ましい。
【００３７】
界面電極８は、図１に示すように、誘電体層１５の内部において導電反射層９と半導体積層体１４とを電気的に接続する電極である。この界面電極８としては、例えば、誘電体層１５と同様の厚さのＡｕＢｅ合金（金・ベリリウム合金、Ａｕ：９９ｗｔ％／Ｂｅ：１ｗｔ％）を用いて形成されていることが好ましい。
【００３８】
また、界面電極８は、図１に示すように、平面視にて複数の分配電極１２に重ならない位置に形成されている。ここで、界面電極８は、半導体積層体１４の他方の表面において、均一に分布していることが好ましい。また、界面電極８は、複数形成されていると共に、複数の界面電極８のそれぞれと分配電極１２との間隔が、平面視にて、複数の界面電極８のそれぞれ毎に予め定められた間隔であること、すなわち、複数の界面電極８のそれぞれが、分配電極１２から一定の間隔をおいて配置されていることが好ましい。本実施例においては、上記条件を満たす一例として、界面電極８は分配電極１２を中心軸とする円環形状に形成されている。
【００３９】
もちろん、上記の実施条件は一例であって、界面電極８の形状を矩形環状にするなど、適宜、界面電極８の形状や厚みを変更してもよい。
【００４０】
半導体積層体１４は、図１に示すように、発光層としての活性層５を有している。ここで、この半導体積層体１４において一方の表面（本実施例においては透明導電膜２１側の表面）を形成する一方の表面層は、ｎ型半導体層であることが好ましい。また、半導体積層体１４において他方の表面を形成する他方の表面層は、ｐ型半導体層であることが好ましい。また、一方の表面層は、活性層５よりバンドギャップエネルギーが大きな材料を用いて形成されていることが好ましい。
【００４１】
上記を満たすため、半導体積層体１４は、図１に示すように、図１の下方から順に、ｐ型コンタクト層７、ｐ型クラッド層６、活性層５、ｎ型クラッド層４、ｎ型コンタクト層３を有している。この場合、ｎ型クラッド層４が本発明の「一方の表面層」になり、ｐ型コンタクト層７が本発明の「他方の表面層」になる。また、本発明の「一方の表面層と分配電極１２との間に介在する層」は本実施例においてｎ型コンタクト層３であり、ＡｌＸＧａ１−ＸＡｓ（０≦Ｘ≦０．３）を用いて形成されていることが好ましい。
【００４２】
また、半導体積層体１４は、一方の表面において凹状若しくは凸状に形成された粗面加工部２２を有することが好ましい。この半導体積層体１４の粗面加工部２２は、一方の表面における一部の領域であって平面視にて分配電極１２及び表面電極１７が設けられる領域とは異なる領域、すなわち、両電極のいずれにも重ならない領域に形成されていることが好ましい。
【００４３】
複数の分配電極１２は、例えば平面視ドットの円柱状に形成されており、半導体積層体１４の一方の表面に分布するように形成されている。ここで、これら複数の分配電極１２の分布は均一であることが好ましい。
【００４４】
また、分配電極１２は、透明導電材料よりも金属材料であることが好ましい。この場合、分配電極１２は、Ａｕ、Ｎｉ（ニッケル）、Ｇｅ、Ｓｉ、Ｐｄ（パラジウム）のなかから任意に選択された金属若しくはそれらのいずれかを主成分とする合金を１又は２種以上用いて形成されていることが好ましい。本実施例において、分配電極１２は、図１の下方から順に、厚さ５０ｎｍのＡｕＧｅ（金・ゲルマニウム合金）、厚さ１０ｎｍのＮｉ、厚さ５０ｎｍのＡｕの順に積層した他層構造になっている。
【００４５】
もちろん、上記の実施条件は一例であって、適宜、分配電極１２の厚みや形状を変更してもよい。
【００４６】
透明導電膜２１としては、ＩＴＯ（錫ドープ酸化インジウム）薄膜、Ｉｎ２Ｏ３（酸化インジウム）薄膜、ＺｎＯ（酸化亜鉛）薄膜、ＡＺＯ（アルミニウムドープ酸化亜鉛）薄膜、ＧＺＯ（ガリウムドープ酸化Ｅ鉛）薄膜のうちのいずれかを用いて形成された単層構造又はそれらのうちの２以上を積層した積層構造であることが好ましい。また、透明導電膜２１の抵抗率は、１×１０−３Ω・ｃｍ以下に設定されていることが好ましく、その膜厚は、５０ｎｍ以上に設定されていることが好ましい。本実施例において、透明導電膜２１としては、例えば厚さ８０ｎｍのＩＴＯ膜が選択されており、その抵抗率は４．５×１０−４Ω・ｃｍである。
【００４７】
また、透明導電膜２１は、分配電極１２に対してオーミック接触するように形成されていることが好ましい。その一方、この透明導電膜２１は、半導体積層体１４の一方の表面に対してショットキー接触するように形成されていることが好ましい。
【００４８】
表面電極１７は、透明導電膜２１を介して複数の分配電極１２のすべてに電気的に接続するように形成されている。表面電極１７としては、例えば、直径１００μｍの円形パッド形状に形成されていることが好ましい。
【００４９】
ここで、この表面電極１７は、積層方向において界面電極８と重ならないように形成されていることが好ましい。つまり、本実施例において、分配電極１２、界面電極８及び表面電極１７は、積層方向において互いに重ならないように配設されていることが好ましい。なお、分配電極１２は、積層方向において界面電極８及び表面電極１７に重ならない領域で、均一に設けられる。
【００５０】
もちろん、上記の実施条件は一例であって、適宜、表面電極１７の厚みや形状を変更してもよい。
【００５１】
また、半導体発光素子１が大型素子の場合、半導体発光素子１は、上記の他に、図５に示すような補助電極２５を備えることが好ましい。この補助電極２５は、表面電極１７に電気的に接続しており、かつ、透明導電膜２１の表面に線状に張り巡らせて形成されている。これは、ＩＴＯなどの透明導電膜２１は金属に比べて抵抗が高いためである。大型素子の場合、ＩＴＯだけでは電流分散が十分ではないので、パッド電極に細線電極を接続することが好ましい。
【００５２】
次に、本実施例の半導体発光素子１の製造方法を説明する。本製造方法は、基板貼替型半導体発光素子１の製造プロセスを示している。また、本実施例の製造方法によって製造される半導体素子は赤色発光素子である。
【００５３】
図６に示すように、ｎ型ＧａＡｓの製造用基板１００上に、ＭＯＶＰＥ法で、５×１０１７／ｃｍ３のキャリア濃度を有するｎ型（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐエッチングストップ層２を１００ｎｍ、８×１０１７／ｃｍ３のキャリア濃度を有するｎ型コンタクト層３としてのｎ型ＧａＡｓコンタクト層を１００ｎｍ、５×１０１７／ｃｍ３のキャリア濃度を有するｎ型クラッド層４としてのｎ型（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ層を１０００ｎｍ、アンドープＧａ０．５Ｉｎ０．５Ｐ層とアンドープ（Ａｌ０．６Ｇａ０．９）０．５Ｉｎ０．５Ｐ層とのペアによる多重量子井戸構造の活性層５をそれぞれ４ｎｍと８ｎｍの厚さで３０ペア繰り返し、合計厚さ３６０ｎｍ、８×１０１７／ｃｍ３のキャリア濃度を有するｐ型クラッド層６としてのｐ型（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ層を１０００ｎｍ、５×１０１８／ｃｍ３のキャリア濃度を有するｐ型コンタクト層７としてのｐ型ＧａＰ層を１００ｎｍ、記述の通りに順次積層成長させ、半導体積層体１４を得た。
【００５４】
ＭＯＶＰＥ成長での成長温度は、ｎ型エッチングストップ層２からｐ型コンタクト層７までを６５０℃とした。その他の成長条件は、成長圧力５０Ｔｏｒｒ（１Ｔｏｒｒ＝１３３．３２２Ｐａ）、各層の成長速度はおよそ０．３から１．１ｎｍ／ｓｅｃ、Ｖ／ＩＩＩ比は約１５０で行った。なお、Ｖ／ＩＩＩ比とは、分母をＴＭＧａやＴＭＡｌなどのＩＩＩ族原料のモル数とし、分子をＡｓＨ３、ＰＨ３などのＶ族原料のモル数とした場合の比率（商）を指す。
【００５５】
ＭＯＶＰＥ成長において用いる原料としては、例えばＧａの場合、トリメチルガリウム（ＴＭｇａ）、又はトリエチルガリワム（ＴＥＧａ）、Ａｌの場合、トリメチルアルミニウム（ＴＭＡｌ）、Ｉｎの場合はトリメチルインジウム（ＴＭｌｎ）等の有機金属を用いた。また、Ａｓ源としてはアルシン（ＡｓＨ３）、Ｐ源としてはホスフィン（ＰＨ３）等の水素化物ガスを用いた。
【００５６】
また、例えばエッチングストップ層２がｎ型（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐなどのｎ型半導体層の場合、その添加物原料としてセレン化水素（Ｈ２Ｓｅ）を用いた。
【００５７】
また、ｐ型クラッド層６、ｐ型コンタクト層７のようなｐ型半導体層の添加物原料としては、ビスシクロベンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を用いた。
【００５８】
その他に、ｎ型半導体層の添加物原料として、ジシラン（Ｓｉ２Ｈ６）、モノシラン（ＳｉＨ４）、ジエチルテルル（ＤＥＴｅ）、ジメチルテルル（ＤＭＴｅ）を用いることもできる。
【００５９】
また、ｐ型半導体層の添加物原料としては、Ｍｇ（マグネシウム）、Ｚジメチルジンク（ＤＭＺｎ）やジエチルジンク（ＤＥＺｎ）を用いることができる。本実施例においては、ドーパント拡散の起こりにくいＭｇ（マグネシウム）をｐ型ドーパントとして用いた。
【００６０】
なお、前述の通り、製造される半導体素子の発光色は赤色なので、本実施例の半導体積層体１４の活性層５から生ずる光の波長が発光ピーク波長においておよそ６３０ｎｍの赤色となるように半導体積層体１４を設計している。
【００６１】
なお、橙色の発光波長は６１０ｎｍ、黄色の発光波長は５９５ｎｍである。本実施形態においては、赤色の発光波長よりも短波長であってもよい。
【００６２】
次に、図７に示すように、この半導体発光素子１に用いられるエピタキシャルウェハをＭＯＣＶＤ装置から搬出した後、ｐ型コンタクト層７の表面に誘電体層１５としてＳｉ０２膜をプラズマＣＶＤ装置により約３４０ｎｍほど成膜した。なお、Ｓｉ０２の代わりにＳｉＮなどを用いてもよい。
【００６３】
誘電体層１５の成膜後、図８に示すように、誘電体層１５に貫通孔を形成し、その貫通孔の内部に界面電極８を形成した。誘電体層１５の貫通孔は、レジスト塗布装置やマスクアライナなどの一般的なフォトリソグラフィに関する装置や技術を駆使すると共に、純水で希釈したフッ酸エッチング液を用いることにより、形成された。また、界面電極８については真空蒸着法により複数個形成した。
【００６４】
複数個の界面電極８については、ＡｕＢｅ合金（金・ベリリウム合金、Ａｕ：９９ｗｔ％／Ｂｅ：１ｗｔ％）を用いて、半導体積層体１４の一方の表面側（すなわち、ＧａＰコンタクト層に接する側）に円環状に形成した。また、界面電極８の厚さは３４０ｎｍに設定した。これら円環状の界面電極８は、平面視において、平面視ドット状に形成された複数の分配電極１２の周囲を囲むように位置し、円環状の界面電極８と平面視ドット状の分配電極１２との距離は、概ね一定の距離間隔に保たれている。この場合の界面電極８の線幅は２μｍに設計されている。
【００６５】
なお、この界面電極８は、前述したとおり、この後に形成される分配電極１２及び表面電極１７と平面視において重ならない位置、すなわち、図１において分配電極１２及び表面電極１７の直下以外の領域に配置されるように設計されている。
【００６６】
次に、図９に示すように、誘電体層１５、及び界面電極８が形成されたエピタキシャルウェハの表面に厚さ４００ｎｍのＡｕ（金）層をスパッタ法により形成することにより、導電反射層９を形成した。Ａｕは、半導体積層体１４の活性層５から放射される赤色や赤外光に対して、優れた反射率を有することから、反射層の材料として好ましい。もちろん、Ａｕ以外の金属や合金を選択することも可能である。
【００６７】
同様に、図９に示すように、導電反射層９の表面に厚さ１００ｎｍのＴｉ（チタン）層を第２の合金化バリア層１６として形成し、更にその上に、厚さ５００ｎｍのＡｕ層を第２の金属接合層１１ａとして形成した。
【００６８】
一方、図１０に示すように、支持基板１０として用意した導電性ｐ型Ｓｉ基板の表面に第１の合金化防止バリア層として厚さ３００ｎｍのＴｉ層を形成し、更にその第１の合金化防止バリア層の表面に第１の金属接合層１１ｂとして厚さ５００ｎｍのＡｕ層を形成した。なお、第１の合金化防止バリア層はオーミックコンタクト金属を兼ねている。また、このときのＳｉ支持基板１０の面方位に関しては特に不問であり、後に完成する半導体発光素子１の特性を左右するものではない。
【００６９】
ここで、Ｓｉ支持基板１０は、以下に示す２つの理由により、抵抗率は０．０１０Ω・ｃｍ以下のものを使用するのが好ましく、更に好ましくは基板の抵抗率０．００５０Ω・ｃｍ以下であることが好ましい。
【００７０】
支持基板１０に低抵抗のＳｉを用いる第１の理由は、Ｓｉ支持基板１０に対する電極の良好なオーミック接触を得るためである。例えば０．０２０Ω・ｃｍ以上の比較的高い抵抗率を有するＳｉ支持基板１０に対してオーミック接触を得るには裏面電極１３などにＡｌ（アルミニウム）などを形成し、４００℃以上の温度で熱処理することが必要である。しかし、４００℃以上の高温に加熱しつつ、半導体発光素子１の特性に影響を与えないようにするのは、高効率、高信頼性な半導体発光素子１を作製する上で技術的に難しい。また、Ａｌは難削材であるため、半導体発光素子１のウェハの裏面電極１３に純Ａｌなどを形成した場合には素子化するダイシング工程において、裏面チッピングなどの欠けを抑制することが技術的に難しい。
【００７１】
支持基板１０に低抵抗のＳｉを用いる第２の理由は、半導体発光素子１に大きな電流を流して使用する際の動作電圧の低減のためである。基板張替え型の半導体発光素子１においては、支持基板１０の熱伝導率を元の出発基板よりも高いものを選択し、大電流駆動を可能とする目的がある。そのため、半導体発光素子１の定格電流は、約３００μｍ角のもので７０ｍＡ、約８００μｍ角のもので３５０ｍＡ、約１０００μｍ角のもので７００ｍＡなどと、従来のＧａＡｓを基板とした半導体発光素子１に比べ、圧倒的に大きな電流を流す用途が多くある。そのため、基板の持つ直列抵抗によって発生する電圧も要因的に大きなものとなり、抵抗率の差が数百ｍＶの差を分けることになる。
【００７２】
したがって、本実施例のように表面電極１７及び裏面電極１３から構成される上下電極構造を採用する場合、支持基板１０の抵抗率は極力低い方が好ましい。上面二電極構造を採用する場合には、支持基板１０に電流が流れることはない。この場合、支持基板１０の抵抗は高くてもよい。また、半導体発光素子１の実装にもよっては、支持基板１０の抵抗は高い方が好ましい。
【００７３】
もちろん、支持基板１０の材料として、ＧｅやＧａＰを選択することもできる。Ｓｉを選択した理由は、上記の他、廉価で熱伝導性に優れているからである。
【００７４】
次に、図１１に示すように、図９に示したエピタキシャルウェハの第２の金属接合層１１ａと図１０に示した支持基板１０側の積層体の第１の金属接合層１１ｂをそれぞれＡｕ層面が接合するように重ね合わせ、熱圧着法によって貼合せた。
【００７５】
貼合せ条件は、圧力０．０１Ｔｏｒｒ（１Ｔｏｒｒ＝１３３．３２２Ｐａ）雰囲気においてウェハに圧力を１５ｋｇｆ／ｃｍ２負荷した状態で、温度３５０℃に加熱し、更にその状態で３０分間加熱保持することによって貼合せたウェハを得た。
【００７６】
次に、図１２に示すように、Ｓｉ支持基板１０に貼合わせたエピタキシャルウェハの基板材であるＧａＡｓを、アンモニア水と過酸化水素水との混合エッチャントを用いてウェットエッチングにより除去し、ｎ型（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐエッチングストップ層２を露出させた。そして、この露出したエッチングストップ層２を塩酸のウェットエッチングにて除去し、ｎ型コンタクト層３を露出させた。
【００７７】
次に、図１３に示すように、露出したｎ型コンタクト層３の表面にレジスト塗布装置やマスクアライナ、現像装置などを用いてパターニングを行った後、真空蒸着装置により電極構造を蒸着することにより、分配電極１２を形成した。分配電極１２の構造は、ＡｕＧｅ（金・ゲルマニウム合金）、Ｎｉ（ニッケル）、Ａｕ（金）を、それぞれ５０ｎｍ、１０ｎｍ、５０ｎｍの膜厚で順次形成した。なお、分配電極１２の形状は前述のとおりである。
【００７８】
分配電極１２の形成後、図１４に示すように、分配電極１２をマスク材として分配電極１２の下方以外に位置するｎ型コンタクト層３を硫酸、過酸化水素水及び水の混合エッチャントを用いてウェットエッチングにて除去する。この選択性エッチングによって、ｎ型クラッド層４を露出させた。
【００７９】
ｎ型クラッド層４を露出させた後、図１４に示すように、フォトリソグラフィ技術を用いて、ｎ型クラッド層４の表面に粗面加工部２２のパターニングするためのマスクを形成した。粗面加工部２２の形状は正方格子状に周期的に配列された直径１μｍ程度の複数の丸穴からなり、それらのピッチを２μｍに設定した。ただし、ｎ型クラッド層４の領域であって積層方向において表面電極１７と重なる領域にはこの粗面加工部２２を形成しない。
【００８０】
上記のマスク形成後、図１４に示すように、半導体発光素子１のウェハを純水で希釈した塩酸に浸し、半導体積層体１４の最上層であるｎ型クラッド層４の粗面化エッチングした。このときのエッチング時間はおよそ３０秒程度であり、エッチング深さは最も深い所で約１μｍであった。この粗面化エッチングにより、半導体積層体１４の一方の表面において乱反射を起こす粗面加工部２２が形成された。上記エッチング後、マスクとして用いたフォトレジスト膜を有機洗浄にて除去した。
【００８１】
次に、図１５に示すように、ｎ型クラッド層４を露出させたウェハの表面にスパッタ装置を用いてＩＴＯ膜の透明導電膜２１を形成した。ＩＴＯのスパッタリングターゲットについては、Ｓｎ濃度が５ｗｔ％のものを使用した。
【００８２】
上記スパッタ装置としてはＲＦマグネトロンスパッタ装置が好ましい。このときのスパッタ条件は、投入電力５０Ｗ、酸素ガス導入なし、チャンパー圧力０．５Ｐａ、成膜時間３０分である。
【００８３】
なお、透明導電膜２１となるＩＴＯ膜の厚さについて、分光エリプソメトリを用いてＩＴＯ膜と同じバッチに同時投入したＳｉダミー基板サンプルを評価した結果、ＩＴＯ膜の膜厚は８０ｎｍ、屈折率１．９８であった。また、ＩＴＯ膜の抵抗率をパウ法にて評価した結果、その抵抗率は４．５×１０−４Ω・ｃｍであった。更に、反射率測定装置を用いてＩＴＯ膜単体の透過率を評価したところ、図１８に示すように可視光６３０ｎｍの波長において、９７．３％の良好な透過率を有することが確認できた。
【００８４】
次に、図１６に示すように、半導体発光素子１の半導体エピタキシャル層の部分だけをウェハ状態で意図的に素子分離するため、レジストマスク２０をフォトリソグラフィにより形成した。レジストマスク２０は、設計上の素子の中心位置と、２８０μｍ角形状のレジストマスク２０の中心位置が一致するように形成されている。
【００８５】
まず、透明導電膜２１をエッチングするため、図１７に示すように、レジストマスク２０形成後、市販のＩＴＯエッチング液（関東化学株式会社製ＩＴＯ−０７Ｎ）に浸し、ｎ型クラッド層４が露出するまで透明導電膜２１をエッチングした。
【００８６】
次に、図１７に示すように、半導体エピタキシャル層であるｎ型クラッド層４、活性層５、ｐ型クラッド層６をエッチングするため、レジストマスク２０を保持したまま、純水で希釈した塩酸に浸し、ＡｌＧａｌｎＰ系半導体で形成されている上記の３層を除去した。このとき、ｐ型コンタクト層７は塩酸などの比較的容易に入手し得る酸、又は混酸でエッチングすることが容易では無いため、ＧａＰ層はエッチングせずにレジストマスク２０をアッシングによって除去した。
【００８７】
次に、支持基板１０の他方の表面の全面に裏面電極を同じく真空蒸着法によって形成した。裏面電極は、Ｔｉ及びＡｕをそれぞれ１０ｎｍ及び３００ｎｍの膜厚で順次形成し、その後、電極の合金化処理であるアロイ工程を、上下独立ヒータを備えたアロイ装置で実施した。アロイ条件については、窒素ガス雰囲気中において、加熱温度は４００℃まで加熱、熱処理時間は５分間である。
【００８８】
その後、図１に示すように、フォトリソグラフィ技術及び真空蒸着技術を用いてパターニングを行うことにより、直径１００μｍの円形状の表面電極１７を形成した。表面電極１７の構造は、透明導電膜２１の表面側からＴｉ及びＡｕの順となっており、それぞれの膜厚は３０ｎｍ及び１０００ｎｍとなっている。
【００８９】
なお、前述した通り、図２に示すように、円形状の表面電極１７、円環状の界面電極８及び平面視ドット状の分配電極１２は、半導体発光素子１の光取出面である一方の表面から積層方向において互いに重ならないように配置されている。
【００９０】
また、この後にワイヤボンディング工程を行うため、表面電極１７の形成後にアロイ処理を行わず、半導体発光素子１ができあがるまでノンアロイ状態としておく。
【００９１】
上記工程を経て半導体発光素子１のウェハの形成が終了後、表面電極１７が各々の半導体発光素子１の略中央に配置されるようにダイシング装置を用いてチップ化をおこなう。半導体発光素子１のチップサイズは、表面電極１７などを形成する際に使用するフォトリソグラフィ用のフォトマスクにおけるマスクピッチに依存しており、本実施例で作製した半導体発光素子１のチップピッチは３３０μｍとなっている。
【００９２】
最後に、ダイシング工程によって加工された半導体発光素子１のチップをＴＯ−１８ステムと呼ばれるリードフレームにＡｇエポキシ樹脂を用いて実装し、更に形成した表面電極１７とステムのリードにワイヤボンディングをおこない、半導体発光素子１が発光可能な状態とした。
【００９３】
次に、本実施例の半導体発光素子１の製造方法により製造された半導体発光素子１の評価を行う。
【００９４】
上記製造方法により得た本実施例の半導体発光素子１について、２０ｍＡ駆動時の半導体発光素子１の特性を評価したところ、発光出力が１０．２ｍＷ、動作電圧は１．９５Ｖであり、得られた光出力／投入電力で規定した発光効率は２６．２％であった。以下の比較例においても述べるが、本実施例１の半導体発光素子１の発光効率は高いことが明らかとなった。
【００９５】
次に、図１９及び図２０を用いて、比較例１を説明する。
【００９６】
比較例１と実施例１との相違点は、比較例１の半導体発光素子１に分配電極１２及び透明導電膜２１がなく、電極パターンが異なる点にある。
【００９７】
比較例１の半導体発光素子１においては、界面電極８は櫛形状に形成されている。この櫛形状の界面電極８と表面電極１７との距離は、概ね一定の距離間隔に保たれている。このときの櫛形状の界面電極８の線幅は、実施例１の界面電極８の線幅と同様、２μｍに設計した。
【００９８】
また、表面電極１７の形状は、櫛形状の界面電極８と相対する形状となっている。具体的には、中央に直径１００μｍの円を形成し、その円から細線が四方に伸び、更にその細線から枝分かれして細線が伸びることにより、半導体発光素子１の平面内に電流が均一に注入されるような形状になっている。表面電極１７において、中央の円から横方向に延伸した細線の太さは１５μｍ、素子の縦方向に延伸している４本の細線の太さがそれぞれ１０μｍとなっている。
【００９９】
また、比較例１の表面電極１７は、実施例１の分配電極１２と同じように、半導体積層体１４とオーミック接触させている。このため、比較例１の表面電極１７の電極構造については、半導体積層体１４の表面側からＡｕＧｅ、Ｎｉ、Ａｕを、それぞれ５０ｎｍ、１０ｎｍ、５００ｎｍの膜厚で順次形成した。
【０１００】
更に、この表面電極１７及び界面電極８は、積層方向において互いに重ならないように配置されている。
【０１０１】
そして、ワイヤボンディング用電極は、表面電極１７の円部に重なるように配置されている。
【０１０２】
なお、実施例１及び比較例１の製造方法については、上述したように、電極パターン以外は略同じである。
【０１０３】
このような構成で作製された比較例１の半導体発光素子１の素子特性については、発光出力が７．９ｍＷ、動作電圧が１．９６Ｖであり、実施例１の半導体発光素子１と比較して、特に発光出力が約２ｍＷも低い結果となった。また、得られた光出力／投入電力で規定した発光効率は２０．２％と、実施例１の半導体発光素子１に比べて発光効率が６％も低下している。これは、半導体発光素子１の発光面積に対し、光を透過できない表面電極１７の面積が多くなったことによって、活性層５から出射した光が表面電極１７に吸収されてしまうというロスが増えたことが原因であると考えられる。
【０１０４】
次に、図２１及び図２２を用いて、比較例２を説明する。
【０１０５】
比較例２の半導体発光素子１は、比較例１の形態の半導体発光素子１に対して、実施例１のように面積が小さい表面電極１７を付加したものである。
【０１０６】
比較例２の界面電極８は、単一の円環状形状に形成されている。この円環状の界面電極８と表面電極１７との距離は概ね一定の距離間隔に保たれている。このときの界面電極８の線幅は２μｍに設定されている。
【０１０７】
比較例２の表面電極１７は、直径１００μｍの円形状に形成されている。比較例２の表面電極１７の形状は、実施例１の表面電極１７の形状と同じである。なお、比較例１と同様、比較例２の表面電極１７及び界面電極８は、積層方向において互いに重ならないように配置されている。
【０１０８】
比較例２の表面電極１７と半導体積層体１４のｎ型コンタクト層３との間には、実施例１に用いた分配電極１２ではなく、表面電極１７と同形状のオーミック表面電極２３が用いられている。また、ワイヤボンディング用電極は、前述の表面電極１７と重なるように配置されている。
【０１０９】
なお、比較例２の表面電極１７は、比較例１と同様、半導体積層体１４とオーミック接触するようになっている。
【０１１０】
上述以外の構成及び製造方法については、比較例１と同様である。
【０１１１】
このような構成で作製された比較例２の半導体発光素子１の特性については、発光出力が８．３ｍＷ、動作電圧が２．６５Ｖであった。これは、実施例１の半導体発光素子１と比較して、発光出力が約２ｍＷほど低く、動作電圧が６００ｍＶ以上も高い結果となった。また、これについては、比較例１の半導体発光素子１と比較して、発光出力が約０．４ｍＷほど高く、動作電圧が約６００ｍＶほど高い結果となった。
【０１１２】
また、得られた光出力／投入電力で規定した比較例２の発光効率は１５．５％であり、実施例１に比べて約１０％も低下し、比較例１と比べても４．７％も低下している。
【０１１３】
上記結果の原因は次のように推測する。比較例１に対して比較例２の光出力が高くなった原因は、表面電極１７による光を遮蔽する効果がやや低くなったことと考えられるが、それほど高くはなっていない。
【０１１４】
また、動作電圧が高くなった原因は、実施例１や比較例１と比較し、素子の発光面の一部にしか電流が注入されないため、発光面積あたりの電流密度が増大し、電流印加による抵抗成分が高くなった結果、このような動作電圧の上昇になったと考えられる。
【０１１５】
更に、上記の動作電圧の上昇によって比較例２の半導体発光素子１の温度が高くなり、その発光出力があまり高くならないという結果になったと考えられる。
【０１１６】
つまり、比較例２の結果から、半導体発光素子１の発光効率（投入電力に対する発光量）を高めるためには、半導体発光素子１の表面に均一に電流注入を行い、半導体発光素子１の動作電圧を低減させることが好ましい。
【０１１７】
次に、本実施例の半導体発光素子１の作用を説明する。
【０１１８】
本実施例の半導体発光素子１においては、表面電極１７、複数の界面電極８及び複数の分配電極１２が積層方向において互いに重ならないように配置されている。これにより、半導体発光素子１の一方の表面及び他方の表面に電流が均一に注入されるので、半導体発光素子１の動作電圧が低減し、半導体発光素子１の温度上昇を抑制することができる。その結果、半導体発光素子１の発光出力を高めることができる。
【０１１９】
また、本実施例の半導体発光素子１においては、透明導電膜２１が分配電極１２に対してオーミック接触するように形成されていることが好ましい。また、その透明導電膜２１は、半導体積層体１４の一方の表面に対してショットキー接触するように形成されていることが好ましい。これにより、透明導電膜から流入する電流が、複数の分配電極１２から流入しやすく、また、半導体積層体１４の一方の表面に流入しにくい状態になるため、半導体発光素子１の表面に均一に電流を注入することができる。
【０１２０】
また、本実施例の半導体発光素子１において、分配電極１２が金属製、特に、Ａｕ、Ｎｉ、Ｇｅ、Ｓｉ、Ｐｄのなかから任意に選択された金属若しくはそれらのいずれかを主成分とする合金を１又は２種以上用いて形成されていることが好ましい。これにより、分配電極１２と透明導電膜２１と間及び分配電極１２と半導体積層体１４のｎ型コンタクト層３との間のオーミック接触を容易にする。
【０１２１】
また、本実施例の半導体発光素子１において、界面電極８は、複数形成されていると共に、平面視にて分配電極１２から一定間隔をもって配置されていることが好ましい。また、分配電極１２及び界面電極８は、半導体積層体１４の一方の表面又は他方の表面において、均一に分布していることが好ましい。これにより、半導体発光素子１の表面に均一に電流を注入することが容易となり、半導体発光素子１の発光出力や発光効率を向上させることができる。
【０１２２】
また、本実施例の半導体発光素子１において、半導体積層体１４の一方の表面層はｎ型半導体層であり、その他方の表面層はｐ型半導体層であることが好ましい。ｎ型半導体層は、一般的にドーピング濃度に限界があり、透明導電膜２１と電気的にオーミック接触又はトンネル接合させることが困難である。つまり、本実施例においては、半導体積層体１４と透明導電膜２１とのオーミック接触を困難にし、ショットキー接触効果を得ることが容易になる。
【０１２３】
また、本実施例の半導体発光素子１において、半導体積層体１４の一方の表面にはおいて凹状若しくは凸状に形成された粗面加工部２２が形成されていることが好ましい。図３及び図４に示すように、半導体発光素子１の光取出面が粗面化されている場合（各図の「乱反射あり」）と、そうでない場合（各図の「平滑面」）とを比較すると明らかなように、粗面加工部２２が形成されていると反射率が向上し、半導体発光素子１の発光出力や発光効率を向上させることができる。
【０１２４】
また、本実施例の半導体発光素子１において、半導体積層体１４の粗面加工部２２は、平面視にて分配電極１２及び表面電極１７の両電極のいずれにも重ならない領域に形成されていることが好ましい。また、本実施例の半導体発光素子１において、支持基板１０は、Ｓｉを用いて形成されていることが好ましい。これにより、裏面電極１３との良好なオーミック接触性、良好な切削性及び熱伝導性に優れた支持基板１０を廉価で作成することができる。
【０１２５】
また、本実施例の半導体発光素子１において、誘電体層１５はＳｉＯ２を用いて形成されていることが好ましい。これにより、誘電体層１５の屈折率を低く設定することができる。また、製造面においてもＳｉＮなどの材料に比較し、成膜容易性及び成膜速度並びにエッチング容易性及びパターニング精度を向上させることができるし、吸収損失も極めて低く設定することができる。その結果、高出力の半導体発光素子１を容易に得ることができる。
【０１２６】
また、本実施例の半導体発光素子１において、導電反射層９は、Ａｕ若しくはＡｕを主成分とする合金であることが好ましい。これにより、半導体積層体１４の活性層５から放射される赤色や赤外光に対して優れた反射率を有する導電反射層９を得ることができるので、半導体発光素子１を高出力化することができる。
【０１２７】
そして、本実施例の半導体発光素子１において、表面電極１７に電気的に接続しており、かつ、透明導電膜２１の表面に張り巡らせた補助電極が備わることが好ましい。これにより、例えば、半導体発光素子１の大きさを平面視にて５００μｍ角以上の大きさにするような半導体発光素子１の大型化に伴い、表面電極１７だけでは分配電極１２に電流を均一に供給できなくなる可能性が生じる場合であっても、補助電極を利用して分配電極１２に電流を均一に供給することができる。その結果、半導体発光素子１が大型化しても、表面電極１７の大型化を招くことなく、半導体発光素子１を高出力化することができる。
【０１２８】
次に、実施例２を説明する。
【０１２９】
実施例２においては、発光波長が８５０ｎｍの赤外半導体発光素子１を作製した例について示す。
【０１３０】
実施例１との相違点は、半導体積層体１４の構成材料が異なる点にある。また、共通点は、表面電極１７、分配電極１２及び界面電極８の電極パターンの他、半導体積層体１４の構成材料以外の事項である。以下にその相違点の詳細について示す。
【０１３１】
実施例１においては、図６に示すように、製造用基板１００上に、ｎ型（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐエッチングストップ層２、ｎ型ＧａＡｓコンタクト層３、ｎ型クラッド層４、アンドープ（Ａｌ０．１Ｇａ０．９）０．５Ｉｎ０．５Ｐとアンドープ（Ａｌ０．６Ｇａ０．９）０．５Ｉｎ０．５Ｐとのペアによる多重量子井戸構造の活性層５、ｐ型（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐクラッド層６、ｐ型ＧａＰコンタクト層７を順次成長させた半導体発光素子１構造とした。
【０１３２】
本実施例２においては、製造用基板１００上に、ｎ型Ｇａ０．５Ｉｎ０．５Ｐエッチングストップ層２、ｎ型コンタクト層３、ｎ型Ａｌ０．４Ｇａ０．６Ａｓクラッド層、アンドープＡｌ０．２Ｇａ０．８ＡｓとアンドープＧａＡｓとのペアによる多重量子井戸構造活性層５、ｐ型Ａｌ０．４Ｇａ０．６Ａｓクラッド層、ｐ型Ａｌ０．１５Ｇａ０．８５Ａｓコンタクト層を順次成長させた半導体発光素子１構造とした。
【０１３３】
なお、各ｎ型半導体層、ｐ型半導体層のドーパントは上記実施例１と同じである。
【０１３４】
このような半導体積層体１４を用いた半導体発光素子１においては、実施例１と比べ半導体材料がＶ族にＰ（リン）を用いたものから、Ｖ族にＡｓ（ヒ素）を用いたものに変わっている。このことから、本実施例２においては、上記実施例１に記載した粗面化エッチングの溶液としては、過酸化水素水と臭素と純水との混酸を用いている。また、素子分離のエッチング液としては、３００℃前後に冷却した硫酸と過酸化水素水と純水との混酸を用いた。
【０１３５】
上述した事柄以外の部分は実施例１と同じ構造で半導体発光素子１を作製し、半導体発光素子１の２０ｍＡ駆動時の半導体発光素子１特性を評価したところ、本実施例２の半導体発光素子１は、発光出力９．８ｍＷ、動作電圧１．４３Ｖであり、得られた光出力／投入電力で規定した発光効率は３４．３％であった。これは、上記の比較例１及び２と比較して、高発光効率の赤外半導体発光素子１を得ることができたといえる。
【０１３６】
上記結果より、実施例１と同様の表面電極１７、分配電極１２及び界面電極８の電極パターンが満たされていれば、赤色などの可視光、又は赤外光などを発光する半導体発光素子１において、発光波長に依存することなく、高効率の半導体発光素子１が得られることがわかる。
【０１３７】
次に、実施例３を説明する。
【０１３８】
本実施例３においては、図２３及び図２４に示すように、半導体発光素子１に通電するためのワイヤボンディング用電極を半導体積層体１４側に２つ備えた、いわゆる上面２電極型の半導体発光素子１について作製した例について示す。
【０１３９】
本実施例と実施例１との相違点は、本実施例に裏面電極１３がなく、その代わりに、導電反射膜の一部に第２の表面電極２４を１個追加した点にある。第２の表面電極２４は、素子分離のアイソレーションエッチングと同様の方法により半導体積層体１４（例えばその隅部）を導電反射層９まで積層方向にエッチングして得た電極形成面に形成されている。
【０１４０】
次に、本実施例３に示す半導体発光素子１の電極パターンを図２４に示す。以下にその製造方法について、実施例１との相違点を抜粋して説明する。
【０１４１】
本実施例３においては、透明導電膜２１形成後の素子分離工程において、形成するレジストマスク２０のパターンを第２の表面電極２４を形成する領域の部分もエッチングされるように設計されている。
【０１４２】
このようなレジストマスク２０を用いて実施例１と同様にＩＴＯ膜のエッチング及び半導体積層体１４のエッチングをおこない、更に、残余したＧａＰ層を臭素と過酸化水素水と純水との混酸を用いて除去した。
【０１４３】
更に、このままでは第２の表面電極２４を形成する領域に誘電体層１５が残余するため、純粋で希釈したフッ酸に浸して当該領域の誘電体層１５を除去し、導電反射層９を露出させた。
【０１４４】
その後、裏面電極１３の形成はおこなわず、表面電極１７を形成する際のレジストマスク２０を、実施例１の表面電極１７である第１の表面電極１７とその対角に位置する第２の表面電極２４が形成されるようにパターニングし、第１の表面電極１７及び第２の表面電極２４を同時に形成した。したがって、第１の表面電極１７及び第２の表面電極２４は同じ電極構造を有している。
【０１４５】
また、本実施例３においては、支持基板１０として高抵抗の半絶縁性Ｓｉ基板を使用した。より高抵抗が得られるという理由から、実施例１の低抵抗支持基板１０のＣＺ（Ｃｚｏｃｈｒａｌｓｋｉ）法で作製したＳｉと異なり、ＦＺ（Ｆｌｏａｔｉｎｇ  Ｚｏｎｅ）法で作製した高抵抗のＳｉを用いている。このときのＳｉ基板の抵抗率は２．５×１０５Ω・ｃｍのＳｉ基板を用いた。
【０１４６】
以上のような構成で作製した半導体発光素子１に電圧を印加すると、電流は正極である第２の表面電極２４から導電反射層９を通じて界面電極８から半導体積層体１４へと流入し、分配電極１２と透明導電膜２１を介して、第１の表面電極１７へと流れる。
【０１４７】
本実施例３に示した半導体発光素子１を、実施例１と同様に、半導体発光素子１の２０ｍＡ駆動時の特性を評価したところ、発光出力９．７ｍＷ、動作電圧２．０１Ｖであり、得られた光出力／投入電力で規定した発光効率は２４．１％と、高発光効率の赤外半導体発光素子１を得ることができた。
【０１４８】
上記結果より、実施例１と同様の表面電極１７、分配電極１２及び界面電極８の電極パターンが満たされていれば、半導体発光素子１の正極及び負極との関係について表面電極１７と裏面電極１３との関係や第１の表面電極１７及び第２の表面電極２４の関係といった違いがあっても、高効率の半導体発光素子１が得られることがわかる。
【０１４９】
なお、高抵抗の支持基板１０を用いた場合であっても実施例１と同様の結果を得ることができることは明白であり、また、本実施例３よりも低抵抗のＳｉ支持基板１０を用いたとしても、実施例１と同様の結果を得ることができることも明白である。
【０１５０】
ただし、支持基板１０の抵抗が低くなるにしたがい、電流経路的にＳｉ支持基板１０に流れる電流成分が増加し、例えば半導体発光素子１の定格電圧以下の低い電圧を印加した場合などにおいて、μＡオーダの微小電流がリーク電流として流れてしまうということがある。半導体発光素子１を扱うユニットメーカーなどにおいてはこのような漏れ電流が不都合な場合があるので、上面２電極型半導体発光素子１の場合、Ｓｉ支持基板１０の抵抗率は、少なくとも１×１０５Ω・ｃｍ以上の抵抗率を有していることが好ましい。
【０１５１】
次に、実施例４を説明する。
【０１５２】
本実施例４においては、ｎ型コンタクト層３の材料を変えた場合の半導体発光素子１について示す。
【０１５３】
実施例１との相違点は、ｎ型コンタクト層３の材料をＡｌＧａＡｓとした点にある。また、本実施例においては、ＡｌＧａＡｓのＡｌ組成を０．１、０．２、０．３、０．４と変えて作製した。このとき、それぞれのＡｌＧａＡｓコンタクト層のキャリア濃度は実施例１に記載のｎ型コンタクト層３と同様に８×１０１７／ｃｍ３のキャリア濃度となるよう、適宜Ｈ２Ｓｅの流量設定を変えて作製した。
【０１５４】
その他の製造方法や構造は上記実施例１と同じである。作製した半導体発光素子１の２０ｍＡ駆動時の半導体発光素子１特性を表１及び図２５に示す。
【０１５５】
【表１】
2012064633.tif 000003
【０１５６】
表１及び図２５に示した結果から、ｎ型ＡｌＧａＡｓコンタクト層のＡｌ組成が大きくなるにしたがって、動作電圧が高くなっていることがわかる。ｎ型ＡｌＧａＡｓコンタクト層のＡｌ組成が大きくなると、半導体のバンドギャップエネルギが高くなり、分配電極１２によるオーミック接触が得難くなり、接触抵抗が増大すると考えられる。その結果、動作電圧の上昇へとつながったと考えられる。
【０１５７】
ここで、表１に示す通り、Ａｌ組成０．４のｎ型ＡｌＧａＡｓコンタクト層を用いた場合の半導体発光素子１の動作電圧は２．２７Ｖとなっている。また、このときの発光効率は２２．２％と、ｎ型コンタクト層３を用いた実施例１の場合に比べて約４％低い値となっており、Ａｌ組成の増大によって半導体発光素子１の効率低下になることは明白である。
【０１５８】
また、それ以上に半導体発光素子１の動作電圧が定格電流２０ｍＡにおいて２．２７Ｖと、本実施例で作製した素子サイズの一般的な半導体発光素子１の電圧仕様範囲である２．２Ｖ前後に対して高い値となっている。
【０１５９】
電圧は素子の電極構成などによって変化するものであるが、Ａｌ組成の増大にしたがって電圧が増加すること、及び、その増加と共に次第に上昇する電圧の値が大きくなっていることから顧みて、Ａｌ組成の増大によりオーミック接触が得にくくなっているという傾向が見て取れる。
【０１６０】
上記結果より、実施例１と同様の表面電極１７、分配電極１２及び界面電極８の電極パターンが満たされていれば、例えば半導体コンタクト層の材料が異なったとしても同様の効果が得られることが明らかである。そして、表１より、高出力、低動作電圧という高い発光効率を得るためには、好適にはコンタクト層の材料としてＡｌＸＧａ１−ＸＡｓ（ただし、０≦Ｘ≦０．３）の範囲で選択される材料が好ましい。更に、ＡｌＧａＡｓのコンタクト層を採用する場合、そのＡｌ組成は０．２程度に抑えることが好ましい。
【０１６１】
次に、実施例５を説明する。
【０１６２】
本実施例５においては、実施例１と異なり、半導体積層体１４の光取出面側（一方の表面）を粗面化しない構造とした例を示す。
【０１６３】
実施例１との相違点は、ｎ型クラッド層４を露出させた後の粗面化エッチング工程を一切おこなっていない点のみであり、それ以外の点においては実施例１と同じ製造方法で半導体発光素子１を作製した。
【０１６４】
実施例５の半導体発光素子１を実施例１と同様に半導体発光素子１の２０ｍＡ駆動時の半導体発光素子１特性を評価したところ、発光出力５．６ｍＷ、動作電圧１．９４Ｖであり、得られた光出力／投入電力で規定した発光効率は１４．４％であった。
【０１６５】
このように、半導体積層体１４の粗面加工部２２による粗面化は、半導体発光素子１の発光出力を著しく向上させる効果があり、この加工の有無によって半導体発光素子１の特性は大幅に変化する。もちろん、粗面加工の加工方法によってはその出力向上率は様々であるが、無加工状態の平面状の光取出面の半導体発光素子１と比較すれば、粗面加工の重要性は明白であると考えられる。
【０１６６】
つまり、半導体発光素子１の光取出面側（一方の表面）における半導体積層体１４の粗面加工が成されていることが好ましい。
【０１６７】
次に、実施例６を示す。
【０１６８】
本実施例６においては、透明導電膜２１の材料を変えた場合について示す。上記実施例１においては、透明導電膜２１にＩＴＯを用いた例を示した。本実施例６においては、透明導電膜２１の材料にＩｎ２０３（酸化インジウム）、ＺｎＯ（酸化亜鉛）、ＡＺＯ（アルミニウムドープ酸化亜鉛）、又はＧＺＯ（ガリウムドープ酸化亜鉛）を用いた。上記の透明導電膜２１の製造方法は、いずれもＲＦマグネトロンスパッタを用いて成膜したものである。透明導電膜２１の膜厚はおよそ８０ｎｍを狙って成膜した。
【０１６９】
なお、透明導電膜２１の材料を変えたこと及びＺｎＯ系材料の素子分離工程時のエッチング液にリン酸、塩酸の混酸を用いたこと以外については、実施例１と同様である。
【０１７０】
実施例６の半導体発光素子１の２０ｍＡ通電時の特性評価並びに透明導電膜２１における抵抗率及び透過率を表２に示す。
【０１７１】
【表２】
2012064633.tif 000004
【０１７２】
表２に示す結果から、いずれの透明導電膜２１材料においても実施例１と同様の高効率の半導体発光素子１を得られた。
【０１７３】
上記結果より、実施例１と同様の表面電極１７、分配電極１２及び界面電極８の電極パターンが満たされていれば、透明導電膜２１の材料の違いによる影響はほとんどないといえる。
【０１７４】
次に、実施例７を説明する。
【０１７５】
本実施例７においては、実施例１の透明導電膜２１の厚みと抵抗率を変えた場合の半導体発光素子１について示す。
【０１７６】
本実施例７においては、透明導電膜２１の抵抗率をおよそ８×１０−４Ω・ｃｍ、１×１０−３Ω・ｃｍ、５×１０−３Ω・ｃｍとし、更に、ぞれぞれの抵抗率ついて透明導電膜２１の膜厚を３０ｎｍ、５０ｎｍ、１５０ｎｍとした。
【０１７７】
透明導電膜２１の抵抗率は、スパッタによる成膜時にチャンパー内に酸素ガスを添加及び調整を行うことにより変更された。具体的には、およそ５ｓｃｃｍ（ｓｃｃｍ：ｓｔａｎｄａｒｄ  ｃｃ／ｍｉｎ。１ａｔｍ及び０℃若しくは２５℃のいずれか一定温度で規格化された気体の体積）の酸素ガス添加によって８×１０−４／ｃｍ３を狙い、およそ１０ｓｃｃｍの酸素ガス添加によって１×１０−３／ｃｍ３を狙い、およそ４０ｓｃｃｍの酸素ガス添加によって５×１０−３／ｃｍ３を狙うことにより成膜条件を設定した。
【０１７８】
また、透明導電膜２１の膜厚は、成膜時間を調整することによって変更された。具体的には、成膜時間を１１分にすることで膜厚３０ｎｍを狙い、また、成膜時間を１９分にすることで膜厚５０ｎｍを狙い、また、成膜時間を５６分にすることで膜厚１５０ｎｍを狙うことにより成膜条件を設定した。
【０１７９】
なお、実施例１の透明導電膜２１の抵抗率４．５×１０−４Ω・ｃｍ、その膜厚８０ｎｍの条件についても、マトリクスのパラメータに加え、複数の半導体発光素子１を作製している。狙った抵抗率及び膜厚に対して多少の誤差は出ているが、およそ設計通りの値が得られた。
【０１８０】
なお、これら以外の成膜条件は上記実施例１に記載の条件と同じである。
【０１８１】
実施例１と同様の定格電流２０ｍＡにおける半導体発光素子１の特性評価を行った結果を表３に示す。
【０１８２】
【表３】
2012064633.tif 000005
【０１８３】
透明導電膜２１の抵抗率及び膜厚は、表３に示すように、半導体発光素子１の発光出力及び動作電圧に対して強い影響力を及ぼすことが確認された。透明導電膜２１の抵抗率及び膜厚は、半導体発光素子１の分配電極１２へ電流を注入する際の電流分散効果に影響を及ぼす要因となる。したがって、透明導電膜２１の抵抗率及び膜厚による電流分散効果が弱ければ、実施例１と同様の電極パターンを有する実施例７の半導体発光素子１の場合、発光領域が表面電極１７の周囲に集中し、活性層５の発光面から均一に発光させることができなくなる原因となる。
【０１８４】
また、透明導電膜２１の透過率は、半導体発光素子１の発光出力を左右する要因の一つとして重要である。半導体発光素子１の活性層５から光取出面側（一方の表面）に光が射出される際、光のほとんどは半導体積層体１４の一方の表面（光取出面）の全面に形成されている透明導電膜２１を通過して射出される。したがって、この透明導電膜２１の透過率が低ければ、半導体発光素子１の発光出力が低下することは明白である。
【０１８５】
この影響は、透明導電膜２１の膜厚を１５０ｎｍにした場合の傾向に表れている。例えば、表３に示すように、透明導電膜２１の抵抗率を実施例１と同じ程度の４．３×１０−４Ω・ｃｍとし、その膜厚を１５０ｎｍとした半導体発光素子１は、実施例１（透明導電膜２１の抵抗率：４．５×１０−４Ω・ｃｍ、その膜厚：８０ｎｍ、発光出力：１０．２ｍＷ、動作電圧：１．９５Ｖ、発光効率：２６．２％）と比較して発光出力がわずかに低下していることがわかる。
【０１８６】
なお、透明導電膜２１の厚みは常に８０ｎｍ前後が好ましいわけではなく、半導体発光素子１のサイズや定格電流に応じてその好適な値が変化する。例えば、半導体発光素子１のサイズが５００μｍ角、８００μｍ角、１０００μｍ角と大きくなった場合、さらにその定格電流が２００ｍＡ、３５０ｍＡ、７００ｍＡなど、通常の半導体発光素子１に印加する大きさの電流よりも大きな電流を流す場合、透明導電膜２１の膜厚を８０ｎｍに設定した半導体発光素子１の光取出面（一方の表面）側から均一な発光分布を得ることは困難である。そのような場合においては、透明導電膜２１の膜厚を適宜厚く設計し、製作することが好ましい。
【０１８７】
したがって、半導体発光素子１に設ける透明導電膜２１の抵抗率は、１×１０−３Ω・ｃｍ以下であることが好ましく、８×１０−４Ω・ｃｍ以下の抵抗率を有していることがより好ましい。現時点の技術力において１×１０−４Ω・ｃｍ以下の抵抗率の透明導電膜２１を得ることは容易ではないが、透明導電膜２１の透過率さえ損なわなければ、より低抵抗である方が好ましいものである。
【０１８８】
以上の結果から、透明導電膜２１の抵抗率が現時点で一般的に得られる最小抵抗率１×１０−４Ω・ｃｍ以上の場合、その膜厚は５０ｎｍ以上有することが十分な電流分散効果を得る上で好ましい。素子サイズの大型化や、定格電流の大電流化が求められる半導体発光素子１においては、透明導電膜２１の厚さは１００ｎｍ以上にすることが更に好ましい。
【０１８９】
なお、仮に、抵抗率が１×１０−４Ω・ｃｍ以下の透明導電膜２１を形成した場合、半導体の抵抗率が小さいほどキャリア濃度は大きくなることから、その透明導電膜２１のキャリア濃度は１×１０２１／ｃｍ３以上有すると考えられる。その結果、透明導電膜２１と半導体積層体１４の一方の表面層とがオーミック接触又はトンネル接合するおそれがある。この場合、透明導電膜２１から半導体積層体１４に電流が直接注入されてしまうことから、半導体積層体１４の一方の表面において表面電極１７に近い領域に電流が流入してしまうので、その領域から集中的に発光されてしまい、高い発光出力を得ることができなくなってしまう。
【０１９０】
したがって、本発明における半導体発光素子１の場合、透明導電膜２１と半導体積層体１４の光取出面側（一方の表面）は、直接電流が注入されないように、ショットキー接触等によりその間の接触抵抗を極力高くしておくことが好ましい。
【０１９１】
また、透明導電膜２１と半導体積層体１４との間にオーミック接触又はトンネル接合を発生させ難くする手段として、半導体積層体１４の一方の表面層にバンドギャップエネルギーが大きい材料を用いることが好ましい。それに対し、例えば、ＧａＡｓやＩｎＧａＡｓなどのナローバンドギャップ材料は半導体積層体１４の一方の表面層の材料としては好適ではない。
【０１９２】
仮に、発光波長が赤外域のナローバンドギャップ系の半導体発光素子１の場合、透明導電膜２１と半導体積層体１４との間に薄く低キャリア濃度の半導体層を一層追加するなど、透明導電膜２１から半導体積層体１４に電流が注入されることを極力抑制することが好ましい。
【０１９３】
すなわち、本実施例によって、上記の種々の作用を生じるため、光の高出力化及び取出効率並びに低動作電圧化を向上させることができるという効果を奏する。
【０１９４】
なお、本発明は、前述した実施例などに限定されるものではなく、必要に応じて種々の変更が可能である。
【符号の説明】
【０１９５】
１・・・半導体発光素子、２・・・エッチングストップ層、３・・・ｎ型コンタクト層、４・・・ｎ型クラッド層、５・・・活性層、６・・・ｐ型クラッド層、７・・・ｐ型コンタクト層、８・・・界面電極、９・・・導電反射層、１０・・・支持基板、１１ａ・・・第２の金属接合層、１１ｂ・・・第１の金属接合層、１２・・・分配電極、１３・・・裏面電極、１４・・・半導体積層体、１５・・・誘電体層、１６・・・第２の合金化バリア層、１７・・・表面電極、１８・・・第１の合金化バリア層、２０・・・レジストマスク、２１・・・透明導電膜、２２・・・粗面加工部、２３・・・オーミック表面電極、２４・・・第２の表面電極、１００・・・製造用基板
【図１】
2012064633.tif 000006
【図２】
2012064633.tif 000007
【図３】
2012064633.tif 000008
【図４】
2012064633.tif 000009
【図５】
2012064633.tif 000010
【図６】
2012064633.tif 000011
【図７】
2012064633.tif 000012
【図８】
2012064633.tif 000013
【図９】
2012064633.tif 000014
【図１０】
2012064633.tif 000015
【図１１】
2012064633.tif 000016
【図１２】
2012064633.tif 000017
【図１３】
2012064633.tif 000018
【図１４】
2012064633.tif 000019
【図１５】
2012064633.tif 000020
【図１６】
2012064633.tif 000021
【図１７】
2012064633.tif 000022
【図１８】
2012064633.tif 000023
【図１９】
2012064633.tif 000024
【図２０】
2012064633.tif 000025
【図２１】
2012064633.tif 000026
【図２２】
2012064633.tif 000027
【図２３】
2012064633.tif 000028
【図２４】
2012064633.tif 000029
【図２５】
2012064633.tif 000030