(57)【要約】【課題】ＳｉＣ半導体に対する洗浄効果を発現できるＳｉＣ半導体の洗浄方法を提供する。特性を向上できるＳｉＣ半導体およびＳｉＣ半導体装置を提供する。【解決手段】ＳｉＣ半導体の洗浄方法は、ＳｉＣ半導体の表面に酸化膜を形成する工程（ステップＳ２）と、酸化膜を除去する工程（ステップＳ３）とを備え、形成する工程（ステップＳ２）では、７００℃以上の温度で、かつＯ元素を含むドライ雰囲気で酸化膜を形成する。ＳｉＣ半導体は、表面を有するＳｉＣ半導体において、表面の金属面密度は、１×１０12ｃｍ-2以下である。ＳｉＣ半導体装置は、ＳｉＣ半導体と、ＳｉＣ半導体の表面上に形成された酸化膜とを備える。【選択図】図１１
2012004270.tif 000002
【特許請求の範囲】
【請求項１】
炭化珪素半導体の表面に酸化膜を形成する工程と、
前記酸化膜を除去する工程とを備え、
前記形成する工程では、７００℃以上の温度で、かつ酸素原子を含むドライ雰囲気で前記酸化膜を形成する、炭化珪素半導体の洗浄方法。
【請求項２】
前記ドライ雰囲気は、酸素濃度が１％以上１００％以下である、請求項１に記載の炭化珪素半導体の洗浄方法。
【請求項３】
前記ドライ雰囲気は、水蒸気を含む、請求項１または２に記載の炭化珪素半導体の洗浄方法。
【請求項４】
前記除去する工程では、フッ化水素を用いて前記酸化膜を除去する、請求項１〜３のいずれか１項に記載の炭化珪素半導体の洗浄方法。
【請求項５】
前記形成する工程では、１分子層以上３０ｎｍ以下の厚みの前記酸化膜を形成する、請求項１〜４のいずれか１項に記載の炭化珪素半導体の洗浄方法。
【請求項６】
表面を有する炭化珪素半導体において、
前記表面の金属面密度は、１×１０12ｃｍ-2以下であることを特徴とする、炭化珪素半導体。
【請求項７】
請求項６に記載の炭化珪素半導体と、
前記炭化珪素半導体の前記表面上に形成された酸化膜とを備えた、炭化珪素半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素（ＳｉＣ）半導体の洗浄方法、ＳｉＣ半導体およびＳｉＣ半導体装置に関し、より特定的には酸化膜を有する半導体装置に用いるＳｉＣ半導体洗浄方法、ＳｉＣ半導体およびＳｉＣ半導体装置に関する。
【背景技術】
【０００２】
従来より、半導体の表面に付着している付着物を除去するために洗浄を行なっている。このような洗浄方法として、たとえば、特開平６−３１４６７９号公報（特許文献１）に開示の技術や公知のＲＣＡ洗浄が挙げられる。
【０００３】
特許文献１に開示の半導体基板の洗浄方法は、以下のように行なう。すなわち、シリコン（Ｓｉ）基板をオゾンを含む超純水で洗浄してＳｉ酸化膜を形成し、このＳｉ酸化膜の内部や表面にパーティクルおよび金属不純物を取り込む。次に、このＳｉ基板を希フッ酸水溶液で洗浄してＳｉ酸化膜をエッチング除去し、同時にパーティクルおよび金属不純物を除去する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−３１４６７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＳｉＣは、バンドギャップが大きく、また絶縁破壊電界および熱伝導率はＳｉと比較して大きい一方、キャリアの移動度はＳｉと同程度に大きく、電子の飽和ドリフト速度も大きい。そのため、高効率化、高耐圧化、および大容量化を要求される半導体装置への適用が期待される。そこで、本発明者はＳｉＣ半導体を半導体装置に用いることに着目した。ＳｉＣ半導体を半導体装置に用いる場合には、ＳｉＣ半導体の表面を洗浄する必要がある。
【０００６】
しかし、上記特許文献１の洗浄方法をＳｉＣ半導体に適用すると、ＳｉＣはＳｉよりも熱的に安定な化合物であるので、ＳｉＣ半導体の表面が酸化されにくいことを本発明者は初めて明らかにした。つまり、上記特許文献１の洗浄方法は、Ｓｉ半導体の表面を酸化することはできるが、ＳｉＣ半導体の表面を十分に酸化できない。このため、ＳｉＣ半導体の表面を十分に洗浄することはできない。十分に洗浄されていないＳｉＣ半導体を用いてエピタキシャル成長層や半導体装置を製造すると、エピタキシャル成長層や半導体装置の特性が悪化する。
【０００７】
したがって、本発明の一の目的は、これまでウエットプロセスで行なわれていたＳｉＣ半導体の洗浄プロセスにドライプロセスを加えることで、ＳｉＣ半導体に対する洗浄効果を発現できるＳｉＣ半導体の洗浄方法を提供することである。
【０００８】
本発明の他の目的は、特性を向上できるＳｉＣ半導体およびＳｉＣ半導体装置を提供することである。
【課題を解決するための手段】
【０００９】
本発明のＳｉＣ半導体の洗浄方法は、ＳｉＣ半導体の表面に酸化膜を形成する工程と、酸化膜を除去する工程とを備え、形成する工程では、７００℃以上の温度で、かつ酸素（Ｏ）原子を含むドライ雰囲気で酸化膜を形成する。
【００１０】
本発明者がＳｉＣ半導体に対する洗浄効果を発現するための条件について鋭意研究した結果、７００℃以上の温度で、かつＯを含むドライ雰囲気中で、安定な化合物であるＳｉＣ半導体の表面を効果的に酸化できることを見い出した。したがって、本発明のＳｉＣ半導体の洗浄方法によれば、ＳｉＣ半導体の表面を効果的に酸化することができるので、表面に付着していた不純物、パーティクルなどを取り込んで酸化膜を形成することができる。この酸化膜を除去することで、ＳｉＣ半導体の表面の不純物、パーティクルなどを除去することができる。よって、本発明のＳｉＣ半導体の洗浄方法は、ＳｉＣ半導体に対する洗浄効果を発現できる。
【００１１】
上記ＳｉＣ半導体の洗浄方法において好ましくは、ドライ雰囲気は、酸素濃度が１％以上１００％以下である。
【００１２】
酸素濃度が１％未満の場合、ＳｉＣの酸化反応が十分に得られない。また、酸素濃度をより濃くすることで、ＳｉＣの酸化反応を十分に促進することができる。
【００１３】
上記ＳｉＣ半導体の洗浄方法において好ましくは、ドライ雰囲気は、水蒸気を含む。酸素原子源として水蒸気を用いても、ＳｉＣ半導体の表面に酸化膜を形成することができる。
【００１４】
上記ＳｉＣ半導体の洗浄方法において好ましくは、除去する工程では、フッ化水素（ＨＦ）を用いて酸化膜を除去する。
【００１５】
これにより、酸化膜を容易に除去できるので、表面に残存する酸化膜を低減することができる。
【００１６】
上記ＳｉＣ半導体の洗浄方法において好ましくは、形成する工程では、１分子層以上３０ｎｍ以下の厚みの酸化膜を形成する。
【００１７】
１分子層以上の厚みを有する酸化膜を形成することで、表面の不純物、パーティクルなどを酸化膜に取り込むことができる。３０ｎｍ以下、好ましくは１０ｎｍ以下の酸化膜を形成することで、ＳｉＣ半導体において除去される領域を低減することができる。
【００１８】
本発明のＳｉＣ半導体は、表面を有するＳｉＣ半導体において、表面の金属面密度は、１×１０12ｃｍ-2以下であることを特徴とする。
【００１９】
本発明のＳｉＣ半導体によれば、表面の金属面密度を上記範囲まで低減できるので、この表面上にエピタキシャル層を形成する場合には、エピタキシャル層の特性を向上することができる。また、この表面上に半導体装置を構成する酸化膜を形成する場合には、ＳｉＣ半導体と酸化膜との界面に存在する金属不純物を低減でき、かつ酸化膜中に存在する金属不純物も低減できる。このため、この酸化膜がＳｉＣ半導体装置を構成する場合、ＳｉＣ半導体装置の特性を向上することができる。
【００２０】
本発明のＳｉＣ半導体装置は、上記ＳｉＣ半導体と、上記ＳｉＣ半導体の表面上に形成された酸化膜とを備えている。
【００２１】
本発明のＳｉＣ半導体装置によれば、ＳｉＣ半導体と酸化膜との界面に存在する金属不純物を低減でき、かつ酸化膜中に存在する金属不純物も低減できる。これにより、酸化膜の耐圧を向上できる。したがって、ＳｉＣ半導体装置の特性を向上することができる。
【発明の効果】
【００２２】
以上説明したように、本発明のＳｉＣ半導体の洗浄方法によれば、７００℃以上の温度で、かつＯ原子を含むドライ雰囲気で酸化膜を形成することにより、ＳｉＣ半導体に対する洗浄効果を発現できる。
【００２３】
また本発明のＳｉＣ半導体およびＳｉＣ半導体装置によれば、ＳｉＣ半導体の表面の金属面密度が１×１０12ｃｍ-2以下であるので、特性を向上できるＳｉＣ半導体およびＳｉＣ半導体装置を実現できる。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施の形態１におけるＳｉＣ半導体としてのＳｉＣ基板を概略的に示す断面図である。
【図２】本発明の実施の形態１におけるＳｉＣ半導体としてのＳｉＣ基板の洗浄方法を示すフローチャートである。
【図３】本発明の実施の形態１におけるＳｉＣ半導体としてのＳｉＣ基板の洗浄方法の一工程を概略的に示す断面図である。
【図４】本発明の実施の形態１におけるＳｉＣ半導体としてのＳｉＣ基板の洗浄方法の一工程を概略的に示す断面図である。
【図５】本発明の実施の形態２におけるＳｉＣ半導体としてのエピタキシャルウエハを概略的に示す断面図である。
【図６】本発明の実施の形態２におけるＳｉＣ半導体としてのエピタキシャルウエハの洗浄方法を示すフローチャートである。
【図７】本発明の実施の形態２におけるＳｉＣ半導体としてのエピタキシャルウエハの洗浄方法の一工程を概略的に示す断面図である。
【図８】本発明の実施の形態２におけるＳｉＣ半導体としてのエピタキシャルウエハの洗浄方法の一工程を概略的に示す断面図である。
【図９】本発明の実施の形態２におけるＳｉＣ半導体としてのエピタキシャルウエハの洗浄方法の一工程を概略的に示す断面図である。
【図１０】本発明の実施の形態３におけるＳｉＣ半導体装置としてのＭＯＳＦＥＴを概略的に示す断面図である。
【図１１】本発明の実施の形態３におけるＳｉＣ半導体装置としてのＭＯＳＦＥＴの製造方法を示すフローチャートである。
【図１２】本発明の実施の形態３におけるＳｉＣ半導体装置としてのＭＯＳＦＥＴの製造方法の一工程を概略的に示す断面図である。
【図１３】本発明の実施の形態３におけるＳｉＣ半導体装置としてのＭＯＳＦＥＴの製造方法の一工程を概略的に示す断面図である。
【図１４】実施例で洗浄するエピタキシャルウエハを概略的に示す断面図である。
【発明を実施するための形態】
【００２５】
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には、同一の参照符号を付し、その説明は繰り返さない。
【００２６】
（実施の形態１）
図１は、本発明の実施の形態１におけるＳｉＣ半導体としてのＳｉＣ基板２を概略的に示す断面図である。図１を参照して、本発明のＳｉＣ半導体の一実施の形態であるＳｉＣ基板２について説明する。
【００２７】
図１に示すように、ＳｉＣ基板２は、表面２ａを有する。表面２ａは、１×１０12ｃｍ-2以下、好ましくは１×１０10ｃｍ-2以下の金属面密度を有する。金属面密度は低いほど好ましいが、容易に製造できる観点から、下限値はたとえば１×１０7ｃｍ-2である。
【００２８】
ここで、金属面密度とは、たとえばチタン（Ｔｉ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、銅（Ｃｕ）などの各種金属の濃度を全反射蛍光Ｘ線分析(TXRF: Total X-ray Reflection Fluorescence)により測定した値である。つまり、金属面密度は、表面１０１ａに存在する測定可能な金属不純物の面密度である。
【００２９】
ＳｉＣ基板２の導電型はたとえばｎ型であり、抵抗はたとえば０．０２Ωｃｍである。ＳｉＣ基板２のポリタイプは特に限定されないが、４Ｈ−ＳｉＣであることが好ましい。
【００３０】
図２は、本発明の実施の形態１におけるＳｉＣ半導体としてのＳｉＣ基板２の洗浄方法を示すフローチャートである。図３および図４は、本発明の実施の形態１におけるＳｉＣ半導体としてのＳｉＣ基板の洗浄方法の一工程を概略的に示す断面図である。図１〜図４を参照して、本発明の一実施の形態におけるＳｉＣ半導体としてのＳｉＣ基板の洗浄方法を説明する。本実施の形態では、ＳｉＣ半導体として、図３に示すＳｉＣ基板１を洗浄する方法を説明する。
【００３１】
図２および図３に示すように、まず、表面１ａを有するＳｉＣ基板１を準備する（ステップＳ１）。ＳｉＣ基板１は、特に限定されないが、たとえば以下の方法により準備することができる。
【００３２】
具体的には、たとえば、昇華法、ＣＶＤ（Chemical Vapor Deposition：化学蒸着）法、ＨＶＰＥ（Hydride Vapor Phase Epitaxy：ハイドライド気相成長）法、ＭＢＥ（Molecular Beam Epitaxy：分子線エピタキシ）法、ＯＭＶＰＥ（OrganoMetallic Vapor Phase Epitaxy：有機金属気相成長）法などの気相成長法、フラックス法、高窒素圧溶液法などの液相成長法などにより成長されたＳｉＣインゴットを準備する。その後、ＳｉＣインゴットから表面を有するＳｉＣ基板を切り出す。切り出す方法は特に限定されず、ＳｉＣインゴットからスライスなどによりＳｉＣ基板を切り出す。ＳｉＣ基板の面方位は特に限定されない。
【００３３】
次いで、切り出したＳｉＣ基板の表面を研磨する。研磨する面は、表面のみでもよく、表面と反対側の裏面をさらに研磨してもよい。研磨する方法は特に限定されないが、表面を平坦にするとともに、傷などのダメージを低減するために、たとえばＣＭＰ（Chemical Mechanical Polishing：化学機械研磨）を行なう。ＣＭＰでは、研磨剤としてコロイダルシリカ、砥粒としてダイヤモンド、酸化クロム、固定剤として接着剤、ワックスなどを用いる。なお、ＣＭＰと併せて、あるいは代わりに、電界研磨法、化学研磨法、機械研磨法などの他の研磨をさらに行なってもよい。また研磨を省略してもよい。これにより、図３に示す表面１ａを有するＳｉＣ基板１を準備することができる。このようなＳｉＣ基板１として、たとえば導電型がｎ型であり、抵抗が０．０２Ωｃｍの基板を用いる。
【００３４】
次に、ＳｉＣ基板１の表面１ａを酸洗浄する。酸洗浄は、たとえば硫酸（Ｈ2ＳＯ4）と過酸化水素水（Ｈ2Ｏ2）とを含むＳＰＭ、塩酸（ＨＣｌ）およびＨＣｌと硝酸（ＨＮＯ3）の少なくとも１種の酸性溶液を用いてＳｉＣ基板１の表面１ａを洗浄する。酸洗浄によりＳｉＣ基板１の表面１ａの有機物を除去できる。なお、酸洗浄の代わりに、あるいは酸洗浄と併せて、ＲＣＡ洗浄をしてもよい。酸洗浄およびＲＣＡ洗浄は省略されてもよい。
【００３５】
次に、ＳｉＣ基板１の表面１ａをＨＦ洗浄する。ＨＦ洗浄は、ＨＦを用いてＳｉＣ基板１の表面１ａを洗浄する。ＨＦ洗浄によりＳｉＣ基板１の表面１ａに形成されている自然酸化膜を除去できる。ＨＦ洗浄は省略されてもよい。
【００３６】
次に、図２および図４に示すように、７００℃以上の温度で、かつＯ原子を含むドライ雰囲気で、ＳｉＣ基板１の表面１ａに酸化膜３を形成する（ステップＳ２）。ドライ雰囲気とは、気相中で酸化膜３を形成することを意味し、意図しない液相成分を含んでいてもよい。つまり、７００℃以上の温度で、Ｏ原子を有するガスを含む気相中でＳｉＣ基板１の表面１ａを熱処理することで、表面１ａを酸化して酸化膜３を形成する。
【００３７】
このステップＳ２では、Ｏ原子を含むドライ雰囲気は、Ｏ原子を有するガスを含む酸化ガスよりなる雰囲気である。Ｏ原子を含むドライ雰囲気は、たとえば酸素ガス（Ｏ2）、Ｏ2ガスと窒素（Ｎ2）ガスとの混合ガス、Ｏ2ガスとアルゴン（Ａｒ）などの不活性ガスとの混合ガス、一酸化窒素（ＮＯ）ガスや一酸化二窒素（Ｎ2Ｏ）ガスなどの窒素酸化物（ＮＯx）を含むガス、水蒸気を含むガスなどからなる。また、純度の高いガスを用いることが好ましく、大気（空気）は不純物が含まれているので、大気を用いないことが好ましい。
【００３８】
ドライ雰囲気中の酸素濃度は、１％以上１００％以下であることが好ましい。酸素濃度が１％未満の場合、ＳｉＣの酸化反応が十分に得られない。また、酸素濃度をより濃くすることで、ＳｉＣの酸化反応を十分に促進することができる。
【００３９】
このステップＳ２では、７００℃以上、好ましくは１２００℃以下の温度でＳｉＣ基板１の表面１ａに酸化膜３を形成する。７００℃以上の場合、安定した化合物であるＳｉＣの表面との酸化反応を促進できる。１２００℃以下の場合、酸化反応の制御性を高めることができる。
【００４０】
ステップＳ２において７００℃以上の温度でＳｉＣ基板１を熱処理（熱酸化）する方法は、特に限定されないが、たとえば公知の酸化炉、ＲＴＡ（Rapid Thermal Annealing：高速熱処理）炉、ベルトコンベアで高温炉に搬送し短時間で酸化を行なう炉などの熱処理装置を用いる技術を採用できる。高速昇降温度が得られるので、ステップＳ２においてＲＴＡ炉を用いることがより好ましい。
【００４１】
またこのステップＳ２では、たとえば１分子層以上３０ｎｍ以下の厚みの酸化膜３を形成するが、１０ｎｍ以下の酸化膜３であることが好ましい。つまり、表面１ａから裏面に向けて１分子層以上３０ｎｍ以下、より好ましくは１０ｎｍ以下の酸化膜３を形成することが好ましい。１分子層以上の厚みを有する酸化膜３を形成することで、表面１ａの不純物、パーティクルなどを酸化膜３に取り込むことができる。３０ｎｍ以下の酸化膜３を形成することで、後述する酸化膜３を除去するステップＳ３で酸化膜３を容易に除去できる。
【００４２】
このステップＳ２においてＳｉＣ基板１の表面１ａを酸化することで、ＳｉＣ基板１の表面１ａに付着しているパーティクル、金属不純物などを酸化膜３の表面や内部に取り込むことができる。なお、酸化膜は、たとえば酸化シリコンである。
【００４３】
次に、図１および図２に示すように、酸化膜３を除去する（ステップＳ３）。このステップＳ３では、不純物、パーティクルなどを取り込んだ酸化膜３を除去するので、ステップＳ１で準備したＳｉＣ基板１の表面１ａの不純物、パーティクルなどを除去することができる。
【００４４】
このステップＳ３では、たとえばＨＦ、好ましくは０．１％以上１０％以下の希ＨＦ（ＤＨＦ）を用いて除去する。ＨＦを用いて除去する場合には、たとえば反応容器にＨＦを貯留させて、ＳｉＣ基板１をＨＦに浸漬させることで酸化膜３を除去することができる。
【００４５】
なお、酸化膜３を除去する方法はＨＦに限定されず、たとえばＮＨ4Ｆ（フッ化アンモニウム）などの他の溶液を用いて除去してもよく、ドライエッチング、プラズマなどの気相中で酸化膜３を除去してもよい。
【００４６】
また、ＨＦなどの液相を用いたウエット洗浄をする場合には、ウエット洗浄後に、ＳｉＣ基板１の表面１ａを純水で洗浄してもよい（純水リンス工程）。純水は超純水であることが好ましい。純水に超音波を印加して洗浄してもよい。なお、この純水リンス工程は省略されてもよい。
【００４７】
また、ウエット洗浄をする場合には、ＳｉＣ基板の表面を乾燥してもよい（乾燥工程）。乾燥する方法は特に限定されないが、たとえばスピンドライヤー等により乾燥する。なお、この乾燥工程は省略されてもよい。
【００４８】
以上の工程（ステップＳ１〜Ｓ３）を実施することにより、ＳｉＣ基板１の表面１ａに付着していた不純物、パーティクル（汚染物）などを除去することで、図１に示す金属面密度の低い表面２ａを有するＳｉＣ基板２を製造することができる。なお、上記ステップＳ２およびＳ３を繰り返してもよい。
【００４９】
続いて、本実施の形態におけるＳｉＣ半導体としてのＳｉＣ基板１の洗浄方法の効果について、従来技術と比較して説明する。
【００５０】
従来技術であるＳｉ基板の洗浄方法をＳｉＣ基板に適用しても、ＳｉＣ基板はＳｉ基板よりも酸化されにくい性質を有しているため、ＳｉＣ基板には酸化膜が形成されにくい。たとえば上記特許文献１の洗浄方法をＳｉＣ基板に適用すると、オゾンが分解して、ＳｉＣ基板の表面の酸化に寄与することはほとんどない。たとえばＲＣＡ洗浄をＳｉＣ基板に適用すると、硫酸および過酸化水素を含む薬液では、ＳｉＣとの酸化反応が進まず、ＳｉＣ基板の表面の酸化に寄与することはほとんどない。このように、従来のＳｉ基板の洗浄方法を適用しても、ＳｉＣ基板に対しての洗浄効果は著しく低い。このため、従来のＳｉ基板の洗浄方法でＳｉＣ基板を洗浄しても、ＳｉＣ基板の表面の清浄は不十分であった。このように、ＳｉＣ基板の洗浄方法は、確立された技術がなかった。
【００５１】
そこで本発明者がＳｉＣ半導体に対して洗浄効果を発現するべくＳｉＣ基板の表面を酸化する方法を鋭意研究した結果、ＳｉＣ基板は化学的に安定し、ＳｉＣは結晶的に丈夫であることに本発明者は着目した。Ｓｉ基板ではダメージが生じ、表面の汚染物がＳｉ基板中に拡散する恐れがある酸化方法であっても、ＳｉＣ基板にはダメージや汚染物の拡散が生じにくいことを見い出し、上述した本実施の形態におけるＳｉＣ基板の洗浄方法を完成させた。すなわち、本実施の形態におけるＳｉＣ半導体としてのＳｉＣ基板１の洗浄方法は、ＳｉＣ基板１の表面１ａに酸化膜３を形成するステップＳ２と、酸化膜３を除去するステップＳ３とを備え、形成するステップＳ２では、７００℃以上の温度で、かつＯ原子を含むドライ雰囲気で酸化膜３を形成する。
【００５２】
ステップＳ２において、７００℃以上の温度で、かつＯ原子を含むドライ雰囲気で酸化膜３を形成することにより、安定な化合物であるＳｉＣ基板１の表面１ａを効果的に酸化できる。特に、ドライ雰囲気で酸化膜３を形成するので、液相を用いて酸化膜３を形成する場合に比べて、面方位の影響を低減できる。このため、ＳｉＣ基板１の表面１ａに付着していたＴｉなどの金属不純物、パーティクルなどを酸化膜３に均一に取り込むことができる。ステップＳ３において酸化膜３を除去することで、酸化膜３の内部または表面に取り込まれた不純物、パーティクルなどを除去することができる。
【００５３】
また、７００℃以上のドライ雰囲気での熱処理をＳｉ基板に適用すると、Ｓｉ基板の表面に荒れが生じるとともに、表面の汚染物がＳｉ基板中に拡散する恐れがある。しかし、ＳｉＣ基板１は化学的に安定しているので、７００℃以上のドライ雰囲気での熱処理を適用しても、Ｓｉ基板と比べて表面の荒れを低減し、かつ汚染物の拡散を低減できる。
【００５４】
したがって、本実施の形態におけるＳｉＣ基板１の洗浄方法は、表面１ａの洗浄効果を発現できる。
【００５５】
このようにＳｉＣ基板１を洗浄することによって、図１に示すように、金属面密度が１×１０12ｃｍ-2以下の表面２ａを有するＳｉＣ基板２を実現することができる。このようなＳｉＣ基板２の表面２ａ上にエピタキシャル層を形成すると、エピタキシャル層の特性を向上することができる。
【００５６】
（実施の形態２）
図５は、本発明の実施の形態２におけるＳｉＣ半導体としてのエピタキシャルウエハ１０１を概略的に示す断面図である。図５を参照して、本発明の一実施の形態であるエピタキシャルウエハ１０１を説明する。
【００５７】
図５に示すように、エピタキシャルウエハ１０１は、ＳｉＣ基板２と、エピタキシャル層１２０とを備えている。エピタキシャル層１２０は、バッファ層１２１と、耐圧保持層１２２と、ウエル領域１２３と、ソース領域１２４と、コンタクト領域１２５とを含んでいる。
【００５８】
エピタキシャルウエハ１０１の表面１０１ａ（本実施の形態ではエピタキシャル層１２０の表面１０１ａ）は、１×１０12ｃｍ-2以下、好ましくは１×１０10ｃｍ-2以下の金属面密度を有する。下限値はたとえば１×１０7ｃｍ-2である。
【００５９】
ＳｉＣ基板２は、実施の形態１で説明した洗浄方法により洗浄された表面２ａを有する。なお、ＳｉＣ基板２の代わりに、ステップＳ２およびＳ３を実施していない図３に示すＳｉＣ基板１を用いてもよい。
【００６０】
バッファ層１２１は、ＳｉＣ基板２の表面２ａ上に形成されている。バッファ層１２１は、導電型がｎ型であり、その厚さはたとえば０．５μｍである。またバッファ層１２１におけるｎ型の導電性不純物の濃度は、たとえば５×１０17ｃｍ-3である。
【００６１】
耐圧保持層１２２は、バッファ層１２１上に形成されており、また導電型がｎ型のＳｉＣからなる。たとえば、耐圧保持層１２２の厚さは１０μｍであり、そのｎ型の導電性不純物の濃度はたとえば５×１０15ｃｍ-3である。
【００６２】
この耐圧保持層１２２の表面には、導電型がｐ型である複数のウエル領域１２３が互いに間隔を隔てて形成されている。ウエル領域１２３の内部において、ウエル領域１２３の表面層に導電型がｎ+であるソース領域１２４が形成されている。また、このソース領域１２４に隣接する位置には、導電型がｐ+であるコンタクト領域１２５が形成されている。
【００６３】
図６は、本発明の実施の形態２におけるＳｉＣ半導体としてのエピタキシャルウエハの洗浄方法を示すフローチャートである。図７〜図９は、本発明の実施の形態２におけるＳｉＣ半導体としてのエピタキシャルウエハの洗浄方法の一工程を概略的に示す断面図である。図１〜図９を参照して、本実施の形態におけるＳｉＣ半導体としてのエピタキシャルウエハの洗浄方法について説明する。本実施の形態では、ＳｉＣ半導体として、図８に示すエピタキシャルウエハ１００を洗浄する方法を説明する。
【００６４】
まず、図３および図６に示すように、ＳｉＣ基板１を準備する（ステップＳ１）。ステップＳ１は、実施の形態１と同様であるため、その説明は繰り返さない。
【００６５】
次に、図４および図６に示すように、ＳｉＣ基板１の表面１ａに酸化膜を形成し（ステップＳ２）、その後、酸化膜３を除去する（ステップＳ３）。ステップＳ２およびＳ３は実施の形態１と同様であるため、その説明は繰り返さない。これにより、ＳｉＣ基板１の表面１ａを洗浄することにより、図１に示す金属面密度が低い表面２ａを有するＳｉＣ基板２を準備できる。なお、ＳｉＣ基板２の表面２ａの洗浄（つまり、ステップＳ２およびＳ３）は省略されてもよい。
【００６６】
次に、図６および図７に示すように、ＳｉＣ基板２の表面２ａ上に、気相成長法、液相成長法などにより、エピタキシャル層１２０を形成する（ステップＳ４）。本実施の形態では、たとえば以下のようにエピタキシャル層１２０を形成する。
【００６７】
具体的には、図７に示すように、ＳｉＣ基板２の表面２ａ上に、バッファ層１２１を形成する。バッファ層１２１は、たとえば導電型がｎ型のＳｉＣからなり、たとえば厚さが０．５μｍのエピタキシャル層である。またバッファ層１２１における導電性不純物の濃度は、たとえば５×１０17ｃｍ-3である。
【００６８】
その後、図７に示すように、バッファ層１２１上に耐圧保持層１２２を形成する。耐圧保持層１２２として、気相成長法、液相成長法などにより、導電型がｎ型のＳｉＣからなる層を形成する。耐圧保持層１２２の厚さは、たとえば１５μｍである。また耐圧保持層１２２におけるｎ型の導電性不純物の濃度は、たとえば５×１０15ｃｍ-3である。
【００６９】
次に、図６および図８に示すように、エピタキシャル層１２０にイオン注入する（ステップＳ５）。本実施の形態では、図８に示すように、ｐ型ウエル領域１２３と、ｎ+ソース領域１２４と、ｐ+コンタクト領域１２５とを、以下のように形成する。まず導電型がｐ型の不純物を耐圧保持層１２２の一部に選択的に注入することで、ウエル領域１２３を形成する。その後、ｎ型の導電性不純物を所定の領域に選択的に注入することによってソース領域１２４を形成し、また導電型がｐ型の導電性不純物を所定の領域に選択的に注入することによってコンタクト領域１２５を形成する。なお、不純物の選択的な注入は、たとえば酸化膜からなるマスクを用いて行われる。
【００７０】
また、上記のイオン注入するステップＳ５において、各注入プロファイルは、後述するステップＳ２において酸化する厚み（図９における酸化膜３の厚み）を考慮する。
【００７１】
このようなイオン注入するステップＳ５の後、活性化アニール処理が行われてもよい。たとえば、アルゴン雰囲気中、加熱温度１７００℃で３０分間のアニールが行われる。
【００７２】
これらの工程により、図８に示すように、ＳｉＣ基板２と、ＳｉＣ基板２上に形成され、イオン注入された表面１００ａを有するエピタキシャル層１２０とを備えたエピタキシャルウエハ１００を準備することができる。
【００７３】
次に、エピタキシャルウエハ１００の表面１００ａを洗浄する。具体的には、図６および図９に示すように、エピタキシャルウエハ１００の表面１００ａに、７００℃以上の温度で、かつＯ原子を含むドライ雰囲気で酸化膜３を形成する（ステップＳ２）。このステップＳ２は、実施の形態１におけるＳｉＣ基板１の表面１ａに酸化膜を形成するステップＳ２と同様であるので、その説明は繰り返さない。
【００７４】
ただし、ステップＳ５でエピタキシャルウエハ１００にイオン注入することにより表面１００ａが表面荒れなどのダメージを受けた場合、このダメージ層を除去する目的で、ダメージ層を酸化してもよい。この場合、たとえば表面１００ａからＳｉＣ基板２に向けて３０ｎｍを超えて１００ｎｍ以下酸化する。つまり、エピタキシャルウエハ１００の表面１００ａに３０ｎｍを超えて１００ｎｍ以下の厚みを有する酸化膜３を形成する。
【００７５】
また、ダメージ層を除去せず、表面１００ａの洗浄のみを目的とする場合には、表面１００ａに形成されたイオン注入された層（ウエル領域１２３、ソース領域１２４およびコンタクト領域１２５）において酸化される領域（後述するステップＳ３でエピタキシャルウエハ１００において除去される領域）を低減できるので、酸化膜３の厚みを１分子層以上３０ｎｍ以下、より好ましくは１０ｎｍ以下に形成することが好ましい。
【００７６】
次に、エピタキシャルウエハ１００の表面１００ａに形成された酸化膜３を除去する（ステップＳ３）。このステップＳ３は、実施の形態１におけるＳｉＣ基板１の表面１ａに形成した酸化膜３を除去するステップＳ３と同様であるので、その説明は繰り返さない。
【００７７】
以上の工程（Ｓ１〜Ｓ５）を実施することにより、エピタキシャルウエハ１００の表面１００ａに付着していた不純物、パーティクルなどを洗浄することができる。なお、ステップＳ２およびステップＳ３を繰り返し行なってもよいこと、酸洗浄、ＲＣＡ洗浄、ＨＦ洗浄など他の洗浄工程をさらに含んでもよいことは、実施の形態１と同様である。これにより、図５に示すように、金属面密度の低い表面１０１ａを有するエピタキシャルウエハ１０１を実現することができる。
【００７８】
以上説明したように、本実施の形態におけるＳｉＣ半導体としてのエピタキシャルウエハ１００の洗浄方法によれば、ＳｉＣは化学的に安定であるので、Ｓｉでは表面荒れが生じること、汚染物が拡散することなどにより採用することができない７００℃以上の温度で、かつＯ原子を含むドライ雰囲気で酸化膜３を形成できる。これにより、酸化されにくいＳｉＣエピタキシャルウエハ１００の表面１００ａを効果的に酸化できる。したがって、この酸化膜３を除去することにより、エピタキシャルウエハ１００の表面１００ａの洗浄効果を発現できる。
【００７９】
本実施の形態のＳｉＣ半導体としてのエピタキシャルウエハ１００の洗浄方法することにより、図５に示すように、汚染物を低減し、金属面密度が１×１０12ｃｍ-2以下の表面１０１ａを有するエピタキシャルウエハ１０１を製造できる。この表面１０１ａ上にゲート酸化膜などの半導体装置を構成する絶縁膜を形成して半導体装置を作製すると、絶縁膜の特性を向上できるとともに、表面１０１ａと絶縁膜との界面、および絶縁膜中に存在する不純物、パーティクルなどを低減することができる。したがって、半導体装置の逆方向電圧印加時の耐圧を向上できるとともに、順方向電圧印加時の動作の安定性および長期信頼性を向上することができる。よって、本発明のＳｉＣ半導体の洗浄方法は、ゲート酸化膜形成前のエピタキシャルウエハ１００の表面１００ａに特に好適に用いられる。
【００８０】
なお、本実施の形態で洗浄したエピタキシャルウエハ１０１は、洗浄した表面１０１ａに絶縁膜を形成することで絶縁膜の特性を向上できるので、絶縁膜を有する半導体装置に好適に用いることができる。したがって、本実施の形態で洗浄したエピタキシャルウエハ１０１は、たとえばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor：電界効果トランジスタ）やＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）などの絶縁ゲート型電界効果部を有する半導体装置や、ＪＦＥＴ（Junction Field-Effect Transistor：接合電界効果トランジスタ）などに好適に用いることができる。
【００８１】
ここで、実施の形態１では、ＳｉＣ基板１の表面１ａを洗浄する方法について説明した。実施の形態２では、ＳｉＣ基板２と、ＳｉＣ基板２上に形成されたＳｉＣエピタキシャル層１２０とを備え、ＳｉＣエピタキシャル層１２０はイオン注入された表面１００ａを有するエピタキシャルウエハ１００の表面１００ａを洗浄する方法について説明した。しかし、本発明の洗浄方法は、イオン注入されていない表面を有するＳｉＣエピタキシャル層にも適用することができる。また、エピタキシャルウエハ１００を洗浄する場合には、エピタキシャルウエハ１００を構成するＳｉＣ基板の表面、および、エピタキシャルウエハ１００の表面１００ａの少なくとも一方を洗浄してもよい。また、エピタキシャルウエハを洗浄する場合には、ＳｉＣ基板２を備えていないエピタキシャルウエハの表面を洗浄してもよく、ＳｉＣ基板以外の異種基板を備えたエピタキシャルウエハの表面を洗浄してもよい。つまり、本発明のＳｉＣ半導体の洗浄方法は、（ｉ）ＳｉＣ基板を洗浄する場合と、（ｉｉ）ＳｉＣ基板と、ＳｉＣ基板上に形成されたＳｉＣエピタキシャル層とを有するエピタキシャルウエハにおいて、エピタキシャル層の表面およびＳｉＣ基板の少なくとも一方を洗浄する場合と、（ｉｉｉ）ＳｉＣ基板を備えていないＳｉＣエピタキシャル層を有するエピタキシャルウエハの表面を洗浄する場合と、（ｉｖ）異種基板と、異種基板上に形成されたＳｉＣエピタキシャル層とを有するエピタキシャルウエハの表面を洗浄する場合とを含み、（ｉｉ）〜（ｉｖ）のＳｉＣエピタキシャル層は、表面からイオン注入されたものと、イオン注入されていないものとを含む。
【００８２】
また、金属面密度が１×１０12ｃｍ-2以下の表面を有するＳｉＣ半導体として、実施の形態１ではＳｉＣ基板２を説明し、実施の形態２ではＳｉＣ基板２と、ＳｉＣ基板２上に形成されたＳｉＣエピタキシャル層１２０とを備え、ＳｉＣエピタキシャル層１２０はイオン注入された表面１０１ａを有するエピタキシャルウエハ１０１を説明した。しかし、本発明のＳｉＣ半導体は、ＳｉＣ基板２を備えていないエピタキシャルウエハであってもよく、ＳｉＣ基板以外の異種基板を備えたエピタキシャルウエハであってもよい。つまり、本発明のＳｉＣ半導体は、（ｉ）ＳｉＣ基板と、（ｉｉ）ＳｉＣ基板と、ＳｉＣ基板上に形成されたＳｉＣエピタキシャル層とを有するエピタキシャルウエハと、（ｉｉｉ）ＳｉＣ基板を備えていないＳｉＣエピタキシャル層を有するエピタキシャルウエハと、（ｉｖ）異種基板と、異種基板上に形成されたＳｉＣエピタキシャル層とを有するエピタキシャルウエハとを含み、（ｉｉ）〜（ｉｖ）のＳｉＣエピタキシャル層は、表面からイオン注入されたものと、イオン注入されていないものとを含む。
【００８３】
（実施の形態３）
図１０は、本発明の実施の形態３におけるＳｉＣ半導体装置としてのＭＯＳＦＥＴ１０２を概略的に示す断面図である。図１０を参照して、本発明のＳｉＣ半導体装置の一実施の形態であるＭＯＳＦＥＴ１０２を説明する。
【００８４】
図１０に示すように、ＭＯＳＦＥＴ１０２は、縦型ＤｉＭＯＳＦＥＴ(Double Implanted Metal Oxide Semiconductor Field Effect Transistor)であって、実施の形態２のエピタキシャルウエハ１０１と、酸化膜１２６と、ソース電極１１１と、上部ソース電極１２７と、ゲート電極１１０と、ドレイン電極１１２とを備えている。エピタキシャルウエハ１０１は、ＳｉＣ基板２と、エピタキシャル層１２０とを含んでいる。エピタキシャル層１２０は、バッファ層１２１と、耐圧保持層１２２と、ウエル領域１２３と、ソース領域１２４と、コンタクト領域１２５とを有している。
【００８５】
エピタキシャル層１２０の表面１０１ａの金属面密度は、１×１０12ｃｍ-2以下である。この表面１０１ａ上に、ゲート絶縁膜である酸化膜１２６が接して設けられている。詳細には、酸化膜１２６は、一方のウエル領域１２３におけるソース領域１２４上から、ウエル領域１２３、２つのウエル領域１２３の間において露出する耐圧保持層１２２、他方のウエル領域１２３および当該他方のウエル領域１２３におけるソース領域１２４上にまで延在するように形成されている。
【００８６】
ゲート電極１１０は、酸化膜１２６上に形成されている。また、ソース領域１２４およびコンタクト領域１２５上にはソース電極１１１が形成されている。このソース電極１１１上には上部ソース電極１２７が形成されている。ドレイン電極１１２は、ＳｉＣ基板２の表面２ａと反対側の裏面に形成されている。
【００８７】
酸化膜１２６と、エピタキシャル層１２０のソース領域１２４、コンタクト領域１２５、ウエル領域１２３および耐圧保持層１２２との界面から１０ｎｍ以内の領域における窒素原子濃度の最大値は１×１０21ｃｍ-3以上である。これにより、特に酸化膜１２６下のチャネル領域（酸化膜１２６に接する部分であって、ソース領域１２４と耐圧保持層１２２との間のウエル領域１２３の部分）の移動度を向上させることができる。
【００８８】
図１１は、本発明の実施の形態３におけるＳｉＣ半導体装置としてのＭＯＳＦＥＴ１０２の製造方法を示すフローチャートである。図１２および図１３は、本発明の実施の形態３におけるＳｉＣ半導体装置としてのＭＯＳＦＥＴの製造方法の一工程を概略的に示す断面図である。図５、図１０〜図１３を参照して、本実施の形態におけるＭＯＳＥＴ１０２の製造方法を説明する。
【００８９】
まず、図５および図１１に示すように、実施の形態２におけるエピタキシャルウエハの洗浄方法にしたがって、図５に示すエピタキシャルウエハ１０１を製造する（ステップＳ１〜Ｓ５）。ステップＳ１〜Ｓ５は実施の形態２と同様であるため、その説明は繰り返さない。
【００９０】
次に、図１１および図１２に示すように、エピタキシャルウエハ１０１の表面１０１ａ上に、酸化膜１２６を形成する（ステップＳ６）。具体的には、図１２に示すように、耐圧保持層１２２と、ウエル領域１２３と、ソース領域１２４と、コンタクト領域１２５との上を覆うように、酸化膜１２６を形成する。この形成はたとえば熱酸化（ドライ酸化）により行なうことができる。熱酸化は、たとえばＯ2、Ｏ3、Ｎ２Ｏなどの酸素原子を含む雰囲気中で高温に加熱する。熱酸化の条件は、たとえば、加熱温度が１２００℃であり、また加熱時間が３０分である。なお、酸化膜１２６の形成は、熱酸化に限定されず、たとえばＣＶＤ法、スパッタリング法などにより形成してもよい。酸化膜１２６は、たとえば５０ｎｍの厚みを有するシリコン酸化膜からなる。
【００９１】
その後、窒素アニールを行なう（ステップＳ７）。具体的には、一酸化窒素（ＮＯ）雰囲気中でのアニール処理が行われる。この処理の条件は、たとえば加熱温度が１１００℃であり、加熱時間が１２０分である。この結果、耐圧保持層１２２、ウエル領域１２３、ソース領域１２４、およびコンタクト領域１２５の各々と、酸化膜１２６との界面近傍に、窒素原子を導入することができる。
【００９２】
なお、この窒素アニール工程（ステップＳ７）の後、さらに不活性ガスであるアルゴンガスを用いたアニール処理を行ってもよい。この処理の条件は、たとえば、加熱温度が１１００℃であり、加熱時間が６０分である。
【００９３】
この窒素アニール工程（ステップＳ７）やアルゴンガスを用いたアニール処理の後、さらに、有機洗浄、酸洗浄、ＲＣＡ洗浄などの表面洗浄化を行ってもよい。
【００９４】
次に、図１０、図１１および図１３に示すように、電極を形成する（ステップＳ８）。まず、図１３に示すソース電極１１１を、以下のように形成する。具体的には、酸化膜１２６上に、フォトリソグラフィ法を用いて、パターンを有するレジスト膜を形成する。このレジスト膜をマスクとして用いて、酸化膜１２６のうちソース領域１２４およびコンタクト領域１２５上に位置する部分をエッチングにより除去する。これにより、酸化膜１２６に開口部１２６ａを形成する。たとえば蒸着法により、この開口部１２６ａにおいてソース領域１２４およびコンタクト領域１２５の各々と接触するように導電体膜を形成する。次にレジスト膜を除去することにより、上記導体膜のうちレジスト膜上に位置していた部分の除去（リフトオフ）が行われる。この導体膜は、金属膜であってもよく、たとえばニッケル（Ｎｉ）からなる。このリフトオフの結果、ソース電極１１１が形成される。
【００９５】
なお、ここでアロイ化のための熱処理が行なわれることが好ましい。たとえば、不活性ガスであるアルゴン（Ａｒ）ガスの雰囲気中、加熱温度９５０℃で２分の熱処理が行なわれる。
【００９６】
その後、図１０に示すように、たとえば蒸着法により、ソース電極１１１上に上部ソース電極１２７を形成する。また、たとえば蒸着法により、ＳｉＣ基板２の裏面上にドレイン電極１１２を形成する。
【００９７】
またゲート電極１１０をたとえば以下のように形成する。予め酸化膜１２６上の領域に位置する開口パターンを有するレジスト膜を形成し、当該レジスト膜の全面を覆うようにゲート電極を構成する導電体膜を形成する。そして、レジスト膜を除去することによって、ゲート電極となるべき導電体膜の部分以外の導電体膜を除去（リフトオフ）する。この結果、図１０に示すように、酸化膜１２６上にゲート電極１１０を形成することができる。
【００９８】
以上の工程（ステップＳ１〜Ｓ８）を実施することにより、図１０に示すＳｉＣ半導体装置としてのＭＯＳＦＥＴ１０２を製造することができる。
【００９９】
なお、本実施の形態における導電型が入れ替えられた構成、すなわちｐ型とｎ型とが入れ替えられた構成を用いることもできる。
【０１００】
また、ＭＯＳＦＥＴ１０２を作製するためにＳｉＣ基板２を用いているが、基板の材料はＳｉＣに限定されず、他の材料の結晶を用いて作製されてもよい。また、ＳｉＣ基板２が省略されてもよい。
【０１０１】
以上説明したように、本実施の形態におけるＳｉＣ半導体装置の一例としてのＭＯＳＦＥＴ１０２は、金属面密度が１×１０12ｃｍ-2以下である表面１０１ａを有するエピタキシャルウエハ１０１と、この表面１０１ａ上に形成された酸化膜１２６とを備えている。
【０１０２】
エピタキシャルウエハ１０１の表面１０１ａは、７００℃以上の温度で、かつＯ原子を含むドライ雰囲気で酸化膜３（図９参照）を形成し、酸化膜３を除去することで金属面密度が１×１０12ｃｍ-2以下まで低減されている。この表面１０１ａ上に、ＳｉＣ半導体装置を構成する酸化膜１２６を形成してＳｉＣ半導体装置（本実施の形態ではＭＯＳＦＥＴ１０２）を作製すると、酸化膜１２６の耐圧などの特性を向上できるとともに、表面１０１ａと酸化膜３との界面、および酸化膜３中に存在する不純物、パーティクルなどを低減することができる。したがって、ＭＯＳＦＥＴ１０２の逆方向電圧印加時の耐圧を向上できる。また、エピタキシャルウエハ１０１の表面１０１ａと酸化膜１２６との界面に存在するトラップ（界面準位または、界面準位密度とも言う）を低減できる。これにより、エピタキシャルウエハ１０１において酸化膜１２６と対向する領域において、反転チャネル層となるキャリアの多くが界面準位にトラップされることを抑制することができる。さらに、トラップされたキャリアが固定電荷として振舞うことを抑制することができる。このため、ゲート電極の印加電圧（しきい値電圧）を小さく維持して、キャリアの多くをソース−ドレイン間の電流に寄与できる。これにより、チャネル移動度を向上することができる。したがって、順方向電圧印加時の動作の安定性および長期信頼性を向上することができる。よって、ＳｉＣ半導体装置の特性を向上することができる。
【０１０３】
なお、本実施の形態では、ＳｉＣ半導体装置としてＭＯＳＦＥＴを例に挙げて説明したが、本発明のＳｉＣ半導体装置は、ＩＧＢＴなどの絶縁ゲート型電界効果部を有する半導体装置や、ＪＦＥＴなどにも適用することができる。
【実施例】
【０１０４】
本実施例では、７００℃以上の温度で、かつＯ原子を含むドライ雰囲気で酸化膜を形成することの効果について調べた。
【０１０５】
本実施例では、ＳｉＣ半導体として、図１４に示すエピタキシャルウエハ１３０の表面１３０ａを洗浄した。なお、図１４は、実施例で洗浄するエピタキシャルウエハ１３０を概略的に示す断面図である。
【０１０６】
具体的には、まず、ＳｉＣ基板１として、表面１ａを有する４Ｈ−ＳｉＣ基板を準備した（ステップＳ１）。
【０１０７】
次に、エピタキシャル層１２０を構成する層として、１０μｍの厚みを有し、１×１０16ｃｍ-3の不純物濃度を有するｐ型ＳｉＣ層１３１をＣＶＤ法により成長した（ステップＳ４）。
【０１０８】
次に、ＳｉＯ2をマスクとして用いて、リン（Ｐ）をｎ型不純物として１×１０19ｃｍ-3の不純物濃度を有するソース領域１２４およびドレイン領域１２９を形成した。また、アルミニウム（Ａｌ）をｐ型不純物として１×１０19ｃｍ-3の不純物濃度を有するコンタクト領域１２５を形成した（ステップＳ５）。なお、各々のイオン注入をした後には、マスクを除去した。
【０１０９】
次に、活性化アニール処理を行なった。この活性化アニール処理としては、Ａｒガスを雰囲気ガスとして用いて、加熱温度１７００〜１８００℃、加熱時間３０分と条件とした。これにより、表面１３０ａを有するエピタキシャルウエハ１３０を準備した。
【０１１０】
次に、エピタキシャルウエハ１３０の表面１３０ａを、ＳＰＭを用いて酸洗浄した。これにより、表面１３０ａの有機物が除去されたことを確認した。
【０１１１】
次に、エピタキシャルウエハ１３０をＨＦへ浸漬した。これにより、表面１３０ａの自然酸化膜が除去されたことを確認した。
【０１１２】
次に、エピタキシャルウエハ１３０を酸化炉へ導入し、１２００℃の温度で、かつ１００％の酸素を含むドライ雰囲気で、エピタキシャルウエハ１３０の表面１３０ａを１時間熱処理した（ステップＳ３）。これにより、エピタキシャルウエハ１３０の表面１３０ａに、１００ｎｍの厚みの酸化膜が形成されたことを確認した。
【０１１３】
次に、エピタキシャルウエハ１３０をＨＦに浸漬した。これにより、ステップＳ２で形成した酸化膜が除去された（ステップＳ３）ことを確認した。
【０１１４】
以上の工程（ステップＳ１〜Ｓ５）により、エピタキシャルウエハ１３０の表面１３０ａを洗浄した。洗浄後の表面１３０ａについて、金属面密度を全反射蛍光Ｘ線分析(TXRF: Total X-ray Reflection Fluorescence)により測定した結果、エピタキシャルウエハの表面の金属面密度が１×１０10ｃｍ-2以下であったことを確認した。洗浄後のエピタキシャルウエハの表面の金属面密度は、洗浄前のエピタキシャルウエハの金属面密度よりも低かった。
【０１１５】
以上より、本実施例によれば、７００℃以上の温度で、かつ酸素原子を含むドライ雰囲気で酸化膜を形成することにより、ＳｉＣ半導体の表面に酸化膜を形成できることがわかった。また、ＳｉＣ半導体の表面に酸化膜を形成し、かつこの酸化膜を除去することにより、表面に付着していた金属不純物などを低減できることがわかった。さらに、本発明の洗浄方法を用いることにより、表面の金属面密度を１×１０10ｃｍ-2以下にできることがわかった。
【０１１６】
以上のように本発明の実施の形態および実施例について説明を行なったが、各実施の形態および実施例の特徴を適宜組み合わせることも当初から予定している。また、今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態および実施例ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１１７】
１，２  ＳｉＣ基板、１ａ，２ａ，１００ａ，１０１ａ，１３０ａ  表面、３，１２６  酸化膜、１００，１０１，１３０  エピタキシャルウエハ、１０２  ＭＯＳＦＥＴ、１１０  ゲート電極、１１１  ソース電極、１１２  ドレイン電極、１２０  エピタキシャル層、１２１  バッファ層、１２２  耐圧保持層、１２３  ウエル領域、１２４  ソース領域、１２５  コンタクト領域、１２６ａ  開口部、１２７  上部ソース電極、１２９  ドレイン領域、１３１  ｐ型ＳｉＣ層。
【図１】
2012004270.tif 000003
【図２】
2012004270.tif 000004
【図３】
2012004270.tif 000005
【図４】
2012004270.tif 000006
【図５】
2012004270.tif 000007
【図６】
2012004270.tif 000008
【図７】
2012004270.tif 000009
【図８】
2012004270.tif 000010
【図９】
2012004270.tif 000011
【図１０】
2012004270.tif 000012
【図１１】
2012004270.tif 000013
【図１２】
2012004270.tif 000014
【図１３】
2012004270.tif 000015
【図１４】
2012004270.tif 000016