(57)【要約】【課題】  高周波モジュールにおいて、シールドされた内部空間に発生する定在波による不要共振を抑圧し、良好な電気性能を確保するとともに、小型化を図ることを目的とする。【解決手段】  モジュール内部の閉空間で定在波のショート端となる位置に、裏面導体パターンにスリットを有した多層基板シールドカバーを構成し、当該スリットに内層抵抗を設けるとともに、表裏導体パターンと貫通ビアによってショート端が構成されるλ／４導波路をシールドカバーに形成し、当該λ／４導波路の端部を内層抵抗に接続する。【選択図】      図１
2012195329.tif 000002
【特許請求の範囲】
【請求項１】
複数のビアが配列された誘電体基板と、
上記誘電体基板の表面及び裏面に形成されて、上記ビアに接続される接地導体と、
上記誘電体基板裏面の接地導体に形成された誘電体開口部と、
上記誘電体開口部に一端が接続され、他端が一部のビア配列をショート端とする誘電体導波路と、
上記誘電体開口部に設けられた抵抗体と、
を有したシールドカバーと、
高周波半導体が載置されるとともに、上記シールドカバーの裏面が導電性接続部を介して接合されることで当該高周波半導体を収容する空間を形成するパッケージと、
を備えた高周波モジュール。
【請求項２】
上記誘電体開口部と一部の上記ビア配列の間の長さは、上記高周波半導体の処理する高周波信号の不要電磁波が上記シールドカバーの誘電体基板内を伝播する波長の４分の１の長さとしたことを特徴とする請求項１記載の高周波モジュール。
【請求項３】
上記不要電磁は、上記高周波半導体とパッケージ内の信号端子との間の信号伝送路で発生し、
上記誘電体開口部および抵抗体は、上記不要電磁による定在波のショート端となる位置に配置されることを特徴とする請求項２記載の高周波モジュール。
【請求項４】
マイクロ波帯またはミリ波帯の高周波半導体を備えた請求項１から請求項３の何れか１項記載の高周波モジュール。
【請求項５】
複数のビアが配列された誘電体基板と、
上記誘電体基板の表面、及び高周波半導体の載置される外部パッケージと接合される裏面に形成されて、上記ビアに接続された接地導体と、
上記誘電体基板裏面の接地導体に設けられた誘電体開口部と、
上記誘電体開口部に一端が接続され、他端が一部のビア配列をショート端とする誘電体導波路と、
上記誘電体開口部に設けられた抵抗体と、
を備えた高周波モジュール用シールドカバー。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、マイクロ波帯またはミリ波帯の高周波信号を処理する高周波モジュール、及び高周波モジュール用シールドカバーに関する。
【背景技術】
【０００２】
高周波モジュールは、増幅器や、増幅器に接続されるＲＦ（Radio Frequency）信号伝送基板との接続部や、マイクロストリップ線路等から、不要電磁波が空間漏洩する。この不要電磁波によって、高周波モジュール内部で定在波が立ち、共振が起こる。このため、不要電磁波が増幅器自身や隣接して配置する回路に結合して、誤動作や性能の劣化を起こすことがないように、共振の影響を除去する必要がある。
【０００３】
従来、このような共振の影響を除去する方法として、例えば特許文献１に示すように、高周波モジュール内部にカットオフブロックを設けて、閉空間内のカットオフ周波数を高くし、共振周波数を使用帯域から外すものが知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１７０８４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記の従来の高周波モジュールでは、増幅器のようなデバイス部品が多い場合に、その収容面積に伴いカットオフブロックが大きくなるため、カットオフブロックの接地領域や固定ネジ数の増大に伴ってモジュール寸法が大きくなるという問題があった。
【０００６】
また、増幅器のようなデバイス部品のサイズが大きい場合は、それに伴いカットオフブロックの内部空間サイズが大きくなって、カットオフ周波数を高くすることができなくなるという問題があった。
【０００７】
この発明は係る課題を解決するためになされたものであり、高周波モジュールのシールドされた内部空間に発生する定在波による不要共振を抑圧するとともに、小型化を図ることを目的とする。
【課題を解決するための手段】
【０００８】
この発明による高周波モジュールは、複数のビアホールが配列された誘電体基板と、上記誘電体基板の表面及び裏面に形成されて、上記ビアホールに接続される接地導体と、上記誘電体基板裏面の接地導体に形成された誘電体開口部と、上記誘電体開口部に一端が接続され、他端が一部のビアホール配列をショート端とする誘電体導波路と、上記誘電体開口部に設けられた抵抗体と、を有したシールドカバーと、高周波半導体が載置されるとともに、上記シールドカバーの裏面が導電性接続部を介して接合されることで、当該高周波半導体を収容する空間を形成するパッケージと、を備えたものである。
【０００９】
また、この発明による高周波モジュール用シールドカバーは、複数のビアホールが配列された誘電体基板と、上記誘電体基板の表面、及び高周波半導体の載置される外部パッケージと接合される裏面に形成されて、上記ビアホールに接続された接地導体と、上記誘電体基板裏面の接地導体に設けられた誘電体開口部と、上記誘電体開口部に一端が接続され、他端が一部のビアホール配列をショート端とする誘電体導波路と、上記誘電体開口部に設けられた抵抗体と、を備えたものである。
【発明の効果】
【００１０】
この発明によれば、電磁気的にシールドされた内部空間に発生する定在波による不要共振を抑圧し、良好な電気性能を確保するとともに、高周波モジュールの小型化を図ることができる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態１による高周波モジュールの構成を示す断面図である。
【図２】実施の形態１による高周波モジュール用の多層基板シールドカバーを裏面から見た図である。
【発明を実施するための形態】
【００１２】
実施の形態１．
図１は、この発明に係る実施の形態１による高周波モジュールの構成を示す断面図である。図２は、実施の形態１による高周波モジュール用の多層基板シールドカバーを裏面から見た図である。
【００１３】
図において、実施の形態１の高周波モジュール１００は、デバイス部品１と、金属ブロック２と、パッケージ４と、多層基板シールドカバー３と、シャーシ５を備えて構成される。デバイス部品１は、放熱シートや熱良導性接着剤などを介して金属ブロック２上に載置され、ねじ締結により固定される。パッケージ４と金属ブロック２はシャーシ５上に載置されて、ねじ締結や接着剤によって固定される。パッケージ４は、中央部が刳り貫かれて壁に囲まれた空洞（キャビティ）が形成され、この空洞に金属ブロック２が収容される。多層基板シールドカバー３は、導電性接続部である金属バンプ２０を介して、パッケージ４の壁の上面に接合される。
【００１４】
デバイス部品１は、増幅器やミクサ等を構成する半導体素子からなり、マイクロ波帯またはミリ波帯のＲＦ信号について、信号増幅や周波数変換等の信号処理を行う。デバイス部品１は、例えば半導体素子からなるＭＭＩＣ（monolithic microwave integrated circuit）やＭＩＣ（microwave integrated circuit）が実装されたパッケージを気密封止し、底面にねじ穴の設けられた金属キャリアを接合することで構成される。デバイス部品１は、内部に収容される半導体素子との間でＲＦ信号の入出力を行うための、外部端子２９が設けられている。金属ブロック２は、熱伝導率の高い熱良導性の導電性材料からなり、例えばタングステンや銅等を含有した合金や、炭素系の複合材料等によって構成される。シャーシ５は、鉄ニッケルコバルト合金やタングステンなどの合金によって構成される。
【００１５】
パッケージ４は、複数の誘電体層と導体層が積層された多層基板からなり、親基板を構成する。パッケージ４の表裏（上下層）には、グランドパターン（接地導体）２１、２２が形成されている。パッケージ４の表層（上層）には、マイクロストリップ線路を形成する信号パターン（導体線路）２４が形成されている。信号パターン２４は信号ビア（貫通ＶＩＡ）２６を介して、内層信号パターン（導体線路）２５に接続される。また、グランドパターン２１、２２と内層グランドパターン２７は、内層の複数のグランドビア（貫通ＶＩＡ）２３に接続されている。複数のグランドビア２３は、波長λまたはλ／２の整数倍の電磁波が、パッケージ４の側面を通過して外部との間で出入りするのを遮断するように、パッケージ４の内層に所定の間隔で配列されている。ここで、λは、デバイス部品１で処理されるＲＦ信号の使用帯域における、パッケージ４を構成する誘電体内を伝播する波長である。また、デバイス部品１の外部端子２９は、金や銀からなる導体ワイヤ（導線）や導体リボンなどの導電線３１を介して、パッケージ４壁上面の信号パターン２４に接続される。
【００１６】
多層基板シールドカバー３は、複数の単層または多層の誘電体１０と導体層（グランドパターン１１、１２、１８）が積層された多層基板からなり、パッケージ４の上部を電磁気的にシールドする上蓋を構成する。多層基板シールドカバー３は、表面（上面）にグランドパターン１１が形成され、裏面（下面）側の中底面（表層）から側壁５０の内層にかけてグランドパターン１２が形成される。また、多層基板シールドカバー３は、裏面側の中底を囲むように下側（パッケージ４側）に向かって突き出した、側壁５０が設けられている。多層基板シールドカバー３は、側壁５０の最下面にグランドパターン１８が形成されている。グランドパターン１１、１２は、複数のグランドビア（貫通ＶＩＡ）１４、１５によって接続される。また、グランドパターン１２、１８は、複数のグランドビア（貫通ＶＩＡ）１９によって接続される。
【００１７】
複数のグランドビア１９は、側壁５０内側面に沿って、λ／８以下の間隔で配列されており、波長λまたはλ／２の整数倍の電磁波の通過を遮断するように構成されている。ここで、λは、デバイス部品１で処理されるＲＦ信号の使用帯域における、誘電体１０内を伝播する波長である。また、複数のグランドビア１５は、同様に側壁５０内側面に沿って、λ／８以下の間隔で配列されており、誘電体１０内を伝播する波長λまたはλ／２の整数倍の電磁波の通過を遮断するように構成されている。図の例では、グランドビア１５はグランドビア１９と直線的に接続されている。
勿論、多層基板シールドカバー３の側面にグランドパターンを被覆して、多層基板シールドカバー３の側面を通過し内外を出入りする電磁波を遮断するようにしても良い。
【００１８】
このように、多層基板シールドカバー３は、上部全面がグランドパターン１１に覆われており、また側面の外周に沿ってグランドビア１５及び１９が配列されているので、多層基板シールドカバー３の内側と外側との間で電磁波の通過を遮断するように、電磁気的なシールドがなされる。
【００１９】
グランドパターン１２は、側壁５０に沿って伸長する、導体が刳り貫かれた（誘電体表面が露出した）矩形状のスリット１３が形成されている。スリット１３は、対面する側壁５０に隣接して、二箇所配置されており、何れも電磁波が通過する誘電体窓を構成している。また、スリット１３の開口を塞ぐように、多層基板シールドカバー３中底面におけるスリット１３の形成領域に、抵抗体からなる抵抗パターン１７が矩形状に印刷塗布されている。
なお、スリット１３の個数は２つに限ることはなく、１つでも良くまた３つ以上あっても良い。
【００２０】
図１、２に示すように、多層基板シールドカバー３は、グランドパターン１１、１２により形成される上下平行２面と、両端がグランドパターン１１、１２に接続されてコの字形状に配列される複数のグランドビア（貫通ＶＩＡ）１６と、側壁５０に沿って直線的に配列される複数のグランドビア１５とによって、誘電体が充填された直方体形状の誘電体導波路３０が形成される。この誘電体導波路３０では、グランドビア１５に近接した位置に、グランドパターン１２に開口した上記スリット１３が設けられ、当該スリット１３は上記したように抵抗パターン１７で覆われている。また、抵抗パターン１７からλｓ／４波長離れた位置に、グランドビア１５と対向するグランドビア１６が配置されている。ここで、λｓは、デバイス部品１の増幅器に接続されるＲＦ（Radio Frequency）信号の伝送基板（例えば外部端子２９）との接続部（例えば導電線３１）や、マイクロストリップ線路（例えば信号パターン２４）等から発生する不要電磁波が、誘電体１０内を伝播する波長であり、例えばデバイス部品１で処理されるＲＦ信号の使用帯域における、誘電体１０内を伝播する波長λまたは波長λ／２の近辺の波長に等しくなる。
【００２１】
グランドビア１６は、スリット１３の配置に合せ、スリット１３を囲むように、対面する側壁５０の内側二箇所の領域に配置されている。この２箇所の領域に配置されたグランドビア１６の間には、適宜複数のグランドビア（貫通ＶＩＡ）１４が配列されている。
なお、グランドビア１６の配置領域は、２箇所に限ることはなく、１つでも良くまた３つ以上あっても良い。
【００２２】
多層基板シールドカバー３裏面側の最下層のグランドパターン１８は、金属バンプ２０を介して、パッケージ４上のグランドパターン２１に接合される。これによって、多層基板シールドカバー３とパッケージ４の内部に形成される空洞６０に、デバイス部品１が収容されることとなる。
なお、金属バンプ２０は、はんだや金、銀バンプなどによって構成され、はんだ付けや超音波接合や圧接によって接合される。
【００２３】
次に、図１を用いて、実施の形態１の高周波モジュール１００の動作について説明する。
デバイス部品１の増幅器に接続されるＲＦ（Radio Frequency）信号の伝送基板（例えば外部端子２９）との接続部（例えば導電線３１）や、マイクロストリップ線路（例えば信号パターン２４）等から、誘電体１０内を伝播する波長がλｓとなる不要電磁波が空間漏洩する。
【００２４】
高周波モジュール１００は、金属バンプ２０を介して、パッケージ４のグランドパターン２１に、多層基板シールドカバー３のグランドパターン１８を接合することにより、デバイス部品１の収容される内部の空間（空洞６０）が電磁気的にシールドされた閉空間となる。また、図１に示すように、グランドビアを介して表裏導体パターン（グランドパターン）が導通された多層基板からなる多層基板シールドカバー３によって、電磁気的なシールドを行っている。
このため高周波モジュール１００の内部は外周で短絡されるので、不要電磁波によって平行平板モードの定在波が立つことでλｓ／２の倍数で発生し得る共振を、抑制する必要がある。
【００２５】
このようなことから、実施の形態１の多層基板シールドカバー３には、高周波モジュール１００の内部で発生する不要電磁波による定在波のショート端に、抵抗パターン１７で覆われたスリット１３を設けている。加えて、表裏の導体パターン（グランドパターン１１、１２）とグランドビア１５、１６で構成される誘電体導波路３０を設けて、抵抗パターン１７からλｓ／４の距離でグランドビア１６により誘電体導波路３０の一方の端部をショートさせている。また、誘電体導波路３０の他方の端部は、抵抗パターン１７で覆われたスリット３０を介して、空洞６０内からの不要電磁波が出入りするようになされている。
【００２６】
抵抗パターン１７は、平行平板モードのインピーダンスと等しく設定すると、外周は抵抗終端され、不要電磁波による定在波が抑圧されることとなる。
抵抗パターン１７とλｓ／４の誘電体導波路３０は容易に基板に作り込みができるとともに、従来の高周波モジュールのような複雑な形状のカットオフブロックが不要となるため、実装が容易となり、また小型化を図ることが可能となる。
【００２７】
このように、実施の形態１の高周波回路モジュールは、多層基板シールドカバー３において、内部の閉空間に立つ定在波のショート端に、導体パターンが開口したスリット１３とスリット１３を覆う抵抗パターン１７を設けるとともに、表裏導体パターンとグランドビアからなるショートエンドの誘電体導波路３０を設けて、多層基板を形成する。また、この誘電体導波路３０は、抵抗パターン１７からショートエンドまでの導波路の長さをλｓ／４としている。
【００２８】
また、不要電磁波による定在波のショート端は、多層基板シールドカバー３とパッケージ５によって形成される内部空間（空洞６０）の端部界面付近に生じるので、多層基板シールドカバー３の下方に突出した突出部（側壁５０）を設けて、デバイス部品１を収容する空洞を形成し、その突出部の内側面に隣接する位置に、誘電体導波路３０に通じる誘電体窓となるスリット１３を設けている。
【００２９】
これによって、定在波のショート端が抵抗終端となるので、高周波モジュール内部に複雑なカットオフ構造を必要とせずとも、不要電磁波の定在波による共振を抑圧し、損失の少ない良好な電気特性を確保することができる。また、高周波モジュール内部に複雑なカットオフ構造が必要ないので、デバイス部品を収容するパッケージやシールドカバーを小型化することができる。
【００３０】
なお、多層基板シールドカバー３の下方に突出した突出部（側壁５０）を設ける代わりに、パッケージ４に、デバイス部品１を収容するための空洞を形成しても良く、これによって多層基板シールドカバー３がより単純な板形状となる。
【００３１】
以上説明した通り、実施の形態１による高周波モジュールは、複数のビアホール（グランドビア）が配列された誘電体基板と、上記誘電体基板の表面及び裏面に形成されて、上記ビアホールに接続される接地導体と、上記誘電体基板裏面の接地導体に形成されたスリット状の誘電体開口部（スリット１３）と、上記誘電体開口部に一端が接続され、他端が一部のビアホール（グランドビア１６）配列をショート端とする誘電体導波路（３０）と、上記誘電体開口部に設けられた抵抗体（抵抗パターン１７）と、を有したシールドカバー（多層基板シールドカバー３）と、高周波半導体（デバイス部品１）が載置されるとともに、上記シールドカバーの裏面が導電性接続部（金属バンプ２０）を介して接合されることで当該高周波半導体を収容する空間を形成するパッケージ（４）と、を備えたことを特徴とする。また、上記誘電体開口部と一部の上記ビアホール配列との間の長さは、上記高周波半導体の処理する高周波信号の不要電磁波が上記シールドカバーの誘電体基板内を伝播する波長の４分の１であっても良い。また、上記不要電磁は、上記高周波半導体とパッケージ内の信号端子との間の信号伝送路で発生し、上記誘電体開口部および抵抗体は、上記不要電磁による定在波のショート端となる位置に配置されるものであっても良い。
【００３２】
これによって、電磁気的にシールドされた内部空間に発生する定在波による不要共振を抑圧し、良好な電気性能を確保するとともに、高周波モジュールの小型化を図ることができるという効果が得られる。
【符号の説明】
【００３３】
１  デバイス部品（高周波半導体）、３  多層基板シールドカバー、４  パッケージ、５  シャーシ、１０  誘電体、１１  グランドパターン、１２  グランドパターン、１３  スリット、１４，１５，１６  グランドビア、１７  抵抗パターン、１９  グランドビア、２０  金属バンプ（導電性接続部）、３０  誘電体導波路、５０  側壁（突出部）、６０  空洞。
【図１】
2012195329.tif 000003
【図２】
2012195329.tif 000004