(57)【要約】      （修正有）【課題】本体ケースが分解されてもアタック検知用の検知部材が露出しないようにする。【解決手段】本体ケース１と、この本体ケース１内のセキュリティエリアに配置された電子ユニット２４と、前記本体ケース１に埋設され、前記電子ユニット２４に対するアタックを検知する検知部材２５とを具備する。監視回路２６が検知部材２５パターンの切断を検出した場合には、バッテリからの電源供給を停止させ、メモリ（Ｓ−ＲＡＭ）の記憶データを消去することにより、不正改造の防止を図る。【選択図】図１
2012058768.tif 000002
【特許請求の範囲】
【請求項１】
本体ケースと、
この本体ケース内のセキュリティエリアに配置された電子ユニットと、
前記本体ケースに埋設され、前記電子ユニットに対するアタックを検知する検知部材と、
を具備することを特徴とする情報処理装置。
【請求項２】
前記検知部材は、メッシュフレキであることを特徴とする請求項１記載の情報処理装置。
【請求項３】
前記メッシュフレキは、複層状態で配設されることを特徴とする請求項２記載の情報処理装置。
【請求項４】
前記検知部材は、多数の導通部材を配列して構成されることを特徴とする請求項１記載の情報処理装置。
【請求項５】
前記検知部材は、前記本体ケースにインサート成形されることを特徴とする１乃至４のいずれか一項に記載された情報処理装置。
【請求項６】
前記本体ケースは、外側ケース部と内側ケース部とに２分割され、
前記検知部材は、前記外側ケース部と内側ケース部との間に挟持されて接着されたことを特徴とする１乃至４のいずれか一項に記載された情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、不正改造防止構造を有する情報処理装置に関する。
【背景技術】
【０００２】
情報処理装置には、その本体ケース内の基板上にＩＣカードの制御部品や、暗証番号等の情報を一時的に保管するメモリ（Ｓ−ＲＡＭ）を配設し、電子決済を行うものがある。
【０００３】
ところで、上記した本体ケースに穴が開けられて基板上のメモリなどがピンポイントでアタックされ、メモリの情報が不正に利用されてしまうことがあった。
【０００４】
そこで、従来においては、本体ケース内にアタック検知部材として例えば、メッシュフレキが設けられ、本体ケースに穴が開けられた場合には、メッシュフレキにより検知してメモリの情報が不正に利用されることを防止するようにしている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−１８４５６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来においては、本体ケースが分解されると、メッシュフレキが露出されて目視され、メッシュフレキの構造上の隙間などが解析されてしまう。
【０００７】
このため、メッシュフレキの構造上の隙間からメモリ等がピンポイントでアタックされて不正改造されてしまう虞があった。
【課題を解決するための手段】
【０００８】
上記の課題を解決するために、実施の形態は、本体ケースと、この本体ケース内のセキュリティエリアに配置された電子ユニットと、前記本体ケースに埋設され、前記電子ユニットに対するアタックを検知する検知部材とを具備する。
【図面の簡単な説明】
【０００９】
【図１】第１の実施の形態である情報処理装置の一部を示す横断面図。
【図２】図１の情報処理装置の内部構成を示す斜視図。
【図３】図１の情報処理装置の制御回路を示すブロック図。
【図４】第２の実施の形態である情報処理装置の一部を示す横断面図。
【発明を実施するための形態】
【００１０】
以下、実施の形態を図面を参照して詳細に説明する。
【００１１】
（第１の実施の形態）
図１は、第１の実施の形態である情報処理装置の一部を示す横断面図である。
【００１２】
情報処理装置は本体ケース１を有し、この本体ケース１内には図２に示すようなメイン基板２と、このメイン基板２の下面側に対向するサブ基板３とが配設されている。
【００１３】
図３は、上記情報処理装置の制御回路を示すブロック図である。
【００１４】
メイン基板２にはＣＰＵ４が設けられ、このＣＰＵ４にはバスラインと各種制御回路を介してキーボード５、ディスプレイ６が接続されている。また、前記ＣＰＵ４にはバスラインを介してＲＯＭ８、ＲＡＭ９、ドライバ１０が接続されている。また、前記ＣＰＵ４にはＩＣカードコントローラ１２を介してＩＣカードコネクタ１３が接続されている。さらに、前記ＣＰＵ４にはオープン検出回路１４が接続されている。
【００１５】
一方、サブ基板３には、コネクタ１６、バッテリ１７、ＳＩＭカードコネクタ１８及びブザー１９が配設されている。前記コネクタ１６は上記したドライバ１０、また、前記バッテリ１７は上記したオープン検出回路１４、また、前記ＳＩＭカードコネクタ１８は上記したＩＣカードコントローラ１２、さらに前記ブザー１９は上記したＣＰＵ４にそれぞれコネクタ２１を介して接続されている。
【００１６】
上記したメイン基板１は、その下面側に図２に示すように、セキュリティエリア２２を有し、このセキュリティエリア２２に上記したＣＰＵ４、ＲＯＭ８、ＲＡＭ９、ＩＣカードコントローラ１２、オープン検出回路１４（図３で破線で囲まれる部品郡）からなる電子ユニット２４（図１に示す）が搭載されている。
【００１７】
ところで、上記した本体ケース１には図１に示すように、外部からのアタックを検知するための検知部材としてのメッシュフレキ２５がインサート成形により埋設されている。このメッシュフレキ２５はパターンで形成され、コネクタを介して監視回路２６に接続されている。前記監視回路２６は前記ＣＰＵ４に接続され、メッシュフレキ２５のパターンの切断を監視するものである。
【００１８】
前記監視回路２６がパターンの切断を検出した場合には、この検出に基づいてＣＰＵ４は、バッテリ１７からの電源供給を停止させ、メモリ（Ｓ−ＲＡＭ）９の記憶データを消去することにより、不正改造の防止を図るようになっている。
【００１９】
上記した構成において、本体ケース１が不正改造の目的で分解されると、オープン検出回路１４によって検出され、この検出に基づいてＣＰＵ４は、バッテリ１７からの電源供給を停止させ、メモリ（Ｓ−ＲＡＭ）９の記憶データを消去することにより、不正改造の防止を図る。
【００２０】
ところで、従来においては、本体ケース１が分解された場合には、メッシュフレキ２５が露出され、目視可能な状態になっていた。
【００２１】
このため、メッシュフレキ２５の構造上の隙間などが解析され、隙間から電子ユニットのメモリ等がピンポイントでアタックされて不正改造されてしまう虞があった。
【００２２】
しかしながら、この実施の形態では、本体ケース１にメッシュフレキ２５をインサート成形により埋設するため、本体ケース１が分解されてもメッシュフレキ２５が露出されることがなく、メッシュフレキ２５の構造上の隙間などが解析されることを防止することができる。
【００２３】
この実施の形態によれば、メッシュフレキ２５の構造上の隙間などが解析されることがなく、メッシュフレキ２５の隙間をついてのアタックを防止でき、セキュリティ性を向上できる利点がある。
【００２４】
また、本体ケース１とメッシュフレキ２５とが一体化するため、装置の組立効率を向上することも可能となる。
【００２５】
なお、メッシュフレキ２５は、複層する状態で配置しても良い。これによれば、より一層、セキュリティ性を向上できる。
【００２６】
（第２の実施の形態）
図４は、第２の実施の形態を示すものである。
【００２７】
なお、上記した第１の実施の形態で示した部分と同一部分については、同一番号を付してその説明を省略する。
【００２８】
上記した第１の実施の形態では、本体ケ−ス１にメッシュフレキ２５をインサート成形したが、この第２の実施の形態では、本体ケ−ス３１を外側ケース部３１ａと内側ケース部３１ｂとに２分割し、これら外側ケース部３１ａと内側ケース部３１ｂとの間にメッシュフレキ２５を挟持し、これを接着剤３２で接着している。
【００２９】
この第２の実施の形態によっても、上記した第１の実施の形態と同様の作用効果を得ることができる。
【００３０】
また、上記した実施の形態では、アタック検知部材として、メッシュフレキ２５を用いたが、これに限られることなく、アタック検知部材を多数の導通部材を配列することにより構成するものであってもよい。
【００３１】
なお、上記した実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００３２】
1…本体ケース、２２…セキュリティエリア、２４…電子ユニット（電子部品）、２５…メッシュフレキ（検知部材）、３１…本体ケース、３１ａ…外側ケース部、３１ｂ…内側ケース部。
【図１】
2012058768.tif 000003
【図２】
2012058768.tif 000004
【図３】
2012058768.tif 000005
【図４】
2012058768.tif 000006