(57)【要約】      （修正有）【課題】チップ同士の接続を迅速に行うことができ、製造工程の歩留まりを向上させたチップスタック構造及びそのチップスタック方法を提供する。【解決手段】チップスタック構造は、第１のチップ１１０と、第１のチップ１１０上にスタックされた第２のチップ１２０とを備える。第１のチップ１１０は、頂面が複数の金属パッドを有し、側面には、複数の凹溝１１１が設けられる。金属パッドは、凹溝１１１の上開口端に対応して接続されている。第２のチップ１２０の側面は、第１のチップ１１０の側面にそれぞれ対応する複数の凹溝１２１を有する。導電薄膜１５２は、第１のチップ１１０及び第２のチップ１２０の凹溝１１１、１２１中及び金属パッド上に形成されることにより、第１のチップ１１０と第２のチップ１２０とを電気的に接続する。このチップスタック構造によれば、製造工程の簡素化及び製造工程の歩留まりの向上を図ることができる。【選択図】図１
2012074672.tif 000002
【特許請求の範囲】
【請求項１】
側面に設けられた第１の凹溝と、前記第１のチップの頂面に設けられ、且つ前記第１の凹溝上の開口端に接続された第１の金属パッドとを有する第１のチップと、
前記第１のチップ上にスタックされ、側面に設けられた第２の凹溝を有する第２のチップと、を備え、
前記第１の凹溝と前記第２の凹溝とを対向的に配置することにより接続凹溝を形成し、導電薄膜を前記接続凹溝の中及び前記第１の金属パッドの上に形成することにより第１のチップと第２のチップとを接続することを特徴とするチップスタック構造。
【請求項２】
前記第１の凹溝及び第２の凹溝は、スルーシリコンビアにより形成されていることを特徴とする請求項１に記載のチップスタック構造。
【請求項３】
前記導電薄膜は、無電解電気めっきにより前記接続凹溝の中に形成されていることを特徴とする請求項１に記載のチップスタック構造。
【請求項４】
前記第２のチップは、前記第２のチップの底面に設けられ、且つ前記第２の凹溝の下開口端に接続される第２の金属パッドをさらに備え、前記第１の金属パッドが前記第２の金属パッドに対向していることを特徴とする請求項１に記載のチップスタック構造。
【請求項５】
前記第１のチップは、前記第１のチップの底面に設けられ、且つ前記第１の凹溝の下開口端に接続される第２の金属パッドをさらに備えることを特徴とする請求項１に記載のチップスタック構造。
【請求項６】
前記第１のチップは、
前記第１のチップの側面に設けられた複数の第３の凹溝と、
前記第１のチップの頂面上に設けられ、且つそれらの第３の凹溝の上開口端にそれぞれ接続される複数の第２の金属パッドと、を備え、
前記第２のチップは、
前記第２のチップの側面に設けられた複数の第４の凹溝をさらに備え、
それらの第３の凹溝とそれらの第４の凹溝を対向的に対置することにより複数の第２の接続凹溝を形成し、且つ複数の第２の導電薄膜をそれらの第２の接続凹溝の中及びそれらの第２の金属パッド上に形成することにより前記第１のチップと前記第２のチップとを接続することを特徴とする請求項１に記載のチップスタック構造。
【請求項７】
複数のチップ上にそれぞれ複数の金属パッドを形成する工程と、
それらのチップの側面にそれらの金属パッドに対応する複数の凹溝を形成する工程と、
それらのチップをスタックすることによりそれらのチップのそれらの凹溝を対向的に配置する工程と、
無電解電気めっきによりそれらの凹溝の中及びそれらの金属パッド上に導電薄膜を形成することにより、スタックされたそれらのチップを接続する工程とを備えることを特徴とするチップスタック方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップスタック構造に関し、特にスタック型チップスタック（ｓｔａｃｋ  ｃｈｉｐ）構造に関するものである。
【背景技術】
【０００２】
集積回路（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ、ＩＣ）の製造工程技術が急速に発展している中で、チップ内部回路の集積度（ｉｎｔｅｇｒａｔｉｏｎ）はますます高くなり、リード面積はますます小さくなっている。
【０００３】
チップの半田パッド及び金属リード面積の縮小に伴い、チップスタック技術は、より微小化されたチップに適用できるように継続的な改善が求められている。
【０００４】
ハイエンド携帯電話のブームにより、高密度メモリに対する需要が増大している中で、ハイエンド携帯電話に用いられる高密度メモリに対する要求は、容量が大きく、体積が小さいことであり、従来のチップ構造ではこの要求を満たすことができない。
【０００５】
スタック型チップ構造は、チップをスタックすることにより上下層のチップを電気的に接続する。この方法では、チップ密度を２倍以上高めることができ、現在高密度メモリの主要な技術となっている。
【０００６】
しかしながら、チップスタックは、上下にスタックされたチップを必要とするため、製造工程が複雑であると共に歩留まりが相対的に低く、量産には向かない。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、上述の問題点に鑑みてなされたものであり、チップ上に接続用の金属パッドを設け、無電解電気めっき技術によりチップ側面の凹溝及び金属パッド上に導電薄膜を形成することで上下にスタックされたチップを接続するチップスタック構造を提供し、これにより、スタックされたチップを迅速に接続することができるとともに、チップスタック製造工程の歩留まりを向上することができる。
【課題を解決するための手段】
【０００８】
本発明にかかるチップスタック構造は、側面に設けられた第１の凹溝と、前記第１のチップの頂面に設けられ、且つ前記第１の凹溝上の開口端に接続される第１の金属パッドとを有する第１のチップと、前記第１のチップ上にスタックされ、側面に設けられる第２の凹溝を有する第２のチップと、を備え、前記第１の凹溝と前記第２の凹溝とは、対向して配置されることにより接続凹溝が形成され、導電薄膜を前記接続凹溝の中及び前記第１の金属パッド上に形成することにより第１のチップと第２のチップとを接続することを特徴とする。
【０００９】
本発明の一つの態様において、前記第１の凹溝及び第２の凹溝は、スルーシリコンビアにより形成され、前記導電薄膜は、無電解電気めっきにより前記接続凹溝の中に形成されている。
【００１０】
本発明の一つの態様において、前記第２のチップは、前記第２のチップの底面に設けられ、且つ前記第２の凹溝の下開口端に接続される第２の金属パッドをさらに備え、前記第１の金属パッドと前記第２の金属パッドとは、対向して設けられる。
【００１１】
本発明の一つの態様において、前記第１のチップは、前記第１のチップの底面に設けられ、且つ前記第１の凹溝の下開口端に接続される金属パッドをさらに備える。
【００１２】
本発明の一つの態様において、前記第１のチップは、前記第１のチップの側面に設けられた複数の第３の凹溝と、前記第１のチップの頂面上に設けられ、且つ前記複数の第３の凹溝の上開口端にそれぞれ接続される複数の第２の金属パッドと、を備え、前記第２のチップは、前記第２のチップの側面に設けられた複数の第４の凹溝をさらに備え、前記複数の第３の凹溝と前記複数の第４の凹溝を対置させることにより複数の第２の接続凹溝が形成され、且つ複数の第２の導電薄膜を前記複数の第２の接続凹溝の中及び前記複数の第２の金属パッド上に形成させることにより前記第１のチップと前記第２のチップとを接続させる。
【００１３】
また、本発明は、複数のチップ上にそれぞれ複数の金属パッドを形成する工程と、前記複数のチップの側面に前記複数の金属パッドに対応する複数の凹溝を形成する工程と、前記複数のチップをスタックすることにより前記複数のチップの前記複数の凹溝を対向して配置させる工程と、無電解電気めっきにより前記複数の凹溝の中及び前記複数の金属パッド上に導電薄膜を形成することにより、スタックされた前記複数のチップを接続する工程とを備えることを特徴とするチップスタック方法を提供する。
【発明の効果】
【００１４】
本発明に係るチップスタック構造及び方法によれば、無電解電気めっきにより金属パッド及び側面凹溝上に導電薄膜を形成しているため、スタック型チップ構造の製造工程が簡素化されるのみならず、製造工程の歩留まりも向上する。
【図面の簡単な説明】
【００１５】
【図１】本発明に係る第１の実施例のチップスタック構造を模式的に示した図である。
【図２】本発明に係る第１の実施例のチップ構造を模式的に示した図である。
【図３】本発明に係る第１の実施例のチップ１２０の部分構造図を示す。
【図４】本発明に係る第１の実施例の金属接続層１５４の構造を模式的に示した図である。
【図５】本発明に係る第２の実施例のチップスタック構造を模式的に示した図である。
【図６】本発明に係る第３の実施例のチップスタックフローである。
【発明を実施するための形態】
【００１６】
（第１の実施例）
図１は、本発明に係る第１の実施例のチップスタック構造を模式的に示した図である。チップ１１０、１２０、１３０、１４０は、相互にスタックされ、その側面にはそれぞれ複数の凹溝１１１が設けられている。チップ１１０、１２０、１３０、１４０上の凹溝１１１、１２１、１３１、１４１は、対向的に配置されることにより複数の接続凹溝１５１が形成される。本実施例においては、無電解電気めっき（化学めっき（ｃｈｅｍｉｃａｌ  ｐｌａｔｉｎｇ）又は自己触媒めっき（ａｕｔｏｃａｔａｌｙｔｉｃ  ｐｌａｔｉｎｇ）とも称する）により接続凹溝１５１の中に導電薄膜１５２を形成することにより上下にスタックされたチップを接続する。
【００１７】
チップ１１０、１２０、１３０、１４０は、その頂面に金属パッド１２２が設けられ、その側面には前記金属パッド１２２の設置位置に対応させて、例えばスルーシリコンビア（Ｔｈｒｏｕｇｈ−ｓｉｌｉｃｏｎ  Ｖｉａ，  ＴＳＶ）により形成される凹溝１１１、１２１、１３１、１４１が設けられているが、これに限定されない。
【００１８】
図２は、本発明に係る第１の実施例のチップ構造を模式的に示した図である。以下、図２におけるチップ１２０を例にして説明する。
【００１９】
チップ１２０の頂面上には、凹溝１２１の上開口端に接続された複数の金属パッド１２２が設けられている。凹溝１２１が金属パッド１２２の設置領域に応じてエッチングされるため、金属パッド１２２は、凹溝１２１の上開口端の周縁に位置し、凹溝１２１の上開口に接続されるようになる。
【００２０】
チップ１２０の頂面上には、電気的に接続するための再配分層（ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ  ｌａｙｅｒ、ＲＤＬ）が設けられ、金属パッド１２２は、再配分層を介して相互に接続される又はチップ１２０内部の回路に接続される。
【００２１】
スタックが終了した後、チップ１２０上の金属パッド１２２は、導電薄膜１５２を介して上下層のチップ１３０及び１１０に接続される。
【００２２】
上述の説明において用いた図２は、チップ１２０の模式図に過ぎず、チップ１２０の金属パッド１２２の設置位置や数量は、図２に限定されるものではない。
【００２３】
図３は、本発明に係る第１の実施例のチップ１２０の部分構造図である。金属パッド１２２は、チップ１２０の頂面に位置し、且つ凹溝１２１の上開口端周縁に位置する。凹溝１２１は、チップ１２０の側面に位置し、且つチップ１２０の頂面からチップ１２０の底面へ延在する。凹溝１２１におけるチップ１２０の頂面側の開口を上開口端、チップ１２０の底面側の開口を下開口端とする。
【００２４】
本実施例に係るチップ１１０、１３０、１４０のチップ構造は、チップ１２０と類似しており、この技術分野における通常知識を有する者が、上述の実施例の説明によって、その他の実施態様を容易に推知することができるため、ここでは詳しい説明を省略する。
【００２５】
図１を参照しながら説明すると、チップ１１０、１２０、１３０、１４０がスタックされた後、チップ１１０、１２０、１３０、１４０の頂部には金属パッド（例えば１２２）が設けられているため、無電解電気めっきにより導電薄膜１５２を形成する際、この金属パッド１２２上に形成された導電材質の厚さが次第に増加し、上下チップ（例えば１３０及び１４０）を接続するための金属接続層１５４が形成される。
【００２６】
導電薄膜１５２は、チップ１１０、１２０、１３０、１４０に接続するためのチップ間の金属接続層１５４を含み、相互に電気的に接続することで信号を転送する。
【００２７】
本実施例においては、無電解電気めっき技術により、チップ１１０、１２０、１３０、１４０の側面に複数の導電薄膜１５２を同時に形成することができ、これにより、チップ１１０、１２０、１３０、１４０の間の電気的接続を達成することができる。
【００２８】
図４は、本発明に係る第１の実施例の金属接続層１５４の構造を模式的に示した図であり、チップ１２０及びチップ１３０の部分構造を示している。図４を参照しながら金属接続層１５４の形成方法を説明する。
【００２９】
チップ１３０は、チップ１２０の頂面上にスタックされている。電気めっきを行う場合、導電薄膜４１０は、チップ１２０における金属パッド１２２上及び凹溝１２１の上開口端に上へ行くほど厚さが増加するように形成される。
【００３０】
同様に、図４（ａ）に示すように、導電薄膜４２０は、チップ１３０における凹溝１３１の下開口位置に下へ行くほど厚さが増加するように形成される。導電薄膜４１０、４２０の厚さの増加に伴い、導電薄膜４１０は、図４（ｂ）に示すように、導電薄膜４２０に接触するようになる。そして、導電薄膜４１０及び導電薄膜４２０は、図４（ｃ）に示すように相互に接続し、金属接続層１５４が形成される。
【００３１】
この実施例において、複数の凹溝（例えば１２１）の開口端周縁に金属パッド（例えば１２２）が設けられているため、導電薄膜４２０は、金属パッド１２２上に形成され、上下にスタックされたチップを接続する。この構造により、チップ間接続の製造工程が改善され、導電薄膜１５２を複数のチップ１１０、１２０、１３０、１４０に効果的に接続することができ、薄膜の不具合の発生によるチップ間の電気的接続への影響を回避することができる。
【００３２】
スタックされたチップ１１０、１２０、１３０、１４０は、印刷回路板１０１の上に設けてもよく、また、チップ１１０と印刷回路板１０１との間は、半田ボール１０２により接続してもよい。半田ボール１０２の位置や数量は限定されるものではない。印刷回路板１０１は基板であり、例えばセラミック基板、ガラス基板又はプラスチック基板である。
【００３３】
本実施例に係るチップスタック構造によれば、製造工程が簡素化されるのみならず、スタック型構造の歩留まりが向上する。また、本実施例に係るスタック構造は、メモリデバイスに適用することが可能であり、スタック構造によりメモリ容量を大幅に増加することができるため、ハイエンド携帯電話のメモリスペックに対する需要を満たすことができる。
【００３４】
（第２の実施例）
図５は、本発明に係る第２の実施例のチップスタック構造を模式的に示した図である。チップ５１０は、その頂面に金属パッド５１２が、その底面に金属パッド５１３が、その側面に凹溝５１１がそれぞれ設けられている。
【００３５】
凹溝５１１の上開口端は、金属パッド５１２内に位置し、凹溝５１１の下開口端は、金属パッド５１３内に位置している。
【００３６】
チップ５１０の頂面及び底面にそれぞれ金属パッド５１２、５１３が設けられているため、スタックされた上下のチップにおける接合箇所の表面には金属パッドが対向している。これにより、上下にスタックされたチップを接続するための金属接続層をより迅速に形成することができる。
【００３７】
当業者であればその実施態様を容易に推知することができるため、ここでは詳しい説明を省略するが、図５のチップ構造は、図１のチップ１１０、１２０、１３０、１４０に直接適用することができ、この場合、金属接続層１５４がより迅速にチップ１１０、１２０、１３０、１４０の間に形成できる。
【００３８】
（第３の実施例）
上述したとおり、本発明にかかる第１、第２の実施例おいては、チップスタック方法を説明した。
【００３９】
図６は、本発明に係る第３の実施例のチップスタックフローを示す。図１から図３及び図６を併せて参照しながら説明すると、まず、図２に示すように、複数のチップ上にそれぞれ複数の金属パッドを形成する（ステップＳ６１０）。次に、図２及び図３に示すように、チップの側面に金属パッドに対応する複数の凹溝を形成する（ステップＳ６２０）。そして、複数のチップをスタックすることにより、複数のチップにおける複数の凹溝を対向的に配置する（ステップＳ６３０）。図１に示すように、スタックされた後、無電解電気めっきにより複数の凹溝の中及び金属パッドの上にそれぞれ導電薄膜を形成することにより、スタックされたチップを接続する（ステップＳ６４０）。
【００４０】
本実施例にかかるチップスタック方法のその他の詳細は、図１〜図５を参照して説明したとおりであり、上述の実施例の説明により、当業者がその実施方法を容易に推知することができるため、ここでは詳しい説明を省略する。
【００４１】
上述のように、本発明に係るチップスタック構造は、金属パッドを具備することにより導電薄膜の成長に寄与し、上下にスタックされたチップを接続することができるため、スタック型チップ構造の製造工程が簡素化されるのみならず、製造工程の歩留まりも向上する。
【００４２】
本発明に係る好ましい実施例は上述の通りであるが、本発明は、これに限定されるものではなく、本発明が属する技術分野において通常知識を有する者が本発明の主旨を逸脱しない範囲で修正や変更を行うことが可能であるが、そうした修正や変更は、本発明の特許請求の範囲に含まれるものである。
【符号の説明】
【００４３】
１０１  印刷回路板
１０２  半田ボール
１１０、１２０、１３０、１４０  チップ
１１１、１２１、１３１、１４１、５１１  凹溝
１２２、５１２、５１３  金属パッド
１５１  接続凹溝
１５２、４１０、４２０  導電薄膜
１５４  金属接続層
５１０  チップ
Ｓ６１０、Ｓ６２０、Ｓ６３０、Ｓ６４０  ステップ
【図１】
2012074672.tif 000003
【図２】
2012074672.tif 000004
【図３】
2012074672.tif 000005
【図４】
2012074672.tif 000006
【図５】
2012074672.tif 000007
【図６】
2012074672.tif 000008