(57)【要約】【課題】半導体装置の信頼性を向上する。【解決手段】一つの実施形態によれば、半導体装置は、電極、メッキ膜、半田、及びコネクタが設けられる。電極は、半導体チップ表面に設けられた第一の電極部と、第一の電極部上に設けられた絶縁膜の開口部を覆うように設けられ、第一の電極部に接続された突起状の第二の電極部とから構成される。メッキ膜は、第二の電極部上に設けられる。半田は、絶縁膜及びメッキ膜上に設けられる。コネクタは、一端の第一の構成部が半田上に設けられ、他端の第二の構造部が端子に接続され、電極と電極端子の間を接続する。【選択図】  図３
2012199386.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップ表面に設けられた第一の電極部と、前記第一の電極部上に設けられた絶縁膜の開口部を覆うように設けられ、前記第一の電極部に接続される突起状の第二の電極部とから構成される電極と、
前記第二の電極部上に設けられたメッキ膜と、
前記絶縁膜及び前記メッキ膜上に設けられた半田と、
一端の第一の構成部が前記半田上に設けられ、他端の第二の構造部が電極端子に接続され、前記電極と前記電極端子の間を接続するコネクタと、
を具備することを特徴とする半導体装置。
【請求項２】
前記電極と前記コネクタは前記半田及び前記メッキ膜を介して接合されることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記メッキ膜は、Ｎｉ（ニッケル）メッキ膜／Ａｕ（金）メッキ膜、Ｎｉ（ニッケル）メッキ膜／Ｐｄ（パラジウム）メッキ膜／Ａｕ（金）メッキ膜、Ｔｉ（チタン）メッキ膜／Ｎｉ（ニッケル）メッキ膜／Ａｕ（金）メッキ膜、或いはＡｕ（金）メッキ膜から構成されることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記電極は、ＩＧＢＴのエミッタ電極或いはパワーＭＯＳトランジスタのソース電極であることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
第一の半導体チップ表面に設けられた第一の電極部と、前記第一の電極部上に設けられる第一の絶縁膜の第一の開口部を覆うように設けられ、前記第一の電極部に接続された突起状の第二の電極部とから構成される第一の電極と、
前記第二の電極部上に設けられた第一のメッキ膜と、
前記第一の絶縁膜及び前記第一のメッキ膜上に設けられた第一の半田と、
第二の半導体チップ表面に設けられた第三の電極部と、前記第三の電極部上に設けられる第二の絶縁膜の第二の開口部を覆うように設けられ、前記第三の電極部に接続された突起状の第四の電極部とから構成される第二の電極と、
前記第四の電極部上に設けられた第二のメッキ膜と、
前記第二の絶縁膜及び前記第二のメッキ膜上に設けられた第二の半田と、
一端の第一の構成部が前記第一の半田上に設けられ、他端の第二の構造部が前記第二の半田上に設けられ、前記第一の電極と前記第二の電極の間を接続するコネクタと、
を具備することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
ＩＧＢＴ（insulated gate bipolar transistor）やパワーＭＯＳトランジスタなどのパワー素子が封止される半導体装置では、パワー素子の電極と電極端子の間を接続するコネクタ、或いはパワー素子の電極と別のパワー素子の電極の間を接続するコネクタなどが多用される。コネクタが使用されるコネクタ接合型半導体装置は、民生用及び産業用のパワー分野に適用される。近年、パワー素子には、大電流化や高耐圧化が強く要求されている。
【０００３】
パワー素子に大電流を流すために電極面積を増大するとコネクタ面積が大きくなり、組立後のコネクタ接合される電極と電極端子間、或いはコネクタ接合される電極間の信頼性が低下するという問題点がある。また、電極面積を増大すると組立工程でのメッキ不良や外観不良が増大するという問題点がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−３１５１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、信頼性を向上することができる半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
一つの実施形態によれば、半導体装置は、電極、メッキ膜、半田、及びコネクタが設けられる。電極は、半導体チップ表面に設けられた第一の電極部と、第一の電極部上に設けられた絶縁膜の開口部を覆うように設けられ、第一の電極部に接続された突起状の第二の電極部とから構成される。メッキ膜は、第二の電極部上に設けられる。半田は、絶縁膜及びメッキ膜上に設けられる。コネクタは、一端の第一の構成部が半田上に設けられ、他端の第二の構造部が端子に接続され、電極と電極端子の間を接続する。
【図面の簡単な説明】
【０００７】
【図１】第一の実施形態に係る半導体装置を示す平面図である。
【図２】図１のＡ−Ａ線に沿う半導体装置の断面図である。
【図３】図２の領域１の拡大図である。
【図４】第一の実施形態に係る絶縁膜、メッキ膜、及びエミッタ電極の形状を示す平面図である。
【図５】第一の実施形態に係る半導体装置の製造工程を示す断面図である。
【図６】第一の実施形態に係る半導体装置の製造工程を示す断面図である。
【図７】第一の実施形態に係る半導体装置の製造工程を示す断面図である。
【図８】第一の実施形態に係る半導体装置の製造工程を示す断面図である。
【図９】第一の実施形態に係る半導体装置の組立歩留及び寿命を説明する図である。
【図１０】第二の実施形態に係る半導体装置を示す断面図である。
【図１１】図１０の領域２及び３の拡大図である。
【図１２】第二の実施形態に係る絶縁膜、メッキ膜、及び電極の形状を示す平面図である。
【発明を実施するための形態】
【０００８】
以下本発明の実施形態について図面を参照しながら説明する。
【０００９】
（第一の実施形態）
まず、本発明の第一の実施形態に係る半導体装置について、図面を参照して説明する。図１は半導体装置を示す平面図である。図２は図１のＡ−Ａ線に沿う半導体装置の断面図である。図３は図２の領域１の拡大図である。図４は絶縁膜、メッキ膜、及びエミッタ電極の形状を示す平面図である。本実施形態では、メッキ膜と半田の接合面積を減少させて半導体装置の組立歩留及び寿命を改善している。
【００１０】
図１に示すように、半導体装置８０には、電極端子１、半導体チップ２、電極端子３、電極端子４、コネクタ５、コネクタ６、及び封止材７が設けられる。半導体装置８０は、半導体チップ２が封止され、電極端子と電極がコネクタで接合されたコネクタ接合型半導体装置である。半導体装置８０は、電鉄応用分野、電気自動車、インバータ分野、誘導加熱分野など種々の分野に適用される。
【００１１】
ここで、半導体チップ２は、ＩＧＢＴ（insulated gate bipolar transistor）である。電極端子１はコレクタ電極端子である。電極端子３はエミッタ電極端子である。電極端子４はゲート電極端子である。
【００１２】
半導体チップ２は、電極端子１上に載置される。コネクタ５は、構造部５ａ乃至５ｃから構成される。コネクタ５の構造部５ａは、半導体チップ２の図示しないエミッタ電極上に載置される。コネクタ５の構造部５ｃは、電極端子３上に載置される。コネクタ５の構造部５ｂは、コネクタ５の構造部５ａとコネクタ５の構造部５ｃの間を連結する。コネクタ６は、構造部６ａ乃至６ｃから構成される、コネクタ６の構造部６ａは、半導体チップ２の図示しないゲート電極上に載置される。コネクタ６の構造部６ｃは、電極端子４上に載置される。コネクタ６の構造部６ｂは、コネクタ６の構造部６ａとコネクタ６の構造部６ｃの間を連結する。
【００１３】
電極端子１、半導体チップ２、電極端子３、電極端子４、コネクタ５、及びコネクタ６は、封止材７で封止される。なお、電極端子３及び電極端子４の図中右端部は露呈される。コネクタ５、コネクタ６、電極端子１、電極端子３、及び電極端子４は、例えばＣｕ（銅）から構成される。封止材７は、例えばエポキシ樹脂から構成される。ここでは、コネクタ５及び６はＣｕ（銅）から構成されているが、代わりにＣｕ（銅）合金、Ｍｏ（モリブデン）、或いはＡｌＳｉＣなどを用いてもよい。また、封止材７はエポキシ樹脂から構成されているが、代わりにシリコーン樹脂などを用いてもよい。
【００１４】
ＩＧＢＴである半導体チップ２は、エミッタ電極がゲート電極よりも面積が大きく設計されている。比較的面積の大きなエミッタ電極にコネクタ接合するために、コネクタ５の構造部５ａはコネクタ６の構造部６ａよりも面積が大きく設定される。
【００１５】
図２に示すように、電極端子１の第一主面（表面）上に接着部８ａを介して半導体チップ２が設けられる。接着部８ａは、電極端子１と半導体チップ２を接合する。電極端子１の第一主面と相対向する第二主面（裏面）は露呈される。半導体チップ２の第一主面（表面）上に接着部８ｂを介してコネクタ５の構成部５ａが設けられる。接着部８ｂは、半導体チップ２とコネクタ５の構成部５ａを接合する。接着部８ｃは、電極端子３とコネクタ５の構成部５ｃを接合する。
【００１６】
接着部８ａ乃至８ｃは、Ｐｂ（鉛）フリー半田（例えば、Ｓｎ（錫）−Ａｇ（銀）−Ｃｕ（銅））から構成される。なお、Ｓｎ（錫）−Ａｇ（銀）−Ｃｕ（銅）系半田の代わりに、Ｓｎ（錫）−Ｃｕ（銅）系半田、Ｓｎ（錫）−Ｚｎ（亜鉛）系半田、Ｓｎ（錫）−Ｂｉ（ビスマス）系半田、或いはＳｎ（錫）−３７Ｐｂ（鉛）半田などを用いてもよい。
【００１７】
図３に示すように、ＩＧＢＴである半導体チップ２は、Ｎベース層２１の第一主面（表面）にＰベース層２２が設けられる。Ｐベース層２２の第一主面（表面）には、Ｎ＋エミッタ層２３が設けられる。なお、Ｎベース層２１の第一主面（表面）と相対向する第二主面（裏面）側には、図示しないＮ＋バッファ層、Ｐ＋コレクタ層、及びコレクタ電極などが設けられる。
【００１８】
Ｐベース層２２と隣接するＰベース層２２の間のＮベース層２１の第一主面（表面）上には、ゲート絶縁膜２４とゲート電極２５がＰベース層２２及びＮ＋エミッタ層２３とオーバーラップするように積層形成される。ゲート絶縁膜２４とゲート電極２５の周囲には、絶縁膜２６が設けられる。Ｐベース層２２、Ｎ＋エミッタ層２３、及び絶縁膜２６上には、エミッタ電極２７（第一の電極部）が設けられる。
【００１９】
エミッタ電極２７の第一主面（表面）上には、開口部１１を有する絶縁膜２８が設けられる。開口部１１上には、エミッタ電極２７ａ、メッキ膜２９、及びメッキ膜３０から構成される台形形状を有する突起部１２が設けられる。エミッタ電極２７ａ（第二の電極部）は突起状構造（例えば、台形形状）を有し、エミッタ電極２７に接続される。エミッタ電極は、エミッタ電極２７（第一の電極部）とエミッタ電極２７ａ（第二の電極部）から構成され、例えばＡｌ（アルミニウム）から構成される。
【００２０】
メッキ膜２９は、エミッタ電極２７ａ上に設けられる。メッキ膜３０は、メッキ膜２９上に設けられる。絶縁膜２８及び突起部１２上には、上部が平坦な接着部８ｂが設けられる。接着部８ｂの第一主面（表面）上には、コネクタ５の構成部５ａが設けられる。コネクタ５の構成部５ａとエミッタ電極２７ａは、接着部８ｂ、メッキ膜２９、及びメッキ膜３０により接合される。
【００２１】
ここで、絶縁膜２８は、例えばＳｉＮ膜（シリコン窒化膜）から構成される。メッキ膜２９は、例えばＮｉ（ニッケル）から構成される。メッキ膜３０は、例えばＡｕ（金）から構成される。ここでは、絶縁膜２８はＳｉＮ膜（シリコン窒化膜）から構成されているが、代わりにＳｉＣＮ膜などを用いてもよい。メッキ膜はＮｉ（ニッケル）／Ａｕ（金）から構成されているが、代わりにＮｉ（ニッケル）メッキ膜／Ｐｄ（パラジウム）メッキ膜／Ａｕ（金）メッキ膜、Ｔｉ（チタン）メッキ膜／Ｎｉ（ニッケル）メッキ膜／Ａｕ（金）メッキ膜、或いはＡｕ（金）メッキ膜などを用いてもよい。
【００２２】
図４に示すように、開口部１１は半導体装置８０の上面側から見て円形形状を有する。エミッタ電極２７ａ、メッキ膜２９、及びメッキ膜３０は、半導体装置８０の上面側から見て端部が円形形状を有する。なお、円形形状の代わりに楕円形形状にしてもよい。
【００２３】
ここで、メッキ膜の形成工程、半田リフロー工程について説明する。メッキ膜は、スパッタ法、ＣＶＤ法、電気メッキ、無電界メッキなどで形成されるが形成方法によらず、メッキ面積が大面積になるほど濡れ性が低下してメッキ不良が発生しやすくなる。メッキ面積が大面積になるほどメッキ膜にマイクロクラック、凹凸、ウィスカなどの外観不良が発生しやすくなる。なお、ＩＧＢＴのエミッタ電極面積やパワーＭＯＳトランジスタのソース電極面積などは、例えば、ＩＧＢＴのゲート電極面積やパワーＭＯＳトランジスタのゲート電極面積などよりも大きく設定される。
【００２４】
ここでは、メッキ膜にＮｉ（ニッケル）であるメッキ膜２９／Ａｕ（金）であるメッキ膜３０を使用し、半田にＰｂフリー半田（Ｓｎ（錫）−Ａｇ（銀）−Ｃｕ（銅））である接着部８ｂを使用している。この場合、比較的高温（融点よりも高温）でリフロー処理を行うと、Ａｕ（金）とＳｎ（錫）が反応し、Ａｕ−Ｓｎの金属間化合物が形成される。Ａｕ−Ｓｎの金属間化合物には、例えばＳｎ４Ａｕ、Ｓｎ２Ａｕ、ＳｎＡｕ、ＳｎＡｕ５、ＳｎＡｕ９などがある。このＡｕ−Ｓｎの金属間化合物は脆く、接合界面の面積が増大すると耐衝撃性が低下する。接合界面の面積が増大すると接合強度が低下して剥離しやすくなる。Ａｕ（金）であるメッキ膜３０の膜厚が増大するとＡｕ−Ｓｎの金属間化合物が増加し、マイクロクラックなどが発生しやすくなる。
【００２５】
つまり、半田と金メッキ膜の接合界面の面積が増大すると半導体装置の信頼性が低下する。そこで、本実施形態の半導体装置８０では、比較的大面積のエミッタ電極２７上に開口部１１を有する絶縁膜２８を設け、開口部１１上にエミッタ電極２７ａ／メッキ膜２９／メッキ膜３０から構成される突起部１２を設けている。このため、半田と金メッキ膜の接合界面の面積が低減されるので半導体装置８０の信頼性が向上する。
【００２６】
次に、半導体装置の製造方法について図５乃至９を参照して説明する。図５乃至９は半導体装置の製造工程を示す断面図である。
【００２７】
図５に示すように、Ｎベース層２１の第１主面領域（表面領域）にＰ型不純物がドープされたＰベース層２２を形成する。Ｐベース層２２を形成後、ゲート絶縁膜２４及びゲート電極２５を選択的に積層形成する。ゲート絶縁膜２４及びゲート電極２５の周囲には絶縁膜２６を形成する。Ｐベース層２２の第１主面領域（表面領域）に、端部がゲート絶縁膜２４及びゲート電極２５とオーバーラップしたＮ＋エミッタ層２３を形成する。Ｐベース層２２、Ｎ＋エミッタ層２３、及び絶縁膜２６上に、例えばスパッタ法を用いてエミッタ電極２７を形成する。エミッタ電極２７上に絶縁膜２８を形成し、図示しないレジスト膜をマスクとして絶縁膜２８をエッチングし、開口部１１を形成する。開口部１１形成後、このレジスト膜を除去する。
【００２８】
次に、図６に示すように、開口部１１を覆うように突起形状を有するエミッタ電極２７ａを形成する。エミッタ電極２７ａは、例えばレジスト膜をマスクとしてスパッタ法を用いて形成される。
【００２９】
続いて、図７に示すように、例えば蒸着法を用いて、メッキ膜２９及びメッキ膜３０をエミッタ電極２７ａ上に形成する。なお、蒸着法の代わりに、ＣＶＤ法、電気メッキ法、或いは無電界メッキ法などを用いてもよい。
【００３０】
そして、図８に示すように、絶縁膜２８及びメッキ膜３０上にＰｂフリー半田である接着部８ｂを上部が平坦になるように形成する。接着部８ｂ上にコネクタ５の構造部５ａ、コネクタ６の構成部６ａを載置し、Ｐｂフリー半田の融点以上の熱処理（半田リフロー処理）を実施して、エミッタ電極２７、２７ａとコネクタ５の構造部５ａ、ゲート電極とコネクタ６の構成部６ａの間を接合する。この結果、エミッタ電極２７、２７ａと電極端子３、ゲート電極と電極端子４の間は電気的に接続される。
【００３１】
これ以降は、周知な技術を用いて、電極端子１、半導体チップ２、電極端子３、電極端子４、コネクタ５、及びコネクタ６が封止材７で封止され、半導体装置８０が完成する。
【００３２】
次に、半導体装置の歩留及び信頼性について図９を参照して説明する。図９（ａ）は半導体装置の組立歩留を説明する図である。図９（ｂ）は半導体装置の寿命を説明する図である。
【００３３】
図９（ａ）に示すように、ＩＧＢＴなどが封止された半導体装置では、メッキと半田の接触面積が増加すると組立歩留が低下する。具体的には、メッキと半田の接触面積が増加するほど濡れ性が低下してメッキ不良が発生しやすくなる。メッキと半田の接触面積が増加するほどメッキ膜にマイクロクラック、凹凸、ウィスカなどの外観不良が発生しやすくなる。
【００３４】
本実施形態の半導体装置８０では、エミッタ電極面積が増大してもメッキと半田の接触面積を抑制することができるので組立歩留を向上することができる。
【００３５】
図９（ｂ）に示すように、ＩＧＢＴなどが封止された半導体装置では、メッキと半田の接触面積が増加すると寿命が低下する。具体的には、メッキと半田の接触面積が増加するほど動作時の熱疲労や熱衝撃により寿命が低下する。この寿命の低下は、ＴＦＴ（Thermal Fatigue Test  熱疲労試験）、ＴＣＴ（Thermal Cycling Test  熱衝撃サイクル試験）などにより確認することができる。
【００３６】
本実施形態の半導体装置８０では、エミッタ電極面積が増大してもメッキと半田の接触面積を抑制することができるので寿命を向上することができる。
【００３７】
上述したように、本実施形態の半導体装置では、突起部１２を設け、半田である接着部８ｂと金メッキ膜であるメッキ膜３０の接合界面の面積を低減している。このため、半田と金メッキ膜の接合界面の面積が低減されるので半導体装置８０の信頼性を向上することができる。また、メッキ不良や外観不良が低減され、組立歩留が向上する。
【００３８】
なお、本実施形態では、半導体チップ２にＩＧＢＴチップを適用しているが、シリコンパワーＭＯＳチップやＳｉＣパワーＭＯＳチップなどでも適用することができる。
【００３９】
また、本実施形態では、ＩＧＢＴのセルピッチ（例えば、ゲート電極２５のピッチ）と突起部１２のピッチを一致させているが必ずしもこれに限定されるものではない。ＩＧＢＴのセルピッチに対して突起部１２のピッチをずらしてもよい。
【００４０】
（第二の実施形態）
次に、本発明の第二の実施形態に係る半導体装置について、図面を参照して説明する。図１０は半導体装置を示す断面図である。図１１は図１０の領域２及び３の拡大図である。図１２は絶縁膜、メッキ膜、及び電極の形状を示す平面図である。本実施形態では、半導体チップの電極間をコネクタで接続された半導体装置において、メッキ膜と半田の接合面積を減少させて半導体装置の組立歩留及び寿命を改善している。
【００４１】
図１０に示すように、半導体装置９０には、基板４１、電極端子４２、電極端子４３、接着部４４ａ乃至ｄ、半導体チップ４５、半導体チップ４６、コネクタ４７、及び封止部４８が設けられる。半導体装置９０は、半導体チップ４５、半導体チップ４６が封止され、半導体チップ４５の電極と半導体チップ４６の電極がコネクタ４７で接合されたコネクタ接合型半導体モジュールである。半導体装置９０は、電鉄応用分野、電気自動車、インバータ分野、誘導加熱分野など種々の分野に適用される。
【００４２】
ここで、例えば、半導体チップ４６はＩＧＢＴである。半導体チップ４６は高耐圧のダイオードである。電極端子４２はＩＧＢＴのコレクタ電極端子である。電極端子４３はダイオードのアノード電極端子である。ＩＧＢＴのエミッタ電極とダイオードのカソード端子がコネクタ４７で接続される。
【００４３】
基板４１の第一主面（表面）上には、電極端子４２及び電極端子４３が載置される。基板４１の第一主面（表面）と相対向する第二主面（裏面）は、露呈される。半導体チップ４５は、接着部４４ａを介して電極端子４２の第一主面（表面）上に載置される。接着部４４ａは、半導体チップ４５を電極端子４２に接着する。半導体チップ４６は、接着部４４ｂを介して電極端子４３の第一主面（表面）上に載置される。接着部４４ｂは、半導体チップ４６を電極端子４３に接着する。
【００４４】
コネクタ４７は、構成部４７ａ乃至ｅから構成される。コネクタ４７の構造部４７ｂ、４７ｃ、及び４７ｄは、コネクタ４７の構造部４７ａとコネクタ４７の構造部４７ｅの間を連結する。コネクタ４７の構成部４７ａは、接着部４４ｃを介して半導体チップ４５の第一主面（表面）上に設けられる。接着部４４ｃは、コネクタ４７の構成部４７ａを半導体チップ４５に接着する。コネクタ４７の構成部４７ｅは、接着部４４ｄを介して半導体チップ４６の第一主面（表面）上に設けられる。接着部４４ｄは、コネクタ４７の構成部４７ｅを半導体チップ４６に接着する。
【００４５】
接着部４４ａ乃至ｄは、Ｐｂ（鉛）フリー半田（例えば、Ｓｎ（錫）−Ａｇ（銀）−Ｃｕ（銅））から構成される。なお、Ｓｎ（錫）−Ａｇ（銀）−Ｃｕ（銅）系半田の代わりに、Ｓｎ（錫）−Ｃｕ（銅）系半田、Ｓｎ（錫）−Ｚｎ（亜鉛）系半田、Ｓｎ（錫）−Ｂｉ（ビスマス）系半田、或いはＳｎ（錫）−３７Ｐｂ（鉛）などを用いてもよい。
【００４６】
基板４１、電極端子４２、電極端子４３、接着部４４ａ乃至ｄ、半導体チップ４５、半導体チップ４６、及びコネクタ４７は、封止部４８で封止される。コネクタ４７、電極端子４２、及び電極端子４３は、例えばＣｕ（銅）から構成される。封止部４８は、例えば難燃性、耐熱性、絶縁性を有するＰＰＳ（ポリフェレンサルファイド）を用いているが、代わりに不飽和ポリエステル系樹脂などを用いてもよい。ここでは、コネクタ４７はＣｕ（銅）から構成されているが、代わりにＣｕ（銅）合金、Ｍｏ（モリブデン）、或いはＡｌＳｉＣを用いてもよい。
【００４７】
ＩＧＢＴである半導体チップ４５は、エミッタ電極がゲート電極よりも面積が大きく設計されている。ダイオードである半導体チップ４６は、カソード電極面積が比較的大きく設計されている。
【００４８】
図１１（ａ）に示すように、図１０の領域２では、ＩＧＢＴのエミッタ電極である電極５１（第一の電極部）の第一主面（表面）上に、開口部１１ａを有する絶縁膜２８が設けられる。開口部１１ａ上には、電極５１ａ、メッキ膜２９、及びメッキ膜３０から構成される台形形状を有する突起部１２ａが設けられる。電極５１ａ（第二の電極部）は突起状構造（例えば、台形形状）を有し、電極５１に接続される。エミッタ電極は、電極５１（第一の電極部）と電極５１ａ（第二の電極部）から構成され、例えばＡｌ（アルミニウム）から構成される。
【００４９】
メッキ膜２９は、電極５１ａ上に設けられる。メッキ膜３０は、メッキ膜２９上に設けられる。絶縁膜２８及び突起部１２ａ上には、上部が平坦な接着部４４ｃが設けられる。接着部４４ｃの第一主面（表面）上には、コネクタ４７の構成部４７ａが設けられる。コネクタ４７の構成部４７ａと電極５１ａは、接着部４４ｃ、メッキ膜２９、及びメッキ膜３０により接合される。
【００５０】
図１１（ｂ）に示すように、図１０の領域３では、ダイオードのカソード電極である電極５２（第三の電極部）の第一主面（表面）上に、開口部１１ｂを有する絶縁膜２８が設けられる。開口部１１ｂ上には、電極５２ａ、メッキ膜２９ａ、及びメッキ膜３０ａから構成される台形形状を有する突起部１２ｂが設けられる。電極５２ａ（第四の電極部）は突起状構造（例えば、台形形状）を有し、電極５２に接続される。カソード電極は、電極５２（第三の電極部）と電極５２ａ（第四の電極部）から構成され、例えばＡｌ（アルミニウム）から構成される。メッキ膜２９ａは、Ｎｉ（ニッケル）メッキ膜である。メッキ膜３０ａは、Ａｕ（金）メッキ膜である。カソード電極は、電極５２（第三の電極部）と電極５２ａ（第四の電極部）から構成され、例えばＡｌ（アルミニウム）から構成される。
【００５１】
メッキ膜２９ａは、電極５２ａ上に設けられる。メッキ膜３０ａは、メッキ膜２９ａ上に設けられる。絶縁膜２８及び突起部１２ｂ上には、上部が平坦な接着部４４ｄが設けられる。接着部４４ｄの第一主面（表面）上には、コネクタ４７の構成部４７ｅが設けられる。コネクタ４７の構成部４７ｅと電極５２ａは、接着部４４ｄ、メッキ膜２９ａ、及びメッキ膜３０ａにより接合される。
【００５２】
図１２（ａ）に示すように、開口部１１ａは半導体装置９０の上面側から見て矩形形状を有する。電極５１ａ、メッキ膜２９、及びメッキ膜３０は、半導体装置９０の上面側から見て端部が矩形形状を有する。なお、矩形形状の代わりにｎ角形（ただし、ｎは５以上の整数）にしてもよい。
【００５３】
図１２（ｂ）に示すように、開口部１１ｂは半導体装置９０の上面側から見て矩形形状を有する。電極５２ａ、メッキ膜２９ａ、及びメッキ膜３０ａは、半導体装置９０の上面側から見て端部が矩形形状を有する。なお、矩形形状の代わりにｎ角形（ただし、ｎは５以上の整数）にしてもよい。
【００５４】
本実施形態では、突起部１２ａ及び突起部１２ｂを設け、半田である接着部４４ｃと金メッキ膜であるメッキ膜３０の接合界面の面積を低減し、半田である接着部４４ｄと金メッキ膜であるメッキ膜３０ａの接合界面の面積を低減している。このため、半田と金メッキ膜の接合界面の面積が低減されるので半導体装置９０の信頼性を向上することができる。また、メッキ不良や外観不良が低減され、組立歩留が向上する。
【００５５】
なお、第一の実施形態では、突起部１２を設けてＩＢＧＴチップのエミッタ電極と半田の接触面積を低減しているが、必ずしもこれに限定されるものではない。例えば、突起部を設けてＩＢＧＴチップのゲート電極と半田の接触面積を低減してもよい。また、ＩＢＧＴチップのエミッタ電極の代わりにパワーＭＯＳトランジスタのソース電極と半田の間に突起部を設けてもよい。
【００５６】
また、第二の実施形態では、ＩＧＢＴチップとダイオードチップの接続に適用しているが必ずしもこれに限定されるものではない。例えば複数のＩＧＢＴを有するＵ相、Ｖ相、Ｗ相から構成されるインバータの電極間接続にコネクタを用いた場合などにも適用することができる。
【００５７】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【００５８】
本発明は、以下の付記に記載されているような構成が考えられる。  
（付記１）  半導体チップ表面に設けられた第一の電極部と、前記第一の電極部上に設けられた絶縁膜の開口部を覆うように設けられ、前記第一の電極部に接続された突起状の第二の電極部とから構成される電極と、前記第二の電極部上に積層形成されるＮｉ（ニッケル）メッキ膜とＡｕ（金）メッキ膜と、前記絶縁膜及び前記Ａｕ（金）メッキ膜上に設けられた半田と、一端の第一の構成部が前記半田上に設けられ、他端の第二の構造部が電極端子に接続され、前記電極と前記電極端子の間を接続するコネクタとを具備する半導体装置。
【００５９】
（付記２）  前記半田は、Ｓｎ（錫）−Ａｇ（銀）−Ｃｕ（銅）系半田、Ｓｎ（錫）−Ｃｕ（銅）系半田、Ｓｎ（錫）−Ｚｎ（亜鉛）系半田、Ｓｎ（錫）−Ｂｉ（ビスマス）系半田、或いはＳｎ（錫）−３７Ｐｂ（鉛）である付記１に記載の半導体装置。
【００６０】
（付記３）  前記コネクタは、Ｃｕ（銅）、Ｃｕ（銅）合金、Ｍｏ（モリブデン）、或いはＡｌＳｉＣから構成される付記１又は２に記載の半導体装置。
【００６１】
（付記４）  前記開口部は、円形形状、楕円形形状、或いはｎ角形（ただし、ｎは４以上の整数）形状を有する付記１乃至３のいずれかに記載の半導体装置。
【符号の説明】
【００６２】
１、３、４、４２、４３  電極端子
２、４５、４６  半導体チップ
５、６、４７  コネクタ
５ａ〜ｃ、６ａ〜ｃ、４７ａ〜ｅ  構成部
７  封止材
８ａ〜ｃ、４４ａ〜ｄ  接着部
１１、１１ａ、１１ｂ  開口部
１２、１２ａ、１２ｂ  突起部
２１  Ｎベース層
２２  Ｐベース層
２３  Ｎ＋エミッタ層
２４  ゲート絶縁膜
２５  ゲート電極
２６、２８、２８ａ  絶縁膜
２７、２７ａ  エミッタ電極
２９、２９ａ、３０、３０ａ  メッキ膜
４１  基板
４８  封止部
５１、５１ａ、５２、５２ａ  電極
８０、９０  半導体装置
【図１】
2012199386.tif 000003
【図２】
2012199386.tif 000004
【図３】
2012199386.tif 000005
【図４】
2012199386.tif 000006
【図５】
2012199386.tif 000007
【図６】
2012199386.tif 000008
【図７】
2012199386.tif 000009
【図８】
2012199386.tif 000010
【図９】
2012199386.tif 000011
【図１０】
2012199386.tif 000012
【図１１】
2012199386.tif 000013
【図１２】
2012199386.tif 000014