(57)【要約】      （修正有）【課題】柱状電極の中心間隔を小さくしたとしてもレジスト残渣の発生を抑制することで、歩留まりを高める半導体装置を提供する。【解決手段】半導体装置は、半導体基板と、半導体基板上に設けられ、ランドを有する配線と、ランド上に設けられた柱状電極とを備えている。柱状電極におけるランドに接触している面の形状は、３点以上の凸曲線からなる凸部２０ｂと、凸部のそれぞれを結ぶ凹曲線２０ｃからなる辺部とを有する。【選択図】図１４
2012074538.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に設けられ、ランドを有する配線と、
前記ランド上に設けられた柱状電極とを備え、
前記柱状電極における前記ランドに接触している面の形状は、凸曲線からなる３点以上の凸部と、前記凸部のそれぞれを結ぶ凹曲線からなる辺部とを有することを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記柱状電極を除く前記半導体基板上には封止層が設けられ、
前記柱状電極における前記ランドに接触している面の形状の外周は、各前記凸部の突端を頂点とする多角形の外接円の円周と同じ長さであることを特徴とする半導体装置。
【請求項３】
ランドを有する配線が形成された半導体基板の前記ランド上に開口を有するレジストを形成し、
前記開口内に柱状電極を形成し、
前記柱状電極における前記ランドに接触している面の形状は、凸曲線からなる３点以上の凸部と、前記凸部のそれぞれを結ぶ凹曲線からなる辺部とを有することを特徴とする半導体装置の製造方法。
【請求項４】
請求項３記載の半導体装置の製造方法において、
前記レジストを除去してから、前記柱状電極を覆うように前記半導体基板上に封止層を形成し、
前記柱状電極の上面が露出するように前記封止層を研削し、
前記柱状電極における前記ランドに接触している面の形状の外周は、各前記凸部の突端を頂点とする多角形の外接円の円周と同じ長さであることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置においては、例えば断面視円形状の柱状電極が備えられている（例えば特許文献１参照）。この柱状電極を形成する際には、半導体基板上に形成された電解メッキ用シード層及び配線層の上面に、ドライフィルムを貼り付けて、パターニングすることでレジストを形成し、前記パターニングにより形成された開口内に金属を堆積させる。その後、レジストを除去すると、開口内の金属部分が柱状電極となる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−１７７２３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年では、半導体装置の小型化が進むにつれて柱状電極の中心間隔も小さくなっている。例えば図１６に示すように柱状電極１０１の中心間隔Ｐが狭いと、柱状電極１０１の形成後にレジストを除去しようとしたとしても、図１６の点線のようにレジスト残渣１０２が柱状電極１０１間に挟まって取れず、歩留まりに悪影響を与えてしまう恐れがある。
本発明の課題は、柱状電極の中心間隔を小さくしたとしてもレジスト残渣の発生を抑制することで、歩留まりを高めることである。
【課題を解決するための手段】
【０００５】
以上の課題を解決するため、本発明の一の態様によれば、
半導体基板と、
前記半導体基板上に設けられ、ランドを有する配線と、
前記ランド上に設けられた柱状電極とを備え、
前記柱状電極における前記ランドに接触している面の形状は、凸曲線からなる３点以上の凸部と、前記凸部のそれぞれを結ぶ凹曲線からなる辺部とを有することを特徴とする半導体装置が提供される。
【０００６】
上記半導体装置において好ましくは、
前記柱状電極を除く前記半導体基板上には封止層が設けられ、
前記柱状電極における前記ランドに接触している面の形状の外周は、各前記凸部の突端を頂点とする多角形の外接円の円周と同じ長さである。
【０００７】
本発明の他の態様によれば、
ランドを有する配線が形成された半導体基板の前記ランド上に開口を有するレジストを形成し、
前記開口内に柱状電極を形成し、
前記柱状電極における前記ランドに接触している面の形状は、凸曲線からなる３点以上の凸部と、前記凸部のそれぞれを結ぶ凹曲線からなる辺部とを有することを特徴とする半導体装置の製造方法が提供される。
【０００８】
上記半導体装置の製造方法において好ましくは、
前記レジストを除去してから、前記柱状電極を覆うように前記半導体基板上に封止層を形成し、
前記柱状電極の上面が露出するように前記封止層を研削し、
前記柱状電極における前記ランドに接触している面の形状の外周は、各前記凸部の突端を頂点とする多角形の外接円の円周と同じ長さである。
【発明の効果】
【０００９】
本発明によれば、柱状電極のピッチ間隔を小さくしたとしてもレジスト残渣の発生を抑制することができ、歩留まりを高めるができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態に係る半導体装置を示す断面図である。
【図２】本実施形態の半導体装置の製造方法を説明するための断面図である。
【図３】本実施形態の半導体装置の製造方法を説明するための断面図である。
【図４】本実施形態の半導体装置の製造方法を説明するための断面図である。
【図５】本実施形態の半導体装置の製造方法を説明するための断面図である。
【図６】本実施形態の半導体装置の製造方法を説明するための断面図である。
【図７】本実施形態の半導体装置の製造方法を説明するための断面図である。
【図８】図１４のＡ−Ａ線にほぼ沿う断面図である。
【図９】本実施形態の半導体装置の製造方法を説明するための断面図である。
【図１０】本実施形態の半導体装置の製造方法を説明するための断面図である。
【図１１】本実施形態の半導体装置の製造方法を説明するための断面図である。
【図１２】本実施形態の半導体装置の製造方法を説明するための断面図である。
【図１３】本実施形態の半導体装置の製造方法を説明するための断面図である。
【図１４】本実施形態の半導体装置に備わる柱状電極の平面視した断面形状を示す平面図である。
【図１５】本実施形態の柱状電極の変形例を示す平面図である。
【図１６】従来の半導体装置に備わる柱状電極の断面形状を示す平面図である。
【発明を実施するための形態】
【００１１】
以下に、本発明を実施するための最良の形態について図面を用いて説明する。ただし、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。
【００１２】
図１は本発明の実施形態に係る半導体装置１を示す断面図である。この半導体装置１は、シリコン等からなる半導体基板１１と、アルミニウム等の金属の導電性材料からなる複数の接続パッド１２と、酸化シリコンまたは窒化シリコン等の絶縁性材料からなる絶縁膜１３と、保護膜１４と、配線１５と、柱状電極２１と、封止樹脂２２と、半田端子２３と、等を備える。
【００１３】
半導体基板１１の表面には、電子回路や接続パッド１２、及びこれらを接続する配線等が形成されている。
接続パッド１２は半導体基板１１上の配線と接続されている。絶縁膜１３は半導体基板１１の表面に形成され、電子回路や配線等を被覆する。
また、絶縁膜１３には、接続パッド１２を露出させる開口１３ａが設けられている。図１、図２に示すように、開口１３ａは接続パッド１２よりも小さい。
【００１４】
絶縁膜１３の上面の一部には、保護膜１４、配線１５を介して柱状電極２１が配置される。
【００１５】
絶縁膜１３の上面には、保護膜１４が形成されている。保護膜１４には、ポリイミド、ポリベンゾオキサゾール（ＰＢＯ）、等の高機能プラスチック材料、エポキシ系、フェノール系、シリコン系等のプラスチック材料、またはこれらの複合材料等を用いることができる。
【００１６】
保護膜１４には、接続パッド１２を露出させる開口１４ａが設けられている。開口１４ａは保護膜１４が感光性樹脂であれば、半導体基板１１上に塗布−露光−現像−硬化させることで一括形成することができる。また、開口１４ａは、例えばレーザにより形成することができる。図１に示すように、保護膜１４の開口１４ａは、絶縁膜１３の開口１３ａよりも小さく、開口１４ａの外周部で接続パッド１２と保護膜１４とが密着している。
【００１７】
保護膜１４の上面の一部、及び、開口１４ａから露出した接続パッド１２の上部には、配線１５が形成されている。配線１５は、下層であって、上層を電解メッキするための核となる電解めっき用シード層１６と、上層である銅等の導電性材料を有する配線層１９を含む。電解めっき用シード層１６は、例えば、保護膜１４との密着性を高める密着層としてＴｉ、Ｔａ、ＴｉＷなどを厚さ１００ｎｍ程度、拡散防止層としてＴｉＮ、ＴａＮなどを厚さ２００ｎｍ程度、導電層としてＣｕ等を厚さ６００ｎｍ程度、スパッタリング法等により積層することが好ましい。電解めっき用シード層１６の一部は、開口１３ａ、１４ａを介して接続パッド１２に接続されている。配線１５は、半導体基板１１に設けられた電子回路の配線を、柱状電極２１に導通するための配線である。
【００１８】
電解めっき用シード層１６の上面には銅等の導電性材料からなる配線層１９が形成されている。配線層１９は電解めっき用シード層１６より厚く、例えば１μｍ〜５μｍの厚さが好ましい。
【００１９】
電解めっき用シード層１６及び配線層１９の積層体である配線１５は、対応する１つ又は複数の接続パッド１２と１つ又は複数の柱状電極２１とを接続している。また、配線１５は、それぞれ隣接する他の配線１５と電気的に絶縁されるように配列されている。
【００２０】
配線１５における接続パッド１２とは反対側の端部はランド２４となっている。ランド２４の上面には、銅等の導電性材料からなる柱状電極２１が形成されている。柱状電極２１の高さは１０〜７０μｍ程度であり、配線１５の厚さと合わせて１５〜７５μｍ程度である。柱状電極２１の側面は、封止層としての封止樹脂２２により保護されている。柱状電極２１の上部には、半田端子２３が設けられている。
【００２１】
配線１５及び保護膜１４の上部には、柱状電極２１が設けられた部分を除き、封止樹脂２２が充填されている。封止樹脂２２は、例えば、熱硬化性ポリイミド、エポキシ系樹脂やフェノール系樹脂等の熱硬化性樹脂と、シリカ等のフィラーとのコンポジット（複合材料）からなる。ただし、フィラーを含有していない熱硬化性樹脂でもよい。
【００２２】
次に、半導体装置１の製造方法について図２〜図１３を用いて説明する。ここで、図２〜図１３は製造途中におけるダイシング前の半導体基板１１を示す断面図である。
【００２３】
まず、図２に示すように、ダイシング前の半導体基板（半導体ウエハ）１１上に接続パッド１２及び絶縁膜１３を形成する。次に、図３に示すように、スパッタ等の気相堆積法により保護膜１４の全面及び接続パッド１２を覆う電解めっき用シード層１６を形成する。
次に、図４に示すように、電解めっき用シード層１６上の配線層１９を形成する領域を除き、配線レジスト１７を形成する。
【００２４】
次に、図５に示すように、配線レジスト１７が形成されていない部分に、電解めっき用シード層１６を陰極とする電解めっきにより配線層１９を堆積する。
その後、図６に示すように、配線レジスト１７を除去する。
【００２５】
次に、図７に示すように、半導体基板１１上である電解めっき用シード層１６及び配線層１９の上面にドライフィルムを積層してから、ドライフィルムに対して所定の断面形状の開口２０ａが多数形成されるように、ドライフィルムをパターニングすることで、柱状電極２１用のレジスト２０を形成する。このレジスト２０に形成された開口２０ａ内に柱状電極２１が形成されることになる。
【００２６】
図１４は、半導体基板１１上に形成されたレジスト２０の開口２０ａを示す上面図である。この図１４に示すように、開口２０ａの平面視した断面形状（ランド２４の上面の開口２０ａの形状）は、４点の頂点を有する略四角形状である。この開口２０ａにおける頂点のそれぞれの角部２０ｂは外側に凸となる凸曲線からなる凸部である。また、頂点のそれぞれを結ぶ辺部２０ｃが内側に凹む凹曲線となっている。ここで、開口２０ａの平面視した断面形状の各角部２０ｂの突端を頂点とする四角形（多角形Ｔ１）を図１４の仮想線で示す。この多角形Ｔ１の外接円Ｔ２の円周と、開口２０ａの平面視した断面形状の外周とが同じ値に設定されている。
【００２７】
次に、図８に示すように、電解めっき用シード層１６を陰極とする電解めっきにより、レジスト２０の開口２０ａ内に柱状電極２１を堆積する。図８は、図１４のＡ−Ａ線にほぼ沿う断面図である。これにより、図１４に示す通り柱状電極２１の平面視した断面形状（柱状電極２１におけるランド２４に接触している面の形状）もレジスト２０の開口２０ａの平面視した断面形状（ランド２４の上面の開口２０ａの形状）と同形状になる。
次に、図９に示すように、レジスト２０を除去する。
【００２８】
次に、図１０に示すように、ソフトエッチングにより配線層１９、柱状電極２１が形成されていない領域の電解めっき用シード層１６を除去して、配線層１９とその下部の電解めっき用シード層１６との積層体である配線１５を形成する。
なお、この時、配線層１９、柱状電極２１の表面も電解めっき用シード層１６の厚さと同程度にエッチングされるが、配線層１９、柱状電極２１は電解めっき用シード層１６と比較して充分に厚いため、影響はない。
【００２９】
次に、外観検査により配線１５の断線や保護膜１４上や柱状電極２１の異物の有無や配線の欠陥を確認する。次に、保護膜１４の表面を酸素プラズマにより処理することで、表面の不純な層を除去して、清浄な面を露出させ、表面の絶縁性を確保する。
【００３０】
次に、図１１に示すように、半導体基板（半導体ウエハ）１１上に、柱状電極２１の上部まで覆う封止樹脂２２を印刷法により充填する。
【００３１】
次に、図１２に示すように、グラインダーで封止樹脂２２を上面から研削しながら、同時に柱状電極２１の上部を研削することで、柱状電極２１及び封止樹脂２２の上面を略面一に形成する。これにより柱状電極２１が電解めっき時に不均一な高さに形成されていても、ほぼ同一の高さにすることができる。また、封止樹脂２２における柱状電極２１が配置された領域が開口２２ａとなる。
次に、半導体基板（半導体ウエハ）１１の裏面を研削し、薄くする。
次に、柱状電極２１の上面をライトエッチングすることにより表面処理を行い、図１３に示すように半田端子２３を設ける。その後、ダイシングすることにより、図１に示す半導体装置１が完成する。
【００３２】
以上のように、本実施形態によれば、柱状電極２１の平面視した断面形状が、凸曲線からなる３点以上の角部２１ｂと、角部２１ｂのそれぞれを結ぶ凹曲線からなる辺部２１ｃとを有しているので、各柱状電極２１の中心間隔Ｐ１（図１４参照）が狭くなったとしても、平面視した断面形状が円形状のものと比しても各柱状電極２１のピッチ間隔Ｐ２を大きくすることができる。これにより、レジスト残渣の発生を抑制することができ、歩留まりを高めるができる。
【００３３】
ここで、柱状電極２１の内接円Ｔ３を平面視した断面形状とする柱状電極の場合、ピッチ間隔Ｐ２は、本実施形態の柱状電極２１と同じとなるものの、断面積は柱状電極２１よりも小さくなる。一方、四角形Ｔ１の外接円Ｔ２を平面視した断面形状とする柱状電極の場合、本実施形態の柱状電極２１よりもピッチ間隔Ｐ２が大きくなってしまう。つまり、柱状電極２１の平面視した断面形状の外周が、前記断面形状の各頂点を頂点とする四角形Ｔ１の外接円Ｔ２の円周と同じ長さとしているので、極力大きな断面積を確保することができ、ピッチ間隔Ｐ２を小さくしたとしても導電特性を大幅な低下を抑制することができる。
【００３４】
なお、本発明は上記実施形態に限らず適宜変更可能である。
例えば、上記実施の形態では、レジスト２０の開口２０ａの平面視した断面形状及び柱状電極２１の平面視した断面形状がそれぞれ略四角形状である場合を例示して説明したが、これらの平面視した断面形状は、少なくとも３点を頂点とする略多角形状であればよい。具体的には、図１５（ａ）に示す平面視した断面形状が略三角形状の開口２０ｄ（柱状電極２１ｄ）や、図１５（ｂ）に示す略五角形状の開口２０ｅ（柱状電極２１ｅ）が挙げられる。いずれの多角形状においても、頂点のそれぞれの角部（凸部）が外側に凸となる凸曲線であって、角部のそれぞれを結ぶ辺部が内側に凹む凹曲線となっていることが望ましい。また、いずれの平面視した断面形状においても、開口２０ｄ，２０ｅ（柱状電極２１ｄ，２１ｅ）の平面視した断面形状の外周が、前記断面形状の各頂点を頂点とする多角形Ｔ４，Ｔ５の外接円Ｔ６，Ｔ７の円周と同じ長さにすることが好ましい。
【符号の説明】
【００３５】
１      半導体装置
１１      半導体基板
１２      接続パッド
１３      絶縁膜
１４      保護膜
１５      配線
２０      レジスト
２０ａ    開口
２０ｂ    角部
２０ｃ    辺部
２１      柱状電極
２１ｂ    角部（凸部）
２１ｃ    辺部
２２      封止樹脂（封止層）
２２ａ    開口
２３      半田端子
２４      ランド
Ｔ１      多角形
Ｔ２      外接円
Ｔ３      内接円
Ｐ１      中心間隔
Ｐ２      ピッチ間隔
【図１】
2012074538.tif 000003
【図２】
2012074538.tif 000004
【図３】
2012074538.tif 000005
【図４】
2012074538.tif 000006
【図５】
2012074538.tif 000007
【図６】
2012074538.tif 000008
【図７】
2012074538.tif 000009
【図８】
2012074538.tif 000010
【図９】
2012074538.tif 000011
【図１０】
2012074538.tif 000012
【図１１】
2012074538.tif 000013
【図１２】
2012074538.tif 000014
【図１３】
2012074538.tif 000015
【図１４】
2012074538.tif 000016
【図１５】
2012074538.tif 000017
【図１６】
2012074538.tif 000018