(57)【要約】【課題】半導体基板に素子が形成されている半導体チップが樹脂封止によって封止された半導体装置において、パッケージ応力の分布の均一度を向上させる。【解決手段】半導体チップ５の主平面と封止樹脂１５との間に、半導体チップ５の半導体基板の熱膨張率と封止樹脂１５の熱膨張率の間の熱膨張率をもつ応力調整用樹脂層９を備えている。応力調整用樹脂層９は、応力調整用樹脂層９が形成されていない場合の半導体チップ５の半導体基板に対するパッケージ応力が所定基準値以上の位置に対応して配置されている。【選択図】図１
2012212703.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に素子が形成されている半導体チップが樹脂封止によって封止された半導体装置において、
前記半導体チップの主平面と前記封止樹脂との間に、前記半導体基板の熱膨張率と前記封止樹脂の熱膨張率の間の熱膨張率をもつ応力調整用樹脂層を備え、
前記応力調整用樹脂層は、前記応力調整用樹脂層が形成されていない場合の前記半導体基板に対するパッケージ応力が所定基準値以上の位置に対応して配置されていることを特徴とする半導体装置。
【請求項２】
前記応力調整用樹脂層は、前記半導体チップの主平面の全面に配置されており、かつ、前記パッケージ応力が前記所定基準値以上の位置での前記応力調整用樹脂層の厚みは前記パッケージ応力が前記所定基準値未満の位置での厚みよりも大きくなっている請求項１に記載の半導体装置。
【請求項３】
前記パッケージ応力に対する前記所定基準値が複数設けられており、前記応力調整用樹脂層は前記パッケージ応力が大きい位置ほど厚く形成されている請求項１又は２に記載の半導体装置。
【請求項４】
前記素子はマッチングが必要とされる同一構造の複数の素子を含んでいる請求項１から３のいずれか一項に記載の半導体装置。
【請求項５】
マッチングが必要とされる前記素子は多出力カレントミラー回路を構成するトランジスタである請求項４に記載の半導体装置。
【請求項６】
複数の前記多出力カレントミラー回路を備え、それらの多出力カレントミラー回路は同一サイズのトランジスタで形成されている請求項５に記載の半導体装置。
【請求項７】
半導体基板に素子が形成されている半導体チップが樹脂封止によって封止された半導体装置において、
前記半導体チップの主平面と前記封止樹脂との間に、前記半導体基板に対するパッケージ応力を緩和するための応力調整用樹脂が、前記半導体チップの主平面の一部領域に配置されており、少なくともパッケージ応力の最も大きい領域に配置されていることを特徴とする半導体装置。
【請求項８】
半導体基板に素子が形成されている半導体チップが樹脂封止によって封止された半導体装置において、
前記半導体チップの主平面と前記封止樹脂との間に、前記半導体基板に対するパッケージ応力を緩和するための応力調整用樹脂が、全領域に配置されており、かつ前記半導体チップの主平面の領域によってその厚みが異なり、少なくともパッケージ応力の最も大きい領域は前記応力調整用樹脂の厚みが最大となっていることを特徴とする半導体装置。
【請求項９】
半導体基板に素子が形成されている半導体チップが樹脂封止によって封止された半導体装置の製造方法において、
製造目的の半導体装置と同一構造の半導体チップ及び封止樹脂構造をもつ応力測定用半導体装置を用いて前記半導体基板に加わるパッケージ応力の分布情報を得るパッケージ応力測定工程と、
前記半導体チップの主平面の上に、前記半導体基板に対するパッケージ応力が所定基準値以上の位置に対応して、前記半導体基板の熱膨張率と前記封止樹脂の熱膨張率の間の熱膨張率をもつ応力調整用樹脂層を形成する応力調整用樹脂層形成工程と、
前記応力調整用樹脂層が形成された前記半導体チップを封止樹脂を用いて封止する樹脂封止工程と、をその順に含むことを特徴とする半導体装置の製造方法。
【請求項１０】
前記応力調整用樹脂層形成工程は、前記応力調整用樹脂層を前記半導体チップの主平面の全面に形成し、かつ、前記パッケージ応力が前記所定基準値以上の位置での前記応力調整用樹脂層の厚みを前記パッケージ応力が前記所定基準値未満の位置での厚みよりも大きく形成する請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記応力調整用樹脂層形成工程は、前記パッケージ応力に対する前記所定基準値を複数設け、前記パッケージ応力が大きい位置ほど前記応力調整用樹脂層を厚く形成する請求項９又は１０に記載の半導体装置の製造方法。
【請求項１２】
前記応力調整用樹脂層形成工程は、未硬化の前記応力調整用樹脂の液滴を噴出するための吐出ノズルを所定の領域で前記液滴を噴出させながら走査して未硬化応力調整用樹脂層を形成し、前記未硬化応力調整用樹脂層を硬化させて応力調整用樹脂層を形成する請求項９から１１のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、半導体基板に素子が形成されている半導体チップが樹脂封止によって封止された半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
シリコン基板等の半導体基板のウエハ上に形成された半導体装置は、ウエハ状態での製造工程が完了後、ウエハテスト工程を経て、ダイシング工程で小片に切り分けられ、その後パッケージに実装される。パッケージに実装された後もテストが行なわれる。あるいは、上記各テスト工程はウエハごとのテストが省略される場合があっても、一般的にウエハ状態での評価によって製品の評価や素子の特性評価が行なわれる場合が多い。
【０００３】
ここでパッケージは、エポキシ樹脂などの封止樹脂を用いたプラスチックパッケージが一般的である。このパッケージ製造工程では、樹脂封入時やその後の加熱処理時など、室温よりも温度が高い状態で行なわれる工程がある。素子が形成されたシリコン等の半導体基板や半導体基板下に設置される場合があるダイ材と、封止樹脂のそれぞれの熱膨張率の違いなどによって、パッケージが形成された後、常温に戻った際に半導体基板に封止樹脂の応力が加わることが知られている。この応力をここではパッケージ応力という。このパッケージ応力により、半導体基板上に形成された素子の特性がウエハ状態の時と比較して変動する場合がある。
【０００４】
アナログ回路を搭載する半導体装置では、このような素子特性の変動が起こると製品の機能や精度が低下してしまうことが懸念される。特に、同一特性が要求されるトランジスタや抵抗などがレイアウト上離れた位置に配置されていると、パッケージ応力の分布のバラツキによって、それぞれの素子に加わる応力の大きさが異なることにより、各素子の特性変動に違いが生じて、素子特性のミスマッチが起こり、問題となる。
【０００５】
パッケージ応力の素子への影響を低減する方法として、基板側の対処法として以下の例が挙げられる。
特許文献１には、応力の影響を受けたくない素子や回路構成部分をパッケージの中央付近にレイアウトすれば、パッケージの中央付近が最小応力勾配であるため、パッケージ応力の影響度を最も低減できると記載されている。
また特許文献２には、基板上のほぼ中央に応力の影響を受けたくない素子領域を設け、さらにその素子領域の周囲に溝を設けてその溝に応力を緩和する材料を充填する構成が記載されている。
【０００６】
これらの対処法では、パッケージ応力の影響の少ない領域に素子を集めて配置しなければならず、レイアウトに制約が生じたり、不要な配線の取り回しが生じたりするという問題があった。また、応力の影響の少ない領域に素子配置領域を設ける方法は、その素子配置領域内でのパッケージ応力のバラツキを低減して均一にするものではない。
【０００７】
また、パッケージ応力の素子への影響を低減する方法として、パッケージ側の対処法として以下の例が挙げられる。
特許文献３には、エポキシ樹脂にブタジエン系ゴム粒子やフェノール樹脂を添加してパッケージ応力を低応力化することが開示されている。
また、特許文献４には、エポキシ樹脂にフェノール樹脂や球状溶融シリカ等を添加してパッケージ応力を低応力化することが記載されている。さらに、低応力剤として、シリコーンオイル、ブタジエンゴム、シリコーンゴム等が一般に使用されていることが記載されている。
【０００８】
これらの技術は、封止樹脂の応力を低応力化してパッケージ全体の応力を低減すること、すなわちシリコン基板上に形成されたトランジスタなどの素子に加わるパッケージ応力を全体的に低減することが目的である。したがって、これらの技術もパッケージ内のパッケージ応力のバラツキを低減するものではない。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
パッケージ応力は、実際には、特許文献５の図３及びその説明に記載されているように、その応力の大きさは均一ではなく場所によってバラツキがある。そのため、複数の素子で構造が同じであっても、配置されている場所によって素子に加わる応力の大きさ互いに異なるので、素子の特性変動量も互いに異なり、いわゆる素子特性のミスマッチが生じる。この素子の特性変動量のバラツキに対しては、パッケージ全体の応力を多少緩和してもほとんど効果がない。従来の技術では、レイアウト上離れた位置にある素子同士の特性変動量のバラツキを低減する方法はなかった。
【００１０】
本発明は、半導体基板に素子が形成されている半導体チップが樹脂封止によって封止された半導体装置において、パッケージ応力の分布の均一度を向上させることを目的とする。
【課題を解決するための手段】
【００１１】
本発明にかかる半導体装置は、半導体基板に素子が形成されている半導体チップが樹脂封止によって封止された半導体装置であって、上記半導体チップの主平面と上記封止樹脂との間に、上記半導体基板の熱膨張率と上記封止樹脂の熱膨張率の間の熱膨張率をもつ応力調整用樹脂層を備えている。上記応力調整用樹脂層は、上記応力調整用樹脂層が形成されていない場合の上記半導体基板に対するパッケージ応力が所定基準値以上の位置に対応して配置されている。
【００１２】
本発明にかかる半導体装置の製造方法は、半導体基板に素子が形成されている半導体チップが樹脂封止によって封止された半導体装置の製造方法であって、パッケージ応力測定工程と、応力調整用樹脂層形成工程と、樹脂封止工程と、をその順に含む。
上記パッケージ応力測定工程は、製造目的の半導体装置と同一構造の半導体チップ及び封止樹脂構造をもつ応力測定用半導体装置を用いて上記半導体基板に加わるパッケージ応力の分布情報を得る。
上記応力調整用樹脂層形成工程は、上記半導体チップの主平面の上に、上記半導体基板に対するパッケージ応力が所定基準値以上の位置に対応して、上記半導体基板の熱膨張率と上記封止樹脂の熱膨張率の間の熱膨張率をもつ応力調整用樹脂層を形成する。
上記樹脂封止工程は、上記応力調整用樹脂層が形成された上記半導体チップを封止樹脂を用いて樹脂封止する。
【００１３】
本発明の半導体装置及び製造方法において、半導体チップの主平面とは、半導体基板の素子形成面の上に形成された層間絶縁膜や配線層の上にさらに形成された保護絶縁膜の上面（半導体チップの上面）、又は半導体基板の素子形成面とは反対側の面（半導体チップの裏面）を意味する。応力調整用樹脂層は、半導体チップがワイヤボンディング実装されているときは半導体チップの保護絶縁膜の上面に形成される。また、半導体チップがフリップチップ実装されているときは、応力調整用樹脂層は半導体チップの裏面に形成される。
【００１４】
また、本発明の半導体装置及び製造方法において、応力調整用樹脂層は、パッケージ応力が所定基準値以上の位置に対応する位置の全領域に形成されていてもよいし、その一部の領域に形成されていてもよい。応力調整用樹脂層が半導体チップの主平面の全面に形成されている場合、応力調整用樹脂層が厚く形成されている位置は、パッケージ応力が所定基準値以上の位置に対応する位置の全領域であってもよいし、その一部の領域であってもよい。
ここで、半導体チップの主平面の全面には、該主平面の全領域のほか、該主平面の周縁から所定範囲の領域や電極パッドが形成されている領域、電極パッドから所定範囲の領域などを除いた該主平面の領域も含まれる。
【００１５】
また、本発明の半導体装置の製造方法において、同一構造とは、材料、形状及び寸法が同一であることを意味する。なお、パッケージ応力の分布情報を得るのに用いられる応力測定用半導体装置における半導体チップと同一構造の半導体チップには、応力測定用半導体装置における半導体チップ上に作成された応力測定用の素子や配線など、パッケージ応力を測定することだけを目的として半導体チップ上に形成された構造は含まれない。つまり、製造目的の半導体装置と応力測定用半導体装置とで、半導体チップに形成される素子は互いに異なる。
【００１６】
また、本発明の半導体装置の製造方法において、応力調整用樹脂層形成工程は、樹脂封止工程の前であればどの時期で行なわれてもよい。例えば、応力調整用樹脂層形成工程は、半導体チップをウエハから切り出す前に行なわれてもよいし、半導体チップをウエハから切り出して個片化した後に行なわれてもよい。また、応力調整用樹脂層形成工程は、半導体チップがワイヤボンディング実装されるときは半導体チップがダイパッド上に搭載された後に行なわれてもよいし、半導体チップがフリップチップ実装されるときは半導体チップが配線基板上にフリップチップ実装された後に行なわれてもよい。
【００１７】
本発明の半導体装置及び製造方法で用いるパッケージ応力の分布情報は、例えば特許文献５の記載のようにして、あるパッケージ構造の応力を測定及び評価することで得られる。パッケージ応力の分布及び均一度の程度は、パッケージの大きさや縦横の長さの比、厚み、樹脂材料、封止時の封止樹脂の移動方向などによって変化するので、パッケージ形状ごとの測定及び評価が必要である。
【００１８】
本発明の半導体装置及び製造方法では、半導体チップの主平面と上記封止樹脂との間に、半導体基板の熱膨張率と封止樹脂の熱膨張率の間の熱膨張率をもつ応力調整用樹脂層が形成される。さらに、応力調整用樹脂層は、応力調整用樹脂層が形成されていない場合の半導体基板に対するパッケージ応力が所定基準値以上の位置に対応して配置される。これにより、応力調整用樹脂層の配置位置でのパッケージ応力は応力調整用樹脂層がない場合に比べて低減される。
【００１９】
本発明の半導体装置において、上記応力調整用樹脂層は、上記半導体チップの主平面の全面に配置されており、かつ、上記パッケージ応力が上記所定基準値以上の位置での上記応力調整用樹脂層の厚みは上記パッケージ応力が上記所定基準値未満の位置での厚みよりも大きくなっているようにしてもよい。
本発明の半導体装置の製造方法において、上記応力調整用樹脂層形成工程は、上記応力調整用樹脂層を上記半導体チップの主平面の全面に形成し、かつ、上記パッケージ応力が上記所定基準値以上の位置での上記応力調整用樹脂層の厚みを上記パッケージ応力が上記所定基準値未満の位置での厚みよりも大きく形成するようにしてもよい。
この半導体装置の態様及び製造方法の局面において、応力調整用樹脂層が厚く形成された位置でのパッケージ応力は他の位置に比べて低減される。
【００２０】
本発明の半導体装置において、上記パッケージ応力に対する上記所定基準値が複数設けられており、上記応力調整用樹脂層は上記パッケージ応力が大きい位置ほど厚く形成されているようにしてもよい。
本発明の半導体装置の製造方法において、上記応力調整用樹脂層形成工程は、上記パッケージ応力に対する上記所定基準値を複数設け、上記パッケージ応力が大きい位置ほど上記応力調整用樹脂層を厚く形成するようにしてもよい。
この半導体装置の態様及び製造方法の局面において、応力調整用樹脂層がより厚く形成された位置でのパッケージ応力は他の位置に比べてより低減される。
【００２１】
本発明の半導体装置において、上記素子はマッチングが必要とされる同一構造の複数の素子を含んでいる例を挙げることができる。ここでマッチングとは、同一構造の複数の素子について電気的特性が同一であることを意味する。なお、本発明の半導体装置において、マッチングが必要とされる同一構造の素子とは別の素子が形成されていてもよい。
【００２２】
マッチングが必要とされる上記素子の一例は多出力カレントミラー回路を構成するトランジスタである。ここで、トランジスタはＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）であってもよいし、バイポーラトランジスタであってもよい。多出力カレントミラー回路は、同一構造の多数のトランジスタのゲート又はベースが互いに接続され、それらのゲート又はベースが基準となるトランジスタのドレイン又はコレクタに接続（ダイオード接続）されたものである。ただし、本発明において、マッチングが必要とされる素子は多出力カレントミラー回路を構成するトランジスタに限定されない。
また、複数の上記多出力カレントミラー回路を備え、それらの多出力カレントミラー回路は同一サイズのトランジスタで形成されているようにしてもよい。
【００２３】
本発明の半導体装置の製造方法において、上記応力調整用樹脂層形成工程は、未硬化の上記応力調整用樹脂の液滴を噴出するための吐出ノズルを所定の領域で上記液滴を噴出させながら走査して未硬化応力調整用樹脂層を形成し、上記未硬化応力調整用樹脂層を硬化させて応力調整用樹脂層を形成する例を挙げることができる。ただし、応力調整用樹脂層形成工程における応力調整用樹脂層形成方法は、これに限定されるものではなく、応力調整用樹脂層の形成方法は、例えばフィルム状の応力調整用樹脂を半導体チップの主平面に貼り付けて応力調整用樹脂層を形成するなど、どのような方法であってもよい。
【００２４】
また、本発明にかかる半導体装置は、上記半導体チップの主平面と上記封止樹脂との間に、上記半導体基板に対するパッケージ応力を緩和するための応力調整用樹脂が、上記半導体チップの主平面の一部領域に配置されており、少なくともパッケージ応力の最も大きい領域に配置されているものである。
【００２５】
また、本発明にかかる半導体装置は、上記半導体チップの主平面と上記封止樹脂との間に、上記半導体基板に対するパッケージ応力を緩和するための応力調整用樹脂が、全領域に配置されており、かつ上記半導体チップの主平面の領域によってその厚みが異なり、少なくともパッケージ応力の最も大きい領域は上記応力調整用樹脂の厚みが最大となっているものである。
【発明の効果】
【００２６】
本発明の半導体装置及び製造方法では、半導体チップの主平面と上記封止樹脂との間に、半導体基板の熱膨張率と封止樹脂の熱膨張率の間の熱膨張率をもつ応力調整用樹脂層が形成され、応力調整用樹脂層は、応力調整用樹脂層が形成されていない場合の半導体基板に対するパッケージ応力が所定基準値以上の位置に対応して配置され、応力調整用樹脂層の配置位置でのパッケージ応力は応力調整用樹脂層がない場合に比べて低減されるので、パッケージ応力の分布の均一度を向上させることができる。なお、本発明の半導体装置及び製造方法がパッケージ応力の分布の均一度を向上させる対象とするチップ範囲は、半導体チップの全範囲であってもよいし、所望の範囲のみであってもよい。
【００２７】
本発明の半導体装置及び製造方法において、応力調整用樹脂層は、半導体チップの主平面の全面に配置されて、かつ、パッケージ応力が所定基準値以上の位置での応力調整用樹脂層の厚みはパッケージ応力が上記所定基準値未満の位置での厚みよりも大きくされるようにすれば、応力調整用樹脂層が厚く形成された位置でのパッケージ応力は他の位置に比べて低減されるので、パッケージ応力の分布の均一度を向上させることができる。さらに、応力調整用樹脂層が半導体チップの主平面の全面に配置されることにより、パッケージ応力の分布の均一度がさらに向上される。
【００２８】
本発明の半導体装置及び製造方法において、パッケージ応力に対する所定基準値が複数設けられ、応力調整用樹脂層はパッケージ応力が大きい位置ほど厚く形成されるようにすれば、応力調整用樹脂層がより厚く形成された位置でのパッケージ応力は他の位置に比べてより低減されるので、パッケージ応力の分布の均一度がさらに向上される。
【００２９】
本発明の半導体装置は、パッケージ応力の分布の均一度を向上させることができるので、マッチングが必要とされる同一構造の複数の素子を含んでいる半導体チップを備えた半導体装置、例えばアナログ回路を備えた半導体装置に特に有効である。
例えば、マッチングが必要とされる素子が多出力カレントミラー回路を構成する複数のトランジスタである場合、それらのトランジスタが配置されている位置でのパッケージ応力の分布の均一度を向上させることにより、パッケージ応力に起因するトランジスタの特性変動量の均一度が向上される。これにより、多出力カレントミラー回路で基準となるトランジスタの電流量が所望の電流量に正確に増幅される。
【００３０】
多出力カレントミラー回路がドライバトランジスタとして用いられる場合や、同一サイズの多出力カンレントミラー回路が複数配置されている場合には、それらを構成するトランジスタの配置範囲は半導体基板上で大きな面積を占めることになるので、このような素子を備えた半導体装置に対して、パッケージ応力の分布の均一度を向上させることができる本発明の半導体装置は特に有効である。
【００３１】
本発明の半導体装置の製造方法において、上記応力調整用樹脂層形成工程は、未硬化の上記応力調整用樹脂の液滴を噴出するための吐出ノズルを所定の領域で上記液滴を噴出させながら走査して未硬化応力調整用樹脂層を形成し、上記未硬化応力調整用樹脂層を硬化させて応力調整用樹脂層を形成するようにすれば、応力調整用樹脂層を所定の領域に形成できる。この製造方法の局面は、吐出ノズルを用いて未硬化応力調整用樹脂の形成位置、すなわち応力調整用樹脂層の形成位置を画定するので、応力調整用樹脂層の形成位置を正確かつ微細な範囲に形成できる。さらに、この製造方法の局面は、吐出ノズルから未硬化の応力調整用樹脂を噴出される位置を変更することにより、応力調整用樹脂層の形成位置を容易に変更することができるので、例えば半導体チップの主平面にシール状の応力調整用樹脂を貼り付けて応力調整用樹脂層を形成する場合に比べて、応力調整用樹脂層の形成位置に対して自由度が増す。
【００３２】
また、本発明にかかる半導体装置は、半導体チップの主平面と封止樹脂との間に、半導体基板に対するパッケージ応力を緩和するための応力調整用樹脂が、半導体チップの主平面の一部領域に配置されており、少なくともパッケージ応力の最も大きい領域に配置されているものであるので、パッケージ応力の分布の均一度を向上させることができる。
【００３３】
また、本発明にかかる半導体装置は、上記半導体チップの主平面と上記封止樹脂との間に、上記半導体基板に対するパッケージ応力を緩和するための応力調整用樹脂が、全領域に配置されており、かつ上記半導体チップの主平面の領域によってその厚みが異なり、少なくともパッケージ応力の最も大きい領域は上記応力調整用樹脂の厚みが最大となっているものであるので、パッケージ応力の分布の均一度を向上させることができる。さらに、応力調整用樹脂層が半導体チップの主平面の全面に配置されることにより、パッケージ応力の分布の均一度がさらに向上される。
【図面の簡単な説明】
【００３４】
【図１】半導体装置の一実施例を説明するための概略的な平面図及び断面図である。
【図２】半導体装置の製造方法の一実施例を説明するためのフローチャートである。
【図３】応力調整用樹脂層が形成されていない応力測定用半導体装置のパッケージ応力分布を示す図である。
【図４】応力調整用樹脂層が形成されている半導体装置のパッケージ応力分布を示す図である。
【図５】応力調整用樹脂層を形成するための装置の一例を概略的に示す図である。
【図６】半導体装置の他の実施例を説明するための概略的な平面図及び断面図である。
【図７】半導体装置のさらに他の実施例を説明するための概略的な平面図である。
【図８】半導体装置のさらに他の実施例を説明するための概略的な平面図である。
【図９】半導体装置のさらに実施例を説明するための概略的な平面図及び断面図である。
【図１０】半導体装置のさらに実施例を説明するための概略的な平面図及び断面図である。
【図１１】４つのドライバトランジスタを備えた半導体装置の概略的なレイアウト図である。
【図１２】ドライバトランジスタを構成するＭＯＳトランジスタの概略的なレイアウト図である。
【図１３】同ドライバトランジスタの等価回路である。
【図１４】図１１に示された半導体チップを搭載及び樹脂封止した半導体装置に対応する、応力調整用樹脂層が形成されていない応力測定用半導体装置のパッケージ応力分布の一例を示す図である。
【図１５】図１１に示された半導体チップを搭載及び樹脂封止した半導体装置に対応する、応力調整用樹脂層が形成されている半導体装置のパッケージ応力分布の一例を示す図である。
【発明を実施するための形態】
【００３５】
図１は、半導体装置の一実施例を説明するための概略的な平面図及び断面図である。２つの断面図は平面図のＡ−Ａ位置、Ｂ−Ｂ位置での断面である。図１の平面図で、封止樹脂は仮想線（二点鎖線）で表示されている。
【００３６】
半導体装置１の内部で、ダイパッド３上に半導体チップ５が搭載されている。半導体チップ５の上面（主平面）に電極パッド７が設けられている。半導体チップ５は半導体チップ５の裏面がダイパッド３側になるようにしてダイパッド３上に搭載されている。
【００３７】
半導体チップ５の上面の上に応力調整用樹脂層９が形成されている。応力調整用樹脂層９は、応力調整用樹脂層９が形成されていない場合の半導体チップ５の半導体基板に対するパッケージ応力（図３を参照。）が所定基準値以上の位置に対応して配置されている。この実施例では、応力調整用樹脂層９は、電極パッド７の形成位置及び電極パッド７の周縁から所定範囲の位置には形成されていない。ただし、応力調整用樹脂層９は電極パッド７の形成位置の周縁に隣接していてもよい。
【００３８】
電極パッド７はボンディングワイヤー１１を介してリード１３と電気的に接続されている。ダイパッド３、半導体チップ５、応力調整用樹脂層９、ワイヤー１１、及びリード１３のインナーリード部分は封止樹脂１５によって樹脂封止されている。
【００３９】
図２は、半導体装置の製造方法の一実施例を説明するためのフローチャートである。図３は、応力調整用樹脂層が形成されていない応力測定用半導体装置のパッケージ応力分布を示す図である。図４は、応力調整用樹脂層が形成されている半導体装置のパッケージ応力分布を示す図である。図３及び図４において、図中に示された応力数値は任意単位である。各数値は、半導体チップ５の紙面右側の辺の近傍に加わる応力の値を基準（１.０）としたときの比率を表わす。図５は、応力調整用樹脂層を形成するための装置の一例を概略的に示す図である。図１から図５を参照してこの実施例を説明する。
【００４０】
ステップＳ１：製造目的の半導体装置１と同一構造の半導体チップ及び封止樹脂構造をもつ応力測定用半導体装置を用いてパッケージ応力の分布を予め評価しておく。例えば特許文献５に記載の方法でパッケージ応力を測定し、パッケージ応力の分布情報を得る。図３に示すパッケージ応力分布情報を得たとすると、半導体チップ５の紙面右側中央部の部分で等応力線の間隔が密になっている。また、半導体チップ５の紙面上側中央部の部分でも等応力線の間隔が密になっている。半導体チップ５において、特にこれらの部分でパッケージ応力の均一度が低いのがわかる。
【００４１】
ステップＳ２：半導体チップ５の上面に、パッケージ応力が所定基準値以上の位置に対応して、応力調整用樹脂層を形成する。ここでは所定基準値を図３中の応力値１.４として応力調整用樹脂層９を形成した（図１参照。）。応力調整用樹脂層９は、半導体チップ５の半導体基板の熱膨張率と封止樹脂１５の熱膨張率の間の熱膨張率をもつ材料で形成される。
【００４２】
応力調整用樹脂層９の形成方法の一例を説明する。ここでは特許文献６に開示されている吐出ノズルを利用した方法を用い、未硬化の応力調整用樹脂の液滴を噴出するための吐出ノズルを応力調整用樹脂層９の形成予定位置（所定の領域）で上記液滴を噴出させながら走査して未硬化応力調整用樹脂層を形成し、未硬化応力調整用樹脂層を硬化させて応力調整用樹脂層９を形成する。図５を参照して応力調整用樹脂層形成工程で用いる装置について説明する。
【００４３】
半導体チップ５が個片に切り出される前の半導体ウエハ５１を、その上面（保護絶縁膜が形成されている面）を上方側にして保持するための基板保持部５２が設けられている。基板保持部５２には半導体ウエハ５１を保持する面に真空吸着用の小さな開口部（図示は省略）が設けられており、その開口部は吸引経路を介して排気装置（図示は省略）に接続されている。これにより、基板保持部５２に半導体ウエハ５１を吸着保持できるように構成されている。基板保持部５２には、半導体ウエハ５１を加熱するためのヒーター５３と、基板保持部５２の温度を測定するための温度センサー５４が設けられている。
【００４４】
基板保持部５２を位置決めするためのステージ部５５が設けられている。ステージ部５５はモータなどの駆動部（図示は省略）により、基板保持部５２を水平方向及び高さ方向に移動させ、水平面で回転させる機能を備えている。
ステージ部５５の上方に、未硬化の応力調整用樹脂を噴出するための吐出ヘッド５６と、半導体ウエハ５１の画像情報を取得するための画像情報カメラ５７が設けられている。吐出ヘッド５６及び画像情報カメラ５７の位置は固定されている。
【００４５】
ステージ部５５及び吐出ヘッド５６に電気的に接続され、それらの動作を制御するための制御部５８が設けられている。ステージ部５５の近傍に、ステージ部５５の位置情報を取得するためのステージ位置検出器６０が設けられている。制御部５８は温度センサー５４、画像情報カメラ５７及びステージ位置検出器６０にも電気的に接続されている。温度センサー５４の温度情報、画像情報カメラ５７の画像情報及びステージ位置検出器６０のステージ位置情報は制御部５８へ送られる。制御部５８には設定情報などを表示するためのモニター５９も電気的に接続されている。
【００４６】
吐出ヘッド５６から吐出される未硬化の応力調整用樹脂は、硬化後に半導体チップ５の半導体基板の熱膨張率と封止樹脂１５の熱膨張率の間の熱膨張率をもつ材料で構成される。
例えば、未硬化の応力調整用樹脂として、（Ａ）エポキシ樹脂（樹脂封止材料としては公知技術）、（Ｂ）フェノール樹脂（エポキシ樹脂の硬化剤としては公知技術）、（Ｃ）ブタジエン系ゴム粒子（樹脂封止材料の添加剤としては公知技術）、（Ｄ）シリコーンオイル（樹脂封止材料の添加剤としては公知技術）のうち、少なくとも上記（Ａ）＋（Ｂ）＋（（Ｃ）又は（Ｄ））を含むものを上げることができる。さらにこれに（Ｅ）無機充填材料を適宜加えてもよい。
【００４７】
各構成材料の詳細な例を説明する。
（Ａ）エポキシ樹脂は、ジシクロペンタジエン型、クレゾールノボラック型、フェノールノボラック型、ビスフェノール型等の各種のエポキシ樹脂を単独又は混合したものである。
【００４８】
（Ｂ）フェノール樹脂は、上記（Ａ）エポキシ樹脂の硬化剤として作用するものである。フェノール樹脂として、ジシクロペンタジエン型フェノール樹脂、フェノールノボラック樹脂、クレゾールノボラック樹脂、フェノールアラルキル樹脂等が一般的に用いられる。フェノール樹脂についても、単独で用いても混合して用いてもよい。
【００４９】
（Ｃ）ブタジエン系ゴム粒子は、例えば、三菱レイヨン株式会社製のメタブレンＡ（メタブレンは登録商標）などのコアシェル型である。この粒子径は１次粒子径の平均（質量平均粒子径）が０.０５〜１.０μｍ（マイクロメートル）であることが好ましく、０.０５〜０.２μｍであることがより好ましい。
【００５０】
（Ｄ）シリコーンオイルは、一般に封止樹脂の材料に使用されているものであればよく、反応性の官能基を有していてもよく、エポキシ樹脂やフェノール樹脂への相溶性を高めるような官能基、側鎖を有していてもよい。
【００５１】
（Ｅ）無機充填材：例えば、溶融シリカ、結晶シリカ、２次凝集シリカ、アルミナ、チタンホワイト、水酸化アルミニウム、タルク、クレー、ガラス繊維等が挙げられ、特に溶融シリカが好ましい。
【００５２】
応力調整用樹脂層形成時の動作を説明する。
半導体ウエハ５１を、上面を上方側にして基板保持部５２に配置する。基板保持部５２は半導体ウエハ５１を真空吸着して保持する。半導体ウエハ５１としては、その上面に、未硬化の応力調整用樹脂に対する濡れ性を向上させるための処置が施されたものや、未硬化の応力調整用樹脂に対する適度な濡れ性を有する素材からなる薄膜が形成されたものを用いてもよい。例えば濡れ性を向上させる処理としては、オゾンガスやプラズマなどの活性種を表面に接触させる方法によるものを挙げることができる。ただし、このような表面処理は必ずしも必要なものではない。
【００５３】
制御部５８により、温度センサー５４からの温度情報に基づいてヒーター５３の加熱を制御して、吐出ヘッド５６の内部の流路及び未硬化の応力調整用樹脂の温度を制御する。また、温度センサー５４からの温度情報に基づいてヒーター５３の加熱を制御して、半導体ウエハ５１の上面の温度を制御する。
【００５４】
制御部５８の制御により、画像情報カメラ５７からの画像情報に基づいてステージ部５５を動作させて基板保持部５２に保持された半導体ウエハ５１の位置合わせを行なう。制御部５８は、画像認識技術により、画像情報カメラ５７からの半導体ウエハ５１の画像情報に基づいて、未硬化の応力調整用樹脂の液滴を付着させるべき半導体ウエハ５１の上面の領域を計算する。その後、ステージ位置検出器６０からのステージ位置情報と照らし合わせ、ステージ部５５及び吐出ヘッド５６へ駆動信号を送り、半導体ウエハ５１を吸着した基板保持部５２を順次位置決めするとともに、吐出ヘッド５６から未硬化の応力調整用樹脂の液滴を適宜噴出させて、半導体ウエハ５１の上面の所望の領域に未硬化の応力調整用樹脂層を形成する。ここでは未硬化の応力調整用樹脂層を例えば２０μｍ程度の膜厚に形成する。
ここでは、半導体チップ５の半導体基板に対するパッケージ応力の値が１.４以上の位置（図３を参照。）に対応して未硬化の応力調整用樹脂層を形成する。
【００５５】
吐出ヘッド５６から噴出される未硬化の応力調整用樹脂の液滴の容積は例えば最小で５ナノリットル程度にまで精度よく制御できるので、液滴の樹脂量は例えば数μｍ程度の精度に対応できる液滴量に制御することができる。
【００５６】
半導体ウエハ５１の上面上の所望の位置に未硬化の応力調整用樹脂層を形成した後、半導体ウエハ５１を基板保持部５２から取り出す。取り出した半導体ウエハ５１に対して、温度は１２０℃、時間は３０分の条件で熱処理を施し、さらに温度は１５０℃、時間は１２０分の条件で熱処理を施して未硬化の応力調整用樹脂層を硬化させて、膜厚が約２０μｍの応力調整用樹脂層９を形成する（図１）。
その後、半導体ウエハ５１から半導体チップ５を切り出す。
【００５７】
図２に戻って製造方法の実施例の説明を続ける。
ステップＳ３：応力調整用樹脂層９が形成された半導体チップ５をダイパッド３に実装する。電極パッド７とリード１３をボンディングワイヤー１１によって電気的に接続する。その後、ダイパッド３、半導体チップ５、電極パッド７、ボンディングワイヤー１１及びリード１３の一部が樹脂封止される。このとき、半導体チップ５の半導体基板に加わるパッケージ応力は応力調整用樹脂層９が形成されている位置では緩和される。なお、リード部は樹脂封止工程の段階では通常アレイ状に連なっており、樹脂封止工程後にリード部が切断されて、個々の半導体装置１に小片化される。
【００５８】
応力調整用樹脂層９の形成位置を含め、半導体装置１と同一構造の応力測定用半導体装置を用いてパッケージ応力の分布を評価した結果を図４に示す。
半導体チップ５の上面への応力調整用樹脂層９の部分的な塗布により、図３に示したパッケージ応力の分布に比べて等応力線が密の部分が少なくなっており、パッケージ応力の均一度を向上させることができた。
【００５９】
図１に参照して説明した実施例では、図３に示した応力測定用半導体装置の半導体基板に対するパッケージ応力が所定基準値（１.４）以上の位置に対応して応力調整用樹脂層９が形成されているが、所望基準値はいずれの値であってもよく、例えば１.５であってもよいし、１.３や１.２、１.１であってもよい。
【００６０】
図１を参照して説明した実施例では、応力調整用樹脂層９の厚みは均一であるが、パッケージ応力に対する上記所定基準値を複数設け、応力調整用樹脂層はパッケージ応力が大きい位置ほど厚く形成されているようにしてもよい。
例えば、図３に示した応力測定用半導体装置のパッケージ応力分布に対して、図中の応力値１.４を第１基準値、応力値１.５を第２基準値とし、パッケージ応力が第１基準値以上の位置に応力調整用樹脂層を形成し、第２基準値以上の位置では第１基準値以上かつ第２基準値未満の位置に比べて応力調整用樹脂層を厚く形成するようにしてもよい。図６を参照して複数の厚みをもつ応力調整用樹脂層を備えた実施例を説明する。
【００６１】
図６は、半導体装置の他の実施例を説明するための概略的な平面図及び断面図である。２つの断面図は平面図のＡ−Ａ位置、Ｂ−Ｂ位置での断面である。図６の平面図で、封止樹脂は仮想線（二点鎖線）で表示されている。図１と同じ部分には同じ符号を付し、それらの部分についての説明は省略する。
【００６２】
この実施例では、図１を参照して説明した実施例と比較して、応力調整用樹脂層９に替えて応力調整用樹脂層９ａ，９ｂが形成されている。
図３も参照して説明すると、応力調整用樹脂層９ａはパッケージ応力が第１基準値（１.４）以上で第２基準値（１.５）未満の位置に対応して配置されている。応力調整用樹脂層９ｂはパッケージ応力が第２基準値（１.５）以上の位置に対応して配置されている。応力調整用樹脂層９ｂは、応力調整用樹脂層９ａよりも大きい厚みで形成されている。パッケージ応力の最も大きい領域（図３の応力値１.５以上の領域）に応力調整用樹脂層９ａ，９ｂのうち厚みが最大の応力調整用樹脂層９ｂが配置されている。
【００６３】
このように、パッケージ応力に対する所定基準値を複数設け、パッケージ応力が大きい位置ほど応力調整用樹脂層を厚く形成するようにすれば、半導体チップ５におけるパッケージ応力の均一性をより向上できる。
なお、応力調整用樹脂層を部分的に厚く形成する方法は、例えば特許文献６に開示された吐出ノズルを用いた方法で、未硬化の応力調整用樹脂を塗布する際に所望の位置で塗布量を多くすることにより、応力調整用樹脂層を部分的に厚く形成することができる。未硬化の応力調整用樹脂の粘度の関係で、未硬化の応力調整用樹脂を部分的に厚く形成できない場合は、所定の厚みの未硬化応力調整用樹脂層を形成し、その未硬化応力調整用樹脂層を半硬化状態（プリベーク）又は硬化させた後、所望の位置に未硬化の応力調整用樹脂を塗布して、硬化後の応力調整用樹脂層の厚みを異ならせればよい。
【００６４】
また、図１、図６を参照して説明した各実施例では、応力調整用樹脂層９，９ａ，９ｂは各配置範囲内で全面に形成（ベタ塗り）されているが、応力調整用樹脂層はその配置範囲内で全面に形成されていなくてもよい。
例えば、図７に示すように、応力調整用樹脂層９ｃは島状に形成されていてもよい。
【００６５】
また、図８に示すように、互いに平面サイズが異なる島状の応力調整用樹脂層９ｃ，９ｄが配置されていてもよい。応力調整用樹脂層９ｃは図３の応力値１.４の範囲に対応して配置され、応力調整用樹脂層９ｄは図３の応力値１.５の範囲に対応して配置されている。応力調整用樹脂層９ｄは、応力調整用樹脂層９ｃよりも平面サイズが大きい。応力調整用樹脂層９ｄが配置されている範囲では、応力調整用樹脂層９ｄが配置されている範囲に比べて、応力調整用樹脂層が占める面積比率が高い。これにより、応力調整用樹脂層９ｄが配置されている範囲では、応力調整用樹脂層９ｄが配置されている範囲に比べて、よりパッケージ応力が緩和される。
また、応力調整用樹脂層９ｃ，９ｄの厚みは同じであってもよいし、応力調整用樹脂層９ｄの厚みを応力調整用樹脂層９ｃの厚みに比べて大きくして応力調整用樹脂層９ｄの配置範囲でよりパッケージ応力が緩和されるようにしてもよい。
【００６６】
このように、応力調整用樹脂層は、配置範囲内でパッケージ応力を緩和できる面積比率で形成されていれば、ベタ塗り、島状、格子状、縞状又はそれらの混載など、どのような平面形状で形成されていてもよい。
【００６７】
図９は、半導体装置のさらに他の実施例を説明するための概略的な平面図及び断面図である。２つの断面図は平面図のＡ−Ａ位置、Ｂ−Ｂ位置での断面である。図９の平面図で、封止樹脂は仮想線（二点鎖線）で表示されている。図１と同じ部分には同じ符号を付し、それらの部分についての説明は省略する。
【００６８】
この実施例では、図１を参照して説明した実施例と比較して、半導体チップ５の上面の全面に応力調整用樹脂層９ｅが形成されており、図３の応力値１.４以上の位置に対応する位置に、応力調整用樹脂層９ｅよりも大きい厚みで応力調整用樹脂層９ｆが形成されている。なお、応力調整用樹脂層９ｅは、電極パッド７の形成位置及び電極パッド７の周縁から所定範囲の位置には形成されていない。また、応力調整用樹脂層９ｅは、半導体チップ５の周縁から所定範囲の位置には形成されていないようにしてもよい。
【００６９】
この実施例は、厚みが大きい応力調整用樹脂層９ｆが形成された位置でのパッケージ応力は他の位置に比べて低減されるので、パッケージ応力の分布の均一度を向上させることができる。さらに、応力調整用樹脂層９ｅが半導体チップ５の上面の全面に配置されることにより、パッケージ応力の分布の均一度はさらに向上される。
【００７０】
また、応力調整用樹脂層は半導体チップの上面の全面に配置されるとともに、図６を参照して説明した実施例と同様に、パッケージ応力に対する所定基準値を複数設け、応力調整用樹脂層はパッケージ応力が大きい位置ほど厚く形成されているようにしてもよい。
【００７１】
上記で説明した実施例では、ダイパッド３が封止樹脂１５の内部に配置されているが、本発明が適用される半導体装置はこれに限定されるものではない。例えば、ダイパッドの裏面（半導体チップ搭載面とは反対側の面）が封止樹脂で覆われておらずに露出している構成など、封止樹脂で半導体チップが封止されている半導体装置であれば、本発明を適用できる。
【００７２】
また、上記で説明した実施例は、半導体チップ５がワイヤボンディング実装されている半導体装置であるが、本発明はこれに限定されるものではなく、半導体チップがプリント基板にフリップチップ実装されている半導体装置にも適用できる。
図１０を参照して、半導体チップがプリント基板にフリップチップ実装されている半導体装置の実施例について説明する。
【００７３】
図１０は、半導体装置のさらに実施例を説明するための概略的な平面図及び断面図である。２つの断面図は平面図のＡ−Ａ位置、Ｂ−Ｂ位置での断面である。図１０の平面図で、プリント基板の図示は省略され、封止樹脂は仮想線（二点鎖線）で表示されている。
【００７４】
半導体装置２１において、プリント基板２３の上に、はんだ２５を介して半導体チップ２７が実装されている。半導体チップ２７の電極パッド２９は、はんだ２５によってプリント基板２３の内部電極２３ａと電気的に接続されている。プリント基板２３の内部電極２３ａの電位は、プリント基板２３の半導体チップ実装面とは反対側の面に設けられた外部電極２３ｂから半導体装置２１の外部に取り出される。
【００７５】
半導体チップ２７の裏面（電極パッド２９の形成面とは反対側の面）の上に応力調整用樹脂層３１が形成されている。この実施例では、半導体チップ２７の裏面は、半導体基板の裏面（素子形成面とは反対側の面）であり、本発明における半導体チップの主平面を構成する。
【００７６】
応力調整用樹脂層３１は、応力調整用樹脂層３１が形成されていない場合の半導体チップ２７の半導体基板に対するパッケージ応力（図３を参照。）が所定基準値以上の位置に対応して配置されている。
プリント基板２３の上に、半導体チップ２７及び応力調整用樹脂層３１を覆う封止樹脂３３が形成されている。これによって半導体チップ２７が樹脂封止されている。
【００７７】
応力調整用樹脂層３１は半導体チップ２７の半導体基板の熱膨張率と封止樹脂３３の熱膨張率の間の熱膨張率をもつ材料で形成されている。応力調整用樹脂層３１の形成は、例えば図２を参照して説明した上記方法と同様の方法によって行なわれる。応力調整用樹脂層３１は図３中の応力値１.４（所定基準値）以上の位置に対応する位置に形成されている。パッケージ応力の最も大きい領域（図３の応力値１.５以上の領域）にも応力調整用樹脂層３１が配置されている。
【００７８】
この実施例で、応力調整用樹脂層３１が形成された位置でパッケージ応力が低減されるので、図１を参照して説明した実施例と同様に、半導体チップ２７におけるパッケージ応力の分布の均一性を向上させることができる。
なお、半導体チップがフリップチップ実装されている半導体装置に対しても、図５〜図９を参照して説明した各実施例における応力調整用樹脂層の構成を適用できることは言うまでもない。
【００７９】
次に、本発明の半導体装置において半導体チップに形成される素子の例について説明する。
図１１は、４つのドライバトランジスタを備えた半導体装置の概略的なレイアウト図である。図１２は、ドライバトランジスタを構成するＭＯＳトランジスタの概略的なレイアウト図である。図１３は、図１２のドライバトランジスタの等価回路である。
【００８０】
半導体チップ４１に４つのドライバトランジスタ４３ａ，４３ｂ，４３ｃ，４３ｄが設けられている。図１２及び図１３に示すように、ドライバトランジスタ４３ａは同一サイズの多数のＭＯＳトランジスタＭ１１〜Ｍｍｎからなる多出力カレントミラー回路で構成されている。ＭＯＳトランジスタＭ１１〜Ｍｍｎのゲートは互いに接続されており、それらのゲートは基準となるＭＯＳトランジスタＭ１１のドレインに接続されている。ドライバトランジスタ４３ｂ，４３ｃ，４３ｄもドライバトランジスタ４３ａと同様にＭＯＳトランジスタＭ１１〜Ｍｍｎからなる多出力カレントミラー回路で構成されている。
【００８１】
例えばドライバトランジスタ４３ａ〜４３ｄがそれぞれ１０００個のＭＯＳトランジスタで形成されている場合、基準ＭＯＳトランジスタＭ１１を流れる電流と同量の電流がＭＯＳトランジスタＭ１２〜Ｍｍｎに流れ、基準ＭＯＳトランジスタＭ１１を流れる電流が１０００倍にされる。基準ＭＯＳトランジスタＭ１１を流れる電流を正確に１０００倍するには、ＭＯＳトランジスタＭ１１〜Ｍｍｎの電気的特性が同一であること、いわゆるマッチングが要求される。
【００８２】
また、例えばドライバトランジスタ４３ａ〜４３ｄが、同一の輝度が求められる多数のＬＥＤ（Light Emitting Diode）を発行させるＬＥＤドライバに適用される場合、ドライバトランジスタ４３ａ〜４３ｄ自体にもマッチングが要求される。
【００８３】
図１４は、半導体チップ４１を搭載及び樹脂封止した半導体装置に対応する、応力調整用樹脂層が形成されていない応力測定用半導体装置のパッケージ応力分布の一例を示す図である。
図１５は、半導体チップ４１を搭載及び樹脂封止した半導体装置に対応する、応力調整用樹脂層が形成されている半導体装置のパッケージ応力分布の一例を示す図である。
【００８４】
ドライバトランジスタ４３ａ〜４３ｄを構成するＭＯＳトランジスタにパッケージ応力が加わると、ＭＯＳトランジスタの電気的特性は加わったパッケージ応力の大きさに応じて変動する。
例えば図１４に示すように、ドライバトランジスタ４３ａ〜４３ｄの配置位置で、パッケージ応力の均一度が低く、パッケージ応力の等応力線が密になっている場合、ドライバトランジスタ４３ａ〜４３ｄを構成するＭＯＳトランジスタの電気的特性のバラツキが大きくなる。
【００８５】
そこで、少なくともドライバトランジスタ４３ａ〜４３ｄの配置位置でパッケージ応力の均一度が向上するように、例えば応力値１.２以上の範囲に対して半導体チップ上に応力調整用樹脂層を形成すれば、図１５に示すように、ドライバトランジスタ４３ａ〜４３ｄを構成するＭＯＳトランジスタの電気的特性のバラツキを小さくすることができ、ドライバトランジスタ４３ａ〜４３ｄ間のマッチング性及び各ドライバトランジスタ４３ａ〜４３ｄ内のＭＯＳトランジスタのマッチング性を向上させることができる。
【００８６】
以上、本発明の実施例を説明したが、本発明はこれらに限定されるものではなく、形状、材料、配置、個数などは一例であり、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。
【産業上の利用可能性】
【００８７】
本発明は、半導体装置のパッケージ応力に起因する素子特性の変動に関する技術に適用できる。例えば、配置位置の違いによる素子特性の変動量のバラツキを低減するために半導体装置のパッケージ応力の分布バラツキを低減する技術に適用できる。
【符号の説明】
【００８８】
１，２１  半導体装置
５，２７，４１  半導体チップ
９，９ａ，９ｂ，９ｃ，９ｄ，９ｅ，９ｆ，３１  応力調整用樹脂層
１５，３３  封止樹脂
４３ａ，４３ｂ，４３ｃ，４３ｄ  ドライバトランジスタ（多出力カレントミラー回路）
【先行技術文献】
【特許文献】
【００８９】
【特許文献１】特開２００５−０５７２８２号公報
【特許文献２】特開２０１０−０１６２９６号公報
【特許文献３】特開２０００−００７８９０号公報
【特許文献４】特開２０００−２２６４９７号公報
【特許文献５】特開２００９−０６５０５２号公報
【特許文献６】特許３９４６１０７号公報
【図１】
2012212703.tif 000003
【図２】
2012212703.tif 000004
【図３】
2012212703.tif 000005
【図４】
2012212703.tif 000006
【図５】
2012212703.tif 000007
【図６】
2012212703.tif 000008
【図７】
2012212703.tif 000009
【図８】
2012212703.tif 000010
【図９】
2012212703.tif 000011
【図１０】
2012212703.tif 000012
【図１１】
2012212703.tif 000013
【図１２】
2012212703.tif 000014
【図１３】
2012212703.tif 000015
【図１４】
2012212703.tif 000016
【図１５】
2012212703.tif 000017