(57)【要約】【課題】出力ダイナミックレンジを低下させることなく出力インピーダンスを変化させることができる出力回路及び増幅回路を提供する。【解決手段】実施形態によれば、可変抵抗回路と、第１のトランジスタと、プッシュプル回路と、を備えたことを特徴とする出力回路が提供される。前記可変抵抗回路は、第１の抵抗と前記第１の抵抗に接続された第１のスイッチ素子とを有する。前記第１のトランジスタは、前記可変抵抗回路と直列的に接続され、前記第１の抵抗の抵抗値よりも出力抵抗の大きい状態にバイアスされる。前記プッシュプル回路は、前記第１のトランジスタにより駆動される。【選択図】図１
2012004784.tif 000002
【特許請求の範囲】
【請求項１】
第１の抵抗と前記第１の抵抗に接続された第１のスイッチ素子とを有する可変抵抗回路と、
前記可変抵抗回路と直列的に接続され、前記第１の抵抗の抵抗値よりも出力抵抗の大きい状態にバイアスされた第１のトランジスタと、
前記第１のトランジスタにより駆動されるプッシュプル回路と、
を備えたことを特徴とする出力回路。
【請求項２】
前記プッシュプル回路は、
電源電圧が供給される第２のトランジスタと、
前記第２のトランジスタと接地との間に接続された第３のトランジスタと、
を有し、
前記可変抵抗回路は、前記第１のトランジスタに前記電源電圧を供給することを特徴とする請求項１記載の出力回路。
【請求項３】
前記可変抵抗回路と並列的に接続された第２の抵抗をさらに備えたことを特徴とする請求項１または２に記載の出力回路。
【請求項４】
前記第１の抵抗の抵抗値は、前記第２の抵抗の抵抗値よりも小さいことを特徴とする請求項３記載の出力回路。
【請求項５】
請求項１〜４のいずれか１つに記載の出力回路と、
入力信号を増幅して前記出力回路に出力する前置増幅回路と、
を備えたことを特徴とする増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、出力回路及び増幅回路に関する。
【背景技術】
【０００２】
プッシュプル回路は、電源電圧変動、周囲温度依存などの外部環境要因に対し変動が少なく、また一定振幅の交流信号を出力することが容易である。そのため、低周波帯域から高周波帯域の様々な負荷を駆動する出力回路として広く利用されている。プッシュプル回路の出力インピーダンスは、負荷インピーダンスに応じて設定される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平０６−２６８４５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、プッシュプル回路の出力インピーダンスは、回路定数により決まるため変更が困難である。また、出力端子に部品を外付けして変更すると出力ダイナミックレンジを低下させてしまう。例えば、出力インピーダンスを大きくするために抵抗を接続すると、接続した抵抗による電圧降下のため出力信号のレベルの低下や雑音増加を招く。また、出力インピーダンスを下げるために対接地に抵抗等を接続すると、出力電流が増加し出力ダイナミックレンジを低下させてしまう。
このため、プッシュプル回路を出力回路に用いたＩＣ開発ではあらかじめシステムとして後段に繋げるためのインピーダンスを数値化しておく必要があり、汎用目的のＩＣには向かない欠点がある。
【０００５】
そこで、出力ダイナミックレンジを低下させることなく出力インピーダンスを変化させることができる出力回路及び増幅回路を提供する。
【課題を解決するための手段】
【０００６】
実施形態によれば、可変抵抗回路と、第１のトランジスタと、プッシュプル回路と、を備えたことを特徴とする出力回路が提供される。前記可変抵抗回路は、第１の抵抗と前記第１の抵抗に接続された第１のスイッチ素子とを有する。前記第１のトランジスタは、前記可変抵抗回路と直列的に接続され、前記第１の抵抗の抵抗値よりも出力抵抗の大きい状態にバイアスされる。前記プッシュプル回路は、前記第１のトランジスタにより駆動される。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態に係る出力回路の構成を例示する回路図である。
【図２】第１の実施形態に係る出力回路の構成を例示する他の回路図である。
【図３】第２の実施形態に係る増幅回路の構成を例示する回路図である。
【発明を実施するための形態】
【０００８】
以下、本発明の実施形態について図面を参照して詳細に説明する。なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００９】
（第１の実施形態）
図１は、第１の実施形態に係る出力回路の構成を例示する回路図である。
図１に表したように、出力回路１は、入力信号Ｖｉｎを第１のトランジスタ４及びプッシュプル回路１３で増幅して出力信号Ｖｏｕｔを出力する回路である。第１のトランジスタ４は、入力信号Ｖｉｎを増幅してプッシュプル回路１３を駆動する。プッシュプル回路１３は、出力信号Ｖｏｕｔを出力する。また、可変抵抗回路１０は、第１のトランジスタ４の負荷回路となっている。
【００１０】
プッシュプル回路１３においては、第２のトランジスタ２、抵抗５、第３のトランジスタ３及び抵抗６が、互いに直列的に接続されている。第２のトランジスタ２と第３のトランジスタ３とは、第１のトランジスタ４により、互いに逆相に駆動され、出力信号Ｖｏｕｔを出力する。
第２及び第３のトランジスタ２、３は、ｎｐｎトランジスタである。
第２のトランジスタ２のコレクタには、電源電圧Ｖｃｃが供給される。第２のトランジスタ２のエミッタは抵抗５を介して出力信号Ｖｏｕｔを出力する。なお、抵抗５は、第２のトランジスタ２のベース・エミッタ間にかかるサージ電圧から第２のトランジスタ２を保護し、また、出力インピーダンスを調整する。
【００１１】
第３のトランジスタ３のコレクタは、抵抗５を介して第２のトランジスタ２のエミッタに接続される。第３のトランジスタ３のエミッタは、抵抗６を介して接地Ｇｎｄに接続される。第３のトランジスタ３は、抵抗５、６を介して、第２のトランジスタ２と接地Ｇｎｄとの間に接続される。なお、抵抗６は、第３のトランジスタ３のエミッタ電流を規定する。
【００１２】
第１のトランジスタ４は、可変抵抗回路１０と直列的に接続されている。
第１のトランジスタ４のコレクタには、第２の抵抗７及び可変抵抗回路１０を介して電源電圧Ｖｃｃが供給される。第１のトランジスタ４のコレクタは、第２のトランジスタ２のベースに接続される。第１のトランジスタ４のエミッタは、抵抗８を介して接地Ｇｎｄに接続される。第１のトランジスタ４のコレクタとエミッタは、それぞれ第２のトランジスタ２、第３のトランジスタ３を駆動する。
【００１３】
第１のトランジスタ４のベースには、入力信号Ｖｉｎが入力される。第１のトランジスタ４のベースは、抵抗９を介して第３のトランジスタ３のコレクタに接続される。抵抗９は、第３のトランジスタ３にバイアス電圧を供給する。
【００１４】
第２の抵抗７及び可変抵抗回路１０は、第１のトランジスタ４のコレクタ抵抗である。抵抗８は、第１のトランジスタ４のエミッタ抵抗であり、第１のトランジスタ４のエミッタ電流を制限するとともに、第３のトランジスタ３のベース・エミッタ間にバイアス電圧を供給する。
【００１５】
可変抵抗回路１０においては、第１のスイッチ素子１１と、第１の抵抗１２と、が直列的に接続されている。そして、可変抵抗回路１０は、第２の抵抗７と並列に接続され、第１のトランジスタ４のコレクタ抵抗を構成する。
第１のスイッチ素子１１は、ＦＥＴ（Field effect transistor）である。例えば、Ｎチャンネル形ＭＯＳＦＥＴ（以下、ＮＭＯＳ）やＰチャンネル形ＭＯＳＦＥＴ（以下、ＰＭＯＳ）を用いることができる。第１のスイッチ素子１１のドレインに電源電圧Ｖｃｃが供給される。第１のスイッチ素子１１のソースには、第１の抵抗１２の一端が接続され、第１の抵抗１２の他端は、第１のトランジスタ４のコレクタに接続される。
【００１６】
第１のスイッチ素子１１のゲートには、ハイレベルまたはローレベルの制御信号Ｖｃｔｌが入力される。
ここで、ハイレベルは、第１のスイッチ素子１１が導通状態になり、そのオン抵抗が十分小さい値になるゲート電圧である。第１のスイッチ素子１１として、例えばＮＭＯＳを用いた場合、ハイレベルは電源電圧Ｖｃｃとすることができる。ローレベルは、第１のスイッチ素子１１が遮断状態になり、ドレイン・ソース間の遮断状態を十分維持できるゲート電圧である。第１のスイッチ素子１１として、例えばＮＭＯＳを用いた場合、ローレベルは接地電位とすることができる。
【００１７】
制御信号Ｖｃｔｌがローレベルのとき、第１のスイッチ素子１１は遮断状態になり、第１の抵抗１２の接続は切り離され、可変抵抗回路１０の両端間の抵抗値は、ほぼ無限大になる。第１のトランジスタ４のコレクタ抵抗は、第２の抵抗７の抵抗値にほぼ等しくなる。
【００１８】
制御信号Ｖｃｔｌがハイレベルのとき、第１のスイッチ素子１１は導通状態になり、第１の抵抗１２は、第２の抵抗７と並列に接続された状態になる。可変抵抗回路１０の両端間の抵抗値は、第１のスイッチ素子１１のオン抵抗の値が第１の抵抗１２の抵抗値と比較して十分小さければ、第１の抵抗１２の抵抗値に等しくなる。第１のトランジスタ４のコレクタ抵抗は、第２の抵抗７と第１の抵抗１２との合成抵抗の値に等しくなる。
【００１９】
このように、制御信号Ｖｃｔｌにより、可変抵抗回路１０の両端間の抵抗値を変化させて、第１のトランジスタ４のコレクタ抵抗を変化させることができる。
第２の抵抗７の抵抗値をＲ７、可変抵抗回路１０の抵抗値をＲ１０とすると、第２の抵抗７と可変抵抗回路１０との合成抵抗の抵抗値Ｒ２は、（１）式で表される。
【００２０】
Ｒ２＝Ｒ７×Ｒ１０／（Ｒ７＋Ｒ１０）  …（１）
【００２１】
出力端子から出力回路１を見たときの出力インピーダンスＺ１は、第２のトランジスタ２の電流増幅率をｈｆｅ、抵抗５の抵抗値をＲ４、第１のトランジスタ４のコレクタのインピーダンスをＺｃとして、（２）式で表される。
【００２２】
Ｚ１＝（Ｒ４＋Ｒ２／ｈｆｅ）×Ｚｃ
／（Ｒ４＋Ｒ２／ｈｆｅ＋Ｚｃ）  …（２）
ただし、電流増幅率ｈｆｅは、周波数依存性を含めた交流電流増幅率である。また、（２）式は、実数部のみで表した近似式である。
【００２３】
（２）式に表したように、制御信号Ｖｃｔｌのレベルにより可変抵抗回路１０の抵抗値Ｒ１０を変化させて、出力回路１の出力インピーダンスＺ１を変化させることができる。また、以下に説明するように、可変抵抗回路１０の抵抗値Ｒ１０を変化させた場合でも、第３のトランジスタ３のエミッタ電流Ｉ２は変化しない。
【００２４】
第１のトランジスタ４のエミッタ電流Ｉ１は、第１のトランジスタ４のベース電圧、ベース・エミッタ間電圧をそれぞれＶｂ、Ｖｂｅ１、抵抗８の抵抗値をＲ８として、（３）式のように表される。
【００２５】
Ｉ１＝（Ｖｂ−Ｖｂｅ１）／Ｒ８            …（３）
ただし、第１のトランジスタ４がオンのとき、ベース・エミッタ間電圧Ｖｂｅ１はほぼ０．７Ｖである。
【００２６】
第３のトランジスタ３のエミッタ電流Ｉ２は、第３のトランジスタ３のベース・エミッタ間電圧をＶｂｅ２、抵抗６の抵抗値をＲ６として、（４）式のように表される。
Ｉ２＝（Ｖｂ−Ｖｂｅ１−Ｖｂｅ２）／Ｒ６  …（４）
ただし、第３のトランジスタ３がオンのとき、ベース・エミッタ間電圧Ｖｂｅ２はほぼ０．７Ｖである。
【００２７】
また、第１のトランジスタ４のコレクタ電圧Ｖｃは、（５）式で表される。
Ｖｃ＝Ｖｃｃ−Ｉ１×Ｒ２              …（５）
【００２８】
ここで、第１のトランジスタ４のコレクタ抵抗の抵抗値Ｒ２は、（１）式で表されるように、可変抵抗回路１０の抵抗値Ｒ１０の値により変化する。抵抗値Ｒ２が変化すると、第１のトランジスタ４のコレクタ電圧Ｖｃも変化する。しかし、第１のトランジスタ４のコレクタ・エミッタ間電圧Ｖｃｅが、トランジスタの飽和領域よりも絶対値が高い電圧、例えば０．４Ｖ以上であれば、コレクタ電圧Ｖｃの変化は、コレクタ・エミッタ間電圧Ｖｃｅの変化となる。
このとき、第１のトランジスタ４は、コレクタ抵抗の抵抗値Ｒ２よりもコレクタ・エミッタ間の出力抵抗が十分大きい状態にバイアスされている。
【００２９】
そのため、第１のトランジスタ４のコレクタ・エミッタ間電圧Ｖｃｅが上記のように変化する領域であれば、コレクタ抵抗の抵抗値Ｒ２を変化させても、第１及び第３のトランジスタ４、３のそれぞれのエミッタ電流Ｉ１、Ｉ２は、変化しない。すなわち、可変抵抗回路１０の抵抗値Ｒ１０の変化によりコレクタ抵抗の抵抗値Ｒ２が変化しても、第１のトランジスタ４のコレクタ電圧Ｖｃのみが変化するため、第３のトランジスタ３のエミッタ電流Ｉ２は変化しない。
【００３０】
出力回路１の出力信号Ｖｏｕｔのダイナミックレンジは、第２及び第３のトランジスタ２、３を流れる電流と、出力信号Ｖｏｕｔが供給される負荷によって決まる。従って、可変抵抗回路１０の抵抗値Ｒ１０を変化させても、第３のトランジスタ３のエミッタ電流Ｉ２が変化しなければ、ダイナミックレンジが低下することはない。
コレクタ抵抗の抵抗値Ｒ２は、第２の抵抗７の抵抗値Ｒ７と可変抵抗回路１０の抵抗値Ｒ１０との合成抵抗であり、Ｒ２≦Ｒ１０である。従って、第１のトランジスタ４のコレクタ・エミッタ間電圧Ｖｃｅが上記のように変化する領域は、可変抵抗回路１０の第１の抵抗１２の抵抗値よりも、第１のトランジスタ４の出力抵抗が十分大きい状態にバイアスされた状態ということもできる。
なお、バイポーラトランジスタの場合、コレクタ・エミッタ間電圧は、トランジスタの飽和領域のほぼ０．４Ｖから最大定格値まで変化可能である。
【００３１】
出力回路１は、直流から高周波帯域まで、様々な電子回路の出力段として用いることができ、入力信号Ｖｉｎを増幅して出力信号Ｖｏｕｔとして出力する。
出力回路１においては、出力ダイナミックレンジを低下させることなく出力インピーダンスを変化させることができる。
【００３２】
図２は、第１の実施形態に係る出力回路の構成を例示する他の回路図である。
出力回路１ａは、図１に表した出力回路１の可変抵抗回路１０を可変抵抗回路１０ａに置き換えた構成である。第１のトランジスタ４、プッシュプル回路１３については、図１に表した出力回路１と同様である。
【００３３】
可変抵抗回路１０ａは、第１のスイッチ素子１１ａ、１１ｂと、第１の抵抗１２ａ、１２ｂと、を有する。可変抵抗回路１０ａは、図１に表した可変抵抗回路１０に第１のスイッチ素子１１ｂと第１の抵抗１２ｂとを追加した構成である。
可変抵抗回路１０ａは、第２の抵抗７と並列に接続され、第１のトランジスタ４のコレクタ抵抗を構成する。
【００３４】
第１のスイッチ素子１１ａ、１１ｂは、ＦＥＴである。例えば、ＮＭＯＳやＰＭＯＳを用いることができる。第１のスイッチ素子１１ａ、１１ｂのそれぞれのドレインに電源電圧ＶＣＣが供給される。第１のスイッチ素子１１ａのソースには、第１の抵抗１２ａの一端が接続され、第１の抵抗１２ａの他端は、第１のトランジスタ４のコレクタに接続される。
第１のスイッチ素子１１ｂのソースには、第１の抵抗１２ｂの一端が接続され、第１の抵抗１２ｂの他端は、第１のトランジスタ４のコレクタに接続される。
【００３５】
第１のスイッチ素子１１ａのゲートには、ハイレベルまたはローレベルの制御信号Ｖｃｔｌ１が入力される。第１のスイッチ素子１１ｂのゲートには、ハイレベルまたはローレベルの制御信号Ｖｃｔｌ２が入力される。
【００３６】
ここで、ハイレベルは、第１のスイッチ素子１１ａ、１１ｂがそれぞれ導通状態になり、そのオン抵抗が十分小さい値になるゲート電圧である。第１のスイッチ素子１１ａ、１１ｂとして、例えばＮＭＯＳを用いた場合、ハイレベルは電源電圧Ｖｃｃとすることができる。
【００３７】
ローレベルは、第１のスイッチ素子１１ａ、１１ｂがそれぞれ遮断状態になり、ドレイン・ソース間の遮断状態を十分維持できるゲート電圧である。第１のスイッチ素子１１ａ、１１ｂとして、例えばＮＭＯＳを用いた場合、ローレベルは接地電位とすることができる。
【００３８】
制御信号Ｖｃｔｌ１、Ｖｃｔｌ２として、それぞれローレベル及びハイレベルの４通りの組合せが可能であり、可変抵抗回路１０ａの抵抗値を４段階に変化させることができる。
出力回路１ａは、直流から高周波帯域まで、様々な電子回路の出力段として用いることができ、入力信号Ｖｉｎを増幅して出力信号Ｖｏｕｔとして出力する。
出力回路１ａにおいては、出力ダイナミックレンジを低下化させることなく出力インピーダンスを変化させることができる。
【００３９】
なお、図１においては、可変抵抗回路１０として、１組の第１のスイッチ素子１１、第１の抵抗１２を有する構成を例示した。また、図２においては、可変抵抗回路１０ａとして、２組の第１のスイッチ素子１１ａ、１１ｂ、第１の抵抗１２ａ、１２ｂを有する構成を例示した。しかし、任意数の第１のスイッチ素子、第１の抵抗を有する構成としてもよい。
【００４０】
また、図１、図２においては、第１〜第３のトランジスタ２〜４として、バイポーラトランジスタを用いた構成を例示したが、ＣＭＯＳなどＦＥＴを用いてもよい。また、第１のスイッチ素子１１としてＦＥＴを用いた構成を例示したが、バイポーラトランジスタを用いてもよい。
【００４１】
出力回路１、１ａは、上記のとおり、直流から高周波帯域まで、様々な電子回路の出力段として用いることができる。例えば、前置増幅回路とともに用いて、微弱な信号を増幅する増幅回路を構成することができる。この場合、増幅回路の出力インピーダンスは、後段回路の入力インピーダンスに合わせて、出力ダイナミックレンジを低下させることなく変化させることができる。
【００４２】
（第２の実施形態）
図３は、第２の実施形態に係る増幅回路の構成を例示する回路図である。
図３に表したように、増幅回路１４においては、出力回路１を出力段として用い、出力回路１の前段に前置増幅回路１５を設けている。
増幅回路１４は、信号Ｉｎを前置増幅回路１５及び出力回路１により増幅して、出力信号Ｖｏｕｔを出力する回路である。増幅回路１４の出力インピーダンスは、出力回路１の出力インピーダンスＺ１に等しく、制御信号Ｖｃｔｌのレベルにより変化させることができる。
【００４３】
前置増幅回路１５は、信号Ｉｎを増幅して信号Ｖｉｎを出力する。信号Ｉｎは、例えば、ビデオ帯域の信号である。
出力回路１は、図１に表した出力回路１と同様であり、入力信号Ｖｉｎを増幅して出力信号Ｖｏｕｔを出力する。出力回路１の制御信号Ｖｃｔｌには、抵抗１６を介して接地電位がローレベルとして入力されている。従って、出力回路１の出力インピーダンスＺ１は、可変抵抗回路１０の抵抗値Ｒ１０は、ほぼ無限大の場合の値になっている。第１のトランジスタ４のコレクタ抵抗が大きい状態、すなわち第２の抵抗７の抵抗値Ｒ７と等しい状態であり、出力インピーダンスＺ１が大きい状態になっている。
【００４４】
また、出力信号Ｖｏｕｔは、信号ライン１７を介して、後段回路１８に入力される。ここで、後段回路１８は、例えば、パルス波形の信号により駆動されるアクチュエータを有する。後段回路１８の入力インピーダンスはＺ２である。信号ライン１７を介して、出力信号Ｖｏｕｔを正確に伝送するためには、増幅回路１４の出力インピーダンスＺ１と、後段回路１８の入力インピーダンスＺ２と、を整合させる必要がある。
【００４５】
増幅回路１４においては、制御信号Ｖｃｔｌのレベルにより出力インピーダンスＺ１を制御信号Ｖｃｔｌのレベルにより変化させることができる。そのため、増幅回路１４の出力に負荷回路を追加してインピーダンスを調整する必要がなく、出力ダイナミックレンジを低下化させることがない。
また、上記のように増幅回路１４の出力インピーダンスＺ１と、後段回路１８の入力インピーダンスＺ２との整合を取る場合の他に、後段回路１８を駆動するのに、最適な出力インピーダンスＺ１に設定したい場合もあり得る。
【００４６】
例えば、出力インピーダンスＺ１を後段回路１８の入力インピーダンスＺ２よりも十分小さくして後段回路１８を定電圧駆動する場合や、出力インピーダンスＺ１を後段回路１８の入力インピーダンスＺ２よりも十分大きくして後段回路１８を定電流駆動する場合もあり得る。
この場合も、出力回路１、増幅回路１４を用いることができる。外付け回路を追加する必要がないため、ダイナミックレンジを低下させることなく出力インピーダンスＺ１を変化させることができる。例えば、第１の抵抗１１の抵抗値を第２の抵抗７の抵抗値よりも十分に小さく設定する。制御信号Ｖｃｔｌがローレベルのときは、第２の抵抗７により定まる大きな出力インピーダンスＺ１になる。また、制御信号Ｖｃｔｌがハイレベルのときは、ほぼ第１の抵抗１１の抵抗値により定まる小さい出力インピーダンスＺ１になる。
このように、出力インピーダンスＺ１が小さいものと大きいものと、それぞれ専用の出力回路を有する増幅回路を用いる必要はない。
【００４７】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４８】
１、１ａ  出力回路
２  第２のトランジスタ
３  第３のトランジスタ
４  第１のトランジスタ
５、６、８、９、１６  抵抗
７  第２の抵抗
１０、１０ａ  可変抵抗回路
１１、１１ａ、１１ｂ  第１のスイッチ素子
１２、１２ａ、１２ｂ  第１の抵抗
１３  プッシュプル回路
１４  増幅回路
１５  前置増幅回路
１７  信号ライン
１８  後段回路
【図１】
2012004784.tif 000003
【図２】
2012004784.tif 000004
【図３】
2012004784.tif 000005