(57)【要約】【課題】チップサイズの縮小化や多ビット化に対応した半導体装置を提供する。【解決手段】第１及び第２チップパッド列４Ａ，４Ｂの端部よりも外側に位置する第３チップパッド列４Ｃが、第１チップパッド列４Ａと第２チップパッド列４Ｂとの間の中心線の延長線上に並んで配置されている。これにより、第３チップパッド列４Ｃを構成するチップパッド４は、第１及び第２チップパッド列４Ａ，４Ｂを構成するチップパッド４よりも、第１又は第２ボンディングパッド列６Ａ，６Ｂを構成するボンディングパッド６に対するＹ方向の距離を大きく確保することができる。したがって、これらチップパッド４とボンディングパッド６との間を接続するボンディングワイヤー７のＹ方向に対する角度を緩和することが可能である。【選択図】図１
2012018988.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップがパッケージ基板上に実装されてなる半導体装置であって、
前記半導体チップは、前記パッケージ基板と対向する面の中央部分に位置して、複数のチップパッドが一の方向に平行に並ぶ第１チップパッド列及び第２チップパッド列と、前記第１及び第２チップパッド列の端部よりも外側に位置して、複数のチップパッドが前記一の方向に並ぶ第３チップパッド列とを有し、
前記パッケージ基板は、前記半導体チップの第１、第２及び第３チップパッド列を外方に臨ませる開口部と、前記半導体チップが実装される面とは反対側の面に位置して、複数のボンディングパッドが前記開口部の第１チップパッド列側の開口端に沿って並ぶ第１ボンディングパッド列と、複数のボンディングパッドが前記開口部の第２チップパッド列側の開口端に沿って並ぶ第２ボンディングパッド列とを有し、
前記第１チップパッド列を構成するチップパッドがボンディングワイヤーを介して前記第１ボンディングパッド列を構成するボンディングパッドと電気的に接続され、
前記第２チップパッド列を構成するチップパッドがボンディングワイヤーを介して前記第２ボンディングパッド列を構成するボンディングパッドと電気的に接続され、
前記第３チップパッド列を構成するチップパッドがボンディングワイヤーを介して前記第１又は第２ボンディングパッド列を構成するボンディングパッドと電気的に接続され、
なお且つ、各ボンディングワイヤーの前記一の方向と直交する方向に対する角度が４５゜以下であることを特徴とする半導体装置。
【請求項２】
前記第１及び第２チップパッド列を構成するチップパッドは、その並び方向において前記第１及び第２ボンディングパッド列を構成するボンディングパッドと順に接続されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第３チップパッド列を構成するチップパッドは、その並び方向において前記第１又は第２ボンディングパッド列を構成するボンディングパッドと交互に接続されていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記第３チップパッド列は、記第１チップパッド列と前記第２チップパッド列との間の中心線の延長線上に並んで配置されていることを特徴とする請求項１〜３の何れか一項に記載の半導体装置。
【請求項５】
前記第３チップパッド列は、前記第１及び第２チップパッド列を挟んだ一の方向の両側に配置されていることを特徴とする請求項１〜４の何れか一項に記載の半導体装置。
【請求項６】
前記第１及び第２ボンディングパッドは、前記半導体チップが実装される面とは反対側の面に配置された複数のパッケージ配線の一端に設けられていることを特徴とする請求項１〜５の何れか一項に記載の半導体装置。
【請求項７】
前記複数のパッケージ配線の他端には、それぞれ外部接続端子が設けられ、
前記外部接続端子は、前記第１及び第２ボンディングパッド列の外側に位置して、前記一の方向及び前記一の方向と直交する方向に複数並んで配置されていることを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記外部接続端子は、はんだボール又は電極パッドであることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記開口部が封止材によって封止されていることを特徴とする請求項１〜８の何れか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップがパッケージ基板上に実装されてなる半導体装置に関する。
【背景技術】
【０００２】
近年、半導体チップの集積度が年々向上し、それに伴って配線の微細化や多層化などが進んでいる。一方、半導体パッケージ（半導体装置）の高密度実装化のためには、パッケージサイズの小型化が必要となっている。例えば、ＢＧＡ(Ball Grid Array)やＣＳＰ(Chip Size Package)などの半導体パッケージは、パッケージ基板上に半導体チップを実装し、この半導体チップとパッケージ基板との間をワイヤーボンディング等で接続した構造を有している。この場合、パッケージ基板の裏面全面に外部接続用のはんだボール等の外部接続端子を配置することができるため、多ピン化に対応可能なパッケージ形態となっている。
【０００３】
ここで、従来の半導体装置の一例として図１０に示すｗＢＧＡ(window Ball Grid Array)型の半導体パッケージ１００について説明する。
この半導体パッケージ１００は、半導体チップ１０１がパッケージ基板１０２上に実装されてなるものであり、この半導体チップ１０１のパッケージ基板１０２と対向する側の面には、複数のチップパッド１０３が配置されている。これら複数のチップパッド１０３は、半導体チップ１０１の中央部分において、一の方向（図１０中に示すＸ方向）に並ぶ２列の第１チップパッド列１０３Ａ及び第２チップパッド列１０３Ｂを構成している。
【０００４】
一方、パッケージ基板１０２には、半導体チップ１０１の第１及び第２チップパッド列１０３Ａ，１０３Ｂを外方に臨ませる開口部１０４が設けられている。また、パッケージ基板１０２の半導体チップ１０１が実装される面とは反対側の面には、複数のボンディングパッド１０５が配置されている。これら複数のボンディングパッド１０５は、開口部１０４を挟んだ一の方向と直交する方向（図１０中に示すＹ方向）の一方側において、Ｘ方向に並ぶ１列の第１ボンディングパッド列１０５Ａと、その他方側において、Ｘ方向に並ぶ１列の第２ボンディングパッド列１０５Ｂとを構成している。
【０００５】
そして、第１チップパッド列１０３Ａを構成するチップパッド１０３は、その並び方向（Ｘ方向）において順に、第１ボンディングパッド列１０５Ａを構成するボンディングパッド１０５とボンディングワイヤー１０６を介して電気的に接続されている。同様に、第２チップパッド列１０３Ｂを構成するチップパッド１０３は、その並び方向（Ｘ方向）において順に、第２ボンディングパッド列１０５Ｂを構成するボンディングパッド１０５とボンディングワイヤー１０６を介して電気的に接続されている。
【０００６】
また、パッケージ基板１０２の半導体チップ１０１が実装される面とは反対側の面には、複数のはんだボール１０７が設けられている。これら複数のはんだボール１０７は、第１及び第２ボンディングパッド列１０５Ａ，１０５Ｂの外側において、Ｘ方向及びＹ方向にそれぞれ並んで配置されている。また、パッケージ基板１０２の半導体チップ１０１が実装される面とは反対側の面には、複数のパッケージ配線１０８が形成されており、その一端に上記ボンディングパッド１０５が配置され、その他端に上記はんだボール１０７が配置された構成となっている。
【０００７】
ところで、近年のチップサイズの縮小化や多ビット化に伴って、上記半導体チップ１０１に配置されるチップパッド１０３の数が増加すると共に、その狭ピッチ化も進んできている。これに伴って、設計ルールの制約条件によって、パッケージ配線１０８のレイアウトが非常に困難となってきている。
【０００８】
具体的に、図１１に拡大して示す半導体パッケージ１００において、パッケージ基板１０２上のボンディングパッド１０５からはんだボール１０７までパッケージ配線１０８を引き回すことが可能な領域（引回し領域）Ｓには制限がある。したがって、上述したチップサイズの縮小化や多ビット化に伴って、第１及び第２ボンディングパッド列１０５Ａ，１０５Ｂを構成するチップパッド１０３の数が増加したり、隣接するチップパッド１０３の間隔（ピッチ）が狭くなったりすると、図１１中の囲み部分Ｚに示すチップパッド列１０３Ａ，１０３Ｂの両端において、チップパッド１０３とボンディングパッド１０５との間を接続するボンディングワイヤー１０６の角度が設計ルールの制約条件を超えてしまう可能性がある。
【０００９】
例えば図１２に示すように、Ｘ方向において隣接するチップパッド１０３の間隔Ｅを３００μｍ、Ｙ方向において隣接するボンディングパッド１０５の間隔Ｆを１５０μｍとした設計ルールでは、ボンディングワイヤー１０６のＹ方向に対する角度θは、このボンディングワイヤー１０６と隣接するチップパッド１０３又はボンディングパッド１０５との干渉（短絡）を防ぐために、４５゜以下となるように規定されている。なお、上記チップパッド１０３の間隔Ｅ及びボンディングパッド１０５の間隔Ｆは、キャピラリー（ボンディング時のツール）サイズに起因して、このキャピラリーとボンディングワイヤー１０６との接触を防ぐために規定されている。
【００１０】
しかしながら、ＤＤＲ２×３２のように多ビット化が進むと、ＤＤＲ２×１６などに比べてパッケージ配線１０８の本数が増加することになる。このため、上記半導体パッケージ１００では、チップパッド１０３の間隔Ｂを最小値とした２列のチップパッド列１０３Ａ，１０３Ｂを配置しても、上記ボンディングパッド１０５の間隔Ｂを最小値とし、なお且つ、上記引回し領域Ｓの確保を優先したボンディングパッド１０５の配置では、チップパッド列１０３Ａ，１０３Ｂの両端において、ボンディングワイヤー１０６の角度θが４５゜を超えてしまうため、設計ルール違反となってしまう。
【００１１】
このような問題の解消するため、例えば図１３に示すように、上記ボンディングパッド１０５を千鳥配置とすることが考えられる。しかしながら、千鳥配置では、ボンディングワイヤー１０６の角度θが設計ルールを超える問題が解消される代わりに、パッケージ基板１０２上の一部の引回し領域Ｓにパッケージ配線１０８が集中し過ぎてしまい、現状の設計ルールでは全てのパッケージ配線１０８を引き回すことが困難となる。
【００１２】
なお、本発明に関連する先行技術文献としては、例えば下記特許文献１がある。この特許文献１には、半導体チップの中央部分に軸対照的に２列に配列されたチップパッドと、１列に配列されたチップパッドとを含む構成が記載されている。しかしながら、この特許文献１には、上述したチップパッド１０３とボンディングパッド１０５との間を接続するボンディングワイヤー１０６の角度θが設計ルールの制約条件を超えてしまう可能性についての記載はなく、多ビット化に対応するためにチップパッドを２列に配列した構成が記載されているだけである。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開平６−３５００５２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
上述したように、近年のチップサイズの縮小化や多ビット化に伴って、半導体チップ１０１に配置されるチップパッド１０３の数が増加する（具体的にはチップパッド列が１列から２列となる）と共に、その狭ピッチ化も進む傾向にある。したがって、上述した設計ルールを満足しつつ、チップサイズの縮小化や多ビット化に対応できるレイアウトが求められている。
【課題を解決するための手段】
【００１５】
本発明に係る半導体装置は、半導体チップがパッケージ基板上に実装されてなる半導体装置であって、半導体チップは、パッケージ基板と対向する面の中央部分に位置して、複数のチップパッドが一の方向に平行に並ぶ第１チップパッド列及び第２チップパッド列と、第１及び第２チップパッド列の端部よりも外側に位置して、複数のチップパッドが一の方向に並ぶ第３チップパッド列とを有し、パッケージ基板は、半導体チップの第１、第２及び第３チップパッド列を外方に臨ませる開口部と、半導体チップが実装される面とは反対側の面に位置して、複数のボンディングパッドが開口部の第１チップパッド列側の開口端に沿って並ぶ第１ボンディングパッド列と、複数のボンディングパッドが開口部の第２チップパッド列側の開口端に沿って並ぶ第２ボンディングパッド列とを有し、第１チップパッド列を構成するチップパッドがボンディングワイヤーを介して第１ボンディングパッド列を構成するボンディングパッドと電気的に接続され、第２チップパッド列を構成するチップパッドがボンディングワイヤーを介して第２ボンディングパッド列を構成するボンディングパッドと電気的に接続され、第３チップパッド列を構成するチップパッドがボンディングワイヤーを介して第１又は第２ボンディングパッド列を構成するボンディングパッドと電気的に接続され、なお且つ、各ボンディングワイヤーの一の方向と直交する方向に対する角度が４５゜以下であることを特徴とする。
【発明の効果】
【００１６】
以上のように、本発明によれば、チップサイズの縮小化や多ビット化に対応したレイアウトが可能となる。したがって、半導体チップに配置されるチップパッドの数が増加する場合でも、信頼性を犠牲にすることなく、パッケージ基板上にチップパッドの数に応じたパッケージ配線の引回し領域を確保すことが可能となる。また、隣接するボンディングワイヤー同士の短絡や、ボンディングワイヤーと隣接するチップパッド又はボンディングパッドとの短絡といった問題も回避することが可能である。
【図面の簡単な説明】
【００１７】
【図１】本発明を適用した半導体パッケージの一例を示す平面図である。
【図２】図１に示す半導体パッケージのＹ方向の縦断面図である。
【図３】チップパッドとボンディングパッドとの間を接続するボンディングワイヤーの角度を説明するための平面図である。
【図４】図１に示す半導体パッケージの製造工程を順に説明するための図であり、（ａ）はその平面図、（ｂ）はその断面図である
【図５】図１に示す半導体パッケージの製造工程を順に説明するための図であり、（ａ）はその平面図、（ｂ）はその断面図である
【図６】図１に示す半導体パッケージの製造工程を順に説明するための断面図である
【図７】図１に示す半導体パッケージの製造工程を順に説明するための断面図である
【図８】図１に示す半導体パッケージの製造工程を順に説明するための断面図である
【図９】図１に示す半導体パッケージの製造工程を順に説明するための断面図である
【図１０】従来の半導体パッケージの一例を示す平面図である。
【図１１】図１０に示す半導体パッケージの要部を拡大して示す平面図である。
【図１２】図１０に示す半導体パッケージのチップパッド列の両端においてボンディングワイヤーの角度θが４５゜を超えてしまう場合を示す平面図である。
【図１３】ボンディングパッドが千鳥配置された半導体パッケージの一例を示す平面図である。
【発明を実施するための形態】
【００１８】
以下、本発明を適用した半導体装置について、図面を参照して詳細に説明する。
なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。
【００１９】
先ず、本発明を適用した半導体装置の一例として、例えば図１及び図２に示すｗＢＧＡ型の半導体パッケージ１について説明する。なお、図１は、この半導体パッケージ１の要部を示す平面図であり、図２は、この半導体パッケージ１の要部を示す断面図である。
【００２０】
この半導体パッケージ１は、図１及び図２に示すように、平面視で矩形状を為す半導体チップ２が、平面視で矩形状を為すパッケージ基板３上に実装された構造を有している。
【００２１】
半導体チップ２は、パッケージ基板３よりも小さく、接着剤や接着フィルム（ＤＡＦ:Die Attached Film）などの接着層２ａを介してパッケージ基板３の実装面の中央部分に接着固定されている。
【００２２】
また、半導体チップ２のパッケージ基板３と対向する側の面には、複数のチップパッド４が配置されている。これら複数のチップパッド４は、半導体チップ２の中央部分に位置して、一の方向（図１中に示すＸ方向）に直線状に並ぶ２列の第１チップパッド列４Ａ及び第２のチップパッド列４Ｂと、これら第１及び第２チップパッド列４Ａ，４Ｂの端部よりも外側に位置して、Ｘ方向に直線状に並ぶ１列の第３チップパッド列４Ｃとを構成している。
【００２３】
このうち、第１チップパッド列４Ａを構成するチップパッド４と、第２チップパッド列４Ｂを構成するチップパッド４とは、互いに平行に並んで配置されている。一方、第３チップパッド列４Ｃを構成するチップパッド４は、第１チップパッド列４Ａと第２チップパッド列４Ｂとの間の中心線の延長線上に並んで配置されている。
【００２４】
パッケージ基板３は、プリント配線板からなり、その中央部分には、半導体チップ２の第１、第２及び第３チップパッド列４Ａ，４Ｂ，４Ｃを外方に臨ませる矩形状の開口部５が設けられている。この開口部５は、Ｘ方向において半導体チップ２よりも大きく、Ｙ方向において半導体チップ２よりも小さい平面視略矩形状の孔部を形成している。
【００２５】
パッケージ基板３の半導体チップ２が実装される面とは反対側の面には、複数のボンディングパッド６が配置されている。これら複数のボンディングパッド６は、開口部５の第１チップパッド列４Ａ側の開口端に沿って直線状に並ぶ１列の第１ボンディングパッド列６Ａと、開口部５の第２チップパッド列４Ｂ側の開口端に沿って直線状に並ぶ１列の第２ボンディングパッド列６Ｂとを構成している。
【００２６】
そして、第１チップパッド列４Ａを構成するチップパッド４は、その並び方向（Ｘ方向）において順に、第１ボンディングパッド列６Ａを構成するボンディングパッド６とボンディングワイヤー７を介して電気的に接続されている。また、第２チップパッド列４Ｂを構成するチップパッド４は、その並び方向（Ｘ方向）において順に、第２ボンディングパッド列６Ｂを構成するボンディングパッド６とボンディングワイヤー７を介して電気的に接続されている。
【００２７】
一方、第３チップパッド列４Ｃを構成するチップパッド４は、その並び方向（Ｘ方向）において順に、第１又は第２ボンディングパッド列６Ａ，６Ｂを構成するボンディングパッド６とボンディングワイヤー７を介して電気的に接続されている。さらに、第３チップパッド列４Ｃを構成するチップパッド４は、その並び方向（Ｘ方向）において、第１ボンディングパッド列６Ａを構成するボンディングパッド６と、第２ボンディングパッド列６Ｂを構成するボンディングパッド６とに対してボンディングワイヤー７により交互に（互い違いに）接続されている。
【００２８】
パッケージ基板３の半導体チップ２が実装される面とは反対側の面には、外部接続端子となる複数のはんだボール８が設けられている。これら複数のはんだボール８は、第１及び第２ボンディングパッド列６Ａ，６Ｂの外側において、Ｘ方向及びＹ方向にそれぞれ格子状に並んで配置されている。
【００２９】
また、パッケージ基板３の半導体チップ２が実装される面とは反対側の面には、開口部５を挟んだ第１ボンディングパッド列６Ａ側に位置して複数のパッケージ配線９が引き回された第１引回し領域Ｓ１と、開口部５を挟んだ第２ボンディングパッド列６Ｂ側に位置して複数のパッケージ配線９が引き回された第２引回し領域Ｓ２とが設けられている。
【００３０】
そして、第１引回し領域Ｓ１に配置されたパッケージ配線９の一端には、それぞれ第１ボンディングパッド列６Ａを構成するボンディングパッド６が配置され、その他端には、それぞれはんだボール８が配置されている。一方、第２引回し領域Ｓ２に配置されたパッケージ配線９の一端には、それぞれ第２ボンディングパッド６Ｂを構成するボンディングパッド６が配置され、その他端には、それぞれ上記はんだボール８が配置されている。
【００３１】
また、半導体パッケージ１では、チップパッド４とボンディングパッド６との間の結線部分を保護するため、開口部５が結線後に封止樹脂（封止材）１０によって封止されている。また、この半導体パッケージ１では、半導体チップ２を保護するため、最終的にパッケージ基板３の半導体チップ２が実装される側の面が封止樹脂（封止材）１１により封止されている。これらの封止樹脂１０，１１は、例えば、エポキシ樹脂などの熱硬化性樹脂に、ガラス繊維などからなるフィラーを充填したものからなる。
【００３２】
一方、パッケージ基板３の半導体チップ２が実装される面とは反対側の面は、上記ボンディングパッド６と上記はんだボール８が配置された部分を除いてソルダーレジストなどの絶縁膜１２によって覆われている。
【００３３】
以上のような構造を有する半導体パッケージ１では、第１及び第２チップパッド列４Ａ，４Ｂの端部よりも外側に位置する第３チップパッド列４Ｃが、第１チップパッド列４Ａと第２チップパッド列４Ｂとの間の中心線の延長線上に並んで配置されている。
【００３４】
ここで、図３に示すように、Ｘ方向において隣接するチップパッド４の間隔Ａと、Ｘ方向において隣接するボンディングパッド６の間隔Ｂと、これらチップパッド４とボンディングパッド６とのＸ方向におけるオフセット量Ｃを同一としたときに、チップパッド４とボンディングパッド６とのＹ方向の距離が図３（Ａ）に示す短い距離Ｄ１の場合と、図３（Ｂ）に示す長い距離Ｄ２の場合において、チップパッド４とボンディングパッド６との間を接続するボンディングワイヤー７のＹ方向に対する角度を比較すると、図３（Ａ）に示す距離Ｄが短い場合の角度θ１よりも、図３（Ｂ）に示す距離Ｄが長い場合の角度θ２の方が、その角度を緩和（θ１＞θ２）することが可能である。
【００３５】
このことから、上記第３チップパッド列４Ｃを構成するチップパッド４は、第１及び第２チップパッド列４Ａ，４Ｂを構成するチップパッド４よりも、第１又は第２ボンディングパッド列６Ａ，６Ｂを構成するボンディングパッド６に対するＹ方向の距離を大きく確保することができる。したがって、これらチップパッド４とボンディングパッド６との間を接続するボンディングワイヤー７のＹ方向に対する角度を緩和することが可能である。
【００３６】
これにより、上記図１０に示す従来の半導体パッケージ１００では、第１及び第２チップパッド列１０３Ａ，１０３Ｂの両端において、ボンディングワイヤー１０６のＹ方向に対する角度θが４５゜を超えてしまうのに対して、上記図１に示す本発明の半導体パッケージ１００では、各ボンディングワイヤー７のＹ方向に対する角度を４５゜以下にすることが可能である。
【００３７】
以上のようにして、本発明を適用した半導体パッケージ１では、チップサイズの縮小化や多ビット化に対応したレイアウトが可能となる。すなわち、半導体チップ２に配置されるチップパッド４の数が増加する場合でも、信頼性を犠牲にすることなく、パッケージ基板３上にチップパッド４の数に応じたパッケージ配線９の引回し領域Ｓ１，Ｓ２を確保すことが可能となる。また、隣接するボンディングワイヤー７同士の短絡や、ボンディングワイヤー７と隣接するチップパッド４又はボンディングパッド６との短絡といった問題も回避することが可能である。
【００３８】
次に、上記半導体パッケージ１の製造工程について説明する。
上記半導体パッケージ１を製造する際は、先ず、図４（ａ），（ｂ）に示すように、上記パッケージ基板３となる部分３０ａが複数並んで形成された母パッケージ基板３０を用意する。この母パッケージ基板３０は、枠部３０ｂの内側に上記パッケージ基板３となる部分３０ａをマトリックス状に複数並べて形成したものであり、上記パッケージ基板３となる部分３０ａには、それぞれ上記開口部５が設けられている。また、枠部３０ｂには、この母パッケージ基板３０を位置決めするための孔部３０ｃが設けられている。そして、この母パッケージ基板３０は、最終的にダイシングラインＬに沿って切断することで、上記パッケージ基板３となる部分３０ａを個々のパッケージ基板３として切り出すことが可能となっている。
【００３９】
次に、図５（ａ），（ｂ）に示すように、母パッケージ基板３０の各パッケージ基板３の実装面となる部分に半導体チップ２を実装する。具体的には、半導体チップ２の第１、第２及び第３チップパッド列４Ａ，４Ｂ，４Ｃが開口部５から露出するように、母パッケージ基板３０の各パッケージ基板３となる部分３０ａに接着層２ａを介して半導体チップ２を固定する。
【００４０】
次に、図６に示すように、各パッケージ基板３となる部分３０ａに設けられた上記ボンディングパッド６と、各半導体チップ２に設けられた上記チップパッド４との間を、Ａｕ線やＣｕ線等からなるボンディングワイヤー７により結線する。
【００４１】
すなわち、第１チップパッド列４Ａを構成するチップパッド４と、第１ボンディングパッド列６Ａを構成するボンディングパッド６との間を、その並び方向（Ｘ方向）において順にボンディングワイヤー７により結線していく。また、第２チップパッド列４Ｂを構成するチップパッド４と、第２ボンディングパッド列６Ｂを構成するボンディングパッド６との間を、その並び方向（Ｘ方向）において順にボンディングワイヤー７により結線していく。
【００４２】
一方、第３チップパッド列４Ｃを構成するチップパッド４と、第１又は第２ボンディングパッド列６Ａ，６Ｂを構成するボンディングパッド６との間を、その並び方向（Ｘ方向）において順にボンディングワイヤー７により結線していく。さらに、第３チップパッド列４Ｃを構成するチップパッド４を、その並び方向（Ｘ方向）において、第１ボンディングパッド列６Ａを構成するボンディングパッド６と、第２ボンディングパッド列６Ｂを構成するボンディングパッド６とに対してボンディングワイヤー７により交互に（互い違いに）結線していく。
【００４３】
本発明では、上述したようにチップパッド４とボンディングパッド６との間を接続するボンディングワイヤー７のＹ方向に対する角度θを４５゜以下に緩和することが可能であり、チップサイズの縮小化や多ビット化に対応したレイアウトが可能となっている。
【００４４】
次に、図７に示すように、チップパッド４とボンディングパッド６との間の結線部分を保護するため、結線後に開口部５を封止樹脂（封止材）１０により封止する。具体的に、この開口部５を封止樹脂１０によって封止する際は、半導体チップ２のＸ方向の両端部よりも外側にはみ出した開口部５の隙間から封止樹脂１０をパッケージ基板３の半導体チップ２を実装する面側から流し込むことによって行うことができる。
【００４５】
また、各半導体チップ２を保護するため、母パッケージ基板３０の各パッケージ基板３となる部分３０ａの実装面を封止樹脂（封止材）１１により封止する。この封止工程では、例えばトランスファー方式やポッティング方式などのモールド成形法を用いることができる。
【００４６】
次に、図８に示すように、母パッケージ基板３０の各パッケージ基板３となる部分３０ａの実装面とは反対側の面にはんだボール８を配置する。このはんだボール８の配置は、吸着機構４１を用いてパッケージ基板３となる部分３０ａ毎に行う。
【００４７】
次に、図９に示すように、母パッケージ基板３０の封止材１１側にダイシングテープ４２を貼着した後、ダイシングブレード４３を用いて母パッケージ基板３０をダイシングテープ４２とは反対側からダイシングラインＬに沿って切断する。これにより、個々の半導体パッケージ１に分割する。そして、これら半導体パッケージ１をダイシングテープ４２から引き剥がすことで、上記図１に示す半導体パッケージ１を得ることができる。
【００４８】
以上のような工程を経ることによって、上記半導体パッケージ１を一括して製造することが可能である。また、本発明では、このようなＭＡＰ（Mold Array Process）と呼ばれる複数の半導体パッケージ１を一括して封止する生産方式を用いることにより、上記半導体パッケージ１を効率良く製造することができるため、その製造コストの低減を図ることが可能である。
【００４９】
なお、本発明は、上記実施形態のものに必ずしも限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
具体的に、上記実施形態では、パッケージ基板３及び母パッケージ基板３０として、例えばガラスエポキシ樹脂からなる基材の面上にＣｕ等の導電材料からなる配線を形成したプリント配線板を用いることができるが、例えばＴＣＰ(Tape Carrier Package)型の半導体装置のように、ポリイミド樹脂等からなるフレキシブルプリント配線板の上に半導体チップを実装した半導体パッケージに対しても、本発明を適用することが可能である。
【００５０】
また、上記実施形態では、パッケージ基板３の一面にパッケージ配線９が配置された構成となっているが、このような構成に限らず、上記パッケージ基板３として、複数のプリント配線板が積層された多層プリント配線板を用いることも可能である。
【００５１】
また、上記実施形態では、パッケージ基板３の中央部分に開口部５が設けられた構成について説明したが、この開口部５によってパッケージ基板３が２つに分割された構成であってもよい。
【００５２】
また、上記実施形態では、パッケージ基板３上に１つの半導体チップ２が実装された構成について説明したが、パッケージ基板３上に複数の半導体チップ２が実装された構成であってもよい。
【００５３】
また、上記実施形態では、外部接続端子としてはんだボールを用いたＢＧＡ型の半導体装置に適用した場合について説明したが、外部接続端子として電極パッドを用いたＬＧＡ（Land Grid Array）型の半導体装置に本発明を適用することも可能である。
【符号の説明】
【００５４】
１…半導体パッケージ  ２…半導体チップ  ２ａ…接着層  ３…パッケージ基板  ４…チップパッド  ４Ａ…第１チップパッド列  ４Ｂ…第２チップパッド列  ４Ｂ…第３チップパッド列  ５…開口部  ６…ボンディングパッド  ６Ａ…第１ボンディングパッド列  ６Ｂ…第２ボンディングパッド列  ７…ボンディングワイヤー  ８…はんだボール（外部接続端子）  ９…パッケージ配線  １０，１１…封止樹脂（封止材）  １２…絶縁膜  ３０…母パッケージ基板
【図１】
2012018988.tif 000003
【図２】
2012018988.tif 000004
【図３】
2012018988.tif 000005
【図４】
2012018988.tif 000006
【図５】
2012018988.tif 000007
【図６】
2012018988.tif 000008
【図７】
2012018988.tif 000009
【図８】
2012018988.tif 000010
【図９】
2012018988.tif 000011
【図１０】
2012018988.tif 000012
【図１１】
2012018988.tif 000013
【図１２】
2012018988.tif 000014
【図１３】
2012018988.tif 000015