(57)【要約】【課題】簡単な構成の回路で簡便な信号処理を行うことで、視認性を損なうことなく容易にリアルタイム動画表示が可能となる動画処理装置とそれを備えた表示装置および表示装置付きスイッチを提供することを目的とする。【解決手段】アナログ映像信号をデジタルＲＧＢ信号に変換し１画像として画像データを出力する処理と、前記画像データのサイズを前記小形表示装置に表示可能なサイズにリサイズする処理と、リサイズした前記画像データを前記小形表示装置に送信する処理とを行う回路を、画像デコーダＬＳＩ２と、バッファＦＩＦＯメモリ３と、制御用マイコン４とで構成し、前記リサイズ処理を間引きによる映像信号縮小処理とする。【選択図】図１
2012015869.tif 000002
【特許請求の範囲】
【請求項１】
撮影された映像を小形表示装置にリアルタイムに表示させるための映像信号処理において、アナログ映像信号をデジタルＲＧＢ信号に変換し１画像として画像データを出力する処理と、前記画像データのサイズを前記小形表示装置に表示可能なサイズにリサイズする処理と、リサイズした前記画像データを前記小形表示装置に送信する処理とを行う回路を、画像デコーダＬＳＩと、バッファＦＩＦＯメモリと、制御用マイコンとで構成し、前記リサイズ処理を間引きによる映像信号縮小処理としたことを特徴とする動画処理装置。
【請求項２】
請求項１記載の動画処理装置において、前記小形表示装置に画像表示完了後、前記画像デコーダＬＳＩから送信される同期信号を前記制御用マイコンが確認して次の画像データを前記バッファＦＩＦＯメモリに書き込むことを特徴とする動画処理装置。
【請求項３】
請求項１記載の動画処理装置において、前記小形表示装置を１２８×１２８ピクセル以下としたことを特徴とする動画処理装置。
【請求項４】
請求項１記載の動画処理装置において、前記制御用マイコンに搭載されたＳＲＡＭを８キロバイト以下としたことを特徴とする動画処理装置。
【請求項５】
請求項１乃至４の何れか一項記載の動画処理装置を備えたことを特徴とする表示装置。
【請求項６】
請求項１乃至４の何れか一項記載の動画処理装置を備えたことを特徴とする表示装置付きスイッチ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、動画処理装置とそれを備えた表示装置および表示装置付きスイッチに関するものである。
【背景技術】
【０００２】
従来、撮像した画像データを表示手段の解像度に合わせるための変換処理手段として、画像データを参照して水平方向の解像度を表示手段の水平方向の解像度に対応した解像度に変換する水平解像度変換手段と、表示手段の水平方向１ラインの解像度に応じた記憶容量を持つデータバッファと、データバッファに記憶した１ラインの画像データを参照して画像データの垂直方向の解像度を表示手段の垂直方向の解像度に対応した解像度に変換する垂直解像度変換手段とを備え、小容量のデータバッファにて画像の拡大縮小変換をリアルタイムに実施することが可能となるもの（下記特許文献１参照）があった。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−１９７３４８号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記した従来の処理手段では、撮影された動画の映像信号を複雑な構成の回路で高度な信号処理を行っていたため、回路設計や信号処理のプログラミングに高度な知識や高価な部品が必要であった。また、信号処理を行う回路を専用のＩＣで構成する場合には、多額の投資や作製時間が必要であった。
【０００５】
そこで本発明は、上記状況に鑑みて、簡単な構成の回路で簡便な信号処理を行うことで、視認性を損なうことなく容易にリアルタイム動画表示が可能となる動画処理装置とそれを備えた表示装置および表示装置付きスイッチを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、上記目的を達成するために、
〔１〕撮影された映像を小形表示装置にリアルタイムに表示させるための映像信号処理において、アナログ映像信号をデジタルＲＧＢ信号に変換し１画像として画像データを出力する処理と、前記画像データのサイズを前記小形表示装置に表示可能なサイズにリサイズする処理と、リサイズした前記画像データを前記小形表示装置に送信する処理とを行う回路を、画像デコーダＬＳＩと、バッファＦＩＦＯメモリと、制御用マイコンとで構成し、前記リサイズ処理を間引きによる映像信号縮小処理としたことを特徴とする。
〔２〕上記〔１〕記載の動画処理装置において、前記小形表示装置に画像表示完了後、前記画像デコーダＬＳＩから送信される同期信号を前記制御用マイコンが確認して次の画像データを前記バッファＦＩＦＯメモリに書き込むことを特徴とする。
〔３〕上記〔１〕記載の動画処理装置において、前記小形表示装置を１２８×１２８ピクセル以下としたことを特徴とする。
〔４〕上記〔１〕記載の動画処理装置において、前記制御用マイコンに搭載されたＳＲＡＭを８キロバイト以下としたことを特徴とする。
〔５〕上記〔１〕乃至〔４〕の何れか一項記載の動画処理装置を備えた表示装置としたことを特徴とする。
〔６〕上記〔１〕乃至〔４〕の何れか一項記載の動画処理装置を備えた表示装置付きスイッチとしたことを特徴とする。
【発明の効果】
【０００７】
本発明によれば、次のような効果を奏することができる。
（１）リサイズ処理を間引きによる映像信号縮小処理としたので、高速かつ簡便な方法で映像信号処理が可能となるため、小形表示装置にリアルタイムに動画が表示できる。
（２）表示に影響を与えないデータを間引きして画像データを縮小するので、視認性を損なうことなく小形表示装置に動画が表示できる。
（３）映像信号処理を行う回路を市販の部品で構成したので、容易に動画処理装置を実現できる。
（４）処理能力が低く小容量のＳＲＡＭを搭載した制御用マイコンで回路を構成したので、簡易かつ安価に回路が構成できる。
（５）小形表示装置に画像表示後、画像デコーダＬＳＩから送信される同期信号を制御用マイコンが確認して次の画像データをバッファＦＩＦＯメモリに書き込むので、遅延なくリアルタイムに動画が表示できる。
（６）動画表示装置を備えた表示装置としたので、安価かつ容易に動画表示が可能な表示装置が実現できる。
（７）動画表示装置を備えた表示装置付きスイッチとしたので、安価かつ容易に動画表示が可能な表示装置付きスイッチが実現できる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施例を表す動画処理装置のブロック図である。
【図２】本発明の実施例を表す動画処理装置の映像信号処理の原理を示す図である。
【図３】本発明の実施例を表す動画処理装置の制御用マイコンで行われるプログラムのフローチャートである。
【図４】本発明の実施例を表す動画処理装置を備えた表示装置の分解斜視図である。
【図５】本発明の実施例を表す動画処理装置を備えた表示装置の斜視図である。
【図６】本発明の実施例を表す動画処理装置を備えた表示装置付きスイッチの分解斜視図である。
【図７】本発明の実施例を表す動画処理装置を備えた表示装置付きスイッチの斜視図である。
【発明を実施するための形態】
【０００９】
本発明の動画処理装置とそれを備えた表示装置および表示装置付きスイッチは、アナログ映像信号をデジタルＲＧＢ信号に変換し１画像として画像データを出力する処理と、前記画像データのサイズを前記小形表示装置に表示可能なサイズにリサイズする処理と、リサイズした前記画像データを前記小形表示装置に送信する処理とを行う回路を、画像デコーダＬＳＩと、バッファＦＩＦＯメモリと、制御用マイコンとで構成し、前記リサイズ処理を間引きによる映像信号縮小処理とする。
【実施例】
【００１０】
以下、本発明の実施例について、図面を参照しながら詳細に説明する。
【００１１】
図１は本発明の実施例を表す動画処理装置のブロック図、図２は本発明の実施例を表す動画処理装置の映像信号処理の原理を示す図、図３は本発明の実施例を表す動画処理装置の制御用マイコンで行われるプログラムのフローチャートを示している。
【００１２】
これらの図において、１は撮影装置、２は画像デコーダＬＳＩ、３はバッファＦＩＦＯメモリ、４は制御用マイコン、５は画像デコーダＬＳＩ２、バッファＦＩＦＯメモリ３および制御用マイコン４で構成される動画処理回路、６は小形表示装置である。撮影装置１は撮影された映像をアナログ信号で出力する機器である。動画処理回路５はプリント基板（図示なし）上に市販の画像デコーダＬＳＩ２、バッファＦＩＦＯメモリ３、制御用マイコン４およびその他部品（図示なし）を実装して構成されている。
【００１３】
撮影装置１で撮影された映像はアナログ信号として出力され、出力されたアナログ信号は画像デコーダＬＳＩ２に入力され、デジタルＲＧＢ信号に変換される。変換されたデジタルＲＧＢ信号は１画面分の画像データとしてバッファＦＩＦＯメモリ３にパラレル送信されて保存される。制御用マイコン４はバッファＦＩＦＯメモリ３にアクセスすると、バッファＦＩＦＯメモリ３に保存された画像データがパラレル送信され、この画像データを間引きして縮小しＳＲＡＭに保存する。制御用マイコン４のＳＲＡＭに保存された画像データは小形表示装置６に送信され、撮影された映像が表示される。そして、小形表示装置６に画像データが表示された後、画像デコーダＬＳＩ２から送信される同期信号を制御用マイコン４が確認し、次の画像データがバッファＦＩＦＯメモリ３に書き込まれ、同様の処理が行われる。
【００１４】
ここで、制御用マイコン４で行われる映像信号の処理を具体的に説明する。例えば、画像デコーダＬＳＩ２から出力される画像データが３２０×２４０ピクセルである場合、６４×４８ピクセルの小形表示装置６に表示するには、画像データを１／５にリサイズする必要がある。３２０×２４０ピクセルの画像データは画面の左上のピクセルから順に右のピクセルへと連続しており、３２０ピクセル全ての画像データが出力されると次のラインの画像データが出力され、２４０ライン全てが出力されると１画面分の画像データとなる。図２に示すように、横方向の処理として、１ピクセル（表示データ７）を読み取り後４ピクセル（破棄データ８）を破棄し、続けて１ピクセルを読み取り後４ピクセルを破棄する。これを６４回繰り返すことで横方向の画像データを１／５に縮小することができる。次に縦方向の処理として、１ラインを読み込み後４ラインを無視する。これにより、１ライン読み取り後の３２０ピクセル×４ラインの１２８０ピクセル（破棄データ８）を破棄することで、縦方向の画像データを１／５に縮小することができる。縮小された画像データは小形表示装置６に送信される。
【００１５】
このように、本実施例に示す動画処理装置は、動画処理回路５を市販の画像デコーダＬＳＩ２と、バッファＦＩＦＯメモリ３と、制御用マイコン４とで構成し、簡単な構成の回路で必要最低限の簡便な方法により映像信号処理を行い、表示に影響を与えないデータを破棄することで画像データを間引きして縮小するため、視認性を損なうことなく容易にリアルタイム動画表示ができるという特徴を有している。
【００１６】
本実施例では、画像デコーダＬＳＩから出力される画像データを３２０×２４０ピクセルとしているが、６４０×４８０ピクセル等の画像データでもよく、小形表示装置の画面サイズも６４×４８ピクセル以外としてもよく、種々の方法が考えられる。
【００１７】
図４は本発明の実施例を表す動画処理装置を備えた表示装置の分解斜視図、図５は本発明の実施例を表す動画処理装置を備えた表示装置の斜視図を示している。
【００１８】
これらの図において、９は表示装置、１２は画像デコーダＬＳＩ、１３はバッファＦＩＦＯメモリ、１４は制御用マイコン、１６は表示装置９を接続するソケット、１７はプリント基板、１８はケース、１９はカバーである。動画処理回路１５はプリント基板１７上に市販の画像デコーダＬＳＩ１２、バッファＦＩＦＯメモリ１３、制御用マイコン１４、ソケット１６およびその他部品（図示なし）を実装して構成されている。ケース１８には嵌合突起１８ａが形成され、カバー１９には、嵌合突起１８ａと嵌合する嵌合孔１９ａと表示装置９が嵌められる貫通孔１９ｂが形成されている。
【００１９】
プリント基板１７に画像デコーダＬＳＩ１２、バッファＦＩＦＯメモリ１３、制御用マイコン１４、ソケット１６およびその他部品（図示なし）が実装されてケース１８内に配設され、ソケット１６に表示装置９が接続される。そして、表示装置９が貫通孔１９ｂに嵌まるようにカバー１９が被され、嵌合突起１８ａと嵌合孔１９ａの嵌合によりケース１８とカバー１９が嵌合されて、動画処理装置を備えた表示装置が完成される。
【００２０】
ここで、制御用マイコン１４で行われる映像信号の処理を具体的に説明する。例えば、画像デコーダＬＳＩ１２から出力される画像データが３２０×２４０ピクセルである場合、６４×４８ピクセルの表示装置９に表示するには、画像データを１／５にリサイズする必要がある。３２０×２４０ピクセルの画像データは画面の左上のピクセルから順に右のピクセルへと連続しており、３２０ピクセル全ての画像データが出力されると次のラインの画像データが出力され、２４０ライン全てが出力されると１画面分の画像データとなる。図２に示すように、横方向の処理として、１ピクセル（表示データ７）を読み取り後４ピクセル（破棄データ８）を破棄し、続けて１ピクセルを読み取り後４ピクセルを破棄する。これを６４回繰り返すことで横方向の画像データを１／５に縮小することができる。次に縦方向の処理として、１ラインを読み込み後４ラインを無視する。これにより、１ライン読み取り後の３２０ピクセル×４ラインの１２８０ピクセル（破棄データ８）を破棄することで、縦方向の画像データを１／５に縮小することができる。縮小された画像データは表示装置９に送信される。
【００２１】
以上のように構成された本発明の動画処理装置を備えた表示装置は、撮影装置（図示なし）で撮影された映像がアナログ信号として画像デコーダＬＳＩ１２に入力され、入力されたアナログ信号は画像デコーダＬＳＩ１２でデジタルＲＧＢ信号に変換される。変換されたデジタルＲＧＢ信号は１画面分の画像データとしてバッファＦＩＦＯメモリ１３にパラレル送信されて保存される。制御用マイコン１４はバッファＦＩＦＯメモリ１３にアクセスすると、バッファＦＩＦＯメモリ１３に保存された画像データがパラレル送信され、この画像データを間引きして縮小しＳＲＡＭに保存する。制御用マイコン１４のＳＲＡＭに保存された画像データは表示装置９に送信され、撮影された映像が表示される。そして、表示装置９に画像データが表示された後、画像デコーダＬＳＩ１２から送信される同期信号を制御用マイコン１４が確認し、次の画像データがバッファＦＩＦＯメモリ１３に書き込まれ、同様の処理が行われる。
【００２２】
このように、本実施例に示す動画処理装置を備えた表示装置は、動画処理回路１５を市販の画像デコーダＬＳＩ１２と、バッファＦＩＦＯメモリ１３と、制御用マイコン１４とで構成し、映像信号処理を表示に影響を与えないデータを破棄することで画像データを間引きして縮小する処理とし、簡単な構成の回路で必要最低限の簡便な方法により映像信号処理を行って画像データを表示装置９に送信するため、視認性を損なうことなく容易にリアルタイム動画表示ができるという特徴を有している。
【００２３】
本実施例では、表示装置と動画処理装置をソケットで接続しているが、表示装置と動画処理装置を一体的に組み込んでもよい。また、アナログ信号の入力については図示しなかったが、入力ケーブルをコネクタ接続や直接半田付けとしてもよく、種々の方法が考えられる。
【００２４】
図６は本発明の実施例を表す動画処理装置を備えた表示装置付きスイッチの分解斜視図、図７は本発明の実施例を表す動画処理装置を備えた表示装置付きスイッチの斜視図を示している。
【００２５】
これらの図において、１０は表示装置付きスイッチ、２２は画像デコーダＬＳＩ、２３はバッファＦＩＦＯメモリ、２４は制御用マイコン、２６は表示装置付きスイッチ１０を接続するソケット、２７はプリント基板、２８はケース、２９はカバーである。動画処理回路２５はプリント基板２７上に市販の画像デコーダＬＳＩ２２、バッファＦＩＦＯメモリ２３、制御用マイコン２４、コネクタ２６およびその他部品（図示なし）を実装して構成されている。ケース２８には嵌合突起２８ａが形成され、カバー２９には、嵌合突起２８ａと嵌合する嵌合孔２９ａと表示装置付きスイッチ１０が嵌められる貫通孔２９ｂが形成されている。
【００２６】
プリント基板２７に画像デコーダＬＳＩ２２、バッファＦＩＦＯメモリ２３、制御用マイコン２４、ソケット２６およびその他部品（図示なし）が実装されてケース２８内に配設され、ソケット２６に表示装置付きスイッチ１０が接続される。そして、表示装置付きスイッチ１０が貫通孔２９ｂに嵌まるようにカバー２９が被され、嵌合突起２８ａと嵌合孔２９ａの嵌合によりケース２８とカバー２９が嵌合されて、動画処理装置を備えた表示装置付きスイッチが完成される。
【００２７】
ここで、制御用マイコン２４で行われる映像信号の処理を具体的に説明する。例えば、画像デコーダＬＳＩ２２から出力される画像データが３２０×２４０ピクセルである場合、６４×４８ピクセルの表示装置付きスイッチ１０に表示するには、画像データを１／５にリサイズする必要がある。３２０×２４０ピクセルの画像データは画面の左上のピクセルから順に右のピクセルへと連続しており、３２０ピクセル全ての画像データが出力されると次のラインの画像データが出力され、２４０ライン全てが出力されると１画面分の画像データとなる。図２に示すように、横方向の処理として、１ピクセル（表示データ７）を読み取り後４ピクセル（破棄データ８）を破棄し、続けて１ピクセルを読み取り後４ピクセルを破棄する。これを６４回繰り返すことで横方向の画像データを１／５に縮小することができる。次に縦方向の処理として、１ラインを読み込み後４ラインを無視する。これにより、１ライン読み取り後の３２０ピクセル×４ラインの１２８０ピクセル（破棄データ８）を破棄することで、縦方向の画像データを１／５に縮小することができる。縮小された画像データは表示装置付きスイッチ１０に送信される。
【００２８】
以上のように構成された本発明の動画処理装置を備えた表示装置付きスイッチは、撮影装置（図示なし）で撮影された映像がアナログ信号として画像デコーダＬＳＩ２２に入力され、入力されたアナログ信号は画像デコーダＬＳＩ２２でデジタルＲＧＢ信号に変換される。変換されたデジタルＲＧＢ信号は１画面分の画像データとしてバッファＦＩＦＯメモリ２３にパラレル送信されて保存される。制御用マイコン２４はバッファＦＩＦＯメモリ２３にアクセスすると、バッファＦＩＦＯメモリ２３に保存された画像データがパラレル送信され、この画像データを間引きして縮小しＳＲＡＭに保存する。制御用マイコン２４のＳＲＡＭに保存された画像データは表示装置付きスイッチ１０に送信され、撮影された映像が表示される。そして、表示装置付きスイッチ１０に画像データが表示された後、画像デコーダＬＳＩ２２から送信される同期信号を制御用マイコン２４が確認し、次の画像データがバッファＦＩＦＯメモリ２３に書き込まれ、同様の処理が行われる。
【００２９】
このように、本実施例に示す動画処理装置を備えた表示装置付きスイッチは、動画処理回路２５を市販の画像デコーダＬＳＩ２２と、バッファＦＩＦＯメモリ２３と、制御用マイコン２４とで構成し、映像信号処理を表示に影響を与えないデータを破棄することで画像データを間引きして縮小する処理とし、簡単な構成の回路で必要最低限の簡便な方法により映像信号処理を行って画像データを表示装置付きスイッチ１０に送信するため、視認性を損なうことなく容易にリアルタイム動画表示ができるという特徴を有している。
【００３０】
本実施例では、表示装置付きスイッチと動画処理装置をソケットで接続しているが、表示装置付きスイッチと動画処理装置を一体的に組み込んでもよい。また、アナログ信号の入力については図示しなかったが、入力ケーブルをコネクタ接続や半田付けとしてもよく、種々の方法が考えられる。
【００３１】
なお、本発明は上記の実施例に限定されるものではなく、本発明の趣旨に基づき種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【産業上の利用可能性】
【００３２】
本発明の動画処理装置とそれを備えた表示装置および表示装置付きスイッチは、簡単な構成の回路で簡便な信号処理を行うことで、視認性を損なうことなく容易にリアルタイム動画表示が可能となる動画処理装置とそれを備えた表示装置および表示装置付きスイッチとして利用可能である。
【符号の説明】
【００３３】
１              撮影装置
２，１２，２２  画像デコーダＬＳＩ
３，１３，２３  バッファＦＩＦＯメモリ
４，１４，２４  制御用マイコン
５，１５，２５  動画処理回路
６              小形表示装置
７              表示データ
８              破棄データ
９              表示装置
１０            表示装置付きスイッチ
１６，２６      ソケット
１７，２７      プリント基板
１８，２８      ケース
１８ａ，２８ａ  嵌合突起
１９，２９      カバー
１９ａ，２９ａ  嵌合孔
１９ｂ，２９ｂ  貫通孔
【図１】
2012015869.tif 000003
【図２】
2012015869.tif 000004
【図３】
2012015869.tif 000005
【図４】
2012015869.tif 000006
【図５】
2012015869.tif 000007
【図６】
2012015869.tif 000008
【図７】
2012015869.tif 000009