(57)【要約】【課題】マスター出力に異常が生じ、制御出力部に誤った制御出力許可が連続してなされる場合に、この誤った制御出力許可を停止し、誤出力を防止する。【解決手段】制御出力モジュール２は、ＰＬＣ６の指令によって、制御対象設備の動作を制御するための第１及び第２の制御出力を制御対象設備４に行う。マスター出力モジュール１は、ＰＬＣ６の指令によって、制御出力モジュール２に供給する駆動電源の継続又は切断を切替え、制御出力モジュール２が第１及び第２の制御出力を行うことの許否を行う。タイマーリレー３２が計時する第１の期間が予め指定した期間より長い場合に、タイマーリレー３２は、接点３２′をオフし、タイマーリレー３２が駆動電源の供給を遮断することによって、制御出力モジュール２が制御対象設備４に行う第１及び第２の制御出力を停止する。【選択図】図１
2012137916.tif 000002
【特許請求の範囲】
【請求項１】
制御指令部の指令によって、制御対象設備の動作を制御するための制御出力を前記制御対象設備に行う制御出力部と、
前記制御指令部の指令によって、前記制御出力部に供給する駆動電源の継続又は切断を切替え、前記制御出力部が制御出力を行うことの許否を行うマスター出力部と、
前記マスター出力部が前記制御出力部に制御出力を行うことを許可している場合に、前記駆動電源が前記制御出力部に連続して供給されている第１の期間を計時する計時部と、
前記第１の期間が予め指定した期間より長い場合に、前記計時部が前記駆動電源の供給を遮断することによって、前記制御出力部が前記制御対象設備に行う前記制御出力を停止する制御出力停止部と、を備えたことを特徴とする誤出力防止回路。
【請求項２】
前記計時部によって前記制御出力停止部が前記制御対象設備に送る制御出力を停止したことを、前記マスター出力部の動作が異常であったことを示すマスター出力異常として前記制御指令部に供給し、前記制御指令部から警報を行わせることを特徴とする請求項１記載の誤出力防止回路。
【請求項３】
前記計時部は、前記制御出力部が前記制御出力を行う第２の期間を計時し、
前記制御出力停止部は、前記第２の期間が、前記予め指定した期間より長い場合に、前記計時部が前記制御出力部に供給する前記駆動電源の供給を遮断して、前記制御出力部が前記制御対象設備に行う前記制御出力を停止することを特徴とする請求項１記載の誤出力防止回路。
【請求項４】
前記計時部によって前記制御出力停止部が前記制御対象設備に送る制御出力を停止したことを、前記制御出力部の動作が異常であったことを示す制御出力異常として前記制御指令部に供給し、前記制御指令部から警報を行わせることを特徴とする請求項３記載の誤出力防止回路。
【請求項５】
制御対象設備の動作を制御するための制御出力の指令を行う制御指令部と、
前記制御指令部の指令によって、前記制御出力を前記制御対象設備に行う制御出力部と、
前記制御指令部の指令によって、前記制御出力部に供給する駆動電源の継続又は切断を切替え、前記制御出力部が制御出力を行うことの許否を行うマスター出力部と、
前記マスター出力部が前記制御出力部に制御出力を行うことを許可している場合に、前記駆動電源が前記制御出力部に連続して供給されている第１の期間を計時する計時部と、
前記第１の期間が予め指定した期間より長い場合に、前記計時部が前記駆動電源の供給を遮断することによって、前記制御出力部が前記制御対象設備に行う前記制御出力を停止する制御出力停止部と、を備えたことを特徴とする誤出力防止システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、制御指令部として用いられるコントローラが動作を制御する対象となる設備（以下、「制御対象設備」と呼ぶ。）に制御出力を行う場合に適用して好適な誤出力防止回路及び誤出力防止システムに関する。
【背景技術】
【０００２】
従来、コントローラを用いて、制御対象設備に制御出力する出力回路がある。このような出力回路は、化学、水処理等のプラントにおけるポンプ・バルブの開閉制御や、電力系統を制御する場合における遮断器の開閉制御等に用いられている。プラントには、コントローラから制御出力を受け、コントローラに応答値を返す入出力装置が取り付けられており、コントローラは受け取った応答値に基づいて円滑に制御出力のための制御指令を行うことができる。
【０００３】
特許文献１には、同一の操作指令を異なる２つの出力装置に与え、両者の出力が同じ内容であれば、誤出力防止スイッチをオンにして操作指令を出力する回路が開示されている。この回路は、入出力装置の故障、コントローラが入出力装置と通信する際に発生するノイズ等によって制御対象設備に誤った制御出力を行うこと（以下、「誤出力」と呼ぶ。）を防止する目的で用いられる。この回路は、制御対象設備に送る制御出力信号の出力を制御すると同時に、マスター出力が制御出力許可を行うことによって、制御出力に用いる共通電源の供給を制御することを可能としており、マスター出力がオンである場合に、制御出力が続き、マスター出力がオフとなると、制御出力が停止する制御を行っている。
【０００４】
特許文献２には、制御対象設備から受け取った状態入力信号と、制御対象設備に出力する制御指令の論理的合理性から制御指令の有効性を判断し、制御出力を許可する誤出力防止装置が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平２−１５３４０１号公報
【特許文献２】実開昭６３−９９９０３公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、従来用いられてきた誤出力防止回路は、マスター出力が長期間オンとなるような異常が発生すると、制御出力部に誤った制御出力許可を出し続けてしまうが、このような状態を回避できなかったため、有効に誤出力を防止できなかった。
【０００７】
本発明はこのような状況に鑑みて成されたものであり、マスター出力に異常が生じ、制御出力部に誤った制御出力許可が連続してなされる場合に、この誤った制御出力許可を停止し、制御対象設備への誤出力を防止することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の誤出力防止回路は、制御指令部の指令によって、制御対象設備の動作を制御するための制御出力を制御対象設備に行う制御出力部と、制御指令部の指令によって、制御出力部に供給する駆動電源の継続又は切断を切替え、制御出力部が制御出力を行うことの許否を行うマスター出力部と、を備える。また、マスター出力部が制御出力部に制御出力を行うことを許可している場合に、駆動電源が制御出力部に連続して供給されている第１の期間を計時する計時部を備える。そして、第１の期間が予め指定した期間より長い場合に、計時部が駆動電源の供給を遮断することによって、制御出力部が制御対象設備に行う制御出力を停止する制御出力停止部を備えている。
【０００９】
また、本発明の誤出力防止システムは、制御対象設備の動作を制御するための制御出力の指令を行う制御指令部と、制御指令部の指令によって、制御出力を制御対象設備に行う制御出力部と、制御指令部の指令によって、制御出力部に供給する駆動電源の継続又は切断を切替え、制御出力部が制御出力を行うことの許否を行うマスター出力部と、を備える。また、マスター出力部が制御出力部に制御出力を行うことを許可している場合に、駆動電源が制御出力部に連続して供給されている第１の期間を計時する計時部を備える。そして、第１の期間が予め指定した期間より長い場合に、計時部が駆動電源の供給を遮断することによって、制御出力部が制御対象設備に行う制御出力を停止する制御出力停止部を備えている。
【発明の効果】
【００１０】
本発明によれば、駆動電源が制御出力部に供給され続けた場合に、計時部が駆動電源の供給を遮断することによって、制御出力部が制御対象設備に行う制御出力を停止する。これにより、例えば、マスター出力部が故障することによって、マスター出力が長期間オンとなるような異常が発生し、制御出力部に誤った制御出力許可が連続してなされる場合に、制御対象設備に誤った制御出力が行われないようにすることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１の実施の形態における誤出力防止回路の構成例を示すリレー回路図である。
【図２】本発明の第１の実施の形態における制御出力とマスター出力を行うための制御信号を生成する論理的ラダー回路の例を示すラダー図である。
【図３】本発明の第２の実施の形態における誤出力防止回路の構成例を示すリレー回路図である。
【発明を実施するための形態】
【００１２】
＜１．第１の実施の形態＞
以下、本発明の第１の実施の形態について、図１と図２を参照して説明する。本実施の形態では、制御出力モジュール２が制御対象設備４に制御出力を行う場合に、制御対象設備４に誤った制御出力を行わないようにする誤出力防止システム８に適用した例（以下、「本例」という。）について説明する。なお、ＰＬＣ６、入出力装置７及び誤出力防止回路３を合わせて、誤出力防止システム８を構成している。また、「制御指令」は、ＰＬＣ６の内部でなされ、ＰＬＣ６は、制御出力モジュール２に第１及び第２の制御出力信号を出力することにより、第１及び第２の制御出力の制御指令を行う。
【００１３】
図１は、誤出力防止システム８の内部構成例を示す。
【００１４】
制御対象設備４の動作を制御するための第１及び第２の制御出力を制御出力モジュール２が出力する場合に、この制御出力モジュール２に対して制御指令部として用いられるＰＬＣ（プログラマブル・ロジック・コントローラ：Programmable Logic Controller）６が制御指令を行う。そして、ＰＬＣ６と誤出力防止回路３の間に設置され、マスター出力（マスター出力信号）、第１及び第２の制御出力（第１及び第２の制御出力信号）及びマスター出力異常（マスター出力異常信号）の入出力を受け持つ入出力装置７は、マスター出力を行うマスター出力モジュール１と、第１及び第２の制御出力を行う制御出力モジュール２と、マスター出力モジュール１の動作に異常が生じた場合にマスター出力異常信号をＰＬＣ６に出力することにより、マスター出力異常を渡す出力異常モジュール５と、を備える。
【００１５】
また、入出力装置７と制御対象設備４の間には、制御出力モジュール２の誤出力を防止する誤出力防止回路３が設置される。制御対象設備４は、制御出力モジュール２から誤出力防止回路３を介して受け取る第１及び第２の制御出力によって動作する。マスター出力、第１及び第２の制御出力を行うタイミングは、ＰＬＣ６に構成される論理的ラダー回路によって制御される（後述する図２参照）。
【００１６】
ここで、誤出力防止回路３における第１の電源線を「Ｎ線」、第２の電源線を「Ｐ線」、第３の電源線を「Ｎ１線」と呼ぶ。Ｎ線とＮ１線は、接点３１′，３２′が同時にオンのときに通電する。
【００１７】
マスター出力モジュール１、マスター出力リレー３１は、ＰＬＣ６の指令によって、制御出力モジュール２に供給する駆動電源の継続又は切断を切替え、制御出力モジュール２が第１及び第２の制御出力を行うことの許否を行うマスター出力部として用いる。また、マスター出力モジュール１は、ＰＬＣ６から入力するマスター出力信号をベースに取り込むｎｐｎ型トランジスタ１１を、マスター出力用トランジスタとして備える。ｎｐｎ型トランジスタ１１のエミッタは、誤出力防止回路３のＮ線に接続され、コレクタが誤出力防止回路３のＰ線に接続される。なお、このマスター出力用トランジスタを、例えば、ｐｎｐ型トランジスタ、電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）、リレー出力等に置き換えて、マスター出力モジュール１及び誤出力防止回路３の回路構成を組み替えてもよい。
【００１８】
制御出力モジュール２は、ＰＬＣ６が出力する２系統の第１及び第２の制御出力信号をベースに取り込む２個のｎｐｎ型トランジスタ２３ａ，２３ｂを、制御出力用トランジスタとして備える。第１及び第２の制御出力は、これら第１及び第２の制御出力信号によって行われる。ここで、第１及び第２の制御出力信号は、プラント制御や電力系統の遮断器操作等で一般的に用いられるパルス出力信号であることを前提とする。
【００１９】
制御出力モジュール２が備えるｎｐｎ型トランジスタ２３ａ，２３ｂのエミッタは、誤出力防止回路３のＮ１線に接続し、コレクタは、誤出力防止回路３のＰ線に制御出力リレー３３ａ，３３ｂを介して接続する。制御出力モジュール２は、ＰＬＣ６が出力する第１及び第２の制御出力信号を受け取ると、制御出力リレー３３ａ，３３ｂに電源を供給し、制御出力リレー３３ａ，３３ｂを駆動する。本例では、制御出力モジュール２、制御出力リレー３３ａ，３３ｂ、及び接点３３ａ′，３３ｂ′を、ＰＬＣ６の指令によって、ＰＬＣ６から入力する第１及び第２の制御出力信号によって表される第１及び第２の制御出力を制御対象設備４に行う制御出力部として用いる。
【００２０】
また、誤出力防止回路３は、マスター出力モジュール１のコレクタとＰ線に接続するマスター出力リレー３１と、マスター出力モジュール１のマスター出力が異常であることを検知するタイマーリレー３２を備える。タイマーリレー３２は、マスター出力モジュール１が制御出力モジュール２に第１及び第２の制御出力を行うことを許可している場合に、駆動電源が制御出力モジュール２に連続して供給されている第１の期間を計時する計時部として用いる。
【００２１】
マスター出力リレー３１の駆動電源はＮ線-Ｐ線間で常に供給されており、マスター出力リレー３１がオンされると接点３１′がオンされ、Ｎ１線−Ｐ線間に電源が供給される。タイマーリレー３２は、Ｐ線とＮ１線の間に接続され、Ｎ１線に設けられる接点３２′が継続してオンされる第１の期間を計測する。
【００２２】
マスター出力リレー３１がオンされると、接点３１′がオンされると同時に、制御出力モジュール２に電源が供給され、誤出力防止回路３は、制御出力モジュール２が第１及び第２の制御出力を行うことを許可する。そして、タイマーリレー３２がタイマーをカウントアップして所定の秒数に達すると、ｂ接点である接点３２′がオフされ、接点３２′′がオンされる。
【００２３】
また、誤出力防止回路３は、制御出力モジュール２における第１及び第２の制御出力が行われるトランジスタのコレクタとＰ線に接続する制御出力リレー３３ａ，３３ｂを備える。マスター出力モジュール１が誤出力防止回路３にマスター出力を行なうと、マスター出力リレー３１が駆動する。マスター出力リレー３１の駆動中に、制御出力モジュール２が誤出力防止回路３に第１及び第２の制御出力を行うと、制御出力リレー３３ａ，３３ｂが接点３３ａ′，３３ｂ′をオンして、制御対象設備４に第１及び第２の制御出力を行う。
【００２４】
また、誤出力防止回路３は、制御対象設備４が備える入力部４３ａ，４３ｂにそれぞれ接続される接点３３ａ′，３３ｂ′を備える。接点３３ａ′，３３ｂ′は、制御出力リレー３３ａ，３３ｂが通電されると、オンされる。接点３３ａ′，３３ｂ′がオンされることにより、制御対象設備４の入力部４３ａ，４３ｂに対して第１及び第２の制御出力が行われる。
【００２５】
マスター出力リレー３１の駆動時間がタイマーリレー３２に予め設定された所定の時間（１０秒〜２０秒程度）を上回ると、タイマーリレー３２が異常に対応した処理を開始する。ここで、マスター出力モジュール１の異常には、例えば、数十秒間にわたってマスター出力リレー３１に駆動電源を供給し、マスター出力リレー３１を駆動し続けるものがある。本例では、タイマーリレー３２は、設定された所定の時間を経過した後、接点３２′をオフにして、制御出力リレー３３ａ，３３ｂの動作を停止する。本例の接点３２′は、第１の期間が予め指定した期間より長い場合に、計時部が駆動電源の供給を遮断することによって、制御出力部が制御対象設備４に行う第１及び第２の制御出力を停止する制御出力停止部として用いられる。
【００２６】
そして、出力異常モジュール５は、制御対象設備４に送る第１及び第２の制御出力が停止したことをタイマーリレー３２の接点３２′′から受け取り、マスター出力モジュール１の動作が異常であったことを表すマスター出力異常信号としてＰＬＣ６に出力する。
【００２７】
なお、タイマーリレー３２が計時する際の駆動時間は、第１及び第２の制御出力に用いられる第１及び第２の制御出力信号のパルス幅よりも長い時間を設定する。また、ＰＬＣ６は、タイマーリレー３２の接点３２′がオフしたことを出力異常モジュール５から知ることができるため、マスター出力異常時の処理やユーザへの警報出力を行うことができる。
【００２８】
図２は、ＰＬＣ６がマスター出力モジュール１と制御出力モジュール２に対して、それぞれマスター出力と制御出力を指令する論理的ラダー回路の例を示す。この論理的ラダー回路は、各リレーに用いられるリレーコイルと接点を、それぞれ記号で表すことによって、ＰＬＣ６の動作を簡略化して説明するものである。
【００２９】
ＰＬＣ６が備える論理的接点６１ａ〜６１ｎは、それぞれ論理的リレーコイル６２ａ〜６２ｎに接続される。論理的接点６１ａ〜６１ｎがオンされると、論理的リレーコイル６２ａ〜６２ｎにそれぞれ対応する第１〜第ｎの制御出力を行う。本例では、ＰＬＣ６は、制御出力モジュール２に第１及び第２の制御出力信号を出力する。
【００３０】
そして、論理的接点６１ａ〜６１ｎのうち、いずれかの接点がオンされると、リレーコイルＭは、マスター出力を行う。このとき、ＰＬＣ６は、マスター出力モジュール１にマスター出力信号を出力する。
【００３１】
以上説明した第１の実施の形態に係る誤出力防止システム８によれば、マスター出力モジュール１に異常が発生して、制御出力リレー３３ａ，３３ｂに供給される駆動電源が、予め指定した、制御対象設備４が正常に動作する限界時間より長く連続して供給されると、接点３２′をオフにして駆動電源を遮断する。これにより、制御出力モジュール２が制御対象設備４に行う第１及び第２の制御出力を停止するため、マスター出力が長時間オンとなるような異常が発生した状態であっても、制御対象設備４に誤った制御出力が行われないようにすることができる。
【００３２】
また、ＰＬＣ６が制御出力モジュール２と誤出力防止回路３を介して制御対象設備４に第１及び第２の制御出力を行うために論理的接点６１ａ，６１ｂのいずれかをオンすると、論理的ラダー回路によりマスター出力モジュール１からリレーコイルＭを介してマスター出力が行われる。このようにＰＬＣ６に論理的ラダー回路を用いることによって、ユーザあるいはＰＬＣ６のプログラムはマスター出力指令の存在を意識することなく、マスター出力モジュール１に行うマスター出力指令を、制御出力モジュール２への第１及び第２の制御出力と同時に行うことができる。
【００３３】
また、マスター出力モジュール１に異常動作が発生した際には、タイマーリレー３２が接点３２′′をオンすることにより、出力異常モジュール５がＰＬＣ６にマスター出力異常信号を出力する。このため、ＰＬＣ６は、ユーザや他のプログラムに対してマスター出力に異常が生じたことを警報することができる。
【００３４】
＜２．第２の実施の形態＞
【００３５】
図３は、ＰＬＣ６が制御対象設備４に第１及び第２の制御出力を行う場合に用いられる誤出力防止システム１０の構成例を示す。以下の説明において、既に第１の実施の形態で説明した図１に対応する部分には同一符号を付し、詳細な説明を省略する。なお、ＰＬＣ６、入出力装置７及び誤出力防止回路９を合わせて、誤出力防止システム１０を構成する。
【００３６】
誤出力防止システム１０は、マスター出力モジュール１と、制御出力モジュール２と、出力異常モジュール５と、ＰＬＣ６と、誤出力防止回路９と、を備える。制御対象設備４は、制御出力モジュール２から誤出力防止回路９を介して受け取る第１及び第２の制御出力によって動作する。そして、誤出力防止回路９が備えるマスター出力リレー３１が長期間にわたってマスター出力を続けた場合、および制御出力リレー３３ａ，３３ｂが長期間にわたって第１及び第２の制御出力を続けた場合に、第１及び第２の制御出力を停止する機能を有する。
【００３７】
誤出力防止回路９は、マスター出力リレー３１と、タイマーリレー３２を備える。
タイマーリレー３２は、マスター出力モジュール１がマスター出力を行なう場合、および制御出力モジュール２が第１及び第２の制御出力を行う場合に、これらいずれかが連続して出力する第２の期間を計時する。
【００３８】
また、誤出力防止回路９は、Ｎ線とＰ線に接点３１′，３２′の順に接続される出力許可リレー３４を備える。また、Ｐ線に接続されるタイマーリレー３２は、接点３１′′を介してＮ線に接続される。接点３１′，３１′′は、マスター出力リレー３１によってオン又はオフが制御される。また、接点３２′，３２′′は、タイマーリレー３２によってオン又はオフが制御される。
【００３９】
また、誤出力防止回路９は、制御出力モジュール２から第１及び第２の制御出力を受け取る制御出力リレー３３ａ，３３ｂを備える。制御出力リレー３３ａ，３３ｂは、それぞれＮ線とＮ１線の間に設置された接点３３ａ′′，３３ｂ′′のオン又はオフと、制御対象設備４に第１及び第２の制御出力を供給する接点３３ａ′，３３ｂ′のオン又はオフを制御する。
【００４０】
また、誤出力防止回路９は、接点３１′，３２′が同時にオンされた場合に、出力許可リレー３４の制御によってオンされる接点３４′，３４′′を備える。マスター出力指令により接点３４′，３４′′がオンされた状態で、制御出力指令により接点３３ａ′，３３ｂ′がオンされると、制御対象設備４の入力部４３ａ，４３ｂに対して第１及び第２の制御出力が行なわれる。
【００４１】
ここで、マスター出力モジュール１、制御出力モジュール２に異常が発生して、マスター出力、第１及び第２の制御出力が連続して出力される第２の期間がタイマーリレー３２に予め設定された所定の時間（１０秒〜２０秒程度）を上回ると、タイマーリレー３２は異常を検出し、接点３２′をオフし、出力許可リレー３４への電源供給を停止する。このとき、出力許可リレー３４は接点３４′，３４′′をオフするため、誤った第１及び第２の制御出力が制御対象設備４に出力されない。
【００４２】
そして、出力異常モジュール５は、制御対象設備４に送る第１及び第２の制御出力が停止したことをタイマーリレー３２の接点３２′′から受け取り、マスター出力モジュール１の動作が異常であったことを表すマスター出力異常信号としてＰＬＣ６に出力する。ＰＬＣ６は、タイマーリレー３２の接点３２′がオフしたことを出力異常モジュール５から知ることができるため、ユーザや他のプログラムに対して警報を発することができる。
【００４３】
以上説明した第２の実施の形態に係る誤出力防止回路９によれば、マスター出力モジュール１だけでなく、制御出力モジュール２が第１及び第２の制御出力を長期間続けた場合に、誤出力であることを検知し、制御対象設備４に対する第１及び第２の制御出力を停止することができる。このため、制御対象設備４に対する安全性を向上することができる。
【００４４】
また、本発明は上述した実施の形態に限られるものではなく、特許請求の範囲に記載した本発明の要旨を逸脱しない限りその他種々の応用例、変形例を取り得ることは勿論である。
【符号の説明】
【００４５】
１…マスター出力モジュール、２…制御出力モジュール、３…誤出力防止回路、４…制御対象設備、５…出力異常モジュール、６…ＰＬＣ、７…入出力装置、８…誤出力防止システム、９…誤出力防止回路、１０…誤出力防止システム、１１…ｎｐｎ型トランジスタ、２３ａ，２３ｂ…ｎｐｎ型トランジスタ、３１…マスター出力リレー、３１′，３１′′…接点、３２…タイマーリレー、３２′，３２′′…接点、３３ａ…制御出力リレー、３３ａ′，３３ａ′′…接点、３３ｂ…制御出力リレー、３３ｂ′，３３ｂ′′…接点、３４…出力許可リレー、３４′，３４′′…接点、４４ａ，４４ｂ…入力部、６１ａ〜６１ｎ…論理的接点、６２ａ〜６２ｎ…論理的リレーコイル、Ｍ…論理的リレーコイル
【図１】
2012137916.tif 000003
【図２】
2012137916.tif 000004
【図３】
2012137916.tif 000005