(57)【要約】【課題】記録ヘッドへの供給電圧をスイッチング制御する電界効果トランジスタの熱破壊を容易に防ぐインクジェット記録装置を提供する。【解決手段】予め定められた期間、制御信号を電界効果トランジスタに入力して電界効果トランジスタの出力電圧を除除に立ち上げる。予め定められた期間が経過した時点における電圧に基づき、電界効果トランジスタの特性を特定する。その特定された電界効果トランジスタの特性に対応付けられた期間、制御信号を電界効果トランジスタに入力して出力電圧を供給電圧まで除除に立ち上げる。【選択図】図１
2012240280.tif 000002
【特許請求の範囲】
【請求項１】
記録ヘッドへの供給電圧を電界効果トランジスタによりスイッチング制御するインクジェット記録装置であって、
予め定められた期間、制御信号を前記電界効果トランジスタに入力して前記電界効果トランジスタの出力電圧を除除に立ち上げる第１の立上手段と、
前記予め定められた期間が経過した時点における電圧を検出する検出手段と、
前記検出手段により検出された前記電圧に基づき、前記電界効果トランジスタの特性を特定する特定手段と、
前記特定手段により特定された前記電界効果トランジスタの特性に対応付けられた期間、前記制御信号を前記電界効果トランジスタに入力して前記出力電圧を前記供給電圧まで除除に立ち上げる第２の立上手段と
を備えることを特徴とするインクジェット記録装置。
【請求項２】
前記特定手段は、前記予め定められた期間が経過した時点における前記電圧と前記電界効果トランジスタの特性とが予め対応付けられた第１のテーブルを参照して、前記電界効果トランジスタの特性を特定し、
前記第２の立上手段は、前記電界効果トランジスタの特性と前記制御信号を入力する期間とが予め対応付けられた第２のテーブルを参照して、前記特定手段により特定された前記電界効果トランジスタの特性に対応付けられた期間、前記制御信号を前記電界効果トランジスタに入力して前記出力電圧を前記供給電圧まで除除に立ち上げることを特徴とする請求項１に記載のインクジェット記録装置。
【請求項３】
前記検出手段により検出された前記電圧が閾値より低いか否かを判定する判定手段と、
前記判定手段により前記電圧が前記閾値より低いと判定された場合に、前記電界効果トランジスタへの前記制御信号の入力を停止する停止手段と
をさらに備えることを特徴とする請求項１又は２に記載のインクジェット記録装置。
【請求項４】
前記制御信号はＰＷＭ制御信号であり、
前記電界効果トランジスタの特性は、前記ＰＷＭ制御信号のパルスのオンを識別するための電圧閾値であることを特徴とする請求項１乃至３のいずれか１項に記載のインクジェット記録装置。
【請求項５】
記録ヘッドへの供給電圧を電界効果トランジスタによりスイッチング制御するインクジェット記録装置において実行されるスイッチング制御方法であって、前記インクジェット記録装置が、
予め定められた期間、制御信号を前記電界効果トランジスタに入力して前記電界効果トランジスタの出力電圧を除除に立ち上げる第１の立上工程と、
前記予め定められた期間が経過した時点における電圧を検出する検出工程と、
前記検出工程において検出された前記電圧に基づき、前記電界効果トランジスタの特性を特定する特定工程と、
前記特定工程により特定された前記電界効果トランジスタの特性に対応付けられた期間、前記制御信号を前記電界効果トランジスタに入力して前記出力電圧を前記供給電圧まで除除に立ち上げる第２の立上工程と
を有することを特徴とするスイッチング制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記録ヘッドへの供給電圧をスイッチング制御するインクジェット記録装置およびそのインクジェット記録装置におけるスイッチング制御方法に関する。
【背景技術】
【０００２】
従来、インクジェット記録装置において、ＦＥＴ（電界効果トランジスタ）を使用して記録ヘッド等の所定の負荷に対しての電力供給を制御する電力供給制御回路が設けられている。そのような電力供給制御回路では、ＦＥＴのゲート端子に対して印加されたパルス波形をＰＷＭ制御により変調してＦＥＴをオンする際の突入電流を抑制し、破壊リスクを軽減させることが行われている。
【０００３】
しかしながら、ＦＥＴの閾値電圧Ｖｔｈやターンオン時間は、個体によってばらつきが大きい。例えばターンオン時間が長いＦＥＴに合わせたＰＷＭ制御時間をターンオン時間が短いＦＥＴに適用するとする。その結果、そのＰＷＭ制御時間の経過後のゲートオンでドレイン電流が突入してＦＥＴの安全動作領域を超えてしまい、熱破壊等、ＦＥＴの出力段の異常状態を招いてしまう。
【０００４】
そのようなことを防ぐために、特許文献１には、過熱保護機能付きＦＥＴと電流検出構成とを用いる構成が記載されている。ここで、過熱保護機能付きＦＥＴとは、ＦＥＴの温度を検出する温度センサを備え、例えば負荷の短絡等によってドレイン−ソース間に過電流が流れて温度が上昇して所定の温度に達した場合に、ゲートへの制御信号の入力を遮断する機能を有する半導体である。また、過熱保護機能付きＦＥＴは、ＦＥＴの温度が低下し、次に到来する制御信号の立ち上がり電圧でゲートの遮断を解除する構成を有している。特許文献１によると、ＦＥＴのオン制御時にその電流検出構成からの測定信号レベルを検出して通常時の立下り信号レベルと比較し、加熱遮断中か否かを判定することによりＦＥＴの熱破壊を防ぐと記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−３４８３３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、過熱保護機能付ＦＥＴは、一般的に、コストが非常に高く且つＦＥＴチップの構造上、遮断動作回数に限界がある。
【０００７】
本発明の目的は、このような従来の問題点を解決することにある。本発明は、上記の点に鑑み、記録ヘッドへの供給電圧をスイッチング制御するＦＥＴトランジスタの熱破壊を容易に防ぐインクジェット記録装置およびそのインクジェット記録装置におけるスイッチング制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本発明に係るインクジェット記録装置は、記録ヘッドへの供給電圧をＦＥＴトランジスタによりスイッチング制御するインクジェット記録装置であって、
予め定められた期間、制御信号を前記ＦＥＴトランジスタに入力して前記ＦＥＴトランジスタの出力電圧を除除に立ち上げる第１の立上手段と、
前記予め定められた期間が経過した時点における電圧を検出する検出手段と、
前記検出手段により検出された前記電圧に基づき、前記ＦＥＴトランジスタの特性を特定する特定手段と、
前記特定手段により特定された前記ＦＥＴトランジスタの特性に対応付けられた期間、前記制御信号を前記ＦＥＴトランジスタに入力して前記出力電圧を前記供給電圧まで除除に立ち上げる第２の立上手段とを備えることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、記録ヘッドへの供給電圧をスイッチング制御するＦＥＴトランジスタの熱破壊を容易に防ぐことができる。
【図面の簡単な説明】
【００１０】
【図１】電力供給装置に係る主要部の構成を示す図である。
【図２】従来における電力供給装置に係る主要部の構成について説明する。
【図３】所定の電圧レベルに達するまでのターンオン時間を示す図である。
【図４】所定の電圧レベルに達するまでのターンオン時間を示す他の図である。
【図５】ターンオン時間とＰＷＭ制御時間とが異なる場合を示す図である。
【図６】ターンオン時間とＰＷＭ制御時間とが異なる場合を示す他の図である。
【図７】ＰＷＭ制御時間のばらつきを示す図である。
【図８】閾値電圧とＰＷＭ制御時間との対応を示すテーブルである。
【図９】閾値電圧とＰＷＭ制御時間との対応を示す他のテーブルである。
【図１０】立ち上がり特性のばらつきを示すテーブルである。
【図１１】閾値電圧と出力電圧との対応を示すテーブルである。
【図１２】スイッチング制御処理の手順を示すフローチャートである。
【図１３】ＦＥＴの出力電圧が閾値以下まで低下した場合の処理を示す図である。
【図１４】インクジェット記録装置の外観を示す斜視図である。
【図１５】インクジェット記録装置の制御系の構成を示すブロック図である。
【発明を実施するための形態】
【００１１】
以下、添付図面を参照して本発明の好適な実施例を詳しく説明する。尚、以下の実施例は特許請求の範囲に係る本発明を限定するものでなく、また本実施例で説明されている特徴の組み合わせの全てが本発明の解決手段に必須のものとは限らない。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
【００１２】
まず、本実施例における電力供給装置が搭載されるインクジェット記録装置を説明する。図１４は、インクジェット記録装置の外観を示す斜視図である。
【００１３】
図１４に示すように、インクジェット記録装置１０００は、インクジェット方式に従ってインクを吐出して記録を行なう記録ヘッド１０３０を搭載したキャリッジ１０２０にキャリッジモータＭ１によって発生する駆動力を伝達機構１０４０より伝え、キャリッジ１０２０を矢印Ａ方向に往復移動させるとともに、例えば、記録紙などの記録媒体Ｐを給紙機構１０５０を介して給紙し、記録位置まで搬送し、その記録位置において記録ヘッド１０３０から記録媒体Ｐにインクを吐出することで記録を行なう。
【００１４】
また、記録ヘッド１０３０の状態を良好に維持するためにキャリッジ１０２０を回復装置１１００の位置まで移動させ、間欠的に記録ヘッド１０３０の吐出回復処理を行う。
【００１５】
インクジェット記録装置１０００のキャリッジ１０２０には記録ヘッド１０３０を搭載するのみならず、記録ヘッド１０３０に供給するインクを貯留するインクカートリッジ１０６０を装着する。インクカートリッジ１０６０はキャリッジ１０２０に対して着脱自在になっている。
【００１６】
図１４に示したインクジェット記録装置１０００はカラー記録が可能であり、そのためにキャリッジ１０２０にはマゼンタ（Ｍ）、シアン（Ｃ）、イエロ（Ｙ）、ブラック（Ｋ）のインクを夫々、収容した４つのインクカートリッジを搭載している。これら４つのインクカートリッジは夫々独立に着脱可能である。
【００１７】
さて、キャリッジ１０２０と記録ヘッド１０３０とは、両部材の接合面が適正に接触されて所要の電気的接続を達成維持できるようになっている。記録ヘッド１０３０は、記録信号に応じてエネルギーを印加することにより、複数の吐出口からインクを選択的に吐出して記録する。特に、この実施例の記録ヘッド１０３０は、熱エネルギーを利用してインクを吐出するインクジェット方式を採用し、熱エネルギーを発生するために電気熱変換体を備え、その電気熱変換体に印加される電気エネルギーが熱エネルギーへと変換され、その熱エネルギーをインクに与えることにより生じる膜沸騰による気泡の成長、収縮によって生じる圧力変化を利用して、吐出口よりインクを吐出させる。この電気熱変換体は各吐出口のそれぞれに対応して設けられ、記録信号に応じて対応する電気熱変換体にパルス電圧を印加することによって対応する吐出口からインクを吐出する。
【００１８】
図１４に示されているように、キャリッジ１０２０はキャリッジモータＭ１の駆動力を伝達する伝達機構１０４０の駆動ベルト１０７０の一部に連結されており、ガイドシャフト１１３０に沿って矢印Ａ方向に摺動自在に案内支持されるようになっている。従って、キャリッジ１０２０は、キャリッジモータＭ１の正転及び逆転によってガイドシャフト１１３０に沿って往復移動する。また、キャリッジ１０２０の移動方向（矢印Ａ方向）に沿ってキャリッジ１０２０の絶対位置を示すためのスケール１０８０が備えられている。この実施例では、スケール１０８０は透明なＰＥＴフィルムに必要なピッチで黒色のバーを印刷したものを用いており、その一方はシャーシ１０９０に固着され、他方は板バネ（不図示）で支持されている。
【００１９】
また、インクジェット記録装置１０００には、記録ヘッド１０３０の吐出口（不図示）が形成された吐出口面に対向してプラテン（不図示）が設けられており、キャリッジモータＭ１の駆動力によって記録ヘッド１０３０を搭載したキャリッジ１０２０が往復移動されると同時に、記録ヘッド１０３０に記録信号を与えてインクを吐出することによって、プラテン上に搬送された記録媒体Ｐの全幅にわたって記録が行われる。
【００２０】
さらに、図１４において、１１４０は記録媒体Ｐを搬送するために搬送モータＭ２によって駆動される搬送ローラ、１１５０はバネ（不図示）により記録媒体Ｐを搬送ローラ１１４０に当接するピンチローラ、１１６０はピンチローラ１１５０を回転自在に支持するピンチローラホルダ０、１１７０は搬送ローラ１１４０の一端に固着された搬送ローラギアである。そして、搬送ローラギア１１７０に中間ギア（不図示）を介して伝達された搬送モータＭ２の回転により、搬送ローラ１１４０が駆動される。
【００２１】
またさらに、１２００は記録ヘッド１０３０によって画像が形成された記録媒体Ｐをインクジェット記録装置外ヘ排出するための排出ローラであり、搬送モータＭ２の回転が伝達されることで駆動されるようになっている。なお、排出ローラ１２００は記録媒体Ｐをバネ（不図示）により圧接する拍車ローラ（不図示）により当接する。１２２０は拍車ローラを回転自在に支持する拍車ホルダである。
【００２２】
またさらに、インクジェット記録装置１０００には、図１に示されているように、記録ヘッド１０３０を搭載するキャリッジ１０２０の記録動作のための往復運動の範囲外（記録領域外）の所望位置（例えば、ホームポジションに対応する位置）に、記録ヘッド１０３０の吐出不良を回復するための回復装置１１００が配設されている。
【００２３】
回復装置１１００は、記録ヘッド１０３０の吐出口面をキャッピングするキャッピング機構１１１０と記録ヘッド１０３０の吐出口面をクリーニングするワイピング機構１１２０を備えており、キャッピング機構１１１０による吐出口面のキャッピングに連動して回復装置内の吸引構成（吸引ポンプ等）により吐出口からインクを強制的に排出させ、それによって、記録ヘッド１０３０のインク流路内の粘度の増したインクや気泡等を除去するなどの吐出回復処理を行う。
【００２４】
また、非記録動作時等には、記録ヘッド１０３０の吐出口面をキャッピング機構１１１０によるキャッピングすることによって、記録ヘッド１０３０を保護するとともにインクの蒸発や乾燥を防止することができる。一方、ワイピング機構１１２０はキャッピング機構１１１０の近傍に配され、記録ヘッド１０３０の吐出口面に付着したインク液滴を拭き取るようになっている。
【００２５】
これらキャッピング機構１１１０及びワイピング機構１１２０により、記録ヘッド１０３０のインク吐出状態を正常に保つことが可能となっている。
【００２６】
図１５は図１４に示したインクジェット記録装置の制御構成を示すブロック図である。
【００２７】
図１５に示すように、制御部１は、ＭＰＵ１５０１、後述する制御シーケンスに対応したプログラム、所要のテーブル、その他の固定データを格納したＲＯＭ１５０２、キャリッジモータＭ１の制御、搬送モータＭ２の制御、及び、記録ヘッド１０３０の制御のための制御信号を生成する特殊用途集積回路（ＡＳＩＣ）１５０３、画像データの展開領域やプログラム実行のための作業用領域等を設けたＲＡＭ１５０４、ＭＰＵ１５０１、ＡＳＩＣ１５０３、ＲＡＭ１５０４を相互に接続してデータの授受を行うシステムバス１５０５、以下に説明するセンサ群からのアナログ信号を入力してＡ／Ｄ変換し、デジタル信号をＭＰＵ１５０１に供給するＡ／Ｄ変換器１５０６などで構成される。
【００２８】
また、図１５において、１５１０は画像データの供給源となるコンピュータ（或いは、画像読取り用のリーダやデジタルカメラなど）でありホスト装置と総称される。ホスト装置１５１０とインクジェット記録装置１０００との間ではインタフェース（Ｉ／Ｆ）６１１を介して画像データ、コマンド、ステータス信号等を送受信する。
【００２９】
さらに、１５２０はスイッチ群であり、電源スイッチ１５２１、プリント開始を指令するためのプリントスイッチ１５２２、及び記録ヘッド１０３０のインク吐出性能を良好な状態に維持するための処理（回復処理）の起動を指示するための回復スイッチ１５２３など、操作者による指令入力を受けるためのスイッチから構成される。１５３０はホームポジションｈを検出するためのフォトカプラなどの位置センサ１５３１、環境温度を検出するためにインクジェット記録装置１０００の適宜の箇所に設けられた温度センサ１５３２等から構成される装置状態を検出するためのセンサ群である。
【００３０】
さらに、１５４０はキャリッジ１０２０を矢印Ａ方向に往復走査させるためのキャリッジモータＭ１を駆動させるキャリッジモータドライバ、１５４２は記録媒体Ｐを搬送するための搬送モータＭ２を駆動させる搬送モータドライバである。
【００３１】
ＡＳＩＣ６０３は、記録ヘッド１０３０による記録走査の際に、ＲＯＭ１５０２の記憶領域に直接アクセスしながら記録ヘッドに対して記録素子（吐出ヒータ）の駆動データ（ＤＡＴＡ）を転送する。
【００３２】
なお、図１４に示す構成は、インクカートリッジ１０６０と記録ヘッド１０３０とが分離可能な構成であるが、これらが一体的に形成されて交換可能なヘッドカートリッジを構成しても良い。
【００３３】
さらに、以下の実施例において、記録ヘッドから吐出される液滴はインクであるとして説明し、さらにインクタンクに収容される液体はインクであるとして説明したが、その収容物はインクに限定されるものではない。例えば、記録画像の定着性や耐水性を高めたり、その画像品質を高めたりするために記録媒体に対して吐出される処理液のようなものがインクタンクに収容されていても良い。
【００３４】
以下の実施例は、特にインクジェット記録方式の中でも、インク吐出を行わせるために利用されるエネルギーとして熱エネルギーを発生する構成（例えば電気熱変換体やレーザ光等）を備え、熱エネルギーによりインクの状態変化を生起させる方式を用いることにより記録の高密度化、高精細化が達成できる。
【００３５】
さらに、インクジェット記録装置１０００が記録できる最大記録媒体の幅に対応した長さを有するフルラインタイプの記録ヘッドとしては、上述した明細書に開示されているような複数記録ヘッドの組み合わせによってその長さを満たす構成や、一体的に形成された１個の記録ヘッドとしての構成のいずれでもよい。
【００３６】
加えて、上記の実施例で説明した記録ヘッド自体に一体的にインクタンクが設けられたカートリッジタイプの記録ヘッドのみならず、装置本体に装着されることで、装置本体との電気的な接続や装置本体からのインクの供給が可能になる交換自在のチップタイプの記録ヘッドを用いてもよい。
【００３７】
さらに加えて、本発明に係るインクジェット記録装置１０００の形態としては、コンピュータ等の情報処理機器の画像出力端末として一体または別体に設けられるものの他、リーダ等と組み合わせた複写装置、さらには送受信機能を有するファクシミリ装置の形態を取るものであっても良い。
【００３８】
図１は、本発明に係る実施例における電力供給装置に係る主要部の構成を示す図である。また、図２は、従来における電力供給装置に係る主要部の構成を示す図である。尚、本実施例における電力供給制御回路１００は、インクジェット記録装置１０００等に搭載され、電力供給制御回路１００の負荷としては、例えばインクジェット記録装置１０００に搭載される記録ヘッドである。
【００３９】
まず、図２に示す従来における電力供給装置２００に係る主要部の構成について説明する。図２に示すように、電力供給装置２００は、ＣＰＵ１０１と、ＲＯＭ２０２、ＲＡＭ１０３、ＦＥＴ駆動部１０４と、ＦＥＴ１０５と、ＦＥＴ用電源１０６とを含んでいる。一般的に、記録ヘッドへの供給電圧をスイッチング制御する電界効果トランジスタ（以下、単にＦＥＴという）をオンした際にドレイン−ソース間に突入電流が流れることを抑制するために、ＦＥＴのゲートにＰＷＭ（Pulse Width Modulation）制御信号が入力される。図３及び図４は、ゲートに入力されたＰＷＭ制御信号に応じた、ＦＥＴ１０５から負荷に供給される出力電圧の変化を示す図である。図３及び図４に示すように、ＦＥＴ１０５には、所定の電圧レベル（供給電圧レベル）に達するまでの立ち上がり時間（ターンオン時間）にばらつきがある。実際には、ＰＷＭ制御信号の各パルスのオンオフに従って階段状に出力電圧が除除に立ち上がっていくが、図３及び図４においては、出力電圧が供給電圧まで立ち上がるまでを直線で簡略化して示している。
【００４０】
ＦＥＴ電圧の特性の一つに閾値電圧Ｖｔｈがある。これは、ゲートに入力されたＰＷＭ制御信号のパルスのオンとオフとを識別するための電圧閾値である。一般的に、閾値電圧Ｖｔｈが低いＦＥＴは、ＰＷＭ制御信号の各パルスのオンを判定するまでの時間が閾値電圧Ｖｔｈが高いＦＥＴに比べて短い。従って、閾値電圧Ｖｔｈが低いＦＥＴは図３に示すように相対的にターンオン時間が短く、Ｖｔｈが高いＦＥＴは図４に示すように相対的にターンオン時間が長くなる。
【００４１】
ここで、図４に示すようなターンオン時間が長いＦＥＴに対して、短いターンオン時間に対応したＰＷＭ制御時間でＰＷＭ制御信号を入力するとする。その場合には、図５に示すように、ＰＷＭ制御時間が経過しても出力電圧が所定のレベルに到達せず、さらには図５の枠Ａに示すようにその後のゲートオンのタイミングでドレイン電流が一気に流れてしまう。そのドレイン電流は、ＦＥＴ１０５の動作安全領域を超えてＦＥＴの熱破壊を引き起こしてしまうおそれがある。
【００４２】
そのようなことから、従来の電力供給装置２００においては、ターンオン時間が長いＦＥＴに合わせた、又は、突入電流を考慮してＰＷＭ制御の周期／時間をパラメータ化したＰＷＭ制御パラメータを例えばＲＯＭ２０２に保持している。ＣＰＵ１０１は、ＲＯＭ２０２に保持されているそのようなＰＷＭ制御パラメータでＦＥＴ１０５をオン／オフする命令をＦＥＴ駆動部１０４に出力する。ＦＥＴ駆動部１０４は、ＲＯＭ２０２のＰＷＭ制御パラメータをＰＷＭ制御信号に変換してＦＥＴ１０５のゲートに入力する。ＦＥＴ１０５は、入力されたＰＷＭ制御信号に応じてオン／オフ動作し、ＦＥＴ用電源１０６から負荷１０８に対して電力を供給する。
【００４３】
しかしながら、上述の場合と逆に、ターンオン時間が短いＦＥＴに対して、長いターンオン時間に対応したＰＷＭ制御時間でＰＷＭ制御信号を入力したとする。その場合、図６に示すように、出力電圧が所定のレベルに達したＴ１期間においてもＰＷＭ制御が行われることになる。ここで、Ｔ１期間において例えばＦＥＴ１０５の出力段が短絡している場合には、短絡状態でＰＷＭ制御信号によりオンオフ動作が行われてしまうので、ＦＥＴが耐えきれずに破壊されてしまう。
【００４４】
このような従来における問題を解決するために、本実施例においては、ＦＥＴ１０５の特性のばらつきに応じて最適なＰＷＭ制御による立ち上げを行い、ＦＥＴが破壊されることを防ぐことを目的としている。
【００４５】
図１に示すように、本実施例における電力供給制御回路１００は、ＣＰＵ１０１と、ＲＯＭ１０２と、ＲＡＭ１０３と、ＦＥＴ駆動部１０４と、ＦＥＴ１０５と、ＦＥＴ用電源１０６と、ＦＥＴ電源制御部１０７と、状態検出部１０９とを含んでいる。図７は、ＦＥＴ１０５がＦＥＴ用電源１０６を１４Ｖとし、ＦＥＴ１０５から負荷に供給される出力電圧が１４Ｖまで到達するに際し、どれだけのＰＷＭ制御時間を要するかを測定してグラフ化した図である。
【００４６】
本実施例において、ＦＥＴ用電源１０６は通常動作時においては２４Ｖであるが、本実施例においてはより低い電圧とし、ＦＥＴ１０５のドレイン‐ソース間電圧の安全動作領域に対してマージンを持たせている。例えば、例えば、本実施例においては、ＦＥＴ用電源１０６は、電圧変換されて通常動作時よりも低い１４Ｖとされている。
【００４７】
本実施例において、ＦＥＴの閾値電圧Ｖｔｈは１．５５〜１．８０Ｖの間で０．０５Ｖ刻みでばらつきがある。図７に示すように、Ｖｔｈ＝１．５５ＶのＦＥＴでは、１９０ｍｓのＰＷＭ制御時間で所定の出力電圧レベルに達する。一方、Ｖｔｈ＝１．８０ＶのＦＥＴでは、４５０ｍｓのＰＷＭ制御時間で所定の出力電圧レベルに達する。図８は、ＦＥＴ用電源１０６が１４Ｖの場合に、各ＦＥＴが必要なＰＷＭ制御時間を示したテーブルである。また、図９は、ＦＥＴ用電源１０６が２４Ｖの場合に、各ＦＥＴが必要なＰＷＭ制御時間を示したテーブルである。
【００４８】
本実施例は、このようなＦＥＴ１０５の立ち上がり特性の差異に着目している。図１０は、ＦＥＴ１０５に対し、ＰＷＭ制御時間を１９０ｍｓにした時の出力電圧を測定してグラフ化した図である。図１０に示すように、Ｖｔｈ＝１．５５ＶのＦＥＴ１０５の出力電圧は１４Ｖに達しているが、Ｖｔｈ＝１．８０ＶのＦＥＴ１０５の出力電圧は３Ｖにしか到達していない。図１１は、１９０ｍｓのＰＷＭ制御時間の経過後の各ＦＥＴの出力電圧と各閾値電圧との対応付けを纏めた図である（第１のテーブルの一例）。
【００４９】
本実施例では、まず、短時間でのプレＰＷＭ制御を行ってその出力電圧を検出し、各ＦＥＴがどのような特性を有するＦＥＴであるかを判定する。その後、判定された特性に適したＰＷＭ制御時間によりＦＥＴを駆動する。以下、ＦＥＴ用電源を１４Ｖにし、プレＰＷＭ制御時間を１９０ｍｓとして説明する。しかしながら、各ＦＥＴの出力電圧の差異を明確に検出できるのであれば、他の値が用いられても良い。
【００５０】
本実施例においては、予め電力供給装置２００に搭載するＦＥＴ１０５に応じたプレＰＷＭ制御パラメータと、図９に示すような各ＦＥＴに応じた通常のＰＷＭ制御パラメータをＲＯＭ１０２に格納しておく。ＣＰＵ１０１は、ＲＯＭ１０２に格納されているＰＷＭ制御パラメータでＦＥＴ１０５をオン・オフする命令をＦＥＴ駆動部１０４に出力する。また、ＣＰＵ１０１は、ＦＥＴ１０５の特性を判定し、その特性に最適なＰＷＭ制御パラメータをＲＯＭ１０２から抽出して、ＦＥＴ１０５の通常のＰＷＭ制御に用いる。
【００５１】
ＦＥＴ駆動部１０４は、ＲＯＭ１０２に格納されたＰＷＭ制御パラメータをＰＷＭ制御信号に変換してＦＥＴ１０５のゲートに入力する。ＦＥＴ電源制御部１０７はＤＣＤＣコンバータ等から構成されており、ＦＥＴ１０５の安全動作領域に対してマージンを持たせるために、ドレイン‐ソース間電圧を下げる目的でＦＥＴ用電源１０６を通常動作時よりも低い電圧に変換する。ＦＥＴ１０５は、ゲートに入力されるＰＷＭ制御信号に応じてオンオフ動作し、ＦＥＴ電源制御部１０７から負荷１０８に対して制御される電力を制御する。状態検出部１０９は、Ａ／Ｄ変換器や割り込み機能等から構成されており、ＦＥＴ１０５の出力電圧レベルを検出する機能を有する。状態検出部１０９は、検出した値をＲＡＭ１０３に格納すると共に、ＦＥＴ１０５の出力段の短絡などの異常状態を検出した場合にはＣＰＵ１０１に対して、その異常状態を通知する。
【００５２】
次に、図１２を参照しながら本実施例におけるＦＥＴ１０５を立ち上げる際のスイッチング素子制御方法を説明する。図１２に示す各処理は、例えば、電力供給装置２００のＣＰＵ１０１により実行される。まず、ＦＥＴ１０５をオンするに際し、ＣＰＵ１０１は、まず搭載されたＦＥＴ１０５の特性を判別するために、ＦＥＴ駆動部１０４とＦＥＴ電源制御部１０７に対してＲＯＭ１０２に格納されたプレＰＷＭ制御パラメータを実行するように命令する。ＦＥＴ電源制御部１０７は、ＦＥＴ用電源１０６の電源電圧レベルを、プレＰＷＭ制御パラメータに従ったプレＰＷＭ制御動作用の電源電圧レベル、本実施例では１４Ｖに変換する（Ｓ１２０１）。ＦＥＴ駆動部１０４は、プレＰＷＭ制御パラメータに従って、例えば１９０ｍｓ間、ＰＷＭ制御信号をＦＥＴ１０５のゲートに入力する（Ｓ１２０２：第１の立上げの一例）。ＦＥＴ１０５は、ゲートに入力されたＰＷＭ制御信号に応じてオンオフ動作し、ＦＥＴ電源制御部１０７から負荷１０８に供給される電力を制御する（Ｓ１２０３）。
【００５３】
次に、状態検出部１０９は、１９０ｍｓ経過した時点でのＦＥＴ１０５の出力電圧レベルを測定し、その値をＲＡＭ１０３に格納する（Ｓ１２０４）。ＣＰＵ１０１は、ＲＡＭ１０３に格納された出力電圧レベルと、予めＲＯＭ１０２に格納している各ＦＥＴ１０５のデータと比較し、出力電圧レベルが最小出力電圧を超えているか否かを判定する（Ｓ１２０５）。本実施例では、例えば、出力電圧レベルが３Ｖを超えているか否かを判定する。ここで、出力電圧レベルが３Ｖ未満であると判定された場合に、ＦＥＴ１０５の出力段が短絡等の異常状態であると判定する（Ｓ１２１０）。そして、ＣＰＵ１０１は、その後ＦＥＴ１０５をオンしないように、ＦＥＴへのＰＷＭ制御信号をオフにしたり、ＰＷＭ制御信号の入力を停止する等のエラー処理を行う（Ｓ１２１１）。一方、出力電圧レベルが３Ｖ以上であると判定された場合に、予めＲＯＭ１０２に格納された図１１に示すテーブルを参照していずれのＦＥＴ１０５が該当するかを特定する（Ｓ１２０６）。
【００５４】
ＣＰＵ１０１は特定したＦＥＴに応じたＰＷＭ制御パラメータをＲＯＭ１０２に格納された図９に示すテーブル（第２のテーブルの一例）を参照して抽出する。ＣＰＵ１０１は、ＦＥＴ駆動部１０４とＦＥＴ電源制御部１０７に対して、抽出されたＰＷＭ制御パラメータに従って実行するように命令する。ＦＥＴ電源制御部１０７は、抽出されたＰＷＭ制御パラメータに従ってＦＥＴ用電源１０６の電源電圧レベルを通常動作時の電源電圧レベル、本実施例では２４Ｖに変換する（Ｓ１２０７）。ＦＥＴ駆動部１０４は、そのＰＷＭ制御パラメータに従ってＰＷＭ制御信号をＦＥＴ１０５のゲートに入力する（Ｓ１２０８）。例えばＶｔｈ＝１．６ＶのＦＥＴであると判別された場合には、図９を参照して２６０ｍｓ間、ＰＷＭ制御信号がＦＥＴ１０５のゲートに入力される（第２の立上げの一例）。ＦＥＴ１０５は、ゲートに入力されたＰＷＭ制御信号に応じてオンオフ動作し、ＦＥＴ電源制御部１０７から負荷１０８に供給される電力を制御する（Ｓ１２０９）。
【００５５】
次に、図１３を参照して、ＦＥＴ１０５がオンとされた状態において、負荷１０８に短絡等の異常が発生した場合について説明する。
【００５６】
ＦＥＴ１０５が通常オンとされた状態で、負荷１０８に短絡など何らかの異常が発生すると、ＦＥＴ１０５の出力電圧が２４Ｖから低下する（Ｓ１３０１）。状態検出部１０９は、例えば本実施例において２３Ｖ以下になったことを検出すると、ＣＰＵ１０１に対して割り込み通知を行う（Ｓ１３０２）。ＣＰＵ１０１は、割り込みが通知されると直ちに状態検出部１０９によりＦＥＴ１０５の出力電圧レベルを再度確認する（Ｓ１３０３）。
【００５７】
ＣＰＵ１０１は、ＦＥＴ１０５の出力電圧が２３Ｖからさらに下降しているか否かを判定する（Ｓ１３０４）。ここで、下降していないと判定された場合には、Ｓ１３０１に戻る。一方、下降していると判定された場合には、ＣＰＵ１０１は、ＦＥＴ駆動部１０４に対して、ＦＥＴ１０５をオフように命令し、ＦＥＴ駆動部１０４は、ＦＥＴ１０５をオフするための制御信号をＦＥＴ１０５に送信する（Ｓ１３０５）。ＦＥＴ１０５は、ゲートに入力されたオフするための制御信号に応じてオフ動作し、ＦＥＴ電源制御部１０７から負荷１０８への電力供給を停止する（Ｓ１３０６）。
【００５８】
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア（プログラム）を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）がプログラムを読み出して実行する処理である。
【図１】
2012240280.tif 000003
【図２】
2012240280.tif 000004
【図３】
2012240280.tif 000005
【図４】
2012240280.tif 000006
【図５】
2012240280.tif 000007
【図６】
2012240280.tif 000008
【図７】
2012240280.tif 000009
【図８】
2012240280.tif 000010
【図９】
2012240280.tif 000011
【図１０】
2012240280.tif 000012
【図１１】
2012240280.tif 000013
【図１２】
2012240280.tif 000014
【図１３】
2012240280.tif 000015
【図１４】
2012240280.tif 000016
【図１５】
2012240280.tif 000017