(57)【要約】【課題】  例えば伝送速度４０Ｇｂ／ｓ以上の高速な光ネットワークに適用する場合にも、小規模で低消費電力の回路構成により現用系と冗長系間の遅延量の調整が実現可能な切替装置を提供することを目的としている。【解決手段】  入力した第１の伝送信号および第２の伝送信号のいずれか一方から他方に切替を行って出力する切替装置であって、前記第１の伝送信号および前記第２の伝送信号の間の遅延量に基づくオフセットをクロック信号に与えたオフセットクロック信号を用いて前記遅延量の調整を行う遅延量調整手段を備えたものである。【選択図】  図１
2012199896.tif 000002
【特許請求の範囲】
【請求項１】
入力した第１の伝送信号および第２の伝送信号のいずれか一方から他方に切替を行って出力する切替装置であって、
前記第１の伝送信号および前記第２の伝送信号の間の遅延量に基づくオフセットをクロック信号に与えたオフセットクロック信号を用いて前記遅延量の調整を行う遅延量調整手段
を備えたことを特徴とする切替装置。
【請求項２】
入力した第１の伝送信号を終端し前記第１の伝送信号の遅延時間を示す第１の遅延時間信号およびクロック信号を抽出する第１の終端器と、
入力した第２の伝送信号を終端し前記第２の伝送信号の遅延時間を示す第２の遅延時間信号を抽出する第２の終端器と、
前記第１の遅延時間信号および前記第２の遅延時間信号の位相差を判定し前記位相差を示す位相差信号を出力する位相差判定回路と、
前記位相差信号に基づくオフセットを前記クロック信号に与えたオフセットクロック信号を生成するオフセットクロック生成器と、
前記第１の伝送信号および前記第２の伝送信号のいずれかを選択して出力する第１の選択器と、
前記オフセットクロック信号を用いて前記第１の選択器からの前記第１の伝送信号または前記第２の伝送信号の遅延量の調整を行って遅延伝送信号として出力する遅延量調整手段と、
前記第１の伝送信号、前記第２の伝送信号および前記遅延伝送信号のいずれかを選択して出力する第２の選択器であって、前記遅延伝送信号が前記第１の伝送信号に同期しているとき、前記遅延伝送信号および前記第１の伝送信号のいずれか一方から他方に切替を行い、前記遅延伝送信号が前記第２の伝送信号に同期しているとき、前記遅延伝送信号および前記第２の伝送信号のいずれか一方から他方に切替を行う第２の選択器と、
を備えたことを特徴とする切替装置。
【請求項３】
前記遅延量調整手段は、前記クロック信号に基づいてライトポインタ信号を生成するライトポインタ生成器と、前記オフセットクロック信号に基づいてリードポインタ信号を生成するリードポインタ生成器と、前記ライトポインタ信号により書き込み位置が指定され前記リードポインタ信号により読み出し位置が指定されることで前記遅延伝送信号の遅延量の調整を行うＦＩＦＯと、を有することを特徴とする請求項２に記載の切替装置。
【請求項４】
前記遅延量調整手段は、前記遅延伝送信号に挿入されるアイドル信号および前記オフセットクロック信号を併用して前記遅延伝送信号の遅延量の調整を行うことを特徴とする請求項２に記載の切替装置。
【請求項５】
前記第１の遅延時間信号および前記第２の遅延時間信号は、ＦＡＳバイト、ＭＦＡＳバイト、ＤＭｐビット、ＣＭＦフレーム、ＧＦＰフレーム、ＧＦＰアイドル信号、ＭＡＣアイドル信号、ＭＰＬＳパケットのＳＨＩＭヘッダにおける２０ｂｉｔのラベル値、または、ＭＰＬＳ−ＴＰパケットのＳＨＩＭヘッダにおける２０ｂｉｔのラベル値であることを特徴とする請求項２に記載の切替装置。
【請求項６】
入力した第１の伝送信号および第２の伝送信号のいずれか一方から他方に切替を行って出力する切替方法であって、
前記第１の伝送信号および前記第２の伝送信号の間の遅延量に基づくオフセットをクロック信号に与えたオフセットクロック信号を用いて前記遅延量の調整を行う遅延量調整ステップ
を備えたことを特徴とする切替方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、通信技術に関し、特に、例えば通信システムにおける現用系と冗長系の切替を行う切替装置および切替方法に関するものである。
【背景技術】
【０００２】
従来、伝送路の切り替えを無瞬断、無誤りで行う回路において、予め遅延用のメモリを伝送路に挿入しておく必要無しに、必要最小限のメモリ量で実現可能なものを提供することを目的として、切り替える伝送路と切り替え先の伝送路を選びだすセレクタスイッチと、これに接続された遅延差測定回路と、遅延を与えるメモリ回路と、このメモリ回路に接続されたダミーデータの挿入／削除回路と、切り替えスイッチとを有し、現用伝送路の遅延量が切り替え先の伝送路の遅延量より少ない場合には現用伝送路にメモリ回路を接続し、ダミーデータの挿入を行って遅延量を等しくした後切り替えを行い、現用伝送路の遅延量の方が多い場合にはメモリ回路を切り替え先の伝送路に接続し、遅延量を等しく設定した後切り替え、その後ダミーデータの削除によって遅延を減らしてメモリ回路を抜き取るように構成されているものが知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平３−２０１８４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に開示された従来の無瞬断切り替え回路では、ダミーデータの挿入／削除回路により現用系と冗長系間の遅延量の調整を行うようにしていたので、例えば伝送速度４０Ｇｂ／ｓ以上の高速な光ネットワークに適用しようとすると、電気回路が処理可能な低速の並列処理によりダミーデータの生成等を行う構成が想定されることから、ダミーデータの挿入／削除回路の回路規模が増大し、ひいては消費電力も増大してしまうという問題点があった。また、ダミーデータが挿入された伝送信号が下流に流れ、後続の通信装置が、例えば、ダミーデータを無効信号であるアイドル信号として扱えるパケット通信方式ではないとき、有意な情報を含まないダミーデータの受信により本来の伝送信号による通信を行えない時間が生じることが問題となる場合があった。
【０００５】
この発明は、上述のような課題を解決するためになされたもので、現用系と冗長系に予め遅延用のメモリを挿入しておく必要無しに、必要最小限の共用のメモリ量で無瞬断切替が実現可能であるとともに、例えば伝送速度４０Ｇｂ／ｓ以上の高速な光ネットワークに適用する場合にも、小規模で低消費電力の回路構成により現用系と冗長系間の遅延量の調整が実現可能な切替装置を提供することを目的としている。また、パケット通信方式ではないとき、伝送信号にダミーデータとしてのアイドル信号を挿入しなくても、現用系と冗長系間の遅延量の調整が実現可能な切替装置を提供することを目的としている。
【課題を解決するための手段】
【０００６】
この発明に係る切替装置は、入力した第１の伝送信号および第２の伝送信号のいずれか一方から他方に切替を行って出力する切替装置であって、前記第１の伝送信号および前記第２の伝送信号の間の遅延量に基づくオフセットをクロック信号に与えたオフセットクロック信号を用いて前記遅延量の調整を行う遅延量調整手段を備えたものである。
【発明の効果】
【０００７】
この発明によれば、切替装置において、例えば伝送速度４０Ｇｂ／ｓ以上の光ネットワークのように高速な場合にも、オフセットクロック信号を用いる小規模で低消費電力の構成により、伝送信号にアイドル信号を挿入しない場合でも、現用系と冗長系間の遅延量の調整が実現可能になるという効果を奏する。
【図面の簡単な説明】
【０００８】
【図１】この発明の実施の形態１による切替装置を示す構成図
【図２】この発明の実施の形態１による切替装置を説明するための説明図
【図３】この発明の実施の形態１による切替装置を説明するための説明図
【図４】この発明の実施の形態１による切替装置を説明するための説明図
【図５】この発明の実施の形態２による切替装置を示す構成図
【図６】この発明の実施の形態２による切替装置を説明するための説明図
【図７】この発明の実施の形態３による切替装置を示す構成図
【発明を実施するための形態】
【０００９】
実施の形態１．
この発明の実施の形態１による切替装置は、現用系と冗長系に予め遅延用のメモリを挿入しておく必要無しに、必要最小限の共用のメモリ量で切替を行う切替装置において、複数のフレーム間に渡る遅延時間の情報を示す遅延時間信号を利用して現用系と冗長系間の遅延量を求め、この遅延量に基づくオフセットをクロック信号に与えたオフセットクロック信号を生成し、クロック信号に基づいて共用メモリの書き込みの制御を行い、オフセットクロック信号に基づいて共用メモリの読み出しの制御を行うことにより、共用メモリを介する伝送信号の遅延量の調整を行うようにしたものである。これにより、例えば伝送速度４０Ｇｂ／ｓ以上の光ネットワークのように高速な場合にも、オフセットクロック信号を用いる小規模で低消費電力の構成により、伝送信号にアイドル信号を挿入しなくても、現用系と冗長系間の遅延量の調整が実現可能になり、さらに、複数のフレーム間に渡る長周期の遅延量の調整を行うことができるという作用効果を奏する。
【００１０】
図１は、この発明の実施の形態１による切替装置を示す構成図である。なお、各図において、同一符号は同一または相当部分を示す。図１において、１１００は切替装置としての無瞬断切替装置、１１０１は障害監視器、１１０２は強制切替制御器、１１０３は位相差判定回路としてのマルチフレーム位相差判定回路、１１０４はライトポインタ生成器、１１０５はオフセットクロック生成器、１１０６はリードポインタ生成器、１１１１は第１の終端器としての第１のＯＴＵ４（ｃｏｍｐｌｅｔｅｌｙ  ｓｔａｎｄａｒｄｉｚｅｄ  Ｏｐｔｉｃａｌ  Ｃｈａｎｎｅｌ  Ｔｒａｎｓｐｏｒｔ  Ｕｎｉｔ−４）終端器、１１１２は第２の終端器としての第２のＯＴＵ４終端器、１１１３は第１の選択器、１１１４は共有ＦＩＦＯ（Ｆｉｒｓｔ  Ｉｎ，  Ｆｉｒｓｔ  Ｏｕｔ）、１１１５は第２の選択器、１１２１は例えば現用系としての低遅延側伝送路、１１２２は例えば冗長系としての高遅延側伝送路である。なお、強制切替制御器１１０２、ライトポインタ生成器１１０４、リードポインタ生成器１１０６および共有ＦＩＦＯ１１１４により遅延量調整手段を構成する。
【００１１】
次に動作について説明する。図１において、障害監視器１１０１は、無瞬断切替装置１１００の内部あるいは外部から得られる障害情報を監視し、障害発生と判定したとき、障害発生通知信号を強制切替制御器１１０２に出力する。強制切替制御器１１０２は、障害監視器１１０１から障害発生通知信号が入力されたとき、この障害発生通知信号に基づいて強制切替指示信号を生成する。また、強制切替制御器１１０２には、無瞬断切替装置１１００の外部、例えば図示しない監視・制御システムから強制切替指示信号が入力される場合もある。この強制切替指示信号に基づいて、強制切替制御器１１０２は、一連の無瞬断切替制御信号を生成し、後述する無瞬断切替手順に従って無瞬断切替装置１１００の各構成要素の制御を行う。
【００１２】
また、第１のＯＴＵ４終端器１１１１は、低遅延側伝送路１１２１から入力した第１の伝送信号としての現用系の伝送信号を終端し、その埋め込みクロック信号およびＯＴＵ４  ＯＨ（ＯｖｅｒＨｅａｄ）中のＭＦＡＳ（ＭｕｌｔｉＦｒａｍｅ  Ａｌｉｇｎｍｅｎｔ  Ｓｉｇｎａｌ）  Ｂｙｔｅに基づく第１の遅延時間信号としてのマルチフレーム同期信号ＭＦＡＳを抽出してマルチフレーム位相差判定回路１１０３に出力するとともに、第１の伝送信号としてのＯＴＵ４のペイロード信号Ｑ１を第１の選択器１１１３に出力し、第１の伝送信号としてのＯＴＵ４のペイロード信号Ｒ１を第２の選択器１１１５に出力する。
【００１３】
これと並行して、第２のＯＴＵ４終端器１１１２は、高遅延側伝送路１１２２から入力した第２の伝送信号としての冗長系の伝送信号を終端し、その埋め込みクロック信号およびＯＴＵ４  ＯＨ中のＭＦＡＳ  Ｂｙｔｅに基づく第２の遅延時間信号としてのマルチフレーム同期信号ＭＦＡＳを抽出してマルチフレーム位相差判定回路１１０３に出力するとともに、第２の伝送信号としてのＯＴＵ４のペイロード信号Ｑ２を第１の選択器１１１３に出力し、第２の伝送信号としてのＯＴＵ４のペイロード信号Ｒ３を第２の選択器１１１５に出力する。なお、現用系の伝送信号および冗長系の伝送信号は、同一の情報を並列的に伝送している信号であることは言うまでもない。
【００１４】
また、マルチフレーム位相差判定回路１１０３は、第１のＯＴＵ４終端器１１１１から入力したマルチフレーム同期信号ＭＦＡＳと第２のＯＴＵ４終端器１１１２から入力したマルチフレーム同期信号ＭＦＡＳとの間の位相差を比較し、この位相差を示す位相差信号としてのＭＦＡＳ位相差信号を出力する。これとともに、マルチフレーム位相差判定回路１１０３は、第１のＯＴＵ４終端器１１１１または第２のＯＴＵ４終端器１１１２から入力した埋め込みクロック信号に基づいてサーバクロック信号を生成してライトポインタ生成器１１０４およびオフセットクロック生成器１１０５に出力する。
【００１５】
また、第１の選択器１１１３は、現用系のペイロード信号Ｑ１および冗長系のペイロード信号Ｑ２を受け、いずれかのペイロード信号を選択して共有ＦＩＦＯ１１１４に出力する。共有ＦＩＦＯ１１１４は、入力されたペイロード信号を、同じ順序を保つ遅延伝送信号としての遅延ペイロード信号Ｒ２として第２の選択器１１１５に出力する。第２の選択器１１１５は、現用系のペイロード信号Ｒ１、冗長系のペイロード信号Ｒ３、および、遅延ペイロード信号Ｒ２を受け、何れかのペイロード信号を選択し、図示しないクライアント光トランシーバや多重分離器といった後続の回路に出力する。
【００１６】
また、ライトポインタ生成器１１０４は、マルチフレーム位相差判定回路１１０３から入力したサーバクロック信号に基づいて、共有ＦＩＦＯ１１１４に入力されたペイロード信号の書き込み位置を指定するライトポインタ信号を生成し、共有ＦＩＦＯ１１１４に出力する。オフセットクロック生成器１１０５は、マルチフレーム位相差判定回路１１０３から入力したＭＦＡＳ位相差信号に基づいて、マルチフレーム位相差判定回路１１０３から入力したサーバクロック信号のクロック周波数を僅かに変化させたオフセットクロック信号を生成し、リードポインタ生成器１１０６に出力する。リードポインタ生成器１１０６は、オフセットクロック生成器１１０５から入力したオフセットクロック信号に基づいて、共有ＦＩＦＯ１１１４が保持するペイロード信号の読み出し位置を指定するリードポインタ信号を生成し、共有ＦＩＦＯ１１１４に出力する。
【００１７】
次に低遅延側から高遅延側への無瞬断切替の動作について詳細に説明する。図２は、この発明の実施の形態１による切替装置を説明するための説明図であり、無瞬断切替装置１１００における低遅延側伝送路１１２１から高遅延側伝送路１１２２への無瞬断切替手順を示すフローチャートである。なお、各図において、同一符号は同一または相当部分を示す。
【００１８】
図２において、まず、無瞬断切替装置１１００は、低遅延パスとして現用系のペイロード信号Ｒ１側で運用されているとする（ステップＳＴ１）。すなわち、低遅延側伝送路１１２１は現用系として第１のＯＴＵ４終端器１１１１に接続され、高遅延側伝送路１１２２は予備系として第２のＯＴＵ４終端器１１１２に接続され、第２の選択器１１１５は現用系のペイロード信号Ｒ１側を選択し、これにより、低遅延側伝送路１１２１を介して実データの導通が行われている。なお、第１の選択器１１１３は任意（Ｄｏｎ’ｔ  ｃａｒｅ）の側Ｘ（Ｑ１またはＱ２）を選択している。
【００１９】
ステップＳＴ１において伝送障害がないときに、ネットワークの工事などその時点以後に計画的に生じる伝送障害が予め見込まれており、その影響の回避のために、実データの導通が行われる伝送路を強制的に切り替える場合がある。そのような場合には、例えばネットワークの管理者の操作により監視・制御システムから強制切替指示信号が強制切替制御器１１０２に向けて発せられる（ステップＳＴ２）。
【００２０】
この強制切替指示信号を受け、強制切替制御器１１０２から一連の無瞬断切替制御信号が送出され、無瞬断切替装置１１００の各構成要素の制御が行なわれる。すなわち、まず、第１の選択器１１１３は現用系のペイロード信号Ｑ１側を選択して切替を行い、第２の選択器１１１５は遅延ペイロード信号Ｒ２側を選択して切替を行い、共有ＦＩＦＯ１１１４の占有を開始する（ステップＳＴ３）。これにより、無瞬断切替装置１１００内において、現用系の伝送信号は共有ＦＩＦＯ１１１４を介して導通される。
【００２１】
ただし、この時点では過剰遅延の付加はまだ行われていない。マルチフレーム位相差判定回路１１０３は、第１のＯＴＵ４終端器１１１１により抽出された埋め込みクロック信号に同期したサーバクロック信号を出力し、オフセットクロック生成器１１０５は、第１のＯＴＵ４終端器１１１１により抽出された埋め込みクロックに同期した、すなわちオフセットゼロのオフセットクロック信号を出力する。従って、ライトポインタ生成器１１０４からのライトポインタ信号とリードポインタ生成器１１０６からのリードポインタ信号は略等しい共有ＦＩＦＯ１１１４の書き込み位置と読み出し位置を指し示す。これにより、意図した過剰遅延の付加なく、無瞬断切替装置１１００内における現用系の通信経路が共有ＦＩＦＯ１１１４を介して導通される。
【００２２】
次に、オフセットクロック生成器１１０５は、マルチフレーム位相差判定回路１１０３からのＭＦＡＳ位相差信号によりサーバクロックに対して付加する周波数偏差量とその偏差付加時間を判定し、この判定結果に基づいて負のオフセットをクロック信号に与えた負オフセットクロック信号を生成してリードポインタ生成器１１０６に出力し、共有ＦＩＦＯ１１１４の蓄積量の増大を開始する（ステップＳＴ４）。
【００２３】
ここで、例えば、現用系に対して予備系の伝送信号が１ｍｓ遅延しており、下流側で受信可能といったクロック信号の仕様上の理由から＋／−１ｐｐｍの周波数偏差付加が許容されるとした場合、−１ｐｐｍの周波数偏差を１０００ｓの間に付加してから、クロックオフセットを解除する。これにより、１ｍｓに相当する約１００Ｍｂｉｔの現用系のペイロード信号Ｑ１が共有ＦＩＦＯ１１１４に蓄積され、１ｍｓの意図した過剰遅延が付加され、予備系のペイロード信号Ｒ３と現用系の遅延ペイロード信号Ｒ２の間の位相同期が完了する（ステップＳＴ５）。なお、オフセットクロック生成器１１０５は、偏差付加時間をタイマーにより判定しても良いし、または、図示しないマルチフレーム同期判定回路により共有ＦＩＦＯ１１１４の下流で判定するようにしても良い。
【００２４】
これ以降の任意の時間において第２の選択器１１１５を予備系のペイロード信号Ｒ３側に切替を行うことにより、予備系側に無瞬断パス切替を実施することができる（ステップＳＴ６）。これにより、強制切替は終了となり、また、共有ＦＩＦＯ１１１４を開放し、他の無瞬断切替手順にて使用することも可能となる（ステップＳＴ７）。これ以降、無瞬断切替装置１１００は、高遅延パスとして予備系のペイロード信号Ｒ３側で運用されることになる（ステップＳＴ８）。
【００２５】
以上の手順により、低遅延側の現用系の伝送信号から高遅延側の予備系の伝送信号への無瞬断強制切替を実施することができ、この無瞬断強制切替の実施前後の通常運用時に過剰な遅延時間を付加することなく通信を行うことができ、加えて、この過剰な遅延時間を付加するための高速大容量なＦＩＦＯメモリを省略でき、ひいてはその電力消費を削減でき、ＦＩＦＯメモリの共有によりシステム回路規模の削減が実現できるという作用効果を奏する。
【００２６】
なお、上述のように、１系統の現用系に対して１系統の予備系からなる構成だけでなく、Ｍ（Ｍは２以上の整数）系統の現用系に対してＮ（Ｎは１以上でＭ以下の整数）系統の予備系からなる構成においても、Ｍ系統のうちの１系統の現用系およびＮ系統のうちの１系統の予備系における同様の動作により、同様の作用効果を得ることができる。
【００２７】
次に高遅延側から低遅延側への無瞬断切替の動作について詳細に説明する。図３は、この発明の実施の形態１による切替装置を説明するための説明図であり、無瞬断切替装置１１００における高遅延側伝送路１１２２から低遅延側伝送路１１２１への無瞬断切替手順を示すフローチャートである。なお、各図において、同一符号は同一または相当部分を示す。
【００２８】
図３において、まず、無瞬断切替装置１１００は、高遅延パスとして予備系のペイロード信号Ｒ３側で運用されているとする（ステップＳＴ８）。すなわち、低遅延側伝送路１１２１は現用系として第１のＯＴＵ４終端器１１１１に接続され、高遅延側伝送路１１２２は予備系として第２のＯＴＵ４終端器１１１２に接続され、第２の選択器１１１５は予備系のペイロード信号Ｒ３側を選択し、これにより、高遅延側伝送路１１２２を介して実データの導通が行われている。なお、第１の選択器１１１３は任意（Ｄｏｎ’ｔ  ｃａｒｅ）の側Ｘ（Ｑ１またはＱ２）を選択している。
【００２９】
ここで、例えばネットワークの工事が終了するなどで、過剰な遅延時間が削減されるように高遅延側伝送路１１２２から低遅延側伝送路１１２１に切戻すといった意図から、例えばネットワークの管理者の操作により監視・制御システムから強制切替指示信号が強制切替制御器１１０２に向けて発せられる（ステップＳＴ９）。
【００３０】
この強制切替指示信号を受け、強制切替制御器１１０２から一連の無瞬断切替制御信号が送出され、無瞬断切替装置１１００の各構成要素の制御が行なわれる。すなわち、まず、第１の選択器１１１３は現用系のペイロード信号Ｑ１側を選択して切替を行い、第２の選択器１１１５は予備系のペイロード信号Ｒ３側を選択したままとし、ＦＩＦＯ１１１４の占有を開始し、低遅延の現用系の伝送信号のデータの共有ＦＩＦＯ１１１４への蓄積を開始する（ステップＳＴ１０）。
【００３１】
過剰な遅延時間以上の時間が経過した後、ライトポインタ信号の書き込み位置に対して過剰な遅延時間に相当する値だけ後ろの共有ＦＩＦＯ１１１４の読み出し位置をリードポインタ信号が指し示すようにリードポインタ生成器１１０６の設定を更新する。これとともに、マルチフレーム位相差判定回路１１０３は、第１のＯＴＵ４終端器１１１１により抽出された埋め込みクロック信号に同期したサーバクロック信号を出力し、オフセットクロック生成器１１０５は、第１のＯＴＵ４終端器１１１１により抽出された埋め込みクロック信号に同期したオフセットクロック信号を出力する。これにより、現用系のペイロード信号Ｑ１に、意図した過剰遅延が付加される（ステップＳＴ１１）。
【００３２】
このように、遅延時間差の待機が完了し、共有ＦＩＦＯ１１１４への蓄積が完了する（ステップＳＴ１２）。
【００３３】
次に、第２の選択器１１１５を現用系の遅延ペイロード信号Ｒ２側に切替を行うことにより、現用系側に無瞬断パス切替を実施することができる（ステップＳＴ１３）。これにより、無瞬断切替装置１１００内において、通信経路が切り替わり、過剰な遅延時間を意図して付加した現用系の伝送信号が共有ＦＩＦＯ１１１４を介して導通される。
【００３４】
その後、オフセットクロック生成器１１０５は、マルチフレーム位相差判定回路１１０３からのＭＦＡＳ位相差信号によりサーバクロックに対して付加する周波数偏差量を判定し、この判定結果に基づいて正のオフセットをクロック信号に与えた正オフセットクロック信号を生成してリードポインタ生成器１１０６に出力し、共有ＦＩＦＯ１１１４の蓄積量の減少を開始する（ステップＳＴ１４）。
【００３５】
ここで、例えば、現用系に対して予備系の伝送信号が１ｍｓ遅延しており、下流側で受信可能といったクロック信号の仕様上の理由から＋／−１ｐｐｍの周波数偏差付加が許容されるとした場合、＋１ｐｐｍの周波数偏差を１０００ｓの間付加すると、共有ＦＩＦＯ１１１４に蓄積されていた１ｍｓに相当する約１００Ｍｂｉｔの現用系のペイロード信号Ｑ１のデータが開放され、１ｍｓの意図して付加された過剰遅延が現用系の遅延ペイロード信号Ｒ２から除去される。
【００３６】
このように、ライトポインタ生成器１１０４からのライトポインタ信号とリードポインタ生成器１１０６からのリードポインタ信号が略等しい共有ＦＩＦＯ１１１４の書き込み位置と読み出し位置を指し示すようになるまで周波数偏差量の付加を行ってから、クロックオフセットを解除する。これにより、共有ＦＩＦＯ１１１４の蓄積が払底され、意図した過剰遅延がなくなり、現用系のペイロード信号Ｒ１と現用系の遅延ペイロード信号Ｒ２の間の位相同期が完了する（ステップＳＴ１５）。
【００３７】
これ以降の任意の時間において第２の選択器１１１５を現用系のペイロード信号Ｒ１側に切替を行うことにより、無瞬断パス切替を実施することができる（ステップＳＴ１６）。これにより、強制切替は終了となり、また、共有ＦＩＦＯ１１１４を開放し、他の無瞬断切替手順にて使用することも可能となる（ステップＳＴ１７）。これ以降、無瞬断切替装置１１００は、低遅延パスとして現用系のペイロード信号Ｒ１側で運用されることになる（ステップＳＴ１８）。
【００３８】
以上の手順により、高遅延側伝送路１１２２から低遅延側伝送路１１２１への無瞬断切替を実施することができる。また、図２に示される低遅延側の現用系の伝送信号から高遅延側の予備系の伝送信号への無瞬断強制切替手順が実施され、上述の計画的に生じる一連の伝送障害事象が終了した後、高遅延側の予備系の伝送信号から低遅側の現用系の伝送信号への切戻しのための強制切替を行うことができる。
【００３９】
なお、上述のように、１系統の現用系に対して１系統の予備系からなる構成だけでなく、Ｍ（Ｍは２以上の整数）系統の現用系に対してＮ（Ｎは１以上でＭ以下の整数）系統の予備系からなる構成においても、Ｍ系統のうちの１系統の現用系およびＮ系統のうちの１系統の予備系における同様の動作により、同様の作用効果を得ることができる。
【００４０】
次にマルチフレーム位相差判定回路１１０３の動作について詳細に説明する。図４は、この発明の実施の形態１による切替装置を説明するための説明図であり、無瞬断切替装置１１００におけるマルチフレーム位相差判定回路１１０３で利用するＯＴＵ４  ＯＨ中のＭＦＡＳ  Ｂｙｔｅの具体例を示すフレーム構成図である。なお、各図において、同一符号は同一または相当部分を示す。図４において、ＦＡＳ（Ｆｒａｍｅ  Ａｌｉｇｎｍｅｎｔ  Ｓｉｇｎａｌ）はフレーム同期に用いるデリミタＢｙｔｅである。
【００４１】
図４において、マルチフレーム位相差判定回路１１０３は、ＦＡＳによるフレーム毎の位相同期を行った後、フレーム間に振られている連続番号に対応するＭＦＡＳの利用により、複数のフレーム、すなわちマルチフレーム間に渡って、より長周期の位相同期を行い、マルチフレーム間に渡る長周期の位相差を求める。これにより、マルチフレーム間に渡る長周期の遅延量の調整を行うことができる。
【００４２】
なお、上述のＯＴＵ４、ＯＴＵ４  ＯＨ、ＭＦＡＳ、ＦＡＳ、図４に示すフレーム構成は、ＩＴＵ−Ｔ（Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｕｎｉｏｎ−Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ  ｓｅｃｔｏｒ）勧告Ｇ．７０９で規定されているものである。
【００４３】
以上のように、この発明の実施の形態１による切替装置は、ＭＦＡＳを利用して現用系と冗長系間の遅延量、すなわち位相差を求め、この位相差を示すＭＦＡＳ位相差信号に基づくオフセットをクロック信号に与えたオフセットクロック信号を生成し、クロック信号に基づいて共有ＦＩＦＯの書き込みの制御を行い、オフセットクロック信号に基づいて共有ＦＩＦＯの読み出しの制御を行うことにより、共有ＦＩＦＯを介する遅延ペイロード信号Ｒ２の遅延量の調整を行うようにしたものである。
【００４４】
これにより、現用系と冗長系に予め遅延用のメモリを挿入しておく必要無しに、必要最小限の共用のメモリ量で無瞬断切替が実現可能であるとともに、例えば伝送速度４０Ｇｂ／ｓ以上の光ネットワークのように高速な場合にも、オフセットクロック信号を用いる小規模で低消費電力の構成により現用系と冗長系間の遅延量の調整が実現可能になるという作用効果を奏する。さらに、ＭＦＡＳの利用により、複数のフレーム間に渡る長周期の遅延量の調整を行うことができるという作用効果を奏する。
【００４５】
実施の形態２．
この発明の実施の形態２による切替装置は、実施の形態１と同様の構成にクロスコネクト回路を加え、クライアント側で設定される遅延時間の情報を示す遅延時間信号に基づいて遅延量を調整するように構成したものである。これにより、実施の形態１と同様の作用効果に加え、クロスコネクトとして交換されたクライアント信号に対し、さらに任意の長大な周期の遅延量を調整して無瞬断切替を行うことができるという作用効果を奏する。
【００４６】
図５は、この発明の実施の形態２による切替装置を示す構成図である。なお、各図において、同一符号は同一または相当部分を示す。図５において、１１００ａは切替装置としての無瞬断切替装置，１１１０はクロスコネクト回路（図中ＸＣで表す）、１１１１ａは終端器、１１１２ａは終端器、１１１１ｂは第１の終端器としての第１のＬＯ  ＯＤＵ２（Ｌｏｗｅｒ  Ｏｒｄｅｒ  Ｏｐｔｉｃａｌ  ｃｈａｎｎｅｌ  Ｄａｔａ  Ｕｎｉｔ−２）終端器、１１１２ｂは第２の終端器としての第２のＬＯ  ＯＤＵ２終端器である。なお、実施の形態１と同一の構成、および、その構成による同一の動作については説明を省略する。
【００４７】
次に動作について説明する。図５において、クロスコネクト回路１１１０は、低遅延側伝送路１１２１に接続された終端器１１１１ａから出力されるクライアント信号および高遅延側伝送路１１２２に接続された終端器１１１２ａから出力されるクライアント信号を回路内で交換し、交換された各クライアント信号を第１のＬＯ  ＯＤＵ２終端器１１１１ｂまたは第２のＬＯ  ＯＤＵ２終端器１１１２ｂに出力する。
【００４８】
また、第１のＬＯ  ＯＤＵ２終端器１１１１ｂは、クロスコネクト回路１１１０からの第１の伝送信号としてのクライアント信号を終端し、その埋め込みクロックおよびＬＯ  ＯＤＵ２  ＯＨ（Ｏｖｅｒｈｅａｄ）中のＤＭｐ（Ｄｅｌａｙ  Ｍｅａｓｕｒｅｍｅｎｔ  ｏｆ  ＯＤＵｋ  Ｐａｔｈ）  Ｂｉｔに基づく第１の遅延時間信号としてのクライアント遅延時間信号ＤＭｐを抽出してマルチフレーム位相差判定回路１１０３に出力するとともに、第１の伝送信号としてのＬＯ  ＯＤＵ２のペイロード信号Ｑ１を第１の選択器１１１３に出力し、第１の伝送信号としてのＬＯ  ＯＤＵ２のペイロード信号Ｒ１を第２の選択器１１１５に出力する。
【００４９】
これと並行して、第２のＬＯ  ＯＤＵ２終端器１１１２ｂは、クロスコネクト回路１１１０からの第２の伝送信号としてのクライアント信号を終端し、その埋め込みクロックおよびＬＯ  ＯＤＵ２  ＯＨ中のＤＭｐ  Ｂｉｔに基づく第２の遅延時間信号としてのクライアント遅延時間信号ＤＭｐを抽出してマルチフレーム位相差判定回路１１０３に出力するとともに、第２の伝送信号としてのＬＯ  ＯＤＵ２のペイロード信号Ｑ２を第１の選択器１１１３に出力し、第２の伝送信号としてのＬＯ  ＯＤＵ２のペイロード信号Ｒ３を第２の選択器１１１５に出力する。
【００５０】
また、マルチフレーム位相差判定回路１１０３は、第１のＬＯ  ＯＤＵ２終端器１１１１ｂから入力したクライアント遅延時間信号ＤＭｐと第２のＬＯ  ＯＤＵ２終端器１１１２ｂから入力したクライアント遅延時間信号ＤＭｐと間の位相差を比較し、この位相差を示す位相差信号としてのＤＭｐ位相差信号を出力する。これとともに、マルチフレーム位相差判定回路１１０３は、第１のＬＯ  ＯＤＵ２終端器１１１１ｂまたは第２のＬＯ  ＯＤＵ２終端器１１１２ｂから入力した埋め込みクロック信号に基づいてサーバクロック信号を生成してライトポインタ生成器１１０４およびオフセットクロック生成器１１０５に出力する。
【００５１】
以上の構成および動作以外は実施の形態１による無瞬断切替装置１１００と同様の構成および動作であり、これにより、無瞬断切替装置１１００ａは、クロスコネクト回路１１１０で交換された低遅延側の現用系のクライアント信号Ｒ１および高遅延側の冗長系のクライアント信号Ｒ２に対して、無瞬断切替を行うことができる。
【００５２】
次にマルチフレーム位相差判定回路１１０３の動作について詳細に説明する。図６は、この発明の実施の形態２による切替装置を説明するための説明図であり、無瞬断切替装置１１００ａにおけるマルチフレーム位相差判定回路１１０３で利用するＬＯ  ＯＤＵ２  ＯＨ中のＤＭｐ  Ｂｉｔの具体例を示すフレーム構成図である。なお、各図において、同一符号は同一または相当部分を示す。
【００５３】
図６において、マルチフレーム位相差判定回路１１０３は、ＯＴＮ（Ｏｐｔｉｃａｌ  Ｔｒａｎｓｐｏｒｔ  Ｎｅｔｗｏｒｋ）フレーム同期に用いるデリミタＢｙｔｅであるＦＡＳによるフレーム毎の位相同期を行った後、ＤＭｐ  Ｂｉｔの値を判定することができる。このＤＭｐ  Ｂｉｔの値は、図示しないクライアント信号の送信器により、ＬＯ  ＯＤＵ２  ＯＨには含まれないＦＡＳやＭＦＡＳといったフレーム同期信号とは独立した任意の周期で制御される。従って、ＤＭｐ  Ｂｉｔの値が長周期に設定されることにより、マルチフレーム位相差判定回路１１０３は、ＭＦＡＳよりさらに長い周期、例えば１ｓの周期で、位相同期を行うことができる。また、マルチフレーム位相差判定回路１１０３は、ＦＡＳやＭＦＡＳを用いる場合と異なり、ＬＯ  ＯＤＵ２を収容する図示しないＯＴＵ３あるいはＯＴＵ４のような伝送路フレームの形式やその伝送レートに依存せずに長大な位相差、すなわち遅延時間差を判定することができる。
【００５４】
以上の動作により、マルチフレーム位相差判定回路１１０３は、クロスコネクト回路１１１０により交換されるクライアント信号に対し、遅延時間差を判定することができ、さらには任意の長大な周期の遅延時間差を判定することができる。これにより、クライアント側で設定される任意の長周期の遅延量の調整を行うことができる。
【００５５】
なお、上述のＬＯ  ＯＤＵ２、ＬＯ  ＯＤＵ２  ＯＨ、ＤＭｐ、図６に示すフレーム構成、ＯＴＮは、ＩＴＵ−Ｔ勧告Ｇ．７０９で規定されているものである。
【００５６】
以上のように、この発明の実施の形態２による切替装置においては、実施の形態１と同様の構成に加え、クロスコネクト回路１１１０により交換されるクライアント信号に対し、ＭＦＡＳに代えてＤＭｐ  Ｂｉｔを利用して位相差を求める動作を行うように構成している。これにより、実施の形態１と同様の作用効果に加え、クロスコネクトとして交換されたクライアント信号に対し、フレーム間に渡って、さらに任意の長大な周期の遅延量を調整して無瞬断切替を行うことができるという作用効果を奏する。
【００５７】
なお、上述の特許文献１に開示された従来の無瞬断切り替え回路では、送信側と受信側双方で協調してダミーデータの挿入／削除制御を行うことが必要な場合があるという問題点があり、また、クライアント信号のフレーム形式に応じたダミーデータの挿入／削除を行うため、汎用的ではない個別設計のフレーム送受信ＬＳＩを用意する必要があるという問題点があった。
【００５８】
これに対し、この発明の実施の形態１、２による無瞬断切替装置によれば、送信側に特殊な構成を必要とせず、従って、伝送路中にも特殊な信号を流す必要がなく、受信側のみで無瞬断切替を行うことができ、また、汎用のフレーム送受信ＬＳＩに共用可能で簡易かつ低消費電力な回路を付加することで多様な形式のクライアント信号に対して幅広く対応でき、また、伝送信号にアイドル信号を挿入しないことから本来の伝送信号による通信を行えない時間が生じることがなく、オフセットクロック信号を用いて遅延量の増大および減少の双方向の操作を滑らかに無瞬断で行うことができるという作用効果を奏する。
【００５９】
実施の形態３．
この発明の実施の形態３による切替装置は、実施の形態２と同様の構成において、終端器をパケット通信方式のものに代え、アイドル生成器を加え、オフセットクロック信号およびアイドル信号を併用して遅延量を調整するように構成したものである。これにより、実施の形態２と同様の作用効果に加え、アイドル信号のみを用いる場合と比べて、アイドル生成器の回路規模を小さくできるという作用効果を奏する。
【００６０】
図７は、この発明の実施の形態３による切替装置を示す構成図である。なお、各図において、同一符号は同一または相当部分を示す。図７において、１１００ｂは切替装置としての無瞬断切替装置、１１０３ａは位相差判定回路としてのトラフィック位相差判定回路、１１１１ｃは第１の終端器としての第１のＧＦＰ／ＭＡＣ（Ｇｅｎｅｒｉｃ  Ｆｒａｍｉｎｇ  Ｐｒｏｃｅｄｕｒｅ  ／  Ｍｅｄｉａ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌ）終端器、１１１２ｂは第２の終端器としての第２のＧＦＰ／ＭＡＣ終端器、１１０７はアイドル生成器である。なお、実施の形態２と同一の構成、および、その構成による同一の動作については説明を省略する。
【００６１】
次に動作について説明する。図７において、クロスコネクト回路１１１０は、低遅延側伝送路１１２１に接続された終端器１１１１ａから出力されるパケット収容クライアント信号および高遅延側伝送路１１２２に接続された終端器１１１２ａから出力されるパケット収容クライアント信号を回路内で交換し、交換された各パケット収容クライアント信号を第１のＧＦＰ／ＭＡＣ終端器１１１１ｃまたは第２のＧＦＰ／ＭＡＣ終端器１１１２ｃに出力する。
【００６２】
また、第１のＧＦＰ／ＭＡＣ終端器１１１１ｃは、クロスコネクト回路１１１０からの第１の伝送信号としてのパケット収容クライアント信号を終端し、その埋め込みクロック信号およびＣＭＦ（Ｃｌｉｅｎｔ  Ｍａｎａｇｅｍｅｎｔ  Ｆｒａｍｅ）に基づく第１の遅延時間信号としてのクライアント遅延時間信号ＣＭＦを抽出してトラフィック位相差判定回路１１０３ａに出力するとともに、第１の伝送信号としてのパケット収容クライアント信号Ｑ１を第１の選択器１１１３に出力し、第１の伝送信号としてのパケット収容クライアント信号Ｒ１を第２の選択器１１１５に出力する。
【００６３】
これと並行して、第２のＧＦＰ／ＭＡＣ終端器１１１２ｃは、クロスコネクト回路１１１０からの第２の伝送信号としてのパケット収容クライアント信号を終端し、その埋め込みクロック信号およびＣＭＦに基づく第２の遅延時間信号としてのクライアント遅延時間信号ＣＭＦを抽出してトラフィック位相差判定回路１１０３ａに出力するとともに、第２の伝送信号としてのパケット収容クライアント信号Ｑ２を第１の選択器１１１３に出力し、第２の伝送信号としてのパケット収容クライアント信号Ｒ３を第２の選択器１１１５に出力する。
【００６４】
また、トラフィック位相差判定回路１１０３ａは、第１のＧＦＰ／ＭＡＣ終端器１１１１ｃから入力したクライアント遅延時間信号ＣＭＦと第２のＧＦＰ／ＭＡＣ終端器１１１２ｃから入力したクライアント遅延時間信号ＣＭＦと間の位相差を比較し、この位相差を示す位相差信号としてのＣＭＦ位相差信号を出力する。これとともに、トラフィック位相差判定回路１１０３ａは、第１のＧＦＰ／ＭＡＣ終端器１１１１ｃまたは第２のＧＦＰ／ＭＡＣ終端器１１１２ｃから入力した埋め込みクロック信号に基づいてサーバクロック信号を生成してライトポインタ生成器１１０４およびオフセットクロック生成器１１０５に出力する。
【００６５】
一方、アイドル生成器１１０７は、遅延伝送信号としての遅延パケット収容クライアント信号Ｒ２に対して挿入または除去されるためのアイドル信号Ｒ４を生成して第２の選択器１１１５に出力する。このアイドル信号Ｒ４は、第２の選択器１１１５によりクライアントパケット間に挿入される。このようにして、現用系および冗長系のパケット収容クライアント信号の位相差の調整は、オフセットクロック信号およびアイドル信号を併用して行うことができる。なお、例えばクロック信号の仕様上の理由からオフセットクロック信号による遅延量の調整が若干不足する分を補う程度にアイドル信号による遅延量の調整を行うようにしても良い。これにより、アイドル信号のみを用いて全ての遅延量を調整する場合と比べて、アイドル生成器１１０７の回路規模を削減し、ひいてはその電力消費を削減できるという作用効果を奏する。
【００６６】
以上の構成および動作以外は実施の形態２による無瞬断切替装置１１００ａと同様の構成および動作であり、これにより、無瞬断切替装置１１００ｂは、クロスコネクト回路１１１０で交換された低遅延側の現用系のパケット収容クライアント信号および高遅延側の冗長系のパケット収容クライアント信号に対して、無瞬断切替を行うことができる。
【００６７】
なお、無瞬断切替装置１１００ｂを含む実施の形態３による光通信システムおいては、パケット通信方式を前提としているので、アイドル信号が挿入された伝送信号が下流に流れても、後続の通信装置がアイドル信号を本来の伝送信号と区別して認識して処理できることから、有意な情報を含まないアイドル信号の受信は問題とならない。
【００６８】
また、パケット収容クライアント信号間の位相差の検出に用いるクライアント遅延時間信号としては、上述のＣＭＦに限られるものではなく、例えば、ＭＣＦ（Ｍａｎａｇｅｍｅｎｔ  Ｃｏｎｔｒｏｌ  Ｆｒａｍｅ）のようにＧＦＰクライアントペイロードデータ以外を載せるＧＦＰフレームを用いても良いし、ＵＰＩ（Ｕｓｅｒ  Ｐａｙｌｏａｄ  Ｉｄｅｎｔｉｆｉｅｒ）のようにＧＦＰクライアントペイロードフレームのペイロード情報領域以外の部分を用いるようにしても良く、同様の作用効果を得ることができる。
【００６９】
また、クライアント遅延時間信号としては、Ｏｒｄｅｒｅｄｓｅｔのような制御監視情報を埋め込んだＭＡＣアイドル信号あるいはＧＦＰアイドル信号を用いるようにしても良く、このときＶＬＡＮ（Ｖｉｒｔｕａｌ  Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）ヘッダの有無に関わらず、いずれも同様の作用効果を得ることができる。
【００７０】
また、ＭＰＬＳ（ＭｕｌｔｉＰｒｏｔｏｃｏｌ  Ｌａｂｅｌ  Ｓｗｉｔｃｈｉｎｇ）あるいはＭＰＬＳ−ＴＰ（ＭｕｌｔｉＰｒｏｔｏｃｏｌ  Ｌａｂｅｌ  Ｓｗｉｔｃｈｉｎｇ‐Ｔｒａｎｓｐｏｒｔ  Ｐｒｏｆｉｌｅ）においても、ＳＨＩＭヘッダにおける２０ｂｉｔのラベル値としてＬＥＲ（Ｌａｂｅｌ  Ｅｄｇｅ  Ｒｏｕｔｅｒ）によりＭＰＬＳあるいはＭＰＬＳ−ＴＰ網外にポップされない値を用い、無瞬断切替装置１１００ｂ自身がこのラベル値のＭＰＬＳパケットあるいはＭＰＬＳ−ＴＰパケットを受けることによっても同様の作用効果を得ることができる。
【００７１】
なお、上述のＧＦＰ、ＣＭＦ、ＭＣＦ、ＵＰＩ、ＧＦＰアイドル信号は、ＩＴＵ−Ｔ勧告Ｇ．７０４１で規定されているものである。上述のＭＡＣ、Ｏｒｄｅｒｅｄｓｅｔ、ＭＡＣアイドル信号は、ＩＥＥＥ（Ｉｎｓｔｉｔｕｔｅ  ｏｆ  Ｅｌｅｃｔｒｉｃａｌ  ａｎｄ  Ｅｌｅｃｔｒｏｎｉｃ  Ｅｎｇｉｎｅｅｒｓ）  ８０２．３で規定されているものである。上述のＭＰＬＳ、ＳＨＩＭヘッダは、ＩＥＴＦ  ＲＦＣ（Ｉｎｔｅｒｎｅｔ  Ｅｎｇｉｎｅｅｒｉｎｇ  Ｔａｓｋ  Ｆｏｒｃｅ  Ｒｅｑｕｅｓｔ  Ｆｏｒ  Ｃｏｍｍｅｎｔ）３０３１で規定されているものである。上述のＭＰＬＳ−ＴＰ、ＳＨＩＭヘッダは、ＩＥＴＦ  ＲＦＣ５６５４およびＩＴＵ−Ｔ勧告Ｇ．８１０１．１で規定されているものである。
【００７２】
以上のように、この発明の実施の形態３による切替装置においては、実施の形態２と同様の構成において、終端器をパケット通信方式のものに代え、アイドル生成器１１０７を加え、クロスコネクト回路１１１０により交換されるパケット収容クライアント信号に対し、ＣＭＦを利用して位相差を求め、この位相差の調整を、オフセットクロック信号およびアイドル信号を併用して行うように構成している。これにより、実施の形態２と同様の作用効果に加え、クロスコネクトとして交換されたパケット収容クライアント信号に対し、フレーム間に渡って、任意の長大な周期の遅延量を調整して無瞬断切替を行うことができ、さらに、アイドル信号のみを用いる場合と比べて、アイドル生成器１１０７の回路規模を小さくできるという作用効果を奏する。
【００７３】
なお、上述のように、この発明の実施の形態１〜３においては、現用系が低遅延側伝送路で、冗長系が高遅延側伝送路である場合を示したが、これに限られるものでなく、現用系が高遅延側伝送路で、冗長系が低遅延側伝送路であっても良く、逆の手順に基づく同様の動作により同様の作用効果を奏する。
【００７４】
また、上述のように、この発明の実施の形態１〜３においては、冗長系と現用系の切替を無瞬断かつ無誤りで行う場合を示したが、これに限られるものでなく、例えばシステム運用上の許容範囲内であれば、断時間があっても良い場合もあり、また、冗長系と現用系の伝播時間差に比して非常に短い断時間で行うようにしても良い場合もある。
【００７５】
また、上述のように、この発明の実施の形態１〜３においては、１系統の現用系に対して１系統の予備系からなる構成例を示したが、これに限られるものでなく、Ｍ（Ｍは２以上の整数）系統の現用系に対してＮ（Ｎは２以上でＭ以下の整数）系統の予備系からなるように構成しても良く、Ｍ系統のうちの１系統の現用系およびＮ系統のうちの１系統の予備系における同様の動作により同様の作用効果を奏する。
【００７６】
また、上述のように、この発明の実施の形態１〜３においては、例えば、強制切替制御器、位相差判定回路等といった回路として説明したが、制御機能については、切替装置に設けたマイクロコンピュータ等に切替方法を実行させるコンピュータプログラムを用いてソフトウエア処理により実現するようにしても良い。
【００７７】
また、上述のように、この発明の実施の形態１〜３においては、光ネットワークといった光通信システムに適用する場合を示したが、適用システムがこれに限られるものではなく、要するに、低遅延側と高遅延側との間で切替が行われるものであり、オフセットクロック信号を利用することにより遅延量の調整のための構成が簡略化されるようなものであれば、どのような通信システムにおいても同様の作用効果を奏する。
【符号の説明】
【００７８】
１１００、１１００ａ、１１００ｂ  無瞬断切替装置
１１０２  強制切替制御器
１１０３  マルチフレーム位相差判定回路
１１０３ａ  トラフィック位相差判定回路
１１０４  ライトポインタ生成器
１１０５  オフセットクロック生成器
１１０６  リードポインタ生成器
１１０７  アイドル生成器
１１１０  クロスコネクト回路
１１１１  第１のＯＴＵ４終端器
１１１１ｂ  第１のＬＯ  ＯＤＵ２終端器
１１１１ｃ  第１の第１のＧＦＰ／ＭＡＣ終端器
１１１２  第２のＯＴＵ４終端器
１１１２ｂ  第２のＬＯ  ＯＤＵ２終端器
１１１２ｃ  第２のＧＦＰ／ＭＡＣ終端器
１１１３  第１の選択器
１１１４  共有ＦＩＦＯ
１１１５  第２の選択器
１１２１  低遅延側伝送路
１１２２  高遅延側伝送路
【図１】
2012199896.tif 000003
【図２】
2012199896.tif 000004
【図３】
2012199896.tif 000005
【図４】
2012199896.tif 000006
【図５】
2012199896.tif 000007
【図６】
2012199896.tif 000008
【図７】
2012199896.tif 000009