(57)【要約】【課題】動画像データを格納する外部メモリのメモリ容量を節約する。【解決手段】半導体集積回路１は、ＭＰＥＧのＴＳパケットを受信する受信インターフェース１１、ＣＰＵ１３、ＭＰＥＧデコーダ１８、メモリインターフェース１７、バス１５、ＤＭＡＣ１２を具備する。ＴＳＩＦ１１は、バッファ１１１と受信間隔算出部１１３とＰＥＳヘッダー検出部１１６を含む。バッファ１１１はＴＳパケットを蓄積して、算出部１１３はＴＳパケットの受信間隔を算出して、検出部１１６はＰＥＳヘッダーを検出する。検出部１１６によるＰＥＳヘッダーの検出に応答して、ＤＭＡＣ１２がＰＥＳヘッダーとＰＥＳペイロードの最初のセクションのＤＭＡ転送を実行する。算出部１１３による受信間隔の算出に応答して、ＤＭＡＣ１２が、ＤＭＡＣ１２がＰＥＳペイロードの後続のセクションのＤＭＡ転送を実行する。【選択図】図２
2012015722.tif 000002
【特許請求の範囲】
【請求項１】
受信インターフェースと、中央処理ユニットと、ＭＰＥＧデコーダと、メモリインターフェースと、バスと、ダイレクトメモリアクセスコントローラとを具備する半導体集積回路であって、
前記バスには、前記受信インターフェースと前記中央処理ユニットと前記ＭＰＥＧデコーダと前記メモリインターフェースと前記ダイレクトメモリアクセスコントローラとが接続され、
前記メモリインターフェースは、外部メモリと接続可能とされ、
前記受信インターフェースは、ＭＰＥＧトランスポートストリームに含まれる多数のＴＳパケットを受信可能とされ、前記多数のＴＳパケットは同一のバケット識別子を有する複数のＴＳパケットを含み、前記同一のバケット識別子を有する前記複数のＴＳパケットは１個のパケッタイズドエレメンタリストリームパケットを構成可能なものであり、
前記受信インターフェースは、バッファと受信間隔算出部とＰＥＳヘッダー検出部を含み、前記バッファは前記複数のＴＳパケットに含まれる少なくとも１個のＴＳパケットを蓄積可能とされ、前記受信間隔算出部は前記受信インターフェースによって受信される前記複数のＴＳパケットの受信間隔を算出可能とされ、前記ＰＥＳヘッダー検出部は前記１個のパケッタイズドエレメンタリストリームパケットに含まれるＰＥＳヘッダーを検出可能とされ、
前記受信インターフェースの前記バッファに前記複数のＴＳパケットの最初のＴＳパケットが蓄積され、前記受信インターフェースの前記ＰＥＳヘッダー検出部が前記ＰＥＳヘッダーを検出したことに応答して、前記受信インターフェースは前記ダイレクトメモリアクセスコントローラに最初のＤＭＡ転送を要求して、
前記ダイレクトメモリアクセスコントローラによる前記最初のＤＭＡ転送によって、前記受信インターフェースの前記バッファから前記ＰＥＳヘッダーのデータと前記ＰＥＳヘッダーの後続のＰＥＳペイロードの最初のセクションのデータとが、前記バスと前記メモリインターフェースとを介して前記外部メモリに転送可能とされ、
前記受信インターフェースの前記バッファに前記複数のＴＳパケットの後続のＴＳパケットが蓄積され、前記受信インターフェースの前記受信間隔算出部が前記受信間隔を算出したことに応答して、前記受信インターフェースは前記ダイレクトメモリアクセスコントローラに後続のＤＭＡ転送を要求して、
前記ダイレクトメモリアクセスコントローラによる前記後続のＤＭＡ転送によって、前記受信インターフェースの前記バッファから前記ＰＥＳペイロードの前記最初のセクションの後続のセクションのデータが、前記バスと前記メモリインターフェースとを介して前記外部メモリに転送可能とされるたことを特徴とする半導体集積回路。
【請求項２】
請求項１において、
前記受信インターフェースは、前記受信インターフェースによって受信される前記複数のＴＳパケットにそれぞれ複数の受信タイムスタンプを付加するタイムスタンプ付加部を更に含むものであり、
前記受信間隔算出部が前記複数のＴＳパケットに付加された前記複数の受信タイムスタンプの差分を検出することによって、前記受信間隔を算出することを特徴とする半導体集積回路。
【請求項３】
請求項２において、
前記ダイレクトメモリアクセスコントローラによる前記最初のＤＭＡ転送の完了の後に、前記中央処理ユニットは前記バスと前記メモリインターフェースとを介して前記外部メモリをアクセス可能とされ、
前記アクセスによって、前記中央処理ユニットは、前記ＰＥＳヘッダーに含まれるデコーディングタイムスタンプの情報とプレゼンテーションタイムスタンプの情報とを前記外部メモリから取得可能とされたことを特徴とする半導体集積回路。
【請求項４】
請求項３において、
前記中央処理ユニットは前記外部メモリから取得した前記デコーディングタイムスタンプの前記情報を前記ＭＰＥＧデコーダに供給可能とされたことを特徴とする半導体集積回路。
【請求項５】
請求項４において、
前記半導体集積回路は、前記バスと接続された画像表示制御部と音声出力制御部とを更に具備して、
前記中央処理ユニットは前記外部メモリから取得した前記プレゼンテーションタイムスタンプの前記情報を前記画像表示制御部と前記音声出力制御部とに供給可能とされたことを特徴とする半導体集積回路。
【請求項６】
請求項５において、
前記受信インターフェースは、前記多数のＴＳパケットを受信可能とされたＴＳヘッダー解析部を更に含み、
前記受信インターフェースの前記ＴＳヘッダー解析部は、前記多数のＴＳパケットの各ＴＳヘッダーにペイロードユニットスタートインディケイタが含まれるか否かを検出可能とされ、
前記ＴＳヘッダー解析部が前記ペイロードユニットスタートインディケイタを検出したことに応答して、前記ＴＳヘッダー解析部は前記ＰＥＳヘッダー検出部による前記ＰＥＳヘッダーの検出動作の開始することを特徴とする半導体集積回路。
【請求項７】
請求項６において、
前記受信インターフェースの前記ＴＳヘッダー解析部は、検出した前記ペイロードユニットスタートインディケイタを含む１個のＴＳパケットのＴＳヘッダーに含まれるパケット識別子の値を記憶可能とされ、
前記受信インターフェースの前記ＴＳヘッダー解析部は、前記ペイロードユニットスタートインディケイタを含んだ前記１個のＴＳパケットの後続のＴＳパケットの後続のＴＳヘッダーに含まれる後続のパケット識別子と記憶された前記パケット識別子の前記値とを比較可能とされ、
前記受信インターフェースの前記ＴＳヘッダー解析部は、記憶された前記パケット識別子の前記値と前記後続のＴＳパケットの前記後続のパケット識別子とが一致すると、ＰＩＤ一致検出出力信号を生成可能とされ、
前記ＴＳヘッダー解析部から生成される前記ＰＩＤ一致検出出力信号と前記受信間隔算出部によって算出された前記受信間隔とに応答して、前記受信インターフェースは前記ダイレクトメモリアクセスコントローラに前記後続のＤＭＡ転送を要求することを特徴とする半導体集積回路。
【請求項８】
請求項７において、
前記受信インターフェースの前記ＰＥＳヘッダー検出部は、前記ＰＥＳヘッダーに含まれるＰＥＳヘッダーデータ長を検出可能とされ、
前記ＰＥＳヘッダー検出部によって検出された前記ＰＥＳヘッダーデータ長を有する前記ＰＥＳヘッダーの前記ＰＥＳヘッダー検出部による検出動作が完了した後に、前記ＰＥＳヘッダー検出部はスリープ状態に制御されることを特徴とする半導体集積回路。
【請求項９】
請求項７において、
前記受信インターフェースの前記ＰＥＳヘッダー検出部は、前記ＰＥＳヘッダーに含まれるＰＥＳパケット長を検出可能とされ、
前記ＰＥＳヘッダー検出部によって検出された前記ＰＥＳパケット長に基づき、前記ＰＥＳヘッダー検出部は前記ＰＥＳペイロードの前記最初のセクションの前記データから前記後続のセクションの前記データの転送に必要なＤＭＡ転送回数が算出されることを特徴とする半導体集積回路。
【請求項１０】
請求項６において、
前記メモリインターフェースは、前記外部メモリとしてのＤＲＡＭと接続可能とされ、
前記半導体集積回路の半導体チップと前記ＤＲＡＭの半導体チップとは、システムインパッケージもしくはマルチチップモジュールの封止パッケージ内部に内蔵されたことを特徴とする半導体集積回路。
【請求項１１】
受信インターフェースと、中央処理ユニットと、ＭＰＥＧデコーダと、メモリインターフェースと、バスと、ダイレクトメモリアクセスコントローラとを具備する半導体集積回路の動作方法であって、
前記バスには、前記受信インターフェースと前記中央処理ユニットと前記ＭＰＥＧデコーダと前記メモリインターフェースと前記ダイレクトメモリアクセスコントローラとが接続され、
前記メモリインターフェースは、外部メモリと接続可能とされ、
前記受信インターフェースは、ＭＰＥＧトランスポートストリームに含まれる多数のＴＳパケットを受信可能とされ、前記多数のＴＳパケットは同一のバケット識別子を有する複数のＴＳパケットを含み、前記同一のバケット識別子を有する前記複数のＴＳパケットは１個のパケッタイズドエレメンタリストリームパケットを構成可能なものであり、
前記受信インターフェースは、バッファと受信間隔算出部とＰＥＳヘッダー検出部を含み、前記バッファは前記複数のＴＳパケットに含まれる少なくとも１個のＴＳパケットを蓄積可能とされ、前記受信間隔算出部は前記受信インターフェースによって受信される前記複数のＴＳパケットの受信間隔を算出可能とされ、前記ＰＥＳヘッダー検出部は前記１個のパケッタイズドエレメンタリストリームパケットに含まれるＰＥＳヘッダーを検出可能とされ、
前記受信インターフェースの前記バッファに前記複数のＴＳパケットの最初のＴＳパケットが蓄積され、前記受信インターフェースの前記ＰＥＳヘッダー検出部が前記ＰＥＳヘッダーを検出したことに応答して、前記受信インターフェースは前記ダイレクトメモリアクセスコントローラに最初のＤＭＡ転送を要求して、
前記ダイレクトメモリアクセスコントローラによる前記最初のＤＭＡ転送によって、前記受信インターフェースの前記バッファから前記ＰＥＳヘッダーのデータと前記ＰＥＳヘッダーの後続のＰＥＳペイロードの最初のセクションのデータとが、前記バスと前記メモリインターフェースとを介して前記外部メモリに転送可能とされ、
前記受信インターフェースの前記バッファに前記複数のＴＳパケットの後続のＴＳパケットが蓄積され、前記受信インターフェースの前記受信間隔算出部が前記受信間隔を算出したことに応答して、前記受信インターフェースは前記ダイレクトメモリアクセスコントローラに後続のＤＭＡ転送を要求して、
前記ダイレクトメモリアクセスコントローラによる前記後続のＤＭＡ転送によって、前記受信インターフェースの前記バッファから前記ＰＥＳペイロードの前記最初のセクションの後続のセクションのデータが、前記バスと前記メモリインターフェースとを介して前記外部メモリに転送可能とされるたことを特徴とする半導体集積回路の動作方法。
【請求項１２】
請求項１１において、
前記受信インターフェースは、前記受信インターフェースによって受信される前記複数のＴＳパケットにそれぞれ複数の受信タイムスタンプを付加するタイムスタンプ付加部を更に含むものであり、
前記受信間隔算出部が前記複数のＴＳパケットに付加された前記複数の受信タイムスタンプの差分を検出することによって、前記受信間隔を算出することを特徴とする半導体集積回路の動作方法。
【請求項１３】
請求項１２において、
前記ダイレクトメモリアクセスコントローラによる前記最初のＤＭＡ転送の完了の後に、前記中央処理ユニットは前記バスと前記メモリインターフェースとを介して前記外部メモリをアクセス可能とされ、
前記アクセスによって、前記中央処理ユニットは、前記ＰＥＳヘッダーに含まれるデコーディングタイムスタンプの情報とプレゼンテーションタイムスタンプの情報とを前記外部メモリから取得可能とされたことを特徴とする半導体集積回路の動作方法。
【請求項１４】
請求項１３において、
前記中央処理ユニットは前記外部メモリから取得した前記デコーディングタイムスタンプの前記情報を前記ＭＰＥＧデコーダに供給可能とされたことを特徴とする半導体集積回路の動作方法。
【請求項１５】
請求項１４において、
前記半導体集積回路は、前記バスと接続された画像表示制御部と音声出力制御部とを更に具備して、
前記中央処理ユニットは前記外部メモリから取得した前記プレゼンテーションタイムスタンプの前記情報を前記画像表示制御部と前記音声出力制御部とに供給可能とされたことを特徴とする半導体集積回路の動作方法。
【請求項１６】
請求項１５において、
前記受信インターフェースは、前記多数のＴＳパケットを受信可能とされたＴＳヘッダー解析部を更に含み、
前記受信インターフェースの前記ＴＳヘッダー解析部は、前記多数のＴＳパケットの各ＴＳヘッダーにペイロードユニットスタートインディケイタが含まれるか否かを検出可能とされ、
前記ＴＳヘッダー解析部が前記ペイロードユニットスタートインディケイタを検出したことに応答して、前記ＴＳヘッダー解析部は前記ＰＥＳヘッダー検出部による前記ＰＥＳヘッダーの検出動作の開始することを特徴とする半導体集積回路の動作方法。
【請求項１７】
請求項１６において、
前記受信インターフェースの前記ＴＳヘッダー解析部は、検出した前記ペイロードユニットスタートインディケイタを含む１個のＴＳパケットのＴＳヘッダーに含まれるパケット識別子の値を記憶可能とされ、
前記受信インターフェースの前記ＴＳヘッダー解析部は、前記ペイロードユニットスタートインディケイタを含んだ前記１個のＴＳパケットの後続のＴＳパケットの後続のＴＳヘッダーに含まれる後続のパケット識別子と記憶された前記パケット識別子の前記値とを比較可能とされ、
前記受信インターフェースの前記ＴＳヘッダー解析部は、記憶された前記パケット識別子の前記値と前記後続のＴＳパケットの前記後続のパケット識別子とが一致すると、ＰＩＤ一致検出出力信号を生成可能とされ、
前記ＴＳヘッダー解析部から生成される前記ＰＩＤ一致検出出力信号と前記受信間隔算出部によって算出された前記受信間隔とに応答して、前記受信インターフェースは前記ダイレクトメモリアクセスコントローラに前記後続のＤＭＡ転送を要求することを特徴とする半導体集積回路の動作方法。
【請求項１８】
請求項１７において、
前記受信インターフェースの前記ＰＥＳヘッダー検出部は、前記ＰＥＳヘッダーに含まれるＰＥＳヘッダーデータ長を検出可能とされ、
前記ＰＥＳヘッダー検出部によって検出された前記ＰＥＳヘッダーデータ長を有する前記ＰＥＳヘッダーの前記ＰＥＳヘッダー検出部による検出動作が完了した後に、前記ＰＥＳヘッダー検出部はスリープ状態に制御されることを特徴とする半導体集積回路の動作方法。
【請求項１９】
請求項１７において、
前記受信インターフェースの前記ＰＥＳヘッダー検出部は、前記ＰＥＳヘッダーに含まれるＰＥＳパケット長を検出可能とされ、
前記ＰＥＳヘッダー検出部によって検出された前記ＰＥＳパケット長に基づき、前記ＰＥＳヘッダー検出部は前記ＰＥＳペイロードの前記最初のセクションの前記データから前記後続のセクションの前記データの転送に必要なＤＭＡ転送回数が算出されることを特徴とする半導体集積回路の動作方法。
【請求項２０】
請求項１７において、
前記メモリインターフェースは、前記外部メモリとしてのＤＲＡＭと接続可能とされ、
前記半導体集積回路の半導体チップと前記ＤＲＡＭの半導体チップとは、システムインパッケージもしくはマルチチップモジュールの封止パッケージ内部に内蔵されたことを特徴とする半導体集積回路の動作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路およびその動作方法に関し、特に動画像データを格納する外部メモリのメモリ容量を節約するのに有効な技術に関するものである。
【背景技術】
【０００２】
２００６年４月１日、日本国内で移動端末等を主たる対象とした地上デジタルテレビ放送の１セグメント部分受信サービス「ワンセグ」が開始された。ワンセグでは、地上デジタルテレビ放送の１３チャンネル〜６２チャンネルまでの物理チャンネルの１チャンネル当たりの周波数帯域６ＭＨｚを１３セグメントに分割した１つのセグメントを使用して放送することで、情報量を必要最小限に制限している。従って、移動端末等の情報処理能力が比較的小さな端末でも、適切な受信が可能とされる。特徴としては、映像、音声以外にデータ放送を同時に受信可能なものである。
【０００３】
ＩＳＤＢ−Ｔｍｍと呼ばれる次世代ワンセグ放送は、ワンセグよりも、高画質・高音質のストリーム放送だけではなく、映像コンテンツのダウンロード・サービス等の新しいサービスの実現を目指している。尚、ＩＳＤＢ−Ｔｍｍは、Integrated Service Digital Broadcasting-Terrestrial for mobile multimediaの略である。
【０００４】
移動端末向けの地上デジタル・テレビ放送では動画像符号化の国際規格ＭＰＥＧ−２に準拠したトランスポートストリームＴＳ(Transport Steam)が使用されて、このＭＰＥＧ−２に準拠したトランスポートストリームＴＳの１つのパケットは１８８バイトのビットストリームデータによって構成される。
【０００５】
一方、下記非特許文献１に記載されているように、オーディオ信号とビデオ信号とはオーディオ・エンコーダとビデオ・エンコーダとによってオーディオ・エレメンタリ・ストリームとビデオ・エレメンタリ・ストリームとにそれぞれ変換される。オーディオ・エレメンタリ・ストリームとビデオ・エレメンタリ・ストリームとは、オーディオのパケッタイザとビデオのパケッタイザによってオーディオのパケッタイズド・エレメンタリ・ストリームとビデオのパケッタイズド・エレメンタリ・ストリームとにそれぞれ変換される。オーディオのパケッタイズド・エレメンタリ・ストリームとビデオのパケッタイズド・エレメンタリ・ストリームとがトランスポートストリームマルチプレクサの２つの入力に供給されることによって、トランスポートストリームマルチプレクサの出力からトランスポートストリームＴＳが生成される。オーディオのパケッタイズド・エレメンタリ・ストリームとビデオのパケッタイズド・エレメンタリ・ストリームとがプログラムストリームマルチプレクサの２つの入力に供給されることによって、プログラムストリームマルチプレクサの出力からプログラムストリームＰＳが生成される。
【０００６】
プログラムストリーム(ＰＳ：Program Stream)はエラーの発生しない環境でのデータの伝送・蓄積に適用されることを想定しており、冗長度を小さくできることからＤＶＤ等の強力な誤り訂正符号を利用するディジタルストレージメディアで使用されている。一方、トランスポートストリーム(ＴＳ：Transport Stream)は放送や通信ネットワーク等のデータの伝送エラーが発生する環境に適用されることを想定しており、冗長度はプログラムストリームＰＳよりも大きくなっている。トランスポートストリームは、1本のストリーム中に複数のプログラムを構成できるので放送等にも対応することができる。プログラムストリームは可変のレートが可能であるのに対して、トランスポートストリームは固定の伝送レートの通信経路で使用される。
【０００７】
一方、ＭＰＥＧ−２システムを構成するトランスポートストリームＴＳとプログラムストリームＰＳとの２種類のストリームを構成する基本要素であり、相互の変換を可能とするための中間的な状態がパケッタイズド・エレメンタリ・ストリーム(ＰＥＳ：Packetized Elementary Stream)パケットである。このＰＥＳパケットは、単一のメディア情報をあるプレゼンテーションの単位でパケット化したもので、メディア再生の時間管理を実行する単位となる。例えば、ビデオの場合には、1枚の画像フレーム分の符号化データを１個のＰＥＳパケットとすることが多い。ＰＥＳパケットは可変長のパケットで、ＰＥＳヘッダ情報にＰＥＳパケット長、ＰＥＳヘッダデータ長、タイムスタンプ、スクランブル情報、著作権情報、巡回冗長チェック(ＣＲＣ：Cyclic Redundancy Check)等が含まれている。タイムスタンプにはデコーディングタイムスタンプ (ＤＴＳ：Decoding Time Stamp)とプレゼンテーションタイムスタンプ(ＰＴＳ：Presentation Time Stamp)がある。デコーディングタイムスタンプＤＴＳは復号動作を行う時刻情報であり、プレゼンテーションタイムスタンプＰＴＳは再生を行う時刻情報である。
【０００８】
ＰＥＳパケットは可変長のパケットであるのに対して、デジタル放送等のリアルタイム伝送・通信方式で利用されるトランスポートストリームＴＳは、１８８バイトの固定長のＴＳパケットから構成されている。各ＴＳパケットは4バイト固定のヘッダを持ち、残りの１８４バイトはアダプテーションフィールドとペイロードとで構成される。トランスポートストリームＴＳの4バイトのパケットヘッダの最も重要な情報は、パケット識別子(ＰＩＤ：Packet Identifier)であり、１３ビットフィールドによって略８０００タイプのパケットの識別を可能とする。パケット識別子ＰＩＤの値が０、１または２であるＴＳパケットは、番組特定情報(ＰＳＩ：Program Specific Information)を含む特殊なパケットである。番組特定情報ＰＳＩには、番組を構成する番組を構成する複数ストリームのパケット識別子ＰＩＤを示す番組マップテーブル(ＰＭＴ：Program Map Table)、番組番号と番組マップテーブルＰＭＴとの対応を示す番組関連テーブル(ＰＡＴ： Program Association Table)、限定受信情報を示す限定アクセステーブル(ＰＡＴ：Conditional Access Table)等が含まれる。
【０００９】
転送されるべき可変長の１個のＰＥＳパケットは、同一のパケット識別子ＰＩＤの値を有する複数のＴＳパケットに分割される。ＰＥＳパケットの開始は、ペイロードユニットスタートインディケイタ(payload unit start indicator)のビットが“１”に設定されたＴＳパケットのペイロードセクションの開始と一致する。ＴＳパケットは4バイト固定パケットのヘッダに、２ビットのアダプテーションフィールド制御(Adaptation filed control)の信号が含まれている。２ビットのアダプテーションフィールド制御の値“００”と値“０１”と値“１０”と値“１１”は、それぞれ「将来使用のため予約済み」と「残りの１８４バイトはペイロードのみ」と「残りの１８４バイトはアダプテーションフィールドのみ」と「残りの１８４バイトはアダプテーションフィールドとペイロード」とを意味している。
【００１０】
アダプテーションフィールドには、プログラム時刻基準参照値(ＰＣＲ：Program Clock Reference)とスタッフィングバイト(Stuffing byte)とが含まれている。プログラム時刻基準参照値ＰＣＲは、ＭＰＥＧ−２の送信機と受信機との時刻同期のための基準となるクロックである。例えば、受信機側のクロックよりも送信機側のクロックよりも速い場合には、受信機側の一次記憶バッファにデータのオーバーフローが発生して、受信データの欠落が発生する。逆に、送信機側のクロックよりも受信機側のクロックよりも速い場合には、受信機側の一次記憶バッファにデータのアンダーフローが発生して受信機側での滑らかな再生動作が不可能となる。
【先行技術文献】
【非特許文献】
【００１１】
【非特許文献１】Ｔｏｓｈｉｈｒｏ  Ｙｏｓｈｉｍｕｒａ，  “Ｏｖｅｒｖｉｅｗ  ｏｆ  ＭＰＥＧ−２  Ｓｙｓｔｅｍｓ”，  Ｔｅｃｈｎｏｌｏｇｙ  ａｎｄ  Ｓｅｒｖｉｃｓｅｓ  ｏｎ  Ｂｒｏａｄｃａｓｔｉｎｇ  (５)，  Ｂｒｏａｄｃａｓｔ  Ｔｅｃｎｏｌｏｇｙ  ｎｏ．１１，  Ｓｕｍｍｅｒ  ２００２．  ＰＰ．１６−２３．  (Ｃ)ＮＨＫ  ＳＴＲＬｈｔｔｐ：／／ｗｗｗ．ｎｈｋ．ｏｒ．ｊｐ／ｓｔｒｌ／ｐｕｂｌｉｃａ／ｂｔ／ｅｎ／ｌｅ００１１．ｐｄｆ[平成２２年０５月２３日検索]
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明者等は、本発明に先立って、上述したＩＳＤＢ−Ｔｍｍと呼ばれる次世代ワンセグ放送を受信可能な携帯電話機端末に搭載されるアプリケーションプロセッサと呼ばれる半導体集積回路の開発に従事した。
【００１３】
このＩＳＤＢ−Ｔｍｍと呼ばれる次世代ワンセグ放送では、映像コンテンツのダウンロード・サービスに対応することが必要なことから、標準ワンセグ放送と比較して、次世代ワンセグ放送のＭＰＥＧ２−ＴＳのビットレートが非常に高くなることが予想された。
【００１４】
一方、本発明に先立った開発において本発明者等によって検討されたアプリケーションプロセッサでは、ダイレクトメモリアクセスコントローラ(ＤＭＡＣ)の内蔵が検討された。この内蔵のＤＭＡＣは、外部デジタルテレビチューナーと外部メモリとの間のデータ転送を内蔵ＣＰＵの低い負荷状態で実行するものである。ＭＰＥＧ２−ＴＳの１つのパケットの外部デジタルテレビチューナーから外部メモリへのデータ転送が完了した時点で、ＤＭＡＣ転送完了割り込みをダイレクトメモリアクセスコントローラ(ＤＭＡＣ)が内蔵ＣＰＵに供給する。従って、ＤＭＡＣ転送完了割り込みに内蔵ＣＰＵが応答して、内蔵ＣＰＵは外部メモリに格納された受信データのトランスポートストリームの解析処理を開始するものである。このように、内蔵ＣＰＵは外部デジタルテレビチューナーと外部メモリとの間のデータ転送の負担から開放されるので、内蔵ＣＰＵの負荷が軽減されることが可能となる。
【００１５】
一方、標準ワンセグ放送と比較して次世代ワンセグ放送のＭＰＥＧ２−ＴＳのビットレートが非常に高くなることによって、外部メモリに格納される受信データ量が著しく増大すると言う問題が本発明者等による検討によって明らかとされた。
【００１６】
すなわち、外部メモリに格納される受信データで、テレビ放送のオーディオ信号とビデオ信号と字幕等のペイロードデータはテレビ放送の再生に必要な情報である。しかし、ペイロードユニットスタートインディケイタのビットが“１”に設定されたＴＳパケットのペイロードデータを外部メモリを格納した後に、ペイロードユニットスタートインディケイタを含まない後続の多数のＴＳパケットの4バイト固定の多数のＴＳヘッダを外部メモリに格納することは無駄なメモリと消費電力の消費であることが判明した。
【００１７】
本発明は、以上のような本発明に先立った本発明者等による検討の結果、なされたものである。
【００１８】
従って、本発明の目的とするところは、動画像データを格納する外部メモリのメモリ容量を節約することにある。
【００１９】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００２０】
本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。
【００２１】
すなわち、本発明の代表的な実施の形態による半導体集積回路(１)は、受信インターフェース(１１)、中央処理ユニット(１３)、ＭＰＥＧデコーダ(１８)、メモリインターフェース(１７)、バス(１５)、ダイレクトメモリアクセスコントローラ(１２)を具備する。
【００２２】
前記バス(１５)に、前記受信インターフェース(１１)と前記中央処理ユニット(１３)と前記ＭＰＥＧデコーダ(１８)と前記メモリインターフェース(１７)と前記ダイレクトメモリアクセスコントローラ(１２)とが接続される。
【００２３】
前記メモリインターフェース(１７)は、外部メモリ(７)と接続される。
【００２４】
前記受信インターフェース(１１)は、ＭＰＥＧトランスポートストリームに含まれる多数のＴＳパケットを受信して、前記多数のＴＳパケットは同一のバケット識別子(ＰＩＤ)を有する複数のＴＳパケットを含み、前記同一のバケット識別子(ＰＩＤ)を有する前記複数のＴＳパケットは１個のパケッタイズドエレメンタリストリームパケットを構成する。
【００２５】
前記受信インターフェース(１１)は、バッファ(１１１)と受信間隔算出部(１１３)とＰＥＳヘッダー検出部(１１６)を含み、前記バッファは前記複数のＴＳパケットに含まれる少なくとも１個のＴＳパケットを蓄積して、前記受信間隔算出部は前記受信インターフェースによって受信される前記複数のＴＳパケットの受信間隔を算出して、前記ＰＥＳヘッダー検出部は前記１個のパケッタイズドエレメンタリストリームパケットに含まれるＰＥＳヘッダーを検出する。
【００２６】
前記バッファに前記複数のＴＳパケットの最初のＴＳパケットが蓄積され、前記ＰＥＳヘッダー検出部(１１６)による前記ＰＥＳヘッダーの検出に応答して、前記受信インターフェースは前記ダイレクトメモリアクセスコントローラ(１２)に最初のＤＭＡ転送を要求する。
【００２７】
前記ダイレクトメモリアクセスコントローラによる前記最初のＤＭＡ転送によって、前記受信インターフェースの前記バッファ(１１１)から前記ＰＥＳヘッダーのデータと前記ＰＥＳヘッダーの後続のＰＥＳペイロードの最初のセクションのデータとが、前記バス(１５)と前記メモリインターフェース(１７)とを介して前記外部メモリ(７)に転送される。
【００２８】
前記バッファに前記複数のＴＳパケットの後続のＴＳパケットが蓄積され、前記受信間隔算出部(１１３)による前記受信間隔の算出に応答して、前記受信インターフェースは前記ダイレクトメモリアクセスコントローラ(１２)に後続のＤＭＡ転送を要求する。
【００２９】
前記ダイレクトメモリアクセスコントローラによる前記後続のＤＭＡ転送によって、前記受信インターフェースの前記バッファから前記ＰＥＳペイロードの前記最初のセクションの後続のセクションのデータが、前記バスと前記メモリインターフェースとを介して前記外部メモリ(７)に転送可能とされるたことを特徴とするものである(図２参照)。
【発明の効果】
【００３０】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００３１】
すなわち、本発明によれば、動画像データを格納する外部メモリのメモリ容量を節約することができる。
【図面の簡単な説明】
【００３２】
【図１】図１は、本発明の実施の形態１による半導体集積回路としてアプリケーションプロセッサの構成を示す図である。
【図２】図２は、図１に示したアプリケーションプロセッサ１に含まれるトランスポートストリームインターフェース(ＴＳＩＦ)１１の構成を示す図である。
【図３】図３は、図１に示した本発明の実施の形態１による半導体集積回路として構成されたアプリケーションプロセッサ１に含まれるＴＳＩＦ１１とＤＭＡＣ１２とによって実行されるＤＭＡ転送の動作を説明する図である。
【図４】図４は、図２に示したＴＳＩＦ１１のＴＳヘッダー解析部１１８によって解析される４バイトの固定長のヘッダーを含むＭＰＥＧ−２のトランスポートストリームＴＳのＴＳパケットの構成を示す図である。
【図５】図５は、図２に示したＴＳＩＦ１１のＰＥＳヘッダー検出部１１６によって検出されるＰＥＳヘッダーを含むＭＰＥＧ−２のＰＥＳパケットの構成を示す図である。
【図６】図６は、図１に示した本発明の実施の形態１による半導体集積回路としてのアプリケーションプロセッサ１に含まれたＴＳＩＦ１１に供給されるＭＰＥＧ２−ＴＳのデータレートを測定するためのＰＥＳヘッダー検出部１１６の構成を示す図である。
【図７】図７は、図１に示した本発明の実施の形態１によるアプリケーションプロセッサ１を搭載した本発明の実施の形態２による携帯電話の構成を示す図である。
【発明を実施するための形態】
【００３３】
１．実施の形態の概要
まず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号は、それが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００３４】
〔１〕本発明の代表的な実施の形態は、受信インターフェース(１１)と、中央処理ユニット(１３)と、ＭＰＥＧデコーダ(１８)と、メモリインターフェース(１７)と、バス(１５)と、ダイレクトメモリアクセスコントローラ(１２)とを具備する半導体集積回路(１)である。
【００３５】
前記バス(１５)には、前記受信インターフェース(１１)と前記中央処理ユニット(１３)と前記ＭＰＥＧデコーダ(１８)と前記メモリインターフェース(１７)と前記ダイレクトメモリアクセスコントローラ(１２)とが接続されている。
【００３６】
前記メモリインターフェース(１７)は、外部メモリ(７)と接続可能とされる。
【００３７】
前記受信インターフェース(１１)は、ＭＰＥＧトランスポートストリームに含まれる多数のＴＳパケットを受信可能とされ、前記多数のＴＳパケットは同一のバケット識別子(ＰＩＤ)を有する複数のＴＳパケットを含み、前記同一のバケット識別子(ＰＩＤ)を有する前記複数のＴＳパケットは１個のパケッタイズドエレメンタリストリームパケットを構成可能なものである。
【００３８】
前記受信インターフェース(１１)は、バッファ(１１１)と受信間隔算出部(１１３)とＰＥＳヘッダー検出部(１１６)を含み、前記バッファは前記複数のＴＳパケットに含まれる少なくとも１個のＴＳパケットを蓄積可能とされ、前記受信間隔算出部は前記受信インターフェースによって受信される前記複数のＴＳパケットの受信間隔を算出可能とされ、前記ＰＥＳヘッダー検出部は前記１個のパケッタイズドエレメンタリストリームパケットに含まれるＰＥＳヘッダーを検出可能とされる。
【００３９】
前記受信インターフェースの前記バッファに前記複数のＴＳパケットの最初のＴＳパケットが蓄積され、前記受信インターフェースの前記ＰＥＳヘッダー検出部(１１６)が前記ＰＥＳヘッダーを検出したことに応答して、前記受信インターフェースは前記ダイレクトメモリアクセスコントローラ(１２)に最初のＤＭＡ転送を要求する。
【００４０】
前記ダイレクトメモリアクセスコントローラによる前記最初のＤＭＡ転送によって、前記受信インターフェースの前記バッファ(１１１)から前記ＰＥＳヘッダーのデータと前記ＰＥＳヘッダーの後続のＰＥＳペイロードの最初のセクションのデータとが、前記バス(１５)と前記メモリインターフェース(１７)とを介して前記外部メモリ(７)に転送可能とされる。
【００４１】
前記受信インターフェースの前記バッファに前記複数のＴＳパケットの後続のＴＳパケットが蓄積され、前記受信インターフェース(１１)の前記受信間隔算出部(１１３)が前記受信間隔を算出したことに応答して、前記受信インターフェースは前記ダイレクトメモリアクセスコントローラ(１２)に後続のＤＭＡ転送を要求する。
【００４２】
前記ダイレクトメモリアクセスコントローラによる前記後続のＤＭＡ転送によって、前記受信インターフェースの前記バッファから前記ＰＥＳペイロードの前記最初のセクションの後続のセクションのデータが、前記バスと前記メモリインターフェースとを介して前記外部メモリ(７)に転送可能とされるたことを特徴とするものである(図２参照)。
【００４３】
前記実施の形態によれば、動画像データを格納する外部メモリのメモリ容量を節約することができる。
【００４４】
好適な実施の形態では、前記受信インターフェース(１１)は、前記受信インターフェースによって受信される前記複数のＴＳパケットにそれぞれ複数の受信タイムスタンプを付加するタイムスタンプ付加部(１１３)を更に含むものである。
【００４５】
前記受信間隔算出部(１１３)が前記複数のＴＳパケットに付加された前記複数の受信タイムスタンプの差分を検出することによって、前記受信間隔を算出することを特徴とする(図２参照)。
【００４６】
他の好適な実施の形態では、前記ダイレクトメモリアクセスコントローラによる前記最初のＤＭＡ転送の完了の後に、前記中央処理ユニット(１３)は前記バス(１５)と前記メモリインターフェース(１７)とを介して前記外部メモリ(７)をアクセス可能とされる。
【００４７】
前記アクセスによって、前記中央処理ユニットは、前記ＰＥＳヘッダーに含まれるデコーディングタイムスタンプ(ＤＴＳ)の情報とプレゼンテーションタイムスタンプ(ＰＴＳ)の情報とを前記外部メモリから取得可能とされたことを特徴とするものである(図１参照)。
【００４８】
更に他の好適な実施の形態では、前記中央処理ユニットは前記外部メモリから取得した前記デコーディングタイムスタンプの前記情報を前記ＭＰＥＧデコーダ(１８)に供給可能とされたことを特徴とするものである(図１参照)。
【００４９】
より好適な実施の形態による半導体集積回路(１)は、前記バス(１５)と接続された画像表示制御部(１４)と音声出力制御部(１９)とを更に具備する。
【００５０】
前記中央処理ユニットは前記外部メモリから取得した前記プレゼンテーションタイムスタンプの前記情報を前記画像表示制御部と前記音声出力制御部とに供給可能とされたことを特徴とするものである(図１参照)。
【００５１】
他のより好適な実施の形態では、前記受信インターフェース(１１)は、前記多数のＴＳパケットを受信可能とされたＴＳヘッダー解析部(１１８)を更に含む。
【００５２】
前記受信インターフェースの前記ＴＳヘッダー解析部は、前記多数のＴＳパケットの各ＴＳヘッダーにペイロードユニットスタートインディケイタが含まれるか否かを検出可能とされる。
【００５３】
前記ＴＳヘッダー解析部が前記ペイロードユニットスタートインディケイタを検出したことに応答して、前記ＴＳヘッダー解析部は前記ＰＥＳヘッダー検出部(１１６)による前記ＰＥＳヘッダーの検出動作の開始することを特徴とするものである。
【００５４】
更に他のより好適な実施の形態では、前記受信インターフェースの前記ＴＳヘッダー解析部は、検出した前記ペイロードユニットスタートインディケイタを含む１個のＴＳパケットのＴＳヘッダーに含まれるパケット識別子(ＰＩＤ)の値を記憶可能とされる。
【００５５】
前記受信インターフェースの前記ＴＳヘッダー解析部は、前記ペイロードユニットスタートインディケイタを含んだ前記１個のＴＳパケットの後続のＴＳパケットの後続のＴＳヘッダーに含まれる後続のパケット識別子と記憶された前記パケット識別子の前記値とを比較可能とされる。
【００５６】
前記受信インターフェースの前記ＴＳヘッダー解析部は、記憶された前記パケット識別子の前記値と前記後続のＴＳパケットの前記後続のパケット識別子とが一致すると、ＰＩＤ一致検出出力信号を生成可能とされる。
【００５７】
前記ＴＳヘッダー解析部から生成される前記ＰＩＤ一致検出出力信号と前記受信間隔算出部によって算出された前記受信間隔とに応答して、前記受信インターフェースは前記ダイレクトメモリアクセスコントローラ(１２)に前記後続のＤＭＡ転送を要求することを特徴とするものである。
【００５８】
具体的な実施の形態では、前記受信インターフェースの前記ＰＥＳヘッダー検出部(１１６)は、前記ＰＥＳヘッダーに含まれるＰＥＳヘッダーデータ長を検出可能とされる。
【００５９】
前記ＰＥＳヘッダー検出部によって検出された前記ＰＥＳヘッダーデータ長を有する前記ＰＥＳヘッダーの前記ＰＥＳヘッダー検出部による検出動作が完了した後に、前記ＰＥＳヘッダー検出部はスリープ状態に制御されることを特徴とするものである。
【００６０】
より具体的な実施の形態では、前記受信インターフェースの前記ＰＥＳヘッダー検出部(１１６)は、前記ＰＥＳヘッダーに含まれるＰＥＳパケット長を検出可能とされる。
【００６１】
前記ＰＥＳヘッダー検出部によって検出された前記ＰＥＳパケット長に基づき、前記ＰＥＳヘッダー検出部は前記ＰＥＳペイロードの前記最初のセクションの前記データから前記後続のセクションの前記データの転送に必要なＤＭＡ転送回数が算出されることを特徴とするものである。
【００６２】
最も具体的な実施の形態では、前記メモリインターフェース(１７)は、前記外部メモリ(７)としてのＤＲＡＭと接続可能とされ、前記半導体集積回路(１)の半導体チップと前記ＤＲＡＭの半導体チップとは、システムインパッケージもしくはマルチチップモジュールの封止パッケージ内部に内蔵されたことを特徴とするものである。
【００６３】
〔２〕本発明の別の観点の代表的な実施の形態は、受信インターフェース(１１)と、中央処理ユニット(１３)と、ＭＰＥＧデコーダ(１８)と、メモリインターフェース(１７)と、バス(１５)と、ダイレクトメモリアクセスコントローラ(１２)とを具備する半導体集積回路(１)の動作方法である。
【００６４】
前記バス(１５)には、前記受信インターフェース(１１)と前記中央処理ユニット(１３)と前記ＭＰＥＧデコーダ(１８)と前記メモリインターフェース(１７)と前記ダイレクトメモリアクセスコントローラ(１２)とが接続されている。
【００６５】
前記メモリインターフェース(１７)は、外部メモリ(７)と接続可能とされる。
【００６６】
前記受信インターフェース(１１)は、ＭＰＥＧトランスポートストリームに含まれる多数のＴＳパケットを受信可能とされ、前記多数のＴＳパケットは同一のバケット識別子(ＰＩＤ)を有する複数のＴＳパケットを含み、前記同一のバケット識別子(ＰＩＤ)を有する前記複数のＴＳパケットは１個のパケッタイズドエレメンタリストリームパケットを構成可能なものである。
【００６７】
前記受信インターフェース(１１)は、バッファ(１１１)と受信間隔算出部(１１３)とＰＥＳヘッダー検出部(１１６)を含み、前記バッファは前記複数のＴＳパケットに含まれる少なくとも１個のＴＳパケットを蓄積可能とされ、前記受信間隔算出部は前記受信インターフェースによって受信される前記複数のＴＳパケットの受信間隔を算出可能とされ、前記ＰＥＳヘッダー検出部は前記１個のパケッタイズドエレメンタリストリームパケットに含まれるＰＥＳヘッダーを検出可能とされる。
【００６８】
前記受信インターフェースの前記バッファに前記複数のＴＳパケットの最初のＴＳパケットが蓄積され、前記受信インターフェースの前記ＰＥＳヘッダー検出部(１１６)が前記ＰＥＳヘッダーを検出したことに応答して、前記受信インターフェースは前記ダイレクトメモリアクセスコントローラ(１２)に最初のＤＭＡ転送を要求する。
【００６９】
前記ダイレクトメモリアクセスコントローラによる前記最初のＤＭＡ転送によって、前記受信インターフェースの前記バッファ(１１１)から前記ＰＥＳヘッダーのデータと前記ＰＥＳヘッダーの後続のＰＥＳペイロードの最初のセクションのデータとが、前記バス(１５)と前記メモリインターフェース(１７)とを介して前記外部メモリ(７)に転送可能とされる。
【００７０】
前記受信インターフェースの前記バッファに前記複数のＴＳパケットの後続のＴＳパケットが蓄積され、前記受信インターフェース(１１)の前記受信間隔算出部(１１３)が前記受信間隔を算出したことに応答して、前記受信インターフェースは前記ダイレクトメモリアクセスコントローラ(１２)に後続のＤＭＡ転送を要求する。
【００７１】
前記ダイレクトメモリアクセスコントローラによる前記後続のＤＭＡ転送によって、前記受信インターフェースの前記バッファから前記ＰＥＳペイロードの前記最初のセクションの後続のセクションのデータが、前記バスと前記メモリインターフェースとを介して前記外部メモリ(７)に転送可能とされるたことを特徴とするものである(図２参照)。
【００７２】
前記実施の形態によれば、動画像データを格納する外部メモリのメモリ容量を節約することができる。
【００７３】
２．実施の形態の詳細
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
【００７４】
［実施の形態１］
《半導体集積回路の構成》
図１は、本発明の実施の形態１による半導体集積回路としてアプリケーションプロセッサの構成を示す図である。
【００７５】
図１に示したアプリケーションプロセッサ１は、トランスポートストリームインターフェース(以下、ＴＳＩＦと言う)１１、ダイレクトメモリアクセスコントローラ(以下、ＤＭＡＣと言う)１２、中央処理ユニット(以下、ＣＰＵと言う)１３、液晶表示(以下、ＬＣＤと言う)制御部１４、データバス１５、タイマ１６、メモリインターフェース１７、ＭＰＥＧデコーダ１８、音声出力制御部１９を含んでいる。
【００７６】
図１に示すように、アプリケーションプロセッサ１が搭載される携帯電話端末には、デジタルテレビアンテナ２とデジタルテレビチューナー３とシステムクロック発生器４と液晶表示装置(以下、ＬＣＤと言う)５とスピーカ６と外部メモリ７とが搭載されている。
【００７７】
デジタルテレビアンテナ２によってＩＳＤＢ−Ｔｍｍの次世代ワンセグ放送が受信されて、外部デジタルテレビチューナー３の出力端子からアプリケーションプロセッサ１のＴＳＩＦ１１の入力端子にＭＰＥＧ２−ＴＳのパケットデータが供給される。また更に、ＴＳＩＦ１１には、システムクロック発生器４から基準クロックとしてのシステムクロック信号が供給される。
【００７８】
ＴＳＩＦ１１に供給されたＭＰＥＧ２−ＴＳのパケットデータは、内蔵ＤＭＡＣ１２によって実行されるＤＭＡ転送によってデータバス１５とメモリインターフェース１７とを介して外部のメモリ７に転送される。外部メモリ７としては、高速・大容量の同期ＤＲＡＭが使用可能である。
【００７９】
内蔵ＣＰＵ１３は、アプリケーションプロセッサ１の内部動作の制御を実行する。内蔵ＣＰＵ１３によるデマルチプレックス(ＤＥＭＵＸ)処理の制御によって、外部メモリ７に蓄積されたＭＰＥＧ２−ＴＳのパケットデータは、映像エレメンタリー・ストリームと音声エレメンタリー・ストリームとに分離される。分離された映像エレメンタリー・ストリームと音声エレメンタリー・ストリームとは、ＭＰＥＧデコーダ１８によって映像再生信号と音声再生信号とに復号化される。映像再生信号の出力同期がＬＣＤ制御部１４で実行され、音声再生信号の出力同期が音声出力制御部１９で実行され、ＬＣＤ５とスピーカ６によって映像表示と音声出力とが可能となる。
【００８０】
《ＴＳＩＦの構成》
図２は、図１に示したアプリケーションプロセッサ１に含まれるトランスポートストリームインターフェース(ＴＳＩＦ)１１の構成を示す図である。
【００８１】
図２に示すＴＳＩＦ１１は、タイムスタンプ付加部１１０と、ＴＳ(トランスポートストリーム)バッファ１１１と、ＤＭＡＣ制御部１１２と、タイムスタンプバッファ１１３と、受信間隔算出部１１４と、受信間隔バッファ１１５と、ＰＥＳヘッダー検出部１１６と、ＰＥＳヘッダー長算出部１１７と、ＴＳヘッダー解析部１１８とによって構成されている。
【００８２】
図２に示すＴＳＩＦ１１のタイムスタンプ付加部１１０は、デジタルテレビチューナー３の出力端子から供給されるＭＰＥＧ２−ＴＳのパケットデータにシステムクロック発生器４から供給される基準クロックとしてのシステムクロック信号から生成したタイムスタンプを付加する動作を実行する。タイムスタンプ付加部１１０の一方の出力端子から生成されるタイムスタンプはタイムスタンプバッファ１１３に格納され、更に受信間隔算出部１１４の一方の入力端子に供給される。一方、タイムスタンプバッファ１１３の出力端子から受信間隔算出部１１４の他方の入力端子には１個以前のタイムスタンプが供給されるので、受信間隔算出部１１４は一方の入力端子の現時点のタイムスタンプと他方の入力端子の１個以前のタイムスタンプとの差分を計算することで、ＭＰＥＧ２のＴＳパケットの受信間隔を算出する。受信間隔算出部１１４の出力端子から生成されるＴＳパケット受信間隔情報は、受信間隔バッファ１１５を介してＤＭＡＣ制御部１１２の一方の入力端子に供給される。
【００８３】
更に図２に示すＴＳＩＦ１１では、デジタルテレビチューナー３の出力端子から供給されるＭＰＥＧ２−ＴＳのパケットデータはＰＥＳヘッダー検出部１１６の入力端子に供給されるので、ＰＥＳヘッダー検出部１１６はＭＰＥＧ２−ＴＳのパケットデータに含まれるＰＥＳヘッダーの検出が可能とされている。また、ＰＥＳヘッダー検出部１１６は、ＰＥＳヘッダーに含まれるＰＥＳパケット長とＰＥＳヘッダーデータ長との検出も可能とされている。更に、ＰＥＳヘッダー長算出部１１７は、ＰＥＳヘッダー検出部１１６から供給されるＰＥＳパケット長とＰＥＳヘッダーデータ長との差を計算することによって、ＰＥＳペイロード長を算出することも可能とされている。ＰＥＳヘッダー検出部１１６によるＰＥＳヘッダー検出出力信号は、ＰＥＳヘッダー長算出部１１７を介して、ＤＭＡＣ制御部１１２の他方の入力端子に供給される。ＤＭＡＣ制御部１１２の他方の入力端子には、下記に説明するようにＴＳ解析部１１８から生成されるＴＳパケットのＰＩＤ一致検出信号も供給される。その結果、ＤＭＡＣ制御部１１２は一方の入力端子に供給されるＴＳパケット受信間隔情報と他方の入力端子に供給されるＰＥＳヘッダー検出出力信号およびＴＳパケットのＰＩＤ一致検出信号の情報とに応答して、ＤＭＡ転送サイズが１８４バイトのＤＭＡ転送要求出力を生成してＤＭＡＣ制御部１１２に出力する。
【００８４】
また図２に示すＴＳＩＦ１１では、ＴＳヘッダー解析部１１８はデジタルテレビチューナー３の出力端子から供給されるＭＰＥＧ２のＴＳパケットのＴＳヘッダーに含まれるペイロードユニットスタートインディケイタとパケット識別子ＰＩＤとを解析する。ＴＳヘッダー解析部１１８がＴＳヘッダーに含まれたビットが“１”に設定されたペイロードユニットスタートインディケイタを検出すると、ＴＳヘッダー解析部１１８の出力信号に応答してＰＥＳヘッダー検出部１１６はＭＰＥＧ２−ＴＳのパケットデータに含まれるＰＥＳヘッダーの検出動作を開始する。更にＴＳヘッダー解析部１１８は、ペイロードユニットスタートインディケイタのビットが“１”に設定されたＴＳパケットのＴＳヘッダーに含まれるパケット識別子ＰＩＤの値を記憶する。その後、ビットが“１”に設定されたペイロードユニットスタートインディケイタを含まない後続の多数のＴＳパケットのＴＳヘッダーに含まれるパケット識別子ＰＩＤの値がＴＳヘッダー解析部１１８に記憶されたパケット識別子ＰＩＤの値と一致すると、ＴＳヘッダー解析部１１８のＰＩＤ一致検出出力信号はＰＥＳヘッダー長算出部１１７を介してＤＭＡＣ制御部１１２の他方の入力端子に供給する。
【００８５】
図２に示したＴＳＩＦ１１のタイムスタンプ付加部１１０において付加されるタイムスタンプは、例えば4バイトのタイムスタンプ情報である。従って、タイムスタンプ付加部１１０の一方の出力端子からタイムスタンプが供給されるタイムスタンプバッファ１１３のメモリ容量は、4バイトとされている。一方、デジタルテレビチューナー３の出力端子から供給されるＭＰＥＧ２のＴＳパケットは、１８８バイトで構成されている。従って、ＴＳバッファ１１１は、１８８バイトのＴＳパケットと4バイトのタイムスタンプを合計した１９２バイトのメモリ容量とされる。好適な実施の形態では、ＴＳバッファ１１１は、１９２バイトのメモリ容量の２面の内蔵ＲＡＭにより構成される。２面の内蔵ＲＡＭはインターリーブ動作を実行することで、１９２バイトのメモリ容量の第１面の内蔵ＲＡＭにデータ書き込みが実行されている間に１９２バイトのメモリ容量の第２面の内蔵ＲＡＭからデータ読み出しが可能となる。次のタイミングでは、１９２バイトのメモリ容量の第１面の内蔵ＲＡＭからデータ読み出しが実行されている間に、１９２バイトのメモリ容量の第２面の内蔵ＲＡＭにデータ書き込みが実行可能となる。より好適な実施の形態では、ＴＳバッファ１１１は、インターリーブ動作を実行可能な１９２バイトのメモリ容量の４面もしくはそれ以上の内蔵ＲＡＭによって構成される。
【００８６】
《ＤＭＡ転送の動作》
図３は、図１に示した本発明の実施の形態１による半導体集積回路として構成されたアプリケーションプロセッサ１に含まれるＴＳＩＦ１１とＤＭＡＣ１２とによって実行されるＤＭＡ転送の動作を説明する図である。
【００８７】
図３の上部に示したように、デジタルテレビチューナー３の出力端子から供給されるＭＰＥＧ２の１８８バイトの固定長のＴＳパケットは、４バイトの固定長のＴＳヘッダー(TS header)を含んでいる。複数のＴＳパケットの各ＴＳヘッダーはパケット識別子ＰＩＤを含み、同一のパケット識別子ＰＩＤの値を有する複数のＴＳパケットで最初にペイロードユニットセクションを含むＴＳパケットのＴＳヘッダーにはビットが“１”に設定されたペイロードユニットスタートインディケイタ(Payload unit start indicator)が含まれる。
【００８８】
図３の中間部に示したように、図２に示したＴＳＩＦ１１のタイムスタンプ付加部１１０において各ＴＳパケットのＴＳヘッダーの先頭にタイムスタンプ(Time stamp)の情報が付加されている。すなわち、各ＴＳパケットのＴＳヘッダーの先頭に付加されたタイムスタンプの情報は、各ＴＳパケットのＴＳＩＦ１１での受信タイミングを示すものである。このように、各ＴＳバケットの１８４バイトの固定長のＴＳペイロード(TS payload)の先頭には、４バイトの固定長のタイムスタンプと４バイトの固定長のＴＳヘッダーとが付加されている。
【００８９】
従って、複数のＴＳパケットのＴＳヘッダーの先頭のタイムスタンプの差分(Time stamp difference)は、ＴＳパケットの受信間隔となる。このＴＳパケット受信間隔は、図２に示したＴＳＩＦ１１の受信間隔算出部１１４で算出されることが可能とされている。
【００９０】
図３の下部には、図２に示したＴＳＩＦ１１のＴＳバッファ１１１に一次格納された後に、図１の本発明の実施の形態１による半導体集積回路として構成されたアプリケーションプロセッサ１に含まれるＴＳＩＦ１１とＤＭＡＣ１２とによって実行されるＤＭＡ転送の動作により外部メモリ７に転送される１個のＰＥＳパケットが示されている。
【００９１】
１個のＰＥＳパケットに含まれるＰＥＳペイロード(PES payload)の先頭には、ＰＥＳヘッダー(PES header)が付加されている。このＰＥＳヘッダーには、デコーディングタイムスタンプＤＴＳとプレゼンテーションタイムスタンプＰＴＳとの重要な情報が含まれる。すなわち、デコーディングタイムスタンプＤＴＳは、図１のアプリケーションプロセッサ１に含まれるＭＰＥＧデコーダ１８におけるビデオ復号動作とオーディオ復号動作のタイミングを決定する。またプレゼンテーションタイムスタンプＰＴＳは、図１のアプリケーションプロセッサ１に含まれるＬＣＤ制御部１４のビデオ出力と音声出力制御部１９のオーディオ出力のタイミングを決定する。また、１個のＰＥＳパケット中に含まれるＰＥＳヘッダー(PES header)の情報とＰＥＳペイロード(PES payload)の最初のセクションの合計１８４バイトの情報は、ビットが“１”に設定されたペイロードユニットスタートインディケイタを含んだ最初のＴＳパケットの１８４バイトの固定長のＴＳペイロード(TS payload)の情報から生成される。
【００９２】
《ＤＭＡによる第１回目のＰＥＳパケットの転送》
上述したように、ＴＳヘッダー解析部１１８がＴＳヘッダーに含まれたビットが“１”に設定されたペイロードユニットスタートインディケイタを検出すると、ＰＥＳヘッダー検出部１１６はＴＳヘッダー解析部１１８の出力信号に応答して最初のＴＳパケットのペイロードデータに含まれるＰＥＳヘッダーの検出動作を開始している。従って、ＰＥＳヘッダー検出部１１６はＰＥＳパケットに含まれたＰＥＳヘッダーを検出して、ＰＥＳパケット検出出力信号はＰＥＳヘッダー長算出部１１７を介してＤＭＡＣ制御部１１２の他方の入力端子に供給される。尚、ＰＥＳヘッダー検出部１１６にて検出されるＰＥＳヘッダーデータ長を有するＰＥＳヘッダーのＰＥＳヘッダー検出部による検出動作が完了すると、その後にＰＥＳヘッダー検出部１１６はスリープ状態とされ、図２に示したＴＳＩＦ１１の消費電力が削減される。
【００９３】
その結果、ＤＭＡＣ制御部１１２は、図１に示したアプリケーションプロセッサ１に含まれた内蔵ＤＭＡＣ１２に第１回目のＤＭＡ転送要求出力を供給する。すなわち、この第１回目のＤＭＡ転送要求出力により、１個のＰＥＳパケット中に含まれる合計１８４バイトのＰＥＳヘッダー(PES header)の情報とＰＥＳペイロード(PES payload)の最初のセクションの情報が、図２に示したＴＳＩＦ１１のＴＳバッファ１１１からデータバス１５とメモリインターフェース１７とを介して外部のメモリ７に内蔵ＤＭＡＣ１２によって転送される。従って、内蔵ＤＭＡＣ１２による第１回目のＰＥＳパケットのＤＭＡ転送によって、デコーディングタイムスタンプＤＴＳとプレゼンテーションタイムスタンプＰＴＳの重要な情報が含むＰＥＳヘッダー(PES header)とビデオ情報やオーディオ情報を含むＰＥＳペイロード(PES payload)の最初のセクションの情報が、ＴＳＩＦ１１のＴＳバッファ１１１から外部メモリ７に内蔵ＤＭＡＣ１２によってＤＭＡ転送されるものとなる。
【００９４】
《ＤＭＡによる第２回目以降のＰＥＳパケットの転送》
上述したように、図２に示すＴＳＩＦ１１の受信間隔算出部１１４は、第１個目のタイムスタンプと第２個目のタイムスタンプとの差分を検出することによって、最初のＴＳパケットの受信タイミングと後続の２番目のＴＳパケットの受信タイミングとの間の受信間隔を算出している。受信間隔算出部１１４により算出された受信間隔情報は、ＤＭＡＣ制御部１１２の一方の入力端子に供給される。
【００９５】
一方、後続の２番目のＴＳパケットのＴＳヘッダーに含まれるパケット識別子ＰＩＤの値がＴＳヘッダー解析部１１８に記憶されたパケット識別子ＰＩＤの値と一致すると、ＴＳヘッダー解析部１１８からＰＩＤ一致検出出力信号が生成されてＤＭＡＣ制御部１１２の他方の入力端子に供給される。
【００９６】
その結果、ＤＭＡＣ制御部１１２は受信間隔情報とＰＩＤ一致検出出力信号とに応答して、図１に示したアプリケーションプロセッサ１に含まれた内蔵ＤＭＡＣ１２に第２回目のＤＭＡ転送要求出力を供給する。すなわち、この第２回目のＤＭＡ転送要求出力により、受信間隔算出部１１４によって算出された受信間隔のタイミングから4バイトのタイムスタンプ情報と４バイトの固定長のＴＳヘッダーを含まない合計１８４バイトのＰＥＳペイロード(PES payload)の２番目のセクションの情報のみのデータが、図２に示したＴＳＩＦ１１のＴＳバッファ１１１からデータバス１５とメモリインターフェース１７とを介して外部メモリ７に内蔵ＤＭＡＣ１２によって転送される。従って、第１回目のＤＭＡ転送により転送されたＰＥＳヘッダー(PES header)およびＰＥＳペイロード(PES payload)の最初のセクションのデータと第２回目のＤＭＡ転送によって転送されるＰＥＳペイロード(PES payload)の２番目のセクションのデータとの間には、不必要な４バイトの固定長のＴＳヘッダーの情報やＰＥＳヘッダー(PES header)の情報が含まれなくなる。このようにして、外部メモリ７における不必要なメモリと消費電力の消費が、回避されることが可能となる。
【００９７】
同様に、第２回目のＤＭＡ転送により転送されたＰＥＳペイロードの２番目のセクションのデータと第３回目のＤＭＡ転送によって転送されるＰＥＳペイロードの３番目のセクションのデータとの間には、不必要な４バイトの固定長のＴＳヘッダーの情報やＰＥＳヘッダーの情報が含まれなくなる。以下、同様にして、第Ｎ回目のＤＭＡ転送によって転送されたＰＥＳペイロードのＮ番目のセクションのデータと第Ｎ＋１回目のＤＭＡ転送によって転送されるＰＥＳペイロードのＮ＋１番目のセクションのデータとの間には、不必要な４バイトの固定長のＴＳヘッダーの情報やＰＥＳヘッダーの情報が含まれなくなる。
【００９８】
《ビデオとオーディオのデコード動作》
内蔵ＤＭＡＣ１２による第１回目のＰＥＳパケットのＴＳＩＦ１１のＴＳバッファ１１１から外部メモリ７への転送動作が完了すると、内蔵ＤＭＡＣ１２から生成されるＤＭＡＣ転送完了割り込み信号が内蔵ＣＰＵ１３に供給される。ＤＭＡＣ転送完了割り込み信号に応答して内蔵ＣＰＵ１３は、外部メモリ７に格納されたＰＥＳヘッダーのデコーディングタイムスタンプＤＴＳとプレゼンテーションタイムスタンプＰＴＳ等のビデオとオーディオのデコード動作に重要な情報を取得する。
【００９９】
デコーディングタイムスタンプＤＴＳのタイミングでＭＰＥＧデコーダ１８のビデオまたはオーディオのデコード動作が実行されるように、内蔵ＣＰＵ１３は第１回目のＤＭＡ転送によって転送されたＰＥＳペイロードの最初のセクションから第Ｎ＋１回目のＤＭＡ転送によって転送されたＰＥＳペイロードのＮ＋１番目のセクションまでのデータを外部メモリ７からＭＰＥＧデコーダ１８にＤＭＡ転送することを内蔵ＤＭＡＣ１２に指示する。従って、内蔵ＤＭＡＣ１２はＮ＋１回のＤＭＡ転送によってＰＥＳペイロードの最初のセクションからＮ＋１番目のセクションまでのデータを、外部メモリ７からＭＰＥＧデコーダ１８にＤＭＡ転送するものである。このようにして、ＭＰＥＧデコーダ１８は、内蔵ＣＰＵ１３から供給されるデコーディングタイムスタンプＤＴＳのタイミングで、ビデオまたはオーディオのデコード動作を正確に実行することが可能となる。
【０１００】
プレゼンテーションタイムスタンプＰＴＳのタイミングでＬＣＤ制御部１４もしくは音声出力制御部１９が映像表示もしくは音声出力を実行するように、内蔵ＣＰＵ１３はバス１５を介して取得したプレゼンテーションタイムスタンプＰＴＳの情報を事前にＬＣＤ制御部１４もしくは音声出力制御部１９に供給する。
【０１０１】
《ＴＳパケットの構成》
図４は、図２に示したＴＳＩＦ１１のＴＳヘッダー解析部１１８によって解析される４バイトの固定長のヘッダーを含むＭＰＥＧ−２のトランスポートストリームＴＳのＴＳパケットの構成を示す図である。
【０１０２】
図４に示すように、１８８バイトの固定長のＴＳパケットは４バイトの固定長のパケットヘッダー(Packet header)と残り１８４バイトのアダプテーションフィールド(Adaptation filed)および／またはペイロード(payload)とで構成される。
【０１０３】
4バイト固定長のパケットヘッダには、８ビットの同期バイト(Synchronization byte)、１ビットの転送エラーインディケイタ(Transport error indicator)、１ビットのペイロードユニットスタートインディケイタ(payload unit start indicator)、１ビットの転送優先度(Transport priority)、１３ビットのパケット識別子ＰＩＤ、２ビットの転送スクランブリング制御(Transport scrambling control)、２ビットのアダプテーションフィールド制御(Adaptation filed control)、４ビットの連続性指数(Continuity index)が含まれる。
【０１０４】
上述のように、２ビットのアダプテーションフィールド制御の値“００”と値“０１”と値“１０”と値“１１”は、それぞれ「将来使用のため予約済み」と「残りの１８４バイトはペイロードのみ」と「残りの１８４バイトはアダプテーションフィールドのみ」と「残りの１８４バイトはアダプテーションフィールドとペイロード」とを意味している。更にこのアダプテーションフィールドには、プログラム時刻基準参照値ＰＣＲが含まれている。
【０１０５】
《ＴＳパケットの構成》
図５は、図２に示したＴＳＩＦ１１のＰＥＳヘッダー検出部１１６によって検出されるＰＥＳヘッダーを含むＭＰＥＧ−２のＰＥＳパケットの構成を示す図である。
【０１０６】
図５に示すように、可変長のＰＥＳパケットは、ＰＥＳヘッダー(PES header)とＰＥＳペイロード(PES payload)を含む。また、ＰＥＳペイロード(PES payload)は、上述のように複数のセクションを含んでいる。上述のように１個のＰＥＳパケットに含まれたＰＥＳペイロードの最初のセクションの先頭にのみ、ＰＥＳヘッダーが付加されている。
【０１０７】
ＰＥＳヘッダーに、２４ビットのパケットスタートコードプレフィックス (Packet start code prefix)、８ビットのストリームＩＤ(Stream ID)、１６ビットのＰＥＳパケット長(PES packet length)、ＰＥＳヘッダーオプション(PES header option)、スタッフィングバイト(Stuffing byte)が含まれている。このＰＥＳヘッダーで、重要なのは、１６ビットのＰＥＳパケット長(PES packet length)である。
【０１０８】
ＰＥＳヘッダーのＰＥＳヘッダーオプション(PES header option)には種々な情報が含まれているが、重要なのはＰＥＳヘッダーデータ長(PES header data length)である。更に、ＰＥＳヘッダーのＰＥＳヘッダーオプション(PES header option)のオプションフィールド(Option field)にも種々な情報が含まれるが、重要なのはデコーディングタイムスタンプＤＴＳとプレゼンテーションタイムスタンプＰＴＳの情報である。
また、図２に示したＴＳＩＦ１１に含まれたＰＥＳヘッダー検出部１１６は、図５に示したＰＥＳヘッダー(PES header)に含まれるＰＥＳパケット長(PES packet length)を検出することによって、図３の下部に示す１個のＰＥＳパケットに含まれる全データの外部メモリ７へのＤＭＡデータ転送に必要なＤＭＡ転送回数を算出することが可能とされている。すなわち、ＰＥＳヘッダー検出部１１６によるＰＥＳヘッダーの検出の際に、ＰＥＳヘッダーに含まれるＰＥＳパケット長が検出され、ＰＥＳヘッダー検出部１１６によって算出されたＤＭＡ転送回数が図２に示したＴＳＩＦ１１のＤＭＡＣ制御部１１２に設定されるものである。
【０１０９】
《ＰＥＳヘッダー検出部の構成》
図６は、図１に示した本発明の実施の形態１による半導体集積回路としてのアプリケーションプロセッサ１に含まれたＴＳＩＦ１１に供給されるＭＰＥＧ２−ＴＳのデータレートを測定するためのＰＥＳヘッダー検出部１１６の構成を示す図である。
【０１１０】
例えば、ワンセグ放送の動画像が１秒間に１５枚の画像フレームを含むと想定すれば、1枚の画像フレーム分の符号化データが１個のＰＥＳパケットに対応するので、１秒間に１５個のＰＥＳパケットがＴＳＩＦ１１に供給されるものとなる。
【０１１１】
従って、図６に示したＰＥＳヘッダー検出部１１６のレジスタ１１６１は１５個のメモリ領域を含むものである。ＰＥＳヘッダー検出部１１６のレジスタ１１６１の１５個のメモリ領域の各メモリ領域には、図５に示したＰＥＳパケットのＰＥＳヘッダーに含まれた１６ビット(２バイト)のＰＥＳパケット長(PES packet length)の値が示されている。
【０１１２】
第１番目の値PES packet length 0と第２番目の値PES packet length 1と……第１４番目の値PES packet length 13と第１５番目の値PES packet length 14とは、１秒間に含まれた１５枚の画像フレームの１枚目の画像フレームに対応するＰＥＳパケットの長さと２枚目の画像フレームに対応するＰＥＳパケットの長さと…１４枚目の画像フレームに対応するＰＥＳパケットの長さと１５枚目の画像フレームに対応するＰＥＳパケットの長さとをそれぞれ示している。
【０１１３】
レジスタ１１６１の１５個のメモリ領域に格納された１５個のＰＥＳパケット長の値が加算器１１６４の１５個の入力端子に供給されることによって、加算器１１６４の出力端子１１６３からは１秒間に含まれる１５枚の画像フレームに対応する１５個のＰＥＳパケットのデータ長の総和値が生成されるものである。
【０１１４】
ＩＳＤＢ−Ｔｍｍと呼ばれる次世代ワンセグ放送のＭＰＥＧ２に準拠したトランスポートストリームＴＳのビットレートは非常に高いので、この場合のＰＥＳヘッダー検出部１１６の加算器１１６４の出力端子１１６３から生成されるＰＥＳパケット長の総和値は大きな値となる。従って、ＰＥＳパケット長の総和値の大きな値が所定のしきい値を超過することに応答して、図１に示した本発明の実施の形態１によるアプリケーションプロセッサ１の動作モードは、第１の動作モードに設定される。第１の動作モードにアプリケーションプロセッサ１の動作モードが設定されることによって、図３の下部に示したように、第１回目のＤＭＡ転送と第２回目のＤＭＡ転送との間と、第２回目のＤＭＡ転送と第３回目のＤＭＡ転送との間と、第Ｎ回目のＤＭＡ転送と第Ｎ＋１回目のＤＭＡ転送との間とで、それぞれ不必要な情報が含まれなくなる。
【０１１５】
一方、ＩＳＤＢ−Ｔｍｍと呼ばれる次世代ワンセグ放送のトランスポートストリームＴＳのビットレートよりも極めて低いビットレートを持つワンセグ放送のトランスポートストリームＴＳが受信される場合には、ＰＥＳヘッダー検出部１１６の加算器１１６４の出力端子１１６３から生成されるＰＥＳパケット長の総和値は小さな値となる。従って、ＰＥＳパケット長の総和値の小さな値が所定のしきい値を超過しないことに応答して、図１に示した本発明の実施の形態１によるアプリケーションプロセッサ１の動作モードは第２の動作モードに設定される。従って、第２の動作モードにアプリケーションプロセッサ１の動作モードが設定されることによって、複数のＰＥＳペイロードのための複数回のＤＭＡ転送の中間期間に４バイトのＴＳヘッダーの情報やＰＥＳヘッダーの情報等やその他の情報をＤＭＡ転送することが可能となる。
【０１１６】
［実施の形態２］
《アプリケーションプロセッサを搭載した携帯電話》
図７は、図１に示した本発明の実施の形態１によるアプリケーションプロセッサ１を搭載した本発明の実施の形態２による携帯電話の構成を示す図である。
【０１１７】
すなわち、図７に示す本発明の実施の形態２による携帯電話は、図１に説明した本発明の実施の形態１によるアプリケーションプロセッサ１を搭載したものである。
【０１１８】
図７の携帯電話は、携帯電話の機能を実現するために、アンテナ４０、デュプレクサ５０、ＲＦアナログ信号処理集積回路６０、ＲＦ電力増幅器７０、ベースバンド・プロセッサ８０、アプリケーションプロセッサ３００を含んでいる。実際には、図７に示したアプリケーションプロセッサ３００に含まれたメディアプロセッサ３３が、図１に示した本発明の実施の形態１によるアプリケーションプロセッサ１に対応するものである。
【０１１９】
また、図７の携帯電話は、ワンセグ地上波デジタル放送の視聴と外部不揮発性半導体記憶装置への録画を可能とするために、ロッドアンテナ１００、ワンセグ地上波デジタル放送／チューナーモジュール２００、アプリケーションプロセッサ３００を含んでいる。すなわち、ワンセグ地上波デジタル放送／チューナーモジュール２００は、ワンセグ地上波デジタル放送を受信するものである。
【０１２０】
更に、アプリケーションプロセッサ３００に接続されたＬＣＤ表示装置１１６とベースバンド・プロセッサ８０に接続されたオーディオ集積回路１１９とは、携帯電話の機能とワンセグ地上波デジタル放送の視聴とを可能とするため使用される。
【０１２１】
図示されてはいないが、アプリケーションプロセッサ３００には操作キーや操作ボタンを有する操作デバイスが接続され、エンドユーザーが操作デバイスを操作することによって携帯電話による通話やワンセグ地上波デジタル放送の視聴および予約録画が可能となる。
【０１２２】
《携帯電話の機能》
エンドユーザーが操作デバイスを操作することによって、携帯電話による通話が開始される。アンテナ４０により受信された基地局からのＲＦ受信信号はデュプレクサ５０を介して、ＲＦＩＣ６０内部の受信信号処理部に供給される。ＲＦ受信信号はＲＦＩＣ６０の受信信号処理部でアナログ受信ベースバンド信号にダウンコンバートされ、アナログ受信ベースバンド信号はＲＦＩＣ６０内部のＡ／Ｄ変換器(図示せず)によってデジタル受信ベースバンド信号に変換される。
【０１２３】
ＲＦＩＣ６０のＡ／Ｄ変換器(図示せず)から供給されるデジタル受信ベースバンド信号は、ベースバンド・プロセッサ８０で復調信号処理を受け、Ｄ／Ａ変換器８２によるＤ／Ａ変換によって受信音声出力信号が生成される。受信音声出力信号は、オーディオＩＣ１１９で増幅された後、スピーカー１１０に供給される。
【０１２４】
マイクロフォン１１１の送信音声入力信号はオーディオＩＣ１１９で増幅された後、ベースバンド・プロセッサ８０のＡ／Ｄ変換器８３によるＡ／Ｄ変換によってデジタル信号に変換され更にベースバンド・プロセッサ８０の変調信号処理を受けて、デジタル送信ベースバンド信号に変換される。このデジタル送信ベースバンド信号は、ＲＦＩＣ６０のＤ／Ａ変換器(図示せず)によるＤ／Ａ変換によってアナログ送信ベースバンド信号に変換され、アナログ送信ベースバンド信号はＲＦＩＣ６０の受信信号処理部でＲＦ送信信号にアップコンバートされる。ＲＦ送信信号はＲＦ電力増幅器７０で増幅された後、デュプレクサ５０とアンテナ４０とを介して基地局に送信される。
【０１２５】
ワンセグ地上波デジタル放送／チューナーモジュール２００と、ベースバンド・プロセッサ８０と、オーディオＩＣ１１９には、アプリケーションプロセッサ３００が接続されている。
【０１２６】
《アプリケーションプロセッサの構成》
アプリケーションプロセッサ３００は、中央処理ユニット(ＣＰＵ)３１、外部メモリインターフェースユニット３２、メディアプロセッサ３３、ＬＣＤコントローラ１４により構成されている。
【０１２７】
ＣＰＵ３１は、ＣＰＵコア３１１、命令キャッシュメモリ３１２、データキャッシュメモリ３１３、内蔵ＳＲＡＭ３１４を含んでいる。
【０１２８】
外部メモリインターフェースユニット３２は、第１外部不揮発性半導体記憶装置１１２としてのフラッシュメモリに接続される第１外部メモリインターフェース３２２と、第１外部揮発性記憶装置１１３としての同期型ダイナミックランダムアクセスメモリに接続される第２外部メモリインターフェース３２３とを含んでいる。
【０１２９】
フラッシュメモリ１１２にはモバイル端末としての携帯電話の基本的な動作のためのオペレーティングシステム(ＯＳ)のソフトウェアが格納可能であり、ＳＤＲＡＭ１１３には携帯電話の動作中およびワンセグ地上波デジタル放送の視聴動作もしくは録画を可能とする受信機の種々のデータが格納可能である。
【０１３０】
外部メモリインターフェースユニット３２は、更に第２外部不揮発性半導体記憶装置１１４としてのフラッシュメモリに接続される第３外部メモリインターフェース３２４、拡張外部不揮発性半導体記憶装置１１５としてのモバイル端末としての携帯電話に挿入接続されるフラッシュメモリカードに接続される拡張外部メモリインターフェース３２５を含んでいる。
【０１３１】
フラッシュメモリ１１４には、フラッシュメモリ１１２に格納されたＯＳ上に構築可能な携帯電話およびワンセグ地上波デジタル放送受信機の種々のアプリケーションプログラムのソフトウェアが、格納可能である。フラッシュメモリカード１１５には、携帯電話およびワンセグ地上波デジタル放送受信機の動作に関連して、エンドユーザーが不揮発記憶を指定して不揮発記憶する種々のデータおよびコンテンツが、格納可能である。
【０１３２】
メディアプロセッサ３３は、トランスポートストリームインターフェース３３１、ＭＰＥＧデコーダ３３２によって構成されている。特に、メディアプロセッサ３３に内蔵されたトランスポートストリームインターフェース３３１とＭＰＥＧデコーダ３３２とは、図１に示した本発明の実施の形態１によるアプリケーションプロセッサ１に内蔵されたＴＳＩＦ１１とＭＰＥＧデコーダ１８に対応するものである。
【０１３３】
一方、ワンセグ地上波デジタル放送／チューナーモジュール２００からのトランスポートストリームＴＳは、チューナーモジュール２００受信されたデジタル放送番組のデジタル化され多重化されＭＰＥＧの圧縮形式の映像情報、音声情報および付随伝送情報を含んでいる。付随情報には、番組特定情報または番組配列情報として、番組毎に開始時間、番組長、番組名、出演者、番組のジャンル等を記述したイベント情報テーブルが含まれている。
【０１３４】
《ワンセグ地上波デジタル放送の番組の視聴》
視聴の前に、ＬＣＤ表示装置１１６でのイベント情報テーブルの表示を見ながらエンドユーザーが操作デバイスを操作することによってワンセグ地上波デジタル放送の番組を選択することができる。
【０１３５】
ワンセグ地上波デジタル放送の番組視聴は、フラッシュメモリ１１２の格納ＯＳ上に構築可能なアプリケーションプログラムの１つである放送番組視聴プログラムのアプリケーションプロセッサ３００による実行によって可能となる。放送番組視聴の設定に応答してアプリケーションプロセッサ３００のＣＰＵ３１は、ワンセグ地上波デジタル放送／チューナーモジュール２００に視聴を選択したワンセグ地上波デジタル放送の番組のトランスポートストリームの受信を指示する。
【０１３６】
番組の選択によって受信が開始されたワンセグ地上波デジタル放送のトランスポートストリームＴＳは、ワンセグ地上波デジタル放送／チューナーモジュール２００からトランスポートストリームインターフェース３３１を介してＭＰＥＧデコーダ３３２に供給される。ＭＰＥＧデコーダ３３２でトランスポートストリームＴＳの動画復号処理が行われ、復号動画データはＬＣＤコントローラ１４を介してＬＣＤ表示装置１１６に供給され、復号音声データは音声インターフェース１９とオーディオＩＣ１１９とを介してスピーカー１１０に供給される。このようにして、エンドユーザーは、ワンセグ地上波デジタル放送の番組を視聴することができる。
【０１３７】
《外部不揮発性半導体記憶装置へのワンセグ地上波デジタル放送の予約録画》
外部不揮発性半導体記憶装置へのワンセグ地上波デジタル放送の録画の予約は、ＬＣＤ表示装置１１６でのイベント情報テーブルの表示を見ながらのエンドユーザーによる操作デバイスの操作による予約録画するワンセグ地上波デジタル放送の番組の決定で可能となる。このワンセグ地上波デジタル放送の予約録画も、フラッシュメモリ１１２の格納ＯＳ上に構築可能なアプリケーションプログラムの１つである予約録画プログラムのアプリケーションプロセッサ３００による実行により可能となる。
【０１３８】
録画予約が設定されると、プログラム実行中のアプリケーションプロセッサ３００のＣＰＵ３１のＣＰＵコア３１１の図示しないウオッチドックタイマを利用することにより、録画予約が設定された番組の開始時間の到達を知ることができる。
【０１３９】
録画予約が設定された番組の開始時間に到達すると、ＣＰＵ３１はワンセグ地上波デジタル放送／チューナーモジュール２００に録画予約が設定された番組のワンセグ地上波デジタル放送の受信開始トランスポートストリームインターフェース３３１にＴＳデータの受信開始とを指示する。それと同時に、ＣＰＵ３１は、トランスポートストリームインターフェース３３１に録画予約が設定された番組のトランスポートストリームの拡張外部メモリインターフェース３２５を介してフラッシュメモリカード１１５への不揮発記憶の開始を指示する。フラッシュメモリカード１１５への不揮発記憶の開始により、予約録画の動作が開始される。
【０１４０】
予約録画の動作が開始された後、プログラム実行によりアプリケーションプロセッサ３００のＣＰＵ３１のＣＰＵコア３１１の図示しないウオッチドックタイマには録画予約が設定された番組の終了時間が設定される。番組の終了時間は、ＣＰＵ３１によるイベント情報テーブルの開始時間と番組長との加算により算出される。録画予約が設定された番組の終了時間に到達した後、ＣＰＵ３１はワンセグ地上波デジタル放送／チューナーモジュール２００に録画予約が設定された番組のワンセグ地上波デジタル放送の受信終了とトランスポートストリームインターフェース３３１にＴＳデータの受信終了とを指示する。それと同時に、ＣＰＵ３１は、トランスポートストリームインターフェース３３１に拡張外部メモリインターフェース３２５を介してのフラッシュメモリカード１１５への書き込みデータの不揮発記憶の終了を指示する。
【０１４１】
また、予約録画が完了した後に、フラッシュメモリカード１１５は拡張外部メモリインターフェース３２５から引き抜かれ、携帯電話外部のパーソナルコンピュータ等のメモリスロットに挿入されることによって、パーソナルコンピュータ等の大型表示画面を利用して動画像を視聴することができる。
【０１４２】
以上、本発明者によってなされた発明を種々の実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０１４３】
例えば、図１に示したアプリケーションプロセッサ１のシステムＬＳＩの半導体チップと外部メモリ７としてのＳＤＲＡＭの半導体チップは、システムインパッケージ(ＳＩＰ)もしくはマルチチップモジュール(ＭＣＰ)の封止パッケージ内部に内蔵されることが可能である。
【０１４４】
更に図７に示した携帯電話で、ベースバンド・プロセッサ８０とアプリケーションプロセッサ３００とは、単一の統合型シングルチップの超大規模半導体集積回路に集積化されることが可能である。
【符号の説明】
【０１４５】
１…アプリケーションプロセッサ
２…デジタルテレビアンテナ
３…外部デジタルテレビチューナー
１１…トランスポートストリームインターフェース
１２…ダイレクトメモリアクセスコントローラ(ＤＭＡＣ)
１３…中央処理ユニット(ＣＰＵ) 
１４…ＬＣＤ制御部
１５…データバス
１６…タイマ
１７…メモリインターフェース
１８…ＭＰＥＧデコーダ
１９…音声出力制御部
１１０…タイムスタンプ付加部
１１１…ＴＳ(トランスポートストリーム)バッファ
１１２…ＤＭＡＣ制御部
１１３…タイムスタンプバッファ
１１４…受信間隔算出部
１１５…受信間隔バッファ
１１６…ＥＳヘッダー検出部
１１７…ＰＥＳヘッダー長算出部
１１８…ＴＳヘッダー解析部
【図１】
2012015722.tif 000003
【図２】
2012015722.tif 000004
【図３】
2012015722.tif 000005
【図４】
2012015722.tif 000006
【図５】
2012015722.tif 000007
【図６】
2012015722.tif 000008
【図７】
2012015722.tif 000009