(57)【要約】【課題】表示装置における駆動ＴＦＴは、薄膜トランジスタであるため、その電圧電流特性がゲート電圧印加によって経時変化する。【解決手段】駆動トランジスタのゲートソース間に、表示電圧の取り得る値の範囲外の電圧値を有するストレス電圧を印加する。【選択図】図５
2012058274.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と、
前記発光素子への駆動電流を制御する駆動トランジスタと、
階調値に対応する電圧が書き込まれ保持するとともに、前記駆動トランジスタのゲートソース間に前記階調値に対応する電圧に応じた表示電圧を印加するための保持容量と、をそれぞれ有する複数の画素と、
前記駆動トランジスタのゲートソース間に、前記表示電圧の取り得る値の範囲外の電圧値を有するストレス電圧を印加するストレス電圧印加手段と、を有することを特徴とする表示装置。
【請求項２】
前記ストレス電圧印加手段は、前記表示電圧の取り得る値の範囲の上限値よりも高い電圧値を有する高電圧値、または、前記表示電圧の取り得る値の範囲の下限値よりも低い電圧値を有する低電圧値の一方を印加し、
前記表示装置は、更に、前記駆動トランジスタのゲートソース間に、前記高電圧値を印加する場合には、前記高電圧値よりも低い電圧値を印加し、前記低電圧値を印加する場合には、前記低電圧値よりも高い電圧値を有する緩和電圧を印加する緩和電圧印加手段を有することを特徴とする請求項１記載の表示装置。
【請求項３】
前記緩和電圧は、前記表示電圧の取り得る値の範囲内の電圧値であることを特徴とする請求項２記載の表示装置。
【請求項４】
前記緩和電圧は、前記ストレス電圧印加手段が前記表示電圧の取り得る値の範囲の上限値よりも高い電圧値を印加する場合には、前記下限値を有し、前記ストレス電圧印加手段が、前記表示電圧の取り得る値の範囲の上限値よりも高い電圧値を印加する場合には、前記上限値を有することを特徴とする請求項３記載の表示装置。
【請求項５】
前記緩和電圧印加手段は、前記ストレス電圧印加手段が前記ストレス電圧を印加した後に、前記緩和電圧を印加することを特徴とする請求項２記載の表示装置。
【請求項６】
前記複数の画素は、マトリクス状に配置され、
前記表示装置は、更に、
前記表示電圧を生成する表示電圧発生手段と、
前記表示電圧を前記各画素に入力する信号線と、
前記各発光素子に発光電力を供給する電源線と、を有し、
前記各画素は、更に、画素スイッチを有し、
前記駆動トランジスタは電界効果トランジスタであって、
前記保持容量は、前記駆動トランジスタのゲートソース間に配置され、
前記電界効果トランジスタのソースまたはドレインの一方は、前記電源線に、他方は前記発光素子に接続され、
前記電界効果トランジスタのゲートは、前記画素スイッチを介して、前記信号線に接続されることを特徴とする請求項２記載の表示装置。
【請求項７】
前記表示電圧、前記ストレス電圧に対応するストレス入力電圧、及び、前記緩和電圧に対応する緩和入力電圧を、前記信号線を介して、前記各画素に入力することを特徴とする請求項６記載の表示装置。
【請求項８】
前記表示電圧発生手段は、更に、選択スイッチを有し、
前記表示電圧発生手段は、前記表示電圧、前記ストレス入力電圧、または、前記緩和入力電圧を、前記選択スイッチを介して、選択的に出力することを特徴とする請求項７記載の表示装置。
【請求項９】
前記表示電圧発生手段は、更に、選択スイッチを有し、
前記表示電圧発生手段は、前記ストレス入力電圧、または、前記緩和入力電圧を、前記選択スイッチを介して、選択的に出力することを特徴とする請求項７記載の表示装置。
【請求項１０】
前記ストレス入力電圧は、前記電源線を介して、前記各画素へ入力することを特徴とする請求項７記載の表示装置。
【請求項１１】
前記表示装置は、更に、前記信号線に対して垂直方向に設けられたストレス電圧線を有し、
前記ストレス入力電圧及び前記緩和入力電圧を、前記ストレス電圧線を介して、前記複数の画素へ入力することを特徴とする請求項６記載の表示装置。
【請求項１２】
前記各画素は、更に、発光制御スイッチを有し、
前記電界効果トランジスタは、ｎＭＯＳであり、
前記電界効果トランジスタのソース端子は、前記発光素子に接続され、ドレイン端子は、前記発光制御スイッチを介して、前記電源線に接続され、
前記ストレス電圧を前記保持容量に印加する際、前記発光制御スイッチは、オフ状態に固定されることを特徴とする請求項６記載の表示装置。
【請求項１３】
前記各画素は、更に、発光制御スイッチを有し、
前記電界効果トランジスタは、ｎＭＯＳであり、
前記電界効果トランジスタのソース端子は、前記発光素子に接続され、ドレイン端子は、前記発光制御スイッチを介して、前記電源線に接続され、
前記緩和電圧を前記保持容量に印加する際、前記発光制御スイッチは、オフ状態に固定されることを特徴とする請求項６記載の表示装置。
【請求項１４】
前記各画素は、更に、発光制御スイッチを有し、
前記電界効果トランジスタは、ｎＭＯＳであり、
前記電界効果トランジスタのソース端子は、前記発光素子に接続され、ドレイン端子は、前記発光制御スイッチを介して、前記電源線に接続され、
前記表示電圧を前記保持容量に印加する際、前記発光制御スイッチは、オフ状態に固定されることを特徴とする請求項６記載の表示装置。
【請求項１５】
前記各画素は、更に、発光制御スイッチを有し、
前記電界効果トランジスタは、ｐＭＯＳであり、
前記電界効果トランジスタのソース端子は、前記電源線に接続され、ドレイン端子は、前記発光制御スイッチを介して、前記発光素子に接続され、
前記ストレス電圧を前記保持容量に印加する際、前記発光制御スイッチは、オフ状態に固定されることを特徴とする請求項１記載の表示装置。
【請求項１６】
前記各画素は、更に、発光制御スイッチを有し、
前記電界効果トランジスタは、ｐＭＯＳであり、
前記電界効果トランジスタのソース端子は、前記電源線に接続され、ドレイン端子は、前記発光制御スイッチを介して、前記発光素子に接続され、
前記緩和電圧を前記保持容量に印加する際、前記発光制御スイッチは、オフ状態に固定されることを特徴とする請求項１記載の表示装置。
【請求項１７】
前記各画素は、更に、発光制御スイッチを有し、
前記電界効果トランジスタは、ｐＭＯＳであり、
前記電界効果トランジスタのソース端子は、前記電源線に接続され、ドレイン端子は、前記発光制御スイッチを介して、前記発光素子に接続され、
前記表示電圧を前記保持容量に印加する際、前記発光制御スイッチは、オフ状態に固定されることを特徴とする請求項１記載の表示装置。
【請求項１８】
前記各画素は、更に、チャネルスイッチと、所定の定電圧が印加される低電圧配線とを有し、
前記電界効果トランジスタのドレイン端子は、前記第１のチャネルスイッチを介して、前記低電圧配線に接続されることを特徴とする請求項６記載の表示装置。
【請求項１９】
前記チャネルスイッチのゲートは、前記画素スイッチのゲートと共通に接続され、
前記複数の画素は、前記チャネルスイッチを介して、行毎に制御されることを特徴とする請求項１８記載の表示装置。
【請求項２０】
前記各画素は、更に、第１のチャネルスイッチと、第２のチャネルスイッチと、所定の定電圧が印加された低電圧配線とを有し、
前記電界効果トランジスタのドレイン端子は、前記第１のチャネルスイッチを介して、前記低電圧配線に接続され、ソース端子は、前記第２のチャネルスイッチを介して、前記低電圧配線に接続されることを特徴とする請求項６記載の表示装置。
【請求項２１】
前記第１及び第２のチャネルスイッチのゲートは、前記画素スイッチのゲートと共通に接続され、
前記複数の画素は、前記第１及び第２のチャネルスイッチを介して、行毎に制御されることを特徴とする請求項２０記載の表示装置。
【請求項２２】
前記低電圧配線は、前記複数の画素のうち、隣接する画素間で共通に接続されることを特徴とする請求項１８記載の表示装置。
【請求項２３】
前記発光素子の前記電界効果トランジスタに接続されていない端子は、前記複数の画素のうち、隣接する画素間で共通に接地され、
前記低電圧配線は、前記各画素内で接地されることを特徴とする請求項１８記載の表示装置。
【請求項２４】
前記電界効果トランジスタのソース端子は、前記発光素子の一端に接続され、
前記電界効果トランジスタのドレイン端子は、前記電源線に接続され、
前記表示電圧が前記保持容量に印加される際、前記電源線の電圧を、前記発光素子の他端に印加される電圧と等しい電圧とすることを特徴とする請求項６記載の表示装置。
【請求項２５】
前記電界効果トランジスタのソース端子は、前記発光素子の一端に接続され、
前記電界効果トランジスタのドレイン端子は、前記電源線に接続され、
前記ストレス電圧が前記保持容量に印加される際、前記電源線の電圧を、前記発光素子の他端に印加される電圧と等しい電圧とすることを特徴とする請求項６記載の表示装置。
【請求項２６】
前記電界効果トランジスタのソース端子は、前記発光素子の一端に接続され、
前記電界効果トランジスタのドレイン端子は、前記電源線に接続され、
前記緩和電圧が前記保持容量に印加される際、前記電源線の電圧を、前記発光素子の他端に印加される電圧と等しい電圧とすることを特徴とする請求項６記載の表示装置。
【請求項２７】
前記表示装置は、１フレームの期間内に、前記表示電圧を前記複数の画素に線順次で前記保持容量に書込んだ後、前記ストレス電圧及び前記緩和電圧を前記複数の画素に一括で前記保持容量に書込むことを特徴とする請求項６記載の表示装置。
【請求項２８】
前記表示装置は、更に、前記表示電圧に対応する表示データを蓄積するメモリと、
前記表示データから前記表示電圧を発生する表示電圧発生手段と、
前記表示装置を駆動する電力を供給する供給装置と、を有することを特徴とする請求項１記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置、特には、有機ＥＬ素子を用いた表示装置に関する。
【背景技術】
【０００２】
図２９は、従来の有機ＥＬ（Electro Luminescence）ディスプレイの各画素回路を示す。図２９に示すように、各画素回路は、有機ＥＬ素子２０１、駆動ＴＦＴ（Thin Film-Transistor）２０２、容量２０３、ＴＦＴスイッチ２０４、及び、ＴＦＴスイッチ２０５を有する。
【０００３】
具体的には、図２９に示すように、有機ＥＬ素子２０１のアノードは、駆動ＴＦＴ（Thin Film-Transistor）２０２を介して、電源Ｖｏｌｅｄに接続され、カソードは、接地される。また、駆動ＴＦＴ２０２のゲートには、ＴＦＴスイッチ２０４を介して、表示電圧に応じた信号が入力され、ソースには、ＴＦＴスイッチ２０５を介して、所定の電圧が入力される。容量２０３は、駆動ＴＦＴ２０２のゲートソース間に接続される。
【０００４】
次に、当該各画素回路の動作について説明する。ＴＦＴスイッチ２０４及び２０５がオンすることにより、容量２０３の両端に、信号電圧と上記所定の電圧との電位差が保持される。その後、ＴＦＴスイッチ２０４及び２０５をオフすることにより、容量２０３の両端に保持された上記電位差が、駆動ＴＦＴ２０２のゲートソース間に出力される。そして、駆動ＴＦＴ２０２は、上記信号電圧に応じた駆動電流で有機ＥＬ素子２０１を発光させる。上記のような従来の画素回路は、例えば、特許第４０５２８６５号公報または特許第３８７７０４９号公報に開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第４０５２８６５号公報
【特許文献２】特許第３８７７０４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記従来の画素回路は、各画素に設けられた有機ＥＬ素子２０１を、信号電圧に対応した輝度で発光させることができる。しかしながら、駆動ＴＦＴ２０２は、薄膜トランジスタであるため、その電圧電流特性がゲート電圧印加によって経時変化するという問題がある。薄膜トランジスタは、単結晶で構成されていないために、チャネル界面においてキャリアトラップとなる準位が生成されやすく、また、分子間の結合に確率的に弱い部分を有している。したがって、このような準位におけるキャリアの出入りや、分子間結合の切断に起因する特性変化が電界ストレスによって容易に生じるからである。
【０００７】
図３０は、ｎチャネルのアモルファスＳｉ−ＴＦＴのゲートソース間に、電圧ストレスを印加する前後のＴＦＴ特性を示した図である。具体的には、図３０は、当該ＴＦＴのソースドレイン間に同一の電圧を印加した状態で、ゲートソース間に電圧ストレスを印加し、ＴＦＴの電圧電流特性の変化を実測した結果を示す。横軸は、ゲートソース間電圧を示し、縦軸は、ソースドレイン間電流を対数で示す。また、実線は、電圧ストレス印加前の電流特性、破線は、電圧ストレス印加後の電流特性を示す。
【０００８】
図３０に示すように、ゲートソース間に電圧ストレスを印加すると、当該ＴＦＴの閾値電圧（Vth）が（ａ）から（ｂ）、つまり、高電圧側へシフトする。キャリア移動度（μ）で代表されるターンオン領域の電流値が低下し、また、サブスレッショルド領域におけるＳ値が低下する。
【０００９】
したがって、駆動ＴＦＴ２０２におけるストレス起因の電圧電流特性の経時変化は、表示画面における一種の焼付きとなり、結果として、表示画面の画質が劣化する。これは、発光履歴の多い画素の駆動ＴＦＴ２０２はゲート電圧ストレス履歴が多く、発光履歴の少ない画素の駆動ＴＦＴ２０２は、ゲート電圧ストレス履歴が少ないからである。
【００１０】
現時点では、有機ＥＬ素子を用いた表示装置は、当該有機ＥＬ素子自体の劣化が大きく、また、量産製品に用いられている低温多結晶Ｓｉ−ＴＦＴは、上記ストレス経時変化が比較的小さいことから、上記の課題は、比較的顕在化していない。しかしながら、有機ＥＬ素子自体がより長寿命となった場合には、深刻な問題となる。現在の量産製品は、低温多結晶Ｓｉ−ＴＦＴの閾値電圧のばらつきを補正するため、その回路が工夫されているが、上記ストレスにより経時変化するものは、上記閾値電圧Ｖｔｈに限らずキャリア移動度（μ）やＳ値にも及ぶからである。
【００１１】
また、上記のようなストレス経時変化は、低温多結晶Ｓｉ−ＴＦＴでは比較的小さいが、微結晶Ｓｉ−ＴＦＴでは無視できず、例えば、アモルファスＳｉ−ＴＦＴ、有機ＴＦＴ等では、極めて大きくなる。更に、製造コストの大幅な削減のため、現在量産製品に用いられている低温多結晶Ｓｉ−ＴＦＴから、微結晶Ｓｉ−ＴＦＴ、アモルファスＳｉ−ＴＦＴ、有機ＴＦＴ等への置換えが期待されているが、この際にはストレス経時変化に起因する上記の焼付きが深刻な課題となる。
【課題を解決するための手段】
【００１２】
（１）上記の課題を解決するため、本発明に係る表示装置は、発光素子と、前記発光素子への駆動電流を制御する駆動トランジスタと、階調値に対応する電圧が書き込まれ保持するとともに、前記駆動トランジスタのゲートソース間に前記階調値に対応する電圧に応じた表示電圧を印加するための保持容量と、をそれぞれ有する複数の画素と、前記駆動トランジスタのゲートソース間に、前記表示電圧の取り得る値の範囲外の電圧値を有するストレス電圧を印加するストレス電圧印加手段と、を有する。
【００１３】
（２）上記（１）に記載の表示装置において、前記ストレス電圧印加手段は、前記表示電圧の取り得る値の範囲の上限値よりも高い電圧値を有する高電圧値、または、前記表示電圧の取り得る値の範囲の下限値よりも低い電圧値を有する低電圧値の一方を印加し、前記表示装置は、更に、前記駆動トランジスタのゲートソース間に、前記高電圧値を印加する場合には、前記高電圧値よりも低い電圧値を印加し、前記低電圧値を印加する場合には、前記低電圧値よりも高い電圧値を有する緩和電圧を印加する緩和電圧印加手段を有してもよい。
【００１４】
（３）上記（２）に記載の表示装置において、前記緩和電圧は、前記表示電圧の取り得る値の範囲内の電圧値であってもよい。
【００１５】
（４）上記（３）に記載の表示装置において、前記緩和電圧は、前記ストレス電圧印加手段が前記表示電圧の取り得る値の範囲の上限値よりも高い電圧値を印加する場合には、前記下限値を有し、前記ストレス電圧印加手段が、前記表示電圧の取り得る値の範囲の上限値よりも高い電圧値を印加する場合には、前記上限値を有してもよい。
【００１６】
（５）上記（２）に記載の表示装置において、前記緩和電圧印加手段は、前記ストレス電圧印加手段が前記ストレス電圧を印加した後に、前記緩和電圧を印加してもよい。
【００１７】
（６）上記（２）に記載の表示装置において、前記複数の画素は、マトリクス状に配置され、前記表示装置は、更に、前記表示電圧を生成する表示電圧発生手段と、前記表示電圧を前記各画素に入力する信号線と、前記各発光素子に発光電力を供給する電源線と、を有し、前記各画素は、更に、画素スイッチを有し、前記駆動トランジスタは電界効果トランジスタであって、前記保持容量は、前記駆動トランジスタのゲートソース間に配置され、前記電界効果トランジスタのソースまたはドレインの一方は、前記電源線に、他方は前記発光素子に接続され、前記電界効果トランジスタのゲートは、前記画素スイッチを介して、前記信号線に接続されてもよい。
【００１８】
（７）上記（６）に記載の表示装置において、前記表示電圧、前記ストレス電圧に対応するストレス入力電圧、及び、前記緩和電圧に対応する緩和入力電圧を、前記信号線を介して、前記各画素に入力してもよい。
【００１９】
（８）上記（７）に記載の表示装置において、前記表示電圧発生手段は、更に、選択スイッチを有し、前記表示電圧発生手段は、前記表示電圧、前記ストレス入力電圧、または、前記緩和入力電圧を、前記選択スイッチを介して、選択的に出力してもよい。
【００２０】
（９）上記（７）に記載の表示装置において、前記表示電圧発生手段は、更に、選択スイッチを有し、前記表示電圧発生手段は、前記ストレス入力電圧、または、前記緩和入力電圧を、前記選択スイッチを介して、選択的に出力してもよい。
【００２１】
（１０）上記（７）に記載の表示装置において、前記ストレス入力電圧は、前記電源線を介して、前記各画素へ入力してもよい。
【００２２】
（１１）上記（６）に記載の表示装置は、更に、前記信号線に対して垂直方向に設けられたストレス電圧線を有し、前記ストレス入力電圧及び前記緩和入力電圧を、前記ストレス電圧線を介して、前記複数の画素へ入力してもよい。
【００２３】
（１２）上記（６）に記載の表示装置において、前記各画素は、更に、発光制御スイッチを有し、前記電界効果トランジスタは、ｎＭＯＳであり、前記電界効果トランジスタのソース端子は、前記発光素子に接続され、ドレイン端子は、前記発光制御スイッチを介して、前記電源線に接続され、前記ストレス電圧を前記保持容量に印加する際、前記発光制御スイッチは、オフ状態に固定されてもよい。
【００２４】
（１３）上記（６）に記載の表示装置において、前記各画素は、更に、発光制御スイッチを有し、前記電界効果トランジスタは、ｎＭＯＳであり、前記電界効果トランジスタのソース端子は、前記発光素子に接続され、ドレイン端子は、前記発光制御スイッチを介して、前記電源線に接続され、前記緩和電圧を前記保持容量に印加する際、前記発光制御スイッチは、オフ状態に固定されてもよい。
【００２５】
（１４）上記（６）に記載の表示装置において、前記各画素は、更に、発光制御スイッチを有し、前記電界効果トランジスタは、ｎＭＯＳであり、前記電界効果トランジスタのソース端子は、前記発光素子に接続され、ドレイン端子は、前記発光制御スイッチを介して、前記電源線に接続され、前記表示電圧を前記保持容量に印加する際、前記発光制御スイッチは、オフ状態に固定されてもよい。
【００２６】
（１５）上記（１）に記載の表示装置において、前記各画素は、更に、発光制御スイッチを有し、前記電界効果トランジスタは、ｐＭＯＳであり、前記電界効果トランジスタのソース端子は、前記電源線に接続され、ドレイン端子は、前記発光制御スイッチを介して、前記発光素子に接続され、前記ストレス電圧を前記保持容量に印加する際、前記発光制御スイッチは、オフ状態に固定されてもよい。
【００２７】
（１６）上記（１）に記載の表示装置において、前記各画素は、更に、発光制御スイッチを有し、前記電界効果トランジスタは、ｐＭＯＳであり、前記電界効果トランジスタのソース端子は、前記電源線に接続され、ドレイン端子は、前記発光制御スイッチを介して、前記発光素子に接続され、前記緩和電圧を前記保持容量に印加する際、前記発光制御スイッチは、オフ状態に固定されてもよい。
【００２８】
（１７）上記（１）に記載の表示装置において、前記各画素は、更に、発光制御スイッチを有し、前記電界効果トランジスタは、ｐＭＯＳであり、前記電界効果トランジスタのソース端子は、前記電源線に接続され、ドレイン端子は、前記発光制御スイッチを介して、前記発光素子に接続され、前記表示電圧を前記保持容量に印加する際、前記発光制御スイッチは、オフ状態に固定されてもよい。
【００２９】
（１８）上記（６）に記載の表示装置において、前記各画素は、更に、チャネルスイッチと、所定の定電圧が印加される低電圧配線とを有し、前記電界効果トランジスタのドレイン端子は、前記第１のチャネルスイッチを介して、前記低電圧配線に接続されてもよい。
【００３０】
（１９）上記（１８）に記載の表示装置において、前記チャネルスイッチのゲートは、前記画素スイッチのゲートと共通に接続され、前記複数の画素は、前記チャネルスイッチを介して、行毎に制御されてもよい。
【００３１】
（２０）上記（６）に記載の表示装置において、前記各画素は、更に、第１のチャネルスイッチと、第２のチャネルスイッチと、所定の定電圧が印加された低電圧配線とを有し、前記電界効果トランジスタのドレイン端子は、前記第１のチャネルスイッチを介して、前記低電圧配線に接続され、ソース端子は、前記第２のチャネルスイッチを介して、前記低電圧配線に接続されてもよい。
【００３２】
（２１）上記（２０）に記載の表示装置において、前記第１及び第２のチャネルスイッチのゲートは、前記画素スイッチのゲートと共通に接続され、前記複数の画素は、前記第１及び第２のチャネルスイッチを介して、行毎に制御されてもよい。
【００３３】
（２２）上記（１８）に記載の表示装置において、前記低電圧配線は、前記複数の画素のうち、隣接する画素間で共通に接続されてもよい。
【００３４】
（２３）上記（１８）に記載の表示装置において、前記発光素子の前記電界効果トランジスタに接続されていない端子は、前記複数の画素のうち、隣接する画素間で共通に接地され、前記低電圧配線は、前記各画素内で接地されてもよい。
【００３５】
（２４）上記（６）に記載の表示装置において、前記電界効果トランジスタのソース端子は、前記発光素子の一端に接続され、前記電界効果トランジスタのドレイン端子は、前記電源線に接続され、前記表示電圧が前記保持容量に印加される際、前記電源線の電圧を、前記発光素子の他端に印加される電圧と等しい電圧としてもよい。
【００３６】
（２５）上記（６）に記載の表示装置において、前記電界効果トランジスタのソース端子は、前記発光素子の一端に接続され、前記電界効果トランジスタのドレイン端子は、前記電源線に接続され、前記ストレス電圧が前記保持容量に印加される際、前記電源線の電圧を、前記発光素子の他端に印加される電圧と等しい電圧としてもよい。
【００３７】
（２６）上記（６）に記載の表示装置において、前記電界効果トランジスタのソース端子は、前記発光素子の一端に接続され、前記電界効果トランジスタのドレイン端子は、前記電源線に接続され、前記緩和電圧が前記保持容量に印加される際、前記電源線の電圧を、前記発光素子の他端に印加される電圧と等しい電圧としてもよい。
【００３８】
（２７）上記（６）に記載の表示装置は、１フレームの期間内に、前記表示電圧を前記複数の画素に線順次で前記保持容量に書込んだ後、前記ストレス電圧及び前記緩和電圧を前記複数の画素に一括で前記保持容量に書込んでもよい。
【００３９】
（２８）上記（１）に記載の表示装置は、更に、前記表示電圧に対応する表示データを蓄積するメモリと、前記表示データから前記表示電圧を発生する表示電圧発生手段と、前記表示装置を駆動する電力を供給する供給装置と、を有してもよい。
【発明の効果】
【００４０】
ストレス電圧の印加により、駆動ＴＦＴの特性変化に起因する焼付きを解消することができる。
【図面の簡単な説明】
【００４１】
【図１】本発明の第１の実施形態に係る表示装置を示す図である。
【図２】本発明の第１の実施形態における表示装置の各画素を概略的に示す図である。
【図３】本発明の第１の実施形態における画素の配置図を示す。
【図４】本発明の第１の実施形態における画素の動作を説明するための図である。
【図５】（Ａ）は本発明の第１の実施形態における駆動ＴＦＴの初期状態を示す図である。（Ｂ）は図４における発光期間Ａ後の駆動ＴＦＴの特性を示す図である。（Ｃ）は図４に示した期間Ｂに、駆動ＴＦＴのゲートソース間に、ストレス電圧を印加した後の駆動ＴＦＴの特性を示す図である。（Ｄ）は図４に示した期間Ｃに、駆動ＴＦＴのゲートソース間に、緩和電圧を印加した後の駆動ＴＦＴの特性を示す図である。
【図６】（Ａ）は駆動ＴＦＴの初期状態を示す図である。（Ｂ）は図４における発光期間Ａ後の駆動ＴＦＴの特性を示す図である。（Ｃ）は図４に示した期間Ｂに、駆動ＴＦＴのゲートソース間に、ストレス電圧を印加した後の駆動ＴＦＴの特性を示す図である。（Ｄ）は図４に示した期間Ｃに、駆動ＴＦＴのゲートソース間に、緩和電圧を印加した後の駆動ＴＦＴの特性を示す図である。
【図７】本発明の第１の実施形態における駆動回路の概略を示す図である。
【図８】本発明の第１の実施形態における駆動回路の動作タイミング図である。
【図９】本発明の第２の実施形態を説明するための図である。
【図１０】本発明の第３の実施形態における表示装置の各画素を概略的に示す図である。
【図１１】本発明の第３の実施形態における駆動回路の概略を示す図である。
【図１２】本発明の第３の実施形態における駆動回路の動作タイミング図である。
【図１３】本発明の第４の実施形態における表示装置の各画素を概略的に示す図である。
【図１４】本発明の第４の実施形態における駆動回路の概略を示す図である。
【図１５】本発明の第４の実施形態における駆動回路の動作タイミング図である。
【図１６】本発明の第５の実施形態における表示装置の各画素を概略的に示す図である。
【図１７】本発明の第５の実施形態における駆動回路の概略を示す図である。
【図１８】本発明の第５の実施形態における駆動回路の動作タイミング図である。
【図１９】本発明の第６の実施形態における表示装置の各画素の配置を概略的に示す図である。
【図２０】本発明の第７の実施形態における表示装置の各画素の配置を概略的に示す図である。
【図２１】本発明の第８の実施形態における表示装置の各画素を概略的に示す図である。
【図２２】本発明の第９の実施形態における表示装置の各画素を概略的に示す図である。
【図２３】本発明の第９の実施形態における駆動回路の概略を示す図である。
【図２４】本発明の第９の実施形態における駆動回路の動作タイミング図である。
【図２５】本発明の第１０の実施形態における表示装置の各画素を概略的に示す図である。
【図２６】本発明の第１１の実施の形態における画素の動作を説明するための図である。
【図２７】（Ａ）は図２６に示したタイミングｔ１１における１Ｈ期間の走査タイミングを示す図である。（Ｂ）は図２６に示したタイミングｔ１２における１Ｈ期間の走査タイミングを示す図である。（Ｃ）は図２６に示したタイミングｔ１３における１Ｈ期間の走査タイミングを示す図である。（Ｄ）は図２６に示したタイミングｔ１４における１Ｈ期間の走査タイミングを示す図である。
【図２８】本発明の第１２の実施の形態におけるＴＶ画像表示装置を示す図である。
【図２９】従来の有機ＥＬディスプレイの各画素回路を示す図である。
【図３０】ｎチャネルのアモルファスＳｉ−ＴＦＴのゲートソース間に、電圧ストレスを印加する前後のＴＦＴ特性を示す図である。
【発明を実施するための形態】
【００４２】
以下、本発明の実施の形態について、図面を参照しつつ説明する。なお、図面については、同一又は同等の要素には同一の符号を付し、重複する説明は省略する。
【００４３】
[第１の実施形態]
図１は、本発明の第１の実施形態に係る表示装置を示す図である。図１に示すように、有機ＥＬ表示装置１００は、有機ＥＬパネルを有するＴＦＴ（Thin Film Transistor）基板１０５を挟むように固定する上フレーム１０１及び下フレーム１０２と、表示する情報を生成する回路素子を備える回路基板１０４と、当該回路基板において生成されたＲＧＢの情報をＴＦＴ基板１０５に伝えるフレキシブル基板１０３と、により構成される。
【００４４】
図２は、本発明の第１の実施形態における表示装置の各画素を概略的に示す図である。図２に示すように、各画素３１０には、有機ＥＬ素子３０１が設けられ、有機ＥＬ素子３０１の一端は、共通カソード電極に接地され、他端は、駆動ＴＦＴ３０２と発光制御スイッチ３０６を介して、電源線３１４に接続される。
【００４５】
駆動ＴＦＴ３０２のゲートは、ゲートスイッチ３０４を介して信号線３１３に接続される。駆動ＴＦＴ３０２のドレインは、チャネルスイッチ３０７を介して低電圧線３１５に接続される。また、駆動ＴＦＴ３０２のゲートソース間には、保持容量３０３が設けられる。
【００４６】
発光制御スイッチ３０６のゲートは、発光制御線３１１に接続される。発光制御スイッチ３０６のソースは、電源線３１４に接続され、ドレインは、駆動ＴＦＴ３０２のドレイン及びチャネルスイッチ３０７のドレインに接続される。
【００４７】
チャネルスイッチ３０７及びゲートスイッチ３０４のゲートは、ゲート走査線３１２に接続される。なお、各スイッチ３０７等及び駆動ＴＦＴ３０２は、例えば、そのサイズ以外は同一の基本構造を有するｎチャネルのアモルファスＳｉ−ＴＦＴで構成され、ガラス基板上に設けてもよい。
【００４８】
図３は、図２に示した各画素の配置図を示す。図３に示すように、隣接する左右の画素３１０は、電源線３１４及び低電圧線３１５を共有する。したがって、画素３１０の配置を簡略化し、製造過程における歩留を減少することができる。なお、図３は、説明の簡略化のため、横４ドット、縦２ドットの計８個分の画素３１０のみを示すが、必要に応じてその他の数の画素が配置され得ることはいうまでもない。
【００４９】
次に、本実施の形態にかかる画素３１０の動作の概略について説明する。図４は、画素の動作を説明するための図である。図４の横方向は、各画素３１０の縦方向の配列（列、row）を示し、横方向に第１列目から最終列までの画素３１０に対応する。一方、図４の縦方向は、各画素３１０の時間軸（time）を表しており、縦方向の長さが１フレーム期間（例えば、１／６０秒）に相当する。
【００５０】
また、斜めに記載された実線は、各画素列の走査タイミングを示す。具体的には、実線４３５は、保持容量３０３への表示電圧の書込みを示す。また、実線４３６は、駆動ＴＦＴ３０２へのストレス電圧の印加を開始するタイミングを示し、実線４３７は、駆動ＴＦＴ３０２への緩和電圧の印加を開始するタイミングを示す。
【００５１】
図４の期間Ａは、駆動ＴＦＴ３０２による有機ＥＬ素子３０１の発光期間を示し、期間Ｂは、駆動ＴＦＴ３０２に対するストレス電圧印加期間を示す。また、期間Ｃは、駆動ＴＦＴ３０２に対する緩和電圧印加期間を示す。
【００５２】
例えば、第１列目の画素３１０について説明すると、まず、実線４３５に示す保持容量３０３への表示電圧の書込みが行われ、その後の発光期間Ａにおいて、有機ＥＬ素子３０１が発光される。次の実線４３６に始まる期間Ｂにおいては、駆動ＴＦＴ３０２へストレス電圧が印加される。次の実線４３７に始まる期間Ｃにおいては、駆動ＴＦＴ３０２へ緩和電圧が印加される。上記のような動作が１フレーム期間毎に繰り返し行われる。
【００５３】
次に、上記のような動作における駆動ＴＦＴ３０２に対する電圧ストレスに関して説明する。図５（Ａ）乃至（Ｄ）及び図６（Ａ）乃至（Ｄ）は、ゲート電圧ストレスに起因する駆動ＴＦＴの特性変化の概念について説明するための図である。
【００５４】
具体的には、図５（Ａ）乃至（Ｄ）及び図６（Ａ）乃至（Ｄ）は、駆動ＴＦＴのソースドレイン間に同一の電圧を印加した状態における駆動ＴＦＴの特性を示す。また、横軸は、駆動ＴＦＴ３０２のゲートソース間電圧を示し、縦軸は、駆動ＴＦＴ３０２のソースドレイン間電流を対数で示す。なお、図５（Ａ）乃至（Ｄ）と図６（Ａ）乃至（Ｄ）は、ストレス電圧及び緩和電圧の印加の方向が逆である点が異なり、その他の点は同様である。
【００５５】
図５（Ａ）及び図６（Ａ）は、駆動ＴＦＴの初期状態を示す図である。図５（Ｂ）及び図６（Ｂ）は、図４における発光期間Ａ後の駆動ＴＦＴの特性を示す図である。図５（Ｂ）及び図６（Ｂ）に示すように、有機ＥＬ素子３０１を駆動した駆動ＴＦＴ３０２の特性（ｃ）は、有機ＥＬ素子３０１を駆動していない駆動ＴＦＴ３０２の特性と異なる特性（ｂ）を有する。
【００５６】
これは、有機ＥＬ素子３０１を駆動していない駆動ＴＦＴ３０２（Non-illuminated）の特性（ｂ）は、有機ＥＬ素子３０１を駆動していないことから、図５（Ａ）及び図６（Ａ）に示した（ａ）initialと同じであるのに対し、有機ＥＬ素子３０１を駆動した駆動ＴＦＴ３０２（illuminated）の特性（ｃ）は、前述したゲート電圧印加に起因する経時変化により、その特性に変化が生じるからである。
【００５７】
図５（Ｃ）及び図６（Ｃ）は、図４に示した期間Ｂに、駆動ＴＦＴのゲートソース間にストレス電圧を印加した後の駆動ＴＦＴ３０２の特性を示す図である。ここで、ストレス電圧は、表示電圧の取り得る範囲外の電圧値を有し、好ましくは表示電圧の取り得る範囲の電圧値よりも十分に高い電圧値、または、低い電圧値を有する。
【００５８】
具体的には、例えば、当該ストレス電圧は、図５（Ｃ）に示すように、上記（ｃ）で示した特性を与える電圧よりも十分に高い電圧値、または、図６（Ｃ）に示すように、上記（ｂ）で示した特性を与える電圧よりも十分に低い電圧値を有する。いいかえれば、表示電圧の取り得る範囲の電圧値よりも過剰な電圧値を有する。
【００５９】
図５（Ｄ）及び図６（Ｄ）は、図４に示した期間Ｃに駆動ＴＦＴのゲートソース間に緩和電圧を印加した後の駆動ＴＦＴの特性を示す図である。図５（Ｄ）及び図６（Ｄ）に示すように（illuminated）と（Non-illuminated）の特性（ｃ）及び（ｂ）は、両者ともに同等な特性（ｄ）（stressed）に変化する。ゲート電圧印加に起因する経時変化は、ゲート電圧に対する依存性が極めて大きいため、ストレス電圧に起因するゲート電圧ストレスと比較すると期間Ａにおける発光素子駆動におけるストレスの有無は無視し得るからである。
【００６０】
上記のようにして、ストレス電圧の印加により、駆動ＴＦＴ３０２の特性変化に起因する焼付きを解消することができる。
【００６１】
しかしながら、上記のようなストレス電圧の印加は、図５（Ｃ）または図６（Ｃ）に示すように、当該ストレス電圧を印加しない場合と比べ、全ての駆動ＴＦＴ３０２の特性をより大きく変動させる。よって、駆動ＴＦＴ３０２の閾値電圧Ｖｔｈがより大きくなり、同一の表示電圧に対して駆動される電流量が著しく減少する場合がある。したがって、このままの駆動を続けていると急激にディスプレイの輝度が低下してしまい、最終的に表示装置は発光することができなくなり得る。
【００６２】
そこで、更に、図４に示した期間Ｃにおいて、駆動ＴＦＴ３０２に対して、緩和電圧を印加する。ここで、緩和電圧は、図５（Ｄ）に示すように、上記ストレス電圧値よりも低い電圧値（図５Ｄ右方向）、または、図６（Ｄ）に示すように、上記ストレス電圧値よりも高い電圧値（図５Ｄ左方向）を有する。好ましくは、上記緩和電圧は、表示電圧の取り得る値の範囲内の電圧値を有するようにすればよい。また、より好ましくは、表示電圧の取り得る値の範囲内の電圧値のうち、最小の電圧値を有するようにすればよい。つまり、緩和電圧の極性は、ストレス電圧の極性と逆極性である場合も含まれる。
【００６３】
これにより、図５（Ｄ）及び図６（Ｄ）に示すように、（ｄ）（stressed）の特性は（ｅ）（relieved）にまで緩和される。このとき、（ｅ）（relieved）の特性は、図５（Ｄ）及び図６（Ｄ）に示した（ｂ）（Non-illuminated）と（ｃ）（illuminated）の特性の間に来る程度の特性となる。
【００６４】
このように、緩和電圧の印加期間を設けることにより、ストレス電圧による駆動ＴＦＴ３０２の過剰な特性変化を回復させることができる。結果として、長期間に渡る安定した輝度での表示が可能となる。いいかえれば、ストレス電圧印加による駆動ＴＦＴ３０２のより大きい特性変動を、均一に回復することができ、駆動回路に起因する焼付きや輝度低下を生じない表示装置１００を実現することができる。
【００６５】
次に、上記のようにストレス電圧及び緩和電圧を印加するための駆動回路について説明する。図７は、第１の実施形態における駆動回路の概略を示す図である。なお、図７は、説明の簡略化のために、６×３ドットの画素３１０のみを示しているが、必要に応じてその他の画素数が用いられることはいうまでもない。また、所望の解像度に応じて、表示単位である横方向３ドットの画素３１０には、それぞれ赤（R）、緑（G）、青（B）の３色の有機ＥＬ素子３０１が設けられ得ることはいうまでもない。
【００６６】
図７に示すように、発光制御線３１１およびゲート走査線３１２の一端は、垂直走査回路３３１に接続される。また、上述のように、各画素３１０には、水平方向に配置された発光制御線３１１およびゲート走査線３１２が接続される。
【００６７】
電源線３１４と低電圧線３１５は、それぞれ電源入力線３２７と低電圧線入力線３２８に接続される。また、電源入力線３２７と低電圧線入力線３２８には、例えば、それぞれ１０Ｖと０Ｖが外部の電圧供給源（図示せず）より入力される。
【００６８】
信号線３１３は、対応するＲＧＢの発光色別に、切替えスイッチ３２１、３２２、３２３を介して、ドライバＩＣ３３０に接続される。また、切替えスイッチ３２１、３２２、３２３のゲート走査線３２４、３２５、３２６及び垂直走査回路３３１の制御線群３３２はドライバＩＣ３３０に接続される。
【００６９】
ドライバＩＣ３３０は、複数のスイッチ７０１を有し、各スイッチ７０１は、入力側に信号電圧ＶＳｉｇ、高電圧ＶＨ、低電圧ＶＬの入力端子がそれぞれ接続され、出力側は、切替えスイッチ３２１、３２２、３２３に接続される。そして、ドライバＩＣ３３０は、当該各スイッチ７０１により、ドライバＩＣ３３０に入力される信号電圧ＶＳｉｇ、高電圧ＶＨ、低電圧ＶＬのいずれかを、切替えスイッチ３２１、３２２、３２３に出力する。なお、例えば、信号電圧ＶＳｉｇは、０〜５Ｖ、高電圧ＶＨは、７Ｖ、低電圧ＶＬは、０Ｖの電圧値を有する。
【００７０】
ここで、各スイッチ３２１等及び垂直走査回路３３１は、サイズ以外は同一の基本構造を有するｎチャネルのアモルファスＳｉ−ＴＦＴで構成されてもよく、また、画素３１０と同一のガラス基板上に設けてもよい。また、ドライバＩＣ３３０は、例えば、Ｓｉ半導体チップであり、当該ガラス基板上にCOG（Chip-On Glass）実装されてもよい。
【００７１】
次に、上記駆動回路の具体的な動作を説明する。図８は、本実施の形態における駆動回路の動作タイミング図である。横方向は時間軸であり、１水平走査期間（１Ｈ）を示す。Ｖｓｉｇは、ドライバＩＣ３３０における信号出力電圧、ＶＨは、ドライバＩＣ３３０における高電圧出力、ＶＬは、ドライバＩＣ３３０における低電圧出力、３２４、３２５、３２６はゲート走査線３２４、３２５、３２６の出力に対応し、それぞれ上がオン、下がオフである。なお、Ｖｓｉｇ、ＶＨ、ＶＬ、３２４、３２５、３２６は１Ｈ毎に繰返す信号である。
【００７２】
また、図８の下半分のタイミング図は、タイミングｔ１、ｔ２、ｔ３、ｔ４における発光制御線３１１及びゲート走査線３１２の走査タイミングをそれぞれ示す。なお、タイミングｔ１、ｔ２、ｔ３、ｔ４は、図４に示したｔ１、ｔ２、ｔ３、ｔ４に対応し、それぞれ時刻ｔ１、ｔ２、ｔ３、ｔ４における第１列目の画素の動作と対応している。
【００７３】
以下、１Ｈ期間を図８に示すように、Ｔ１、Ｔ２、Ｔ３、Ｔ４の期間に分けて順次説明する。図８に示すように、１フレーム期間においては、１Ｈ期間におけるＴ２期間のはじまりでゲート走査線３１２がオンされ、Ｔ２期間の終わりでオフされる。一方、発光制御線３１１は、当該１Ｈ期間のＴ４期間の終わりでオンされる。タイミングｔ３までの期間は当該状態（例えば、図８のｔ２で示す状態）が続く。
【００７４】
その後、タイミングｔ３のＴ１期間のはじまりで、発光制御線３１１は、オフされる。一方、ゲート走査線３１２は、Ｔ３期間の始まりでオンされ、終わりでオフされる。その後、タイミングｔ４のＴ４期間の始まりまで、当該状態が続く。
【００７５】
その後、タイミングｔ４のＴ４の始まりでゲート走査線３１２がオンされ、終わりでオフされる。上記のような動作が１フレーム期間毎に繰り返し行われる。以下、具体的に、各期間Ｔ１乃至Ｔ４の上記駆動回路及び画素回路の動作について説明する。
【００７６】
図８に示すように、１Ｈ期間における期間Ｔ１には、ドライバＩＣ３３０からＲＧＢの順に信号出力電圧が出力され、これがゲート走査線３２４、３２５、３２６によって走査される切替えスイッチ３２１、３２２、３２３により、信号線３１３上に出力される。発光制御線３１１及びゲート走査線３１２は、図４に示すタイミングｔ１、ｔ３、及びｔ４において、共にオフされている。
【００７７】
期間Ｔ２には、タイミングｔ１において、ゲート走査線３１２がオンすることによって、当該画素のゲートスイッチ３０４及びチャネルスイッチ３０７がオンされる。ここで、信号線３１３の出力電圧がある程度の発光信号を有するときは、駆動ＴＦＴ３０２はオンし、低電圧線３１５の電圧である０Ｖがチャネルスイッチ３０７と駆動ＴＦＴ３０２を介して、有機ＥＬ素子３０１のアノードに書込まれる。よって、保持容量３０３の両端には表示電圧として、信号線３１３の出力電圧がそのまま書込まれる。
【００７８】
一方、信号線３１３の出力電圧が殆んど発光信号を有さないときは、駆動ＴＦＴ３０２はオンしないため、保持容量３０３の両端に、信号線３１３の出力電圧が、有機ＥＬ素子３０１の端子間容量との容量分割で書込まれる。ここで、有機ＥＬ素子３０１のアノード電圧の初期値は０Ｖであり、また、有機ＥＬ素子３０１の端子間容量は十分に大きいため、書込まれる表示電圧は、信号線３１３の出力電圧の９０％程度の値となる。
【００７９】
期間Ｔ３には、ドライバＩＣ３３０から電圧ＶＨ（７Ｖ）が出力され、当該電圧ＶＨが、ゲート走査線３２４、３２５、３２６によって同時にオンされる切替えスイッチ３２１、３２２、３２３を介して、信号線３１３に出力される。
【００８０】
ここで、タイミングｔ３においては、ゲート走査線３１２がオンすることによって、当該画素のゲートスイッチ３０４及びチャネルスイッチ３０７がオンされる。このとき、ゲートスイッチ３０４から信号線３１３を介して、駆動ＴＦＴ３０２のゲートにはＶＨ（7Ｖ）が書込まれるため、駆動ＴＦＴ３０２はオンし、低電圧線３１５の電圧である０Ｖが、チャネルスイッチ３０７と駆動ＴＦＴ３０２を介して、有機ＥＬ素子３０１のアノードに書込まれる。よって、保持容量３０３の両端には表示電圧に替えてＶＨ（７Ｖ）がそのまま書込まれる。
【００８１】
期間Ｔ４にはドライバＩＣ３３０から電圧ＶＬ（０Ｖ）が出力され、当該電圧ＶＬがゲート走査線３２４、３２５、３２６によって同時にオンされる切替えスイッチ３２１、３２２、３２３によって、信号線３１３に出力される。ここで、タイミングｔ４においては、ゲート走査線３１２がオンすることにより、当該画素のゲートスイッチ３０４及びチャネルスイッチ３０７がオンされる。
【００８２】
このとき、ゲートスイッチ３０４から信号線３１３を介して駆動ＴＦＴ３０２のゲートにはＶＬ（０Ｖ）が書込まれるため、駆動ＴＦＴ３０２はオフし、保持容量３０３の両端にはＶＬ（０Ｖ）が、有機ＥＬ素子３０１1の端子間容量との容量分割で書込まれる。
【００８３】
ここで、有機ＥＬ素子３０１のアノードにはタイミングｔ３で既に０Ｖが書込まれており、また有機ＥＬ素子３０１の端子間容量は十分に大きいため、ＶＬ（０Ｖ）がほぼそのまま保持容量３０３の両端に書込まれる。なお、前述のように、有機ＥＬ素子３０１のアノードの電圧は、タイミングｔ１に至るまで、このままほぼ０Ｖを維持すると考えて良い。
【００８４】
次に、１フレーム期間の観点から、駆動回路の具体的な動作につき説明する。タイミングｔ１からｔ３までの間の期間であって、タイミングｔ２に代表される期間Ａ（有機ＥＬ素子３０１の発光期間）には、発光制御線３１１がオンすることによって、発光制御スイッチ３０６がオン状態に固定される。
【００８５】
上記のように、既に、タイミングｔ１において保持容量３０３の両端には、表示電圧が書込まれており、この表示電圧が駆動ＴＦＴ３０２のゲートソース間に印加されるため、駆動ＴＦＴ３０２は表示電圧に対応した電流で、有機ＥＬ素子３０１を発光させる。なお、この期間Ａは、例えば、１フレーム期間の約半分程度である。
【００８６】
次に、発光制御線３１１がオフすることによって発光制御スイッチ３０６がオフした後、タイミングｔ３でストレス電圧ＶＨ（７Ｖ）が駆動ＴＦＴ３０２のゲートソース間に設けられた保持容量３０３に書込まれ、期間Ｂの間保持される。
【００８７】
次に、タイミングｔ４で緩和電圧ＶＬ（０Ｖ）が駆動ＴＦＴ３０２のゲートソース間に設けられた保持容量３０３に書込まれた後期間Ｃの間保持される。その後、最初のタイミングｔ１に戻り新たな表示電圧が書込まれる。上記のような動作が１フレーム期間毎に繰り返される。
【００８８】
上記のように、本実施の形態によれば、ストレス電圧の印加により、駆動ＴＦＴ３０２の特性変化に起因する焼付きを解消することができる。また、緩和電圧の印加期間を設けることにより、ストレス電圧による駆動ＴＦＴ３０２の過剰な特性変化を回復させることができる。結果として、長期間に渡る安定した輝度での表示が可能となる。いいかえれば、ストレス電圧印加による駆動ＴＦＴ３０２のより大きい特性変動に対して均一に特性変動を回復することができ、駆動回路に起因する焼付きや輝度低下を生じない表示装置を実現することができる。
【００８９】
また、本実施の形態は、特に、ドライバＩＣ３３０がストレス電圧ＶＨ（７Ｖ）及び緩和電圧ＶＬ（０Ｖ）を含む信号線３１３駆動電圧を生成するために、例えばガラス基板上に設けるＴＦＴ回路を小規模化できるため、額縁領域の縮小と歩留り向上に有利である。また、垂直走査回路３３１もＩＣチップで形成すれば、ＴＦＴ回路は更に小規模化できるため、歩留り向上にはより有利である。更に、ストレス電圧の印加期間内に有機ＥＬ素子３０１のアノード端子を０Ｖにリセットするため、例えば、クロックパルスの飛び込み等に起因する有機ＥＬ素子３０１の誤発光を回避することができる。これにより、黒輝度レベルの浮くことのない、極めてコントラストの高い画像表示が可能となる。
【００９０】
なお、本実施の形態は、発明の趣旨を逸しない範囲で様々な変形が可能である。例えば、駆動ＴＦＴ３０２等のＴＦＴは、アモルファスＳｉ−ＴＦＴに替えて、低温多結晶Ｓｉ−ＴＦＴ、微結晶Ｓｉ−ＴＦＴ、アモルファスＳｉ−ＴＦＴ、有機ＴＦＴ、ＩＧＺＯ等の酸化物-ＴＦＴを用いてもよい。ｎＭＯＳ−ＴＦＴを用いたスイッチ３２１等は、必要に応じてＣＭＯＳスイッチを用いてもよい。また、ドライバＩＣ３３０の代わりに、ドライバＩＣ３３０を実現するＴＦＴ回路を設けてもよいし、逆に、切替えスイッチ３２１、３２２、３２３までもドライバＩＣ３３０に含めてもよい。
【００９１】
更に、本実施の形態では、上記回路は、ガラス基板の他、プラスチック基板やその他の不透明基板上に設けてもよい。また、画素３１０の配列として、ＲＧＢストライプ配列の他、ＲＧＢＷやデルタ配置等のその他の画素配列を用いてもよい。本実施の形態においては、各駆動ＴＦＴ３０２に、ＶＳｉｇ、ＶＨ、ＶＬの順に電圧負荷をかけているが、順序を変更してＶＳｉｇ、ＶＬ、ＶＨ等の順で電圧負荷をかけてもよい。更に、上記本実施の形態では、ストレス電圧ＶＨ、緩和電圧ＶＬをそれぞれ７Ｖ、０Ｖとしたが、上記と同一の作用効果を奏することができる電圧であれば、異なる電圧であってもよいことはいうまでもない。
【００９２】
[第２の実施形態]
図９は、本発明の第２の実施形態を説明するための図である。第２の実施形態では、ドライバＩＣが、ストレス電圧ＶＨ（７Ｖ）及び緩和電圧ＶＬ（０Ｖ）を生成しない点が異なる。その他の点は、上記第１の実施形態と同様であり、同様である点については説明を省略する。
【００９３】
具体的には、第１の実施形態における駆動回路を示した図７と異なり、図９に示すように、第２の実施形態における駆動回路においては、信号線３１３が、対応するＲＧＢの発光色別に切替えスイッチ３２１、３２２、３２３を介して、ドライバＩＣ３４１に接続される。また、信号線３１３の他端には、高電圧ＶＨ、低電圧ＶＬを信号線３１３に書き込むためのスイッチ３４２を介して、ＶＨ/ＶＬ入力線３４０が設けられる。ＶＨ/ＶＬ入力線３４０には、高電圧ＶＨまたは低電圧ＶＬが出力される。なお、第２の実施形態における駆動回路の基本的な動作は、第１の実施形態の動作と同様であるため説明を省略する。
【００９４】
本実施の形態によれば、ドライバＩＣ３４１は、信号線３１３に信号電圧Ｖｓｉｇのみを出力すれば良く、高電圧出力端子がＴＦＴ回路である切替えスイッチ３２１、３２２、３２３のゲート走査線３２４、３２５、３２６及び垂直走査回路３３１の制御線群３３２の駆動端子に限定することができる。したがって、ドライバＩＣ３４１の大部分を低耐圧回路で構成でき、ドライバＩＣ３４１の小型化と低コスト化が可能となる。
【００９５】
また、ドライバＩＣ３４１の構成が一般的であるため、例えば既存の液晶表示装置に用いられるドライバＩＣ３４１を流用することができ、結果としてコストの低減に寄与できる。なお、第２の実施形態における表示装置は、携帯電話等に用いられてもよい。
【００９６】
また、本実施の形態によれば、上記第１の実施形態と同様、ストレス電圧の印加により、駆動ＴＦＴ３０２の特性変化に起因する焼付きを解消することができる。また、緩和電圧の印加期間を設けることにより、ストレス電圧による駆動ＴＦＴ３０２の過剰な特性変化を回復させることができる。結果として、長期間に渡る安定した輝度での画像表示が可能となる。いいかえれば、ストレス電圧印加による駆動ＴＦＴ３０２のより大きい特性変動に対して均一に特性変動を回復することができ、駆動回路に起因する焼付きや輝度低下を生じない表示装置を実現することができる。
【００９７】
[第３の実施形態]
図１０は、第３の実施形態における表示装置の各画素を概略的に示す図である。図１０に示すように、各画素３５０は、有機ＥＬ素子３０１を有する。有機ＥＬ素子３０１の一端は、共通カソード電極に接地され、他端は、駆動ＴＦＴ３０２を介して電源線３５１に接続される。
【００９８】
駆動ＴＦＴ３０２のゲートソース間には、保持容量３０３が設けられる。駆動ＴＦＴ３０２のゲートは、ゲートスイッチ３０４を介して、信号線３１３に接続される。ゲートスイッチ３０４のゲートは、ゲート走査線３１２に接続される。
【００９９】
なお、ゲートスイッチ３０４及び駆動ＴＦＴ３０２は、サイズ以外は同一の基本構造を有するｎチャネルのアモルファスＳｉ−ＴＦＴで構成してもよいし、上記各画素３５０は、ガラス基板上に設けてもよい。また、図１０に示す各画素３５０の基本的な動作は、第１の実施の形態と同様であるため、説明を省略する。
【０１００】
図１１は、第３の実施形態における駆動回路の概略を示す図である。図１１では、説明の簡略化のために６×３ドットの画素３５０のみを示しているが、必要に応じて異なる画素数が用いられることはいうまでもない。また、表示単位である横方向３ドットの画素には、それぞれ赤（R）、緑（G）、青（B）の三色の有機ＥＬ素子３０１が設けられてもよい。
【０１０１】
図１１に示すように、各画素３５０には、水平方向にゲート走査線３１２および電源線３５１が共通に接続される。ゲート走査線３１２の一端は、垂直走査回路３５４に接続される。電源線３５１の一端は、電源走査回路３５２に接続される。
【０１０２】
信号線３１３は、対応するＲＧＢの発光色別に、切替えスイッチ３２１、３２２、３２３を介して、ドライバＩＣ３５６に接続される。切替えスイッチ３２１、３２２、３２３のゲート走査線３２４、３２５、３２６及び垂直走査回路３５４の制御線群３５５、電源走査回路３５２の制御線群３５３は、ドライバＩＣ３５６に接続される。
【０１０３】
ドライバＩＣ３５６は、第１の実施形態と同様、信号電圧Ｖｓｉｇ、高電圧ＶＨ、低電圧ＶＬを、各信号出力端子に選択的に出力する。同様に、例えば、信号電圧Ｖｓｉｇは０〜５Ｖ、高電圧ＶＨは７Ｖ、低電圧ＶＬは０Ｖの値を有するが、例えば、高電圧ＶＨは７Ｖ以上の値に、低電圧ＶＬは０Ｖ以下の値に設計してもよいことはいうまでもない。なお、この場合、ドライバＩＣ３５６の耐圧設計はより複雑になるが、駆動ＴＦＴ３０２の安定性をより向上させることができる。
【０１０４】
電源走査回路３５２は、後述するように、例えば、９Ｖ（Ｖｏｌｅｄ）、０Ｖの電圧を、スイッチ（図示せず）により、選択的に出力する。なお、各スイッチ３２１等及び垂直走査回路３５４は、サイズ以外は同一の基本構造を有するｎチャネルのアモルファスＳｉ−ＴＦＴで構成してもよいし、画素３５０と同一のガラス基板上に設けてもよい。また、ドライバＩＣ３５６と電源走査回路３５２は，Ｓｉ半導体チップで形成し、上記ガラス基板上にＣＯＧ（Chip-on Glass）実装してもよい。
【０１０５】
図１２は、第３の実施形態における駆動回路の動作タイミング図である。図１２において、横方向は、時間軸を示し、ここでは１水平走査期間（１Ｈ）を示している。Ｖｓｉｇは、ドライバＩＣ３５６における信号線３１３の出力電圧、ＶＨはドライバＩＣ３５６における高電圧出力、ＶＬはドライバＩＣ３５６における低電圧出力、３２４、３２５、３２６はゲート走査線３２４、３２５、３２６に対応し、それぞれ上がオン、下がオフである。なお、Ｖｓｉｇ、ＶＨ、ＶＬ、３２４、３２５、３２６は１Ｈ毎に繰返す信号である。
【０１０６】
下半分のタイミング図は、図４に示すタイミングｔ１、ｔ２、ｔ３、ｔ４に関するゲート走査線３１２及び電源線３５１の走査タイミングを示す。各タイミングｔ１、ｔ２、ｔ３、ｔ４は、第１の実施形態と同様である。
【０１０７】
次に、図１２に示す１Ｈ期間を、Ｔ１、Ｔ２、Ｔ３、Ｔ４の各期間に分けて順次説明する。
【０１０８】
期間Ｔ１には、ドライバＩＣ３５６からＲＧＢの順に信号線３１３の出力電圧が出力され、これがゲート走査線３２４、３２５、３２６によって走査される切替えスイッチ３２１、３２２、３２３によって信号線３１３上に出力される。タイミングｔ１、ｔ３、ｔ４、において、ゲート走査線３１２はオフであり、電源線３５１には０Ｖが印加される。
【０１０９】
期間Ｔ２にはタイミングｔ１に、ゲート走査線３１２がオンすることによって、当該画素のゲートスイッチ３０４がオンする。ここで、信号線３１３の出力電圧がある程度の発光信号を有するときは、駆動ＴＦＴ３０２はオンし、電源線３５１の電圧である０Ｖが駆動ＴＦＴ３０２を介して、有機ＥＬ素子３０１のアノードに書込まれる。よって、保持容量３０３の両端には表示電圧として、信号線３１３の出力電圧がそのまま書込まれる。
【０１１０】
一方、信号線３１３の出力電圧が殆んど発光信号を有さないときは、駆動ＴＦＴ３０２はオンしないため、保持容量３０３の両端には、信号線３１３の出力電圧が有機ＥＬ素子３０１の端子間容量との容量分割で書込まれる。しかしながら、後述するように有機ＥＬ素子３０１のアノード電圧の初期値は０Ｖであり、また有機ＥＬ素子３０１の端子間容量は十分に大きいため、書込まれる表示電圧は、信号線３１３の出力電圧の９０％程度の値となる。
【０１１１】
期間Ｔ３にはドライバＩＣ３５６から電圧ＶＨ（７Ｖ）が出力され、当該電圧ＶＨがゲート走査線３２４、３２５、３２６によって同時にオンされる切替えスイッチ３２１、３２２、３２３によって信号線３１３上に出力される。
【０１１２】
タイミングｔ３においてゲート走査線３１２がオンすることによって、当該画素のゲートスイッチ３０４がオンする。よって、ゲートスイッチ３０４から、信号線３１３を介して、駆動ＴＦＴ３０２のゲートにＶＨ（７Ｖ）が書込まれる。したがって、駆動ＴＦＴ３０２は、オンし、電源線３５１の電圧である例えば、０Ｖが、駆動ＴＦＴ３０２を介して、有機ＥＬ素子３０１のアノードに書込まれる。よって保持容量３０３の両端には表示電圧に替えてＶＨ（７Ｖ）がそのまま書込まれる。
【０１１３】
期間Ｔ４には、ドライバＩＣ３５６から電圧ＶＬ（０Ｖ）が出力され、当該電圧ＶＬがゲート走査線３２４、３２５、３２６によって同時にオンされる切替えスイッチ３２１、３２２、３２３によって，信号線３１３に出力される。タイミングｔ４においてゲート走査線３１２がオンするため、当該画素のゲートスイッチ３０４がオンする。よって、ゲートスイッチ３０４から信号線３１３を介して駆動ＴＦＴ３０２のゲートにＶＬ（０Ｖ）が書込まれるため，駆動ＴＦＴ３０２はオフされる。したがって、保持容量３０３の両端にはＶＬ（０Ｖ）が，有機ＥＬ素子３０１の端子間容量との容量分割で書込まれる。
【０１１４】
このとき，有機ＥＬ素子３０１のアノードには，タイミングｔ３で既に０Ｖが書込まれており、また，有機ＥＬ素子３０１の端子間容量は十分に大きいため、ＶＬ（０Ｖ）が，ほぼそのまま保持容量３０３の両端に書込まれる。なお、前述のように、有機ＥＬ素子３０１のアノードの電圧はタイミングｔ１に至るまで、このままほぼ０Ｖを維持すると考えて良い。
【０１１５】
次に、次に、１フレーム期間の観点から、駆動回路の具体的な動作につき説明する。
タイミングｔ１からｔ３までの期間であって、タイミングｔ２に代表される期間Ａ（有機ＥＬ素子３０１の発光期間）には、電源線３５１がオン（例えばＶｏｌｅｄ、９Ｖ）を出力）する。
【０１１６】
既に、タイミングｔ１において保持容量３０３の両端には表示電圧が書込まれ、この表示電圧が駆動ＴＦＴ３０２のゲートソース間に印加される。よって、駆動ＴＦＴ３０２は表示電圧に対応した電流で有機ＥＬ素子３０１を駆動し発光させる。なお、この期間Ａは、例えば、１フレームの約半分程度である。
【０１１７】
次に、電源線３５１がオフ（０Ｖを出力）することによって発光期間が終了し、タイミングｔ３でストレス電圧ＶＨ（７Ｖ）が、駆動ＴＦＴ３０２のゲートソース間に設けられた保持容量３０３に書込まれ、期間Ｂの間保持される。
【０１１８】
次に、タイミングｔ４で、緩和電圧ＶＬ（０Ｖ）が駆動ＴＦＴ３０２のゲートソース間に設けられた保持容量３０３に書込まれ、期間Ｃの間保持される。その後、最初のタイミングｔ１に戻り新たな表示電圧が書込まれる。以上のような動作が、１フレーム期間毎に繰り返し行われる。
【０１１９】
上記のように、本実施の形態によれば、画素３５０の回路を２つのＴＦＴで構成することが可能であることから、高精細化に有利であり、また、歩留りの向上にも極めて有利である。また、大型パネルを製造する際には、ＴＦＴの歩留りが非常に重要となるため、本実施の形態の表示装置は、大形パネルに効果的に適用することができる。なお、その場合には、各ゲート線や信号線の負荷容量が大きくなる場合があり得る。したがって、駆動能力を確保するため、上記垂直走査回路３５４もＩＣチップで構成することが望ましく、また、切替えスイッチ３２１、３２２、３２３を設けない方が望ましい。
【０１２０】
また、第１の実施形態と同様、本実施の形態によれば、ストレス電圧の印加により、駆動ＴＦＴ３０２の特性変化に起因する焼付きを解消することができる。また、緩和電圧の印加期間を設けることにより、ストレス電圧による駆動ＴＦＴ３０２の過剰な特性変化を回復させることができる。結果として、長期間に渡る安定した輝度での画像表示が可能となる。いいかえれば、ストレス電圧印加による駆動ＴＦＴ３０２のより大きい特性変動に対して均一に特性変動を回復することができ、駆動回路に起因する焼付きや輝度低下を生じない表示装置を実現することができる。
【０１２１】
[第４の実施形態]
図１３は、第４の実施形態における表示装置の各画素を概略的に示す図である。図１３に示すように、各画素３６０は、有機ＥＬ素子３０１を有する。有機ＥＬ素子３０１の一端は、共通カソード電極に接地され、他端は、駆動ＴＦＴ３０２と発光制御スイッチ３０６を介して、電源線３１４に接続される。
【０１２２】
駆動ＴＦＴ３０２のゲートソース間には、保持容量３０３を設ける。駆動ＴＦＴ３０２のゲートは、ゲートスイッチ３０４を介して、信号線３１３に接続され、駆動ＴＦＴ３０２のドレインは、チャネルスイッチ３０７を介して、低電圧線３１５に接続される。また、駆動ＴＦＴ３０２のゲートは、第２ゲートスイッチ３６１を介して、電源線３１４に接続され、駆動ＴＦＴ３０２のドレインは、第２チャネルスイッチ３６２を介して、低電圧線３１５に接続される。
【０１２３】
発光制御スイッチ３０６のゲートは、発光制御線３１１に接続され、ゲートスイッチ３０４及びチャネルスイッチ３０７のゲートは、ゲート走査線３１２に接続される。第２ゲートスイッチ３６１及び第２チャネルスイッチ３６２のゲートは、第２ゲート走査線３６３に接続される。
【０１２４】
なお、各スイッチ３２１等及び駆動ＴＦＴ３０２は、そのサイズ以外は同一の基本構造を有するｎチャネルのアモルファスＳｉ−ＴＦＴで構成してもよいし、各画素３６０はガラス基板上に設けてもよい。また、図１３に示す各画素の基本的な動作は、第１の実施の形態と同様であるため、説明を省略する。
【０１２５】
図１４は、第４の実施形態における駆動回路の概略を示す図である。図１４では、説明の簡略化のために６×３ドットの画素３６０のみを示しているが、必要に応じて異なる画素数が用いられることはいうまでもない。
【０１２６】
図１４に示すように、画素３６０には、水平方向に、発光制御線３１１およびゲート走査線３１２、第２ゲート走査線３６３が接続される。また、発光制御線３１１およびゲート走査線３１２、第２ゲート走査線３６３の一端は、垂直走査回路３６５に接続される。
【０１２７】
電源線３１４と低電圧線３１５は、それぞれ一端で電源入力線３２７と低電圧線入力線３２８に接続され、例えば、それぞれ１０Ｖと０Ｖが外部より入力される。信号線３１３は、対応するＲＧＢの発光色別に切替えスイッチ３２１、３２２、３２３を介してドライバＩＣ３６４に接続される。
【０１２８】
切替えスイッチ３２１、３２２、３２３のゲート走査線３２４、３２５、３２６及び垂直走査回路３６５の制御線群３６６はドライバＩＣ３６４に接続される。ドライバＩＣ３６４は、信号電圧Ｖｓｉｇ、低電圧ＶＬを、スイッチ７０２を介して、各信号出力端子に選択的に出力する。なお、例えば、信号電圧Ｖｓｉｇは０〜５Ｖ、低電圧ＶＬは０Ｖの電圧値を有する。
【０１２９】
なお、各切替えスイッチ３２１等及び垂直走査回路３６５は、サイズ以外は同一の基本構造を有するｎチャネルのアモルファスＳｉ−ＴＦＴで構成してもよい。また、画素３６０と同一のガラス基板上に設けてもよい。また、ドライバＩＣ３６４はＳｉ半導体チップで形成してもよく、上記ガラス基板上にＣＯＧ（Chip-On Glass）実装してもよい。
【０１３０】
図１５は、第４の実施形態における駆動回路の動作タイミング図である。横方向は、時間軸を示し、ここでは１水平走査期間（１Ｈ）を示す。Ｖｓｉｇは、ドライバＩＣ３６４における信号線３１３の出力電圧、ＶＬはドライバＩＣ３６４における低電圧出力、３２４、３２５、３２６はゲート走査線３２４、３２５、３２６に対応し、それぞれ上がオン、下がオフを示す。なお、Ｖｓｉｇ、ＶＬ、３２４、３２５、３２６は１Ｈ毎に繰返す信号である。
【０１３１】
下半分のタイミング図は、図４のタイミングｔ１、ｔ２、ｔ３、ｔ４に関する発光制御線３１１及びゲート走査線３１２、第２ゲート走査線３６３の走査タイミングをそれぞれ示す。ここでタイミングｔ１、ｔ２、ｔ３、ｔ４とは、図４に示したｔ１、ｔ２、ｔ３、ｔ４と同様であり、それぞれ時刻ｔ１、ｔ２、ｔ３、ｔ４における１列目の画素の動作と対応している。
【０１３２】
次に、１Ｈ期間を、図１５に記載したようにＴ１、Ｔ２、Ｔ５の期間に分けて順次説明する。
【０１３３】
期間Ｔ１には、ドライバＩＣ３６４からＲＧＢの順に信号線３１３の出力電圧が出力され、これがゲート走査線３２４、３２５、３２６によって走査される切替えスイッチ３２１、３２２、３２３によって信号線３１３上に出力される。この期間は、タイミングｔ１、ｔ３、ｔ４において、発光制御線３１１及びゲート走査線３１２、第２ゲート走査線３６３は共にオフである。
【０１３４】
期間Ｔ２には、タイミングｔ１でゲート走査線３１２がオンすることによって、当該画素３６０のゲートスイッチ３０４及びチャネルスイッチ３０７がオンする。ここで、信号線３１３の出力電圧がある程度の発光信号を有するときは、駆動ＴＦＴ３０２はオンし、低電圧線３１５の電圧である０Ｖが、チャネルスイッチ３０７と駆動ＴＦＴ３０２を介して、有機ＥＬ素子３０１のアノードに書込まれる。よって、保持容量３０３の両端には表示電圧として、信号線３１３の出力電圧がそのまま書込まれる。
【０１３５】
一方、信号線３１３の出力電圧が殆んど発光信号を有さないときは、駆動ＴＦＴ３０２はオンしないため、保持容量３０３の両端には信号線３１３の出力電圧が有機ＥＬ素子３０１の端子間容量との容量分割で書込まれる。しかし、後述するように有機ＥＬ素子３０１のアノード電圧の初期値は０Ｖであり、また有機ＥＬ素子３０１の端子間容量は十分に大きいため、書込まれる表示電圧は信号線３１３の出力電圧の９０％程度の値となる。
【０１３６】
期間Ｔ５にはドライバＩＣ３６４から電圧ＶＬ（０Ｖ）が出力され、当該電圧ＶＬが、ゲート走査線３２４、３２５、３２６によって同時にオンされる切替えスイッチ３２１、３２２、３２３を介して、信号線３１３に出力される。
【０１３７】
ここで、タイミングｔ３に相当する画素３６０においては、第２ゲート走査線３６３がオンすることによって、当該画素３６０の第２ゲートスイッチ３６１及び第２チャネルスイッチ３６２がオンする。このとき、電源線３１４から第２ゲートスイッチ３６１を介して駆動ＴＦＴ３０２のゲートには、電源電圧（ＶＨ＝Ｖｏｌｅｄ＝１０Ｖ）が書込まれるため、駆動ＴＦＴ３０２はオンし、低電圧線３１５の電圧である０Ｖが第２チャネルスイッチ３６２と駆動ＴＦＴ３０２を介して、有機ＥＬ素子３０１のアノードに書込まれる。よって、保持容量３０３の両端には表示電圧に替えて電源電圧（ＶＨ＝Ｖｏｌｅｄ＝１０Ｖ）がそのまま書込まれる。
【０１３８】
この水平走査タイミングにおいては同時に、タイミングｔ４に相当する画素において、ゲート走査線３１２がオンすることによって、当該画素のゲートスイッチ３０４及びチャネルスイッチ３０７がオンする。ここで、ゲートスイッチ３０４から、信号線３１３を介して、駆動ＴＦＴ３０２のゲートには、ＶＬ（０Ｖ）が書込まれるため、駆動ＴＦＴ３０２はオフされる。よって、保持容量３０３の両端には、ＶＬ（０Ｖ）が有機ＥＬ素子３０１の端子間容量との容量分割で書込まれる。
【０１３９】
このとき、有機ＥＬ素子３０１のアノードにはタイミングｔ３で既に０Ｖが書込まれており、また、有機ＥＬ素子３０１の端子間容量は十分に大きいため、ＶＬ（０Ｖ）がほぼそのまま保持容量３０３の両端に書込まれる。なお、前述のように、有機ＥＬ素子３０１のアノードの電圧はタイミングｔ１に至るまで、このままほぼ０Ｖを維持すると考えて良い。
【０１４０】
次に、１フレーム期間の観点から、駆動回路の具体的な動作につき説明する。タイミングｔ２に代表される期間Ａ（有機ＥＬ素子３０１の発光期間）には、発光制御線３１１がオンすることによって発光制御スイッチ３０６がオン状態に固定される。既にタイミングｔ１において保持容量３０３の両端には表示電圧が書込まれ、この表示電圧が駆動ＴＦＴ３０２のゲートソース間に印加されるため、駆動ＴＦＴ３０２は、表示電圧に対応した電流で有機ＥＬ素子３０１を駆動、発光させる。なお、この期間Ａは、例えば、１フレームの約半分程度である。
【０１４１】
次に、発光制御線３１１がオフすることによって、発光制御スイッチ３０６がオフした後、タイミングｔ３でストレス電圧ＶＨ（＝Ｖｏｌｅｄ＝１０Ｖ）が駆動ＴＦＴ３０２のゲートソース間に設けられた保持容量３０３に書込まれ、期間Ｂの間保持される。
【０１４２】
次に、タイミングｔ４で緩和電圧ＶＬ（０Ｖ）が、駆動ＴＦＴ３０２のゲートソース間に設けられた保持容量３０３に書込まれ、期間Ｃの間保持される。その後、１フレーム期間後に最初のタイミングｔ１に戻り新たな表示電圧が書込まれる。
【０１４３】
本実施の形態においては、ドライバＩＣ３６４は、信号線３１３にストレス電圧ＶＨ（７Ｖ）を出力する必要がない。したがって、高電圧出力端子がＴＦＴ回路である切替えスイッチ３２１、３２２、３２３のゲート走査線３２４、３２５、３２６及び垂直走査回路３６５の制御線群３６６の駆動端子に限定される。結果として、ドライバＩＣ３６４の大部分を低耐圧回路で構成でき、ドライバＩＣ３６４の小型化と低コスト化が可能になる。また、ドライバＩＣ３６４として既存の液晶ディスプレイ用ドライバＩＣ３４１も流用することができ、コストを低減することができる。
【０１４４】
また、第１の実施形態と同様、本実施の形態によれば、ストレス電圧の印加により、駆動ＴＦＴ３０２の特性変化に起因する焼付きを解消することができる。また、緩和電圧の印加期間を設けることにより、ストレス電圧による駆動ＴＦＴ３０２の過剰な特性変化を回復させることができる。結果として、長期間に渡る安定した輝度での画像表示が可能となる。いいかえれば、ストレス電圧印加による駆動ＴＦＴ３０２のより大きい特性変動に対して均一に特性変動を回復することができ、駆動回路に起因する焼付きや輝度低下を生じない表示装置を実現することができる。
【０１４５】
[第５の実施形態]
図１６は、第５の実施形態における表示装置の各画素を概略的に示す図である。図１６に示すように、各画素３７０は、有機ＥＬ素子３０１を有する。当該有機ＥＬ素子３０１の一端は、共通カソード電極に接地され、他端は、駆動ＴＦＴ３０２と発光制御スイッチ３０６を介して電源線３１４に接続される。
【０１４６】
駆動ＴＦＴ３０２のゲートソース間には、保持容量３０３が設けられる。駆動ＴＦＴ３０２のゲートは、ゲートスイッチ３０４を介して、信号線３１３に接続され、駆動ＴＦＴ３０２のドレインは、チャネルスイッチ３０７を介して、低電圧線３１５に接続される。また、駆動ＴＦＴ３０２のゲートは、ゲート電圧スイッチ７1を介して、電圧制御３７３に接続され、駆動ＴＦＴ３０２のドレインは、第２チャネルスイッチ３６２を介して低電圧線３１５に接続される。
【０１４７】
発光制御スイッチ３０６のゲートは、発光制御線３１１に接続され、ゲートスイッチ３０４及びチャネルスイッチ３０７のゲートは、ゲート走査線３１２に接続される。また、ゲート電圧スイッチ３７１及び第２チャネルスイッチ３６２のゲートは、第３ゲート走査線３７２に接続される。
【０１４８】
なお、各スイッチ及び駆動ＴＦＴ３０２は、そのサイズ以外は同一の基本構造を有するｎチャネルのアモルファスＳｉ−ＴＦＴで構成してもよい。また、各画素は、例えばガラス基板上に設けてもよい。また、図１６に示す各画素３７０の基本的な動作は、第１の実施の形態と同様であるため、説明を省略する。
【０１４９】
図１７は、第５の実施形態における駆動回路の概略を示す図である。図１７は、説明の簡略化のため、６×３ドットの画素３７０を示しているが、必要に応じて異なる画素数が用いられることはいうまでもない。また、表示単位である横方向３ドットの画素３７０には、それぞれ赤（R）、緑（G）、青（B）の三色の有機ＥＬ素子３０１が設けられてもよい。
【０１５０】
図１７に示すように、各画素３７０は、水平方向に、発光制御線３１１およびゲート走査線３１２、第３ゲート走査線３７２、電圧制御３７３が接続される。また、発光制御線３１１およびゲート走査線３１２、第３ゲート走査線３７２、電圧制御３７３の一端は、垂直走査回３７５に接続される。
【０１５１】
電源線３１４と低電圧線３１５は、それぞれ一端で電源入力線３２７と低電圧線入力線３２８に接続され、例えば、それぞれ１０Ｖと０Ｖが外部より入力される。信号線３１３は、対応するＲＧＢの発光色別に、切替えスイッチ３２１、３２２、３２３を介して、ドライバＩＣ３７４に接続される。
【０１５２】
切替えスイッチ３２１、３２２、３２３のゲートに接続されるゲート走査線３２４、３２５、３２６及び垂直走査回３７５の制御線群３７６は、ドライバＩＣ３７４に接続される。ドライバＩＣ３７４は、信号電圧Ｖｓｉｇを出力する。なお、例えば、信号電圧Ｖｓｉｇは０〜５Ｖの値である。
【０１５３】
垂直走査回３７５は、電圧制御３７３に対して高電圧ＶＨ、低電圧ＶＬを選択的に出力する。なお、例えば、高電圧ＶＨは、７Ｖの電圧値を有し、低電圧ＶＬは、０Ｖの電圧値を有する。
【０１５４】
なお、各切替えススイッチ３２１等及び垂直走査回３７５は、サイズ以外は同一の基本構造を有するｎチャネルのアモルファスＳｉ−ＴＦＴで構成してもよい。また、画素３７０と同一のガラス基板上に設けてもよい。ドライバＩＣ３７４は、Ｓｉ半導体チップで構成してもよく、上記ガラス基板上にＣＯＧ（Chip-On Glass）実装してもよい。
【０１５５】
図１８は、第５の実施形態における駆動回路の動作タイミング図である。横方向は、時間軸を示し、ここでは１水平走査期間（１Ｈ）を示す。Ｖｓｉｇは、ドライバＩＣ３７４における信号線３１３の出力電圧、３２４、３２５、３２６はゲート走査線３２４、３２５、３２６に対応し、それぞれ上がオン、下がオフを示す。なお、Ｖｓｉｇ、３２４、３２５、３２６は１Ｈ毎に繰返す信号である。
【０１５６】
下半分のタイミング図は、タイミングｔ１、ｔ２、ｔ３、ｔ４に関する発光制御線３１１及びゲート走査線３１２、第３ゲート走査線３７２、電圧制御３７３の走査タイミングをそれぞれ示す。なお、タイミングｔ１、ｔ２、ｔ３、ｔ４とは、図４に示したｔ１、ｔ２、ｔ３、ｔ４と同様であり、それぞれ時刻ｔ１、ｔ２、ｔ３、ｔ４における１列目の画素の動作と対応している。
【０１５７】
次に、上記１Ｈ期間を、Ｔ１、Ｔ６の期間に分けて順次説明する。
【０１５８】
期間Ｔ１には、ドライバＩＣ３７４からＲＧＢの順に信号線３１３の出力電圧が出力され、これがゲート走査線３２４、３２５、３２６によって走査される切替えスイッチ３２１、３２２、３２３によって信号線３１３に出力される。タイミングｔ１、ｔ３、ｔ４、において、発光制御線３１１及びゲート走査線３１２、第３ゲート走査線３７２は、共にオフである。また、電圧制御３７３には、ＶＬ（０Ｖ）が入力される。
【０１５９】
期間Ｔ６には、タイミングｔ１に相当する画素３７０においては、ゲート走査線３１２がオンすることによって、当該画素のゲートスイッチ３０４及びチャネルスイッチ３０７がオンする。
【０１６０】
ここで、信号線３１３の出力電圧がある程度の発光信号を有するときは、駆動ＴＦＴ３０２はオンし、低電圧線３１５の電圧である０Ｖがチャネルスイッチ３０７と駆動ＴＦＴ３０２を介して、有機ＥＬ素子３０１のアノードに書込まれる。よって、保持容量３０３の両端には表示電圧として、信号線３１３の出力電圧がそのまま書込まれる。
【０１６１】
一方、信号線３１３の出力電圧が殆んど発光信号を有さないときは、駆動ＴＦＴ３０２は、オンしないため、保持容量３０３の両端には信号線３１３の出力電圧が有機ＥＬ素子３０１の端子間容量との容量分割で書込まれる。しかし、後述するように、有機ＥＬ素子３０１のアノード電圧の初期値は０Ｖであり、また、有機ＥＬ素子３０１の端子間容量は十分に大きいため、書込まれる表示電圧は信号線３１３の出力電圧の９０％程度の値となる。
【０１６２】
また、同じＴ６の期間に、タイミングｔ３に相当する画素においては、第３ゲート走査線３７２がオンすることによって、当該画素のゲート電圧スイッチ３７１及び第２チャネルスイッチ３６２がオンする。ここで、同時に、電圧制御３７３にはＶＨ（７Ｖ）が印加されており、電圧制御３７３からゲート電圧スイッチ３７１を介して、駆動ＴＦＴ３０２のゲートにはＶＨ（７Ｖ）が書込まれる。よって、駆動ＴＦＴ３０２はオンし、低電圧線３１５の電圧である０Ｖが、第２チャネルスイッチ３６２と駆動ＴＦＴ３０２を介して有機ＥＬ素子３０１のアノードに書込まれる。したがって、保持容量３０３の両端には表示電圧に替えてＶＨ（７Ｖ）がそのまま書込まれる。
【０１６３】
更に、同じＴ６の期間に、タイミングｔ４に相当する画素においては、第３ゲート走査線３７２がオンすることによって、当該画素のゲート電圧スイッチ３７１及び第２チャネルスイッチ３６２がオンする。ここで、同時に、電圧制御３７３にはＶＬ（０Ｖ）が印加されており、電圧制御３７３からゲート電圧スイッチ３７１を介して駆動ＴＦＴ３０２のゲートにはＶＬ（０Ｖ）が書込まれる。よって、駆動ＴＦＴ３０２はオフし、保持容量３０３の両端にはＶＬ（０Ｖ）が有機ＥＬ素子３０１の端子間容量との容量分割で書込まれる。
【０１６４】
このとき、有機ＥＬ素子３０１のアノードにはタイミングｔ３で既に０Ｖが書込まれており、また有機ＥＬ素子３０１の端子間容量は十分に大きいため、ＶＬ（０Ｖ）がほぼそのまま保持容量３０３の両端に書込まれる。なお、前述のように、有機ＥＬ素子３０１のアノードの電圧はタイミングｔ１に至るまで、このままほぼ０Ｖを維持すると考えて良い。
【０１６５】
次に、１フレーム期間の観点から、駆動回路の具体的な動作につき説明する。タイミングｔ２に代表される期間Ａ（有機ＥＬ素子３０１の発光期間）には、発光制御線３１１がオンすることにより、発光制御スイッチ３０６がオン状態に固定される。既にタイミングｔ１において保持容量３０３の両端には表示電圧が書込まれており、この表示電圧が駆動ＴＦＴ３０２のゲートソース間に印加されるため、駆動ＴＦＴ３０２は、表示電圧に対応した電流で有機ＥＬ素子３０１を駆動、発光させる。なお、この期間Ａは、例えば、１フレームの約半分程度である。
【０１６６】
次に、この後発光制御線３１１がオフすることによって発光制御スイッチ３０６がオフした後、タイミングｔ３でストレス電圧ＶＨ（７Ｖ）が駆動ＴＦＴ３０２のゲートソース間に設けられた保持容量３０３に書込まれ、期間Ｂの間保持される。
【０１６７】
次に、タイミングｔ４で緩和電圧ＶＬ（０Ｖ）が駆動ＴＦＴ３０２のゲートソース間に設けられた保持容量３０３に書込まれ、期間Ｃの間保持される。次に、最初のタイミングｔ１に戻り新たな表示電圧が書込まれる。上記のような動作が、１フレーム期間毎に繰り返される。
【０１６８】
本実施の形態によれば、図１８に示したように、１Ｈ期間における走査線駆動シーケンスが簡単にすることができる。したがって、本実施の形態によれば、１Ｈ期間の短い高精細の表示装置や、大型で走査線等の駆動容量が大きいため複雑な走査を行いにくい表示装置を容易に実現することができる。
【０１６９】
また、第４の実施形態と同様、ドライバＩＣ３７４は信号線３１３にストレス電圧ＶＨ（７Ｖ）を出力する必要がない。したがって、高電圧出力端子がＴＦＴ回路である切替えスイッチ３２１、３２２、３２３のゲート走査線３２４、３２５、３２６及び垂直走査回路３６５の制御線群３６６の駆動端子に限定することができる。よって、ドライバＩＣ３７４の大部分を低耐圧回路で構成することができ、結果として、ドライバＩＣ３７４の小型化と低コスト化が可能となる。更に、ドライバＩＣ３７４に、例えば既存の液晶ディスプレイに使用するドライバＩＣを流用することができ、コストを低減することができる。
【０１７０】
また、第１の実施形態と同様、本実施の形態によれば、ストレス電圧の印加により、駆動ＴＦＴ３０２の特性変化に起因する焼付きを解消することができる。また、緩和電圧の印加期間を設けることにより、ストレス電圧による駆動ＴＦＴ３０２の過剰な特性変化を回復させることができる。結果として、長期間に渡る安定した輝度での画像表示が可能となる。いいかえれば、ストレス電圧印加による駆動ＴＦＴ３０２のより大きい特性変動に対して均一に特性変動を回復することができ、駆動回路に起因する焼付きや輝度低下を生じない表示装置を実現することができる。
【０１７１】
[第６の実施形態]
図１９は、第６の実施形態における表示装置の各画素の配置を概略的に示す図である。第６の実施形態においては、低電圧線の構成が、第１の実施形態と異なる。その他の点は、上記第１の実施形態と同様であり、同様である点については説明を省略する。また、図１９においては、説明の簡略化のために横４ドット、縦２ドットの計８個分の画素３８０のみを示しているが、必要に応じて、異なる画素数が用いられることはいうまでもない。
【０１７２】
図１９に示すように、各画素３８０は、歩留の向上を目的としたレイアウトの簡略化のために、電源線３１４、低電圧線３８１を左右の画素３８０間で共有する。具体的には、低電圧線３８１は、隣接する画素３８０間で相互接続され、有機ＥＬ素子３０１の共通のカソード接地電極に接続される。
【０１７３】
ここで、例えば、４０型を超えるＴＶのような表示装置においては、有機ＥＬ素子３０１の共通カソード接地電極を透明電極で形成すると、抵抗が大きくなりすぎる。そこで、本実施の形態においては、有機ＥＬ素子３０１の共通のカソード接地電極を、例えば、厚さ２００ｎｍの金属Ａｌ薄膜で形成し、いわゆるボトムエミッション構造とする。これにより、共通のカソード接地電極の抵抗を十分低く抑えることができ、画素部にコンタクトホールを形成し、低電圧線３８１を共通のカソード接地電極に接続することができる。
【０１７４】
よって、本実施の形態においては、低電圧線３８１を画素マトリクス内に延長する必要がない。したがって、画素３８０のレイアウトを簡略化することができる。また、電圧降下を回避するために太い配線が必要である低電圧線入力線３２８を設ける必要がないため、額縁領域を縮小することができる。
【０１７５】
また、本実施の形態によれば、第１の実施形態と同様、ストレス電圧の印加により、駆動ＴＦＴ３０２の特性変化に起因する焼付きを解消することができる。また、緩和電圧の印加期間を設けることにより、ストレス電圧による駆動ＴＦＴ３０２の過剰な特性変化を回復させることができる。結果として、長期間に渡る安定した輝度での画像表示が可能となる。いいかえれば、ストレス電圧印加による駆動ＴＦＴ３０２のより大きい特性変動に対して均一に特性変動を回復することができ、駆動回路に起因する焼付きや輝度低下を生じない表示装置を実現することができる。
【０１７６】
なお、本実施の形態においては、上述のように、低電圧線３８１を共通のカソード接地電極に接続する手法を、ボトムエミッション構造と組み合わせたが、必要であればトップエミッション構造との組合せも可能であることはいうまでもない。
【０１７７】
[第７の実施形態]
図２０は、本発明の第７の実施形態における表示装置の各画素の配置を概略的に示す図である。第７の実施形態においては、画素の構成が一部において、第１の実施形態と異なる。その他の点は、上記第１の実施形態と同様であり、同様である点については説明を省略する。
【０１７８】
図２０に示すように、各画素３９０は、有機ＥＬ素子３０１を有する。当該有機ＥＬ素子３０１の一端は、共通カソード電極に接地され、他端は、駆動ＴＦＴ３０２と発光制御スイッチ３０６を介して、電源線３１４に接続される。
【０１７９】
駆動ＴＦＴ３０２のゲートソース間には保持容量３０３が設けられる。駆動ＴＦＴ３０２のゲートは、ゲートスイッチ３０４を介して、信号線３１３に接続される。駆動ＴＦＴ３０２のソースは、ソーススイッチ３９１を介して、低電圧線３１５に接続される。発光制御スイッチ３０６のゲートは、発光制御線３１１に接続され、ゲートスイッチ３０４及びソーススイッチ３９１のゲートは、ゲート走査線３１２に接続される。駆動ＴＦＴ３０２のドレインと電源線３１４間には、安定化容量３９２が設けられる。
【０１８０】
なお、各スイッチ３９１等及び駆動ＴＦＴ３０２は、そのサイズ以外は同一の基本構造を有するｎチャネルのアモルファスＳｉ−ＴＦＴで構成してもよいし、各画素３９０はガラス基板上に形成してもよい。
【０１８１】
本実施の形態においては、チャネルスイッチ３０７に替わりにソーススイッチ３９１を設けるため、ソーススイッチ３９１から直接有機ＥＬ素子３０１のアノード電圧を制御することができる。この点、チャネルスイッチ３０７から駆動ＴＦＴ３０２を介して有機ＥＬ素子３０１のアノード電圧を制御する第１の実施形態と異なる。従って、本実施の形態によれば、駆動ＴＦＴ３０２のゲート電圧に関わらず有機ＥＬ素子３０１のアノード電圧を直接制御できる。よって、保持容量３０３の制御をより安定化させることができる。
【０１８２】
第１の実施形態の場合には、駆動ＴＦＴ３０２のソース端子には有機ＥＬ素子３０１の比較的大きな容量が接続されているため、駆動ＴＦＴ３０２をオフしても駆動ＴＦＴ３０２のソース端子の電圧は安定する。しかしながら、駆動ＴＦＴ３０２のドレイン端子の電圧を、駆動ＴＦＴ３０２を介して制御すると、特に、駆動ＴＦＴ３０２のゲート電圧が低い場合には制御性が悪くなる場合がある。つまり、発光制御スイッチ３０６がオフ時に駆動ＴＦＴ３０２をオフすると、駆動ＴＦＴ３０２のドレイン端子の電圧は、安定しにくい。
【０１８３】
そこで、本実施の形態では、駆動ＴＦＴ３０２のソース端子に、新たに安定化容量３９２を設ける。よって、駆動ＴＦＴ３０２のドレイン端子電圧を安定化することができる。具体的には、駆動ＴＦＴ３０２のドレイン端子電圧は、駆動ＴＦＴ３０２のゲート電圧の変位に対して、ドレインゲート間カップリング容量と安定化容量３９２の比率によって安定化することができる。
【０１８４】
また、本実施の形態によれば、第１の実施形態と同様、ストレス電圧の印加により、駆動ＴＦＴ３０２の特性変化に起因する焼付きを解消することができる。また、緩和電圧の印加期間を設けることにより、ストレス電圧による駆動ＴＦＴ３０２の過剰な特性変化を回復させることができる。結果として、長期間に渡る安定した輝度での画像表示が可能となる。いいかえれば、ストレス電圧印加による駆動ＴＦＴ３０２のより大きい特性変動に対して均一に特性変動を回復することができ、駆動回路に起因する焼付きや輝度低下を生じない表示装置を実現することができる。
【０１８５】
[第８の実施形態]
図２１は、本発明の第８の実施形態における表示装置の各画素を概略的に示す図である。第８の実施形態においては、画素の構成が一部において、第１の実施形態と異なる。その他の点は、上記第１の実施形態と同様であり、同様である点については説明を省略する。
【０１８６】
図２１に示すように、各画素４００は、有機ＥＬ素子３０１を有する。当該有機ＥＬ素子３０１の一端は、共通カソード電極に接地され、他端は、駆動ＴＦＴ３０２と発光制御スイッチ３０６を介して、電源線３１４に接続される。
【０１８７】
駆動ＴＦＴ３０２のゲートソース間には保持容量３０３が設けられる。駆動ＴＦＴ３０２のゲートは、ゲートスイッチ３０４を介して、信号線３１３に接続され、駆動ＴＦＴ３０２のドレインは、チャネルスイッチ３０７を介して、低電圧線３１５に接続される。駆動ＴＦＴ３０２のソースは、ソーススイッチ３９１を介して、低電圧線３１５に接続される。
【０１８８】
発光制御スイッチ３０６のゲートは、発光制御線３１１によって、ゲートスイッチ３０４及びチャネルスイッチ３０７に接続される。ソーススイッチ３９１のゲートは、ゲート走査線３１２に接続される。なお、各スイッチ及び駆動ＴＦＴ３０２は、そのサイズ以外は同一の基本構造を有するｎチャネルのアモルファスＳｉ−ＴＦＴで構成してもよいし、各画素４００は、ガラス基板上に設けてもよい。
【０１８９】
また、本実施の形態においては、ソーススイッチ３９１を更に設けたため、第１の実施形態同様のチャネルスイッチ３０７から駆動ＴＦＴ３０２のドレイン電圧を制御する機能と、ソーススイッチ３９１から直接有機ＥＬ素子３０１のアノード電圧を制御する機能を共に有する。従って、本実施の形態よれば、スイッチの数は増加するが、保持容量３０３の制御、及び、駆動ＴＦＴ３０２のドレイン端子の制御を共に安定化させることができる。よって、動作マージンを格段に向上することができ、扱いやすい表示装置を提供することが可能である。
【０１９０】
また、本実施の形態によれば、第１の実施形態と同様、ストレス電圧の印加により、駆動ＴＦＴ３０２の特性変化に起因する焼付きを解消することができる。また、緩和電圧の印加期間を設けることにより、ストレス電圧による駆動ＴＦＴ３０２の過剰な特性変化を回復させることができる。結果として、長期間に渡る安定した輝度での画像表示が可能となる。いいかえれば、ストレス電圧印加による駆動ＴＦＴ３０２のより大きい特性変動に対して均一に特性変動を回復することができ、駆動回路に起因する焼付きや輝度低下を生じない表示装置を実現することができる。
【０１９１】
[第９の実施形態]
図２２は、本発明の第９の実施形態における表示装置の各画素を概略的に示す図である。図２２に示すように、各画素４１０は有機ＥＬ素子３０１を有する。当該有機ＥＬ素子３０１の一端は、共通カソード電極に接地され、他端は、発光制御スイッチ４１１と駆動ＴＦＴ４１２を介して、電源線３１４に接続される。
【０１９２】
駆動ＴＦＴ４１２のゲートソース間には、保持容量３０３が設けられる。駆動ＴＦＴ４１２のゲートは、ゲートスイッチ４１３を介して、信号線３１３に接続される。発光制御スイッチ４１１のゲートは、発光制御線３１１に接続される。ゲートスイッチ４１３のゲートは、ゲート走査線４１４に接続される。
【０１９３】
なお、各スイッチ及び駆動ＴＦＴ４１２は、そのサイズ以外は同一の基本構造を有するｐチャネルの微結晶Ｓｉ−ＴＦＴで構成してもよいし、各画素４１０は、ガラス基板上に形成してもよい。また、第９の実施形態の動作は、第１の実施形態の動作と基本的に同様であるが、第９の実施形態においては、後述するように、駆動ＴＦＴ４１２がｐＭＯＳであるため、ゲートへ印加するストレス電圧及び緩和電圧は、第１の実施の形態と逆となることはいうまでもない。
【０１９４】
図２３は、第９の実施形態における駆動回路の概略を示す図である。図２３においては、図面の簡略化のため、６×３ドットの画素４１０のみを示しているが、必要に応じて異なる画素数が用いられることはいうまでもない。また、表示単位である横方向３ドットの画素４１０にはそれぞれ赤（R）、緑（G）、青（B）の３色の有機ＥＬ素子３０１を設けてもよい。なお、画素４１０は、第１の実施形態とは異なり、線対称レイアウトは採用していない。
【０１９５】
図２３に示すように、各画素４１０には、水平方向に、発光制御線４１５およびゲート走査線４１４が接続され、これらの一端は、垂直走査ＩＣ４１７に接続される。電源線３１４は、一端が電源入力線３２７に接続され、例えば、１０Ｖが外部より入力される。信号線３１３は、直接ドライバＩＣ４１６に接続される。また、垂直走査ＩＣ４１７の制御線群４１８もドライバＩＣ４１６に接続される。
【０１９６】
ドライバＩＣ４１６は、信号電圧Ｖｓｉｇ、低電圧ＶＬ、高電圧ＶＨを各信号出力端子に選択的に出力する。なお、例えば、信号電圧Ｖｓｉｇは５〜１０Ｖ、低電圧ＶＬは０Ｖ、高電圧ＶＨ1０Ｖである。また、垂直走査ＩＣ４１７、及びドライバＩＣ４１６はＳｉ半導体チップで形成してもよく、ガラス基板上にＣＯＧ（Chip-On Glass）実装してもよい。
【０１９７】
図２４は、第９の実施形態における駆動回路の動作タイミング図である。横方向は、時間軸を示し、ここでは１水平走査期間（１Ｈ）を示す。Ｖｓｉｇ（ＲＧＢ別に３種類の信号が存在する）は、ドライバＩＣ４１６における信号線３１３の出力電圧、ＶＨは、ドライバＩＣ４１６における高電圧出力、ＶＬはドライバＩＣ４１６における低電圧出力に対応し、それぞれ上がオン、下がオフである。なお、Ｖｓｉｇ、ＶＨ、ＶＬは１Ｈ毎に繰返す信号である。
【０１９８】
下半分のタイミング図は、タイミングｔ１、ｔ２、ｔ３、ｔ４に関するゲート走査線４１４および発光制御線４１５の走査タイミングを示す。ここで、タイミングｔ１、ｔ２、ｔ３、ｔ４とは、図４に示したｔ１、ｔ２、ｔ３、ｔ４と同様であり、それぞれ時刻ｔ１、ｔ２、ｔ３、ｔ４における第１列目の画素の動作と対応している。
【０１９９】
次に、上記１Ｈ期間をＴ７、Ｔ８、Ｔ９の期間に分けて順次説明する。
【０２００】
期間Ｔ７には、ドライバＩＣ４１６から信号線３１３の出力電圧が、信号線３１３に出力される。タイミングｔ１においてゲート走査線４１４がオンすることによって、当該画素のゲートスイッチ４１３がオンする。このとき、信号線３１３の出力電圧は、保持容量３０３の一端にそのまま書込まれる。その後、ゲート走査線４１４がオフすることによって、信号線３１３の出力電圧は、保持容量３０３に出力される。なお、タイミングｔ３、ｔ４においては、ゲート走査線４１４および発光制御線４１５はオフである。
【０２０１】
期間Ｔ８には、ドライバＩＣ４１６から電圧ＶＬ（０Ｖ）が出力され、当該電圧ＶＬが信号線３１３に出力される。ここで、タイミングｔ３においては、ゲート走査線４１４がオンすることによって、当該画素のゲートスイッチ４１３がオンする。このとき、電圧ＶＬ（０Ｖ）は、保持容量３０３の一端にそのまま書込まれる。その後、ゲート走査線４１４がオフすることによって、電圧ＶＬ（０Ｖ）が、保持容量３０３に、出力される。なお、ｔ１、ｔ４においてはゲート走査線４１４および発光制御線４１５はオフである。
【０２０２】
期間Ｔ９には、ドライバＩＣ４１６から電圧ＶＨ（１０Ｖ）が出力され、当該電圧ＶＨが信号線３１３に出力される。ここで、タイミングｔ４においてはゲート走査線４１４がオンすることによって、当該画素のゲートスイッチ４１３がオンする。このとき、電圧ＶＨ（１０Ｖ）は、保持容量３０３の一端にそのまま書込まれる。その後、ゲート走査線４１４がオフすることによって、電圧ＶＨ（１０Ｖ）が保持容量３０３に出力される。なおｔ１、ｔ３においてはゲート走査線４１４および発光制御線４１５はオフである。
【０２０３】
次に、１フレーム期間の観点から、駆動回路の具体的な動作につき説明する。タイミングｔ２に代表される期間Ａ（有機ＥＬ素子３０１の発光期間）には、発光制御線４１５がオンすることにより、発光制御スイッチ４１１がオン状態に固定される。既にタイミングｔ１において保持容量３０３の両端には表示電圧が書込まれており、この表示電圧が駆動ＴＦＴ４１２のゲートソース間に印加されるため、駆動ＴＦＴ４１２は、表示電圧に対応した電流で有機ＥＬ素子３０１を駆動し発光させる。なお、この期間Ａは、例えば、１フレームの約半分程度である。
【０２０４】
次に、この発光制御線４１５がオフすることによって発光制御スイッチ４１１がオフした後、タイミングｔ３でストレス電圧ＶＬ（０Ｖ）が駆動ＴＦＴ４１２のゲートソース間に設けられた保持容量３０３に書込まれ、期間Ｂの間保持される。次に、タイミングｔ４で緩和電圧ＶＨ（１０Ｖ）が、駆動ＴＦＴ４１２のゲートソース間に設けられた保持容量３０３に書込まれ、期間Ｃの間保持される。その後、最初のタイミングｔ１に戻り新たな表示電圧が書込まれる。上記のような動作が１フレーム期間毎に繰り返される。
【０２０５】
本実施の形態によれば、ＴＦＴとしてｐＭＯＳトランジスタを用いることによって、画素回路の簡略化が可能であるため、高精細化や高歩留りの実現に有利である。また、垂直走査ＩＣ４１７、及びドライバＩＣ４１６を用いることにより、画素４１０周辺にＴＦＴ回路を設ける必要がない。よって高歩留りを実現することができる。更に、ｐＭＯＳ-ＴＦＴを用いることにより、有機トランジスタのように高性能のｎＭＯＳ−ＴＦＴが作りにくいＴＦＴプロセスにも対応することができる。
【０２０６】
また、本実施の形態によれば、第１の実施形態同様、ストレス電圧の印加により、駆動ＴＦＴ３０２の特性変化に起因する焼付きを解消することができる。また、緩和電圧の印加期間を設けることにより、ストレス電圧による駆動ＴＦＴ４１２の過剰な特性変化を回復させることができる。結果として、長期間に渡る安定した輝度での画像表示が可能となる。いいかえれば、ストレス電圧印加による駆動ＴＦＴ４１２のより大きい特性変動に対して均一に特性変動を回復することができ、駆動回路に起因する焼付きや輝度低下を生じないディスプレイを実現することができる。
【０２０７】
[第１０の実施形態]
図２５は、本発明の第１０の実施形態における表示装置の各画素を概略的に示す図である。第１０の実施形態においては、画素の構成が一部において、第９の実施形態と異なる。その他の点は、上記第９の実施形態と同様であり、同様である点については説明を省略する。
【０２０８】
図２５に示すように、各画素４２０は、有機ＥＬ素子３０１を有する。当該有機ＥＬ素子３０１の一端は、共通カソード電極に接地され、他端は、発光制御スイッチ４１１と駆動ＴＦＴ４１２を介して電源線３１４に接続される。
【０２０９】
駆動ＴＦＴ４１２のゲートソース間には保持容量３０３が設けられる。駆動ＴＦＴ４１２のゲートは、ゲートスイッチ４１３を介して、信号線３１３に接続される。発光制御スイッチ４１１のゲートは、発光制御線４１５に接続される。ゲートスイッチ４１３のゲートは、ゲート走査線４１４に接続される。以上は、第９の実施形態と同様である。
【０２１０】
しかしながら、第１０の実施形態においては、更に、駆動ＴＦＴ４１２のドレインと電源線３１４との間に、ゲート走査線４１４によって制御されるチャネルスイッチ４２１を設ける。なお、各スイッチ４２１等及び駆動ＴＦＴ４１２は、そのサイズ以外は同一の基本構造を有するｐチャネルの微結晶Ｓｉ−ＴＦＴで構成してもよく、各画素４２０はガラス基板上に形成してもよい。
【０２１１】
本実施の形態においては、ゲート走査線４１４がオンする際に同時にチャネルスイッチ４２１がオンする。よって、駆動ＴＦＴ４１２に印加した緩和電圧がゲート-ドレイン間にも着実に印加されるため、より動作を安定させることができる。また、信号線３１３の出力電圧を保持容量３０３に書込む際にも、ゲートソース間のみならずゲートドレイン間電圧を着実に一定に保つことができるため、ゲートドレイン間の寄生容量によって生じる輝度階調の歪みを防止することができる。
【０２１２】
また、本実施の形態によれば、第１の実施形態同様、ストレス電圧の印加により、駆動ＴＦＴ３０２の特性変化に起因する焼付きを解消することができる。また、緩和電圧の印加期間を設けることにより、ストレス電圧による駆動ＴＦＴ４１２の過剰な特性変化を回復させることができる。結果として、長期間に渡る安定した輝度での画像表示が可能となる。いいかえれば、ストレス電圧印加による駆動ＴＦＴ４１２のより大きい特性変動に対して均一に特性変動を回復することができ、駆動回路に起因する焼付きや輝度低下を生じないディスプレイを実現することができる。
【０２１３】
なお、以上の第１乃至第１０の実施形態は、カソード端子が共通である有機ＥＬ素子３０１を前提として、ｎＭＯＳ−ＴＦＴ回路、及びｐＭＯＳ-ＴＦＴ回路に関して説明した。しかしながら、アノード端子が共通である有機ＥＬ素子３０１を前提とするならば、上記のｎＭＯＳ−ＴＦＴを用いた各実施形態はｎＭＯＳをｐＭＯＳと置換することで、また上記のｐＭＯＳ-ＴＦＴを用いた各実施形態はｐＭＯＳをｎＭＯＳと置換することで、それぞれ適用が可能である。
【０２１４】
[第１１の実施形態]
図２６は、第１１の実施の形態における画素の動作を説明するための図である。第１１の実施形態においては、画素の動作シーケンスが、第１の実施形態と異なる。その他の点は、上記第１の実施形態と同様であり、同様である点については説明を省略する。
【０２１５】
図２６の横方向は、各画素の縦方向の配列（列、row）を示し、横方向に第１列目から最終列までの画素に対応する。縦方向は、各画素の時間軸（time）を示し、縦方向の長さが１フレーム期間（１／６０秒）に相当する。
【０２１６】
斜めに記載された実線は、各画素列の走査タイミングを示す。具体的には、実線４３０は、保持容量３０３への表示電圧の書込み、実線４３２は、保持容量３０３へのストレス電圧の書込み、実線４３３は、保持容量３０３への緩和電圧の書込みを示す。実線４３１は、発光制御スイッチ３０６がオンすることによる発光の開始を示し、発光は実線４３２で終了する。
【０２１７】
本実施の形態においては、実線４３０の示す保持容量３０３への表示電圧の書込みは、第１の実施形態と同様に線順次走査で行われるが、実線４３２の示す保持容量３０３へのストレス電圧の書込み、及び実線４３３の示す保持容量３０３への緩和電圧の書込みは、全画素で一括して行う。
【０２１８】
なお、第１の実施形態と同様、図２６において、期間Ａは、駆動ＴＦＴ３０２による有機ＥＬ素子３０１の発光期間、期間Ｂは、駆動ＴＦＴ３０２に対するストレス電圧印加期間、期間Ｃは、駆動ＴＦＴ３０２に対する緩和電圧印加期間を示す。
【０２１９】
図２７（Ａ）乃至（Ｄ）は、第１１の実施形態における駆動回路の動作タイミング図である。横方向は、時間軸を示し、ここでは１水平走査期間（１Ｈ）を示す。Ｖｓｉｇは、ドライバＩＣ３３０における信号線３１３の出力電圧、ＶＨは、ドライバＩＣ３３０における高電圧出力、ＶＬは、ドライバＩＣ３３０における低電圧出力、３２４、３２５、３２６はゲート走査線３２４、３２５、３２６に対応し、それぞれ上がオン、下がオフである。なお、Ｖｓｉｇ、ＶＨ、ＶＬ、３２４、３２５、３２６は１Ｈ毎に繰返す信号である。
【０２２０】
ここで、図２７（Ａ）乃至（Ｄ）はそれぞれ、タイミングｔ１１、ｔ１２、ｔ１３、ｔ１４における発光制御線３１１及びゲート走査線３１２の１Ｈ期間の走査タイミングを示す。ここで、タイミングｔ１１、ｔ１２、ｔ１３、ｔ１４は、図２６に示したｔ１１、ｔ１２、ｔ１３、ｔ１４であり、それぞれ時刻ｔ１１、ｔ１２、ｔ１３、ｔ１４における１列目の画素４２０の動作と対応する。
【０２２１】
図２７（Ａ）は、タイミングｔ１１における１Ｈ期間の走査タイミングを示す。期間Ｔ１には、ドライバＩＣ３３０からＲＧＢの順に信号線３１３の出力電圧が出力され、これがゲート走査線３２４、３２５、３２６によって走査される切替えスイッチ３２１、３２２、３２３によって信号線３１３に出力される。なお、この期間は発光制御線３１１及びゲート走査線３１２は共にオフである。
【０２２２】
期間Ｔ２にはゲート走査線３１２がオンすることによって、当該画素のゲートスイッチ３０４及びチャネルスイッチ３０７がオンする。ここで、信号線３１３の出力電圧がある程度の発光信号を有するときは、駆動ＴＦＴ３０２はオンし、低電圧線３１５の電圧である０Ｖが、チャネルスイッチ３０７と駆動ＴＦＴ３０２を介して、有機ＥＬ素子３０１のアノードに書込まれる。よって、保持容量３０３の両端には表示電圧として、信号線３１３の出力電圧がそのまま書込まれる。
【０２２３】
一方、信号線３１３の出力電圧が殆んど発光信号を有さないときは、駆動ＴＦＴ３０２はオンしないため、保持容量３０３の両端には、信号線３１３の出力電圧が有機ＥＬ素子３０１の端子間容量との容量分割で書込まれる。しかし、後述するように有機ＥＬ素子３０１のアノード電圧の初期値は０Ｖであり、また有機ＥＬ素子３０１の端子間容量は十分に大きいため、書込まれる表示電圧は信号線３１３の出力電圧の９０％程度の値となる。
【０２２４】
図２７（Ｂ）は、タイミングｔ１２における１Ｈ期間の走査タイミングを示す。この期間Ｔ１０には、発光制御線３１１が全画素４２０で一斉にオンすることによって、発光制御スイッチ３０６がオン状態に固定される。既にタイミングｔ１１において保持容量３０３の両端には表示電圧が書込まれており、この表示電圧が駆動ＴＦＴ３０２のゲートソース間に印加されるため、駆動ＴＦＴ３０２は表示電圧に対応した電流で有機ＥＬ素子３０１を駆動し発光させる。
【０２２５】
なお、タイミングｔ１２に始まる発光期間Ａは、例えば１フレームの約半分程度続き、その後発光制御線３１１が全画素で一斉にオフして発光期間Ａが終了する。
【０２２６】
図２７（Ｃ）はタイミングｔ１３における１Ｈ期間の走査タイミングを示す。この期間Ｔ１１には、ドライバＩＣ３３０から電圧ＶＨ（７Ｖ）が出力され、これがゲート走査線３２４、３２５、３２６によって同時にオンされる切替えスイッチ３２１、３２２、３２３を介して、信号線３１３に出力される。
【０２２７】
ここで、ゲート走査線３１２が全画素４２０で一斉にオンすることによって、各画素４２０のゲートスイッチ３０４及びチャネルスイッチ３０７がオンする。ここで、ゲートスイッチ３０４から信号線３１３を介して、駆動ＴＦＴ３０２のゲートにはＶＨ（７Ｖ）が書込まれるため、駆動ＴＦＴ３０２はオンする。よって、低電圧線３１５の電圧である０Ｖが、チャネルスイッチ３０７と駆動ＴＦＴ３０２を介して、有機ＥＬ素子３０１のアノードに書込まれる。したがって、保持容量３０３の両端には表示電圧に替えてＶＨ（７Ｖ）がそのまま書込まれる。
【０２２８】
図２７（Ｄ）は、タイミングｔ１４における１Ｈ期間の走査タイミングを示す。期間Ｔ１２には、ドライバＩＣ３３０から電圧ＶＬ（０Ｖ）が出力され、これがゲート走査線３２４、３２５、３２６によって同時にオンされる切替えスイッチ３２１、３２２、３２３によって、信号線３１３に出力される。
【０２２９】
タイミングｔ１４において、ゲート走査線３１２がオンすることによって、当該画素のゲートスイッチ３０４及びチャネルスイッチ３０７がオンしている。よって、ゲートスイッチ３０４から信号線３１３を介して、駆動ＴＦＴ３０２のゲートにＶＬ（０Ｖ）が書込まれるため、駆動ＴＦＴ３０２はオフする。したがって、保持容量３０３の両端にはＶＬ（０Ｖ）が有機ＥＬ素子３０１の端子間容量との容量分割で書込まれる。
【０２３０】
このとき、有機ＥＬ素子３０１のアノードには、タイミングｔ１３で既に０Ｖが書込まれており、また有機ＥＬ素子３０１の端子間容量は十分に大きいため、ＶＬ（０Ｖ）が、ほぼそのまま保持容量３０３の両端に書込まれる。そして、有機ＥＬ素子３０１のアノードの電圧はタイミングｔ１１に至るまで、このままほぼ０Ｖを維持する。
【０２３１】
次に、１フレーム期間の観点から、駆動回路の具体的な動作につき説明する。タイミングｔ１２で開始される期間Ａ（有機ＥＬ素子３０１の発光期間）には、全画素４２０で、発光制御線３１１が一斉にオンすることによって、発光制御スイッチ３０６がオン状態に固定される。既に線順次の信号書込み期間である期間Ｄにおいて、保持容量３０３の両端には表示電圧が書込まれており、この表示電圧が駆動ＴＦＴ３０２のゲートソース間に印加されるため、駆動ＴＦＴ３０２は、表示電圧に対応した電流で有機ＥＬ素子３０１を駆動し発光させる。
【０２３２】
次に、発光制御線３１１が一斉にオフすることによって、発光制御スイッチ３０６がオフした後、タイミングｔ１３で一斉にストレス電圧ＶＨ（７Ｖ）が駆動ＴＦＴ３０２のゲートソース間に設けられた保持容量３０３に書込まれ、期間Ｂの間保持される。
【０２３３】
次に、タイミングｔ１４で一斉に緩和電圧ＶＬ（０Ｖ）が駆動ＴＦＴ３０２のゲートソース間に設けられた保持容量３０３に書込まれ、期間Ｃの間保持される。その後最初のタイミングｔ１１に戻り、新たな表示電圧が線順次走査で書込まれる。上記のような動作が１フレーム期間毎に繰り返される。
【０２３４】
本実施の形態によれば、全画素の発光期間Ａが時間的に揃うため、特にスムーズに動画を表示することができる。ここで、画像のガンマ特性を損なうことなく画面全体の輝度を調整するためには、発光期間Ａの長さを制御することが有利である。この場合において、特に発光期間を短く制御する場合には、理想的なパルス駆動が実現できる結果として、動画表示の質を向上することができる。
【０２３５】
また、本実施の形態によれば、第１の実施形態と同様、ストレス電圧の印加により、駆動ＴＦＴ３０２の特性変化に起因する焼付きを解消することができる。また、緩和電圧の印加期間を設けることにより、ストレス電圧による駆動ＴＦＴ３０２の過剰な特性変化を回復させることができる。結果として、長期間に渡る安定した輝度での画像表示が可能となる。いいかえれば、ストレス電圧印加による駆動ＴＦＴ３０２のより大きい特性変動に対して均一に特性変動を回復することができ、駆動回路に起因する焼付きや輝度低下を生じない表示装置を実現することができる。
【０２３６】
[第１２の実施の形態]
図２８は、第１２の実施の形態におけるＴＶ画像表示装置を示す図である。図２８に示すように、ＴＶ画像表示装置４４０は、有機ＥＬディスプレイ４４１を有する。当該有機ＥＬディスプレイ４４１は、例えば、上記第１の実施の形態で説明した画素回路を含む駆動回路に対応するものとする。
【０２３７】
図２８に示すように、ＴＶ画像表示装置４４０は、電源４４９、無線インターフェース（I/F）回路４４２、及び、それぞれデータバス４４８に接続されたＩ／Ｏ（Input/Output）回路４４３、マイクロプロセッサ(MPU)４４４、表示パネルコントローラ４４６、フレームメモリ４４７を有する。
【０２３８】
無線インターフェース（I/F）回路４４２は、地上波デジタル信号等を受信する。具体的には、例えば、無線インターフェース（I/F）回路４４２は、圧縮された画像データ等を外部から無線データとして受信する。また、無線インターフェース（I/F）回路４４２は、Ｉ／Ｏ（Input/Output）回路４４３を介して、上記圧縮された画像データ等をデータバス４４８に出力する。
【０２３９】
表示パネルコントローラ４４６は、有機ＥＬディスプレイ４４１に接続される。電源４４９は、例えば、二次電池を有し、ＴＶ画像表示装置４４０全体を駆動する電力を供給する。
【０２４０】
次に、第１２の実施形態の動作について説明する。まず、無線Ｉ／Ｆ回路４４２は命令に応じて圧縮された画像データを外部から取り込み、この画像データをＩ／Ｏ回路４４３を介して、マイクロプロセッサ４４４及びフレームメモリ４４７に転送する。
【０２４１】
マイクロプロセッサ４４４は、ユーザからの命令操作を受けて、必要に応じてＴＶ画像表示装置４４０全体を駆動し、圧縮された画像データのデコードや信号処理、情報表示を行う。なお、信号処理された画像データは、フレームメモリ４４７に一時的に蓄積されてもよい。
【０２４２】
マイクロプロセッサ４４４が表示命令を出した場合には、その指示に従い、フレームメモリ４４７から表示パネルコントローラ４４６を介して、有機ＥＬディスプレイ４４１に画像データが入力され、有機ＥＬディスプレイ４４１は入力された画像データをリアルタイムで表示する。
【０２４３】
このとき表示パネルコントローラ４４６は、同時に画像を表示するために必要な所定のタイミングパルスを出力及び制御する。なお、有機ＥＬディスプレイ４４１がこれらの信号を用いて、入力された画像データをリアルタイムで表示することに関しては、例えば第１の実施形態で説明したので、ここでは説明を省略する。
【０２４４】
本実施の形態によれば、焼付きの生じない高画質表示が可能であり、かつ製造コストの大幅に削減されたＴＶ画像表示装置４４０を提供することができる。
【０２４５】
また、本実施の形態によれば、第１の実施形態と同様、ストレス電圧の印加により、駆動ＴＦＴ３０２の特性変化に起因する焼付きを解消することができる。また、緩和電圧の印加期間を設けることにより、ストレス電圧による駆動ＴＦＴ３０２の過剰な特性変化を回復させることができる。結果として、長期間に渡る安定した輝度でのディスプレイ表示が可能となる。いいかえれば、ストレス電圧印加による駆動ＴＦＴ３０２のより大きい特性変動に対して均一に特性変動を回復することができ、駆動回路に起因する焼付きや輝度低下を生じないディスプレイを実現することができる。
【０２４６】
なお、本実施の形態では有機ＥＬディスプレイ４４１として、第１の実施形態で説明した駆動回路を用いたが、その他の実施形態に示した画素回路や駆動回路を用いてもよいことはいうまでもない。この場合、表示パネルコントローラ４４６の出力するタイミングパルスには、若干の変更が必要になることはいうまでもない。
【０２４７】
なお、本発明は、上記第１乃至１２の実施形態に限定されるものではなく、種々の変形が可能である。例えば、第１乃至１２の実施形態で示した構成と実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。例えば、各実施の形態における画素の構成等はその一例であって、これに限定されるものではなく、実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。
【符号の説明】
【０２４８】
２０１、３０１  有機ＥＬ素子、２０２、３０２、４１２  駆動ＴＦＴ、２０３  容量、２０４、２０５  ＴＦＴスイッチ、３０１  有機ＥＬ素子、３０３  保持容量、３０４  ゲートスイッチ、３０７  チャネルスイッチ、３１０  画素、３１３  信号線、３１４  電源線、３１５  低電圧線、３２１、３２２、３２３  切替えスイッチ、３２４、３２５、３２６  ゲート走査線、３２７  電源入力線、３２８  低電圧線入力線、３３０  ドライバＩＣ、３３１  垂直走査回路、４４０  ＴＶ画像表示装置、４４２  無線インターフェース回路、４４４  マイクロプロセッサ、４４６  表示パネルコントローラ、４４７  フレームメモリ、４４８  データバス、４４９  電源。
【図１】
2012058274.tif 000003
【図２】
2012058274.tif 000004
【図３】
2012058274.tif 000005
【図４】
2012058274.tif 000006
【図５】
2012058274.tif 000007
【図６】
2012058274.tif 000008
【図７】
2012058274.tif 000009
【図８】
2012058274.tif 000010
【図９】
2012058274.tif 000011
【図１０】
2012058274.tif 000012
【図１１】
2012058274.tif 000013
【図１２】
2012058274.tif 000014
【図１３】
2012058274.tif 000015
【図１４】
2012058274.tif 000016
【図１５】
2012058274.tif 000017
【図１６】
2012058274.tif 000018
【図１７】
2012058274.tif 000019
【図１８】
2012058274.tif 000020
【図１９】
2012058274.tif 000021
【図２０】
2012058274.tif 000022
【図２１】
2012058274.tif 000023
【図２２】
2012058274.tif 000024
【図２３】
2012058274.tif 000025
【図２４】
2012058274.tif 000026
【図２５】
2012058274.tif 000027
【図２６】
2012058274.tif 000028
【図２７】
2012058274.tif 000029
【図２８】
2012058274.tif 000030
【図２９】
2012058274.tif 000031
【図３０】
2012058274.tif 000032