(57)【要約】【課題】シリコン基板上に優れた結晶性の窒化物半導体層が形成された窒化物半導体装置を提供する。【解決手段】シリコン基板１０と、シリコン基板１０に接するとともにシリコン基板１０上の一部分に形成された窒化シリコンからなる選択成長マスク層２０とを備え、選択成長マスク層２０が形成されていないシリコン基板１０上に、当該シリコン基板１０に接するように窒化物半導体層３０が形成されている。【選択図】図１
2012004486.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板と、
前記シリコン基板に接するとともに前記シリコン基板上の一部分に形成された窒化シリコンからなる選択成長マスク層とを備え、
前記選択成長マスク層が形成されていない前記シリコン基板上に、当該シリコン基板に接するように窒化物半導体層が形成されている
窒化物半導体装置。
【請求項２】
前記シリコン基板は凹部を有し、
前記選択成長マスク層は、前記凹部のみに形成されている
請求項１に記載の窒化物半導体装置。
【請求項３】
前記窒化物半導体層は、前記選択成長マスク層上にも形成されている
請求項１又は請求項２に記載の窒化物半導体装置。
【請求項４】
前記選択成長マスク層の表面は、前記シリコン基板と前記窒化物半導体層とが接する接触面よりも、前記窒化物半導体層側に存在しない
請求項１〜３のいずれか１項に記載の窒化物半導体装置。
【請求項５】
前記選択成長マスク層と前記シリコン基板との界面を境界として、前記選択成長マスク層と前記シリコン基板との間の炭素原子濃度は一定である
請求項１〜４のいずれか１項に記載の窒化物半導体装置。
【請求項６】
前記選択成長マスク層は、前記シリコン基板の表面の一部分を窒化することによって形成されている
請求項１〜５のいずれか１項に記載の窒化物半導体装置。
【請求項７】
前記窒化物半導体層上に、窒化物半導体からなる能動層が形成されている
請求項１〜６のいずれか１項に記載の窒化物半導体装置。
【請求項８】
シリコン基板の表面を酸化して、酸化シリコンからなる第１の層を形成する工程と、
前記第１の層をパターニングして前記シリコン基板の表面を露出させる工程と、
パターニングした前記第１の層をマスクとして、露出させた前記シリコン基板の表面を窒化して、窒化シリコンからなる第２の層を形成する工程と、
前記第１の層を除去して前記シリコン基板を露出させる工程と、
前記第１の層を除去して露出させた前記シリコン基板上に、窒化物半導体層を形成する工程と、を含む
窒化物半導体装置の製造方法。
【請求項９】
さらに、前記第２の層を形成する工程の前に、前記シリコン基板に凹部形成する工程を含み、
前記第２の層を形成する工程において、前記第２の層を前記凹部のみに形成する
請求項８に記載の窒化物半導体装置の製造方法。
【請求項１０】
前記窒化物半導体層を形成する工程において、
前記窒化物半導体層を前記第２の層上にも形成する
請求項８又は請求項９に記載の窒化物半導体装置の製造方法。
【請求項１１】
さらに、前記窒化物半導体層上に、窒化物半導体からなる能動層を形成する工程を含む
請求項８〜１０のいずれか１項に記載の窒化物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物半導体装置及びその製造方法に関し、特に、シリコン基板の上に窒化物半導体が形成された窒化物半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
窒化物半導体は、ワイドバンドギャップ半導体であり、絶縁破壊電界が大きいという優れた特性を有する。また、窒化物半導体は、シリコン系半導体又はガリウム砒素（ＧａＡｓ）等の化合物半導体と比べて、電子の飽和ドリフト速度が大きいという特性も有する。
【０００３】
さらに、窒化物半導体装置を構成する窒化物半導体として窒化アルミニウム（ＡｌＧａＮ）と窒化ガリウム（ＧａＮ）とを用いた場合、（０００１）面を主面とするＡｌＧａＮとＧａＮとのヘテロ界面には、自発分極及びピエゾ分極によって電荷が生じる。これにより、ヘテロ界面におけるシートキャリア濃度は、アンドープの場合であっても、１×１０13ｃｍ-2以上となる。このため、ヘテロ界面には２次元電子ガス（２ＤＥＧ：２  Ｄｉｍｅｎｓｉｏｎａｌ  Ｅｌｅｃｔｒｏｎ  Ｇａｓ）が発生する。この２次元電子を利用することにより、電流密度が大きいヘテロ接合電界効果トランジスタ（ＨＦＥＴ：  Ｈｅｔｅｒｏ−ｊｕｎｃｔｉｏｎ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を実現することができる。
【０００４】
現在、このような窒化物半導体を結晶成長させる基板としては、結晶成長材料と同じ窒化物半導体からなる基板ではなく、サファイア基板、炭化シリコン基板又はシリコン基板といった、窒化物半導体との格子不整合が大きい結晶成長材料とは異なる異種基板が用いられている。これは、窒化物半導体からなる基板を作製する場合であっても異種基板上に気相成長法により形成して作製する必要があり、窒化物半導体からなる基板を作製するには、現状ではコストが高く、大口径の基板が得られないからである。一方、シリコン基板は、大口径の基板を量産することができ、コスト面でも優位である。
【０００５】
しかしながら、シリコン基板上に窒化物半導体を形成する場合、以下のような欠点を有する。
【０００６】
まず、窒化物半導体は、シリコンと比べて熱膨張係数が大きく、その差も大きい。また、窒化物半導体の結晶成長は、一般に１０００℃程度の高温で行う。このため、高温で窒化物半導体をシリコン基板の上に成膜し、その後、基板温度を室温まで下げたときに、窒化物半導体とシリコン基板との熱膨張係数の差によって窒化物半導体に引っ張り応力が発生しやすい。このため、シリコン基板の上に形成した窒化物半導体に高密度の欠陥が発生したりクラックが発生したりするという問題がある。
【０００７】
また、ガリウム（Ｇａ）を含む窒化物半導体を形成する場合、その原料がシリコンとの化合物を形成しやすい。このため、窒化物半導体がシリコン基板上に平坦に成長しにくいという問題もある。
【０００８】
さらに、シリコン基板等の異種基板上に成長した窒化物半導体は、基板との格子不整合の影響を受けて、転位密度が非常に高くなるという問題もある。
【０００９】
従来、このような問題に対しては、窒化物半導体を選択成長させることによって、高品質の窒化物半導体を形成する技術が検討されている。この技術は、酸化シリコン層、窒化シリコン層、又は酸化アルミニウム層上には成長しにくく選択成長するという窒化物半導体の性質を利用したものである。
【００１０】
このような窒化物半導体を選択成長させる従来技術として、例えば、特許文献１には、サファイア基板の異種基板上に、ＧａＮからなる窒化物半導体層を下地結晶膜として成長させた後、下地結晶膜を部分的に覆うように選択成長マスクを形成し、選択成長マスクで覆われていない成長領域から窒化物半導体を形成するという技術が開示されている。
【００１１】
また、特許文献２には、サファイア基板の異種基板上に、ＧａＮからなる種結晶層を成長させた後、当該種結晶層の一部をエッチングにより除去し、残した部分から窒化物半導体を形成するという技術が開示されている。
【００１２】
また、特許文献３には、シリコン基板上に直接マスク層を形成し、マスク層の一部を除去して開口部を形成し、マスクの開口部から窒化物半導体を形成するという技術が開示されている。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２０００−３４９３３８号公報
【特許文献２】特許第４１７９３１７号公報
【特許文献３】特許第３８６４２２２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかしながら、特許文献１及び特許文献２に開示された従来技術は、窒化物半導体を形成する前に、下地結晶膜又は種結晶層としての窒化物半導体を別途形成する必要がある。従って、高コストであるとともに、結晶成長装置の占有時間が長くなるという問題がある。
【００１５】
また、特許文献３に開示された従来技術は、マスク層を形成する際のスパッタ工程又は蒸着工程が必要となり、さらには、マスク層に開口部を形成する際のフォトリソグラフィ法によるエッチング工程も必要となる。この場合、スパッタ工程等又はエッチング工程によってマスク層の開口部分における下地の結晶性が劣化する。窒化物半導体は、結晶成長する部分の下地の結晶性を引き継ぐという性質を有するので、結晶性が劣化した下地の上に形成される窒化物半導体も結晶性が悪くなるという問題がある。
【００１６】
本発明は、このような問題を解決するためになされたものであり、シリコン基板の上に形成され、優れた結晶性の窒化物半導体層を有する窒化物半導体装置及び窒化物半導体の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記目的を達成するために、本発明に係る窒化物半導体装置の一態様は、シリコン基板と、前記シリコン基板に接するとともに前記シリコン基板上の一部分に形成された窒化シリコンからなる選択成長マスク層とを備え、前記選択成長マスク層が形成されていない前記シリコン基板上に、当該シリコン基板に接するように窒化物半導体層が形成されている。
【００１８】
本態様によれば、窒化シリコンからなる選択成長マスク層を用いることにより、結晶性に優れた窒化物半導体層を形成することができる。
【００１９】
さらに、本発明に係る窒化物半導体装置の一態様において、前記シリコン基板は凹部を有し、前記選択成長マスク層は、前記凹部のみに形成されていることが好ましい。
【００２０】
これにより、選択成長マスク層と窒化物半導体層との間に空隙を形成することができるので、窒化物半導体層とシリコン基板との間に発生する応力を緩和することができる。
【００２１】
さらに、本発明に係る窒化物半導体装置の一態様において、前記窒化物半導体層は、前記選択成長マスク層上にも形成されていることが好ましい。
【００２２】
これにより、面積の大きい窒化物半導体層を形成することができる。
さらに、本発明に係る窒化物半導体装置の一態様において、前記選択成長マスク層の表面は、前記シリコン基板と前記窒化物半導体層とが接する接触面よりも、前記窒化物半導体層側に存在しないことが好ましい。
【００２３】
これにより、窒化物半導体層の形成時において選択成長マスク層の開口部領域が最も高い位置に位置することになるので、選択成長マスク層の形成時や窒化物半導体層の形成時において、窒化物半導体の欠陥の原因であるパーティクルやウォーターマーク等が窒化物半導体層の形成領域に残留しにくくなる。
【００２４】
さらに、本発明に係る窒化物半導体装置の一態様において、前記選択成長マスク層と前記シリコン基板との界面を境界として、前記選択成長マスク層と前記シリコン基板との間の炭素原子濃度は一定であることが好ましい。
【００２５】
これにより、選択成長マスク層とシリコン基板との界面は露出することなく形成される。
【００２６】
さらに、本発明に係る窒化物半導体装置の一態様において、前記選択成長マスク層は、前記シリコン基板の表面の一部分を窒化することによって形成されていることが好ましい。
【００２７】
これにより、容易に選択成長マスク層を形成することができる。
さらに、本発明に係る窒化物半導体装置の一態様において、前記窒化物半導体層上に、窒化物半導体からなる能動層が形成されていることが好ましい。
【００２８】
これにより、電界効果型トランジスタを構成することができる。
また、本発明に係る窒化物半導体装置の製造方法の一態様は、シリコン基板の表面を酸化して、酸化シリコンからなる第１の層を形成する工程と、前記第１の層をパターニングして前記シリコン基板の表面を露出させる工程と、パターニングした前記第１の層をマスクとして、露出させた前記シリコン基板の表面を窒化して、窒化シリコンからなる第２の層を形成する工程と、前記第１の層を除去して前記シリコン基板を露出させる工程と、前記第１の層を除去して露出させた前記シリコン基板上に、窒化物半導体層を形成する工程と、を含むものである。
【００２９】
これにより、シリコン基板を酸化させて形成される酸化シリコンが、シリコン基板上の窒化物半導体層を形成する部分を、窒化物半導体の結晶成長直前まで保護することができる。すなわち、シリコン基板上の窒化物半導体層を形成する部分は、第２の層を形成する工程における当該第２の層の成膜時やドライエッチング時等において、ダメージを受けることが無い。このため、窒化物半導体の結晶成長直前まで、窒化物半導体層を形成するシリコン基板の表面を劣化させることなく清浄な表面を維持することができる。従って、結晶性に優れた窒化物半導体層を形成することができる。
【００３０】
さらに、第２の層として窒化シリコンを用いることにより、第２の層を選択成長マスクとして機能させて、シリコン基板上に窒化物半導体を選択成長させることができ、且つ、フッ酸によって酸化シリコンを選択的に除去することもできる。
【００３１】
さらに、本態様による製造方法によれば、第２の層の表面が、第１の層を除去して露出させた部分（第２の層の開口部）におけるシリコン基板と窒化物半導体層とが接する接触面よりも、窒化物半導体層側に存在しないこととなる。これにより、窒化物半導体層の形成時において第２の層の開口部分が最も高い位置に位置することになるので、第２の層の形成時や窒化物半導体層の形成時において、窒化物半導体の欠陥の原因であるパーティクルやウォーターマーク等が窒化物半導体層の形成領域に残留しにくくなる。
【００３２】
さらに、本発明に係る窒化物半導体装置の製造方法の一態様において、前記第２の層を形成する工程の前に、前記シリコン基板に凹部形成する工程を含み、前記第２の層を形成する工程において、前記第２の層を前記凹部のみに形成することが好ましい。
【００３３】
これにより、第２の層と窒化物半導体層との間に空隙を形成することができるので、窒化物半導体層とシリコン基板との間に発生する応力を緩和することができる。
【００３４】
さらに、本発明に係る窒化物半導体装置の製造方法の一態様において、前記窒化物半導体層を形成する工程において、前記窒化物半導体層を前記第２の層上にも形成することが好ましい。
【００３５】
これにより、面積の大きい窒化物半導体層を形成することができる。
さらに、本発明に係る窒化物半導体装置の製造方法の一態様において、さらに、前記窒化物半導体層上に、窒化物半導体からなる能動層を形成する工程を含むことが好ましい。
【００３６】
これにより、窒化物半導体層を備える電界効果型トランジスタを製造することができる。
【発明の効果】
【００３７】
本発明に係る窒化物半導体装置及びその製造方法によれば、シリコン基板上に優れた結晶性を有する窒化物半導体層を容易に形成することができる。
【図面の簡単な説明】
【００３８】
【図１】本発明の第１の実施形態に係る窒化物半導体装置の構成を示す断面図
【図２】本発明の第１の実施形態に係る窒化物半導体装置の製造方法における各工程の構成を模式的に示した断面図
【図３】本発明の第１の実施形態に係る窒化物半導体装置の断面を部分的に拡大した模式図（ａ）及び断面ＳＥＭ写真（ｂ）
【図４】本発明の第２の実施形態に係る窒化物半導体装置の構成を示す断面図
【図５】本発明の第３の実施形態に係る窒化物半導体装置の構成を示す断面図
【図６】本発明の第４の実施形態に係る窒化物半導体装置の構成を示す断面図
【図７】本発明の第５の実施形態に係る窒化物半導体装置の構成を示す断面図
【図８】本発明の第５の実施形態に係る窒化物半導体装置の製造方法における各工程の構成を模式的に示した断面図
【発明を実施するための形態】
【００３９】
以下、本発明に係る窒化物半導体装置及び窒化物半導体装置の製造方法について、実施形態に基づいて図面を参照しながら説明する。
【００４０】
（第１の実施形態）
まず、本発明の第１の実施形態に係る窒化物半導体装置について、図１を用いて説明する。図１は、本発明の第１の実施形態に係る窒化物半導体装置の構成を示す断面図である。
【００４１】
図１に示すように、本発明の第１の実施形態に係る窒化物半導体装置１は、シリコン基板１０と、選択成長マスク層２０と、窒化物半導体層３０とを有する。
【００４２】
シリコン基板１０としては、（１１１）面を主面とするシリコン基板を用いることができる。なお、シリコンの（１１１）面上には、窒化物半導体の（０００１）面が成長されやすい。
【００４３】
選択成長マスク層２０は、シリコン基板１０の表面の一部分を窒化させることによって形成された窒化シリコン（ＳｉＮ）からなるマスク層である。選択成長マスク層２０は、シリコン基板１０を露出させるように形成された開口部を有する。
【００４４】
窒化物半導体層３０は、選択成長マスク層２０が形成されていないシリコン基板１０上、すなわち、選択成長マスク層２０の開口部におけるシリコン基板１０上に形成されている。また、窒化物半導体層３０は、開口部領域のシリコン基板１０に接するようにして形成されている。窒化物半導体層３０は、例えば、窒化ガリウムで構成することができる。
【００４５】
次に、本発明の第１の実施形態に係る窒化物半導体装置１の製造方法について、図２を用いて説明する。図２は、本発明の第１の実施形態に係る窒化物半導体装置の製造方法における各工程の断面図である。
【００４６】
図２（ａ）に示すように、まず、シリコン基板１０を、例えば酸化炉を用いて酸素ガスを含む雰囲気において１０００℃程度の温度でアニールすることによって、シリコン基板１０の表面を酸化して、シリコン基板１０の表面に酸化シリコンマスク層（第１の層）４０を形成する（第１の工程）。
【００４７】
次に、図２（ｂ）に示すように、フォトリソグラフィを用いて、酸化シリコンマスク層４０上に所定形状にパターニングされたレジストマスク層５０を形成する（第２の工程）。なお、レジストマスク層５０が形成されない領域においては、酸化シリコンマスク層４０が露出されている。
【００４８】
次に、図２（ｃ）に示すように、例えば希フッ酸によるエッチングを行うことによって、レジストマスク層５０をマスクとして酸化シリコンマスク層４０を除去する（第３の工程）。すなわち、レジストマスク層５０が形成されていない領域（レジストマスク層５０の開口部分）において露出する酸化シリコンマスク層４０を除去して、これにより酸化シリコンマスク層４０に開口部を設ける。これにより、酸化シリコンマスク層４０が除去された部分において、シリコン基板１０が露出する。
【００４９】
次に、レジストマスク層５０を所定の方法によって除去した後、酸化シリコンマスク層４０が形成されたシリコン基板１０をアニール炉に投入し、例えばアンモニア雰囲気において７００℃程度以上の温度でアニールを行ってシリコン基板１０の表面を窒化する（第４工程）。これにより、図４（ｄ）に示すように、酸化シリコンマスク層４０をマスクとして、露出するシリコン基板１０の表面が窒化され、シリコン基板１０の表面の一部分に窒化シリコンからなる選択成長マスク層２０を形成することができる。なお、酸化シリコンマスク層４０で覆われるシリコン基板１０上には選択成長マスク層２０は形成されず、この部分が選択成長マスク層２０の開口部となる。
【００５０】
次に、図２（ｅ）に示すように、過酸化水素水を含む洗浄（例えばＲＣＡ洗浄）や希フッ酸洗浄により、シリコン基板１０の洗浄を兼ねて、酸化シリコンマスク層４０を除去する（第５の工程）。これにより、酸化シリコンマスク層４０の下に存在するシリコン基板１０が露出する。
【００５１】
次に、図２（ｆ）に示すように、表面を露出させたシリコン基板１０を結晶成長炉に投入し、選択成長マスク層２０の開口部分におけるシリコン基板１０上、すなわち、露出させたシリコン基板１０上に、窒化物半導体層３０を結晶成長する（第６の工程）。
【００５２】
以上により、本発明の第１の実施形態に係る窒化物半導体装置１を製造することができる。
【００５３】
次に、本発明の第１の実施形態に係る窒化物半導体装置１の具体例について、図３（ａ）及び図３（ｂ）を用いて説明する。図３（ａ）は、本発明の第１の実施形態に係る窒化物半導体装置の断面を部分的に拡大した模式図であり、図３（ｂ）は、図３（ａ）の断面における断面ＳＥＭ写真である。なお、図３（ｂ）に示す窒化物半導体装置１のサンプルは、結晶成長炉としてＭＯＣＶＤ（有機金属気相成長法：Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）を用い、窒化物半導体層３０として、膜厚が５０ｎｍの窒化アルミニウム層（ＡｌＮ）３０ａと膜厚が２８００ｎｍの窒化ガリウム層（ＧａＮ）３０ｂとを成膜した。また、シリコン基板１０としては、（１１１）面を主面とするシリコン基板を用いた。なお、六方晶系に属するＧａＮ系結晶の面方位を、ｃ面、ａ面、ｍ面で示し、結晶軸方向をｃ軸、ａ軸、ｍ軸で示す。ｃ面は（０００１）面であり、ｃ軸はｃ面の法線ベクトルを示す。ａ面は（１１−２０）面であり、ａ軸はａ面の法線ベクトルを示す。また、ｍ面は（１０−１０）面であり、ｍ軸はｍ面の法線ベクトルを示す。なお、一般に窒化物半導体のＭＯＣＶＤ法による結晶成長においては、ｍ軸方向よりもａ面軸方向の方が、結晶成長の制御が容易である。このため、図３（ａ）及び図３（ｂ）では、ｃ軸を中心として９０度回転した方向にストライプを形成することとした。また、このようにすることにより、選択成長を制御しやすい他、劈開面であるｍ面を効率的に使用できるといった利点がある。
【００５４】
図３（ａ）及び図３（ｂ）に示すように、ＳｉＮからなる選択成長マスク層２０が形成されていないシリコン基板１０上（選択成長マスク層２０の開口部）には、窒化アルミニウム層３０ａ及び窒化ガリウム層３０ｂが積層された窒化物半導体層３０が形成されている。一方、選択成長マスク層２０上には、窒化アルミニウム層３０ａ及び窒化ガリウム層３０ｂは成膜されていない。このように、選択成長マスク層２０によって窒化物半導体層３０の選択成長が実現できていることが分かる。
【００５５】
このとき、窒化アルミニウム層３０ａを成膜するときの成膜条件によっては、ＳｉＮからなる選択成長マスク層２０上にも窒化アルミニウム層が堆積する。この場合、選択成長マスク層２０上に堆積した窒化アルミニウムは、シリコン基板１０の結晶性を引き継ぐことができないので、多結晶膜となる。従って、窒化アルミニウム層を成膜した後に窒化ガリウム層３０ｂを成膜する場合、多結晶の窒化アルミニウム層上には窒化ガリウムは成長できず、選択成長マスク層２０の開口部における窒化アルミニウム層３０ａ上に選択的に窒化ガリウム層３０ｂが成長する。このようにして、窒化物半導体層の選択成長を実現することができる。
【００５６】
なお、本実施形態では、シリコン基板１０として（１１１）面を主面とする基板を用いているので、当該シリコン基板１０の（１１１）面上には（０００１）面の窒化物半導体層３０が結晶成長する。また、図３（ａ）及び図３（ｂ）に示すように、窒化ガリウム層３０ｂには、（１０−１２）面も形成されているが、窒化ガリウム層３０ｂの成長条件を変化させることによって、（１０−１０）面や（１１−２０）面を安定的に結晶成長させることができ、窒化ガリウム層３０ｂ等の窒化物半導体層３０の側面を垂直に成長させることも可能である。
【００５７】
また、窒化物半導体層３０の成長時に、シリコン基板１０に対して水平方向（横方向）の結晶成長速度を上げる場合には、選択成長マスク層２０のマスクパターンは窒化物半導体層３０の（１１−２０）面が露出しやすいように形成することが望ましい。具体的には、選択成長マスク層２０のマスクパターンは、窒化物半導体層３０のｍ軸に平行な方向に延びる直線状に形成すればよい。
【００５８】
なお、シリコン基板１０の（１１１）面上に結晶成長した（０００１）面の窒化物半導体層３０の各面方位は、次のようになる。（０００１）面の窒化物半導体層３０における（１１−２０）面は、（１１１）面のシリコン基板１０の（１１２）面と平行となり、（０００１）面の窒化物半導体層３０における（１０−１０）面は、同シリコン基板１０の（１−１０）面と平行となる。
【００５９】
以上、本発明の第１の実施形態に係る窒化物半導体装置１によれば、選択成長マスク層２０としての窒化シリコン層は、シリコン基板１０のシリコンの一部を窒化することによって形成される。これにより、選択成長マスク層２０の開口部領域における窒化物半導体層３０の下地となるシリコン基板１０の表面の結晶性は劣化しない。従って、選択成長マスク層２０の開口部領域におけるシリコン基板１０上において、結晶性に優れた窒化物半導体層３０を形成することができる。
【００６０】
また、本発明の第１の実施形態に係る窒化物半導体装置１の製造方法によれば、シリコン基板１０上における窒化物半導体層３０の形成領域を、酸化シリコンマスク層４０によって窒化物半導体の結晶成長直前まで保護することができる。すなわち、シリコン基板１０上の窒化物半導体層３０の形成領域は、第１の工程以降、第２〜第５の工程において、各種層の成膜時やエッチング時等におけるダメージを受けることが無い。このため、第６の工程における窒化物半導体層３０の結晶成長直前まで、窒化物半導体層３０の形成領域であるシリコン基板１０の表面を何ら劣化させることなく清浄な状態に保つことができる。従って、低コスト及び短いタクトタイムで、結晶性に優れた窒化物半導体層３０を形成することができる。なお、本実施形態に係る製造方法によれば、従来のように窒化物半導体層３０を形成するためだけの下地の半導体層を別途形成する工程もない。
【００６１】
さらに、本実施形態に係る製造方法によれば、選択成長マスク層２０として窒化シリコンを用いているので、選択成長マスク層２０を窒化物半導体層３０の選択成長マスクとして機能させるだけではなく、第５の工程において、フッ酸によって酸化シリコンマスク層４０を選択的に除去するためのマスクとしても機能させることができる。
【００６２】
また、本実施形態では、選択成長マスク層２０はシリコン基板１０の表面の一部を窒化させるものであるので、選択成長マスク層２０は、シリコン基板１０の表面に埋め込まれた形となって形成される。このため、選択成長マスク層２０の表面は、シリコン基板１０と窒化物半導体層３０とが接する接触面よりも、シリコン基板１０寄りにのみ存在し、窒化物半導体層３０側には存在しないことになる。すなわち、選択成長マスク層２０の表面は、シリコン基板１０と窒化物半導体層３０との接触面と同一面か、当該接触面よりもシリコン基板１０寄りに存在することになる。
【００６３】
これにより、窒化物半導体層３０の形成時において選択成長マスク層２０の開口部領域が最も高い位置に位置することになるので、選択成長マスク層２０の形成時や窒化物半導体層３０の形成時において、窒化物半導体の欠陥の原因であるパーティクルやウォーターマーク等が窒化物半導体層３０の形成領域に残留しにくくなる。従って、結晶性に優れた高品質の窒化物半導体層３０を形成することができる。
【００６４】
また、上述のように本実施形態では、選択成長マスク層２０はシリコン基板１０の一部を窒化させるものであるので、選択成長マスク層２０とシリコン基板１０との界面は一度も露出することがない。従って、選択成長マスク層２０とシリコン基板１０との界面近傍においては、炭素原子といった不純物は、シリコン基板１０の内部にもともと内在するもの以外のものについては存在しない。従って、選択成長マスク層２０からシリコン基板１０に向かって深さ方向に連続的に炭素濃度を測定すると、選択成長マスク層２０とシリコン基板１０との界面を境界として、選択成長マスク層２０とシリコン基板１０との間の炭素原子濃度は一定となり、選択成長マスク層２０とシリコン基板１０との界面近傍における炭素原子濃度は変化しない。
【００６５】
なお、シリコン基板上に優れた結晶性の窒化物半導体層を結晶成長させる場合は、酸化シリコンは選択成長マスク層となってしまうため、窒化物半導体層の形成領域におけるシリコン基板上の自然酸化膜は十分に除去する必要がある。しかし、本実施形態に係る製造方法によれば、窒化物半導体層３０の結晶成長直前まで、窒化物半導体層３０の形成領域は酸化シリコンマスク層４０で覆われているとともに、当該酸化シリコンマスク層４０は窒化物半導体層３０の結晶成長直前に除去される。これにより、窒化物半導体層３０の形成領域におけるシリコン基板１０の表面は窒化物半導体層３０の結晶成長直前まで何ら劣化させることなく清浄な状態に保つことができる。これにより、優れた結晶性を有する窒化物半導体層３０を選択的に結晶成長することができる。
【００６６】
（第２の実施形態）
次に、本発明の第２の実施形態に係る窒化物半導体装置２について、図４を用いて説明する。図４は、本発明の第２の実施形態に係る窒化物半導体装置の構成を示す断面図である。なお、図４において、図１に示す構成要素と同じ構成要素については、同じ符号を付している。
【００６７】
図４に示すように、本発明の第２の実施形態に係る窒化物半導体装置２は、シリコン基板１０と、選択成長マスク層２０と、窒化物半導体層３１とを有する。
【００６８】
本実施形態に係る選択成長マスク層２０は、第１の実施形態と同様の選択成長マスク層２０であるが、シリコン基板１０を露出させる開口部が複数個形成されている。つまり、シリコン基板１０と窒化物半導体層３１とが接する箇所が複数個存在する。
【００６９】
さらに、本実施形態に係る窒化物半導体層３１は、選択成長マスク層２０の開口部におけるシリコン基板１０上だけではなく、選択成長マスク層２０の上にも直接形成されている。すなわち、本実施形態では、複数の開口部におけるシリコン基板１０から窒化物半導体の結晶成長が始まり、結晶成長が進むに従って窒化物半導体が横方向（シリコン基板１０の水平方向）にも選択成長されて、横方向に成長する窒化物半導体同士を結合させることにより窒化物半導体層３１が形成される。
【００７０】
以上、本実施形態に係る窒化物半導体装置２は、第１の実施形態に係る窒化物半導体装置１と同様の効果を奏することができる。さらに、本実施形態に窒化物半導体装置２は、上記構成により、高品質で優れた結晶性でありながら、面積の大きい窒化物半導体層３１を形成することができる。
【００７１】
また、本実施形態において、選択成長マスク層２０の開口部は、窒化物半導体層３１のｍ軸に平行な方向に沿った直線状に形成することが好ましい。これにより、窒化物半導体層３１のａ軸方向における結晶成長速度を速くすることができ、上記横方向における選択成長を容易に行うことができる。さらに、成長初期における窒化物半導体層３１の結晶成長面を、（１１−２２）面等のシリコン基板１０に対して鋭角をなす面となるように、窒化物半導体層３１の成長条件を調整することが好ましい。これにより、シリコン基板１０の下地層より垂直方向に伸びている貫通転位を、シリコン基板１０に対して水平方向へと曲げることができる。これにより、窒化物半導体層３１の横方向における選択成長をさらに容易に行うことができる。なお、貫通転位とは、転位欠陥が伝搬されて結晶成長面を貫通する転位のことである。
【００７２】
なお、本実施形態に係る窒化物半導体装置２は、第１の実施形態に係る窒化物半導体装置１の製造方法と同様の方法で製造することができる。
【００７３】
（第３の実施形態）
次に、本発明の第３の実施形態に係る窒化物半導体装置３について、図５を用いて説明する。図５は、本発明の第３の実施形態に係る窒化物半導体装置の構成を示す断面図である。
【００７４】
図５に示すように、本発明の第３の実施形態に係る窒化物半導体装置３は、シリコン基板１１と、選択成長マスク層２１と、窒化物半導体層３２とを有する。
【００７５】
本実施形態に係るシリコン基板１１は、第１の実施形態と同様に、（１１１）面を主面とするシリコン基板であるが、本実施形態では、第１の実施形態とは異なり、シリコン基板１１の上に凹部１１ａが形成されている。つまり、隣接する凹部１１ａに挟まれるようにしてシリコン基板１１の上に凸部１１ｂが形成されるようにして構成されている。
【００７６】
また、本実施形態に係る選択成長マスク層２１は、第１の実施形態と同様に、シリコン基板１１の一部を窒化させて形成されるものであるが、本実施形態では、第１の実施形態とは異なり、シリコン基板１１の凹部１１ａの表面にのみ形成されており、凸部１１ｂの上面には選択成長マスク層２１は形成されていない。すなわち、凹部１１ａ以外のシリコン基板１１上には選択成長マスク層２１が存在しない。
【００７７】
また、凹部１１ａ以外のシリコン基板１１上、すなわち凸部１１ｂ上には、シリコン基板１１に接するようにして窒化物半導体層３２が形成されている。また、窒化物半導体層３２は、凹部１１ａにおける選択成長マスク層２１上には直接形成されていないが、シリコン基板１１の横方向に形成されており、選択成長マスク層２１とは空隙６０を介して選択成長マスク層２１の上方にまで形成されている。
【００７８】
このように構成される本発明の第３の実施形態に係る窒化物半導体装置３は、例えば第１の実施形態に係る窒化物半導体装置１の製造方法に準じて製造することができる。
【００７９】
例えば、図２（ｃ）に示す第１の実施形態の製造方法における第３の工程において、希フッ酸によって酸化シリコンマスク層４０をエッチング除去したが、希フッ酸の代わりにＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）などの装置を用いたドライエッチングにより、酸化シリコンマスク層４０を除去した後において、あるいは酸化シリコンマスク層４０の除去工程と同じ工程において、酸化シリコンマスク層４０を除去した部分におけるシリコン基板をエッチングすればよい。これにより、シリコン基板１１に凹部１１ａを形成して凸部１１ｂを構成することができる。
【００８０】
さらに、ドライエッチングで凹部１１ａを形成した後に、当該凹部１１ａに対してさらに希フッ酸によるエッチングを行って、シリコン基板に残留するドライエッチングによるダメージを除去する工程を追加してもよい。これにより、高品質の選択成長マスク層２１を形成することができる。
【００８１】
なお、これ以外の工程は、第１の実施形態と同様の工程を行うことにより、本実施形態に係る窒化物半導体装置３を製造することができる。但し、窒化物半導体層３２が選択成長マスク層２０の上方にも形成されるように、窒化物半導体層３２の成長条件を調整することが好ましい。
【００８２】
以上、本発明の第３の実施形態に係る窒化物半導体装置３は、第１の実施形態に係る窒化物半導体装置１と同様の効果を奏することができる。さらに、本実施形態に係る窒化物半導体装置３によれば、選択成長マスク層２１の表面が、シリコン基板１１と窒化物半導体層３２との接触面よりも低い位置に存在することになり、選択成長マスク層２１と窒化物半導体層３２との間に空隙６０が存在する。これにより、窒化物半導体層３２とシリコン基板１１との間に発生する応力を緩和することができるという効果も得ることができる。
【００８３】
（第４の実施形態）
次に、本発明の第４の実施形態に係る窒化物半導体装置４について、図６を用いて説明する。図６は、本発明の第４の実施形態に係る窒化物半導体装置の構成を示す断面図である。なお、図６において、図５に示す構成要素と同じ構成要素については、同じ符号を付している。
【００８４】
図６に示すように、本発明の第４の実施形態に係る窒化物半導体装置４は、シリコン基板１１と、選択成長マスク層２１と、窒化物半導体層３３とを有する。
【００８５】
本実施形態に係るシリコン基板１１は、第３の実施形態と同様のシリコン基板１１であるが、本実施形態では、凸部１１ｂが複数個形成されている。つまり、シリコン基板１１と窒化物半導体層３３とが接する箇所が複数個存在する。
【００８６】
さらに、本実施形態に係る窒化物半導体層３３は、シリコン基板１１の凸部１１ｂの上面だけではなく、選択成長マスク層２０の上方にも形成されている。すなわち、本実施形態では、複数の凸部１１ｂにおけるシリコン基板１１から窒化物半導体の結晶成長が始まり、結晶成長が進むに従って窒化物半導体が横方向（シリコン基板１１の水平方向）にも選択成長されて、横方向に成長する窒化物半導体同士を結合させることによって窒化物半導体層３３が形成される。
【００８７】
以上、本実施形態に係る窒化物半導体装置４は、第３の実施形態に係る窒化物半導体装置３と同様の効果を奏することができる。さらに、本実施形態に窒化物半導体装置４は、上記構成により、高品質で優れた結晶性でありながら、面積の大きい窒化物半導体層３３を形成することができる。
【００８８】
特に、本実施形態に係る窒化物半導体装置４は、第３の実施形態に係る窒化物半導体装置３と同様に、選択成長マスク層２１と窒化物半導体層３３との間に空隙６０が存在するが、本実施形態では、空隙６０が窒化物半導体層３３の内部に封止される構成となる。従って、窒化物半導体層３３を劣化させることなく窒化物半導体装置４の内部に発生する応力を緩和することができる。
【００８９】
また、本実施形態において、選択成長マスク層２１の開口部は、第２の実施形態における選択成長マスク層２０と同様に、窒化物半導体層３３のｍ軸に平行な方向に沿った直線状に形成することが好ましい。これにより、窒化物半導体層３３のａ軸方向における結晶成長速度を速くすることができ、上記横方向における選択成長を容易に行うことができる。
【００９０】
（第５の実施形態）
次に、本発明の第５の実施形態に係る窒化物半導体装置５について、図７を用いて説明する。図７は、本発明の第５の実施形態に係る窒化物半導体装置の構成を示す断面図である。なお、図７において、図１に示す構成要素と同じ構成要素については、同じ符号を付している。
【００９１】
図７に示すように、本発明の第５の実施形態に係る窒化物半導体装置５は、高電子移動度トランジスタ（ＨＥＭＴ：  Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）であって、シリコン基板１０と、選択成長マスク層２０と、窒化物半導体層であるバッファ層７１とを有し、さらに、バッファ層７１上に、緩衝層７２、電子走行層７３、電子供給層７４が順次形成されたものである。また、電子供給層７４上には、ソース電極７５Ｓ、ゲート電極７５Ｇ及びドレイン電極７５Ｄが形成されている。
【００９２】
バッファ層７１は、選択成長マスク層２０が形成されていない領域、すなわち、選択成長マスク層２０の開口部分において、シリコン基板１０と接するように形成されている。さらに、バッファ層７１は、選択成長マスク層２０の上にも形成されており、第２の実施形態と同様に、選択成長マスク層２０の開口部分におけるシリコン基板１０から窒化物半導体の成長が始まり、結晶成長が進むに従って窒化物半導体が横方向にも選択成長されて形成される。
【００９３】
本実施形態において、バッファ層７１は、窒化物半導体からなり、複数の層で構成されていてもよい。なお、バッファ層７１のシリコン基板１０に接する層は、例えばＡｌxＧａ(1-x)Ｎ（０≦ｘ≦１）からなる層であればよい。本実施形態では、シリコン基板１０に接する層として、窒化アルミニウム（ｘ＝１）を用いている。また、横方向に選択成長を促進させる層としては、ＡｌxＧａ(1-x)Ｎ（０≦ｘ≦１）からなる層であればよい。本実施形態では、横方向に選択成長を促進させる層として、窒化ガリウム（ｘ＝０）を用いている。このように本実施形態では、バッファ層７１としては、図３（ａ）に示すような窒化アルミニウム層と窒化ガリウムからなる複数の層で構成した。
【００９４】
緩衝層７２は、窒化物半導体を成膜した後において、シリコン基板の反りやクラックを緩和するための層である。従って、緩衝層７２は、挿入することが望ましいが、省略しても構わない。
【００９５】
本実施形態において、緩衝層７２は、膜厚が５００ｎｍ程度のＡｌxＧａ(1-x)Ｎ（０≦ｘ≦１）の単膜を用いることができる。その他、緩衝層７２としては、ＡｌxＧａ(1-x)Ｎ（０≦ｘ＜ｙ）とＡｌyＧａ(1-y)Ｎ（ｘ＜ｙ≦１）とで構成された超格子構造としても良い。さらに、上記のＡｌxＧａ(1-x)Ｎ（０≦ｘ≦１）の単膜と上記の超格子構造とを複合化して構成しても良い。なお、緩衝層７２を厚く成膜することができれば、緩衝層７２上の窒化物半導体は高結晶化することができる他に、素子の高耐圧化に優位となるが、厚膜化によって上記の反りやクラックが発生しやすくなってしまうため、緩衝層７２の膜厚は適切に設計することが好ましい。
【００９６】
電子走行層７３は、例えばアンドープＧａＮからなる層である。なお、本実施形態においてアンドープとは、意図して不純物を導入していないことを示す。電子走行層７３としては、キャリアをトラップする炭素原子等の不純物の混入が少ないことが望ましい。
【００９７】
電子供給層７４は、電子走行層７３よりもバンドギャップの大きな材料で構成されており、電子走行層７３との界面に２次元電子ガスを発生させる。例えば、電子供給層７４を、アンドープＡｌＧａＮとし、上記のように電子走行層７３をアンドープＧａＮとすると、自発分極及びピエゾ分極の影響により、電子走行層７３と電子供給層７４とのヘテロ界面に２次元電子ガスが発生する。
【００９８】
ソース電極７５Ｓ及びドレイン電極７５Ｄは、これらの電極と接する窒化物半導体とオーミック接合しており、例えば、ＴｉとＡｌとの積層構造の電極である。
【００９９】
ゲート電極７５Ｇは、当該ゲート電極７５Ｇと接する層とショットキー接合をしており、例えば、Ｎｉ層とＰｔ層とＡｕ層の積層構造の電極である。
【０１００】
このように、本発明の第５の実施形態に係る窒化物半導体装置５は、窒化物半導体層（バッファ層７１）上に、電子走行層７３や電子供給層７４の能動層が形成されたものであり、ソース電極７５Ｓ及びドレイン電極７５Ｄを動作させることにより、電子走行層７３と電子供給層７４との界面に発生する２次元電子ガス中を電子が高速走行して、ドレイン電流が流れる。そして、ゲート電極７５Ｇの電圧を制御することにより、ゲート電極７５Ｇ直下の空乏層を制御することができ、２次電子ガス中を走行するドレイン電流を制御することができる。
【０１０１】
以上、本実施形態に係る窒化物半導体装置５によれば、上記構成によって、素子の能動部位における貫通転位の密度は、選択成長マスク層２０の開口部分における貫通転位８０の密度と比較すると小さくなる。これにより、素子の能動部位の結晶性を向上させることができるので、素子のリーク電流を低減することができるとともに、高耐圧化を可能とすることができる。
【０１０２】
次に、本発明の第５の実施形態に係る窒化物半導体装置５の製造方法について、図８を用いて説明する。図８は、本発明の第５の実施形態に係る窒化物半導体装置５の製造方法における各工程の構成を示した断面図である。
【０１０３】
まず、図８（ａ）に示すように、第１の実施形態に係る窒化物半導体装置１と同様の工程（第１〜第５の工程）によって、シリコン基板１０上に、所定のパターンの選択成長マスク層２０を形成する。なお、本実施形態では、シリコン基板１０は、（１１１）面を表面に持つ基板であって、選択成長マスク層２０は、ｍ軸に平行、すなわちシリコン基板の（１−１０）面の法線に平行なストライプ状のパターンとする。
【０１０４】
次に、選択成長マスク層２０が形成されたシリコン基板１０を結晶成長炉に投入し、図８（ａ）に示すように、シリコン基板１０に接するようにして窒化物半導体層からなるバッファ層７１を結晶成長させる。また、バッファ層７１は、選択成長マスク層２０上にも形成されるように、シリコン基板１０の主面に対して水平方向にも結晶成長させる。
【０１０５】
なお、結晶成長炉は、窒化物半導体が成膜できる炉であればよく、ＭＢＥ法（分子線エピタキシー法）やＨＶＰＥ法（ハイドライド気相エピタキシー法）等も用いることができるが、量産性が高く薄膜制御が行いやすいＭＯＣＶＤ法を用いることが望ましい。本実施形態では、以下、ＭＯＣＶＤを用いた場合について説明する。
【０１０６】
結晶成長炉にシリコン基板１０を投入後、Ｈ2及びＮ2の混合ガス雰囲気において、１２００℃程度の高温でアニールを行う。次に、９００℃程度まで温度を下げて、トリメチルアルミニウム（ＴＭＡ）及びアンモニアガスを供給することにより、高炭素濃度の窒化アルミニウムからなる第１のバッファ層を２０ｎｍの膜厚で成膜する。次に、高炭素濃度の窒化アルミニウムを成膜した後、成長温度を１１００℃に再び上昇させて、上記と同様にして、ＴＭＡ及びアンモニアガスを供給し、低炭素濃度の窒化アルミニウムからなる第２のバッファ層を１５０ｎｍの膜厚で成膜する。次に、横方向の選択成長を促進させるために、ＴＭＧ及びアンモニアガスを供給することにより、窒化ガリウムからなる第３のバッファ層を成膜する。これにより、３層構造のバッファ層７１を形成することができる。
【０１０７】
次に、図８（ｂ）に示すように、バッファ層７１上に、緩衝層７２を形成する。本実施形態では、緩衝層７２として、Ａｌ0.2Ｇａ0.8Ｎ層とＡｌＮ層からなる超格子構造の緩衝層７２を膜厚が５００ｎｍ程度で成膜した。
【０１０８】
次に、図８（ｃ）に示すように、緩衝層７２上に、電子走行層７３を形成する。本実施形態では、電子走行層７３として、１０５０℃程度の温度によって膜厚が２μｍ程度のアンドープ窒化ガリウム層を成膜した。
【０１０９】
次に、図８（ｄ）に示すように、電子走行層７３上に、電子供給層７４を形成する。本実施形態では、電子供給層７４として、１１００℃程度の温度によって膜厚が５０ｎｍ程度のアンドープ窒化アルミニウムガリウム層を成膜した。
【０１１０】
以上の層を連続して成膜した後に、各層が形成されたシリコン基板１０を結晶成長炉から取り出す。
【０１１１】
次に、ＥＢ（電子ビーム）蒸着装置を用いて電子供給層７４上にＴｉとＡｌを順に成膜し、リフトオフ法によって不要部分を除去することにより、図８（ｅ）に示すように、オーミック電極としてのソース電極７５Ｓ及びドレイン電極７５Ｄを所定のパターンで形成する。
【０１１２】
次に、ソース電極７５Ｓ及びドレイン電極７５Ｄと同様の方法で、ＥＢ蒸着装置を用いて電子供給層７４上にＰｔとＡｕを順に成膜し、リフトオフ法によって不要部分を除去する。これにより、図８（ｆ）に示すように、ソース電極７５Ｓとドレイン電極７５Ｄとの間に、ゲート電極７５Ｇを所定のパターンで形成する。
【０１１３】
以上のようにして、本発明の第５の実施形態に係る窒化物半導体装置を製造することができる。
【０１１４】
以上、本発明に係る窒化物半導体装置およびその製造方法について、実施形態に基づいて説明してきたが、本発明は、上記の実施形態に限定されるものではない。例えば、各実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、本発明の趣旨を逸脱しない範囲で各実施の形態における構成要素及び機能を任意に組み合わせることで実現される形態も本発明に含まれる。
【産業上の利用可能性】
【０１１５】
本発明に係る窒化物半導体装置及びその製造方法は、窒化物半導体層を有する電界効果トランジスタ等、窒化物半導体を備えた電子デバイスに有用である。
【符号の説明】
【０１１６】
１、２、３、４、５  窒化物半導体装置
１０、１１  シリコン基板
１１ａ  凹部
１１ｂ  凸部
２０、２１  選択成長マスク層
３０、３１、３２、３３：窒化物半導体層
３０ａ  窒化アルミニウム層
３０ｂ  窒化ガリウム層
４０  酸化シリコンマスク層
５０  レジストマスク層
６０  空隙
７１  バッファ層
７２  緩衝層
７３  電子走行層
７４  電子供給層
７５Ｓ  ソース電極
７５Ｄ  ドレイン電極
７５Ｇ  ゲート電極
８０  貫通転位
【図１】
2012004486.tif 000003
【図２】
2012004486.tif 000004
【図４】
2012004486.tif 000005
【図５】
2012004486.tif 000006
【図６】
2012004486.tif 000007
【図７】
2012004486.tif 000008
【図８】
2012004486.tif 000009
【図３】
2012004486.tif 000010