(57)【要約】      （修正有）【課題】低コストで分極処理を実施できる圧電素子の製造方法、及び圧電素子を提供する。【解決手段】複数の超音波トランスデューサー２０を第一電極線２１１を介して直列接続した超音波トランスデューサー群２を形成する圧電素子形成工程と、一対の超音波トランスデューサー２０Ａ，２０Ｈの下部電極、上部電極、及び少なくとも１つの第一電極線２１１に分極用配線２２を接続する分極線接続工程と、少なくとも１つの分極処理対象となる超音波トランスデューサー２０に対して、分極用配線２２間に電源装置１１から電圧を印加して、分極処理を実施する分極処理工程とを備える。【選択図】図１
2012199325.tif 000002
【特許請求の範囲】
【請求項１】
支持体に下部電極、圧電膜、及び上部電極の順に積層して形成される圧電素子を複数形成し、当該複数の圧電素子の前記下部電極及び前記上部電極を、接続配線を介してそれぞれ電気的に直列接続した素子列を形成する圧電素子形成工程と、
前記素子列の両端の圧電素子において、前記上部電極及び前記下部電極のうち前記接続配線に接続されていない一方の電極、及び複数の前記接続配線のうち少なくとも１つの接続配線に分極用配線を接続する分極線接続工程と、
前記分極用配線間に分極処理用電圧を印加して、前記分極用配線間に挟まれた圧電素子を分極処理する分極処理工程と、
を備えることを特徴とする圧電素子の製造方法。
【請求項２】
請求項１に記載の圧電素子の製造方法において、
前記分極用配線は、前記素子列に沿って順次配置される第一分極用配線、第二分極用配線、および第三分極用配線を備え、
前記分極処理工程は、
前記第一分極用配線および前記第二分極用配線の間の圧電素子を分極処理する第一分極処理工程と、
前記第二分極用配線および前記第三分極用配線の間の圧電素子を分極処理する第二分極処理工程と、を備え、
前記第一分極処理工程において前記第一分極用配線および前記第二分極用配線の間の各圧電素子に印加される分圧と、前記第二分極処理工程において前記第二分極用配線および前記第三分極用配線の間の各圧電素子に印加される分圧とが等しい
ことを特徴とする圧電素子の製造方法。
【請求項３】
請求項２に記載の圧電素子の製造方法において、
前記第二分極処理工程は、前記第一分極処理工程の後に実施され、かつ当該第二分極処理工程において前記第一分極用配線は、前記第二分極用配線と同電位に設定される
ことを特徴とする圧電素子の製造方法。
【請求項４】
請求項２に記載の圧電素子の製造方法において、
前記第二分極処理工程は、前記第一分極処理工程の後に実施され、かつ、当該第二分極処理工程において前記第一分極用配線は解放状態である
ことを特徴とする圧電素子の製造方法。
【請求項５】
請求項１から請求項４のいずれかに記載の圧電素子の製造方法において、
前記素子列の両端の圧電素子において、前記上部電極及び前記下部電極のうち前記接続配線に接続されていない一方の電極に接続される前記分極用配線は、前記素子列の各圧電素子への信号入出力を行う駆動用配線である
ことを特徴とする圧電素子の製造方法。
【請求項６】
請求項１から請求項５のいずれかに記載の圧電素子の製造方法において、
前記分極処理工程は、各分極用配線に対して接触可能な複数のプローブピンを有し、かつ各プローブピンに対してそれぞれ異なる電位を設定可能なプローブカードを用い、電源装置からの前記分極処理用電圧を前記プローブピンから前記分極用配線間に印加させて前記分極処理を実施する
ことを特徴とする圧電素子の製造方法。
【請求項７】
請求項６に記載の圧電素子の製造方法において、
前記分極線接続工程は、前記プローブピンの接触により導通可能な分極用パッドを有する前記分極用配線を接続し、
前記分極処理工程の後に、前記分極用パッドを分断する分断処理工程を実施する
ことを特徴とする圧電素子の製造方法。
【請求項８】
請求項７に記載の圧電素子の製造方法において、
前記分極用配線は、前記接続配線が接続される配線本体と、前記配線本体から分岐する一対の分岐配線とを有し、
前記分極用パッドは、前記一対の分岐配線にそれぞれに設けられ、
前記分断処理工程は、前記プローブピンを介して、前記一対の分岐配線の前記分極用パッド間に分断用電圧を印加して、前記分極用パッドと前記配線本体とを溶断する
ことを特徴とする圧電素子の製造方法。
【請求項９】
請求項１から請求項８のいずれかに記載の圧電素子の製造方法により製造される
ことを特徴とする圧電素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電素子の製造方法、及び圧電素子に関する。
【背景技術】
【０００２】
従来、ＰＺＴ（ジルコン酸チタン酸鉛：lead zirconate titanate）などの圧電素子（圧電体）が知られ、このような圧電素子は、静電気によるダメージ等により、分極方向が当該圧電素子毎に変化してしまうため、分極処理が実施されることが知られている（例えば、特許文献１参照）。
特許文献１では、電源から１つの圧電素子に電圧を印加して、分極処理を実施した後、別の圧電素子を分極処理工程へ移動して、分極処理を実施している。このような分極処理方法では、圧電素子を分極処理した後、次の圧電素子を分極処理工程へ移動させる工程が必要となり、作業性が悪く、製造効率が低い。
そこで、圧電素子を分極処理工程へ移動させる工程を省略しつつ、製造効率を高めるために、複数の圧電素子を予め電気的に並列接続して、電源から各圧電素子に電圧を一度に印加して分極処理することが知られている（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−７３９４１号公報
【特許文献２】特開平９−１４８６４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献２のように、複数の圧電素子を電気的に並列接続したセンサーを、振動等を検出する受信センサーとして用いた場合、センサーから出力される電気信号が小さくなって、検出精度が低下するおそれがある。
これに対して、複数の圧電素子を電気的に直列接続した受信センサーでは、出力される電気信号が大きくなり、検出精度を高めることができる。ところが、複数の圧電素子を電気的に直列接続して、全ての圧電素子に電圧を一度に印加し、分極処理を実施しようとすると、１つの圧電素子を分極処理するために必要な電圧に対して圧電素子の個数分の出力電圧が必要となる。この場合には、電源装置の出力電圧には制限があるため、分極処理を実施できる圧電素子の数が制限されてしまう。そこで、電源装置の出力電圧を確保しようとすると、電源装置が大型化し、コストがかかるという問題がある。
【０００５】
本発明は、低コストで分極処理を実施できる圧電素子の製造方法、及び圧電素子を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の圧電素子の製造方法は、支持体に下部電極、圧電膜、及び上部電極の順に積層して形成される圧電素子を複数形成し、当該複数の圧電素子の前記下部電極及び前記上部電極を、接続配線を介してそれぞれ電気的に直列接続した素子列を形成する圧電素子形成工程と、前記素子列の両端の圧電素子において、前記上部電極及び前記下部電極のうち前記接続配線に接続されていない一方の電極、及び複数の前記接続配線のうち少なくとも１つの接続配線に分極用配線を接続する分極線接続工程と、前記分極用配線間に分極処理用電圧を印加して、前記分極用配線間に挟まれた圧電素子を分極処理する分極処理工程と、を備えることを特徴とする。
なお、本発明では、圧電素子形成工程と分極線接続工程とを、別工程としているが、例えば同一工程で実施し、上部電極形成時に、同時に分極用配線を形成するものであってもよい。
【０００７】
本発明によれば、分極線接続工程において、素子列を構成する複数の圧電素子を、複数の圧電素子群に分割するように、分極用配線を形成する。ここで、分極用配線は、少なくとも１つの圧電素子を挟むように形成されていればよい。そして、分極処理工程では、直列接続された複数の圧電素子のうち、例えば素子列に沿って並ぶ少なくとも２つの分極用配線に分極処理用電圧を印加して分極処理を実施する。
このような方法を用いることで、分極用配線により挟まれた少なくとも１つの圧電素子に対して分極処理を実施するため、直列接続された全ての圧電素子に電圧を一度に印加して分極処理を実施する場合に比べて、電源装置の出力電圧を低くできる。したがって、電源装置の出力電圧を低くできるため、電源装置が大型化することなく、低コストで圧電素子の分極処理を実施できる。
【０００８】
本発明の圧電素子の製造方法では、前記分極用配線は、前記素子列に沿って順次配置される第一分極用配線、第二分極用配線、および第三分極用配線を備え、前記分極処理工程は、前記第一分極用配線および前記第二分極用配線の間の圧電素子を分極処理する第一分極処理工程と、前記第二分極用配線および前記第三分極用配線の間の圧電素子を分極処理する第二分極処理工程と、を備え、前記第一分極処理工程において前記第一分極用配線および前記第二分極用配線の間の各圧電素子に印加される分圧と、前記第二分極処理工程において前記第二分極用配線および前記第三分極用配線の間の各圧電素子に印加される分圧とが等しいことが好ましい。
【０００９】
ここで、前記第一分極用配線および前記第二分極用配線の間に配置される圧電素子の数と、前記第二分極用配線および前記第三分極用配線の間に配置される圧電素子の数が異なっていてもよく、第一分極処理工程と第二分極処理工程において、分極処理用電圧を印加することで、各圧電素子に印加される分圧が同じであればよい。
なお、本発明で述べる、「各圧電素子に印加される分圧が同一である」とは、分極処理により各圧電素子の極性が同一の極性となることを意味し、分圧値に多少のばらつきがあった場合でも、各圧電素子の極性が同一になる場合、本発明に含まれるものである。すなわち、圧電素子の分極処理では、一定以上の電圧を印加することで極性を揃えることが可能となり、各圧電素子に一定以上の分圧が加わっていれば、極性を揃えることができる。
この発明では、素子列に沿って順に配置された分極配線に対して、順次第一分極処理工程および第二分極処理工程を繰り返す。これにより、素子列を構成する全圧電素子に対して効率的に分極処理を実施することができ、かつ上記のように、各第一分極処理工程、第二分極処理工程において、分極処理用電圧を小さく設定することができるため、低コストで圧電処理の分極処理を実施できる。
【００１０】
なお、第一分極処理工程および第二分極処理工程は、同時に実施されてもよく、後述のように、例えば第一分極処理工程の後、第二分極処理工程を実施してもよい。
第一分極処理工程と第二分極処理工程を同時に実施する場合、第一分極用配線を第一電位に設定し、第二分極用配線に第二電位を設定し、第三分極用配線を第三電位に設定する。この時、第一電位、第二電位、第三電位の順に電位が小さく（又は大きく）なるように設定して、各圧電体に印加される分圧が略同一となるにようにする。このような方法でも、第一分極処理工程により分極処理する各圧電素子と、第二分極処理工程により分極処理する各圧電素子との極性を揃えることができる。
【００１１】
本発明の圧電素子の製造方法では、前記第二分極処理工程は、前記第一分極処理工程の後に実施され、かつ当該第二分極処理工程において前記第一分極用配線は、前記第二分極用配線と同電位に設定されることが好ましい。
【００１２】
この発明では、第一分極処理工程と実施した後、第二分極処理工程において、第一分極用配線と第二分極用配線とを同電位に設定する。これにより、第一分極処理工程により分極処置が実施された各圧電素子は、０電位に設定されるため、極性の変化がなく、第二分極用配線と第三分極用配線とに挟まれた圧電素子にのみ分極処理用電圧が印加されて分極処理が実施される。このため、第一分極処理工程および第二分極処理工程を順次繰り返すことで、素子列を構成する全圧電素子の極性を均一な極性にすることができる。
【００１３】
本発明の圧電素子の製造方法では、前記第二分極処理工程は、前記第一分極処理工程の後に実施され、かつ、当該第二分極処理工程において前記第一分極用配線は解放状態であることが好ましい。
【００１４】
この発明では、第一分極処理工程の後に、第二分極処理工程を実施するが、この際、先に分極処理が行われた第一分極用配線は、解放状態（オープン）とされる。したがって、第２分極処理工程において、第一分極用配線および第二分極用配線により挟まれた圧電素子には、電圧が印加されず、極性が変化することがない。
このため、第一分極処理工程および第二分極処理工程を順次繰り返すことで、素子列を構成する全圧電素子の極性を均一な極性にすることができる。
【００１５】
本発明の圧電素子の製造方法では、前記素子列の両端の圧電素子において、前記上部電極及び前記下部電極のうち前記接続配線に接続されていない一方の電極に接続される前記分極用配線は、前記素子列の各圧電素子への信号入出力を行う駆動用配線であることが好ましい。
【００１６】
この発明では、素子列の両端の圧電素子に接続される分極用配線として、素子列に信号を入力する、または素子列から出力された信号を検出するための駆動用配線である。したがって、駆動用配線と分極用配線とが兼用であるため、分極用配線の本数を少なくでき、製造工程を簡素化できる。
【００１７】
本発明の圧電素子の製造方法では、前記分極処理工程は、各分極用配線に対して接触可能な複数のプローブピンを有し、かつ各プローブピンに対してそれぞれ異なる電位を設定可能なプローブカードを用い、電源装置からの前記分極処理用電圧を前記プローブピンから前記分極用配線間に印加させて前記分極処理を実施することが好ましい。
【００１８】
この発明では、分極処理を行う際、プローブカードのプローブピンを、各分極用配線に接触させて、各プローブピンに対して電位を設定する。これにより、例えば分極処理工程を行う毎に、分極用配線を順次接続し直す手間を省け、より簡単に分極処理を行うことができる。
【００１９】
また、本発明の圧電素子の製造方法では、前記分極線接続工程は、前記プローブピンの接触により導通可能な分極用パッドを有する前記分極用配線を接続し、前記分極処理工程の後に、前記分極用パッドを分断する分断処理工程を実施することが好ましい。
【００２０】
分極用配線の線幅が小さい場合では、上述のようなプローブピンを正確に分極用配線に接触させることが困難となる。これに対して、本発明では、分極線設極工程において、分極用配線にプローブピンが接触可能な分極用パッドを形成する。これにより、分極処理工程の作業を容易に実施することができる。
一方、このような分極パッドは、分極処理後に不要となるものであり、分極用パッドが分極用配線を介して接続配線に接続されたままである場合、これらの分極用パッド間で寄生容量が並列に形成されることになる。この場合、圧電素子からの出力信号がこれらの寄生容量に分散され、信号値が低下してしまう。これに対して、本発明によれば、分極処理後、分極用パッドと分極用配線とを分断する分断処理工程を備える。このため、製品完成時に不要となる分極用パッドを圧電素子から分離させることができ、寄生容量による出力信号の低下を防止できる。
【００２１】
本発明の圧電素子の製造方法では、前記分極用配線は、前記接続配線が接続される配線本体と、前記配線本体から分岐する一対の分岐配線とを有し、前記分極用パッドは、前記一対の分岐配線にそれぞれに設けられ、前記分断処理工程は、前記プローブピンを介して、前記一対の分岐配線の前記分極用パッド間に分断用電圧を印加して、前記分極用パッドと前記配線本体とを溶断することが好ましい。
【００２２】
分断処理工程としては、例えばウエハー基板を切断することで、分極用パッドを切り離してもよいが、この場合、分断処理工程を別途必要とし、工程数が増大する。
これに対して、本発明によれば、一対の分岐配線の分極用パッド間に、分断用電圧を印加することで、配線本体と分岐配線とが分断され、分極用パッド及び分岐配線を配線本体から容易に分断できる。すなわち、第二分極処理工程の後、プローブカードの各プローブピンから出力する電圧値を変更するだけで、容易に分断処理工程を実施できる。
【００２３】
本発明の圧電素子は、上述した圧電素子の製造方法により製造されることを特徴とする。
本発明によれば、上述した製造方法により圧電素子を製造するので、圧電素子を低コストで分極処理できる。したがって、このような方法により製造された圧電素子は、圧電体の分極方向が一様に揃えられるので、圧電素子の性能を向上させることができる。
【図面の簡単な説明】
【００２４】
【図１】本発明に係る第一実施形態の分極処理装置及び超音波トランスデューサー群を示す模式図。
【図２】第一実施形態の超音波トランスデューサーの概略構成を示す断面図、及び平面図。
【図３】第一実施形態の分極処理工程を示す図。
【図４】本発明に係る第二実施形態の超音波トランスデューサー群を示す模式図。
【図５】第二実施形態の切断工程後の超音波トランスデューサー群を示す模式図。
【図６】本発明に係る第三実施形態の超音波トランスデューサー群を示す模式図。
【図７】第三実施形態の超音波トランスデューサー群の一部を拡大した模式図。
【図８】第三実施形態の分極処理工程を示す図。
【図９】第三実施形態の溶断処理工程後の超音波トランスデューサー群を示す模式図。
【図１０】本発明に係る第四実施形態の分極処理工程を示す図。
【図１１】本発明に係る第五実施形態の分極処理工程を示す図。
【図１２】本発明に係る第六実施形態の超音波トランスデューサー群を示す模式図。
【図１３】本発明に係る第七実施形態の超音波トランスデューサー群を示す模式図。
【発明を実施するための形態】
【００２５】
［第一実施形態］
以下、本発明に係る第一実施形態を図面に基づいて説明する。
〔１．分極処理装置の概略構成〕
図１は、本実施形態に係る分極処理装置１及び超音波トランスデューサー群２を示す模式図である。
分極処理装置１は、後述する超音波トランスデューサー２０を分極処理するものであり、超音波トランスデューサー群２に接続される。この分極処理装置１は、図１に示すように、電源装置１１と、スイッチングマトリックス１２と、プローブカード１３とを備える。
【００２６】
超音波トランスデューサー群２は、図示を省略したがウエハー上に形成されており、分極処理された後、全体がチップとして切り出される。この超音波トランスデューサー群２（本発明の素子列を構成）は、電気的に直列接続された８つの超音波トランスデューサー２０（２０Ａ〜２０Ｈ）を備える。本実施形態では、８つの超音波トランスデューサー２０に対して分極処理を行うが、個数については、これに限定されるものではない。なお、本実施形態では、位置的に隣り合う超音波トランスデューサー２０を直列に接続する構成を示したが、これに限定されるものではなく、例えば複数の超音波トランスデューサー２０がランダムに直列接続される構成などとしてもよい。
なお、超音波トランスデューサー群２の詳細な構成の説明は、後述する。
【００２７】
電源装置１１は、スイッチングマトリックス１２に接続されており、例えば、交流電圧を直流電圧に変換して出力するものである。
スイッチングマトリックス１２は、電源装置１１及びプローブカード１３に接続されており、外部からの入力によって、電源装置１１から入力された電圧の出力先を切り換える。
プローブカード１３は、スイッチングマトリックス１２に接続されており、複数の針１４（本発明のプローブピンを構成）を備える。この針１４は、後述するプロービングパッド２３に接触することで、電源装置１１からの電圧を後述する超音波トランスデューサー２０へ印加する。
【００２８】
分極処理装置１は、超音波トランスデューサー２０を分極処理する際、プロービングパッド２３にプローブカード１３の針１４を接触させて、複数の超音波トランスデューサー２０に対して、電源装置１１から電圧を印加させることで分極処理する。
なお、分極処理方法についての詳細は、後述する。
【００２９】
〔２．超音波トランスデューサーの構成〕
図２は、本実施形態の超音波トランスデューサー２０の概略構成を示す断面図、及び平面図である。
超音波トランスデューサー２０は、図示しない検出回路からの信号に基づいて超音波を送信する素子であり、また、被検出体等で反射された超音波を受信して電気信号に変換し、検出回路に出力する素子である。
超音波トランスデューサー２０は、図２に示すように、開口部３１Ａが形成された支持体３１と、支持体３１上を覆い、開口部３１Ａを閉塞する支持膜３２と、支持膜３２上に形成される圧電体３３とを備えている。
【００３０】
支持体３１に形成される開口部３１Ａは、例えば、平面視で円形状に形成されている。これにより、開口部３１Ａの内側の支持膜３２であるダイアフラム３２１において、ダイアフラム３２１の撓みに対する応力を均一にすることができる。
【００３１】
支持膜３２は、支持体３１上で、開口部３１Ａを閉塞する状態に成膜されている。この支持膜３２は、例えばＳｉＯ２層とＺｒＯ２層との２層構造により構成されている。ここで、ＳｉＯ２層は、支持体３１がＳｉ基板である場合、基板表面を熱酸化処理することで成膜することができる。また、ＺｒＯ２層は、ＳｉＯ２層上に例えばスパッタリングなどの手法により成膜される。ここで、ＺｒＯ２層は、後述する圧電膜３３２として例えばＰＺＴを用いる場合に、ＰＺＴを構成するＰｂがＳｉＯ２層に拡散することを防止するための層である。また、ＺｒＯ２層は、圧電体３３の歪みに対する撓み効率が向上させるなどの効果もある。
【００３２】
圧電体３３は、支持膜３２の上層に積層される下部電極３３１と、下部電極３３１上に形成される圧電膜３３２と、圧電膜３３２上に形成される上部電極３３３とを備える。
また、下部電極３３１には、図２に示すように支持膜３２上に沿って下部電極線３３４が引き出されている。また、上部電極３３３には、支持膜３２上に沿って下部電極線３３４の引き出し方向とは反対側に向けて、上部電極線３３５が引き出されている。
【００３３】
圧電膜３３２は、例えばＰＺＴ（ジルコン酸チタン酸鉛：lead zirconate titanate）を膜状に成膜することで形成される。なお、本実施形態では、圧電膜３３２としてＰＺＴを用いるが、電圧を印加することで、面内方向に収縮することが可能な素材であれば、いかなる素材を用いてもよく、例えばチタン酸鉛（ＰｂＴｉＯ３）、ジルコン酸鉛（ＰｂＺｒＯ３）、チタン酸鉛ランタン（（Ｐｂ、Ｌａ）ＴｉＯ３）などを用いてもよい。
【００３４】
〔３．超音波トランスデューサー群の概略構成〕
超音波トランスデューサー群２は、図１に示すように、８つの超音波トランスデューサー２０（２０Ａ〜２０Ｈ）と、各超音波トランスデューサー２０を電気的に直列接続する９本の電極線２１と、９本の電極線２１にそれぞれ接続される９本の分極用配線２２と、９本の分極用配線２２の一端にそれぞれ接続される９個のプロービングパッド２３（２３ａ〜２３ｉ）と、直列接続された超音波トランスデューサー２０の両端に位置する超音波トランスデューサー２０Ａ，２０Ｈから延びる電極線２１に接続される一対の検出端子２４とを備える。なお、ここでは、説明の簡略化のため、８つの超音波トランスデューサー２０が設けられ、９本の分極用配線２２が接続される例を示すが、超音波トランスデューサー２０や分極用配線２２の数については限定されるものではない。
【００３５】
電極線２１は、図１及び図２に示すように、下部電極線３３４及び上部電極線３３５と、下部電極線３３４または上部電極線３３５のいずれか一方とで構成される。
具体的に、電極線２１は、下部電極線３３４及び上部電極線３３５が導通して各超音波トランスデューサー２０間を接続する第一電極線２１１（接続配線）と、超音波トランスデューサー２０Ａ，２０Ｈと検出端子２４とを接続する第二電極線２１２とを備える。
第二電極線２１２は、超音波トランスデューサー２０Ａと検出端子２４とを接続する下部電極線３３４と、超音波トランスデューサー２０Ｈと検出端子２４とを接続する上部電極線３３５とで構成される。
【００３６】
分極用配線２２は、互いに隣り合う超音波トランスデューサー２０Ｂ〜２０Ｇを接続する第一電極線２１１（下部電極線３３４及び上部電極線３３５）に接続される７本の第一分極用配線２２１と、超音波トランスデューサー２０Ａ，２０Ｈの隣の超音波トランスデューサー２０Ｂ，２０Ｇとは反対側に接続される第二電極線２１２（下部電極線３３４または上部電極線３３５）に接続される２本の第二分極用配線２２２とで構成される。
【００３７】
なお、各超音波トランスデューサーの分極処理時には、プロービングパッド２３は、プローブカード１３の針１４が接触することで電源装置１１に導通する。これにより、電源装置１１から出力される電圧が分極用配線２２を介して超音波トランスデューサー２０に入力される。
検出端子２４は、例えば超音波受信装置などに、超音波トランスデューサー群２が実装された際に、図示しない検出回路が接続される端子である。つまり、超音波トランスデューサー２０に超音波が入力されて、圧電体３３から出力電圧が出力された際に、その出力電圧が検出端子２４を介して検出回路に出力される。
【００３８】
〔４．超音波トランスデューサーの製造方法〕
次に、超音波トランスデューサーの製造方法について、図１及び図２を参照して、超音波トランスデューサー群２の形成工程（圧電素子形成工程及び分極線接続工程）を説明し、図３を参照して、分極処理工程（第一分極処理工程及び第二分極処理工程）を説明する。
【００３９】
（４−１．超音波トランスデューサー群の形成工程）
まず、平面視円形状の開口部３１Ａを有する支持体３１（Ｓｉ）を熱酸化処理し、支持体３１の表面にＳｉＯ２層を形成する。さらに、このＳｉＯ２層上にＺｒ層をスパッタリングにより成膜し、このＺｒ層を酸化することでＺｒＯ２層を形成する。これにより、支持膜３２が、支持体３１上に、開口部３１Ａを閉塞するように形成される。
そして、支持膜３２上に下部電極３３１、圧電膜３３２、及び上部電極３３３の順に、例えばスパッタリングなどにより積層形成することで圧電体３３が形成される。これにより、超音波トランスデューサー２０が形成される。
圧電体３３を形成する際、上部電極３３３から引き出し形成された上部電極線３３５は、隣の圧電体３３の下部電極３３１から引き出し形成された下部電極線３３４に重なるように形成される。このため、互いに隣り合う圧電体３３間が下部電極線３３４及び上部電極線３３５（第一電極線２１１）により互いに導通されて、超音波トランスデューサー２０が電気的に直列接続される。
この際、超音波トランスデューサー２０Ｈの下部電極３３１から下部電極線３３４を引き出し形成する際、下部電極線３３４に接続される１本の第二分極用配線２２２を同時に形成する。そして、超音波トランスデューサー２０Ａ〜２０Ｇの上部電極３３３から引き出し形成された上部電極線３３５に接続される７本の第一分極用配線２２１及び１本の第二分極用配線２２２を同時に形成する。さらに、分極用配線２２の他端にプロービングパッド２３（２３ａ〜２３ｉ）をそれぞれ接続する。
【００４０】
また、直列接続された超音波トランスデューサー２０の一端に位置する超音波トランスデューサー２０Ａから引き出し形成された下部電極線３３４（第二電極線２１２）に検出端子２４を接続し、超音波トランスデューサー２０Ｈから引き出し形成された上部電極線３３５（第二電極線２１２）に検出端子２４を接続する。
以上により、超音波トランスデューサー２０Ａ〜２０Ｈが９本の電極線２１を介して電気的に直列接続され、分極用配線２２にプロービングパッド２３が接続された状態の超音波トランスデューサー群２が形成される。
なお、本実施形態では、超音波トランスデューサー群２を本発明に係る圧電素子形成工程及び分極線接続工程の同一工程で形成したが、本発明に係る圧電素子形成工程及び分極線接続工程を別工程で形成してもよい。
【００４１】
（４−２．分極処理工程）
次に、図３を参照して、超音波トランスデューサー２０の分極処理工程について説明する。
図３は、超音波トランスデューサー２０Ａから超音波トランスデューサー２０Ｈに対して、電源装置１１から出力される電圧Ｖｘをどの順序で分極処理工程を実施するかを示したものである。図３に示すように、超音波トランスデューサー２０Ａから順に１つずつ分極処理を実施する。
まず、超音波トランスデューサー２０Ａを分極処理する場合、電源装置１１により、プロービングパッド２３ａに対して電位Ｖｘが設定され、プロービングパッド２３ｂからプロービングパッド２３ｉに対して、０電位が設定されるように、スイッチングマトリックス１２を制御する（第一分極処理工程）。
これにより、プロービングパッド２３ａ，２３ｂ間に分極処理用電圧（Ｖｘ）が印加され、超音波トランスデューサー２０Ａの圧電体３３における極性の方向が一方向に揃う。この場合、プロービングパッド２３ａが接続される分極用配線２２が本発明の第一分極用配線となり、プロービングパッド２３ｂが接続される分極用配線２２が本発明の第二分極用配線となる。
【００４２】
次に、超音波トランスデューサー２０Ｂを分極処理する場合、プロービングパッド２３ａの電位Ｖｘを維持して、プロービングパッド２３ｂに対して電位Ｖｘが設定される。また、プロービングパッド２３ｃからプロービングパッド２３ｉに対して、電源装置１１により、０電位が設定されるように、スイッチングマトリックス１２を制御する（第二分極処理工程）。
これにより、超音波トランスデューサー２０Ａの圧電体３３は、下部電極３３１及び上部電極３３３間で同電位となるため、極性の方向が一方向に揃った状態で維持される。また、超音波トランスデューサー２０Ｂの圧電体３３は、分極処理により極性の方向が一方向に揃えられる。すなわち、超音波トランスデューサー２０Ａ、２０Ｂの圧電体３３の極性が同一方向に揃えられる。この場合、プロービングパッド２３ｃが接続される分極用配線２２が本発明の第三分極用配線となる。
同様にして、超音波トランスデューサー２０Ｃを分極処理する場合、プロービングパッド２３ａ，２３ｂの電位Ｖｘを維持して、プロービングパッド２３ｃに対して電圧Ｖｘを設定する。また、プロービングパッド２３ｄからプロービングパッド２３ｉに対して、電源装置１１から電位０を設定するように、スイッチングマトリックス１２を設定する。
これにより、超音波トランスデューサー２０Ａ，２０Ｂの圧電体３３は、下部電極３３１及び上部電極３３３間で同電位となるため、極性の方向が一方向に揃った状態を維持して、超音波トランスデューサー２０Ｃの圧電体３３における極性の向きが一方向に揃えられる。この場合、プロービングパッド２３ａ，２３ｂが接続される分極用配線２２が本発明の第一分極用配線となり、プロービングパッド２３ｃが接続される分極用配線２２が本発明の第二分極用配線となり、プロービングパッド２３ｄが接続される分極用配線２２が本発明の第三分極用配線となる。
【００４３】
そして、以上の第二分極処理工程を繰り返して、超音波トランスデューサー２０Ｄ〜２０Ｈに対して分極処理をそれぞれ行う。
これにより、超音波トランスデューサー２０Ｄ〜２０Ｈの各圧電体３３における極性の方向が一方向に揃えられる。
【００４４】
上述した第一実施形態によれば、以下の効果を奏する。
本実施形態によれば、直列接続された８つの超音波トランスデューサー２０のうち、まず、超音波トランスデューサー２０Ａに対してプロービングパッド２３ａから電圧Ｖｘを印加し、分極処理を実施する。すなわち、１つ超音波トランスデューサー２０に対して分極処理を実施するため、直列接続された全ての超音波トランスデューサー２０に電圧を一度に印加して分極処理を実施する場合に比べて、電源装置１１の出力電圧を低くできる。
また、超音波トランスデューサー２０Ａの次に分極処理対象となる超音波トランスデューサー２０Ｂを分極処理する際、超音波トランスデューサー２０Ａを同電位とし、超音波トランスデューサー２０Ｂを分極処理する。この場合でも、超音波トランスデューサー２０Ｂのみを分極処理するため、全ての超音波トランスデューサー２０を一度に分極処理する場合に比べて、電源装置１１の出力電圧を低くできる。この時、第一分極処理工程で分極処理が行われた超音波トランスデューサー２０Ａに対しては、電位差が発生しないため、超音波トランスデューサー２０Ａの圧電体３３における分極方向が崩れることがない。そして、第二分極処理工程を順次行うことにより、複数の超音波トランスデューサー２０の全てに対して、分極処理を行うことができる。
以上のように、電源装置１１の出力電圧を低くできるため、電源装置１１が大型化することなく、低コストで超音波トランスデューサー２０の分極処理を実施できる。
【００４５】
［第二実施形態］
図４は、第二実施形態に係る超音波トランスデューサー群２Ａのみを示す模式図であり、分極処理装置１は、前記第一実施形態と同一であり、図示を省略する。
前記第一実施形態での超音波トランスデューサー群２は、全体がウエハー上に形成され、分極処理された後、全体がチップとして切り出されるが、第二実施形態での超音波トランスデューサー群２Ａは、プロービングパッド２３が切り出されるチップの外部に設けられ、ウエハーから切り出される際、分極用配線２２Ａとプロービングパッド２３とを切断する切断処理工程（分断処理工程）を有する点で相違する。
なお、以下の説明では、前記第一実施形態と同一構成要素については、同一符号を付し、説明を省略する。また、以下では、本実施形態の分極処理工程を主に説明する。
【００４６】
分極用配線２２Ａは、図４に示すように、前記第一実施形態の分極用配線２２に比べて長く形成されており、チップの外部まで延び、先端にプロービングパッド２３が接続されている。また、分極用配線２２Ａは、電極線２１よりも細く形成されている。これにより、分極用配線２２Ａは、切断装置（例えば、カッター等）で切断され易くなっている。
【００４７】
図５は、プロービングパッド２３が切り離された超音波トランスデューサー群２Ａを示す図である。
本実施形態では、分極処理工程を前記第一実施形態と同一の工程により行う。そして、分極処理工程を行った後、切断処理工程（分断処理工程）を行う。
具体的に、分極処理工程を終えた後、ウエハー上の超音波トランスデューサー群２Ａをチップとして切り出す際に、プロービングパッド２３を超音波トランスデューサー群２Ａから図４に示す破線部分で切断装置を用いて切り離す。そして、図５に示すように、プロービングパッド２３が切断された超音波トランスデューサー群２Ａがチップとして切り出される。
【００４８】
上述した第二実施形態によれば、前記第一実施形態の効果の他、以下の効果を奏する。
本実施形態によれば、分極処理を行う際、プローブカード１３の針１４を、各分極用配線２２Ａに設けられたプロービングパッド２３に接触させて、各針１４に対して電位を設定する。これにより、例えば第二分極処理工程を行う毎に、分極用配線２２Ａを順次接続し直す手間を省け、より簡単に分極処理を行うことができる。
一方、分極処理後、プロービングパッド２３は不要となるものであり、プロービングパッド２３が分極用配線２２Ａを介して電極線２１に接続されたままである場合、これらのプロービングパッド２３間で寄生容量が並列に形成されることになる。この場合、超音波トランスデューサー２０からの出力信号がこれらの寄生容量に分散され、信号値が低下してしまう。これに対して、本実施形態によれば、分極処理後、プロービングパッド２３と分極用配線２２Ａとを分断する分断処理工程を備える。このため、製品完成時に不要となるプロービングパッド２３を超音波トランスデューサー２０から分離させることができ、寄生容量による出力信号の低下を防止できる。
【００４９】
［第三実施形態］
図６は、第三実施形態に係る超音波トランスデューサー群２Ｂのみを示す模式図であり、分極処理装置１は、前記第一実施形態と同一であり、図示を省略する。
前記第一実施形態及び前記第二実施形態では、分極用配線２２，２２Ａに対して１つのプロービングパッド２３が接続されていたが、本実施形態では、分極用配線２２Ｂは、配線本体２２Ｂ１と、配線本体２２Ｂ１から２つに分岐する分岐配線２２Ｂ２，２２Ｂ３とを有し、分岐された２つの分岐配線２２Ｂ２，２２Ｂ３にそれぞれプロービングパッド２３が接続される点で相違する。また、前記第二実施形態では、ウエハー上の超音波トランスデューサー群２Ａをチップとして切り出す際に、プロービングパッド２３を超音波トランスデューサー群２Ａから切り離していたが、本実施形態では、分極処理工程の後、高電圧を印加して、配線本体２２Ｂ１と分岐配線２２Ｂ２，２２Ｂ３とを溶断して、配線本体２２Ｂ１から分岐配線２２Ｂ２，２２Ｂ３、及びプロービングパッド２３を切り離す溶断処理工程（分断処理工程）を有する点で相違する。
【００５０】
分極用配線２２Ｂは、上述したように、配線本体２２Ｂ１と、配線本体２２Ｂ１から２つに分岐する一対の分岐配線２２Ｂ２，２２Ｂ３とを有する。この分岐した２本の分岐配線２２Ｂ２，２２Ｂ３は、配線本体２２Ｂ１よりも細く形成されている。そして、各分岐配線２２Ｂ２，２２Ｂ３の先端には、プロービングパッド２３がそれぞれ接続されている。
例えば、超音波トランスデューサー２０Ａと検出端子２４とを接続する第一電極線２１１に接続された分極用配線２２Ｂを２つに分岐した一方の分岐配線２２Ｂ２には、プロービングパッド２３ａが接続される。また、他方の分岐配線２２Ｂ３には、プロービングパッド２３ａ´が接続される。このため、プロービングパッド２３は、プロービングパッド２３ａ，２３ａ´〜２３ｉ，２３ｉ´の１８個となる。
【００５１】
ここで、図７は、図６の破線で囲まれた部分を拡大した拡大図である。
分極用配線２２Ｂにおいて、図７に示すように、配線本体２２Ｂ１、分岐配線２２Ｂ２、及び分岐配線２２Ｂ３の一端がそれぞれ細く形成され、導通されている。これにより、溶断処理工程において、配線本体２２Ｂ１、分岐配線２２Ｂ２、及び分岐配線２２Ｂ３の導通部分で溶断されやすくなっている。
【００５２】
次に、第三実施形態に係る分極処理工程、及び溶断処理工程について、図８及び図９を参照して説明する。
まず、超音波トランスデューサー２０Ａを分極処理する場合、プロービングパッド２３ａ，２３ａ´に対して電源装置１１から電圧Ｖｘが印加されるとともに、プロービングパッド２３ｂ，２３ｂ´〜２３ｉ，２３ｉ´に対して、電源装置１１から電圧０が印加されるように、スイッチングマトリックス１２（図１参照）を設定する（第一分極処理工程）。
これにより、超音波トランスデューサー２０Ａの圧電体３３における極性の方向が一方向に揃う。
【００５３】
次に、超音波トランスデューサー２０Ｂを分極処理する場合、プロービングパッド２３ａ，２３ａ´に印加される電圧Ｖｘを維持して、プロービングパッド２３ｂ，２３ｂ´に対して電源装置１１から電圧Ｖｘが印加されるとともに、プロービングパッド２３ｃ，２３ｃ´〜２３ｉ，２３ｉ´に対して、電源装置１１から電圧０が印加されるように、スイッチングマトリックス１２を設定する（第二分極処理工程）。
これにより、超音波トランスデューサー２０Ａの圧電体３３は、下部電極３３１及び上部電極３３３間で同電位となるため、極性の方向が一方向に揃った状態を維持して、超音波トランスデューサー２０Ｂの圧電体３３における極性の方向が一方向に揃う。
【００５４】
以上の第二分極処理工程を繰り返して、超音波トランスデューサー２０Ｃ〜２０Ｈに対して分極処理をそれぞれ行う。
これにより、超音波トランスデューサー２０Ｃ〜２０Ｈの各圧電体３３における極性の方向が一方向に揃う。
【００５５】
次に、分極用配線２２Ｂの配線本体２２Ｂ１と分岐配線２２Ｂ２，２２Ｂ３とを溶断する溶断処理工程を説明する。
分極処理工程を終えると、プローブカード１３（図１参照）を介して、プロービングパッド２３ａ〜２３ｉに対して電源装置１１から分断用電圧Ｖ０が印加されるとともに、プロービングパッド２３ａ´〜２３ｉ´に対して、電源装置１１から電圧０が印加されるように、スイッチングマトリックス１２を設定する。ここで、分断用電圧Ｖ０は、分極処理を行う際の電圧Ｖｘよりも高い高電圧であり、配線本体２２Ｂ１と分岐配線２２Ｂ２，２２Ｂ３とを溶断可能な電圧値である。
これにより、図９に示すように、配線本体２２Ｂ１と分岐配線２２Ｂ２，２２Ｂ３とが溶断され、プロービングパッド２３ａ，２３ａ´〜２３ｉ，２３ｉ´が配線本体２２Ｂ１から分離される。
【００５６】
上述した第三実施形態によれば、前記第一実施形態及び前記第二実施形態の効果の他、以下の効果を奏する。
本実施形態によれば、一対の分岐配線２２Ｂ２，２２Ｂ３に接続されたプロービングパッド２３ａ，２３ａ´〜２３ｉ，２３ｉ´間に、分断用電圧Ｖｘを印加することで、配線本体２２Ｂ１と分岐配線２２Ｂ２，２２Ｂ３とが分断され、プロービングパッド２３ａ，２３ａ´〜２３ｉ，２３ｉ´及び分岐配線２２Ｂ２，２２Ｂ３を配線本体２２Ｂ１から容易に分断できる。すなわち、第二分極処理工程の後、プローブカード１３の各針１４から出力する電圧値を変更するだけで、容易に溶断処理工程を実施できる。
【００５７】
［第四実施形態］
次に、本発明に係る第四実施形態について、図面に基づいて説明する。
上記第一から第三実施形態では、分極処理工程において、図３に示すように、第二分極処理工程において、第一分極用配線の電位をＶｘに維持し、第二分極用配線の電位をＶｘに設定し、第三分極用配線の電位を０に設定した。
これに対して、第四実施形態では、図１０に示すように、分極処理工程における電圧を設定する。
【００５８】
図１０は、第四実施形態の分極処理工程において、超音波トランスデューサー２０Ａから超音波トランスデューサー２０Ｈに対して、電源装置１１から出力される電圧Ｖｘをどの順序で分極処理工程を実施するかを示したものである。
本実施形態においても、図１０に示すように、超音波トランスデューサー２０Ａから順に１つずつ分極処理を実施する。
まず、超音波トランスデューサー２０Ａを分極処理する場合、プロービングパッド２３ａに対して電位Ｖｘが印加されるとともに、プロービングパッド２３ｂからプロービングパッド２３ｉに対して、電源装置１１から０電位が印加されるように、スイッチングマトリックス１２を設定する（第一分極処理工程）。
これにより、プロービングパッド２３ａ，２３ｂ間に分極処理用電圧（Ｖｘ）が印加され、超音波トランスデューサー２０Ａの圧電体３３における極性の方向が一方向に揃う。この場合、プロービングパッド２３ａが接続される分極用配線２２が本発明の第一分極用配線となり、プロービングパッド２３ｂが接続される分極用配線２２が本発明の第二分極用配線となる。
【００５９】
次に、超音波トランスデューサー２０Ｂを分極処理する場合、プロービングパッド２３ａをオープン（解放状態）にし、プロービングパッド２３ｂに対して電圧Ｖｘを設定する。すなわち、スイッチングマトリックス１２は、例えば、図示略のスイッチ素子を制御して、プロービングパッド２３ａに接触する針１４が切断された状態にする。また、プロービングパッド２３ｃからプロービングパッド２３ｉに対して、電源装置１１から０電位を設定するように、スイッチングマトリックス１２を設定する（第二分極処理工程）。
これにより、超音波トランスデューサー２０Ａの圧電体３３は、電圧が印加されないため、極性の方向が一方向に揃った状態で維持され、超音波トランスデューサー２０Ｂの圧電体３３は、分極処理用電圧（Ｖｘ）により、極性の方向が一方向に揃えられる。この場合、プロービングパッド２３ｃが接続される分極用配線２２が本発明の第三分極用配線となる。
同様にして、超音波トランスデューサー２０Ｃを分極処理する場合、プロービングパッド２３ａ，２３ｂをオープンにし、プロービングパッド２３ｃに対して電位Ｖｘを設定する。また、プロービングパッド２３ｄからプロービングパッド２３ｉに対して、電源装置１１から０電位を設定するように、スイッチングマトリックス１２を設定する。
これにより、超音波トランスデューサー２０Ａ，２０Ｂの圧電体３３は、電圧が印加されないため、極性の方向が一方向に揃った状態で維持され、超音波トランスデューサー２０Ｃの圧電体３３は、分極処理用電圧（Ｖｘ）により、極性の方向が一方向に揃えられる。この場合、プロービングパッド２３ａ，２３ｂが接続される分極用配線２２が本発明の第一分極用配線となり、プロービングパッド２３ｃが接続される分極用配線２２が本発明の第二分極用配線となり、プロービングパッド２３ｄが接続される分極用配線２２が本発明の第三分極用配線となる。
【００６０】
そして、以上の第二分極処理工程を繰り返して、超音波トランスデューサー２０Ｄ〜２０Ｈに対して分極処理をそれぞれ行う。
これにより、超音波トランスデューサー２０Ｄ〜２０Ｈの各圧電体３３における極性の方向が一方向に揃えられる。
【００６１】
上述した第四実施形態によれば、前記第一実施形態から前記第三実施形態と同様の効果が得られる。
すなわち、本実施形態によれば、超音波トランスデューサー２０Ａの次に分極処理対象となる超音波トランスデューサー２０Ｂを分極処理する際、超音波トランスデューサー２０Ａをオープンにし、超音波トランスデューサー２０Ｂを分極処理する。この場合でも、第一から第三実施形態と同様、超音波トランスデューサー２０Ｂのみが分極処理されるため、全ての超音波トランスデューサー２０を一度に分極処理する場合に比べて、電源装置１１の出力電圧を低くできる。この時、第一分極処理工程で分極処理が行われた超音波トランスデューサー２０Ａに対しては、電位差が発生しないため、超音波トランスデューサー２０Ａの圧電体３３における分極方向が崩れることない。そして、第二分極処理工程を順次行うことにより、複数の超音波トランスデューサー２０の全てに対して、分極処理を行うことができる。
【００６２】
［第五実施形態］
次に、本発明に係る第五実施形態について、図面に基づいて説明する。
上記第一〜第四実施形態では、第一分極処理工程および第二分極処理工程において、２つのプロービングパッド２３間に分極処理用電圧を印加する例を示した。これに対して、第五実施形態では、分極処理工程において、複数のプロービングパッド２３間に分極処理用電圧を印加する。
すなわち、第五実施形態では、図１１に示すように、分極処理工程における電圧を設定する。
【００６３】
図１１は、第五実施形態における分極処理工程において、超音波トランスデューサー２０Ａから超音波トランスデューサー２０Ｈに対して、電源装置１１から出力される電圧Ｖｘをどの順序で分極処理工程を実施するかを示したものである。
本実施形態では、図１１に示すように、分極処理工程において、超音波トランスデューサー２０Ａ，２０Ｂに対して分極処理を実施する。すなわち、超音波トランスデューサー２０Ａに対する分極処理である第一分極処理工程と、超音波トランスデューサー２０Ｂに対する分極処理である第二分極処理工程とが同時に実施される。
具体的には、プロービングパッド２３ａに対して電位２Ｖｘを設定し、プロービングパッド２３ｂに対して電位Ｖｘを設定し、ブロービングパッド２３ｃからプロービングパッド２３ｉに対して、０電位を設定する。
これにより、プロービングパッド２３ａ，２３ｂ間、およびプロービングパッド２３ｂ，２３ｃ間に、それぞれ、分極処理用電圧（Ｖｘ）が印加され、超音波トランスデューサー２０Ａ，２０Ｂの圧電体３３における極性の方向が一方向に揃う。
【００６４】
同様にして、超音波トランスデューサー２０Ｃ，２０Ｄを分極処理する。この場合、プロービングパッド２３ａ，２３ｂにそれぞれ電位２Ｖｘを設定し、プロービングパッド２３ｃに対して電圧２Ｖｘを設定し、プロービングパッド２３ｄに対して電圧Ｖｘを設定する。また、プロービングパッド２３ｅからプロービングパッド２３ｉに対して、電源装置１１から０電位を設定するように、スイッチングマトリックス１２を設定する。
この時、プロービングパッド２３ａ，２３ｂにそれぞれ電位２Ｖｘを設定するとしたが、上記第四実施形態のように、これらのプロービングパッド２３ａ，２３ｂをオープンにしてもよい。
これにより、超音波トランスデューサー２０Ａ，２０Ｂの圧電体３３には、電圧が印加されないため、極性の方向が一方向に揃った状態を維持でき、超音波トランスデューサー２０Ｃ，２０Ｄの圧電体３３における極性の向きが一方向に揃う。
【００６５】
そして、以上の分極処理工程を繰り返して、超音波トランスデューサー２０Ｅ〜２０Ｈに対して分極処理をそれぞれ行う。これにより、超音波トランスデューサー２０Ｅ〜２０Ｈの各圧電体３３における極性の方向が一方向に揃う。
【００６６】
上述した第五実施形態によれば、前記第一実施形態から前記第四実施形態と同様の効果が得られる。すなわち、全ての超音波トランスデューサー２０を一度に分極処理する場合に比べて、電源装置１１の出力電圧を低くできる。
また、複数の圧電体３３を同時に分極処理できるため、分極処理に要する時間を短縮できる。
【００６７】
［第六実施形態］
次に、本発明の第六実施形態について、図面に基づいて説明する。
図１２は、第六実施形態の超音波トランスデューサー群を示す模式図である。
上述した第一実施形態では、分極用配線２２により挟まれる超音波トランスデューサー２０は１つであり、第一分極処理工程、第二分極処理工程では、超音波トランスデューサー２０の圧電体３３を１つずつ順次分極処理したが、本発明はこれに限られない。
【００６８】
すなわち、分極用配線２２間の超音波トランスデューサー２０の数としては、複数であってもよい。第六実施形態の超音波トランスデューサー群２Ｃでは、図１２に示すように、各分極用配線２２間には、２つの超音波トランスデューサー２０が配置される。
このような超音波トランスデューサー群２Ｃにおいても、上記第一から第五実施形態と同様の方法により分極処理を実施することができる。
また、第一分極処理工程、および第二分極処理工程において、２つの超音波トランスデューサー２０の圧電体３３を同時に分極処理することができるため、上記第一から第四実施形態に比べて、分極処理に要する時間を短縮することができる。
【００６９】
［第七実施形態］
次に、本発明の第七実施形態について、図面に基づいて説明する。
図１３は、第七実施形態の超音波トランスデューサー群を示す模式図である。
上述した第一から第六実施形態では、超音波トランスデューサー群２，２Ａ，２Ｂ，２Ｃの両端に位置する超音波トランスデューサー２０（２０Ａ，２０Ｈ）に対し、検出端子２４が設けられる側に分極用配線２２を設ける構成を例示した。
これに対して、第七実施形態では、図１３に示すように、超音波トランスデューサー２０Ａ，２０Ｈの検出端子２４が設けられる側には、分極用配線２２が設けられない。
【００７０】
このような構成では、検出端子２４は、本発明の駆動用配線を構成し、分極用配線としても用いられる。
つまり、超音波トランスデューサー群２２Ｃを分極処理する場合、第一分極処理工程では、超音波トランスデューサー２０Ａに接続された検出端子２４と、プロービングパッド２３ｂとの間に分極処理用電圧（Ｖｘ）が印加される。
同様に、第二分極処理工程において、超音波トランスデューサー２０Ｈの圧電体３３を分極処理する場合、超音波トランスデューサー２０Ａに接続された検出端子２４、およびプロービングパッド２３ｂ〜２３ｈが、電位Ｖｘが設定され、超音波トランスデューサー２０Ｈに接続された検出端子２４に０電位が設定されることで、超音波トランスデューサー２０Ｈに分極処理用電圧が印加される。
【００７１】
このような構成では、例えば第一実施形態で形成されたプロービングパッド２２ａ，２２ｈや、これらのプロービングパッド２２ａ，２２ｈに接続される分極用配線２２が不要となり、構成を簡単にできる。また、２つの分極用配線２２が設けられない分、寄生容量による出力信号の低下をより確実に防止できる。
【００７２】
［実施形態の変形］
なお、本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
例えば、前記第一から第四実施形態、および第七実施形態では、超音波トランスデューサー２０を１つずつ分極処理し、第五および第六実施形態では、２つの超音波トランスデューサー２０を同時に分極処理する例を示したが、さらに多くの超音波トランスデューサー２０を同時に分極処理してもよい。
【００７３】
また、各超音波トランスデューサー２０の圧電体３３の極性を一定の法則で異ならせたい場合などでは、例えば、分極処理用電圧を異なる電圧に設定してもよく、各分極用配線２２間に配置される超音波トランスデューサー２０の個数をそれぞれ異ならせて、分極処理時に各超音波トランスデューサー２０に印加される分圧値を異ならせてもよい。
【００７４】
前記各実施形態では、本発明に係る圧電素子として、超音波トランスデューサーを例示したが、これに限定されるものではなく、圧電素子を有する種々のセンサーに適用してもよく、例えば、焦電センサー等であってもよい。
前記各実施形態では、本発明に係る接続配線として、各超音波トランスデューサー２０間を下部電極線３３４及び上部電極線３３５を兼ねた第一電極線２１１で直列接続する構成を例示したが、下部電極線３３４及び上部電極線３３５とは別の接続配線で下部電極３３１及び上部電極３３３を接続してもよい。
また、超音波トランスデューサー群２，２Ａ，２Ｂ，２Ｃを超音波受信用のセンサーとし、本発明の駆動用配線として、超音波受信により出力された信号を検出する検出端子２４を設けたが、例えば、超音波トランスデューサー群２，２Ａ，２Ｂ，２Ｃを超音波送信用のセンサーとし、検出端子２４から超音波駆動信号を入力する構成としてもよい。
【００７５】
前記各実施形態では、プロービングパッド２３が設けられた構成を例示したが、プロービングパッド２３を用いずに、プローブカード１３の針１４を分極用配線２２，２２Ａ，２２Ｂに直接接触させてもよい。この場合には、プロービングパッド２３を不要にでき、プロービングパッド２３を分断する分断処理工程も不要にできる。
前記各実施形態では、分極処理工程において、プローブカード１３の針１４をプロービングパッド２３に対して接触させて、電圧を印加していたが、プロービングパッド２３の両端のプロービングパッド２３ａ，２３ａ´，２３ｉ，２３ｉ´を用いる代わりに検出端子２４に対して電圧を印加してもよい。この場合には、プロービングパッド２３ａ，２３ａ´，２３ｉ，２３ｉ´、及び第一分極用配線２２１を不要にできる。
前記各実施形態では、開口部３１Ａとして平面視円形状のものを例示したが、これに限定されず、ダイアフラム３２１の撓みバランスや、圧電体３３によるダイアフラム３２１の振動安定性に応じて、例えば矩形状などその他の形状に形成されてもよい。すなわち、ダイアフラム３２１の振動時の応力バランスなどを考慮して、超音波トランスデューサー２０の形状を自由に設計することができる。
【００７６】
その他、本発明の実施の際の具体的な構造および手順は、本発明の目的を達成できる範囲で他の構造などに適宜変更できる。
【符号の説明】
【００７７】
２，２Ａ，２Ｂ，２Ｃ…超音波トランスデューサー群（素子列）、１１…電源装置、１３…プローブカード、１４…針（プローブピン）、２０…超音波トランスデューサー（圧電素子）、２２，２２Ａ，２２Ｂ…分極用配線、２２Ｂ１…配線本体、２２Ｂ２，２２Ｂ３…分岐配線、２３…プロービングパッド（分極用パッド）、２４…検出端子（駆動用配線）、３１…支持体、２１１…第一電極線（接続配線）、３３１…下部電極、３３２…圧電膜、３３３…上部電極。
【図１】
2012199325.tif 000003
【図２】
2012199325.tif 000004
【図３】
2012199325.tif 000005
【図４】
2012199325.tif 000006
【図５】
2012199325.tif 000007
【図６】
2012199325.tif 000008
【図７】
2012199325.tif 000009
【図８】
2012199325.tif 000010
【図９】
2012199325.tif 000011
【図１０】
2012199325.tif 000012
【図１１】
2012199325.tif 000013
【図１２】
2012199325.tif 000014
【図１３】
2012199325.tif 000015