(57)【要約】【課題】マイクロ波広帯域チャープ信号生成を低コストで実現することにある。【解決手段】基準信号生成部（ＤＤＳ７２）と、位相同期ループ（ＰＬＬ７４）とを備える。基準信号生成部は、水晶発振器（８０）で発生させた信号から線形チャープ信号の基準信号を演算し、この基準信号から高周波成分を除去する。前記位相同期ループは、前記基準信号生成部で生成した前記基準信号を受け、中心周波数、周波数傾き及び繰り返し周期をパラメータに用いて線形チャープ信号を生成する。【選択図】図１１
2012018078.tif 000002
【特許請求の範囲】
【請求項１】
水晶発振器で発生させた信号から線形チャープ信号の基準信号を演算し、この基準信号から高調波成分、スプリアス成分を除去する基準信号生成部と、
前記基準信号生成部で生成した前記基準信号を受け、中心周波数、周波数傾き及び繰り返し周期をパラメータに用いて線形チャープ信号を生成する位相同期ループと、
を備えることを特徴とするチャープ信号生成回路。
【請求項２】
請求項１に記載のチャープ信号生成回路において、
前記基準信号生成部は、
前記水晶発振器の発振信号から前記線形チャープ信号の基準信号を演算する演算手段と、
この演算手段で演算された基準信号から高周波成分を除くフィルタ手段と、
を備えることを特徴とするチャープ信号生成回路。
【請求項３】
請求項１又は請求項２に記載のチャープ信号生成回路を備えることを特徴とするＦＭＣＷ方式合成開口レーダ。
【請求項４】
飛翔体の窓部のキャビン面側にアンテナを備えたことを特徴とするＦＭＣＷ方式合成開口レーダ。
【請求項５】
飛翔体の窓部の遮蔽部材に固定された筐体部と、
前記筐体部にヒンジによって角度調節が可能な支持部材と、
前記支持部材に設置されたアンテナと、
を備えることを特徴とするアンテナ装置。
【請求項６】
請求項１又は請求項２に記載のチャープ信号生成回路、請求項３又は請求項４に記載のＦＭＣＷ方式合成開口レーダ、請求項５に記載のアンテナ装置の何れか又は複数を備えることを特徴とする飛翔体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＦＭＣＷ方式の合成開口レーダ（ＦＭＣＷ−ＳＡＲ：Frequency Modulated Continuous Wave − Synthetic Aperture Radar ）技術に係り、特に、そのチャープ信号生成回路、ＦＭＣＷ方式合成開口レーダ、アンテナ装置及び飛翔体に関する。
【背景技術】
【０００２】
ＦＭＣＷ−ＳＡＲは、距離計測や速度計測に広く用いられているＦＭＣＷ方式レーダを用いたＳＡＲである。このＦＭＣＷ−ＳＡＲは、従来のパルス方式のＳＡＲに比較し、遥かに低い送信電力で同等の画像Ｓ／Ｎを実現することができるため、大幅な小型化、低価格化が可能なＳＡＲとして期待されている。
【０００３】
ＦＭＣＷ−ＳＡＲは、図１に示すように、従来のＳＡＲと同様に航空機等の移動するプラットフォームにレーダ送受信装置を搭載し、地表面や海面等ターゲットエリアの高精度な画像を取得することができる。このＳＡＲは移動しながら、進行方向横方向のターゲットエリアにＳＡＲ送信電波を送信アンテナから照射し、そのターゲットからの反射信号を受信アンテナで受信する。このＳＡＲが搭載された航空機が合成開口長移動する間、各ターゲットは送信アンテナのビーム照射域内にありＳＡＲ送信電波が照射され続ける。各ターゲットで反射された受信信号を合成開口処理するので、高分解能のターゲット画像が得られる。図１において、１０２は航空機搭載ＦＭＣＷ−ＳＡＲ、Ｌは合成開口長、Ａは進行方向、Ｗは観測幅、ＴＡはターゲットエリアを示す。
【０００４】
航空機搭載ＦＭＣＷ−ＳＡＲ２では、アンテナの設置場所がレーダの性能や飛行性能に大きく影響する。一般に、航空機搭載レーダのアンテナは機体外部に取り付けられ、レドームで覆われている。このレドームは、形状や取り付け位置によっては飛行機の飛行性能に大きな影響が出る。そのため、このアンテナやレドームを設計製作し航空機に取り付けるためには、安全性の検討、試験、航空局との調整等で多額の費用と時間が必要である。
【０００５】
このＦＭＣＷ−ＳＡＲのシステムについて、図２及び図３を参照する。図２はＦＭＣＷ−ＳＡＲのシステムを示し、図３はＦＭＣＷ信号を示し、（Ａ）はＦＭＣＷ−ＳＡＲの送受信信号、（Ｂ）は、中間周波信号を示している。
【０００６】
従来のパルス方式ＳＡＲでは送信信号は短パルスの線形チャープ信号であるが、ＦＭＣＷ−ＳＡＲは連続波の線形チャープ信号である。送信時間が長い分だけ、画質を低下させることなく送信電力を低下させることが可能であり、小型化及び低消費電力化が可能である。
【０００７】
ＦＭＣＷ−ＳＡＲ４は、図２に示すように、高精度の線形チャープ信号を生成するチャープ信号生成部６、そのチャープ信号を増幅するパワーアンプ８、送信信号の一部を受信部側のミキサー１６に分岐するパワー分岐回路（ＤＣ）１０、送信アンテナ１２、受信アンテナ１４、アンテナ１４の受信信号を送信信号と乗算して中間周波信号に変換するミキサー１６、中間周波信号を増幅する中間周波アンプ１８、中間周波アンプ１８のアナログ出力信号をディジタル信号に変換するアナログ・ディジタル（Ａ／Ｄ）変換部２０、これらの信号を制御する制御部２２、Ａ／Ｄ変換データを記録する記録部２４を備える。ＤＣ１０は方向性結合器である。この他、システムによっては、受信アンテナ１４とミキサー１６との間に低雑音増幅器が挿入される場合や、送受信を一つのアンテナで行うシステムもある。
【０００８】
斯かるシステム４において、チャープ信号生成部６は制御部２２で生成したタイミングに従い、信号帯域幅Ｂ、周波数傾きｋ、繰り返し周波数ＰＲＦの線形チャープ信号を生成する。これらの関係は、
【数１】
2012018078.tif 000003
であり、距離Ｒに在るターゲットＴＡ（図１）の反射信号の伝搬遅延時間は往復でτとなる。
【数２】
2012018078.tif 000004
距離ＲにあるターゲットＴＡで反射され、受信アンテナ１４の受信信号はミキサー１６で送信信号の分岐信号と乗算され、周波数ｆｂの中間周波信号になる。但し、ｃは光速とする。
【数３】
2012018078.tif 000005
送信中心周波数をｆｃとすると、ＦＭＣＷ−ＳＡＲの送信信号Ｓｔ（ｔ）は以下のように表現できる。
【数４】
2012018078.tif 000006
但し、
【数５】
2012018078.tif 000007
である。即ち、ＰＲＩはＰＲＦの逆数で一周期の時間を示す。
【０００９】
距離Ｒに在るターゲットＴＡからの反射波は時間τだけ遅れて受信されるので、
【数６】
2012018078.tif 000008
となる。
【００１０】
この受信信号Ｓｒ（ｔ）はミキサー１６で送信信号の分岐信号と乗算されるので中間周波信号Ｓif（ｔ）は、
【数７】
2012018078.tif 000009
となる。ミキサー１６で得られるミキサー出力の中間周波信号Ｓif（ｔ）の第１項は送信キャリア周波数のドップラーシフト成分であって、ＦＭＣＷ−ＳＡＲのアジマス方向分解能向上に寄与する成分である。また、第２項目はターゲットの距離により決まる中間周波数成分、第３項目は処理で無視できる微少変動成分である。この信号はＡ／Ｄ変換部２０でディジタル信号に変換され、記録部１２４に格納され、記録される。記録されたデータは機上又は地上で合成開口レーダ画像再生処理され、即ち、画像化される。図３において、（Ａ）はＦＭＣＷ信号であり、ｆｂは送受信信号間周波数差、Ｓｔは送信信号、Ｓｒは受信信号、（Ｂ）は中間周波信号Ｓifである。
【００１１】
このＦＭＣＷ−ＳＡＲ技術に関し、特許文献１や特許文献２等が知られている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００８−２１５９８１号公報
【特許文献２】ＵＳＰ５７５７３１１
【発明の概要】
【発明が解決しようとする課題】
【００１３】
ところで、マイクロ波帯の広帯域線形チャープ信号の生成には種々のものがあるが、ＦＭＣＷ信号発生には、(a) 簡易型、(b) 周波数変換型、(c) ＰＬＬ型がある。
【００１４】
(a) 簡易型
【００１５】
簡易型は、一般的な自動車レーダや制御機器の距離計測等で広く使用されている最も簡単なチャープ信号生成方法である。この簡易型は、図４の（Ａ）に示すように、ディジタル回路又はアナログ回路で構成される鋸歯状波発振器２６で図４の（Ｂ）に示す鋸歯状波電圧を発生させ、この電圧でマイクロ波帯の電圧制御発振器（ＶＣＯ）２８の周波数を制御する構成である。この簡易型は、簡単な三角波の発振器とＶＣＯ２８の二つのコンポーネントで実現可能なため、非常に小型、低価格で実現できる。しかし、広帯域のチャープ信号を高精度に発生させるのは困難である。そのため、ＦＭＣＷ−ＳＡＲに用い、高精度な画像を得るためには、受信信号に複雑な推定補正処理を行う必要がある。
【００１６】
(b) 周波数変換型
【００１７】
周波数変換型は、ディジタル処理で高精度なチャープ信号を生成し、従来からパルス方式ＳＡＲのチャープ信号生成に用いられている。即ち、周波数変換型線形チャープ信号生成部には、図５に示すように、チャープ信号生成部６にメモリ２７を備え、このメモリ２７からチャープ信号のディジタル値を読み出したり、又はＤＤＳによりチャープ信号のディジタルデータを演算で生成し、そのディジタルデータをＤ／Ａ変換してベースバンドのチャープ信号を生成する。そして、ベースバンド信号はＤ／Ａ変換部２９、３０でアナログ信号に変換した後、ローパスフィルタ（ＬＰＦ）３２、３４でサンプリング周波数による高域成分を除去し、ダブルバランスドミキサー（ＤＢＭ）３６、３８及び加算器３９を備える周波数変換回路４０及びバンドパスフィルタ（ＢＰＦ）４２で所望のマイクロ波帯の送信周波数帯域信号に変換する。周波数変換回路４０にはＤＢＭ３８側に移相器４４及びキャリア信号生成部４６を備える。
【００１８】
この周波数変換型では、高精度のチャープ信号を生成することができるが、送信信号の広帯域信号と同じ帯域幅のベースバンド信号をＤ／Ａ出力で生成する必要があるため、高速なディジタル回路とＤ／Ａ変換回路が必要である。例えば、５００〔ＭＨｚ〕の帯域幅のマイクロ波送信信号を得るためには、Ｄ／Ａ変換部２９、３０で５００〔ＭＨｚ〕以上のサンプリング周波数で複素信号を生成する必要があり、ハードウェアが複雑で高価になる。また、このベースバンド信号をマイクロ波送信周波数帯へ変換するために、周波数変換回路４０の他、フィルタ、移相回路、パワー合成回路等、部品点数が多くなりハードウェアが複雑になる。
【００１９】
周波数変換回路４０では通常、ＤＢＭが使用されるが、高精度のものでも半導体素子のアンバランスにより、−３０〔ｄＢ〕程度のスプリアスが発生する。ＩＱ方式のベースバンド信号を周波数変換する場合、ベースバンド信号周波数の高調波と帯域幅Ｂの基本波の干渉成分３Ｂが基本波帯域に重なり、図６に示すように、デコレーションケーキ状のスペクトルとなる。
【００２０】
このスペクトルでは信号帯域幅Ｂに対し、干渉波成分が−３０ｄＢのレベルで３Ｂの帯域に広がっており、電波法上ＦＭＣＷレーダに要求される技術適合条件をクリアできない。これをクリアするためにはＤＢＭ回路に特殊なバイアス回路を設け、ＤＢＭ内の完全なバランスをとるように調整が必要であり、その実現が難しい。
【００２１】
(c) ＰＬＬ方式
【００２２】
ＰＬＬ方式は、ＰＬＬ回路を用いてマイクロ波帯の広帯域線形チャープ信号を発生する。このＰＬＬ方式は、図７に示すように、フェーズロック発振器（ＰＬＯ）５０、ＤＤＳ５２、クロック回路５４を備える。ＰＬＯ５０には、ＰＬＬ−ＬＳＩ５６、ループフィルタ５８及びＶＣＯ６０を備え、ＰＬＬ−ＬＳＩ５６は、位相比較器６２及び１／Ｎカウンタ６４を備える。そこで、このＰＬＬ方式では、ＤＤＳ５２により低い周波数で狭帯域の線形チャープ信号を生成し、それを基準信号としてＰＬＬで直接マイクロ波帯の広帯域線形チャープ信号を発生する。このとき、逓倍数がＮであると、チャープ信号の帯域幅も基準信号のＮ倍となる。
【００２３】
基本的な構成は非常に簡単で、マイクロ波発生回路を実現できるように思えるが、以下の課題がある。
【００２４】
第１に、位相雑音の問題である。ＤＤＳ５２で生成した基準周波数を一挙にマイクロ波帯に逓倍するためには大きな逓倍数が必要である。例えば、１６〔ＭＨｚ〕帯の基準周波数を用いて１６〔ＧＨｚ〕帯の信号を得るためにはＰＬＬで１０００倍の逓倍を行う必要がある。一般に、ＰＬＬの位相雑音の劣化Ａ（ＢＬｄ) は逓倍数をＮとすると、次式で表される。
【００２５】
【数８】
2012018078.tif 000010
【００２６】
従って、基準信号が９０〔ｄＢｃ〕のＣ／Ｎ比であっても１０００倍の逓倍数では６０〔ｄＢ〕だけ劣化するため、３０〔ｄＢ〕のＣ／Ｎしか実現することができない。一般的なＰＬＬでは、固定の基準信号を水晶発振器で生成する。水晶発振器は十分なＣ／Ｎ比を容易に実現できるため、位相雑音の問題は容易に解決可能である。しかし、チャープ波形の基準信号をＤＤＳで生成する場合、９０〔ｄＢ〕以上のＣ／Ｎを実現するのは容易ではない。ＤＤＳの電源ノイズ、ＤＤＳのクロックＣ／Ｎ比、Ｄ／Ａ変換の量子化ノイズ、Ｄ／Ａ変換部以降のアナログ回路において、直線性等の多くの解決しなければならない課題がある。
【００２７】
第２に、折り返しとのイメージ (スプリアス) の問題である。ＤＤＳ５２のＤ／Ａ変換された信号（ＤＤＳのＤ／Ａ変換出力スペクトル）には、図８に示すように、理論的にサンプリングの折り返し成分が含まれている。そして、折り返し成分除去のフィルタ前に非線形性が含まれていると、これらの折り返し成分が干渉し、スプリアス周波数成分を生じる。このスプリアス成分には基本波周波数付近に重なるものがあり、その除去は困難である。これらの干渉波成分は通常の使用法では全く問題にならない程度に低レベルであるが、逓倍数の大きいＰＬＬの基準信号では無視することができない。
【００２８】
Ｄ／Ａ変換のサンプル周波数をＦｓ、基準信号の周波数をｆとすると、このスプリアス周波数は（ｎ×Ｆｓ＋ｍ×ｆ）に現れる。ここで、係数ｎ、ｍは整数であり、小さな係数はスプリアスレベルは強くなる。
【００２９】
標準的な高速Ｄ／Ａ変換素子は電流出力で動作し、電流電圧変換の演算増幅器と組み合わせて使用する場合が多い。この演算増幅器の非線形特性により上記スプリアスはＰＬＬでは無視することができないレベルとなる。ＦＭＣＷ−ＳＡＲの信号は線形のチャープ信号であり周波数がスイープされる。一方、これらのスプリアスもｍ倍の周波数傾きでスイープされるため、基準信号と交差し切り分けることが困難になる。
【００３０】
第３に、収束時間の問題である。ＦＭＣＷ−ＳＡＲではＳＡＲの成立条件からアンテナのアジマス方向ドップラー帯域幅よりも高い繰り返し周波数 (ＰＲＦ) でチャープ信号を走査する必要がある。図９は、ＰＲＦの１０００〔Ｈｚ〕時のループフィルタ出力 (ＶＣＯ制御電圧波形) と基準信号入力波形を示し、（Ａ）はループフィルタ出力 (ＶＣＯ制御電圧波形) 、（Ｂ）は基準信号入力を示している。この図９から明らかなように、ＶＣＯ制御電圧は周波数の上昇に伴い直線的に上昇しているが、周波数変化点で急激に低下している。
【００３１】
仮に、ＰＬＬのループフィルタ帯域が狭いと、周波数が急激に変化する際のロックへの移行時間がかかり、位相誤差が大きくなるため、レーダの画質や感度を低下させる原因になる。そのため、ループフィルタの帯域幅を制御信号の周波数成分よりも広くする必要がある。しかし、ループフィルタの帯域幅を広くすると、基準信号の漏れやスプリアスが大きくなる。
【００３２】
また、ループフィルタの帯域幅を広くすると、ＦＭＣＷ信号の周波数遷移点でＰＬＬの制御回路にオーバーシュートやアンダーシュートを生じ、これが不要な周波数帯域の拡大を招くことになる。
【００３３】
実際の回路では、図１０の（Ａ）及び（Ｂ）に示すように、ＦＭＣＷ信号帯域の両側に不要なスペクトルが現れ、これは、位相比較器が出力したＶＣＯ制御電圧にオーバーシュート、アンダーシュートが生じるためである。
【００３４】
第４に、基準周波数の漏れの問題がある。ＰＬＬではＤＤＳが出力する基準周波数成分をループフィルタで低減し、ＶＣＯの発振周波数に基準周波数成分が混入しないようにしている。しかし、ＦＭＣＷ−ＳＡＲでは高速で周波数走査ができるようにループフィルタの帯域幅を広くとっているため、十分な除去が行えない場合がある。このループフィルタは２０〔ｄＢ〕オクターブで基準周波数成分を抑圧するが、ＦＭＣＷ−ＳＡＲでは非常にわずかな漏れも、画像上に縞状のノイズとなって現れてしまう。
【００３５】
また、通常のＰＬＬの使用法では基準周波数、ＶＣＯ発生周波数ともに固定周波数であり、一旦ＰＬＬがロックするとＶＣＯへの制御電圧は殆ど一定値になる。位相はロックされているため位相比較器出力は殆ど０となり、位相比較器出力の基準周波数成分の電流は皆無になる。そのため、基準周波数信号成分の漏れは殆ど問題にならない。しかし、線形チャープ信号を発生する場合、基準周波数成分は絶えず一定の周波数の傾きで変化しており、それに応じて制御電圧も位相比較器からの基準周波数の脈流成分により変化する。そのため、基準周波数の漏れが無視できないレベルで存在する。
【００３６】
第５に、振幅帯域特性の問題である。広帯域線形チャープ信号は周波数帯域が広く、送信系が周波数特性を有しているため、周波数の変化に伴う振幅変化が生じる。この周波数特性はレーダの精度を劣化させる原因になる。
【００３７】
以上述べたように、簡易型では、ハードウェアは簡単で小型になるが、信号の位相精度、周波数精度が非常に悪いため、高画質を得るのは困難である。画像処理で誤差補正を行う方法も提案されているが、誤差も大きく変動するため、安定した処理は困難であり実用には適していない。
【００３８】
周波数変換型では、高分解能ＳＡＲを実現するためには非常に高速なディジタル回路とＤ／Ａ変換部が必要で、開発費用が非常に高価になる。更に、ミキサーで通常発生するスプリアスレベルがＦＭＣＷ信号の電波法上の規制を満足できないため、ミキサーに特別なバイアス補正回路を入れて調整する必要がある。そのため、コスト、安定性、運用性で問題がある。また、ＰＬＬ方式では、上記の問題を抱えている。
【００３９】
そこで、本発明の第１の目的は、マイクロ波広帯域チャープ信号生成を低コストで実現することにある。
【００４０】
本発明の第２の目的は、ＦＭＣＷ−ＳＡＲの小型化及び軽量化又は高精度化を図ることにある。
【００４１】
本発明の第３の目的は、既述のＦＭＣＷ−ＳＡＲに好適なアンテナ装置を提供することにある。
【００４２】
また、本発明の第４の目的は、既述のＦＭＣＷ−ＳＡＲ又はアンテナ装置を備える飛翔体を提供することにある。
【課題を解決するための手段】
【００４３】
上記課題を解決するため、本発明の構成は、以下の通りである。
【００４４】
本発明の第１の側面は、チャープ信号生成回路であって、水晶発振器で発生させた信号から線形チャープ信号の基準信号を演算し、かつ基準信号生成時に発生するスプリアス信号がチャープ信号生成回路出力に影響がないよう構成した基準信号生成部と、前記基準信号生成部で生成した前記基準信号を受け、中心周波数、周波数傾き及び繰り返し周期をパラメータに用いて線形チャープ信号を生成する位相同期ループとを備えることである。
【００４５】
上記チャープ信号生成回路において、前記基準信号生成部は、好ましくは、水晶発振器の発振信号から前記線形チャープ信号の基準信号を演算する演算手段と、この演算手段で演算された基準信号から高周波成分を除くフィルタ手段とを備える構成とすればよい。
【００４６】
本発明の第２の側面は、ＦＭＣＷ方式合成開口レーダであって、既述のチャープ信号生成回路を備えたＦＭＣＷ方式合成開口レーダである。
【００４７】
本発明の第３の側面は、ＦＭＣＷ方式合成開口レーダであって、飛翔体の窓部のキャビン面側にアンテナを備えたことである。
【００４８】
本発明の第４の側面は、アンテナ装置であって、飛翔体の窓部の遮蔽部材に固定された筐体部と、前記筐体部にヒンジによって角度調節が可能な支持部材と、前記支持部材に設置されたアンテナとを備えることである。
【００４９】
本発明の第５の側面は、飛翔体であって、既述のチャープ信号生成回路、既述のＦＭＣＷ方式合成開口レーダ、既述のアンテナ装置の何れか又は複数を備えることである。
【発明の効果】
【００５０】
本発明によれば、次のような効果が得られる。
【００５１】
(1) 本発明のチャープ信号生成回路によれば、高精度な線形チャープ信号を生成することができる。
【００５２】
(2) 本発明のＦＭＣＷ方式合成開口レーダによれば、小型化及び軽量化又は高精度化を図ることができる。
【００５３】
(3) 本発明のアンテナ装置によれば、飛翔体のキャビン内に設置してレーダ信号の送受信を行うことができ、レーダシステムのコンパクト化を図ることができる。
【００５４】
(4) 本発明の飛翔体によれば、小型化及び軽量化又は高精度化を図ったＦＭＣＷ方式合成開口レーダを搭載した飛翔体を提供できる。
【００５５】
そして、本発明の他の目的、特徴及び利点は、添付図面及び各実施の形態を参照することにより、一層明確になるであろう。
【図面の簡単な説明】
【００５６】
【図１】ＦＭＣＷ−ＳＡＲのシステムを示す図である。
【図２】ＦＭＣＷ−ＳＡＲのシステムを示す図である。
【図３】ＦＭＣＷ信号を示す図である。
【図４】簡易型チャープ信号生成を示す図である。
【図５】周波数変換型線形チャープ信号生成部を示すブロック図である。
【図６】チャープ信号のスペクトルを示す図である。
【図７】ＰＬＬ方式のチャープ生成を示す図である。
【図８】ＤＤＳのＤ／Ａ変換出力スペクトルを示す図である。
【図９】基準信号入力とループフィルタ出力を示す図である。
【図１０】ＶＣＯ制御電圧におけるオーバーシュート及びアンダーシュートの影響を示す図である。
【図１１】第１の実施の形態に係るチャープ生成部の構成例を示す図である。
【図１２】ＰＬＬ出力信号スペクトルを示す図である。
【図１３】サンプル周波数１００〔ＭＨｚ〕の基準周波数とスプリアス周波数を示す図である。
【図１４】サンプル周波数２００〔ＭＨｚ〕の基準周波数とスプリアス周波数を示す図である。
【図１５】サンプル周波数４００〔ＭＨｚ〕の基準周波数とスプリアス周波数を示す図である。
【図１６】基準周波数の周波数決定条件を示す図である。
【図１７】ＰＬＬループゲイン及び位相を示す図である。
【図１８】ループフィルタの一例を示す図である。
【図１９】ＰＬＬループゲイン及び位相を示す図である。
【図２０】第２の実施の形態に係るＦＭＣＷ−ＳＡＲの構成例を示す図である。
【図２１】第３の実施の形態に係るアンテナ装置の構成例を示す図である。
【図２２】詳細なアンテナ装置の構成例を示す図である。
【図２３】他のアンテナ装置の構成例を示す図である。
【図２４】航空機に搭載されたＦＭＣＷ−ＳＡＲのシステムの一例を示す図である。
【発明を実施するための形態】
【００５７】
〔第１の実施の形態〕
【００５８】
第１の実施の形態は、本発明のチャープ信号生成回路の一例であって、ＦＭＣＷ−ＳＡＲに用いられる高精度線形チャープ信号生成部を示している。
【００５９】
この第１の実施の形態について、図１１を参照する。図１１は、ＦＭＣＷ−ＳＡＲに用いられる高精度線形チャープ信号生成回路を示す図である。
【００６０】
このチャープ信号生成回路７０は、図１１に示すように、ダイレクトディジタルシンセサイザ（ＤＤＳ：Direct Digital Synthesizer）７２と、ＰＬＬ (位相同期ループ：Phase Locked Loop ）７４と、制御部７６と、出力部７８とを備えている。
【００６１】
ＤＤＳ７２は、水晶発振器８０と、ディジタル演算部８２と、ディジタル・アナログ変換部（Ｄ／Ａ）８４と、ローパスフィルタ（ＬＰＦ）８６とを備えている。
【００６２】
ＰＬＬ７４は、位相比較器８８と、チャージポンプ９０と、ループフィルタ９２と、電圧制御発振器（ＶＣＯ：Voltage Controlled Oscillator ）９４と、１／Ｎ分周器９６とを備える。位相比較器８８及び１／Ｎ分周器９６は、ＬＳＩ（Large Scale Integration ）９８で構成される。
【００６３】
制御部７６は、プロセッサであり、チャープ信号生成部７０（又は図２０の１０４）を制御する、非常に正確なクロックに基づき動作するハードウェア部と全体の制御とデータの記録等を行うソフトウェアで動作する部分がある。この例ではハードウェア部はＤＤＳ７２に実装されている水晶発振器８０のクロックに基づいて正確なＰＲＩを生成し、またスイッチ制御信号やアッテネータ制御信号を出力する。そこで、この制御部７６は、出力部７８はスイッチ及びアッテネータ（ＡＴＴ）網で構成される。
【００６４】
このような構成では、ＤＤＳ７２で周波数及び帯域幅がＦＭＣＷ−ＳＡＲの送信信号の１／Ｎの線形チャープ信号の基準信号を生成する。この基準信号は、ＰＬＬ７４の位相比較器８８に入力され、ＶＣＯ９４のマイクロ波出力を１／Ｎ分周器９６で１／Ｎに分周した信号と位相比較を行う。その位相比較の差分信号はチャージポンプ９０を介して位相比較信号となる。この位相比較信号は、ループフィルタ９２で帯域制限及び位相調整が施され、ＶＣＯ制御電圧に変換される。このＶＣＯ制御電圧は、ＶＣＯ９４に加えられ、その発振周波数を制御する。
【００６５】
ＤＤＳ７２において、水晶発振器８０にはクロック用の高精度水晶発振器を用いればよい。ディジタル演算部８２は、線形チャープ信号を計算する。Ｄ／Ａ８４は、ディジタル信号をアナログ信号に変換する。ＬＰＦ８６は、Ｄ／Ａ８４の出力信号から高調波成分を除去する。従って、ＤＤＳ７２は制御部７６から設定された中心周波数Ｋ1 、周波数傾きＫ2 、繰り返し周期ＰＲＩのパラメータを用いることにより、ＦＭＣＷ−ＳＡＲの送信信号となる信号を生成する。
【００６６】
この送信信号は、
【数９】
2012018078.tif 000011
となり、但し、
【数１０】
2012018078.tif 000012
である。ここで、送信中心周波数ｆｃ、周波数帯域幅Ｂ、ＰＬＬ７４の逓倍数をＮとすると、
【数１１】
2012018078.tif 000013
【数１２】
2012018078.tif 000014
である。
【００６７】
収束時間に関し、ＤＤＳ７２において、ディジタル演算部８２は、線形チャープ信号を式(8) に基づき中心周波数Ｋ1 、周波数傾きＫ2 、繰り返し周期ＰＲＩのパラメータで生成する。
【００６８】
ここで、従来の手法では、位相初期値φは０を用い、ＰＲＩ毎にゼロ位相から信号位相は開始される。しかし、ＰＲＩ毎の最後の位相値は意識的に係数を設定しない限り０になることは殆どない。そのため、ＰＲＩ毎に位相の不連続が発生し、ＰＬＬ７４の位相ロックが大きく外れ次の収束時間が長くなる。これを防止するために、ＰＲＩ毎に式(8) の計算位相の最後の値をディジタル演算部８２内のレジスタに格納し、その値を次の周期の式(8) の初期位相φに用いる。これにより、基準信号の位相が連続し、ＰＬＬ７４の収束時間の短縮を図ることが可能になる。
【００６９】
位相雑音に関し、ＰＬＬ７４のループ帯域内位相雑音は、基準信号に含まれる雑音と式(7) で示される逓倍数で決まる増加率で決定される。一方、ループ帯域外はＶＣＯ９４の位相雑音成分となる。
【００７０】
ＰＬＬ出力信号スペクトルについて、図１２を参照する。図１２はＰＬＬ出力信号のスペクトルを示している。この図１２では、横軸に基準信号及びＰＬＬ出力周波数からの周波数距離、縦軸に信号強度を取り、基準信号の位相雑音レベル、ＶＣＯ９４の位相雑音レベル、ＰＬＬ出力信号の位相雑音レベル及びループ帯域を示している。基準信号がＰＬＬで逓倍されると、その逓倍数により式(7) に従い、雑音レベルも悪化することを表している。
【００７１】
ループ帯域内の位相雑音を低減させるためには、基準信号に含まれる雑音を低減させ、更に逓倍数を低減させる必要がある。基準信号はＤＤＳ７２のディジタル演算部８２で計算された信号振幅の数値をＤ／Ａ８４によりＤ／Ａ変換して生成している。このＤ／Ａ変換で基準信号に含まれる雑音が発生する。この雑音の周波数特性は全周波数帯域にわたってほぼ平坦である。この雑音レベルはＤ／Ａ８４のビット数等の性能で決定される。Ｄ／Ａ変換のクロックを高速にすることで単位周波数あたりに含まれる雑音が低下するので、ループフィルタ９２の通過帯域である基準周波数付近の雑音エネルギーを低減することができる。
【００７２】
もう一つの位相雑音を低減させる要素は式(7) の雑音増加を決定する逓倍数をできるだけ低く抑えることである。送信周波数が既に決定されているので、逓倍数を低く抑えるためには、できるだけ基準周波数を高くする必要がある。そのため、基準周波数をＰＬＬ７４の位相比較器８８が動作可能な最高周波数に選定することが望ましい。
【００７３】
基準周波数を位相比較器８８の動作可能最高周波数にし、更にＤ／Ａ８４のクロックをできるだけ高くするためには、ＤＤＳ７２のクロックを高い周波数にする必要がある。この基準周波数に１００〔ＭＨｚ〕程度を選定した場合、ＤＤＳ７２のクロックに使用される水晶発振器８０はＤ／Ａ変換クロックを十分高くするために、基準周波数の４倍程度以上の周波数が必要である。このような周波数を出力可能な水晶発振器は市場に多く出回っているが、その殆どが内蔵した低い周波数の水晶発振回路をＰＬＬ回路で逓倍した高い周波数を発生させているものである。しかし、ＰＬＬ方式で逓倍したクロック信号には、式(7) で示される位相雑音悪化分を考慮すると、無視できないくらい高いレベルの位相雑音が含まれており、ＰＬＬの基準信号の基となるＤ／Ａ８４のクロック生成には使用することができない。回路が複雑になるがＰＬＬ方式を使用しない従来の逓倍回路で高いクロック信号を発生する必要がある。
【００７４】
そこで、位相比較器８８の動作可能最高周波数に近い基準信号周波数を出力するＤＤＳ７２、基準信号周波数の４倍以上のクロック周波数で動作するＤ／Ａ８４、基準信号周波数の４倍以上の周波数を単純逓倍方式（ＰＬＬではない）で出力する水晶発振器８０が必要である。
【００７５】
この場合、ＤＤＳ７２のクロックはＤ／Ａ８４にも使用されるので、水晶発振器８０には、ジッタ、位相ノイズを極力抑えた高安定な水晶発振器を用いる。周波数１００〔ＭＨｚ〕以上の高周波クロック用としてＰＬＬ方式を用いない単純逓倍方式で高い周波数を発生する発振器を用いればよい。
【００７６】
ディジタル演算部８２で演算された出力信号のディジタル値はＤ／Ａ８４でアナログ信号に変換される。Ｄ／Ａ８４のサンプル周波数はサンプリング定理よりＫ1 、Ｋ2 、ＰＲＩで計算される最高周波数の２倍以上でなければならない。更に、ＤＤＳ７２をできるだけ高いサンプル周波数で動作させることで、Ｄ／Ａ８４におけるＤ／Ａ変換のビット数で決まる量子化ノイズを更に低減させることができる。
【００７７】
サンプル周波数をＦｓ、マイクロ波帯の線形チャープ信号周波数帯域をＢ、ＰＬＬ７４の逓倍数をＮとすると、基準信号のチャープ帯域幅はＢ／Ｎとなる。このとき、ＤＤＳ７２のＬＰＦ８６の出力量子化ノイズはＢ／（Ｆｓ×Ｎ）だけ改善できる。そのため、ディジタル演算部８２とＤ／Ａ８４で許容されるできるだけ高いサンプル周波数Ｆｓを用いることが有効である。
【００７８】
折り返しによるイメージの問題として、一般的にＤ／Ａ変換出力には、サンプルクロックによる折り返し成分のスプリアスが含まれている。そこで、スプリアスを含む高域成分を除去する手段として、ＬＰＦ８６が必要がある。このＬＰＦ８６の前段に増幅器等の非線形素子がある場合、折り返し成分と基本波及び高調波が干渉し、多くのスプリアス成分が発生し、所望の基本波成分との分離が困難になる場合がある。高速Ｄ／Ａ変換ＩＣには差動電流出力のものが多く、通常は直線性の優れた電流電圧変換用ＩＣをＤ／Ａ変換ＩＣに接続し、電圧出力に変換すればよい。その折り返し成分を除去するためにＬＰＦ８６が挿入されている。この電流電圧変換ＩＣにも非常にわずかであるが非線形特性が含まれているため、ＰＬＬ７４の基準信号としては無視できないレベルのスプリアス発生の原因となる。
【００７９】
そこで、このスプリアスを低減するには、基準信号と干渉で発生するスプリアス信号をループフィルタ９２で分離可能なよう、できるだけ周波数距離がとれるように基準信号周波数を決定する必要がある。スプリアスが発生する可能性がある周波数ｆ＝±ｎ×Ｆｓ±ｍ×ｆをＤ／Ａ変換サンプル周波数１００〔ＭＨｚ〕、２００〔ＭＨｚ〕、４００〔ＭＨｚ〕で検討した結果を一例として図１３、図１４及び図１５に例示している。
【００８０】
Ｄ／Ａ８４の変換出力には、図１３に示すように、折り返し成分のスプリアスが含まれているので、ＬＰＦ８６で高域成分を除去する必要がある。このＬＰＦ８６の前段にあるＤ／Ａ８４の出力を増幅器等の非線形素子に入力した場合、折り返し成分と基本波が干渉し、多くのスプリアス成分が発生する。高速Ｄ／Ａ変換ＩＣでは差動電流出力のものが多く、電流電圧変換用ＩＣをＤ／Ａ変換ＩＣに直接接続することが推奨されるが、この変換ＩＣもスプリアス発生の原因となる。このような非線形素子はＬＰＦ８６以降に接続することが必要である。
【００８１】
このようにＤＤＳ７２は、スプリアスレベル、位相雑音、周波数変動が極めて小さいので、逓倍数の非常に大きなＰＬＬ７４にも基準信号として使用できる。
【００８２】
次に、基準信号周波数に関し、基準信号周波数では、干渉で発生するスプリアス信号とループフィルタ９２で分離しやすいよう、できるだけ周波数距離がとれるように決定する。スプリアスが発生する可能性がある周波数ｆ＝±ｎ×Ｆｓ±ｍ×ｆをＤ／Ａ変換サンプル周波数１００〔ＭＨｚ〕、２００〔ＭＨｚ〕、４００〔ＭＨｚ〕で検討した結果を図１３、図１４及び図１５に示している。
【００８３】
図１３は、サンプル周波数１００〔ＭＨｚ〕のときの基準信号周波数とスプリアス周波数を示している。
【００８４】
図１３において、横軸に基準信号周波数、縦軸にスプリアス出力周波数を取り、例えば、Ｄ／Ａ変換のサンプル周波数が１００〔ＭＨｚ〕のとき、２０〔ＭＨｚ〕の基準信号をＤ／Ａ変換から出力すると、基準信号の他に２０〔ＭＨｚ〕と４０〔ＭＨｚ〕に干渉波が発生することを表している。
【００８５】
図１４は、サンプル周波数２００〔ＭＨｚ〕のときの基準信号周波数とスプリアス周波数を示し、図１５は、サンプル周波数４００〔ＭＨｚ〕のときの基準信号周波数とスプリアス周波数を示している。
【００８６】
線形チャープ信号を発生させるための基準信号はある帯域幅でスイープしている。そこで、線形チャープ信号の帯域幅をＢとすると基準信号の帯域幅ｆB はｆB ＝Ｂ／Ｎで表される。この基準信号周波数ｆを中心にｆB 範囲でこの基準周波数とサンプル周波数で生成されるスプリアスの周波数（ｎ×Ｆｓ−ｍ×ｆ）の成分がループフィルタ９２で十分除去できる周波数関係になることが周波数決定の条件となる。
【００８７】
この条件について、図１６を参照する。図１６は、基準周波数決定の条件を示す図である。
【００８８】
図１６において、横軸に基準信号周波数、縦軸にスプリアス周波数を取ると、例えば、キャリア周波数１０〔ＧＨｚ〕で帯域幅５００〔ＭＨｚ〕の線形チャープ信号を生成するには、基準信号５０〔ＭＨｚ〕と仮定すると逓倍数は２００倍となる。このとき、基準信号の帯域幅は２．５〔ＭＨｚ〕だけ必要なことになる。Ｄ／Ａサンプル周波数を２００〔ＭＨｚ〕と仮定すると、図１４に示すように、５０６〔ＭＨｚ〕付近で２．５〔ＭＨｚ〕の基準信号周波数範囲で上下のスプリアス周波数と十分にセパレーションが取れるのは、中心周波数が３７〔ＭＨｚ〕、４２〔ＭＨｚ〕、４７〔ＭＨｚ〕、５４〔ＭＨｚ〕、６３〔ＭＨｚ〕の周波数付近であることが判る。そこで、Ｄ／Ａ変換クロック周波数により生じるスプリアス周波数と、基準信号周波数の周波数差が十分大きく、ループフィルタで分離できるような周波数関係になるように選定したＤＤＳ７２を用いる。
【００８９】
ＤＤＳ７２から出力された基準信号はＰＬＬ７４の位相比較器８８に入力され、ＶＣＯ９４のマイクロ波を分周した信号と位相比較される。この位相比較器８８と１／Ｎ分周器９６は一つのＰＬＬ専用ＩＣ（：ＬＳＩ９８）で構成できる。位相比較器８８の出力はチャージポンプ９０でパルス状の電流源となり、ループフィルタ９２を通してＶＣＯ制御電圧となる。
【００９０】
ループフィルタ９２では、２次又は３次のＣＲローパスフィルタを使用できる。このループフィルタ９２により、線形チャープ信号を生成するためのＶＣＯ制御信号を通過させ、基準信号成分とスプリアス成分を十分抑圧可能なＰＬＬ７４が構成される。
【００９１】
このＰＬＬ７４のループゲイン及び位相について、図１７を参照する。図１７は、ループゲイン及び位相を示す図である。
【００９２】
この実施の形態では、帯域幅を１００〔ｋＨｚ〕としており、１００〔ｋＨｚ〕以上の制御信号周波数に対してループゲインは４０〔ｄＢ／オクターブ〕で減衰している。線形チャープ信号をＰＬＬ７４で生成する場合、周波数変移点で、その帯域幅の逆数の時間程度が位相ロックに要する。従って、帯域幅を狭くすると、周波数ロックに時間を多く必要とするためチャープ信号として利用可能な時間が減少する。一方、あまりループフィルタの帯域幅が広いと基準信号をループフィルタで十分除去することができない。
【００９３】
基準周波数の漏れに関し、通常、ＰＬＬ７４で一定周波数の信号を生成する場合、フィードバック系で位相が完全にロックしている場合、位相比較器８８の出力（チャージポンプ電流）は殆ど０となる。しかし、線形チャープ信号を出力する場合、周波数が絶えず変化しているため、位相比較器８８から一定の差分出力があり、チャージポンプ電流が０にならない。このチャージポンプ電流は位相比較周波数（基準周波数）のパルス状信号であり、ループフィルタ９２を通してＶＣＯ９４に出力される。そのため、基準信号成分が位相揺らぎとして送信信号に混入するのは避けられない。
【００９４】
この基準信号周波数が受信信号の式(11)で示される中間周波数成分と同じ帯域にあると、ＳＡＲ画像処理でアジマス方向の強烈な線状ノイズとなる。非常にわずかな信号成分でも画像上に強烈なノイズが出るため、ループフィルタ９２の減衰だけで基準信号成分を除去するのは殆ど困難である。そのため、この基準周波数信号によるノイズが画像処理帯域内に入らないように、ＳＡＲ観測パラメータを選定する必要がある。
【００９５】
ＦＭＣＷ−ＳＡＲを構成した場合、ターゲットＴＡの距離をＲ、このターゲットＴＡからの反射信号の遅延をτとすると、ターゲットＴＡからの反射の受信信号と送信信号をＤＢＭ３６、３８で検波したＦＭＣＷ処理出力周波数ｆｂは光速をｃとすると、
【数１３】
2012018078.tif 000015
となる。
【００９６】
観測範囲Ｒに該当するＦＭＣＷ処理出力周波数ｆｂに基準周波数が重ならないように、必要観測範囲から基準周波数を決定する必要がある。
【００９７】
画像化するレンジＲから式(11)で周波数が求められる。画像化するニアレンジの周波数からファーレンジの周波数の範囲に基準周波数が含まれないように周波数傾きｋ、や観測範囲を設定する。
【００９８】
画像上に現れないように基準周波数、周波数傾き、画像化エリアを選定しても、送信周波数にはなおスプリアス成分として基準周波数成分が含まれる。この成分を除去するためには基準信号周波数をＰＬＬ７４のループ帯域よりもできるだけ高く設定する必要がある。通常のループフィルタ９２では十分な除去が困難であるので、図１８に示すように、３次のラグリードフィルタ９２２の後に基準信号の周波数成分を除去するバンドストップフィルタ９２４を設置する。ラグリードフィルタ９２２及びバンドストップフィルタ９２４において、Ｃはキャパシタ、Ｌはインダクタ、Ｒは抵抗である。
【００９９】
この場合、バンドストップフィルタ９２４に代えて通常のローパスフィルタを接続した場合、ループフィルタ９２の位相特性が影響を受け、ＰＬＬ７４が正しく動作しなくなる恐れがあるが、バンドストップフィルタ９２４では、ＰＬＬ７４のループ帯域の位相特性に殆ど影響を与えることなく、基準周波数成分のみを除去できる。
【０１００】
図１９の（Ａ）はＰＬＬのループゲイン特性を表している。例えば、基準信号周波数が３０〔ＭＨｚ〕でバンドストップフィルタ９２４のストップ周波数を３０〔ＭＨｚ〕とすると、図１９の（Ａ）のように、３０〔ＭＨｚ〕のところのゲインが急峻に低下しているが、ループゲインに殆ど変化がない。基準信号周波数成分を除去するためにローパスフィルタを用いた場合はローパスフィルタのカットオフ周波数以上で全体にゲインが低下することになる。図１９の（Ａ）において、ディップ特性のゲイン低下は例えば、−１２０〔ｄＢ〕である。
【０１０１】
図１９の（Ｂ）はＰＬＬループの位相特性を表している。ゲインが０〔ｄＢ〕から低下し始める周波数で位相が進んでいることにより、ＰＬＬ制御系の動作が安定する。バンドストップフィルタ９２４は阻止周波数近傍で位相を大きく乱すが、ループ帯域内の位相に殆ど影響を与えない。阻止周波数付近のループゲインは非常に低いため、ＰＬＬ制御には影響を与えない。仮に、ローパスフィルタを用いれば、ループ帯域内の位相を乱し、ＰＬＬ制御が正しく動作しなくなる恐れがある。図１９の（Ｂ）において、バンドストップフィルタ９２４による位相の乱れは３６０〔度〕である。
【０１０２】
周波数帯域に関し、周波数のオーバーシュート又はアンダーシュートを除去するには、ＰＬＬ７４の出力側にある出力部７８に高速のスイッチを設ければよい。このスイッチはＤＤＳ７２の線形チャープ信号の走査タイミングに同期させ、周波数変化時の非常に短い時間出力を遮断することにより、不要周波数の出力を抑えることができる。このスイッチはアッテネ一タの切り替えにも使用し、出力レベルの周波数変動を補正する。
【０１０３】
振幅帯域特性に関し、ＤＤＳ７２の線形チャープ信号は一定の周波数増加率で周波数が変化し、最高周波数になると再び最低周波数に鋸歯状に変化する。ＤＤＳ７２の線形チャープ信号は制御部７６からの制御信号に同期して走査される。基準信号が最高周波数から最低周波数に変化したとき、ＰＬＬ７４の位相比較器８８が分周器９６との位相差の変化を検知しチャージポンプ９０の電流を制御する。その位相差を打ち消すようなチャージポンプ９０の出力制御信号がループフィルタ９０を通してＶＣＯ９４に入力される。このとき、ループフィルタ９０の係数にもよるが、殆どの場合、ＶＣＯ９４の出力周波数は目的周波数を大きく超えてしまい、周波数のアンダーシュートが発生する。図１０の（Ａ）に示すように、アンダーシュートによる帯域幅に変化を生じる。また、図１０の（Ｂ）に示すように、ＶＣＯ９４に入力されるループフィルタ出力信号を生じる。送信周波数帯域は電波法で厳しく規定されており、このような周波数のアンダーシュートが発生することは許されない。
【０１０４】
この周波数帯域幅の広がりを防止するために、制御部７６はＤＤＳ７２への制御信号と同期して、周波数が変化する前後一定時間ＰＬＬ出力を停止させるスイッチ７８の制御信号を出力する。この制御信号出力を用いることにより、ＰＬＬ出力周波数が大きく変化する瞬間の一定時間出力を止め、周波数帯域幅が広がることを防止する。
【０１０５】
ＦＭＣＷ−ＳＡＲではＰＬＬ７４の出力はパワーアンプ１０６で増幅され方向性結合器１０８で受信周波数変換信号が分岐された後、アンテナ１１０から送信される。このとき、ＰＬＬ７４の出力振幅に周波数特性が含まれている。また、アンテナ１１０までの送信系の周波数特性によっても送信信号が周波数によって変動する。制御部７６では予め計測した周波数に対応した送信出力のパワー変動を補正するようにスイッチ７８に出力する。制御部７６はＤＤＳ７２に設定した周波数傾きと周波数走査開始タイミングから送信周波数を推定し、制御部７６に予め格納してあるアッテネータ値テーブルから周波数に対応したアッテネータ制御信号を計算する。これにより、正確な周波数変化とパワー変動が殆どない理想的なＦＭＣＷ信号を生成することが可能になる。
【０１０６】
また、電源については、ＰＬＬ７４、ＶＣＯ９４、ＤＤＳ７２の電源にノイズが含まれていると、基準信号のＣ／Ｎが劣化することになる。電源にはリップル成分を除去した極めて安定したものを使用する。
【０１０７】
以上述べた通り、上記構成とパラメータを使用すれば、ＤＤＳ７２と基本的な構成であるＰＬＬ７４で高逓倍数のマイクロ波線形チャープ信号を最低限のハードウェアコンポーネントで生成することができる。
【０１０８】
なお、ＰＬＬについては、小宮浩著、ＣＱ出版社発行の「高周波ＰＬＬ回路のしくみと設計法」に詳細に述べられている。
【０１０９】
〔第２の実施の形態〕
【０１１０】
次に、第２の実施の形態は、既述のチャープ信号生成回路を用いたＦＭＣＷ−ＳＡＲである。
【０１１１】
この第２の実施の形態について、図２０を参照する。図２０は、ＦＭＣＷ−ＳＡＲの一例である。
【０１１２】
このＦＭＣＷ−ＳＡＲ１０２は、マイクロ波帯の高精度広帯域線形チャープ信号を発生させることで小型高精度なＦＭＣＷ方式の合成開口レーダであって、小型、高精度、低価格なＦＭＣＷ−ＳＡＲを構成している。
【０１１３】
この航空機搭載のＦＭＣＷ−ＳＡＲ１０２は、送信信号を生成するチャープ信号生成部１０４にスプリアスを抑制可能な周波数条件、回路構成を採用した既述のＤＤＳ７２とＰＬＬ７４とを組み合わせ、マイクロ波帯広帯域線形チャープ信号を直接生成する。更に、制御部７６が全体のタイミングを制御しながらスイッチの制御信号を出力し、マイクロ波帯高速スイッチで不要幅射周波数帯域の抑圧、出力レベルの安定化をする。これにより、非常に単純な構造で高精度なレーダ信号を生成する。
【０１１４】
そこで、ＦＭＣＷ−ＳＡＲ１０２は、図２０に示すように、ＦＭＣＷ−ＳＡＲ送受信部１０３と、送信アンテナ１１０と、受信アンテナ１１２とを備える。ＦＭＣＷ−ＳＡＲ送受信部１０３には、高精度広帯域線形チャープ信号を生成するチャープ信号生成部１０４、チャープ信号を増幅するパワーアンプ１０６、送信信号の一部を受信部ミキサー１１４に分岐するパワー分岐回路（ＤＣ）１０８、アンテナ１１２の受信信号を送信信号と乗算して中間周波信号に変換するミキサー１１４、中間周波信号を増幅する中間周波アンプ１１６、中間周波アンプのアナログ出力信号をディジタル信号に変換するＡ／Ｄ変換部１１８、これらの信号を制御する制御部７６、Ａ／Ｄ変換データを記録する記録部１２０を備える。ＤＣ１０８は方向性結合器である。
【０１１５】
このように、ＤＤＳ７２と最も単純な構成のＰＬＬ７４を用いて直接マイクロ波帯の広帯域線形チャープ信号を生成するチャープ信号生成部１０４に、高安定水晶発振器とＤＤＳ７２でＰＬＬ７４が出力するマイクロ波帯広帯域線形チャープ信号のスプリアスを抑制し、高精度な位相変移となるような基準信号を発生する。ＰＬＬ７４はＤＤＳ７２が出力する基準信号を使用してマイクロ波帯の高精度広帯域線形チャープ信号を直接発生し、更に、制御部７６が全体のタイミングを制御しながらスイッチの制御信号を出力し、マイクロ波帯高速スイッチで不要輻射周波数帯域の抑圧、出カレベルの安定化を図っている。
【０１１６】
従って、このＦＭＣＷ−ＳＡＲ１０２では次のような特徴及び利点がある。
【０１１７】
(1) これらのシステム及びレーダアンテナを航空機内に設置することで、小型化、低価格化を実現できる。
【０１１８】
(2) ＤＤＳ７２と最も単純な構成のＰＬＬ７４でマイクロ波帯の高精度広帯域線形チャープ信号を発生するので、小型、低価格、高精度なＦＭＣＷレーダやＦＭＣＷ−ＳＡＲを実現できる。
【０１１９】
(3) 簡単な構成で高精度なマイクロ波帯広帯域線形チャープ信号を生成している。
【０１２０】
(4) ＤＤＳ７２と目的のマイクロ波帯域周波数を出力するＰＬＬ７４の組み合わせで、ハードウェア量を最少にすることが可能である。
【０１２１】
(5) ＰＬＬ７４で低い周波数を生成し、その後逓倍すると、位相ノイズやスプリアスが増加するだけでなく、その他に逓倍回路、フィルタ等多くのハードウェアが必要になるが、このような不都合を上記構成によって解決している。
【０１２２】
〔第３の実施の形態〕
【０１２３】
第３の実施の形態は、ＦＭＣＷ−ＳＡＲのアンテナを含む全体構成である。航空機の室内に既述のＦＭＣＷ−ＳＡＲを設置し、航空機の機体改造を不要とする窓取り付け型アンテナを使用したＳＡＲシステムを構成できる。
【０１２４】
この第３の実施の形態について、図２１、図２２、図２３及び図２４を参照する。図２１は、ＦＭＣＷ−ＳＡＲの設置例を示す図であって、（Ａ）は、航空機の後部座席側面から見て示した図、（Ｂ）は、後部座席正面から見た図、図２２は、アンテナの構成例を示し、（Ａ）は、アンテナを示す正面図、（Ｂ）は、その側面図、図２３は、他のアンテナ装置の一例を示す図、図２４は、ＦＭＣＷ−ＳＡＲを搭載した小型航空機のレーダシステムを示す図である。
【０１２５】
航空機１２２は飛翔体の一例である。この航空機１２２のキャビン１２３には、図２１の（Ａ）及び（Ｂ）に示すように、座席１２４が設置され、この座席１２４の側面には窓部１２６が形成されている。窓部１２６には、キャビン１２３と外部とを仕切る遮蔽部材１２７が設置されている。この遮蔽部材１２７は電波の透過が可能なポリカーボネートやアクリル樹脂等の合成樹脂で構成される。
【０１２６】
そこで、座席１２４には、ＦＭＣＷ−ＳＡＲ送受信部１０３がシートベルト等で固定され設置されている。このＦＭＣＷ−ＳＡＲ送受信部１０３はＦＭＣＷ−ＳＡＲ１０２（図２０）の既述のアンテナ１１０、１１２（図２０）を除くハードウェアである。
【０１２７】
そして、窓部１２６の遮蔽部材１２７のキャビン面側には、アンテナ装置１３０が設置されている。このアンテナ装置１３０は、既述のアンテナ１１０、１１２を構成している。このアンテナ装置１３０は、図２２の（Ａ）及び（Ｂ）に示すように、フレーム１３２を備え、ヒンジ１３４によってアンテナ輻射部１３６が回動可能に支持され、傾斜角度θの調整が可能である。フレーム１３２は、窓部１２６に例えば、接着テープ１３８によって固定されている。接着テープ１３８は、固定手段の一例であって、これに限定されない。このアンテナ装置１３０の給電点には、ＦＭＣＷ−ＳＡＲ送受信部１０３から引き出されたケーブル１４０が接続されている。
【０１２８】
アンテナ装置１３０は、図２３に示すように、平面型のマイクロ波アンテナはプリント基板と同等であり、非常に軽量のため、窓に粘着テープ等で固定するだけで実装が可能であって、ＦＭＣＷ−ＳＡＲに用いることができるアンテナの一例である。このアンテナ装置１３０は、一般の電子機器に使用されるプリント基板製造技術を利用し、薄く軽量に構成できる。そして、アンテナ輻射部１３６の放射面にはマイクロ波のアンテナが印刷配線されており、裏面は全面グランドになっている。この印刷配線されたパターンにケーブル１４０が接続される。
【０１２９】
斯かる構成によれば、次のような特徴がある。ＦＭＣＷ−ＳＡＲ１０２は送信信号が連続波のため、パルス方式に遥かに低い送信電力でも十分な信号雑音比の画像を得ることが可能である。そのため、ＦＭＣＷ−ＳＡＲ１０２を用いることで送信アンテナ１１０がキャビン内に設置されていても安全に運用できる。
【０１３０】
特に、与圧機構のない小型航空機では航空写真用の窓部を有するものがある。これらの航空機では窓部の開放部分にアンテナ開口部を設置すれば、図２４に示すように、航空機１２２の外部に設置したのと変わらないレーダ性能で、機体改造無しに合成開口レーダを設置できる。
【０１３１】
航空機１２２の窓部はアクリルやポリカーボネート等の合成樹脂でできており、マイクロ波は若干減衰される。この減衰を送信電力、受信部Ｓ／Ｎで保障するようにレーダ設計を行うことにより、窓の内側にアンテナを設置することが可能である。
【０１３２】
斯かる方式によれば、与圧機のように窓部を開けることが不可能な航空機１２２の機体内にもアンテナを設置することが可能である。
【０１３３】
〔他の実施の形態〕
【０１３４】
(1) 上記実施の形態では、飛翔体の一例として航空機を例示したが、これに限定されない。本発明が適用される飛翔体には、上空を移動する移動体や航空機以外の飛翔体を包含し、合成開口レーダを用いることができる。
【０１３５】
(2) 以上説明したように、チャープ信号生成回路、ＦＭＣＷ方式合成開口レーダ及びそのアンテナ装置の好ましい実施の形態について説明したが、本発明は、上記記載に限定されるものではなく、特許請求の範囲に記載され、又は発明を実施するための最良の形態に開示された発明の要旨に基づき、当業者において様々な変形や変更が可能であることは勿論であり、斯かる変形や変更が、本発明の範囲に含まれることは言うまでもない。
【産業上の利用可能性】
【０１３６】
本発明のチャープ信号生成回路は高精度なチャープ信号生成を実現し、ＦＭＣＷ方式合成開口レーダは、そのチャープ信号生成回路を備え、小型化、軽量化及び高精度化を図ることができ、また、アンテナ装置はキャビン内に設置されてシステムのコンパクト化に寄与し、更に、飛翔体は斯かるレーダを備えているので、有用である。
【符号の説明】
【０１３７】
７０  チャープ信号生成回路
７２  ＤＤＳ
７４  ＰＬＬ
７６  制御部
７８  出力部
８０  水晶発振器
８２  ディジタル演算部
８４  Ｄ／Ａ
８６  ＬＰＦ
８８  位相比較器
９０  チャージポンプ
９２  ループフィルタ
９４  ＶＣＯ
９６  １／Ｎ分周器
９８  ＬＳＩ
１０２  ＦＭＣＷ−ＳＡＲ
【図１】
2012018078.tif 000016
【図２】
2012018078.tif 000017
【図３】
2012018078.tif 000018
【図４】
2012018078.tif 000019
【図５】
2012018078.tif 000020
【図６】
2012018078.tif 000021
【図７】
2012018078.tif 000022
【図８】
2012018078.tif 000023
【図９】
2012018078.tif 000024
【図１０】
2012018078.tif 000025
【図１１】
2012018078.tif 000026
【図１２】
2012018078.tif 000027
【図１３】
2012018078.tif 000028
【図１４】
2012018078.tif 000029
【図１５】
2012018078.tif 000030
【図１６】
2012018078.tif 000031
【図１７】
2012018078.tif 000032
【図１８】
2012018078.tif 000033
【図１９】
2012018078.tif 000034
【図２０】
2012018078.tif 000035
【図２１】
2012018078.tif 000036
【図２２】
2012018078.tif 000037
【図２３】
2012018078.tif 000038
【図２４】
2012018078.tif 000039