(57)【要約】【課題】液晶表示装置において電源遮断後の残像を低減する技術を提供する。【解決手段】  電源検出制御回路６１は、電源回路部４０の電圧低下を検知すると、ＤＣ−ＤＣコンバータ６３と遮断時信号生成部６２に通知する。次に、遮断時信号生成部６２は、通常の１０倍の周波数とした遮断時ソースクロック信号ＳＣＫ及び遮断時ゲートクロック信号ＧＣＫを生成する。遮断時ソースクロック信号ＳＣＫ及び遮断時ゲートクロック信号ＧＣＫは、第１のセレクタ６６を介してソースドライバ１３及びゲートドライバ１４に供給される。つづいて、ＤＣ−ＤＣコンバータ６３の対向電極駆動回路６４は、対向電極（ＣＯＭ）が所定の電位になるように出力する。ソース電圧駆動回路６５は、ソースドライバ１３に印加される電位を所定電位になるように出力する。ＤＣ−ＤＣコンバータ６３は、第２のセレクタ６７を制御し、データ線ＤＬと対向電極（ＣＯＭ）を接地電位に接続する。【選択図】図２
2012022160.tif 000002
【特許請求の範囲】
【請求項１】
液晶素子を備える表示パネルと、
前記表示パネルを駆動する駆動手段と、
電源がオンからオフされたことを検知する電源遮断検出手段と、
前記電源遮断検出手段が前記電源のオフへの切り替わりを検知したときに、前記表示パネルを駆動するゲートドライバ及びソースドライバの各駆動周波数を高くする遮断時ドライバ制御手段と、
前記表示パネルのソース電圧と対向電極の電圧とを等しくなるように制御する遮断時ソース電圧制御手段と、
を備えることを特徴とする液晶表示装置。
【請求項２】
前記遮断時ソース電圧制御手段による出力後、前記ソース電圧と前記対向電極を接地する接地制御手段を備えることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
液晶表示装置の表示制御方法であって、
電源がオンからオフされたことを検知する電源遮断検知工程と、
前記電源遮断検出工程が前記電源のオフへの切り替わりを検知したときに、表示パネルを駆動するゲートドライバ及びソースドライバに対して、駆動速度の基準となるゲートクロック信号とソースクロック信号とを、前記電源の電圧が前記表示パネルの制御不能レベルに降下する前にデータを書き込み可能な周波数に変更するクロック変更工程と、
前記表示パネルのソース電圧と対向電極の電圧とを等しくなるようにソースドライバに出力する遮断時ソース電圧制御工程と、
を備えることを特徴とする表示制御方法。
【請求項４】
前記遮断時ソース電圧制御工程による出力後、前記ソース電圧と前記対向電極を接地する接地接続工程を備えることを特徴とする請求項３に記載の表示制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置及び液晶表示装置の表示制御方法に関する。
【背景技術】
【０００２】
フラットパネル表示装置として代表的なものとして、アクティブマトリックス液晶表示装置がある。この液晶表示装置は、液晶表示素子を用いており、軽量、薄型および低消費電力などの特徴から、テレビを中心として各種電子機器などの様々な分野に用いられている。
【０００３】
液晶表示素子としては、薄膜トランジスタ（ＴＦＴ）により駆動される各画素がマトリクス状に形成された表示領域を備えたアクティブマトリクス型のものがある。この液晶表示素子は、アレイ基板と対向基板とを対向配置し、これら基板間に液晶層を介在して構成されている。
【０００４】
また、表示領域には、ゲートドライバに電気的に接続された走査線と、ソースドライバに電気的に接続された信号線とが画素の間に沿って格子状に配設され、これら走査線と信号線との交点近傍に、これら走査線および信号線にそれぞれ電気的に接続された薄膜トランジスタと保持容量とが配設されている。さらに、画素は、アレイ基板側に配設された画素電極と、対向基板側に配設された共通基板との間に液晶層が位置して構成されている。
【０００５】
そして、ゲートドライバに入力される走査線駆動信号と、ソースドライバに入力される信号線駆動信号とに基づいて、走査線と信号線との交点近傍に位置する薄膜トランジスタがオンオフされ、この薄膜トランジスタのオンオフにより各画素の画素電極に印加される電圧が変化することで、各画素の表示状態が変化する。
【０００６】
しかしながら、このような液晶表示素子では、電源が遮断された後に、保持容量および液晶容量に電荷が残ることで、電源を遮断する直前まで画素により表示されていた画像が残像として表示されてしまうおそれがある。
【０００７】
そこで、そのような残像対策として様々な技術が提案されている。例えば、電源が遮断されたことを検出したときに、信号線電位及び対向電極電位を所定の電位に切り替えるスイッチを設けた技術がある（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平１１−２７１７０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところで、特許文献１に開示の技術は、電源遮断後に、信号線電位は比較的早くグランドレベルまで低下するが、対向電極電位と保持容量電位は、グランド（接地）への放電に時間がかかってしまう。この一瞬に電位差が生じ、残像が発生してしまうことがある。近年、従来以上に高品位の製品が要求されるようになっており、従来では許容されたレベルの残像であっても、許容されないようになっており、そのような残像対策の要求が強まっている。また、商品の高付加価値化及び差別化の観点からも残像対策は必須ともいえる状況になっている。
【００１０】
本発明の目的は、上記課題に鑑み、液晶表示装置において電源遮断後の残像を低減する技術を提供することにある。
【課題を解決するための手段】
【００１１】
本発明に係る装置は、液晶素子を備える表示パネルと、前記表示パネルを駆動する駆動手段と、電源がオンからオフされたことを検知する電源遮断検出手段と、前記電源遮断検出手段が前記電源のオフへの切り替わりを検知したときに、前記表示パネルを駆動するゲートドライバ及びソースドライバの各駆動周波数を高くする遮断時ドライバ制御手段と、前記表示パネルのソース電圧と対向電極の電圧とを等しくなるように制御する遮断時ソース電圧制御手段と、を備える。
前記遮断時ソース電圧制御手段による出力後、前記ソース電圧と前記対向電極を接地する接地制御手段を備えてもよい。
本発明に係る方法は、液晶表示装置の表示制御方法であって、電源がオンからオフされたことを検知する電源遮断検知工程と、前記電源遮断検出工程が前記電源のオフへの切り替わりを検知したときに、表示パネルを駆動するゲートドライバ及びソースドライバに対して、駆動速度の基準となるゲートクロック信号とソースクロック信号とを、前記電源の電圧が前記表示パネルの制御不能レベルに降下する前にデータを書き込み可能な周波数に変更するクロック変更工程と、前記表示パネルのソース電圧と対向電極との電圧を等しくなるようにソースドライバに出力する遮断時ソース電圧制御工程とを備える。
また、前記遮断時ソース電圧制御工程による出力後、前記ソース電圧と前記対向電極を接地する接地接続工程を備えてもよい。
【発明の効果】
【００１２】
本発明によれば、液晶表示装置において電源遮断後の残像を低減する技術を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態に係る、表示装置の概略構成を示す機能ブロック図である。
【図２】本発明の実施形態に係る、画像データ制御部の概略構成を示す機能ブロック図である。
【図３】本発明の実施形態に係る、遮断時残像低減処理を示すフローチャートである。
【発明を実施するための形態】
【００１４】
以下、本発明を実施する形態（以下、単に「実施形態」という）を図面を参照して説明する。本実施形態の概要は、１）電源のオフ状態を検出し、２）ソースドライバの駆動周波数を上げて信号線電位を所定の電位にする。さらに３）ゲートドライバの駆動周波数を上げてデータを書き込み、４）対向電極、保持容量および信号線のそれぞれを同電位にする。最後に、５）対向電極および保持容量の電荷をグランドへと放電させる。これによって、電源がオフ状態になった場合、液晶パネル内の容量成分に蓄積されている電荷を素早く放電させ、表示異常を防止することができる。以下、詳細に説明する。
【００１５】
図１は、本実施形態に係る液晶表示装置１０の概略構成を示す機能ブロック図であり、主に駆動回路８０、表示パネル９０及び電源回路部４０に着目して示している。この液晶表示装置１０は、例えばＴＦＴアクティブマトリックス液晶表示装置であり、より具体的には液晶モニタや液晶テレビである。液晶表示装置１０は、主制御部５０と、表示パネル９０と、表示パネル９０の駆動回路８０と、電源回路部４０とを備えている。主制御部５０は、各構成要素を統括的に制御する。
【００１６】
表示パネル９０は、アクティブマトリックス方式の液晶表示パネルであって、マトリックス状にセル７０が配置されている。なお、ここでは、３×３の９セルについて例示している。セル７０は、液晶電極２０と、データ設定用トランジスタ２５とを備えている。なお、ここでは最もシンプルな構造について例示している。
【００１７】
データ設定用トランジスタ２５は、スイッチング素子として機能するＴＦＴであり、ゲート電極はゲート線ＧＬに接続されている。また、ソース電極はデータ線ＤＬに、コモン電極は液晶電極２０に接続されている。
【００１８】
液晶電極２０は、データ設定用トランジスタ２５に接続されるプラス電極と、全面に対向電極（コモンＣＯＭ）が形成されるコモン電極とが液晶層を挟んで構成される。
【００１９】
電源回路部４０は、外部の交流電源を直流に変換して、各構成要素に電力を供給する。駆動回路８０は、パネルデータ制御部６０と、ソースドライバ１３と、ゲートドライバ１４とを備える。
【００２０】
パネルデータ制御部６０は、図２に示すように、画像データ回路１１と、タイミング・コントローラ１２とを備える。さらに、本実施形態に特徴的な電源遮断時の残像低減処理（以下、「遮断時残像低減処理」という）を実現する構成として、パネルデータ制御部６０は、電源検出制御回路６１と、遮断時信号生成部６２と、ＤＣ−ＤＣコンバータ６３と、第１のセレクタ６６と、第２のセレクタ６７とを備える。
【００２１】
第１のセレクタ６６は、通常の動作時には、入力経路としてタイミング・コントローラ１２に接続され、後述の遮断時残像低減処理の動作時には遮断時信号生成部６２に接続される。なお、出力経路は、いずれの動作時においてもソースドライバ１３及びゲートドライバ１４に接続される。また、第２のセレクタ６７は、遮断時残像低減処理の動作時にのみＤＣ−ＤＣコンバータ６３（対向電極駆動回路６４及びソース電圧駆動回路６５）とソースドライバ１３の経路を接続する。
【００２２】
画像データ回路１１は、外部から入力されるクロック信号に基づいて水平同期信号、垂直同期信号及び輝度データであるＲＧＢのデータ信号を生成し、各同期信号はタイミング・コントローラ１２へ出力し、データ信号は第１のセレクタ６６を介してソースドライバ１３に出力する。
【００２３】
タイミング・コントローラ１２は、ソースドライバ１３及びゲートドライバ１４の動作のタイミング制御を第１のセレクタ６６を介して行う。
【００２４】
ソースドライバ１３は、ゲートドライバ１４の走査に同期して、表示内容、つまり輝度データ（データ信号）に対応した信号電圧をデータ線ＤＬに重畳して出力する。
【００２５】
ゲートドライバ１４は、タイミング・コントローラ１２から出力され第１のセレクタ６６を介して取得した同期信号を、所定の制御タイミングに基づいてゲート線ＧＬに走査パルスとして印加し、そのゲート線ＧＬに接続されたスイッチング素子であるデータ設定用トランジスタ２５を順次選択状態にする。
【００２６】
ソースドライバ１３及びゲートドライバ１４の走査は、上述の通りタイミング・コントローラ１２から出力されるソースクロック信号ＳＣＫ及びゲートクロック信号ＧＣＫによってタイミング制御される。ソースクロック信号ＳＣＫは、ソースドライバ１３内のレベルシフタＬＳ（シフトレジスタ）の動作タイミングを決定する信号である。ゲートクロック信号ＧＣＫは、ゲート走査の動作タイミングを決定する信号である。
【００２７】
電源検出制御回路６１は、電源遮断時の入力の電圧降下を検出する。検出結果は、ＤＣ−ＤＣコンバータ６３及び遮断時信号生成部６２に通知される。
【００２８】
遮断時信号生成部６２は、遮断時残像低減処理のために、ソースクロック信号ＳＣＫ’及びゲートクロック信号ＧＣＫ’を生成し、ソースドライバ１３及びゲートドライバ１４にそれぞれ出力する。遮断時残像低減処理時のソースクロック信号ＳＣＫ’及びゲートクロック信号ＧＣＫ’を、それぞれ遮断時ソースクロック信号ＳＣＫ’及び遮断時ゲートクロック信号ＧＣＫ’と呼ぶ。
【００２９】
そして、ソースドライバ１３及びゲートドライバ１４は、それら遮断時ソースクロック信号ＳＣＫ’及び遮断時ゲートクロック信号ＧＣＫ’を基に駆動周波数を決定する。つまり、ソースドライバ１３とゲートドライバ１４の駆動周波数の基準となる信号が、通常時のソースクロック信号ＳＣＫ及びゲートクロック信号ＧＣＫから、遮断時ソースクロック信号ＳＣＫ’及び遮断時ゲートクロック信号ＧＣＫ’に変わることで、各駆動周波数が高く変更される。ここでは例えば、遮断時ソースクロック信号ＳＣＫ及び遮断時ゲートクロック信号ＧＣＫは、通常時のソースクロック信号ＳＣＫ及びゲートクロック信号ＧＣＫの１０倍に設定され、遮断時残像低減処理時の駆動周波数が通常時の１０倍となる。上述のように、電源回路部４０のオフによって入力電圧が低下すると、表示パネル９０の制御が不可能となってしまう。そこで、駆動周波数を上げることで駆動速度を上げて瞬時に動作させることで、入力電圧が制御不能に降下する前に、遮断時残像低減処理を行うことができる。
【００３０】
ソースドライバ１３では、データをシフトする為のクロックの速度とメモリでホールドしているレベルシフタの速度を通常時の１０倍に上げ、設定（書き込み）スピードを上げる。なお、レベルシフタの速度は、この例では１０倍としているが、ソースドライバ１３の発熱を考慮して最適なものに設定することが望ましい。なお、遮断時信号生成部６２に制御された第１のセレクタ６６が、ソースドライバ１３及びゲートドライバ１４に対する信号経路切替手段として機能し、通常時のソースクロック信号ＳＣＫ及びゲートクロック信号ＧＣＫと、遮断時ソースクロック信号ＳＣＫ’及び遮断時ゲートクロック信号ＧＣＫ’との信号経路切替を行う。
【００３１】
また、ゲートドライバ１４は、遮断時ゲートクロック信号ＧＣＫ’とすることで駆動速度を上げ、実質的に、瞬時にデータ設定用トランジスタ２５のゲートに所定の電圧を設定することができる。なお、ゲートドライバ１４側で一斉に書き込む構成が採用されてもよい。
【００３２】
ＤＣ−ＤＣコンバータ６３は、対向電極駆動回路６４とソース電圧駆動回路６５とを備え遮断時電圧設定処理を行う。具体的には、対向電極駆動回路６４は、遮断時残像低減処理のために、コモンＣＯＭに設定する電位を生成する。ソース電圧駆動回路６５は、同じく、遮断時残像低減処理のために、データ線ＤＬ及び液晶電極２０に設定する電位を生成する。ここでは、対向電極（コモンＣＯＭ）、データ線ＤＬのそれぞれに設定する電位は、同一電位にされる。その後、ＤＣ−ＤＣコンバータ６３は、接地接続処理として、第２のセレクタ６７を接地（ＧＮＤ）に接続することで、データ線ＤＬ及び対向電極の電位を接地（ＧＮＤ）に接続する。この処理によって、各電位はグランドレベルとなる。
【００３３】
以上の構成の表示装置１０における電源遮断時の表示制御方法を図３のフローチャートを参照して説明する。
【００３４】
電源遮断検知工程：
電源検出制御回路６１は、電源回路部４０から供給される電圧をモニタリングし、電圧低下したことを検知すると、電源がオフされたと判断し、その旨をＤＣ−ＤＣコンバータ６３と遮断時信号生成部６２に通知する（Ｓ１２）。
【００３５】
クロック変更工程：
つづいて、遮断時信号生成部６２は、表示パネル９０を駆動するゲートドライバ１４及びソースドライバ１３の各駆動速度の基準となる遮断時ソースクロック信号ＳＣＫ’及び遮断時ゲートクロック信号ＧＣＫ’を生成する（Ｓ１４）。生成された遮断時ソースクロック信号ＳＣＫ’及び遮断時ゲートクロック信号ＧＣＫ’は、第１のセレクタ６６を介してソースドライバ１３及びゲートドライバ１４に供給される。ソースドライバ１３及びゲートドライバ１４では、駆動周波数が高くなることで、入力電圧が表示パネル９０を制御不可能レベルになる前にデータを書き込み可能な駆動速度で動作可能となる。
【００３６】
遮断時ソース電圧制御工程：
つづいて、ＤＣ−ＤＣコンバータ６３の対向電極駆動回路６４は、対向電極（コモンＣＯＭ）の電圧が所定の電位になるように出力を行う。同様に、ソース電圧駆動回路６５は、ソースドライバ１３に印加される電位、つまり、データ線ＤＬに印加される電位を対向電極に印加される電位と同一の所定の電位になるように出力を行う（Ｓ１６）。この処理によって、データ線ＤＬの電位（データ設定用トランジスタ２５のソース電位）と対向電極（コモンＣＯＭ）の電位が等しくなる。なお、対向電極（コモンＣＯＭ）とデータ線ＤＬのそれぞれに印加される電位は、白レベルと黒レベルの中間レベルが好ましい。中間のグレー表示とすることで、映像にも影響が少ない。回路としては白レベルと黒レベルの電圧をソースドライバ１３に対してコントロール基板（電源回路４０）から供給しているので、抵抗分割によって所定の電圧を作ることができる。
【００３７】
接地接続工程：
その後ＤＣ−ＤＣコンバータ６３は、第２のセレクタ６７を制御し、データ線ＤＬと対向電極（コモンＣＯＭ）を接地電位に接続する（Ｓ１８）。なお、遮断時ソース電圧制御工程より前の工程（Ｓ１２〜Ｓ１６）によって、一定の残像低減が実現できる。このため、処理工程の簡素化を重視する場合、残像低減効果が小さくなるが、この接地接続工程（Ｓ１８）及び対応する構成は省かれてもよい。
【００３８】
このような処理を行うことによって、電源オフに伴う電圧降下により表示パネル９０の駆動制御が不可能になる前に、データ線ＤＬの電位（ソース電位）と対向電極（コモンＣＯＭ）の電位を同電位に瞬時に書き込むことができる。さらに、書き込まれたデータに対応する電荷を接地に放電することができる。その結果、電源オフ時の残像発生を防止できる。
【００３９】
以上、本発明を実施形態をもとに説明した。この実施形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【符号の説明】
【００４０】
１０  液晶表示装置
１１  画像データ回路
１２  タイミング・コントローラ
１３  ソースドライバ
１４  ゲートドライバ
２０  液晶電極
２５  データ設定用トランジスタ
４０  電源回路部
５０  主制御部
６０  パネルデータ制御部
６１  電源検出制御回路
６２  遮断時信号生成部
６３  ＤＣ−ＤＣコンバータ
６４  対向電極駆動回路
６５  ソース電圧駆動回路
６６  第１のセレクタ
６７  第２のセレクタ
７０  セル
８０  駆動回路
９０  表示パネル
【図１】
2012022160.tif 000003
【図２】
2012022160.tif 000004
【図３】
2012022160.tif 000005