(57)【要約】【課題】ビタビ復号回路における復号精度を向上させること。【解決手段】無線信号を受信する受信装置は、畳み込み符号化されたデータをビタビ復号化するビタビ復号器と、前記畳み込み符号化されたデータをビタビ復号化する際に使用されるべきトレースバック長を制御するトレースバック長制御部とを少なくとも有する複数の受信部と、該複数の受信部により畳み込み符号化されたデータがビタビ復号化される際に、生き残りパスを保存するために共有される並列パスメモリと、前記複数の受信部により制御されるべきトレースバック長に基づいて、各受信部により使用されるべき前記並列パスメモリ使用量を制御するメモリ制御部とを有する。【選択図】図４
2012195665.tif 000002
【特許請求の範囲】
【請求項１】
無線信号を受信する受信装置であって、
畳み込み符号化されたデータをビタビ復号化するビタビ復号器と、前記畳み込み符号化されたデータをビタビ復号化する際に使用されるべきトレースバック長を制御するトレースバック長制御部とを少なくとも有する複数の受信部と、
該複数の受信部により畳み込み符号化されたデータがビタビ復号化される際に、生き残りパスを保存するために共有される並列パスメモリと、
前記複数の受信部により制御されるべきトレースバック長に基づいて、各受信部により使用されるべき前記並列パスメモリ使用量を制御するメモリ制御部と
を有する、受信装置。
【請求項２】
請求項１に記載の受信装置において、
受信信号のヘッダを解析するヘッダ解析部
を有し、
前記トレースバック長制御部は、前記ヘッダ解析部により解析されたヘッダに含まれる情報に基づいて、トレースバック長を制御する、受信装置。
【請求項３】
請求項１または２に記載の受信装置において、
前記並列パスメモリは、複数のパスメモリを有し、
前記メモリ制御部は、前記各受信部により使用されるべき前記並列パスメモリ使用量として、パスメモリの数を制御する、受信装置。
【請求項４】
請求項１ないし３のいずれか１項に記載の受信装置において、
前記メモリ制御部により前記並列パスメモリ使用量が制御される際に、優先して前記並列パスメモリ使用量を割り当てる受信部を設定する受信部設定部
を有する、受信装置。
【請求項５】
請求項４に記載の受信装置において、
前記メモリ制御部により前記複数の受信部により制御されるべきトレースバック長に基づいて設定されるべきメモリの使用量が、前記並列パスメモリの容量を超える場合、前記受信部設定部により優先して前記並列パスメモリ使用量を割り当てる受信部として設定された受信部以外の受信部に対応するトレースバック長を減少させるトレースバック長制御部
を有する、受信装置。
【請求項６】
請求項４に記載の受信装置において、
当該受信装置により受信されたデータフレームが無効かどうかを判断する無効フレーム判断部と、
該無効フレーム判断部により無効と判断されたデータフレームの数をカウントする無効フレーム数カウント部と
を有し、
前記無効フレーム数カウント部によりカウントされるべき無効と判断されたデータフレームの数が所定の閾値以上となった場合に、前記受信部設定部は、優先して前記並列パスメモリ使用量を割り当てる受信部として設定された受信部以外の受信部に対するメモリの使用量を減少させる、受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受信装置に関する。
【背景技術】
【０００２】
デジタル無線通信などで用いられる誤り訂正符号の１つである畳み込み符号の最尤復号であるビタビ復号においては、トレースバック長を増やすと復号誤りが減少することが知られている。そこで、受信フレームごとにトレースバック長を動的に変更して復号性能を変化させ、トレースバック長を短くした際に処理時間と回路の消費電力を少なくする方法が既に知られている。
【０００３】
また、ビタビ復号回路内で用いるメモリを分割し、トレースバック処理を並列に行うことで、復号の高速化を図る方法が既に知られている。
【０００４】
さらに、近年デジタル無線通信機能のモバイル機器への搭載や、環境への配慮等の観点から、さらなる回路の低消費電力化が求められている。
【０００５】
また、１つのモバイル機器に対して、複数の通信方法で通信を可能にすることも要求されている。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
トレースバック長の変更を行う装置では、トレースバック長を短くすることで処理時間を短縮することにより、消費電力を減らしているにすぎなかった。すなわち、トレースバック長を短くすることで、ビタビ復号回路内で使用されるべき分割されたメモリのうち、復号処理に使用しなくてもよいメモリが発生する。しかし、この使用しなくてよいメモリは復号処理中に動作し続けるため、電力が無駄に消費される。
【０００７】
また、１つの装置には、複数の復号回路が搭載されることがある。各復号回路では、それぞれ異なる通信方法に対応し、共にビタビ復号処理を行う。この場合複数の復号回路では、別々にメモリを管理するため、メモリの容量は増える。
【０００８】
さらに言うと一般に、ビタビ復号に使用される分割されたメモリを多くするとビタビ復号の精度はより向上する。しかし実際には、メモリ・回路容量を増やすことに対する制約が厳しい、等の理由からビタビ復号に用いる分割されたメモリを多くすることで復号処理の精度を上げることができない。
【０００９】
最尤復号器の誤り率特性を向上させる目的で、無線LAN(IEEE(The Institute of Electrical and Electronics Engineers) 802.11a)のフレームフォーマットに基づいた受信データのヘッダを復号化することによりトレースバック長を制御して受信フレームの信頼性を向上させることが知られている（例えば、特許文献１等参照）。受信データのヘッダを用いてトレースバック長を制御することにより、スループットを向上させることができ、且つ再送要求を減少させることができる。その結果、送受信機の消費電力の低減を図ることができる。
【００１０】
しかし、ビタビ復号処理に使用しなくてよいメモリが処理中に動作し続けるため、電力が無駄に消費される。
【００１１】
また、複数のビタビ復号回路がメモリを共有するものではなく、受信器を複数組み合わせた際に、一括してトレースバック長を制御することができない。
【００１２】
そこで、本発明は、上述した問題点の少なくとも１つに鑑みてなされたものであり、その目的は、ビタビ復号回路における復号精度を向上させることである。
【課題を解決するための手段】
【００１３】
本受信装置は、
無線信号を受信する受信装置であって、
畳み込み符号化されたデータをビタビ復号化するビタビ復号器と、前記畳み込み符号化されたデータをビタビ復号化する際に使用されるべきトレースバック長を制御するトレースバック長制御部とを少なくとも有する複数の受信部と、
該複数の受信部により畳み込み符号化されたデータがビタビ復号化される際に、生き残りパスを保存するために共有される並列パスメモリと、
前記複数の受信部により制御されるべきトレースバック長に基づいて、各受信部により使用されるべき前記並列パスメモリ使用量を制御するメモリ制御部と
を有する。
【発明の効果】
【００１４】
開示の実施例によれば、ビタビ復号回路における復号精度を向上させることができる。
【図面の簡単な説明】
【００１５】
【図１】畳み込み符号器の一例を示す図である。
【図２】ビタビ復号の際に作成されるトレリスの一例を示す図である。
【図３】データフレーム構成の一例を示す図である。
【図４】受信装置の一実施例を示す機能ブロック図である。
【図５】受信装置の受信部の一実施例を示す機能ブロック図である。
【図６】受信装置の処理の一実施例を示すフローチャートである。
【図７】並列トレースバック処理の一実施例を示す図である。
【図８】並列トレースバック処理の一実施例を示す図である。
【図９】受信装置の一実施例を示す機能ブロック図である。
【図１０】受信装置の受信部の一実施例を示す機能ブロック図である。
【図１１】受信装置の処理の一実施例を示すフローチャートである。
【図１２】並列トレースバック処理の一実施例を示す図である。
【図１３】受信装置の一実施例を示す機能ブロック図である。
【図１４】受信装置の処理の一実施例を示すフローチャートである。
【図１５】受信装置の一実施例を示す機能ブロック図である。
【図１６】受信装置の処理の一実施例を示すフローチャートである。
【図１７】受信装置の処理の一実施例を示すフローチャートである。
【図１８】受信装置の処理の一実施例を示すフローチャートである。
【図１９】受信装置の処理の一実施例を示すフローチャートである。
【発明を実施するための形態】
【００１６】
次に、本発明を実施するための形態を、以下の実施例に基づき図面を参照しつつ説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を用い、繰り返しの説明は省略する。
【００１７】
＜実施例＞
＜受信装置＞
本実施例に従った受信装置は、畳み込み符号化されたデータを受信する。
【００１８】
該受信装置は、複数の受信部を有する。つまり、複数の受信系統を有する。該受信装置は、データを受信した後、ビタビ復号によって最尤復号化を行う。該最尤復号化は、並列接続されたメモリ（以下、「並列パスメモリ」という）を利用することにより並列処理される。該受信装置は、複数の受信系統で受信処理を行う際に、ビタビ復号に使用する並列パスメモリを共有して管理する。ビタビ復号に使用する並列パスメモリを共有して管理することにより、受信回路における消費電力を低減できる。また、ビタビ復号器における受信精度を向上させることができる。
【００１９】
例えば、２のビタビ復号回路を有する場合について説明する。一方のビタビ復号回路を使用しない場合、他方のビタビ復号回路におけるトレースバック長を大きくする。他方のビタビ復号回路におけるトレースバック長を大きくすることにより、並列パスメモリの使用量を大きくできるため、ビタビ復号回路の復号精度を向上させることができる。
【００２０】
具体的には、受信装置は、１つの受信部におけるビタビ復号回路では、受信データのヘッダに含まれる情報を使用して、トレースバック長を制御する。該受信装置は、複数のビタビ復号回路によりパスメモリが共有して使用される場合に、各受信部により制御されるべきトレースバック長に基づいて、並列パスメモリの使用方法を決定する。
【００２１】
共有して使用される並列パスメモリが一括して制御されることにより、トレースバック長が長く、使用すべき並列メモリを増加させるものがある場合に、ビタビ復号における復号精度を向上させることができる。
【００２２】
＜畳み込み符号器＞
図１は、畳み込み符号器の一例を示す。
【００２３】
図１に示される畳み込み符号器は、シフトレジスタD1と、シフトレジスタD2とを有する。該畳み込み符号器は、1ビットの入力INとシフトレジスタD1、D2との値の排他的論理和によって符号語OUT1とOUT2とを出力する。
【００２４】
図１に示される畳み込み符号器において、拘束長は３、シフトレジスタD1と、シフトレジスタD2によって表される状態は｛00, 01, 10, 11｝であり、状態総数は４である。
【００２５】
なお、畳み込み符号は通信の規格で採用されることが多い。例えば無線LAN（Local Area Network）で採用されているIEEE(The Institute of Electrical and Electronics Engineers, Inc.) 802.11や、衛星通信、地上デジタル放送などで採用されている。
【００２６】
図２は、ビタビ復号の際に作成されるトレリスの一部の一例を示す。
【００２７】
図２には、図１に示される畳み込み符号器により作成される符号語をビタビ復号化する際に作成されるトレリスの一部を示す。トレリスは、状態の時間的遷移を表現したものであり、図２中実線はそれぞれの状態からの0が入力されたときのパスで、破線は1が入力されたときのパスである。
【００２８】
ビタビ復号は、受信した符号語から復号化を行う際、トレリス上の全ての考えられるパスの中から最尤なパスを選んでトレースバックをし、復号化を行う。
【００２９】
図１に示される畳み込み符号器によって作成された符号語を復号化することを考える。
【００３０】
受信データを一定の長さに打ち切る。換言すれば、受信データを一定の長さに分割する。打ち切った後は2ビットずつの受信語に区切り、考えられる符号語との距離を計算する。この距離をブランチ距離と呼ぶ。
【００３１】
全受信語について距離を計算した後は受信語の順に生き残りパスを選択し、全ての遷移についての生き残りパスを選択した後、生き残りパスに対してトレースバックを行う。
【００３２】
トレースバックを行った後は、その生き残りパスの入力に対応するものを復号結果とする。ただし、このとき全ての生き残りパスについて復号化を行うのではなく、一部を捨てる。ここでは、トレースバックをするだけで復号結果としないトレリス上の状態遷移回数をトレースバック長、トレースバックし、復号結果とする（この処理をデコードと呼ぶ）。トレリス上の状態遷移回数をデコード長とする。
【００３３】
＜データフレーム＞
図３は、データフレームの構成例を示す。
【００３４】
図３には、WiMedia Alliance, Inc.によって規定された規格「Multiband OFDM Physical Layer Specification Approved Draft 1.2」で定義される、データフレームの構成例が示される。該規格は、超広帯域(Ultra Wide Band, UWB)無線通信方式を採用した無線USB(Universal Serial Bus)規格などで採用されている物理層の規格である。
【００３５】
図３において、矢印は時間方向を示す。フレーム構成としては時間的にプリアンブル、ヘッダ、PSDU（Physical layer convergence protocol Service Data Unit）と続く。
【００３６】
プリアンブルは、パケット検出やゲインコントロール、位相ずれの補正などに必要とされる。プリアンブルは、予め規格で定められた値である。
【００３７】
ヘッダには、ヘッダの後に続くPSDU のデータレート（RATE）や、該PSDUのデータレートの長さ（LENGTH）などが、規格で定められたフォーマットにしたがって記述される。ヘッダのデータレートは一定である。
【００３８】
PSDUには、本来転送すべきデータや、FCS(Frame Check Sequence)と呼ばれる本来転送したいデータについての誤り検出符号語などが含まれる。データの符号化方法などによってPSDUのデータレートは異なる。規格では53.3[Mbps]、80[Mbps]、106.7[Mbps]、160[Mbps]、200[Mbps]、320[Mbps]、400[Mbps]、480[Mbps]の8種類が定義されている。
【００３９】
受信の際には、図３に示されるデータフレームの最後尾に、受信信号品質を記述するデータなどが追加される。
【００４０】
＜受信装置＞
図４は、受信装置１００の一実施例を示す。
【００４１】
受信装置１００は、複数の受信系統を有する。該複数の受信系統は、受信部１０２ｎ（ｎは、ｎ＞１の整数）により表される。本実施例では、一例として、受信装置１００が２つの受信系統を有し、該２つの受信系統にそれぞれの受信部１０２１、受信部１０２２を有する場合について説明する。３以上の受信系統を有し、該３以上の受信系統に、それぞれの受信部を有するようにしてもよい。
【００４２】
受信部１０２ｎは、ビタビ復号器１０２０ｎと、ビタビ復号で用いるトレースバック長を制御するトレースバック長制御部１１００ｎとを有する。
【００４３】
ビタビ復号器１０２０ｎは、復号に使用すべき並列パスメモリ（共有並列パスメモリ）１３００を共有する。ビタビ復号器１０２０ｎは、該並列パスメモリ１３００を使用して復号を行う。
【００４４】
該受信装置１００は、全トレースバック長制御部１４００を有する。該全トレースバック長制御部１４００は、各受信部１０２１、１０２２におけるトレースバック長制御部１１００１、１１００２において設定されるべきトレースバック長を使用して、複数のビタビ復号器１０２０１、１０２０２により使用されるべき共有並列パスメモリ中の並列パスメモリを制御する。
【００４５】
＜受信部の詳細＞
図５は、受信部１０２ｎの詳細を示す。
【００４６】
図４に示される共有並列パスメモリ１３００に含まれる並列パスメモリのうち、ビタビ復号器１０２０ｎがビタビ復号のために使用する並列パスメモリを、第１のメモリ１３００１、第２のメモリ１３００２、第３のメモリ１３００３、第４のメモリ１３００４、第５のメモリ１３００５、第６のメモリ１３００６の6つとする場合について説明する。
【００４７】
また、図５に示される受信部１０２ｎでは、畳み込み符号器の拘束長を７、畳み込み符号の状態総数を６４、ビタビ復号のトレースバック長を６０、ビタビ復号のデコード長を３０とする場合について説明する。
【００４８】
受信部１０２ｎは、ビタビ復号器１０２０ｎを有する。該ビタビ復号器１０２０ｎは、畳み込み符号化されたデータを復号化する。
【００４９】
受信部１０２ｎは、トレースバック長制御部１１００ｎを有する。該トレースバック長制御部１１００ｎは、受信データフレームのヘッダ内に記述されたデータからビタビ復号器１０２０ｎで用いられるパラメータのトレースバック長を制御する。
【００５０】
受信部１０２ｎは、ヘッダ解析部１２００ｎを有する。該ヘッダ解析部１２００ｎは、復号データのヘッダを用いて、該ヘッダの中の情報を読み取る。
【００５１】
ビタビ復号器１０２０ｎは、ブランチ距離計算ユニット１０２１ｎを有する。該ブランチ距離計算ユニット１０２１ｎは、受信データフレームと畳み込み符号語との間の距離を計算する。ビタビ復号器１０２０ｎは、比較選択ユニット１０２２ｎに、受信データフレームと畳み込み符号語との間の距離の計算結果を入力する。
【００５２】
ビタビ復号器１０２０ｎは、比較選択ユニット１０２２ｎを有する。該比較選択ユニット１０２２ｎは、ブランチ距離計算ユニット１０２１ｎにより入力されるべき、受信データフレームと畳み込み符号語との間の距離の計算結果を使用して、生き残りパスを選択する。該比較選択ユニット１０２２ｎは、生き残りパス保存ユニット１０２３ｎに、生き残りパスの情報を入力する。該生き残りパスの情報は、生き残りパス保存ユニット１０２３ｎに保存される。
【００５３】
共有並列パスメモリ１３００には、第１のメモリ１３００１、第２のメモリ１３００２、第３のメモリ１３００３、第４のメモリ１３００４、第５のメモリ１３００５、第６のメモリ１３００６が含まれる。例えば、各メモリの容量は、1920（=30*64）ビットのRAM（Random Access Memory）であってもよい。
【００５４】
ビタビ復号器１０２０ｎは、書き込み先メモリ選択ユニット１０２４ｎを有する。該書き込み先メモリ選択ユニット１０２４ｎは、第１のメモリ１３００１、第２のメモリ１３００２、第３のメモリ１３００３、第４のメモリ１３００４、第５のメモリ１３００５、第６のメモリ１３００６から１つを選択して、選択されたメモリに、生き残りパスを書き込む。
【００５５】
ビタビ復号器１０２０ｎは、読み取り元メモリ選択ユニット１０２５ｎを有する。該読み取り元メモリ選択ユニット１０２５ｎは、第１のメモリ１３００１、第２のメモリ１３００２、第３のメモリ１３００３、第４のメモリ１３００４、第５のメモリ１３００５、第６のメモリ１３００６から１つを選択して、生き残りパスを読み取る。
【００５６】
ビタビ復号器１０２０ｎは、トレースバックユニット１０２６ｎを有する。該トレースバックユニット１０２６ｎは、共有並列パスメモリ１３００に書き込まれた生き残りパスを読み取ってトレースバックと、復号化とを行う。
【００５７】
トレースバックユニット１０２６ｎは、並列トレースバック選択部１０２７ｎを有する。該並列トレースバック選択部１０２７ｎは、第1の並列トレースバック部１０２８１ｎ、第2の並列トレースバック部１０２８２ｎ、第3の並列トレースバック部１０２８３ｎのうち、いずれか1つを選択してトレースバックを行わせる。
【００５８】
トレースバックユニット１０２６ｎは、複数の並列トレースバック部１０２８１ｎ−１０２８３ｎを有する。並列トレースバック部１０２８１ｎ−１０２８３ｎは、トレースバックを行う。図５には、一例として、３の並列トレースバック部１０２８１ｎ−１０２８３ｎが示されるが、２であってもよいし、４以上であってもよい。並列トレースバック部１０２８１ｎ−１０２８３ｎは、第1のLIFO（Last In First Out）メモリ１０２９１ｎ、第2のLIFO１０２９２ｎのいずれか一方に、トレースバック処理により得られるべき復号データを入力する。
【００５９】
トレースバックユニット１０２６ｎは、複数のLIFOを有する。図５には、一例として、第1のLIFO１０２９１ｎ、第２のLIFO１０２９２ｎが示される。３以上のLIFOが用意されてもよい。第1のLIFO１０２９１ｎ、第２のLIFO１０２９２ｎうち、並列トレースバック部１０２８１ｎ−１０２８３ｎのいずれかから、復号データが入力されたLIFOは、該復号データを保存する。復号データが入力されないLIFOは、該復号データを出力する。
【００６０】
＜本受信装置の動作＞
図６は、本受信装置１００の動作を示すフローチャートである。
【００６１】
図６に示されるフローチャートでは、ヘッダ解析部１２００ｎより得られたヘッダ情報を利用して、共有並列パスメモリ１３００に含まれる並列パスメモリの一部を使用し、ビタビ復号処理を行う。共有並列パスメモリ１３００に含まれる並列パスメモリのうち、使用される並列パスメモリ以外の並列パスメモリは使用されない。
【００６２】
図４に示される受信部１０２１、受信部１０２２の両方において、同様の処理が行われる。
【００６３】
図６に示される例では、データフレームを1つ受信した場合について示される。
【００６４】
生き残りパス保存ユニット１０２３ｎにより保存される共有並列パスメモリ１３００に含まれる6つの全ての並列パスメモリと、トレースバックユニット１０２６ｎに含まれる３つの全ての並列トレースバック部が使用できる状態にされる。
【００６５】
受信装置１００は、トレースバック長を６０に初期化する（ステップＳ６０２）。つまり、トレースバック長制御部１１００ｎは、トレースバック長を６０に初期化する。
【００６６】
受信装置１００は、プリアンブル、ヘッダ、PSDUの順に、データフレームの受信処理を行う。プリアンブルは畳み込み符号化されないため、ビタビ復号器１０２０ｎは、受信データフレームのヘッダをビタビ復号化する（ステップＳ６０４）。
【００６７】
受信装置１００は、復号化されたヘッダの内容を解析する（ステップＳ６０６）。つまり、ヘッダ解析部１２００ｎは、復号化されたヘッダの内容を解析する。
【００６８】
受信装置１００は、ヘッダに含まれる情報を解析した結果に基づいて、データレートが200Mbps未満であるかどうかを判定する（ステップＳ６０８）。つまり、トレースバック長制御部１１００ｎは、データレートが200Mbps未満であるかどうかを判定する。該200Mbpsは一例であり、適宜変更可能である。
【００６９】
データレートが200Mbps未満であると判定された場合（ステップＳ６０８：ＹＥＳ）、トレースバック長を30に設定する（ステップＳ６１０）。つまり、トレースバック長制御部１１００ｎは、データレートが200Mbps未満であると判定した場合、トレースバック長を30に設定する。
【００７０】
受信装置１００は、２つのメモリ、例えば、第５のメモリ１３００５と、第６のメモリ１３００６とを不使用とし、静止させるよう設定する（ステップＳ６１２）。つまり、書き込み先メモリ選択ユニット１０２４ｎと、読み取り元メモリ選択ユニット１０２５ｎにより、共有並列パスメモリ１３００に含まれる第５のメモリ１３００５と、第６のメモリ１３００６とが不使用とされ、静止されるように設定する。
【００７１】
受信装置１００は、第３の並列トレースバック部１０２８３ｎを不使用とする（ステップＳ６１４）。つまり、並列トレースバック選択部１０２７ｎにより、例えば第３の並列トレースバック部１０２８３ｎを不使用とするように設定する。
【００７２】
ステップＳ６１４による処理、又はステップＳ６０８によりデータレートが200Mbps未満であると判定されない場合（ステップＳ６０８：ＮＯ）、受信装置１００は、PSDUをビタビ復号化する（ステップＳ６１６）。つまり、設定されたトレースバック長に従って、PSDUをビタビ復号化する。
【００７３】
本受信装置１００では、データフレームを受信した際に、ヘッダに含まれるべき情報を用いてトレースバック長を設定する。本受信装置１００は、ヘッダに含まれるべき情報に基づいて設定されたトレースバック長により、ビタビ復号化処理において使用する並列パスメモリを制御する。ビタビ復号化処理において使用する並列パスメモリを制御することにより、必要とされる並列パスメモリ以外は不使用とされるため、消費電力を削減することができる。
【００７４】
また、トレースバック長を変更する際に使用されるべき指標としてデータレートが使用される。データレートの違いによって畳み込み符号の符号化率及び符号語の誤り訂正能力が異なり、ビタビ復号における最適なトレースバック長がデータレートによって異なるからである。また、ヘッダに含まれる、データフレーム以外の情報を用いるようにしてもよい。
【００７５】
＜トレースバック処理（その１）＞
図７は、トレースバック処理の一実施例を示す図である。図７には、一例として、トレースバック長を60、デコード長を30とした場合における並列トレースバック処理が示される。つまり、図６に示されるフローチャートのステップＳ６０８において、データレートが200Mbps未満であると判定されない場合、つまり、データレートが200Mbps以上であると判定された場合における、並列トレースバック処理が示される。
【００７６】
図７では、一例として、並列トレースバック部１０２８１ｎ−１０２８３ｎが一度ずつトレースバックと、デコードとを行う場合を示す。
【００７７】
（１）書き込み先メモリ選択ユニット１０２４ｎによる生き残りパスの書き込み、（２）第1の並列トレースバック部１０２８１ｎによるトレースバック及びデコード処理、（３）第2の並列トレースバック部１０２８２ｎによるトレースバック及びデコード処理、（４）第3の並列トレースバック部１０２８３ｎによるトレースバック及びデコード処理、に分けて、説明を行う。
【００７８】
（１）生き残りパスの書き込み
第1のメモリ１３００1〜第６のメモリ１３００６に対し生き残りパスを書き込む（WR）。書き込み先のメモリの順序は第1のメモリ１３００1、第２のメモリ１３００２、・・・、第６のメモリ１３００６、第１のメモリ１３００１、・・・のような順番であり、一つのメモリに対して書き込むのにかかる時間は30とする。また、それぞれのメモリは、デコードが終わった状態で次に書き込まれる。
【００７９】
（２）１つ目の並列ビタビ復号処理
第１の並列トレースバック部１０２８１ｎにより、第3のメモリ１３００３、第2のメモリ１３００２に書き込まれた生き残りパスをトレースバックする(TB1)。トレースバック処理の開始時刻をTとする。
【００８０】
トレースバックを行った後は時刻T+60より第1のメモリ１３００１に書き込まれた生き残りパスを使用してデコード処理を開始する(DC1)。該デコード処理と同時に復号結果を第１のLIFO１０２９１ｎに保存する(IN1)。
【００８１】
第１のメモリ１３００１に関しては、以降の並列ビタビ復号処理で使用しないので、生き残りパスを書き込んでよい状態にする。
【００８２】
また、第1のLIFO１０２９１ｎに書き込まれた復号結果を、時刻T+90より出力する(OT1)。
【００８３】
（３）２つ目の並列ビタビ復号処理
第２の並列トレースバック部１０２８２ｎにより、第4のメモリ１３００４、第3のメモリ１３００３に書き込まれた生き残りパスをトレースバックする(TB2)。トレースバック処理の開始時刻はT+30である。
【００８４】
トレースバックを行った後は時刻T+90より第1のメモリ１３００１に書き込まれた生き残りパスを使用してデコード処理を開始する(DC2)。該デコード処理と同時に復号結果を第２のLIFO１０２９２ｎに保存する(IN2)。
【００８５】
第２のメモリ１３００２に関しては、以降の並列ビタビ復号処理で使用しないので、生き残りパスを書き込んでよい状態にする。
【００８６】
また、第2のLIFO１０２９２ｎに書き込まれた復号結果を、時刻T+120より出力する(OT2)。
【００８７】
（４）３つ目の並列ビタビ復号処理
第３の並列トレースバック部１０２８３ｎにより、第5のメモリ１３００５、第4のメモリ１３００４に書き込まれた生き残りパスをトレースバックする(TB3)。トレースバック処理の開始時刻はT+60である。
【００８８】
トレースバックを行った後は時刻T+120より第1のメモリ１３００１に書き込まれた生き残りパスを使用してデコード処理を開始する(DC3)。該デコード処理と同時に復号結果を第1のLIFO１０２９1ｎに保存する(IN3)。
【００８９】
第３のメモリ１３００3に関しては、以降の並列ビタビ復号処理で使用しないので、生き残りパスを書き込んでよい状態にする。
【００９０】
また、第1のLIFO LIFO１０２９１ｎに書き込まれた復号結果を、時刻T+150より出力する(OT3)。
【００９１】
以上のように、生き残りパスの書き込まれた６つのメモリから、３つの並列トレースバック部が順に生き残りパスを読み取って並列にビタビ復号を行うことにより、高速処理を行うことができる。
【００９２】
＜トレースバック処理（その２）＞
図８は、トレースバック処理の一実施例を示す図である。図8には、一例として、トレースバック長を30、デコード長を30とした場合における並列トレースバック処理が示される。つまり、図６に示されるフローチャートのステップＳ６０８において、データレートが200Mbps未満であると判定された場合における、並列トレースバック処理が示される。
【００９３】
トレースバック長を60から30にしたことにより、図7を参照して説明した並列トレースバック処理とは異なり、第1の並列トレースバック部１０２８1ｎのトレースバック処理は時刻Tから第3のメモリ１３００３の内容についてだけ行い、その後時刻T+30より第2のメモリ１３００２の内容についてデコード処理を行う。
【００９４】
第2の並列トレースバック部１０２８２ｎによるトレースバック処理についても同様に、それぞれ時刻T+30からトレースバック、時刻T+60よりデコード処理を行う。
【００９５】
また、トレースバック長を30としたことで、第3の並列トレースバック部１０２８３ｎと、第5のメモリ１３００５と、第6のメモリ１３００６とを使用する必要がなくなる。
【００９６】
以上のように、トレースバック長を60から30に減らした際、第5のメモリ１３００５と、第6のメモリ１３００６とを静止し、スタンバイモードにすることで、受信装置の消費電力を削減することができる。
【００９７】
受信部１０２１と、受信部１０２２の両方において、同様の処理が行われる。
【００９８】
＜変形例（その１）＞
＜受信装置＞
図９は、受信装置の一変形例を示す。
【００９９】
図９に示される受信装置１００は、図４を参照して説明した受信装置において、トレースバック長を決定するための具体的手段としてヘッダ解析部１２００ｎを有するようにしたものである。
【０１００】
図４に示される受信部を複数有するようにしたものであれば、共有並列パスメモリ１３００に含まれるべき１２個の並列パスメモリのうち、受信部１０２１が６個を使用し、受信部１０２２が残りの６個を使用して、ビタビ復号を行うことができる。この場合、１つの受信部により使用される並列パスメモリの数を６個よりも大きくすることができない。
【０１０１】
そこで、本受信装置１００では、全トレースバック長制御部１４００が、受信部１０２１におけるトレースバック長と、受信部１０２２におけるトレースバック長とに基づいて、１つのビタビ復号器により使用されるべきパスメモリの数を制御する。両方の受信部におけるトレースバック長に基づいて１つのビタビ復号器により使用されるべきパスメモリの数を制御することにより、１つのビタビ復号器により使用されるべきパスメモリの数を６より大きい数に増加させることができる。
【０１０２】
本実施例では、受信部１０２１がパスメモリを8個、受信部１０２２がパスメモリを4個使用するように制御される場合について説明する。
【０１０３】
＜受信部の詳細＞
図１０は、受信部１０２ｎの詳細を示す。
【０１０４】
図１０に示される受信部１０２ｎは、図５を参照して説明した受信部において、４個の並列トレースバック部を有するようにしたものである。
【０１０５】
＜本受信装置の動作＞
図１１は、本受信装置１００の動作を示すフローチャートである。
【０１０６】
図１１に示されるフローチャートでは、ヘッダ解析部１２００ｎより得られたヘッダ情報を利用して、共有並列パスメモリ１３００に含まれる並列パスメモリの一部を使用し、ビタビ復号処理を行う。共有並列パスメモリ１３００に含まれる並列パスメモリのうち、使用される並列パスメモリ以外の並列パスメモリは使用されない。
【０１０７】
本受信装置１００の動作は、図６を参照して説明した動作と、データレートが200Mbps未満であると判定された場合には略同一である。つまり、図１１に示されるステップＳ１１０２−Ｓ１１１４、及びＳ１１２２は、図６に示されるステップＳ６０２−Ｓ６１６を同様である。
【０１０８】
ステップＳ１１０８において、データレートが200Mbps以上であると判定された場合（ステップＳ１１０８：ＮＯ）、トレースバック長を90に設定する（ステップＳ１１１６）。つまり、トレースバック長制御部１１００ｎは、データレートが200Mbps以上であると判定した場合、トレースバック長を90に設定する。
【０１０９】
受信装置１００は、第１のメモリ１３００１−第８のメモリ１３００８を使用とするよう設定する（ステップＳ１１１８）。つまり、書き込み先メモリ選択ユニット１０２４ｎと、読み取り元メモリ選択ユニット１０２５ｎにより、共有並列パスメモリ１３００に含まれる第１のメモリ１３００１−第８のメモリ１３００８が使用されるように設定する。
【０１１０】
受信装置１００は、第１の並列トレースバック部１０２８１ｎ−第４の並列トレースバック部１０２８４ｎを使用する（ステップＳ１１２０）。つまり、並列トレースバック選択部１０２７ｎにより、例えば第１の並列トレースバック部１０２８１ｎ−第４の並列トレースバック部１０２８４ｎを使用するように設定する。
【０１１１】
ステップＳ１１１４による処理、又はステップＳ１１２０による処理が行われた後、受信装置１００は、PSDUをビタビ復号化する（ステップＳ１１２２）。つまり、設定されたトレースバック長に従って、PSDUをビタビ復号化する
＜トレースバック処理（その１）＞
図１２は、トレースバック処理の一実施例を示す図である。図１２には、一例として、トレースバック長を90、デコード長を30とした場合における並列トレースバック処理が示される。つまり、図１１に示されるフローチャートのステップＳ１１０８において、データレートが200Mbps未満であると判定されない場合、つまり、データレートが200Mbps以上であると判定された場合における、並列トレースバック処理が示される。
【０１１２】
図１２では、一例として、第１の並列トレースバック部１０２８１ｎ−第４の並列トレースバック部１０２８４ｎが一度ずつトレースバックと、デコードとを行う場合を示す。
【０１１３】
（１）書き込み先メモリ選択ユニット１０２４ｎによる生き残りパスの書き込み、（２）第１の並列トレースバック部１０２８１ｎによるトレースバック及びデコード処理、（３）第２の並列トレースバック部１０２８２ｎによるトレースバック及びデコード処理、（４）第３の並列トレースバック部１０２８３ｎによるトレースバック及びデコード処理、（５）第４の並列トレースバック部１０２８４ｎによるトレースバック及びデコード処理、に分けて、説明を行う。
【０１１４】
（１）生き残りパスの書き込み
第1のメモリ１３００1〜第８のメモリ１３００８に対し生き残りパスを書き込む（WR）。書き込み先のメモリの順序は第1のメモリ１３００1、第２のメモリ１３００２、・・・、第８のメモリ１３００８、第１のメモリ１３００１、・・・のような順番であり、一つのメモリに対して書き込むのにかかる時間は30とする。また、それぞれのメモリは、デコードが終わった状態で次に書き込まれる。
【０１１５】
（２）１つ目の並列ビタビ復号処理
第１の並列トレースバック部１０２８１ｎにより、第３のメモリ１３００３、第２のメモリ１３００２に書き込まれた生き残りパスをトレースバックする(TB1)。トレースバック処理の開始時刻をT+90とする。
【０１１６】
トレースバックを行った後は時刻T+150より第1のメモリ１３００１に書き込まれた生き残りパスを使用してデコード処理を開始する(DC1)。該デコード処理と同時に復号結果を第１のLIFO１０２９１ｎに保存する。
【０１１７】
第１のメモリ１３００１に関しては、以降の並列ビタビ復号処理で使用しないので、生き残りパスを書き込んでよい状態にする。
【０１１８】
また、第1のLIFO１０２９１ｎに書き込まれた復号結果を、時刻T+180より出力する(OT1)。
【０１１９】
（３）２つ目の並列ビタビ復号処理
第２の並列トレースバック部１０２８２ｎにより、第５のメモリ１３００５、第４のメモリ１３００４に書き込まれた生き残りパスをトレースバックする(TB2)。トレースバック処理の開始時刻はT+90である。
【０１２０】
トレースバックを行った後は時刻T+180より第２のメモリ１３００２に書き込まれた生き残りパスを使用してデコード処理を開始する(DC2)。該デコード処理と同時に復号結果を第２のLIFO１０２９２ｎに保存する(IN2)。
【０１２１】
第２のメモリ１３００２に関しては、以降の並列ビタビ復号処理で使用しないので、生き残りパスを書き込んでよい状態にする。
【０１２２】
また、第2のLIFO１０２９２ｎに書き込まれた復号結果を、時刻T+210より出力する。
【０１２３】
（４）３つ目の並列ビタビ復号処理
第３の並列トレースバック部１０２８３ｎにより、第5のメモリ１３００５、第4のメモリ１３００４に書き込まれた生き残りパスをトレースバックする(TB3)。トレースバック処理の開始時刻はT+150である。
【０１２４】
トレースバックを行った後は時刻T+210より第３のメモリ１３００３に書き込まれた生き残りパスを使用してデコード処理を開始する(DC3)。該デコード処理と同時に復号結果を第1のLIFO１０２９1ｎに保存する。
【０１２５】
第３のメモリ１３００3に関しては、以降の並列ビタビ復号処理で使用しないので、生き残りパスを書き込んでよい状態にする。
【０１２６】
また、第1のLIFO LIFO１０２９１ｎに書き込まれた復号結果を、時刻T+240より出力する(OT3)。
【０１２７】
（５）４つ目の並列ビタビ復号処理
第４の並列トレースバック部１０２８４ｎにより、第７のメモリ１３００７、第６のメモリ１３００６に書き込まれた生き残りパスをトレースバックする(TB4)。トレースバック処理の開始時刻はT+150である。
【０１２８】
トレースバックを行った後は時刻T+240より第４のメモリ１３００４に書き込まれた生き残りパスを使用してデコード処理を開始する(DC4)。該デコード処理と同時に復号結果を第２のLIFO１０２９２ｎに保存する。
【０１２９】
第４のメモリ１３００４に関しては、以降の並列ビタビ復号処理で使用しないので、生き残りパスを書き込んでよい状態にする。
【０１３０】
また、第２のLIFO LIFO１０２９２ｎに書き込まれた復号結果を、時刻T+270より出力する(OT3)。
【０１３１】
以上のように、生き残りパスの書き込まれた８つのメモリから４つの並列トレースバック部が順に生き残りパスを読み取って並列にビタビ復号を行うことで、高速処理を行うことができる。
【０１３２】
＜変形例（その２）＞
＜受信装置＞
図１３は、受信装置の一実施例を示す。
【０１３３】
図１３に示される受信装置１００は、図４を参照して説明した受信装置において、優先して共有並列パスメモリを使用させるべき受信部を選択させるための具体的手段として受信部選択部１５００を有するようにしたものである。
【０１３４】
＜受信部の詳細＞
本受信装置の受信部１０２ｎは、図５を参照して説明した受信部と同様である。図１０を参照して説明した受信部が適用されてもよい。
【０１３５】
＜本受信装置の動作＞
図１４は、本受信装置１００の動作を示すフローチャートである。
【０１３６】
図１４に示されるフローチャートでは、優先して使用すべき受信部として、受信部１０２２が設定される場合について説明する。
【０１３７】
受信装置１００は、優先して使用すべき受信部として、受信部１０２２を設定する（ステップＳ１４０２）。つまり、受信部選択部１５００は、優先して使用すべき受信部として、受信部１０２２を設定する。
【０１３８】
受信装置１００は、トレースバック長を設定する（ステップＳ１４０４）。つまり、トレースバック長制御部１１００１は、トレースバック長を設定する。トレースバック長が設定されることにより、使用すべきパスメモリの個数を把握できる。
【０１３９】
受信装置１００は、トレースバック長を設定する（ステップＳ１４０６）。つまり、トレースバック長制御部１１００２は、トレースバック長を設定する。トレースバック長が設定されることにより、使用すべきパスメモリの個数を把握できる。
【０１４０】
受信装置１００は、各受信部により設定されたトレースバック長を把握する（ステップＳ１４０８）。つまり、全トレースバック長制御部１４００は、トレースバック長制御部１１００１により設定されたトレースバック長と、トレースバック長制御部１１００２により設定されたトレースバック長とを取得する。
【０１４１】
受信装置１００は、使用すべきパスメモリの数の合計が１２個以下であるかどうかを判断する（ステップＳ１４１０）。つまり、全トレースバック長制御部１４００は、トレースバック長制御部１１００１により設定されたトレースバック長と、トレースバック長制御部１１００２により設定されたトレースバック長とに基づいて、使用すべき並列パスメモリの数が１２個以下であるかどうかを判断する。
【０１４２】
使用すべき並列パスメモリの数が１２個より大きいと判断された場合（ステップＳ１４１０：ＮＯ）、受信装置１００は、受信部１０２２のトレースバック長を削減する（ステップＳ１４１２）。
【０１４３】
使用すべきパスメモリの数が１２個以下であると判断された場合（ステップＳ１４１０：ＹＥＳ）、又はステップＳ１４１２による処理が行われたのち、受信装置１００は受信処理を行う（ステップＳ１４１４）。
【０１４４】
本変形例によれば、優先して並列パスメモリを使用させると設定された受信部に対して、優先的に並列パスメモリを使用させることができる。
【０１４５】
例えば、受信部１０２１により制御されるべきトレースバック長が90、受信部１０２２により制御されるべきトレースバック長が60である場合、受信部１０２１において必要とされる並列パスメモリの数は8個であり、受信部１０２２において必要とされる並列パスメモリの数は6個である。従って、必要とされる並列パスメモリの数の合計は12個を超える。必要とされる並列パスメモリの数が１２個を超える場合、受信部１０２１に対してトレースバック長を60に削減させ、必要なパスメモリを6個とさせる。このようにすることにより使用されるべき並列パスメモリの数の合計を12個以下とする。その後受信処理を行う。
【０１４６】
＜変形例（その３）＞
＜受信装置＞
図１５は、受信装置の一変形例を示す。
【０１４７】
図１５に示される受信装置１００は、図４を参照して説明した受信装置において、受信データフレーム数カウント部１６００ｎと、無効フレーム判断部１７００ｎと、無効フレーム数カウント部１８００ｎとを有する。
【０１４８】
受信データフレーム数カウント部１６００ｎは、受信フレームの総フレーム数をカウントする。受信データフレーム数カウント部１６００ｎは、全トレースバック長制御部１４００に、受信フレームの総フレーム数を入力する。
【０１４９】
無効フレーム判断部１７００ｎは、受信フレームに含まれるFCS等を用いて無効フレームかどうかを判断する。
【０１５０】
無効フレーム数カウント部１８００ｎは、無効フレーム判断部１７００ｎにより無効フレームであると判断された無効フレームの数をカウントし、記録する。無効フレーム数カウント部１８００ｎは、全トレースバック長制御部１４００に、無効フレームの数を入力する。
【０１５１】
全トレースバック長制御部１４００は、受信データフレーム数カウント部１６００ｎにより入力されるべき受信フレームの総フレーム数と、無効フレーム数カウント部１８００ｎにより入力されるべき無効フレームの数とに基づいて、受信部１０２１と、受信部１０２２との間で、共有パスメモリを優先して使用させるべき受信部を切り替える。例えば、受信状態に基づいて、無効フレームの数が増加してきた場合に、切り替えるようにしてもよい。
【０１５２】
また、各受信部１０２ｎのトレースバック長制御部１１００ｎにおいて、トレースバック長が制御される際に、受信データフレーム数カウント部１６００ｎ、無効フレーム判断部１７００ｎ、無効フレーム数カウント部１８００ｎにより出力されるべきデータが使用されてもよい。
【０１５３】
＜受信部の詳細＞
本受信装置の受信部１０２ｎは、図５を参照して説明した受信部と同様である。図１０を参照して説明した受信部が適用されてもよい。
【０１５４】
＜本受信装置の動作＞
図１６は、本受信装置１００の動作を示すフローチャートである。
【０１５５】
受信装置１００は、初期化処理を行う（ステップＳ１６０２）。
【０１５６】
受信装置１００は、受信ループを実行することにより受信処理を行う（ステップＳ１６０４）。
【０１５７】
図１７は、図１６に示されるフローチャートにおける初期化処理を示すフローチャートである。
【０１５８】
受信装置１００は、受信部１０２１、及び受信部１０２２のうち、いずれか一方を優先して、並列パスメモリを割り当てる受信部に設定する（ステップＳ１７０２）。ここでは、受信部１０２２を優先して、並列パスメモリを割り当てる受信部に設定する場合について説明する。
【０１５９】
受信装置１００は、受信部１０２２に関する無効フレーム数カウント部１８００２における無効フレーム数Ｃｎを０にする（ステップＳ１７０４）。
【０１６０】
受信装置１００は、受信部１０２２に関する受信データフレーム数カウント部１６００２における受信総フレーム数Ｓｎを０にする（ステップＳ１７０６）。
【０１６１】
図１８は、図１６に示されるフローチャートにおける受信ループを示すフローチャートである。
【０１６２】
受信装置１００は、受信フレーム毎に受信ループを実行する（ステップＳ１８０２）。
【０１６３】
受信装置１００は、受信総フレーム数Ｓｎに、１を加える（ステップＳ１８０４）。
【０１６４】
受信装置１００は、Ｓｎが１０００１未満であるかどうかを判定する（ステップＳ１８０６）。ここで、１０００１は一例であり、適宜変更可能である。
【０１６５】
Ｓｎが１０００１未満でない場合（ステップＳ１８０６：ＮＯ）、初期化処理を行う。初期化処理の後、ステップＳ１８０４に戻る。
【０１６６】
Ｓｎが１０００１未満である場合（ステップＳ１８０６：ＹＥＳ）、受信装置１００は、通常受信を行う（ステップＳ１８１０）。
【０１６７】
受信装置１００は、ステップＳ１８１０により受信されたフレームが無効フレームであるかどうかを判定する。例えば、無効フレームかどうかを判断する際に、受信フレームに含まれるべき、FCSと呼ばれる、本来転送したいデータについての誤り検出符号語等を用いることにより判定する。
【０１６８】
無効フレームであると判定された場合（ステップＳ１８１２：ＹＥＳ）、無効フレーム数Ｃｎに、１を加える（ステップＳ１８１４）。
【０１６９】
ステップＳ１８１２において、無効フレームであると判定されない場合、又はステップＳ１８１４の処理の後、受信装置１００は、Ｃｎが１０００未満であるかどうかを判定する（ステップＳ１８１６）。ここで、１０００は一例であり、適宜変更可能である。
【０１７０】
Ｃｎが１０００未満でない場合（ステップＳ１８１６：ＮＯ）、受信部１０２２に、優先して並列パスメモリを割り当てる受信部を切り替える（ステップＳ１８１８）。受信部１０２２を優先して並列パスメモリを割り当てる受信部に設定することにより、受信部１０２２の受信精度を確保することかできるため、受信品質を向上させることができる。
【０１７１】
Ｃｎが１０００未満である場合（ステップＳ１８１６：ＹＥＳ）、又はステップＳ１８１８による処理の終了後、ステップＳ１８０４に戻る。
【０１７２】
図１９は、図１８に示されるフローチャートにおける通常受信処理を示すフローチャートである。
【０１７３】
受信装置１００は、トレースバック長を設定する（ステップＳ１９０２）。つまり、トレースバック長制御部１１００１は、トレースバック長を設定する。トレースバック長が設定されることにより、使用すべきパスメモリの個数を把握できる。
【０１７４】
受信装置１００は、トレースバック長を設定する（ステップＳ１９０４）。つまり、トレースバック長制御部１１００２は、トレースバック長を設定する。トレースバック長が設定されることにより、使用すべきパスメモリの個数を把握できる。
【０１７５】
受信装置１００は、各受信部により設定されたトレースバック長を把握する（ステップＳ１９０６）。つまり、全トレースバック長制御部１４００は、トレースバック長制御部１１００１により設定されたトレースバック長と、トレースバック長制御部１１００２により設定されたトレースバック長とを取得する。
【０１７６】
受信装置１００は、使用すべきパスメモリの数の合計が１２個以下であるかどうかを判断する（ステップＳ１９０８）。つまり、全トレースバック長制御部１４００は、トレースバック長制御部１１００１により設定されたトレースバック長と、トレースバック長制御部１１００２により設定されたトレースバック長とに基づいて、使用すべき並列パスメモリの数が１２個以下であるかどうかを判断する。
【０１７７】
使用すべき並列パスメモリの数が１２個より大きいと判断された場合（ステップＳ１９０８：ＮＯ）、受信装置１００は、優先して並列パスメモリを割り当てない受信部のトレースバック長を削減する（ステップＳ１９１０）。
【０１７８】
使用すべきパスメモリの数が１２以下であると判断された場合（ステップＳ１９０８：ＹＥＳ）、又はステップＳ１９１０による処理が行われたのち、受信装置１００は受信処理を行う（ステップＳ１９１２）。
【０１７９】
以上の実施例を含む実施形態に関し、更に以下の項目を開示する。
【０１８０】
（１）  無線信号を受信する受信装置であって、
畳み込み符号化されたデータをビタビ復号化するビタビ復号器と、前記畳み込み符号化されたデータをビタビ復号化する際に使用されるべきトレースバック長を制御するトレースバック長制御部とを少なくとも有する複数の受信部と、
該複数の受信部により畳み込み符号化されたデータがビタビ復号化される際に、生き残りパスを保存するために共有される共有並列パスメモリとしての、並列パスメモリと、
前記複数の受信部により制御されるべきトレースバック長に基づいて、各受信部により使用されるべき前記並列パスメモリ使用量を制御する全トレースバック長制御部としての、メモリ制御部と
を有する。
【０１８１】
（２）（１）に記載の受信装置において、
受信信号のヘッダを解析するヘッダ解析部
を有し、
前記トレースバック長制御部は、前記ヘッダ解析部により解析されたヘッダに含まれる情報に基づいて、トレースバック長を制御する。
【０１８２】
（３）（１）または（２）に記載の受信装置において、
前記並列パスメモリは、複数のパスメモリを有し、
前記メモリ制御部は、前記各受信部により使用されるべき前記並列パスメモリ使用量として、パスメモリの数を制御する。
【０１８３】
（４）（１）ないし（３）のいずれか１項に記載の受信装置において、
前記メモリ制御部により前記並列パスメモリ使用量が制御される際に、優先して前記並列パスメモリ使用量を割り当てる受信部を設定する受信部選択部としての、受信部設定部
を有する。
【０１８４】
（５）（４）に記載の受信装置において、
前記メモリ制御部により前記複数の受信部により制御されるべきトレースバック長に基づいて設定されるべきメモリの使用量が、前記並列パスメモリの容量を超える場合、前記受信部設定部により優先して前記並列パスメモリ使用量を割り当てる受信部として設定された受信部以外の受信部に対応するトレースバック長を減少させる全トレースバック長制御部としての、トレースバック長制御部
を有する。
【０１８５】
（６）（４）に記載の受信装置において、
当該受信装置により受信されたデータフレームが無効かどうかを判断する無効フレーム判断部と、
該無効フレーム判断部により無効と判断されたデータフレームの数をカウントする無効フレーム数カウント部と
を有し、
前記無効フレーム数カウント部によりカウントされるべき無効と判断されたデータフレームの数が所定の閾値以上となった場合に、前記受信部設定部は、優先して前記並列パスメモリ使用量を割り当てる受信部として設定された受信部以外の受信部に対するメモリの使用量を減少させる。
【０１８６】
本発明は特定の実施例を参照しながら説明されてきたが、各実施例は単なる例示に過ぎず、当業者は様々な変形例、修正例、代替例、置換例等を理解するであろう。説明の便宜上、本発明の実施例に従った装置は機能的なブロック図を用いて説明されたが、そのような装置はハードウェアで、ソフトウエアで又はそれらの組み合わせで実現されてもよい。本発明は上記実施例に限定されず、本発明の精神から逸脱することなく、様々な変形例、修正例、代替例、置換例等が包含される。
【符号の説明】
【０１８７】
１００  受信装置
１０２ｎ（ｎは、ｎ＞０の整数）  受信部
１０２０ｎ（ｎは、ｎ＞０の整数）  ビタビ復号器
１０２１ｎ（ｎは、ｎ＞０の整数）  ブランチ距離計算ユニット
１０２２ｎ（ｎは、ｎ＞０の整数）  比較選択ユニット
１０２３ｎ（ｎは、ｎ＞０の整数）  生き残りパス保存ユニット
１０２４ｎ（ｎは、ｎ＞０の整数）  書き込み先メモリ選択ユニット
１０２５ｎ（ｎは、ｎ＞０の整数）  読み取り元メモリ選択ユニット
１０２６ｎ（ｎは、ｎ＞０の整数）  トレースバックユニット
１０２７ｎ（ｎは、ｎ＞０の整数）  並列トレースバック選択部
１０２８１ｎ（ｎは、ｎ＞０の整数）  第１の並列トレースバック部
１０２８２ｎ（ｎは、ｎ＞０の整数）  第２の並列トレースバック部
１０２８３ｎ（ｎは、ｎ＞０の整数）  第３の並列トレースバック部
１０２８４ｎ（ｎは、ｎ＞０の整数）  第４の並列トレースバック部
１０２９１ｎ（ｎは、ｎ＞０の整数）  第１のＬＩＦＯ
１０２９２ｎ（ｎは、ｎ＞０の整数）  第２のＬＩＦＯ
１１００ｎ（ｎは、ｎ＞０の整数）  トレースバック長制御部
１２００ｎ（ｎは、ｎ＞０の整数）  ヘッダ解析部
１３００  共有並列パスメモリ
１３００ｍ（ｍは、ｍ＝１−１２）  第ｍのメモリ
１４００  全トレースバック長制御部
１５００  受信部選択部
１６００ｎ（ｎは、ｎ＞０の整数）  受信データフレーム数カウント部
１７００ｎ（ｎは、ｎ＞０の整数）  無効フレーム判断部
１８００ｎ（ｎは、ｎ＞０の整数）  無効フレーム数カウント部
【先行技術文献】
【特許文献】
【０１８８】
【特許文献１】特開２００６−１７３９０３号公報
【図１】
2012195665.tif 000003
【図２】
2012195665.tif 000004
【図３】
2012195665.tif 000005
【図４】
2012195665.tif 000006
【図５】
2012195665.tif 000007
【図６】
2012195665.tif 000008
【図７】
2012195665.tif 000009
【図８】
2012195665.tif 000010
【図９】
2012195665.tif 000011
【図１０】
2012195665.tif 000012
【図１１】
2012195665.tif 000013
【図１２】
2012195665.tif 000014
【図１３】
2012195665.tif 000015
【図１４】
2012195665.tif 000016
【図１５】
2012195665.tif 000017
【図１６】
2012195665.tif 000018
【図１７】
2012195665.tif 000019
【図１８】
2012195665.tif 000020
【図１９】
2012195665.tif 000021