(57)【要約】【課題】ＷＬＰ製造工程にフォトリソグラフィーを完全に排除した金属被着方法を採用したＷＬＰ半導体回路およびその製造方法を課題とする。【解決手段】前工程完成ウエハ１の取り出し電極部２上とそれに繋がる面に配線層２１を形成する際に、配線層２１を形成すべき領域の部分に樹脂によって溝２０１を形成し、基盤表面全面にバリア金属４とアルミニュウム５を被着し、溝２０１内部にのみ配線層が残るよう被着面の上面から研削して配線層２１を形成し、再配線パターン上にバリア金属７をメタルマスクを通してパターン被着しそのパターン上に銅金属８をメタルマスクを通してパターン被着しポスト電極となし、ポスト電極部を除いて絶縁性無機物質保護膜１１をＰＶＤ法で形成する構造を有し、露出ポスト部にはんだボール９などを形成した後、ダイシングにより基本回路チップとなす構造を特徴とするウエハレベルパッケージ半導体回路。【選択図】図１
2012033624.tif 000002
【特許請求の範囲】
【請求項１】
複数の半導体回路を形成した前工程完成ウエハの取り出し電極部（第一電極）からプリント基板などに二次実装する際にプリント基板と接続するための半田ボールを搭載する外部端子電極（第二電極）までの間を電気的に繋ぐ再配線パターンを、印刷によって作られた溝の中に埋め込まれた金属で形成することを特徴とするウエハレベルパッケージ半導体回路。
【請求項２】
請求項１の再配線パターンを形成する金属をアルミニュウム（Al）とし、半田ボールを搭載する外部端子電極（第二電極）を銅（Cu）にて形成したことを特徴とするウエハレベルパッケージ半導体回路。
【請求項３】
請求項１、２の再配線を省略したことを特徴とするウエハレベルパッケージ半導体回路。
【請求項４】
請求項１、２、３の範囲において再配線を形成する金属を被着する以前にパターンとなる溝を印刷により形成し、その上からPVD法により再配線を形成する金属を全面に被着し、前記パターンとなる溝にのみ再配線パターンを形成する金属が残るまで、表面上から平面的に研削または研磨し、前記溝の中に残った金属を再配線パターンとすることを特徴とするウエハレベルパッケージ半導体回路の製造方法。
【請求項５】
請求項４の範囲において再配線パターンとなる金属の厚さを増やすためにメッキ法にてさらなる金属を被着したことを特徴とするウエハレベルパッケージ半導体回路の製造方法。
【請求項６】
請求項４、５の次工程として半田ボールを搭載する外部電極（第二電極）部位を除きPVD法にて電気的絶縁膜を被着したことを特徴とするウエハレベルパッケージ半導体回路の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はウエハレベルパッケージ構造およびその製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体を用いた回路システムに対しては、小型化の要求が非常に高まっている。このような要求を満たすため、半導体回路はそのチップサイズに近いパッケージ（ＣＳＰ）に実装されることがある。
【０００３】
ＣＳＰを実現する方法の一つとして、ウエハレベルパッケージ（ＷＬＰ）と呼ばれるパッケージ方法が知られている（特許文献１、２参照）。ＷＬＰは、ダイシングにより個片化する前のシリコンウエハに対して外部電極などを形成する方法であり、ダイシングによる個片化は、ＷＬＰの後に行われる。ＷＬＰを用いれば、多数の半導体チップに対して再配線パターンおよび外部端子電極（第二電極）などの形成を同時に行うことができるため、生産性を高めることができると期待されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開６４−３１９７９２号公報
【特許文献２】特開６７−１５７８７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、ＷＬＰは、内部端子電極（第一電極）を有する基板を製造する前工程以後の工程であり、ボンディングワイヤを用いた一般的なパッケージング方法とは異なり、基板を含む最終製品に仕上げる後工程において一般的にフォトリソグラフィー工程（レジスト塗布、露光、現像、レジスト剥離）が含まれるため、製造コストが高いという問題があった。例えば、特許文献１の図９には、フォトリソグラフィー法によって配線層（１２）をパターニングし、さらに、フォトリソグラフィー法によって絶縁層（２１）をパターニングした後、外部端子電極（３１）を形成する方法が記載されている。また、特許文献２の図３〜図４にも、フォトリソグラフィー法によって配線層（１３）をパターニングし、さらに、フォトリソグラフィー法によって絶縁層（１５）をパターニングした後、外部端子電極（１６）を形成する方法が記載されている。
【０００６】
このような問題は半導体チップのＷＬＰに限らず、微細な内部回路が形成された各種回路基板に配線パターンおよび外部端子電極（第二電極）を形成する他のケースにおいても生じる問題である。
【０００７】
このため、微細な内部回路が形成された回路基板、特にシリコンウエハにウエハレベルで再配線および外部端子電極（第二電極）を形成する、より安価な方法が求められている。
【課題を解決するための手段】
【０００８】
本発明は、回路基板に外部端子電極を形成する安価な方法について鋭意研究を重ねた結果、再配線を形成する金属を被着する以前にパターンとなる溝を印刷により形成し、その上からPVD法により再配線を形成する金属を全面に被着し、前記パターンとなる溝にのみパターンを形成する金属が残るまで表面上から平面的に研削または研磨し、前記溝の中に残った金属を再配線パターンとする方法を用いれば、フォトリソグラフィー工程を用いることなく、外部端子電極と接続するための配線層を形成できることを見いだした。ＰＶＤ法による配線形成自体は広く知られた技術であるが、印刷によりパターン溝を成形しＰＶＤ法と表面研削（研磨）法を組み合わせることによって、フォトリソグラフィー法を用いることなく配線層を直接形成する方法（トレンチ配線法）は、少なくとも半導体チップのＷＬＰにおいては提案された例がない。その理由として、ＷＬＰにおいて膜厚の薄い配線層を形成する方法としては、フォトリソグラフィー法と蒸着やスパッタリングなどの非イオンスピーシーズによる物理被着を用いた方法が確立しており、ＷＬＰにおいて膜厚の厚い配線層を形成する方法としては、フォトリソグラフィー法とメッキ法を用いた方法が確立しているためであると考えられる。しかしながら、本発明によれば、上記の方法、すなわちトレンチ配線法で回路基板上に配線層を形成する方が、フォトリソグラフィー法を用いた現在のプロセスよりも製造コストが低くなるばかりでなく、形成された配線層の特性も良好となることを見いだした。
【０００９】
本発明は、このような技術的知見に基づきなされたものであって、本発明による回路基板の製造方法は、内部端子電極（第一電極）を有する基板に、前記内部端子電極と外部とを電気的に接続する外部端子電極（第二電極）と、内部端子電極（第一電極）と外部端子電極（第二電極）を結ぶ再配線層を形成する回路基板の製造方法であって、少なくとも前記内部端子電極（第一電極）を含む前記基板の表面の一部が底部で露出するような溝を印刷で形成する工程と、前記基板の前記表面の一部及び前記溝の底部から溝の壁面および溝の上部まで、マスクを使用することなくＰＶＤ法により金属性の導体を被着する成膜工程と、溝形成時の溝深さよりも溝深さが浅くなるまで表面を平面研削（研磨）することによって、前記基板の表面の一部に形成された金属性の導体からなる配線層を残存させる工程と、前記配線層に電気的に接続された前記外部端子電極（第二電極）を形成する電極形成工程と、を備えることを特徴とする。
【００１０】
本発明の好ましい実施形態においては、複数の半導体回路を形成した前工程完成ウエハ（基板）１の取り出し電極部（内部端子電極）２上とそれに繋がる外部端子電極（第二電極）までの間を繋ぐ配線パターン部位が溝部になるように、印刷方法により電気的絶縁性に優れた樹脂６を塗布し、キュア工程にて樹脂を硬化した後にＰＶＤ法によりマスクを使用することなく、基板表面全面にバリア金属４を被着しその上にやはりマスクを使用せずにアルミニュウム（Ａｌ）５を被着する。その後表面のバリアメタ４ｕとアルミニュウム５ｕと樹脂６の一部を削りとり、溝の内部にバリアメタル４ｂとアルミニュウム５ｂを残し配線パターンとし、そのパターン上にバリア金属７および銅配線８を、マスクを通してＰＶＤ法によりパターン被着し（リフトオフプロセス）、ポスト電極となし、ポスト部にはんだボール（外部端子電極）９などを形成した後、ダイシングにより基本回路チップとなす構造を特徴とするウエハレベルパッケージ半導体回路である。
【００１１】
本発明によれば、配線層２１の表面のうち、配線層２２によって覆われる部分以外は全て保護絶縁膜１１によって覆われることになる。同様に、配線層２２の表面のうち、はんだボール９によって覆われる部分以外は全て保護絶縁膜１１によって覆われることになる。前記保護膜１０をＰＶＤ法によって被着すれば電気的絶縁性の高い無機物（例えばＳｉＯ２やＴｉ−Ｎなど）を保護膜としたことを特徴とするウエハレベルパッケージ半導体回路である。
【発明の効果】
【００１２】
本発明によれば、印刷工程とＰＶＤ工程とリフトオフ工程の組み合わせによって基板上に配線層を直接形成していることから、フォトリソグラフィー工程を用いる必要がなくなる。これにより、特にＷＬＰにおける製造コストを大幅に低減することが可能となる。
【００１３】
しかも、印刷によって形成される溝の壁面は印刷樹脂の性質上、印刷マスクを外した時点からキュアをかけるまでの間に、軟化樹脂のチクソ性によってなだらかな斜面となるため、キュア終了後の硬化状態では溝と溝の間は丘陵状（小山状）の形状となり、被着金属が基板１に垂直に降り注ぐＰＶＤ法によって形成される配線層と溝の壁面との密着性も向上することから、パッケージの信頼性が高められる。
【００１４】
さらには配線層２１の表面のうち、配線層２２によって覆われる部分以外は全て保護絶縁膜１１によって覆われることになる。同様に、配線層２２の表面のうち、はんだボール９によって覆われる部分以外は全て保護絶縁膜１１によって覆われることになるが、前期保護絶縁膜１１の材料を無機物とすればパッケージの信頼性を阻害する水分の浸透をより強力に防ぐため、パッケージの信頼性がより高められる。
【００１５】
これらにより、信頼性の高い回路基板を低コストで供給することが可能となる。
【図面の簡単な説明】
【００１６】
【図１】本発明の好ましい実施形態による回路基板（シリコンウエハ）の構造を示す模式的な断面図である。
【図２】本発明によって組立てられたパッケージをボール側から見た平面図である。
【図３】本発明によって組立てられたパッケージの側面図である。
【図４】本発明によるＷＬＰ製造方法を説明する再配線部の平面図である。
【図５】本発明によるＷＬＰ製造方法を説明する断面図である。
【図６】本発明によるＷＬＰ製造方法を説明する断面図である。
【図７】本発明によるＷＬＰ製造方法を説明する断面図である。
【図８】本発明によるＷＬＰ製造方法を説明する断面図である。
【図９】本発明によるＷＬＰ製造方法を説明する断面図である。
【図１０】本発明によるＷＬＰの配線層２１の断面図である。
【図１１】フォトリソグラフィー法によって形成された配線層の断面図である。
【図１２】本発明によるＷＬＰ製造方法を説明する断面図である。
【図１３】本発明によるＷＬＰ製造方法を説明する断面図である。
【図１４】本発明によるＷＬＰ製造方法を説明する断面図である。
【図１５】本発明によるＷＬＰ製造方法を説明する断面図である。
【図１６】本発明によるＷＬＰ製造方法を説明する断面図である。
【図１７】本発明によるＷＬＰ製造方法を説明する断面図である。
【発明を実施するための形態】
【００１７】
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
【００１８】
図１は、本発明の好ましい実施形態による回路基板（シリコンウエハを含む）の構造を示す模式的な断面図である。
【００１９】
図１に示すように、本実施形態によるシリコンウエハ１０は、ウエハ本体である基板１と、基板１の表面に形成されたチップ取り出し電極（内部端子電極）２と、チップ取り出し電極２に電気的に接続されたはんだボール（外部端子電極）９とを備えている。基板１は、その後個片化される複数の半導体チップからなる集合基板である。これら半導体チップに形成されている回路は互いに同一である。
【００２０】
基板１の表面は、チップ取り出し電極２が設けられた領域以外のほぼ全面が絶縁性のパッシベーション膜３で覆われている。特に限定されるものではないが、チップ取り出し電極２は一
般的にアルミニュウム（Ａｌ）からなり、パッシベーション膜３は一般的に厚さ５μｍ程度のポリイミドからなる。チップ取り出し電極２には、後述する配線層と接する表面にメッキ（例えばＮｉ＋Ａ
ｕ）があらかじめ施されていても構わない。尚、本明細書においては、「基板１」と言うときには、チップ取り出し電極２及びパッシベーション膜３を含むことがある。したがって、「基板１の表面」
とは、チップ取り出し電極２の表面や、パッシベーション膜３の表面も指すことがある。
【００２１】
これら基板１、チップ取り出し電極２及びパッシベーション膜３からなる部分は、いわゆる前工程（拡散工程）にて作製される部分である。前工程においては、ステッパーなどを用いた極め
て高精度なフォトリソグラフィー法によって、極微細な内部配線などが基板上に形成される。これら内部配線の端子となる部分がチップ取り出し電極２である。本実施形態によるシリコンウ
エハ１０は、その表面にウエハレベルで加工を施すことにより、図１に示す配線層２１，２２及びはんだボール９などを形成するものである。
【００２２】
図２は、本発明により組立てられたパッケージの平面図である。図２においては、はんだボール９が形成された面を表面にして示している。
【００２３】
図３は、本発明により組立てられたパッケージの平面図である。図２においては、はんだボール９が形成された面を平面として示している。
【００２４】
図１に示すように、基板１の表面には、チップ取り出し電極２とパッシベーション膜３が設けられている。上述の通り、パッシベーション膜３は、基板１の表面のうちチップ取り出し電極２が設
けられた領域以外のほぼ全面を覆っている。取り出し電極２は、バリア金属配線４ｂ及びアルミニュウム配線銅配線５ｂが積層されてなる配線層２１に接続されている。特に限定されるもの
ではないが、バリア金属配線４ｂの厚みとしては０．３μｍ程度、アルミニュウム配線５の厚みとしては５μｍ程度とすればよい。なお、配線５ｂの材質は銅（Ｃｕ）であっても問題はない。
【００２５】
配線層２１の平面形状の一例は図４に示されており、特に限定されるものではないが、配線層２１の上面のうち、配線層２２によって覆われる部分２２ａ以外は、全て保護絶縁膜１１によっ
て覆われている。本明細書においては、配線層２１，２２の上面のうち、保護絶縁膜１１によって覆われていない部分を「第１の部分」と呼び、保護絶縁膜１１によって覆われた部分を「第２の
部分」と呼ぶことがある。したがって、配線層２１は第１の部分を有していない。
【００２６】
さらに、図１に示すように、配線層２１の端部は、バリア金属配線７及び銅配線８が積層されてなる第２の配線層２２に接続されている。特に限定されるものではないが、バリア金属配線７
の厚みとしては０．３μｍ程度、銅配線８の厚みとしては１０μｍ程度とすればよい。第２の配線層２２は、はんだボール９の下地となるポスト電極として機能する配線層であり、基板１の表
面に対して垂直に設けられている。換言すれば、再配線部２１のように基板１の表面に沿って延在する部分を有していない。
【００２７】
バリア金属配線４および７としては、Ｔｉ、Ｃｒ、Ｔａ又はＰｄからなる単層膜、或いは、ＴｉとＮｉの積層膜などを用いることができる。本発明においてバリア金属配線４および７を設けることは必
須でないが、一般に、パッシベーション膜３の表面にアルミニュウム配線５を直接形成すると両者の密着性が不足し、一旦大気中に曝されたアルミニュウム配線５の表面に銅配線８を直接
形成すると両者の密着性が不足するため、これらを設けることが好ましい。但し、本発明においては銅配線５および８をＰＶＤ法によって形成するため、被着エネルギを制御することによっ
て密着性や被着応力を調整することが可能である。したがって、本発明においては、従来のＷＬＰに比べると、バリア金属配線４および７を設ける必然性は低い。
【００２８】
図１に示すように、基板１の表面のうちはんだボール９が形成される領域を除く全面は、保護絶縁膜１１で覆われている。保護絶縁膜１１の材料については特に限定されないが、電気的絶縁性無機物をＰＶＤ法で被膜したものや液状の有機絶縁材料をキュアなどで固化した材料を用いることが好ましい。
【００２９】
かかる構造により、配線層２１の表面のうち、配線層２２によって覆われる部分以外は全て保護絶縁膜１１によって覆われることになる。同様に、配線層２２の表面のうち、はんだボール９によって覆われる部分（第１の部分）以外は全て保護絶縁膜１１によって覆われることになる（第２の部分）。
【００３０】
図１に示すように、配線層２１の側面２１ｓは垂直ではなく斜めである。以下、配線層２１を例にその断面構造について説明する。
【００３１】
図１０は、配線層２１の拡大断面図である。
【００３２】
図８に示すように、配線層２１の断面形状は、底面２１ｂが基板１の表面に対してほぼ平行であるのに対し、側面２１ｓは基板１の表面に対して山の裾野状の傾斜を有している。つまり、配線層２１の底面エッジ部２１ｅが緩やかな曲面構成されている。本実施形態では配線層２１のエッジ部２１ｅがこのような曲面を有しているため、エッジ部２１ｅにおける応力が緩和される。しかも、配線層２１の側面２１ｓが傾斜となっているため、フォトリソグラフィーなどで垂直に形成された側面と比較し、ＰＶＤ法によって照射される被膜材の密着性が格段に向上する。この２１ｓの斜面は特別な工法によって作られたものではなく、樹脂のチクソ性を利用しているが、樹脂の粘度などを変えることによって傾斜角度の制御は可能である。
【実施例】
【００３３】
次に、本実施形態によるシリコンウエハ１０の製造方法について実施例を説明する。
【００３４】
図５〜図９および図１２〜図１７は、本実施形態によるシリコンウエハ１０の製造方法を説明するための工程図である。
【００３５】
まず、前工程（拡散工程）が完了した基板１を用意し、図５に示すように、その表面を印刷用マスク１００で覆う（マスク工程）。印刷マスク１００には配線層２１の平面形状を残し、それ以外の部分の形状に対応する複数の開口部１０１が設けられており、基板１の表面のうち、配線層２１を形成すべき領域以外の部分が開口部１０１を介して露出するよう、印刷マスク１００を被せる。配線層２１を形成すべき領域とは、図７に示すようにチップ取り出し電極２を含む領域である。印刷マスク１００は、フィックスチャーを用いて位置合わせした後、基板１に密着させ、フィックスチャーの固定部で周辺に多少の張力がかかるように固定される。
【００３６】
印刷  マスク１００の材料については特に限定されないが、印刷マスク１００はフォトリソグラフィー法によってパターニングされたフォトレジストなどとは異なるリジッドなマスクであり、１枚の印刷マスク１００をそのままの状態で基板１に被せることが可能であり、且つ、そのままの状態で基板１から剥離することが可能であり、複数回の使用に耐えることができる。この点において、フォトレジストなどのマスクとは明確に区別される。
【００３７】
次に、図６に示すように、印刷マスク１００を被せた状態で、スクリーン印刷法によって電気的絶縁性の高い樹脂６を塗布する（印刷工程）。
【００３８】
これにより、印刷マスク１００の開口部１０１を介して露出している基板の表面に、配線層２１を形成すべき領域の部分が溝２０１となるように樹脂６が塗布された状態となる。
【００３９】
次に、印刷マスク１００を基板１から剥離する（リフトオフ工程）。この時、樹脂６によって形成された溝２０１の側面２１ｓは基板１の表面に対して斜めとなる。これは、ある程度厚みのある印刷マスクを介して樹脂を印刷した場合の特徴であり、樹脂のチクソ性によるものである。
【００４０】
かかる構造によって得られる効果については既に説明したとおりである。
【００４１】
これに対し、ＷＬＰにおける配線層の一般的な形成方法であるメッキ法（アディティブ法）を用いた場合、図１１に示すように、フォトリソグラフィー法によってパターニングされたフォトレジスト４１の開口部内に、配線層４２がシード金属４０、配線金属５０の順で積層し形成される。この場合、フォトレジスト４１の開口部の内壁４１ｓは、フォトリソグラフィー法によってパターニングされた結果、実質的に基板１の表面に対して垂直であることから、開口部内に形成される配線層４２の側面も実質的に垂直となる。
【００４２】
本願の特徴の説明に戻り、このようにして配線層２１を形成すべき領域の部分を溝２０１として形成したのちに、キュアにより樹脂を硬化させる（キュア工程）。
【００４３】
このようにして配線層２１を形成すべき領域となる溝２０１を形成し、次に図８に示すように、マスクを使用せず基板１全面にバリア金属材料４及びアルミニュウム５をＰＶＤ法によりこの順に被着させる（成膜工程）。ここで被着したバリア金属材料４とアルミニュウム５がこの後の工程を経て第１の配線層２１を形成することになる。
【００４４】
第１の配線層２１となる成膜を被着した後は、成膜した表面から基板１の表面に対して平行に研削し、樹脂によって形成された溝２０１の内部にのみ配線層２１が残るようにする（研削工程）。これによって配線２１が完成する。
【００４５】
引き続き第２の配線層２２を形成する。第２の配線層２２の形成方法は、図１３に示すように、配線層２２の平面形状に対応する開口部３０１が設けられたメタルマスク３００を用意し、基板１の表面のうち、配線層２２を形成すべき領域が開口部３０１を介して露出するよう、メタルマスク３００を被せる（マスク工程）。
【００４６】
次に、図１４に示すようにメタルマスク３００を被せた状態で、ＰＶＤ法によってバリア金属材料７及びＣｕ８をこの順に被着させる（成膜工程）。これにより、メタルマスク３００の開口部３０１を介して露出している基板１の表面（正確にはアルミニュウム配線５ｂの表面）、並びに、メタルマスク３００の上面に、バリア金属材料７及びＣｕ８が堆積した状態となる。
【００４７】
そして、図１５に示すように、メタルマスク３００を基板１から剥離すれば（リフトオフ工程）、フォトリソグラフィー法を用いることなく、バリア金属配線７及び銅配線８からなる第２の配線層２２が形成される。
【００４８】
次に、図１６に示すように、はんだボール９を形成すべき部分を除く基板１の表面に、電気的絶縁性を有する無機物質をＰＶＤ法により選択的に被膜する（保護絶縁膜形成工程）。絶縁材料を選択的に供給すると、配線層２１の全面と配線層２２の側面２２ｓが保護絶縁膜１１によって覆われることになる。絶縁材料を供給する前の段階では、配線層２２が基板から最も突出していることから、配線層２２を避けるように絶縁材料を選択的に供給すれば、配線層２２の上面の全体が絶縁材料によって覆われることはない。なお、保護絶縁膜１１の形成にはスクリーン印刷法を用い流動性を有する絶縁材料を選択的に供給し、キュアを行うことにより固化する方法でも良い。
【００４９】
その後は、配線層２２の露出部分にはんだを供給しこれを溶融させれば、図１７に示すようにはんだボール９が形成される（電極形成工程）。以上により、一連のＷＬＰ工程が完了する。その後は、スクライブラインに沿って基板１をダイシングすれば、個々の半導体チップに個片化することができる（切断工程）。尚、基板１のダイシングは、保護絶縁膜１１を形成した後、はんだボール９を形成する前に行っても構わない。
【００５０】
以上説明したように、本実施形態によるシリコンウエハ１０の製造方法によれば、２回のＰＶＤ被膜によって、フォトリソグラフィー工程（レジストの塗布、露光、現像、及びレジストの剥離を含む一連の工程）を経ることなく配線層２１，２２が直接形成される。このため、従来の一般的な方法を用いた場合と比べて、工程数が１／３〜１／４に減少する。しかも、印刷マスク１００およびメタルマスク３００は安価に大量生産可能であるとともに、繰り返し使用することが可能である。これらにより、生産性が高く低コストなシリコンウエハ１０を提供することが可能となる。
【符号の説明】
【００５１】
１        基板
２        チップ取り出し電極（内部端子電極）
３        パッシベーション膜
４        バリア金属配線
４ｂ      溝内部のバリア金属材料
４ｕ      凸面のバリア金属材料
５        アルミニュウム配線
５ｂ      溝内部のアルミニュウム配線
５ｕ      凸面のアルミニュウム配線
６        配線層を形成する溝を作るための樹脂
７        バリア金属配線
８        銅配線
９        はんだボール
１０      シリコンウエハ
１１      保護絶縁膜
２１      配線層（第１の配線層）
２１ｂ    配線層２１の底部
２１ｅ    エッジ部
２１ｓ    側面
２２      配線層（第２の配線層）
４０      シード金属
４１      レジスト開口部
４２      配線層
１００    印刷マスク
１０１    開口部
２０１    溝
３００    メタルマスク
３０１    開口部
【図１】
2012033624.tif 000003
【図２】
2012033624.tif 000004
【図３】
2012033624.tif 000005
【図４】
2012033624.tif 000006
【図５】
2012033624.tif 000007
【図６】
2012033624.tif 000008
【図７】
2012033624.tif 000009
【図８】
2012033624.tif 000010
【図９】
2012033624.tif 000011
【図１０】
2012033624.tif 000012
【図１１】
2012033624.tif 000013
【図１２】
2012033624.tif 000014
【図１３】
2012033624.tif 000015
【図１４】
2012033624.tif 000016
【図１５】
2012033624.tif 000017
【図１６】
2012033624.tif 000018
【図１７】
2012033624.tif 000019