(57)【要約】【課題】液晶表示装置の画質を向上させること。【解決手段】液晶表示装置の画素部全面において画像信号の書き込み及びバックライトの点灯を順次行うのではなく、画素部の特定の領域毎に画像信号の書き込み及びバックライトの点灯を順次行う。これにより、当該液晶表示装置の各画素に対する画像信号の入力頻度を向上させることなどが可能になる。その結果、当該液晶表示装置において生じるカラーブレイクなどの表示劣化を抑制し、画質を向上させることが可能である。【選択図】図６
2012022303.tif 000002
【特許請求の範囲】
【請求項１】
異なる色を呈する複数の光源のそれぞれが点滅を繰り返し、且つｍ行ｎ列（ｍ、ｎは、４以上の自然数）に配設された複数の画素毎にそれぞれの色を呈する光の透過を制御することで画素部に画像を形成する液晶表示装置の駆動方法であって、
１行目乃至Ａ行目（Ａは、ｍ／２以下の自然数）に配設された複数の画素に対して第１の色用画像信号を入力し且つ（Ａ＋１）行目乃至２Ａ行目に配設された複数の画素に対して第２の色用画像信号を入力する期間内において、１行目乃至Ｂ行目（Ｂは、Ａ／２以下の自然数）に配設された複数の画素に対して前記第１の色用画像信号が入力され且つ（Ａ＋１）行目乃至（Ａ＋Ｂ）行目に配設された複数の画素に対して前記第２の色用画像信号が入力された後に、前記１行目乃至Ｂ行目に配設された複数の画素のそれぞれにおいて第１の色を呈する光の透過を制御し且つ前記（Ａ＋１）行目乃至（Ａ＋Ｂ）行目に配設された画素のそれぞれにおいて第２の色を呈する光の透過を制御し、
前記第１の色を呈する光又は前記第２の色を呈する光は、白色を呈する光であることを特徴とする液晶表示装置の駆動方法。
【請求項２】
請求項１において、
前記白色を呈する光は、前記異なる色を呈する複数の光源の少なくとも２つを同時に点灯させることによって形成される液晶表示装置の駆動方法。
【請求項３】
請求項１において、
前記白色を呈する光は、前記異なる色を呈する複数の光源に含まれる１つの光源のみの点灯によって形成される液晶表示装置の駆動方法。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
Ｃ行目（Ｃは、Ａ以下の自然数）に配設された複数の画素及び（Ａ＋Ｃ）行目に配設された複数の画素に対して、異なる期間において画像信号が入力されることを特徴とする液晶表示装置の駆動方法。
【請求項５】
請求項１乃至請求項３のいずれか一項において、
Ｃ行目（Ｃは、Ａ以下の自然数）に配設された複数の画素及び（Ａ＋Ｃ）行目に配設された複数の画素に対して、同一期間において画像信号が入力されることを特徴とする液晶表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置の駆動方法に関する。特に、フィールドシーケンシャル方式によって表示を行う液晶表示装置の駆動方法に関する。
【背景技術】
【０００２】
液晶表示装置の表示方法として、カラーフィルター方式及びフィールドシーケンシャル方式が知られている。前者によって表示を行う液晶表示装置では、各画素に、特定色を呈する波長の光のみを透過するカラーフィルター（例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青））を有する複数の副画素が設けられる。そして、副画素毎に白色光の透過を制御し、且つ画素毎に複数の色を混色することで所望の色を形成している。一方、後者によって表示を行う液晶表示装置では、それぞれが異なる色を呈する光を発光する複数の光源（例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青））が設けられる。そして、当該複数の光源のそれぞれが点滅を繰り返し、且つ画素毎にそれぞれの色を呈する光の透過を制御することで所望の色を形成している。すなわち、前者は、特定色を呈する光毎に一画素の面積を分割することで所望の色を形成する方式であり、後者は、特定色を呈する光毎に表示期間を時間分割することで所望の色を形成する方式である。
【０００３】
フィールドシーケンシャル方式によって表示を行う液晶表示装置は、カラーフィルター方式によって表示を行う液晶表示装置と比較し、以下の利点を有する。まず、フィールドシーケンシャル方式によって表示を行う液晶表示装置では、各画素に副画素を設ける必要がない。そのため、開口率を向上させること又は画素数を増加させることが可能である。加えて、フィールドシーケンシャル方式によって表示を行う液晶表示装置では、カラーフィルターを設ける必要がない。つまり、カラーフィルターにおける光吸収による光の損失がない。そのため、透過率を向上させること及び消費電力を低減することが可能である。
【０００４】
特許文献１では、フィールドシーケンシャル方式によって表示を行う液晶表示装置が開示されている。具体的には、各画素に、画像信号の入力を制御するトランジスタと、該画像信号を保持する信号保持容量と、該信号保持容量から表示画素容量への電荷の移動を制御するトランジスタとが設けられた液晶表示装置が開示されている。当該構成を有する液晶表示装置は、信号保持容量に対する画像信号の書き込みと、表示画素容量が保持する電荷に応じた表示とを並行して行うことが可能である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−４２４０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述したように、フィールドシーケンシャル方式によって表示を行う液晶表示装置では色情報が時間分割される。そのため、利用者の瞬きなど短時間の表示の遮りに起因して特定の表示情報が欠落することによって、当該利用者に視認される表示が本来の表示情報に基づく表示から変化（劣化）すること（カラーブレイク、色割れともいう）がある。そこで、本発明の一態様は、フィールドシーケンシャル方式によって表示を行う液晶表示装置の画質の低下を抑制することを課題の一とする。
【課題を解決するための手段】
【０００７】
本発明の一態様は、異なる色を呈する複数の光源のそれぞれが点滅を繰り返し、且つｍ行ｎ列（ｍ、ｎは、４以上の自然数）に配設された複数の画素毎にそれぞれの色を呈する光の透過を制御することで画素部に画像を形成する液晶表示装置の駆動方法であって、１行目乃至Ａ行目（Ａは、ｍ／２以下の自然数）に配設された複数の画素に対して第１の色用画像信号を入力し且つＡ＋１行目乃至２Ａ行目に配設された複数の画素に対して第２の色用画像信号を入力する期間内において、１行目乃至Ｂ行目（Ｂは、Ａ／２以下の自然数）に配設された複数の画素に対して第１の色用画像信号が入力され且つＡ＋１行目乃至Ａ＋Ｂ行目に配設された複数の画素に対して第２の画像信号が入力された後に、１行目乃至Ｂ行目に配設された複数の画素のそれぞれにおいて第１の色を呈する光の透過を制御し且つＡ＋１行目乃至Ａ＋Ｂ行目に配設された画素のそれぞれにおいて第２の色を呈する光の透過を制御し、第１の色を呈する光又は第２の色を呈する光は、白色を呈する光であることを特徴とする液晶表示装置の駆動方法である。
【発明の効果】
【０００８】
本発明の一態様の液晶表示装置は、画素部全面において画像信号の書き込み及びバックライトの点灯を順次行うのではなく、画素部の特定の領域毎に画像信号の書き込み及びバックライトの点灯を順次行うことが可能である。これにより、当該液晶表示装置の各画素に対する画像信号の入力頻度を向上させることなどが可能になる。その結果、当該液晶表示装置において生じるカラーブレイクなどの表示劣化を抑制し、画質を向上させることが可能である。
【図面の簡単な説明】
【０００９】
【図１】（Ａ）液晶表示装置の構成例を示す図、（Ｂ）画素の構成例を示す図。
【図２】（Ａ）走査線駆動回路の構成例を示す図、（Ｂ）走査線駆動回路で用いられる信号の一例を示すタイミングチャート、（Ｃ）パルス出力回路の構成例を示す図。
【図３】（Ａ）パルス出力回路の一例を示す回路図、（Ｂ）〜（Ｄ）パルス出力回路の動作の一例を示すタイミングチャート。
【図４】（Ａ）信号線駆動回路の構成例を示す図、（Ｂ）信号線駆動回路の動作の一例を示す図。
【図５】バックライトの構成例を示す図。
【図６】液晶表示装置の動作例を説明する図。
【図７】（Ａ）、（Ｂ）パルス出力回路の一例を示す回路図。
【図８】（Ａ）、（Ｂ）パルス出力回路の一例を示す回路図。
【図９】液晶表示装置の動作例を説明する図。
【図１０】（Ａ）液晶表示装置の構成例を示す図、（Ｂ）〜（Ｄ）画素の構成例を示す図。
【図１１】（Ａ）走査線駆動回路の構成例を示す図、（Ｂ）走査線駆動回路の出力信号を示す図。
【図１２】（Ａ）信号線駆動回路の構成例を示す図、（Ｂ）信号線駆動回路の動作の一例を示す図。
【図１３】液晶表示装置の動作例を説明する図。
【図１４】液晶表示装置の動作例を説明する図。
【図１５】トランジスタの構造例を示す図。
【図１６】（Ａ）〜（Ｃ）トランジスタの構造例を示す図。
【図１７】（Ａ）〜（Ｆ）電子機器の一例を示す図。
【発明を実施するための形態】
【００１０】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００１１】
なお、以下において述べる液晶表示装置は、様々な液晶モードの液晶表示装置に対して適用することが可能である。具体的には、以下に述べる液晶表示装置として、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）型、ＶＡ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）型、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）型、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）型、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）型などを適用することが可能である。また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、カイラル剤や紫外線硬化樹脂を添加して温度範囲を改善する。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓｅｃ．以上１００μｓｅｃ．以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さいため好ましい。
【００１２】
（実施の形態１）
本実施の形態では、本発明の一態様の液晶表示装置について図１〜図６を参照して説明する。
【００１３】
＜液晶表示装置の構成例＞
図１（Ａ）は、液晶表示装置の構成例を示す図である。図１（Ａ）に示す液晶表示装置は、画素部１０と、走査線駆動回路１１と、信号線駆動回路１２と、各々が平行又は略平行に配設され、且つ走査線駆動回路１１によって電位が制御されるｍ本の走査線１３と、各々が平行又は略平行に配設され、且つ信号線駆動回路１２によって電位が制御される、ｎ本の信号線１４と、を有する。さらに、画素部１０は、３つの領域（領域１０１〜領域１０３）に分割され、領域毎にマトリクス状に配設された複数の画素を有する。なお、各走査線１３は、画素部１０においてｍ行ｎ列に配設された複数の画素のうち、いずれかの行に配設されたｎ個の画素に電気的に接続される。また、各信号線１４は、ｍ行ｎ列に配設された複数の画素のうち、いずれかの列に配設されたｍ個の画素に電気的に接続される。
【００１４】
図１（Ｂ）は、図１（Ａ）に示す液晶表示装置が有する画素１５の回路図の一例を示す図である。図１（Ｂ）に示す画素１５は、ゲートが走査線１３に電気的に接続され、ソース及びドレインの一方が信号線１４に電気的に接続されたトランジスタ１６と、一方の電極がトランジスタ１６のソース及びドレインの他方に電気的に接続され、他方の電極が容量電位を供給する配線（容量配線ともいう）に電気的に接続された容量素子１７と、一方の電極（画素電極ともいう）がトランジスタ１６のソース及びドレインの他方及び容量素子１７の一方の電極に電気的に接続され、他方の電極（対向電極ともいう）が対向電位を供給する配線に電気的に接続された液晶素子１８と、を有する。なお、トランジスタ１６は、ｎチャネル型のトランジスタである。また、容量電位と対向電位を同一の電位とすることが可能である。
【００１５】
＜走査線駆動回路１１の構成例＞
図２（Ａ）は、図１（Ａ）に示す液晶表示装置が有する走査線駆動回路１１の構成例を示す図である。図２（Ａ）に示す走査線駆動回路１１は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）を供給する配線乃至第４の走査線駆動回路用クロック信号（ＧＣＫ４）を供給する配線と、第１のパルス幅制御信号（ＰＷＣ１）を供給する配線乃至第６のパルス幅制御信号（ＰＷＣ６）を供給する配線と、１行目に配設された走査線１３に電気的に接続された第１のパルス出力回路２０＿１、乃至、ｍ行目に配設された走査線１３に電気的に接続された第ｍのパルス出力回路２０＿ｍと、を有する。なお、ここでは、第１のパルス出力回路２０＿１〜第ｋのパルス出力回路２０＿ｋ（ｋは、ｍ／２未満の４の倍数）が、領域１０１に配設された走査線１３に電気的に接続され、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１〜第２ｋのパルス出力回路２０＿２ｋが、領域１０２に配設された走査線１３に電気的に接続され、第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１〜第ｍのパルス出力回路２０＿ｍが領域１０３に配設された走査線１３に電気的に接続されることとする。また、第１のパルス出力回路２０＿１乃至第ｍのパルス出力回路２０＿ｍは、第１のパルス出力回路２０＿１に入力される走査線駆動回路用スタートパルス（ＧＳＰ）をきっかけとしてシフト期間毎にシフトパルスを順次シフトする機能を有する。さらに、第１のパルス出力回路２０＿１乃至第ｍのパルス出力回路２０＿ｍにおいて複数のシフトパルスのシフトを並行して行うことが可能である。すなわち、第１のパルス出力回路２０＿１乃至第ｍのパルス出力回路２０＿ｍにおいてシフトパルスのシフトが行われている期間内であっても、第１のパルス出力回路２０＿１に走査線駆動回路用スタートパルス（ＧＳＰ）を入力することが可能である。
【００１６】
図２（Ｂ）は、上記信号の具体的な波形の一例を示す図である。図２（Ｂ）に示す第１の走査線駆動回路用クロック信号（ＧＣＫ１）は、周期的にハイレベルの電位（高電源電位（Ｖｄｄ））とロウレベルの電位（低電源電位（Ｖｓｓ））を繰り返す、デューティー比が１／４の信号である。また、第２の走査線駆動回路用クロック信号（ＧＣＫ２）は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）から１／４周期分位相がずれた信号であり、第３の走査線駆動回路用クロック信号（ＧＣＫ３）は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）から１／２周期位相がずれた信号であり、第４の走査線駆動回路用クロック信号（ＧＣＫ４）は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）から３／４周期位相がずれた信号である。第１のパルス幅制御信号（ＰＷＣ１）は、周期的にハイレベルの電位（高電源電位（Ｖｄｄ））とロウレベルの電位（低電源電位（Ｖｓｓ））を繰り返す、デューティー比が１／３の信号である。また、第２のパルス幅制御信号（ＰＷＣ２）は、第１のパルス幅制御信号（ＰＷＣ１）から１／６周期位相がずれた信号であり、第３のパルス幅制御信号（ＰＷＣ３）は、第１のパルス幅制御信号（ＰＷＣ１）から１／３周期位相がずれた信号であり、第４のパルス幅制御信号（ＰＷＣ４）は、第１のパルス幅制御信号（ＰＷＣ１）から１／２周期位相がずれた信号であり、第５のパルス幅制御信号（ＰＷＣ５）は、第１のパルス幅制御信号（ＰＷＣ１）から２／３周期位相がずれた信号であり、第６のパルス幅制御信号（ＰＷＣ６）は、第１のパルス幅制御信号（ＰＷＣ１）から５／６周期位相がずれた信号である。なお、ここでは、第１の走査線駆動回路用クロック信号（ＧＣＫ１）乃至第４の走査線駆動回路用クロック信号（ＧＣＫ４）のパルス幅と第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）のパルス幅の比は、３：２とする。
【００１７】
上述した液晶表示装置においては、第１のパルス出力回路２０＿１乃至第ｍのパルス出力回路２０＿ｍとして、同一の構成を有する回路を適用することができる。ただし、パルス出力回路が有する複数の端子の電気的な接続関係は、パルス出力回路毎に異なる。具体的な接続関係について図２（Ａ）、（Ｃ）を参照して説明する。
【００１８】
第１のパルス出力回路２０＿１乃至第ｍのパルス出力回路２０＿ｍのそれぞれは、端子２１〜端子２７を有する。なお、端子２１〜端子２４及び端子２６は入力端子であり、端子２５及び端子２７は出力端子である。
【００１９】
まず、端子２１について述べる。第１のパルス出力回路２０＿１の端子２１は、走査線駆動回路用スタートパルス（ＧＳＰ）を供給する配線に電気的に接続され、第２のパルス出力回路２０＿２〜第ｍのパルス出力回路２０＿ｍの端子２１は、前段のパルス出力回路の端子２７に電気的に接続される。
【００２０】
次いで、端子２２について述べる。第（４ａ−３）のパルス出力回路（ａは、ｍ／４以下の自然数）の端子２２は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）を供給する配線に電気的に接続され、第（４ａ−２）のパルス出力回路の端子２２は、第２の走査線駆動回路用クロック信号（ＧＣＫ２）を供給する配線に電気的に接続され、第（４ａ−１）のパルス出力回路の端子２２は、第３の走査線駆動回路用クロック信号（ＧＣＫ３）を供給する配線に電気的に接続され、第４ａのパルス出力回路の端子２２は、第４の走査線駆動回路用クロック信号（ＧＣＫ４）を供給する配線に電気的に接続される。
【００２１】
次いで、端子２３について述べる。第（４ａ−３）のパルス出力回路の端子２３は、第２の走査線駆動回路用クロック信号（ＧＣＫ２）を供給する配線に電気的に接続され、第（４ａ−２）のパルス出力回路の端子２３は、第３の走査線駆動回路用クロック信号（ＧＣＫ３）を供給する配線に電気的に接続され、第（４ａ−１）のパルス出力回路の端子２３は、第４の走査線駆動回路用クロック信号（ＧＣＫ４）を供給する配線に電気的に接続され、第４ａのパルス出力回路の端子２３は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）を供給する配線に電気的に接続される。
【００２２】
次いで、端子２４について述べる。第（２ｂ−１）のパルス出力回路（ｂは、ｋ／２以下の自然数）の端子２４は、第１のパルス幅制御信号（ＰＷＣ１）を供給する配線に電気的に接続され、第２ｂのパルス出力回路の端子２４は、第４のパルス幅制御信号（ＰＷＣ４）を供給する配線に電気的に接続され、第（２ｃ−１）のパルス出力回路（ｃは、（ｋ／２＋１）以上ｋ以下の自然数）の端子２４は、第２のパルス幅制御信号（ＰＷＣ２）を供給する配線に電気的に接続され、第２ｃのパルス出力回路の端子２４は、第５のパルス幅制御信号（ＰＷＣ５）を供給する配線に電気的に接続され、第（２ｄ−１）のパルス出力回路（ｄは、（ｋ＋１）以上ｍ／２以下の自然数）の端子２４は、第３のパルス幅制御信号（ＰＷＣ３）を供給する配線に電気的に接続され、第２ｄのパルス出力回路の端子２４は、第６のパルス幅制御信号（ＰＷＣ６）を供給する配線に電気的に接続される。
【００２３】
次いで、端子２５について述べる。第ｘのパルス出力回路（ｘは、ｍ以下の自然数）の端子２５は、ｘ行目に配設された走査線１３＿ｘに電気的に接続される。
【００２４】
次いで、端子２６について述べる。第ｙのパルス出力回路（ｙは、ｍ−１以下の自然数）の端子２６は、第（ｙ＋１）のパルス出力回路の端子２７に電気的に接続され、第ｍのパルス出力回路の端子２６は、第ｍのパルス出力回路用ストップ信号（ＳＴＰ）を供給する配線に電気的に接続される。なお、第ｍのパルス出力回路用ストップ信号（ＳＴＰ）は、仮に第（ｍ＋１）のパルス出力回路が設けられていれば、当該第（ｍ＋１）のパルス出力回路の端子２７から出力される信号に相当する信号である。具体的には、これらの信号は、実際にダミー回路として第（ｍ＋１）のパルス出力回路を設けること、又は外部から当該信号を直接入力することなどによって第ｍのパルス出力回路に供給することができる。
【００２５】
各パルス出力回路の端子２７の接続関係は既出である。そのため、ここでは前述の説明を援用することとする。
【００２６】
＜パルス出力回路の構成例＞
図３（Ａ）は、図２（Ａ）、（Ｃ）に示すパルス出力回路の構成例を示す図である。図３（Ａ）に示すパルス出力回路は、トランジスタ３１乃至トランジスタ３９を有する。
【００２７】
トランジスタ３１は、ソース及びドレインの一方が高電源電位（Ｖｄｄ）を供給する配線（以下、高電源電位線ともいう）に電気的に接続され、ゲートが端子２１に電気的に接続される。
【００２８】
トランジスタ３２は、ソース及びドレインの一方が低電源電位（Ｖｓｓ）を供給する配線（以下、低電源電位線ともいう）に電気的に接続され、ソース及びドレインの他方がトランジスタ３１のソース及びドレインの他方に電気的に接続される。
【００２９】
トランジスタ３３は、ソース及びドレインの一方が端子２２に電気的に接続され、ソース及びドレインの他方が端子２７に電気的に接続され、ゲートがトランジスタ３１のソース及びドレインの他方並びにトランジスタ３２のソース及びドレインの他方に電気的に接続される。
【００３０】
トランジスタ３４は、ソース及びドレインの一方が低電源電位線に電気的に接続され、ソース及びドレインの他方が端子２７に電気的に接続され、ゲートがトランジスタ３２のゲートに電気的に接続される。
【００３１】
トランジスタ３５は、ソース及びドレインの一方が低電源電位線に電気的に接続され、ソース及びドレインの他方がトランジスタ３２のゲート及びトランジスタ３４のゲートに電気的に接続され、ゲートが端子２１に電気的に接続される。
【００３２】
トランジスタ３６は、ソース及びドレインの一方が高電源電位線に電気的に接続され、ソース及びドレインの他方がトランジスタ３２のゲート、トランジスタ３４のゲート、並びにトランジスタ３５のソース及びドレインの他方に電気的に接続され、ゲートが端子２６に電気的に接続される。なお、トランジスタ３６のソース及びドレインの一方が、低電源電位（Ｖｓｓ）よりも高電位であり且つ高電源電位（Ｖｄｄ）よりも低電位である電源電位（Ｖｃｃ）を供給する配線に電気的に接続される構成とすることもできる。
【００３３】
トランジスタ３７は、ソース及びドレインの一方が高電源電位線に電気的に接続され、ソース及びドレインの他方がトランジスタ３２のゲート、トランジスタ３４のゲート、トランジスタ３５のソース及びドレインの他方、並びにトランジスタ３６のソース及びドレインの他方に電気的に接続され、ゲートが端子２３に電気的に接続される。なお、トランジスタ３７のソース及びドレインの一方が、電源電位（Ｖｃｃ）を供給する配線に電気的に接続される構成とすることもできる。
【００３４】
トランジスタ３８は、ソース及びドレインの一方が端子２４に電気的に接続され、ソース及びドレインの他方が端子２５に電気的に接続され、ゲートがトランジスタ３１のソース及びドレインの他方、トランジスタ３２のソース及びドレインの他方、並びにトランジスタ３３のゲートに電気的に接続される。
【００３５】
トランジスタ３９は、ソース及びドレインの一方が低電源電位線に電気的に接続され、ソース及びドレインの他方が端子２５に電気的に接続され、ゲートがトランジスタ３２のゲート、トランジスタ３４のゲート、トランジスタ３５のソース及びドレインの他方、トランジスタ３６のソース及びドレインの他方、並びにトランジスタ３７のソース及びドレインの他方に電気的に接続される。
【００３６】
なお、以下においては、トランジスタ３１のソース及びドレインの他方、トランジスタ３２のソース及びドレインの他方、トランジスタ３３のゲート、並びにトランジスタ３８のゲートが電気的に接続するノードをノードＡとし、トランジスタ３２のゲート、トランジスタ３４のゲート、トランジスタ３５のソース及びドレインの他方、トランジスタ３６のソース及びドレインの他方、トランジスタ３７のソース及びドレインの他方、並びにトランジスタ３９のゲートが電気的に接続するノードをノードＢとして説明する。
【００３７】
＜パルス出力回路の動作例＞
上述したパルス出力回路の動作例について図３（Ｂ）〜（Ｄ）を参照して説明する。なお、ここでは、第１のパルス出力回路２０＿１の端子２１に入力される走査線駆動回路用スタートパルスの入力タイミングを制御することで、第１のパルス出力回路２０＿１、第ｋ＋１のパルス出力回路２０＿ｋ＋１、及び第２ｋ＋１のパルス出力回路２０＿２ｋ＋１の端子２７から同一タイミングでシフトパルスを出力する場合の動作例について説明する。具体的には、図３（Ｂ）は、走査線駆動回路用スタートパルス（ＧＳＰ）が入力される際の第１のパルス出力回路２０＿１の各端子に入力される信号の電位、並びにノードＡ及びノードＢの電位を示しており、図３（Ｃ）は、第ｋのパルス出力回路２０＿ｋからハイレベルの電位が入力される際の第（ｋ＋１）のパルス出力回路２０＿ｋ＋１の各端子に入力される信号の電位、並びにノードＡ及びノードＢの電位を示しており、図３（Ｄ）は、第２ｋのパルス出力回路２０＿２ｋからハイレベルの電位が入力される際の第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１の各端子に入力される信号の電位、並びにノードＡ及びノードＢの電位を示している。なお、図３（Ｂ）〜（Ｄ）では、各端子に入力される信号を括弧書きで付記している。また、それぞれの後段に配設されるパルス出力回路（第２のパルス出力回路２０＿２、第（ｋ＋２）のパルス出力回路２０＿ｋ＋２、第（２ｋ＋２）のパルス出力回路２０＿２ｋ＋２）の端子２５から出力される信号（Ｇｏｕｔ２、Ｇｏｕｔｋ＋２、Ｇｏｕｔ２ｋ＋２）及び端子２７の出力信号（ＳＲｏｕｔ２＝第１のパルス出力回路２０＿１の端子２６の入力信号、ＳＲｏｕｔｋ＋２＝第（ｋ＋１）のパルス出力回路２０＿ｋ＋１の端子２６の入力信号、ＳＲｏｕｔ２ｋ＋２＝第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１の端子２６の入力信号）も付記している。なお、図中において、Ｇｏｕｔは、パルス出力回路の走査線に対する出力信号を表し、ＳＲｏｕｔは、当該パルス出力回路の、後段のパルス出力回路に対する出力信号を表している。
【００３８】
まず、図３（Ｂ）を参照して、第１のパルス出力回路２０＿１に走査線駆動回路用スタートパルスが入力される場合について説明する。
【００３９】
期間ｔ１において、端子２１にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。これにより、トランジスタ３１、３５がオン状態となる。そのため、ノードＡの電位がハイレベルの電位（高電源電位（Ｖｄｄ）からトランジスタ３１のしきい値電圧分下降した電位）に上昇し、且つノードＢの電位が低電源電位（Ｖｓｓ）に下降する。これに付随して、トランジスタ３３、３８がオン状態となり、トランジスタ３２、３４、３９がオフ状態となる。以上により、期間ｔ１において、端子２７から出力される信号は、端子２２に入力される信号となり、端子２５から出力される信号は、端子２４に入力される信号となる。ここで、期間ｔ１において、端子２２及び端子２４に入力される信号は、共にロウレベルの電位（低電源電位（Ｖｓｓ））である。そのため、期間ｔ１において、第１のパルス出力回路２０＿１は、第２のパルス出力回路２０＿２の端子２１、及び画素部において１行目に配設された走査線にロウレベルの電位（低電源電位（Ｖｓｓ））を出力する。
【００４０】
期間ｔ２において、各端子に入力される信号は期間ｔ１から変化しない。そのため、端子２５及び端子２７から出力される信号も変化せず、共にロウレベルの電位（低電源電位（Ｖｓｓ））を出力する。
【００４１】
期間ｔ３において、端子２４にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。なお、ノードＡの電位（トランジスタ３１のソースの電位）は、期間ｔ１においてハイレベルの電位（高電源電位（Ｖｄｄ）からトランジスタ３１のしきい値電圧分下降した電位）まで上昇している。そのため、トランジスタ３１はオフ状態となっている。この時、端子２４にハイレベルの電位（高電源電位（Ｖｄｄ））が入力されることで、トランジスタ３８のソースとゲートの容量結合によって、ノードＡの電位（トランジスタ３８のゲートの電位）がさらに上昇する（ブートストラップ動作）。また、当該ブートストラップ動作を行うことによって、端子２５から出力される信号が端子２４に入力されるハイレベルの電位（高電源電位（Ｖｄｄ））から下降することがない。そのため、期間ｔ３において、第１のパルス出力回路２０＿１は、画素部において１行目に配設された走査線にハイレベルの電位（高電源電位（Ｖｄｄ）＝選択信号）を出力する。
【００４２】
期間ｔ４において、端子２２にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。ここで、ノードＡの電位は、ブートストラップ動作によって上昇しているため、端子２７から出力される信号が端子２２に入力されるハイレベルの電位（高電源電位（Ｖｄｄ））から下降することがない。そのため、期間ｔ４において、端子２７からは、端子２２に入力されるハイレベルの電位（高電源電位（Ｖｄｄ））が出力される。すなわち、第１のパルス出力回路２０＿１は、第２のパルス出力回路２０＿２の端子２１にハイレベルの電位（高電源電位（Ｖｄｄ）＝シフトパルス）を出力する。また、期間ｔ４において、端子２４に入力される信号はハイレベルの電位（高電源電位（Ｖｄｄ））を維持するため、第１のパルス出力回路２０＿１から画素部において１行目に配設された走査線に対して出力される信号は、ハイレベルの電位（高電源電位（Ｖｄｄ）＝選択信号）のままである。なお、期間ｔ４における当該パルス出力回路の出力信号には直接関与しないが、端子２１にロウレベルの電位（低電源電位（Ｖｓｓ））が入力されるためトランジスタ３５はオフ状態となる。
【００４３】
期間ｔ５において、端子２４にロウレベルの電位（低電源電位（Ｖｓｓ））が入力される。ここで、トランジスタ３８はオン状態を維持する。そのため、期間ｔ５において、第１のパルス出力回路２０＿１から画素部において１行目に配設された走査線に対して出力される信号は、ロウレベルの電位（低電源電位（Ｖｓｓ））となる。
【００４４】
期間ｔ６において、各端子に入力される信号は期間ｔ５から変化しない。そのため、端子２５及び端子２７から出力される信号も変化せず、端子２５からはロウレベルの電位（低電源電位（Ｖｓｓ））が出力され、端子２７からはハイレベルの電位（高電源電位（Ｖｄｄ）＝シフトパルス）が出力される。
【００４５】
期間ｔ７において、端子２３にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。これにより、トランジスタ３７がオン状態となる。そのため、ノードＢの電位がハイレベルの電位（高電源電位（Ｖｄｄ）からトランジスタ３７のしきい値電圧分下降した電位）に上昇する。つまり、トランジスタ３２、３４、３９がオン状態となる。また、これに付随して、ノードＡの電位がロウレベルの電位（低電源電位（Ｖｓｓ））へと下降する。つまり、トランジスタ３３、３８がオフ状態となる。以上により、期間ｔ７において、端子２５及び端子２７から出力される信号は、共に低電源電位（Ｖｓｓ）となる。すなわち、期間ｔ７において、第１のパルス出力回路２０＿１は、第２のパルス出力回路２０＿２の端子２１、及び画素部において１行目に配設された走査線に低電源電位（Ｖｓｓ）を出力する。
【００４６】
次いで、図３（Ｃ）を参照して、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１の端子２１に第ｋのパルス出力回路２０＿ｋからシフトパルスが入力される場合について説明する。
【００４７】
期間ｔ１及び期間ｔ２において、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１の動作は、上述した第１のパルス出力回路２０＿１と同様である。そのため、ここでは前述の説明を援用することとする。
【００４８】
期間ｔ３において、各端子に入力される信号は期間ｔ２から変化しない。そのため、端子２５及び端子２７から出力される信号も変化せず、共にロウレベルの電位（低電源電位（Ｖｓｓ））を出力する。
【００４９】
期間ｔ４において、端子２２及び端子２４にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。なお、ノードＡの電位（トランジスタ３１のソースの電位）は、期間ｔ１においてハイレベルの電位（高電源電位（Ｖｄｄ）からトランジスタ３１のしきい値電圧分下降した電位）まで上昇している。そのため、トランジスタ３１は、期間ｔ１においてオフ状態となっている。ここで、端子２２及び端子２４にハイレベルの電位（高電源電位（Ｖｄｄ））が入力されることで、トランジスタ３３のソースとゲート及びトランジスタ３８のソースとゲートの容量結合によって、ノードＡの電位（トランジスタ３３、３８のゲートの電位）がさらに上昇する（ブートストラップ動作）。また、当該ブートストラップ動作を行うことによって、端子２５及び端子２７から出力される信号が端子２２及び端子２４に入力されるハイレベルの電位（高電源電位（Ｖｄｄ））から下降することがない。そのため、期間ｔ４において、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１は、画素部において（ｋ＋１）行目に配設された走査線及び第（ｋ＋２）のパルス出力回路２０＿ｋ＋２の端子２１にハイレベルの電位（高電源電位（Ｖｄｄ）＝選択信号、シフトパルス）を出力する。
【００５０】
期間ｔ５において、各端子に入力される信号は期間ｔ４から変化しない。そのため、端子２５及び端子２７から出力される信号も変化せず、ハイレベルの電位（高電源電位（Ｖｄｄ）＝選択信号、シフトパルス）を出力する。
【００５１】
期間ｔ６において、端子２４にロウレベルの電位（低電源電位（Ｖｓｓ））が入力される。ここで、トランジスタ３８はオン状態を維持する。そのため、期間ｔ６において、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１から画素部において（ｋ＋１）行目に配設された走査線に対して出力される信号は、ロウレベルの電位（低電源電位（Ｖｓｓ））となる。
【００５２】
期間ｔ７において、端子２３にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。これにより、トランジスタ３７がオン状態となる。そのため、ノードＢの電位がハイレベルの電位（高電源電位（Ｖｄｄ）からトランジスタ３７のしきい値電圧分下降した電位）に上昇する。つまり、トランジスタ３２、３４、３９がオン状態となる。また、これに付随して、ノードＡの電位がロウレベルの電位（低電源電位（Ｖｓｓ））へと下降する。つまり、トランジスタ３３、３８がオフ状態となる。以上により、期間ｔ７において、端子２５及び端子２７から出力される信号は、共に低電源電位（Ｖｓｓ）となる。すなわち、期間ｔ７において、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１は、第（ｋ＋２）のパルス出力回路２０＿ｋ＋２の端子２１、及び画素部において（ｋ＋１）行目に配設された走査線に低電源電位（Ｖｓｓ）を出力する。
【００５３】
次いで、図３（Ｄ）を参照して、第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１の端子２１に第２ｋのパルス出力回路２０＿２ｋからシフトパルスが入力される場合について説明する。
【００５４】
期間ｔ１乃至期間ｔ３において、第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１の動作は、上述した第（ｋ＋１）のパルス出力回路２０＿ｋ＋１と同様である。そのため、ここでは前述の説明を援用することとする。
【００５５】
期間ｔ４において、端子２２にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。なお、ノードＡの電位（トランジスタ３１のソースの電位）は、期間ｔ１においてハイレベルの電位（高電源電位（Ｖｄｄ）からトランジスタ３１のしきい値電圧分下降した電位）まで上昇している。そのため、トランジスタ３１は、期間ｔ１においてオフ状態となっている。ここで、端子２２にハイレベルの電位（高電源電位（Ｖｄｄ））が入力されることで、トランジスタ３３のソースとゲートの容量結合によって、ノードＡの電位（トランジスタ３３のゲートの電位）がさらに上昇する（ブートストラップ動作）。また、当該ブートストラップ動作を行うことによって、端子２７から出力される信号が端子２２に入力されるハイレベルの電位（高電源電位（Ｖｄｄ））から下降することがない。そのため、期間ｔ４において、第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１は、第（２ｋ＋２）のパルス出力回路２０＿２ｋ＋２の端子２１にハイレベルの電位（高電源電位（Ｖｄｄ）＝シフトパルス）を出力する。なお、期間ｔ４における当該パルス出力回路の出力信号には直接関与しないが、端子２１にロウレベルの電位（低電源電位（Ｖｓｓ））が入力されるためトランジスタ３５はオフ状態となる。
【００５６】
期間ｔ５において、端子２４にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。ここで、ノードＡの電位は、ブートストラップ動作によって上昇しているため、端子２５から出力される信号が端子２４に入力されるハイレベルの電位（高電源電位（Ｖｄｄ））から下降することがない。そのため、期間ｔ５において、端子２５からは、端子２２に入力されるハイレベルの電位（高電源電位（Ｖｄｄ））が出力される。すなわち、第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１は、画素部において（２ｋ＋１）行目に配設された走査線にハイレベルの電位（高電源電位（Ｖｄｄ）＝選択信号）を出力する。また、期間ｔ５において、端子２２に入力される信号はハイレベルの電位（高電源電位（Ｖｄｄ））を維持するため、第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１から第（２ｋ＋２）のパルス出力回路２０＿２ｋ＋２の端子２１に対して出力される信号は、ハイレベルの電位（高電源電位（Ｖｄｄ）＝シフトパルス）のままである。
【００５７】
期間ｔ６において、各端子に入力される信号は期間ｔ５から変化しない。そのため、端子２５及び端子２７から出力される信号も変化せず、共にハイレベルの電位（高電源電位（Ｖｄｄ）＝選択信号、シフトパルス）を出力する。
【００５８】
期間ｔ７において、端子２３にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。これにより、トランジスタ３７がオン状態となる。そのため、ノードＢの電位がハイレベルの電位（高電源電位（Ｖｄｄ）からトランジスタ３７のしきい値電圧分下降した電位）に上昇する。つまり、トランジスタ３２、３４、３９がオン状態となる。また、これに付随して、ノードＡの電位がロウレベルの電位（低電源電位（Ｖｓｓ））へと下降する。つまり、トランジスタ３３、３８がオフ状態となる。以上により、期間ｔ７において、端子２５及び端子２７から出力される信号は、共に低電源電位（Ｖｓｓ）となる。すなわち、期間ｔ７において、第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１は、第（２ｋ＋２）のパルス出力回路２０＿２ｋ＋２の端子２１、及び画素部において（２ｋ＋１）行目に配設された走査線に低電源電位（Ｖｓｓ）を出力する。
【００５９】
図３（Ｂ）〜（Ｄ）に示すように、第１のパルス出力回路２０＿１乃至第ｍのパルス出力回路２０＿ｍでは、走査線駆動回路用スタートパルス（ＧＳＰ）の入力タイミングを制御することで、複数のシフトパルスのシフトを並行して行うことが可能である。具体的には、走査線駆動回路用スタートパルス（ＧＳＰ）の入力後、第ｋのパルス出力回路２０＿ｋの端子２７からシフトパルスが出力されるタイミングと同じタイミングで再度走査線駆動回路用スタートパルス（ＧＳＰ）を入力することによって、第１のパルス出力回路２０＿１及び第ｋ＋１のパルス出力回路２０＿ｋ＋１から同じタイミングでシフトパルスを出力させることが可能である。また、同様に走査線駆動回路用スタートパルス（ＧＳＰ）を入力することによって、第１のパルス出力回路２０＿１、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１、及び第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１から同じタイミングでシフトパルスを出力させることが可能である。
【００６０】
加えて、第１のパルス出力回路２０＿１、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１、及び第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１は、上記の動作に並行して、それぞれ異なるタイミングで走査線に対する選択信号の供給を行うことが可能である。すなわち、上述した走査線駆動回路は、固有のシフト期間を有するシフトパルスを複数シフトし且つ同一タイミングにおいてシフトパルスが入力された複数のパルス出力回路がそれぞれ異なるタイミングで走査線に対して選択信号を供給することが可能である。
【００６１】
＜信号線駆動回路１２の構成例＞
図４（Ａ）は、図１（Ａ）に示す液晶表示装置が有する信号線駆動回路１２の構成例を示す図である。図４（Ａ）に示す信号線駆動回路１２は、第１の出力端子乃至第ｎの出力端子を有するシフトレジスタ１２０と、画像信号（ＤＡＴＡ）を供給する配線と、ソース及びドレインの一方が画像信号（ＤＡＴＡ）を供給する配線に電気的に接続され、ソース及びドレインの他方が画素部において１列目に配設された信号線に電気的に接続され、ゲートがシフトレジスタ１２０の第１の出力端子に電気的に接続されたトランジスタ１２１＿１、乃至、ソース及びドレインの一方が画像信号（ＤＡＴＡ）を供給する配線に電気的に接続され、ソース及びドレインの他方が画素部においてｎ列目に配設された信号線に電気的に接続され、ゲートがシフトレジスタ１２０の第ｎの出力端子に電気的に接続されたトランジスタ１２１＿ｎと、を有する。なお、シフトレジスタ１２０は、信号線駆動回路用スタートパルス（ＳＳＰ）をきっかけとしてシフト期間毎に順次第１の出力端子乃至第ｎの出力端子からハイレベルの電位を出力する機能を有する。すなわち、トランジスタ１２１＿１乃至トランジスタ１２１＿ｎは、シフト期間毎に順次オン状態となる。
【００６２】
図４（Ｂ）は、画像信号（ＤＡＴＡ）を供給する配線が供給する画像信号のタイミングの一例を示す図である。図４（Ｂ）に示すように、画像信号（ＤＡＴＡ）を供給する配線は、期間ｔ４において、１行目に配設された画素用画像信号（ｄａｔａ  １）を供給し、期間ｔ５において、（ｋ＋１）行目に配設された画素用画像信号（ｄａｔａ  ｋ＋１）を供給し、期間ｔ６において、（２ｋ＋１）行目に配設された画素用画像信号（ｄａｔａ  ２ｋ＋１）を供給し、期間ｔ７において、２行目に配設された画素用画像信号（ｄａｔａ  ２）を供給する。以下、同様に画像信号（ＤＡＴＡ）を供給する配線は、特定の行毎に配設された画素用画像信号を順次供給する。具体的には、ｓ行目（ｓは、ｋ未満の自然数）に配設された画素用画像信号→（ｋ＋ｓ）行目に配設された画素用画像信号→（２ｋ＋ｓ）行目に配設された画素用画像信号→（ｓ＋１）行目に配設された画素用画像信号という順序で画像信号を供給する。上述した走査線駆動回路及び信号線駆動回路が当該動作を行うことにより、走査線駆動回路が有するパルス出力回路におけるシフト期間毎に画素部に配設された３行の画素に対する画像信号の書き込みを行うことが可能である。
【００６３】
＜バックライトの構成例＞
図５は、図１（Ａ）に示す液晶表示装置の画素部１０の後方に設けられるバックライトの構成例を示す図である。図５に示すバックライトは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のいずれか一を呈する光を発光する３種の光源を備えたバックライトユニット４０を複数有する。なお、複数のバックライトユニット４０は、マトリクス状に配設されており、且つ特定の領域毎に点灯を制御することが可能である。ここでは、ｍ行ｎ列に配設された複数の画素１５に対するバックライトとして、少なくともｔ行ｎ列毎（ここでは、ｔは、ｋ／４とする）にバックライトユニット４０が設けられ、該バックライトユニット４０の点灯を独立に制御できることとする。すなわち、当該バックライトが、少なくとも１行目乃至ｔ行目用バックライトユニット〜（２ｋ＋３ｔ＋１）行目乃至ｍ行目用バックライトユニットを有し、それぞれのバックライトユニット４０の点灯を独立に制御できることとする。さらに、当該バックライトユニット４０において、赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）の３色を呈する光源を同時に点灯させる（赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）の３色を呈する光を混色する）ことで、白（Ｗ）を呈する光を形成することが可能であることとする。
【００６４】
＜液晶表示装置の動作例＞
図６は、上述した液晶表示装置における選択信号の走査と、バックライトの点灯タイミングとを示す図である。なお、図６において縦軸は画素部における行を表し、横軸は時間を表している。具体的には、図６において、１乃至ｍは、行数を表し、実線は、該当する行において画像信号が入力されるタイミングを表している。図６に示すように当該液晶表示装置では、１行目に配設された走査線〜ｍ行目に配設された走査線に対して順次選択信号を供給するのではなく、ｋ行分隔離されて配設された走査線に対して順次選択信号を供給する（１行目に配設された走査線→（ｋ＋１）行目に配設された走査線→（２ｋ＋１）行目に配設された走査線→２行目に配設された走査線という順序で選択信号を供給する）ことが可能である。そのため、期間Ｔ１において、１行目に配設されたｎ個の画素からｔ行目に配設されたｎ個の画素を順次選択し、且つ（ｋ＋１）行目に配設されたｎ個の画素から（ｋ＋ｔ）行目に配設されたｎ個の画素を順次選択し、且つ（２ｋ＋１）行目に配設されたｎ個の画素から（２ｋ＋ｔ）行目に配設されたｎ個の画素を順次選択することで、各画素に画像信号を入力することが可能である。なお、ここでは、１行目に配設されたｎ個の画素乃至ｔ行目に配設されたｎ個の画素には、白（Ｗ）を呈する光の透過を制御する画像信号が入力され、（ｋ＋１）行目に配設されたｎ個の画素乃至（ｋ＋ｔ）行目に配設されたｎ個の画素には、青（Ｂ）を呈する光の透過を制御する画像信号が入力され、（２ｋ＋１）行目に配設されたｎ個の画素乃至（２ｋ＋ｔ）行目に配設されたｎ個の画素には、緑（Ｇ）を呈する光の透過を制御する画像信号が入力されることとする。
【００６５】
また、図６に示すように当該液晶表示装置では、特定の領域において画像信号の書き込みが行われる合間の期間において、バックライトの点灯を行うことが可能である。具体的には、期間Ｔ１及び期間Ｔ２の合間の期間において、１行目乃至ｔ行目用バックライトユニットに白（Ｗ）を呈する光（赤（Ｒ）を呈する光、緑（Ｇ）を呈する光、及び青（Ｂ）を呈する光の全て）を発光させ、且つ（ｋ＋１）行目乃至（ｋ＋ｔ）行目用バックライトユニットに青（Ｂ）を呈する光を発光させ、且つ（２ｋ＋１）行目乃至（２ｋ＋ｔ）行目用バックライトユニットに緑（Ｇ）を呈する光を発光させることが可能である。なお、当該液晶表示装置においては、図６に示す、赤（Ｒ）の画像信号の書き込み〜白（Ｗ）のバックライトの点灯までの動作によって画素部に１枚の画像が形成されることとする。
【００６６】
＜本実施の形態で開示される液晶表示装置について＞
本実施の形態の液晶表示装置は、画像信号の書き込みと、フィールドシーケンシャル方式による表示とを並行して行うことが可能である。そのため、当該液晶表示装置の各画素に対する画像信号の入力頻度を向上させることなどが可能になる。その結果、フィールドシーケンシャル方式によって表示を行う液晶表示装置において生じるカラーブレイクを抑制し、該液晶表示装置が表示する画質を向上させることが可能である。
【００６７】
また、本実施の形態で開示される液晶表示装置は、上記の動作を簡便な画素構成でありながら実現することが可能である。具体的には、特許文献１で開示される液晶表示装置の画素には、本実施の形態で開示される液晶表示装置の画素の構成に加えて、電荷の移動を制御するトランジスタが必要になる。また、該トランジスタのスイッチングを制御するための信号線も別途必要になる。これに対し、本実施の形態の液晶表示装置の画素構成は、簡便である。すなわち、本実施の形態の液晶表示装置は、特許文献１で開示される液晶表示装置と比較して画素の開口率を向上させることが可能である。また、画素部に延在する配線数を低減することで各種配線間に生じる寄生容量を低減することが可能である。すなわち、画素部に延在する各種配線の高速駆動が可能となる。
【００６８】
また、本実施の形態で開示される液晶表示装置において図６に示すようにバックライトを点灯する場合、隣接するバックライトユニットが異なる色を呈する光を発光することがない。具体的には、期間Ｔ１において画像信号の書き込みが行われる領域に対して当該書き込み後にバックライトを点灯する場合、隣接するバックライトユニットが異なる色を呈する光を発光することがない。例えば、期間Ｔ１において、（ｋ＋１）行目に配設されたｎ個の画素から（ｋ＋ｔ）行目に配設されたｎ個の画素に対して青（Ｂ）の画像信号の入力が終了した後に（ｋ＋１）行目乃至（ｋ＋ｔ）行目用バックライトユニットにおいて青（Ｂ）を点灯させる際に、（３ｔ＋１）行目乃至ｋ行目用バックライトユニット及び（ｋ＋ｔ＋１）行目乃至（ｋ＋２ｔ）行目用バックライトユニットにおいては、青（Ｂ）が点灯される又は点灯自体が行われない（赤（Ｒ）、緑（Ｇ）が点灯されることがない）。そのため、特定の色の画像情報が入力された画素を、当該特定の色と異なる色を呈する光が透過する確率を低減することが可能である。
【００６９】
＜変形例＞
本実施の形態の液晶表示装置は、本発明の一態様であり、当該液晶表示装置と異なる点を有する液晶表示装置も本発明には含まれる。
【００７０】
例えば、本実施の形態の液晶表示装置においては、画素部１０を３つの領域に分割し、該３つの領域に並行して画像信号を供給する構成について示したが、本発明の液晶表示装置は、当該構成に限定されない。すなわち、本発明の液晶表示装置では、画素部１０を３つ以外の複数の領域に分割し、該複数の領域に並行して画像信号を供給する構成とすることが可能である。なお、当該領域数を変化させる場合、当該領域数に応じて走査線駆動回路用クロック信号及びパルス幅制御信号を設定する必要があることを付記する。
【００７１】
また、本実施の形態の液晶表示装置においては、バックライトが赤（Ｒ）、緑（Ｇ）、青（Ｂ）のいずれか一を呈する光を発光する３種の光源を有する構成について示したが、本発明の液晶表示装置は、当該構成に限定されない。すなわち、本発明の液晶表示装置では、任意の色を呈する光の光源を組み合わせて用いることが可能である。例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ）、白（Ｗ）、若しくは赤（Ｒ）、緑（Ｇ）、青（Ｂ）、黄（Ｙ）の４種の光源を組み合わせて用いること、又はシアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）の３種の光源を組み合わせて用いることなどが可能である。なお、バックライトユニットが白（Ｗ）を呈する光を発光する光源を有する場合は、白（Ｗ）を呈する光を混色によって形成するのではなく、当該光源を用いて白（Ｗ）を呈する光を形成することができる。当該光源は、発光効率が高いため、当該光源を用いてバックライトを構成することで、消費電力を低減することが可能である。また、バックライトユニットが補色の関係にある２色を有する場合（例えば、青（Ｂ）と黄（Ｙ）の２色を有する場合）当該２色を呈する光を混色することで白（Ｗ）を呈する光を形成することも可能である。さらに、淡色の赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）、並びに濃色の赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）の６色を組み合わせて用いること、又は赤（Ｒ）、緑（Ｇ）、青（Ｂ）、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）の６色を組み合わせて用いることなども可能である。このように、より多種の光源を組み合わせることで、当該液晶表示装置において表現できる色域を拡大し、画質を向上させることが可能である。
【００７２】
また、本実施の形態の液晶表示装置においては、液晶素子に印加される電圧を保持するための容量素子が設けられる構成（図１（Ｂ）参照）について示したが、当該容量素子を設けない構成とすることも可能である。この場合、画素の開口率を向上させることが可能である。また、画素部に延在する容量配線を削除することができるため、画素部に延在する各種配線の高速駆動が可能となる。
【００７３】
また、パルス出力回路として、図３（Ａ）に示したパルス出力回路に、ソース及びドレインの一方が高電源電位線に電気的に接続され、ソース及びドレインの他方がトランジスタ３２のゲート、トランジスタ３４のゲート、トランジスタ３５のソース及びドレインの他方、トランジスタ３６のソース及びドレインの他方、トランジスタ３７のソース及びドレインの他方、並びにトランジスタ３９のゲートに電気的に接続され、ゲートがリセット端子（Ｒｅｓｅｔ）に電気的に接続されたトランジスタ５０を付加した構成（図７（Ａ）参照）を適用することが可能である。なお、当該リセット端子には、画素部において赤（Ｒ）の画像信号の書き込み〜白（Ｗ）のバックライトの点灯が行われた後の期間においてハイレベルの電位が入力され、その他の期間においてはロウレベルの電位が入力される。なお、トランジスタ５０は、ハイレベルの電位が入力されることでオン状態となるトランジスタである。これにより、バックライトの点灯が行われた後の期間において、各ノードの電位を初期化することができるので、誤動作を防止することが可能となる。なお、当該初期化を行う場合には、画素部に１枚の画像が形成される期間の間に初期化期間を設ける必要があることを付記する。また、図９を参照して後述するが、画素部に１枚の画像を形成する期間後にバックライトを消灯する期間を設ける場合、当該消灯する期間において当該初期化を行うことが可能である。
【００７４】
また、パルス出力回路として、図３（Ａ）に示したパルス出力回路に、ソース及びドレインの一方がトランジスタ３１のソース及びドレインの他方並びにトランジスタ３２のソース及びドレインの他方に電気的に接続され、ソース及びドレインの他方がトランジスタ３３のゲート及びトランジスタ３８のゲートに電気的に接続され、ゲートが高電源電位線に電気的に接続されたトランジスタ５１を付加した構成（図７（Ｂ）参照）を適用することも可能である。なお、トランジスタ５１は、ノードＡの電位がハイレベルの電位となる期間（図３（Ｂ）〜（Ｄ）に示した期間ｔ１〜期間ｔ６）においてオフ状態となる。そのため、トランジスタ５１を付加した構成とすることで、期間ｔ１〜ｔ６において、トランジスタ３３のゲート及びトランジスタ３８のゲートと、トランジスタ３１のソース及びドレインの他方並びにトランジスタ３２のソース及びドレインの他方との電気的な接続を遮断することが可能となる。これにより、期間ｔ１〜期間ｔ６に含まれる期間において、当該パルス出力回路で行われるブートストラップ動作時の負荷を低減することが可能である。
【００７５】
また、パルス出力回路として、図７（Ｂ）に示したパルス出力回路に、ソース及びドレインの一方がトランジスタ３３のゲート並びにトランジスタ５１のソース及びドレインの他方に電気的に接続され、ソース及びドレインの他方がトランジスタ３８のゲートに電気的に接続され、ゲートが高電源電位線に電気的に接続されたトランジスタ５２を付加した構成（図８（Ａ）参照）を適用することも可能である。なお、上述したようにトランジスタ５２を設けることによって、当該パルス出力回路で行われるブートストラップ動作時の負荷を低減することが可能である。特に、当該パルス出力回路がトランジスタ３３のソースとゲートとの容量結合のみによってノードＡの電位を上昇させる場合（図３（Ｄ）参照）における負荷の低減による効果が大きい。
【００７６】
また、パルス出力回路として、図８（Ａ）に示したパルス出力回路からトランジスタ５１を削除し、且つソース及びドレインの一方がトランジスタ３１のソース及びドレインの他方、トランジスタ３２のソース及びドレインの他方、並びにトランジスタ５２のソース及びドレインの一方に電気的に接続され、ソース及びドレインの他方がトランジスタ３３のゲートに電気的に接続され、ゲートが高電源電位線に電気的に接続されたトランジスタ５３を付加した構成（図８（Ｂ）参照）を適用することも可能である。なお、上述したようにトランジスタ５３を設けることによって、当該パルス出力回路で行われるブートストラップ動作時の負荷を低減することが可能である。また、当該パルス出力回路に生じる不正パルスが、トランジスタ３３、３８のスイッチングに与える影響を軽減することが可能である。
【００７７】
また、本実施の形態の液晶表示装置においては、バックライトユニットとして赤（Ｒ）、緑（Ｇ）、青（Ｂ）のいずれか一を呈する光の３種の光源を横に直線的に並べる構成（図５参照）について示したが、バックライトユニットの構成は、当該構成に限定されない。例えば、当該３種の光源を３角配置しても良いし、当該３種の光源を縦に直線的に並べてもよいし、赤（Ｒ）のバックライトユニット、緑（Ｇ）のバックライトユニット、及び青（Ｂ）のバックライトユニットを別途設けても良い。また、上述した液晶表示装置においては、バックライトとして直下型方式のバックライトを適用する構成（図５参照）について示したが、当該バックライトとしてエッジライト方式のバックライトを適用することも可能である。
【００７８】
また、本実施の形態の液晶表示装置においては、画素部の特定の領域毎にバックライトを赤（Ｒ）、緑（Ｇ）、青（Ｂ）、及び白（Ｗ）の順で点灯することで１枚の画像を形成する構成について示したが、バックライトの点灯順は当該構成に限定されない。例えば、青（Ｂ）、緑（Ｇ）、赤（Ｒ）、及び白（Ｗ）の順、又は緑（Ｇ）、白（Ｗ）、赤（Ｒ）、及び青（Ｂ）の順で点灯することで１枚の画像を形成する構成とすることも可能である。また、特定色を複数回点灯させることも可能である。例えば、視感度の低い青（Ｂ）を呈する光が２回点灯されるように、青（Ｂ）、赤（Ｒ）、緑（Ｇ）、青（Ｂ）、及び白（Ｗ）の順で点灯することで１枚の画像を形成する構成とすることも可能である。なお、バックライトの点灯順に合わせて、特定色の画像信号の入力順も適宜設計する必要があることは言うまでもない。
【００７９】
また、本実施の形態の液晶表示装置においては、選択信号の走査及びバックライトユニットの点灯を連続的に行う構成（図６参照）について示したが、液晶表示装置の動作は、当該構成に限定されない。例えば、画素部において１枚の画像を形成する期間（図６では、赤（Ｒ）の画像信号の入力が行われる期間〜バックライトにおいて白（Ｗ）が点灯される期間が相当する）の前後に、選択信号の走査及びバックライトユニットの点灯が行われない期間を設ける構成とすることが可能である（図９参照）。これにより、当該液晶表示装置において生じるカラーブレイクを抑制し、該液晶表示装置が表示する画質を向上させることが可能である。なお、図９においては、選択信号の走査及びバックライトユニットの点灯の双方を行わない構成について例示しているが、選択信号の走査を行い各画素に対して光を透過させないための画像信号を入力する構成とすることも可能である。
【００８０】
なお、本実施の形態の変形例として述べた構成の複数を、本実施の形態の液晶表示装置に対して適用することも可能である。
【００８１】
また、本実施の形態の内容又は該内容の一部を、他の実施の形態の内容又は該内容の一部と組み合わせることが可能である。
【００８２】
（実施の形態２）
本実施の形態では、実施の形態１とは異なる構成を有する、本発明の一態様の液晶表示装置について図１０〜図１３を参照して説明する。
【００８３】
＜液晶表示装置の構成例＞
図１０（Ａ）は、液晶表示装置の構成例を示す図である。図１０（Ａ）に示す液晶表示装置は、画素部６０と、走査線駆動回路６１と、信号線駆動回路６２と、各々が平行又は略平行に配設され、且つ走査線駆動回路６１によって電位が制御される３ｉ本（ｉは、２以上の自然数）の走査線６３と、各々が平行又は略平行に配設され、且つ信号線駆動回路６２によって電位が制御される、ｊ本（ｊは、２以上の自然数）の信号線６４１、ｊ本の信号線６４２、及びｊ本の信号線６４３と、を有する。
【００８４】
さらに、画素部６０は、３つの領域（領域６０１〜領域６０３）に分割され、領域毎にマトリクス状（ｉ行ｊ列）に配設された複数の画素を有する。なお、各走査線６３は、画素部６０においてマトリクス状（３ｉ行ｊ列）に配設された複数の画素のうち、いずれかの行に配設されたｊ個の画素に電気的に接続される。また、各信号線６４１は、領域６０１においてマトリクス状（ｉ行ｊ列）に配設された複数の画素のうち、いずれかの列に配設されたｉ個の画素に電気的に接続される。また、各信号線６４２は、領域６０２においてマトリクス状（ｉ行ｊ列）に配設された複数の画素のうち、いずれかの列に配設されたｉ個の画素に電気的に接続される。また、各信号線６４３は、領域６０３においてマトリクス状（ｉ行ｊ列）に配設された複数の画素のうち、いずれかの列に配設されたｉ個の画素に電気的に接続される。
【００８５】
なお、走査線駆動回路６１には、外部から走査線駆動回路用スタート信号（ＧＳＰ）、走査線駆動回路用クロック信号（ＧＣＫ）、及び高電源電位、低電源電位などの駆動用電源が入力される。また、信号線駆動回路６２には、外部から信号線駆動回路用スタートパルス（ＳＳＰ）、信号線駆動回路用クロック信号（ＳＣＫ）、画像信号（ｄａｔａ１〜ｄａｔａ３）などの信号、及び高電源電位、低電源電位などの駆動用電源が入力される。
【００８６】
図１０（Ｂ）〜（Ｄ）は、画素の回路構成例を示す図である。具体的には、図１０（Ｂ）は、領域６０１に配設された画素６５１の回路構成例を示す図であり、図１０（Ｃ）は、領域６０２に配設された画素６５２の回路構成例を示す図であり、図１０（Ｄ）は、領域６０３に配設された画素６５３の回路構成例を示す図である。図１０（Ｂ）に示す画素６５１は、ゲートが走査線６３に電気的に接続され、ソース及びドレインの一方が信号線６４１に電気的に接続されたトランジスタ６５１１と、一方の電極がトランジスタ６５１１のソース及びドレインの他方に電気的に接続され、他方の電極が容量電位を供給する配線（容量配線ともいう）に電気的に接続された容量素子６５１２と、一方の電極（画素電極ともいう）がトランジスタ６５１１のソース及びドレインの他方並びに容量素子６５１２の一方の電極に電気的に接続され、他方の電極（対向電極ともいう）が対向電位を供給する配線に電気的に接続された液晶素子６５１３と、を有する。
【００８７】
図１０（Ｃ）に示す画素６５２及び図１０（Ｄ）に示す画素６５３も回路構成自体は、図１０（Ｂ）に示す画素６５１と同一である。ただし、図１０（Ｃ）に示す画素６５２では、トランジスタ６５２１のソース及びドレインの一方が信号線６４１ではなく信号線６４２に電気的に接続される点が図１０（Ｂ）に示す画素６５１と異なり、図１０（Ｄ）に示す画素６５３では、トランジスタ６５３１のソース及びドレインの一方が信号線６４１ではなく信号線６４３に電気的に接続される点が図１０（Ｂ）に示す画素６５１と異なる。
【００８８】
＜走査線駆動回路６１の構成例＞
図１１（Ａ）は、図１０（Ａ）に示す液晶表示装置が有する走査線駆動回路６１の構成例を示す図である。図１１（Ａ）に示す走査線駆動回路６１は、ｉ個の出力端子を有するシフトレジスタ６１１〜６１３を有する。なお、シフトレジスタ６１１が有する出力端子のそれぞれは、領域６０１に配設されたｉ本の走査線６３のいずれかに電気的に接続され、シフトレジスタ６１２が有する出力端子のそれぞれは、領域６０２に配設されたｉ本の走査線６３のいずれかに電気的に接続され、シフトレジスタ６１３が有する出力端子のそれぞれは、領域６０３に配設されたｉ本の走査線６３のいずれかに電気的に接続される。すなわち、シフトレジスタ６１１は、領域６０１において選択信号を走査するシフトレジスタであり、シフトレジスタ６１２は、領域６０２において選択信号を走査するシフトレジスタであり、シフトレジスタ６１３は、領域６０３において選択信号を走査するシフトレジスタである。具体的には、シフトレジスタ６１１は、外部から入力される走査線駆動回路用スタートパルス（ＧＳＰ）をきっかけとして、１行目に配設された走査線６３を起点として順次選択信号をシフト（走査線６３を走査線駆動回路用クロック信号（ＧＣＫ）１／２周期毎に順次選択）する機能を有し、シフトレジスタ６１２は、外部から入力される走査線駆動回路用スタートパルス（ＧＳＰ）をきっかけとして、ｉ＋１行目に配設された走査線６３を起点として順次選択信号をシフトする機能を有し、シフトレジスタ６１３は、外部から入力される走査線駆動回路用スタートパルス（ＧＳＰ）をきっかけとして、２ｉ＋１行目に配設された走査線６３を起点として順次選択信号をシフトする機能を有する。
【００８９】
上述した走査線駆動回路６１の動作例について図１１（Ｂ）を参照して説明する。なお、図１１（Ｂ）には、走査線駆動回路用クロック信号（ＧＣＫ）、シフトレジスタ６１１が有するｉ個の出力端子から出力される信号（ＳＲ６１１ｏｕｔ）、シフトレジスタ６１２が有するｉ個の出力端子から出力される信号（ＳＲ６１２ｏｕｔ）、及びシフトレジスタ６１３が有するｉ個の出力端子から出力される信号（ＳＲ６１３ｏｕｔ）を示している。
【００９０】
サンプリング期間（ｔ１）において、シフトレジスタ６１１によって、１行目に配設された走査線６３を起点としてｉ行目に配設された走査線６３までハイレベルの電位が１／２クロック周期（水平走査期間）毎に順次シフトされ、シフトレジスタ６１２によって、（ｉ＋１）行目に配設された走査線６３を起点として２ｉ行目に配設された走査線６３までハイレベルの電位が１／２クロック周期（水平走査期間）毎に順次シフトされ、シフトレジスタ６１３によって、（２ｉ＋１）行目に配設された走査線６３を起点として３ｉ行目に配設された走査線６３までハイレベルの電位が１／２クロック周期（水平走査期間）毎に順次シフトされる。そのため、走査線駆動回路６１は、走査線６３を介して、１行目に配設されたｊ個の画素６５１からｉ行目に配設されたｊ個の画素６５１を順次選択するとともに、（ｉ＋１）行目に配設されたｊ個の画素６５２から２ｉ行目に配設されたｊ個の画素６５２を順次選択し、（２ｉ＋１）行目に配設されたｊ個の画素６５３から３ｉ行目に配設されたｊ個の画素６５３を順次選択することになる。すなわち、走査線駆動回路６１は、水平走査期間毎に異なる３行に配設された３ｊ個の画素に対して選択信号を供給することが可能である。
【００９１】
サンプリング期間（ｔ２）乃至サンプリング期間（ｔ４）において、シフトレジスタ６１１〜６１３の動作は、サンプリング期間（ｔ１）と同じである。すなわち、走査線駆動回路６１は、サンプリング期間（ｔ１）と同様に、水平走査期間毎に特定の３行に配設された３ｊ個の画素に対して選択信号を供給することが可能である。
【００９２】
＜信号線駆動回路６２の構成例＞
図１２（Ａ）は、図１０（Ａ）に示す液晶表示装置が有する信号線駆動回路６２の構成例を示す図である。図１２（Ａ）に示す信号線駆動回路６２は、ｊ個の出力端子を有するシフトレジスタ６２０と、ｊ個のトランジスタ６２１と、ｊ個のトランジスタ６２２と、ｊ個のトランジスタ６２３と、を有する。なお、トランジスタ６２１のゲートは、シフトレジスタ６２０が有するｐ番目（ｐは、１以上ｊ以下の自然数）の出力端子に電気的に接続され、ソース及びドレインの一方は、第１の画像信号（ＤＡＴＡ１）を供給する配線に電気的に接続され、ソース及びドレインの他方は、画素部６０においてｐ列目に配設された信号線６４１に電気的に接続される。また、トランジスタ６２２のゲートは、シフトレジスタ６２０が有するｐ番目の出力端子に電気的に接続され、ソース及びドレインの一方は、第２の画像信号（ＤＡＴＡ２）を供給する配線に電気的に接続され、ソース及びドレインの他方は、画素部６０においてｐ列目に配設された信号線６４２に電気的に接続される。また、トランジスタ６２３のゲートは、シフトレジスタ６２０が有するｐ番目の出力端子に電気的に接続され、ソース及びドレインの一方は、第３の画像信号（ＤＡＴＡ３）を供給する配線に電気的に接続され、ソース及びドレインの他方は、画素部６０においてｐ列目に配設された信号線６４３に電気的に接続される。
【００９３】
図１２（Ｂ）は、第１の画像信号（ＤＡＴＡ１）乃至第３の画像信号（ＤＡＴＡ３）を供給する配線が供給する画像信号のタイミングの一例を示す図である。図１２（Ｂ）に示すように、第１の画像信号（ＤＡＴＡ１）を供給する配線は、サンプリング期間（ｔ１）において、１行目に配設された画素用乃至ｉ行目に配設された画素用の赤（Ｒ）の画像信号（ｄａｔａＲ（１→ｉ））を供給し、サンプリング期間（ｔ２）において、１行目に配設された画素用乃至ｉ行目に配設された画素用の緑（Ｇ）の画像信号（ｄａｔａＧ（１→ｉ））を供給し、サンプリング期間（ｔ３）において、１行目に配設された画素用乃至ｉ行目に配設された画素用の青（Ｂ）の画像信号（ｄａｔａＢ（１→ｉ））を供給し、サンプリング期間（ｔ４）において、１行目に配設された画素用乃至ｉ行目に配設された画素用の白（Ｗ）の画像信号（ｄａｔａＷ（１→ｉ））を供給する。また、第２の画像信号（ＤＡＴＡ２）を供給する配線は、サンプリング期間（ｔ１）において、（ｉ＋１）行目に配設された画素用乃至２ｉ行目に配設された画素用の白（Ｗ）の画像信号（ｄａｔａＷ（ｉ＋１→２ｉ））を供給し、サンプリング期間（ｔ２）において、（ｉ＋１）行目に配設された画素用乃至２ｉ行目に配設された画素用の赤（Ｒ）の画像信号（ｄａｔａＲ（ｉ＋１→２ｉ））を供給し、サンプリング期間（ｔ３）において、（ｉ＋１）行目に配設された画素用乃至２ｉ行目に配設された画素用の緑（Ｇ）の画像信号（ｄａｔａＧ（ｉ＋１→２ｉ））を供給し、サンプリング期間（ｔ４）において、（ｉ＋１）行目に配設された画素用乃至２ｉ行目に配設された画素用の青（Ｂ）の画像信号（ｄａｔａＢ（ｉ＋１→２ｉ））を供給する。また、第３の画像信号（ＤＡＴＡ３）を供給する配線は、サンプリング期間（ｔ１）において、（２ｉ＋１）行目に配設された画素用乃至３ｉ行目に配設された画素用の青（Ｂ）の画像信号（ｄａｔａＢ（２ｉ＋１→３ｉ））を供給し、サンプリング期間（ｔ２）において、（２ｉ＋１）行目に配設された画素用乃至３ｉ行目に配設された画素用の白（Ｗ）の画像信号（ｄａｔａＷ（２ｉ＋１→３ｉ））を供給し、サンプリング期間（ｔ３）において、（２ｉ＋１）行目に配設された画素用乃至３ｉ行目に配設された画素用の赤（Ｒ）の画像信号（ｄａｔａＲ（２ｉ＋１→３ｉ））を供給し、サンプリング期間（ｔ４）において、（２ｉ＋１）行目に配設された画素用乃至３ｉ行目に配設された画素用の緑（Ｇ）の画像信号（ｄａｔａＧ（２ｉ＋１→３ｉ））を供給する。
【００９４】
＜バックライトの構成例＞
本実施の形態の液晶表示装置のバックライトとして、実施の形態１に示したバックライト（図５参照）と同様のバックライトを適用することが可能である。ただし、本実施の形態のバックライトは、３ｉ行ｊ列に配設された複数の画素に対するバックライトとして、少なくともｈ行ｊ列毎（ここでは、ｈは、ｉ／４とする）にバックライトユニットが設けられ、該バックライトユニットの点灯を独立に制御できることとする。すなわち、当該バックライトが、少なくとも１行目乃至ｈ行目用バックライトユニット〜（２ｉ＋３ｈ＋１）行目乃至３ｉ行目用バックライトユニットを有し、それぞれのバックライトユニットの点灯を独立に制御できることとする。
【００９５】
＜液晶表示装置の動作例＞
図１３は、上述した液晶表示装置における選択信号の走査と、バックライトの点灯タイミングとを示す図である。なお、図１３において縦軸は画素部における行を表し、横軸は時間を表している。具体的には、図１３において、１乃至３ｉは、行数を表し、実線は、該当する行において画像信号が入力されるタイミングを表している。当該液晶表示装置は、サンプリング期間（Ｔ１）において、１行目に配設されたｊ個の画素６５１からｉ行目に配設されたｊ個の画素６５１を順次選択し、且つ（ｉ＋１）行目に配設されたｊ個の画素６５２から２ｉ行目に配設されたｊ個の画素６５２を順次選択し、且つ（２ｉ＋１）行目に配設されたｊ個の画素６５３から３ｉ行目に配設されたｊ個の画素６５３を順次選択することで、各画素に画像信号を入力することが可能である。具体的に述べると、当該液晶表示装置は、サンプリング期間（Ｔ１）において、走査線６３を介して１行目に配設されたｊ個の画素６５１が有するトランジスタ６５１１からｉ行目に配設されたｊ個の画素６５１が有するトランジスタ６５１１を順次オン状態とすることで、信号線６４１を介して白（Ｗ）の画像信号を各画素に順次入力することが可能であり、走査線６３を介して（ｉ＋１）行目に配設されたｊ個の画素６５２が有するトランジスタ６５２１から２ｉ行目に配設されたｊ個の画素６５２が有するトランジスタ６５２１を順次オン状態とすることで、信号線６４２を介して青（Ｂ）の画像信号を各画素に順次入力することが可能であり、走査線６３を介して（２ｉ＋１）行目に配設されたｊ個の画素６５３が有するトランジスタ６５３１から３ｉ行目に配設されたｊ個の画素６５３が有するトランジスタ６５３１を順次オン状態とすることで、信号線６４３を介して緑（Ｇ）の画像信号を各画素に順次入力することが可能である。
【００９６】
さらに、当該液晶表示装置では、サンプリング期間（Ｔ１）内において、１行目に配設されたｊ個の画素６５１からｈ行目に配設されたｊ個の画素６５１に対して白（Ｗ）の画像信号の入力が終了した後に１行目乃至ｈ行目用バックライトユニットにおいて白（Ｗ）を点灯させ、且つ（ｉ＋１）行目に配設されたｊ個の画素６５２から（ｉ＋ｈ）行目に配設されたｊ個の画素６５２に対して青（Ｂ）の画像信号の入力が終了した後に（ｉ＋１）行目乃至（ｉ＋ｈ）行目用バックライトユニットにおいて青（Ｂ）を点灯させ、且つ（２ｉ＋１）行目に配設されたｊ個の画素６５３から（２ｉ＋ｈ）行目に配設されたｊ個の画素６５３に対して緑（Ｇ）の画像信号の入力が終了した後に（２ｉ＋１）行目乃至（２ｉ＋ｈ）行目用バックライトユニットにおいて緑（Ｇ）を点灯させることが可能である。すなわち、当該液晶表示装置では、画素部の特定の領域（１行目乃至ｉ行目、（ｉ＋１）行目乃至２ｉ行目、及び（２ｉ＋１）行目乃至３ｉ行目）毎に、選択信号の走査と、特定色を呈するバックライトユニットの点灯とを並行して行うことが可能である。なお、当該液晶表示装置においては、１行目乃至ｉ行目に配設された画素を有する領域６０１において、赤（Ｒ）の画像信号の書き込み〜白（Ｗ）のバックライトの点灯までの動作が行われ、且つ（ｉ＋１）行目乃至２ｉ行目に配設された画素を有する領域６０２において、白（Ｗ）の画像信号の書き込み〜青（Ｂ）のバックライトの点灯までの動作が行われ、且つ（２ｉ＋１）行目乃至３ｉ行目に配設された画素を有する領域６０３において、青（Ｂ）の画像信号の書き込み〜緑（Ｇ）のバックライトの点灯までの動作が行われることによって画素部に１枚の画像が形成されることとする。
【００９７】
＜本実施の形態の液晶表示装置について＞
本明細書で開示される液晶表示装置は、マトリクス状に配設された画素のうち、複数行に配設された画素に対して同時に画像信号を供給することが可能である。これにより、当該液晶表示装置が有するトランジスタなどの応答速度を変化させることなく、各画素に対する画像信号の入力頻度を向上させることが可能になる。その結果、当該液晶表示装置は、フィールドシーケンシャル方式によって表示を行う液晶表示装置、又は倍速駆動を行う液晶表示装置として好適である。
【００９８】
さらに、フィールドシーケンシャル方式によって表示を行う液晶表示装置として本明細書で開示される液晶表示装置を適用することは、以下の点で好ましい。上述したように、フィールドシーケンシャル方式によって表示を行う液晶表示装置では色情報が時間分割される。そのため、利用者の瞬きなど短時間の表示の遮りに起因して特定の表示情報が欠落することによって、当該利用者に視認される表示が本来の表示情報に基づく表示から変化（劣化）すること（カラーブレイク、色割れともいう）がある。ここで、カラーブレイクの抑制には、フレーム周波数を高くすることが効果的である。一方、フィールドシーケンシャル方式によって表示を行うためには、フレーム周波数よりも高い頻度で各画素に対して画像信号を入力する必要がある。そのため、従来の液晶表示装置においてフィールドシーケンシャル方式且つ高フレーム周波数駆動によって表示を行う場合、当該液晶表示装置を構成する素子の性能（高速応答性）に対する要求が非常に厳しくなる。これに対し、本明細書で開示される液晶表示装置は、素子の特性に制約されることなく各画素に対する画像信号の入力頻度を向上させることが可能である。そのため、フィールドシーケンシャル方式によって表示を行う液晶表示装置におけるカラーブレイクの抑制を容易に行うことが可能である。
【００９９】
さらに、図１３に示すようにバックライトユニットを点灯する場合、隣接するバックライトユニットが異なる色を呈することがない。具体的には、サンプリング期間（Ｔ１）内において、（ｉ＋１）行目に配設されたｊ個の画素６５２から（ｉ＋ｈ）行目に配設されたｊ個の画素６５２に対して青（Ｂ）の画像信号の入力が終了した後に（ｉ＋１）行目乃至（ｉ＋ｈ）行目用バックライトユニットにおいて青（Ｂ）を点灯させる際に、（３ｈ＋１）行目乃至ｉ行目用バックライトユニット及び（ｉ＋ｈ＋１）行目乃至（ｉ＋２ｈ）行目用バックライトユニットにおいては、青（Ｂ）が点灯される又は点灯自体が行われない（赤（Ｒ）、緑（Ｇ）が点灯されることがない）。そのため、特定の色の画像情報が入力された画素を、当該特定の色と異なる色を呈する光が透過する確率を低減することが可能である。
【０１００】
＜変形例＞
本実施の形態の液晶表示装置は、本発明の一態様であり、当該液晶表示装置と異なる点を有する液晶表示装置も本発明には含まれる。
【０１０１】
例えば、本実施の形態の液晶表示装置においては、画素部６０を３つの領域に分割する構成について示したが、本発明の液晶表示装置は、当該構成に限定されない。すなわち、本発明の液晶表示装置では、画素部６０を任意の複数領域に分割する構成とすることが可能である。なお、自明ではあるが、当該領域数を変化させる場合、当該領域数と同数のシフトレジスタなどを設ける必要があることを付記する。
【０１０２】
また、本実施の形態の液晶表示装置においては、３つの領域に含まれる画素数が同一である構成（全ての領域においてｉ行ｊ列の画素が含まれる構成）について示したが、本発明の液晶表示装置では、領域毎に含まれる画素数を変化させることが可能である。具体的には、第１の領域にはａ行ｊ列（ａは、自然数）の画素が含まれ、第２の領域にはｂ行ｊ列（ｂは、ａと異なる自然数）の画素が含まれる構成とすることが可能である。
【０１０３】
また、本実施の形態の液晶表示装置においては、走査線駆動回路がシフトレジスタを用いて構成される液晶表示装置について示したが、当該シフトレジスタを同等の機能を有する回路に置換することが可能である。例えば、当該シフトレジスタをデコーダに置換することが可能である。
【０１０４】
また、本実施の形態の液晶表示装置においては、バックライトとして赤（Ｒ）、緑（Ｇ）、青（Ｂ）のいずれか一を呈する光を発光する３種の光源を有する構成について示したが、本発明の液晶表示装置は、当該構成に限定されない。すなわち、本実施の形態の液晶表示装置では、任意の色を呈する光の光源を組み合わせて用いることが可能である。例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ）、白（Ｗ）、若しくは赤（Ｒ）、緑（Ｇ）、青（Ｂ）、黄（Ｙ）の４種の光源を組み合わせて用いること、又はシアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）の３種の光源を組み合わせて用いることなどが可能である。なお、バックライトユニットが白（Ｗ）を呈する光を発光する光源を有する場合は、白（Ｗ）を呈する光を混色によって形成するのではなく、当該光源を用いて白（Ｗ）を呈する光を形成することができる。当該光源は、発光効率が高いため、当該光源を用いてバックライトを構成することで、消費電力を低減することが可能である。また、バックライトユニットが補色の関係にある２色を有する場合（例えば、青（Ｂ）と黄（Ｙ）の２色を有する場合）当該２色を呈する光を混色することで白（Ｗ）を呈する光を形成することも可能である。さらに、淡色の赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）、並びに濃色の赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）の６種の光源を組み合わせて用いること、又は赤（Ｒ）、緑（Ｇ）、青（Ｂ）、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）の６種の光源を組み合わせて用いることなども可能である。このように、より多種の光源を組み合わせることで、当該液晶表示装置において表現できる色域を拡大し、画質を向上させることが可能である。
【０１０５】
また、本実施の形態の液晶表示装置においては、液晶素子に印加される電圧を保持するための容量素子が設けられる構成（図１０（Ｂ）〜（Ｄ）参照）について示したが、当該容量素子を設けない構成とすることも可能である。この場合、画素の開口率を向上させることが可能である。また、画素部に延在する容量配線を削除することができるため、画素部に延在する各種配線の高速駆動が可能となる。
【０１０６】
また、本実施の形態の液晶表示装置においては、画素部の特定の領域毎にバックライトが有する複数種の光源を特定の順で点灯することで１枚の画像を形成する構成について示したが、当該点灯順は当該構成に限定されない。また、特定種の光源を複数回点灯させることも可能である。例えば、画素部の特定の領域毎に、視感度の低い青（Ｂ）を呈する光の光源を２回点灯することで１枚の画像を形成する構成とすることも可能である。なお、バックライトの点灯順に合わせて、特定色の画像信号の入力順も適宜設計する必要があることは言うまでもない。
【０１０７】
また、本実施の形態の液晶表示装置においては、選択信号の走査及びバックライトユニットの点灯を連続的に行う構成（図１３参照）について示したが、液晶表示装置の動作は、当該構成に限定されない。例えば、画素部において１枚の画像を形成する期間の前後に、選択信号の走査及びバックライトユニットの点灯が行われない期間（消灯期間）を設ける構成とすることが可能である（図１４参照）。これにより、当該液晶表示装置において生じるカラーブレイクを抑制し、該液晶表示装置が表示する画質を向上させることが可能である。なお、図１４においては、選択信号の走査及びバックライトユニットの点灯の双方を行わない構成について例示しているが、選択信号の走査を行い各画素に対して光を透過させないための画像信号を入力する構成とすることも可能である。
【０１０８】
また、本実施の形態の液晶表示装置においては、画素部全面において１枚の画像を形成する際のバックライトの点灯順が領域毎に異なる（具体的には、領域６０１（１行目〜ｉ行目）においては赤（Ｒ）、緑（Ｇ）、青（Ｂ）、白（Ｗ）の順でバックライトを点灯させ、領域６０２（ｉ＋１行目〜２ｉ行目）においては白（Ｗ）、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の順でバックライトを点灯させ、領域６０３（２ｉ＋１行目〜３ｉ行目）においては青（Ｂ）、白（Ｗ）、赤（Ｒ）、緑（Ｇ）の順でバックライトを点灯させることによって画素部全面において１枚の画像を形成する）構成について示したが、図６、９に示すように画素部全面に対して同じ点灯順でバックライトを点灯させることによって、１枚の画像を形成する構成とすることも可能である。ただし、その場合には、走査線駆動回路が有する複数のシフトレジスタの動作のタイミングをずらすために複数のシフトレジスタ毎に対して別途スタートパルスを設ける必要及び信号線駆動回路から出力される画像信号の順序を適宜設定する必要があることを付記する。
【０１０９】
なお、本実施の形態の変形例として述べた構成の複数を、本実施の形態の液晶表示装置に対して適用することも可能である。
【０１１０】
また、本実施の形態の内容又は該内容の一部を、他の実施の形態の内容又は該内容の一部と組み合わせることが可能である。
【０１１１】
（実施の形態３）
本実施の形態では、上述した液晶表示装置を構成するトランジスタの構造例について図１５を参照して説明する。なお、当該液晶表示装置において、画素部、走査線駆動回路、及び信号線駆動回路のそれぞれに設けられるトランジスタは、同一構成を有するトランジスタを適用してもよいし、それぞれ毎に異なる構成を有するトランジスタを適用してもよい。
【０１１２】
図１５に示すトランジスタ１５００は、絶縁表面を有する基板１５０１上に設けられたゲート層１５０２と、ゲート層１５０２上に設けられたゲート絶縁層１５０３と、ゲート絶縁層１５０３上に設けられた半導体層１５０４と、半導体層１５０４上に設けられたソース層１５０５ａ及びドレイン層１５０５ｂとを有する。また、図１５に示すトランジスタ１５００上には、酸化物半導体層１５０４に接する絶縁層１５０６と、絶縁層１５０６上に設けられた保護絶縁層１５０７とが形成されている。
【０１１３】
なお、基板１５０１としては、半導体基板（例えば単結晶基板又はシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、表面に絶縁層が設けられた導電性基板、又はプラスチック基板、貼り合わせフィルム、繊維状の材料を含む紙、若しくは基材フィルムなどの可撓性基板などがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチック、又はアクリル等の可撓性を有する合成樹脂などがある。
【０１１４】
また、ゲート層１５０２としては、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素、上述した元素を成分とする合金、または上述した元素を成分とする窒化物を適用することができる。また、これらの材料の積層構造を適用することもできる。
【０１１５】
また、ゲート絶縁層１５０３としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化タンタル、酸化ガリウムなどの絶縁体を適用することができる。また、これらの材料の積層構造を適用することもできる。なお、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであり、濃度範囲として酸素が５５〜６５原子％、窒素が１〜２０原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲において、合計１００原子％となるように各元素を任意の濃度で含むものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであり、濃度範囲として酸素が１５〜３０原子％、窒素が２０〜３５原子％、Ｓｉが２５〜３５原子％、水素が１５〜２５原子％の範囲において、合計１００原子％となるように各元素を任意の濃度で含むものをいう。
【０１１６】
また、半導体層１５０４としては、シリコン（Ｓｉ）若しくはゲルマニウム（Ｇｅ）などの周期表第１４族元素を主構成元素とする材料、シリコンゲルマニウム（ＳｉＧｅ）若しくはガリウムヒ素（ＧａＡｓ）などの化合物、酸化亜鉛（ＺｎＯ）若しくはインジウム（Ｉｎ）及びガリウム（Ｇａ）を含む酸化亜鉛などの酸化物、又は半導体特性を示す有機化合物などの半導体材料を適用することができる。また、これらの半導体材料からなる層の積層構造を適用することもできる。
【０１１７】
さらに、半導体層１５０４として酸化物（酸化物半導体）を適用する場合は、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、二元系金属酸化物であるＩｎ−Ｇａ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｚｎ−Ｍｇ−Ｏ系、Ｓｎ−Ｍｇ−Ｏ系、Ｉｎ−Ｍｇ−Ｏ系、または単元系金属酸化物であるＩｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系などを用いることができる。また、上記酸化物半導体にＳｉＯ２を含んでもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、少なくともＩｎとＧａとＺｎを含む酸化物であり、その組成比に特に制限はない。また、ＩｎとＧａとＺｎ以外の元素を含んでもよい。
【０１１８】
また、酸化物半導体として、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどを選択することができる。
【０１１９】
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１．５：１〜１５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝３：４〜１５：２）とする。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
【０１２０】
また、ソース層１５０５ａ、ドレイン層１５０５ｂとしては、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素、上述した元素を成分とする合金、または上述した元素を成分とする窒化物を適用することができる。また、これらの材料の積層構造を適用することもできる。
【０１２１】
また、ソース層１５０５ａ、ドレイン層１５０５ｂ（これらと同じ層で形成される配線層を含む）となる導電膜は導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
【０１２２】
また、絶縁層１５０６としては、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウムなどの絶縁体を適用することができる。また、これらの材料の積層構造を適用することもできる。
【０１２３】
また、保護絶縁層１５０７としては、窒化シリコン、窒化アルミニウム、窒化酸化シリコン、窒化酸化アルミニウムなどの絶縁体を適用することができる。また、これらの材料の積層構造を適用することもできる。
【０１２４】
また、保護絶縁層１５０７上にトランジスタ起因の表面凹凸を低減するために平坦化絶縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテン等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。
【０１２５】
上述した構成を有するトランジスタを用いて本明細書で開示される液晶表示装置を作製することが可能である。例えば、画素部に設けられるトランジスタとして半導体層がアモルファスシリコンによって構成されるトランジスタを適用し、走査線駆動回路に設けられるトランジスタとして半導体層が多結晶シリコン若しくは単結晶シリコンによって構成されるトランジスタを適用する、又は画素部及び走査線駆動回路に設けられるトランジスタとして半導体層が酸化物半導体によって構成されるトランジスタを適用することなどが可能である。なお、同一構成を有するトランジスタを画素部及び走査線駆動回路に設けられるトランジスタとして適用する場合、製造プロセスの低減によるコストの低減及び歩留まりの向上が図れる。
【０１２６】
＜トランジスタの変形例＞
なお、図１５ではチャネルエッチ型と呼ばれるボトムゲート構造のトランジスタ１５００について示したが、上述した液晶表示装置に設けられるトランジスタは当該構成に限定されない。例えば、図１６（Ａ）〜（Ｃ）に示すトランジスタを適用することが可能である。
【０１２７】
図１６（Ａ）に示すトランジスタ１５１０は、チャネル保護型（チャネルストップ型ともいう）と呼ばれるボトムゲート構造の一つである。
【０１２８】
トランジスタ１５１０は、絶縁表面を有する基板１５０１上に、ゲート層１５０２、ゲート絶縁層１５０３、半導体層１５０４、半導体層１５０４のチャネル形成領域を覆うチャネル保護層として機能する絶縁層１５１１、ソース層１５０５ａ、及びドレイン層１５０５ｂを含む。また、ソース層１５０５ａ、ドレイン層１５０５ｂ、及び絶縁層１５１１を覆い、保護絶縁層１５０７が形成されている。
【０１２９】
なお、絶縁層１５１１としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化タンタル、酸化ガリウムなどの絶縁体を適用することができる。また、これらの材料の積層構造を適用することもできる。
【０１３０】
図１６（Ｂ）に示すトランジスタ１５２０はボトムゲート型のトランジスタであり、絶縁表面を有する基板１５０１上に、ゲート層１５０２、ゲート絶縁層１５０３、ソース層１５０５ａ、ドレイン層１５０５ｂ、及び半導体層１５０４を含む。また、ソース層１５０５ａ及びドレイン層１５０５ｂを覆い、半導体層１５０４に接する絶縁層１５０６が設けられている。絶縁層１５０６上にはさらに保護絶縁層１５０７が形成されている。
【０１３１】
トランジスタ１５２０においては、ゲート絶縁層１５０３は基板１５０１及びゲート層１５０２上に接して設けられ、ゲート絶縁層１５０３上にソース層１５０５ａ、ドレイン層１５０５ｂが接して設けられている。そして、ゲート絶縁層１５０３、及びソース層１５０５ａ、ドレイン層１５０５ｂ上に半導体層１５０４が設けられている。
【０１３２】
図１６（Ｃ）に示すトランジスタ１５３０は、トップゲート構造のトランジスタの一つである。トランジスタ１５３０は、絶縁表面を有する基板１５０１上に、絶縁層１５３１、半導体層１５０４、ソース層１５０５ａ、及びドレイン層１５０５ｂ、ゲート絶縁層１５０３、ゲート層１５０２を含み、ソース層１５０５ａ、ドレイン層１５０５ｂにそれぞれ配線層１５３２ａ、配線層１５３２ｂが接して設けられ電気的に接続している。
【０１３３】
なお、絶縁層１５３１としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化タンタル、酸化ガリウムなどの絶縁体を適用することができる。また、これらの材料の積層構造を適用することもできる。
【０１３４】
また、配線層１５３２ａ、配線層１５３２ｂとしては、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素、上述した元素を成分とする合金、または上述した元素を成分とする窒化物を適用することができる。また、これらの材料の積層構造を適用することもできる。
【０１３５】
（実施の形態４）
本実施の形態では、上述した液晶表示装置を搭載した電子機器の例について図１７を参照して説明する。
【０１３６】
図１７（Ａ）は、ノート型のパーソナルコンピュータを示す図であり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４などによって構成されている。
【０１３７】
図１７（Ｂ）は、携帯情報端末（ＰＤＡ）を示す図であり、本体２２１１には表示部２２１３と、外部インターフェイス２２１５と、操作ボタン２２１４等が設けられている。また、操作用の付属品としてスタイラス２２１２がある。
【０１３８】
図１７（Ｃ）は、電子書籍２２２０を示す図である。電子書籍２２２０は、筐体２２２１および筐体２２２３の２つの筐体で構成されている。筐体２２２１および筐体２２２３は、軸部２２３７により一体とされており、該軸部２２３７を軸として開閉動作を行うことができる。このような構成により、電子書籍２２２０は、紙の書籍のように用いることが可能である。
【０１３９】
筐体２２２１には表示部２２２５が組み込まれ、筐体２２２３には表示部２２２７が組み込まれている。表示部２２２５および表示部２２２７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図１７（Ｃ）では表示部２２２５）に文章を表示し、左側の表示部（図１７（Ｃ）では表示部２２２７）に画像を表示することができる。
【０１４０】
また、図１７（Ｃ）では、筐体２２２１に操作部などを備えた例を示している。例えば、筐体２２２１は、電源２２３１、操作キー２２３３、スピーカー２２３５などを備えている。操作キー２２３３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２２２０は、電子辞書としての機能を持たせた構成としてもよい。
【０１４１】
また、電子書籍２２２０は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０１４２】
図１７（Ｄ）は、携帯電話機を示す図である。当該携帯電話機は、筐体２２４０および筐体２２４１の二つの筐体で構成されている。筐体２２４１は、表示パネル２２４２、スピーカー２２４３、マイクロフォン２２４４、ポインティングデバイス２２４６、カメラ用レンズ２２４７、外部接続端子２２４８などを備えている。また、筐体２２４０は、当該携帯電話機の充電を行う太陽電池セル２２４９、外部メモリスロット２２５０などを備えている。また、アンテナは筐体２２４１内部に内蔵されている。
【０１４３】
表示パネル２２４２はタッチパネル機能を備えており、図１７（Ｄ）には映像表示されている複数の操作キー２２４５を点線で示している。なお、当該携帯電話は、太陽電池セル２２４９から出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路を実装している。また、上記構成に加えて、非接触ＩＣチップ、小型記録装置などを内蔵した構成とすることもできる。
【０１４４】
表示パネル２２４２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル２２４２と同一面上にカメラ用レンズ２２４７を備えているため、テレビ電話が可能である。スピーカー２２４３およびマイクロフォン２２４４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体２２４０と筐体２２４１はスライドし、図１７（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
【０１４５】
外部接続端子２２４８はＡＣアダプタやＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電やデータ通信が可能になっている。また、外部メモリスロット２２５０に記録媒体を挿入し、より大量のデータの保存および移動に対応できる。また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
【０１４６】
図１７（Ｅ）は、デジタルカメラを示す図である。当該デジタルカメラは、本体２２６１、第１の表示部２２６７、接眼部２２６３、操作スイッチ２２６４、第２の表示部２２６５、バッテリー２２６６などによって構成されている。
【０１４７】
図１７（Ｆ）は、テレビジョン装置を示す図である。テレビジョン装置２２７０では、筐体２２７１に表示部２２７３が組み込まれている。表示部２２７３により、映像を表示することが可能である。なお、ここでは、スタンド２２７５により筐体２２７１を支持した構成を示している。
【０１４８】
テレビジョン装置２２７０の操作は、筐体２２７１が備える操作スイッチや、別体のリモコン操作機２２８０により行うことができる。リモコン操作機２２８０が備える操作キー２２７９により、チャンネルや音量の操作を行うことができ、表示部２２７３に表示される映像を操作することができる。また、リモコン操作機２２８０に、当該リモコン操作機２２８０から出力する情報を表示する表示部２２７７を設ける構成としてもよい。
【０１４９】
なお、テレビジョン装置２２７０は、受信機やモデムなどを備えた構成とするのが好適である。受信機により、一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことが可能である。
【符号の説明】
【０１５０】
１０                      画素部
１１                      走査線駆動回路
１２                      信号線駆動回路
１３                      走査線
１４                      信号線
１５                      画素
１６                      トランジスタ
１７                      容量素子
１８                      液晶素子
２０＿１〜２０＿ｍ        パルス出力回路
２１〜２７                端子
３１〜３９                トランジスタ
４０                      バックライトユニット
５０〜５３                トランジスタ
６０                      画素部
６１                      走査線駆動回路
６２                      信号線駆動回路
６３                      走査線
１０１〜１０３            領域
１２０                    シフトレジスタ
１２１＿１〜１２１＿ｎ    トランジスタ
６０１                    領域
６０２                    領域
６０３                    領域
６１１                    シフトレジスタ
６１２                    シフトレジスタ
６１３                    シフトレジスタ
６２０                    シフトレジスタ
６２１                    トランジスタ
６２２                    トランジスタ
６２３                    トランジスタ
６４１                    信号線
６４２                    信号線
６４３                    信号線
６５１                    画素
６５２                    画素
６５３                    画素
１５００                  トランジスタ
１５１０                  トランジスタ
１５２０                  トランジスタ
１５３０                  トランジスタ
２２０１                  本体
２２０２                  筐体
２２０３                  表示部
２２０４                  キーボード
２２１１                  本体
２２１２                  スタイラス
２２１３                  表示部
２２１４                  操作ボタン
２２１５                  外部インターフェイス
２２２０                  電子書籍
２２２１                  筐体
２２２３                  筐体
２２２５                  表示部
２２２７                  表示部
２２３１                  電源
２２３３                  操作キー
２２３５                  スピーカー
２２３７                  軸部
２２４０                  筐体
２２４１                  筐体
２２４２                  表示パネル
２２４３                  スピーカー
２２４４                  マイクロフォン
２２４５                  操作キー
２２４６                  ポインティングデバイス
２２４７                  カメラ用レンズ
２２４８                  外部接続端子
２２４９                  太陽電池セル
２２５０                  外部メモリスロット
２２６１                  本体
２２６３                  接眼部
２２６４                  操作スイッチ
２２６５                  表示部
２２６６                  バッテリー
２２６７                  表示部
２２７０                  テレビジョン装置
２２７１                  筐体
２２７３                  表示部
２２７５                  スタンド
２２７７                  表示部
２２７９                  操作キー
２２８０                  リモコン操作機
６５１１                  トランジスタ
６５１２                  容量素子
６５１３                  液晶素子
６５２１                  トランジスタ
６５３１                  トランジスタ
【図１】
2012022303.tif 000003
【図２】
2012022303.tif 000004
【図３】
2012022303.tif 000005
【図４】
2012022303.tif 000006
【図５】
2012022303.tif 000007
【図６】
2012022303.tif 000008
【図７】
2012022303.tif 000009
【図８】
2012022303.tif 000010
【図９】
2012022303.tif 000011
【図１０】
2012022303.tif 000012
【図１１】
2012022303.tif 000013
【図１２】
2012022303.tif 000014
【図１３】
2012022303.tif 000015
【図１４】
2012022303.tif 000016
【図１５】
2012022303.tif 000017
【図１６】
2012022303.tif 000018
【図１７】
2012022303.tif 000019