(57)【要約】【課題】発光時間や発光輝度に応じた電気光学素子の発光効率の劣化に伴う発光輝度の低下を補完できるようにする。【解決手段】ＡＰＬ検出部９２は、表示画像の平均輝度、即ち、ＡＰＬ値を検出する。逆バイアス期間決定部９３は、ＡＰＬ検出部９２で検出したＡＰＬ値を基に駆動トランジスタの逆バイアス期間の長さを決定する。タイミングコントローラ９５は、逆バイアス期間決定部９３の決定結果を受けて、駆動トランジスタの逆バイアス期間の長さを制御し、有機ＥＬ素子の劣化がより進む状況にあるときは、駆動トランジスタの閾値電圧Ｖthをデプレッション側にシフトさせることによって発光輝度の低下を補完する。【選択図】図９
2012058634.tif 000002
【特許請求の範囲】
【請求項１】
電気光学素子、信号線を通して供給される映像信号の信号電圧を画素内に書き込む書込みトランジスタ、及び、前記書込みトランジスタによって書き込まれた信号電圧に応じて前記電気光学素子を駆動する駆動トランジスタを含む画素が行列状に配置されてなる画素アレイ部と、
前記駆動トランジスタによる前記電気光学素子の駆動に先立って、当該駆動トランジスタを逆バイアス状態にする駆動部と、
前記画素アレイ部の各画素による表示画像の平均輝度を基に前記駆動トランジスタの逆バイアス期間の長さを制御する制御部と
を備えた表示装置。
【請求項２】
前記駆動トランジスタに対して前記電気光学素子を駆動する電流を供給する第１電源電位と、前記電気光学素子に対して逆バイアスを与える第２電源電位とを選択的に供給する電源供給線を有し、
前記画素アレイ部の複数の画素行をユニットとし、当該ユニット毎に前記電源供給線を１本ずつ配線し、前記第１電源電位と前記第２電源電位との切替え走査をユニット毎に行う走査方式を採る
請求項１に記載の表示装置。
【請求項３】
前記駆動部は、
前記電気光学素子を消光状態にするために、前記書込みトランジスタに対して、前記信号線を通して供給される消光電圧を画素内に書き込む駆動を行う
請求項１または請求項２に記載の表示装置。
【請求項４】
前記駆動部は、
前記駆動トランジスタのゲート電位の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタのソース電位を変化させる閾値補正の駆動と、
前記閾値補正の駆動に先立って、前記駆動トランジスタのゲート−ソース間電圧を閾値電圧以上に開く閾値補正準備の駆動とを行う
請求項１乃至請求項３のいずれか１項に記載の表示装置。
【請求項５】
前記駆動トランジスタの逆バイアス期間は、前記電気光学素子を消光状態にする駆動を行う消光期間と、前記閾値補正準備の駆動を行う閾値補正準備期間とを含む
請求項４に記載の表示装置。
【請求項６】
前記閾値補正準備期間は、前記電源供給線の電位が、前記第１電源電位から前記第２電源電位に切り替わるタイミングから、前記第２電源電位から前記第１電源電位に切り替わるタイミングまでの期間である
請求項５に記載の表示装置。
【請求項７】
前記制御部は、前記閾値補正準備期間の長さを調整することによって前記駆動トランジスタの逆バイアス期間の長さを制御する
請求項５または請求項６に記載の表示装置。
【請求項８】
前記制御部は、前記電源供給線の電位が、前記第２電源電位から前記第１電源電位に切り替わるタイミングを調整することによって前記駆動トランジスタの逆バイアス期間の長さを制御する
請求項７に記載の表示装置。
【請求項９】
前記制御部は、表示画像の平均輝度と前記駆動トランジスタの逆バイアス期間との対応関係を示すテーブルを用いて、前記駆動トランジスタの逆バイアス期間の長さを決定する
請求項７または請求項８に記載の表示装置。
【請求項１０】
電気光学素子、映像信号の信号電圧を画素内に書き込む書込みトランジスタ、及び、前記書込みトランジスタによって書き込まれた信号電圧に応じて前記電気光学素子を駆動する駆動トランジスタを含む画素が行列状に配置されてなる画素アレイ部を備え、前記駆動トランジスタによる前記電気光学素子の駆動に先立って、当該駆動トランジスタを逆バイアス状態にする表示装置の駆動に当って、
前記画素アレイ部の各画素による表示画像の平均輝度を基に前記駆動トランジスタの逆バイアス期間の長さを制御する
表示装置の駆動方法。
【請求項１１】
電気光学素子、映像信号の信号電圧を画素内に書き込む書込みトランジスタ、及び、前記書込みトランジスタによって書き込まれた信号電圧に応じて前記電気光学素子を駆動する駆動トランジスタを含む画素が行列状に配置されてなる画素アレイ部と、
前記駆動トランジスタによる前記電気光学素子の駆動に先立って、当該駆動トランジスタを逆バイアス状態にする駆動部と、
前記画素アレイ部の各画素による表示画像の平均輝度を基に前記駆動トランジスタの逆バイアス期間の長さを制御する制御部と
を備えた表示装置を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置、表示装置の駆動方法、及び、電子機器に関し、特に、発光部を含む画素回路が行列状（マトリクス状）に２次元配置されてなる平面型の表示装置、当該表示装置の駆動方法、及び、当該表示装置を有する電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、画素回路（以下、単に「画素」と記述する場合もある）が行列状に配置（配列）されてなる平面型（フラットパネル型）の表示装置が急速に普及している。平面型の表示装置の一つとして、デバイスに流れる電流値に応じて発光輝度が変化する、所謂電流駆動型の電気光学素子を画素の発光部（発光素子）として用いた表示装置がある。電流駆動型の電気光学素子としては、有機材料のエレクトロルミネッセンス(Electroluminescence；ＥＬ）を利用し、有機薄膜に電界をかけると発光する現象を用いた有機ＥＬ素子が知られている。
【０００３】
画素の発光部として有機ＥＬ素子を用いた有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子は、１０Ｖ以下の印加電圧で駆動できるために低消費電力である。有機ＥＬ素子は、自発光素子であるために液晶表示装置に比べて、画像の視認性が高く、しかもバックライト等の照明部材を必要としないために軽量化及び薄型化が容易である。更に、有機ＥＬ素子は、応答速度が数μｓｅｃ程度と非常に高速であるために動画表示時の残像が発生しない。
【０００４】
ところで、有機ＥＬ素子を駆動するトランジスタ（以下、「駆動トランジスタ」と記述する）は、閾値電圧Ｖthや移動度μ等のトランジスタ特性が経時的に変化したり、製造プロセスのばらつきによってトランジスタ特性が画素毎に異なったりする場合がある。そして、駆動トランジスタの特性が画素毎に異なると、駆動トランジスタに流れる電流値が画素毎にばらつく。
【０００５】
すると、駆動トランジスタのゲートに画素間で同じ電圧を印加しても、有機ＥＬ素子の発光輝度が画素間でばらつくため、画面の一様性（ユニフォーミティ）が損なわれる。そこで、トランジスタ特性の経時変化や、画素毎のばらつき等の影響を受けることなく、有機ＥＬ素子の発光輝度を一定に維持するために、画素回路は各々、各種の補正機能を備えている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−０８３２７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
有機ＥＬ表示装置にあっては、駆動トランジスタの特性に限らず、有機ＥＬ素子の発光輝度も経時的に低下する。具体的には、有機ＥＬ素子の発光時間（通電時間）や発光輝度に応じて有機ＥＬ素子の発光効率が劣化（悪化）する。その結果、有機ＥＬ素子の発光輝度が低下する。図１７に、有機ＥＬ素子の発光効率の劣化特性を示す。図１７において、横軸は経過時間［ｈｏｕｒ］を、縦軸がＣＥ（発光効率）／ＣＥ０（初期効率）を表わしている。
【０００８】
図１７から明らかなように、経過時間とともに発光効率が劣化し、また、発光輝度が高いほど劣化が進む。そして、発光時間や発光輝度に応じて有機ＥＬ素子の発光効率が劣化し、画素（有機ＥＬ素子）の発光輝度が低下すると、表示画面の視認性が悪化する。この問題は、有機ＥＬ素子に限らず、無機ＥＬ素子、ＬＥＤ素子、半導体レーザー素子等の電気光学素子全般についての共通の問題であると言える。
【０００９】
そこで、本発明は、発光時間や発光輝度に応じた電気光学素子の発光効率の劣化に伴う発光輝度の低下を補完できる表示装置、表示装置の駆動方法、及び、電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明は、
電気光学素子及び当該電気光学素子を駆動する駆動トランジスタを含む画素が行列状に配置されてなる画素アレイ部を備え、前記駆動トランジスタによる前記電気光学素子の駆動に先立って、当該駆動トランジスタを逆バイアス状態にする駆動を行う表示装置において、
前記画素アレイ部の各画素による表示画像の平均輝度を基に前記駆動トランジスタの逆バイアス期間の長さを制御する
構成を採っている。
【００１１】
駆動トランジスタにおいて、ゲート電位に対してソース電位が逆バイアスの関係にある期間（逆バイアス期間）が長いほど閾値電圧Ｖthがデプレッション側にシフトし、逆バイアス期間が短いほど閾値電圧Ｖthがエンハンスメント側にシフトする。一方、電気光学素子にあっては、表示画像の平均的な発光輝度が高いときは低いときに比べてより劣化が進む。そこで、平均的な発光輝度が高いときは、駆動トランジスタの逆バイアス期間の長さを、長くする方向に制御することによって駆動トランジスタの閾値電圧Ｖthをデプレッション方向にシフトさせる。
【発明の効果】
【００１２】
本発明によれば、表示画像の平均輝度を基に駆動トランジスタの逆バイアス期間の長さを制御し、電気光学素子の劣化が進む状況にあるときには、駆動トランジスタの閾値電圧Ｖthをデプレッション側にシフトさせることによって発光輝度の低下を補完できる。
【図面の簡単な説明】
【００１３】
【図１】本発明が適用される有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【図２】本発明が適用される有機ＥＬ表示装置の画素の回路構成の一例を示す回路図である。
【図３】電源電位ＤＳの切替え走査に関して線順次走査方式を採る場合についての説明図である。
【図４】電源電位ＤＳの切替え走査に関してユニット走査方式を採る場合についての説明図である。
【図５】本発明が適用される有機ＥＬ表示装置の基本的な回路動作の説明に供するタイミング波形図である。
【図６】本発明が適用される有機ＥＬ表示装置の基本的な回路動作の動作説明図（その１）である。
【図７】本発明が適用される有機ＥＬ表示装置の基本的な回路動作の動作説明図（その２）である。
【図８】駆動トランジスタの閾値電圧Ｖthのばらつきに起因する課題の説明（Ａ）、及び、駆動トランジスタの移動度μのばらつきに起因する課題の説明（Ｂ）に供する特性図である。
【図９】本発明の一実施形態に係る有機ＥＬ表示装置の構成の概略を示すブロック図である。
【図１０】駆動トランジスタの逆バイアス期間の長さ（時間）と閾値電圧Ｖthの変動分ΔＶthとの関係を示す特性図である。
【図１１】ＡＰＬ値と逆バイアス期間の長さとの対応関係を示すＡＰＬ−逆バイアス期間テーブルの一例を示す図である。
【図１２】本発明が適用されるテレビジョンセットの外観を示す斜視図である。
【図１３】本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。
【図１４】本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。
【図１５】本発明が適用されるビデオカメラの外観を示す斜視図である。
【図１６】本発明が適用される携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【図１７】有機ＥＬ素子の発光効率の劣化特性を示す図である。
【発明を実施するための形態】
【００１４】
以下、発明を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。なお、説明は以下の順序で行う。
１．本発明が適用される有機ＥＬ表示装置
１−１．システム構成
１−２．基本的な回路動作
１−３．有機ＥＬ素子の発光効率の劣化について
２．本発明の一実施形態に係る有機ＥＬ表示装置
３．変形例
４．電子機器
【００１５】
＜１．本発明が適用される有機ＥＬ表示装置＞
アクティブマトリクス型表示装置は、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタにより制御する表示装置である。一般的には、絶縁ゲート型電界効果トランジスタとして、ＴＦＴ（薄膜トランジスタ）を用いる。
【００１６】
ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子を画素（画素回路）の発光素子として用いるアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明するものとする。
【００１７】
本適用例に係る有機ＥＬ表示装置は、有機ＥＬ素子を駆動する駆動トランジスタに対して電源電位を画素行の単位で供給する電源供給線を有し、当該電源供給線を順に走査しつつ電源電位を切り替えることによって発光／非発光の制御を行なう構成を採っている。この種の有機ＥＬ表示装置では、一般的に、ライン（画素行）毎に電源供給線を１本ずつ、即ち、１ラインにつき電源供給線を１本配線し、電源電位の切替え走査をライン毎に順に行う、所謂線順次走査方式が採られる。
【００１８】
これに対して、本適用例に係る有機ＥＬ表示装置は、複数の画素行（ライン）をユニット（単位）とし、当該ユニット毎に電源供給線を１本ずつ、即ち、１ユニットにつき電源供給線を１本配線し、電源電位の切替え走査をユニット毎に順に行う、所謂ユニット走査方式を採っている。１つのユニットとする画素行の本数（ライン数）については、数十ライン単位あるいは百ライン単位など任意である。
【００１９】
［１−１．システム構成］
図１は、本発明が適用される、ユニット走査方式を採るアクティブマトリクス型有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【００２０】
図１に示すように、本適用例に係る有機ＥＬ表示装置１０は、発光部として有機ＥＬ素子を含む複数の画素２０、当該画素２０が行列状に２次元配置されてなる画素アレイ部３０、及び、当該画素アレイ部３０の周辺に配置された駆動部を有する構成となっている。駆動部は、書込み走査回路４０、電源供給走査回路５０、及び、信号出力回路６０等から成り、画素アレイ部３０の各画素２０を駆動する。
【００２１】
ここで、有機ＥＬ表示装置１０がカラー表示対応の場合は、１つの画素（単位画素）は複数の副画素（サブピクセル）から構成され、この副画素の各々が画素２０に相当することになる。より具体的には、カラー表示用の表示装置では、１つの画素は、赤色光（Ｒ）を発光する副画素、緑色光（Ｇ）を発光する副画素、青色光（Ｂ）を発光する副画素の３つの副画素から構成される。
【００２２】
但し、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではなく、３原色の副画素に更に１色あるいは複数色の副画素を加えて１つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色光（Ｗ）を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。
【００２３】
画素アレイ部３０には、ｍ行ｎ列の画素２０の配列に対して、行方向（画素行の画素の配列方向）に沿って走査線３１（３１1〜３１m）が画素行毎に配線されている。また、複数の画素行をユニットとし、当該ユニット毎に電源供給線３２（３２1〜３１i）が１本ずつ行方向に沿って配線されている。ここでは、図面の簡略化のために、３つの画素行を１つのユニットＵ（１），Ｕ（２），・・・，Ｕ（ｉ）として表わしている。画素アレイ部３０には更に、列方向（画素列の画素の配列方向）に沿って信号線３３（３３1〜３３n）が画素列毎に配線されている。
【００２４】
走査線３１（３１1〜３１m）は、書込み走査回路４０の対応する行の出力端にそれぞれ接続されている。電源供給線３２（３２1〜３２i）は、ユニット毎に電源供給走査回路５０内の対応するドライバ（ＤＳドライバ）５０1〜５０iの出力端にそれぞれ接続されている。信号線３３（３３1〜３３n）は、信号出力回路６０の対応する列の出力端にそれぞれ接続されている。
【００２５】
画素アレイ部３０は、通常、ガラス基板などの透明絶縁基板上に形成されている。これにより、有機ＥＬ表示装置１０は、平面型（フラット型）のパネル構造となっている。画素アレイ部３０の各画素２０の駆動回路は、アモルファスシリコンＴＦＴまたは低温ポリシリコンＴＦＴを用いて形成することができる。
【００２６】
書込み走査回路４０は、画素アレイ部３０の各画素２０への映像信号の書込みに際し、走査線３１（３１1〜３１m）に対して書込み走査信号ＷＳ（ＷＳ1〜ＷＳm）を順次供給することによって画素アレイ部３０の各画素２０を画素行単位で順番に走査（線順次走査）する。
【００２７】
電源供給走査回路５０の各ＤＳドライバ５０1〜５０iは、書込み走査回路４０による線順次走査に同期してユニット単位で、電源電位ＤＳ1〜ＤＳiを電源供給線３２1〜３２iに供給する。電源電位ＤＳ（ＤＳ1〜ＤＳi）は、第１電源電位Ｖccと当該第１電源電位Ｖccよりも低い第２電源電位Ｖssとで切替え可能となっている。
【００２８】
信号出力回路６０は、輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖsig、基準電圧Ｖofs、及び、消光電圧Ｖersのいずれか１つを選択的に出力する。信号電圧Ｖsigは、図示せぬ信号供給源から供給される。基準電圧Ｖofsと消光電圧Ｖersとは、図示せぬ電圧生成部で生成される。
【００２９】
ここで、基準電圧Ｖofsは、映像信号の信号電圧Ｖsigの基準となる電圧（例えば、映像信号の黒レベルに相当する電圧）であり、後述する閾値補正処理の際に用いられる。また、消光電圧Ｖersは、発光状態にある有機ＥＬ素子２１を消光（非発光）状態にするための電圧である。
【００３０】
信号出力回路６０から出力される信号電圧Ｖsig／基準電圧Ｖofs／消光電圧Ｖersは、信号線３３（３３1〜３３n）を介して画素アレイ部３０の各画素２０に対して、書込み走査回路４０による走査によって選択された画素行（ライン）の単位で書き込まれる。すなわち、信号出力回路６０は、信号電圧Ｖsigを画素行の単位で書き込む線順次書込みの駆動形態を採っている。
【００３１】
（画素回路）
図２は、画素（画素回路）２０の具体的な回路構成の一例を示す回路図である。画素２０の発光部は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である有機ＥＬ素子２１から成る。
【００３２】
図２に示すように、画素２０は、有機ＥＬ素子２１と、有機ＥＬ素子２１に電流を流すことによって当該有機ＥＬ素子２１を駆動する駆動回路とによって構成されている。有機ＥＬ素子２１は、全ての画素２０に対して共通に配線（所謂、ベタ配線）された共通電源供給線３４にカソード電極が接続されている。
【００３３】
有機ＥＬ素子２１を駆動する駆動回路は、駆動トランジスタ２２、書込みトランジスタ２３、保持容量２４、及び、補助容量２５を有する構成となっている。駆動トランジスタ２２及び書込みトランジスタ２３としてＮチャネル型のＴＦＴを用いることができる。但し、ここで示した、駆動トランジスタ２２及び書込みトランジスタ２３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
【００３４】
駆動トランジスタ２２は、一方の電極（ソース／ドレイン電極）が有機ＥＬ素子２１のアノード電極に接続され、他方の電極（ドレイン／ソース電極）が電源供給線３２（３２1〜３２i）に接続されている。
【００３５】
書込みトランジスタ２３は、一方の電極（ソース／ドレイン電極）が信号線３３（３３1〜３３n）に接続され、他方の電極（ドレイン／ソース電極）が駆動トランジスタ２２のゲート電極に接続されている。また、書込みトランジスタ２３のゲート電極は、走査線３１（３１1〜３１m）に接続されている。
【００３６】
駆動トランジスタ２２及び書込みトランジスタ２３において、一方の電極とは、ソース／ドレイン領域の一方に電気的に接続された金属配線を言い、他方の電極とは、ソース／ドレイン領域の他方に電気的に接続された金属配線を言う。また、一方の電極の電位と他方の電極の電位との高低関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。
【００３７】
保持容量２４は、一方の電極が駆動トランジスタ２２のゲート電極に接続され、他方の電極が駆動トランジスタ２２の他方の電極、及び、有機ＥＬ素子２１のアノード電極に接続されている。
【００３８】
補助容量２５は、一方の電極が有機ＥＬ素子２１のアノード電極に、他方の電極が共通電源供給線３４にそれぞれ接続されている。この補助容量２５は、有機ＥＬ素子２１の容量不足分を補い、保持容量２４に対する映像信号の書込みゲインを高めるために、必要に応じて設けられるものである。すなわち、補助容量２５は必須の構成要素ではなく、有機ＥＬ素子２１の等価容量が十分に大きい場合は省略可能である。
【００３９】
尚、ここでは、補助容量２５の他方の電極を共通電源供給線３４に接続するとしているが、他方の電極の接続先としては、共通電源供給線３４に限られるものではなく、固定電位のノードであればよい。補助容量２５の他方の電極を固定電位のノードに接続することで、有機ＥＬ素子２１の容量不足分を補い、保持容量２４に対する映像信号の書込みゲインを高めるという所期の目的を達成することができる。
【００４０】
上記構成の画素２０において、書込みトランジスタ２３は、書込み走査回路４０から走査線３１を通してゲート電極に印加されるＨｉｇｈアクティブの書込み走査信号ＷＳに応答して導通状態となる。これにより、書込みトランジスタ２３は、信号線３３を通して信号出力回路６０から選択的に出力される、輝度情報に応じた映像信号の信号電圧Ｖsig、基準電圧Ｖofsまたは消光電圧Ｖersをサンプリングして画素２０内に書き込む。この書き込まれた信号電圧Ｖsig、基準電圧Ｖofsまたは消光電圧Ｖersは、駆動トランジスタ２２のゲート電極に印加されるとともに保持容量２４に保持される。
【００４１】
駆動トランジスタ２２は、電源供給線３２（３２1〜３２i）の電源電位ＤＳが第１電源電位Ｖccにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ２２は、電源供給線３２から電流の供給を受けて有機ＥＬ素子２１を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ２２は、飽和領域で動作することにより、保持容量２４に保持された信号電圧Ｖsigの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給し、当該有機ＥＬ素子２１を電流駆動することによって発光させる。
【００４２】
駆動トランジスタ２２は更に、電源電位ＤＳが第１電源電位Ｖccから第２電源電位Ｖssに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。これにより、駆動トランジスタ２２は、有機ＥＬ素子２１への駆動電流の供給を停止し、有機ＥＬ素子２１を非発光（消光）状態にする。
【００４３】
電源供給走査回路５０から電源供給線３２を通して選択的に供給される第１，第２電源電位Ｖcc，Ｖssのうち、第１電源電位Ｖccは有機ＥＬ素子２１を発光駆動する駆動電流を駆動トランジスタ２２に供給するための電源電位である。また、第２電源電位Ｖssは、有機ＥＬ素子２１に対して逆バイアスを掛けるための電源電位である。この第２電源電位Ｖssは、基準電圧Ｖofsよりも低い電位、例えば、駆動トランジスタ２２の閾値電圧をＶthとするときＶofs−Ｖthよりも低い電位、好ましくは、Ｖofs−Ｖthよりも十分に低い電位に設定される。
【００４４】
（ユニット走査方式の利点について）
ここで、ユニット走査方式の利点について説明する。先ず、電源電位ＤＳの切替え走査に関して一般的な線順次走査方式を採る場合には、図３に示すように、電源供給走査回路５０Aは、画素行の数ｍのドライバ（ＤＳドライバ）５０1〜５０mによって構成されることになる。一例として、垂直方向に例えば５４０画素（ｍ＝５４０）あるものと仮定すると、ＤＳドライバ５０1〜５０mは５４０個必要になる。
【００４５】
これに対して、電源電位ＤＳの切替え走査に関してユニット走査方式を採ると、図１及び図４に示すように、電源電位ＤＳをユニット単位（本例の場合、１ユニットのライン数が５ライン）で供給することになるため、ＤＳドライバ５０1〜５０iの数を大幅に削減できる。一例として、１ユニットのライン数を３０ラインとしてユニット走査を行うものとすると、ｍ＝５４０の場合、ＤＳドライバ５０1〜５０mは１８（＝５４０／３０）個で済む。
【００４６】
このように、電源電位ＤＳの切替え走査に関してユニット走査方式を採ると、線順次走査方式を採る場合に比べて、ＤＳドライバ５０1〜５０iの数を大幅に削減できるため、電源供給走査回路５０の回路構成を簡素化できるとともに、コストを大幅に低減できる利点がある。当然のことながら、１ユニットの単位となるライン数を増やすと、更に回路構成の簡素化及び低コスト化を図ることができる。
【００４７】
［１−２．基本的な回路動作］
続いて、上記構成の有機ＥＬ表示装置１０の基本的な回路動作について、図５のタイミング波形図を基に図６及び図７の動作説明図を用いて説明する。尚、図６及び図７の動作説明図では、図面の簡略化のために、書込みトランジスタ２３をスイッチのシンボルで図示している。
【００４８】
図５のタイミング波形図には、走査線３１の電位（書込み走査信号）ＷＳ、電源供給線３２の電位（電源電位）ＤＳ、信号線３３の電位（Ｖsig／Ｖers／Ｖofs）、駆動トランジスタ２２のゲート電圧Ｖg及びソース電圧Ｖsのそれぞれの変化を示している。また、ゲート電圧Ｖgの波形を一点鎖線で表わし、ソース電圧Ｖsの波形を点線で表わすことで、両者を識別できるようにしている。
【００４９】
ここで、電源電位ＤＳの第１電源電位（以下、「高電位」と記す）Ｖcc、第２電源電位（以下、「低電位」と記す）Ｖss、基準電圧Ｖofs、消光電圧Ｖers、駆動トランジスタ２２の閾値電圧Ｖth、及び、有機ＥＬ素子２１の閾値電圧Ｖthelの電圧値について例示する。具体的には、例えば、Ｖcc＝２０Ｖ、Ｖss＝−１５Ｖ、Ｖofs＝１Ｖ、Ｖers＝３Ｖ、Ｖth＝４Ｖ、Ｖthel＝４Ｖとする。但し、これらの電圧値は、回路動作の理解を容易にするための一例に過ぎず、これらの数値に限定されるものではない。
【００５０】
以下の回路動作の説明では、ユニット走査方式を採用するに当って、ｊライン（ｊ本の画素行）を１つのユニットとする。図１及び図４に示す例の場合は、ｊ＝５である。そして、図５のタイミング波形図には、走査線３１の電位ＷＳについては、１つ目のユニットＵ（１）のライン１〜ラインｊについての電位ＷＳ1〜ＷＳjの各波形を示している。
【００５１】
また、駆動トランジスタ２２のゲート電圧Ｖg及びソース電圧Ｖsについては、図面の簡略化のために、ライン１（１行目）に属する駆動トランジスタ２２についてのみ示している。尚、電源電位（電源供給線３２の電位）ＤＳ（ＤＳ1〜ＤＳi）の切替え走査は、ユニットＵ（１）→ユニットＵ（２）→・・・→ユニットＵ（ｉ）、という具合にユニット単位で順に行われる。
【００５２】
（前表示フレームの発光期間）
図５のタイミング波形図において、時刻ｔ11以前は、前の表示フレームにおける有機ＥＬ素子２１の発光期間となる。この前表示フレームの発光期間では、図６（Ａ）に示すように、電源電位ＤＳ（ＤＳ1）が高電位Ｖcc（＝２０Ｖ）にあり、また、書込みトランジスタ２３が非導通状態にある。
【００５３】
このとき、駆動トランジスタ２２は飽和領域で動作するように設計されている。これにより、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsに応じた駆動電流（ドレイン−ソース間電流）Ｉdsが、電源供給線３２から駆動トランジスタ２２を通して有機ＥＬ素子２１に供給される。これにより、有機ＥＬ素子２１が駆動電流Ｉdsの電流値に応じた輝度で発光する。
【００５４】
（消光期間）
時刻ｔ11になると、線順次走査の新しい表示フレーム（現表示フレーム）に入る。そして、ユニットＵ（１）の１ライン目に属する走査線３１1の電位ＷＳ1が低電位側から高電位側に遷移する（アクティブ状態になる）ことで、図６（Ｂ）に示すように、書込みトランジスタ２３が導通状態となる。このとき、信号出力回路６０から信号線３３に対して消光電圧Ｖersが供給された状態にあるため、駆動トランジスタ２２のゲート電極に対して消光電圧Ｖersが書き込まれる。従って、駆動トランジスタ２２のゲート電圧Ｖgが消光電圧Ｖers（＝３Ｖ）になる。
【００５５】
ここで、消光電圧Ｖers（＝３Ｖ）は、有機ＥＬ素子２１の閾値電圧Ｖthel（＝４Ｖ）よりも低い電圧値に設定されている。従って、駆動トランジスタ２２のゲート電圧Ｖgが消光電圧Ｖersになることで、駆動トランジスタ２２が逆バイアス状態になるため、駆動トランジスタ２２がカットオフする。ここで、駆動トランジスタ２２の逆バイアス状態とは、ソース電圧Ｖsに対してゲート電圧Ｖgが低い状態を言う。因みに、駆動トランジスタ２２がＰチャネル型の場合には、Ｎチャネル型の場合の逆の電位関係の状態が逆バイアス状態となる。
【００５６】
駆動トランジスタ２２がカットオフすることで、駆動トランジスタ２２から有機ＥＬ素子２１に対して電流が供給されなくなるため、１ライン目に属する有機ＥＬ素子２１が発光を停止する（消光する）。尚、駆動トランジスタ２２のゲート電圧Ｖgが消光電圧Ｖersになると、その際の保持容量２４を介してのカップリングによって駆動トランジスタ２２のソース電圧Ｖsも低下する。そして、共通電源供給線３４の電位、即ち、有機ＥＬ素子２１のカソード電位をＶcathとすると、駆動トランジスタ２２のソース電圧Ｖsは、最終的に、（Ｖthel＋Ｖcath）の電位になる。
【００５７】
時刻ｔ12で１ライン目に属する走査線３１の電位ＷＳ1が高電位側から低電位側に遷移し（非アクティブ状態になり）、以降、１つ目のユニットについて、２ライン目からｊライン目まで、１ライン目と同様にして有機ＥＬ素子２１を消光させるための動作が順に行われる。
【００５８】
図５のタイミング波形図において、走査線３１1の電位ＷＳ1〜ＷＳjがアクティブになるタイミングから始まる、ハッチングで表わす期間が、ライン１〜ラインｊの各消光期間となる。換言すれば、走査線３１1の電位ＷＳ1〜ＷＳjがアクティブになるタイミングが、ライン１〜ラインｊの各発光期間が終了するタイミングとなる。
【００５９】
（閾値補正準備期間）
ｊライン目の消光のための動作が終了し、時刻ｔ13になると、ユニットＵ（１）に属する電源供給線３２1の電位ＤＳ1が、高電位Ｖcc（＝２０Ｖ）から低電位Ｖss（＝−１５Ｖ）に切り替わる。このとき、低電位ＶssをＶss＜Ｖthel＋Ｖcathとすると、駆動トランジスタ２２のソース電圧Ｖsが低電位Ｖssにほぼ等しくなるために、有機ＥＬ素子２１は逆バイアス状態となって消光状態を維持する。
【００６０】
電源電位ＤＳ1が低電位Ｖssになると、駆動トランジスタ２２の電源電位ＤＳ側の電極がソース電極となる。この状態においては、図６（Ｃ）に示すように、保持容量２４→ノードＮ→駆動トランジスタ２２→電源供給線３２の経路で電流が流れる。このときの動作は、後述する閾値補正処理の動作と逆になる。
【００６１】
ここで、駆動トランジスタ２２が飽和領域で動作するならば、即ち、Ｖgs−Ｖthd≦Ｖdsであるならば、電源電位ＤＳ側の電極がソース電極となるときの駆動トランジスタ２２のゲート−ソース間に寄生容量Ｃpが発生する。尚、Ｖthdは電源電位ＤＳ側の電極がソース電極となるときの駆動トランジスタ２２のゲート−ソース（電源）間の閾値電圧であり、Ｖdsは駆動トランジスタ２２のドレイン−ソース間電圧である。
【００６２】
そして、駆動トランジスタ２２が飽和領域で動作し続ければ、時刻ｔ13から一定時間経過後に、駆動トランジスタ２２のゲート電圧Ｖgは、（Ｖss＋Ｖthd）の電位、即ち、閾値電圧Ｖthdを例えば４Ｖとすると、−１１Ｖに収束する。また、有機ＥＬ素子２１の閾値電圧Ｖthel（＝４Ｖ）にあったドレイン電圧Ｖdは、低電位Ｖssまで落ちきらずに途中（例えば、−１０Ｖ）で止まる。
【００６３】
そして、時刻ｔ14で電源電位ＤＳ1が低電位Ｖssから高電位Ｖccに切り替わることで、後述する閾値補正処理のための準備期間、即ち、閾値補正を行うために、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsを閾値電圧Ｖth以上に開く準備期間が終了する。すなわち、時刻ｔ13から時刻ｔ14までの期間が閾値補正準備期間となる。この閾値補正準備期間においても、上述したことから明らかなように、駆動トランジスタ２２は逆バイアス状態にある。従って、消光期間＋閾値補正準備期間、即ち、時刻ｔ11から時刻ｔ14迄の期間が、駆動トランジスタ２２の逆バイアス期間となる。
【００６４】
（閾値補正待ち期間）
時刻ｔ14から閾値補正待ちの期間に入る。閾値補正待ち期間に入り、図６（Ｄ）に示すように、電源電位ＤＳ（ＤＳ1）が低電位Ｖssから高電位Ｖccに切り替わるとき、駆動トランジスタ２２のゲート電極に対して、ゲート−ソース間に介在する寄生容量Ｃpを介してカップリングが入る。このときのカップリング量をΔＶcとすると、駆動トランジスタ２２のゲート電圧Ｖgは（Ｖss＋Ｖthd＋ΔＶc）になる。ここで、カップリング量ΔＶcを例えば１Ｖとすると、駆動トランジスタ２２のゲート電圧Ｖgは、−１１Ｖから−１０Ｖに変化する。
【００６５】
電源電位ＤＳ1が高電位Ｖccになることで、駆動トランジスタ２２の有機ＥＬ素子２１側の電極がソース電極となり、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsに応じた電流が、電流供給線３２（３２1）から駆動トランジスタ２２に流れ得る状態になる。このとき、駆動トランジスタ２２において、ゲート電圧Ｖgが−１０Ｖであり、ソース電位Ｖsも−１０Ｖであるため、ゲート−ソース間電圧Ｖgsが閾値電圧Ｖthよりも小さい。従って、駆動トランジスタ２２には電流が流れないため、閾値補正処理は始まらず、閾値補正待ちの状態となる。
【００６６】
１つ目のユニットＵ（１）において、後述する閾値補正処理は、ライン１→ライン２→・・・→ラインｊ、という具合にライン単位で順に行われる。他のユニットＵ（２）〜Ｕ（ｉ）についても同様である。従って、閾値補正待ち期間の長さは、ライン１〜ラインｊの各々によって異なる。具体的には、図５のタイミング波形図において、ハッチングで表わす期間が、ライン１〜ラインｊの各閾値補正待ち期間となり、閾値補正処理が最初に行われるライン１の閾値補正待ち期間が一番短く、最後に行われるラインｊの閾値補正待ち期間が一番長い。
【００６７】
（閾値補正期間）
閾値補正処理について、以下では、ライン１の場合を例に挙げて説明する。信号線３３に対して信号出力回路６０から基準電圧Ｖofsが供給された状態にある時刻ｔ15で走査線３１1の電位ＷＳ1が低電位側から高電位側に遷移すると、書込みトランジスタ２３が導通状態になる。これにより、駆動トランジスタ２２のゲート電極に対して基準電圧Ｖofsが書込まれるために、駆動トランジスタ２２のゲート電圧Ｖgが基準電圧Ｖofs（＝１Ｖ）になる。すなわち、駆動トランジスタ２２のゲート電圧Ｖgが基準電圧Ｖofsに初期化される。
【００６８】
この初期化により、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsが、駆動トランジスタ２２の閾値電圧Ｖth（＝１Ｖ）よりも大きくなるため、図７（Ａ）に示すように、電源供給線３２→駆動トランジスタ２２→ノードＮ→保持容量２４の経路で電流が流れ始める。ここで、ゲート電圧Ｖgを初期化したときの駆動トランジスタ２２のゲート−ソース間電圧Ｖgsがその閾値電圧Ｖthよりも大きくなるように基準電圧Ｖofs及び低電位Ｖssの各値を設定しておく必要がある。
【００６９】
駆動トランジスタ２２に電流が流れることにより、当該電流によって保持容量２４が充電される。その結果、駆動トランジスタ２２のソース電圧Ｖsは、時間の経過とともに上昇していく。そして、一定時間経過後に、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsは、当該駆動トランジスタ２２の閾値電圧Ｖthに収束する。
【００７０】
ここでは、駆動トランジスタ２２のゲート電圧Ｖgの初期化電圧（基準電圧）Ｖofsを基準とし、当該初期化電圧Ｖofsから駆動トランジスタ２２の閾値電圧Ｖthを減じた電位に向けて駆動トランジスタ２２のソース電圧Ｖsを変化させる処理を閾値補正処理と呼んでいる。この閾値補正処理が進むと、上述したように、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsが当該駆動トランジスタ２２の閾値電圧Ｖthに収束する。この閾値電圧Ｖthに相当する電圧は保持容量２４に保持される。
【００７１】
尚、閾値補正処理を行う期間（閾値補正期間）において、駆動トランジスタ２２に流れる電流が専ら保持容量２２側に流れ、有機ＥＬ素子２１側に流れないようにする必要がある。そのようにするために、閾値補正期間において、有機ＥＬ素子２１がカットオフ状態になるように共通電源供給線３４の電位Ｖcathを設定しておくこととする。
【００７２】
時刻ｔ16で走査線３１1の電位ＷＳ1が高電位側から低電位側に遷移することで、図７（Ｂ）に示すように、書込みトランジスタ２３が非導通状態になる。このとき、駆動トランジスタ２２のゲート電極が信号線３３から電気的に切り離されることによってフローティング状態になる。しかし、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsが駆動トランジスタ２２の閾値電圧Ｖthに等しいために、駆動トランジスタ２２はカットオフ状態にある。従って、駆動トランジスタ２２に電流（ドレイン−ソース間電流Ｉds）は流れない。
【００７３】
〔分割閾値補正〕
上述した一連の閾値補正処理は、後述する信号書込み処理及び移動度補正処理と共に行う１Ｈ期間に加え、当該１Ｈ期間に先行する複数の水平期間に亘って分割して複数回（本例では、３回）行われる。具体的には、図５のタイミング波形図において、時刻ｔ15のタイミングで１回目の閾値補正処理が行われ、時刻ｔ17のタイミングで２回目の閾値補正処理が行われ、時刻ｔ18のタイミングで３回目の閾値補正処理が行われる。
【００７４】
このような駆動法、即ち、所謂分割閾値補正による駆動法を採ることにより、高精細化に伴う多画素化によって１Ｈ期間として割り当てられる時間が短くなったとしても、閾値補正期間として複数Ｈ期間に亘って十分な時間を確保することができる。従って、１Ｈ期間として割り当てられる時間が短くなったとしても、閾値補正処理を確実に実行できる利点がある。
【００７５】
尚、ここでは、分割閾値補正による駆動法を採る場合を例に挙げて説明したが、この駆動法は一例に過ぎず、この駆動法に限られるものではない。例えば、信号書込み処理及び移動度補正処理を行う１Ｈ期間に１回だけ閾値補正処理を実行する駆動法を採ることも可能である。
【００７６】
（信号書込み＆移動度補正期間）
次に、信号線３３に対して信号出力回路６０から映像信号の信号電圧Ｖsigが供給された状態にある時刻ｔ19で走査線３１1の電位ＷＳ1が低電位側から高電位側に遷移する。これにより、図７（Ｃ）に示すように、書込みトランジスタ２３が導通状態になって映像信号の信号電圧Ｖsigをサンプリングして画素２０内に書き込む。
【００７７】
この書込みトランジスタ２３による信号電圧Ｖsigの書込みにより、駆動トランジスタ２２のゲート電圧Ｖgが信号電圧Ｖsigになる。そして、映像信号の信号電圧Ｖsigによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖthが保持容量２４に保持された閾値電圧Ｖthに相当する電圧と相殺される。この閾値キャンセルの原理の詳細については後述する。
【００７８】
このとき、有機ＥＬ素子２１はカットオフ状態（ハイインピーダンス状態）にある。従って、映像信号の信号電圧Ｖsigに応じて電源供給線３２から駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉds）は、有機ＥＬ素子２１の等価容量及び補助容量２５に流れ込み、これらの容量の充電を開始する。
【００７９】
有機ＥＬ素子２１の等価容量及び補助容量２５が充電されることにより、駆動トランジスタ２２のソース電圧Ｖsが時間の経過とともに上昇していく。このとき既に、駆動トランジスタ２２の閾値電圧Ｖthの画素毎のばらつきがキャンセルされており、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsは当該駆動トランジスタ２２の移動度μに依存したものとなる。尚、駆動トランジスタ２２の移動度μは、当該駆動トランジスタ２２のチャネルを構成する半導体薄膜の移動度である。
【００８０】
ここで、映像信号の信号電圧Ｖsigに対する保持容量２４の保持電圧Ｖgsの比率、即ち、書込みゲインＧが１（理想値）であると仮定する。すると、駆動トランジスタ２２のソース電圧Ｖsが（Ｖofs−Ｖth＋ΔＶ）の電位まで上昇することで、駆動トランジスタ２２のゲート‐ソース間電圧Ｖgsは（Ｖsig−Ｖofs＋Ｖth−ΔＶ）となる。
【００８１】
すなわち、駆動トランジスタ２２のソース電圧Ｖｓの上昇分ΔＶは、保持容量２４に保持された電圧（Ｖsig−Ｖofs＋Ｖth）から差し引かれるように、換言すれば、保持容量２４の充電電荷を放電するように作用し、当該保持容量２４に対して負帰還がかけられたことになる。従って、ソース電圧Ｖsの上昇分ΔＶは負帰還の帰還量となる。
【００８２】
このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉdsに応じた帰還量ΔＶでゲート‐ソース間電圧Ｖgsに負帰還をかけることで、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsの移動度μに対する依存性を打ち消すことができる。この打ち消す処理が、駆動トランジスタ２２の移動度μの画素毎のばらつきを補正する移動度補正処理である。
【００８３】
より具体的には、駆動トランジスタ２２のゲート電極に書き込まれる映像信号の信号振幅Ｖin（＝Ｖsig−Ｖofs）が高い程ドレイン−ソース間電流Ｉdsが大きくなるため、負帰還の帰還量ΔＶの絶対値も大きくなる。従って、発光輝度レベルに応じた移動度補正処理が行われる。
【００８４】
また、映像信号の信号振幅Ｖinを一定とした場合、駆動トランジスタ２２の移動度μが大きいほど負帰還の帰還量ΔＶの絶対値も大きくなるため、画素毎の移動度μのばらつきを取り除くことができる。従って、負帰還の帰還量ΔＶは、移動度補正処理の補正量と言うこともできる。移動度補正の原理の詳細については後述する。
【００８５】
（発光期間）
次に、時刻ｔ20で走査線３１1の電位ＷＳ1が高電位側から低電位側に遷移することにより、図７（Ｄ）に示すように、書込みトランジスタ２３が非導通状態となる。これにより、駆動トランジスタ２２のゲート電極は、信号線３３から電気的に切り離されるためにフローティング状態になる。
【００８６】
ここで、駆動トランジスタ２２のゲート電極がフローティング状態にあるときは、駆動トランジスタ２２のゲート−ソース間に保持容量２４が接続されていることにより、駆動トランジスタ２２のソース電圧Ｖsの変動に連動してゲート電圧Ｖgも変動する。このように、駆動トランジスタ２２のゲート電圧Ｖgがソース電圧Ｖsの変動に連動して変動する動作が、保持容量２４によるブートストラップ動作である。
【００８７】
駆動トランジスタ２２のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsが有機ＥＬ素子２１に流れ始めることにより、当該ドレイン−ソース間電流Ｉdsに応じて有機ＥＬ素子２１のアノード電位が上昇する。
【００８８】
そして、有機ＥＬ素子２１のアノード電位がＶthel＋Ｖcathを越えると、有機ＥＬ素子２１に駆動電流が流れ始めるため有機ＥＬ素子２１が発光を開始する。また、有機ＥＬ素子２１のアノード電位の上昇は、即ち、駆動トランジスタ２２のソース電圧Ｖsの上昇に他ならない。そして、駆動トランジスタ２２のソース電圧Ｖsが上昇すると、保持容量２４のブートストラップ動作により、駆動トランジスタ２２のゲート電圧Ｖgも連動して上昇する。
【００８９】
このとき、ブートストラップゲインが１（理想値）であると仮定した場合、駆動トランジスタ２２のゲート電圧Ｖgの上昇量はソース電圧Ｖsの上昇量に等しくなる。故に、発光期間中、駆動トランジスタ２２のゲート‐ソース間電圧Ｖgsは、（Ｖsig−Ｖofs＋Ｖth−ΔＶ）で一定に保持される。
【００９０】
以上説明した一連の回路動作において、３回目の閾値補正、信号電圧Ｖsigの書込み（信号書込み）、及び、移動度補正の各処理は、１水平期間（１Ｈ）において実行される。また、信号書込み及び移動度補正の各処理は、時刻ｔ19−ｔ20の期間において並行して実行される。そして、以上では基本的に、１つ目のユニットＵ（１）のライン１の回路動作について説明したが、同様の回路動作がライン２〜ラインｊに対して、更に、ユニットＵ（２）〜ユニットＵ（ｉ）に対して繰り返して実行されることになる。
【００９１】
以上説明した、本適用例に係る有機ＥＬ表示装置１０では、ユニット走査方式を採用しているために、電源供給線３２の電位（電源電位）ＤＳのＶcc／Ｖssの切替えにより、有機ＥＬ素子２１の発光期間と非発光期間の割合を制御するデューティ制御はできない。何故ならば、ユニット走査方式の場合、先述したように、電源供給線３２を複数ライン間で共通化するためである。
【００９２】
そこで、ユニット走査方式を採用する、本適用例に係る有機ＥＬ表示装置１０においては、図５のタイミング波形図に基づく上述した動作説明から明らかなように、書き込み走査信号ＷＳによってデューティ制御を行う構成を採っている。具体的には、書き込み走査信号ＷＳをアクティブ状態にし、書込みトランジスタ１３を導通状態にすることによって消光電圧Ｖersを駆動トランジスタ２２のゲート電極に書き込み、有機ＥＬ素子２１を消光させるようにしている。
【００９３】
このようにして、有機ＥＬ素子２１の発光期間と非発光期間の割合を制御するデューティ制御を行うことにより、１表示フレーム期間に亘って画素が発光することに伴う残像ボケを低減できるために、特に動画の画品位をより優れたものとすることができる。
【００９４】
〔閾値キャンセルの原理〕
ここで、駆動トランジスタ２２の閾値キャンセル（即ち、閾値補正）の原理について説明する。駆動トランジスタ２２は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機ＥＬ素子２１には駆動トランジスタ２２から、次式（１）で与えられる一定のドレイン−ソース間電流（駆動電流）Ｉdsが供給される。
Ｉds＝（１／２）・μ（Ｗ／Ｌ）Ｃox（Ｖgs−Ｖth）2           ……（１）
ここで、Ｗは駆動トランジスタ２２のチャネル幅、Ｌはチャネル長、Ｃoxは単位面積当たりのゲート容量である。
【００９５】
図８（Ａ）に、駆動トランジスタ２２のドレイン−ソース間電流Ｉds対ゲート−ソース間電圧Ｖgsの特性を示す。図８（Ａ）の特性図に示すように、駆動トランジスタ２２の閾値電圧Ｖthの画素毎のばらつきに対するキャンセル処理（補正処理）を行わないと、閾値電圧ＶthがＶth1のときに、ゲート−ソース間電圧Ｖgsに対応するドレイン−ソース間電流ＩdsがＩds1になる。
【００９６】
これに対して、閾値電圧ＶthがＶth2（Ｖth2＞Ｖth1）のとき、同じゲート−ソース間電圧Ｖgsに対応するドレイン−ソース間電流ＩdsがＩds2（Ｉds2＜Ｉds1）になる。すなわち、駆動トランジスタ２２の閾値電圧Ｖthが変動すると、ゲート−ソース間電圧Ｖgsが一定であってもドレイン−ソース間電流Ｉdsが変動する。
【００９７】
一方、上記構成の画素（画素回路）２０では、先述したように、発光時の駆動トランジスタ２２のゲート−ソース間電圧ＶgsはＶsig−Ｖofs＋Ｖth−ΔＶである。従って、これを式（１）に代入すると、ドレイン−ソース間電流Ｉdsは、次式（２）で表される。
Ｉds＝（１／２）・μ（Ｗ／Ｌ）Ｃox（Ｖsig−Ｖofs−ΔＶ）2     ……（２）
【００９８】
すなわち、駆動トランジスタ２２の閾値電圧Ｖthの項がキャンセルされており、駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン−ソース間電流Ｉdsは、駆動トランジスタ２２の閾値電圧Ｖthに依存しない。その結果、駆動トランジスタ２２の製造プロセスのばらつきや経時変化等により、駆動トランジスタ２２の閾値電圧Ｖthが画素毎に変動したとしても、ドレイン−ソース間電流Ｉdsが変動しないために、有機ＥＬ素子２１の発光輝度を一定に保つことができる。
【００９９】
〔移動度補正の原理〕
次に、駆動トランジスタ２２の移動度補正の原理について説明する。図８（Ｂ）に、駆動トランジスタ２２の移動度μが相対的に大きい画素Ａと、駆動トランジスタ２２の移動度μが相対的に小さい画素Ｂとを比較した状態で特性カーブを示す。駆動トランジスタ２２をポリシリコン薄膜トランジスタなどで構成した場合、画素Ａや画素Ｂのように、画素間で移動度μがばらつくことは避けられない。
【０１００】
画素Ａと画素Ｂで移動度μにばらつきがある状態で、駆動トランジスタ２２のゲート電極に例えば両画素Ａ，Ｂに同レベルの信号振幅Ｖin（＝Ｖsig−Ｖofs）を書き込んだ場合を考える。この場合、何ら移動度μの補正を行わないと、移動度μの大きい画素Ａに流れるドレイン−ソース間電流Ｉds1′と移動度μの小さい画素Ｂに流れるドレイン−ソース間電流Ｉds2′との間には大きな差が生じてしまう。このように、移動度μの画素毎のばらつきに起因してドレイン−ソース間電流Ｉdsに画素間で大きな差が生じると、画面のユニフォーミティ（一様性）が損なわれる。
【０１０１】
ここで、先述した式（１）のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Ｉdsが大きくなる。従って、負帰還における帰還量ΔＶは移動度μが大きくなるほど大きくなる。図８（Ｂ）に示すように、移動度μの大きな画素Ａの帰還量ΔＶ1は、移動度の小さな画素Ｂの帰還量ΔＶ2に比べて大きい。
【０１０２】
そこで、移動度補正処理によって駆動トランジスタ２２のドレイン−ソース間電流Ｉdsに応じた帰還量ΔＶでゲート−ソース間電圧Ｖgsに負帰還をかけることにより、移動度μが大きいほど負帰還が大きくかかることになる。その結果、移動度μの画素毎のばらつきを抑制することができる。
【０１０３】
具体的には、移動度μの大きな画素Ａで帰還量ΔＶ1の補正をかけると、ドレイン−ソース間電流ＩdsはＩds1′からＩds1まで大きく下降する。一方、移動度μの小さな画素Ｂの帰還量ΔＶ2は小さいために、ドレイン−ソース間電流ＩdsはＩds2′からＩds2までの下降となり、それ程大きく下降しない。結果的に、画素Ａのドレイン−ソース間電流Ｉds1と画素Ｂのドレイン−ソース間電流Ｉds2とはほぼ等しくなるために、移動度μの画素毎のばらつきが補正される。
【０１０４】
以上をまとめると、移動度μの異なる画素Ａと画素Ｂがあった場合、移動度μの大きい画素Ａの帰還量ΔＶ１は移動度μの小さい画素Ｂの帰還量ΔＶ２に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔＶが大きく、ドレイン−ソース間電流Ｉdsの減少量が大きくなる。
【０１０５】
従って、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsに応じた帰還量ΔＶで、ゲート−ソース間電圧Ｖgsに負帰還をかけることで、移動度μの異なる画素のドレイン−ソース間電流Ｉdsの電流値が均一化される。その結果、移動度μの画素毎のばらつきを補正することができる。すなわち、駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉds）に応じた帰還量（補正量）ΔＶで、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsに対して、即ち、保持容量２４に対して負帰還をかける処理が移動度補正処理となる。
【０１０６】
［１−３．有機ＥＬ素子の発光効率の劣化について］
ところで、前にも述べたように、有機ＥＬ素子２１の発光時間（通電時間）や発光輝度に応じて有機ＥＬ素子２１の発光効率が劣化（悪化）するために、有機ＥＬ素子２１の発光輝度が低下する。具体的には、図１７に示すように、時間が経過するほど発光効率が劣化し、また、発光輝度が高いほど発光効率の劣化が進む。そして、発光時間や発光輝度に応じて有機ＥＬ素子２１の発光効率が劣化し、画素２０（有機ＥＬ素子２１）の発光輝度が低下すると、表示画面の視認性が悪化する。
【０１０７】
＜２．本発明の一実施形態に係る有機ＥＬ表示装置＞
本発明の一実施形態に係る有機ＥＬ表示装置は、上述した有機ＥＬ素子２１の発光効率の劣化に起因する問題点に鑑みて為されたものである。そして、本実施形態に係る有機ＥＬ表示装置は、発光時間や発光輝度に応じた有機ＥＬ素子２１の発光効率の劣化に伴う発光輝度の低下を補完できるようにすることを特徴としている。
【０１０８】
具体的には、本実施形態に係る有機ＥＬ表示装置は、駆動トランジスタ２２による有機ＥＬ素子２１の駆動に先立って、駆動トランジスタ２２を逆バイアス状態にする駆動を行うことを前提としている。駆動トランジスタ２２を逆バイアス状態にする駆動は、先述した有機ＥＬ表示装置１０の基本的な回路動作の説明から明らかなように、書込み走査回路４０及び電源供給走査回路５０によって行われる。そして、この駆動方式を採る有機ＥＬ表示装置において、画素アレイ部３０の各画素２０による表示画像の平均輝度を基に駆動トランジスタ２２の逆バイアス期間の長さを制御する。
【０１０９】
駆動トランジスタ２２において、ゲート電位に対してソース電位が逆バイアスの関係にある逆バイアス期間が長いほど閾値電圧Ｖthがデプレッション側にシフトし、当該逆バイアス期間が短いほど閾値電圧Ｖthがエンハンスメント側にシフトする。一方、有機ＥＬ素子２１にあっては、図１７に示す効率劣化特性からもわかるように、表示画像の平均的な発光輝度が高いときは低いときに比べてより劣化が進む。
【０１１０】
そこで、平均的な発光輝度が高いときは、駆動トランジスタ２２の逆バイアス期間の長さを長くする方向に制御する。このように、表示画像の平均輝度を基に駆動トランジスタ２２の逆バイアス期間の長さを制御し、有機ＥＬ素子２１の劣化がより進む状況にあるときには、駆動トランジスタ２２の閾値電圧Ｖthをデプレッション側にシフトさせることによって発光輝度の低下を補完ができる。
【０１１１】
以下に、本発明の一実施形態に係る有機ＥＬ表示装置について具体的に説明する。図９は、本発明の一実施形態に係る有機ＥＬ表示装置の構成の概略を示すブロック図であり、図中、図１と同等部位には同一符号を付して示している。
【０１１２】
図９に示すように、本実施形態に係る有機ＥＬ表示装置８０は、表示パネル７０、書込み走査回路４０、電源供給走査回路５０、及び、信号出力回路６０に加えて、制御部９０を有する構成となっている。制御部９０は、表示パネル７０の表示画像の平均輝度を基に駆動トランジスタ２２の逆バイアス期間の長さを制御するためのものであり、本実施形態の特徴とする部位である。
【０１１３】
本実施形態に係る有機ＥＬ表示装置８０も、図１に示す有機ＥＬ表示装置１０の場合と同様に、電源電位ＤＳの切替え走査に関してユニット走査方式を採っている。従って、表示パネル７０については、図１に示す表示パネル７０の場合と同じ構成となっている。また、画素２０についても、図２に示す回路構成、即ち、有機ＥＬ素子２１、駆動トランジスタ２２、書込みトランジスタ２３、保持容量２４、及び、補助容量２５を有する回路構成となっている。
【０１１４】
また、図１に示す有機ＥＬ表示装置１０においては、書込み走査回路４０、電源供給走査回路５０、及び、信号出力回路６０を表示パネル７０の外部に設ける構成を採っているが、本実施形態に係る有機ＥＬ表示装置８０においても同様の構成を採っている。但し、この構成に限られるものではなく、書込み走査回路４０、電源供給走査回路５０、及び、信号出力回路６０の少なくとも１つの構成要素を、画素アレイ部３０と同じ表示パネル７０上に実装する構成を採ることも可能である。
【０１１５】
図９において、本実施形態に係る有機ＥＬ表示装置８０に入力される映像信号は、データドライバ８１を介して信号電圧Ｖsigとして信号出力回路６０に供給されるとともに、制御部９０にも供給される。信号出力回路６０には、映像信号の信号電圧Ｖsigの他に、先述した消光電圧Ｖers及び基準電圧Ｖofsが適宜入力される。
【０１１６】
制御部９０は、時間計測部９１、ＡＰＬ検出部９２、逆バイアス期間決定部９３、メモリ９４、及び、タイミングコントローラ９５を有する構成となっている。時間計測部９１は、例えば、一定周期のクロックに同期してカウント動作を行うカウンタ等によって構成され、時間を計測することによって定期的に（例えば、２００時間毎に）ＡＰＬ検出部９２に対してトリガー信号を与える。
【０１１７】
ＡＰＬ検出部９２は、時間計測部９１からトリガー信号が与えられる度に、即ち定期的に、表示パネル７０の表示画像の平均輝度であるＡＰＬ(Average Picture Level；平均画像レベル）を検出し、ＡＰＬ値情報を逆バイアス期間決定部９３に与える。以下に、ＡＰＬ検出部９２によるＡＰＬ検出について、一例を挙げて具体的に説明する。
【０１１８】
ＡＰＬ検出部９２は、入力される映像信号の輝度信号レベルを基に、表示パネル７０における全画素の輝度の総和を求め、当該総和を画素数で除することによって１表示フレームについて全画素の平均輝度を算出する。そして、ＡＰＬ検出部９２は、複数の表示フレームついての各表示フレームの平均輝度をＡＰＬ値として検出する。
【０１１９】
具体的には、ＡＰＬ検出部９２は、前回トリガー信号が与えられたときから今回トリガー信号が与えられるまでの一定期間における複数の表示フレームについて、表示フレーム毎に上述したようにして平均輝度を求める。そして、ＡＰＬ検出部９２は、一定期間における複数の表示フレームついての各表示フレームの平均輝度の総和を求め、当該総和を表示フレーム数で除した値を最終的なＡＰＬ値とする。この検出例の場合のＡＰＬ値は、一定期間における複数の表示フレームの平均的な輝度ということになる。
【０１２０】
尚、ここでは、一定期間における複数の表示フレームについての各表示フレームの平均輝度をＡＰＬ値として定期的に検出するとしているが、この検出例は一例に過ぎない。他の検出例としては、例えば、時間計測部９１からトリガー信号が与えられる度に、そのときの表示フレームについての平均輝度をＡＰＬ値として定期的に検出するようにしてもよい。この検出例の場合のＡＰＬ値は、時間計測部９１からトリガー信号が与えられたときの１表示フレームについての全画素の平均的な輝度ということになる。
【０１２１】
また、表示パネル７０の全体についてのＡＰＬ値の検出に限られるものではなく、例えば、表示パネル７０の特定の領域についてＡＰＬ値を検出するようにしたり、特定の画素（例えば、検出専用の画素）について一定期間のＡＰＬ値を検出するようにしたりすることも可能である。但し、駆動トランジスタ２２の逆バイアス期間の制御は、表示パネル７０の全画素に対して行う観点からすると、表示パネル７０の全体についてのＡＰＬ値の検出が好ましいといえる。
【０１２２】
逆バイアス期間決定部９３は、ＡＰＬ検出部９２から与えられるＡＰＬ値情報を基に、駆動トランジスタ２２のゲート電位に対してソース電位が逆バイアスの関係にある逆バイアス期間の長さを決定する。すなわち、逆バイアス期間決定部９３は、定期的に検出されるＡＰＬ値情報に応じて、駆動トランジスタ２２の逆バイアス期間（図５の時刻ｔ11-時刻ｔ14）を調整する。
【０１２３】
図１０に示すように、駆動トランジスタ２２は、逆バイアス期間が長いほど閾値電圧Ｖthがデプレッション側にシフトし、逆バイアス期間が短いほど閾値電圧Ｖthがエンハンスメント側にシフトする。ここで、図１０は、駆動トランジスタ２２の逆バイアス期間の長さ（時間）と閾値電圧Ｖthの変動分ΔＶthとの関係を示す特性図である。一方、図１７に示すように、有機ＥＬ素子２１にあっては、表示画像の平均的な発光輝度が高いときは低いときに比べてより劣化が進む。
【０１２４】
上記の駆動トランジスタ２２のＶth特性及び有機ＥＬ素子２１の劣化特性を基にして、逆バイアス期間決定部９３は、表示パネル７０の平均的な発光輝度が高いときは、駆動トランジスタ２２の逆バイアス期間の長さを長くする方向に調整する。このときの逆バイアス期間決定部９３による逆バイアス期間の調整により、駆動トランジスタ２２の閾値電圧Ｖthはデプレッション方向にシフトする。
【０１２５】
駆動トランジスタ２２の逆バイアス期間は、図５のタイミング波形図において、消光期間と閾値補正準備期間とを含む期間である。駆動トランジスタ２２の逆バイアス期間を調整するには、閾値補正準備期間（図５の時刻ｔ13-時刻ｔ14）を調整することによって対応するのが好ましい。その理由は、消光期間（図５の時刻ｔ11-時刻ｔ13）を調整することによっても逆バイアス期間の調整は可能であるが、時刻ｔ11のタイミング調整によって消光期間を変えてしまうと、時刻ｔ11のタイミングで終了する発光期間の長さが変化してしまうからである。換言すれば、閾値補正準備期間を調整することで、発光期間の長さを一定に維持しつつ、駆動トランジスタ２２の逆バイアス期間の長さを調整することができる。
【０１２６】
本例の場合、逆バイアス期間決定部９３は、予めメモリ９４に記憶されているテーブルを用いることによって駆動トランジスタ２２の逆バイアス期間の長さを決定する構成となっている。メモリ９４にはテーブルとして、ＡＰＬ値と逆バイアス期間の長さとの対応関係を示すＡＰＬ−逆バイアス期間テーブルが予め記憶されている。
【０１２７】
ＡＰＬ−逆バイアス期間テーブルは、例えば図１１に示すように、ＡＰＬ値と閾値電圧Ｖthの変動分ΔＶthと逆バイアス期間の長さ（時間）とが予め対応付けられてテーブル化されたものである。尚、閾値電圧Ｖthの変動分ΔＶthについては必ずしも、メモリ９４に格納しておく必要は無い。このＡＰＬ−逆バイアス期間テーブルを用いることで、逆バイアス期間決定部９３は、ＡＰＬ検出部９２から与えられるＡＰＬ値情報を基に瞬時に駆動トランジスタ２２の逆バイアス期間の長さを決定することができる。
【０１２８】
尚、ここでは、逆バイアス期間決定部９３について、メモリ９４に記憶されているＡＰＬ−逆バイアス期間テーブルを用いて駆動トランジスタ２２の逆バイアス期間の長さを決定する構成としたが、これは一例に過ぎず、当該構成に限られるものではない。例えば、ＡＰＬ値を基に図１１に示す対応関係にある逆バイアス期間の長さを導き出せるように演算式を用いて、ＡＰＬ値から逆バイアス期間の長さを算出する構成であってもよい。
【０１２９】
逆バイアス期間決定部９３は、ＡＰＬ検出部９２から与えられるＡＰＬ値情報を基に決定した逆バイアス期間の長さ情報をタイミングコントローラ９５に与える。タイミングコントローラ９５は、パルスジェネレータを含み、書込み走査回路４０、電源供給走査回路５０、及び、信号出力回路６０を駆動するための各種の駆動パルスを発生する。
【０１３０】
書込み走査回路４０は、タイミングコントローラ９５から与えられる駆動パルスに基づいて、書込み走査信号ＷＳ（ＷＳ1〜ＷＳm）を出力する。電源供給走査回路５０は、タイミングコントローラ９５から与えられる駆動パルスに基づいて、電源供給線３２に対する電源電位ＤＳ（ＤＳ1〜ＤＳi）の第１電源電位Ｖcc／第２電源電位Ｖssの切替えを行う。信号出力回路６０は、タイミングコントローラ９５から与えられる駆動パルスに基づいて、信号線３３（３３1〜３３n）に供給する信号電位Ｖsig／消光電圧Ｖers／基準電圧Ｖofsの切替えを行う。
【０１３１】
そして、本実施形態に係るタイミングコントローラ９５は、逆バイアス期間決定部９３から与えられる逆バイアス期間の長さ情報を基に、駆動トランジスタ２２の逆バイアス期間の長さの制御を行う。図５のタイミング波形図から明らかなように、駆動トランジスタ２２の逆バイアス期間は、消光期間と閾値補正準備期間とを含む。そして、逆バイアス期間の長さは、消光期間の開始時刻ｔ11及び閾値補正準備期間の終了時刻ｔ14で決まる。
【０１３２】
先述したように、駆動トランジスタ２２の逆バイアス期間を調整するには、消光期間を調整するよりも閾値補正準備期間を調整する方が好ましい。従って、タイミングコントローラ９５は、閾値補正準備期間の終了時刻ｔ14のタイミング、即ち、閾値補正準備期間の長さを調整することによって駆動トランジスタ２２の逆バイアス期間の長さを制御することになる。
【０１３３】
この逆バイアス期間の制御に当っては、有機ＥＬ素子２１の劣化がより進む状況にあるときには、駆動トランジスタ２２の閾値電圧Ｖthをデプレッション側にシフトさせるように、即ち、逆バイアス期間の長さが短くなるように閾値補正準備期間の長さを調整する。すなわち、検出したＡＰＬ値を基に駆動トランジスタ２２の逆バイアス期間の長さを制御し、有機ＥＬ素子２１の劣化がより進む状況にあるときは、駆動トランジスタ２２の閾値電圧Ｖthをデプレッション側にシフトさせることによって発光輝度の低下を補完できる。
【０１３４】
＜３．変形例＞
上記実施形態では、電源電位ＤＳの切替え走査に関してユニット走査方式を採る有機ＥＬ表示装置の場合を例に挙げて説明したが、本発明は、ユニット走査方式を採る有機ＥＬ表示装置への適用に限られるものではない。すなわち、本発明は、電源電位ＤＳの切替え走査に関して線順次走査方式を採る有機ＥＬ表示装置など、駆動トランジスタ２２による有機ＥＬ素子２１の駆動に先立って、駆動トランジスタ２２を逆バイアス状態にする駆動を行う有機ＥＬ表示装置全般に対して適用可能である。
【０１３５】
また、上記実施形態においては、画素２０の電気光学素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。具体的には、本発明は、有機ＥＬ表示装置以外にも、無機ＥＬ素子、ＬＥＤ素子、半導体レーザー素子など、特に、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子（発光素子）を用いた表示装置全般に対して適用可能である。
【０１３６】
＜４．電子機器＞
以上説明した本発明による表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。一例として、図１２〜図１６に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなどの表示装置に適用することが可能である。
【０１３７】
このように、あらゆる分野の電子機器の表示装置として本発明による表示装置を用いることにより、各種の電子機器における表示画像の視認性を向上できる。すなわち、先述した実施形態の説明から明らかなように、本発明による表示装置は、発光時間や発光輝度に応じて電気光学素子の発光効率が劣化し、画素の発光輝度が低下しても、発光輝度の低下を補完できる。従って、各種の電子機器において、その表示装置として本発明による表示装置を用いることで、表示画像の視認性を向上できる。
【０１３８】
本発明による表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部にガラス等の透明な対向部が貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタや保護膜等が設けられてもよい。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。
【０１３９】
以下に、本発明が適用される電子機器の具体例について説明する。
【０１４０】
図１２は、本発明が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビジョンセットは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本発明による表示装置を用いることにより作製される。
【０１４１】
図１３は、本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本発明による表示装置を用いることにより作製される。
【０１４２】
図１４は、本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本発明による表示装置を用いることにより作製される。
【０１４３】
図１５は、本発明が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本発明による表示装置を用いることにより作製される。
【０１４４】
図１６は、本発明が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含んでいる。そして、ディスプレイ１４４やサブディスプレイ１４５として本発明による表示装置を用いることにより本適用例に係る携帯電話機が作製される。
【符号の説明】
【０１４５】
１０，８０…有機ＥＬ表示装置、２０…画素（画素回路）、２１…有機ＥＬ素子、２２…駆動トランジスタ、２３…書込みトランジスタ、２４…保持容量、２５…補助容量、３０…画素アレイ部、４０…書込み走査回路、５０…電源供給走査回路、６０…信号出力回路、７０…表示パネル、９０…制御部、９１…時間計測部、９２…ＡＰＬ検出部、９３…逆バイアス期間決定部、９４…メモリ、９５…タイミングコントローラ
【図１】
2012058634.tif 000003
【図２】
2012058634.tif 000004
【図３】
2012058634.tif 000005
【図４】
2012058634.tif 000006
【図５】
2012058634.tif 000007
【図６】
2012058634.tif 000008
【図７】
2012058634.tif 000009
【図８】
2012058634.tif 000010
【図９】
2012058634.tif 000011
【図１０】
2012058634.tif 000012
【図１１】
2012058634.tif 000013
【図１２】
2012058634.tif 000014
【図１３】
2012058634.tif 000015
【図１４】
2012058634.tif 000016
【図１５】
2012058634.tif 000017
【図１６】
2012058634.tif 000018
【図１７】
2012058634.tif 000019