(57)【要約】【課題】ゲート絶縁膜に固定電荷を注入することなく閾値電圧をプラス方向にシフトさせることが可能な薄膜トランジスタおよびこれを備えた表示装置を提供する。【解決手段】チャネル領域４０Ａ上に絶縁材料よりなる固定電荷蓄積層５０を設け、この固定電荷蓄積層５０の上面側に固定電荷制御電極８０を設ける。固定電荷制御電極８０を正（＋）電位、ドレイン電極６０Ｄを負（−）電位とし、ソース電極６０Ｓを電気的に浮いた状態とすると、または、固定電荷制御電極８０のみを正（＋）電位とすると、チャネル電界によって加速されたホットエレクトロン、または衝突電離によって生じたホットエレクトロンが、ドレイン電極６０Ｄ近傍のチャネル領域４０Ａから固定電荷蓄積層５０に注入され、蓄積される。これにより、チャネル領域４０Ａの電位が制御され、閾値電圧Ｖｔｈがプラス方向にシフトする。【選択図】図１
2012004371.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極と、
前記ゲート電極の表面に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上にチャネル領域を有する酸化物半導体膜と、
前記チャネル領域上に設けられた絶縁材料よりなる固定電荷蓄積層と、
前記酸化物半導体膜に電気的に接続されたソース電極およびドレイン電極と、
前記固定電荷蓄積層の上面側に設けられた固定電荷制御電極と
を備えた薄膜トランジスタ。
【請求項２】
前記固定電荷蓄積層と前記チャネル領域との間に、絶縁材料よりなる緩衝層を有する
請求項１記載の薄膜トランジスタ。
【請求項３】
前記緩衝層はシリコン酸化膜であり、前記固定電荷蓄積層はシリコン窒化膜，窒化アルミニウム膜および酸化アルミニウム膜のうちの少なくとも一つを含む
請求項２記載の薄膜トランジスタ。
【請求項４】
前記ソース電極および前記ドレイン電極の上に層間絶縁膜を有し、
前記層間絶縁膜は、前記固定電荷蓄積層の上面に対向して開口を有し、
前記固定電荷制御電極は、前記開口の内面に設けられている
請求項３記載の薄膜トランジスタ。
【請求項５】
前記緩衝層の厚みは１ｎｍ以上５０ｎｍ以下である
請求項４記載の薄膜トランジスタ。
【請求項６】
前記固定電荷蓄積層の厚みは１００ｎｍ以下である
請求項５記載の薄膜トランジスタ。
【請求項７】
基板に薄膜トランジスタおよび画素を備え、
前記薄膜トランジスタは、
ゲート電極と、
前記ゲート電極の表面に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上にチャネル領域を有する酸化物半導体膜と、
前記チャネル領域上に設けられた絶縁材料よりなる固定電荷蓄積層と、
前記酸化物半導体膜に電気的に接続されたソース電極およびドレイン電極と、
前記固定電荷蓄積層の上面側に設けられた固定電荷制御電極と
を備えた表示装置。
【請求項８】
前記画素は、下部電極と、発光層を含む有機層と、上部電極とを前記基板の側からこの順に積層した有機発光素子であり、
前記固定電荷蓄積層は、前記下部電極または前記上部電極と同一の材料により構成されている
請求項７記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化物半導体を用いた薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）およびこの薄膜トランジスタを備えた表示装置に関する。
【背景技術】
【０００２】
酸化亜鉛または酸化インジウムガリウム亜鉛（ＩＧＺＯ）等の酸化物半導体は、半導体デバイスの活性層として優れた性質を示し、近年、ＴＦＴ，発光デバイス，透明導電膜などへの応用を目指して開発が進められている。
【０００３】
例えば、酸化物半導体を用いたＴＦＴは、従来液晶表示装置に用いられているアモルファスシリコン（ａ−Ｓｉ：Ｈ）をチャネルに用いたものと比較して、電子移動度が大きく、優れた電気特性を有している。また、室温付近の低温で成膜したチャネルでも高い移動度が期待できるという利点もある。
【０００４】
一方、酸化物半導体は耐熱性が充分でなく、ＴＦＴ製造プロセス中の熱処理により酸素や亜鉛などが脱離して格子欠陥を形成することが知られている。この格子欠陥は、電気的には浅い不純物準位を形成し、酸化物半導体層の低抵抗化を引き起こす。そのため、酸化物半導体を活性層に用いたＴＦＴでは、ゲート電圧を印加しなくてもドレイン電流が流れるノーマリーオン型すなわちデプレッション型の動作となり、欠陥準位の増大と共に閾値電圧が小さくなり、リーク電流が増大する。
【０００５】
一方、上述した格子欠陥以外に酸化物半導体中に浅い不純物準位を形成する元素として、水素が報告されている（例えば、非特許文献１参照。）。従って、格子欠陥以外にもＴＦＴ製造工程で導入される水素等の元素が酸化物半導体を用いたＴＦＴの特性に影響を与えると考えられる。このために、酸化物半導体をチャネルに持つトランジスタはチャネル中のキャリア濃度が増大しやすい傾向にあり、閾値電圧がマイナスになりやすいという傾向がある。
【０００６】
また、酸化物半導体をチャネルに用いたＴＦＴはＰチャネルを形成することが困難なために、Ｎチャネルトランジスタのみで回路を形成する必要がある。この際に閾値電圧がマイナスになると回路構成が複雑になってしまうという問題がある。この問題を解決するためには閾値電圧を制御する必要がある。閾値電圧は以下の数１で表される。
【０００７】
【数１】
2012004371.tif 000003
（式中、Ｖｔｈは閾値電圧、φＭＳはゲート電極と酸化物半導体膜との仕事関数差、Ｑｆは固定電荷、ＣＯＸはゲート絶縁膜容量、φｆはチャネルとしての酸化物半導体膜のフェルミ準位、ＮＡはアクセプタ密度、εＳは酸化物半導体膜の比誘電率、ε０は真空の誘電率をそれぞれ表す。）
【０００８】
閾値電圧を変える方法として、薄膜トランジスタのチャネルとゲート絶縁膜の界面にあるチャネルの一部に不純物をドープしたり、あるいは、酸化物半導体の構成元素の比率を変えることによってチャネルとしての酸化物半導体のフェルミ準位を変えることによって閾値電圧を変える試みがなされている（例えば、特許文献１および特許文献２参照）。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特表２００７−５１９２５６号公報
【特許文献２】特開２００８−８５０４８号公報
【非特許文献】
【００１０】
【非特許文献１】Cetin Kilic 、外１名，”n-type doping of oxides by hydrogen ”，Applied Physics Letters ，２００２年７月１日，第８１巻，第１号，ｐ．７３−７５
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、チャネルへのドープは薄膜トランジスタの特性劣化を引き起こす懸念があった。また、酸化物半導体の活性層は一般的に多元素系の材料により構成され、成膜方法としてはスパッタ法が用いられる。そのため、チャネルへのドープをスパッタ法で行う場合には、多元素系であるがゆえに、活性層の元素比率制御は非常に困難になっていた。
【００１２】
閾値電圧を変えるもう一つの方法として、固定電荷（数１におけるＱｆ）をゲート絶縁膜中に注入して半導体チャネル層を故意に空乏化することが考えられる。しかしながら、この方法では、固定電荷Ｑｆ注入時のゲート絶縁膜へのダメージなどの問題が生じる可能性があった。
【００１３】
本発明はかかる問題点に鑑みてなされたもので、その目的は、ゲート絶縁膜に固定電荷を注入することなく閾値電圧をプラス方向にシフトさせることが可能な薄膜トランジスタおよびこの薄膜トランジスタを備えた表示装置を提供することにある。
【課題を解決するための手段】
【００１４】
本発明による薄膜トランジスタは、以下の（Ａ）〜（Ｆ）の構成要素を備えたものである。
（Ａ）ゲート電極
（Ｂ）ゲート電極の表面に設けられたゲート絶縁膜
（Ｃ）ゲート絶縁膜上にチャネル領域を有する酸化物半導体膜
（Ｄ）チャネル領域上に設けられた絶縁材料よりなる固定電荷蓄積層
（Ｅ）酸化物半導体膜に電気的に接続されたソース電極およびドレイン電極
（Ｆ）固定電荷蓄積層の上面側に設けられた固定電荷制御電極
【００１５】
本発明の薄膜トランジスタでは、チャネル領域上に絶縁材料よりなる固定電荷蓄積層が設けられ、この固定電荷蓄積層の上面側に固定電荷制御電極が設けられているので、固定電荷制御電極を正（＋）電位、ドレイン電極を負（−）電位とし、ソース電極を電気的に浮いた状態とすると、または固定電荷制御電極のみを正（＋）電位とすると、ドレイン電極近傍のチャネル領域から固定電荷蓄積層に電子が注入され、蓄積される。これにより、チャネル領域の電位が制御され、閾値電圧Ｖｔｈがプラス方向にシフトする。
【００１６】
本発明による表示装置は、薄膜トランジスタおよび画素を備え、薄膜トランジスタは、上記本発明の薄膜トランジスタにより構成されたものである。
【００１７】
本発明の表示装置では、上記本発明の薄膜トランジスタによって画素が駆動され、画像表示がなされる。
【発明の効果】
【００１８】
本発明の薄膜トランジスタ、または本発明の表示装置によれば、チャネル領域上に絶縁材料よりなる固定電荷蓄積層を設け、この固定電荷蓄積層の上面側に固定電荷制御電極を設けるようにしたので、ゲート絶縁膜の劣化を生じさせることなく閾値電圧をプラス方向にシフトさせることが可能となる。
【図面の簡単な説明】
【００１９】
【図１】本発明の一実施の形態に係る薄膜トランジスタの構造を表す断面図である。
【図２】図１に示した薄膜トランジスタの製造方法を工程順に表す断面図である。
【図３】図２に続く工程を表す断面図である。
【図４】図３に続く工程を表す断面図である。
【図５】固定電荷制御電極とドレイン電極との間に電圧を印加しない場合の薄膜トランジスタのＶｇ−Ｉｄ特性を連続測定した結果を表す図である。
【図６】固定電荷制御電極とドレイン電極との間に２０Ｖの電圧を約１０秒印加するたびに薄膜トランジスタのＶｇ−Ｉｄ特性を調べた結果を表す図である。
【図７】固定電荷制御電極とドレイン電極との間に３０Ｖの電圧を約１０秒印加するたびに薄膜トランジスタのＶｇ−Ｉｄ特性を調べた結果を表す図である。
【図８】図５ないし図７の結果をまとめて表す図である。
【図９】変形例１に係る薄膜トランジスタの構造を表す断面図である。
【図１０】適用例１に係る表示装置の回路構成を表す図である。
【図１１】図１０に示した画素駆動回路の一例を表す等価回路図である。
【図１２】図１１に示した画素および薄膜トランジスタの構成の一例を表す断面図である。
【図１３】図１１に示した画素および薄膜トランジスタの構成の他の例を表す断面図である。
【図１４】適用例２の外観を表す斜視図である。
【図１５】（Ａ）は適用例３の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図１６】適用例４の外観を表す斜視図である。
【図１７】適用例５の外観を表す斜視図である。
【図１８】（Ａ）は適用例６の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００２０】
以下、本発明の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態（酸化物半導体膜の全体をゲート絶縁膜上に設けた例）
２．変形例（酸化物半導体膜のチャネル領域のみをゲート絶縁膜上に設けた例）
３．適用例
【００２１】
図１は、本発明の一実施の形態に係る薄膜トランジスタ１の断面構造を表すものである。薄膜トランジスタ１は、液晶ディスプレイや有機ＥＬ（Electro Luminescence）ディスプレイなどの駆動素子として用いられるものであり、例えば、基板１１にゲート電極２０，ゲート絶縁膜３０，酸化物半導体膜４０，緩衝層５１，固定電荷蓄積層５０，ソース電極６０Ｓおよびドレイン電極６０Ｄ，保護膜７１，層間絶縁膜７２並びに固定電荷制御電極８０がこの順に積層されたボトムゲート型の構造（逆スタガ構造）を有している。
【００２２】
基板１１は、ガラス基板やプラスチックフィルムなどにより構成されている。プラスチック材料としては、例えばＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）などが挙げられる。後述のスパッタ法において、基板１１を加熱することなく酸化物半導体膜４０を成膜するため、安価なプラスチックフィルムを用いることができる。
【００２３】
ゲート電極２０は、薄膜トランジスタ１にゲート電圧を印加し、このゲート電圧により酸化物半導体膜４０中の電子密度を制御する役割を有するものである。ゲート電極２０は、基板１１上の選択的な領域に設けられ、例えば、厚みが１０ｎｍ〜５００ｎｍであり、白金（Ｐｔ），チタン（Ｔｉ），ルテニウム（Ｒｕ），モリブデン（Ｍｏ），銅（Ｃｕ），タングステン（Ｗ），およびニッケル（Ｎｉ）からなる群のうち少なくとも１種を含む金属単体または合金により構成されている。
【００２４】
ゲート絶縁膜３０は、例えば、厚みが５０ｎｍ〜１μｍであり、シリコン酸化膜，シリコン窒化膜，シリコン窒化酸化膜または酸化アルミニウム膜などの単層膜または積層膜により構成されている。
【００２５】
酸化物半導体膜４０は、基板１１上に、ゲート電極２０およびその近傍を含む島状に設けられ、薄膜トランジスタ１の活性層としての機能を有するものである。酸化物半導体膜４０は、ソース電極６０Ｓとドレイン電極６０Ｄとの間に、ゲート電極２０に対向してチャネル領域４０Ａを有している。チャネル領域４０Ａ上には、緩衝層５１および固定電荷蓄積層５０がこの順に同一形状で設けられており、チャネル領域４０Ａの一方の側はソース電極６０Ｓが接続されたソース領域、他方の側はドレイン電極６０Ｄが接続されたドレイン領域となっている。
【００２６】
酸化物半導体膜４０は、酸化物半導体により構成されている。ここで酸化物半導体とは、インジウム，ガリウム，亜鉛，スズ等の元素と、酸素とを含む化合物である。具体的には、非晶質の酸化物半導体としては、酸化インジウムガリウム亜鉛（ＩＧＺＯ）が挙げられ、結晶性の酸化物半導体としては、酸化亜鉛（ＺｎＯ），酸化インジウム亜鉛（ＩＺＯ（登録商標）），酸化インジウムガリウム（ＩＧＯ）が挙げられる。酸化物半導体膜４０の厚みは、製造工程でのアニールによる酸素供給効率を考慮すると、例えば５ｎｍ〜１００ｎｍであることが望ましい。
【００２７】
固定電荷蓄積層５０は、絶縁材料により構成され、固定電荷Ｑｆを蓄積することにより薄膜トランジスタ１の閾値電圧Ｖｔｈの制御を可能とするためのものである。この固定電荷蓄積層５０は、チャネル領域４０Ａ上に後述する緩衝層５１を間にして設けられている。固定電荷蓄積層５０の上面側には、後述する保護膜７１を間にして固定電荷制御電極８０が設けられている。これにより、この薄膜トランジスタ１では、ゲート絶縁膜３０に固定電荷を注入することなく閾値電圧Ｖｔｈをプラス方向にシフトさせることが可能となっている。
【００２８】
固定電荷蓄積層５０は、また、チャネル保護膜としての機能も有している。このような固定電荷蓄積層５０は、例えば、シリコン窒化膜，窒化アルミニウム膜および酸化アルミニウム膜のうちの少なくとも一つを含む単層膜または積層膜であることが好ましい。
【００２９】
固定電荷蓄積層５０の厚み（積層膜の場合には合計厚み）は、例えば１００ｎｍ以下であることが好ましい。１００ｎｍよりも厚くすると、後述する固定電荷制御電極８０により固定電荷Ｑｆを蓄積させる際に必要な電圧が大きくなってしまうからである。
【００３０】
緩衝層５１は、固定電荷蓄積層５０に蓄積された電子の放電を抑制する機能を有し、固定電荷蓄積層５０とチャネル領域４０Ａとの間に設けられると共に絶縁材料により構成されている。また、この緩衝層５１は、固定電荷蓄積層５０と共にチャネル保護膜としての機能も有している。具体的には、緩衝層５１は、シリコン酸化膜により構成されていることが好ましい。
【００３１】
緩衝層５１の厚みは、例えば１ｎｍ以上５０ｎｍ以下であることが好ましい。緩衝層５１の膜質および厚みは固定電荷Ｑｆの充／放電効率に大きな影響を与える。すなわち、膜質が悪い場合または厚みが薄い場合には、固定電荷Ｑｆが容易に放電して信頼性が悪化する。また、厚みが厚すぎる場合には、後述する固定電荷制御電極８０により固定電荷Ｑｆを蓄積させる際に必要な電圧が大きくなり、実際の動作に適さない。よって、上述したように、緩衝層５１の厚みは、リーク電流を比較的小さくすることが可能な１ｎｍ以上５０ｎｍ以下とすることが好ましい。
【００３２】
ソース電極６０Ｓおよびドレイン電極６０Ｄは、緩衝層５１および固定電荷蓄積層５０の両側の酸化物半導体膜４０上に設けられ、酸化物半導体膜４０に電気的に接続されている。ソース電極６０Ｓおよびドレイン電極６０Ｄは、例えば、モリブデン，アルミニウム，銅，チタン等の金属膜、ＩＴＯ（Indium Tin Oxide；酸化インジウムスズ），酸化チタンなどの酸素を含む金属膜、またはこれらの積層膜により構成されている。具体的には、ソース電極６０Ｓおよびドレイン電極６０Ｄは、例えば、厚み５０ｎｍのモリブデン層と、厚み５００ｎｍのアルミニウム層と、厚み５０ｎｍのモリブデン層とを順に積層した構造を有している。
【００３３】
ソース電極６０Ｓおよびドレイン電極６０Ｄは、ＩＴＯまたは酸化チタンなどの酸素を含む金属膜により構成されていることが好ましい。酸化物半導体膜４０は、酸素を引き抜きやすい金属と接触することで酸素が脱離して格子欠陥が形成される。ソース電極６０Ｓおよびドレイン電極６０Ｄを、酸素を含む金属膜により構成することにより、酸化物半導体膜４０から酸素が脱離するのを抑え、薄膜トランジスタ１の電気特性を安定させることが可能となる。
【００３４】
保護膜７１は、ゲート絶縁膜３０，固定電荷蓄積層５０，ソース電極６０Ｓおよびドレイン電極６０Ｄなどの全面を覆うパッシベーション膜としての機能を有し、例えば、厚みが１００ｎｍ以下であり、シリコン酸化膜，シリコン窒化膜などにより構成されている。また、保護膜７１は、酸化アルミニウム，酸化チタン，酸化窒化アルミニウム，酸化窒化チタンなどの金属酸化物または金属酸窒化物により構成されていてもよい。
【００３５】
また、この保護膜７１は、チャネル領域４０Ａの直上の領域の厚みが他の領域の厚みよりも薄くされていることが好ましい。これにより、ソース電極６０Ｓおよびドレイン電極６０Ｄと固定電荷制御電極８０との短絡の可能性を軽減すると共に、固定電荷制御電極８０により固定電荷Ｑｆを蓄積させる際に必要な電圧を下げることが可能となる。
【００３６】
層間絶縁膜７２は、薄膜トランジスタ１の上層に有機発光素子（有機ＥＬ素子）や液晶素子などを設けるための平坦化膜としての機能を有するものであり、例えば、アクリル，ポリイミド等の有機材料、あるいは酸化シリコン（ＳｉＯ２ ）または酸化窒素（Ｓｉ3Ｎ4）などの無機材料により構成されている。層間絶縁膜７２には、固定電荷蓄積層５０の上面に対向して開口７２Ａが設けられている。
【００３７】
固定電荷制御電極８０は、上述したように、固定電荷蓄積層５０の上面側に保護膜７１を間にして設けられている。固定電荷制御電極８０の厚みおよび材料は特に限定されない。また、固定電荷制御電極８０は、薄膜トランジスタ１に接続される素子の電極と同一の材料により構成されていてもよい。例えば、固定電荷制御電極８０が有機発光素子の下部電極と同一の材料により構成されている場合には、固定電荷制御電極８０は、ＩＴＯ，酸化インジウム亜鉛（ＩＺＯ（登録商標））あるいはＳｎＯ2などの透明電極、または、金（Ａｕ），白金（Ｐｔ），ニッケル（Ｎｉ），クロム（Ｃｒ），銅（Ｃｕ），タングステン（Ｗ），アルミニウム（Ａｌ），モリブデン（Ｍｏ）あるいは銀（Ａｇ）などの金属元素の単体または合金よりなる反射電極により構成されている。また、固定電荷制御電極８０が有機発光素子の上部電極と同一の材料により構成されている場合には、固定電荷制御電極８０は、アルミニウム（Ａｌ），マグネシウム（Ｍｇ），カルシウム（Ｃａ），ナトリウム（Ｎａ）などの金属元素の単体または合金により構成されている。中でも、マグネシウムと銀との合金（ＭｇＡｇ合金）、またはアルミニウム（Ａｌ）とリチウム（Ｌｉ）との合金（ＡｌＬｉ合金）が好ましい。
【００３８】
固定電荷制御電極８０は、層間絶縁膜７２の開口７２Ａの内面（側面および底面）に設けられていることが好ましい。これにより、固定電荷制御電極８０により固定電荷Ｑｆを蓄積させる際に必要な電圧を下げることが可能となる。
【００３９】
この薄膜トランジスタ１は、例えば次のようにして製造することができる。
【００４０】
図２ないし図４は、薄膜トランジスタ１の製造方法を工程順に表したものである。まず、基板１１上の全面に例えばスパッタリング法や蒸着法を用いて、ゲート電極２０の材料となる金属膜を形成する。次いで、図２（Ａ）に示したように、基板１１上に形成した金属膜を、例えばフォトリソグラフィ法を用いてパターニングすることにより、ゲート電極２０を形成する。
【００４１】
続いて、図２（Ｂ）に示したように、ゲート電極２０の表面にゲート絶縁膜３０を形成する。その際、例えば、原料ガスとしてシラン，アンモニア，窒素等のガスを用いたプラズマＣＶＤ法によりシリコン窒化膜を形成したのち、原料ガスとしてシラン，一酸化二窒素を含むガスを用いたプラズマＣＶＤ法によりシリコン酸化膜を形成する。
【００４２】
そののち、図２（Ｃ）に示したように、例えばスパッタリング法により、ゲート絶縁膜３０の上に酸化物半導体膜４０を形成し、所望の形状にパターニングする。
【００４３】
酸化物半導体膜４０をＩＧＺＯ（酸化インジウムガリウム亜鉛）により構成する場合には、酸化インジウムガリウム亜鉛のセラミックをターゲットとしたＤＣスパッタリング法を用い、アルゴンと酸素の混合ガスによるプラズマ放電にてゲート絶縁膜３０上に酸化物半導体膜４０を形成する。なお、プラズマ放電の前に真空容器内の真空度が１×１０-4Ｐａ以下になるまで排気した後、アルゴンと酸素の混合ガスを導入する。
【００４４】
酸化物半導体膜４０を酸化亜鉛により構成する場合には、酸化亜鉛のセラミックをターゲットとしたＲＦスパッタリング法、または亜鉛の金属ターゲットを用いてアルゴンと酸素を含むガス雰囲気中でＤＣ電源を用いたスパッタリング法により、酸化物半導体膜４０を形成することが可能である。
【００４５】
このとき、チャネルとなる酸化物半導体膜４０中のキャリア濃度は、酸化物形成の際のアルゴンと酸素の流量比を変化させることで制御することが可能である。
【００４６】
酸化物半導体膜４０を形成したのち、酸化物半導体膜４０の上に、例えばＣＶＤ法またはスパッタリング法により、緩衝層５１の材料となるシリコン酸化膜と、固定電荷蓄積層５０の材料となるシリコン窒化膜，窒化アルミニウム膜または酸化アルミニウム膜とをこの順に形成し、パターニングする。これにより、図２（Ｄ）に示したように、チャネル領域４０Ａ上に上述した厚みおよび材料よりなる緩衝層５１および固定電荷蓄積層５０を形成する。
【００４７】
緩衝層５１および固定電荷蓄積層５０を形成したのち、例えばスパッタリング法により、厚み５０ｎｍのモリブデン層、厚み５００ｎｍのアルミニウム層および厚み５０ｎｍのモリブデン層を順に形成し、３層の積層構造を形成する。続いて、この積層構造を、リン酸，硝酸および酢酸を含む混合液を用いたウェットエッチング法によりパターニングして、図３（Ａ）に示したようにソース電極６０Ｓおよびドレイン電極６０Ｄを形成する。
【００４８】
ソース電極６０Ｓおよびドレイン電極６０Ｄを形成したのち、図３（Ｂ）に示したように、上述した厚みおよび材料よりなる保護膜７１を形成し、パターニングする。保護膜７１のパターニングの際には、マスク（図示せず）のチャネル領域４０Ａの直上に開口を設けてエッチングを行うことにより、チャネル領域４０Ａの直上の領域の保護膜７１の厚みを薄くすることが望ましい。これにより、ソース電極６０Ｓおよびドレイン電極６０Ｄと固定電荷制御電極８０との短絡の可能性を軽減しながら、固定電荷制御電極８０により固定電荷蓄積層５０に電荷を蓄積させる際に必要な電圧を下げることが可能となる。
【００４９】
保護膜７１を形成したのち、例えば有機材料を塗布し、露光および焼成を行うことにより、図４（Ａ）に示したように、層間絶縁膜７２を形成する。露光および焼成の際には、層間絶縁膜７２に、固定電荷蓄積層５０の上面に対向して開口７２Ａを設ける。
【００５０】
層間絶縁膜７２および開口７２Ａを形成したのち、図４（Ｂ）に示したように、層間絶縁膜７２の上面および開口７２Ａの内面に、上述した材料よりなる固定電荷制御電極８０を形成する。以上により、図１に示した薄膜トランジスタ１が完成する。
【００５１】
この薄膜トランジスタ１では、図示しない配線層を通じてゲート電極２０に所定のしきい値電圧以上の電圧（ゲート電圧）が印加されると、ソース電極６０Ｓとドレイン電極６０Ｄとの間の酸化物半導体膜４０のチャネル領域４０Ａ中に電流（ドレイン電流）が生じる。
【００５２】
ここでは、チャネル領域４０Ａ上に絶縁材料よりなる固定電荷蓄積層５０が設けられ、この固定電荷蓄積層５０の上面側に固定電荷制御電極８０が設けられているので、固定電荷制御電極８０を正（＋）電位、ドレイン電極６０Ｄを負（−）電位とし、ソース電極６０Ｓを電気的に浮いた状態とすると、または、固定電荷制御電極８０のみを正（＋）電位とすると、チャネル電界によって加速されたホットエレクトロン、または衝突電離によって生じたホットエレクトロンが、ドレイン電極６０Ｄ近傍のチャネル領域４０Ａから固定電荷蓄積層５０に注入され、蓄積される。これにより、チャネル領域４０Ａの電位が制御され、閾値電圧Ｖｔｈがプラス方向にシフトする。
【００５３】
また、チャネル領域４０Ａと固定電荷蓄積層５０との間には、シリコン酸化膜よりなる緩衝層５１が設けられているので、この緩衝層５１により、固定電荷蓄積層５０に蓄積された固定電荷Ｑｆの放電が抑制され、信頼性が向上する。
【００５４】
図５ないし図７は、固定電荷制御電極８０により固定電荷蓄積層５０に電荷を蓄積させた場合の薄膜トランジスタ１の伝達特性の変動を調べた結果を表したものである。図５は、固定電荷制御電極８０とドレイン電極６０Ｄとの間に電圧を印加せずにＶｇ−Ｉｄ特性を連続測定した結果を表したものであり、閾値電圧Ｖｔｈの変動はほとんど見られない。
【００５５】
図６は、固定電荷制御電極８０とドレイン電極６０Ｄとの間に２０Ｖの電圧を約１０秒間の長さで３回印加し、１０秒間印加するごとにＶｇ−Ｉｄ特性を調べた結果を表したものである。図６からは、一度の固定電荷の注入により約１Ｖの閾値電圧シフトが見られる。
【００５６】
図７は、固定電荷制御電極８０とドレイン電極６０Ｄとの間に３０Ｖの電圧を約１０秒、５回印加し、そのたびにＶｇ−Ｉｄ特性を調べた結果を表したものである。図７からは、一度の固定電荷の注入により約３．５Ｖの閾値電圧シフトが見られる。
【００５７】
図８は、図５ないし図７の結果をまとめて表したものである。図８から分かるように、固定電荷制御電極８０とドレイン電極６０Ｄとの間にかける電圧を２０Ｖとすれば、閾値電圧Ｖｔｈを約１Ｖプラス方向にシフトさせることができる。更に、固定電荷制御電極８０とドレイン電極６０Ｄとの間にかける電圧を３０Ｖとして固定電荷の注入量を多くすれば、最大約４．５Ｖ閾値電圧Ｖｔｈをプラス方向にシフトさせることができる。
【００５８】
また、図８の結果および有機発光素子のアノード電位を考慮すれば、この薄膜トランジスタ１を有機発光素子のアクティブ駆動素子として用いる場合には、固定電荷制御電極８０とドレイン電極６０Ｄとの間にかける電圧を２０Ｖとすることが望ましい。
【００５９】
このように本実施の形態の薄膜トランジスタ１では、チャネル領域４０Ａ上に絶縁材料よりなる固定電荷蓄積層５０を設け、この固定電荷蓄積層５０の上面側に固定電荷制御電極８０を設けるようにしたので、ゲート絶縁膜３０に固定電荷Ｑｆを注入することなく閾値電圧Ｖｔｈをプラス方向にシフトさせることが可能となる。よって、薄膜トランジスタ１の特性を安定的にエンハンス型とすることが可能となり、表示装置の周辺回路を酸化物半導体を用いた薄膜トランジスタ１のみで構成することが可能となり、表示装置のコスト削減につながる。
【００６０】
また、ゲート絶縁膜３０に固定電荷Ｑｆを注入する必要がないので、固定電荷Ｑｆの注入の際のゲート絶縁膜３０の劣化を生じさせるおそれがなくなる。更に、ゲート絶縁膜３０に固定電荷Ｑｆを蓄積した状態でＴＦＴのオン／オフ動作を繰り返すことにより固定電荷Ｑｆが放電されてしまうこともなくなり、信頼性が向上する。更に、ゲート絶縁膜３０に固定電荷Ｑｆを注入するための製造工程の複雑化を回避することが可能となる。
【００６１】
なお、上記実施の形態では、酸化物半導体膜４０の全体をゲート絶縁膜３０上に設けた場合について説明したが、図９に示したように、酸化物半導体膜４０のチャネル領域４０Ａのみをゲート絶縁膜３０上に設けるようにしてもよい。その場合には、酸化物半導体膜４０の底面にソース電極６０Ｓおよびドレイン電極６０Ｄが接触するボトムコンタクト構造となる。
【００６２】
＜適用例１＞
図１０は、この薄膜トランジスタ１を駆動素子として備えた表示装置の回路構成を表すものである。表示装置９０は、例えば液晶ディスプレイや有機ＥＬディスプレイなどであり、駆動パネル９１上に、マトリクス状に配設された複数の画素１０Ｒ，１０Ｇ，１０Ｂと、これらの画素１０Ｒ，１０Ｇ，１０Ｂを駆動するための各種駆動回路とが形成されたものである。画素１０Ｒ，１０Ｇ，１０Ｂはそれぞれ、赤色（Ｒ：Red ），緑色（Ｇ：Green ）および青色（Ｂ：Blue）の色光を発する液晶表示素子や有機ＥＬ素子などである。これら３つの画素１０Ｒ，１０Ｇ，１０Ｂを一つのピクセルとして、複数のピクセルにより表示領域１１０が構成されている。駆動パネル９１上には、駆動回路として、例えば映像表示用のドライバである信号線駆動回路１２０および走査線駆動回路１３０と、画素駆動回路１５０とが配設されている。この駆動パネル９１には、図示しない封止パネルが貼り合わせられ、この封止パネルにより画素１０Ｒ，１０Ｇ，１０Ｂおよび上記駆動回路が封止されている。
【００６３】
図１１は、画素駆動回路１５０の等価回路図である。画素駆動回路１５０は、上記薄膜トランジスタ１として、トランジスタＴｒ１，Ｔｒ２が配設されたアクティブ型の駆動回路である。トランジスタＴｒ１，Ｔｒ２の間にはキャパシタＣｓが設けられ、第１の電源ライン（Ｖcc）および第２の電源ライン（ＧＮＤ）の間において、画素１０Ｒ（または画素１０Ｇ，１０Ｂ）がトランジスタＴｒ１に直列に接続されている。このような画素駆動回路１５０では、列方向に信号線１２０Ａが複数配置され、行方向に走査線１３０Ａが複数配置されている。各信号線１２０Ａは、信号線駆動回路１２０に接続され、この信号線駆動回路１２０から信号線１２０Ａを介してトランジスタＴｒ２のソース電極に画像信号が供給されるようになっている。各走査線１３０Ａは走査線駆動回路１３０に接続され、この走査線駆動回路１３０から走査線１３０Ａを介してトランジスタＴｒ２のゲート電極に走査信号が順次供給されるようになっている。
【００６４】
図１２は、図１１に示した画素１０Ｒ（または画素１０Ｇ，１０Ｂ）および薄膜トランジスタ１の構成の一例を表したものである。画素１０Ｒ（または画素１０Ｇ，１０Ｂ）は、例えば、層間絶縁膜７２上に、陽極（アノード）としての下部電極９２と、発光層（図示せず）を含む有機層９３と、陰極（カソード）としての上部電極９４とを基板１１の側からこの順に積層した有機発光素子である。各画素１０Ｒ，１０Ｇ，１０Ｂは、画素分離絶縁膜９５により互いに分離されている。薄膜トランジスタ１の固定電荷制御電極８０は、下部電極９２と連続して設けられ、下部電極９２と同一の材料により構成されている。
【００６５】
下部電極９２は、画素１０Ｒ，１０Ｇ，１０Ｂの各々に対応して形成されている。下部電極９２は、例えば、発光層で発生した光を下部電極９２側から取り出す場合（ボトムエミッション）には、ＩＴＯ，酸化インジウム亜鉛（ＩＺＯ（登録商標）），またはＳｎＯ2などの透明電極により構成されている。一方、発光層で発生した光を上部電極９４側から取り出す場合（トップエミッション）には、下部電極９２は、金（Ａｕ），白金（Ｐｔ），ニッケル（Ｎｉ），クロム（Ｃｒ），銅（Ｃｕ），タングステン（Ｗ），アルミニウム（Ａｌ），モリブデン（Ｍｏ）あるいは銀（Ａｇ）などの金属元素の単体または合金よりなる反射電極により構成されている。また、下部電極９２は、透明電極と反射電極との複合膜により構成されていてもよい。
【００６６】
有機層９３は、例えば、下部電極９２の側から順に、正孔注入層，正孔輸送層，発光層，電子輸送層および電子注入層を積層した構成を有するが、これらのうち発光層以外の層は必要に応じて設ければよい。また、有機層９３は、画素１０Ｒ，１０Ｇ，１０Ｂの発光色によってそれぞれ構成が異なっていてもよい。正孔注入層は、正孔注入効率を高めるためのものであると共に、リークを防止するためのバッファ層である。正孔輸送層は、発光層への正孔輸送効率を高めるためのものである。発光層は、電界をかけることにより電子と正孔との再結合が起こり、光を発生するものである。電子輸送層は、発光層への電子輸送効率を高めるためのものである。電子注入層は、例えば厚みが０．３ｎｍ程度であり、ＬｉＦ，Ｌｉ２ Ｏなどにより構成されている。
【００６７】
赤色の光を発生する画素１０Ｒの正孔注入層は、例えば、４，４’，４”−トリス（３−メチルフェニルフェニルアミノ）トリフェニルアミン（ｍ−ＭＴＤＡＴＡ）あるいは４，４’，４”−トリス（２−ナフチルフェニルアミノ）トリフェニルアミン（２−ＴＮＡＴＡ）により構成されている。画素１０Ｒの正孔輸送層は、例えば、ビス［（Ｎ−ナフチル）−Ｎ−フェニル］ベンジジン（α−ＮＰＤ）により構成されている。画素１０Ｒの発光層は、例えば、９，１０−ジ−（２−ナフチル）アントラセン（ＡＤＮ）に２，６≡ビス［４´≡メトキシジフェニルアミノ）スチリル］≡１，５≡ジシアノナフタレン（ＢＳＮ）を３０重量％混合したものにより構成されている。画素１０Ｒの電子輸送層は、例えば、８≡ヒドロキシキノリンアルミニウム（Ａｌｑ３ ）により構成されている。
【００６８】
緑色の光を発生する画素１０Ｇの正孔注入層は、例えば、ｍ−ＭＴＤＡＴＡあるいは２−ＴＮＡＴＡにより構成されている。画素１０Ｇの正孔輸送層は、例えば、α−ＮＰＤにより構成されている。画素１０Ｇの発光層は、例えば、ＡＤＮにクマリン６（Ｃｏｕｍａｒｉｎ６）を５体積％混合したものにより構成されている。画素１０Ｇの電子輸送層は、例えば、Ａｌｑ３ により構成されている。
【００６９】
青色の光を発生する画素１０Ｂの正孔注入層は、例えば、ｍ−ＭＴＤＡＴＡあるいは２−ＴＮＡＴＡにより構成されている。画素１０Ｂの正孔輸送層は、例えば、α−ＮＰＤにより構成されている。画素１０Ｂの発光層は、例えば、ＡＤＮに４，４´≡ビス［２≡｛４≡（Ｎ，Ｎ≡ジフェニルアミノ）フェニル｝ビニル］ビフェニル（ＤＰＡＶＢｉ）を２．５重量％混合したものにより構成されている。画素１０Ｂの電子輸送層は、例えば、Ａｌｑ３ により構成されている。
【００７０】
上部電極９４は、画素１０Ｒ，１０Ｇ，１０Ｂの共通電極として設けられており、例えば、厚みが５ｎｍ以上５０ｎｍ以下であり、アルミニウム（Ａｌ），マグネシウム（Ｍｇ），カルシウム（Ｃａ），ナトリウム（Ｎａ）などの金属元素の単体または合金により構成されている。中でも、マグネシウムと銀との合金（ＭｇＡｇ合金）、またはアルミニウム（Ａｌ）とリチウム（Ｌｉ）との合金（ＡｌＬｉ合金）が好ましい。また、上部電極９４は、これらの金属元素の単体または合金よりなる層と、第１電極９２と同様の透明電極との複合膜により構成されていてもよい。
【００７１】
画素分離絶縁膜９５は、下部電極９２と上部電極９４との絶縁性を確保すると共に発光領域を正確に所望の形状にするためのものであり、例えば、厚みが１μｍ程度であり、酸化シリコンまたはポリイミドなどの感光性樹脂により構成されている。画素分離絶縁膜９５には、発光領域に対応して開口部が設けられている。なお、有機層９３および上部電極９４は、画素分離絶縁膜９５の上にも連続して設けられているが、発光が生じるのは画素分離絶縁膜９５の開口部だけである。
【００７２】
図１３は、画素１０Ｒ（または画素１０Ｇ，１０Ｂ）および薄膜トランジスタ１の構成の他の例を表したものである。この例では、薄膜トランジスタ１の固定電荷制御電極８０は、上部電極９４と連続して設けられ、上部電極９４と同一の材料により構成されている。
【００７３】
上部電極９４の電圧降下を抑えるため、画素１０Ｒ，１０Ｇ，１０Ｂ間の画素分離絶縁膜９５上に、画素１０Ｒ，１０Ｇ，１０Ｂの境界線に沿った形状の補助配線（図示せず）を設け、補助配線に上部電極９４を接続することも可能である。この場合には、薄膜トランジスタ１の固定電荷制御電極８０は、補助配線と連続して設けられ、補助配線と同一の材料により構成されていてもよい。
【００７４】
このような表示装置９０は、例えば次の適用例２〜６に示した電子機器に搭載することができる。
【００７５】
＜適用例２＞
図１４は、テレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有している。
【００７６】
＜適用例３＞
図１５は、デジタルスチルカメラの外観を表したものである。このデジタルスチルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有している。
【００７７】
＜適用例４＞
図１６は、ノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有している。
【００７８】
＜適用例５＞
図１７は、ビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有している。
【００７９】
＜適用例６＞
図１８は、携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。
【００８０】
以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されるものではなく、種々の変形が可能である。例えば、上記実施の形態において説明した各層の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。
【００８１】
更に、本発明は、液晶ディスプレイおよび有機ＥＬディスプレイのほか、無機エレクトロルミネッセンス素子、またはエレクトロデポジション型もしくエレクトロクロミック型の表示素子などの他の表示素子を用いた表示装置にも適用可能である。
【符号の説明】
【００８２】
１…薄膜トランジスタ、１１…基板、２０…ゲート電極、３０…ゲート絶縁膜、４０…酸化物半導体膜、４０Ａ…チャネル領域、５０…固定電荷蓄積層、５１…緩衝層、６０Ｓ…ソース電極、６０Ｄ…ドレイン電極領域、７１…保護膜、７２…層間絶縁膜、８０…固定電荷制御電極、９０…表示装置、９１…駆動パネル、１０Ｒ，１０Ｇ，１０Ｂ…画素、１１０…表示領域、１２０…信号線駆動回路、１３０…走査線駆動回路、１５０…画素駆動回路、Ｔｒ１，Ｔｒ２…トランジスタ。
【図１】
2012004371.tif 000004
【図２】
2012004371.tif 000005
【図３】
2012004371.tif 000006
【図４】
2012004371.tif 000007
【図５】
2012004371.tif 000008
【図６】
2012004371.tif 000009
【図７】
2012004371.tif 000010
【図８】
2012004371.tif 000011
【図９】
2012004371.tif 000012
【図１０】
2012004371.tif 000013
【図１１】
2012004371.tif 000014
【図１２】
2012004371.tif 000015
【図１３】
2012004371.tif 000016
【図１４】
2012004371.tif 000017
【図１５】
2012004371.tif 000018
【図１６】
2012004371.tif 000019
【図１７】
2012004371.tif 000020
【図１８】
2012004371.tif 000021