(57)【要約】【課題】半導体チップ間の接続にフリップチップ接続を適用するにあたって、アンダーフィル樹脂の剥離やそれに伴う接続部の断線不良等を再現性よく抑制することを可能にした半導体装置を提供する。【解決手段】実施形態の半導体装置１は、配線基板２とその上に搭載された第１および第２の半導体チップ４、６とを具備する。第２の半導体チップ６は第１の半導体チップ４とフリップチップ接続されており、それらの間にはフィレット形状を有するアンダーフィル樹脂９が充填されている。第２の半導体チップの厚さＴ２は、第１の半導体チップの厚さＴ１に対して、Ｔ１／（Ｔ１＋Ｔ２）≦０．６の関係を満足する。【選択図】図１
2012015398.tif 000002
【特許請求の範囲】
【請求項１】
回路基材と、
前記回路基材上に搭載された第１の半導体チップと、
前記第１の半導体チップ上に積層され、かつ前記第１の半導体チップとフリップチップ接続された第２の半導体チップと、
前記第１の半導体チップと前記第２の半導体チップとの間に充填され、外周部がフィレット形状を有するアンダーフィル樹脂とを具備し、
前記第１の半導体チップの厚さをＴ１、前記第２の半導体チップの厚さをＴ２としたとき、前記第２の半導体チップの厚さＴ２は前記第１の半導体チップの厚さＴ１に対して、Ｔ１／（Ｔ１＋Ｔ２）≦０．６の関係を満足することを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記第１の半導体チップは、前記第２の半導体チップが接続される表面に設けられた応力緩和層を有することを特徴とする半導体装置。
【請求項３】
請求項２記載の半導体装置において、
前記応力緩和層は絶縁樹脂層からなり、かつ前記第１の半導体チップは前記応力緩和層内に設けられた配線層を有することを特徴とする半導体装置。
【請求項４】
請求項１ないし請求項３のいずれか１項記載の半導体装置において、
さらに、前記第２の半導体チップ上に積層されたチップ部材を具備することを特徴とする半導体装置。
【請求項５】
請求項４の記載の半導体装置において、
前記第２の半導体チップと前記チップ部材とは、応力緩和層を兼ねる絶縁樹脂からなる接着剤層を介して接着されていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は半導体装置に関する。
【背景技術】
【０００２】
半導体装置の小型化や高機能化等を実現するために、１つのパッケージ内に複数の半導体チップを積層して封止したパッケージ構造（ＣＯＣ（Ｃｈｉｐ  ｏｎ  Ｃｈｉｐ）構造）が実用化されている。ＣＯＣパッケージはメモリチップとロジックチップとを積層した構造等に応用されており、ＳＩＰ（Ｓｙｓｔｅｍ  ｉｎ  Ｐａｃｋａｇｅ）型の半導体装置として実用化が進められている。積層した半導体チップ間の接続には、一般的にワイヤボンディンクが適用されてきたが、情報伝送速度の高速化や情報処理能力の向上等を図るために、フリップチップ接続の適用が検討されている。
【０００３】
ＣＯＣパッケージのチップ間接続にフリップチップ接続を適用する場合には、例えば配線基板上に第１の半導体チップを搭載した後、第１の半導体チップの上面に設けられた電極とその上に搭載される第２の半導体チップの下面に設けられた電極とを、半田バンプを介して電気的および機械的に接続する。上下の半導体チップ間の隙間には、接続信頼性等を高めるためにアンダーフィル樹脂が充填される。ＣＯＣパッケージにフリップチップ接続を適用する場合、半導体チップとアンダーフィル樹脂との熱膨張係数の違い等に基づいて、フィレット形状を有するアンダーフィル樹脂の端部に応力が集中しやすく、これによりアンダーフィル樹脂に剥離が生じやすいという難点がある。
【０００４】
従来の樹脂基板からなる配線基板に半導体チップをフリップチップ接続した構造においては、アンダーフィル樹脂の一方の面が樹脂基板に接着されており、アンダーフィル樹脂の熱硬化時や熱サイクル試験等で生じる応力は樹脂基板により緩和されるため、アンダーフィル樹脂の剥離は生じにくい。これに対して、チップ間接続にフリップチップ接続を適用したパッケージ構造では、アンダーフィル樹脂の両面が剛性の高い半導体チップに接着され、アンダーフィル樹脂の収縮が熱膨張係数の小さい半導体チップで制限されるため、アンダーフィル樹脂の端部に応力が集中して剥離が起こりやすい。アンダーフィル樹脂の端部から生じた剥離が進展すると、接続部の断線不良に至ってしまう。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−２２８３２３号公報
【特許文献２】特開２００２−１１８２２４号公報
【特許文献３】特開２００９−０１０４３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、半導体チップ間の接続にフリップチップ接続を適用するにあたって、アンダーフィル樹脂の剥離やそれに伴う接続部の断線不良等を再現性よく抑制することを可能にした半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
実施形態の半導体装置は、回路基材と、回路基材上に搭載された第１の半導体チップと、第１の半導体チップ上に積層され、かつ第１の半導体チップとフリップチップ接続された第２の半導体チップと、第１の半導体チップと第２の半導体チップとの間に充填され、外周部がフィレット形状を有するアンダーフィル樹脂とを具備する。第１の半導体チップの厚さをＴ１、第２の半導体チップの厚さをＴ２としたとき、第２の半導体チップの厚さＴ２は第１の半導体チップの厚さＴ１に対して、Ｔ１／（Ｔ１＋Ｔ２）≦０．６の関係を満足する。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態による半導体装置を示す断面図である。
【図２】ＣＯＣパッケージ（２段積みパッケージ）の応力シミュレーション結果を模式的に示す図である。
【図３】第２の実施形態による半導体装置を示す断面図である。
【図４】第３の実施形態による半導体装置を示す断面図である。
【図５】第４の実施形態による半導体装置を示す断面図である。
【発明を実施するための形態】
【０００９】
以下、実施形態の半導体装置について、図面を参照して説明する。
【００１０】
（第１の実施形態）
図１は第１の実施形態によるＣＯＣパッケージ構造の半導体装置を示している。図１に示す半導体装置１は配線基板２を有している。配線基板２は半導体チップの搭載部と回路部とを有するものであればよく、絶縁基板の表面や内部に配線網を形成したものが使用される。配線基板２を構成する絶縁基板には、樹脂基板、セラミックス基板、ガラス基板等が用いられる。配線基板２としては、例えばガラス−エポキシ樹脂やＢＴ樹脂（ビスマレイミド・トリアジン樹脂）等を使用した多層プリント配線板が使用される。
【００１１】
配線基板２の上面側にはチップ搭載部が設けられており、また下面側には半田ボール等の外部接続端子３が設けられている。配線基板２のチップ搭載部には、第１の半導体チップ４がダイアタッチ材等の接着剤層５を介して接着されている。第１の半導体チップ４は、その上面に設けられた電極パッド（図示せず）を有している。第１の半導体チップ４上には、第２の半導体チップ６が積層されている。第１の半導体チップ４と第２の半導体チップ６との間の接続には、フリップチップ接続が適用されている。
【００１２】
第１の半導体チップ４の電極パッドは、周辺部と第２の半導体チップ６の搭載領域（チップ搭載領域）とに設けられている。第１の半導体チップ４の周辺部に設けられた電極パッドの一部は、再配線層（図示せず）を介してチップ搭載領域に再配線されている。第１の半導体チップ４の周辺部に設けられた電極パッドは、Ａｕワイヤ等のボンディングワイヤ７を介して配線基板２の配線網と電気的に接続されている。第１の半導体チップ４のチップ搭載領域に設けられた電極パッドは、第２の半導体チップ６の下面に設けられた電極パッド（図示せず）とバンプ電極８を介して電気的および機械的に接続されている。
【００１３】
バンプ電極８は、第１の半導体チップ４の電極パッドおよび第２の半導体チップ６の電極パッドの少なくとも一方に設けられた半田バンプにより形成される。そして、半田バンプ同士、もしくは半田バンプと電極パッドとを接続することによって、第１の半導体チップ４と第２の半導体チップ６とを電気的および機械的に接続するバンプ電極８が形成される。第１の実施形態の半導体装置１では、例えば高さ３０μｍ、形成ピッチ６０μｍのＳｎ−Ｃｕ合金からなる微細なバンプ電極８が適用されている。
【００１４】
第１の半導体チップ４と第２の半導体チップ６との間の隙間には、アンダーフィル樹脂９が充填されている。アンダーフィル樹脂９には、例えばエポキシ樹脂、アクリル樹脂、シリコーン樹脂、ポリイミド樹脂等が用いられ、例えばシリカ粉末等のフィラーを含むエポキシ樹脂が一般的である。アンダーフィル樹脂９の外周部はフィレット形状を有している。アンダーフィル樹脂９の一部は、第１の半導体チップ４と第２の半導体チップ６との隙間からはみ出して第２の半導体チップ６の端面（側面）を覆っている。アンダーフィル樹脂９のはみ出し部分がフィレット部９ａを形成している。
【００１５】
第１の半導体チップ４の上面、すなわち第２の半導体チップ６との接続面となる表面には、アンダーフィル樹脂９の熱硬化時や熱サイクル試験（ＴＣＴ）等により生じる応力を緩和する応力緩和層１０が設けられている。応力緩和層１０の弾性率が半導体チップ６の絶縁層を形成するシリカ（ＳｉＯx）や窒化珪素（ＳｉＮx）等より小さければ、応力の緩和効果を得ることができる。応力緩和層１０は弾性率が３０ＧＰａ以下の材料で形成することが好ましく、特にポリイミド樹脂、ＢＣＢ（ベンゾシクロブテン）樹脂、シリコーン樹脂、エポキシ樹脂等の絶縁樹脂で形成することがより好ましい。
【００１６】
応力緩和層１０を絶縁樹脂で形成した場合、その内部に第１の半導体チップ４の電極パッドの一部を再配線する再配線層（Ｃｕ配線層等）を形成することができる。このように、第１の半導体チップ４の表面に電極パッドの再配線層を形成すると共に、再配線層を応力緩和層１０として機能する絶縁樹脂層で覆うことによって、第１の半導体チップ４と第２の半導体チップ６との接続位置の自由度が向上する。また、フリップチップ接続する端子数が制約されることもないため、第１の半導体チップ４と第２の半導体チップ６との接続構造の自由度を大幅に高めることが可能となる。なお、第１の半導体チップ４は再配線された電極パッドを有するものに限られるものではない。
【００１７】
第２の半導体チップ６上には、第３の半導体チップ１１が接着剤層１２を介して接着されている。第３の半導体チップ１１の上面に設けられた電極パッド（図示せず）は、ボンディングワイヤ１３を介して配線基板２の配線網と電気的に接続されている。第１ないし第３の半導体チップ４、６、１１の組合せは特に限定されるものではないが、例えば第１および第３の半導体チップ４、１１がメモリチップで、第２の半導体チップ６がプロセッサ等のロジックチップの組合せが挙げられる。
【００１８】
第１、第２および第３の半導体チップ４、６、１１が実装された配線基板２の表面には、例えばエポキシ樹脂からなる封止樹脂層１４がモールド成形されている。半導体チップ４、６、１１は、ボンディングワイヤ７、１３等と共に封止樹脂層１４で一体的に封止されている。これらによって、ＣＯＣパッケージ構造を有する半導体装置１が構成されている。なお、半導体チップ４、６、１１は上述したメモリチップやロジックチップに限定されるものではなく、その一部はシリコンインターポーザ等であってもよい。
【００１９】
ＣＯＣパッケージにおけるチップ間接続にフリップチップ接続を適用した場合には、前述したようにアンダーフィル樹脂の両面が剛性の高い半導体チップに接着されるため、アンダーフィル樹脂の収縮が熱膨張係数の小さい半導体チップで制限されることになる。このようなＣＯＣパッケージを熱サイクル試験（ＴＣＴ）に供すると、ＴＣＴ時に生じる応力がアンダーフィル樹脂の端部に集中することになる。ここで、２個の半導体チップをフリップチップ接続したＣＯＣパッケージ（２段積みパッケージ）において、温度変化によりどのような応力が発生するかを確認するために応力シミュレーションを行った。
【００２０】
図２はＣＯＣパッケージ（２段積みパッケージ）の応力シミュレーション結果を模式的に示す図である。図２（ａ）は下段側チップ２１の厚さを２５０μｍ、上段側チップの厚さ２２を１３０μｍとした場合のシミュレーション結果であり、図２（ｂ）は下段側チップ２１の厚さを１５０μｍ、上段側チップの厚さ２２を１３０μｍとした場合のシミュレーション結果である。図２はアンダーフィル樹脂２３に生じる応力を濃淡で階調表示しており、濃い部分が高応力領域、薄い部分が低応力領域である。
【００２１】
図２（ａ）のＣＯＣパッケージにおいては、アンダーフィル樹脂２３のフィレット部２３ａの上段側チップ２２の側面と接触する領域に多大な応力が生じていることが分かる。図２（ａ）と図２（ｂ）との比較から明らかなように、この応力は下段側チップ２１の厚さに依存し、下段側チップ２１の厚さが厚いほど大きくなることが明らかとなった。そして、図２（ｂ）から明らかなように、下段側チップ２１の厚さを薄くすることで高応力領域が小さくなり、ＴＣＴ時に生じる応力が緩和されることが分かる。この応力シミュレーション結果をベースとして、さらに図１に示す半導体装置（３段積みパッケージ）１の応力シミュレーションを行った。その結果を表１に示す。
【００２２】
【表１】
2012015398.tif 000003
【００２３】
表１において、Ｔ１はフリップチップ接続された半導体チップ４、６のうちの下段側チップ（第１の半導体チップ４）の厚さ、Ｔ２は上段側チップ（第２の半導体チップ６）の厚さ、Ｔ3はその上に積層された第３の半導体チップ１１の厚さである。また、表１における高応力領域の長さは、応力シミュレーションにより応力値が３５ＭＰａ以上となった領域の長さであり、図２に示したようにフィレット部２３ａの上段側チップ２２の側面と接触する部分に生じる高応力領域の長さである。
【００２４】
表１から明らかなように、第１および第２の半導体チップ４、６の厚さの和（Ｔ１＋Ｔ２）に対する第１の半導体チップ４の厚さＴ１の比（Ｔ１／（Ｔ１＋Ｔ２））を０．６以下とすることによって、高応力領域の発生を抑制することができる。また、フリップチップ接続された第１および第２の半導体チップ４、６の上に第３の半導体チップ１１を積層することによって、さらに高応力領域の発生を抑制することができる。従って、アンダーフィル樹脂９のフィレット部９ａからの剥離を抑制することが可能となる。
【００２５】
フリップチップ接続された半導体チップ４、６の厚さの和（Ｔ１＋Ｔ２）は、２つの半導体チップ４、６の反りに関係し、この値が大きい方が反りが小さくなる。また、下段側チップ（第１の半導体チップ４）の厚さＴ１は、その剛性（柔らかさ）を決める因子であり、アンダーフィル樹脂９の変形量、特にフィレット部９ａの下部の変形量に大きく影響すると考えられる。従って、フリップチップ接続された半導体チップ４、６の厚さの和（Ｔ１＋Ｔ２）に対する下段側チップ（第１の半導体チップ４）の厚さＴ１の比（Ｔ１／（Ｔ１＋Ｔ２））を小さくすることによって、アンダーフィル樹脂９のフィレット部９ａへの応力集中を緩和することができる。
【００２６】
具体的には、Ｔ１／（Ｔ１＋Ｔ２）の値を０．６以下とすることによって、アンダーフィル樹脂９のフィレット部９ａに集中する応力を緩和することができ、これによりアンダーフィル樹脂９のフィレット部９ａからの剥離を抑制することが可能となる。なお、Ｔ１／（Ｔ１＋Ｔ２）の値が小さくしすぎると、第１の半導体チップ４の実用的な厚さを確保することが困難となるため、Ｔ１／（Ｔ１＋Ｔ２）の値は０．０２以上とすることが好ましい。さらに、第３の半導体チップ１１を積層することによって、フリップチップ接続された半導体チップ４、６の反りをさらに低減することができるため、アンダーフィル樹脂９のフィレット部９ａへの応力集中をより一層緩和することが可能となる。
【００２７】
そこで、半導体チップ４、６、１１の厚さを変えて作製した半導体装置１について、１２５℃〜−５５℃の熱サイクル試験（ＴＣＴ）を実施した。その結果を表２に示す。フリップチップ接続された半導体チップ４、６の厚さ比（Ｔ１／（Ｔ１＋Ｔ２））を０．６以下とした実施例１、２の半導体装置は、５００サイクルのＴＣＴ後においてもアンダーフィル樹脂９に剥離が生じていなかった。一方、厚さ比（Ｔ１／（Ｔ１＋Ｔ２））が０．６を超える比較例１の半導体装置では、５００サイクルのＴＣＴ後にアンダーフィル樹脂９のフィレット部９ａと第２の半導体チップ６の側面との間に剥離が生じていることが断面観察から確認された。さらに、比較例１においては一部でバンプ電極８による接続部も破断され、電気的な不良にも至っていることが確認された。
【００２８】
【表２】
2012015398.tif 000004
【００２９】
上述したように、フリップチップ接続された半導体チップ４、６の厚さの和（Ｔ１＋Ｔ２）に対する下段側チップ（第１の半導体チップ４）の厚さＴ１の比（Ｔ１／（Ｔ１＋Ｔ２））を０．６以下とすることによって、ＴＣＴ時におけるアンダーフィル樹脂９のフィレット部９ａへの応力集中を緩和することができる。従って、アンダーフィル樹脂９のフィレット部９ａからの剥離を抑制することが可能となる。フィレット部９ａへの応力集中の緩和に対しては、下段側チップ（第１の半導体チップ４）の上面に応力緩和層１０を設けることも有効である。これによって、フィレット部９ａへの応力集中をより一層緩和することができ、半導体装置１の信頼性を高めることが可能となる。
【００３０】
さらに、フリップチップ接続された半導体チップ４、６上に第３の半導体チップ１１を積層することも有効である。第３の半導体チップ１１を積層することでフリップチップ接続された半導体チップ４、６の反りを低減することができるため、アンダーフィル樹脂９のフィレット部９ａに加わる応力をより一層緩和することが可能となる。ここで、フリップチップ接続された半導体チップ４、６上に積層するチップは半導体チップに限られるものではなく、半導体チップと同様な剛性を有するチップ部材であればよい。例えば、シリコン、ＧａＮ、ＧａＡｓ、ガラス等からなるチップ部材を適用することができる。
【００３１】
第３の半導体チップ１１等のチップ部材を第２の半導体チップ６上に接着する接着剤層１２は、第１の半導体チップ４の表面に設けた応力緩和層１０と同様に、応力緩和効果を有する絶縁樹脂層で形成することが好ましい。応力緩和層を兼ねる接着剤層１２は、前述したように弾性率が３０ＧＰａ以下の絶縁樹脂からなることが好ましい。これによっても、アンダーフィル樹脂９のフィレット部９ａに加わる応力を緩和することができる。
【００３２】
（第２の実施形態）
図３は第２の実施形態による半導体装置３１を示している。なお、図１に示した半導体装置１と同一部分には同一符号を付し、その説明を一部省略する。図３に示す半導体装置３１において、配線基板２上には第１の実施形態と同様にフリップチップ接続された第１および第２の半導体チップ４、６が搭載されている。その上にはフリップチップ接続された第３および第４の半導体チップ３２、３３が搭載されている。
【００３３】
第２の半導体チップ６上には、第３の半導体チップ３２が接着剤層３４を介して接着されている。接着剤層３４は前述したように応力緩和層を兼ねることが好ましい。第３の半導体チップ３２上には、バンプ電極３５を介して第４の半導体チップ３３がフリップチップ接続されている。第３の半導体チップ３２の電極パッドの一部は、ボンディングワイヤ３６を介して配線基板２の配線網と電気的に接続されている。第３の半導体チップ３２と第４の半導体チップ３３との間の隙間には、アンダーフィル樹脂３７が充填されている。
【００３４】
第１の半導体チップ４の厚さＴ１と第２の半導体チップ６の厚さＴ２は、第１の実施形態と同様に（Ｔ１／（Ｔ１＋Ｔ２））≦０．６の関係を満足している。また、第１の半導体チップ４の上面には応力緩和層１０が設けられている。さらに、第２の半導体チップ６上には、応力緩和層を兼ねる接着剤層３４を介して第３の半導体チップ３２が積層されている。これらによって、アンダーフィル樹脂９のフィレット部９ａへの応力集中が緩和されるため、フィレット部９ａからの剥離を抑制することが可能となる。なお、第３および第４の半導体チップ３２、３３に関しても、第１および第２の半導体チップ４、６と同様な構成（厚さや応力緩和層等）を備えることが好ましい。
【００３５】
（第３の実施形態）
図４は第３の実施形態による半導体装置４１を示している。なお、図１に示した半導体装置１と同一部分には同一符号を付し、その説明を一部省略する。図４に示す半導体装置４１において、配線基板２上には第１の実施形態と同様に第１の半導体チップ４が接着剤層５を介して搭載されている。第１の半導体チップ４上には、Ｓｉ貫通ビア技術を適用して積層した積層チップ４２が搭載されている。
【００３６】
積層チップ４２は４個の半導体チップ４３Ａ、４３Ｂ、４３Ｃ、４３Ｄを有している。これら半導体チップ４３Ａ〜４３Ｄは積層されていると共に、それぞれ貫通ビア４４とバンプ電極４５を介して電気的に接続されている。そして、積層チップ４２のうちの最下段の半導体チップ４３Ａは、配線基板２上に搭載された第１の半導体チップ４にバンプ電極８を介してフリップチップ接続されている。第１の半導体チップ４と積層チップ４２との間の隙間には、アンダーフィル樹脂９が充填されている。
【００３７】
第１の半導体チップ４の厚さＴ１と積層チップ４２のうちの最下段の半導体チップ４３Ａの厚さＴ２は、第１の実施形態と同様に（Ｔ１／（Ｔ１＋Ｔ２））≦０．６の関係を満足している。また、第１の半導体チップ４の上面には応力緩和層１０が設けられている。これらによって、アンダーフィル樹脂９のフィレット部９ａへの応力集中が緩和されるため、フィレット部９ａからの剥離を抑制することが可能となる。
【００３８】
（第４の実施形態）
図５は第４の実施形態による半導体装置５１を示している。なお、図１に示した半導体装置１と同一部分には同一符号を付し、その説明を一部省略する。図５に示す半導体装置５１において、第１の半導体チップ４はリードフレーム５２のマウント部５３上に接着剤層５を介して搭載されている。第１の半導体チップ４の電極パッドの一部は、ボンディングワイヤ７を介してリードフレーム５２のリード部５４と電気的に接続されている。
【００３９】
図５に示す半導体装置５１は、回路基材としての配線基板２に代えてリードフレーム５２を適用する以外は第１の実施形態と同一構成を有している。すなわち、第１の半導体チップ４上には第２の半導体チップ６がフリップチップ接続されており、さらに第２の半導体チップ６上には第３の半導体チップ１１が積層されている。その他の構成も第１の実施形態の半導体装置１と同様とされている。
【００４０】
上述したように、ＣＯＣパッケージ構造を有する半導体装置における回路基材は、第１の実施形態等で示した配線基板２に限らず、第４の実施形態で示したリードフレーム５２を適用することができる。すなわち、実施形態の半導体装置は配線基板２やリードフレーム５２からなる回路基材を具備するものであって、配線基板２を使用した半導体パッケージ（ＢＧＡパッケージやＬＧＡパッケージ等）やリードフレーム５２を使用した半導体パッケージ（ＴＳＯＰ等）に適用することが可能である。
【００４１】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施し得るものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４２】
１，３１，４１，５１…半導体装置、２…配線基板、４…第１の半導体チップ、６…第２の半導体チップ、８…バンプ電極、９…アンダーフィル樹脂、９ａ…フィレット部、１０…応力緩和層、１１…第３の半導体チップ、２１…フリップチップ接続された下段側チップ、２２…フリップチップ接続された上段側チップ、２３…アンダーフィル樹脂、２３ａ…フィレット部、３２…第３の半導体チップ、３３…第４の半導体チップ、３５…バンプ電極、３７…アンダーフィル樹脂、４２…積層チップ、５２…リードフレーム。
【図１】
2012015398.tif 000005
【図２】
2012015398.tif 000006
【図３】
2012015398.tif 000007
【図４】
2012015398.tif 000008
【図５】
2012015398.tif 000009