(57)【要約】【課題】マルチレベル変換装置は、スイッチング時の電圧と電流の時間積分によるスイッチング損失の増大、高耐圧素子の使用による装置が大型化、高コスト化となる問題がある。【解決手段】電圧指令値に基づいて生成された出力電圧レベル信号とコンデンサの電圧及び出力電流を入力してスイッチング状態を選択するスイッチング状態選択部と、選択されたスイッチング状態を入力してスイッチング状態の転流を選択する転流シーケンス選択部を設ける。転流シーケンス選択部は、直列接続されたスイッチング素子のオン・オフ状態変化時にスイッチング状態を遷移させる転流手段を備え、出力電圧レベルが０と−Ｅ相互間及び０と＋Ｅ相互間での電圧切り替わり時に転流するようにしたものである。【選択図】  図１
2012210066.tif 000002
【特許請求の範囲】
【請求項１】
出力端子と直流電源間にそれぞれ接続されスイッチング素子と該各スイッチング素子の直流電源側端子間に接続されたコンデンサＣ１を有するセル１と、
セル１の各スイッチング素子とそれぞれ直列接続されたスイッチング素子からなるセル２と、
セル２の各スイッチング素子の直流電源側端子と直流電源の正負側間及びセル２の各スイッチング素子の直流電源側端子と直流電源の中性点側間にそれぞれ接続されたスイッチング素子からなるセル３と、
セル３の各スイッチング素子の直流電源側端子と直流電源の正負側間及びセル３の各スイッチング素子の直流電源側端子と直流電源の中性点側間にそれぞれ接続されたスイッチング素子からなるセル４と、
セル３とセル４間で直流電源の正側と中性点側間及び直流電源の負側と中性点側間にそれぞれ接続されたコンデンサＣ２０，３０を有し、各セルのスイッチングパターンを可変してスイッチング状態を選択するよう構成されたマルチレベルの変換装置において、
電圧指令値に基づいて生成された出力電圧レベル信号と前記コンデンサＣ１の電圧及び出力電流を入力してスイッチング状態を選択するスイッチング状態選択部と、選択されたスイッチング状態を入力してスイッチング状態の転流を選択する
転流シーケンス選択部を設け、
転流シーケンス選択部は、前記セル３の各スイッチング素子とセル４の各スイッチング素子がそれぞれ直列接続されたスイッチング素子のオン・オフ状態変化時にスイッチング状態を遷移させる転流手段を備えたことを特徴としたマルチレベル変換装置。
【請求項２】
前記転流手段によるスイッチング状態の遷移時に、前記コンデンサＣ２０，Ｃ３０の電圧を制御するよう構成したことを特徴とした請求項１記載のマルチレベル変換装置。
【請求項３】
前記転流手段によるスイッチング状態の遷移は、出力電圧レベルが０と−Ｅ相互間及び０と＋Ｅ相互間での電圧切り替わり時に行うことを特徴とした請求項１又は２記載のマルチレベル変換装置。
【請求項４】
前記スイッチング状態選択部は、出力電圧レベルが−２Ｅを出力するＶ１と、−Ｅを出力するＶ２，Ｖ３と、０を出力するＶ４，Ｖ５と、Ｅを出力するＶ６，Ｖ８のスイッチング状態への遷移選択機能を備え、
前記転流シーケンス選択部の転流手段は、出力電圧レベルが−Ｅを出力するＶ９，Ｖ１０と、Ｅを出力するＶ１１，Ｖ１２と、０を出力するＶ１３，Ｖ１４，Ｖ１５及びＶ１６の８個のスイッチング状態への遷移機能を備えたことを特徴とした請求項１乃至３の何れかに記載のマルチレベル変換装置。
【請求項５】
前記転流シーケンス選択部は、スイッチング状態がＶ２とＶ５間、
Ｖ３とＶ５間、Ｖ６とＶ４間、及びＶ７とＶ４間でそれぞれ転流するとき、３つのスイッチング状態の遷移で行うことを特徴とした請求項４記載のマルチレベル変換装置。
【請求項６】
前記転流シーケンス選択部は、転流動作によって発生した誤差電圧の算出機能を備え、算出された誤差電圧を前記電圧指令値と加算して補正された電圧指令値を生成するよう構成したことを特徴とした請求項１乃至５の何れかに記載のマルチレベル変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マルチレベル変換装置に係わり、特に装置の大型化を抑制し、直列接続する素子を制御するための補助回路や制御装置が不要なマルチレベル変換装置に関するものである。
【背景技術】
【０００２】
マルチレベル変換装置は、非特許文献や特許文献１、２において公知となっている。
図５は、非特許文献のFig２で提案されているマルチレベル変換装置の構成図で、この変換装置は図６で示す電圧指令と、位相をずらした４つの三角波キャリア信号の比較を行うことでＰＷＭ変調を行い、その結果にしたがって各スイッチング素子を動作させることで単相の５レベル出力が得られる。
【０００３】
双方向性のスイッチング素子を用いて構成される図５で示す回路では、スイッチング素子Ｓ１〜Ｓ１２のうち、Ｓ５とＳ７、Ｓ６とＳ８、Ｓ９とＳ１１、及びＳ１０とＳ１２は同じスイッチング状態になるように動作させる。また、Ｓ１とＳ２、Ｓ３とＳ４、Ｓ５・Ｓ７とＳ６・Ｓ８、及びＳ９・Ｓ１１とＳ１０・Ｓ１２は互いに反転のスイッチング状態になるように動作させる。その動作は図６で示すパターンにて制御される。すなわち、Vtr1〜 Vtr4はＰＷＭゲート信号を作成するためのキャリア信号で、Vtr1はＳ１とＳ２、 Vtr2 はＳ３とＳ４、Vtr3はＳ５・Ｓ６・Ｓ７・Ｓ８、及びVtr4はＳ９・Ｓ１０・Ｓ１１・Ｓ１２のＰＷＭゲート信号を作成する。
図５で示す回路を図６で示すように変調を行うと、Ｃ１〜Ｃ３のコンデンサ電圧は自動的にバランスが保たれることが、非特許文献の２ページ「Proposed concept」の項に記載されている。
【０００４】
図７は非特許文献のFig３で提案されている他の例で、図５で示す回路でのコンデンサＣ２，Ｃ３を取り除いたものである。図７の回路におけるスイッチング素子のＰＷＭ制御は、図８で示すように電圧指令値と４つの三角波キャリア信号を比較し、その時刻における出力電圧レベルの信号を得ている。出力電圧レベルは、−２Ｅ，−Ｅ，０，Ｅ，２Ｅの５レベルとなっており、この出力電圧レベルに従ったスイッチングパターンを表１から選択する。
【０００５】
【表１】
2012210066.tif 000003
【０００６】
５つの電圧レベルのうち、電圧レベル−Ｅ，０，Ｅにはそれぞれ２つのスイッチング状態（表１のV2とV3、V4とV5、V6とV7）が存在し、自由に選択が可能となっている。電圧レベル−Ｅ，Ｅの出力時には、電流がコンデンサＣ１を介して流れるため、その出力電流の大きさと方向にしたがってコンデンサＣ１の充放電が行われ、電圧が増加、または減少する。これにより、コンデンサ電圧と出力電流の方向を監視し、コンデンサ電圧が所望の値に近づくような適切なスイッチングパターンを選択することで、コンデンサＣ１の電圧値を制御することができる。Ｃ１のコンデンサ容量は図５で示すコンデンサＣ１〜Ｃ３の容量と同じでよいため、図５に比べて装置の小型化、低コスト化が可能となる。
また、図７の回路では、セル３，４としてスイッチング素子Ｓ５〜Ｓ１２の８個用いているが、図９で示すようにＳ５〜Ｓ８の４個とすることも可能となっている。その場合、スイッチング素子には２倍の電圧がかかるため、高い耐電圧を持つ素子の使用が必要となる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第４３６９４２５
【特許文献２】特許第４５４０７１４
【非特許文献】
【０００８】
“Active-Neutral-Clamped(ANPC)Multilevel Converter Technology” ,Barbosa他EPE2005
【発明の概要】
【発明が解決しようとする課題】
【０００９】
図５の回路を、図６で示すＰＷＭ制御方法を用いて制御すると、Ｃ１〜Ｃ３の各コンデンサが充放電するエネルギーの平均値は等しくなる。そのため、各コンデンサの充放電による電圧変動量を等しくしようとすると、各コンデンサの容量Ｃが同じである必要があり、図５の回路ではコンデンサの数量分だけ装置が大きくなる問題がある。
ここで、コンデンサの容量Ｃ＝Ｉ／（ΔＶ・ｆ）で、Ｉ＝電流ピーク値、ΔＶ＝コンデンサ電圧変動許容値、ｆ＝キャリア周波数、
図７の回路では、各スイッチング素子にかかる電圧を全て同じにする場合、Ｓ５とＳ９，Ｓ６とＳ１０，Ｓ７とＳ１１及びＳ８とＳ１２のスイッチング素子を２直列にしなければならず、出力電圧指令値の１周期に２回、電圧指令値の符号が変わるときに直列素子２つを同時にＯＮ→ＯＦＦまたはＯＦＦ→ＯＮにする必要がある。２つの素子を同時にＯＮ／ＯＦＦする際、ゲート回路などの周辺回路やスイッチング素子の特性により、スイッチの切り替わるタイミングが僅かにずれることで、直列素子２つのうち片方の素子に大きな電圧がかかり、その素子に損失・ストレスが集中する可能性があってスイッチング素子の故障原因となる。
【００１０】
複数の直列素子のスイッチングによる問題を解決するためには、受動素子で構成されるスナバ回路などの補助回路や、電圧検出機構などの制御回路を備えて、ＯＮ／ＯＦＦのタイミングを最適化したり、故障を防止するようなＯＮ／ＯＦＦ動作を行うアクティブゲートコントロールなどの制御が必要になって、電圧不均衡を防ぐための周辺回路や制御装置が必要となり、装置の大型化、高コスト化となる問題がある。また、補助回路によって装置の損失が増加するという問題も生じる。
【００１１】
図９のように構成すると、スイッチング素子の直列部がなくなるため補助回路は不要となるが、特に高電圧を出力するインバータに適用した場合、非常に高電圧でスイッチングを行うことになり、スイッチング時の電圧と電流の時間積分によるスイッチング損失の増大、高耐圧素子の使用による高コスト化、大型化の懸念がある。
【００１２】
本発明が目的とするとこは、図５に示す従来のマルチレベル変換装置におけるコンデンサＣ２，Ｃ３による装置の大型化を抑制し、且つ図７に示す従来のマルチレベル変換装置のスイッチング素子の直列接続構成に伴う問題点を解決したマルチレベル変換装置を提供することにある。
【課題を解決するための手段】
【００１３】
本発明の請求項１は、出力端子と直流電源間にそれぞれ接続されスイッチング素子と該各スイッチング素子の直流電源側端子間に接続されたコンデンサＣ１を有するセル１と、
セル１の各スイッチング素子とそれぞれ直列接続されたスイッチング素子からなるセル２と、
セル２の各スイッチング素子の直流電源側端子と直流電源の正負側間及びセル２の各スイッチング素子の直流電源側端子と直流電源の中性点側間にそれぞれ接続されたスイッチング素子からなるセル３と、
セル３の各スイッチング素子の直流電源側端子と直流電源の正負側間及びセル３の各スイッチング素子の直流電源側端子と直流電源の中性点側間にそれぞれ接続されたスイッチング素子からなるセル４と、
セル３とセル４間で直流電源の正側と中性点側間及び直流電源の負側と中性点側間にそれぞれ接続されたコンデンサＣ２０，３０を有し、各セルのスイッチングパターンを可変してスイッチング状態を選択するよう構成されたマルチレベルの変換装置において、
電圧指令値に基づいて生成された出力電圧レベル信号と前記コンデンサＣ１の電圧及び出力電流を入力してスイッチング状態を選択するスイッチング状態選択部と、選択されたスイッチング状態を入力してスイッチング状態の転流を選択する
転流シーケンス選択部を設け、
転流シーケンス選択部は、前記セル３の各スイッチング素子とセル４の各スイッチング素子がそれぞれ直列接続されたスイッチング素子のオン・オフ状態変化時にスイッチング状態を遷移させる転流手段を備えたことを特徴としたものである。
【００１４】
本発明の請求項２は、前記転流手段によるスイッチング状態の遷移時に、前記コンデンサＣ２０，Ｃ３０の電圧を制御するよう構成したことを特徴としたものである。
【００１５】
本発明の請求項３は、前記転流手段によるスイッチング状態の遷移は、出力電圧レベルが０と−Ｅ相互間及び０と＋Ｅ相互間での電圧切り替わり時に行うことを特徴としたものである。
【００１６】
本発明の請求項４は、前記スイッチング状態選択部は、出力電圧レベルが−２Ｅを出力するＶ１と、−Ｅを出力するＶ２，Ｖ３と、０を出力するＶ４，Ｖ５と、Ｅを出力するＶ６，Ｖ８のスイッチング状態への遷移選択機能を備え、
前記転流シーケンス選択部の転流手段は、出力電圧レベルが−Ｅを出力するＶ９，Ｖ１０と、Ｅを出力するＶ１１，Ｖ１２と、０を出力するＶ１３，Ｖ１４，Ｖ１５及びＶ１６の８個のスイッチング状態への遷移機能を備えたことを特徴としたものである。
【００１７】
本発明の請求項５は、前記転流シーケンス選択部は、スイッチング状態がＶ２とＶ５間、Ｖ３とＶ５間、Ｖ６とＶ４間、及びＶ７とＶ４間でそれぞれ転流するとき、３つのスイッチング状態の遷移で行うことを特徴としたものである。
【００１８】
本発明の請求項６は、前記転流シーケンス選択部は、転流動作によって発生した誤差電圧の算出機能を備え、算出された誤差電圧を前記電圧指令値と加算して補正された電圧指令値を生成するよう構成したことを特徴としたものである。
【発明の効果】
【００１９】
以上のとおり、本発明によれば、従来のマルチレベル変換装置が有する通常の８個のスイッチング状態への遷移に加えて、更に８個のスイッチング状態を設け、通常の８個のスイッチング状態の切り替わり時に、追加された８個のスイッチング状態を任意に組み合わせて遷移するものである。これにより、コンデンサＣ２０，Ｃ３０の容量を小さくすることができので、小型化及び低コスト化ができる。
また、図７で示すスイッチング素子を２直列にして同時にＯＮ→ＯＦＦ制御する従来のものと比較して、本発明ではスイッチング素子の直列接続部がなくなり、直列接続素子を制御するための補助回路や制御装置が不要になるものである。
さらに、直列接続・デットタイムによる異常電圧の発生が防止できる等の効果を奏するものである。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施形態を示すマルチレベル変換装置の構成図。
【図２】本発明のマルチレベル変換部の構成図。
【図３】本発明の制御アルゴリズム。
【図４】本発明の他のマルチレベル変換部の構成図。
【図５】従来のマルチレベル変換装置の構成図。
【図６】ＰＷＭ信号生成の説明図。
【図７】従来のマルチレベル変換装置の構成図。
【図８】ＰＷＭ信号生成の説明図。
【図９】従来のマルチレベル変換装置の構成図。
【発明を実施するための形態】
【００２１】
図１は、本発明の実施例を示す単相の電力変換装置を示したもので、回路構成自体は図５と同様に構成されるが、相違点はコンデンサＣ２０とＣ３０の容量が図５のＣ１，Ｃ２の容量よりも小さいものが使用される。なお、Ｃ１は図５と同容量ものが使用される。１は第１のセル（セル１）で、ＩＧＢＴなどの双方向性のスイッチング素子Ｓ１，Ｓ２と充放電用のコンデンサＣ１を有している。２はスイッチング素子Ｓ３，Ｓ４よりなる第２のセル（セル２）、３は第３のセル（セル３）で、スイッチング素子Ｓ５〜Ｓ８とコンデンサＣ２０，Ｃ３０を有している。４は第４のセル（セル４）で、スイッチング素子Ｓ９〜Ｓ１２を有している。
【００２２】
５は直流電源で、直流電源５の正極側と出力端子６間には、セル１〜４のスイッチング素子Ｓ１，Ｓ３，Ｓ５及びＳ９による直列回路が形成され、直流電源５の負極側と出力端子６間には、セル１〜４のスイッチング素子Ｓ２，Ｓ４，Ｓ８及びＳ１２による直列回路が形成されている。また、この直列回路と並列に、直流電源５の中性点と出力端子６間には、Ｓ１，Ｓ３，Ｓ６及びＳ１０の直列回路とＳ２，Ｓ４，Ｓ７及びＳ１１の直列回路が接続されている。
【００２３】
図１の回路においても、コンデンサＣ１，Ｃ２０，Ｃ３０の電圧は図５で示す従来と同様に電圧レベルＥに制御し、スイッチングパターンは、５レベルのうち、Ｅもしくは−Ｅの電圧出力時にはコンデンサＣ１の電圧が利用される。
また、セル３，４で同時にＯＮ／ＯＦＦ制御される２つのスイッチング素子Ｓ５とＳ７、Ｓ６とＳ８、Ｓ９とＳ１１及びＳ１０とＳ１２でＯＮ／ＯＦＦタイミングにずれが生じた場合、図５ではコンデンサＣ２，Ｃ３を介した電流経路が形成されてペア素子のうち片方の素子に電圧Ｅを越える過剰な電圧がかかり、また、スイッチング後に２つの素子間で電圧バランスが崩れる虞がある。
これを防止するために本発明は、従来のコンデンサＣ２，Ｃ３に対応するＣ２０，Ｃ３０の電圧を制御し、それぞれ直列接続されたスイッチング素子Ｓ５〜Ｓ１２のＯＮ／ＯＦＦ状態が変化するときに、転流シーケンスを用いた転流手段を用いるものである。以下本発明による転流動作について詳述する。
【００２４】
本発明では、表２で示すようにスイッチング状態を定義し、Ｖ１〜Ｖ１６による１６種のスイッチング状態（Switching State）を有している。
【００２５】
【表２】
2012210066.tif 000004
【００２６】
キャリア信号の傾きよりも電圧指令の傾きの方が小さいことを条件として、電圧レベルを２段以上スキップしない。
スイッチング状態Ｖ１〜Ｖ８のうち、セル３，４間で直列接続された素子のスイッチング状態は、Ｖ１〜Ｖ４が同じパターンであり、またＶ５〜Ｖ８が同じパターンとなることは表１と同じである。これはＶ４，Ｖ５を除くと、出力電圧（Phase Voltage）正の２Ｅ及びＥを出力する期間（Ｖ６，Ｖ７，Ｖ８）でＳ５，Ｓ７，Ｓ９，Ｓ１１はＯＮで固定、負の電圧−２Ｅ及び−Ｅを出力する期間（Ｖ１，Ｖ２，Ｖ３）でＳ６，Ｓ８，Ｓ１０，Ｓ１２はＯＮで固定となることを示している。
【００２７】
スイッチング素子切り替えによる損失や、出力電圧誤差を抑制するためには、なるべくスイッチング素子の状態変化を少なくした方がよいことから、図８における電圧指令が正の半周期ではＶ５〜Ｖ８を用いてＰＷＭを行い、電圧指令が負の半周期ではＶ１〜Ｖ４を用いてＰＷＭを行うことが望ましい。すなわち、Ｖ４，Ｖ５は電圧指令の符号に基づいて選択される。したがって、電圧指令が正から負に切り替わった以降の最初のスイッチング切り替え時に、電圧指令１周期に２回の直列接続素子が切り替わる。
【００２８】
直列接続素子の切り替わり時のスイッチング状態は次の通りとなる。
（１）．Ｖ４（出力電圧レベル０）←→Ｖ６，Ｖ７（出力電圧レベルＥ）では、Ｖ４からＶ６又はＶ７と、Ｖ６又はＶ７からＶ４への状態遷移。
（２）．Ｖ５（出力電圧レベル０）←→Ｖ２，Ｖ３（出力電圧レベル−Ｅ）では、Ｖ５からＶ２又はＶ３と、Ｖ２又はＶ３からＶ５への状態遷移。
【００２９】
上記（１）（２）のスイッチング状態遷移では、表２で示すセル（Cell）１〜４のうち、３つのセル、例えばＶ４→Ｖ６の場合ではセル２〜４の素子が同時に切り替わることになる。このとき、前述のように直列接続された素子のタイミングずれが発生したり、デットタイムによって想定外の電流経路が形成されて予期しない電圧出力が発生する可能性がある。この予期しない電圧発生を防止するために、表２で示すＶ９〜Ｖ１６の８種類のスイッチング状態が設けられている。
【００３０】
このスイッチング状態を遷移させる転流は次の通りである。
ア．Ｖ２とＶ５間の遷移（括弧内は各スイッチング状態における出力電圧レベル）
（ア）Ｖ２（−Ｅ）→Ｖ１５（０）→Ｖ９（−Ｅ）→Ｖ５（０）
（イ）Ｖ２（−Ｅ）→Ｖ１６（０）→Ｖ１０（−Ｅ）→Ｖ５（０）
イ．Ｖ３とＶ５間の遷移
（ア）Ｖ３（−Ｅ）→Ｖ１３（０）→Ｖ１０（−Ｅ）→Ｖ５（０）
（イ）Ｖ３（−Ｅ）→Ｖ１４（０）→Ｖ９（−Ｅ）→Ｖ５（０）
ウ．Ｖ６とＶ４間の遷移
（ア）Ｖ６（Ｅ）→Ｖ１５（０）→Ｖ１１（Ｅ）→Ｖ４（０）
（イ）Ｖ６（Ｅ）→Ｖ１６（０）→Ｖ１２（Ｅ）→Ｖ４（０）
エ．Ｖ７とＶ４間の遷移
（ア）Ｖ７（Ｅ）→Ｖ１３（０）→Ｖ１２（Ｅ）→Ｖ４（０）
（イ）Ｖ７（Ｅ）→Ｖ１４（０）→Ｖ１１（Ｅ）→Ｖ４（０）
上記ア〜エのように、Ｖ９Ｖ〜１６のスイッチング状態を利用することで３つのセルを同時に切り替える代わりに、３つのスイッチング状態の遷移で切り替えるものであり、一つの遷移では１つのスイッチング素子の切り替えとなる。
また、この遷移時間は非常に短い時間に設定することが可能である。ここでの短い時間とは、コンデンサＣ２０，Ｃ３０の電圧が変動しない程度であり、且つ出力電圧への影響が小さくなるように短い時間に設定することである。コンデンサＣ２０，Ｃ３０の容量もこの転流時間などを考慮して決定される。
また、上記のようにスイッチング状態を遷移することで、当初のスイッチング状態と最終のスイッチング状態における電圧レベル以外の電圧レベル、例えばＶ２からＶ５への遷移ならば−Ｅと０以外の電圧レベルの出力はなくなる。これにより出力電圧誤差や、サージ電圧の発生が抑制される。
【００３１】
上記ア〜エの各スイッチング状態遷移には、それぞれ２つの遷移パターンがあり、選択するパターンと出力電流の流れる方向によってコンデンサＣ２０，Ｃ３０が充放電される。
遷移アの場合を例にとると、出力端子６からの出力電流ｉ＞０の場合のコンデンサＣ３０は、ア．（ア）の遷移を選択するとＶ１５，Ｖ９のスイッチング状態の期間で放電して電圧が低下し、ア．（イ）の遷移を選択するとＶ１６，Ｖ１０のスイッチング状態期間で充電して電圧が上昇する。また、（ア）のＶ１５の期間ではコンデンサＣ１が充電され、（イ）のＶ１６の期間ではコンデンサＣ１が放電される。
したがって、コンデンサＣ２０，Ｃ３０の電圧値と出力電流の極性を用い、適切な遷移パターンを２つの中から選択することでコンデンサＣ２０，Ｃ３０の電圧を制御することができる。この制御によりコンデンサＣ１も同時に電圧変動するが、コンデンサＣ１の設定容量に対して転流期間が非常に短いために充放電量が僅かてあり、出力電圧Ｅ，−Ｅの出力時にコンデンサＣ１のみ独立に電圧制御が可能であることから、コンデンサＣ２０，Ｃ３０の電圧制御に伴うコンデンサＣ１の電圧変動は無視できる。
【００３２】
以上を踏まえ、変換装置を具体的に構成したものが図２である。
図２において、１１はＰＷＭ制御部で、負荷や所望する運転状態などから演算された電圧指令値を入力してキャリア比較変調や、三相の空間ベクトル変調などの手法を用いて出力電圧レベル信号を演算する。１２はＶ１〜Ｖ８のスイッチング状態選択部で、このスイッチング状態選択部１２は出力電圧レベル信号を入力してＶ１〜Ｖ８の何れかのスイッチング状態に変換する。
その際、コンデンサＣ１の電圧を制御するためにコンデンサＣ１の検出電圧を入力し、また、極性情報として変流器１６によって検出された出力電流を入力している。
【００３３】
１３は転流シーケンス選択部で、スイッチング状態Ｖ１〜Ｖ１６の間での転流選択を実行する。この転流シーケンス選択部１３では通常入力されたスイッチング状態をそのまま出力するが、スイッチング状態がＶ４とＶ６又はＶ７間、Ｖ５とＶ２又はＶ３間で変化が起きたときには、前述したア〜エの遷移シーケンスを用いて指定の転流時間ごとにスイッチング状態を切り替えて出力する。その転流シーケンス選択のために、出力電流の極性情報とコンデンサＣ２０，Ｃ３０の電圧情報が入力される。１４は駆動信号変換部で、変換テーブルを用いてスイッチング状態信号から１２個のスイッチング素子Ｓ１〜Ｓ１２のゲート信号に変換し、図１で示す構成のマルチレベル変換装置１５を介して負荷７を駆動する。そして、１１〜１６によって上記動作の制御ブロック１０を構成している。
【００３４】
図３は、スイッチング状態選択部１２及び転流シーケンス選択部１３による制御アルゴリズムを示したものである。
スイッチング状態が変化すると、ステップＳt１で現在のスイッチング状態が判断され、その状態がＶ２，Ｖ３，Ｖ６，Ｖ７以外のときにはステップＳt２でそのまま通常のスイッチング状態変化の選択を実行する。ステップＳt１でスイッチング状態がＶ２，Ｖ３，Ｖ６，Ｖ７に該当し、その状態がＶ２であった場合には、ステップＳt１０で次のスイッチング状態はＶ５であるか否かが判断され、Ｖ５の場合にはスイッチング状態は前述のＶ２，Ｖ５間でのア項の遷移となる。
【００３５】
すなわち、Ｓt１１でコンデンサ電圧と出力電圧Ｅの大きさを比較し、その結果、コンデンサ電圧＞ＥのときにはＳt１２で出力電流ｉが判断される。Ｓt１２で出力電流ｉがｉ＞０のときにはＳt１４でスイッチング状態のＶ２とＶ５間でア．（ア）の遷移となる。一方、Ｓt１１でコンデンサ電圧＜ＥのときにはＳt１３で出力電流ｉが判断され、出力電流ｉがｉ＜０のときにはＳt１５でスイッチング状態のＶ２とＶ５間でのア項（イ）で示す遷移となる。
【００３６】
以下同様にして、ステップＳt２０〜Ｓt２５のシーケンスではＶ７とＶ４間でのエ項の遷移となり、ステップＳt３０〜Ｓt３７のシーケンスではＶ３とＶ５間でのイ項の遷移となり、また、ステップＳt４０〜Ｓt４７のシーケンスではＶ６とＶ４間でのウ項の遷移となる。
【００３７】
図４は他の実施例を示したもので、図２と異なる点は加算部１７を設け、転流シーケンス選択部１３に発生する誤差電圧を加算部１７へフィードバックして電圧指令値と加算して補正し、補正された電圧指令値をＰＷＭ制御部１１に入力してスイッチングパターンの調整することで誤差電圧を補正する。
【００３８】
以上のように本発明によれば、従来のマルチレベル変換装置が有する通常の８個のスイッチング状態に加えて、更に８個のスイッチング状態を設け、通常の８個のスイッチング状態の切り替わり時に、追加された８個のスイッチング状態を任意に組み合わせて３つのスイッチング状態への遷移を行うものである。これにより、図５で示す従来の装置と比較してコンデンサＣ２０，Ｃ３０の容量を小さくすることができので、小型化及び低コスト化ができ、また、図７で示すスイッチング素子を２直列にして同時にＯＮ→ＯＦＦ制御する従来のものと比較して、本発明ではスイッチング素子の直列接続部がなくなり、直列接続素子を制御するための補助回路や制御装置が不要になるものである。
さらに、直列接続・デットタイムによる異常電圧の発生が防止できる等の効果を奏するものである。
【符号の説明】
【００３９】
１〜４…セル
５…直流電源
６…出力端子
７…負荷
１１…  ＰＷＭ制御部
１２…  スイッチング状態選択部
１３…  転流シーケンス選択部
１４…  駆動信号変換部
１５…  変換装置
１６…  変流器
１７…  加算部
【図１】
2012210066.tif 000005
【図２】
2012210066.tif 000006
【図３】
2012210066.tif 000007
【図４】
2012210066.tif 000008
【図５】
2012210066.tif 000009
【図６】
2012210066.tif 000010
【図７】
2012210066.tif 000011
【図８】
2012210066.tif 000012
【図９】
2012210066.tif 000013