(57)【要約】【課題】パッケージの使用する端子を変更するときに、無駄な電力を消費せず、且つチップの設計を容易にして、値が不定な信号を生じないようにすることを目的とする。【解決手段】本発明の集積回路１は、チップ３を搭載したパッケージ２に形成した入力、出力または入出力を行う端子１１〜１３と、チップ３に設けた機能ブロック４に端子１１〜１３からの信号を入力する入力バッファ３１Ｂ〜３３Ｂと機能ブロック４から端子１１〜１３に信号を出力する出力バッファ３１Ｃ〜３３Ｃとのうち少なくとも出力バッファ３１Ｃ〜３３Ｃを有するバッファ部３１〜３３と、端子１１〜１３が使用されていないときに、値が固定された固定信号を出力バッファ３１Ｃ〜３３Ｃに出力させる固定信号制御部４１〜４３と、を備えている。【選択図】  図１
2012199280.tif 000002
【特許請求の範囲】
【請求項１】
チップを搭載したパッケージに形成した入力、出力または入出力を行う端子と、
前記チップに設けた信号処理部に前記端子からの信号を入力する入力バッファと前記信号処理部から前記端子に信号を出力する出力バッファとのうち少なくとも前記出力バッファを有するバッファ部と、
前記端子が使用されていないときに、値が固定された固定信号を前記出力バッファに出力させる固定信号制御部と、
を備えたことを特徴とする集積回路。
【請求項２】
前記出力バッファに接続された前記入力バッファから前記信号処理部に入力される前記固定信号は前記信号処理部の動作を開始させない非アクティブ信号であること
を特徴とする請求項１記載の集積回路。
【請求項３】
前記固定信号制御部は、使用する前記端子が異なる複数種類の前記パッケージを識別する選択信号に基づいて、使用しない前記端子に対応する前記バッファ部の前記出力バッファに対して前記固定信号を出力すること
を特徴とする請求項１または２記載の集積回路。
【請求項４】
少なくとも入力端子と出力端子と入出力端子との３つの前記端子が前記パッケージに形成され、これら３つの端子に同じ構成の前記バッファ部を接続したこと
を特徴とする請求項３記載の集積回路。
【請求項５】
前記入力端子と前記入出力端子とのうち何れか１つの端子に前記選択信号を入力させたこと
を特徴とする請求項４記載の集積回路。
【請求項６】
請求項１乃至５の何れか１項に記載の集積回路を備えたこと
を特徴とするフィールド機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、所定の信号処理を行う集積回路およびこの集積回路を搭載したフィールド機器に関するものである。
【背景技術】
【０００２】
発電プラント、石油化学プラントその他の各種プラントではフィールド機器が設置されている。フィールド機器は圧力計や流量計、電流計、濃度計といった測定装置（センサ）を用いており、各センサが測定したデータ（測定データ）に対して所定の信号処理を行う。この信号処理はフィールド機器に搭載した集積回路が行う。
【０００３】
図３は従来の集積回路１０１の構成を示している。この集積回路１０１はパッケージ１０２にチップ１０３を搭載して構成している。パッケージ１０２には外部装置と接続される端子１１１〜１１６が形成されている。チップ１０３は機能ブロック１０４を設けており、この機能ブロック１０４が端子１１１〜１１６から入力される信号に基づいて所定の信号処理を行う。
【０００４】
機能ブロック１０４はＡ機能ブロック１０４ＡとＢ機能ブロック１０４Ｂとを有している。Ａ機能ブロック１０４とＢ機能ブロック１０４Ｂとはそれぞれ異なる信号処理を行う。このうちＡ機能ブロック１０４Ａは端子１１１〜１１３と対応しており、Ｂ機能ブロック１０４Ｂは端子１１４〜１１６と対応している。
【０００５】
チップ１０３はバッファ部１２１〜１２６を備えている。このうちバッファ部１２１〜１２３はＡ機能ブロック１０４Ａと接続されており、バッファ部１２４〜１２６はＢ機能ブロック１０４Ｂと接続されている。バッファ部１２１は外部装置から集積回路１０１に信号を入力するために設けており、パッド１２１Ａとプルアップ／プルダウン抵抗（以下、単に抵抗）１２１Ｂと入力バッファ１２１Ｃとを有して構成している。
【０００６】
パッド１２１Ａは端子１１１および入力バッファ１２１Ｃと接続される。抵抗１２１Ｂは入力値をＨｉｇｈまたはＬｏｗに固定するために設けている。端子１１１から入力された信号は入力バッファ１２１Ｃから機能ブロック１０４のＡ機能ブロック１０４Ａに入力される。
【０００７】
バッファ部１２２は集積回路１０１から外部装置に信号を出力するために設けており、パッド１２２Ａと抵抗１２２Ｂと出力バッファ１２２Ｃとを備えている。Ａ機能ブロック１０４Ａから出力された信号は出力バッファ１２２Ｃからパッド１２２Ａ、端子１１２を介して外部装置に出力される。
【０００８】
バッファ１２３は集積回路１０１と外部装置との間で入出力を行うために設けており、パッド１２３Ａと抵抗１２３Ｂと入力バッファ１２３Ｃと出力バッファ１２３Ｄとを備えている。端子１１３からパッド１２３Ａ、入力バッファ１２３Ｃを介してＡ機能ブロック１０４Ａに信号が入力される。また、Ａ機能ブロック１０４Ａから出力バッファ１２３Ｄ、パッド１２３Ａ、端子１１３を介して外部装置に信号が出力される。
【０００９】
バッファ部１２４は外部からの信号を入力するために設けており、パッド１２４Ａと入力バッファ１２４Ｂとを有している。外部からの信号は端子１１４からパッド１２４Ａ、入力バッファ１２４Ｂを介してＢ機能ブロック１０４Ｂに入力される。バッファ部１２５は集積回路１０１から外部に信号を出力するために設けており、パッド１２５Ａと出力バッファ１２５Ｂとを有している。Ｂ機能ブロック１０４Ｂからの信号は出力バッファ１２５Ｂ、パッド１２５Ａ、端子１１５を介して外部に出力される。
【００１０】
バッファ部１２６は集積回路１０１と外部装置との間で信号を入出力するために設けており、パッド１２６Ａと入力バッファ１２６Ｂと出力バッファ１２６Ｃとを有している。外部装置からの信号は、端子１１６、パッド１２６Ａ、入力バッファ１２６Ｂを介してＢ機能ブロック１０４Ｂに入力される。また、Ｂ機能ブロック１０４Ｂからの信号は出力バッファ１２６Ｃ、パッド１２６Ａ、端子１１６を介して外部に出力される。
【００１１】
ところで、集積回路１０１はパッケージ１０２にチップ１０３を搭載して構成する。このとき、機能ブロック１０４はＡ機能ブロック１０４ＡとＢ機能ブロック１０４Ｂとの２つの異なる機能を有しており、両方の機能が使用される場合もあるが、片方のみの機能が使用される場合もある。
【００１２】
ここでは、Ａ機能ブロック１０４ＡおよびＢ機能ブロック１０４Ｂの両方が使用される場合をパッケージαとし、Ｂ機能ブロック１０４Ｂのみが使用される場合をパッケージβとする。パッケージαの場合は全ての端子１１１〜１１６を使用するが、パッケージβの場合は端子１１１〜１１３は使用しない。
【００１３】
集積回路１０１は多種の用途に適用することができ、その用途に応じて使用する機能を変えている。つまり、パッケージαとパッケージβとを変えるようにしている。ただし、チップ１０３は共通的に使用して、パッケージ１０２のみを変更する。これにより、チップ１０３は統一的に共通使用でき、パッケージβの場合には使用する端子数を削減できる。
【００１４】
図３はパッケージαを示しており、図４はパッケージβを示している。図４に示すように、パッケージβの場合はパッケージαと比較して、端子１１１、１１２、１１３およびこれらに接続される信号線を削減できる。これにより、パッケージ１０２のサイズをコンパクトにすることができ、パッケージ１０２を実装する基板を縮小化できる。このため、コストダウンを実現できる。
【００１５】
前述したように、チップ１０３は共通的に使用しており、その構成はパッケージαとパッケージβとで変わりはない。従って、パッケージβの場合には、端子１１１〜１１３が使用されず、パッド１２１Ａ〜１２３Ａがオープン状態になる。このオープン状態になることにより、電圧状態が不安定になる。これにより、値が不定な信号が発生し、各バッファ部１２１〜１２６の入力バッファ或いは出力バッファが予期しない動作を行う。これにより、無駄な電力が消費される。また、値が不定な信号が発生してＡ機能ブロック１０４Ａに入力されることで、誤動作を起こすおそれもある。
【００１６】
このために、抵抗１２１Ｂ〜１２３Ｂを設けている。抵抗１２１Ｂ〜１２３Ｂはプルアップ／プルダウン抵抗であり、電源またはグランドに接続することにより、電圧レベルをＨｉｇｈまたはＬｏｗに固定する。これにより、パッド１２１Ａ〜１２３Ａがオープンになったとしても、信号を安定させることができ、誤作動を生じさせることがなくなる。
【００１７】
プルアップ／プルダウン抵抗ではなく、プルアップ／プルダウン用スイッチングトランジスタ（以下、単にトランジスタ）を使用して、不定な信号を生じさせないこともできる。図５はトランジスタを使用した例を示している。図１の構成と異なるのは、新たにパッケージ選択端子１１０およびバッファ部１２０を設けた点、抵抗１２１Ｂ〜１２３Ｂの代わりにトランジスタ１３１〜１３３を設けた点である。
【００１８】
パッケージ選択端子１１０は、パッケージαとパッケージβとの何れであるかを示すパッケージ選択信号を入力する端子である。バッファ部１２０はパッド１２０Ａと入力バッファ１２０Ｂとを有している。外部装置からパッケージ選択信号がパッケージ選択端子１１０に入力され、パッド１２０Ａ、入力バッファ１２０Ｂを介して、トランジスタ１３１〜１３３に入力される。
【００１９】
トランジスタ１３１〜１３３はスイッチングトランジスタであり、パッケージ選択信号がパッケージβを示している場合には、トランジスタ１３１〜１３３をオンにする。これにより、電圧レベルは固定される。一方、パッケージαである場合には、トランジスタ１３１〜１３３をオフにして端子１１１〜１１３とＡ機能ブロック１０４Ａとの間で信号の入出力を行う。
【００２０】
パッケージβの場合には、端子１１１〜１１３がオープン状態になる。ただし、トランジスタ１３１〜１３３をオンに制御していることから、電圧レベルは固定され、不定な値の信号が発生することがない。これにより、入力バッファ或いは出力バッファが予期しない動作を行うことがなく、Ａ機能ブロック４Ａが誤動作することをなくしている。この種の技術が例えば特許文献１に開示されている。
【先行技術文献】
【特許文献】
【００２１】
【特許文献１】特開２００８−２３５３９５号公報
【発明の概要】
【発明が解決しようとする課題】
【００２２】
従って、パッケージβを選択した場合には、パッド１２１Ａ〜１２３Ａがオープンになる。このために、図４のように抵抗１２１Ｂ〜１２３Ｂを用いている。ただし、抵抗１２１Ｂ〜１２３Ｂには、パッケージαにおいて入力変化時に電流が流れる。この電流により、無駄な電力が消費される。特に、フィールド機器においては、それほど多くの電源を供給することができないため、抵抗１２１Ｂ〜１２３Ｂによる電力消費の問題は大きくなる。
【００２３】
この点、図５のようにトランジスタ１３１〜１３３を使用することにより、無駄な電力消費を回避することはできる。ただし、新たにトランジスタ１３１〜１３３を追加することにより、チップ１０３の設計が複雑になる。チップ１０３は論理回路により構成されており、チップ１０３は論理回路を組み合わせて設計される。
【００２４】
このときに、アナログ回路であるトランジスタ１３１〜１３３を追加すると、論理回路の組合せだけでチップ１０３を構成することができなくなる。つまり、論理回路を組み合わせて設計するだけでは、所望の機能を有するチップ１０３が得られなくなる。これにより、トランジスタのレベルからの設計が要求されるため、チップ１０３の設計が格段に困難になる。
【００２５】
特に、論理回路によりチップ１０３を構成するときには、ＡＮＤ回路やＯＲ回路等の論理回路を組み合わせて所定の機能を持たせたライブラリを使用する。このライブラリを使用することで、複雑な機能を有するチップ１０３の設計を大幅に単純化している。この点、トランジスタ１３１〜１３３を追加すると、必然的にライブラリを使用することができなくなることから、設計が格段に困難になる。
【００２６】
そこで、本発明は、パッケージの使用する端子を変更するときに、無駄な電力を消費せず、且つチップの設計を容易にして、値が不定な信号を生じないようにすることを目的とする。
【課題を解決するための手段】
【００２７】
以上の課題を解決するため、本発明の集積回路は、チップを搭載したパッケージに形成した入力、出力または入出力を行う端子と、前記チップに設けた信号処理部に前記端子からの信号を入力する入力バッファと前記信号処理部から前記端子に信号を出力する出力バッファとのうち少なくとも前記出力バッファを有するバッファ部と、前記端子が使用されていないときに、値が固定された固定信号を前記出力バッファに出力させる固定信号制御部と、を備えたことを特徴とする。
【００２８】
この集積回路によれば、端子が使用されていないときには固定信号をバッファ部の出力バッファに出力している。これにより、端子を使用しないときでも、値が不定な信号を生じなくなる。固定信号制御部は抵抗やトランジスタではなく論理回路で構成できるため、無駄な電力を消費せず、チップの設計も容易になる。
【００２９】
また、前記出力バッファに接続された前記入力バッファから前記信号処理部に入力される前記固定信号は前記信号処理部の動作を開始させない非アクティブ信号であることを特徴とする。固定信号を非アクティブ信号とすれば、信号処理部は動作を行うことがない。これにより、使用しない信号処理部が誤動作することを回避することができる。
【００３０】
また、前記固定信号制御部は、使用する前記端子が異なる複数種類の前記パッケージを識別する選択信号に基づいて、使用しない前記端子に対応する前記バッファ部の前記出力バッファに対して前記固定信号を出力することを特徴とする。これにより、選択されたパッケージに応じて、使用しない端子に対応して固定信号を出力することができ、値の不定な信号を生じさせないことができる。
【００３１】
また、少なくとも入力端子と出力端子と入出力端子との３つの前記端子が前記パッケージに形成され、これら３つの端子に同じ構成の前記バッファ部を接続したことを特徴とする。入力端子と出力端子と入出力端子とに接続するバッファ部を同じ構成とすることで、各端子で使用するバッファ部の構成を異ならせなくてもよいため、設計の容易性が向上する。
【００３２】
また、前記入力端子と前記入出力端子とのうち何れか１つの端子に前記選択信号を入力させたことを特徴とする。これにより、選択信号を入力させる専用の端子を設ける必要がなくなることから、端子数を削減でき、パッケージサイズのコンパクト化を図ることができる。
【００３３】
また、前述の何れかの集積回路をフィールド機器に備えることができる。フィールド機器は測定したデータに対して所定の信号処理を行うため、フィールド機器に集積回路を搭載して、この集積回路が測定データの信号処理を行うようにすることができる。
【発明の効果】
【００３４】
本発明は、チップを搭載したパッケージに形成した端子を使用しないときに、バッファ部の出力バッファに固定信号を出力するようにしている。これにより、値が不定な信号が生じることがなくなる。固定信号制御部は抵抗やトランジスタではなく、論理回路で構成しているため、無駄な電力を消費することがなく、チップの設計が容易になる。
【図面の簡単な説明】
【００３５】
【図１】実施形態におけるパッケージαの集積回路の構成を示すブロック図である。
【図２】実施形態におけるパッケージβの集積回路の構成を示すブロック図である。
【図３】従来のパッケージαの集積回路の構成を示すブロック図である。
【図４】従来のパッケージβの集積回路の構成を示すブロック図である。
【図５】トランジスタを用いたときの集積回路の構成を示すブロック図である。
【発明を実施するための形態】
【００３６】
以下、図面を参照して、本発明の実施形態について説明する。なお、本実施形態の集積回路はフィールド機器に備えられている場合について説明している。フィールド機器は、圧力計や流量計、電流計、オシロスコープ、濃度計といった測定装置（センサ）が測定したデータ（測定データ）に対して所定の信号処理を行っており、この信号処理を集積回路が行っている。勿論、本実施形態の集積回路はフィールド機器以外の装置に適用することができる。
【００３７】
図１は本実施形態の集積回路（ＩＣ）１を示している。集積回路１はパッケージ２にチップ３を搭載して構成している。このうちパッケージ２は異なる種類（パッケージαおよびパッケージβ）を用いることができる。パッケージαは全ての端子を使用し、パッケージβはパッケージαの一部の端子を使用していない。一方、異なる種類のパッケージ２が適用されたとしても、チップ３は共通的に同じものが使用される。
【００３８】
パッケージ２には端子１０〜１６が形成されている。これら端子１０〜１６は外部装置との間で信号の入力、出力または入出力を行うために設けている。図１は全ての端子１０〜１６を使用するパッケージαを示している。このパッケージ２にチップ３の入出力パッドがボンディング等により接続されている。
【００３９】
チップ３は集積回路１の機能を果たす回路になる。このチップ３は機能ブロック４とバッファ部３０〜３６と固定信号制御部（図中では制御部）４１〜４３とを備えて構成している。図１に示したチップ３を構成する各部は全て論理回路により構成されている。
【００４０】
機能ブロック４は信号処理を行う論理回路（信号処理部）であり、ここではそれぞれ異なる機能（Ａ機能およびＢ機能）を持つＡ機能ブロック４ＡとＢ機能ブロック４Ｂとを有している。例えば、Ａ機能は流量を演算し、Ｂ機能は圧力を演算することができる。ここでは、機能ブロック４は２つの機能を有しているが、１つの機能を有していてもよいし、３つ以上の機能を有していてもよい。
【００４１】
以下では、Ａ機能およびＢ機能の両者を使用する場合のチップ３を搭載するためのパッケージ２をパッケージα、Ｂ機能のみを使用する場合のチップ３を搭載するためのパッケージ２をパッケージβとする。
【００４２】
バッファ部３０〜３６は、端子１０〜１６から入力された信号を機能ブロック４に出力し、または機能ブロック４から出力され信号を端子１０〜１６に出力する回路である。バッファ部３０は端子１０に対応しており、パッド３０Ａと入力バッファ３０Ｂとを有している。パッド３０Ａは端子１０と接続されており、端子１０から入力された信号が入力バッファ３０Ｂからチップ３の内部に出力される。端子１０から入力される信号はパッケージαであるかパッケージβであるかを識別する選択信号（パッケージ選択信号）になる。
【００４３】
バッファ部３１は端子１１に対応しており、パッド３１Ａと入力バッファ３１Ｂと出力バッファ３１Ｃとを有する双方向バッファである。端子１１は入力端子であり、外部装置から入力した信号がパッド３１Ａから入力され、入力バッファ３１ＢからＡ機能ブロック４Ａに入力される。入力バッファ３１Ｂは出力バッファ３１Ｃに接続されている。
【００４４】
バッファ部３２は端子１２に対応しており、パッド３２Ａと入力バッファ３２Ｂと出力バッファ３２Ｃとを有する双方向バッファである。Ａ機能ブロック４Ａが出力した信号が出力バッファ３２Ｃ、パッド３２Ａ、端子１２から外部装置に出力される。従って、端子１２は出力端子になる。出力バッファ３２Ｃは入力バッファ３２Ｂと接続されている。
【００４５】
バッファ部３３は端子１３に対応しており、パッド３３Ａと入力バッファ３３Ｂと出力バッファ３３Ｃとを有する双方向バッファである。端子１３は入力および出力を行うための入出力端子であり、外部装置との間で信号を入出力する。つまり、端子１３から入力された信号は入力バッファ３３ＢによりＡ機能ブロック４Ａに入力され、Ａ機能ブロック４Ａが出力した信号は出力バッファ３３Ｃにより端子１３から外部装置に出力される。
【００４６】
以上のバッファ部３１〜３３はＡ機能ブロック４Ａに対応している。一方、バッファ部３４〜３６はＢ機能ブロック４Ｂに対応している。このうち、バッファ部３４は端子１４に対応しており、パッド３４Ａと入力バッファ３４Ｂとを有している。端子１４は入力端子になっており、外部装置から入力した信号がパッド３４Ａを介して入力バッファ３４ＢからＢ機能ブロック４Ｂに入力される。
【００４７】
バッファ部３５は端子１５に対応しており、パッド３５Ａと出力バッファ３５Ｂとを有している。端子１５は出力端子になっており、Ｂ機能ブロック４Ｂが出力した信号が出力バッファ３５Ｂ、パッド３５Ａ、端子１５から外部装置に出力される。バッファ部３６は端子１６に対応しており、パッド３６Ａと入力バッファ３６Ｂと出力バッファ３６Ｃとを有している。端子１６は入出力端子になっており、外部装置から入力した信号が入力バッファ３６ＢからＢ機能ブロック４Ｂに入力される。また、Ｂ機能ブロック４Ｂが出力した信号が出力バッファ３６Ｃから外部装置に出力される。
【００４８】
固定信号制御部４１は固定値出力部（図中ではＦＩＸ）５１と非アクティブ信号生成部（図中ではＮＡＣＴ）５２と出力選択回路５３とディゼーブル信号生成部（図中ではＤＩＳ）５４とイネーブル信号生成部（図中ではＥＮＢ）５５と出力制御選択回路５６とを備えて構成している。この固定信号制御部４１はバッファ部３１に固定信号を出力するように制御を行う論理回路である。
【００４９】
固定値出力部５１は固定された値を固定値ＦＩＸとして出力する。非アクティブ信号生成部５２はＡ機能ブロック４Ａが動作を開始しないような固定された値の非アクティブ信号ＮＡＣＴを生成して出力する。これら固定値ＦＩＸおよび非アクティブ信号ＮＡＣＴは固定された値の信号であり、固定信号となる。出力選択回路５３は、バッファ部３０から出力されるパッケージ選択信号に基づいて、固定値ＦＩＸまたは非アクティブ信号ＮＡＣＴの何れかを選択して出力バッファ３１Ｃに出力する。
【００５０】
ディゼーブル信号生成部５４は出力バッファ３１Ｃを駆動させないディゼーブル信号ＤＩＳを生成して出力する。イネーブル信号生成部５５は出力バッファ３１Ｃを駆動させるイネーブル信号ＥＮＢを生成して出力する。出力制御選択回路５６は、パッケージ選択信号に基づいて、ディゼーブル信号ＤＩＳまたはイネーブル信号ＥＮＢの何れかを選択して出力バッファ３１Ｃに出力する。
【００５１】
固定信号制御部４２は固定値出力部６１と出力選択回路６２とイネーブル信号生成部６３と出力制御選択回路６４とを備えて構成している。固定値出力部６１は固定された値を固定値ＦＩＸとして出力する。出力選択回路６２は固定値ＦＩＸまたはＡ機能ブロック４Ａが出力する信号の何れかを選択して出力バッファ３２Ｃに出力する。イネーブル信号生成部６３は出力バッファ３２Ｃを駆動させるイネーブル信号ＥＮＢを出力する。出力制御選択回路６４はイネーブル信号ＥＮＢまたはＡ機能ブロック４Ａが出力する信号の何れかを選択して出力バッファ３２Ｃに出力する。
【００５２】
固定信号制御部４３は非アクティブ信号生成部７１と出力選択回路７２とイネーブル信号生成部７３と出力制御選択回路７４とを備えて構成している。非アクティブ信号生成部７１はＡ機能ブロック４Ａを駆動させない固定された値の非アクティブ信号ＮＡＣＴを生成して出力する。
【００５３】
出力選択回路７２は非アクティブ信号ＮＡＣＴまたはＡ機能ブロック４Ａが出力する信号のうち何れかを選択して出力バッファ３３Ｃに出力する。イネーブル信号生成部７３は出力バッファ３３Ｃを駆動させるイネーブル信号ＥＮＢを出力する。出力制御選択回路７４はイネーブル信号ＥＮＢまたはＡ機能ブロック４Ａから出力される信号のうち何れかを選択して出力バッファ３３Ｃに出力する。
【００５４】
次に、動作について説明する。Ａ機能ブロック４ＡおよびＢ機能ブロック４Ｂの両者を使用する場合には、パッケージαを選択する。つまり、端子１０〜１６を形成したパッケージ２にチップ３を搭載する。このとき、外部装置から入力されるパッケージ選択信号は、パッケージαが選択されたことを示す信号（Ｌｏｗ）になっている。なお、パッケージαが選択されたことをＨｉｇｈによって示してもよい。
【００５５】
このパッケージ選択信号が端子１０から入力され、パッド３０Ａからバッファ部３０に入力される。そして、パッケージ選択信号は入力バッファ３０Ｂから各固定信号制御部４１〜４３に出力される。従って、出力選択回路５３、６２、７２および出力制御選択回路５６、６４、７４はパッケージ選択信号がＬｏｗであることを認識する。
【００５６】
固定信号制御部４１の出力選択回路５３は、パッケージ選択信号がＬｏｗのときには固定値出力部５１が出力する固定値ＦＩＸを選択する。また、出力制御選択回路５６はパッケージ選択信号がＬｏｗであるときには、ディゼーブル信号生成部５４のディゼーブル信号ＤＩＳを選択する。このため、出力バッファ３１Ｃは駆動されない。この点、出力バッファ３１Ｃを駆動させないため、出力選択回路５３は固定値ＦＩＸではなく、非アクティブ信号ＮＡＣＴを選択するようにしてもよい。
【００５７】
端子１１は入力端子であるが、バッファ部３１は双方向バッファで構成している。よって、ディゼーブル信号ＤＩＳを有効にして、出力バッファ３１Ｃを駆動させないようにしている。これにより、外部装置から入力した信号が、端子１１、パッド３１Ａ、入力バッファ３１Ｂを介してＡ機能ブロック４Ａに入力される。
【００５８】
固定信号制御部４２の出力選択回路６２は、パッケージ選択信号がＬｏｗのときにはＡ機能ブロック４Ａが出力する信号を選択する。また、出力制御選択回路６４はパッケージ選択信号がＬｏｗのときにはＡ機能ブロック４Ａが出力する信号を選択する。Ａ機能ブロック４Ａが出力選択回路６２に出力する信号に同期して、Ａ機能ブロック４Ａは出力制御選択回路６４にイネーブルとなる信号を出力する。これにより、Ａ機能ブロック４Ａが信号を出力したときに出力バッファ３２Ｃはイネーブルになり、Ａ機能ブロック４Ａが出力した信号が出力バッファ３２Ｃ、パッド３２Ａ、端子１２から外部装置に出力される。
【００５９】
固定信号制御部４３の出力選択回路７２は、パッケージ選択信号がＬｏｗのときにはＡ機能ブロック４Ａが出力する信号を選択する。また、出力制御選択回路７４は、パッケージ選択信号がＬｏｗのときにはＡ機能ブロック４Ａが出力する信号を選択する。Ａ機能ブロック４Ａが出力選択回路７２に信号を出力する信号に同期して、Ａ機能ブロック４Ａは出力制御選択回路７４にイネーブルとなる信号を出力する。
【００６０】
これにより、Ａ機能ブロック４Ａが信号を出力したときに出力バッファ３３Ｃはイネーブルになり、Ａ機能ブロック４Ａが出力したい信号が出力バッファ３３Ｃ、パッド３３Ａ、端子１３から外部装置に出力される。端子１３は出力だけでなく入力も行う入出力端子である。よって、外部装置から入力された信号は端子１３からパッド３３Ａ、入力バッファ３３Ｂを介してＡ機能ブロック４Ａに入力される。
【００６１】
端子１４は入力端子になっており、外部装置から端子１４に入力された信号が端子１４、パッド３４Ａ、入力バッファ３４ＢからＢ機能ブロック４Ｂに入力される。また、端子１５は出力端子になっており、Ｂ機能ブロック４Ｂが出力した信号が出力バッファ３５Ｂ、パッド３５Ａ、端子１５から外部装置に出力される。
【００６２】
また、端子１６は入出力端子になっており、外部装置から端子１６に入力された信号が端子１６、パッド３６Ａ、入力バッファ３６ＢからＢ機能ブロック４Ｂに入力される。そして、Ｂ機能ブロック４Ｂが出力した信号が出力バッファ３６Ｃ、パッド３６Ａ、端子１６から外部装置に出力される。
【００６３】
以上により、Ａ機能ブロック４ＡおよびＢ機能ブロック４Ｂと外部装置との間で信号の入力、出力および入出力を行うことができる。次に、パッケージβ（Ｂ機能ブロック４Ｂのみを使用する場合）について説明する。パッケージβはパッケージαとは異なる種類のパッケージであるが、チップ３は同じ構成のものを共通的に使用する。
【００６４】
図２はパッケージβの構成を示している。つまり、端子１１〜１３および端子１１〜１３とパッド３１Ａ〜３３Ａとの間を接続する信号線が削減されている。よって、パッケージαとは使用する端子が異なっている。このため、各バッファ部３１〜３３のパッド３１Ａ〜３３Ａはオープン状態になっている。これにより、不定な値の信号が生じる。この不定な値の信号により各バッファ部３１〜３３の入力バッファ、出力バッファが予期しない動作を行い、不定な値の信号がＡ機能ブロック４Ａに入力される。これにより、誤動作を生じる。
【００６５】
このために、固定信号制御部４１〜４３を設けている。パッケージβが選択された場合には、外部装置から集積回路１にパッケージ選択信号がＨｉｇｈ（またはＬｏｗでもよい）で入力される。従って、端子１０からＨｉｇｈのパッケージ選択信号が入力され、パッド３０Ａ、入力バッファ３０Ｂを介して固定信号制御部４１〜４３に入力される。
【００６６】
固定信号制御部４１の出力選択回路５３は、パッケージ選択信号がＨｉｇｈになっているときには、非アクティブ信号生成部５２が出力する非アクティブ信号ＮＡＣＴを選択する。また、出力制御選択回路５６は、パッケージ選択信号がＨｉｇｈになっているときには、イネーブル信号ＥＮＢを選択する。
【００６７】
これにより、出力バッファ３１Ｃからは非アクティブ信号ＮＡＣＴが出力される。パッド３１Ａはオープン状態になっているため、非アクティブ信号ＮＡＣＴは入力バッファ３１ＢからＡ機能ブロック４Ａに入力される。非アクティブ信号ＮＡＣＴは固定信号になっており、パッケージβが選択されているときには、常に非アクティブ信号ＮＡＣＴがＡ機能ブロック４Ａに入力される。
【００６８】
非アクティブ信号ＮＡＣＴはＡ機能ブロック４Ａの動作を開始させない信号になる。よって、Ａ機能ブロック４Ａは常に非アクティブの状態、つまり動作を行わない状態になっている。よって、パッド３１Ａがオープン状態になっていたとしても、Ａ機能ブロック４Ａが誤動作を行うことがなくなる。また、固定された非アクティブ信号ＮＡＣＴがバッファ部３１に入力されるため、入力バッファ３１Ｂおよび出力バッファ３１Ｃが予期しない動作を行うことがなく、無駄に電力を消費することがない。
【００６９】
固定信号制御部４２の出力選択回路６２は、パッケージ選択信号がＨｉｇｈになっているときには、固定値出力部６１が出力する固定値ＦＩＸを選択する。また、出力制御選択回路６４はイネーブル信号生成部６３が出力するイネーブル信号ＥＮＢを選択する。
【００７０】
これにより、出力バッファ３２Ｃからは固定値ＦＩＸが出力される。この固定値ＦＩＸは入力バッファ３２Ｂに入力される。なお、入力バッファ３２Ｂの先には何も接続されていないため、固定値ＦＩＸは他の回路には入力されない。従って、バッファ部３２の入力バッファ３２Ｂおよび出力バッファ３２Ｃには固定値ＦＩＸが入力されるため、予期しない動作を行うことがない。これにより、無駄に電力を消費することがなくなる。
【００７１】
固定信号制御部４３の出力選択回路７２は、パッケージ選択信号がＨｉｇｈになっているときには、非アクティブ信号生成部７１が生成する非アクティブ信号ＮＡＣＴを選択する。また、出力制御選択回路７４はイネーブル信号生成部７３が生成するイネーブル信号ＥＮＢを選択する。
【００７２】
これにより、出力バッファ３３Ｃからは固定された非アクティブ信号ＮＡＣＴが出力される。パッド３３Ａはオープン状態になっているため、非アクティブ信号ＮＡＣＴは入力バッファ３３ＢからＡ機能ブロック４Ａに入力される。非アクティブ信号ＮＡＣＴはＡ機能ブロック４Ａの動作を開始させない信号であるため、Ａ機能ブロック４Ａは常に非アクティブの状態になっている。
【００７３】
よって、Ａ機能ブロック４Ａは動作を行うことがない。これにより、パッド３３Ａがオープン状態になっていたとしても、値の不定な信号がＡ機能ブロック４Ａに入力されることがない。従って、Ａ機能ブロック４Ａが誤動作を起こすことがない。また、値が固定された非アクティブ信号ＮＡＣＴをバッファ部３３に入力しているため、入力バッファ３３Ｂおよび出力バッファ３３Ｃが予期しない動作を行うことがない。このため、無駄な電力が消費されることもなくなる。
【００７４】
パッケージβの場合、パッケージαと同じチップ３は共通的に使用するが、端子１１〜１３は使用していない。これにより、端子数を削減でき、端子に接続される信号線も削減できることから、パッケージβの実装面積を小さくできる。これにより、パッケージサイズをコンパクトにでき、回路も単純化する。
【００７５】
このときに、チップ３の回路には変更がないため、パッケージβではパッド３１Ａ〜３３Ａがオープン状態になる。このために、固定信号制御部４１〜４３が固定信号として固定値ＦＩＸまたは非アクティブ信号ＮＡＣＴを選択して出力するようにしている。これにより、入力バッファ３１Ｂ〜３３Ｂおよび出力バッファ３１Ｃ〜３３Ｃが予期しない動作を行うことがない。また、値の不定な信号がＡ機能ブロック４Ａに入力されることがなくなり、誤作動を起こすこともない。
【００７６】
これを、プルアップ／プルダウン抵抗を用いることなく、論理回路の固定信号制御部４１〜４３により実現している。従って、プルアップ／プルダウン抵抗に電流が流れることにより、全端子を使用するパッケージαのときに無駄な電力が消費されるという問題は生じない。また、アナログ回路のトランジスタを用いることなく、論理回路である固定信号制御部４１〜４３により前記の動作を実現している。
【００７７】
これにより、チップ３の各部を論理回路で構成できる。つまり、固定信号制御部４１〜４３を含めた各部を論理回路の組み合せによって実現することができる。このため、論理回路の組み合わせでチップ３を設計できることから、設計の容易性が向上する。特に、論理回路を組み合わせて所定の機能を持たせたライブラリを予め用意しておき、このライブラリを使用してチップ３の設計が可能になることから、設計は格段に容易になる。
【００７８】
また、全てのバッファ部３１〜３３を双方向バッファで構成したが、少なくとも入力または入出力を行うためのバッファ部３１、３３は双方向バッファで構成する必要があるが、出力を行うためのバッファ部３２は双方向バッファで構成しなくてもよい。つまり、バッファ部３１〜３３には少なくとも出力バッファ３１Ｃ〜３３Ｃを設ければよく、バッファ部３２の入力バッファ３２Ｂを省略することはできる。
【００７９】
つまり、バッファ部３２はＡ機能ブロック４Ａから外部装置に信号を出力するために設けており、Ａ機能ブロック４Ａに信号が入力されることはない。このために、入力バッファ３２Ｂの先をＡ機能ブロック４Ａに接続していない。ただし、少なくとも出力バッファ３２Ｂは設ける必要があることから、この出力バッファ３２Ｂが予期しない動作を行わないように、固定値ＦＩＸ（固定信号）を出力するようにしている。
【００８０】
このとき、バッファ部３２についても双方向バッファで構成すると、バッファ部３１Ｂ〜３３Ｂまで全て同じ回路構成とすることができる。これにより、バッファ部３１Ｂ〜３３Ｂに異なる種類の回路構成を用意する必要がないことから、設計の容易性が向上する。
【００８１】
以上において、集積回路１はパッケージαとパッケージβとの何れかを選択可能にしているが、３つ以上のパッケージを選択するようにしてもよい。例えば、Ａ機能ブロック４Ａのみを使用する場合（パッケージγ）も追加してもよい。この場合には、Ｂ機能ブロック４Ｂに対応するバッファ部３４、３５、３６をバッファ部３１、３２、３３と同じ構成にする。つまり、バッファ部３４〜３６を双方向バッファで構成する。
【００８２】
これにより、Ａ機能ブロック４Ａのみを使用するパッケージγの場合に、固定信号がバッファ部３４〜３６に入力される。このため、パッド３４Ａ〜３６Ａがオープン状態になったとしても、値の不定信号が生じなくなる。３つ以上のパッケージを選択可能にする場合には、パッケージ選択信号を複数ビットで構成する。これにより、多種類の集積回路１を構成することが可能になる。
【００８３】
また、端子１０はパッケージ選択信号を入力するために専用に設けているが、パッケージ選択信号は端子１１、１３、１４、１６の何れかを使用して入力させてもよい。ただし、これらの端子１１、１３、１４、１６は信号の入力または入出力に使用されているため、集積回路１をリセットした直後或いはリセット中に、これら端子１１、１３、１４、１６からパッケージ選択信号を入力する。
【００８４】
集積回路１は所定のタイミングでリセット（再起動）がされることがあり、このリセット中には各端子は信号の入出力を行わない。このリセットを行った直後に端子１１、１３、１４、１６からパッケージ選択信号を入力して、入力したパッケージ選択信号の値を保持する。これにより、パッケージ選択信号のために専用に端子を形成する必要がなく、パッケージ２の実装面積をさらにコンパクトにすることができる。なお、リセット中でなくても、信号を入力していない期間であれば、端子１１、１３、１４、１６からパッケージ選択信号を入力することができる。
【００８５】
また、チップ３の内部にレジスタを設けて、このレジスタにパッケージ選択信号の値を予め設定するようにしてもよい。これにより、パッケージ選択信号のための端子１０を削減することができることから、パッケージ２の実装面積をコンパクトにすることができる。
【符号の説明】
【００８６】
１    集積回路
２    パッケージ
３    チップ
４Ａ    Ａ機能ブロック
４Ｂ    Ｂ機能ブロック
１０〜１６    端子
３０〜３６    バッファ部
３０Ａ〜３６Ａ    パッド
３０Ｂ、３１Ｂ、３２Ｂ、３３Ｂ、３４Ｂ、３６Ｂ    入力バッファ
３１Ｃ、３２Ｃ、３３Ｃ、３４Ｂ、３６Ｃ    出力バッファ
４１〜４３    固定信号制御部
５１    固定値出力部
５２    非アクティブ信号生成部
５３    出力選択回路
５４    ディゼーブル信号生成部
５５    イネーブル信号生成部
５６    出力制御選択回路
６１    固定値出力部
６２    出力選択回路
６３    イネーブル信号生成部
６４    出力制御選択回路
７１    非アクティブ信号生成部
７２    出力選択回路
７３    イネーブル信号生成部
７４    出力制御選択回路
【図１】
2012199280.tif 000003
【図２】
2012199280.tif 000004
【図３】
2012199280.tif 000005
【図４】
2012199280.tif 000006
【図５】
2012199280.tif 000007