(57)【要約】【課題】上側配線の下側配線との交差部分における断線を減らし歩留まりを向上させる。【解決手段】基板２の上部に形成された下部配線Ｌｄと、下部配線Ｌｄを被覆する絶縁層３１と、絶縁層３１の上部に、下部配線Ｌｄと交差するように形成された上部配線Ｌａと、下部配線Ｌｄ及び上部配線Ｌａと接続された画素トランジスタ１１〜１３と、画素トランジスタ１１〜１３により電力が供給される有機ＥＬ素子４０と、を備える発光パネル１０である。絶縁層３１の上面であって下部配線Ｌｄの上部には、下部配線Ｌｄに沿った突条が形成され、上部配線Ｌａは、少なくとも突条の傾斜面３１Ｂにおいて幅が変化している。【選択図】図８
2012058664.tif 000002
【特許請求の範囲】
【請求項１】
基板の上部に形成された第一配線と、
前記第一配線及び前記第一配線の周辺領域を被覆し、前記第一配線上部から前記周辺領域上部にかけて傾斜面を有する絶縁層と、
前記絶縁層の上部に、前記第一配線と交差するように形成され、前記傾斜面において前記第一配線上部から前記周辺領域上部にかけて幅が漸次狭くなるように形成された第二配線と、
を備えることを特徴とする発光パネル。
【請求項２】
前記第一配線の側面の上方において、前記第二配線の幅が漸次変化していることを特徴とする請求項１に記載の発光パネル。
【請求項３】
前記第一配線及び前記第二配線と接続された画素トランジスタと、
前記画素トランジスタにより電力が供給される発光素子と、を備えることを特徴とする請求項１又は２に記載の発光パネル。
【請求項４】
前記第一配線は、前記画素トランジスタのゲート電極と共通の金属層で形成され、
前記第二配線は、前記画素トランジスタのソース・ドレイン電極と共通の金属層で形成されていることを特徴とする請求項１乃至３のいずれか一項に記載の発光パネル。
【請求項５】
基板上に第一配線を形成し、
前記第一配線及び前記第一配線の周辺領域を被覆し、前記第一配線上部から前記周辺領域上部にかけて傾斜するような絶縁層を形成し、
前記絶縁層の上部に、前記第一配線と交差するとともに、前記傾斜面において前記第一配線上部から前記周辺領域上部にかけて幅が漸次狭くなるように第二配線を形成することを特徴とする発光パネルの製造方法。
【請求項６】
前記第一配線及び前記第二配線と接続される画素トランジスタ及び前記画素トランジスタにより電力が供給される発光素子を形成することを特徴とする請求項５に記載の発光パネルの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光パネル及び発光パネルの製造方法に関する。
【背景技術】
【０００２】
有機エレクトロルミネッセンス素子（有機ＥＬ素子）はカソード電極とアノード電極との間に例えば電子注入層、発光層、正孔注入層が介在した積層構造を為している。アノード電極とカソード電極の間に順バイアス電圧が印加されると、電子注入層から発光層に電子が注入され、正孔注入層から発光層に正孔が注入され、発光層内で電子と正孔が再結合を引き起こして発光層が発光する。
【０００３】
発光層や正孔注入層は有機化合物からなり、これらの材料を溶媒に溶かした有機化合物溶液を各画素の電極上に塗布し、乾燥させることで形成される。カラーディスプレイにおいては、混色を防ぐため、隣接する画素の間に隔壁を形成し、有機化合物溶液の混合を防止している。
【０００４】
アクティブマトリクス型の有機ＥＬディスプレイパネルにおいては、各画素にスイッチング素子が配置され、縦横に配置された走査線や信号線、共通電源線等とスイッチング素子とを接続し、各画素に設けられた有機ＥＬ素子に供給する電流を制御する（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−２３４３９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、スイッチング素子と接続される走査線や共通電源線といった配線が、絶縁膜を介して走査線等の配線と交差する場所において、下側配線の厚さによる絶縁膜の段差により、上側配線と絶縁膜との密着性が低下する。すると、上側配線となる金属層をパターニングするための現像液やフォトレジストの剥離液等が上側配線と絶縁膜との境界線から浸み込み、断線することにより歩留まりが低下するおそれがある。
【０００７】
本発明の課題は、上側配線の下側配線との交差部分における断線を減らし歩留まりを向上させることである。
【課題を解決するための手段】
【０００８】
以上の課題を解決するため、本発明の一の態様によれば、基板の上部に形成された第一配線と、前記第一配線及び前記第一配線の周辺領域を被覆し、前記第一配線上部から前記周辺領域上部にかけて傾斜面を有する絶縁層と、前記絶縁層の上部に、前記第一配線と交差するように形成され、前記傾斜面において前記第一配線上部から前記周辺領域上部にかけて幅が漸次狭くなるように形成された第二配線と、を備えることを特徴とする発光パネルが提供される。
【０００９】
前記第一配線の側面の上方において、前記第二配線の幅が漸次変化していることが好ましい。
前記第一配線及び前記第二配線と接続された画素トランジスタと、前記画素トランジスタにより電力が供給される発光素子と、を備えることが好ましい。
前記第一配線は、前記画素トランジスタのゲート電極と共通の金属層で形成され、前記第二配線は、前記画素トランジスタのソース・ドレイン電極と共通の金属層で形成されていることが好ましい。
【００１０】
本発明の他の態様によれば、基板上に第一配線を形成し、前記第一配線及び前記第一配線の周辺領域を被覆し、前記第一配線上部から前記周辺領域上部にかけて傾斜するような絶縁層を形成し、前記絶縁層の上部に、前記第一配線と交差するとともに、前記傾斜面において前記第一配線上部から前記周辺領域上部にかけて幅が漸次狭くなるように第二配線を形成することを特徴とする発光パネルの製造方法が提供される。
【００１１】
前記第一配線及び前記第二配線と接続される画素トランジスタ及び前記画素トランジスタにより電力が供給される発光素子を形成することが好ましい。
【発明の効果】
【００１２】
本発明によれば、上側配線の下側配線との交差部分における断線を減らし歩留まりを向上させることができる。
【図面の簡単な説明】
【００１３】
【図１】有機ＥＬディスプレイパネル１０の模式的な平面図である。
【図２】有機ＥＬディスプレイパネル１０における１つの画素ＰＸの回路図である。
【図３】１つの画素ＰＸを示す平面図である。
【図４】図３のIV−IV矢視断面図である。
【図５】図３のV−V矢視断面図である。
【図６】図３のVI−VI矢視断面図である。
【図７】図１のVII−VII矢視断面図である。
【図８】図３のVIII部において交差している信号線Ｌｄと共通電源線Ｌａとの位置関係を示すための模式的な斜視図である。
【図９】図８のIX矢視図である。
【図１０】図６と同じ断面における有機ＥＬディスプレイパネル１０の製造工程について説明するための断面図である。
【図１１】図６と同じ断面における有機ＥＬディスプレイパネル１０の製造工程について説明するための断面図である。
【図１２】図６と同じ断面における有機ＥＬディスプレイパネル１０の製造工程について説明するための断面図である。
【図１３】図６と同じ断面における有機ＥＬディスプレイパネル１０の製造工程について説明するための断面図である。
【図１４】図６と同じ断面における有機ＥＬディスプレイパネル１０の製造工程について説明するための断面図である。
【図１５】図６と同じ断面における有機ＥＬディスプレイパネル１０の製造工程について説明するための断面図である。
【図１６】図６と同じ断面における有機ＥＬディスプレイパネル１０の製造工程について説明するための断面図である。
【図１７】図６と同じ断面における有機ＥＬディスプレイパネル１０の製造工程について説明するための断面図である。
【発明を実施するための形態】
【００１４】
以下に、本発明を実施するための最良の形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。また、以下の説明において、エレクトロルミネッセンス（Electro Luminescence）という用語をＥＬと略称する。
【００１５】
図１は、本発明の第１の実施形態に係る有機ＥＬディスプレイパネル１０の模式的な平面図である。この有機ＥＬディスプレイパネル１０においては、赤、青及び緑の画素ＰＸによって１ドットの画素が構成され、このような画素が表示領域全域にマトリクス状に配列されている。図１の横方向の配列に着目すると赤の画素ＰＸ、青の画素ＰＸ、緑の画素ＰＸの順に繰り返し配列され、図１の縦方向の配列に着目すると同じ色が一列に配列されている。
【００１６】
この有機ＥＬディスプレイパネル１０においては、画素ＰＸに各種の信号を出力するために、複数の信号線Ｌｄ、走査線Ｌｓ、及び共通電源線Ｌａが設けられている。走査線Ｌｓと、信号線Ｌｄとは、互いに直交する方向に延在している。図１の縦方向に信号線Ｌｄが、横方向に走査線Ｌｓ及び共通電源線Ｌａが延在している。
信号線Ｌｄ、走査線Ｌｓ、及び共通電源線Ｌａの端部には、それぞれ端子ＰＬｄ、ＰＬｓ、ＰＬａが設けられている。また、画素ＰＸに共通するカソードＣの端子ＰＬｃが設けられている。
【００１７】
図２は、有機ＥＬディスプレイパネル１０の１つの画素ＰＸにおけるスイッチング素子の回路図である。画素ＰＸは、３つのｎチャネル型トランジスタ１１、１２、１３、キャパシタＣＳと、を有する画素回路ＰＣ及び有機ＥＬ素子４０を有する。３つのｎチャネル型トランジスタ１１、１２、１３及びキャパシタＣＳは、信号線Ｌｄ及び走査線Ｌｓの入力信号に応じて共通電源線Ｌａから供給される電力を有機ＥＬ素子４０に供給する。
【００１８】
図３は１つの画素ＰＸを示す平面図であり、図４は図３のIV−IV矢視断面図であり、図５は図３のV−V矢視断面図であり、図６は図３のVI−VI矢視断面図であり、図７は図３のVII−VII矢視断面図である。なお、図１と図３の縦横方向は対応している。
【００１９】
図３〜図７に示すように、透明な絶縁基板２の上に、キャパシタＣＳの第一電極ＣＳ１が設けられている。第一電極ＣＳ１は透明な導電性膜からなる。このような第一電極ＣＳ１は、例えば、錫ドープ酸化インジウム（ＩＴＯ）、亜鉛ドープ酸化インジウム、酸化インジウム（Ｉｎ2Ｏ3）、酸化スズ（ＳｎＯ2）、酸化亜鉛（ＺｎＯ）又はカドミウム−錫酸化物（ＣＴＯ）を成膜し、フォトリソグラフィー法及びエッチング法を用いてパターニングすることによって形成することができる。
【００２０】
また、絶縁基板２の上には、トランジスタ１１、１２、１３のゲート電極１１Ｇ、１２Ｇ、１３Ｇ、及び信号線Ｌｄが設けられている。なお、図３に示すように、ゲート電極１１Ｇ、１２Ｇは一体に形成されている。また、ゲート電極１３Ｇは、図３、図４に示すように、一部で第一電極ＣＳ１と重なるように形成されている。
ゲート電極１１Ｇ、１２Ｇ、１３Ｇ、信号線Ｌｄは、例えばＡｌ、ＡｌＴｉ、ＡｌＴｉＮｄ、ＭｏＮｂ等の金属薄膜（ゲートメタル）をパターニングすることで形成される。
【００２１】
ゲート電極１１Ｇ、１２Ｇ、１３Ｇ、第一電極ＣＳ１、信号線Ｌｄは共通のゲート絶縁膜３１によって被覆されている。ゲート絶縁膜３１はＳｉＯ２、ＳｉＮ、ＳｉＯＮ等の無機絶縁体をＣＶＤ法もしくはスパッタ法で成膜することにより形成することができる。
【００２２】
ゲート絶縁膜３１には、図４に示すように、第一電極ＣＳ１の上部であってトランジスタ１１のソース電極１１Ｓと重なる部分にコンタクトホール３１ａが形成されている。また、図５に示すように、信号線Ｌｄの上部であってトランジスタ１２のドレイン電極１２Ｄと重なる部分にコンタクトホール３１ｂが形成されている。同様に、図３に示すように、トランジスタ１２のゲート電極１２Ｇの上部であって走査線Ｌｓと重なる部分にコンタクトホール３１ｃが形成されている。
【００２３】
図３〜図７に示すように、ゲート絶縁膜３１の上面には、半導体膜２１、チャネル保護膜２２、ｎ型半導体膜２３が順に形成されている。また、ｎ型半導体膜２３の上面には、トランジスタ１１、１２、１３のソース電極１１Ｓ、１２Ｓ、１３Ｓ及びドレイン電極１１Ｄ、１２Ｄ、１３Ｄ、走査線Ｌｓ及び共通電源線Ｌａが設けられている。ソース電極１１Ｓ、１２Ｓ、１３Ｓ及びドレイン電極１１Ｄ、１２Ｄ、１３Ｄ、走査線Ｌｓ及び共通電源線Ｌａは、共通の金属層（ドレインメタル）からなる。
【００２４】
半導体膜２１は、ソース電極１１Ｓ、１２Ｓ、１３Ｓ、ドレイン電極１１Ｄ、１２Ｄ、１３Ｄ、走査線Ｌｓ、共通電源線Ｌａが形成される領域、及び、ゲート電極１１Ｇ、１２Ｇ、１３Ｇの上方に形成されている。半導体膜２１はアモルファスシリコン（ａ−Ｓｉ）等を成膜しパターニングしてなる。
【００２５】
チャネル保護膜２２は半導体膜２１の上部であって、ゲート電極１１Ｇ、１２Ｇ、１３Ｇの上方に形成されている。チャネル保護膜２２は、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ等の無機絶縁体を成膜しパターニングしてなる。
ｎ型半導体膜２３は、半導体膜２１の上面に形成されるとともに、一部がチャネル保護膜２２と重なるように設けられている。
【００２６】
共通電源線Ｌａはマトリクス状に配列される画素電極４１の間に、横方向に形成されている。また、共通電源線Ｌａはトランジスタ１１、１３のドレイン電極１１Ｄ、１３Ｄと一体に形成されている。ドレイン電極１１Ｄ、１３Ｄは、一部がゲート電極１１Ｇ、１３Ｇと重なるように形成されている。
【００２７】
走査線Ｌｓは、マトリクス状に配列される画素電極４１の間に、共通電源線Ｌａと平行に横方向に形成されている。また、走査線Ｌｓの一部はゲート電極１２Ｇとが重なる位置に形成されている。走査線Ｌｓの一部がコンタクトホール３１ｃ内に形成されることで、走査線Ｌｓとゲート電極１２Ｇとが導通する。
【００２８】
図８は図３のVIII部において交差している信号線Ｌｄと共通電源線Ｌａとの位置関係を示すための模式的な斜視図であり、図９は図８のIX矢視図である。図８、図９に示すように、絶縁基板２の上部に設けられた信号線Ｌｄをゲート絶縁膜３１が被覆している。ゲート絶縁膜３１の上部には、信号線Ｌｄと交差するように共通電源線Ｌａが設けられている。
【００２９】
図８、図９に示すように、ゲート絶縁膜３１は、下部に信号線Ｌｄがある部分に沿って隆起している。ゲート絶縁膜３１は、概ね、信号線Ｌｄがない平坦面３１Ａから、信号線Ｌｄ上の平坦面３１Ｃにかけて傾斜面３１Ｂにより連続しており、傾斜面３１Ｂ及び平坦面３１Ｃにより信号線Ｌｄに沿った突条が形成されている。なお、傾斜面３１Ｂは、平坦面３１Ａ及び平坦面３１Ｃと連続した曲面であってもよい。
共通電源線Ｌａはゲート絶縁膜３１の隆起部分を乗り越えるように、平坦面３１Ａ、傾斜面３１Ｂ、平坦面３１Ｃ上に連続して形成されている。
【００３０】
図８に示すように、共通電源線Ｌａは、平坦面３１Ｃ上において、平坦面３１Ａ上よりも幅が広く形成されている。このため、共通電源線Ｌａは、傾斜面３１Ｂにおいて、平坦面３１Ａ側ほど幅が狭く、平坦面３１Ｃ側ほど幅が広くなっている。
また、共通電源線Ｌａは、平坦面３１Ａから傾斜面３１Ｂに向かう方向において、傾斜面３１Ｂの手前から幅が広くなりはじめている。このため、図８、図９に示すように、共通電源線Ｌａの幅が変化している部分の、信号線Ｌｄの幅方向の長さは、突条の幅よりも長い。
また、共通電源線Ｌａは、平坦面３１Ｃから傾斜面３１Ｂに向かう方向において、傾斜面３１Ｂの手前から幅が狭くなりはじめている。このため、図８、図９に示すように、共通電源線Ｌａの最も幅が広い部分の、信号線Ｌｄの幅方向の長さは、信号線の幅よりも短い。
なお、信号線Ｌｄと走査線Ｌａとの交差部分も同様の構造である。
【００３１】
ここで、共通電源線Ｌａ（又は、走査線Ｌｓ）の幅が均一である場合、信号線Ｌｄの厚さによるゲート絶縁膜３１の段差により、共通電源線Ｌａ（又は、走査線Ｌｓ）とゲート絶縁膜３１との境界線の勾配が急峻になり、ゲート絶縁膜３１との密着性が低下する。つまり、共通電源線Ｌａ（又は、走査線Ｌｓ）の幅が均一である場合、共通電源線Ｌａ（又は、走査線Ｌｓ）とゲート絶縁膜３１との境界線の勾配（境界線と水平面との間の角度）は、ゲート絶縁膜３１の傾斜（傾斜角）と一致する。すると、走査線Ｌｓや共通電源線Ｌａとなる金属層（ドレインメタル層）をパターニングするための現像液やフォトレジストの剥離液等がゲート絶縁膜３１との境界線から浸み込み、断線することにより歩留まりが低下するおそれがある。
【００３２】
これに対して、本実施形態においては、図８に示すように、共通電源線Ｌａ（又は、走査線Ｌｓ）の幅が変化している部分がゲート絶縁膜３１の傾斜面３１Ｂに追従する。このため、共通電源線Ｌａ（又は、走査線Ｌｓ）の幅が均一である部分により傾斜面３１Ｂに追従させる場合よりも、共通電源線Ｌａ（又は、走査線Ｌｓ）とゲート絶縁膜３１との境界線の勾配が緩やかになる。つまり、本実施形態における、共通電源線Ｌａ（又は、走査線Ｌｓ）とゲート絶縁膜３１との境界線の勾配（境界線と水平面との間の角度）は、ゲート絶縁膜３１の傾斜（傾斜角）よりも小さくなる。よって、ゲート絶縁膜３１との密着性が改善され、歩留まりが向上する。
【００３３】
ソース電極１１Ｓは一端がゲート電極１１Ｇ、他端が第一電極ＣＳ１と重なるように形成されている。図４に示すように、ソース電極１１Ｓの一部がコンタクトホール３１ａ内に形成されることで、ソース電極１１Ｓと第一電極ＣＳ１とが導通する。
ドレイン電極１２Ｄは一部が信号線Ｌｄと重なるように形成されている。図５に示すように、ドレイン電極１２Ｄの一部がコンタクトホール３１ｂ内に形成されることで、ドレイン電極１２Ｄと信号線Ｌｄとが導通する。
【００３４】
ソース電極１２Ｓ、１３Ｓは、一部がゲート電極１２Ｇ、１３Ｇの上方に重なるように形成されている。
ソース電極１２Ｓ、１３Ｓの上部には、一部にキャパシタＣＳの第二電極ＣＳ２が重なるように形成される。なお、第二電極ＣＳ２は有機ＥＬ素子４０の画素電極４１を兼ねている。
【００３５】
画素電極４１は透明な導電性膜をフォトリソグラフィー法及びエッチング法を用いてパターニングすることによって形成される。このような導電性膜としては、例えば、錫ドープ酸化インジウム（ＩＴＯ）、亜鉛ドープ酸化インジウム、酸化インジウム（Ｉｎ2Ｏ3）、酸化スズ（ＳｎＯ2）、酸化亜鉛（ＺｎＯ）又はカドミウム−錫酸化物（ＣＴＯ）を用いることができる。
有機ＥＬ素子４０の画素電極４１はキャパシタＣＳの第二電極ＣＳ２を兼ねており、マトリクス状に配列されている。
【００３６】
半導体膜２１、チャネル保護膜２２、ｎ型半導体膜２３、ソース電極１１Ｓ、１２Ｓ、１３Ｓ、ドレイン電極１１Ｄ、１２Ｄ、１３Ｄ、第二電極ＣＳ２（画素電極４１）、走査線Ｌｓ及び共通電源線Ｌａは、共通の層間絶縁膜３２によって被覆されている。層間絶縁膜３２はＳｉＯ２、ＳｉＮ、ＳｉＯＮ等の無機絶縁体をＣＶＤ法もしくはスパッタ法で成膜することにより形成することができる。
【００３７】
また、層間絶縁膜３２には、図４、図６に示すように、画素電極４１の少なくとも一部を露出させる開口部３３が形成されている。開口部３３が形成されることにより層間絶縁膜３２は画素電極４１の間を縫うように網目状に形成されるとともに画素電極４１の一部外縁部に重なり、画素電極４１を囲繞している。
【００３８】
画素電極４１の外縁部、及び、走査線Ｌｓ、補助共通電源線ｓＬａは、共通の層間絶縁膜３２により被覆されている。
なお、絶縁基板２から層間絶縁膜３２までの積層構造がトランジスタアレイパネル１００である。
【００３９】
層間絶縁膜３２の上部には、網目状の隔壁６が形成されている。隔壁６の開口８からは少なくとも一部の画素電極４１が露出している。
隔壁６は、例えばポリイミド等のポジ型の感光性樹脂により形成されたものであり、トランジスタ１１、１２、１３の各電極、信号線Ｌｄ、走査線Ｌｓ、共通電源線Ｌａ、よりも十分に厚い。隔壁６は、感光性樹脂をトランジスタアレイパネル１００上に塗布し、フォトマスクを用いてパターニングすることで形成される。
【００４０】
開口８、開口部３３より露出された画素電極４１及び隔壁６には、正孔注入層４２が設けられている。正孔注入層４２は、画素電極４１から担体輸送層４３に向けて正孔を注入する機能を有する。この正孔注入層４２は、遷移金属酸化物である酸化モリブデン、酸化バナジウム、酸化タングステン、酸化チタン等をスパッタリングすることで形成することができる。特に酸化モリブデンであることが好ましい。
【００４１】
正孔注入層４２の上部であって開口８、開口部３３内には、担体輸送層４３、発光層４４が順に形成されている。担体輸送層４３は、導電性高分子であるＰＥＤＯＴ及びドーパントであるＰＳＳからなり、発光層４４は、ポリフェニレンビニレン系発光材料やポリフルオレン系発光材料等の共役ポリマーからなる。サブピクセルが赤の場合には発光層４４が赤色に発光し、サブピクセルが緑の場合には発光層４４が緑色に発光し、サブピクセルが青の場合には発光層４４が青色に発光するように、それぞれの材料を設定する。この担体輸送層４３、発光層４４の積層構造が有機ＥＬ層である。
【００４２】
担体輸送層４３及び発光層４４は、湿式塗布法（例えば、インクジェットプリント法）によって成膜される。この場合、担体輸送層４３となるＰＥＤＯＴ及びＰＳＳを含有する有機化合物含有液を画素電極４１に塗布して成膜し、その後、発光層４４となる共役ポリマー発光材料を含有する有機化合物含有液を塗布して成膜する。なお、厚膜の隔壁６が設けられるので、隣り合う画素電極４１に塗布された有機化合物含有液が隔壁６を越えて混ざり合うことを防止することができる。
【００４３】
なお、発光層４４の上にさらに電子輸送層を設けても良い。また、有機ＥＬ層は画素電極４１の上に形成された発光層、電子輸送層からなる二層構造であっても良いし、担体輸送層と発光層との組合せは任意に設定できる。また、これらの層構造において適切な層間に担体輸送を制限するインタレイヤ層が介在した積層構造であってもよいし、その他の積層構造であってもよい。
【００４４】
担体輸送層４３及び発光層４４が形成されていない正孔注入層４２の上部、及び、発光層４４の上部には、有機ＥＬ素子４０のカソードＣの一部となる電子注入層４５ががべた一面に成膜されている。電子注入層４５は、画素電極４１よりも仕事関数の低い材料で形成されており、例えば、インジウム、マグネシウム、カルシウム、リチウム、バリウム等のアルカリ金属またはアルカリ土類金属、または希土類金属の少なくとも一種を含む単体又は合金より１〜１０ｎｍの厚さに形成されている。あるいは、電子注入層４５は、上記各種材料の層が積層された積層構造となっていても良い。
【００４５】
電子注入層４５の上部には、例えばアルミニウム、クロム、銀やパラジウム銀系の合金等の導電性材料を気相成長法によって成膜されたカソードＣの一部となる対向電極（第２電極）４６が形成されている。
画素電極４１、正孔注入層４２、有機ＥＬ層（担体輸送層４３及び発光層４４）、電子注入層４５、対向電極４６の順に積層されたものが有機ＥＬ素子４０である。
【００４６】
対向電極４６は、図７に示すように、トランジスタアレイパネル１００の外周部において、層間絶縁膜３２に設けられたコンタクトホール３２ｅを介して、ゲート絶縁膜３１上に半導体膜２１、ｎ型半導体膜２３を介して形成された配線２６と接続されている。配線２６は、ソース電極１１Ｓ、１２Ｓ、１３Ｓ及びドレイン電極１１Ｄ、１２Ｄ、１３Ｄ、走査線Ｌｓ及び共通電源線Ｌａと共通の金属層からなる。
【００４７】
配線２６は、ゲート絶縁膜３１に形成されたコンタクトホール３１ｄを介して、絶縁基板２上に形成されたパッド層１４Ｐと接続されている。パッド層１４Ｐは、ゲート電極１１Ｇ、１２Ｇ、１３Ｇ、信号線Ｌｄと同様に、ゲートメタルをパターニングすることで形成される。
また、配線２６は、コンタクトホール３１ｄ内において層間絶縁膜３２に形成されたコンタクトホール３２ｆを介して、パッド層３９と接続されている。パッド層３９は、例えばＡｌ、ＡｌＴｉ、ＡｌＴｉＮｄ等、少なくともＡｌを含む合金、銅または銀、および銅または銀を含む合金のいずれかからなり、例えばスパッタ法で厚さ約２００〜５００ｎｍの金属膜を成膜した後、感光性レジストを用いてエッチングすることで形成することができる。
パッド層３９は、コンタクトホール３２ｆ内において層間絶縁膜３２に形成されたコンタクトホール３３ｂにより露出されている。この露出部分により外部配線と接続される。
【００４８】
上記の有機ＥＬ素子４０が形成されたトランジスタアレイパネル１００には、図４〜図７に示すように、対向電極４６の上面にパッシベーション膜４７が形成される。パッシベーション膜４７は、例えばアルミナ（Ａｌ２Ｏ３）、ＳｉＡｌＯＮ等をスパッタリングすることにより成膜することができる。
【００４９】
パッシベーション膜４７の上面には封止材３が塗布され、封止材３により絶縁基板２と対向基板９とを接合することで有機ＥＬ素子４０が封止され、有機ＥＬディスプレイパネル１０が形成される。有機ＥＬ素子４０はボトムエミッション型の発光構造を有するので、有機ＥＬ層４２で発光した光は、画素電極４１及び絶縁基板２を介して、絶縁基板２の他面側（図４〜図７の下方）に放射される。
【００５０】
次に、有機ＥＬディスプレイパネル１０の製造工程について図１０〜図１７を用いて説明する。
まず、図１０に示すように、透明電極膜を成膜し、パターニングすることで第一電極ＣＳ１を形成する。
次に、図１１に示すように、Ａｌ、ＡｌＴｉ、ＡｌＴｉＮｄ等の金属によりゲートメタル層を形成し、パターニングすることによりゲート電極１１Ｇ、１２Ｇ、１３Ｇ、第一電極ＣＳ１、信号線Ｌｄ、パッド層１４Ｐを形成する。
【００５１】
次に、図１２に示すように、ゲート絶縁膜３１、半導体膜２１を順にべた一面に形成する。次に、半導体膜２１の上部にＳｉＯ２、ＳｉＮ、ＳｉＯＮ等の無機絶縁体を成膜し、パターニングすることでチャネル保護膜２２を形成する。
【００５２】
次に、図１３に示すように、ｎ型半導体膜２３をべた一面に形成する。次に、ドライエッチングを行うことによりゲート絶縁膜３１にコンタクトホール３１ａ〜３１ｃを形成する。
【００５３】
次に、ドレインメタル層をべた一面に形成し、図１４に示すように、半導体膜２１及びｎ型半導体膜２３とともにパターニングすることで、ソース電極１１Ｓ、１２Ｓ、１３Ｓ、ドレイン電極１１Ｄ、１２Ｄ、１３Ｄ、走査線Ｌｓ、共通電源線Ｌａ、配線２６を形成する。
【００５４】
次に、図１５に示すように、透明電極膜を成膜し、パターニングすることで、第二電極ＣＳ２（画素電極４１）を形成する。
【００５５】
次に、図１６に示すように、層間絶縁膜３２をべた一面に形成し、パターニングするとともに、ドライエッチングを行うことにより、開口部３３、コンタクトホール３２ｅ、３２ｆを形成する。
【００５６】
次に、図１７に示すように、ポリイミド系等のポジ型の感光性樹脂材料を塗布し、露光・現像処理を行うことで隔壁６を形成する。
【００５７】
その後、正孔注入層４２、担体輸送層４３、発光層４４、電子注入層４５、対向電極４６、パッシベーション膜４７を順に形成し、封止材３を塗布し対向基板９と接合する。以上により、有機ＥＬディスプレイパネル１０が完成する。
【００５８】
以上の実施形態においては、ゲート絶縁膜３１の傾斜面３１Ｂにおいて走査線Ｌｓ及び共通電源線Ｌａの幅を変化させることで、走査線Ｌｓ及び共通電源線Ｌａとゲート絶縁膜３１との境界線の勾配を緩やかにする。このため、ゲート絶縁膜３１との密着性を改善し、走査線Ｌｓ及び共通電源線Ｌａの断線を減らし、歩留まりを向上させることができる。
【００５９】
なお、本発明は、上記実施の形態に限定されることなく、本発明の趣旨を逸脱しない範囲において、種々の改良並びに設計の変更を行ってもよい。例えば、上記実施形態においては、信号線Ｌｄの上部に設けられる走査線Ｌｓ及び共通電源線Ｌａについて適用したが、走査線Ｌｓ及び共通電源線Ｌａの上側にさらに配線を設けて本発明を適用してもよい。また、上記実施形態においては、ＥＬディスプレイパネルのような表示装置について説明したが、本発明はこれに限らず、例えばプリンタヘッド等の露光装置に応用してもよい。
【符号の説明】
【００６０】
ＣＳ  キャパシタ
ＣＳ１  第一電極
ＣＳ２  第二電極
Ｌｄ  信号線（下部配線）
Ｌｓ  走査線（上部配線）
Ｌａ  共通電源線（上部配線）
ＰＸ  画素
ＰＬｄ、ＰＬｓ、ＰＬａ  端子
２  基板
３  封止材
６  隔壁
８  開口
９  対向基板
１０  有機ＥＬディスプレイパネル
１１、１２、１３  トランジスタ
１１Ｄ、１２Ｄ、１３Ｄ  ドレイン電極
１１Ｇ、１２Ｇ、１３Ｇ  ゲート電極
１１Ｓ、１２Ｓ、１３Ｓ  ソース電極
１４Ｐ  パッド層
２１  半導体膜
２２  チャネル保護膜
２３  ｎ型半導体膜
２４  走査線接続層
２５ａ、２５ｂ、２５ｃ、２５ｄ  導電層
２６  配線
３１  ゲート絶縁膜
３１ａ〜３１ｃ、３２ｅ、３２ｆ  コンタクトホール
３２  層間絶縁膜
３３  開口部
４０  有機ＥＬ素子
４１  画素電極（第二電極）
４２  正孔注入層
４３  担体輸送層
４４  発光層
４５  電子注入層
４６  対向電極
４７  パッシベーション膜
１００  トランジスタアレイパネル
【図１】
2012058664.tif 000003
【図２】
2012058664.tif 000004
【図３】
2012058664.tif 000005
【図４】
2012058664.tif 000006
【図５】
2012058664.tif 000007
【図６】
2012058664.tif 000008
【図７】
2012058664.tif 000009
【図８】
2012058664.tif 000010
【図９】
2012058664.tif 000011
【図１０】
2012058664.tif 000012
【図１１】
2012058664.tif 000013
【図１２】
2012058664.tif 000014
【図１３】
2012058664.tif 000015
【図１４】
2012058664.tif 000016
【図１５】
2012058664.tif 000017
【図１６】
2012058664.tif 000018
【図１７】
2012058664.tif 000019