(57)【要約】【課題】信頼性を向上させると共に、電気的特性を改善することができる薄膜トランジスタの製造方法を提供する。【解決手段】ガラス基板１１上に成膜された非晶質シリコン膜２０に、ガラス基板１１の裏面側からレーザ光を照射することによって、縦成長モードで多結晶シリコン膜３０を形成する。多結晶シリコン膜３０は、溶融した半導体の表面に高い密度で形成された種結晶からガラス基板１１側に向かって固化することにより形成される。これにより、多結晶シリコン膜３０の表面付近には、微結晶シリコン領域を多く含む不完全結晶層３２が形成される。そこで、不完全結晶層３２をエッチングにより除去して、多結晶シリコン膜３３を形成し、多結晶シリコン膜３３を活性層とするＴＦＴを製造する。【選択図】図４
2012015140.tif 000002
【特許請求の範囲】
【請求項１】
可視光領域で透明な絶縁基板上に形成された薄膜トランジスタの製造法であって、
前記絶縁基板の表面上に半導体膜を成膜する工程と、
前記絶縁基板の裏面側から前記半導体膜にレーザ光を照射することにより、微結晶半導体領域を含む不完全結晶層を表面に有する第１の多結晶半導体膜を縦成長モードで形成する工程と、
前記第１の多結晶半導体膜から前記不完全結晶層を除去して第２の多結晶半導体膜を形成する工程と、
前記第２の多結晶半導体膜をパターニングして活性層を形成する工程と、
前記活性層を覆うようにゲート絶縁膜を成膜する工程と、
前記ゲート絶縁膜の表面にゲート電極を形成する工程とを備えることを特徴とする、薄膜トランジスタの製造方法。
【請求項２】
前記不完全結晶層の除去は、ドライエッチング法を用いて前記第１の多結晶半導体膜から前記不完全結晶層を除去することを特徴とする、請求項１に記載の薄膜トランジスタの製造方法。
【請求項３】
前記不完全結晶層の除去は、ウエットエッチング法を用いて前記第１の多結晶半導体膜から前記不完全結晶層を除去することを特徴とする、請求項１に記載の薄膜トランジスタの製造方法。
【請求項４】
前記半導体膜は、非晶質半導体膜であることを特徴とする、請求項１から請求項３までのいずれか１項に記載の薄膜トランジスタの製造方法。
【請求項５】
前記レーザ光は、その一部が前記絶縁基板に吸収される波長の光であることを特徴とする、請求項１から請求項４までのいずれか１項に記載の薄膜トランジスタの製造方法。
【請求項６】
前記レーザ光は、パルス発振ＸｅＣｌエキシマレーザであることを特徴とする、請求項５に記載の薄膜トランジスタの製造方法。
【請求項７】
請求項１から請求項６までのいずれか１項に記載の薄膜トランジスタの製造方法によって製造された、薄膜トランジスタ。
【請求項８】
請求項７に記載の薄膜トランジスタと、画像表示部とを備える表示装置であって、
前記薄膜トランジスタは、前記画像表示部のスイッチング素子として用いられていることを特徴とする、表示装置。
【請求項９】
前記画像表示部を駆動する周辺回路をさらに備え、
前記周辺回路は、前記薄膜トランジスタを含むことを特徴とする、請求項８に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタの製造方法、薄膜トランジスタ、および表示装置に関し、より詳しくは、アクティブマトリクス型表示装置に好適に用いられる薄膜トランジスタの製造方法、薄膜トランジスタ、および表示装置に関する。
【背景技術】
【０００２】
近年、薄膜トランジスタ（Thin Film Transistor：以下「ＴＦＴ」という）によって駆動されるアクティブマトリクス型の液晶表示装置や有機ＥＬ（Electro Luminescence）表示装置が注目を集めている。このような表示装置における表示品位を向上させるべく、非晶質シリコンからなる活性層ではなく、多結晶シリコンからなる活性層を備えるＴＦＴが用いられている。多結晶シリコンを用いたＴＦＴは、非晶質シリコンを用いたＴＦＴに比べて、移動度を大きく向上させることができる。このため、多結晶シリコンを用いたＴＦＴは、画素形成部のスイッチング素子のみならず、ゲートドライバやソースドライバなどの周辺回路を構成するＴＦＴとしても使用されるようになってきた。このような多結晶シリコンの形成方法として、固相成長法、レーザアニール法などが知られているが、特にエキシマレーザを用いるレーザアニール法は、結晶性の高い多結晶シリコンを形成する方法として最も多く使用されている。
【０００３】
しかし、レーザアニール法を用いた場合、レーザ光を照射することにより溶融したシリコン（以下、「溶融シリコン」という）と基板との温度勾配が大きくなるので、溶融シリコンは速く固化して多結晶シリコンになる。このため、レーザアニール法によって形成された多結晶シリコンの結晶粒は小さくなる。
【０００４】
特許文献１は、結晶粒の大きな多結晶シリコンを形成するレーザアニール法を開示している。具体的には、まず、ガラス基板上に形成されたベースコート膜の表面に非晶質シリコン膜を成膜する。次に、ガラス基板の裏面側からＸｅＣｌエキシマレーザ（以下、「レーザ光」という）を照射して非晶質シリコン膜を溶融させ、その後固化させる。このとき、ガラス基板と非晶質シリコン膜とは、レーザ光によって同時に加熱されるので、ガラス基板と非晶質シリコン膜との温度勾配が小さくなる。これにより、溶融シリコンはゆっくり固化するようになるので、結晶粒径の大きな多結晶シリコン膜が形成される。
【０００５】
また、ガラス基板の表面側から非晶質シリコン膜にレーザ光を照射することによって多結晶シリコン膜を形成する場合、固化は裏面から表面に向かって進むので、例えば５０ｎｍ程度の大きな段差を有する凹凸が多結晶シリコン膜の表面に形成される。このような多結晶シリコン膜の表面にゲート絶縁膜を形成すれば、ゲート絶縁膜の膜厚が凸部で局所的に薄くなる。このため、ＴＦＴの動作中にゲート絶縁膜の薄くなった箇所で絶縁破壊が生じやすくなり、ＴＦＴの信頼性が低下する。
【０００６】
そこで、特許文献１に開示されているように、ガラス基板の裏面側からレーザ光を非晶質シリコン膜に照射する。非晶質シリコン膜は溶融シリコンになり、その表面の温度よりも裏面の温度が高くなる。このため、溶融シリコンの固化は、表面から始まり、裏面に向かって進む。この場合、ガラス基板の表面側からレーザ光を照射する場合と異なり、多結晶シリコン膜の表面に形成される凹凸の段差は、例えば３０ｎｍ程度まで小さくなる。このような多結晶シリコン膜の表面にゲート絶縁膜を形成しても、ゲート絶縁膜の膜厚は凸部で局所的に薄くなりにくくなる。これにより、ゲート絶縁膜は絶縁破壊しにくくなり、ＴＦＴの信頼性を向上させることができる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平９−３３０８７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、特許文献１に記載されたレーザアニール法を用いて形成した多結晶シリコン膜を活性層とするＴＦＴについて電気的特性を測定したところ、移動度は１８４ｃｍ２／Ｖ・ｓであり、Ｓ係数（subthreshold voltage swing）は０．３２Ｖ／ｄｅｇであった。一方、ガラス基板の表面側からレーザ光を照射して形成した多結晶シリコン膜を活性層とするＴＦＴにおける移動度は２２０ｃｍ２／Ｖ・ｓであり、Ｓ係数は０．２５Ｖ／ｄｅｇであった。このことから、ガラス基板の裏面側からレーザ光を照射した場合には、ガラス基板の表面側から照射した場合に比べて、各電気的特性が２０％程度悪くなることがわかった。
【０００９】
そこで、本発明の目的は、信頼性を向上させると共に、電気的特性を改善することができる薄膜トランジスタの製造方法を提供することである。また、本発明の他の目的は、そのような製造方法によって製造された薄膜トランジスタおよび表示装置を提供することである。
【課題を解決するための手段】
【００１０】
第１の発明は、可視光領域で透明な絶縁基板上に形成された薄膜トランジスタの製造法であって、
前記絶縁基板の表面上に半導体膜を成膜する工程と、
前記絶縁基板の裏面側から前記半導体膜にレーザ光を照射することにより、微結晶半導体領域を含む不完全結晶層を表面に有する第１の多結晶半導体膜を縦成長モードで形成する工程と、
前記第１の多結晶半導体膜から前記不完全結晶層を除去して第２の多結晶半導体膜を形成する工程と、
前記第２の多結晶半導体膜をパターニングして活性層を形成する工程と、
前記活性層を覆うようにゲート絶縁膜を成膜する工程と、
前記ゲート絶縁膜の表面にゲート電極を形成する工程とを備えることを特徴とする。
【００１１】
第２の発明は、第１の発明において、
前記不完全結晶層の除去は、ドライエッチング法を用いて前記第１の多結晶半導体膜から前記不完全結晶層を除去することを特徴とする。
【００１２】
第３の発明は、第１の発明において、
前記不完全結晶層の除去は、ウエットエッチング法を用いて前記第１の多結晶半導体膜から前記不完全結晶層を除去することを特徴とする。
【００１３】
第４の発明は、第１から第３までのいずれかの発明において、
前記半導体膜は、非晶質半導体膜であることを特徴とする。
【００１４】
第５の発明は、第１から第４までのいずれかの発明において、
前記レーザ光は、その一部が前記絶縁基板に吸収される波長の光であることを特徴とする。
【００１５】
第６の発明は、第５の発明において、
前記レーザ光は、パルス発振ＸｅＣｌエキシマレーザであることを特徴とする。
【００１６】
第７の発明は、第１から第６までのいずれかの発明に係る薄膜トランジスタの製造方法によって製造された薄膜トランジスタである。
【００１７】
第８の発明は、第７の発明に係る薄膜トランジスタと、画像表示部とを備える表示装置であって、
前記薄膜トランジスタは、前記画像表示部のスイッチング素子として用いられていることを特徴とする。
【００１８】
第９の発明は、第８の発明において、
前記画像表示部を駆動する周辺回路をさらに備え、
前記周辺回路は、前記薄膜トランジスタを含むことを特徴とする。
【発明の効果】
【００１９】
上記第１の発明によれば、可視光領域で透明な絶縁基板上に成膜された半導体膜に、絶縁基板の裏面側からレーザ光を照射することによって、縦成長モードで第１の多結晶半導体膜を形成する。第１の多結晶半導体膜は、溶融した半導体の表面に高い密度で形成された種結晶から絶縁基板側に向かって固化することにより形成される。このようにして形成された第１の多結晶半導体膜の表面付近に、微結晶半導体を含む領域が形成されている。そこで、微結晶半導体を含む領域をエッチングにより除去して、第２の多結晶半導体膜を形成する。これにより、第１の多結晶半導体膜の表面に形成された小さな段差の凹凸が、凹凸の段差を維持したまま、第２の多結晶半導体膜の表面に転写されるので、信頼性を向上させた薄膜トランジスタを製造することができる。さらに、第２の多結晶半導体膜の結晶性が高くなるので、キャリアの移動度を高くしたり、Ｓ係数を低くしたりすることができるなど、電気的特性を改善した薄膜トランジスタを製造することができる。
【００２０】
上記第２の発明によれば、第１の多結晶半導体膜の表面に形成された不完全結晶層をドライエッチング法によって除去するので、エッチング条件を調整して、膜厚の面内ばらつきが小さな第２の多結晶半導体膜を形成することができる。これにより、電気的特性が安定した薄膜トランジスタを製造することができる。
【００２１】
上記第３の発明によれば、ウエットエッチング法により、第１の多結晶半導体膜の表面に形成された不完全結晶層を容易に除去することができる。これにより、薄膜トランジスタの製造方法を簡略化することができる。
【００２２】
上記第４の発明によれば、非晶質半導体膜は成膜が容易な半導体膜であるので、薄膜トランジスタの製造方法を簡略化することができる。
【００２３】
上記第５の発明によれば、レーザ光の一部が絶縁基板に吸収されることにより、絶縁基板の温度が高くなり、絶縁基板と溶融した半導体との温度勾配が小さくなる。このため、溶融した半導体はゆっくり固化して、結晶粒の大きな第１の多結晶半導体膜になる。これにより、電気的特性が改善された薄膜トランジスタを製造することができる。
【００２４】
上記第６の発明によれば、レーザ光としてＸｅＣｌエキシマレーザを用いることにより、絶縁基板に吸収されるレーザ光の割合を高くして、絶縁基板と溶融した半導体との温度勾配をより小さくすることができる。また、レーザ光はパルス発振されるので、半導体膜を全層溶融させることもない。これにより、第１の多結晶半導体膜の結晶粒をより大きくすることができるので、電気的特性がより改善された薄膜トランジスタを製造することができる。
【００２５】
上記第７の発明によれば、第２の多結晶半導体膜の表面に形成される凹凸の段差は小さく、その結晶性は高い。このような第２の多結晶半導体膜を活性層とすることにより、ゲート絶縁膜の絶縁破壊を生じにくくすると共に、結晶性を高くすることができる。これにより、信頼性を向上させると共に、電気的特性を改善した薄膜トランジスタが得られる。
【００２６】
上記第８の発明によれば、薄膜トランジスタを表示装置の画素形成部のスイッチング素子として用いれば、薄膜トランジスタの移動度が大きく、Ｓ係数が小さいので、スイッチング動作を高速で行なうことができる。これにより、薄膜トランジスタは、ソース配線から与えられる映像信号を、短時間で画素容量に充電できるようになるので、画素形成部の数を増やして画像表示部を高精細化することができる。
【００２７】
上記第９の発明によれば、薄膜トランジスタを用いて周辺回路を構成すれば、周辺回路の動作速度を速くすることができる。これにより、周辺回路の回路規模が小さくなるので、画像表示部が形成された表示パネルの額縁部を小さくして、表示装置を小型化することができる。また、表示装置を高性能化、高画質化することができる。
【図面の簡単な説明】
【００２８】
【図１】（ａ）は、ベースコート膜を介して非晶質シリコン膜を成膜したガラス基板の断面図であり、（ｂ）は、（ａ）に示すガラス基板の裏面側から非晶質シリコン膜にレーザ光を照射して多結晶シリコン膜を形成するレーザアニール法を示す断面図である。
【図２】図１に示すレーザアニール法によって形成された多結晶シリコン膜の断面図である。
【図３】図２に示す不完全結晶層を除去した多結晶シリコン膜の断面図である。
【図４】（ａ）〜（ｄ）は、本発明の実施形態に係る薄膜トランジスタの各製造工程を示す工程断面図である。
【図５】（ａ）〜（ｃ）は、本発明の実施形態に係る薄膜トランジスタの各製造工程を示す工程断面図である。
【図６】（ａ）は、アクティブマトリクス型液晶表示装置の液晶パネルを示す斜視図であり、（ｂ）は、（ａ）に示す液晶パネルに含まれるＴＦＴ基板を示す斜視図である。
【発明を実施するための形態】
【００２９】
＜１．基礎検討＞
可視光領域で透明な絶縁基板であるガラス基板上に形成されたベースコート膜の表面に非晶質シリコン膜を成膜した後に、ガラス基板の裏面側から非晶質シリコン膜にレーザ光を照射（以下、「裏面照射」という）して、多結晶シリコン膜を形成する場合の問題点とその解決方法を検討する。
【００３０】
図１（ａ）は、ベースコート膜１５を介して非晶質シリコン膜２０を成膜したガラス基板１１の断面図であり、（ｂ）は、（ａ）に示すガラス基板１１の裏面側から非晶質シリコン膜２０にレーザ光を照射して多結晶シリコン膜３０を形成するレーザアニール法を示す断面図である。図１（ａ）に示すように、ガラス基板１１上に窒化シリコン（ＳｉＮｘ）などからなるベースコート膜１５を成膜し、ベースコート膜１５の表面に非晶質シリコン膜２０を成膜する。
【００３１】
図１（ｂ）に示すように、非晶質シリコン膜２０にレーザ光を裏面照射（図１（ｂ）の下側から照射）する。このとき、非晶質シリコン膜２０が全層溶融（フルメルト）しないように、照射するレーザ光のエネルギー密度とスキャン速度を調整する。非晶質シリコン膜２０は、レーザ光を照射することによって溶融シリコン２１になり、さらに縦成長モードで結晶成長して多結晶シリコン膜３０になる。
【００３２】
このような方法で形成した多結晶シリコン膜３０を活性層とするＴＦＴを製造して、その移動度とＳ係数を測定した。その結果、ＴＦＴの移動度は１５０ｃｍ2／Ｖ・ｓであり、Ｓ係数は０．３９Ｖ／ｄｅｇであった。
【００３３】
一方、ガラス基板の表面側から非晶質シリコン膜にレーザ光を照射（以下、「表面照射」という）して多結晶シリコン膜を形成する。この多結晶シリコン膜を活性層とするＴＦＴを製造して、その移動度とＳ係数を測定した。その結果、ＴＦＴの移動度は２２０ｃｍ2／Ｖ・ｓであり、Ｓ係数は０．２５Ｖ／ｄｅｇであった。なお、Ｓ係数は、ゲート電圧が閾値電圧以下の状態において、ドレイン電流を１桁変化させるのに必要なゲート電圧として定義され、Ｓ係数が小さければ小さいほどオン／オフをより早く切り換えることができる。
【００３４】
上記結果から、裏面照射によって形成された多結晶シリコン膜３０を活性層とするＴＦＴでは、表面照射によって形成された多結晶シリコン膜を活性層とするＴＦＴに比べて、その電気的特性が２０％程度悪くなることがわかった。
【００３５】
図２は、裏面照射によって形成された多結晶シリコン膜３０の構造を示す断面図である。図２に示すように、多結晶シリコン膜３０の表面には、非晶質シリコン膜２０（半導体膜）が結晶化されずにそのまま残った非晶質シリコンや０．１μｍ以下の小さな結晶粒からなる微結晶シリコンを含む領域（以下、「微結晶シリコン領域３１」という）が存在する。
【００３６】
この微結晶シリコン領域３１は、次のようにして多結晶シリコン膜３０の表面に形成されると考えられる。裏面照射によって非晶質シリコン膜２０が溶融シリコン２１になると、溶融シリコン２１の裏面（ガラス基板１１側の面）よりも温度が低い表面に、高い密度で種結晶が形成される。なお、種結晶は、肉眼では見えないほど小さいので、図２には記載されていない。溶融シリコン２１は、その表面に形成された種結晶から裏面側に向かって徐々に結晶成長し、多結晶シリコン膜３０になる。このとき、温度の低い表面側の結晶化が十分に進まないので、表面付近に微結晶シリコン領域３１が形成されやすい。特に、微結晶シリコン領域３１は、多結晶シリコン膜３０の表面から１０〜２０μｍの深さまでの間に形成されやすい。そこで、本明細書においては、多結晶シリコン膜３０の表面付近に形成された、微結晶シリコン領域３１を多く含む層を不完全結晶層３２ということとする。
【００３７】
これに対して、表面照射によって形成された多結晶シリコン膜では、種結晶は溶融シリコンの裏面（ガラス基板側）に形成される。溶融シリコンは、裏面に形成された種結晶からその表面側に向かって徐々に結晶成長し、多結晶シリコン膜になる。このため、表面照射によって形成された多結晶シリコン膜には、その裏面付近に微結晶シリコン領域が多く存在する。
【００３８】
多結晶シリコン膜３０を用いてＴＦＴの活性層を形成した場合、オン電流が流れるゲート電極側の多結晶シリコン膜３０の表面に微結晶シリコン領域３１が多数存在するので、結晶粒界が多くなり、移動度は小さくなる。一方、表面照射によって形成した多結晶シリコン膜を用いてＴＦＴの活性層を形成した場合、ゲート電極側の多結晶シリコン膜の表面に微結晶シリコン領域がほとんど存在しないので、結晶粒界は少なくなり、移動度は大きくなる。
【００３９】
また、多結晶シリコン膜３０を用いてＴＦＴの活性層を形成した場合、ゲート電極側の多結晶シリコン膜３０の表面に微結晶シリコン領域３１が多数存在するので、ＴＦＴをオフした時にゲート電圧の低下に伴うオフ電流の減少割合が少なくなり、Ｓ係数は大きくなる。一方、表面照射によって形成した多結晶シリコン膜を用いてＴＦＴの活性層を形成した場合、ゲート電極側の多結晶シリコン膜の表面に微結晶シリコン領域がほとんど存在しないので、オフ電流の減少割合が大きくなり、Ｓ係数は小さくなる。これらのことから、表面照射によって形成された多結晶シリコン膜を活性層とするＴＦＴは、裏面照射によって形成され、表面に微結晶シリコン領域３１が存在する多結晶シリコン膜３０を活性層とするＴＦＴよりも、良好な電気的特性を示すことがわかる。
【００４０】
一方、上述のように、裏面照射によって形成された多結晶シリコン膜３０では、その表面に形成された凹凸の段差が小さくなる。このため、裏面照射によって形成された多結晶シリコン膜３０を活性層とするＴＦＴにおいて、ゲート絶縁膜の絶縁破壊が生じにくくなり、信頼性が向上する。
【００４１】
そこで、裏面照射によって多結晶シリコン膜３０を形成後、その表面の不完全結晶層３２を除去すれば、上述の問題点を解決できることがわかる。図３は、不完全結晶層３２を除去した多結晶シリコン膜３３の断面図である。図３に示すように、裏面照射によって形成された多結晶シリコン膜３０の表面の不完全結晶層３２をエッチングにより除去し、多結晶シリコン膜３３（第２の多結晶シリコン膜）を残す。このようにして得られた多結晶シリコン膜３３を活性層とするＴＦＴでは、信頼性が向上すると共に、電気的特性が改善される。なお、裏面照射による溶融シリコン２１の固化時に多結晶シリコン膜３０の表面に形成される凹凸は、不完全結晶層３２をエッチングによって除去した後も多結晶シリコン膜３３の表面に転写され、同じ段差を維持した状態で残されている。
【００４２】
＜２．薄膜トランジスタの製造方法＞
図４および図５は、裏面照射により結晶化した多結晶シリコン膜３０を活性層とするＴＦＴ１０の各製造工程を示す工程断面図である。なお、図１〜図３に示す構成要素と同じ構成要素には、同じ参照符号を付して説明する。
【００４３】
図４（ａ）に示すように、可視光領域で透明な絶縁基板であるガラス基板１１上にベースコート膜１５を成膜する。ベースコート膜１５は、窒化シリコンまたは酸化シリコン（ＳｉＯ2）からなり、プラズマＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）法などによって成膜される。ベースコート膜の表面に、膜厚３０〜７０ｎｍの非晶質シリコン膜２０を成膜する。非晶質シリコン膜２０は、水素（Ｈ2）ガスおよびモノシラン（ＳｉＨ4）ガスを原料ガスとする減圧ＣＶＤ（Low Pressure Chemical Vapor Deposition）法などによって成膜される。
【００４４】
図４（ｂ）に示すように、ガラス基板１１の裏面側（図４（ｂ）の下側）から、レーザ光を照射して、非晶質シリコン膜２０をアニールする。照射するレーザ光は、波長３０８ｎｍのパルス発振ＸｅＣｌエキシマレーザである。縦成長モードで結晶化して多結晶シリコン膜３０を形成するために、非晶質シリコン膜２０が全層溶融しないように、レーザ光のエネルギー密度とスキャン速度を調整する必要がある。本実施形態においては、例えばエネルギー密度を２００〜５００ｍＪ／ｃｍ2、スキャン速度を５〜１０ｍｍ／ｓｅｃとする。なお、図４（ｂ）に示す不完全結晶層３２にも、図２に示す不完全結晶領域３１が形成されているが、図４（ｂ）では不完全結晶領域３１の記載を省略した。また、本実施形態において、パルス発振レーザの代わりに、連続発振レーザを非晶質シリコン膜２０に照射すれば、非晶質シリコン膜２０は全層溶融してしまう。このため、本実施形態では、連続発振レーザを使用することはできない。
【００４５】
波長３０８ｎｍのレーザ光の約５０％は、ガラス基板１１に吸収されてガラス基板１１を加熱するのに使われる。ガラス基板１１に吸収されなかった残りの約５０％のレーザ光は、非晶質シリコン膜２０を加熱して溶融シリコン２１に変えるのに使われる。このように、レーザ光を１回照射することにより、非晶質シリコン膜２０とガラス基板１１とを同時に加熱することができる。これにより、ガラス基板１１と溶融シリコン２１との温度勾配が小さくなるので、結晶粒径の大きな多結晶シリコン膜３０を形成することができる。
【００４６】
また、溶融シリコン２１の温度は、裏面側で高く、その表面側で低いので、溶融シリコン２１の表面に多数の種結晶が形成される。溶融シリコン２１の固化は、この種結晶から裏面側に向かって徐々に進む。このようにして形成された多結晶シリコン膜３０のうち、表面から深さ１０〜２０ｎｍまでは、微結晶シリコン領域３１を多く存在する不完全結晶層３２である。また、固化は、溶融シリコン２１の表面から裏面に向かって進むので、不完全結晶層３２の表面に形成される凹凸の段差も小さい。
【００４７】
基礎検討で検討したように、多結晶シリコン膜３０の表面の不完全結晶層３２をドライエッチング法によって除去し、多結晶シリコン膜３３を形成する（図４（ｃ）参照）。エッチングガスとして、四フッ化炭素（ＣＦ4）ガス、六フッ化硫黄（ＳＦ６）ガスなどのフッ素系ガス、または四塩化炭素（ＣＣｌ4）ガスなどの塩素系ガスを用いる。例えば、ＣＦ４ガスを用いた場合、ガス流量を１００〜３００ｓｃｃｍ、ＲＦパワーを１０００〜５０００Ｗ、チャンバ内の温度を３０〜５０℃、チャンバ内の圧力を３〜５０Ｐａとなる条件でエッチングすることが好ましい。この場合、多結晶シリコン膜のエッチング速度は、０．５〜２ｎｍ／ｓｅｃなり、エッチング後の多結晶シリコン膜３３の面内ばらつきを±３ｎｍ程度に抑えることができる。
【００４８】
このように、ドライエッチング法を用いれば、不完全結晶層３２をエッチングした後に残る多結晶シリコン膜３３の膜厚が面内でほぼ均一になるので、多結晶シリコン膜３３を活性層とするＴＦＴ１０の電気的特性をより改善することができる。なお、不完全結晶層３２をエッチングにより除去しても、その表面に形成されていた凹凸は、その段差を維持した状態で多結晶シリコン膜３３の表面に転写される。しかし、裏面照射によって不完全結晶層３２の表面に形成される凹凸の段差は、表面照射によって形成される凹凸の段差に比べて小さいので、多結晶シリコン膜３３の表面に転写される凹凸の段差も小さくなる。
【００４９】
なお、ドライエッチング法の代わりに、ウエットエッチング法を用いて不完全結晶層３２を除去してもよい。不完全結晶層３２をウエットエッチングするためのエッチャントとして、例えばフッ酸（ＨＦ）、硝酸（ＨＮＯ3）、酢酸（ＣＨ3ＣＯＯＨ）を含む混合液が使用される。
【００５０】
図４（ｄ）に示すように、不完全結晶層３２が除去された多結晶シリコン膜３３の表面に所望の形状のレジストパターン３５を形成する。次に、レジストパターン３５をマスクにして多結晶シリコン膜３３をエッチングして、島状の活性層４０を形成する。
【００５１】
図５（ａ）に示すようにさらに、活性層４０を含むガラス基板１１の全面を覆うようにゲート絶縁膜５０を成膜する。ゲート絶縁膜５０は、例えば膜厚１００ｎｍの酸化シリコンからなり、プラズマＣＶＤ法などによって成膜される。次に、ゲート絶縁膜５０の表面に、スパッタリング法によってタンタル（Ｔａ）膜６０を成膜し、フォトリソグラフィ法を用いてタンタル膜６０をパターニングする。これにより、活性層４０の中央部に対応するゲート絶縁膜５０の位置にゲート電極７０を形成する。なお、タンタル膜６０の代わりに、タングステン（Ｗ）膜、チタン（Ｔｉ）膜、モリブデン（Ｍｏ）膜などの金属膜またはそれらを積層した積層金属膜を成膜してもよい。
【００５２】
ゲート電極７０をマスクとして、リン（Ｐ）イオンなどのｎ型不純物イオンをイオン注入法またはイオンドーピング法などによって活性層４０にドープする。その後、ゲート電極７０の上方からレーザ光を照射することによって、活性層４０にドープしたｎ型不純物イオンを活性化する。これにより、活性層４０の両端に高濃度のｎ型領域からなるソース領域４１とドレイン領域４２がそれぞれ形成され、ソース領域４１とドレイン領域４２に挟まれた領域はチャネル領域４３になる。
【００５３】
図５（ｃ）に示すように、ゲート電極７０を含むガラス基板１１の全面を覆うように、層間絶縁膜８０を形成する。層間絶縁膜８０は、酸化シリコンからなり、例えばＴＥＯＳ（Tetra Ethyl Ortho Silicate：Ｓｉ（ＯＣ2Ｈ5）4）を用いたプラズマＣＶＤ法を用いて成膜される。
【００５４】
層間絶縁膜８０に、ソース領域４１およびドレイン領域４２にそれぞれ達するコンタクトホール８１、８２と、ゲート電極７０に達するコンタクトホール（図示しない）を開孔する。コンタクトホール８１、８２の内部を含む層間絶縁膜８０の表面に、スパッタリング法を用いて例えばアルミニウム（Ａｌ）膜（図示しない）などの金属膜を成膜する。次に、フォトリソグラフィ法を用いてアルミニウム膜をパターニングすることにより、コンタクトホール８１を介してソース領域４１と電気的に接続されたソース電極９１、および、コンタクトホール８２を介してドレイン領域４２と電気的に接続されたドレイン電極９２を形成する。その後、水素雰囲気中で熱処理を施すことにより、ｎチャネル型のＴＦＴ１０が完成する。
【００５５】
＜２．２  効果＞
本実施形態によれば、裏面照射により形成された多結晶シリコン膜３０の表面の凹凸の段差を小さくすることができるので、信頼性を向上させたＴＦＴ１０を製造することができる。さらに、ＴＦＴ１０の活性層４０の結晶性が高いので、キャリアの移動度を高くしたり、Ｓ係数を低くしたりすることができるなど、ＴＦＴ１０の電気的特性を改善することができる。
【００５６】
多結晶シリコン膜３０から微結晶シリコン領域３１が多く存在する不完全結晶層３２を除去するためにドライエッチング法を用いれば、不完全結晶層３２を均一にエッチングすることができる。これにより、面内の膜厚がほぼ均一な多結晶シリコン膜３３を容易に形成することができるので、電気的特性が安定したＴＦＴ１０を製造することができる。
【００５７】
多結晶シリコン膜３０から微結晶シリコン領域３１が多く存在する不完全結晶層３２を除去するためにウエットエッチング法を用いれば、不完全結晶層３２を容易に除去することができるので、ＴＦＴ１０の製造方法を簡略化することができる。
【００５８】
＜２．３  変形例＞
本実施形態では、レーザアニールに使用するレーザ光としてＸｅＣｌエキシマレーザを使用した。しかし、ＸｅＣｌエキシマレーザに限定されることなく、ガラス基板１１による吸収率が高い波長を有するレーザであればよい。
【００５９】
本実施形態では、非晶質半導体膜および多結晶半導体膜として、それぞれ非晶質シリコン膜２０および多結晶シリコン膜３０を例に挙げて説明した。しかし、例えば非晶質シリコンゲルマニウム膜および多結晶シリコンゲルマニウム膜などの半導体膜にも、本実施形態を同様の適用することができる。
【００６０】
本実施形態では、非晶質シリコン膜２０をレーザアニール法により溶融固化させて多結晶シリコン膜３０を形成した。しかし、非晶質シリコン膜２０の代わりに多結晶シリコン膜を成膜し、多結晶シリコン膜をレーザアニール法により溶融固化させて多結晶シリコン膜を形成してもよい。この場合、結晶性がより高い多結晶シリコン膜を形成することができる。
【００６１】
本実施形態では、ソース領域４１およびドレイン領域４２を形成するためにｎ型不純物であるリンイオンを注入したが、リンイオンの代わりに、ｐ型不純物であるボロン（Ｂ）イオンを注入してもよい。この場合、ＴＦＴはｐチャネル型のＴＦＴになる。
【００６２】
＜３．液晶表示装置＞
図６（ａ）は、アクティブマトリクス型液晶表示装置の液晶パネル１００を示す斜視図であり、（ｂ）は、（ａ）に示す液晶パネル１００に含まれるＴＦＴ基板１２０を示す斜視図である。図６（ａ）に示すように、液晶パネル１００は、対向して配置された２枚のガラス基板１２０、１４０と、２枚のガラス基板１２０、１４０によって挟持された液晶層（図示しない）を封止する封止材１５０とを含む、フルモノリシック型のパネルである。２枚のガラス基板１２０、１４０のうち、ＴＦＴを含む複数の画素形成部がマトリクス状に形成されたガラス基板をＴＦＴ基板１２０といい、ＴＦＴ基板１２０と対向して配置され、カラーフィルタ（Color Filter）などが形成されたガラス基板をＣＦ基板１４０という。
【００６３】
図６（ｂ）に示すように、ＴＦＴ基板１２０は、複数の画素形成部１３１が配置された画像表示部１３０を含む。画素形成部１３１には、スイッチング素子１３２と、スイッチング素子１３２に接続された画素電極１３３とが形成されている。画像表示部１３０の外側の額縁部には、ソースドライバ１２１、ゲートドライバ１２２などの周辺回路が設けられている。ゲートドライバ１２２は、スイッチング素子１３２をオン／オフさせるタイミングを制御する制御信号をゲート配線ＧＬに出力し、ソースドライバ１２１は、画素形成部１３１に画像を表示する画像信号や画像信号を出力するタイミングを制御する制御信号をソース配線ＳＬに出力する。
【００６４】
ゲート配線ＧＬを順に活性化して、活性化されたゲート配線ＧＬに接続されたスイッチング素子１３２をオン状態にすることにより、ソース配線ＳＬに与えられた画像信号はスイッチング素子１３２を介して、画素電極１３３に与えられる。画素電極１３３は、ＣＦ基板１４０に形成された共通電極（図示しない）と共に画素容量を形成し、与えられた画像信号を保持する。ＴＦＴ基板１２０の下面に設けられたバックライトユニット（図示しない）から発せられたバックライト光が、画像信号に応じて画素形成部１３１を透過し、画像が液晶パネル１００の画像表示部１３０に表示される。
【００６５】
このような液晶パネル１００において、画素形成部１３１のスイッチング素子１３２としてＴＦＴ１０を用いれば、ＴＦＴ１０の移動度が大きく、Ｓ係数が小さいので、スイッチング動作を高速で行なうことができる。これにより、ＴＦＴ１０は、ソース配線ＳＬから与えられる映像信号を短時間で画素容量に充電することができるので、画素形成部１３１の数を増やして液晶パネル１００の画像表示部１３０を高精細化することができる。
【００６６】
また、移動度の大きなＴＦＴ１０を用いて周辺回路を構成すれば、ソースドライバ１２１やゲートドライバ１２２などの周辺回路の動作速度を速くすることができる。これにより、周辺回路の回路規模が小さくなるので、液晶パネル１００の額縁部を小さくして、液晶パネル１００を小型化することができる。また、液晶表示装置を高性能化、高画質化することができる。
【００６７】
なお、ＴＦＴ１０を適用可能な表示装置として、液晶表示装置を例に挙げて説明した。しかし、ＴＦＴ１０を、有機ＥＬ（Electro Luminescence）表示装置やプラズマ表示装置などの表示装置にも適用することができる。
【符号の説明】
【００６８】
１０…ＴＦＴ（薄膜トランジスタ）
１１…ガラス基板
２０…非晶質シリコン膜（半導体膜）
３０…多結晶シリコン膜（第１の多結晶シリコン膜）
３１…微結晶シリコン領域（微結晶シリコンを含む領域）
３２…不完全結晶層
３３…多結晶シリコン膜（第２の多結晶シリコン膜）
４０…活性層
５０…ゲート絶縁膜
７０…ゲート電極
１００…液晶パネル
１２１…ソースドライバ
１２２…ゲートドライバ
１３０…画像表示部
１３２…スイッチング素子
【図１】
2012015140.tif 000003
【図２】
2012015140.tif 000004
【図３】
2012015140.tif 000005
【図４】
2012015140.tif 000006
【図５】
2012015140.tif 000007
【図６】
2012015140.tif 000008