(57)【要約】      （修正有）【課題】半導体素子を搭載する配線基板において、絶縁基板の上面に配設された複数の短冊状の半導体素子接続パッドの幅を部分的に広げることなく短冊状の半導体素子接続パッドの上面に半田バンプを形成することにより、半導体素子接続パッドのファインピッチを実現する配線基板およびその製造方法を提供する。【解決手段】絶縁基板１の上面に短冊状の半導体素子接続パッド４を有するとともに半導体素子接続パッド４上に半田を溶融および凝集させて半田バンプ５を形成して成る配線基板１０であって、半導体素子接続パッド４は、半田バンプ５が形成された位置の上面に凹部４ａが形成されているとともに、凹部４ａを中心に凝集させた半田により半田バンプ５が形成されている。【選択図】図１
2012015198.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板の上面に短冊状の半導体素子接続パッドを有するとともに該半導体素子接続パッド上に半田を溶融および凝集させて半田バンプを形成して成る配線基板であって、前記半導体素子接続パッドは、前記半田バンプが形成された位置の上面に凹部が形成されているとともに、該凹部を中心に凝集させた半田により前記半田バンプが形成されていることを特徴とする配線基板。
【請求項２】
前記凹部は、その幅が５〜２５０μｍの範囲であり、その深さが１μｍ以上であることを特徴とする請求項１記載の配線基板。
【請求項３】
絶縁基板の上面に形成された短冊状の半導体素子接続パッドに半田を付着させるとともに該半田を溶融および凝集させて半田バンプを形成する配線基板の製造方法であって、前記半導体素子接続パッドの前記半田バンプが形成される位置の上面に凹部を形成しておくとともに、該凹部を中心に前記半田を凝集させることにより前記半田バンプを形成することを特徴とする配線基板の製造方法。
【請求項４】
前記凹部は、その幅が５〜２５０μｍの範囲であり、その深さが１μｍ以上であることを特徴とする請求項３記載の配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板およびその製造方法に関し、より詳細には例えば半導体集積回路素子等の半導体素子をフリップチップ接続により搭載するのに好適な配線基板およびその製造方法に関する。
【背景技術】
【０００２】
従来から半導体集積回路素子として、多数の電極端子をその一方の主面の外周に沿って配設した、いわゆるペリフェラル型の半導体集積回路素子がある。このようなペリフェラル型の半導体集積回路素子を配線基板に搭載する方法として、フリップチップ接続により接続する方法がある。フリップチップ接続とは、配線基板に設けた配線導体の一部を半導体集積回路素子の電極端子に接続される半導体素子接続パッドとして半導体集積回路素子の電極端子の配置に対応した並びに露出させ、この半導体素子接続パッドと前記半導体集積回路素子の電極端子とを対向させ、これらを例えば半田バンプを介して電気的に接続する方法である。
【０００３】
図９は、ペリフェラル型の半導体集積回路素子Ｓと、この半導体集積回路素子Ｓをフリップチップ接続により搭載する従来の配線基板２０を示す概略断面図である。また図１０は、図９に示す配線基板２０の半田バンプ１５を除く上面図である。
【０００４】
図９および図１０に示すように、従来の配線基板２０は、絶縁基板１１の上面に多数の帯状の配線導体１２を有している。さらに絶縁基板１１の上面には、帯状の配線導体１２の一部を半導体集積回路素子Ｓの電極端子Ｔの配置に対応して細い短冊状に多数並んで露出させる開口部１３ａを有するソルダーレジスト層１３が被着されている。帯状の配線導体１２においてソルダーレジスト層１３から露出する細い短冊状の部分は、半導体集積回路素子Ｓの電極端子Ｔに電気的に接続される半導体素子接続パッド１４を形成している。さらに、各半導体素子接続パッド１４上には、半田バンプ１５が溶着されている。そして、半導体集積回路素子Ｓの電極端子Ｔと半導体素子接続パッド１４とを対向させ、これらを半田バンプ１５を介して接続することにより半導体集積回路素子Ｓが配線基板２０上にフリップチップ接続される。
【０００５】
ところで、このようなフリップチップ接続に用いられる配線基板２０おいては、半導体集積回路素子Ｓの電極端子Ｔと半導体素子接続パッド１４との半田バンプ１５を介した接続を容易なものとするために、通常、半導体素子接続パッド１４上の所定位置に半田バンプ１５を予め溶着させておく。半導体素子接続パッド１４上に半田バンプ１５を溶着するには、半導体素子接続パッド１４の全面に半田ペーストを塗布した後、その半田ペースト中の半田を加熱溶融させて所定位置に凝集させる方法が採用されている。このとき、半導体素子接続パッド１４における半田バンプ１５が形成される位置の幅を他の部分よりも広く形成しておく。すると、半導体素子接続パッド１４上に塗布した半田ペースト中の半田を加熱溶融させる際に、溶融した半田がその表面張力の影響により半導体素子接続パッド１４の幅の広い部分に集まってきて、半導体素子接続パッド１４の所定の位置に半田バンプ１５を溶着することができる。
【０００６】
しかしながら、この従来の配線基板によると、半導体素子接続パッド１４における所定の位置に半田バンプ１５を形成するために、半導体素子接続パッド１４の幅を部分的に広げている。その結果、半導体素子接続パッド１４のピッチがその分広くなり、半導体素子接続パッド１４のファインピッチ化が困難であるという問題がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０００−７７４７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の課題は、半導体素子を搭載する配線基板において、絶縁基板の上面に配設された複数の短冊状の半導体素子接続パッドの幅を部分的に広げることなく短冊状の半導体素子接続パッドの上面に半田バンプを形成することにより、半導体素子接続パッドのファインピッチ化を実現することが可能な配線基板およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の配線基板は、絶縁基板の上面に短冊状の半導体素子接続パッドを有するとともに半導体素子接続パッド上に半田を溶融および凝集させて半田バンプを形成して成る配線基板であって、半導体素子接続パッドは、半田バンプが形成された位置の上面に凹部が形成されているとともに、凹部を中心に凝集させた半田により半田バンプが形成されていることを特徴とするものである。
【００１０】
また本発明の配線基板の製造方法は、絶縁基板の上面に形成された短冊状の半導体素子接続パッドに半田を付着させるとともに半田を溶融および凝集させて半田バンプを形成する配線基板の製造方法であって、半導体素子接続パッドの半田バンプが形成される位置の上面に凹部を形成しておくとともに、凹部を中心に半田を凝集させることにより半田バンプを形成することを特徴とするものである。
【発明の効果】
【００１１】
本発明の配線基板によれば、半導体素子接続パッドにおける半田バンプが形成される上面に凹部が形成されているとともに、その凹部を中心に凝集させた半田により半田バンプが形成されていることから、半導体素子接続パッドの幅を部分的に広げることなく、半田バンプが所定の位置に形成されている。したがって、半導体素子接続パッドをファインピッチで配置することができる。
【００１２】
また、本発明の配線基板の製造方法によれば、半導体素子接続パッドにおける半田バンプが形成される上面に凹部を形成するとともに、その凹部を中心に半田を凝集させることにより半田バンプを形成することから、半導体素子接続パッドの幅を部分的に広げることなく、半田バンプを所定の位置に形成できる。したがって、半導体素子接続パッドをファインピッチで配置した配線基板を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】図１は、本発明の配線基板の実施形態の一例を示す概略断面図である。
【図２】図２は、図１に示す配線基板の上面図である。
【図３】図３は、本発明の配線基板の製造方法の実施形態の一例を説明するための概略断面図である。
【図４】図４は、本発明の配線基板の製造方法の実施形態の一例を説明するための概略断面図である。
【図５】図５は、本発明の配線基板の製造方法の実施形態の一例を説明するための概略断面図である。
【図６】図６は、本発明の配線基板の製造方法の実施形態の一例を説明するための概略断面図である。
【図７】図７は、本発明の配線基板の製造方法の実施形態の一例を説明するための概略断面図である。
【図８】図８は、本発明の配線基板の実施形態における別の例を示す上面図である。
【図９】図９は、従来の配線基板を示す概略断面図である。
【図１０】図１０は、図９に示す配線基板の上面図である。
【発明を実施するための形態】
【００１４】
以下に本発明にかかる配線基板およびその製造方法について添付の図面を参照して詳細に説明する。
【００１５】
図１は、本発明の配線基板の実施形態の一例を示す概略断面図である。図２は、図１に示す配線基板の半田バンプ５を除いた上面図である。
【００１６】
図１および図２に示すように、本例の配線基板１０は、絶縁基板１の上面に多数の帯状の配線導体２を有している。さらに絶縁基板１の上面には、帯状の配線導体２の一部を露出させる開口部３ａを有するソルダーレジスト層３が被着されている。
【００１７】
絶縁基板１は、例えばエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含む樹脂系の電気絶縁材料から成る。配線導体２は、例えば銅箔や銅めっき層から成る。ソルダーレジスト層３は、エポキシ樹脂等の熱硬化性樹脂を含む樹脂系の電気絶縁材料から成る。
【００１８】
配線導体２においてソルダーレジスト層３の開口部３ａから露出した部位は、半導体集積回路素子Ｓの電極端子Ｔに接続される半導体素子接続パッド４を形成している。この半導体素子接続パッド４は、半導体集積回路素子Ｓの電極端子Ｔの配置に対応して細長い短冊状に多数並んで配設されている。半導体素子接続パッド４は、その厚みが例えば５〜３０μｍ程度、その幅が５〜２５０μｍ程度、その長さが１００〜４００μｍ程度である。
【００１９】
さらに、各半導体素子接続パッド４における半導体集積回路素子Ｓの電極端子Ｔに対応する位置には半田バンプ５が溶着されている。半田バンプ５は、半導体集積回路素子Ｓの電極端子Ｔと半導体素子接続パット４とを接続するための接続部材であり、例えば錫を含有する低融点の半田を半導体素子接続パッド４上に溶融させるとともに半導体集積回路素子Ｓの電極端子Ｔに対応する位置に凝集させることにより形成されている。
【００２０】
そして、半導体集積回路素子Ｓの電極端子Ｔと半田バンプ５とを当接させ、半田バンプ５を溶融させた後、冷却固化させることにより半導体集積回路素子Ｓが配線基板１０にフリップチップ接続される。
【００２１】
なお、本例の配線基板１０においては、半田バンプ５が形成された位置の半導体素子接続パッド４の上面に凹部４ａが形成されている。そして、この凹部４ａを中心に凝集させた半田により半田バンプ５が形成されており、そのことが重要である。本例の配線基板１０においては、半導体素子接続パッド４の上面に凹部４ａが形成されており、この凹部４ａを中心に凝集させた半田により半田バンプ５が形成されていることから、半導体素子接続パッド４の幅を部分的に広げることなく、半田バンプ５が所定の位置に形成されている。したがって、半導体素子接続パッド４をファインピッチで配置することができる。
【００２２】
なお、凹部４ａの幅Ｗが５μｍ未満である場合、凹部４ａを中心とした半田の凝集が良好に起こらずに所定の位置に十分な大きさの半田バンプ５を形成することができなくなる危険性が大きくなり、２５０μｍを超えると、凹部４ａを中心にして形成される半田バンプ５の高さが低いものとなってしまう危険性が大きくなる。したがって、凹部４ａの幅Ｗは、５〜２５０μｍの範囲であることが好ましい。また、凹部４ａの深さＤが１μｍ未満である場合、凹部４ａを中心とした半田の凝集が良好に起こらずに所定の位置に十分な大きさの半田バンプ５を形成することができなくなる危険性が大きくなる。したがって、凹部４ａの深さＤは、１μｍ以上であることが好ましい。ただし、凹部４ａにおける半導体素子接続パット４の厚みが２μｍ未満となると、半田バンプ５を介した半導体素子接続パッド４と半導体素子Ｓの電極Ｔとの接続信頼性が低くなる。したがって、凹部４ａにおける半導体素子接続パッド４の厚みは、２μｍ以上となるようにすることが好ましい。
【００２３】
次に、上述した配線基板１０を本発明の製造方法に従って製造する場合の実施形態の一例を説明する。
【００２４】
まず、図３に示すように、絶縁基板１の上面に帯状の配線導体２を多数並べて形成する。配線導体２は、例えば厚みが５〜３０μｍ程度、幅が５〜２５０μｍ程度、ピッチが２０〜４００μｍ程度である。このような配線導体２は、銅箔や銅めっき層から成り、周知のサブトラクティブ法やセミアディティブ法等のパターン形成法を用いることにより形成される。なお、この配線導体２は半導体素子接続パッド４となる部分を含んでいる。
【００２５】
次に、図４に示すように、配線導体２の半導体素子接続パッド４となる部分における半田バンプ５が形成される位置の上面に凹部４ａを形成する。凹部４ａは、その幅Ｗが５〜２５０μｍ程度、その深さＤが1〜１５μｍ程度である。このような凹部４ａは、配線導体２における凹部４ａと成る部分をエッチングやブラスト、レーザ加工等により選択的に除去することにより形成される。
【００２６】
次に、図５に示すように、絶縁基板１および配線導体２の上に、半導体素子接続パッド４を露出させる開口部３ａを有するソルダーレジスト層３を被着形成する。このようなソルダーレジスト層３は、感光性を有する未硬化の熱硬化性樹脂層を絶縁基板１および配線導体２の全体を覆うように被着するとともに、その感光性を有する未硬化の熱硬化性樹脂層を所定のパターンに露光および現像した後、熱硬化させることにより形成される。
【００２７】
次に、図６に示すように、ソルダーレジスト層３の開口部３ａから露出する半導体素子接続パッド４上の全面に半田ペースト５Ｐを印刷塗布する。半田ペースト５Ｐの印刷には周知のスクリーン印刷法を用いればよい。
【００２８】
次に、図７に示すように、半田ペースト５Ｐ中の半田を溶融させるとともにその表面張力により凹部４ａを中心にして凝集させて半田バンプ５を形成する。このとき、半導体素子接続パッド４には、半田バンプ５が形成される位置の上面に凹部４ａが形成されていることから、溶融した半田がその表面張力により凹部４ａを中心にして集まってくるので、半導体素子接続パッド４の所定の位置に半田バンプ５を正確に形成することができる。したがって、本例の配線基板の製造方法によれば、半導体素子接続パッド４の幅を部分的に広げることなく、半導体素子接続パッド４がファインピッチで配置された配線基板１０を提供することができる。
【００２９】
なお、凹部４ａの幅Ｗが５μｍ未満である場合、凹部４ａを中心とした半田の凝集が良好に起こらずに所定の位置に十分な大きさの半田バンプ５を形成することができなくなる危険性が大きくなり、２５０μｍを超えると、凹部４ａを中心にして形成される半田バンプ５の高さが低いものとなってしまう危険性が大きくなる。したがって、凹部４ａの幅Ｗは、５〜２５０μｍの範囲であることが好ましい。また、凹部４ａの深さＤが１μｍ未満である場合、凹部４ａを中心とした半田の凝集が良好に起こらずに所定の位置に十分な大きさの半田バンプ５を形成することができなくなる危険性が大きくなる。したがって、凹部４ａの深さＤは、１μｍ以上であることが好ましい。ただし、凹部４ａにおける半導体素子接続パット４の厚みが２μｍ未満となると、半田バンプ５を介した半導体素子接続パッド４と半導体素子Ｓの電極Ｔとの接続信頼性が低くなる。したがって、凹部４ａにおける半導体素子接続パッド４の厚みは、２μｍ以上となるようにすることが好ましい。
【００３０】
かくして、本発明の配線基板およびその製造方法によれば、絶縁基板の上面に配設された複数の短冊状の半導体素子接続パッドの幅を部分的に広げることなく短冊状の半導体素子接続パッドの上面に半田バンプを形成することにより、半導体素子接続パッドのファインピッチ化を実現することが可能な配線基板およびその製造方法を提供することができる。なお、本発明は上述の実施形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば上述の実施形態の一例では、半導体素子接続パッド４を横切るようにして凹部４ａを形成したが、図８に示すように、半導体素子接続パッド４の幅の中央部のみに凹部４ａを形成してもよい。さらに、上述の実施形態の一例では、半導体素子接続パッド４の上面に半田ペースト５Ｐを印刷塗布した後、半田ペースト５Ｐ中の半田を溶融させることにより半田バンプ５を形成したが、半導体素子接続パッド４の表面に半田めっきを施した後、その半田めっきを溶融させることにより半田バンプ５を形成するようにしても良い。
【符号の説明】
【００３１】
１：絶縁基板
４：半導体素子接続パッド
４ａ：凹部
５：半田バンプ
【図１】
2012015198.tif 000003
【図２】
2012015198.tif 000004
【図３】
2012015198.tif 000005
【図４】
2012015198.tif 000006
【図５】
2012015198.tif 000007
【図６】
2012015198.tif 000008
【図７】
2012015198.tif 000009
【図８】
2012015198.tif 000010
【図９】
2012015198.tif 000011
【図１０】
2012015198.tif 000012