(57)【要約】【課題】１ペレット上に、互い耐圧が異なる複数の半導体素子を備えており、回路を省スペース化することができ、簡単な製造工程で製造できる複合半導体装置を実現する。【解決手段】第１の半導体素子は、ドリフト領域６の表面に形成され、第１の半導体領域８を有し、第２の半導体素子は、第１の半導体領域８よりアイソレーション領域を介して離間されドリフト領域６の表面に形成された第２の半導体領域１０を有し、第２の半導体領域１０は、第１導電型の不純物と第２導電型の不純物がドーピングされることにより、ドリフト領域６の不純物のプロファイルは、第２の半導体領域１０側の表面において濃度が高くなる山状の濃度分布を持つ。【選択図】図１
2012195428.tif 000002
【特許請求の範囲】
【請求項１】
１つのペレットに、耐圧の異なる半導体素子を含む複数の半導体素子が形成されて成る複合半導体装置であって、
前記１つのペレットは、第１導電型のサブ基板と、該サブ基板上に形成され、該サブ基板よりも低不純物濃度とされた半導体層からなる第１導電型のドリフト領域と、前記複数の半導体素子に共通のアノード電極とを備えており、
前記複数半導体素子のうちの一部の半導体素子は、前記ドリフト領域の表面に形成され、第１導電型とは異なる第２導電型の半導体領域と、該半導体領域に電気的に接続したカソード電極とを有し、
前記複数半導体素子のうちの前記一部の半導体素子と耐圧の異なる半導体素子は、前記一部の半導体素子の半導体領域よりアイソレーション領域を介して離間されており前記ドリフト領域の表面に形成された半導体領域と、該耐圧の異なる半導体素子の半導体領域に電気的に接続したカソード電極とを有し、
前記耐圧の異なる半導体素子の半導体領域は、第１導電型の不純物と第２導電型の不純物がドーピングされて形成されることにより、該耐圧の異なる半導体素子の半導体領域の下方に位置するドリフト領域の不純物のプロファイルが、該耐圧の異なる半導体素子の半導体領域側の表面において濃度が高くなる山状の濃度分布を持つ構成であることを特徴とする複合半導体装置。
【請求項２】
１つのペレットに、互いに耐圧の異なる第１の半導体素子と第２の半導体素子が形成されて成る複合半導体装置であって、
前記１つのペレットは、第１導電型のサブ基板と、該サブ基板上に形成され、サブ基板よりも低不純物濃度とされた半導体層からなる第１導電型のドリフト領域と、第１の半導体素子と第２の半導体素子に共通のアノード電極とを備えており、
前記第１の半導体素子は、前記ドリフト領域の表面に形成され、第１導電型とは異なる第２導電型の第１の半導体領域と、第１の半導体領域に電気的に接続した第１のカソード電極とを有し、
前記第２の半導体素子は、第１の半導体領域よりアイソレーション領域を介して離間され前記ドリフト領域の表面に形成された第２の半導体領域と、第２の半導体領域に電気的に接続した第２のカソード電極とを有し、
前記第２の半導体領域は、第１導電型の不純物と第２導電型の不純物がドーピングされて形成されることにより、第２の半導体領域の下方に位置するドリフト領域の不純物のプロファイルが、第２の半導体領域側の表面において濃度が高くなる山状の濃度分布を持つ構成であることを特徴とする複合半導体装置。
【請求項３】
半導体素子は、ＰＮダイオードであることを特徴とする請求項１又は２記載の複合半導体装置。
【請求項４】
第１導電型の不純物と第２導電型の不純物がドーピングされる順番はいずれが先でもよく、順次ドーピングされて形成される構成であることを特徴とする請求項１、２又は３記載の複合半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同一の半導体層上に、複数の縦型半導体装置を搭載した複合半導体装置に関し、特に複数の縦型半導体装置を搭載したＰＮダイオードに関する。  
【背景技術】
【０００２】
ＰＮ接合ダイオードは、順方向には電流を流し、逆方向には電流を阻止するという性質を持ち、回路上の基本的な電子部品として多く使用されている。
【０００３】
従来においては、ダイオードを始めとするパワー半導体素子の技術指標は、素子単位面積当たりに於いての処理電力を大きくする事にあった。しかし、近年に於いてはモジュール部品を含む単位体積当たりの処理電力を大きくする事に指標が変わってきている。その様な背景で、１ペレットに複数の素子をまとめて実装し、省スペース化を図ろうとした技術がすでに開発されている。
【０００４】
従来、ＰＮダイオードとＳＢＤ（ショットキーバリアダイオード）を１ペレット上に作成した上で、ＰＮダイオードの高機能化を目指した技術は公知である（特許文献１参照）。特許文献１記載の発明は、高機能化については、ＳＢＤのＩＲ（逆方向電流）の温度特性を利用して、ＰＮダイオードのジャンクション温度の監視をする事を目的としたものであり、２つの違う機能を持つ素子をカソードコモンで構成し、１ペレット上でひとまとめにする事で、回路上のフットプリントの削減を事実上、実現させている複合半導体装置である。
【０００５】
また、複数のツェナーダイオードを受動素子と共に１ペレットに搭載された技術は公知である（特許文献２参照）。特許文献２記載の発明は、個々の素子をアイソレーションして、クロストークをしない構造とした複合半導体装置である。
【０００６】
また、ダイオードブリッジに使用するＰＮダイオードを、アノードコモン或いはカソードコモンにした１ペレットに２素子のＰＮダイオードを作成したペレットを２つ使用している技術は公知である（特許文献３参照）。
【０００７】
可変容量素子としてのバラクタダイオードと、静電容量値の変動を抑制するショットキダイオードとをカソードコモン接続して同一の半導体基板上に形成し、１チップ化した構成は公知である（特許文献４参照）。また、特許文献４には、第１のバラクタダイオード（可変容量ダイオード）と、第１のバラクタダイオードの温度保証をするための温度保証用の第２のバラクタダイオードを、カソードコモンの状態で同一の半導体基板上に形成し、１チップ化して、実装面積が小さくて済むようにする構成が記載されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００９−１７０８６４号公報
【特許文献２】特開２００５−１７５３９７号公報
【特許文献３】特開昭６３−４７９７０号公報
【特許文献４】特開２００５−０３２９２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところで、複数のＰＮダイオードについて、それぞれの回路の用途や目的に応じて、互いに耐圧の異なるものが必要な場合があるが、そのように互いに耐圧の異なる２つのＰＮダイオードも１つのペレット上に採り入れることができれば、回路基板もコンパクト化できる。
【００１０】
しかし、従来、上記のように複合半導体装置は知られているが、互いに耐圧の異なる２つのＰＮダイオードを１つのペレット上に設けるという発想は皆無であり、本発明は、基本的には、このような互いに耐圧の異なる２つのＰＮダイオードも１つのペレット上に設けて成る複合半導体装置を実現することを基本的な課題とする。
【００１１】
なお、上記従来例として挙げた特許文献１〜４には、アノードコモンで、互いに耐圧が違うＰＮダイオードを持つ半導体装置はについては開示されておらず、本発明とは用途においても異なり、次に説明するとおりの問題がある。
【００１２】
特許文献１記載の発明は、ＰＮダイオードとＳＢＤを１つのペレット上に設けているが、アノードコモンではない。一般的にＳＢＤでは、ショットキーメタルを堆積させた基面側の電極がアノード電極となる為、アノードを１チップでコモンにするには適さない。また、ＰＮダイオードとＳＢＤを１つのペレット上に作成した場合、逆阻止電圧が互いに違う素子を１ペレット上に作り込んでいるが、ＳＢＤを作成した領域においては、ＰＮダイオードと比較して逆方向電流が高いという問題が生じてしまう。
【００１３】
特許文献２記載の発明は、サブ基板にアノード電極を作成し、複数のツェナーダイオードを１ペレットにまとめているが、それぞれのツェナーダイオードは、略同一耐圧であり、同一チップ上に存在する複数素子は、耐圧差があるとは言い難い。また、各素子がアイソレーションしている為、配線構造が複雑になっているという問題がある。また、全ての素子の逆阻止耐圧を、複数の素子の中で最も高い素子に揃える事が可能であるが、一般的に逆阻止電圧が高い素子は、順方向電圧降下も高くなり素子損失が高くなるという問題がある。
【００１４】
特許文献３記載の発明は、アノードコモンのＰＮダイオードを提示しているが、１ペレット上に作成された複数の素子は、逆阻止電圧に於いて略同一である。つまり、逆阻止電圧を一方の素子が示す逆阻止耐圧程の高い耐圧を必要としない１ペレット上のもう一方の素子に於いても、同耐圧に設計せざる得なくなる。ダイオードは耐圧とＶＦのトレードオフがある為、耐圧を高く設計するとＶＦ値（順方向電圧）が高くなる為、ダイオードの順方向特性における電力消費が高くなる。
【００１５】
特許文献４記載の発明では、第１のバラクタダイオードと、第１のバラクタダイオードの温度保証をするための温度保証用の第２のバラクタダイオードを、カソードコモンの状態で同一の半導体基板上に形成し、１チップ化する構成は記載されているが、耐圧を異なるようにすることについては、特に、記載されていない。
【００１６】
本発明の基本的な課題は前記のとおりであるが、さらに、上記の様な従来例の問題に鑑みて、１ペレット上に少なくとも２つ以上のダイオード素子を作成する半導体装置において、互いに逆阻止耐圧が違い、逆阻止電流が低い事を特長とするＰＮダイオードを複数個作成する特徴を持ち、且つクロストークが少なく、比較的簡易なプロセスで製造できる複合半導体装置を実現することを、さらに具体的な課題とする。
【課題を解決するための手段】
【００１７】
本発明は上記課題を解決するために、１つのペレットに、耐圧の異なる半導体素子を含む複数の半導体素子が形成されて成る複合半導体装置であって、前記１つのペレットは、第１導電型のサブ基板と、該サブ基板上に形成され、該サブ基板よりも低不純物濃度とされた半導体層からなる第１導電型のドリフト領域と、前記複数の半導体素子に共通のアノード電極とを備えており、前記複数半導体素子のうちの一部の半導体素子は、前記ドリフト領域の表面に形成され、第１導電型とは異なる第２導電型の半導体領域と、該半導体領域に電気的に接続したカソード電極とを有し、前記複数半導体素子のうちの前記一部の半導体素子と耐圧の異なる半導体素子は、前記一部の半導体素子の半導体領域よりアイソレーション領域を介して離間されており前記ドリフト領域の表面に形成された半導体領域と、該耐圧の異なる半導体素子の半導体領域に電気的に接続したカソード電極とを有し、前記耐圧の異なる半導体素子の半導体領域は、第１導電型の不純物と第２導電型の不純物がドーピングされて形成されることにより、該耐圧の異なる半導体素子の半導体領域の下方に位置するドリフト領域の不純物のプロファイルが、該耐圧の異なる半導体素子の半導体領域側の表面において濃度が高くなる山状の濃度分布を持つ構成であることを特徴とする複合半導体装置を提供する。
【００１８】
本発明は上記課題を解決するために、１つのペレットに、互いに耐圧の異なる第１の半導体素子と第２の半導体素子が形成されて成る複合半導体装置であって、前記１つのペレットは、第１導電型のサブ基板と、該サブ基板上に形成され、サブ基板よりも低不純物濃度とされた半導体層からなる第１導電型のドリフト領域と、第１の半導体素子と第２の半導体素子に共通のアノード電極とを備えており、前記第１の半導体素子は、前記ドリフト領域の表面に形成され、第１導電型とは異なる第２導電型の第１の半導体領域と、第１の半導体領域に電気的に接続した第１のカソード電極とを有し、前記第２の半導体素子は、第１の半導体領域よりアイソレーション領域を介して離間され前記ドリフト領域の表面に形成された第２の半導体領域と、第２の半導体領域に電気的に接続した第２のカソード電極とを有し、前記第２の半導体領域は、第１導電型の不純物と第２導電型の不純物がドーピングされて形成されることにより、第２の半導体領域の下方に位置するドリフト領域の不純物のプロファイルが、第２の半導体領域側の表面において濃度が高くなる山状の濃度分布を持つ構成であることを特徴とする複合半導体装置を提供する。
【００１９】
半導体素子は、ＰＮダイオードである構成としてもよい。
【００２０】
第１導電型の不純物と第２導電型の不純物がドーピングされる順番はいずれが先でもよく、順次ドーピングされて形成される構成であるとしてもよい。
【発明の効果】
【００２１】
本発明に係る複合半導体装置は、互いに耐圧が異なる複数の半導体素子（例．ＰＮダイオード）を１つのペレット上でアノードコモンとした構成であるから、回路上のモジュールのフットプリントを削減し、また部品点数を削減し、製造工程を簡単にして低コスト化を実現することができる。
【００２２】
また、本発明に係る複合半導体装置では、アノードコモンとした複数の半導体素子としてＰＮダイオードを用いた場合に、複数のＰＮダイオードのうち逆阻止電圧が低いＰＮダイオードは、その順方向電圧降下が低いために、略同耐圧の複数のＰＮダイオードを１つのペレット上でアノードコモンとした複合半導体装置と比較して、省電力化することができる。
【００２３】
なお、本発明に係る複合半導体装置では、１つのペレット上でアノードコモンとした複数の素子としてＰＮダイオードを用いることで、逆方向電流については、ＳＢＤと比較して小さくすることができる。
【図面の簡単な説明】
【００２４】
【図１】本発明に係る複合半導体装置の実施例の構成を示す図である。
【図２】実施例の複合半導体装置における第１のＰＮダイオードについての不純物のプロファイルを示す。
【図３】実施例の複合半導体装置における第２のＰＮダイオードについての不純物のプロファイルを示す。
【図４】実施例の複合半導体装置における第２のＰＮダイオードのドリフト領域の不純物のプロファイルについて、模式的に説明する図である。
【図５】実施例の複合半導体装置における第２のＰＮダイオードにおいて、Ｐ型不純物をドーピングした状態の不純物のプロファイルについて、模式的に説明する図である。
【図６】実施例の複合半導体装置における第２のＰＮダイオードの不純物のプロファイルについて、模式的に説明する図であり、図５に示す状態において、さらにＮ型の不純物をドーピングした場合に、ドーピングしたＮ型不純物の濃度分布（イに示す部分）を、単に重ねた状態で模式的に示す。
【図７】実施例の複合半導体装置における第２のＰＮダイオードの不純物のプロファイルについて、模式的に説明する図であり、図６について、Ｎ型の不純物とＰ型のドーピングした不純物と合わせた場合の実際の不純物のプロファイルを示す。
【図８】本発明に係る複合半導体装置の逆方向の電流電圧特性を示す図である。
【発明を実施するための形態】
【００２５】
本発明に係る複合半導体装置を実施するための形態を実施例に基づき図面を参照して、以下説明する。本発明に係る複合半導体装置は、１つのペレット（１つの半導体基板であり「チップ」とも言う）に、互いに耐圧の異なる複数の半導体素子が形成されている構成であり、そのために半導体基板にドーピングされる不純物のプロファイルについて、下記の実施例で説明するが、従来にない特異の濃度分布を持たせた構成を特徴とする。
【実施例１】
【００２６】
本発明に係る複合半導体装置の実施例を図１〜８によって説明する。図１は、本発明に係る複合半導体装置の実施例の構成を示す図である。この実施例の複合半導体装置１においては、１つのペレット２に互いに耐圧の異なる複数の半導体素子として、第１のＰＮダイオード３と第２のＰＮダイオード４が形成されている構成について説明する。
【００２７】
複合半導体装置１は、そのペレット２として、Ｐ型（第１導電型）のサブ基板５と、その上に形成されたＰ型のドリフト領域６を有する。ドリフト領域６は、サブ基板５よりも低不純物濃度の半導体層から成り、ドリフト層として機能する。
【００２８】
サブ基板５の下面には、アノード電極７が形成されており、このアノード電極７は、サブ基板５を介してドリフト領域６と電気的に接続されている。アノード電極７は、第１のＰＮダイオード３及び第２のＰＮダイオード４の共通のアノード電極として機能する。
【００２９】
ドリフト領域６の表面（上面）に、Ｎ型（第２導電型）の第１の半導体領域８が形成されている。第１の半導体領域８は、ドリフト領域６の表面からその内部に向けて、Ｎ型の不純物（例えば、ヒ素）がイオン注入法又は熱拡散法によってドーピングされて形成される。第１の半導体領域８の表面には、第１のカソード電極９が形成されている。
【００３０】
ドリフト領域６と第１の半導体領域８によって第１のＰＮ接合が形成され、第１のカソード電極９、第１の半導体領域８、ドリフト領域６、サブ基板５及びアノード電極７によって、第１のＰＮダイオード３を構成している。
【００３１】
ドリフト領域６の表面（上面）であって、第１の半導体領域８とは別の領域の表面に、第２の半導体領域１０が形成されている。この第２の半導体領域１０は、ドリフト領域６の表面からその内部に向けて、Ｐ型（第１導電型）の不純物とＮ型（第２導電型）の不純物の双方が、イオン注入法又は熱拡散法によってドーピングされて形成される。
【００３２】
Ｐ型の不純物材料としては、例えばボロンが用いられ、Ｎ型の不純物材料としては、例えばヒ素が用いられる。Ｐ型の不純物とＮ型の不純物の注入又は拡散の順番は、いずれが先であっても後であってもよい。第２の半導体領域１０の表面には、第２のカソード電極１１が形成されている。
【００３３】
ドリフト領域６と第２の半導体領域１０によって第２のＰＮ接合が形成され、第２のカソード電極１１、第２の半導体領域１０、ドリフト領域６、サブ基板５及びアノード電極７によって、第２のＰＮダイオード４を構成している。
【００３４】
第１の半導体領域８と第２の半導体領域１０の間には、例えば、Ｎ型の高不純物濃度の材料から成る絶縁領域（アイソレーション領域）１２が形成されている。この絶縁領域１２によって、第１のＰＮダイオード３と第２のＰＮダイオード４を絶縁し、２つのＰＮダイオードの間のクロストークを防止することができる。
【００３５】
図２は、第１のＰＮダイオード３についての不純物のプロファイルを示す。ここで不純物のプロファイルとは、第１のＰＮダイオード３において、第１の半導体領域８の表面からドリフト領域６及びサブ基板５に向けた深さ（図２中の横軸で示す）に対する不純物の濃度分布（図２中の縦軸で示す）を言う。
【００３６】
図３は、第２のＰＮダイオード４についての不純物のプロファイルを示す。ここで不純物のプロファイルとは、第２のＰＮダイオード４において、第２の半導体領域１０の表面からドリフト領域６及びサブ基板５に向けた深さ（図３中の横軸で示す）に対する不純物の濃度分布（図３中の縦軸で示す）を言う。
【００３７】
図２に示す第１のＰＮダイオード３についての不純物のプロファイルでは、第１の半導体領域８に相当する深さ領域では、Ｎ型の不純物のドーピングによる濃度分布が強く現れている。ドリフト領域６及びサブ基板５に相当する深さ領域では、Ｐ型の不純物の濃度分布が現れている。
【００３８】
これに対して、図３に示す第２のＰＮダイオード４についての不純物のプロファイルでは、全体的には略、図２と同じ分布を示すものの、本発明者らは、図３中の点線で囲って示すように、部分的に山状の部分（ピーク部分）が現れるというきわめて特徴的な不純物の濃度分布を示すという知見を得た。
【００３９】
この特徴的な不純物のプロフィルは、第２の半導体領域１０には、Ｎ型の不純物のドーピングとＰ型不純物のドーピングの双方を行っているために、Ｐ不純物の濃度分布の影響が現れて、図３中の点線で示すように、部分的に山状の部分が現れるという不純物の濃度分布を示すこととなる。
【００４０】
この第２のＰＮダイオード４の不純物のプロファイルについて、さらに、図４〜図７で模式的に分かり易く説明する。ここでは、第２の半導体領域１０にＰ型不純物をＮ型の不純物より先にドーピングした場合で説明する。図４は、ドリフト領域６及びサブ基板５のみの不純物のプロファイルを示す。
【００４１】
図５は、第２の半導体領域１０にＰ型不純物をドーピングした状態の不純物のプロファイルを示す。図５のアの部分は、第２の半導体領域１０にＰ型不純物をドーピングしたことによる濃度分布を示す。
【００４２】
図５に示す状態において、さらに第２の半導体領域１０にＮ型の不純物をドーピングした場合に、ドーピングしたＮ型不純物の濃度分布（図６のイに示す部分）を、単に重ねた状態で模式的に示すと図６に示すようになるが、実際は、第２の半導体領域１０にＰ型ドーピングした不純物と合わせると、図７に示すような不純物のプロファイルとなる。
【００４３】
なお、第２のＰＮダイオード４における第２の半導体領域１０には、第１のＰＮダイオード３における第１の半導体領域８と同様な濃度のＮ型の不純物のドーピングに加えて、このＮ型の不純物に比べて少量のＰ型不純物をドーピングする。このＰ型不純物の濃度は、模式的に図５、図６に対数グラフで示すとおり、Ｎ型不純物の濃度に比べてきわめて小さい。
【００４４】
図８は、本発明に係る複合半導体装置１の逆方向の電流電圧特性を示す図である。図８中、アは、第１のＰＮダイオード３（ドリフト領域６にＮ型の不純物のみをドーピングして成るダイオード）の電流電圧特性を示す。イは、第２のＰＮダイオード４（ドリフト領域６にＮ型の不純物に加えて、少量のＰ型の不純物をドーピングして成るダイオード）の電流電圧特性を示す。
【００４５】
第２のＰＮダイオード４は、Ｎ型の不純物に加えて、少量のＰ型の不純物をドーピングすると、Ｎ型の不純物のみをドーピングした場合に比べて低い電圧でブレークダウンする。要するに、第２のＰＮダイオード４は、第１のＰＮダイオード３に比べて、耐圧が小さくなる。
【００４６】
その理由は、第２のＰＮダイオード４では、Ｎ型の不純物のドーピングに加えてＰ型の不純物をドーピングをすると、Ｎ型の不純物のみをドーピングして成る第１のＰＮダイオード３に比べて、空乏層が広がらないので、低い電圧でブレークダウンするものと考えられる。
【００４７】
より詳細に述べると、第２のＰＮダイオード４では、山状に不純物濃度が高くなっている深さ領域において電界強度が急峻に変化する為、ＰＮジャンクションに局所的に電界が集中しやすくなる。そして、小さな電圧値にてＰＮジャンクションの電界が絶縁破壊電界を超えることができる為に、第２のＰＮダイオード４は、電界強度が急峻に変化する領域が無い第１のＰＮダイオード３に比較して、低い電圧でブレークダウンする。
【００４８】
以上のとおり、本発明に係る複合半導体装置１は、１つのペレット２に第１のＰＮダイオード３と第２のＰＮダイオード４が形成され、しかも第１のＰＮダイオード３と第２のＰＮダイオード４は、互いに耐圧が異なり、電流電圧特性が異なる構成である。
【００４９】
そして、基本となるＮ型の不純物のみドーピングした第１のＰＮダイオード３に対して、Ｎ型の不純物を同じ濃度にドーピングするとともに、Ｐ型の不純物をドーピングする濃度を変えることで、第１のＰＮダイオード３に対して、小さい耐圧であり、しかもその耐圧の大きさを調整して第２のＰＮダイオード４を形成することが可能となる。
【００５０】
なお、上記実施例では、第１のＰＮダイオード３と第２のＰＮダイオード４の２つのダイオードを１つのペレットに形成した構成を説明したが、これに限らず、本発明に係る複合半導体装置１は、第１のＰＮダイオード３と、第１のＰＮダイオード３より耐圧が小さく、しかも互いに耐圧の異なる第２、第３、第４………というさらに多くのＰＮダイオードの組み合わせ、又はそのような組み合わせの複数を、１つのペレット２に形成して成る構成とすることも可能である。
【００５１】
以上、本発明に係る複合半導体装置を実施するための形態を実施例に基づいて説明したが、本発明はこのような実施例に限定されるものではなく、特許請求の範囲に記載された技術的事項の範囲内でいろいろな実施例があることは言うまでもない。
【産業上の利用可能性】
【００５２】
本発明に係る複合半導体装置は上記のような構成であるから、互いに耐圧が異なる複数のダイオード等の半導体素子が必要な回路に最適であり、そのような回路を、より少ない工程でかつコンパクトに作成可能となる。
【符号の説明】
【００５３】
１  複合半導体装置
２  ペレット
３  第１のＰＮダイオード
４  第２のＰＮダイオード
５  サブ基板
６  ドリフト領域
７  アノード電極
８  第１の半導体領域
９  第１のカソード電極
１０  第２の半導体領域
１１  第２のカソード電極
１２  絶縁領域
【図１】
2012195428.tif 000003
【図２】
2012195428.tif 000004
【図３】
2012195428.tif 000005
【図４】
2012195428.tif 000006
【図５】
2012195428.tif 000007
【図６】
2012195428.tif 000008
【図７】
2012195428.tif 000009
【図８】
2012195428.tif 000010