(57)【要約】【課題】  荷電粒子線レンズの設計精度が低下する。【解決手段】  少なくとも第１の貫通孔を有する第１の導電性基板と、第２の貫通孔を有する第２の導電性基板と、を接合してなる接合電極を有する荷電粒子線レンズの製造方法であって、前記第１の導電性基板に前記第１の貫通孔を形成する工程と、前記第２の導電性基板に前記第２の貫通孔を形成する工程と、前記第１の貫通孔と前記第２の貫通孔とが連通するように前記第１の導電性基板と前記第２の導電性基板と、を位置合わせする工程と、前記第１の導電性基板と前記第２の導電性基板とを接合する工程と、を含む。【選択図】  図１
2012195095.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも第１の貫通孔を有する第１の導電性基板と、
第２の貫通孔を有する第２の導電性基板と、
を接合してなる接合電極を有する荷電粒子線レンズの製造方法であって、
前記第１の導電性基板に前記第１の貫通孔を形成する工程と、
前記第２の導電性基板に前記第２の貫通孔を形成する工程と、
前記第１の貫通孔と前記第２の貫通孔とが連通するように前記第１の導電性基板と前記第２の導電性基板と、を位置合わせする工程と、
前記第１の導電性基板と前記第２の導電性基板とを接合する工程と、
を含むことを特徴とする荷電粒子線レンズの製造方法。
【請求項２】
前記第２の導電性基板に、第３の貫通孔を有する第３の導電性基板を、
前記第１の貫通孔と前記第２の貫通孔と前記第３の貫通孔とが連通するように前記第１の導電性基板と、前記第２の導電性基板と、前記第３の導電性基板と、を位置合わせする工程と、
前記第１から第３の導電性基板を接合する工程と、
をさらに含むことを特徴とする
請求項１に記載の荷電粒子線レンズの製造方法。
【請求項３】
前記第１から第３の導電性基板の少なくとも１つがＳＯＩ基板のデバイス層からなることを特徴とする請求項１又は２に記載の荷電粒子線レンズの製造方法。
【請求項４】
前記第１から第３導電性基板の少なくとも１つは、前記ＳＯＩ基板のうち貫通孔を有するデバイス層からなり、
前記デバイス層と前記第１から第３導電性基板の少なくとも１つと接合したのちに前記ＳＯＩ基板のハンドル層および前記ＳＯＩ基板のＢＯＸ層を除去する工程と、を含むことを特徴とする請求項３に記載の荷電粒子線レンズの製造方法。
【請求項５】
前記第１から第３導電性基板の少なくとも１つは、前記ＳＯＩ基板のうち貫通孔を有するデバイス層からなり、
前記ＳＯＩ基板のデバイス層に貫通孔を形成する工程と、
前記デバイス層に分離層を介して支持基板を接合する工程と、
前記ＳＯＩ基板のうちハンドル層およびＢＯＸ層を除去する工程と、
前記デバイス層のうち前記ＢＯＸ層が形成されていた面を接合面として前記第１から第３の導電性基板の少なくとも一つとを接合する工程と、
前記支持基板を前記分離層で分離する工程と、を含むことを特徴とする請求項３に記載の荷電粒子線レンズの製造方法。
【請求項６】
少なくとも第２の導電性基板と、
第１の貫通孔を有する第１の導電性基板と、
を接合してなる接合電極４を有する荷電粒子線レンズの製造方法であって、
前記第１の導電性基板に前記第１の貫通孔を形成する工程と、
前記第１の導電性基板と前記第２の導電性基板とを接合する工程と、
前記第２の導電性基板に前記第１の貫通孔と連通する第２の貫通孔を形成する工程と、
を含むことを特徴とする荷電粒子線レンズの製造方法。
【請求項７】
少なくとも第１の導電性基板と第２の導電性基板とを接合してなる接合電極４を荷電粒子線レンズの製造方法であって、
前記接合電極４の前記第１の導電性基板側から第１の貫通孔を形成する工程と、
前記接合電極４の前記第２の導電性基板側から前記第１の貫通孔と連通する第２の貫通孔を形成する工程と、
を含むことを特徴とする荷電粒子線レンズの製造方法。
【請求項８】
第１の貫通孔の直径と第２の貫通孔の直径が異なることを特徴とする
を特徴とする請求項１〜７に記載の荷電粒子線レンズの製造方法。
【請求項９】
少なくとも第１の孔を有する第１の導電性基板と、
第２の孔を有する第２の導電性基板と、
を接合してなる接合電極を有する荷電粒子線レンズの製造方法であって、
前記第１の導電性基板に第１の孔をあける工程と、
前記第２の導電性基板に第２の孔をあける工程と、
前記第１の導電性基板と前記第２の導電性基板とを接合する工程と、
前記第１の孔と前記第２の孔を連通させる工程と、
を含むことを特徴とする荷電粒子線レンズの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は荷電粒子線露光機等に用いられる荷電粒子線レンズに関する。
【背景技術】
【０００２】
荷電粒子線レンズ、特に電子レンズには大きく分けて電磁型レンズ（電磁レンズともいう）と静電型レンズ（静電レンズともいう）とが挙げられる。静電型レンズは磁界型レンズに比べて、構成が容易であり小型化や高集積化に有利である。電子ビーム露光装置に用いられている静電レンズは、例えば、非特許文献１に示されるいわゆるアインツェルレンズが一般的に用いられている。このアインツェルレンズを構成する３枚の電極基板のうち、上下両端の２電極基板には通常アース電位が付与されており、中間の電極基板には負または正の電位が印加されている。各電極基板には円形状の開口があいており、その開口を通過する電子ビームに対してアインツェルレンズは収束効果を発生する。
【０００３】
しかしながら、静電レンズは、電磁型レンズと比較して一般的に製作は容易だが、レンズ開口部の形状の製造誤差に対する光学収差の敏感度が高い。即ち、レンズ開口部の形状の設計値からのずれが光学収差に影響を与え易い。特に開口の真円度に対する非点収差が敏感である。真円度が悪くなると静電レンズによって収束された電子ビームは、非点収差やその他高次項の収差を持ってしまう。
【０００４】
特許文献１では、静電レンズの孔開け加工において、アパーチャーと偏向体を多層にして、ドライエッチングにより貫通孔をあけ、高精度のアセンブリを提案している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特登録０２８５４６０１
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら上記特許文献１記載の従来例では、偏向体の一方の面（表面）方から他方の面（裏面）に向かって、一度のドライエッチングによって貫通孔の形成を行っている。この場合、エッチングが進むにつれて、エッチング領域が横方向にもある程度広がるため、エッチング開始面よりもパターンの転写精度が落ち、エッチング終了面の加工精度は落ちる場合がある。その結果荷電粒子線レンズの設計精度が低下する場合がある。
【課題を解決するための手段】
【０００７】
本発明は上記課題を解決するために本発明者らが鋭意検討を行った結果完成に至ったものであり、その骨子とするところは、少なくとも第１の貫通孔を有する第１の導電性基板と、第２の貫通孔を有する第２の導電性基板と、を接合してなる接合電極４を有する電子線レンズの製造方法であって、  前記第１の導電性基板に前記第１貫通孔を形成する工程と、  前記第２の導電性基板に前記第２の貫通孔を形成する工程と、  前記第１の貫通孔と前記第２の貫通孔とが連通するように前記第１の導電性基板と前記第２の導電性基板と、を位置合わせする工程と、前記第１の導電性基板と前記第２の導電性基板とを接合する工程と、を含むことを特徴とするものである。
【発明の効果】
【０００８】
本発明の電子線レンズの製造方法によれば、複数枚の導電性基板にそれぞれ別に貫通孔を形成し、複数の導電性基板を位置合わせ・接合して１枚の接合電極とすることにより、１回に形成する貫通孔の深さは厚い電極に貫通孔を形成する場合の深さよりも浅くできる。よって接合電極表面の貫通孔のパターン精度は、複数枚の導電性基板を接合した接合電極の方が高くなる。また、接合時に貫通孔間の位置合わせ誤差が発生するが、これは一様な方向に発生する誤差であるため補正が容易となる。よって補正が容易な誤差が発生するものの、補正が困難な誤差の割合を減らすことができる。また、本発明によれば、精度の低い加工を組みわせて高精度化することにより低コストとすることができる。また、貫通孔の直径を各基板間で変更することができるため、高精度で直径が小さい貫通孔をもつ薄い基板を接合することにより、電極の感度が高い部分に高精度な部材を使用することが容易となる。また、接合電極の表層に直径が大きく、低精度で薄い基板を接合することにより、接合電極の欠陥の影響を低減する効果をもたせることができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１の実施例に係る製造工程を説明する図である。
【図２】接合不良の回避方法を説明する図である。
【図３】本発明の第３の実施例に係る製造工程を説明する図である。
【図４】本発明の第４の実施例に係る製造工程を説明する図である。
【図５】本発明の第５の実施例に係る製造工程を説明する図である。
【図６】本発明の第６の実施例に係る製造工程を説明する図である。
【図７】本発明の第７の実施例に係る製造工程を説明する図である。
【発明を実施するための形態】
【００１０】
本発明は、複数枚の導電性基板にそれぞれ別に貫通孔を形成し、複数の導電性基板を位置合わせし、接合して１枚の接合電極とすることにより、１回に形成する貫通孔の深さは厚い電極に貫通孔を形成する場合の深さよりも浅くできる。よって接合電極表面の貫通孔のパターン精度は、複数枚の導電性基板を接合した接合電極の方が高くなる。また、接合時に貫通孔間の位置合わせ誤差が発生するが、これは一様な方向に発生する誤差であるため補正が容易である。これに対し、従来の貫通孔の加工開始側から加工終了側に向かって大きくなる加工誤差はドライエッチングの場合にはイオンの平均自由工程が影響するのに加え、コンタミ（コンタミネーション：ｃｏｎｔａｍｉｎａｔｉｏｎ：汚染）や振動などが原因となるため一様な誤差ではなく、補正が困難なものである。従って、本発明はある程度の誤差は発生するものの、補正が困難な誤差の割合を減らして補正が容易な誤差とすることができる。また、従来の高精度な加工はコストが高いが、本発明では精度の低い加工を組みわせて高精度化することにより低コストとすることができる。また、貫通孔の直径を各基板間で変更することができるため、高精度で直径が小さい貫通孔をもつ、一定の加工精度が維持できる程度の薄い基板を接合することにより、電極の感度が高い部分に高精度な部材を使用することが容易となる。また、接合電極の表層に直径が大きく、低精度で薄い基板を接合することにより、接合電極の欠陥の影響を低減する効果をもたせることができる。
【００１１】
本発明の荷電粒子線レンズの製造方法は、電極を３枚以上の導電性基板から構成させることにより、電極を構成する基板１枚あたりの厚みをさらに減らすことが可能となり、それぞれの貫通孔１００の加工精度を向上させることができるため好ましい。
【００１２】
本発明の荷電粒子線レンズの製造方法は、基板としてＳＯＩウェハー（ＳＯＩ基板ともいう）を用い、接合電極の一部として使用することで、電極の厚みを高精度に制御することができるため好ましい。
【００１３】
本発明の荷電粒子線レンズの製造方法は、ＳＯＩウェハーから導電性基板を作製することで、薄い導電性基板を作製したい場合でも、ＳＯＩウェハーの総厚が厚いままで導電性基板の作製プロセスを行うことができる。これにより薄いＳｉウェハ―から導電性基板を作製する場合に比べて、ハンドリング性に優れ、基板の撓みが少なく高精度な加工を行うことができるため好ましい。
【００１４】
本発明の荷電粒子線レンズの製造方法は、デバイス層６に貫通孔１００を形成したＳＯＩウェハーのデバイス層６のうち、ハンドル層８と反対側である、基板のエッチング開始側の面（エッチング開始面ともいう）を電子線レンズの外周側に向けることができる。エッチング開始面の方が基板のエッチング終了側の面であるエッチング終了面よりもパターンの転写精度が高いため、収差を小さくする効果をもつため好ましい。
【００１５】
本発明の荷電粒子線レンズの製造方法は、貫通孔１００形成を行った第１の導電性基板１と、貫通孔１００形成前の第２の導電性基板２とを接合することで、加工による基板の汚染を低減でき、接合時のボイドを低減することができるため好ましい。
【００１６】
本発明の荷電粒子線レンズの製造方法は、貫通孔１００形成の工程を経ていない複数の導電性基板を接合することで、加工による基板の汚染をさらに低減できるため、さらに接合時のボイドの低減の効果が高くなる。
【００１７】
本発明の荷電粒子線レンズの製造方法は、第１の貫通孔と第２の貫通孔で直径を変えておくことにより、貫通孔端部に突起もしくはコンタミがあっても当該端部が直接接合することを避けることができるため、接合時にボイドとなりにくくすることができる。
【実施例】
【００１８】
以下実施例により本発明をさらに詳細に説明するが、本発明はこれらの実施例によって何ら限定されるものではない。
【００１９】
（実施例１）
本実施例の電子線レンズの製造方法は、電子線レンズを構成する電極の高精度貫通孔の形成に関する。本発明によれば、複数枚の導電性基板にそれぞれ別に貫通孔を形成し、複数の導電性基板を位置合わせ・接合して１枚の接合電極４とする。本実発明の製造方法にかかる各工程を、図１によって説明する。図１の左の図は断面図で、右の図は上面図である。１枚の接合電極４は複数枚の導電性基板から構成する。
【００２０】
図１（ａ）に示すように、第１の導電性基板１に第１の貫通孔１０１を形成する工程と、第２の導電性基板２に第２の貫通孔１０２を形成する工程と経て各々の基板に貫通孔を形成する。
【００２１】
各導電性基板の材質は高精度な貫通孔形成のために半導体プロセスを用いる。よって基板は単結晶のＳｉウェハーであることが望ましい。また電極として用いるために導電性を持つことが望ましい。基板がＳｉの場合は、マスク材としてＳｉ表面にＳｉＯ２膜、ＳｉＮ膜、金属膜などを基板上に成膜し、その後、フォトリソグラフィとエッチングによりパターニングを行う。マスク材と同じ材質で基板裏側にも成膜を行うと、膜の内部応力を相殺しやすくウェハーの反りを低減できる。また裏面の膜はＳｉに貫通孔を形成する際のストップ層として利用することもできる。特にストップ層として導電材料を用いることで、ドライエッチングによる貫通時にノッチと呼ばれる側壁の荒れの発生を抑制することができる。また、基板の一方の面側から、エッチングにより孔（ビアホールともいう）を、当該基板の厚さ方向に途中まで作製しておき、基板の他方の面側（背面側）からグラインドやＣＭＰなどによってビアホールの底部まで基板を薄板化する。このように、接合する２つの基板に各々ビアホールを形成しておき、後の工程で、２つの基板を接合するとともに、これらのビアホールを連通させて１つの貫通孔１００とすることができる。基板の薄板化した面を接合する場合には、接合不良を防止するため、表面粗度が数ｎｍ程度以下になるように平坦化することが好ましい。各導電性基板の貫通孔の配置は電子線が通過する位置に設けるようにする。各導電性基板の貫通孔の直径は同一でも良いが異ならせても良い。各導電性基板で直径を異ならせることにより、導電性基板の接合方式によっては、後述するいわゆるバーズピークの回避方法として有効である。マスク材を用いる場合には、ＩＣＰ−ＲＩＥによりＳｉのドライエッチングを行い、Ｓｉに貫通孔を形成することができる。電極の厚みが薄い場合には、マスク材の成膜とフォトレジスト１２からマスク材への転写は行わず、フォトレジスト１２を使ってＩＣＰ−ＲＩＥを行い、Ｓｉに貫通孔１００をあけても良い。ドライエッチングの具体的な条件は第１、第２の貫通孔の開口幅と深さの比であるアスペクト比と、要求される貫通孔１００のパターン加工精度に応じて適宜決定することができる。具体的な一例としては、目安としてアスペクト比が３以上の場合にはＳＦ６とＣ４Ｆ８ガスを切り替えながらエッチングするいわゆるボッシュプロセスによる加工を行った方が加工は容易である。アスペクト比が３よりも低い場合には、ＳＦ６又はＣＦ４を用いた等方性エッチング、ＳＦ６とＣＨＦ３の混合ガスによる異方性エッチング、ＳＦ６とＯ２の混合ガスによる異方性エッチングなどを用いればよい。ボッシュプロセスではアスペクト比を容易に高くすることができる。しかし、貫通孔１００の側壁にスカロップと呼ばれる凹凸が発生するため、貫通孔１００断面のパターン精度を考えた場合にはボッシュプロセスではなく、ガススイッチ（ガスの切替え）を行わないドライエッチングを用いた方が貫通孔１００のパターン加工精度は保ちやすい。ボッシュプロセスを用いた場合であっても、加工後に熱酸化とフッ化水素酸溶液の処理を繰り返すことでスカロップを低減し、貫通孔１００断面のパターン精度を保つことができる。熱酸化した膜厚に応じて貫通孔１００の直径が大きくなるため、フォトマスクを設計する際に貫通孔パターンの直径を小さくしておく。また、貫通孔１００の形成と同時に、基板間の位置合わせを行うためのアライメントマーク５を作製しておく。貫通孔１００を形成するのと同じプロセスでＳｉウェハーに孔を形成してアライメントマーク５とするとよい。アライメントマーク５の孔は基板を貫通させてもよいし、途中で止めてビアホールとしてもよい。ビアホールとする場合は、貫通孔１００形成時の途中で一旦エッチングをやめ、アライメントマーク５の部分だけフォトレジスト１２で塞げばよい。また、アライメントマーク５のパターンサイズを貫通孔１００よりも極端に小さくしておく（例えば直径が１／１０以下とする）ことで、貫通孔１００とのエッチングレート差を発生させてビアホールにしてもよい。また、アライメントマーク５は金属膜などの薄膜をパターニングして代用してもよい。位置合わせは、接合する基板同士のアライメントマーク５を顕微鏡で観察しつつ行うのが一般的である。可視光を用いる場合には基板の表と裏から基板表面のアライメントマーク５を観察しつつ位置合わせをする。また、赤外線を利用して位置合わせを行えば、接合界面にアライメントマーク５があっても接合できる。位置合わせに赤外線を用いる場合には、アライメントマークは周囲と比較して赤外線の透過率が異なる、または高低差がある、ようにしてアライメントマーク５の輪郭を赤外線で認識できるようにしておく。貫通孔１００の形成後、第１の導電性基板１、第２の導電性基板２の洗浄を行う。フォトレジスト、マスク材、ドライエッチングの残渣物を除去する。残渣物があると接合界面にボイドが発生しやすいため、念入りに洗浄を行う。洗浄にはＯ２プラズマによるアッシング、硫酸と過酸化水素酸の混合溶液による洗浄、オゾン水とフッ化水素酸溶液の洗浄が効果的である。
【００２２】
図１（ｂ）は第１の導電性基板１と第２の導電性基板２を位置合わせする工程を示す。位置合わせ工程では第１の貫通孔１０１と第２の貫通孔１０２が連通するように位置決めを行う。基板を接合する向きは、ドライエッチングを開始した側の面が外側を向くようにすることが望ましい。
【００２３】
図１（ｃ）は第１の導電性基板と第２の導電性基板とを接合する工程を示す。
【００２４】
位置合わせした基板同士を接合して１枚の接合電極４とする。パターン加工精度が高い方法で加工した基板を電極の外側に接合することにより、電子線レンズの収差を小さくできる。これは電子線レンズは外周ほど電子線に与える影響が強いためである。接合方式はフュージョン接合、直接接合、陽極接合などがよい。接合工程でフュージョン接合を行う場合には、接合する導電性基板のどちらか一方を熱酸化してウェハー表面をＳｉＯ２化したウェハーを用いて接合できる。熱酸化によってＳｉをＳｉＯ２化する際に貫通孔の角にバーズピークやハンプと呼ばれる突起が発生する。このような突起が存在する状態で接合を行うと突起であるバーズピークの部分は正常に接合されずボイド（欠陥）となる。この問題に対してはＳｉＯ２化する導電性基板の貫通孔の直径をＳｉＯ２化しない導電性基板の貫通孔よりも小さくしておくことで、接合時のボイドにならないようにすることができる。
【００２５】
さらに具体的な工程を示して説明する。４インチ径で両面研磨のシリコンウェハーを２枚準備する。２００μｍ厚のものを第１の導電性基板１、２００μｍ厚のものを第２の導電性基板２とする。２枚のウェハーの両面に蒸着により膜厚２０００ÅのＣｒ膜を成膜する。ウェハーの片面にスピンコートによりフォトレジストを１μｍ厚で塗布する。半導体露光機により、電子線の位置と数と太さに応じたパターンをフォトレジストに露光する。貫通孔のパターン直径は第１の導電性基板１、第２の導電性基板２ともにΦ３０μｍとする。両基板の貫通孔パターンを形成した同じ平面内に１０μｍ角の十文字型のアライメントマーク５を形成しておく。各基板の貫通孔１００用パターンとアライメントマーク５の相対位置は同じにする。フォトレジストを現像後、フォトレジスト１２をマスクとしてＩＣＰ−ＲＩＥにより下地のＣｒをエッチングし、Ｓｉを露出させる。ＣｒのエッチングガスはＣｌ、Ｏ２、Ａｒを混合して用いる。次に、図１（ａ）でボッシュプロセスを行えるＳｉエッチング装置により、第１の導電性基板１と、第２の導電性基板２にボッシュプロセスでＳｉのエッチングを行い、各々第１の貫通孔１０１、第２の貫通孔１０２を形成する。エッチングガスにはＳＦ６、Ｃ４Ｆ８を用いる。アライメントマーク５も同時にＳｉエッチングされるが、開口幅が小さいので、第１、第２お貫通孔よりもＳｉエッチングのレートは遅い。次に、Ｃｒ、ボッシュプロセス時の保護膜（フロロカーボン膜）、有機汚れを除去し、ウェハー表面を清浄にする。洗浄は、Ｏ２プラズマによる処理と、Ｃｒのエッチング処理と、硫酸と過酸化水素水の混合液による洗浄処理を用いる。次に図１（ｂ）で第１の導電性基板１の第１の貫通孔１０１のエッチングを開始した面が接合電極４の外側になるように位置合わせ装置に設置し、アライメントマーク５を元に位置合わせを行い、第１、第２の貫通孔が連通する位置に調整する。次に図１（ｃ）で陽極接合を行う。接合条件は温度２２０℃、基板間電圧５００Ｖで行う。陽極接合により導電性基板表面にナトリウムが粉末状に析出した場合は、フッ化水素酸溶液により洗浄し、Ｓｉの形状を損なわずにナトリウムを除去する。
【００２６】
図２は基板間で直径の異なる貫通孔を用いた場合の接合界面付近の拡大図を示す。
【００２７】
図２（ａ）では直径の異なる第１の貫通孔１０１と第２の貫通孔１０２をもつ第１、第２の導電性基板を準備する。
【００２８】
図２（ｂ）では直径の小さい貫通孔をもつ導電性基板を熱酸化する。
この際に貫通孔の角にバーズピークが発生し、基板の平面よりも盛り上がった突起が発生する場合がある。
【００２９】
図２（ｃ）ではバーズピーク１１が発生した場合、当該バーズピーク１１が第１の貫通孔の内側に収まるように位置合わせ後、接合を行う。
【００３０】
また、バーズピーク１１は接合後にフッ化水素酸溶液により除去すればよい。また、アライメントマーク５をＳｉをエッチングして作製した場合は、熱酸化するとアライメントマーク５にもバーズピーク１１が発生する場合がある。よってアライメントマーク５がある面を接合界面にする場合には、バーズピーク１１をあらかじめ除去しておくか、接合する相手側の基板に逃げを作っておくとよい。接合方式は各導電性基板の導通がとれる接合方法が望ましいが、フュージョン接合のように接合界面にＳｉＯ２がありで導通がとれない接合方法を用いる場合には、接合後に導通をとるための追加工を必要に応じて行っても良い。片側の導電性基板にドライエッチングで通電孔として貫通孔を設け、接合後に通電孔底部のＳｉＯ２を除去してからスパッタなどで導電性の膜を成膜すればよい。
【００３１】
（実施例２）
図３を参照して説明する。本実施例では３枚以上の導電性基板を接合する工程を含む場合について説明する。
接合する導電性基板の枚数を増やすことにより、１枚あたりの導電性基板の厚みを薄くすることができるため、貫通孔１００断面のパターン精度を向上させることができる。
【００３２】
図３（ａ）は、第１、２、３の導電性基板に第１、第２、第３の貫通孔を形成する工程を含む。
【００３３】
貫通孔形成方法については、実施例１と同様である。
【００３４】
図３（ｂ）は第１の貫通孔と第２の貫通孔が連通するように第１の導電性基板と、第２の導電性基板とを位置合わせする工程を含む。位置合わせ工程と接合工程は第１、２、３の導電性基板を同時に位置合わせと接合を行ってもよいが、第１と２の導電性基板を接合後に第３の導電性基板３を位置合わせしてから接合してもよい。図３（ｂ）に示すのは第１と２の導電性基板の位置合わせ工程である。
【００３５】
図３（ｃ）は第１の貫通孔と第２の貫通孔が連通するように第１の導電性基板と、第２の導電性基板を接合する工程を含む。
【００３６】
図３（ｄ）は第１の貫通孔と第２の貫通孔と第３の貫通孔とが連通するように第１の導電性基板と、第２の導電性基板と、第３の導電性基板と、を位置合わせする工程を含む。
第２、３の導電性基板のアライメントマーク５を基準にして位置合わせを行う。
【００３７】
図３（ｅ）は第２の導電性基板の第１の導電性基板と接合した面とは反対側の面に第３の導電性基板を接合する工程を含む。３枚以上の導電性基板を接合する場合には、各工程でアライメントマーク５が外側を向くように基板を配置して位置合わせと接合を行った方が、位置合わせが行いやすい。各導電性基板の位置合わせ・接合の順番、配置は必要に応じて入れ替えてもよい。
【００３８】
具体的に工程の説明をする。４インチ径で両面研磨処理を施した２００μｍ厚シリコンウェハーを１枚準備し、これを第１の導電性基板１とする。次に４インチ径で両面研磨処理を施した１００μｍ厚シリコンウェハーを２枚準備しこれを第２の導電性基板２、第３の導電性基板３とする。それぞれの基板のＣｒマスクの形成までは実施例１と同様である。次に第１の導電性基板１に対してはボッシュプロセスを行い、第１の貫通孔１０１を形成する。第２の導電性基板２、第３の導電性基板３に対してはＳＦ６とＣＨＦ３の混成ガスによるＩＣＰ−ＲＩＥにより第２、第３の貫通孔を形成する図３（ａ）。次に、実施例１と同様の洗浄を行う。フッ化水素酸に各導電性基板の自然酸化膜を除去したのち、Ａｒプラズマによって接合面の活性化を行う。次に図３（ｂ）で第１の導電性基板１と第２の導電性基板２をアライメントマーク５を元に位置合わせする。次に図３（ｃ）では直接接合を行う。次に図３（ｄ）では第１の導電性基板１と第２の導電性基板２が接合された接合電極４と、第３の導電性基板３の位置合わせを行う。次に（ｅ）では接合電極４と第３の導電性基板の接合を同様に行う。このようにして本発明の接合電極及び荷電粒子線レンズを形成することができる。
【００３９】
（実施例３）
図４を参照して説明する。本実施例では導電性基板をＳＯＩ基板から作製する工程を含む。半導体プロセスにより貫通孔を形成する場合、基板の厚みが極端に薄いと基板が撓みやすく、高精度な加工が困難となる。よって、接合電極４を構成する全ての導電性基板をＳＯＩ基板から作製した方が高精度な加工が可能となるが、求める精度によっては、ＳＯＩ基板は一部の導電性基板にだけ用いても良い。
【００４０】
図４は第１から第３の導電性基板の少なくとも１つがＳＯＩ基板のデバイス層からなる。
【００４１】
図４では第１の導電性基板１はＳｉウェハーから作製し、第２の導電性基板２はＳＯＩ基板から作製する工程を示している。
【００４２】
図４（ａ）はＳＯＩウェハーとＳｉウェハーを準備する工程を含む。
図４（ｂ）は第１、第２の導電性基板に第１、第２の貫通孔を形成する工程を含む。
ＳＯＩ基板のデバイス層６表面にパターニングを行い、デバイス層６表面からＢＯＸ層７に向かって第２の貫通孔１０２を形成する。第２の貫通孔１０２は少なくともデバイス層６を貫通していればよい。デバイス層６はハンドル層８の除去後は第２の導電性基板とみなす。パターニング方法、デバイス層６のエッチング方法は実施例１、２と同様である。ＢＯＸ層７はＳｉＯ２であるため、ドライエッチングの際に第２の貫通孔１０２の側壁にノッチを発生させやすく、オーバーエッチング時間は最小限にするのがよい。
【００４３】
図４（ｃ）はデバイス層６表面を熱酸化によりＳｉＯ２化する工程を含む。
図４（ｄ）は第１、第２の導電性基板を位置合わせする工程を含む。
図４（ｅ）は第１、第２の導電性基板を接合する工程を含む。
図４（ｆ）はＳＯＩウェハーのハンドル層８およびＳＯＩウェハーのＢＯＸ層を除去する工程を含む。
図４（ｇ）は第２の導電性基板に通電孔１４を形成する工程を含む。
図４（ｈ）は通電孔１４の表面に導電性膜１３を堆積する工程を含む。
【００４４】
フュージョン接合により第１の導電性基板１と第２の導電性基板２の接合界面にＳｉＯ２膜があるため、電子線が通過するための貫通孔１００とは別に、通電孔１４を設ける。通電孔１４は第１の導電性基板１か第２の導電性基板２のどちらかを貫通し、接合界面のＳｉＯ２膜を貫通していればよい。フォトレジストを使って通電孔以外を保護し、通電孔の側壁と底部にスパッタや蒸着により導電膜を堆積し、第１の導電性基板と第２の導電性基板を通電させる。通電孔１４は導電膜１３を連続の膜にするために、垂直の孔よりもテーパーとなっている方がよい。
【００４５】
図４（ｉ）は導電膜１３の堆積時に保護に用いたフォトレジスト１２を除去する工程を含む。
【００４６】
さらに具体的に本実施例の工程を説明する。基板としての４インチ径のＳＯＩウェハーを１枚と、４インチ径のＳｉウェハーを１枚準備する。ＳＯＩウェハーのデバイス層６は表面が研磨面のＳｉで、厚みは１０μｍ、ｐ型、ＢＯＸ層７のＳｉＯ２膜１０は１μｍ厚、ハンドル層８のＳｉの厚みは５１４μｍのものを準備する。Ｓｉウェハーの厚みは２００μｍ厚である。Ｓｉウェハーを第１の導電性基板１、ＳＯＩウェハーのハンドル層８を第２の導電性基板２とする。第１の導電性基板１に第１の貫通孔１０１を設ける工程は実施例１、２と同様にボッシュプロセスを用いる。各貫通孔の径は第１の導電性基板１がΦ４０μｍ、第２の導電性基板２がΦ３０μｍとする。アライメントマーク５と、第１の導電性基板１表面にＣｒのパターンを作成する工程は、実施例１、２のＳｉウェハー表面に作製する場合と同じである。次にデバイス層６表面からＢＯＸ層７まで第２の貫通孔１０２を形成する。これにはＳＦ６を用いて等方性のドライエッチングを用いる。各貫通孔形成後、実施例１，２と同じ洗浄工程を行う。
【００４７】
第１の導電性基板１表面を熱酸化により１０００ÅのＳｉＯ２膜１０とする。アライメントマーク５を形成した面を接合界面側とし、第１の導電性基板１、第２の導電性基板２を配置する。位置合わせは赤外光を用いて行い、第１、第２の貫通孔が連通するようにする。ＳＯＩウェハーを熱酸化した際のバーズピーク１１は第１の貫通孔１０１に収まるように配置し、接合する。接合はフュージョンボンディングを用い、接合条件は接合温度６５℃、荷重５００Ｎ、アニール処理は１０５０℃で行う。その後、熱酸化により接合電極４の貫通孔１００表面の１０００Åを熱酸化する。次にグラインドによってハンドル層８のうち４５０μｍ程度を除去する。残ったハンドル層８はＴＭＡＨ溶液によってＢＯＸ層７が露出するまで除去する。貫通孔１００表面はＳｉＯ２膜１０によって保護されているため、ＢＯＸ層７が応力でやぶれてもよい。ハンドル層８の除去後、フッ化水素酸によるエッチングを行い、接合電極４表面のＳｉＯ２層とＢＯＸ層７を除去する。このような工程を経て本発明の荷電粒子線レンズを形成する。
【００４８】
（実施例４）
図５を参照して説明する。本発明では基板としてのＳＯＩウェハーのデバイス層６をサポート基板９に転写したのちに、デバイス層６を第２の導電性基板２とする工程を含む。貫通孔形成の際には、エッチング開始側からエッチング終了側に向かってパターン転写精度が低下していく。これはエッチングの進行に伴い貫通孔となるエッチング孔内壁の形状が不均一に変化するからである。また電子線レンズの加工精度が収差に対して与える影響は、電極の外側の方が大きい。よってデバイス層６を一度サポート基板に転写してから第１の導電性基板１に接合する方が、収差を小さくできる。デバイス層６が単体でハンドリングできる程度に厚ければ、転写工程を省き、デバイス層６に第２の貫通孔１０２を形成後、ＢＯＸ層７とハンドル層８を除去し、裏返して第１の導電性基板に接合してもよい。図５に工程を示す。
【００４９】
図５（ａ）は第１の導電性基板１とＳＯＩウェハーのデバイス層６とに、第１、第２の貫通孔をそれぞれ形成し、サポート基板９を準備する工程を含む。
貫通孔形成後にＳＯＩウェハーを洗浄し、エッチング残渣やマスク材を取り除いてデバイス層６を清浄なＳｉとするのは実施例１、２、３と同様である。
【００５０】
図５（ｂ）はデバイス層６を分離層１５を介してサポート基板９に接合する工程を含む。
【００５１】
図５（ｃ）はＳＯＩウェハーのハンドル層８とＢＯＸ層７を除去する工程を含む。
分離層１５はデバイス層６を傷めずに分離できる層であればよく、のちの接合工程にフュージョン接合を用いる場合には分離層はＳｉＯ２層を用いることができる。陽極接合や直接接合を用いる場合には接着シートやワックス材を分離層とすればよい。サポート基板９の材質は、デバイス層６と接合でき、デバイス層６を剥離できる材質がよい。また、サポート基板９はデバイス層６を歪ませずに接合する必要があるため、平坦性が求められる。以上のことからサポート基板９はＳｉＯ２基板を用いるか、表面にワックスをもつ平坦な基板か、粘着質のテープを使うのがよい。
【００５２】
図５（ｄ）ではハンドル層８とＢＯＸ層７を除去する工程と、第１の導電性基板１を位置合わせする工程を含む。
【００５３】
図５（ｅ）はサポート基板９に貼り付けたデバイス層６と第１の導電性基板１を接合する工程を含む。
【００５４】
図５（ｆ）はサポート基板９と接合層を除去する工程を含む。
【００５５】
サポート基板９は機械的に剥離してもよいし、第２の導電性基板２となったハンドル層８を傷つけないようにＳｉが侵されないエッチング液によってサポート基板９を除去してもよい。
【００５６】
さらに具体的に本実施例の工程を説明する。実施例３と同様の手順でＳＯＩウェハーのデバイス層６に第２の貫通孔１０２を形成した第２の導電性基板２と、第１の貫通孔１０１を形成したＳｉ基板である第１の導電性基板１を準備する。第１の導電性基板１のＣｒを除去し、またコンタミを洗浄して、熱酸化を行う。基板表面の第１の貫通孔１０１周囲にはバーズピーク１１が発生するので、デバイス層６にフォトレジスト１２を塗布し、バーズピーク１１の部分が露出するようにレジスト１２のパターニングを行い、ＣＦ４によるドライエッチングを行い、バーズピーク１１を除去する。次にデバイス層６とサポート基板９を接合する。サポート基板９はミラーポリッシュのＳｉ基板を用いる。サポート基板９表面の自然酸化膜をフッ化水素酸で除去後、サポート基板９とハンドル層８のフュージョン接合を行い、ＢＯＸ層７とハンドル層８を除去する。接合とＢＯＸ層７・ハンドル層８の除去は実施例３と同様である。サポート基板９と接合されたハンドル層８を直接接合により第１の導電性基板１に接合し、実施例３でＳＯＩウェハーのハンドル層８を除去したのと同様の手法でサポート基板９を除去する。このような工程を経て本発明の荷電粒子線レンズを形成する。
【００５７】
（実施例５）
図６を参照して説明する。本実施例では第１の導電性基板１に第１の貫通孔１０１を形成後に、第１の導電性基板１と貫通孔形成前の第２の導電性基板２とを接合する工程と、第１の貫通孔１０１に対して位置合わせを行った位置に第２の導電性基板２上に第２の貫通孔１０２を形成する工程を含む。実施例１〜４では貫通孔が形成された導電性基板同士を接合したが、実施例５では接合工程のあとに、第２の導電性基板に第２の貫通孔１０２の形成を行う。これにより接合時のボイドを低減することができる。接合の際には清浄で平坦性の高い基板であるほど、接合のボイドが発生しにくい。第２の導電性基板２の加工を接合後に行うことで、第２の導電性基板２の清浄度と平坦性を確保しやすくなる。図６に工程図を示す。
【００５８】
図６（ａ）は第１の導電性基板１に第１の貫通孔１０１を形成する工程と第２の導電性基板２を準備する工程を含む。
【００５９】
図６（ｂ）は第１の導電性基板１と第２の導電性基板２とを接合する工程とを含む。
第１の貫通孔１０１を形成した第１の導電性基板１と、貫通孔を形成していない第２の導電性基板２を接合し接合電極４とする。
【００６０】
図６（ｃ）は接合電極４を熱酸化する工程を含む。
これは第２の貫通孔１０２を形成時に第１の貫通孔１０１を保護するためのものである。ドライエッチングでＳｉと選択比が大きい材料であればよいので、ＳｉＯ２、ＳｉＮ膜が好ましい。第２の導電性基板に第２の貫通孔１０２を形成後、除去するとよい。
【００６１】
図６（ｄ）は第２の導電性基板上に、第１の貫通孔と位置合わせした位置にパターニングを行う工程を含む。
【００６２】
図６（ｅ）は第２の導電性基板２の側から第２の貫通孔１０２を形成し、第１の貫通孔１０１と連通する工程を含む。
【００６３】
図６（ｆ）はフォトレジスト、ハードマスク、ＳｉＯ２膜を除去する工程を含む。
パターニング、位置合わせ、貫通孔１００の形成方法は実施例１〜４と同様である。
【００６４】
さらに具体的に本実施例の工程について説明する。４インチ径で両面研磨１００μｍ厚シリコンウェハーを２枚準備する。１枚は第１の導電性基板１とし第１の貫通孔１０１を形成する。もう１枚は貫通孔は形成せずに第２の導電性基板２とする。第１の導電性基板１、第２の導電性基板２の表面の自然酸化膜を除去して直接接合を行い接合電極４とする。貫通孔、直接接合の手法は実施例１，２，３と同様である。
接合後、熱酸化を行い、接合電極４表面をＳｉＯ２化する。接合電極４のうち第１の導電性基板１側のＳｉＯ２膜１０のうえにフォトレジスト１２のパターン形成を行い、ＣＨＦ３のドライエッチングによってＳｉＯ２膜１０のパターニングを行う。パターニングは第１の導電性基板１のアライメントマーク５を基準に行う。このＳｉＯ２膜１０のパターンをハードマスクとしてボッシュプロセスにより導電性基板側から接合界面に向かってエッチングを行う。接合界面のＳｉＯ２膜１----０は応力で破れても、第１の導電性基板１の貫通孔１００はＳｉＯ２化されているためダメージを受けにくいため問題とならない。Ｏ２プラズマによりボッシュプロセスのデポ膜を除去後、フッ化水素酸によってＳｉＯ２膜１０を除去する。-このような工程を経て本発明の荷電粒子線レンズを形成する。
【００６５】
（実施例６）
図７を参照して説明する。本実施例では接合電極４の第１の導電性基板側１から第１の貫通孔１０１を形成する工程と、接合電極４の第２の導電性基板側２から第１の貫通孔１０１と連通する第２の貫通孔１０２を形成する工程とを含む場合について説明する。
【００６６】
第１の導電性基板１と第２の導電性基板２の両方が経た工程数が少ない状態で接合するため、接合時のボイドは実施例５よりも起こりにくくなる。貫通孔１００の形成は片側の基板から一度に両方の基板を貫通するよりも、両側からそれぞれ別に第１、第２の貫通孔を形成し、接合界面で連通して貫通孔１００となるようにしたほうが、貫通孔１００断面の加工精度は高い。また、接合前に第１の導電性基板と第２の導電性基板２の界面にはＳｉＯ２膜１０を形成して、第２の貫通孔１０２形成時にストップ層として機能させてもよい。図７に工程図を示す。貫通孔の形成、パターニング、接合方法は実施例１〜５と同様である。通電孔の加工は実施例５と同様でよい。
【００６７】
図７（ａ）は各導電性基板を準備する工程を含む。
【００６８】
図７（ｂ）は各導電性基板を接合する工程を含む。
【００６９】
図７（ｃ）は接合電極４のうち第１の導電性基板１側から第２の導電性基板側に向かって第１の孔１０４を形成する工程を含む。この際の第１の孔１０４の底部は接合界面より深い位置でも浅い位置でもよい。第１の孔１０４の深さは接合電極４の総厚の半分程度であった方が連通させた第１の孔１０４の断面の加工精度は保ちやすい。
【００７０】
図７（ｅ）は、接合電極４の第２の導電性基板２側から第１の孔１０４と連通する第２の孔１０５を形成する工程を含む。
第１の孔を設ける工程と、第２の孔を設ける工程と、第１の孔と第２の孔を連通させる工程と、第１の導電性基板と第２の導電性基板を接合する工程とは必要に応じて工程の順序を変えても良い（順不同）。一例としては第２の導電性基板２側から第１の孔１０４と位置合わせした位置に穴あけ加工を行い前記第１の孔１０４と前記第２の孔１０５とを連通させ、貫通孔１００として接合電極４とする。
【００７１】
図７（ｆ）は洗浄工程を含む。Ｓｉ表面のフォトレジスト、ハードマスク、ＳｉＯ２、フロロカーボン膜を除去する。第１の貫通孔１０１は側面をＳｉＯ２化しておいた方が、第２の貫通孔１０２の形成時に形状を保ちやすい。界面にＳｉＯ２膜を挟む場合には、電子線用の貫通孔１００とは別に第１の導電性基板１と第２の導電性基板２が通電するように加工を行う。
【００７２】
さらに具体的に本実施例の工程につて説明する。４インチ径で両面研磨１００μｍ厚シリコンウェハーを２枚準備し、第１の導電性基板１、第２の導電性基板２とする。どちらの基板にも電子線が通過するための貫通孔１００を設けていない状態で、実施例２と同様の条件で直接接合を行う。次に熱酸化を行い基板の表面をＳｉＯ２化し、第１の導電性基板１側のＳｉＯ２膜１０をフォトレジスト１２とドライエッチングを使ってパターニングを行う。次にボッシュプロセスによって第１の導電性基板１側から接合界面までＳｉのエッチングを行う。次にＯ２プラズマと硫酸過水溶液によりボッシュプロセスで形成したフロロカーボン膜を除去し、熱酸化を行う。次に第１の導電性基板２の側パターニングを行う。フォトレジスト１２のパターニングは、両面アライナーを用いて第１の導電性基板１のアライメントマーク５に対して位置合わせした位置に行う。ＳｉＯ２膜の厚みが第１の導電性基板１側のパターニング時よりも厚くなっているので、第１の導電性基板１をエッチングする際はＳｉが露出するようにドライエッチングの時間は調整する。次にボッシュプロセスによって第１の導電性基板１側から接合界面のＳｉＯ２膜１０までＳｉのエッチングを行う。界面のＳｉＯ２膜１０は破れても、第１の導電性基板１に設けた孔の表面はＳｉＯ２化しているのでダメージは小さい。フロロカーボン膜の除去後、ＳｉＯ２膜１０の除去を行う。このような工程を経て本発明の荷電粒子線レンズを形成する。
【符号の説明】
【００７３】
１  第１の導電性基板
２  第２の導電性基板
３  第３の導電性基板
４  接合電極４
５  アライメントマーク
６  デバイス層
７  ＢＯＸ層
８  ハンドル層
９  サポート基板
１０  ＳｉＯ２膜
１１  バーズピーク
１２  レジスト
１３  導電性膜
１４  通電孔
１５  分離層
１００  貫通孔
１０１  第１の貫通孔
１０２  第２の貫通孔
１０３  第３の貫通孔
【図１】
2012195095.tif 000003
【図２】
2012195095.tif 000004
【図３】
2012195095.tif 000005
【図４】
2012195095.tif 000006
【図５】
2012195095.tif 000007
【図６】
2012195095.tif 000008
【図７】
2012195095.tif 000009