(57)【要約】【課題】絶縁層の凹部に導電体を十分に充填させることができる半導体装置の配線形成方法を提供する。【解決手段】はじめに、低誘電率層２１上に所定パターンで形成されたメタルハードマスク層２５をマスクとして低誘電率層２１をエッチングすることにより形成された凹部２４を有する基板を準備する。次に、低誘電率層２１上のメタルハードマスク層２５を薬液により除去する。その後、低誘電率層２１の凹部２４に導電体２３を充填する。このようにして、ダマシン法により、半導体装置３０の配線が形成される。【選択図】図２Ｌ
2012015197.tif 000002
【特許請求の範囲】
【請求項１】
ダマシン法を用いて半導体装置の配線を形成する方法において、
絶縁層上に所定パターンで形成されたハードマスク層をマスクとして絶縁層をエッチングすることにより形成された凹部を有する基板を準備する工程と、
前記絶縁層上の前記ハードマスク層を薬液により除去する工程と、
前記絶縁層の凹部に導電体を充填する工程と、を備えたことを特徴とする半導体装置の配線形成方法。
【請求項２】
前記ハードマスク層をマスクとして前記絶縁層をエッチングする際に発生するポリマーが前記凹部の側面に付着しており、
前記絶縁層上の前記ハードマスク層を薬液により除去する工程において、前記ポリマーも除去されることを特徴とする請求項１に記載の半導体装置の配線形成方法。
【請求項３】
前記ハードマスク層を薬液により除去した後であって、前記絶縁層の凹部に導電体を充填する前に、凹部の側面にバリア膜を設ける工程をさらに備えたことを特徴とする請求項１または２に記載の半導体装置の配線形成方法。
【請求項４】
前記導電体のうち前記絶縁層の上面よりも上方に位置する導電体を化学機械研磨により除去する化学機械研磨工程をさらに備えたことを特徴とする請求項１乃至３のいずれかに記載の半導体装置の配線形成方法。
【請求項５】
前記ハードマスク層が、金属材料を含むメタルハードマスク層からなることを特徴とする請求項１乃至４のいずれかに記載の半導体装置の配線形成方法。
【請求項６】
ダマシン構造を有する半導体装置を製造する方法において、
所定パターンの配線が形成された基板を準備する工程と、
前記基板の前記配線上に、絶縁層、ハードマスク層およびレジスト層を順次形成する工程と、
前記レジスト層を所定パターンにパターニングする工程と、
前記レジスト層をマスクとして、前記ハードマスク層をエッチングする工程と、
前記ハードマスク層をマスクとして前記絶縁層をエッチングすることにより、絶縁層に凹部を形成する工程と、
前記絶縁層上の前記ハードマスク層を薬液により除去する工程と、
前記絶縁層の凹部に導電体を充填する工程と、を備えたことを特徴とする半導体装置の製造方法。
【請求項７】
ダマシン法を用いて半導体装置の配線を形成するシステムにおいて、
絶縁層上に所定パターンで形成されたハードマスク層をマスクとして絶縁層をエッチングすることにより形成された凹部を有する基板を搬送する基板搬送手段と、
前記絶縁層上の前記ハードマスク層を薬液により除去する液処理手段と、
前記ハードマスク層が除去された後、前記絶縁層の凹部に導電体を充填する導電体充填手段と、
前記基板搬送手段、液処理手段および導電体充填手段を制御する制御手段と、を備えたことを特徴とする半導体装置の配線形成システム。
【請求項８】
前記ハードマスク層をマスクとして前記絶縁層をエッチングする際に発生するポリマーが前記凹部の側面に付着しており、
前記液処理手段により、前記ハードマスク層とともに前記ポリマーが除去されることを特徴とする請求項７に記載の半導体装置の配線形成システム。
【請求項９】
前記凹部の側面にバリア膜を設けるバリア膜形成手段をさらに備えたことを特徴とする請求項７または８に記載の半導体装置の配線形成システム。
【請求項１０】
前記導電体のうち前記絶縁層の上面よりも上方に位置する導電体を化学機械研磨により除去する化学機械研磨手段をさらに備えたことを特徴とする請求項７乃至９のいずれかに記載の半導体装置の配線形成システム。
【請求項１１】
前記ハードマスク層が、金属材料を含むメタルハードマスク層からなることを特徴とする請求項７乃至１０のいずれかに記載の半導体装置の配線形成システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダマシン法を用いて半導体装置の配線を形成する配線形成方法に関する。また本発明は、ダマシン構造を有する半導体装置を製造する製造方法に関する。また本発明は、ダマシン法を用いて半導体装置の配線を形成する配線形成システムに関する。
【背景技術】
【０００２】
近年、半導体デバイス（半導体装置）の高速化、配線パターンの微細化、高集積化の要求に対応して、配線間の容量の低減、配線の導電性向上およびエレクトロマイグレーション耐性の向上が要求されている。これらの要求に対応するための技術として、配線材料として導電性が高くかつエレクトロマイグレーション耐性に優れている銅を用い、層間の絶縁層として低誘電率層（Ｌｏｗ−ｋ層）を用いる多層配線技術が注目されている。
【０００３】
このような多層配線技術では、低誘電率層に配線溝やスルーホールなどの凹部を形成してその中に銅を埋め込むダマシン法が採用される。この場合、低誘電率層に凹部をエッチングにより精度良く形成するためには、低誘電率層をエッチングする際のマスクとして、低誘電率層との選択比が十分に高い材料からなるマスクを使用する必要がある。
【０００４】
低誘電率層としては一般に有機系の材料が用いられており、このため、同じ有機系の材料からなるフォトレジスト層をマスクとして低誘電率層をエッチングする場合、選択比が不十分になることが考えられる。このような課題を解決するため、Ｔｉ膜やＴｉＮ膜のような無機系の材料からなるハードマスク層を、エッチングの際のマスクとして使用することが提案されている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−２２９４８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に記載の配線形成方法においては、はじめに、低誘電率層上にハードマスク層が形成され、次に、ハードマスク層をマスクとして低誘電率層をエッチングすることにより、低誘電率層に凹部が形成される。その後、低誘電率層上にハードマスク層が設けられた状態で、凹部に銅が埋め込まれる。その後、不要な層は研磨により除去される。
【０００７】
ところで、低誘電率層上にハードマスク層が設けられた状態で凹部に銅が埋め込まれる場合の銅の使用量（銅の埋め込み量）は、ハードマスク層が設けられていない場合に比べて、ハードマスク層の厚みの分だけ多くなる。銅の埋め込み量が多くなると、銅の埋め込み工程に要する時間が増加することになる。
【０００８】
本発明は、このような課題を効果的に解決し得る半導体装置の配線形成方法、半導体装置の製造方法および半導体装置の配線形成システムを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、ダマシン法を用いて半導体装置の配線を形成する方法において、絶縁層上に所定パターンで形成されたハードマスク層をマスクとして絶縁層をエッチングすることにより形成された凹部を有する基板を準備する工程と、前記絶縁層上の前記ハードマスク層を薬液により除去する工程と、前記絶縁層の凹部に導電体を充填する工程と、を備えたことを特徴とする半導体装置の配線形成方法である。
【００１０】
本発明の半導体装置の配線形成方法において、前記ハードマスク層をマスクとして前記絶縁層をエッチングする際に発生するポリマーが前記凹部の側面に付着しており、前記絶縁層上の前記ハードマスク層を薬液により除去する工程において、前記ポリマーも除去されてもよい。
【００１１】
本発明の半導体装置の配線形成方法は、前記ハードマスク層を薬液により除去した後であって、前記絶縁層の凹部に導電体を充填する前に、凹部の側面にバリア膜を設ける工程をさらに備えていてもよい。
【００１２】
本発明の半導体装置の配線形成方法は、前記導電体のうち前記絶縁層の上面よりも上方に位置する導電体を化学機械研磨により除去する化学機械研磨工程をさらに備えていてもよい。
【００１３】
本発明の半導体装置の配線形成方法において、前記ハードマスク層が、金属材料を含むメタルハードマスク層からなっていてもよい。
【００１４】
本発明は、ダマシン構造を有する半導体装置を製造する方法において、所定パターンの配線が形成された基板を準備する工程と、前記基板の前記配線上に、絶縁層、ハードマスク層およびレジスト層を順次形成する工程と、前記レジスト層を所定パターンにパターニングする工程と、前記レジスト層をマスクとして、前記ハードマスク層をエッチングする工程と、前記ハードマスク層をマスクとして前記絶縁層をエッチングすることにより、絶縁層に凹部を形成する工程と、前記絶縁層上の前記ハードマスク層を薬液により除去する工程と、前記絶縁層の凹部に導電体を充填する工程と、を備えたことを特徴とする半導体装置の製造方法である。
【００１５】
本発明は、ダマシン法を用いて半導体装置の配線を形成するシステムにおいて、絶縁層上に所定パターンで形成されたハードマスク層をマスクとして絶縁層をエッチングすることにより形成された凹部を有する基板を搬送する基板搬送手段と、前記絶縁層上の前記ハードマスク層を薬液により除去する液処理手段と、前記ハードマスク層が除去された後、前記絶縁層の凹部に導電体を充填する導電体充填手段と、前記基板搬送手段、液処理手段および導電体充填手段を制御する制御手段と、を備えたことを特徴とする半導体装置の配線形成システムである。
【００１６】
本発明の半導体装置の配線形成システムにおいて、前記ハードマスク層をマスクとして前記絶縁層をエッチングする際に発生するポリマーが前記凹部の側面に付着しており、前記液処理手段により、前記ハードマスク層とともに前記ポリマーが除去されてもよい。
【００１７】
本発明の半導体装置の配線形成システムは、前記凹部の側面にバリア膜を設けるバリア膜形成手段をさらに備えていてもよい。
【００１８】
本発明の半導体装置の配線形成システムは、前記導電体のうち前記絶縁層の上面よりも上方に位置する導電体を化学機械研磨により除去する化学機械研磨手段をさらに備えていてもよい。
【００１９】
本発明の半導体装置の配線形成システムにおいて、前記ハードマスク層が、金属材料を含むメタルハードマスク層からなっていてもよい。
【発明の効果】
【００２０】
本発明によれば、絶縁層の凹部に導電体が充填される前に、絶縁層上のハードマスク層が薬液により除去される。このため、絶縁層の凹部に導電体が充填される際の導電体の埋め込み量を、絶縁層上にハードマスク層が形成されたままとなっている場合に比べて少なくすることができる。
【図面の簡単な説明】
【００２１】
【図１】図１は、本発明の実施の形態における半導体装置の配線形成システムを示すブロック図。
【図２Ａ】図２Ａは、本発明の実施の形態において、所定パターンで形成された第１配線を示す図。
【図２Ｂ】図２Ｂは、本発明の実施の形態において、第１配線上に低誘電率層、ハードマスク層およびレジスト層を順次形成する工程を示す図。
【図２Ｃ】図２Ｃは、本発明の実施の形態において、レジスト層を所定パターンにパターニングする工程を示す図。
【図２Ｄ】図２Ｄは、本発明の実施の形態において、レジスト層をマスクとしてハードマスク層をエッチングする工程を示す図。
【図２Ｅ】図２Ｅは、本発明の実施の形態において、ハードマスク層をマスクとして低誘電率層をエッチングする工程を示す図。
【図２Ｆ】図２Ｆは、本発明の実施の形態において、ハードマスク層上に所定パターンでレジスト層を形成する工程を示す図。
【図２Ｇ】図２Ｇは、本発明の実施の形態において、レジスト層をマスクとしてハードマスク層をエッチングする工程を示す図。
【図２Ｈ】図２Ｈは、本発明の実施の形態において、ハードマスク層をマスクとして低誘電率層をエッチングする工程を示す図。
【図２Ｉ】図２Ｉは、本発明の実施の形態において、低誘電率層上のハードマスク層を薬液により除去する工程を示す図。
【図２Ｊ】図２Ｊは、本発明の実施の形態において、低誘電率層の凹部の側面にバリア膜を設ける工程を示す図。
【図２Ｋ】図２Ｋは、本発明の実施の形態において、低誘電率層の凹部に導電体を充填する工程を示す図。
【図２Ｌ】図２Ｌは、本発明の実施の形態において、低誘電率層の上面よりも上方に位置する導電体を化学機械研磨により除去する工程を示す図。
【図３Ａ】図３Ａは、比較の形態において、半導体装置の配線形成方法を示す図。
【図３Ｂ】図３Ｂは、比較の形態において、半導体装置の配線形成方法を示す図。
【図３Ｃ】図３Ｃは、比較の形態において、半導体装置の配線形成方法を示す図。
【図３Ｄ】図３Ｄは、比較の形態において、半導体装置の配線形成方法を示す図。
【発明を実施するための形態】
【００２２】
以下、図１乃至図２Ｌを参照して、本発明の実施の形態について説明する。はじめに図２Ｌを参照して、本実施の形態における半導体装置の製造方法により得られる半導体装置３０について説明する。
【００２３】
半導体装置
図２Ｌは、本実施の形態における製造方法により得られる、デュアルダマシン構造を有する半導体装置（半導体デバイス）３０を示す図である。半導体装置３０は、基板（図示せず）上に形成されたトランジスタなどの素子（図示せず）に電気的に接続された第１配線３１と、スルーホール２４ｂを介して第１配線３１に電気的に接続された第２配線３２と、を備えている。このように半導体装置３０は、積層された複数の配線３１，３２からなる積層構造を有している。なお積層される配線の数が特に限られることはなく、第２配線３２の上にさらなる配線が積層されていてもよい。
【００２４】
図２Ｌに示すように、第１配線３１は、低誘電率層（絶縁層）１を有しており、この低誘電率層１には、所定パターンで延びる凹部４が形成されている。低誘電率層１は、例えばシリコン酸化膜などから構成されている。図２Ｌに示すように、凹部４は、所定パターンで延びる配線溝４ａからなっている。また図２Ｌに示すように、凹部４が、所定パターンで延びる配線溝４ａと、所定位置に設けられ、下方に配置された素子または配線まで延びるスルーホール４ｂと、の組合せからなっていてもよい。
【００２５】
図２Ｌに示すように、凹部４の側面（低誘電率層１の側面）にはバリア膜２が形成されており、また、バリア膜２で覆われた凹部４内には導電体３が充填されている。導電体３は、第１配線３１における配線パターンを構成するものであり、この導電体３は、高い導電性を有する材料、例えば銅からなっている。またバリア膜２は、銅などからなる導電体３が低誘電率層内に浸透するのを防ぐために設けられた膜であり、例えばタンタル窒化膜（ＴａＮ）などから構成されている。
【００２６】
図２Ｌに示すように、第２配線３２は、配線溝２４ａおよびスルーホール２４ｂを含む凹部２４が形成された低誘電率層２１と、凹部２４の側面（低誘電率層２１の側面）に形成されたバリア膜２２と、バリア膜２２で覆われた凹部２４内に充填された導電体２３と、を備えている。第２配線３２における低誘電率層２１、バリア膜２２、導電体２３および凹部２４は、第１配線３１における低誘電率層１、バリア膜２、導電体３および凹部４と略同一であるので、詳細な説明は省略する。
【００２７】
配線形成システム
次に図１を参照して、ダマシン法を用いて半導体装置３０の配線、例えば第２配線３２を形成する配線形成システム１０について説明する。図１は、本実施の形態における配線形成システム１０を示すブロック図である。
【００２８】
図１に示すように、配線形成システム１０は、塗布／現像手段１１と、露光手段１２と、エッチング手段１３と、液処理手段１４と、バリア膜形成手段１５と、導電体充填手段１６と、化学機械研磨手段１７と、を備えている。また図１に示すように、塗布／現像手段１１、エッチング手段１３、液処理手段１４、バリア膜形成手段１５、導電体充填手段１６および化学機械研磨手段１７は、基板搬送手段１９により相互に接続されており、一方、露光手段１２は、塗布／現像手段１１に接続されている。これらの構成要素は、半導体装置３０の第１配線３１上に第２配線３２を適切に形成するよう、制御手段１９により制御される。
【００２９】
塗布／現像手段１１は、基板上にフォトレジスト液を塗布して後述するレジスト層を形成するレジスト塗布処理ユニットと、露光手段１２において所定パターンで露光されたレジスト層を現像処理する現像処理ユニットと、を有している。エッチング手段１３は、低誘電率層２１などをエッチングするために用いられる。本実施の形態においては、後述するように、低誘電率層２１上に所定パターンで形成されたメタルハードマスク層（ハードマスク層）をマスクとして低誘電率層２１上をエッチングすることにより、凹部２４が形成される。
【００３０】
液処理手段１４は、メタルハードマスク層をマスクとして低誘電率層２１をエッチングした後に、低誘電率層２１上のメタルハードマスク層を薬液により除去するために用いられる。なお、上述のエッチング手段１３においては、低誘電率層２１上をエッチングする際にポリマーが発生し、このポリマーが凹部２４の側面に付着することがある。液処理手段１４においては、凹部２４の側面に付着したポリマーも、メタルハードマスク層と同時に薬液により除去される。
【００３１】
バリア膜形成手段１５は、ポリマーが除去された後の凹部２４の側面にバリア膜２２を形成するために使用される。バリア膜形成手段１５により凹部２４の側面にバリア膜２２を形成する方法が特に限られることはなく、例えば、化学気相蒸着（ＣＶＤ）法が用いられる。また導電体充填手段１６は、凹部２４内に銅などの導電体２３を充填するために使用される。導電体充填手段１６により凹部２４内に導電体２３を充填する方法が特に限られることはなく、電解メッキ法、無電解メッキ法、ＣＶＤ法などが適宜用いられる。
【００３２】
ところで、導電体充填手段１６においては、一般に、凹部２４内に導電体２４が充填されるだけではなく、低誘電率層２１上にも導電体２４が形成される。化学機械研磨手段１７は、このように低誘電率層２１上に形成された導電体２４、すなわち低誘電率層２１の上面２１ａよりも上方に位置する導電体２４を化学機械研磨により除去するために使用される。
【００３３】
なお図１においては、各手段がそれぞれ別体として示されているが、これに限られることはなく、図１に示される２つの手段または３つ以上の手段が、同一の装置内に設けられていてもよい。すなわち、一の装置が、図１に示される２つの手段または３つ以上の手段が有する機能を兼ね備えていてもよい。
【００３４】
次に、このような構成からなる本実施の形態の作用について説明する。ここでは、第１配線３１上に第２配線３２を形成する方法について、図２Ａ乃至図２Ｌを参照して説明する。
【００３５】
配線形成方法
はじめに、図２Ａに示すように、所定パターンで形成された第１配線３１が設けられた基板（図示せず）を準備する。次に、図２Ｂに示すように、基板の第１配線３１上に、低誘電率層２１およびメタルハードマスク層２５を順次形成する。メタルハードマスク層２５を構成する材料としては、低誘電率層２１をエッチングする際の選択比（低誘電率層２１のエッチング速度／メタルハードマスク層２５のエッチング速度）を十分に確保することができる金属材料などが用いられ、例えばＴｉＮが用いられる。ここで、第１配線３１上に低誘電率層２１およびメタルハードマスク層２５を形成する方法が特に限られることはなく、形成される層に応じて、プラズマ成膜法、ＣＶＤ法などが適宜用いられる。低誘電率層２１の厚みｔ１およびメタルハードマスク層２５の厚みｔ２は特には限定されず、半導体装置３０の仕様に応じて適宜設定される。
【００３６】
次に、塗布／現像手段１１のレジスト塗布処理ユニットにより、メタルハードマスク層２５上にレジスト層２６を形成する。その後、露光手段１２により、レジスト層２６を、第２配線３２のスルーホール２４ｂに対応する所定パターンで露光する。次に、塗布／現像手段１１の現像処理ユニットにより、レジスト層２６に対して現像処理を施す。このようにして、レジスト層２６が所定パターンにパターニングされ、この結果、図２Ｃに示すように、レジスト層２６に、第２配線３２のスルーホール２４ｂに対応する開口部２６ａが形成される。
【００３７】
次に、低誘電率層２１上に所定パターンで形成されたレジスト層２６をマスクとして、メタルハードマスク層２５をエッチングする。これによって、図２Ｄに示すように、メタルハードマスク層２５に、第２配線３２のスルーホール２４ｂに対応する開口部２５ａが形成される。
【００３８】
その後、エッチング手段１３により、メタルハードマスク層２５をマスクとして低誘電率層２１をエッチングする。これによって、図２Ｅに示すように、低誘電率層２１にスルーホール２４ｂが形成される。スルーホール２４ｂの幅（直径）ｗ１は特には限定されず、半導体装置３０の仕様に応じて適宜設定される。また、スルーホール２４ｂの深さｈ１は、低誘電率層２１の厚みｔ１と同一になっている。なお、このエッチングの際にポリマー２７が発生しており、発生したポリマー２７の一部は、図２Ｅに示すようにスルーホール２４ｂの側面に付着する。
【００３９】
次に、塗布／現像手段１１のレジスト塗布処理ユニットにより、メタルハードマスク層２５上にレジスト層２８を形成する。その後、露光手段１２により、レジスト層２８を、第２配線３２の配線溝２４ａに対応する所定パターンで露光する。次に、塗布／現像手段１１の現像処理ユニットにより、レジスト層２８に対して現像処理を施す。このようにして、レジスト層２８が所定パターンにパターニングされ、この結果、図２Ｆに示すように、レジスト層２８に、第２配線３２の配線溝２４ａに対応する開口部２８ａが形成される。
【００４０】
その後、レジスト層２８をマスクとしてメタルハードマスク層２５をエッチングする。これによって、図２Ｇに示すように、メタルハードマスク層２５に、第２配線３２の配線溝２４ａに対応する開口部２５ｂが形成される。
【００４１】
その後、エッチング手段１３により、メタルハードマスク層２５をマスクとして低誘電率層２１を所定深さだけエッチングする。これによって、図２Ｈに示すように、低誘電率層２１に配線溝２４ａが形成される。配線溝２４ａの幅ｗ２は特には限定されず、半導体装置３０の仕様に応じて適宜設定される。また、配線溝２４ａの深さｈ２も特には限定されず、半導体装置３０の仕様に応じて適宜設定される。なお、このエッチングの際にもポリマー２７が発生しており、発生したポリマー２７の一部は、図２Ｈに示すように配線溝２４ａの側面に付着する。
【００４２】
次に、液処理手段１４において、薬液を用いた液処理を基板に対して実施する。これによって、図２Ｉに示すように、低誘電率層２１上のメタルハードマスク層２５が除去され、同時に、配線溝２４ａの側面およびスルーホール２４ｂの側面に付着したポリマー２７も薬液により除去される。
【００４３】
その後、図２Ｊに示すように、バリア膜形成手段１５により、配線溝２４ａの側面およびスルーホール２４ｂの側面にバリア膜２２を形成する。バリア膜２２の厚みは特には限定されず、半導体装置３０の仕様に応じて適宜設定される。この際、図２Ｊに示すように、低誘電率層２１上にバリア膜２２が形成されてもよい。次に、図２Ｋに示すように、導電体充填手段１６により、配線溝２４ａ内およびスルーホール２４ｂ内に導電体２３を充填させる。
【００４４】
導電体２３の充填工程においては、図２Ｋに示すように、配線溝２４ａ内およびスルーホール２４ｂ内だけでなく、低誘電率層２１上にも導電体２３が形成される。このため、各凹部２４内に充填された導電体２３が、低誘電率層２１上の導電体２４により電気的に相互に接続されている。このような電気的接続を取り除くため、図２Ｌに示すように、化学機械研磨手段１７により、低誘電率層２１の上面２１ａよりも上方に位置する導電体２４を除去する。この際、同時に、低誘電率層２１の上面２１ａよりも上方に位置するバリア膜２２も除去される。このようにして、第１配線３１上に適切なパターンで形成された第２配線３２を得ることができる。
【００４５】
比較の形態
次に、本実施の形態における効果を、比較の形態と比較して説明する。図３Ａ乃至３Ｄは、比較の形態における配線形成方法を示す図である。
【００４６】
図３Ａ乃至３Ｄに示す比較の形態は、導電体２３が凹部２４内に充填された後、化学機械研磨によりメタルハードマスク層２５が除去される点が異なるのみであり、他の構成は、図１乃至図２Ｌに示す本発明の実施の形態と略同一である。図３Ａ乃至３Ｄに示す比較の形態において、図１乃至図２Ｌに示す本発明の実施の形態と同一部分には同一符号を付して詳細な説明は省略する。
【００４７】
以下、図３Ａ乃至３Ｄを参照して、比較の形態における半導体装置１００の配線形成方法について説明する。
【００４８】
まず、本実施の形態において図２Ａ乃至２Ｈに示す工程の場合と同様にして、低誘電率層２１上に所定パターンで形成されたハードマスク層２５をマスクとして低誘電率層をエッチングすることにより形成された凹部２４を有する基板を準備する（図３Ａ参照）。
【００４９】
次に、凹部２４の配線溝２４ａの側面およびスルーホール２４ｂの側面に付着したポリマー２７を除去し、その後、図３Ｂに示すように、配線溝２４ａの側面およびスルーホール２４ｂの側面にバリア膜２２を形成する。次に、図３Ｃに示すように、配線溝２４ａ内およびスルーホール２４ｂ内に導電体２３を充填させる。その後、低誘電率層２１上のメタルハードマスク層２５および導電体２４を化学機械研磨により除去する。
【００５０】
ところで、比較の形態においては、低誘電率層２１上にメタルハードマスク層２５が形成されたままの状態で、凹部２４の配線溝２４ａの側面およびスルーホール２４ｂの側面に付着したポリマー２７が除去される。一般に、ポリマー２７はエッチングにより除去されるが、このエッチングの際、低誘電率層２１も若干ではあるがエッチングされる。このため比較の形態においては、図３Ｂに示すように、ポリマー２７が除去された後、低誘電率層２１の上面２１ａからメタルハードマスク層２５が若干突出することになる。このような状態で配線溝２４ａの側面にバリア膜２２が形成されると、配線溝２４ａの側面のうちメタルハードマスク層２５の直下の領域はメタルハードマスク層２５の影になるため、この領域にはバリア膜２２が形成されないことになる。
また比較の形態においては、図３Ｂに示すように、低誘電率層２１上にメタルハードマスク層２５が形成されたままの状態で、配線溝２４ａの側面およびスルーホール２４ｂの側面にバリア膜２２が形成される。このため、バリア膜２２を形成する際の配線溝２４ａおよびスルーホール２４ｂのアスペクト比は、メタルハードマスク層２５の厚みｔ２の分だけ本実施の形態の場合よりも大きくなっている。このため、比較の形態においては、配線溝２４ａまたはスルーホール２４ｂの下部までバリア膜２２を十分な厚みで形成できないことが考えられる。
【００５１】
これに対して、本実施の形態によれば、凹部２４の配線溝２４ａの側面およびスルーホール２４ｂの側面に付着したポリマー２７を除去する前に、低誘電率層２１上のメタルハードマスク層２５が薬液により除去される。このため、配線溝２４ａの側面にバリア膜２２を形成する際、バリア膜２２の形成がメタルハードマスク層２５により阻害されることがない。このため、配線溝２４ａの側面の全域にわたってバリア膜２２を形成することができる。
また本実施の形態によれば、配線溝２４ａの側面およびスルーホール２４ｂの側面にバリア膜２２を形成する前に、低誘電率層２１上のメタルハードマスク層２５が薬液により除去される。このため、比較の形態の場合に比べて、バリア膜２２を形成する際の配線溝２４ａおよびスルーホール２４ｂのアスペクト比を小さくすることができる。このことにより、配線溝２４ａまたはスルーホール２４ｂの下部までバリア膜２２を十分な厚みで形成することができる。
【００５２】
また本実施の形態によれば、液処理手段１４において、低誘電率層２１上のメタルハードマスク層２５が薬液により除去されるのと同時に、配線溝２４ａの側面およびスルーホール２４ｂの側面に付着したポリマー２７も薬液により除去される。このため、半導体装置３０の配線を形成するために必要な工程の数を削減することができ、このことにより、より短時間で半導体装置３０の配線を形成することができる。
【００５３】
また比較の形態においては、図３Ｃに示すように、低誘電率層２１上にメタルハードマスク層２５が形成されたままの状態で、配線溝２４ａ内およびスルーホール２４ｂ内に導電体２３が充填される。このため、配線溝２４ａ内およびスルーホール２４ｂ内への導電体２３の埋め込み量が、メタルハードマスク層２５の厚みｔ２の分だけ本実施の形態の場合よりも大きくなっている。従って、導電体２３の充填工程に要する時間が、メタルハードマスク層２５の厚みｔ２の分だけ増加することになる。
また比較の形態においては、導電体２３を充填する際の配線溝２４ａおよびスルーホール２４ｂのアスペクト比は、メタルハードマスク層２５の厚みｔ２の分だけ本実施の形態の場合よりも大きくなっている。このため、比較の形態においては、配線溝２４ａまたはスルーホール２４ｂの下部まで導電体２３を十分に充填することができないことが考えられる。また図３Ｃに示すように、導電体２３の充填の際にボイド１０３が発生することが考えられる。
【００５４】
これに対して、本実施の形態によれば、配線溝２４ａ内およびスルーホール２４ｂ内に導電体２３を充填する前に、低誘電率層２１上のメタルハードマスク層２５が薬液により除去される。このため、比較の形態の場合に比べて、配線溝２４ａ内およびスルーホール２４ｂ内への導電体２３の埋め込み量を少なくすることができる。このことにより、導電体２３の充填工程に要する時間を低減することができる。また本実施の形態によれば、比較の形態の場合に比べて、導電体２３を充填する際の配線溝２４ａおよびスルーホール２４ｂのアスペクト比を小さくすることができる。このことにより、配線溝２４ａまたはスルーホール２４ｂの下部まで導電体２３を十分に充填することができる。
【００５５】
また比較の形態においては、図３Ｄに示すように、低誘電率層２１上にメタルハードマスク層２５が形成されたままの状態で、低誘電率層２１上のメタルハードマスク層２５および導電体２４が化学機械研磨により除去される。このため、化学機械研磨により除去される層の厚みが、メタルハードマスク層２５の厚みｔ２の分だけ本実施の形態の場合よりも大きくなっている。このため、比較の形態においては、化学機械研磨工程に要する時間が長くなることが考えられる。また、化学機械研磨工程において除去される層の厚みが大きいため、適切な研磨位置、例えば、低誘電率層２１をほとんど研磨することなく低誘電率層２１上のメタルハードマスク層２５および導電体２４を研磨により除去することができる研磨位置で化学機械研磨を終了させることが困難であると考えられる。すなわち、化学機械研磨手段１７の制御が困難になることが考えられる。
【００５６】
これに対して、本実施の形態によれば、化学機械研磨により除去される層は、低誘電率層２１上の導電体２４のみとなっている。このため、比較の形態の場合に比べて、化学機械研磨工程に要する時間を短くすることができる。また、化学機械研磨工程により除去される層の厚みが小さいため、適切な研磨位置で化学機械研磨を終了させることがより容易に実現され得る。すなわち、化学機械研磨手段１７の制御をより容易に行うことができる。
【００５７】
変形例
なお本実施の形態において、配線３１，３２における絶縁層が低誘電率層１，２１からなる例を示した。しかしながら、これに限られることはなく、半導体装置３０に求められる処理速度などに応じて、配線３１，３２における絶縁層を様々な絶縁材料から構成することができる。
【００５８】
また本実施の形態において、ハードマスク層が、ＴｉＮなどの金属材料を含むメタルハードマスク層２５からなる例を示した。この場合、メタルハードマスク層２５を構成する材料がＴｉＮに限られることはなく、様々な金属材料、例えばＴｉなどを用いることができる。また、ハードマスク層がメタルハードマスク層に限られることはなく、ハードマスク層を、エッチングの際の低誘電率層２１との間の選択比を十分に確保することができる様々な材料から構成することができる。
ハードマスク層がどのような材料で構成されている場合であっても、本願発明によれば、低誘電率層２１上のハードマスク層は、凹部２４に導電体２３を充填する前に薬液により除去される。このため、バリア膜２２を形成する際のアスペクト比、および、導電体２３を充填する際のアスペクト比をより小さくすることができ、このことにより、凹部２４の下部まで十分にバリア膜２２および導電体２３を埋め込むことができる。また、化学機械研磨により除去される層の厚みをより小さくすることができ、このことにより、化学機械研磨工程に要する時間を短くすることができる。
【００５９】
また本実施の形態において、凹部２４に充填される導電体２３が銅からなる例を示した。しかしながら、これに限られることはなく、導電体として、アルミニウムなどのその他の導電材料を用いてもよい。
【００６０】
また本実施の形態において、凹部２４の側面にバリア膜２２が形成される例を示した。しかしながら、これに限られることはなく、低誘電率層２１および導電体２３の特性に応じて、バリア膜２２を形成するかどうかを適宜選択してもよい。例えば、低誘電率層２１内にほとんど浸透しないと考えられる材料が導電体２３として用いられる場合、凹部２４の側面にバリア膜が形成されていなくてもよい。
【００６１】
また本実施の形態において、低誘電率層２１上にメタルハードマスク層２５が設けられる例を示した。しかしながら、これに限られることはなく、配線形成工程において低誘電率層２１をより確実に保護するため、低誘電率層２１とメタルハードマスク層２５との間にさらなる層が形成されていてもよい。このような層は、化学機械研磨工程において除去されてもよい。
【００６２】
また図示はしないが、本実施の形態において、第１配線３１の低誘電率層１と第２配線３２の低誘電率層２１との間に、第１配線３１の導電体３が第２配線３２の低誘電率層２１内に浸透するのを防ぐストッパ層が設けられていてもよい。なお、このようなストッパ層のうち、第２配線３２のスルーホール２４ｂに対応する部分は、低誘電率層２１に配線溝２４ａおよびスルーホール２４ｂを形成した後に除去される。
【００６３】
また図示はしないが、本実施の形態において、バリア膜２２と導電体２３との間にシード層が設けられていてもよい。このシード層は、バリア膜２２と導電体２３との間の密着性を高めるための層であり、バリア膜２２および導電体２３の双方に対して高い密着性を示す材料が用いられる。本実施の形態においては、シード層として例えば銅が使用される。
【符号の説明】
【００６４】
１      低誘電率層
２      バリア膜
３      導電体
４      凹部
４ａ    配線溝
４ｂ    スルーホール
１０    配線形成システム
１１    塗布／現像手段
１２    露光手段
１３    エッチング手段
１４    液処理手段
１５    バリア膜形成手段
１６    導電体充填手段
１７    化学機械研磨手段
１８    基板搬送手段
１９    制御手段
２１    低誘電率層
２１ａ  上面
２２    バリア膜
２３    導電体
２４    凹部
２４ａ  配線溝
２４ｂ  スルーホール
２５    メタルハードマスク層
２５ａ  開口部
２５ｂ  開口部
２６    レジスト層
２６ａ  開口部
２７    ポリマー
２８    レジスト層
２８ａ  開口部
３０    半導体装置
３１    第１配線
３２    第２配線
３５    ストッパ層
１００  半導体装置
１０１  第１配線
１０２  第２配線
１０３  ボイド
【図１】
2012015197.tif 000003
【図２Ａ】
2012015197.tif 000004
【図２Ｂ】
2012015197.tif 000005
【図２Ｃ】
2012015197.tif 000006
【図２Ｄ】
2012015197.tif 000007
【図２Ｅ】
2012015197.tif 000008
【図２Ｆ】
2012015197.tif 000009
【図２Ｇ】
2012015197.tif 000010
【図２Ｈ】
2012015197.tif 000011
【図２Ｉ】
2012015197.tif 000012
【図２Ｊ】
2012015197.tif 000013
【図２Ｋ】
2012015197.tif 000014
【図２Ｌ】
2012015197.tif 000015
【図３Ａ】
2012015197.tif 000016
【図３Ｂ】
2012015197.tif 000017
【図３Ｃ】
2012015197.tif 000018
【図３Ｄ】
2012015197.tif 000019