(57)【要約】【課題】 複数のページを含むメモリセルブロックのうち、プログラムされたセルを消去状態のデータに変換する場合、選択されたページに含まれたプログラムセルのしきい値電圧を設定電圧以上に上昇させて、読出し動作の際メモリセルのしきい値電圧値が前記設定電圧以上の場合消去セルのデータ値と同一のデータ値に読出しする半導体メモリ素子の動作方法を提供する。【解決手段】選択されたメモリブロックのメモリセルをページ単位でプログラムする段階と、前記ページ単位でプログラムされたセルをページ単位またはセル単位の仮想消去状態になるように前記プログラムされたセルのしきい値電圧を、設定されたしきい値電圧以上に上昇させる段階と、を含み、前記仮想消去状態のメモリセルから読出しされたデータは、読出し動作の際消去データ値に変更されて出力される。【選択図】図３
2012018744.tif 000002
【特許請求の範囲】
【請求項１】
選択されたメモリブロックのメモリセルをページ単位でプログラムする段階と、前記ページ単位でプログラムされたセルをページ単位またはセル単位の仮想消去状態になるように前記プログラムされたセルのしきい値電圧を、設定されたしきい値電圧以上に上昇させる段階と、を含み、
前記仮想消去状態のメモリセルから読出しされたデータは、読出し動作の際消去データ値に変更されて出力されることを特徴とする半導体メモリ素子の動作方法。
【請求項２】
前記ページ単位でプログラムする段階以前に、前記選択されたメモリブロックを消去する段階をさらに含むことを特徴とする請求項１に記載の半導体メモリ素子の動作方法。
【請求項３】
前記プログラムされたセルのしきい値電圧を前記設定されたしきい値電圧以上に上昇させる段階は、前記プログラムされたセルが含まれたページのワードラインに高電圧を印加して、前記プログラムされたセルが連結されたビットラインには動作電圧を印加することを特徴とする請求項１に記載の半導体メモリ素子の動作方法。
【請求項４】
前記ページのうち、前記プログラムされたセルを除いた残りのメモリセルに連結されたビットラインには電源電圧を印加し、前記残りのメモリセルのしきい値電圧が上昇するのを防止することを特徴とする請求項３に記載の半導体メモリ素子の動作方法。
【請求項５】
消去動作を進行してメモリブロックのメモリセルを第１消去状態になるように消去する段階と、
プログラム動作を進行してメモリブロックの一部メモリセルをプログラム状態になるようにプログラムする段階と、
前記プログラム状態になるようにプログラムされた前記一部メモリセルのうち、選択されたメモリセルのしきい値電圧を上昇させて前記第１消去状態のデータ値と同一のデータ値を持つ第２消去状態になるように変換させる段階と、
を含むことを特徴とする半導体メモリ素子の動作方法。
【請求項６】
前記選択されたメモリセルを前記第２消去状態になるように変換する段階以後、読出し動作を進行して前記メモリブロックのプログラムされたデータを読出しするが、
前記読出し動作は第１読出し電圧を利用した第１読出し動作と前記第１読出し電圧より高い第２読出し電圧を利用した第２読出し動作を順次行うことを特徴とする請求項５に記載の半導体メモリ素子の動作方法。
【請求項７】
前記第１読出し動作は、前記第１消去状態と前記プログラム状態を判断してデータを読出し、前記第２読出し動作は前記プログラム状態と前記第２消去状態を判断して読出しすることを特徴とする請求項６に記載の半導体メモリ素子の動作方法。
【請求項８】
前記選択されたメモリセルを前記第２消去状態になるように変換する段階は、前記選択されたメモリセルが含まれたページのワードラインに高電圧を印加し、前記選択されたメモリセルが連結されたビットラインには動作電圧を印加し、前記選択されたメモリセルの前記しきい値電圧を上昇させることを特徴とする請求項５に記載の半導体メモリ素子の動作方法。
【請求項９】
前記ページのうち前記選択されたメモリセルを除いた残りのメモリセルに連結されたビットラインには電源電圧を印加し、前記残りのメモリセルのしきい値電圧が上昇するのを防止することを特徴とする請求項８に記載の半導体メモリ素子の動作方法。
【請求項１０】
消去動作を進行してメモリブロックのメモリセルを第１消去状態になるように消去する段階と、
プログラム動作を進行してメモリブロックの一部メモリセルをプログラム状態になるようにプログラムする段階と、
前記メモリブロックのうち、選択されたページのメモリセルまたは前記メモリブロックのうち、選択されたメモリセルのしきい値電圧を上昇させて前記プログラム状態のメモリセルを第２消去状態のメモリセルに変換する段階と、
読出し動作を進行して前記第１消去状態、前記プログラム状態及び前記第２消去状態のメモリセルデータを読出しするが、前記第１消去状態と第２消去状態のメモリセルは同一のデータ値を出力する段階と、
を含むことを特徴とする半導体メモリ素子の動作方法。
【請求項１１】
前記読出し動作は、第１読出し電圧を利用した第１読出し動作と、
前記第１読出し電圧より高い第２読出し電圧を利用した第２読出し動作と、を順次行うことを特徴とする請求項１０に記載の半導体メモリ素子の動作方法。
【請求項１２】
前記第１読出し動作は、前記第１消去状態のメモリセルと前記プログラム状態のメモリセルを判断してデータを読出し、前記第２読出し動作は前記プログラム状態のメモリセルと前記第２消去状態のメモリセルを判断して読出しすることを特徴とする請求項１１に記載の半導体メモリ素子の動作方法。
【請求項１３】
前記選択されたページのメモリセルを前記第２消去状態のメモリセルに変換する段階は、
前記選択されたページに連結されたワードラインに高電圧を印加してメモリセルが連結されたビットラインには動作電圧を印加し、前記選択されたページのメモリセルの前記しきい値電圧を上昇させることを特徴とする請求項１０に記載の半導体メモリ素子の動作方法。
【請求項１４】
前記メモリブロックのうち、選択されたメモリセルを前記第２消去状態のメモリセルに変換する段階は、
前記選択されたメモリセルが含まれたページのワードラインに高電圧を印加し、
前記選択されたメモリセルが連結されたビットラインには動作電圧を印加して前記選択されたメモリセルの前記しきい値電圧を上昇させることを特徴とする請求項１０に記載の半導体メモリ素子の動作方法。
【請求項１５】
消去動作を進行してメモリブロックのメモリセルを第１消去状態になるように消去する段階と、
プログラム動作を進行してメモリブロックの一部メモリセルを第１プログラム状態になるようにプログラムする段階と、
前記第１プログラム状態になるようにプログラムされた前記一部メモリセルのうち、選択されたメモリセルのしきい値電圧を上昇させて第２プログラム状態になるように変換する段階と、
を含むことを特徴とする半導体メモリ素子の動作方法。
【請求項１６】
前記選択されたメモリセルを前記第２プログラム状態になるように変換する段階以後、
前記選択されたメモリセルが含まれたページのフラッグセルに前記第２プログラム状態に変換された情報を格納する段階をさらに含むことを特徴とする請求項１５に記載の半導体メモリ素子の動作方法。
【請求項１７】
前記フラッグセルに前記第２プログラム状態に変換された情報を格納する段階以後、読出し動作を進行して前記メモリブロックにプログラムされたデータを読出しするが、前記第２プログラム状態に変換された情報によって前記読出し動作の際使用される読出し電圧を設定することを特徴とする請求項１６に記載の半導体メモリ素子の動作方法。
【請求項１８】
前記読出し動作の際、前記第２プログラム状態に変換された情報によって選択されたページが前記第２プログラム状態に変換されなかった場合、第１読出し電圧を利用して前記読出し動作を行うことを特徴とする請求項１７に記載の半導体メモリ素子の動作方法。
【請求項１９】
前記読出し動作の際、前記第２プログラム状態に変換された情報によって選択されたページが前記第２プログラム状態に変換された場合、前記第１読出し電圧より高い第２読出し電圧を利用して前記読出し動作を行うことを特徴とする請求項１８に記載の半導体メモリ素子の動作方法。
【請求項２０】
前記一部メモリセルのうち、前記第２プログラム状態に変換されたメモリセルを除いた残りのメモリセルは、第２消去状態に変換されることを特徴とする請求項１５に記載の半導体メモリ素子の動作方法。
【請求項２１】
前記第１消去状態のメモリセルと前記第２消去状態のメモリセルは、読出し動作の際同一のデータ値で読出しされることを特徴とする請求項２０に記載の半導体メモリ素子の動作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体メモリ素子の動作方法に関し、特に、選択されたページまたは選択されたメモリセルのみを選択的で消去データを持つセルに変換することができる半導体メモリ素子の動作方法に関する。
【背景技術】
【０００２】
一般に、半導体メモリ素子のうちフラッシュメモリ素子は、複数のセルブロックを含んで構成される。一つのセルブロックは、複数のセルが直列連結された複数のセルストリング、複数のビットライン、複数のワードライン、セルストリングとビットラインとの間に接続されたドレイン選択トランジスタ、セルストリングと共通ソースラインとの間に接続されたソース選択トランジスタを含んで構成される。
【０００３】
一方、一つのワードラインを共有する複数のメモリセルは一つのページを構成し、すべての一つのセルブロックに含まれたメモリセルは半導体基板のＰウェルを共有する。そして、セルブロックに所定電圧を供給するためのパストランジスタをさらに含むが、パストランジスタはドレイン選択用高電圧トランジスタ、ソース選択用高電圧トランジスタ及びセル選択用高電圧トランジスタを含んで構成される。
【０００４】
上記のように構成されるフラッシュメモリ素子は、メモリセルにデータをプログラムするために先で消去動作を行った後、選択されたメモリセルのみにプログラム動作を行うようになる。フラッシュメモリ素子のプログラム動作は、ページ単位で行うが、消去動作はすべてのメモリセルがＰウェルを共有するためにセルブロック単位で行う。
【０００５】
図１は、従来の技術によるフラッシュメモリ素子のプログラム及び消去動作によるメモリセルのしきい値電圧分布を示すしきい値電圧分布図である。図１を参照すれば、読出し電圧ＲＥＡＤより低いしきい値電圧分布を持つ消去セルは、プログラム動作によって読出し電圧ＲＥＡＤより高いしきい値電圧分布を持つプログラムセルにプログラムされる。その反面、読出し電圧ＲＥＡＤより高いしきい値電圧分布を持つプログラムセルは、消去動作によって読出し電圧ＲＥＡＤより低いしきい値電圧分布を持つ消去セルで消去される。
【０００６】
上記のように、セルブロック単位で消去動作を行うフラッシュメモリ素子は、選択されたページのみを消去しなければならない場合にも、選択されたページを含むセルブロック全体を消去しなければならない。そのため、データ管理の側面から効率が大きく劣るという問題がある。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
したがって、本発明は上記問題を鑑みてなされたものであって、その目的は、複数のページを含むメモリセルブロックのうち、プログラムされたセルを消去状態のデータに変換する場合、選択されたページに含まれたプログラムセルのしきい値電圧を設定電圧以上に上昇させて、読出し動作の際メモリセルのしきい値電圧値が前記設定電圧以上の場合消去セルのデータ値と同一のデータ値に読出しする半導体メモリ素子の動作方法を提供することである。
【課題を解決するための手段】
【０００８】
上記目的を達成するために本発明の一実施例による半導体メモリ素子の動作方法は、選択されたメモリブロックのメモリセルをページ単位でプログラムする段階と、前記ページ単位でプログラムされたセルをページ単位またはセル単位の仮想消去状態になるように前記プログラムされたセルのしきい値電圧を、設定されたしきい値電圧以上に上昇させる段階とを含み、前記仮想消去状態のメモリセルから読出しされたデータは読出し動作の際消去データ値に変更されて出力される。
【０００９】
また、本発明の他の一実施例による半導体メモリ素子の動作方法は、消去動作を進行してメモリブロックのメモリセルを第１消去状態になるように消去する段階と、プログラム動作を進行してメモリブロックの一部メモリセルをプログラム状態になるようにプログラムする段階と、前記プログラム状態にプログラムされた前記一部メモリセルのうち選択されたメモリセルのしきい値電圧を上昇させて前記第１消去状態のデータ値と同一のデータ値を持つ第２消去状態になるように変換させる段階と、を含む。
【発明の効果】
【００１０】
以上説明したように、本発明の一実施例によれば、複数のページを含むメモリセルブロックのうちプログラムされたセルを消去状態のデータに変換する場合、選択されたページに含まれたプログラムセルのしきい値電圧を設定電圧以上に上昇させ、読出し動作の際メモリセルのしきい値電圧値が前記設定電圧以上の場合、消去セルのデータ値と同一のデータ値に読出しすることで、選択されたページまたは選択されたメモリセルのみを選択的で消去データを持つセルに変換することができる。
【図面の簡単な説明】
【００１１】
【図１】従来の技術による半導体メモリ素子のプログラム及び消去動作によるメモリセルのしきい値電圧分布を示すしきい値電圧分布図である。
【図２】半導体メモリ素子のメモリブロック及びパス選択部を示す回路図である。
【図３】本発明の一実施例による半導体メモリ素子の動作方法によるメモリセルのしきい値電圧分布の変化を示すしきい値電圧分布図である。
【図４】本発明の一実施例による半導体メモリ素子の動作方法を説明するためのフローチャートである。
【図５】本発明の他の実施例による半導体メモリ素子の動作方法によるメモリセルのしきい値電圧分布の変化を示すしきい値電圧分布図である。
【図６】本発明の他の実施例による半導体メモリ素子の動作方法を説明するためのフローチャートである。
【発明を実施するための形態】
【００１２】
以下、添付された図面を参照して本発明の望ましい実施例を説明する。図２を参照すれば、半導体メモリ素子はメモリセルブロック１００及びパス選択部２００を含む。
【００１３】
メモリセルブロック１００は、複数のストリングを含む。ストリングは一つのビットライン（例えば、ＢＬ１）と共通ソースラインＣＳＬとの間に直列連結されたドレイン選択トランジスタＤＳＴ１、複数のメモリセル（ＭＣ<ｎ>１ないしＭＣ<０>１）、及びソース選択トランジスタＳＳＴ１を含む。メモリセルブロック１００は同一のワードラインを共有するメモリセルのグループをページとして定義する。例えば、ワードライン（ＷＬ<ｎ-２>）に連結された各ストリングのメモリセル（ＭＣ<ｎ-２>１ないしＭＣ<ｎ-２>ｋ）は、一つのページとして定義される。
【００１４】
パス選択部２００は、複数の高電圧トランジスタで構成され、複数の高電圧トランジスタはブロック選択信号ＢＬＫＷＬに応答してメモリセルブロック１００のドレイン選択ラインＤＳＬ、複数のワードライン（ＷＬ<０>ないしＷＬ<ｎ>）、及びソース選択ラインＳＳＬに動作電圧を伝送する。
【００１５】
図３は、本発明の一実施例による半導体メモリ素子の動作方法によるメモリセルのしきい値電圧分布の変化を示すしきい値電圧分布図である。
【００１６】
図４は、本発明の一実施例による半導体メモリ素子の動作方法を説明するためのフローチャートである。図２ないし図４を参照して本発明の一実施例による半導体メモリ素子の動作方法を説明すれば次のようである。
【００１７】
１）メモリセルブロックの消去（Ｓ１１０）
メモリセルブロック１００が形成された半導体基板のウェル領域に高電圧の消去電圧を印加してメモリセルブロック１００を消去する。これによってメモリセルブロック１００内のすべてのメモリセルは、第１消去状態のしきい値電圧の分布を持つ。この際、第１消去状態のしきい値電圧を持つメモリセルは、シングルメモリセルの場合、“１”、２ビットのマルチレベルセルの場合、“１１”の消去データ値を持つ。
【００１８】
２）メモリセルブロックプログラム（Ｓ１２０）
メモリセルブロック１００のメモリセルにプログラム電圧を印加してプログラム動作を進行する。プログラム動作は、ページ単位で進行することが望ましい。例えば、ワードライン（ＷＬ<０>）にプログラム電圧を印加した後、各ビットライン（ＢＬ１ないしＢＬｋ）の電位をプログラムしようとするデータ値によって制御して同一のページのメモリセル（ＭＣ<０>１ないしＭＣ<０>ｋ）をプログラムする。以後、次のページのプログラム動作を進行する。すなわち、ワードライン（ＷＬ<１>）にプログラム電圧を印加した後、各ビットライン（ＢＬ１ないしＢＬｋ）の電位をプログラムしようとするデータ値によって制御して同一ページのメモリセル（ＭＣ<１>１ないしＭＣ<１>ｋ）をプログラムする。
【００１９】
プログラムセルは、しきい値電圧値が第１読出し電圧ＲＥＡＤ１以上になるようにプログラムする。選択されたページのプログラム動作の際選択されたページを除いた他のページに対応するワードラインにはパス電圧を印加して他のページのメモリセルはプログラムされない。
【００２０】
上述したようにメモリセルブロック１００は、ページ単位で順にプログラムされる。プログラム動作が実施されたメモリセルブロック１００は、一部または全体が第１消去状態からプログラム状態にしきい値電圧の分布が変化する。この際、プログラム状態のしきい値電圧を持つメモリセルはシングルメモリセルの場合“０”、２ビットのマルチレベルセルの場合“００”、“０１”、“１０”のプログラムデータ値を持つ。
【００２１】
３）選択されたページまたは選択されたセルのしきい値電圧の上昇（Ｓ１３０）
プログラム動作後、選択されたページまたは選択されたセルをプログラム状態で第１消去状態と同一のデータ値を持つ第２消去状態になるように変換する場合、選択されたページまたは選択されたセルのしきい値電圧の分布を設定電圧以上に上昇させる。
【００２２】
第２消去状態は仮想消去状態で実質的にしきい値電圧の分布が陰の領域に分布していないが、後続読出し動作の際、第１消去状態と同一の消去データで読出しされるしきい値電圧の分布を持つ。例えば、メモリセルブロックプログラム（Ｓ１２０）動作が完了した後、選択されたページのうち、プログラムセロプログラムされたメモリセル（ＭＣ<１>２）、及び（ＭＣ<１>ｋ）を第２消去状態のしきい値電圧を持つようにしきい値電圧を上昇させる場合、ワードライン（ＷＬ<１>）に高電圧を印加してメモリセル（ＭＣ<１>２）及び（ＭＣ<１>ｋ）が連結されたビットライン（ＢＬ２及びＢＬｋ）に０Ｖの動作電圧を印加してメモリセル（ＭＣ<１>２及びＭＣ<１>ｋ）のしきい値電圧を第１読出し電圧ＲＥＡＤより高い第２読出し電圧ＲＥＡＤ２以上に上昇させる。
【００２３】
この際、メモリセル（ＭＣ<１>２及びＭＣ<１>ｋ）が連結されたビットライン（ＢＬ２及びＢＬｋ）を除いた残りのビットライン（ＢＬ１、ＢＬ３）には、電源電圧を印加してメモリセル（ＭＣ<１>２）及び（ＭＣ<１>ｋ）を除いた残りのメモリセル（ＭＣ<１>１及びＭＣ<１>３）のしきい値電圧が上昇することを防止する。第２読出し電圧ＲＥＡＤ２は、プログラム状態のうち最も高いしきい値電圧より高くなるように設定することが望ましい。
【００２４】
選択されたページまたは選択されたセルをプログラム状態で第２消去状態でしきい値電圧値を上昇させる動作（Ｓ１３０）は、メモリブロックのプログラム動作中間、すなわち、ページ単位のプログラム動作の間に進行することができる。
【００２５】
４）メモリブロックの読出し（Ｓ１４０）
読出し動作を進行してメモリセルブロック１００のプログラムされたデータを読出しする。読出し動作は、第１読出し動作及び第２読出し動作を順次施す。第１読出し動作は、第１読出し電圧ＲＥＡＤ１を利用してメモリセルブロック１００のメモリセルのしきい値電圧値が第１読出し電圧ＲＥＡＤ１より小さいのかまたは同じであるかまたは大きいのかによって第１消去状態またはプログラム状態として判断してデータを読出しする。
【００２６】
第２読出し動作は、第２読出し電圧ＲＥＡＤ２を利用して第１読出し動作の結果、プログラムセルに判断されたメモリセルのしきい値電圧値が第２読出し電圧ＲＥＡＤ２より小さいのかまたは同じであるかまたは大きいのかによってプログラム状態または第２消去状態、すなわち、仮想消去状態として判断してデータを読出しする。
【００２７】
読出し動作の際、第１消去状態及び第２消去状態のしきい値電圧を持つメモリセルは、同一のデータ値を持つようにして出力する。すなわち、第１消去状態のしきい値電圧を持つメモリセルは消去データ値で出力され、第２消去状態のしきい値電圧を持つメモリセルは出力動作の際前記消去データ値と同一のデータ値に変更して出力する。
【００２８】
例えば、シングルレベルセルの半導体メモリ素子の場合、第１消去状態のメモリセルのデータ値が“１”であり、プログラムセルのデータ値が“０”の場合、第２消去状態のメモリセルのデータ値は“１”のデータ値に変更して出力する。また、マルチレベルセルの半導体メモリ素子の場合、第１消去状態のメモリセルは、データ値が“１１”であり、プログラムセルのデータ値が“００”、“０１”、“１０”の場合、第２消去状態のメモリセルのデータ値は“１１”に変更して出力する。
【００２９】
上述したように、本発明の一実施例によれば、プログラムされたメモリセルのしきい値電圧値を上昇させて第２消去状態に変換させ、読出し動作の際第２消去状態のしきい値電圧値を持つメモリセルを第１消去状態のしきい値電圧値を持つメモリセルと同一のデータ値を持つように設定して出力することで、メモリブロックのうち、一部ページまたは一部セルを選択的にプログラムデータから消去データに変換することができる。
【００３０】
図５Ａ及び５Ｂは、本発明は他の実施例による半導体メモリ素子の動作方法によるメモリセルのしきい値電圧分布の変化を示すしきい値電圧分布図である。
【００３１】
図６は、本発明は他の実施例による半導体メモリ素子の動作方法を説明するためのフローチャートである。図２、図５（ａ）、図５（ｂ）、及び図６を参照して本発明の一実施例による半導体メモリ素子の動作方法を説明すれば次のようである。
【００３２】
１）メモリセルブロックの消去（Ｓ６１０）
メモリセルブロック１００が形成された半導体基板のウェル領域に高電圧の消去電圧を印加してメモリセルブロック１００を消去する。これによって、メモリセルブロック１００内のすべてのメモリセルは、第１消去状態のしきい値電圧の分布を持つ。この際、第１消去状態のしきい値電圧を持つメモリセルはシングルメモリセルの場合“１”、２ビットのマルチレベルセルの場合“１１”の消去データ値を持つ。
【００３３】
２）メモリセルブロックプログラム（Ｓ６２０）
メモリセルブロック１００のメモリセルにプログラム電圧を印加してプログラム動作を進行する。プログラム動作は、ページ単位で進行することが望ましい。例えば、ワードライン（ＷＬ<０>）にプログラム電圧を印加した後、各ビットライン（ＢＬ１ないしＢＬｋ）の電位をプログラムしようとするデータ値によって制御して同一ページのメモリセル（ＭＣ<０>１ないしＭＣ<０>ｋ）をプログラムする。以後、次のページのプログラム動作を進行する。すなわち、ワードライン（ＷＬ<１>）にプログラム電圧を印加した後、各ビットライン（ＢＬ１ないしＢＬｋ）の電位をプログラムしようとするデータ値によって制御して同一ページのメモリセル（ＭＣ<１>１ないしＭＣ<１>ｋ）をプログラムする。
【００３４】
第１プログラムセルは、しきい値電圧値が第１読出し電圧ＲＥＡＤ１以上になるようにプログラムする。選択されたページのプログラム動作の際選択されたページを除いた他のページに対応するワードラインにはパス電圧を印加し、他のページのメモリセルはプログラムされない。上述したようにメモリセルブロック１００は、ページ単位で順にプログラムされる。
【００３５】
プログラム動作が実施されたメモリセルブロック１００は、一部または全体が第１消去状態から第１プログラム状態にしきい値電圧の分布が変化する。この際、第１プログラム状態のしきい値電圧を持つメモリセルはシングルメモリセルの場合“０”、２ビットのマルチレベルセルの場合“００”、“０１”、“１０”のプログラムデータ値を持つ。
【００３６】
３）選択されたページまたは選択されたセルを第１プログラム状態から第２消去状態に設定（Ｓ６３０）
プログラム動作後、選択されたページまたは選択されたセルを第１プログラム状態から第２消去状態になるように変換する場合、第１プログラム状態のメモリセルのうち、第２消去状態になるように変換させるメモリセルを除いた残りの第１プログラム状態のメモリセルのしきい値電圧の分布を上昇させて第２プログラム状態に変換させる。以後、しきい値電圧値が上昇しない第１プログラム状態のメモリセルは第２消去状態のメモリセルに設定される。この際、第２消去状態は仮想消去状態で実質的にしきい値電圧の分布が陰の領域に分布していないが、後続読出し動作の際第１消去状態と同一の消去データに読出しされるしきい値電圧の分布を持つ。
【００３７】
これをより詳細に説明すれば次のようである。例えば、メモリセルブロックプログラム（Ｓ６２０）動作が完了した後、選択されたページのうち、第１プログラム状態にプログラムされたメモリセル（ＭＣ<１>２及びＭＣ<１>ｋ）を第２消去状態に設定する場合、ワードライン（ＷＬ<１>）にプログラム電圧を印加してメモリセル（ＭＣ<１>２及びＭＣ<１>ｋ）を除いたメモリセル（ＭＣ<１>１、ＭＣ<１>３．．．）が連結されたビットライン（ＢＬ１及びＢＬ３．．．）に０Ｖの動作電圧を印加してメモリセル（ＭＣ<１>１、ＭＣ<１>３．．．）のしきい値電圧を第１読出し電圧ＲＥＡＤより高い第２読出し電圧ＲＥＡＤ２以上に上昇させる。選択されたページまたは選択されたセルを第１プログラム状態から第２消去状態に設定する動作（Ｓ６３０）は、メモリブロックのプログラム動作の中間、すなわち、ページ単位のプログラム動作の間に進行することができる。
【００３８】
４）フラッグデータの格納（Ｓ６４０）
選択されたページまたは選択されたセルを第１プログラム状態から第２消去状態に設定（Ｓ６３０）されたページのフラッグセルに変換動作実施の可否を示すフラッグデータを格納する。
【００３９】
５）メモリブロックの読出し（Ｓ６５０）
読出し動作を進行してメモリセルブロック１００のプログラムされたデータを読出しする。読出し動作は、まず読出ししようとするページのフラッグセルに格納されたフラッグデータを読出し、読出ししようとするページがＳ６３０動作の実施可否を確認する。もしも、読出ししようとするページがＳ６３０動作を実施した場合、読出し電圧を第２読出し電圧ＲＥＡＤ２に設定し、Ｓ６３０動作を実施しなかった場合読出し電圧を第１読出し電圧ＲＥＡＤ１に設定する。以後、第１読出し電圧ＲＥＡＤ１または第２読出し電圧ＲＥＡＤ２を利用した読出し動作を実施して選択されたページを読出しする。読出し動作の際、第１消去状態及び第２消去状態のしきい値電圧値を持つメモリセルは第２読出し電圧ＲＥＡＤ２を利用した読出し動作によって同一のデータ値に出力される。
【００４０】
上述したように本発明の他の実施例よれば、第１プログラム状態のメモリセルのうち、選択されたメモリセルを除いた残りのメモリセルのしきい値電圧値を上昇させて第２プログラム状態に変換させ、選択されたメモリセルは第２消去状態に設定することで、メモリブロックのうち一部ページまたは一部セルを選択的にプログラムデータから消去データに変換することができる。
【００４１】
以上のように、本発明の最も好ましい実施形態について説明したが、本願発明は、上記記載に限定されるものではなく、特許請求の範囲に記載され、又は明細書に開示された発明の要旨に基づき、当業者が様々な変形や変更が可能であることはもちろんであり、斯かる変形や変更が、本発明の範囲に含まれることは言うまでもない。
【符号の説明】
【００４２】
１００    メモリセルブロック、
２００    パス選択部、
ＢＬ１    ビットライン、
ＣＳＬ    共通ソースライン、
ＤＳＴ１    ドレイン選択トランジスタ、
ＳＳＴ１    ソース選択トランジスタ、
ＢＬＫＷＬ    ブロック選択信号、
ＤＳＬ    ドレイン選択ラインＤＳＬ、
ＳＳＬ    ソース選択ライン
【図１】
2012018744.tif 000003
【図２】
2012018744.tif 000004
【図３】
2012018744.tif 000005
【図４】
2012018744.tif 000006
【図５】
2012018744.tif 000007
【図６】
2012018744.tif 000008