(57)【要約】【課題】アクティブクランプ回路の動作期間を短縮したアクティブクランプ回路を提供する。【解決手段】実施形態によれば、第１のスイッチ素子と、第１のダイオードと、第１の抵抗と、制御回路と、を備えたことを特徴とするアクティブクランプ回路が提供される。前記第１のダイオードは、前記第１のスイッチ素子の両端にかかる過電圧によりブレークダウンする。前記第１の抵抗は、前記第１のダイオードの電流を検出する。前記制御回路は、前記第１の抵抗の両端の電圧を増幅して前記第１のスイッチ素子の電流を制御する。【選択図】図１
2012004979.tif 000002
【特許請求の範囲】
【請求項１】
第１のスイッチ素子と、
前記第１のスイッチ素子の両端にかかる過電圧によりブレークダウンする第１のダイオードと、
前記第１のダイオードの電流を検出する第１の抵抗と、
前記第１の抵抗の両端の電圧を増幅して前記第１のスイッチ素子の電流を制御する制御回路と、
を備えたことを特徴とするアクティブクランプ回路。
【請求項２】
前記制御回路は、
前記第１の両端の電圧を増幅して電流を出力する増幅回路と、
前記増幅増幅回路の出力電流を入力して前記第１のスイッチ素子の電流を制御するカレントミラー回路と、
を有することを特徴とする請求項１記載のアクティブクランプ回路。
【請求項３】
前記制御回路は、
前記第１の抵抗の両端の電圧で制御され、前記第１のスイッチ素子の電流を制御する第２のスイッチ素子と、
前記第２のスイッチ素子に直列的に接続され、前記第２のスイッチ素子のターンオンを遅延させる第２の抵抗と、
を有することを特徴とする請求項１または２に記載のアクティブクランプ回路。
【請求項４】
前記制御回路は、前記第１の抵抗の両端の電圧の上昇を抑制する第２のダイオードをさらに備えたことを特徴とする請求項１〜３のいずれか１つに記載のアクティブクランプ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、アクティブクランプ回路に関する。
【背景技術】
【０００２】
電磁弁やモータなどの誘導性負荷をオンまたはオフに駆動する場合、オフ時に誘導性負荷に蓄積されたエネルギーにより誘起電圧が発生する。この誘起電圧によりスイッチなどが破壊されることを防止するために、誘起電圧を規定値にクランプして誘導性負荷に蓄積されたエネルギーを吸収するアクティブクランプ回路が用いられる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−３２８９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、クランプ電圧は、アクティブクランプ回路を流れる電流の大きさに依存し、クランプ動作の開始時は高く、時間の経過とともに減少する。また、例えばツェナーダイオードをブレイクダウンさせてクランプする場合、クランプ電圧は、ツェナーダイオードの電流・電圧特性などのばらつきにより変化する。
アクティブクランプ動作期間は、誘導性負荷を駆動できない無駄時間となるため、短い方が望ましい。
【０００５】
アクティブクランプ動作期間を短縮したアクティブクランプ回路を提供する。
【課題を解決するための手段】
【０００６】
実施形態によれば、第１のスイッチ素子と、第１のダイオードと、第１の抵抗と、制御回路と、を備えたことを特徴とするアクティブクランプ回路が提供される。前記第１のダイオードは、前記第１のスイッチ素子の両端にかかる過電圧によりブレークダウンする。前記第１の抵抗は、前記第１のダイオードの電流を検出する。前記制御回路は、前記第１の抵抗の両端の電圧を増幅して前記第１のスイッチ素子の電流を制御する。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態に係るアクティブクランプ回路を含む駆動回路の構成を例示する回路図である。
【図２】図１に表したアクティブクランプ回路の主要な信号の波形図であり、（ａ）は制御信号Ｉｎ、（ｂ）は駆動信号Ｄｒｖ２、（ｃ）は駆動信号Ｄｒｖ１、（ｄ）は第１のスイッチ素子の電流Ｉｄ、（ｅ）は第１のスイッチ素子の両端の電圧Ｏｕｔである。
【図３】制御回路が無い場合のアクティブクランプ回路の主要な信号の波形図であり、（ａ）は制御信号Ｉｎ、（ｂ）は第１のスイッチ素子の電流Ｉｄ、（ｃ）は第１のスイッチ素子の両端の電圧Ｏｕｔである。
【図４】第１の実施形態に係るアクティブクランプ回路の他の構成を例示する回路図である。
【図５】第１の実施形態に係るアクティブクランプ回路の他の構成を例示する回路図である。
【図６】第１の実施形態に係るアクティブクランプ回路の他の構成を例示する回路図である。
【発明を実施するための形態】
【０００８】
以下、本発明の実施形態について図面を参照して詳細に説明する。なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００９】
（第１の実施形態）
図１は、第１の実施形態に係るアクティブクランプ回路を含む駆動回路の構成を例示する回路図である。
図１においては、アクティブクランプ回路１を駆動回路２に適用した場合の構成を例示している。
【００１０】
アクティブクランプ回路１は、制御信号Ｉｎのレベルにより第１のスイッチ素子Ｍ１をオンまたはオフに切り換える。また、第１のスイッチ素子Ｍ１の両端にかかる過電圧により第１のダイオードＤｚ１がブレークダウンし、第１のスイッチ素子Ｍ１の両端の電圧Ｏｕｔは規定値のクランプ電圧にクランプされる。第１のダイオードＤｚ１の電流Ｉｚ１は、第１の抵抗Ｒ１で検出される。第１の抵抗Ｒ１の両端の電圧は、制御回路３で増幅されて、第１のスイッチ素子Ｍ１の電流Ｉｄが制御される。
【００１１】
第１のスイッチ素子Ｍ１は、Ｎチャンネル形ＭＯＳＦＥＴ（以下、ＮＭＯＳ）で構成される。
第１のスイッチ素子Ｍ１のゲートには、抵抗Ｒ４、及びインバータＩｎｖ１、Ｉｎｖ２を介して制御信号Ｉｎが入力される。インバータＩｎｖ１は制御信号Ｉｎを反転した駆動信号Ｄｒｖ２を出力する。インバータＩｎｖ２は、駆動信号Ｄｒｖ２を反転した駆動信号Ｄｒｖ１を出力する。駆動信号Ｄｒｖ１は制御信号Ｉｎと同相である。駆動信号Ｄｒｖ１は、抵抗Ｒ４を介して第１のスイッチ素子Ｍ１のゲートに入力される。第１のスイッチ素子Ｍ１は、制御信号Ｉｎのレベルに応じてオンまたはオフに切りかわる。
【００１２】
第１のスイッチ素子Ｍ１のドレインに第１のダイオードＤｚ１のカソードが接続される。第１のダイオードＤｚ１のアノードにダイオードＤｆ１のアノードが接続され、ダイオードＤｆ１のカソードは第１の抵抗Ｒ１の一端に接続される。第１の抵抗Ｒ１の他端は、接地Ｇｎｄに接続される。
【００１３】
第１のダイオードＤｚ１は、過電圧によりブレークダウンする。そのため、第１のスイッチ素子Ｍ１の両端の電圧は、第１のダイオードＤｚ１がブレークダウンする電圧にクランプされる。そのとき、第１のダイオードＤｚ１には、電流Ｉｚ１が流れる。
【００１４】
第１のダイオードＤｚ１がブレークダウンする電圧をＶｚ１、ダイオードＤｆ１の順方向電圧をＶｆ１、第１の抵抗Ｒ１の両端の電圧をＶｒ１とすると、第１のスイッチ素子Ｍ１の両端の電圧Ｏｕｔがクランプされる電圧Ｖｃｒａｍｐは、Ｖｚ１＋Ｖｆ１＋Ｖｒ１となる。
【００１５】
第１のダイオードＤｚ１は、例えばツェナーダイオードにより構成される。図１においては、第１のダイオードＤｚ１として、１つのツェナーダイオードによる構成を例示している。しかし、第１のスイッチ素子Ｍ１の両端の電圧Ｏｕｔをクランプする電圧に応じて、任意数のツェナーダイオードを直列に接続して構成することもできる。
また、ダイオードＤｆ１は、第１のダイオードＤｚ１の温度補償のために用いられる。
【００１６】
第１の抵抗Ｒ１は、第１のダイオードＤｚ１がブレークダウンしたときに流れる電流Ｉｚ１を検出する。すなわち、第１のダイオードＤｚ１がブレークダウンしたとき、第１の抵抗Ｒ１には電流Ｉｚ１が流れ、第１の抵抗Ｒ１の両端に電圧が出力される。
【００１７】
制御回路３は、第１の抵抗Ｒ１の両端の電圧を増幅して電流を出力する増幅回路Ｎ２と、増幅回路Ｎ２の出力電流を入力して第１のスイッチ素子Ｍ１の電流Ｉｄを制御するカレントミラー４とを有する。
【００１８】
増幅回路Ｎ２は、ｎｐｎトランジスタで構成される。増幅回路Ｎ２のベースには、抵抗Ｒ３を介して第１の抵抗Ｒ１の両端の電圧が入力される。抵抗Ｒ３は、増幅回路Ｎ２のベースに入力される電圧を遅延させて、タイミングを調整するために挿入されている。
【００１９】
また、第１の抵抗Ｒ１の両端の間には、増幅回路Ｎ２のベース・エミッタ間を保護するために第２のダイオードＤｆ２、Ｄｆ３が接続されている。第２のダイオードＤｆ２、Ｄｆ３により第１の抵抗Ｒ１の両端の電圧は、Ｖｄｆ２＋Ｖｄｆ３以下に抑制される。ここで、Ｖｄｆ２、Ｖｄｆ３は、それぞれ第２のダイオードＤｆ２、Ｄｆ３の順方向電圧である。ただし、増幅回路Ｎ２のベース・エミッタ間電圧をＶｂｅＮ２、抵抗Ｒ３の両端の電圧をＶｒ３とすると、Ｖｄｆ２＋Ｖｄｆ３＞Ｖｒ３＋ＶｂｅＮ２を満たす必要がある。  
【００２０】
増幅回路Ｎ２のコレクタは、カレントミラー４の基準側に接続される。カレントミラー４の出力側は、第１のスイッチ素子Ｍ１のゲートに接続される。増幅回路Ｎ２の出力電流は、カレントミラー４により折り返され、第１のスイッチ素子Ｍ１を制御する。
【００２１】
カレントミラー４は、抵抗Ｒ５〜Ｒ７、トランジスタＰ１〜Ｐ３で構成されている。
トランジスタＰ１〜Ｐ３は、ｐｎｐトランジスタである。トランジスタＰ１のエミッタには、抵抗Ｒ５を介して電源電圧Ｖｄｄが供給される。トランジスタＰ２のエミッタには、抵抗Ｒ６を介して電源電圧Ｖｄｄが供給される。トランジスタＰ１、Ｐ２のそれぞれのベースには、抵抗Ｒ７を介して電源電圧Ｖｄｄが供給される。
【００２２】
また、トランジスタＰ３のコレクタは、トランジスタＰ１、Ｐ２のベースに接続される。トランジスタＰ３のベースはトランジスタＰ１のコレクタに接続され、トランジスタＰ３のコレクタは接地Ｇｎｄに接続される。
トランジスタＰ１のコレクタ及びトランジスタＰ３のベースは、カレントミラー４の基準側として、増幅回路Ｎ２のコレクタに接続される。トランジスタＰ２のコレクタは、出力側として第１のスイッチ素子Ｍ１のゲートに接続される。  
【００２３】
さらに、第１のスイッチ素子Ｍ１のゲートと接地との間に第２のスイッチ素子Ｍ２が接続される。第２のスイッチ素子Ｍ２のゲートは、インバータＩｎｖ１の出力に接続される。第２のスイッチ素子Ｍ２のゲートには、制御信号Ｉｎを反転した駆動信号Ｄｒｖ２が入力される。
【００２４】
また、第２のスイッチ素子Ｍ２のゲートと接地Ｇｎｄとの間には、トランジスタＮ１が接続される。トランジスタＮ１はｎｐｎトランジスタである。トランジスタＮ１のコレクタは、第２のスイッチ素子Ｍ２のゲートに接続される。トランジスタＮ１のエミッタは、接地Ｇｎｄに接続される。トランジスタＮ１のベースには、抵抗Ｒ２を介して第１の抵抗Ｒ１の両端の電圧が入力される。
【００２５】
抵抗Ｒ２は、トランジスタＮ１のベースに入力される電圧を遅延させて、タイミングを調整するために挿入されている。
第２のダイオードＤｆ２、Ｄｆ３は、トランジスタＮ１も保護している。トランジスタＮ１のベース・エミッタ間電圧をＶｂｅＮ１、抵抗Ｒ２の両端の電圧をＶｒ２とすると、Ｖｆ２＋Ｖｆ３＞Ｖｒ２＋ＶｂｅＮ１を満たす必要がある。
【００２６】
駆動回路２は、誘導性負荷Ｌを上記のアクティブクランプ回路１により駆動する回路である。誘導性負荷Ｌの一端には、電圧Ｖｂａｔが供給され、他端はアクティブクランプ回路１を介して接地Ｇｎｄに接続される。
アクティブクランプ回路１の制御信号Ｉｎのレベルに応じて、第１のスイッチ素子Ｍ１がオンまたはオフに切り替わり、誘導性負荷Ｌを流れる電流が制御される。この誘導性負荷Ｌを流れる電流は、アクティブクランプ回路１の第１のスイッチ素子Ｍ１の電流Ｉｄと、第１のダイオードＤｚ１の電流Ｉｚ１と、の合成電流である。
【００２７】
図２は、図１に表したアクティブクランプ回路の主要な信号の波形図であり、（ａ）は制御信号Ｉｎ、（ｂ）は駆動信号Ｄｒｖ２、（ｃ）は駆動信号Ｄｒｖ１、（ｄ）は第１のスイッチ素子の電流Ｉｄ、（ｅ）は第１のスイッチ素子の両端の電圧Ｏｕｔである。
図２においては、アクティブクランプ回路１の制御信号Ｉｎとして、ハイレベルとローレベルとに変化する矩形波が入力されたときの主要な信号の波形図を模式的に表している。
【００２８】
次に、図１、図２（ａ）〜（ｅ）を参照しつつ、アクティブクランプ回路１の動作について説明する。
図２（ａ）、図２（ｃ）に表したように、制御信号Ｉｎがハイレベルのとき、第１のスイッチ素子Ｍ１のゲートに入力される駆動信号Ｄｒｖ１は、ハイレベルである。また、第２のスイッチ素子Ｍ２のゲートに入力される駆動信号Ｄｒｖ２は、ローレベルである（図２（ｂ））。第２のスイッチ素子Ｍ２はオフの状態になる。また、第１のスイッチ素子Ｍ１は、オンの状態になり、第１のスイッチ素子Ｍ１には電流Ｉｄが流れる（図２（ｄ））。また、誘導性負荷Ｌには、電圧Ｖｂａｔが供給され、電流が流れる。誘導性負荷Ｌは駆動される。第１のスイッチ素子Ｍ１の両端の電圧Ｏｕｔは、ほぼ０Ｖになる（図２（ｅ））。
【００２９】
制御信号Ｉｎがハイレベルからローレベルに切り替わると（図２（ａ））、駆動信号Ｄｒｖ１はローレベルになる（図２（ｃ））。駆動信号Ｄｒｖ２はハイレベルになり（図２（ｂ））、第２のスイッチ素子Ｍ２はオンの状態になる。また、第１のスイッチ素子Ｍ１は、オフの状態になり、誘導性負荷Ｌには、誘起電圧が発生する。第１のスイッチ素子Ｍ１の両端の電圧Ｏｕｔが、規定値を超えたとき、第１のダイオードＤｚ１がブレークダウンする。第１のスイッチ素子Ｍ１の両端の電圧Ｏｕｔは、第１のダイオードＤｚ１のブレークダウンにより、クランプ電圧Ｖｃｒａｍｐ＝Ｖｚ１＋Ｖｆ１＋Ｖｒ１にクランプされる（図２（ｅ））。
【００３０】
第１のダイオードＤｚ１の電流Ｉｚ１は第１の抵抗Ｒ１により検出され、第１の抵抗Ｒ１の両端に電流Ｉｚ１に応じた電圧を発生する。
第１の抵抗Ｒ１の両端の電圧は、増幅回路Ｎ２で増幅され、その出力電流は、カレントミラー４で折り返されて、第１のスイッチ素子Ｍ１のゲートに入力される。第１のスイッチ素子Ｍ１の電流Ｉｄは、第１の抵抗Ｒ１の両端の電圧を増幅する制御回路３により制御される。
【００３１】
第１のスイッチ素子Ｍ１がオンからオフに切り替わったとき、誘導性負荷Ｌによる誘起電圧のため、第１のスイッチ素子Ｍ１の両端の電圧Ｏｕｔは上昇する。誘導性負荷Ｌによる誘起電圧は、誘導性負荷Ｌの電流の時間に対する変化率と、誘導性負荷Ｌのインダクタンスとの積に比例する。
【００３２】
第１のスイッチ素子Ｍ１がオンからオフに切り替わった直後、誘導性負荷Ｌの電流が急変するため、誘導性負荷Ｌにより高い誘起電圧が発生する。そのため、第１のダイオードＤｚ１がブレークダウンした直後の電流Ｉｚ１は大きく、第１の抵抗Ｒ１の両端の電圧も高くなる。
また、誘導性負荷Ｌの電流は、誘導性負荷Ｌに蓄積されたエネルギーにより流れる。そのため、誘導性負荷Ｌの電流は、第１のスイッチ素子Ｍ１がオンからオフに切り替わってからの時間経過とともに、減少する（図２（ｄ））。
【００３３】
制御回路３においては、第１の抵抗Ｒ１の両端の間に第２のダイオードＤｆ２、Ｄｆ３が接続されている。そのため、第１の両端Ｒ１の両端の電圧は、第２のダイオードＤｆ２、Ｄｆ３の順方向電圧Ｖｆ２＋Ｖｆ３に抑制される。制御回路３は、この抑制された電圧を増幅して第１のスイッチ素子Ｍ１を制御するため、第１のダイオードＤｚ１がブレークダウンした直後に流れる第１のスイッチ素子Ｍ１の電流Ｉｄも抑制される。
【００３４】
また、制御回路３は、第１の抵抗Ｒ１の両端の間の電圧を増幅して第１のスイッチ素子Ｍ１を制御している。そのため、第１のダイオードＤｚ１の電流Ｉｚ１が減少しても、第１のスイッチ素子Ｍ１の電流Ｉｄを制御することができる。
このように、制御回路３においては、誘導性負荷Ｌの、第１のスイッチ素子Ｍ１がオンからオフに切り替わった直後の誘導性負荷Ｌの電流の急変を抑制し、さらに、誘導性負荷Ｌの電流の減少率を抑制する。
【００３５】
従って、第１のスイッチ素子Ｍ１がオンからオフに切り替わった直後の誘導性負荷Ｌの誘起電圧の急上昇を抑制し、さらに、時間の経過とともに減少する誘起電圧の減少率を抑制することができる（図２（ｅ））。
誘導性負荷Ｌに蓄積されたエネルギーが消費されると、第１のスイッチ素子Ｍ１の電流Ｉｄは０になる（図２（ｄ））。誘起電圧も０になり、第１のスイッチ素子Ｍ１の両端の電圧Ｏｕｔは、誘導性負荷Ｌに供給された電圧Ｖｂａｔになる（図２（ｅ））。
【００３６】
このように、アクティブクランプ回路１においては、制御回路３により、第１の抵抗Ｒ１の両端の電圧を増幅して、第１のスイッチ素子Ｍ１の電流Ｉｄを制御しているため、クランプ電圧Ｖｃｒａｍｐの減少を抑制して一定値にすることができる。
そのため、第１のスイッチ素子Ｍ１に電流Ｉｄが流れている、アクティブクランプ動作期間を減少することができる。
【００３７】
アクティブクランプ回路１の制御回路３の作用については、制御回路３が無い場合の動作を考えることにより、さらに詳細に理解することができる。
図３は、制御回路が無い場合のアクティブクランプ回路の主要な信号の波形図であり、（ａ）は制御信号Ｉｎ、（ｂ）は第１のスイッチ素子の電流Ｉｄ、（ｃ）は第１のスイッチ素子の両端の電圧Ｏｕｔである。
図３（ａ）〜図３（ｃ）においては、図１に表したアクティブクランプ回路１の制御回路３を取り去り、第１のスイッチ素子Ｍ１を第１の抵抗Ｒ１の両端の電圧により制御した場合の波形を模式的に表している。
【００３８】
図３（ａ）〜図３（ｃ）に表したように、制御信号Ｉｎがハイレベルのときの第１のスイッチ素子の電流Ｉｄ、第１のスイッチ素子の両端の電圧Ｏｕｔは、それぞれ図２（ｄ）、図２（ｅ）と同様である。
制御信号Ｉｎがハイレベルからローレベルに切り替わると、第１のダイオードＤｚ１がブレークダウンする。第１のスイッチ素子Ｍ１の両端の電圧Ｏｕｔは、クランプ電圧（ｉｎｉｔｉａｌ）にクランプされる（図３（ｃ））。
【００３９】
制御回路３が無い場合、第１のダイオードＤｚ１がブレークダウンした直後のクランプ電圧（ｉｎｉｔｉａｌ）は、第１のダイオードＤｚ１の電流Ｉｚ１が大きいため高い。
誘導性負荷Ｌに蓄積されたエネルギーの消費にともない、誘導性負荷Ｌの電流は減少し、第１のスイッチ素子Ｍ１の電流Ｉｄが減少する（図３（ｂ））。第１のダイオードＤｚ１の電流Ｉｚ１も減少し、クランプ電圧も減少していく（図３ｃ））。
【００４０】
第１のスイッチ素子Ｍ１の電流Ｉｄが０になってアクティブクランプ動作が終了すると（図３（ｂ））、第１の両端の電圧Ｏｕｔのクランプが解除され、第１の両端の電圧Ｏｕｔは誘導性負荷Ｌに供給された電圧Ｖｂａｔになる（図３（ｃ））。
アクティブクランプ動作が終了する直前のクランプ電圧（ｆｉｎａｌ）は、アクティブクランプ動作の開始時のクランプ電圧（ｉｎｉｔｉａｌ）と比較して低電圧になっている。
【００４１】
アクティブクランプ動作期間は、誘導性負荷Ｌに蓄積されたエネルギーを消費する期間であり、誘導性負荷Ｌの電流、クランプ電圧で決まる。アクティブクランプ動作期間を短くするためには、誘導性負荷Ｌの電流を大きくし、クランプ電圧を高くする必要がある。
【００４２】
上記のとおり、アクティブクランプ動作の開始時のクランプ電圧（ｉｎｉｔｉａｌ）は高くなる。また、第１のダイオードＤｚ１の電流Ｉｚ１は大きくなるため、第１のダイオードＤｚ１の特性、例えば電圧に対する電流特性などのばらつきによるクランプ電圧の変動も大きくなる。
【００４３】
そのため、制御回路３が無い場合に、アクティブクランプ動作の開始時のクランプ電圧（ｉｎｉｔｉａｌ）を耐圧などで制限された値に設定すると、アクティブクランプ動作の終了直前のクランプ電圧（ｆｉｎａｌ）は低い値になってしまう。
このように、制御回路３が無い場合、アクティブクランプ動作期間は、クランプ電圧（ｉｎｉｔｉａｌ）で制限され、短くすることができない。
【００４４】
これに対して、第１の実施形態に係るアクティブクランプ回路１においては、制御回路３により、クランプ電圧Ｖｃｒａｍｐの低下を抑制して、一定にできる。また、第１のダイオードＤｚ１の電流Ｉｚ１を小さくできるため、第１のダイオードＤｚ１の特性のばらつきによるクランプ電圧の変動を小さくできる。
従って、アクティブクランプ回路１によれば、アクティブクランプ動作期間を短縮することができる。
【００４５】
図４は、第１の実施形態に係るアクティブクランプ回路の他の構成を例示する回路図である。なお、図４においては、図１と同一の要素には、図１と同一の符号を付して説明を省略する。
アクティブクランプ回路１ａは、図１に表したアクティブクランプ回路１の制御回路３を制御回路３ａに置き換えた構成である。
【００４６】
制御回路３ａは、図１の制御回路３のカレントミラー４をカレントミラー４ａに置き換えた構成である。他の要素については、図１のアクティブクランプ回路１と同様である。カレントミラー４ａは、Ｐチャンネル形ＭＯＳＦＥＴ（以下、ＰＭＯＳ）Ｍ３、Ｍ４で構成されている。
アクティブクランプ回路１ａによっても、アクティブクランプ動作期間を短縮することができる。
【００４７】
図５は、第１の実施形態に係るアクティブクランプ回路の他の構成を例示する回路図である。なお、図４においては、図１と同一の要素には、図１と同一の符号を付して説明を省略する。
アクティブクランプ回路１ｂは、図１に表したアクティブクランプ回路１の制御回路３を制御回路３ｂに置き換えた構成である。
【００４８】
制御回路３ｂは、図１の制御回路３の第２のスイッチ素子Ｍ２のドレインに直列的に第２の抵抗Ｒ８を追加した構成である。第２の抵抗Ｒ８は、第２のスイッチ素子Ｍ２のターンオンを遅延させる。
制御信号Ｉｎがハイレベルからローレベルに切り替わると、駆動信号Ｄｒｖ１はローレベル、駆動信号Ｄｒｖ２には、ハイレベルになる。
【００４９】
そのため、第２のスイッチ素子Ｍ２はオンの状態になろうとするが、第２の抵抗Ｒ８が接続されているため、ターンオンが遅延する。第１のスイッチ素子Ｍ１のターンオフが遅延し、第１のスイッチ素子Ｍ１の電流Ｉｄの変化が緩和される。そして、誘導性負荷Ｌの電流の変化も緩和され、誘起電圧の急変が緩和される。また、誘起電圧の立上がり時に生じる可能性のあるリンギング、及びリンギングによる誘起電圧のピークが低減される。
【００５０】
例えば、図２（ｅ）の破線で表したように、第１のスイッチ素子Ｍ１の両端の電圧Ｏｕｔの立上がりが遅くなる。そのため、誘導性負荷Ｌの電流変化が緩和されて、誘起電圧が減少するとともに、誘起電圧にピークが生じる可能性が減少する。従って、耐圧などで制限されるクランプ電圧の設定を高くすることができる。
このように、アクティブクランプ回路１ｂによれば、第１のスイッチ素子Ｍ１に電流Ｉｄが流れているアクティブクランプ動作期間をさらに減少することができる。
【００５１】
図６は、第１の実施形態に係るアクティブクランプ回路の他の構成を例示する回路図である。なお、図６においては、図１と同一の要素には、図１と同一の符号を付して説明を省略する。
アクティブクランプ回路１ｃは、図１に表したアクティブクランプ回路１の制御回路３を制御回路３ｃに置き換えた構成である。
【００５２】
制御回路３ｃは、図１の制御回路３のｎｐｎトランジスタで構成されたトランジスタＮ１、第２のダイオードＤｆ２、Ｄｆ３を、それぞれＮＭＯＳ Ｍ５、ツェナーダイオードで構成された第２のダイオードＤｚ２に置き換えた構成である。他の要素については、図１のアクティブクランプ回路１と同様である。
アクティブクランプ回路１ｃによっても、アクティブクランプ動作期間を短縮することができる。
【００５３】
なお、アクティブクランプ回路１〜１ｃを駆動回路２に適用した場合を例に説明したが、アクティブクランプ回路１、１ａ〜１ｃは、駆動回路２以外の構成でも誘導性負荷を駆動することができる。例えば、ハイサイドスイッチと、ローサイドスイッチとで構成されるスイッチング回路のローサイドスイッチとして、アクティブクランプ回路１、１ａ〜１ｃを用いることができる。
【００５４】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５５】
１、１ａ〜１ｃ  アクティブクランプ回路
２  駆動回路
３、３ａ〜３ｃ  制御回路
４、４ａ  カレントミラー
Ｄｆ２、Ｄｆ３、Ｄｚ２  第２のダイオード
Ｄｚ１  第１のダイオード
Ｉｎｖ１、Ｉｎｖ２  インバータ
Ｌ  誘導性負荷
Ｍ１  第１のスイッチ素子
Ｍ２  第２のスイッチ素子
Ｎ１、Ｐ１〜Ｐ３  トランジスタ
Ｎ２  増幅回路
Ｒ１  第１の抵抗
Ｒ２〜Ｒ７  抵抗
Ｒ８  第２の抵抗
【図１】
2012004979.tif 000003
【図２】
2012004979.tif 000004
【図３】
2012004979.tif 000005
【図４】
2012004979.tif 000006
【図５】
2012004979.tif 000007
【図６】
2012004979.tif 000008