(57)【要約】【課題】コネクタ、電子デバイス及びテストポイントがビアホールを介して配線で接続された配線回路におけるビアホールの断線を確実に診断すること。【解決手段】基板面に実装されたコネクタ１１、電子デバイス１２及び電圧印加用のテストポイント１３がビアホール１６を介して配線で接続されて成る一配線回路が、多数形成された多層配線基板２０である。この基板２０は、一方の面にテストポイント１３が形成され、他方の面に電子デバイス１２が実装され、これらテストポイント１３及び電子デバイス１２がビアホール１６を介して配線２１，２２で接続され、コネクタ１１が電子デバイス１２と同一面に実装されて当該電子デバイス１２に配線２２で接続されて成る。【選択図】図２
2012018965.tif 000002
【特許請求の範囲】
【請求項１】
基板面に実装されたコネクタ、電子デバイス及び電圧印加用のテストポイントがビアホールを介して配線で接続されて成る一配線回路が、多数形成された多層配線基板において、
前記基板面の一方の面に前記テストポイントが形成され、他方の面に前記電子デバイスが実装され、これらテストポイント及び電子デバイスが前記ビアホールを介して配線で接続され、前記コネクタの端子が前記電子デバイスと同一面に実装されて当該電子デバイスに配線接続されて成ることを特徴とする多層配線基板。
【請求項２】
前記コネクタの端子が前記電子デバイスと同一面に実装されて当該電子デバイスに配線接続されて成ることに代え、前記コネクタの端子が前記テストポイントと同一面に実装されて当該テストポイントに配線接続されて成ることを特徴とする請求項１に記載の多層配線基板。
【請求項３】
基板面に実装されたコネクタ、電子デバイス及び電圧印加用のテストポイントが互いに離間した複数のビアホールを介して配線で接続されて成る一配線回路が、多数形成された多層配線基板において、
前記基板面の一方の面に前記テストポイントが形成されると共に、前記電子デバイスが実装され、他方の面に前記コネクタの端子が実装され、当該テストポイントが配線及び前記複数のビアホールのうち１つのビアホールを介して当該コネクタに配線接続され、この接続配線と前記複数のビアホールのうち他のビアホールを介して当該電子デバイスに配線接続されて成ることを特徴とする多層配線基板。
【請求項４】
前記テストポイントと前記コネクタ又は、前記テストポイントと前記電子デバイスとを接続するビアホールは、２つ以上のビアホールが並列化されていることを特徴とする請求項１〜３のいずれか１項に記載の多層配線基板。
【請求項５】
基板面の一方の面に互いに配線接続された電圧印加用のテストポイント及び電子デバイスが実装され、他方の面にコネクタが実装され、これらテストポイント及び電子デバイスがビアホールを介して配線接続された多層配線基板において、
前記ビアホールは、２つ以上のビアホールが並列化されていることを特徴とする多層配線基板。
【請求項６】
前記並列化されたビアホール同士の間隔は、外部から基板に応力が加わった際に当該基板の変形でビアホール同士が衝突しない距離に離間されていることを特徴とする請求項４又は５に記載の多層配線基板。
【請求項７】
前記ビアホールを前記並列化する場合、１つのビアホールの径が予め定められた基準の径よりも細い場合に行うことを特徴とする請求項４〜６のいずれか１項に記載の多層配線基板。
【請求項８】
前記コネクタに代え、電子デバイスを接続したことを特徴とする請求項１〜７のいずれか１項に記載の多層配線基板。
【請求項９】
基板両面に実装された電圧印加用のテストポイント、コネクタ及び電子デバイスを、基板両面間で任意に接続するビアホールの製造方法において、
前記ビアホールをドリル加工によって形成する場合に、該当ビアホールを１つにし、また、前記ビアホールをレーザ加工によって形成する場合に、該当ビアホールを２つ以上並列化することを特徴とするビアホールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上のテストポイントからの断線チェックによってビアホールの断線を確実に検出することができ、また、ビアホールが容易に切断しないようにする多層配線基板及びビアホールの製造方法に関する。
【背景技術】
【０００２】
従来、回路基板上に実装される半導体回路を主とする電子デバイスのリードの半田付けや配線接続を検査する接続検査方法として、特許文献１に記載の方法が有る。これは、回路基板上にてリードが配線を通じて接続される相手方の電子デバイスのバウンダリィスキャンセルから所定の信号をリードに送出し、リードもしくは配線の近辺に配置した電界強度センサーによりリードもしくは配線に誘起される電界強度を測定し、送出した所定の信号と、測定した電界強度の波形を比較してリードもしくは配線の接続不良有無を判定するといった方法である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第２９２４８２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、上記の特許文献１の方法では、電子デバイス間の配線はチェック可能であるが、図１（ａ）に示す回路基板構成の場合、次のような問題が生じる。図１（ａ）に示す多層配線基板（単に、基板とも称す）１０の上面にはコネクタ１１が実装され、下面には電子デバイス１２が実装されると共にテストポイント１３が形成されており、コネクタ１１、電子デバイス１２及びテストポイント１３が基板１０に形成されたアルミニュウム等の導電性部材による配線１４，１５及びビアホール１６を介して接続されている。この接続された一配線回路が基板１０に多数構成されている。但し、コネクタ１１はコネクタ端子１１ａが配線１４に接続されている。
【０００５】
このような構成において、基板１０に形成された各々の配線回路の断線を診断する場合、各配線回路における多数のテストポイント１３に同数の図示せぬプローブを一度に当接し、これに電圧を印加して行う。しかし、このように診断を行った場合、図１（ｂ）に矢印Ｙ１で示すようにビアホール１６が断線していても、テストポイント１３と電子デバイス１２とは配線１５で接続されているので当該配線回路においては診断結果が導通状態となり、ビアホール１６の断線は検出されないという問題が生じる。これは、コネクタ１１が電子デバイスであっても同様に生じる。
【０００６】
本発明は、このような事情に鑑みてなされたものであり、コネクタ、電子デバイス及びテストポイントがビアホールを介して配線で接続された配線回路におけるビアホールの断線を確実に診断することができる多層配線基板及びビアホールの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するためになされた請求項１に記載の発明は、基板面に実装されたコネクタ、電子デバイス及び電圧印加用のテストポイントがビアホールを介して配線で接続されて成る一配線回路が、多数形成された多層配線基板において、前記基板面の一方の面に前記テストポイントが形成され、他方の面に前記電子デバイスが実装され、これらテストポイント及び電子デバイスが前記ビアホールを介して配線で接続され、前記コネクタの端子が前記電子デバイスと同一面に実装されて当該電子デバイスに配線接続されて成ることを特徴とする。
【０００８】
この構成によれば、各配線回路の断線を診断する場合に、プローブによるテストポイントへの電圧印加によって、必ずビアホールを介して電子デバイスへ電流が流れるので、ビアホールが断線している場合に、その断線を確実に検出することができる。
【０００９】
請求項２に記載の発明は、前記コネクタの端子が前記電子デバイスと同一面に実装されて当該電子デバイスに配線接続されて成ることに代え、前記コネクタの端子が前記テストポイントと同一面に実装されて当該テストポイントに配線接続されて成ることを特徴とする。
【００１０】
この構成によれば、上記請求項１と同様の作用効果を奏すことができる。
【００１１】
請求項３に記載の発明は、基板面に実装されたコネクタ、電子デバイス及び電圧印加用のテストポイントが互いに離間した複数のビアホールを介して配線で接続されて成る一配線回路が、多数形成された多層配線基板において、前記基板面の一方の面に前記テストポイントが形成されると共に、前記電子デバイスが実装され、他方の面に前記コネクタの端子が実装され、当該テストポイントが配線及び前記複数のビアホールのうち１つのビアホールを介して当該コネクタに配線接続され、この接続配線と前記複数のビアホールのうち他のビアホールを介して当該電子デバイスに配線接続されて成ることを特徴とする。
【００１２】
この構成によれば、各配線回路の断線を診断する場合に、プローブによるテストポイントへの電圧印加によって、必ず複数のビアホールを介して電子デバイスへ電流が流れるので、複数のビアホールのうち何れかが断線している場合に、その断線を確実に検出することができる。
【００１３】
請求項４に記載の発明は、前記テストポイントと前記コネクタ又は、前記テストポイントと前記電子デバイスとを接続するビアホールは、２つ以上のビアホールが並列化されていることを特徴とする。
【００１４】
この構成によれば、並列化された内の１つのビアホールが断線した場合でも、他のビアホールでテストポイントとコネクタ、又はテストポイントと電子デバイスが接続されているので、テストポイントから必ずビアホールを介してコネクタ又は電子デバイスへ電流を流すことが出来る。また、ビアホールの並列構成によって、２本同時にビアホールが断線する確立は低いので、ビアホール断線によってビアホールを介した導通回路が完全に遮断されることを低減することができる。
【００１５】
請求項５に記載の発明は、基板面の一方の面に互いに配線接続された電圧印加用のテストポイント及び電子デバイスが実装され、他方の面にコネクタが実装され、これらテストポイント及び電子デバイスがビアホールを介して配線接続された多層配線基板において、前記ビアホールは、２つ以上のビアホールが並列化されていることを特徴とする。
【００１６】
この構成によれば、上記請求項４と同様の作用効果を奏すことができる。
【００１７】
請求項６に記載の発明は、前記並列化されたビアホール同士の間隔は、外部から基板に応力が加わった際に当該基板の変形でビアホール同士が衝突しない距離に離間されていることを特徴とする。
【００１８】
この構成によれば、外部から応力が加わった際に基板の捩じれ等の変形でビアホール同士が衝突しない距離に離間されているので、基板の応力による変形でビアホール同士が衝突しないので、その衝突力でビアホールが断線するといったことを防止することができる。
【００１９】
請求項７に記載の発明は、前記ビアホールを前記並列化する場合、１つのビアホールの径が予め定められた基準の径よりも細い場合に行うことを特徴とする。
【００２０】
この構成によれば、基準の径よりも細いビアホールが１本だけだと、断線に至る確立が高くなるが、ビアホールを複数本並列化することによって断線に至る確立を低くすることができる。
【００２１】
請求項８に記載の発明は、前記コネクタに代え、電子デバイスを接続したことを特徴とする。
【００２２】
この構成によれば、電子デバイス間をビアホールを介して配線接続する場合も上記請求項１〜７と同様な作用効果を得ることができる。
【００２３】
請求項９に記載の発明は、基板両面に実装された電圧印加用のテストポイント、コネクタ及び電子デバイスを、基板両面間で任意に接続するビアホールの製造方法において、前記ビアホールをドリル加工によって形成する場合に、該当ビアホールを１つにし、また、前記ビアホールをレーザ加工によって形成する場合に、該当ビアホールを２つ以上並列化することを特徴とする。
【００２４】
この方法によれば、レーザ加工でのビアホールの形成は精度が良いので、径が細いビアホールが断線に至る確率を低くすることができる。
【図面の簡単な説明】
【００２５】
【図１】（ａ）は従来の多層配線基板の構成を示す断面図、（ｂ）はビアホールが切断した状態を示す断面図である。
【図２】（ａ）は本発明の第１実施形態に係る多層配線基板の構成を示す断面図、（ｂ）はビアホールが切断した状態を示す断面図である。
【図３】（ａ）は第１実施形態の変形例１に係る多層配線基板の構成を示す断面図、（ｂ）はビアホールが切断した状態を示す断面図である。
【図４】（ａ）は第１実施形態の変形例２に係る多層配線基板の構成を示す断面図、（ｂ）は一方のビアホールが切断した状態を示す断面図、（ｃ）は他方のビアホールが切断した状態を示す断面図である。
【図５】（ａ）は本発明の第２実施形態に係る多層配線基板の構成を示す断面図、（ｂ）はビアホールが切断した状態を示す断面図である。
【図６】第２実施形態の変形例１に係る多層配線基板の構成を示す断面図である。
【図７】第２実施形態の変形例２に係る多層配線基板の構成を示す断面図である。
【図８】第２実施形態の多層配線基板においてビアホール同士を所定距離ｄ１離した構成を示す断面図である。
【発明を実施するための形態】
【００２６】
以下、本発明の実施形態を、図面を参照して説明する。但し、本明細書中の全図において相互に対応する部分には同一符号を付し、重複部分においては後述での説明を適時省略する。
【００２７】
（第１実施形態）
図２（ａ）は本発明の第１実施形態に係る多層配線基板の構成を示す断面図、（ｂ）はビアホールが切断した状態を示す断面図である。
【００２８】
図２（ａ）に示す多層配線基板（単に、基板とも称す）２０は、一配線回路として、基板下面に形成されたテストポイント１３が、基板面に形成されたアルミニュウム等の導電性部材による配線２１と、基板２０を縦断するビアホール（Ｖｉａ  Ｈｏｌｅ）１６を介して上面に実装された電子デバイス１２に配線２２で接続され、更に電子デバイス１２が同上面に実装されたコネクタ１１の端子１１ａに接続されて形成されている。このような一配線回路が基板２０に多数形成されている。但し、電子デバイス１２は、ＬＳＩ（集積回路）、受動素子、能動素子等の電子部品や装置である。
【００２９】
このような構成において、多層配線基板２０に形成された各々の配線回路の断線を診断する場合、各配線回路における多数のテストポイント１３に同数の図示せぬ断線診断装置のプローブを一度に当接して電圧を印加する。この電圧印加によって電流がテストポイント１３からビアホール１６を介して電子デバイス１２へ流れると共にコネクタ端子１１ａへ流れる。これによって各配線回路における導通状態が診断される。一方、図２（ｂ）に矢印Ｙ２で示すようにビアホール１６が断線している場合、テストポイント１３からの電流は、その断線部分で遮断されるので、診断結果が導通不良となる。
【００３０】
このように第１実施形態の多層配線基板２０によれば、テストポイント１３での電圧印加によって、必ずビアホール１６を介して電子デバイス１２及びコネクタ端子１１ａへ電流が流れるようにしたので、ビアホール１６が断線している場合に、その断線を確実に検出することができる。
【００３１】
また、第１実施形態の変形例１として、図３（ａ）に示す多層配線基板３０のように構成しても良い。即ち、多層配線基板３０は、一配線回路として、基板下面に形成されたテストポイント１３が配線２４で同下面に実装されたコネクタ１１の端子１１ａに接続され、更にその配線２４及びビアホール１６を介して上面に実装された電子デバイス１２に配線２５で接続されている。この構成においても、テストポイント１３での電圧印加によって、必ずビアホール１６を介して電子デバイス１２へ電流が流れるので、図３（ｂ）に矢印Ｙ３で示すように、ビアホール１６が断線していても、その断線を確実に検出することができる。
【００３２】
更に、第１実施形態の変形例２として、図４（ａ）に示す多層配線基板４０のように構成しても良い。即ち、多層配線基板４０は、一配線回路として、基板下面に形成されたテストポイント１３が配線２７及び第１ビアホール１６−１を介して上面に実装されたコネクタ１１の端子１１ａに配線２８で接続され、更にその配線２８及び第１ビアホール１６−１と所定間隔離して形成された第２ビアホール１６−２を介して下面に実装された電子デバイス１２に配線２９で接続されている。この構成においても、テストポイント１３での電圧印加によって、必ず第１及び第２ビアホール１６−１，１６−２を介して電子デバイス１２へ電流が流れるので、図４（ｂ）に矢印Ｙ４で示すように第１ビアホール１６−１が断線している場合、又は図４（ｃ）に矢印Ｙ５で示すように第２ビアホール１６−２が断線している場合、その断線を確実に検出することができる。
【００３３】
また、上記変形例１，２を含む第１実施形態では、一配線回路中にコネクタ１１が含まれるとしたが、コネクタ１１に代え、電子デバイスであっても、上記同様に必ずビアホール１６の断線を検出することが出来る。
【００３４】
（第２実施形態）
図５（ａ）は本発明の第２実施形態に係る多層配線基板の構成を示す断面図、（ｂ）はビアホールが切断した状態を示す断面図である。
【００３５】
図５（ａ）に示す多層配線基板５０は、一配線回路として、基板上面にコネクタ１１が実装され、下面に電子デバイス１２が実装されると共にテストポイント１３が形成されており、電子デバイス１２及びテストポイント１３が配線１５で接続され、この配線１５から、互いに離間した第１及び第２ビアホール１６−３，１６−４を介してコネクタ１１の端子１１ａに配線１４で接続されて形成されている。言い換えれば、下面の互いに接続された電子デバイス１２及びテストポイント１３と、上面のコネクタ１１の端子１１ａとが、並列なビアホール１６−３，１６−４を介して配線接続されている。このような一配線回路が基板５０に多数形成されている。
【００３６】
このような構成において、多層配線基板５０に形成された各々の配線回路の断線を診断する場合、各配線回路における多数のテストポイント１３に同数の図示せぬ断線診断装置のプローブを一度に当接して電圧を印加する。この電圧印加によって電流がテストポイント１３から電子デバイス１２へ流れると共に、並列なビアホール１６−３，１６−４を介してコネクタ１１へ流れる。これによって各配線回路における導通状態が診断される。
【００３７】
ここで、図５（ｂ）に矢印Ｙ６で示すように第１ビアホール１６−３が断線したとする。この場合、第２ビアホール１６−４が残っているので、テストポイント１３からの電流は、第２ビアホール１６−４を介してコネクタ１１へ流れる。
【００３８】
このように第２実施形態の多層配線基板５０によれば、下面の互いに接続された電子デバイス１２及びテストポイント１３と、上面のコネクタ１１の端子１１ａとを、並列なビアホール１６−３，１６−４を介して配線接続したので、一方のビアホール１６−３が断線した場合でも、他方のビアホール１６−４でテストポイント１３からコネクタ１１へ電流を流すことが出来る。
【００３９】
つまり、このようなビアホール１６−３，１６−４の並列構成によって、２本同時にビアホール１６−３，１６−４が断線する確立は低いので、ビアホール断線によってビアホール１６を介した導通回路が完全に遮断されることを低減することができる。但し、本実施形態では、ビアホール１６が２本並列である構成として説明したが、ビアホール１６が３本以上並列な構成であっても良い。
【００４０】
また、このようにビアホール１６を並列とする構成は、上述した第１実施形態の図２〜図４に示した多層配線基板２０，３０，４０の何れに適用しても、全てのビアホール１６が断線する確立が低くなるので、ビアホール断線によってビアホール１６を介した導通回路が完全に遮断されることを低減することができる。
【００４１】
また、第２実施形態の変形例１として、図６に示す多層配線基板６０のように構成しても良い。即ち、多層配線基板６０は、一配線回路として、基板下面にテストポイント１３が形成されると共に、２つの電子デバイス１２−１，１２−２が実装され、上面にコネクタ１１と２つの電子デバイス１２−３とが実装されており、テストポイント１３が各電子デバイス１２−１，１２−２に配線３１で接続され、この配線３１から２つ並列なビアホール１６−５，１６−６を介して上面のコネクタ１１の端子１１ａ及び電子デバイス１２−３に配線３２で接続され、更に、下面の配線３１から各ビアホール１６−５，１６−６と独立したビアホール１６−７を介して電子デバイス１２−４が配線３３で接続されている。
【００４２】
つまり、テストポイント１３と、コネクタ１１及び電子デバイス１２−３との間を接続するビアホール１６−５，１６−６が並列化されているので、この構成においても、その部分のビアホール１６が断線する確立が低くなり、これによってビアホール断線によってビアホール１６を介した導通回路が完全に遮断されることを低減することができる。
【００４３】
更に、第２実施形態の変形例２として、図７に示す多層配線基板７０のように構成しても良い。即ち、多層配線基板７０は、一配線回路として、基板下面にテストポイント１３が形成され、上面にコネクタ１１及び電子デバイス１２が実装されており、テストポイント１３が配線３５及び２つ並列なビアホール１６−８，１６−９を介して上面のコネクタ１１の端子１１ａに接続されている。更に、各ビアホール１６−８，１６−９は、これらビアホール１６−８，１６−９と離間したビアホール１６−１０に多層配線基板７０の内部側に上下面と平行に形成された配線３７で接続されており、そのビアホール１６−１０が上面の電子デバイス１２に配線３７で接続されている。つまり、テストポイント１３が配線３５、並列なビアホール１６−８，１６−９、配線３７、ビアホール１６−１０、配線３７を介して電子デバイス１２に接続されている。
【００４４】
つまり、テストポイント１３と、コネクタ１１及び電子デバイス１２を接続する途中のビアホール１６−８，１６−９が並列化されているので、この構成においても、その部分のビアホール１６が断線する確立が低くなり、これによってビアホール断線によってビアホール１６を介した導通回路が完全に遮断されることを低減することができる。
【００４５】
この他、上述したように、ビアホール１６を並列構成とする場合、図８に示すように、第１ビアホール１６−３と第２ビアホール１６−４との間を、基板８０に外部から応力が加わった際に基板８０の捩じれ等の変形でビアホール１６−３，１６−４同士が衝突しない距離ｄ１に離間しても良い。つまり、その距離ｄ１に離間することによってビアホール１６−３，１６−４同士が基板８０の応力による変形で衝突しないので、その衝突力でビアホール１６−３，１６−４が断線するといったことを防止することができる。
【００４６】
更に、上述のようにビアホール１６を並列構成とする場合、１本当りのビアホール１６の径が予め定められた基準の径よりも細い場合に行っても良い。この場合、基準の径よりも細いビアホール１６が１本だけだと、断線に至る確立が高くなるが、上述のようにビアホール１６を複数本並列化することによって断線に至る確立を低くすることができる。
【００４７】
更には、上述の図２〜図４に示した多層配線基板２０，３０，４０のようにビアホール１６が１つの場合は、ビアホール１６をドリル加工によって形成し、また、図５〜図８に示した多層配線基板５０，６０，７０，８０のようにビアホール１６が２つ並列化されており、それらの径が基準よりも細い場合は、レーザ加工によって形成する。このビアホールの製造方法の場合、レーザ加工でのビアホール１６の形成は精度が良いので、複数を所定間隔隔てて隣接して形成する場合にビアホール１６同士が接合する等の干渉がないように形成することができる。また、以上のような第２実施形態においても、コネクタ１１が電子デバイスであっても良い。
【符号の説明】
【００４８】
１０，２０，３０，４０，５０，６０，７０，８０  多層配線基板
１１  コネクタ
１１ａ  コネクタ端子
１２，１２-１，１２−２，１２−３，１２−４  電子デバイス
１３  テストポイント
１４，１５，２１，２２，２４，２５，２７，２８，２９，３１，３２，３３，３５，３６，３７  配線
１６，１６−１，１６−２，１６−３，１６−４，１６-５，１６-６，１６-７，１６−８，１６−９，１６−１０  ビアホール
【図１】
2012018965.tif 000003
【図２】
2012018965.tif 000004
【図３】
2012018965.tif 000005
【図４】
2012018965.tif 000006
【図５】
2012018965.tif 000007
【図６】
2012018965.tif 000008
【図７】
2012018965.tif 000009
【図８】
2012018965.tif 000010