(57)【要約】【課題】厚みのばらつきが低減したＣｕ配線層を形成する半導体装置の製造方法を提供する。【解決手段】実施形態の半導体装置の製造方法は、基板１上に所望の配線厚みに対応する厚みのエッチングストッパー膜２を形成し、酸化膜３を形成し、マスク材４を形成し、マスク材に配線の形状の溝パターンを形成し、溝パターンが形成されたマスク材をマスクとして酸化膜に溝パターンが形成されるようにエッチングする。溝パターンが形成された酸化膜をマスクとして、溝パターンが形成されるようにエッチングストッパー膜を貫通するまでエッチングし、エッチングストッパー膜および酸化膜に形成された溝パターンを埋め込み、酸化膜の上面を覆いつくすようにＣｕ膜５を形成し、エッチングストッパー膜をストッパーとして、その上面が露出するまでＣｕ膜及び酸化膜にＣＭＰを行う。【選択図】図１
2012064713.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に、Ｃｕ配線に対する所望の厚みに対応する厚みのエッチングストッパー膜を形成する工程と、
前記エッチングストッパー膜の上にシリコン酸化膜を形成する工程と、
前記シリコン酸化膜の上にマスク材を形成する工程と、
リソグラフィーにより前記マスク材に前記Ｃｕ配線の形状の溝パターンを形成する工程と、
前記溝パターンが形成された前記マスク材をエッチングマスクとして、前記シリコン酸化膜に前記溝パターンが形成されるようにエッチングする工程と、
前記溝パターンが形成された前記シリコン酸化膜をエッチングマスクとして、前記エッチングストッパー膜に前記溝パターンが形成されるように前記エッチングストッパー膜を貫通するまでエッチングする工程と、
前記エッチングストッパー膜および前記シリコン酸化膜に形成された前記溝パターンを埋め込み、前記シリコン酸化膜の上面を覆いつくすようにＣｕ膜を形成する工程と、
前記エッチングストッパー膜をＣＭＰストッパーとして、前記エッチングストッパー膜の上面が露出するまで前記Ｃｕ膜及び前記シリコン酸化膜にＣＭＰを行う工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記ＣＭＰを行う工程の後に、絶縁膜であるキャップ材を成膜する工程を
さらに含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記キャップ材はＳｉＮあるいはＳｉＣＮである
ことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記エッチングストッパーはＳｉＮあるいはＳｉＣＮである
ことを特徴とする請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記半導体基板は下層配線を有し、
前記Ｃｕ膜を形成する工程は、前記溝パターンを埋め込んだ前記Ｃｕ膜が前記下層配線と接続するように前記Ｃｕ膜を形成する
ことを特徴とする請求項１〜４のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来のダマシンプロセスを用いた配線形成においては、例えば、Ｃｕ配線層を形成する場合、Ｃｕ配線層の溝にＣｕを埋め込み、層間膜の上までＣＭＰ（化学的機械的研磨）する。さらに、配線層の局所的な段差やＣＭＰ時の局所的な研磨量バラつきを考慮して、ＣＭＰによる研磨を追加して実行する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−２９４９４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来のダマシンプロセスにおいては、ＣＭＰのストッパー材を配置していない為にＣＭＰでの研磨レート（研磨量）のばらつきがＣｕ配線厚のばらつきに反映されてしまうという問題があった。
【０００５】
本発明の一つの実施形態は、厚みのばらつきが低減したＣｕ配線層を形成する半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
実施形態の半導体装置の製造方法は、半導体基板上に、Ｃｕ配線に対する所望の厚みに対応する厚みのエッチングストッパー膜を形成する工程と、前記エッチングストッパー膜の上にシリコン酸化膜を形成する工程と、前記シリコン酸化膜の上にマスク材を形成する工程と、リソグラフィーにより前記マスク材に前記Ｃｕ配線の形状の溝パターンを形成する工程と、前記溝パターンが形成された前記マスク材をエッチングマスクとして、前記シリコン酸化膜に前記溝パターンが形成されるようにエッチングする工程を含む。実施形態の半導体装置の製造方法は、前記溝パターンが形成された前記シリコン酸化膜をエッチングマスクとして、前記エッチングストッパー膜に前記溝パターンが形成されるように前記エッチングストッパー膜を貫通するまでエッチングする工程と、前記エッチングストッパー膜および前記シリコン酸化膜に形成された前記溝パターンを埋め込み、前記シリコン酸化膜の上面を覆いつくすようにＣｕ膜を形成する工程と、前記エッチングストッパー膜をＣＭＰストッパーとして、前記エッチングストッパー膜の上面が露出するまで前記Ｃｕ膜及び前記シリコン酸化膜にＣＭＰを行う工程をさらに含む。
【図面の簡単な説明】
【０００７】
【図１】図１は、本実施形態にかかる半導体装置の製造方法を示す断面図を工程順に示したものである。
【図２】図２は、本実施形態にかかる半導体装置の製造方法で製造した別の半導体装置を示した断面図である。
【図３】図３は、本実施形態にかかる半導体装置の製造方法で製造した別の半導体装置を示した断面図である。
【図４】図４は、本実施形態にかかる半導体装置の製造方法で製造した別の半導体装置を示した断面図である。
【図５】図５は、比較例の半導体装置の製造方法の工程の一部を示す断面図である。
【発明を実施するための形態】
【０００８】
以下に添付図面を参照して、実施形態にかかる半導体装置の製造方法を詳細に説明する。なお、この実施形態により本発明が限定されるものではない。
【０００９】
（実施形態）
図１は、本実施形態にかかる半導体装置の製造方法を示す断面図を図１（ａ）〜（ｇ）に工程順に示したものである。
【００１０】
まず図１（ａ）に示すように、半導体基板１の上に、例えば下層配線１０が形成されたシリコン酸化膜層９を形成し、その上に後で形成するＣｕ配線厚に対応する膜厚、言い換えるとＣｕ配線厚の確保に必要な膜厚を有するエッチングストッパー膜２を形成し、その上にシリコン酸化膜３、マスク材４を順に形成し、そしてリソグラフィー工程によりマスク材４に形成予定のＣｕ配線形状の溝パターンを形成する。ここで、エッチングストッパー膜２は例えばＳｉＮであり、マスク材４はレジスト材或いはハードマスク材等である。
【００１１】
次に図１（ｂ）に示すように、溝パターンが形成されたマスク材４をエッチングマスクとして、ＲＩＥによりシリコン酸化膜３に上記溝パターンが形成されるようにエッチングする。このときのエッチングガスとしては例えばＣＦ４、Ｃ４Ｆ６などＣとＦを含むエッチングガスなどを用いる。エッチング終了時には溝はエッチングストッパー膜２に到達している。
【００１２】
次に図１（ｃ）に示すように、マスク材４を除去した後、シリコン酸化膜３をエッチングマスクとして、ＲＩＥにより例えばＳｉＮであるエッチングストッパー膜２に上記溝パターンが形成されるようにエッチングする。このときのエッチングガスとしては例えばＣＦ４、Ｃ４Ｈ８、Ｃ４Ｆ６などＣとＦまたはＣとＨを含むエッチングガスなどを用いる。エッチング終了時には溝はエッチングストッパー膜２を貫通して下層配線１０まで達している。
【００１３】
その後図１（ｄ）に示すように、形成された溝を埋め尽くしてシリコン酸化膜３を覆うようにＣｕ膜５を堆積させる。そしてシリコン酸化膜３の上面までＣＭＰを行うと図１（ｅ）に示したようになる。
【００１４】
次に、図１（ｆ）に示すようにシリコン酸化膜３とＣｕ膜５をＣＭＰしてエッチングストッパー膜２でＣＭＰ止めをする。即ち、エッチングストッパー膜２の上面が露出した時点でＣＭＰを終了する。これにより、エッチングストッパー膜２の膜厚を制御することでＣｕ配線層５の膜厚の制御を行うことが可能となる。その後図１（ｇ）に示すように、例えばＳｉＮからなるキャップ材６を形成する。
【００１５】
ここで比較のため、図５に比較例の半導体装置の製造方法の一部を示す断面図を図５（ａ）、（ｂ）に工程順に示す。図５（ａ）は埋め込み層間膜である酸化膜が露出するまでＣＭＰでＣｕを除去した本実施形態の図１（ｅ）の工程に相当する図である。比較例の半導体装置は図５（ａ）に示すように、エッチングストッパー膜２の膜厚はＲＩＥのストッパーとしての膜厚があれば十分であり、形成する配線の膜厚に比べて薄い。従って、その後の図５（ｂ）で所望の配線膜厚までＣＭＰする場合は、ストッパーがないボーダレスなＣＭＰとなるため時間等でＣＭＰの実施期間を決定しており、Ｃｕ配線の膜厚のばらつきを抑制することが困難である。半導体素子の微細化に伴いＣｕ配線を形成する際のＣｕ埋め込みの難易度は高くなってきており、配線厚を十分に確保できない為、Ｃｕ配線厚のばらつきが及ぼす影響は大きい。
【００１６】
しかし、本実施形態によれば、配線溝形成時のＲＩＥのエッチングストッパー膜２を配線形成時のＣＭＰストッパーとして兼用する。即ち、エッチングストッパー膜２の下面をＲＩＥのエッチングストッパーとして機能させた後、エッチングストッパー膜２の上面をＣＭＰのストッパーとして機能させる。これにより、Ｃｕ配線膜５の膜厚を溝形成時のエッチングストッパー膜２の膜厚により所望の厚みに精度良く制御して形成することが可能となる。
【００１７】
また、上記実施形態においては、エッチングストッパー膜２およびキャップ材６をＳｉＮとして説明したが、図２乃至図４に示すように、エッチングストッパー膜２またはキャップ材６のいずれかまたは両方をＳｉＮよりも比誘電率の低いＳｉＣＮを含むＳｉＣＮエッチングストッパー膜７およびＳｉＣＮキャップ材８で形成することにより、Ｃｕ配線がほとんどＳｉＮで覆われた上記実施形態の場合に比べて配線間容量を低減することが可能となる。これによりＣｕ配線の遅延の抑制が可能となる。なお、ＳｉＣＮエッチングストッパー膜７を用いた図２と図４の場合、図１（ｃ）に相当する工程におけるＲＩＥのエッチングガスとしては例えばＣＦ４、Ｃ４Ｈ８、Ｃ４Ｆ６などＣとＦまたはＣとＨを含むエッチングガスなどを用いるが、他の工程は上記とほぼ同様である。
【００１８】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００１９】
１  半導体基板、３、９  シリコン酸化膜、２  エッチングストッパー膜、４  マスク材、５  Ｃｕ膜、６  キャップ材、７  ＳｉＣＮエッチングストッパー膜、８  ＳｉＣＮキャップ材、１０  下層配線。
【図１】
2012064713.tif 000003
【図２】
2012064713.tif 000004
【図３】
2012064713.tif 000005
【図４】
2012064713.tif 000006
【図５】
2012064713.tif 000007