(57)【要約】【課題】半導体素子接続用の長手形状の接続端子の一部に凸形状を設けることにより、高密度化にも対応可能で、かつ接続に必要なボリュームと高さを有するはんだバンプを、接続端子の長手方向の所定の位置に形成可能な半導体パッケージ基板を提供する。【解決手段】半導体素子接続用の長手形状の複数の接続端子を有し、これらの複数の接続端子が短手方向に並んで配置され、前記前記複数の接続端子の長手方向の一部に凸形状が形成されることを特徴とする半導体パッケージ基板。また、上記において、凸形状が、短手方向に並んで形成される複数の接続端子の長手方向の所定の位置に形成されることを特徴とする半導体パッケージ基板。また、上記の何れかにおいて、接続端子の長手方向における凸形状の長さが、接続端子の長さの１／５〜１／３の大きさであることを特徴とする半導体パッケージ基板。【選択図】図４
2012074575.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子接続用の長手形状の複数の接続端子を有し、これらの複数の接続端子が短手方向に並んで配置され、前記複数の接続端子の長手方向の一部に凸形状が形成されることを特徴とする半導体パッケージ基板。
【請求項２】
請求項１において、凸形状が、短手方向に並んで形成される複数の接続端子の長手方向の所定の位置に形成されることを特徴とする半導体パッケージ基板。
【請求項３】
請求項１または２において、接続端子の長手方向における凸形状の長さが、前記接続端子の長さの１／５〜１／３の大きさであることを特徴とする半導体パッケージ基板。
【請求項４】
請求項１から３の何れかにおいて、接続端子の長さが、前記接続端子の長手方向の両側もしくは片側を覆って形成されるソルダーレジストの開口幅で規定されることを特徴とする半導体パッケージ基板。
【請求項５】
請求項１から４の何れかにおいて、凸形状が形成された接続端子上にはんだを供給することにより、前記接続端子上の長手方向の所定の位置にはんだバンプが形成されることを特徴とする半導体パッケージ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージ基板に関するものであり、特には、半導体素子実装用の接続端子上に設けるはんだバンプを、所定の位置に安定して形成することにより、接続信頼性を向上することができる半導体パッケージ基板に関するものである。
【背景技術】
【０００２】
従来、半導体パッケージ基板を用いて半導体素子を接続するには、半導体パッケージ基板の接続端子側にはんだバンプを形成し、半導体素子側には金バンプ等を形成して、両者を圧着し、さらに熱を加えてはんだバンプを溶融することにより行っている。その際、接続端子上に形成したはんだバンプの頂上の位置と、半導体素子側の金バンプ等の位置を合わすことが必要である。また、このはんだバンプは、半導体素子側の金バンプ等と安定して接続させるには、ある程度のボリュームと高さが必要である。
【０００３】
このはんだバンプの形成は、表面が銅のままの接続端子に対して行うこともあるが、通常は、半導体パッケージ基板に形成した接続端子の表面に、Ｎｉ／Ａｕめっきを行い、このＮｉ／Ａｕめっきした接続端子に対して行うことが多い。具体的には、接続端子の表面に、フラックスを含有させたはんだペーストを印刷し、リフロー炉を通して加熱溶融させた後、不要なフラックス分を薬液洗浄して除去することによって、接続端子の表面にはんだバンプを形成する。
【０００４】
はんだペーストが接続端子の表面上で溶融する際、はんだははんだ自身の表面張力で丸くなろうとする。その時、短手方向に並んだ複数の各接続端子上で、接続端子の長手方向に対して所定の箇所にはんだが凝集して丸くなり、凝固してはんだバンプを形成すれば問題無いが、実際には様々な位置で凝集するため、はんだバンプが形成される位置を制御しにくい問題がある。所定の箇所にはんだバンプが形成されないと、半導体素子を実装する際に半導体素子側のバンプ位置と半導体パッケージ基板側のはんだバンプの位置が合わずに接合不具合を発生する可能性がある。
【０００５】
この不具合を解消する方法として、接続端子の一部を平面側に太らせる方法が開示されている（特許文献１）。これは、接続端子の長手方向の一部の幅を、幅方向の両側に太らせることにより、その部分に印刷等で転写するはんだペーストの量を多くしたものである。これによると、リフロー時に多く転写された箇所の溶融したはんだが、表面張力により他の部分のはんだを引き寄せるので、所定の箇所に大きなはんだバンプを形成することができる。
【０００６】
同様に、接続端子の長手方向の一部の幅を、幅方向の片側に太らせる方法も開示されている（特許文献２）。これも、特許文献１と同様に、太らせた箇所へのはんだペーストの転写量が増えるため、リフロー時に多く転写された箇所の溶融したはんだが、表面張力により他の部分のはんだを引き寄せるので、所定の箇所に大きなはんだバンプを形成することができる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００２−３２９７４４号公報
【特許文献２】特開２００５−１１９０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１の方法は、接続端子の長手方向の一部に接続端子を太らせた部分を設けるため、接続端子を太らせた部分では隣接した接続端子間の間隙が部分的に狭くなる。このため、接続端子の配置が狭ピッチになるにつれて、回路加工時にエッチング残りが生じたり、無電解Ｎｉ／Ａｕめっきなどの表面処理の加工時に接続端子の間隙にも無電解Ｎｉ／Ａｕめっきが析出することがあり、接続端子の配置ピッチをあまり狭くすることができないことから、高密度化の障害となる問題がある。特許文献２の方法は、接続端子の長手方向の一部の幅を、幅方向の片側にだけ太らせるため、特許文献１に比べれば接続端子の間隙に対する制約は緩和されるが、接続端子の配置が狭ピッチになるにつれて、やはり特許文献１と同様の問題がある。このように、従来技術においては、接続端子上の所定の箇所に、接続に必要なボリュームと高さを有するはんだバンプを形成するためには、接続端子の配置ピッチが制約を受け、高密度化への対応が困難であった。
【０００９】
本発明は、上記問題に鑑みなされたものであり、高密度化にも対応可能で、かつ接続に必要なボリュームと高さを有するはんだバンプを、接続端子の長手方向の所定の位置に形成可能な半導体パッケージ基板を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために本発明は、以下に示す構成を備える。
（１）  半導体素子接続用の長手形状の複数の接続端子を有し、これらの複数の接続端子が短手方向に並んで形成され、前記複数の接続端子の一部に凸形状が形成されることを特徴とする半導体パッケージ基板。
（２）  上記（１）において、凸形状が、短手方向に並んで形成される複数の接続端子の長手方向の所定の位置に形成されることを特徴とする半導体パッケージ基板。
（３）  上記（１）または（２）において、接続端子の長手方向における凸形状の長さが、前記接続端子の長さの１／５〜１／３の大きさであることを特徴とする半導体パッケージ基板。
（４）  上記（１）から（３）の何れかにおいて、接続端子の長さが、前記接続端子の長手方向の両側もしくは片側を覆って形成されるソルダーレジストの開口幅で規定されることを特徴とする半導体パッケージ基板。
（５）  上記（１）から（４）の何れかにおいて、凸形状が形成された接続端子上にはんだを供給することにより、前記接続端子上の長手方向の所定の位置にはんだバンプが形成されることを特徴とする半導体パッケージ基板。
【発明の効果】
【００１１】
本発明によれば、高密度化にも対応可能で、かつ接続に必要なボリュームと高さを有するはんだバンプを、接続端子の長手方向の所定の位置に形成可能な半導体パッケージ基板を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施例の半導体パッケージ基板の平面図である。
【図２】本発明の実施例の半導体パッケージ基板の図１におけるＡ−Ａ’断面図で            ある。
【図３】本発明の実施例の半導体パッケージ基板を用いてはんだバンプを形成した            時の平面図である。
【図４】本発明の実施例の半導体パッケージ基板の図３におけるＡ−Ａ’断面図で            ある。
【図５】従来（比較例）の半導体パッケージ基板の平面図である。
【図６】従来（比較例）の半導体パッケージ基板の図５におけるＡ−Ａ’断面図で            ある。
【図７】従来（比較例）の半導体パッケージ基板を用いてはんだバンプを形成した            時の平面図である。
【発明を実施するための形態】
【００１３】
本発明の半導体パッケージ基板の構造を、図１〜図４に示す例を用いて説明する。
【００１４】
本発明の半導体パッケージ基板６は、図１〜図４に示すように、半導体素子接続用の長手形状の複数の接続端子７を有し、これらの複数の接続端子７が短手方向に並んで配置され、前記複数の接続端子７の長手方向の一部に凸形状２が形成される。
【００１５】
本発明の半導体パッケージ基板６とは、半導体素子である半導体素子（図示しない。）を直接搭載するための接続端子７を有する配線基板をいう。また、本発明の接続端子７とは、半導体パッケージ基板６上に設けられた配線パターン１のうち、半導体素子と電気的に接続するための部分をいう。
【００１６】
本発明の半導体パッケージ基板６は、一般的な半導体パッケージ基板６に用いられる材料・製法によって形成することができる。例えば、まず、エポキシ樹脂系やポリイミド樹脂系の基材４を準備し、表面に形成された銅箔や銅めっきに対してサブトラクト法等で回路加工し、接続端子７を含めた配線パターン１を形成する。基材４には、必要な層数の内層パターンを有した多層基板（図示しない。）を用いてもよい。
【００１７】
次に、接続端子７の一部に、少なくとも接続端子７の他の部分よりは高さが高い凸形状２を形成する。この凸形状２は、配線パターン１を形成後、接続端子７上の一部にだけ部分的にめっきをつけて作製したり、または、配線パターン１を形成後、接続端子７上の凸形状２になる部分のみをエッチングレジスト等で保護した後、エッチングにて、凸形状２となる部分を除く、周りの接続端子７全体を薄くして形成してもよい。
【００１８】
次に、ソルダーレジスト３を形成する。ソルダーレジスト３は、接続端子７の長手方向の両側もしくは片側を覆って形成される。つまり、接続端子７の長さは、ソルダーレジスト３の開口幅８で規定されることになる。ソルダーレジスト３には、液状タイプ、フィルムタイプのいずれも使用できる。また、感光性タイプ、印刷タイプの何れも使用できるが、ソルダーレジスト３の開口幅８の寸法精度が優れる点で、感光性タイプのソルダーレジストが望ましい。
【００１９】
図１は、本発明の半導体パッケージ基板の平面図を、図２は、図１のＡ−Ａ’部分に示す箇所の断面構造である。凸形状２は、短手方向に並んで形成される複数の接続端子７の長手方向の所定の位置に形成される。ここで、長手方向の所定の位置とは、接続端子７の短手方向に並んだ複数の接続端子７において、接続端子７の長さ方向における位置が同じであることをいう。凸形状２の影響により、凸形状２の近傍には、はんだペーストが厚くなり、はんだペースト量が多いので、リフロー時には、多く転写された箇所の溶融したはんだが、表面張力により他の部分のはんだを引き寄せるので、図４に示すように、この凸形状２の位置に大きなはんだバンプ５を形成することができる。つまり、凸形状２は、他の部分のはんだ１１を引き寄せるきっかけとなり、はんだ１１は、凸形状２を中心として凝集するので、凸形状２を接続端子７の長手方向の所定の位置に設けることで、はんだバンプ５を接続端子７の長手方向の所定の位置に形成することができる。
【００２０】
凸形状２は、少なくとも他の部分の接続端子７より高い構造となっており、その高さは、望ましくは接続端子７の表面から凸形状２の上までが、１〜１０μｍ程度である。３〜５μｍが特に好ましい。凸形状２の高さが１μｍ未満では、凸形状２近傍のはんだペーストの量が他の部分と比べてあまり差がないので、他の部分のはんだ１１を引き寄せるきっかけとなる作用が弱い。一方、凸形状２の高さが１０μｍを超えると、はんだバンプ５の高さが、ソルダーレジスト３の高さを大きく超えることがあり、接触傷の原因となる場合がある。
【００２１】
接続端子７の長手方向における凸形状２の長さは、望ましくは、接続端子７の長さの１／５〜１／３である。凸形状２の長さが接続端子７の長手方向の長さの１／３より大きいと、凸形状２上での溶融したはんだの移動が大きくなり、結果的にははんだバンプ５の位置が安定しなくなる。また１／５より小さいと凸形状２上に凝集するはんだ１１の量が少なく、他の部分のはんだ１１を引き寄せるきっかけとなる作用が弱く、はんだバンプ５のボリュームや高さの確保ができなくなる。
【００２２】
図３は、本発明の図１、図２の半導体パッケージ基板６に、半導体素子と接続するためのはんだバンプ５を形成した状態を示す。また、図４は、図３のＡ−Ａ’部分に示す箇所の断面図である。凸形状２が形成された接続端子７上にはんだペーストを供給することにより、接続端子７上の長手方向の所定の位置にはんだバンプ５が形成される。つまり、図１の接続端子７および凸形状２に、接続端子７上の他の部分のはんだ１１が凝集したものがはんだバンプ５になる。このはんだバンプ５は、接続端子７上に凸形状２を設けることで、この部分にはんだ１１が集まりやすくなるので、安定的に高さとボリュームを確保することができ、また安定的に所定の位置に形成することができる。この結果、凸形状２によって、安定した位置に、安定した高さとボリュームのフリップチップ接続用のはんだバンプ５を形成することが可能となる。
【００２３】
はんだバンプ５は、フラックスを含有したはんだペーストを、接続端子７上に塗布した後、半導体パッケージ基板６をリフロー炉に通過させて、塗布したはんだペーストが溶融することにより形成される。リフロー後、はんだバンプ５の周囲にはフラックスが析出するため、フラックス洗浄機により薬液処理を行い、フラックスの除去を行う。
【実施例】
【００２４】
以下、本発明を実施例により説明するが，本発明はこれに限定されない。
【００２５】
（実施例）
図１から図４を用いて本発明の実施例を説明する。まず、基材４として、エポキシ系の絶縁樹脂を用いた両面銅張積層板であるＭＣＬ−Ｅ−６７９ＦＧ（日立化成工業株式会社製、商品名）を準備し、表面の銅箔（厚さ１８μｍ）をサブトラクト法で回路加工し、接続端子７を含めた配線パターン１を形成した。このとき、形成された接続端子７を含む配線パターン１の厚みは１８μｍ、幅は２０μｍであった。
【００２６】
次に、図１、図２に示すように、接続端子７上の凸形状２になる部分のみをエッチングレジストで覆った後、エッチングにて、凸形状２となる部分を除いて、周りの接続端子７全体を含む配線パターンが薄くなるようにした。このとき、周りの接続端子７の表面に対する凸形状２の高さは、３μｍ〜５μｍ、長さは２０μｍ〜３３μｍ（接続端子７の長さに対して１／３〜１／５の長さに相当。）に設定した。
【００２７】
次に、図１、図２に示すように、ソルダーレジスト３を接続端子７の長手方向の両側を覆うように形成した。つまり、接続端子７の長さは、ソルダーレジスト３の開口幅８（１００μｍ）で規定され、その長さは１００μｍであった。
【００２８】
その後、図１、図２に示すように、ソルダーレジスト３から露出した接続端子７上には、凸形状２も含めて、無電解Ｎｉ／Ａｕメッキを行った。ソルダーレジスト３の厚みは、接続端子７上で、１５μｍで、無電解Ｎｉめっきの厚みは３μｍ、Ａｕめっきの厚みは０．０５μｍとした。
【００２９】
図３、図４に示すように、上記無電解Ｎｉ／Ａｕめっきを施した半導体パッケージ基板６の凸形状２を含む接続端子７上に、はんだペーストを印刷法により塗布した。その後、引き続き、リフローを用いてはんだペーストを溶融させ、フラックス洗浄機にてフラックスの除去を行った。形成されたはんだバンプ５は、ソルダーレジスト３の開口９から露出した接続端子７の凸形状２の位置に形成させることができた。また、はんだバンプ５の高さは、凸形状２以外の部分のはんだ１１の高さに対して、約１０μｍの高さを確保することができた。
【００３０】
（比較例）
図５から図７を用いて比較例について説明する。平面図を図５に、図５のＡ−Ａ’断面図を図６に示す。比較例では、接続端子７に凸形状２を設けなかった。それ以外は実施例と同様である。
【００３１】
実施例と同様に、図５、図６の半導体パッケージ基板６に対して、はんだペーストを接続端子７上に塗布した。その後、引き続きリフローを行い、はんだペーストを溶融させ、フラックス洗浄を行って、フラックスの除去を行い、図７に示すように、はんだバンプ５を形成した。観察を行ったところ、はんだバンプ５が接続端子７上の様々な位置に形成され、安定した位置に形成されなかった。
【符号の説明】
【００３２】
１…配線パターン
２…凸形状
３…ソルダーレジスト
４…基材
５…はんだバンプ
６…半導体パッケージ基板
７…接続端子
８…（ソルダーレジストの）開口幅
９…（ソルダーレジストの）開口
１０…Ｎｉ／Ａｕめっき
１１…はんだ
【図１】
2012074575.tif 000003
【図２】
2012074575.tif 000004
【図３】
2012074575.tif 000005
【図４】
2012074575.tif 000006
【図５】
2012074575.tif 000007
【図６】
2012074575.tif 000008
【図７】
2012074575.tif 000009