(57)【要約】      （修正有）【課題】パッシブ発振制御を有する半導体素子を提供する。【解決手段】ソース電極２０２、ゲート電極２０８およびドレイン電極２０４を有するIII族窒化物トランジスタ２００を含む。ダンピング抵抗器２７０がパッシブ発振制御をIII族窒化物トランジスタ２００に提供するように構成される。ダンピング抵抗器２７０が少なくとも一つの集中抵抗器Ｒ１を含む。【選択図】図２
2012199549.tif 000002
【特許請求の範囲】
【請求項１】
パッシブ発振制御を含むIII族窒化物トランジスタであって、
ソース電極、ゲート電極およびドレイン電極と、
前記パッシブ発振制御をIII族窒化物トランジスタに提供するように構成したダンピング抵抗器とを備え、
前記ダンピング抵抗器が少なくとも一つの集中抵抗器を含むことを特徴とするIII族窒化物トランジスタ。
【請求項２】
前記III族窒化物トランジスタが、III族窒化物電界効果トランジスタ（III−N FET）およびIII族窒化物高電子移動度トランジスタ（III−N HEMT）の一つを含む請求項１に記載のIII族窒化物トランジスタ。
【請求項３】
前記ダンピング抵抗器が、前記集中抵抗器と分布抵抗器とを含む請求項１に記載のIII族窒化物トランジスタ。
【請求項４】
前記集中抵抗器が高抵抗の金属材料からなり、前記分布抵抗器が低抵抗な金属材料からなる請求項３に記載のIII族窒化物トランジスタ。
【請求項５】
前記集中抵抗器がIII族窒化物トランジスタにモノリシックに集積される請求項１に記載のIII族窒化物トランジスタ。
【請求項６】
前記集中抵抗器を前記III族窒化物トランジスタのゲートを形成するのに用いて金属化層以外のIII族窒化物トランジスタの金属層にモノリシックに集積される請求項１に記載のIII族窒化物トランジスタ。
【請求項７】
前記集中抵抗器がIII族窒化物材料からなる請求項１に記載のIII族窒化物トランジスタ。
【請求項８】
前記集中抵抗器が、III族窒化物トランジスタの基板内にモノリシックに集積される請求項１に記載のIII族窒化物トランジスタ。
【請求項９】
前記III族窒化物トランジスタを少なくとも一つの他の半導体素子と集積して複合半導体素子を形成する請求項１に記載のIII族窒化物トランジスタ。
【請求項１０】
前記複合半導体素子がノーマリーオフな複合半導体素子である請求項９に記載のIII族窒化物トランジスタ。
【請求項１１】
前記ノーマリーオフな複合半導体素子が約０．２５Ω未満のスイッチオン抵抗（Rdson）を示す請求項１０に記載のIII族窒化物トランジスタ。
【請求項１２】
パッシブ発振制御を含む複合半導体素子であって、
III族窒化物パワートランジスタと、
低電圧（LV）トランジスタとを備え、
前記LVトランジスタのドレインをIII族窒化物パワートランジスタのソースに結合し、前記LVトランジスタのソースが複合半導体素子用の複合ソースを提供し、前記LVトランジスタのゲートが複合半導体素子用の複合ゲートを提供し、前記III族窒化物パワートランジスタのドレインが複合半導体素子用の複合ドレインを提供し、前記III族窒化物パワートランジスタのゲートを前記LVトランジスタのソースにダンピング抵抗器を介して結合し、
前記ダンピング抵抗器がパッシブ発振制御を複合半導体素子に提供するように構成されることを特徴とする複合半導体素子。
【請求項１３】
前記III族窒化物パワートランジスタが、III族窒化物電界効果トランジスタ（III−N FET）およびIII族窒化物高電子移動度トランジスタ（III−N HEMT）の一つである請求項１２に記載の複合半導体素子。
【請求項１４】
前記LVトランジスタがLVの第IV族トランジスタを含む請求項１２に記載の複合半導体素子。
【請求項１５】
前記III族窒化物パワートランジスタとLVトランジスタとをモノリシックに集積する請求項１２に記載の複合半導体素子。
【請求項１６】
前記ダンピング抵抗器が少なくとも一つの集中抵抗器を含む請求項１２に記載の複合半導体素子。
【請求項１７】
前記少なくとも一つの集中抵抗器がIII族窒化物パワートランジスタにモノリシックに集積される請求項１６に記載の複合半導体素子。
【請求項１８】
前記ダンピング抵抗器が分布抵抗器を含む請求項１２に記載の複合半導体素子。
【請求項１９】
前記ダンピング抵抗器が集中抵抗器と分布抵抗器とを含む請求項１２に記載の複合半導体素子。
【請求項２０】
前記複合半導体素子がノーマリーオフな複合半導体素子である請求項１２に記載の複合半導体素子。
【請求項２１】
前記複合半導体素子が約０．２５Ω未満のスイッチオン抵抗（Rdson）を示す請求項１２に記載の複合半導体素子。
【請求項２２】
パッシブ発振制御を含む複合半導体素子であって、
III族窒化物パワートランジスタと、
低電圧（LV）ダイオードとを備え、
前記LVダイオードのカソードをIII族窒化物パワートランジスタのソースに結合し、前記LVダイオードのアノードが複合半導体素子用の複合アノードを提供し、前記III族窒化物パワートランジスタのドレインが複合半導体素子用の複合カソードを提供し、前記III族窒化物パワートランジスタのゲートをダンピング抵抗器を介してLVダイオードのアノードに結合し、
前記ダンピング抵抗器がパッシブ発振制御を複合半導体素子に提供するように構成されることを特徴とする複合半導体素子。
【請求項２３】
前記III族窒化物パワートランジスタがIII族窒化物電界効果トランジスタ（III−N FET）およびIII族窒化物高電子移動度トランジスタ（III−N HEMT）の一つである請求項２２に記載の複合半導体素子。
【請求項２４】
前記LVダイオードはLVの第IV族ダイオードを含む請求項２２に記載の複合半導体素子。
【請求項２５】
前記III族窒化物パワートランジスタとLVダイオードとがモノリシックに集積される請求項２２に記載の複合半導体素子。
【請求項２６】
前記ダンピング抵抗器が少なくとも一つの集中抵抗器を含む請求項２２に記載の複合半導体素子。
【請求項２７】
前記少なくとも一つの集中抵抗器がIII族窒化物パワートランジスタにモノリシックに集積される請求項２６に記載の複合半導体素子。
【請求項２８】
前記ダンピング抵抗器が分布抵抗器を含む請求項２２に記載の複合半導体素子。
【請求項２９】
前記ダンピング抵抗器が集中抵抗器と分布抵抗器とを含む請求項２２に記載の複合半導体素子。
【請求項３０】
前記複合半導体素子がノーマリーオフな複合半導体素子である請求項２２に記載の複合半導体素子。
【請求項３１】
前記複合半導体素子が、約０．２５Ω未満のスイッチオン抵抗（Rdson）を示す請求項２２に記載の複合半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
［背景］
本発明は、２０１１年３月２１日に出願した「III族窒化物の最適化された高低のあるカスコード電源素子」の米国仮特許出願第６１／４５４，７４３号の優先権の利益を主張する。この仮出願における開示を本出願に参照して完全に援用する。
【０００２】
［定義］
ここで用いる語句「III族窒化物」または「III-N」は、窒素と、アルミニウム（Al）、ガリウム（Ga）、インジウム（In）およびホウ素（B）を含む少なくとも一つのIII族元素とを含む化合物半導体を指し、限定しないがそのあらゆる合金、例えば窒化アルミニウムガリウム（AlxGa(1-x)N）、窒化インジウムガリウム（AlxInyGa(1-x-y)N）、窒化アルミニウムインジウムガリウム（AlxInyGa(1-x-y)N）、ヒ化リン化窒化ガリウム（GaAsaPbN(1-a-b)）、ヒ化リン化窒化アルミニウムインジウムガリウム（AlxInyGa(1-x-y)AsaPbN(1-a-b)）が挙げられる。一般に、III族窒化物は、限定しないが、Ga極性、N極性、半極性または無極性の結晶方位を含むあらゆる極性も言及する。III族窒化物材料はまた、ウルツ鉱型、ジンクブレンデ型、あるいは混成の結晶多形を含んでもよく、また単結晶、単結晶質、多結晶質または非結晶質構造を含んでもよい。
【０００３】
また、ここで用いる用語「LV素子」、「低電圧半導体素子」、「低電圧トランジスタ」などは、約50Vまでの典型的な電圧範囲を有する低電圧素子を指す。典型的な定格電圧は0〜50Vの低電圧（LV）と、50〜200Vの中間電圧（MV）と、200〜1200Vの高電圧（HV）と、1200V超の超高電圧（UHV）とを含む。該素子は、電界効果トランジスタ（FET）もしくはダイオードまたはＦＥＴとダイオードの組合せを形成する任意適当な半導体を含むことができる。適当な半導体材料としては、シリコン、歪みシリコン、SiGe、SiCのようなIV族半導体材料や、III族ヒ化物、III族リン化物、III族窒化物またはこれらの任意の合金を含むIII−V族材料が挙げられる。
【背景技術】
【０００４】
III族窒化物材料は、比較的広い直接バンドギャップを有し、また強い圧電極性を有し得る半導体化合物であり、また高破壊電圧、高飽和速度、２次元電子ガス（2DEG）の生成を可能とする。その結果、III族窒化物材料は、例えば空乏モード（例えばノーマリーオン）のパワー電界効果トランジスタ（パワーFET）、高電子移動度トランジスタ（HEMT）およびダイオードのような多くの電力用途に利用される。
【０００５】
電源素子のノーマリーオフ特性が望まれる特定の電源管理用途では、空乏モードのIII族窒化物パワートランジスタを低電圧（LV）半導体素子とカスコードして、エンハンスメントモードの複合電源素子をもたらすことができる。しかしながら、かかる複合素子の有用性と耐久性は、III族窒化物パワートランジスタと、併用されるLV半導体素子との特性により制限され得る。例えば、LV半導体素子で実施して大電流用途に用いる複合素子を形成する場合か、あるいは高スルーレート状況中に作動する場合、III族窒化物パワートランジスタのゲートは、半導体パッケージのインダクタンスおよびLV半導体素子の出力キャパシタンスと直列発振し、例えばIII族窒化物パワートランジスタが望ましくないオフオン切り替えを引き起こす傾向がある。制御も減衰もなければ、かかる発振は、複合半導体素子の機能および有用性に悪影響を及ぼすだろうし、また複合半導体素子の耐久性に有害で、減損する場合がある。
【０００６】
同様に、III族窒化物系HEMTを用いて誘導負荷を駆動する特定の他の電源管理用途では、HEMTを急頻度で切り替えるときに有害な寄生が回路内で起こるのをもたらす場合があり、これもまたIII族窒化物材料の耐久性に有害で、減損する場合がある。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本開示は、図面の少なくとも一つに示すか、および／またはそれに関連して説明され、より完全には請求の範囲に記載したようなパッシブ発振防止用のIII族窒化物トランジスタに指向するものである。
【図面の簡単な説明】
【０００８】
【図１】従来のIII族窒化物素子の一例を示す略図である。
【図２】III族窒化物トランジスタの典型的な実施態様の例を示す略図である。
【図３】III族窒化物トランジスタにパッシブ発振制御を提供するための典型的な実施態様を示す例である。
【図４】複合半導体素子にパッシブ発振制御を提供するための典型的な実施態様を示す例である。
【図５】複合半導体素子にパッシブ発振制御を提供するための他の典型的な実施態様を示す例である。
【図６】複合半導体素子にパッシブ発振制御を提供するためのさらに他の典型的な実施態様を示す例である。
【発明を実施するための形態】
【０００９】
［詳細な説明］
以下の説明は、本開示の実施態様に関与する特定の情報を含む。当業者は、本開示がここで具体的に論述したものと異なる方法で実施し得ることを認識するであろう。本出願の図面およびその付随した詳細な説明は、単に典型的な実施態様を説明するに過ぎない。他に断らない限り、図面中の類似または対応する要素は、類似または対応する参照番号により示されるだろう。さらに、本出願における図面と図示は、一般に正確な縮尺ではなく、また実際の相対寸法への合致を意図するものでもない。
【００１０】
III族窒化物の材料は、例えば、窒化ガリウム（GaN）とその合金、例えば窒化アルミニウムガリウム（AlGaN）、窒化インジウムガリウム（InGaN）、窒化アルミニウムインジウムガリウム（AlInGaN）を含む。これら材料は相対的に広い直接バンドギャップを有し、また強い圧電極性を有することができ、高破壊電圧、高飽和速度および２次元電子ガス（2DEG）の生成を可能とする半導体化合物である。その結果、上述したとおり、GaNのようなIII族窒化物材料は、空乏モード（例えばノーマリーオン）のパワー電界効果トランジスタ（power FET）、高電子移動度トランジスタ（HEMT）およびダイオードのような多くのマイクロエレクトロニクス用途に使用される。
【００１１】
さらに前述したとおり、電源素子のノーマリーオフ特性が望ましい電源管理用途では、空乏モードのIII族窒化物パワートランジスタを低電圧（LV）の半導体素子とカスコードしてエンハンスメントモードの複合電源素子をもたらすことができる。しかしながら、かかる複合素子の有用性と耐久性は、共にカスコードしたIII族窒化物パワートランジスタとLV半導体素子との特性により制限される場合がある。例えば、LV半導体素子と一緒に実施して大電流用途に用いる複合素子を形成する場合、III族窒化物パワートランジスタのゲートは、半導体パッケージのインダクタンスおよびLV半導体素子の出力キャパシタンスと直列発振し、例えばIII族窒化物パワートランジスタがオフオン切り替えを引き起こす傾向がある。制御しなければ、かかる発振は破壊的となり、複合半導体素子の耐久性を不所望に減損する場合がある。それゆえ、かかる複合素子を電源管理システムでの操作に適するようにするためには、高スルーレート状況に遭遇する場合、III族窒化物素子を発振抵抗となるように構成すべきである。
【００１２】
本出願は、パッシブ発振制御を有するIII族窒化物トランジスタを対象とする。一実施態様によれば、III族窒化物トランジスタはIII族窒化物電界効果トランジスタ（III−N FET）またはIII族窒化物高電子移動度トランジスタ（III−N HEMT）のようなノーマリーオン素子でもよいIII族窒化物パワートランジスタとすることができ、他の半導体素子と共に構成して、例えばスイッチや整流器として作用する複合半導体素子を形成することができる。ここに開示するように、当該III族窒化物パワートランジスタのゲート電極は、パッシブ発振制御をIII族窒化物素子に提供するように構成したダンピング抵抗器を含んでもよい。III族窒化物トランジスタはまた、例えばシリコンや他のIV族FETのようなLV素子とカスコードしてもよい。LV素子とノーマリーオンなIII族窒化物パワートランジスタとのカスコード結合を実施して、ノーマリーオフな複合半導体素子を創出することができる。さらに前述したとおり、複合半導体素子は、LV素子がパッシブ発振制御をノーマリーオフな複合半導体素子に提供するように構成したダンピング抵抗器を介してノーマリーオンなIII族窒化物パワートランジスタのゲートを駆動するように構成してもよい。
【００１３】
図１では従来のIII族窒化物トランジスタ１００を概略的に示す。図示のIII族窒化物トランジスタ１００は、例えばIII−N HEMTとすることができ、ソース電極１０２、ドレイン電極１０４およびゲート電極１０６を含む。図１はまた、ゲート電極１０６に付随した分布ゲート抵抗１７０を示す。
【００１４】
図２は、本発明に係るIII族窒化物トランジスタの典型的な実施態様の一例を示す。図示のIII族窒化物トランジスタ２００は、例えばIII−N FETまたはIII−N HEMTとすることができ、ソース電極２０２、ドレイン電極２０４およびゲート電極２０６を含む。本実施態様によると、図１における従来のIII族窒化物ＨＥＭＴ１００の分布ゲート抵抗１７０が、異なる特定の分布ゲート抵抗をダンピング抵抗器２７０として提供するように設計したゲート電極２０６に置き換わる。さらに、III族窒化物トランジスタ２００は、分布抵抗器R1として実現されるダンピング抵抗器２７０を含むようにゲート電極２０６を形成することによりパッシブ発振制御を有するように設計されたトランジスタとして実施することができる。あるいはまた、パッシブ発振制御をダンピング抵抗器２７０の最適化によりもたらしてもよい。例えば、III族窒化物トランジスタ２００を大電流作動用に設計する用途では、例えば発振をIII族窒化物トランジスタ２００のゲート２０８により防止するために、ダンピング抵抗器２７０が約2〜5Ωのような高い値を担わせるのが好ましい場合がある。一実施態様では、ダンピング抵抗器２７０のこのような高い値は、III族窒化物パワートランジスタ２００の設計や配置における分布抵抗として実現できる。さらに、いくつかの実施態様では、ダンピング抵抗器２７０をIII族窒化物トランジスタ２００のゲート２０８への相互接続用の金属狭線の使用によるか、または例えば通常用いるアルミニウム（Al）の代わりに窒化タンタル（TaN）または窒化チタン（TiN）のような高抵抗金属材料の使用によって作り出してもよい。
【００１５】
他の実施態様では、さらに後述するように、ゲート電極２０６がダンピング分布抵抗を提供しないようにゲート電極２０６を形成することが有利となり得る。例えば、ゲート電極２０６が分布抵抗器と集中抵抗器とを含む場合、該集中抵抗器は発振制御用のダンピング抵抗を提供することができるが、分布抵抗器は複合半導体素子配置に必要である場合があるので低抵抗材料で形成することができる。すなわち、いくつかの実施態様では、ダンピング抵抗器２７０は、高抵抗金属材料からなる少なくとも一つの集中抵抗器を含むことができ、またさらに低抵抗金属材料からなる分布抵抗器を含んでもよい。
【００１６】
上述したとおり、III族窒化物トランジスタ２００は、例えばIII族窒化物ヘテロ構造のFET（III−N HFET）としてもよい。一実施態様では、III族窒化物トランジスタ２００は金属−酸化物−半導体FET（MOSFET）のような金属−絶縁体−半導体FET（MISFETまたはMISHFET）の形をとってもよい。あるいはまた、HFETとして実行する場合、III族窒化物トランジスタ２００は2DEGをもたらすように構成したHEMTとしてもよい。一実施態様によれば、III族窒化物トランジスタ２００は、例えばおよそ600Vのドレイン電圧を維持するように構成し、およそ40Vのゲート定格を有する高電圧（HV）素子としてもよい。
【００１７】
図３は、集中ゲート抵抗器を分布ゲート抵抗器と組み合わせ利用してパッシブ発振制御に提供するための実施態様の一例を示す。図３に示すように、III族窒化物トランジスタ３００は、ソース電極３０２と、ドレイン電極３０４と、ゲート電極３０６と、ゲート３０８とを含む。ゲート３０８は、それは集中抵抗器３７４および分布抵抗器３７２を含むように表されたダンピング抵抗器３７０により駆動される。III族窒化物トランジスタ３００は、図２のIII族窒化物トランジスタ２００に相当し、前述したかかる対応素子に備わったあらゆる特徴を共有することができる。
【００１８】
図３に示した実施態様によると、ダンピング抵抗器３７０は、分布抵抗器３７２と集中抵抗器３７４との和として示される。上述したとおり、分布抵抗器３７２は素子配置の生成物でもよい。さらに、III族窒化物トランジスタ３００に用いるゲート金属の厚さと種類は、このダンピング抵抗器３７０の分布部分に所望の値を達成するために最適化できる。大電流用途では、安定な高スルーレート動作を可能にするようにダンピング抵抗器３７０を増大し、さらにパッシブ発振制御を強化するために、追加の外部集中抵抗器を集中抵抗器３７４として実現することができる。
【００１９】
あるいはまた、さらに後述するように、ゲート電極３０６がダンピング分布抵抗を提供しないようにIII族窒化物トランジスタ３００のゲート電極３０６を形成することが有利となる場合がある。代わりに、ダンピング抵抗器３７０は、集中抵抗器３７４を利用して発振制御に値するダンピング抵抗を提供することができる。このことは、図５および図６に関連して以下に述べる複合半導体素子構造に必要とされる場合があるので分布抵抗器３７２が低抵抗材料からなる場合である。
【００２０】
図３の参照を続けると、集中抵抗器３７４は、分布抵抗器３７２と直列の個別抵抗器として実現されてもよい。しかしながら、集中抵抗器３７４をIII族窒化物トランジスタ３００内にモノリシックに形成することが有利な場合がある。かかるモノリシックな実施態様では、集中抵抗器３７４はゲート３０８および／または分布抵抗器３７２を形成するのに用いた金属化層を除くIII族窒化物トランジスタ３００の金属化層内に金属層（図３に示さない金属化層）で形成してもよい。集中抵抗器３７４はより高い抵抗を有する金属（例えばAlTi）で形成することができ、これをIII族窒化物トランジスタ３００の別の金属化層を用いるより低い抵抗材料（例えばAlまたは銅（Cu））で形成し得るゲート３０８および分布抵抗器３７２と電気的に直列接続する。
【００２１】
図３に示した実施態様は単一集中抵抗器を描写するが、別の実施態様では一つ以上の集中抵抗器を利用してダンピング抵抗器３７０をもたらすことができる。従って、ダンピング抵抗器３７０は一般に少なくとも一つの集中抵抗器に相当すると理解してもよい。
【００２２】
また、III族窒化物トランジスタ３００をシリコンまたは炭化ケイ素（SiC）のような異質な基板上に形成する実施態様では、集中抵抗器３７４を基板自体（図３に示さない基板）内またはIII族窒化物材料内にモノリシックに集積してもよいことが注目される。
【００２３】
図４に移ると、図４は複合半導体素子の典型的な実行の一例を示す。上述したとおり、電源素子のノーマリーオフ特性が望ましい電源管理用途では、空乏モード（例えばノーマリーオン）のIII族窒化物トランジスタを低電圧（LV）半導体素子とカスコードして、エンハンスメントモード（例えばノーマリーオフ）の複合電源素子を作り出すことができる。しかしながら、そして前述したとおり、LV半導体素子と組合せ実行して大電流用途に用いる複合素子を形成する場合、III族窒化物パワートランジスタのゲートは、半導体パッケージインダクタンスおよびLV半導体素子の出力キャパシタンスとに直列接続して発振するする傾向にあってもよく、例えばおそらく破壊的で、III族窒化物パワートランジスタのオフオンの切り替わりを生起する。かかる複合素子を電源管理システムでの作動に適するようにするためには、高スルーレート状況に遭遇する場合、III族窒化物素子を発振抵抗となるように構成すべきである。
【００２４】
図４にかかる構造の一つを示す。図４に示すように、複合半導体素子４００はソース４０２、ドレイン４０４およびゲート４０８を有するIII族窒化物パワートランジスタ４１０と、該III族窒化物パワートランジスタ４１０にカスコードしたLV素子４２０とを含む。さらに図４に示すように、LV素子４２０はソース４４２、ドレイン４４４およびゲート４４６を含むLVトランジスタ４４０と、LVダイオード４３０とを含む。また、図４に複合半導体素子４００の複合ソース４１２と、複合ドレイン４１４と、複合ゲート４１６とを示す。III族窒化物パワートランジスタ４１０は、それぞれ図２および３に示したIII族窒化物トランジスタ２００および３００に相当し、かかる対応素子に備わったあらゆる特徴を含んでもよい。
【００２５】
図示するLV素子４２０は、LVトランジスタ４４０とLVダイオード４３０とを含む。一実施態様では、LVダイオード４３０は単にLVトランジスタ４４０のボディダイオードとすることができ、一方他の実施態様においてLVダイオード４３０は、LV素子４２０をもたらすために図４に示すようなLVトランジスタ４４０に結合した個別ダイオードとすることができる。LV素子４２０は、例えばおよそ25Vの破壊電圧を有するLVシリコン素子のようなLVなIV族素子として実現してもよい。一実施態様によれば、LV素子４２０は、例えばLVボディダイオード４３０を含むLVシリコンMISFETやMOSFETのようなLVのFETでもよい。
【００２６】
III族窒化物パワートランジスタ４１０とLV素子４２０とのカスコード結合は、複合半導体素子４００を創生し、これは図４に示した実施態様によれば、LV素子４２０により付与される複合ソース４１２および複合ゲート４１６と、III族窒化物パワートランジスタ４１０により付与される複合ドレイン４１４とを備えるFETとして事実上機能する複合三端子素子をもたらす。すなわち、LVトランジスタ４４０のドレイン４４４をIII族窒化物パワートランジスタ４１０のソース４０２に結合し、LVトランジスタ４４０のソース４４２は複合半導体素子４００用の複合ソース４１２を提供し、LVトランジスタ４４０のゲート４４６は複合半導体素子４００用の複合ゲート４１６を提供する。加えて、III族窒化物パワートランジスタ４１０のドレイン４０４は複合半導体素子４００用の複合ドレイン４１４を提供する一方、III族窒化物パワートランジスタ４１０のゲート４０８をLVトランジスタ４４０のソース４４２に結合する。さらに図４にも示すように、III族窒化物パワートランジスタ４１０のゲート４０８をダンピング抵抗器４７０を介してLVトランジスタ４４０のソース４４２に結合する。
【００２７】
複合半導体素子４００は、パッシブ発振制御を有するように構成したHV複合素子として実現することができる。図４に示すように、複合半導体素子４００はまた、ダンピング抵抗器４７０を含む。大電流用途において、安定な高スルーレート動作を可能にするようにダンピング抵抗器４７０を増加し、さらにパッシブ発振制御を強化するために、追加の外部集中抵抗器を集中抵抗器４７４として実現してもよい。こうして、複合半導体素子４００は、集中抵抗器４７４および分布抵抗器４７２として表されるダンピング抵抗器４７０を含む。図４に示した実施態様によれば、ダンピング抵抗器４７０は、分布抵抗器４７２と集中抵抗器４７４との和として表される。
【００２８】
上述したIII族窒化物トランジスタ３００の構造と同様に、複合半導体素子４００の集中抵抗器４７４をIII族窒化物パワートランジスタ４１０とモノリシックに集積してもよい。一実施態様では、集中抵抗器４７４をIII族窒化物トランジスタ４１０内にモノリシックに集積することができる。集中抵抗器４７４は、III族窒化物パワートランジスタ４１０のゲート４０８、分布抵抗器４７２および複合ソース４１２の金属層（図４に示さないIII族窒化物パワートランジスタ４１０の金属層）に電気的に直列接続した高抵抗の金属（例えばAlTi）を用いて別の金属層として形成されるのが有利な場合がある。
【００２９】
上述したように、ダンピング抵抗器４７０の分布抵抗器４７２は、素子配置の生成物でもよい。さらに、III族窒化物パワートランジスタ４１０に用いるゲート金属の厚さと種類は、所望の値を分布抵抗器４７２に達成するために最適化できる。
【００３０】
特定の別な複合半導体素子の実施態様では、増大した抵抗を有する分布抵抗器４７２を集中抵抗器４７４と組み合わせて用いることによりダンピング抵抗器４７０を増加するのが望ましくない場合がある。例えば、高効率な電源管理システムにおいて、スイッチオン抵抗（Rdson）の比較的低い値（例えば、約0.25Ω未満のRdson）を示す複合半導体素子４００に相当する複合半導体素子が通常望ましい場合、複合素子のオン抵抗を増加させる傾向のあらゆる付加的または不必要な分布抵抗は望ましくないであろう。実際、いくつかの実施態様では、Rdsonをできるだけ低く示すように複合半導体素子４００を設計することが有利となるであろう。その結果、III族窒化物パワートランジスタ４１０をゲート４０８上の集中抵抗器４７４で形成して、発振を防止するためのダンピング抵抗を提供するように複合半導体素子４００を構成するが、複合半導体素子４００のRdsonを最小化するように電極を複合ソース４０２において設計することが望ましい場合がある。図５はかかる構成の典型的な実施態様を示す。
【００３１】
図５に示すように、複合半導体素子５００は一般に図４の複合半導体素子４００に相当し、前述した該対応複合素子に備わったあらゆる特徴を含んでもよい。しかしながら、図５に示すように、本実施態様によれば、分布抵抗器５７２を複合ソース５１２で金属化し、これを集中抵抗器５７４により付与されたダンピング抵抗を介してLV素子５２０のソースと、III族窒化物パワートランジスタ５１０のゲート５０８との両方に結合する。この実施態様では、分布抵抗器５７２は、複合半導体素子５００が極太金属線の使用または低抵抗の金属、例えばAlおよび／またはCuの使用により低いRdsonを示すように設計することができる。集中抵抗器５７４は回路配置における個別の結合抵抗器であるか、または図４の参照により説明したようにIII族窒化物パワートランジスタ４１０にモノリシックに集積してもよい。
【００３２】
さて、図６を参照すると、複合半導体素子のさらに別の典型的な実施態様が示されている。複合半導体素子６００は、III族窒化物パワートランジスタ６１０と、該III族窒化物トランジスタ６１０とカスコードしたLV素子６２０とを含む。図示のIII族窒化物パワートランジスタ６１０は、ソース６０２、ドレイン６０４およびゲート６０８を含む。III族窒化物パワートランジスタ６１０は、図４／５のIII族窒化物パワートランジスタ４１０／５１０に相当し、前述したIII族窒化物パワートランジスタ４１０／５１０に備わったあらゆる特徴を共有してもよい。図６はまた、複合半導体素子６００の複合アノード６０３と複合アノード６０５とを示す。
【００３３】
図６に示した実施態様によると、LV素子６２０はアノード６２３およびカソード６２５を含むLVダイオードであり、例えばLVシリコンダイオードのようなLVのIV族ダイオードとして実現することができる。LV素子６２０をIII族窒化物パワートランジスタ６１０とカスコードして複合半導体素子６００をもたらす。すなわち、LV素子６２０のカソード６２５をIII族窒化物パワートランジスタ６１０のソース６０２に結合し、LV素子６２０のアノード６２３は複合半導体素子６００用の複合アノード６０３を提供し、III族窒化物パワートランジスタ６１０のドレイン６０４は複合半導体素子６００用の複合カソード６０５を提供し、III族窒化物パワートランジスタ６１０のゲート６０８をLV素子６２０のアノード６２３に結合する。
【００３４】
III族窒化物パワートランジスタ６１０とLV素子６２０のカスコード結合は、複合半導体素子６００を創出し、これは図６に示した実施態様によると、LV素子６２０により付与された複合アノード６０３と、III族窒化物パワートランジスタ６１０により付与された複合カソード６０５とを有するダイオードとして事実上機能する複合二端子素子をもたらす。さらに、複合半導体素子６００は、集中抵抗器６７４の付加に起因するパッシブ発振制御を有するように構成されたHV複合素子として実現できる。
【００３５】
図５に示した実施態様と同様に、図６の実施態様によると、分布抵抗器６７２は、複合半導体素子６００が極太金属線の使用または低抵抗の金属、例えばAlおよび／またはCuの使用により低いRdsonを示すように設計してもよい。集中抵抗器６７４は、回路配置における個別の結合抵抗器であるか、または図４の参照により説明されるようにIII族窒化物パワートランジスタ６１０にモノリシックに集積してもよい。
【００３６】
このようにして、ここに開示したIII族窒化物素子と複合半導体素子とは、パッシブ発振制御を有するように設計される。その結果、III族窒化物パワートランジスタおよび／または複合素子は、大電流用途で高耐久性および安定な性能を示す頑丈な素子動作を提供するように設計できる。
【００３７】
上記の記述から、本出願において説明された概念を実現するために、当該概念を逸脱することなく様々な技術が用いられることは明らかである。さらに、この概念は特にある実施態様に関連して説明されているが、当業者であれば、本概念の精神および範囲を逸脱することなく形式上も詳細にも変更がなされることを認識するだろう。また、説明された実施態様は、例としてはあらゆる点で考慮されているが、限定的ではない。本出願はここで説明された特定の実施態様に制限さるのではなく、多くの変形、改良、および置換が、本発明の範囲を逸脱することなく可能であると理解すべきである。
【図１】
2012199549.tif 000003
【図２】
2012199549.tif 000004
【図３】
2012199549.tif 000005
【図４】
2012199549.tif 000006
【図５】
2012199549.tif 000007
【図６】
2012199549.tif 000008
【手続補正書】
【提出日】平成24年5月16日(2012.5.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
パッシブ発振制御を含むIII族窒化物トランジスタであって、
ソース電極、ゲート電極およびドレイン電極と、
前記パッシブ発振制御をIII族窒化物トランジスタに提供するように構成したダンピング抵抗器とを備え、
前記ダンピング抵抗器が少なくとも一つの集中抵抗器を含むことを特徴とするIII族窒化物トランジスタ。
【請求項２】
前記III族窒化物トランジスタが、III族窒化物電界効果トランジスタ（III−N FET）およびIII族窒化物高電子移動度トランジスタ（III−N HEMT）の一つを含む請求項１に記載のIII族窒化物トランジスタ。
【請求項３】
前記ダンピング抵抗器が、前記集中抵抗器と分布抵抗器とを含む請求項１に記載のIII族窒化物トランジスタ。
【請求項４】
前記集中抵抗器が高抵抗の金属材料からなり、前記分布抵抗器が低抵抗な金属材料からなる請求項３に記載のIII族窒化物トランジスタ。
【請求項５】
前記集中抵抗器がIII族窒化物トランジスタにモノリシックに集積される請求項１に記載のIII族窒化物トランジスタ。
【請求項６】
前記集中抵抗器を前記III族窒化物トランジスタのゲートを形成するのに用いて金属化層以外のIII族窒化物トランジスタの金属層にモノリシックに集積される請求項１に記載のIII族窒化物トランジスタ。
【請求項７】
前記集中抵抗器がIII族窒化物材料からなる請求項１に記載のIII族窒化物トランジスタ。
【請求項８】
前記集中抵抗器が、III族窒化物トランジスタの基板内にモノリシックに集積される請求項１に記載のIII族窒化物トランジスタ。
【請求項９】
前記III族窒化物トランジスタを少なくとも一つの他の半導体素子と集積して複合半導体素子を形成する請求項１に記載のIII族窒化物トランジスタ。
【請求項１０】
前記複合半導体素子がノーマリーオフな複合半導体素子である請求項９に記載のIII族窒化物トランジスタ。
【請求項１１】
前記ノーマリーオフな複合半導体素子が約０．２５Ω未満のスイッチオン抵抗（Rdson）を示す請求項１０に記載のIII族窒化物トランジスタ。
【請求項１２】
パッシブ発振制御を含む複合半導体素子であって、
III族窒化物パワートランジスタと、
低電圧（LV）トランジスタとを備え、
前記LVトランジスタのドレインをIII族窒化物パワートランジスタのソースに結合し、前記LVトランジスタのソースが複合半導体素子用の複合ソースを提供し、前記LVトランジスタのゲートが複合半導体素子用の複合ゲートを提供し、前記III族窒化物パワートランジスタのドレインが複合半導体素子用の複合ドレインを提供し、前記III族窒化物パワートランジスタのゲートを前記LVトランジスタのソースにダンピング抵抗器を介して結合し、
前記ダンピング抵抗器がパッシブ発振制御を複合半導体素子に提供するように構成されることを特徴とする複合半導体素子。
【請求項１３】
前記III族窒化物パワートランジスタが、III族窒化物電界効果トランジスタ（III−N FET）およびIII族窒化物高電子移動度トランジスタ（III−N HEMT）の一つである請求項１２に記載の複合半導体素子。
【請求項１４】
前記LVトランジスタがLVの第IV族トランジスタを含む請求項１２に記載の複合半導体素子。
【請求項１５】
パッシブ発振制御を含む複合半導体素子であって、
III族窒化物パワートランジスタと、
低電圧（LV）ダイオードとを備え、
前記LVダイオードのカソードをIII族窒化物パワートランジスタのソースに結合し、前記LVダイオードのアノードが複合半導体素子用の複合アノードを提供し、前記III族窒化物パワートランジスタのドレインが複合半導体素子用の複合カソードを提供し、前記III族窒化物パワートランジスタのゲートをダンピング抵抗器を介してLVダイオードのアノードに結合し、
前記ダンピング抵抗器がパッシブ発振制御を複合半導体素子に提供するように構成されることを特徴とする複合半導体素子。
【外国語明細書】
2012199549000001.pdf