(57)【要約】      （修正有）【課題】ＳＳ受信機での受信信号の振幅変動による、コード同期捕捉時の同期する位相の誤検出を低減するとともに、検波性能の劣化を抑える受信機を提供する。【解決手段】ＳＳ受信機ではコードの同期捕捉や追尾、キャリア周波数の捕捉や追尾を行う同期系処理部に対して受信信号の符号ビットを渡し、同期獲得後に受信データを復調する検波系処理部に対して全受信信号ビットを渡すことで、振幅変動に起因する同期の誤検出を低減し、また検波性能の劣化を抑える。【選択図】図１
2012199893.tif 000002
【特許請求の範囲】
【請求項１】
スペクトル拡散された受信信号を複素乗算する複素乗算器と、
上記複素乗算器により複素乗算された受信信号の符号ビットを出力する符号ビット抜き出し部と、
上記符号ビット抜き出し部から出力される受信信号の符号ビットと、スペクトル拡散コードのレプリカコードとの相関演算により、同期検出したコード位相を出力する同期系処理部と、
上記同期系処理部から入力されるコード位相に基づいて、複素乗算器により複素乗算された受信信号を検波する検出系処理部と、
を備えた受信機。
【請求項２】
既知コード系列のパイロット信号が周期的に挿入された受信信号を複素乗算する複素乗算器と、
上記複素乗算器により複素乗算された受信信号の符号ビットを出力する符号ビット抜き出し部と、
上記符号ビット抜き出し部から出力される受信信号の符号ビットと、パイロット信号のレプリカコードとの相関演算により、パイロット信号の同期タイミングを出力する同期系処理部と、
上記同期系処理部から入力される同期タイミングに基づいて、複素乗算器により複素乗算された受信信号における、データ伝送期間を特定し、データビットを検波する検出系処理部と、
を備えた受信機。
【請求項３】
スペクトル拡散された受信信号を複素乗算する複素乗算器と、
搬送波電力対雑音電力比を算出するＣ／Ｎ算出部と、
上記Ｃ／Ｎ算出部の算出した搬送波電力対雑音電力比に応じてビット数を選択し、上記複素乗算器により複素乗算された受信信号から、当該選択したビット数分の信号を取り出して出力する第１のビット選択部と、
上記Ｃ／Ｎ算出部の算出した搬送波電力対雑音電力比に応じてビット数を選択し、上記複素乗算器により複素乗算された受信信号から、当該選択したビット数分の信号を取り出して出力する第２のビット選択部と、
上記第１のビット選択部の出力信号と、スペクトル拡散コードのレプリカコードとの相関演算により、同期検出したコード位相を出力する同期系処理部と、
上記同期系処理部から入力されるコード位相に基づいて、上記第１のビット選択部の出力信号を検波する検出系処理部と、
を備えた受信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディジタル信号処理を行う受信機に関する。
【背景技術】
【０００２】
ディジタル信号処理を行う受信機では、受信信号を処理する際に、受信信号のＳ／Ｎ比（信号電力対雑音電力比）が最も劣化しない処理タイミング（同期タイミング）を検出するための同期検出を行う。同期検出後の受信機は、検出した同期タイミングで受信信号を復調処理する。近年の携帯電話や衛星通信、ＧＰＳ（Ｇｌｏｂａｌ  Ｐｏｓｉｔｉｏｎｉｎｇ  Ｓｅｒｖｉｃｅ）測位に使用されているスペクトル拡散通信方式（ＳＳ：Ｓｐｒｅａｄ  Ｓｐｅｃｔｒｕｍ）では、特に時間領域における同期検出が重要である。
【０００３】
ＳＳではデータ信号に対して、データのビットレート（ｂｐｓ：ｂｉｔ  ｐｅｒ  ｓｅｃｏｎｄ）よりも高速なチップレート（ｃｈｉｐ  ｐｅｒ  ｓｅｃｏｎｄ）を持つ拡散コード（ＰＮ（Ｐｓｅｕｄｏ  Ｎｏｉｓｅ）コード）を乗算することで、信号を広帯域化する。
【０００４】
図６は、ＳＳ方式の無線受信機（以下、ＳＳ受信機）による同期処理の構成を例示する参考図である。
図において、ＳＳ受信機は、受信アンテナ３０１にて外部からのスペクトル拡散処理された信号を受信する。受信した信号は、ＲＦ／ＩＦ回路３０２にてＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）信号が低周波のＩＦ（Ｉｎｔｅｒｍｅｄｉａｔｅ  Ｆｒｅｑｕｅｎｃｙ）信号に周波数変換（ダウンコンバート）された後、Ａ／Ｄコンバータ３０３から後段のディジタル回路３００に入力される。ディジタル回路３００は、相関器３０７、同期判定部３０８を備えている。Ａ／Ｄコンバータ３０３は、周波数変換後にＡ／Ｄ変換した受信信号を相関器３０７に入力する。相関器３０７では、ＰＮコードレプリカ生成部３０４にて、送信側で拡散処理に使用したＰＮコードと同じレプリカコードを有するＰＮコードレプリカ信号を生成する。生成したＰＮコードレプリカ信号とＡ／Ｄ変換された受信信号は、乗算器３０５にて乗算される。この乗算結果は、積分器３０６にてＰＮコードの１周期相当の期間で積分処理される。また、積分処理が完了する度に、レプリカコードの位相を１ｃｈｉｐずつオフセットしながら、乗算、積分処理を繰り返すことで相関演算を実施する。ＰＮコードレプリカ生成部３０４、乗算器３０５と積分器３０６を合わせた処理が相関器３０７でのディジタル信号処理に相当する。相関演算後の信号は、同期判定部３０８に渡されて同期判定が施される。ここで、同期判定用の閾値以上であれば、同期したと判定される。
【０００５】
図６の例では、ＰＮコードレプリカ生成部３０４で生成する信号のコード位相を１ｃｈｉｐずつオフセットしていたが、受信信号のコード位相側をオフセットするように受信タイミングを遅延させる場合もある。
【０００６】
ＰＮコードレプリカ信号と受信信号の相関演算によりコード位相の探索が可能であり、受信信号のコード位相とレプリカコードの位相が一致した時は相関値が最大になる。この最大値を検出できるように同期判定閾値を設定している。相関値が最大になるコード位相を検出する処理がスペクトル拡散におけるコード同期捕捉である。コード同期捕捉後は、捕捉したコード位相で受信機を動作させることにより、受信データの復調が可能になる。また捕捉したコード位相でＰＮコードレプリカ信号と受信信号を乗算して、１コード相当の期間で積分する処理を逆拡散と呼ぶ。
【０００７】
以上の処理は、ＳＳの中でも直接拡散方式（Ｄｉｒｅｃｔ  Ｓｅｑｕｅｎｃｅ（ＤＳ））を前提としており、ＰＮコードは基本的に“１”、“−１”（または“０”、“１”）の２値系列である。送信側でデータ信号に対して乗算する処理(“１”，“０”信号に対しては排他的論理和ＸＯＲに相当)は、信号の位相成分にデータを載せるＰＳＫ（Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）変調に相当する。
【０００８】
ＤＳ−ＳＳ信号は受信信号の位相成分にあるが、ＳＳ受信機では相関値を観測して同期判定するため、受信信号の振幅変動の影響を受ける。振幅が変動する要因として、移動体無線通信においては、電波の伝搬環境によりフェージングやシャドウイングが考えられる。また受信機のＡＧＣ（Ａｕｔｏｍａｔｉｃ  Ｇａｉｎ  Ｃｏｎｔｒｏｌ）や、送信側の出力ＯＮ／ＯＦＦによる変動も考えられる。
【０００９】
相関値を基に同期判定するＳＳ受信機では、受信信号の振幅変動によって、同期を誤検出する場合がある。同期の誤検出が発生した場合は、再捕捉する必要があり、その場合は捕捉時間が増大する。またＳＳ受信機が誤って同期していることを検出できなかった場合には、誤った処理タイミングでデータ復調することになり、誤ったデータを得ることになる。通信の伝送品質を示すために用いられるＢＥＲ（Ｂｉｔ  Ｅｒｒｏｒ  Ｒａｔｅ）で表現すれば、０．５に近い数値になる可能性がある。ＡＧＣによる振幅変動に伴う誤検出の抑制方法の一例が、特許文献１に開示されている。特許文献１では、ＡＧＣが振幅制御した場合の相関値の変動を一時的に無視する処理を行っている。
【００１０】
また、ＧＰＳ測位用のＧＰＳ受信機は、１０２３ｃｈｉｐのコード周期を持つＰＮコードを用いたＤＳ−ＳＳが使用されている。ＧＰＳ受信機では、ＰＮコード長より相関演算した時の処理利得が約３０ｄＢ確保できることから、他ビットのＡ／Ｄコンバータを用いずにハードリミッタ（１ｂｉｔのＡ／Ｄコンバータに相当）を使用する場合がある。１ｂｉｔのＡ／Ｄコンバータなので信号の正負のみを取り込むことになり、振幅変動を無視することができる。ＧＰＳ受信機は、熱雑音レベルより数１０ｄＢ下の信号を処理利得により検出できる。ハードリミッタは信号振幅をクリップする非線形処理であり、低Ｃ／Ｎ（搬送波電力対雑音電力比）下であれば受信性能が劣化する。例えばＢＥＲ特性において最大で約１．１ｄＢ程度劣化する場合がある。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００２−１０１００８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
上述の通り、従来のＳＳ受信機では受信信号の振幅変動により、コード同期捕捉において同期する位相を誤検出する場合があった。また、振幅変動の影響を受けない従来のハードリミッタを使用した受信機の場合には、検波性能が劣化する可能性があった。
【００１３】
本発明は係る課題を解決するためになされたものであり、受信信号の振幅変動に伴う、コード同期捕捉時の同期位相の誤検出を低減するとともに、検波性能の劣化を抑えることを目的とする。
【課題を解決するための手段】
【００１４】
本発明による受信機は、スペクトル拡散された受信信号を複素乗算する複素乗算器と、上記複素乗算器により複素乗算された受信信号の符号ビットを出力する符号ビット抜き出し部と、上記符号ビット抜き出し部から出力される受信信号の符号ビットと、スペクトル拡散コードのレプリカコードとの相関演算により、同期検出したコード位相を出力する同期系処理部と、上記同期系処理部から入力されるコード位相に基づいて、複素乗算器により複素乗算された受信信号を検波する検出系処理部と、を備えたものである。
【発明の効果】
【００１５】
本発明によれば、同期系には受信信号の符号ビットを渡し、検波系には全受信信号ビットを渡す処理を行うことにより、振幅変動に起因する同期の誤検出を低減するとともに、検波性能の劣化を抑えることができる。
【図面の簡単な説明】
【００１６】
【図１】実施の形態１による受信機の構成を示す図である。
【図２】実施の形態２による受信機の構成を示す図である。
【図３】通信において既知系列が挿入されたデータフォーマットの例を示す図である。
【図４】実施の形態３による受信機の構成を示す図である。
【図５】ＳＳ受信機が生成する遅延プロファイルの例を示す図である。
【図６】ＳＳ受信機で同期処理を行う部分の構成を示す参考図である。
【発明を実施するための形態】
【００１７】
実施の形態１．
以下、本発明に係る実施の形態１による受信機について説明する。図１は、実施の形態１による受信機の構成例を示す図である。図１の受信機は、ディジタル信号処理を行うＳＳ受信機を想定している。ＳＳ受信機は、コードの同期捕捉や追尾、キャリア周波数の捕捉や追尾を行う同期系の処理部と、同期捕捉後に受信データを復調する検波系の処理部を備えている。
【００１８】
図１において、実施の形態１の受信機は、Ｄ／Ａコンバータ１０４と、Ａ／Ｄコンバータ１０１と、ディジタル回路１００を備えている。ディジタル回路１００は、平均振幅算出部１０２と、ＡＧＣ制御値設定部１０３と、複素乗算器１０５と、ＮＣＯ（Ｎｕｍｅｒｉｃａｌ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）１０６と、符号ビット抜き出し部１０７と、同期系処理部１０８と、相関器１１２と、検波系処理部１１３を備えている。同期系処理部１０８は、相関器１０９と、コード同期捕捉・追尾部１１０と、キャリア同期捕捉・追尾部１１１を備えている。
なお、図６と同様、実施の形態１の受信機は、外部からのスペクトル拡散処理された信号を受信する受信アンテナと、受信アンテナにて受信されたＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）信号を低周波のＩＦ（Ｉｎｔｅｒｍｅｄｉａｔｅ  Ｆｒｅｑｕｅｎｃｙ）信号に周波数変換するＲＦ／ＩＦ回路を備えているが、ここでは図示及び詳細な説明を省く。
【００１９】
図１において、図示しない受信アンテナで受信した信号は、ＲＦ／ＩＦ回路を経由してＡ／Ｄコンバータ１０１に入力される。Ａ／Ｄコンバータ１０１は、Ｎｂｉｔ（Ｎは２以上の整数）出力であるとする。平均振幅算出部１０２は、Ａ／Ｄ変換されたＮｂｉｔのＡ／Ｄコンバータ１０１の出力より、受信信号の平均振幅を演算する。ＡＧＣ制御値設定部１０３は、平均振幅算出部１０２で求めた平均振幅値に基づいて、図示しないＲＦ／ＩＦ回路の可変減衰器を制御するための制御値を設定する。
なお、平均振幅算出部１０２、ＡＧＣ制御値設定部１０３はディジタル回路で構成しているが、アナログ回路で構成することも可能である。
【００２０】
Ｄ／Ａコンバータ１０４は、ＡＧＣ制御値設定部１０３が生成したＡＧＣ制御情報をＤ／Ａ変換して、図示しないＲＦ／ＩＦ回路に出力する。ＮＣＯ１０６は、複素信号を出力する。複素乗算器１０５は、ＮＣＯ１０６の複素信号出力とＡ／Ｄコンバータ１０１のＡ／Ｄ変換後の受信信号を複素乗算する。
なお、実施の形態１では、ＩＦサンプリングを想定しており、ＮＣＯ１０６の出力は、ＩＦ周波数の複素正弦波である。複素信号は実数成分を示すＩチャネルと虚数成分を示すＱチャネルから成る。複素乗算後のＩ／ＱチャネルはそれぞれＭｂｉｔ（ＭはＮよりも小さい２以上の整数）の信号であるとする。図１において、複素乗算器１０５の出力を示す上の矢印がＩチャネルであり、下の矢印がＱチャネルである。
【００２１】
符号ビット抜き出し部１０７は、複素乗算器１０５の出力のＭｂｉｔ（多ビット）のうち、符号ビットのみを取り出す。Ａ／Ｄコンバータの出力が２の補数であれば、ＭＳＢ（Ｍｏｓｔ  Ｓｉｇｎｉｆｉｃａｎｔ  Ｂｉｔ）が符号ビットに相当する。同期系処理部１０８は、ＳＳ受信機の同期系であり、コードの同期捕捉や追尾、受信信号のキャリア周波数の捕捉や追尾を行う。
【００２２】
同期系処理部１０８の相関器１０９は、図示しないＰＮコードレプリカ生成器を有する。相関器１０９は、ＰＮコードレプリカ信号の生成処理と、そのＰＮコードレプリカ信号と受信信号の相関演算処理を実施する。ＰＮコードレプリカの生成処理は、ＰＮコード１周期分の系列をＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）に実装することも可能である。相関演算処理には乗算器が必要であるが、相関器への入力信号は１ｂｉｔであるため、ＸＯＲ（排他的論理和）で代用できる。
【００２３】
相関器１０９は、Ｉ／Ｑチャネルそれぞれに相関演算を実施する。コード同期捕捉・追尾部１１０は、相関器１０９によるＩ／Ｑチャネルの相関演算結果より、振幅に換算した相関値が最大になるコード位相を検出する。この検出した最大値が同期判定用の閾値以上であれば同期したと判定する。また、同期判定後もコード同期を保持するために、相関値が最大になるコード位相を追尾する。
【００２４】
コード同期捕捉・追尾部１１０は、検出したコード位相でスペクトル逆拡散した結果（振幅換算前のＩ／Ｑチャネル）を、キャリア同期捕捉・追尾部１１１に渡す。また、検出したコード位相を含む同期情報を、検波側の相関器１１２に渡す。キャリア同期捕捉・追尾部１１１は、受信信号のコード同期捕捉後に動作する。
【００２５】
キャリア同期捕捉・追尾部１１１は、Ｉ／Ｑの逆拡散結果から、受信信号のキャリア位相の変動量を検出して、通信相手となる送受信機間の周波数偏差を求める。キャリア同期捕捉・追尾部１１１は、求めた周波数偏差が通信可能な周波数偏差であるか否かを閾値により判定する。判定の結果、通信可能（キャリア捕捉している状態である）と判断すれば、追尾に移行する。また、求めた周波数偏差は、キャリア同期捕捉・追尾部１１１内部のループフィルタを経由してキャリア周波数の補正量としてＮＣＯ１０６に出力され、周波数偏差を相殺するようにキャリア周波数が補正される。
複素乗算器１０５からＮＣＯ１０６を経由したフィードバックループで、ディジタルＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋ  Ｌｏｏｐ）を形成している。かくして、同期系処理部１０８は、同期検出したコード位相に基づいて受信信号のキャリア位相の変動量を検出し、当該変動量を相殺するように、複素乗算器１０５に入力するＮＣＯ１０６の出力を制御する。
【００２６】
相関器１１２と検波系処理部１１３は、コード同期とキャリア同期確立後に動作する。相関器１１２は同期系処理部１０８から出力されるコード位相を含む同期情報で逆拡散を実施する。相関器１１２への入力はＭｂｉｔの多ビットであるが、コード位相が既知であるためスライディング相関器を実装することで回路規模は小さくできる。この逆拡散結果は検波系処理部１１３に入力されて、ビット同期やキャリアリカバリー等の処理を経て受信データの検波が行われ、検波により得られた受信信号のビットデータが出力される。
【００２７】
上記実施の形態１の構成において、同期系処理部１０８への入力は受信信号の符号ビットのみであり、受信信号の振幅変動の影響を受けないため、同期の誤検出を抑制できる。コード位相の探索は最尤推定に基づくため、全コード位相を探索する必要がある一方で、短時間でのコード同期捕捉が求められる。このため、同期系の相関器には回路規模が大きくなるマッチトフィルタが実装されるが、１ｂｉｔＡ／Ｄコンバータで構成できるので、多ビット入力に比べて回路規模を大幅に削減できる。
【００２８】
また、実施の形態１では、検波系処理部１１３にも相関器１１２を持つが、前述の通りスライディング相関器で実装できるので回路規模は小さい。相関器１１２内の乗算器も符号変換で実装できる。また、相関器１１２の構成に不可欠なＰＮコードレプリカ生成器は、同期系の相関器１０９と共用することができる。検波系処理部１１３には多ビットの信号が入力するため、１ｂｉｔＡ／Ｄやハードリミッタで発生するような検波性能の劣化はない。
【００２９】
なお、実施の形態１では、ＩＦサンプリングの例を示したが、Ａ／Ｄコンバータを複素乗算回路の後ろのＩ／Ｑチャネル毎に設置することで、ベースバンドサンプリングの構成でも同様の効果を得ることができる。その場合には複素乗算器１０５をアナログ回路のミキサー回路に置き換えて、ＮＣＯ１０６をＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌ  Ｏｓｃｉｌｌａｔｏｒ）に置き換えた構成になる。ＡＧＣ制御値設定１０３のループもアナログ回路で構成可能であるが、Ａ／Ｄ変換後の信号より平均振幅算出部１０２の平均振幅計算を行う構成も可能である。
【００３０】
以上説明した通り、実施の形態１による受信機は、スペクトル拡散された受信信号を複素乗算する複素乗算器と、上記複素乗算器により複素乗算された受信信号の符号ビットを出力する符号ビット抜き出し部と、上記符号ビット抜き出し部から出力される受信信号の符号ビットと、スペクトル拡散コード（ＰＮコード）のレプリカコードとの相関演算により、同期検出したコード位相を出力する同期系処理部と、上記同期系処理部から入力されるコード位相に基づいて、複素乗算器により複素乗算された受信信号を検波する検出系処理部と、を備えたことを特徴とする。
【００３１】
このように、同期系には受信信号の符号ビットを渡し、検波系には全受信信号ビットを渡す処理を行うことにより、振幅変動に起因する同期の誤検出を低減するとともに、検波性能の劣化を抑えることができる。
【００３２】
実施の形態２．
実施の形態１による受信機はＳＳ受信機を想定していたが、ＳＳ方式以外の通信方式にも適用できる。通信形態によっては、図３に示すような同期捕捉・追尾用に、既知信号（パイロット信号）を一定周期で挿入する場合がある。図２はパイロット信号を一定周期で挿入する場合の、本発明に係る実施の形態２による受信機の構成を示す図である。
【００３３】
図２において、実施の形態２の受信機は、Ｄ／Ａコンバータ２０４と、Ａ／Ｄコンバータ２０１と、ディジタル回路２００を備えている。ディジタル回路２００は、平均振幅算出部２０２と、ＡＧＣ制御値設定部２０３と、複素乗算器２０５と、ＮＣＯ（Ｎｕｍｅｒｉｃａｌ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）２０６と、符号ビット抜き出し部２０７と、相関器２０８と、同期検出部２１０と、ビット同期・フレーム同期検出２１１と、周波数偏差・位相算出部２１２と、データビット検波部２１３と、パイロット信号レプリカ生成部２０９を備えている。
なお、図６と同様、実施の形態１の受信機は、外部からのスペクトル拡散処理された信号を受信する受信アンテナと、受信アンテナにて受信されたＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）信号を低周波のＩＦ（Ｉｎｔｅｒｍｅｄｉａｔｅ  Ｆｒｅｑｕｅｎｃｙ）信号に周波数変換するＲＦ／ＩＦ回路を備えているが、ここでは図示及び詳細な説明を省く。
【００３４】
図示しない受信アンテナで受信した信号は、ＲＦ／ＩＦ回路を経由してＡ／Ｄコンバータ２０１に入力される。Ａ／Ｄコンバータ２０１は、Ｎｂｉｔ出力であるとする。平均振幅算出部２０２は、Ａ／Ｄ変換されたＮｂｉｔのＡ／Ｄコンバータ２０１の出力より受信信号の平均振幅を演算する。ＡＧＣ制御値設定部２０３は、平均振幅算出部２０２で求めた平均振幅値に基づいて、図示しないＲＦ／ＩＦ回路の可変減衰器を制御するための制御値を設定する。
勿論、平均振幅算出部２０２、ＡＧＣ制御値設定部２０３はディジタル回路で構成しているが、アナログ回路で構成することも可能である。
【００３５】
Ｄ／Ａコンバータ２０４は、ＡＧＣ制御値設定部２０３が生成したＡＧＣ制御情報をＤ／Ａ変換して、図示しないＲＦ／ＩＦ回路に出力する。複素乗算器２０５は、ＮＣＯ２０６の出力する複素正弦波と、Ａ／Ｄコンバータ２０１のＡ／Ｄ変換後の信号を複素乗算する。
なお、実施の形態２では、ＩＦサンプリングを想定しており、ＮＣＯ２０６の出力は、ＩＦ周波数の複素正弦波である。複素信号は実数成分を示すＩチャネルと虚数成分を示すＱチャネルから成る。複素乗算後のＩ／ＱチャネルはそれぞれＭｂｉｔの信号であるとする。
【００３６】
符号ビット抜き出し部２０７は、複素乗算器２０５の複素乗算器出力のＭｂｉｔのうち、符号ビットを取り出す。Ａ／Ｄコンバータの出力が２の補数であれば、ＭＳＢ（Ｍｏｓｔ  Ｓｉｇｎｉｆｉｃａｎｔ  Ｂｉｔ）が符号ビットに相当する。パイロット信号レプリカ生成部２０９は、パイロット信号と同じレプリカコードを有するパイロット信号レプリカを生成する。同期系２０８は相関器であり、パイロット信号レプリカ生成部２０９からのパイロット信号レプリカと、符号ビット抜き出し部２０７の出力するＩ／Ｑチャネル毎の受信信号の符号ビットとの、相関演算を実施する。
【００３７】
パイロット信号レプリカ生成部２０９はＲＯＭで実装できる。同期検出部２１０は、複素相関値の振幅が最大になるタイミングを検出し、その最大値が同期判定閾値以上であれば同期したと判定する。この相関値が最大になるタイミングからパイロット信号が到来するタイミングが判明する。
【００３８】
ビット同期・フレーム同期検出部２１１は、パイロット信号の同期情報からビット同期タイミングやフレーム同期タイミングを算出する。周波数偏差・位相検出部２１２は、同期検出部２１０で検出した複素相関値の振幅が最大になる複素相関値を取り込む。受信アンテナで受信した信号にはパイロット信号が周期的に挿入されているため、ビット同期・フレーム同期検出部２１１は、上記複素相関値の位相変動を算出することで周波数偏差を求める。この求めた周波数偏差はＮＣＯ２０６に入力されて、周波数偏差が補正される。
【００３９】
データビット検波部２１３は、パイロット信号から検出した同期タイミングからデータ伝送している期間を特定し、ビット同期・フレーム同期検出部２１１の算出したビット同期タイミングやフレーム同期タイミングの情報を用いて、データビットの検波を実施する。
【００４０】
なお、パイロット信号の領域は、データ伝送をしない、もしくはデータ伝送する場合でも低レートの制御情報を伝送する場合が多く、その場合にはパイロット信号の領域のみＳＳ受信機と同様の変調が実施されても良い。
【００４１】
また、パイロット信号の領域は、データ伝送ほどの高速伝送が求められず、確実に伝送される必要があるため、ＢＰＳＫやＱＰＳＫといった変調方式が用いられることから、１６ＱＡＭのような多値変調は使用されない。
勿論、パイロット信号はＢＰＳＫやＱＰＳＫ等の定包絡線変調であるので、データ領域で１６ＱＡＭのような変調を用いた場合には、パイロット信号とデータ領域の境界で振幅が変動する可能性があるが、実施の形態２の構成により、検波性能の劣化は無く、同期の誤検出は抑圧できる。
【００４２】
また、パイロット信号とデータ信号で送信電力を変える場合があるが、そのような場合においても、実施の形態２の構成により、検波性能の劣化が無く、同期の誤検出は抑圧できる。
【００４３】
以上説明した通り、実施の形態２による受信機は、既知コード系列のパイロット信号が周期的に挿入された受信信号を複素乗算する複素乗算器と、上記複素乗算器により複素乗算された受信信号の符号ビットを出力する符号ビット抜き出し部と、上記符号ビット抜き出し部から出力される受信信号の符号ビットと、パイロット信号のレプリカコードとの相関演算により、パイロット信号の同期タイミングを出力する同期系処理部と、上記同期系処理部から入力される同期タイミングに基づいて、複素乗算器により複素乗算された受信信号における、データ伝送期間を特定し、データビットを検波する検出系処理部と、を備えたことを特徴とする。
【００４４】
このように周期的に挿入されるパイロット信号を利用して、同期タイミングからデータ伝送している期間を特定し、データビットを検波する際に、同期系には受信信号の符号ビットを渡し、検波系には全受信信号ビットを渡す処理を行うことで、振幅変動に起因する同期の誤検出を低減するとともに、検波性能の劣化を抑えることができる。
【００４５】
実施の形態３．
ハードリミッタや１ｂｉｔＡ／Ｄを用いた場合は、前述の通り、低Ｃ／Ｎ下では約１．１ｄＢ程度の検波性能の劣化がある。しかし、高Ｃ／Ｎ下であれば約３ｄＢ程度の同期性能、検波性能の改善が見込まれる。このことを利用して、この発明に係る実施の形態３による受信機は、Ｃ／Ｎを測定する機能を追加して、Ｃ／Ｎの測定値に応じて同期系、検波系へ渡すビット数を調整することで、同期性能と検波性能を向上させることを特徴とする。
【００４６】
実施の形態３による受信機は、実施の形態１の構成において、Ｃ／Ｎ算出部５０１と、ビット選択部Ａ５０２と、ビット選択部Ｂ５０３を備えたことを特徴とする。ビット選択部Ａ５０２は、実施の形態１の符号ビット抜き出し部１０７を置き換えたものである。図４は、実施の形態３による受信機の構成を示す図である。図中、図１と同一符号のものは同一相当のものであり、ここでは説明を略す。
【００４７】
図において、Ｃ／Ｎ算出部５０１は、相関器１０９が出力する複素相関値を振幅もしくは電力換算することで、図５に示す遅延プロファイルを生成する。また、Ｃ／Ｎ算出部５０１は、生成した遅延プロフィルから雑音成分の電力を求めて、相関ピーク値から雑音電力分を除去することで信号成分の電力を求める。また、Ｃ／Ｎ算出部５０１は、求めた信号成分の電力から求めた逆拡散後の信号のＳ／Ｎから、処理利得分を除くことでＣ／Ｎ値を求め、ビット選択部Ａ５０２及びビット選択部Ｂ５０３に出力する。
【００４８】
ビット選択部Ａ５０２は、予めＣ／Ｎ値に応じたビット数の対応テーブルＡが設定されている。ビット選択部Ａ５０２は、Ｃ／Ｎ算出部５０１で求めたＣ／Ｎ値に応じて、上記テーブルＡに基づいてビット数を選択し、複素乗算器１０５の出力信号から選択したビット数分を取り出して、相関器１０９に入力する。例えば、Ｃ／Ｎが低い場合に符号ビットのみを用いるとＳ／Ｎが約１．１ｄＢ低下するため、それによる同期性能の低下により同期が維持できないような所定閾値以下のＣ／Ｎ値であれば、複素乗算器１０５の出力について、相関器１０９に入力するビット量を増大させるようにビット数を選択する。
【００４９】
また、検波系のビット選択部Ａ５０３は、予めＣ／Ｎ値に応じたビット数の対応テーブルＢが設定されている。ビット選択部Ｂ５０３は、Ｃ／Ｎ算出部５０１で求めたＣ／Ｎ値に応じて、上記テーブルＢに基づいてビット数を選択し、複素乗算器１０５の出力信号から選択したビット数分を取り出して、相関器１１２に入力する。例えば、Ｃ／Ｎ値が所定閾値以上の良好な値である場合に、複素乗算器１０５の出力について、符号ビットのみを相関器１１２に入力して検波に用いるように選択することで、検波性能を最大で３ｄＢ改善する選択処理を行う。また、Ｃ／Ｎ値が所定閾値より小さく良好な値ではない場合、複素乗算器１０５の出力をそのまま相関器１１２に入力して検波に用いるように選択処理を行う。
【００５０】
勿論、実施の形態３で説明したＣ／Ｎ値に応じて同期系、検波系へ渡すビット数を調整する構成は、実施の形態２で説明したＳＳ以外の受信機にも適用可能である。
【００５１】
以上説明した通り、実施の形態３による受信機は、スペクトル拡散された受信信号を複素乗算する複素乗算器と、搬送波電力対雑音電力比を算出するＣ／Ｎ算出部と、上記Ｃ／Ｎ算出部の算出した搬送波電力対雑音電力比に応じてビット数を選択し、上記複素乗算器により複素乗算された受信信号から、当該選択したビット数分の信号を取り出して出力する第１のビット選択部と、上記Ｃ／Ｎ算出部の算出した搬送波電力対雑音電力比に応じてビット数を選択し、上記複素乗算器により複素乗算された受信信号から、当該選択したビット数分の信号を取り出して出力する第２のビット選択部と、上記第１のビット選択部の出力信号と、スペクトル拡散コード（ＰＮコード）のレプリカコードとの相関演算により、同期検出したコード位相を出力する同期系処理部と、上記同期系処理部から入力されるコード位相に基づいて、上記第１のビット選択部の出力信号を検波する検出系処理部と、を備えたことを特徴とする。これによって、実施の形態１に比べて、同期性能と検波性能をより向上させることができる。
【００５２】
なお、実施の形態１乃至３では、無線通信への適用例を挙げて受信機を説明したが、パイロット信号を周期的に伝送し、多ビット出力のＡ／Ｄコンバータを用いる通信システム全般に適用することが可能である。特に、高速伝送が進む有線光通信の受信機についても、実施の形態２の構成を持つものがあって適用が可能である。
【符号の説明】
【００５３】
１０１  Ａ／Ｄコンバータ、１０２  平均振幅算出部、１０３  ＡＧＣ制御値設定部、１０４  Ｄ／Ａコンバータ、１０５  複素乗算器、１０６  ＮＣＯ、１０７  符号ビット抜き出し部、１０８  同期系処理部、１０９  相関器、１１０  コード同期捕捉・追尾部、１１１  キャリア同期捕捉・追尾部、１１２  相関器、１１３  検波系処理部、２０１  Ａ／Ｄコンバータ、２０２  平均振幅算出部、２０３  ＡＧＣ制御値設定部、２０４  Ｄ／Ａコンバータ、２０５  複素乗算器、２０６  ＮＣＯ、２０７  符号ビット抜き出し部、２０８  相関器、２０９  パイロット信号レプリカ、２１０  同期検出部、２１１  ビット同期・フレーム同期検出部、２１２  周波数偏差・位相算出部、２１３  データビット検出部、５０１  Ｃ／Ｎ算出部、５０２  ビット選択部Ａ、５０３  ビット選択部Ｂ。
【図１】
2012199893.tif 000003
【図２】
2012199893.tif 000004
【図３】
2012199893.tif 000005
【図４】
2012199893.tif 000006
【図５】
2012199893.tif 000007
【図６】
2012199893.tif 000008