(57)【要約】      （修正有）【課題】視野角特性に優れ、表示品位の良好な横電界方式の液晶表示装置を提供する。【解決手段】第１基板ＡＲと、第２基板ＣＴと、第１基板ＡＲと第２基板ＣＴとの間に保持された液晶層ＬＱと、マトリクス状に配置された画素からなる表示エリアとを備え、第１基板ＡＲは、各画素に配置されたトップゲート型のスイッチング素子と、スイッチング素子を覆う第１絶縁膜２５と、第１絶縁膜２５の上において複数の前記画素にわたって配置された第１電極Ｅ１と、第１電極Ｅ１を覆う第２絶縁膜２６と、第２絶縁膜２６の上において各画素に配置され、スイッチング素子に接続され、第１電極Ｅ１と対向するスリットが形成された第２電極Ｅ２とを備えた液晶表示装置。【選択図】図３
2012137684.tif 000002
【特許請求の範囲】
【請求項１】
第１基板と、第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、マトリクス状に配置された画素からなる表示エリアと、を備え、
前記第１基板は、
各画素に配置されたトップゲート型のスイッチング素子と、
前記スイッチング素子を覆う第１絶縁膜と、
前記第１絶縁膜の上において複数の前記画素にわたって配置された第１電極と、
前記第１電極を覆う第２絶縁膜と、
前記第２絶縁膜の上において各画素に配置され、前記スイッチング素子に接続され、前記第１電極と対向するスリットが形成された第２電極と、を備えた液晶表示装置。
【請求項２】
前記第２絶縁膜の膜厚は、５００ｎｍ以下である請求項１記載の液晶表示装置。
【請求項３】
前記スイッチング素子は、ポリシリコンにより形成された半導体層を備える請求項１記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、液晶表示装置に関する。
【背景技術】
【０００２】
近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力などの特徴を生かして、各種分野に適用されている。このような液晶表示装置は、一対の基板間に液晶層を保持した構成であり、画素電極とコモン電極との間の電界によって液晶層を通過する光に対する変調率を制御し、画像を表示するものである。
【０００３】
このような液晶表示装置において、広視野角化の観点から、横電界（フリンジ電界も含む）を利用した構造が特に注目されている。
【０００４】
In-Plane Switching（ＩＰＳ）モードや、Fringe Field Switching（ＦＦＳ）モードなどの横電界方式の液晶表示装置は、アレイ基板に形成された画素電極と共通電極とを備え、アレイ基板の主面に対してほぼ平行な横電界で液晶分子をスイッチングするように構成されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−６６３９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
この発明は、視野角特性に優れ、表示品位の良好な横電界方式の液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
実施形態による液晶表示装置は、第１基板と、第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、マトリクス状に配置された画素からなる表示エリアと、を備え、前記第１基板は、各画素に配置されたトップゲート型のスイッチング素子と、前記スイッチング素子を覆う第１絶縁膜と、前記第１絶縁膜の上において複数の前記画素にわたって配置された第１電極と、前記第１電極を覆う第２絶縁膜と、前記第２絶縁膜の上において各画素に配置され、前記スイッチング素子に接続され、前記第１電極と対向するスリットが形成された第２電極と、を備える。
【図面の簡単な説明】
【０００８】
【図１】実施形態の液晶表示装置の一構成例を説明するための図である。
【図２】図１に示す液晶表示装置の表示画素の一構成例を説明するための図である。
【図３】図２に示す表示画素の画素スイッチの一構成例を説明するための断面図である。
【図４】比較例の画素スイッチの一構成例を説明するための図である。
【図５】焼き付きの発生状況を測定した結果の一例を示す図である。
【発明を実施するための形態】
【０００９】
以下、この発明の一実施形態に係る液晶表示装置について図面を参照して説明する。ここでは、一方の基板に第１電極及び第２電極を備え、これらの間に形成される横電界（基板の主面にほぼ平行な電界）を主に利用して液晶分子をスイッチングする液晶モードとして、ＦＦＳモードの液晶表示装置を例に説明する。
【００１０】
本実施形態に係る液晶表示装置は、アクティブマトリクスタイプの液晶表示装置であって、液晶表示パネルＬＰＮを備えている。この液晶表示パネルＬＰＮは、アレイ基板（第１基板）ＡＲと、アレイ基板ＡＲに対向して配置された対向基板（第２基板）ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えている。
【００１１】
液晶表示パネルＬＰＮは、画像を表示する表示エリア（アクティブエリア）ＤＳＰを備えている。この表示エリアＤＳＰは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数）。
【００１２】
アレイ基板ＡＲは、ガラス板や石英板などの光透過性を有する絶縁基板２０を用いて形成されている。すなわち、このアレイ基板ＡＲは、表示エリアＤＳＰにおいて、絶縁基板２０の上に、各画素ＰＸの行方向Ｈに沿ってそれぞれ延出したｎ本のゲート線Ｙ（Ｙ１〜Ｙｎ）、各画素ＰＸの列方向Ｖに沿ってそれぞれ延出したｍ本のソース線Ｘ（Ｘ１〜Ｘｍ）、各画素ＰＸにおいてゲート線Ｙとソース線Ｘとの交差部を含む領域に配置されたｍ×ｎ個のスイッチング素子Ｗ、表示エリアＤＳＰの全体にわたって配置された第１電極Ｅ１、各画素ＰＸに配置された第２電極Ｅ２などを備えている。
【００１３】
ゲート線Ｙは、ゲート絶縁膜２２を介してソース線Ｘに交差している。このようなゲート線Ｙ及びソース線Ｘは、例えばモリブデン、アルミニウム、タングステン、チタンなどの導電材料によって形成されている。
【００１４】
スイッチング素子Ｗは、例えば、薄膜トランジスタ（ＴＦＴ）によって構成されている。スイッチング素子Ｗの半導体層は、例えば、ポリシリコンやアモルファスシリコンなどによって形成可能であり、ここではポリシリコンによって形成されている。
【００１５】
スイッチング素子Ｗの半導体層ＳＣは、絶縁基板２０上に配置されている。半導体層ＳＣはゲート絶縁膜２２に覆われ、ゲート絶縁膜２２を介して、スイッチング素子Ｗのゲート電極ＷＧと対向するように配置されている。このゲート絶縁膜２２は、例えば窒化シリコン（ＳｉＮ）、酸化シリコン（ＳｉＯ）、あるいはＴＥＯＳなどの無機系材料によって形成されている。
【００１６】
スイッチング素子Ｗのゲート電極ＷＧは、ゲート線Ｙに電気的に接続されている（あるいはゲート絶縁膜２２上においてゲート線Ｙと一体的に形成されている）。ゲート線Ｙ及びゲート電極ＷＧは、同一材料を用いて同一工程で形成可能である。
【００１７】
ゲート電極ＷＧ形成後にイオンドーピングを行うことにより、半導体層ＳＣのうちゲート電極ＷＧ直下を除いた部分が活性化されて高導電状態となり、薄膜トランジスタのソース電極ＷＳおよびドレイン電極ＷＤとの電気的に接続される。
【００１８】
ゲート線Ｙ及びゲート電極ＷＧは、層間絶縁膜２４によって覆われている。層間絶縁膜２４は、窒化シリコン（ＳｉＮ）や酸化シリコン（ＳｉＯ）などによって形成され、その膜厚は２００ｎｍ〜７００ｎｍ程度である。
【００１９】
スイッチング素子Ｗのソース電極ＷＳは、層間絶縁膜２４の上に配置されている。ソース電極ＷＳは、ソース線Ｘに電気的に接続される（あるいはソース線Ｘと一体的に形成される）とともに、ゲート絶縁膜２２および層間絶縁膜２４に設けられたコンタクトホールＣＨ１において半導体層ＳＣにコンタクトしている。
【００２０】
スイッチング素子Ｗのドレイン電極ＷＤは、コンタクトホールＣＨ３において第２電極Ｅ２に電気的に接続されるとともに、ゲート絶縁膜２２および層間絶縁膜２４に設けられたコンタクトホールＣＨ２においてソース電極ＷＳから離れて半導体層ＳＣにコンタクトしている。半導体層ＳＣにおいて、ソース電極ＷＳにコンタクトした領域とドレイン電極ＷＤにコンタクトした領域との間は、チャネルＣＨＮとして機能する。
【００２１】
ソース線Ｘ、ソース電極ＷＳ及びドレイン電極ＷＤは、同一材料を用いて同一工程で形成可能である。ソース線Ｘ、ソース電極ＷＳ及びドレイン電極ＷＤは、第１絶縁膜２５によって覆われている。この第１絶縁膜２５は、パッシベーション膜として機能し、例えば窒化シリコン（ＳｉＮ）などの無機系材料によって形成されている。
【００２２】
このように、本実施形態においては、スイッチング素子Ｗとして、ゲート電極ＷＧが半導体層ＳＣよりも上側（液晶層ＬＱ側）にあり、半導体層ＳＣのチャネルＣＨＮが下側（絶縁基板２０側）にある構造のトップゲート型の薄膜トランジスタを用いている。
【００２３】
第１電極Ｅ１は、第１絶縁膜２４の上において表示エリア全体にわたって配置されている。すなわち、第１電極Ｅ１は、各画素ＰＸに対応して配置されるとともに画素ＰＸ間にも配置された概ねベタ状であり、ゲート線Ｙ及びソース線Ｘを覆うように配置されている。このような第１電極Ｅ１は、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの光透過性を有する導電材料によって形成されている。
【００２４】
図２及び図３に示した実施形態においては、第１電極Ｅ１は、概ねスイッチング素子Ｗも覆うように配置されているが、第２電極Ｅ２とスイッチング素子Ｗのドレイン電極ＷＤとが電気的に接続する領域には開口部ＡＰが形成されている。
【００２５】
第１電極Ｅ１は第２絶縁膜２６によって覆われている。第２絶縁膜２６は、第１絶縁膜２４と同様に、パッシベーション膜として機能し、例えば窒化シリコン（ＳｉＮ）などの無機系材料によって形成されている。
【００２６】
第２電極Ｅ２は、第２絶縁膜２６の上において各画素ＰＸに配置されている。すなわち、各第２電極Ｅ２は、第２絶縁膜２６を介して第１電極Ｅ１と対向している。第２電極Ｅ２は、各画素ＰＸにおいて画素形状に対応した島状、例えば、四角形の面状に形成されている。
【００２７】
また、第２電極Ｅ２には、第１電極Ｅ１と対向する複数のスリットＳＬが形成されている。スリットＳＬは、例えば概ね長方形状あるいは長円形状に形成されている。図２に示した例では、このスリットＳＬは、その長軸Ｌが行方向Ｈ及び列方向Ｖと非平行となるように形成されている。このような複数のスリットＳＬは、列方向Ｖに並んでいる。
【００２８】
図２及び図３に示した実施の形態においては、第２電極Ｅ２は、第１絶縁膜２４及び第２絶縁膜２６を貫通するコンタクトホールＣＨ３及び第１電極Ｅ１の開口部ＡＰを介してスイッチング素子Ｗのドレイン電極ＷＤにコンタクトしている。第２電極Ｅ２は、第１電極Ｅ１と同様に、例えばＩＴＯやＩＺＯなどの光透過性を有する導電材料によって形成されている。第２電極Ｅ２は、第１配向膜ＡＬ１によって覆われている。この第１配向膜ＡＬ１は、例えばポリイミドによって形成されている。
【００２９】
各ゲート線Ｙは、表示エリア外に引き出され、コントローラＣＮＴによって制御されるゲートドライバＹＤに接続されている。各ソース線Ｘは、表示エリア外に引き出され、コントローラＣＮＴによって制御されるソースドライバＸＤに接続されている。第１電極Ｅ１には、コントローラＣＮＴなどから供給されたコモン電圧ＶＣＯＭが印加されている。
【００３０】
ゲートドライバＹＤは、コントローラＣＮＴによる制御に基づいてｎ本のゲート線Ｙに順次走査信号（駆動信号）を供給する。また、ソースドライバＸＤは、コントローラＣＮＴによる制御に基づいて各行のスイッチング素子Ｗが走査信号によってオンするタイミングでｍ本のソース線Ｘにそれぞれ映像信号（駆動信号）を供給する。各行の第２電極Ｅ２は、第１電極Ｅ１の電位に対して、対応するスイッチング素子Ｗを介して供給される映像信号に応じた画素電位にそれぞれ設定される。
【００３１】
一方、対向基板ＣＴは、ガラス板や石英板などの光透過性を有する絶縁基板３０を用いて形成されている。特に、カラー表示タイプの液晶表示装置においては、図３に示したように、対向基板ＣＴは、絶縁基板３０の内面（すなわち液晶層ＬＱに対向する側）に、各画素ＰＸを区画するブラックマトリクス３２、ブラックマトリクス３２によって囲まれた各画素ＰＸに配置されたカラーフィルタ層３４などを備えている。また、対向基板ＣＴは、さらに、カラーフィルタ層３４の表面の凹凸を平坦化するように比較的厚い膜厚で配置されたオーバーコート層などを備えて構成してもよい。
【００３２】
ブラックマトリクス３２は、絶縁基板３０上において、アレイ基板ＡＲに設けられたゲート線Ｙやソース線Ｘ、さらにはスイッチング素子Ｗなどの配線部に対向するように配置されている。このブラックマトリクス３２は、例えば黒色に着色された着色樹脂によって形成されている。
【００３３】
カラーフィルタ層３４は、絶縁基板３０上に配置され、互いに異なる複数の色、例えば赤色、青色、緑色といった３原色にそれぞれ着色された着色樹脂によって形成されている。赤色着色樹脂、青色着色樹脂、及び緑色着色樹脂は、それぞれ赤色画素、青色画素、及び緑色画素に対応して配置されている。
【００３４】
このようなカラーフィルタ層３４は、第２配向膜ＡＬ２によって覆われている。この第２配向膜ＡＬ２は、たとえばポリイミドによって形成されている。
【００３５】
上述したようなアレイ基板ＡＲと対向基板ＣＴとは、それぞれの第１配向膜ＡＬ１及び第２配向膜ＡＬ２が対向するように配置されている。このとき、アレイ基板ＡＲと対向基板ＣＴとの間には、図示しないスペーサ（例えば、樹脂材料によって一方の基板と一体的に形成された柱状スペーサ）が配置され、これにより、所定のギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、所定のギャップが形成された状態でシール材によって貼り合わせられている。
【００３６】
液晶層ＬＱは、これらのアレイ基板ＡＲの第１配向膜ＡＬ１と対向基板ＣＴの第２配向膜ＡＬ２との間に形成されたギャップに封入された液晶分子ＬＭを含む誘電率異方性が正の液晶組成物によって構成されている。
【００３７】
第１配向膜ＡＬ１及び第２配向膜ＡＬ２は、液晶層ＬＱに含まれる液晶分子ＬＭの配向を規制するようにラビング処理されている。液晶分子ＬＭは、第１配向膜ＡＬ１及び第２配向膜ＡＬ２による規制力によってホモジニアス配向されている。第１配向膜ＡＬ１及び第２配向膜ＡＬ２のラビング方向Ｓは、スリットＳＬの長軸Ｌに対して非平行且つ非直角の方向である。
【００３８】
透過型の液晶表示パネルＬＰＮを備えた液晶表示装置は、さらに、液晶表示パネルＬＰＮに対してアレイ基板ＡＲ側に配置された照明ユニットすなわちバックライトユニットＢＬを備えている。バックライトユニットＢＬは制御回路ＣＮＴにより動作を制御され、アレイ基板ＡＲ側から液晶表示パネルＬＰＮを照明する。このようなバックライトユニットＢＬとしては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。
【００３９】
また、この液晶表示装置は、液晶表示パネルＬＰＮの一方の外面（すなわちアレイ基板ＡＲの液晶層ＬＱと接する面とは反対の面）に設けられた光学素子ＯＤ１を備え、また、液晶表示パネルＬＰＮの他方の外面（すなわち対向基板ＣＴの液晶層ＬＱと接する面とは反対の面）に設けられた光学素子ＯＤ２を備えている。
【００４０】
これらの光学素子ＯＤ１及びＯＤ２は、それぞれ偏光板を含み、例えば第１電極Ｅ１と第２電極Ｅ２との間に電位差が形成されていない（つまり、第１電極Ｅ１と第２電極Ｅ２との間に電界が形成されていない）無電界時において、液晶表示パネルＬＰＮの透過率が最低となる（つまり、黒色画面を表示する）ノーマリーブラックモードを実現している。
【００４１】
すなわち、このような液晶表示装置においては、無電界時には、液晶分子ＬＭは、その長軸Ｄが第１配向膜ＡＬ１及び第２配向膜ＡＬ２のラビング方向Ｓと平行な方位を向くように配向されている。このような状態では、バックライトユニットＢＬからのバックライト光は、光学素子ＯＤ１を透過した後、液晶表示パネルＬＰＮを透過し、光学素子ＯＤ２に吸収される（黒色画面表示）。
【００４２】
第１電極Ｅ１と第２電極Ｅ２との間に電位差が形成された場合（つまり、第２電極Ｅ２に第１電極Ｅ１とは異なる電位の電圧が印加された電圧印加時）には、第１電極Ｅ１と第２電極Ｅ２との間に横電界（フリンジ電界）が形成される。この横電界は、スリットＳＬを介してその長軸Ｌに対して直交する方位に形成される。
【００４３】
このとき、液晶分子ＬＭの配向状態は、その長軸Ｄがラビング方向Ｓから横電界に平行な方向を向くように変化する。このように、液晶分子ＬＭの長軸Ｄの方位がラビング方向Ｓから変化すると、液晶層ＬＱを透過する光に対する変調率が変化する。このため、バックライトユニットＢＬから出射され液晶表示パネルＬＰＮを透過したバックライト光の一部は、第２光学素子ＯＤ２を透過する（白色画面表示）。このようにして選択的にバックライト光を液晶表示パネルＬＰＮで選択的に透過し、画像を表示する。
【００４４】
上述した本実施の形態における液晶表示パネルＬＰＮの構造は、第１電極Ｅ１を挟んで上側（すなわち対向基板側）が画素ＰＸを構成する液晶駆動部、下側（すなわちバックライト側）がスイッチング素子Ｗ、ゲート線Ｙ、ソース線Ｘなどの駆動制御部あるいは配線部というように、完全に電気的に分離（シールド）されている。
【００４５】
このような構造によれば、ゲート線Ｙやソース線Ｘに駆動信号が供給されても、その影響（寄生容量によるカップリング等）が液晶駆動部に及ぶことが無く、カップリングによるクロストーク等を抑制することが可能であり、高品質な画像を得ることができる。
【００４６】
上記のように、本実施形態では、スイッチング素子Ｗとしてトップゲート型の薄膜トランジスタを採用している。これは、ボトムゲート型の薄膜トランジスタ構造、すなわちスイッチング素子Ｗのゲート電極ＷＧが半導体層ＳＣより下側（絶縁基板２０側）にある構造（図４に示す）の薄膜トランジスタを採用した場合の解析に基づいている。以下、本願発明者らの解析について述べる。
【００４７】
本願発明者らは、図４に示すようなボトムゲート型の薄膜トランジスタをスイッチング素子Ｗとして備える液晶表示装置を試作した。  
ボトムゲート型のスイッチング素子Ｗの半導体層は、例えば、ポリシリコンやアモルファスシリコンなどによって形成可能であり、ここではアモルファスシリコンによって形成されている。
【００４８】
また、スイッチング素子Ｗのゲート電極ＷＧは、ゲート線Ｙに電気的に接続されている（あるいは絶縁基板２０の上においてゲート線Ｙと一体的に形成されている）。ゲート線Ｙ及びゲート電極ＷＧは、同一材料を用いて同一工程で形成可能である。このようなゲート線Ｙ及びゲート電極ＷＧは、ゲート絶縁膜２２によって覆われている。このゲート絶縁膜２２は、例えば窒化シリコン（ＳｉＮ）などの無機系材料によって形成されている。
【００４９】
ソース線Ｘは、ゲート絶縁膜２２の上に配置されている。また、スイッチング素子Ｗの半導体層ＳＣは、ゲート絶縁膜２２の上においてゲート電極ＷＧと対向するように配置されている。
【００５０】
スイッチング素子Ｗのソース電極ＷＳ及びドレイン電極ＷＤは、ゲート絶縁膜２２の上に配置されている。ソース電極ＷＳは、ソース線Ｘに電気的に接続される（あるいはソース線Ｘと一体的に形成される）とともに、半導体層ＳＣにコンタクトしている。ドレイン電極ＷＤは、第２電極Ｅ２に電気的に接続されるとともに、ソース電極ＷＳから離れて半導体層ＳＣにコンタクトしている。半導体層ＳＣにおいて、ソース電極ＷＳにコンタクトした領域とドレイン電極ＷＤにコンタクトした領域との間は、チャネルＣＨＮとして機能する。
【００５１】
ソース線Ｘ、ソース電極ＷＳ及びドレイン電極ＷＤは、同一材料を用いて同一工程で形成可能である。このような半導体層ＳＣ、ソース線Ｘ、ソース電極ＷＳ及びドレイン電極ＷＤは、第１絶縁膜２５によって覆われている。
【００５２】
このように、試作した液晶表示装置では、スイッチング素子Ｗとして、ゲート電極ＷＧが下側（絶縁基板２０側）にあり、チャネル（半導体層ＳＣでソース・ドレイン間の電流が流れる部分）が上側（液晶層ＬＱ側）にある構造のボトムゲート型の薄膜トランジスタを適用している。
【００５３】
上記のようなボトムゲート型の薄膜トランジスタを備える液晶表示装置を実際に駆動してみたところ、コモンシールド電極（第１電極Ｅ１）による焼き付き改善効果は得られず、むしろ顕著な焼き付きが観察された。
【００５４】
発明者らは、解析の結果、ゲート線Ｙの選択時にコモンシールド電極（第１電極Ｅ１）の電位によって半導体層ＳＣのチャネルＣＨＮでのキャリア発生が妨げられ、薄膜トランジスタの閾値ＶＴが正側にシフトし、薄膜トランジスタの充電能力が著しく低下するためであることを見出した。
【００５５】
第１電極Ｅ１および第２電極Ｅ２により液晶層ＬＱには１フレーム期間毎に反転する正極性又は負極性の電圧が印加されるが、このうち特に正極性側において薄膜トランジスタの充電能力が低下する。これは、正極性側はソース（信号）電位に対して薄膜トランジスタのオン電位（ソース−ドレイン間が導通する電位）が低く、閾値ＶＴが正側にシフトしたときのオン電流（ソース−ドレイン間が導通に流れる電流）の低下が著しいためである。このため、液晶層ＬＱに保持される電圧の正負平均（直流成分）は、負側にシフトすることになり、液晶層ＬＱに不要な直流電圧が印加されて、焼き付きが顕著になったと考えられる。
【００５６】
発明者らは上記の解析結果に基づいて、薄膜トランジスタのゲート電極ＷＧと半導体層ＳＣのチャネルＣＨＮとの上下関係を入れ替えて、チャネルＣＨＮを下側（絶縁基板２０側）に配置することによりコモンシールド電極（第１電極Ｅ１）からチャネルＣＨＮへの余分な電界の発生を抑えることができ、その結果、焼付きを改善できるのではないかと考察した。
【００５７】
上記考察を確認するため、発明者らは、実際に図３に示すようなトップゲート型にレイアウトした薄膜トランジスタを採用したＦＦＳモード液晶表示装置を試作した。その結果、トップゲート型の薄膜トランジスタを採用した液晶表示装置では確かに焼き付きは殆ど観測されなかった。これにより、トップゲート型薄膜トランジスタを用いることが焼き付き対策として有効であることが確認された。
【００５８】
さらに発明者らは、コモンシールド電極（第１電極Ｅ１）と薄膜トランジスタとの間にある第１絶縁膜２５の膜厚依存性についても調べた。具体的には、第１絶縁膜２５の膜厚を３００〜７００ｎｍの範囲で変化させ、図３に示すトップゲート型の薄膜トランジスタを備えたＦＦＳモード液晶表示装置と、図４に示すボトムゲート型の薄膜トランジスタを備えたＦＦＳモード液晶表示装置とをそれぞれ試作し、焼き付きの評価を行った。
【００５９】
図５に、評価結果の一例を示す。図５に示すように、ボトムゲート型の薄膜トランジスタを備える液晶表示装置においては、第１絶縁膜２５の膜厚を薄くするに従って焼き付きが顕著になっていくことが明らかになった。具体的には、第１絶縁膜２５の膜厚が６００ｎｍのときには、市松模様等の固定パターンを１２時間連続で表示させた場合にごく薄い焼き付きが視認され（図５の「○」）、第１絶縁膜２５の膜厚が５００ｎｍ以下では、固定パターンを１時間表示させた場合に顕著な焼き付きが視認された（図５の「×」）。
【００６０】
これは窒化シリコン（ＳｉＮ）等により形成された第１絶縁膜２５の膜厚が薄いほどチャネルＣＨＮがコモンシールド電極（第１電極Ｅ１）電位の影響をうけやすくなるためと考えられる。一方、トップゲート型の薄膜トランジスタを備える液晶表示装置においては、第１絶縁膜２５の膜厚によらず、市松模様等の固定パターンを１２時間連続で表示させた場合でも焼き付きはまったく視認されなかった（図５の「◎」）。
【００６１】
この評価結果からも、トップゲート型の薄膜トランジスタを採用することが焼き付きを回避することに効果的であることが確認された。すなわち、第１絶縁膜２５の膜厚が５００ｎｍ以下のときにトップゲート型の薄膜トランジスタをスイッチング素子Ｗとして採用することによる焼き付き改善効果が特に顕著に得られることがわかった。
【００６２】
以上のように、トップゲート型薄膜トランジスタを採用した液晶表示装置では、第１絶縁膜２５が薄くても焼き付きの無い良好な画質が得られた。これにより、第１絶縁膜２５の成膜時間を短縮することができ、製造時間の削減、材料使用量の低減によるコスト削減などの効果が得られる。
【００６３】
なお、第１絶縁膜２５の材質は窒化シリコン（ＳｉＮ）に限定されるわけではなく、例えば酸化シリコン（ＳｉＯ）や有機絶縁体薄膜（ＨＲＣなど）などであっても勿論かまわない。
【００６４】
上記のように、本実施形態によれば、視野角特性に優れ、表示品位の良好な横電界方式の液晶表示装置を提供することができる。特に、第１絶縁膜２５の膜厚が５００ｎｍ以下であるときに、表示品位の改善効果が顕著に得られる。
【００６５】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６６】
ＬＰＮ…液晶表示パネル、ＡＲ…アレイ基板、ＣＴ…対向基板、ＬＱ…液晶層、ＤＳＰ…表示エリア、ＰＸ…画素、Ｗ…スイッチング素子、Ｅ１…第１電極、Ｅ２…第２電極、ＳＣ…半導体層、ＷＧ…ゲート電極、ＷＳ…ソース電極、ＷＤ…ドレイン電極、ＣＨＮ…チャネル、ＡＰ…開口部、ＳＬ…スリット、ＣＮＴ…コントローラ、ＹＤ…ゲートドライバ、ＸＤ…ソースドライバ、２０…絶縁基板、２２…ゲート絶縁膜、２４…層間絶縁膜、２５…第１絶縁膜、２６…第２絶縁膜、３０…絶縁基板。
【図１】
2012137684.tif 000003
【図２】
2012137684.tif 000004
【図３】
2012137684.tif 000005
【図４】
2012137684.tif 000006
【図５】
2012137684.tif 000007