(57)【要約】      （修正有）【課題】サブストレート上に交差した導電あるいは半導電アクセス・ラインのクロスバー・アレイを実現する。【解決手段】絶縁体４上の、サブストレート２に平行な平面に、導電あるいは半導電材料で実現された相互に平行な複数の第一のライン１１からなる第一のレベル２０のライン１１と、ライン１１上に、第一のライン１１に対して実質的に直角な、導電あるいは半導電材料で実現された相互に平行な複数の第二のライン１７からなる第二のレベル２１のライン１７とで構成され、サブストレート２上に、実質的に長方形の第一のキャビティを形成するステージと第一および第二のキャビティが相互に直角に交差して、その結果としてキャビティが形成されるよう、第一のキャビティに重ねて実質的に長方形の第二のキャビティを形成するステージを含む。【選択図】図２１
2012015497.tif 000002
【特許請求の範囲】
【請求項１】
サブストレート（２）上の交差導電あるいは半導電アクセス・ラインのクロスバー・アレイ（１９）の実現のための方法であって、クロスバー・アレイ（１９）は、
クロスバー・アレイ絶縁体（４）上の、サブストレート（２）に平行な平面にある、導電あるいは半導電材料で実現されて相互に平行な複数の第一のライン（１１）からなる第一のレベル（２０）のライン（１１）と、
第一のレベル（２０）のライン（１１）の上方にある、導電あるいは半導電材料で実現されて相互に平行な複数の第二のライン（１７）からなる第二のレベル（２１）のライン（１７）とからなり、
第二のライン（１７）は第一のライン（１１）に対して実質的に直角であり、前記方法は、
サブストレート（２）上に実質的に長方形の第一のキャビティ（１）を形成する（１０１）ステージ、
第一のキャビティ（１）に重ねた実質的に長方形の第二のキャビティ（６）を形成する（１０４）ステージ、このとき第一および第二のキャビティ（１、６）は直角に相互を横切り、結果として生じる一つのキャビティ（８Ｂ）を形成する、
結果として生じたキャビティ（８Ｂ）のベースを、第一のポリマー（Ｐ１）のラインおよび第二のポリマー（Ｐ２）のラインが交互に形成されたラインのアレイからなる第一のジブロック共重合体（９）の層によって覆うステージ、このときラインは、第二のキャビティ（６）の長さ（Ｌ６）に従って平行に設けられる、
第一の溝（Ｓ１）および第二のポリマー（Ｐ２）のラインが交互に形成されるよう、第一のポリマー（Ｐ１）のラインを離脱させる（１０７）ステージ、
溝（Ｓ１）および第二のポリマー（Ｐ２）のライン上に、第一の導電あるいは半導電材料（１０）の層の共形被着（１０９）を実現させるステージ、
第一のレベル（２０）のライン（１１）を実現するよう、第一の導電あるいは半導電材料（１０）によって覆われた第二のポリマー（Ｐ２）のラインを離脱させる（１１０）ステージ、
第一のレベル（２０）のライン（１１）によって幅（ｌ１）に沿って部分的に覆われた第一のキャビティ（１）のベースへのアクセスを可能にするよう、第二のキャビティ（６）を形成する材料を選択的に離脱させる（１１１）ステージ、
アクセス可能とされた第一のキャビティ（１）内に、第二の導電あるいは半導電材料（１４）の層を被着させる（１１３）ステージ、
第三ポリマー（Ｐ３）のラインおよび第四のポリマー（Ｐ４）のラインが交互に形成されたラインのアレイからなる第二のジブロック共重合体（１６）の層によって、第二の導電あるいは半導電材料（１４）の層を覆うステージ、このときライン（Ｐ３、Ｐ４）は、ポリマー（Ｐ１、Ｐ２）の第一のラインおよび第二のラインに対して実質的に直角になる、
第二の溝（Ｓ２）および第三ポリマー（Ｐ３）のラインが交互に形成されるよう、第四のポリマー（Ｐ４）のラインを離脱させる（１１７）ステージ、
第二のレベル（２１）のライン（１７）を実現するよう、第二の溝（Ｓ２）内で第二の導電あるいは半導電材料（１４）を離脱させる（１１８）ステージからなることを特徴とする、方法。
【請求項２】
アクセス可能とされた第一のキャビティ（１）内への第二の導電あるいは半導電材料（１４）の層の被着（１１３）の前に、電界の印加によるインピーダンス・スイッチング特性を持つ材料（１３）の層を被着させるステージ（１１２）からなり、第二の導電あるいは半導電材料（１４）の第二の溝（Ｓ２）内での離脱ステージ（１１８）が、スイッチング特性を持つ材料（１３）の層の離脱を伴うことを特徴とする、請求項１に記載の方法。
【請求項３】
電界の印加によるインピーダンス・スイッチング特性を持つ材料（１３）のタイプが、
バイナリ酸化物、
固体電解質、
三元酸化物に基づくペロブスカイト、
相変化物質、
抵抗スイッチング特性を持つ分子またはポリマー、あるいは、
磁気タイプのトンネル・ジャンクションまたはスピン・バルブを形成可能な磁性物質であることを特徴とする、請求項１または２に記載の方法。
【請求項４】
第一のキャビティ（１）が、第二のジブロック共重合体（１６）のピッチの複数倍に等しい幅（ｌ１）からなり、
第二のキャビティ（６）が、第一のジブロック共重合体（９）のピッチの複数倍に等しい幅（ｌ６）からなることを特徴とする、請求項１〜３のいずれか一項に記載の方法。
【請求項５】
第一のキャビティ（１）の形成ステージ（１０１）の後に、
第一のキャビティ（１）のエッジおよびベース上に絶縁材（４）の層を被着させる（１０２）ステージ、
絶縁材（４）の層上に、第二のポリマー（Ｐ２）のラインおよび絶縁材（４）に対して選択的な方式でエッチングされるのに適した材料（５）の層を被着させる（１０３）ステージの、二つのステージが続くことを特徴とする、請求項１〜４のいずれか一項に記載の方法。
【請求項６】
第二のキャビティの形成ステージ（１０４）は、
第一のキャビティ（１）のベースおよびエッジを形成する材料に対して選択的な方式でエッチングされるのに適した材料（７）の層を被着させること、
第二のキャビティ（６）のベースが、第二のポリマー（Ｐ２）のラインおよび絶縁材（４）に対して選択的な方式でエッチングされるのに適した材料（５）の層の材料によって覆われた第一のキャビティ（１）のベースによって形成されるよう、材料（７）の層の一部を離脱させることからなることを特徴とする、請求項１〜５のいずれか一項に記載の方法。
【請求項７】
第一のポリマー（Ｐ１）のラインの前記離脱のステージ（１０７）の後に、第一の溝（Ｓ１）を通して、第二のポリマー（Ｐ２）のラインおよび絶縁材（４）の層に対して選択的な方式でエッチングされるのに適した材料（５）の離脱ステージ（１０８）が続くことを特徴とする、請求項５または６に記載の方法。
【請求項８】
ジブロック共重合体によって覆うステージまたは複数のステージが、
ジブロック共重合体（９、１６）の層を被着させる（１０５Ａ、１１５Ａ）ステージ、
二つの異なるポリマー（Ｐ１、Ｐ２、Ｐ３、Ｐ４）のラインの交互配置を実現させるよう、被着させたジブロック共重合体（９、１６）の相を分離させる（１０５Ｂ、１１５Ｂ）ステージによって実現されることを特徴とする、請求項１〜７のいずれか一項に記載の方法。
【請求項９】
ジブロック共重合体によって覆う各々のステージの後に、構造化ステージ（１０５Ｂ、１１５Ｂ）が行われて、第一のジブロック共重合体（９）が、結果として生じたキャビティ（８Ｂ）内に閉じ込められる、および／または、第二のジブロック共重合体（１６）が第一のキャビティ（１）内に閉じ込められることを特徴とする、請求項１〜８のいずれか一項に記載の方法。
【請求項１０】
第一のおよび／または第二のジブロック共重合体（９、１６）の被着の前に、ニュートラリゼーション・フィルムが被着されることを特徴とする、請求項１〜９のいずれか一項に記載の方法。
【請求項１１】
第二の導電あるいは半導電材料（１４）の被着ステージ（１１３）の後に、第二のジブロック共重合体（１６）の相の一つに対して化学的な親和性を持つ末端を得るよう、第二の導電あるいは半導電材料（１４）の層の化学的な修正ステージ（１１４）を行うことを特徴とする、請求項１〜１０のいずれか一項に記載の方法。
【請求項１２】
第一のジブロック共重合体（９）の第一あるいは第二のポリマー（Ｐ１、Ｐ２）の一つが、０．３５から０．６５の体積比組成を持ち、
第二のジブロック共重合体（１６）の第三あるいは第四のポリマー（Ｐ３、Ｐ４）の一つが、０．３５から０．６５の体積比組成を持つことを特徴とする、請求項１〜１１のいずれか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交差した導電あるいは半導電アクセス・ラインのクロスバー・アレイを実現するための方法に関する。本発明は、メモリデバイスのための、そしてより具体的には不揮発性メモリデバイスのための交差したアクセス・ラインのクロスバー・アレイの実現の分野における特に興味深い応用を見いだす。
【背景技術】
【０００２】
この種類の交差アクセス・ラインのクロスバー・アレイの実現を可能にする種々の方法が知られる。
【０００３】
例えば、ＳｎＰＴ、すなわち「不揮発性メモリのためのハイブリッド・マイクロ・ナノ分子ルート」（G F Cerofolini and D Mascolo, Semicond. Sci. Technol. 21 (2006) 1315-1325）という文書に説明されている「マルチ・スペーサ・パターニング技術」と呼ばれる方法は、第一セットの導電ラインが第二セットの導電ラインを横切ることを実現可能にする。この方法は、各導電ラインに対して連続的に、サブストレート上への共形被着（conformal deposition）と異方性エッチングを実現することからなる。
【０００４】
この方法の重大な欠点は、生成すべきラインと同じぐらい多くの被着およびエッチング・ステージを必要とするという事実である。現在、特定の応用（典型的にメモリ・アーキテクチャ）では、多数の被着およびエッチング・ステージを含む非常に多くのラインの実現が必要であるため、コストが高く、そして製造時間が長い。
【０００５】
また、「ナノインプリント」と呼ぶリソグラフィ技術を用いる交差導電アクセス・ラインのクロスバー・アレイの実現のための方法も知られている。この方法は、文献「ナノインプリント・リソグラフィによって製造された３０ｎｍハーフ・ピッチの１キロビット・クロス・バー分子メモリ回路」（Wu et al., Appl. Phys. A 80.1173-1178 (2005)）に説明されている。その実施例は、一面にエッチングされた構造（またはキャビティ）を持つ透明な型の使用を必要とする。樹脂をサブストレート上に付着させてから、樹脂が型のキャビティを満たすように樹脂に型でわずかな圧力を加える。それから、透明な型を通して遠紫外線を照射することによって、樹脂を光重合させる。
【０００６】
この方法にも、いくつかの欠点がある。
【０００７】
第一の欠点は、キャビティの側面の粗さから形成された不完全性が、樹脂のモチーフの側面に伝えられるという事実である。
【０００８】
さらに、型のキャビティの理論上の位置と実際の位置との間の誤差が、数レベルの位置合わせに亘って繰り返されてしまうエラーを生じる。
【０００９】
最後に、型の使用は、二層の樹脂の使用を課す。すなわち、リフトオフ・ステージを実現させるための下層、そして型でインプリントされる上層。上層との型の機械的な接触のため、摩擦により、型の表面に尚早の劣化が生じる。
【００１０】
文献ＵＳ２００７０１６１２３７に説明されているもう一つの方法は、カーボン・ナノチューブで交差アクセス・ラインの構造を実現させることである。この方法は、サブストレート上に化学エッチングによってゾーンを区画形成すること、そしてこれらのゾーンへのナノチューブの蒸着を実現させることからなる。蒸着の際、ナノチューブは、電界の印加によって配向される。
【００１１】
他方、このような方法は、ナノチューブが正確に位置決めされることを許容しない。したがって、交差アクセス・ラインを持つこのような構造は、大抵、ナノチューブが相互に完全に平行ではなく、また、そのスペーシングが凡そである。
【００１２】
さらに、この技術は、化学蒸着（ＣＶＤ）によって実現されるカーボン・ナノチューブまたはシリコン・ナノワイヤに関してのみ説明されている。
【００１３】
文献「不揮発性抵抗ＲＡＭ（ＲＲＡＭ）応用のためのナノ・クロスバー・アレイ」（C. Nauenheim et al., 8th IEEE Conference on Nanotechnology, 2008, pp. 464-467）に説明された交差アクセス・ラインを持つクロスバー・アレイの実現のためのもう一つの方法は、１００ｎｍ間隔の金属ラインを区画形成するために、リフトオフ・タイプの方法と組み合わせて電子ビーム・リソグラフィを使用する。
【００１４】
電子ビーム・リソグラフィ技術の非常に高いコストを無視しても、この方法は、電子ビームへの露光に長時間を必要とする。
【００１５】
既知の方式で、文献「応用物理学レター、volume 82, number 10, pp. 1610-1612, 2003」に説明があるＳＮＡＰ、すなわち「超格子ナノワイヤ・パターン・トランスファー」と呼ばれる方法は、交差アクセス・ラインが、相互に平行な金属ラインあるいは半導電ラインを実現させることによって得られることを可能にする。この技術は、直径の大きさおよび平行ラインのスペーシングの大きさに対してフィルムの厚さを増加させる制御の変換に基づいており、各々、８ｎｍおよび１６ｎｍへ減少させている。
【００１６】
しかし、このような方法には、欠点がある。この方法は、実際には、限られた数の導電あるいは半導電ラインを実現することが可能であり、このため、サブストレートの全面を単一ステージでカバーすることを許容しない。したがって、多数の導電あるいは半導電ラインを実現させたいという希望を実現するには、製造コストがひどく高くなる。
【００１７】
ＵＶタイプのフォトリソグラフィ技術を用いる、交差導電あるいは半導電アクセス・ラインのクロスバー・アレイを実現するための方法も既知である。このような方法は、文献「高密度抵抗ＲＡＭ応用のためのスイッチ素子としての酸化物ダイオードによる２スタックＩＤ−ＩＲ交差点構造」（Myoung-Jae Lee et al., proceedings of IEDM 2008, pp.771-774）に説明されている。
【００１８】
このタイプの方法も、導電あるいは半導電ラインの幅およびスペーシングがＵＶタイプのフォトリソグラフィ方法によって制限される限り、困難を来す。
【発明の概要】
【発明が解決しようとする課題】
【００１９】
本発明の目的は、特に、従来の技術の方法の欠点を解決することである。この文脈において、本発明の目的は、交差した導電あるいは半導電アクセス・ラインのクロスバー・アレイの実現方法を提案することである。この方法のステージの数はライン数から独立しており、導電あるいは半導電ラインの位置決めは、制御されて正確である。
【課題を解決するための手段】
【００２０】
この目的のために、本発明は、サブストレート上に、交差した導電あるいは半導電アクセス・ラインのクロスバー・アレイを実現するための方法に関する。そして、このクロスバー・アレイは、次のものからなる。
【００２１】
−  クロスバー・アレイ絶縁体上の、サブストレートに平行な平面に、導電あるいは半導電材料で実現された相互に平行な複数の第一のラインからなる第一のレベルのライン。
【００２２】
−  第一のレベルのラインの上方に、第一のラインに対して実質的に直角な、導電あるいは半導電材料で実現された相互に平行な複数の第二のラインからなる第二のレベルのライン。
【００２３】
この方法は、次のステージからなることを特徴とする。
【００２４】
−  サブストレート上に、実質的に長方形の第一のキャビティを形成するステージ。
【００２５】
−  第一および第二のキャビティが相互に直角に交差して、その結果としてキャビティが形成されるよう、第一のキャビティに重ねて実質的に長方形の第二のキャビティを形成するステージ。
【００２６】
−  結果として生じたキャビティのベースを、第一のポリマーのラインおよび第二のポリマーのラインが交互に形成されたラインのアレイからなる第一のジブロック共重合体の層によって覆うステージ。なお、これらのラインは、第二のキャビティの長さに沿って平行な方式で設けられる。
【００２７】
−  第一の溝および第二のポリマーのラインを交互配置を形成するよう、第一のポリマーのラインを離脱させるステージ。
【００２８】
−  溝および第二のポリマーのライン上に、第一の導電あるいは半導電材料の層の共形被着を実現させるステージ。
【００２９】
−  第一のレベルのラインを実現させるよう、第一の導電あるいは半導電材料によって覆われた第二のポリマーのラインを離脱させるステージ。
【００３０】
−  その幅に沿って第一のレベルのラインによって部分的に覆われた第一のキャビティのベースがアクセス可能となるよう、第二のキャビティを形成する材料を選択的に離脱させるステージ。
【００３１】
−  アクセス可能となった第一のキャビティ内に、第二の導電あるいは半導電材料の層を被着させるステージ。
【００３２】
−  第二の導電あるいは半導電材料の層を、第三のポリマーのラインおよび第四のポリマーのラインが交互に形成されたラインのアレイからなる第二のジブロック共重合体の層によって覆うステージ。なお、これらのラインは、ポリマーの第一のラインと第二のラインに対して実質的に直角に配置される。
【００３３】
−  第二の溝および第三のポリマーのラインの交互配置を形成するよう、第四のポリマーのラインを離脱させるステージ。
【００３４】
−  第二のレベルのラインを実現させるよう、第二の溝内で第二の導電あるいは半導電材料を離脱させるステージ。
【００３５】
注目すべきは、第一のジブロック共重合体の第一および第二のポリマーが、異なる化学的な性質を持つことである。同様に、第二のジブロック共重合体の第三のポリマーおよび第四のポリマーが、異なる化学的な性質を持つ。他方、第一の共重合体および第二の共重合体は、同一の化学的な性質を持っていてもよい。
【発明の効果】
【００３６】
本発明により、方法のステージ数は、もはや、実現される導電あるいは半導電ラインの数に依存しない。実際、第一の導電あるいは半導電ラインは、結果として生じたキャビティ内に同時に実現され、そして、第二の導電あるいは半導電ラインは、第一のキャビティ内に同時に実現される。換言すれば、実現される導電あるいは半導電ラインの数が何であれ、製造ステージ数は不変である。
【００３７】
注目すべきことは、本発明による方法が、インライン・モチーフを区画形成して半導体チャネルをエッチングするジブロック共重合体を用いる既知の方法とは基本的に異なることである。このような方法は、例えば、ブラック氏らの文献「半導体マイクロエレクトロニクスにおけるポリマー自己集合」（"Polymer self assembly in semiconductor microelectronics"，C.T. Black et al. IEE IEDM 2006）で説明されている。この方法は、ジブロック共重合体を、また、任意の数のポリマーのラインに対応する幅の長方形キャビティを受容するように適応した面を必要とする。そして、同じ方法の実施例での第二のレベルのラインの実現を許容しない。実際、ジブロック共重合体を被着させるためには、それを受ける面を適応させる必要がある。ところで、第一のレベルのラインは、ジブロック共重合体の受容を許容しないトポグラフィを提示する。さらに、長さの方向がポリマーのラインに平行で、そして幅が任意の数のポリマーのラインに対応する長方形キャビティを用いる必要がある。これに反して、本発明による方法は、第一のキャビティおよび第二のキャビティの特定なアレンジメントを有利に用い、その結果として生じるキャビティを得ることを可能にし、第二のキャビティの材料は、構造の他の材料に対して、選択的にエッチングが可能である。この結果として生じたキャビティは、第一のレベルのラインの実現を可能にする。それから、第二のキャビティが除去されると、第一のキャビティへのアクセスが、第二のレベルのラインの実現可能性を提供する。これらの二つのキャビティの寸法は、さらに、二つのレベルで所望数のラインを得ることを可能にする。
【００３８】
加えて、ジブロック共重合体のラインのアレイの幾何学的精度により、スペーシングが完全に制御されて面精度が向上したラインが得られる。
【００３９】
上記段落に記載した主要な特徴の他に、本発明の方法は、個々に、または、すべての技術的に実現可能な組み合わせで考察可能な、次の一つ、あるいは複数の追加の特徴を提示できる。
【００４０】
−  方法は、アクセス可能とされた第一のキャビティ内に第二の導電あるいは半導電材料の層を被着させる前に、電界の印加によるインピーダンス・スイッチング特性を持つ材料の層を被着させるステージからなり、第二の導電あるいは半導電材料の第二の溝内における離脱のステージは、スイッチング特性を持つ材料の層の離脱を伴う。
【００４１】
−  電界の印加によるインピーダンス・スイッチング特性を持つ材料のタイプは、次のものである。
【００４２】
−  バイナリ酸化物。
−  固体電解質。
−  三元酸化物に基づくペロブスカイト。
−  相変化物質。
−  抵抗スイッチング特性を持つ分子またはポリマー。あるいは
−  磁気タイプのトンネル・ジャンクションまたはスピン・バルブを形成可能な磁性物質。
【００４３】
−  第一のキャビティは、第二のジブロック共重合体のピッチの複数倍に等しい幅を持つ。
【００４４】
−  第二のキャビティは、第一のジブロック共重合体のピッチの複数倍に等しい幅を持つ。大体、第一の共重合体の「ピッチ」は、第二のポリマーのライン（またはチェーン）の幅（または直径）に加えた第一のポリマーのライン（またはチェーン）の幅（または直径）によって決まる。同様に、第二の共重合体の「ピッチ」は、第四のポリマーのライン（またはチェーン）の幅（または直径）に加えた第三のポリマーのライン（またはチェーン）の幅（または直径）によって決まる。
【００４５】
−  第一のキャビティの形成ステージの後には、次の二つのステージが続く。
−  第一のキャビティのエッジおよびベース上に絶縁材の層を被着させるステージ。
−  絶縁材の層上に、第二のポリマーのラインおよび絶縁材に対して選択的な方式でエッチングされるのに適した材料の層を被着させるステージ。
【００４６】
−  第二のキャビティの形成ステージは、次のことからなる。
−  第一のキャビティのベースおよびエッジを形成する材料に対して選択的な方式でエッチングされるのに適した材料の層を被着させること。
−  第二のキャビティのベースが、第二のポリマーのラインおよび絶縁材に対して選択的な方式でエッチングされるのに適した材料の層の材料によって覆われた第一のキャビティのベースによって形成されるよう、材料の層の一部を離脱させること。
【００４７】
−  第一のポリマーのラインの離脱ステージの後には、第一の溝を通して、第二のポリマーのラインおよび絶縁材の層に対して選択的な方式でエッチングされるのに適した材料を離脱させるステージが続く。
【００４８】
−  ジブロック共重合体によって覆うステージ、あるいは複数のステージは、次のステージによって実現される。
−  ジブロック共重合体の層を被着させるステージ。
−  二つの異なるポリマーのラインの交互配置を実現させるよう、被着させたジブロック共重合体の複数の相を分離させるステージ。
【００４９】
−  ジブロック共重合体によって覆う各ステージの後には、結果として生じたキャビティ内に第一のジブロック共重合体を閉じ込める、および／または第一のキャビティ内に第二のジブロック共重合体を閉じ込める構造化のステージが続く。
【００５０】
−  第一の、および／または第二のジブロック共重合体の被着の前に、ニュートラリゼーション・フィルムが被着される。
【００５１】
−  第二の導電あるいは半導電材料の被着ステージの後には、第二のジブロック共重合体の相の一つに化学的な親和性を持つ末端を得るよう、第二の導電あるいは半導電材料の層を化学的に修正するステージが続く。
【００５２】
−  第一のジブロック共重合体の第一あるいは第二のポリマーの一つは、０．３５から０．６５の体積比組成を示す。
【００５３】
−  第二のジブロック共重合体の第三あるいは第四のポリマーの一つは、０．３５から０．６５の体積比組成を示す。
【００５４】
異なる図面を参照する実施例の、純粋に指標としての、そして決して限定することのない以下の説明から、本発明の他の特徴および利点が明らかになる。
【図面の簡単な説明】
【００５５】
【図１】本発明による、交差した導電あるいは半導電アクセス・ラインのクロスバー・アレイの実現方法の異なるステージを図解する。
【図２】本発明による、交差した導電あるいは半導電アクセス・ラインのクロスバー・アレイの実現方法の異なるステージを図解する。
【図３】本発明による、交差した導電あるいは半導電アクセス・ラインのクロスバー・アレイの実現方法の異なるステージを図解する。
【図４Ａ】本発明による、交差した導電あるいは半導電アクセス・ラインのクロスバー・アレイの実現方法の異なるステージを図解する。
【図４Ｂ】本発明による、交差した導電あるいは半導電アクセス・ラインのクロスバー・アレイの実現方法の異なるステージを図解する。
【図５】本発明による、交差した導電あるいは半導電アクセス・ラインのクロスバー・アレイの実現方法の異なるステージを図解する。
【図６】本発明による、交差した導電あるいは半導電アクセス・ラインのクロスバー・アレイの実現方法の異なるステージを図解する。
【図７】本発明による、交差した導電あるいは半導電アクセス・ラインのクロスバー・アレイの実現方法の異なるステージを図解する。
【図８】本発明による、交差した導電あるいは半導電アクセス・ラインのクロスバー・アレイの実現方法の異なるステージを図解する。
【図９】本発明による、交差した導電あるいは半導電アクセス・ラインのクロスバー・アレイの実現方法の異なるステージを図解する。
【図１０】本発明による、交差した導電あるいは半導電アクセス・ラインのクロスバー・アレイの実現方法の異なるステージを図解する。
【図１１】本発明による、交差した導電あるいは半導電アクセス・ラインのクロスバー・アレイの実現方法の異なるステージを図解する。
【図１２】本発明による、交差した導電あるいは半導電アクセス・ラインのクロスバー・アレイの実現方法の異なるステージを図解する。
【図１３】本発明による、交差した導電あるいは半導電アクセス・ラインのクロスバー・アレイの実現方法の異なるステージを図解する。
【図１４】本発明による、交差した導電あるいは半導電アクセス・ラインのクロスバー・アレイの実現方法の異なるステージを図解する。
【図１５】本発明による、交差した導電あるいは半導電アクセス・ラインのクロスバー・アレイの実現方法の異なるステージを図解する。
【図１６】本発明による、交差した導電あるいは半導電アクセス・ラインのクロスバー・アレイの実現方法の異なるステージを図解する。
【図１７】本発明による、交差した導電あるいは半導電アクセス・ラインのクロスバー・アレイの実現方法の異なるステージを図解する。
【図１８】本発明による、交差した導電あるいは半導電アクセス・ラインのクロスバー・アレイの実現方法の異なるステージを図解する。
【図１９】本発明による、交差した導電あるいは半導電アクセス・ラインのクロスバー・アレイの実現方法の異なるステージを図解する。
【図２０】本発明による、交差した導電あるいは半導電アクセス・ラインのクロスバー・アレイの実現方法の異なるステージを図解する。
【図２１】本発明による方法の実施例によって直接的に得られる交差した導電あるいは半導電アクセ・スラインのクロスバー・アレイを概略的に表す。
【００５６】
明快にするために、尺度を無視し概略図法によって、本発明の理解のために有益な構成要素のみを図示している。さらに、異なる図に現れる構成要素は、各々同じ番号を持つ。
【００５７】
本文では、本発明による方法の異なるステージを、図１から図２０を用いて説明する。
【００５８】
より正確には、導電あるいは半導電ラインの第一のレベルの実現を、図１から図１１に図解している。
【発明を実施するための形態】
【００５９】
本発明による方法は、例えばシリコンのサブストレート２に長方形の第一のキャビティ１を形成する第一のステージ１０１（図１）からなる。この第一のキャビティ１を実現させるために、サブストレート２上に、５０ｎｍ厚の酸化シリコン３の層の被着を実現する。
【００６０】
それから、第一のキャビティ１を形成するために、酸化シリコン３の層のフォトリソグラフィを実現する。したがって、第一のキャビティ１のベースおよびエッジは、各々、サブストレート２と酸化シリコン３の層によって形成される。
【００６１】
一般的で非制限的な方式での、第一のステージ１０１中に実現される被着、そして、その後のステージ中に実現される被着も、同業者には既知であり熟達された例えば、化学蒸着（ＣＶＤ）、陰極の微粉化による被着、電子銃での被着、あるいは熱的な蒸着などの方法によって実現できる。
【００６２】
さらに、強調すべきは、第一のキャビティ１の幅ｌ１が、後のステージで被着される第一のジブロック（diblock）共重合体の層の第一のポリマーおよび第二のポリマーによって形成される多数のラインとの互換性を持つように決定されることである。
【００６３】
以下の説明では、構成要素「ｘ」の各長さを記号Ｌｘによって参照し、そして、構成要素「ｘ」の各幅を記号ｌｘによって参照する。
【００６４】
本発明による方法の第二のステージ１０２（図２）は、第一のキャビティ１のベースおよびエッジ上に、誘電物質、例えば窒化シリコン等の絶縁材４の層の被着を実現することからなる。
【００６５】
本発明による方法の第三のステージ１０３（図３）は、絶縁材４の層上に、酸化シリコン材５の層を被着させることからなる。酸化シリコン材は、その後にそこに被着される共重合体の一相に化学的親和性を持つ、−ＯＨタイプの末端を含むことが好ましい。
【００６６】
第四のステージ１０３（図４Ａ、４Ｂ）は、第一のキャビティ１に重ねた実質的に長方形の第二のキャビティ６を形成することからなる。第一および第二のキャビティ１、６は、加えて、実質的に垂直な態様で（すなわち、一方の幅の方向が、他方の長さの方向に直交するように）配置される。
【００６７】
これを行うために、上記の酸化シリコン材５の層の全面を覆って、窒化シリコン材７の層を被着させる。それから、窒化シリコン材の層にエッチングを施し、第二のキャビティ６を形成する。例として、Ｏ2の下でのプラズマ・タイプのエッチング等の、ドライ・エッチングと称するエッチング方法、あるいは、Ｈ3ＰＯ4タイプの湿式エッチングと称するエッチング方法の使用をあげることができる。
【００６８】
注目すべきは、第二のキャビティ６のベースが、第一のキャビティ１のベースおよびエッジをも形成する酸化シリコンの材５の層によって形成されることである。したがって、窒化シリコン材７は、酸化シリコン材７に対して選択的な方式でのエッチングが可能なように選択されることが分かる。
【００６９】
この第二のキャビティ６は第一のキャビティ１に重ねられており、第二のキャビティ６と第一のキャビティ１との交差が、結果としてキャビティ８Ｂを形成し、そのキャビティのベースが（図４Ａに複数の点で示す）交差面８Ａから形成されることにも注目すべきである。
【００７０】
図４Ｂに図解するように、結果として生じるキャビティ８Ｂは、第一のキャビティ１の幅ｌ１によって形成される長さＬ８、そして第二のキャビティ６の幅ｌ６によって形成される幅ｌ８からなる。
【００７１】
加えて、第二のキャビティ６の幅ｌ６は、後のステージで被着される第二のジブロック共重合体の層の第三ポリマーおよび第四のポリマーによって形成される多数のラインとの互換性を持つように決定される。
【００７２】
本発明による方法の第五のステージは、結果として生じたキャビティ８Ｂのベースを、第一のポリマーＰ１のラインと第二のポリマーＰ２のラインとを交互に替えて形成されるラインのアレイからなる第一のジブロック共重合体９の層によって覆うことからなる。ラインＰ１、Ｐ２は、第二のキャビティ６の長さＬ６に従って平行に設けられる。第一のジブロック共重合体９のこの層の厚さは、第一のキャビティ１の深さよりも少ないことが好ましい。
【００７３】
これを行うため、被覆ステージは、次の二つの連続するステージによって実現できる。
【００７４】
−  ステージ１０５Ａ（図５）により、結果として生じたキャビティ８Ｂのベース上に、異なる化学的性質を持つランダムに配置される二つのポリマーからなる第一のジブロック共重合体９の層を被着させること。
【００７５】
−  ステージ１０５Ｂ（図６）により、第一のポリマーＰ１のラインと第二のポリマーＰ２のラインとが交互に形成されたラインのアレイを実現するために、第一のジブロック共重合体９の相を分離すること。相のこの分離は、例えばニュートラリゼーション・フィルムによって実現できる。
【００７６】
実際、垂直な構造、すなわちサブストレート２に平行な第一および第二のポリマーＰ１、Ｐ２のチェーンの配向を得るには、接触面（このケースでは、酸化シリコン材５の層）と、異なるポリマーＰ１およびＰ２との間の相互作用が異なることが必要である。接触面が適応されていないので、垂直な構造の獲得は、接触面を無効にすることによって得られる。面の無効化は、ランダムに配置されたポリマーのチェーンからなるポリマー材のフィルムであるニュートラリゼーション・フィルム（図示せず）によって、従来得られている。
【００７７】
材料５の層が酸化シリコンであるため、ランダムに配置されたメチル・ポリメタクリレートおよびポリスチレンの共重合体チェーンからなるポリマー材のニュートラリゼーション・フィルムを使用できる。一つの実施例が、文献「Mansky et al. in Controlling Polymer-Surface Interactions with Random Copolymer Brushes（ランダム共重合体ブラシとのポリマー面の相互作用の制御において）Science 275, 1458, 1997」に説明されている。
【００７８】
共重合体の組成が比較的に対称形であるとき、形態構造は「薄板状」あるいは「横になったシリンダ」と呼ばれる。そのような構造は、特に、パーク氏らの論文「Directed Assembly of Lamallae-Forming Block Copolymers by Using Chemically and Topographically Patterned Substrates（化学的に、そして立体的にパターン化されたサブストレートを使用することによる薄板形成ブロック共重合体の誘導組み立て）Advanced Materials, 2007, 19, 607-611」に説明されている。
【００７９】
さらに、薄板状と呼ばれるサブストレートに対して直角な構造を持つ共重合体は、従来、ポリマー・チェーンの体積比組成が適応されるときに得られる。よって、第一あるいは第二のポリマーＰ１、Ｐ２の体積比組成は、０．３５と０．６５との間であることが好ましい。
【００８０】
本発明による方法の変形例によれば、被覆ステージは、結果として生じたキャビティ８Ｂのベース上に、第一のポリマーＰ１のラインおよび第二のポリマーＰ２のラインを交互に形成した予め編成されたラインのアレイからなる第一のジブロック共重合体９の層を被着させることによって実現できる。このような共重合体は、サーマル・アニーリングの方法によって得ることができる。
【００８１】
一般的な方式では、第一および第二のポリマーＰ１、Ｐ２のラインは、第二のキャビティ６の長さＬ６に従って平行に設けられる。
【００８２】
さらに、第二のステージ１０２中に被着された絶縁材４の層の厚さは、第二のポリマーＰ２のラインの幅に加えた第一のポリマーＰ１のラインの幅程度で、例えば約１０ｎｍである。
【００８３】
第六のステージ１０５Ｂ（図６）は、それから、結果として生じたキャビティ８Ｂ内に第一のジブロック共重合体９の構造化を可能にする。結果として生じたキャビティ８Ｂ内に第一のジブロック共重合体９を厳密に位置決めするために、結果として生じたキャビティ８Ｂの外側に配置された第一のジブロック共重合体９の層の過剰な部分を排除する。このような工程は、例えば、フォトリソグラフィ・タイプの方法と、エッチングまたはメカノケミカル・ポリッシングの方法によって実現できる。
【００８４】
さらに、注目すべきは、第二のキャビティ６の幅ｌ６が、第一のジブロック共重合体９のピッチの複数倍に等しいように選択されることである。第一のジブロック共重合体９のピッチは、第二のポリマーＰ２のライン（またはチェーン）の幅（または直径）ｌＰ２に加えた第一のポリマーＰ１のライン（またはチェーンの）の幅（または直径）ｌＰ１によって形成される。この特徴は、第二のキャビティ６内、そしてそれにより、結果として生じたキャビティ８Ｂ内で、第一のジブロック共重合体９の層を圧迫することを避けることができる。
【００８５】
第一および第二のポリマーＰ１、Ｐ２のラインの交替は、結果として生じたキャビティ８Ｂの二つの末端で、同じポリマーのライン（この例では第二のポリマーＰ２）によって終了することが好ましい。
【００８６】
さらに、共重合体のアレイのピッチは、ポリマーの各々の組成に関する基準を保持しながら、ポリマー・チェーンの長さによって制御する。
【００８７】
第七のステージ１０７（図７）中、第一のジブロック共重合体９の層の相の一つを離脱させて、第一の溝Ｓ１と第二のポリマーＰ２のラインとを交互に形成する。これにより、第三のステージ１０３中に被着させた酸化シリコン材５の層は、第一の溝Ｓ１の部位で自由になる。ニュートラリゼーション・フィルムを用いた場合も、第一の溝内で除去される。
【００８８】
除去は、どの適当な技術によってでも実現できる。例として、第一のポリマーＰ１がメチル・ポリメタクリレートであるならば、それを第二のポリマーＰ２に対して選択的に、遠紫外線下での日射によって除くことが可能である。
【００８９】
本発明による方法の第八のステージ１０８（図８）は、例えばＳｉＯ2プラズマＣＦ４エッチングによって、第一の溝Ｓ１のベースを形成する酸化シリコン材５の前記層を離脱させることからなる。その結果、これら第一の溝のベースが絶縁材料４の層によって形成されることになる。これは、選択的にエッチングが可能なように選択された材料５の特徴によって可能である。より詳しくは、その材料は、第二のポリマーＰ２および絶縁材４に対して、選択的な方式でエッチングが可能なように選択される。
【００９０】
本方法の第九のステージ１０９（図９）は、第一の溝Ｓ１のベースに、そして第二のポリマーＰ２のラインの頂部に、酸化シリコン材５の層の厚さと実質的に同一の厚さを持つ第一の導電あるいは半導電材料１０の層の共形被着を実現することからなる。
【００９１】
第一の導電あるいは半導電材料１０は、アモルファスシリコン、多結晶シリコン、または他の、金属あるいは半導電特性を持つ材料であることが好ましい。この材料は、少なくとも部分的に第一の溝Ｓ１を満たすように被着されて、除去された第一のポリマーＰ１のラインの部位に第一の導電あるいは半導電ライン１１を形成する。
【００９２】
第十のステージ１１０（図１０および図１１）は、例えばエッチングによって、第二のポリマーＰ２のラインを離脱させることからなる。このために、リフトオフ・タイプのフォトリソグラフィを実現し、第二のポリマーＰ２のライン、そして第二のポリマーＰ２のラインの頂部に位置する第一の導電あるいは半導電材料１０の層の除去を可能にする。これにより、結果として生じたキャビティ８Ｂ内に含まれる複数の第一の導電あるいは半導電ライン１１を得る。これら第一のライン１１は、絶縁材料４の層上に配置されている。より詳しくは、第二のキャビティ６の長さＬ６に、あるいは結果として生じたキャビティ８Ｂの長さＬ８に平行な、複数の第一の導電あるいは半導電ライン１１を得る。
【００９３】
本方法の第十一のステージ１１１（図１２）は、第二のキャビティ６を形成する材料７の層をエッチングするために、選択的なタイプの、例えばＨ3ＰＯ4に基づく化学でのエッチングを実現させることからなる。そのような実施例によれば、第四のステージ１０４中に被着させた材料７の層を除去できる。私たちの例では、酸化シリコン材５、そして第一の導電あるいは半導電材料１０に対して選択的にエッチングが可能なように材料７を選択した。
【００９４】
これら１１の第一のステージの終結で、第一レベルの導電あるいは半導電ラインが実現する。第二レベルのラインの実現は、図１３から図２０を用いて説明する。
【００９５】
本方法の第十二のステージ１１２（図１３）は、第一のキャビティ１内に位置する第一の導電ライン１１の上方に材料１３の層を被着させることからなる。層１３の材料には、電界の印加によるインピーダンス・スイッチング特性がある。非限定的な方式においては、材料１３のこの層の物質は、以下の種類の一つに属することができる。
【００９６】
−  バイナリ酸化物ＷＯ３、Ｉｆ２Ｏ３、ＺｒＯ２、ＲｈＯ２（米国特許第４８３９７００号を参照）、またはＴｉＯ、ＣｕＯ、ＮｉＯ、ＺｒＯおよびＨｆＯ。これらの酸化物は、金属酸化処理、物理的蒸着または共微粉化（ｃｏｐｕｌｖｅｒｉｚａｔｉｏｎ）によって得ることができる。
【００９７】
−  固体電解質：固体電解質（ＧｅＳｅ、酸化ＳｉＯ2など）の役割を担う物質に接触した可溶性電極（Ａｇ、Ｃｕなど）からなる導電ブリッジを持つメモリ・セル。
【００９８】
−  ペロブスカイト。これは、ＰＣＭＯ、ＳｒＴｉＯ３、ＳｒＺｒＯ３およびＢａＴｉＯ３タイプの三元酸化物に基づく物質である。
【００９９】
−  例えばカルコゲナイド・ガラス（ＧｅＳｂＴｅ）のような相変化物質。
【０１００】
−  例えば抵抗スイッチング特性を持つ分子薄膜またはポリマーのような分子、ポリマー。
【０１０１】
−  磁気タイプのトンネル・ジャンクションまたはスピン・バルブを形成することが可能な磁性物質。
【０１０２】
本方法の第十三のステージ１１３（図１４）は、第十二のステージ１１２中に被着させた材料１３の層上に、第二の導電あるいは半導電材料１４の層を被着させることからなる。
【０１０３】
第十四のステージ１１４（図１５）は、第二の導電あるいは半導電材料１４の層の面を化学的に修正し、その面の−ＯＨ基の数を増加させることを実現することからなる。この特徴は、次の第十五のステージ中に被着させる第二の共重合体１６の層との親和性を増加することが可能である。−ＯＨ基の数は、第二の導電あるいは半導電材料１４の層上に、自由面に−ＯＨ基が豊富なＨｆＯ２タイプの材料１５の層を被着させることによって増加できる。この材料は、ＡＬＤ（原子層堆積法）によって被着できる。
【０１０４】
先に示したように、本発明による方法の第十五のステージは、材料１５の層を、すなわち、より概略的に、化学的に修正した第二の導電あるいは半導電材料１４の層の面を、第三ポリマーＰ３のラインおよび第四のポリマーＰ４のラインを交互に形成したラインのアレイからなる第二のジブロック共重合体１６の層によって覆うことからなる。
【０１０５】
これを行うために、被覆ステージは、次の二つの連続するステージによって実現できる。
【０１０６】
−  ステージ１１５Ａ（図１６）により、材料１５の層上に、第二のジブロック共重合体１６の層を被着させること。なお、第二のジブロック共重合体１６の層は、異なる化学的な性質を持つランダムに配置された二つのポリマーからなる。
【０１０７】
−  ステージ１１５Ｂ（図１７）により、第三ポリマーＰ３のラインおよび第四のポリマーＰ４のラインが交互に形成されたラインのアレイを実現するために、第二のジブロック共重合体１６の相を分離すること。このようなアレイを得るための技術は、既にステージ１０５Ｂに提示したものであり、このステージ１１５Ｂにも流用可能である。
【０１０８】
本発明による方法の変形例によれば、材料１５の層の被覆ステージは、第三ポリマーＰ３のラインおよび第四のポリマーＰ４のラインを交互に形成した予め編成されたラインのアレイからなる第二のジブロック共重合体１６の被着によって実現できる。
【０１０９】
一般的な方式では、第三の、そして第四のポリマーＰ３、Ｐ４のラインは、第一のキャビティ１の長さＬ１に従って平行に設けられる。さらに、注目すべきは、第一のキャビティ１の幅ｌ１が、第二のジブロック共重合体１６のピッチの複数倍に等しいように選択されることである。第二のジブロック共重合体１６のピッチは、第四のポリマーＰ４のライン（またはチェーン）の幅（または直径）ｌＰ４に加えた第三ポリマーＰ３のライン（またはチェーン）の幅（または直径）ｌＰ３によって形成される。この特徴は、第一のキャビティ１内で、第二のジブロック共重合体１６の層を圧迫することを避けることができる。
【０１１０】
第三および第四のポリマーＰ３、Ｐ４のラインの交替が、第一のキャビティ１の二つの末端において、同じポリマー（この例では第三ポリマーＰ３）のラインで終了することが好ましい。
【０１１１】
さらに、第三のポリマーＰ３および第四のポリマーＰ４のラインは、第一の導電あるいは半導電ライン１１に対して実質的に直角である。
【０１１２】
第十六のステージ１１５Ｂ（図１７）は、第一のキャビティ１内での第二のジブロック共重合体１６の構造化を可能にする。従来の方式で、第一のキャビティ１内に第二のジブロック共重合体１６を厳密に位置決めするために、第一のキャビティ１の外側に配置される第二のジブロック共重合体１６の層の過剰な部分を除去する。このような工程は、例えば、フォトリソグラフィ・タイプの方法やエッチングまたはメカノケミカル・ポリッシングの方法によって実現できる。
【０１１３】
第十七のステージ１１７（図１８）は、第二の溝Ｓ２および第三ポリマーＰ３のラインが交互に形成されるように、例えばフォトリソグラフィによって、第二のジブロック共重合体１６の層の一相（この例では第四のポリマーＰ４のライン）を離脱させることからなる。
【０１１４】
第十八のステージ１１８（図１９）は、第二の溝Ｓ２を通して複数の層のスタックのエッチングを実現することからなる。より正確には、エッチングは、次のものに関わる。
−  電界の印加によるインピーダンス・スイッチング特性を持つ材料１３の層、
−  導電あるいは半導電材料１４の層、
−  そのような層が存在するときは、自由表面に−ＯＨ基が豊富な材料１６の層。
【０１１５】
このステージは、第二の導電あるいは半導電ライン１７の交互の配置を得る目的で実現される。
【０１１６】
共重合体の厚さが全スタックのエッチングを許さない場合、メタル・リフトまたはＡｌ2Ｏ3を実現できる、そしてマスクとして金属またはＡｌ2Ｏ3を使用できる。第二のジブロック共重合体１６の被着後、一相を他相に対して除去する。金属またはＡｌ2Ｏ3を、例えば共形ＡＬＤ（原子層堆積法）によって被着させてから、除去されていない共重合体の相の上に被着させた金属またはＡｌ2Ｏ3のプラズマ・エッチングによってリフトオフを実現する。Ａｌ2Ｏ3あるいは金属の残留ラインは、スタックのエッチング・マスクとして使用する。
【０１１７】
本方法は、追加的に、第二の共重合体１６の層の第三のポリマーＰ３のラインを離脱させる第十九のステージ１１９（図２０）からなる。これを行うために、フォトリソグラフィ・タイプのエッチングを実現することが可能である。
【０１１８】
実現方法の実施例によって直接的に得られるクロスバー・アレイ１９の最終的な構造を、図２１に図解する。このようなクロスバー・アレイ１９は、第一の導電あるいは半導電ライン１１によって形成された第一のレベル２０のラインと、第二の導電あるいは半導電ライン１７によって形成された第二のレベル２１のラインからなる。より正確には、クロスバー・アレイ１９は、サブストレート２に平行な平面における絶縁材４の層上に、第一の導電あるいは半導電材料１０で実現した複数の第一のライン１１からなる第一のレベル２０のラインから構成される。さらに、第一のレベル２０のライン１１の上に、第二の導電あるいは半導電材料１４で実現した複数の第二のライン１７からなる第二のレベル２１のラインがある。第二のライン１７は、第一のライン１１に対して実質的に直角である。
【０１１９】
第一のステージ１０１および第四のステージ１０４において、各々実現された第一および第二のキャビティ１、６は、マイクロメートルの寸法で実現されている。
【０１２０】
さらに、第一および第二のジブロック共重合体９、１６は、例えば各々、メチル・ポリメタクリレート・タイプのポリマーおよびポリスチレン・タイプのポリマーからなる。
【０１２１】
非限定的な方式では、第一および第二の共重合体９、１６のピッチは、２０ｎｍ程度でよい。
【０１２２】
さらに、第一のキャビティ１の形成のために第一のステージ１０１中に被着させた酸化シリコン３の層は、電界の印加によりインピーダンス・スイッチング特性を持つ層１３の厚さ、第二の導電あるいは半導電材料１４の層、−ＯＨ基が豊富な自由表面を持つ材料１５の層、そして第二のジブロック共重合体１６の層の和以上であるように、５０ｎｍ以上の厚さを持つ。
【０１２３】
本発明の方法によれば、本発明の方法の実施例によって得られるクロスバー・アレイ１９の実現のためのコストおよび時間は、実現される導電あるいは半導電ラインの数に依存しない。
【０１２４】
さらに、本発明の方法は、特に次のことを可能にする。
【０１２５】
−  サブストレートのほぼ全面に導電あるいは半導電ラインを実現すること。
【０１２６】
−  任意の距離で導電あるいは半導電ラインを正確にスペーシングすること。
【０１２７】
本発明を、上記に一例として説明した。しかしながら、特許の枠組みから離れることなく、特に、使用されるエッチングおよび被着の技術に関して、交差した導電あるいは半導電アクセス・ラインのクロスバー・アレイの実現のための方法の異なる変形例を実現することが、同業者には可能であると理解すべきである。
【図１】
2012015497.tif 000003
【図２】
2012015497.tif 000004
【図３】
2012015497.tif 000005
【図４Ａ】
2012015497.tif 000006
【図４Ｂ】
2012015497.tif 000007
【図５】
2012015497.tif 000008
【図６】
2012015497.tif 000009
【図７】
2012015497.tif 000010
【図８】
2012015497.tif 000011
【図９】
2012015497.tif 000012
【図１０】
2012015497.tif 000013
【図１１】
2012015497.tif 000014
【図１２】
2012015497.tif 000015
【図１３】
2012015497.tif 000016
【図１４】
2012015497.tif 000017
【図１５】
2012015497.tif 000018
【図１６】
2012015497.tif 000019
【図１７】
2012015497.tif 000020
【図１８】
2012015497.tif 000021
【図１９】
2012015497.tif 000022
【図２０】
2012015497.tif 000023
【図２１】
2012015497.tif 000024
【外国語明細書】
2012015497000001.pdf
2012015497000002.pdf
2012015497000003.pdf
2012015497000004.pdf