(57)【要約】【課題】従来に比べて回路の配線数を減少させる。【解決手段】駆動装置４１の回路は、各ＬＥＤチップ４０の各ＬＥＤを点灯駆動する各種制御信号を生成するロジック部１０１と、ロジック部１０１で生成した各種制御信号に基づいて各ＬＥＤを点灯駆動するバッファ部１０２とから構成される。ロジック部１０１とバッファ部１０２とは別々のＡＳＩＣに分割され、さらにバッファ部１０２は複数、本例で４つのＡＳＩＣ１０２１〜１０２４に分割されている。ロジック部１０１とバッファ部１０２を構成する各ＡＳＩＣ１０２１〜１０２４とはシリアルバスである共通信号線１１７で接続されている。【選択図】図１１
2012064761.tif 000002
【特許請求の範囲】
【請求項１】
複数の発光素子を点灯駆動する制御信号を生成する制御信号生成回路と、
前記制御信号に基づいて前記各発光素子を点灯駆動する点灯駆動回路と、
を備え、
前記制御信号生成回路と前記点灯駆動回路とは分割され、前記点灯駆動回路は１又は複数の前記発光素子ごとに分割されていて、前記点灯駆動回路と前記各点灯駆動回路とは配線で接続されている、点灯駆動装置。
【請求項２】
前記配線は、前記制御信号生成回路と前記各点灯駆動回路とのシリアル通信を行う、請求項１に記載の点灯駆動装置。
【請求項３】
感光体と、
前記感光体を露光する複数の発光素子と、
前記複数の発光素子を点灯駆動する制御信号を生成する制御信号生成回路と、
前記制御信号に基づいて前記各発光素子を点灯駆動する点灯駆動回路と、
を備え、
前記制御信号生成回路と前記点灯駆動回路とは分割され、前記点灯駆動回路は１又は複数の前記発光素子ごとに分割されていて、前記点灯駆動回路と前記各点灯駆動回路とは配線で接続されている、画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、点灯駆動装置及び画像形成装置に関する。
【背景技術】
【０００２】
特許文献２には、自己走査型ＬＥＤチップの採用により駆動信号線を低減する技術について開示されている。
特許文献３には、ＡＳＩＣから配線と発光素子を搭載した各チップへの配線を考慮し、ＡＳＩＣの入出力端子配列を基板上の配線に対して最も効率的に配置できるように最適化する技術について開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１０‐０４４４９８号公報
【特許文献２】特開２００１‐２５３１１６公報
【特許文献３】特開２００８‐１８２０１０公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、本発明の構成を備えない場合に比べて、回路の配線数を減少させることである。
【課題を解決するための手段】
【０００５】
請求項１に記載の発明は、複数の発光素子を点灯駆動する制御信号を生成する制御信号生成回路と、前記制御信号に基づいて前記各発光素子を点灯駆動する点灯駆動回路と、を備え、前記制御信号生成回路と前記点灯駆動回路とは分割され、前記点灯駆動回路は１又は複数の前記発光素子ごとに分割されていて、前記点灯駆動回路と前記各点灯駆動回路とは配線で接続されている、点灯駆動装置である。
【０００６】
請求項２に記載の発明は、請求項１に記載の点灯駆動装置において、前記配線は、前記制御信号生成回路と前記各点灯駆動回路とのシリアル通信を行う。
請求項３に記載の発明は、感光体と、前記感光体を露光する複数の発光素子と、前記複数の発光素子を点灯駆動する制御信号を生成する制御信号生成回路と、前記制御信号に基づいて前記各発光素子を点灯駆動する点灯駆動回路と、を備え、前記制御信号生成回路と前記点灯駆動回路とは分割され、前記点灯駆動回路は１又は複数の前記発光素子ごとに分割されていて、前記点灯駆動回路と前記各点灯駆動回路とは配線で接続されている、画像形成装置である。
【発明の効果】
【０００７】
請求項１，３に記載の発明によれば、本構成を備えない場合に比べて、回路の配線数を減少させることができる。
請求項２に記載の発明によれば、本構成を備えない場合に比べて、回路の配線数をさらに減少させることができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の一実施の形態である画像形成装置の全体構成を示す図である。
【図２】本発明の一実施の形態である画像形成装置のＬＥＤプリントヘッドの構成を説明する断面図である。
【図３】本発明の一実施の形態である画像形成装置の複数個のＬＥＤチップを配置したＬＥＤアレイ２３の平面図である。
【図４】本発明の一実施の形態である画像形成装置の自己走査型ＬＥＤを適用したＬＥＤプリントヘッドにおける発光素子アレイ駆動装置を説明する回路図である。
【図５】本発明の一実施の形態である画像形成装置の発光素子アレイ駆動装置を説明する回路図である。
【図６】本発明の一実施の形態である画像形成装置の発光素子アレイ駆動装置の各部の動作のタイミングチャートである。
【図７】本発明の一実施の形態である画像形成装置において初期状態から転送信号ＣＫ１ＲをＬレベルにした場合のレベルシフト回路の電流の流れを説明する図である。
【図８】本発明の一実施の形態である画像形成装置において転送信号ＣＫＳをＨレベル、ＣＫ１ＣをＬレベルにした直後の電流の流れを説明する図である。
【図９】本発明の一実施の形態である画像形成装置においてサイリスタＳ１が完全にオンした定常状態での各部の電位を説明する図である。
【図１０】本発明の一実施の形態である画像形成装置においてサイリスタＳ２にゲート電流が流れる状態を説明する図である。
【図１１】本発明の一実施の形態である画像形成装置における駆動装置の回路図である。
【図１２】本発明の一実施の形態である画像形成装置における駆動装置の各回路の現実の配置を示す平面図である。
【図１３】比較例である駆動装置の回路図である。
【図１４】比較例である駆動装置の各回路の現実の配置を示す平面図である。
【図１５】本発明の一実施の形態である画像形成装置における駆動装置のバッファ部となるＡＳＩＣの分割数を横軸、その場合の平行配置が可能な配線数を縦軸としたグラフである。
【図１６】本発明の一実施の形態である画像形成装置におけるバッファ部となるＡＳＩＣの分割数を横軸、その場合のＡＳＩＣの総面積を縦軸としたグラフである。
【発明を実施するための形態】
【０００９】
以下、本発明の一実施の形態について図面を参照しつつ説明する。
図１は、本実施の形態にかかる画像形成装置の全体構成を示す説明図である。
この画像形成装置は、タンデム方式の電子写真方式により印刷媒体上にカラー画像を形成することができる装置であり、４個のドラム状の感光体１Ａ，１Ｂ，１Ｃ，１Ｄを中間転写ベルト７の周囲に配置して構成されている。それぞれの感光体１Ａ，１Ｂ，１Ｃ，１Ｄの周囲には電子写真プロセスで画像形成するための各種装置が配置されている。これらの装置の装置構成は、感光体１Ａ，１Ｂ，１Ｃ，１Ｄにおいて共通であるため、ここでは、代表して感光体１Ａの周囲の装置について説明する。すなわち、感光体１Ａの周囲には、帯電器２Ａ、印字ヘッド３Ａ、現像器４Ａ、クリーナ５Ａ、除電器６Ａが配置され、感光体１Ａ上にはイエロー（Ｙ）の現像剤でトナー画像が形成される（また、以下の説明で、感光体１というときは感光体１Ａ，１Ｂ，１Ｃ，１Ｄを示している。帯電器２Ａ、印字ヘッド３Ａ、現像器４Ａ、クリーナ５Ａ、除電器６Ａにおいても同様。）。同様に、感光体１Ｂ，１Ｃ，１Ｄ上には、それぞれマゼンタ（Ｍ）、シアン（Ｃ）、ブラック（Ｋ）のトナー画像が形成される。レジセンサ８の検出信号に基づいて位置合わせをしながら、この各トナー画像を中間転写ベルト７上に互いに重ね合わせて転写し、これを記録用紙９に一括して転写する。そして用紙搬送ベルト１０で定着器１１に運んで印刷媒体となる記録用紙９上に定着させ、カラー画像を形成することができる。
【００１０】
かかるタンデム方式のカラー画像形成装置は、ＹＭＣＫ各色の画像形成装置を独立して配置するため、各装置の小型化を図る必要がある。そのために印字ヘッドとしては感光体ドラム周長周りのスペース占有率を最小限に小型化することが求められ、発光素子となる発光ダイオード（ＬＥＤ）を多数配列したＬＥＤアレイを用いたＬＥＤプリントヘッドが採用されている。
【００１１】
以下では、印字ヘッド３Ａで感光体１上を露光する露光装置について詳細に説明する。
図２は、ＬＥＤプリントヘッドの構成を説明する断面図である。
このＬＥＤプリントヘッド２０は、印字ヘッド３に設けられた感光体露光用の発光素子であり、支持体としてのハウジング２１、後述する発光素子アレイ駆動装置５０を搭載するプリント基板２２、露光光を照射するＬＥＤアレイ２３、ＬＥＤアレイ２３からの光を感光体ドラム１表面に結像させるセルフォックレンズアレイ２４（「セルフォックレンズ」は日本板ガラスの登録商標である）、セルフォックレンズアレイ２４を支持するとともにＬＥＤアレイ２３を外部から遮蔽するセルフォックレンズアレイホルダー２５、ハウジング２１をセルフォックレンズアレイ２４方向に付勢する板バネ２６を備えている。
【００１２】
ハウジング２１は、アルミニウム、ＳＵＳ等のブロックまたは板金で形成され、プリント基板２２及びＬＥＤアレイ２３を支持している。またセルフォックレンズアレイホルダー２５は、ハウジング２１およびセルフォックレンズアレイ２３を支持し、ＬＥＤアレイ２３の発光点とセルフォックレンズアレイ２４の焦点とが一致するように構成している。さらにセルフォックレンズアレイホルダー２５はＬＥＤアレイ２３を密閉するように配置されている。そのため、ＬＥＤアレイ２３に外部からゴミが付着することはない。一方、板バネ２６は、ＬＥＤアレイ２３およびセルフォックレンズアレイ２４の位置関係を保持するように、ハウジング２１を介してセルフォックレンズアレイ２４方向に付勢している。
【００１３】
このように構成されたＬＥＤプリントヘッド２０は、調整ネジ（図示せず）によってセルフォックレンズアレイ２４の光軸方向に移動可能に構成され、セルフォックレンズアレイ２４の結像位置(焦点)が感光体ドラム１表面上に位置するように調整される。
ＬＥＤアレイ２３は、後述のとおり複数個のＬＥＤチップ４０がチップ用基板に感光体ドラム１の軸線方向と平行に精度よく列状に配置されている。またセルフォックレンズアレイ２４も同様に、自己集束性のファイバーが感光体ドラム１の軸線方向と平行に精度よく列状に配置されている。そしてＬＥＤアレイ２３からの光が感光体ドラム１表面に結像され、静電潜像を形成する。
【００１４】
図３は、複数個のＬＥＤチップ４０を配置したＬＥＤアレイ２３の平面図を示している。
ＬＥＤアレイ２３には、５８個のＬＥＤチップ４０（Ｃ１〜Ｃ５８）が、感光体ドラム１の軸線方向と平行になるように精度良く列状に配置されている。各ＬＥＤチップ４０は、互いに千鳥状に配列されている。そして、ＬＥＤプリントヘッド２０では、各ＬＥＤチップ４０にそれぞれ１２８個のＬＥＤが搭載されている。また、ＬＥＤアレイ２３には、ＬＥＤチップ４０を駆動するための駆動装置４１が設けられている。さらに、ＬＥＤアレイ２３には、出力電圧を安定化させるための電源回路６１、ＬＥＤチップ４０を構成する各ＬＥＤの光量補正値データ等を記憶するＥＥＰＲＯＭ６２、および画像形成装置本体との間で信号の送受信を行うハーネス６３が設けられている。
【００１５】
ＬＥＤプリントヘッド２０には、自己走査型ＬＥＤを適用している。自己走査型ＬＥＤは、選択的に発光点をオン・オフさせるスイッチに相当する部分として、サイリスタ構造を適用している。このサイリスタ構造の適用により、スイッチ部を発光点と同一のチップ上に配置することが可能になり、また、スイッチのオン・オフタイミングを２本の信号線によって選択的に発光させることができることから、データ線を共通化し、配線が簡素化している。
【００１６】
図４は、自己走査型ＬＥＤを適用したＬＥＤプリントヘッド２０における発光素子アレイ駆動装置５０を説明する回路図である。
図４において、発光素子アレイ駆動装置５０は、ＬＥＤチップ４０と、ＬＥＤチップ４０を駆動するための駆動装置４１とを備えている。ＬＥＤチップ４０は、各ＬＥＤの駆動素子となるｎ個のサイリスタＳ１，Ｓ２，…，Ｓｎ（図面中において、このサイリスタは適宜等価回路で図示する）、ｎ個の発光ダイオード（ＬＥＤ）Ｌ１，Ｌ２，…，Ｌｎ、ｎ＋１個のダイオードＣＲ０，ＣＲ１，ＣＲ２，…ＣＲｎなどにより構成される。また、駆動装置４１は、抵抗ＲＳ、Ｒ１Ｂ、Ｒ２Ｂ、ＲＩＤ、コンデンサＣ１、Ｃ２、信号発生回路４２などにより構成されている。なお、図１においては、ＬＥＤチップ４０に設けられたサイリスタ、発光ダイオード、ダイオードの一部のみを図示している。
【００１７】
以下に、ＬＥＤチップ４０および駆動装置４１の回路構成を説明する。まず、各サイリスタＳ１〜Ｓｎのアノード端子Ａ１〜Ａｎは電源ライン１２に接続されている。この電源ライン１２には電源電圧ＶＤＤ（ＶＤＤ＝３．３Ｖ）が供給される。奇数番目のサイリスタＳ１，Ｓ３，…のカソード端子Ｋ１，Ｋ３，…は、抵抗Ｒ１Ａを介して信号発生回路４２に接続されているが、抵抗Ｒ１Ａと信号発生回路４２との間は、抵抗Ｒ１Ｂが接続された信号線とコンデンサＣ１が接続された信号線とを並列に分岐したレベルシフト回路４３が接続されている。さらに、偶数番目のサイリスタのカソード端子Ｋ２，Ｋ４，…は、抵抗Ｒ２Ａを介して信号発生回路４２に接続されているが、抵抗Ｒ２Ａと信号発生回路４２との間には、抵抗Ｒ２Ｂが接続された信号線とコンデンサＣ２が接続された信号線とを並列に分岐したレベルシフト回路４４が接続されている。
【００１８】
一方、各サイリスタＳ１〜Ｓｎのゲート端子Ｇ１〜Ｇｎは、各サイリスタに対応して設けられた抵抗Ｒ１〜Ｒｎを介して電源ライン１６に各々接続されている。なお、電源ライン１６は接地（ＧＮＤ）されている。
また、各サイリスタＳ１〜Ｓｎのゲート端子Ｇ１〜Ｇｎと、各サイリスタＳ１〜Ｓｎに対応して設けられた発光ダイオードＬ１〜Ｌｎのゲート端子とは各々接続されている。
【００１９】
さらに、各サイリスタＳ１〜Ｓｎのゲート端子Ｇ１〜Ｇｎには、ダイオードＣＲ１〜ＣＲｎのアノード端子が接続されている。ダイオードＣＲ１〜ＣＲｎのカソード端子は、次段のゲート端子に各々接続されている。すなわち、各ダイオードＣＲ１〜ＣＲｎは直列接続されている。
【００２０】
ダイオードＣＲ１のアノード端子はダイオードＣＲ０のカソード端子に接続され、ダイオードＣＲ０のアノード端子は抵抗ＲＳを介して信号発生回路４２に接続されている。また、発光ダイオードＬ１〜Ｌｎのカソード端子は、抵抗ＲＩＤを介して信号発生回路４２に接続されている。なお、発光ダイオードＬ１〜Ｌｎは、一例としてＡｌＧａＡｓＰまたはＧａＡｓＰで構成され、バンドギャップは約１．５Ｖである。
【００２１】
図５は、発光素子アレイ駆動装置５０を説明する回路図である。
図５では、Ａ３サイズの記録用紙に６００ｄｐｉ（dot per inch）で記録する構成を示し、７４２４ｄｏｔのＬＥＤ素子を駆動する構成である。すなわち、本実施の形態のＬＥＤプリントヘッド２０は、１チップが１２８ｄｏｔで構成されたＬＥＤチップ４０を５８チップ搭載している。
【００２２】
図５において、ＬＥＤ点灯信号であるＩＤは、ＬＥＤチップ４０の１チップ当たり１本有し、全部で５８本が配置されている。また、転送信号ＣＫ１、ＣＫ２、ＣＫＳは、１本当たり９〜１０チップを駆動し、それぞれ全部で６組配置され、それぞれの組ごとにレベルシフト回路４３、４４（図４参照）を配置している。このように構成することによって、転送信号ＣＫ１、ＣＫ２、ＣＫＳの１本当たりの駆動能力を低減し、すべてのＬＥＤチップ４０を安定的に低電圧駆動している。
【００２３】
ＬＥＤプリントヘッド２０には自己走査型ＬＥＤを適用している。自己走査型ＬＥＤは、選択的に発光点をオン・オフさせるスイッチに相当する部分として、サイリスタ構造を適用している。このサイリスタ構造の適用により、スイッチ部を発光点と同一のチップ上に配置している。また、スイッチのオン・オフタイミングを２本の信号線によって選択的に発光させるようにして、データ線を共通化し、配線が簡素化している。
【００２４】
次に、図４に示す発光素子アレイ駆動装置５０の動作について、図６に示すタイミングチャートを参照して説明する。図６では図４において信号線に付している符号を示すことにより、各信号が図４の回路のどの信号であるのかを明らかにしている。なお、以下では、サイリスタが４個（ｎ＝４）の場合を例に説明する。
【００２５】
（１）まず、初期状態では、すべてのサイリスタＳ１、Ｓ２、Ｓ３、Ｓ４には電流が流れないため、オフしている（図６（１））。
【００２６】
（２）初期状態から、転送信号ＣＫ１ＲをＬレベルにすると（図６（２））、レベルシフト回路４３では、図７に示したように矢印の方向へ電流が流れ、やがて転送信号ＣＫ１の電位がＧＮＤになる。転送信号ＣＫ１Ｃの電位は本例では３．３Ｖなので、コンデンサＣ１の両端電位は３．３Ｖ（ＶＤＤ）になる。この場合、図６（２）のタイミング点線部分のように、転送信号ＣＫＳをＨレベルとしてもよい。
【００２７】
（３）これと同時に、転送信号ＣＫＳをＨレベル、転送信号ＣＫ１ＣをＬレベルにすると（図２（３））、転送信号ＣＫ１の電位は、コンデンサＣ１に電荷が蓄積されているため、約−３．３Ｖになる。また、ゲートＧ１電位は、ΦＳ電位−Ｖｆ＝約１．８Ｖとなる。ここで、ΦＳ電位＝約３．３Ｖであり、ＶｆはＡｌＧａＡｓのダイオード順方向電圧を意味し、約１．５Ｖである。さらに、Φ１電位＝Ｇ１電位−Ｖｆ＝０．３Ｖとなる。このため、信号線Φ１と転送信号ＣＫ１との間に約３．７Ｖの電位差が生じる。
【００２８】
そして、この状態において、図８に示すように、ゲートＧ１→信号線Φ１→転送信号ＣＫ１のルートでサイリスタＳ１のゲート電流が流れ始める。その際に信号発生回路４２のトライステートバッファーＢ１Ｒをハイインピーダンス（Ｈｉ−Ｚ）にすることで、電流の逆流防止を行う。
【００２９】
その後、サイリスタＳ１のゲート電流により、Ｔｒ２がオンし、それによってＴｒ１のベース電流（Ｔｒ２のコレクタ電流）が流れ、Ｔｒ１がオンするという順序でサイリスタＳ１がオンし始め、ゲート電流が徐々に上昇する。それとともに、レベルシフト回路４３のコンデンサＣ１に電流が流れ込むことで、転送信号ＣＫ１の電位も徐々に上昇する。
【００３０】
（４）所定時間（転送信号ＣＫ１電位がＧＮＤ近傍になる時間）の経過後、信号発生回路４２のトライステートバッファーＢ１ＲをＬレベルにする（図６（４））。そうすると、ゲートＧ１電位が上昇することによって信号線Φ１電位の上昇および転送信号ＣＫ１電位の上昇が生じ、それに伴いレベルシフト回路４３の抵抗Ｒ１Ｂ側に電流が流れ始める。その一方で、転送信号ＣＫ１電位が上昇するのに従い、レベルシフト回路４３のコンデンサＣ１に流れ込む電流は徐々に減少する。
【００３１】
そして、サイリスタＳ１が完全にオンし、定常状態になると、各信号線における電位は図９に示したようになる。すなわち、サイリスタＳ１のオン状態を保持するための電流がレベルシフト回路４３の抵抗Ｒ１Ｂに流れるが、コンデンサＣ１には流れない。なお、転送信号ＣＫ１の電位は、ＣＫ１電位＝１．８−１．８×Ｒ１Ｂ／（Ｒ１Ａ＋Ｒ１Ｂ）である。
【００３２】
（５）サイリスタＳ１が完全にオンした状態で、点灯信号ＩＤをＬレベルにする（図６（５））。このとき、ゲートＧ１電位＞ゲートＧ２電位（ゲートＧ１電位−ゲートＧ２電位＝１．８Ｖ）であるため、サイリスタ構造のＬＥＤ Ｌ１のほうが早くオンし、点灯する。ＬＥＤ Ｌ１がオンするのに伴って、信号線Φ１電位が上昇し、信号線Φ１電位＝ゲートＧ２電位＝１．８Ｖとなるため、ＬＥＤ Ｌ２以降のＬＥＤはオンすることはない。すなわち、Ｌ１、Ｌ２、Ｌ３、Ｌ４、…は、最もゲート電圧の高いＬＥＤのみがオン（点灯）することになる。
【００３３】
（６）次に、転送信号ＣＫ２ＲをＬレベルにすると（図６（６））、図６（２）の場合と同様に電流が流れ、レベルシフト回路４４のコンデンサＣ２の両端に電圧が発生する。図６（６）の終了直前の定常状態において、ゲートＧ２電位が１．８Ｖあるため、各点の電圧値は図６（２）の場合とは若干異なるが、動作上影響はない。これは、図６（６）の終了直前の定常状態では、信号線Φ２電位＝ゲートＧ２電位−Ｖｆ＝１．８Ｖ−１．５Ｖ＝０．３Ｖ程度あるため、図１０に示したように、点線の方向にサイリスタＳ２にゲート電流が流れるが、これがわずかであるためサイリスタＳ２はオンしないからである。なお、この場合の転送信号ＣＫ２電位は、ＣＫ２電位＝０．３−０．３×Ｒ２Ｂ／（Ｒ２Ａ＋Ｒ２Ｂ）≒０．１５程度である。
【００３４】
（７）この状態で転送信号ＣＫ２ＣをＬレベルにすると（図６（７））、サイリスタスイッチＳ２がターンオンする。
（８）そして、転送信号ＣＫ１Ｃ、ＣＫ１Ｒを同時にＨレベルにすると（図６（８））、サイリスタスイッチＳ１はターンオフし、抵抗Ｒ１を通って放電することによってゲートＧ１電位は除々に下降する。その際、サイリスタスイッチＳ２のゲートＧ２は３．３Ｖになり、完全にオンする。したがって、画像データに対応した点灯信号ＩＤ端子をＬレベル／Ｈレベルとすることで、ＬＥＤ Ｌ２を点灯／非点灯させることが可能となる。なお、この場合ゲートＧ１の電位はすでにゲートＧ２の電位より低くなっているため、ＬＥＤ Ｌ１がオンすることはない。
【００３５】
このように、発光素子アレイ駆動装置５０によれば、転送信号ＣＫ１，ＣＫ２を交互に駆動することにより、サイリスタＳ１，Ｓ２，…Ｓｎのサイリスタスイッチのオン状態を遷移することができるため、ＬＥＤ Ｌ１，Ｌ２，…，Ｌｎを時分割で点灯／非点灯を選択的に制御するようにしている。
図１１は、駆動装置４１の回路図であり、図１２は、駆動装置４１の各回路の現実の配置を示す平面図である。図３においては、便宜上、駆動装置４１を構成する回路を一か所に集中配置させた図示を行っているが、本実施の形態では図１２を参照して後述するとおり複数に分割してＬＥＤアレイ２３上に分散配置されている。
【００３６】
駆動装置４１の回路構成について説明する。駆動装置４１の回路は、大別して、各ＬＥＤチップ４０の各ＬＥＤを点灯駆動する各種制御信号を生成するロジック部１０１と、ロジック部１０１で生成した各種制御信号に基づいて各ＬＥＤを点灯駆動するバッファ部１０２とから構成される。
ロジック部１０１とバッファ部１０２とは別々のＡＳＩＣ（Application Specified IC）に分割され、さらにバッファ部１０２は複数、本例で４つのＡＳＩＣ１０２１〜１０２４に分割されている（図１１においてはＡＳＩＣ１０２１，１０２２が、図１２においてはＡＳＩＣ１０２３が便宜上それぞれ図示省略されている）。バッファ部１０２を構成する各ＡＳＩＣ１０２１〜１０２４はそれぞれ複数個のＬＥＤチップ４０に対応している。ロジック部１０１とバッファ部１０２を構成する各ＡＳＩＣ１０２１〜１０２４とは配線（共通信号線）１１７で接続されている。この共通信号線１１７はシリアルバスである。
【００３７】
まず、ロジック部１０１について説明する。画像データ処理部１１１には、画像形成装置で画像形成する画像データがシリアルに送信される。画像データ処理部１１１では、この画像データに解像度変換等の処理を施して、露光時間計算処理部１１３に出力する。
濃度ムラ補正データ部１１２は、ＬＥＤチップ４０の各ＬＥＤの出射光量のバラツキ等を補正するための濃度ムラ補正データを記憶していて、この濃度ムラ補正データを露光時間計算処理部１１３に出力する。
【００３８】
露光時間計算処理部１１３は、画像データ処理部１１１で処理後の画像データを濃度ムラ補正データ部１１２からの濃度ムラ補正データで補正する。
基準クロック発生部１１４は、元となるクロック信号を逓倍して基準クロックを生成する。
タイミング信号発生部１１５は、基準クロックに基づいてＬＥＤチップ４０の各ＬＥＤを点灯するためにスイッチングするパルスデータを生成する。
【００３９】
パラレル／シリアル変換部１１６は、露光時間計算処理部１１３で補正後の画像データ及びタイミング信号発生部１１５で生成したパルスデータをパラレル／シリアル変換する。
【００４０】
バッファ部１０２を構成する各ＡＳＩＣ１０２１〜１０２４の基本構成は共通であり、それぞれ次のような回路構成である。まず、ロジック部１０１のパラレル／シリアル変換部１１６でパラレル／シリアル変換されたシリアルデータは共通信号線１１７で各ＡＳＩＣ１０２１〜１０２４に送信される。この送信されたシリアルデータは各ＡＳＩＣ１０２１〜１０２４のシリアル／パラレル変換部１２１でシリアル／パラレル変換されて点灯制御部１２２に供給される。点灯制御部１２２は各ＬＥＤチップ４０と１対１で対応して各ＡＳＩＣ１０２１〜１０２４に複数個設けられている。各点灯制御部１２２は、画像データとタイミング信号発生部１１５のパルスデータとに基づいてＬＥＤチップ４０のＬＥＤの点灯を制御する。
【００４１】
転送信号駆動部１２３は、タイミング信号発生部１１５のパルスデータに基づいて転送信号ＣＫ１Ｒ，ＣＫ１Ｃ，ＣＫ２Ｒ，ＣＫ２Ｃを生成し、各ＬＥＤチップ４０に供給する。
転送制御クロック発生部１２４は、元となるクロック信号を逓倍して各点灯制御部１２２で使用するクロック信号を生成する。
【００４２】
このような構成とすることにより、図１２に示すように、ロジック部１０１と、バッファ部１０２の各ＡＳＩＣ１０２１〜１０２４とは共通信号線１１７を介して接続され、各ＡＳＩＣ１０２１〜１０２４からは夫々が担当するＬＥＤチップ４０へ複数の信号線１１８が延びている。
【００４３】
図１３、図１４は、本実施形態にかかる駆動装置４１の比較例となる駆動装置４１１の回路図である。図１３、図１４において図１１、図１２と同一符号の回路要素等は、本実施形態の駆動装置４１と同一の回路要素等であるため、詳細な説明は省略する。
【００４４】
比較例の駆動装置４１１が本実施形態の駆動装置４１と構成上異なる点は、駆動装置４１においては、ロジック部１０１とバッファ部１０２とに分割され、さらにバッファ部１０２がＡＳＩＣ１０２１〜１０２４に分割されていたのに対して、駆動装置４１１では一体の単一のＡＳＩＣで構成されている点である。
【００４５】
そのため、図１２と図１４との比較で明らかなとおり、駆動装置４１１ではロジック部１０１から数多くの信号線１１８が延びていて各ＬＥＤチップ４０に接続されている。そのため、駆動装置４１１の外周部分には配線用のパッド（図示せず）を多数配置する必要があり、ＬＥＤアレイ２３の大型化につながる。また、信号線１１８が駆動装置４１１から集中的に延びているため、ＬＥＤアレイ２３の幅が大きくなっている。ＬＥＤアレイ２３の幅をコンパクトなものにするには、信号線１１８をＬＥＤアレイ２３中で多層化することが考えられるが、これだとＬＥＤアレイ２３の製造コストが増大してしまう。
【００４６】
駆動装置４１においては、ロジック部１０１とバッファ部１０２とに分割し、さらにバッファ部１０２がＡＳＩＣ１０２１〜１０２４に分割して、これらを配線で接続することにより、配線をＬＥＤアレイ２３中で多層化することなく、駆動装置４１１に比べてＬＥＤアレイ２３の幅を小型化できていることがわかる。さらに、駆動装置４１においては、ロジック部１０１とバッファ部１０２とを共通信号線１１７によるシリアル通信により結んでおり、駆動装置４１１に比べてＬＥＤアレイ２３の幅をさらに小型化できている。
【００４７】
図１５は、本実施形態の場合に、バッファ部１０２となるＡＳＩＣの分割数（前述の例では４）を横軸、その場合の平行配置が可能な配線数を縦軸としたグラフである。バッファ部１０２となるＡＳＩＣを数多く分割した方が平行配置が必要な配線数が少なくなり、よって、ＬＥＤアレイ２３の幅を小型化できることがわかる。
【００４８】
図１６は、本実施形態の場合に、バッファ部１０２となるＡＳＩＣの分割数（前述の例では４）を横軸、その場合のＡＳＩＣの総面積を縦軸としたグラフである。バッファ部１０２となるＡＳＩＣの分割数を増やしていくとＡＳＩＣの総面積が漸減するが、ある程度数が増えると以後は漸増することがわかる。
【００４９】
前述のとおり、ＬＥＤアレイ２３の幅を小型化するためにはＡＳＩＣを数多く分割した方が有利である。しかし、ＡＳＩＣの製造コストは一般的にはＡＳＩＣの総面積に比例して高くなるため、ＡＳＩＣを数多く分割すればよいというわけではなく、ＡＳＩＣの製造コストも考慮してバッファ部１０２となるＡＳＩＣの分割数を適切に定めることが望ましい。
【符号の説明】
【００５０】
４０    ＬＥＤチップ
４１    駆動装置
１０１    ロジック部
１０２    バッファ部
１０２１，１０２２，１０２３，１０２４    ＡＳＩＣ
１１７    共通信号線
１１８    信号線
【図１】
2012064761.tif 000003
【図２】
2012064761.tif 000004
【図３】
2012064761.tif 000005
【図４】
2012064761.tif 000006
【図５】
2012064761.tif 000007
【図６】
2012064761.tif 000008
【図７】
2012064761.tif 000009
【図８】
2012064761.tif 000010
【図９】
2012064761.tif 000011
【図１０】
2012064761.tif 000012
【図１１】
2012064761.tif 000013
【図１２】
2012064761.tif 000014
【図１３】
2012064761.tif 000015
【図１４】
2012064761.tif 000016
【図１５】
2012064761.tif 000017
【図１６】
2012064761.tif 000018