(57)【要約】【課題】起動時に異常な消費電流が流れることなく、高速な過渡応答を実現できるボルテージレギュレータを提供する。【解決手段】本発明では、基準電圧を出力する基準電圧回路と、出力トランジスタと、基準電圧と出力トランジスタの出力する電圧を分圧した分圧電圧との差を増幅して出力し、出力トランジスタのゲートを制御する第一の差動増幅回路と、出力トランジスタの出力電流を検出して第一の差動増幅回路へブースト信号を出力するブースト回路と、出力電流をセンスするセンストランジスタと、出力電流を正確にコピーできるように調整する第一トランジスタと、出力端子が前記第一のトランジスタのゲートに接続され、反転入力端子が前記センストランジスタのドレインに接続され、非反転入力端子が出力端子に接続された第二の差動増幅回路とを備える。こうして、起動時に異常な消費電流が流れることなく、高速な過渡応答を実現することが可能となる。【選択図】図１
2012203673.tif 000002
【特許請求の範囲】
【請求項１】
基準電圧を出力する基準電圧回路と、
出力トランジスタと、
前記基準電圧と前記出力トランジスタの出力する電圧を分圧した分圧電圧との差を増幅して出力し、前記出力トランジスタのゲートを制御する第一の差動増幅回路と、
前記出力トランジスタの出力電流を検出して前記第一の差動増幅回路へ信号を出力するブースト回路と、
前記出力電流をセンスするセンストランジスタと、
出力電流を正確にコピーできるように調整する第一トランジスタと、
出力端子が前記第一のトランジスタのゲートに接続され、反転入力端子が前記センストランジスタのドレインに接続され、非反転入力端子が出力端子に接続された第二の差動増幅回路と、
を備えたことを特徴とするボルテージレギュレータ。
【請求項２】
前記ブースト回路は、
ゲートが第三のトランジスタのドレインおよびゲートに接続され、ドレインが第四のトランジスタのゲートおよびドレインに接続され、ソースが第一の抵抗に接続された第二のトランジスタと、
ドレインが前記第三のトランジスタのドレインに接続され、ゲートとソースが前記第四のトランジスタのゲートとソースにそれぞれ接続された第五のトランジスタと、
ゲートとドレインが前記第二のトランジスタのドレインに接続された第四のトランジスタと、
ソースがグラウンドに接続された前記第三のトランジスタと、
前記第二のトランジスタのソースに接続された前記第一の抵抗と、
を備え、前記第一の抵抗の抵抗値を調節する事で検出する負荷電流値を調節することを特徴とする請求項１記載のボルテージレギュレータ。
【請求項３】
前記ブースト回路は、
ゲートが第三の差動増幅回路の出力に接続された第二のトランジスタと、
ゲートおよびドレインが前記第二のトランジスタのソースと、前記第三の差動増幅回路の反転入力端子に接続され、ソースがグラウンドに接続された第三のトランジスタと、
非反転入力端子が第二の基準電圧回路に接続された前記第三の差動増幅回路と、
を備え、前記第二の基準電圧回路の電圧値を調節する事で検出する負荷電流値を調節することを特徴とする請求項１記載のボルテージレギュレータ。
【請求項４】
前記ブースト回路は、
ゲートが第三の差動増幅回路の出力に接続された第二のトランジスタと、
ゲートおよびドレインが第一の抵抗に接続された第三のトランジスタと、
非反転入力端子が第二の基準電圧回路に接続され、反転入力端子が前記第二のトランジスタのソースおよび前記第一の抵抗のもう一方に接続された前記第三の差動増幅回路と、
を備え、前記第一の抵抗の抵抗値を調節する事で検出する負荷電流値を調節することを特徴とする請求項１記載のボルテージレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷電流に比例した電流を差動アンプ回路に流すブースト回路を備えたボルテージレギュレータ回路に関し、より詳しくはボルテージレギュレータの過渡応答特性の改善をするために、負荷電流に応じて内部消費電流を増加させ、高速過渡応答を得るブースト回路に関する。
【背景技術】
【０００２】
従来のボルテージレギュレータについて説明する。図５は、従来のボルテージレギュレータの回路図である。
【０００３】
従来のボルテージレギュレータは、基準電圧との電圧差に比例した電圧を出力する差動アンプ回路６１２と、この差動アンプ回路６１２からの出力電圧により制御され、これに対応した負荷電流による電圧を出力し、かつこの出力電圧を差動アンプ回路６１２に帰還する出力トランジスタ６１０と、この出力トランジスタ回路６１０の負荷電流に基づいて制御し、負荷電流が小さい領域では、この負荷電流に比例した電流を差動アンプ回路６１２に流し、負荷電流が大きい領域では、一定値に制限した電流を差動アンプ回路６１２に流すブースト回路６１３から構成されている。差動アンプ回路６１２は、ＰＭＯＳ型のトランジスタ６０４、６０５、ＮＭＯＳ型のトランジスタ６０１、６０２、６１４からなり、基準電圧６００と出力電圧６１１とを比較し、この電圧差に比例した電圧をトランジスタ６０４とトランジスタ６０１との共通接続されたドレインから出力トランジスタ６１０、ブースト回路６１３に出力するように構成されている。トランジスタ６０４、６０５はカレントミラー構成となっており、各ソースが電源電圧１５０に、各ドレインがトランジスタ６０１、６０５の各ドレインにそれぞれ接続され、またゲート同士が接続されてトランジスタ６０５のドレインに接続され、さらにトランジスタ６０４のドレインが出力トランジスタ６１０、ブースト回路６１３のトランジスタ６０７の各ゲートにそれぞれ接続されている。トランジスタ６０１、６１４は、各ドレインがトランジスタ６０４、６０５の各ドレインに、各ソースが共通にトランジスタ６０２、６０６の各ドレインにそれぞれ接続され、またトランジスタ６０１のゲートが基準電圧６００に、トランジスタ６１４のゲートが出力トランジスタ６１０のドレインにそれぞれ接続されている。トランジスタ６０２、６０６は、各ドレインが共通にトランジスタ６０１、６１４の各ソースに、各ソースが接地電圧にそれぞれ接続され、またトランジスタ６０２のゲートがバイアス電圧６０３に、トランジスタ６０６のゲートがブースト回路６１３のトランジスタ６０９のゲートにそれぞれ接続されている。ブースト回路６１３は、ＰＭＯＳ型のトランジスタ６０７、ＮＭＯＳ型デプレッション６０８、ＮＭＯＳ型のトランジスタ６０９などからなり、出力トランジスタ６１０の負荷電流ＩＬに基づいて制御し、負荷電流ＩＬが小さい領域では、この負荷電流ＩＬに比例した差動アンプ回路電流ＩＳを差動アンプ回路６１２に流し、負荷電流ＩＬが大きい領域では、電流制限用のトランジスタ６０８（電流リミッタ）により一定値に制限した差動アンプ回路電流ＩＳを差動アンプ回路６１２に流すように構成されている。トランジスタ６０７は、ソースが電源電圧１５０に、ドレインがトランジスタ６０８のソースにそれぞれ接続され、またゲートが差動アンプ回路６１２のトランジスタ６０４のドレインに接続されている。トランジスタ６０８は、ソースがトランジスタ６０７のドレインに、ドレインがトランジスタ６０９のドレインにそれぞれ接続され、またゲートが接地電圧に接続されている。トランジスタ６０９は、差動アンプ回路６１２のトランジスタ６０６とカレントミラー構成となっており、ドレインおよびゲートが共通にトランジスタ６０６のゲートに、ソースが接地電圧にそれぞれ接続されている。（例えば、特許文献１図１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−３４３５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら従来の技術では、制限電流を決めるトランジスタ６０８は閾値電圧のバラツキ及び温度の依存性が大きくトリミングによるブースト量の調整が非常に困難であるという課題があった。また、レギュレータが無負荷の状態で起動する場合、非レギュレーション状態において出力ドライバーのゲートが電源に張り付くため、ブースト回路が動作し、無負荷にも関わらず、消費電流が異常に高く出てしまうという課題があった。
【０００６】
本発明は、上記課題に鑑みてなされ、起動時に異常な消費電流が流れることなく、高速な過渡応答を実現できるボルテージレギュレータを提供する。
【課題を解決するための手段】
【０００７】
本発明のブースト回路を備えたボルテージレギュレータは、基準電圧を出力する基準電圧回路と、出力トランジスタと、基準電圧と出力トランジスタの出力する電圧を分圧した分圧電圧との差を増幅して出力し、出力トランジスタのゲートを制御する第一の差動増幅回路と、出力トランジスタの出力電流を検出して第一の差動増幅回路へ信号を出力するブースト回路と、出力電流をセンスするセンストランジスタと、出力端子が第一のトランジスタのゲートに接続され、反転入力端子が前記センストランジスタのドレインに接続され、非反転入力端子が出力端子に接続された第二の差動増幅回路とを備える。
【発明の効果】
【０００８】
本発明のブースト回路を備えたボルテージレギュレータは、起動時に異常な消費電流が流れることなく、高速な過渡応答を実現することが可能となる。
【図面の簡単な説明】
【０００９】
【図１】第一の実施形態のボルテージレギュレータを示す回路図である。
【図２】第二の実施形態のボルテージレギュレータを示す回路図である。
【図３】第三の実施形態のボルテージレギュレータを示す回路図である。
【図４】第四の実施形態のボルテージレギュレータを示す回路図である。
【図５】従来のボルテージレギュレータを示す回路図である。
【発明を実施するための形態】
【００１０】
本発明を実施するための形態について、図面を参照して説明する。
【実施例１】
【００１１】
図１は、第一の実施形態のボルテージレギュレータの回路図である。
本実施形態のボルテージレギュレータは、基準電圧回路１０１と、差動増幅回路１０２と、ＰＭＯＳトランジスタ１０３、１０４、１０９と、アンプ１０７と、ブースト回路１０８と、抵抗１０５、１０６と、グラウンド端子１００と、出力端子１８０と、電源端子１５０で構成されている。ブースト回路１０８は、端子１１０、１１１で構成されている。
【００１２】
次に第一の実施形態のボルテージレギュレータの接続について説明する。
差動増幅回路１０２は、反転入力端子は基準電圧回路１０１に接続され、非反転入力端子は抵抗１０５と１０６の接続点に接続され、出力端子はＰＭＯＳトランジスタ１０４のゲート及びＰＭＯＳトランジスタ１０３のゲートに接続される。基準電圧回路１０１のもう一方はグラウンド端子１００に接続される。ＰＭＯＳトランジスタ１０３は、ソースは電源端子１５０に接続され、ドレインはＰＭＯＳトランジスタ１０９のソース及びアンプ１０７の反転入力端子に接続される。ＰＭＯＳトランジスタ１０４は、ソースは電源端子１５０に接続され、ドレインは出力端子１８０および抵抗１０５のもう一方およびアンプ１０７の非反転入力端子に接続される。抵抗１０６のもう一方はグラウンド端子１００に接続される。ＰＭＯＳトランジスタ１０９は、ゲートはアンプ１０７の出力端子に接続され、ドレインはブースト回路１０８の端子１１０に接続される。ブースト回路１０８の端子１１１は差動増幅回路１０２に接続される。
【００１３】
次に第一の実施形態のボルテージレギュレータの動作について説明する。
抵抗１０５と１０６は、出力端子１８０の電圧である出力電圧Ｖｏｕｔを分圧し、分圧電圧Ｖｆｂを出力する。差動増幅回路１０２は、基準電圧回路１０１の出力電圧Ｖｒｅｆと分圧電圧Ｖｆｂとを比較し、出力電圧Ｖｏｕｔが一定になるようＰＭＯＳトランジスタ１０４のゲート電圧を制御する。出力電圧Ｖｏｕｔが狙い値よりも高いと、分圧電圧Ｖｆｂが基準電圧Ｖｒｅｆよりも高くなり、差動増幅回路１０２の出力信号（ＰＭＯＳトランジスタ１０４のゲート電圧）が高くなる。そして、ＰＭＯＳトランジスタ１０４はオフしていき、出力電圧Ｖｏｕｔは低くなる。こうして、出力電圧Ｖｏｕｔを一定になるように制御される。出力電圧Ｖｏｕｔが狙い値よりも低いときは逆の動作をして出力電圧Ｖｏｕｔは高くなる。こうして、出力電圧Ｖｏｕｔが一定になるように制御される。
【００１４】
電源電圧を起動させたとき、出力電圧Ｖｏｕｔは低いため差動増幅回路１０２によってＰＭＯＳトランジスタ１０４のゲート電圧をグラウンドにするよう制御される。するとＰＭＯＳトランジスタ１０４はフルオンし、同時にＰＭＯＳトランジスタ１０３もフルオンする。そして、ＰＭＯＳトランジスタ１０３と１０４のドレイン電圧が等しくなるようにアンプ１０７はＰＭＯＳトランジスタ１０９のゲートを調整して、ＰＭＯＳトランジスタ１０４に流れる電流をＰＭＯＳトランジスタ１０３で正確にコピーできるように制御する。出力電圧Ｖｏｕｔが高くなった後もアンプ１０７の制御により、ＰＭＯＳトランジスタ１０３のドレイン電圧は常にＰＭＯＳトランジスタ１０４のドレイン電圧に追従し、正確に負荷電流をコピーする。
【００１５】
ブースト回路１０８はＰＭＯＳトランジスタ１０３に流れる電流を端子１１０にて検出し、電流値に応じて端子１１１から差動増幅回路１０２へ信号を出力する。電源電圧起動後、ＰＭＯＳトランジスタ１０３はＰＭＯＳトランジスタ１０４に流れる負荷電流に応じて、差動増幅回路１０２へ信号を出力し差動増幅回路１０２に流れるバイアス電流を増加させるように制御する。こうすることで、差動増幅回路１０２の応答速度が速くなるため、出力電圧Ｖｏｕｔの変動幅を極力に小さく抑えることができる。負荷電流が流れないときは、ＰＭＯＳトランジスタ１０３の電流が遮断され、ブースト回路１０８に電流が流れなくなり動作を停止する。こうして、無負荷時にブースト回路への電流を遮断して低消費電力化を行うことができる。なお、負荷変動だけでなく、負荷電流が流れる時の電源変動やリップル除去率の特性もブースト回路は動作し、高速な応答をするように動作させることができる。
【００１６】
以上により、第一の実施形態のボルテージレギュレータは電源電圧起動時や負荷変動、電源変動時に高速な過渡応答を実現することが可能となる。
【実施例２】
【００１７】
図２は、第二の実施形態のボルテージレギュレータの回路図である。図１との違いはブースト回路１０８の構成を具体的に示した点である。
【００１８】
接続について説明する。ＰＭＯＳトランジスタ２０１は、ソースは端子１１０端子に接続され、ドレインは端子１１１とＮＭＯＳトランジスタ２０２のドレインおよびゲートとＮＭＯＳトランジスタ２０４のゲートに接続され、ゲートはＰＭＯＳトランジスタ２０３のゲートおよびドレインに接続される。ＰＭＯＳトランジスタ２０３は、ソースは端子１１０端子に接続され、ドレインはＮＭＯＳトランジスタ２０４のドレインに接続される。ＮＭＯＳトランジスタ２０２のソースはグラウンド端子１００に接続され、ＮＭＯＳトランジスタ２０４のソースは抵抗２０５に接続される。抵抗２０５のもう一方はグラウンド端子１００に接続される。
【００１９】
次に第二の実施形態のボルテージレギュレータの動作について説明する。電源電圧を起動させＰＭＯＳトランジスタ１０３に電流が流れると端子１１０からブースト回路１０８に電流が流れる。ＰＭＯＳトランジスタ２０１、２０３は、カレントミラー回路を構成している。ＮＭＯＳトランジスタ２０２、２０４はゲート同士が接続されたカレントミラー回路を構成しているが、ＮＭＯＳトランジスタ２０４のソースは抵抗を介してグランド端子１００に接続される。そのため、抵抗２０５にはＮＭＯＳトランジスタ２０４のドレイン電流によって電圧降下が発生し、ＮＭＯＳトランジスタ２０４のゲート・ソース電圧はその分だけ小さくなる。抵抗２０５における電圧降下は、ＮＭＯＳトランジスタ２０２と２０４のＫ値の差異、もしくはＰＭＯＳトランジスタ２０１、２０３のＫ値の差異と抵抗２０５の値によって決定されるため、電源電圧に依存しない定電流源回路として動作する。さらに、抵抗２０５は、負の温度特性を持つポリ抵抗と正の温度特性を持つＷＥＬＬ抵抗を組み合わせて使用することによって、温度に依存しない定電流源回路として得ることができる。
【００２０】
ブースト回路にこの定電流回路を用いる事で負荷電流が流れる時に端子１１１から差動増幅回路１０２へ信号を出力し、差動増幅回路１０２に流れるバイアス電流を増加させることができる。そして、差動増幅回路１０２の応答速度が速くなるため、出力電圧Ｖｏｕｔの変動幅を極力に小さく抑えることができる。また、電源電圧や温度に依存せず動作させることもできる。なお、負荷変動だけでなく、負荷電流が流れる時の電源変動やリップル除去率の特性もブースト回路は動作し、高速な応答をするように動作させることができる。
【００２１】
以上により、第二の実施形態のボルテージレギュレータは電源電圧起動時や負荷変動、電源変動時に高速な過渡応答を実現することが可能となる。また、電源電圧や温度に影響せず高速な過渡応答を実現することが可能となる。
【実施例３】
【００２２】
図３は、第三の実施形態のボルテージレギュレータの回路図である。図１との違いはブースト回路１０８の構成を具体的に示した点である。
【００２３】
接続について説明する。ＮＭＯＳ型トランジスタ３０１のドレインは端子１１０に接続され、ゲートはアンプ３０３の出力端子に接続され、ソースはアンプ３０３の反転入力端子とＮＭＯＳトランジスタ３０２のゲートおよびドレインと端子１１１に接続される。アンプ３０３の非反転入力端子は基準電圧回路３０４と接続される。基準電圧３０４のもう片方の端子及びＮＭＯＳトランジスタ３０２のソースはグラウンド１００に接続される。
【００２４】
次に第三の実施形態のボルテージレギュレータの動作について説明する。電源電圧を起動させＰＭＯＳトランジスタ１０３に電流が流れると端子１１０からブースト回路１０８に電流が流れる。ブースト回路１０８は定電流源を生成することができる電圧電流変換回路で構成されており、ある設定値のブースト量しか出力しないようになっている。トランジスタ１０３または１０９の電流は、負荷電流に応じて増加していくが、設定値を超えると飽和して一定になる。この時の電流に比例する電流がブースト電流となる。
【００２５】
負荷電流が増加していくと、トランジスタ１０３の電流がトランジスタ１０９と３０１を経由して、トランジスタ３０２に流れ込む。しかし、起動した後はトランジスタ１０９が十分にオンするため、トランジスタ３０２に流れ込む量は殆どトランジスタ３０１によって決められている。そのため、トランジスタ３０１に制限を掛けるように、アンプ３０１は基準電圧３０４とトランジスタ３０２のドレイン電圧を比較して、トランジスタ３０１の電流量を調整しながら両電圧が同じになるように制御する。つまり、基準電圧回路３０４を調整することで、負荷電流に応じた信号を生成し端子１１１から出力できるようになる。なお、負荷変動だけでなく、負荷電流が流れる時の電源変動やリップル除去率の特性もブースト回路は動作し、高速な応答をするように動作させることができる。
【００２６】
以上により、第三の実施形態のボルテージレギュレータは電源電圧起動時や負荷変動、電源変動時に高速な過渡応答を実現することが可能となる。また、基準電圧回路３０４を調整する事で負荷電流に応じた信号を出力することが可能となる。
【実施例４】
【００２７】
図４は、第四の実施形態のボルテージレギュレータの回路図である。図３との違いは抵抗４０５を追加した点である。
接続について説明する。抵抗４０５は一方はアンプ４０３の反転入力端子に接続され、もう一方は端子１１１に接続される。
【００２８】
次に第四の実施形態のボルテージレギュレータの動作について説明する。電源電圧を起動させＰＭＯＳトランジスタ１０３に電流が流れると端子１１０からブースト回路１０８に電流が流れる。ブースト回路１０８は定電流源を生成することができる電圧電流変換回路で構成されており、ある設定値のブースト量しか出力しないようになっている。つまり、ＰＭＯＳトランジスタ１０３またはＰＭＯＳ１０９の電流は、負荷電流に応じて増加していくが、設定値を超えると飽和して一定になる。この時の電流に比例する電流がブースト電流となる。
【００２９】
電圧電流変換回路の動作は次のようになる。まず、負荷電流が増加していくと、ＰＭＯＳトランジスタ１０３の電流がＰＭＯＳトランジスタ１０９とＮＭＯＳトランジスタ４０１を経由して、ＮＭＯＳトランジスタ４０２に流れ込む。起動した後、ＰＭＯＳトランジスタ１０９は十分にオンするため、ＮＭＯＳトランジスタ４０２に流れ込む量は殆どＮＭＯＳトランジスタ４０１によって決められる。そのため、ＮＭＯＳトランジスタ４０１に制限を掛けるように、アンプ４０３は基準電圧４０４及びトランジスタ４０２のドレイン電圧と抵抗４０５の電圧を加えた電圧を比較して、ＮＭＯＳトランジスタ４０１の電流量を調整しながら、両電圧が同じになるように制御する。こうして、抵抗４０５を調整することで、負荷電流に応じた信号生成し端子１１１から出力できるようになる。抵抗４０５は、負の温度特性を持つポリ抵抗と正の温度特性を持つＷＥＬＬ抵抗を組み合わせて使用することによって、温度に依存しない定電流源回路として得ることができる。なお、負荷変動だけでなく、負荷電流が流れる時の電源変動やリップル除去率の特性もブースト回路は動作し、高速な応答をするように動作させることができる。
【００３０】
以上により、第四の実施形態のボルテージレギュレータは電源電圧起動時や負荷変動、電源変動時に高速な過渡応答を実現することが可能となる。また、抵抗４０５を調整する事で負荷電流に応じた信号を出力することが可能となる。
【符号の説明】
【００３１】
１００  グラウンド端子
１５０  電源電圧端子
１８０、６１１  出力電圧端子
１０１、６００  基準電圧回路
１０２、６０２  差動増幅回路
１０７、３０３、４０３  アンプ
１０８、６１３  ブースト回路
６０８  デプレッション
【図１】
2012203673.tif 000003
【図２】
2012203673.tif 000004
【図３】
2012203673.tif 000005
【図４】
2012203673.tif 000006
【図５】
2012203673.tif 000007