【事件の表示】
　特願２０１１−１７５２４９「閾値エッジ検出を用いる相変化メモリの状態判定」拒絶査定不服審判事件〔平成２４年　５月２４日出願公開、特開２０１２−　９９２０５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、平成２３年８月１０日（パリ条約による優先権主張２０１０年９月２３日、アメリカ合衆国）の外国語書面出願であって、平成２５年１月２４日付けの拒絶理由通知に対して、同年４月２６日に意見書及び手続補正書が提出され、同年５月１６日付けの最後の拒絶理由通知に対して、同年８月７日に意見書及び手続補正書が提出されたが、同年８月２６日付けで、同年８月７日に提出された手続補正書でした手続補正が却下されるとともに拒絶査定がなされ、これに対して、同年１２月２０日に拒絶査定を不服とする審判請求がなされるとともに手続補正書が提出されたものである。
　そして、平成２６年１月２７日付けの審尋に対して、同年４月２１日に回答書が提出された。
　
　
第２．補正却下の決定
［補正却下の決定の結論］
　平成２５年１２月２０日に提出された手続補正書によりなされた手続補正（以下「本件補正」という。）を却下する。
　
［理由］
１．本件補正の内容
　本件補正は、平成２５年４月２６日に提出された手続補正書により補正された特許請求の範囲の記載を補正するものであり、補正前後の特許請求の範囲は以下のとおりである。
　
（補正前の特許請求の範囲）
「　【請求項１】
　読み出しコマンドに応答して、相変化メモリ（ＰＣＭ）セルに印加されるバイアス信号の大きさを増加させるステップと、
　前記ＰＣＭセルのセル電流及び／又はセル電圧の計測に少なくとも部分的に基づいて、前記ＰＣＭセルの抵抗値を推定するステップと、
　前記ＰＣＭセルの状態を変化させずに、前記大きさが増加される間に生じる前記抵抗の変化に少なくとも部分的に基づいて、前記ＰＣＭセルの状態を判定するステップと、
　を含むことを特徴とする方法。
　　【請求項２】
　前記ＰＣＭセルの前記状態を前記判定するステップは、更に、
　前記大きさが増加される間に前記抵抗の実質的な減少が無い場合に、前記状態がセット状態を含むと判定するステップと、
　前記大きさが増加される間に前記抵抗の実質的な減少がある場合に、前記状態がリセット状態を含むと判定するステップと、
　を含むことを特徴とする請求項１に記載の方法。
　　【請求項３】
　前記セット状態が前記ＰＣＭセルの実質的な結晶状態に対応し、また、前記リセット状態が前記ＰＣＭセルの実質的なアモルファス状態に対応することを特徴とする請求項２に記載の方法。
　　【請求項４】
　前記抵抗の前記変化が生じるかを前記判定するステップは、更に、
　前記セル電流又はセル電圧の少なくとも１つの以前の測定値を保持するステップと、
　前記セル電流又はセル電圧の少なくとも１つの以前の測定値を前記セル電流又はセル電圧の次の測定値と比較するステップと、
　を含むことを特徴とする請求項１に記載の方法。
　　【請求項５】
　前記抵抗の前記変化は、前記ＰＣＭセルのアモルファス状態の閾値エッジに対応することを特徴とする請求項１に記載の方法。
　　【請求項６】
　前記バイアス信号は、単一のランピングパルスを含むことを特徴とする請求項１に記載の方法。
　　【請求項７】
　前記バイアス信号は、前記ＰＣＭセルのビット線に印加されることを特徴とする請求項１に記載の方法。
　　【請求項８】
　相変化メモリ（ＰＣＭ）セルのアレイに結合された少なくとも１つのインターフェースと、
　電子回路と、
を備える不揮発性メモリコントローラであって、
　前記電子回路は、
　読み出しコマンドに応答して、前記相変化メモリ（ＰＣＭ）セルのアレイのうちの少なくとも１つのＰＣＭセルに印加されるバイアス信号の大きさを増加させ、
　前記ＰＣＭセルのうちの前記少なくとも１つのＰＣＭセルのセル電流及び／又はセル電圧の計測に少なくとも部分的に基づいて、前記ＰＣＭセルのうちの前記少なくとも１つのＰＣＭセルの抵抗値を推定し、かつ、
　前記ＰＣＭセルのうちの前記少なくとも１つのＰＣＭセルの状態を変化させずに、前記大きさが増加される間に生じる前記抵抗の変化に少なくとも部分的に基づいて、前記ＰＣＭセルのうちの前記少なくとも１つのＰＣＭセルの状態を判定する、ことを特徴とする不揮発性メモリコントローラ。
　　【請求項９】
　前記大きさが増加される間に前記抵抗の実質的な減少が無い場合に、前記状態はセット状態を含み、また、前記大きさが増加される間に前記抵抗の実質的な減少がある場合に、前記状態はリセット状態を含むことを特徴とする請求項８に記載の不揮発性メモリコントローラ。
　　【請求項１０】
　前記セット状態が、前記ＰＣＭセルのうちの前記少なくとも１つのＰＣＭセルの実質的な結晶状態に対応し、また、前記リセット状態が、前記ＰＣＭセルのうちの前記少なくとも１つのＰＣＭセルの実質的なアモルファス状態に対応することを特徴とする請求項９に記載の不揮発性メモリコントローラ。
　　【請求項１１】
　前記セル電流又はセル電圧の少なくとも一方の以前の測定値を保持し、かつ、前記セル電流又はセル電圧の少なくとも一方の以前の測定値を前記セル電流又はセル電圧の次の測定値と比較する回路、を更に備えることを特徴とする請求項８に記載の不揮発性メモリコントローラ。
　　【請求項１２】
　前記抵抗の前記変化は、前記ＰＣＭセルのうちの前記少なくとも１つのＰＣＭセルのアモルファス状態の閾値エッジに対応することを特徴とする請求項８に記載の不揮発性メモリコントローラ。
　　【請求項１３】
　前記バイアス信号は、単一のランピングパルスを含むことを特徴とする請求項８に記載の不揮発性メモリコントローラ。
　　【請求項１４】
　メモリデバイスと、
　プロセッサと、
を備えるシステムであって、
　前記メモリデバイスは、相変化材料を含む相変化メモリ（ＰＣＭ）セルのアレイを備え、
　前記メモリデバイスは、メモリコントローラを更に備え、
　前記メモリコントローラは、
　読み出しコマンドに応答して、前記ＰＣＭセルのうちの少なくとも１つのＰＣＭセルに印加されるバイアス信号の大きさを増加させ、
　前記ＰＣＭセルのうちの前記少なくとも１つのＰＣＭセルのセル電流及び／又はセル電圧の計測に少なくとも部分的に基づいて、前記ＰＣＭセルのうちの前記少なくとも１つのＰＣＭセルの抵抗値を推定し、かつ、
　前記ＰＣＭセルのうちの前記少なくとも１つのＰＣＭセルの状態を変化させずに、前記大きさが増加される間に生じる前記抵抗の変化に少なくとも部分的に基づいて、前記ＰＣＭセルのうちの前記少なくとも１つのＰＣＭセルの状態を判定し、
　前記プロセッサは、１つ以上のアプリケーションをホストし、かつ、前記メモリセルアレイ中の前記メモリセルへのアクセスを提供するよう前記メモリコントローラに前記読み出しコマンドを与える、ことを特徴とするシステム。
　　【請求項１５】
　前記大きさが増加される間に前記抵抗の実質的な減少が無い場合に、前記状態はセット状態を含み、また、前記大きさが増加される間に前記抵抗の実質的な減少がある場合に、前記状態はリセット状態を含むことを特徴とする請求項１４に記載のシステム。
　　【請求項１６】
　前記セット状態が前記ＰＣＭセルのうちの前記少なくとも１つのＰＣＭセルの実質的な結晶状態に対応し、また、前記リセット状態が前記ＰＣＭセルのうちの前記少なくとも１つのＰＣＭセルの実質的なアモルファス状態に対応することを特徴とする請求項１５に記載のシステム。
　　【請求項１７】
　前記セル電流又はセル電圧の少なくとも一方の以前の測定値を保持し、かつ、前記セル電流又はセル電圧の少なくとも一方の以前の測定値を前記セル電流又はセル電圧の次の測定値と比較する回路、を更に備えることを特徴とする請求項１４に記載のシステム。
　　【請求項１８】
　前記抵抗の前記変化は、前記ＰＣＭセルのうちの前記少なくとも１つのＰＣＭセルのアモルファス状態の閾値エッジに対応することを特徴とする請求項１４に記載のシステム。
　　【請求項１９】
　前記バイアス信号は、単一のランピングパルスを含むことを特徴とする請求項１４に記載のシステム。
　　【請求項２０】
　前記バイアス信号は、前記ＰＣＭセルのうちの少なくとも１つのＰＣＭセルのビット線に印加されることを特徴とする請求項１４に記載のシステム。」
　
（補正後の特許請求の範囲）
「　【請求項１】
　読み出しコマンドに応答して、相変化メモリ（ＰＣＭ）セルに印加されるバイアス信号の大きさを、前記ＰＣＭセルの状態を変化させずに増加させるステップと、
　前記ＰＣＭセルのセル電流及び／又はセル電圧の計測に少なくとも部分的に基づいて、前記ＰＣＭセルの抵抗値を推定するステップと、
　前記ＰＣＭセルに印加される前記バイアス信号の前記大きさが前記ＰＣＭセルの前記状態を変化させずに増加される間に生じる前記抵抗の変化に少なくとも部分的に基づいて、前記ＰＣＭセルの前記状態を判定するステップと、
　前記セル電流又はセル電圧の少なくとも１つの以前の測定値を保持するステップと、
　前記セル電流又はセル電圧の前記少なくとも１つの以前の測定値を、前記セル電流又はセル電圧の次の測定値と比較するステップと、
　を含み、
　前記少なくとも１つの以前の測定値及び前記次の測定値は、前記抵抗の前記変化の有無を表す電圧変化の速度を含む、ことを特徴とする方法。
　　【請求項２】
　前記ＰＣＭセルの前記状態を前記判定するステップは、更に、
　前記大きさが増加される間に前記抵抗の実質的な減少が無い場合に、前記状態がセット状態を含むと判定するステップと、
　前記大きさが増加される間に前記抵抗の実質的な減少がある場合に、前記状態がリセット状態を含むと判定するステップと、
　を含むことを特徴とする請求項１に記載の方法。
　　【請求項３】
　前記セット状態が前記ＰＣＭセルの実質的な結晶状態に対応し、また、前記リセット状態が前記ＰＣＭセルの実質的なアモルファス状態に対応することを特徴とする請求項２に記載の方法。
　　【請求項４】
　前記抵抗の前記変化は、前記ＰＣＭセルのアモルファス状態の閾値エッジに対応するこ
とを特徴とする請求項１に記載の方法。
　　【請求項５】
　前記バイアス信号は、単一のランピングパルスを含むことを特徴とする請求項１に記載の方法。
　　【請求項６】
　前記バイアス信号は、前記ＰＣＭセルのビット線に印加されることを特徴とする請求項１に記載の方法。
　　【請求項７】
　相変化メモリ（ＰＣＭ）セルアレイに結合された少なくとも１つのインターフェースと、
　電子回路と、
を備える不揮発性メモリコントローラであって、
　前記電子回路は、
　読み出しコマンドに応答して、前記ＰＣＭセルアレイのうちの少なくとも１つのＰＣＭセルに印加されるバイアス信号の大きさを、前記ＰＣＭセルアレイのうちの前記少なくとも１つのＰＣＭセルの状態を変化させずに増加させ、
　前記ＰＣＭセルアレイのうちの前記少なくとも１つのＰＣＭセルのセル電流及び／又はセル電圧の計測に少なくとも部分的に基づいて、前記ＰＣＭセルアレイのうちの前記少なくとも１つのＰＣＭセルの抵抗値を推定し、かつ、
　前記ＰＣＭセルアレイのうちの前記少なくとも１つのＰＣＭセルに印加される前記バイアス信号の前記大きさが前記ＰＣＭセルアレイのうちの前記少なくとも１つのＰＣＭセルの状態を変化させずに増加される間に生じる前記抵抗の変化に少なくとも部分的に基づいて、前記ＰＣＭセルアレイのうちの前記少なくとも１つのＰＣＭセルの状態を判定する、ことを特徴とする不揮発性メモリコントローラ。
　　【請求項８】
　前記大きさが増加される間に前記抵抗の実質的な減少が無い場合に、前記状態はセット状態を含み、また、前記大きさが増加される間に前記抵抗の実質的な減少がある場合に、前記状態はリセット状態を含むことを特徴とする請求項７に記載の不揮発性メモリコントローラ。
　　【請求項９】
　前記セット状態が、前記ＰＣＭセルアレイのうちの前記少なくとも１つのＰＣＭセルの実質的な結晶状態に対応し、また、前記リセット状態が、前記ＰＣＭセルアレイのうちの前記少なくとも１つのＰＣＭセルの実質的なアモルファス状態に対応することを特徴とする請求項８に記載の不揮発性メモリコントローラ。
　　【請求項１０】
　前記セル電流又はセル電圧の少なくとも一方の以前の測定値を保持し、かつ、前記セル電流又はセル電圧の少なくとも一方の以前の測定値を前記セル電流又はセル電圧の次の測定値と比較する回路、を更に備えることを特徴とする請求項７に記載の不揮発性メモリコントローラ。
　　【請求項１１】
　前記抵抗の前記変化は、前記ＰＣＭセルアレイのうちの前記少なくとも１つのＰＣＭセルのアモルファス状態の閾値エッジに対応することを特徴とする請求項７に記載の不揮発性メモリコントローラ。
　　【請求項１２】
　前記バイアス信号は、単一のランピングパルスを含むことを特徴とする請求項７に記載の不揮発性メモリコントローラ。
　　【請求項１３】
　メモリデバイスと、
　プロセッサと、
を備えるシステムであって、
　前記メモリデバイスは、相変化材料を含む相変化メモリ（ＰＣＭ）セルのアレイを備え、
　前記メモリデバイスは、メモリコントローラを更に備え、
　前記メモリコントローラは、
　読み出しコマンドに応答して、前記ＰＣＭセルアレイのうちの少なくとも１つのＰＣＭセルに印加されるバイアス信号の大きさを、前記ＰＣＭセルアレイのうちの前記少なくとも１つのＰＣＭセルの状態を変化させずに増加させ、
　前記ＰＣＭセルアレイのうちの前記少なくとも１つのＰＣＭセルのセル電流及び／又はセル電圧の計測に少なくとも部分的に基づいて、前記ＰＣＭセルアレイのうちの前記少なくとも１つのＰＣＭセルの抵抗値を推定し、かつ、
　前記ＰＣＭセルアレイのうちの前記少なくとも１つのＰＣＭセルに印加される前記バイアス信号の前記大きさが前記ＰＣＭセルアレイのうちの前記少なくとも１つのＰＣＭセルの状態を変化させずに増加される間に生じる前記抵抗の変化に少なくとも部分的に基づいて、前記ＰＣＭセルアレイのうちの前記少なくとも１つのＰＣＭセルの前記状態を判定し、　前記プロセッサは、１つ以上のアプリケーションをホストし、かつ、前記ＰＣＭセルアレイ中の前記ＰＣＭセルへのアクセスを提供するよう前記メモリコントローラに前記読み出しコマンドを与える、ことを特徴とするシステム。
　　【請求項１４】
　前記大きさが増加される間に前記抵抗の実質的な減少が無い場合に、前記状態はセット状態を含み、また、前記大きさが増加される間に前記抵抗の実質的な減少がある場合に、前記状態はリセット状態を含むことを特徴とする請求項１３に記載のシステム。
　　【請求項１５】
　前記セット状態が前記ＰＣＭセルアレイのうちの前記少なくとも１つのＰＣＭセルの実質的な結晶状態に対応し、また、前記リセット状態が前記ＰＣＭセルアレイのうちの前記少なくとも１つのＰＣＭセルの実質的なアモルファス状態に対応することを特徴とする請求項１４に記載のシステム。
　　【請求項１６】
　前記セル電流又はセル電圧の少なくとも１つの以前の測定値を保持し、かつ、前記セル電流又はセル電圧の前記少なくとも１つの以前の測定値を前記セル電流又はセル電圧の次の測定値と比較する回路、を更に備えることを特徴とする請求項１３に記載のシステム。
　　【請求項１７】
　前記抵抗の前記変化は、前記ＰＣＭセルアレイのうちの前記少なくとも１つのＰＣＭセルのアモルファス状態の閾値エッジに対応することを特徴とする請求項１３に記載のシステム。
　　【請求項１８】
　前記バイアス信号は、単一のランピングパルスを含むことを特徴とする請求項１３に記載のシステム。
　　【請求項１９】
　前記バイアス信号は、前記ＰＣＭセルアレイのうちの少なくとも１つのＰＣＭセルのビット線に印加されることを特徴とする請求項１３に記載のシステム。」
　
　本件補正の内容を整理すると、以下のとおりである。
〈補正事項１〉
　本件補正前の請求項１の「相変化メモリ（ＰＣＭ）セルに印加されるバイアス信号の大きさを増加させるステップ」という記載を、本件補正後の請求項１にあっては、「相変化メモリ（ＰＣＭ）セルに印加されるバイアス信号の大きさを、前記ＰＣＭセルの状態を変化させずに増加させるステップ」と補正する。
　
〈補正事項２〉
　本件補正前の請求項１の「前記ＰＣＭセルの状態を変化させずに、前記大きさが増加される間に生じる前記抵抗の変化に少なくとも部分的に基づいて、前記ＰＣＭセルの状態を判定するステップ」という記載を、本件補正後の請求項１にあっては、「前記ＰＣＭセルに印加される前記バイアス信号の前記大きさが前記ＰＣＭセルの前記状態を変化させずに増加される間に生じる前記抵抗の変化に少なくとも部分的に基づいて、前記ＰＣＭセルの前記状態を判定するステップ」と補正する。
　
〈補正事項３〉
　本件補正後の請求項１に、新たに、「前記セル電流又はセル電圧の少なくとも１つの以前の測定値を保持するステップ」及び「前記セル電流又はセル電圧の前記少なくとも１つの以前の測定値を、前記セル電流又はセル電圧の次の測定値と比較するステップ」という２つの「ステップ」を追加する。
　
〈補正事項４〉
　本件補正後の請求項１に、「前記少なくとも１つの以前の測定値及び前記次の測定値は、前記抵抗の前記変化の有無を表す電圧変化の速度を含む」という記載を追加する。
　
〈補正事項５〉
　本件補正前の請求項４を削除する。
　これに伴い、本件補正前の請求項５〜２０を、本件補正後の請求項４〜１９に繰り上げるとともに、本件補正後の請求項８〜１２及び同請求項１４〜１９が引用する請求項の項番を補正する。
　
〈補正事項６〉
　本件補正前の請求項８の「相変化メモリ（ＰＣＭ）セルのアレイ」という記載を、対応する本件補正後の請求項７にあっては、「相変化メモリ（ＰＣＭ）セルアレイ」と補正する。
　
〈補正事項７〉
　本件補正前の請求項８の「前記相変化メモリ（ＰＣＭ）セルのアレイのうちの少なくとも１つのＰＣＭセルに印加されるバイアス信号」、「前記ＰＣＭセルのうちの前記少なくとも１つのＰＣＭセルのセル電流」、「前記ＰＣＭセルのうちの前記少なくとも１つのＰＣＭセルの抵抗値」及び「前記ＰＣＭセルのうちの前記少なくとも１つのＰＣＭセルの状態」という記載を、それぞれ、対応する本件補正後の請求項７にあっては、「前記ＰＣＭセルアレイのうちの少なくとも１つのＰＣＭセルに印加されるバイアス信号」、「前記ＰＣＭセルアレイのうちの前記少なくとも１つのＰＣＭセルのセル電流」、「前記ＰＣＭセルアレイのうちの前記少なくとも１つのＰＣＭセルの抵抗値」及び「前記ＰＣＭセルアレイのうちの前記少なくとも１つのＰＣＭセルの状態」と補正する。
　これに伴い、本件補正前の請求項８を引用する本件補正前の請求項１０の「前記ＰＣＭセルのうちの前記少なくとも１つのＰＣＭセルの実質的な結晶状態」、「前記ＰＣＭセルのうちの前記少なくとも１つのＰＣＭセルの実質的なアモルファス状態」という記載、及び、同本件補正前の請求項１２の「前記ＰＣＭセルのうちの前記少なくとも１つのＰＣＭセルのアモルファス状態」という記載を、それぞれ、対応する本件補正後の請求項７を引用する本件補正後の請求項９にあっては「前記ＰＣＭセルアレイのうちの前記少なくとも１つのＰＣＭセルの実質的な結晶状態」、「前記ＰＣＭセルアレイのうちの前記少なくとも１つのＰＣＭセルの実質的なアモルファス状態」と、及び、同本件補正後の請求項１１にあっては「前記ＰＣＭセルアレイのうちの前記少なくとも１つのＰＣＭセルのアモルファス状態」と補正する。
　
〈補正事項８〉
　本件補正前の請求項８の「バイアス信号の大きさを増加させ」という記載を、対応する本件補正後の請求項７にあっては、「バイアス信号の大きさを、前記ＰＣＭセルアレイのうちの前記少なくとも１つのＰＣＭセルの状態を変化させずに増加させ」と補正する。
　
〈補正事項９〉
　本件補正前の請求項８の「前記ＰＣＭセルのうちの前記少なくとも１つのＰＣＭセルの状態を変化させずに、前記大きさが増加される間に生じる前記抵抗の変化に少なくとも部分的に基づいて」ＰＣＭセルの「状態を判定する」という記載を、対応する本件補正後の請求項７にあっては、「前記ＰＣＭセルアレイのうちの前記少なくとも１つのＰＣＭセルに印加される前記バイアス信号の前記大きさが前記ＰＣＭセルアレイのうちの前記少なくとも１つのＰＣＭセルの状態を変化させずに増加される間に生じる前記抵抗の変化に少なくとも部分的に基づいて」ＰＣＭセルの「状態を判定する」と補正する。
　
〈補正事項１０〉
　本件補正前の請求項１４の「前記ＰＣＭセルのアレイのうちの少なくとも１つのＰＣＭセルに印加されるバイアス信号」、「前記ＰＣＭセルのうちの前記少なくとも１つのＰＣＭセルのセル電流」、「前記ＰＣＭセルのうちの前記少なくとも１つのＰＣＭセルの抵抗値」及び「前記ＰＣＭセルのうちの前記少なくとも１つのＰＣＭセルの状態」という記載を、それぞれ、対応する本件補正後の請求項１３にあっては、「前記ＰＣＭセルアレイのうちの少なくとも１つのＰＣＭセルに印加されるバイアス信号」、「前記ＰＣＭセルアレイのうちの前記少なくとも１つのＰＣＭセルのセル電流」、「前記ＰＣＭセルアレイのうちの前記少なくとも１つのＰＣＭセルの抵抗値」及び「前記ＰＣＭセルアレイのうちの前記少なくとも１つのＰＣＭセルの前記状態」と補正する。
　これに伴い、本件補正前の請求項１４を引用する本件補正前の請求項１６の「前記ＰＣＭセルのうちの前記少なくとも１つのＰＣＭセルの実質的な結晶状態」、「前記ＰＣＭセルのうちの前記少なくとも１つのＰＣＭセルの実質的なアモルファス状態」という記載、同本件補正前の請求項１８の「前記ＰＣＭセルのうちの前記少なくとも１つのＰＣＭセルのアモルファス状態」という記載、及び、同本件補正前の請求項２０の「前記ＰＣＭセルのうちの少なくとも１つのＰＣＭセルのビット線」という記載を、それぞれ、対応する本件補正後の請求項１３を引用する本件補正後の請求項１５にあっては「前記ＰＣＭセルアレイのうちの前記少なくとも１つのＰＣＭセルの実質的な結晶状態」、「前記ＰＣＭセルアレイのうちの前記少なくとも１つのＰＣＭセルの実質的なアモルファス状態」と、同本件補正後の請求項１７にあっては「前記ＰＣＭセルアレイのうちの前記少なくとも１つのＰＣＭセルのアモルファス状態」と、及び、同本件補正後の請求項１９にあっては「前記ＰＣＭセルアレイのうちの少なくとも１つのＰＣＭセルのビット線」と補正する。
　
〈補正事項１１〉
　本件補正前の請求項１４の「バイアス信号の大きさを増加させ」という記載を、対応する本件補正後の請求項１３にあっては、「バイアス信号の大きさを、前記ＰＣＭセルアレイのうちの前記少なくとも１つのＰＣＭセルの状態を変化させずに増加させ」と補正する。
　
〈補正事項１２〉
　本件補正前の請求項１４の「前記ＰＣＭセルのうちの前記少なくとも１つのＰＣＭセルの状態を変化させずに、前記大きさが増加される間に生じる前記抵抗の変化に少なくとも部分的に基づいて」ＰＣＭセルの「状態を判定し」という記載を、対応する本件補正後の請求項１３にあっては、「前記ＰＣＭセルアレイのうちの前記少なくとも１つのＰＣＭセルに印加される前記バイアス信号の前記大きさが前記ＰＣＭセルアレイのうちの前記少なくとも１つのＰＣＭセルの状態を変化させずに増加される間に生じる前記抵抗の変化に少なくとも部分的に基づいて」ＰＣＭセルの「前記状態を判定し」と補正する。
　
〈補正事項１２〉
　本件補正前の請求項１４の「前記プロセッサ」は「前記メモリセルアレイ中の前記メモリセルへのアクセスを提供する」という記載を、対応する本件補正後の請求項１３にあっては、「前記プロセッサ」は「前記ＰＣＭセルアレイ中の前記ＰＣＭセルへのアクセスを提供する」と補正する。
　
２．新規事項の有無
　補正事項２について検討する。
　ア．この補正事項２の補正は、請求項１において、本件補正前の「前記ＰＣＭセルの状態を変化させずに、前記大きさが増加される間に生じる前記抵抗の変化に少なくとも部分的に基づいて、前記ＰＣＭセルの状態を判定するステップ」という記載を、本件補正後は、「前記ＰＣＭセルに印加される前記バイアス信号の前記大きさが前記ＰＣＭセルの前記状態を変化させずに増加される間に生じる前記抵抗の変化に少なくとも部分的に基づいて、前記ＰＣＭセルの前記状態を判定するステップ」と補正するものである。
　したがって、補正事項２の補正により、本件補正後の請求項１に係る発明の「方法」においては、「前記ＰＣＭセルの前記状態を判定する」ために「前記ＰＣＭセルに印加される前記バイアス信号の前記大きさ」が「増加される間」は、「前記ＰＣＭセルの前記状態を変化させ」ないことが明確になった。
　
　イ．そこで、本願の願書に最初に添付した明細書、特許請求の範囲または図面（以下、この明細書を「当初明細書」と、この特許請求の範囲を「当初特許請求の範囲」と、この図面を「当初図面」と、また、これらを総称して「当初明細書等」という。）の記載を検討する。
　　ａ．当初明細書の段落【０００２】に「相変化メモリ（ＰＣＭ）は、単に数例を挙げれば、カルコゲニドガラス及び／又はゲルマニウム・アンチモン・テルル化合物（ＧＳＴ）等の１つ又は複数の特定の相変化材料の性質及び特性に少なくとも部分的に基づいて動作し得る。このような材料の結晶状態及びアモルファス状態は、異なる電気抵抗率を持ち、それゆえ情報が記憶され得る基礎を表す。アモルファス・高抵抗状態は、記憶された第１のバイナリ状態を表し、結晶・低抵抗状態は、記憶された第２のバイナリ状態を表す。」と、同段落【０００７】に「実施形態において、相変化メモリ（ＰＣＭ）セルに情報を書き込む処理は、ＰＣＭセルを１つの状態又は他の状態にセットすること又はリセットすることを含んでもよい。」と、同段落【００１２】には「１つのメモリ状態を表すために、相変化材料１２５の一部に接触しているヒーター１４５は、相変化材料１２５の一部１４０を融解するように加熱してもよく、その後、例えば、アモルファスＧＳＴを含むように比較的急速に冷却されてもよい。このようなアモルファス材料は、比較的高い抵抗性（例えば、ＲＥＳＥＴ状態）であってもよく、その結果、コンタクト１２０に対して高抵抗で結合し得る。他のメモリ状態を表すために、相変化材料１１５の一部に接触しているヒーター１３５は、相変化材料１１５の一部を融解するように加熱してもよく、その後、多結晶質の低抵抗材料（例えば、ＳＥＴ状態）をもたらすように比較的ゆっくりと冷却されてもよい。このような多結晶質の相変化材料１１５は、このように、コンタクト１２０に対して低抵抗結合になり得る。」と、それぞれ、記載されている。
　したがって、当初明細書等には、「相変化メモリ（ＰＣＭ）セルに情報を書き込む処理」において、「相変化材料１２５の一部１４０を融解するように加熱」した後で、「比較的急速に冷却」すると「例えば、ＲＥＳＥＴ状態」のような「比較的高い抵抗性」の「アモルファス材料」を含むようになって「コンタクト」から見ると「セル」は「高抵抗」になり、「ゆっくりと冷却」すると「例えば、ＳＥＴ状態」のような「多結晶質の低抵抗材料」をもたらして「コンタクト」から見ると「セル」は「低抵抗」になることが記載されている。
　
　　ｂ．当初明細書の段落【０００８】に「ＰＣＭセルに記憶された情報を読み出す処理は、ＰＣＭセルが、ＳＥＴ状態、ＲＥＳＥＴ状態、又は他の状態（例えば、マルチレベルＰＣＭの場合において）であるかを判定することを含んでもよい。このような状態は、特定のＰＣＭ抵抗率に対応し得るため、状態判定は、ＰＣＭセルの抵抗を判定することを伴ってもよい。」と記載されている。
　したがって、前記ａ．の記載も参酌すれば、当初明細書等には、「ＰＣＭセル」の状態は、通常は、その「抵抗」値により「ＳＥＴ状態」と「ＲＥＳＥＴ状態」とに「バイナリ」化されること、しかし、「マルチレベル」における各レベルの「他の状態」、すなわち、その「抵抗」値に応じて異なる「他の状態」も有していることが記載されている。
　
　　ｃ．当初明細書の段落【０００９】に「ＰＣＭセルのアモルファス状態又はリセット状態の材料に生じ得る閾値エッジ現象は、ＰＣＭセルの状態を判定するために用いられてもよい。閾値エッジは、ＲＥＳＥＴ状態にあるＰＣＭセルにバイアス信号を適用することの結果であり得る。ビット線に適用され得るこのようなバイアス信号は、以下に更に詳細に記載するように、ランピング電圧／電流パルスを含んでもよい。このようなバイアス信号の振幅が増加する（例えば、強化される）につれ、閾値エッジは、ＰＣＭセルの抵抗率がバイアス信号の振幅が増加する特定のスパンの間に急峻に降下することに直面し得る。対照的に、結晶状態又はＳＥＴ状態におけるＰＣＭセルは、このような閾値エッジを経験しなくてもよい。例えば、バイアス信号の振幅が増加される（例えば、強化される）ため、ＳＥＴ状態のＰＣＭの抵抗率は、実質的に一定のままであってもよい。」と、同段落【００１０】には「ＰＣＭセルの状態を判定する処理は、ＰＣＭセルが閾値エッジを経験するかを検出することを伴ってもよい。例えば、このような閾値エッジが検出される場合、ＰＣＭセルはＲＥＳＥＴ状態にあるとみなされてもよい。対照的に、このような閾値エッジが検出されない場合、ＰＣＭセルはＳＥＴ状態にあるとみなされてもよい。」と記載されている。
　したがって、当初明細書等には、「アモルファス状態」又は「ＲＥＳＥＴ状態」にある「ＰＣＭセル」に「バイアス信号の振幅が増加」する「ランピング電圧／電流パルス」を印加すると、この「バイアス信号の振幅が増加する」間に、「ＰＣＭセルの抵抗率」が「急峻に降下する」という「閾値エッジ」の現象が検出されること、したがって、「ＰＣＭセルに記憶された情報を読み出す処理」は、「ＰＣＭセル」に「バイアス信号の振幅が増加」する「ランピング電圧／電流パルス」を印加し、この「バイアス信号の振幅が増加する」間に、前記「閾値エッジ」の現象が検出される場合は当該「ＰＣＭセル」が「ＲＥＳＥＴ状態にある」とみなし、前記「閾値エッジ」の現象が検出されない場合には当該「ＰＣＭセル」が「ＳＥＴ状態にある」とみなすことが記載されている。
　
　　ｄ．そして、当初明細書の段落【００１５】に「対照的に、電圧曲線２６０は、一般にバイアス信号２１０によって変化する間に、電圧ピーク２６５及び電圧ディップ２６８への比較的急峻な電圧降下等の特徴を含む。このような特徴は、ＲＥＳＥＴ状態にあるＰＣＭセル内で生じ得る閾値エッジに起因し得る。例えば、ＰＣＭセルにわたる電圧の電圧ピーク２６５から電圧ディップ２６８までの変化は、上で議論したようにＰＣＭセルの抵抗の比較的急峻な減少に起因し得る。特に、ランピングバイアス信号２１０が特定の大きさ２１７に到達するとき、ＰＣＭセルの抵抗は、ランピングバイアス信号２１０が増加し続けるにつれて降下し始め得る。次に、ランピングバイアス信号２１０は特定の大きさ２１８に到達するとき、ＰＣＭセルの抵抗は低い値（例えば、スナップバック前のＰＣＭセルの抵抗が比較的高くあり得る）に降下し得る。」と記載されている。
　したがって、当初明細書等には、「ＲＥＳＥＴ状態にあるＰＣＭセル」に大きさが増加する「ランピングバイアス信号２１０」を印加するとき、前記「ランピングバイアス信号２１０」が「特定の大きさ２１７に到達する」と前記「ＰＣＭセル」の「抵抗」は「降下し始め」、前記「ランピングバイアス信号２１０」がさらに増加して「特定の大きさ２１８に到達するとき」に、前記「ＰＣＭセル」の「抵抗」は、「スナップバック前」の「比較的高」い値より「低い値」に「降下」すること、が記載されている。
　
　　ｅ．さらに、当初明細書の段落【００１９】には「ＲＥＳＥＴ状態のメモリセルの特徴」として「ポイント２１５からポイント２２０まで等のバイアス信号２１０のランピング部分間のＰＣＭセルのセル電圧及びセル電流を表してもよい。バイアス信号の大きさが増加されるにつれ、セル電圧及びセル電流は相応して、ポイント５６５まで増加する。バイアス信号の大きさが更に増加されるにつれ、閾値エッジはちょうど過去のポイント５６５を過ぎたところで達成されてもよい。その結果、バイアス信号の大きさはまだ更に増加されるため、セル電圧は急峻に降下し、セル電流はポイント５６８まで増加する。このように急峻な電圧降下は、「スナップバック」と呼ばれ得る。一実装において、スナップバックが生じるか否かと、それゆえＰＣＭセルがＲＥＳＥＴ状態にあるか否かとを検出するための技術は、セル電圧における特定の変化に対するセル電流における変化を計測することを伴ってもよい。」と記載されている。
　したがって、前記ｄ．で摘記した段落【００１５】の記載も参酌すれば、当初明細書等には、「ＲＥＳＥＴ状態にあるＰＣＭセル」に「大きさが増加」する「バイアス信号」を印加するとき、「ＰＣＭセルにわたる電圧」である「セル電圧」が特定の「ポイント５６５」を超えようとすると、前記「セル電圧」が「急峻」に「低下」する「スナップバック」が生じること、前記「スナップバック」は「ＲＥＳＥＴ状態にあるＰＣＭセル内で生じ得る閾値エッジに起因」するので、前記「スナップバック」が「生じるか否か」を「検出する」ことにより「ＰＣＭセルがＲＥＳＥＴ状態にあるか否か」を判定すること、が記載されている。
　
　　ｆ．当初図面の図５は、「実施形態に係る、メモリセルの特徴及び計測パラメータを示すプロット図」（図面の簡単な説明）である。
　この当初図面の図５について、当初明細書の段落【００１９】には、「図５は、実施形態に係る、ＲＥＳＥＴ状態のメモリセルの特徴を示すプロット図５００である。……プロット図５００に示された曲線５６０の部分は、プロット２００においてポイント２１５からポイント２２０まで等のバイアス信号２１０のランピング部分間のＰＣＭセルのセル電圧及びセル電流を表してもよい。」と記載されている。したがって、前記図５は、「ＲＥＳＥＴ状態のメモリセル」に「ポイント２１５からポイント２２０まで等のバイアス信号２１０」を印加したときの「ＰＣＭセルのセル電圧及びセル電流」で表される「メモリセルの特徴」を、横軸を「セル電圧」、縦軸を「セル電流」として「プロット」したものであると認められる。
　さて、前記段落【００１９】には、「バイアス信号の大きさが増加されるにつれ、セル電圧及びセル電流は相応して、ポイント５６５まで増加する。バイアス信号の大きさが更に増加されるにつれ、閾値エッジはちょうど過去のポイント５６５を過ぎたところで達成されてもよい。その結果、バイアス信号の大きさはまだ更に増加されるため、セル電圧は急峻に降下し、セル電流はポイント５６８まで増加する。このように急峻な電圧降下は、「スナップバック」と呼ばれ得る。一実装において、スナップバックが生じるか否かと、それゆえＰＣＭセルがＲＥＳＥＴ状態にあるか否かとを検出するための技術は、セル電圧における特定の変化に対するセル電流における変化を計測することを伴ってもよい。例えば、スナップバックが、セル電圧５０２及び５０４間の電圧変化５８６中に生じるため、それに応じたセル電流５１２からセル電流５１４までの電流は、比較的大きくてもよい。他方で、スナップバックがセル電圧５０６及び５０２間の電圧変化５８４中等において生じない場合、それに応じたセル電流５１６からセル電流５１２までの電流変化５８２は、比較的小さくてもよい。」とも記載されている。
　この記載と、前記図５とから、バイアス信号の大きさが増加されるにつれてセル電圧及びセル電流はポイント５６５まで増加するが、セル電圧がセル電圧５０２に達するまではセル電圧の増加に対するセル電流の変化は小さいこと、バイアス信号が増加してセル電圧が前記セル電圧５０２を超えた後の前記ポイント５６５からポイント５６８の間で前記セル電圧はスナップバックすること、バイアス信号が更に増加してセル電圧が前記セル電圧５０２を超えてセル電圧５０４に達するまでの間、すなわち、セル電圧がスナップバックする直前からセル電圧５０４に達するまでの間は、セル電圧の増加に対するセル電流の変化は比較的大きいこと、が当初明細書等に記載されているといえる。
　「他の実施形態に係る、メモリセルの特徴及び計測パラメータを示すプロット図」（図面の簡単な説明）である当初図面の図６にも、前記図５と同じ「特徴」が示されている。
　
　ウ．さて、前記ｃ．の「アモルファス状態」又は「ＲＥＳＥＴ状態」にある「ＰＣＭセル」に「バイアス信号の振幅が増加」する「ランピング電圧／電流パルス」を印加する場合における、前記「バイアス信号」による「ＰＣＭセル」の「加熱」状況や、「加熱」後の「冷却」状況は、前記ｃ．で摘記した事項の中には記載されていない。また、当初明細書等の他の記載を参照しても、これらの点は不明である。
　一方、前記ａ．には、「ＰＣＭセル」を、相変化材料の一部を融解させるように加熱した後で、「例えば、ＳＥＴ状態」のような「多結晶質の低抵抗材料」をもたらして「コンタクト」から見ると「セル」を「低抵抗」にさせるためには、「ゆっくりと冷却」させると記載されている。
　したがって、「アモルファス状態」又は「ＲＥＳＥＴ状態」にある「ＰＣＭセル」に「バイアス信号の振幅が増加」する「ランピング電圧／電流パルス」を印加し、この「バイアス信号の振幅が増加する」間に、前記「閾値エッジ」の現象が検出された場合には、前記「アモルファス状態」又は「ＲＥＳＥＴ状態」にあった「ＰＣＭセル」が、「多結晶質」の「ＳＥＴ状態」に変化したのか、依然として「アモルファス状態」又は「ＲＥＳＥＴ状態」にあるのかは、あるいは、それらのいずれでもないのか、当初明細書等の明示の記載からでは特定できない。
　
　エ．しかしながら、前記ｃ．〜ｆ．から、当初明細書等には、「ＲＥＳＥＴ状態にあるＰＣＭセル」に、少なくとも「閾値エッジ」の現象が発生して「ＰＣＭセルの抵抗率」が「急峻に降下する」と、「ＲＥＳＥＴ状態」にあり高抵抗であった「ＰＣＭセル」の「抵抗」が「低い値」に「降下」し、その後、「バイアス信号の振幅」がさらに「増加」しても、セル電圧が「セル電圧５０４」に達するまでの間は、その「抵抗」は前記「ＰＣＭセル」が「ＲＥＳＥＴ状態」にあったときより「低い」値であること、が記載されている。
　すなわち、「ＲＥＳＥＴ状態にあるＰＣＭセル」に「閾値エッジ」の現象が発生して「ＰＣＭセル」の「抵抗率」が「急峻に低下」した後は、前記「ＰＣＭセル」は少なくともセル電圧が「セル電圧５０４」に達するまでの間は抵抗値が「低い」状態になるから、前記「ＰＣＭセル」には、その抵抗値を「低い」値にさせるような何らかの状態の変化が生じたと認められる。
　
　カ．以上のイ．〜オ．から、当初明細書等には、「アモルファス状態」又は「ＲＥＳＥＴ状態」にある「ＰＣＭセルに記憶された情報を読み出す処理」において、「バイアス信号の振幅が増加」する「ランピング電圧／電流パルス」を印加すると、前記「バイアス信号の振幅が増加」する間において、前記「ＰＣＭセル」に「ＰＣＭセルの抵抗率」が「急峻に降下する」という「閾値エッジ」の現象が生じることが記載されている。
　そして、当初明細書等には、この「閾値エッジ」の現象が生じると、前記「アモルファス状態」又は「ＲＥＳＥＴ状態」にあった「ＰＣＭセル」が、「例えば、ＳＥＴ状態」のような「多結晶質」の「状態」に変化した、あるいは、「マルチレベル」における中間レベルに「ＳＥＴ」された「状態」に変化したという明示の記載はないものの、少なくともこの「閾値エッジ」の現象が生じると、「アモルファス状態」又は「ＲＥＳＥＴ状態」にあったときよりもその抵抗値を「低い」値にさせるような状態の変化が生じることは記載されている。
　また、当初明細書等の他の記載を参照しても、「アモルファス状態」又は「ＲＥＳＥＴ状態」にある「ＰＣＭセルに記憶された情報を読み出す処理」の過程で、前記「ＰＣＭセル」の「状態」が変化しないという記載は、当初明細書等には存在しない。むしろ、上記のとおり、「閾値エッジ」の現象が発生するまでに「ＰＣＭセル」に印加・累積された「バイアス信号」のエネルギーにより、「閾値エッジ」の現象が発生した後の「ＰＣＭセル」には、その抵抗値を「低い」値にさせる何らかの「状態」の変化が生じていることは明らかである。
　
　キ．さらに、本願の優先権主張の日前に外国において頒布された刊行物である国際公開第０３／０６５３７７号には、「ＳＴＯＲＡＧＥ　ＤＥＶＩＣＥ」（発明の名称）に関して、図４とともに、以下の事項が記載されている。
　　ａ．「記憶素子は、少なくともアンチモン（Ｓｂ）とテルル（Ｔｅ）を含むＧｅ−Ｓｂ−Ｔｅ系、Ａｇ−Ｉｎ−Ｓｂ−Ｔｅ系などのカルコゲナイド材料を記録層の材料として用いている。…（中略）…IW1からIW0の範囲内のセット電流を印加する場合に記憶情報‘１’が書き込まれ、IW0以上のリセット電流を印加する場合に記憶情報‘０’が書き込まれることを示している。」（明細書の第７頁第６〜２４行）
　
　　ｂ．「第三に、初期状態‘０’の記憶素子に‘１’書き込みを行う場合、セット電流を印加すると、記憶素子の端子電圧がしきい電圧Vthを超えた時に、低抵抗状態にスイッチする。スイッチング後は、ジュール熱によって結晶化が進行する。電流値がセット電流に達すると、結晶化領域が広がって相変化することにより、さらに抵抗値が下がるので、低抵抗曲線を辿って初期状態に戻る。途中から電圧−電流曲線の傾斜がゆるやかになるのは、低抵抗状態へスイッチングしていた領域がスイッチＯＦＦとなり、結晶化による抵抗低下のみが残留するためである。」（明細書の第８頁第９〜１６行）
　
　　ｃ．図４には、「リセット状態（０）」にある記憶素子の端子電圧が「Vth」を超えるとき、「スイッチング」が生じて、端子電圧が急激に低下すること、が記載されている。
　
　以上のａ．〜ｃ．から、国際公開第０３／０６５３７７号には、カルコゲナイド材料で形成されリセット状態にある記憶素子に、読み出し動作時ではないが、端子電圧が増加していくようにバイアスを印加すると、前記端子電圧が電圧「Vth」を超えるとき「スイッチング」が生じて前記端子電圧が急激に低下すること、前記「スイッチング」後はジュール熱によって結晶化が進行すること、が記載されている。そして、上記記載事項は、当業者には周知の事項であったと認められる。
　してみれば、当業者の技術常識を参酌すれば、「ＲＥＳＥＴ状態」にある「ＰＣＭセル」に、「セル電圧」が増加していくように「バイアス信号」を印加するとき、「セル電圧」が急峻に降下するスナップバックの現象が生じた場合は、前記「ＰＣＭセル」に、「ＲＥＳＥＴ状態」にあったときよりもその抵抗値を「低い」値にさせるような状態の変化が生じていることは、当業者には自明であったものと認められる。
　
　ク．したがって、「アモルファス状態」又は「ＲＥＳＥＴ状態」にある「ＰＣＭセル」に記憶された情報を読み出す過程で、少なくとも「ＰＣＭセルの抵抗率」が「急峻に降下する」という「閾値エッジ」の現象が生じた後は、前記「ＰＣＭセル」は、「アモルファス状態」又は「ＲＥＳＥＴ状態」にあったときよりも低抵抗である「状態」に変化することが、当初明細書等に記載されている以上、あるいは、当初明細書等の記載から当業者には自明であった以上、「アモルファス状態」又は「ＲＥＳＥＴ状態」にある「ＰＣＭセルに記憶された情報を読み出す処理」において、「バイアス信号の振幅が増加」する「ランピング電圧／電流パルス」を印加している間、前記「ＰＣＭセル」の「状態」が変化しないことは、当初明細書等には記載も示唆もされていないと認められる。
　よって、補正事項２の補正は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入するものである。
　
　ケ．以上のとおりであるから、他の補正事項について検討するまでもなく、補正事項２の補正を含む本件補正は、本願の願書に最初に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内においてなされたものではない。
　したがって、本件補正は、特許法第１７条の２第３項の規定に違反する。
　
３．小括
　以上のとおりであるから、本件補正は、特許法第１７条の２第３項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
　
第３．本願発明について
１．平成２５年４月２６日に提出された手続補正書でした手続補正について
　以上のとおり、本件補正（平成２５年１２月２０日に提出された手続補正書による手続補正）は却下されたので、本願の請求項１〜２０に係る発明は、平成２５年４月２６日に提出された手続補正書によって補正された明細書、特許請求の範囲の記載からみて、その特許請求の範囲の請求項１〜２０に記載されたとおりのものであり、そのうち、請求項１に係る発明（以下「本願発明」という。）は、再掲すると次のとおりである。
　
「読み出しコマンドに応答して、相変化メモリ（ＰＣＭ）セルに印加されるバイアス信号の大きさを増加させるステップと、
　前記ＰＣＭセルのセル電流及び／又はセル電圧の計測に少なくとも部分的に基づいて、前記ＰＣＭセルの抵抗値を推定するステップと、
　前記ＰＣＭセルの状態を変化させずに、前記大きさが増加される間に生じる前記抵抗の変化に少なくとも部分的に基づいて、前記ＰＣＭセルの状態を判定するステップと、
　を含むことを特徴とする方法。」
　
　そして、前記平成２５年４月２６日に提出された手続補正書でした手続補正は、請求項１について見ると、補正前の「前記大きさが増加される間に生じる前記抵抗の変化に少なくとも部分的に基づいて、前記ＰＣＭセルの状態を判定するステップ」という記載に対して、「前記ＰＣＭセルの状態を変化させずに」という事項を加入することで、本願発明の「前記ＰＣＭセルの状態を変化させずに、前記大きさが増加される間に生じる前記抵抗の変化に少なくとも部分的に基づいて、前記ＰＣＭセルの状態を判定するステップ」に補正したものである。
　
２．原査定の拒絶の理由
　原査定の根拠となった平成２５年５月１６日付けの最後の拒絶理由通知の概要は、以下のとおりである。
　
「平成２５年　４月２６日付けでした手続補正は、下記の点で願書に最初に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内においてしたものでないから、特許法第１７条の２第３項に規定する要件を満たしていない。
　
　　　　　　　　　　　　　　　　　記
　……（中略）……
　したがって、出願時の明細書、特許請求の範囲又は図面には…（中略）…ＰＣＭセルの読み出しプロセス中にＰＣＭセルの状態を変化させないままで、ＰＣＭセルの状態を読み出すようにしている発明は記載されていない。
　それ故、平成２５年　４月２６日付けでした手続補正は、願書に最初に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内においてしたものでない。」
　
３．判断
　ア．前記第３．１．で指摘したとおり、平成２５年４月２６日に提出された手続補正書でした手続補正は、請求項１における補正前の「前記大きさが増加される間に生じる前記抵抗の変化に少なくとも部分的に基づいて、前記ＰＣＭセルの状態を判定するステップ」という記載を、補正後は「前記ＰＣＭセルの状態を変化させずに、前記大きさが増加される間に生じる前記抵抗の変化に少なくとも部分的に基づいて、前記ＰＣＭセルの状態を判定するステップ」と補正したものである。
　したがって、この補正により、本願発明の「方法」は、「前記ＰＣＭセルの状態を変化させずに」「前記ＰＣＭセルの状態を判定する」ものにおいて、この「前記ＰＣＭセルの状態」の「判定」を、「相変化メモリ（ＰＣＭ）セルに印加されるバイアス信号の大きさ」が「増加される間に生じる前記抵抗の変化に少なくとも部分的に基づいて」行うものとなった。
　そうすると、前記補正により、少なくとも「相変化メモリ（ＰＣＭ）セルに印加されるバイアス信号の大きさ」が「増加される間」は、「前記ＰＣＭセルの状態を変化させ」ないことが限定されたと認められる。
　
　イ．したがって、前記第２．２．ア．での検討から、前記「平成２５年　４月２６日付けでした手続補正」のうち、請求項１についてする補正は、本件補正の補正事項２の補正と実質的に同じ補正、あるいは、少なくとも「相変化メモリ（ＰＣＭ）セルに印加されるバイアス信号の大きさ」が「増加される間」は「前記ＰＣＭセルの状態を変化させ」ないことを限定した点で共通する補正である。
　
　ウ．そして、前記第２．２．イ．〜ケ．で検討したように、「アモルファス状態」又は「ＲＥＳＥＴ状態」にある「ＰＣＭセル」に記憶された情報を読み出す過程で、少なくとも「ＰＣＭセルの抵抗率」が「急峻に降下する」という「閾値エッジ」の現象が生じた後は、前記「ＰＣＭセル」は、「アモルファス状態」又は「ＲＥＳＥＴ状態」にあったときよりも低抵抗である「状態」に変化することが、当初明細書等に記載されていた、あるいは、当初明細書等の記載から当業者には自明であったものと認められる。
　したがって、前記最後の拒絶理由通知で指摘したとおり、「アモルファス状態」又は「ＲＥＳＥＴ状態」にある「ＰＣＭセルに記憶された情報を読み出す処理」において、「バイアス信号の振幅が増加」する「ランピング電圧／電流パルス」を印加している間、「ＰＣＭセルの状態」を変化させないことは、当初明細書等には記載も示唆もされていない。
　
　エ．以上から、平成２５年４月２６日に提出された手続補正書でした手続補正のうち、少なくとも請求項１についてした補正は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入するものである。
　したがって、この請求項１についてした補正を含む、平成２５年４月２６日に提出された手続補正書でした手続補正は、当初明細書等に記載した事項の範囲内においてしたものではない。
　よって、平成２５年４月２６日付けでした手続補正は特許法第１７条の２第３項に規定する要件を満たしていない。
　
　
第４．結言
　以上のとおり、平成２５年４月２６日に提出された手続補正書でした手続補正は特許法第１７条の２第３項に規定する要件を満たしていないので、本願は、拒絶されるべきものである。
 
　よって、結論のとおり審決する。