【事件の表示】
　特願２０１０−５４１０４８「反射率測定法による有線電気ネットワークにおける障害の検出と位置特定のための方法、及び対応する装置」拒絶査定不服審判事件〔平成２１年　７月１６日国際公開、ＷＯ２００９／０８７０４５、平成２３年　３月１７日国内公表、特表２０１１−５０９０３５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　
　本願は，２００８年(平成２０年)１２月１９日(優先権主張　２００８年(平成２０年)１月３日　フランス)を国際出願日とする出願であって，平成２４年１０月１０日付けで拒絶理由が通知され，平成２５年２月５日付けで意見書とともに手続補正書の提出がなされ，同年５月１７日付けで拒絶理由(最後)が通知され，同年７月１７日付けで意見書とともに手続補正書の提出がなされ，同年８月１５日付けで平成２５年７月１７日付けの手続補正に対する補正の却下の決定がされ，同日付で拒絶査定がされ，同年１１月７日に拒絶査定不服審判の請求と同時に手続補正がなされたものである。
　
第２　補正却下の決定
［結　論］
　平成２５年１１月７日付け手続補正を却下する。
　
［理　由］
１．本願補正発明
(１)　平成２５年１１月７日付け手続補正(以下「本件補正」という。)は，平成２５年７月１７日付け手続補正の補正却下により，平成２５年２月５日付け手続補正書(本件補正前)の特許請求の範囲の請求項１における記載(下線は請求人が付与。次の「ア」における記載。)を，次の「イ」のように変更することを含むものである。
　
ア　
本件補正前
「【請求項１】
　反射率測定法を使用して有線電気ネットワークにおける障害を検出して該障害の位置を判定する方法
であって、
−前記電気
ｅ(ｔ)
する段階であって、連続する注入のタイミングが、放出クロック信号(１４)及び受信クロック信号(１６)を生成する同期化モジュール(１２)によって制御される段階(段階３０)と、
−前記ケーブル上の反射信号を取得する
段階と、
−前記反射信号を周波数Ｆｅ＝１／Ｔｅでサンプリング
する段階(段階３２)と、
−前記反射信号に関して獲得されたサンプルの数を計数すると共に、前記獲得されたサンプルの数を診断されるべき前記ケーブルまたは前記ネットワークの長さに応じて事前に定義された数ｎと比較する段階(段階３４)と、
−前記放出クロック(１４)を期間δだけシフトしながら、段階３０、３２、及び３４をＮ回繰り返す段階と、
−前記獲得されたｎ×Ｎ個のサンプルから前記反射信号を再構成する段階(段階３８)と、
−障害を検出するために前記反射信号を分析する段階(段階４０)と
を含む
　
イ　
本件補正後
「【請求項１】
　反射率測定法を使用して有線電気ネットワークにおける障害を検出して該障害の位置を判定する方法であって、
−前記電気ネットワーク４内のケーブルに検査信号ｅ(ｔ)を注入する段階であって、連続する注入のタイミングが、放出クロック信号(１４)及び受信クロック信号(１６)を生成する同期化モジュール(１２)によって制御される段階(段階３０)と、
−前記ケーブル上の反射信号を取得する段階と、
−前記反射信号を周波数Ｆｅ＝１／Ｔｅでサンプリングする段階(段階３２)と、
−前記反射信号に関して獲得されたサンプルの数を計数すると共に、前記獲得されたサンプルの数を診断されるべき前記ケーブルまたは前記ネットワークの長さに応じて事前に定義された数ｎと比較する段階(段階３４)と、
−前記放出クロック(１４)を期間δだけシフトしながら、段階３０、３２、及び３４をＮ回繰り返す段階と、
−前記獲得されたｎ×Ｎ個のサンプルから前記反射信号を再構成する段階(段階３８)と、
−障害を検出するために前記反射信号を分析する段階(段階４０)と
を
含み、
　
前記反射信号を分析する段階が、前記検査信号に応じて各分析に関して計算し直される適応的しきい値を使用して、前記反射信号のピークを検出する
　
(２)　上記(１)のア，イより，本件補正後の請求項１に記載された発明(以下「本願補正発明」という。)は，本件補正前の請求項１に記載された「反射信号を分析する段階」に限定を附したものであるといえる。
　そこで，本願補正発明が，特許出願の際独立して特許を受けることができるか否か(本件補正が，特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に違反するか否か)について検討する。
　
２．本願補正発明についての検討　
(１)　本願補正発明において，「反射信号を分析する段階」は，「障害を検出する」ために，「反射信号のピークを検出する」こと，さらに，その「検出」に「使用する」のが，「検査信号に応じて各分析に関して計算し直される適応的しきい値」であることは，請求項１の記載より明白である。
　しかし，「適応的しきい値」についてみると，この値が「計算し直される」のは，「検査信号に応じて」されるのか，あるいは「各分析に関して」されるのか，いずれの場合に，上記「計算し直される」のかが明確とはいえない。
　また，上記「各分析に関して」における「各分析」が意味するところも不明である。
　
(２)　上記(１)に述べたとおりであるので，本願の明細書の記載を確認する。
　請求人は，審判請求書「[３]」の「[Ａ]補正の根拠の明示」において，次のように主張する(下線は当審が付与。)。
　
「本願発明において、
「反射信号を分析する段階（または検査モジュール）が、検査信号に応じて各分析に関して計算し直される適応的しきい値を使用して、反射信号のピークを検出する」ことは、本願明細書の段落「００７４」に説明されています。具体的には、本願明細書の段落「００７４」には、「サンプリングされた信号を処理するために使用される本発明による装置及び方法が、サンプリングから得られたその結果生じるピークを検出するために、入力信号に応じて各診断に関して計算し直される適応的しきい値を使用する点に注意が必要である。」と説明されています
　今回の補正では、平成２５年２月５日付け手続補正書に記載された請求項１に「前記反射信号を分析する段階が、前記検査信号に応じて各分析に関して計算し直される適応的しきい値を使用して、前記反射信号のピークを検出する」という限定記載を追加し　(後略)」
　
　そして，請求人が主張するように，本願の明細書【００７４】に記載された「入力信号」，「各診断」が，本願補正発明における「検査信号」，「各分析」にそれぞれ対応していると解される。
　しかし，該本願明細書における記載をみても，「適応的しきい値」が「計算し直される」のが，「入力信号」つまり「検査信号」に応じてされるのか，あるいは，「各診断」つまり「各分析」に関してされるのかを明確に記載しているとはいえない。
　また，「各診断」，「各分析」が，具体的にどのような「診断」，「分析」を技術的に意味しているのかも不明である。
　このことは，本願の明細書には，「適応的しきい値」を，「障害を検出する」ために，「反射信号のピークを検出する」のに使用するにあたり，該「適応的しきい値」の計算のし直しが，どのようにされるのかが具体的に記載されていないことを示している。
　つまり，該「適応的しきい値」により，「反射信号のピークを検出する」ことのできる技術的根拠，また，「障害を検出する」ことのできる根拠を，本願明細書の発明の詳細な説明に，当業者に明確かつ十分に記載していないことを示している。
　してみると，本願補正発明は，発明の詳細な説明に記載されたものであるともいえない。
　
３．まとめ
　以上のとおりであるから，本願の明細書の発明の詳細な説明は，当業者が本願補正発明の実施をすることができる程度に明確かつ十分に記載したものであるとはいえず，また，本願補正発明は，発明の詳細な説明に記載したものであるともいえない。
　
　したがって，本願補正発明に関して，本願は，特許法第３６条第４項第１号及び同条第６項第１号に規定する要件を満たしていない。
　よって，本件補正は，特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に違反するので，同法第１５９条第１項の規定において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明
　
　上記「第２」に述べたとおり，本件補正は却下された。
　したがって，本願の請求項１に係る発明(以下「本願発明」という。)は，上記「第２」の「１．」の「ア　本件補正前の請求項１の記載」に記載した事項により特定されるとおりのものである。
　
第４　当審の判断
　
１．平成２５年８月１５日付け拒絶査定の概要
　原査定は，「平成２５年５月１７日付け拒絶理由通知書に記載した理由によって，拒絶すべきものです。」と述べているところ，該拒絶理由通知書には，引用文献１(米国特許第５５２１５１２号明細書(１９９６年(平成８年)５月２８日米国公開))に記載された発明に基づいて，請求項１に係る発明(当審注　「本願発明」)は，当業者が容易に発明をすることができたものである旨記載されている。
　
２．引用発明
　上記引用文献１には，図面とともに次の事項が記載されている。
　
(１)　FIELD OF THE INVENTION
　　　This invention relates to time domain reflectometry, and more particularly, to a time domain reflectometer that employs successively delayed test pulses and interleaves sampled reflections to achieve a high effective sample rate.(第１欄)
(当審訳
発明の分野
　本発明は，時間領域反射率測定に，より具体的には，時間領域反射率計に関し，その時間領域反射率計は，順次遅延されたテストパルス(-s)を用い，そして，高い実効サンプリング・レートを達成するために，サンプリングされた反射をインタリーブする。)
　
(２)　BACKGROUND OF THE INVENTION
　　　
Time domain reflectometry repeatedly transmits short duration pulses along a cable or line under test (LUT) and examines reflected waveshapes to determine the condition of the LUT
　
　　　Modern time domain reflectometers digitally sample a reflected signal waveform, store the sampled digital values, and subsequently analyze the signal's waveshape. To achieve an optimum reproduction of the reflected waveform, a high frequency sample rate is required; however, as the sample frequency rate increases, more sophisticated (and expensive) systems are required to digitize and store these high frequency signals.(第１欄)
(当審訳
発明の背景
　
時間領域反射率測定法では，被試験ケーブルやライン(ＬＵＴ)に沿って，短い持続時間のパルスを繰り返し送信し，そして，ＬＵＴの状態を決定するために反射された波形を検査する
　
　現代の時間領域反射率計は，デジタル反射信号波形をサンプリングし，サンプリングされたデジタル値を格納し，そして，その後，信号の波形を分析する。反射波形の最適な再現を達成するために，高周波サンプル・レートが必要とされる。しかしながら，サンプル周波数レートが増加すると，より高性能な(そして高価な)システムがデジタル化するために必要とされ，これらの高周波信号を格納する。)
　
(３)　SUMMARY OF THE INVENTION
　　　A time domain reflectometer includes a clock signal source that synchronizes a Start pulse source which, in turn, generates a succession of Start pulses. Each succeeding Start pulse, after an initial Start pulse, is delayed in time from a preceding Start pulse by a test pulse interval plus a delay time. A test pulse circuit responds to each Start pulse by applying a test pulse to the LUT. A reflection signal sampling circuit samples N reflection signals in synchronism with the clock signal source, whereby successive ones of the N reflection signals are sampled at different times as a result of the delay time added to each succeeding Start pulse. A memory circuit assembles sampled reflection signal values from the N reflection signals in a manner that the reflection signal values are interleaved in time order as though all sampled reflection signal values were obtained from a single reflection signal.(第１欄〜第２欄)
(当審訳
発明の概要
　時間領域反射率計は，順々に，一連のスタートパルス(-s)を生成するスタートパルス源を同期させるクロック信号源を含む。初期のスタートパルスの後，続くスタートパルスの各々は，先行するスタートパルスから時間内に，遅延時間を加えたテストパルス間隔によって，遅延される。テストパルス回路は，ＬＵＴ(line under test，テスト中のライン(電気線)，被試験ライン(電気線))にテストパルスを適用することにより，スタートパルスそれぞれに応答する。反射信号サンプリング回路は，Ｎ個の反射信号を，クロック信号源に同期してサンプルする。それによって，Ｎ個の反射信号の連続するものが，続いてくるスタートパルス各々に追加される遅延時間の結果として，異なる時間にサンプリングされる。すべてのサンプリングされた反射信号の値は，単一の反射信号から得られたかのように，反射信号の値が時間順にインターリーブされ，メモリ回路は，Ｎ個の反射信号からサンプリングされた反射信号値を組み立てる。)
　
(４)　FIG. 2 is a detailed block diagram of components that comprise a preferred embodiment of DAS 14. Control signals for the operation of DAS 14 are generated by PC 10 and are applied by interface 12 to a plurality of input command lines (shown generally at the lower right of FIG. 2). 
Lines 20 apply 3 bit states (SEL 0, SEL 1, SEL 2) to selectable delay module 22. Those bit states cause a selection of one of eight states (7 are delay states) within selectable delay module 22 and enable an output of a pulse on line 24 to a test pulse generator 25
(当審訳
　図２は，ＤＡＳ14の好ましい実施形態を構成するコンポーネントの詳細なブロック図である。ＤＡＳ14の動作のための制御信号は，ＰＣ10によって生成され，そして，複数の入力コマンドライン(図２の右下に示されている)のインタフェース12により適用される。
ライン20は，選択可能な遅延モジュール22に３ビット状態(ＳＥＬ０，ＳＥＬ１，ＳＥＬ２)を適用する。これらのビット状態は，選択可能な遅延モジュール22内の８つの状態のいずれかの選択を引き起こし，そして，テストパルス発生器25にライン24を介してパルスの出力を可能にする
　
(５)　Selectable delay module 22 is preferably a digitally programmable delay generator such as an AD9501 manufactured by Analog Devices Inc., 1 Technology Way, P.O. Box 9106, Norwood, Mass. 02062. The AD9501 is programmable to provide multiples of 2.5 nanosecond time delays of an input pulse. While such a device is capable of providing one of 256 unique delays, in the present invention only seven delayed signals are required and thus only three command input lines 20 are utilized.(第３欄第１６行〜同欄第２４行)
(当審訳
　選択可能な遅延モジュール22は，アナログ・デバイセズ社製ＡＤ９５０１のようなデジタル的にプログラム可能な遅延発生器が好ましい(当審注　「1 Technology Way, P.O. Box 9106, Norwood, Mass. 02062」は，アナログデバイセズ社の住所であるので，訳を省く。)。ＡＤ９５０１は，入力パルスに２.５ナノ秒の倍数の時間遅延を提供するようにプログラム可能である。このようなデバイスは，２５６個のユニークな遅延のいずれかを提供することが可能であるが，本発明ではわずか７個の遅延信号が必要とされ，したがって，３つのコマンド入力ライン20が利用される。)
　
(６)　Overall timing and operation of the system of FIG. 1 is controlled by a 50 MHz clock 64 whose output is fed to timing and control module 30 and to ADC 18. Clock signals gate ADC 18 to output sequential digital values representative of analog values of a reflection signal. As aforesaid, since each of a sequence of test pulses applied to line 16 is incrementally delayed, the clock input to ADC 18 will cause the sampling of an increasingly delayed segments of the reflected analog signal.(第３欄第５２行〜同欄第６０行)
(当審訳
　図１のシステムの全体的なタイミング及び動作は，５０ＭＨｚクロック64により制御され，その出力は，タイミング及び制御モジュール30及びＡＤＣ18に供給される。クロック信号は，反射信号のアナログ値を表すデジタル値の出力を制御する。前述のように，ライン16に適用される連続するテストパルスの各々は，増分的に遅延されるので，ＡＤＣ18へのクロック入力は，反射アナログ信号のますます遅れたセグメントのサンプリングの原因となる。)
　
(７)　Turning to FIG. 3, the operation of the invention will be described in conjunction with the block diagrams of FIGS. 1 and 2. 
Waveform 70 illustrates the output of clock circuit 64
the rising edge of a clock signal 70 is applied via sync start line 72 to selectable delay module 22. Selectable delay module 22 has the capability of providing (under control of input lines 20) any one of seven sequentially delayed pulses (and a non-delayed pulse) on pulse output line 24
any of 8 output Start pulses (A-H) may be emplaced on pulse line 24, depending upon the status of input line 20. However, on the first cycle of operation, selectable delay module responds to a sync start signal from timing and control module 36, by producing a non-delayed output pulse A on pulse line 24. Pulse A may be used (as is) as a test pulse or may be employed to trigger test pulse generator 25 which, in turn, applies its output via line 27 to an LUT
test pulse generator 27
(当審注　上記「test pulse generator 
27
25
(当審訳
　図３に移ると，本発明の動作は，図１及び図２のブロック図を用いて説明される。
波形70は，クロック回路64の出力を示す
クロック信号70の立ち上がりエッジが，同期スタートライン72を介して，選択可能な遅延モジュール22に適用される
選択可能な遅延モジュール22は，７つの順次遅延したパルス(及び１つの非遅延パルス)のいずれか１つのパルスをパルス出力ライン24に，(入力ライン20の制御の下で)提供する能力を有している
８つ出力スタートパルス(A−H)のどれでも(any of 8 output Start pulses (A-H))，入力ライン20の状態に応じ，パルスライン24上に設けられてよい。しかし，最初のサイクルの操作で，選択可能な遅延モジュールは，パルスライン24上の非遅延出力パルスＡを生成することによって，タイミング及び制御モジュール36からの同期スタート信号に応答する。パルスＡは，テストパルスとして(あるとして)用いてもよいし，順番に，ＬＵＴにライン27を介してその出力を適用するテストパルス発生器25をトリガするために使用することができる
　
(８)　
Simultaneously with the generation of the sync start signal, ADC 18 is operated by the rising edges of clock pulses 70 to commence sampling of analog reflection signals from an LUT
(当審訳
　
同期スタート信号(sync start signal)の生成と同時に，ＡＤＣ18は，ＬＵＴからのアナログ反射信号のサンプリングを開始するため，クロックパルス70の立ち上がりエッジによって作動される
　
(９)　After sufficient time has been allowed for a reflection signal to arrive and be sampled by ADC 18, a next test pulse 78 is generated. This action is commenced by a sync start signal being applied via line 72 to selectable delay 22. However, in this instance, the digital values on lines 20 have been changed by PC 10 to cause selectable delay 22 to delay the output on pulse line 24 by one Start pulse interval. As a result, a delayed Start pulse B is issued on pulse line 24 and causes a test pulse 78 to be applied to line 16 (FIG. 1). Notwithstanding the delayed generation of test pulse 78, sample time pulses 76 remain synchronous with clock signal 70 and immediately cause ADC 18 to commence sampling values of a reflection signal. Because test pulse 78 is offset by one Start pulse in time from test pulse 74, the sampled digital values obtained from the analog reflection signal (resulting from test pulse 78) are offset by one Start pulse interval.(第４欄第２７行〜同欄第４３行)
(当審訳
　
反射信号が到達し，そしてＡＤＣ18によってサンプリングされるのに十分な時間が与えられた後，次のテストパルス78が生成される
　
(10)　Those skilled in the art will realize that over a period of eight test pulses, eight sets of sampled data are obtained, each set offset from the other by one Start pulse interval. By interleaving (i.e. arranging) the digitally sampled values (e.g. via an eight-way interleave), a reflection signal can be reconstructed so as to evidence a sample rate that is an 8 times multiple of the actual sample rate.(第４欄第４４欄〜同欄第５０行)
(当審訳
　当業者は，８つのテストパルスの期間にわたって次のことを認識するであろう，８組のサンプリングされたデータが得られたこと，各組が１スタートパルス間隔によって互いからオフセットしていること。(例えば，８ウェイインタリーブを介して)デジタルサンプリング値をインターリーブ(すなわち配置)することによって，サンプルレートは実際のサンプルレートの８倍の倍数であることを証明するために，反射信号を再構成することができる。)
　
(11)　FIG. 4 is further illustrative of the operation of the invention. Each of waveforms 100 is an analog reflection signal fed to ADC 18. However, the intervening time between sampling periods has been removed so that the reflection signals can be shown in an overlapping manner to illustrate the respective start pulse time delays 
between each Thus, when
(当審注　上記「the respective start pulse time delays between 
each Thus
each. Thus
(当審訳
　図４は，本発明の動作のさらなる例である。波形100の各々がＡＤＣ18に供給されたアナログ反射信号である。しかし，反射信号を，それぞれの間のスタートパルスの時間遅延の各々を説明するために重ねて表示することができるように，サンプリング周期の間に介在する時間が削除されている。このように，(スタートパルスＡの結果として得られた)アナログ反射信号100がＡＤＣ18で受信されるとき，サンプル時間での値，ＡＤＣ18からの出力は０，６，１４，６，０である。次の(スタートパルスＢの結果として生じる)アナログ反射信号100が受信されるとき，サンプリングされる値は，０，５，１３，７，０である。以降のアナログ反射信号100に(すなわち，時間Ｃ−Ｈで開始されたテストパルスに)由来する値であって，ＡＤＣ18からサンプリングされた値が，図４のグラフの残りの部分に見ることができる。結果として得られるサンプル値のインタリーブが，その後，わずか８のテストパルスを包含するテスト間隔の間，反射信号の復元を可能にし，同時に，実際のサンプルレートを８倍(例えば，４００ＭＨｚ対５０ＭＨｚ)とする有効サンプルレートを可能にする。)
　
(12)　9.
 A method for time domain reflectometry comprising the steps of:
a) applying a succession of test pulses over a succession of test periods to a line under test (LUT), each succeeding test pulse, after an initial test pulse, delayed in time from a beginning of a test period by a time that increases by a test time increment in each test period;
b) sampling a plurality of reflection signals from said LUT to obtain sampled reflection signal values, each said sampling occurring at a fixed time in a sample period and further occurring at n predetermined times during each sample period for each reflection signal, where n is an integer
1, successive ones of said plurality of reflection signals being sampled at different times during each sample period as a result of said test time increment added to each succeeding test pulse; and
c) arranging sampled reflection signal values to represent a waveshape of said reflection signal
(当審訳
９．
以下のステップを含む時間領域反射率測定のための方法
ａ)　
連続するテストパルスを，テスト期間の連続する間，被試験ライン(ＬＵＴ)に適用するステップ
連続するテストパルスの各々は，最初のテストパルスの後，各テスト期間中にテスト時間の増分だけ増加する時間によって，テスト期間の開始時から時間的に遅延されるたものである
ｂ)　
サンプリングされた反射信号の値を得るために前記ＬＵＴから複数の反射信号をサンプリングするステップ
前記サンプリング各々は，サンプル期間中決まった時間に発生し，さらに，反射信号各々に対し，サンプル期間各々の間にｎ個の所定の時間に発生し
ここで，ｎは１より大の整数であり
連続するテストパルス各々に加算される前記テスト時間増加量の結果として，複数の反射信号の内の連続するものが，サンプル期間各々の間の異なる時間にサンプルされる
ｃ)　
前記反射信号の波形を表すため，サンプリングされた反射信号値を配置するステップ
　
(13)　上記の記載によれば，引用文献１には次の発明(以下「引用発明」という。)が記載されているといえる。
　
　連続するテストパルスを，テスト期間の連続する間，被試験ライン(ＬＵＴ)に適用するステップ，
　そして，連続するテストパルスの各々は，最初のテストパルスの後，各テスト期間中にテスト時間の増分だけ増加する時間によって，テスト期間の開始時から時間的に遅延されるたものである，
　サンプリングされた反射信号の値を得るために前記ＬＵＴから複数の反射信号をサンプリングするステップ，
　そして，前記サンプリング各々は，サンプル期間中決まった時間に発生し，さらに，反射信号各々に対し，サンプル期間各々の間にｎ個の所定の時間に発生し，ここで，ｎは１より大の整数であり，
　連続するテストパルス各々に加算される前記テスト時間増加量の結果として，前記複数の反射信号の内の連続するものが，サンプル期間各々の間の異なる時間にサンプルされる，
　前記反射信号の波形を表すため，サンプリングされた反射信号値を配置するステップ
を含む時間領域反射率測定のための方法。
　
３．対比
　本願発明と引用発明とを比較すると次のことがいえる。
　
(１)　引用発明における「サンプリングされた反射信号値を配置するステップ」は，「反射信号の波形を表すため」のものであるのだから，引用発明は「獲得されたサンプルから反射信号を再構成する段階」を有しているといえる。
　
(２)　引用発明も本願発明もともに「反射率測定法」を使用する発明である点で共通している。
　ここで，「時間領域反射率測定法」が「有線電気ネットワークにおける障害を検出し障害の位置を判定する」技術(以下「周知の反射率測定法」という。)であることは，引用例を提示するまでもなく周知である。
　そして，引用文献１の「発明の背景」の記載(上記１．の(２)参照。)によれば，引用発明も，被試験ケーブル及びライン(ＬＵＴ)の状態を決定するために反射信号の検査をすることが示唆されているといえる。
　このことは，引用発明における「時間領域反射率測定法」が周知の反射率測定法を包含していることを示しているといえる。
　つまり，引用発明における「時間領域反射率測定のための方法」は，「反射率測定法を使用して有線電気ネットワークにおける障害を検出して該障害の位置を判定する方法」であるといえる。
　そうすると，引用発明における「被試験ライン(ＬＵＴ)」は，本願発明における電気ネットワーク内の「ケーブル」といえる。
　そして，引用発明が，「障害を検出するために反射信号を分析する段階」を有していることは明らかである。
　
(３)　引用発明における「サンプリングされた反射信号の値を得るために前記ＬＵＴから複数の反射信号をサンプリングするステップ」について次の「ア」ないし「オ」のことがいえる。
　
ア　該「サンプリングするステップ」において，「ＬＵＴ」から「反射信号」を「サンプリングする」ことは，「ＬＵＴ」上の「反射信号」を「取得する」ことを技術的に意味することは明らかである。
　このことは，引用発明が，本願発明における「ケーブル上の反射信号を取得する段階」を有することを示している。
 
イ　そして，引用発明における「テストパルス」は本願発明における「検査信号」に相当し，さらに，該「テストパルス」は，「５０ＭＨｚクロック回路64」からの「出力70」を基に「テストパルス生成器25」からＬＵＴ上に放出されるものであるから，「放出クロック」といえる。
　そして，該「テストパルス」を「被試験ライン」に適用することと，「被試験ライン」に「テストパルス」を「注入する」こととに技術的相違はない。
　また，上記のような「テストパルス」を「ｅ(ｔ)」のような関数の形式で表記することは周知であって，本願発明において「ｅ(ｔ)」のように表記したことに格別な技術的意味があるともいえない。
　そうすると，引用発明は，本願発明における「電気ネットワーク４内のケーブルに検査信号ｅ(ｔ)を注入する段階」及び「ケーブル上の反射信号を取得する段階」を有しているといえる。
 
ウ　さらに，上記イにも記したように，引用発明における「サンプリング」は，「５０ＭＨｚクロック回路64」の出力70を基に行われるものである。
　このことは，引用発明が，「反射信号を周波数５０ＭＨｚ＝１／２×１０−８秒でサンプリングする段階」を有していることを示している。
　また，本願発明において，サンプリングする周波数を「Ｆｅ＝１／Ｔｅ」と表記したことに格別な技術的意味があるともいえない。
　つまり，引用発明は，本願発明における「反射信号を周波数Ｆｅ＝１／Ｔｅでサンプリングする段階」を有しているといえる。
　
エ　引用発明における「スタートパルス(Ａ−Ｈ)」は，「２.５ナノ秒の倍数の時間遅延」が提供可能な「選択可能な遅延モジュール22」により生成され，「パルスライン24」に配置されるものであることが引用文献１に記載(上記１．の(４)，同(５)及び「引用文献１の図３」参照。)されている。
　このことは，上記「選択可能な遅延モジュール(22)」により，引用発明における「テストパルス」が「テスト期間の連続する間」，期間２.５ナノ秒の倍数だけ時間シフトしながら，「連続するテストパルス」つまり「スタートパルス(Ａ−Ｈ)」を「被試験ライン(ＬＵＴ)」に適用することを示している。
　また，引用発明における「ＬＵＴ」に適用される「時間シフト」された「スタートパルス(Ａ−Ｈ)」各々の「反射信号」もサンプリングされる。
　
オ　上記アないしエより，引用発明は，上記イに述べた「電気ネットワーク４内のケーブルに検査信号ｅ(ｔ)を注入する段階」，上記アに述べた「ケーブル上の反射信号を取得する段階」，上記ウに述べた「反射信号を周波数Ｆｅ＝１／Ｔｅでサンプリングする段階」，これらの段階を「放出クロックを期間δだけシフト」しながら，スタートパルスＡないしＨの８回繰り返す段階を有しているといえる。
　
(４)　以上のとおりであるから，本願発明と引用発明は，次の点で一致し，相違するといえる。
　
［一致点］
　反射率測定法を使用して有線電気ネットワークにおける障害を検出して該障害の位置を判定する方法であって，
−前記電気ネットワーク４内のケーブルに検査信号ｅ(ｔ)を注入する段階と，
−前記ケーブル上の反射信号を取得する段階と，
−前記反射信号を周波数Ｆｅ＝１／Ｔｅでサンプリングする段階と，
−前記放出クロックを期間δだけシフトしながら，上記注入する段階，上記取得する段階及び上記サンプリングする段階をＮ回繰り返す段階と，
−前記獲得されたサンプルから前記反射信号を再構成する段階と，
−障害を検出するために前記反射信号を分析する段階と
を含むことを特徴とする方法。
　
[相違点１]
　本願発明は，「連続する注入のタイミングが，放出クロック信号及び受信クロック信号を生成する同期化モジュールによって制御される段階」を有しているのに対して，引用発明には，そのような「同期化モジュール」に関する特定がなく，また，そのような「同期化モジュール」による「制御される段階」についても特定がない点。
　
[相違点２]
　本願発明は，「前記反射信号に関して獲得されたサンプルの数を計数すると共に，前記獲得されたサンプルの数を診断されるべき前記ケーブルまたは前記ネットワークの長さに応じて事前に定義された数ｎと比較する段階」を有しているのに対して，引用発明は，そのような「比較する段階」についての特定がない点。
　
[相違点３]
　「反射信号を再構成する段階」に関して，「反射信号を再構成する」際の「獲得されたサンプル」が，本願発明では「獲得されたサンプルの数を診断されるべきケーブルまたはネットワークの長さに応じて事前に定義された数(ｎ)」と「『注入する段階(３０)』，『サンプリングする段階(３２)』及び『比較する段階(３４)』」を「繰り返す」数(Ｎ)との積(ｎ×Ｎ)である「個数」をサンプルするのに対して，上記相違点２の相違によって，引用発明にはそのような「個数」の「サンプル」をすることの特定がない点。
　
４．検討
(１)　相違点１について
　引用文献１の記載(上記１．の(６)参照。)によれば，引用発明では，「５０ＭＨｚクロック回路(64)」が，システムの全体的なタイミング及び動作を制御している。
　そして，該「５０ＭＨｚクロック回路」の出力(70)(以下「５０ＭＨｚ出力」という。)は，「タイミング及び制御モジュール(30)」及び「ＡＤＣ(18)」に供給される。
(ｉ)　上記「タイミング制御モジュール(30)」に供給された上記「５０ＭＨｚ出力」の「立ち上がりエッジ」が，同期スタート(sync start)ライン(72)を介して「選択可能な遅延モジュール(22)」に適用され，そして，該「選択可能な遅延モジュール」は遅延したパルスをライン(24)に出力し，「テストパルス発生器(25)」を経て「ライン(27)」を介して「テストパルス」として，「ＬＵＴ」に適用される。
　さらに，引用文献１の記載(上記１．の(７)参照。)によれば，上記のようにして，「非遅延パルス」，つまり上記「選択可能な遅延モジュール」から上記「立ち上がりエッジ」に対し「非遅延」の「パルス」を「スタートパルスＡ」として生成し，該「スタートパルスＡ」を基に「テストパルス(74)」が，ＬＵＴに適用される。
(ii)　上記「ＡＤＣ(18)」は，引用文献１の記載(上記１．(８)参照。)によれば，「同期スタート信号(sync start signal)の生成と同時に，ＬＵＴからのアナログ反射信号のサンプリングを開始する」ものである。
　このことは，引用文献１に明示されていないが，「タイミング制御モジュール(30)」が「ＡＤＣ(18)」に対し，該「ＡＤＣ」との同期のために該「同期スタート信号」を送信する構成を有していることを示している。
　ここで，「ＬＵＴからのアナログ反射信号のサンプリング」をすることは，該「アナログ反射信号」を「ＬＵＴ」から受信することを示しているといえる。
　そうすると，上記「同期スタート信号」は「アナログ反射信号」を受信するための「受信クロック信号」といえる。
(iii)　上記(ｉ)及び(ii)より，「タイミング及び制御モジュール(30)」において生成される「同期スタート信号」は，「選択可能な遅延モジュール(22)」及び「テストパルス発生器(25)」を介して「ＬＵＴ」に対して「テストパルス」として放出される。
　また，上記「同期スタート信号」は，この信号の生成と同時に，つまり同期して「ＡＤＣ(18)」がサンプリングを開始するため，「受信クロック信号」として送信される。
　以上のことは，引用文献１記載の「タイミング及び制御モジュール(30)」と，「選択可能な遅延モジュール」及び「テストパルス発生器(25)」が「放出クロック信号」を生成し，さらに，該「タイミング及び制御モジュール(30)」が「受信クロック信号」を生成していることを示している。
　このことは，引用発明が，本願発明における「放出クロック信号及び受信クロック信号を生成する同期化モジュール」と同様の機能を有する構成を備えていることを示している。
　してみると，「タイミング及び制御モジュール」，「選択可能な遅延モジュール」及び「テストパルス発生器」を，本願発明のような「放出クロック信号及び受信クロック信号を生成する同期化モジュール」とするか否かは，当業者が適宜なし得る設計的事項に過ぎない。
　また，引用発明において，「テストパルス」つまり「検査信号」を注入するタイミングが「同期スタート信号(72)」に依存することは明らかである。
　このことは，「連続する注入のタイミング」が，「同期スタート信号」つまり「タイミング及び制御モジュール(30)」によって制御されることを示している。
　
　そうすると，引用発明において，「連続する注入のタイミングが，放出クロック信号及び受信クロック信号を生成する同期化モジュールによって制御される段階」を設けることは，当業者が適宜なし得る設計的事項に過ぎないといえる。
　
(２)　相違点２及び３について
　本願特許請求の範囲，明細書及び図面の記載をみても，本願発明において，「反射信号に関して獲得されたサンプルの数を計数すると共に，前記獲得されたサンプルの数を診断されるべきケーブルまたはネットワークの長さに応じて事前に定義された数ｎと比較する」ようにしたことに，格別な技術的意味を見いだすことはできない。
　また，本願発明において，このような比較をする段階を設けたことによる作用効果も格別なものとはいえない。
　よって，相違点２は格別なものではない。
　そすうると，「反射信号を再構成する」際の「獲得されたサンプル」を，本願発明のように「定義された数(ｎ)」と同じく「繰り返す」数(Ｎ)との積(ｎ×Ｎ)の個数をサンプルするようにしたことも格別なものということはできない。
　以上より，相違点２，３のように構成することは，当業者が適宜なしえた設計的事項に過ぎないといわざるを得ないものである。
　
　そして，本願発明のように構成したことによる効果も，格別なもではなく，引用発明から予測できる程度のものである。
　
５．まとめ
　上記「４．」において述べたとおりであるから，本願発明は，引用発明に基づいて，当業者が容易に発明をすることができたものであるといえる。
　
第５　むすび
　
　以上のとおりであるから，本願発明は，特許法第２９条第２項の規定により特許を受けることができない。
　したがって，他の請求項について，論及するまでもなく，本願は拒絶すべきものである。
　
　よって，結論のとおり審決する。