【事件の表示】
　平成　４年特許願第２８２６３３号「高周波低雑音増幅器」拒絶査定に対する審判事件［平成　６年　７月　８日出願公開、特開平　６−１８８６４３］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯、本願発明
　本願は、平成４年１０月２１日の出願であって、その特許請求の範囲の請求項１に係る発明（以下、「本願発明１」という。）は、平成１３年６月２５日付けの手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された次のとおりのものと認める。
　「【請求項１】　高周波増幅用電界効果トランジスタ（ＦＥＴ）のゲートに高周波入力信号を印加し、ソースをインダクタンスを介して接地し、ドレインから増幅された高周波出力信号を出力する高周波低雑音増幅器において、前記ＦＥＴのゲートに使用周波数帯域外で異常発振させないよう利得を減衰させる抵抗と、インダクタンスと、コンデンサとを直列接続した集中定数回路の直列共振回路を接続し他端を接地したことを特徴とする高周波低雑音増幅器。」
第２．刊行物に記載された発明
　１．これに対して、原査定の拒絶の理由に引用された本願の出願前の昭和６３年９月１２日に頒布された特開昭６３−２１９２１０号公報（以下、「刊行物１」という。）には、次の事項が記載されている。
（１）「電界効果トランジスタ（ＦＥＴ）により構成され、そのソースと基準電位（接地）間にインダクタンスが挿入接続されたＦＥＴ増幅器において、上記インダクタンスと直列或いは並列にキャパシタンスを接続したことを特徴とするＦＥＴ増幅器。」（１頁左下欄５〜９行）
（２）「この発明は上記のような問題点を解消するためになされたもので、所要の周波数帯域外においてもアイソレーション悪化あるいは発振現象を防止して安定に動作し、低雑音、低入力Ｖ、Ｓ、Ｗ、Ｒを実現できるＦＥＴ増幅器を得ることを目的とする。」（２頁左上欄４〜８行）
（３）「この発明におけるソースインダクタンスと直列或いは並列に挿入されたキャパシタンスは、その容量を適当に選択することにより、帯域外の周波数において高周波的にソースを接地した状態をつくることができ、」（２頁左上欄１４〜１８行）
　これらの記載事項によると、刊行物１には、
「電界効果トランジスタ（ＦＥＴ）のゲートに高周波入力信号を印加し、ソースをインダクタンスを介して接地し、ドレインから増幅された高周波出力信号を出力するＦＥＴ低雑音増幅器において、上記インダクタンスに、直列或いは並列にキャパシタンスを接続したことを特徴とするＦＥＴ低雑音増幅器。」の発明（以下、「刊行物１に記載された発明」という。）が記載されている。
　２．同じく、原査定の拒絶の理由に引用された本願の出願前の昭和５６年３月２７日に頒布された実願昭５４−１１３４０８号（実開昭５６−３１７１０号）のマイクロフィルム（以下、「刊行物２」という。）には、次の事項が記載されている。
（１）「１は第１図で示した安定指数を持ったトランジスタで、このトランジスタ１の入力端子２に一点鎖線で囲んだ従来の発振防止回路が接続されておりトランジスタ１の出力端子３に接続されている破線で囲んだ回路が発振防止回路である。４は使用周波数においておおよそ１／４波長の電気長を有するモールド形固定抵抗器でこれに直列にコンデンサが５が接続されている。この破線で囲んだ回路は抵抗器４の電気長により生ずるインダクタンス分とコンデンサ５の容量により本実施例では２ＧＨｚで直列共振している。破線で囲んだ本考案の発振防止回路を集中定数素子を用いた等価回路で表せば第６図となる。１は抵抗器の電気長により生ずるインダクタンス成分でありこのインダクタンスとコンデンサ２の容量で決まる共振周波数で抵抗器３による損失が最大となる。つまり本実施例では前記共振周波数２ＧＨｚで最大の発振防止効果が得られるということである。本実施例の発振防止効果を安定指数対周波数特性で示せば第７図の如くになり、従来の発振防止回路だけでは第４図で示したように２ＧＨｚ附近で発振防止効果が得られなかったが、本実施例では使用周波数附近まで充分な発振防止効果を得ることができる。」（５頁６行〜６頁９行）
（２）「第５図の実施例では本考案の発振防止回路と従来の発振防止回路を併用しているが、もちろん本考案の発振防止回路だけでも使用することは可能である。また前記の実施例ではトランジスタの入力あるいは出力端子に発振防止回路を接続しているが、本考案の発振防止回路を増幅器の入力および出力端子に、あるいは増幅回路中に挿入しても第５図で示した実施例と同様の効果を得ることができる。」（６頁１３行〜７頁１行）
　これらの記載事項によると、刊行物２には、
「トランジスタのゲートに高周波入力信号を印加し、ソースを接地し、ドレインから増幅された高周波出力信号を出力するマイクロ波帯発振防止回路において、前記トランジスタのゲートに使用周波数帯域外で異常発振させないよう利得を減衰させるモールド形固定抵抗器と、抵抗器の電気長により生ずるインダクタンス成分と、コンデンサとを直列接続した集中定数回路の直列共振回路を接続し他端を接地し、前記トランジスタのドレインに使用周波数帯域外で異常発振させないよう利得を減衰させるモールド形固定抵抗器と、抵抗器の電気長により生ずるインダクタンス成分と、コンデンサとを直列接続した集中定数回路の直列共振回路を接続し他端を接地したことを特徴とするマイクロ波帯発振防止回路。」の発明（以下、「刊行物２に記載された発明」という。）が記載されている。
第３．対比
　本願発明１と刊行物１に記載された発明とを対比すると、
　刊行物１に記載された発明の「電界効果トランジスタ（ＦＥＴ）」、「ＦＥＴ低雑音増幅器」は、それぞれ、本願発明１の「高周波増幅用電界効果トランジスタ（ＦＥＴ）」、「高周波低雑音増幅器」に相当するから、両者は、以下の点で一致ないし相違する。
一致点：
　「高周波増幅用電界効果トランジスタ（ＦＥＴ）のゲートに高周波入力信号を印加し、ソースをインダクタンスを介して接地し、ドレインから増幅された高周波出力信号を出力する高周波低雑音増幅器において、前記ＦＥＴに、使用周波数帯域外で異常発振させないような手段を設けたことを特徴とする高周波低雑音増幅器。」
相違点：
　ａ）使用周波数帯域外で異常発振させないような手段として、
　本願発明１では、「利得を減衰させる抵抗と、インダクタンスと、コンデンサとを直列接続した集中定数回路の直列共振回路」を用いているのに対して、
　刊行物１に記載された発明では、「キャパシタンス」を用いている点。
　ｂ）使用周波数帯域外で異常発振させないような手段を設ける位置として、本願発明１では、「前記ＦＥＴのゲートに接続し他端を接地した」を選定しているのに対して、
  刊行物１に記載された発明では、「前記ＦＥＴのソースに設けられたインダクタンスに直列或いは並列に接続した」を選定している点。
第４．当審の判断
　上記相違点ａ）、ｂ）について検討する。
　刊行物２に記載された発明の「トランジスタ」、「マイクロ波帯発振防止回路」、「モールド形固定抵抗器」、「抵抗器の電気長により生ずるインダクタンス成分」は、それぞれ、本願発明１の「高周波増幅用電界効果トランジスタ（ＦＥＴ）」、「高周波低雑音増幅器」、「利得を減衰させる抵抗」、「インダクタンス」に相当することは明らかであるから、刊行物２に記載された発明は、「高周波増幅用電界効果トランジスタ（ＦＥＴ）のゲートに高周波入力信号を印加し、ソースを接地し、ドレインから増幅された高周波出力信号を出力する高周波低雑音増幅器において、前記ＦＥＴのゲートに使用周波数帯域外で異常発振させないよう利得を減衰させる抵抗と、インダクタンスと、コンデンサとを直列接続した集中定数回路の直列共振回路を接続し他端を接地したことを特徴とする高周波低雑音増幅器。」である点で、本願発明１の一部と一致している。
　そして、刊行物１に記載された発明と刊行物２に記載された発明は、共に本願発明１と同一の課題である「増幅器において、帯域外の発振現象を防止する」という課題を有するから、刊行物１に刊行物２を適用する動機づけは存在する。したがって、刊行物１に記載された発明に、刊行物２に記載された発明を適用することには格別の困難性がないので、上記相違点ａ）、ｂ）は当業者が容易に成し得るものである。
第５．むすび
　したがって、本願発明１は、刊行物１及び刊行物２に記載された発明に基いて当業者が容易に発明をすることができたものであるので、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。