【事件の表示】
　平成　７年特許願第　８４１５７号「ダイナミックランダムアクセスメモリ」拒絶査定に対する審判事件［平成　８年　２月　６日出願公開、特開平　８−　３６８８５］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
　本願は、平成７年４月１０日（パリ条約による優先権主張１９９４年４月１１日、米国）の出願であって、その請求項６に係る発明（以下、「本願発明」という）は、平成１０年９月１６日付け手続補正書により補正された明細書及び図面の記載からみて、特許請求の範囲の請求項６に記載されたとおりのものと認める。
「互いに垂直となるように配置されたビットライン（１）及びワードライン（５）と、上記ワードライン（５）及び上記ビットライン（１）に関連するデータを格納するための手段（７）と、配列選択ロジックライン（２９）によってイネーブルされるアクセストランジスタ（２７）を介して上記ビットライン（１）に接続され、上記データを全部検出しかつ回復させるビットラインセンスアンプ（３）の配列と、上記ビットラインセンスアンプ（３）の行との接続のための、上記ビットライン（１）と平行となるように配置された第１データバス（１９）と、上記センスアンプ（３）の少なくとも２つの行を、列配列選択信号に応答して、上記第１データバス対（１９）の各々に選択的に接続させるための手段（２７、２９）とを含んでいることを特徴とする半導体メモリ」
　なお、平成１０年９月１６日付け手続補正書の特許請求の範囲請求項６には「上記ワードライン（５）によってイネーブルされるアクセストランジスタ（２７）」と記載されているが、本願発明の図面第２図では、アクセストランジスタ（２７）のゲートに配列選択ロジックライン（２９）を接続していることが記載されているので、「上記ワードライン（５）によってイネーブルされるアクセストランジスタ（２７）」は「配列選択ロジックライン（２９）によってイネーブルされるアクセストランジスタ（２７）」の誤記と認め、本願の請求項６に係る発明を上記のように認定した。
　
２．引用例
　これに対して、原査定の拒絶理由に引用された特開平４−３０３８５号公報（平成４年２月３日出願公開。以下、「引用例」という）には、「第１図において、３０３はメモリセル３０１から直接データの読み書きを行うビット線であって、第１０図に示すトランジスタＴＲのドレインに接続されるものである。２本一対のビット線３０３には、該ビット線３０３上の微小電位を増幅するために、センス増幅器ＳＡが接続されている。また、各ビット線３０３の端部には第１のスイッチ素子３０４の一端が接続され、該第１のスイッチ素子３０４は前記メモリセル３０１を含むブロックを選択する信号線３０５により制御される。第１のスイッチ素子３０４の他端には上位ビット線３０６が接続され、該上位ビット線３０６の端部には第２のスイッチ素子３０７の一端が接続され、該第２のスイッチ素子３０７はメモリセル３０１の列方向を選択する列デコーダＹＳにより制御される」（公報第４頁左下欄第９行乃至右下欄第４行）、「ワード線３０２が立ち上がり、メモリセル３０１からビット線対３０３に微小電位があらわれ、タイミング１の時にセンス増幅器ＳＡが動作してビット線対３０３の電位が増幅される。次に、タイミング２の時にブロック選択信号３０５が立ち上がり、ビット線対３０３の電位が上位ビット線対Ａ３０６、Ｂ３０６に転送される。このとき、上位ビット線対Ａ３０６に対応するコラム選択信号線Ａ３０７（第１図における第２のスイッチ素子３０７のゲート信号）が立ち上がる一方、上位ビット線対Ｂ３０６に対応するコラム選択信号線Ｂ３０７はロウレベルのままである。次に、タイミング３の時にメイン増幅器ＭＡが動作し、上位ビット線対Ａ３０６の電位が初期の微小電位状態から、電源電圧ＶｃｃレベルからグランドＶｓｓレベルまでの範囲に増幅される一方、上位ビット線Ｂ３０６は初期の微小電位状態のままである」（公報第４頁右下欄第１２行乃至第５頁左上欄第９行）が記載されている。また第１図には、１対の上位ビット線が２対のビット線の延長方向に配置され、１対の上位ビット線に対して、２対のビット線のうちどちらか１対のビット線を選択接続する構成が記載されている。
　
３．対比
　そこで本願発明と引用例に記載された発明を対比すると、引用例の「メモリセル３０１」、「ビット線３０３」、「センス増幅器ＳＡ」、「第１のスイッチ素子３０４」、「上位ビット線３０６」、「ワード線３０２」は、それぞれ本願発明の「データを格納するための手段（７）」、「ビットライン（１）」、「ビットラインセンスアンプ（３）」、「アクセストランジスタ（２７）」、「第１データバス（１９）」、「ワードライン（５）」にそれぞれ相当している。
　また引用例に記載された発明では、信号線３０５上の信号が、第１のスイッチ素子３０４を制御してビット線対３０３の電位を上位ビット線対Ａ３０６，Ｂ３０６に転送しているので、引用例に記載された発明の信号線３０５上の信号は、本願発明の「列配列選択信号」に相当し、引用例に記載された発明の第１のスイッチ素子３０４と信号線３０５は、本願発明の「選択的に接続させるための手段（２７、２９）」に相当している。
　さらに引用例に記載された発明のセンス増幅器から第１スイッチ素子側のビット線は、本願発明の「ビットラインセンスアンプの行」に相当している。
　半導体メモリでは、ビットラインとワードラインは一般に互いに垂直となるように配置されいる。そしてセンス増幅器の一般的な読み出し動作では、センス増幅器の検出・増幅により、メモリに記憶された情報に応じて、ビット線の電位は電源電位レベルまたは接地電位レベルとされて情報が検出され、破壊されたメモリセルの情報は再書き込みにより元の情報に回復されることが一般に行われている。よって、引用例に記載された発明のセンス増幅器は、本願発明と同様にデータを全部検出しかつ回復させるものであると認められる。
　よって、両者は、
「互いに垂直となるように配置されたビットライン及びワードラインと、上記ワードライン及び上記ビットラインに関連するデータを格納するための手段と、配列選択ロジックラインによってイネーブルされるアクセストランジスタを介して上記ビットラインに接続され、上記データを全部検出しかつ回復させるビットラインセンスアンプの配列と、上記ビットラインセンスアンプの行との接続のための第１データバスと、上記センスアンプの２つの行を、列配列選択信号に応答して、上記第１データバス対の各々に選択的に接続させるための手段とを含んでいる半導体メモリ」である点で一致し、本願発明では、第１データバスがビットラインと平行に配置しているのに対し、引用例記載の発明では、第１データバスがビットラインと平行に配置されていることが明記されていない点で相違する。
　
４．当審の判断
　上記相違点について検討すると、引用例の図面第１図の回路図によれば、上位ビット線３０６はビット線３０３と同一方向に延びて設けられており、そうすると、引用例記載の発明において、上位ビット線３０６をビット線３０３と平行に配置することは、当業者ならば容易に発明できたものである。
　また、本願発明の効果は、引用例記載の発明の効果から容易に予測できる程度のものである。
　
５．むすび
　本願発明は引用例に記載された発明に基いて、当業者が容易に発明をすることができたものであるので、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。