【事件の表示】
　平成１１年特許願第１０４１７５号「イメージセンサ」拒絶査定に対する審判事件〔平成１２年１０月２４日出願公開、特開２０００−２９９７６０、請求項の数（８）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
１．手続の経緯・本願発明
　本願は、平成１１年４月１２日の出願であって、その請求項１ないし請求項８に係る発明は、平成１４年４月２６日付及び平成１４年８月２０日付の手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし請求項８に記載された次のとおりのものである。
「【請求項１】　２以上の光電変換チップの信号出力が実装基板上で電気的に接続されているマルチチップ型のイメージセンサにおいて、
　前記光電変換チップは、各々が、半導体基板表面上に形成された光電変換部と、前記光電変換部の信号をゲートに受け、対応する信号をソースから出力する入力トランジスタと、前記入力トランジスタの負荷となる負荷トランジスタとで構成されるソースフォロワ回路と、前記ソースフォロワ回路からの信号を転送する転送スイッチと、前記転送スイッチを介した信号を保持する蓄積容量とを有する複数の画素と、前記複数の画素の各々に含まれる前記蓄積容量からの信号が出力される共通の出力線と、前記複数の画素の各々に含まれる前記蓄積容量に保持された信号を順次前記共通の出力線に読み出すために、前記蓄積容量に保持された信号を順次走査する走査手段とを有し、
　前記ソースフォロワ回路の各々に含まれる前記負荷トランジスタのゲートを、前記２以上の光電変換チップに共通の単一の定電流源に接続することを特徴とするイメージセンサ。
　【請求項２】　前記光電変換部で蓄積した光信号を前記蓄積容量の各々に一時に読み出し、
　前記走査手段によって、前記蓄積容量の各々に保持された信号を順次読み出すことを特徴とする請求項１記載のイメージセンサ。
　【請求項３】　前記光電変換チップの各々に定電流回路を搭載し、前記光電変換チップの内の一つに搭載された前記定電流回路を前記単一の定電流源とすることを特徴とする請求項１記載のイメージセンサ。
　【請求項４】　前記単一の定電流源を、前記実装基板上に搭載することを特徴とする請求項１記載のイメージセンサ。
　【請求項５】　半導体基板表面上に形成された光電変換部と、前記光電変換部の信号をゲートに受け、対応する信号をソースから出力する入力トランジスタと、前記入力トランジスタの負荷となる負荷トランジスタとで構成されるソースフォロワ回路と、前記ソースフォロワ回路からの信号を転送する転送スイッチと、前記転送スイッチを介した信号を保持する蓄積容量とを、各々が有する複数の画素と、前記複数の画素の各々に含まれる前記蓄積容量からの信号が出力される共通の出力線と、前記複数の画素の各々に含まれる前記蓄積容量に保持された信号を順次前記共通の出力線に読み出すために、前記蓄積容量に保持された信号を順次走査する走査手段とを有する光電変換チップを同一実装基板上に複数個実装し、各々の光電変換チップの信号出力が前記実装基板上で電気的に接続されているマルチチップ型のイメージセンサと、
　原稿面を照射する光源手段と、
　原稿面で反射した光を集光し、前記イメージセンサ上に結像するレンズとを有する密着型イメージセンサユニットにおいて、
　前記ソースフォロワ回路の各々に含まれる前記負荷トランジスタのゲートを、前記複数個の光電変換チップに共通の単一の定電流源に接続することを特徴とする密着型イメージセンサユニット。
　【請求項６】　前記光電変換部で蓄積した光信号を前記蓄積容量の各々に一時に読み出し、
　前記走査手段によって、前記蓄積容量の各々に保持された信号を順次読み出すことを特徴とする請求項５記載の密着型イメージセンサユニット。
　【請求項７】　前記光電変換チップの各々に定電流回路を搭載し、前記光電変換チップの内の一つに搭載された前記定電流回路を前記単一の定電流源とすることを特徴とする請求項５記載の密着型イメージセンサユニット。
　【請求項８】　前記単一の定電流源を、前記実装基板上に搭載することを特徴とする請求項５記載の密着型イメージセンサユニット。」
　
２．引用例
　これに対して、原審の拒絶の理由に引用された特開平３−１１０９６２号公報には、以下の各記載がある。
（１）「第１図に本発明による固体撮像装置の一実施例を示す。この実施例は半導体基板１上に１チップで完成された撮像装置を示す。第１図において、半導体基板１上にシフトレジスタ２Ａ，２Ｂ、感光画素ＰＥ１，・・・・ＰＥｎ、電荷電圧変換素子Ａｉ，・・・・Ａｎ、電流源４，６、共通出力ライン５，９、およびバッファ７が集積化されている。」（第２頁下右欄第１３〜２０行）
（２）「なお、各チップを接続してマルチチップ化するための共通出力ライン９は、その両端に、電流源６を有する入力端子８ｇ１と、バッファ７を介して共通出力ライン５が接続される出力端子８ｇ２とを備えている。バッファ７は、共通出力ライン５の電圧を受けて低インピーダンスの共通出力ライン９に出力するためのものであり、電流源６とこのバッファ７とによりソースフォロワ回路が構成されている。」（第３頁上左欄第１５行〜同頁上右欄第３行）
（３）「ダイオード等よりなる感光画素（以下、画素ともいう）ＰＥｉ（ｉ＝１，２，・・・，ｎ）は、電荷電圧変換素子（以下、変換素子ともいう）Ａｉ（ｉ＝１，・・・，ｎ）に接続されている。この変換素子Ａｉは画素ＰＥｉの電圧を検出し共通出力ライン５に出力するためのものである。即ち、画素ＰＥｉの電荷はキャパシタＣＰｉに流入蓄積され、このキャパシタＣＰｉの両端の電圧変化を２段のソースフォロアが読出す。・・・・（中略）・・・・この２段ソースフォロワは、セットパルスφｓｉにより動作制御される第１段目のソースフォロワ４０と、この第１段ソースフォロワ４０の制御を受ける２段目のソースフォロワより構成されている。この２段目のソースフォロワは具体的にはドライバ３１と電流源４とにより構成されている。なお、符号３２は変換素子選択用のゲートを示しており、セットパルスφｓｉに基づいてゲート３２が開かれている間に、選択された変換素子の出力が、共通出力ライン５に出力される。
　次に、第２図を参照して、画素ＰＥｉに対応して基板１上に形成される変換素子Ａｉの詳細な構成について説明する。なお、第２図においては、特に第１段のソースフォロワ４０が詳細に示されている。
　第２図において、第１段ソースフォロワ４０は、セットパルスφｓｉを受けて負荷バイアス電圧を作り出す電圧分割回路２７を構成するＭＯＳトランジスタ２５及び２６と、キャパシタ３６の電圧が印加されるドライバ２９と、分割回路２７により分割された電圧が印加される電流源３０とにより構成される。」（第３頁上右欄第１２行〜同頁下右欄第６行）
（４）「更に、個々のチップを連続的に接続するための共通出力ライン９を各チップ内に形成し、第１のチップの入力端子８ｇ１はボンディングし、第１のチップの出力端子８ｇ２と第２のチップの入力端子８ｇ１を接続して、以下、第ｎのチップまで、連続的に接続することが可能となり、単チップを多数接続したマルチチップ撮像装置を形成できる。
　なお、マルチチップ撮像装置を形成する場合は、第１〜第ｎまでのチップの内のどれか１つのチップ内の電流源６を共通出力ライン９に接続し、他のチップ内の電流源６を共通ラインに接続しないようにしても良い。」（第４頁下左欄第１５行〜同頁下右欄第６行）
　
３．対比・判断
　本願請求項１ないし請求項８に係る発明と、上記引用例に記載された発明とを対比すると、引用例には、本願請求項１ないし請求項８に係る発明における主要な事項である、
　光電変換部の信号をゲートに受け、対応する信号をソースから出力する入力トランジスタと、前記入力トランジスタの負荷となる負荷トランジスタとで構成される「ソースフォロワ回路の各々に含まれる前記負荷トランジスタのゲートを、前記２以上の光電変換チップに共通の単一の定電流源に接続する」点
を備えておらず、当該事項を示唆する記載もなされていない。
　そして、本願請求項１ないし請求項８に係る発明は、上記主要な事項により明細書に記載された、「光電変換チップ単位で現われるランダムノイズやＦＰＮを低減することで、マルチチップ型イメージセンサの画質の向上を実現することができる」という作用効果を奏するものと認められる。
　
４．むすび
　したがって、請求項１ないし請求項８に係る発明は、上記引用例に記載された発明に基づいて当業者が容易に発明をすることができたものである、とすることはできない。
　また、他に本願の請求項１ないし請求項８に係る発明を拒絶する理由を発見しない。
　よって、結論のとおり審決する。