【事件の表示】
　特願２００７−５１８０３３「炭化ケイ素デバイスおよびその作製方法」拒絶査定不服審判事件〔平成１８年　１月１９日国際公開、ＷＯ２００６／００６９６４、平成２０年　２月　７日国内公表、特表２００８−５０３８９４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、２００５年３月３０日（パリ条約による優先権主張外国庁受理２００４年６月２２日、アメリカ合衆国）を国際出願日とする出願であって、平成２３年１２月２日付けの拒絶理由通知に対して、平成２４年６月５日に手続補正がなされるとともに意見書が提出されたが、平成２５年１月１６日付けで拒絶査定がなされ、それに対して、同年５月２０日に拒絶査定不服審判請求がなされるとともに、同日に手続補正がなされ、その後、同年７月２４日付けで審尋がなされ、平成２６年１月２７日に回答書が提出されたものである。
　
２．補正の却下の決定
【補正の却下の決定の結論】
　平成２５年５月２０日になされた手続補正を却下する。
　
【理由】
（１）補正の内容
　平成２５年５月２０日になされた手続補正（以下「本件補正」という。）は、補正前の特許請求の範囲の請求項１ないし５４を、補正後の特許請求の範囲の請求項１ないし５４に補正するものであり、補正前後の請求項１、１１、２３、３７及び４６は、以下のとおりである。
　
（補正前）
「　【請求項１】
　炭化ケイ素ＭＯＳＦＥＴを作製する方法であって、
　ドリフト領域を有する炭化ケイ素基板の上にハイブリッドｐ型炭化ケイ素井戸領域を形成するステップであって、前記ハイブリッドｐ型炭化ケイ素井戸領域は、
　　ｐ型炭化ケイ素エピタキシャル層内の注入されたｐ型炭化ケイ素井戸部分と、
　　前記注入されたｐ型炭化ケイ素井戸部分と接し、前記ｐ型エピタキシャル層の表面まで延びる、注入されたｐ型炭化ケイ素コンタクト部分と、
　　エピタキシャルｐ型炭化ケイ素部分であって、前記エピタキシャルｐ型炭化ケイ素部分の少なくとも一部は、前記ＭＯＳＦＥＴのｐ型チャネル領域に対応するエピタキシャルｐ型炭化ケイ素部分と
　を備えるステップと、
　少なくとも部分的に前記ハイブリッドｐ型炭化ケイ素井戸領域内に、第１のｎ型炭化ケイ素領域を形成するステップと、
　前記ｐ型チャネル領域に近接し、前記ドリフト領域まで延びる第２のｎ型炭化ケイ素領域を形成して、ｎ型チャネル領域を設けるステップであって、前記ｎ型チャネル領域は、前記第１のｎ型炭化ケイ素領域から距離をあけられているステップと、
　前記第２のｎ型炭化ケイ素の上、および前記第１のｎ型炭化ケイ素領域の少なくとも一部の上にゲート誘電体を形成するステップと、
　前記ゲート誘電体の上にゲートコンタクトを形成するステップと、
　前記ハイブリッドｐ型炭化ケイ素井戸領域の前記コンタクト部分、および前記第１のｎ型炭化ケイ素領域の一部と接するように第１のコンタクトを形成するステップであって、前記第２のｎ型炭化ケイ素領域は、前記第１のコンタクトと接していないステップと、
　前記基板の上に第２のコンタクトを形成するステップと
を含む方法。」
「　【請求項１１】
　炭化ケイ素パワーデバイスを作製する方法であって、
　ｎ型炭化ケイ素基板の上のｎ型炭化ケイ素ドリフト領域の上に、第１のｐ型炭化ケイ素エピタキシャル層を形成するステップと、
　前記ｐ型炭化ケイ素エピタキシャル層を通じて前記ｎ型炭化ケイ素ドリフト領域まで延びる少なくとも１つのｎ型炭化ケイ素の第１の領域を形成して、前記第１のｐ型炭化ケイ素エピタキシャル層内に少なくとも１つのチャネル領域を設けるステップと、
　前記第１のｐ型炭化ケイ素エピタキシャル層内に、前記ｎ型炭化ケイ素の第１の領域に近接し、前記第１の領域と距離をあけられた少なくとも１つのｎ型炭化ケイ素の第２の領域を形成するステップと、
　前記ｐ型炭化ケイ素エピタキシャル層内にｐ型ドーパントを注入し、前記第１のｐ型炭化ケイ素エピタキシャル層内にｐ型炭化ケイ素の少なくとも１つの埋め込み領域を形成するステップであって、前記少なくとも１つの埋め込み領域は、前記ｐ型炭化ケイ素エピタキシャル層よりも高いキャリア濃度を有し、前記ｎ型炭化ケイ素の少なくとも１つの第２の領域と前記ドリフト領域との間に位置付けられ、前記ｎ型炭化ケイ素の少なくとも１つの第１の領域に近接する、前記ｎ型炭化ケイ素の少なくとも１つの第２の領域の側面と実質的に位置合わせされているステップと、
　前記ｐ型炭化ケイ素エピタキシャル層内にｐ型ドーパントを注入し、前記ｎ型炭化ケイ素の少なくとも１つの第２の領域を通じて前記ｐ型炭化ケイ素の少なくとも１つの埋め込み領域まで延び、前記第１のｐ型炭化ケイ素エピタキシャル層の表面まで延びるｐ型炭化ケイ素の少なくとも１つのコンタクト領域を形成するステップと、
　前記ｎ型炭化ケイ素の第１の領域の上、および前記ｎ型炭化ケイ素の第２の領域の少なくとも一部の上にゲート誘電体を形成するステップと
を含む方法。」
「　【請求項２３】
　縦型炭化ケイ素ＭＯＳＦＥＴであって、
　炭化ケイ素基板の上のハイブリッドｐ型炭化ケイ素井戸領域と、
　前記ハイブリッドｐ型炭化ケイ素井戸領域内のｎ型炭化ケイ素ソース領域と、
　前記ｎ型炭化ケイ素ソース領域に近接し、前記ｎ型炭化ケイ素ソース領域から距離をあけられたｎ型炭化ケイ素チャネル領域と、
　前記ｎ型炭化ケイ素チャネル領域の上、および前記ｎ型炭化ケイ素ソース領域の少なくとも一部の上のゲート誘電体と、
　前記ゲート誘電体の上のゲートコンタクトと、
　前記ハイブリッドｐ型炭化ケイ素井戸領域および前記ｎ型炭化ケイ素ソース領域の一部に近接した第１のコンタクトと、
　前記基板の上の第２のコンタクトと
を備える縦型炭化ケイ素ＭＯＳＦＥＴ。」
「　【請求項３７】
　炭化ケイ素ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ゲートデバイスを作製する方法であって、
　第１の導電型のハイブリッド炭化ケイ素井戸領域を形成するステップであって、
　　第１の導電型の第１の炭化ケイ素エピタキシャル層を形成するステップと、
　　前記炭化ケイ素エピタキシャル層にイオンを注入して、前記炭化ケイ素エピタキシャル層内に前記第１の導電型の注入された井戸領域を設けるステップと、
　　前記炭化ケイ素エピタキシャル層にイオンを注入して、前記注入された井戸領域に接し、前記エピタキシャル層の表面まで延びる注入されたコンタクト部分を設けるステップと
　を含むステップと、
　第２の導電型の第１の炭化ケイ素領域を、少なくとも部分的に前記ハイブリッド炭化ケイ素領域内に形成するステップと、
　前記井戸領域に近接して、前記第１の炭化ケイ素領域から距離をあけられた前記第２の導電型の第２の炭化ケイ素領域を形成するステップと、
　前記第２の炭化ケイ素領域の上、および前記第１の炭化ケイ素領域の少なくとも一部の上にゲート誘電体を形成するステップと、
　前記ゲート誘電体の上にゲートコンタクトを形成するステップと
を含み、
　前記エピタキシャル層の注入されていない部分はデバイスのチャネル領域に対応することを特徴とする方法。」
「　【請求項４６】
　炭化ケイ素ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ゲートデバイスであって、
　第１の導電型のハイブリッド炭化ケイ素井戸領域であって、
　　第１の導電型の第１の炭化ケイ素エピタキシャル層と、
　　前記炭化ケイ素エピタキシャル層内の前記第１の導電型の注入された井戸部分と、
　　前記注入された井戸部分と接し、前記エピタキシャル層の表面まで延びている注入されたコンタクト部分と
　を備えるハイブリッド炭化ケイ素井戸領域と、
　少なくとも部分的に前記ハイブリッド炭化ケイ素井戸領域内の、第２の導電型の第１の炭化ケイ素領域と、
　前記井戸領域に近接し、前記第１の炭化ケイ素領域から距離をあけられた前記第２の導電型の第２の炭化ケイ素領域と、
　前記第２の炭化ケイ素領域の上、および前記第１の炭化ケイ素領域の少なくとも一部の上のゲート誘電体と、
　前記誘電体の上のゲートコンタクトと
を備え、
　前記エピタキシャル層の注入されていない部分はデバイスチャネル領域に対応することを特徴とするデバイス。」
　
（補正後）
「　【請求項１】
　炭化ケイ素ＭＯＳＦＥＴを作製する方法であって、
　ドリフト領域を有する炭化ケイ素基板の上にハイブリッドｐ型炭化ケイ素井戸領域を形成するステップであって、前記ハイブリッドｐ型炭化ケイ素井戸領域は、
　　ｐ型炭化ケイ素エピタキシャル層内の注入されたｐ型炭化ケイ素井戸部分と、
　　前記注入されたｐ型炭化ケイ素井戸部分と接し、前記ｐ型エピタキシャル層の表面まで延びる、注入されたｐ型炭化ケイ素コンタクト部分と、
　　エピタキシャルｐ型炭化ケイ素部分であって、前記エピタキシャルｐ型炭化ケイ素部分の少なくとも一部は、前記ＭＯＳＦＥＴのｐ型チャネル領域に対応するエピタキシャルｐ型炭化ケイ素部分と
　を備えるステップであって、前記注入されたｐ型炭化ケイ素井戸部分は、前記ｐ型炭化ケイ素エピタキシャル層よりも高いキャリア濃度を有し、前記注入されたｐ型炭化ケイ素コンタクト部分は、前記注入されたｐ型炭化ケイ素井戸部分よりも高いキャリア濃度を有するステップと、
　少なくとも部分的に前記ハイブリッドｐ型炭化ケイ素井戸領域内に、第１のｎ型炭化ケイ素領域を形成するステップと、
　前記ｐ型チャネル領域に近接し、前記ドリフト領域まで延びる第２のｎ型炭化ケイ素領域を形成して、ｎ型チャネル領域を設けるステップであって、前記ｎ型チャネル領域は、前記第１のｎ型炭化ケイ素領域から距離をあけられているステップと、
　前記第２のｎ型炭化ケイ素の上、および前記第１のｎ型炭化ケイ素領域の少なくとも一部の上にゲート誘電体を形成するステップと、
　前記ゲート誘電体の上にゲートコンタクトを形成するステップと、
　前記ハイブリッドｐ型炭化ケイ素井戸領域の前記コンタクト部分、および前記第１のｎ型炭化ケイ素領域の一部と接するように第１のコンタクトを形成するステップであって、前記第２のｎ型炭化ケイ素領域は、前記第１のコンタクトと接していないステップと、
　前記基板の上に第２のコンタクトを形成するステップと
を含む方法。」
「　【請求項１１】
　炭化ケイ素パワーデバイスを作製する方法であって、
　ｎ型炭化ケイ素基板の上のｎ型炭化ケイ素ドリフト領域の上に、第１のｐ型炭化ケイ素エピタキシャル層を形成するステップと、
　前記ｐ型炭化ケイ素エピタキシャル層を通じて前記ｎ型炭化ケイ素ドリフト領域まで延びる少なくとも１つのｎ型炭化ケイ素の第１の領域を形成して、前記第１のｐ型炭化ケイ素エピタキシャル層内に少なくとも１つのチャネル領域を設けるステップと、
　前記第１のｐ型炭化ケイ素エピタキシャル層内に、前記ｎ型炭化ケイ素の第１の領域に近接し、前記第１の領域と距離をあけられた少なくとも１つのｎ型炭化ケイ素の第２の領域を形成するステップと、
　前記ｐ型炭化ケイ素エピタキシャル層内にｐ型ドーパントを注入し、前記第１のｐ型炭化ケイ素エピタキシャル層内にｐ型炭化ケイ素の少なくとも１つの埋め込み領域を形成するステップであって、前記少なくとも１つの埋め込み領域は、前記ｐ型炭化ケイ素エピタキシャル層よりも高いキャリア濃度を有し、前記ｎ型炭化ケイ素の少なくとも１つの第２の領域と前記ドリフト領域との間に位置付けられ、前記ｎ型炭化ケイ素の少なくとも１つの第１の領域に近接する、前記ｎ型炭化ケイ素の少なくとも１つの第２の領域の側面と実質的に位置合わせされているステップと、
　前記ｐ型炭化ケイ素エピタキシャル層内にｐ型ドーパントを注入し、前記ｎ型炭化ケイ素の少なくとも１つの第２の領域を通じて前記ｐ型炭化ケイ素の少なくとも１つの埋め込み領域まで延び、前記第１のｐ型炭化ケイ素エピタキシャル層の表面まで延びるｐ型炭化ケイ素の少なくとも１つのコンタクト領域を形成するステップであって、前記少なくとも１つのコンタクト領域は、前記少なくとも１つの埋め込み領域よりも高いキャリア濃度を有するステップと、
　前記ｎ型炭化ケイ素の第１の領域の上、および前記ｎ型炭化ケイ素の第２の領域の少なくとも一部の上にゲート誘電体を形成するステップと
を含む方法。」
「　【請求項２３】
　縦型炭化ケイ素ＭＯＳＦＥＴであって、
　炭化ケイ素基板の上のハイブリッドｐ型炭化ケイ素井戸領域と、
　前記ハイブリッドｐ型炭化ケイ素井戸領域内のｎ型炭化ケイ素ソース領域と、
　前記ｎ型炭化ケイ素ソース領域に近接し、前記ｎ型炭化ケイ素ソース領域から距離をあけられたｎ型炭化ケイ素チャネル領域と、
　前記ｎ型炭化ケイ素チャネル領域の上、および前記ｎ型炭化ケイ素ソース領域の少なくとも一部の上のゲート誘電体と、
　前記ゲート誘電体の上のゲートコンタクトと、
　前記ハイブリッドｐ型炭化ケイ素井戸領域および前記ｎ型炭化ケイ素ソース領域の一部に近接した第１のコンタクトと、
　前記基板の上の第２のコンタクトと
を備え、前記ハイブリッドｐ型炭化ケイ素井戸領域はエピタキシャル形成領域と注入された領域の両方を含み、さらに、前記ハイブリッドｐ型炭化ケイ素井戸領域はｐ型エピタキシャル形成領域と、前記ｐ型エピタキシャル形成領域よりも高いキャリア濃度を有す第１のｐ型の注入された領域、前記第１のｐ型の注入された領域よりも高いキャリア濃度を有す第２のｐ型の注入された領域からなる少なくとも３領域を含むことを特徴とす
る縦型炭化ケイ素ＭＯＳＦＥＴ。」
「　【請求項３７】
　炭化ケイ素ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ゲートデバイスを作製する方法であって、
　第１の導電型のハイブリッド炭化ケイ素井戸領域を形成するステップであって、
　　第１の導電型の第１の炭化ケイ素エピタキシャル層を形成するステップと、
　　前記炭化ケイ素エピタキシャル層にイオンを注入して、前記炭化ケイ素エピタキシャル層内に前記第１の導電型の注入された井戸領域を設けるステップと、
　　前記炭化ケイ素エピタキシャル層にイオンを注入して、前記注入された井戸領域に接し、前記エピタキシャル層の表面まで延びる注入されたコンタクト部分を設けるステップと
　を含むステップであって、前記第１の導電型の注入された井戸領域は、前記炭化ケイ素エピタキシャル層よりも高いキャリア濃度を有し、前記注入されたコンタクト部分は、前記第１の導電型の注入された井戸領域よりも高いキャリア濃度を有するステップと、
　第２の導電型の第１の炭化ケイ素領域を、少なくとも部分的に前記ハイブリッド炭化ケイ素領域内に形成するステップと、
　前記井戸領域に近接して、前記第１の炭化ケイ素領域から距離をあけられた前記第２の導電型の第２の炭化ケイ素領域を形成するステップと、
　前記第２の炭化ケイ素領域の上、および前記第１の炭化ケイ素領域の少なくとも一部の上にゲート誘電体を形成するステップと、
　前記ゲート誘電体の上にゲートコンタクトを形成するステップと
を含み、
　前記エピタキシャル層の注入されていない部分はデバイスのチャネル領域に対応することを特徴とする方法。」
「　【請求項４６】
　炭化ケイ素ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ゲートデバイスであって、
　第１の導電型のハイブリッド炭化ケイ素井戸領域であって、
　　第１の導電型の第１の炭化ケイ素エピタキシャル層と、
　　前記炭化ケイ素エピタキシャル層内の前記第１の導電型の注入された井戸部分と、
　　前記注入された井戸部分と接し、前記エピタキシャル層の表面まで延びている注入されたコンタクト部分と
　を備えるハイブリッド炭化ケイ素井戸領域と、
　少なくとも部分的に前記ハイブリッド炭化ケイ素井戸領域内の、第２の導電型の第１の炭化ケイ素領域と、
　前記井戸領域に近接し、前記第１の炭化ケイ素領域から距離をあけられた前記第２の導電型の第２の炭化ケイ素領域と、
　前記第２の炭化ケイ素領域の上、および前記第１の炭化ケイ素領域の少なくとも一部の上のゲート誘電体と、
　前記誘電体の上のゲートコンタクトと
を備え、
　前記第１の導電型の注入された井戸部分は、前記炭化ケイ素エピタキシャル層よりも高いキャリア濃度を有し、前記注入されたコンタクト部分は、前記第１の導電型の注入された井戸部分よりも高いキャリア濃度を有し、
　前記エピタキシャル層の注入されていない部分はデバイスチャネル領域に対応することを特徴とするデバイス。」
　
（２）補正事項の整理
　本件補正の補正事項を整理すると、以下のとおりである。
　
（補正事項ａ）
　補正前の請求項１の「を備えるステップと、」を、補正後の請求項１の「を備えるステップであって、前記注入されたｐ型炭化ケイ素井戸部分は、前記ｐ型炭化ケイ素エピタキシャル層よりも高いキャリア濃度を有し、前記注入されたｐ型炭化ケイ素コンタクト部分は、前記注入されたｐ型炭化ケイ素井戸部分よりも高いキャリア濃度を有するステップと、」と補正すること。
　
（補正事項ｂ）
　補正前の請求項１１の「前記第１のｐ型炭化ケイ素エピタキシャル層の表面まで延びるｐ型炭化ケイ素の少なくとも１つのコンタクト領域を形成するステップと、」を、補正後の請求項１１の「前記第１のｐ型炭化ケイ素エピタキシャル層の表面まで延びるｐ型炭化ケイ素の少なくとも１つのコンタクト領域を形成するステップであって、前記少なくとも１つのコンタクト領域は、前記少なくとも１つの埋め込み領域よりも高いキャリア濃度を有するステップと、」と補正すること。
　
（補正事項ｃ）
　補正前の請求項２３の「を備える縦型炭化ケイ素ＭＯＳＦＥＴ。」を、補正後の請求項２３の「を備え、前記ハイブリッドｐ型炭化ケイ素井戸領域はエピタキシャル形成領域と注入された領域の両方を含み、さらに、前記ハイブリッドｐ型炭化ケイ素井戸領域はｐ型エピタキシャル形成領域と、前記ｐ型エピタキシャル形成領域よりも高いキャリア濃度を有す第１のｐ型の注入された領域、前記第１のｐ型の注入された領域よりも高いキャリア濃度を有す第２のｐ型の注入された領域からなる少なくとも３領域を含むことを特徴とす
る縦型炭化ケイ素ＭＯＳＦＥＴ。」と補正すること。
　
（補正事項ｄ）
　補正前の請求項３７の「を含むステップと、」を、補正後の請求項３７の「を含むステップであって、前記第１の導電型の注入された井戸領域は、前記炭化ケイ素エピタキシャル層よりも高いキャリア濃度を有し、前記注入されたコンタクト部分は、前記第１の導電型の注入された井戸領域よりも高いキャリア濃度を有するステップと、」と補正すること。
　
（補正事項ｅ）
　補正前の請求項４６の「を備え、」を、補正後の請求項４６の「を備え、
　前記第１の導電型の注入された井戸部分は、前記炭化ケイ素エピタキシャル層よりも高いキャリア濃度を有し、前記注入されたコンタクト部分は、前記第１の導電型の注入された井戸部分よりも高いキャリア濃度を有し、」と補正すること。
　
（３）新規事項追加の有無及び補正の目的の適否についての検討
（３−１）補正事項ａについて
　補正事項ａは、補正前の請求項１に係る発明の発明特定事項である「注入されたｐ型炭化ケイ素井戸部分」及び「注入されたｐ型炭化ケイ素コンタクト部分」について、各々「前記ｐ型炭化ケイ素エピタキシャル層よりも高いキャリア濃度を有し、」及び「前記注入されたｐ型炭化ケイ素井戸部分よりも高いキャリア濃度を有する」と限定的に減縮する補正である。
　そして、この補正は、本願の願書に最初に添付した明細書（以下「当初明細書」という。また、本願の願書に最初に添付した明細書、特許請求の範囲又は図面を「当初明細書等」という。）の【００４５】、【００４６】及び【００４９】段落の記載に基づく補正である。
　したがって、補正事項ａは、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものであり、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項（以下「特許法第１７条の２第３項」という。）に規定された新規事項の追加禁止の要件を満たしており、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項（以下「特許法第１７条の２第４項」という。）第２号に掲げる特許請求の範囲の減縮を目的とするものである。
　
（３−２）補正事項ｂについて
　補正事項ｂは、補正前の請求項１１に係る発明の発明特定事項である「コンタクト領域」について、「前記少なくとも１つの埋め込み領域よりも高いキャリア濃度を有する」と限定的に減縮する補正である。
　そして、この補正は、当初明細書の【００４６】及び【００４９】段落の記載に基づく補正である。
　したがって、補正事項ｂは、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものであり、特許法第１７条の２第３項に規定された新規事項の追加禁止の要件を満たしており、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものである。
　
（３−３）補正事項ｃについて
　補正事項ｃは、補正前の請求項２３に係る発明の発明特定事項である「ハイブリッドｐ型炭化ケイ素井戸領域」について、「エピタキシャル形成領域と注入された領域の両方を含み、さらに、」「ｐ型エピタキシャル形成領域と、前記ｐ型エピタキシャル形成領域よりも高いキャリア濃度を有す第１のｐ型の注入された領域、前記第１のｐ型の注入された領域よりも高いキャリア濃度を有す第２のｐ型の注入された領域からなる少なくとも３領域を含む」と限定的に減縮する補正である。
　そして、この補正は、当初明細書の【００３８】段落の記載に基づく補正である。
　したがって、補正事項ｃは、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものであり、特許法第１７条の２第３項に規定された新規事項の追加禁止の要件を満たしており、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものである。
　
（３−４）補正事項ｄについて
　補正事項ｄは、補正前の請求項３７に係る発明の発明特定事項である「第１の導電型の注入された井戸領域」及び「注入されたコンタクト部分」について、各々「前記炭化ケイ素エピタキシャル層よりも高いキャリア濃度を有し、」及び「前記第１の導電型の注入された井戸領域よりも高いキャリア濃度を有する」と限定的に減縮する補正である。
　そして、この補正は、当初明細書の【００４５】、【００４６】及び【００４９】段落の記載に基づく補正である。
　したがって、補正事項ｄは、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものであり、特許法第１７条の２第３項に規定された新規事項の追加禁止の要件を満たしており、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものである。
　
（３−５）補正事項ｅについて
　補正事項ｅは、補正前の請求項４６に係る発明の発明特定事項である「第１の導電型の注入された井戸部分」及び「注入されたコンタクト部分」について、各々「前記炭化ケイ素エピタキシャル層よりも高いキャリア濃度を有し、」及び「前記第１の導電型の注入された井戸部分よりも高いキャリア濃度を有し、」と限定的に減縮する補正である。
　そして、この補正は、当初明細書の【００３８】段落の記載に基づく補正である。
　したがって、補正事項ｅは、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものであり、特許法第１７条の２第３項に規定された新規事項の追加禁止の要件を満たしており、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものである。
　
（３−６）新規事項追加の有無及び補正の目的の適否についてのまとめ
　以上、検討したとおりであるから、本件補正は、特許法第１７条の２第３項及び第４項に規定する要件を満たすものである。
　
（４）独立特許要件について
（４−１）はじめに
　上記（３）において検討したとおり、本件補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、本件補正が、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項（以下「特許法第１７条の２第５項」という。）において準用する同法第１２６条第５項の規定に適合するか否かについて、検討する。
　
（４−２）補正後の請求項２３に係る発明
　本件補正による補正後の請求項２３に係る発明（以下「補正後の発明」という。）は、平成２５年５月２０日になされた手続補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項２３に記載されている事項により特定される上記２．（１）の補正後の請求項２３として記載したとおりのものである。
　
（４−３）刊行物に記載された事項及び発明
（４−３−１）原査定の拒絶の理由に引用され、本願の優先権主張の日前に日本国内において頒布された刊行物である特開平１０−２３３５０３号公報（以下「引用刊行物」という。）には、図６、８とともに、以下の事項が記載されている。なお、下線は、当審において付与したものである（以下、同じ。）。
　
「【０００１】
【発明の属する技術分野】本発明は、
半導体材料として炭化けい素を用いた、電力用半導体素子、特にＭＯＳ型のゲートをもつ縦型ＭＯＳＦＥＴおよび、その製造方法に関する。
「【００４９】　　（中略）
［実施例４］図６は本発明第四の実施例の炭化けい素ＭＯＳＦＥＴの部分断面図である。
【００５０】
ｎ
+ 
サブストレート６１上にエピタキシャル成長によりｎドリフト層６２およびｐベース層６３を積層した炭化けい素基板の表面層に、燐のイオン注入によりｎソース領域６４が形成されている。ｎソース領域６４の形成されていない表面層に、ｐベース層６３を貫通してｎドリフト層６２に達するｎウェル領域７１が形成されている。そしてｎウェル領域７１とｎソース領域６４とに挟まれたｐベース層６３の表面上にゲート絶縁膜６５を介して多結晶シリコンのゲート電極層６６が設けられている。ｎソース領域６４とｐベース層６３との表面に共通に接触するソース電極６７とｎ
+ 
サブストレート６１の裏面に接触するドレイン電極６８が設けられている。
【００５１】図８（ａ）ないし（ｇ）は実施例４の炭化けい素ＭＯＳＦＥＴの製造工程順の部分断面図である。先ず、基板としてｎ+ サブストレート６１上に厚さ１０μｍのｎドリフト層６２、厚さ２μｍのｐベース層６３をエピタキシャル成長により積層した炭化けい素基板を用意する［図８（ａ）］。
【００５２】炭化けい素基板表面上に減圧ＣＶＤ法により厚さ４μｍの多結晶シリコン層を堆積し、フォトリソグラフィにより第一のマスク６６ａのパターン形成する［同図（ｂ）］。このマスクはｎソース領域とｎウェル領域の双方のイオン注入において共通に使用される。次に、さきのマスク６６ａを残したまま、ＣＶＤ法により酸化膜を堆積し、フォトリソグラフィにより第二のマスク６５ａをパターン形成し、ｎソース領域形成のための燐イオン６４ａの注入をおこなう［同図（ｃ）］。マスク端は第一のマスク６６ａで規定されるので、第二マスク６５ａのパターニングの精度は緩和される。イオン注入の条件は、実施例１のｎソース領域と同様でよい。６４ｂは注入された燐原子である。
【００５３】燐イオン注入後、第二のマスク６５ａを除去して、再度減圧ＣＶＤ法により多結晶シリコンを堆積し、フォトリソグラフィにより第三のマスク６６ｂを形成し、ｐベース層６３を貫通するｎウェル領域を形成するための燐イオン７１ａの注入をおこなう［同図（ｄ）］。マスク端は第一のマスク６６ａで規定されるので、第三マスク６６ｂのパターニングの精度は緩和される。イオン注入の条件は、加速電圧が４０ｋｅＶ、１２０ｋｅＶ、４００ｋｅＶと１ＭｅＶ、ドーズ量は全部で３×１０13ｃｍ-2、注入温度は１０００℃とした。７１ｂは注入された燐原子である。
【００５４】四フッ化炭素（ＣＦ4 ）と酸素（Ｏ2 ）との混合ガスを用いたドライエッチングで第一、および第三のマスク６６ａ、６６ｂを除去した後、１６００℃、２時間の熱処理を行い、不純物を活性化してｎソース領域６４およびｎウェル領域７１を形成する［同図（ｅ）］。ｎソース領域３４の接合深さは約０．２μｍである。
【００５５】
その後、熱酸化により厚さ６０ｎｍのゲート絶縁膜６５の形成をし、その上に減圧ＣＶＤ法により多結晶シリコンを堆積し、フォトリソグラフィによりパターン形成して電極ゲート電極層６６とする［同図（ｆ）］。
　
（４−３−２）そうすると、引用刊行物には、以下の発明（以下「刊行物発明」という。）が記載されているものと認められる。
　
「ｎ+ サブストレート６１上にエピタキシャル成長によりｎドリフト層６２およびｐベース層６３を積層した炭化けい素基板と、
　前記炭化けい素基板の表面層に、燐のイオン注入により形成されたｎソース領域６４と、
　前記ｎソース領域６４の形成されていない前記表面層に、前記ｐベース層６３を貫通して前記ｎドリフト層６２に達するように形成されたｎウェル領域７１と、
　前記ｎウェル領域７１と前記ｎソース領域６４とに挟まれた前記ｐベース層６３の表面上にゲート絶縁膜６５を介して設けられた多結晶シリコンのゲート電極層６６と、
　前記ｎソース領域６４と前記ｐベース層６３との表面に共通に接触するソース電極６７と、
　前記ｎ+ サブストレート６１の裏面に接触するドレイン電極６８と
　を備える炭化けい素縦型ＭＯＳＦＥＴ。」
　
（４−４）対比
（４−４−１）一般に、半導体基板とは、いわゆる「基板」だけではなく、その上に形成された「エピタキシャル層」の一部あるいは全部を含めた積層構造を指す場合があることは、当該技術分野において周知の事柄である。そうすると、刊行物発明の「炭化けい素基板」のうち「ｎ+ サブストレート６１」及び「ｎドリフト層６２」は、補正後の発明の「炭化ケイ素基板」に相当し、刊行物発明の「ｐベース層６３」と、補正後の発明の「ハイブリッドｐ型炭化ケイ素井戸領域」は、「ｐ型炭化ケイ素井戸領域」という点で共通する。
　
（４−４−２）刊行物発明の「ｎソース領域６４」は、補正後の発明の「ｎ型炭化ケイ素ソース領域」に相当する。
　
（４−４−３）刊行物発明の「ｎウェル領域７１」は、補正後の発明の「ｎ型炭化ケイ素チャネル領域」に相当する。そして、刊行物発明における「前記ｎウェル領域７１と前記ｎソース領域６４とに挟まれた前記ｐベース層６３の表面上」という構成から、「ｎウェル領域７１」が、「ｎソース領域６４」に近接し、「ｎソース領域６４」から距離をあけられていることは明らかである。
　
（４−４−４）刊行物発明の「ゲート絶縁膜６５」及び「多結晶シリコンのゲート電極層６６」は、各々補正後の発明の「ゲート誘電体」及び「ゲートコンタクト」に相当する。また、引用刊行物の「【００５５】その後、熱酸化により厚さ６０ｎｍのゲート絶縁膜６５の形成をし、その上に減圧ＣＶＤ法により多結晶シリコンを堆積し、フォトリソグラフィによりパターン形成して電極ゲート電極層６６とする［同図（ｆ）］。」という記載及び図６から、刊行物発明の「ゲート絶縁膜６５」が、「ｎウェル領域７１」と「ｎソース領域６４」の上に形成されていることは明らかである。
　
（４−４−５）刊行物発明の「ソース電極６７」及び「ドレイン電極６８」は、各々補正後の発明の「第１のコンタクト」及び「第２のコンタクト」に相当する。
　
（４−４−６）刊行物発明の「炭化けい素縦型ＭＯＳＦＥＴ」は、補正後の発明の「縦型炭化ケイ素ＭＯＳＦＥＴ」に相当する。
　
（４−４−７）そうすると、補正後の発明と刊行物発明とは、
「縦型炭化ケイ素ＭＯＳＦＥＴであって、
　炭化ケイ素基板の上のｐ型炭化ケイ素井戸領域と、
　前記ｐ型炭化ケイ素井戸領域内のｎ型炭化ケイ素ソース領域と、
　前記ｎ型炭化ケイ素ソース領域に近接し、前記ｎ型炭化ケイ素ソース領域から距離をあけられたｎ型炭化ケイ素チャネル領域と、
　前記ｎ型炭化ケイ素チャネル領域の上、および前記ｎ型炭化ケイ素ソース領域の少なくとも一部の上のゲート誘電体と、
　前記ゲート誘電体の上のゲートコンタクトと、
　前記ｐ型炭化ケイ素井戸領域および前記ｎ型炭化ケイ素ソース領域の一部に近接した第１のコンタクトと、
　前記基板の上の第２のコンタクトと
を備えた縦型炭化ケイ素ＭＯＳＦＥＴ。」
である点で一致し、次の点で相違する。
　
（相違点）補正後の発明では、「炭化ケイ素基板の上」に形成されたｐ型の領域が「ハイブリッドｐ型炭化ケイ素井戸領域」であり、「前記ハイブリッドｐ型炭化ケイ素井戸領域はエピタキシャル形成領域と注入された領域の両方を含み、さらに、前記ハイブリッドｐ型炭化ケイ素井戸領域はｐ型エピタキシャル形成領域と、前記ｐ型エピタキシャル形成領域よりも高いキャリア濃度を有す第１のｐ型の注入された領域、前記第１のｐ型の注入された領域よりも高いキャリア濃度を有す第２のｐ型の注入された領域からなる少なくとも３領域を含む」のに対し、刊行物発明では、「ｐベース層６３」について、そのような特定がなされていない点。
　
（４−５）判断
　縦型ＭＯＳＦＥＴにおいて、ｎ型ソース、ｐ型ボディ、ｎ型ドリフト領域で形成される寄生トランジスタのターンオンを生じにくくすることは、当該技術分野において周知の課題であり、そのために寄生トランジスタのベース抵抗、増幅率ｈFEを小さくすること、すなわち、Ｐ型ボディー領域内に高濃度の埋め込み領域をイオン注入で形成することは、以下の周知例１、２に記載されているように従来から周知である。また、ｐ型ボディ領域とソース電極とのオーミックコンタクトを取るために、ｐ型ボディ領域表面に高濃度のコンタクト領域をイオン注入で形成することも、以下の周知例１、２に記載されているように従来から周知であり、コンタクト抵抗を低くするために当該コンタクト領域の不純物濃度をできるだけ高くすることも、当該技術分野において技術常識といえることである。（なお、上記周知例１には、「Ｐドット拡散領域４（上記「高濃度の埋め込み領域」に相当）を形成するためにボロンを濃度４×１０14ｃｍ-2でイオン注入する」こと、「補償拡散領域７（上記「高濃度のコンタクト領域」に相当）を形成するため、・・・ボロンを濃度７×１０14ｃｍ-2でイオン注入する」ことが記載されている。）
　そうすると、刊行物発明に対して、上記周知の技術を勘案し、「エピタキシャル成長により」形成された「ｐベース層６３」内に、高濃度の埋め込み領域をイオン注入で形成し、さらに「ｐベース層６３」表面に、前記高濃度の埋め込み領域よりも高濃度のコンタクト領域をイオン注入で形成することにより、補正後の発明のように、「炭化ケイ素基板の上のハイブリッドｐ型炭化ケイ素井戸領域」「を備え、前記ハイブリッドｐ型炭化ケイ素井戸領域はエピタキシャル形成領域と注入された領域の両方を含み、さらに、前記ハイブリッドｐ型炭化ケイ素井戸領域はｐ型エピタキシャル形成領域と、前記ｐ型エピタキシャル形成領域よりも高いキャリア濃度を有す第１のｐ型の注入された領域、前記第１のｐ型の注入された領域よりも高いキャリア濃度を有す第２のｐ型の注入された領域からなる少なくとも３領域を含む」構成とすることは、当業者が容易に想到し得たことである。
　よって、上記相違点は、当業者が容易になし得た範囲に含まれる程度のものである。
　
（周知例１）
　本願の優先権主張の日前に日本国内において頒布された刊行物である特開２０００−２７７７３４号公報には、図１ないし５とともに、以下の事項が記載されている。
「【００１８】以下、図１〜図５を参照して本発明の実施例を説明する。
実施例１
図１に本発明の実施の一形態としてのＮチャンネルパワーＭＯＳＦＥＴの断面構造図を示す。
【００１９】ＮチャンネルパワーＭＯＳＦＥＴ２０は、半導体基板１と、低濃度第１導電型半導体基体である第１エピタキシャル成長層２と、第１エピタキシャル成長層２の主表面に低濃度の第１導電型半導体を積層して形成されたドレイン領域としての第２エピタキシャル成長層３と、
第２エピタキシャル成長層３の一部に第２導電型半導体で形成されたＰドット拡散領域４（高濃度第２導電型半導体領域）及びＰウェル５（低濃度第２導電型半導体領域）
【００２０】図２〜図４によりＮチャンネルパワーＭＯＳＦＥＴ２０の製造方法の一例を説明する。まず、０．０１８Ω・ｃｍのＮ型半導体基板１に比抵抗１７Ω・ｃｍの第１エピタキシャル成長層２を４２μｍの厚みで積層させる（図２〔ａ〕）。次に、このウェハにフォトエッチングを行い、レジストカバーを施した後、
Ｐドット拡散領域４を形成するためにボロンを濃度４×１０
14
ｃｍ
-2
でイオン注入する（図２〔ｂ〕）。
【００２１】次に半導体素子を形成する部分のＳｉＯ2膜（絶縁膜）１５をエッチングした後、８５０℃で８５分間酸化し、ゲート酸化膜９を形成する。ゲート酸化膜９の形成後、ＬＰＣＶＤ装置でポリシリコン１６をデポジットする（図２〔ｄ〕）。ポリシリコン１６の酸化後、フォトエッチングで酸化膜９及びポリシリコン１６をエッチングし、Ｐウェルを形成するためにボロンを濃度５×１０13ｃｍ-2でイオン注入する（図３〔ｅ〕）。
【００２２】さらに、
第２エピタキシャル成長層３に周辺部のＰ
+
拡散領域１２とその内側の補償拡散領域７を形成するため、レジストＲによりカバーを施した後、ボロンを濃度７×１０
14
ｃｍ
-2
でイオン注入する（図３〔ｆ〕）。
補償拡散領域７は、ソース電極１０とＰウェル５とのオーミックコンタクトが得られるようにＰウェル５と同一導電型の高濃度拡散で濃度を補償するものである。
【００２３】次に、Ｐ+拡散領域１２と補償拡散領域７をレジストＲでカバーし、ソース６となる砒素を濃度５×１０15ｃｍ-2でイオン注入する（図３〔ｈ〕）。ソース６が形成されると、１０００℃で９０分間の砒素ドライブを行った後、ＮＳＧ、ＰＳＧなどの常圧ＣＶＤ膜１７を１μｍの厚みでデポジットする（図４〔ｉ〕）。これにより、Ｐウェル５の内部にソース６が拡散される。次いで、ＡｌＳｉ等でソース電極１０を形成（図４〔ｊ〕）した後、裏面にハンダ用の裏面電極１１を蒸着する（図４〔ｋ〕）。
【００２４】上記したように、ＮチャンネルパワーＭＯＳＦＥＴ２０は、第１エピタキシャル成長層２にＰドット拡散領域４を埋め込み拡散で形成し、第２エピタキシャル成長層３にその表面よりＰウェル５及び補償拡散領域７を形成し、Ｐウェル５の内部にソース６を拡散することで、ソース６がＰドット拡散領域４に完全に覆われた構造を得ることができる。
【００２５】また、図２〔ｃ〕で示した、第２エピタキシャル成長層３を形成する工程で、第２エピタキシャル成長層３の濃度を第１エピタキシャル成長層２の濃度よりも高くすることで、リアクタンス負荷におけるアバランシェ電圧を印加した時に、ブレークダウンが半導体素子部より先に周辺部で起こるようにすることができるため、半導体素子部の寄生トランジスタのターンオンを防ぎ、さらに高アバランシェ耐量の半導体素子を形成できる。第１エピタキシャル成長層２の不純物濃度が２．５×１０14ｃｍ-2の場合、第２エピタキシャル成長層３の不純物濃度は３×１０14〜５×１０14ｃｍ-2、すなわち、第１エピタキシャル成長層に拡散された不純物の濃度の１．２〜２倍であるのが好ましい。不純物濃度が上記範囲より低いと十分な効果が得られないし、不純物濃度が上記範囲より高いと周辺部での耐圧が急激に低下する。
【００２６】このように、
ＮチャンネルパワーＭＯＳＦＥＴ２０は、ソース６の下部がＰドット拡散領域４で完全に覆われているため、寄生トランジスタの増幅率ｈ
FE
の大きな部分が形成されにくく、またソース６とソース６との間にソース電極１０とＰウェル５のオーミックコンタクトをとるための補償拡散領域７を有し、これがＰドット拡散領域４と接する構造であるので、前述した図６の寄生トランジスタ１５０に相当する寄生トランジスタのベース抵抗を小さくすることができ、リアクタンス負荷時のアバランシェ耐量を向上させることができる。
　
（周知例２）
　本願の優先権主張の日前に日本国内において頒布された刊行物である特開平５−２５９４４３号公報には、図１及び２とともに、以下の事項が記載されている。
「【００２８】〔実施例１〕図１に本実施例に係る絶縁ゲート型半導体装置の構造を示してある。本装置はシリコンカーバイトを主たる半導体材料として構成されており、先ず、ドレイン電極１２が裏面に接続されるｎ+ 型の半導体基板５の表面にエピタキシャル成長させたｎ- 型の第１のドレイン層４が形成されている。そして、この第１のドレイン層４上にエピタキシャル成長によりｎ- 型の第２のドレイン層３が形成されている。この第２のドレイン層３のドナー濃度は、第１のドレイン層４より低くなるように調整されており、さらに、第２のドレイン層の厚さも１μｍ前後とできるだけ薄く形成されている。
また、第１のドレイン層４上には、高濃度であるｐ
+ 
型の埋め込み層９が形成されている。
また、ベース層８の中心部分にはｐ
+ 
型のウェル７が形成されている。
【００２９】このような構成の本装置において、ターンオフ時にソース電極１０とドレイン電極１２に電位差が生ずると、ベース層８と第２のドレイン層３とのｐｎ接合部および埋め込み層９と第１のドレイン層４とのｐｎ接合部に空乏層が形成される。そして、主に埋め込み層９と第１のドレイン層４とのｐｎ接合部から充電電流がソース電極１０に向かって流れる。これは、流れる電流の総量が空乏層中のイオン化したドナーまたはアクセプタの総量に等しいためである。電圧Ｖが印加されているときの空乏層中のイオンの総量は以下の式により近似される。
【００３０】
【数３】　（省略）
【００３１】ここで、ρはイオン密度であり、Ｎはイオンの総量である。つまり、イオン密度が小さいほどイオンの総量も少なく、充電電流も少なくなるのである。本装置においては、ベース層８のアクセプタ濃度は、埋め込み層９に比べて低く、さらに、第２のドレイン層３のドナー濃度は、第１のドレイン層４のドナー濃度に比べて低い。従って、ベース層８と第２のドレイン層３とのｐｎ接合部に広がる空乏層からの充電電流は、埋め込み層９と第１のドレイン層４とのｐｎ接合部に空乏層からの充電電流に比べて非常に小さくなる。
【００３２】
このように、本装置においては、埋め込み層９と第１のドレイン層４とのｐｎ接合部から主に充電電流が流れ、その充電電流の多くが流れる埋め込み層９は高濃度の拡散層であるため、抵抗値は低くなっている。さらに、本装置においては、ベース層８の内部にアクセプタ濃度の高いウェル７が形成されているので、埋め込み層９からの充電電流がソース電極１０に流れる経路全体において抵抗値が低くなるように設計されている。従って、充電電流がベース層を流れることに起因する電圧降下を低減することが可能となり、ソース層１０、ベース層８およびドレイン層３、４により構成される寄生トランジスタを導通状態とするような不具合を避けることができる。
「【００３５】図２に、本例の装置を製造する工程の一例を示してある。
先ず、図２（ａ）に示すように、ｎ
+ 
型の半導体基板５上にエビタキシャル成長させたｎ
- 
型の第１のドレイン層４に高濃度で低抵抗のｐ
+ 
型層９を部分的に拡散などの方法で形成する。
【００３６】次に、図２（ｃ）に示すように、上記にて形成したシリコンカーバイト製の半導体基板上にゲート絶縁膜２およびゲート電極１を形成する。そして、図２（ｄ）に示すように、このゲート電極１をマスクとしてｐ型のベース層８およびｎ+ 型のソース層６を形成する。
さらに、ソース層６およびベース層８に接続されるソース電極１０と、埋め込み層９との間の抵抗を下げるために、ベース層８内部にｐ
+ 
型のウェル領域７を形成する。
　
（４−６）独立特許要件についてのまとめ
　以上検討したとおり、補正後の発明と刊行物発明との相違点は、周知技術を勘案することにより、当業者が容易に想到し得た範囲に含まれる程度のものにすぎず、補正後の発明は、引用刊行物に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際、独立して特許を受けることができない。
　
（５）補正の却下についてのむすび
　本件補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるが、本件補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないものである。
　したがって、本件補正は、特許法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
３．本願発明
　平成２５年５月２０日になされた手続補正は上記のとおり却下されたので、本願の請求項２３に係る発明（以下「本願発明」という。）は、平成２４年６月５日になされた手続補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項２３に記載されている事項により特定される上記２．（１）の補正前の請求項２３として記載したとおりのものである。
　
４．刊行物に記載された発明
　これに対して、原査定の拒絶の理由に引用された刊行物には、上記２．（４−３−１）及び（４−３−２）に記載したとおりの事項及び発明が記載されているものと認められる。
　
 ５．判断
　上記２．（３）において検討したとおり、補正後の請求項２３に係る発明は、補正前の請求項２３に係る発明の発明特定事項である「ハイブリッドｐ型炭化ケイ素井戸領域」について、「エピタキシャル形成領域と注入された領域の両方を含み、さらに、」「ｐ型エピタキシャル形成領域と、前記ｐ型エピタキシャル形成領域よりも高いキャリア濃度を有す第１のｐ型の注入された領域、前記第１のｐ型の注入された領域よりも高いキャリア濃度を有す第２のｐ型の注入された領域からなる少なくとも３領域を含む」と限定的に減縮する補正である。逆に言えば本件補正前の請求項２３に係る発明（本願発明）は，補正後の発明から上記の限定をなくしたものである。
　そうすると、上記２．（４）において検討したように、補正後の発明が，引用刊行物に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も、当然に、引用刊行物に記載された発明に基づいて、当業者が容易に発明をすることができたものといえる。
　したがって、本願発明は、特許法第２９条第２項の規定により特許を受けることができない。
　
６．むすび
　以上のとおりであるから、本願は、他の請求項に係る発明について検討するまでもなく、拒絶をすべきものである。
　よって、結論のとおり審決する。