【事件の表示】
　平成　６年特許願第３２０８４６号「電力変換装置」拒絶査定に対する審判事件［平成　８年　４月３０日出願公開、特開平　８−１１１９８８］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、平成　６年１２月２２日(優先権主張平成　６年　８月１５日)の出願であって、平成１３年１２月　３日付で拒絶査定がなされ、これに対し、平成１４年　１月１０日に拒絶査定に対する審判請求がなされるとともに、同年　２月１２日付で手続補正がなされたものである。
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　
第２．平成１４年　２月１２日付の手続補正についての補正却下の決定
［補正却下の決定の結論］
   平成１４年　２月１２日付の手続補正を却下する。
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　
［理　由］
１．補正後の本願発明
　本件補正により、特許請求の範囲の請求項１ないし４のうち、請求項２は、
「【請求項２】ゲート端子を有する半導体素子を２個直列に接続したアームを少なくとも２個並列に接続してなる変換手段と、
　前記半導体素子を導通させるための制御信号を出力する制御手段と、
　前記制御信号を検出し、同一アームを構成する前記半導体素子に対する前記制御信号が前記制御手段において出力されたことを同時に検出した際に、前記同一アームの半導体素子に対する前記制御信号を遮断する遮断手段と、
　前記制御信号が前記同一アームを構成する各半導体素子を同時にオフさせるものである場合、前記遮断手段による制御信号の遮断を解除する解除手段と、
を有する電力変換装置。」
と補正された。
　上記補正は、請求項２に記載した発明を特定するために必要な事項である「半導体素子」について「ゲート端子を有する」ものであるとの限定を付加し、同じく「各半導体素子」について「同一アームを構成する」ものであるとの限定を付加するものであって、特許法第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　そこで、本件補正後の前記請求項２に記載された発明(以下、「本願補正発明」という。)が特許出願の際独立して特許を受けることができるものであるか(特許法第１７条の２第５項において準用する同法第１２６条第４項の規定に適合するか)について以下に検討する。
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　
２．引用例
　(１)これに対して、原査定の拒絶の理由に引用された、本願の出願の日前である平成　４年１２月２１日に頒布された「特開平４−３６８４７８号公報」(以下、「引用例」という。)には、
(ａ)「【請求項１】　直列接続された２つのスイッチング素子を１相分として、複相数分が直流電源と負荷との間に接続されるインバータと、制御装置からのスイッチタイミング信号に従って、一定の順序で、上記各スイッチング素子をオン，オフするとともに、同一相の上記スイッチング素子のスイッチタイミングが同時となる場合に、該相の各スイッチング素子へのゲートドライブ信号の出力を禁止するゲートドライブ装置とを備えたインバータ制御装置。」(特許請求の範囲)
(ｂ)「【産業上の利用分野】この発明は、交流負荷に電力を供給するインバータのスイッチング素子をタイミング制御するインバータ制御装置に関するものである。」(段落【０００１】)
(ｃ)「この発明は上記のような課題を解消するためになされたもので、同一相の２つのスイッチング素子を同時にオンするのを防止でき、常に正常なインバータ動作を実現できるインバータ制御装置を得ることを目的とする。」(段落【０００５】)
(ｄ)「【作用】この発明におけるゲートドライブ装置は、同一相におけるスイッチング素子のスイッチタイミングを監視して、同一タイミングでのスイッチングを禁止することにより、インバータの短絡事故を未然に防止する。」(段落【０００７】)
(ｅ)「【実施例】以下、この発明の一実施例を図について説明する。図１において、１ａ〜１ｆはインバータＩを構成するスイッチング素子で、これが直列接続された２つずつのスイッチング素子１ａ，１ｂと１ｃ，１ｄと１ｅ，１ｆを各１相分として、複数相分が直流電源と負荷との間に接続されている。２ｇ〜２ｉは各スイッチング素子１ａ〜１ｆを駆動するゲートドライブ装置、３はこれらのゲートドライブ装置２ｇ〜２ｉを制御する制御装置である。また、スイッチング素子１ａ，１ｂと１ｃ，１ｄと１ｅ，１ｆは、３個あるゲートドライブ装置２ｇ〜２ｉからのそれぞれゲートドライブ信号によってオン，オフ制御される。」(段落【０００８】，図１参照)
(ｆ)「次に動作について説明する。まず、制御装置３はゲートドライブ装置２ｇ〜２ｉのそれぞれにスイッチング素子１ａ〜１ｆを一定の順序で一定のタイミングにて制御すべきタイミング信号を入力する。これらのゲートドライブ装置２ｇ〜２ｉはこれらのタイミング信号を受けて、各スイッチング素子１ａ〜１ｆのゲートに上記タイミングに従ったゲートドライブ信号を順に入力していく。この場合において、各ゲートドライブ装置２ｇ〜２ｉは各相ごとのスイッチング素子１ａと１ｂ，１ｃと１ｄ，１ｅと１ｆの各スイッチタイミングを監視しており、同一相の例えば２つのスイッチング素子１ａ，１ｂのオン信号が同時に入力された場合には、論理時にこれらのスイッチング素子１ａ，１ｂのスイッチング動作を禁止するように動作する。」(段落【０００９】)
(ｇ)「図２はこのようなスイッチング動作をするゲートドライブ装置２ｇ〜２ｉの内部回路を示し、２１，２２は各相ごとのスイッチング素子、例えばスイッチング素子１ａ，１ｂへオン，オフ信号を入力する入力端子、２３は各オン，オフ信号の論理積をとるアンドゲート、２４，２５はアンドゲート２３の出力がハイレベルのとき、上記入力端子２１，２２からのオン信号を否定するノットゲート、２６，２７はスイッチング素子１ａ，１ｂのゲートに接続される出力端子、２８はアンドゲート２３の出力を受けて、これを保持するフリップフロップ、２９はこのフリップフロップ２８の出力端子である。」(段落【００１０】，図２参照)
(ｈ)「かかるゲートドライブ装置２ｇ〜２ｉの内部回路は、例えばスイッチング素子１ａ，１ｂへオン，オフ信号が入力端子２１，２２に入力され、同時にこれらにオン信号が入力された場合には、アンドゲート２３の出力によりノット回路２４，２５がこれらの各オン信号の出力を禁止することとなる。一方、上記のように入力端子２１，２２にオン信号が同時に入力されると、アンドゲート２３の出力はハイレベルとなり、この状態がフリップフロップに記録されて保持される。つまり、異常状態のデータを保持し、出力端子２９には異常タイミングであることのハイレベルの信号が出力される。従って、この信号を外部回路である例えば表示装置によりアクセスすれば、異常の発生およびその異常原因を表示可能にする。なお、異常回避後はフリップフロップ２８のリセット入力端子にリセット信号を入力することで、正規な動作監視モードに復帰することとなる。」(段落【００１１】)
(ｉ)「【発明の効果】以上のように、この発明によれば・・・を禁止させるように構成したので、同一相の２つのスイッチング素子が同時にオンになることを防止して、インバータの短絡事故を回避でき、従ってインバータの動作の信頼性を向上できるものが得られる効果がある。また、上記スイッチング素子が同時にオンとなったことを外部に記録するようにすれば、事故後の原因究明や異常部分の解析を容易に行えるものが得られる効果がある。」(段落【００１２】)
との記載がある。
　上記記載中、段落【０００８】の「図１において、１ａ〜１ｆはインバータＩを構成するスイッチング素子で、・・・２ｇ〜２ｉは各スイッチング素子１ａ〜１ｆを駆動するゲートドライブ装置、・・・」との記載によれば、スイッチング素子１ａ〜１ｆはゲート端子を有するものであること明らかであり、また、段落【００１１】の「かかるゲートドライブ装置２ｇ〜２ｉの内部回路は、例えばスイッチング素子１ａ，１ｂへオン，オフ信号が入力端子２１，２２に入力され、同時にこれらにオン信号が入力された場合には、アンドゲート２３の出力によりノット回路２４，２５がこれらの各オン信号の出力を禁止することとなる。」との記載によれば、スイッチング素子１ａ，１ｂは同一アームを構成しており、このスイッチング素子１ａ，１ｂに対して制御信号が出力されたことを同時に検出した際には、前記制御信号を遮断するものであることも明らかである。
　したがって、上記引用例には、図１，図２を参照して次のような電力変換装置が記載されているといえる。
「ゲート端子を有するスイッチング素子１ａ〜１ｆを２個直列に接続したアームを少なくとも２個並列に接続してなるインバータＩと、
　前記スイッチング素子１ａ〜１ｆを導通させるための制御信号を出力する制御装置３と、
　前記制御信号を検出し、同一アームを構成する前記スイッチング素子１ａ〜１ｆに対する前記制御信号が前記制御装置３において出力されたことを同時に検出した際に、前記同一アームのスイッチング素子１ａ〜１ｆに対する前記制御信号を遮断する遮断手段と、
　前記制御信号が前記同一アームを構成する各半導体素子を同時にオンさせるものではない場合、前記遮断手段による制御信号の遮断を解除する解除手段と、
　異常回避後はフリップフロップ２８のリセット入力端子にリセット信号を入力することで、正規な動作監視モードに復帰する手段と、
　を有するインバータ制御装置。」
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　
３．対　比
(１)本願補正発明について
　本願補正発明と引用例に記載された発明(以下、「引用発明」という。)とを対比すると、後者の「スイッチング素子１ａ〜１ｆ」，「インバータＩ」，「ゲートドライブ装置２ｇ〜２ｉ」，「インバータ制御装置」は、それぞれ、前者の「半導体素子」，「変換手段」，「遮断手段」，「電力変換装置」に相当する。
　しかも、前者においては、「制御手段」について、「半導体素子を導通させるための制御信号を出力する」とある以外、何らの限定もされていないから、後者の「制御装置３」は、前者の「制御手段」に相当するものである。
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　
　したがって、両者は、
「ゲート端子を有する半導体素子を２個直列に接続したアームを少なくとも２個並列に接続してなる変換手段と、
　前記半導体素子を導通させるための制御信号を出力する制御手段と、
　前記制御信号を検出し、同一アームを構成する前記半導体素子に対する前記制御信号が前記制御手段において出力されたことを同時に検出した際に、前記同一アームの半導体素子に対する前記制御信号を遮断する遮断手段と、
　を有する電力変換装置。」
である点で一致し、
［相違点］遮断手段による制御信号の遮断を解除する「解除手段」の構成が、本願補正発明においては、「制御信号が同一アームを構成する各半導体素子を同時にオフさせるものである場合」に、遮断を解除するものであるのに対して、引用発明においては、「制御信号が同一アームを構成する各半導体素子を同時にオンさせるものではない場合」に、遮断を解除するものである点、
で相違する。
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　
４．当審の判断
　上記相違点について検討するに、本願補正発明が、「制御信号が同一アームを構成する各半導体素子を同時にオフさせるものである場合」に、遮断を解除するようにしたのは、半導体素子の短絡保護を確実に行うことによって、半導体素子の破損を防ぐことにあると思われる(例えば、段落【００４７】の記載参照)。
　そして、本願補正発明において、半導体素子の短絡保護を確実に行なおうとするならば、遮断の対象となった制御信号が半導体素子の短絡をしない状態(少なくとも、各半導体素子のいずれか一方がオフ)に変化したことを確認した後で、制御信号の遮断を解除する必要があることは当然のことである。かつ、如何なる条件に基づいて制御信号の遮断を解除するかは、遮断手段を構成する回路構成に依存することも明らかである。
　他方、引用発明が備える構成においても、異常を回避した後に、動作監視手段であるフリップフロップを、正規の動作モードに復帰させるために、リセット信号を入力するものとなっている。
　したがって、上記請求項２の記載により特定される「解除手段」の構成の限りにおいて、遮断手段による制御信号の遮断を解除する手段として、引用発明のように、「制御信号が同一アームを構成する各半導体素子を同時にオンさせるものではない(すなわち、各半導体素子のいずれか一方がオフであれば良い)場合」に、遮断を解除する手段に換えて、本願補正発明のように、「制御信号が同一アームを構成する各半導体素子を同時にオフさせるものである場合」に、遮断を解除する手段を採用することにより、本願補正発明の上記相違点に係る構成とすることは、当業者ならば容易に想到できたことである。
　以上のとおり、本願補正発明は、引用例に記載された発明に基づいて当業者が容易に発明をすることができたものであるので、特許法第２９条第２項の規定により特許を受けることができないものである。
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　
５．むすび
　したがって、本件補正は、特許法第１７条の２第５項で準用する同法第１２６条第４項の規定に違反するものであり、同法第１５９条第１項で準用する同法第５３条第１項の規定により却下されるべきものである。
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　
第３．本願発明について
１．本願発明
　平成１４年　２月１２日付の手続補正は上記のとおり却下されたので、本願の請求項１ないし４に係る発明中、請求項２に係る発明は、平成１３年１０月２９日付の手続補正書により補正された明細書における特許請求の範囲の請求項２に記載された次のとおりのものと認める。(以下、「本願発明」という。)
「【請求項２】半導体素子を２個直列に接続したアームを少なくとも２個並列に接続してなる変換手段と、
　前記半導体素子を導通させるための制御信号を出力する制御手段と、
　前記制御信号を検出し、同一アームを構成する前記半導体素子に対する前記制御信号が前記制御手段において出力されたことが同時に検出した際に、前記同一アームの半導体素子に対する前記制御信号を遮断する遮断手段と、
　前記制御信号の両方が前記半導体素子を同時にオフさせるものである場合、前記遮断手段による制御信号の遮断を解除する解除手段と
　を有する電力変換装置。」
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　
２．引用例
　原査定の拒絶の理由に引用された引用例、及びその記載事項は、前記「第２．２．引用例」に記載したとおりである。
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　
３．対比・判断
　本願発明１は、前記第２．で検討した本願補正発明から「半導体素子」の限定事項である「ゲート端子を有する」との構成を省き、「各半導体素子」の限定事項である「同一アームを構成する」との構成を省いたものである。
　そうすると、本願発明の構成要件を全て含み、さらに他の構成要件を付加したものに相当する本願補正発明が、前記「第２．３．対比」に記載したとおり、引用例の記載事項に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も、同様な理由により、引用例の記載事項に基づいて、当業者が容易に発明をすることができたものである。
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　
４．むすび
　以上のとおり、本願発明は、引用例に記載された発明に基づいて当業者が容易に発明をすることができたものであるので、特許法第２９条第２項の規定により特許を受けることができない。
  よって、結論のとおり審決する。