【事件の表示】
　平成　９年特許願第３３０６５５号「集積回路のタイミングチェック方法」拒絶査定に対する審判事件［平成１１年　６月１８日出願公開、特開平１１−１６１６９３］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
　本願は、平成９年１２月１日の出願であって、その請求項１〜５に係る発明は、平成１２年１月１４日付けの手続補正書で補正された明細書、および、図面の記載からみて、その特許請求の範囲の請求項１〜５に記載されたとおりのものと認められるところ、その内、請求項１に記載された発明（以下、「本願発明１」という。）は、次のとおりである。
　
「【請求項１】
　被測定回路の構成を示す回路データと、該回路データのタイミング検証用の入力ベクタと、前記被測定回路内の各セルの内部遅延値、タイミングスペックおよび各セル間の遅延が定義された遅延タイミング情報ファイルとを読み込み、イベント入力によるセル内部の論理シミュレーションを行う第１の処理と、
　該シミュレーションの結果エラーがなければ終了とし、エラーがあればその結果を表示する第２の処理と、
　前記回路データと、前記第２の処理に基づく回路修正による修正後回路データとを比較し、前記修正後回路データ中のセルと前記修正後回路データ中のセルの出力信号が影響する後段のセルより修正後回路データに対するタイミングチェック対象セルとタイミングチェック非対象セルを判別し、前記遅延タイミング情報ファイルを修正後遅延タイミング情報ファイルへ変換する第３の処理と、
　該修正後遅延タイミング情報ファイルに従ってタイミングチェック対象セルと前記タイミングチェック対象セルの後段のセルにおいて前記シミュレーションを行う第４の処理と、
　を有することを特徴とする集積回路のタイミングチェック方法。」
　
　なお、請求項１には、「非対称セル」と記載されているが、「非対象セル」の誤記と認め、本願発明１を上記のように認定した。
　
　
２．引用刊行物
　これに対し、原査定の平成１１年１１月５日付け拒絶理由通知書の拒絶の理由で、引用文献４として引用された特開平５−３１２９０５号公報（平成５年１１月２６日出願公開。以下、「刊行物１」という。）には、図面とともに次の各記載がある。
　
（１）「【特許請求の範囲】
【請求項１】論理回路図の入力手段と、入力された論理回路図から接続情報を抽出する接続情報抽出手段と、テストパターン作成手段と、シミュレーション実行手段とを備えた回路シミュレーション装置において、
修正前の論理回路に対するシミュレーション結果を記憶する手段と、該記憶手段に記憶されている修正前の論理回路の接続情報と修正後の論理回路の接続情報とを比較し、論理回路の修正領域を抽出する接続情報比較手段と、シミュレーション実行経路表示手段とを有し、前記接続情報比較手段により得た修正領域について前記テストパターン作成手段にてテストパターンを作成し、前記シミュレーション実行手段にて修正領域についてシミュレーションを行うことを特徴とする回路シミュレーション装置。」（第２頁第１欄１行〜１５行）
（２）「【０００２】
（中　略）
回路図入力手段１にてシミュレーション対象である論理回路図を入力し、接続情報抽出手段２にて接続情報を抽出し、抽出した接続情報をシミュレーション実行手段４に入力する。該シミュレーション実行手段４には別にテストパターン作成手段３からテストパターンが入力される。
【０００３】シミュレーション実行手段４は入力されたテストパターンに従って接続情報に対するシミュレーションを実行し、シミュレーション結果をシミュレーション結果表示手段５に表示させる。このシミュレーション結果に不具合が生じている場合には設計者が論理回路図を修正した後、再び前記回路図入力手段１から修正後の論理回路図を入力し、前述した過程を反復して論理回路図の全ノードについてシミュレーションを実行し、シミュレーション結果表示手段５にシミュレーション結果を表示させ、修正後の結果を確認する。」（第２頁第１欄２１行〜４２行）
（３）「【０００４】
【発明が解決しようとする課題】ところでこのような従来の回路シミュレーション装置にあっては、例えば修正個所が一部分であっても修正後のシミュレーションにおいては論理回路図上の全てのノードについてシミュレーションを実行しているため、シミュレーションに長い時間を要するという問題があった。
【０００５】本発明はかかる事情に鑑みなされたものであって、その目的とするところは修正前、後における論理回路の各ノードの時間に対する信号の変化が一致しない信号を出力する領域に対してのみシミュレーションすることで、シミュレーション時間の大幅な短縮を可能としたシミュレーション装置を提供するにある。」（第２頁第１欄４３行〜第２欄５行）
（４）「【０００７】
【作用】（中　略）、シミュレーション対象領域を修正前、後の論理回路の各ノードにおける信号変化が一致しない部分、即ち修正領域及びその影響領域にしぼることが可能となる。」（第２頁第２欄２１行〜２６行）
（５）「【００１０】そしてこのシミュレーション結果に不都合が存在する場合には回路設計者が、論理回路を修正し、修正後の論理回路図を回路図入力手段１を通じて入力する。入力された回路図から接続情報抽出手段２により接続情報が抽出され、抽出された接続情報が接続情報比較手段７へ出力される。接続情報比較手段７はシミュレーション結果記憶手段６から読み出した修正前の論理回路の接続情報と接続情報抽出手段２から入力された修正後の接続情報とを比較し、両者に共通する接続情報を消去し、残りの接続情報、即ち比較処理情報を前記接続情報抽出手段２及びテストパターン作成手段３へ出力する。接続情報抽出手段２は比較処理情報から接続情報を抽出し、これをシミュレーション実行手段４及びシミュレーション実行経路表示手段へ出力する。
【００１１】またテストパターン作成手段３は接続情報比較手段７から入力された比較処理情報に基づいて、新たなテストパターンを作成し、これをシミュレーション実行手段４へ出力する。シミュレーション実行手段４は接続情報抽出手段２から入力された修正後の論理回路に関する接続情報と、テストパターン作成手段３から入力された比較処理情報のためのテストパターンとに基づいてシミュレーションを実行し、シミュレーション結果表示手段５へ出力すると共に、シミュレーション結果記憶手段６へ記憶させる。以下論理回路に不都合を生じなくなるまで上記過程を反復する。
【００１２】シミュレーション実行手段４で行われる論理回路修正後のシミュレーションは接続情報比較手段７からの比較処理情報に基づき作成されたテストパターンによって行われるため、修正領域及びその影響領域に限られることとなり、シミュレーション時間が大幅に短縮される。なおシミュレーション実行手段４にて行われるシミュレーション実行経路はその都度、シミュレーション実行経路表示手段８に表示される。」（第２頁第２欄４５行〜第３頁第３欄２７行）
　
　上記（１）〜（５）の記載によると、刊行物１には、
「論理回路図の入力手段からシミュレーション対象である論理回路図を入力し、接続情報抽出手段２にて入力された論理回路図から接続情報を抽出して、この抽出した接続情報と、テストパターン作成手段３からのテストパターンとを、シミュレーション実行手段４に入力して、シミュレーションを実行し、
　シミュレーション結果出力を、シミュレーション結果表示手段５に表示させ、
　このシミュレーション結果に不具合が生じている場合には、設計者が論理回路図を修正した後、修正前の論理回路の接続情報と修正後の論理回路の接続情報とを比較して、両者に共通する接続情報を消去し、残りの接続情報、即ち比較処理情報を得ることで、シミュレーション対象領域を修正前、後の論理回路の各ノードにおける信号変化が一致しない部分、即ち修正領域及びその影響領域にしぼり、この比較処理情報を、接続情報抽出手段２及びテストパターン作成手段３へ出力し、接続情報抽出手段２では接続情報を抽出し、テストパターン作成手段３では比較処理情報に基づいて新たなテストパターンを作成し、
　シミュレーション実行手段４で、これらの接続情報とテストパターンとに基づいて、修正領域及びその影響領域のみのシミュレーションを実行し、シミュレーション結果表示手段５へ結果を出力すると共に、シミュレーション結果記憶手段６へ記憶させる。以下論理回路に不都合を生じなくなるまで上記過程を反復させることにより、
　シミュレーション時間の大幅な短縮を可能としたシミュレーション装置」の発明（以下、「刊行物１記載の発明」という）が記載されているものと認められる。
　
　
３．対比
　刊行物１記載の発明は「回路シミュレーション装置」なる物として発明が表現されているが、これを方法として発明を表現し得ることは自明であって、単なる表現上の問題にすぎない。
　
　そこで、本願発明１と刊行物１記載の発明とを対比すると、
　刊行物１の図４〜図７からみて、刊行物１記載の発明の「論理回路の接続情報」には、論理回路の回路データが含まれていることは明らかであるから、
　刊行物１記載の発明の「論理回路の接続情報」が
　本願発明１の「被測定回路の構成を示す回路データ」に、
　刊行物１記載の発明の「修正前の論理回路の接続情報と修正後の論理回路の接続情報との比較」が
　本願発明１の「回路データと、第２の処理に基づく回路修正による修正後回路データとの比較」に、
それぞれ対応するものと認められる。
　
　また、刊行物１記載の発明の「シミュレーション結果生じる不具合」が、本願発明１の「エラー」に対応し、
　刊行物１記載の発明の「論理回路に不都合を生じなくなるまで過程を反復させる」ということが、不都合が生じなくなれば反復されなくなること、即ち、エラーがなければ終了する、ことを意味することは明らかである。
　
　さらに、
　刊行物１記載の発明は、修正前の論理回路の接続情報と修正後の論理回路の接続情報とを比較して、両者に共通する接続情報を消去し、残りの接続情報、即ち比較処理情報を得ることで、シミュレーション対象領域を修正前、後の論理回路の各ノードにおける信号変化が一致しない部分、即ち修正領域及びその影響領域にしぼり、シミュレーションを実行しているから、刊行物１記載の発明の「両者に共通する接続情報」及び「残りの接続情報」が、本願発明１の「タイミングチェック非対象セル」及び「タイミングチェック対象セル」に対応することは明らかであり、
　刊行物１記載の発明の「両者に共通する接続情報を消去し、残りの接続情報、即ち比較処理情報を得」ることは、
　本願発明１の「修正後回路データ中のセルと修正後回路データ中のセルの出力信号が影響する後段のセルより修正後回路データに対するタイミングチェック対象セルとタイミングチェック非対象セルを判別すること」に、
　刊行物１記載の発明の「修正領域及びその影響領域のみのシミュレーションを実行すること」は、
　本願発明１の「タイミングチェック対象セルとタイミングチェック対象セルの後段のセルにおいて、シミュレーションを行うこと」に、それぞれ相当しているものと認められる。
　
　してみると、本願発明１と刊行物１記載の発明とは、
「被測定回路のセル内部の論理シミュレーションを行う第１の処理と、
　シミュレーションの結果エラーがなければ終了とし、結果を表示する第２の処理と、
　回路データと、第２の処理に基づく回路修正による修正後回路データとを比較し、修正後回路データ中のセルと修正後回路データ中のセルの出力信号が影響する後段のセルより修正後回路データに対するタイミングチェック対象セルとタイミングチェック非対象セルを判別する第３の処理と、
　タイミングチェック対象セルとタイミングチェック対象セルの後段のセルにおいてシミュレーションを行う第４の処理と、
　を有する集積回路のチェック方法。」
である点で一致し、次の点で相違する。
　
（相違点１）
　本願発明１は、
　セル内部の論理シミュレーションにおけるタイミングチェックであって、
　被測定回路の構成を示す回路データと、該回路データのタイミング検証用の入力ベクタと、前記被測定回路内の各セルの内部遅延値、タイミングスペックおよび各セル間の遅延が定義された遅延タイミング情報ファイルとを読み込み、イベント入力により、第１の処理のシミュレーションを行い、
　遅延タイミング情報ファイルを修正後遅延タイミング情報ファイルへ変換し、この修正後遅延タイミング情報ファイルに従って第４の処理のシミュレーションを行っている
のに対して、
　刊行物１記載の発明は、
　セル内部の論理シミュレーションにおいてタイミングチェックを行っているか否か記載されておらず、
　シミュレーション対象である論理回路図を入力し、接続情報抽出手段にて接続情報を抽出し、抽出した接続情報と、テストパターン作成手段からのテストパターンとを、シミュレーション実行手段に入力して、第１の処理のシミュレーションを行い、
　比較処理情報を接続情報抽出手段及びテストパターン作成手段へ出力し、接続情報抽出手段から抽出した接続情報、及び、テストパターン作成手段で作成した新たなテストパターンに基づいて、第４の処理のシミュレーションを行うようにしている点。
　
（相違点２）
　本願発明１は、第２の処理が、エラーがあればその結果を表示するのに対して、
　刊行物１記載の発明は、エラーの有無に係わらず結果を表示している点。
　
　
４．当審の判断
　そこで、この相違点について検討すると、
　
（相違点１）
　集積回路の論理シミュレーションでは、論理動作チェックやタイミングチェックなどが行われること、タイミングチェックを行うには、回路データ、被測定回路を構成する各セルの内部遅延値やセル間の伝達遅延値などからなる遅延タイミング情報ファイル、及び、入力イベント（入力テストパターン）がパラメータとして必要となること、並びに、遅延タイミング情報ファイルは回路データから作成されることは、当業者であれば明らかである。
　そして、セル内部の論理シミュレーションとして、被測定回路の構成を示す回路データと、該回路データのタイミング検証用の入力ベクタと、被測定回路内の各セルの内部遅延値、タイミングスペックおよび各セル間の遅延が定義された遅延タイミング情報ファイルとを読み込み、イベント入力により行うことは、本願明細書の【従来の技術】の欄にも記載されているごとく周知の事項である（もし必要があれば、平成１２年１月３１日付け拒絶査定において引用した特開平６−２５１０９５号公報なども参照されたい）。
　このため、刊行物１記載の発明における論理シミュレーションにおいてタイミングチェックが行われるものとすると共に、接続情報抽出手段が抽出する接続情報は、回路データの他、遅延タイミング情報ファイルを含む情報とし、シミュレーション実行手段が、回路データと、入力ベクタと、被測定回路内の各セルの内部遅延値、タイミングスペックおよび各セル間の遅延が定義された遅延タイミング情報ファイルとを読み込み、テストパターンのイベント入力により、セル内部のタイミングチェックの論理シミュレーションを行うようにすることに、困難性は認められない。
　
　また、回路が修正されたならば、遅延情報ファイルが回路データから作成される情報であることから、回路データから求められる遅延タイミング情報ファイルの修正が必要となることは明らかである。
　このため、刊行物１記載の発明における接続情報を、回路データと遅延タイミング情報ファイルとから構成したならば、論理回路図が修正された後に接続情報抽出手段から抽出される接続情報は、修正後回路データと修正後遅延タイミング情報ファイルとからなり、この修正後遅延タイミング情報ファイルに従ってシミュレーションが行われることは明らかである。
　
　よって、刊行物１記載の発明において、セル内部の論理シミュレーションにおいて、タイミングチェックを行うものとし、
　被測定回路の構成を示す回路データと、該回路データのタイミング検証用の入力ベクタと、前記被測定回路内の各セルの内部遅延値、タイミングスペックおよび各セル間の遅延が定義された遅延タイミング情報ファイルとを読み込み、イベント入力により、第１の処理のシミュレーションを行い、
　遅延タイミング情報ファイルを修正後遅延タイミング情報ファイルへ変換し、この修正後遅延タイミング情報ファイルに従って第４の処理のシミュレーションを行うようにすることは、当業者が格別の創意を要することなくなし得る事項である。
　
（相違点２）
　チェック結果を、エラーがあれば表示させるか、エラーの有無に問わず表示させるかは、当業者が必要に応じて適宜選択し得る事項であって、エラーがあればその結果を表示する構成とすることに、格別の技術的意義は認められない。
　
　
　そして、本願発明１の構成によりもたらされる効果も、刊行物１記載の発明、及び、周知な事項から、当業者が容易に予想し得る程度のものであり、格別ものではない。
　
　
５．むすび
　以上のとおりであるので、本願請求項１に係る発明は、刊行物１記載の発明および周知事項に基いて、当業者が容易に発明をすることができたものと認められ、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。