【事件の表示】
　平成１１年特許願第１０４２４０号「半導体記憶装置」拒絶査定に対する審判事件［平成１１年１１月３０日出願公開、特開平１１−３２８９８９］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１.手続の経緯、本願発明
　本願は、平成１年１２月１４日に出願した特開平１−３１５０８５号の一部を平成１１年４月１２日に新たな特許出願としたものであって、その請求項１に係る発明（以下、「本願発明」という。）は、平成１３年１１月１９日付けの手続補正書によって補正された明細書及び図面の記載からみて特許請求の範囲の請求項１に記載された次のとおりのものと認める。
「所定の電圧値以下の電圧を出力し、一端が電源に接続され、ゲート端子が接地されているｐ型トランジスタを含む一定電位供給回路と、
　一端がビット線に接続されたメモリーセルトランジスタと、
　前記ビット線に接続されたセレクタートランジスタと、
　前記ビット線に電力を供給する電源電圧供給回路と、
　前記電源電圧供給回路と前記セレクタートランジスタとの間に配置された出力端子と、前記出力端子と前記セレクタートランジスタとの間に配置され、前記一定電位供給回路の出力端子と、ゲート電極が接続された第１のトランジスタと、
　を含む半導体記憶装置。」
　
２．引用例に記載されている発明
　これに対し、平成１３年９月６日付けの拒絶の理由に引用した、 特開昭６３−１２２０９４号公報（昭和６３年５月２６日出願公開。以下、「引用例」という。）には、第３図及び第４図に関して、以下の記載がなされている。
「本発明は半導体集積回路に関し、特に読出し専用記憶回路に（ＲＯＭ）およびプログラマブル・ロジック・アレイ（ＰＬＡ）のセンスアンプに関する。
（従来の技術）
　第３図はこの種のセンスアンプの従来例を示すＲＯＭの回路図である。…（略）…ＲＯＭセルマトリックス３０の中からＹセレクタ２０と行線によってＲＯＭセルをひとつ選択し、そのセルにＭＯＳトランジスタが作られていれば電流が流れる。この電流とＭＯＳトランジスタ３に流れる電流との比によって出力端８の出力のレベルが決定される。…（略）…第３図の回路においては、出力が反転するたびに、Ｙセレクタ２０は、電源電圧（Ｖｃｃ）と接地電位（ＧＮＤ）の間の振幅で、またビットラインはＹセレクタ２０を通るのでＶｃｃ−ＶＴ（Ｙセレクタ２０のＭＯＳトランジスタの閾値電圧）とＧＮＤの間の振幅で充放電が行なわれる。容量が大きいために、この充放電による消費電力は集積回路としては莫大になる。
　従来はこの欠点を補うため、第４図に示す回路のような改良が行なわれた。つまり、このセンスアンプ１０４は、負荷となるＭＯＳトランジスタ３とＹセレクタ２０との間に電圧抑制用ＭＯＳトランジスタ５を直列に接続したものである。このＭＯＳトランジスタ５のゲート電極は定電圧回路９の出力に接続されている。定電圧回路９は、ＶｃｃとＶＴＮの間の一定電圧ＶＧを出力する。これによって、Ｙセレクタ２０とディジットラインの振幅はＶＧ−ＶＴとＧＮＤの間の電圧になる。これは第３図の回路と比べると、振幅が小さくなった分だけ消費電力を小さくすることができるので、ＲＯＭやＰＬＡにおいては従来から用いられてきた。」（第１頁右下欄第５行〜第２頁左下欄第２行）
　したがって、上記引用例に記載されている事項から把握される発明を、本願発明の記載形式にそって表現すると、上記引用例には、
　所定の電圧値以下の電圧を出力する定電圧回路（９）と、
　一端がデジットラインに接続されたＲＯＭセルと、
　前記デジットラインに接続されたＹセレクタ（２０）内のトランジスタと、
　前記デジットラインに電力を供給するセンスアンプ（１０４）内のトランジスタ（３）と、
　前記デジットラインに電力を供給するセンスアンプ（１０４）内のトランジスタ（３）と前記Ｙセレクタ（２０）内のトランジスタとの間に配置された出力端子（８）と、
　前記出力端子（８）と前記Ｙセレクタ（２０）内のトランジスタとの間に配置され、前記定電圧回路（９）の出力端子とゲート電極が接続された電圧制御用ＭＯＳトランジスタ（５）と、
　を含む半導体記憶装置、に関する発明（以下、「引用例記載発明」という。）が記載されている。
　
３．本願発明と引用例に記載されている発明との対比
　本願発明と引用例記載発明とを対比すると、引用例記載発明の「定電圧回路（９）」、「デジットライン」、「ＲＯＭセル」、「Ｙセレクタ（２０）内のトランジスタ」、「センスアンプ（１０４）内のトランジスタ（３）」及び「電圧制御用ＭＯＳトランジスタ（５）」は、その機能からみて、本願発明の「一定電位供給回路」、「ビット線」、「メモリセルトランジスタ」、「電源電圧回路」及び「第１のトランジスタ」にそれぞれ相当するから、両者の発明は共に、
「所定の電圧値以下の電圧を出力する一定電位供給回路と、
　一端がビット線に接続されたメモリセルトランジスタと、
　前記ビット線に接続されたセレクタートランジスタと、
　前記ビット線に電力を供給する電源供給回路と、
　前記電源供給回路と前記セレクタートランジスタとの間に配置された出力端子（８）と、
　前記出力端子（８）と前記セレクタートランジスタとの間に配置され、前記一定電位供給回路の出力端子とゲート電極が接続された第１のトランジスタと、
　を含む半導体記憶装置。」である点で一致し、以下の点で相違しているものと認められる。
＜相違点＞
　本願発明では、「一定電位供給回路」を、一端が電源に接続され、ゲート端子が接地されているｐ型トランジスタを含む回路で構成しているのに対して、引用例記載発明では、その具体的な回路構成が明確でない点。
　
４．相違点についての当審の判断
　そこで、上記相違点について検討すると、定電圧回路のような一定電位を供給する回路を、一端が電源に接続され、ゲート端子が接地されているｐ型トランジスタを含む回路で構成することは、従来、周知の技術事項である（もし、必要ならば、特開昭６１−１６５８９０号公報あるいは特開昭６３−２３２４５５号公報あるいは特開昭６３−２６２８６６号公報を参照されたい。）。そして、このような従来周知の回路構成を引用例記載発明の「定電圧回路（９）」の一部として採用することを阻害する要因は認められないから、引用例記載発明の定電圧回路（９）を、一端が電源に接続され、ゲート端子が接地されているｐ型トランジスタを含む回路で構成して本願発明のようにすることは当業者が容易に想到し得る程度のものと認められる。
　そして、本願発明の奏し得る作用・効果は引用例記載発明及び従来周知の技術事項から当業者が容易に予測し得る程度のものと認められる。
　なお、審判請求人は、平成１３年１１月１９日付けの意見書において、「これに対して、本願発明の半導体記憶装置において、一定電位供給回路の出力は常に一定電圧に固定されているのではなく、所定電圧以下の電圧を出力して、過剰な電圧の印加によるメモリの誤動作を低減することを特徴としております。」と主張している。しかしながら、この主張は、「メモリセルトランジスタ」が電気的に書換え可能な不揮発性メモリである場合にいえることであって、「メモリセルトランジスタ」が電気的に書換え可能な不揮発性メモリであることが明確でない本願発明では、この主張は採用することができない。もっとも、電気的に書換え可能な不揮発性メモリにおいて、読出時にビット線に高い電圧を掛けるとトンネル現象が生じ、誤動作を起こすということは従来から良く知られた事項であるから、仮に、本願発明の「メモリセルトランジスタ」が電気的に書換え可能な不揮発性メモリと限定された構成であると仮定しても、このような構成は当業者が容易に想到し得る程度のものと認められる。
　
５.むすび
　以上のとおりであるから、本願発明は上記引用例記載発明及び従来周知の技術事項から当業者が容易に想到し得たものと認められるので、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。