【事件の表示】
　特願２００８−　７１４２７「電子モジュール」拒絶査定不服審判事件〔平成２１年１０月　８日出願公開、特開２００９−２３１３２８〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成２０年３月１９日に出願したものであって、手続の概要は以下のとおりである。
　拒絶理由通知　　　　　　　：平成２４年１２月２７日（起案日）
　意見書　　　　　　　　　　：平成２５年　３月　８日
　手続補正　　　　　　　　　：平成２５年　３月　８日
　拒絶査定　　　　　　　　　：平成２５年１２月　６日（起案日）
　拒絶査定不服審判請求　　　：平成２６年　３月１０日
　手続補正　　　　　　　　　：平成２６年　３月１０日
　上申書　　　　　　　　　　：平成２６年　６月２５日
　拒絶理由通知（当審）　　　：平成２６年１０月２０日（起案日）
　意見書　　　　　　　　　　：平成２６年１２月１８日
　手続補正　　　　　　　　　：平成２６年１２月１８日
２．本願発明
　本願の請求項１ないし４に係る発明は、平成２６年１２月１８日付け手続補正により補正された特許請求の範囲の請求項１ないし４に記載された事項により特定されるとおりのものと認められるところ、請求項１に係る発明（以下「本願発明」という。）は、次のとおりのものである。
「　【請求項１】
　対向するようにして配置された少なくとも一対の配線パターン、及び前記配線パターン間に介在する絶縁部材を有し、ベース板を有しない配線基板と、
　前記配線基板の少なくとも一方の主面において設けられ、前記配線パターンの一つと電気的に接続された少なくとも一つの半導体部品と、
　前記配線基板の、前記絶縁部材中に埋設され、前記半導体部品と電気的に接続するようにして、前記配線パターンの少なくとも一つと電気的に接続されてなる少なくとも一つの電子部品と、
　前記配線基板の少なくとも一方の主面上に設けられた外部接続端子とを具え、
　前記電子部品は追加の半導体部品であって、前記半導体部品の駆動素子として機能し、
　前記追加の半導体部品は、その主面上に形成された再配線層を有し、この再配線層を介して前記配線パターンの少なくとも一つと電気的に接続され、
　前記少なくとも一対の配線パターン及び前記追加の半導体部品は、前記少なくとも一つの半導体部品の駆動回路を構成することを特徴とする、電子モジュール。」
３．引用例
　当審の平成２６年１０月２０日付け拒絶理由通知に引用した特開２００５−１４２４６６号公報（平成１７年６月２日公開、以下「引用例」という。）には、図面と共に、以下の記載がある。（なお、下線は当審で付与した。）
（１）「【０００１】
  この発明は
半導体装置
（２）「【０００７】
  そこで、この発明は、
小さい実装面積を維持しながら一層の薄型化を図ることができ、かつ、接続部の強度上の信頼性を確保することができる半導体装置
（３）「【０００８】
  請求項１に記載の発明は、
ベース板上に搭載し、周囲を絶縁材により上面を上層絶縁膜により覆うことにより複数の外部接続用電極を有する第１の半導体構成体を密封状態となし、前記上層絶縁膜上に上層再配線を設け、前記ベース板上に直接、あるいは下層絶縁膜を介して下層再配線を設け、少なくとも前記上層再配線または前記下層再配線のいずれかに第２の半導体構成体を接続して実装した
（４）「【０００９】
  この発明によれば、ベース板上に搭載し、周囲を絶縁材により上面を上層絶縁膜により覆うことにより複数の外部接続用電極を有する第１の半導体構成体を密封状態となし、前記上層絶縁膜上に上層再配線を設け、前記ベース板上に直接、あるいは下層絶縁膜を介して下層再配線を設け、少なくとも前記上層再配線または前記下層再配線のいずれかに第２の半導体構成体を接続して実装しているので、
小さい実装面積を維持しながら一層の薄型化を図ることができ、かつ、接続部の強度上の信頼性を確保することができる。
（５）「【００１１】
  上層配線２の上面には、ベース板１のサイズよりもある程度小さいサイズの平面矩形形状の半導体構成体４の下面がダイボンド材からなる接着層５を介して接着されている。この場合、
半導体構成体４は、後述する再配線、柱状電極、封止膜を有しており、
【００１２】
  
半導体構成体４はシリコン基板（半導体基板）６を備えている。
シリコン基板６の上面には所定の機能（例えばＣＰＵとしての機能）の集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド７が集積回路に接続されて設けられている。
【００１３】
  絶縁膜８の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる保護膜（絶縁膜）１０が設けられている。この場合、絶縁膜８の開口部９に対応する部分における保護膜１０には開口部１１が設けられている。保護膜１０の上面には銅等からなる下地金属層１２が設けられている。下地金属層１２の上面全体には銅からなる再配線１３が設けられている。
下地金属層１２を含む再配線１３の一端部は、両開口部９、１１を介して接続パッド７に接続されている。
【００１４】
  
再配線１３の接続パッド部上面には銅からなる柱状電極（外部接続用電極）１４が設けられている。
（６）「【００１７】
  柱状電極１４の上面中央部に対応する部分における第１の上層絶縁膜１７には開口部１８が設けられている。第１の上層絶縁膜１７の上面には銅等からなる第１の上層下地金属層１９が設けられている。第１の上層下地金属層１９の上面全体には銅からなる第１の上層再配線２０が設けられている。
第１の上層下地金属層１９を含む第１の上層再配線２０の一端部は、第１の上層絶縁膜１７の開口部１８を介して柱状電極１４の上面に接続されている。
【００１８】
  第１の上層再配線２０を含む第１の上層絶縁膜１７の上面には第１の上層絶縁膜１７と同一の材料からなる第２の上層絶縁膜２１が設けられている。第１の上層再配線２０の接続パッドの少なくとも一部に対応する部分における第２の上層絶縁膜２１には開口部２２が設けられている。第２の上層絶縁膜２１の上面には銅等からなる第２の上層下地金属層２３が設けられている。第２の上層下地金属層２３の上面全体には銅からなる第２の上層再配線２４が設けられている。
第２の上層下地金属層２３を含む第２の上層再配線２４の少なくとも一部の一端部は、第２の上層絶縁膜２１の開口部２２を介して第１の上層再配線２０の接続パッド部に接続されている。
【００１９】
  第２の上層再配線２４を含む第２の上層絶縁膜２１の上面にはソルダーレジスト等からなる最上層絶縁膜２５が設けられている。第２の上層再配線２４の接続パッド部に対応する部分における最上層絶縁膜２５には開口部２６が設けられている。
開口部２６内およびその上方には半田ボール２７が第２の上層再配線２４の接続パッド部に接続されて設けられている。
（７）「【００２１】
  第１の下層再配線３３を含む第１の下層絶縁膜３１の下面には第１の上層絶縁膜１７と同一の材料からなる第２の下層絶縁膜３４が設けられている。第１の下層再配線３３の接続パッド部に対応する部分における第２の下層絶縁膜３４には開口部３５が設けられている。第２の下層絶縁膜３４の下面には銅等からなる第２の下層下地金属層３６が設けられている。第２の下層下地金属層３６の下面全体には銅からなる第２の下層再配線３７が設けられている。
第２の下層下地金属層３６を含む第２の下層再配線３７の少なくとも一部の一端部は、第２の下層絶縁膜３４の開口部３５を介して第１の下層再配線３３の接続パッド部に接続されている。
【００２２】
  第２の下層再配線３７を含む第２の下層絶縁膜３４の下面にはソルダーレジスト等からなる最下層絶縁膜３８が設けられている。第２の下層再配線３７の接続パッド部に対応する部分における最下層絶縁膜３８には開口部３９が設けられている。
最下層絶縁膜３８の下面には複数の半導体構成体４０が、その上面に設けられた半田ボール４１が最下層絶縁膜３８の開口部３９を介して第２の下層再配線３７の接続パッド部に接続されて、実装されている。
（８）「【００２３】
  
半導体構成体４０は、
シリコン等からなる半導体基板の上面には所定の機能（例えば半導体メモリとしての機能）の集積回路が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッドが集積回路に接続されて設けられ、接続パッド自体または該接続パッドに接続された柱状電極等からなる外部接続用電極上に半田ボール４１が設けられた構造となっている。
（９）「【００２８】
  
半導体構成体４の信号用の柱状電極１４と半導体構成体４０の信号用の半田ボール４１とは、第１の上層再配線２０、上下導通部４３、第１の下層再配線３３および第２の下層再配線３７を介して接続されている。
　上記摘示事項及び図面の記載から以下のことがいえる。
（ａ）引用例には、「半導体装置」が記載されている（摘示事項（１））。
（ｂ）「半導体装置」は、ベース板上に搭載し、周囲を絶縁材により上面を上層絶縁膜により覆うことにより複数の外部接続用電極を有する第１の半導体構成体を密封状態となし、前記上層絶縁膜上に上層再配線を設け、前記ベース板上に直接、あるいは下層絶縁膜を介して下層再配線を設け、少なくとも前記上層再配線または前記下層再配線のいずれかに第２の半導体構成体を接続して実装したものである（摘示事項（３））。
（ｃ）半導体構成体４は、再配線、柱状電極を有しており、シリコン基板（半導体基板）６を備えている。シリコン基板６の上面には所定の機能（例えばＣＰＵとしての機能）の集積回路が設けられ、上面周辺部には複数の接続パッド７が集積回路に接続されて設けられている。再配線１３の一端部は、接続パッド７に接続されている。再配線１３の接続パッド部上面には柱状電極（外部接続用電極）１４が設けられている（摘示事項（５））。
（ｄ）第１の上層再配線２０の一端部は、柱状電極１４の上面に接続されている。第２の上層再配線２４の少なくとも一部の一端部は、第１の上層再配線２０の接続パッド部に接続されている。半田ボール２７が第２の上層再配線２４の接続パッド部に接続されて設けられている（摘示事項（６））。
（ｅ）第２の下層再配線３７の少なくとも一部の一端部は、第１の下層再配線３３の接続パッド部に接続されている。複数の半導体構成体４０が、その上面に設けられた半田ボール４１が第２の下層再配線３７の接続パッド部に接続されて、実装されている（摘示事項（７））。
（ｆ）半導体構成体４０は、シリコン等からなる半導体基板の上面には所定の機能（例えば半導体メモリとしての機能）の集積回路が設けられ、上面周辺部には複数の接続パッドが集積回路に接続されて設けられ、接続パッド自体または該接続パッドに接続された柱状電極等からなる外部接続用電極上に半田ボール４１が設けられた構造となっている（摘示事項（８））。
（ｇ）半導体構成体４の信号用の柱状電極１４と半導体構成体４０の信号用の半田ボール４１とは、第１の上層再配線２０、上下導通部４３、第１の下層再配線３３および第２の下層再配線３７を介して接続されている（摘示事項（９））。
　以上を総合勘案すると、引用例には、次の発明（以下「引用発明」という。）が記載されているものと認める。
「ベース板上に搭載し、周囲を絶縁材により上面を上層絶縁膜により覆うことにより複数の外部接続用電極を有する第１の半導体構成体（半導体構成体４）を密封状態となし、前記上層絶縁膜上に上層再配線を設け、前記ベース板上に直接、あるいは下層絶縁膜を介して下層再配線を設け、少なくとも前記上層再配線または前記下層再配線のいずれかに第２の半導体構成体（半導体構成体４０）を接続して実装した半導体装置であって、
　半導体構成体４は、再配線、柱状電極を有しており、シリコン基板（半導体基板）６を備えており、シリコン基板６の上面には所定の機能（例えばＣＰＵとしての機能）の集積回路が設けられ、上面周辺部には複数の接続パッド７が集積回路に接続されて設けられており、再配線１３の一端部は、接続パッド７に接続されており、再配線１３の接続パッド部上面には柱状電極（外部接続用電極）１４が設けられており、
　第１の上層再配線２０の一端部は、柱状電極１４の上面に接続されており、第２の上層再配線２４の少なくとも一部の一端部は、第１の上層再配線２０の接続パッド部に接続されており、半田ボール２７が第２の上層再配線２４の接続パッド部に接続されて設けられており、
　第２の下層再配線３７の少なくとも一部の一端部は、第１の下層再配線３３の接続パッド部に接続されており、複数の半導体構成体４０が、その上面に設けられた半田ボール４１が第２の下層再配線３７の接続パッド部に接続されて、実装されており、
　半導体構成体４０は、シリコン等からなる半導体基板の上面には所定の機能（例えば半導体メモリとしての機能）の集積回路が設けられ、上面周辺部には複数の接続パッドが集積回路に接続されて設けられ、接続パッド自体または該接続パッドに接続された柱状電極等からなる外部接続用電極上に半田ボール４１が設けられた構造となっており、
　半導体構成体４の信号用の柱状電極１４と半導体構成体４０の信号用の半田ボール４１とは、第１の上層再配線２０、上下導通部４３、第１の下層再配線３３および第２の下層再配線３７を介して接続されている半導体装置。」
４．対比
　そこで、本願発明と引用発明とを対比する。
（１）電子モジュール
　引用発明の「半導体装置」は、ベース板上に搭載し、周囲を絶縁材により上面を上層絶縁膜により覆うことにより複数の外部接続用電極を有する第１の半導体構成体を密封状態となし、前記上層絶縁膜上に上層再配線を設け、前記ベース板上に直接、あるいは下層絶縁膜を介して下層再配線を設け、少なくとも前記上層再配線または前記下層再配線のいずれかに第２の半導体構成体を接続して実装したものであるから、「電子モジュール」といえる。
（２）配線基板
　引用発明の「上層再配線」（「第１の上層再配線２０」及び「第２の上層再配線２４」）と「下層再配線」（「第１の下層再配線３３」及び「第２の下層再配線３７」）とは、「対向するようにして配置された少なくとも一対の配線パターン」といえる。引用発明の「絶縁材」、「上層絶縁膜」、「下層絶縁膜」は、「配線パターン間に介在する絶縁部材」といえる。
　したがって、本願発明と引用発明とは、「対向するようにして配置された少なくとも一対の配線パターン、及び前記配線パターン間に介在する絶縁部材を有する配線基板」を具える点で一致する。
　もっとも、「配線基板」について、本願発明は、「ベース板を有しない」のに対し、引用発明は、「ベース板を有する」点で相違する。
（３）半導体部品
　引用発明の「第２の半導体構成体」（「半導体構成体４０」）は、少なくとも上層再配線または下層再配線のいずれかに接続して実装したものであるから、「前記配線基板の少なくとも一方の主面において設けられ、前記配線パターンの一つと電気的に接続された少なくとも一つの半導体部品」といえる。
（４）電子部品
　引用発明の「第１の半導体構成体」（「半導体構成体４」）は、ベース板上に搭載し、周囲を絶縁材により上面を上層絶縁膜により覆うことにより密封状態となしたものであり、半導体構成体４の信号用の柱状電極１４と半導体構成体４０の信号用の半田ボール４１とは、第１の上層再配線２０、上下導通部４３、第１の下層再配線３３および第２の下層再配線３７を介して接続されているから、「前記配線基板の、前記絶縁部材中に埋設され、前記半導体部品と電気的に接続するようにして、前記配線パターンの少なくとも一つと電気的に接続されてなる少なくとも一つの電子部品」といえる。
（５）外部接続端子
　引用発明の「半田ボール２７」は、第２の上層再配線２４の接続パッド部に接続されて設けられているから、「前記配線基板の少なくとも一方の主面上に設けられた外部接続端子」といえる。
（６）電子部品の詳細
　引用発明において、シリコン基板６の上面にＣＰＵとしての機能の集積回路が設けられた「半導体構成体４」が、シリコン等からなる半導体基板の上面に半導体メモリとしての機能の集積回路が設けられた「半導体構成体４０」の動作を制御することは明らかであるから、「半導体構成体４」は半導体部品である「半導体構成体４０」の駆動素子として機能すると認められる。
　したがって、本願発明と引用発明とは、「前記電子部品は追加の半導体部品であって、前記半導体部品の駆動素子として機能」する点で一致する。
（７）追加の半導体部品
　引用発明の「半導体構成体４」は、シリコン基板６の上面に所定の機能（例えばＣＰＵとしての機能）の集積回路が設けられ、上面周辺部には複数の接続パッド７が集積回路に接続されて設けられており、再配線１３の一端部は、接続パッド７に接続されており、再配線１３の接続パッド部上面には柱状電極（外部接続用電極）１４が設けられているものであり、第１の上層再配線２０の一端部は、柱状電極１４の上面に接続されている。
　したがって、本願発明と引用発明とは、「前記追加の半導体部品は、その主面上に形成された再配線層を有し、この再配線層を介して前記配線パターンの少なくとも一つと電気的に接続され」る点で一致する。
（８）半導体部品の駆動回路
　引用発明において、半導体構成体４の信号用の柱状電極１４と半導体構成体４０の信号用の半田ボール４１とは、第１の上層再配線２０、上下導通部４３、第１の下層再配線３３および第２の下層再配線３７を介して接続されている。また、シリコン基板６の上面にＣＰＵとしての機能の集積回路が設けられた「半導体構成体４」が、シリコン等からなる半導体基板の上面に半導体メモリとしての機能の集積回路が設けられた「半導体構成体４０」の動作を制御することは明らかであるから、「第１の上層再配線２０、上下導通部４３、第１の下層再配線３３および第２の下層再配線３７」及び「半導体構成体４」は「半導体構成体４０」の駆動回路を構成するものである。
　したがって、本願発明と引用発明とは、「前記少なくとも一対の配線パターン及び前記追加の半導体部品は、前記少なくとも一つの半導体部品の駆動回路を構成する」点で一致する。
　そうすると、本願発明と引用発明とは、次の点で一致する。
＜一致点＞
「対向するようにして配置された少なくとも一対の配線パターン、及び前記配線パターン間に介在する絶縁部材を有する配線基板と、
　前記配線基板の少なくとも一方の主面において設けられ、前記配線パターンの一つと電気的に接続された少なくとも一つの半導体部品と、
　前記配線基板の、前記絶縁部材中に埋設され、前記半導体部品と電気的に接続するようにして、前記配線パターンの少なくとも一つと電気的に接続されてなる少なくとも一つの電子部品と、
　前記配線基板の少なくとも一方の主面上に設けられた外部接続端子とを具え、
　前記電子部品は追加の半導体部品であって、前記半導体部品の駆動素子として機能し、
　前記追加の半導体部品は、その主面上に形成された再配線層を有し、この再配線層を介して前記配線パターンの少なくとも一つと電気的に接続され、
　前記少なくとも一対の配線パターン及び前記追加の半導体部品は、前記少なくとも一つの半導体部品の駆動回路を構成する電子モジュール。」の点。
　そして、次の点で相違する。
＜相違点＞
　「配線基板」について、本願発明は、「ベース板を有しない」のに対し、引用発明は、「ベース板を有する」点。
５．判断
　そこで、上記相違点について検討する。
　ベース板を有しない配線基板は周知である（例えば、特開２００５−３９０９４号公報（半導体チップを内蔵するもの）、特開２００６−１１４６２１号公報（チップ部品を内蔵するもの、ベアチップ半導体を内蔵するもの）参照）。
　そして、引用発明において、半導体構成体４を、ベース板上に搭載することなく、周囲を絶縁材により上面を上層絶縁膜により下面を直接下層絶縁膜により密封状態となすことが可能であることも明らかである。
　したがって、引用発明において、ベース板を有する配線基板に代えて、ベース板を有しない配線基板を採用することは、当業者が容易に想到し得る。また、その製造に際して、ベース板を有しない配線基板に適した方法を用いることも、当業者が適宜為し得る。
　効果についてみても、上記構成の変更に伴って当然に予測される程度のことに過ぎず、格別顕著なものがあるとは認められない。
６．むすび
　以上のとおり、本願の請求項１に係る発明は、引用例に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、本願は、その余の請求項について論及するまでもなく拒絶すべきものである。
　よって、結論のとおり審決する。