【事件の表示】
　平成　４年特許願第１９６０５５号「データ処理装置及びデータ処理方法」拒絶査定に対する審判事件［平成　６年　１月２８日出願公開、特開平　６−　２２１４５］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
　本願は、平成４年６月３０日の出願であって、その請求項１に係る発明は、平成１２年１０月３０日、および平成１３年３月２２日付けの手続補正書により補正された明細書及び図面の記載からみて、本願の特許請求の範囲の請求項１に記載されたとおりの次のものと認める。
「【請求項１】　データバスを通じてデータを転送するデータ処理装置において、前記データバスに接続され動作速度が一定である１以上のデバイスのグループである第１のデバイスグループと、前記データバスに接続され動作速度が不定である１以上のデバイスのグループである第２のデバイスグループと、前記データバスの使用権を割り当てる調停手段を有し、前記調停手段は、前記第１のデバイスグループのデバイスに対して前記第２のデバイスグループよりも優先して前記データバスの使用権を割り当てることを特徴とするデータ処理装置。」
　
２．引用例
（１）引用例１
　これに対して、原審の拒絶理由に引用された、特開昭６３−２４４１６１号公報（以下、「引用例１」と言う。）には、次の事項が記載されている。
　（ア）「すくなくとも１つのＤＭＡチャネルを備えたコンピュータ・システムであって、
　前記ＤＭＡチャンネルへのアクセスを調停する手段を有す少なくとも１つの第１周辺装置と、
　前記手段を持たない少なくとも１つの第２周辺装置と、
　周辺装置の外部に設けられ、前記第２周辺装置のために前記ＤＭＡチャンネルへのアクセスを調停する手段と、
　を備えたことを特徴とする、ＤＭＡアクセスが可能なコンピュータ・システム。」（引用例１の１頁下左欄５〜１５行）
　（イ）「Ｄ．問題点を解決するための手段
　本発明によれば、アービトレーシヨン回路を持つ周辺装置も持たない周辺装置も共に同じバスに接続される。以下では、アービトレーシヨン回路付きの周辺装置を第１周辺装置と呼び、アービトレーシヨン回路のない周辺装置を第２周辺装置と呼ぶことにする。第１周辺装置は、使用可能なＤＭＡチヤネルへのアクセスを自律的に調停することができる。第２周辺装置に対しては、調停のためのソフト要求アービタが外部に設けられる。本発明は、電源投入時等にＤＭＡチヤネルを検査するための診断手段としても有用である。」（引用例１の２頁下右欄１〜１２行）
　（ウ）「Ｅ．実施例
　本発明に従うコンピユータ・システムの一例を第１図に示す。
　ＣＰＵ１０はシステム・バス２６を介して、主記憶装置１５、オプシヨンの数値計算用コプロセツサ１４、ＤＭＡ制御装置１２及びバス制御装置１６に接続される。フアミリー・バス２７は周辺装置接続用のもので、バス制御装置１６を介してシステム・バス２６に接続される。このような接続構成は公知であり、例えばＩＢＭ　ＰＣ／ＡＴで実施されている。
　フアミリー・バス２７には様々な型の周辺装置を接続できるが、第１図では例として、補助記憶装置１７、通信装置１８、ハード・フアイル２０、光デイスク２１、並びに２台のフロツピー・デイスク２２及び２３を示してある。これらの周辺装置は、アービトレーシヨン回路２８を備えた第１周辺装置（ＤＭＡスレーブ２５として一般的に示す）及びアービトレーシヨン回路を持たない第２周辺装置（ＤＭＡスレーブ２４として一般的に示す）に分けられる。フアミリー・バス２７は、バス制御装置１６の他に、ＤＭＡ制御装置１２、中央アービトレーシヨン制御回路１１及び本発明に従つて設けられているソフト要求アービトレーシヨン・ユニツト２９（以下、ＳＲＡユニツトという）にも接続される。第１図の下方に示すように、フアミリー・バス２７は、データ・バス２７−１、アドレス・バス２７−２、制御バス２７−３及びアービトレーシヨン・バス２７−４を含む。
　前記の米国特許願の明細書にも記載されているように、第１周辺装置はＤＭＡチヤネルの使用を要求する時に自身のチヤネル優先順位割当て値をアービトレーシヨン・バス２７−４に送り出す。同時に複数の第１周辺装置がＤＭＡチヤネルの使用を要求した場合には、アービトレーシヨン・バス上の値は、所定のアービトレーシヨン期間の終了時に、最高優先順位の割当て値になつている。中央アービトレーシヨン制御回路１１はその時どのＤＭＡチヤネルを勝者となつた周辺装置に割当てるかをＤＭＡ制御装置１２に知らせる。
　本発明によれば、ＤＭＡスレーブ２４で代表される第２周辺装置もＤＭＡチヤネルの使用を要求することができ、条件が合えば使用を許される。そのために設けられたのがＳＲＡユニツト２９である。ＳＲＡユニツト２９は、ＣＰＵ１０からの、命令を受けて、第２周辺装置に代つて調停作業を行う。これにより、第２周辺装置を第１周辺装置と同じバスに接続することができる。」（引用例１の２頁下右欄１３行〜３頁下左欄２行）
　（エ）「ＣＰＵ１０は、ＤＭＡチヤネルの使用を要求する割込み信号が周辺妥置から出されるのを待つ。要求がアービトレーシヨン回路２８を持つた周辺装置、すなわち第１周辺装置からのものであれば、前記米国特許願の明細書に記載されているようなアービトレーシヨン（調停）が行われる。これに対して、アービトレーシヨン回路２８を持たない周辺装置、すなわち第２周辺装置が要求を出した場合には、その要求は「ソフト要求」として扱われ、機能的に第１周辺装置のためのチヤネル優先順位割当て値に対応するチヤネル優先順位当て値がソフト・アービタ３１へ送られる。同じチヤネル優先順位割当て値がレジスタ３２又は３３にも書込まれる。どちらのレジスタが選択されるかは、あとのアービトレーシヨンで勝者となる周辺装置に割当てられるべきＤＭＡチヤネルによる。」（引用例１の４頁上右欄５〜２０行）
　
　これらの記載より引用例１には次のことが記載されている。
「ＣＰＵ１０はシステム・バス２６を介して、主記憶装置１５、オプシヨンの数値計算用コプロセツサ１４、ＤＭＡ制御装置１２及びバス制御装置１６に接続され、周辺装置接続用のフアミリー・バス２７は、バス制御装置１６を介してシステム・バス２６に接続され、フアミリー・バス２７には、例えば、補助記憶装置１７、通信装置１８、ハード・フアイル２０、光デイスク２１、並びに２台のフロツピー・デイスク２２及び２３等が接続されているコンピュータ・システムであって、
　ＤＭＡチャンネルへのアクセスを調停する手段であるアービトレーシヨン回路２８を備えた少なくとも１つの第１周辺装置（ＤＭＡスレーブ２５として一般的に示す）と、
　アービトレーシヨン回路を持たない少なくとも１つの第２周辺装置（ＤＭＡスレーブ２４として一般的に示す）と、
　周辺装置の外部に設けられ、前記第２周辺装置のために前記ＤＭＡチャンネルへのアクセスを調停する手段と、
　どのＤＭＡチヤネルを勝者となつた周辺装置に割当てるかをＤＭＡ制御装置１２に知らせる中央アービトレーシヨン制御回路１１と、
　を備え、アービトレーションで勝者となる周辺装置にＤＭＡアクセスが可能とするようにしたことを特徴とするコンピュータ・システム。」  
　
３．周知例
（１）周知例１　特開昭５８−２２３８３３号公報
　「記憶装置と、該記憶装置に対するアクセス要求を制御するダイレクト・メモリ・アクセス制御手段と、該ダイレクト・メモリ・アクセス制御手段に接続された複数のアクセス要求手段を有しアクセス要求手段からアクセス要求が発生したときそのアクセス要求に対して応答を前記ダイレクト・メモリ・アクセス制御手段が行うようにしたダイレクト・メモリ・アクセス制御方式において、
ダイレクト・メモリ・アクセス制御手段に対するアクセス要求手段を複数のグループに分けて、該グループの内の１つのグループを他方のグループより高速動作で制御するように構成するとともに該１つのグループからのアクセス要求に対して他方のグループからのアクセス要求よりも優先する
　「しかるに
高速データ転送を必要とする磁気ディスク装置ではＴｓ＝１．４μｓ〜２．４μｓに定められており
　「本発明はこのような欠点を改善するために高速データ転送を必要とするチャンネル装置と通常の速度のデータ転送を必要とするチャンネル装置とにＤＭＡＲＱを複数に分け、高速データ転送を必要とするＤＭＡＲＱ側に優先を与えるようにしたＤＭＡ制御方式を提供するものである。」（周知例１の３頁下左欄６〜１１行）
（２）周知例２　特開平３−７５８５９号公報
　「ＤＲＥＱ１とＤＲＥＱ０が同時にアクティブ状態になった場合は
ＤＲＥＱ０が最優先処理
　しかしながら、
ＤＲＥＱ０に対するＤＭＡ処理がある時間内に必ず終了しなければならない場合、例えばコンピュータの外部記憶装置としてＤＡＴ（デジタル・オーディオ・テープレコーダ）をバック・アップ・データ用に使用するＤＤＳ（Digital Data Storage）システムの場合
（３）周知例３　特開昭６３−１６３６５７号公報
　「しかしながら、このようなＤＡＭ転送システムにおいては、高解像度で高速出力のＬＢＰを使用する場合転送レートが飛躍的に増大するため、ＤＭＡコントローラ２がイメージデータの転送のためにシステムバス６を専有することになる。すなわち、ＤＭＡコントローラ２の転送速度は、ＬＢＰの出力速度に比べて２ないし３倍程度の能力を持つが、ＬＢＰ６に対し常に一定の転送レートを保持するためにはＤＭＡコントローラ２がシステムバス６を専有していなくてはなら。
　つまり、ＬＢＰへの出力期間中にはＤＭＡコントローラ以外のデバイス（ＣＰＵなど）はその機能が完全に停止させられた状態となり、したがってシステムパフォーマンスの低下を招くという欠点があった。」（周知例３の２頁上右欄１３行〜同頁上右欄７行）
（４）周知例４　実願昭５９−３８９１６号（実開昭６０−１５３３５３号）の願書に添付された明細書および図面の内容を撮影したマイクロフィルム
　「複数モジュールのうちのアービタによりバス使用権を獲得したモジュールが共通バスを使用してデータ転送を行うディジーチェーン方式の情報処理システムにおいて、上記
複数モジュールを複数のグループに分け
最も優先度の高いグループにバス使用権を与える
　
４．対比
　そこで、本願請求項１に係る発明（以下、本願発明という。）と引用例１の発明とを比較すると、
　引用例１のファミリー・バスは、データ・バス２７−１、アドレス・バス２７−２、制御バス２７−３及びアービトレーシヨン・バス２７−４を含んでいるから、引用例１の「ファミリー・バス」は、本願発明の「データバス」に相当し、
　引用例１の「コンピュータ・システム」は、本願発明の「データ処理装置」に相当し、
　引用例１においてアービトレーシヨンを行っているから、調停手段を備えているものと認められるから、
　両者は、
「データバスを通じてデータを転送するデータ処理装置において、
　前記データバスに接続された複数のデバイスグループと、
　前記データバスの使用権を割り当てる調停手段を有し、
　前記調停手段は、前記複数のデバイスグループの優先度の高いグループに対して前記データバスの使用権を割り当てることを特徴とするデータ処理装置。」
点で一致し、下記の点において相違する。
　
（相違点）
　複数のデバイスのグループと、調停手段のデータバスの使用権の割当てが、本願発明では、データバスに接続され
動作速度が一定である１以上のデバイスのグループである第１のデバイスグループ
動作速度が不定である１以上のデバイスのグループである第２のデバイスグループ
第１のデバイスグループのデバイスに対して第２のデバイスグループよりも優先してデータバスの使用権を割り当てる
　
５．当審の判断
　データバスを通じてデータを転送するデータ処理装置において、データバスに接続された複数のデバイスをグループに分け、優先度の高いグループにデータバス使用権を優先的に与えることは、例えば、上記引用例１、上記周知例１、及び上記周知例４等により周知慣用のことである。
　さらに、データバスに動作速度が一定のデバイスを接続することは、上記周知例１（「
高速データ転送を必要とする磁気ディスク装置ではＴｓ＝１．４μｓ〜２．４μｓに定められており
ＤＲＥＱ０に対するＤＭＡ処理がある時間内に必ず終了しなければならない場合、例えばコンピュータの外部記憶装置としてＤＡＴ
　また、データバスに複数のデバイスが接続されていたときに、動作速度が一定のデバイスを優先してＤＭＡ転送することは上記周知例１、２、３にも記載されていることである。
　このように、データバスを通じてデータを転送するものにおいて、複数のデバイスをグループ分けすることと、デバイスとして動作速度が一定のものがあることとが周知のことであるから、データバスに接続された複数のデバイスのグループとして、動作速度が一定であるもののグループと、動作速度が不定であるもののグループとにすることは当業者が容易に考えられることである。また、そのようにグループにしたときに、必然的に動作速度が一定のもののグループにデータバスの優先的な使用権を割り当てることは自明のことである。
　したがって、本願発明のように、データバスに接続され動作速度が一定である１以上のデバイスのグループである第１のデバイスグループと、データバスに接続され動作速度が不定である１以上のデバイスのグループである第２のデバイスグループとを有し、調停手段は第１のデバイスグループのデバイスに対して第２のデバイスグループよりも優先してデータバスの使用権を割り当てることは当業者が容易に考えられることである。
　
６．むすび
　したがって、本願発明は引用例１に記載された発明、及び周知例に基づいて当業者が容易に発明をすることができたものであるので、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。