【事件の表示】
　特願２０１２−５０７９９６「マルチチップモジュール、プリント配線基板ユニット、マルチチップモジュールの製造方法およびプリント配線基板ユニットの製造方法」拒絶査定不服審判事件〔平成２３年１０月　６日国際公開、ＷＯ２０１１／１２１７７９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯 
　本願は、平成２２年３月３１日を国際出願日とする出願であって、平成２６年１月８日付け拒絶理由通知に対する応答時、同年３月１７日付けで手続補正がなされたが、同年９月３日付けで拒絶査定がなされ、これに対して、同年１０月１６日付けで拒絶査定不服審判の請求及び手続補正がなされたものである。
 　 
２．平成２６年１０月１６日付けの手続補正についての補正却下の決定 
［補正却下の決定の結論］ 
　平成２６年１０月１６日付けの手続補正を却下する。 
［理　由］
２−１．補正の目的について
　平成２６年１０月１６日付けの手続補正（以下、「本件補正」という。）は、特許請求の範囲の請求項１について、
本件補正前には、
「【請求項１】
　演算処理を実行する半導体素子である演算素子と、
　前記演算素子に対向して接続される、データを記憶保持する半導体素子である記憶素子と、
　前記演算素子を搭載し、前記演算素子が搭載される面に、他の部品と接続する外部端子を有し、コア層を有するパッケージ基板に比べて薄型であるコア層を有さない高密度基板であるパッケージ基板と、
　前記パッケージ基板における前記外部端子を有する面とは反対側の面に、前記演算素子の外周部から中心部側の所定位置まで網羅するように配置された補強部品と　　
　を有することを特徴とするマルチチップモジュール。」
とあったものを、
 
「【請求項１】
　演算処理を実行する半導体素子である演算素子と、
　前記演算素子に対向して接続される、データを記憶保持する半導体素子である記憶素子と、
　前記演算素子を搭載し、前記演算素子が搭載される面に、他の部品と接続する外部端子を有し、コア層を有するパッケージ基板に比べて薄型であるコア層を有さない高密度基板であるパッケージ基板と、
　前記パッケージ基板における前記外部端子を有する面とは反対側の面に、前記演算素子の外周部から中心部側の所定位置まで網羅するように配置された補強部品と
、を有し、
　
前記補強部品が配置されない領域の長さは、前記演算素子のサイズより短い
とする補正を含むものである。 
　そこで、本件補正前の請求項１の記載と本件補正後の請求項１の記載とを対比すると、
　上記補正は、「前記補強部品が配置されない領域の長さは、前記演算素子のサイズより短い」旨の限定を付加するものであるが、そもそも補正前の請求項１には補強部品について、「前記演算素子の外周部から中心部側の所定位置まで網羅するように配置」されたものである旨特定されており、かかる特定事項によれば、補強部品が配置されない領域の長さが演算素子のサイズより短いことは必然的に導き出される事項にすぎない。
　したがって、かかる補正は、補正前の請求項１に記載された発明のいずれの発明特定事項を概念的に下位にするものでもなく、特許法第１７条の２第５項第２号に掲げる特許請求の範囲の減縮（いわゆる限定的減縮）を目的とするものに該当するとはいえない。また、第１号に掲げる請求項の削除、第
３号に掲げる誤記の訂正、第４号に掲げる拒絶の理由に示す事項についてする明りょうでない記載の釈明のいずれを目的とするものにも該当しないことも明らかである。
　
　よって、本件補正は、特許法第１７条の２第５項の各号に掲げるいずれの事項を目的とするものにも該当しない。 
　
２−２．独立特許要件について
　仮に、上記補正が「マルチチップモジュール」について限定したものであり、本件補正が特許法第１７条の２第５項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当すると認められるとして、本件補正後の上記請求項１に記載された発明（以下、「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（特許法第１７条の２第６項において準用する同法第１２６条第７項に規定する要件を満たすか）否かについても以下に検討しておく。 
 　 
（１）引用例 
　原査定の拒絶の理由に引用された特開２００１−３０８２５８号公報（以下、「引用例」という。）には、「半導体パッケージ」について、図面とともに以下の各記載がある（なお、下線は当審で付与した。）。 
　ア．「【請求項１】  
開口部を有すると共に表面に配線を設けてなる基板と
前記開口部に対向して設けられ、バンプを介して当該開口部周囲の前記配線に対して電気的に接続された大径の半導体チップと
前記大径の半導体チップに対向させて前記開口部内にはめ込まれ、バンプを介して前記大径の半導体チップに電気的に接続された小径の半導体チップとを備えたことを特徴とする半導体パッケージ
　 
　イ．「【０００１】
【発明の属する技術分野】本発明は、半導体パッケージ及びその製造方法に関し、特には
複数の半導体チップを同一基板に搭載してなる半導体パッケージ
に関する
　 
　ウ．「【０００６】そこで本発明は、
複数の半導体チップを搭載しながらも、パッケージサイズを薄型化及び小型化でき
　
　エ．「【００１３】図１は、本発明の半導体パッケージの一例を示す断面図である。この図に示す
半導体パッケージは、基板１、大径の半導体チップ（以下、大径チップと記す）２、及び小径の半導体チップ（以下、小径チップと記す）３を備えている
【００１４】
基板１は
ポリイミド樹脂などからなるフィルム状の基板
　　　　　　　　　・・・・・（中　略）・・・・・
【００１７】そして、
大径チップ２は、例えばロジック系の半導体素子からなり、開口部１ａに対向させた状態で基板１の表面側（すなわち配線４が設けられた側）に配置されている
【００１８】ここで、例えば
基板１がフィルム状のものである場合、必要に応じて基板１の強度を確保するための支持体（いわゆるスティフナ）８が
基板１
に接着剤９にて固定されている
【００１９】一方、
小径チップ３は、例えばメモリ系の半導体素子からなり、大径チップ２の表面に対向させた状態で開口部１ａ内にはめ込まれている
大径チップ２の外部電極と小径チップ３の外部電極とが、バンプ７’を介して電気的に接続されている
　 
　オ．「【００３２】また、
半導体パッケージは、図７に示すように、基板１の表面側（すなわち配線４が設けられている側であり、ここでは大径チップ２が搭載されている側）に、半田ボール６を設けた構成であっても良い
基板１の表面側における大径チップ２の周囲
には、配線４に達する接続孔２２ｂが形成され、この接続孔２２ｂを介して配線４と半田ボール６とが接続されている
支持体８は、基板１の裏面側（すなわち配線４が設けられていない側）に接着されている
　 
　カ．図７
　 
　
　・上記引用例に記載の「半導体パッケージ」は、上記「イ．」、「ウ．」の記載事項によれば、複数の半導体チップを同一基板上に搭載してなる半導体パッケージに関し、より具体的には、上記「ア．」の記載事項、及び図１、図７によれば、開口部１ａを有すると共に表面に配線４を設けてなる基板１と、開口部１ａに対向して設けられ、バンプ７を介して開口部１ａ周囲の配線４に対して電気的に接続された大径の半導体チップ２と、大径の半導体チップ２に対向させて開口部１ａ内にはめ込まれ、バンプ７’を介して大径の半導体チップ２に電気的に接続された小径の半導体チップ３とを備えた半導体パッケージに関するものである。
　・上記「エ．」の段落【００１７】の記載事項によれば、大径の半導体チップ２は、例えばロジック系の半導体素子からなり、基板１の表面側（配線４が設けられた側）に配置される。
　・上記「エ．」の段落【００１９】の記載事項によれば、小径の半導体チップ３は、例えばメモリ系の半導体素子からなり、大径の半導体チップ２に対向させた状態で当該大径の半導体チップ２とバンプ７’を介して電気的に接続される。
　・上記「エ．」の段落【００１４】、【００１８】の記載事項、図１、図７によれば、基板１がポリイミド樹脂などからなるフィルム状のものである場合、基板１の強度を確保するための支持体（スティフナ）８が、基板１に固定される。
　・上記「オ．」の記載事項、及び図７（上記「カ．」）によれば、基板１の表面側（配線４が設けられている側）に当該配線４と接続されている半田ボール６が設けられている。
　そして、この場合、支持体（スティフナ）８は、基板１の裏面側（配線４が設けられていない側、この場合、半田ボール６が設けられていない側と言い換えることもできる）に接着固定される。
　・図７（上記「カ．」）、図１３によれば、支持体（スティフナ）８は、基板１の端から大径の半導体チップ２の外周部を越えた当該大径の半導体チップ２の中心部側の位置までの面を網羅するように設けられてなるものである。
　
　したがって、図７に示される例のものに着目し、上記記載事項及び図面を総合勘案すると、引用例には、次の発明（以下、「引用発明」という。）が記載されている。 
「開口部を有すると共に、表面に配線と当該配線と接続された半田ボールが設けられたフィルム状の基板と、
　前記開口部に対向した状態で前記基板の表面側（配線や半田ボールが設けられている側）に配置され、バンプを介して前記開口部周囲の前記配線に対して電気的に接続された、ロジック系の半導体素子からなる大径の半導体チップと、
　前記大径の半導体チップに対向させた状態で前記開口部内にはめ込まれ、バンプを介して前記大径の半導体チップと電気的に接続された、メモリ系の半導体素子からなる小径の半導体チップと、
　前記基板の裏面側（配線や半田ボールが設けられていない側）に接着固定され、前記基板の強度を確保するための支持体（スティフナ）と、を備え、
　前記支持体（スティフナ）は、前記基板の端から前記大径の半導体チップの外周部を越えた当該大径の半導体チップの中心部側の位置までの面を網羅するように設けられている、複数の半導体チップを同一基板上に搭載してなる半導体パッケージ。」 
　 
（２）対比 
　そこで、本願補正発明と引用発明とを対比すると、 
　ア．引用発明における「ロジック系の半導体素子」は、本願補正発明でいう「演算処理を実行する半導体素子」に相当し、
　引用発明における「・・ロジック系の半導体素子からなる大径の半導体チップと」によれば、
　引用発明の「大径の半導体チップ」は、本願補正発明でいう「演算素子」に相当するということができるから、
　本願補正発明と引用発明とは、「演算処理を実行する半導体素子である演算素子と」を有する点で一致する。
　
　イ．引用発明における「メモリ系の半導体素子」は、本願補正発明でいう「データを記憶保持する半導体素子」に相当し、
　引用発明における「前記大径の半導体チップに対向させた状態で前記開口部内にはめ込まれ、バンプを介して前記大径の半導体チップと電気的に接続された、メモリ系の半導体素子からなる小径の半導体チップと」によれば、
 (a)引用発明の「小径の半導体チップ」は、本願補正発明でいう「記憶素子」に相当するということができ、
 (b)また、引用発明の「小径の半導体チップ」は、大径の半導体チップに対向して接続されるものであるといえるから、
　本願補正発明と引用発明とは、「前記演算素子に対向して接続される、データを記憶保持する半導体素子である記憶素子と」を有する点で一致する。
　
　ウ．引用発明における「半田ボール」は、本願補正発明における「外部端子」に相当し、
　引用発明における「開口部を有すると共に、表面に配線と当該配線と接続された半田ボールが設けられたフィルム状の基板と、前記開口部に対向した状態で前記基板の表面側（配線や半田ボールが設けられている側）に配置され、バンプを介して前記開口部周囲の前記配線に対して電気的に接続された、ロジック系の半導体素子からなる大径の半導体チップと、・・・・複数の半導体チップを同一基板上に搭載してなる半導体パッケージ」によれば、
 (a)引用発明におけるフィルム状の「基板」は、半導体パッケージを構成する基板であり、本願補正発明でいう「パッケージ基板」に相当するといえ、そして、当該「基板」は、ロジック系の半導体素子からなる大径の半導体チップを搭載してなり、その搭載面である表面側（配線や半田ボールが設けられている側）の面には、半田ボールも設けていることから、
　本願補正発明と引用発明とは、「前記演算素子を搭載し、前記演算素子が搭載される面に、他の部品と接続する外部端子を有する基板であるパッケージ基板と」を有する点で共通する。
　ただし、引用発明ではフィルム状の「基板」について、コア層を有するパッケージ基板に比べて薄型であるコア層を有さない高密度のものであることの明確な特定がない点で本願補正発明と相違するといえる。
　
　エ．引用発明における、基板の強度を確保するための「支持体（スティフナ）」は、本願補正発明でいう「補強部品」に相当し、
　引用発明における「前記基板の裏面側（配線や半田ボールが設けられていない側）に接着固定され、前記基板の強度を確保するための支持体（スティフナ）と、を備え、前記支持体（スティフナ）は、前記基板の端から前記大径の半導体チップの外周部を越えた当該大径の半導体チップの中心部側の位置までの面を網羅するように設けられている、・・」によれば、
 (a)引用発明の「支持体（スティフナ）」も、基板の半田ボールが設けられている表面側とは反対の裏面側に配置されており、
 (b)さらに、引用発明の「支持体（スティフナ）」は、基板の端から大径の半導体チップの外周部を越えた当該大径の半導体チップの中心部側の所定の位置までの面を網羅するように配置されてなるものであるといえ、したがって、当然、支持体（スティフナ）が配置されない領域の長さは大径の半導体チップのサイズより短い（上記「（１）カ．」に示す図７も参照）ということになる。
　よって、本願補正発明と引用発明とは、「前記パッケージ基板における前記外部端子を有する面とは反対側の面に、前記演算素子の外周部から中心部側の所定位置まで網羅するように配置された補強部品と、を有し、前記補強部品が配置されない領域の長さは、前記演算素子のサイズより短い」ものである点で一致する。
　
　オ．そして、引用発明における「複数の半導体チップを同一基板上に搭載してなる半導体パッケージ」は、本願補正発明でいう「マルチチップモジュール」に相当するということができる。
　
　よって、本願補正発明と引用発明とは、 
「演算処理を実行する半導体素子である演算素子と、
　前記演算素子に対向して接続される、データを記憶保持する半導体素子である記憶素子と、
　前記演算素子を搭載し、前記演算素子が搭載される面に、他の部品と接続する外部端子を有する基板であるパッケージ基板と、
　前記パッケージ基板における前記外部端子を有する面とは反対側の面に、前記演算素子の外周部から中心部側の所定位置まで網羅するように配置された補強部品と、を有し、　　
　前記補強部品が配置されない領域の長さは、前記演算素子のサイズより短いことを特徴とするマルチチップモジュール。」 
である点で一致し、以下の点で相違する。
［相違点］　 
　パッケージ基板について、本願発明では、「コア層を有するパッケージ基板に比べて薄型であるコア層を有さない高密度」の基板である旨特定するのに対し、引用発明では、フィルム状のものであるが、そのような明確な特定を有していない点。
　
（３）判断 
　上記［相違点］について検討する。 
　例えばいずれも原査定において提示した特開２００８−１０６９０号公報（段落【０００６】、【００２２】、図１Ａを参照）、特開２００９−４７０９号公報（特に段落【００１１】〜【００１３】を参照）、特開２００９−７６９２８号公報（段落【０００３】〜【０００７】、【００２４】、図６を参照）に記載のように、パッケージ全体の薄型化やインダクタンス等の影響を低減するために、補強部品（スティフナ）が配置されてなり、コア層を有さず、配線層を複数積層したビルドアップ層のみによって形成された、いわゆるコアレス基板をパッケージ基板として用いることは周知の技術事項であり、引用発明においても、パッケージサイズの薄型化及び小型化等を図ろうとするものであることから、フィルム状の基板として、コア層を有するパッケージ基板に比べて薄型であるコア層を有さない高密度の基板である上記コアレス基板を用い、相違点に係る構成とすることは当業者であれば適宜なし得ることである。
　
　そして、本願補正発明が奏する効果についてみても、引用発明及び周知の技術事項から当業者が十分に予測できたものであって、格別顕著なものがあるとはいえない。 
　 
（４）むすび 
　以上のとおり、本願補正発明は、引用発明及び周知の技術事項に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
２−３．本件補正についてのむすび
　したがって、本件補正は、特許法第１７条の２第５項の規定に違反し、また仮に、本件補正が同法第１７条の２第５項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当すると認められるとしても同法第１７条の２第６項において準用する同法第１２６条第７項の規定に違反するものであるから、同法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下すべきものである。 
　
３．本願発明について 
　平成２６年１０月１６日付けの手続補正は上記のとおり却下されたので、本願の請求項１に係る発明（以下、「本願発明」という。）は、平成２６年３月１７日付け手続補正書の特許請求の範囲の請求項１に記載された、次のとおりのものである。 
「【請求項１】
　演算処理を実行する半導体素子である演算素子と、
　前記演算素子に対向して接続される、データを記憶保持する半導体素子である記憶素子と、
　前記演算素子を搭載し、前記演算素子が搭載される面に、他の部品と接続する外部端子を有し、コア層を有するパッケージ基板に比べて薄型であるコア層を有さない高密度基板であるパッケージ基板と、
　前記パッケージ基板における前記外部端子を有する面とは反対側の面に、前記演算素子の外周部から中心部側の所定位置まで網羅するように配置された補強部品と
　を有することを特徴とするマルチチップモジュール。」
 　 
（１）引用例 
　原査定の拒絶の理由で引用された引用例及びその記載事項は、前記「２−２．（１）」に記載したとおりである。 
 　 
（２）対比・判断 
　本願発明は、前記「２−２．」で検討した本願補正発明から、「前記補強部品が配置されない領域の長さは、前記演算素子のサイズより短い」旨の限定を省いたものに相当する。 
　そうすると、本願発明の発明特定事項を全て含み、更に他の限定事項を付加したものに相当する本願補正発明が前記「２−２．（３）」に記載したとおり、引用発明及び周知の技術事項に基づいて当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、引用発明及び周知の技術事項に基づいて当業者が容易に発明をすることができたものである。
 　 
（３）むすび 
　以上のとおり、本願の請求項１に係る発明は、特許法第２９条第２項の規定により特許を受けることができないものであるから、その余の請求項について論及するまでもなく、本願は拒絶すべきものである。 
　よって、結論のとおり審決する。