(57)【要約】【課題】緑色感光層と赤色感光層をシリコン表面に形成されるアクティブピクセルセンサ回路に連結するための経路を作るために、イオン注入及びマスクの数を低減し、工程を単純化するようにする。【解決手段】第１導電型の基板上に第１導電型と第２導電型のシリコン層が積層され、表面から異なる深さに存在する少なくとも２個以上の第２導電型のシリコン層を有する半導体と、半導体の表面から最も遠方に位置する第１の第２導電型のシリコン層より深く形成され、単位ピクセルである検出器群の周囲境界領域を設定するトレンチと、半導体とトレンチとの界面に接し、トレンチの内部に形成される絶縁膜と、トレンチと半導体間の界面に接せず、第２導電型の第１のシリコン層と第２導電型の他の２番目以上のシリコン層との間のアクティブ領域に形成されるチャンネル領域と、絶縁膜の内部に形成されるトランスファーゲートとを備えている。【選択図】図５
2007165886.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の基板上に第１導電型と第２導電型のシリコン層が積層され、表面から異なる深さに存在する少なくとも２個以上の第２導電型のシリコン層を有する半導体と、
前記半導体の表面から最も遠方に位置する１番目の第２導電型のシリコン層より深く形成され、単位ピクセルである検出器群の周囲境界領域を設定するトレンチと、
前記半導体と前記トレンチとの界面に接し、前記トレンチの内部に形成される絶縁膜と、
前記トレンチと前記半導体との間の界面に接せず、第２導電型の１番目のシリコン層と第２導電型の他の２番目以上のシリコン層との間のアクティブ領域に形成されるチャンネル領域と、
前記絶縁膜の内部に形成されるトランスファーゲートと
を備えることを特徴とする垂直カラーフィルタ検出器群。
【請求項２】
前記トランスファーゲートは、第２導電型のドープされたポリシリコンまたは第１導電型のドープされたポリシリコンからなることを特徴とする請求項１に記載の垂直カラーフィルタ検出器群。
【請求項３】
前記トレンチの側壁は、第１導電型のドーパントでドープされることを特徴とする 請求項１に記載の垂直カラーフィルタ検出器群。
【請求項４】
第１導電型の基板上に第１導電型と第２導電型のシリコン層が積層され、表面から異なる深さに存在する少なくとも２個以上の第２導電型のシリコン層を有する半導体と、
前記半導体の表面から最も遠方に位置する１番目の第２導電型のシリコン層より深く形成され、単位ピクセルである検出器群の周囲境界領域を設定するトレンチと、
前記半導体と前記トレンチとの界面に接し、前記トレンチの内部に形成される絶縁膜と、
前記トレンチと前記半導体との間の界面に接せず、第２導電型の１番目のシリコン層とこれより上方に在る第２導電型の２番目のシリコン層との間のアクティブ領域に形成される第１チャンネル領域と、
前記絶縁膜の内部に形成される第１トランスファーゲートと、
前記トレンチと前記半導体との間の界面に接せず、第２導電型の２番目のシリコン層とこれより上方に在る第２導電型の３番目のシリコン層との間のアクティブ領域に形成される第２チャンネル領域と、
前記絶縁膜の内部に前記第１トランスファーゲートから隔離されて上方に形成される第２トランスファーゲートと
を備えることを特徴とする垂直カラーフィルタ検出器群。
【請求項５】
前記第１トランスファーゲート及び前記第２トランスファーゲートは、第２導電型または第１導電型のドープされたポリシリコンからなるを特徴とする請求項４に記載の垂直カラーフィルタ検出器群。
【請求項６】
前記トレンチの側壁が第１導電型のドーパントでドープされることを特徴とする請求項４に記載の垂直カラーフィルタ検出器群。
【請求項７】
第１導電型の基板と、
前記基板上に順に形成され、第１導電型の第１シリコン層、第２導電型の第２シリコン層、第１導電型の第３シリコン層、第２導電型の第４シリコン層、第１導電型の第５シリコン層、前記第５シリコン層内に形成される第２導電型のドープ領域を有する半導体と、
前記第２シリコン層は、赤色カラー光を吸収する半導体の上方界面から一定位置に配置され、前記第４シリコン層は、緑色カラー光を吸収する半導体の上方界面から一定位置に配置され、前記ドープ領域は、青色カラー光を吸収する半導体の上方界面から一定位置に形成され、
前記半導体の上方表面から第２シリコン層の下方のジャンクションバウンダリーより深く形成され、ピクセルの周辺境界を決定するトレンチと、
前記半導体から隔離され、前記トレンチの内部に形成される第１トランスファーゲートと、
前記第２シリコン層と前記第４シリコン層との間であるトレンチ側壁の半導体の内部に形成される第１チャンネル領域と、
前記半導体及び前記第１トランスファーゲートから隔離され、前記第１トランスファーゲートの上方のトレンチの内部に形成される第２トランスファーゲートと、
前記第４シリコン層とドープ領域との間であるトレンチ側壁の半導体の内部に形成される第２チャンネル領域と、
前記半導体の表面から青色カラーを検出するために、前記ドープ領域に拡張されて形成される第２導電型のコンタクト領域と
を備えることを特徴とする垂直カラーフィルタ検出器群。
【請求項８】
前記第１と第２トランスファーゲートは、第２導電型または第１導電型のドープされたポリシリコンからなることを特徴とする請求項７に記載の垂直カラーフィルタ検出器群。
【請求項９】
前記トレンチの側壁が第１導電型のドーパントでドープされていることを特徴とする請求項７に記載の垂直カラーフィルタ検出器群。
【請求項１０】
前記トレンチの側壁がｐ型のドーパントでドープされていることを特徴とする請求項９に記載の垂直カラーフィルタ検出器群。
【請求項１１】
前記ドープ領域が前記第５シリコン層内に注入された領域であることを特徴とする請求項７に記載の垂直カラーフィルタ検出器群。
【請求項１２】
第１導電型の基板と、
前記基板上に順に形成された第１導電型の第１シリコン層、第２導電型の第２シリコン層、第１導電型の第３シリコン層、第２導電型の第４シリコン層、第１導電型の第５シリコン層、前記第５シリコン層内に形成される第２導電型でドープ領域を有する半導体と、
前記第２シリコン層は、赤色カラー光を吸収する半導体の上方界面から一定位置に配置され、前記第４シリコン層は、緑色カラー光を吸収する半導体の上方界面から一定位置に配置され、前記ドープ領域は、青色カラー光を吸収する半導体の上方界面から一定位置に配置され、
前記半導体の上方表面から前記第２シリコン層の下方のジャンクションバウンダリーより深く形成され、ピクセルの周辺境界を決定するトレンチと、
前記半導体から隔離され、前記トレンチの内部に形成される第１トランスファーゲートと、
前記第２シリコン層と前記第４シリコン層との間であるトレンチ側壁の半導体の内部に形成される第１チャンネル領域と、
前記半導体及び前記第１トランスファーゲートから隔離され、前記第１トランスファーゲートの上方のトレンチの内部に形成される第２トランスファーゲートと、
前記第４シリコン層と前記ドープ領域との間である前記トレンチ側壁の半導体の内部に形成される第２チャンネル領域と、
前記半導体の表面から青色カラーを検出するために、前記ドープ領域から拡張されて形成される第２導電型のコンタクト領域と、
前記第５シリコン層内に形成され、前記第２導電型のコンタクト領域にゲートが連結され、電圧印加ラインにドレイン及びソースが連結される第２導電型のソースフォロワートランジスタと
を備えることを特徴とする垂直カラーフィルタ検出器群。
【請求項１３】
前記ドープ領域は、前記第５シリコン層内に注入された領域であることを特徴とする請求項１２に記載の垂直カラーフィルタ検出器群。
【請求項１４】
前記第２導電型のコンタクト領域と基準電圧との間に連結されるリセットトランジスタと、
ロウ選択ラインにゲートが連結され、前記ソースフォロワートランジスタのソースとカラム出力ラインとの間に連結される出力イネーブルトランジスタと
をさらに備えることを特徴とする請求項１２に記載の垂直カラーフィルタ検出器群。
【請求項１５】
前記第１トランスファーゲートと第２トランスファーゲートは、第１導電型または第２導電型のドープされたポリシリコンで形成されることを特徴とする請求項１４に記載の垂直カラーフィルタ検出器群。
【請求項１６】
前記トレンチの側壁が第１導電型のドーパントでドープされていることを特徴とする請求項１４に記載の垂直カラーフィルタ検出器群。
【請求項１７】
前記トレンチの側壁がｐ型ドーパントでドープされていることを特徴とする請求項１６に記載の垂直カラーフィルタ検出器群。
【請求項１８】
前記ドープ領域が前記第５シリコン層内に注入された領域であることを特徴とする請求項１４に記載の垂直カラーフィルタ検出器群。
【請求項１９】
ｐ＋型基板と、
前記基板上に順に配設された第１のｐ−型シリコン層、第１のｎ−型シリコン層、第２のｐ−型シリコン層、第２ｎ−型シリコン層と第３のｐ−型シリコン層、前記第３のｐ−型シリコン層内に配列されたｎ−型ドープ領域を有する半導体と、
前記第１のｎ−型シリコン層は、赤色カラー光を吸収する半導体の上方界面から一定位置に配置され、前記第２のｎ−型シリコン層は、緑色カラー光を吸収する半導体の上方界面から一定位置に配置され、前記ｎ−型ドープ領域は、青色カラー光を吸収する半導体の上方界面から一定位置に配置され、
前記半導体の上方表面から前記第１のｎ−型シリコン層の下方ジャンクションバウンドより深く形成され、ピクセルの周辺境界を決定するトレンチと、
前記半導体から隔離され、前記トレンチの内部に形成される第１トランスファーゲートと、
前記第１のｎ−型シリコン層と前記第２のｎ−型シリコン層との間であるトレンチ側壁の半導体の内部に形成される第１チャンネル領域と、
前記半導体及び前記第１トランスファーゲートから隔離され、前記第１トランスファーゲートの上方のトレンチの内部に形成される第２トランスファーゲートと、
前記第２のｎ−型シリコン層と前記ｎ−型ドープ領域との間であるトレンチ側壁の半導体の内部に形成される第２チャンネル領域と、
前記半導体の表面から青色カラーを検出するために、前記ｎ−型ドープ領域に拡張されて形成されるｎ−型コンタクト領域と
を備えることを特徴とする垂直カラーフィルタ検出器群。
【請求項２０】
前記第１トランスファーゲート及び前記第２トランスファーゲートは、ｎ＋ドープまたはｐ＋ドープされたポリシリコンで形成されることを特徴とする請求項１９に記載の垂直カラーフィルタ検出器群。
【請求項２１】
前記トレンチの側壁がｐ型ドーパントでドープされていることを特徴とする請求項１９に記載の垂直カラーフィルタ検出器群。
【請求項２２】
前記トレンチの側壁がｐ型ドーパントが注入された領域であることを特徴とする請求項２１に記載の垂直カラーフィルタ検出器群。
【請求項２３】
前記トレンチの側壁に形成されたｐ型ドーパントが熱工程を使用して形成された領域であることを特徴とする請求項２１に記載の垂直カラーフィルタ検出器群。
【請求項２４】
前記ｎ−型ドープ領域が前記第３ｐ型シリコン層内に注入された領域であることを特徴とする請求項１９に記載の垂直カラーフィルタ検出器群。
【請求項２５】
前記ｎ−型コンタクト領域にゲートが連結され、電圧印加ラインにドレイン及びソースが連結され、前記第３のｐ−型シリコン層内に形成されるｎ−チャンネルソース−フォロワートランジスタをさらに備えることを特徴とする請求項１９に記載の垂直カラーフィルタ検出器群。
【請求項２６】
前記ｎ−型コンタクト領域と基準電圧との間に連結されるリセットトランジスタと、
ロウ選択ラインにゲートが連結され、前記ソース−フォロワートランジスタのソースとカラム出力との間に連結される出力イネーブルトランジスタと
をさらに備えることを特徴とする請求項２５に記載の垂直カラーフィルタ検出器群。
【請求項２７】
前記ｎ−型コンタクト領域にソースが連結され、電荷トランスファーラインにゲートが連結され、ソース−フォロワートランジスタのゲートが連結されるフローティングドレインを有する電荷トランスファートランジスタをさらに備えることを特徴とする請求項１９に記載の垂直カラーフィルタ検出器群。
【請求項２８】
前記電荷トランスファートランジスタのフローティングドレインコンタクトにゲートが連結され、電圧印加ラインにドレイン及びソースが連結され、且つ前記第３ｐ型シリコン層内に形成されるｎ−チャンネルソース−フォロワートランジスタをさらに備えることを特徴とする請求項２７に記載の垂直カラーフィルタ検出器群。
【請求項２９】
前記電荷トランスファートランジスタのフローティングドレインコンタクトと基準電圧との間に連結されるリセットトランジスタと、
ロウ選択ラインに連結されるゲートを有し、且つｎ−チャンネルソース−フォロワートランジスタのソースとカラム出力ラインとの間に連結される出力イネーブルトランジスタと
をさらに備えることを特徴とする請求項２７に記載の垂直カラーフィルタ検出器群。
【請求項３０】
第１導電型の基板を準備する段階と、
前記基板上に第１導電型の第１エピタキセル層を形成する段階と、
前記第１シリコンエピタキセル層の表面内に第２導電型の第１シリコン層を形成する段階と、
前記第１エピタキセル層上に第１導電型の第２エピタキセル層を形成する段階と、
前記第２エピタキセル層の表面に第２導電型のドーパントを注入し、上下に分割された第１導電型の第２シリコン層と第２導電型の第３シリコン層を形成する段階と、
前記第１シリコン層及び前記第３シリコン層の一定領域が他のアクティブ領域と区分されるように、前記基板に所定の深さを有するトレンチを形成する段階と、
前記第２シリコン層と前記基板とが第１導電型で連結されるように、前記トレンチの側壁に第１導電型ドーパントを注入する段階と、
前記トレンチの内部に前記第１シリコン層の上方表面より深く絶縁物質を埋め込む段階と、
前記トレンチの側壁にゲート絶縁膜を形成する段階と、
前記トレンチの内部に前記第３シリコン層より低くトランスファーゲートを形成する段階と
を備えることを特徴とする垂直カラーフィルタ検出器群の製造方法。
【請求項３１】
前記トレンチの内部に形成されるゲートは、第１導電型または第２導電型のドーパントがドープされたポリシリコン層を使用して形成することを特徴とする請求項３０に記載の垂直カラーフィルタ検出器群の製造方法。
【請求項３２】
前記トレンチの側壁が第１導電型のドーパントでイオン注入される時、イオン注入チルトと回転を使用してその側壁の一定部分のみをドープさせることを特徴とする請求項３０に記載の垂直カラーフィルタ検出器群の製造方法。
【請求項３３】
前記トレンチの側壁を第１導電型のドーパントでイオン注入する時、ドーパントガス雰囲気で熱工程を使用してドープすることを特徴とする請求項３０に記載の垂直カラーフィルタ検出器群の製造方法。
【請求項３４】
前記ゲート絶縁膜は、酸化または薄い絶縁膜を堆積させて形成することを特徴とする請求項３０に記載の垂直カラーフィルタ検出器群の製造方法。
【請求項３５】
前記第２導電型の第１シリコン層は、第２導電型のドーパントイオン注入またはドーパントガス雰囲気で熱工程を実施して形成することを特徴とする請求項３０に記載の垂直カラーフィルタ検出器群の製造方法。
【請求項３６】
前記第２導電型の第３シリコン層は、第２導電型のドーパントイオン注入またはドーパントガス雰囲気で熱工程を実施して形成することを特徴とする請求項３０に記載の垂直カラーフィルタ検出器群の製造方法。
【請求項３７】
第１導電型の基板を準備する段階と、
前記基板内に第２導電型の第１シリコン層を形成する段階と、
前記第１シリコン層が形成された基板上に第１導電型の第１シリコンエピタキセル層を形成する段階と、
前記第１シリコンエピタキセル層内に、前記第１シリコン層の上方に当接する第１導電型の第２シリコン層と、前記第２シリコン層の上方に当接する第２導電型の第３シリコン層を形成する段階と、
前記第１シリコンエピタキセル層上に第１導電型の第２シリコンエピタキセル層を形成する段階と、
前記第１シリコン層及び前記第３シリコン層の一定領域が他のアクティブ領域と区分されるように、前記基板に所定の深さを有するトレンチを形成する段階と、
前記第２シリコン層と前記基板とが第１導電型で連結されるように、前記トレンチの側壁に第１導電型のドーパントを注入する段階と、
前記トレンチの内部に前記第１シリコン層の上方表面より深く絶縁物質を埋め込み、第１素子隔離膜を形成する段階と、
前記トレンチの側面にゲート絶縁膜を形成する段階と、
前記トレンチの内部に前記第３シリコン層の上部表面より低く第１トランスファーゲートを形成する段階と、
前記トレンチの内部に前記第３シリコン層の上部表面より低く絶縁物質を埋め込み、第２素子隔離膜を形成する段階と、
前記トレンチの側壁に第２ゲート絶縁膜を形成する段階と、
前記第２ゲート絶縁膜が形成されたトレンチの内部に第２トランスファーゲートを形成する段階と、
前記第２シリコンエピタキセル層内に第２導電性のドープ領域を形成する段階と
を備えることを特徴とする垂直カラーフィルタ検出器群の製造方法。
【請求項３８】
前記トレンチの内部に形成される第１と第２トランスファーゲートは、第１導電型または第２導電型のドーパントがドープされたポリシリコン層を使用して形成することを特徴とする請求項３７に記載の垂直カラーフィルタ検出器群の製造方法。
【請求項３９】
前記トレンチの側壁を第１導電型のドーパントでイオン注入する時、イオン注入チルトと回転を使用してその側壁の一定部分だけをドープさせることを特徴とする請求項３７に記載の垂直カラーフィルタ検出器群の製造方法。
【請求項４０】
前記トレンチの側壁を第１導電型のドーパントでイオン注入する時、ドーパントガス雰囲気で熱工程を使用してドープすることを特徴とする 請求項３７に記載の垂直カラーフィルタ検出器群の製造方法。
【請求項４１】
前記第１と第２ゲート絶縁膜は、酸化または薄い絶縁膜を堆積させて形成することを特徴とする請求項３７に記載の垂直カラーフィルタ検出器群の製造方法。
【請求項４２】
前記第２導電型の第１シリコン層は、ドーパントイオン注入またはドーパントガス雰囲気で熱工程を使用して形成することを特徴とする請求項３７に記載の垂直カラーフィルタ検出器群の製造方法。
【請求項４３】
前記第２導電型の第３シリコン層は、ドーパントイオン注入またはドーパントガス雰囲気で熱工程を使用して形成することを特徴とする請求項３７に記載の垂直カラーフィルタ検出器群の製造方法。
【請求項４４】
第１導電型の基板を準備する段階と、
前記基板上に第２導電型の第１シリコンエピタキセル層を形成する段階と、
前記第１シリコンエピタキセル層上に第１導電型の第２シリコンエピタキセル層を形成する段階と、
前記第２シリコンエピタキセル層上に第２導電型の第３シリコンエピタキセル層を形成する段階と、
前記第３シリコンエピタキセル層上に第１導電型の第４シリコンエピタキセル層を形成する段階と、
前記第４シリコンエピタキセル層上に第２導電型の第５シリコンエピタキセル層を形成する段階と、
前記基板上に形成された第１シリコンエピタキセル層の表面内にまで他のアクティブ領域と区分されるように、所定の深さを有するトレンチを形成する段階と、
前記第２シリコンエピタキセル層と前記第４シリコンエピタキセル層及び前記基板が第１導電型で連結されるように、前記トレンチの側壁に第１導電型のドーパントを注入する段階と、
前記トレンチの内部に前記第１シリコンエピタキセル層と第２シリコンエピタキセル層との間の高さをもって第１素子隔離膜を形成する段階と、
前記トレンチの側壁に第１ゲート絶縁膜を形成する段階と、
前記トレンチの内部に前記第２シリコンエピタキセル層と前記第３シリコンエピタキセル層との間の高さをもって第１トランスファーゲートを形成する段階と、
前記トレンチの内部に前記第３シリコンエピタキセル層と前記第４シリコンエピタキセル層との間の高さをもって第２素子隔離膜を形成する段階と、
前記トレンチの側壁に第２ゲート絶縁膜を形成する段階と、
前記トレンチの内部に前記第４シリコンエピタキセル層と前記第５シリコンエピタキセ  ル層との間の高さをもって第２トランスファーゲートを形成する段階と
を備えることを特徴とする垂直カラーフィルタ検出器群の製造方法。
【請求項４５】
前記第１と第２トランスファーゲートは、第１導電型または第２導電型のドープされたポリシリコンで形成することを特徴とする請求項４４に記載の垂直カラーフィルタ検出器群の製造方法。
【請求項４６】
前記トレンチの側壁に第１導電型のドーパントを注入する時、イオン注入のチルト及び回転を使用してその側壁の一定部分だけをドープさせることを特徴とする請求項４４に記載の垂直カラーフィルタ検出器群の製造方法。
【請求項４７】
前記トレンチの側壁に第１導電型のドーパントを注入する時、イオン注入またはドーパントガス雰囲気で熱工程を使用して注入することを特徴とする請求項４４に記載の垂直カラーフィルタ検出器群の製造方法。
【請求項４８】
前記トレンチの側壁に第１導電型のドーパントをイオン注入する時、ドーパントガス雰囲気で熱工程を使用してドープすることを特徴とする請求項４４に記載の垂直カラーフィルタ検出器群の製造方法。
【請求項４９】
前記第１と第２ゲート絶縁膜は、酸化または薄い絶縁膜を堆積させて形成することを特徴とする請求項４４に記載の垂直カラーフィルタ検出器群の製造方法。
【請求項５０】
基板に所定の深さを有する第１トレンチを形成する段階と、
前記第１トレンチの内部に第１素子隔離膜を形成する段階と、
前記第１トレンチの側壁に第１ゲート絶縁膜を形成する段階と、
前記第１トレンチに第１のｎ型ドープポリシリコンを埋め込む段階と、
前記第１ポリシリコンを選択的に除去して、第２トレンチを有する第１トランスファーゲート及びコンタクトプラグを形成する段階と、
前記第２トレンチ内に第２素子隔離膜を形成する段階と、
前記第２トレンチの側壁に第２ゲート絶縁膜を形成する段階と、
前記第２トレンチに第２のｎ型ドープポリシリコンを埋め込む段階と、
前記第２ポリシリコンを選択的に除去して、第２トランスファーゲートを形成する段階と
を備えることを特徴とする垂直カラーフィルタ検出器群の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサに関し、特に、構成及び工程を単純化した垂直カラーフィルタ検出器群及びその製造方法に関する。
【背景技術】
【０００２】
一般的に、垂直カラーフィルタ検出器群は、半導体基板上に６個以上のｎ型層とｐ型層で構成される。
【０００３】
ｎ型層とｐ型層により形成されたＰＮ接合は、その深さによって各波長に対して異なる吸収率を有する。
【０００４】
したがって、シリコンの表面からＰＮ接合の位置によって各波長に対する光の吸収率が変わるので、垂直方向にカラーをフィルタリングすることができる。
【０００５】
図１は、シリコン物質における光の波長による光吸収係数と透過深さを示す図である。
各々のカラーに対するＰ−Ｎ接合が同じ深さで形成された既存のＣＭＯＳイメージセンサでは、赤色の場合、シリコン表面の下部に１０μｍ以上まで吸収され、緑色の場合、シリコン表面の下部に１．３μｍまで吸収されるが、青色の場合、シリコン表面の下部に０．３μｍ、すなわち３０００Å程度まで吸収され、青色光の色再現性が劣化する。
【０００６】
実際製品においてこのような項目の評価は、Ｂ／Ｇ比で検証するが、そのスペックは、０．６〜１．０である。
【０００７】
ここで、上位限界スペックである１．０は、ただ理想的な値に過ぎず、下位限界スペックである０．６が有意である。このような青色信号の感度低下を改善するために、緑色フィルタ工程に先立って青色フィルタをまず進める。
【０００８】
一般的に、ｎ型層が、ＰＮ接合において光の入射により発生した電子を検出する箇所である。Ｐ型は、主に接地に連結され、光の入射により発生した電孔を受け取る。
【０００９】
一方、各垂直カラー検出器群は、青色感光層、緑色感光層、赤色感光層で構成される。
【００１０】
まず、青色感光層は、シリコン表面から最も近く形成されるｎ型層であり、赤色感光層は、シリコン表面から最も深く形成されるｎ型層であり、緑色感光層は、青色感光層と赤色感光層との間に形成されるｎ型層である。
【００１１】
このように、異なる深さに位置する３個の垂直カラーフィルタ検出手段のために３個のアクティブピクセルセンサ回路が連結される。
【００１２】
そして、それぞれの緑色感光層、赤色感光層、青色感光層から表面の回路コンタクトまでコンタクトプラグを形成しなければならない。
【００１３】
関連従来技術が非特許文献１、非特許文献２、非特許文献３に開示されている。
従来の技術は、青色感光層、緑色感光層、赤色感光層に、検出された電荷をセンシングするために、図２のように、各ピクセルに各々３個のセンサ回路が必要である。
【００１４】
すなわち、図２は、赤色信号、緑色信号、青色信号を読み出すための３Ｔｒ ＡＰＳモードの回路構成図である。
【００１５】
仮に、アクティブピクセルセンサ回路のために３トランジスタＡＰＳモードを採択する場合、１つのピクセルに対してＲＧＢをセンシングするために９個のトランジスタが必要であり、４トランジスタＡＰＳモードを採択する場合、１２個のトランジスタが必要である。
【００１６】
これは、ピクセル領域当たりトランジスタのための領域の面積が増加し、全体面積の中の光検出のための領域が減少する。
【００１７】
図３は、従来技術に係るイオン注入によって隔離された垂直カラーフィルタ検出器群群の構造を示す断面図である。
【００１８】
従来の技術は、図３のように、緑色感光と赤色感光層の各々においてシリコン表面に形成されるセンサ回路に連結するためには、これらの層が形成された後に形成される各層において隔離と連結（コンタクトプラグ）のためのイオン注入及びマスクが必要とされる。これは、工程を複雑にし、且つ費用を増加させる。
【００１９】
その詳細な工程は、非特許文献３に開示されている。
図４は、従来技術に係るトレンチ隔離された垂直カラーフィルタ検出器群群の構造を示す断面図である。
【００２０】
図４に示すように、緑色感光層と赤色感光層に対する連結（コンタクトプラグ）のために各々のトレンチを形成する場合、新しいマスクだけでなく、トレンチ形成のための付加的なフォトレジストの塗布及びエッチング工程が必要とされる。
【非特許文献１】U. S. Pat. No. 6, 930, 336 B1 entitled Vertical-Color-Filter Detector Group with trench isolation
【非特許文献２】U. S. Pa. No. 2002/0058353 A1 entitled Vertical-Color-Filter Detector Group and Array
【非特許文献３】U. S. Pat. No. 6,632,702 B2 entitled Vertical-Color-Filter Detector Group and Array
【発明の開示】
【発明が解決しようとする課題】
【００２１】
本発明は、前述のような従来の問題を解決するためになされたもので、その目的は、同じ位置で青色、緑色、赤色を検出できるように、第１導電型の各青色感光層、緑色感光層、赤色感光層がシリコン表面から垂直方向に第２導電型により分離されて配列している構造において、各層に検出された電荷を１つのセンシング回路を用いてセンシングするようにした垂直カラーフィルタ検出器群及びその製造方法を提供することにある。
【００２２】
また、本発明の他の目的は、ＲＧＢ層から信号電荷をセンシングするアクティブピクセルセンサ回路を３個から１個に低減することによって単純化し、単位ピクセル当たりアクティブピクセルセンサ回路のための面積を低減し、アスペクト比（検出領域の効率）を増加させることができるようにした垂直カラーフィルタ検出器群及びその製造方法を提供することにある。
【００２３】
さらに、本発明のさらに他の目的は、シリコン表面に形成されるアクティブピクセルセンサ回路に緑色感光層と赤色感光層を連結するための経路を作るために、イオン注入及びマスク数を低減し、工程を単純化するようにした垂直カラーフィルタ検出器群及びその製造方法を提供することにある。
【課題を解決するための手段】
【００２４】
前記目的を達成するために、本発明の一態様に係る垂直カラーフィルタ検出器群は、第１導電型の基板上に第１導電型と第２導電型のシリコン層が積層されて構成され、表面から異なる深さに存在する少なくとも２個以上の第２導電型のシリコン層を有する半導体と、前記半導体の表面から最も遠方に位置する１番目の第２導電型のシリコン層より深く形成され、単位ピクセルである検出器群の周囲境界領域を設定するトレンチと、前記半導体と前記トレンチとの界面に当接し、トレンチの内部に形成される絶縁膜と、前記トレンチと前記半導体との間の界面に当接せず、第２導電型の１番目のシリコン層と第２導電型の他の２番目以上のシリコン層との間のアクティブ領域に形成されるチャンネル領域と、前記絶縁膜の内部に形成されるトランスファーゲートと、を備えて構成されることを特徴とする。
【００２５】
また、本発明の他の態様に係る垂直カラーフィルタ検出器群の製造方法は、第１導電型の基板を準備する段階と、前記基板上に第１導電型の第１エピタキセル層を形成する段階と、前記第１シリコンエピタキセル層の表面内に第２導電型の第１シリコン層を形成する段階と、前記第１エピタキセル層上に第１導電型の第２エピタキセル層を形成する段階と、前記第２エピタキセル層の表面に第２導電型のドーパントを注入し、上下に分割された第１導電型の第２シリコン層と第２導電型の第３シリコン層を形成する段階と、前記第１シリコン層と前記第３シリコン層の一定領域が他のアクティブ領域と区分されるように、前記基板に所定の深さを有するトレンチを形成する段階と、前記第２シリコン層と前記基板とが第１導電型で連結されるように、前記トレンチの側壁に第１導電型ドーパントを注入する段階と、前記トレンチの内部に前記第１シリコン層の上方表面より深く絶縁物質を埋め込む段階と、前記トレンチの側壁にゲート絶縁膜を形成する段階と、前記トレンチの内部に前記第３シリコン層より低くトランスファーゲートを形成する段階と、を備えて構成されることを特徴とする。
【発明の効果】
【００２６】
本発明に係る垂直カラーフィルタ検出器群とその製造方法は、次のような効果がある。
第一に、ＲＧＢ層を垂直で積層配列し、表面のアクティブピクセルセンサ回路に連結するために使われる５〜６個のマスク工程が略２〜３個となり、工程を単純化することができる。
【００２７】
第二に、ＲＧＢを読み出すのためのアクティブピクセルセンサ回路が３個必要であった従来に比べて、ただ１つだけを利用するので、センシング回路が単純化し、単位ピクセル当たりアクティブピクセルセンサ回路が占める面積が低減し、アスペクト比（検出領域の効率）を改善することができる。
【００２８】
第三に、ＣＭＯＳイメージセンサにおいてアスペクト比の増加は、ピクセルサイズをさらに低減することを可能にして、高集積のＣＭＯＳイメージセンサを製造することができる。
【００２９】
第四に、単位ピクセル当たりただ１つのアクティブピクセル回路が利用されることによって、セル領域内で金属ラインの数を低減することができる。
【発明を実施するための最良の形態】
【００３０】
以下、添付の図面を参照して、本発明に係る垂直カラーフィルタ検出器群及びその製造方法を詳細に説明する。
【００３１】
図５は、本発明に係るトレンチタイプの電荷トランスファーゲートを有する垂直カラー検出器群群の構造を示す断面図である。
【００３２】
図５に示されたように、トレンチタイプゲートを有するトランジスタにより電荷をセンシングする垂直カラーフィルタ検出器群は、単結晶シリコンなどの第１導電型（ｐ型）の半導体基板１０１ａの表面内に形成される第２導電型の青色感光層１０７ａと、その第２導電型の青色感光層１０７ａの下に形成される第２導電型の緑色感光層１０５ａと、その第２導電型緑色感光層１０５ａの下に形成される第２導電型の赤色感光層１０３ａとを備ている。
【００３３】
また、第２導電型の青色感光層１０７ａ、緑色感光層１０５ａ、赤色感光層１０３の間に形成される第１導電型の第３シリコンエピタキセル層１０６ａ、第２シリコンエピタキセル層１０４ａ、第１シリコンエピタキセル層１０２ａは、半導体基板１０１ａに連結されている。
【００３４】
また、各ピクセルのセルは、第１トレンチタイプの電荷トランスファーゲート２０５と第２トレンチタイプ電荷トランスファーゲート２０８とを備えており、第１、第２トランスファーゲート２０５、２０８は、第１、第２、第３絶縁膜２０３、２０６、２０９で構成されたＳＴＩ（Shallow Trench Isolation）構造を有する素子隔離膜により隔離されるる。すなわち、素子隔離領域内には、２つのトレンチタイプの電荷トランスファーゲートが存在する。
【００３５】
これらは、全体セル領域から各々１つの層で形成された電荷トランスファーゲートである。
【００３６】
一方、第１トレンチタイプの電荷トランスファーゲート２０５は、垂直方向に赤色感光層１０３ａの上側部分と緑色感光層１０５ａの下側部分にわたって位置している。
【００３７】
すなわち、第１トレンチタイプのトランジスタは、赤色感光層１０３ａをソース、緑色感光層１０５ａをドレイン、第１トレンチタイプの電荷トランスファーゲート２０５をゲートとして有するトランジスタである。
【００３８】
また、第２トレンチタイプの電荷トランスファーゲート２０８は、垂直方向に緑色感光層１０５ａの上側部分と青色感光層１０７ａの下側部分にわたって位置する。
【００３９】
すなわち、第２トレンチタイプのトランジスタは、緑色感光層１０５ａをソース、青色感光層１０７ａをドレイン、第２トレンチタイプの電荷トランスファーゲート２０８をゲートとして有するトランジスタである。
【００４０】
そして、青色感光層１０７ａは、１つのアクティブピクセルセンサ回路に電気的に連結されている。ここで、アクティブピクセルセンサ回路は、図５に示されていないが、青色感光層１０７ａから隔離されたＰウェル領域３０５に形成される。
【００４１】
また、青色感光層１０７ａをピンダイオードに作るために、青色感光層１０７ａの表面内に第１導電型不純物層３０４が形成されている。第１導電型不純物層３０４は、アクティブピクセルセンサ回路を構成する複数のゲートとスペーサを形成した後に形成することができる。
【００４２】
また、アクティブピクセルセンサ回路は、Ｐウェル領域３０５に形成さたＮ＋領域３０２を介して青色感光層１０７ａに連結されたゲートと、電圧印加ラインｖｃｃに連結されたドレインと、カラム出力に連結されたソースとから構成され、第３シリコンエピタキセル層１０６ａ内に形成されるｎ−チャンネルソース−フォロワートランジスタＭ２を含むことができる。
【００４３】
また、アクティブピクセルセンサ回路は、青色感光層１０７ａと基準電圧との間に連結されるリセットトランジスタＭ１と、ロウ選択ラインにゲートが連結され、ソース−フォロワートランジスタＭ２のソースとカラム出力との間に連結される出力イネーブルトランジスタＭ３と、を含む。
【００４４】
また、アクティブピクセルセンサ回路は、青色感光層１０７ａに連結されるソースと、電荷トランスファーラインに連結されるゲートと、ソース−フォロワートランジスタＭ２のゲート４０３に連結されるフローティングドレイン３０３とを有する電荷トランスファートランジスタＴＸをさらに含むことができる。
【００４５】
また、電荷トランスファートランジスタのフローティングドレインコンタクトにゲートが連結され、電圧印加ラインにドレインとソースが連結され、且つ第３シリコンエピタキセル層１０６ａ内に形成されるｎ−チャンネルソース−フォロワートランジスタを構成することもできる。
【００４６】
また、電荷トランスファートランジスタのフローティングドレインコンタクトと基準電圧との間に連結されるリセットトランジスタと、ロウ選択ラインに連結されるゲートを有し、且つｎ−チャンネルソース−フォロワートランジスタのソースとカラム出力ラインとの間に連結される出力イネーブルトランジスタとを構成することもできる。
【００４７】
図６ａ〜図６ｊは、本発明に係る垂直カラーフィルタ検出器群の製造方法を示す工程断面図である。
【００４８】
図６ａに示されたように、第１導電型（Ｐ＋）の半導体基板１０１ａ上に第１導電型（ｐ−）のエピ層１０２ａを形成する。
【００４９】
次に、半導体基板１０１ａの表面内に第２導電型の赤色感光層１０３ａ、第１導電型の不純物層１０４ａ、第２導電型の緑色感光層１０５ａ、第１導電型の不純物層１０６ａ、第２導電型の青色感光層１０７ａを順に形成する。
【００５０】
ここで、エピ層の厚さは、１０２ａから１０７ａの厚さを合わせたものである。
【００５１】
一方、前述のような各層の形成方法の例は、次の通りである。
【００５２】
第１の方法は、別のマスクを用いずに、半導体基板１０１ａの全面に第２導電型（ｎ−型）と第１導電型（ｐ−型）の不純物イオンをそれぞれイオン注入エネルギーを異ならしめて半導体基板１０１ａの表面内に注入し、第２導電型の赤色感光層１０３ａ、第１導電型のシリコンエピタキセル層１０４ａ、第２導電型の緑色感光層１０５ａ、第１導電型のシリコンエピタキセル層層１０６ａ、第２導電型の青色感光層１０７ａを順に形成する。
【００５３】
第２の方法は、第１導電型（Ｐ＋）の半導体基板１０１ａ上に第１導電型（Ｐ−）のシリコンエピタキセル層１０２ａを形成する。
【００５４】
そして、別のマスクを使用せずに、第１導電型のシリコンエピタキセル層１０２ａに第２導電型（ｎ−型）のイオンを注入して赤色感光層１０３ａを形成し、その赤色感光層１０３ａ上に第１導電型のシリコンエピタキセル層１０４ａを形成する。その後、マスクを使用せずに、全面に第２導電型イオンを注入して緑色感光層１０５ａを形成する。
【００５５】
次に、緑色感光層１０５ａ上に第１導電型のシリコンエピタキセル層１０６ａを形成する。そして、マスクを使用せずに、全面に第２導電型イオンを注入して青色感光層１０７ａを形成する。
【００５６】
第３の方法は、第１導電型（Ｐ＋）の半導体基板１０１ａ上に第１導電型のシリコンエピタキセル層１０２ａを形成し、その第１導電型のシリコンエピタキセル層１０２ａ上に第２導電型シリコンエピタキセル層を形成することによって、赤色感光層１０３ａを形成する。
【００５７】
次に、赤色感光層１０３ａ上に第１導電型のシリコンエピタキセル層１０４ａを形成し、その第１導電型のシリコンエピタキセル層１０４ａ上に第２導電型のシリコンエピタキセル層を形成することによって、緑色感光層１０５ａを形成する。
【００５８】
そして、緑色感光層１０５ａ上に第１導電型のシリコンエピタキセル層１０６ａを形成し、その第１導電型のシリコンエピタキセル層１０６ａ上に第２導電型のシリコンエピタキセル層を形成することによって、青色感光層１０７ａを形成する。
【００５９】
そして、青色感光層１０７ａ、緑色感光層１０５ａ、赤色感光層１０３ａが形成された半導体基板１０１ａの全面にバッファ酸化膜１０８ａと窒化膜１０９ａを順に形成する。
【００６０】
ピクセルアクティブ領域内の各層の形成は、前述したように、様々な形成方法により形成することができる。
【００６１】
第１シリコンエピタキセル層１０２ａは、約６μｍ、赤色感光層１０３ａは、約４．０μｍ、第２シリコンエピタキセル層１０４ａは、約２．５μｍ、緑色感光層１０５ａは、約１．７μｍ、第３シリコンエピタキセル層１０６ａは、約０．９μｍ、青色感光層１０７ａは、約０．３５μｍの深さで形成される。
【００６２】
ここで、第１シリコンエピタキセル層１０２ａは、シリコンの表面から約６μｍの深さで、赤色感光層１０３ａは、シリコンの表面から約４．０μｍの深さで、第２シリコンエピタキセル層１０４ａは、シリコンの表面から約２．５μｍの深さで、緑色感光層１０５ａは、シリコンの表面から約１．７μｍの深さで、第３シリコンエピタキセル層１０６ａは、シリコンの表面から約０．９μｍの深さで、青色感光層１０７ａは、シリコンの表面から約０．３５μｍの深さで形成される。
【００６３】
図６ｂに示されたように、フォト及びエッチング工程を通じて窒化膜１０９ａとバッファ酸化膜１０８ａを選択的に除去して、素子隔離領域を区画する。
【００６４】
図６ｃに示されたように、窒化膜１０９ａとバッファ酸化膜１０８ａをマスクとして用いて、第１シリコンエピタキセル層１０２ａの所定の深さまで選択的に除去して、トレンチ２０１を形成する。
【００６５】
図６ｄに示されたように、窒化膜１０９ａとバッファ酸化膜１０８ａをマスクとして用いて半導体基板１０１ａと各第１導電型の第２、第３シリコンエピタキセル層１０４ａ、１０６ａを連結するために、第１導電型（ｐ型）イオンを所定の角度でトレンチ２０１の側壁にチルトイオン注入して、第１導電型不純物層２０２を形成する。
【００６６】
この際、チルト角度は、５〜１５゜である。回転が、０度と１８０度、または９０度と２７０度の２ステップで行われると、アクティブピクセル領域の斜面の側壁のうち対向する両側面にのみ第１導電型不純物層２０２が形成され、半導体基板１０１ａと各第１導電型の第２と第３シリコンエピタキセル層１０４ａ、１０６ａとを連結することになる。一方、回転が、３６０度に対して４ステップに分けて行う場合、アクティブピクセル領域の斜面の側壁の全てに第１導電型不純物層２０２が形成され、半導体基板１０１ａと第１導電型の第２、第３シリコンエピタキセル層１０４ａ、１０６ａとを連結することになる。
【００６７】
また、第１導電型不純物層２０２は、チルトイオン注入を通じて注入して形成されるが、ドーパントガス雰囲気で熱工程を通じてトレンチ２０１の側壁に形成させることもできる。
【００６８】
図６ｅに示されたように、トレンチ２０１を含む半導体基板１０１ａの全面に第１絶縁膜２０３を形成した後、赤色感光層１０３ａより深い位置に第１絶縁膜２０３が残るようにエッチングして、第１素子隔離膜を形成する。
【００６９】
図６ｆに示されたように、トレンチ２０１の面に第１ゲート絶縁膜２０４を形成する。この際、第１ゲート絶縁膜２０４は、薄い層を堆積させて形成したり、酸化工程で形成する。
【００７０】
次に、第１ゲート絶縁膜２０４を含む半導体基板１０１ａの全面にポリシリコンを堆積させ、トレンチ２０１内に残されるように、ポリシリコンを選択的にエッチングして、第１トランスファーゲート２０５を形成する。
【００７１】
図６ｇに示されたように、第１トランスファーゲート２０５を含む半導体基板１０１ａの全面に第２絶縁膜２０６を形成した後、選択的にエッチングして、トレンチ２０１内に第２素子隔離膜を形成する。
【００７２】
この第２素子隔離膜は、緑色感光層１０５ａの上縁より低い位置に形成される。
【００７３】
図６ｈに示されたように、半導体基板１０１ａに第２ゲート絶縁膜２０７を形成し、その第２ゲート絶縁膜２０７上にポリシリコンを堆積させた後、選択的にエッチングして、トレンチ２０１内に第２トランスファーゲート２０８を形成する。
【００７４】
図６ｉに示されたように、半導体基板１０１ａの全面に第３絶縁膜２０９を形成した後、窒化膜１０９ａの中間の位置をエンドポイントにして全面にＣＭＰ（Chemical Mechanical Polishing）工程を実施し、さらに、第３絶縁膜２０９と窒化膜１０９ａを選択的に除去して、トレンチ２０１内に第３素子隔離膜を形成する。
【００７５】
図６ｊに示されたように、第１、第２トランスファーゲート２０５、２０８からの信号と、赤色感光層１０３ａ、緑色感光層１０５ａ、青色感光層１０７ａから信号をセンシングするためのアクティブピクセルセンサ回路用複数のトランジスタの形成には、一般的なＣＭＯＳ工程を適用することができる。以下、詳細に説明する。選択的イオン注入工程を通じてＰウェル３０５を形成する。酸化膜１０８ａを選択的エッチングした後、ゲート酸化膜を形成する。その後、ゲート用ポリシリコン層を堆積し、パターニングして、複数のゲートパターンを形成する。この際、Ｎ型不純物注入を通じてＬＤＤ(Lightly Doped Drain)構造を形成することができ、ゲートパターンの側壁にスペーサ用側壁を形成することができる。その後、青色感光層１０７ａ領域の上部に選択的にＰ＋拡散領域３０４を形成する。その後、Ｎ型不純物をＰウェル領域３０５に注入し、Ｎ＋拡散領域３０２を形成する。
【００７６】
図７、図８は、半導体基板の上部から見た素子隔離膜と、アクティブピクセル領域及びトランジスタ領域を示す模式図である。
【００７７】
図７、図８に示されたように、トランジスタ領域３０５は、前述したトレンチ内に形成された第３絶縁膜２０９により分離させるか、またはウェルイオン注入により分離させることもできる。
【００７８】
ただし、青色感光層１０７ａをピンダイオードに作るために、ＣＭＯＳの側壁を形成した後、高濃度の第１導電型イオンを注入して、青色感光層１０７ａの表面内に第１導電型不純物層３０４を形成することができる。
【００７９】
１つのピクセルセルには、ただ１つのアクティブピクセルセンサ回路が青色感光層１０７ａに連結される。そして、赤色感光層１０３ａと緑色感光層１０５ａには、アクティブピクセルセンサ回路が連結されていない。
【００８０】
図９ａは、赤、緑、青信号を読み出すための３Ｔｒ ＡＰＳモードの回路構成図であり、図９ｂは、赤、緑、青信号を読み出すための４Ｔｒ ＡＰＳモードの回路構成図である。
【００８１】
本発明において、ＲＧＢ信号電荷をセンシングする回路構成図が従来の技術と異なる点は、次の通りである。
【００８２】
一般的な３Ｔｒ ＡＰＳモードや４Ｔｒ ＡＰＳモードのアクティブピクセルセンサ回路は、従来の構成と同様である。
【００８３】
しかしながら、ＲＧＢの各々に対してアクティブピクセルセンサ回路が連結されず、青色感光層１０７ａにのみ１つのアクティブピクセルセンサ回路が連結されている。
【００８４】
したがって、当該アクティブピクセルセンサ回路を介して緑色感光層と赤色感光層から信号電荷を読み出すために、各色層の間にトレンチタイプの電荷トランスファーゲートＴ１、Ｔ２が追加されたものである。
【００８５】
ここで、Ｔ１は、赤色感光層から緑色感光層電荷を伝送するために用いられ、Ｔ２は、緑色感光層から青色感光層に信号電荷を伝送して、各々の信号電荷を１つのアクティブピクセルセンサ回路に読み出すことができるように構成する。
【００８６】
図１０ａは、図９ａに図示されたアクティブピクセルセンサ回路の動作を示すタイミングダイヤグラムであり、図１０ｂは、図９ｂに図示されたアクティブピクセルセンサ回路の動作を示すタイミングダイヤグラムである。
【００８７】
図１０ａ及び図１０ｂのタイミングダイヤグラムは、従来の技術と異なっている。
【００８８】
ＲＧＢ信号電荷を読み出すための順序は、次の通りである。
【００８９】
３Ｔｒ ＡＰＳモードや４Ｔｒ ＡＰＳモードの構成において基本的な読み出し手続は、類似している。
【００９０】
ここでは、４Ｔｒ ＡＰＳモードの構成図について説明する。
【００９１】
第１段階は、リセット段階である。リセットトランジスタＲｅｓｅｔ  Ｔｒと、トランスファートランジスタＴｘと、トレンチタイプトランスファートランジスタのＴ１、Ｔ２とをオンさせてＲＧＢ−色層の全てをリセットさせる。
【００９２】
第２段階は、Ｒｅｓｅｔ  Ｔｒと、トランスファートランジスタＴｘと、トレンチタイプトランスファートランジスタのＴ１、Ｔ２とをオフさせて電子電荷を充電する段階である。レンズを開いて、ＲＧＢ−色層に電子電荷を充電する。
【００９３】
第３段階は、青色感光層から電荷をアクティブピクセルセンサ回路を介してセンシングする段階である。この段階は、基本的に一般的な４Ｔｒ  ＡＰＳモードの駆動方式と同様である。
【００９４】
Ｒｅｓｅｔ  Ｔｒ（Ｍ１）をオン／オフしてＴｘ Ｔｒのフローティングドレインノードをリセットさせた後、リセットレベルをセンシングし、その後、Ｔｘ Ｔｒをオン／オフして、青色感光層から電子電荷をＦＤノードに伝送した後、ＦＤノードの信号レベルをセンシングして、リセットレベルと信号レベルとの差を得る。
【００９５】
従来の読み出し過程は、前記３段階で全てのロウラインを順次に駆動して、カラムラインに対してＲＧＢ信号を読み出しているが、本発明での３段階では、全てのロウラインを順次に駆動して、青色感光層の信号だけを読み出す。
【００９６】
第４段階は、緑色感光層の信号を読み出す段階である。緑色感光層の電荷を青色感光層に伝送するために、Ｔ２をオン／オフする。この一度の駆動で全てのピクセルで電荷が緑色感光層から青色感光層に伝送される。その後、全てのピクセルで赤色感光層から緑色感光層に電荷を伝送するために、Ｔ１をオン／オフする。青色感光層に伝送された緑色電荷信号は、第３段階と同様の過程を経て読み出す。
【００９７】
第５段階は、赤色感光層の信号を読み出す段階である。緑色感光層に伝送された赤色信号の電荷を青色感光層に伝送するために、Ｔ２をオン／オフする。その後の過程は、第３段階と同様である。すなわち、青色、緑色、赤色信号を順次に読み出す。
【００９８】
図１１ａは、本発明に係る垂直カラーフィルタ検出器群においてトレンチタイプトランスファートランジスタのゲートコンタクト構造を説明するための平面図であり、図１１ｂは、図１１ａの実線に沿う垂直カラーフィルタ検出器群を示す断面図である。
【００９９】
基本的にトレンチタイプゲートコンタクトは、ピクセル領域全体の外側境界領域に形成される。さらに、トレンチタイプゲートコンタクトはその境界領域でピクセル領域全体を取り囲むことができ、または、或る一定の領域にのみ存在するようにしてもよい。
【０１００】
図１１ａにおいて、その境界領域のうち一方のコーナーに、セル領域、トレンチタイプゲート１コンタクト領域２０５、トレンチタイプゲート２コンタクト領域２０８、そして隔離のためトレンチ領域を見ることができる。
【０１０１】
トレンチタイプゲート２コンタクト領域は２０８、セル領域とトレンチタイプゲート１コンタクト領域２０５との間に存在する。そして、ダミーセル領域が、トレンチタイプゲート２コンタクト領域２０８とトレンチタイプゲート１コンタクト領域２０５との間にそれらを隔離させるように存在する。
【０１０２】
図１１ｂは、図１１ａの実線に沿う断面図である。
【０１０３】
トレンチ内部に第１トランスファーゲート２０５と第２トランスファーゲート２０８が見えるだけでなく、それらのコンタクトプラグとコンタクト領域２０５ｂ、２０８ｂをも見ることができる。
【０１０４】
一方、製作過程は、製作方法で記述した内容と同様である。
【０１０５】
本発明では、トレンチ型ゲートを形成するために、３個のマスクを使用する方法と２個のマスクを使用する方法を提示する。
【０１０６】
まず、三個のマスクを使用した本発明に係る垂直カラーフィルタ検出器群の製造方法を説明する。
【０１０７】
図１２ａ〜図１２ｆは、本発明に係る垂直カラーフィルタ検出器群の製造方法を示す工程断面図である。
【０１０８】
図１２ａに示されたように、第１導電型（ｐ型）の半導体基板１０１ａ上に順に積層された第１導電型第１シリコンエピタキセル層１０２ａ、第２導電型のｎ型第１シリコン層１０３ａ、第１導電型第２シリコンエピタキセル層１０４ａ、第２導電型第２シリコン層１０５ａ、第１導電型第３シリコンエピタキセル層１０４ａ、第２導電型第３シリコン層１０７ａが形成されている。
【０１０９】
次に、上記の結果物を含む半導体基板１０１ａの全面にバッファ酸化膜１０８ａと窒化膜１０９ａを順に形成し、フォト及びエッチング工程を通じて窒化膜１０９ａとバッファ酸化膜１０８ａを選択的に除去して、トレンチ領域を区画する。
【０１１０】
次に、選択的に除去された窒化膜１０９ａバッファ酸化膜１０８ａをマスクとして用いて第１シリコンエピタキセル層１０２ａの上部表面の一部まで選択的に除去して、所定の深さを有するトレンチを形成する。
【０１１１】
そして、トレンチを含む半導体基板１０１ａの全面に第１絶縁膜２０３を形成する。
【０１１２】
図１２ｂに示されたように、第１絶縁膜２０３がトレンチの下部にのみ所定の厚さで残されるように、第１絶縁膜２０３を選択的に除去し、半導体基板１０１ａに酸化または蒸着工程を実施して、トレンチの側壁に第１ゲート絶縁膜２０４を形成する。
【０１１３】
次に、半導体基板１０１ａの全面に第２導電型ドーパントがドープされた第１ポリシリコン層２０５ａを形成する。
【０１１４】
図１２ｃに示されたように、第１ポリシリコン層２０５ａが形成された半導体基板１０１ａの上にゲート領域とコンタクトプラグ領域が区画された第１マスク層ｍａｓｋ１を整列され、第１マスク層ｍａｓｋ１をマスクとして用いて第１ポリシリコン層２０５ａを選択的に除去して、第１トランスファーゲート２０５とコンタクトプラグを形成する。
【０１１５】
この第１マスク層ｍａｓｋ１を用いたエッチング工程の時、第１トランスファーゲート２０５のコンタクトプラグと当該コンタクト領域の第１ポリシリコン層２０５ａは、除去されずに、残される。
【０１１６】
そして、第１トランスファーゲート２０５を含む半導体基板１０１ａの全面に第２絶縁膜２０６を形成する。
【０１１７】
図１２ｄに示されたように、第２絶縁膜２０６が形成された半導体基板１０１ａの上に第２マスク層ｍａｓｋ２を整列させ、その第２マスク層ｍａｓｋ２をマスクとして用いて第２絶縁膜２０６を選択的に除去する。
【０１１８】
ここで、第２絶縁膜２０６のエッチング過程で、第１トランスファーゲート２０５のコンタクトプラグと、後続して形成される第２トランスファーゲートのコンタクトプラグとが隔離されるように、トレンチの底面と側面に所定の厚さで第２絶縁膜２０６を残す。
【０１１９】
そして、選択的に除去された第２絶縁膜２０６を含む半導体基板１０１ａの全面に第２ｎ型ドーパントがドープされた第２ポリシリコン層２０８ａを形成する。
【０１２０】
ここで、第２ポリシリコン層２０８ａを形成する前に、半導体基板１０１ａの全面にゲート絶縁膜を酸化または堆積工程を通じて形成するようにしてもよい。
【０１２１】
図１２ｅに示されたように、第２ポリシリコン層２０８ａが形成された半導体基板１０１ａの上に第３マスク層ｍａｓｋ３を整列させ、第３マスク層ｍａｓｋ３をマスクとして用いて第２ポリシリコン層２０８ａを選択的に除去して、第２トランスファーゲート２０８を形成する。
【０１２２】
ここで、第２トランスファーゲート２０８、コンタクトプラグ、コンタクト領域の第２ポリシリコン層２０８ａは、除去されずに、残される。
【０１２３】
次に、第２トランスファーゲート２０８を含む半導体基板１０１ａの全面に第３絶縁膜２０９を形成する。
【０１２４】
図１２ｆに示されたように、窒化膜１０９ａの上部表面が露出されるように、全面にＣＭＰ工程を実施して、選択的に研磨して除去する。
【０１２５】
図１２ａ〜図１２ｆは、３個のマスク層を用いて垂直カラーフィルタ検出器群を製造する方法を説明した。
【０１２６】
図１３ａ〜図１３ｂは、２個のマスク層を用いて垂直カラーフィルタ検出器群を製造する方法を示す工程断面図である。
【０１２７】
図１２ａ〜図１２ｄの工程までは同様である。
【０１２８】
図１３ａに示されたように、第２ポリシリコン層２０８ａの全面に別のマスクを使用せずに全面エッチングによって第２トランスファーゲート２０８を形成する。
【０１２９】
マスクを使用せず、第２ポリシリコン層２０８ａをエッチングしても、半導体基板１０１ａの表面より高い領域に第２ポリシリコン層２０８ａの側壁が残され、コンタクトプラグとコンタクト領域が形成される。これは、図１２ｅのマスク工程を経て第２トランスファーゲートのコンタクト領域の外側と内側との間に第１トランスファーゲート２０５と第２絶縁膜２０６による段差が生じたからである。
【０１３０】
図１３ｂに示されたように、第２トランスファーゲート２０８を含む半導体基板１０１ａの全面に第３絶縁膜２０９を形成する。
【０１３１】
以上において説明した本発明は、本発明が属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形及び変更が可能であるので、上述した実施例及び添付された図面に限定されるものではない。
【図面の簡単な説明】
【０１３２】
【図１】シリコン物質で光の波長による光吸収係数と透過深さを示す図である。
【図２】赤色、緑色、青色信号を読み出すための３Ｔｒ ＡＰＳモードの回路構成図である。
【図３】従来技術に係るイオン注入によって隔離された垂直カラーフィルタ検出基器段群の構造を示す断面図である。
【図４】従来技術に係るトレンチ隔離された垂直カラーフィルタ検出器群群の構造を示す断面図である。
【図５】本発明に係るトレンチタイプの電荷トランスファーゲートを有する垂直カラー検出器群群の構造を示す断面図である。
【図６ａ】本発明に係る垂直カラーフィルタ検出器群の製造方法を示す工程断面図である。
【図６ｂ】本発明に係る垂直カラーフィルタ検出器群の製造方法を示す工程断面図である。
【図６ｃ】本発明に係る垂直カラーフィルタ検出器群の製造方法を示す工程断面図である。
【図６ｄ】本発明に係る垂直カラーフィルタ検出器群の製造方法を示す工程断面図である。
【図６ｅ】本発明に係る垂直カラーフィルタ検出器群の製造方法を示す工程断面図である。
【図６ｆ】本発明に係る垂直カラーフィルタ検出器群の製造方法を示す工程断面図である。
【図６ｇ】本発明に係る垂直カラーフィルタ検出器群の製造方法を示す工程断面図である。
【図６ｈ】本発明に係る垂直カラーフィルタ検出器群の製造方法を示す工程断面図である。
【図６ｉ】本発明に係る垂直カラーフィルタ検出器群の製造方法を示す工程断面図である。
【図６ｊ】本発明に係る垂直カラーフィルタ検出器群の製造方法を示す工程断面図である。
【図７】半導体基板の上部から見た素子隔離膜及びアクティブピクセル領域及びトランジスタ領域を示す模式図である。
【図８】半導体基板の上部から見た素子隔離膜及びアクティブピクセル領域及びトランジスタ領域を示す模式図である。
【図９ａ】赤、緑、青信号を読み出すための３Ｔｒ ＡＰＳモードの回路構成図である。
【図９ｂ】赤、緑、青信号を読み出すための４Ｔｒ ＡＰＳモードの回路構成図である。
【図１０ａ】図９ａに示されたアクティブピクセルセンサ回路の動作を示すタイミングダイヤグラムである。
【図１０ｂ】図９ｂに示されたアクティブピクセルセンサ回路の動作を示すタイミングダイヤグラムである。
【図１１ａ】本発明に係る垂直カラーフィルタ検出器群を示す平面図である。
【図１１ｂ】図１１ａの実線に沿う垂直カラーフィルタ検出器群を示す断面図である。
【図１２ａ】本発明に係る垂直カラーフィルタ検出器群の製造方法を示す工程断面図である。
【図１２ｂ】本発明に係る垂直カラーフィルタ検出器群の製造方法を示す工程断面図である。
【図１２ｃ】本発明に係る垂直カラーフィルタ検出器群の製造方法を示す工程断面図である。
【図１２ｄ】本発明に係る垂直カラーフィルタ検出器群の製造方法を示す工程断面図である。
【図１２ｅ】本発明に係る垂直カラーフィルタ検出器群の製造方法を示す工程断面図である。
【図１２ｆ】本発明に係る垂直カラーフィルタ検出器群の製造方法を示す工程断面図である。
【図１３ａ】２個のマスク層を用いて垂直カラーフィルタ検出器群を製造する方法を示す工程断面図である。
【図１３ｂ】２個のマスク層を用いて垂直カラーフィルタ検出器群を製造する方法を示す工程断面図である。
【符号の説明】
【０１３３】
１０１ａ  半導体基板、１０２ａ  第１シリコンエピタキセル層、１０３ａ  赤色感光層、１０４ａ  第２シリコンエピタキセル層、１０５ａ  緑色感光層、１０６ａ  第３シリコンエピタキセル層、１０７ａ  青色感光層、２０３  第１絶縁膜、２０５  第１トランスファーゲート、２０６  第２絶縁膜、２０８  第２トランスファーゲート、２０９  第３絶縁膜
【図１】
2007165886.tif 000003
【図２】
2007165886.tif 000004
【図３】
2007165886.tif 000005
【図４】
2007165886.tif 000006
【図５】
2007165886.tif 000007
【図６ａ】
2007165886.tif 000008
【図６ｂ】
2007165886.tif 000009
【図６ｃ】
2007165886.tif 000010
【図６ｄ】
2007165886.tif 000011
【図６ｅ】
2007165886.tif 000012
【図６ｆ】
2007165886.tif 000013
【図６ｇ】
2007165886.tif 000014
【図６ｈ】
2007165886.tif 000015
【図６ｉ】
2007165886.tif 000016
【図６ｊ】
2007165886.tif 000017
【図７】
2007165886.tif 000018
【図８】
2007165886.tif 000019
【図９ａ】
2007165886.tif 000020
【図９ｂ】
2007165886.tif 000021
【図１０ａ】
2007165886.tif 000022
【図１０ｂ】
2007165886.tif 000023
【図１１ａ】
2007165886.tif 000024
【図１１ｂ】
2007165886.tif 000025
【図１２ａ】
2007165886.tif 000026
【図１２ｂ】
2007165886.tif 000027
【図１２ｃ】
2007165886.tif 000028
【図１２ｄ】
2007165886.tif 000029
【図１２ｅ】
2007165886.tif 000030
【図１２ｆ】
2007165886.tif 000031
【図１３ａ】
2007165886.tif 000032
【図１３ｂ】
2007165886.tif 000033
【手続補正書】
【提出日】平成18年12月12日(2006.12.12)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００９８
【補正方法】変更
【補正の内容】
【００９８】
図１１ａは、本発明に係る垂直カラーフィルタ検出器群においてトレンチタイプトランスファートランジスタのゲートコンタクト構造を説明するための平面図であり、図１１ｂは、図１１ａの破線に沿う垂直カラーフィルタ検出器群を示す断面図である。
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図１１ａ
【補正方法】変更
【補正の内容】
【図１１ａ】
2007165886.tif 000034