(57)【要約】【課題】不揮発性ＲＯＭおよび揮発性ＲＡＭの両方に代わって不揮発性ＲＡＭを用いても、内部データを強固に保護可能なメモリを提供する。【解決手段】メモリは、データを記憶するメモリセルアレイと、メモリセルにデータを書き込むライトドライバとを備える。ライトドライバは、書込みデータとともに入力されるライトマスクデータに従ってデータの書込みを実行し、あるいは、書込みを実行しない。マルチプレクサは、ライトマスクデータのうち書込みデータの書き込みを禁止するコマンドに固定された書込み禁止信号とライトマスクデータとのいずれかを選択的に出力する。ライトプロテクトコントローラは、書込み禁止領域のアドレスと書込みデータのアドレスとが一致する場合に書込み禁止信号をマルチプレクサに出力させ、書込み禁止領域のアドレスと書込みデータのアドレスとが一致しない場合にライトマスクデータをそのまま出力させる。【選択図】図３
2012203919.tif 000002
【特許請求の範囲】
【請求項１】
データを記憶する複数のメモリセルからなるメモリセルアレイと、
前記メモリセルにデータを書き込むライトドライバであって、書込みデータとともに入力されるライトマスクデータに従って該書込みデータの書込みを実行し、あるいは、該ライトマスクデータに従って前記書込みデータの書込みを実行しないライトドライバと、
前記ライトマスクデータのうち前記書込みデータの書き込みを禁止するコマンドに固定された書込み禁止信号と前記ライトマスクデータとのいずれかを選択的に出力するマルチプレクサと、
前記メモリセルアレイのうち書込み禁止領域のアドレスと前記書込みデータのアドレスとが一致する場合に前記書込み禁止信号を出力させ、前記書込み禁止領域のアドレスと前記書込みデータのアドレスとが一致しない場合に前記ライトマスクデータをそのまま出力させるように前記マルチプレクサを制御するライトプロテクトコントローラとを備えた半導体記憶装置。
【請求項２】
前記書込み禁止領域のアドレスを記憶するライトプロテクトレジスタをさらに備えたことを特徴とする請求項１に記載の半導体記憶装置。
【請求項３】
前記書込み禁止領域のアドレスを指定するライトプロテクトスイッチをさらに備えたことを特徴とする請求項１または請求項２に記載の半導体記憶装置。
【請求項４】
前記ライトプロテクトレジスタは、前記書込み禁止領域のアドレスを書換え可能なメモリで構成されていることを特徴とする請求項２または請求項３に記載の半導体記憶装置。
【請求項５】
データを記憶する複数のメモリセルからなるメモリセルアレイと、書込みデータとともに入力されるライトマスクデータに従って記メモリセルにデータを書き込むライトドライバと、前記ライトマスクデータのうち前記書込みデータの書き込みを禁止する第１のライトマスクデータに固定された書込み禁止信号と前記ライトマスクデータとのいずれかを選択的に出力するマルチプレクサとを備えた半導体記憶装置の制御方法であって、
書込みデータとともに入力されるライトマスクデータを入力し、
前記メモリセルアレイのうち書込み禁止領域のアドレスと前記書込みデータのアドレスとが一致する場合に、前記マルチプレクサは、前記書込み禁止信号を前記ライトドライバへ出力し、
前記書込み禁止領域のアドレスと前記書込みデータのアドレスとが一致しない場合に、前記マルチプレクサは、前記ライトマスクデータをそのまま出力することを具備した半導体記憶装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体記憶装置およびその制御方法に関する。
【背景技術】
【０００２】
従来から不揮発性ＲＯＭ（Read Only Memory）は、書き込みが１度しかできないメモリ、あるいは、ファームウェア保存用のメモリのように極端に書換え頻度の少ないメモリとして用いられてきた。また、揮発性ＲＡＭ（Random Access Memory）とは異なり、不揮発性ＲＯＭは、ユーザの不注意による書換え、並びに、オペーレーションシステムおよびアプリケーションシステムの動作による書換えに対して内部のプログラムやデータを強固に保護することができるメモリとも言える。
【０００３】
これに対し、近年、抵抗変化型素子を用いた不揮発性ＲＡＭ（ＭＲＡＭ（Magnetic Random Access Memory）、ＰＣＲＡＭ  (Phase Change Random Access Memory)、ＲＲＡＭ (Resistive Random Access Memory等)が開発されている。例えば、これらの不揮発性ＲＡＭがＤＤＲ（Double Data Rate）インタフェースを備え、高速書込みが可能になると、ファームウェア等の書換え頻度の少ないメモリとしてだけでなく、不揮発性の大容量ワーキングメモリとしても用いることができる。従って、これらの不揮発性ＲＡＭは、既存の不揮発性ＲＯＭおよび揮発性ＲＡＭの両方を代替することができるメモリとして注目されている。
【０００４】
しかし、既存の不揮発性ＲＯＭおよび揮発性ＲＡＭの両方に代わって上記不揮発性ＲＡＭ単体を使用した場合、ユーザの不注意による書換え、並びに、オペーレーションシステムおよびアプリケーションシステムの動作による書換えによって、不揮発性ＲＡＭ内部のプログラムやデータは、依然として書き換えられてしまう危険性がある。従って、不揮発性ＲＡＭにおいては、保護の必要なプログラムやデータを、望ましくない書換えから強固に保護する必要性が依然としてある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−４３１１０号公報
【非特許文献】
【０００６】
【非特許文献１】JEDEC STANDARD “DDR2 SDRAM SPECIFICATION” JESD79-2F  Page 40-41
【発明の概要】
【発明が解決しようとする課題】
【０００７】
不揮発性ＲＯＭおよび揮発性ＲＡＭの両方に代わって不揮発性ＲＡＭを使用した場合であっても、不揮発性ＲＡＭの内部のプログラムやデータを強固に保護することができる半導体記憶装置およびその制御方法を提供する。
【課題を解決するための手段】
【０００８】
本実施形態による半導体記憶装置は、データを記憶する複数のメモリセルからなるメモリセルアレイと、メモリセルにデータを書き込むライトドライバとを備える。ライトドライバは、書込みデータとともに入力されるライトマスクデータに従って該書込みデータの書込みを実行し、あるいは、該書込みデータの書込みを実行しない。マルチプレクサは、ライトマスクデータのうち書込みデータの書き込みを禁止する第１のライトマスクデータに固定された書込み禁止信号とライトマスクデータとのいずれかを選択的に出力する。ライトプロテクトコントローラは、メモリセルアレイのうち書込み禁止領域のアドレスと書込みデータのアドレスとが一致する場合に書込み禁止信号を出力させ、メモリセルアレイのうち書込み禁止領域のアドレスと書込みデータのアドレスとが一致しない場合にライトマスクデータをそのまま出力させるようにマルチプレクサを制御する。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態に従ったＭＲＡＭのメモリチップを示すブロック図。
【図２】単一のメモリセルＭＣの構成を示す説明図。
【図３】メインデータコントローラＭＤＣおよびその周辺の回路の構成を示すブロック図。
【図４】書込み禁止領域アドレスＷＰＡＤＤの記憶部をライトプロテクトスイッチＷＰＳＷで構成したＭＲＡＭのブロック図。
【図５】第１の実施形態によるＭＲＡＭの動作を示すフロー図。
【図６】第２の実施形態に従ったＭＲＡＭの構成を示すブロック図。
【発明を実施するための形態】
【００１０】
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。
【００１１】
（第１の実施形態）
図１は、第１の実施形態に従った磁気ランダムアクセスメモリ（以下、ＭＲＡＭ）のメモリチップを示すブロック図である。尚、本実施形態は、ＭＲＡＭ以外の抵抗変化型素子を用いたメモリ（例えば、ＰＣＲＡＭ、ＲＲＡＭ等）にも適用可能である。
【００１２】
本実施形態によるＭＲＡＭは、メモリセルアレイＭＣＡと、センスアンプＳＡと、メインデータコントローラＭＤＣと、ＤＱバッファＤＱＢと、カラムコントローラＣＣと、ロウコントローラＲＣと、クロックバッファＣＢと、コマンドコントローラＣＭＤＣと、アドレスコントローラＡＤＤＣと、アレイコントローラＡＣとを備えている。
【００１３】
メモリセルアレイＭＣＡは、マトリクス状に二次元配置された複数のメモリセルＭＣを備えている。各メモリセルＭＣはビット線ＢＬ（あるいはビット線対）とワード線ＷＬとの交点に対応して配置されている。ビット線ＢＬは、カラム方向に延伸している。ワード線ＷＬは、カラム方向に対して直交するロウ方向に延伸している。
【００１４】
センスアンプＳＡは、ビット線ＢＬを介してメモリセルＭＣに接続されており、メモリセルＭＣのデータを検出するように構成されている。ライトドライバＷＤは、ビット線ＢＬを介してメモリセルＭＣに接続されており、メモリセルＭＣにデータを書き込むように構成されている。
【００１５】
メインデータコントローラＭＤＣは、ＤＱバッファＤＱＢから受け取ったデータを、カラムコントローラＣＣの制御を受けて、所望のカラムに書き込むようにライトドライバＷＤへ転送し、あるいは、カラムコントローラＣＣの制御を受けて、所望のカラムから読み出したデータをＤＱバッファＤＱＢへ転送する。また、メインデータコントローラＭＤＣは、後述するように、ライトマスクデータＷＭまたは書込み禁止領域アドレスＷＯＡＤＤに従って、データの書込みを禁止するように構成されている。
【００１６】
ＤＱバッファＤＱＢは、ＤＱパッドＤＱを介して読出しデータを一時的に保持し、その読出しデータをメモリチップ１の外部へ出力する。あるいは、ＤＱバッファＤＱＢは、ＤＱパッドＤＱを介して書込みデータをメモリチップ１の外部から受け取り、一時的に保持する。
【００１７】
尚、ＤＤＲ型インタフェースを有する本実施形態によるＭＲＡＭは、書込み時に、書込みデータと共にライトマスクデータＷＭを受け取る。ライトマスクデータＷＭは、所定ビットごとの書込みデータに対してそのデータを実際に書き込むか否かを指示するコマンドである。例えば、１６ビットのデータごとに２ビットのライトマスクデータＷＭが付加されている。ライトマスクデータＷＭのうち１ビットは、１６ビットデータのうち前半分の８ビットデータ（バイト単位のデータ）の書込みの要否を示すビットであり、ライトマスクデータＷＭのうち他の１ビットは、１６ビットデータのうち後半分の８ビットデータ（他の１バイトデータ）の書込みの要否を示すビットである。これにより、ライトマスクデータＷＭは、各バイトデータごとに書込みの要否を命令することができる。このように、通常、ライトマスクデータＷＭは、バイトデータごとに設定されるコマンドであるため、ＲＯＭ領域の設定には使用できない。
【００１８】
カラムコントローラＣＣは、カラムアドレスに従って所望のカラムのビット線ＢＬを選択的に駆動するようにセンスアンプＳＡまたはライトドライバＷＤを動作させる。
【００１９】
ロウコントローラＲＣは、ロウアドレスに従って所望のワード線ＷＬを選択的に駆動させるようにワード線ドライバ（図示せず）を動作させる。
【００２０】
クロックバッファＣＢは、メモリチップ１全体の動作のタイミングを決定するクロック信号を入力する。
【００２１】
コマンドコントローラＣＭＤＣは、読出し動作、書込み動作等の各種動作を示すコマンドを受け取り、それらのコマンドに従ってカラムコントローラＣＣおよびロウコントローラＲＣを制御する。
【００２２】
アドレスコントローラＡＤＤＣは、ロウアドレスおよびカラムアドレス等を受け取り、これらのアドレスをデコードし、カラムコントローラＣＣおよびロウコントローラＲＣにこれらのアドレスを送る。
【００２３】
アレイコントローラＡＣは、メモリセルアレイＭＣＡの全体的な制御を行う。
【００２４】
図２は、単一のメモリセルＭＣの構成を示す説明図である。各メモリセルＭＣは、それぞれ磁気トンネル接合素子（ＭＴＪ（Magnetic Tunnel Junction）素子）ＭＴＪと、セルトランジスタＣＴとを含む。ＭＴＪ素子ＭＴＪおよびセルトランジスタＣＴは、ビット線ＢＬとソース線ＳＬとの間に直列に接続されている。メモリセルＭＣにおいて、セルトランジスタＣＴがビット線ＢＬ側に配置され、ＭＴＪ素子ＭＴＪがソース線ＳＬ側に配置されている。セルトランジスタＣＴのゲートは、ワード線ＷＬに接続されている。
【００２５】
ＴＭＲ（tunneling magnetoresistive）効果を利用したＭＴＪ素子は、２枚の強磁性層とこれらに挟まれた非磁性層（絶縁薄膜）とからなる積層構造を有し、スピン偏極トンネル効果による磁気抵抗の変化によりデジタルデータを記憶する。ＭＴＪ素子は、２枚の強磁性層の磁化配列によって、低抵抗状態と高抵抗状態とを取り得る。例えば、低抵抗状態をデータ“０”と定義し、高抵抗状態をデータ“１”と定義すれば、ＭＴＪ素子に１ビットデータを記録することができる。もちろん、低抵抗状態をデータ“１”と定義し、高抵抗状態をデータ“０”と定義してもよい。例えば、ＭＴＪ素子は、固定層、トンネルバリア層、記録層を順次積層して構成される。固定層Ｆおよび記録層Ｐは、強磁性体で構成されており、トンネルバリア層は、絶縁膜からなる。固定層Ｆは、磁化の向きが固定されている層であり、記録層Ｐは、磁化の向きが可変であり、その磁化の向きによってデータを記憶する。
【００２６】
書込み時に矢印Ａ１の向きに反転閾値電流以上の電流を流すと、固定層Ｆの磁化の向きに対して記録層Ｐのそれがアンチパラレル状態となり、高抵抗状態（データ“１”）となる。書込み時に矢印Ａ２の向きに反転閾値電流以上の電流を流すと、固定層Ｆと記録層Ｐとのそれぞれの磁化の向きがパラレル状態となり、低抵抗状態（データ“０”）となる。このように、ＴＭＪ素子は、電界の印加方向によって異なるデータを書き込むことができる。
【００２７】
図３は、メインデータコントローラＭＤＣおよびその周辺の回路の構成を示すブロック図である。尚、本実施形態は書込みに関するものであるため、書込み動作に関する構成を説明し、読出し動作に関する構成の説明はここでは省略する。
【００２８】
メインデータコントローラＭＤＣは、ライトマスクマルチプレクサＷＭＭＵＸと、ライトプロテクトコントローラＷＰＣと、ラッチ回路ＳＬと、シリアル−パラレルコンバータＳＰＣと、リード・ライトマルチプレクサＲＷＭＵＸと、データパスＤＰとを備えている。
【００２９】
メインデータコントローラＭＤＣは、メモリセルアレイＭＣＡにデータを書き込むときに、ライトマスクデータＷＭまたは書込み禁止領域アドレスＷＰＡＤＤに従って、データの書込みを禁止し、あるいは、データの書込みを許可するように構成されている。
【００３０】
ライトプロテクトコントローラＷＰＣは、書込み禁止領域アドレスＷＰＡＤＤ、アドレスＡＤＤおよびライトコマンドＷＣを受け取ると、書込み禁止領域アドレスＷＰＡＤＤとアドレスＡＤＤとを比較する。書込み禁止領域アドレスＷＰＡＤＤは、単数または複数のメモリセルアレイＭＣＡのうちデータの書込み禁止領域を示すアドレスであり、例えば、ファームウェアのように通常は書き換えてはならない（アクセスしてはならない）ソフトウェアを記憶した領域のアドレスである。
【００３１】
書込み禁止領域アドレスＷＰＡＤＤは、ライトプロテクトスイッチＷＰＳＷ（図４）またはライトプロテクトレジスタＷＰＲＥＧ（図６）に予め設定または記憶されている。書込みアドレスＷＡＤＤは、データの書込み対象である選択メモリセルアレイＭＣＡ、選択メモリセルＭＣ、選択ページ、選択メモリバンク、あるいは、選択メモリブロックを特定するカラムアドレスおよびロウアドレスである。
【００３２】
書込み禁止領域アドレスＷＰＡＤＤとアドレスＡＤＤとの比較の結果、書込み禁止領域アドレスＷＰＡＤＤと書込みアドレスＷＡＤＤとが一致する場合、ユーザの不注意等で書込み禁止領域にアクセスしようとしている可能性がある。従って、ライトプロテクトコントローラＷＰＣは、ライトマスクマルチプレクサＷＭＭＵＸへの書込み禁止選択信号ＷＰＳＳを活性化する。
【００３３】
一方、書込み禁止領域アドレスＷＰＡＤＤと書込みアドレスＷＡＤＤとが一致しない場合、ライトプロテクトコントローラＷＰＣは、ライトマスクマルチプレクサＷＭＭＵＸへ送られる書込み禁止選択信号ＷＰＳＳを不活性化する。
【００３４】
書込み禁止選択信号ＷＰＳＳは、ライトマスクマルチプレクサＷＭＭＵＸに、ライトマスクデータＷＭまたは書込み禁止信号ＷＰＳのいずれか一方を排他的に（選択的に）出力させる信号である。例えば、書込み禁止選択信号ＷＰＳＳが活性状態のときには、ライトマスクマルチプレクサＷＭＭＵＸは、書込み禁止信号ＷＰＳを選択的に出力する。書込み禁止選択信号ＷＰＳＳが不活性状態のときには、ライトマスクマルチプレクサＷＭＭＵＸは、ライトマスクデータＷＭＣをそのまま選択的に出力する。
【００３５】
ラッチ回路ＳＬは、カラムコントローラＣＣからの制御信号をラッチする。また、ラッチ回路ＳＬは、ライトコマンドＷＣを受け取ると、ライトマスクマルチプレクサＷＭＭＵＸへの書込み禁止信号ＷＰＳを活性化させる。書込み禁止信号ＷＰＳは、活性状態のライトマスクデータＷＭと同一信号であり、ＤＱバッファＤＱＢからの書込みデータをメモリセルアレイＭＣＡへ書き込むことを禁止する信号である。ラッチ回路ＳＬは、書込み期間中、書込み禁止信号ＷＰＳを常に活性状態に維持される。即ち、書込み禁止信号ＷＰＳは、ライトマスクデータＷＭのうちデータの書き込みを禁止する第１のライトマスクデータ（例えば、論理ハイ）に固定された固定信号として機能する。
【００３６】
ライトマスクマルチプレクサＷＭＭＵＸは、ライトマスクデータＷＭおよび書込み禁止信号ＷＰＳを受け取り、書込み禁止選択信号ＷＰＳＳに従ってライトマスクデータＷＭまたは書込み禁止信号ＷＰＳのいずれか一方を排他的にシリアル−パラレルコンバータＳＰＣへ出力する。
【００３７】
シリアル−パラレルコンバータＳＰＣは、ラッチ回路ＳＬにラッチされた制御信号に同期してＤＱバッファＤＱＢからの入力されるシリアル形式のデータをパラレル形式のデータへ変換するように構成されている。
【００３８】
リード・ライトマルチプレクサＲＷＭＵＸは、パラレル形式に変換された書込みデータをアレイコントローラＡＣへ送り、あるいは、パラレル形式の読出しデータをシリアル−パラレルコンバータＳＰＣへ送る。
【００３９】
書込みデータおよびライトマスクデータＷＭ（または書込み禁止信号ＷＰＳ）は、データパスＤＰを介してアレイコントローラＡＣへ送られる。
【００４０】
アレイコントローラＡＣがライトマスクデータＷＭを受け取った場合、ライトドライバＷＤは、ライトマスクデータＷＭに従って動作する。即ち、ライトドライバＷＤは、ライトマスクデータＷＭの論理状態に従って、データの書込みを実行し、あるいは、データの書込みを実行しない。例えば、書込みデータ（例えば、８ビットデータ）に対応するライトマスクデータＷＭが論理ロウに不活性化されている場合、ライトドライバＷＤは、その書込みデータをメモリセルアレイＭＣＡへ書き込む。他の書込みデータ（例えば、８ビットデータ）に対応するライトマスクデータＷＭが論理ハイに活性化されている場合、ライトドライバＷＤは、その書込みデータをメモリセルアレイＭＣＡへ書き込まない。
【００４１】
データアレイコントローラＡＣがライトマスクデータＷＭに代わって書込み禁止信号ＷＰＳを受け取った場合、ライトドライバＷＤは、書込み禁止信号ＷＰＳに従って動作する。即ち、ライトドライバＷＤは、書込み禁止信号ＷＰＳの論理状態（例えば、常時論理ハイ）に従ってデータの書込みを禁止する。書込み禁止信号ＷＰＳは、書込み動作中において常時論理ハイに活性化されているため、ライトドライバＷＤは、書込み禁止信号ＷＰＳを受けている限りにおいて、データの書込みを実行しない。
【００４２】
このように、本実施形態によるＭＲＡＭは、予め設定された書込み禁止領域アドレスＷＰＡＤＤで指定されたメモリ領域にアクセスしようとすると、ライトマスクデータＷＭに代えて書込み禁止信号ＷＰＳをアレイコントローラＡＣへ送る。換言すると、本実施形態によるＭＲＡＭは、予め設定された書込み禁止領域アドレスＷＰＡＤＤで指定されたメモリ領域にアクセスしようとすると、ライトマスクデータＷＭを活性状態に固定する。これにより、書込み禁止領域アドレスＷＰＡＤＤで指定されたメモリ領域にデータが書き込まれることを強制的に禁止することができる。即ち、本実施形態は、書込み禁止領域アドレスＷＰＡＤＤで指定されたメモリ領域をＲＯＭ領域として設定することができる。
【００４３】
図４は、書込み禁止領域アドレスＷＰＡＤＤの記憶部をライトプロテクトスイッチＷＰＳＷで構成したＭＲＡＭのブロック図である。ライトプロテクトスイッチＷＰＳＷは、メモリ機器に設けられた物理スイッチ（例えば、ディップスイッチ、フューズ）あるいはソフトウェアに組み込まれたソフトスイッチでもよい。尚、本実施形態では、入出力インタフェースは、ＤＤＲ型インタフェースを採用している。
【００４４】
ライトプロテクトスイッチＷＰＳＷは、書込みを禁止するメモリバンクＢＡＮＫのアドレスを記憶する。これにより、そのメモリバンクＢＡＮＫにアクセスする場合、ライトプロテクトコントローラＷＰＣは、そのメモリバンクＢＡＮＫにデータが書き込まれないように書込み禁止選択信号ＷＰＳＳを活性化させる。
【００４５】
例えば、ライトプロテクトスイッチＷＰＳＷが、書込みを禁止するメモリバンクとしてメモリバンクＢＡＮＫ１のアドレスを記憶していると仮定する。ライトプロテクトコントローラＷＰＣが書込みアドレスＷＡＤＤとしてメモリバンクＢＡＮＫ１のアドレスを受けと取ると、ライトプロテクトコントローラＷＰＣは、書込みアドレス（ＢＡＮＫ１）と書込み禁止領域アドレス（ＢＡＮＫ１）とを比較する。この場合、書込みアドレス（ＢＡＮＫ１）と書込み禁止領域アドレス（ＢＡＮＫ１）とが一致するので、ライトプロテクトコントローラＷＰＣは、書込み禁止選択信号ＷＰＳＳを活性化させる。
【００４６】
ライトマスクマルチプレクサＷＭＭＵＸは、活性化された書込み禁止選択信号ＷＰＳＳに従って、書込み禁止信号ＷＰＳ（論理ハイ）をメモリバンクＢＡＮＫ１へ出力する。このとき、書込みデータは、メモリバンクＢＡＮＫ１へ送られるが、書込み禁止信号ＷＰＳが活性状態であるので、実際にはデータはメモリバンクＢＡＮＫ１に書き込まれない。
【００４７】
一方、ライトプロテクトコントローラＷＰＣが書込みアドレスＷＡＤＤとしてメモリバンクＢＡＮＫ０のアドレスを受けと取ると、ライトプロテクトコントローラＷＰＣは、書込みアドレス（ＢＡＮＫ０）と書込み禁止領域アドレス（ＢＡＮＫ１）とを比較する。この場合、書込みアドレス（ＢＡＮＫ０）と書込み禁止領域アドレス（ＢＡＮＫ１）とは一致しない。このため、ライトプロテクトコントローラＷＰＣは、書込み禁止選択信号ＷＰＳＳを不活性化させる。
【００４８】
ライトマスクマルチプレクサＷＭＭＵＸは、書込み禁止選択信号ＷＰＳＳが不活性状態であるので、ライトマスクデータＷＭをそのままメモリバンクＢＡＮＫ０へ出力する。このとき、書込みデータは、ライトマスクデータＷＭに従ってメモリバンクＢＡＮＫ０に書き込まれる。従って、ライトマスクデータＷＭが活性状態（論理ハイ）である場合には、そのライトマスクデータＷＭに対応する書込みデータ（例えば、８ビットデータ）は、メモリバンクＢＡＮＫ０へ書き込まれない。しかし、ライトマスクデータＷＭが不活性状態（論理ロウ）である場合には、そのライトマスクデータＷＭに対応する書込みデータは、メモリバンクＢＡＮＫ０へ書き込まれる。このように、メモリバンクごとに書込み禁止領域アドレスを設定してもよい。
【００４９】
図５は、第１の実施形態によるＭＲＡＭの動作を示すフロー図である。まず、ライトコマンドＷＣおよび書込みアドレスＷＡＤＤが入力される（Ｓ１０）。ライトコマンドＷＣおよび書込みアドレスＷＡＤＤは、カラムコントローラＣＣとともに、ラッチ回路ＳＬおよびライトプロテクトコントローラＷＰＣにも送られる。
【００５０】
ラッチ回路ＳＬは、ライトコマンドＷＣを受け取ると、書込み禁止信号ＷＰＳを論理ハイに活性化させる（Ｓ２０）。
【００５１】
ライトプロテクトコントローラＷＰＣは、書込みアドレスＷＡＤＤを書込み禁止領域アドレスＷＰＡＤＤと比較する（Ｓ３０）。書込みアドレスＷＡＤＤが書込み禁止領域アドレスＷＰＡＤＤと一致する場合（Ｓ３０のＹＥＳ）、ライトプロテクトコントローラＷＰＣは、書込み禁止選択信号ＷＰＳＳを活性化させる（Ｓ４０）。
【００５２】
ライトマスクマルチプレクサＷＭＭＵＸは、書込み禁止選択信号ＷＰＳＳに従って、書込み禁止信号ＷＰＳをシリアル−パラレルコンバータＳＰＣへ送信する（Ｓ５０）。これにより、ライトドライバＷＤは、書込み禁止信号ＷＰＳに従って、書込みデータをメモリセルアレイＭＣＡへ書き込まない（Ｓ６０）。
【００５３】
一方、書込みアドレスＷＡＤＤが書込み禁止領域アドレスＷＰＡＤＤと一致しない場合（Ｓ３０のＮＯ）、ライトプロテクトコントローラＷＰＣは、書込み禁止選択信号ＷＰＳＳを不活性化させる（Ｓ７０）。
【００５４】
ライトマスクマルチプレクサＷＭＭＵＸは、書込み禁止選択信号ＷＰＳＳに従って、ライトマスクデータＷＭをシリアル−パラレルコンバータＳＰＣへ送信する（Ｓ８０）。これにより、ライトドライバＷＤは、ライトマスクデータＷＭに従って、メモリセルアレイＭＣＡへ書き込む（あるいは書き込まない）（Ｓ９０）。
【００５５】
以上のように、本実施形態によるＭＲＡＭは、予め設定された書込み禁止領域アドレスＷＰＡＤＤで指定されたメモリ領域にアクセスしようとすると、ライトマスクデータＷＭの代わりに書込み禁止信号ＷＰＳを送る。これにより、書込み禁止領域アドレスＷＰＡＤＤで指定されたメモリ領域にデータが書き込まれることを強制的に禁止することができる。従って、不揮発性ＲＯＭおよび揮発性ＲＡＭの両方に代わって本実施形態によるＭＲＡＭを使用した場合であっても、ライトマスクデータＷＭを利用してＲＯＭ領域を設定することによって、メモリ内部のプログラムやデータを充分強固に保護することができる。勿論、ファームウェアの更新時など、書込み禁止領域のデータの書換えが必要な場合、ライトプロテクトスイッチＷＰＳＷはオフ状態に切り替えられ、書込み禁止選択信号ＷＰＳＳは、常時不活性状態にする。
【００５６】
尚、書込み禁止領域アドレスＷＰＡＤＤは、ＤＤＲインタフェースを介してメモリチップ１の外部から受け取ってもよい。この場合、本実施形態によるＭＲＡＭは、書込み禁止領域アドレスＷＰＡＤＤを受け取る書込み禁止領域指定ピン（図示せず）をさらに設ければよい。
【００５７】
ライトプロテクトスイッチＷＰＳＷで設定された書込み禁止領域アドレスＷＰＡＤＤは、ライトプロテクトコントローラＷＰＣ内に設けられたレジスタに一旦格納される場合がある。このような場合、ライトプロテクトスイッチＷＰＳＷの設定が変更された場合には、ライトプロテクトコントローラＷＰＣ内のレジスタに保持された書込み禁止領域アドレスＷＰＡＤＤはリセットされる。
【００５８】
（第２の実施形態）
図６は、第２の実施形態に従ったＭＲＡＭの構成を示すブロック図である。第２の実施形態では、書込み禁止領域アドレスＷＰＡＤＤの記憶部を書込み禁止領域アドレスレジスタＷＰＡＲで構成している。書込み禁止領域アドレスレジスタＷＰＡＲは、不揮発性メモリで構成されており、書込みを禁止するメモリバンクＢＡＮＫのアドレスを記憶している。
【００５９】
図６に示すＭＲＡＭのその他の構成は、図４に示すＭＲＡＭの構成と同様でよい。また、図６に示すＭＲＡＭの動作も、図４に示すＭＲＡＭの動作と同様でよい。ただし、ライトプロテクトコントローラＷＰＣは、書込み禁止領域アドレスＷＰＡＤＤを書込み禁止領域アドレスレジスタＷＰＡＲから得る。
【００６０】
書込み禁止領域アドレスレジスタＷＰＡＲは、書込み禁止領域アドレスＷＰＡＤＤを格納した記憶部である。書込み禁止領域アドレスレジスタＷＰＡＲは、ヒューズのように書換えできないように書込み禁止領域アドレスＷＰＡＤＤを格納してもよく、あるいは、書込み禁止領域アドレスＷＰＡＤＤを書換え可能な状態で格納していてもよい。これにより、メモリ内の書込み禁止領域を必要に応じて変更する（増減させる）ことができる。この場合、不要になった書込み禁止領域のアドレスＷＰＡＤＤを書込み禁止領域アドレスレジスタＷＰＡＲから削除して、そのメモリ領域を書換え可能な領域に変更することができる。逆に、書換え可能なメモリ領域のアドレスを書込み禁止領域アドレスＷＰＡＤＤとして書込み禁止領域アドレスレジスタＷＰＡＲに登録してもよい。これにより、書換え可能なメモリ領域を書込み禁止領域へ変更することができる。
【００６１】
さらに、第２の実施形態は、第１の実施形態と同様の効果を得ることができる。
【００６２】
書込み禁止領域アドレスレジスタＷＰＡＲで設定された書込み禁止領域アドレスＷＰＡＤＤは、ライトプロテクトコントローラＷＰＣ内に設けられたレジスタに一旦格納される場合がある。このような場合、書込み禁止領域アドレスレジスタＷＰＡＲ内の書込み禁止領域アドレスＷＰＡＤＤの設定が変更された場合には、ライトプロテクトコントローラＷＰＣ内のレジスタに保持された書込み禁止領域アドレスＷＰＡＤＤはリセットされる。
【００６３】
（第１および第２の実施形態の変形例）
図４および図６では、書込み禁止領域アドレスＷＰＡＤＤは、メモリバンクＢＡＮＫごとに設定されている。しかし、書込み禁止領域アドレスＷＰＡＤＤは、ページごと、メモリセルアレイＭＣＡごと、メモリチップごとに設定されてもよい。メモリバンクＢＡＮＫは、メモリの管理単位である。複数のメモリバンクに並列アクセスできるように、各メモリバンクごとにワード線ＷＬおよびビット線ＢＬが個別に設けられている。ページは、列アクセス可能な書込みデータ単位または読出しデータ単位である。１ページのデータは、行アドレスで選択された複数のメモリセルＭＣのデータに相当する。このように、書込み禁止領域アドレスＷＰＡＤＤのメモリ単位は、臨機応変に変更してよい。
【符号の説明】
【００６４】
ＭＣＡ・・・メモリセルアレイ、ＳＡ・・・センスアンプ、ＭＤＣ・・・メインデータコントローラ、ＤＱＢ・・・ＤＱバッファ、ＣＣ・・・カラムコントローラ、ＲＣ・・・ロウコントローラ、ＣＢ・・・クロックバッファ、ＣＭＤＣ・・・コマンドコントローラ、ＡＤＤＣ・・・アドレスコントローラ、ＡＣ・・・アレイコントローラ、ＷＭＭＵＸ・・・ライトマスクマルチプレクサ、ＷＰＣ・・・ライトプロテクトコントローラ、ＳＬ・・・ラッチ回路、ＳＰＣ・・・シリアル−パラレルコンバータ、ＲＷＭＵＸ・・・リード・ライトマルチプレクサ、ＤＰ・・・データパス、ＷＰＡＲ・・・書込み禁止領域アドレスレジスタ
【図１】
2012203919.tif 000003
【図２】
2012203919.tif 000004
【図３】
2012203919.tif 000005
【図４】
2012203919.tif 000006
【図５】
2012203919.tif 000007
【図６】
2012203919.tif 000008