(57)【要約】【課題】  駆動ＬＳＩのチップ面積を低減して、コストを大幅に低減する。【解決手段】  この表示システムは、各画素の表示ムラを反映した補正データを高速シリアルＩ／Ｆフラッシュメモリ４０Ａに予め記憶させておき、この補正データを高速シリアルＩ／Ｆフラッシュメモリ４０Ａから高速に読み出し、この補正データと外部から入力される入力画像データとを駆動ＬＳＩ５０Ａ内の合成回路４２Ａによってリアルタイムで合成して、補正された表示データＶｓｉｇを作成し、この表示データＶｓｉｇを有機ＥＬ表示パネル３００へ出力する。前記駆動ＬＳＩ５０ＡはマスタークロックＭＣＬＫによって動作するが、補正データの高速シリアルＩ／Ｆフラッシュメモリ４０Ａからの読み出しは、マスタークロックＭＣＬＫに同期したシリアルクロックＳＣＫに基づいて行われる。【選択図】図１
2007086678.tif 000002
【特許請求の範囲】
【請求項１】
薄膜トランジスタと、この薄膜トランジスタによって駆動される発光素子を備えた複数色の画素がマトリクス状に複数配置された表示パネルと、前記複数の画素のそれぞれに対応した補正データが予め記憶され、前記補正データを複数のデータバスに出力するメモリと、外部から入力される画像データと前記メモリからデータバスを介して読み出される補正データを画素毎にリアルタイムで合成して前記表示パネルに出力する駆動ＬＳＩとを備えることを特徴とする表示システム。
【請求項２】
前記メモリは前記複数のデータバスの中で、１本のデータバスに前記補正データの上位２ビットのデータを連続して出力するように構成したことを特徴とする請求項１に記載の表示システム。
【請求項３】
前記メモリは前記表示パネルの中で隣接した同色の画素に対応した補正データの同位ビットデータを各データバスに連続して出力するように構成したことを特徴とする請求項１に記載の表示システム。
【請求項４】
前記メモリは、前記補正データの上位ビットデータを前記各データバスに出力し、その後残りの前記補正データの残りの下位ビットデータを各データバスに出力することを特徴とする請求項３に記載の表示システム。
【請求項５】
前記メモリはフラッシュメモリなどの不揮発性メモリであることを特徴とする請求項１，２，３，４のいずれかに記載の表示システム。
【請求項６】
前記表示パネルは、青、緑、赤の３原色の画素を備えることを特徴とする請求項１，２，３，４のいずれかに記載の表示システム。
【請求項７】
前記表示パネルは、青、緑、赤の３原色の画素と、白色の画素を備えることを特徴とする請求項１，２，３，４のいずれかに記載の表示システム。
【請求項８】
前記発光素子は有機ＥＬエレクトロルミネッセンス素子であることを特徴とする請求項１，２，３，４のいずれかに記載の表示システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス型の表示パネルを備えた表示システムに関し、特にメモリに補正データを記憶し、このメモリから読み出した補正データに基づいて画像データの補正を行うようにした表示システムに関する。
【背景技術】
【０００２】
近年、有機エレクトロルミネッセンス（Organic Electro Luminescence：以下、「ＥＬ」と略称する）素子を用いた有機ＥＬ表示装置は、ＣＲＴやＬＣＤに代わる表示装置として注目されている。特に、有機ＥＬ素子を駆動させるスイッチング素子として薄膜トランジスタ（Thin Film Transistor：以下、「ＴＦＴ」と略称する）を備えた有機ＥＬ表示装置が開発されている。
【０００３】
図８に、有機ＥＬ表示パネル３００の等価回路図を示す。ゲート信号を供給する複数のゲート信号線１１がＹ方向に延びて配置され、表示データＶｓｉｇを供給する複数のデータ線１２がＸ方向に延びて配置されている。それらの両信号線の交差点に、画素がマトリクス状に配置されており、これらの画素が表示画面１０を形成している。各画素は、画素選択用ＴＦＴ１３、有機ＥＬ素子１４及びこの有機ＥＬ素子１４を駆動する駆動用ＴＦＴ１５、表示データＶｓｉｇを一時的に保持する保持容量１６を備えている。
【０００４】
画素選択用ＴＦＴ１３のゲートにはゲート信号線１１が接続されてゲート信号が供給され、そのドレインにはデータ線１２が接続され、表示データＶｓｉｇが供給される。画素選択用ＴＦＴ１３のソースは駆動用ＴＦＴ１５のゲートに接続されている。ゲート信号は垂直駆動回路３０から出力される。表示データＶｓｉｇは水平駆動回路２０を通して供給される。
【０００５】
また、駆動用ＴＦＴ１５のソースには正電位ＰＶｄｄが供給されており、駆動用ＴＦＴ１５のソースは有機ＥＬ素子１４のアノードに接続されている。有機ＥＬ素子１４のカソードには負電位ＣＶが供給されている。
【０００６】
上述した構成の有機ＥＬ表示装置の動作を説明する。ゲート信号が一水平期間、ハイレベルになると、画素選択用ＴＦＴ１３がオンする。すると、データ線１２から表示データＶｓｉｇが画素選択用ＴＦＴ１３を通して、駆動用ＴＦＴ１５のゲートに印加される。
【０００７】
そして、そのゲートに供給された表示データＶｓｉｇに応じて、駆動用ＴＦＴ１５のコンダクタンスが変化し、それに応じた駆動電流が駆動用ＴＦＴ１５を通して有機ＥＬ素子１４に供給され、有機ＥＬ素子１４が点灯する。そのゲートに供給された表示データに応じて、駆動用ＴＦＴ１５がオフ状態の場合には、駆動用ＴＦＴ１５には電流が流れないため、有機ＥＬ素子１４も消灯する。
【０００８】
しかしながら、各画素のＴＦＴ（特に、駆動用ＴＦＴ１５）の特性ばらつきに起因して表示不良が起こるという問題があった。その表示不良の内容は、例えば、駆動用ＴＦＴ１５の駆動電流のばらつきによって、有機ＥＬ表示パネル３００の表示画面１０に横筋や縦筋という表示ムラが現れることである。
【０００９】
そこで、このような表示不良を回路的に対策するために、図９に示すように、各画素の表示ムラを反映した補正データをシリアルインターフェース機能を備えたフラッシュメモリ４０（以下、シリアルＩ／Ｆフラッシュメモリという）に予め記憶させておき、この補正データをシリアルＩ／Ｆフラッシュメモリ４０から駆動ＬＳＩ５０に内蔵化された高速ＳＲＡＭ４１に転送してコピーし、この高速ＳＲＡＭ４１に記憶された補正データを高速に読み出し、この高速ＳＲＡＭ４１から読み出された補正データと外部から入力される入力画像データとを駆動ＬＳＩ５０内の合成回路４２によって合成して、補正された表示データＶｓｉｇを作成し、この表示データＶｓｉｇを有機ＥＬ表示パネル３００へ出力するようにしていた。
【特許文献１】特開２００２−１７５０２９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、図８の表示システムでは、駆動ＬＳＩ５０に高速ＳＲＡＭ４１を内蔵しており、画素数の増加と共に補正データも増加するため大容量のものが必要となり、駆動ＬＳＩ５０のコストが高くなるという問題があった。
【課題を解決するための手段】
【００１１】
そこで、本発明の表示システムは、薄膜トランジスタと、この薄膜トランジスタによって駆動される発光素子を備えた複数色の画素がマトリクス状に複数配置された表示パネルと、前記複数の画素のそれぞれに対応した補正データが予め記憶され、前記補正データを複数のデータバスに出力するメモリと、外部から入力される画像データと前記メモリからデータバスを介して読み出される補正データを画素毎にリアルタイムで合成して前記表示パネルに出力する駆動ＬＳＩとを備えることを特徴とするものである。
【００１２】
また、上記構成に加えて、前記メモリは前記複数のデータバスの中で、１本のデータバスに前記補正データの上位２ビットのデータを連続して出力するように構成したことを特徴とするものである。
【００１３】
また、上記構成に加えて、前記メモリは前記表示パネルの中で隣接した同色の画素に対応した補正データの同位ビットデータを各データバスに連続して出力するように構成したことを特徴とするものである。
【発明の効果】
【００１４】
本発明の表示システムによれば、駆動ＬＳＩ内に補正データを記憶する高速ＳＲＡＭが不要となるため、駆動ＬＳＩのチップ面積が低減され、そのコストを大幅に低減することができる。また、補正データの規則性を利用して、各データバスに出力される補正データを設定しているので、データバスに出力される補正データのトグル率（データ反転率）を低減して、補正データを記憶、出力するメモリの消費電力を低減することができる。
【発明を実施するための最良の形態】
【００１５】
次に、本発明の実施形態について図面を参照しながら説明する。
【００１６】
図１は本発明の実施形態に係る表示システムのシステム図である。この表示システムは、各画素の表示ムラを反映した補正データを高速シリアルＩ／Ｆフラッシュメモリ４０Ａに予め記憶させておき、この補正データを高速シリアルＩ／Ｆフラッシュメモリ４０Ａから高速に読み出し、この補正データと外部から入力される入力画像データとを駆動ＬＳＩ５０Ａ内の合成回路４２Ａによってリアルタイムで合成して、補正された表示データＶｓｉｇを作成し、この表示データＶｓｉｇを有機ＥＬ表示パネル３００へ出力する。フラッシュメモリとは電気的に書き込み、読み出しが可能であり、かつデータの一括消去が可能なメモリである。
【００１７】
合成回路４２Ａは、基本的には入力画像データに補正データを加算又は減算するものであるが、実際には係数の掛け算などを含む、複雑な演算処理を行う。また、前記駆動ＬＳＩ５０ＡはマスタークロックＭＣＬＫによって動作するが、補正データの高速シリアルＩ／Ｆフラッシュメモリ４０Ａからの読み出しは、マスタークロックＭＣＬＫに同期したシリアルクロックＳＣＫに基づいて行われる。
【００１８】
このような補正データに基づいた入力画像データのリアルタイム補正方法は、まずテスト装置を用いて、個々の表示パネル３００に所定のテスト用入力画像データを補正なしに表示パネル３００に送り、表示パネル３００の表示を行う。そして、その表示結果に応じた補正データを画素毎に算出し、その算出された画素毎の補正データを高速シリアルＩ／Ｆフラッシュメモリ４０Ａに画素の配列に対応させて書き込む。この高速シリアルＩ／Ｆフラッシュメモリ４０Ａは表示パネル３００に内蔵されている。そして、前述のように、補正データを高速シリアルＩ／Ｆフラッシュメモリ４０Ａから高速に読み出して、入力画像データの補正が行われる。このような表示システムでは従来のように高速ＳＲＡＭ４１を駆動ＬＳＩ５０に内蔵する必要がないので、駆動ＬＳＩ５０Ａのチップ面積が低減され、そのコストを大幅に低減することができる。
【００１９】
高速シリアルＩ／Ｆフラッシュメモリ４０Ａのシステムは、図２に例示するように、駆動ＬＳＩ５０Ａからチップセレクト信号ＣＳ及び読み出しのタイミングを決定するシリアルクロックＳＣＫが高速シリアルＩ／Ｆフラッシュメモリ４０Ａに供給され、それに基づいて、シリアルデータバスＳＩＯ０〜ＳＩＯ３（バス幅４）に高速シリアルＩ／Ｆフラッシュメモリ４０Ａに記憶された補正データがシリアル出力される。さらに詳しく述べると、図３のタイミング図のように、チップセレクト信号ＣＳがロウの期間に駆動ＬＳＩ５０ＡからシリアルデータバスＳＩＯ０〜ＳＩＯ３へ高速読み出し開始コマンドＣＭＤが送られ、その後チップセレクト信号ＣＳがハイの期間に、駆動ＬＳＩ５０ＡからシリアルデータバスＳＩＯ０〜ＳＩＯ３へ読み出しを開始する先頭アドレスを指定するアドレスデータＡＤＲが送られる。
【００２０】
すると、高速シリアルＩ／Ｆフラッシュメモリ４０Ａは高速読み出しモードに設定され、アドレスデータＡＤＲで指定された先頭アドレスを逐次インクリメント（あるいはデクリメント）しながら、シリアルクロックＳＣＫに基づいて、各アドレスに対応した補正データを読み出し、シリアルデータバスＳＩＯ０〜ＳＩＯ３に出力する。こうして、高速シリアルＩ／Ｆフラッシュメモリ４０Ａに記憶された補正データは、シリアルデータバスＳＩＯ０〜ＳＩＯ３を介して駆動ＬＳＩ５０Ａに転送される。
【００２１】
次に、高速シリアルＩ／Ｆフラッシュメモリ４０Ａから駆動ＬＳＩ５０Ａへの補正データの転送フォーマットについて説明する。まず、第１の転送フォーマットについて、図４の有機ＥＬ表示パネル３００の画素配列、図５のタイミング図を参照して説明する。この有機ＥＬ表示パネル３００は白、青、緑、赤の４色の画素を備えており、その配列は、図４に示すように、各行について、左から第１の白色画素Ｗ１、第１の青色画素Ｂ１、第１の緑色画素Ｇ１、第１の赤色画素Ｒ１、第２の白色画素Ｗ２、第２の青色画素Ｂ２、第２の緑色画素Ｇ２、第２の赤色画素Ｒ２、・・・がこの順番で配列されている。各画素の構成は図８に示したものと同様であり、画素選択用ＴＦＴ１３、有機ＥＬ素子１４及びこの有機ＥＬ素子１４を駆動する駆動用ＴＦＴ１５、表示データＶｓｉｇを一時的に保持する保持容量１６を備えている。
【００２２】
この有機ＥＬ表示パネル３００では、白色発光の有機ＥＬ素子１４が各画素で使用され、青色、緑色、赤色の画素を構成するために、それぞれの色のカラーフィルターを画素毎に形成している。これら３原色の画素に加えて、白色の画素を設けているのは有機ＥＬ表示パネル３００の表示画面１０の輝度を高く確保するためである。
【００２３】
各画素に対応した補正データのデータ幅を８ビットとすると、補正データは（Ｄ０，Ｄ１，Ｄ２、Ｄ３，Ｄ４，Ｄ５，Ｄ６，Ｄ７）という８ビットデータで表される。ここで、Ｄ０〜Ｄ７は「０」又は「１」である。Ｄ０は最下位ビット、Ｄ７は最上位ビットということになる。図５に示すように、第１の転送フォーマットでは、各色の画素に対応した補正データの（Ｄ４，Ｄ０）がシリアルデータバスＳＩＯ０に割り当てられ、（Ｄ５，Ｄ１）がシリアルデータバスＳＩＯ１に割り当てられ、（Ｄ６，Ｄ２）がシリアルデータバスＳＩＯ２に割り当てられ、（Ｄ７，Ｄ３）がシリアルデータバスＳＩＯ３に割り当てられている。
【００２４】
そして、シリアルクロックＳＣＫの立ち上がり及び立ち下がりの両方のエッジに基づいて、高速シリアルＩ／Ｆフラッシュメモリ４０ＡからそれぞれのシリアルデータバスＳＩＯ０〜ＳＩＯ３に上述のフォーマットで補正データのビットデータが出力される。
【００２５】
さらに詳しく言えば、１回の転送サイクルで、第１の白色画素Ｗ１に対応した８ビットの補正データ（Ｄ０〜Ｄ７）が２ビットずつ連続してシリアルデータバスＳＩＯ０〜ＳＩＯ３に出力され、次に、第１の青色画素Ｂ１に対応した８ビットの補正データ（Ｄ０〜Ｄ７）が２ビットずつ連続してシリアルデータバスＳＩＯ０〜ＳＩＯ３に出力され、次に、第１の緑色画素Ｇ１に対応した８ビットの補正データ（Ｄ０〜Ｄ７）が２ビットずつ連続してシリアルデータバスＳＩＯ０〜ＳＩＯ３に出力され、次に、第１の赤色画素Ｒ１に対応した８ビットの補正データ（Ｄ０〜Ｄ７）が２ビットずつ連続してシリアルデータバスＳＩＯ０〜ＳＩＯ３に出力される。（以下、同様）すなわち、有機ＥＬ表示パネル３００のＷ１，Ｂ１，Ｇ１，Ｒ１、Ｗ２，Ｂ２，Ｇ２，Ｒ２，・・という１ライン分の画素配列に対応して補正データが駆動ＬＳＩ５０Ａに順次転送される。
【００２６】
駆動ＬＳＩ５０Ａに転送された各画素に対応した補正データは対応する入力画像データと合成され、表示データＶｓｉｇとして有機ＥＬ表示パネル３００に順次出力される。これにより、補正された表示データＶｓｉｇはデータ線１２と通して、１ラインのＷ１，Ｂ１，Ｇ１，Ｒ１、Ｗ２，Ｂ２，Ｇ２，Ｒ２，・・の各画素に１水平期間をかけて供給される。そして、次の転送サイクルでは、同様の補正データの転送が繰り返され、有機ＥＬ表示パネル３００上の次のラインについて、補正された表示データＶｓｉｇが供給される。以下は、最後のラインまで上記の動作が繰り返され、１画面分の表示が行われる。
【００２７】
しかしながら、上述の第１の転送フォーマットでは、画素毎に補正データが異なるため、シリアルデータバスＳＩＯ０〜ＳＩＯ３に出力される補正データのトグル率が高くなり、シリアルデータバスＳＩＯ０〜ＳＩＯ３を駆動する高速シリアルＩ／Ｆフラッシュメモリ４０Ａの消費電力が大きいという問題がある。
【００２８】
そこで、補正データの規則性を利用して転送フォーマットを工夫することにより、シリアルデータバスＳＩＯ０〜ＳＩＯ３に出力される補正データのトグル率の低減を図り、高速シリアルＩ／Ｆフラッシュメモリ４０Ａの消費電力を低減した。そのような第２の転送フォーマットは、図６に示すように、シリアルデータバスＳＩＯ０〜ＳＩＯ３の中の１本のシリアルデータバスＳＩＯ３に８ビットの補正データＤ０〜Ｄ７の上位２ビットのデータ（Ｄ７，Ｄ６）を割り当て、そのシリアルデータバスＳＩＯ３について、これらのデータ（Ｄ７，Ｄ６）が連続して出力するような転送フォーマットを採用した。シリアルデータバスＳＩＯ２については、（Ｄ５，Ｄ４）、シリアルデータバスＳＩＯ１については、（Ｄ３，Ｄ２）、シリアルデータバスＳＩＯ０については、（Ｄ１，Ｄ０）が割り当てられる。
【００２９】
一般に、補正データの上位２ビットのデータ（Ｄ７，Ｄ６）は使用率が低く、両方とも「０」の可能性が高い。したがって、上述の第２の転送フォーマットによれば、シリアルデータバスＳＩＯ３については、補正データのトグル率を非常に小さくすることができる。これにより高速シリアルＩ／Ｆフラッシュメモリ４０Ａの消費電力を大幅に低減することができる。本発明者の実験によれば、第２の転送フォーマットは第１の転送フォーマットに比べて高速シリアルＩ／Ｆフラッシュメモリ４０Ａの消費電力は２０％に低減することができた。
【００３０】
次に、第３の転送フォーマットは、有機ＥＬ表示パネル３００の中で隣接した同色の画素に対応した補正データの同位ビットデータを各シリアルデータバスＳＩＯ０〜ＳＩＯ３に連続して出力するようにしたものである。図７の例では、Ｗ１，Ｂ１，Ｇ１，Ｒ１，Ｗ２，Ｂ２，Ｇ２，Ｒ２という８画素を１グループにまとめて管理している。そして、隣接する同色の画素、すなわち、Ｗ１とＷ２、Ｂ１とＢ２、Ｇ１とＧ２、Ｒ１とＲ２に対応する補正データは同じか、その差が小さい確率が高いことを利用し、同位ビットデータを各シリアルデータバスＳＩＯ０〜ＳＩＯ３に連続して出力するようにした。例えば、Ｗ１とＷ２については、シリアルデータバスＳＩＯ３に、Ｗ１に対応した最上位ビットデータＤ７とＷ２に対応した最上位ビットデータＤ７とを連続して出力し、シリアルデータバスＳＩＯ２に、Ｗ１に対応したビットデータＤ６とＷ２に対応したビットデータＤ６とを連続して出力する。これにより、シリアルデータバスＳＩＯ０〜ＳＩＯ３に出力される補正データのトグル率が低減され、高速シリアルＩ／Ｆフラッシュメモリ４０Ａの消費電力が低減される。
【００３１】
また、Ｗ１，Ｂ１，Ｇ１，Ｒ１，Ｗ２，Ｂ２，Ｇ２，Ｒ２の８画素に対応した補正データのそれぞれについて、上位４ビット（Ｄ７，Ｄ６，Ｄ５，Ｄ４）の第１のデータ群と、下位４ビット（Ｄ３，Ｄ２，Ｄ１，Ｄ０）の第２のデータ群に分けて、まず、最初に第１のデータ群を出力し、次に、第２のデータ群を出力するようにした。第１のデータ群については、上位２ビットのデータ（Ｄ７，Ｄ６）を含み、これらのデータは「０」である確率が高い。したがって、シリアルデータバスＳＩＯ２及びＳＩＯ３のトグル率が低くなり、更に高速シリアルＩ／Ｆフラッシュメモリ４０Ａの消費電力が低減される。
【００３２】
本発明者の実験によれば、第３の転送フォーマットは第１の転送フォーマットに比べて高速シリアルＩ／Ｆフラッシュメモリ４０Ａの消費電力は３０％〜３５％に低減することができた。なお、第３の転送フォーマットにおいて、隣接する同色の２つの画素（例えばＷ１とＷ２）に対応する補正データを１つのグループにまとめているが、隣接する同色の３つの画素（例えばＷ１とＷ２とＷ３）に対応する補正データを１つのグループにまとめて転送を行ってもよい。
【００３３】
また、上述の実施形態では、第１，第２，第３の転送フォーマットにおいて、有機ＥＬ表示パネル３００がＷＢＧＲ（白、青、緑、赤）の４色の画素で構成されている場合について説明したが、これに限らず、有機ＥＬ表示パネル３００がＷ（白）を除いた、ＲＧＢ（赤、緑、青）の３原色の画素で構成されている場合にも、同様の転送フォーマットを使用することができる。
【００３４】
また、上述の実施形態では、高速シリアルＩ／Ｆフラッシュメモリ４０Ａを用いて、８ビットの補正データをシリアルデータバスＳＩＯ０〜ＳＩＯ３にシリアルに出力しているが、パラレルＩ／Ｆフラッシュメモリを用いて、８ビットの補正データを８ビットのパラレルデータバスにパラレルに出力するシステムにおいても、同様にして補正データのトグル率（データ反転率）を低減して、メモリの消費電力を低減することができる。なお、上述の実施形態の第１乃至第３の転送フォーマットは、あくまで例示したものであり、本発明の趣旨に従って、これ以外の転送フォーマットも考えられる。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施形態に係る表示システムのシステム図である。
【図２】図１における高速シリアルＩ／Ｆフラッシュメモリ４０Ａのシステム図である。
【図３】高速シリアルＩ／Ｆフラッシュメモリ４０Ａの動作タイミング図である。
【図４】有機ＥＬ表示パネル３００の画素配列を示す図である。
【図５】第１の転送フォーマットを説明するタイミング図である。
【図６】第２の転送フォーマットを説明するタイミング図である。
【図７】第３の転送フォーマットを説明するタイミング図である。
【図８】有機ＥＬ表示パネル３００の等価回路図である。
【図９】従来の表示システムのシステム図である。
【符号の説明】
【００３６】
１０  表示画面    １１  ゲート信号線    １２  データ線
１３  画素選択用ＴＦＴ    １４  有機ＥＬ素子    １５駆動用ＴＦＴ
１６  保持容量  ２０  水平駆動回路    ３０  垂直駆動回路
４０Ａ  高速シリアルＩ／Ｆフラッシュメモリ    ５０Ａ  駆動ＬＳＩ
４２Ａ  合成回路    ＳＩＯ０〜ＳＩＯ３  シリアルデータバス
【図１】
2007086678.tif 000003
【図２】
2007086678.tif 000004
【図３】
2007086678.tif 000005
【図４】
2007086678.tif 000006
【図５】
2007086678.tif 000007
【図６】
2007086678.tif 000008
【図７】
2007086678.tif 000009
【図８】
2007086678.tif 000010
【図９】
2007086678.tif 000011