【事件の表示】
　平成３年特許願第３０９０９４号「半導体記憶装置」拒絶査定に対する審判事件［平成５年６月１１日出願公開、特開平５−１４４２９０］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯、本願発明
　本願は、平成３年１１月２５日の出願であって、その請求項１に係る発明は、平成１４年１０月７日付の手続補正書により補正された明細書及び図面の記載から見て、その特許請求の範囲の請求項１に記載された次のとおりのものと認める。
　「【請求項１】　冗長メモリセルを含むメモリセルアレイと、
　前記メモリセルアレイ中の不良メモリセルのアドレスを記憶する不良メモリセルアドレス記憶部を有し、入力されたアドレスが前記不良メモリセルアドレス記憶部に記憶されたアドレスであるときに前記メモリセルアレイ中の冗長メモリセルを選択する冗長メモリセル選択回路と、
　入力されたアドレスが前記不良メモリセルアドレス記憶部に記憶されたアドレスと異なるときにメモリセルアレイ中の１つのメモリセルを選択するアドレスデコーダと、
　前記アドレスデコーダまたは冗長メモリセル選択回路により選択されたメモリセルに対しデータの書き込みおよびデータの読み出しを行うデータ書き込み・読み出し回路とを備えた半導体記憶装置であって、
　前記データ書き込み・読み出し回路で読み出したデータを外部からのデータ判定用期待値と比較することにより前記読み出したデータの正誤を判定する読み出しデータ判定回路を設け、
　前記読み出しデータ判定回路で誤りと判定されたデータのアドレスを前記冗長メモリセル選択回路の不良メモリセルアドレス記憶部に記憶するようにしたことを特徴とする半導体記憶装置。」
　
２．引用例に記載された発明
　これに対して、原査定の拒絶の理由に引用された特開平３−１６０６９８号公報（以下、「引用例１」という。）には、以下（ａ）〜（ｅ）の事項が記載されている。
（ａ）「本発明はこのような点に鑑みてなされたものであり、その目的とするところは、試験用のテスタを必要とせず、かつ大量のチップを一度に試験できる不揮発性半導体記憶装置を得ることにある。」（第２頁左上欄第１７〜２０行）
（ｂ）「このような目的を達成するために本発明は、任意のアドレスデータを設定するアドレス設定手段と、任意のデータを設定するデータ設定手段と、セルフテスト時のデータの書込み・読出しを制御する書込み・読出し制御手段と、書き込んだデータと読み出したデータとを比較判断する比較判断手段と、この比較判断手段からの出力データが不一致を示しているとき不良メモリのアドレスを記憶する不良アドレス記憶手段と、この不良メモリをどの冗長メモリで救済するかを判断し、不良メモリ記憶手段からの出力データにより冗長メモリと不良メモリとを電気的に置き換える置換え手段と、置換えのためのアドレスデータを不揮発に記憶する置換え記憶手段と、通常のアドレスデータが不良メモリのアドレスを示すデータであるときメモリアクセスのアドレスデータを置き換えのための冗長メモリのアドレスデータに切り換えるアドレス切換手段とを設けるようにしたものである。」（第２頁右上欄第２〜１９行）
（ｃ）「はじめにアドレスカウンタ１２、１３および不良アドレス記憶ラッチ２２をリセットする（第２図のステップ３０）。次に、書込みデータ設定回路２０から、ＤＱバッファ１４、コンパレータ２１へ書込みデータ（たとえばオール”１”）をセットする（第３図のステップ４１）。次に、セットしたデータをリダンダンシー書込み・読出しコントロール回路１１ａで発生したコントロール信号（／ＣＥ、／ＷＥ）をもとにページ書込みする（ステップ４２）。この時、コラムアドレスのインクリメントはＹカウンタ１２で行なう。書込み後に、Ｙカウンタ１２をリセットし、Ｙカウンタ１２の指定したカラムアドレスのデータを読み出す（ステップ４３）。この時のコントロール信号（／ＣＥ、／ＯＥ）はリダンダンシー書込み・読出しコントロール回路１１ａで発生する。読み出したデータと先にセットした書込みデータとをコンパレータ２１で比較する（ステップ４４）。エラーが検出されればコンパレータ２１がフラグを出力し、そのときのカラムアドレスを不良アドレス記憶ラッチ２２がラッチする（ステップ４５）。この動作をＹカウンタ（カラム方向）をインクリメントしながら（ステップ４６、４７）１ページ分の全バイト（１ワード線分）に対して行なう。次に、書込みデータを別のデータ（たとえばオール”０”）にかえて（ステップ４８）エラーチェックする。このようにして、あるページ（ワード線）に対して多種のデータパターンでエラーチェックを行なう。その結果、もしエラーが検出されれば、その不良カラムアドレスを不良アドレス記憶ラッチ２２に記憶する。以上述べた動作を全ロウアドレスについて行なう（ステップ４９、５０）。つまり、一度でも不良と判定されれば、そのロウアドレスａ１、カラムアドレスａ２は不良アドレスとして不良アドレス記憶ラッチ２２に記憶される。」（第３頁右上欄第１０行〜同頁右下欄第５行）
（ｄ）「次に、スペア置換えについて説明する。スペア使用判断回路２３は、リダンダンシー書込み・読出しコントロール回路１１ａからの置換え起動信号ａの入力により、スペア置換えの動作を開始する。そして、不良アドレス記憶ラッチ２２の情報がスペア使用判断回路２３に出力され、スペア使用判断回路２３は、効率よく不良アドレスを救済するように判断し、不良を救済するために必要なスペア数を求める。さらに、必要なスペア数と、使用できるスペア数を比較、全不良が救済できる場合は、置き換えるスペアアドレスを不揮発性ラッチ１９ａ、１９ｂへ出力し、そのアドレスをラッチし、アドレスの置換えを行なう（第２図のステップ３２、３３）。この時、その他、アドレス置換えに必要な情報も不揮発性ラッチ１９ａにラッチする。」（第３頁右下欄第６行〜第４頁左上欄第１行）
（ｅ）「通常時のチップからの読出しはアクセスされたアドレスデータｃと不揮発性ラッチ１９ａ、１９ｂに蓄えたアドレスデータとをアドレス切換判断回路２８ａ、２８ｂが比較し、一致すれば、Ｘデコーダ１６へスペアロウアドレス、Ｙデコーダ１７へスペアカラムアドレスを出力して、スペアアドレスについて読出しを行なう。書込みについても同様である。」（第４頁左上欄第５〜１２行）
　上記（ｄ）の「アドレスの置換え」のためには「置き換えるスペアアドレス」の他に置き換えられる「不良アドレス」の情報も必要であるから、「不揮発性ラッチ１９ａ、１９ｂ」が「その他、アドレス置換えに必要な情報」として「不良アドレス」の情報もラッチすることは明らかである。
　したがって、上記（ａ）〜（ｅ）の記載事項及び図面の記載から、引用例１には、
　冗長メモリセルを含むメモリアレイ１８と、
　メモリアレイ１８の不良メモリセルの不良アドレスと該不良メモリセルと置き換える冗長メモリセルのスペアアドレスとを記憶する不揮発性ラッチ１９ａ、１９ｂと、
　入力されたアドレスが不揮発性ラッチ１９ａ、１９ｂに記憶された不良メモリセルの不良アドレスであるときに該不良メモリセルと置き換える冗長メモリセルのスペアアドレスを出力するアドレス切換判断回路２８ａ、２８ｂと、
　入力されたアドレスが不揮発性ラッチ１９ａ、１９ｂに記憶された不良メモリセルの不良アドレスと異なるときに該入力されたアドレスに基づいてメモリアレイ１８中の１つのメモリセルを選択し、入力されたアドレスが不揮発性ラッチ１９ａ、１９ｂに記憶された不良メモリセルの不良アドレスであるときにアドレス切換判断回路２８ａ、２８ｂが出力した冗長メモリセルのスペアアドレスに基づいてメモリアレイ１８中の冗長メモリセルを選択するアドレスデコーダ１６、１７と、
　選択されたメモリセルに対しデータの書き込み及びデータの読み出しを行うセンスアンプ２７とＥＣＣ回路１５とＤＱバッファ１４とを備えた不揮発性半導体記憶装置であって、
　センスアンプ２７とＥＣＣ回路１５とで読み出したデータを書込みデータ設定回路２０で設定した書込みデータと比較して読み出したデータのエラーを検出するコンパレータ２１を設け、
　コンパレータ２１でエラーが検出されたデータのメモリセルのアドレスを不揮発性ラッチ１９ａ、１９ｂに不良メモリセルの不良アドレスとして記憶する不揮発性半導体記憶装置（以下、「引用例１に記載された発明」という。）
が記載されていると認められる。
　同じく引用された特開平１−２８２７９９号公報（以下、「引用例２」と言う。）には、「本発明は大容量の半導体記憶装置（以下、メモリＬＳＩと称する）内部の回路構成に関し、特にこのメモリＬＳＩの機能検査を簡便にするための回路構成に関するものである。」（第１頁左下欄第１４〜１７行）、「また、４１は期待値を与えるための信号ライン、４２はメモリＬＳＩ２１の動作状態の切り替えのための信号ライン（必要な場合にのみ使用）である。」（第４頁左上欄第１２〜１５行）、「以上のように本発明は、半導体記憶装置の出力期待データを保持する第１の記憶回路と、半導体記憶装置の記憶部からの出力データを第１の記憶回路に保持された期待データと比較する比較回路と、この比較回路による比較結果を保持する第２の記憶回路とを半導体記憶装置の内部に備えたことにより、メモリセルアレイからの読み出しデータとメモリＬＳＩの期待値との比較およびこの比較結果の保持はメモリＬＳＩ内部の簡単な回路によって行われる。このため、従来使用していた高価なテスタは不要となり、しかも、多数個のメモリＬＳＩを一括して同時に、かつ、低コストにて検査を行えるという効果を有する。」（第４頁右上欄第４〜１６行）と記載されており、これらの記載事項及び図面の記載から、引用例２には、
　半導体記憶装置において、外部から与えられる出力期待データと半導体記憶装置の出力データとを半導体記憶装置内部の比較回路により比較して検査を行うこと
が記載されていると認められる。
　
３．本願発明と引用例に記載された発明との対比
　本願の請求項１に係る発明（以下、「前者」という。）と引用例１に記載された発明（以下、「後者」という。）とを対比すると、
　後者の「メモリアレイ１８」は、前者の「メモリセルアレイ」に相当し、
　後者の「不揮発性ラッチ１９ａ、１９ｂ」の不良メモリセルの不良アドレスを記憶する部分は、前者の「不良メモリセルアドレス記憶部」に相当し、
　後者の「該不良メモリセルと置き換える冗長メモリセルのスペアアドレスを出力する」も、前者の「前記メモリセルアレイ中の冗長メモリセルを選択する」も、共に、前記メモリセルアレイ中の冗長メモリセルを選択するための動作ということができ、
　後者の「不揮発性ラッチ１９ａ、１９ｂ」と「アドレス切換判断回路２８ａ、２８ｂ」とで、前者の「冗長メモリセル選択回路」と、冗長メモリセル選択のための回路として共通し、
　後者の「センスアンプ２７」と「ＥＣＣ回路１５」と「ＤＱバッファ１４」とで、前者の「データ書き込み・読み出し回路」に相当し、
　後者の「不揮発性半導体記憶装置」は、前者の「半導体記憶装置」と、半導体記憶装置として共通し、
　後者の「書き込みデータ」は、前者の「データ判定用期待値」に相当し、
　後者の「エラーを検出するコンパレータ」は、前者の「正誤を判定する読み出しデータ判定回路」と、正誤を判定する読み出しデータ判定回路として共通している。
　したがって、両者は、
　冗長メモリセルを含むメモリセルアレイと、
　前記メモリセルアレイ中の不良メモリセルのアドレスを記憶する不良メモリセルアドレス記憶部を有し、入力されたアドレスが前記不良メモリセルアドレス記憶部に記憶されたアドレスであるときに前記メモリセルアレイ中の冗長メモリセルを選択するための動作を行う冗長メモリセル選択のための回路と、
　入力されたアドレスが前記不良メモリセルアドレス記憶部に記憶されたアドレスと異なるときにメモリセルアレイ中の１つのメモリセルを選択するアドレスデコーダと、
　選択されたメモリセルに対しデータの書き込みおよびデータの読み出しを行うデータ書き込み・読み出し回路とを備えた半導体記憶装置であって、
　前記データ書き込み・読み出し回路で読み出したデータをデータ判定用期待値と比較することにより前記読み出したデータの正誤を判定する読み出しデータ判定回路を設け、
　前記読み出しデータ判定回路で誤りと判定されたデータのアドレスを前記冗長メモリセル選択回路の不良メモリセルアドレス記憶部に記憶するようにした半導体記憶装置
である点で一致し、以下の点で相違している。
［相違点１］
　入力されたアドレスが不良メモリセルアドレス記憶部に記憶されたアドレスであるときに、前者は、冗長メモリセル選択回路が冗長メモリセルを選択するのに対して、後者は、冗長メモリセル選択のための回路が冗長メモリセルのアドレスを出力し、該出力されたアドレスに基づいてアドレスデコーダが冗長メモリセルを選択する点。
［相違点２］
　前者のデータ判定用期待値が、半導体記憶装置外部からのデータであるのに対して、後者のデータ判定用期待値は、半導体記憶装置内部の書込みデータ設定回路で設定されるデータである点。
　
４．当審の判断
　［相違点１］について検討する。
　半導体記憶装置において、冗長メモリセルを選択するのに冗長メモリセル選択専用のデコーダにより選択することが周知であるから（例えば特開昭５９−７１１９９号公報特に第１図とその説明、特開平１−２１３８９３号公報特に第６図とその説明を参照されたい。）、後者において、冗長メモリ選択のための回路に冗長メモリセル選択専用の選択回路を設けて冗長メモリセル選択回路として、入力されたアドレスが不良メモリアドレス記憶部に記憶されたアドレスであるときに、冗長メモリセル選択回路が冗長メモリセルを選択するようにすることは、当業者が容易になし得たことである。
　［相違点２］について検討する。
　引用例２に、半導体記憶装置において、外部から与えられる出力期待データと半導体記憶装置の出力データとを半導体記憶装置内部の比較回路により比較して検査を行うことが記載されており、「従来使用していた高価なテスタは不要となり、しかも、多数個のメモリＬＳＩを一括して同時に、かつ、低コストにて検査を行える」（第４頁右上欄第１３〜１６行）という効果は後者の「試験用のテスタを必要とせず、かつ大量のチップを一度に試験できる不揮発性半導体記憶装置を得る」（第２頁左上欄第１８〜２０行）という課題と矛盾しないものであるから、後者において、上記引用例２に記載された事項を適用して、データ判定用期待値を、半導体記憶装置外部からのデータとすることは、当業者が容易になし得たことである。
　
５．まとめ
　以上のとおりであるので、本願の請求項１に係る発明は、引用例１、２に記載された発明及び周知の技術手段に基いて、当業者が容易に発明をすることができたものと認められるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。