【事件の表示】
　平成　６年特許願第５０８２２１号「雑音を低減した高速メモリセンス増幅器」拒絶査定に対する審判事件［平成　６年　３月３１日国際公開、ＷＯ９４／０７２４３、平成　８年　２月２７日国内公表、特表平　８−５０１８９５］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１.手続の経緯、本願発明
　本願は、平成５年９月１３日（パリ条約による優先権主張１９９２年９月２１日、米国）の出願であって、その請求項１に係る発明（以下、「本願発明」という。）は、平成１４年８月５日付けの手続補正書によって補正された明細書及び図面の記載からみて特許請求の範囲の請求項１に記載された次のとおりのものと認める。
「半導体メモリのためのデータ読出回路であって、
　前記半導体メモリの選択されたメモリセルから記憶されたデータビットを読出しかつ出力信号を発生する読出手段を含み、前記読出手段は、第１のセンス増幅器を含み、前記第１のセンス増幅器は、前記メモリセルに結合されかつ前記第１のセンス増幅器に接続された導電線の電流に応答し、前記第１のセンス増幅器は、前記電流と第１のしきい値電流レベルとの関係に対応する電圧の出力信号を発生し、前記データ読出回路はさらに
　データ読出動作の間に雑音グリッチ発生条件を検知しかつ前記条件を表わす制御信号を発生する検知手段を含み、前記検知手段は、前記導電線の前記電流に応答する第２のセンス増幅器を含み、前記導電線は、前記第２のセンス増幅器と前記第１のセンス増幅器とに接続され、前記第２のセンス増幅器は、前記電流と第２のしきい値電流レベルとの関係に対応する電圧の制御信号を発生し、前記第２のしきい値電流レベルは、前記第１のしきい値電流レベルより低く、前記データ読出回路はさらに前記制御信号を受けるように前記第２のセンス増幅器に接続され、予め定められた持続時間の制御パルスを発生するための発生手段と、
　前記雑音グリッチ発生条件が示されるときにはいつでも予め定められた持続時間の前記制御パルスに応答して前記読出手段からの前記出力信号の伝送を一時的に阻止する手段とを含む、データ読出回路。」
　
２．引用例に記載されている発明
　これに対し、原査定の拒絶の理由に引用した、 特開平１−２７１９９５号公報（平成１年１０月３１日出願公開。以下、「引用例」という。）には、産業上の利用分野及び従来の回路図を示す第３図に関して、次のように記載されている。
（ａ）【産業上の利用分野】
　本発明は、読み出し専用メモリ装置に使用され、回路発生ノイズが少なく安定した読み出しのできるメモリ読出回路に関するものである。（第１頁右下欄第５行〜第８行）
（ｂ）【従来の技術】
　第３図に従来のメモリ読出回路を示す。
Ｎ３、Ｎ’３（Ｎ チャンネル型 ＭＯ（バー）Ｓトランジスタ）はビットライン７、８選択用のトランジスタ、ゲートにはビットライン選択用デコーダの出力信号Ｃ、Ｃ’が印加されている。
　Ｎ４、Ｎ’４、Ｎ５、Ｎ’５（Ｎチャンネル型ＭＯ（バー）Ｓトランジスタ）はメモリセルトランジスタ、ゲートにはワードライン選択用デコーダの出力信号ＷＬ、Ｗ’Ｌが印加されている。
　Ｐ１、Ｐ２(Ｐチャンネル型ＭＯ（バー）Ｓトランジスタ) とＮ１,Ｎ２(Ｎチャンネル型 ＭＯ（バー）Ｓトランジスタ) から成る回路はセンス回路である。Ｐ１はメモリセルトランジスタＮ４、Ｎ’４、Ｎ５、Ｎ’５の電流を検出する機能を持つ。（第１頁右下欄第９行〜第２頁左上欄第５行）
（ｃ）Ｐ１で検出された微少信号は３の増幅器によって１の電源電位、２の接地電位レベルの信号に増幅され、十分な駆動能力を持った出力回路４を経て外部端子に出る。（第２頁左上欄第９行〜同欄第１２行）
　また、本発明の回路図である第１図に関して、以下の記載がなされている。
（ｄ）【作用】       　
　ビットラインが切替り、ビットラインへセンス回路から大電流が供給されると、それをプリチャージ検出回路が検知し、出力回路と増幅回路間に設けられた保持回路を動作させ、出力回路をセンス回路が大電流を供給する以前のデータ状態にホールドすると同時に増幅回路と出力回路を切り離なす。
　ビットラインの電位が高くなり、センス回路からビットラインへの供給電流が減ると、プリチャージ検出回路がそれを検知し、前記保持回路をＯ（バー）ＦＦにする。同時に増幅回路と出力回路を結合する。　
　センス回路充電時は、出力回路を前データにホールドすると同時に前段回路から切り離し、充電終了時はホールドを解除し出力回路と前段回路を再び結びつけることによって出力回路の無意味な振れを押さえることができる。（第２頁右下欄第１１行〜第３頁左上欄第８行）
（ｅ）【実施例】
　第１図に本発明による実施例を示す。１１のプリチャージ検出回路はＰ６とＮ９、Ｐ５とＮ８、Ｐ４とＮ７、Ｐ３とＮ６の４つのインバータ回路から成る。（Ｐ６、Ｐ５、Ｐ４、Ｐ３…Ｐチャンネル型ＭＯ（バー）Ｓトランジスタ、Ｎ９、Ｎ８、Ｎ７、Ｎ６…Ｎチャンネル型ＭＯ（バー）Ｓとトランジスタ）
　１２は保持回路で、Ｐ９、Ｐ１１、Ｎ１２、Ｎ１３から成るラッチ回路とこのラッチ回路の動作、非動作をつかさどるＰ１０、Ｎ１４とラッチ回路と増幅回路３を切ったり結びつけたりするＰ７、Ｐ８、Ｎ１０、Ｎ１１から成る。（Ｐ７、Ｐ８、Ｐ９、Ｐ１０、Ｐ１１…Ｐチャンネル型ＭＯ（バー）Ｓトランジスタ、Ｎ１０、Ｎ１１、Ｎ１２、Ｎ１３、Ｎ１４…Ｎチャンネル型ＭＯ（バー）Ｓトランジスタ）（第３頁左上欄第９行〜右上欄第４行）
（ｆ）ビットライン８の充電が始まると電流検出用トランジスタのドレイン・ゲート点１０の電位が著しく低下する。
　Ｐ３の能力が増し、１３の電位が立ち上がる。それを受け１５は立ち下がり、１４は立ち上がる。
　Ｐ１０、Ｎ１４が導通状態となり、Ｐ９、Ｐ１１、Ｎ１２、Ｎ１３から成るラッチ回路がＯ（バー）Ｎ状態となり１６、１７の電位がそのまま保持されると同時に、Ｐ７、Ｎ１１が非導通状態となり、ラッチ以後の回路と前段の増幅器の関係が切られる。（第３頁右上欄１５行〜左下欄第５行）
（ｇ）ビットライン８の電位が上がってくると１０も上り１３はＰ３の能力が落ちてくるため下がり始める。それを受け１５は立ち上がり１４は立ち下がる。
　Ｐ１０とＮ１４は非導通となりラッチ回路がＯ（バー）ＦＦとなり、Ｐ７、Ｎ１１が導通状態となりラッチ回路以後の回路と増幅器が結ばれる。（第３頁左下欄第６行〜第１２行）
（ｈ）１０の電位が下がり、プリチャージ検出回路がそれを検知し保持回路をＯＮ状態にするまでの時間は、１０の電位が下がり増幅器の出力が逆方向に振れはじめるまでの時間に比し小さくなければならない。（第３頁左下欄第１３行〜第１７行）
（ｉ）１０の電位が下がり、プリチャージ検出回路がそれを検知し保持回路をＯＦＦにするタイミングは、増幅器の出力が以前のデータ状態に戻った後でなければならない。（第３頁左下欄第１８行〜右下欄第２行）
　上記（ａ）に記載されている「メモリ読出回路」は半導体メモリのためのものであることは明らかである。
　また、上記（ｂ）の「Ｐ１はメモリセルトランジスタＮ４、Ｎ’４、Ｎ５、Ｎ’５の電流を検出する機能を持つ。」という記載及び上記（ｃ）の「Ｐ１で検出された微少信号は３の増幅器によって１の電源電位、２の接地電位レベルの信号に増幅され、十分な駆動能力を持った出力回路４を経て外部端子に出る。」という記載から、引用例に記載されている「増幅回路（３）」は、導電線（回路接点１０）の電流に応答し、前記電流と所定のしきい値電流レベルとの関係に対応する電圧の出力信号を発生していることは明らかである。
　また、上記（ｆ）の「ビットライン８の充電が始まると電流検出用トランジスタのドレイン・ゲート点１０の電位が著しく低下する。Ｐ３の能力が増し、１３の電位が立ち上がる。」という記載から、上記引用例においても、データの読出動作の間にノイズの発生条件を検知し、かつ前記条件を表す制御信号を発生するように構成していることは明らかである。
　したがって、上記引用例に記載されている事項から把握される発明を本願発明の記載形式にそって表現すると、上記引用例には、
　半導体メモリのためのメモリ読出回路であって、
　前記半導体メモリの選択されたメモリセルトランジスタ（例えば、Ｎ４）から記憶されたデータビットを読出しかつ出力信号を発生する読出手段を含み、前記読出手段は、増幅回路（３）を含み、前記増幅回路（３）は、前記メモリセルトランジスタ（例えば、Ｎ４）に結合されかつ前記増幅回路（３）に接続された導電線（回路接点１０）の電流に応答し、前記増幅回路（３）は、前記電流と所定のしきい値電流レベルとの関係に対応する電圧の出力信号を発生し、前記メモリ読出回路はさらに
　データ読出動作の間にノイズ発生条件を検知し、かつ前記条件を表す制御信号を発生する制御信号（回路接点１３）を発生する検知手段を含み、前記検知手段は、前記導電線（回路接点１０）の前記電流に応答するインバータ（Ｐ３、Ｎ６）からなり、前記導電線（回路接点１０）は、前記インバータ（Ｐ３、Ｎ６）と前記増幅回路（３）とに接続され、前記インバータ（Ｐ３、Ｎ６）は、前記電流と所定のしきい値電流レベルとの関係に対応する電圧の制御信号（回路接点１３）を発生し、前記インバータ（Ｐ３、Ｎ６）の方が、前記増幅回路（３）よりも早く前記導電線（回路接点１０）の電位の低下を検出できるように設定され、メモリ読出回路はさらに
　前記制御信号（回路接点１３）を受けるように前記インバータ（Ｐ３、Ｎ６）に接続され、プリチャージ検出回路出力（１４，１５）を発生するための発生手段（Ｐ４、Ｐ５、Ｐ６、Ｎ７、Ｎ８、Ｎ９）と、前記ノイズ発生が生じるときにはいつでも前記プリチャージ検出回路出力（１４，１５）に応答して前記読出手段からの前記出力信号の伝送を一時的に阻止する手段（Ｐ７、Ｎ１１）とを含む、メモリ読出回路、に関する発明（以下、「引用例記載発明」という。）が記載されている。
　
３．本願発明と引用例に記載されている発明との対比
　本願発明と引用例記載発明とを対比すると、引用例記載発明の「メモリ読出回路」及び「選択されたメモリセルトランジスタ（例えば、Ｎ４）」は、その機能からみて、本願発明の「データ読出回路」及び「メモリセル」にそれぞれ相当し、また、引用例記載発明の「増幅回路（３）」は、該「増幅回路（３）」に接続された「導電線（回路接点１０）」の電流に応答し、該電流と所定のしきい値電流レベルとの関係に対応する電圧の出力信号を発生するものであるから、本願発明の「第１のセンス増幅器」に相当し、また、引用例記載発明の「ノイズ」も、当然グリッチ状態にあるといえるから、本願発明の「雑音グリッチ」と同義であり、また、引用例記載発明の「インバータ（Ｐ３、Ｎ６）」は、「導電線（回路接点１０）」の電流に応答し、該電流と所定のしきい値電流レベルとの関係に対応する電圧の制御信号（回路接点１３）を発生するものであるから、本願発明の「第２のセンス増幅器」に相当し、また、引用例記載発明の「プリチャージ検出回路出力（１４，１５）」は、「前記読出手段からの前記出力信号の伝送を一時的に阻止する手段」を制御する信号であるから制御パルスといえる。したがって、両者の発明は共に、
「半導体メモリのためのデータ読出回路であって、
　前記半導体メモリの選択されたメモリセルから記憶されたデータビットを読出しかつ出力信号を発生する読出手段を含み、前記読出手段は、第１のセンス増幅器を含み、前記第１のセンス増幅器は、前記メモリセルに結合されかつ前記第１のセンス増幅器に接続された導電線の電流に応答し、前記第１のセンス増幅器は、前記電流と所定のしきい値電流レベルとの関係に対応する電圧の出力信号を発生し、前記データ読出回路はさらに
　データ読出動作の間に雑音グリッチ発生条件を検知し、かつ前記条件を表す制御信号を発生する制御信号を発生する検知手段を含み、前記検知手段は、前記導電線の前記電流に応答する第２のセンス増幅器を含み、前記導電線は、前記第２のセンス増幅器と前記第１のセンス増幅器とに接続され、前記第２のセンス増幅器は、前記電流と所定のしきい値電流レベルとの関係に対応する電圧の制御信号を発生し、
データ読出回路はさらに
　前記制御信号を受けるように前記第２のセンス増幅器に接続され、制御パルスを発生するための発生手段と、
　前記雑音グリッチ発生条件が示されたときにはいつでも前記制御パルスに応答して前記読出手段からの前記出力信号の伝送を一時的に阻止する手段とを含む、データ読出回路。」である点で一致し、以下の点で相違しているものと認められる。
＜相違点＞
（ａ）本願発明では、「第２のセンス増幅器」のしきい値電流レベルを、「第１のセンス増幅器」のしきい値電流レベルよりも低い値としているのに対して、引用例記載発明では、「インバータ（Ｐ３、Ｎ６）」（本願発明の「第２のセンス増幅器」に相当）の方が、「増幅回路（３）」（本願発明の「第１のセンス増幅器」に相当）よりも早く導電線の電位の低下を検出できるように設定している点。
（ｂ）本願発明では、「制御パルス」が予め定められた持続時間を有しているのに対して、引用例記載発明では、「プリチャージ検出回路出力」（本願発明の「制御パルス」に相当）の持続時間が予め定められていない点。
　
４．相違点についての当審の判断
　そこでまず、上記相違点（ａ）について検討すると、引用例記載発明において、「インバータ（Ｐ３、Ｎ６）」の方が、「増幅回路（３）」よりも早く導電線の電位の低下を検出できるようするために、「インバータ（Ｐ３、Ｎ６）」のしきい値電流レベルを「増幅回路（３）」のしきい値電流レベルよりも低い値とすることは当業者が容易に想到し得る程度のものと認められるから、この相違点は格別なものではない。
　次に、上記相違点（ｂ）について検討すると、従来、電子的なスイッチの開閉によって信号中に含まれる雑音を除去する際に、上記スイッチの開閉を制御する制御信号の持続時間を、除去しようとする雑音の時間幅を考慮して、予め定められた時間とすることは従来周知の技術事項である（もし、必要ならば、実願昭５３−１３８３７号のマイクロフイルム（実開昭５５−５６０４８号公報）又は特開平１−３１４４２１号公報又は特開平２−２８３１２９号公報を参照されたい。）。そして、引用例記載発明においても、上記（ｉ）の記載から、ノイズが発生している間は「プリチャージ検出回路出力」（本願発明の「制御パルス」に相当）を出し続ける必要があることは明らかであるから、引用例に記載されている「プリチャージ検出回路出力（本願発明の「制御パルス」に相当）」の持続時間を予め定められた値として本願発明のように構成することは当業者が容易に想到し得る程度のものと認められる。
　そして、本願発明の奏し得る作用・効果は引用例記載発明及び従来周知の技術事項から当業者が容易に予測し得る程度のものと認められる。
　
５.むすび
　以上のとおりであるから、本願発明は上記引用例記載発明から当業者が容易に想到し得たものと認められるので、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。