(57)【要約】【課題】スパイクノイズ成分を除去し、正確な位置検出信号を生成することができるモータ制御装置を提供する。【解決手段】本発明に係るモータ制御装置は、ブラシレスモータの誘起電圧に、誘起電圧の立ち上がり時に発生する第１スパイクノイズと、誘起電圧の立ち下がり時に発生する第２スパイクノイズとが、規則的に重畳されたブラシレスモータの端子電圧と、しきい値とを比較することによって生成された端子電圧検出信号を入力し、第１及び第２スパイクノイズが発生する規則性にしたがって、端子電圧検出信号から、第１スパイクノイズ及び第２スパイクノイズのエッジをマスクすることにより位置検出信号を生成するスパイクノイズマスク回路と、位置検出信号に基づいて、ブラシレスモータの複数相の固定子巻線の通電相を切り替える制御信号を生成するモータ制御部を有する。【選択図】図７
2012080690.tif 000002
【特許請求の範囲】
【請求項１】
モータの誘起電圧に、前記誘起電圧の立ち上がり時に発生する第１スパイクノイズと、前記誘起電圧の立ち下がり時に発生する第２スパイクノイズとが、規則的に重畳されたモータ端子電圧と、しきい値とを比較することによって生成された端子電圧検出信号を入力し、前記第１及び第２スパイクノイズが発生する規則性にしたがって、前記端子電圧検出信号に現われる第１及び第２スパイクノイズのエッジをマスクすることにより位置検出信号を生成するスパイクノイズマスク回路と、
前記位置検出信号に基づいて、前記モータの複数相の固定子巻線の通電相を切り替える制御信号を生成する駆動信号生成部と、を備えたモータ制御装置。
【請求項２】
前記スパイクノイズマスク回路は、前記規則性にしたがって予め作成された処理手順に基づいて、前記端子電圧検出信号に現われるエッジをマスクするか否か切り替える
請求項１に記載のモータ制御装置。
【請求項３】
前記スパイクノイズマスク回路は、前記第１及び第２スパイクノイズの少なくとも一方のエッジのうち、少なくとも立ち上がりエッジ及び立ち下りエッジのいずれかをマスクすることにより、前記位置検出信号を生成する
請求項１又は２に記載のモータ制御装置。
【請求項４】
前記スパイクノイズマスク回路は、
前記端子電圧検出信号において第１エッジが検出されたことをトリガとして、前記第１及び第２スパイクノイズが発生する規則性に基づいて生成された選択信号を入力し、
前記選択信号に応じて、前記端子電圧検出信号又は前記第１エッジが検出された直後の前記位置検出信号の値であるホールド値のいずれか一方を、前記位置検出信号として出力することで、第１エッジの次に現われる第２エッジをマスクするか否か切り替える
請求項１乃至３のうちいずれか１項に記載のモータ制御装置。
【請求項５】
前記スパイクノイズマスク回路は、最初に前記端子電圧検出信号に現われるエッジをマスクする
請求項４に記載のモータ制御装置。
【請求項６】
前記スパイクノイズ回路は、
前記端子電圧検出信号のエッジ数をカウントするカウンタからカウント数を入力し、前記カウント数が予め設定された第１のカウント数になるとセットされ、前記カウント数が予め設定された第２のカウント数（第２のカウント数は、第１のカウント数と異なる）になるとリセットされるマスク信号を生成するエッジマスク回路と、
前記エッジマスク回路によって生成されたマスク信号に基づいて前記位置検出信号を生成する位置検出信号生成回路と、を備えた
請求項１乃至３のうちいずれか１項に記載のモータ制御装置。
【請求項７】
前記位置検出信号生成回路は、前記エッジマスク回路から出力される前記マスク信号と、前記エッジ検出回路の出力との論理積をとることで前記位置検出信号を生成する
請求項６に記載のモータの制御装置。
【請求項８】
前記スパイクノイズ回路は、更に、前記マスク信号を、前記第３のカウント数（第３のカウント数は、第１及び第２のカウント数と異なる）になるとセットし、前記カウント数が予め設定された第４のカウント数（第４のカウント数は、第１乃至３のカウント数と異なる）になるとリセットする
請求項６又は７に記載のモータの制御装置。
【請求項９】
ブラシレスモータと、
前記ブラシレスモータの複数の固定子巻線の通電相を切り替えるスイッチング素子を備えたインバータと、
請求項１乃至８のうちいずれか１項に記載のモータ制御装置と、を備えたモータシステム。
【請求項１０】
モータの誘起電圧に、前記誘起電圧の立ち上がり時に発生する第１スパイクノイズと、前記誘起電圧の立ち下がり時に発生する第２スパイクノイズとが、規則的に重畳されたモータ端子電圧と、しきい値とを比較することによって生成された端子電圧検出信号を入力し、
前記第１及び第２スパイクノイズが発生する規則性にしたがって、前記端子電圧検出信号に現われる第１及び第２スパイクノイズのエッジをマスクすることにより位置検出信号を生成し、
前記位置検出信号に基づいて、前記モータの複数相の固定子巻線の通電相を切り替える、モータ制御方法。
【請求項１１】
前記規則性にしたがって予め作成された処理手順に基づいて、前記端子電圧検出信号に現われるエッジをマスクするか否か切り替える
請求項１０に記載のモータ制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ブラシレスＤＣモータのセンサレスモータ制御装置及びこれを備えたモータシステムに関し、特に、モータの回転により固定子（ステータ）に発生する誘起電圧に基づいて、回転子（ロータ）の位置を逐次検出し、駆動電流を決定するモータの制御装置及びこれを備えたモータシステムに関する。
【背景技術】
【０００２】
従来より、ロータの位置、回転数に同期した位相、周波数をもつ交流電機子電流を形成し、ステータコイルに給電するブラシレスＤＣモータが広く知られている。ブラシレスＤＣモータには、ロータ位置をモータ端子電圧から推定し、推定されたロータ位置に応じて通電相を切り替えるセンサレス・ブラシレスＤＣモータがある。更に、センサレス・ブラシレスＤＣモータには、アナログ式ロータ位置検出方式と、デジタル式ロータ位置検出方式がある。本発明は、アナログ式ロータ位置検出方式に関するものである。アナログ式ロータ位置検出方式は、モータ端子電圧をＣＲフィルタに通す事により、ＰＷＭ搬送波成分を除去し、フィルタした後の波形と仮想中性点とを比較してロータ位置の推定を行うものである。ここでは、デジタル式の説明は割愛する。
【０００３】
次に、アナログ方式とその課題について説明する。図１は、一般的なアナログ式ロータ位置検出方式のモータ制御回路である。コンパレータ５によって、モータ端子１Ｕからの出力電圧波形（モータ４のコイルから発生した誘起電圧）を、仮想中性点と比較する。コンパレータ５から出力される波形、すなわちＵ相位置検出信号は、図２に示すように、誘起電圧とスパイクノイズの合成波形となる。スパイクノイズは、例えば所定相の相インバータを構成する２つのスイッチング素子の立ち上がりエッジまたは立下りエッジにおいて発生する。
【０００４】
特に、下アーム側のスイッチング素子の立下りエッジにおいて大きな正のスパイクノイズが、上アーム側のスイッチング素子の立下りエッジにおいて大きな負のスパイクノイズが発生する。そのため、ロータの位置検出を行うためには、Ｕ相位置検出信号から、位置検出に不要なこれらのスパイクノイズ成分を除去する必要がある。
【０００５】
ここで、スパイクノイズの発生原理を、図３乃至図５を用いて説明する。図３では、Ｕ−相がオンした状態の電流経路が実線矢印によって示されている。図３において、モータが回転している状態では、モータ端子１Ｕには、逆起電力が励起されている。図４では、Ｕ−相がオフした場合の電流経路が実線矢印及び点線矢印によって示されている。また、図３の状態から図４の状態に切り替わるときの、モータ端子１Ｕの電圧及びＵ相位置検出信号が、図５に示されている。
【０００６】
図４において、Ｕ−相がオフした瞬間のタイミング、すなわち転流のタイミングが、図５のタイミングＡである。タイミングＡでは、図４の点線矢印に示すように、電流は瞬時遮断されず、コイルに励起された逆起電力による回生電流が、ＦＥＴダイオードを介して流れる。回生電流の終了後、タイミングＢでは、図４の実線矢印で示すような誘起電圧成分のみが表れる。回生電流が流れることにより短時間に発生する電圧パルスを、スパイクノイズという。
【０００７】
ブラシレスＤＣモータは、ブラシを有するＤＣモータと違い、ロータの回転制御をするには内部の永久磁石の位置を検出し、モータへの３相駆動電圧（電流）を制御する必要がある。この位置検出を行う代表的なセンサとしては、ホールセンサ、エンコーダ、リゾルバ等があるが、一般家電などでは、コスト面でホールセンサを選択する場合が多い。しかし、ホールセンサは、高温、高圧では使用できず、コンプレッサ用途には使用できないことから、センサレス制御が必須となっている。
【０００８】
センサレス制御においては、センサを設ける代わりに、誘起電圧を検出してロータの位置を検出する。上述したように、アナログ式ロータ位置検出方式では、誘起電圧にスパイクノイズが重畳されて検出されてしまい、転流（スイッチ素子切り替え）直後は、電流の切断によりコイルに発生する逆起電圧によって、ＦＥＴのダイオードを介して回生電流が流れるため、開放相に誘起電圧が表れない。そのため、回生電流が流れている期間（スパイクノイズ）では、コンパレータから出力された信号を、位置検出信号として認識しないようにしなければならない。
【０００９】
スパイクノイズを除去する手法の１つとしては、ＣＰＵにおいて、誘起電圧以外の区間を無効にするソフト上の処理を行う手法がある。しかしながら、ソフト処理においては、コンパレータ出力がＨレベルの時にコンパレータ出力を無効とするか、Ｌレベルの時にコンパレータ出力を無効にする、若しくは、両方の場合にコンパレータ出力を無効にする処理を行うため、ソフト処理が複雑になり、ＣＰＵにとって大きな負荷となる。また、誘起電圧以外の区間（時間）のノイズは、モータに流れる電流の大きさに依存するため一定ではない。そのため、モータ全ての回転領域に対して評価を十分に行うか、若しくは、モータに流れる電流を電流センサで検出し、有効な区間を計算する必要がある。
【００１０】
このような問題点を解決する方法として、スパイクノイズを除去する他の手法が特許文献１（図１）に開示されている。図６に示すように、特許文献１に開示されたブラシレスモータ制御装置は、Ｕ、Ｖ、Ｗ相の誘起電圧を検出するための誘起電圧サンプリング部品１２１（抵抗分圧回路）と、誘起電圧サンプリング部品１２１から出力された誘起電圧信号を積分する擬似誘起電圧検出部品１２３（ローパスフィルタ）と、擬似誘起電圧検出部品１２３から出力された擬似誘起電圧信号と中性電位を比較するパルス位置信号検出部１２５（コンパレータ）を備えている。
【００１１】
回転位置検出回路１２から出力された回転パルス位置信号は、マイコン１４に入力され、マイコン１４において、回転パルス位置信号に基づき転流信号が生成される。マイコン１４により生成された転流信号は、ドライバ回路１３を介してインバータ回路部１１に出力される。これにより、インバータ回路部１１に設けられたスイッチング素子１１ａ〜１１ｆによる転流動作によって、固定子巻線Ｕ、Ｖ、Ｗに順次電流が流れる。固定子巻線Ｕ、Ｖ、Ｗに順次電流が流れることにより、駆動磁界が生じ、この駆動磁界によって回転子２が回転する。
【００１２】
特許文献１では、所定相の相インバータを構成する２つのスイッチング素子のターンオフ側の切り替えタイミングから所定期間だけ、所定相の端子電圧を、所定の電圧に切り替えることによりスパイクノイズを低減している。具体的には、スパイクノイズを含む所定相のスイッチング素子のターンオフ（立下りエッジ）又はターンオン時（立ち上げエッジ）の開始時、又は、その直前（スイッチング素子の切り替えタイミングをわずかに遅延させればよい）から所定時間だけ、端子電圧をホールドしている。
【００１３】
より具体的な構成としては、他相の立ち上がり開始時及びたち下がり開始時に、単純なアナログマルチプレクサ（アナログ切り替え回路）によって、所定相の端子電圧を、他相の端子電圧に切り替えている。この構成により、特許文献１に係る手法では、単純なサンプルホールド回路によってスパイクノイズの低減を実現している。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００２−１１９０８４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
しかしながら、特許文献１に開示されたモータ制御装置においては、端子電圧をホールドする時間を一定として、誘起電圧以外の区間を除去しているため、スパイクノイズを的確に除去しているとはいえない。すなわち、スパイクノイズの発生時間よりも、設定されたホールド時間が短ければ、スパイクノイズのエッジを誘起電圧のエッジとして誤検出してしまうおそれがある。また、逆に、スパイクノイズの発生時間よりも設定されたホールド時間が長ければ、検出すべき誘起電圧のエッジ検出に遅延が生じ、正確に誘起電圧のエッジを検出することができない。本来であれば、正確にロータの位置検出を行うためには、検出結果が不安定となる時間間隔で除去処理を行うのではなく、誘起電圧信号のエッジをセンシングする方が、スパイクノイズを除去するためには直接的な方法である。
【００１６】
この問題を解決する手法としては、前述のようにＣＰＵにおいて、誘起電圧以外の区間をノイズフィルタに除去する方法が有効である。しかしながら、誘起電圧以外の区間（時間）に発生するノイズ幅は、モータの回転数（モータへ流れている電流量）に依存するため、数ｕＳから数ｍＳものまである一方、ノイズフィルタ（アナログフィルタやディジタルフィルタ）は、ある決まった時間（幅）を除去する機能しか有さない。そのため、前述したように、全てのノイズをノイズフィルタによって除去することは困難であり、また、ノイズフィルタの除去時間を大きくすると、入力信号に対する遅延時間も大きくなるので、モータの回転数を上げることができないとう問題がある。
【課題を解決するための手段】
【００１７】
本発明に係るモータ制御装置の一態様は、モータの誘起電圧に、前記誘起電圧の立ち上がり時に発生する第１スパイクノイズと、前記誘起電圧の立ち下がり時に発生する第２スパイクノイズとが、規則的に重畳されたモータ端子電圧と、しきい値とを比較することによって生成された端子電圧検出信号を入力し、前記第１及び第２スパイクノイズが発生する規則性にしたがって、前記端子電圧検出信号に現われる第１及び第２スパイクノイズのエッジをマスクすることにより位置検出信号を生成するスパイクノイズマスク回路と、前記位置検出信号に基づいて、前記モータの複数相の固定子巻線の通電相を切り替える制御信号を生成する駆動信号生成部と、を備えたことを特徴とする。
【００１８】
本発明に係るモータ制御装置の一態様によれば、第１及び第２スパイクノイズが発生する規則性にしたがって、端子電圧検出信号から第１及び第２スパイクノイズのエッジをマスクすることによって、除去すべき第１及び第２スパイクノイズ成分を端子電圧検出信号から直接的にマスク（排除）し、位置検出信号を生成することができる。
【００１９】
また、本発明に係るモータシステムの一態様は、ブラシレスモータと、前記ブラシレスモータの複数の固定子巻線の通電相を切り替えるスイッチング素子を備えたインバータと、上記のモータ制御装置と、を備えることを特徴とする。
【００２０】
本発明に係るモータシステムの一態様によれば、スパイクノイズ成分が除去された位置検出信号に基づいて、ブラシレスモータが駆動制御されるため、モータの駆動効率を向上させることができる。
【００２１】
また、本発明に係るモータ制御方法の一態様は、モータの誘起電圧に、前記誘起電圧の立ち上がり時に発生する第１スパイクノイズと、前記誘起電圧の立ち下がり時に発生する第２スパイクノイズとが、規則的に重畳されたモータ端子電圧と、しきい値とを比較することによって生成された端子電圧検出信号を入力し、前記第１及び第２スパイクノイズが発生する規則性にしたがって、前記端子電圧検出信号から、第１及び第２スパイクノイズのエッジをマスクすることにより位置検出信号を生成し、前記位置検出信号に基づいて、前記ブラシレスモータの複数相の固定子巻線の通電相を切り替える制御信号を生成する、ことを特徴とする。
【００２２】
本発明に係るモータ制御方法の一態様によれば、第１及び第２スパイクノイズが発生する規則性にしたがって、端子電圧検出信号から第１及び第２スパイクノイズのエッジをマスクすることによって、除去すべき第１及び第２スパイクノイズ成分を端子電圧検出信号から直接的にマスク（排除）し、位置検出信号を生成することができる。
【発明の効果】
【００２３】
本発明に係るモータ制御装置及びこれを備えたモータシステムによれば、除去すべき第１及び第２スパイクノイズ成分を端子電圧検出信号から直接的にマスク（排除）し、位置検出信号を生成することができる。
【図面の簡単な説明】
【００２４】
【図１】一般的な、アナログ式ロータ位置検出方式のモータ制御回路を示す図である。
【図２】一般的な、誘起電圧とスパイクノイズの合成波形として現われるモータ端子電圧を示す図である。
【図３】一般的な、Ｕ−相がオンである場合の電流の経路を示す図である。
【図４】一般的な、Ｕ−相がオフしたときの電流の経路を示す図である。
【図５】一般的な、Ｕ−相がオフしたときのモータ端子の電圧及びＵ相位置検出信号を示す図である。
【図６】特許文献１のブラシレスモータ制御装置の構成を示す図である。
【図７】本発明の実施の形態１に係るモータ制御装置の全体構成を示す図である。
【図８】本発明の実施の形態１に係るモータ制御装置のスパイクノイズマスク回路の構成例を示す図である。
【図９】本発明の実施の形態１に係るモータ制御装置のＣＰＵの処理を示す表である。
【図１０】本発明の実施の形態１に係るモータ制御装置の動作を示すタイミングチャートである。
【図１１】本発明の実施の形態２に係るモータ制御装置のスパイクノイズマスク回路の構成例を示す図である。
【図１２】本発明の実施の形態２に係るモータ制御装置の動作を示すタイミングチャートである。
【発明を実施するための形態】
【００２５】
実施の形態１．
以下、添付した図面を参照して、本発明の最良な実施の形態について説明する。図７は、本発明に係るブラシレスＤＣモータの全体構成を示す図である。図７において、３１は、半導体スイッチング素子群を有する３相のインバータ回路である。３２は、インバータ回路３１の半導体スイッチング素子群を駆動するドライバ回路である。３０は、三相のブラシレスＤＣモータ（同期モータ）である。４０は、ブラシレスＤＣモータ３０の三相の端子電圧からブラシレスＤＣモータ３０のロータ位置を検出するロータ位置検出回路である。３７は、ＣＲフィルタ（ローパスフィルタ）である。３８は、仮想中性点を作り出す抵抗群である。３９は、コンパレータである。３３は、モータ制御装置である。
【００２６】
コンパレータ３９は、ブラシレスＤＣモータ３０の端子電圧としきい値である仮想中性点とを比較することによって、二値信号である端子電圧検出信号を生成する。ここで、端子電圧には、ブラシレスＤＣモータ３０の誘起電圧に、誘起電圧の立ち上がり時に発生するスパイクノイズと、誘起電圧の立ち下がり時に発生するスパイクノイズとが規則的に重畳されている。そのため、コンパレータ３９から出力される端子電圧検出信号は、図２に示すように、誘起電圧の信号成分の立ち上がり時及び立ち下り時に、スパイクノイズ成分が含まれている。
【００２７】
なお、説明の便宜上、誘起電圧の立ち上がり時に発生するスパイクノイズを第１スパイクノイズ２０、誘起電圧の立ち下がり時に発生するスパイクノイズを第２スパイクノイズ２１と呼ぶこととする。第１スパイクノイズ２０の立ち上がりエッジ及び立ち下がりエッジは、誘起電圧の立ち上がりエッジの直前において現われる。また、第２スパイクノイズ２１の立ち上がりエッジと立ち下がりエッジは、誘起電圧の立ち下がりエッジの直前に現われる。
【００２８】
図７に戻り説明を続ける。モータ制御装置３３は、コンパレータ３９から入力される端子電圧検出信号に基づき、ドライバ回路３２を介してインバータ回路３１の半導体素子群を断続制御する。モータ制御装置３３は、いわゆるＰＷＭ制御を行って、インバータ回路３１の出力電圧を疑似三相交流電圧化している。モータ制御装置３３は、スパイクノイズマスク回路３６、センサレス駆動制御部３５及び駆動信号生成部３４を備えている。モータ制御装置３３は、マイクロコンピュータによって実現することができる。
【００２９】
スパイクノイズマスク回路３６は、コンパレータ３９から入力される端子電圧検出信号（二値信号）に含まれる、スパイクノイズによる誤エッジを除去するための専用回路である。スパイクノイズマスク回路３６は、コンパレータ３９の端子電圧検出信号を入力し、必要な波形に整形して、センサレス駆動制御部３５に位置検出信号として伝播する。スパイクノイズマスク回路３６は、図２に示す第１及び第２スパイクノイズが発生する規則性にしたがって、端子電圧検出信号から、第１及び第２スパイクノイズのエッジをマスクして位置検出信号を生成する。
【００３０】
センサレス駆動制御部３５は、スパイクノイズマスク回路３６によって生成された位置検出信号に基づいて、スイッチ切り替えタイミング信号を生成し、駆動信号生成部３４に出力する。
【００３１】
センサレス駆動制御部３５は、センサレス制御を行うために、スパイクノイズマスク回路３６から入力された位置検出信号に基づいて、ロータ位置を推定する。駆動信号生成部３４は、センサレス駆動制御部３５によってスイッチ切り替えタイミング信号に変換された位置検出信号に基づいて、ブラシレスモータ３０の複数相の固定子巻線の通電相を切り替える制御信号を生成する。この制御信号は、モータを駆動するための信号（ＰＷＭ出力）である。
【００３２】
ここで、スパイクノイズマスク回路３６の具体的な構成を説明する前に、スパイクノイズマスク回路３６において実行されるマスク処理の概要について、図２を用いて、時系列順に説明する。前述のように、端子電圧検出信号には、誘起電圧の立ち上がりエッジの直前において、第１スパイクノイズ２０の立ち上がりエッジ及び立ち下がりエッジが発生し、誘起電圧の立ち下がりエッジの直前に、第２スパイクノイズ２１の立ち上がりエッジと立ち下がりエッジが発生するという規則性がある。そのため、スパイクノイズマスク回路３６は、この規則性に従って、端子電圧検出信号に含まれるエッジがスパイクノイズであるのか否か判定し、スパイクノイズのエッジをマスクする。換言すれば、スパイクノイズマスク回路３６は、規則性にしたがって予め作成された処理手順に基づいて、端子電圧検出信号に現われるエッジをマスクするか否か切り替える切り替え回路を構成している。
【００３３】
具体的には、スパイクノイズマスク回路３６は、ブラシレスＤＣモータ３０が駆動開始直後に、端子電圧検出信号に最初に現われる２つのエッジを、第１スパイクノイズ２０の立ち上がりエッジ及び立ち下りエッジと予測し、誤エッジとしてマスクする。そして、スパイクノイズマスク回路３６は、次に端子電圧検出信号に現われたエッジを、誘起電圧の立ち上がりエッジと予測してマスクせずに通過させる。
【００３４】
さらに、スパイクノイズマスク回路３６は、その次に端子電圧検出信号に現われた連続する２つのエッジを、第２スパイクノイズ２１の立ち上がりエッジ及び立ち下がりエッジと予測し、誤エッジとしてマスクする。そして、その次に端子電圧検出信号に現われたエッジを、誘起電圧の立下りエッジと予測してマスクせずに通過させる。これにより、スパイクノイズマスク回路３６からは、第１及び第２スパイクノイズ成分が除去（マスク）された位置検出信号が出力される。なお、図２では、１パルス分の誘起電圧区間のみが示されているが、スパイクノイズマスク回路３６は、上記のマスク処理を誘起電圧のパルス毎に繰り返し実施する。
【００３５】
次に、スパイクノイズマスク回路３６の具体的な構成について説明する。図８は、本発明の実施の形態１に係るモータ制御装置のスパイクノイズマスク回路の具体的な構成を示す図である。スパイクノイズマスク回路３６は、フリップフロップ回路５０、セレクタ５１、セレクタ選択用レジスタ５２を、従来の回路構成（マイクロコンピュータ内）に付加した構成を有している。
【００３６】
セレクタ５１には、コンパレータ３９からの端子電圧検出信号が入力されるとともに、フリップフロップ回路５０の出力である位置検出信号が入力されている。セレクタ５１は、セレクタ選択用レジスタ５２に保持された選択信号に応じて、端子電圧検出信号又はフリップフロップ回路５０の出力である位置検出信号を、フリップフロップ回路５０の入力端子に出力する。
【００３７】
セレクタ５１は、入力される選択信号に応じて、次に出現する端子電圧検出信号のエッジを、有効エッジとして処理するか、無効エッジとして処理するか切り替え可能に構成されている。具体的には、セレクタ５１は、次に出現する端子電圧検出信号のエッジがスパイクノイズである場合には、フリップフロップ回路５０の出力、すなわち、直前のエッジが検出された直後の位置検出信号の値であるホールド値を、フリップフロップ回路５０に入力することで、スパイクノイズのエッジをマスクする。一方、セレクタ５１は、次に出現する端子電圧検出信号のエッジが誘起電圧である場合には、端子電圧検出信号をフリップフロップ回路５０に出力することで、誘起電圧のエッジをマスクせずにフリップフロップ回路５０を通過させる。
【００３８】
エッジ検出回路５３は、端子電圧検出信号のエッジを検出し、エッジ検出信号（割り込み要求）をＣＰＵ５４に対して出力する。ＣＰＵ５４は、エッジ検出回路５３から入力されるエッジ検出信号に基づいて、スパイクノイズが発生する規則性に基づいて、次に端子電圧検出信号に出現するエッジがスパイクノイズのエッジであるのか誘起電圧のエッジであるのか判別し、判別結果に応じて選択信号を生成する。
【００３９】
次に、このように構成されたスパイクノイズマスク回路３６の動作について、図９及び図１０を用いて説明する。スパイクノイズマスク回路３６におけるマスク処理は、スパイクノイズの規則性に基いて予め設定された処理手順を、ＣＰＵ５４が実行することで実施される。具体的には、ＣＰＵ５４は、エッジ検出回路５３において検出されたエッジの検出回数に応じて、図９に示すような予め設定された順序で選択信号を生成する。スパイクノイズマスク回路３６は、この選択信号に従ってマスク処理を実行する。
【００４０】
図９は、ＣＰＵ５４によって実行される、選択信号の設定手順を示す表である。ＣＰＵ５４は、エッジ検出回路５３において１回目のエッジが検出された場合には、エッジ検出回路５３からの割り込み要求を無視する。次に、エッジ検出回路５３において２回目のエッジが検出された場合には、エッジ検出回路５３からの割り込み要求をトリガとして、選択信号をＬからＨに切り替える。そして、エッジ検出回路５３において３回目のエッジが検出された場合には、エッジ検出回路５３からの割り込み要求をトリガとして、選択信号をＨからＬに切り替える。
【００４１】
同様に、ＣＰＵ５４は、エッジ検出回路５３において４回目のエッジが検出された場合には、エッジ検出回路５３からの割り込み要求を無視する。次に、エッジ検出回路５３において５回目のエッジが検出された場合には、エッジ検出回路５３からの割り込み要求をトリガとして、選択信号をＬからＨに切り替える。そして、エッジ検出回路５３において６回目のエッジが検出された場合には、エッジ検出回路５３からの割り込み要求をトリガとして、選択信号をＨからＬに切り替える。
【００４２】
ここで、１回目から６回目のエッジは、順に、１パルス分の誘起電圧が発生する区分に含まれる、第１スパイクノイズの立ち上がり及び立ち下がりエッジ、誘起電圧の立ち上がりエッジ、第２スパイクノイズの立ち上がり及び立下りエッジの、及び誘起電圧の立ち下がりエッジ、の計６個のエッジに対応している。ＣＰＵ５４は、誘起電圧の１パルス分に相当する図９の処理を１サイクルとして、このサイクルを繰り返し実施することで、スパイクノイズのマスク処理を実行していく。なお、１回目のエッジから３回目のエッジまでの処理と、４回目のエッジから６回目のエッジまでに行なう処理は同一であるため、ＣＰＵ５４に対し、１回目のエッジから３回目のエッジまでの処理を、繰り返し実行させるように構成してもよい。
【００４３】
次に、図９の表に従って動作するＣＰＵ５４が生成する、位置検出信号について説明する。図１０は、本発明の実施の形態１に係るモータ制御装置の動作を示すタイミングチャートである。
【００４４】
はじめに、セレクタ５１は、Ｌレベルの選択信号によりフリップフロップ回路５０の出力を選択し、Ｈレベルの選択信号によりコンパレータ３９からの端子電圧検出信号を選択するよう構成されているものとする。この場合、ＣＰＵ５４は、初期値として選択信号をＬレベルに設定し、Ｌレベルをセレクタ選択用レジスタ５２に記憶させる。モータ駆動が開始する前の初期状態においては、セレクタ５１は、フリップフロップ回路５０の出力を選択している。そのため、フリップフロップ回路５０の出力である位置検出信号は、初期状態において、Ｌレベルとなる。
【００４５】
Ｔ１において、エッジ検出回路５３において端子電圧検出信号の立ち上がりエッジ（１回目のエッジ）が検出されると、エッジ検出回路５３からＣＰＵ５４に対し、立ち上がりエッジ割り込みが発生する。ＣＰＵ５４は、図９の表に従い、この最初の割り込みを無視し、選択信号の変更を行なわない。セレクタ選択用レジスタ５２には、Ｌレベルが記憶されたままであるので、セレクタ５１は、フリップフロップ回路５０の出力を選択したままとなる。この結果、１回目のエッジ（第１スパイクノイズの立ち上がりエッジ）は無効とされ、フリップフロップ回路５０の出力である位置検出信号においては、端子電圧検出信号の最初の立ち上がりエッジ、すなわち第１スパイクノイズの立ち上がりエッジがマスクされた状態で出力される。
【００４６】
次に、Ｔ２で、エッジ検出回路５３において端子電圧検出信号の立ち下がりエッジ（２回目のエッジ）が検出されると、エッジ検出回路５３からＣＰＵ５４に対する立ち下がりエッジ割り込み要求が発生する。ＣＰＵ５４が、図９の表に従い、選択信号をＬレベルからＨレベルに設定すると、セレクタ選択用レジスタ５２には、Ｈレベルが記憶される。これにより、セレクタ５１は、端子電圧検出信号を選択してフリップフロップ回路５０に入力する。
【００４７】
ここで、エッジ検出回路５３が端子電圧検出信号の立ち下がりエッジ（２回目のエッジ）を検出してから、セレクタ５１の入力が端子電圧検出信号に切り替わるまでは、遅延時間がある。そのため、第１スパイクノイズの立ち上がりエッジがセレクタ５１に入力されている間は、セレクタ５１はフリップフロップ回路５０の出力を選択しているため、フリップフロップ回路５０には、スパイクノイズが入力されない。換言すれば、セレクタ５１の出力が端子電圧検出信号に切り替わる時点で、スパイクノイズの立ち下りエッジは除去できている。更に換言すれば、位置検出信号が、直前のエッジが検出されたＴ１の直後の位置検出信号の値であるホールド値（Ｌレベル）に設定されるため、位置検出信号には、２回目のエッジがマスクされた状態で出力される。
【００４８】
そして、Ｔ３で、エッジ検出回路５３によって端子電圧検出信号の立ち上がりエッジ（３回目のエッジ）が検出されると、エッジ検出回路５３からＣＰＵ５４に対する立ち上がりエッジ割り込み要求が発生する。ＣＰＵ５４が、図９の表に従い、選択信号をＨからＬに設定することで、セレクタ選択用レジスタ５２には、Ｌレベルが記憶される。これにより、セレクタ５１は、フリップフロップ回路５０の出力を選択して、フリップフロップ回路５０に入力する。
【００４９】
ここで、エッジ検出回路５３が端子電圧検出信号の立ち上がりエッジ（３回目のエッジ）を検出してから、セレクタ５１の入力がフリップフロップ回路５０の出力に切り替わるまでは遅延時間がある。そのため、誘起電圧の立ち上がりエッジ（３回目のエッジ）がセレクタ５１に入力されている間は、セレクタ５１は端子電圧検出信号を選択しているため、フリップフロップ回路５０には、誘起電圧の立ち上がりエッジ（３回目のエッジ）が入力される。すわなち、セレクタ５１の入力が端子電圧検出信号からフリップフロップ回路５０の出力に切り替わる時点で、誘起電圧の立ち上がりエッジがフリップフロップ回路５０を通過して、位置検出信号として出力されている。そのため、フリップフロップ回路５０の出力である位置検出信号には、３回目のエッジである誘起電圧の立ち上がりエッジが現われた状態で出力される。
【００５０】
Ｔ４で、エッジ検出回路５３が端子電圧検出信号の立ち下がりエッジ（４回目のエッジ）を検出すると、エッジ検出回路５３からＣＰＵ５４に対する立ち下がりエッジ割り込み要求が発生する。ＣＰＵ５４が、図９の表に従い、選択信号を無視するため、セレクタ選択用レジスタ５２には、Ｌレベルが記憶されたままとなる。これにより、セレクタ５１は、フリップフロップ回路５０の出力を選択し、フリップフロップ回路５０に入力する。
【００５１】
この結果、４回目のエッジ（第２スパイクノイズの立ち下がりエッジ）は無効とされ、フリップフロップ回路５０の出力である位置検出信号においては、端子電圧検出信号の４回目の立ち上がりエッジ、すなわち第２スパイクノイズの立ち下がりエッジがマスクされた状態で出力される。
【００５２】
Ｔ５において、エッジ検出回路５３において端子電圧検出信号の立ち上がりエッジ（５回目のエッジ）が検出されると、エッジ検出回路５３からＣＰＵ５４に対する立ち上がりエッジ割り込み要求が発生する。ＣＰＵ５４が、図９の表に従い、選択信号をＬレベルからＨレベルに変更するため、セレクタ選択用レジスタ５２には、Ｈレベルが記憶される。これにより、セレクタ５１は、端子電圧検出信号を選択してフリップフロップ回路５０に入力する。
【００５３】
ここで、エッジ検出回路５３が端子電圧検出信号の立ち上がりエッジ（５回目のエッジ）を検出してから、セレクタ５１の入力が端子電圧検出信号に切り替わるまでは、遅延時間がある。そのため、第２スパイクノイズの立ち下がりエッジがセレクタ５１に入力されている間は、セレクタ５１はフリップフロップ回路５０の出力を選択しており、フリップフロップ回路５０には、スパイクノイズが入力されない。換言すれば、セレクタ５１の出力が端子電圧検出信号に切り替わる時点で、第２スパイクノイズの立ち上がりエッジは除去できている。そのため、位置検出信号には、５回目のエッジ、すなわち第２スパイクノイズの立ち上がりエッジがマスクされた状態で出力される。
【００５４】
Ｔ６で、エッジ検出回路５３において端子電圧検出信号の立ち下がりエッジ（６回目のエッジ）が検出されると、エッジ検出回路５３からＣＰＵ５４に対する立ち下がりエッジ割り込み要求が発生する。ＣＰＵ５４が、図９の表に従い、選択信号をＨレベルからＬレベルに変更するため、セレクタ選択用レジスタ５２には、Ｌレベルが記憶される。これにより、セレクタ５１は、フリップフロップ回路５０の出力を選択してフリップフロップ回路５０に入力する。
【００５５】
ここで、エッジ検出回路５３が端子電圧検出信号の立ち下がりエッジ（６回目のエッジ）を検出してから、セレクタ５１の入力がフリップフロップ回路５０の出力に切り替わるまでは遅延時間がある。そのため、誘起電圧の立ち下がりエッジ（６回目のエッジ）がセレクタ５１に入力されている間は、セレクタ５１は端子電圧検出信号を選択しているため、フリップフロップ回路５０には、誘起電圧の立ち下がりエッジ（６回目のエッジ）が入力される。すわなち、セレクタ５１の出力が端子電圧検出信号からフリップフロップ回路５０の出力に切り替わる時点で、誘起電圧の立ち下がりエッジがフリップフロップ回路５０を通過して、位置検出信号として出力されている。そのため、フリップフロップ回路５０の出力である位置検出信号には、６回目のエッジである誘起電圧の立ち下がりエッジが現われた状態で出力される。
【００５６】
このように、スパイクノイズマスク回路３６では、端子電圧検出信号において直前のエッジが検出されたことをトリガとして、ＣＰＵ５４が図９の表に従って生成した選択信号に応じて、端子電圧検出信号又は直前のエッジが検出された直後の位置検出信号の値であるホールド値のいずれか一方を位置検出信号として出力することで、次に現われるエッジをマスクするか否かを切り替えている。
【００５７】
次に、実施の形態１に係るモータ制御装置の効果について説明する。ここで、センサレス駆動制御部３５は、外部端子からタイマキャプチャ入力（立ち上がり、立下りエッジ）信号が入力され、次の入力（立下り、立ち上がりエッジ）信号までのパルス幅の時間を計測できるキャプチャタイマである。センサレス駆動制御部３５は、この構成により、モータのロータの位置、速度が推定でき、スイッチング素子の切り替えタイミングが分かる。しかし、スパイクノイズが付加されている位置検出信号がそのまま入力されると、計測対象でなりエッジ部分も計測してしまうことになる。
【００５８】
この問題に対し、実施の形態１に係るモータ制御装置では、スパイクノイズマスク回路３６において、スパイクノイズが発生する規則性に基づき、端子電圧検出信号から第１及び第２スパイクノイズのエッジをマスクすることにより、除去すべき第１及び第２スパイクノイズ成分を、直接端子電圧検出信号から排除することができる。これにより、スパイクノイズ成分が除去された位置検出信号を生成でき、センサレス駆動制御部３５（ロータ位置推定するためのキャプチャタイマ部）へ、スパイクノイズが除去された正確な位置検出信号を伝播することができる。この結果、駆動信号生成部３４では、スパイクノイズ成分が除去された位置検出信号に基づいて、モータの駆動制御を行うことができ、従来に比べて、より正確な回転制御を行うことができる。
【００５９】
また、本実施の形態１では、エッジをマスクするか否かは、セレクタ５１やフリップフロップ回路５０による簡単な回路構成で実現されている。また、スパイクノイズ回路を追加したことによるＣＰＵ５４の負担は、セレクタ選択用レジスタ５２を設定するのみなので、ＣＰＵ５４の負荷は、従来とほぼ変わらない。そのため、スパイクノイズを除去するための高度なソフト処理が必要なく、ＣＰＵ負荷をおさえることができる。この結果、従来に比べて、モータ精度の向上を図ると共に、高回転領域まで制御が可能となる。また、モータ制御装置とモータを含むモータシステム全体としても、本発明の構成により、モータの駆動効率を向上させることができる。
【００６０】
なお、正確な位置検出信号を生成するためには、端子電圧検出信号から第１スパイクノイズ及び第２スパイクノイズの立ち上がりエッジ及び立ち下がりエッジをすべて除去（マスク）することが好ましいが、第１及び第２スパイクノイズの少なくとも一方のみを除去するように構成しても、ＣＰＵに負荷をかけずに、スパイクノイズのエッジを除去できるという本発明の効果を達成することができる。また、同様の理由により、第１及び第２スパイクノイズの立ち上がりエッジ又は立ち下りエッジのみを除去するように構成してもよい。また、第１及び第２スパイクノイズのうち一方について、立ち上がりエッジ及び立ち下りエッジのいずれかをマスクするように構成してもよい。
【００６１】
なお、上記のように、第１スパイクノイズ及び第２スパイクノイズの立ち上がりエッジ及び立ち下がりエッジの一部をマスクするためには、図９の表の設定を適宜変更すればよい。また、上記のように、第１スパイクノイズ及び第２スパイクノイズの立ち上がりエッジ及び立ち下がりエッジの一部を除去する場合には、除去しなかった残りのエッジを既知の方法により除去するように構成してもよい。この場合であっても、従来のソフトウェア処理に比べ、ＣＰＵへの負担を軽減することができる。
【００６２】
また、適用するモータシステムの構成上、第１及び第２スパイクノイズ以外に、規則的に端子電圧検出信号にノイズが現われる場合には、図９の表を変更することにより、このようなノイズについても第１及び第２スパイクノイズと同様にマスクすることで、ノイズ成分の影響を除去した位置検出信号を生成することができる。
【００６３】
実施の形態２．
実施の形態１では、実現性を考慮して付加回路規模を小さく構成でき、かつ、誤エッジをマスクできるように構成したのに対し、実施の形態２では、より汎用性のあるマスク回路としている。具体的には、実施の形態２に係るモータ制御装置では、スパイクノイズによる誤エッジをマスクする方法として、端子電圧検出信号に現われるエッジをカウントすることにより、除去すべきエッジをマスク（無視）できる構成としている。換言すれば、実施の形態２では、実施の形態１の図９の処理手順が、コンペアレジスタにより保持されたマスクを開始／終了するエッジ数により設定されている。
【００６４】
図１１は、本発明の実施の形態２に係るモータ制御装置のスパイクノイズマスク回路の構成を示す図である。なお、ブラシレスＤＣモータ全体の構成は、実施の形態１における図７と同様であるため、その説明を省略するものとする。図１１に示すように、このスパイクノイズマスク回路は、エッジ検出及び１ショットパルス生成回路６０、カウンタ６１、６２、コンペアレジスタ６３及び６４、エッジ有効／無効設定回路６５、ＡＮＤ回路６６を備えている。
【００６５】
エッジ検出及び１ショットパルス生成回路６０には、図７のコンパレータ３９より、端子電圧検出信号が入力される。エッジ検出及び１ショットパルス生成回路６０は、端子電圧検出信号に含まれるエッジを検出し、エッジを検出する度にワンショットパルスを生成する。エッジ検出及び１ショットパルス生成回路６０によって生成されたワンショットパルスは、カウンタ６１、６２に入力される。カウンタ６１は、カウントしたワンショットパルスのカウント値を、コンペアレジスタ６３に渡す。同様に、カウンタ６２は、カウントしたワンショットパルスのカウント値を、コンペアレジスタ６４に渡す。
【００６６】
コンペアレジスタ６３には、エッジのマスクを開始する第１のカウント数が保持されている。コンペアレジスタ６３は、保持された第１のカウント数と、カウンタ６１によってカウントされたカウント値とを比較し、両者が一致するとエッジ有効／無効設定回路６５のセット端子に一致信号を出力する。一方、コンペアレジスタ６４には、エッジのマスクを終了する第２のカウント数が保持されている（第２のカウント数は、第１のカウント数と異なる）。コンペアレジスタ６４は、保持された第２のカウント数と、カウンタ６１によってカウントされたカウント値とを比較し、両者が一致するとエッジ有効／無効設定回路６５のリセット端子に一致信号を出力する。
【００６７】
エッジ有効／無効設定回路６５は、コンペアレジスタ６３から入力される一致信号によってセットされ、コンペアレジスタ６４から入力される一致信号によりリセットされるエッジ有効／無効設定信号を生成する。エッジ有効／無効設定回路６５によって生成されたエッジ有効／無効設定信号は、ＡＮＤ回路６６の一方の入力端子に入力される。ＡＮＤ回路６６には、エッジ有効／無効設定回路６５からエッジ有効／無効設定信号が入力されるとともに、端子電圧検出信号が入力されている。ＡＮＤ回路６６は、エッジ有効／無効設定信号と、端子電圧検出信号の論理積をとって、図７のセンサレス駆動制御部３５に出力する。実施の形態２においては、ＡＮＤ回路６６の出力が、位置検出信号である。
【００６８】
次に、このように構成された実施の形態２のスパイクノイズマスク回路の動作について説明する。図１２は、本発明の実施の形態２に係るモータ制御装置の動作を示すタイミングチャートである。エッジ検出及び１ショットパルス生成回路６０は、コンパレータ３９から入力される端子電圧検出信号に現われるエッジを検出し、エッジを検出する毎にワンショットパルスを生成する。カウンタ６１及び６２は、エッジ検出及び１ショットパルス生成回路６０によって生成されたワンショットパルス数をカウントする。
【００６９】
図１２の例では、コンペアレジスタ６３は、カウント値が「２」となると一致信号をエッジ有効／無効設定回路６５のセット端子に出力し、コンペアレジスタ６４は、カウント値が「３」となると一致信号をエッジ有効／無効設定回路６５のリセット端子に出力する構成となっている。なお、コンペアレジスタ６３、６４に設定されるカウント値は、スパイクノイズが現われる規則性に従って任意の値に設定することができる。また、図１２の例では、カウンタ６１、６２は、カウント数が「３」になると、保持していたカウント値をリセットするように構成されている。これにより、エッジ有効／無効設定回路６５からは、カウント値が「２」でＨレベルとなり、カウント値が「３」でＬレベルとなるエッジ有効／無効設定信号が出力される。
【００７０】
ＡＮＤ回路６６は、コンパレータ３９から入力される端子電圧検出信号と、エッジ有効／無効設定信号の論理積をとることで、位置検出信号を生成している。この位置検出信号は、図７のロータの推定するためのキャプチャタイマである、センサレス駆動制御部３５へ入力される。なお、センサレス駆動制御部３５以降の動作・処理は、実施の形態１と同様であるため省略する。
【００７１】
次に、このように構成された実施の形態２に係るモータ制御装置の効果について説明する。実施の形態２では、予めマスクを開始するエッジ数と、マスクを終了するエッジ数をコンペアレジスタ６３、６４に保持し、これに従って、エッジ有効／無効設定信号を生成することで、実施の形態１と同様にスパイクノイズのエッジが発生する規則性に従って、エッジ有効／無効設定信号を生成している。この結果、エッジ有効／無効設定信号に基づいてＡＮＤ回路６６により生成された位置検出信号には、スパイクノイズのエッジがマスクされた状態で出力されることとなる。
【００７２】
そのため、実施の形態２に係るモータ制御装置では、実施の形態１と同様に、ロータ位置が正確に反映された位置検出信号を生成することができる。さらに、実施の形態１と比較した場合の利点としては、マスクを開始するエッジのカウント数と、マスクを終了するエッジのカウント数をコンペアレジスタ設定するだけなので、システムに応じて簡単に誤エッジのマスクを開始及び終了するエッジ数を設定することができる。
【００７３】
なお、コンペアレジスタ６３に設定されるエッジのマスクを開始する第１のカウント数、及びコンペアレジスタ６４に設定されるエッジのマスクを終了する第２のカウント数は、第１及び第２スパイクノイズのみならず、システム構成に依存して規則的に端子電圧検出信号に現われる他のノイズを考慮して、任意の値に設定することができる。これにより、今までソフト処理でマスクしないといけないスパイクノイズ以外のノイズも、ハード処理でマスクすることができるようになり、ＣＰＵ負荷を大幅に軽減することが出来る。
【００７４】
また、エッジを有効／無効とする区間をさらに細かく設定したい場合には、コンペアレジスタを増やして、それぞれにエッジのマスクを開始する第３のカウント数、エッジのマスクを終了する第４のカウント数を保持させることによって、それぞれのシステムに応じて発生する誤エッジをマスクすることもできる。従来、ソフトで処理するには高性能の処理能力が必要だったが、本実施の形態を適用することで、ＣＰＵ能力の低いマイクロコンピュータでもモータのセンサレス制御が容易になる。
【００７５】
また、上記の説明では、本発明をモータ制御装置及びこれを備えたモータシステムとして説明したが、本発明は、モータ制御方法としても実施することができる。すなわち、このモータ制御方法は、モータの誘起電圧に、誘起電圧の立ち上がり時に発生する第１スパイクノイズと、誘起電圧の立ち下がり時に発生する第２スパイクノイズとが、規則的に重畳されたモータ端子電圧と、しきい値とを比較することによって生成された端子電圧検出信号を入力し、第１及び第２スパイクノイズが発生する規則性にしたがって、前記端子電圧検出信号から、第１及び第２スパイクノイズのエッジをマスクすることにより位置検出信号を生成し、前記位置検出信号に基づいて、前記ブラシレスモータの複数相の固定子巻線の通電相を切り替える制御信号を生成する、よう構成することができる。
【００７６】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。また、実施の形態１及び２の一部については、適宜組み合せて実施することもできる。
【符号の説明】
【００７７】
１    インバータ回路
１Ｕ    モータ端子
２    回転子
４    モータ
５    コンパレータ
１１    インバータ回路部
１２    回転位置検出回路
１３    ドライバ回路
１４    マイコン
２０    スパイクノイズ
２１    スパイクノイズ
３０    ブラシレスモータ
３１    インバータ回路
３２    ドライバ回路
３３    モータ制御装置
３４    駆動信号生成部
３５    センサレス駆動制御部
３６    スパイクノイズマスク回路
３９    コンパレータ
５０    フリップフロップ回路
５１    セレクタ
５２    セレクタ選択用レジスタ
５３    エッジ検出回路
６０    ショットパルス生成回路
６１、６２    カウンタ
６３、６４    コンペアレジスタ
６５    エッジ有効／無効設定回路
６６    ＡＮＤ回路
１２１    誘起電圧サンプリング部品
１２３    擬似誘起電圧検出部品
１２５    パルス位置信号検出部
【図１】
2012080690.tif 000003
【図２】
2012080690.tif 000004
【図３】
2012080690.tif 000005
【図４】
2012080690.tif 000006
【図５】
2012080690.tif 000007
【図６】
2012080690.tif 000008
【図７】
2012080690.tif 000009
【図８】
2012080690.tif 000010
【図９】
2012080690.tif 000011
【図１０】
2012080690.tif 000012
【図１１】
2012080690.tif 000013
【図１２】
2012080690.tif 000014