【事件の表示】
　平成１０年特許願第　２８７０６号「表示装置」拒絶査定に対する審判事件［平成１１年　８月２７日出願公開、特開平１１−２３１８０５］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続きの経緯
　本願は、平成１０年２月１０日の出願であって、平成１４年８月２日付で拒絶査定がなされ、これに対し、同年９月５日に拒絶査定に対する審判請求がなされるとともに、同年１０月４日付で手続補正がなされたものである。
　
２．平成１４年１０月４日付の手続補正についての補正却下の決定
［補正却下の決定の結論］
　平成１４年１０月４日付の手続補正を却下する。
［理由］
（１）　補正後の本願発明
　本件補正により、特許請求の範囲の請求項１は、
「基板上に、陽極、陰極及び該両電極の間に挟まれたエレクトロルミネッセンス素子と、ドレイン電極がドレイン信号線に、ゲート電極がゲート信号線にそれぞれ接続された第１の薄膜トランジスタと、ソース電極が前記陽極に、ドレイン電極が電源に、ゲート電極が前記第１の薄膜トランジスタのソース電極に接続された第２の薄膜トランジスタと、を備えて成る表示装置において、前記第１の薄膜トランジスタは２つのゲートを有するダブルゲート構造であって、前記第１及び第２の薄膜トランジスタはＬＤＤ構造を有していることを特徴とする請求項１に記載の表示装置。」と補正された。
　上記補正は、請求項１に記載した発明を特定するために必要な事項である「発光素子層」を「エレクトロルミネッセンス素子」と限定し、同じく第１及び第２の薄膜トランジスタについて、「第１及び第２の薄膜トランジスタはＬＤＤ構造を有している」との限定を付加するものであって、特許法第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　そこで、本件補正後の前記請求項１に記載された発明（以下、「本願補正発明」という。）が、特許出願の際独立して特許を受けることができるものであるか（特許法第１７条の２第５項において準用する同法第１２６条第４項の規定に適合するか）について以下に検討する。
（２）引用例
　原査定の拒絶の理由に引用された特開平９−８１０５３号公報（以下、引用例１という。）の【０００１】段落には、
「【０００１】
【発明の属する技術分野】この発明は、電界発光素子に関し、さらに詳しくは、薄膜ＥＬディスプレイなどのフラットディスプレイの製造分野で利用することができる。」
と記載されている。
　引用例１の【００２３】〜【００２７】段落には、
「【００２３】本実施形態の電界発光素子では、図２および図３に示すように、ガラス基板１１上にＩＴＯでなる接地電極１２が全面に形成されている。この接地電極１２上の全面には、例えばＳｉＯ2でなる下地絶縁膜１３が形成されている。そして、この下地絶縁膜１３の上には、複数の選択信号線Ｘ1〜Ｘnが互いに所定間隔を隔てて平行に形成されている。また、それぞれの選択信号線Ｘの側方には、選択信号線Ｘに沿って、ＩＴＯでなる複数の下部電極１４Ａが所定の間隔で配置されている。なお、この下部電極１４Ａは、後述する有機発光層のアノード電極としての機能をもつものであり、また、上記した接地電極１２にコンタクト部１４Ｂを介して接続されている。そして、下部電極１４Ａを除く部分の基板上には、例えばＳｉＯ2でなる第１ゲート絶縁膜１５が形成されている。さらに、第１ゲート絶縁膜１５の上には、図１および図２に示すように、例えばアモルファスシリコンでなる、第１半導体層１６と第２半導体層１７とがパターン形成されている。ここで、第１半導体層１６は、上記した選択信号線Ｘ（図ではＸi）を跨ぐように配置され、この選択信号線Ｘがゲート電極としての機能をはたすようになっている。また、第２半導体層１７は、第１半導体層１６より下部電極１４Ａに近い位置に配置されている。
【００２４】さらに、第１半導体層１６の上には、ゲート長方向の中央をゲート幅方向にわたってブロッキング層１８がパターン形成されている。そして、第２半導体層１７の上面および側壁を覆うように、第２ゲート絶縁膜１９が形成されている。なお、ブロッキング層１８および第２ゲート絶縁膜１９は、ＣＶＤ法にて成膜された、例えば窒化シリコンで形成されている。そして、第１半導体層１６のゲート幅方向の両側にソース電極２０Ｂ及びドレイン電極２０Ａが接続するように形成されている。このように、上記した選択信号線Ｘと、第１ゲート絶縁膜１５と、第１半導体層１６と、ソース・ドレイン電極２０Ａ、２０Ｂとで、第１のスイッチング素子としての第１薄膜トランジスタＱ1が構成されている。また、この第１薄膜トランジスタＱ1の入力インピーダンスは、大きく設定されている。なお、図１に示すように、ドレイン電極２０Ａはデータ信号線Ｙ（Ｙj）と一体的にパターン形成されている。また、ソース電極２０Ｂは、第２半導体層１７の中央上方を第２ゲート絶縁膜１９を介して、横切るゲート電極２０Ｃと一体的にパターン形成されている。加えて、このソース電極２０Ｂは、電圧保持手段を構成する容量２１の容量上部電極２０Ｄとも一体的にパターン形成されている。ところで、容量２１は、上記した容量上部電極２０Ｄと、この容量上部電極２０Ｄの下に形成された第２ゲート絶縁膜１９と、第１ゲート絶縁膜１５と、ＩＴＯでなる容量下部電極１４Ｃと、から構成されている。なお、この容量下部電極１４Ｃは、それぞれ接地電極１２と接続されている。
【００２５】また、第２半導体層１７のゲート電極２０Ｃの両側方には、第２半導体層１７に接続されたソース電極２２Ｂ及びドレイン電極２２Ａが形成されている。このように、第２半導体層１７と、第２ゲート絶縁膜１９と、ゲート電極２０Ｃと、ソース・ドレイン電極２２Ａ、２２Ｂと、から第２薄膜トランジスタＱ2が構成されている。なお、ドレイン電極２２Ａは、図１に示すように、電源線２３と一体的にパターン形成されている。また、ソース電極２２Ｂは、上記した下部電極１４Ａと対向する上部電極２４と接続されるように一体的にパターン形成されている。ところで、この上部電極２４と下部電極１４との間には有機発光層２５が介在されており、上部電極２４と下部電極１４と有機半導体層２５とで画素部２６が構成されている。
【００２６】図４は、本実施形態の電界発光素子の１画素部分の等価回路図を示している。また、図５は、選択信号線に選択信号が出力された場合の容量２１の端子電圧を示すタイミングチャートである。以下、図４および図５を用いて、本実施形態の電界発光素子を発光させるための駆動方法を説明する。
【００２７】まず、図示しないデータドライバを駆動させてデータ信号線Ｙjに電源線２３から上部電極２４に流れる電流を制御された電圧を印加させる。次に、データ信号線Ｙjに電圧が設定された時点で、選択信号線に選択信号を出力して選択を行う。この場合、選択信号は図５に示すように、選択信号線Ｘの本数がＮとすると、１走査あたり１／Ｎだけの時間しか電流を流すことができない。このとき、図４に示した第１薄膜トランジスタＱ1はオンの状態となり、容量２１の端子電圧Ｖｃは選択信号に同期して立ち上がる。このため、容量２１には、データが電荷量として書き込まれる。そして、容量２１の端子電圧Ｖｃの電位状態に応じて、第２薄膜トランジスタＱ2が画素部２６の有機発光層２５に流れ込む電流を制御する。本実施形態では、選択が解除された後でも、図５に示すように容量２１により電位（Ｖｃ）が保持されるため、第２薄膜トランジスタＱ2は次回の選択時まで、保持された電位Ｖｃにより、電源線２３からの電位ＶDDを表示電圧に制御して有機発光層２５に流し続ける。この間、第２薄膜トランジスタＱ2は電源線２３から電流を供給される。このような動作を繰り返すことで、電界発光素子は発光状態を持続させることができるため、コントラストを飛躍的に向上することが可能となる。」
と記載されている。
（３）対比
　そこで、本願補正発明と引用例１に記載された発明とを比較する。
　引用例１に記載された発明の、「ガラス基板」、「電界発光素子」、「ドレイン電極２０Ａ」、「データ信号線」、「選択信号線」、「第１薄膜トランジスタＱ１」、「第２薄膜トランジスタＱ２」、「ソース電極２２Ａ」、「ドレイン電極２２Ｂ」、「ゲート電極２０Ｃ」及び「薄膜ＥＬデイスプレイ」は、それぞれ、本願補正発明の、「基板」、「エレクトロルミネッセンス素子」、「ドレイン信号線」、「第１の薄膜トランジスタのゲート電極」、「ゲート信号線」、「第１の薄膜トランジスタ」、「第２の薄膜トランジスタ」、「第２の薄膜トランジスタのソース電極」、「第２の薄膜トランジスタのドレイン電極」、「第２の薄膜トランジスタのゲート電極」及び「表示装置」に相当する。
　また、引用例１における「選択信号線Ｘ」は、ゲート電極の機能を果たすことから、本願補正発明における「第１の薄膜トランジスタのゲート電極」に相当し、引用例１に記載された発明は、「電源線２３」を有することから、当然に、「電源」を備えるものであるから、結局、両者は、「基板上に、陽極、陰極及び該両電極の間に挟まれたエレクトロルミネッセンス素子と、ドレイン電極がドレイン信号線に、ゲート電極がゲート信号線にそれぞれ接続された第１の薄膜トランジスタと、ソース電極が前記陽極に、ドレイン電極が電源に、ゲート電極が前記第１の薄膜トランジスタのソース電極に接続された第２の薄膜トランジスタと、を備えて成る表示装置」において一致し、本願補正発明が、「第１の薄膜トランジスタは２つのゲートを有するダブルゲート構造であって、前記第１及び第２の薄膜トランジスタはＬＤＤ構造を有している」のに対し、引用例１に記載された発明は、この構成がない点で相違する（以下、「相違点」という。）。
（４）判断
　相違点について検討する。
　薄膜トランジスタにおいて、ダブルゲート構造とすること及びＬＤＤ構造を採用して電流のリークを防止することは、半導体集積回路の技術分野において周知技術（例えば特開平９−１６６７８８号公報参照）である。
　また、エレクトロルミネッセンス（ＥＬ）表示用駆動装置において、薄膜トランジスタのリーク電流の存在が問題になることも周知事項（例えば特開昭５９−１４７３９０号公報参照）であり、さらに、ＥＬデバイスにおいてＬＤＤ構造を採用して電流のリークを防止することも周知技術（例えば特開平２−２２０４７５号公報参照）である。
　そうすると、引用例１記載の発明に対し、電流のリークを防止するために、ダブルゲート構造及びＬＤＤ構造を適用することに阻害要因はなく、したがって、本願補正発明のように、「第１の薄膜トランジスタは２つのゲートを有するダブルゲート構造であって、前記第１及び第２の薄膜トランジスタはＬＤＤ構造を有しているようにする」ことは当業者が容易に想到できたことである。
　そして、本願補正発明の作用効果も、引用例１記載の発明及び周知技術から当業者が予測できる範囲のものである。
　したがって、本願補正発明は、引用例１記載の発明に周知技術を単に付加した程度のものであり、当業者が容易に想到しえたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
（５）むすび
　以上のとおり、本件補正は、特許法第１７条の２第５項で準用する同法第１２６条第４項の規定に違反するものであり、特許法第１５９条第１項で準用する特許法第５３条第１項の規定により却下されるべきものである。
　
３．本願発明について平成１４年１０月４日付の手続補正は上記のとおり却下されたので、本願の請求項１に係る発明（以下、同項記載の発明を「本願発明」という。）は、平成１３年１２月２６日付手続補正書の特許請求の範囲の請求項１に記載された事項により特定される、以下のとおりのものである。
「基板上に、陽極、陰極及び該両電極の間に挟まれた発光素子層と、ドレイン電極がドレイン信号線に、ゲート電極がゲート信号線にそれぞれ接続された第１の薄膜トランジスタと、ソース電極が前記陽極に、ドレイン電極が電源に、ゲート電極が前記第１の薄膜トランジスタのソース電極に接続された第２の薄膜トランジスタと、を備えて成る表示装置において、前記第１の薄膜トランジスタは２つのゲートを有するダブルゲート構造であることを特徴とする表示装置。」
（１）引用例
　原査定の拒絶の理由に引用された引用例１及びその記載事項は、前記「２．（２）」に記載したとおりである。
（２）対比・判断                
　本願発明は、前記２．で検討した本願発明から、発光素子層の限定事項である「エレクトロルミネッセンス素子」との限定を省き、同じく第１及び第２の薄膜トランジスタについての限定事項である「第１及び第２の薄膜トランジスタはＬＤＤ構造を有している」との構成を省くものである。
　そうすると、本願発明の構成要件を全て含み、さらに他の構成要件を付加したものに相当する本願補正発明が、前記「２．（４）」に記載したとおり、引用例１記載の発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、引用例１記載の発明及び周知技術に基づいて、当業者が容易に発明をすることができたものである。
（３）むすび
　以上のとおり、本願発明は、引用例１記載の発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
よって、結論のとおり審決する。