(57)【要約】【課題】電力増幅器に関する電力変換効率を改善する。【解決手段】入力信号を差動増幅器３及びプッシュプル増幅器（８、９）により増幅する電力増幅器で、差動増幅器からの出力をプッシュプル増幅器により増幅し、プッシュプル増幅器からの出力を差動増幅器の入力として帰還する。プッシュプル増幅器を構成する複数の増幅素子８、９の各々の電源電圧生成回路では、直流電圧源１２〜１９とスイッチ２０〜２７とダイオード２８〜３５が直列に接続された閉回路を１つのブロックとして、複数のブロックが、隣接する異なるブロックのうちの一方のダイオードのアノード端子と他方のダイオードのカソード端子とが接続されるように、接続される。電源電圧制御手段３８が、電力増幅器の入力信号の信号レベル又は電力増幅器からの出力信号の信号レベルに応じて、スイッチのオン／オフを制御する。【選択図】  図１
2012080357.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を増幅する電力増幅器であって、
前記入力信号を増幅する増幅素子と、
直流電圧源とスイッチとダイオードが直列に接続された閉回路を１つのブロックとして、複数のブロックが、隣接する異なるブロックのうちの一方のダイオードのアノード端子と他方のダイオードのカソード端子とが接続されるように、接続され、前記増幅素子に対して電源電圧を出力する電源電圧生成回路と、
前記入力信号の信号レベル又は前記増幅素子で増幅された出力信号の信号レベルに応じて、前記電源電圧生成回路を構成する前記複数のブロックのスイッチについてオン／オフを制御することで、前記電源電圧生成回路から出力される電源電圧を制御する電源電圧制御手段とを備えた、
ことを特徴とする電力増幅器。
【請求項２】
入力信号を差動増幅器及びプッシュプル増幅器により増幅する電力増幅器であって、
前記差動増幅器からの出力信号を前記プッシュプル増幅器により増幅し、前記プッシュプル増幅器からの出力信号を前記差動増幅器の入力信号として帰還する構成を有しており、
当該電力増幅器は、前記プッシュプル増幅器を構成する複数の増幅素子の各々の電源電圧を生成する回路として、直流電圧源とスイッチとダイオードが直列に接続された閉回路を１つのブロックとして、複数のブロックが、隣接する異なるブロックのうちの一方のダイオードのアノード端子と他方のダイオードのカソード端子とが接続されるように、接続され、前記プッシュプル増幅器を構成する複数の増幅素子の各々に対して電源電圧を出力する電源電圧生成回路を備え、
当該電力増幅器は、当該電力増幅器の入力信号の信号レベル又は当該電力増幅器からの出力信号の信号レベルに応じて、前記電源電圧生成回路を構成する前記複数のブロックのスイッチについてオン／オフを制御することで、前記電源電圧生成回路から出力される電源電圧を制御する電源電圧制御手段を備えた、
ことを特徴とする電力増幅器。
【請求項３】
請求項１又は請求項２に記載の電力増幅器を備え、入力信号を増幅して出力する電源回路であって、
入力信号を増幅する電力増幅器として、請求項１又は請求項２に記載の電力増幅器を備え、
更に、
前記電力増幅器からの出力の電流値を検出する電流検出器と、
前記電流検出器により検出された電流値を入力するヒステリシスコンパレータと、
前記ヒステリシスコンパレータからの出力信号に応じて制御されるＤＣ／ＤＣコンバータと、を備え、
前記電力増幅器からの出力信号と前記ＤＣ／ＤＣコンバータからの出力信号が合成されて当該電源回路の出力信号として出力される構成を有する、
ことを特徴とする電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力増幅器や、電力増幅器を有する電源回路に関し、特に、電力増幅器に関する電力変換効率を改善する技術に関する。
【背景技術】
【０００２】
［背景技術１の説明：電力増幅器について］
演算増幅器（オペアンプ）は、出力可能な電流が小さいため、駆動できる負荷インピーダンスには限界がある。そこで、小さな負荷インピーダンスを駆動するためには、オペアンプの出力にＮＰＮトランジスタとＰＮＰトランジスタからなるプッシュプル増幅器を接続することで、出力可能な電流を増やすことができる。
【０００３】
図４には、従来方式の電力増幅器の構成例を示してある。
本例の電力増幅器は、入力端子４１と出力端子４２、演算増幅器（オペアンプ）４３、バイアス回路を構成する抵抗器４４、ダイオード４５、ダイオード４６、抵抗器４７、プッシュプル回路のＮＰＮトランジスタ４８とＰＮＰトランジスタ４９、直流電圧源５０と直流電圧源５１から構成されている。
【０００４】
具体的には、オペアンプ４３の＋端子に入力端子４１が接続されている。
また、直流電圧源５０の−側が接地されており、直流電圧源５０の＋側が抵抗器４４の一端に接続されており、抵抗器４４の他端がダイオード４５のアノード端子に接続されており、ダイオード４５のカソード端子がダイオード４６のアノード端子に接続されており、ダイオード４６のカソード端子が抵抗器４７の一端に接続されており、抵抗器４７の他端が直流電圧源５１の−側に接続されており、直流電圧源５１の＋側が接地されている。
また、ＮＰＮトランジスタ４８のベース（Ｂ）端子が抵抗器４４とダイオード４５との間の接続線に接続されており、ＮＰＮトランジスタ４８のコレクタ（Ｃ）端子が直流電圧源５０と抵抗器４４との間の接続線に接続されており、ＮＰＮトランジスタ４８のエミッタ（Ｅ）端子がＰＮＰトランジスタ４９のエミッタ（Ｅ）端子に接続されている。
また、ＰＮＰトランジスタ４９のベース（Ｂ）端子がダイオード４６と抵抗器４７との間の接続線に接続されており、ＰＮＰトランジスタ４９のコレクタ（Ｃ）端子が抵抗器４７と直流電圧源５１との間の接続線に接続されている。
また、オペアンプ４３の出力端子がダイオード４５とダイオード４６との間の接続線に接続されている。
また、ＮＰＮトランジスタ４８とＰＮＰトランジスタ４９との間の接続線（ここでは、説明のために、接続線Ａと言う）に出力端子４２が接続されており、接続線Ａと出力端子４２との間の接続線にオペアンプ４３の−端子が接続されている。
【０００５】
本例の電力増幅器における動作について説明する。
入力信号は入力端子４１を通ってオペアンプ４３の＋端子に入力され、オペアンプ４３の−端子へは出力信号がフィードバックされる。ダイオード４５はＮＰＮトランジスタ４８のベース−エミッタ間の電圧降下を補償するためのものであり、ダイオード４６はＰＮＰトランジスタ４９のベース−エミッタ間の電圧降下を補償するためのものであり、抵抗器４４、抵抗器４７と共に、バイアス回路を構成する。直流電圧源５１よりも高い電圧値に設定される直流電圧源５０に接続されたＮＰＮトランジスタ４８と、直流電圧源５０よりも低い電圧値に設定される直流電圧源５１に接続されたＰＮＰトランジスタ４９は、プッシュプル増幅器を構成し、ＮＰＮトランジスタ４８は基準電圧よりも高い電圧を出力し、ＰＮＰトランジスタ４９は基準電圧よりも低い電圧を出力する。
【０００６】
図５（ａ）、（ｂ）には、本例のプッシュプル増幅器における出力波形の例を示してある。
図５（ａ）、（ｂ）のグラフでは、横軸は時間を表しており、縦軸は電圧を表している。また、基準電圧としては、例えば、ゼロ（０）が用いられる。
具体的には、図５（ａ）には、ＮＰＮトランジスタ４８の出力波形の例（実線）を示してあるとともに、ＰＮＰトランジスタ４９の出力波形の例（破線）を示してある。図５（ｂ）には、これらを合成した波形を示してあり、この波形がプッシュプル増幅器からの出力として出力端子４２へ出力される。
【０００７】
図５（ａ）に示されるように、ＮＰＮトランジスタ４８とＰＮＰトランジスタ４９の各々の出力波形は、正弦波を半波整流した波形であり、これはＢ級にバイアスされた増幅器に相当する。Ｂ級増幅器が正弦波を出力するときの電力変換効率ηは（式１）で表されることが知られている。
【数１】
2012080357.tif 000003
【０００８】
ＮＰＮトランジスタ４８について（式１）を説明すると、Ｖｄｄは直流電圧源５０の電源電圧であり、ＶｏｍａｘはＮＰＮトランジスタ４８の出力電圧の最大値である。（式１）のＶｏｍａｘが直流電圧源５０の電圧Ｖｄｄと同じ電圧である場合（つまり、飽和出力時）の電圧変換効率ηは７８．５％となるが、最大出力電圧Ｖｏｍａｘが下がると電力変換効率ηも低下する。
【０００９】
図６には、従来方式のプッシュプル増幅器における電力変換効率特性の一例を示してある。
図６のグラフでは、横軸はバックオフ（ｄＢ）を表しており、縦軸は電力変換効率（％）を表しており、出力電圧に対する電力変換効率ηの一例を示してある。
ここで、横軸はバックオフで、Ｖｏｍａｘ／Ｖｄｄの対数表示をしており、零点が飽和出力を示す。
【００１０】
なお、ここでは、ＮＰＮトランジスタ４８について説明したが、ＰＮＰトランジスタ４９についても同様のことが言える。従って、ＮＰＮトランジスタ４８とＰＮＰトランジスタ４９を組み合わせたプッシュプル増幅器の電力変換効率も（式１）及び図６に示すようになる。
【００１１】
本例の電力増幅器の回路では、プッシュプル増幅器（ＮＰＮトランジスタ４８やＰＮＰトランジスタ４９）の他に、オペアンプ４３やバイアス回路も電力を消費するが、ＮＰＮトランジスタ４８及びＰＮＰトランジスタ４９の電流増幅率ｈｆｅが大きく、オペアンプ４３の消費電力はプッシュプル増幅器の消費電力と比較すると僅かであるため、図６に示されるプッシュプル増幅器の電力変換効率特性とほぼ一致する。
【００１２】
図６に示されるように、出力が低い場合には電力変換効率も低下する。図４に示される回路は、必ずしも飽和で動作するとは限らない。例えば、音響用増幅器に用いれば音量を調節するために必ずしも飽和で動作しない。従って、出力レベルが低いときには、電力変換効率は低下する。
【００１３】
［背景技術２の説明：電源回路について］
送信機の電力増幅器への要求として、設置場所の制約や据付コストの低減のために、小型・軽量化が強く求められている。装置の体積や重量としては、電力損失によって発生する熱を放熱するための放熱フィンが多くを占めるが、電力効率を改善することで放熱フィンを小さくすることが可能になり、小型・軽量化に寄与する。
電力効率を改善する方法として、飽和型の電力増幅器の電源電圧を変動させるＥＥＲ（Ｅｎｖｅｌｏｐ  Ｅｌｉｍｉｎａｔｉｏｎ  ａｎｄ  Ｒｅｓｔｏｒａｔｉｏｎ）方式がある。
【００１４】
図７には、ＥＥＲ方式の装置の構成例（ブロック構成例）を示してある。
本例の装置は、入力端子１０１と出力端子１０２、分配器１０３、ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）リミット増幅器１０４、主増幅器１０５、包絡線検波器１０６、電源回路１０７から構成されている。
具体的には、入力端子１０１、分配器１０３、ＲＦリミット増幅器１０４、主増幅器１０５、出力端子１０２が直列に接続されている。また、分配器１０３には包絡線検波器１０６が接続されており、包絡線検波器１０６には電源回路１０７が接続されており、電源回路１０７が主増幅器１０５の電源回路となっている。
【００１５】
本例の装置における動作について説明する。
入力端子１０１から入力されたＲＦ信号を分配器１０３で分配し、片方の分配信号を包絡線検波器１０６で検波してその結果（包絡線信号に関する情報）を電源回路１０７へ出力する。電源回路１０７は、主増幅器１０５の電源電圧を包絡線信号に従って変動させる。
分配器１０３でＲＦ信号を分配したもう一方の分配信号については、ＲＦリミット増幅器１０４で振幅変動分を取り除き位相情報のみを保ちながら主増幅器１０５で増幅し、その増幅結果を出力端子１０２へ出力する。主増幅器１０５の電源電圧は振幅情報に従って変動するため振幅情報は復元され、主増幅器１０５は常に飽和状態で動作することから高効率となる。
【００１６】
主増幅器１０５は飽和状態で動作するため高効率となるが、ＥＥＲ方式の全体効率については、電源回路１０７の効率も重要になってくる。Ｗ−ＣＤＭＡ（Ｗｉｄｅｂａｎｄ−Ｃｏｄｅ  Ｄｉｖｉｓｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ）の信号やＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ）の信号のような広帯域の信号の包絡線信号の帯域は広く、この場合、電源回路１０７は高速に動作する必要がある。
【００１７】
高速に動作する電源回路としては、例えば、非特許文献１や非特許文献２に記載されている（非特許文献１、２参照。）。
図８には、高速に動作する電源回路１０７の構成例を示してある。
本例の電源回路１０７は、入力端子１１１と出力端子１１２、広帯域な電圧源のプッシュプル増幅器を有する電力増幅器６１、制御回路である電流検出器１２０及びヒステリシスコンパレータ１２１、高効率なＤＣ／ＤＣコンバータ１２２から構成されている。
ここで、入力端子１１１は包絡線検波器１０６の出力端子と接続され、出力端子１１２は主増幅器１０５の電源に関する入力端子と接続される。電流検出器１２０は、例えば、抵抗から構成される。
ＤＣ／ＤＣコンバータ１２２は、電圧電源１３１、スイッチ素子１３２、ダイオード１３３、インダクタンス１３４から構成されている。
【００１８】
具体的には、電力増幅器６１は図４に示されるものと同様な構成を有しており、電力増幅器６１の入力端子は入力端子１１１と接続されており（或いは、入力端子１１１自体でもよい）、電力増幅器６１の出力端子は電流検出器１２０の一端（ノードＰ１）と接続されている。なお、説明の便宜上から、図８では、図４と同様な構成部については同一の符号を付してある。
電流検出器１２０の一端（ノードＰ１）と他端（ノードＰ２）のそれぞれが、ヒステリシスコンパレータ１２１の２つの入力端子のそれぞれと接続されている。
スイッチ素子１３２は例えばトランジスタから構成されており、ヒステリシスコンパレータ１２１の出力端子がスイッチ素子１３２のゲート端子と接続されている。また、スイッチ素子１３２のドレイン端子に電源電圧１３１が接続されており、スイッチ素子１３２のソース端子（ノードＰ）にダイオード１３３のカソード端子及びインダクタンス１３４の一端が接続されている。
ダイオード１３３のアノード端子は接地されている。
インダクタンス１３４の他端は出力端子１１２と接続されている。
インダクタンス１３４と出力端子１１２との間の接続線に電流検出器１２０の他端（ノードＰ２）が接続されている。
【００１９】
本例の電源回路における動作について説明する。
この回路の動作は、追従モードと非追従モードに分かれる。
（１：追従モードの説明）
包絡線検波器１０６で検波された信号が、入力端子１１１に入力され、プッシュプル増幅器を有する電力増幅器６１で電圧源に変換される。
包絡線検波器１０６からの出力が直流（ＤＣ：Ｄｉｒｅｃｔ  Ｃｕｒｒｅｎｔ）成分である場合には、電流検出器１２０のノードＰ１の電圧が上がり、ヒステリシスコンパレータ１２１がスイッチ素子１３２をオンさせるように動く。すると、スイッチ素子１３２とインダクタンス１３４との接続点のノードＰに電源電圧１３１が印加され、インダクタンス１３４を経由して出力端子１１２の電圧が徐々に上昇する。
【００２０】
そして、出力端子１１２の電圧がプッシュプル増幅器を有する電力増幅器６１の出力（電圧）より高くなると、ノードＰ２が高くなり、ヒステリシスコンパレータ１２１はスイッチ素子１３２をオフさせる。すると、インダクタンス１３４を流れていた電流はダイオード１３３経由で流れ、出力端子１１２の電圧は徐々に低下し、これにより、ヒステリシスコンパレータ１２１はスイッチ素子１３２をオンさせ、繰り返し動作になる。すなわち、自ら発振して制御する。
【００２１】
この自励周波数は、自由度のあるヒステリシス幅と、インダクタンス１３４と、電源電圧１３１と、電流検出器１２０の抵抗値で決まるが、高く設定するとスイッチング損失が増加し或いはスイッチ素子１３２の限界値を超えるので限度はある。
包絡線検波器１０６からの出力がＤＣ成分と低周波分の交流（ＡＣ：Ａｌｔｅｒｎａｔｉｎｇ  Ｃｕｒｒｅｎｔ）成分である場合には、ＤＣ入力の場合と同様に、ＤＣ／ＤＣコンバータ１２２が追従し、出力電力は効率の良いＤＣ／ＤＣコンバータ１２２から供給される。
【００２２】
（２：非追従モードの説明）
包絡線検波器１０６からの出力がＤＣ成分と高い周波数のＡＣ成分になると、ＤＣ／ＤＣコンバータ１２２からの出力ではインダクタンス１３４で高い周波数のＡＣ成分は除去されるため、ＤＣ／ＤＣコンバータ１２２から供給されるのはＤＣ成分と低い周波数のＡＣ成分となり、高い周波数のＡＣ成分は、プッシュプル増幅器を有する電力増幅器６１から供給することになる。このとき、電流検出器１２０のノードＰ１とノードＰ２の両端にＤＣ成分とＡＣ高周波成分が発生し、ヒステリシスコンパレータ１２１からの出力は、ＡＣ成分の高周波を基本とする周波数でスイッチ素子１３２を動かす。
【００２３】
以上に説明したように、本例の電源回路１０７では、低い周波数成分は、高効率であるＤＣ／ＤＣコンバータ１２から供給し、高い周波数成分は、高速動作が可能なプッシュプル増幅器を有する電源増幅器６１から供給することで、高効率で高速な動作が可能となる。
【００２４】
本例の電源回路１０７では、自励周波数を高くして追従できるＡＣ成分を増やすことで、つまり高効率なＤＣ／ＤＣコンバータ１２２から出力するエネルギーの割合を増やすことで、電源回路の高効率化を試みることが考えられるが、例えば、ＷｉＭＡＸ（Ｗｏｒｌｄｗｉｄｅ  Ｉｎｔｅｒｏｐｅｒａｂｉｌｉｔｙ  ｆｏｒ  Ｍｉｃｒｏｗａｖｅ  Ａｃｃｅｓｓ）やＬＴＥ（Ｌｏｎｇ  Ｔｅｒｍ  Ｅｖｏｌｕｔｉｏｎ）などの広帯域な通信システムでは包絡線も広帯域になるため、ＤＣ／ＤＣコンバータ１２２のスイッチング周波数を上げるとスイッチング損失が大きくなり、電源回路の効率は低下する。
【００２５】
そこで、広帯域な通信システムでは、周波数が低いＡＣ成分は効率の高いＤＣ／ＤＣコンバータ１２２から供給し、周波数が高いＡＣ成分はプッシュプル増幅器を有する電力増幅器６１から供給するように、回路定数を設定する。
このため、ＷｉＭＡＸやＬＴＥなどの広帯域な通信システムでは、ＤＣ成分と低い周波数成分は高効率なＤＣ／ＤＣコンバータ１２２により供給し、高い周波数成分はプッシュプル増幅器を有する電力増幅器６１から供給することになる。
【００２６】
主増幅器１０５の出力電力が大きい場合には、電源回路１０７からも多くの電流を供給する必要がある。本例の電源回路１０７において、ＤＣ／ＤＣコンバータ１２２としては、スイッチ素子１３２、ダイオード１３３、インダクタンス１３４が必要な電流を流せる部品を選択すればよいが、高スルーレートで動作するオペアンプ４３については一般的に大電流を流せる部品はない。このため、本例のように、出力にＮＰＮトランジスタ４８とＰＮＰトランジスタ４９を接続することで、出力できる電流の容量を増やすことが可能である。
【００２７】
ところで、Ｗ−ＣＤＭＡ信号やＯＦＤＭ信号は、広帯域な信号であるとともに、平均電力とピーク電力との比であるＰＡＰＲ（Ｐｅａｋ  ｔｏ  Ａｖｅｒａｇｅ  Ｐｏｗｅｒ  Ｒａｔｉｏ）が８ｄＢ程度である。
図９には、ＯＦＤＭ信号における包絡線信号のスペクトラムの累積確率密度分布の一例を示してある。
図９のグラフでは、横軸は周波数（ＭＨｚ）を表しており、縦軸は累積確率密度分布（％）を表している。
これは、帯域が１０ＭＨｚでＰＡＰＲが８ｄＢであるＯＦＤＭ変調信号の包絡線を求めて、電力の累積確率密度分布をＤＣから１０ＭＨｚまでプロットしたグラフである。
【００２８】
ここで、電源回路１０７では、ＤＣ成分と低い周波数成分はＤＣ／ＤＣコンバータ１２２から供給し、高い周波数成分はプッシュプル増幅器を有する電力増幅器６１から供給するが、仮に、３ＭＨｚ以下をＤＣ／ＤＣコンバータ１２２から供給し、３ＭＨｚ以上をプッシュプル増幅器を有する電力増幅器６１から供給すると、図９のグラフから、電源回路１０７が供給する電力の内、ＤＣ／ＤＣコンバータ１２２から９０％の電力を供給し、プッシュプル増幅器を有する電力増幅器６１から１０％の電力を供給することになる。
【００２９】
また、ＤＣ／ＤＣコンバータ１２２の電力変換効率は、スイッチ素子１３２のオン抵抗やスイッチング損失、ダイオード１３３の順方向電圧、インダクタンス１３４の損失などで決まり、ηｄとする。一方、電力増幅器６１が有するプッシュプル増幅器の電力変換効率は、図６から読み取れ、ＯＦＤＭ信号のＰＡＰＲが８ｄＢであることから、当該電力変換効率は−８ｄＢの電力変換効率となり、ここでは、このときの電力変換効率をηｂとする。
【００３０】
以上の条件において、電源回路１０７が主増幅器１０５へ供給する電力の内、１０％を電力増幅器６１が有する電力変換効率ηｂのプッシュプル増幅器から供給し、９０％を電力変換効率ηｄのＤＣ／ＤＣコンバータ１２２から供給することになる。これにより、電源回路１０７の電力変換効率ηｓは（式２）により計算できる。
【数２】
2012080357.tif 000004
【００３１】
仮に、ηｂ＝３０％、ηｄ＝９０％として計算すると、ηｓ＝７５％となる。電源回路１０７の電力変換効率を改善するためには、電力変換効率が低いプッシュプル増幅器の効率を上げることが必要である。
【先行技術文献】
【特許文献】
【００３２】
【特許文献１】特開２００９−１５９２１８号公報
【非特許文献】
【００３３】
【非特許文献１】“Ａｎ  Ｉｍｐｒｏｖｅｄ  Ｐｏｗｅｒ−Ａｄｄｅｄ  Ｅｆｆｉｃｉｅｎｃｙ  １９−ｄＢｍ  Ｈｙｂｒｉｄ  Ｅｎｖｅｌｏｐｅ  Ｅｌｉｍｉｎａｔｉｏｎ  ａｎｄ  Ｒｅｓｔｏｒａｔｉｏｎ  Ｐｏｗｅｒ  Ａｍｐｌｉｆｉｅｒ  ｆｏｒ  ８０２．１１ｇ  ＷＬＡＮ  Ａｐｐｌｉｃａｔｉｏｎｓ”、Ｆｅｉｐｅｎｇ  Ｗａｎｇ  ｅｔ  ａｌ．、ＩＥＥＥ  ＴＲＡＮＳＡＣＴＩＯＮＳ  ＯＮ  ＭＩＣＲＯＷＡＶＥ  ＴＨＥＯＲＹ  ＡＮＤ  ＴＥＣＨＮＩＱＵＥＳ、  ＶＯＬ．５４、ＮＯ．１２、ＤＥＣＥＭＢＥＲ  ２００６、  ｐ．４０８６−４０９９
【非特許文献２】“Ａ  Ｃｌａｓｓ  Ｂ  Ｓｗｉｔｃｈ−Ｍｏｄｅ  Ａｓｓｉｓｔｅｄ  Ｌｉｎｅａｒ  Ａｍｐｌｉｆｉｅｒ”、Ｇｅｏｆｆｒｅｙ  Ｒ．  Ｗａｌｋｅｒ、ＩＥＥＥ  ＴＲＡＮＳＡＣＴＩＯＮＳ  ＯＮ  ＰＯＷＥＲ  ＥＬＥＣＴＲＯＮＩＣＳ、  ＶＯＬ．１８、ＮＯ．６、ＮＯＶＥＭＢＥＲ  ２００３、  ｐ．１２７８−１２８５
【発明の概要】
【発明が解決しようとする課題】
【００３４】
［背景技術１の課題の説明：電力増幅器について］
図４に示される電力増幅器（プッシュプル増幅器で出力を強化したオペアンプ回路）の電力変換効率は、出力レベルが飽和出力のとき最大となるが、出力レベルが下がるに従って電力変換効率も低下してしまう、という問題があった。
【００３５】
［背景技術２の課題の説明：電源回路について］
図８に示される電源回路１０７では、例えば、広帯域で且つＰＡＰＲが高い信号においては、電力増幅器（図４に示されるものと同様なもの）が有するプッシュプル増幅器の電力変換効率が低いため、電源回路の電力変換効率が低い、という問題があった。
【００３６】
なお、上述したように、図４や図８に示される電力増幅器の回路では、プッシュプル増幅器（ＮＰＮトランジスタ４８やＰＮＰトランジスタ４９）の他に、オペアンプ４３やバイアス回路も電力を消費するが、ＮＰＮトランジスタ４８及びＰＮＰトランジスタ４９の電流増幅率ｈｆｅが大きく、オペアンプ４３の消費電力はプッシュプル増幅器の消費電力と比較すると僅かであるため、図６に示されるプッシュプル増幅器の電力変換効率特性とほぼ一致する。
【００３７】
［背景技術１、２に共通な目的の説明］
本発明は、このような従来の事情に鑑み為されたもので、電力変換効率を改善した電力増幅器や、このような電力増幅器を有する電源回路を提供することを目的とする。
【課題を解決するための手段】
【００３８】
上記目的を達成するため、本発明では、入力信号を増幅する電力増幅器において、次のような構成とした。
すなわち、前記入力信号を増幅する増幅素子と、直流電圧源とスイッチとダイオードが直列に接続された閉回路を１つのブロックとして、複数のブロックが、隣接する異なるブロックのうちの一方のダイオードのアノード端子と他方のダイオードのカソード端子とが接続されるように、接続され、前記増幅素子に対して電源電圧を出力する電源電圧生成回路を備えている。
当該電力増幅器では、電源電圧制御手段が、当該電力増幅器の入力信号の信号レベル又は前記増幅素子で増幅された出力信号の信号レベルに応じて、前記電源電圧生成回路を構成する前記複数のブロックのスイッチについてオン／オフを制御することで、前記電源電圧生成回路から出力される電源電圧を制御する。
【００３９】
従って、増幅素子に対して電源電圧を出力する電源電圧生成回路から出力される電源電圧を制御することにより、電力増幅器の電力変換効率を改善することができる。
【００４０】
上記目的を達成するため、本発明では、入力信号を差動増幅器及びプッシュプル増幅器により増幅する電力増幅器において、次のような構成とした。
すなわち、前記差動増幅器からの出力信号を前記プッシュプル増幅器により増幅し、前記プッシュプル増幅器からの出力信号を前記差動増幅器の入力信号として帰還（フィードバック）する構成を有している。
当該電力増幅器は、前記プッシュプル増幅器を構成する複数の増幅素子の各々の電源電圧を生成する回路として、直流電圧源とスイッチとダイオードが直列に接続された閉回路を１つのブロックとして、複数のブロックが、隣接する異なるブロックのうちの一方のダイオードのアノード端子と他方のダイオードのカソード端子とが接続されるように、接続され、前記プッシュプル増幅器を構成する複数の増幅素子の各々に対して電源電圧を出力する電源電圧生成回路を備えている。
当該電力増幅器では、電源電圧制御手段が、当該電力増幅器の入力信号の信号レベル又は当該電力増幅器からの出力信号の信号レベルに応じて、前記電源電圧生成回路を構成する前記複数のブロックのスイッチについてオン／オフ（オン状態とオフ状態の切り替え）を制御することで、前記電源電圧生成回路から出力される電源電圧を制御する。
【００４１】
従って、プッシュプル増幅器を構成する複数の増幅素子の各々に対して電源電圧を出力する電源電圧生成回路から出力される電源電圧を制御することにより、電力増幅器の電力変換効率を改善することができる。
【００４２】
本発明では、上記のような電力増幅器を備え、入力信号を増幅して出力する電源回路において、次のような構成とした。
すなわち、入力信号を増幅する電力増幅器として、上記のような電力増幅器を備えた。
更に、電流検出器が前記電力増幅器からの出力の電流値を検出し、ヒステリシスコンパレータが前記電流検出器により検出された電流値を入力し、ＤＣ／ＤＣコンバータが前記ヒステリシスコンパレータからの出力信号に応じて制御される。
そして、前記電力増幅器からの出力信号と前記ＤＣ／ＤＣコンバータからの出力信号が合成されて当該電源回路の出力信号として出力される構成を有する。
【００４３】
従って、電源回路が備える電力増幅器について、プッシュプル増幅器を構成する複数の増幅素子の各々に対して電源電圧を出力する電源電圧生成回路から出力される電源電圧を制御することにより、電力増幅器の電力変換効率を改善することができる。
【発明の効果】
【００４４】
以上説明したように、本発明によると、電力変換効率を改善した電力増幅器や、このような電力増幅器を有する電源回路を実現することができる。
【図面の簡単な説明】
【００４５】
【図１】本発明の一実施例（第１実施例）に係る電力増幅器の構成例を示す図である。
【図２】（ａ）はプッシュプル増幅器におけるスイッチ制御信号の一例を示す図であり、（ｂ）はトランジスタのコレクタ（Ｃ）端子の電圧を示す図である。
【図３】プッシュプル増幅器における電力変換効率特性の一例を示す図である。
【図４】従来方式の電力増幅器の構成例を示す図である。
【図５】（ａ）、（ｂ）はプッシュプル増幅器における出力波形の例を示す図である。
【図６】従来方式のプッシュプル増幅器における電力変換効率特性の一例を示す図である。
【図７】ＥＥＲ方式の装置の構成例を示す図である。
【図８】高速に動作する電源回路の構成例を示す図である。
【図９】ＯＦＤＭ信号における包絡線信号のスペクトラムの累積確率密度分布の一例を示す図である。
【図１０】本発明の一実施例（第２実施例）に係る電力増幅器の構成例を示す図である。
【図１１】（ａ）はプッシュプル増幅器におけるスイッチ制御信号（変換前）の一例を示す図であり、（ｂ）はプッシュプル増幅器におけるスイッチ制御信号（変換後）の一例を示す図であり、（ｃ）はトランジスタのコレクタ（Ｃ）端子の電圧を示す図である。
【図１２】（ａ）はスイッチ制御信号（変換後）ＣＣ１〜ＣＣ３の状態の一例を示す図であり、（ｂ）はスイッチ制御信号（変換後）ＣＣ１〜ＣＣ３の状態及びスイッチ制御信号（変換前）Ｃ１〜Ｃ４の状態の一例を示す図である。
【発明を実施するための形態】
【００４６】
本発明に係る実施例を図面を参照して説明する。
【実施例１】
【００４７】
本発明の第１実施例を説明する。
図１には、本発明の一実施例に係る電力増幅器の構成例を示してある。
本例の電力増幅器は、入力端子１と出力端子２、演算増幅器（オペアンプ）３、バイアス回路を構成する抵抗器４、ダイオード５、ダイオード６、抵抗器７、プッシュプル回路のＮＰＮトランジスタ８とＰＮＰトランジスタ９、直流電圧源１０と直流電圧源１１を備えており、これらの構成については、概略的には、図４（全体）や図８（電力増幅器６１の部分）に示される対応する部分と同様であるが、本例では、ＮＰＮトランジスタ８のコレクタ（Ｃ）端子（ノードＡ）の接続の仕方と、ＰＮＰトランジスタ９のコレクタ（Ｃ）端子（ノードＢ）の接続の仕方が異なっている。
【００４８】
本例の電力増幅器は、上記のような従来方式と同様な構成を有するとともに、更に、複数（本例では、８つ）の直流電圧源１２〜１９、これと同数（本例では、８つ）のスイッチ２０〜２７、これと同数（本例では、８つ）のダイオード２８〜３５、直流電圧源３６と直流電圧源３７、スイッチ制御部３８を備えている。
【００４９】
具体的な接続の仕方を説明する。
まず、ＮＰＮトランジスタ８側について説明する。
ＮＰＮトランジスタ８のコレクタ（Ｃ）端子（ノードＡ）と直流電圧源３６（電圧Ｖ０）の＋側とが接続されている。
直流電圧源３６の−側には、直列に設けられた４段の回路のうちの最終段（本例では、４段目）の回路が接続されている。
【００５０】
各段の回路は、１つのダイオード（それぞれ、２８、２９、３０、３１）と、１つの直流電圧源（それぞれ、１２、１３、１４、１５）と、１つのスイッチ（それぞれ、２０、２１、２２、２３）から構成されている。
各段の回路のダイオード２８、２９、３０、３１が、次の段にカソード端子が向くようにして、直列に接続されており、また、１段目の回路のダイオード２８のアノード端子は接地されており、４段目の回路のダイオード３１のカソード端子は直流電圧源３６の−側と接続されている。
また、各段の回路では、ダイオード（それぞれ、２８、２９、３０、３１）のアノード端子側の接続線に直流電圧源（それぞれ、１２、１３、１４、１５）の−側が接続されており、当該直流電圧源の＋側にスイッチ（それぞれ、２０、２１、２２、２３）の一端が接続されており、当該スイッチの他端が当該ダイオードのカソード端子側の接続線に接続されている。
なお、１段目の回路から４段目の回路まで、順に、直流電圧源１２、１３、１４、１５の電圧をＶ１、Ｖ２、Ｖ３、Ｖ４とする。
【００５１】
次に、ＰＮＰトランジスタ９側について説明する。
ＰＮＰトランジスタ９のコレクタ（Ｃ）端子（ノードＢ）と直流電圧源３７（電圧Ｖ０）の−側とが接続されている。
直流電圧源３７の＋側には、直列に設けられた４段の回路のうちの最終段（本例では、４段目）の回路が接続されている。
【００５２】
各段の回路は、１つのダイオード（それぞれ、３２、３３、３４、３５）と、１つの直流電圧源（それぞれ、１６、１７、１８、１９）と、１つのスイッチ（それぞれ、２４、２５、２６、２７）から構成されている。
各段の回路のダイオード３２、３３、３４、３５が、次の段にアノード端子が向くようにして、直列に接続されており、また、１段目の回路のダイオード３２のカソード端子は接地されており、４段目の回路のダイオード３５のアノード端子は直流電圧源３７の＋側と接続されている。
また、各段の回路では、ダイオード（それぞれ、３２、３３、３４、３５）のアノード端子側の接続線に直流電圧源（それぞれ、１６、１７、１８、１９）の−側が接続されており、当該直流電圧源の＋側にスイッチ（それぞれ、２４、２５、２６、２７）の一端が接続されており、当該スイッチの他端が当該ダイオードのカソード端子側の接続線に接続されている。
なお、１段目の回路から４段目の回路まで、順に、直流電圧源１６、１７、１８、１９の電圧をＶ１、Ｖ２、Ｖ３、Ｖ４とする。
【００５３】
次に、ＮＰＮトランジスタ８側とＰＮＰトランジスタ９側に共通な部分について説明する。
入力端子１とオペアンプ３の＋端子との間の接続線に、スイッチ制御部３８が接続されている。
スイッチ制御部３８は、入力端子１から入力される信号に基づいて、ＮＰＮトランジスタ８側の４段の回路のそれぞれのスイッチ２０〜２３と、ＰＮＰトランジスタ９側の４段の回路のそれぞれのスイッチ２４〜２７を制御する。
なお、スイッチ制御部３８からＮＰＮトランジスタ８側の４段の回路のそれぞれのスイッチ２０〜２３への制御信号（スイッチ制御信号）をＣ１、Ｃ２、Ｃ３、Ｃ４とし、スイッチ制御部３８からＰＮＰトランジスタ９側の４段の回路のそれぞれのスイッチ２４〜２７への制御信号（スイッチ制御信号）をＣ５、Ｃ６、Ｃ７、Ｃ８とする。
【００５４】
このように、本例の電力増幅器では、図４（全体）や図８（電力増幅器６１の部分）の従来方式との違いは、ＮＰＮトランジスタ８及びＰＮＰトランジスタ９のコレクタ（Ｃ）端子に接続されている電源回路にある。
なお、従来方式では、ＮＰＮトランジスタ４８のコレクタ（Ｃ）端子には直流電圧源５０が接続されているとともに、ＰＮＰトランジスタ４９のコレクタ（Ｃ）端子には直流電圧源５１が接続されており、ＮＰＮトランジスタ４８及びＰＮＰトランジスタ４９のコレクタ（Ｃ）端子の電圧は固定であった。
【００５５】
これに対して、本例の方式では、スイッチ２０〜２７を入力レベルによって切り替えることにより、ＮＰＮトランジスタ８及びＰＮＰトランジスタ９のコレクタ（Ｃ）端子の電圧値が変化する。
直流電圧源１２とスイッチ２０とダイオード２８で１つのブロック（１つの段の回路）を構成し、このような同じ構成を有するブロックが４段と直流電圧源３６が直列に接続されてＮＰＮトランジスタ８のコレクタ（Ｃ）端子に接続される。同様に、直流電圧源１６とスイッチ２４とダイオード３２で１つのブロック（１つの段の回路）を構成し、このような同じ構成を有するブロックが４段と直流電圧源３７が直列に接続されてＰＮＰトランジスタ９のコレクタ（Ｃ）端子に接続される。
スイッチ２０〜２７は、スイッチ制御部３８から出力されるスイッチ制御信号Ｃ１〜Ｃ８で制御される。
【００５６】
本例の電力増幅器における動作について説明する。
図２（ａ）には、本例の電力増幅器が有するプッシュプル増幅器におけるスイッチ制御信号Ｃ１〜Ｃ８の一例を示してあり、これに対応して、図２（ｂ）には、トランジスタ８、９のコレクタ（Ｃ）端子の電圧を示してある。
図２（ａ）のグラフでは、横軸は時間を表しており、縦軸はスイッチ制御信号がスイッチをオン（ＯＮ）にする状態（本例では、ハイ（Ｈ）の状態）であるか或いはスイッチをオフ（ＯＦＦ）にする状態（本例では、ロウ（Ｌ）の状態）であるかを表している。
図２（ｂ）のグラフでは、横軸は時間を表しており、縦軸はノードＡ、Ｂについて電圧を表している。なお、基準電圧としては、例えば、ゼロ（０）が用いられる。
【００５７】
図２（ａ）、（ｂ）により、スイッチ制御信号Ｃ１〜Ｃ８の状態に対する、ＮＰＮトランジスタ８のコレクタ（Ｃ）端子（ノードＡ）の電圧及びＰＮＰトランジスタ９のコレクタ（Ｃ）端子（ノードＢ）の電圧の関係が示されている。
なお、説明のために、時間（時刻）Ｔ１〜Ｔ１６を示してある。
【００５８】
より具体的に説明する。
本例では、スイッチ制御信号Ｃ１〜Ｃ８がＨであるときに、対応するスイッチ２０〜２７がオンする。
まず、直流電圧源１２とスイッチ２０とダイオード２８からなる１ブロックで、スイッチ２０がオン、オフ切り替えしたときの動作を説明する。
スイッチ２０のスイッチ制御信号Ｃ１がＬであるときは、直流電圧源１２のパスには電流が流れず、ダイオード２８を電流が流れる。スイッチ２０のスイッチ制御信号Ｃ１がＨであるときは、直流電圧源１２のパスに電流が流れ、ダイオード２８には電流が流れない。
これは、他のブロックについても同様である。
【００５９】
次に、ノードＡの電圧に着目して説明する。
時間が０からＴ１までの間は、スイッチ制御信号Ｃ１〜Ｃ４が全てＬであるため、スイッチ２０〜２３は全てオフであり、従って、電流はダイオード２８〜３１を流れ、ノードＡには直流電圧源３６の電圧Ｖ０がかかる。
なお、本説明では、ダイオード２８〜３５の順方向電圧はゼロとして説明する。
【００６０】
続いて、時間Ｔ１からＴ２までの間は、スイッチ制御信号Ｃ１のみがＨでその他のスイッチ制御信号Ｃ２〜Ｃ４はＬであるため、スイッチ２０のみがオンしている。すると、直流電圧源１２と直流電圧源３６が直列に接続されるため、ノードＡの電圧はＶ０＋Ｖ１となる。つまり、スイッチがオンになるブロックの直流電圧源の電圧が直流電圧源３６の電圧Ｖ０に加算された結果の電圧がノードＡにかかる。
【００６１】
続いて、時間Ｔ２、Ｔ３、Ｔ４のそれぞれでスイッチ制御信号Ｃ２、Ｃ３、Ｃ４のそれぞれがＨとなりスイッチ２１、２２、２３のそれぞれがオンになることで、ノードＡの電圧としては、電圧Ｖ２、Ｖ３、Ｖ４のそれぞれが加算される。
また、時間Ｔ５、Ｔ６、Ｔ７、Ｔ８のそれぞれでスイッチ制御信号Ｃ４、Ｃ３、Ｃ２、Ｃ１のそれぞれがＬとなりスイッチ２３、２２、２１、２０のそれぞれがオフになることで、ノードＡの電圧としては、電圧Ｖ４、Ｖ３、Ｖ２、Ｖ１のそれぞれが減算される。
【００６２】
次に、ノードＢの電圧に着目して説明する。
ノードＢの電圧についても、ノードＡの電圧について説明したのと同様に、スイッチ制御信号Ｃ５〜Ｃ８で制御されるスイッチ２４〜２７がオン、オフ切り替えすることで、対応する電圧Ｖ１〜Ｖ４の大きさが加算、減算される。
なお、時間Ｔ９〜Ｔ１６におけるノードＢの電圧の変化の例が図２（ａ）、（ｂ）に示されている。ノードＢの電圧については、ノードＡの電圧に対して正負が逆になっている。
【００６３】
スイッチ制御部３８の動作について説明する。
ノードＡの電圧を制御するためのスイッチ２０〜２３を制御するスイッチ制御信号Ｃ１〜Ｃ４は、出力波形が正であるときに変化する。
スイッチ制御信号Ｃ１は出力波形の電圧がＶ０よりも大きいときにＨとなり、スイッチ制御信号Ｃ２は出力波形の電圧がＶ０＋Ｖ１よりも大きいときにＨとなり、スイッチ制御信号Ｃ３は出力波形の電圧がＶ０＋Ｖ１＋Ｖ２よりも大きいときにＨとなり、スイッチ制御信号Ｃ４は出力波形の電圧がＶ０＋Ｖ１＋Ｖ２＋Ｖ３よりも大きいときにＨとなる。
【００６４】
ノードＢの電圧を制御するためのスイッチ２４〜２７を制御するスイッチ制御信号Ｃ５〜Ｃ８は、出力波形が負であるときに変化する。
スイッチ制御信号Ｃ５は出力波形の電圧が−Ｖ０よりも小さいときにＨとなり、スイッチ制御信号Ｃ６は出力波形の電圧が−Ｖ０−Ｖ１よりも小さいときにＨとなり、スイッチ制御信号Ｃ７は出力波形の電圧が−Ｖ０−Ｖ１−Ｖ２よりも小さいときにＨとなり、スイッチ制御信号Ｃ８は出力波形の電圧が−Ｖ０−Ｖ１−Ｖ２−Ｖ３よりも小さいときにＨとなる。
【００６５】
その他の条件では、スイッチ制御信号Ｃ１〜Ｃ８はＬとなる。
以上のような条件でスイッチ制御信号Ｃ１〜Ｃ８が動作するようにスイッチ制御部３８は構成されており、このような構成は例えばコンパレータ回路を用いることで容易に実現することができる。このコンパレータ回路にはヒステリシス特性を持たせてもよい。
【００６６】
図１に示されるように、本例では、スイッチ制御部３８は、入力端子１から入力される信号からスイッチ制御信号Ｃ１〜Ｃ８を作成するため、入力レベルに対する出力レベルの利得を考慮して設計される。
なお、他の構成例として、スイッチ制御部３８が、出力端子２から出力される信号（或いは、他のところの信号）に基づいてスイッチ制御信号Ｃ１〜Ｃ８を作成する構成が用いられてもよい。
【００６７】
ここで、各電圧Ｖ０、Ｖ１、Ｖ２、Ｖ３、Ｖ４としては、それぞれ種々な値が用いられてもよく、例えば、同じ電圧であってもよく、また、それぞれ異なった電圧であってもよい。
また、本例では、ノードＡの電圧及びノードＢの電圧は、それぞれ５段階に変化するように構成されているが、何段でも構わない。
また、本例では、スイッチ制御信号Ｃ１〜Ｃ８について、出力波形とＶ０、Ｖ１、Ｖ２、Ｖ３の加算又は減算で組み合わせた値とを比較して信号レベルを決めているが、必ずしもそのようにする必要はなく、他の構成が用いられてもよい。
【００６８】
本例の方式では、図２（ａ）、（ｂ）を参照して説明したように、ＮＰＮトランジスタ８のコレクタ（Ｃ）端子（ノードＡ）の電圧及びＰＮＰトランジスタ９のコレクタ（Ｃ）端子（ノードＢ）の電圧が、出力波形に応じて変化する。つまり、出力波形が小さいときはコレクタ（Ｃ）端子の電圧の絶対値も小さくなるように、ノードＡの電圧及びノードＢの電圧を制御する。
【００６９】
一方、従来方式では、図６に示されるように、出力レベルが飽和出力から下がるに従って、電力変換効率も下がってしまう。これは（式１）で示される通りである。
これに対して、本例の方式では、コレクタ（Ｃ）端子の電圧を出力波形に応じて制御するため、常に飽和出力に近い状態で動作する。このため、本例の方式では、従来方式と比較して、電力変換効率が向上する。
【００７０】
図３には、本例の電力増幅器が有するプッシュプル増幅器における電力変換効率特性の一例を示してある。
図３のグラフでは、横軸はバックオフ（ｄＢ）を表しており、縦軸は電力変換効率（％）を表しており、出力電圧に対する電力変換効率の一例を示してある。
ここで、横軸はバックオフで、（式１）におけるＶｏｍａｘ／Ｖｄｄの対数表示をしており、零点が飽和出力を示す。
【００７１】
図３に示される本例の電力変換特性では、図６に示される従来方式の電力変換特性と比較して、飽和出力よりも低い出力で効率が向上している。
なお、本例では、バイポーラトランジスタによる回路で説明しているが、電界効果トランジスタによる回路でもよく、同様の効果が得られる。
【００７２】
以上に説明したように、従来方式では、ＮＰＮトランジスタ４８のコレクタ（Ｃ）端子、ＰＮＰトランジスタ４８のコレクタ（Ｃ）端子に接続される直流電圧源５０、直流電圧源５１の電圧は出力レベルに関係なく一定であるため、出力レベルが下がるに従って電力変換効率も低下してしまった。
そこで、本例では、ＮＰＮトランジスタ８のコレクタ（Ｃ）端子の電圧及びＰＮＰトランジスタ９のコレクタ（Ｃ）端子の電圧を出力レベルに応じて制御するようにした。
【００７３】
直流電圧源の電圧値を変えるために、複数の直流電圧源を直列に接続し、それぞれの直流電圧源をオン、オフ切り替えすることで、直列接続した複数の直流電圧源の電圧を制御することが可能となる。
ここで、例えば、直列に接続した複数の直流電圧源の各々にスイッチを設ければ、それぞれの直流電圧源をオン、オフ切り替えできるが、これでは、複数の直流電圧源を直列に接続しているため、電流が流れない。
そこで、本例では、各々の直流電圧源１２〜１９に対してスイッチ２０〜２７を直列に接続し、直列に接続した直流電圧源１２〜１９とスイッチ２０〜２７に対してダイオード２８〜３５を並列に接続した。このような直流電圧源、スイッチ、ダイオードを一組の回路ブロックとして、同様な回路ブロックを直列に接続した。このとき、ダイオード２８〜３５のアノード端子は直流電圧源１２〜１９の負（−）側に接続し、ダイオード２８〜３５のカソード端子は直流電圧源１２〜１９の正（＋）側に接続した。このような回路ブロックを直列に接続し、スイッチ２０〜２７のオン、オフ切り替えを制御することで、電圧を制御することが可能となる。
【００７４】
スイッチ２０〜２７がオンであるときは、対応する直流電圧源１２〜１９の電圧が加算され、電流は直流電圧源１２〜１９を流れ、ダイオード２８〜３５には順方向の逆電圧があるため流れない。一方、スイッチ２０〜２７がオフであるときは、直流電圧源１２〜１９の回路が開放になっているため、電圧は加算されないが、電流はダイオード２８〜３５を流れ、回路は動作する。このような構成により、トランジスタ８、９のコレクタ（Ｃ）端子の電圧を制御することができる。スイッチ２０〜２７の制御としては、出力レベルに応じて適切な電圧になるように制御する。
【００７５】
また、電源電圧を生成する回路（直流電圧源１２〜１９やスイッチ２０〜２７やダイオード２８〜３５から構成される回路）について、更に説明しておく。
本例の電源電圧生成回路は、図１に示されるような構成をとることにより、複数の電源が直列に接続されていてそれぞれの電圧の足し算が供給されるように構成されている。
このように電源が直列に接続される構成では、スイッチが同時にオン、オフ状態になったとしても不定状態にはならないという構成上の利点があり、出力が大きい増幅器に適用した場合にも、本例の構成は安定した動作を実現し易いと考えられる。
これに対して、例えば、複数の電源が並列的に用意されていてこれらの電源のうちのどれか１つをスイッチングにより選択するような構成では、スイッチングの過程で、複数のスイッチが同時にオンになる若しくはオフになる瞬間が発生すると、その間が不定状態になってしまうという問題が想定される。
【００７６】
以上のように、本例の電力増幅器では、プッシュプル増幅器について、トランジスタ８、９のコレクタ（Ｃ）端子の電圧を出力レベルに応じて制御することで、高効率化を実現する。
【００７７】
一構成例として、入力信号を差動増幅器（本例では、オペアンプ３）及びプッシュプル増幅器（本例では、トランジスタ８、９を用いて構成されるもの）により電力増幅を行う電力増幅器であって、差動増幅器の出力信号をプッシュプル増幅器において増幅すること、プッシュプル増幅器の出力を差動増幅器の入力に帰還すること、プッシュプル増幅器を構成する複数の増幅素子（本例では、トランジスタ８、９）の各々の電源電圧を当該電力増幅器の入力信号若しくは出力信号の信号レベルに応じて制御すること、を行う。
【００７８】
更に、一構成例として、上記した電力増幅器において、電源電圧の制御に関して、次のような構成とする。
すなわち、直流電圧源１２〜１９とスイッチ２０〜２７とダイオード２８〜３５が直列に接続された回路を１つのブロックとして、複数のブロックが、異なるブロックのダイオード２８〜３５のアノード端子とカソード端子が互いに接続されるように接続され、プッシュプル増幅器を構成する各々の増幅素子８、９に対して電源電圧を出力する電源電圧生成回路と、
電源電圧生成回路を構成する複数のスイッチ２０〜２７についてオン／オフを制御することにより電源電圧生成回路から出力される電源電圧を制御する電源電圧制御部（本例では、スイッチ制御部３８）と、を備えた。
【００７９】
従って、本例では、増幅器（本例では、電力増幅器）において、オペアンプ３の出力を補助するために接続される増幅器（主に、本例のようにプッシュプル増幅器）の高効率化を実現して増幅効率を向上させることができる。
具体的には、本例では、プッシュプル増幅器の電力変換効率を向上させることが可能となり、消費電力の低減、電力損失により発生する熱を放熱するための放熱フィンの小型化に寄与する。また、本例では、トランジスタ８、９のコレクタ電圧を出力レベル（出力レベル自体が参照されずに、出力レベルに関する他の指標が参照されてもよい）に応じて制御することから、トランジスタ８、９のコレクタ−エミッタにかかる電圧を低く抑えることができるため、設計時に低い耐圧のトランジスタを選択することが可能である。
このように、本例では、従来方式の電力増幅器（プッシュプル増幅器で出力を強化したオペアンプ回路）の電力変換効率が、出力レベルが下がるに従って低下する、という問題を改善することができる。
【００８０】
なお、図１に示される本例の電力増幅器では、差動増幅器（本例では、オペアンプ３）、プッシュプル増幅器（本例では、トランジスタ８、９を用いて構成されるもの）、直流電圧源１２〜１９とスイッチ２０〜２７とダイオード２８〜３５を用いて構成されたプッシュプル増幅器の各増幅素子（本例では、トランジスタ８、９）の電源電圧生成回路、電源電圧生成回路の電源電圧を制御する電源電圧制御手段（本例では、スイッチ制御部３８の機能）を備えている。
ここで、電源電圧制御手段により行われる制御の態様としては、種々なものが用いられてもよく、また、例えば、電力増幅器の入力信号の信号レベルに応じて制御が行われてもよく、或いは、電力増幅器からの出力信号の信号レベルに応じて制御が行われてもよく、或いは、これらの両方に応じて制御が行われてもよく、或いは、他の構成例として、他のところの信号のレベルに応じて制御が行われてもよい。
また、電源電圧生成回路としては、例えば、複数段のブロック（本例では、電圧Ｖ１〜Ｖ４）からなる回路だけでなく、図１に示される固定の直流電圧源３６、３７（電圧Ｖ０）も含んだ回路としてとらえることも可能である。
【実施例２】
【００８１】
本発明の第２実施例を説明する。
図１０には、本発明の一実施例に係る電力増幅器の構成例を示してある。
本例の電力増幅器は、入力端子１と出力端子２、演算増幅器（オペアンプ）３、バイアス回路を構成する抵抗器４、ダイオード５、ダイオード６、抵抗器７、プッシュプル回路のＮＰＮトランジスタ８とＰＮＰトランジスタ９、直流電圧源１０と直流電圧源１１を備えており、これらの構成については、図１に示される対応する部分と同様であるが、本例では、ＮＰＮトランジスタ８のコレクタ（Ｃ）端子（ノードＡ）の接続の仕方と、ＰＮＰトランジスタ９のコレクタ（Ｃ）端子（ノードＢ）の接続の仕方が異なっている。
【００８２】
本例の電力増幅器は、上記のような構成を有するとともに、更に、複数（本例では、６つ）の直流電圧源２０１〜２０６、これと同数（本例では、６つ）のスイッチ２１１〜２１６、これと同数（本例では、６つ）のダイオード２２１〜２２６、スイッチ制御部２３１、スイッチ制御信号変換回路２３２を備えている。
【００８３】
具体的な接続の仕方を説明する。
まず、ＮＰＮトランジスタ８側について説明する。
ＮＰＮトランジスタ８のコレクタ（Ｃ）端子（ノードＡ）には、直列に設けられた３段の回路のうちの最終段（本例では、３段目）の回路が接続されている。
【００８４】
各段の回路は、１つのダイオード（それぞれ、２２１、２２２、２２３）と、１つの直流電圧源（それぞれ、２０１、２０２、２０３）と、１つのスイッチ（それぞれ、２１１、２１２、２１３）から構成されている。
ここで、各段の回路の構成は、図１に示される各段の回路の構成と同様である。本例では、３段目の回路のダイオード２２３のカソード端子はＮＰＮトランジスタ８のコレクタ（Ｃ）端子（ノードＡ）と接続されている。
【００８５】
本例では、１段目の回路から３段目の回路まで、順に、直流電圧源２０１、２０２、２０３の電圧をＶａ、Ｖｂ、Ｖｃとする。
本例では、直流電圧源の電圧値について、Ｖａを単位電圧として、Ｖｂ＝Ｖａ×２、Ｖｃ＝Ｖａ×４という関係になるように設定する。つまり、１段目の電圧値（単位電圧Ｖａ）に対して、２段目以降の電圧値が、それぞれ、２倍、４倍、８倍、１６倍、・・・というように２のｎ（ｎは１以上の整数）乗倍になるように設定する。
【００８６】
次に、ＰＮＰトランジスタ９側について説明する。
ＰＮＰトランジスタ９のコレクタ（Ｃ）端子（ノードＢ）には、直列に設けられた３段の回路のうちの最終段（本例では、３段目）の回路が接続されている。
【００８７】
各段の回路は、１つのダイオード（それぞれ、２２４、２２５、２２６）と、１つの直流電圧源（それぞれ、２０４、２０５、２０６）と、１つのスイッチ（それぞれ、２１４、２１５、２１６）から構成されている。
ここで、各段の回路の構成は、図１に示される各段の回路の構成と同様である。本例では、３段目の回路のダイオード２２６のアノード端子はＰＮＰトランジスタ９のコレクタ（Ｃ）端子（ノードＢ）と接続されている。
【００８８】
本例では、１段目の回路から３段目の回路まで、順に、直流電圧源２０４、２０５、２０６の電圧をＶａ、Ｖｂ、Ｖｃとする。
本例では、直流電圧源の電圧値について、Ｖａを単位電圧として、Ｖｂ＝Ｖａ×２、Ｖｃ＝Ｖａ×４という関係になるように設定する。つまり、１段目の電圧値（単位電圧Ｖａ）に対して、２段目以降の電圧値が、それぞれ、２倍、４倍、８倍、１６倍、・・・というように２のｎ（ｎは１以上の整数）乗倍になるように設定する。
【００８９】
次に、ＮＰＮトランジスタ８側とＰＮＰトランジスタ９側に共通な部分について説明する。
入力端子１とオペアンプ３の＋端子との間の接続線に、スイッチ制御部２３１が接続されており、その後段に、スイッチ制御信号変換回路２３２が接続されている。
スイッチ制御部３８は、入力端子１から入力される信号に基づいて、ＮＰＮトランジスタ８側の３段の回路のそれぞれのスイッチ２１１〜２１３と、ＰＮＰトランジスタ９側の３段の回路のそれぞれのスイッチ２１４〜２１６を、スイッチ制御信号変換回路２３２を介して、制御する。
【００９０】
なお、ＮＰＮトランジスタ８側の３段の回路のスイッチ２１１〜２１３に関してスイッチ制御部２３１から出力される制御信号（スイッチ制御信号）をＣ１、Ｃ２、Ｃ３、Ｃ４とし、ＰＮＰトランジスタ９側の３段の回路のスイッチ２１４〜２１６に関してスイッチ制御部２３１から出力される制御信号（スイッチ制御信号）をＣ５、Ｃ６、Ｃ７、Ｃ８とする。
【００９１】
スイッチ制御信号変換回路２３２は、スイッチ制御部２３１から出力されるスイッチ制御信号Ｃ１〜Ｃ８を入力して、入力Ｃ１〜Ｃ４に基づいて、ＮＰＮトランジスタ８側の３段の回路のそれぞれのスイッチ２１１、２１２、２１３へスイッチ制御信号（変換後のスイッチ制御信号）ＣＣ１、ＣＣ２、ＣＣ３を出力するとともに、入力Ｃ５〜Ｃ８に基づいて、ＰＮＰトランジスタ９側の３段の回路のそれぞれのスイッチ２１４、２１５、２１６へスイッチ制御信号（変換後のスイッチ制御信号）ＣＣ４、ＣＣ５、ＣＣ６を出力する。
【００９２】
本例の方式では、スイッチ２１１〜２１６を入力レベルによって切り替えることにより、ＮＰＮトランジスタ８及びＰＮＰトランジスタ９のコレクタ（Ｃ）端子の電圧値が変化する。
スイッチ２１１〜２１６は、スイッチ制御信号変換回路２３２から出力されるスイッチ制御信号（変換後のスイッチ制御信号）ＣＣ１〜ＣＣ６で制御される。
【００９３】
このように、本例の図１０に示される構成では、図１に示される構成と比べて、ノードＡとノードＢの電圧制御方法が異なり、具体的には、直流電圧源の数（回路の段数）と電圧値や、スイッチ制御部２３１の後にスイッチ制御信号変換回路２３２を挿入した点が異なる。
【００９４】
本例の電力増幅器における動作について説明する。
図１１（ａ）には、本例の電力増幅器が有するプッシュプル増幅器におけるスイッチ制御信号（変換前）Ｃ１〜Ｃ８の一例を示してあり、これに対応して、図１１（ｂ）には、本例の電力増幅器が有するプッシュプル増幅器におけるスイッチ制御信号（変換後）ＣＣ１〜ＣＣ６の一例を示してあり、これらに対応して、図１１（ｃ）には、トランジスタ８、９のコレクタ（Ｃ）端子の電圧を示してある。
【００９５】
図１１（ａ）のグラフでは、横軸は時間を表しており、縦軸はスイッチ制御信号（変換前）がオン（ＯＮ）の状態（本例では、ハイ（Ｈ）の状態）であるか或いはオフ（ＯＦＦ）の状態（本例では、ロウ（Ｌ）の状態）であるかを表している。
図１１（ｂ）のグラフでは、横軸は時間を表しており、縦軸はスイッチ制御信号がスイッチをオン（ＯＮ）にする状態（本例では、ハイ（Ｈ）の状態）であるか或いはスイッチをオフ（ＯＦＦ）にする状態（本例では、ロウ（Ｌ）の状態）であるかを表している。
図１１（ｃ）のグラフでは、横軸は時間を表しており、縦軸はノードＡ、Ｂについて電圧を表している。なお、基準電圧としては、例えば、ゼロ（０）が用いられる。
【００９６】
ここで、図１１（ａ）のグラフの内容は、図２（ａ）のグラフの内容と同様である。
また、図１１（ｃ）のグラフの内容は、本例では電圧をＶａ、Ｖｂ、Ｖｃを用いて表しているという点を除いて、図２（ｂ）のグラフの内容と同様である。
具体的には、ノードＡの電圧については、時間が０からＴ１までの間は電圧Ｖａがかかり、時間がＴ１からＴ２までの間は電圧Ｖｂ（＝２×Ｖａ）がかかり、時間がＴ２からＴ３までの間は電圧Ｖａ＋Ｖｂ（＝３×Ｖａ）がかかり、時間がＴ３からＴ４までの間は電圧Ｖｃ（＝４×Ｖａ）がかかり、時間がＴ４からＴ５までの間は電圧Ｖａ＋Ｖｃ（＝５×Ｖａ）がかかり、時間がＴ５からＴ６までの間は電圧Ｖｃがかかり、時間がＴ６からＴ７までの間は電圧Ｖａ＋Ｖｂがかかり、時間がＴ７からＴ８までの間は電圧Ｖｂがかかり、時間がＴ８以降は電圧Ｖａがかかる。
また、ノードＢの電圧については、図１１（ｃ）に示されるように、時間Ｔ９〜Ｔ１６において、ノードＡの電圧（時間Ｔ１〜Ｔ８）に対して正負が逆になって変化する。
【００９７】
図１１（ｂ）のグラフについて説明する。
図１１（ｂ）には、スイッチ制御部２３１から出力された図１１（ａ）に示されるスイッチ制御信号（変換前）Ｃ１〜Ｃ８がスイッチ制御信号変換回路２３２によって変換された後のスイッチ制御信号（変換後）ＣＣ１〜ＣＣ６を示してある。
ここで、スイッチ制御信号（変換前）Ｃ１〜Ｃ４（又は、Ｃ５〜Ｃ８）は、出力波形の電圧値の絶対値が高くなるにつれて、Ｃ１からＣ４へ（又は、Ｃ５からＣ８へ）順にＬ（ＯＦＦ）からＨ（ＯＮ）へ切り替わる。
【００９８】
図１２（ａ）の表には、ノードＡを例として、時間に応じたスイッチ制御信号（変換後）ＣＣ１〜ＣＣ３の状態の一例を示してあり、また、ノードＡの電圧を示してある。
本例では、各時間Ｔ０、Ｔ１、Ｔ２、Ｔ３、Ｔ４においてスイッチ制御信号（変換後）ＣＣ１〜ＣＣ３を切り替える状態を示してある。スイッチ制御信号（変換後）ＣＣ１〜ＣＣ３について、１はＨ（ＯＮ）を表しており、０はＬ（ＯＦＦ）を表している。
【００９９】
また、ノードＡの電圧は、電圧Ｖａを単位電圧として、その倍数となる。本例では、Ｖａ、Ｖｂ、Ｖｃの関係は、Ｖａを単位電圧として、Ｖｂ＝２×Ｖａ、Ｖｃ＝４×Ｖａであるため、Ｖａを１とすれば、１０進数で表現されたノードＡの電圧をスイッチ制御信号ＣＣ１〜ＣＣ３により２進数で表現していることになる。
【０１００】
図１２（ｂ）の表には、ノードＡを例として、時間に応じたスイッチ制御信号（変換後）ＣＣ１〜ＣＣ３の状態及びスイッチ制御信号（変換前）Ｃ１〜Ｃ４の状態の一例を示してある。これにより、スイッチ制御信号（変換後）ＣＣ１〜ＣＣ３とスイッチ制御信号（変換前）Ｃ１〜Ｃ４の関係が示される。
本例では、このような関係が満たされるように、スイッチ制御信号変換回路２３２として、スイッチ制御信号（変換前）Ｃ１〜Ｃ４をスイッチ制御信号（変換後）ＣＣ１〜ＣＣ３へ変換する論理回路を設計する。このような論理回路としては、種々な構成で設計されてもよい。
【０１０１】
なお、図１２（ａ）、（ｂ）では、ノードＡ、スイッチ制御信号（変換後）ＣＣ１〜ＣＣ３、スイッチ制御信号（変換前）Ｃ１〜Ｃ４について説明したが、ノードＢ、スイッチ制御信号（変換後）ＣＣ４〜ＣＣ６、スイッチ制御信号（変換前）Ｃ５〜Ｃ８についても、同様に考えることができる。
また、本例では、スイッチ制御部２３１の後段にスイッチ制御信号変換回路２３２を配置しているが、他の構成例として、スイッチ制御部２３１とスイッチ制御信号変換回路２３２とが一体で構成されてもよく、この場合、例えば、入力に基づいて（スイッチ制御信号（変換前）を特定せずに又は特定して）スイッチ制御信号（変換後）を出力する。
【０１０２】
図１０に示されるように、本例では、スイッチ制御部２３１やスイッチ制御信号変換回路２３２は、入力端子１から入力される信号からスイッチ制御信号（変換前）Ｃ１〜Ｃ８やスイッチ制御信号（変換後）ＣＣ１〜ＣＣ６を作成するため、入力レベルに対する出力レベルの利得を考慮して設計される。
なお、他の構成例として、スイッチ制御部２３１やスイッチ制御信号変換回路２３２が、出力端子２から出力される信号（或いは、他のところの信号）に基づいてスイッチ制御信号（変換前）Ｃ１〜Ｃ８やスイッチ制御信号（変換後）ＣＣ１〜ＣＣ６を作成する構成が用いられてもよい。
【０１０３】
以上のように、本例の電力増幅器では、図１に示される電力増幅器と比較して、ノードＡ（又は、ノードＢ）の電圧を同じステップ数で制御する場合には、直流電圧源の数を減らすことができる。具体的には、図１に示される電力増幅器では、直流電圧源が１０個であるが、本例の図１０に示される電力増幅器では、直流電圧源が６個である。
【０１０４】
このように、直流電圧源の電圧を加算する方式では、電圧のステップ数よりも少ない直流電圧源で実現することが可能となる。
これに対して、例えば、複数の電源が並列的に用意されていて、これらの電源のうちのいずれか１つをスイッチングにより選択するような構成では、電圧のステップ数と同じ数の直流電圧源が必要となる。
よって、本例の方式では、低コストで高効率な電力増幅器を実現することが可能となる。
【０１０５】
なお、図１０に示される本例の電力増幅器では、差動増幅器（本例では、オペアンプ３）、プッシュプル増幅器（本例では、トランジスタ８、９を用いて構成されるもの）、直流電圧源２０１〜２０６とスイッチ２１１〜２１６とダイオード２２１〜２２６を用いて構成されたプッシュプル増幅器の各増幅素子（本例では、トランジスタ８、９）の電源電圧生成回路、電源電圧生成回路の電源電圧を制御する電源電圧制御手段（本例では、スイッチ制御部２３１及びスイッチ制御信号変換回路２３２の機能）を備えている。
【実施例３】
【０１０６】
本発明の第３実施例を説明する。
本発明の一実施例として、第１実施例の図１に示される電力増幅器を適用した電源回路の例を示す。なお、第２実施例の図１０に示される電力増幅器を適用した電源回路についても、同様に実現することができる。
本例の電源回路は、図８に示される電源回路において、図８に示される構成の電力増幅器６１（図４に示されるものと同様なもの）の代わりに、図１に示される構成の電力増幅器（第１実施例に係る電力増幅器）を用いた構成となっている。
具体的には、図１に示される電力増幅器の入力端子１は図８に示される電源回路の入力端子１１１と接続されており（或いは、入力端子１１１自体でもよい）、図１に示される電力増幅器の出力端子２は図８に示される電源回路の電流検出器１２０の一端（ノードＰ１）と接続されている。
【０１０７】
本例のように、図１に示される電力増幅器を図８に示される電源回路に適用すると、効率が改善する。例えば、（式２）において、ηｂ＝５５％、ηｄ＝９０％として計算するとηｓ＝８４．６％となり、従来方式のηｓ＝７５％から電力変換効率が９．６％向上する。これにより、図７に示されるＥＥＲ方式の装置の全体の効率が向上する。
本例の装置（図７に示されるのと同様な装置）は、種々なものに適用されてもよく、例えば、広帯域の高周波信号で無線通信を行う送信機で使用される。
【０１０８】
以上のように、本例の電源回路では、プッシュプル増幅器（本例では、トランジスタ８、９を用いて構成されるもの）とＤＣ／ＤＣコンバータ１２２による高速追従電源のプッシュプル増幅器において、トランジスタ８、９のコレクタ（Ｃ）端子の電圧を出力レベルに応じて制御することで、高効率化を実現する。
なお、例えば、ＥＥＲ方式やＥＴ（Ｅｎｖｅｌｏｐｅ  Ｔｒａｃｋｉｎｇ）方式の増幅器における電源回路に、図１に示される電力増幅器を線形増幅器として適用することができる。
【０１０９】
一構成例として、入力信号を増幅して出力する電源回路であって、
入力信号を増幅する差動増幅器（本例では、オペアンプ３）を用いた電力増幅器（例えば、ＤＣ／ＤＣコンバータ１２２に比べて広帯域な信号を増幅するもので、主に電圧源となるもの）と、
電力増幅器からの出力電流値を検出して出力する電流検出器１２０と、
電流検出器１２０で検出した電流値を入力するヒステリシスコンパレータ１２１と、
ヒステリシスコンパレータ１２１の出力信号に応じて制御されるＤＣ／ＤＣコンバータ１２２と、
電力増幅器の出力信号とＤＣ／ＤＣコンバータ１２２の出力信号を合成して当該電源回路の出力信号として出力する合成部（本例では、電力増幅器の出力信号とＤＣ／ＤＣコンバータ１２２の出力信号を合成する回路構成部分）と、を備え、
更に、電力増幅器として、図１に示されるような増幅器（第１実施例に係る電力増幅器）を用いる。
【０１１０】
従って、本例の電源回路では、電力増幅器においてオペアンプ３の出力を補助するために接続される増幅器（主に、本例のようにプッシュプル増幅器）の高効率化を実現して増幅効率を向上させることができる。
具体的には、本例では、例えば、ＥＥＲ方式の電力変換効率を向上させることが可能となり、消費電力の低減、電力損失により発生する熱を放熱するための放熱フィンの小型化に寄与する。また、本例では、トランジスタ８、９のコレクタ電圧を出力レベル（出力レベル自体が参照されずに、出力レベルに関する他の指標が参照されてもよい）に応じて制御することから、トランジスタ８、９のコレクタ−エミッタにかかる電圧を低く抑えることができるため、設計時に低い耐圧のトランジスタを選択することが可能である。
【０１１１】
なお、図１及び図８を例として説明すると、本例の電源回路は、図１に示される電力増幅器と、図８に示される電流検出器１２０、ヒステリシスコンパレータ１２１、ＤＣ／ＤＣコンバータ１２２を備えている。また、本例の電源回路では、電力増幅器の出力側が電流検出器１２０を介して出力端子１１２に接続されているとともに、ＤＣ／ＤＣコンバータ１２２の出力側が出力端子１１２に接続されており、これらの出力が合成されて出力端子１１２から出力される構成となっている。
【０１１２】
ここで、本発明に係るシステムや装置などの構成としては、必ずしも以上に示したものに限られず、種々な構成が用いられてもよい。また、本発明は、例えば、本発明に係る処理を実行する方法或いは方式や、このような方法や方式を実現するためのプログラムや当該プログラムを記録する記録媒体などとして提供することも可能であり、また、種々なシステムや装置として提供することも可能である。
また、本発明の適用分野としては、必ずしも以上に示したものに限られず、本発明は、種々な分野に適用することが可能なものである。
また、本発明に係るシステムや装置などにおいて行われる各種の処理としては、例えばプロセッサやメモリ等を備えたハードウエア資源においてプロセッサがＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）に格納された制御プログラムを実行することにより制御される構成が用いられてもよく、また、例えば当該処理を実行するための各機能手段が独立したハードウエア回路として構成されてもよい。
また、本発明は上記の制御プログラムを格納したフロッピー（登録商標）ディスクやＣＤ（Ｃｏｍｐａｃｔ  Ｄｉｓｃ）−ＲＯＭ等のコンピュータにより読み取り可能な記録媒体や当該プログラム（自体）として把握することもでき、当該制御プログラムを当該記録媒体からコンピュータに入力してプロセッサに実行させることにより、本発明に係る処理を遂行させることができる。
【符号の説明】
【０１１３】
１、４１、１０１、１１１・・入力端子、  ２、４２、１０２、１１２・・出力端子、  ３、４３・・オペアンプ、  ４、７、４４、４７・・抵抗器、  ５、６、４５、４６、１３３・・ダイオード、  ８、４８・・ＮＰＮトランジスタ、  ９、４９・・ＰＮＰトランジスタ、  １０〜１９、３６、３７、５０、５１、２０１〜２０６・・直流電圧源、  ２０〜２７、２１１〜２１６・・スイッチ、  ２８〜３５、２２１〜２２６・・ダイオード、  ３８、２３１・・スイッチ制御部、  Ｃ１〜Ｃ８・・スイッチ制御信号、  ６１・・電力増幅器、  １０３・・分配器、  １０４・・ＲＦリミット増幅器、  １０５・・主増幅器、  １０６・・包絡線検波器、  １０７・・電源回路、  １２０・・電流検出器、  １２１・・ヒステリシスコンパレータ、  １２２・・ＤＣ／ＤＣコンバータ、  １３１・・電源電圧、  １３２・・スイッチ素子、  １３４・・インダクタンス、  ２３２・・スイッチ制御信号変換回路、
【図１】
2012080357.tif 000005
【図２】
2012080357.tif 000006
【図３】
2012080357.tif 000007
【図４】
2012080357.tif 000008
【図５】
2012080357.tif 000009
【図６】
2012080357.tif 000010
【図７】
2012080357.tif 000011
【図８】
2012080357.tif 000012
【図９】
2012080357.tif 000013
【図１０】
2012080357.tif 000014
【図１１】
2012080357.tif 000015
【図１２】
2012080357.tif 000016