(57)【要約】【課題】電位測定装置において、演算増幅器を用いたトランスインピーダンス回路の帰還部の容量値を制御性良く設定できるようにすることである。【解決手段】電位測定装置は、測定対象の面２０１と検知電極１０１間の静電容量を変化させる容量変化手段３０１と、容量変化手段３０１によって検知電極１０１に静電誘導される電荷量を検知する検出手段を有する。検出手段は、演算増幅器１０４を用いたトランスインピーダンス回路による電流-電圧変換回路を含んでおり、トランスインピーダンス回路の抵抗素子１０５と容量素子１０６が、各素子の露出した電極部に配線１０３を結合させて、検知電極１０１を保持している基板１０２上に配置されている。【選択図】図１
2007046981.tif 000002
【特許請求の範囲】
【請求項１】
測定対象の面と検知電極間の静電容量を変化させる容量変化手段と、容量変化手段によって検知電極に静電誘導される電荷量を検知する検出手段とを有する電位測定装置であって、前記検出手段が、演算増幅器を用いたトランスインピーダンス回路による電流-電圧変換回路を含んでおり、トランスインピーダンス回路の抵抗素子と容量素子が、各素子の露出した電極部に配線を結合させて、検知電極を保持している基板上に配置されていることを特徴とする電位測定装置。
【請求項２】
前記演算増幅器が、その露出した電極部に配線を結合させて、前記基板上に配置されている請求項１に記載の電位測定装置。
【請求項３】
前記演算増幅器としてＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）またはベアチップを用い、前記抵抗素子と容量素子としてそれぞれ表面実装部品を用いている請求項１または２に記載の電位測定装置。
【請求項４】
前記容量変化手段が機械的な振動により測定対象の面と検知電極間の静電容量を変化させ、該機械的な振動を行う部分が、前記基板の中に一体的に作り込まれている請求項１から３の何れかに記載の電位測定装置。
【請求項５】
少なくとも前記抵抗素子と容量素子間の配線が、前記基板上に形成されている請求項１から４の何れかに記載の電位測定装置。
【請求項６】
少なくとも前記抵抗素子と容量素子間の配線として、ワイヤーを用いている請求項１から４の何れかに記載の電位測定装置。
【請求項７】
前記抵抗素子と容量素子とその間の配線が、一体化して作られた集積素子として前記基板上に配置されている請求項１から４の何れかに記載の電位測定装置。
【請求項８】
前記抵抗素子と容量素子が、それぞれ、半導体製造プロセスを応用したＭＥＭＳ技術を用いて構成された素子である請求項１から７の何れかに記載の電位測定装置。
【請求項９】
請求項１から８の何れかに記載の電位測定装置と画像形成手段を備え、電位測定装置の検知電極の面が画像形成手段の電位測定の対象となる面と対向して配置され、画像形成手段が電位測定装置の信号検出結果を用いて画像形成の制御を行うことを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電位測定装置、及びそれを用いた画像形成装置に関する。
【背景技術】
【０００２】
感光体を用いた電子写真式の画像形成装置において、高画質な画像を形成する場合には、電位測定装置により、感光体の電位を測定しながら画像形成装置を制御する必要がある。電位測定装置としては、帯電している感光体（測定対象）に検知電極を近接させ、機械的に感光体と検知電極間の容量を変化させ、静電誘導により検知電極に誘導される微小な電荷を測定する例がある。
【０００３】
図７に、電位測定装置の概念的な構成図を示す。図７において、５０１は測定対象、５０２は検知電極、５０３は電荷検出手段であり、測定対象５０１の表面電位はＶＤ、容量変化手段により変化する容量はＣ１、電荷検出手段５０３から出力される信号はＶＯＵＴで表している。ここにおいて、機械的に容量Ｃ１を変化させるには、測定対象５０１から検知電極５０２に入射する電気力線を周期的に変化させる方法を採用するものや、検知電極５０２を周期的に移動させる方法を採用するものがある。
【０００４】
前者では、測定対象（感光体）と検知電極間にフォーク形状のシャッタを挿入し、シャッタを測定対象の表面と平行な方向に周期的に動かすものである。そして測定対象から検知電極上に到達する電気力線を周期的に遮り、測定面から見た実効的な検知電極の面積を変化させて、測定対象と検知電極間の静電容量を変化させる構成である（特許文献１参照）。
【０００５】
また、測定対象と対向する位置に開口部を有した金属のシールド材を配置し、フォークの形状をした振動素子の先端に検知電極を設ける。そして検知電極の位置が開口部直下で平行に移動することで、検知電極に達する電気力線の数を変化させ、静電容量を変化させる構成もある（特許文献２参照）。
【０００６】
後者では、検知電極を片持ち梁状の振動子の先端に配置し、片持ち梁を振動させることで、測定対象と検知電極間の距離を周期的に変化させ、静電容量を変化させる構成がある（特許文献３参照）。
【特許文献１】米国特許第4,720,682号公報
【特許文献２】米国特許第3,852,667号公報
【特許文献３】米国特許第4,763,078号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
前述の電荷検出手段５０３に含まれる初段増幅部は、機械的に振動などにより検出電極５０２に誘導された電荷により発生する微小電流を、検出電圧に変換する高ゲインの電流-電圧変換回路となっている。
【０００８】
図６−１と図６−２に、従来の電流-電圧変換回路を説明する回路図を示す。図６−１は抵抗を用いた電流-電圧変換回路、図６−２は演算増幅器（オペアンプ）を用いたトランスインピーダンス回路である。図６−１の回路においては、１０１は検知電極、Ｃｐは寄生容量、Ｒｉｎは高抵抗、Ｒ１とＲ２は抵抗、ＦＥＴはＦＥＴ素子、Ｖｏｕｔは出力電圧、ＧＮＤは回路グランドである。図６−２の回路においては、１０１は検知電極、ＯＰ-ＡＭＰはオペアンプ、Ｒｆは帰還部抵抗、Ｃｆは帰還部容量、Ｃｐ１とＣｐ２は寄生容量、Ｖｏｕｔは出力電圧、ＧＮＤは回路グランドである。
【０００９】
上記の如き電位測定装置における検知電極は、測定対象以外の部分と寄生容量Ｃｐを構成してしまう傾向がある。この寄生容量Ｃｐが、電位測定装置の周波数特性に影響を与えるのである。
【００１０】
図６−１で示した高抵抗Ｒｉｎを用いた電流-電圧変換回路では、周波数の増加とともに、寄生容量部Ｃｐのインピーダンスが減少する。そのため、高抵抗Ｒｉｎを用いた電流-電圧変換回路では、振動周波数が高くなると、入力部のインピーダンスが低下してしまい、高ゲインを維持することが困難になる。
【００１１】
他方、図６−２で示したオペアンプを用いたトランスインピーダンス回路では、負帰還回路の構成となっている。そのため、オペアンプＯＰ-ＡＭＰの入力端子は仮想短絡の状態となり、負帰還回路の入力インピーダンスを小さくすることができる。したがって、オペアンプＯＰ-ＡＭＰを用いることで、出力電圧Ｖｏｕｔが寄生容量Ｃｐ１、Ｃｐ２の影響を受けにくくなる。更に、広帯域なオペアンプを用いることにより、大きな寄生容量Ｃｐ１、Ｃｐ２が存在する場合でも、高い周波数で且つ高ゲインの電流-電圧変換を実現することができる。
【００１２】
これにより、オペアンプを用いたトランスインピーダンス回路は、高い振動周波数の電位測定装置に用いることができる。しかし、できるだけ汎用のものをオペアンプに用いるためには、寄生容量Ｃｐ１をできるだけ小さくすることが必要である。
【００１３】
また、オペアンプを用いたトランスインピーダンス回路を、高い振動周波数の電位測定装置に用いるためには、高い周波数で高ゲインを有するオペアンプ（ユニティゲイン周波数が高いオペアンプ）を用いる必要がある。そのため、発振防止のために、位相補償用コンデンサとして帰還部容量Ｃｆを帰還抵抗Ｒｆと並列に配置する。この位相補償用コンデンサは、トランスインピーダンス回路の周波数特性を劣化させるため、必要最低限の大きさの容量にする必要がある。
【００１４】
しかし、帰還素子部の容量値は、位相補償用コンデンサＣｆと寄生容量Ｃｐ２の合成容量となり、この寄生容量の存在により、高い周波数でのゲインが設計値より低下する傾向がある。
【００１５】
寄生容量は、帰還抵抗部品の寄生容量、配線に由来する容量、実装に由来する容量などの様々な要因により発生する。そして、この寄生容量値は、電位測定装置ごとにばらつきが存在する。そのため、この寄生容量値のばらつきにより、高い周波数でのゲインが変化してしまい、検出信号の精度が変化する。加えて、寄生容量値のばらつきにより、検出信号の位相が変動してしまう。これは、後段の信号回路での検出精度低下に繋がる。
【００１６】
以上のように、トランスインピーダンス回路を用いる電位測定装置において、高速且つ高精度な電流-電圧変換を実現するためには、帰還素子部の容量成分の値を一定にする（ばらつきを減らす）必要がある。
【課題を解決するための手段】
【００１７】
上記課題に鑑み、本発明の電位測定装置は、測定対象の面と検知電極間の静電容量を変化させる容量変化手段と、容量変化手段によって検知電極に静電誘導される電荷量を検知する検出手段を有する電位測定装置であって、前記検出手段が、演算増幅器（オペアンプ）を用いたトランスインピーダンス回路による電流-電圧変換回路を含んでおり、トランスインピーダンス回路の抵抗素子と容量素子が、各素子の露出した電極部に配線を結合させて、検知電極を保持している基板上に配置されていることを特徴とする。
【００１８】
上記電位測定装置の構成において、次の様にもできる。演算増幅器も、その露出した電極部に配線を結合させて、前記基板上に配置されてもよい。演算増幅器としてＣＳＰまたはベアチップを用い、抵抗素子と容量素子としてそれぞれ表面実装部品を用い得る。容量変化手段が機械的な振動により測定対象の面と検知電極間の静電容量を変化させ、該機械的な振動を行う部分が、前記基板の中に一体的に作り込まれてもよい。また、少なくとも抵抗素子と容量素子間の配線は、前記基板上に形成され得る。少なくとも抵抗素子と容量素子間の配線として、微小な径のワイヤーを用いてもよい。前記抵抗素子と容量素子とその間の配線は、一体化して作られた集積素子として前記基板上に配置されてもよい。また、抵抗素子と容量素子は、それぞれ、半導体製造プロセスを応用したＭＥＭＳ技術を用いて構成された素子であってもよい。
【００１９】
また、上記課題に鑑み、本発明の画像形成装置は、上記の電位測定装置と画像形成手段を備え、電位測定装置の検知電極の面が画像形成手段の電位測定の対象となる面と対向して配置され、画像形成手段が電位測定装置の信号検出結果を用いて画像形成の制御を行うことを特徴とする。
【発明の効果】
【００２０】
本発明の電位測定装置によれば、トランスインピーダンス回路の抵抗素子と容量素子が、各素子の露出した電極部に配線を結合させて、検知電極を保持している基板上に配置されている。そのため、オペアンプを用いたトランスインピーダンス回路の帰還部の容量値を制御性良く設定できる。したがって、比較的高速且つ高精度な電流-電圧変換回路を有する高性能な電位測定装置を提供することができる。
【発明を実施するための最良の形態】
【００２１】
以下に、本発明の実施の形態を説明する。本発明の電位測定装置の一実施形態は、測定対象の面と検知電極間の静電容量を変化させる容量変化手段と、容量変化手段によって検知電極に静電誘導される電荷量を検知する検出手段を有している。そして前記検出手段が、演算増幅器（オペアンプ）を用いたトランスインピーダンス回路による電流-電圧変換回路を含んでいる。このトランスインピーダンス回路の抵抗素子と容量素子が、各素子の露出した電極部に配線を結合させて、検知電極を保持している基板上に配置されている。これにより、トランスインピーダンス回路の帰還部の寄生容量値を抑え込んで、帰還部の容量値を制御性良くほぼ所望の値に設定できるようにしている。
【００２２】
以下、図面を用いて本発明の実施の形態を詳細に説明する。
（第１の実施の形態）
本発明では、オペアンプを用いたトランスインピーダンス回路のゲインを制御性良くほぼ所望の値に設定できる電位測定装置を実現するにあたり、検知電極を保持している基板に着目している。具体的には、本実施形態では、トランスインピーダンス回路の帰還部の抵抗素子とコンデンサ素子（容量素子）を、下記の方法で、検知電極を保持している同一基板上に配置している。
【００２３】
図１は、本実施形態に係る電位測定装置を説明する模式図である。図１（ａ）は、本実施形態の検出手段の電流-電圧変換回路部を説明する模式図である。図１（ｂ）は、本実施形態の機械的な振動で容量を変化させる容量変化手段を説明する模式図である。
【００２４】
図２（ａ）において、１０１は検知電極、１０２は、検知電極１０１を保持する基板、１０３は、各素子を電気的に接続する配線、１０４はオペアンプ素子、１０５は抵抗素子、１０６はコンデンサ素子、１０７は電極パッドである。また、図２（ｂ）において、２０１は被測定面（測定対象の面）、２０２は、被測定面２０１から検知電極１０１に向かう電気力線、３０１は、電気力線用チョッパの機能を果たす振動子、矢印Ａは振動子３０１の周期的な往復振動の方向を表す矢印である。
【００２５】
上記構成において、検知電極１０１が配置された基板１０２上には、配線１０３が図示のように配置されている。この配線１０３は、トランスインピーダンス回路の配線パターンを形成している。基板１０２と、検知電極１０１及び配線１０３との間は、それぞれ、絶縁されている。
【００２６】
オペアンプ１０４は、集積回路チップサイズの大きさのパッケージで構成されている。例えば、ＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）やベアチップなどを用いることができる。通常のパッケージのオペアンプでは、パッケージ内のワイヤー部やパッケージのピン間で、寄生容量Ｃｐ２が発生しがちである。集積回路チップサイズのパッケージを用いることで、それの露出した電極部と配線１０３（電極パッドなど）とをハンダ、接合などで直接接続できるため、この寄生容量Ｃｐ２を抑え込んで低減することができる。また、集積回路チップサイズのパッケージは、高度な寸法精度で作製することができるため、発生する寄生容量Ｃｐ２の制御も容易となる。
【００２７】
同様に、抵抗素子１０５やコンデンサ素子１０６は、表面実装部品と呼ばれる形状のパッケージで構成されている。そして、各素子の露出した電極部と配線１０３（電極パッドなど）とをハンダ、接合などで直接接続している。ここで、オペアンプ１０４と抵抗素子１０５とコンデンサ素子１０６は、検知電極１０１が保持されている基板１０２上に配置されている。
【００２８】
本実施形態では、オペアンプ１０４をベアチップまたはＣＳＰ、その他の素子１０５、１０６を表面実装チップ部品とすることで、部品間の距離を近接させられる。それにより、配線１０３の長さを短くできるため、配線部での寄生容量Ｃｐ１、Ｃｐ２や配線抵抗を抑えることができ、寄生容量Ｃｐ１、Ｃｐ２の制御や低減も容易になる。
【００２９】
加えて、チップ部品のオペアンプ１０４や抵抗素子１０５やコンデンサ素子１０６を、検知電極１０１を保持している基板１０２上に配置することで、検知電極１０１と各部品間の距離を短くできる。このため同様に配線部での寄生容量Ｃｐ１、Ｃｐ２や配線抵抗を抑えることができる。
【００３０】
以上のように、本実施形態によると、オペアンプ１０４を用いたトランスインピーダンス回路の帰還部容量値の実装時ばらつきを抑え、容易に制御をすることができる。そのため、高い振動周波数を持つ電位測定装置においても、電流-電圧変換ゲインの変動や、位相の変動を低減することができ、高精度な電位測定装置を実現できる。測定対象の電位測定の動作原理については、背景技術のところで説明した通りである。
【００３１】
（第２の実施の形態）
第２の実施の形態は、配線１０３の形状に特徴を有する。その他は、第１の実施の形態と同じである。
【００３２】
図２は、本実施形態に係る電位測定装置を説明する模式図である。図２（ａ）は、本実施形態の検出手段の電流-電圧変換回路部を説明する模式図である。図２（ｂ）は、本実施形態の回路部を説明する断面図である。図２において、１０８はワイヤーである。
【００３３】
本実施形態では、一部、基板１０２上に形成する配線１０３の代わりに、集積回路の内部配線用の微細な径のワイヤー１０８を用いている。オペアンプ１０４（第１の実施の形態のオペアンプ１０４とは上下逆にして基板１０２上に固定されている）、抵抗素子１０５、コンデンサ素子１０６の配線用の各パッド（露出した電極部）間は、ワイヤーボンディングによって配線（１０８）されている。また、検知電極１０１からの配線１０３は、電極パッド１０７を介してワイヤー１０８でもってオペアンプ１０４、抵抗素子１０５、コンデンサ素子１０６に接続されている。ワイヤー１０８の径を細くすることで、表面積を小さくし、さらに空間的に距離を隔てて他の物質と絶縁することで、他の部分と寄生容量を効果的に抑制することができる。本発明においてワイヤー径は所望の機能を得ることができる範囲において可能な限り細いほうが好ましい。本発明者らの知見によれば、ワイヤーの機能及びハンドリング、コスト等を考慮すると、ワイヤー径としては、十数μｍ〜数百μｍが好ましい。
【００３４】
また、ワイヤー（ワイヤーボンディング）を用いることにより、素子やパッドと配線（ワイヤー１０８）の接続面積も小さくできるため、パッドや素子の接点部で発生する寄生容量Ｃｐ１、Ｃｐ２を小さくすることができる。
【００３５】
本実施形態によれば、寄生容量Ｃｐ１、Ｃｐ２の発生を著しく抑制することができる。そのため、高い振動周波数を持つ電位測定装置において、更に高精度な電位測定を実現できる。
【００３６】
（第３の実施の形態）
第３の実施の形態は、基板１０２の形状に特徴を有する。その他は、第１の実施の形態と同じである。勿論、ワイヤーボンディングを用いて第２の実施の形態と同じにしてもよい。
【００３７】
本実施形態は、機械的な振動により測定対象の面と検知電極１０１間の結合容量を変化させるための振動子３０１が、基板１０２の中に一体的に作り込まれて構成されていることを特徴とする。
【００３８】
図３は、本実施形態に係る電位測定装置を説明する模式図である。図３において、３０１は振動子、３０２は空隙、３０３は梁である。基板１０２は空隙３０２を有しており、振動子３０１は梁３０３により基板１０２に振動可能に支持されている。振動子３０１は外部から振動を伝達する手段を備えており（不図示）、梁３０３を軸として矢印Ｂの方向に往復振動を行う。それにより、検知電極１０１と被測定面２０１（不図示）間の距離が周期的に変化するため、検知電極１０１に電荷が誘導される。ここでの、振動を伝達する手段としては、圧電素子が挙げられる。
【００３９】
基板１０２、振動子３０１、梁３０３は、同一の部材で一体的に構成されている。例えば、シリコンを用いて、半導体製造プロセスを応用したＭＥＭＳ（Micro Electrical Mechanical Systems）技術を用いて作製できる。
【００４０】
この構成を用いることで、圧電素子などの機械的な容量変化手段を基板１０２内に配置することができるため、構成が簡単なものになる。また、機械的な容量変化手段による、検知電極１０１の配置に対する制限が少なくなるため、検知電極１０１と初段増幅部間の距離を更に短くできる。
【００４１】
上記の如く、本実施形態によると、基板１０２内に機械的な容量変化手段を内蔵することができるため、簡単な構成で、更に寄生容量の小さな高精度な電位測定装置を実現できる。
【００４２】
尚、本実施形態において、振動を伝達する手段（圧電素子）、振動子３０１と梁３０３の構成、振動子３０１の振動方向Ｂ、基板１０２の材料等は、上記のものに限らない。
【００４３】
（第４の実施の形態）
第４の実施の形態は、配線の形状と素子の形態に特徴を有する。その他は、第１の実施の形態ないしは第３の実施の形態と同じである。
【００４４】
図４−１は、本実施形態に係る電位測定装置を説明する模式図である。図４−１において、１０９は集積素子、１１０は膜である。本実施形態では、初段増幅部の帰還部抵抗Ｒｆと帰還部容量Ｃｆが、膜１１０上に形成された一体化した１つの集積素子１０９により構成されていることを特徴とする。
【００４５】
集積素子１０９と膜１１０について、以下図面を用いて説明する。
図４−２は、集積素子１０９と膜１１０周辺部を説明する模式図である。図４−２において、１１０は膜、１１１は空隙、１１２は電極Ｘ、１１３は電極Ｙ、１１４は抵抗配線、１１５は絶縁膜、１１６は電極Ｚである。
【００４６】
基板１０２上に膜１１０が配置されている。この際、膜１１０の裏面に、基板１０２の空隙１１１を形成してもよい。これにより、寄生容量Ｃｐ１の低減を実現できる。また、空隙１１１を設けない場合、基板１０２との絶縁等が問題なければ、膜１１０が無い構成にすることもできる。
【００４７】
膜１１０上には、電極Ｘ１１２、電極Ｙ１１３、抵抗配線１１４が形成されている。抵抗配線１１４により、電極Ｘ１１２と電極Ｙ１１３間が接続されている。この抵抗配線１１４により、帰還部抵抗Ｒｆが構成される。加えて、電極Ｘ１１２と電極Ｙ１１３上に、絶縁膜１１５と電極Ｚ１１６が配置される。電極Ｙ１１３と電極Ｚ１１６は接続されている。絶縁膜１１５は、電極Ｘ１１２と電極Ｚ１１６間に挟まれる構成になっている。そのため、電極Ｘ１１２と電極Ｙ１１３（電極Ｚ１１６）間にはコンデンサが形成され、これを帰還部容量Ｃｆとして用いる。
【００４８】
上記のような構成は、半導体製造プロセスを応用したＭＥＭＳ技術などを用いて容易に作製できる。また、配線１１４や電極１１２、１１３、１１６の大きさや太さ、絶縁膜１１５の厚さなどを、非常に高精度に制御して作製できる。そのため、所望の値の帰還部抵抗Ｒｆと帰還部容量Ｃｆ、寄生容量Ｃｐ１、Ｃｐ２を実現することができる。
【００４９】
本実施形態によると、帰還部抵抗素子と位相補償用コンデンサ（帰還部容量素子）が集積化されて一体化されているため、部品点数が少なくなる。加えて、帰還部抵抗素子と位相補償用コンデンサにおいて、抵抗値並びに容量値を高精度に制御することが可能になる。そのため、小型で高精度な電位測定装置を提供できる。
【００５０】
（第５の実施の形態）
第５の実施の形態は、本発明の電位測定装置を用いた画像形成装置に関する。ここで用いる電位測定装置は、第１の実施の形態から第４の実施の形態の何れかと同じである。
【００５１】
図５に、本実施形態に係る画像形成装置を説明する模式図を示す。図５は、感光ドラム４０１の回転軸Ｃと垂直な平面上での配置を示した図である。図５において、４０１は感光ドラム、４０２は紙、４０３はクリーナ部、４０４は帯電手段、４０５は露光手段、４０６は本発明による電位測定装置、４０７は現像手段である。画像形成手段は、感光ドラム４０１、帯電手段４０４、露光手段４０５などで構成される。
【００５２】
感光ドラム４０１は、軸Ｃを中心に方向Ｄの向きに回転する。感光ドラム４０１は、帯電手段４０４により帯電され、露光手段４０５により露光され、帯電パターンが形成される。電位測定装置４０６は、感光ドラム４０１上での帯電パターンの電位を測定する。そして、現像手段４０７において、帯電パターン部のみ（または、帯電パターン部以外のみ）にトナー等を吸着させて現像し、方向Ｅに走査されている紙４０２上に画像が転写される。その後、感光ドラム４０１は、クリーナ部４０３により清掃される。
【００５３】
上記構成において、電位測定装置４０６での測定結果を用いて、帯電手段４０４や露光手段４０５などの制御を行い、画像の調整を行う。上記の画像形成装置においては、感光ドラム４０１の偏芯度合い、帯電手段４０４の帯電レベルの差、感光ドラム４０１の個体の表面状態、及び経時変化などが存在する。そのため、感光ドラム４０１上に形成される帯電パターンの帯電された電位は、画像形成装置の個体や時間により大きさが異なる。この電位の違いは、画像形成装置が画像を形成した時の、紙４０２上での画像濃さの違いの原因となる。このように、感光ドラム４０１上での帯電量の差が、画像形成装置の画質に大きな影響を与える。
【００５４】
第１の実施の形態から第４の実施の形態の何れかに記載されている電位測定装置は、上記のような画像形成装置に用いることができる。本発明の電位測定装置は、オペアンプを用いたトランスインピーダンス回路の帰還部の容量値を制御性良く設定することができる。そのため、帯電手段４０４や露光手段４０５などの制御を、この電位測定結果を基に行うことで、高画質な画像を維持できる。ここで、帯電手段４０４や露光手段４０５などの制御は、帯電手段４０４の帯電電圧を変更することや、露光手段４０５の光量や発光時間を変化させることにより行い得る。
【００５５】
上記のように、本発明の電位測定装置を用いた本実施形態の画像形成装置は、高精度な電位測定を行うことができ、それにより、高画質な画像を形成することができる。
【図面の簡単な説明】
【００５６】
【図１】本発明の第１の実施の形態に係る電位測定装置を示す模式斜視図である。
【図２】本発明の第２の実施の形態に係る電位測定装置を示す模式図である。
【図３】本発明の第３の実施の形態に係る電位測定装置を示す模式斜視図である。
【図４−１】本発明の第４の実施の形態に係る電位測定装置を示す模式斜視図である。
【図４−２】第４の実施の形態に係る電位測定装置の集積素子の部分を示す模式斜視図である。
【図５】本発明の電位測定装置を用いた第５の実施の形態に係る画像形成装置を、感光ドラムの回転軸と垂直な平面上での配置で示した模式図である。
【図６−１】電位測定装置の抵抗を用いた電流-電圧変換回路を示す図である。
【図６−２】電位測定装置のオペアンプを用いたトランスインピーダンス回路の電流-電圧変換回路を示す図である。
【図７】一般的な非接触型の電位測定装置の構成図である。
【符号の説明】
【００５７】
１０１  検知電極
１０２  基板
１０３  配線
１０４、１０５、１０６、５０３  検出手段
１０４  演算増幅器（オペアンプ）
１０５  抵抗素子
１０６  容量素子（コンデンサ素子）
１０８  ワイヤー
１０９  集積素子
２０１、４０１、５０１  測定対象の面（被測定面、感光ドラム）
３０１、５０２  容量変化手段（振動子）
４０１、４０４、４０５  画像形成手段
４０４  帯電手段
４０５  露光手段
４０６  電位測定装置
４０７  現像手段
【図１】
2007046981.tif 000003
【図２】
2007046981.tif 000004
【図３】
2007046981.tif 000005
【図４−１】
2007046981.tif 000006
【図４−２】
2007046981.tif 000007
【図５】
2007046981.tif 000008
【図６−１】
2007046981.tif 000009
【図６−２】
2007046981.tif 000010
【図７】
2007046981.tif 000011