(57)【要約】【課題】高開口率を実現することが可能なＦＦＳ方式の液晶装置等を提供する。【解決手段】共通電極と、複数の画素電極と、前記画素電極と前記共通電極との間に配置された絶縁膜と、を備えた液晶装置において、前記画素電極の上側に前記絶縁膜が、前記絶縁膜の上側に前記共通電極が設けられてなり、前記共通電極の上側に生じる電界、及び前記複数の画素電極のそれぞれと前記共通電極との間で生じる電界によって液晶の配向が制御され、前記共通電極は、前記複数の画素電極間の領域にも配置されてなることを特徴とする。【選択図】図３
2007226199.tif 000002
【特許請求の範囲】
【請求項１】
共通電極と、複数の画素電極と、前記画素電極と前記共通電極との間に配置された絶縁膜と、を備えた液晶装置において、
前記画素電極の上側に前記絶縁膜が、前記絶縁膜の上側に前記共通電極が設けられてなり、
前記共通電極の上側に生じる電界、及び前記複数の画素電極のそれぞれと前記共通電極との間で生じる電界によって液晶の配向が制御され、
前記共通電極は、前記複数の画素電極間の領域にも配置されてなることを特徴とする液晶装置。
【請求項２】
基板と、前記基板に設けられたスイッチング素子と、前記スイッチング素子の上側に設けられた平坦化膜と、を備えてなり、
前記平坦化膜の上側に前記画素電極が設けられてなることを特徴とする請求項１に記載の液晶装置。
【請求項３】
前記複数の画素電極は、前記スイッチング素子に接続された配線を挟んで配置されており、前記配線が前記共通電極に平面的に重なって配置されてなるとともに、前記平坦化膜に覆われてなることを特徴とする請求項１又は２に記載の液晶装置。
【請求項４】
前記配線が、前記スイッチング素子に接続されるソース線であることを特徴とする請求項３に記載の液晶装置。
【請求項５】
前記共通電極は前記画素毎に設けられており、
各共通電極が前記共通電極より抵抗の小さな共通電極線に接続されてなることを特徴とする請求項１乃至４のいずれか一項に記載の液晶装置。
【請求項６】
前記共通電極、及び前記画素電極が透明材料からなることを特徴とする請求項１乃至５のいずれか一項に記載の液晶装置。
【請求項７】
請求項１乃至６のいずれか一項に記載の液晶装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種情報の表示に用いて好適な液晶装置及び電子機器に関する。
【背景技術】
【０００２】
一般的に、液晶の表示モードを大別すると、ＴＮ（Twisted Nematic）方式、或いは広視野角及び高コントラストを目的とする垂直配向方式、或いはＩＰＳ（In−Plane Switching）方式若しくはＦＦＳ方式（Fringe Field Switching）に代表される横電界方式などが存在する。
【０００３】
このうち、ＩＰＳ方式は、液晶に印加する電界の方向を基板にほぼ平行な方向とする方式であり、ＴＮ方式などに比べて視角特性の向上を図ることができるという利点がある。
【０００４】
しかしながら、このような液晶装置では、一般に、ＩＴＯ（Indium Tin Oxide）などの透明導電材料からなる画素電極と、その画素電極との間で横電界を発生させる共通電極とが同一層に設けられているため、画素電極の上側に位置する液晶分子は十分に駆動されず、透過率等の低下を招いてしまうといった課題がある。
【０００５】
この点、ＦＦＳ方式では、共通電極が形成される層が画素電極が形成される層の下側に設けられているので、画素電極の上側に位置する液晶分子に対しても横方向の電界を印加することができ、その位置に存在する液晶分子を十分に駆動することができる。その結果、上記したＩＰＳ方式に比べて、透過率等の向上を図ることができるといった利点を有している。
【０００６】
このようなＦＦＳ方式の液晶装置の一例が特許文献１及び２に記載されている。
【０００７】
特許文献１及び２に記載の液晶装置は、いずれもα−Ｓｉ（アモルファスシリコン）型のＴＦＴ素子を適用したＦＦＳ方式の液晶装置となっている。
【０００８】
【特許文献１】特開２００１−２３５７６３号公報
【特許文献２】特開２００２−１８２２３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記の特許文献１に記載の液晶装置では、ＴＦＴ素子や共通電極ラインと重なる画素電極の部分は凹凸状の形状、即ち段差形状を有しているため、その位置において液晶分子の配向乱れが生じ、その位置は実質的に表示に寄与しない領域となり、このために開口率が低下してしまうといった問題がある。
【００１０】
本発明は、以上の点に鑑みてなされたものであり、高開口率を実現することが可能なＦＦＳ方式の液晶装置及びそれを用いた電子機器を提供することを課題とする。
【課題を解決するための手段】
【００１１】
本発明の１つの観点では、液晶を保持する基板と、前記基板に設けられたスイッチング素子と、前記スイッチング素子の上側に設けらた、絶縁膜と、前記絶縁膜の上側に設けられた第１の電極と、前記第１の電極の上側に設けられた他の絶縁膜と、前記他の絶縁膜の上側に設けられ、複数のスリットを有すると共に前記第１の電極との間で前記スリットの各々を通じて電界を発生させる第２の電極と、を備えることを特徴とする。
【００１２】
上記の液晶装置は、液晶を保持する基板を備える。基板は、スイッチング素子と、少なくともスイッチング素子の上側に設けられ、平坦性を有し、例えばアクリル樹脂等により形成された絶縁膜と、かかる絶縁膜の上側に設けられた第１の電極と、かかる第１の電極の上側に設けられ、例えばＳｉＯ2やＳｉＮx等により形成された他の絶縁膜と、かかる他の絶縁膜の上側に設けられ、複数のスリットを有すると共に第１の電極との間で当該スリットの各々を通じて電界を発生させる第２の電極と、を備えて構成される。好適な例では、前記電界は、前記液晶の駆動時に前記基板と略平行な方向及び略垂直な方向（基板の上側方向）に強い電界成分を有するフリンジフィールドとすることができる。これにより、ＦＦＳ方式の液晶装置を構成することができる。
【００１３】
好適な例では、スイッチング素子としては、例えば、ＬＴＰＳ（Low Temperature Poly Silicon）型のＴＦＴ素子又はＰ−Ｓｉ（ポリシリコン）型のＴＦＴ素子又はα−Ｓｉ（  アモルファスシリコン）型のＴＦＴ素子などに代表される三端子型素子、或いはＴＦＤ（Thin Film Diode）素子などに代表される二端子型非線形素子などを用いることができる。
【００１４】
ここで、一般的に、第１の電極と第２の電極とが平面的に重なる領域、即ち表示領域内に凹凸状の形状（段差形状）の部分があると、液晶の駆動時、その部分において液晶分子の配向乱れが生じる。これにより、その部分では表示品位が低下する。したがって、その部分を遮光層などにより隠す必要があるが、そうすると、その分だけ開口率が低下してしまうという問題がある。
【００１５】
この点、この液晶装置では、絶縁膜は平坦化膜として形成され、第１の透明電極、他の絶縁膜及び第２の透明電極の下側に設けられている。これにより、第１の透明電極、他の絶縁膜及び第２の透明電極を平坦化することができる。よって、第１の透明電極と第２の透明電極とが平面的に重なる領域（以下、単に、「表示領域」とも呼ぶ）内には凹凸状の形状（段差形状）を有する電極部分が形成されない。特に、スイッチング素子付近では、その形状によって表示領域内の電極には段差形状の部分が形成されがちであるが、これを防止できる。よって、スイッチング素子付近まで表示領域とすることができ、高開口率を実現できる。
【００１６】
好適な例では、前記基板は前記スイッチング素子に電気的に接続された配線（例えばソース線など）を有し、前記配線は前記絶縁膜により覆われているのが好ましい。これにより、配線の上側に位置する表示領域内の電極部分を平坦化することができる。よって、配線付近まで表示領域とすることができる結果、高開口率を実現できる。これにより、高精細用の液晶装置に好適に用いることが可能となる。
【００１７】
また、この液晶装置では、他の絶縁膜を、第１の電極と第２の電極との間に設けているので、他の絶縁膜は補助容量を形成する誘電膜として機能する。そのため、他の絶縁膜（誘電膜）の厚さを調整し易くなり、補助容量の大きさの調整が容易となる。例えば、高精細用の液晶表示装置など補助容量を大きくする必要がある場合に、他の絶縁膜（誘電膜）の厚さを薄く設定することで必要十分な補助容量を得ることができる。よって、表示品質の向上、さらに低消費電力化を図ることができる。
【００１８】
好適な例では、他の絶縁膜（誘電膜）の厚さは、自身に形成される補助容量の大きさが約１００〜６００ｆＦ、より好ましくは約２００〜８００ｆＦに設定するように決定するのが好ましい。また、精細度２００ＰＰｉ以上では、他の絶縁膜の厚さは約５０〜４００ｎｍに設定するのが好ましい一方、精細度２００ＰＰｉ未満では、他の絶縁膜の厚さは約２００〜１０００ｎｍに設定するのが好ましい。
【００１９】
また、他の絶縁膜（誘電膜）の厚さを薄く設定できるのに伴って、第１の電極と第２の電極との間に形成されるフリンジフィールド（電界）も強くなり、より低電圧であっても液晶分子を容易に動作させることが可能となる。例えば、ノーマリーブラックの表示モードにおいて他の絶縁膜（誘電膜）の厚さを約５０〜２００ｎｍに設定した場合には、第１の電極と第２の電極の間に印加される白表示に対応する駆動電圧は約２〜５Ｖ程度とすることができる。また、ノーマリーブラックの表示モードにおいて他の絶縁膜（誘電膜）の厚さを約２００〜６００ｎｍに設定した場合には、第１の電極と第２の電極の間に印加される白表示に対応する駆動電圧は約３〜５Ｖ程度とすることができる。さらに、他の絶縁膜（誘電膜）の厚さは極めて薄く設定されるので、他の絶縁膜（誘電膜）の形成に際してスループットの向上を図ることもできる。
【００２０】
上記の液晶装置の一つの態様では、前記第１の電極は、共通電極であると共に、前記第２の電極は、前記スイッチング素子と電気的に接続された単位画素電極である。
【００２１】
この態様では、第１の電極は、共通電極とすることができると共に、第２の電極は、絶縁膜及び他の絶縁膜の各々に設けられたコンタクトホールを介す等してスイッチング素子と電気的に接続された単位画素電極（サブ画素）とすることができる。これにより、単位画素電極をスイッチング素子付近及び配線（例えば、ソース線）付近まで延在させることができ、高開口率を実現できる。
【００２２】
好適な例では、共通電極は、平坦化膜たる絶縁膜上に略べた状に形成されているのが好ましい。これにより、共通電極線を設けることなく、共通電極に係る時定数（コンデンサＣと抵抗Ｒとの積）を満足させることができる。よって、この点からも単位画素電極の有効面積を大きくすることができ、高開口率を実現できる。
【００２３】
上記の液晶装置の他の態様では、前記第１の電極は、前記スイッチング素子と電気的に接続された単位画素電極であると共に、前記第２の電極は、共通電極である。
【００２４】
この態様では、第１の電極は、絶縁膜に設けられたコンタクトホールを介す等してスイッチング素子と電気的に接続された単位画素電極（サブ画素）とすることができると共に、第２の電極は、共通電極とすることができる。これにより、単位画素電極をスイッチング素子付近及び配線（例えば、ソース線）付近まで延在させることができ、高開口率を実現できる。
【００２５】
また、本発明の液晶装置は、共通電極と、複数の画素電極と、前記画素電極と前記共通電極との間に配置された絶縁膜と、を備えた液晶装置において、前記画素電極の上側に前記絶縁膜が、前記絶縁膜の上側に前記共通電極が設けられてなり、前記共通電極の上側に生じる電界、及び前記複数の画素電極のそれぞれと前記共通電極との間で生じる電界によって液晶の配向が制御され、前記共通電極は、前記複数の画素電極間の領域にも配置されてなることを特徴とする。本発明においては、基板と、前記基板に設けられたスイッチング素子と、前記スイッチング素子の上側に設けられた平坦化膜と、を備えてなり、前記平坦化膜の上側に前記画素電極が設けられてなると好ましく、また、前記複数の画素電極は、前記スイッチング素子に接続された配線を挟んで配置されており、前記配線が前記共通電極に平面的に重なって配置されてなるとともに、前記平坦化膜に覆われてなると好ましい。また、前記配線が、前記スイッチング素子に接続されるソース線であること好ましい。
【００２６】
ここで、液晶の駆動時、任意の１つの単位画素電極を駆動する電圧が高かった場合、それに応じて当該１つの単位画素電極と共通電極との間に発生するフリンジフィールド（電界）の強さも強くなるが、そのフリンジフィールド（電界）は、配線（例えば、ソース線）と平面的に重なる共通電極の存在によって、当該１つの単位画素電極に隣接する、他の１つの単位画素電極まで及ぶことはない。よって、当該１つの単位画素電極のフリンジフィールド（電界）が、隣接する他の単位画素電極の上側に位置する液晶分子の配向状態に悪影響を与えるのを防止でき、良好な表示品位を得ることができると共に、より高精細化を実現できる。
【００２７】
上記の液晶装置では、前記共通電極は前記複数の画素毎に設けられており、各共通電極が前記共通電極より抵抗の小さな共通電極線に接続されてなること好ましく、更には前記共通電極、及び前記画素電極が透明材料からなると好ましい。好適な例では、共通電極は、ＩＴＯなどの高抵抗化材料により形成することができる一方、共通電極線は、チタン／アルミ／チタンの３層構造を有する低抵抗化材料により形成することができる。また、前記共通電極は、前記絶縁膜及び前記他の絶縁膜の各々に設けられた他のコンタクトホールを介して前記共通電極線に電気的に接続されている。これらにより、共通電極線と共通電極とを合わせた抵抗を小さくできるため、当該共通電極に係る時定数を低くすることができる。これにより、表示品質に悪影響を及ぼすのを防止できる。
【００２８】
上記の液晶装置の他の態様では、前記基板と前記液晶を挟んで対向する対向基板を有し、前記対向基板は、前記コンタクトホール及び前記他のコンタクトホールに対応する位置に遮光層を有する。
【００２９】
この態様では、基板と液晶を挟んで対向する対向基板を有し、その対向基板は、コンタクトホール及び他のコンタクトホールに対応する位置に遮光層を有する。よって、コンタクトホール及び他のコンタクトホールの付近で液晶分子の配向乱れが生じた場合でも、その配向乱れの領域を遮光層によって覆い隠すことができる。よって、液晶分子の配向乱れに伴って表示品位が低下するのを防止できる。
【００３０】
本発明の他の観点では、上記の液晶装置を表示部として備える電子機器を構成することができる。
【発明を実施するための最良の形態】
【００３１】
以下、図面を参照して本発明を実施するための最良の形態について説明する。尚、以下の各種実施形態は、本発明を液晶装置に適用したものである。
【００３２】
［第１実施形態］
（液晶装置の構成）
まず、図１等を参照して、本発明の第１実施形態に係る液晶装置１００の構成等について説明する。
【００３３】
図１は、本発明の第１実施形態に係る液晶装置１００の概略構成を模式的に示す平面図である。図１では、紙面手前側（観察側）にカラーフィルタ基板９２が配置されている一方、紙面奥側に素子基板９１が配置されている。なお、図１では、紙面縦方向（列方向）をＹ方向と、また、紙面横方向（行方向）をＸ方向と規定する。また、図１において、Ｒ、Ｇ、Ｂの各色に対応する領域は１つのサブ画素領域ＳＧを示していると共に、Ｒ、Ｇ、Ｂの各色のサブ画素領域ＳＧにより構成される１行３列の画素配列は、１つの画素領域ＡＧを示している。なお、以下では、１つのサブ画素領域ＳＧ内に存在する１つの表示領域を「サブ画素」と称し、また、１つの画素領域ＡＧ内に対応する表示領域を「１画素」と称することもある。
【００３４】
液晶装置１００は、素子基板９１と、その素子基板９１に対向して配置されるカラーフィルタ基板９２とが枠状のシール材５を介して貼り合わされ、そのシール材５の内側に液晶が封入されて液晶層４が形成されてなる。
【００３５】
ここに、液晶装置１００は、Ｒ、Ｇ、Ｂの３色を用いて構成されるカラー表示用の液晶装置であると共に、スイッチング素子としてＬＴＰＳ（低温ポリシリコン）型のＴＦＴ素子（以下、「ＬＴＰＳ型ＴＦＴ素子２１」と呼ぶ）を用いたアクティブマトリクス駆動方式の液晶装置である。また、この液晶装置１００は、画素電極等の各種電極が形成された素子基板９１側において、当該素子基板９１面に略平行な方向、及び略垂直な方向（観察側）にフリンジフィールド（電界Ｅ）を発生させて液晶分子の配向を制御する、いわゆるＦＦＳ方式の液晶装置である。このため、この液晶装置１００では高い視野角等を得ることが可能となっている。また、液晶装置１００は、透過型表示のみを行う透過型の液晶装置である。
【００３６】
まず、素子基板９１の平面構成について説明する。素子基板９１の内面上には、主として、複数のソース線３２、複数のゲート線３３、複数のＬＴＰＳ型ＴＦＴ素子２１、複数の画素電極１０、共通電極２０、ドライバＩＣ４０、外部接続用配線３５及びＦＰＣ（Flexible Printed Circuit）４１などが形成若しくは実装されている。
【００３７】
図１に示すように、素子基板９１は、カラーフィルタ基板９２の一辺側から外側へ張り出してなる張り出し領域３６を有しており、その張り出し領域３６上には、ドライバＩＣ４０が実装されている。ドライバＩＣ４０の入力側の端子（図示略）は、複数の外部接続用配線３５の一端側と電気的に接続されていると共に、複数の外部接続用配線３５の他端側はＦＰＣ４１と電気的に接続されている。
【００３８】
各ソース線３２は、Ｙ方向に延在するように且つＸ方向に適宜の間隔をおいて形成されており、各ソース線３２の一端側は、ドライバＩＣ４０の出力側の端子（図示略）に電気的に接続されている。
【００３９】
各ゲート線３３は、例えば、Ｔｉ（チタン）／Ａｌ（アルミニウム）／Ｔｉ（チタン）の３層構造を有し、Ｙ方向に延在するように形成された第１配線３３ａと、その第１配線３３ａの終端部からＸ方向に且つ後述する有効表示領域Ｖ内に延在するように形成された第２配線３３ｂとを備えている。各ゲート線３３の第２配線３３ｂは、各ソース線３２と交差する方向、即ちＸ方向に延在するように且つＹ方向に適宜の間隔をおいて形成されており、各ゲート線３３の第１配線３３ａの一端側は、ドライバＩＣ４０の出力側の端子（図示略）に電気的に接続されている。
【００４０】
各ソース線３２と各ゲート線３３の第２配線３３ｂの交差位置付近にはＬＴＰＳ型ＴＦＴ素子２１が対応して設けられており、ＬＴＰＳ型ＴＦＴ素子２１は各ソース線３２、各ゲート線３３及び各画素電極１０等に電気的に接続されている。
【００４１】
各画素電極１０は、例えばＩＴＯなどの透明導電材料により形成され、各サブ画素領域ＳＧ内に対応して設けられている。
【００４２】
共通電極２０は、画素電極１０と同一の材料により形成され、有効表示領域Ｖと略同一の大きさの領域（破線で囲まれた領域）を有し、図２に示す第３絶縁膜（誘電膜）５３を介して各画素電極１０の下側に略べた状に設けられる。共通電極２０は、当該共通電極２０と同一の材料などからなる配線２７を通じて、ドライバＩＣ４０のＣＯＭ端子と電気的に接続されている。
【００４３】
１つの画素領域ＡＧがＸ方向及びＹ方向に複数個、マトリクス状に並べられた領域が有効表示領域Ｖ（２点鎖線により囲まれる領域）である。この有効表示領域Ｖに、文字、数字、図形等の画像が表示される。なお、有効表示領域Ｖの外側の領域は表示に寄与しない額縁領域３８となっている。また、各画素電極１０等の内面上には、図示しない配向膜が形成されている。かかる配向膜は、所定の方向にラビング処理（図２を参照）が施されている。
【００４４】
次に、カラーフィルタ基板９２の平面構成について説明する。カラーフィルタ基板９２は、遮光層（一般に「ブラックマトリクス」と呼ばれ、以下では、単に「ＢＭ」と略記する）、Ｒ、Ｇ、Ｂの３色の着色層６Ｒ、６Ｇ、６Ｂ、オーバーコート層１６（図３を参照）及び配向膜１８（図３を参照）などを有する。なお、以下の説明において、色を問わずに着色層を指す場合は単に「着色層６」と記し、色を区別して着色層を指す場合は「着色層６Ｒ」などと記す。ＢＭは、各サブ画素領域ＳＧを区画する位置等に形成されている。
【００４５】
以上の構成を有する液晶装置１００では、電子機器等と接続されたＦＰＣ４１側からの信号及び電力等に基づき、ドライバＩＣ４０によって、Ｇ１、Ｇ２、・・・、Ｇｍ−１、Ｇｍ（ｍ：自然数）の順にゲート線３３が順次排他的に１本ずつ選択されるとともに、選択されたゲート線３３には、選択電圧のゲート信号が供給される一方、他の非選択のゲート線３３には、非選択電圧のゲート信号が供給される。そして、ドライバＩＣ４０は、選択されたゲート線３３に対応する位置に存在する画素電極１０に対し、表示内容に応じたソース信号を、それぞれ対応するＳ１、Ｓ２、・・・、Ｓｎ−１、Ｓｎ（ｎ：自然数）のソース線３２及び各ＬＴＰＳ型ＴＦＴ素子２１を介して供給する。その結果、液晶層４の表示状態が、非表示状態または中間表示状態に切り替えられ、液晶層４内の液晶分子の配向状態が制御されることとなる。これにより、有効表示領域Ｖ内において所望の画像を表示することができる。
【００４６】
（画素構成）
次に、図２及び図３を参照して、本発明の第１実施形態に係る液晶装置１００の画素構成等について説明する。
【００４７】
図２は、第１実施形態に係る素子基板９１における４画素分の平面構成を示す。図３は、図２における切断線Ａ−Ａ'に沿った断面図を示すと共に、ＬＴＰＳ型ＴＦＴ素子２１を通る位置で切断したときの１サブ画素の断面構成を示す。
【００４８】
まず、図２及び図３を参照して、第１実施形態の素子基板９１における画素構成等について説明する。
【００４９】
下側基板１の内面上には、ソース線３２とゲート線３３の第２配線３３ｂの交差位置に対応して略コの字状の平面形状を有する低温型のＰ−Ｓｉ（ポリシリコン）層１９が形成されている。Ｐ−Ｓｉ層１９及び下側基板１の内面上には、その略一面に亘って、例えばＳｉＯ2などからなるゲート絶縁膜５０が形成されている。
【００５０】
ゲート絶縁膜５０は、Ｐ−Ｓｉ層１９の一端側に且つソース線３２の一部と平面的に重なる位置に第１のコンタクトホール５０ａを有すると共に、Ｐ−Ｓｉ層１９の他端側に対応する位置に第２のコンタクトホール５０ｂを有する。ゲート絶縁膜５０の内面上にはゲート線３３が形成されており、そのゲート線３３の第２配線３３ｂは、図２に示すように、Ｙ方向に一定の間隔をおいてＸ方向に延在するように形成され、当該第２配線３３ｂは、Ｐ−Ｓｉ層１９と部分的且つ平面的に重なっている。
【００５１】
ゲート線３３及びゲート絶縁膜５０の内面上には、例えばＳｉＯ2などからなる第１絶縁膜５１が形成されている。第１絶縁膜５１は、第１のコンタクトホール５０ａに対応する位置に第１のコンタクトホール５１ａを有すると共に、第２のコンタクトホール５０ｂに対応する位置に第２のコンタクトホール５１ｂを有する。第１絶縁膜５１の内面上には、ソース線３２及び中継電極７７が設けられている。
【００５２】
ソース線３２は、図２に示すように、Ｘ方向に一定の間隔をおいてＹ方向に延在するように形成されている。ソース線３２の一部は、Ｐ−Ｓｉ層１９の一端側の一部と平面的に重なっている。ソース線３２の一部は、第１のコンタクトホール５０ａ及び５１ａ内まで入り込むように設けられており、当該ソース線３２は、Ｐ−Ｓｉ層１９の一端側と電気的に接続されている。中継電極７７は、Ｐ−Ｓｉ層１９の他端側の一部と平面的に重なり合っている。中継電極７７の一部は、第２のコンタクトホール５０ｂ及び５１ｂ内まで入り込むように設けられており、当該中継電極７７は、Ｐ−Ｓｉ層１９の他端側と電気的に接続されている。これにより、各ソース線３２は、対応する各Ｐ−Ｓｉ層１９を介して、対応する各中継電極７７に電気的に接続されている。こうして、各Ｐ−Ｓｉ層１９に対応する位置に且つソース線３２とゲート線３３の第２配線３３ｂとの交差位置に対応してＬＴＰＳ型ＴＦＴ素子２１が設けられている。
【００５３】
ソース線３２、中継電極７７及び第１絶縁膜５１の内面上には、例えばアクリル樹脂等からなる第２絶縁膜５２が形成されている。第２絶縁膜５２の内面上は平坦性を有し、第２絶縁膜５２は平坦化膜を構成している。第２絶縁膜５２は、中継電極７７の一端側に且つ第２のコンタクトホール５０ｂ及び５１ｂの近傍位置にコンタクトホール５２ａを有する。なお、本発明では、第１絶縁膜５１と第２絶縁膜５２との間に、例えばＳｉＮｘなどからなる絶縁膜を更に設けるようにしても構わない。
【００５４】
第２絶縁膜５２の内面上には、その略一面に亘って、ＣＯＭ端子に接続された共通電極２０が形成されている（図１も参照）。共通電極２０は、例えばＩＴＯなどの透明材料により形成され、コンタクトホール５２ａに対応する位置に開口２０ａを有する。コンタクトホール５２ａ内に位置する第２絶縁膜５２の一部、及び共通電極２０の内面上には、例えばＳｉＯ2やＳｉＮｘなどからなる第３絶縁膜５３が形成されている。第３絶縁膜５３は、第２絶縁膜５２のコンタクトホール５２ａに対応する位置にコンタクトホール５３ａを有する。第３絶縁膜５３は、共通電極２０と後述する画素電極１０との間に設けられるため、補助容量を形成する誘電膜として機能する。ここで、十分な補助容量を確保するためには、第３絶縁膜５３の厚さｄ１は、できる限り薄く設定されているのが好ましい。
【００５５】
かかる目的を実現するため、好適な例では、第３絶縁膜５３の厚さｄ１は、自身に形成される補助容量の大きさが約１００〜６００ｆＦ、より好ましくは約２００〜８００ｆＦに設定するように決定するのが好ましい。また、精細度２００ＰＰｉ以上では、第３絶縁膜５３の厚さｄ１は約５０〜４００ｎｍに設定するのが好ましい一方、精細度２００ＰＰｉ未満では、第３絶縁膜５３の厚さｄ１は約２００〜１０００ｎｍに設定するのが好ましい。
【００５６】
第３絶縁膜５３の内面上であって、各サブ画素領域ＳＧ内には、例えばＩＴＯなどの透明導電材料よりなる画素電極１０が形成されている。画素電極１０は、コンタクトホール５２ａを介して中継電極７７と電気的に接続されている。このため、ソース線３２からのソース信号は、ＬＴＰＳ型ＴＦＴ素子２１及び中継電極７７を介して画素電極１０へ供給される。また、画素電極１０は、第３絶縁膜５３を介して共通電極２０と対向し且つ平面的に重なっている。画素電極１０には、自身と共通電極２０との間で、フリンジフィールド（電界Ｅ）を発生させるための複数のスリット１０ａが設けられている。各スリット１０ａは、図２において、ソース線３２の延在方向に一定の間隔をおいて且つゲート線３３の第２配線３３ｂの延在方向に対して時計廻りに所定角度だけ回転させた方向に延在するように設けられている。
【００５７】
第３絶縁膜５３の一部、及び画素電極１０の内面上には図示しない配向膜が形成されている。かかる配向膜には、図２に示すように、ゲート線３３の第２配線３３ｂの延在方向であるＸ方向を基準に反時計廻りに角度θ、好ましくは約５°の方向（以下、「ラビング方向Ｒ」と呼ぶ）にラビング処理が施されている。このため、液晶分子４ａは、初期配向状態において、その長軸方向がラビング方向Ｒに沿った状態で配向している。また、下側基板１の下側には偏光板１１が設けられていると共に、偏光板１１の下側には照明装置としてのバックライト１５が設けられている。こうして、第１実施形態に係る画素構成を含む素子基板９１が構成されている。
【００５８】
一方、上記の画素構成に対応するカラーフィルタ基板９２の構成は次の通りである。
【００５９】
上側基板２の内面上であって、各サブ画素領域ＳＧ内には赤色の着色層６Ｒ、緑色の着色層６Ｇ及び青色の着色層６Ｂのいずれかからなる着色層６が設けられている。上側基板２の内面上であって、各サブ画素領域ＳＧを区画する位置及びＬＴＰＳ型ＴＦＴ素子２１に対応する位置にはＢＭが設けられている。このため、ＬＴＰＳ型ＴＦＴ素子２１、ソース線３２及びゲート線３３の第２配線３３ｂ等はＢＭと平面的に重なっている。ＢＭ及び各着色層６の内面上にはオーバーコート層１６が形成されている。このオーバーコート層１６は、液晶装置１００の製造工程中に使用される薬剤等による腐食や汚染から、着色層６等を保護する機能を有している。オーバーコート層１６の内面上には所定の方向にラビング処理が施された配向膜１８が形成されている。こうして、第１実施形態に係るカラーフィルタ基板９２が構成されている。
【００６０】
以上の構成を有する液晶装置１００では、その駆動時、図２に示すように、ラビング方向Ｒに沿って初期配向状態にある液晶分子４ａは、ソース線３２の延在方向に生じるフリンジフィールド（電界Ｅ）によって反時計廻りに回転してソース線３２の延在方向に再配向する。なお、図３の断面構成では、フリンジフィールド（電界Ｅ）は、素子基板９１と略平行な方向（図３の紙面横方向）及び略垂直な方向（図３のカラーフィルタ基板側）に強い電界成分を有し、画素電極１０と、その複数のスリット１０ａ及び第３絶縁膜５３を介して共通電極２０との間で生じる。これにより、液晶分子４ａの配向状態が制御され、透過型表示をすることができる。具体的には、この透過型表示の際、バックライト１５から出射した照明光は、図３に示す経路Ｔに沿って進行し、共通電極２０、画素電極１０及びＲ、Ｇ、Ｂの各着色層６等を通過して観察者に至る。この場合、その照明光は、その着色層６等を透過することにより所定の色相及び明るさを呈する。こうして、所望のカラー表示画像が観察者により視認される。
【００６１】
次に、比較例と比較した第１実施形態に係る液晶装置１００の特有の作用効果について説明する。
【００６２】
まず、図４及び図５を参照して、比較例に係るＦＦＳ方式の液晶装置５００の構成について説明する。なお、比較例において、第１実施形態と共通する要素については同一の符号を付し、その説明は簡略化又は省略する。
【００６３】
図４は、図２に対応する、比較例に係る素子基板９３における４画素分の平面構成を示す。図５は、図４における切断線Ｂ−Ｂ'に沿った断面図を示すと共に、α−Ｓｉ型ＴＦＴ素子２３を通る位置で切断したときの１サブ画素の断面構成を示す。
【００６４】
比較例に係る液晶装置５００は、α−Ｓｉ型ＴＦＴ素子２３を有する素子基板９３と、カラーフィルタ基板９２との間に液晶が封入されて液晶層４が形成されてなる。
【００６５】
まず、素子基板９３の構成は次の通りである。
【００６６】
下側基板１上には、サブ画素領域ＳＧ毎にＩＴＯ等からなる共通電極２０（二点鎖線で囲まれた領域）が設けられている。共通電極２０の一部上及び下側基板１上には、図４に示すように、Ｙ方向に一定の間隔をおいて形成され、Ｘ方向に延在する共通電極線２０ｘが設けられている。このため、共通電極２０は、共通電極線２０ｘに電気的に接続されている。共通電極線２０ｘは、図示を省略するが素子基板９３上の所定位置においてＣＯＭ用端子と電気的に接続されている。下側基板１上には、Ｙ方向に一定の間隔をおいてＸ方向に延在するようにゲート線３３の第２配線３３ｂが設けられている。第２配線３３ｂは、隣接する画素に対応して設けられた共通電極線２０ｘの近傍位置に設けられている。
【００６７】
共通電極２０、共通電極線２０ｘ、ゲート線３３及び下側基板１の上には、ゲート絶縁膜５０が形成されている。ゲート絶縁膜５０上であって、後述するソース線３２と、ゲート線３３の第２配線３３ｂとの交差位置近傍には、α−Ｓｉ型ＴＦＴ素子２３の要素となるα−Ｓｉ層２６が設けられている。
【００６８】
図４において、ゲート絶縁膜５０上には、Ｙ方向に延在するようにソース線３２が設けられている。ソース線３２は、α−Ｓｉ層２６上に重なるように折れ曲がり、当該α−Ｓｉ層２６と電気的に接続される折れ曲がり部分３２ｘを有する。また、α−Ｓｉ層２６及びゲート絶縁膜５０上には、ドレイン電極３４が設けられている。このため、ドレイン電極３４は、α−Ｓｉ層２６と電気的に接続されている。このため、ソース線３２の折れ曲がり部分３２ｘは、α−Ｓｉ層２６を介してドレイン電極３４に電気的に接続されている。こうして、その領域にはα−Ｓｉ型ＴＦＴ素子２３が形成されている。
【００６９】
ゲート絶縁膜５０及びα−Ｓｉ型ＴＦＴ素子２３上には、例えばＳｉＮｘなどからなるパシベーション層５４が形成されている。バシベーション層５４は、共通電極２０の一部と重なる位置に且つドレイン電極３４の一端側と重なる位置にコンタクトホール５４ａを有する。
【００７０】
パシベーション層５４上には、サブ画素領域ＳＧ毎にＩＴＯなどからなる画素電極１０が形成されている。画素電極１０の構成は第１実施形態と同様である。即ち、画素電極１０は、複数のスリット１０ａを有し、コンタクトホール５４ａを通じてドレイン電極３４に電気的に接続されている。このため、画素電極１０には、ソース線３２からのソース信号がα−Ｓｉ型ＴＦＴ素子２３を介して供給される。画素電極１０等の上には図示しない配向膜が形成されている。かかる配向膜には、第１実施形態と同様の方向にラビング処理が施されている。
【００７１】
以上の構成を有する比較例に係る液晶装置５００では、その駆動時、第１実施形態に係る液晶装置１００と同様の原理により液晶の配向が制御され、透過型表示がなされる。
【００７２】
このような構成を有する比較例では、次のような課題を有している。
【００７３】
即ち、比較例に係るα−Ｓｉ型ＴＦＴ素子２３を有する液晶装置５００では、図５に示すように、第１実施形態に相当する平坦化膜（第２絶縁膜５２）が設けられていない。このため、特に、共通電極線２０ｘの一部と平面的に重なる領域Ａ１、及び、α−Ｓｉ型ＴＦＴ素子２３の要素であるドレイン電極３４の一部と平面的に重なる領域Ａ２、及び、ソース線３２の一部と平面的に重なる領域Ａ３では、画素電極１０の部分は凹凸状の形状（段差形状）に形成されている。このような段差形状を有する画素電極１０の部分では液晶分子４ａの配向乱れが生じ、表示品質に悪影響を与えるので、その画素電極１０の部分を表示領域として用いることはできない。よって、一般的には、カラーフィルタ基板９２において、その画素電極１０の部分に対応する位置には、そのような液晶分子４ａの配向乱れによる表示品質の劣化を覆い隠すためのＢＭが設けられる。これにより、比較例では開口率が低下してしまうという課題がある。しかも、比較例では、共通電極２０の他に共通電極線２０ｘをさらに設けるようにしているので、益々開口率が低下してしまうという課題がある。
【００７４】
また、比較例では、画素電極１０と共通電極２０との間に設けられた誘電膜としてのパシベーション層５４及びゲート絶縁膜５０の間には補助容量が形成されるが、上述のように、開口率が低下するのに伴って、画素電極１０と共通電極２０との平面的に重なる面積が小さくなり、所望の補助容量が得られなくなる虞がある。その上、比較例の誘電膜の厚さｄ２は、第１実施形態と比べてかなり厚いので、一般的な静電容量の式に基づき補助容量の大きさは益々小さくなる。このため、かかる構成を有する比較例は、高精細用の液晶表示装置には適用し難いという課題がある。
【００７５】
この点、第１実施形態に係る液晶装置１００では、素子基板９１側において、平坦性を有する第２絶縁膜（平坦化膜）５２が、画素電極１０、第３絶縁膜５３及び共通電極２０の下側に設けられている。これにより、少なくともソース線３２及びＬＴＰＳ型ＴＦＴ素子２１に位置する画素電極１０、第３絶縁膜５３及び共通電極２０を平坦化することができる。つまり、サブ画素領域ＳＧ内には凹凸状の形状（段差形状）を有する電極部分が形成されない。これにより、ソース線３２及びＬＴＰＳ型ＴＦＴ素子２１付近で液晶分子４ａの配向乱れが生じるのを防止できる結果、画素電極１０を、ソース線３２及びＬＴＰＳ型ＴＦＴ素子２１付近のみならず、隣接する他の画素電極１０付近まで延在させることができる。よって、比較例と比べて高開口率を実現できる。
【００７６】
さらに、第１実施形態では、共通電極２０を、第２絶縁膜（平坦化膜）５２上にその略一面に亘ってべた状に配置（但し、コンタクトホール５２ａの部分は除く）しているので共通電極２０に係る時定数（コンデンサＣと抵抗Ｒとの積）を小さな値とすることができる。よって、第１実施形態では、比較例に相当する共通電極線２０ｘを設けていない。この点からも画素電極１０等の有効面積を大きくすることができ、高開口率を実現できる。これにより、高精細用の液晶表示装置に好適に用いることが可能となる。
【００７７】
また、第１実施形態では、誘電膜としての第３絶縁膜５３を画素電極１０と共通電極２０の間に設けているので、第３絶縁膜５３の厚さを調整し易くなり、比較例と比べて補助容量の大きさの調整が容易となる。例えば、高精細用の液晶表示装置など補助容量を大きくする必要がある場合に、第３絶縁膜５３の厚さｄ１を薄く設定することで必要十分な補助容量を得ることができる。よって、表示品質の向上、さらに低消費電力化を図ることができる。
【００７８】
好適な例では、第３絶縁膜５３の厚さｄ１は、自身に形成される補助容量の大きさが約１００〜６００ｆＦ、より好ましくは約２００〜８００ｆＦに設定するように決定するのが好ましい。また、精細度２００ＰＰｉ以上では、第３絶縁膜５３の厚さｄ１は約５０〜４００ｎｍに設定するのが好ましい一方、精細度２００ＰＰｉ未満では、第３絶縁膜５３の厚さｄ１は約２００〜１０００ｎｍに設定するのが好ましい。
【００７９】
また、誘電膜としての第３絶縁膜５３の厚さｄ１を薄く設定できるのに伴って、画素電極１０と共通電極２０との間に形成されるフリンジフィールド（電界Ｅ）も強くなり、より低電圧であっても液晶分子４ａを容易に動作させることが可能となる。例えば、ノーマリーブラックの表示モードにおいて第３絶縁膜５３の厚さｄ１を約５０〜２００ｎｍに設定した場合には、画素電極１０と共通電極２０の間に印加される白表示に対応する駆動電圧は約２〜５Ｖ程度とすることができる。また、ノーマリーブラックの表示モードにおいて第３絶縁膜５３の厚さｄ１を約２００〜６００ｎｍに設定した場合には、画素電極１０と共通電極２０の間に印加される白表示に対応する駆動電圧は約３〜５Ｖ程度とすることができる。さらに、第３絶縁膜５３の厚さｄ１は極めて薄く設定されるので、第３絶縁膜５３の形成に際してスループットの向上を図ることもできる。
【００８０】
また、第１実施形態では、カラーフィルタ基板９２側において、上記した各コンタクトホールに対応する位置にＢＭを配置しているので、当該各コンタクトホールの付近で液晶分子４ａの配向乱れが生じた場合でも、その配向乱れの領域をＢＭによって覆い隠すことができる。よって、液晶分子４ａの配向乱れに伴って表示品位が低下するのを防止できる。
【００８１】
［第２実施形態］
次に、図６及び図７を参照して、本発明の第２実施形態に係る液晶装置２００の構成について説明する。ここで、第２実施形態に係る液晶装置２００は、ＬＴＰＳ型ＴＦＴ素子２１を有するＦＦＳ方式の液晶装置であると共に、透過型の液晶装置である。なお、以下では、第１実施形態と同一の要素については同一の符号を付し、その説明は簡略化又は省略する。
【００８２】
図６は、第２実施形態に係る素子基板９３における４画素分の平面構成を示す。図７は、図６における切断線Ｃ−Ｃ'に沿った断面図を示すと共に、ＬＴＰＳ型ＴＦＴ素子２１を通る位置で切断したときの１サブ画素の断面構成を示す。
【００８３】
まず、図６及び図７を参照して、第２実施形態の素子基板９３における画素構成等について説明する。
【００８４】
下側基板１の内面上であって、ソース線３２とゲート線３３の第２配線３３ｂの交差位置にはＰ−Ｓｉ層１９が形成されている。Ｐ−Ｓｉ層１９及び下側基板１の内面上には、その略一面に亘って、第１のコンタクトホール５０ａ及び第２のコンタクトホール５０ｂを有するゲート絶縁膜５０が形成されている。なお、第１のコンタクトホール５０ａ及び第２のコンタクトホール５０ｂの形成位置は第１実施形態と同様である。
【００８５】
ゲート絶縁膜５０の内面上には、図６に示すように、ゲート線３３の第２配線３３ｂがＹ方向に一定の間隔をおいてＸ方向に延在するように形成され、当該第２配線３３ｂの一部は、Ｐ−Ｓｉ層１９と平面的に重なる位置に設けられる。ゲート絶縁膜５０の内面上であって、ゲート線３３の第２配線３３ｂに隣接する位置には、当該第２配線３３ｂの延在方向と同方向に延在するように共通電極線２０ｘが形成されている。共通電極線２０ｘは、上述したゲート線３３と同一の材料により形成されているのが好ましい。共通電極線２０ｘは、ドライバＩＣ４０内に設けられたＣＯＭ端子と電気的に接続されている。
【００８６】
共通電極線２０ｘ、ゲート線３３及びゲート絶縁膜５０の内面上には、第１のコンタクトホール５１ａ及び第２のコンタクトホール５１ｂを有する第１絶縁膜５１が形成されている。第１のコンタクトホール５１ａ及び第２のコンタクトホール５１ｂの形成位置は第１実施形態と同様である。第１絶縁膜５１は、さらに、Ｐ−Ｓｉ層１９の近傍位置に且つ共通電極線２０ｘに対応する位置に第３のコンタクトホール５１ｃを有する。
【００８７】
図６において、第１絶縁膜５１の内面上には、相隣接するサブ画素領域ＳＧの間にＹ方向に延在するようにソース線３２が設けられている。ソース線３２の一部は、第１のコンタクトホール５０ａ及び５１ａを介して、Ｐ−Ｓｉ層１９の一端側に電気的に接続されている。第１の絶縁膜５１の内面上であって、Ｐ−Ｓｉ層１９の他端側と平面的に重なる位置には中継電極７７が設けられている。第１の絶縁膜５１の内面上であって、第３のコンタクトホール５１ｃと平面的に重なる位置及び共通電極線２０ｘとゲート線３３の第２配線３３ｂの間に対応する位置には他の中継電極３４が設けられている。
【００８８】
中継電極７７は、第２のコンタクトホール５０ｂ及び５１ｂを介してＰ−Ｓｉ層１９の他端側に電気的に接続されている。このため、ソース線３２は、Ｐ−Ｓｉ層１９を介して中継電極７７に電気的に接続されている。これにより、Ｐ−Ｓｉ層１９に対応する位置に且つソース線３２とゲート線３３の第２配線３３ｂとの交差位置にはＬＴＰＳ型ＴＦＴ素子２１が形成されている。一方、他の中継電極３４は、第３のコンタクトホール５１ｃを介して共通電極線２０ｘに電気的に接続されている。
【００８９】
ソース線３２、中継電極７７、他の中継電極３４及び第１絶縁膜５１の内面上には、コンタクトホール５２ａを有し、平坦化膜たる第２絶縁膜５２が形成されている。なお、コンタクトホール５２ａの形成位置は第１実施形態と同様である。第２絶縁膜５２の内面上には、サブ画素領域ＳＧ毎に画素電極１０が形成されている。画素電極１０は、コンタクトホール５２ａを介して中継電極７７と電気的に接続されている。このため、画素電極１０には、ソース線３２からのソース信号がＬＴＰＳ型ＴＦＴ素子２１及び中継電極７７を介して供給される。
【００９０】
画素電極１０及び第２絶縁膜５２の内面上には、コンタクトホール５３ａを有し、誘電膜たる第３絶縁膜５３が形成されている。なお、コンタクトホール５３ａの形成位置は第１実施形態と同様である。第３絶縁膜５３の内面上には、共通電極２０が設けられている。このため、各共通電極２０は、第３絶縁膜５３を介して各画素電極１０に対向し且つ平面的に重なっている。また、本例では、各サブ画素に対応する各共通電極２０は、当該各サブ画素の紙面左側に位置するソース線３２と平面的に重なっている。共通電極２０は、コンタクトホール５３ａを介して他の中継電極３４に電気的に接続されている。このため、共通電極２０は、他の中継電極３４及び共通電極線２０ｘを介して、ドライバＩＣ４０内のＣＯＭ端子に電気的に接続されている。また、共通電極２０には、自身と画素電極１０との間で、フリンジフィールド（電界Ｅ）を発生させるための複数のスリット２０ａが設けられている。各スリット２０ａは、図６において、ソース線３２の延在方向に一定の間隔をおいて且つゲート線３３の第２配線３３ｂの延在方向に対して反時計廻りに所定角度だけ回転させた方向に延在するように設けられている。
【００９１】
第３絶縁膜５３の一部及び共通電極２０の内面上には図示しない配向膜が形成されている。かかる配向膜には、図６に示すように、共通電極線２０ｘの延在方向であるＸ方向を基準に反時計廻りに角度θ、好ましくは約５°の方向に沿ってラビング処理が施されている。このため、液晶分子４ａは、初期配向状態において、その長軸方向がラビング方向Ｒに沿った状態で配向している。こうして、第２実施形態に係る画素構成を含む素子基板９３が形成されている。
【００９２】
一方、上記の画素構成に対応するカラーフィルタ基板９２の構成は第１実施形態と略同様であるため説明を省く。但し、カラーフィルタ基板９２側に設けられるＢＭは、ソース線３２、ゲート線３３の第２配線３３ｂ、共通電極線２０ｘ及びＬＴＰＳ型ＴＦＴ素子２１等と平面的に重なる位置に配置されている。
【００９３】
以上の構成を有する液晶装置２００では、その駆動時、上記した第１実施形態に係る液晶装置１００と同様の原理により液晶分子４ａの配向状態が制御され、所望のカラー表示画像が観察者により視認される。
【００９４】
次に、第２実施形態に係る液晶装置２００の特有の作用効果について説明する。
【００９５】
まず、第２実施形態に係る液晶装置２００では、素子基板９３側に平坦性を有する第２絶縁膜（平坦化膜）５２を設けているので、上述した第１実施形態と同様の作用効果が得られ、高開口率を実現できる。但し、第２実施形態では、共通電極２０に係る時定数を低くする目的で、例えばチタン／アルミ／チタンの３層構造を有する低抵抗化材料からなる共通電極線２０ｘを意図的に設けている。よって、表示品質が低下するのを防止できる一方、第１実施形態と比較すると、その分だけ開口率は低下することになる。
【００９６】
即ち、この点について詳述すると、共通電極２０はＩＴＯなどの高抵抗化材料により形成されている。このため、当該共通電極２０を有効表示領域Ｖの略一面に亘ってべた状に形成した場合には、当該共通電極２０の面積は大きくなるので、それに伴って当該共通電極２０の抵抗が高くなる。これにより、共通電極２０に係る時定数が高くなり、表示品質に悪影響を及ぼす可能性がある。しかし、第２実施形態では、ＩＴＯからなる共通電極２０をサブ画素領域ＳＧ毎に設けているため、べた状に形成されてなる共通電極と比べ、当該共通電極２０の面積を小さくできる。加えて、各共通電極２０を低抵抗化材料よりなる共通電極線２０ｘに接続している。これらにより、共通電極線２０ｘと共通電極２０とを合わせた抵抗を小さくできるため、当該共通電極２０に係る時定数を低くすることができる。これにより、表示品質に悪影響を及ぼすのを防止できる。なお、第２実施形態の構造で十分に共通電極２０に係る時定数を小さくすることができるのであれば、第１実施形態と同様に共通電極線２０ｘを不要とすることができる。これにより、第１実施形態と略同等の開口率が得られる。
【００９７】
また、第２実施形態では、誘電膜としての第３絶縁膜５３を画素電極１０と共通電極２０の間に設けているので補助容量の大きさの調整が容易となり、第３絶縁膜５３の厚さｄ１を極めて薄く設定することができる。よって、上記した第１実施形態と同様の作用効果を得ることができる。
【００９８】
特に、第２実施形態では、ソース線３２と平面的に重なるように共通電極２０を設けているので、任意のサブ画素に発生するフリンジフィールド（電界Ｅ）が、当該サブ画素に隣接する他のサブ画素へ与える影響を少なくすることができる。この点について、図８（ａ）及び（ｂ）を参照して述べる。
【００９９】
図８（ｂ）は、図６における切断線Ｄ−Ｄ'に沿った素子基板９３の部分断面図であり、特に１つのソース線３２とそのソース線３２の両側に設けられた２つのサブ画素の部分に対応する断面図を示している。一方、図８（ａ）は、図８（ｂ）に対応する比較例に係る素子基板９５の部分断面図である。
【０１００】
まず、比較例に係る素子基板９５の構成について簡単に説明する。
【０１０１】
下側基板１上にはゲート絶縁膜５０が設けられていると共に、ゲート絶縁膜５０上には第１絶縁膜５１が設けられている。第１絶縁膜５１上にはソース線３２が紙面手前側から紙面奥側へ延在するように設けられている。ソース線３２及び第１絶縁膜５１上には平坦化膜としての第２絶縁膜５２が設けられている。第２絶縁膜５２上には共通電極２０が設けられていると共に、共通電極２０上には誘電膜としての第３絶縁膜５３が設けられている。第３絶縁膜５３上であって、ソース線３２の両側に対応する位置には、それぞれ画素電極１０が設けられている。なお、以下では、説明の便宜上、紙面左側に位置する画素電極１０を「画素電極１０Ｌ」と、また、紙面右側に位置する画素電極１０を「画素電極１０Ｒ」と夫々称する。こうして、比較例に係る素子基板９５が形成されている。
【０１０２】
以上の構成を有する比較例では、その駆動時、同図に示すように、画素電極１０と共通電極２０との間で、素子基板９５の基板面に対して略平行な方向及び略垂直な方向（紙面上側方向）に強い電界成分を有するフリンジフィールド（電界Ｅ）が発生する。ここで、例えば、画素電極１０Ｌを駆動する電圧が高かった場合、それに応じて当該画素電極１０Ｌと共通電極２０との間に発生するフリンジフィールド（電界Ｅ）の強さも強くなる。これにより、そのフリンジフィールド（電界Ｅ）を構成する一部の電界Ｅｘが隣接する画素電極１０Ｒにまで及び当該画素電極１０Ｒの上側に位置する液晶分子４ａの配向状態に悪影響を与える可能性がある。
【０１０３】
これに対して、第２実施形態では、そのような不具合は生じない。
【０１０４】
即ち、第２実施形態では、その駆動時、図８（ｂ）に示すように、画素電極１０と、ソース線３２の上側に設けられ且つ平面的に重なる共通電極２０との間でフリンジフィールド（電界Ｅ）が発生する。ここで、第２実施形態において、例えば、画素電極１０Ｌを駆動する電圧が高かった場合、それに応じて当該画素電極１０Ｌと共通電極２０との間に発生するフリンジフィールド（電界Ｅ）の強さも強くなるが、そのフリンジフィールド（電界Ｅ）は、ソース線３２の上側に設けられ且つ平面的に重なる共通電極２０の存在によって、隣接する画素電極１０Ｒまで及ぶことはない。よって、上記した比較例のような不具合は生じないので、隣接する画素電極１０Ｒの上側に位置する液晶分子４ａの配向状態に悪影響を与えるのを防止でき、良好な表示品位を得ることができると共に、より高精細化を実現できる。なお、その他の第２実施形態の作用効果は第１実施形態と同様である。
【０１０５】
［変形例］
上記の第１及び第２実施形態では、本発明を透過型の液晶装置に適用することとしたが、これに限らず、本発明を反射型又は半透過反射型の液晶装置に適用することとしても構わない。
【０１０６】
また、上記の第１及び第２実施形態では、本発明を、ＬＴＰＳ型ＴＦＴ素子２１を有する液晶装置に適用した。これに限らず、本発明では、その趣旨を逸脱しない範囲において、Ｐ−Ｓｉ型のＴＦＴ素子若しくはα−Ｓｉ型のＴＦＴ素子などに代表される三端子型素子、或いはＴＦＤ素子に代表される二端子型非線形素子に本発明を適用しても構わない。
【０１０７】
また、上記の第１実施形態では、画素電極１０に設けられる各スリット１０ａは、ゲート線３３の第２配線３３ｂの延在方向に対して反時計廻りに所定角度だけ回転させた方向に延在するように設けられていた。これに限らず、本発明では、画素電極１０に設けられる各スリット１０ａを、ゲート線３３の第２配線３３ｂの延在方向に一定の間隔をおいて且つソース線３２の延在方向に延在するように設けても構わない。また、本発明では、第２実施形態において、共通電極２０に設けられる各スリット２０ａを、ゲート線３３の第２配線３３ｂの延在方向に一定の間隔をおいて且つソース線３２の延在方向に延在するように設けても構わない。これらの場合、ラビング方向Ｒは、ソース線３２の延在方向に対して時計廻りに所定角度θ、好ましくは約５°に設定されているのがよい。これにより、液晶分子４ａをフリンジフィールド（電界Ｅ）によって各スリット１０ａ又は２０ａと略直交する方向に再配向させ易くすることができる。
【０１０８】
また、第２実施形態では、着色層６Ｒ及び６Ｂの各々に対応する各サブ画素に対応する各共通電極２０が、ソース線３２と平面的に重なるように形成すると共に、着色層６Ｇに対応するサブ画素に対応する共通電極２０が、当該サブ画素の両側に設けられたソース線３２とは平面的に重ならないように形成した。これに限らず、本発明では、共通電極２０は、図１において各横方向（Ｘ方向）に列をなすサブ画素群と対向するようにストライプ状に形成しても構わない。これにより、図１の横方向に相隣接する画素電極１０の間に位置するソース線３２の部分は共通電極２０と平面的に重なることになるため、任意のサブ画素に発生するフリンジフィールド（電界Ｅ）が、当該サブ画素に隣接する他のサブ画素へ与える影響を少なくすることができる。
【０１０９】
また、本発明では、第２実施形態に設けた共通電極線２０ｘを、仕様に応じて第１実施形態に設けるようにしても構わない。
【０１１０】
その他、本発明では、その趣旨を逸脱しない範囲において種々の変形をすることができる。
【０１１１】
［電子機器］
次に、本発明の第１又は第２実施形態に係る液晶装置１００、２００を適用可能な電子機器の具体例について図９を参照して説明する。
【０１１２】
まず、本発明の第１又は第２実施形態に係る液晶装置１００、２００を、可搬型のパーソナルコンピュータ（いわゆるノート型パソコン）の表示部に適用した例について説明する。図９（ａ）は、このパーソナルコンピュータの構成を示す斜視図である。同図に示すように、パーソナルコンピュータ７１０は、キーボード７１１を備えた本体部７１２と、本発明に係る液晶表示装置をパネルとして適用した表示部７１３とを備えている。
【０１１３】
続いて、本発明の第１又は第２実施形態に係る液晶装置１００、２００を、携帯電話機の表示部に適用した例について説明する。図９（ｂ）は、この携帯電話機の構成を示す斜視図である。同図に示すように、携帯電話機７２０は、複数の操作ボタン７２１のほか、受話口７２２、送話口７２３とともに、本発明の第１又は第２実施形態に係る液晶装置１００、２００を適用した表示部７２４を備える。
【０１１４】
なお、本発明の第１又は第２実施形態に係る液晶装置１００、２００を適用可能な電子機器としては、図９（ａ）に示したパーソナルコンピュータや図９（ｂ）に示した携帯電話機の他にも、液晶テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラなどが挙げられる。
【図面の簡単な説明】
【０１１５】
【図１】本発明の第１実施形態に係る液晶装置の構成を模式的に示す平面図。
【図２】第１実施形態に係る画素構成等を示す部分拡大平面図。
【図３】図２の切断線Ａ−Ａ'に沿ったサブ画素の部分断面図。
【図４】比較例に係る画素構成等を示す部分拡大平面図。
【図５】図４の切断線Ｂ−Ｂ'に沿ったサブ画素の部分断面図。
【図６】第２実施形態に係る画素構成等を示す部分拡大平面図。
【図７】図６の切断線Ｃ−Ｃ'に沿ったサブ画素の部分断面図。
【図８】第２実施形態の作用効果を説明する素子基板の部分断面図。
【図９】本発明の液晶装置を適用した電子機器の例。
【符号の説明】
【０１１６】
１…下側基板、２…上側基板、４…液晶層、４ａ…液晶分子、１０…画素電極、１０ａ…スリット、２０…共通電極、２０ａ…スリット、２０ｘ…共通電極線、２１…ＬＴＰＳ型ＴＦＴ素子、３２…ソース線、３３…ゲート線、５２…第２絶縁膜（平坦化膜）、５３…第３絶縁膜（誘電膜）、９１，９３…素子基板、９２…カラーフィルタ基板、１００，２００…液晶装置。
【図１】
2007226199.tif 000003
【図２】
2007226199.tif 000004
【図３】
2007226199.tif 000005
【図４】
2007226199.tif 000006
【図５】
2007226199.tif 000007
【図６】
2007226199.tif 000008
【図７】
2007226199.tif 000009
【図８】
2007226199.tif 000010
【図９】
2007226199.tif 000011
【手続補正書】
【提出日】平成19年7月13日(2007.7.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
共通電極と、複数の画素電極と、前記画素電極と前記共通電極との間に配置された絶縁膜と、を備えた液晶装置において、
前記画素電極の上側に前記絶縁膜が、前記絶縁膜の上側に前記共通電極が設けられてなり、
前記共通電極の上側に生じる電界、及び前記複数の画素電極のそれぞれと前記共通電極との間で生じる電界によって液晶の配向が制御され、
前記共通電極は、スイッチング素子に接続された配線を挟んで配置された隣接する前記画素電極間の領域において、前記隣接する画素電極間の領域の全面に配置されてなることを特徴とする液晶装置。
【請求項２】
基板と、前記基板に設けられた前記スイッチング素子と、前記スイッチング素子の上側に設けられた平坦化膜と、を備えてなり、
前記平坦化膜の上側に前記画素電極が設けられてなることを特徴とする請求項１に記載の液晶装置。
【請求項３】
前記配線が、前記平坦化膜に覆われてなることを特徴とする請求項１又は２に記載の液晶装置。
【請求項４】
前記配線が、前記スイッチング素子に接続されるソース線であることを特徴とする請求項１乃至３のいずれか一項に記載の液晶装置。
【請求項５】
前記共通電極は、前記ソース線を挟んで隣接する複数の画素電極に対向して、ストライプ状に形成されていることを特徴とする請求項４に記載の液晶装置。
【請求項６】
前記共通電極には、前記画素電極に対応して、ソース線に延在方向に間隔をおいて、ソース線の延在方向と略直交する方向に延在するスリットが設けられていることを特徴とする請求項１乃至５のいずれか一項に記載の液晶装置。
【請求項７】
前記共通電極は前記画素毎に設けられており、
各共通電極が前記共通電極より抵抗の小さな共通電極線に接続されてなることを特徴とする請求項１乃至４のいずれか一項に記載の液晶装置。
【請求項８】
前記共通電極、及び前記画素電極が透明材料からなることを特徴とする請求項１乃至７のいずれか一項に記載の液晶装置。
【請求項９】
請求項１乃至８のいずれか一項に記載の液晶装置を備えることを特徴とする電子機器。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
また、本発明の液晶装置は、共通電極と、複数の画素電極と、前記画素電極と前記共通電極との間に配置された絶縁膜と、を備えた液晶装置において、前記画素電極の上側に前記絶縁膜が、前記絶縁膜の上側に前記共通電極が設けられてなり、前記共通電極の上側に生じる電界、及び前記複数の画素電極のそれぞれと前記共通電極との間で生じる電界によって液晶の配向が制御され、前記共通電極は、スイッチング素子に接続された配線を挟んで配置された隣接する前記画素電極間の領域において、前記隣接する画素電極間の領域の全面に配置されてなることを特徴とする。本発明においては、基板と、前記基板に設けられたスイッチング素子と、前記スイッチング素子の上側に設けられた平坦化膜と、を備えてなり、前記平坦化膜の上側に前記画素電極が設けられてなると好ましく、また、前記複数の画素電極は、前記スイッチング素子に接続された配線を挟んで配置されており、前記配線が前記共通電極に平面的に重なって配置されてなるとともに、前記平坦化膜に覆われてなると好ましい。また、前記配線が、前記スイッチング素子に接続されるソース線であること好ましい。また、前記共通電極が前記ソース線を挟んで隣接する複数の画素電極に対向して、ストライプ状に形成されていることが好ましい。また、前記共通電極には、前記画素電極に対応して、ソース線に延在方向に間隔をおいて、ソース線の延在方向と略直交する方向に延在するスリットが設けられていることが好ましい。