(57)【要約】【課題】アクティブマトリクス駆動方式の画像表示装置において、書き込み期間不足や配線レイアウトの問題を回避しながら、良好な動画画質と高精細化を実現するための技術を提供する。【解決手段】各画素回路は、容量と、画像信号の値に対応する電荷を前記容量に充電するための書込スイッチと、前記容量に保持された電荷に基づくゲート電圧に応じて、電気光学素子を駆動する駆動トランジスタと、前記容量を放電させることで前記電気光学素子の発光を停止する停止スイッチと、を有している。少なくとも２行分の画素回路の停止スイッチが、共通の停止制御線に接続されており、前記共通の停止制御線を介して与えられる停止制御信号に従って各々の電気光学素子の発光を停止する。【選択図】図１
2012220565.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配置された複数の電気光学素子と、各々の電気光学素子を駆動するための複数の画素回路とを有する、アクティブマトリクス駆動方式の画像表示装置であって、
各画素回路は、
容量と、
画像信号の値に対応する電荷を前記容量に充電するための書込スイッチと、
前記容量に保持された電荷に基づくゲート電圧に応じて、前記電気光学素子を駆動する駆動トランジスタと、
前記容量を放電させることで前記電気光学素子の発光を停止する停止スイッチと、
を有しており、
少なくとも２行分の画素回路の停止スイッチが、共通の停止制御線に接続されており、前記共通の停止制御線を介して与えられる停止制御信号に従って各々の電気光学素子の発光を停止する
ことを特徴とする画像表示装置。
【請求項２】
１走査サイクルに対する前記電気光学素子の発光期間の割合であるデューティーが、
デューティー  ＞  １００／Ｎ
Ｎ：走査線の数
を満たすように、前記停止制御信号による電気光学素子の発光停止タイミングが決められている
ことを特徴とする請求項１に記載の画像表示装置。
【請求項３】
共通の停止制御線に接続された複数の行同士の発光期間の長さの差に起因する輝度ムラを抑制する手段を有する
ことを特徴とする請求項１又は２に記載の画像表示装置。
【請求項４】
前記輝度ムラを抑制する手段は、発光期間が長いほうの行の画像信号の値を小さくし、又は、発光期間が短いほうの行の画像信号の値を大きくする補正を画像信号に対して施す回路である
ことを特徴とする請求項３に記載の画像表示装置。
【請求項５】
前記輝度ムラを抑制する手段は、前記停止スイッチにより発光を停止した時の電気光学素子の発光強度の減衰速度を、発光期間が長いほうの行よりも発光期間が短いほうの行において、遅くする回路である
ことを特徴とする請求項３に記載の画像表示装置。
【請求項６】
停止制御信号を出力する複数の出力段を有する発光停止制御回路を有し、
２本又はそれより多い停止制御線が前記発光停止制御回路の同じ出力段に接続されている
ことを特徴とする請求項１〜５のいずれか１項に記載の画像表示装置。
【請求項７】
マトリクス状に配置された複数の電気光学素子と、各々の電気光学素子を駆動するための複数の画素回路とを有する、アクティブマトリクス駆動方式の画像表示装置の制御方法であって、
各画素回路は、容量と、前記容量に保持された電荷に基づくゲート電圧に応じて前記電気光学素子を駆動する駆動トランジスタと、前記容量を放電させることで前記電気光学素子の発光を停止する停止スイッチと、を有しており、
少なくとも第１の行の画素回路の停止スイッチと第２の行の画素回路の停止スイッチが、共通の停止制御線に接続されており、
前記制御方法は、
第１の行の画素回路の容量に画像信号の値に対応する電荷を充電することにより、第１の行の電気光学素子の発光を開始するステップと、
第２の行の画素回路の容量に画像信号の値に対応する電荷を充電することにより、第２の行の電気光学素子の発光を開始するステップと、
前記共通の停止制御線を介して停止制御信号を与えることにより、第１の行と第２の行の電気光学素子の発光を停止するステップと、
を含むことを特徴とする画像表示装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス駆動方式を用いた画像表示装置に関する。
【背景技術】
【０００２】
フラットパネルディスプレイ（ＦＰＤ）として、液晶表示装置（ＬＣＤ）、プラズマ表示装置（ＰＤＰ）、エレクトロルミネッセンス表示装置（ＥＬＤ）、フィールドエミッション表示装置（ＦＥＤ）などがある。中でも、ＥＬＤは自発光型で視野角依存性が小さく、高速応答性を有するため動画画質に優れている。さらに、アクティブマトリクス駆動方式のＥＬＤは、高精細化しやすく、また、表示素子に流れるピーク電流を小さく出来るため寿命が長い。
【０００３】
一方、アクティブマトリクス駆動方式を用いたホールド型の画像表示装置では、動画表示の際に映像がボケて見えるいわゆるホールドボケという現象が発生する。下記特許文献１には、発光期間（ホールド時間）を調整することにより、ホールドボケを抑制した画像表示装置が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−０６００７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１には、ホールド時間を調整するための構成として、次の３つの構成が開示されている。（１）画素回路に電源電位Ｖｄｄを供給する電源配線の電位を制御することにより発光を停止する構成、（２）画像信号を書き込んだ後に輝度ゼロ（黒）信号を書き込む構成、（３）発光を停止する停止制御線を行毎に設ける構成。しかしながら、これらの構成（１）〜（３）は以下のような問題がある。
【０００６】
（１）この構成の場合、電源配線は行毎に電気的に分離される。そのため、電源配線に接続された１行分の画素（フルＨＤの場合は１９２０×３＝５７６０画素）に対応する発光電流が１本の電源配線に集中し、配線抵抗に起因した電圧降下が発生する。この電源配線の電圧降下量が行毎に異なると、発光輝度が変動し、表示画像に輝度ムラ（いわゆるクロストーク）が発生する場合がある。この問題は、駆動トランジスタを飽和領域で定電流駆動のように動作させることによって、緩和できることが知られている。しかし、トランジスタの飽和領域特性を完全にフラットにすることは困難であり、この方法では上記問題を十分に解消することは難しい。また、配線幅や配線厚さを大きくする事によって配線抵抗を小さくすれば、クロストークの問題を抑制できるが、配線幅を大きくすると配線レイアウト上の問題で高精細化が困難になり、配線厚さを大きくするとコストアップになるという別の問題が発生する。
【０００７】
（２）輝度ゼロ信号を書き込むための期間を確保しなければならないため、画像信号の書き込み期間が約半分になる。これにより、書き込み不良が発生するなどの理由により高精細化が難しくなる。
【０００８】
（３）専用の停止制御線を設ける構成では、電源配線を行毎に分離する必要がないため前述のクロストークは問題にならないし、書き込みと発光停止制御を専用線を用いて独立に行えるため書き込み期間を小さくする必要がない。しかし、行方向の配線数が少なくと
も２倍になるため、配線レイアウトの問題から高精細化が難しくなる。
【０００９】
本発明は、このような実情に鑑みなされたもので、アクティブマトリクス駆動方式の画像表示装置において、書き込み期間不足や配線レイアウトの問題を回避しながら、良好な動画画質と高精細化を実現するための技術を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の第１態様は、マトリクス状に配置された複数の電気光学素子と、各々の電気光学素子を駆動するための複数の画素回路とを有する、アクティブマトリクス駆動方式の画像表示装置であって、各画素回路は、容量と、画像信号の値に対応する電荷を前記容量に充電するための書込スイッチと、前記容量に保持された電荷に基づくゲート電圧に応じて、前記電気光学素子を駆動する駆動トランジスタと、前記容量を放電させることで前記電気光学素子の発光を停止する停止スイッチと、を有しており、少なくとも２行分の画素回路の停止スイッチが、共通の停止制御線に接続されており、前記共通の停止制御線を介して与えられる停止制御信号に従って各々の電気光学素子の発光を停止する画像表示装置を提供する。
【００１１】
本発明の第２態様は、マトリクス状に配置された複数の電気光学素子と、各々の電気光学素子を駆動するための複数の画素回路とを有する、アクティブマトリクス駆動方式の画像表示装置の制御方法であって、各画素回路は、容量と、前記容量に保持された電荷に基づくゲート電圧に応じて前記電気光学素子を駆動する駆動トランジスタと、前記容量を放電させることで前記電気光学素子の発光を停止する停止スイッチと、を有しており、少なくとも第１の行の画素回路の停止スイッチと第２の行の画素回路の停止スイッチが、共通の停止制御線に接続されており、前記制御方法は、第１の行の画素回路の容量に画像信号の値に対応する電荷を充電することにより、第１の行の電気光学素子の発光を開始するステップと、第２の行の画素回路の容量に画像信号の値に対応する電荷を充電することにより、第２の行の電気光学素子の発光を開始するステップと、前記共通の停止制御線を介して停止制御信号を与えることにより、第１の行と第２の行の電気光学素子の発光を停止するステップと、を含む画像表示装置の制御方法を提供する。
【発明の効果】
【００１２】
本発明によれば、アクティブマトリクス駆動方式の画像表示装置において、書き込み期間不足や配線レイアウトの問題を回避しながら、良好な動画画質と高精細化を実現することができる。
【図面の簡単な説明】
【００１３】
【図１】第１実施形態に係る画像表示装置の全体構成を模式的に示す図。
【図２】第１実施形態に係る画素回路の等価回路図。
【図３】第１実施形態に係る画像表示装置の動作を示すタイミングチャート。
【図４】第３実施形態に係る画像表示装置の発光の様子を示す図。
【図５】第４実施形態に係る画素回路の等価回路図。
【図６】第４実施形態に係る画像表示装置の発光の様子を示す図。
【図７】第５実施形態に係る画像表示装置の全体構成を模式的に示す図。
【図８】第５実施形態に係る画素回路の等価回路図。
【図９】第５実施形態に係る画像表示装置の発光の様子を示す図。
【発明を実施するための形態】
【００１４】
本発明は、画像表示装置に関し、詳しくは、各画素の発光期間（ホールド時間）を制御するための構成に関するものである。本発明は、マトリクス状に配置された複数の電気光学素子（表示素子）と、各々の電気光学素子を駆動するための複数の画素回路とを有する
、アクティブマトリクス駆動方式の画像表示装置に好ましく適用できる。ここで電気光学素子とは、電気信号（電流信号または電圧信号）により発光強度（輝度）が制御される自発光型のデバイスをいい、例えば、有機発光ダイオード（ＯＬＥＤ）、電子放出素子（冷陰極素子）と電子線励起蛍光体からなる発光素子などがある。
以下、ＯＬＥＤを発光素子として用いるＥＬＤを例にして、本発明の実施の形態について説明する。
【００１５】
（第１実施形態）
図２は、上下の２画素に対応する画素回路ＰＸＬの等価回路図である。図中、Ｖｄｄは電源電圧、Ａはアノード、Ｋはカソード、Ｇはゲート、Ｄはドレイン、Ｓはソースを示す。
【００１６】
走査線Ｙは、画素回路ＰＸＬを１行ずつ順に選択するための選択信号を供給する配線である。データ線Ｘは、画素回路ＰＸＬの発光輝度を指示するためのデータ信号を供給する配線である。データ信号は、画像信号の値（階調情報）に対応する電圧信号として与えられる。走査線Ｙとデータ線Ｘの交差部に画素回路ＰＸＬが形成される。画素回路ＰＸＬは、発光素子ＯＬＥＤを駆動するための回路であり、書込スイッチＴＦＴ１と、駆動トランジスタＴＦＴ２と、保持容量Ｃｓと、停止スイッチＴＦＴ３とを含む。
【００１７】
発光素子ＯＬＥＤは供給される電流量によって輝度が変化する電気光学素子である。書込スイッチＴＦＴ１は、走査線Ｙを介して与えられる選択信号によって制御されるトランジスタであり、ＯＮのときに、データ線Ｘから供給されるデータ信号に対応する電荷を保持容量Ｃｓに充電する。これにより画素回路ＰＸＬに階調情報が書き込まれる。駆動トランジスタＴＦＴ２は、保持容量Ｃｓに保持された電荷に基づくゲート電圧に応じて、発光素子ＯＬＥＤに供給する電気信号（本例では電流量）を制御する。画素回路ＰＸＬに書き込まれた階調情報は、走査線Ｙが非選択となったあとも保持容量Ｃｓに保持されるため、発光素子ＯＬＥＤの発光状態が維持される。
【００１８】
停止スイッチＴＦＴ３は、発光素子ＯＬＥＤの駆動（発光）を停止するためのトランジスタである。停止スイッチＴＦＴ３は、停止制御線Ｚを介してゲートＧに与えられる停止制御信号により、ＯＮ／ＯＦＦが切り替えられる。停止スイッチＴＦＴ３がＯＮになると、保持容量Ｃｓが放電される。その結果、駆動トランジスタＴＦＴ２のゲート−ソース間電圧Ｖｇｓが０Ｖとなり、発光素子ＯＬＥＤに流れる駆動電流が遮断され、発光素子ＯＬＥＤが消灯する。本実施形態では、上下２行分の画素回路ＰＸＬの停止スイッチＴＦＴ３のゲートＧが共通の停止制御線Ｚに接続されており、２行単位で発光停止制御が行われる。
【００１９】
図１は、画像表示装置の全体構成を模式的に示している。前述した図２の回路図は、図１の破線部分に対応するものである。走査線Ｙ１，Ｙ２，…，ＹＮが行状に配列され、データ線Ｘが列状に配列されている。走査線Ｙとデータ線Ｘの交差部のそれぞれに画素回路ＰＸＬが形成されている。また、走査線Ｙ１，Ｙ２，…，ＹＮと平行に、停止制御線Ｚ１，Ｚ２，…，ＺＮ／２が形成されている。停止制御線Ｚは、奇数行（第１の行）と偶数行（第２の行）の２行の走査線Ｙごとに１本ずつ配置されている。
【００２０】
走査線Ｙは走査線駆動回路２１に接続されている。走査線駆動回路２１はシフトレジスタを含んでおり、垂直クロックＶＣＫに同期して垂直スタートパルスＶＳＰ１を順次転送することにより、走査線Ｙ１，Ｙ２，…，ＹＮを順次選択する。例えばフレーム周波数が６０Ｈｚの場合、１走査サイクルは１／６０秒であり、各走査線Ｙは１走査サイクルに１回選択状態となる。一方、停止制御線Ｚは発光停止制御回路２３に接続されている。この発光停止制御回路２３もシフトレジスタを含んでおり、垂直クロックＶＣＫに同期して垂
直スタートパルスＶＳＰ２を順次転送することにより、停止制御線Ｚ１，Ｚ２，…，ＺＮ／２に停止制御信号を順次出力する。尚、パルスＶＳＰ２は遅延回路２４により所定時間だけパルスＶＳＰ１から遅延している。
【００２１】
データ線Ｘはデータ線駆動回路２２に接続されている。データ線駆動回路２２は、走査線Ｙの線順次走査に同期して、各データ線Ｘにデータ信号を出力する。この場合、データ線駆動回路２２は、いわゆる線順次駆動を行い、選択された行の全ての画素に対して一斉にデータ信号を供給する。画像処理回路２０は、画像表示装置に入力された画像信号に対して必要な信号処理（例えば、ＩＰ変換、色変換、階調変換、フレーム周波数変換など）を行い、変換後の画像信号をデータ線駆動回路２２に出力する回路である。データ線駆動回路２２では、画像処理回路２０から与えられた画像信号に基づいて、画像信号の値に応じたデータ信号（電圧信号）が生成される。
【００２２】
図３は、画像表示装置の動作を示すタイミングチャートである。まず、垂直スタートパルスＶＳＰ１が走査線駆動回路２１及び遅延回路２４に入力される。走査線駆動回路２１はパルスＶＳＰ１の入力を受けたあと、垂直クロックＶＣＫに同期して走査線Ｙ１，Ｙ２，…，ＹＮを順次選択する。この走査に同期してデータ線駆動回路２２からデータ信号が供給されることで、走査線単位で階調情報が画素回路ＰＸＬに書き込まれていく。各画素回路ＰＸＬの発光素子ＯＬＥＤは書き込まれた階調情報に応じた強度で発光を開始する。
【００２３】
パルスＶＳＰ１は遅延回路２４で遅延され、パルスＶＳＰ２として発光停止制御回路２３に入力される。発光停止制御回路２３はパルスＶＳＰ２を受けたあと、垂直クロックＶＣＫに同期して停止制御線Ｚ１，Ｚ２，…，ＺＮ／２に停止制御信号を順次出力する。このとき、発光停止制御回路２３のシフトレジスタは、垂直クロックＶＣＫの２サイクル毎にパルスＶＳＰ２をシフトさせていく。その結果、走査線Ｙ１とＹ２，Ｙ３とＹ４，…，ＹＮ−１とＹＮのように、２行ずつ発光が停止していく。
【００２４】
この構成によれば、各画素の発光期間は、画素回路ＰＸＬに階調情報が書き込まれてから停止制御信号によって発光が停止するまでの期間である。この発光期間の長さは、遅延回路２４によって設定される遅延時間の長さに概ね等しい。遅延時間をｔとし、１走査サイクル（１フレーム期間）をＴとすると、画素が発光している時間的割合、すなわちデューティーは概ねｔ／Ｔとなる。なお厳密には、奇数行の画素と偶数行の画素とで発光期間が若干異なるが（図３のＡの部分）、本実施形態ではこの差Ａによる輝度の違いは許容するものとする。
【００２５】
以上述べた本実施形態の構成によれば、遅延回路２４の遅延時間ｔにより発光期間を適切に調整することにより、ホールドボケを抑制し、動画の画質を向上することができる。また、全部の行に停止制御線を配置する従来構成に比べて、停止制御線Ｚの数を半分にできるため、高精細化が容易となる。また、発光停止制御回路２３の出力段数も走査線数の半分でよいので、回路規模を小さくしてコストを抑えることもできる。さらに、停止制御線Ｚには、寄生容量を充放電する電流以外はほとんど電流が流れないため、クロストークに起因する画質劣化がほとんど発生しない。
【００２６】
（第２実施形態）
第１実施形態では、図３のＡで示すように、奇数行の画素のほうが偶数行の画素よりも発光期間が１行の選択期間分だけ長くなる。これは、発光開始タイミングが走査線毎に異なるのに対し、発光停止タイミングは、停止制御線Ｚを共有している２本の走査線で同じだからである。その結果、同じ階調情報を書き込んだ場合に、奇数行の画素のほうが偶数行の画素より若干明るくなる。
【００２７】
走査線の総数をＮ、奇数行の発光期間（遅延時間に相当）をｔ、１走査サイクル（１フレーム期間）をＴとすると、発光期間の長さの差はＴ／Ｎとなり、同じ階調情報を書き込んだ場合の奇数行と偶数行の輝度の変化率はＴ／（Ｎ×ｔ）であらわせる。画像の明るさにもよるが、一般的に、輝度差を検知できる限界は概ね１％といわれている。したがって、Ｔ／（Ｎ×ｔ）が約０．０１より大きくなると、すなわち、デューティー（ｔ／Ｔ）が約１００／Ｎより小さくなると、輝度ムラが視認される場合がある。
【００２８】
そこで、本実施形態の画像表示装置では、デューティーが以下の条件式を満足するように、発光停止タイミング、すなわち遅延回路２４の遅延時間を決める。
デューティー  ＞  １００／Ｎ
Ｎ：走査線の数
デューティーが大きくなりすぎると、ホールドボケが発生し、動画の画質が低下する可能性がある。それゆえ、デューティーの上限については以下の条件式のように定めるとよい。
デューティー  ＜  Ｄｍａｘ
ここで、Ｄｍａｘは、ホールドボケの許容限界となるデューティーの値である。Ｄｍａｘの具体的な数値は、被験者実験等で定めることができる。なお、Ｄｍａｘは、固定値でもよいし、フレーム周波数や画像の明るさや動き量などに応じて変更してもよい。
このような発光期間制御により、輝度ムラの抑制とホールドボケの抑制を両立でき、高品質な動画表示が可能となる。
【００２９】
上述した第２実施形態の方法は、１００／Ｎ≧Ｄｍａｘとなる場合は利用することができない。そこで、次に述べる第３実施形態及び第４実施形態では、共通の停止制御線に接続された複数の行同士の発光期間の長さの差に起因する輝度ムラを抑制する手段を別に設ける。
【００３０】
（第３実施形態）
第３実施形態では、画像信号（階調値）を補正することにより、発光期間の長さの差に起因する輝度ムラを抑制する。以下、第１実施形態と違う点について詳細に説明する。
【００３１】
図４は、奇数行と偶数行の発光の様子を示している。横軸は時間、縦軸は発光強度である。発光開始タイミング及び発光停止タイミングの制御は、第１実施形態（図３参照）と同じであり、Ａで示すように奇数行のほうが発光期間が長い。ヒトが感じる明るさは発光強度の時間積分、すなわち図４のグラフの面積に相当する。したがって、奇数行と偶数行の明るさの差をなくすには、図４のグラフの面積が同じになるよう発光強度を調整すればよい。
【００３２】
本実施形態では、図４のＡの部分とＢの部分の面積が同じになるように、奇数行の画像信号を小さく（発光強度を小さく）する。例えば、奇数行のほうが偶数行よりも発光期間が２％だけ長い場合は、奇数行の画像信号が２％小さくなるようなゲイン（例えば０．９８）を奇数行の画像信号に乗じればよい。なお、画像信号の値と発光強度が比例しない場合には、画像信号を発光強度に対してリニアな信号に変換した後にゲインを乗じるか、画像信号と発光強度の非リニア性を考慮したゲインの値を用いればよい。これらの処理は、図１の画像処理回路２０で行われる。
【００３３】
以上述べた構成により、発光期間の長さの差に起因する輝度ムラを抑制することができる。さらに、第２実施形態と違い、デューティーに下限（制約）がないため、必要に応じてデューティーを１／Ｎ以下の値に設定でき、ホールドボケの抑制を確実にできる。
【００３４】
本実施形態では、奇数行の画像信号を補正したが、偶数行の画像信号を補正し、あるい
は、奇数行と偶数行の両方の画像信号を補正することでも、同じ結果を得ることができる。ただし、本実施形態のように、発光期間が長いほうの画像信号を補正の対象とするのが好ましい。その理由は、発光期間が短いほうの画像信号を補正する場合は、画像信号の値を大きくする（例えば、１より大きいゲインを乗じる）ことになるため、補正後の値がオーバーフローしないようにする手段（例えば、リミッタ回路）の追加が必要となるためである。
【００３５】
（第４実施形態）
前述のように奇数行と偶数行で発光期間が異なると、動きの速い映像を追従視した場合などに、映像中の物体のエッジにギザギザ（ジャギー）が見える可能性がある。これは、残像により、発光期間が長いほうの行の絵が発光期間が短いほうの行の絵よりも幅広に見えるからである。そこで第４実施形態では、発光停止時の発光強度の減衰速度（例えば、時定数）に差を設けることにより、行毎の発光期間の差を緩和する。以下、第１実施形態と違う点について詳細に説明する。
【００３６】
図５は、第４実施形態の画素回路の等価回路図である。第１実施形態（図２参照）との違いは、偶数行の画素回路ＰＸＬにおける停止スイッチＴＦＴ３２のソース側に、抵抗Ｒを追加した点である。
【００３７】
図６は、奇数行と偶数行の発光の様子を示している。横軸は時間、縦軸は発光強度である。発光開始タイミング及び発光停止タイミングの制御は、第１実施形態（図３参照）と同じである。発光停止時は、共通の停止制御線Ｚにより奇数行の停止スイッチＴＦＴ３１と偶数行の停止スイッチＴＦＴ３２の両方のゲートＧに同時に発光停止信号が印加される。このとき、奇数行の画素回路ＰＸＬでは、保持容量Ｃｓ１の電荷が速やかに放電され、発光が直ちに停止する。一方、偶数行の画素回路ＰＸＬでは、抵抗Ｒの働きにより保持容量Ｃｓ２の放電が緩やかに進むため、駆動トランジスタＴＦＴ２２の駆動電流量（すなわちＯＬＥＤの発光強度）が所定の時定数をもって減衰する。その結果、奇数行と偶数行の発光期間の差が小さくなる。
【００３８】
上記の時定数は、保持容量Ｃｓ２、抵抗Ｒ、その他の放電経路まわりの寄生容量や寄生抵抗、停止スイッチＴＦＴ３２のゲート容量などによって決まる。よって、図６のＣの部分がＡの部分と同じ面積になるように、画素回路ＰＸＬの各要素の寸法・構造・特性などを設定すればよい。例えば、ゲート幅とゲート長を変えることによって停止スイッチＴＦＴ３２のＯＮ抵抗を調整出来るため、実質的に抵抗Ｒを調整出来る。なお、発光強度（駆動電流）の減衰速度が調整されれば、保持容量Ｃｓ２、抵抗Ｒ２、その他の放電経路まわりの寄生容量や寄生抵抗など、いずれの要素を変えてもよい。
【００３９】
以上述べた構成により、行毎の発光期間の差を小さくできるため、動きの速い映像を追従視した際のギザギザ（ジャギー）を抑制することができる。さらに、図６のようにＡの部分とＣの部分の面積を同じにしたことで、輝度ムラを抑制することもできる。しかも、第３実施形態と違い画像信号を補正するための特別な回路が必要なく、表示パネル基板作成用の露光マスクのパタン変更のみで実施できるため、生産コストの増大がほとんどないという利点もある。
【００４０】
（第５実施形態）
以下、第５実施形態の画像表示装置の構成について、第１実施形態と違う点について詳細に説明する。
【００４１】
図７は、第５実施形態の画像表示装置の全体構成を模式的に示す図である。図８は、４行分の画素回路の等価回路図であり、図７の破線部分に対応している。第１実施形態との
違いは、２本の停止制御線Ｚが発光停止制御回路２３の同じ出力段に接続され、４行分の画素回路が同じ停止制御信号により制御される点と、この４行分の画素回路において駆動電流の減衰速度を異ならせている点である。
【００４２】
具体的には、図７に示すように、２行の走査線Ｙごとに１本ずつ停止制御線Ｚが配置されており、２本の停止制御線Ｚがその取り出し部において束ねられて発光停止制御回路２３の１つの出力段に接続されている。これにより、発光停止制御回路２３の出力段の数は第１実施形態の半分になっている。
【００４３】
また、図８に示すように、４行の組のうち第２番目〜第４番目の画素回路ＰＸＬの停止スイッチＴＦＴ３２、ＴＦＴ３３、ＴＦＴ３４には、それぞれ抵抗Ｒ２、Ｒ３、Ｒ４が設けられている。これらの抵抗Ｒ２、Ｒ３、Ｒ４の値の比を概ね１：２：３に設定することで、第１番目から第４番目の順に発光停止時の駆動電流の減衰速度を遅くできる。なお、抵抗を形成する具体的な方法は第４実施形態で述べたとおりである。
【００４４】
図９は、第１番目から第４番目の画素回路それぞれの発光の様子を示している。横軸は時間、縦軸は発光強度である。発光開始タイミング及び発光停止タイミングの制御は、第１実施形態（図３参照）と同じである。上記抵抗Ｒ２〜Ｒ４の作用により、後の行ほど発光強度の低下が緩やかとなる。その結果、４つの行の発光期間の差が小さくなる。
【００４５】
以上述べた構成により、前述の実施形態と同じ効果に加え、発光停止制御回路２３の出力段の数のさらなる削減により、回路規模の縮小及びコスト低減を図ることができる。
【００４６】
本実施形態では、２本の停止制御線Ｚを同じ出力段に接続したが、さらに多くの停止制御線Ｚを同じ出力段に接続すれば、発光停止制御回路２３の出力段の数をより削減できる。また、本実施形態では抵抗Ｒ２〜Ｒ３により発光期間の差による輝度ムラを抑制したが、第４実施形態で述べたように保持容量やゲート容量などを調整したり、第３実施形態で述べたように画像信号を補正したりすることでも、同様の効果が得られる。また、第１、第２実施形態のように輝度ムラが問題とならない場合は、輝度ムラを抑制する構成は必要ない。
【００４７】
以上述べた各実施形態は本発明の一具体例にすぎず、本発明の範囲を限定するものではない。例えば、上記実施形態では２行分の画素回路を１本の停止制御線に接続したが、３行以上の画素回路を共通の停止制御線に接続する構成をとることもできる。また、本発明は、複数の電気光学素子と、各電気光学素子を駆動するための電気信号を出力する画素回路とを有する、アクティブマトリクス駆動方式の画像表示装置であれば、ＥＬＤ以外にも適用できる。例えば、電気光学素子として、電子放出素子と蛍光体からなる発光素子を用いるＦＥＤにも本発明を適用することができる。ＦＥＤの場合の画素回路では、ソースフォロア回路により電圧信号で電子放出素子をすることが好ましい。また、本発明は、別の画素回路（ＴＦＴの特性変動を補償するための様々な画素回路など）を有する画像表示装置にも適用することができる。また、上記各実施形態においては、各スイッチ及び駆動トランジスタを、電界効果トランジスタ、好ましくは薄膜トランジスタで構成するとよい。
【符号の説明】
【００４８】
ＯＬＥＤ：発光素子（電気光学素子）
ＰＸＬ：画素回路
Ｃｓ，Ｃｓ１，Ｃｓ２：保持容量
ＴＦＴ１，ＴＦＴ１１，ＴＦＴ１２：書込スイッチ
ＴＦＴ２，ＴＦＴ２１，ＴＦＴ２２：駆動トランジスタ
ＴＦＴ３，ＴＦＴ３１，ＴＦＴ３２，ＴＦＴ３３，ＴＦＴ３４：停止スイッチ
Ｚ：停止制御線
【図１】
2012220565.tif 000003
【図２】
2012220565.tif 000004
【図３】
2012220565.tif 000005
【図４】
2012220565.tif 000006
【図５】
2012220565.tif 000007
【図６】
2012220565.tif 000008
【図７】
2012220565.tif 000009
【図８】
2012220565.tif 000010
【図９】
2012220565.tif 000011