【事件の表示】
　平成　８年特許願第２１１２３９号「ＭＰＥＧシステム用位相同期回路」拒絶査定に対する審判事件〔平成　９年　６月２０日出願公開、特開平　９−１６３３６３、請求項の数（３）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　【手続きの経緯、本願発明】
　本願は、平成８年８月９日（パリ条約による優先権主張１９９５年８月９日、韓国）の出願であって、その請求項１ないし３に係る発明は、平成１１年１０月２０日付け及び平成１５年３月２８日付けの手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし３に記載された次の事項により特定されるとおりのものである。
「【請求項１】　デコーディングクロックをエンコーディングクロックに位相同期させる電圧制御発振器（11）と、
　所定ビットずつ入力される多重化用基準プログラムクロック信号（ＰＣＲ）を基準プログラムクロック信号（ＰＣＲn ）と１つ前の基準プログラムクロック信号（ＰＣＲn-1 ）として貯蔵し出力するための２つのレジスタ部（12，12′）と、
　前記レジスタ部（12）から出力された基準プログラムクロック信号（ＰＣＲn ）により初期化され、基準ローカルプログラムクロック信号（ＬＰＣＲ）を発生するカウンタ（13）と、
　前記カウンタ（13）より基準ローカルプログラムクロック信号（ＬＰＣＲ）を受けて貯蔵するレジスタ（18）と、
　前記レジスタ部（12,12 ′）に接続された引算器（14）と前記レジスタ（18）に接続された引算器（14′）とを具備し、
　前記レジスタ部（12）に貯蔵された基準プログラムクロック信号（ＰＣＲn ）と、基準ローカルプログラムクロック信号（ＬＰＣＲ）とを引算演算して電圧制御発振器調節用位相エラー信号を発生するための信号（ＬＰＣＲ−ＰＣＲn ）を発生する引算器（14′）より成る位相エラー制御部と、
　前記引算器（14, 14′）の出力信号（ＰＣＲn −ＰＣＲn-1 ），（ＬＰＣＲ−ＰＣＲn ）に基づき位相エラー信号を出力するためのプログラマブルＲＯＭ（15）と、
　前記プログラマブルＲＯＭ（15）に接続され、前記プログラマブルＲＯＭ（15）の位相エラー信号を補正可能な周波数範囲に固定するための低域濾過フィルタ（16）とを備え、
　前記電圧制御発振器調節用位相エラー信号ＥはＥ＝（ＬＰＣＲ−ＰＣＲn ）×１０６／（ＰＣＲn −ＰＣＲn-1 ）により得られる（ただし、Ｅ：位相エラー、ＬＰＣＲ：基準ローカルプログラムクロック信号、ＰＣＲn ：基準プログラムクロック信号及びＰＣＲn-1 ：１つ前の基準プログラムクロック信号）ことを特徴とするＭＰＥＧシステム用位相同期回路。
  【請求項２】　前記カウンタ（13）は各クロックごとに一つずつ増加し前記基準プログラムクロック信号ＰＣＲn の最上位ビットが入力する瞬間に、活性化クロックエッジを有する開始信号を“０”にリセットさせ、開始信号を検出して基準ローカルプログラムクロック信号（ＬＰＣＲ）を前記活性化クロックエッジとカウンティング値とに同期させて伝送し、前記位相エラー制御部の引算器（14′）を動作させるよう構成したことを特徴とする請求項１記載のＭＰＥＧシステム用位相同期回路。
【請求項３】　前記引算器（14，14′）により42ビットと成った二つの数ＡとＢに対する引算Ａ（41：０）−Ｂ（41：０）の結果は、Ａ（41：９）≧Ｂ（41：９）及びＡ（８：０）≧Ｂ（８：０）の場合にはＡ−Ｂであり、Ａ（41：９）≧Ｂ（41：９）及びＡ（８：０）＜Ｂ（８：０）の場合にはＡ−Ｂ−212 であり、Ａ（41：９）＜Ｂ（41：９）及びＡ（８：０）≧Ｂ（８：０）の場合にはＡ−Ｂ＋212であり、Ａ（41：９）＜Ｂ（41：９）及びＡ（８：０）＜Ｂ（８：０）の場合にはＡ−Ｂであり、前記Ａ（41：９）及びＢ（41：９）は42ビットのうち、33ビットのベース部であり、Ａ（８：０）及びＢ（８：０）は９ビットの拡大部であることを特徴とする請求項１記載のＭＰＥＧシステム用位相同期回路。」
　　　　　　　　　
第２　【原査定の拒絶理由及び当審の拒絶理由の概要】
　１　これに対して、原査定の拒絶理由の概要は、前置報告書をも参照すると、この出願は、特許請求の範囲の記載が下記の点で不備であるから、特許法第３６条第６項第１号及び第２号に規定する要件を満たしていないというものである。
　（１）請求項１に「電圧制御発振器調節用信号を発生するための位相エラー制御部」とあるが、当該記載では位相エラー制御部が電圧制御発振器調節用信号を発生するのか、電圧制御発振器調節用信号を発生するために用いる信号を発生するのかが明確でない。
　（２）請求項１に「前記位相エラー信号を貯蔵する」とあるが、当該「前記」に対応する記載はない。
　（３）請求項１に「前記位相エラー制御部よりの位相エラー信号」とあるが、当該位相エラー信号と上述した電圧制御発振器調節用信号との関係が不明である
　（４）位相エラー制御部より位相エラー信号が出力されるとすると、当該位相エラー信号が入力されるプログラマブルＲＯＭについての「位相エラー信号を貯蔵するための」という記載は意味不明である（ＲＯＭは書き込みできないから、入力された位相エラー信号を貯蔵することはできない）。
　（５）「前記位相エラー制御部よりの位相エラー信号は（ＬＰＣＲ−ＰＣＲn）×１０６／（ＰＣＲn−ＰＣＲn-1）により得られる」とあるが、そのとおりだとすると、当該位相エラー信号が入力されるプログラマブルＲＯＭでいかなる処理をするのか全く不明である。また、位相エラー制御部は引算器を具備するだけであるから、そのような値を持つ信号を出力することはできないし、発明の詳細な説明にもそのような事項は記載されていない。
　（６）請求項１に記載の「引算器」と請求項２に記載の「引算器」との関係も不明である。
　２　平成１５年３月１９日付けの当審の拒絶理由は、特許請求の範囲が下記の点で不備であるから、特許法第３６条第６項に規定する要件を満たしていないというものである。
　（１）請求項１に記載の「Ｅ＝（ＬＰＣＲ−ＰＣＲn ）×１０６／（ＰＣＲn −ＰＣＲn-1 ）」の技術的意味が不明確である。
　（２）請求項２の「活性化クロックエッジを有する開始信号」の動作が不明確である。
　（３）請求項３に記載の計算の根拠が不明確である。
　　　　　　　　　　　　　　　　
第３　【当審の判断】
　１　原査定で指摘された特許請求の範囲の上記記載不備の点について、平成１５年３月１９日付けの当審の拒絶理由に応答して提出された平成１５年３月２８日付けの手続補正により補正された事項に基づいて以下に検討する。
　（１）上記手続補正書により、請求項１における位相エラー制御部は、「前記レジスタ部（12）に貯蔵された基準プログラムクロック信号（ＰＣＲn ）と、基準ローカルプログラムクロック信号（ＬＰＣＲ）とを引算演算して電圧制御発振器調節用位相エラー信号を発生するための信号（ＬＰＣＲ−ＰＣＲn ）を発生する引算器（14′）より成る位相エラー制御部」と補正されており、この補正により、請求項１において、位相エラー制御部が、電圧制御発振器調節用信号を発生するものではなく、電圧制御発振器調節用位相エラー信号を発生するための信号（ＬＰＣＲ−ＰＣＲn ）を発生することが明確になった。
　（２）上記手続補正書により、請求項１におけるプログラマブルＲＯＭは、「前記引算器（14, 14′）の出力信号（ＰＣＲn −ＰＣＲn-1 ），（ＬＰＣＲ−ＰＣＲn ）に基づき位相エラー信号を出力するためのプログラマブルＲＯＭ（15）」と補正されており、この補正により、請求項１において、プログラマブルＲＯＭが、「前記位相エラー信号を貯蔵する」点の記載がなくなり、明確になった。
　（３）請求項１において、上記「前記位相エラー制御部よりの位相エラー信号」は、「前記電圧制御発振器調節用位相エラー信号」と補正され明確になった。
　（４）上記２でも検討したように上記手続補正書により、請求項１において、プログラマブルＲＯＭが、「前記位相エラー信号を貯蔵する」点の記載が削除されており、意味が明確になった。
　（５）上記２でも検討したように上記手続補正により、プログラマブルＲＯＭ（15）は、「前記引算器（14, 14′）の出力信号（ＰＣＲn −ＰＣＲn-1 ），（ＬＰＣＲ−ＰＣＲn ）に基づき位相エラー信号を出力するためのプログラマブルＲＯＭ（15）」と補正され、プログラマブルＲＯＭの処理は明確になった。また、その点が発明の詳細な説明に記載されていることも明らかである。
　（６）請求項２は削除されており、請求項１に記載の「引算器」との関係が不明という根拠がなくなった。
　２　審判請求人は、平成１５年３月１９日付けの当審の拒絶理由に応答して、平成１５年３月２８日付けで手続補正書を提出し、特許請求の範囲の記載を明確化するとともに意見書において、上記記載不備の点について釈明した。　　　　　　　　　　　　　　　　　　
　　　　　　　　　　　　　　　　
第４　【むすび】
　以上のとおりであるから、本願明細書の特許請求の範囲の記載が不備であるという原査定の拒絶理由及び当審の拒絶理由によっては本願を拒絶することはできない。
　また、他に本願を拒絶すべき理由を発見しない。
　よって、結論のとおり審決する。