(57)【要約】【課題】  ボルテージレギュレータの出力電流より大きな消費電流を必要とする負荷を、ボルテージレギュレータの出力トランジスタを設計変更することなく、駆動することが可能な半導体装置の提供。【解決手段】  負荷回路に、負荷回路が消費する電流の１／ｎの電流を流す定電流源を設けて、その定電流源の電流を受けてｎ倍の電流に増幅するカレントミラー回路が負荷に電流を供給するような構成とした半導体装置。【選択図】  図１
2007226627.tif 000002
【特許請求の範囲】
【請求項１】
ボルテージレギュレータと、負荷回路と、前記負荷回路に流れる電流の１／ｎ（ｎは２以上の整数）の電流を流す定電流源と、前記定電流源が流す電流をｎ倍に増幅するカレントミラー回路とからなる半導体装置であって、
前記カレントミラー回路の電流で前記負荷回路を駆動する半導体装置。
【請求項２】
前記カレントミラー回路は、前記定電流源が流す電流をｎ倍に増幅する第１のカレントミラー回路と、前記第１のカレントミラー回路に前記定電流源の電流を流す第２のカレントミラー回路とからなる請求項１記載の半導体装置。
【請求項３】
前記カレントミラー回路に、前記カレントミラー回路を構成するＭＯＳトランジスタと同じチャネル型で飽和動作するように制御したＭＯＳトランジスタをカスコード接続した請求項１記載の半導体装置。
【請求項４】
ボルテージレギュレータと、負荷回路と、前記負荷回路に流れる電流の１／ｎ（ｎは２以上の整数）の電流を流す定電流源と、前記定電流源が流す電流を（ｎ＋１）倍に増幅するカレントミラー回路とからなる半導体装置であって、
前記カレントミラー回路の電流で前記負荷回路を駆動する半導体装置。
【請求項５】
前記カレントミラー回路は、前記定電流源が流す電流を（ｎ＋１）倍に増幅する第１のカレントミラー回路と、前記第１のカレントミラー回路に前記定電流源の電流を流す第２のカレントミラー回路とからなる請求項４記載の半導体装置。
【請求項６】
前記カレントミラー回路に、前記カレントミラー回路を構成するＭＯＳトランジスタと同じチャネル型で飽和動作するように制御したＭＯＳトランジスタをカスコード接続した請求項４記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ボルテージレギュレータの補償回路に関する。
【背景技術】
【０００２】
図１５は、従来のボルテージレギュレータの使用例である。ボルテージレギュレータ１の出力端子からは一定の出力電圧が出力される。その出力端子に負荷回路２の入力電源端子を接続し、負荷回路２を動作させるという構成である。
【０００３】
図１６は、ボルテージレギュレータの代表的な回路図である（例えば、特許文献１参照）。ボルテージレギュレータは、バイアス回路１０が出力する定電圧によって差動増幅器９の動作電流を決定し、差動増幅器９が基準電圧と出力電圧を比較して、差動増幅器９が出力トランジスタ８を駆動して、出力端子ＶＯＵＴから一定の出力電圧を出力する。
【０００４】
ここで、出力端子ＶＯＵＴに接続される負荷回路２を動作させるために必要な電流は、出力トランジスタ８から供給される。従って、出力トランジスタ８の駆動能力が小さい場合、接続できる負荷が制限される。また、負荷（出力電流）が大きくなると、オフセットが増大し、出力電圧精度が低下するという懸念がある。
【特許文献１】特開２００１−２２４５５
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記に述べたように、ボルテージレギュレータ回路は、出力電流が大きくなると、ボンディングワイヤなどの寄生抵抗ｒにより、出力電圧の低下Ｖｄｒｏｐが生じてしまう。例えば、寄生抵抗ｒが５０ｍΩで、出力電流を１Ａとした場合、
Ｖｄｒｏｐ＝５０ｍΩ×１Ａ＝５０ｍＶ    ・・・（１）
よって、Ｖｄｒｏｐは５０ｍＶにもなり、無視できない。
【０００６】
そこで、出力電圧の低下Ｖｄｒｏｐを小さくするには、寄生抵抗ｒを小さくすればよく、また、出力トランジスタ８のＷ長を大きくすればよい。しかし、このＷ長に比例してICのチップサイズが大きくなってしまう。言い換えるなら、出力電圧の低下Ｖｄｒｏｐが仕様上定められた許容範囲内であることを満たしながら負荷回路２に流すことができる電流は、ボルテージレギュレータ内部に設けられた出力トランジスタ８のサイズによって制限されてしまうと言える。すなわち、出力トランジスタ８のサイズの小さな、駆動能力の小さいボルテージレギュレータでは、大電流を必要とする負荷回路を駆動することはできない。それにもかかわらず、許容電流を超える大きな負荷を接続したならば、レギュレ−タ動作上の制御ができなくなり、出力が不安定になってしまう。
【０００７】
さらに、大きな負荷に追従して、出力が安定するようにレギュレ−タ制御させるためには、差動増幅器９の出力電圧を大きく下げ、出力トランジスタ８のゲート−ソース間電圧Ｖｇｓを大きくしなければならない。すると、Ｖｇｓの変動量が大きいため、オフセットが発生する。そして、オフセット電圧Ｖｏｆｆｓｅｔは次式で表される。
【０００８】
Ｖｏｆｆｓｅｔ∝１／ゲイン    ・・・（２）
ここで、ゲインは差動増幅器９の電圧増幅率である。例えば、出力電流が増大したために、オフセット０の時に対して３Ｖずれた差動増幅器９の出力Ｖｇｓが必要となった場合では、差動増幅器９のゲインＧが４０ｄＢであるとすると、ボルテージレギュレータの出力電圧に式（３）に示すように３０ｍＶものオフセットが生じてしまう。
【０００９】
Ｖｏｆｆｓｅｔ＝３Ｖ／１００＝３０ｍＶ    ・・・（３）
先に述べたＶｄｒｏｐ＝５０ｍＶとオフセット＝３０ｍＶを併せると、出力電圧の誤差は８０ｍＶとなる。
【００１０】
近年のＬＳＩは低電圧化が進み、ボルテージレギュレータの出力で駆動するＬＳＩの電源電圧は１Ｖ位である。それに対し、誤差８０ｍＶは８％に達する。ＬＳＩの電源の許容誤差範囲は、通常±５％なので、この誤差は許容できない。
【００１１】
本発明は、上述した課題を解決しようとするものであり、ボルテージレギュレータ回路のドライバサイズが小さく駆動能力が低くても、大きな負荷に対して、出力電圧の低下を防止し、大きな出力電流が流せるようにすることである。
【課題を解決するための手段】
【００１２】
上記課題を解決するために発明の半導体装置は、負荷回路に負荷回路が消費する電流の１／ｎの電流を流す定電流源を設けて、その定電流源の電流を受けてｎ倍の電流に増幅するカレントミラー回路が負荷に電流を供給するような構成とすることで、１／ｎの電流を流す定電流源を駆動することが出来るボルテージレギュレータで、大きな電流を必要とする負荷回路を駆動することが出来る半導体装置とした。
【発明の効果】
【００１３】
本発明の半導体装置は上述したような回路構成とすることで、駆動能力の小さなボルテージレギュレータを用いて、大電流を必要とする負荷回路駆動することができる。ボルテージレギュレータは、カレントミラー回路に供給するモニタ電流である小電流（以後、コントロ−ル電流と称す）が流せる駆動能力を持つものでよく、カレントミラー回路の出力トランジスタのサイズを変更することで負荷回路に対応することが出来る。
【発明を実施するための最良の形態】
【００１４】
【実施例１】
【００１５】
図１に、本発明の半導体装置の第１の実施例を示す。ボルテージレギュレータ１の出力端子に負荷回路２、及び定電流源３を接続する。ボルテージレギュレータ１は、図１６に示す一般的なボルテージレギュレータである。この定電流源３は負荷回路２によって制御され、定電流源３に流れる電流は負荷回路２に流れる電流の１／ｎである。
【００１６】
定電流源３が流す電流を、第１のＮチャネル型ＭＯＳトランジスタ４と第２のＮチャネル型ＭＯＳトランジスタ５で構成する第１のカレントミラー回路でミラーする。次に、第１のＰチャネル型ＭＯＳトランジスタ６と第２のＰチャネル型ＭＯＳトランジスタ７で構成する第２のカレントミラー回路でミラーする。このとき、第２のカレントミラー回路の出力トランジスタである第２のＰチャネル型ＭＯＳトランジスタ７は、ｎ倍の電流をミラーするように設計する。
【００１７】
以上のような構成とすることで、本発明の半導体装置は、ボルテージレギュレータ１は負荷回路２に流れる電流の１／ｎの電流を定電流源３に流す能力があればよく、負荷回路２の必要な電流によって、ボルテージレギュレータ１を再設計する必要がなくなる。
【００１８】
図２に、本発明の半導体装置の第１の実施例のより詳細な回路図を示す。負荷回路２において、ＭＯＳトランジスタ２２及び２３・・・は、純粋な負荷回路２０へ電流を供給するＭＯＳトランジスタである。
【００１９】
ここで、負荷回路２０の各電流経路に流れる電流の合計と、ＭＯＳトランジスタ２１及び定電流源２４に流れる電流の合計が電流ｉとなり、かつＭＯＳトランジスタ２１及び定電流源２４に流れる電流がｉ／ｎとなるように、定電流源２４を設計する。この定電流源２４としては、例えば、ゲート及びソースを接続したデプレッション型Ｎチャネル型ＭＯＳトランジスタや、ベース及びエミッタを接続したｐｎｐ型バイポーラトランジスタや、バンドギャップリファレンス回路等を用いてもよい。
【００２０】
次に、ＭＯＳトランジスタ２２及び２３・・・は、ＭＯＳトランジスタ２１と同じ種類のＭＯＳトランジスタとする。ＭＯＳトランジスタ２１、２２、２３・・・のソ−スは、ボルテージレギュレータ１の出力端子及び第２のカレントミラー回路の出力トランジスタ７に接続し、互いのゲ−トはＭＯＳトランジスタ２１のゲ−ト及びドレインに接続する。また、第１のカレントミラー回路に接続した定電流源３は、ＭＯＳトランジスタ２１とカレントミラー回路を構成するＭＯＳトランジスタ３１とし、定電流源２４の定電流を供給する。
【００２１】
ＭＯＳトランジスタ２１、２２、２３・・・とＭＯＳトランジスタ３１を、種類も同じでＷ／Ｌ比も同じ１とすると、ＭＯＳトランジスタ２１、２２、２３・・・のＷ／Ｌ比の総和がｎであったとすると、定電流源３がＭＯＳトランジスタ２１に流す電流は、負荷回路２に流れる電流ｉの１／ｎとなり、ＭＯＳトランジスタ３１に流れる電流も負荷回路２に流れる電流ｉの１／ｎとなる。
【００２２】
次に、第１のＮチャネル型ＭＯＳトランジスタ４と第２のＮチャネル型ＭＯＳトランジスタ５で構成した第１のカレントミラー回路により、第１のＰチャネル型ＭＯＳトランジスタ６にもｉ／ｎの電流が流れる。さらに、第１のＰチャネル型ＭＯＳトランジスタ６と第２のＰチャネル型ＭＯＳトランジスタ７で構成した第２のカレントミラー回路において、第１のＰチャネル型ＭＯＳトランジスタ６と第２のＰチャネル型ＭＯＳトランジスタ７のＷ／Ｌ比を１：ｎとすることにより、第２のＰチャネル型ＭＯＳトランジスタ７に流れる電流はｉとなる。
【００２３】
従って、この電流ｉを負荷回路２に供給することにより、ボルテージレギュレータ１の出力トランジスタ８の駆動能力が小さくても、負荷回路２に必要な電流を供給することができる。すなわち、第２のＰチャネル型ＭＯＳトランジスタ７のＷ／Ｌ比を適当に設計することにより、ボルテージレギュレータ１を設計変更することなく、大きな駆動電流が必要な負荷回路２に対応することができる。
【００２４】
また、ボルテージレギュレータ１の出力端子の電圧は、ボルテージレギュレータによるフィ−ドバック制御により決定されることから、大きな出力電流を供給する第２のＰチャネル型ＭＯＳトランジスタ７の動作点ではなく、ボルテージレギュレータ１の出力トランジスタ８の動作点が支配的に影響して、ボルテージレギュレータ１の出力端子電圧を決定するので、出力電圧の低下が小さく、出力電圧精度が向上する。そして、出力トランジスタ８のドレインから、負荷回路２の入力電源端子までの寄生抵抗による電圧の低下も小さくなる。例えば、寄生抵抗ｒが５０ｍΩで、流れる電流を１ｍＡとすると、
Ｖｄｒｏｐ＝５０ｍΩ×１ｍＡ＝０．０５ｍＶ    ・・・（４）
となり、実用的に十分な精度となる。
【００２５】
さらに、出力トランジスタ８に流れる電流が小さいので、そのドレイン−ソース間電圧Ｖｄｓを変化させるために必要なゲート−ソース間電圧Ｖｇｓは、大電流が流れている場合に比べて小さくて済む。したがって、差動増幅器９の出力を大きく変化させる必要がないので、ボルテージレギュレータ出力のオフセットも小さくできる。
【００２６】
さらに、チャネル長変調による電流のずれにより、カレントミラー回路のミラー比が悪化する場合は、飽和動作をするトランジスタをカスコードに挿入するなどの対策をとってもよい。図２の第１の実施例に飽和動作をするトランジスタをカスコードに挿入する対策をとった例を図７から図１０に示す。挿入する各トランジスタは飽和動作をするように、Ｖｃａｓｐ及びＶｃａｓｎに、式（５）を満たすような一定電圧を入力する。
【００２７】
Ｖｄｓ−Ｖｇｓ＞Ｖｔｈ・・・（５）
ここで、ＶｇｓはＭＯＳトランジスタのゲート−ソース間電圧、ＶｄｓはＭＯＳトランジスタのドレイン−ソース間電圧、ＶｔｈはＭＯＳトランジスタのしきい値電圧である。
【００２８】
トランジスタは、式（５）を満たすように飽和状態で動作するようにすれば、ＭＯＳトランジスタのチャネルの種類や、ゲートのノードや経路上での元々のカレントミラー回路素子との位置関係の入れ違いなど結線方法が多少異なっていても、同様の効果が得られる。
【実施例２】
【００２９】
図３に、本発明の半導体装置の第２の実施例を示す。第２の実施例は、ボルテージレギュレータ１が図１７に示した回路の場合に、負荷回路２に流れた電流をグランドレベルに排出する回路構成としたものである。
【００３０】
図３において、ボルテージレギュレータ１の出力端子に負荷回路２、及び定電流源１１を接続する。この定電流源１１は、負荷回路２によって制御され、定電流源１１に流れる電流は負荷回路２に流れる電流の１／ｎである。
【００３１】
定電流源３が流す電流を、第１のＰチャネル型ＭＯＳトランジスタ１２と第２のＰチャネル型ＭＯＳトランジスタ１３で構成する第１のカレントミラー回路でミラーする。次に、第１のＮチャネル型ＭＯＳトランジスタ１４と第２のＮチャネル型ＭＯＳトランジスタ１５で構成する第２のカレントミラー回路でミラーする。このとき、第２のカレントミラー回路の出力トランジスタである第２のNチャネル型ＭＯＳトランジスタ１５は、ｎ倍の電流をミラーするように設計する。
【００３２】
以上のような構成とすることで、本発明の半導体装置は、ボルテージレギュレータ１は負荷回路２に流れる電流の１／ｎの電流を定電流源１１に流す能力があればよく、負荷回路２の必要な電流によって、ボルテージレギュレータ１を再設計する必要がなくなる。
【００３３】
図４に、本発明の半導体装置の第２の実施例のより詳細な回路図を示す。負荷回路２において、ＭＯＳトランジスタ１１２及び１１３・・・は、純粋な負荷回路２０へ電流を供給するＭＯＳトランジスタである。
【００３４】
ここで、負荷回路２０の各電流経路に流れる電流の合計と、ＭＯＳトランジスタ１１１及び定電流源２４に流れる電流の合計が電流ｉとなり、かつＭＯＳトランジスタ１１１及び定電流源２４に流れる電流がｉ／ｎとなるように、定電流源２４を設計する。
【００３５】
次に、ＭＯＳトランジスタ１１２及び１１３・・・は、ＭＯＳトランジスタ１１１と同じ種類のＭＯＳトランジスタとする。ＭＯＳトランジスタ１１１、１１２、１１３・・・のソ−スは、ボルテージレギュレータ１の出力端子及び第２のカレントミラー回路の出力トランジスタ１５に接続し、互いのゲ−トはＭＯＳトランジスタ１１１のゲ−ト及びドレインに接続する。また、第１のカレントミラー回路に接続した定電流源３は、ＭＯＳトランジスタ１１１とカレントミラー回路を構成するＭＯＳトランジスタ１１０とし、定電流源２４の定電流を供給する。
【００３６】
ＭＯＳトランジスタ１１１、１１２、１１３・・・とＭＯＳトランジスタ１１０を、種類も同じでＷ／Ｌ比も同じ１とすると、ＭＯＳトランジスタ１１１、１１２、１１３・・・のＷ／Ｌ比の総和がｎであったとすると、定電流源３がＭＯＳトランジスタ１１１に流す電流は、負荷回路２に流れる電流ｉの１／ｎとなり、ＭＯＳトランジスタ１１０に流れる電流も負荷回路２に流れる電流ｉの１／ｎとなる。
【００３７】
次に、第１のＰチャネル型ＭＯＳトランジスタ１２と第２のＰチャネル型ＭＯＳトランジスタ１３で構成した第１のカレントミラー回路により、第１のNチャネル型ＭＯＳトランジスタ１４にもｉ／ｎの電流が流れる。さらに、第１のＮチャネル型ＭＯＳトランジスタ１４と第２のＮチャネル型ＭＯＳトランジスタ１５で構成した第２のカレントミラー回路において、第１のＮチャネル型ＭＯＳトランジスタ１４と第２のＮチャネル型ＭＯＳトランジスタ１５のＷ／Ｌ比を１：ｎとすることにより、第２のNチャネル型ＭＯＳトランジスタ１５に流れる電流はｉとなる。
【００３８】
従って、実施例１と同様の効果が得られる。また、チャネル長変調による電流のずれにより、カレントミラー回路のミラー比が悪化する場合は、実施例１と同様の対策をとってもよい。図４の第２の実施例に飽和動作をするトランジスタをカスコードに挿入する対策をとった例を図１１から図１４に示す。
【実施例３】
【００３９】
図５に、本発明の第３の実施例の半導体装置のブロック図を示す。第３の実施例の半導体装置は、第２の実施例の回路において、ボルテージレギュレータ１に図１６に示したボルテージレギュレータを用いた回路構成とした。
【００４０】
回路の動作は、第２の実施例とほとんど同じであるが、第１のＮチャネル型ＭＯＳトランジスタ１４と第２のカレントミラー回路を構成する第２のＮチャネル型ＭＯＳトランジスタを、流れる電流をｉ＋ｉ／ｎと設計したＮチャネル型ＭＯＳトランジスタ１７に変更したことである。
【００４１】
さて、実施例３の動作原理については、実施例２に述べたとおりである。但し、Ｎチャネル型ＭＯＳトランジスタ１７が負荷回路２の出力電流およびコントロ−ル電流を流す経路となっている。つまり、ボルテージレギュレータ１の出力トランジスタ８には、出力電圧を一定に保つための電流しか流れないため、レギュレ−タ動作が可能となる。
【００４２】
従って、寄生抵抗による出力電位の上昇やオフセットは小さくなり、出力電圧精度が向上する。また、ボルテージレギュレータ１の出力トランジスタ８の駆動能力は小さくてよい。
【００４３】
また、出力トランジスタ８のリーク電流が大きい場合には、ボルテージレギュレータ１の出力電圧が上昇してしまうので、第２のＮチャネル型ＭＯＳトランジスタ１７に設計する際に、流れる電流をｉ＋２ｉ／ｎとし、リーク電流を含めた電流ｉ／ｎがボルテージレギュレータから出力され、Ｎチャネル型ＭＯＳトランジスタ１７を経由してＶＳＳへと流出するように回路設計してもよい。
【００４４】
一般的に、ボルテージレギュレータの出力トランジスタは、Ｐチャネル型ＭＯＳトランジスタで構成されるものが多く、差動増幅器の構成の変更が余儀なくされるＮチャネル型ＭＯＳトランジスタドライバのボルテージレギュレータに比べれば、Ｐチャネル型ＭＯＳトランジスタドライバのＶＳＳ基準のボルテージレギュレータを用いる方が、基準電圧の取り方を変更すればよいので、比較的実現しやすい。そのため上記のような用途の場合にも、本発明の第３の実施例の回路は有効である。
【実施例４】
【００４５】
図６に、本発明の第４の実施例の半導体装置のブロック図を示す。第４の実施例の半導体装置は、第１の実施例の回路において、ボルテージレギュレータ１に図１７に示したボルテージレギュレータを用いた回路構成とした。そして、第３の実施例と同様に、第２のＰチャネル型ＭＯＳトランジスタ７に流れる電流をｉ＋ｉ／ｎと設計したＰチャネル型ＭＯＳトランジスタ１８に変更した。
【００４６】
動作原理は、実施例３と同様に、Ｐチャネル型ＭＯＳトランジスタ１８が出力電流、コントロ−ル電流を流し、Ｎチャネル型ＭＯＳトランジスタドライバ１６は、レギュレ−ト動作の為にだけ電流を流せばよい。従って、上述の実施例と同様の効果を得ることが出来る。
【００４７】
また、出力トランジスタ８のリーク電流が大きい場合には、ボルテージレギュレータ１の出力電圧が上昇してしまうので、第２のＰチャネル型ＭＯＳトランジスタ１８を設計する際に、ｉ＋２ｉ／ｎとし、リーク電流を含めた電流ｉ／ｎがＰチャネル型ＭＯＳトランジスタ１８を経由してボルテージレギュレータに入力し、ＶＳＳへと流入させるように回路設計してもよい。
【図面の簡単な説明】
【００４８】
【図１】本発明の半導体装置の第１の実施例を示すブロック図である。
【図２】本発明の半導体装置の第１の実施例を示すより詳細なブロック図である。
【図３】本発明の半導体装置の第２の実施例を示すブロック図である。
【図４】本発明の半導体装置の第２の実施例を示すより詳細なブロック図である。
【図５】本発明の半導体装置の第３の実施例を示すブロック図である。
【図６】本発明の半導体装置の第４の実施例を示すブロック図である。
【図７】本発明の第１の実施例にカスコードを追加した例を示す回路図である。
【図８】本発明の第１の実施例にカスコードを追加した例を示す回路図である。
【図９】本発明の第１の実施例にカスコードを追加した例を示す回路図である。
【図１０】本発明の第１の実施例にカスコードを追加した例を示す回路図である。
【図１１】本発明の第２の実施例にカスコードを追加した例を示す回路図である。
【図１２】本発明の第２の実施例にカスコードを追加した例を示す回路図である。
【図１３】本発明の第２の実施例にカスコードを追加した例を示す回路図である。
【図１４】本発明の第２の実施例にカスコードを追加した例を示す回路図である。
【図１５】従来のボルテージレギュレータを用いた半導体装置のブロック図である
【図１６】一般的なボルテージレギュレータの回路図である。
【図１７】一般的なボルテージレギュレータの回路図である。
【符号の説明】
【００４９】
１  ボルテージレギュレータ
２  負荷回路
３  第１の定電流源
９  差動増幅器
１０  バイアスおよび制御の回路
１１  第２の定電流源
２０  負荷回路内部の負荷要素
２４  第２の定電流源
【図１】
2007226627.tif 000003
【図２】
2007226627.tif 000004
【図３】
2007226627.tif 000005
【図４】
2007226627.tif 000006
【図５】
2007226627.tif 000007
【図６】
2007226627.tif 000008
【図７】
2007226627.tif 000009
【図８】
2007226627.tif 000010
【図９】
2007226627.tif 000011
【図１０】
2007226627.tif 000012
【図１１】
2007226627.tif 000013
【図１２】
2007226627.tif 000014
【図１３】
2007226627.tif 000015
【図１４】
2007226627.tif 000016
【図１５】
2007226627.tif 000017
【図１６】
2007226627.tif 000018
【図１７】
2007226627.tif 000019