(57)【要約】【課題】画素電極の間隙からの光が駆動基板内部に到達しないようにすることにより、確実に光リークを低減する。【解決手段】液晶表示装置１００は、駆動基板５上に形成されている複数の画素電極１１の下層に配置された層間絶縁膜１５における、隣接する画素電極１１の隙間の下方の位置に、その隙間よりも広い幅の遮光埋め込み層２８が形成されている。遮光埋め込み層２８は、隣接する画素電極１１の隙間から入射しようとする光Ｂを遮光し、層間絶縁膜１５への入射を阻止するため、駆動基板５に形成されている画素回路へ光が入射することはなく、よって光リーク不良を確実に防止することができる。【選択図】図１
2012220507.tif 000002
【特許請求の範囲】
【請求項１】
所定の隙間を隔ててマトリクス状に配置された複数の画素電極が層間絶縁膜の表面に形成され、かつ、画素回路が形成された駆動基板と、
透明電極が表面に形成されており、前記透明電極が前記画素電極に離間対向するように配置された透明基板と、
前記複数の画素電極と前記透明電極との間に充填封入された液晶と、
前記層間絶縁膜における、前記複数の画素電極をそれぞれ分離するために設けられている隣接する前記画素電極間の隙間の下層の位置に形成された、前記隙間よりも広い幅の遮光埋め込み層と
を備えることを特徴とする液晶表示装置。
【請求項２】
前記画素電極は、
少なくとも導電性を有する第１の膜の表面に、導電性及び光反射性を有する第２の膜が被覆形成された積層構造であり、
前記第１の膜は前記遮光埋め込み層との間に絶縁領域が形成されていることを特徴とする請求項１記載の液晶表示装置。
【請求項３】
画素回路が形成された駆動基板上において表面に所定の隙間を隔ててマトリクス状に複数の画素電極が配置される層間絶縁膜に、前記複数の画素電極の配置前の段階で隣接する前記画素電極間の隙間の位置に対応する位置に、前記隙間よりも広い幅の溝を形成する溝形成工程と、
前記画素回路に電気的に接続された前記層間絶縁膜内の電極パッドと前記画素電極とを電気的に接続するためのビアホールを形成するビアホール形成工程と、
前記溝の内部と前記ビアホールの内部にそれぞれに導電性及び光反射性を有する材質の部材を充填し、前記溝内に遮光埋め込み層を形成し、前記ビアホール内にコンタクトプラグを形成する充填工程と、
前記充填工程を経た基板上の所定位置に、前記複数の画素電極を形成する画素電極形成工程と
を含むことを特徴とする液晶表示装置の製造方法。
【請求項４】
前記画素電極形成工程は、
少なくとも導電性を有する第１の膜の表面に、導電性及び光反射性を有する第２の膜を被覆して前記画素電極を形成する積層膜形成工程と、
前記第１の膜と前記遮光埋め込み層との間に絶縁領域を形成する絶縁領域形成工程と
を含むことを特徴とする請求項３記載の液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置及びその製造方法に係り、特に反射型の複数の画素電極を備える液晶表示装置及びその製造方法に関する。
【背景技術】
【０００２】
図９は、従来の液晶表示装置の要部の一例の断面図を示す。同図において、半導体基板１上に拡散層２及び電極３からなるトランジスタや容量がフィールド酸化膜４で区切られて形成された画素回路を備える駆動基板５の上に、層間絶縁膜６、第１メタル７、層間絶縁膜８、第２メタル９、層間絶縁膜１０、画素電極１１が積層されている。また、図示は省略したが、画素電極１１の上方には透明基板の表面に形成された透明電極が離間対向配置されており、また、画素電極１１と透明電極との間にはそれぞれの表面に形成された配向膜を介して液晶が充填封入された構成とされている。
【０００３】
ここで、画素電極１１は複数あり、それら複数の画素電極１１は駆動基板５の表面に平行な表面を有する基板上に２次元マトリクス状に配置されており、それら隣接する画素電極１１の間には互いを分離するための隙間が存在する。一方、層間絶縁膜６，８，１０はシリコン酸化膜等の透明膜である。このため隣接する画素電極１１の間の隙間に光が入射すると、その光は矢印Ａで示すように、層間絶縁膜１０を透過して第２メタル９で反射され、更に画素電極１１の裏面と第２メタル９の表面との間で交互に反射を繰り返して減衰していくが、減衰しきれない残りの一部の光は更に層間絶縁膜８、６を透過して駆動基板５に形成されている画素回路へ入射して光リーク不良を発生させる。
【０００４】
このため、従来上記の光リーク不良を低減する構成を備えた液晶表示装置が提案されている（例えば、特許文献１、２参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平７−１２０７４４号公報
【特許文献２】特開平１０−３９３３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１及び特許文献２記載の液晶表示装置は、いずれも画素電極（反射電極）の間隙より光が入射することを前提とし、その光が駆動基板内に入らないようにするための構成であり、駆動基板のトランジスタへの遮光特性が不十分であり、層間絶縁膜中を散乱した光がトランジスタ、保持容量に到達してしまい、例えばコントラスト数万対１の要求性能に対して効果が極めて乏しい。また、画素電極表面が平坦でなくなり、後工程（画素電極基板と透明電極基板とを離間対向させた貼り合わせ工程、基板間への液晶注入工程）に悪影響を及ぼす懸念がある。
【０００７】
更に、特許文献２に記載の液晶表示装置では、層間絶縁膜を介してレジストにカーボンブラック、顔料を添加した黒レジスト層による遮光層により、隣接する画素電極の間隙から入射する光のトランジスタへの入射を低減するようにしているが、遮光層の膜厚によっては画素電極と透明電極（共通電極）との隙間であるセルギャップを薄くできなくなり、また有機材料を多種使用するため信頼性の劣化が懸念され、実用的ではない。
【０００８】
本発明は以上の点に鑑みなされたもので、画素電極の間隙からの光が駆動基板内部に到達しないようにすることにより、確実に光リークを低減できる液晶表示装置及びその製造方法を提供することを目的とする。
【０００９】
また、本発明の他の目的は、信頼性の劣化を防止すると共に所要のセルギャップを確保した実用的な光リーク低減を行い得る液晶表示装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、本発明の液晶表示装置は、所定の隙間を隔ててマトリクス状に配置された複数の画素電極が層間絶縁膜の表面に形成され、かつ、画素回路が形成された駆動基板と、透明電極が表面に形成されており、透明電極が画素電極に離間対向するように配置された透明基板と、複数の画素電極と透明電極との間に充填封入された液晶と、層間絶縁膜における、複数の画素電極をそれぞれ分離するために設けられている隣接する画素電極間の隙間の下層の位置に形成された、隙間よりも広い幅の遮光埋め込み層とを備えることを特徴とする。
【００１１】
ここで、上記の画素電極は、少なくとも導電性を有する第１の膜の表面に、導電性及び光反射性を有する第２の膜が被覆形成された積層構造であり、第１の膜は遮光埋め込み層との間に絶縁領域が形成されていることを特徴とする。
【００１２】
また、上記の目的を達成するため、本発明の液晶表示装置の製造方法は、画素回路が形成された駆動基板上において表面に所定の隙間を隔ててマトリクス状に複数の画素電極が配置される層間絶縁膜に、複数の画素電極の配置前の段階で隣接する画素電極間の隙間の位置に対応する位置に、隙間よりも広い幅の溝を形成する溝形成工程と、画素回路に電気的に接続された層間絶縁膜内の電極パッドと画素電極とを電気的に接続するためのビアホールを形成するビアホール形成工程と、溝の内部とビアホールの内部にそれぞれに導電性及び光反射性を有する材質の部材を充填し、溝内に遮光埋め込み層を形成し、ビアホール内にコンタクトプラグを形成する充填工程と、充填工程を経た基板上の所定位置に、複数の画素電極を形成する画素電極形成工程とを含むことを特徴とする。
【００１３】
ここで、上記の画素電極形成工程は、少なくとも導電性を有する第１の膜の表面に、導電性及び光反射性を有する第２の膜を被覆して画素電極を形成する積層膜形成工程と、第１の膜と遮光埋め込み層との間に絶縁領域を形成する絶縁領域形成工程とを含むことを特徴とする。
【発明の効果】
【００１４】
本発明によれば、隣接する画素電極の間隙から入射しようとする光を阻止することで、確実に光リークを低減することができる。また、本発明によれば、信頼性の劣化を防止すると共に所要のセルギャップを確保した実用的な光リーク低減を行うことができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の液晶表示装置の要部の一実施の形態の断面図である。
【図２】本発明の液晶表示装置の製造方法の要部の一実施の形態の各工程における素子断面図（その１）である。
【図３】本発明の液晶表示装置の製造方法の要部の一実施の形態の各工程における素子断面図（その２）である。
【図４】本発明の液晶表示装置の製造方法の要部の一実施の形態の各工程における素子断面図（その３）である。
【図５】本発明の液晶表示装置の製造方法の要部の一実施の形態の各工程における素子断面図（その４）である。
【図６】本発明の液晶表示装置の製造方法の要部の一実施の形態の各工程における素子断面図（その５）である。
【図７】本発明の液晶表示装置の製造方法の要部の一実施の形態の各工程における素子断面図（その６）である。
【図８】図６（Ｂ）の工程における素子断面の部分拡大図である。
【図９】従来の液晶表示装置の要部の断面と光リークの発生を説明する図である。
【発明を実施するための形態】
【００１６】
次に、本発明の実施の形態について図面を参照して説明する。
【００１７】
図１は、本発明になる液晶表示装置の要部の一実施の形態の断面図を示す。なお、図１中、図９と同一構成部分には同一符号を付し、その説明を省略する。本実施の形態の液晶表示装置１００は、駆動基板５上に形成されている複数の画素電極１１の下層に配置された層間絶縁膜１５における、隣接する画素電極１１の隙間の下方の位置に、その隙間よりも広い幅の遮光埋め込み層２８を形成した点に特徴がある。この遮光埋め込み層２８は、隣接する画素電極１１の隙間から入射しようとする光Ｂを遮光し、層間絶縁膜１５への入射を阻止するため、駆動基板５に形成されている画素回路へ光が入射することはなく、よって光リーク不良を確実に防止することができる。
【００１８】
なお、図１では図示を省略したが、液晶表示装置は、画素電極１１の上方に透明基板の表面に形成された透明電極（共通電極）が離間対向配置されており、また、画素電極１１と透明電極（共通電極）との間にはそれぞれの表面に形成された配向膜を介して液晶が充填封入された公知の構成とされている。
【００１９】
次に、本発明になる液晶表示装置の製造方法の一実施の形態について図２乃至図８と共に説明する。
【００２０】
図２乃至図７は、本発明になる液晶表示装置の製造方法の要部の一実施の形態の各工程における素子断面図を示し、図８は本実施の形態の要部の工程における素子拡大断面図を示す。なお、以下の説明では画素電極間の間隙は、設計値０.４μｍとして説明する。また、駆動基板５及びその上方の第２メタル９までの部分は既に形成されているものとする。
【００２１】
まず、図２（Ａ）に示すように、画素電極が配置される下層のシリコン酸化膜などの層間絶縁膜１５に、駆動基板上の保持容量あるいはトランジスタ（いずれも図示せず）からの接続孔１６と画素電極（図示せず）とを接続するための電極パッド１７とが電気的に接続されており、また遮光膜１８が形成されているものとする。
【００２２】
次に、画素電極加工用のマスクデータより表示画素領域のみ取り出してマスクを作製し、そのマスクを用いてフォトリソグラフィにより図２（Ｂ）に示すように、画素電極間の間隙位置に画素電極間間隙０.６μｍを上下左右０.１μｍずつ更に広げた開口部２０を有するパターンのフォトレジスト１９を層間絶縁膜１５の表面に形成する。
【００２３】
次に、反応性イオンエッチング装置（ＲＩＥ）を使い、三フッ化メタン（ＣＨＦ3），四フッ化メタン（ＣＦ4）の混合ガスを用いて深さ３００ｎｍ程度、フォトレジスト１９をマスクとして層間絶縁膜１５を異方性エッチングする。これにより、図２（Ｃ）に示すように、開口部２０に対応した層間絶縁膜１５の位置に溝２１が形成される。この溝２１は、後述する遮光埋め込み層２８を形成する基となる。
【００２４】
次に、基板上に残存するフォトレジスト１９を酸素アッシングで除去して、洗浄を行い、図３（Ａ）に示す層間絶縁膜１５を得る。続いて、図３（Ｂ）に示すように、電極パッド１７と後に形成する画素電極を接続するためのビアホールに対応した位置に開口部２３のパターンを有するフォトレジスト２２を層間絶縁膜１５の表面に被覆形成する。
【００２５】
次に、図３（Ｃ）に示すように、フォトレジスト２２をマスクとしてＲＩＥ装置にて電極パッド１７に到達するまで層間絶縁膜１５をエッチングしてビアホール２４を層間絶縁膜１５に形成する。
【００２６】
次に、基板上に残存するフォトレジスト２２を酸素アッシングで除去して、洗浄を行い、図４（Ａ）に示す溝２１及びビアホール２４が形成されている層間絶縁膜１５を得る。続いて、図４（Ｂ）に示すように、スパッタ成膜装置にて膜厚２０ｎｍ程度の窒化チタン膜２５を層間絶縁膜１５の表面に成膜した後、更にその上にタングステンＣＶＤ(Chemical Vapor Deposition)装置で膜厚８００ｎｍ程度のタングステン膜２６を成膜する。タングステン膜２６は遮光性及び導電性を有する。これにより、上記の溝２１の内部とビアホール２４の内部に窒化チタン膜２５を介してタングステンが充填される。
【００２７】
次に、図４（Ｃ）に示すように、ＣＭＰ(Chemical Mechanical Polishing)装置を使用してタングステン膜２６を層間絶縁膜１５の表面まで研磨してタングステンによるコンタクトプラグ２７と遮光埋め込み層２８とを形成する。コンタクトプラグ２７は窒化チタン膜２５を通して電極パッド１７と電気的に接続されたものとなる。
【００２８】
次に、図５（Ａ）に示すように、画素電極を形成するためにスパッタ装置を使ってバリア膜として窒化チタン（ＴｉＮ）膜２９を５０ｎｍの膜厚で基板表面に被覆形成した後、更にその上に反射膜として光反射性及び導電性を有するアルミニウムと銅の合金（Ａｌ−Ｃｕ合金）膜３０を２００ｎｍの膜厚で連続で成膜する。
【００２９】
次に、画素電極形成用マスクを用いてフォトリソグラフィを実施して、図５（Ｂ）に示すように、画素電極形成用のレジスト３１を被覆形成する。このレジスト３１は、画素電極間の間隙位置に画素電極間間隙０.６μｍの幅の開口部３２を有する。
【００３０】
次に、上記のレジスト３１が被覆形成された基板を、塩素（Ｃｌ2）と三塩化硼素（ＢＣｌ3）との混合ガスを用いたＲＩＥ装置でレジスト３１をマスクとしてドライエッチングを行う。これにより、開口部３２に対応した位置のＡｌ−Ｃｕ合金膜３０とＴｉＮ膜２９とがエッチング除去されるが、遮光埋め込み層２８を構成するタングステンはエッチングされずストッパ膜として機能する。エッチング後は同一装置内で酸素プラズマと水プラズマの防食処理を行う。更に側壁ポリマの除去洗浄を行うことにより、図５（Ｃ）に示すように、Ａｌ−Ｃｕ合金膜３０とＴｉＮ膜２９とが積層された構造の画素電極１１が形成される。
【００３１】
ただし、図５（Ｃ）に示す状態は、隣接する画素電極１１のバリア膜である導電性を有するＴｉＮ膜２９が、導電性を有する遮光埋め込み層２８と短絡した状態である。すなわち、隣接した画素電極１１同士が遮光埋め込み層２８を介して短絡している。そこで、隣接する画素電極１１間の絶縁を確保するために、図６（Ａ）に３３で示すように、四フッ化メタン(ＣＦ4)ガスに酸素(Ｏ2)を添加したガスを使ったマイクロ波励起のエッチング装置を用いて、フッ素ラジカルをエッチング種とした等方性エッチングを行う。
【００３２】
このとき、Ａｌ−Ｃｕ合金膜３０と、タングステン膜である遮光埋め込み層２８とはフッ素ラジカルではエッチングされずに、バリア膜であるＴｉＮ膜２９のみが図６（Ｂ）に示すようにエッチングされてＡｌ−Ｃｕ合金膜３０の下層に絶縁領域３４が形成される。この結果、隣接する画素電極１１間の短絡は解消される。
【００３３】
図８は、このときの素子断面の拡大図を示す。図８に示すように、バリア膜であるＴｉＮ膜２９のみがフッ素ラジカルによりエッチングされてＡｌ−Ｃｕ合金膜３０の下層に絶縁領域３４が形成され、バリア膜であるＴｉＮ膜２９と遮光埋め込み層２８とは電気的に非接続状態となる。一方、隣接する画素電極１１を構成する隣接するＡｌ−Ｃｕ合金膜３０の間の間隙は、遮光埋め込み層２８の幅よりも狭い状態が保持される。
【００３４】
次に、図６（Ｃ）に示すように、画素電極１１間の平坦化を行うために絶縁性のあるスピン・オン・グラス（ＳＯＧ）膜３５を４００ｎｍ程度の膜厚で基板表面にスピン塗布して、８０℃→１５０℃→４００℃の段階的温度変化のステップベークを行い焼成する。
【００３５】
次に、画素電極１１上のＳＯＧ膜３５を除去するためにＲＩＥ装置を使い、ＣＨＦ3，ＣＦ4，アルゴン（Ａｒ）の混合ガスを用いてドライエッチングを行う。このドライエッチングの終点検出は、ＣＯの発光スペクトルをモニタリングして画素電極１１上のＳＯＧ膜３５が無くなった時点でエッチング終了とする。
【００３６】
こうして図７に示すように、画素電極１１間に平坦化領域３６が形成された構造の層間絶縁膜１５を有する画素電極基板の製造が終了する。この画素電極基板は、画素回路が形成された駆動基板５の上に第１メタル７及び第２メタル９などの配線回路部が形成され、更にその上に所定の隙間を隔ててマトリクス状に配置された複数の画素電極１１が層間絶縁膜１５の表面に形成された基板である。
【００３７】
この画素電極基板は、透明電極が表面に形成されている透明基板と、画素電極１１と透明電極とが離間対向するように貼り合わされた後、それら基板間の間隙内に液晶が充填封入される周知の後工程を経て図１の断面の液晶表示装置１００の製造工程が終了する。なお、図１では図示の便宜上、平坦化領域３６の図示は省略している。
【００３８】
このように、本実施の形態によれば、隣接する画素電極１１の間隙から入射しようとする光を遮光埋め込み層２８によって阻止し、層間絶縁膜１５を通して駆動基板５の内部に入射しないようにすることができるため、確実に光リークを低減した構造の液晶表示装置１００を製造することができる。本実施形態の液晶表示装置１００によれば、コントラスト数万対１の要求性能を満たすことができる。
【００３９】
また、本実施の形態によれば、隣接する画素電極１１の間隙に相当する箇所を画素電極１１の導通孔を形成する前に加工し、画素電極１１の導通孔のコンタクトプラグ２７形成時に一緒に遮光層である遮光埋め込み層２８を形成するようにしたため、その後に形成される画素電極１１の表面の平坦化処理に影響を与えることがなく、また、後工程（画素電極基板と透明電極基板とを離間対向させた貼り合わせ工程、液晶注入工程）に悪影響を及ぼさず、信頼性の劣化を防止すると共に所要のセルギャップを確保した実用的な光リーク低減を行うことができる。
【００４０】
なお、本発明は以上の実施の形態に限定されるものではなく、例えばＡｌ−Ｃｕ合金膜３０の代わりに他の一又は二以上の導電性及び光反射性を有する金属膜を使用してもよく、また、ＴｉＮ膜２９の代わりに導電性を有する他の膜を使用するようにしてもよい。
【符号の説明】
【００４１】
５  駆動基板
６、８、１５  層間絶縁膜
１１  画素電極
１６  接続孔
１７  電極パッド
１８  遮光膜
２５、２９  窒化チタン膜（ＴｉＮ膜）
２６  タングステン膜
２７  コンタクトプラグ
２８  遮光埋め込み層
３０  Ａｌ-Ｃｕ合金膜
３４  絶縁領域
３５  スピン・オン・グラス（ＳＯＧ）膜
３６  画素平坦化領域
１００  液晶表示装置
【図１】
2012220507.tif 000003
【図９】
2012220507.tif 000004
【図２】
2012220507.tif 000005
【図３】
2012220507.tif 000006
【図４】
2012220507.tif 000007
【図５】
2012220507.tif 000008
【図６】
2012220507.tif 000009
【図７】
2012220507.tif 000010
【図８】
2012220507.tif 000011