(57)【要約】【課題】半導体装置に使用されるキャパシタにおいて酸素透過性の低いアルミナやアルミネート膜を誘電体として使用した場合には、誘電体膜と下部電極の多結晶シリコンとの界面が改質されないでリーク電流が発生するという問題がある。【解決手段】下部電極の多結晶シリコンへの不純物の導入と、窒化シリコン膜の形成を連続して行う。窒化シリコン膜を酸化処理し、ＡＬＤ法によりアルミナ膜を形成する。アルミナの形成前に酸化処理し窒化シリコン膜を改質することで、キャパシタのリーク電流を抑制するとともに、さらに形成されるアルミナ膜質が向上する。誘電体膜質が向上することで、大きな容量値を有する、信頼性の高いキャパシタを備えた半導体装置が得られる。【選択図】  図１
2007165733.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置におけるキャパシタの製造方法において、下部電極に不純物を導入する工程と、引き続き大気に曝すことなく窒化シリコン膜を形成する工程と、前記窒化シリコン膜を酸化処理する工程と、アルミを成分とする誘電体膜をＡＬＤ法により形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記窒化シリコン膜をＡＬＤ法により形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記酸化処理は、酸素、オゾン、ＮＯ、Ｎ２Ｏのいずれかを含む雰囲気で行われることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記酸化処理は、酸素またはＮＯ雰囲気中において、温度７００℃〜８００℃、時間３０秒〜１２０秒で行われることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記誘電体膜は、酸素透過性の低い誘電体膜を使用することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項６】
前記誘電体膜は、アルミナ（Ａｌ２Ｏ３）や、ＨｆＡｌＯ，ＴａＡｌＯ，ＺｒＡｌＯを含むアルミネート膜のいずれか１種類から選択されることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記下部電極は多結晶シリコンからなり、その表面にＰＨ３を含む雰囲気中での熱処理により不純物を導入することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項８】
請求項１乃至請求項７のいずれかに記載の製造方法で製造されたキャパシタを備えたことを特徴とする半導体装置。
【請求項９】
前記半導体装置は、前記キャパシタをメモリセルのキャパシタとして使用したダイナミックランダムアクセスメモリであることを特徴とする請求項８に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に係り、特にキャパシタを備えた半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体装置は、ますます大規模化、高集積化されている。この大規模化にともなって、例えばダイナミックランダムアクセスメモリ（以下ＤＲＡＭ）においては１Ｇビットのメモリ容量を備えた製品が開発されている。ＤＲＡＭにおいてはメモリ容量の増大により、メモリセルの面積は小さくなり、セルキャパシタの有効面積も小さくなっている。しかし、ＤＲＡＭとしての安定動作のためには一定量以上のセルキャパシタンスを確保する必要がある。セルキャパシタンスを確保するために、これまでいろいろな工夫がなされている。
【０００３】
例えばセルキャパシタをビット線の上側に配置するＣＯＢ(Capacitor  over  bit  line)構造や、ＨＳＧ（Hemispherical Silicon Grain）構造によりキャパシタの電極面積を大きくする方法や、高誘電体膜等が採用されている。高誘電体膜としてはいままでのシリコン酸化膜や窒化シリコン膜より数倍以上高い誘電率を有するアルミナ（Ａｌ２Ｏ３）膜、アルミを含むアルミネート膜（例えば、ＨｆＡｌ０，ＴａＡｌ０，ＺｒＡｌ０等）が使用されている。しかし、これらの高誘電体膜を使用したＭＩＳ(Metal Insulator Semiconductor)キャパシタにおいて次のような問題がある。
【０００４】
ＭＩＳキャパシタの構造は、下地電極であるリンを添加した多結晶シリコンと，誘電体膜である窒化シリコン膜，Ａｌ２Ｏ３膜，Ａｌを含むアルミネート膜と上地電極である金属薄膜からなる。この場合の第１の問題は、多結晶シリコンに含まれる不純物（リン）が抜けて空乏化が大きくなることである。第２の問題は、酸素透過性の低いＡｌ２Ｏ３膜，Ａｌを含むアルミネート膜を用いるにあたって多結晶シリコンとＡｌ２Ｏ３膜あるいはアルミネート膜の界面の特性が悪いことである。
【０００５】
ＭＩＳ構造は片方の電極が金属(Metal)で他方の電極が半導体(Semiconductor)に挟まれた誘電体(Insulator)からなる。この時の電気容量Ｃは，電極の面積をＳ，誘電体の誘電率と厚さをそれぞれε，ｔとして，Ｃ＝εＳ／ｔで表される。従って，誘電率εを大きく、誘電体の膜厚tを小さくすると電気容量Ｃは大きくなる。ＭＩＳキャパシタの電極である半導体には、導体にするために不純物（ドーパント）が添加されている。現在，生産されているＤＲＡＭのＭＩＳキャパシタの半導体電極にはリンを添加したｎ型多結晶シリコンが用いられている。
【０００６】
この場合ＭＩＳキャパシタの金属電極側が負電位になると半導体電極の誘電体近傍では電荷空乏化という現象が生じる。これはｎ型シリコン中のキャリアである電子が殆どなくなる現象で，このような領域を空乏層という。空乏層の幅をｄとすると，この領域は電荷Ｑ（Ｑ＝ｑＮＤｄ）を蓄えるコンデンサとみなせる。ここで，ｑは電気素量，ＮＤは活性化したリン濃度である。そのため，ＭＩＳキャパシタでは電圧をかけるとｎ型多結晶シリコンの空乏化によるシリコン分だけ誘電体の厚さが厚くなり，電気容量が小さくなるという問題がある。空乏層の幅ｄはリン濃度ＮＤの平方根に反比例するため，リン濃度ＮＤを大きくすることで空乏層の幅ｄを小さくすることができる。
【０００７】
例えば，特開2001-24165（特許文献１）はこのような問題点を解決すべくなされた発明である。シリコン電極を形成した後にリン濃度を高くするための熱処理としてホスフィン（ＰＨ３）を含む雰囲気中で行う。その後，五酸化タンタル(Ｔａ２Ｏ５)等の誘電体を形成し，窒化チタン(ＴｉＮ)等の金属電極を形成する。シリコン電極が酸化されてシリコン電極とＴａ２Ｏ５の間にシリコン酸化膜が形成されるとやはり電気容量は小さくなる。特に高濃度のリンを含むシリコンは酸化されやすい。そのため，ＰＨ３中で熱処理した後に窒化シリコン膜を形成しシリコン電極の酸化を防ぐ。しかも，ＰＨ３中で熱処理したウェーハを一旦大気に戻すとリンを多量に含むシリコン表面が酸化されてしまうので，ＰＨ３中で熱処理したウェーハを大気にさらすことなく窒化シリコン膜を形成することが記述されている。
【０００８】
仮にＰＨ３アニールしたウェーハを大気に曝すことによりできたシリコン電極表面のシリコン酸化膜をエッチングする場合には，界面のリン濃度が低下する。そのためにＰＨ３アニールにより不純物を導入するとともに、大気に曝すことなく酸化防止用の窒化シリコン膜を形成することが必要である。シリコン電極上に窒化シリコン膜を形成することは，その後の熱処理でＴａ２Ｏ５とシリコン電極の界面が酸化されるのを抑える効果がある。以上が特開２００１−２４１６５の要旨である。
【０００９】
Ｔａ２Ｏ５成膜後の熱処理は，Ｔａ２Ｏ５を結晶化するためやＴａ２Ｏ５をＣＶＤ(Chemical Vapor Deposition)で成膜する際の原料に含まれる不純物を脱離するために行われる。Ｔａ２Ｏ５膜中に酸素欠損が生じないように熱処理は酸化雰囲気中で行うことが多い。この酸化雰囲気中の熱処理では，シリコン電極とＴａ２Ｏ５膜の界面はいくらか酸化される。その酸化量を前述の窒化シリコン膜が抑制しているのである。しかしながら，シリコン酸化膜はＴａ２Ｏ５に比べてバンドギャップが大きくしかも非晶質であるため，漏れ電流を小さくするためにある程度必要である。シリコン電極とＴａ２Ｏ５膜の界面にシリコン酸化膜が存在すると前述のように電気容量は低減するという問題がある。
【００１０】
つまり，電気容量が所望の値以上であって，漏れ電流を所望の量以下に抑えることができるようにＴａ２Ｏ５とシリコン電極との界面のシリコン酸化膜厚を調整する必要がある。このような界面のシリコン酸化膜厚さの調整においては，窒化シリコン膜の厚さと膜質，Ｔａ２Ｏ５膜成膜後の熱処理温度が重要である。酸化防止用の窒化シリコン膜を熱処理した場合には、窒化シリコン膜はシリコン酸化膜とはらないで、酸窒化膜シリコン膜となる。このように完全なシリコン酸化膜とはならない。しかし、界面のシリコン酸化膜厚に明確な違いが出ない場合でも酸化雰囲気中の熱処理によりキャパシタの信頼性(破壊寿命)が向上する。特開2001-24165は，Ｔａ２Ｏ５以外にＳｒＴｉＯ３，ＢａＳｒＴｉＯ３など，ペロブスカイト型の材料にも有効であると書かれている。
【００１１】
特開2005-11904（特許文献２）にはＤＲＡＭキャパシタ誘電体膜としてＡｌ２Ｏ３膜やＨｆＯ２を適用した場合の成膜方法について述べられている。下部電極上の誘電体膜は、ＡＬＤ（Atomic Layer Deposition）法により形成されたＡｌ２Ｏ３膜とＭＯＣＶＤ法により形成されたＨｆＯ２から構成されている。ＡＬＤ法により形成されたＡｌ２Ｏ３膜は優れたステップカバレッジを有し誘電体膜中の不純物が少ない。特開2004-320022（特許文献３）にはキャパシタの上部電極を金属膜とドープトポリとし、低温処理することで漏れ電流を改善している。特開平10-303368（特許文献４）には下部電極のＨＳＧに不純物を導入し、拡散障壁層と誘電層で構成したキャパシタが開示されている。
【００１２】
【特許文献１】特開２００１−０２４１６５号公報
【特許文献２】特開２００５−０１１９０４号公報
【特許文献３】特開２００４−３２００２２号公報
【特許文献４】特開平１０−３０３３６８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
上記したように、半導体装置に使用されるキャパシタとして種々の改善がなされている。しかし高誘電体であるＴａ２Ｏ５膜を使用する場合には、Ｔａ２Ｏ５膜の結晶化のための酸素処理が必要となる。この酸素処理により酸化防止膜である窒化シリコン膜表面が酸窒化シリコン膜となる。この酸窒化シリコン膜はリーク電流の防止のためには必要である。現実にリーク電流を抑制できる場合，界面の酸窒化シリコン膜はどちらかというと既にシリコン酸化膜になっている．このような場合，膜厚が厚くなることで実質上の誘電率が低下し、容量値が低下するという問題がある。
【００１４】
本願の目的は、上記した問題に鑑み、下部電極の上に設けた窒化シリコン膜を酸化処理し、その上にアルミナ（Ａｌ２Ｏ３）や、ＨｆＡｌＯ，ＴａＡｌＯ，ＺｒＡｌＯを含むアルミネート膜等の敢えて結晶化させる必要がなく酸素透過性の低い高誘電体膜を成長させる。窒化シリコン膜を直接酸化処理することで窒化シリコン膜の改質は最低必要限の範囲にとどめ、リーク電流を防止するとともに、容量値の低下を抑止する。また窒化シリコン膜の改質により誘電膜の膜質が向上する。この高い容量値を有するキャパシタの製造方法及びそのキャパシタを備えた半導体装置を提供することである
【課題を解決するための手段】
【００１５】
本発明は上記した課題を解決するため、基本的に下記に記載される技術を採用するものである。またその技術趣旨を逸脱しない範囲で種々変更できる応用技術も、本願に含まれることは言うまでもない。
【００１６】
本発明の半導体装置におけるキャパシタの製造方法は、下部電極に不純物を導入する工程と、引き続き大気に曝すことなく窒化シリコン膜を形成する工程と、前記窒化シリコン膜を酸化処理する工程と、アルミを成分とする誘電体膜をＡＬＤ法により形成する工程とを含むことを特徴とする。
【００１７】
本発明の半導体装置の製造方法においては、前記窒化シリコン膜をＡＬＤ法により形成することを特徴とする。
【００１８】
本発明の半導体装置の製造方法においては、前記酸化処理は、酸素、オゾン、ＮＯ、Ｎ２Ｏのいずれかを含む雰囲気で行われることを特徴とする。
【００１９】
本発明の半導体装置の製造方法においては、前記酸化処理は、酸素またはＮＯ雰囲気中において、温度７００℃〜８００℃、時間３０秒〜１２０秒で行われることを特徴とする。
【００２０】
本発明の半導体装置の製造方法においては、前記誘電体膜は、酸素透過性の低い誘電体膜を使用することを特徴とする。
【００２１】
本発明の半導体装置の製造方法においては、前記誘電体膜は、アルミナ（Ａｌ２Ｏ３）や、ＨｆＡｌＯ，ＴａＡｌＯ，ＺｒＡｌＯを含むアルミネート膜のいずれか１種類から選択されることを特徴とする。
【００２２】
本発明の半導体装置の製造方法においては、前記下部電極は多結晶シリコンからなり、その表面にＰＨ３を含む雰囲気中での熱処理により不純物を導入することを特徴とする。
【００２３】
本発明の半導体装置は、上記したいずれかに記載の製造方法で製造されたキャパシタを備えたことを特徴とする。
【００２４】
本発明の半導体装置は、前記キャパシタをメモリセルのキャパシタとして使用したダイナミックランダムアクセスメモリであることを特徴とする。
【発明の効果】
【００２５】
本発明の半導体装置におけるキャパシタは、下部電極となる多結晶シリコンへの不純物の導入と、窒化シリコン膜の形成を連続して行う。さらに窒化シリコン膜を酸化処理し、ＡＬＤ法によりアルミナ膜を形成する。アルミナ膜の形成前に酸化処理し窒化シリコン膜を改質することで、キャパシタのリーク電流を抑制するとともに、さらに形成されるアルミナ膜質が向上する。誘電体膜質が向上することで、大きな容量値を有する、信頼性の高いキャパシタを備えた半導体装置が得られる。
【発明を実施するための最良の形態】
【００２６】
本発明の実施形態として、本発明におけるキャパシタの製造方法を図１〜４を参照して説明する。図１，２は本発明を実施するためのウェーハ処理装置図であり、図１には枚葉型ウェーハ処理装置図、図２にはバッチ型ウェーハ処理装置図を示す。図３は製造工程における半導体装置の断面図で、（ａ）下地電極の多結晶シリコン形成後、（ｂ）下地電極の多結晶シリコンをＨＳＧ処理した断面図である。図４にはキャパシタの信頼性評価結果を示す。
【００２７】
図1に示す枚葉型ウェーハ処理装置は、大気に曝されることなく１つの装置で連続処理することが可能である。予備室を含めた処理室は５つに分離され、予備室１と、それぞれの処理室２，３，４，５を備える。各処理室では別々の処理が実施可能である。被処理ウェーハは搬送装置から予備室１に送られ、予備的に圧力、温度が設定される。ここでのウェーハは図３（ａ）又は（ｂ）の状態である。図３（ａ）はキャパシタの下部電極となる多結晶シリコンを形成した状態である。図３（ｂ）はさらに多結晶シリコンにＨＳＧ処理を施し、その表面に凹凸をつけた状態である。
【００２８】
処理室２では多結晶シリコンをＰＨ３雰囲気中で熱処理し、不純物を導入する。つづいて処理室３で窒化シリコンを成膜し、処理室４で窒化シリコンを改質するために酸化処理（ＲＴＯ、Rapid Thermal Oxidation）を行う。さらに処理室５でＡＬＤ法によりＡｌ２Ｏ３膜あるいはアルミネート膜を成膜する。本装置ではすべて大気に曝すことなく、連続して処理することができる。しかし他の装置を使用する場合にも、不純物の導入後に大気に曝して表面が酸化されることは防止する必要がある。そのためＰＨ３中で熱処理した後、連続して窒化シリコンを成膜する必要がある。
【００２９】
多結晶シリコンの表面の凹凸が大きくなく図３（ａ）の場合には，ＰＨ３中の熱処理はプラズマ処理でおこなっても効果がある。また，本発明では酸素透過性の低いＡｌ２Ｏ３，アルミネート膜(例えば，ＨｆＡｌＯ，ＴａＡｌＯ，ＺｒＡｌＯ等)を形成する前の酸化雰囲気中熱処理は必須であるが，これらの膜を形成した後に、さらに別の目的で酸化雰囲気中熱処理をしてもよい。例えば，Ａｌ２Ｏ３膜等の原料に含まれる有機不純物を低減するための熱処理である。しかし，Ａｌ２Ｏ３膜は酸素透過性が低いためにこの酸化雰囲気中の熱処理により窒化シリコン膜が酸化され、酸化シリコン膜に変質する度合いが非常に小さい。そのために従来技術のような五酸化タンタル(Ｔａ２Ｏ５)膜の成膜後に行う酸化処理により酸窒化シリコン膜の膜厚が厚くなるという問題は発生しない。
【００３０】
このようにＡｌ２Ｏ３膜の成膜後に熱処理を行っても，Ａｌ２Ｏ３膜とシリコン電極界面の酸化が生じない。仮に強い酸化を行うため酸化温度を高くすると，Ａｌ２Ｏ３は結晶化するが誘電率は変化せず，漏れ電流が大きくなるだけである。そのためにＡｌ２Ｏ３膜や、Ａｌを含むアルミネート膜(例えば，ＨｆＡｌＯ，ＴａＡｌＯ，ＺｒＡｌＯ等)の場合には、窒化シリコン膜を直接酸化処理し、窒化シリコン膜を改質させる必要がある。窒化シリコン膜を直接酸化処理し、下地電極と誘電体膜間にシリコン酸化膜系の絶縁膜を形成することが必要となる。また本願発明者の実験結果によれば、窒化シリコン膜を酸化改質することでＡＬＤ法により成膜されるＡｌ２Ｏ３膜や、Ａｌを含むアルミネート膜の膜質が改善されることが確認された。
【００３１】
従来例のように誘電膜の形成後に熱処理し誘電体膜を結晶化させる場合には、主として誘電膜の膜質と膜厚により熱処理条件が決定される。この処理条件は窒化シリコン膜に対しては過剰の熱処理となり、窒化シリコン膜の改質は必要以上となる。そのため必要以上に改質されることで容量値が減少するという問題がある。しかし本発明では窒化シリコン膜を直接酸化処理することで、その酸化条件は窒化シリコン膜のみで決定できるため制御しやすい。したがって窒化シリコン膜の改質は最低必要分にとどめることができる。余分の改質を行わないことで、容量値の減少を抑止できる。
【００３２】
この窒化シリコン膜の最適な酸化条件としては、酸素またはNO雰囲気中で、温度は７００〜８００℃、時間は３０秒〜１２０秒が好ましい。このような条件で酸化処理することで必要以上の窒化シリコン膜の変質を防止し、大きな容量値を持つキャパシタが得られる。また窒化シリコン膜の形成はＣＶＤ法でもよい。しかし後述するように窒化シリコン膜をＡＬＤ法で成膜すると、より薄い膜厚で、一様の膜厚が得られる。そのためにＡＬＤ法による窒化膜形成がより好ましい。
【００３３】
以上枚葉型のウェーハ処理装置において説明したが，図２のようなバッチ型ウェーハ処理装置でも処理できる。バッチ型ウェーハ処理装置は容器１１の内部にヒータ１２を有し、その内部に石英からなる処理容器１３を備える。ウェーハ１４はウェーハキャリア１５に収められ、反応ガス供給部１６からのガスにより処理される。処理容器１３内は図示しない真空ポンプにより一定圧力に保持される。処理内容を変更する場合には反応ガス供給部１６からのガス種類が変更される。したがって反応ガス供給部１６は複数のガスが供給できるように複数備えられている。
【００３４】
バッチ型ウェーハ処理装置では、ウェーハ１４をウェーハキャリア１５に収め、処理容器１３内にセットする。ＰＨ３で熱処理した後にＡＬＤ法により窒化シリコン膜を連続して成膜する。同一バッチで，酸化熱処理，Ａｌ２Ｏ３およびアルミネート膜までの工程をおこなってもよいが，窒化シリコンを形成した後の工程は別のバッチ炉で処理してもよい。Ａｌ２Ｏ３あるいはアルミネート膜形成後に膜中の有機不純物を除去する熱処理を行う場合は，これがゲッタリングを目的とした徐冷熱処理を兼ねるような条件で行ってもよい。バッチ型ウェーハ処理装置においても枚葉型ウェーハ処理装置と同様に処理される。
【００３５】
ここでキャパシタを備えた半導体装置の製造工程について図３を参照して説明する。ここでのキャパシタは現在ＤＲＡＭで最も一般的な円筒型のキャパシタであり、そのキャパシタを含むＤＲＡＭメモリセル部として説明する。図においては共通のビット線に接続された２ビットのメモリセルを示す。シリコン基板２１にシャロートレンチアイソレーション（ＳＴＩ）絶縁膜２２を形成する。ゲート絶縁膜を成膜し、ゲート電極２３を形成する。第１の層間絶縁膜を成膜し、第１コンタクト２４を形成する。第２の層間絶縁膜を成膜、開孔し、ビット線２５を配線する。さらに第３の層間絶縁膜を成膜し、第２と第３の層間絶縁膜に開孔し、第１スルホールを形成する。
【００３６】
ウェーハ全面に第４の層間絶縁膜としてシリコン酸化膜を数ミクロンの厚さ成膜する。続いて，ホトリソグラフィー技術とドライエッチング技術を用いてシリコン酸化膜に孔を開ける。次にシリコン電極を形成するためにリンを含む多結晶シリコン２７を全面に形成し，エッチバックする。このようにしてできた断面図を図３(ａ)に示す。図３（ｂ)は，キャパシタ容量を大きくするために多結晶シリコンの表面に凹凸をつけＨＳＧ（Hemispherical Silicon Grain）２８としたものである。多結晶シリコンの表面に凹凸をつけるＨＳＧ技術については，論文、先行特許文献があることから説明を省略する。例えば，米国IEEEのTechnical Digests of 1992 International Electron Device Meetingの２５９ページに掲載されているWatanabeらの論文や、特開2001-24165に詳しく書かれている。
【００３７】
図３(ａ)、（ｂ）の状態で，多結晶シリコン中のリン濃度を更に高くするためにＰＨ３を含む雰囲気中で熱処理を行う。次にＡＬＤ法で窒化シリコン膜を形成する。窒化シリコン膜の成膜はＣＶＤ法等の方法でも好い。しかしＡＬＤ法で形成すると、ＨＳＧ処理され凹凸のある表面にも、より一様に薄い膜が形成できる。そのためより薄い膜厚が実現できる。窒化シリコン膜を薄くすることでより大きな容量値が得られるメリットがある。
【００３８】
続いて，酸化雰囲気中で熱処理を行い、窒化シリコン膜面を改質する。この酸化雰囲気中の熱処理はこの後に成膜されるＡｌ２Ｏ３膜と高濃度のリンを含む多結晶シリコンの界面の膜質を良くするために行う。酸化雰囲気には酸素，オゾン，ＮＯ，Ｎ２Ｏがある。酸化処理の後に、ＡＬＤ法により酸素透過性の低い誘電体を形成する。酸素透過性の低い誘電体としてはＡｌ２Ｏ３膜，Ａｌを含むアルミネート膜(例えば，ＨｆＡｌＯ，ＴａＡｌＯ，ＺｒＡｌＯ等)がある。これらの誘電体膜は単層でも、複数の誘電体膜で構成してもよい。次に上部電極用金属を形成し、さらに保護絶縁膜で覆うことでキャパシタを備えた半導体装置となる。
【００３９】
図４には本発明を用いたキャパシタの信頼性評価結果を示す。キャパシタにそれぞれの電圧６.１Ｖ、５.８Ｖ、５.２Ｖを印加したときの経過時間とそのとき発生する不良を示している。同じ条件の酸化熱処理をＡｌ２Ｏ３成膜の前に行ったもの(実線)と後に行ったもの(点線)の信頼性を比較している。Ａｌ２Ｏ３成膜前に行ったものの方が偶発不良発生数を抑制できることが確認できる。図４に示したデータはＡＬＤ法を用いて４００℃で成膜したＡｌ２Ｏ３で厚さは４ｎｍのものである。窒化シリコンは７００℃、６０ｓのＲＴＮ(Rapid  Thermal  Nitridation)で行った。Ａｌ２Ｏ３成膜前または後の酸化熱処理条件は酸素雰囲気の７００℃，１２０ｓのＲＴＯ(Rapid  Thermal  Oxidation)である。
【００４０】
図４には示していないが、ＲＴＮの温度を６００℃、７００℃、８００℃と変え、Ａｌ２Ｏ３成膜前の酸化熱処理をＲＴＯ、７００℃とした場合は、キャパシタの電気容量はほぼ同じであった。ＲＴＮの温度が高いと窒化シリコンは厚くなる。一方、同じ酸化熱処理であると窒化シリコンが厚いと酸化は進まない。各々の効果が相殺して、ほぼ同じ電気容量になったと考えられる。ＲＴＮ温度に関らず、同じ電気容量を持つキャパシタのリーク電流はほぼ同じであった。酸化熱処理をしたものはしないものに比べて、リーク電流がおよそ１／２になった。また、厚さ１ｎｍのシリコン窒化膜を形成した後に、ＮＯ雰囲気中で７００℃、８００℃、９００℃、６０ｓで熱処理した。８００℃まではキャパシタの電気容量が殆ど減少せず、リーク電流は１Ｖ時に１x１０−８ｃｍ−２以下であった。
【００４１】
本発明の半導体装置におけるキャパシタは、下部電極の多結晶シリコンへの不純物の導入と、窒化シリコン膜の形成を連続して行う。さらに窒化シリコン膜を酸化処理し、ＡＬＤ法によりアルミナ膜等の酸素透過性の低い誘電膜を形成する。アルミナの形成前に窒化シリコン膜を直接酸化処理することで、窒化シリコン膜の改質は最低必要限の範囲にとどめ、リーク電流を防止するとともに、容量値の低下を抑止する。また窒化シリコン膜の改質によりＡＬＤ法で形成される誘電膜の膜質が向上する利点が得られる。さらに窒化シリコン膜をＡＬＤ法で成膜すると、より薄い膜厚で、一様の膜厚が得られる。そのためにＡＬＤ法による窒化膜形成がより好ましい。大きな容量値を有する、信頼性の高いキャパシタを備えた半導体装置が得られる。
【００４２】
酸化熱処理条件は窒化シリコンの膜厚や膜質に応じて決めることができる。窒化シリコンの膜厚が薄いと酸化されやすく、その酸化熱処理条件は厚い場合に比べて低温化、短時間化する傾向がある。また、ＡＬＤ法やＣＶＤ法で成膜した窒化シリコン中に炭素、水素等の不純物を多く含む場合は、酸化と共にこれらの不純物が除去されるため、同じ膜厚の熱窒化膜に比べ、高温化、長時間化することができる。ＡＬＤ法で窒化シリコンを厚さ１ｎｍ形成し、酸素雰囲気中で８００℃、３０ｓの熱処理を行った後に、Ａｌ２Ｏ３を４ｎｍ形成した場合も図４と同等な特性を示した。
【００４３】
以上本願発明を実施形態に基づき具体的に説明したが、本願発明は前記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲において種々変更して実施することが可能である。さらに上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。
【図面の簡単な説明】
【００４４】
【図１】本発明に使用される枚葉型ウェーハ処理装置図である。
【図２】本発明に使用されるバッチ型ウェーハ処理装置図である。
【図３】本発明の製造工程における半導体装置の断面図で、（ａ）下地電極多結晶シリコン形成後、（ｂ）ＨＳＧ処理後の断面図である。
【図４】本発明の効果を示す評価結果である。
【符号の説明】
【００４５】
１    予備室
２    第１処理室
３    第２処理室
４    第３処理室
５    第４処理室
１１    容器
１２    ヒータ
１３    処理容器
１４    ウェーハ
１５    ウェーハキャリア
１６    反応ガス供給部
２１    シリコン基板
２２    ＳＴＩ絶縁膜
２３    ゲート電極
２４    第１コンタクト
２５    ビット線
２６    第１スルホール
２７    多結晶シリコン
２８    ＨＳＧ
【図１】
2007165733.tif 000003
【図２】
2007165733.tif 000004
【図３】
2007165733.tif 000005
【図４】
2007165733.tif 000006