【事件の表示】
　特願２０１０−５２５７９１「調整可能な周波数を備える信号発生器」拒絶査定不服審判事件〔平成２１年　３月２６日国際公開、ＷＯ２００９／０３８５８７、平成２２年１２月２４日国内公表、特表２０１０−５４１３２０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯及び本願発明
１．手続の経緯
　本願は，平成１９年(２００７年)９月２４日(優先権主張　平成１９年(２００７年)９月２１日　米国，同日　米国，同日　米国)を国際出願日とする出願であって，平成２４年１月２６日付けで拒絶理由(１)が通知され，同年７月２０日付けで意見書(１)とともに手続補正書(１)の提出がなされ，平成２５年３月１４日付けで拒絶査定され，同年７月１９日付けで拒絶査定不服審判の請求と同時に手続補正(２)がなされ，平成２６年７月２３日付けで拒絶理由(２)を当審から通知し，同年１０月７日付けで意見書(２)とともに手続補正書(３)の提出がなされたものである。
２．本願発明
　本願の請求項１に係る発明は，平成２６年１０月７日付け手続補正書(３)の特許請求の範囲の請求項１に記載(下線は請求人が付与。)された事項により特定される次のとおりのものである。
　　【請求項１】
　発振信号を提供する装置であって、
　前記発振信号を提供する発振回路と、
　制御信号に基づいて、キャパシタンス、インダクタンス、またはキャパシタンスおよびインダクタンスの可変量を前記発振回路に接続するリアクタンス回路と、
　前記発振信号の周波数における一時的な変更を引き起こすために、前記制御信号を第１信号値から第２信号値に一時的に変化させる制御回路と、を具備し、
　前記制御回路は、トラッキングループにおいて実装され、前記トラッキングループは、別の信号の位相および周波数、位相、周波数を追跡するために、前記発振信号の位相および周波数、位相、周波数を調整し、
　前記リアクタンス回路は、前記制御信号に基づくキャパシタンスの前記可変量を提供する可変容量性素子、前記制御信号に基づくインダクタンスの前記可変量を提供する可変誘導性素子、または、前記制御信号に基づくキャパシタンスおよびインダクタンスの前記可変量を提供する可変容量性および誘導性素子を具備し、
　前記制御回路は、前記制御信号の大きさによって前記発振信号の位相をスキューするために前記発振信号の期間内で前記制御信号を一時的に変化させ
、
　パルスストリームのそれぞれの位相情報をエントリとして記憶するルックアップテーブルをさらに具備し、前記パルスストリームのうちの任意の１つからパルスを受信することを決定する場合はいつでも、前記エントリのうちの１つにアクセスする
第２　当審から通知した「拒絶理由(２)」
　当審から通知した「拒絶理由(２)」(平成２６年７月２３日付け)の内容は次のとおり(下線は当審が付与)。
　本件出願の下記の請求項に係る発明は、その出願前日本国内または外国において頒布された下記の刊行物に記載された発明に基づいて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。 
　 
　　　　　記　　　（引用文献等については引用文献等一覧参照）  
　 
○
請求項１に係る発明について
１．引用例及び周知例 
（１）引用例 
　本願の優先日前に頒布された国際公開第２００５／１１２２６５号（２００５年（平成１７年）１１月２４日国際公開。以下，「引用例」という。）には，図面とともに次の事項が記載（下線は当審が付与。）されている。 
　 
ア　「[0009]　この発明は、低コストで、しかも、出力するクロック信号の周波数変動が小さいＰＬＬ回路を得ることを目的とする。
課題を解決するための手段 
[0010]　
この発明に係るフェイズ・ロックド・ループ（ＰＬＬ）回路は、基準クロック信号と比較クロック信号とを入力して基準クロック信号と比較クロック信号との位相を比較し、位相差に応じて３つの電圧レベルを持つ００矩形波信号を生成して出力する位相比較器と、
　
位相比較器から出力される矩形波信号を入力して、矩形波信号の電圧レベルをシフトして、この電圧レベルをシフトさせた矩形波信号を出力するレベルシフタと、
　
レベルシフタから出力される矩形波信号を入力し、その矩形波信号の電圧レベルに応じた周波数のクロック信号を出力する電圧制御発振器（ＶＣＯ）と、
　
ＶＣＯから出力されるクロック信号をＮ分周（Ｎは自然数）した信号を比較クロック信号として上記位相比較器に帰還する分周器とを備えたことを特徴とする。
[0011]　
上記位相比較器は、基準クロック信号と比較クロック信号との位相の比較を、基準クロック信号の周期毎に実行し、高電圧レベルと低電圧レベルと基準レベルの３値を持つ矩形波信号を生成することを特徴とする。
[0012]　
上記位相比較器は、比較クロック信号に位相遅れの位相差がある場合、高電圧レベルの矩形波信号の時間幅を位相差に比例させて高電圧レベルの矩形波信号を生成し、比較クロック信号に位相進みの位相差がある場合、低電圧レベルの矩形波信号の時間幅を位相差に比例させて低電圧レベルの矩形波信号を生成し、位相差なしの場合には、高電圧レベルの矩形波信号と低電圧レベルの矩形波信号とを出力せず基準レベルの信号を出力することを特徴とする。
[0013]　上記レベルシフタは、位相比較器から出力される高電圧レベルの矩形波信号の電圧値と低電圧レベルの矩形波信号の電圧値と基準レベルの電圧値との３つの電圧値を、ＶＣＯを制御する電圧値に変換することを特徴とする。」　 
　 
イ　「発明を実施するための最良の形態 
[0021]　実施の形態１． 
　以下、この発明の実施の形態１のＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路１００を図に基づいて説明する。
ＰＬＬ回路とは、位相同期ループなどとも呼ばれ、入力信号と位相のズレのない出力信号を生成する回路のことである。
[0022]　
図１において、入力端子１は、基準クロック信号ＦＲを入力する端子である。
[0023]　位相比較器２は、入力された２つの信号の位相比較を実行し、その位相差に合わせて、位相差検出信号ＰＤを出力する。位相比較器２は、高電圧（以下、Ｈ）レベル矩形波信号と低電圧（以下、Ｌ）レベル矩形波信号とを出力する。位相比較器２は、位相差に合わせて、Ｈレベル矩形波信号の時間幅、または、Ｌレベル矩形波信号の時間幅が、位相差に比例した矩形波を位相差検出信号ＰＤとして出力する。位相比較器２は、位相差なしの場合、基準レベル電圧を出力する。 
[0024]　レベルシフタ３は、位相比較器２からの位相差検出信号ＰＤの信号波形が矩形を保持するように働く波形整形器である。 
[0025]　電圧制御発振器（ＶＣＯ：Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）４は、制御端子を有し、制御端子に加える直流信号ＤＣの直流電圧によって発振周波数を変化させることができる発振器である。ここで、ＶＣＯ４は、基準クロック信号のＮ倍（Ｎは自然数）の周波数の発振クロック信号ＣＬを発生させる発振器である。 
[0026]　分周器５は、発振クロック信号ＣＬを１／Ｎに分周して比較クロック信号ＦＰを位相比較器２へ出力するクロック分周器である。 
[0027]　
出力端子６は、発振クロック信号ＣＬを出力する端子である。
　 
ウ　「[0035]　図３は、ＶＣＯ４の電圧−周波数特性を示す図である。 
[0036]　図３において、横軸はＶＣＯ４への直流信号ＤＣの入力電圧ｖである。入力電圧ｖは、０ボルトからＶｃｃボルトまでの値をとる。 
[0037]　縦軸は、ＶＣＯ４からの発振クロック信号ＣＬの出力周波数ｆである。ここで、周波数ｆ０を基準クロック信号ＦＲの周波数ｆｒの１／Ｎの周波数とする。入力電圧ｖが０ボルトのとき出力周波数ｆは周波数ｆ０−ｄｆとなる。しかし、入力電圧ｖがＶｃｃボルトのとき出力周波数ｆは周波数ｆ０＋ｄｆとはならない。しかし、前述したＶＨ，ＶＬを適切に選択すると、以下のようになる。 
[0038]　Ｖｎは、出力周波数ｆが周波数ｆ０となる基準電圧である。 
[0039]　ＶＬは、出力周波数ｆが周波数ｆ０−Δｆとなる低電圧である。 
[0040]　ＶＨは、出力周波数ｆが周波数ｆ０＋Δｆとなる高電圧である。 
[0041]　ここで、３つの電圧レベルの関係は、ＶＨ＞Ｖｎ＞ＶＬである。但し、ＶＨ−Ｖｎ＝Ｖｎ−ＶＬとは限らない。 
[0042]　図３において、出力周波数ｆが周波数ｆ０からの周波数変化分は、入力電圧ｖの関数ｇ（ｖ）となるとすると、図３の特性グラフより、 
　ｇ（ＶＨ）＝−ｇ（ＶＬ）＝Δｆ、ｇ（Ｖｎ）＝０ 
となることが明らかである。 
[0043]　即ち、 
　Δｆ＝Ｇ（Ｇは定数） 
である。 
[0044]　レベルシフタ３は、以上のようなＶＨ，Ｖｎ，ＶＬを発生させるように予めレベル設定されている。即ち、レベルシフタ３は、そのＨレベル出力に対応するＶＣＯの出力周波数と基準電圧のクロック周波数との差（Δｆ）と、Ｌレベル出力に対応するＶＣＯの出力周波数と基準電圧のクロック周波数との差（−Δｆ）とが、絶対値は等しくて符号が異なるようにレベル設定されている。 
[0045]　
なお、定常状態での発振クロック信号ＣＬの周波数の関係は、　 
　発振クロック信号ＣＬの周波数をｆ
０
、基準クロック信号ＦＲの周波数をｆ
ｒ
、比較クロック信号ＦＰの周波数をｆｐとすると、　 
　ｆ
０
＝Ｎ×ｆｒ，ｆｒ＝ｆｐ　 
である。
[0046]　図４は、位相比較器２、及び、レベルシフタ３の基本動作概念を示す図である。 
[0047]　横軸は、時間を示す。縦方向は、基準クロック信号ＦＲの信号波形と、比較クロック信号ＦＰの信号波形と、位相比較器２からの位相差検出信号ＰＤの出力波形と、レベルシフタ３からの直流信号ＤＣの電圧、即ち、ＶＣＯ４への入力電圧ｖを示す。 
[0048]　
図４では、比較クロック信号ＦＰと基準クロック信号ＦＲとがθだけ位相がずれている場合を示している。位相比較器２ではこの位相差θを検出する。
[0049]　
位相比較器２は、位相の遅れがある場合、位相を進ませるため（ＳＷ１をＯＮにするため）、時刻ｔ１からｔ２まで電圧Ｖｃｃの矩形波信号を出力する。レベルシフタ３は、電圧Ｖｃｃの矩形波信号を入力して、ＳＷ１をＯＮにして、電圧をＶＨに変更して直流信号ＤＣを出力する。
[0050]　
位相比較器２は、位相が合っている場合、電圧Ｖｃｃ／２の信号を出力する。レベルシフタ３は、電圧Ｖｃｃ／２の信号を入力して、ＳＷ１とＳＷ２をＯＦＦにして、電圧をＶ
ｎ
に変更して直流信号ＤＣを出力する。或いは、ＳＷ１とＳＷ２のＯＦＦを維持して、電圧をＶ
ｎ
に維持した直流信号ＤＣを信号を出力する。
[0051]　
位相比較器２は、位相の進みがある場合、位相を遅らせるため（ＳＷ２をＯＮにするため）、時刻ｔ４からｔ５まで電圧０（ＧＮＤ）の矩形波信号を出力する。レベルシフタ３は、電圧０の矩形波信号を入力して、ＳＷ２をＯＮにして、電圧をＶＬに変更して直流信号ＤＣを出力する。
[0052]　
図５は、位相比較器２で比較クロック信号ＦＰが基準クロック信号ＦＲよりθだけ位相がずれているのを検出した場合の検出信号波形を示す図である。
[0053]　図５において、横軸は、時間を示す。縦方向は、直流信号ＤＣの電圧、即ち、ＶＣＯ４への入力電圧ｖの電圧レベルを示す。 
[0054]　
Ｔは、基準クロック信号ＦＲの１周期の時間である（Ｔ＝１／ｆｒ）。
[0055]　
Ｖ
ｎ
は、基準となる基準電圧である。Ｖ
ｎ
は、図３と図４のＶ
ｎ
と同じものである。
[0056]　
Ｖ
Ｌ
は、Ｌレベル部分となる低電圧である。Ｖ
Ｌ
は、図３と図４のＶＬであり、Ｖ
Ｌ
は位相を遅らせる信号である。
[0057]　
Ｖ
Ｈ
は、Ｈレベル部分となる高電圧である。Ｖ
Ｈ
は、図３と図４のＶ
Ｈ
であり、Ｖ
Ｈ
は位相を進める信号である。
[0058]　
Ｖ
Ｈ
は凸形、Ｖ
Ｌ
は凹形の矩形波信号を形成している。
[0059]　
図５において、Ｖ
Ｈ
は、１周期の中央（半周期目、即ち、Ｔ／２）から立ち上がり（θ／２π）Ｔの期間だけ高電圧となって、その後、基準電圧に戻っている。
[0060]　
Ｖ
Ｌ
は、１周期の中央（Ｔ／２）から（θ／２π）Ｔの期間だけ前から低電圧となって、その後、１周期の中央（Ｔ／２）で基準電圧に戻っている。
[0061]　図４では、ＶＨとＶＬは、位相のずれた場所と同じ場所に出力されているが、図５のように、位相比較器２がＴ／２を中心にして位相差検出信号ＰＤを出力することにより、Ｔ／２を中心にしてＶＨとＶＬが出力され、１周期Ｔの中で確実に位相の調整をすることができる。 
[0062]　
Ｖ
Ｈ
とＶ
Ｌ
との時間幅は、（θ／２π）Ｔの期間である。即ち、Ｖ
Ｈ
とＶ
Ｌ
との時間幅は、位相差θに比例している。このため、（θ／２π）Ｔの期間だけ発振クロック信号ＣＬの周波数ｆ
０
＋Δｆ、又は、ｆ
０
−Δｆの周波数になり、その結果、発振クロック信号ＣＬの位相は、θに比例した量だけ進まされ、又は、θに比例した量だけ遅らされることになる。
　 
　以上の記載によれば，引用例には，次の発明（以下，「引用発明」という。）が記載されているといえる。 
　 
　入力信号と位相のズレのない出力信号を生成するＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路であって， 
　基準クロック信号を入力する入力端子と， 
　基準クロック信号と比較クロック信号とを入力して基準クロック信号と比較クロック信号との位相を比較し，位相差に応じて３つの電圧レベルを持つ矩形波信号を生成して出力する位相比較器と， 
　位相比較器から出力される矩形波信号を入力して，矩形波信号の電圧レベルをシフトして，この電圧レベルをシフトさせた矩形波信号を出力するレベルシフタと， 
レベルシフタから出力される矩形波信号を入力し，その矩形波信号の電圧レベルに応じた周波数のクロック信号を出力する電圧制御発振器（ＶＣＯ）と， 
　ＶＣＯから出力されるクロック信号をＮ分周（Ｎは自然数）した信号を比較クロック信号として上記位相比較器に帰還する分周器と， 
　発振クロック信号を出力する出力端子と，を備え， 
　定常状態での発振クロック信号ＣＬの周波数の関係は，発振クロック信号ＣＬの周波数をｆ０，基準クロック信号ＦＲの周波数をｆｒ，比較クロック信号ＦＰの周波数をｆｐとすると，ｆ０＝Ｎ×ｆｒ，ｆｒ＝ｆｐであり， 
　前記位相比較器は，基準クロック信号と比較クロック信号との位相の比較を，基準クロック信号の周期毎に実行し， 
　前記位相比較器は，比較クロック信号に位相遅れの位相差がある場合，高電圧レベルの矩形波信号の時間幅を位相差に比例させて高電圧レベルの矩形波信号を生成し，比較クロック信号に位相進みの位相差がある場合，低電圧レベルの矩形波信号の時間幅を位相差に比例させて低電圧レベルの矩形波信号を生成し，位相差なしの場合には，高電圧レベルの矩形波信号と低電圧レベルの矩形波信号とを出力せず基準レベルの信号を出力するものであり， 
　前記位相比較器は，位相の遅れがある場合，位相を進ませるため，電圧Ｖｃｃの矩形波信号を出力し，前記レベルシフタは，電圧Ｖｃｃの矩形波信号を入力して，電圧をＶＨに変更して直流信号ＤＣを出力し， 
　前記位相比較器は，位相が合っている場合，電圧Ｖｃｃ／２の信号を出力し，前記レベルシフタは，電圧Ｖｃｃ／２の信号を入力して，電圧をＶｎに変更して直流信号ＤＣを出力し，或いは，電圧をＶｎに維持した直流信号ＤＣを信号を出力し， 
　前記位相比較器は，位相の進みがある場合，位相を遅らせるため，電圧０（ＧＮＤ）の矩形波信号を出力し，前記レベルシフタは，電圧０の矩形波信号を入力して，電圧をＶＬに変更して直流信号ＤＣを出力し， 
　前記ＶＨは凸形，前記ＶＬは凹形の矩形波信号を形成し， 
　前記ＶＨは，１周期の中央（半周期目，即ち，Ｔ／２。ただし，Ｔは基準クロック信号ＦＲの１周期の時間）から立ち上がり（θ／２π）Ｔ（ただし，θは比較クロック信号ＦＰと基準クロック信号ＦＲとの位相差）の期間だけ高電圧となって，その後，基準電圧Ｖｎに戻り， 
　前記ＶＬは，１周期の中央（Ｔ／２）から（θ／２π）Ｔの期間だけ前から低電圧となって，その後，１周期の中央（Ｔ／２）で基準電圧Ｖｎに戻り， 
　前記ＶＨと前記ＶＬの時間幅（θ／２π）Ｔは位相差θに比例し，（θ／２π）Ｔの期間だけ発振クロック信号ＣＬの周波数ｆ０＋Δｆ，又は，ｆ０−Δｆの周波数になり，その結果，発振クロック信号ＣＬの位相は，θに比例した量だけ進まされ，又は，θに比例した量だけ遅らされることになる， 
ＰＬＬ回路。 
　 
（２）周知例 
　本願の優先日前に発行された実願平３−１０９７６０号（実開平５−５３３３０号）の願書に最初に添付した明細書及び図面の内容を記録したＣＤ−ＲＯＭ（１９９３年（平成５年）７月１３日発行。以下，「周知例」という。）には，図面とともに次の事項が記載（下線は当審が付与。）されている。 
　 
ア　「　　【０００２】 
【従来の技術】 
　図２は、従来のこの種の回路を示すブロック図で、図において、１は基準発振回路、２は位相比較回路、３は低域通過ろ波回路（以下、ＬＰＦと略記する）、４ａは電圧制御発振回路（以下、ＶＣＯと略記する）であり、
このＶＣＯ４ａは、発振回路４０、可変容量ダイオード４１、直流阻止用キャパシタ４２、高周波阻止用インピーダンス４３で構成されている。
　また、８は可変分周回路で、その分周比Ｎは後述するチャネル指定信号により当該チャネルに応じた値に設定される。９は出力端子である。 
　　　【０００３】 
　次に動作について説明する。
出力端子９の周波数Ｆが可変分周回路８により分周されてＦ／Ｎの周波数となり、位相比較回路２で基準発振回路１の出力周波数ｆとの間の位相差が検出され、その大きさに比較した直流電圧が可変容量ダイオード４１の直流バイアス電圧として加える。
　基準発振回路１の出力周波数ｆは、水晶発振子などによって制御された正確な周波数から適当に分周して得る。
可変容量ダイオード４１の静電容量は、そのバイアス電圧によって変化し、この静電容量の変化によって発振周波数Ｆが変化し、
この符号（２）−（３）−（４ａ）−（８）−（２）で示す回路のフィードバック制御ループを位相ロックループ（ＰＬＬ）回路という。」　 
　 
イ　図２は，位相ロックループ（ＰＬＬ）回路のブロック図であり，電圧制御発振回路ＶＣＯ４ａは，発振回路４０、可変容量ダイオード４１、直流阻止用キャパシタ４２、高周波阻止用インピーダンス４３で構成されること，可変容量ダイオード４１は，アノードが接地され，カソードが高周波阻止用インピーダンス４３を介してＬＰＦに接続されるとともに，直流阻止用キャパシタ４２を介して発振回路４０に接続されること，が記載されているといえる。 
　 
　上記記載を技術常識に照らすと次のことがいえる。 
　 
・ＬＰＦから高周波阻止用インピーダンス４３を介して可変容量ダイオード４１に加えられる「直流電圧」は，電圧制御発振回路ＶＣＯ４２ａの発振周波数Ｆを変化させるためのものであるから，「制御信号」といえる。 
　 
・発信回路４０に接続される「可変容量ダイオード４１」及び「直流阻止用キャパシタ４２」は，「リアクタンス回路」を構成しているといえる。 
　 
・「可変容量ダイオード４１」は，ＬＰＦから高周波阻止用インピーダンス４３を介して「直流電圧」が直流バイアス電圧として加えられることで，その静電容量が変化するから，「制御信号に基づくキャパシタンスの可変量を提供する可変容量性素子」といえる。
　 
　以上から，周知例は，次の技術（以下，「周知技術」という。）を開示しているといえる。 
　 
　「制御信号に基づいてキャパシタンスの可変量を提供する可変容量性素子を具備し，該キャパシタンスの可変量を発振回路に接続するリアクタンス回路を備えた電圧制御発振回路」技術。 
　 
２．当審の判断 
（１）対比  
　請求項１に係る発明（以下，「本願第１発明」という。）と引用発明を比較すると，次のことがいえる。 
　 
・引用発明の「ＰＬＬ回路」は，電圧制御発振器から出力される発振クロック信号を出力端子から出力するから，「発振信号を提供する装置」といえる。 
　 
・引用発明の「電圧制御発振器（ＶＣＯ）」が「発振回路」を有することは技術常識である。 
　 
・引用発明において，レベルシフタから出力される「直流信号」は，その電圧レベルによって，電圧制御発振器の周波数を制御しているから，本願発明における「制御信号」に相当する。 
　また，引用発明における「直流信号」の電圧値「Ｖｎ」は，本願発明における「第１信号値」に相当し，引用発明における「直流信号」の電圧値「ＶＨ」（または「ＶＬ」）は，本願発明における「第２信号値」に相当する。 
　また，引用発明における「直流信号」は，（θ／２π）Ｔの期間だけ「ＶＨ」（または「ＶＬ」）となって，その後，基準電圧「Ｖｎ」に戻るものであるから，「第１信号値から第２信号値に一時的に変化」しているといえる。 
　また，引用発明における「直流信号」によって，電圧制御発振器の発振クロック信号の周波数は，（θ／２π）Ｔの期間だけｆ０＋Δｆ（またはｆ０−Δｆ）の周波数になるから，上記「直流信号」は「発振信号の周波数における一時的な変更を引き起こす」といえる。 
　また，引用発明において，上記「直流信号」は，「位相比較器」が基準クロック信号と比較クロック信号との位相差に応じて３つの電圧レベルを持つ矩形波信号を生成して出力し，「レベルシフタ」が位相比較器から出力される該矩形波信号を入力して、矩形波信号の電圧レベルをシフトすることで出力されるから，該「位相比較器」及び「レベルシフタ」は，上記「直流信号」を「第１信号値から第２信号値に一時的に変化させる制御回路」を構成しているといえる。 
　 
・引用発明における「基準クロック信号」は，ＰＬＬ回路によって生成される「発振クロック信号」及び「比較クロック信号」とは異なり，入力端子から入力される信号であるから，「別の信号」であるといえる。 
　また，引用発明における「ＰＬＬ回路」は，「発振クロック信号」を分周した「比較クロック信号」を入力信号である「基準クロック信号」と位相のズレのないようにする，換言すれば，「比較クロック信号」が「基準クロック信号」に追従するように，「発振クロック信号」の周波数及び位相を変化させるループ回路であるから，「ＰＬＬ回路」は，「別の信号の位相及び周波数，位相，周波数を追跡するために，発振信号の位相および周波数，位相，周波数を調整」する「トラッキングループ」であるといえる。 
　 
・引用発明における「直流信号」は，基準クロック信号と比較クロック信号に位相のズレがある場合に，位相差θに比例した時間幅（θ／２π）Ｔの間だけ，電圧がＶＨ（またはＶＬ）になる凸形（または凹形）の矩形波信号であり，該時間幅（θ／２π）Ｔは，「直流信号」の凸部（または凹部）の大きさであるといえる。 
　また，引用発明において，上記矩形波信号の「直流信号」により，電圧制御発振器は，（θ／２π）Ｔの期間だけ，すなわち，「直流信号」の凸部（または凹部）の大きさの分だけ，発振クロック信号の周波数がｆ０＋Δｆ（またはｆ０−Δｆ）になり，その結果，発振クロック信号の位相が，位相差θに比例した量だけ進まさせ（または，遅らさせ）ることになるから，上記「直流信号」は，その「大きさによって発振信号の位相をスキューするため」の「制御信号」であるといえる。 
　また，引用発明において，上記「直流信号」の電圧がＶＨまたはＶＬである時間幅（θ／２π）Ｔは，「基準クロック信号」と「比較クロック信号」がそれぞれ同じ位相（例えば，ゼロ）になるタイミングの時間差であるから，該時間幅（θ／２π）Ｔが「比較クロック信号」の１周期の期間より短いことは明らかである。 
　したがって，引用発明における「位相比較器」及び「レベルシフタ」は，「大きさによって発振信号の位相をスキューするために比較クロック信号の期間内で制御信号を一時的に変化させる制御回路」を構成しているといえる。 
　 
　以上から，本願第１発明と引用発明は，以下の点で相違し，その余の点で一致する。 
　 
［相違点１］ 
　本願第１発明は，「制御信号に基づいて、キャパシタンス、インダクタンス、またはキャパシタンスおよびインダクタンスの可変量を前記発振回路に接続するリアクタンス回路」であって，「前記リアクタンス回路は、前記制御信号に基づくキャパシタンスの前記可変量を提供する可変容量性素子、前記制御信号に基づくインダクタンスの前記可変量を提供する可変誘導性素子、または、前記制御信号に基づくキャパシタンスおよびインダクタンスの前記可変量を提供する可変容量性および誘導性素子を具備」する「リアクタンス回路」を備えるのに対し，引用発明には，そのような「リアクタンス回路」を備えることについて明示がない点。 
［相違点２］ 
　本願第１発明は，「発振信号の期間内で制御信号を一時的に変化させる」のに対し，引用発明は，「比較クロック信号の期間内で制御信号を一時的に変化させる」点。 
　 
（２）判断 
相違点１について
　引用発明は，「制御信号」に基づいて「電圧制御発振器」の発振信号の周波数を変更するものである。 
　そして，「制御信号に基づいてキャパシタンスの可変量を提供する可変容量性素子を具備し，該キャパシタンスの可変量を発振回路に接続するリアクタンス回路を備えた電圧制御発振回路」は，周知技術である。 
　また，発振回路において，発振回路のキャパシタンスを変化させてもインダクタンスを変化させても，発振周波数の変化を生じさせることが可能なことは，技術常識である。 
　これらのことは，引用発明に周知技術を適用して，相違点１のように構成することが，当業者が適宜なし得たことを意味する。 
　 
相違点２について
　上記相違点２は，引用発明が，「発振クロック信号」を分周器によって分周した「比較クロック信号」を，位相比較器において「基準クロック信号」（別の信号）と比較していることに起因するものであり，引用発明における「比較クロック信号の期間内で制御信号を一時的に変化させる」ことと，本願第１発明における「比較クロック信号の期間内で制御信号を一時的に変化させる」こととに，実質的な相違点はない。 
　 
（３）まとめ 
　以上のとおりであるから，本願第１発明は，引用発明及び周知技術に基づいて，当業者が容易に発明できたものである。 
　 
○
請求項１４，２７，４０に係る発明について
　請求項１４，２７，４０に係る発明は，上記「請求項１に係る発明について」に述べたと同様であり，引用発明及び周知技術に基づいて，当業者が容易に発明することができたものである。 
　 
○
請求項２〜５，８，１５〜１８，２１，２８〜３１，３４に係る発明について
　請求項２〜５，８，１５〜１８，２１，２８〜３１，３４の記載により特定される事項は，引用例に記載された事項であり，当該請求項に係る発明は，引用発明及び周知技術に基づいて，当業者が容易に想起し得たことである。 
　 
○
請求項６，７，９〜１３，１９，２０，２２〜２６，３２，３３，３５〜３９，４１〜４３に係る発明について
　請求項６，７，９〜１３，１９，２０，２２〜２６，３２，３３，３５〜３９，４１〜４３の記載により特定される事項は，当業者が適宜なしうる事項に過ぎない。 
　 
　 
　　　引用文献等一覧 
　 
１．国際公開第２００５／１１２２６５号 
２．実願平３−１０９７６０号（実開平５−５３３３０号）の願書に最初に添付した明細書及び図面の内容を記録したＣＤ−ＲＯＭ 
第３　意見書(２)の内容
　請求人が提出した意見書(２)(平成２６年１０月７日付け)の内容は，次のとおりである(下線は請求人が付与)。
【意見の内容】
［１］審判長殿は、
　　国際公開第２００５／１１２２６５号（引用例）
　　実願平３−１０９７６０（周知例）
を引用し、本願請求項１〜４３に係る発明は、引用例及び周知例に記載された発明に基づき、その出願前に当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない、と認定されました。
　これに対し、出願人は別途提出の手続補正書により特許請求の範囲の記載を補正すると共に以下の通り意見を申し述べます。
［２］本願の特許請求の範囲に記載されている発明は、別途提出の手続補正書の通りです。
　今回の補正の前後における、請求項の対応関係は以下の通りです。
　　請求項１：旧請求項１＋補正事項に対応
　　請求項２〜１３：旧請求項２〜１３に対応
　　請求項１４：旧請求項１４＋補正事項に対応
　　請求項１５〜２６：旧請求項１５〜２６に対応
　　請求項２７：旧請求項２７＋補正事項に対応
　　請求項２８〜３９：旧請求項２８〜３９に対応
　　請求項４０：旧請求項４０＋補正事項に対応
　　請求項４１：旧請求項４１＋補正事項に対応
　　請求項４２：旧請求項４２＋補正事項に対応
　　請求項４３：旧請求項４３＋補正事項に対応
各独立請求項における補正事項は、「
パルスストリームのそれぞれの位相情報をエントリとして記憶するルックアップテーブルをさらに具備し、前記パルスストリームのうちの任意の１つからパルスを受信することを決定する場合はいつでも、前記エントリのうちの１つにアクセスする
　今回の補正は、本願の願書に最初に添付した明細書、特許請求の範囲または図面に記載した事項の範囲内においてするものであり、特許法第１７条の２第３項に規定される要件を満たします。
　今回の補正は、本願の発明の特別な技術的特徴を変更するものではありませんから、特許法第１７条の２第４項に規定される要件を満たします。
　今回の特許請求の範囲の補正並びに本意見書によって、以下に説明するように本願に対する拒絶理由は全て解消されるものと思料します。
［３］審判長殿は、「本願第１発明と引用発明は、以下の点で相違し、（中略）
［相違点１］
　本願第１発明は，「制御信号に基づいて、キャパシタンス、インダクタンス、またはキャパシタンスおよびインダクタンスの可変量を前記発振回路に接続するリアクタンス回路
」であって，「前記リアクタンス回路は、前記制御信号に基づくキャパシタンスの前記可変量を提供する可変容量性素子、前記制御信号に基づくインダクタンスの前記可変量を提供する可変誘導性素子、または、前記制御信号に基づくキャパシタンスおよびインダクタンスの前記可変量を提供する可変容量性および誘導性素子を具備」する「リアクタンス回路」を備えるのに対し，引用発明には，そのような「リアクタンス回路」を備えることについて明示がない点。
［相違点２］
　本願第１発明は，「発振信号の期間内で制御信号を一時的に変化させる」のに対し，引用発明は，「比較クロック信号の期間内で制御信号を一時的に変化させる」点。
（中略）
相違点１について　
　引用発明は，「制御信号」に基づいて「電圧制御発振器」の発振信号の周波数を変更するものである。
　そして，「制御信号に基づいてキャパシタンスの可変量を提供する可変容量性素子を具備し，該キャパシタンスの可変量を発振回路に接続するリアクタンス回路を備えた電圧制御発振回路」は，周知技術である。
　また，発振回路において，発振回路のキャパシタンスを変化させてもインダクタンスを変化させても，発振周波数の変化を生じさせることが可能なことは，技術常識である。
　これらのことは，引用発明に周知技術を適用して，相違点１のように構成することが，当業者が適宜なし得たことを意味する。
相違点２について　
　上記相違点２は，引用発明が，「発振クロック信号」を分周器によって分周した「比較クロック信号」を，位相比較器において「基準クロック信号」（別の信号）と比較していることに起因するものであり，引用発明における「比較クロック信号の期間内で制御信号を一時的に変化させる」ことと，本願第１発明における「比較クロック信号の期間内で制御信号を一時的に変化させる」こととに，実質的な相違点はない。」と指摘されました。
　このご指摘については、上記補正事項により解消されたものと思料します。具体的には、引用例及び周知例には、「超広帯域パルス」を考慮した構成は開示されておりません。
［４］本願の拒絶理由は特許請求の範囲の補正並びに本意見書により全て解消されたものと思料します。従いまして、本願に対して再度御審査の上、特許審決を賜りたくお願いする次第です。
第４　引用発明等
１．引用発明
　当審から通知した「拒絶理由(２)」において引用した「国際公開第２００５／１１２２６５号（２００５年（平成１７年）１１月２４日国際公開。以下，「引用例」という。）の記載事項は，上記「第２」における「拒絶理由(２)」の「○
請求項１に係る発明について
　そして，引用例の記載によれば，次の発明(以下「引用発明」という。)が記載されているといえる(上記「第２」における「拒絶理由(２)」の「○
請求項１に係る発明について
　入力信号と位相のズレのない出力信号を生成するＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路であって， 
　基準クロック信号を入力する入力端子と， 
　基準クロック信号と比較クロック信号とを入力して基準クロック信号と比較クロック信号との位相を比較し，位相差に応じて３つの電圧レベルを持つ矩形波信号を生成して出力する位相比較器と， 
　位相比較器から出力される矩形波信号を入力して，矩形波信号の電圧レベルをシフトして，この電圧レベルをシフトさせた矩形波信号を出力するレベルシフタと， 
レベルシフタから出力される矩形波信号を入力し，その矩形波信号の電圧レベルに応じた周波数のクロック信号を出力する電圧制御発振器（ＶＣＯ）と，
　ＶＣＯから出力されるクロック信号をＮ分周（Ｎは自然数）した信号を比較クロック信号として上記位相比較器に帰還する分周器と， 
　発振クロック信号を出力する出力端子と，を備え， 
　定常状態での発振クロック信号ＣＬの周波数の関係は，発振クロック信号ＣＬの周波数をｆ０，基準クロック信号ＦＲの周波数をｆｒ，比較クロック信号ＦＰの周波数をｆｐとすると，ｆ０＝Ｎ×ｆｒ，ｆｒ＝ｆｐであり， 
　前記位相比較器は，基準クロック信号と比較クロック信号との位相の比較を，基準クロック信号の周期毎に実行し， 
　前記位相比較器は，比較クロック信号に位相遅れの位相差がある場合，高電圧レベルの矩形波信号の時間幅を位相差に比例させて高電圧レベルの矩形波信号を生成し，比較クロック信号に位相進みの位相差がある場合，低電圧レベルの矩形波信号の時間幅を位相差に比例させて低電圧レベルの矩形波信号を生成し，位相差なしの場合には，高電圧レベルの矩形波信号と低電圧レベルの矩形波信号とを出力せず基準レベルの信号を出力するものであり，
　前記位相比較器は，位相の遅れがある場合，位相を進ませるため，電圧Ｖｃｃの矩形波信号を出力し，前記レベルシフタは，電圧Ｖｃｃの矩形波信号を入力して，電圧をＶＨに変更して直流信号ＤＣを出力し， 
　前記位相比較器は，位相が合っている場合，電圧Ｖｃｃ／２の信号を出力し，前記レベルシフタは，電圧Ｖｃｃ／２の信号を入力して，電圧をＶｎに変更して直流信号ＤＣを出力し，或いは，電圧をＶｎに維持した直流信号ＤＣを信号を出力し， 
　前記位相比較器は，位相の進みがある場合，位相を遅らせるため，電圧０（ＧＮＤ）の矩形波信号を出力し，前記レベルシフタは，電圧０の矩形波信号を入力して，電圧をＶＬに変更して直流信号ＤＣを出力し，
　前記ＶＨは凸形，前記ＶＬは凹形の矩形波信号を形成し，
　前記ＶＨは，１周期の中央（半周期目，即ち，Ｔ／２。ただし，Ｔは基準クロック信号ＦＲの１周期の時間）から立ち上がり（θ／２π）Ｔ（ただし，θは比較クロック信号ＦＰと基準クロック信号ＦＲとの位相差）の期間だけ高電圧となって，その後，基準電圧Ｖｎに戻り，
　前記ＶＬは，１周期の中央（Ｔ／２）から（θ／２π）Ｔの期間だけ前から低電圧となって，その後，１周期の中央（Ｔ／２）で基準電圧Ｖｎに戻り，
　前記ＶＨと前記ＶＬの時間幅（θ／２π）Ｔは位相差θに比例し，（θ／２π）Ｔの期間だけ発振クロック信号ＣＬの周波数ｆ０＋Δｆ，又は，ｆ０−Δｆの周波数になり，その結果，発振クロック信号ＣＬの位相は，θに比例した量だけ進まされ，又は，θに比例した量だけ遅らされることになる，
ＰＬＬ回路。
２．周知技術
(１)　周知技術１
　当審から通知した「拒絶理由(２)」において引用した「実願平３−１０９７６０号(実開平５−５３３３０号)の願書に最初に添付した明細書及び図面の内容を記録したＣＤ−ＲＯＭ(１９９３年(平成５年)７月１３日発行。以下「周知例１」という。）」の記載事項は，上記「第２」における「拒絶理由(２)」の「○
請求項１に係る発明について
　そして，周知例１における記載事項は，次の技術(以下「周知技術１」という。)が周知であることを裏付けるものであるといえる。
「制御信号に基づいてキャパシタンスの可変量を提供する可変容量性素子を具備し，該キャパシタンスの可変量を発振回路に接続するリアクタンス回路を備えた電圧制御発振回路」技術。
(２)　周知技術２
　本件出願の優先権主張日前に頒布された「特表２００５−５２３６４９号公報」(平成１７年(２００５年)８月４日公表。以下「周知例２」という。)には図面とともに次の事項が記載されている。
ア　【請求項１】
　受信信号が送信される複数のチャネルのうちの所定のチャネルに、受信機内の復調器（４０）が効率的にロックできるようにする方法であって、
　受信機において、各チャネルに対応するそれぞれの搬送波トラッキング・ループ周波数のオフセットを決定するステップと、
　前記搬送波トラッキング・ループ周波数オフセットの各々を第１のオフセットとして記憶するステップと、
　前記受信機において、各チャネルに対応するそれぞれのシンボル・タイミング再生周波数のオフセットを決定するステップと、
　前記シンボル・タイミング再生周波数オフセットの各々を第２のオフセットとして記憶するステップと、
　所定のチャネルに対応する前記第１および第２のオフセットを再生するステップと、から成り、前記復調器（４０）は、前記再生されたオフセットを使用して、前記所定のチャネルの捕捉を開始する、前記方法。
イ　【技術分野】【０００１】
　本発明は、
送信された信号にディジタル・テレビジョン受信機を容易に同調させる方法および装置に関する
ウ　【背景技術】【０００２】
　地上波ディジタルＴＶシステムは、受信機に信号を送信する際、幾つかの問題を解決しなければならない。米国では、ディジタル・テレビジョン標準（規格）として８レベルの残留側波帯（８−ＶＳＢ）変調を使用するＡＴＳＣ（Ａｄｖａｎｃｅｄ  Ｔｅｌｅｖｉｓｉｏｎ  Ｓｙｓｔｅｍ：次世代テレビジョン方式）を採用している。
通常、シンボル（ｓｙｍｂｏｌ：符号）の形式でディジタル情報を含んでいるこのような被変調信号からデータを再生するためには、受信機において、３つの機能、即ちシンボル同期のためのタイミング再生、搬送波再生（ベースバンドへの周波数復調）、およびチャネル等化を必要とする
【０００３】
　シンボルおよび搬送周波数は、何れも送信標準・規格で指定されている。しかしながら、送信機と受信機の両方において、ハードウェアのパラメータが変動するので、実際の搬送周波数およびシンボルのタイミングは、指定された値から変化する。
実際の搬送周波数およびシンボルのタイミングと指定された搬送周波数およびシンボルのタイミングとの間の差は、「オフセット（ｏｆｆｓｅｔ）」と呼ばれる。新しいチャネルに同調すると、搬送周波数とシンボルのタイミングのオフセットの存在を検出しなければならず、且つ受信機の残留側波帯（ＶＳＢ）復調回路を、実際の搬送波とシンボルの周波数を受信するように適合させなければならない
エ　【発明の開示】
【０００８】
（発明の概要）
　
或るチャネルに同調したとき、このチャネルの搬送波トラッキング・ループ（ＣＴＬ）オフセットおよびシンボル・タイミング再生（ＳＴＲ）オフセットのロックされた値は、最後に（前回）同調したときにロックされたチャネルのオフセット値と同じかまたは近似している可能性が高い
チャネルがロックされたときに、ＣＴＬとＳＴＲのオフセットを表すデータを記憶する。記憶されたオフセットは、そのチャネルを再び捕捉しようとするときの開始点として利用される。ＣＴＬおよびＳＴＲ積分器は、記憶されたオフセット値から新しいＣＴＬ／ＳＴＲオフセット値への移行が少なくなるので、ＣＴＬとＳＴＲの捕捉に要する時間が短縮される
【０００９】
　本発明の原理により、残留側波帯（ＶＳＢ）復調器が、
或るチャネルにロックされたとき、搬送波トラッキング・ループ（ＣＴＬ）およびシンボル・タイミング再生（ＳＴＲ）のオフセットは、各チャネル用のＥＥＰＲＯＭ内に記憶される。これらの記憶されたＣＴＬ／ＳＴＲのオフセットはＥＥＰＲＯＭから読み出され、チャネルの捕捉時間を速めるために、その後の同調のための同調パラメータとして使用される
【００１０】
　従って、本発明の好ましい方法により、テレビジョン受信機内の残留側波帯（ＶＳＢ）復調器は、受信したテレビジョン信号が送信されたチャネルに効率的にロックするようにイネーブル（作動）される。本発明の方法は、
テレビジョン受信機において、各チャネルについて、それぞれの搬送波トラッキング・ループのオフセットを決定するステップと、このようなオフセットの各々を第１のオフセットとして記憶するステップと、を含んでいる
それぞれのＳＴＲ（Ｓｙｍｂｏｌ  Ｔｉｍｉｎｇ  Ｒｅｃｏｖｅｒｙ：シンボル・タイミング再生）のオフセットも、各チャネルについてテレビジョン受信機内で決定される。これらのＳＴＲオフセットの各々は、第２のオフセットとして記憶される。各チャネルについての第１と第２のオフセットは、同調コマンドで希望されるように、記憶手段から読み出され、所定のチャネルの捕捉を開始するために、復調器はこの再生されたオフセットを利用することができる
【００１１】
　本発明の原理を組み込んだ好ましい方法により、
ＣＴＲ（搬送波トラッキング・ループ）のオフセットは、複数の第１のＥＥＰＲＯＭに記憶され、これら第１のＥＥＰＲＯＭの各々は、それぞれ異なるテレビジョン・チャネルに対応する
ＳＴＲ（シンボル・タイミング再生）のオフセットは、複数の第２のＥＥＰＲＯＭに記憶され、これら第２のＥＥＰＲＯＭの各々はそれぞれ異なるテレビジョン・チャネルに対応する
各チャネルの第１および第２の各ＥＥＰＲＯＭからのオフセットは、同調コマンドによる希望に応答して再生され、復調器は再生されたオフセットを、所定のチャネルを捕捉する際の開始（出発）点として使用する
【００１２】
　本発明の原理を組み込んだ更なる好ましい方法により、受信機において、各チャネルをそれぞれの送信チャネルにロック（固定）し、且つそのようにロックされたチャネルについて搬送波トラッキング・ループ（ＣＴＲ）のオフセットに注目することにより、ＣＴＲのオフセットが決定される。
【００１３】
　同様に、好ましい実施例は、受信機において、各チャネルをそれぞれの送信チャネルにロックし、且つロックされたチャネルについてシンボル・タイミング再生のオフセットに注目することにより、ＳＴＲのオフセットを決定するステップを含んでいる。
オ　【００１６】
　図１に関して、地上波放送アナログ入力（ＨＤＴＶ：高精細度テレビジョン）信号は、アンテナ（図示せず）で受信され、無線周波数（ＲＦ）同調回路と中間周波（ＩＦ）プロセッサを含むネットワーク２０に入力される。ＩＦプロセッサは、二重変換チューナを含み、ＩＦ帯域出力信号を公称固定ＩＦ搬送周波数で発生する。上述したように、実際のＩＦ搬送周波数は、公称周波数からオフセットされている（ずれている）。ネットワーク２０には、自動利得制御（ＡＧＣ）回路も含まれる。
【００１７】
　受信した信号は、搬送波抑圧８−ＶＳＢ被変調信号であって、米国で採用された次世代テレビジョン標準委員会（ＡＴＳＣ）のテレビジョン・ディジタル標準（１９９５年９月１６日付）で提案されている。このような残留側波帯（ＶＳＢ）信号は、受信機で再生される量子化データを１つの軸だけが含んでいる、１次元のデータ・シンボルの配置で表される。
【００１８】
　送信される８−ＶＳＢ信号の場合、ディジタル情報は、位相で送信されるのではなく、もっぱら振幅（ＲＦ包絡線の）で送信される。その８レベルの送信された信号は、Ｉチャネル（ｉｎ−ｐｈａｓｅ：同相）情報をサンプリングすることにより再生させる。Ｑチャネルへの依存は排除されており、８−ＶＳＢ受信機は、Ｉチャネルを処理するだけでよいので、受信機の異なる段（ステージ）で必要とされるディジタル信号処理回路の数は、半減される。この結果、受信機の設計において簡素性とコストの節約が増大することは明らかである。
【００１９】
　上述したように、ネットワーク２０の出力は、ＩＦ通過帯域の出力信号である。
この信号は、アナログ／ディジタル変換器（ＡＤＣ）３０に加えられ、ＡＤＣ３０は、オーバサンプル（ｏｖｅｒｓａｍｐｌｅ）されたディジタル・データストリームを発生する
【００２０】
　
アナログ／ディジタル変換器（ＡＤＣ）３０からのデータストリームは、このデータストリームをネットワーク４０に加えることにより、ベースバンドに復調される。ネットワーク４０は、オール・ディジタル復調器であって、ＣＴＬ（搬送波トラッキング・ループ）ネットワークを有する。ＣＴＬネットワーク４０は、この機能を実行するために、受信したＶＳＢデータストリーム内の小さい基準パイロット搬送波にロック（固定）するオール・ディジタルＰＬＬ（位相ロック・ループ）を利用する
【００２１】
　アナログ／ディジタル変換器（ＡＤＣ）ネットワーク３０および復調器４０に関連して、セグメント同期およびシンボル・クロック再生ネットワーク６０がある。ネットワーク６０は、各セグメントにおける反復的セグメント同期シーケンスを検出し、ランダム・データから分離する。また、ネットワーク６０は、サンプリング・クロック信号とセグメント同期シーケンスの時間位置との間の位相差を検出する位相検出器と、シンボル周波数を追従する積分器として動作するループ・フィルタと、積分器の出力に応答して周波数が制御されるサンプリング・クロックを発生する数値制御発振器と、を含んでいる。上述したように、このようなディジタルＰＬＬの設計と実施は当業者によく知られているので、これ以上説明しない。このようにして、セグメント同期成分の時間位置を利用して、適正に位相調整された２１．５２ＭＨｚのクロックを再生させ、この２１．５２ＭＨｚのクロックを使用して、ＡＤＣ３０によるデータストリーム・シンボルのサンプリングを制御する。
【００２２】
　回路６０が、受信したチャネルにおけるシンボルにロックを捕捉すると、受信機のクロックは送信機のクロックと同期して、サンプル・クロックは、アナログ／ディジタル変換器（ＡＤＣ）３０（および受信機内の他の回路、図面を簡略化するために図示しない）にフィードバックされる。これが行われると、ＶＳＢ受信機は、適正なチャネルに同調され、受信機は、適正に機能できる。
【００２３】
　前述のように、
ＣＴＬ（搬送波トラッキング・ループ）とＳＴＲ（シンボル・タイミング再生）ループの開始点（出発点）が、新しくロックされた周波数から遠く離れていると、ＶＳＢ復調回路４０が或るチャネルにロックを捕捉するのに長時間を要する
【００２４】
　本発明によれば、
この捕捉時間は、かなり短縮される。図２は、機能的ブロック図であり、ディジタル復調器／搬送波再生回路４０の一部として配置される複数（Ｎ）の搬送波トラッキング・ループ（ＣＴＬ）ＥＥＰＲＯＭ  １−Ｎ（４２、４４、４６）を示す。一般に、或るチャネルがロックされると、ロックされたＣＴＬのオフセットを表す値は、そのチャネルに対応するＥＥＰＲＯＭメモリ内に記憶され、そのチャネルが次に選択されて同調されると、以前記憶されたオフセット値は、ＣＴＬによる搬送波捕捉の開始点として使用される
【００２５】
　図２で、入力端子ＣＩＮは、搬送波トラッキング・ループ（ＣＴＬ）４０における現在のＣＴＬオフセット値の源（図示せず）に結合される。ＣＩＮ端子は、複数のＣＴＬ  ＥＥＰＲＯＭ（４２、４４、４６）のそれぞれの入力端子に共通に結合される。ＣＴＬ  ＥＥＰＲＯＭ（４２、４４、４６）の各出力端子は出力端子ＣＯＵＴに共通に結合される。出力端子ＣＯＵＴは、ＣＴＬのオフセットを出力端子ＣＯＵＴにおける値に設定できるＣＴＬ４０内の回路（図示せず）に結合される。制御信号（ｔ１、ｔ２、ｔｎ）は、ＣＴＬ  ＥＥＰＲＯＭ（４２、４４，４６）の対応する制御入力端子に結合され、対応するＣＴＬ  ＥＥＰＲＯＭ（４２、４４、４６）の動作を制御する。
【００２６】
　本発明によれば、
受信機が特定のチャネル（例えば、チャネル１）にロックされると、チャネル１のＣＴＬオフセット値は、入力端子ＣＩＮで受信され、制御信号ｔ１に応答してチャネル１に対応するＣＴＬ  ＥＥＰＲＯＭ  １（４２）に記憶される
同様に、受信機が、第２のチャネル（例えば、チャネル２のような）にロックされると、チャネル２のＣＴＬオフセット値（入力端子ＣＩＮからの）は、制御信号ｔ２に応答してチャネル２に対応するＣＴＬ  ＥＥＰＲＯＭ  ２（４４）に記憶される
【００２７】
　
同様に、セグメント同期およびシンボル・タイミング再生（ＳＴＲ）回路６０には、図３に示す記憶要素ＳＴＲ  ＥＥＰＲＯＭ  １−Ｎ（６２、６４、６６）が含まれる
受信機において各チャネルがロックされると、シンボル周波数のオフセットを表す値は、そのチャネルに対応するＳＴＲ  ＥＥＰＲＯＭ（６２、６４、６６）内に記憶される。この値は、読み出されて、そのチャネルが次に選択され同調されるときに、シンボル・タイミング・オフセットの開始点として
利用される
【００２８】
　図３は、図２と同様である。入力端子ＳＩＮは、シンボル・タイミング再生（ＳＴＲ）６０における現在のシンボル・タイミングのオフセット値の源（図示せず）に結合される。これはＳＴＲ６０における数値制御発振器に供給される値か、またはシンボル・タイミングのオフセットを表す他の値である。端子ＳＩＮは、複数のＳＴＲ  ＥＥＰＲＯＭ（６２、６４、６６）のそれぞれの入力端子に共通に結合される。ＳＴＲ  ＥＥＰＲＯＭ（６２、６４、６６）の各出力端子は出力端子ＳＯＵＴに共通に結合される。出力端子ＳＯＵＴは、ＳＴＲのオフセット値を出力端子ＳＯＵＴにおける値に設定できるＳＴＲ６０内の回路（図示せず）に結合される。制御信号ｔ１、ｔ２、ｔｎ（これは図２に示す制御信号と同じ）は、ＳＴＲ  ＥＥＰＲＯＭ（６２、６４、６６）の対応する制御入力端子に結合され、対応するＳＴＲ  ＥＥＰＲＯＭ（６２、６４、６６）の動作を制御する。上述したＣＴＬ４０と同様に、或るチャネルがロックされると、入力端子ＳＩＮにおける現在のシンボル・タイミングのオフセット値は、制御信号ｔ１、ｔ２、ｔｎに応答してそのチャネルに対応するＳＴＲ  ＥＥＰＲＯＭ（６２、６４、６６）内に記憶される。
【００２９】
　更に、本発明の原理により、受信機を新しいチャネルに同調させるとき、受信機はそれぞれの制御信号ｔ１−ｔｎをＣＴＬとＳＴＲのＥＥＰＲＯＭ（４２、４４、４６）および（６２、６４、６６）に供給する。同調されるチャネルに対応するＣＴＬおよびＳＴＲのＥＥＰＲＯＭ（４２、４４、４６および６２、６４、６６）に供給されるこの制御信号はそのＥＥＰＲＯＭを、以前記憶されたＣＴＬのオフセットとＳＴＲのオフセットをそれぞれ再生し、且つその再生された値をそれぞれの端子ＣＯＵＴおよびＳＯＵＴに供給するように調整する。このようにして受信機は、そのチャネルについて以前記憶されたＣＴＬのオフセットを復調器４０に搬送する。復調器４０は、その再生されたＣＴＬのオフセット値を搬送周波数のオフセットの開始点として利用することができ、そのチャネルについて以前記憶されたＳＴＲのオフセット値をシンボル・クロック再生回路６０に搬送する。次に再生回路６０はその再生されたＳＴＲオフセット値をシンボル・タイミング・オフセットのスタートとして使用できる。次に受信機は、受信機が同調しようとするチャネルの捕捉（ａｃｑｕｉｓｉｔｉｏｎ）を開始する。
【００３０】
　
ＣＴＬ（搬送波トラッキング・ループ）およびＳＴＲ（シンボル・タイミング再生）のオフセットは、最後に（前回）チャネルがロックされたとき、その各チャネルに対応するＥＥＰＲＯＭ内に記憶されたので、これらの記憶された値を、その後それらのチャネルに同調するための最初のオフセットとして利用して、チャネルの捕捉時間を高速化できる
【００３１】
　ＥＥＰＲＯＭは、電源を切られてもその中に記憶したデータを保持する不揮発性メモリであることを、当業者は理解する。従って、ＣＴＬ  ＥＥＰＲＰＯＭ（４２−４６）およびＳＴＲ−ＥＥＰＲＯＭ（６２−６６）に記憶された情報は、受信機が、スイッチ・オフにされたり、または停電になっても、このシステム内に記憶されている。ＥＥＰＲＯＭは、不揮発性メモリとして図示されているが、あらゆるタイプの不揮発性メモリ（現在知られているか、または将来開発される）、バッテリで働くＲＡＭ、ディスク、テープまたはコアのような磁気記憶装置などが使用できることを当業者は理解するであろう。
【００３２】
　更に、
当業者は、ＥＥＰＲＯＭ（４２、４４、４６および６２、６４、６６）は、物理的に分離されている必要はなく、単一のＥＥＰＲＯＭ内におけるそれぞれのロケーション（記憶位置）である
この場合、別個の制御信号（ｔ１、ｔ２、…ｔｎ）に対応するアドレス回路（既知の設計の）を使用し、チャネルがロックされたとき、そのチャネルに対応するＥＥＰＲＯＭのロケーション内にそのチャネルのＣＴＬおよびＳＴＲのオフセット値を記憶し、そのチャネルが新たに選択されると、関連するロケーションからその値を再生できる
カ　【００３５】
　本発明は、特定の方法と装置、およびＥＥＰＲＯＭを記憶メディア(媒体)として使用するような特定の実例に関して説明した。
特に、本発明は、テレビジョン信号が送信される複数のチャネルのうちの希望チャネルを受信するテレビジョン受信機に関連して説明した。しかしながら、本発明の原理は、特許請求の範囲で限定される本発明の精神と範囲から離脱することなく、他の方法と構成においても具体化されることは明らかである
キ　上記アないしカの記載によれば，要するに，周知例２には，次の技術的事項(以下「周知例２記載技術」という。)が記載されているといるといえる。
「送信された信号にディジタル・テレビジョン受信機を容易に同調させる方法及び装置に関し，
　受信機において、各チャネルに対応するそれぞれの搬送波トラッキング・ループ周波数のオフセットを決定し，
　前記搬送波トラッキング・ループ周波数オフセットの各々を第１のオフセットとしてＣＴＬ−ＥＥＰＲＯＭ(４２，４４，４６)に記憶し，
　前記受信機において，各チャネルに対応するそれぞれのシンボル・タイミング再生周波数のオフセットを決定し，
　前記シンボル・タイミング再生周波数オフセットの各々を第２のオフセットとしてＳＴＲ−ＥＥＰＲＯＭ(６２，６４，６６)に記憶し，
　所定のチャネルに対応する前記第１および第２のオフセットを再生し，
　復調器（４０）は，前記再生されたオフセットを使用して，前記所定のチャネルの捕捉を開始し，
　ＥＥＰＲＯＭ(４２，４４，４６および６２，６４，６６)は，物理的に分離されている必要はなく，単一のＥＥＰＲＯＭ内におけるそれぞれのロケーション(記憶位置)であるか，または，もし必要なら，複数のマルチロケーションＥＥＰＲＯＭであり，この場合，別個の制御信号(ｔ１，ｔ２，…ｔｎ)に対応するアドレス回路(既知の設計の)を使用し，チャネルがロックされたとき，そのチャネルに対応するＥＥＰＲＯＭのロケーション内にそのチャネルのＣＴＬおよびＳＴＲのオフセット値を記憶し，そのチャネルが新たに選択されると，関連するロケーションからその値を再生できる」技術。
　周知例２記載技術は，技術常識に照らせば，次の事項を示しているといえる。
[１]　周知例２の記載(上記「オ」の【００１９】，【００２０】参照。)によれば，周知例２記載技術における「搬送波トラッキングループ(ＣＴＬ)」は，オール・ディジタルＰＬＬ(位相ロック・ループ)を，「データストリーム」内の「基準パイロット搬送波」のロックに利用しようとするものである。
　また，当該「データストリーム」は，オーバサンプルされたディジタル・データストリームである。
　これらのことは，該「データストリーム」が「パルスストリーム信号」といえることを示している。
[２]　周知例２記載技術における「各チャネルに対応するそれぞれの搬送波トラッキング・ループ周波数」の「オフセット」が，「実際の搬送周波数と指定された搬送周波数との間の差」を意味することは明らかである。
　ここで，上記のごとき「周波数と周波数との間の差」が「位相差」と呼ばれることは例をあげるまでもなく周知である。
　このことは，当該「オフセット」が，「実際の搬送周波数と指定された搬送周波数との間」の「位相差」といえることを示している。
　そうすると，当該「位相差」が「ＣＴＬ−ＥＥＰＲＯＭ(４２，４４，４６)」に「位相情報」として記憶される，すなわち「位相情報」をエントリとして記憶することは明白である。
[３]　上記[２]に同じく「各チャネルに対応するそれぞれのシンボル・タイミング再生周波数」の「オフセット」が，「実際のシンボルのタイミングと指定されたシンボルのタイミングとの間の差」を意味することは明らかである。
　このことは，当該「オフセット」が，「実際のシンボルのタイミングと指定されたシンボルのタイミングとの間」の「位相差」といえることを示している。
　そうすると，当該「位相差」が「ＳＴＲ−ＥＥＰＲＯＭ(６２，６４，６６)」に「位相情報」として記憶される，すなわち「位相情報」をエントリとして記憶することは明白である。
[４]　周知例２記載技術における「ＣＴＬ−ＥＥＰＲＯＭ」及び「ＳＴＲ−ＥＰＲＯＭ」それぞれには，上記[２]及び[３]にも述べたとおり，「位相情報」が記憶される。
　そして，当該「位相情報」は，「受信機」において「チャネル」を決定する場合はいつでも，「ＣＴＬ−ＥＥＰＲＯＭ」あるいは「ＳＴＲ−ＥＰＲＯＭ」に記憶されたものの内の１つとしてアクセスされるものである。
　このことは，「ＣＴＬ−ＥＥＰＲＯＭ」あるいは「ＳＴＲ−ＥＰＲＯＭ」は，いずれも「チャネル」を基に「参照」，「ルックアップ(look up)」され「位相情報」を提供する「表」，つまり「テーブル」として機能することを示している。
　つまり，該「ＣＴＬ−ＥＥＰＲＯＭ」あるいは「ＳＴＲ−ＥＰＲＯＭ」は，いずれも「ルックアップテーブル」といえる。
[５]　以上を踏まえると，周知例２記載技術は，次の技術が周知(以下「周知技術２」という。)であることを裏づけるものであるといえる。
「ルックアップテーブルに，パルスストリームのそれぞれの位相情報をエントリとして記憶し，そして，前記パルスストリームのうちの任意の１つからパルスを受信することを決定する場合はいつでも，前記エントリのうちの１つにアクセスする」技術。
第５　当審の判断
１．対比
　本願発明と引用発明を比較すると次のことがいえる。
(１)　引用発明の「ＰＬＬ回路」は，電圧制御発振器から出力される発振クロック信号を出力端子から出力するから，「発振信号を提供する装置」といえる。
　そうすると，当該「電圧制御発振器(ＶＣＯ)」は「発振信号を提供する発振回路」といえる。
(２)　引用発明において，レベルシフタから出力される「直流信号」は，その電圧レベルによって，電圧制御発振器の周波数を制御しているから，本願発明における「制御信号」に相当する。
　更に，当該「直流信号」に関し，次のことがいえる。
[１]　上記「直流信号」の電圧値「Ｖｎ」は，本願発明における「第１信号値」に相当し，引用発明における「直流信号」の電圧値「ＶＨ」（または「ＶＬ」）は，本願発明における「第２信号値」に相当する。
[２]　上記「直流信号」は，（θ／２π）Ｔの期間だけ「ＶＨ」（または「ＶＬ」）となって，その後，基準電圧「Ｖｎ」に戻るものであるから，「第１信号値から第２信号値に一時的に変化」しているといえる。
[３]　上記「直流信号」によって，電圧制御発振器の発振クロック信号の周波数は，（θ／２π）Ｔの期間だけｆ０＋Δｆ（またはｆ０−Δｆ）の周波数になるから，上記「直流信号」は「発振信号の周波数における一時的な変更を引き起こす」といえる。
[４]　ここで，引用発明において，「位相比較器」は，基準クロック信号と比較クロック信号との位相差に応じて３つの電圧レベルを持つ矩形波信号を生成して出力し，そして，「レベルシフタ」は，位相比較器から出力される該矩形波信号を入力して，矩形波信号の電圧レベルをシフトすることで出力される。
　このことは，当該「位相比較器」及び「レベルシフタ」は，上記「直流信号」を「第１信号値から第２信号値に一時的に変化させる制御回路」を構成しているといえることを示している。
　つまり，引用発明は，本願発明における「制御信号を第１信号値から第２信号値に一時的に変化させる制御回路」を開示していることを示している。
　そうすると，引用発明における「位相比較器」及び「レベルシフタ」が，「発振信号の周波数における一時的な変更を引き起こすため」のものであるといえる。
[５]　上記「直流信号」は，基準クロック信号と比較クロック信号に位相のズレがある場合に，位相差θに比例した時間幅（θ／２π）Ｔの間だけ，電圧がＶＨ（またはＶＬ）になる凸形（または凹形）の矩形波信号であり，該時間幅（θ／２π）Ｔは，「直流信号」の凸部（または凹部）の大きさであるといえる。 
　そして，上記矩形波信号の「直流信号」により，電圧制御発振器は，（θ／２π）Ｔの期間だけ，すなわち，「直流信号」の凸部（または凹部）の大きさの分だけ，発振クロック信号の周波数がｆ０＋Δｆ（またはｆ０−Δｆ）になり，その結果，発振クロック信号の位相が，位相差θに比例した量だけ進まさせ（または，遅らさせ）ることになる。
　このことは，上記「直流信号」が，その「大きさによって発振信号の位相をスキューするため」の信号であることを示している。
　更に，上記「[２]」に述べたように，上記「直流信号」の電圧がＶＨまたはＶＬである時間幅（θ／２π）Ｔは，「基準クロック信号」と「比較クロック信号」がそれぞれ同じ位相（例えば，ゼロ）になるタイミングの時間差であることは明白である。
　このことは，該時間幅（θ／２π）Ｔが「比較クロック信号」の１周期の期間より短いことを示している。
　以上より，引用発明における「位相比較器」及び「レベルシフタ」は，「大きさによって発振信号の位相をスキューするために比較クロック信号の期間内で制御信号を一時的に変化させる制御回路」を開示しているといえる。
(３)　引用発明における「基準クロック信号」は，ＰＬＬ回路によって生成される「発振クロック信号」及び「比較クロック信号」とは異なり，入力端子から入力される信号であるから，「別の信号」であるといえる。 
　また，引用発明における「ＰＬＬ回路」は，「発振クロック信号」を分周した「比較クロック信号」を入力信号である「基準クロック信号」と位相のズレのないようにする，換言すれば，「比較クロック信号」が「基準クロック信号」に追従するように，「発振クロック信号」の周波数及び位相を変化させるループ回路であるから，「ＰＬＬ回路」は，「別の信号の位相及び周波数，位相，周波数を追跡するために，発振信号の位相および周波数，位相，周波数を調整」する「トラッキングループ」であるといえる。
　以上によれば，本願発明と引用発明とは，次の点で一致し，相違する。
［一致点］
　発振信号を提供する装置であって、
　前記発振信号を提供する発振回路と、
　前記発振信号の周波数における一時的な変更を引き起こすために、前記制御信号を第１信号値から第２信号値に一時的に変化させる制御回路と、を具備し、
　前記制御回路は、トラッキングループにおいて実装され、前記トラッキングループは、別の信号の位相および周波数、位相、周波数を追跡するために、前記発振信号の位相および周波数、位相、周波数を調整し、
　前記制御回路は、前記制御信号の大きさによって前記発振信号の位相をスキューするために前記制御信号を一時的に変化させる装置。
［相違点１］
　本願発明は，「制御信号に基づいて、キャパシタンス、インダクタンス、またはキャパシタンスおよびインダクタンスの可変量を前記発振回路に接続する」「リアクタンス回路」であって，「前記制御信号に基づくキャパシタンスの前記可変量を提供する可変容量性素子、前記制御信号に基づくインダクタンスの前記可変量を提供する可変誘導性素子、または、前記制御信号に基づくキャパシタンスおよびインダクタンスの前記可変量を提供する可変容量性および誘導性素子を具備」する「リアクタンス回路」を備えるのに対して，引用発明には，そのような「リアクタンス回路」についての特定がない点。
［相違点２］
　本願発明において，「制御回路」が「制御信号を一時的に変化させる」のは，「発振信号の期間内」であるのに対して，引用発明では「比較クロック信号の期間内」である点。
［相違点３］
　本願発明は，「
パルスストリームのそれぞれの位相情報をエントリとして記憶するルックアップテーブルをさらに具備し、前記パルスストリームのうちの任意の１つからパルスを受信することを決定する場合はいつでも、前記エントリのうちの１つにアクセスする
２．検討
(１)　
相違点１について
　相違点１については，既に，「拒絶理由(２)」に述べ，上記「第２　当審から通知した「拒絶理由(２)」」の「○
請求項１に係る発明について
相違点１について
　引用発明は，「制御信号」に基づいて，「電圧制御発振器」の発振信号の周波数を変更するものである。
　そして，「制御信号に基づいてキャパシタンスの可変量を提供する可変容量素子を具備し，該キャパシタンスの可変量を発振回路に接続するリアクタンス回路を備えた電圧制御発振回路」は，周知である(周知技術１参照。)。
　また，周知技術１のような「電圧制御発振回路」において，「キャパシタンス」のみならず，「リアクタンス回路」のリアクタンスを変化させることによって，当該「電圧制御発振回路」の発信周波数を変化させうることは技術常識である。
　更に，周知技術１を引用発明に適用することを妨げる格別な技術的理由を発見しない。
　これらのことは，引用発明に周知技術１を適用することに格別な技術的困難がないことを示しており，引用発明に周知技術１を適用することにより，相違点１のように構成することが，当業者が適宜なしえた技術的事項であることを示している。
(２)　
相違点２について
　相違点２については，既に，「拒絶理由(２)」に述べ，上記「第２　当審から通知した「拒絶理由(２)」」の「○
請求項１に係る発明について
相違点２について
　相違点２は，引用発明において，「発振クロック信号」を分周器によって分周した「比較クロック信号」を，位相比較器において「基準クロック信号」(別の信号)と比較していることに起因する。
　つまり，引用発明における「比較クロック信号」は，分周された「発振クロック信号」である。
　このことは，引用発明における「比較クロック信号」と「発振クロック信号」とに格別な技術的差異がないことを示し，当該「比較クロック信号」が「発振クロック信号」すなわち，「発振信号」といえることを示している。
　そうすると，「制御回路」が，引用発明においては「比較クロック信号の期間内で制御信号を一時的に変化させる」ことと，本願発明においては「発振信号の期間内で制御信号を一時的に変化させる」こととに，実質的な相違はないといえる。
(３)　
相違点３について
　引用発明における「ＰＬＬ回路」が「比較クロック信号(ＦＰ)」と「基準クロック信号(ＦＲ)」との位相を一致，すなわち捕捉させる回路であることは明白である。
　そして，このようなの位相の捕捉に要する時間を短縮させようとすることは，当業者ならば，当然に試みうる技術的事項である。
　また，周知技術２を引用発明に適用することを妨げる格別な技術的理由も発見しない。
　このことは，引用発明に周知技術２を適用しようとすることは，当業者が適宜なしえた技術的事項であることを示している。
(４)　上記(１)ないし(３)に述べたとおりであり，本願発明のように構成したことによる効果も，引用発明及び周知技術から予測できる程度のものであり，格別なものでもない。
　したがって，本願発明は，引用発明及び周知技術に基づいて，当業者が容易に発明をすることができたものである。
第６　むすび
　以上のとおりであるから，本願発明は，特許法第２９条第２項の規定に該当し，特許を受けることができない。
　したがって，その余の請求項に係る発明について論及するまでもなく，本願は拒絶すべきものである。
　よって，結論のとおり審決する