【事件の表示】
　平成　５年特許願第３２７１５６号「出力バッファ回路、入力バッファ回路、および入出力バッファ回路」において、平成６年７月２８日付けでした手続補正に対してされた補正の却下の決定に対する審判事件について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、平成５年１２月２４日の出願であって、平成６年７月２８日付けの手続補正書が提出され、さらに平成１２年１１月３０日付けの手続補正書が提出されたところ、原審において、平成６年７月２８日付けの手続補正書による補正、及び平成１２年１１月３０日付けの手続補正書による補正について、平成１４年１月２８日付けで補正の却下がなされたものである。
　
第２．原決定の理由
　補正後の特許請求の範囲１に記載の発明は、出願時の図６におけるトランジスタ１０７のゲート接続先を第３の信号Ｄ３に変更するものである。
　ところで、出願時の明細書の項目【００３４】第５行から８行目に、「第４のＮチャンネルトランジスタ１０７、第３のＰチャンネルトランジスタ１０８の各ゲートは、図１に示すように、あるいは第６図に示すように、それぞれ単独に、その接続先を変更してもよい」旨の記載があるが、「第４のＮチャンネルトランジスタ１０７、第３のＰチャンネルトランジスタ１０８の各ゲート」を具体的に何処に接続先を変更するのか、出願時の明細書あるいは図面には記載も示唆もない。
　したがって、平成６年７月２８日付け手続補正書でした明細書又は図面についての補正は、明細書の要旨を変更するものと認められ、特許法第５３条第１項の規定により却下すべきものである。
　
第３．当審の判断
１．補正の内容
　平成６年７月２８日付けの手続補正（以下、「本件手続補正」という。）は、本願の願書に最初に添付された明細書又は図面（以下、「当初明細書等」いう。）について、以下のように補正するものである。
（１）特許請求の範囲の請求項１について
　本願の願書に最初に添付された明細書の「外部回路との間の信号の授受を中継するパッドに、‘Ｈ’レベル、‘Ｌ’レベル、およびハイインピーダンスを出力する出力回路において、　電源と前記パッドとの間に直列に接続された、電源側から順に、バックゲートが電源に接続されるとともに、ゲートが、前記パッドに‘Ｈ’レベルを出力する際に‘Ｌ’レベル、前記パッドに‘Ｌ’レベルおよびハイインピーダンスを出力する際に‘Ｈ’レベルに遷移する第１の信号を入力する第１の信号入力端子に接続された第１のＰチャンネルトランジスタ、並びに、バックゲートが前記パッドに接続された第２のＰチャンネルトランジスタと、
　前記パッドとグラウンドとの間に接続された、前記パッド側から順に、ゲートが電源もしくは前記第１の信号入力端子に接続された第１のＮチャンネルトランジスタ、並びに、ゲートが、前記パッドに‘Ｈ’レベルおよびハイインピーダンスを出力する際に‘Ｌ’レベル、前記パッドに‘Ｌ’レベルを出力する際に、‘Ｈ’レベルに遷移する第２の信号を入力する第２の信号入力端子に接続された第２のＮチャンネルトランジスタと、
　前記第１の信号入力端子と前記第２のＰチャンネルトランジスタのゲートとの間に直列に接続された、前記第１の信号入力端子側から順に、ゲートが、前記パッドに‘Ｈ’レベルおよび‘Ｌ’レベルを出力する際に‘Ｈ’レベル、前記パッドにハイインピーダンスを出力する際に‘Ｌ’レベルに遷移するイネーブル信号が入力されるイネーブル信号入力端子に接続された第３のＮチャンネルトランジスタ、並びに、ゲートが、電源もしくは前記第２の信号の論理が反転された第３の信号が入力される第３の信号入力端子に接続された第４のＮチャンネルトランジスタと、
　前記第２のＰチャンネルトランジスタのゲートと前記パッドとの間に接続された、バックゲートが前記パッドに接続されるとともに、ゲートが電源もしくは前記第３の信号入力端子に接続された第３のＰチャンネルトランジスタとを備えたことを特徴とする出力バッファ回路。」を、
　本件手続補正により、「外部回路との間の信号の授受を中継するパッドに、‘Ｈ’レベル、‘Ｌ’レベル、およびハイインピーダンスを出力する出力回路において、
　電源と前記パッドとの間に直列に接続された、電源側から順に、バックゲートが電源に接続されるとともに、ゲートが、前記パッドに‘Ｈ’レベルを出力する際に‘Ｌ’レベル、前記パッドに‘Ｌ’レベルおよびハイインピーダンスを出力する際に‘Ｈ’レベルに遷移する第１の信号を入力する第１の信号入力端子に接続された第１のＰチャンネルトランジスタ、並びに、バックゲートが前記パッドに接続された第２のＰチャンネルトランジスタと、
　前記パッドとグラウンドとの間に接続された、前記パッド側から順に、ゲートが電源もしくは前記第１の信号入力端子に接続された第１のＮチャンネルトランジスタ、並びに、ゲートが、前記パッドに‘Ｈ’レベルおよびハイインピーダンスを出力する際に‘Ｌ’レベル、前記パッドに‘Ｌ’レベルを出力する際に、‘Ｈ’レベルに遷移する第２の信号を入力する第２の信号入力端子に接続された第２のＮチャンネルトランジスタと、
　前記第１の信号入力端子と前記第２のＰチャンネルトランジスタのゲートとの間に直列に接続された、前記第１の信号入力端子側から順に、ゲートが、前記パッドに‘Ｈ’レベルおよび‘Ｌ’レベルを出力する際に‘Ｈ’レベル、前記パッドにハイインピーダンスを出力する際に‘Ｌ’レベルに遷移するイネーブル信号が入力されるイネーブル信号入力端子に接続された第３のＮチャンネルトランジスタ、並びに、ゲートが、前記第２の信号の論理が反転された第３の信号が入力される第３の信号入力端子に接続された第４のＮチャンネルトランジスタと、
　前記第２のＰチャンネルトランジスタのゲートと前記パッドとの間に接続された、バックゲートが前記パッドに接続されるとともに、ゲートが電源もしくは前記第３の信号入力端子に接続された第３のＰチャンネルトランジスタとを備えたことを特徴とする出力バッファ回路。」と補正する。
　
（２）発明の詳細な説明について
　本願の願書に最初に添付された明細書の段落番号【００３４】の記載である「この第２実施例の第１のＮチャンネルトランジスタ１０３は第１のインバータ１０５の出力端子１２１（第１の信号入力端子）に接続されている。また、第４のＮチャンネルトランジスタ１０７および第３のＰチャンネルトランジスタ１０８の双方のゲートは電源ＶDDに接続されている。このように、出力バッファ回路１００を構成する第１のＮチャンネルトランジスタ１０３、第４のＮチャンネルトランジスタ１０７、第３のＰチャンネルトランジスタ１０８の各ゲートは、図１に示すように、あるいは図６に示すように、それぞれ単独に、その接続先を変更してもよい。」を、
　本件手続補正により、「この第２実施例の第１のＮチャンネルトランジスタ１０３は第１のインバータ１０５の出力端子１２１（第１の信号入力端子）に接続されている。また、第４のＮチャンネルトランジスタ１０７のゲートは第２のインバータ１０９の入力端子１２３に接続され、第３のＰチャンネルトランジスタ１０８のゲートは電源ＶDDに接続されている。このように、出力バッファ回路１００を構成する第１のＮチャンネルトランジスタ１０３、第４のＮチャンネルトランジスタ１０７、第３のＰチャンネルトランジスタ１０８の各ゲートは、図１に示すように、あるいは図６に示すように、それぞれ単独に、その接続先を変更してもよい。」と補正する。
　
（３）図面について
　本願の願書に最初に添付された図面の図６（「別紙１　当初の図６」参照）を、本件手続補正により補正後の図面６（「別紙２　補正後の図６」参照）に補正する。
　
２．補正却下の適否に対する当審の判断
（１）本願の願書に最初に添付された明細書又は図面（以下、「当初明細書等」いう。）には、本願発明の実施例に関する記載として、図１〜図８の記載とともに、以下の記載がある。
　ア）「【請求項１】　外部回路との間の信号の授受を中継するパッドに、‘Ｈ’レベル、‘Ｌ’レベル、およびハイインピーダンスを出力する出力回路において、　電源と前記パッドとの間に直列に接続された、電源側から順に、バックゲートが電源に接続されるとともに、ゲートが、前記パッドに‘Ｈ’レベルを出力する際に‘Ｌ’レベル、前記パッドに‘Ｌ’レベルおよびハイインピーダンスを出力する際に‘Ｈ’レベルに遷移する第１の信号を入力する第１の信号入力端子に接続された第１のＰチャンネルトランジスタ、並びに、バックゲートが前記パッドに接続された第２のＰチャンネルトランジスタと、
　前記パッドとグラウンドとの間に接続された、前記パッド側から順に、ゲートが電源もしくは前記第１の信号入力端子に接続された第１のＮチャンネルトランジスタ、並びに、ゲートが、前記パッドに‘Ｈ’レベルおよびハイインピーダンスを出力する際に‘Ｌ’レベル、前記パッドに‘Ｌ’レベルを出力する際に、‘Ｈ’レベルに遷移する第２の信号を入力する第２の信号入力端子に接続された第２のＮチャンネルトランジスタと、
　前記第１の信号入力端子と前記第２のＰチャンネルトランジスタのゲートとの間に直列に接続された、前記第１の信号入力端子側から順に、ゲートが、前記パッドに‘Ｈ’レベルおよび‘Ｌ’レベルを出力する際に‘Ｈ’レベル、前記パッドにハイインピーダンスを出力する際に‘Ｌ’レベルに遷移するイネーブル信号が入力されるイネーブル信号入力端子に接続された第３のＮチャンネルトランジスタ、並びに、ゲートが、電源もしくは前記第２の信号の論理が反転された第３の信号が入力される第３の信号入力端子に接続された第４のＮチャンネルトランジスタと、
　前記第２のＰチャンネルトランジスタのゲートと前記パッドとの間に接続された、バックゲートが前記パッドに接続されるとともに、ゲートが電源もしくは前記第３の信号入力端子に接続された第３のＰチャンネルトランジスタとを備えたことを特徴とする出力バッファ回路。
　【請求項２】ないし【請求項３】　省略 」（【特許請求の範囲】）。
　イ）「図１は、本発明の入出力バッファ回路の第１実施例を示す回路図である。
　図１に示す入出力バッファ回路を構成する出力バッファ回路１００は、・・・また第２のＰチャンネルトランジスタ１０２のゲートは、第１のインバータ１０５の出力端子１２１と、第２のＰチャンネルトランジスタ１０２のゲートとの間に直列接続された第３のＮチャンネルトランジスタ１０６と第４のＮチャンネルトランジスタ１０７を介して第１のインバータ１０５の出力端子に接続されている。さらに、第２のＰチャンネルトランジスタ１０２のゲートとパッド１１との間には、バックゲートがパッド１１に接続された第３のＰチャンネルトランジスタ１０８が接続されている。・・・第４のＮチャンネルトランジスタ１０７のゲートと第３のＰチャンネルトランジスタ１０８のゲートはともに第２のインバータ１０９の入力端子１２３に接続されている。・・・第２のインバータ１０９の入力端子１２３、即ち第４のＮチャンネルトランジスタ１０７及び第３のＰチャンネルトランジスタ１０８の各ゲート端子が、本発明にいう第３の信号入力端子に相当し、したがって信号Ｄ２が本発明にいう第３の信号、その第３の信号が第２のインバータ１０９で反転された信号が本発明にいう第２の信号に相当する。」（段落番号【００１５】ないし【００１９】）。
　ウ）「図６は、本発明の入出力バッファ回路の第２実施例を示す回路図である。図１に示す第１実施例との相違点のみについて説明する。この第２実施例の第１のＮチャンネルトランジスタ１０３は第１のインバータ１０５の出力端子１２１（第１の信号入力端子）に接続されている。また、第４のＮチャンネルトランジスタ１０７および第３のＰチャンネルトランジスタ１０８の双方のゲートは電源ＶDDに接続されている。このように、出力バッファ回路１００を構成する第１のＮチャンネルトランジスタ１０３、第４のＮチャンネルトランジスタ１０７、第３のＰチャンネルトランジスタ１０８の各ゲートは、図１に示すように、あるいは図６に示すように、それぞれ単独に、その接続先を変更してもよい。」（段落番号【００３３】ないし【００３４】）。
　エ）「図７は、本発明の入出力バッファ回路の第３実施例を示す回路図である。図１に示す第１実施例との相違点のみについて説明する。図７に示す第３実施例では、第１のＰチャンネルトランジスタ１０１と第２のＰチャンネルトランジスタ１０２との接続点１１０と、第１のＮチャンネルトランジスタ１０３と第４のＮチャンネルトランジスタ１０４との接続点１１１とが互いに接続されている。」（段落番号【００３６】）。
　オ）「図８は、図７に示す第３実施例の、出力バッファ回路の部分を書き方のみを変えて示した回路図である。２つの接続点１１０，１１１を互いに接続したことにより、図８に示すように、第２のＰチャンネルトランジスタ１０２と第１のＮチャンネルトランジスタ１０３が並列接続されることとなる。第１，第２実施例においても、遷移時に寄生ダイオードがオンされること等により、パッド１１に接続された外部負荷を高速に駆動することができるが、第３実施例の場合、第２のＰチャンネルトランジスタ１０２と第１のＮチャンネルトランジスタ１０３が並列接続されているため、パッド１１の信号が‘Ｌ’レベルから‘Ｈ’レベルに変化する際、および‘Ｈ’レベルから‘Ｌ’レベルに変化する際に、第１実施例、第２実施例と比べより多くの電流を流すことができ、外部負荷をより高速に駆動することができる。」（段落番号【００３７】）。
　
（２）これらの記載によれば、当初明細書等には、本願発明の第１実施例（図１）として「第４のＮチャンネルトランジスタ１０７のゲートと第３のＰチャンネルトランジスタ１０８のゲートはともに第２のインバータ１０９の入力端子１２３に接続されている」ものが開示され、本願発明の第２実施例（図６）として、「第４のＮチャンネルトランジスタ１０７および第３のＰチャンネルトランジスタ１０８の双方のゲートは電源ＶDDに接続されている」ものが開示され、本願発明の第３実施例（図７、図８）として、本願発明の第１実施例（図１）と同様の「第４のＮチャンネルトランジスタ１０７のゲートと第３のＰチャンネルトランジスタ１０８のゲートはともに第２のインバータ１０９の入力端子１２３に接続されている」ものが開示されていることが認められるものの、本願発明の実施例として、本件手続補正の図６に係る「第４のＮチャンネルトランジスタ１０７のゲートが第２のインバータ１０９の入力端子１２３に接続され、第３のＰチャンネルトランジスタ１０８のゲートが電源ＶDDに接続される」実施例の開示は認められない。
　そして、第４のＮチャンネルトランジスタ１０７及び第３のＰチャンネルトランジスタ１０８は、補正後の特許請求の範囲の構成要件としても記載され、本願発明の構成に関する技術的事項であることは明らかであることから、本願発明について、「第４のＮチャンネルトランジスタ１０７のゲートが第２のインバータ１０９の入力端子１２３に接続され、第３のＰチャンネルトランジスタ１０８のゲートが電源ＶDDに接続される」実施例を変更する本件手続補正は、本願発明の要旨を変更する補正であるといえる。
　
（３）これに関して審判請求人は、本願明細書の段落番号［００３４］に「このように、出力バッファ回路１００を構成する第１のＮチャンネルトランジスタ１０３、第４のＮチャンネルトランジスタ１０７、第３のＰチャンネルトランジスタ１０８の各ゲートは、図１に示すように、あるいは図６に示すように、それぞれ単独に、その接続先を変更してもよい。」と記載されているのであるから、図６の、第３のＰチャンネルトランジスタ１０８のゲートを電源ＶDDに接続し、第４のＮチャンネルトランジスタ１０７のゲートを第３の信号入力端子に接続するように補正することに何らの問題はない旨主張する。
　しかしながら、図１あるいは図６に示される実施例は、「第４のＮチャンネルトランジスタ１０７のゲートと第３のＰチャンネルトランジスタ１０８のゲート」が、ともに「第２のインバータ１０９の入力端子１２３に接続され」る場合と、ともに「電源ＶDDに接続される」ことを示すものであって、「第４のＮチャンネルトランジスタ１０７のゲート」と「第３のＰチャンネルトランジスタ１０８のゲート」が各々別のところに接続されることを示すものではなく、そして、本願明細書の段落番号［００３４］に「図１に示すように、あるいは図６に示すように、それぞれ単独に、その接続先を変更してもよい。」の記載があるとしても、その記載から直ちに、補正後の図６に示される実施例を想起することができるとはいえないから、請求人の主張は採用できない。
　
第４．むすび
　したがって、平成６年７月２８日付け手続補正書による補正は、本願発明の要旨を変更する補正であるといえるので、特許法第５３条第１項の規定により却下すべきものとした原決定は妥当である。
　よって、結論のとおり審決する。
　
　　
　
　
　
　
　
　
　
　
　
　
　
別紙１　当初の図６
　
　
　
　
　
　
別紙２　補正後の図６