【事件の表示】
　平成　５年特許願第　１３５５９号「信号処理装置」拒絶査定に対する審判事件［平成　６年　８月１９日出願公開、特開平　６−２３２７４４］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
　　本願は平成５年１月２９日の出願であって、その請求項１〜４に係る発明は、平成１３年１月１２日及び平成１３年４月９日付手続補正書により補正された明細書及び図面の記載からみて、平成１３年４月９日付手続補正書により補正された特許請求の範囲の請求項１〜４の各請求項に記載されたとおりのものと認められるところ、その請求項１に係る発明（以下、「本願発明」という。）は、次のとおりである。
　「【請求項１】　アナログ信号を処理するアナログ信号処理部と、該アナログ信号処理部との間で信号を伝達すると共にデジタル信号を処理するデジタル信号処理部と、前記アナログ信号処理部とデジタル信号処理部とにそれぞれ異なる電源電圧を供給する電源供給手段と、前記アナログ信号処理部とデジタル信号処理部の信号路に設けられ、少なくとも電源投入時に前記アナログ信号処理部と前記デジタル信号処理部の間に前記の異なる電源電圧差に起因する異常電流が流れるのを防止するための絶縁破壊耐電圧を有するＣＭＯＳバッファ回路と、を単一の半導体基板上に形成した半導体集積回路を有する信号処理装置。」
２．引用文献
　　これに対して、原査定の拒絶の理由に引用された、本件出願前公知の特開平１−３０３９１７号公報（以下、「引用文献」という。）には、「本発明はディジタル回路とアナログ回路のインターフェイス回路に関し、特にＭＯＳデバイスとバイポーラトランジスタとを１チップ上に集積した集積回路の相互間インターフェイスを司るインターフェイス回路に関する。」（第１頁右欄第３〜７行、以下「記載事項１」という。）と記載され、「第３図に示すように、アナログ回路部３とディジタル回路部４とはインターフェイス点１７により結合され、ディジタル回路部４におけるロジック回路１９の出力はインバータ２１を介し、アナログ回路部３のバイポーラトランジスタ２５のベースに接続された抵抗２７に供給」（第１頁右欄第１４〜１９行、以下、「記載事項２」という。）と記載されている。また、「第４図に示すように、かかるインターフェイス回路は・・・ディジタル回路部４にＭＯＳトランジスタ２９を追加した回路構成である。」（第２頁左上欄第１２〜１５行、以下、「記載事項３」という。）とも記載され、「本発明のインターフェイス回路は、ＭＯＳデバイスを用いたロジック部を有するディジタル回路部とバイポーラデバイスを用いたアナログ部とを１チップ上に集積した集積回路等のインターフェイス回路において」（第２頁右上欄第８〜１２行、以下、「記載事項４」という。）とも記載され、第１図、第２図には、アナログ回路部１に「ＶＣＣ」、ロジック回路１９に「ＶＤＤ」を印加すること（以下、「記載事項５」という。）も記載されている。
　ところで、「アナログ回路部」がアナログ信号を処理していること、
「ロジック回路」がディジタル信号を処理していること、
この「アナログ回路部」、及び「ロジック回路」を含む「ディジタル回路部」が、全体として「信号処理装置」であること、
この「アナログ回路部」と「ロジック回路」は、電源電圧を供給する電源供給手段につながれていること、
　は自明ある。
　してみると、記載事項１，２により、引用文献には、次の発明（以下、「引用発明」という。）が記載されているということができる。
「アナログ信号を処理するアナログ回路部と、該アナログ回路部との間で信号を伝達すると共にディジタル信号を処理するロジック回路と、前記アナログ回路部とロジック回路とに電源電圧を供給する電源供給手段と、前記アナログ回路部とロジック回路の信号路に設けられたインバータと、を１チップ上に形成した集積回路を有する信号処理装置。」
３．対比
　　そこで、本願発明と引用発明を対比検討してみる。
　「アナログ回路部」はアナログ信号処理部であり、「ディジタル」はデジタルと同義であり、「ロジック回路」はデジタル信号処理部であり、「１チップ」は単一の半導体基板であり、「インバータ」は「ロジック回路」と「アナログ回路部」との間のインターフェイス回路ということができ、また、本願発明中の「ＣＭＯＳバッファ回路」もインターフェイス回路といえるから、
　両者は、
　「アナログ信号を処理するアナログ信号処理部と、該アナログ信号処理部との間で信号を伝達すると共にデジタル信号を処理するデジタル信号処理部と、前記アナログ信号処理部とデジタル信号処理部とに電源電圧を供給する電源供給手段と、前記アナログ信号処理部とデジタル信号処理部の信号路に設けられたインターフェイス回路と、を単一の半導体基板上に形成した半導体集積回路を有する信号処理装置。」
である点で一致し、以下の２点で相違する。　
（１）アナログ信号処理部とデジタル信号処理部とに供給される「電源電圧」が、本願発明では、「それぞれ異なる」のに対し、引用発明では不明である。
（２）「インターフェイス回路」に関して、本願発明では、「少なくとも電源投入時に前記アナログ信号処理部と前記デジタル信号処理部の間に前記の異なる電源電圧差に起因する異常電流が流れるのを防止するための絶縁破壊耐電圧を有するＣＭＯＳバッファ」を採用しているのに対し、引用発明では、「インバータ」である。
４．当審の判断
　　そこで、これらの相違点について検討する。
相違点（１）について
　上記摘記したように、記載事項５によれば、引用発明においても、アナログ回路部１に「ＶＣＣ」、ロジック回路１９に「ＶＤＤ」が印加されていると考えるのが、相当であり、これらの電圧が相違するのは当然のことである。また、各回路部を構成する素子の種類や、デジタル回路かアナログ回路かによって、それぞれの回路部にとって適切な電源電圧があり、それらの電源電圧が等しくないことは、原審の拒絶査定において引用された特開平４−４２５６６号公報からも明らかなように、周知である。してみると、相違点（１）に係る本願発明の構成は、引用文献に事実上記載されているに等しい事項であって、その程度のことに、格別な創意工夫を要しないことは明かである。
相違点（２）について
　記載事項１、３、４によれば、引用発明中の「インバータ」がＭＯＳデバイスで構成されていることが強く示唆されており、また、ＭＯＳデバイスで構成されたインバータとして、ＣＭＯＳ構成を採用することは周知・慣用技術である。そして、インバータが、バッファ機能を有することは言をまたない。してみると、引用発明中の「インバータ」をＣＭＯＳバッファ回路とする程度のことに格別の創意工夫を要するとはいえず、さらに、「少なくとも電源投入時に前記アナログ信号処理部と前記デジタル信号処理部の間に前記の異なる電源電圧差に起因する異常電流が流れるのを防止するための絶縁破壊耐電圧を有する」ようにすることも、要は、このインバータが、破壊されないように丈夫にするという程度のことであり、集積回路設計の初歩的事項を単に記載したにすぎないから、単なる設計的事項の付加にすぎない。したがって、相違点（２）に係る本願発明の構成も、容易に想到することができたものということができる。
５．むすび
　以上のとおりであるから、本願の請求項１に係る発明は、引用文献記載の発明および周知技術から当業者が容易に発明をすることができたものと認められ、特許法第２９条第２項の規定により特許を受けることができない。
　そして、本願の特許請求の範囲の請求項１に係る発明について特許を受けることができないものである以上、他の請求項に係る発明について検討するまでもなく本願は拒絶されるべきものである。
　よって、結論のとおり審決する。