【事件の表示】
　特願２０１２−２６７５９６「オシレーター」拒絶査定不服審判事件〔平成２６年　２月２０日出願公開、特開２０１４−　３３４２５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
　本願は，平成２４年１２月６日（パリ条約による優先権主張２０１２年７月３１日，韓国）の出願であって，平成２５年９月２０日付けで拒絶理由が通知され，同年１２月２７日に意見書が提出されるとともに手続補正がなされたが，平成２６年２月２６日付けで拒絶査定がなされ，これに対し，同年７月４日に拒絶査定に対する審判が請求されたものである。
　本願の請求項７に係る発明（以下，「本願発明」という。）は，平成２５年１２月２７日に提出された手続補正書により補正された特許請求の範囲の請求項７に記載された以下のとおりのものと認められる。
（本願発明）
「　温度変化に関係なく一定の電圧レベルを有するバンドギャップ基準電圧を提供するバンドギャップ回路と，
　前記バンドギャップ回路からの前記バンドギャップ基準電圧を電流に変換する電圧‐電流変換部と，
　前記電圧‐電流変換部からの変換された電流をミラーリングする電流ミラーと，
　前記電流ミラーからのミラーリングされた電流を充放電して三角波信号を提供する充放電部と，
　前記充放電部からの前記三角波信号の最大値によるパルス信号を論理演算して固定されたデューティを有するクロック信号を提供するＴフリップフロップと
　を含む，オシレーター。」
２．引用発明と周知技術
（１）引用発明
　原査定における拒絶理由に引用された特開昭６４−３２５１７号公報（以下，「引用文献１」という。）には「時定数回路」として，図面とともに以下の事項が記載されている。
「更に電源電圧及びトランジスタのしきい値電圧の変動の影響を受けない事を目的とした時定数回路は第９図および第１０図に示すように抵抗８１と，トランジスタ９３とインバータ９２とで構成される定電圧回路８２と，トランジスタ９４と９５で構成される電流ミラー回路８３と，電流ミラー回路８３に接点８４を介して接続される容量８５と，接点８４に接続されるリセット回路８６（トランジスタ９８）と，リセット回路８６を制御する，インバータ１０３からなる制御回路８７とを有している。この時定数回路は特開昭６２−１１９号公報および特願昭６０−２９１１３６明細書に記載されている。
　定電流源はトランジスタ９３，インバータ９２および抵抗８１により構成される。トランジスタ９３はインバータ９２によって帰還バイアスされているため接点９の電圧はインバータ９２のしきい値電圧Ｖｔｈ９２に等しい。したがってトランジスタ９３を流れる電流Ｉ０は，
　Ｉ０＝Ｖｔｈ９２／Ｒ
となる。ここにＲは抵抗８１の値を示す。
　定電流Ｉ０はトランジスタ９４および９５によって構成された電流ミラー回路８３によって反転され，容量８５及びトランジスタ９８によって構成された積分回路に供給される。第１１図のタイミングチャートにおいて時刻Ｔ０に容量８５の電荷を零にするためのリセット信号Ｖ１２が制御回路８７のインバータ１０３より加えられると出力端子１１の電圧Ｖｌｌは高レベルに反転する。
　時刻Ｔ１にリセット信号Ｖ１２が低レベルに反転すると容量８５はＩ０の反転電流Ｉ１によって充電が開始される。充電が開始され容量８５の電圧がインバーター９６のしきい値電圧に達すると，インバータ９６の出力が反転し容量８５の電荷を零にするためのリセット信号Ｖ１２が制御回路８７より時刻Ｔ２に出力される。このＴ０からＴ２までを一周期とした時定数回路である。」（２頁左上欄１０行〜左下欄７行）
　上記摘記事項の記載及び図面並びにこの分野における技術常識を考慮すると，
ａ．上記摘記事項の，
「　定電流源はトランジスタ９３，インバータ９２および抵抗８１により構成される。トランジスタ９３はインバータ９２によって帰還バイアスされているため接点９の電圧はインバータ９２のしきい値電圧Ｖｔｈ９２に等しい。したがってトランジスタ９３を流れる電流Ｉ０は，
　Ｉ０＝Ｖｔｈ９２／Ｒ
となる。ここにＲは抵抗８１の値を示す。」
との記載によれば，トランジスタ９３とインバータ９２は，接点９の電圧がインバータ９２のしきい値電圧Ｖｔｈ９２となるように，接点９の電圧を制御しているといえる。
　そして，トランジスタ９３，インバータ９２および抵抗８１により構成される定電流源は，接点９の電圧と等しいインバータ９２のしきい値電圧Ｖｔｈ９２を抵抗８１の値Ｒで割った値となる電流Ｉ０を出力する定電流源であるといえる。
ｂ．上記摘記事項によれば，電流ミラー回路８３は，トランジスタ９３，インバータ９２および抵抗８１により構成される定電流源から出力される電流Ｉ０を反転するものといえる。
ｃ．上記摘記事項及び図１１のタイミングチャートによれば，電流ミラー回路８３によつて反転された電流Ｉ０は，容量８５及びトランジスタ９８によって構成された積分回路に供給される。そして，インバータ９６，１０３及びトランジスタ９８からなる構成によって，容量８５の充電あるいは放電が切り換えられ，図１１のＶ１０のように三角形状の信号を生成している。
　したがって，容量８５，トランジスタ９８及びインバータ９６，１０３からなる構成は電流ミラー回路８３によつて反転された電流Ｉ０を充電あるいは放電することにより，三角形状の信号を生成しているといえる。
　したがって，上記摘記した引用文献１の記載及び図面を総合すると，引用文献１には以下のような発明（以下，「引用発明」という。）が記載されているものと認められる。
（引用発明）
「インバータ９２のしきい値電圧Ｖｔｈ９２を抵抗８１の値Ｒで割った値となる電流Ｉ０を出力する定電流源と，
　前記定電流源から出力される電流Ｉ０を反転する電流ミラー回路８３と，
　前記電流ミラー回路８３によって反転された電流Ｉ０を充電あるいは放電することにより，三角形状の信号を生成する，容量８５，トランジスタ９８及びインバータ９６，１０３からなる構成と，
を含む時定数回路。」
（２）周知技術１
　原査定における拒絶理由に引用された特開平１１−２３４０６０号公報（以下，「引用文献２」という。）には，図１３とともに以下の事項が記載されている。
「【００４４】図１３は本発明に係るカレントミラー回路の第５実施例を示す回路図であり，入力回路および出力回路にｐＭＯＳトランジスタを適用したもので，図６に示す第１実施例のカレントミラー回路に対応している。なお，図１３では，基準電流源５１を差動増幅回路ＯＰ51, 抵抗Ｒ51, および, ｎＭＯＳトランジスタＭi53で構成したものを示している。この入力回路および出力回路にｐＭＯＳトランジスタを適用したカレントミラー回路における基準電流源５１は，前述した図１２（ｂ）の入力回路および出力回路にｎＭＯＳトランジスタを適用したカレントミラー回路における基準電流源４１に対応するものである。
【００４５】すなわち，基準電流源５１において，トランジスタＭi53 のソースは抵抗Ｒ51を介して低電位の電源線Ｖss（ＧＮＤ）に接続され，そのゲートには差動増幅回路ＯＰ51の出力が供給されている。また，差動増幅回路ＯＰ51の正相入力には基準電圧Ｖref51 が印加され，差動増幅回路ＯＰ51の逆相入力はトランジスタＭi53 のソースに接続されている。そして，トランジスタＭi53 のドレインから基準電流Ｉref51 が各入力トランジスタ（Ｍi51,Ｍi52)に流されることになる。ここで，基準電流Ｉref51 は，（Ｖref51 −Ｖss）/ Ｒ51で与えられ，例えば，基準電圧Ｖref51 としてＢＧＲやツェナダーオード等の基準電圧を用いれば，電源電圧や作成プロセスに依存しない基準電流Ｉref51 を得ることができるのは前述した通りである。」（９頁１５欄）
　ここで，【００４５】の「ＢＧＲ」とは，バンドギャップ基準電圧を意味するものであることは明らかである。
　また，原査定における拒絶理由に引用された特開２００８−１７３３６号公報（以下，「引用文献３」という。）には，図４とともに以下の事項が記載されている。
「【００３５】
　図４は，電流源２３の回路構成を示す図である。図４において，オペアンプＯＰ３は記載していないバンドギャップ基準電圧源の出力電圧バンドギャップ電圧ＶＢＧ（約１．２５Ｖ）を−入力端子に入力し，フィードバックループによりＰチャネルトランジスタＴＰ７のドレイン側の電圧がＶＢＧとなるように制御する。
【００３６】
　抵抗Ｒ６の抵抗値をＲとすると，抵抗Ｒ６を流れる電流はＶＢＧ／Ｒとなり，この電流がＰチャネルトランジスタＴＰ８及びＴＰ９で構成されるカレントミラー回路によってＰチャネルトランジスタＴＰ９のドレイン側にミラーされ，さらにＮチャネルトランジスタＴＮ４及びＴＮ５で構成されるカレントミラー回路によってＮチャネルトランジスタＴＮ５のドレイン側にミラーされ，電流源２３から流れる電流となる。」（６頁）
　そうしてみると，上記引用文献２，３の摘記事項は，いずれもバンドギャップ基準電圧から電流を生成する電流源が記載されているから，上記引用文献２，３の摘記事項から以下の事項が周知技術（以下「周知技術１」という。）であると認められる。
（周知技術１）
「バンドギャップ基準電圧源の出力電圧バンドギャップ電圧を電流に変換して基準電流を得る電流源」
（３）周知技術２
　原査定における拒絶理由に引用された特開平８−２０４５１６号公報（以下，「引用文献４」という。）には，図４，５とともに以下の事項が記載されている。
イ．「【０００２】
【従来の技術】図４は従来のＣＲ外付け形のＣＲ発振回路を示すブロック図である。図において，１は電源ＶDDと当該ＣＲ発振回路の入力端子ＸINとの間に外付けされた抵抗素子であり，２は同じくアースＶSSと当該ＣＲ発振回路入力端子ＸINとの間に外付けされた容量素子である。３は電源ＶDDより抵抗素子１を介して充電される容量素子２の充電電圧を，所定の基準電圧ＶREF と比較するコンパレータであり，４は容量素子２の充電電圧が基準電圧ＶREF に達した時にコンパレータ３が出力する信号によってセットされるＲＳ形のフリップフロップである。５はこのフリップフロップ４の出力端子Ｑより出力される信号を所定の遅延時間Ｔだけ遅延させ，それをリセット信号としてフリップフロップ４のリセット端子Ｒに入力する遅延回路であり，６はフリップフロップ４がセットされている期間だけ導通状態となって，容量素子２に充電されている電荷を放電させるスイッチ素子としてのＮチャネルトランジスタである。７は遅延回路５の出力信号を二分周してデューティが５０％のシステムクロックを生成する二分周回路である。」（２頁１欄）
ロ．「【０００６】以下，この動作を繰り返すことで，遅延回路５からは当該遅延回路５に設定された遅延時間Ｔの時間幅をもつパルスが，抵抗素子１と容量素子２の時定数，電源ＶDDの電圧値および基準電圧ＶREF の電圧値と，遅延回路５の遅延時間Ｔによって規定される周期で出力される。ここで，この遅延回路５より出力されるパルス列のデューティは図５に示すように崩れているため，二分周回路７によって波形整形を行った後，当該半導体集積回路のシステムクロックとして使用している。すなわち，二分周回路７は出力信号がローレベル時にＤ点の電圧値がハイレベルになるとその出力信号をハイレベルにし，出力信号がハイレベル時にＤ点の電圧値がハイレベルになるとその出力信号をローレベルにして遅延回路５の出力信号を二分周する。これにより，Ｅ点の電圧値，すなわち二分周回路７より出力されるシステムクロックは５０％デューティの整った波形となる。」（２頁２欄〜３頁３欄）
　また，原査定における拒絶理由に引用された特開平９−２１４３０７号公報（以下，「引用文献５」という。）には，図１１とともに以下の事項が記載されている。
「【００１３】このような問題を回避して所望の源振を得るために従来，図１１に示す回路が用いられている。図１１は，上述の問題を回避するための源振回路を示す回路図である。図１１において，インバータ８の出力側にトグルタイプのフリップフロップ１２を設け，上記図９及び図１０の周波数の２倍の周波数で発振するように構成する。
【００１４】２倍の周波数で発振されたクロックパルスはフリップフロップ１２に入力され，フリップフロップ１２を使用して１／２分周してクロックデューティを５０％にした後，内部回路の基本信号として使用する。すなわち，図９及び図１０に示す源振回路により得られた信号をトグルタイプのフリップフロップ１２のクロックに入力し，その出力を使用することで容易にクロックデューティ５０％の制御が可能になる。」（２頁２欄〜３頁３欄）
　ここで，引用文献４の「二分周回路」は，摘記事項ロ．に記載された動作をみればトグル動作をしているから，Ｔフリップフロップにより構成しうることを勘案すると，上記引用文献４，５の摘記事項から，以下の事項が周知技術（以下「周知技術２」という。）であると認められる。
（周知技術２）
「Ｔフリップフロップにより５０％デューティの波形が得られること。」
３．対比 
　本願発明を引用発明と対比すると，
ａ．引用発明の「定電流源」は「インバータ９２のしきい値電圧Ｖｔｈ９２を抵抗８１の値Ｒで割った値となる電流Ｉ０を出力する」のに対して，本願発明の「電圧‐電流変換部」は「バンドギャップ回路からの前記バンドギャップ基準電圧を電流に変換する」ことによって電流を出力しているが，引用発明の「定電流源」と本願発明の「電圧‐電流変換部」とは，電流を出力する「電流源」を含むという点では共通する。
ｂ．引用発明の「前記定電流源から出力される電流Ｉ０を反転する電流ミラー回路８３」は，電流Ｉ０を反転することが電流をミラーリングすることと同義であるから，どのような構成から出力される電流をミラーリングするのかという点では相違はするものの，電流源からの電流をミラーリングする電流ミラーという点では，本願発明の「電流ミラー」と対応している。
ｃ．引用発明の「三角形状の信号」は，本願発明の「三角波信号」に相当する。そうすると，引用発明の「電流ミラー回路８３によって反転された電流Ｉ０を充電あるいは放電することにより，三角形状の信号を生成する容量８５，トランジスタ９８及びインバータ９６，１０３からなる構成」は，電流ミラー回路８３によって反転，すなわちミラーリングされた電流を充放電して，「三角形状の信号」を生成しているから，本願発明の「前記電流ミラーからのミラーリングされた電流を充放電して三角波信号を提供する充放電部」に相当する。
ｄ．引用発明の「時定数回路」は，図１１におけるＴ０からＴ２までを一周期とした信号を繰り返し出力するものであり，発振器（オシレーター）として動作するから，「オシレーター」といえる。
　したがって，本願発明と引用発明は以下の点で一致ないし相違するものと認められる。
（一致点）
「　電流源と，
　前記電流源からの電流をミラーリングする電流ミラーと，
　前記電流ミラーからのミラーリングされた電流を充放電して三角波信号を提供する充放電部と，
　を含む，オシレーター。」
（相違点１）
　「電流源」に関して，本願発明では「温度変化に関係なく一定の電圧レベルを有するバンドギャップ基準電圧を提供するバンドギャップ回路」を有し，当該「バンドギャップ回路からの前記バンドギャップ基準電圧を電流に変換する」ことによって電流を得ている「電圧‐電流変換部」であるのに対して，引用発明の「定電流源」はそのような構成ではない点。
（相違点２）
　本願発明は「前記充放電部からの前記三角波信号の最大値によるパルス信号を論理演算して固定されたデューティを有するクロック信号を提供するＴフリップフロップ」を有しているのに対して，引用発明はそのような構成を有していない点。
４．当審の判断 
　まず（相違点１）について検討する。
　基準電流を得る電流源は，種々の電子回路中において汎用される構成であり，使用される電子回路の要求仕様に合わせて，簡単なものは単なる抵抗によって構成するものから，複数のトランジスタを組み合わせたものまで，多様に構成される回路要素である。一方，上記「２．（２）周知技術１」の項で示したように，「バンドギャップ基準電圧源の出力電圧バンドギャップ電圧を電流に変換して基準電流を得る電流源」は周知技術である。
　そうしてみると，引用発明において，オシレーターとして動作させるための充放電電流として，周知技術１のような電流源を用いることは，当業者が格別の創意工夫を必要とすることなく容易に想到できた事項にすぎない。
　そして，バンドギャップ基準電圧が温度変化に関係なく一定の電圧レベルを有することは，例えば，特開２０１１−２９６８７号公報（【０１０７】，【０１１３】段落参照），特開２００８−１９３０８４号公報（【００１８】段落参照），特開２０１１−６５２０８号公報（【００１０】段落参照），特開２００８−３０１０４２号公報（【０００９】段落参照）に記載されているように一般的な事項にすぎず，格別な事項ではない。
　そうしてみると，相違点１に係る本願発明の構成は，引用発明と周知技術１から，当業者が容易に想到できたものである。
　次に（相違点２）について検討する。
　オシレーターの出力信号として，どのようなデューティの信号とするかは，当該信号を供給される側の要求に従って適宜決められるものであり，５０％に固定されたディーティ比を有するクロックとすることは必要に応じて適宜なし得た程度の事項にすぎない。
　そして上記「２．（２）周知技術２」の項で示したように，「Ｔフリップフロップにより５０％デューティの波形が得られること」は周知の技術にすぎないから，引用発明にＴフリップフロップを追加し，５０％デューティの固定されたデューティのクロック信号を得ることは当業者が必要に応じて適宜になし得た程度の事項にすぎない。
　したがって，相違点２とした本願発明の構成は引用発明と周知技術２から容易に発明をすることができたものである。
　そして，本願発明が奏する効果も，引用発明及び周知技術１，２から，当業者が容易に予測できる範囲内のものである。
　なお，請求人は審判請求書において，本願発明はデジタルＰＷＭ信号の生成を目的としたものであることを前提とした主張をしているが，本願特許請求の範囲及び明細書をみてもデジタルＰＷＭ信号に関する記載はなく，請求人の主張は本願特許請求の範囲及び明細書に基づかないものであるから採用できない。
５．むすび
　以上のとおり，本願の特許請求の範囲の請求項７に係る発明は，引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　したがって，本願は，他の請求項について検討するまでもなく，拒絶すべきものである。
　よって，結論のとおり審決する。