【事件の表示】
　平成　７年特許願第　８１１８２号「記憶装置」拒絶査定に対する審判事件［平成　８年１０月２２日出願公開、特開平　８−２７９２５５］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
　
１．手続の経緯
　本願は、平成７年４月６日の出願であって、平成14年９月５日付けで平成14年８月19日付けの手続補正が却下されるとともに拒絶査定がなされ、これに対し、同年10月16日に拒絶査定に対する審判請求がなされたものである。
　
２．平成14年８月19日付けの手続補正の補正却下の決定について　
（１）本願補正発明
　平成14年８月19日付けでなされた手続補正書で補正された明細書の特許請求の範囲の請求項１は、
「【請求項１】　ライト回路のエラーチェックルーチンより発生している複数種類のエラーを検出するエラー検出部と、
　該エラー検出部が検出した前記エラーチェックルーチンにより検出した複数種類のエラーを記憶するエラー情報記憶部とを備えたライト回路と、
　該ライト回路の制御を行う記憶装置制御部とを有することを特徴とした記憶装置。」
と補正された（以下、「本願補正発明」という。）。
　そこで、本願補正発明が特許出願の際独立して特許を受けることができるものであるか否か（特許法第17条の２第４項において準用する同法第126条第３項の規定に違反するものであるか否か）について以下に検討する。
　
（２）引用例
　原査定の拒絶の理由で引用された特開平3-172920号公報（以下、「引用例」という。）には、図面とともに次の技術事項が記載されている。
(i)「〔産業上の利用分野〕
　本発明は、ホストコンピュータと情報記録ディスク装置との間に接続され、このディスク装置の制御を行う、情報記録ディスク装置の制御装置に関する。
〔従来の技術〕
　近年、光磁気ディスク装置等の情報記録ディスク装置は、コンピュータデータ記録用、文書ファイル用等に利用されている。」（第１頁右下欄第２〜10行）
(ii)「第６図及び第７図に示すように、従来例の制御装置51は、ホストコンピュータ11と前記光磁気ディスク装置21との間に接続されている。
　この制御装置51は、インターフェース２、バッファメモリ５、機構系制御装置８、マイクロコンピュータ（以下マイコンと略記する）53、DMAコントローラ54、誤り訂正回路（以下ECCと略記する）56、フォーマッタ57等から構成されている。
　　・・・（中略）・・・
　第６図(A)に示すように、記録モード時には、前記ホストコンピュータ11から、前記インターフェース２を介してマイコン53に対して、記録命令、記録区間指定等の信号が出力されると共に、インターフェース２及び前記DMAコントローラ54を介して前記バッファメモリ５に対して、記録データが供給される。このバッファメモリ５からの記録データに対して、記録動作時には、前記ECC56において誤り訂正符号が付加され、前記フォーマッタ57において変調が施されて、記録信号が生成される。前記機構系制御装置８により、前記ディスク装置21に対して、サーチ動作、消去動作、記録動作、照合動作の切換指示、前記電磁石26によるバイアス磁界の制御、前記レーザダイオード28の出力強度の制御、記録区間への前記対物レンズ32の位置制御等が行われ、このディスク装置21において、記録動作時には、前記ディスク22の記録領域23の記録トラックの連続したセクタに、１セクタずつ順次記録信号が記録される。」（第４頁左上欄第３行〜同頁左下欄第11行）
(iii)「前記制御装置51において、ECC56、フォーマッタ57等で動作エラーが発生した場合の、異常処理動作について説明する。
　この制御装置51の前述の各構成要素において、発生する可能性のある動作エラーの種類には、次のようなものがある。前記ECC56においては、前記記録モード（記録動作）時、前記マイコン53の指令による記録データ数と前記フォーマッタ57が要求する記録データ数とが合致しない場合であるデータ数エラー、記録モード（照合動作）時、前記DMAコントローラ54からの記録データとフォーマッタ57からの再生データの照合結果が非合致の場合である照合エラー、前記再生モード時、マイコン53の指令による記録データ数と前記フォーマッタ57が要求する記録データ数とが合致しない場合であるデータ数エラー、記録モード（照合動作）時、前記DMAコントローラ54からの記録データとフォーマッタ57からの再生データの照合結果が非合致の場合である照合エラー、前記再生モード時、マイコン53の指令による再生データ数とフォーマッタ57からの再生データ数とが合致しない場合であるデータ数エラー及びフォーマッタ57からの再生データに対して誤り訂正が出来ない場合である誤り訂正不能エラー等がある。又、このフォーマッタ57に於いては、記録モード（記録動作）時、記録すべきセクタのアドレスが前記ディスク装置21において検出出来ない場合であるアドレスエラー、再生モード時、マイコン53の指令による再生すべきセクタのアドレスがディスク装置21において検出出来ない場合であるアドレスエラー等の他に、前記機構系制御装置８及びディスク装置21のすべての動作エラーがフォーマッタ57の動作エラーとして取り扱われる。なお、前記DMAコントローラ54においては、動作エラーは発生しない。
　前記制御装置51において、上述のような動作エラーが発生した場合、前記各構成要素の動作を一旦中止して修復動作を行う必要があるから、前記マイコン53から動作中止指令が出される。即ち、この各構成要素には、マイコン53からの動作指令が書き込まれる図示しないレジスタがそれぞれ内蔵されており、このマイコン53により、動作指令に基づく動作の結果（正常に終了した又は上述の種類の動作エラーが発生したこと等）を表すレジスタからのステータス信号が検出されることによって、上述のような動作エラーが検出され、これにより、マイコン53から各構成要素に対して動作中止命令が出される。」（第４頁右下欄第17行〜第５頁左下欄第４行）
(iv)「第１図及び前述の第６図に示すように、本発明の一実施例の制御装置１は、前記ホストコンピュータ11と前記光磁気ディスク装置21との間に接続されている。
　この制御装置１は、インターフェース２、DMAコントローラ４、バッファメモリ５、ECC６、フォーマッタ７、機構系制御装置８等から構成されている。この制御装置１は、前述の従来例の制御装置51に比して、DMAコントローラ４、ECC６及びフォーマッタ７に、それぞれ動作異常処置回路4a、6a及び7aを備え、マイコン３が処理能力の小さなものとなった点のみが異なるものであるから、従来例の説明と同様部分については、その説明を省略する。
　第２図(A)に示すように、このDMAコントローラ４の動作異常処置回路4aは、自動作停止回路4cから構成されている。
　そして、前記ECC６から、後述するECC６又は前記フォーマッタ７において動作エラーが発生したことを告知する動作エラー告知信号が、自動作停止回路4cに供給されると、この自動作停止回路4cから、可及的速やかな所定のタイミングで自身の動作を停止させる自動作停止信号が出力され、これによりDMAコントローラ４の動作は、後述するように可及的速やかな所定のタイミングで停止される。又、この自動作停止信号は、DMAコントローラ４に内蔵されたレジスタ4bにも供給され、前記マイコン３からの制御信号に対応して、このレジスタ4bから前述のステータス信号が出力され、これにより前記修復動作が行われる。
　同図(B)に示すように、前記ECC６の動作異常処置回路6aは、自動作停止回路6c、動作エラー告知回路6d、動作エラー検出回路6e等から構成されている。
　そして、このECC６において前述のような種類の動作エラーが発生すると、動作異常信号が動作エラー検出回路6eに供給され、この動作エラー検出回路6eにおいて、この動作エラーが検出され、動作エラーが発生したことを表す動作エラー発生信号が、自動作停止回路6c及び動作エラー告知回路6dのそれぞれ供給される。この動作エラー告知回路6dにおいて、この動作エラー発生信号により、動作エラー告知信号が前記DMAコントローラ４及びフォーマッタ７にそれぞれ出力される。又、このフォーマッタ７からの動作エラー告知信号が、自動作停止回路6c及び動作エラー告知回路6dにそれぞれ供給される。このフォーマッタ７からの動作エラー告知信号により、動作エラー告知回路6dにおいて、動作エラー告知信号が前記DMAコントローラ４に出力される。又、前記自動作停止回路6cにおいて前記動作エラー発生信号又は動作エラー告知信号により、前記自動作停止信号が出力され、これによりECC６の動作は、後述するように可及的速やかな所定のタイミングで停止される。
　この自動作停止信号は、ECC６に内蔵されたレジスタ6bにも供給される。又、前記動作エラー検出回路6eから、前述のような動作エラーの種類を表す動作エラー内容信号が、このレジスタ6bに供給され、前記マイコン３からの制御信号に対応して、このレジスタ6bから前述のステータス信号が出力され、これにより前記修復動作が行われる。
　同図(C)に示すように、前記フォーマッタ７の動作異常処置回路7aは、自動作停止回路7c、動作エラー告知回路7d、動作エラー検出回路7e等から構成されている。
　そして、このフォーマッタ７、前記機構系制御装置８及びディスク装置21において前述のような種類の動作エラーが発生すると、動作異常信号が動作エラー検出回路7eに供給され、この動作エラー検出回路7eにおいて、この動作エラーが検出され、動作エラー発生信号が、自動作停止回路7c及び動作エラー告知回路7dにそれぞれ供給される。この動作エラー告知回路7dにおいて、この動作エラー発生信号により、動作エラー告知信号が前記ECC６に出力される。又、このECC６からの動作エラー告知信号が、自動作停止回路7cに供給される。この自動作停止回路7cにおいて、前記動作エラー発生信号又は動作エラー告知信号により、前記自動作停止信号が出力され、これによりフォーマッタ７の動作は、後述するように可及的速やかな所定のタイミングで停止される。
　この自動作停止信号は、フォーマッタ７に内蔵されたレジスタ7bにも供給される。又、前記動作エラー検出回路7eから、動作エラー内容信号がこのレジスタ7bに供給され、前記マイコン３からの制御信号に対応して、このレジスタ7bからの前述のステータス信号が出力され、これにより前記修復動作が行われる。」（第６頁右下欄第５行〜第７頁右下欄第15行）　
　
　上記記載事項において、動作エラー検出回路6e、7eと該動作エラー検出回路6e、7eが検出したエラー内容をそれぞれ記憶するレジスタ6b、7bは一種の回路部といい得るものであることは明らかであるから、上記記載事項及び図面の記載を総合勘案すると、引用例には、結局次の発明が記載されているものと認める（特に、第１、２図。）。
　
　誤り訂正回路（ECC）６、フォーマッタ７の動作エラーをそれぞれ検出する動作エラー検出部6e、7eと、
　該動作エラー検出部6e、7eが検出したエラーをそれぞれ記憶するレジスタ6b、7bとを備えた回路部と、
　該回路部の制御を行うマイコン３とを有する情報記録装置。
　　　　　　
（３）対　比
　本願補正発明と引用例に記載された発明とを対比する。引用例に記載された発明における「動作エラー検出部6e、7e」は、本願補正発明における「エラー検出部」に相当し、同じく「レジスタ6b、7b」はエラーを記憶するものであるから、その限りで本願補正発明における「エラー情報記憶部」に相当する。引用例に記載された発明における「動作エラー検出部6e、7e（エラー検出部）」、「レジスタ6b、7b（エラー情報記憶部）」を備えた「回路部」は、情報記録ディスクに対し情報を記録すなわち書き込むための回路であるから、その限りで本願補正発明における「ライト回路」に共通する。また、引用例に記載された発明における「マイコン３」は、上記回路部（ライト回路）の制御を行うものであり、本願補正発明における「記憶装置制御部」に相当する。そうすると、本願補正発明と引用例に記載された発明とは、次の点で一致する。
 一致点
　エラーを検出するエラー検出部と、
　該エラー検出部が検出したエラーを記憶するエラー情報記憶部とを備えたライト回路と、
　該ライト回路の制御を行う記憶装置制御部とを有する記憶装置。
そして、次の点で相違する。
 相違点
　エラー検出部が検出するエラーに関し、本願補正発明においては、ライト回路のエラーチェックルーチンにより発生している複数種類のものであるのに対し、引用例に記載された発明においては、このことについて特に言及されていない点（以下、「相違点」という。）。
　
（４）判　断
　そこで、上記相違点について検討する。引用例には、記録モード（記録動作）時、記録データ数についてのデータ数エラー、記録すべきセクタのアドレスについてのアドレスエラー、記録モード（照合動作）時、記録データと再生データの照合エラー等のエラーが発生したことを検出して、各構成要素（DMAコントローラ、ECC回路、フォーマッタ等）の動作をマイコンからの動作中止命令により一旦中止し修復動作を行うことが示されており（特に、上記記載事項(iii)を参照。）、ディスクのエラーをチェックするルーチンにより生じているエラーを検出し、ウオーニングすること自体は、本願出願前に周知の技術である（必要があれば、特開平6-318375号公報を参照。）から、引用例に記載された発明においても、記録モード時（記録動作、照合動作）における上記エラー検出を、（動作エラー検出回路6e、レジスタ6bを含む）ECC回路６、（動作エラー検出回路7e、レジスタ7bを含む）フォーマッタ７等の要素から構成される回路部（本願補正発明の「ライト回路」に相当。）のエラーチェックルーチンにより行うようにすることは当業者が必要に応じて適宜なし得た事項である。
　また、上記ECC回路６、フォーマッタ７等の各構成要素を全体としてみれば、データ数エラー、アドレスエラー、照合エラー等の複数種類のエラーを検出するものということができることは明らかであり、しかも、複数種類のエラーを検出しメモリに記憶しておき、異常動作内容等を知ること自体は本願出願前に周知の技術である（必要があれば、特開平5-347084号公報を参照。）から、引用例に記載された発明においても、複数種類のエラーが発生している場合、これらを単に検出し記憶する程度のことは当業者が容易に想到できたものである。
　
　したがって、本願補正発明は、引用例に記載された発明及び上記周知技術に基づいて当業者が容易に発明をすることができたものと認められるので、特許法第29条第２項の規定により特許出願の際独立して特許を受けることができないものである。
　
（５）むすび
　以上のとおりであって、平成14年８月19日付けの手続補正は、特許法第17条の２第４項において準用する特許法第126号第３項の規定に違反するものと認められるので、同法第53条第１項の規定により却下すべきものであるとした原審における平成14年９月５日付けでなされた補正の却下の決定は妥当である。
　
３．本願発明について
　平成14年８月19日付けの手続補正は上記のとおり却下すべきものであるので、本願の請求項１に係る発明（以下、同項記載の発明を「本願発明」という。）は、平成14年５月20日付け手続補正書により補正された明細書の特許請求の範囲の請求項１に記載された次のとおりのものであると認める。
　
「【請求項１】　ライト回路の同時に発生している複数種類のエラーを検出するエラー検出部と、
　該エラー検出部が検出した前記同時に発生している複数種類のエラーを記憶するエラー情報記憶部とを備えたライト回路と、
　該ライト回路の制御を行う記憶装置制御部とを有することを特徴とした記憶装置。」
　
（１）本願の出願当初の明細書の記載事項
　本願の出願当初の明細書には、エラー情報、エラーチェックに関し次の事項が記載されている。
(i)「図８(b)のライト開始時のエラーチェック処理を処理S51〜処理S54に従って説明する。
　S51：ライト開始時のエラーチェックサブルーチンが開始すると、先ず、MTU制御回路17は、予め決められた最も重みの重いエラー情報(1)があるかどうかを判定する。この判定で重いエラー情報(1)がある場合は、処理S54に移り、もしない場合は、処理S52に移る。
　S52：MTU制御回路17は、次の重みの重いエラー情報(2)があるかどうかを判定する。この判定で次の重いエラー情報(2)がある場合は、処理S54に移り、もしない場合は、更に次の重いエラーを同様に判定し、エラーがない場合は最後の処理S53に移る。
　S53：MTU制御回路17は、最後の重みの重い（＝最も軽い）エラー情報(N)があるかどうかを判定する。この判定でエラー情報(N)がある場合は、処理S54に移り、もしない場合は、この処理を終了する（処理S45に移る）。
　S54：MTU制御回路17は、処理S51〜処理S53で判定したエラーを磁気テープ制御装置（MTC）等の上位装置に報告して、図８(a)の処理S45に移る。」（段落［0018］〜［0022］）
(ii)「図８(c)のデータライト中のエラーチェック処理を処理S61〜処理S64に従って説明する。
　S61：データライト中のエラーチェックサブルーチンが開始すると、先ず、MTU制御回路17は、予め決められた最も重みの重いエラー情報(1)があるかどうかを判定する。この判定で重いエラー情報(1)がある場合は、処理S64に移り、もしない場合は、処理S62に移る。
　S62：MTU制御回路17は、次の重みの重いエラー情報(2)があるかどうかを判定する。この判定で次の重いエラー情報(2)がある場合は、処理S64に移り、もしない場合は、更に次の重いエラーを同様に判定し、エラーがない場合は最後の処理S63に移る。
　S63：MTU制御回路17は、最後の重みの重い（＝最も軽い）エラー情報(N)があるかどうかを判定する。この判定でエラー情報(N)がある場合は、処理S64に移り、もしない場合は、この処理を終了する（処理S45に移る）。
　S64：MTU制御回路17は、処理S61〜処理S63で判定したエラーを磁気テープ制御装置(MTC)等の上位装置に報告して、図８(a)の処理S45に移る。」（段落［0022］〜［0026］）
(iii)「図５(b)のエラー発生時の処理を処理S11〜処理S13に従って説明する。
　S11：ライト回路のエラーが検出され、信号線Ｂに割り込み信号が発生し、ライト動作時のエラーチェックサブルーチンが開始すると、先ず、MTU制御回路17は、エラー情報用レジスタ31よりエラー情報の読み取りを行い、処理S12に移る。
　S12：MTU制御回路17は、ライト回路制御用レジスタ32よりライト制御情報の読み取りを行い、処理S13に移る。
　S13：MTU制御回路17は、詳細なエラー情報及びライト制御情報をMTC制御回路15等の上位装置に報告し、この処理を終了する。」（段落［0072］〜［0074］）　
(iv)「図６(a)のエラー処理の重み付け処理を処理S21〜処理S23に従って説明する。
　S21：ライト動作時にライト回路のエラーが検出され、信号線Ｂに割り込み信号が発生し、ライト動作時のエラーチェックサブルーチンが開始すると、先ず、MTU制御回路17は、エラー情報用レジスタ31から全てのエラー情報を読み取り、処理S22に移る。
　S22：MTU制御回路17は、読み取ったエラー情報の内容から一番重みのあるエラーを判定するエラーの重み付け判定を行い、処理S23に移る。
　S23：MTU制御回路17は、処理S22で判定した一番重みのあるエラーをMTU制御回路15等の上位装置に報告してこの処理を終了する。」（段落［0076］〜［0077］）
(v)「図６(b)の詳細エラー情報の読み取り処理を処理S31〜処理S33に従って説明する。　　　　　　　　　　　　　　　　　　　　　　　　　　　　　S31：MTU制御回路17は、詳細な情報が知りたい場合に、別命令にてエラー発生時の詳細エラー情報読み取りのサブルーチンを開始し、エラー情報用レジスタ31よりエラー情報の読み取りを行い、処理S32に移る。
　S32：MTU制御回路17は、ライト回路制御用レジスタ32よりライト制御情報の読み取りを行い、処理S33に移る。
　S33：MTU制御回路17は、詳細なエラー情報及びライト制御情報をMTC制御回路15等の上位装置に報告し、この処理を終了する。」（段落［0078］〜［0079］）
　
（２）新規事項についての判断
　エラー情報、エラーチェックに関する上記記載事項(i)〜(v)、及び図面５、６、８のフローチャートによれば、１回のエラーチェックルーチンでライト回路における重みの異なる複数種類のエラー情報(1)〜(N)を検出し、報告することは示されているものの、本願発明のように、これら「複数種類のエラー」が「同時に発生している」ものであることについては何ら記載されておらず、示唆されてもいない。また、「同時に発生している複数種類のエラー」について明細書又は図面の記載事項から直接的かつ一義的に導き出せる事項であるといい得る根拠も見当たらない。
　
（３）むすび
　以上のとおりであって、本願は、平成14年５月20日付けでなされた手続補正が願書に最初に添付した明細書又は図面に記載した事項の範囲内においてしたものとは認められないので、特許法第17条の２第２項において準用する同法第17条第２項に規定する要件を満たしていない。
　したがって、本願を平成14年６月６日付けの拒絶の理由で拒絶すべきものであるとした原査定は妥当である。
　
　よって、結論のとおり審決する。