【事件の表示】
　平成１０年特許願第２４５７３２号「相補素子を用いる並列プッシュプル増幅器」拒絶査定に対する審判事件［平成１１年７月３０日出願公開、特開平１１−２０５０４９］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
　本願は、平成１０年８月３１日（パリ条約による優先権主張　１９９７年１２月１７日（ＫＲ）韓国）の出願であって、特許請求の範囲の請求項１に係る発明（以下、「本願発明」という。）は、平成１４年９月４日付け手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された以下のとおりのものと認める。
　
「入力信号の第１半波を増幅する能動素子（４１）と入力信号の残りの第２半波を増幅する前記能動素子（４１）と相補の能動素子（４２）とより成る一対の相補型素子と、
　前記能動素子（４１）と前記能動素子（４２）のそれぞれの動作点を設定するための第１及び第２のバイアス回路（４３、４４）と、
　を具備する高周波増幅用の並列プッシュプル増幅器であって、
　前記能動素子（４１）はＮＭＯＳＦＥＴ（Ｑ４）で構成し、前記能動素子（４２）はＰＭＯＳＦＥＴ（Ｑ５）で構成し、該両素子のゲートを連結して入力端とし、該両素子のドレーンを連結して出力端として該両素子でＣＭＯＳデバイスを用いたソース共通型プッシュプル増幅器を形成し、ＮＭＯＳＦＥＴの場合は入力信号の０°〜１８０°を増幅し、ＰＭＯＳＦＥＴの場合は入力信号の１８０°〜３６０°を増幅することを特徴とし、
　前記第１バイアス回路（４３）は、一端が供給電圧（Ｖｄｄ）に接続されたインダクタ（Ｌ３）の他端を前記ＮＭＯＳＦＥＴ（Ｑ４）のドレーンに連結し、一端が供給電圧（Ｖｇｎ）に接続されたインダクタ（Ｌ４）の他端を前記ＮＭＯＳＦＥＴ（Ｑ４）のゲートに連結し、前記ＮＭＯＳＦＥＴ（Ｑ４）のソースを接地するとともに、前記第２バイアス回路（４４）は、一端が供給電圧（Ｖｇｐ）に接続されたインダクタ（Ｌ５）の他端を前記ＰＭＯＳＦＥＴ（Ｑ５）のゲートに接続し、一端が接地されたインダクタ（Ｌ６）の他端を前記ＰＭＯＳＦＥＴ（Ｑ５）のドレーンに連結し、前記ＰＭＯＳＦＥＴ（Ｑ５）のソースに前記供給電圧（Ｖｄｄ）を接続するように構成したことを特徴とする相補型素子を用いた高周波増幅用の並列プッシュプル増幅器。」
　
２．引用例
（１）これに対して、当審の拒絶理由に引用された特開平３−１０８６１９号公報（以下、「引用例１」という。）には、図面とともに次の事項が記載されている。
　イ．本発明は、所定の周波数を有する交流電圧を発生する電圧供給源およびこの電圧供給源からの出力電圧を増幅する同調増幅器から構成され、この同調増幅器は、２つの１次コイルおよび２次コイルを有するカップリングトランス並びにこのカップリングトランスの２次コイルに接続され、容量性の受動素子であるシュタルク電極を含む同調回路と、前記カップリングトランスの１次コイルに電流を供給する能動回路と、前記カップリングトランスの１次コイルに流入する電荷量とカップリングトランスの１次コイルから流出する電荷量とを等しくするためのブロッキングコンデンサとを含み、前記能動回路は１対の電界効果型トランジスタを備え、このトランジスタのゲートとソースとの間に前記電圧供給源の出力電圧が印加されると共にドレインに前記カップリングトランスの１次コイルを介して所定の直流電圧が印加されることを特徴とするシュタルク変調器。（３頁左上欄９行目〜同頁右上欄６行目）
　ロ．この分光計（１）に用いられるシュタルク変調器（２）は、第２図に示すように、所定の周波数を有する交流電圧を発生する交流電圧供給源（１１）、この交流電圧供給源からの出力電圧を増幅するプッシュプル同調増幅器（１２）からなる。（４頁左下欄５〜９行目）
　ハ．能動回路（１４）は、互いにコンプリメンタリーな一対のパワーＭＯＳＦＥＴ（１９）、（２０）を有する。このＦＥＴ（１９）、（２０）の夫々のゲート（１９Ｇ）、（２０Ｇ）は、第１および第２のコイル（２１ａ）、（２２ａ）並びに第１および第２のコンデンサ（２１ｂ）、（２２ｂ）からなる各加算器により、正のゲートバイアス電圧（ＶＧ１）および負のゲートバイアス電圧（ＶＧ２）が印加される。また、夫々のソース（１９Ｓ）、（２０Ｓ）は、保護抵抗（２３ａ）、（２３ｂ）を介してブロッキングコンデンサ（１６）に接続される。この保護抵抗（２３ａ）、（２３ｂ）は、過負荷になったときにこれらのＦＥＴ（１９）、（２０）の破損を防ぐためのものである。さらに、このＦＥＴ（１９）、（２０）のドレイン（１９Ｄ）、（２０Ｄ）は、カップリングトランス（１５）を介して正のドレイン電圧（ＶＤ１）および負のドレイン電圧（ＶＤ２）が夫々印加される。（４頁右下欄１５行目〜次頁左上欄９行目）
　ニ．パワーＭＯＳＦＥＴ（１８）、（１９）（注：１９、２０の誤記と認められる。）は、夫々最大消費電力１００Ｗの２ＳＫ４１４、２ＳＪ１１９である。このＦＥＴの各ドレイン（１９Ｄ）、（２０Ｄ）には、図示しない２２００μＦのケミカルコンデンサをパスコンデンサとして接続した。（６頁左下欄１９行目〜同頁右下欄３行目）
　ホ．このシュタルク変調器において、電圧供給源の出力３．２ＭＨｚ、１３Ｖ（ｐｅａｋ−ｔｏ−ｐｅａｋ）に対して、変調周波数３．２ＭＨｚ、１１００Ｖ（ｐｅａｋ−ｔｏ−ｐｅａｋ）の出力が得られた。（７頁右上欄９〜１２行目）
　
　上記引用例１の記載及び図面ならびにこの分野における技術常識を考慮すると、上記「能動回路」は「互いにコンプリメンタリーな一対のパワーＭＯＳＦＥＴ（１９）、（２０）」を有する「プッシュプル同調増幅器」であるから、「ＭＯＳＦＥＴ（１９）」が「入力信号の第１半波（即ち、入力信号の０°〜１８０°）を増幅」し、「ＭＯＳＦＥＴ（２０）」が「入力信号の残りの第２半波（即ち、入力信号の１８０°〜３６０°）を増幅」する「並列型」の「プッシュプル増幅器」であることは自明のことである。また、第２図の記載から、「ＭＯＳＦＥＴ（１９）」が「Ｎ型」のＦＥＴ、「ＭＯＳＦＥＴ（２０）」が「Ｐ型」のＦＥＴであることも明らかである。
　また、上記「能動回路」の動作周波数は例えば「３．２ＭＨｚ」であるから、上記「能動回路」は「高周波増幅用の並列プッシュプル増幅器」であり、また、上記「能動回路」は「互いにコンプリメンタリーな一対のパワーＭＯＳＦＥＴ（１９）、（２０）」の両「ソース」を接地しているから、当該「能動回路」は「ＣＭＯＳデバイスを用いたソース共通型プッシュプル増幅器」でもある。
　また、「第１および第２のコイル（２１ａ）、（２２ａ）並びに第１および第２のコンデンサ（２１ｂ）、（２２ｂ）からなる各加算器」と「カップリングトランス（１５）」は、「ＦＥＴ（１９）、（２０）」に対する「第１及び第２のバイアス回路」を構成している。
　
　したがって、上記引用例１には、「能動回路」に関し、以下の発明（以下、「引用発明」という。）が記載されていると認められる。
「入力信号の第１半波を増幅するＭＯＳＦＥＴ（１９）と入力信号の残りの第２半波を増幅する前記ＭＯＳＦＥＴ（１９）と相補のＭＯＳＦＥＴ（２０）とより成る一対の相補型ＭＯＳＦＥＴと、
　前記ＭＯＳＦＥＴ（１９）と前記ＭＯＳＦＥＴ（２０）のそれぞれの動作点を設定するための第１及び第２のバイアス回路と、
　を具備する高周波増幅用の並列プッシュプル増幅器であって、
　前記ＭＯＳＦＥＴ（１９）はＮＭＯＳＦＥＴで構成し、前記ＭＯＳＦＥＴ（２０）はＰＭＯＳＦＥＴで構成し、該両ＭＯＳＦＥＴのゲートを連結して入力端とし、該両ＭＯＳＦＥＴのドレインをカップリングトランスにより連結して出力端として該両ＭＯＳＦＥＴでＣＭＯＳデバイスを用いたソース共通型プッシュプル増幅器を形成し、ＮＭＯＳＦＥＴの場合は入力信号の０°〜１８０°を増幅し、ＰＭＯＳＦＥＴの場合は入力信号の１８０°〜３６０°を増幅することを特徴とし、
　前記第１バイアス回路は、一端が供給電圧（ＶＤ１）に接続されたカップリングトランスの１次コイル（１５ａ）の他端を前記ＮＭＯＳＦＥＴ（１９）のドレインに連結し、一端が供給電圧（ＶＧ１）に接続されたコイル（２１ａ）の他端を前記ＮＭＯＳＦＥＴ（１９）のゲートに連結し、前記ＮＭＯＳＦＥＴ（１９）のソースを保護抵抗（２３ａ）およびブロッキングコンデンサ（１６）を介して接地するとともに、前記第２バイアス回路は、一端が供給電圧（ＶＧ２）に接続されたコイル（２２ａ）の他端を前記ＰＭＯＳＦＥＴ（２０）のゲートに接続し、一端が供給電圧（ＶＤ２）に接続されたカップリングトランスの１次コイル（１５ｂ）の他端を前記ＰＭＯＳＦＥＴ（２０）のドレインに連結し、前記ＰＭＯＳＦＥＴ（２０）のソースを保護抵抗（２３ｂ）およびブロッキングコンデンサ（１６）を介して接地するように構成したことを特徴とする相補型ＭＯＳＦＥＴを用いた高周波増幅用の並列プッシュプル増幅器。」
　
（２）また、当審の拒絶理由に引用された実願昭５７−２３８７５号の願書に添付された明細書と図面を撮影したマイクロフィルム（実開昭５８−１２９７１６号公報参照、以下、「引用例２」という。）には、図面とともに次の事項が記載されている。
　イ．第１図は従来のプツシユプル増幅器である。図において，２，５及び６は抵抗器，３及び４はＦＥＴ，７，１６及び１７はソース抵抗器，８及び９はコンデンサであり，１は入力端子，１０は出力端子である。（１頁１８行目〜次頁２行目）
　
　上記引用例２の記載及び図面ならびにこの分野における技術常識を考慮すると、「プッシュプル増幅器において、ドレーンを連結して出力端とする」ことは単なる慣用手段である。
　
（３）また、当審の拒絶理由に引用された特開平８−３３０８５５号公報（以下、「引用例３」という。）図２または特開平５−２９８５１号公報（以下、「引用例４」という。）図１から次の事項が読みとれる。
　イ．「ドレインの直流バイアス回路をコイルで構成するとともに交流出力をコンデンサを介して取り出す構成」自体は周知の構成である。
　ロ．「ソースは直接接地される」のが普通である。
　
３．対比
　そこで、本願発明と上記引用発明を対比するに、引用発明の「ＭＯＳＦＥＴ（１９）」、「ＭＯＳＦＥＴ（２０）」、「ＭＯＳＦＥＴ」、「ドレイン」、「ＶＤ１」、「ＶＧ１」、「ＶＧ２」、「コイル」はそれぞれ本願発明の「能動素子（４１）」、「能動素子（４２）」、「素子」、「ドレーン」、「Ｖｄｄ」、「Ｖｇｎ」、「Ｖｇｐ」、「インダクタ」と同じものである。
　また、引用発明の「カップリングトランス」は相補型のＭＯＳＦＥＴの出力を結合する回路であり、本願発明の「連結」も結合していることには変わりがないから、引用発明の「両ＭＯＳＦＥＴのドレインをカップリングトランスにより連結して」という構成と本願発明の「両素子のドレーンを連結して」という構成はいずれも「両素子のドレーンを結合して」という構成で一致している。
　したがって、本願発明と上記引用発明は、
「入力信号の第１半波を増幅する能動素子（４１）と入力信号の残りの第２半波を増幅する前記能動素子（４１）と相補の能動素子（４２）とより成る一対の相補型素子と、
　前記能動素子（４１）と前記能動素子（４２）のそれぞれの動作点を設定するための第１及び第２のバイアス回路と、
　を具備する高周波増幅用の並列プッシュプル増幅器であって、
　前記能動素子（４１）はＮＭＯＳＦＥＴで構成し、前記能動素子（４２）はＰＭＯＳＦＥＴで構成し、該両素子のゲートを連結して入力端とし、該両素子のドレーンを結合して出力端として該両素子でＣＭＯＳデバイスを用いたソース共通型プッシュプル増幅器を形成し、ＮＭＯＳＦＥＴの場合は入力信号の０°〜１８０°を増幅し、ＰＭＯＳＦＥＴの場合は入力信号の１８０°〜３６０°を増幅することを特徴とする相補型素子を用いた高周波増幅用の並列プッシュプル増幅器。」
の点で一致しており、以下の点で相違している。
　
＜相違点＞
（１）「両素子のドレーンを結合して」という構成に関し、本願発明は「両素子のドレーンを連結して」いるのに対し、引用発明は「両ＭＯＳＦＥＴのドレインをカップリングトランスにより連結して」いる点。
（２）「第１バイアス回路」に関し、本願発明は「一端が供給電圧（Ｖｄｄ）に接続されたインダクタ（Ｌ３）の他端を前記ＮＭＯＳＦＥＴ（Ｑ４）のドレーンに連結し、一端が供給電圧（Ｖｇｎ）に接続されたインダクタ（Ｌ４）の他端を前記ＮＭＯＳＦＥＴ（Ｑ４）のゲートに連結し、前記ＮＭＯＳＦＥＴ（Ｑ４）のソースを接地する」ものであるのに対し、引用発明は「一端が供給電圧（ＶＤ１）に接続されたカップリングトランスの１次コイル（１５ａ）の他端を前記ＮＭＯＳＦＥＴ（１９）のドレインに連結し、一端が供給電圧（ＶＧ１）に接続されたコイル（２１ａ）の他端を前記ＮＭＯＳＦＥＴ（１９）のゲートに連結し、前記ＮＭＯＳＦＥＴ（１９）のソースを保護抵抗（２３ａ）およびブロッキングコンデンサ（１６）を介して接地する」ものである点。
（３）「第２バイアス回路」に関し、本願発明は「一端が供給電圧（Ｖｇｐ）に接続されたインダクタ（Ｌ５）の他端を前記ＰＭＯＳＦＥＴ（Ｑ５）のゲートに接続し、一端が接地されたインダクタ（Ｌ６）の他端を前記ＰＭＯＳＦＥＴ（Ｑ５）のドレーンに連結し、前記ＰＭＯＳＦＥＴ（Ｑ５）のソースに前記供給電圧（Ｖｄｄ）を接続する」ものであるのに対し、引用発明は「一端が供給電圧（ＶＧ２）に接続されたコイル（２２ａ）の他端を前記ＰＭＯＳＦＥＴ（２０）のゲートに接続し、一端が供給電圧（ＶＤ２）に接続されたカップリングトランスの１次コイル（１５ｂ）の他端を前記ＰＭＯＳＦＥＴ（２０）のドレインに連結し、前記ＰＭＯＳＦＥＴ（２０）のソースを保護抵抗（２３ｂ）およびブロッキングコンデンサ（１６）を介して接地する」ものである点。
　
４．当審の判断
　そこで、上記相違点（１）の「両素子のドレーンを結合して」という構成について考察するに、例えば上記引用例２〜４に開示されているように、「プッシュプル増幅器において、ドレーンを連結して出力端とする」ことは単なる慣用手段であり、上記したように、引用発明の「ＭＯＳＦＥＴ」、「ドレイン」はそれぞれ本願発明の「素子」、「ドレーン」と同じ構成であるから、引用発明の「両ＭＯＳＦＥＴのドレインをカップリングトランスにより連結して」という構成を「両素子のドレーンを連結して」という構成に変更する程度のことは単なる慣用手段の変更に過ぎず、容易なことである。
　ついで、上記相違点（２）の「第１バイアス回路」について考察するに、上記したように、引用発明の「供給電圧（ＶＤ１）」、「ＮＭＯＳＦＥＴ（１９）」、「ドレイン」、「供給電圧（ＶＧ１）」、「コイル（２１ａ）」はそれぞれ本願発明の「供給電圧（Ｖｄｄ）」、「ＮＭＯＳＦＥＴ（Ｑ４）」、「ドレーン」、「供給電圧（Ｖｇｎ）」、「インダクタ（Ｌ４）」と同じ構成であるから、
　ゲートのバイアス回路については実質的な差異はなく、
　ドレインのバイアス回路については、引用発明のインダクタがカップリングトランスの１次コイル（１５ａ）で構成されている点で本願発明のインダクタと一応の相違があるが、直流バイアス回路としては両者の間に実質的な差異はないものである。また、引用発明の１次コイルは交流出力を取り出す機能を兼用している点で本願発明の交流出力を（コンデンサを介して）取り出す構成と相違しているが、この点は、ドレインの直流バイアス回路をコイルで構成するとともにドレインの交流出力をコンデンサを介して取り出す構成自体が例えば上記引用例３または引用例４に開示されているように周知の構成なのであるから、引用発明のコイルを直流バイアスと交流出力とで兼用しないように構成することも容易なことである。
　また、ソースのバイアス回路については、引用発明のソースが保護抵抗（２３ａ）およびブロッキングコンデンサ（１６）を介して接地されるものである点で本願発明の直接接地する構成と一応の相違があるが、もともとソースに接続される回路は、例えば上記引用例３または引用例４に開示されているように、直接接地されるのが普通であるところ、引用発明の抵抗は、「過負荷になったときにＦＥＴの破損を防ぐため」のものであるから、ＦＥＴの破損の心配がない場合にこれを省略することは容易なことであり、ブロッキングコンデンサは「カップリングトランスの１次コイルに流入する電荷量とカップリングトランスの１次コイルから流出する電荷量とを等しくするため」のものであるから、出力のバランスがとれている場合にこれを省略することも容易なことである。
　ついで、上記相違点（３）の「第２バイアス回路」について考察するに、上記したように、引用発明の「供給電圧（ＶＧ２）」、「供給電圧（ＶＤ２）」はいずれも負電圧である点を除き、引用発明の「供給電圧（ＶＧ２）」、「コイル（２２ａ）」、「ＰＭＯＳＦＥＴ（２０）」、「ドレイン」はそれぞれ本願発明の「供給電圧（Ｖｇｐ）」、「インダクタ（Ｌ５）」、「ＰＭＯＳＦＥＴ（Ｑ５）」、「ドレーン」と形式上同じ構成であるから、
　ゲートのバイアス回路については、引用発明のバイアス電位が負である点で本願発明の正のバイアス電位と一応相違している点を除き、両者の間に実質的な差異はない。そして、ゲートバイアス電位はソースおよびドレインのバイアス電位と関連して適宜決められるものであるから、本願発明のようにドレインのバイアス電位を接地電位とし、ソースのバイアス電位を正のＶｄｄとするとき、ゲートのバイアス電位が正となることは当業者であれば自明のことであり、バイアス電位に関する差異は単なる設計的事項にすぎないものである。
　また、ドレインのバイアス回路については、本願発明が「一端が接地されたインダクタ（Ｌ６）の他端を前記ＰＭＯＳＦＥＴ（Ｑ５）のドレーンに連結している」のに対し、引用発明は「一端が供給電圧（ＶＤ２）に接続されたカップリングトランスの１次コイル（１５ｂ）の他端を前記ＰＭＯＳＦＥＴ（２０）のドレインに連結している」点で一応の相違があるが、上記したように、供給電圧（ＶＤ２）は「負電圧」であり、接地電位よりも低いことを考慮すると、ドレインのバイアスとしてソース電位（接地電位）よりも低い直流電圧を印加する直流バイアス回路としては両者の間に実質的な差異はないものである。また、引用発明の１次コイルは交流出力を取り出す機能を兼用している点で本願発明の交流出力を（コンデンサを介して）取り出す構成と相違しているが、この点は、第１のバイアス回路の場合と同様に、ドレインの直流バイアス回路をコイルで構成するとともにドレインの交流出力をコンデンサを介して取り出す構成自体が例えば上記引用例３または引用例４に開示されているように周知の構成なのであるから、引用発明のコイルを直流バイアスと交流出力とで兼用しないように構成することは容易なことである。
　また、ソースのバイアス回路については、引用発明のソースが保護抵抗（２３ｂ）およびブロッキングコンデンサ（１６）を介して接地されるものであるのに対し、本願発明のソースが供給電圧（Ｖｄｄ）に接続される点で一応の相違があるが、もともとソースの回路は、例えば上記引用例３または引用例４に開示されているように、直接接地されるのが普通であるところ、本願発明のＰＭＯＳＦＥＴに係るソースも「ソース共通型プッシュプル増幅器」であるから、直流バイアス的には供給電圧（Ｖｄｄ）に接続されるものの、交流的には「接地される」ものである。したがって、バイアス電位に関し、バイアス電位の設定自体は単なる設計的事項であるから、両者の間に実質的な差異はない。また、保護抵抗（２３ｂ）およびブロッキングコンデンサ（１６）については、ＮＭＯＳＦＥＴの場合と同様、必要がない場合にこれらを省略することは容易なことである。
　
５．むすび
　以上のとおり、本願発明は、上記引用例１に記載された発明及び上記引用例２〜４に開示された慣用手段乃至周知技術に基づいて、当業者が容易に発明をすることができたものと認められるから、特許法第２９条第２項の規定により、特許を受けることができない。
　
　よって、結論のとおり審決する。