(57)【要約】【課題】デルタシグマ変調回路を有するスイッチングレギュレータにおいて、簡易な構成で電源電圧異常を検出する。【解決手段】  スイッチングレギュレータは、制御信号に応じて電源電圧の供給を制御するスイッチング素子と、スイッチング素子を介して供給される電源電圧を平滑化して出力端子へ供給する平滑化回路と、出力端子に供給される出力電圧と基準電圧の差に応じた誤差信号を出力する誤差増幅器と、誤差信号に応じてデルタシグマ変調信号を生成するデルタシグマ変調回路と、デルタシグマ変調信号を制御信号として出力するとともに、デルタシグマ変調信号に基づいて電源電圧の異常を検出する電源異常検出回路とを備える。【選択図】図１
2012080670.tif 000002
【特許請求の範囲】
【請求項１】
制御信号に応じて電源電圧の供給を制御するスイッチング素子と、
前記スイッチング素子を介して供給される前記電源電圧を平滑化して出力端子へ供給する平滑化回路と、
前記出力端子に供給される出力電圧と基準電圧の差に応じた誤差信号を出力する誤差増幅器と、
前記誤差信号に応じてデルタシグマ変調信号を生成するデルタシグマ変調回路と、
前記デルタシグマ変調信号を前記制御信号として出力するとともに、前記デルタシグマ変調信号に基づいて前記電源電圧の異常を検出する電源異常検出回路と、
を備えることを特徴とするスイッチングレギュレータ。
【請求項２】
前記電源異常検出回路は、前記デルタシグマ変調信号が示す信号系列が振動系列であることを検出したとき電源の異常と判断することを特徴とする請求項１に記載されたスイッチングレギュレータ。
【請求項３】
前記電源異常検出回路は、前記電源電圧の異常を検出したとき、前記デルタシグマ変調信号に代えて論理“１”の連続信号を前記制御信号として出力することを特徴とする請求項１又は２に記載されたスイッチングレギュレータ。
【請求項４】
前記電源異常検出回路は、前記デルタシグマ変調信号を順次遅延させるよう多段接続された複数の遅延素子と、該複数の遅延素子の各々の入力と出力の排他的論理和をそれぞれ求める複数の排他的論理和回路と、すべての排他的論理和回路の論理積を求める論理積回路と、を含むことを特徴とする請求項３に記載されたスイッチングレギュレータ。
【請求項５】
前記電源異常検出回路は、さらに、前記論理積回路の出力と前記遅延素子の最終段の出力との論理積を求める論理積回路を有し、前記論理積回路の出力を前記制御信号として出力することを特徴とする請求項４に記載されたスイッチングレギュレータ。
【請求項６】
スイッチングレギュレータのスイッチング素子の制御信号として用いられるデルタシグマ信号を監視し、
前記デルタシグマ変調信号が振動系列であることを検出したとき、検出信号を出力する、
ことを特徴とする電源電圧異常検出方法。
【請求項７】
前記デルタシグマ変調信号と前記検出信号の論理積を求め、前記制御信号として出力することを特徴とする請求項６に記載の電源電圧異常検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチングレギュレータに関し、特に、スイッチング方式としてデルタシグマ変調方式を採用するスイッチングレギュレータに関する。
【背景技術】
【０００２】
近年、電源装置として、小型で高効率かつ集積化が可能という利点を持つスイッチングレギュレータが各種電子機器に広く採用されている。スイッチングレギュレータのスイッチング方式としては、ＰＷＭ変調方式が一般的であるが、デルタシグマ変調方式を採用するものも増えている。
【０００３】
電源装置は、その電源装置から電力供給を受ける負荷を保護するため、また電源装置自体を保護するため、電源電圧の瞬間的な低下（瞬断）を検出する必要がある。特許文献１には、内部回路電源端子の電圧（ＶＤＤ）を監視し、監視電圧が所定電圧以下になったことを検出してスイッチング素子のスイッチング動作を停止させる技術が記載されている。また、特許文献２には、スイッチング素子のオン時間が所定値以上になったこと検出することにより電源電圧の瞬断を検出する技術が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１１８６５１号公報
【特許文献２】特開２００９−１００４９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載された技術は、端子電圧を検出し、検出した電圧に応じてスイッチを制御するための、複雑な構成の制御回路（起動／停止回路）を必要とするという問題点がある。
【０００６】
また、特許文献２に記載された技術は、ＰＷＭ変調方式に適した方法であって、デルタシグマ変調方式には適用することができないという問題点がある。
【０００７】
本発明は、簡易な構成で電源電圧の異常を検出できるデルタシグマ変調方式のスイッチングレギュレータを提供しようとするものである。
【課題を解決するための手段】
【０００８】
本発明の一実施の形態に係るスイッチングレギュレータは、制御信号に応じて電源電圧の供給を制御するスイッチング素子と、前記スイッチング素子を介して供給される前記電源電圧を平滑化して出力端子へ供給する平滑化回路と、前記出力端子に供給される出力電圧と基準電圧の差に応じた誤差信号を出力する誤差増幅器と、前記誤差信号に応じてデルタシグマ変調信号を生成するデルタシグマ変調回路と、前記デルタシグマ変調信号を前記制御信号として出力するとともに、前記デルタシグマ変調信号に基づいて前記電源電圧の異常を検出する電源異常検出回路と、を備えることを特徴とする。
【発明の効果】
【０００９】
デルタシグマ変調回路の出力特性を利用することにより、簡易な構成でデルタシグマ変調回路の出力である制御信号に基づいて電源電圧の異常を検出することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１の形態に係るスイッチングレギュレータの概略構成を示す回路構成図である。
【図２】図１のスイッチングレギュレータに用いられるデルタシグマ変調回路の一構成例を示す回路構成図である。
【図３】図２のデルタシグマ変調回路の動作を説明するための図である。
【図４】図１のスイッチングレギュレータに用いられる瞬断検出回路の一回路構成を示す論理回路図である。
【発明を実施するための形態】
【００１１】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
【００１２】
図１に、本発明の第１の実施の形態に係るスイッチングレギュレータの概略構成を示す。このスイッチングレギュレータは、例えば、高速ＤＲＡＭを備える電子機器等の電源システムに用いることができる。
【００１３】
図示のスイッチングレギュレータは、スイッチング素子１１、ダイオード１２、コイル１３、コンデンサ１４、誤差増幅器１５、デルタシグマ変調回路１６、及び瞬断検出回路１７を有している。
【００１４】
スイッチング素子１１は、たとえはＮチャネルＭＯＳトランジスタにより構成することができる。スイッチング素子１１の入力側には、電源１８が接続され、電源電圧が供給される。スイッチング素子１１は、瞬断検出回路１７の出力を制御信号とする。スイッチング素子１１は、制御信号に応じてオン・オフし、電源電圧を出力側に供給し、またその供給を停止する。
【００１５】
スイッチング素子１１の出力側には、ダイオード１２のカソード及びコイル１３の一端が接続されている。ダイオード１２のアノードは接地され、コイル１３の他端は、一端が接地されたコンデンサ１４の他端及び出力端子１９に接続されている。出力端子１９には、負荷回路２０が接続される。これらダイオード２６、コイル２７及びコンデンサ２８は、（整流）平滑化回路として機能し、スイッチング素子１１を介して断続的に供給される電源電圧を平滑化（安定化）して出力端子１９に供給する。
【００１６】
誤差増幅器１５の入力の一方には出力端子１９が接続され、他方には基準電圧Ｖｒｅｆが供給されている。誤差増幅器１５は、出力端子１９に供給される出力電圧と基準電圧Ｖｒｅｆとの差に応じた信号（誤差信号）を出力する。
【００１７】
デルタシグマ変調回路１６の入力は、誤差増幅器１５の出力に接続されている。デルタシグマ変調回路１６は、誤差増幅器１５から誤差信号に応じたデルタシグマ変調信号を出力する。
【００１８】
瞬断検出回路１７の入力は、デルタシグマ変調回路１６の出力に接続され、出力は、スイッチング素子１１の制御端子に接続されている。瞬断検出回路１７は、デルタシグマ変調回路１６からのデルタシグマ変調信号をスイッチング素子１１の制御信号として出力する。なお、入力されたデルタシグマ変調信号に基づいて電源電圧の異常（瞬間的な切断（瞬断））を検出するため、瞬断検出回路１７は、そのデルタシグマ変調信号を所定クロック分だけ遅延させてスイッチング素子１１へ出力する。また、瞬断検出回路１７は、入力されたデルタシグマ変調信号に基づいて電源電圧の異常を検出したとき、入力されたデルタシグマ変調信号をそのまま出力せず、別の信号を生成して制御信号として出力する。
【００１９】
なお、図示のスイッチングレギュレータは、入力される電源電圧を、それより低い所定の電圧に低下させて負荷回路２０に供給する降圧型と呼ばれるスイッチングレギュレータである。
【００２０】
以上のように構成されたスイッチングレギュレータは、出力電圧が基準電圧Ｖｒｅｆを下回るとスイッチング素子１１をオンさせる時間の割合を増加させて出力電圧を増加させ、出力電圧が基準電圧Ｖｒｅｆを上回るとスイッチング素子１１をオンさせる時間の割合を減少させて出力電圧を減少させる。こうして、出力電圧の安定化が実現される。
【００２１】
次に、デルタシグマ変調回路１６と瞬断検出回路１７について詳細に説明する。
【００２２】
デルタシグマ変調回路１６は、例えば、図２に示すように、加算器２１、積分器２２、量子化器２３及び帰還増幅器２４により構成される。これは、１次デルタシグマ変調回路の例であるが、２次以上に構成されてもよい。
【００２３】
デルタシグマ変調回路１６は、入力信号の振幅に応じて“＋１”と“−１”からなる信号系列（ビットストリーム）を出力する。具体的には、図３に示すように、出力される信号系列の局所平均値が、入力振幅（百分率）に一致するように、“＋１”と“−１”からなる信号系列を出力する。例えば、入力振幅が１００％のとき、デルタシグマ変調回路１６は、“＋１”の連続を出力する。また、入力振幅が５０％のとき、デルタシグマ変調回路１６は、“＋１”３個に対して“−１”１個の割合で出力する。なお、入力振幅（百分率）は、帰還増幅器２４のフィードバック係数Ｋにより定まる最大振幅に対する比を表している。
【００２４】
デジタルシグマ変調回路１６には、公知の様々な回路トポロジーを採用することが可能である。デジタルシグマ変調回路１６から出力される信号系列は、採用する回路トポロジーに依存するので、必ずしも図３に示すとおりにはならない。しかしながら、どのような回路トポロジーを採用したとしても、デルタシグマ変調回路１６は、出力信号系列の局所平均値が入力振幅に一致するするように、出力信号系列を生成する。
【００２５】
さて、図３から理解されるように、入力振幅が０％になると、デジタルシグマ変調回路１６は、“＋１”と“−１”とを交互に繰り返す振動系列を出力する。またデルタシグマ変調回路１６は、その構成上“−１”を連続して出力することはない。ここで、電源電圧に異常（瞬断）が生じると誤差増幅器の出力がなくなる。つまり、デルタシグマ変調回路１６への入力振幅が０％の状態が生じる。これに応じて、デジタルシグマ変調回路１６は振動系列を出力する。瞬断検出回路１７は、このデジタルシグマ変調回路１６から出力される信号系列を検出する。
【００２６】
瞬断検出回路１７は、例えば、図４に示すように構成することができる。即ち、デルタシグマ変調回路１６からのデルタシグマ変調信号を順次遅延させるように多段接続された遅延素子４１〜４４と、各遅延素子の入力と出力の排他的論理和を求める排他的論理和回路４５〜４８と、これら排他的論理和回路４５−４８のすべての出力の論理積を求める論理積回路（ここでは、３個のＡＮＤ回路）４９とを有している。また、このデジタルシグマ変調回路１６は、論理積回路４９の出力と最終段の遅延素子４４の出力の論理和を求める論理和回路５０を有している。
【００２７】
なお、本実施の形態では、デルタシグマ変調回路１６の出力が振動系列であることを検出するには、連続する５ビットを必要とするため、遅延素子の数を４個としたが、遅延素子の数はデルタシグマ変調回路１６に採用する回路トポロジーに依存して決めればよい。
【００２８】
図４の瞬断検出回路１７は、デルタシグマ変調回路１６から出力されるデルタシグマ変調信号を遅延素子４１〜４４で順次遅延させて論理積回路５０の一方の入力へ供給する。なお、デルタシグマ変調信号に含まれる“＋１”及び“−１”は，論理回路上では、それぞれ論理“１”及び論理“０”として扱えばよい。
【００２９】
論理和回路５０は、通常、一方の入力に供給されるデルタシグマ変調信号をそのままスイッチング素子１１の制御信号として出力する。詳述すると、デルタシグマ変調信号が振動系列でない場合、排他的論理和回路４５〜４８のいずれか一つ以上から論理“０”が出力されるため、論理積回路４９の出力は論理“０”となる。その結果、論理和回路５０は、デルタシグマ変調信号をそのまま出力することになる。
【００３０】
デルタシグマ変調信号が振動系列になると、排他的論理和回路４５〜４８のすべてから論理“１”が出力される。これに応じて、論理積回路４９の出力は論理“１”となる。即ち、電源電圧の異常を検出したことを示す検出信号が出力される。その結果、論理和回路５０の一方の入力が論理“１”となり、論理和回路５０は、デルタシグマ変調信号に関わらず論理“１”を連続的に出力する。電源電圧の異常が瞬断であるなら、論理和回路５０から論理“１”が連続的に出力されることにより、スイッチング素子１１はオンし続け、出力電圧は速やかに所定の電圧レベル近傍にまで回復する。これにより、電源電圧の異常（瞬断）による負荷回路２０への悪影響を防止又は抑制することができる。
【００３１】
その後、デルタシグマ変調信号が振動系列でなくなれば、論理積回路４９の出力は論理“０”に戻り、論理積回路５０は、再び、デルタシグマ変調信号をそのまま（遅延させて）出力する。
【００３２】
以上のようにして、本実施の形態に係るスイッチングレギュレータは、図４に示すような簡易なデジタル回路構成により、電源電圧の異常を検出することができる。論理積回路４９の出力は、電源電圧の異常を検出したことを示す検出信号として利用できる。例えば、検出信号に応じて表示灯を点灯させるなど、瞬断検出の報知に利用することもできる。
【００３３】
以上、本発明について実施の形態に即して説明したが、本発明は上記実施の形態に限定されるものではなく、本発明の範囲内において種々の変形・変更が可能である。例えば、スイッチング素子はＮＭＯＳに限らず、他のトランジスタやその他のスイッチを利用することができる。また、デルタシグマ変調回路は、公知のいかなる回路トポロジーをも採用することができる。さらに、瞬断検出回路は、回路トポロジーに応じて振動系列を検出できる最小のビット数を監視するように構成すればよい。
【符号の説明】
【００３４】
１１    スイッチング素子
１２    ダイオード
１３    コイル
１４    コンデンサ
１５    誤差増幅器
１６    デルタシグマ変調回路
１７    瞬断検出回路
１８    電源
１９    出力端子
２０    負荷回路
２１    加算器
２２    積分器
２３    量子化器
２４    帰還増幅器
４１〜４４    遅延素子
４５〜４８    排他的論理和回路
４９    論理積回路
５０    論理和回路
【図１】
2012080670.tif 000003
【図２】
2012080670.tif 000004
【図３】
2012080670.tif 000005
【図４】
2012080670.tif 000006