(57)【要約】【課題】パッシベーション膜および各層間膜とそれら各膜の下層との間でのひび割れの発生を防止することができる半導体装置を提供する。【解決手段】半導体チップ１は、多層配線構造を有しており、最表面がパッシベーション膜２２で覆われている。半導体チップ１の表面の周縁部には、全周にわたって、表面側および側面側に開放された溝３１が形成されている。この溝３１は、その最深部が半導体基板１１に達している。そして、パッシベーション膜２２上には、応力緩和層２、再配線３および封止樹脂層４が形成されている。封止樹脂層４は、応力緩和層２および再配線３の表面を覆い、これらの表面から溝３１に入り込み、その溝３１を埋め尽くしている。これにより、第１層間膜１３、第２層間膜１５、第３層間膜１７およびパッシベーション膜２２の各側面は、封止樹脂層４の溝３１に入り込んだ部分によって被覆されている。【選択図】図１
2007165402.tif 000002
【特許請求の範囲】
【請求項１】
表面の周縁部に表面側および側面側に開放された溝を有する半導体チップと、
この半導体チップ上に積層されて、前記溝に入り込んでおり、前記半導体チップの表面側を封止するための封止樹脂層とを含み、
前記半導体チップは、当該半導体チップの基体をなす半導体基板と、この半導体基板上に上下に積層された複数の配線層と、各配線層間に介在された層間膜と、最上層の配線層の表面を被覆するパッシベーション膜とを備え、
前記封止樹脂層の前記溝に入り込んだ部分により、各層間膜および各パッシベーション膜の側面が覆われていることを特徴とする、半導体装置。
【請求項２】
前記封止樹脂層を前記半導体チップと前記封止樹脂層との積層方向に貫通して設けられ、基端部が最上層の前記配線層と電気的に接続された複数のポストと、
各ポストの先端部上に接触して形成され、前記封止樹脂層上に突出する外部接続端子とをさらに含み、
前記封止樹脂層は、前記半導体チップの表面に未硬化の液状樹脂を塗布し、これを硬化させることにより形成されていることを特徴とする、請求項１記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、多層配線構造を有する半導体装置に関する。
【背景技術】
【０００２】
最近、半導体装置の高機能化・多機能化に伴って、ＷＬ−ＣＳＰ（ウエハレベルチップスケールパッケージ：Wafer Level-Chip Scale Package）技術の実用化が進んでいる。ＷＬ−ＣＳＰ技術では、ウエハ状態でパッケージング工程が完了され、ダイシングによって切り出された個々のチップサイズがパッケージサイズとなる（たとえば、特許文献１参照）。
【０００３】
図３は、ＷＬ−ＣＳＰ技術が適用された半導体装置の構造を示す断面図である。
この半導体装置は、半導体チップ１０１を備えている。半導体チップ１０１は、その表面全域がパッシベーション膜１０２で覆われており、このパッシベーション膜１０２には、パッド１０３を露出させるためのパッド開口１０４が形成されている。
パッシベーション膜１０２上には、ポリイミド層１０５が積層されている。ポリイミド層１０５上には、再配線１０６が形成されており、この再配線１０６は、ポリイミド層１０５に貫通して形成された貫通孔１０７を介してパッド１０３に接続されている。
【０００４】
一方、パッシベーション膜１０２の下方には、半導体チップ１０１の基体をなす半導体基板１０８側から順に、第１配線層１０９、第１層間膜１１０、第２配線層１１１および第２層間膜１１２が積層されている。第１配線層１０９と第２配線層１１１とは、第１層間膜１１０に形成されたビアホール１１３を介して電気的に接続されている。そして、第２層間膜１１２に形成されたビアホール１１４を介して、第２配線層１１１とパッド１０３とが電気的に接続されている。
【０００５】
また、ポリイミド層１０５および再配線１０６上には、エポキシ樹脂からなる封止樹脂層１１５が積層され、再配線１０６は、その封止樹脂層１１５を貫通するポスト１１６を介して、封止樹脂層１１５の表面に配設された半田ボール１１７に接続されている。
【特許文献１】特開２００１−２９８１２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
このような多層配線構造の半導体装置では、半導体チップ１０１、パッシベーション膜１０２、第１層間膜１１０、第２層間膜１１２および封止樹脂層１１５の各側面が面一となって露出している。そのため、半導体装置の側面に応力が加わったときに、その側面において、パッシベーション膜１０２、第１層間膜１１０および第２層間膜１１２とその下層との間でのひび割れ（パッシベーション膜１０２、第１層間膜１１０および第２層間膜１１２の剥がれ）が発生する。このようなひび割れが半導体チップ１０１の素子形成領域上まで進行すると、その素子形成領域に形成されている機能素子の動作不良を生じるおそれがある。
【０００７】
そこで、この発明の目的は、パッシベーション膜および各層間膜とそれら各膜の下層との間でのひび割れの発生を防止することができる半導体装置を提供することである。
【課題を解決するための手段】
【０００８】
上記の目的を達成するための請求項１記載の発明は、表面の周縁部に表面側および側面側に開放された溝を有する半導体チップと、この半導体チップ上に積層されて、前記溝に入り込んでおり、前記半導体チップの表面側を封止するための封止樹脂層とを含み、前記半導体チップは、当該半導体チップの基体をなす半導体基板と、この半導体基板上に上下に積層された複数の配線層と、各配線層間に介在された層間膜と、最上層の配線層の表面を被覆するパッシベーション膜とを備え、前記封止樹脂層の前記溝に入り込んだ部分により、各層間膜および各パッシベーション膜の側面が覆われていることを特徴とする、半導体装置である。
【０００９】
この構成によれば、半導体チップの表面の周縁部に溝が形成され、この溝に封止樹脂層が入り込んでいる。これにより、半導体チップの表層部の側面、つまり層間膜およびパッシベーション膜の各側面は、その溝に入り込んだ封止樹脂層によって覆われる。そのため、パッシベーション膜および各層間膜とそれら各膜の下層との間でのひび割れの発生を防止することができる。
【００１０】
請求項２記載の発明は、前記封止樹脂層を前記半導体チップと前記封止樹脂層との積層方向に貫通して設けられ、基端部が最上層の前記配線層と電気的に接続された複数のポストと、各ポストの先端部上に接触して形成され、前記封止樹脂層上に突出する外部接続端子とをさらに含み、前記封止樹脂層は、前記半導体チップの表面に未硬化の液状樹脂を塗布し、これを硬化させることにより形成されていることを特徴とする、請求項１記載の半導体装置である。
【００１１】
この構成によれば、封止樹脂層の材料として液状樹脂が用いられることにより、その液状樹脂を複数のポストの各間や溝へ良好に進入させることができ、複数のポストの各間や溝を封止樹脂層で確実に埋め尽くすことができる。
【発明を実施するための最良の形態】
【００１２】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の一実施形態に係る半導体装置の構造を示す断面図である。この半導体装置は、ＷＬ−ＣＳＰ技術が適用された半導体装置であり、半導体チップ１と、半導体チップ１上に積層された応力緩和層２と、応力緩和層２上に形成された再配線３と、再配線３上に積層された封止樹脂層４と、封止樹脂層４上に配置された金属ボール５とを備えている。
【００１３】
半導体チップ１は、多層配線構造を有しており、この半導体チップ１の基体をなす半導体基板１１上には、第１配線層１２、第１層間膜１３、第２配線層１４、第２層間膜１５、第３配線層１６、第３層間膜１７および第４配線層１８が半導体基板１１側からこの順に積層されている。
第１配線層１２、第２配線層１４、第３配線層１６および第４配線層１８は、それぞれ設計されたパターンに形成されている。そして、第１配線層１２と第２配線層１４とは、第１層間膜１３に形成された複数のビアホール１９を介して電気的に接続されている。また、第２配線層１４と第３配線層１６とは、第２層間膜１５に形成された複数のビアホール２０を介して電気的に接続され、第３配線層１６と第４配線層１８とは、第３層間膜１７に形成された複数のビアホール２１を介して電気的に接続されている。第３層間膜１７および第４配線層１８の表面は、半導体チップ１の最表層をなすパッシベーション膜２２によって覆われている。パッシベーション膜２２には、第４配線層１８の一部をパッド２３として露出させるための開口が形成されている。
【００１４】
また、半導体チップ１は、平面視略矩形状に形成されており、その表面の周縁部には、全周にわたって、表面側および側面側に開放された溝３１が形成されている。この溝３１は、半導体チップ１の裏面側ほど幅狭となる断面三角形状に形成されており、その最深部（最底部）は、半導体基板１１に達している。これにより、溝３１内には、第１層間膜１３、第２層間膜１５、第３層間膜１７およびパッシベーション膜２２の各側面が露出している。
【００１５】
応力緩和層２は、たとえば、ポリイミドからなり、この半導体装置に応力が加わったとき、その応力を吸収して緩和するために設けられている。この応力緩和層２には、パッド２３と対向する位置に、貫通孔３２が貫通して形成されている。
再配線３は、貫通孔３２を介してパッド２３に接続されている。また、再配線３は、応力緩和層２の表面に沿って、封止樹脂層４を挟んで金属ボール５と対向する位置まで延びている。
【００１６】
封止樹脂層４は、たとえば、エポキシ樹脂からなり、この半導体装置の表面側を封止している。この封止樹脂層４は、応力緩和層２および再配線３の表面を覆い、さらに、これらの表面から溝３１に入り込み、その溝３１を埋め尽くしている。これにより、第１層間膜１３、第２層間膜１５、第３層間膜１７およびパッシベーション膜２２の各側面は、封止樹脂層４の溝３１に入り込んだ部分によって被覆されている。また、封止樹脂層４は、表面が平坦面に形成されるとともに、その側面が半導体チップ１の側面と面一に形成されている。これによって、この半導体装置は、平面視におけるサイズが半導体チップ１のサイズと等しい略直方体形状を有している。
【００１７】
また、封止樹脂層４には、再配線３と金属ボール５との間に、たとえば、銅などの金属からなる扁平な円柱状のポスト３３が貫通して設けられており、このポスト３３によって、再配線３と金属ボール５とが接続されている。
金属ボール５は、図示しない配線基板などとの接続（外部接続）のための外部接続端子であり、たとえば、半田などの金属材料を用いてボール状に形成されている。
【００１８】
以上のように、半導体チップ１の表面の周縁部に溝３１が形成され、この溝３１に封止樹脂層４が入り込んでいる。これにより、半導体チップ１の表層部の側面、つまり第１層間膜１３、第２層間膜１５、第３層間膜１７およびパッシベーション膜２２の各側面は、その溝３１に入り込んだ封止樹脂層４によって覆われる。そのため、第１層間膜１３、第２層間膜１５、第３層間膜１７およびパッシベーション膜２２とそれら各膜の下層との間でのひび割れの発生を防止することができる。
【００１９】
図２は、図１に示す半導体装置の製造工程を工程順に示す断面図である。
まず、複数の半導体チップ１が作り込まれ、その表面全域がパッシベーション膜２２で覆われたウエハＷが用意される。そして、図２（ａ）に示すように、パッシベーション膜２２に、パッド２３を露出させるための開口が形成された後、そのパッシベーション膜２２上に、応力緩和層２および再配線３が順に形成される。さらに、再配線３上の所定位置（金属ボール５の形成位置）に、たとえば、電解めっきにより、複数のポスト３３が形成される。
【００２０】
次に、図２（ｂ）に示すように、ダイシングラインＬに沿って、ウエハＷの裏面に向けて先細りとなる断面逆台形状の凹部４１が応力緩和層２の表面から第１配線層１２の下方まで窪むように形成される。この凹部４１は、たとえば、レーザ加工によって形成されてもよいし、周面の断面形状が凹部４１の形状に対応した断面台形状に形成されたブレード（図示せず）を用いて、ハーフカットの手法により形成されてもよい。
【００２１】
その後、図２（ｃ）に示すように、ウエハＷの表面全域上に封止樹脂層４が形成される。この封止樹脂層４は、ウエハＷの表面全域に未硬化の液状エポキシ樹脂を塗布し、これを硬化させた後、その表面をポスト３３が露出するまで研削することにより形成することができる。封止樹脂層４の材料として液状エポキシ樹脂が用いられることにより、その液状エポキシ樹脂を複数のポスト３３の各間や凹部４１へ良好に進入させることができ、複数のポスト３３の各間や凹部４１を封止樹脂層４で確実に埋め尽くすことができる。
【００２２】
つづいて、各ポスト３３上に金属ボール５が形成された後、図２（ｄ）に示すように、図示しないダイシングブレードを用いて、ダイシングラインＬに沿って、ウエハＷが切断（ダイシング）される。これにより、ウエハＷが半導体チップ１の個片に切り分けられ、凹部４１がダイシングラインＬの両側の半導体チップ１の溝３１として分断されて、図１に示す構成の半導体装置が得られる。
【００２３】
以上、この発明の一実施形態を説明したが、この発明は他の形態で実施することもできる。たとえば、上述の実施形態では、ＷＬ−ＣＳＰ技術が適用された半導体装置を例に取り上げたが、この発明は、ＷＬ−ＣＳＰ技術が適用された半導体装置以外にも、たとえば、実装基板に対して、半導体チップの表面を対向させて、半導体チップの裏面が露出した状態で実装（ベアチップ実装）される、半導体装置に適用することもできる。
【００２４】
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【００２５】
【図１】この発明の一実施形態に係る半導体装置の構造を示す断面図である。
【図２】前記半導体装置の製造工程を工程順に示す断面図である。
【図３】従来の半導体装置の構造を示す断面図である。
【符号の説明】
【００２６】
１      半導体チップ
４      封止樹脂層
５      金属ボール（外部接続端子）
１１    半導体基板
１２    第１配線層
１３    第１層間膜
１４    第２配線層
１５    第２層間膜
１６    第３配線層
１７    第３層間膜
１８    第４配線層
２２    パッシベーション膜
３１    溝
３３    ポスト
【図１】
2007165402.tif 000003
【図２】
2007165402.tif 000004
【図３】
2007165402.tif 000005