(57)【要約】【課題】被加工物にワイヤボンディングされたボンディングワイヤのオープン不良を正確に検出する。【解決手段】各ボンディングワイヤ１４ａ〜１４ｃが正常にワイヤボンディングされている場合には、各アース用電極パッド１８ａ〜１８ｃは各ボンディングワイヤからインナーリード端子１２ｂを介して直流電源Ｖccのアースに接続されているため、各アース用電極パッドの電圧値は０Ｖである。しかし、ボンディングワイヤ１４ａ〜１４ｃがオープン不良を起こすと、そのボンディングワイヤに接続されているアース用電極パッド１８ａ〜１８ｃはアースから浮くため、そのアースから浮いたアース用電極パッドは０Ｖよりも高い電圧値に持ち上がる。そこで、各コンパレータ２２，２３の出力信号のレベルを判定回路２４によって判定すれば、各ボンディングワイヤ１４ａ〜１４ｃのそれぞれについてオープン不良の有無を正確に検出することができる。【選択図】  図２
2007165368.tif 000002
【特許請求の範囲】
【請求項１】
複数個の電極パッドと１個の端子とをそれぞれ接続する複数本のワイヤについて、そのワイヤのオープン不良を検出するワイヤ検査システムであって、
前記各電極パッド毎に当該電極パッドと前記端子の間に電流を流す電流供給手段と、
前記各電極パッド毎に当該電極パッドと前記端子の間に流れた電流値を検出する電流値検出手段と、
その電流値検出手段が検出した各電極パッド毎の電流値に基づいて、前記各ワイヤのそれぞれについてオープン不良の有無を判定する判定手段と
を備えたことを特徴とするワイヤ検査システム。
【請求項２】
請求項１に記載のワイヤ検査システムにおいて、
前記電流供給手段は、直流電源と、前記電極バッド毎に設けられたスイッチング素子とを備え、
前記直流電源のプラス側は前記スイッチング素子を介して前記電極パッドに接続され、
前記直流電源のマイナス側は前記端子に接続され、
前記スイッチング素子がオンされると、前記直流電源のプラス側から前記スイッチング素子，前記電極パッド，前記ワイヤ，前記端子，前記直流電源のマイナス側の経路で電流が流されることを特徴とするワイヤ検査システム。
【請求項３】
請求項１に記載のワイヤ検査システムにおいて、
前記電流供給手段は、直流電源と、前記電極バッド毎に設けられたスイッチング素子とを備え、
前記直流電源のプラス側は前記端子に接続され、
前記直流電源のマイナス側は前記スイッチング素子を介して前記電極パッドに接続され、
前記スイッチング素子がオンされると、前記直流電源のプラス側から前記端子，前記ワイヤ，前記電極パッド，前記スイッチング素子，前記直流電源のマイナス側の経路で電流が流されることを特徴とするワイヤ検査システム。
【請求項４】
複数個の電極パッドと１個の端子とをそれぞれ接続する複数本のワイヤについて、そのワイヤのオープン不良を検出するワイヤ検査システムであって、
前記各電極パッドと前記端子の間に電圧を印加する電圧印加手段と、
前記各電極パッドの電圧値を比較する電圧値比較手段と、
その電圧値比較手段の比較結果に基づいて、前記各ワイヤのそれぞれについてオープン不良の有無を判定する判定手段と
を備えたことを特徴とするワイヤ検査システム。
【請求項５】
請求項４に記載のワイヤ検査システムにおいて、
プルアップ抵抗を用いて前記各電極パッドの電圧を高電位に持ち上げるプルアップ手段を備えたことを特徴とするワイヤ検査システム。
【請求項６】
請求項４に記載のワイヤ検査システムにおいて、
プルダウン抵抗を用いて前記各電極パッドの電圧を低電位に引き下げるプルダウン手段を備えたことを特徴とするワイヤ検査システム。
【請求項７】
請求項１〜６のいずれか１項に記載のワイヤ検査システムにおいて、
前記電極パッドは、半導体装置のプラス電源用電極パッドまたはアース用電極パッドであり、
前記端子は、半導体装置のインナーリード端子であり、
前記ワイヤは、前記電極パッドおよび前記端子にワイヤボンディングされたボンディングワイヤであることを特徴とするワイヤ検査システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はワイヤ検査システムに係り、詳しくは、複数個の電極パッドと１個の端子とをそれぞれ接続する複数本のワイヤについて当該ワイヤのオープン不良を検査するシステムに関するものである。
【背景技術】
【０００２】
半導体装置において、リードフレームにダイボンド（マウント）して搭載された半導体チップ（半導体素子）とリードフレームとを電気的に接続する際には、半導体チップの表面に設けられた電極パッド（ボンディングパッド）と、リードフレームのインナーリード端子とを、ボンディングワイヤを介して接続するワイヤボンディング接続法が広く使用されている。
【０００３】
そして、近年、モノリシックＩＣ（Integrated Circuit）によるアナログ回路を構成する半導体チップでは、電源用の電極パッドおよびアース（グランド）用の電極パッドをそれぞれ複数個設けると共に、その複数個の電極パッドと１個のインナーリード端子とを複数本のボンディングワイヤを介してそれぞれ接続する技術が用いられる。
この技術によれば、半導体チップの電源の許容電流を増やすことが可能になるため消費電流の増大に対応することができると共に、電源の低インピーダンス化が可能になるためアナログ回路の精度を向上させてアナログ特性を改善することができる。
【０００４】
尚、２個の電極パッドと１個のインナーリード端子とを２本のボンディングワイヤを用いてそれぞれ接続する技術は、一般に「ダブルボンディング」と呼ばれる。また、３個の電極パッドと１個のインナーリード端子とを３本のボンディングワイヤを用いてそれぞれ接続する技術は、一般に「トリプルボンディング」と呼ばれる。
【０００５】
ところで、リードフレームにおいて、各インナーリード端子はそれぞれアウターリード端子に連結接続され、そのアウターリード端子は半導体装置のパッケージの外部に延出されている。
そのため、従来、半導体装置の製造時にボンディングワイヤの接続状態を検査する際には、アウターリード端子に電圧を印加して導通を調べることにより、そのアウターリード端子を介してインナーリード端子に接続されたボンディングワイヤのオープン不良を検出していた。
【０００６】
１個のインナーリード端子に複数本のボンディングワイヤを接続する技術でも、１個のインナーリード端子に接続された全てのボンディングワイヤがオープン不良を起こした場合には、それを検出することができる。
しかし、生産時の組み付け不良により、複数本のボンディングワイヤのうちの１本がオープン不良を起こした場合には、それを検出することが困難であった。
【０００７】
そこで、特許文献１に開示されるように、被加工物と接合されたワイヤの接合部を撮影する撮影手段と、前記接合部の接合状態に関する基準データを記憶した記憶手段と、前記撮影手段から供給された前記接合部の接合状態に関するデータと、前記基準データとを比較し、ワイヤの接合状態を判定する比較判定手段とを備えたワイヤボンディング検査システムが提案されている。
【０００８】
また、特許文献２に開示されるように、半導体チップ上の検査対象を撮像する撮像手段と、該撮像された画像中において事前にティーチングにより指定された検査位置にある検査対象を画像解析し、その解析結果に基き該検査対象を良否判定する画像解析手段とを有する半導体デバイスの組み立て工程における検査装置において、前記ティーチングにおけるデータ入力のためのカーソルを表示するカーソル表示手段を備えた検査装置が提案されている。
【特許文献１】特開平８ー１１１４４５号公報（第１〜７頁  図１）
【特許文献２】特開２００２ー２６０８５号公報（第１〜８頁  図１）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
特許文献１および特許文献２の技術は共に、撮影した画像を解析してボンディングワイヤの接続状態を検査するものであるため、画像を撮影する装置と、画像解析を行う装置とが必要であり、検査システム（検査装置）が複雑で大がかり且つ高価になるという問題があった。
【００１０】
本発明は上記問題を解決するためになされたものであって、その目的は、複数個の電極パッドと１個の端子とをそれぞれ接続する複数本のワイヤについて当該ワイヤのオープン不良を正確に検査することが可能なワイヤ検査システムを低コストに提供することにある。
【課題を解決するための手段】
【００１１】
請求項１に記載の発明は、
複数個の電極パッドと１個の端子とをそれぞれ接続する複数本のワイヤについて、そのワイヤのオープン不良を検出するワイヤ検査システムであって、
前記各電極パッド毎に当該電極パッドと前記端子の間に電流を流す電流供給手段と、
前記各電極パッド毎に当該電極パッドと前記端子の間に流れた電流値を検出する電流値検出手段と、
その電流値検出手段が検出した各電極パッド毎の電流値に基づいて、前記各ワイヤのそれぞれについてオープン不良の有無を判定する判定手段と
を備えたことを技術的特徴とする。
【００１２】
請求項２に記載の発明は、
請求項１に記載のワイヤ検査システムにおいて、
前記電流供給手段は、直流電源と、前記電極バッド毎に設けられたスイッチング素子とを備え、
前記直流電源のプラス側は前記スイッチング素子を介して前記電極パッドに接続され、
前記直流電源のマイナス側は前記端子に接続され、
前記スイッチング素子がオンされると、前記直流電源のプラス側から前記スイッチング素子，前記電極パッド，前記ワイヤ，前記端子，前記直流電源のマイナス側の経路で電流が流されることを技術的特徴とする。
【００１３】
請求項３に記載の発明は、
請求項１に記載のワイヤ検査システムにおいて、
前記電流供給手段は、直流電源と、前記電極バッド毎に設けられたスイッチング素子とを備え、
前記直流電源のプラス側は前記端子に接続され、
前記直流電源のマイナス側は前記スイッチング素子を介して前記電極パッドに接続され、
前記スイッチング素子がオンされると、前記直流電源のプラス側から前記端子，前記ワイヤ，前記電極パッド，前記スイッチング素子，前記直流電源のマイナス側の経路で電流が流されることを技術的特徴とする。
【００１４】
請求項４に記載の発明は、
複数個の電極パッドと１個の端子とをそれぞれ接続する複数本のワイヤについて、そのワイヤのオープン不良を検出するワイヤ検査システムであって、
前記各電極パッドと前記端子の間に電圧を印加する電圧印加手段と、
前記各電極パッドの電圧値を比較する電圧値比較手段と、
その電圧値比較手段の比較結果に基づいて、前記各ワイヤのそれぞれについてオープン不良の有無を判定する判定手段と
を備えたことを技術的特徴とする。
【００１５】
請求項５に記載の発明は、
請求項４に記載のワイヤ検査システムにおいて、
プルアップ抵抗を用いて前記各電極パッドの電圧を高電位に持ち上げるプルアップ手段を備えたことを技術的特徴とする。
【００１６】
請求項６に記載の発明は、
請求項４に記載のワイヤ検査システムにおいて、
プルダウン抵抗を用いて前記各電極パッドの電圧を低電位に引き下げるプルダウン手段を備えたことを技術的特徴とする。
【００１７】
請求項７に記載の発明は、
請求項１〜６のいずれか１項に記載のワイヤ検査システムにおいて、
前記電極パッドは、半導体装置のプラス電源用電極パッドまたはアース用電極パッドであり、
前記端子は、半導体装置のインナーリード端子であり、
前記ワイヤは、前記電極パッドおよび前記端子にワイヤボンディングされたボンディングワイヤであることを技術的特徴とする。
【発明の効果】
【００１８】
＜請求項１：第１実施形態または第４実施形態に該当＞
請求項１の発明において、各ワイヤ（１４ａ〜１４ｃ，１３ａ〜１３ｃ）が正常にワイヤボンディングされている場合には、各電極パッド（１８ａ〜１８ｃ，１７ａ〜１７ｃ）毎に当該電極パッドと端子（１２ｂ，１２ａ）の間に流れる電流値（Ｉａ〜Ｉｃ，Ｉｄ〜Ｉｆ）がほぼ等しくなる筈である。
そして、ワイヤ（１３ａ〜１３ｃ）がオープン不良を起こしていれば、そのワイヤには電流が流れないため、そのワイヤに接続された電極パッド（１７ａ〜１７ｃ）と端子（１２ａ）の間に流れる電流値は０Ａになる。
【００１９】
尚、電極パッドを半導体チップ（１１）上に集積化させたアース用電極パッド（１８ａ〜１８ｃ）に適用した場合には、半導体チップの基板またはウェルに形成された寄生抵抗（Ｒ）を介して各アース用電極パッドが接続されている。
そのため、ワイヤ（１４ａ〜１４ｃ）がオープン不良を起こしていれば、そのワイヤには電流が流れないものの、寄生抵抗を介して他のワイヤに電流が流れる。
しかし、寄生抵抗の抵抗値はワイヤの抵抗値に比べて遙かに高いため、ワイヤ（１４ａ〜１４ｃ）がオープン不良を起こした場合に当該ワイヤに接続された電極パッド（１８ａ〜１８ｃ）と端子（１２ｂ）の間に流れる電流は、当該ワイヤが正常な場合に比べて非常に小さくなる。
【００２０】
そこで、各電極パッド毎に当該電極パッドと端子の間に流れた電流値を電流値検出手段によって検出し、その電流値を判定手段によって判定すれば、各ワイヤのそれぞれについてオープン不良の有無を正確に検出することができる。
【００２１】
また、請求項１の発明は電流供給手段（Ｖcc、Ｔａ〜Ｔｃ，Ｔｄ〜Ｔｆ），電流値検出手段（ＣＤ），判定手段（１９，４２）を備えるが、これら各手段は簡単な構成で安価に実現可能である。
従って、請求項１の発明は、特許文献１および特許文献２の技術に比べて低コストに提供することができる。
【００２２】
＜請求項２：第１実施形態に該当＞
請求項２の発明によれば、前記電極パッドを半導体装置のアース用電極パッド（１８ａ〜１８ｃ）に適用した場合に、そのアース用電極パッドに接続されているボンディングワイヤ（１４ａ〜１４ｃ）のオープン不良を正確に検出することができる。
【００２３】
＜請求項３：第４実施形態に該当＞
請求項３の発明によれば、前記電極パッドを半導体装置のプラス電源用電極パッド（１７ａ〜１７ｃ）に適用した場合に、そのプラス電源用電極パッドに接続されているボンディングワイヤ（１３ａ〜１３ｃ）のオープン不良を正確に検出することができる。
【００２４】
＜請求項４：第２実施形態または第５実施形態に該当＞
請求項４の発明において、電圧印加手段により、電極パッド（１８ａ〜１８ｃ）に内部回路（１６ａ〜１６ｃ）を介してプラス電圧（Ｖcc）が印加されると共に、端子（１２ｂ）がアースに接続されている場合（第２実施形態）には、ワイヤ（１４ａ〜１４ｃ）が正常に接続されているときの電極パッドの電圧値は０Ｖである。
【００２５】
しかし、ワイヤがオープン不良を起こすと、そのワイヤに接続されている電極パッドはアースから浮くため、そのアースから浮いた電極パッドは０Ｖよりも高い電圧値に持ち上がる。
つまり、オープン不良を起こしたワイヤ（１４ａ〜１４ｃ）に接続されている電極パッド（１８ａ〜１８ｃ）は、その電極パッドに接続されている内部回路（１６ａ〜１６ｃ）の内部抵抗がプルアップ抵抗として機能し、その内部抵抗を介してプラス電圧に持ち上げられる。
【００２６】
また、請求項４の発明において、電圧印加手段により、端子（１２ａ）にプラス電圧が印加されると共に、電極パッド（１７ａ〜１７ｃ）が内部回路（１６ａ〜１６ｃ）を介してアースに接続されている場合（第４実施形態）には、ワイヤ（１３ａ〜１３ｃ）が正常に接続されているときの電極パッドの電圧値はプラス電圧（Ｖcc）である。
【００２７】
しかし、ワイヤがオープン不良を起こすと、そのワイヤに接続されている電極パッドは電圧印加手段の電源（Ｖcc）から浮くため、その電源から浮いた電極パッドはプラス電圧よりも低い電圧値に引き下がる。
つまり、オープン不良を起こしたワイヤ（１３ａ〜１３ｃ）に接続されている電極パッド（１７ａ〜１７ｃ）は、その電極パッドに接続されている内部回路（１６ａ〜１６ｃ）の内部抵抗がプルダウン抵抗として機能し、その内部抵抗を介してアース電圧に引き下げられる。
【００２８】
そこで、各電極パッドの電圧値を電圧値比較手段によって比較し、その比較結果を判定手段によって判定すれば、各ワイヤのそれぞれについてオープン不良の有無を正確に検出することができる。
【００２９】
また、請求項４の発明は電圧印加手段（Ｖcc），電圧値比較手段（２２，２３，５２，５３），判定手段（２４，５４）を備えるが、これら各手段は簡単な構成で安価に実現可能である。
従って、請求項４の発明は、特許文献１および特許文献２の技術に比べて低コストに提供することができる。
【００３０】
＜請求項５：第３実施形態に該当＞
請求項５の発明では、プルアップ抵抗（Ｔａ〜Ｔｃのオン抵抗）を用いて各電極パッドの電圧を高電位に持ち上げるプルアップ手段（Ｖcc、Ｔａ〜Ｔｃ）を備えている。
ここで、前記内部回路（１６ａ〜１６ｃ）は多数の回路素子から構成されているため、その内部抵抗はプルアップ抵抗よりも大きくなる。
【００３１】
そのため、内部回路の内部抵抗をプルアップ抵抗として機能させる請求項４の発明に比べ、専用のプルアップ抵抗を用いる請求項５の発明では、プルアップ抵抗が小さいことから、オープン不良を起こしたワイヤ（１４ａ〜１４ｃ）に接続されている電極パッド（１８ａ〜１８ｃ）の電圧を高電位に確実に持ち上げることができる。
【００３２】
そして、請求項５の発明はプルアップ手段を備えるため、請求項４の発明よりは複雑な構成であるものの、特許文献１および特許文献２の技術に比べれば、遙かに簡単な構成で安価に実現可能である。
従って、請求項５の発明によれば、請求項４の発明の前記作用・効果を更に確実に得ることができる。
【００３３】
＜請求項６：第５実施形態に該当＞
請求項６の発明では、プルダウン抵抗（Ｔｄ〜Ｔｆのオン抵抗）を用いて各電極パッドの電圧を低電位に引き下げるプルダウン手段（Ｖcc、Ｔｄ〜Ｔｆ）を備えている。
ここで、前記内部回路（１６ａ〜１６ｃ）は多数の回路素子から構成されているため、その内部抵抗はプルダウン抵抗よりも大きくなる。
【００３４】
そのため、内部回路の内部抵抗をプルダウン抵抗として機能させる請求項４の発明に比べ、専用のプルダウン抵抗を用いる請求項６の発明では、プルダウン抵抗が小さいことから、オープン不良を起こしたワイヤ（１３ａ〜１３ｃ）に接続されている電極パッド（１７ａ〜１７ｃ）の電圧を高電位に確実に持ち上げることができる。
【００３５】
そして、請求項６の発明はプルダウン手段を備えるため、請求項４の発明よりは複雑な構成であるものの、特許文献１および特許文献２の技術に比べれば、遙かに簡単な構成で安価に実現可能である。
従って、請求項６の発明によれば、請求項４の発明の前記作用・効果を更に確実に得ることができる。
【００３６】
＜請求項７＞
請求項７の発明において、ボンディングワイヤの一端部は半導体装置のプラス電源用電極パッドまたはアース用電極パッドにワイヤボンディングされ、ボンディングワイヤの他端部はインナーリード端子にワイヤボンディングされている。
そして、請求項７の発明によれば、当該ボンディングワイヤのオープン不良を正確に検出することができる。
【００３７】
＜用語の説明＞
上術した［発明の効果］に記載した（  ）内の符号等は、後述する［発明を実施するための最良の形態］に記載した構成部材・構成要素の符号に対応したものである。
そして、［課題を解決するための手段］［発明の効果］に記載した構成部材・構成要素と、［発明を実施するための最良の形態］に記載した構成部材・構成要素との対応関係は以下のようになっている。
【００３８】
「電極パッド」は、プラス電源用電極パッド１７ａ〜１７ｃまたはアース用電極パッド１８ａ〜１８ｃに該当する。
「端子」は、インナーリード端子１２ａ，１２ｂに該当する。
「ワイヤ」は、ボンディングワイヤ１４ａ〜１４ｃ，１３ａ〜１３ｃに該当する。
「電流供給手段」は、直流電源ＶccおよびトランジスタＴａ〜Ｔｃ，Ｔｄ〜Ｔｆに該当する。
「電流値検出手段」は、電流検出器ＣＤに該当する。
「判定手段」は判定回路１９，２４，４２，５４に該当する。
「スイッチング素子」は、トランジスタＴａ〜Ｔｃ，Ｔｄ〜Ｔｆに該当する。
「電圧印加手段」は、直流電源Ｖccに該当する。
「電圧値比較手段」は、コンパレータ２２，２３，５２，５３に該当する。
「プルアップ手段」は、トランジスタＴａ〜Ｔｃに該当する。
「プルダウン手段」は、トランジスタＴｄ〜Ｔｆに該当する。
【発明を実施するための最良の形態】
【００３９】
以下、本発明を具体化した各実施形態について図面を参照しながら説明する。尚、各実施形態において、同一の構成部材および構成要素については符号を等しくすると共に、同一内容の箇所については重複説明を省略してある。
【００４０】
＜第１実施形態＞
図１は、第１実施形態の概略構成を説明するための回路図である。
半導体装置１０は、半導体チップ１１、インナーリード端子１２ａ〜１２ｃ、ボンディングワイヤ１３ａ〜１３ｃ，１４ａ〜１４ｃを備えている。
各インナーリード端子１２ａ〜１２ｃはそれぞれアウターリード端子（図示略）に連結接続され、そのアウターリード端子は半導体装置１０のパッケージ（図示略）の外部に延出されている。半導体チップ１１はリードフレーム（図示略）にダイボンド（マウント）して搭載され、そのリードフレームはインナーリード端子１２ａ〜１２ｃおよびアウターリード端子から形成されている。
【００４１】
モノリシックＩＣを構成する半導体チップ１１上には、検出回路１５、アナログ回路１６ａ〜１６ｃ、プラス電源用電極パッド（ボンディングパッド）１７ａ〜１７ｃ、アース（グランド）用電極パッド１８ａ〜１８ｃが集積化されている。
【００４２】
各アナログ回路１６ａ〜１６ｃの電源側ノード（図示略）はそれぞれプラス電源用電極パッド１７ａ〜１７ｃに接続され、各アナログ回路１６ａ〜１６ｃのアース側ノード（図示略）はそれぞれアース用電極パッド１８ａ〜１８ｃに接続されている。
また、各アナログ回路１６ａ〜１６ｃのアース側ノードはそれぞれ、半導体チップ１１の基板またはウェル（図示略）に形成された寄生抵抗Ｒを介して接続されている。つまり、各アース用電極パッド１８ａ〜１８ｃはそれぞれ寄生抵抗Ｒを介して接続されている。
【００４３】
各プラス電源用電極パッド１７ａ〜１７ｃはそれぞれ、各ボンディングワイヤ１３ａ〜１３ｃを介してインナーリード端子１２ａに接続されている。
つまり、各ボンディングワイヤ１３ａ〜１３ｃの一端部は各プラス電源用電極パッド１７ａ〜１７ｃにワイヤボンディングされ、各ボンディングワイヤ１３ａ〜１３ｃの他端部はインナーリード端子１２ａにワイヤボンディングされている。
すなわち、３個の電極パッド１７ａ〜１７ｃと１個のインナーリード端子１２ａとは３本のボンディングワイヤ１３ａ〜１３ｃを用いるトリプルボンディング技術によって接続されている。
【００４４】
各アース用電極パッド１８ａ〜１８ｃはそれぞれ、各ボンディングワイヤ１４ａ〜１４ｃを介してインナーリード端子１２ｂに接続されている。
つまり、各ボンディングワイヤ１４ａ〜１４ｃの一端部は各プラス電源用電極パッド１８ａ〜１８ｃにワイヤボンディングされ、各ボンディングワイヤ１４ａ〜１４ｃの他端部はインナーリード端子１２ｂにワイヤボンディングされている。
すなわち、３個の電極パッド１８ａ〜１８ｃと１個のインナーリード端子１２ｂとは３本のボンディングワイヤ１４ａ〜１４ｃを用いるトリプルボンディング技術によって接続されている。
【００４５】
検出回路１５は、同一トランジスタサイズのＰチャネルＭＯＳトランジスタＴａ〜Ｔｃおよび判定回路１９から構成されている。
各トランジスタＴａ〜Ｔｃのソースはインナーリード端子１２ｃに接続され、各トランジスタＴａ〜Ｔｃのドレインはそれぞれ各アース用電極パッド１８ａ〜１８ｃに接続されている。
【００４６】
インナーリード端子１２ｃに連結接続されたアウターリード端子（図示略）は電流検出器ＣＤを介して直流電源Ｖccに接続され、インナーリード端子１２ｃには直流電源Ｖccのプラス電圧Ｖccが印加されている。
電流検出器ＣＤは直流電源Ｖccからインナーリード端子１２ｃに流れる電流値を検出し、その検出した電流値を判定回路１９へ出力する。
【００４７】
判定回路１９は、電流検出器ＣＤが検出した電流値に基づいて、各ボンディングワイヤ１４ａ〜１４ｃのオープン不良の有無を判定する。
尚、判定回路１９には、直流電源Ｖccからインナーリード端子１２ｃを介して電源が供給されている。
インナーリード端子１２ｂに連結接続されたアウターリード端子（図示略）は、直流電源Ｖccのアース（マイナス側）に接続されている。
【００４８】
第１実施形態における各ボンディングワイヤ１４ａ〜１４ｃの検査システム２０は、検出回路１５および電流検出器ＣＤから構成されている。
【００４９】
［第１実施形態の作用・効果］
半導体装置１０の製造時にボンディングワイヤの接続状態を検査する際に、検出回路１５は、各トランジスタＴａ〜Ｔｃのゲートに入力する制御信号Φａ〜Φｃの内の１つをローレベルに制御することにより、各トランジスタＴａ〜Ｔｃの内の１つをアクティブ化してオンさせる。
【００５０】
トランジスタＴａがオンしたとき、ボンディングワイヤ１４ａが正常にワイヤボンディングされてオープン不良を起こしていなければ、直流電源Ｖccのプラス側→インナーリード端子１２ｃ→トランジスタＴａ→アース用電極パッド１８ａ→ボンディングワイヤ１４ａ→インナーリード端子１２ｂ→直流電源Ｖccのアース（マイナス側）の経路で電流Ｉａが流れる。
トランジスタＴｂがオンしたとき、ボンディングワイヤ１４ｂが正常にワイヤボンディングされてオープン不良を起こしていなければ、直流電源Ｖccのプラス側→インナーリード端子１２ｃ→トランジスタＴｂ→アース用電極パッド１８ｂ→ボンディングワイヤ１４ｂ→インナーリード端子１２ｂ→直流電源Ｖccのアースの経路で電流Ｉｂが流れる。
トランジスタＴｃがオンしたとき、ボンディングワイヤ１４ｃが正常にワイヤボンディングされてオープン不良を起こしていなければ、直流電源Ｖccのプラス側→インナーリード端子１２ｃ→トランジスタＴｃ→アース用電極パッド１８ｂ→ボンディングワイヤ１４ｃ→インナーリード端子１２ｂ→直流電源Ｖccのアースの経路で電流Ｉｃが流れる。
【００５１】
ここで、各トランジスタＴａ〜Ｔｃは同一トランジスタサイズであるため、各ボンディングワイヤ１４ａ〜１４ｃが正常にワイヤボンディングされている場合には、各電流Ｉａ〜Ｉｃがほぼ等しくなる筈である（Ｉａ≒Ｉｂ≒Ｉｃ）。
そして、各ボンディングワイヤ１４ａ〜１４ｃのオープン不良には、［パターンＡ］いずれか１本のみがオープン不良を起こしている場合、［パターンＢ］いずれか２本がオープン不良を起こしている場合、［パターンＣ］３本全てオープン不良を起こしている場合、の３パターンがある。
【００５２】
［パターンＡ］
例えば、各ボンディングワイヤ１４ａ，１４ｂが正常にワイヤボンディングされており、ボンディングワイヤ１４ｃのみがオープン不良を起こしている場合には、各電流Ｉａ，Ｉｂはほぼ等しくなる（Ｉａ≒Ｉｂ）。
しかし、ボンディングワイヤ１４ｃがオープン不良を起こしているため、電流Ｉｃの経路は、直流電源Ｖcc→インナーリード端子１２ｃ→トランジスタＴｃ→寄生抵抗Ｒ→アース用電極パッド１８ａ，１８ｂ→ボンディングワイヤ１４ａ，１４ｂ→インナーリード端子１２ｂになる。
【００５３】
ここで、寄生抵抗Ｒの抵抗値は、ボンディングワイヤ１４ｃの抵抗値に比べて遙かに高い。そのため、ボンディングワイヤ１４ｃがオープン不良を起こした場合の電流Ｉｃは、ボンディングワイヤ１４ｃが正常な場合に比べて非常に小さくなる。
従って、ボンディングワイヤ１４ｃのみがオープン不良を起こしている場合には、各電流Ｉａ，Ｉｂに比べて電流Ｉｃが小さくなる（Ｉａ≒Ｉｂ＞Ｉｃ）。
【００５４】
［パターンＢ］
例えば、ボンディングワイヤ１４ａのみが正常にワイヤボンディングされており、各ボンディングワイヤ１４ｂ，１４ｃがオープン不良を起こしている場合、電流Ｉｂの経路は、直流電源Ｖcc→インナーリード端子１２ｃ→トランジスタＴｂ→寄生抵抗Ｒ→アース用電極パッド１８ａ→ボンディングワイヤ１４ａ→インナーリード端子１２ｂになり、電流Ｉｃの経路は、直流電源Ｖcc→インナーリード端子１２ｃ→トランジスタＴｃ→寄生抵抗Ｒ→アース用電極パッド１８ａ→ボンディングワイヤ１４ａ→インナーリード端子１２ｂになる。
【００５５】
そのため、各電流Ｉｂ，Ｉｃはほぼ等しくなるものの（Ｉｂ≒Ｉｃ）、その電流値は各ボンディングワイヤ１４ｂ，１４ｃが正常な場合に比べて非常に小さくなる。
従って、各ボンディングワイヤ１４ｂ，１４ｃがオープン不良を起こしている場合には、電流Ｉａに比べて各電流Ｉｂ，Ｉｃが小さくなる（Ｉａ＞Ｉｂ≒Ｉｃ）。
【００５６】
［パターンＣ］
全てのボンディングワイヤ１４ａ〜１４ｃがオープン不良を起こしている場合には、各電流Ｉａ〜Ｉｃが流れず電流値は０Ａになる。
【００５７】
そこで、各トランジスタＴａ〜Ｔｃを順次１つずつオンさせ、各トランジスタＴａ〜Ｔｃがオンしたときの各電流Ｉａ〜Ｉｃの電流値を電流検出器ＣＤによって検出し、その各電流Ｉａ〜Ｉｃの電流値の大小を判定回路１９によって判定すれば、各ボンディングワイヤ１４ａ〜１４ｃのそれぞれについてオープン不良の有無を正確に検出することができる。
【００５８】
また、第１実施形態における各ボンディングワイヤ１４ａ〜１４ｃの検査システム２０は検出回路１５および電流検出器ＣＤから構成されているが、検出回路１５および電流検出器ＣＤは簡単な構成で安価に実現可能である。
従って、第１実施形態は、特許文献１および特許文献２の技術に比べて低コストに提供することができる。
【００５９】
＜第２実施形態＞
図２は、第２実施形態の概略構成を説明するための回路図である。
第２実施形態の構成において、第１実施形態の構成と異なるのは以下の点だけである。
【００６０】
［２−１］インナーリード端子１２ｃおよび電流検出器ＣＤが省かれている。
［２−２］インナーリード端子１２ａに連結接続されたアウターリード端子（図示略）は直流電源Ｖccに接続され、インナーリード端子１２ａには直流電源Ｖccのプラス電圧Ｖccが印加されている。
【００６１】
［２−３］検出回路１５が検出回路２１に置き換えられている。
検出回路２１は、コンパレータ２２，２３および判定回路２４から構成されている。尚、検出回路２１には、直流電源Ｖccからインナーリード端子１２ａを介して電源が供給されている。
コンパレータ２２の非反転入力端子はアース用電極パッド１８ａに接続され、コンパレータ２２の反転入力端子はアース用電極パッド１８ｂに接続されている。そして、コンパレータ２２は各アース用電極パッド１８ａ，１８ｂの電圧を比較し、その比較結果である出力信号を判定回路２４へ出力する。
コンパレータ２３の非反転入力端子はアース用電極パッド１８ｂに接続され、コンパレータ２３の反転入力端子はアース用電極パッド１８ｃに接続されている。そして、コンパレータ２３は各アース用電極パッド１８ｂ，１８ｃの電圧を比較し、その比較結果である出力信号を判定回路２４へ出力する。
判定回路２４は、各コンパレータ２２，２３の比較結果に基づいて、各ボンディングワイヤ１４ａ〜１４ｃのオープン不良の有無を判定する。
【００６２】
［２−４］第２実施形態における各ボンディングワイヤ１４ａ〜１４ｃの検査システムは検出回路２１から構成されている。
【００６３】
［第２実施形態の作用・効果］
各ボンディングワイヤ１４ａ〜１４ｃが正常にワイヤボンディングされている場合には、各アース用電極パッド１８ａ〜１８ｃは各ボンディングワイヤ１４ａ〜１４ｃからインナーリード端子１２ｂを介して直流電源Ｖccのアースに接続されているため、各アース用電極パッド１８ａ〜１８ｃの電圧値は０Ｖである。
【００６４】
しかし、ボンディングワイヤ１４ａ〜１４ｃがオープン不良を起こすと、そのボンディングワイヤ１４ａ〜１４ｃに接続されているアース用電極パッド１８ａ〜１８ｃはアースから浮くため、そのアースから浮いたアース用電極パッド１８ａ〜１８ｃは０Ｖよりも高い電圧値に持ち上がる。
つまり、オープン不良を起こしたボンディングワイヤ１４ａ〜１４ｃに接続されているアース用電極パッド１８ａ〜１８ｃは、接続されているアナログ回路１６ａ〜１６ｃの内部抵抗がプルアップ抵抗として機能し、その内部抵抗を介して直流電源Ｖccのプラス側に接続される。
【００６５】
各コンパレータ２２，２３は、非反転入力端子の電圧と反転入力端子の電圧とを比較し、非反転入力端子の電圧が反転入力端子の電圧よりも高い場合はハイレベルの出力信号を出力し、反転入力端子の電圧が非反転入力端子の電圧よりも高い場合はローレベルの出力信号を出力し、反転入力端子の電圧が非反転入力端子の電圧と等しい場合は０Ｖの出力信号を出力する。
【００６６】
そのため、各ボンディングワイヤ１４ｂ，１４ｃが正常にワイヤボンディングされており、ボンディングワイヤ１４ａのみがオープン不良を起こしている場合には、各アース用電極パッド１８ｂ，１８ｃの電圧値は共に０Ｖになり、アース用電極パッド１８ａの電圧値は０Ｖよりも高い電圧値になる。
従って、コンパレータ２２の出力信号はハイレベルになり、コンパレータ２３の出力信号は０Ｖになる。
【００６７】
また、各ボンディングワイヤ１４ａ，１４ｃが正常にワイヤボンディングされており、ボンディングワイヤ１４ｂのみがオープン不良を起こしている場合には、各アース用電極パッド１８ａ，１８ｃの電圧値は共に０Ｖになり、アース用電極パッド１８ｂの電圧値は０Ｖよりも高い電圧値になる。
従って、コンパレータ２２の出力信号はローレベルになり、コンパレータ２３の出力信号はハイレベルになる。
【００６８】
また、各ボンディングワイヤ１４ａ，１４ｂが正常にワイヤボンディングされており、ボンディングワイヤ１４ｃのみがオープン不良を起こしている場合には、各アース用電極パッド１８ａ，１８ｂの電圧値は共に０Ｖになり、アース用電極パッド１８ｃの電圧値は０Ｖよりも高い電圧値になる。
従って、コンパレータ２２の出力信号は０Ｖになり、コンパレータ２３の出力信号はローレベルになる。
【００６９】
また、ボンディングワイヤ１４ｃのみが正常にワイヤボンディングされており、各ボンディングワイヤ１４ａ，１４ｂがオープン不良を起こしている場合には、アース用電極パッド１８ｃの電圧値は０Ｖになり、各アース用電極パッド１８ａ，１８ｂの電圧値は０Ｖよりも高い等しい電圧値になる。
従って、コンパレータ２２の出力信号は０Ｖになり、コンパレータ２３の出力信号はハイレベルになる。
【００７０】
また、ボンディングワイヤ１４ａのみが正常にワイヤボンディングされており、各ボンディングワイヤ１４ｂ，１４ｃがオープン不良を起こしている場合には、アース用電極パッド１８ａの電圧値は０Ｖになり、各アース用電極パッド１８ｂ，１８ｃの電圧値は０Ｖよりも高い等しい電圧値になる。
従って、コンパレータ２２の出力信号はローレベルになり、コンパレータ２３の出力信号は０Ｖになる。
【００７１】
また、ボンディングワイヤ１４ｂのみが正常にワイヤボンディングされており、各ボンディングワイヤ１４ａ，１４ｃがオープン不良を起こしている場合には、アース用電極パッド１８ｂの電圧値は０Ｖになり、各アース用電極パッド１８ａ，１８ｃの電圧値は０Ｖよりも高い等しい電圧値になる。
従って、コンパレータ２２の出力信号はハイレベルになり、コンパレータ２３の出力信号はローレベルになる。
【００７２】
また、全てのボンディングワイヤ１４ａ〜１４ｃがオープン不良を起こしている場合には、各アース用電極パッド１８ａ〜１８ｃの電圧値は０Ｖよりも高い等しい電圧値になる。
従って、各コンパレータ２２，２３の出力信号は共に０Ｖになる。
【００７３】
そこで、各コンパレータ２２，２３の出力信号のレベルを判定回路２４によって判定すれば、各ボンディングワイヤ１４ａ〜１４ｃのそれぞれについてオープン不良の有無を正確に検出することができる。
【００７４】
そして、第２実施形態における各ボンディングワイヤ１４ａ〜１４ｃの検査システムは検出回路２１から構成されているが、検出回路２１は簡単な構成で安価に実現可能である。
従って、第２実施形態は、特許文献１および特許文献２の技術に比べて低コストに提供することができる。
【００７５】
＜第３実施形態＞
図３は、第３実施形態の概略構成を説明するための回路図である。
第３実施形態の構成において、第１実施形態の構成と異なるのは以下の点だけである。
【００７６】
［３−１］電流検出器ＣＤが省かれ、インナーリード端子１２ｃが直流電源Ｖccに直接接続されている。
［３−２］インナーリード端子１２ａに連結接続されたアウターリード端子（図示略）は直流電源Ｖccに接続され、インナーリード端子１２ａには直流電源Ｖccのプラス電圧Ｖccが印加されている。
【００７７】
［３−３］検出回路１５が検出回路３１に置き換えられている。
検出回路３１は、各トランジスタＴａ〜Ｔｃ、各コンパレータ２２，２３、判定回路２４から構成されている。
各コンパレータ２２，２３および判定回路２４の構成は、第２実施形態の検出回路２１と同じである。
［３−４］第３実施形態における各ボンディングワイヤ１４ａ〜１４ｃの検査システムは検出回路３１から構成されている。
【００７８】
［第３実施形態の作用・効果］
半導体装置１０の製造時にボンディングワイヤの接続状態を検査する際に、検出回路３１は、各トランジスタＴａ〜Ｔｃのゲートに入力する制御信号Φａ〜Φｃの全てをローレベルに制御することにより、全てのトランジスタＴａ〜Ｔｃをアクティブ化してオンさせる。
各トランジスタＴａ〜Ｔｃがオンしたとき、各アース用電極パッド１８ａ〜１８ｃは、各トランジスタＴａ〜Ｔｃからインナーリード端子１２ｃを介して直流電源Ｖccのプラス側に接続されている。
【００７９】
そして、第３実施形態においても、第２実施形態と同様に、各ボンディングワイヤ１４ａ〜１４ｃが正常にワイヤボンディングされている場合には、各アース用電極パッド１８ａ〜１８ｃは各ボンディングワイヤ１４ａ〜１４ｃからインナーリード端子１２ｂを介して直流電源Ｖccのアースに接続されているため、各アース用電極パッド１８ａ〜１８ｃの電圧値は０Ｖである。
【００８０】
しかし、ボンディングワイヤ１４ａ〜１４ｃがオープン不良を起こすと、そのボンディングワイヤ１４ａ〜１４ｃに接続されているアース用電極パッド１８ａ〜１８ｃはアースから浮くため、そのアースから浮いたアース用電極パッド１８ａ〜１８ｃは、接続されているトランジスタＴａ〜Ｔｃのオン抵抗がプルアップ抵抗として機能し、そのオン抵抗を介して直流電源Ｖccのプラス側に接続されることになる。
【００８１】
ここで、各アナログ回路１６ａ〜１６ｃは多数の回路素子から構成されているため、各アナログ回路１６ａ〜１６ｃの内部抵抗は、１個のトランジスタＴａ〜Ｔｃのオン抵抗よりも大きくなる。
【００８２】
そのため、各アナログ回路１６ａ〜１６ｃの内部抵抗をプルアップ抵抗として機能させる第２実施形態に比べ、各トランジスタＴａ〜Ｔｃのオン抵抗をプルアップ抵抗として機能させる第３実施形態では、プルアップ抵抗が小さいことから、オープン不良を起こしたボンディングワイヤ１４ａ〜１４ｃに接続されているアース用電極パッド１８ａ〜１８ｃ（アースから浮いたアース用電極パッド）の電圧を、０Ｖよりも高い電圧（高電位）により確実に持ち上げることができる。
【００８３】
第３実施形態における各コンパレータ２２，２３および判定回路２４の動作は、第２実施形態と同じである。
また、第３実施形態の検出回路３１は、第２実施形態の検出回路２１よりは複雑な構成であるものの、特許文献１および特許文献２の技術に比べれば、遙かに簡単な構成で安価に実現可能である。
従って、第３実施形態によれば、第２実施形態の前記作用・効果を更に確実に得ることができる。
【００８４】
＜第４実施形態＞
図４は、第４実施形態の概略構成を説明するための回路図である。
第４実施形態の構成において、第１実施形態の構成と異なるのは以下の点だけである。
【００８５】
［４−１］インナーリード端子１２ｃが省かれている。
［４−２］インナーリード端子１２ａに連結接続されたアウターリード端子（図示略）は電流検出器ＣＤを介して直流電源Ｖccに接続され、インナーリード端子１２ａには直流電源Ｖccのプラス電圧Ｖccが印加されている。
電流検出器ＣＤは直流電源Ｖccからインナーリード端子１２ａに流れる電流値を検出し、その検出した電流値を判定回路４２へ出力する。
【００８６】
［４−３］検出回路４１は、ＮチャネルＭＯＳトランジスタＴｄ〜Ｔｆおよび判定回路４２から構成されている。
各トランジスタＴａ〜Ｔｆのソースは半導体チップ１１内部のアースを介してインナーリード端子１２ｂに接続され、各トランジスタＴｄ〜Ｔｆのドレインはそれぞれ各プラス電源用電極パッド１７ａ〜１７ｃに接続されている。
判定回路４２は、電流検出器ＣＤが検出した電流値に基づいて、各ボンディングワイヤ１４ａ〜１４ｃのオープン不良の有無を判定する。
尚、判定回路４２には、直流電源Ｖccからインナーリード端子１２ａを介して電源が供給されている。
【００８７】
［４−４］第４実施形態における各ボンディングワイヤ１３ａ〜１３ｃの検査システム４３は、検出回路４１および電流検出器ＣＤから構成されている。
【００８８】
［第４実施形態の作用・効果］
半導体装置１０の製造時にボンディングワイヤの接続状態を検査する際に、検出回路４１は、各トランジスタＴｄ〜Ｔｆのゲートに入力する制御信号Φｄ〜Φｆの内の１つをハイレベルに制御することにより、各トランジスタＴｄ〜Ｔｆの内の１つをアクティブ化してオンさせる。
【００８９】
トランジスタＴｄがオンしたとき、ボンディングワイヤ１３ａが正常にワイヤボンディングされてオープン不良を起こしていなければ、直流電源Ｖccのプラス側→インナーリード端子１２ａ→プラス電源用電極パッド１７ａ→ボンディングワイヤ１３ａ→トランジスタＴｄ→インナーリード端子１２ｂ→直流電源Ｖccのアース（マイナス側）の経路で電流Ｉｄが流れる。
トランジスタＴｅがオンしたとき、ボンディングワイヤ１３ｂが正常にワイヤボンディングされてオープン不良を起こしていなければ、直流電源Ｖccのプラス側→インナーリード端子１２ａ→プラス電源用電極パッド１７ｂ→ボンディングワイヤ１３ｂ→トランジスタＴｅ→インナーリード端子１２ｂ→直流電源Ｖccのアースの経路で電流Ｉｅが流れる。
トランジスタＴｆがオンしたとき、ボンディングワイヤ１３ｃが正常にワイヤボンディングされてオープン不良を起こしていなければ、直流電源Ｖccのプラス側→インナーリード端子１２ａ→プラス電源用電極パッド１７ｂ→ボンディングワイヤ１３ｃ→トランジスタＴｆ→インナーリード端子１２ｂ→直流電源Ｖccのアースの経路で電流Ｉｆが流れる。
【００９０】
そして、各トランジスタＴｄ〜Ｔｆがオンしたとき、各ボンディングワイヤ１３ａ〜１３ｃがオープン不良を起こしていれば、各電流Ｉｄ〜Ｉｆは流れず電流値は０Ａになる。
【００９１】
そこで、各トランジスタＴｄ〜Ｔｆを順次１つずつオンさせ、各トランジスタＴｄ〜Ｔｆがオンしたときの各電流Ｉｄ〜Ｉｆの電流値を電流検出器ＣＤによって検出し、その各電流Ｉｄ〜Ｉｆの電流値を判定回路４２によって判定すれば、各ボンディングワイヤ１３ａ〜１３ｃのそれぞれについてオープン不良の有無を正確に検出することができる。
【００９２】
そして、第４実施形態における各ボンディングワイヤ１３ａ〜１３ｃの検査システム４３は検出回路４１および電流検出器ＣＤから構成されているが、検出回路４１および電流検出器ＣＤは簡単な構成で安価に実現可能である。
従って、第４実施形態は、特許文献１および特許文献２の技術に比べて低コストに提供することができる。
【００９３】
＜第５実施形態＞
図５は、第５実施形態の概略構成を説明するための回路図である。
第５実施形態の構成において、第４実施形態の構成と異なるのは以下の点だけである。
【００９４】
［５−１］電流検出器ＣＤが省かれ、インナーリード端子１２ａが直流電源Ｖccに直接接続されている。
［５−２］検出回路１５が検出回路５１に置き換えられている。
検出回路５１は、コンパレータ５２，５３および判定回路５４から構成されている。尚、検出回路５１には、直流電源Ｖccからインナーリード端子１２ａを介して電源が供給されている。
コンパレータ５２の非反転入力端子はプラス電源用電極パッド１７ａに接続され、コンパレータ５２の反転入力端子はプラス電源用電極パッド１７ｂに接続されている。そして、コンパレータ５２は各プラス電源用電極パッド１７ａ，１７ｂの電圧を比較し、その比較結果である出力信号を判定回路５４へ出力する。
コンパレータ５３の非反転入力端子はプラス電源用電極パッド１７ｂに接続され、コンパレータ５３の反転入力端子はプラス電源用電極パッド１７ｃに接続されている。そして、コンパレータ５３は各プラス電源用電極パッド１７ｂ，１７ｃの電圧を比較し、その比較結果である出力信号を判定回路５４へ出力する。
判定回路５４は、各コンパレータ５２，５３の比較結果に基づいて、各ボンディングワイヤ１３ａ〜１３ｃのオープン不良の有無を判定する。
【００９５】
［５−４］第５実施形態における各ボンディングワイヤ１３ａ〜１３ｃの検査システムは検出回路５１から構成されている。
【００９６】
［第５実施形態の作用・効果］
各ボンディングワイヤ１３ａ〜１３ｃが正常にワイヤボンディングされている場合には、各プラス電源用電極パッド１７ａ〜１７ｃは各ボンディングワイヤ１３ａ〜１３ｃからインナーリード端子１２ａを介して直流電源Ｖccのプラス側に接続されているため、各プラス電源用電極パッド１７ａ〜１７ｃの電圧値はプラス電圧Ｖccである。
【００９７】
しかし、ボンディングワイヤ１３ａ〜１３ｃがオープン不良を起こすと、そのボンディングワイヤ１３ａ〜１３ｃに接続されているプラス電源用電極パッド１７ａ〜１７ｃは直流電源Ｖccから浮くため、その直流電源Ｖccから浮いたプラス電源用電極パッド１７ａ〜１７ｃはプラス電圧Ｖccよりも低い電圧値に引き下がる。
つまり、オープン不良を起こしたボンディングワイヤ１３ａ〜１３ｃに接続されているプラス電源用電極パッド１７ａ〜１７ｃは、接続されているアナログ回路１６ａ〜１６ｃの内部抵抗がプルダウン抵抗として機能し、その内部抵抗を介して直流電源Ｖccのアースに接続されることになる。
【００９８】
各コンパレータ５２，５３は、非反転入力端子の電圧と反転入力端子の電圧とを比較し、非反転入力端子の電圧が反転入力端子の電圧よりも高い場合はハイレベルの出力信号を出力し、反転入力端子の電圧が非反転入力端子の電圧よりも高い場合はローレベルの出力信号を出力し、反転入力端子の電圧が非反転入力端子の電圧と等しい場合は０Ｖの出力信号を出力する。
【００９９】
そのため、各ボンディングワイヤ１３ｂ，１３ｃが正常にワイヤボンディングされており、ボンディングワイヤ１３ａのみがオープン不良を起こしている場合には、各プラス電源用電極パッド１７ｂ，１７ｃの電圧値は共にプラス電圧Ｖccになり、プラス電源用電極パッド１７ａの電圧値はプラス電圧Ｖccよりも低い電圧値になる。
従って、コンパレータ５２の出力信号はローレベルになり、コンパレータ５３の出力信号は０Ｖになる。
【０１００】
また、各ボンディングワイヤ１３ａ，１３ｃが正常にワイヤボンディングされており、ボンディングワイヤ１３ｂのみがオープン不良を起こしている場合には、各プラス電源用電極パッド１７ａ，１７ｃの電圧値は共に０Ｖになり、プラス電源用電極パッド１７ｂの電圧値はプラス電圧Ｖccよりも低い電圧値になる。
従って、コンパレータ５２の出力信号はハイレベルになり、コンパレータ５３の出力信号はローレベルになる。
【０１０１】
また、各ボンディングワイヤ１３ａ，１３ｂが正常にワイヤボンディングされており、ボンディングワイヤ１３ｃのみがオープン不良を起こしている場合には、各プラス電源用電極パッド１７ａ，１７ｂの電圧値は共に０Ｖになり、プラス電源用電極パッド１７ｃの電圧値はプラス電圧Ｖccよりも低い電圧値になる。
従って、コンパレータ５２の出力信号は０Ｖになり、コンパレータ５３の出力信号はハイレベルになる。
【０１０２】
また、ボンディングワイヤ１３ｃのみが正常にワイヤボンディングされており、各ボンディングワイヤ１３ａ，１３ｂがオープン不良を起こしている場合には、プラス電源用電極パッド１７ｃの電圧値は０Ｖになり、各プラス電源用電極パッド１７ａ，１７ｂの電圧値はプラス電圧Ｖccよりも低い等しい電圧値になる。
従って、コンパレータ５２の出力信号は０Ｖになり、コンパレータ５３の出力信号はローレベルになる。
【０１０３】
また、ボンディングワイヤ１３ａのみが正常にワイヤボンディングされており、各ボンディングワイヤ１３ｂ，１３ｃがオープン不良を起こしている場合には、プラス電源用電極パッド１７ａの電圧値は０Ｖになり、各プラス電源用電極パッド１７ｂ，１７ｃの電圧値はプラス電圧Ｖccよりも低い等しい電圧値になる。
従って、コンパレータ５２の出力信号はハイレベルになり、コンパレータ５３の出力信号は０Ｖになる。
【０１０４】
また、ボンディングワイヤ１３ｂのみが正常にワイヤボンディングされており、各ボンディングワイヤ１３ａ，１３ｃがオープン不良を起こしている場合には、プラス電源用電極パッド１７ｂの電圧値は０Ｖになり、各プラス電源用電極パッド１７ａ，１７ｃの電圧値はプラス電圧Ｖccよりも低い等しい電圧値になる。
従って、コンパレータ５２の出力信号はローレベルになり、コンパレータ５３の出力信号はハイレベルになる。
【０１０５】
また、全てのボンディングワイヤ１３ａ〜１３ｃがオープン不良を起こしている場合には、各プラス電源用電極パッド１７ａ〜１７ｃの電圧値はプラス電圧Ｖccよりも低い等しい電圧値になる。
従って、各コンパレータ５２，５３の出力信号は共に０Ｖになる。
【０１０６】
そこで、各コンパレータ５２，５３の出力信号のレベルを判定回路５４によって判定すれば、各ボンディングワイヤ１３ａ〜１３ｃのそれぞれについてオープン不良の有無を正確に検出することができる。
【０１０７】
そして、第５実施形態における各ボンディングワイヤ１３ａ〜１３ｃの検査システムは検出回路５１から構成されているが、検出回路５１は簡単な構成で安価に実現可能である。
従って、第５実施形態は、特許文献１および特許文献２の技術に比べて低コストに提供することができる。
【０１０８】
＜第６実施形態＞
図６は、第６実施形態の概略構成を説明するための回路図である。
第６実施形態の構成において、第４実施形態の構成と異なるのは以下の点だけである。
【０１０９】
［６−１］電流検出器ＣＤが省かれ、インナーリード端子１２ａが直流電源Ｖccに直接接続されている。
［６−２］検出回路４１が検出回路６１に置き換えられている。
検出回路６１は、各トランジスタＴｄ〜Ｔｆ、各コンパレータ５２，５３、判定回路５４から構成されている。
各コンパレータ５２，５３および判定回路５４の構成は、第５実施形態の検出回路５１と同じである。
［６−３］第６実施形態における各ボンディングワイヤ１３ａ〜１３ｃの検査システムは検出回路６１から構成されている。
【０１１０】
［第６実施形態の作用・効果］
半導体装置１０の製造時にボンディングワイヤの接続状態を検査する際に、検出回路６１は、各トランジスタＴｄ〜Ｔｆのゲートに入力する制御信号Φｄ〜Φｆの全てをローレベルに制御することにより、全てのトランジスタＴｄ〜Ｔｆをアクティブ化してオンさせる。
各トランジスタＴｄ〜Ｔｆがオンしたとき、各プラス電源用電極パッド１７ａ〜１７ｃは、各トランジスタＴｄ〜Ｔｆからインナーリード端子１２ｂを介して直流電源Ｖccのアースに接続されている。
【０１１１】
そして、第６実施形態においても、第５実施形態と同様に、各ボンディングワイヤ１３ａ〜１３ｃが正常にワイヤボンディングされている場合には、各プラス電源用電極パッド１７ａ〜１７ｃは各ボンディングワイヤ１３ａ〜１３ｃからインナーリード端子１２ａを介して直流電源Ｖccのプラス側に接続されているため、各プラス電源用電極パッド１７ａ〜１７ｃの電圧値はプラス電圧Ｖccである。
【０１１２】
しかし、ボンディングワイヤ１３ａ〜１３ｃがオープン不良を起こすと、そのボンディングワイヤ１３ａ〜１３ｃに接続されているプラス電源用電極パッド１７ａ〜１７ｃは直流電源Ｖccから浮くため、その直流電源Ｖccから浮いたプラス電源用電極パッド１７ａ〜１７ｃは、接続されているトランジスタＴｄ〜Ｔｆのオン抵抗がプルダウン抵抗として機能し、そのオン抵抗を介して直流電源Ｖccのアースに接続されることになる。
【０１１３】
ここで、各アナログ回路１６ａ〜１６ｃは多数の回路素子から構成されているため、各アナログ回路１６ａ〜１６ｃの内部抵抗は、１個のトランジスタＴｄ〜Ｔｆのオン抵抗よりも大きくなる。
【０１１４】
そのため、各アナログ回路１６ａ〜１６ｃの内部抵抗をプルダウン抵抗として機能させる第５実施形態に比べ、各トランジスタＴｄ〜Ｔｆのオン抵抗をプルダウン抵抗として機能させる第６実施形態では、プルダウン抵抗が小さいことから、オープン不良を起こしたボンディングワイヤ１３ａ〜１３ｃに接続されているプラス電源用電極パッド１７ａ〜１７ｃ（アースから浮いたプラス電源用電極パッド）の電圧を、プラス電圧Ｖccよりも低い電圧（低電位）により確実に引き下げることができる。
【０１１５】
第６実施形態における各コンパレータ５２，５３および判定回路５４の動作は、第５実施形態と同じである。
また、第６実施形態の検出回路６１は、第５実施形態の検出回路５１よりは複雑な構成であるものの、特許文献１および特許文献２の技術に比べれば、遙かに簡単な構成で安価に実現可能である。
従って、第６実施形態によれば、第５実施形態の前記作用・効果を更に確実に得ることができる。
【０１１６】
＜別の実施形態＞
本発明は上記各実施形態に限定されるものではなく、以下のように具体化してもよく、その場合でも、上記各実施形態と同等もしくはそれ以上の作用・効果を得ることができる。
【０１１７】
［１］第１実施形態および第３実施形態において、ＰチャネルＭＯＳトランジスタＴａ〜ＴｃをＰＮＰトランジスタに置き換えてもよい。
また、第４実施形態および第６実施形態において、ＮチャネルＭＯＳトランジスタＴｄ〜ＴｆをＮＰＮトランジスタに置き換えてもよい。
また、各トランジスタＴａ〜Ｔｃ，Ｔｄ〜Ｔｆは、ＭＯＳトランジスタやバイポーラトランジスタに限らず、どのようなスイッチング素子（例えば、ＳＩＴ、サイリスタなど）に置き換えてもよい。
【０１１８】
［２］図７は、第１実施形態の第１変形例を示す回路図である。
この第１変形例において、図１に示す第１実施形態と異なるのは、電流検出器ＣＤを検出回路１５の内部に設けている点だけである。
この第１変形例によれば、電流検出器ＣＤを半導体チップ１１上に集積化しているため、検査システム２０を更に小型化して低コスト化を図ることができる。
尚、第４実施形態においても、電流検出器ＣＤを検出回路４１の内部に設けるようにしてもよく、その場合には、電流検出器ＣＤを半導体チップ１１上に集積化しているため、検査システム４３を更に小型化して低コスト化を図ることができる。
【０１１９】
［３］図８は、第１実施形態の第２変形例を示す回路図である。
この第２変形例において、図１に示す第１実施形態と異なるのは、インナーリード端子１２ｂに連結接続されたアウターリード端子（図示略）が電流検出器ＣＤを介して直流電源Ｖccのアースに接続され、電流検出器ＣＤはインナーリード端子１２ｂから直流電源Ｖccのアースに流れる電流値を検出する点だけである。
この第２変形例でも、電流検出器ＣＤを用いて各電流Ｉａ〜Ｉｃを検出可能であるため、第１実施形態と同様の作用・効果が得られる。
尚、第４実施形態においても、電流検出器ＣＤがインナーリード端子１２ｂから直流電源Ｖccのアースに流れる電流値を検出するようにしてもよく、その場合にも、電流検出器ＣＤを用いて各電流Ｉｄ〜Ｉｆを検出可能であるため、同様の作用・効果が得られる。
【０１２０】
［４］上記各実施形態では、検出回路１５，２１，３１，４１，５１，６１を半導体チップ１１上に集積化している。
しかし、半導体チップ１１とは別個に当該検出回路を設けたハイブリッドＩＣによって半導体装置１０を構成してもよい。
また、当該検出回路を半導体装置１０の外部に設けてもよい。
また、判定回路１９，２４，４２，５４のみを半導体装置１０の外部に設けてもよい。
【０１２１】
［５］第３実施形態において、各トランジスタＴａ〜Ｔｃを１つのＰチャネルＭＯＳトランジスタに置き換えてもよい。
また、第６実施形態において、各トランジスタＴｄ〜Ｔｆを１つのＮチャネルＭＯＳトランジスタに置き換えてもよい。
【０１２２】
［６］上記各実施形態は３本のボンディングワイヤ１４ａ〜１４ｃ，１３ａ〜１３ｃを用いるトリプルボンディング技術に適用したものであるが、本発明は、２本のボンディングワイヤを用いるダブルボンディング技術に適用してもよく、４本以上のボンディングワイヤを用いるワイヤボンディング技術に適用してもよい。
【図面の簡単な説明】
【０１２３】
【図１】本発明を具体化した第１実施形態の概略構成を説明するための回路図である。
【図２】本発明を具体化した第２実施形態の概略構成を説明するための回路図である。
【図３】本発明を具体化した第３実施形態の概略構成を説明するための回路図である。
【図４】本発明を具体化した第４実施形態の概略構成を説明するための回路図である。
【図５】本発明を具体化した第５実施形態の概略構成を説明するための回路図である。
【図６】本発明を具体化した第６実施形態の概略構成を説明するための回路図である。
【図７】第１実施形態の第１変形例を示す回路図である。
【図８】第１実施形態の第２変形例を示す回路図である。
【符号の説明】
【０１２４】
１０…半導体装置
１１…半導体チップ
１２ａ〜１２ｃ…インナーリード端子
１４ａ〜１４ｃ，１３ａ〜１３ｃ…ボンディングワイヤ
１５，２１，３１，４１，５１，６１…検出回路
１７ａ〜１７ｃ…プラス電源用電極パッド
１８ａ〜１８ｃ…アース用電極パッド
１９，２４，４２，５４…判定回路
２２，２３，５２，５３…コンパレータ
Ｔａ〜Ｔｃ，Ｔｄ〜Ｔｆ…トランジスタ
Ｖcc…直流電源
ＣＤ…電流検出器
【図１】
2007165368.tif 000003
【図２】
2007165368.tif 000004
【図３】
2007165368.tif 000005
【図４】
2007165368.tif 000006
【図５】
2007165368.tif 000007
【図６】
2007165368.tif 000008
【図７】
2007165368.tif 000009
【図８】
2007165368.tif 000010