(57)【要約】【課題】アナログ・ディジタル混在回路において、回路内で発生するノイズまたは外部から侵入するノイズのようなチャタリングの影響を考慮した解析を、どの場所に配置された回路ネットに対しても関係なく、漏れなく容易にかつ精度良く実行することができる回路シミュレーション方法を提供する。【解決手段】模擬的に構成したアナログ・ディジタル混在回路において、アナログ回路１１１とディジタル回路１１２を接続するネット部分に、チャタリングを発生するチャタリング発生回路１０２を持つＡＤ変換素子１０４を挿入し、そのＡＤ変換素子１０４から発生するチャタリングとして、アナログ信号１２１が所定の閾値と交わる瞬間に指定した周波数あるいは発生時間を持たせ、アナログ信号１２１の信号波形に付加する。【選択図】図１
2007086939.tif 000002
【特許請求の範囲】
【請求項１】
アナログ信号を処理するアナログ回路およびディジタル信号を処理するディジタル回路が混在したアナログ・ディジタル混在回路に対して模擬的に動作特性を解析する回路シミュレーション方法であって、
入力された前記アナログ信号をディジタル信号に変換する機能、および入力信号とは異なるノイズを発生する機能を持つＡＤ変換素子を、前記アナログ・ディジタル混在回路の前記アナログ回路と前記ディジタル回路を接続するネットに挿入する工程と、
前記解析を実行する工程とを有し、
前記解析を実行する工程は、
前記アナログ回路と前記ディジタル回路を接続するネット部分の波形に前記ＡＤ変換素子で発生した前記ノイズを付加した状態で解析を実行する
ことを特徴とする回路シミュレーション方法。
【請求項２】
請求項１に記載の回路シミュレーション方法であって、
前記ＡＤ変換素子に、
前記入力されたアナログ信号の電圧または電流にしたがって出力のディジタル信号を決める変換工程と、
前記変換工程でディジタル信号が変化する毎に前記ノイズを発生する工程とを持たせた
ことを特徴とする回路シミュレーション方法。
【請求項３】
請求項２に記載の回路シミュレーション方法であって、
前記ＡＤ変換素子に、
前記ノイズを発生する工程において、
前記ノイズの周波数に対応させて設定されたパラメータに応じて、発生するノイズの周波数を可変する工程を持たせた
ことを特徴とする回路シミュレーション方法。
【請求項４】
請求項３に記載の回路シミュレーション方法であって、
前記ＡＤ変換素子に、
前記周波数を可変する工程において、
前記発生するノイズの周波数を、許容範囲内で乱数を用いて変動させ、前記変換工程でディジタル信号が変化する毎に前記周波数の異なるノイズを発生する工程を持たせた
ことを特徴とする回路シミュレーション方法。
【請求項５】
請求項２に記載の回路シミュレーション方法であって、
前記ＡＤ変換素子に、
前記ノイズを発生する工程において、
前記ノイズの発生時間に対応させて設定されたパラメータに応じて、前記ノイズの発生時間を可変する工程を持たせた
ことを特徴とする回路シミュレーション方法。
【請求項６】
請求項５に記載の回路シミュレーション方法であって、
前記ＡＤ変換素子に、
前記発生時間を可変する工程において、
前記ノイズの発生時間を、許容範囲内で乱数を用いて変動させ、
前記変換工程でディジタル信号が変化する毎に前記発生時間の異なるノイズを発生する工程を持たせた
ことを特徴とする回路シミュレーション方法。
【請求項７】
請求項２に記載の回路シミュレーション方法であって、
前記ＡＤ変換素子に、
前記ノイズを発生する工程において、
前記ノイズを発生するか否かに対応させて入力された外部信号または設定されたパラメータに応じて、前記ノイズを発生するか否かを切り替える工程を持たせた
ことを特徴とする回路シミュレーション方法。
【請求項８】
請求項２に記載の回路シミュレーション方法であって、
前記ＡＤ変換素子に、
前記ノイズを発生する工程において、
前記入力されたアナログ信号の周波数を基に前記ノイズの周波数を得るための計算式に従って、
前記アナログ信号の周波数変化に応じて、発生するノイズの周波数を可変する工程を持たせた
ことを特徴とする回路シミュレーション方法。
【請求項９】
請求項２に記載の回路シミュレーション方法であって、
前記ＡＤ変換素子に、
前記ノイズを発生する工程において、
前記入力されたアナログ信号のスルーレートを基に前記ノイズの周波数を得るための計算式に従って、
前記アナログ信号のスルーレート変化に応じて、発生するノイズの周波数を可変する工程を持たせた
ことを特徴とする回路シミュレーション方法。
【請求項１０】
請求項２に記載の回路シミュレーション方法であって、
前記ＡＤ変換素子に、
前記ノイズを発生する工程において、
前記入力されたアナログ信号の周波数を基に前記ノイズの発生時間を得るための計算式に従って、
前記アナログ信号の周波数変化に応じて、前記ノイズの発生時間を可変する工程を持たせた
ことを特徴とする回路シミュレーション方法。
【請求項１１】
請求項２に記載の回路シミュレーション方法であって、
前記ＡＤ変換素子に、
前記ノイズを発生する工程において、
前記入力されたアナログ信号のスルーレートを基に前記ノイズの発生時間を得るための計算式に従って、
前記アナログ信号のスルーレート変化に応じて、前記ノイズの発生時間を可変する工程を持たせた
ことを特徴とする回路シミュレーション方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ回路とディジタル回路が混在したアナログ・ディジタル混在回路に対して模擬的に動作特性を解析して検証するための回路シミュレーション方法に関するものである。
【背景技術】
【０００２】
近年、ＬＳＩの多機能化、高性能化に伴い、アナログ回路とディジタル回路を混在させて１つのＬＳＩチップ内に集積化することが一般的になっている。このようなアナログ・ディジタル混在回路に対して模擬的に動作特性を解析して検証するための回路シミュレーション方法として、アナログ回路の解析を行うアナログシミュレータと、ディジタル回路を解析するロジックシミュレータが並列に動作し、これらのシミュレータ間でデータをやり取りすることで、ＬＳＩ全体の解析を行っている。
【０００３】
このようなアナログ・ディジタル混在回路の回路シミュレーション方法に適用されたシミュレータとしては、現在Ｃａｄｅｎｃｅ社のＳｐｅｃｔｒｅＶｅｒｉｌｏｇがある。
このシミュレータを用いて、図３（ａ）のような回路のシミュレーションを行う場合について説明する。
【０００４】
図３（ａ）の回路は、大きくアナログ部３２０とディジタル部３２１に分かれており、ディジタル部３２１には回路ブロックとしてロジック回路３０３、３０４、３０５、３０６が含まれている。ネット３１１〜３１９はブロック間を接続する配線であり、矢印の方向により信号が流れる向きを表している。
【０００５】
以上のようなアナログ・ディジタル混在回路に対して、従来のシミュレーション方法では、まずアナログ回路とディジタル回路のつなぎ部分にＡＤ変換素子、またはＤＡ変換素子を挿入する。アナログ回路の出力からディジタル回路の入力に接続されるネットにはＡＤ変換素子が挿入され、ディジタル回路の出力からアナログ回路の入力に接続されるネットにはＤＡ変換素子が挿入される。
【０００６】
このようにＡＤ変換素子またはＤＡ変換素子によって分割された回路は、それぞれアナログシミュレータとロジックシミュレータに入力され、解析が行われる。アナログ回路とディジタル回路のつなぎ部分の信号が変化した場合は、ＡＤ変換素子またはＤＡ変換素子を通してデータのやり取りが行われることで、回路全体の解析が正しく行われるしくみになっている。ＡＤ変換素子およびＤＡ変換素子が挿入された回路図を図１１に示す。ここで、１１０１、１１０２、１１０３はＡＤ変換素子であり、１１０４はＤＡ変換素子である。
【０００７】
このときのＡＤ変換素子１１０１〜１１０３の特性の一例を図１２に示す。従来のＡＤ変換素子はアナログ信号の電圧があるしきい値より高いか低いかで、論理が０か１を判定して出力する。したがって、波形１２０１のような信号が入力され、ＡＤ変換素子のしきい値がＶｔである場合、出力は波形１２０２のようになる。
【０００８】
上記のようなアナログ・ディジタル混在回路のシミュレーションの精度を向上させる方法（例えば、特許文献１を参照）は、ディジタル回路で消費される電流のアナログ回路への影響を考慮して、ディジタル回路とアナログ回路の連動する特性を高精度に検証することができる。
【０００９】
このような従来の回路シミュレーション方法を以下に説明する。
図１３は従来の回路シミュレーション方法を適用したアナログ・ディジタル混在回路の概略構成を示すブロック図である。図１３において、１３０１はアナログ回路、１３０２はディジタル回路である。アナログ回路１３０１とディジタル回路１３０２の間を接続するネットにはＡＤ変換素子１３０５、１３０６、およびＤＡ変換素子１３０７が挿入される。
【００１０】
また、ディジタル回路１３０２の動作状態に依存して変化する消費電流の情報をアナログ回路１３０１に与えるために、ディジタル回路１３０２の電流計算部１３０３が追加される。また、電流計算部１３０３の情報をアナログ回路１３０１のシミュレーションに反映させるため、アナログブロック１３１０にディジタル回路１３０２の電流消費を計算するための等価回路１３０４が追加される。
【００１１】
このようなアナログシミュレータは、等価回路１３０４を含むアナログブロック１３１０のシミュレーションを行うことでディジタル回路の消費電流を反映した解析を行うことが可能になり、電源電圧の変動などによるアナログブロック１３１０の動作異常などを検出することが可能になる。
【特許文献１】特開平５−１５９０１７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、上記のような従来の回路シミュレーション方法においては、アナログ回路とディジタル回路のつなぎの部分の特性は、ＡＤ変換素子またはＤＡ変換素子によって決まり、信号の電圧が与えられたしきい値より大きいか小さいかで論理を判定するといった理想的な動作をしているにすぎないため、実際の回路特性を十分に表現できない場合があった。
【００１３】
例えば、１つのＬＳＩに集積化させる回路が複雑かつ大規模になると、ＬＳＩ内部で発生するノイズなどにより、アナログ信号の出力が変動し、ロジック回路の入力にチャタリングが起こることなどがあるが、このような場合には、シミュレーションで正確な解析が行われないために、実際の回路が誤動作するという問題が発生する場合があった。
【００１４】
また、特許文献１のシミュレーション方法では、ディジタル部の消費電流によるアナログ回路への影響は考慮されるが、ノイズなどそれ以外の特性については考慮されておらず、これをによる問題点を以下に説明する。
【００１５】
図１４は実際のＬＳＩにおいてアナログ信号にノイズが乗った場合のディジタル回路とのつなぎ部分の信号を示したものである。波形１４０１は図１２の入力信号１２０１にノイズが乗った場合の例である。このような波形の場合、しきい値Ｖｔにより論理が０か１かを判断すると、短い時間内に波形としきい値Ｖｔが何度も交わることになり、チャタリングと呼ばれる波形の振動が発生することがある。波形１４０２は波形１４０１が入力された場合の実際のディジタル回路への入力を示している。このようにアナログ信号にノイズが乗ることで、ディジタル回路の動作が不安定になる場合がある。
【００１６】
ところが、上記の回路シミュレーション方法では、回路内で発生するノイズや外部から侵入するノイズのようなチャタリングを含めてシミュレーションすることは、精度や計算時間の面から非常に困難なため、従来のディジタル・アナログ混在回路のシミュレーション方法では、このようなチャタリングが回路に与える影響を検証することができないという問題があった。
【００１７】
また、通常の回路設計では、このようなチャタリングに対処するため、回路内でチャタリングが発生しても正常に動作するように、チャタリングによる誤動作防止回路が組み込まれている場合もある。このような誤動作防止回路を含む回路の動作をシミュレーションで解析して確認するためには、回路図またはネットリスト上でノイズ源などを手作業で追加する必要がある。
【００１８】
この場合、チャタリングが起こることが想定できるネットに関してはシミュレーションで解析するようにして動作確認ができるが、チャタリングが起こることが予想できないネットに関しては、シミュレーションで解析することはなく動作確認が行われず、そのネットに対して検証漏れが発生する可能性が高いという問題があった。
【００１９】
本発明は、上記従来の問題点を解決するもので、アナログ・ディジタル混在回路において、回路内で発生するノイズまたは外部から侵入するノイズのようなチャタリングの影響を考慮した解析を、どの場所に配置された回路ネットに対しても関係なく、漏れなく容易にかつ精度良く実行することができる回路シミュレーション方法を提供する。
【課題を解決するための手段】
【００２０】
上記の課題を解決するために、本発明の回路シミュレーション方法は、ＡＤ変換素子の中にアナログ信号の電圧または電流からディジタル信号に変換する機能、および本来入力信号には含まれないノイズに相当するチャタリングを発生する機能、およびチャタリングが発生するか否かを切り替える機能を備えたことを特徴とする。
【００２１】
以上により、チャタリング発生機能は、チャタリングの周波数および発生時間を、パラメータまたは入力信号の変化に応じて自由に可変することができる。
【発明の効果】
【００２２】
以上のように本発明によれば、チャタリング発生機能により、チャタリングの周波数および発生時間を、パラメータまたは入力信号の変化に応じて自由に可変することができる。
【００２３】
そのため、アナログ・ディジタル混在回路において、回路内で発生するノイズまたは外部から侵入するノイズのようなチャタリングの影響を考慮した解析を、どの場所に配置された回路ネットに対しても関係なく、漏れなく容易にかつ精度良く実行することができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施の形態を示す回路シミュレーション方法について、図面を参照しながら具体的に説明する。
（実施の形態１）
本発明の実施の形態１の回路シミュレーション方法を説明する。
【００２５】
図１は本実施の形態１の回路シミュレーション方法を適用したアナログ・ディジタル混在回路の構成を示すブロック図である。
図１（ａ）はシミュレーション対象として入力される回路構成図を示している。図１（ａ）に示すように、アナログ回路１１１とディジタル回路であるロジック回路１１２はネット１２１により接続されているものとする。ネット１２１に示す矢印は信号の流れる向きを示しており、この場合はアナログ回路１１１の出力をロジック回路１１２の入力に接続している。端子１１３は出力端子であり、ロジック回路１１２とネット１２２で接続している。ＡＤ変換素子はネット１２１のようなアナログ信号をロジック信号に変換する部分に自動的に挿入される。
【００２６】
ＡＤ変換素子が挿入された後の回路図を図１（ｂ）に示す。図１（ｂ）において、素子１０４がＡＤ変換素子を示しており、内部は素子１０１と素子１０２と素子１０３から構成される。素子１０１は通常のシミュレーション方法で使用されるＡＤ変換素子と同じものであり、アナログ信号の電圧を調べ、指定されたしきい値以上であれば「１」を出力し、そうでなければ「０」を出力することで、ロジック信号に変換する機能を持つ。素子１０２はチャタリング発生回路であり、ロジックが「０」から「１」または「１」から「０」に変わった瞬間にチャタリングを発生する機能を持つ。しきい値Ｖｔや、発生するチャタリングの周波数および発生時間は、ＡＤ変換素子１０４のパラメータにより可変が可能である。素子１０３はスイッチであり、外部信号またはパラメータにより、チャタリングを発生させるか否かを切り替えることが可能である。
【００２７】
本実施の形態で使われるＡＤ変換素子１０４の入出力特性を図２に示す。波形２０１はＡＤ変換素子１０４の入力信号の一例である。グラフにおけるＶｔが指定されたしきい値を示している。波形２０２は出力信号の例である。入力波形２０１がしきい値と交わる瞬間にチャタリングが発生する。立ち上がりのチャタリングの発生時間ｔｃ１はＡＤ変換素子１０４のパラメータにより指定される。また、この時間中のチャタリングの周波数ｆｃ１もパラメータにより指定される。立下りのチャタリングの発生時間ｔｃ２、周波数ｆｃ２についても同様にパラメータによって指定される。
【００２８】
このように本実施の形態のシミュレーション方法を適用したアナログ・ディジタル混在回路におけるＡＤ変換素子１０４は、入力信号にノイズが乗っていない場合でも、チャタリングを発生させることができ、チャタリングがディジタル回路に与える影響を容易に検証することができる。
【００２９】
次に、図３（ａ）に示す回路に対して本実施の形態１のアナログ・ディジタル混在回路のシミュレーション方法を適用する場合について説明する。
この場合においても、通常のアナログ・ディジタル混在回路のシミュレーション方法と同様に、ＡＤ変換素子またはＤＡ変換素子をシミュレーション実行時に回路中に自動的に挿入する。アナログブロックの出力からロジックブロックの入力につながるネットには本実施の形態のチャタリング発生回路を持つＡＤ変換素子を挿入する。また、ロジックブロックの出力からアナログブロックの入力につながるネットには通常のＤＡ変換素子を挿入する。アナログブロック間の接続ネットおよびロジックブロック間を接続するネットにはＡＤ変換素子もＤＡ変換素子も挿入しない。
【００３０】
ＡＤ変換素子またはＤＡ変換素子が挿入された後の回路図を図３（ｂ）に示す。ネット３１１、３１２、３１３はＡＤ変換素子３４１、３４２、３４３が挿入されており、ネット３１４にはＤＡ変換素子３４４が挿入されている。
【００３１】
図３（ｂ）の回路を用いてシミュレーションを行うが、最初の動作検証では、ＡＤ変換素子はチャタリングが発生しないようにＡＤ変換素子に含まれるスイッチを設定する。これにより、チャタリングが発生しない場合に回路の動作が正常であることが確認できる。このときには特に各ロジック回路の出力であるネット３１５、３１６、３１７の波形を確認しておく必要がある。
【００３２】
図４は回路中の波形の一例を示したものである。波形４０１はネット３１１の出力であり、波形４０２はＡＤ変換素子３４１の出力であり、波形４０３はロジック回路３０３の出力であるネット３１５の波形を示している。このシミュレーションではＡＤ変換素子の出力はチャタリングを含まない波形であり、そのためロジック回路の出力も正常な波形が得られる。
【００３３】
次に、ＡＤ変換素子に含まれるスイッチを、チャタリングが発生するように設定し、パラメータである周波数および発生時間を設定する。この周波数および発生時間は実際に起こるノイズを想定して設定する必要があるが、通常、周波数は実際の信号の周波数よりも十分大きな値にし、発生時間は実際の信号の周期よりも十分小さな値に設定しておく。その後、再びシミュレーションを実行し解析を行う。この解析では、ＡＤ変換素子ではチャタリング発生回路が組み込まれているため、アナログ信号がしきい値と交わる瞬間にチャタリングが発生し、ロジック回路の入力信号に追加される。したがって、ロジック回路３０３の入力信号は、図４の波形４０４のようになる。
【００３４】
通常の回路設計では、チャタリングに対処するため、回路内でチャタリングが発生しても正常に動作するように、チャタリングによる誤動作防止回路が組み込まれている場合もある。図３の回路では、ブロック３０３、３０４にはチャタリングによる誤動作防止回路が組み込まれており、ブロック３０５、３０６には組み込まれていないものとする。
【００３５】
例えばブロック３０３には誤動作防止回路が含まれているため、チャタリングが発生してもネット３１５には正常な波形が出力されるはずである。ところが、ネット３１５の波形として、図４の波形４０５のように、チャタリングがないときの波形４０３と異なる波形が得られた場合、誤動作防止回路は正常に動作していないことが検出できる。逆にネット３１５の波形４０５が波形４０３と一致する場合には、誤動作防止回路が正常に動作していることが確認できる。
【００３６】
一方、例えばブロック３０５については誤動作防止回路が含まれていないため、チャタリングが発生すると出力波形は変化することが確認できる。たとえば、図５の波形５０１はネット３１３の信号を示している。チャタリングのない場合のロジックブロック３０５の入力は波形５０２のようになり、この場合、ネット３１７には波形５０３のような正常な出力が得られる。ところが、チャタリングを発生させた解析においてはロジックブロック３０５の入力は波形５０４になり、出力として波形５０５が得られるものとする。このような場合には、チャタリングが発生することで回路の出力が変化しているので、この回路にも誤動作防止回路が必要であることが確認できる。これにより、誤動作防止回路の入れ忘れを防止することが可能になる。
【００３７】
このように、本実施の形態の回路シミュレーション方法により、アナログ・ディジタル混在回路がチャタリングに対してどのような影響を受けるかの動作確認や、チャタリングに対する誤動作防止回路が正常に動作しているか、誤動作防止回路の入れ忘れがないか、などの検証が可能となる。
（実施の形態２）
本発明の実施の形態２の回路シミュレーション方法を説明する。
【００３８】
図６は本実施の形態２の回路シミュレーション方法を適用したアナログ・ディジタル混在回路の構成を示すブロック図である。
図６（ａ）はシミュレーション対象として入力される回路構成図を示している。アナログ回路６１１とディジタル回路であるロジック回路６１２はネット６２１により接続されているものとする。ネット６２１に示す矢印は信号の流れる向きを示しており、この場合はアナログ回路６１１の出力をロジック回路６１２の入力に接続している。端子６１３は出力端子であり、ロジック回路６１２とネット６２２で接続している。ＡＤ変換素子はネット６２１のようなアナログ信号をロジック信号に変換する部分に自動的に挿入される。
【００３９】
ＡＤ変換素子が挿入された後の回路図を図６（ｂ）に示す。図６（ｂ）において、素子６０４がＡＤ変換素子を示しており、内部は素子６０１と素子６０２と素子６０３から構成される。素子６０１は通常のシミュレーション方法で使用されるＡＤ変換素子と同じものであり、アナログ信号の電圧を調べ、指定されたしきい値以上であれば、「１」を出力し、そうでなければ「０」を出力することで、ロジック信号に変換する機能を持つ。素子６０２はチャタリング発生回路であり、ロジックが「０」から「１」または「１」から「０」に変わった瞬間にチャタリングを発生する機能を持つ。素子６０３はスイッチであり、外部信号またはパラメータにより、チャタリングを発生するか否かを切り替えることが可能である。
【００４０】
本実施の形態で使われるＡＤ変換素子の入出力特性を図７に示す。波形７０１はＡＤ変換素子６０４の入力信号の一例である。グラフにおけるＶｔが指定されたしきい値を示している。波形７０２は出力信号の例である。入力波形７０１がしきい値Ｖｔと交わる瞬間にチャタリングが発生し、このときのチャタリング周波数ｆｃ１、ｆｃ２、ｆｃ３、ｆｃ４および発生時間ｔｃ１、ｔｃ２、ｔｃ３、ｔｃ４は、乱数によって計算される。したがって、入力波形がしきい値と交わる毎にチャタリングの周波数および発生時間が変化する。このときの周波数および発生時間の取りうる範囲はパラメータによって指定され、指定された許容範囲内の周波数あるいは発生時間のチャタリングが発生するものとする。このように乱数を用いてチャタリングの特性を毎回変化させることで、ロジック回路がどのようなチャタリングに対して影響を受けるかを、一度のシミュレーションで確認することができる。
【００４１】
たとえば、図６でロジック回路６１２はチャタリングの誤動作防止回路であるとする。このような誤動作防止回路の動作検証を行う場合は、様々な周波数や発生時間のチャタリングを入力して、回路が正常に動作するかを確認しなければならない。このような場合に、本実施の形態のＡＤ変換素子を用いて動作検証を行うことが可能である。図７の波形７０３は、波形７０１を入力したときのロジック回路６１２の出力であるネット６２２の電圧を示したものである。この波形より、時刻ｔ２でのチャタリング以外は取り除くことができていることがわかる。したがって、回路６１２は周波数がｆｃ２であり、発生時間がｔｃ２のチャタリングを取り除くことができないことを確認することができる。
（実施の形態３）
本発明の実施の形態３の回路シミュレーション方法を説明する。
【００４２】
図８は本実施の形態３の回路シミュレーション方法を適用したアナログ・ディジタル混在回路の構成を示すブロック図である。
図８（ａ）はシミュレーション対象として入力される回路構成図を示している。図８（ａ）に示すように、アナログ回路８１１とディジタル回路であるロジック回路８１２はネット８２１により接続されているものとする。ネット８２１に示す矢印は信号の流れる向きを示しており、この場合はアナログ回路８１１の出力をロジック回路８１２の入力に接続している。端子８１３は出力端子であり、ロジック回路８１２とネット８２２で接続している。ＡＤ変換素子はネット８２１のようなアナログ信号をロジック信号に変換する部分に自動的に挿入される。
【００４３】
このようにＡＤ変換素子が挿入された後の回路図を図８（ｂ）に示す。図８（ｂ）において、素子８０４がＡＤ変換素子を示しており、内部は素子８０１と素子８０２と素子８０３から構成される。素子８０１は通常のシミュレーション方法で使用されるＡＤ変換素子と同じものであり、アナログ信号の電圧を調べ、指定されたしきい値以上であれば「１」を出力し、そうでなければ「０」を出力することで、ロジック信号に変換する機能を持つ。素子８０２はチャタリング発生回路であり、ロジックが「０」から「１」または「１」から「０」に変わった瞬間にチャタリングを発生する機能を持つ。素子８０３はスイッチであり、外部信号またはパラメータにより、チャタリングを発生するか否かを切り替えることが可能である。
【００４４】
本実施の形態で使われるＡＤ変換素子の入出力特性を図９に示す。波形９０１はＡＤ変換素子８０４の入力信号の一例である。グラフにおけるＶｔが指定されたしきい値を示している。波形９０２は出力信号の例である。入力波形９０１がしきい値と交わる瞬間にチャタリングが発生し、このときのチャタリング周波数ｆｃ１、ｆｃ２および発生時間ｔｃ１、ｔｃ２は、入力信号の変化から自動的に計算される。
【００４５】
まずは、入力信号であるアナログ信号のスルーレートからチャタリングの発生時間と周波数を求める場合について説明する。
立ち上がりの場合は、入力波形がしきい値Ｖｔと交わる時刻ｔ１とシミュレータが計算する直前の時刻との差をΔｔｒ、このときの電圧の差をΔＶｒとすると、発生時間ｔｃ１および周波数ｆｃ１は以下の式により計算できる。
ｔｃ１＝ｋｔｒ＊Δｔｒ／ΔＶｒ
ｆｃ１＝ｋｆｒ＊ΔＶｒ／Δｔｒ
ここで、ｋｔｒ、ｋｆｒはパラメータであり、任意に指定できるものとする。また、時刻ｔ３のように、ｔｃ１が１／ｆｃ１より小さい場合にはチャタリングは発生しないものとする。
【００４６】
このような式を用いることで、緩やかに変化する信号はノイズの影響を受けやすいため、低い周波数のチャタリングを長時間発生し、急激に変化する信号はノイズの影響を受けにくいため、周波数の高いチャタリングを短時間しか発生しない、もしくはチャタリングをまったく発生しなくなる。
【００４７】
立下りの場合のチャタリングの発生時間と周波数も同様の式で定義することができる。たとえば、入力波形がしきい値Ｖｔと交わる時刻ｔ２とシミュレータが計算する直前の時刻との差をΔｔｆ、このときの電圧の差をΔＶｆとすると、発生時間ｔｃ２および周波数ｆｃ２は以下の式により計算できる。
ｔｃ２＝ｋｔｆ＊Δｔｆ／ΔＶｆ
ｆｃ２＝ｋｆｆ＊ΔＶｆ／Δｔｆ
ここで、ｋｔｆ、ｋｆｆはパラメータである。
【００４８】
入力信号の周期または周波数からチャタリングの発生時間と周波数を求める方法もある。信号の周期は入力信号がしきい値Ｖｔと交わる時刻の差により計算できる。たとえば、時刻ｔ２における信号の周期は（ｔ２−ｔ１）＊２により求めることができるので、この値に基づいて発生時間ｔｃ２と周波数ｆｃ２を以下の式により計算できる。
ｔｃ２＝ｋｔｆ＊（ｔ２−ｔ１）
ｆｃ２＝ｋｆｔ／（ｔ２−ｔ１）
この場合は入力信号の周波数が高くなるほど、チャタリングの周波数も高くなり、発生時間も短くなる。逆に入力信号の周波数が低くなるほど、チャタリングの周波数は低くなり、発生時間も長くなる。したがって、入力波形がしきい値と交わる毎に発生するチャタリングの周波数および発生時間は、入力信号の周波数やスルーレートにより変化し、実際のノイズによる影響に近いチャタリングを発生することが可能になる。
【００４９】
たとえば、図８でロジック回路８１２はチャタリングの誤動作防止回路であるとする。この回路の動作検証を行う場合は、実際に発生する可能性がある様々な周波数や発生時間のチャタリングを入力して、回路が正常に動作するかを確認しなければならない。このような場合に本実施の形態のＡＤ変換素子を用いて動作検証を行うことが可能である。図９の波形９０３は、波形９０１を入力したときのロジック回路８１２の出力であるネット８２２の電圧を示したものである。波形９０１として現実的に発生する可能性のある信号を入力することにより、信号の変化によって実際に起こる様々な周波数や発生時間のチャタリングが発生することがわかる。この波形より、ロジック回路８１２は周波数がｆｃ１であり、発生時間がｔｃ１のチャタリングを取り除くことができないことを確認することができる。
【００５０】
次に、図３（ａ）に示す回路に対して本実施の形態のアナログ・ディジタル混在回路のシミュレーション方法を適用する場合について説明する。
この回路では、チャタリングに対処するため、回路内でチャタリングが発生しても正常に動作するように、チャタリングによる誤動作防止回路が組み込まれているブロックがあるものとする。図３の回路では、ブロック３０３、３０４にはチャタリングによる誤動作防止回路が組み込まれており、ブロック３０５、３０６には組み込まれていないものとする。
【００５１】
ブロック３０５については誤動作防止回路が含まれていないため、チャタリングが発生すると回路が動作異常を起こし、出力波形は変化する。しかし、現実的には、この回路の通常の入力波形は非常に急峻であり、ノイズの影響を受けることはないと考えられる。ところが、何らかの原因により信号がゆるやかに変化した場合、誤動作をする可能性がある。このような状況を検証する場合に、本実施の形態のＡＤ変換素子を用いることができる。
【００５２】
たとえば、図１０の波形１００１はネット３１３の信号を示している。本実施の形態のＡＤ変換素子を用いた場合のロジックブロック３０５の入力は波形１００２のようになり、入力波形が滑らかに変化する部分でチャタリングが発生する。これにより、ロジックブロック３０５の出力３１７の波形は１００３のようになり、動作が異常であることを確認できる。このように本実施の形態のシミュレーション方法により、入力信号の特性に合った現実的なノイズの発生による回路動作の検証が可能となる。
【産業上の利用可能性】
【００５３】
本発明の回路シミュレーション方法は、アナログ・ディジタル混在回路において、回路内で発生するノイズまたは外部から侵入するノイズのようなチャタリングの影響を考慮した解析を、どの場所に配置された回路ネットに対しても関係なく、漏れなく容易にかつ精度良く実行することができるもので、アナログ・ディジタル混在回路の動作検証技術に適用できる。
【図面の簡単な説明】
【００５４】
【図１】本発明の実施の形態１の回路シミュレーション方法を適用したアナログ・ディジタル混在回路の構成を示すブロック図
【図２】同実施の形態１の回路シミュレーション方法を適用したアナログ・ディジタル混在回路の入出力関係を示す波形図
【図３】同実施の形態１の回路シミュレーション方法を適用した他のアナログ・ディジタル混在回路の構成を示すブロック図
【図４】同実施の形態１の回路シミュレーション方法を適用した他のアナログ・ディジタル混在回路の入出力関係を示す波形図
【図５】同実施の形態１の回路シミュレーション方法を適用した他のアナログ・ディジタル混在回路の他の入出力関係を示す波形図
【図６】本発明の実施の形態２の回路シミュレーション方法を適用したアナログ・ディジタル混在回路の構成を示すブロック図
【図７】同実施の形態２の回路シミュレーション方法を適用したアナログ・ディジタル混在回路の入出力関係を示す波形図
【図８】本発明の実施の形態３の回路シミュレーション方法を適用したアナログ・ディジタル混在回路の構成を示すブロック図
【図９】同実施の形態３の回路シミュレーション方法を適用したアナログ・ディジタル混在回路の入出力関係を示す波形図
【図１０】同実施の形態３の回路シミュレーション方法を適用したアナログ・ディジタル混在回路の他の入出力関係を示す波形図
【図１１】従来の回路シミュレーション方法を適用したアナログ・ディジタル混在回路の構成を示すブロック図
【図１２】同従来例の回路シミュレーション方法を適用したアナログ・ディジタル混在回路の入出力関係を示す波形図
【図１３】同従来例の回路シミュレーション方法を適用したアナログ・ディジタル混在回路の動作を説明するためのブロック図
【図１４】同従来例の回路シミュレーション方法を適用したアナログ・ディジタル混在回路の実際の入出力関係を示す波形図
【符号の説明】
【００５５】
１０１    ＡＤ変換素子
１０２    チャタリング発生回路
１０３    スイッチ
１０４    ＡＤ変換素子
１１１    アナログ回路
１１２    ロジック回路
１１３    出力端子
１２１    ネット
１２２    ネット
２０１    ＡＤ変換素子の入力
２０２    ＡＤ変換素子の出力
３０１    アナログ回路
３０２    アナログ回路
３０３    ロジック回路
３０４    ロジック回路
３０５    ロジック回路
３０６    ロジック回路
３２０    アナログ部
３２１    ディジタル部
３４１    ＡＤ変換素子
３４２    ＡＤ変換素子
３４３    ＡＤ変換素子
３４４    ＤＡ変換素子
４０１    アナログ波形
４０２    （チャタリングのない）入力波形
４０３    （チャタリングのないときの）ロジック出力波形
４０４    （チャタリングのある）入力波形
４０５    （チャタリングのあるときの）ロジック出力波形
５０１    アナログ波形
５０２    （チャタリングのない）入力波形
５０３    （チャタリングのないときの）ロジック出力波形
５０４    （チャタリングのある）入力波形
５０５    （チャタリングのあるときの）ロジック出力波形
６０１    ＡＤ変換素子
６０２    チャタリング発生回路
６０３    スイッチ
６０４    ＡＤ変換素子
６１１    アナログ回路
６１２    ロジック回路
６１３    出力端子
６２１    ネット
６２２    ネット
７０１    アナログ波形
７０２    （乱数によるチャタリングのある）波形
７０３    （チャタリングのあるときの）ロジック出力波形
８０１    ＡＤ変換素子
８０２    チャタリング発生回路
８０３    スイッチ
８０４    ＡＤ変換素子
８１１    アナログ回路
８１２    ロジック回路
８１３    出力端子
８２１    ネット
８２２    ネット
９０１    アナログ波形
９０２    （入力信号の変化からチャタリングの特性を求めたときの）波形
９０３    （チャタリングのあるときの）ロジック出力波形
１００１    アナログ波形
１００２    （入力信号の変化からチャタリングの特性を求めたときの）波形
１００３    （チャタリングのあるときの）ロジック出力波形
１１０１    ＡＤ変換素子
１１０２    ＡＤ変換素子
１１０３    ＡＤ変換素子
１１０４    ＤＡ変換素子
１２０１    ＡＤ変換素子の入力波形
１２０２    ＡＤ変換素子の出力波形
１３０１    アナログ回路
１３０２    ディジタル回路
１３０３    ディジタル回路電流計算部
１３０４    電流計算用等価回路
１３０５    ＡＤ変換素子
１３０６    ＡＤ変換素子
１３０７    ＤＡ変換素子
１４０１    （ノイズが乗った）アナログ波形
１４０２    （ノイズが乗った）ロジック波形
【図１】
2007086939.tif 000003
【図２】
2007086939.tif 000004
【図３】
2007086939.tif 000005
【図４】
2007086939.tif 000006
【図５】
2007086939.tif 000007
【図６】
2007086939.tif 000008
【図７】
2007086939.tif 000009
【図８】
2007086939.tif 000010
【図９】
2007086939.tif 000011
【図１０】
2007086939.tif 000012
【図１１】
2007086939.tif 000013
【図１２】
2007086939.tif 000014
【図１３】
2007086939.tif 000015
【図１４】
2007086939.tif 000016