【事件の表示】
　平成１０年特許願第　３４１２０号「ＰＬＬ回路」拒絶査定に対する審判事件［平成１１年　８月１０日出願公開、特開平１１−２２０３８８］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯、本願発明
　本願は、平成１０年１月３０日の出願であって、平成１２年１月５日付けで拒絶査定がなされ、これに対し、同年２月１０日に審判請求がなされるとともに、特許法第１７条の２第１項第４号で指定された期間内に提出された平成１２年３月６日付け手続補正書によって明細書が補正されたものである。
　
２．平成１２年３月６日付けの手続補正についての補正却下の決定
［補正却下の決定の結論］
　平成１２年３月６日付けの手続補正を却下する
［理由］
（１）補正後の本願発明
　本件補正により、特許請求の範囲の請求項１は、次の通り補正された。
　
「位相比較回路、低域通過フィルタ、電圧制御発振回路を含むＰＬＬ回路において、
　前記位相比較回路から所定時間内にロック信号が出力されないことを検出した際にシフト制御信号を出力する手段と、
　前記シフト制御信号を入力する毎に設定値を順次シフトして出力するシフト手段と、
　を備え、
　前記電圧制御発振回路が、入力電圧に対する出力電流の範囲が可変に切り換えられる定電流回路と、前記定電流回路の出力電流に応じた周波数で発振する電流制御発振回路とを含み、
各々が制御電圧に対する出力周波数変動を小さく抑えた
　
　上記補正は、請求項１に記載した発明を特定するために必要な事項である「電圧制御発振回路」が備える「複数の異なる制御電圧対出力周波数特性」に「
各々が制御電圧に対する出力周波数変動を小さく抑えた
　そこで、本件補正後の前記請求項１に記載された発明（以下、「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（特許法第１７条の２第５項において準用する同法第１２６条第４項の規定に適合するか）について以下に検討する。
　
（２）引用文献の記載事項
　原査定で引用された特開平７−３０３０４１号公報（以下、「引用文献１」という）には、第１図、第２図、第３図と共に次の技術事項が記載されている。
（ａ１）「【産業上の利用分野】
　本発明は、電圧制御オシレータを制御するためのフェーズロックループに関するものであって、更に詳細には、レンジプログラム可能電圧制御オシレータを制御するための自動レンジ調節フェーズロックループ回路に関するものである。」（【０００１】を参照）
（ａ２）「【従来の技術】
　典型的なフェーズロックループ回路における電圧制御オシレータ（ＶＣＯ）を制御するために制御されるアプローチは、入力基準信号とＶＣＯ出力信号との間の位相エラーを測定するフィードバックループである。この典型的なアプローチにおいては、フィードバックループがＶＣＯ入力制御電圧を修正してＶＣＯ出力信号の位相及び周波数を駆動し入力基準信号の位相及び周波数とマッチさせる。その結果、ＶＣＯ入力制御電圧とＶＣＯ出力信号の周波数との間には１対１の関係がある。
　このアプローチに対する一つの主要な制限事項は、入力基準信号に対してＶＣＯのダイナミックレンジを保証するためには、例えば電源電圧及び周囲温度等の回路の動作条件における変動及びＶＣＯの製造過程における変動を考慮に入れるために広いレンジの周波数（高々、１０×レンジの周波数）にわたり動作すべくＶＣＯを設計せねばならない。
　二番目の主要な制限事項は、幅狭プル低利得ＶＣＯよりも幅広プル高利得ＶＣＯはノイズ及び回路カップリング問題に対してより影響を受易いということである。しかしながら、幅狭プル低利得ＶＣＯはそれ自身の問題を提起する。例えば、低利得ＶＣＯは、そのＶＣＯが製造、温度及び電源電圧におけるすべての変動にわたって機能するものであることを保証するのに必要なダイナミックレンジを欠いている。
　この問題に対する一つの解決方法は、ループが製造、温度及び電源電圧における変更に対して十分なダイナミックレンジを有するように、複数個のオーバーラップする低利得周波数レンジを有するＶＣＯを設計することである。電源条件及び温度条件は両方とも環境により制御され（連続的に変化する）及び製造上の変動は固定されている（即ち、装置が製造されると変化することはない）ので、これら二つの変動は別異に取扱うことが可能である。
　しかしながら、この解決方法における問題は、典型的なフェーズロックループ回路においては、フィードバックループは、一つの低利得周波数レンジにおいてのみ入力基準信号の位相及び周波数をマッチさせることが可能であるに過ぎないという点である。何故ならば、特定の装置に対して最適のＶＣＯ動作周波数レンジを見付けだす為に一つの低利得周波数レンジから別の低利得周波数レンジへＶＣＯをステップさせ（製造上の変動を吸収する）為のメカニズムは存在しないからである。
　一つの低利得周波数レンジから別の低利得周波数レンジへステップするための幾つかのメカニズムが使用可能であるが、各メカニズムは許容不可能な欠点を有している。一つのアプローチは、製造工場においてＶＣＯを測定し最適な動作範囲を決定し、ついでその情報をエンドユーザへ供給し、エンドユーザがＶＣＯを適切な動作レンジへプログラムするというものである。」（【０００２】【０００３】【０００４】【０００５】【０００６】【０００７】を参照）
（ａ３）「【課題を解決するための手段】
　本発明によれば、自動レンジ調節フェーズロックループにおけるレンジプログラム可能電圧制御オシレータが提供される。このレンジプログラム可能電圧制御オシレータは、複数個の低利得周波数レンジを有しており、複数個のレンジ選択信号のうちの一つ及びループフィルタ電圧に応答して現在のオシレータ信号を発生する。レンジ選択信号は、レンジプログラム可能電圧制御オシレータが動作する低利得周波数レンジがどれであるかを選択する。ループフィルタ電圧は、各低利得周波数レンジ内においてオシレータ信号の周波数を変化させる。タイマが、リセット信号を受取った後予め選択したセトリング時間即ち修正時間において第一イネーブル信号を発生し、且つ該タイマが最も最近の第一イネーブル信号を発生した後に爾後のリセット信号を受取っていない場合に、該第一イネーブル信号を発生した後予め選択したターンオフ時間に第一イネーブル信号を除去する。位相エラー検知器が、該第一イネーブル信号を受取った場合に、現在のオシレータ信号と基準信号とを比較し、且つ位相エラーが存在する場合には、シフト信号とリセット信号とを発生する。位相エラー検知器は、該第一イネーブル信号が除去されると、現在のオシレータ信号と基準信号との比較を停止する。シフトレジスタが該シフト信号を受取り、次いで新たなレンジ選択信号を発生する。ＶＣＯが新たなレンジ選択信号を受取り且つ新たな低利得周波数レンジ内へシフトする。位相比較器が、現在のオシレータ信号と基準信号とを比較し、それに応答して差信号を発生する。この差信号に応答して、ループフィルタがループフィルタ電圧発生する。」（【００１１】を参照）
（ａ４）「ＶＣＯ１１０は、自動レンジ調節フェーズロックループ回路１１２のエラー公差内において分割オシレータ出力信号ＯＳＣＤの位相及び周波数と基準信号ＲＥＦの位相及び周波数の両方がマッチした場合にＶＣＯ１１０は基準信号ＲＥＦに「ロック」されたと言われる。一方、ループフィルタ電圧ＬＦＶがループフィルタ１１６の限界値へ増加されるか又は減少され、その際にオシレータ出力信号ＯＳＣの周波数をその最終状態に増加させるか又は減少させ、且つ分割オシレータ出力信号ＯＳＣＤの位相及び周波数と基準信号ＲＥＦの位相及び周波数とがマッチしない状態のままである場合に、ＶＣＯ１１０は「非ロック」状態であると言われる。
　本発明によれば、ＶＣＯ１１０が予め選択したセトリング時間即ち修正時間の後に非ロック状態のままであると、自動レンジ調節フェーズロックループ回路１１２が次のレンジ選択信号ＲＳＳ０−４を発生することにより新たな動作レンジへステップすることをＶＣＯ１１０に対して命令する。」（【００２３】【００２４】を参照）
（ａ５）「セトリング時間は、本発明の好適実施例においては約６１．４４μｓ（マイクロ秒）又は７６８カウントであり、それは上述した如く、ループフィルタ電圧ＬＦＶを変化させることによりＶＣＯ１１０が基準信号ＲＥＦ上にロックするのに充分な時間を与えるために設けられている。セトリング時間が経過すると、図３のステップＤに示した如く、レンジ選択カウンタ１１８が第一イネーブル信号ＥＮ１を発生する。
　図１及び図３のステップＥに示した如く、位相エラー検知器１２０が第一イネーブル信号ＥＮ１と、分割オシレータ出力信号ＯＳＣＤと、基準信号ＲＥＦとを受取り、それに応答して、位相エラーが存在するか否かを決定するために、分割オシレータ出力信号ＯＳＣＤと基準信号ＲＥＦとの上昇エッジの比較を開始する。分割オシレータ出力信号ＯＳＣＤが±４ナノ秒を超えて基準信号ＲＥＦから位相がずれている場合には、位相エラーが存在する。図３のステップＦに示した如く、位相エラーが存在する場合には、位相エラー検知器１２０がシフト信号ＳＨＦを発生し、それは選択ルーチン（後述）に従ってシフトレジスタ１２２をシフトさせることにより次のレンジ選択信号ＲＳＳ０?４を発生し、次いで、遅延時間の後に、遅延リセット信号ＲＳＴを発生し、該遅延リセット信号はカウンタ１１８をリセットして再度カウント動作を開始させる。」（【００３４】【００３５】を参照）
（ａ６）「概念的には、バーレルアップアプローチは、逐次的に、周波数レンジＦＲ２から周波数レンジＦＲ３へ、次いで周波数レンジＦＲ４へ、次いで周波数レンジＦＲ０へ、次いで周波数レンジＦＲ１へ、次いで周波数レンジＦＲ２へステップ動作を行うものとして考えることが可能である。」（【００３８】を参照）
（ａ７）「概念的には、バーレルダウンアプローチは、周波数レンジＦＲ２から周波数レンジＦＲ１へ、次いで周波数レンジＦＲ０へ、次いで周波数レンジＦＲ４へ、次いで周波数レンジＦＲ３へ、次いで周波数レンジＦＲ２へ逐次的にステップ動作するものとして考えることが可能である。」（【００４０】を参照）
（ａ８）「【図１】　本発明の好適実施例に基づいて構成された自動レンジ調節フェーズロックループ回路を示したブロック図。
　【図２】　ループフィルタ電圧の関数として五つのオシレータ動作レンジを示した概略図。
　【図３】　図１の自動レンジ調節フェーズロックループ回路の動作を示したフローチャート図。」（【図面の簡単な説明】を参照）
　
　以上の記載から、引用文献１には、次の発明が記載されている。
「位相比較器１１４、ループフィルタ１１６、電圧制御オシレータ１１０を含むフェーズロックループ回路１１２において、
　前記フェーズロックループ回路１１２が予め選択したセトリング時間、非ロック状態のままであることを検出してシフト信号ＳＨＦを出力する位相エラー検知器１２０と、
　前記シフト信号ＳＨＦを入力する毎に設定値を順次シフトして出力するシフトレジスタ１２２と、
　を備え、
　前記電圧制御オシレータ１１０が、異なる周波数レンジを持つ複数の低利得ＶＣＯからなり、前記ループフィルタ１１６からの出力を制御電圧として入力し、前記シフトレジスタ１２２の出力により、前記低利得ＶＣＯの周波数レンジを周波数の小又は大の方から順次選択し所望の出力周波数に達したとき選択動作を完了するように構成してなるフェーズロックループ回路。」
　
　また、原査定で引用された特開平１−２９０２２号公報（以下、「引用文献２」という）には、第１図、第５図と共に次の技術事項が記載されている。
（ｂ１）「バイポーラ集積回路技術を使用することにより、抵抗値に逆比例する出力電流を出力する電圧制御電流発生器は比較的容易に形成できる。
　また、かかるバイポーラ技術により電流制御発振器を構成できることは周知の通りである。また、通常ＶＣＯ（電圧制御発振器）と称している装置は実際には電圧により制御されているのではなく電流により制御されていることが多いのに注意すべきである。かかる発振器の出力周波数は発振器の通常の動作範囲では制御電流に比例する。」（第２頁左下欄第１７行目−右下欄第６行目）
（ｂ２）「実施例
　第１図は本発明による周波数発生装置の主要構成部分を示すブロック図である。
　これらの部品は以下の通りである。
−位相比較器ＰＨＣ、
−電流制御発振器ＩＣＯ、
−電圧制御され抵抗値に比例する出力電流を出力する電流発生器ＧＣ、
−コンデンサＣ、及び
−スイッチＫ。
　発振器ＩＣＯ、位相比較器ＰＨＣ、電流発生器ＧＣ、及びコンデンサＣは位相比較器ＰＨＣに供給される基準周波数にもとづいて周波数発生器の出力周波数を調整する位相ループを構成する。」（第３頁右上欄第１０行目−左下欄第３行目）
（ｂ３）「電流発生器ＧＣはさらに抵抗値Ｒを有する抵抗回路を含み、出力電流Ｉはこの抵抗値Ｒに逆比例する。この抵抗回路は一連の切換自在な抵抗器列より構成され個々の抵抗器が抵抗回路の抵抗値Ｒが変化するように切換制御される。かかる構成を実現する最も簡単な方法は第１図に示したように各々スイッチと直列接続された複数の抵抗器を並列に使うことである。
　抵抗器列のスイッチの開閉動作は導体バスＢＣを介して制御される（極端な場合で基準周波数以外に略一つの別の周波数のみが必要な場合はスイッチの数は１つだけであり従って導体の数も一本だけになる）。」（第３頁右下欄第１６行目−第４頁左上欄第８行目）
（ｂ４）第１図は「本発明による周波数発生装置のブロック図」、第５図は「本発明による周波数発生装置の実施例を示す詳細な回路図」
　
（３）対比
　本願補正発明と、引用文献１に記載された発明とを対比する。
　引用文献１に記載された発明おける「位相比較器１１４」、「ループフィルタ１１６」、「電圧制御オシレータ１１０」、「フェーズロックループ回路１１２」、「シフトレジスタ１２２」は、それぞれ、本願補正発明の「位相比較回路」、「低域通過フィルタ」、「電圧制御発振回路」、「ＰＬＬ回路」、「シフト手段」に相当する。
　また、引用文献１に記載された発明における「予め選択したセトリング時間、前記フェーズロックループ回路１１２が非ロック状態のままであることを検出してシフト信号ＳＨＦを出力する位相エラー検知器１２０」は、本願補正発明の「所定時間内にロック信号が出力されないことを検出した際にシフト制御信号を出力する手段」に相当する。
　また、引用文献１に記載された発明における「異なる周波数レンジを持つ複数の低利得ＶＣＯ」は、それぞれ異なる制御電圧出力周波数特性を備えており、各々は制御電圧に対する出力周波数変動を（高利得ＶＣＯより）小さく抑えたものであることは明らかである。
　したがって、本願補正発明と引用文献１に記載された発明とは次の一致点及び相違点を有する。
（一致点）
　「位相比較回路、低域通過フィルタ、電圧制御発振回路を含むＰＬＬ回路において、
　所定時間内にロック信号が出力されないことを検出した際にシフト制御信号を出力する手段と、
　前記シフト制御信号を入力する毎に設定値を順次シフトして出力するシフト手段と、
　を備え、
　前記電圧制御発振回路が、各々が制御電圧に対する出力周波数変動を小さく抑えた複数の異なる制御電圧対出力周波数特性を備えるものであり、前記低域通過フィルタからの出力を制御電圧として入力し、前記シフト手段の出力により前記制御電圧対出力周波数特性を出力周波数範囲の小又は大の方から順次選択し所望の出力周波数に達したとき選択動作を完了するように構成してなることを特徴とするＰＬＬ回路。」
　
（相違点１）
　本願補正発明においては、ＰＬＬ回路のロック状態を示すロック信号は、ＰＬＬ回路のループを構成する位相比較回路から出力されるものであるのに対し、引用文献１に記載された発明では、ＰＬＬ回路のロック状態は、ＰＬＬ回路のループを構成する位相比較器１１４とは別の位相エラー検知器１２０で検知されるものである点。
（相違点２）
　本願補正発明においては、電圧制御発振回路は、入力電圧に対する出力電流の範囲が可変に切り換えられる定電流回路と、前記定電流回路の出力電流に応じた周波数で発振する電流制御発振回路とを含み、前記定電流回路は、低域通過フィルタからの出力を制御電圧として入力し、シフト手段の出力により出力電流範囲が切り換えられるものであるのに対し、引用文献１に記載された発明においては、電圧制御オシレータ１１０（本願発明の「電圧制御発振回路」に相当）は、そのような構成ではない点。
　
（４）当審の判断
　相違点について検討する。
（相違点１）について
　ＰＬＬ回路のロック状態を示すロック信号を、ＰＬＬ回路のループを構成する位相比較回路から得ることは周知慣用の技術（例えば、拒絶理由通知において引用された特開平９−２４６９６３号公報の「同期信号」を参照）であるから、引用文献１に記載された発明において、ロック状態を位相エラー検知器１２０で検知する代わりに、ＰＬＬ回路のループを構成する位相比較回路からロック信号を得る構成とすることは当業者が設計上適宜なし得た事項である。
（相違点２）について
　引用文献２には、位相ループ（「ＰＬＬ回路」に相当）において、電圧制御発振器（「電圧制御発振回路」に相当）を、入力電圧に対する出力電流の範囲が可変に切り換えられる電流発生器ＧＣ（「定電流回路」に相当）と、前記定電流回路の出力電流に応じた周波数で発振する電流制御発振器ＩＣＯ（「電流制御発振回路」に相当）とを含み、前記電流発生器ＧＣは、制御電圧が入力され、かつ、出力電流範囲が切り換えられるものである構成とすることが記載されており、引用文献１に記載された発明においても、電圧制御オシレータ１１０（「電圧制御発振回路」に相当）に引用文献２に記載されたもののような電圧制御発振器を用いて、電圧制御発振回路が、入力電圧に対する出力電流の範囲が可変に切り換えられる定電流回路と、前記定電流回路の出力電流に応じた周波数で発振する電流制御発振回路とを含み、前記定電流回路は、低域通過フィルタからの出力を制御電圧として入力し、シフト手段の出力により出力電流範囲が切り換えられるものである構成することは当業者により容易に想到できたものである。
　
（５）むすび
　以上のとおり、本願補正発明は、上記引用文献１及び引用文献２に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
　したがって、上記手続補正は、特許法第１７条の２第５項で準用する同法第１２６条第４項の規定に適合しないので、同法第１５９条第１項で準用する同法第５３条第１項の規定により却下すべきものである。
　
３．本願発明について
（１）本願発明
　平成１２年３月６日付け手続補正は上記のとおり却下されたので、本願の請求項１に係る発明（以下、「本願発明」という）は、平成１１年１月１８日付け手続補正書、平成１１年１１月１５日付け手続補正書によって補正された明細書の特許請求の範囲の請求項１に記載された事項により特定される次のとおりのものである。
　
「位相比較回路、低域通過フィルタ、電圧制御発振回路を含むＰＬＬ回路において、
　前記位相比較回路から所定時間内にロック信号が出力されないことを検出した際にシフト制御信号を出力する手段と、
　前記シフト制御信号を入力する毎に設定値を順次シフトして出力するシフト手段と、
　を備え、
　前記電圧制御発振回路が、入力電圧に対する出力電流の範囲が可変に切り換えられる定電流回路と、前記定電流回路の出力電流に応じた周波数で発振する電流制御発振回路とを含み、複数の異なる制御電圧対出力周波数特性を備えるものであり、前記定電流回路は、前記低域通過フィルタからの出力を制御電圧として入力し、前記シフト手段の出力により出力電流範囲が切り換えられ、前記制御電圧対出力周波数特性を出力周波数範囲の小又は大の方から順次選択し所望の出力周波数に達したとき選択動作を完了するように構成してなることを特徴とするＰＬＬ回路。」
　
（２）引用文献
　原査定の拒絶の理由に引用された引用文献、および、その記載事項は、前記「２．（２）」に記載したとおりである。
　
（３）対比・判断
　本願発明は、上記２．で検討した本願補正発明において「電圧制御発振回路」が備える「複数の異なる制御電圧対出力周波数特性」に「
各々が制御電圧に対する出力周波数変動を小さく抑えた
　
（４）むすび
　以上のとおり、本願発明は、引用文献１及び引用文献２に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、本願は、その余の請求項について論及するまでもなく、拒絶すべきものである。
　よって、結論のとおり審決する。