【事件の表示】
　平成１１年特許願第３４１１７９号「同期整流回路及び電源装置」拒絶査定に対する審判事件［平成１３年　６月１２日出願公開、特開２００１−１６１０７２］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
【１】手続の経緯
  本願は、平成１１年１１月３０日の出願であって、平成１３年８月９日付で拒絶査定がなされ、同年９月２０日に拒絶査定に対する審判請求がなされるともに、同年１０月２２日付で手続補正がなされたものである。
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　
【２】平成１３年１０月２２日付の手続補正についての補正却下の決定
［補正却下の決定の結論］
　平成１３年１０月２２日付の手続補正を却下する。
［理由］
（１）補正後の本願発明
　本件補正により、特許請求の範囲の請求項１ないし１１は、それぞれ上記手続補正による明細書の特許請求の範囲の請求項１ないし１１に記載されたとおりのものに補正されたものであるところ、その請求項１は次のように補正された。（補正された請求項２ないし１１の内容は省略する。）
　「電源装置に用いられる同期整流回路であり、出力側から戻る整流電流又は転流電流を同期整流する並列に接続された複数のスイッチ素子と、前記複数のスイッチ素子と直列に接続されると共に前記整流電流又は転流電流を検出する検出手段とを含む同期整流回路であって、
　前記検出手段の検出値により示される負荷の大きさに応じて前記複数のスイッチ素子の少なくとも１つを選択して駆動する駆動手段を備えたことを特徴とする同期整流回路。」
　上記請求項１についての補正は、請求項１に記載された発明を特定するために必要な事項である「同期整流回路」について「電源回路に用いられる」との限定を付加し、同じく「出力側から戻る戻り電流」について「整流電流又は転流電流」との限定を付加するものであって、特許法第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものに該当する。
（なお、請求項２ないし１１についての補正も、特許請求の範囲の減縮を目的とするものに該当する。）
　そこで、本件補正後の前記請求項１に記載された発明（以下、「本願補正発明」という）が特許出願の際独立して特許を受けることができるものか（特許法第１７条の２第５項において準用する同法第１２６条第４項の規定に適合するか）について以下に検討する。
（２）引用例
（イ）原査定の拒絶の理由に引用された本願の出願前である平成６年６月１０日に頒布された実願平４−８４５４０号（実開平６−４４３９６号）のＣＤ−ＲＯＭ（以下、「引用例１」という）は、次の事項が記載されている。
・「本考案は、ダイオードの電力損失の低減を図ることができる整流器に関する。」（【０００１】【産業上の利用分野】；３頁４行。）
・「次に、図１を参照して本考案の実施例に係わる整流器を含むスイッチング電源装置を説明する。図１のスイッチング電源装置は、直流電源１にトランス２の１次巻線３を介して接続されたスイッチング素子４を有する。・・・・トランス２の２次巻線６には第１及び第２の整流器７，８と、リアクトル９とコンデンサ１０とから成る出力整流平滑回路が接続されている。即ち、第１の整流器７は出力ラインに直列に接続され、第２の整流器８は一対の出力ライン間に接続され、リアクトル９は出力ラインに直列に接続され、コンデンサ１０は出力端子１１，１２間に接続されている。」（【０００７】【実施例】；４頁１８−２７行。）
・「第１及び第２の整流器７，８は、ダイオード１３と、第１及び第２のＦＥＴ１４，１５と、電流検出抵抗１６と、オペアンプ（演算増幅器）１７とからそれぞれ成り、両者は同一回路構成を有する。第１及び第２のＦＥＴ１４，１５は・・・スイッチング素子としてのＦＥＴ部分Ｑ１，Ｑ２と内蔵ダイオードＤ１，Ｄ２とから成る。・・・ダイオード１３と第１及び第２のＦＥＴ１４，１５は互いに並列に接続されている。電流検出器としての抵抗１６はダイオードＤ１の順方向電流を検出するために第１のＦＥＴ１４に直列に接続されている。オペアンプ１７の一対の端子は抵抗１６の両端に接続され、出力端子は第１及び第２のＦＥＴ１４，１５のゲートにそれぞれ接続されている。なお、図示はされていないが、オペアンプ１７のための電源回路も勿論設けられている。」（【０００８】；４頁２９行−５頁１２行。）
・「トランス２の２次巻線６に第１の整流器７を順方向バイアスする向きの電圧が発生すると、第１及び第２のＦＥＴ１４，１５の内蔵ダイオードＤ１、Ｄ２を通って順方向電流が流れ始めると共に外部ダイオード１３を通っても順方向電流が流れる。これにより、抵抗１６に電圧降下が生じ、この抵抗１６の両端子間電圧に対応した電圧がオペアンプ１７から得られ、これがオン制御信号として第１及び第２のＦＥＴ１４，１５のゲートに付与され、ＦＥＴ部分Ｑ１，Ｑ２がオン状態になる。これにより、ＦＥＴ部分Ｑ１，Ｑ２と内蔵ダイオードＤ１，Ｄ２との並列回路が形成され、第１及び第２のＦＥＴ１４，１５のオン抵抗及び両端電圧が低下し、電力損失が小さくなる。」（【００１０】；５頁１９−２７行。）
・「電流検出抵抗１６は複数個のＦＥＴ１４，１５と外部ダイオード１３との内の１つのみ直列に接続されているから、この抵抗１６に流れる電流は比較的小さく、電力損失も小さい。なお、実施例では２個のＦＥＴ１４、１５が並列接続されているが、このＦＥＴの個数を更に増やすと、抵抗１６における電力損失の全体に対する比率はさらに小さくなる。」（【００１１】；５頁２９行−６頁４行。）
　これらの記載事項によれば、少なくとも以下のことが自明であるか、又は読み取れる。
（Ａ）引用例１の整流器は電源装置に用いられる同期整流回路であり、そのスイッチング素子としてのＦＥＴ１４、１５は、出力側から戻る整流電流又は転流電流を同期整流する（並列に接続された内蔵ダイオードＤ１、Ｄ２と共に）並列に接続された複数のスイッチ素子である。
（Ｂ）電流検出抵抗１６は、前記整流電流又は転流電流を検出する検出手段であり、その検出手段の検出値により、「（それに直列に接続されるスイッチング素子としてのＦＥＴ１４に内蔵する）内蔵ダイオードＤ１に流れる順方向電流の検出」という事項が示されるといえる。
　以上のことから、引用例１には次の発明が記載されていることとなる。
　「電源装置に用いられる同期整流回路であり、出力側から戻る整流電流又は転流電流を同期整流する並列に接続された複数のスイッチ素子（ＦＥＴ１４，１５）と、前記複数のスイッチ素子（ＦＥＴ１４，１５）のうちの１つのスイッチ素子（ＦＥＴ１４）と直列に接続されると共に前記整流電流又は転流電流を検出する検出手段（電流検出抵抗１６）とを含む同期整流回路（整流器７，８）であって、
　前記検出手段の検出値により示される内蔵ダイオードＤ１に流れる順方向電流の検出という事項に応じて、前記複数のスイッチ素子を同時に駆動する駆動手段（オペアンプ１７）を備えたことを特徴とする同期整流回路。」
（ロ）周知技術：
　本願出願前において、例えば原査定の備考において引用された特開平７−２６４７７６号公報に示されているように、電源装置の技術分野において、少なくとも以下の技術が周知であると認められる。
「検出手段の検出値により示される負荷の大きさに応じて、動作させる複数の制御素子を選択して駆動する（即ち、重負荷時には軽負荷時よりも多数の制御素子を選択して駆動する）」技術。
（なお、周知技術を示す前記公報において、その複数コンバータの並列接続制御装置は電源装置を構成し、負荷電流計測手段４は負荷の大きさを示す電流検出手段であり、開閉素子１ないしｎは制御素子であるといえる。）
（３）対比
　本願補正発明（前者）と引用例１に記載された発明（以下、「引用発明１」という。後者）を対比すると、前者の「電源装置」、「同期整流回路」、「複数のスイッチ素子」、「検出手段」、「駆動手段」は、それぞれその順に、後者の「スイッチング電源装置」、「整流器７、８」、「ＦＥＴ１４，１５」、「電流検出抵抗１６」、「オペアンプ（演算増幅器）１７」に相当する。そして両者の複数のスイッチ素子と検出手段は共に「整流電流又は転流電流を検出する検出手段が複数のスイッチ素子のうちの少なくとも１つと直列に接続される」といえ、また、両者は共に少なくとも「前記検出手段の検出値により示される事項に応じて前記複数のスイッチを少なくとも（選択して又は同時に）駆動する駆動手段を備えた」といえる点で共通するから、結局、両者は
「電源装置において用いられる同期整流回路であり、出力側から戻る整流電流又は転流電流を同期整流する並列に接続された複数のスイッチ素子と、（前記複数のスイッチ素子のうちの）少なくとも１つの前記スイッチ素子と直列に接続されると共に前記整流電流又は転流電流を検出する検出手段とを含む同期整流回路であって、
　前記検出手段の検出値により示される事項に応じて前記複数のスイッチ素子を少なくとも（同時に又は選択的に）駆動する駆動手段を備えたことを特徴とする同期整流回路。」の点で一致し、以下の点で相違する。
（相違点）：
　前記複数のスイッチ手段と前記検出手段との接続、及び、当該検出手段の検出値により示される事項と前記駆動手段による複数のスイッチ素子の駆動の仕方に関し、本願補正発明では、検出手段は「並列に接続された複数のスイッチ素子と、前記複数のスイッチ素子と直列に接続」され、当該検出手段の検出値により示される事項は負荷の大きさであって、その負荷の大きさに応じて前記複数のスイッチ素子の少なくとも１つを選択して駆動するのに対して、引用発明１では、検出手段は「並列に接続された複数のスイッチ素子と、前記複数のスイッチ素子のうちの１つと直列に接続」され、検出手段の検出値により示される事項は（スイッチ素子に内蔵する）ダイオードＤ１に流れる順方向電流の検出であって、その順方向電流の検出に基づいて前記複数のスイッチ素子を全て同時に駆動する点。
（４）判断
　上記相違点につき、以下に検討する。
　本願補正発明が前記相違点の構成を採る意義は、その明細書に記載されているとおり「・・しかしながら、このような電源装置では、２個のＭＯＳ−ＦＥＴを常に同時に駆動するため、駆動電力も２倍必要となるため、図２１に示すように定格出力時の効率を改善することはできるものの、軽負荷時の損失が相対的に増加し、効率が低下する、という問題があった。」（本願明細書【００１３】）ので、この従来技術の持つ問題を解決するために前記相違点の構成を採ることにより、「軽負荷時には１つのスイッチ素子のみを駆動することにより無駄な駆動電力の消費を防ぎ、重負荷時には複数のスイッチ素子を駆動することによりスイッチ素子１個当たりの損失を小さくすることができる。従って、軽負荷時から重負荷時に亘って電源効率を向上させることができる。」（【００１９】）、「従って、図３に示すように、軽負荷時から重負荷時に亘って損失を低減することができ、ＭＯＳ−ＦＥＴ１個のみを駆動した場合、ＭＯＳ−ＦＥＴ２個を常に同時駆動した場合に比べて電源効率を向上させることができる。」（【００８２】）ものと認められる。
　そして、引用発明１は、本願明細書中に上記の従来技術として示されているものに他ならない。（【００１２】参照。）
　ところで、前記【２】（２）（ロ）に記載したとおり、電源装置の技術分野において、「検出手段の検出値により示される負荷の大きさに応じて、動作させる複数の制御素子を選択して駆動する（即ち、重負荷時には軽負荷時よりも多数の制御素子を選択して駆動する）」ことは本願出願前周知の技術であると認められ、この周知技術によれば、「重負荷時でも軽負荷時でも制御素子を所定の個数同時駆動する場合に比べて、軽負荷時にはより少数の制御素子を駆動することにより無駄な駆動電力の消費を防ぎ、重負荷時にはより多数の制御素子を駆動することにより制御素子１個当たりの損失を小さくすることができる。従って、軽負荷時から重負荷時に亘って電源効率を向上させることができる。」という効果を奏することは、当業者が当然のこととして容易に理解できることである。そうすると、引用発明１や本願補正発明のような電源装置の技術分野に関わる当業者であれば、引用発明１の整流器において、軽負荷時に制御素子であるスイッチ素子ＦＥＴ１４、１５の無駄な駆動電力の消費を防ぎ、軽負荷時から重負荷時に亘って電源効率を向上させるという課題を想起して、その並列に接続された複数のスイッチ素子を全て同時駆動する方法に替えて、前記周知の（制御素子に対する）負荷の大きさに応じて選択駆動する技術を適用すること自体は適宜容易になし得るところと認められる。そして、このように引用発明１の複数のスイッチ素子を駆動する方法を負荷の大きさに応じて選択駆動する（即ち複数のスイッチ素子の少なくとも１つを選択して駆動する）方法に替えるに際し、その電流検出手段（電流検出抵抗１６）の検出値により負荷の大きさを示すようにして前記複数のスイッチ素子を負荷の大きさに応じて選択駆動するために、当該電流検出抵抗を（並列に接続された）前記複数のスイッチ素子と直列に接続されるよう構成変更することは、その必要に応じ当業者が適宜容易に採りうる設計的事項にすぎない程度のものというべきである。
　よって、本願補正発明の前記相違点の構成は、上記引用発明１及び周知技術から当業者が容易に想到できたものであり、その効果についてみてもそれらから予測できた程度のものにすぎない。
　したがって、本願補正発明は、その出願前日本国内において頒布された上記引用例１に記載された発明及び周知技術とに基いて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により出願の際独立して特許を受けることができない。
（５）むすび
　以上のとおり、本件補正は、特許法第１７条の２第５項で準用する同法第１２６条第４項の規定に違反するものであり、特許法第１５９条第１項で準用する同法第５３条第１項の規定により却下すべきものである。
　
【３】本願発明について
（１）本願発明
　平成１３年１０月２２日付の手続補正は上記のとおり却下されたので、本願の請求項１に係る発明（以下、「本願発明」という）は、平成１３年７月６日付手続補正書の特許請求の範囲の請求項１に記載された事項により特定される、次のとおりのものである。
　「出力側から戻る戻り電流を同期整流する並列に接続された複数のスイッチ素子と、前記複数のスイッチ素子と直列に接続されると共に前記戻り電流を検出する検出手段とを含む同期整流回路であって、
　前記検出手段の検出値により示される負荷の大きさに応じて前記複数のスイッチ素子の少なくとも１つを選択して駆動する駆動手段を備えたことを特徴とする同期整流回路。」
（２）引用例
　原査定の拒絶の理由に記載された引用例及びその記載事項は、前記「【２】（２）」に記載したとおりである。
（３）対比・判断
　本願発明は、前記【２】（１）に示した本願補正発明の構成から「同期整流回路」の限定事項である「電源装置に用いられる」との構成を省き、「出力側から戻る戻り電流」の限定事項である「整流電流又は転流電流」との構成を省いたものである。
　そうすると、本願発明の構成要件をすべて含み、さらに他の構成要件を付加したものに相当する本願補正発明が、前記【２】（４）に記載したとおり、引用例１に記載された発明及び周知技術とに基づいて当業者が容易に発明をすることができたものである以上、本願発明も、同様の理由により、引用例１に記載された発明及び周知技術とに基づいて当業者が容易に発明をすることができたものである。
（４）むすび
　以上のとおり、本願発明は、引用例１に記載された発明及び周知技術とに基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
  よって、結論のとおり審決する。