【事件の表示】
　特願２０１３−４７８００「部品内蔵配線板の製造方法」拒絶査定不服審判事件〔平成２５年６月６日出願公開、特開２０１３−１１０４４１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１９年１１月１日に出願した特願２００７−２８４７５４号（以下「原出願」という。）の一部を平成２５年３月１１日に新たな特許出願としたものであって、平成２６年６月４日付け（発送日：６月１０日）で拒絶査定がなされ、これに対し、平成２６年９月５日に拒絶査定不服審判の請求がなされるとともに、その審判の請求と同時に手続補正がなされたものである。
　そして、当審において、平成２７年５月７日付けで拒絶の理由が通知され、それに対して平成２７年７月８日に意見書及び手続補正書が提出されたものである。
　
第２　本願発明
　本願の請求項１に係る発明（以下「本願発明」という。）は、平成２７年７月８日付け手続補正書により補正された特許請求の範囲の請求項１に記載された事項により特定される、以下のとおりのものである。
　
　「【請求項１】
　第１の絶縁板上に積層された金属箔をパターニングし、端子パッドを有する半導体チップと、該端子パッドに電気的に接続されたグリッド状配列の表面実装用端子とを備えた半導体素子を実装するためのランドである第１のランドと、表面実装用のチップ部品を実装するためのランドである第２のランドとを含む配線パターンを形成する工程と、
　前記第１の絶縁板上の前記第１、第２のランド上にクリームはんだまたは未硬化の導電性組成物を適用する工程と、
　前記クリームはんだまたは前記導電性組成物を介して前記第１の絶縁板の前記第１のランド上に前記半導体素子を載置する工程と、
　前記クリームはんだまたは前記導電性組成物を介して前記第１の絶縁板の前記第２のランド上に、前記半導体素子よりも全高サイズが大の表面実装用のチップ部品を載置する工程と、
　前記第１のランド上に前記半導体素子が載置され前記第２のランド上に前記チップ部品が載置された状態において、前記クリームはんだをリフローすべくまたは前記導電性組成物を硬化すべく加熱して、前記半導体素子を前記第１のランドにおよび前記チップ部品を前記第２のランドに接続する工程と、
　前記第１の絶縁板とは別の絶縁板である第２の絶縁板として、硬化された層である硬化層と硬化前の層であるプリプレグ層とが積層され、かつ、該第２の絶縁板が前記第１の絶縁板に対向されたとき、前記第１のランドに接続された前記半導体素子および前記第２のランドに接続された前記チップ部品に対応する位置に、前記硬化層と前記プリプレグ層とに連続している開口部が形成された絶縁板を用意する工程と、
　前記第１、第２の絶縁板とは別の絶縁板である、均一厚みを有する第３の絶縁板をも用い、前記第１、第２、第３の絶縁板内に前記半導体素子および前記チップ部品を埋め込むように、前記第１の絶縁板に積層状に、前記第２の絶縁板の前記プリプレグ層の側を、前記開口部内に前記半導体素子および前記チップ部品を位置させつつ対向させ、かつ該第２の絶縁板の前記硬化層の側に前記第３の絶縁板を対向させて加圧し、前記半導体素子に加わる圧力を該半導体素子よりも全高サイズが大の前記チップ部品に加わる圧力により緩和させつつ、前記第１、第２、第３の絶縁板を積層一体化する工程と
　を具備する部品内蔵配線板の製造方法。」
　
第３　刊行物
１．当審の拒絶の理由に引用された、原出願の出願日前に日本国内において頒布された特開２００７−７３８６６号公報（以下「刊行物１」という。）には、「部品内蔵配線板」に関し、図面（特に、図３ないし５参照。）とともに次の事項が記載されている（下線は当審で付与するものである。以下、同様。）。
ア．「【技術分野】
【０００１】
　本発明は、絶縁板中に電気／電子部品を埋設して有する部品内蔵配線板に係り、特に、部品内蔵によって配線板としての信頼性が低下することを防止するのに好適な部品内蔵配線板に関する。」
　
イ．「【００３４】
　次に、図１に示した部品内蔵配線板の製造工程を図３ないし図５を参照して説明する。図３ないし図５は、それぞれ、図１に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図である。これらの図において図１中に示した構成要素と同一または同一相当のものには同一符号を付してある。
【００３５】
　図３から説明する。図３は、図１中に示した各構成のうち絶縁層１１を中心とした部分の製造工程を示している。まず、図３（ａ）に示すように、厚さ例えば１８μｍの金属箔（電解銅箔）２２Ａ上に例えばスクリーン印刷により、層間接続体３１となるペースト状の導電性組成物をほぼ円錐形のバンプ状（底面径例えば２００μｍ、高さ例えば１６０μｍ）に形成する。この導電性組成物は、ペースト状の樹脂中に銀、金、銅などの金属微細粒または炭素微細粒を分散させたものである。説明の都合で金属箔２２Ａの下面に印刷しているが上面でもよい（以下の各図も同じである）。層間接続体３１の印刷後これを乾燥させて硬化させる。
【００３６】
　次に、図３（ｂ）に示すように、金属箔２２Ａ上に厚さ例えば公称１００μｍのＦＲ−４のプリプレグ１１Ａを積層して層間接続体３１を貫通させ、その頭部が露出するようにする。露出に際してあるいはその後その先端を塑性変形でつぶしてもよい（いずれにしても層間接続体３１の形状は、積層方向に一致する軸を有しその軸方向に径が変化する形状である。）。続いて、図３（ｃ）に示すように、
プリプレグ３１Ａ（当審注：「１１Ａ」の誤記）上に金属箔（電解銅箔）２１Ａを積層配置して加圧・加熱し全体を一体化する。このとき、金属箔２１Ａは層間接続体３１と電気的導通状態となり、プリプレグ１１Ａは完全に硬化して絶縁層１１になる
【００３７】
　次に、図３（ｄ）に示すように、
片側の金属箔２２Ａに例えば周知のフォトリソグラフィによるパターニングを施し、これを、実装用ランドを含む配線パターン２２に加工する。そして、加工により得られた実装用ランド上に
例えばスクリーン印刷により上記説明のクリーム半田５１Ａを印刷する
【００３８】
　次に、
チップ部品４１をクリーム半田５１Ａを介して実装用ランド上に例えばマウンタで載置し、さらにその後クリーム半田５１Ａを例えばリフロー炉でリフローさせる
接続部５１を介してチップ部品４１が配線層２２の実装用ランド上に接続された状態の配線板素材１が得られる
【００３９】
　次に、図４を参照して説明する。図４は、図１中に示した各構成のうち絶縁層１３および同１２を中心とした部分の製造工程を示している。まず、図４（ａ）に示すように、
両面に例えば厚さ１８μｍの金属箔（電解銅箔）２３Ａ、２４Ａが積層された例えば厚さ３００μｍのＦＲ−４の絶縁層１３を用意し、その所定位置にスルーホール導電体を形成するための貫通孔６２をあけ、かつ内蔵するチップ部品４１に相当する部分に開口部６１を形成する
【００４０】
　次に、無電解めっきおよび電解めっきを行い、図４（ｂ）に示すように、貫通孔６２の内壁にスルーホール導電体３３を形成する。このとき開口部６１の内壁にも導電体が形成される。さらに、図４（ｃ）に示すように、金属箔２３Ａ、２４Ａを周知のフォトリソグラフィを利用して所定にパターニングして配線層２３、２４を形成する。配線層２３、２４のパターニング形成により、開口部６１の内壁に形成された導電体も除去される。
【００４１】
　次に、図４（ｄ）に示すように、配線層２３上の所定の位置に層間接続体３２となる導電性バンプ（底面径例えば２００μｍ、高さ例えば１６０μｍ）をペースト状導電性組成物のスクリーン印刷により形成する。続いて、図４（ｅ）に示すように、
絶縁層１２とすべきＦＲ−４のプリプレグ１２Ａ（公称厚さ例えば１００μｍ）を配線層２３側にプレス機を用い積層する。プリプレグ１２Ａには、絶縁層１３と同様の、内蔵するチップ部品４１に相当する部分の開口部をあらかじめ設けておく
【００４２】
　
この積層工程では、層間接続体３２の頭部をプリプレグ１２Ａに貫通させる
以上により得られた配線板素材を配線板素材２とする
【００４３】
　なお、以上の図４に示した工程は、以下のような手順とすることも可能である。図４（ａ）の段階では、貫通孔６２のみ形成し内蔵部品用の開口部６１を形成せずに続く図４（ｂ）から図４（ｄ）までの工程を行う。次に、図４（ｅ）に相当する工程として、プリプレグ１２Ａ（開口のないもの）の積層を行う。そして、絶縁層１３およびプリプレグ１２Ａに部品内蔵用の開口部を同時に形成する、という工程である。
【００４４】
　次に、図５を参照して説明する。図５は、上記で得られた配線板素材１、２などを積層する配置関係を示す図である。ここで、図示上側の
配線板素材３は、下側の配線板素材１と同様な工程を適用し、かつそのあと層間接続体３４およびプリプレグ１４Ａを図示中間の配線板素材２における層間接続体３２およびプリプレグ１２Ａと同様にして形成し得られたものである
ただし、部品（チップ部品４１）およびこれを接続するための部位（実装用ランド）のない構成であり、さらにプリプレグ１４Ａにはチップ部品４１用の開口部も設けない。そのほかは、金属箔（電解銅箔）２６Ａ、絶縁層１５、層間接続体３５、配線層２５、プリプレグ１４Ａ、層間接続体３４とも、それぞれ配線板素材１の金属箔２１Ａ、絶縁層１１、層間接続体３１、配線層２２、配線板素材２のプリプレグ１２Ａ、層間接続体３２と同じである
【００４５】
　図５に示すような配置で
各配線板素材１、２、３を積層配置してプレス機で加圧・加熱する
プリプレグ１２Ａ、１４Ａが完全に硬化し全体が積層・一体化する。このとき、加熱により得られるプリプレグ１２Ａ、１４Ａの流動性により、チップ部品４１の周りの空間およびスルーホール導電体３３内部の空間にはプリプレグ１２Ａ、１４Ａが変形進入し空隙は発生しない
ウ．図３及び上記イの段落【００３７】、【００３８】の記載によれば、図３（ｄ）の工程は「配線板素材１となる絶縁層１１上に積層された金属箔２２Ａをパターニングし、表面実装用のチップ部品４１を実装するためのランドを含む配線層２２を形成する工程」といえ、図３（ｅ）の工程は「絶縁層１１上のランド上にクリーム半田５１Ａを適用する工程」といえ、図３（ｆ）の工程は「クリーム半田５１Ａを介して絶縁層１１のランド上に、表面実装用のチップ部品４１を載置する工程と、ランド上にチップ部品４１が載置された状態において、クリーム半田５１Ａをリフローすべく加熱して、チップ部品４１をランドに接続する工程」といえる。
エ．図４及び上記イの段落【００３９】、【００４１】及び【００４２】の記載によれば、配線板素材２は「硬化された絶縁層１３と硬化前の層であるプリプレグ１２Ａとが積層され、かつ、配線板素材１に対向されたとき、ランドに接続されたチップ部品４１に対応する位置に、前記絶縁層１３と前記プリプレグ１２Ａとに連続している開口部６１が形成されたもの」といえる。
オ．図５及び上記イの段落【００４４】の「ただし、部品（チップ部品４１）およびこれを接続するための部位（実装用ランド）のない構成であり、さらにプリプレグ１４Ａにはチップ部品４１用の開口部も設けない。そのほかは、金属箔（電解銅箔）２６Ａ、絶縁層１５、層間接続体３５、配線層２５、プリプレグ１４Ａ、層間接続体３４とも、それぞれ配線板素材１の金属箔２１Ａ、絶縁層１１、層間接続体３１、配線層２２、配線板素材２のプリプレグ１２Ａ、層間接続体３２と同じである。」との記載から、配線板素材３は配線板素材１、２とは別の、均一の厚みを有する絶縁板ということができる。また、図５及び上記イの段落【００４５】の記載によれば、図５の工程は「配線板素材１、２、３内にチップ部品４１を埋め込むように、配線板素材１に積層状に、配線板素材２のプリプレグ１２Ａの側を、開口部６１内に前記チップ部品４１を位置させつつ対向させ、かつ該配線板素材２の絶縁層１３の側に配線板素材３を対向させて加圧し、全体を積層一体化する工程」といえる。
　上記記載事項、図示内容及び認定事項を総合し、本願発明の記載ぶりに則って整理すると、刊行物１には、次の発明（以下「引用発明」という。）が記載されている。
「配線板素材１となる絶縁層１１上に積層された金属箔２２Ａをパターニングし、表面実装用のチップ部品４１を実装するためのランドを含む配線層２２を形成する工程と、
　前記絶縁層１１上の前記ランド上にクリーム半田５１Ａを適用する工程と、
　前記クリーム半田５１Ａを介して前記絶縁層１１の前記ランド上に、表面実装用のチップ部品４１を載置する工程と、
　前記ランド上に前記チップ部品４１が載置された状態において、前記クリーム半田５１Ａをリフローすべく加熱して、前記チップ部品４１を前記ランドに接続する工程と、
　前記配線板素材１とは別の配線板素材２として、硬化された絶縁層１３と硬化前の層であるプリプレグ１２Ａとが積層され、かつ、該配線板素材２が前記配線板素材１に対向されたとき、前記ランドに接続された前記チップ部品４１に対応する位置に、前記絶縁層１３と前記プリプレグ１２Ａとに連続している開口部６１が形成された配線板素材２を用意する工程と、
　前記配線板素材１、２とは別の、均一の厚みを有する配線板素材３をも用い、前記配線板素材１、２、３内に前記チップ部品４１を埋め込むように、前記配線板素材１に積層状に、前記配線板素材２の前記プリプレグ１２Ａの側を、前記開口部６１内に前記チップ部品を位置させつつ対向させ、かつ該配線板素材２の前記絶縁層１３の側に前記配線板素材３を対向させて加圧し、全体を積層一体化する工程と
　を具備する部品内蔵配線板の製造方法。」
２．当審の拒絶の理由に引用された、原出願の出願日前に日本国内において頒布された特開２００５−３３３１０９号公報（以下「刊行物２」という。）には、「積層基板」に関し、図面とともに次の事項が記載されている。
　
ア．「【０００５】
　図２７は、従来の半導体素子の装着工程であり、この半導体装着工程８では、半導体素子７が基板１上へ装着される。図２８は、従来の積層基板の製造方法の中間材注入工程における中間材注入手段の断面図である。図２７に示すように
半導体装着工程８で、電子部品４が接続された基板１へ半導体素子７を装着
中間材注入工程１０では、半導体素子７と基板１との間とを接続するとともに、半導体素子７と基板１間の隙間３１を埋める
半導体素子７に形成されたバンプ３４と半導体素子接続パターン２１ａとを電気的、機械的に接続していた
イ．「【０００９】
　図３０は、従来の積層基板の製造方法によって製造された積層基板の断面図である。以上のような工程によって、プラテン４５でプリプレグ４１を加熱しながら圧縮することで、プリプレグ４１を孔４３や孔４４へ流入させ、さらに樹脂が硬化する温度まで上昇させることによって得ていた。」
ウ．「【００１８】
　まず図２を用いて本実施の形態１における積層基板の構成を説明する。図２において、１０１は熱硬化性の樹脂基板であり多層に形成されている。そして、この層内はインナービア（図示せず）で各層の上面と下面が接続されている。また、各層の上面には銅箔パターン（図示せず）が敷設され、各電子回路を形成している。
【００１９】
　そして、この
基板１０１の上面には、ランドパターン１０４ａ，１０４ｂが形成されており、この基板１０１の上面に載置された半導体素子（電子部品の一例として用いた）１０５とランドパターン１０４ａの間ははんだバンプ１０２で接続され、一方抵抗（電子部品の一例として用いた）１０６とランドパターン１０４ｂとの間は、はんだ（接続固定材の一例として用いた）１０７で接続されている
エ．「【００２８】
　図７は、本実施の形態１のプリプレグ積層工程における積層基板の断面図である。図１、図７において、１１６はリフロー工程の後に設けられたプリプレグ積層工程である。このプリプレグ積層工程１１６では、基板１０１上に孔付プリプレグ１４１（シートの一例として用いた）を積層する工程であり、この
孔付プリプレグ１４１は、孔加工工程１１７で、プリプレグ１２に予め半導体素子１０５が挿入される孔１４６と、抵抗１０６が挿入される孔１４２とが加工されたものを用いる
オ．「【００３１】
　本実施の形態１においては、基板１０１の上面に厚さ０．２ｍｍのプリプレグ１４１ａ〜１４１ｆの６枚からなるプリプレグ１４１がこの順に積層されている。この内、基板１０１の上面には、プリプレグ１４１ａから１４１ｄまでの４枚のシートがこの順に積層されており、これらの
シートに関しては、半導体素子１０５が挿入される孔１４６と、抵抗１０６が挿入される孔１４２とが形成されている
【００３２】
　また、プリプレグ１４１ｄの上面に積層されるプリプレグ１４１ｅには抵抗１０６が挿入される孔１４２だけが設けられており、半導体素子１０５が挿入される孔１４６は設けられていない。即ち、電子部品の高さに応じた孔を設ける。なおこの場合、
半導体素子１０５や抵抗１０６の上方にも空隙１４３ａ，１４４ａを設けておくと良い。これは、後述する一体化工程１１８で加えられる圧縮圧力により、半導体素子１０５や抵抗１０６が、破壊しないようにするためである
【００３３】
　なお、本実施の形態１において基板１０１上には、半導体素子１０５と、抵抗１０６の２種類の電子部品しか搭載していない。従って、プリプレグの積層枚数は６枚としている。しかしながら、
さらに多種の電子部品が搭載される場合には、電子部品の高さも多種存在するので、これら種々の電子部品の高さに応じた隙間の高さを設定する必要が生じる。
カ．「【０１２４】
　ここで、
プリプレグ３０２に孔を設けない
キ．図３０及び上記記載事項ア、イから、半導体素子７と該半導体素子７より全高サイズが大の電子部品４とを内蔵した積層基板が、また、図２及び記載事項ウから、半導体素子素子１０５と該半導体素子１０５より全高サイズが大の抵抗１０６とを内蔵した積層基板が看取できることから、刊行物２には「半導体素子と、該半導体素子よりも全高サイズが大のチップ部品とを内蔵した配線基板」が記載されているといえる。（以下「刊行物２に記載の技術事項」という。）
第４　対比
　引用発明の「配線板素材１〜３」は、本願発明の「第１〜３の絶縁板」に相当し、以下同様に、「金属箔２２Ａ」は「金属箔」に、「配線層２２」は「配線パターン」に、「チップ部品４１」は「チップ部品」に、「ランド」は「第２のランド」に、「クリーム半田５１Ａ」は「クリームはんだ」に、「開口部６１」は「開口部」に、それぞれ相当するから、本願発明と引用発明とは、次の一致点、相違点を有するものと認められる。
  
 ［一致点］ 
「第１の絶縁板上に積層された金属箔をパターニングし、表面実装用のチップ部品を実装するためのランドである第２のランドを含む配線パターンを形成する工程と、
　前記第１の絶縁板上の前記第２のランド上にクリームはんだを適用する工程と、
　前記クリームはんだを介して前記第１の絶縁板の前記第２のランド上に、表面実装用のチップ部品を載置する工程と、
　前記第２のランド上に前記チップ部品が載置された状態において、前記クリームはんだをリフローすべく加熱して、前記チップ部品を前記第２のランドに接続する工程と、
　前記第１の絶縁板とは別の絶縁板である第２の絶縁板として、硬化された層である硬化層と硬化前の層であるプリプレグ層とが積層され、かつ、該第２の絶縁板が前記第１の絶縁板に対向されたとき、前記第２のランドに接続された前記チップ部品に対応する位置に、前記硬化層と前記プリプレグ層とに連続している開口部が形成された絶縁板を用意する工程と、
　前記第１、第２の絶縁板とは別の絶縁板である、均一厚みを有する第３の絶縁板をも用い、前記第１、第２、第３の絶縁板内に前記チップ部品を埋め込むように、前記第１の絶縁板に積層状に、前記第２の絶縁板の前記プリプレグ層の側を、前記開口部内に前記チップ部品を位置させつつ対向させ、かつ該第２の絶縁板の前記硬化層の側に前記第３の絶縁板を対向させて加圧し、前記第１、第２、第３の絶縁板を積層一体化する工程と、
　を具備する部品内蔵配線板の製造方法。」
  
［相違点１］ 
　配線板に内蔵される部品が、本願発明では、「端子パッドを有する半導体チップと、該端子パッドに電気的に接続されたグリッド状配列の表面実装用端子とを備えた半導体素子」及び「表面実装用のチップ部品」であるのに対して、引用発明では、「表面実装用のチップ部品」である点。 
  
［相違点２］ 
　本願発明では、チップ部品が「半導体素子よりも全高サイズが大」であり、「前記半導体素子に加わる圧力を該半導体素子よりも全高サイズが大の前記チップ部品に加わる圧力により緩和させ」るのに対して、引用発明では、そもそも半導体素子を有していない点。 
  
［相違点３］ 
　本願発明では、半導体素子「を実装するためのランドである第１のランド」を有し、第１のランド上にクリームはんだ等を適用する工程、前記クリームはんだ等を介して前記第１の絶縁板の第１のランド上に半導体素子を載置する工程、半導体素子をリフロー等により該第１のランドに接続する工程を備え、さらに、第２の絶縁板が半導体素子に対応する位置に開口部が形成され、第１、第２、第３の絶縁板内に半導体素子を埋め込むのに対して、引用発明では、そもそも半導体素子を有していない点。
第５　当審の判断
［相違点１］、［相違点２］について
　刊行物２には、上記第３、２．キのとおり「半導体素子と、該半導体素子よりも全高サイズが大のチップ部品とを内蔵した配線基板」が記載されている。なお、「多種の電子部品が搭載される場合には、電子部品の高さも多種存在する」（刊行物２の記載事項オの段落【００３３】）との記載からみて、部品内蔵配線板において、高さの異なる多種の電子部品を内蔵させることは普通に行われていることである。また、「端子パッドを有する半導体チップと該端子パッドに電気的に接続されたグリッド状配列の表面実装用端子とを備えた半導体素子」は周知であるから、引用発明の部品内蔵配線板に、「端子パッドを有する半導体チップと該端子パッドに電気的に接続されたグリッド状配列の表面実装用端子とを備えた半導体素子」と、該半導体素子よりも全高サイズが大のチップ部品とを内蔵させるようにすることは、刊行物２に記載の技術事項及び周知の事項に基づいて当業者が容易に想到し得たことである。
　そして、引用発明において、刊行物２に記載の技術事項を適用したものは、チップ部品の全高サイズが、半導体素子よりも大であるから、半導体素子に加わる圧力は、チップ部品に加わる圧力により緩和されることは明らかである。この点に関して、請求人は刊行物２の図２９を参照し、半導体素子や抵抗（チップ部品）の真上のギャップの大小に依存する旨主張しているが、引用発明は均一の厚みを有する配線板素材３を用いるものであるから、請求人の主張は当たらない。また、刊行物２には、ギャップに関して「一体化工程１１８で加えられる圧縮圧力により、半導体素子１０５や抵抗１０６が、破壊しないようにするため」との記載（刊行物２の記載事項オの段落【００３２】参照）があるにも拘わらず、半導体素子やチップ部品との間にギャップを設定しない実施の形態（刊行物２の記載事項カ、図１８、図１９参照）が記載されていることからみて、均一の厚みを有する配線板素材３を用いる引用発明に刊行物２に記載の技術事項（半導体素子と、該半導体素子よりも全高サイズが大のチップ部品とを内蔵した配線基板。）の適用を阻害するとはいえず、相違点１及び相違点２に係る特定事項とすることは、刊行物２に記載の技術事項及び周知の事項に基づいて、当業者が容易に想到し得たことである。
［相違点３］について
　上記「［相違点１］、［相違点２］について」において検討したとおり、配線板に半導体素子とチップ部品とを内蔵することは、当業者が容易に想到し得ることであるところ、チップ部品だけでなく半導体素子をも内蔵するためには、半導体素子のためのランドが必要になること（刊行物２の記載事項ウ参照）、また、該ランドに半導体素子を載置・接続する工程が必要になること（刊行物２の記載事項ア、ウ参照）、さらに、半導体素子内蔵のための開口部が必要になること（刊行物２の記載事項エ、オ参照）はいうまでもないから、相違点３に係る特定事項は、相違点１及び相違点２に係る特定事項を採用するについて、当然に採用すべき技術事項といえ、当業者が容易に想到し得たことである。
　また、本願発明が奏する作用効果についても、引用発明、刊行物２に記載の技術事項及び周知の事項から予測の範囲のものにすぎない。
　
　したがって、本願発明は、引用発明、刊行物２に記載の技術事項及び周知の事項に基いて当業者が容易に発明をすることができたものである。 
　
第６　まとめ
　以上のとおり、本願発明は、引用発明、刊行物２に記載の技術事項及び周知の事項に基いて、当業者が容易に発明をすることができたものであるので、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、他の請求項に係る発明について検討するまでもなく、本願は拒絶すべきものである。
　よって、結論のとおり審決する。