(57)【要約】【課題】半導体ウェハの前処理工程で集積回路に悪影響を与えるような量の静電気の発生があったか否かを判別することが可能なガードリング、およびこのガードリングを備えた前処理済み半導体ウェハを得ること。【解決手段】半導体ウェハ１に形成される集積回路２０の周囲に設けられて該集積回路を機械的、電気的に保護するガードリング４０を構成するにあたって、半導体ウェハ１から電気的に分離された浮遊配線２５，３０，３５を層間絶縁膜９，１３毎に該層間絶縁膜上に配置し、かつ、半導体ウェハに電気的に接続された電位固定放電端子２８，３３，３８を浮遊配線毎に該浮遊配線に近接配置する。【選択図】        図３
2007165804.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に形成される集積回路の周囲に設けられて前記集積回路を電気的に保護するガードリングであって、
前記半導体基板に積層された少なくとも１つの層間絶縁膜と、
前記半導体基板から電気的に分離した状態で前記層間絶縁膜毎に該層間絶縁膜上に配置された浮遊配線と、
前記半導体基板に電気的に接続した状態で前記浮遊配線毎に該浮遊配線に近接配置された電位固定放電端子と、
を有することを特徴とするガードリング。
【請求項２】
前記層間絶縁膜毎に該層間絶縁膜上に配置された浮遊配線の少なくとも１つは、前記集積回路を平面視上取り囲むように配置されていることを特徴とする請求項１に記載のガードリング。
【請求項３】
前記少なくとも１つの層間絶縁膜は、積層構造をなす複数の層間絶縁膜であり、前記層間絶縁膜毎に該層間絶縁膜上に配置された浮遊配線のうちの少なくとも２つは、異なる層間絶縁膜上に配置されて互いに電気的に接続していることを特徴とする請求項１または２に記載のガードリング。
【請求項４】
半導体ウェハと、該半導体ウェハに形成された複数の集積回路と、該複数の集積回路それぞれの周囲に設けられて、対応する集積回路を電気的に保護するガードリングとを備えた前処理済み半導体ウェハであって、
前記ガードリングは、前記半導体ウェハに積層された少なくとも１つの層間絶縁膜と、前記半導体ウェハから電気的に分離した状態で前記層間絶縁膜毎に該層間絶縁膜上に配置された浮遊配線と、前記半導体ウェハに電気的に接続した状態で前記浮遊配線毎に該浮遊配線に近接配置された電位固定放電端子と、を有することを特徴とする前処理済み半導体ウェハ。
【請求項５】
前記層間絶縁膜毎に該層間絶縁膜上に配置された浮遊配線の少なくとも１つは、前記集積回路を平面視上取り囲むように配置されていることを特徴とする請求項４に記載の前処理済み半導体ウェハ。
【請求項６】
前記少なくとも１つの層間絶縁膜は、積層構造をなす複数の層間絶縁膜であり、前記層間絶縁膜毎に該層間絶縁膜上に配置された浮遊配線のうちの少なくとも２つは、異なる層間絶縁膜上に配置されて互いに電気的に接続していることを特徴とする請求項４または５に記載の前処理済み半導体ウェハ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、前処理済み半導体ウェハから半導体チップとして切り出される前の集積回路を電気的に保護するガードリング、および該ガードリングを備えた前処理済み半導体ウェハに関するものである。本明細書でいう「前処理済み半導体ウェハ」とは、前処理工程（ウェハ工程）が終了した半導体ウェハを意味する。
【背景技術】
【０００２】
半導体ウェハに所望数の集積回路を形成する前処理工程（ウェハ工程）では、例えば化学的機械研磨（ＣＭＰ；Chemical Mechanical Planarization） 工程、ＣＭＰ後の洗浄工程、ドライエッチング工程、常圧ＣＶＤ（Chemical Vapor Deposition） 工程等、種々の工程において静電気が発生する。この静電気は、集積回路中の導電体層や誘電体層のうちで半導体ウェハから電気的に分離されているもの（以下、このような導電体層または誘電体層を「浮遊配線」と総称する。）に蓄積される。
【０００３】
浮遊配線での静電気の帯電量は、配線面積が大きくなるにつれて大きくなる。ただし、一定量を超えると、半導体ウェハに接続されている導電路を通って半導体ウェハに放電される。このとき、放電経路中にある素子や配線が破壊されたり短絡したりする。
【０００４】
半導体ウェハに集積回路を形成するにあたっては、浮遊配線に蓄積された静電気が放電されることに起因する素子や配線の破壊あるいは短絡を防止するために、通常、集積回路を電気的にシールドするガードリングが集積回路毎に形成される。このガードリングは、半導体ウェハに電気的に接続された単層配線または多層配線によって構成され、多くの場合、スクライブラインに形成される。スクライブラインにガードリングを形成することにより、前処理済み半導体ウェハから集積回路を切り出すときに集積回路にかかる機械的ストレスを該ガードリングによって緩和させることが可能になる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、ガードリングを設けても、浮遊配線に蓄積された静電気が放電されることに起因する素子や配線の破壊あるいは短絡を完全に防止することはできず、不良の集積回路が生じる。また、静電気放電以外の要因によっても、不良の集積回路が生じる。
【０００６】
半導体ウェハに形成した集積回路の良否は、集積回路を半導体ウェハから切り出してパッケージングする後処理工程の前にチップ動作テストを行うことで判断されるが、不良であると判断されたときに該不良が静電気放電によるものであるのか他の要因によるものであるのかまでは、チップ動作テストでは判別できない。不良の原因および不良箇所を特定するためには、多大の労力を必要とする。
【０００７】
この発明は、上記に鑑みてなされたものであり、半導体ウェハの前処理工程で集積回路に悪影響を与えるような量の静電気の発生があったか否かを判別することが可能なガードリング、およびこのガードリングを備えた前処理済み半導体ウェハを得ることを目的とする。
【課題を解決するための手段】
【０００８】
上記の目的を達成するこの発明のガードリングは、半導体ウェハに形成される集積回路の周囲に設けられて該集積回路を電気的に保護するガードリングであって、半導体ウェハに積層された少なくとも１つの層間絶縁膜と、半導体ウェハから電気的に分離した状態で層間絶縁膜毎に該層間絶縁膜上に配置された浮遊配線と、半導体ウェハに電気的に接続した状態で浮遊配線毎に該浮遊配線に近接配置された電位固定放電端子と、を有することを特徴とする。
【発明の効果】
【０００９】
この発明のガードリングは、上記の浮遊配線と電位固定放電端子とを有しているので、集積回路の形成過程で発生した静電気が上記の浮遊配線に一定量以上帯電すると該浮遊配線から電位固定放電端子への放電が起こり、放電経路となった領域およびその近傍に放電痕が残る。このため、集積回路に悪影響を与えるような量の静電気の発生があったか否かを上記放電痕の有無によって判別することが可能になる。すなわち、不良の集積回路が生じたときに、不良の原因が静電気放電によるものであるのか他の要因によるものであるのかを判別することが可能になる。その結果として、不良の集積回路が生じたときに不良の原因および不良箇所を特定するのに必要な労力が軽減される。
【発明を実施するための最良の形態】
【００１０】
以下、この発明のガードリングおよび前処理済み半導体ウェハそれぞれの実施の形態について、図面に基づいて詳細に説明する。なお、これらの発明は以下に説明する実施の形態に限定されるものではない。
【００１１】
この発明の前処理済み半導体ウェハは、前述したように、複数の集積回路の他に、この発明のガードリングを備えている。ガードリングは、複数の集積回路それぞれの周囲に設けられて、対応する集積回路を電気的に保護する。すなわち、静電気を半導体ウェハに逃がして、集積回路を電気的にシールドする。また、各ガードリングをスクライブ領域に設けた場合には、ダイシング時に集積回路にかかる機械的ストレスを該ガードリングによって緩和して、集積回路の損傷や破壊を抑制することができる。
【００１２】
図１は、この発明の前処理済み半導体ウェハでの集積回路とガードリングとの平面配置の一例を概略的に示す部分平面図である。同図に示すように、前処理済み半導体ウェハ５０は半導体ウェハ１を備えており、この半導体ウェハ１には集積回路２０が複数形成されている。そして、集積回路２０それぞれの周囲にはガードリング４０が設けられている。
【００１３】
ここで、半導体ウェハ１は、シリコンウェハのような元素半導体のウェハであってもよいし、ガリウムヒ素ウェハのような化合物半導体のウェハであってもよい。さらには、ＳＯＩ（Silicon on Insulator）基板であってもよい。また、集積回路２０の構成は特に限定されるものではない。図示の例では、ガードリング４０の各々が、前処理済み半導体ウェハ５０から集積回路２０を切り出す際の切断領域であるスクライブ領域４５に配置されている。
【００１４】
なお、図１においては個々の集積回路２０での具体的構成の図示を省略して、各集積回路２０にスマッジングを付してある。また、便宜上、個々のガードリング４０を１本の実線で描いている。さらに、スクライブ領域４５と他の領域との境界を二点鎖線で表している。
【００１５】
上記のガードリング４０は、この発明のガードリングに含まれるものであり、半導体ウェハ１に積層された少なくとも１つの層間絶縁膜と、半導体ウェハ１から電気的に分離された状態で上記の層間絶縁膜毎に該層間絶縁膜上に配置された浮遊配線と、半導体ウェハ１に電気的に接続された状態で前記の浮遊配線毎に該浮遊配線に近接配置された電位固定放電端子とを有している。
【００１６】
図２は、図１に示したガードリング４０の一例を概略的に示す平面図である。ただし、図２においては層間絶縁膜の図示を省略している。同図に示すガードリング４０は、集積回路２０を平面視上三重に取り囲む３つの浮遊配線２５，３０，３５と、最も内側の第１浮遊配線２５に対応する第１電位固定放電端子２８と、真中の第２浮遊配線３０に対応する第２電位固定放電端子３３と、最も外側の第３浮遊配線３５に対応する第３電位固定放電端子３８とを有している。
【００１７】
第１浮遊配線２５および第２浮遊配線３０の各々は１つの浮遊配線によって構成されており、これら第１浮遊配線２５および第２浮遊配線３０は、互いに異なる層間絶縁膜上に配置されている。また、第３浮遊配線３５は、互いに異なる層間絶縁膜上に形成された第１セグメント３５ａと第２セグメント３５ｂとを交互に接続することによって構成されている。図示の例では、２つの第１セグメント３５ａと２つの第２セグメント３５ｂとを４箇所で電気的に接続することによって、第３浮遊配線３５が構成されている。
【００１８】
図３は、図２に示したIII−III線断面の概略図である。同図に示すように、ガードリング４０は、集積回路２０の周囲のスクライブ領域４５に形成されている。同図においては、集積回路２０を構成する種々の構成要素のうち、半導体ウェハ１に形成された１つのウェル５および素子分離膜７、ならびに半導体ウェハ１上に形成された第１層間絶縁膜９、第１層間絶縁膜９上に形成された第１上部配線１１ａ，１１ｂ、各第１上部配線１１ａ，１１ｂを覆うようにして第１層間絶縁膜９上に形成された第２層間絶縁膜１３、および第２層間絶縁膜１３上に形成された第２上部配線１５が現れている。
【００１９】
ガードリング４０を平面視したときに最も内側に位置している第１浮遊配線２５および該第１浮遊配線２５に対応する第１電位固定放電端子２８の各々は、第１層間絶縁膜９上において互いに近接して配置されている。第１浮遊配線２５は第１層間絶縁膜９によって半導体ウェハ１から電気的に分離されており、第１電位固定放電端子２８は、第１層間絶縁膜９に形成された第１コンタクトプラグＣＰ1 によって半導体ウェハ１中の第１不純物拡散領域ＩＤ1 に電気的に接続されている。
【００２０】
また、ガードリング４０を平面視したときに真中に位置している第２浮遊配線３０、および該第２浮遊配線３０に対応する第２電位固定放電端子３３は、いずれも、第２層間絶縁膜１３上において互いに近接して配置されている。第２浮遊配線３０は、第２層間絶縁膜１３と第１層間絶縁膜９とによって半導体ウェハ１から電気的に分離されている。一方、第２電位固定放電端子３３は、第２層間絶縁膜１３に形成された第２コンタクトプラグＣＰ2 によって第１層間絶縁膜９上の接続端子３４に電気的に接続されており、接続端子３４は、第１層間絶縁膜９に形成された第３コンタクトプラグＣＰ3 によって半導体ウェハ１中の第２不純物拡散領域ＩＤ2 に電気的に接続されている。したがって、第２電位固定放電端子３３は、第２コンタクトプラグＣＰ2 、接続端子３４、および第３コンタクトプラグＣＰ3 によって半導体ウェハ１に電気的に接続されている。
【００２１】
ガードリング４０を平面視したときに最も外側に位置している第３浮遊配線３５は、第１層間絶縁膜９上に配置された２個（図２参照）の第１セグメント３５ａと、第２層間絶縁膜１３上に配置された２個の第２セグメント３５ｂ（図２参照）と、これら第１セグメント３５ａおよび第２セグメント３５ｂを交互に接続する４個（図２参照）の第４コンタクトプラグＣＰ4 とによって構成された電気的に１つの配線であり、第１層間絶縁膜９によって半導体ウェハ１から電気的に分離されている。
【００２２】
この第３浮遊配線３５に対応する第３電位固定放電端子３８は、第１層間絶縁膜９上において第１セグメント３５ａに近接配置された第１放電端子３８ａと、第２層間絶縁膜１３上において第２セグメント３５ｂに近接配置された第２放電端子３８ｂとを有している。上記の第１放電端子３８ａは、第１層間絶縁膜９に形成された第５コンタクトプラグＣＰ5 によって半導体ウェハ中の第３不純物拡散領域ＩＤ3 に電気的に接続されており、第２放電端子３８ｂは、第２層間絶縁膜１３に形成された第６コンタクトプラグＣＰ6 によって第１放電端子３８ａに電気的に接続されている。したがって、第２放電端子３８ｂは、第６コンタクトプラグＣＰ6 、第１放電端子３８ａ、および第５コンタクトプラグＣＰ5 を介して半導体ウェハ１に電気的に接続されている。
【００２３】
上述した第１コンタクトプラグＣＰ1 、第３コンタクトプラグＣＰ3 、および第５コンタクトプラグＣＰ5 は、第１上部配線１１ａ，１１ｂと半導体ウェハ１とを電気的に接続するコンタクトプラグ（図３には現れていない。）を形成する際に、これらのコンタクトプラグの形成に先だって、またはこれらのコンタクトプラグと一緒に形成される。第１浮遊配線２５、第１電位固定放電端子２８、接続端子３４、第１セグメント３５ａ、および第１放電端子３８ａは、第１上部配線１１ａ，１１ｂを形成する際に、これら第１上部配線１１ａ，１１ｂの形成に先だって、またはこれら第１上部配線１１ａ，１１ｂと一緒に形成される。
【００２４】
また、第２コンタクトプラグＣＰ2 、第４コンタクトプラグＣＰ4 、および第６コンタクトプラグＣＰ6 は、第１上部配線１１ａ，１１ｂと第２上部配線１５とを電気的に接続するコンタクトプラグ（図３には現れていない。）を形成する際に、これらのコンタクトプラグの形成に先だって、またはこれらのコンタクトプラグと一緒に形成される。そして、第２浮遊配線３０、第２電位固定放電端子３３、第２セグメント３５ｂ、および第２放電端子３８ｂは、第２上部配線１５を形成する際に、該第２上部配線１５の形成に先だって、または該第２上部配線１５と一緒に形成される。
【００２５】
例えば、第１上部配線１１ａ，１１ｂの形成過程、または形成後に第１浮遊配線２５または第１セグメント３５ａに所定量以上の静電気が帯電すると、第１浮遊配線２５と第１電位固定放電端子２８との間、または第１セグメント３５ａと第１放電端子３８ａとの間で静電気放電が生じて、放電経路およびその近傍に放電痕が形成される。また、第２上部配線１５の形成過程、または形成後に第２浮遊配線３０または第２セグメント３５ｂに所定量以上の静電気が帯電すると、第２浮遊配線３０と第２電位固定放電端子３３との間、または第２セグメント３５ｂと第２放電端子３８ｂとの間で静電気放電が生じて、放電経路およびその近傍に放電痕が形成される。
【００２６】
浮遊配線もしくはセグメントから電位固定放電端子へ静電気放電が起こるときの帯電量は、周囲の環境中の湿度が一定であれば、個々の浮遊配線もしくはセグメントの材質や配線面積、および浮遊配線もしくはセグメントとこれに対応する電位固定放電端子との距離等によってほぼ決まる。
【００２７】
このため、集積回路２０内での配線面積に応じて各浮遊配線２５，３０および各セグメント３５ａ、３５ｂそれぞれの材質および配線面積、ならびに個々の浮遊配線２５，３０もしくはセグメント３５ａ、３５ｂとこれに対応する電位固定放電端子２８，３３，３８ａ，３８ｂとの距離を予め選定しておくことにより、集積回路２０に悪影響を与えるような量の静電気の発生があったか否かを上記の放電痕の有無により判別することが可能になる。また、放電痕が生じたときには、該放電痕を観察することにより静電気放電が起きた浮遊配線と電位固定放電端子とを特定することができるので、集積回路２０に悪影響を与えるような量の静電気の発生が集積回路２０の形成過程のどの工程で起きたのかをほぼ特定することができる。
【００２８】
したがって、ガードリング４０および該ガードリング４０を備えた前処理済み半導体ウェハ５０によれば、不良の集積回路が生じたときに不良の原因および不良箇所を特定するうえで必要となる労力が軽減される。
【００２９】
勿論、ガードリング４０は、浮遊配線２５，３０，３５とこれに対応する電位固定放電端子２８，３３，３８とによって静電気を半導体ウェハ１に逃がすことができるので、対応する集積回路２０を電気的にシールドするというガードリング本来の機能も備えている。また、該ガードリング４０をスクライブ領域４５に配置することにより、前処理済み半導体ウェハ５０から集積回路２０を切り出すときに該集積回路２０にかかる機械的ストレスを緩和させることが可能になると共に、ガードリング４０を設けることに伴うチップ面積（前処理済み半導体ウェハ５０から切り出される個々の集積回路の平面視上の面積）の増大を抑止することも可能になる。
【００３０】
ガードリング４０をスクライブ領域４５に設けるのではなく、チップ領域（集積回路領域）に設けた場合には、前述した前処理済み半導体ウェハをダイシング（スクライビング）することにより、半導体基板上に所望の集積回路が形成され、該集積回路の周囲にガードリング４０が設けられている半導体装置を得ることができる。
【００３１】
なお、上述したガードリング４０は３つの浮遊配線２５，３０，３５を有するものであるが、この発明のガードリングにおける浮遊配線の数は３つに限定されるものではない。ガードリングを構成する浮遊配線の数は、対応する集積回路での層間絶縁膜の積層数に応じて、層間絶縁膜毎に該層間絶縁膜上に少なくとも１つの浮遊配線が配置されることになるように適宜選定可能である。また、電気的に１つの浮遊配線に対応する電位固定放電端子の数は１つに限定されるものではなく、１以上の所望数とすることが可能である。ただし、電気的に１つの浮遊配線を複数形成する場合には、放電痕の有無の確認を容易にするという観点から、平面視したときに各電位固定放電端子が１箇所にまとまるように該電位固定放電端子の各々を配置することが好ましい。
【００３２】
集積回路での層間絶縁膜の数は１以上の所望数とすることができ、２以上の層間絶縁膜が積層されるときには、図３に示した第３浮遊配線３５のように、互いに異なる層間絶縁膜上に形成したセグメントを電気的に接続することによって形成された浮遊配線を２層目以降の複数の層間絶縁膜に亘って設けることが好ましい。このような浮遊配線をガードリングに含ませることにより、コンタクトプラグ（ビアコンタクト）を形成する過程で集積回路に悪影響を与えるような量の静電気の発生があったか否かまでをも当該ガードリングにより判別することが可能になる。個々の浮遊配線の平面視上の形状は、対応する集積回路を完全に取り囲む形状であることが好ましいが、対応する集積回路を部分的に取り囲む形状とすることも可能である。その他、この発明のガードリングおよび前処理済み半導体ウェハについては、それぞれ、種々の変形、修飾、組合せ等が可能である。
【図面の簡単な説明】
【００３３】
【図１】この発明の前処理済み半導体ウェハでの集積回路とガードリングとの平面配置の一例を概略的に示す部分平面図である。
【図２】この発明のガードリングの一例を概略的に示す平面図である。
【図３】図２に示したIII−III線断面の概略図である。
【符号の説明】
【００３４】
１  半導体ウェハ
９  第１層間絶縁膜
１３  第２層間絶縁膜
２０  集積回路
２５  第１浮遊配線
２８  第１電位固定放電端子
３０  第２浮遊配線
３３  第２電位固定放電端子
３５  第３浮遊配線
３５ａ  第１セグメント
３５ｂ  第２セグメント
３８  第３電位固定放電端子
３８ａ  第１放電端子
３８ｂ  第２放電端子
４０  ガードリング
４５  スクライブ領域
５０  前処理済み半導体ウェハ
ＣＰ1 〜ＣＰ6   コンタクトプラグ
【図１】
2007165804.tif 000003
【図２】
2007165804.tif 000004
【図３】
2007165804.tif 000005