【事件の表示】
　特願２０１０−２３８４５５「アナログデジタル変換装置及びオフセット電圧補正方法」拒絶査定不服審判事件〔平成２４年　５月１７日出願公開、特開２０１２−　９４９６８〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成２２年１０月２５日の出願であって、その手続の経緯は以下のとおりである。
　平成２６年　１月３１日付け：拒絶理由の通知
　平成２６年　４月　２日　　：意見書、手続補正書の提出
　平成２６年　５月１６日付け：拒絶査定
　平成２６年　８月１２日　　：審判請求書、手続補正書の提出
　平成２６年　９月　４日　　：前置審査報告
　平成２６年　９月２２日　　：上申書の提出
第２　補正却下の決定
　［補正却下の決定の結論］
　平成２６年８月１２日付けの手続補正を却下する。
　［理由］
１．本願発明と補正後の発明
　平成２６年８月１２日付け手続補正（以下、「本件補正」という。）は、平成２６年４月２日付け手続補正書の特許請求の範囲の請求項９に記載された、
「　【請求項９】
　アナログデジタル変換装置のオフセット電圧補正方法であって、
　異なる複数の参照電圧の各々と入力信号電圧とを並列的に比較する複数のコンパレータの中から補正対象のコンパレータを設定する工程と、
　前記補正対象のコンパレータにおいて前記入力信号電圧が前記補正対象のコンパレータの参照電圧に対応する電位となるように制御する工程と、
　前記複数のコンパレータの比較結果をデジタル信号に変換する工程と、
　前記補正対象のコンパレータの比較結果とする値を、前記補正対象のコンパレータに対応する基準値と前記複数のコンパレータの比較結果を表す前記デジタル信号とを比較した結果に基づいて決定し、決定した値に基づいて、前記補正対象のコンパレータで生じるオフセット電圧を補正するための補正データを生成する工程と、
　前記補正データを前記補正対象のコンパレータへ出力する工程と、
　を備えることを特徴とするオフセット電圧補正方法。」
　という発明（以下、「本願発明」という。）を、本件補正の手続補正書の特許請求の範囲の請求項９に記載された、
「　【請求項９】
　アナログデジタル変換装置のオフセット電圧補正方法であって、
　異なる複数の参照電圧の各々と入力信号電圧とを並列的に比較する複数のコンパレータの中から補正対象のコンパレータを設定する工程と、
　前記補正対象のコンパレータにおいて前記入力信号電圧が前記補正対象のコンパレータの参照電圧に対応する電位となるように制御する工程と、
　前記複数のコンパレータの比較結果をデジタル信号に変換する工程と、
　前
の値が前記補正対象のコンパレータに対応する基準値未満である場合、前記補正対象のコンパレータの比較結果として前記補正対象のコンパレータから出力される値が第１の値であると
前記デジタル信号の値が前記基準値以上である場合、前記補正対象のコンパレータの比較結果として前記補正対象のコンパレータから出力される値が第２の値であると決定し、
　前記補正データを前記補正対象のコンパレータへ出力する工程と、
　を備えることを特徴とするオフセット電圧補正方法。」（下線は、請求人が手続補正書において補正箇所を示すものとして付加したものを援用したものである。）という発明（以下、「補正発明」という。）に補正することを含むものである。
２．新規事項の有無、補正の目的要件について
　上記補正は、願書に最初に添付した明細書又は図面に記載した事項の範囲内になされたものであるから、特許法第１７条の２第３項及び第４項の規定に適合している。
　また、下記Ａ〜Ｂのとおり限定するものであるから、特許法第１７条の２第５項第２号の特許請求の範囲の減縮を目的とするものに該当する。
Ａ．補正前の特許請求の範囲の請求項９に記載された「補正データを生成する工程」の「基準値」と「デジタル信号」の「比較」を、「デジタル信号」が「基準値未満」であるか、「基準値以上」であるかの「比較」に限定。
Ｂ．補正前の特許請求の範囲の請求項９に記載された「補正データを生成する工程」の「補正対象のコンパレータの比較結果」として「決定」される「値」を、「デジタル信号」が「基準値未満」である場合と、「基準値以上」である場合に分けて、それぞれ「第１の値」と「第２の値」に限定。
３．独立特許要件について
　上記補正は特許請求の範囲の減縮を目的とするものであるから、上記補正発明が、特許出願の際独立して特許を受けることができるものであるか（特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に適合するか）について以下に検討する。
３．１　補正後の発明
　上記「１．本願発明と補正後の発明」の項で「補正発明」として認定したとおりである。
３．２　引用発明
　原査定の拒絶の理由に引用された、本願の出願の日前に頒布された刊行物である、特開平１０−６５５４２号公報（平成１０年３月６日出願公開。以下、「引用例」という。）には、「アナログ／ディジタル変換回路」の発明に関し、図面とともに、次の記載がある。
「【０００１】
【発明の属する技術分野】本発明は、アナログ信号をディジタル信号に変換するアナログ／ディジタル変換回路に関するものである。」
「【００１８】本発明によれば、通常モード動作時に、アナログ／ディジタル変換回路により、外部入力信号がそのレベルに応じたディジタル信号に変換される。補正モード動作時に、抵抗素子により分圧してなる基準電圧が入力信号として比較器に入力され、それぞれの基準電圧が帰還されたとき比較器の出力信号に応じて、例えば、比較器のオフセットまたは比較器の基準電圧が調整される。」
「【００２５】コンパレータＣＭＰ0 ，ＣＭＰ1 ，…，ＣＭＰN-2 ，ＣＭＰN-1 ，ＣＭＰN の出力端子はエンコーダ１０に接続されている。エンコーダ１０はコンパレータＣＭＰ0 ，ＣＭＰ1 ，…，ＣＭＰN-2 ，ＣＭＰN-1 ，ＣＭＰN からの出力信号を受けて、これらの信号に応じたディジタル信号ＤＡＴを発生し、出力する。」
「【００３０】コンパレータＣＭＰ0 ，ＣＭＰ1 ，…，ＣＭＰN-2 ，ＣＭＰN-1 ，ＣＭＰN は、入力端子に入力された信号のレベルと基準電圧とを比較し、例えば、非反転入力端子“＋”に入力された基準電圧のレベルが反転入力端子“−”に入力されたアナログ信号のレベルより高い場合、出力端子にハイレベルの信号を出力し、その逆の場合には出力端子にローレベルの信号を出力する。」
「【００３３】これにより、アナログ／ディジタル変換回路が補正モードで動作するときに、スイッチ制御回路１２ａにより、各分圧ノードＮＤN ，ＮＤN-1 ，ＮＤN-2 ，…，ＮＤ1 ，ＮＤ0 とノードＮＤR とを接続するスイッチング素子ＳＷN ，ＳＷN-1 ，ＳＷN-2 ，…，ＳＷ1 ，ＳＷ0 が順次導通状態に設定され、それに応じた基準電圧がアナログ信号としてコンパレータＣＭＰ0 ，ＣＭＰ1 ，…，ＣＭＰN-2，ＣＭＰN-1 ，ＣＭＰN に入力される。すなわち、補正モード動作時に、抵抗素子により分圧されて得られたコンパレータＣＭＰ0 ，ＣＭＰ1 ，…，ＣＭＰN-2 ，ＣＭＰN-1 ，ＣＭＰN の基準電圧がアナログ信号として順次各コンパレータに帰還され、補正に使用される。そして各基準電圧が帰還されたとき、オフセット制御回路１１により、エンコーダ１０から出力されたディジタル信号ＤＡＴに応じて、順次コンパレータＣＭＰ0 ，ＣＭＰ1 ，…，ＣＭＰN-2 ，ＣＭＰN-1 ，ＣＭＰN のオフセットが調整される。」
「【００３７】コンパレータＣＭＰ0 ，ＣＭＰ1 ，…，ＣＭＰN-2 ，ＣＭＰN-1 ，ＣＭＰN のオフセットの調整方法の一例として、例えば、コンパレータが差動増幅回路により構成されている場合、差動対の負荷を構成するトランジスタのチャネル幅を調整することにより、コンパレータのオフセットを調整することができる。」
「【００４２】このような構成において、補正モード動作時に、オフセット制御回路１１により、オフセット制御信号が発生され、それぞれ制御信号入力端子Ｔ0 ，Ｔ1 ，Ｔ2 ，Ｔ3 に入力される。ｐＭＯＳトランジスタＰＴ0 ，ＰＴ1 ，ＰＴ2 ，ＰＴ3 は、入力された制御信号に応じて導通状態が制御される。
【００４３】オフセット制御回路１１により、ｐＭＯＳトランジスタＰＴ0 が導通状態に保持され、そして、ｐＭＯＳトランジスタＰＴ1 ，ＰＴ2 ，ＰＴ3 の内、エンコーダ１０からの出力信号ＤＡＴの値に応じて、一つまたは一つ以上のトランジスタが導通状態に制御される。」
　上記引用例の記載及び図面並びにこの分野における技術常識を考慮すると、上記引用例には、「アナログ／ディジタル変換回路」（発明の名称）の補正モード動作時の「オフセットの調整方法」に関し、以下の発明（以下、「引用発明」という。）が記載されているものと認める。
「アナログ／ディジタル変換回路のオフセットの調整方法であって、
　抵抗素子により分圧されて非反転入力端子に入力された各基準電圧と反転入力端子に入力された信号のレベルとを比較する複数のコンパレータについて、それぞれの基準電圧が帰還されるように複数のスイッチング素子が順次導通状態に設定され、
　上記スイッチング素子が導通状態に設定されたコンパレータにおいて、基準電圧が反転入力端子にアナログ信号として入力されるように基準電圧が帰還され、
　エンコーダが上記複数のコンパレータの出力信号を受けて、これらの信号に応じたディジタル信号ＤＡＴを発生し、出力し、
　オフセット制御回路がエンコーダの出力信号ＤＡＴの値に応じてコンパレータの複数のトランジスタの導通状態を制御するオフセット制御信号を発生し、オフセット制御信号がコンパレータの複数のトランジスタに入力される、
　オフセットの調整方法。」
３．３　対比・判断
　補正発明と引用発明とを対比する。
ａ　引用発明の「アナログ／ディジタル変換回路」、「基準電圧」は、それぞれ、補正発明の「アナログデジタル変換回路」、「参照電圧」に相当する。
ｂ　引用発明の「オフセット調整方法」に関し、「オフセット制御信号」が「コンパレータの複数のトランジスタの導通状態を制御する」ことにより「差動対の負荷を構成するトランジスタのチャネル幅を調整」（引用例段落【００３７】）し、「オフセット電圧」を補正する方法であることは明らかであるから、引用発明の「オフセットの調整方法」は「オフセット電圧補正方法」と言える。
ｃ　引用発明の「エンコーダ」が「上記複数のコンパレータの出力信号を受けて、これらの信号に応じたディジタル信号ＤＡＴを発生」するものであることから、引用発明の「複数のコンパレータ」が並列的に動作することは明らかであることに鑑みれば、
　引用発明の「抵抗素子により分圧されて非反転入力端子に入力された各基準電圧と反転入力端子に入力された信号のレベルとを比較する複数のコンパレータ」は、
　補正発明の「異なる複数の参照電圧の各々と入力信号電圧とを並列的に比較する複数のコンパレータ」に相当する。
ｄ　引用発明において「スイッチング素子が導通状態に設定されたコンパレータ」がオフセットの調整対象となることは明らかであることに鑑みれば、
　引用発明の「それぞれの基準電圧が帰還されるように複数のスイッチング素子が順次導通状態に順次設定され、上記スイッチング素子が導通状態に設定されたコンパレータにおいて、基準電圧が反転入力端子にアナログ信号として入力されるように基準電圧が帰還され」ることは、
　補正発明の「補正対象のコンパレータを設定する工程と、前記補正対象のコンパレータにおいて前記入力信号電圧が前記補正対象のコンパレータの参照電圧に対応する電位となるように制御する工程」に相当する。
ｅ　引用発明の「エンコーダが上記複数のコンパレータの出力信号を受けて、これらの信号に応じたディジタル信号ＤＡＴを発生し、出力」することは、補正発明の「複数のコンパレータの比較結果をデジタル信号に変換する工程」に明らかに含まれる。
ｆ　引用発明の「オフセット制御信号」は、上記ｂでの検討を踏まえれば、「補正対象のコンパレータで生じるオフセット電圧を補正するための補正データ」と言えるから、
　引用発明の「オフセット制御回路がエンコーダの出力信号ＤＡＴの値に応じてコンパレータの複数のトランジスタの導通状態を制御するオフセット制御信号を発生」することと、
　補正発明の「前記複数のコンパレータの比較結果を表す前記デジタル信号の値が前記補正対象のコンパレータに対応する基準値未満である場合、前記補正対象のコンパレータの比較結果として前記補正対象のコンパレータから出力される値が第１の値であると決定し、前記デジタル信号の値が前記基準値以上である場合、前記補正対象のコンパレータの比較結果として前記補正対象のコンパレータから出力される値が第２の値であると決定し、決定した値に基づいて、前記補正対象のコンパレータで生じるオフセット電圧を補正するための補正データを生成する工程」とは、
　「前記補正対象のコンパレータで生じるオフセット電圧を補正するための補正データを生成する工程」である点で共通する。
ｇ　引用発明の「オフセット制御信号がコンパレータの複数のトランジスタに入力される」ことは、上記ｂでの検討を踏まえれば、補正発明の「前記補正データを前記補正対象のコンパレータへ出力する工程」に相当する。
　してみると、両者の一致点及び相違点は、以下のとおりである。
＜一致点＞
「アナログデジタル変換装置のオフセット電圧補正方法であって、
　異なる複数の参照電圧の各々と入力信号電圧とを並列的に比較する複数のコンパレータの中から補正対象のコンパレータを設定する工程と、
　前記補正対象のコンパレータにおいて前記入力信号電圧が前記補正対象のコンパレータの参照電圧に対応する電位となるように制御する工程と、
　前記複数のコンパレータの比較結果をデジタル信号に変換する工程と、
　前記補正対象のコンパレータで生じるオフセット電圧を補正するための補正データを生成する工程と、
　前記補正データを前記補正対象のコンパレータへ出力する工程と、
　を備えることを特徴とするオフセット電圧補正方法。」
＜相違点＞
「前記補正対象のコンパレータで生じるオフセット電圧を補正するための補正データを生成する工程」が、
　補正発明では、「前記複数のコンパレータの比較結果を表す前記デジタル信号の値が前記補正対象のコンパレータに対応する基準値未満である場合、前記補正対象のコンパレータの比較結果として前記補正対象のコンパレータから出力される値が第１の値であると決定し、前記デジタル信号の値が前記基準値以上である場合、前記補正対象のコンパレータの比較結果として前記補正対象のコンパレータから出力される値が第２の値であると決定し、決定した値に基づいて前記補正対象のコンパレータで生じるオフセット電圧を補正するための補正データを生成する工程」であるのに対し、引用発明では、「オフセット制御回路がエンコーダの出力信号ＤＡＴの値に応じてコンパレータの複数のトランジスタの導通状態を制御するオフセット制御信号を発生」することである点。
　上記相違点について検討すると、引用発明の、ディジタル信号ＤＡＴとコンパレータから出力される値とは、それぞれエンコーダの出力信号と入力信号との関係にあるが、一般にエンコーダにおいて、出力信号が所定値より大きい場合（又は小さい場合）に特定の入力信号は常に同じ論理値であるといったような対応関係があることは技術常識であるから、引用発明において、コンパレータの出力信号（論理値）がエンコーダの出力信号ＤＡＴとコンパレータ毎の所定値との大小関係で特定できることは明らかである。
　そして、引用発明において、エンコーダの出力信号ＤＡＴに応じてオフセット制御信号を発生するのは、コンパレータのオフセットを調整することが意図されたものであることに鑑みれば、オフセット制御信号を生成する過程において、一旦、エンコーダの出力信号ＤＡＴからコンパレータの出力信号を特定するべく、エンコーダの出力信号ＤＡＴをコンパレータ毎の所定値、すなわち補正発明の「基準値」と比較し、コンパレータの出力信号が「第１の値」であるのか、「第２の値」であるのかを決定した上で、これに基づきオフセット制御信号を生成することは当業者が容易に想到し得たことである。
　したがって、補正発明は、引用例に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
３．４　むすび
　以上のとおり、本件手続補正は、特許法第１７条の２第６項の規定で準用する同法第１２６条第７項〔独立特許要件〕の規定に違反するものであり、同法第１５９条第１項で準用する同法第５３条第１項〔補正却下〕の規定により却下されるべきものである。
　
第３　本願発明について
１．本願発明
　平成２６年８月１２日付けの手続補正は上記のとおり却下されたので、本願発明は上記「第２　補正却下の決定」の項中の「１．本願発明と補正後の発明」の項で「本願発明」として認定したとおりのものである。
　
２．引用発明
　引用発明は、上記「第２　補正却下の決定」の項中の「３．２　引用発明」の項で「引用発明」として認定したとおりである。
　
３．対比・判断
　本願発明は、上記「第２　補正却下の決定」で検討した補正発明において、「前記複数のコンパレータの比較結果を表す前記デジタル信号の値が前記補正対象のコンパレータに対応する基準値未満である場合、前記補正対象のコンパレータの比較結果として前記補正対象のコンパレータから出力される値が第１の値であると決定し、前記デジタル信号の値が前記基準値以上である場合、前記補正対象のコンパレータの比較結果として前記補正対象のコンパレータから出力される値が第２の値であると決定し、」を「前記補正対象のコンパレータの比較結果とする値を、前記補正対象のコンパレータに対応する基準値と前記複数のコンパレータの比較結果を表す前記デジタル信号とを比較した結果に基づいて決定し、」としたものである。
　
　そうすると、本願発明の構成要件をすべて含み、さらに他の構成要件を付加又は限定した補正発明が、上記「第２　補正却下の決定」の「３．３　対比・判断」の項に記載したとおり、引用例に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、本願発明も同様の理由により、当業者が容易に発明をすることができたものである。
　
４．むすび
　以上のとおり、本願発明は、引用例に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、本願発明はその余の請求項について論及するまでもなく拒絶すべきものである。
　よって、結論のとおり審決する。