【事件の表示】
　平成　４年特許願第３６１００９号「アクティブマトリクス型液晶表示装置」拒絶査定に対する審判事件［平成　６年　７月２２日出願公開、特開平　６−２０２０７６］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯、本願発明
　本願は、平成４年１２月２９日の出願であって、その請求項１に係る発明（以下、本願発明という）は、平成１３年４月２７日付け手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載されたとおりの次のものである。
　「複数の行及び複数の列に沿って配置した画素毎にスイッチング素子として第１薄膜トランジスタを備え、該薄膜トランジスタを行毎に共通に接続した走査信号線、及び、列毎に共通に接続した表示信号線を有するアクティブマトリクス型液晶表示素子と、
映像信号線と、
上記走査信号線に走査信号を印加する垂直シフトレジスタと、
上記各列に対応する出力線を備えた第１シフトレジスタとダミー出力線を備えた第２シフトレジスタとからなる水平シフトレジスタと、を有し、
各表示信号線が上記映像信号線と第２薄膜トランジスタを介して接続され、各第２薄膜トランジスタのゲート電極が上記第１シフトレジスタの各出力線に接続され、
各表示信号線が第３薄膜トランジスタを介してリセット信号線に接続され、該第３薄膜トランジスタのゲート電極が共通に上記第２シフトレジスタのダミー出力線に接続され、さらに、
１水平走査期間の走査期間に、第１シフトレジスタより出力線に順次サンプリング信号を出力して第２薄膜トランジスタを順次オンし、該第２薄膜トランジスタを介して上記映像信号線より映像信号をサンプリングして各表示信号線に転送する手段と、
上記走査期間の後のブランキング期間において、第１シフトレジスタの出力に続いて第２シフトレジスタよりダミー出力線にダミーサンプリング信号を出力して上記第３薄膜トランジスタをオンし、該第３薄膜トランジスタを介してリセット信号線より全表示信号線にリセット信号を入力して、表示信号線の電位を一定値にリセットする手段と、
を有することを特徴とするアクティブマトリクス型液晶表示装置。」
　　　　
２．引用例に記載の発明
　原査定の拒絶の理由に引用され、本願出願前に頒布された刊行物である特開平２−２０４７１８号公報（以下、引用例１という）には、次のように記載されている。
　「垂直方向に平行に配設された複数の第１の信号線と、水平方向に平行に配設された複数の第２の信号線とが設けられ、これらの第１、第２の信号線の各交点にそれぞれ選択素子を介して画素電極が設けられてなる液晶ディスプレイ装置において、
　上記第１の信号線に印加される画像信号の極性を所定期間ごとに反転すると共に、
　上記画像信号の極性反転のタイミングで上記第１の信号線の電位を上記画像信号の中間電位にプリチャージする手段を設けるようにしたことを特徴とする液晶ディスプレイ装置。」（特許請求の範囲）
　「〔従来の技術〕
　例えば液晶を用いてテレビ画像を表示することが提案・・・・されている。
　すなわち第３図において、（１）はテレビの映像信号が供給される入力端子で、この入力端子（１）からの信号がそれぞれ例えばＮチャンネルＦＥＴからなるスイッチング素子Ｍ１，Ｍ２，・・・Ｍｍを通じて垂直（Ｙ軸）方向のラインＬ１，Ｌ２・・・Ｌｍに供給される。なおｍは水平（Ｘ軸）方向の画素数に相当する数である。さらにｍ段のシフトレジスタ（２）が設けられ、このシフトレジスタ（２）に水平周波数のｍ倍のクロック信号Φ１Ｈ，Φ２Ｈが供給され、このシフトレジスタ（２）の各出力端子からのクロック信号Φ１Ｈ，Φ２Ｈによって順次走査される駆動パルス信号φＨ１，φＨ２・・・φＨｍがスイッチング素子Ｍ１〜Ｍｍの各制御端子に供給される。
  また各ラインＬ１〜Ｌｍにそれぞれ例えばＮチャンネルＦＥＴからなるスイッチング素子Ｍ１１，Ｍ２１・・・Ｍｎ１，Ｍ１２，Ｍ２２・・・Ｍｎ２，Ｍ１ｍ，Ｍ２ｍ・・・Ｍｎｍの一端が接続される。なおｎは水平走査線数に相当する数である。このスイッチング素子Ｍ１１〜Ｍｎｍの他端がそれぞれ液晶セルＣ１１，Ｃ２１・・・Ｃｎｍを通じてターゲット端子（３）に接続される。
　さらにｎ段のシフトレジスタ（４）が設けられ、このシフトレジスタ（４）に水平周波数のクロック信号Φ１Ｖ，Φ２Ｖが供給され、このシフトレジスタ（４）の各出力端子からのクロック信号Φ１Ｖ，Φ２Ｖによって順次走査される駆動パルス信号φＶ１，φＶ２・・・φＶｎが、水平（Ｘ軸）方向のゲート線Ｇ１，Ｇ２・・・Ｇｎを通じてスイチング素子Ｍ１１〜ＭｎｍのＸ軸方向の各列・・・・ごとの制御端子にそれぞれ供給される。・・・・φＶ１，φＨ１が出力されているときは、スイッチング素子Ｍ１とＭ１１〜Ｍ１ｍがオンされ、入力端子（１）→Ｍ１→Ｌ１→Ｍ１１→Ｃ１１→ターゲット端子（３）の電流路が形成されて液晶セルＣ１１に入力端子（１）に供給された信号とターゲット端子（３）との電位差が供給される。このためこのセルＣ１１の容量分に、１番目の画素の信号による電位差に相当する電荷がサンプルホールドされる。この電荷量に対応して液晶の光透過率が変化される。これと同様のことがセルＣ１２〜Ｃｎｍについて順次行われ、さらに次のフィールドの信号が供給された時点で各セルＣ１１〜Ｃｎｍの電荷量が書き換えられる。」（第１頁右下欄第８行〜第２頁左下欄第７行）
　「〔実施例〕
　第１図は従来例と同様の単一の液晶ディスプレイ装置の構成を示し、この図において、上述の垂直（Ｙ軸）方向のラインＬ１〜Ｌｍの下端部にそれぞれスイッチング素子ＭＲ１，ＭＲ２・・・ＭＲｍが設けられ、これらの素子ＭＲ１〜ＭＲｍを介してターゲット端子（３）が接続されると共に、これらの素子ＭＲ１〜ＭＲｍの各制御端子が水平ブランキングパルスＨＢＬＫの供給されるリセット端子（５）に接続される。他の構成は従来の装置と同様にされる。
　そしてこの装置において、例えば第２図Ａに示すような全白（または全黒）の映像信号が入力端子（１）に供給され、同図Ｂに示すような駆動パルス信号φＨ１〜φＨｍでスイッチング素子Ｍ１〜Ｍｍがオンされた場合に、リセット端子（５）には同図Ｃに示すような水平ブランキングパルスＨＢＬＫが供給され、これによってスイッチング素子ＭＲ１〜ＭＲｍがオンされる。
　このため各ラインＬ１〜Ｌｍの電位は、各水平ブランキングパルスＨＢＬＫの期間にターゲット電圧にプリチャージされ、さらに駆動パルス信号φＨ１〜φＨｍの期間にこのターゲット電圧から映像信号の電位に変化される。」（第３頁左下欄第１行〜右下欄第３行）
　「またリセット端子（５）に供給される信号も水平ブランキングパルスに限らず映像信号の非有効期間の信号であればいずれでもよい。
　さらにプリチャージを行う電圧はターゲット電圧に限らず、映像信号の任意の中間電位を用いることができる。」
  「Ｌ１〜Ｌｍは垂直信号線、Ｇ１〜Ｇｎはゲート線、Ｍ１〜Ｍｍ，ＭＲ１〜ＭＲｍ，Ｍ１１〜Ｍｎｍはスイッチング素子、Ｇ１１〜Ｇｎｍは液晶セル、（１）は入力端子、（２）（４）はシフトレジスタ、（３）はターゲット端子、（５）はリセット端子である。」（第４頁右上欄第１〜５行）
　また、図１には液晶ディスプレイ装置の構成が示され、図２には映像信号、駆動信号の波形が示されており、図１において、シフトレジスタ（２）からの各出力線は各スイッチング素子Ｍ１〜Ｍｍのゲート電極に接続され、さらにリセット端子（５）からの線は各スイッチング素子ＭＲ１〜ＭＲｍのゲート電極に共通に接続されていることが見てとれる。
　以上の記載からすれば、引用例１には、「複数の垂直方向に配設された信号線Ｌ１〜Ｌｍと、複数の水平方向に配設された信号線Ｇ１〜Ｇｎの各交点にそれぞれスイッチング素子Ｍ１１〜Ｍｎｍを介して画素電極が設けられ、入力端子（１）に映像信号が供給され、水平方向に配設された各信号線Ｇ１〜Ｇｎにシフトレジスタ（４）から駆動パルス信号が供給され、各信号線Ｌ１〜Ｌｍにシフトレジスタ（２）から駆動パルス信号が供給され、各信号線Ｌ１〜Ｌｍは入力端子から映像信号が供給される線にスイッチング素子Ｍ１〜Ｍｍを介して接続され、各スイッチング素子Ｍ１〜Ｍｍのゲート電極がシフトレジスタ（２）の各出力線に接続され、各水平走査期間において、シフトレジスタ（２）より信号が供給されてスイッチング素子Ｍ１〜Ｍｍが順次オンされ、入力端子（１）からの線を介して映像信号に応じた電荷が各画素にサンプルホールドされ、また、各信号線Ｌ１〜Ｌｍの下端部それぞれスイッチング素子ＭＲ１，ＭＲ２・・・ＭＲｍが設けられ、各スイッチング素子ＭＲ１〜ＭＲｍのゲート電極が水平ブランキングパルスＨＢＬＫの供給されるリセット端子（５）からの線に共通に接続されており、各信号線Ｌ１〜Ｌｍの電位は、各水平ブランキングパルスの期間にターゲット電圧にプリチャージされるようにした液晶ディスプレイ装置」が記載され、また、「リセット端子に（５）に供給される信号も水平ブランキングパルスに限らず映像信号の非有効期間の信号であればいずれでもよい」ことが記載されているものと認められる。
　同じく引用された刊行物である特開昭６０−２９８９号公報（以下、引用例２という）には、次のように記載されている。
　「第４図は本発明によるデータ線側の駆動回路の一例である。シフトレジスタセル１４はブートストラップ容量１６と動作に必要なトランジスタ１７，１８により構成され、初段へは入力ゲート１５を介してスタートパルスＳＰを印加する。又各シフトレジスタ出力Ｓ１〜ＳｍはサンプルホールドトランジスタＨ１〜Ｈｍに入力され、走査信号に同期してビデオ入力Ｖ．Ｓ．（映像信号又はデータ書き込み信号）をデータ線に寄生する容量ＣＤ１〜ＣＤｍにサンプルホールドさせる。・・・・」（第２頁右上欄第１６行〜左下欄第５行）
　「第６図はこの従来例を示す図であり実際にアクティブ・マトリックス基板に配置した場合を示している。データ側Ｘシフトレジスタ３５，３６と及び最終段の帰還信号を形成するダミーセル３７，３８とサンプルホールド用トランジスタＨ１〜Ｈｍがあり上下対照に配列される。又ゲート側Ｙシフトレジスタ３１，３２とダミー３３，３４は左右対照に配列される。」（第２頁右下欄第１４行〜第３頁左上欄第１行）
　また、第６図には、ＩＣ基板をアクティブ・マトリックス基板に配置したものが示されており、この図において、各サンプルホールドトランジスタＨ１〜Ｈｍへの出力Ｓ１〜Ｓｍを与えるシフトレジスタ３５，３６の各々に最終段の帰還信号を形成するダミーセル３７，３８が併設されていることが見てとれる。
　　　　
３．対比、判断
　本願発明と引用例１に記載のものとを対比する。
　引用例１に記載のものにおける「スイッチング素子Ｍ１１〜Ｍｎｍ」、「水平方向に配設された信号線Ｇ１〜Ｇｎ」、「垂直方向に配設された信号線Ｌ１〜Ｌｍ」は、それぞれ本願発明における「第１薄膜トランジスタ」、「走査信号線」、「表示信号線」に相当するものであり、引用例１に記載のものにおける「スイッチング素子Ｍ１１〜Ｍｎｍ」は、複数の行及び複数の列に沿って配置した画素毎に備えられ、信号線Ｇ１〜Ｇｎはスイッチング素子Ｍ１１〜Ｍｎｍを行毎に共通に接続し、また、信号線Ｌ１〜Ｌｍはスイッチング素子Ｍ１１〜Ｍｎｍを列毎に共通に接続するものであって、引用例１におけるこれらを有する部分は、本願発明における「アクティブマトリクス型液晶表示素子」に相当する。
　引用例１に記載のものにおける「各信号線Ｇ１〜Ｇｎに駆動パルス信号を供給するシフトレジスタ（４）」、「各信号線Ｌ１〜Ｌｍに駆動パルス信号を供給するシフトレジスタ（２）」、「入力端子（１）からの線」、「リセット端子（５）からの線」、「スイッチング素子Ｍ１〜Ｍｍ」、「スイッチング素子ＭＲ１〜ＭＲｍ」、「水平ブランキングパルスＨＢＬＫ」、「液晶ディスプレイ装置」は、それぞれ本願発明における「走査信号線に走査信号を印加する垂直シフトレジスタ」、「各列に対応する出力線を備えた第１シフトレジスタ」、「映像信号線」、「リセット信号線」、「第２薄膜トランジスタ」、「第３薄膜トランジスタ」、「リセット信号」、「アクティブマトリクス型液晶表示装置」に相当する。
　さらに、引用例１に記載のものにおいて、各水平走査期間に、シフトレジスタ（２）より信号が供給されてスイッチング素子Ｍ１〜Ｍｍが順次オンされ、入力端子（１）からの線を介して映像信号に応じた電荷が各画素にサンプルホールドされることは、本願発明において、１水平走査期間の走査期間に、第１シフトレジスタより出力線に順次サンプリング信号を出力して第２薄膜トランジスタを順次オンし、該第２薄膜トランジスタを介して上記映像信号線より映像信号をサンプリングして各表示信号線に転送することと同等であり、また、引用例１に記載のものにおいて、走査期間の後のブランキング期間において、リセット端子（５）から供給される水平ブランキングパルスＨＢＬＫにより各スイッチング素子ＭＲ１〜ＭＲｍがオンされ、スイッチング素子ＭＲ１〜ＭＲｍを介してリセット端子（５）からの線より全信号線Ｌ１〜Ｌｍに水平ブランキングパルスＨＢＬＫが供給されて、信号線Ｌ１〜Ｌｍの電位が一定値（ターゲット電圧）にリセットされる。
　そうすると、本願発明と引用例１に記載のものとは、「複数の行及び複数の列に沿って配置した画素毎にスイッチング素子として第１薄膜トランジスタを備え、該薄膜トランジスタを行毎に共通に接続した走査信号線、及び、列毎に共通に接続した表示信号線を有するアクティブマトリクス型液晶表示素子と、映像信号線と、上記走査信号線に走査信号を印加する垂直シフトレジスタと、上記各列に対応する出力線を備えた第１シフトレジスタと、を有し、各表示信号線が上記映像信号線と第２薄膜トランジスタを介して接続され、各第２薄膜トランジスタのゲート電極が上記第１シフトレジスタの各出力線に接続され、各表示信号線が第３薄膜トランジスタを介してリセット信号線に接続され、さらに、１水平走査期間の走査期間に、第１シフトレジスタより出力線に順次サンプリング信号を出力して第２薄膜トランジスタを順次オンし、該第２薄膜トランジスタを介して上記映像信号線より映像信号をサンプリングして各表示信号線に転送する手段と、上記走査期間の後のブランキング期間において、第１シフトレジスタの出力に続いて上記第３薄膜トランジスタをオンし、該第３薄膜トランジスタを介してリセット信号線より全表示信号線にリセット信号を入力して、表示信号線の電位を一定値にリセットする手段と、を有するアクティブマトリクス型液晶表示装置」である点において一致するが、次の点において相違する。
　〔相違点〕本願発明は、「第１シフトレジスタとダミー出力線を備えた第２シフトレジスタとからなる水平シフトレジスタを有し」、「第３薄膜トランジスタのゲート電極が共通に第２シフトレジスタのダミー出力線に接続され」ており、「走査期間の後のブランキング期間において、第１シフトレジスタの出力に続いて第２シフトレジスタよりダミー出力線にダミーサンプリング信号を出力して上記第３薄膜トランジスタをオンし、該第３薄膜トランジスタを介してリセット信号線より全表示信号線にリセット信号を入力して、表示信号線の電位を一定値にリセットする手段を有する」との事項を有するのに対し、引用例１に記載のものにおいては、シフトレジスタ（２）のほかにダミー出力線を備えたシフトレジスタを有しておらず、スイッチング素子ＭＲ１〜ＭＲｍのゲート電極が共通にリセット端子（５）に接続されており、走査期間の後のブランキング期間において、シフトレジスタ（２）の出力に続いてスイッチング素子ＭＲ１〜ＭＲｍを介してリセット端子（５）から全信号線Ｌ１〜Ｌｍに水平ブランキングパルスＨＢＬＫが供給されて、信号線Ｌ１〜Ｌｍの電位が一定値（ターゲット電圧）にリセットされるようにしており、リセット信号としての映像信号の非有効期間の信号がどのように形成されるかについて明記していないことから、結局上記事項を有するものではない点。
　そこで、上記相違点について検討する。
　引用例１において、信号線Ｌ１〜Ｌｍの電位をターゲット電圧にプリチャージしてリセットするためにリセット端子（５）に供給される信号は、水平ブランキングパルスのほかに、映像信号の非有効期間の信号であればいずれでも用いられることが記載されており、また、引用例２には、アクティブマトリクス表示体において、水平走査を制御するためのデータ側Ｘシフトレジスタに加えて最終段の帰還信号を形成するダミーセルを併設することが記載されており、このダミーセルからの帰還信号は、各水平走査期間外の信号であって、引用例１において示される映像信号の非有効期間の信号に相当するものである。
　そうすると、引用例１に記載のものにおいて、リセット端子（５）に供給する信号として、引用例２に記載されるダミーセルから出力される信号を用い得ることは明らかであり、その場合、引用例１に記載のものにおいて、シフトレジスタ（２）に加えて第２のシフトレジスタとしてダミーセルを併設し、リセット端子（５）に代えて、ダミーセルからの出力線をスイッチング素子ＭＲ１〜ＭＲｍのゲート電極に共通に接続すべきであることも容易に想到し得るところである。
　そして、シフトレジスタ（２）に加えてダミーセルを併設し、ダミーセルからの信号をリセット信号として用いることによる作用効果も引用例１及び２の記載から予測される程度のことであり、格別なものではない。
　なお、請求人は、引用例２に記載されたダミーセルは、最終段の帰還信号を形成するための部材であり、映像信号のサンプリングを行うシフトレジスタの基本的な構成要素の一つに過ぎず、本願発明では、映像信号のサンプリングを行うシフトレジスタにおいて表示信号線に対応しない余分の出力線を構成し、該余分の出力線からの出力によって第３ＴＦＴをオンするのであり、第３ＴＦＴをオンした後に、引用例２に開示されたダミーセルに相当する構成により帰還信号が形成されるのであり、引用例のいずれにおいても、本願発明にかかる、第３ＴＦＴのオン信号を出力する第２シフトレジスタに相当する構成は記載されておらず、示唆もされない旨主張する。
　しかしながら、引用例２の第６図に示される構成では、ダミーセルからの出力線は、表示信号線に相当するデータ線Ｄ１〜Ｄｍに対応しない余分の出力線であり、この出力線から出力される信号は、引用例１に記載のものにおける「映像信号の非有効期間の信号」に該当することは明らかであるから、この余分の出力線から出力される信号をリセットのために用い得ないとする根拠はなく、この主張は採用する由もない。
　　　　
４．むすび
　以上のとおりであるから、本願発明は、引用例１及び２に各々記載された発明に基づいて当業者が容易に発明をすることができたものであるので、特許法第２９条第２項の規定により特許を受けることができないものである。
　よって、結論のとおり審決する。