(57)【要約】【課題】メサ状の半導体部を有する埋め込み構造において、半導体基板と電極との間の寄生容量を低減できる半導体光素子を提供する。【解決手段】半導体光素子１ａは、半導体基板４と、半導体基板４上に形成された半導体メサ部１２と、半導体基板４上において半導体メサ部１２の両側に設けられたシリコン系無機材料からなる絶縁部２４と、絶縁部２４上に設けられたパッド電極３０とを備える。絶縁部２４の内部には、空孔２６が形成されている。空孔２６内の空気の比誘電率は、絶縁部２４の構成材料の比誘電率よりも小さいので、絶縁部２４上に設けられたパッド電極３０と半導体基板４との間の寄生容量を効果的に低減できる。【選択図】  図１
2007165393.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
光導波路を有し、前記半導体基板上に設けられた半導体メサ部と、
無機絶縁材料を含み、前記半導体基板上において前記半導体メサ部の両側に設けられた絶縁部と、
前記絶縁部上に設けられ、前記半導体メサ部に電気的に接続された電極と
を備え、
前記絶縁部に空孔が形成されていることを特徴とする、半導体光素子。
【請求項２】
前記無機絶縁材料がシリコン系無機絶縁材料であることを特徴とする、請求項１に記載の半導体光素子。
【請求項３】
前記空孔が前記無機絶縁材料に覆われていることを特徴とする、請求項１または２に記載の半導体光素子。
【請求項４】
前記半導体メサ部の両側に形成された溝を有し、前記絶縁部が、前記溝を埋めるように設けられていることを特徴とする、請求項１〜３のいずれか一項に記載の半導体光素子。
【請求項５】
前記溝の深さｄ［μｍ］と幅ｗ［μｍ］との比（ｄ／ｗ）が１．５以上であることを特徴とする、請求項４に記載の半導体光素子。
【請求項６】
前記半導体メサ部の少なくとも片側に設けられた前記絶縁部に、所定方向に並んでおり前記所定方向と交差する方向に延びる複数本の前記空孔が形成されていることを特徴とする、請求項１〜５のいずれか一項に記載の半導体光素子。
【請求項７】
前記半導体メサ部の少なくとも片側に設けられた前記絶縁部に、前記空孔が網状に形成されていることを特徴とする、請求項１〜５のいずれか一項に記載の半導体光素子。
【請求項８】
光導波路を有する半導体メサ部を半導体基板上に形成するメサ部形成工程と、
無機絶縁材料を含む絶縁部を前記半導体メサ部の両側に形成する絶縁部形成工程と、
前記半導体メサ部に電気的に接続される電極を前記絶縁部上に形成する電極形成工程と
を備え、
前記絶縁部形成工程の際に、前記絶縁部に空孔を形成することを特徴とする、半導体光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体光素子に関するものである。
【背景技術】
【０００２】
半導体光素子の構造として、活性層などの電流集中部位が半導体や絶縁材料によって埋め込まれた埋め込み構造がある。埋め込み構造は、主に半導体レーザ素子や光変調素子などの半導体光素子に好適に用いられる。
【０００３】
例えば、特許文献１には、半導体基板と、半導体基板上に設けられた活性層と、半導体基板上において活性層を埋め込み、活性層へ電流を集中させる半導体埋込層と、活性層へ電流を供給するためのパッド電極とを備える半導体光素子が開示されている。この半導体光素子においては、半導体埋込層による寄生容量を低減するために、光導波路に沿ってトレンチが形成され、活性層を含むメサ状の半導体部が構成されている。そして、メサ状の半導体部は絶縁性の樹脂によって埋め込まれており、パッド電極は樹脂上に設けられている。
【０００４】
【特許文献１】特開２００３−１８８４７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、活性層を含むメサ状の半導体部を構成しても、電極配線やパッド電極と半導体基板との間にも寄生容量が発生するため、寄生容量の低減が不十分な場合がある。
【０００６】
本発明は、上記の問題点を鑑みてなされたものであり、メサ状の半導体部を有する埋め込み構造において、半導体基板と電極との間の寄生容量を低減できる半導体光素子を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記した課題を解決するために、本発明による半導体光素子は、半導体基板と、光導波路を有し、半導体基板上に設けられた半導体メサ部と、無機絶縁材料を含み、半導体基板上において半導体メサ部の両側に設けられた絶縁部と、絶縁部上に設けられ、半導体メサ部に電気的に接続された電極とを備え、絶縁部に空孔が形成されていることを特徴とする。
【０００８】
上記した各半導体光素子においては、半導体基板と電極との間に絶縁部を備えるとともに、絶縁部に空孔が形成されている。空孔内の空気の比誘電率は絶縁部の構成材料（無機絶縁材料）の比誘電率よりも低いので、上記した半導体光素子によれば、絶縁部上に設けられた電極と半導体基板との間の寄生容量を効果的に低減できる。
【０００９】
更に、上記した半導体光素子においては、絶縁部が無機絶縁材料を含んで構成されていることにより、例えば絶縁部に樹脂を用いる場合と比較して電極と絶縁部とを強固に接合できるので、これらの密着性を高めて剥離を抑えることができる。従って、半導体光素子の信頼性を高めることができる。また、半導体光素子を製造する際に、樹脂を取り扱う工程を省略できるので、製造工程を簡易にできる。
【００１０】
更に、上記した半導体光素子によれば、半導体メサ部において発生した熱が空孔を通じて放熱されるので、半導体光素子の温度特性を向上できる。
【００１１】
更に、上記した半導体光素子によれば、絶縁部に空孔が無い場合と比較して、半導体光素子を製造する際に、空孔の体積分だけ絶縁部の形成時間を短縮できる。
【００１２】
更に、上記した各半導体光素子によれば、絶縁部に空孔が無い場合と比較して、絶縁部の内部応力の発生を抑え、該内部応力による半導体基板の反りを低減できる。
【００１３】
また、半導体光素子は、無機絶縁材料がシリコン系無機絶縁材料であることを特徴としてもよい。これにより、無機絶縁材料を含む絶縁部を半導体メサ部の両側に好適に形成できる。
【００１４】
また、半導体光素子は、空孔が無機絶縁材料に覆われていることを特徴としてもよい。これにより、絶縁部上に電極を好適に形成できる。
【００１５】
また、半導体光素子は、半導体メサ部の両側に形成された溝を有し、絶縁部が、溝を埋めるように設けられていることを特徴としてもよい。これにより、半導体メサ部の両側に絶縁部を好適に形成できる。
【００１６】
また、半導体光素子は、溝の深さｄ［μｍ］と幅ｗ［μｍ］との比（ｄ／ｗ）が１．５以上であることを特徴としてもよい。このようにトレンチを狭く深く形成することにより、無機絶縁材料を溝に埋め込んで絶縁部を形成する際に、溝の底部に材料が完全に堆積するより先に、溝の側面に堆積した材料が溝を塞ぐ。従って、この半導体光素子によれば、絶縁部の空孔を容易に形成できる。
【００１７】
また、半導体光素子は、半導体メサ部の少なくとも片側に設けられた絶縁部に、所定方向に並んでおり所定方向と交差する方向に延びる複数本の空孔が形成されていることを特徴としてもよい。或いは、半導体光素子は、半導体メサ部の少なくとも片側に設けられた絶縁部に、空孔が網状に形成されていることを特徴としてもよい。これらのような形状に空孔が形成されていることにより、絶縁部の機械的強度を維持しつつ、電極と半導体基板との間の寄生容量を更に効果的に低減できる。
【００１８】
また、本発明による半導体光素子の製造方法は、光導波路を有する半導体メサ部を半導体基板上に形成するメサ部形成工程と、無機絶縁材料を含む絶縁部を半導体メサ部の両側に形成する絶縁部形成工程と、半導体メサ部に電気的に接続される電極を絶縁部上に形成する電極形成工程とを備え、絶縁部形成工程の際に、絶縁部に空孔を形成することを特徴とする。これにより、上述した効果を有する半導体光素子を提供できる。
【発明の効果】
【００１９】
本発明による半導体光素子によれば、メサ状の半導体部を有する埋め込み構造において、半導体基板と電極との間の寄生容量を効果的に低減できる。
【発明を実施するための最良の形態】
【００２０】
以下、添付図面を参照しながら本発明による半導体光素子の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００２１】
(実施の形態)
図１は、本発明の半導体光素子の一実施形態として、半導体光素子１ａを示す切欠き斜視図である。図２は、図１に示すＩ−Ｉ線に沿った断面図である。また、図３は、図２に示すII−II線に沿った平面断面図である。以下、図１〜図３を参照しながら、本実施形態による半導体光素子１ａを説明する。
【００２２】
本実施形態の半導体光素子１ａは半導体レーザ素子であり、所定の波長のレーザ光を発生できる。半導体光素子１ａは、ｎ型ＩｎＰ半導体基板といった半導体基板４に設けられている。
【００２３】
図１及び図２に示すように、半導体光素子１ａは、半導体メサ部１２を備える。半導体メサ部１２は、半導体基板４の主面４ａ上に設けられており、活性層６、ｎ型（第１導電型）半導体層８およびｐ型（第２導電型）半導体層１０を有する。活性層６は、III−Ｖ族化合物半導体を含む。活性層６は、III−Ｖ族化合物半導体を含むｎ型半導体層８とIII−Ｖ族化合物半導体を含むｐ型半導体層１０との間に設けられている。活性層６は、単一の半導体層から成ることができ、またＳＱＷ構造あるいはＭＱＷ構造を備えることもできるが、これらに限定されるものではない。活性層６の屈折率はｎ型半導体層８及びｐ型半導体層１０の屈折率より大きいので、活性層６、ｎ型半導体層８、及びｐ型半導体層１０は、光導波路１２ａを構成する。つまり、ｎ型半導体層８はｎ型クラッド層として働き、ｐ型半導体層１０はｐ型クラッド層として働く。
【００２４】
半導体メサ部１２は、活性層６、ｎ型半導体層８、及びｐ型半導体層１０からなる光導波路１２ａの側面に半導体埋込層（電流狭窄層）１２ｂを有する。半導体埋込層１２ｂは、光導波路１２ａを構成する各層に比べて比抵抗が大きい高抵抗半導体層１４を有する。高抵抗半導体層１４上には、ｐ型半導体層１０とは異なる導電型のｎ型半導体層１６が設けられている。ｎ型半導体層１６は、ホールトラップ層として働く。このような構造により、半導体埋込層１２ｂは、電流を光導波路１２ａに導くように働く。
【００２５】
半導体メサ部１２は、ｐ型半導体層２０を更に有する。ｐ型半導体層２０は、光導波路１２ａおよび半導体埋込層１２ｂ上に設けられている。ｐ型半導体層２０は、第２のクラッド層として働く。半導体メサ部１２は、ｐ型半導体層２０上にコンタクト層２２を更に有する。コンタクト層２２は、後述するアノード電極２８と半導体メサ部１２とを電気的に接続するために設けられる。
【００２６】
半導体埋込層１２ｂ（高抵抗半導体層１４及びｎ型半導体層１６）、ｐ型半導体層２０、及びコンタクト層２２は、半導体基板４上に積層されてなる。そして、これらの層を貫通して、コンタクト層２２の表面から半導体基板４に達する凹状のトレンチ（溝）１８が形成されている。図２及び図４に示すように、トレンチ１８は、光導波路１２ａに沿って形成されており、半導体メサ部１２の両側に形成されたトレンチ１８によって半導体メサ部１２の側面が規定されている。また、半導体メサ部１２の片側（一方の側）においては、トレンチ１８が複数形成されている。半導体メサ部１２の片側に形成された複数のトレンチ１８は、光導波路１２ａの長手方向（光導波方向）と交差する方向に並んでおり、それぞれ光導波路１２ａと平行に形成されている。なお、本実施形態ではトレンチ１８が半導体メサ部１２の片側において複数形成されているが、トレンチ１８は、半導体メサ部１２の両側それぞれにおいて複数形成されていてもよい。
【００２７】
トレンチ１８内には、絶縁部２４が設けられている。絶縁部２４は、半導体メサ部１２の一方の側に形成された複数のトレンチ１８と、他方の側に形成されたトレンチ１８とを埋めるようにして設けられている。絶縁部２４は、例えばＳｉＯ２などの絶縁性のシリコン系無機材料を主に含んでおり、半導体基板４上において半導体メサ部１２の両側から半導体メサ部１２を埋め込んでいる。
【００２８】
絶縁部２４には、空孔２６が形成されている。本実施形態の空孔２６は、絶縁部２４の内部に形成されており、絶縁部２４を構成するシリコン系無機絶縁材料によって覆われている。空孔２６は、各トレンチ１８内において各トレンチ１８の長手方向に延びている。すなわち、空孔２６は、光導波路１２ａに沿って半導体メサ部１２の両側に形成されており、また、半導体メサ部１２の片側（上記一方の側）に複数本形成されている。半導体メサ部１２の片側に形成された複数の空孔２６は、光導波路１２ａの長手方向と交差する所定方向に並んでおり、それぞれ光導波路１２ａの長手方向（所定方向と交差する方向）に延びている。また、図４に示すように、各空孔２６の両端は半導体光素子１ａを貫通している。
【００２９】
半導体光素子１ａは、半導体メサ部１２上に設けられたアノード電極２８を備える。アノード電極２８は、コンタクト層２２とオーミック接合を構成することにより、半導体メサ部１２に電気的に接続されている。アノード電極２８は、パッド電極３０に接続されている。パッド電極３０は、絶縁部２４上に設けられている。パッド電極３０には、半導体光素子１ａの外部回路とアノード電極２８とを電気的に接続するためのボンディングワイヤ等が接合される。また、半導体光素子１ａは、半導体基板４の裏面４ｂ上に設けられたカソード電極３２を備える。カソード電極３２は、裏面４ｂの全面に設けられており、半導体基板４とオーミック接合を構成している。
【００３０】
なお、半導体光素子１ａの好適な実施例としては、下記のものが例示される。
活性層６：ＡｌＩｎＧａＰ（膜厚３００ｎｍ）
ｎ型半導体層８（クラッド層）：ＩｎＰ（膜厚５５０ｎｍ）
ｐ型半導体層１０（クラッド層）：ＩｎＰ（膜厚２００ｎｍ）
高抵抗半導体層１４：ＦｅドープＩｎＰ（膜厚１０００ｎｍ）
ｎ型半導体層１６（ホールトラップ層）：ＩｎＰ（膜厚１０００ｎｍ）
ｐ型半導体層２０（第２のクラッド層）：ＩｎＰ（膜厚２００ｎｍ）
コンタクト層２２：ＩｎＧａＡｓ（膜厚５００ｎｍ）
トレンチ１８の深さ：６μｍ
トレンチ１８の幅：４μｍ
トレンチ１８のピッチ：５μｍ
【００３１】
ここで、本実施形態による半導体光素子１ａの製造方法について、図４〜図１１を参照しながら説明する。
【００３２】
まず、図４に示すように、ｎ型ＩｎＰからなる半導体基板４の主面４ａ上に、ｎ型ＩｎＰ半導体膜８２、ＡｌＩｎＧａＰ活性層膜８４、ｐ型ＩｎＰ半導体膜８６、及びｐ型ＩｎＧａＡｓ半導体膜（キャップ層）８８を順次成長させる。好適な実施例では、これらの半導体膜８２、８４、８６、及び８８を、有機金属気相成長（ＭＯＣＶＤ）法によりエピタキシャル成長させるとよい。なお、ｎ型ＩｎＰ半導体膜８２は、ｎ型ＩｎＰ半導体膜８２上の他の半導体層を結晶性よく成長させるためのバッファ層として働く。
【００３３】
次に、図５に示すように、ｐ型ＩｎＧａＡｓ半導体膜８８上にマスク１０２を形成する。マスク１０２は、半導体基板４及び各半導体膜をエッチングするためのマスクであり、例えばシリコン系無機絶縁材料を用いて形成できる。このとき、マスク１０２を、光導波路１２ａ（図１及び図２参照）の平面形状に応じたパターン（例えば半導体基板４の［０−１−１］方向に延びるストライプ状のパターン）に形成する。そして、各半導体膜８２、８４、及び８６のうちマスク１０２で覆われていない部分をエッチングすることにより、ｎ型半導体層８、活性層６、及びｐ型半導体層１０からなるメサ状の光導波路１２ａを形成する。なお、このエッチングは、半導体基板４が露出するまで行われる。また、このエッチングは、好適な実施例ではウエットエッチングにより行われる。エッチング溶液は、例えばブロムメタノ−ル液である。
【００３４】
続いて、図６に示すように、半導体基板４上においてメサ状の光導波路１２ａを両側から埋め込むように、マスク１０２を用いて高抵抗半導体層１４及びｎ型半導体層１６を半導体基板４上に順次成長させる。好適な実施例では、高抵抗半導体層１４としてＦｅドープＩｎＰを、ｎ型半導体層１６としてｎ型ＩｎＰを、それぞれＭＯＣＶＤ法によりエピタキシャル成長させるとよい。また、高抵抗半導体層１４を、光導波路１２ａの側面に接触するように形成するとよい。こうして、高抵抗半導体層１４及びｎ型半導体層１６からなる半導体埋込層１２ｂを形成した後、マスク１０２及びｐ型ＩｎＧａＡｓ半導体膜８８を除去する。
【００３５】
続いて、図７に示すように、光導波路１２ａ上及び半導体埋込層１２ｂ上に、ｐ型半導体層２０及びコンタクト層２２を順次成長させる。好適な実施例では、ｐ型半導体層２０としてｐ型ＩｎＰを、コンタクト層２２としてｐ型ＩｎＧａＡｓを、それぞれＭＯＣＶＤ法によりエピタキシャル成長させるとよい。
【００３６】
続いて、図８に示すように、コンタクト層２２、ｐ型半導体層２０、及び半導体埋込層１２ｂを貫通して半導体基板４に達するトレンチ１８を形成する。このとき、光導波路１２ａに沿って延びるマスクを用いて、トレンチ１８を光導波路１２ａの両側に形成することにより、半導体メサ部１２を形成する（メサ部形成工程）。また、半導体基板４上における光導波路１２ａの片側には、トレンチ１８を複数形成する。このとき、スリット状のマスクを用いて、複数のトレンチ１８を、光導波路１２ａの長手方向と交差する方向に並んで形成し、且つ、それぞれが光導波路１２ａと平行になるように形成するとよい。なお、本実施形態ではトレンチ１８を半導体メサ部１２の片側にのみ複数形成しているが、トレンチ１８を半導体メサ部１２の両側それぞれに複数形成してもよい。また、トレンチ１８を形成するためのマスクとしては、例えばシリコン系無機絶縁材料からなるマスクを用いるとよい。
【００３７】
続いて、図９に示すように、半導体メサ部１２の両側に絶縁部２４を形成する（絶縁部形成工程）。すなわち、絶縁部２４によって各トレンチ１８を埋める。好適な実施例では、絶縁部２４としてＳｉＯ２といった絶縁性のシリコン系無機材料を、誘導結合プラズマＣＶＤ法（ＩＣＰ−ＣＶＤ法）により各トレンチ１８内に成膜するとよい。この誘導結合プラズマＣＶＤ法は、上部電極（プラズマ発生用電極）と基板側のバイアス電極を用い、バイアス電極に印加する高周波電力を調整することにより、ＳｉＯ２膜中の歪みを低減できる方法である。本実施形態のようにトレンチ１８内にＳｉＯ２を厚く形成する場合、歪みが生じるとＳｉＯ２膜に割れやひびが生じてしまう。誘導結合プラズマＣＶＤ法を用いれば、歪みの発生を抑え、トレンチ１８内にＳｉＯ２を厚く形成できる。なお、このとき用いる原料ガスとしては、例えばテトラエトキシシラン（ＴＥＯＳ）等の有機シリコン化合物が好適である。
【００３８】
また、絶縁部２４をトレンチ１８内に成膜する際、トレンチ１８の上部側面における成膜レートはトレンチ１８の底面及び下部側面における成膜レートよりも速くなる。従って、トレンチ１８の底面及び下部側面におけるシリコン系無機材料の膜厚が十分な厚さに達しない段階で、トレンチ１８の上部側面に成膜されたシリコン系無機材料によってトレンチ１８の開口部分が閉塞されることとなる。これにより、絶縁部２４の内部（各トレンチ１８内）に、各トレンチ１８の長手方向に沿った複数の空孔２６が形成される。
【００３９】
ここで、本発明者らは、トレンチ１８の深さｄ［μｍ］と幅ｗ［μｍ］との比（ｄ／ｗ）が、空孔２６の形成に大きく寄与することを見出した。すなわち、比（ｄ／ｗ）が大きいほど、トレンチ１８の底面及び下部側面の成膜レートが上部側面における成膜レートよりも遅くなるので、トレンチ１８の容積に対する空孔２６の体積の比率を大きくできる。好適な実施例では、比（ｄ／ｗ）は、例えば１．５以上である。この数値を満足できるトレンチ１８の寸法を例示すると、深さｄが６μｍ、幅ｗが４μｍ、ピッチ（トレンチ中心間の距離）が５μｍである。
【００４０】
なお、絶縁部２４の成膜工程における好適な実施例としては、下記のものが例示される。
原料ガス：テトラエトキシシラン（ＴＥＯＳ）
ガス流量：２０ｓｃｃｍ（約３３×１０−８  ｍ３／秒）
圧力：１０Ｐａ
ＲＦ電力：５００Ｗ
バイアス電力：１００Ｗ
成膜温度：２５０℃
【００４１】
続いて、絶縁部２４上にレジストを塗布し、選択比が１となる条件でドライエッチングを行うことにより、図１０に示すように、絶縁部２４の表面を平坦化する。そして、半導体メサ部１２上において光導波路１２ａに沿ったパターンを有するレジストマスクを絶縁部２４上に形成し、このレジストマスクを介して絶縁部２４をエッチングすることにより、光導波路１２ａに沿って半導体メサ部１２を露出させる開口２４ａを絶縁部２４に形成する。この後、レジストマスクを除去する。
【００４２】
続いて、アノード電極２８及びパッド電極３０（共に図１参照）の平面形状に応じたパターンを有するレジストマスクを、絶縁部２４上に形成する。そして、このレジストマスクを介して絶縁部２４上に金属材料を蒸着し、レジストマスクを除去することにより（リフトオフ法）、図１１に示すように、アノード電極２８及びパッド電極３０を絶縁部２４上に形成する（電極形成工程）。また、半導体基板４の裏面４ｂの全面に金属を蒸着することにより、カソード電極３２を形成する。以上の製造方法によって、図１〜図３に示した半導体光素子１ａが完成する。
【００４３】
本実施形態の半導体光素子１ａによって得られる効果について説明する。一般的に、ホールトラップ層としてｎ型半導体層を備える埋込み型の半導体光素子においては、該ｎ型半導体層とその上に設けられたｐ型半導体層との間のｐｎ接合部分に寄生容量が発生する。これに対し、本実施形態の半導体光素子１ａでは、トレンチ１８によって半導体メサ部１２を形成することにより、上記ｐｎ接合部分の面積を小さくして寄生容量を低減している。また、例えば、半導体基板に達するトレンチの内壁面上に薄い絶縁膜を介して電極パターンを設けた場合、電極パターンと半導体基板との間に寄生容量が生じてしまう。これに対し、本実施形態の半導体光素子１ａにおいては、トレンチ１８を埋めるように絶縁部２４を設け、この絶縁部２４上にパッド電極３０を設けることにより、パッド電極３０と半導体基板４との間に生じる寄生容量を低減している。
【００４４】
そして、本実施形態の半導体光素子１ａにおいては、更に、絶縁部２４に空孔２６が形成されている。空孔２６内の空気の比誘電率はほぼ１に近く、また、絶縁部２４の構成材料（シリコン系無機材料）の比誘電率は１よりも大きい。例えば、ＳｉＯ２の比誘電率はおおよそ３．５〜４である。従って、本実施形態の半導体光素子１ａによれば、絶縁部２４上に設けられたパッド電極３０と半導体基板４との間の寄生容量を効果的に低減できる。
【００４５】
近年、光通信の伝送容量をより高めることが求められている。この要求に応えるためには、光通信に用いられる半導体光素子の動作速度を上げる（例えば、１０ギガビット／秒以上）ことが効果的である。そして、このような高速動作が可能な半導体光素子を実現するためには、半導体光素子が有する寄生容量を低減することが重要となる。本実施形態の半導体光素子１ａによれば、上述したようにパッド電極３０と半導体基板４との間の寄生容量を効果的に低減できるので、より高速な動作が可能な半導体光素子を実現できる。
【００４６】
また、本実施形態の半導体光素子１ａにおいては、絶縁部２４が、例えばシリコン系の無機絶縁材料を含んで構成されている。これにより、例えば絶縁部に樹脂を用いる場合と比較して、パッド電極３０と絶縁部２４とを強固に接合できるので、パッド電極３０及び絶縁部２４の密着性を高めて剥離を抑えることができる。従って、半導体光素子１ａの信頼性を高めることができる。また、半導体光素子１ａを製造する際に、樹脂を取り扱う工程を省略できるので、製造工程を簡易にできる。
【００４７】
また、本実施形態の半導体光素子１ａによれば、半導体メサ部１２において発生した熱が空孔２６を通じて放熱されるので、半導体光素子１ａの温度特性を向上できる。更に、本実施形態の半導体光素子１ａによれば、絶縁部に空孔が無い場合と比較して、空孔２６の体積分だけ絶縁部２４の形成時間を短縮できるとともに、半導体基板４の主面４ａに沿った方向における絶縁部２４内の内部応力の発生を抑え、該内部応力による半導体基板４の反りを低減できる。
【００４８】
また、本実施形態のように、半導体光素子１ａは、半導体メサ部１２の両側に形成されたトレンチ１８を有し、絶縁部２４が、トレンチ１８を埋めるように設けられていることが好ましい。これにより、半導体メサ部１２の両側に絶縁部２４を好適に形成できるとともに、絶縁部２４の製造過程において空孔２６を容易に形成できる。
【００４９】
また、本実施形態のように、半導体メサ部１２の少なくとも片側において、光導波路１２ａと交差する所定方向に並んでおり光導波路１２ａの長手方向に延びる複数本の空孔２６が絶縁部２４内に形成されていることが好ましい。これにより、絶縁部２４の機械的強度を維持しつつ、パッド電極３０と半導体基板４との間の寄生容量を更に効果的に低減できる。
【００５０】
（第１変形例）
次に、上記実施形態による半導体光素子１ａの第１変形例について説明する。図１２は、本変形例に係る半導体光素子１ｂの構成を示す平面断面図である。なお、図１２は、上記実施形態の図３に示した断面と同じ断面を示している。
【００５１】
本変形例の半導体光素子１ｂと上記実施形態の半導体光素子１ａとの構成上の相違点は、トレンチ及び絶縁部の平面形状である。図１２に示すように、本変形例の半導体光素子１ｂは、光導波路１２ａの片側に、光導波路１２ａの長手方向に延びる複数のトレンチ３８ａと、光導波路１２ａの長手方向と交差する方向に延びる複数のトレンチ３８ｂとを有する。換言すれば、本変形例の半導体光素子１ｂにおいては、トレンチ３８ａ及び３８ｂが、網状（格子状）のトレンチを構成している。そして、網状のトレンチ３８ａ及び３８ｂを埋めるように絶縁部４０が設けられており、絶縁部４０の内部に空孔４２が形成されている。空孔４２はトレンチ３８ａ内及びトレンチ３８ｂ内に形成されており、空孔４２の平面形状は網状（格子状）となっている。
【００５２】
本発明の半導体光素子が有する空孔の好ましい平面形状は、上記実施形態の空孔２６のようなスリット状に限らず、例えば本変形例の空孔４２のような網状でもよい。これにより、絶縁部４０の機械的強度を維持しつつ、パッド電極３０と半導体基板４との間の寄生容量を更に効果的に低減できる。
【００５３】
（第２変形例）
図１３は、上記実施形態の第２変形例に係る半導体光素子１ｃの構成を示す側面断面図である。なお、図１３は、上記実施形態の図２に示した断面と同じ断面を示している。
【００５４】
本変形例の半導体光素子１ｃと上記実施形態の半導体光素子１ａとの構成上の相違点は、絶縁部における空孔の形状である。図１３に示すように、本変形例の半導体光素子１ｃは、絶縁部２４に空孔３６を有する。空孔３６の上端は絶縁部２４の上面に達しており、パッド電極３０によって閉じられている。
【００５５】
本発明の半導体光素子が有する空孔は、上記実施形態の空孔２６のように絶縁部２４の内部において無機絶縁材料に覆われたものに限らず、例えば本実施形態の空孔３６のようにその一部が絶縁部２４の上面に達していてもよい。このような形態であっても、パッド電極３０と半導体基板４との間の寄生容量を効果的に低減できる。
【００５６】
本発明による半導体光素子は、上記した実施形態及び変形例に限られるものではなく、他にも様々な変形が可能である。例えば、上記実施形態では半導体メサ部が半導体埋込層を有し、この半導体メサ部を埋め込むように半導体メサ部の両側に絶縁部が設けられている。本発明は、これ以外にも、例えば半導体メサ部に半導体埋込層がなく、半導体メサ部の両側に絶縁部が設けられた構成の半導体光素子にも適用できる。
【００５７】
また、上記実施形態では半導体光素子の一例として半導体レーザ素子を示したが、本発明は、半導体光変調素子、光合分波器、及び光導波路といった、埋め込み構造を有する他の半導体光素子にも適用できる。また、上記実施形態では電極パッドと半導体基板との間の寄生容量を低減しているが、本発明によれば、絶縁部上に設けられたあらゆる電極（電極配線を含む）と半導体基板との間の寄生容量を効果的に低減できる。
【図面の簡単な説明】
【００５８】
【図１】図１は、本発明の半導体光素子の一実施形態として、半導体光素子を示す一部切欠き斜視図である。
【図２】図２は、図１に示すＩ−Ｉ線に沿った断面図である。
【図３】図３は、図２に示すII−II線に沿った平面断面図である。
【図４】図４は、半導体光素子の製造方法を示す側面断面図である。
【図５】図５は、半導体光素子の製造方法を示す側面断面図である。
【図６】図６は、半導体光素子の製造方法を示す側面断面図である。
【図７】図７は、半導体光素子の製造方法を示す側面断面図である。
【図８】図８は、半導体光素子の製造方法を示す側面断面図である。
【図９】図９は、半導体光素子の製造方法を示す側面断面図である。
【図１０】図１０は、半導体光素子の製造方法を示す側面断面図である。
【図１１】図１１は、半導体光素子の製造方法を示す側面断面図である。
【図１２】図１２は、第１の変形例に係る半導体光素子の構成を示す平面断面図である。
【図１３】図１３は、第２の変形例に係る半導体光素子の構成を示す側面断面図である。
【符号の説明】
【００５９】
１ａ〜１ｃ…半導体光素子、４…半導体基板、６…活性層、８…ｎ型半導体層、１０…ｐ型半導体層、１２…半導体メサ部、１２ａ…光導波路、１２ｂ…半導体埋込層、１４…高抵抗半導体層、１６…ｎ型半導体層、１８，３８ａ，３８ｂ…トレンチ、２０…ｐ型半導体層、２２…コンタクト層、２４，４０…絶縁部、２６，３６，４２…空孔、２８…アノード電極、３０…パッド電極、３２…カソード電極。
【図１】
2007165393.tif 000003
【図２】
2007165393.tif 000004
【図３】
2007165393.tif 000005
【図４】
2007165393.tif 000006
【図５】
2007165393.tif 000007
【図６】
2007165393.tif 000008
【図７】
2007165393.tif 000009
【図８】
2007165393.tif 000010
【図９】
2007165393.tif 000011
【図１０】
2007165393.tif 000012
【図１１】
2007165393.tif 000013
【図１２】
2007165393.tif 000014
【図１３】
2007165393.tif 000015