【事件の表示】
　特願２００９−５３５６９１「半導体デバイス層からの不純物の除去」拒絶査定不服審判事件〔平成２０年　５月　８日国際公開，ＷＯ２００８／０５３０４２，平成２２年　３月１８日国内公表，特表２０１０−５０８６７６〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
第１　手続の経緯
　本願は，２００７年１１月２日（パリ条約による優先権主張外国庁受理２００６年１１月２日，アメリカ合衆国）を国際出願日とする出願であって，平成２５年１月２９日付けで拒絶の理由が通知され，同年７月２日に意見書と手続補正書が提出され，同年８月１６日付けで拒絶査定がされたものである。
　その後，同年１２月１８日に，前記拒絶査定に対する不服審判が請求されるとともに手続補正書が提出され，平成２６年６月２日に上申書が提出されたものである。
　
第２　平成２５年１２月１８日に提出された手続補正書による手続補正の却下の決定
　
［補正の却下の決定の結論］
　平成２５年１２月１８日に提出された手続補正書による手続補正を却下する。
　
［理　由］
１　本件手続補正の内容
　平成２５年１２月１８日に提出された手続補正書による補正（以下「本件補正」という。）は，特許請求の範囲についてするものであって，補正前後の請求項の記載は，各々次のとおりである。
　
（補正前）
「【請求項１】
　半導体デバイス層（４）を備える半導体デバイス（１）の製造の間に少なくとも一つの半導体デバイス層（４）から不純物を除去する方法であって，上記少なくとも一つの半導体デバイス層（４）は，化合物半導体材料及び／又はゲルマニウムを備え，上記少なくとも一つの半導体デバイス層（４）を設けた後，半導体デバイス（１）の製造中に実行される各加熱工程は，９００°Ｃ以下の温度，及び５分以下の時間により決定される低いサーマルバジェットを有し，ここで上記方法は，
　半導体デバイス層（４）よりも不純物に関して高い溶解度を有するゲルマニウム・ゲッタリング層（３）を設けることを備え，該ゲルマニウム・ゲッタリング層（３）は，少なくとも一つの半導体デバイス層（４）と直接に又は間接に接触して少なくとも部分的に設けられ，不純物は少なくとも一つの半導体デバイス層（４）からゲルマニウム・ゲッタリング層（３）へ拡散可能であり，
　ゲルマニウム・ゲッタリング層（３）のゲッタリング効率を調節することをさらに備え，この調節は，ゲルマニウム・ゲッタリング層（３）をドープすることにより行なわれる，
不純物除去方法。
　　【請求項２】
　ゲルマニウム・ゲッタリング層（３）をドープすることは，ゲルマニウム・ゲッタリング層（３）が１ｅ１７ｃｍ−３よりも高いドーパント濃度を有するように実行される，請求項１記載の不純物除去方法。
　　【請求項３】
　ゲルマニウム・ゲッタリング層（３）をドープすることは，ｐ型ドーパント，ｎ型ドーパント，又は中性の不純物を組み込むことにより実行される，請求項１又は２に記載の不純物除去方法。
　　【請求項４】
　ゲルマニウム・ゲッタリング層（３）のゲッタリング効率の調節は，ゲルマニウム・ゲッタリング層（３）に歪みを生成することにより実行される，請求項１記載の不純物除去方法。
　　【請求項５】
　ゲルマニウム・ゲッタリング層（３）のゲッタリング効率の調節は，ゲルマニウム・ゲッタリング層（３）に格子欠陥を生成することにより実行される，請求項１記載の不純物除去方法。
　　【請求項６】
　ゲルマニウム・ゲッタリング層（３）を設けることは，ゲルマニウム・ゲッタリング層（３）が半導体デバイス層（４）と間接に接触するように行われ，
　当該方法は，さらに，ゲルマニウム・ゲッタリング層（３）と半導体デバイス層（４）との間に少なくとも一つの中間層を設けることを備え，該少なくとも一つの中間層は，不純物が半導体デバイス層（４）から少なくとも一つの中間層を通してゲルマニウム・ゲッタリング層（３）へ拡散可能なような状態である，請求項１から５のいずれかに記載の不純物除去方法。
　　【請求項７】
　ゲルマニウム・ゲッタリング層（３）を設けることは，完成した基板（２）上にゲルマニウム・ゲッタリング層（３）を設けることにより行われる，請求項１から６のいずれかに記載の不純物除去方法。
　　【請求項８】
　ゲルマニウム・ゲッタリング層（３）を設けることは，基板（２）の選択された領域にのみゲルマニウム・ゲッタリング層（３）を設けることにより行われる，請求項１から６のいずれかに記載の不純物除去方法。
　　【請求項９】
　基板（２）の選択された領域にのみゲルマニウム・ゲッタリング層（３）を設けることは，完成した基板（２）を覆うゲルマニウム・ゲッタリング層（３）をパターン化することにより行われる，請求項８に記載の不純物除去方法。
　　【請求項１０】
　ゲルマニウム・ゲッタリング層（３）の厚さは，１０ｎｍと２μｍとの間にある，請求項１から９のいずれかに記載の不純物除去方法。
　　【請求項１１】
　ゲルマニウム・ゲッタリング層（３）の厚さは，１００ｎｍ未満である，請求項１０に記載の不純物除去方法。
　　【請求項１２】
　不純物がゲルマニウム・ゲッタリング層（３）へ拡散された後にゲルマニウム・ゲッタリング層（３）を除去することを更に備える，請求項１から１１のいずれかに記載の不純物除去方法。
　　【請求項１３】
　ゲルマニウム・ゲッタリング層（３）の除去は，半導体デバイス（１）の製造中に行われる，請求項１２に記載の不純物除去方法。
　　【請求項１４】
　ゲルマニウム・ゲッタリング層（３）の除去は，半導体デバイス（１）の製造後に行われる，請求項１２に記載の不純物除去方法。
　　【請求項１５】
　化合物半導体材料は，ＩＩＩ−Ｖ族化合物半導体材料，ＩＩ−ＶＩ族化合物半導体材料，又は半導体材料を備えたシリコンである，請求項１から１４のいずれかに記載の不純物除去方法。
　　【請求項１６】
　半導体デバイス（１）を形成する方法であって，該方法は，
　化合物半導体材料及び／又はゲルマニウムを備えた少なくとも一つの半導体デバイス層（４）を設けること，及び
　請求項１から１５のいずれかに記載の除去方法を用いて，少なくとも一つの半導体デバイス層（４）から不純物を除去すること，
を備えた形成方法。
　　【請求項１７】
　半導体デバイス（１）はトランジスタであり，当該方法は，さらに
　半導体デバイス層（４）に第１及び第２の主電極（１０）を形成すること，及び
　誘電体（８）及び制御電極（７）を備えた制御電極構造を設けることを備える，請求項１６に記載の形成方法。
　　【請求項１８】
　化合物半導体材料及び／又はゲルマニウムを備えた少なくとも一つの半導体デバイス層（４）と，
　少なくとも一つの半導体デバイス層（４）と少なくとも部分的に直接に又は間接に接触するゲルマニウム・ゲッタリング層（３）であって，不純物が少なくとも一つの半導体デバイス層（４）から拡散可能なゲルマニウム・ゲッタリング層（３）と，
を備えた半導体デバイス。
　　【請求項１９】
　化合物半導体材料は，半導体を含むＩＩＩ−Ｖ族化合物半導体材料，ＩＩ−ＶＩ族化合物半導体材料，又は半導体材料を備えたシリコンである，請求項１８に記載の半導体デバイス。
　　【請求項２０】
　当該半導体デバイス（１）はトランジスタであり，さらに，
　半導体デバイス層（４）に第１及び第２の主電極と，
　誘電体（８）及び制御電極（７）を備えた制御電極構造とを備える，請求項１８又は１９に記載の半導体デバイス。
　　【請求項２１】
　トランジスタは，第１及び第２の主電極（１０）としてのソース及びドレインと，制御電極（７）としてのゲート電極とを備えたＭＯＳＦＥＴトランジスタである，請求項２０に記載の方法。」
　
（補正後）
「【請求項１】
　半導体デバイス層（４）を備えゲッタリング材料を用いる半導体デバイス（１）の製造の間に少なくとも一つの半導体デバイス層（４）から不純物を除去する方法であって，上記少なくとも一つの半導体デバイス層（４）は，シリコンであり，ゲッタリング材料はゲルマニウムであり，上記少なくとも一つの半導体デバイス層（４）を設けた後，半導体デバイス（１）の製造中に実行される各加熱工程は，９００°Ｃ以下の温度，及び５分以下の時間により決定される低いサーマルバジェットを有し，ここで上記方法は，
　半導体デバイス層（４）よりも不純物に関して高い溶解度を有するゲルマニウム・ゲッタリング層（３）を設けることを備え，該ゲルマニウム・ゲッタリング層（３）は，少なくとも一つの半導体デバイス層（４）と直接に又は間接に接触して少なくとも部分的に設けられ，不純物は少なくとも一つの半導体デバイス層（４）からゲルマニウム・ゲッタリング層（３）へ拡散可能であり，
　ゲルマニウム・ゲッタリング層（３）のゲッタリング効率を調節することをさらに備え，この調節は，ゲルマニウム・ゲッタリング層（３）をドープすることにより行なわれる，
不純物除去方法。
　　【請求項２】
　ゲルマニウム・ゲッタリング層（３）をドープすることは，ゲルマニウム・ゲッタリング層（３）が１ｅ１７ｃｍ−３よりも高いドーパント濃度を有するように実行される，請求項１記載の不純物除去方法。
　　【請求項３】
　ゲルマニウム・ゲッタリング層（３）をドープすることは，ｐ型ドーパント，ｎ型ドーパント，又は中性の不純物を組み込むことにより実行される，請求項１又は２に記載の不純物除去方法。
　　【請求項４】
　ゲルマニウム・ゲッタリング層（３）のゲッタリング効率の調節は，ゲルマニウム・ゲッタリング層（３）に歪みを生成することにより実行される，請求項１記載の不純物除去方法。
　　【請求項５】
　ゲルマニウム・ゲッタリング層（３）のゲッタリング効率の調節は，ゲルマニウム・ゲッタリング層（３）に格子欠陥を生成することにより実行される，請求項１記載の不純物除去方法。
　　【請求項６】
　ゲルマニウム・ゲッタリング層（３）を設けることは，ゲルマニウム・ゲッタリング層（３）が半導体デバイス層（４）と間接に接触するように行われ，
　当該方法は，さらに，ゲルマニウム・ゲッタリング層（３）と半導体デバイス層（４）との間に少なくとも一つの中間層を設けることを備え，該少なくとも一つの中間層は，不純物が半導体デバイス層（４）から少なくとも一つの中間層を通してゲルマニウム・ゲッタリング層（３）へ拡散可能なような状態である，請求項１から５のいずれかに記載の不純物除去方法。
　　【請求項７】
　ゲルマニウム・ゲッタリング層（３）を設けることは，完成した基板（２）上にゲルマニウム・ゲッタリング層（３）を設けることにより行われる，請求項１から６のいずれかに記載の不純物除去方法。
　　【請求項８】
　ゲルマニウム・ゲッタリング層（３）を設けることは，基板（２）の選択された領域にのみゲルマニウム・ゲッタリング層（３）を設けることにより行われる，請求項１から６のいずれかに記載の不純物除去方法。
　　【請求項９】
　基板（２）の選択された領域にのみゲルマニウム・ゲッタリング層（３）を設けることは，完成した基板（２）を覆うゲルマニウム・ゲッタリング層（３）をパターン化することにより行われる，請求項８に記載の不純物除去方法。
　　【請求項１０】
　ゲルマニウム・ゲッタリング層（３）の厚さは，１０ｎｍと２μｍとの間にある，請求項１から９のいずれかに記載の不純物除去方法。
　　【請求項１１】
　ゲルマニウム・ゲッタリング層（３）の厚さは，１００ｎｍ未満である，請求項１０に記載の不純物除去方法。
　　【請求項１２】
　不純物がゲルマニウム・ゲッタリング層（３）へ拡散された後にゲルマニウム・ゲッタリング層（３）を除去することを更に備える，請求項１から１１のいずれかに記載の不純物除去方法。
　　【請求項１３】
　ゲルマニウム・ゲッタリング層（３）の除去は，半導体デバイス（１）の製造中に行われる，請求項１２に記載の不純物除去方法。
　　【請求項１４】
　ゲルマニウム・ゲッタリング層（３）の除去は，半導体デバイス（１）の製造後に行われる，請求項１２に記載の不純物除去方法。
　　【請求項１５】
　半導体デバイス（１）を形成する方法であって，該方法は，
　シリコンである少なくとも一つの半導体デバイス層（４）を設けること，及び
　請求項１から１４のいずれかに記載の除去方法を用いて，少なくとも一つの半導体デバイス層（４）から不純物を除去すること，
を備えた形成方法。
　　【請求項１６】
　半導体デバイス（１）はトランジスタであり，当該方法は，さらに
　半導体デバイス層（４）に第１及び第２の主電極（１０）を形成すること，及び
　誘電体（８）及び制御電極（７）を備えた制御電極構造を設けることを備える，請求項１５に記載の形成方法。
　　【請求項１７】
　シリコンである少なくとも一つの半導体デバイス層（４）と，
　少なくとも一つの半導体デバイス層（４）と少なくとも部分的に直接に又は間接に接触しゲッタリング材料としてのゲルマニウムを有するゲルマニウム・ゲッタリング層（３）であって，不純物が少なくとも一つの半導体デバイス層（４）から拡散可能なゲルマニウム・ゲッタリング層（３）と，
を備えた半導体デバイス。
　　【請求項１８】
　当該半導体デバイス（１）はトランジスタであり，さらに，
　半導体デバイス層（４）に第１及び第２の主電極と，
　誘電体（８）及び制御電極（７）を備えた制御電極構造とを備える，請求項１７に記載の半導体デバイス。
　　【請求項１９】
　トランジスタは，第１及び第２の主電極（１０）としてのソース及びドレインと，制御電極（７）としてのゲート電極とを備えたＭＯＳＦＥＴトランジスタである，請求項１８に記載の半導体デバイス。」
　
２　補正事項の整理
　本件補正の補正事項を整理すると次のとおりである。
　
（１）補正事項１
　補正前の請求項１の「半導体デバイス層（４）を備える半導体デバイス（１）の製造の間に少なくとも一つの半導体デバイス層（４）から不純物を除去する方法であって」を補正して，補正後の請求項１の「半導体デバイス層（４）を備えゲッタリング材料を用いる半導体デバイス（１）の製造の間に少なくとも一つの半導体デバイス層（４）から不純物を除去する方法であって」にすること。
　
（２）補正事項２
　補正前の請求項１の「上記少なくとも一つの半導体デバイス層（４）は，化合物半導体材料及び／又はゲルマニウムを備え」を補正して，補正後の「上記少なくとも一つの半導体デバイス層（４）は，シリコンであり，ゲッタリング材料はゲルマニウムであり」にすること。
　
（３）補正事項３
　補正前の請求項１５，及び，請求項１９の削除。
　
（４）補正事項４
　補正前の請求項１５，及び，請求項１９の削除に伴う，請求項の項番号の繰り上げ，及び，引用する請求項の項番号の整理。
　
（５）補正事項５
　補正前の請求項１６の「化合物半導体材料及び／又はゲルマニウムを備えた少なくとも一つの半導体デバイス層（４）」を補正して，補正後の請求項１５の「シリコンである少なくとも一つの半導体デバイス層（４）」にすること。
　
（６）補正事項６
　補正前の請求項１８の「化合物半導体材料及び／又はゲルマニウムを備えた少なくとも一つの半導体デバイス層（４）」を補正して，補正後の請求項１７の「シリコンである少なくとも一つの半導体デバイス層（４）」にすること。
　
（７）補正事項７
　補正前の請求項１８の「接触するゲルマニウム・ゲッタリング層（３）」を補正して，補正後の請求項１７の「接触しゲッタリング材料としてのゲルマニウムを有するゲルマニウム・ゲッタリング層（３）」にすること。
　
３　新規事項の追加の有無についての検討
（１）補正事項６について
ア　特許法第１７条の２第３項は，拒絶査定不服審判を請求する場合において，その審判の請求と同時にする補正の要件を定めるものであり，明細書，特許請求の範囲又は図面について補正をするときは，誤訳訂正書を提出してする場合を除き，願書に最初に添付した明細書，特許請求の範囲又は図面（以下，願書に最初に添付した明細書を「当初明細書」と，また，願書に最初に添付した明細書，特許請求の範囲又は図面を合わせて「当初明細書等」という。）に記載した事項の範囲内においてしなければならないことを規定する。
　本件補正は，誤訳訂正書を提出してする場合には該当しないので，事案にかんがみ，最初に，上記補正事項６が，当初明細書等に記載した事項の範囲内においてしたものであるかについて検討する。
　
イ　上記補正事項６は，補正前の発明の「化合物半導体材料及び／又はゲルマニウムを備えた少なくとも一つの半導体デバイス層（４）」という発明特定事項を，「シリコンである少なくとも一つの半導体デバイス層（４）」とするもの，すなわち，「少なくとも一つの半導体デバイス層（４）」が，「シリコン」という一種類の材料からなるものであることを特定するように補正するものである。
　
ウ　そこで，当初明細書等に，「シリコンである少なくとも一つの半導体デバイス層（４）」という技術的事項，すなわち，「少なくとも一つの半導体デバイス層（４）」が，「シリコン」という一種類の材料からなることが記載されていたかを検討する。
　
エ　審判請求書において，審判請求人が補正の根拠として主張する，当初明細書の【００１６】，【００１７】，【００２１】，【００５８】及び【００６６】には，以下の記載がある。（なお，下線は，当合議体において付したものである。以下同じ。）
（当ａ）「【００１６】
　第１の態様において，本発明は，半導体デバイス層を備える半導体デバイスの製造中に半導体デバイスの少なくとも一つの層から不純物，例えば金属不純物を除去する方法を提供し，
半導体デバイスの少なくとも一つの層は，化合物半導体材料，及び／又はゲルマニウムを備え
　
（当ｂ）「【００１７】
　上記方法は，不純物例えば金属不純物に関して半導体デバイス層よりも高い溶解度を有するゲルマニウム・ゲッタリング層を設けることを備える。ゲルマニウム・ゲッタリング層は，少なくとも一つの半導体デバイス層と直接又は間接に接触し少なくとも部分的に設けられ，それにより不純物例えば金属不純物は，少なくとも一つの半導体デバイス層からゲルマニウム・ゲッタリング層に拡散可能である。」
　
（当ｃ）「【００２１】
　
化合物半導体材料は，例えば，ＩＩＩ−Ｖ族化合物半導体材料，ＩＩ−ＶＩ族化合物半導体材料，あるいは半導体材料を備えるシリコンであってもよい
　
（当ｄ）「【００５８】
　以下の詳細な説明及び
特許請求の範囲において，「化合物半導体材料」は，化学の周期表の２つ以上の異なるグループからの元素を組み合わせた半導体材料を意味する
ＩＩＩ族（Ｂ，Ａｌ，Ｇａ，Ｉｎ）と，Ｖ族（Ｎ，Ｐ，Ａｓ，Ｓｂ，Ｂｉ）とからの元素の組み合わせで形成された化合物
ＩＩ族（Ｚｎ，Ｃｄ，Ｈｇ）と，ＶＩ族（Ｏ，Ｓ，Ｓｅ，Ｔｅ）とからの元素の組み合わせで形成された化合物
ＳｉとＧｅは，元素状態で存在する（又は元素）半導体であるが，同じ族からの２つの元素により形成された幾つかのＳｉ系の半導体（例えばＳｉＣ，ＳｉＧｅ，つまり一般的には半導体材料を備えるシリコン）もまた，文字通り化合物半導体材料と呼ばれ，また本発明の観点から化合物半導体材料と見なされるということに注意しなければならない
　
（当ｅ）「【００６６】
　
縮小されたサーマルバジェット，つまり加熱工程の減じられた温度及び／又は減じられた時間でさえ，ゲルマニウムは，化合物半導体材料に比較して，例えばＦｅ，Ｃｕ，Ｎｉ，Ｃｏ，Ｍｎのような金属のより高い溶解度及び拡散率を提示する
　
オ　上記摘記（当ａ）−（当ｅ）に，「シリコンである少なくとも一つの半導体デバイス層（４）」が，記載されていないことは明らかである。
　
カ　そして，上記摘記（当ｃ）の「化合物半導体材料は，例えば，ＩＩＩ−Ｖ族化合物半導体材料，ＩＩ−ＶＩ族化合物半導体材料，あるいは半導体材料を備えるシリコンであってもよい。」と，
　上記摘記（当ｄ）の「以下の詳細な説明及び特許請求の範囲において，「化合物半導体材料」は，化学の周期表の２つ以上の異なるグループからの元素を組み合わせた半導体材料を意味する。例えば（１）ＩＩＩ族（Ｂ，Ａｌ，Ｇａ，Ｉｎ）と，Ｖ族（Ｎ，Ｐ，Ａｓ，Ｓｂ，Ｂｉ）とからの元素の組み合わせで形成された化合物，例えばＡｌＮ，ＡｌＰ，ＡｌＡｓ，ＧａＮ，ＧａＰ，ＧａＡｓ，ＩｎＰ，ＩｎＡｓ，ＩｎＳｂ，ＡｌＩｎＧａＰ，ＡｌＧａＡｓなど，又は（２）ＩＩ族（Ｚｎ，Ｃｄ，Ｈｇ）と，ＶＩ族（Ｏ，Ｓ，Ｓｅ，Ｔｅ）とからの元素の組み合わせで形成された化合物，例えばＺｎＳ，ＺｎＳｅ，ＺｎＴｅ，ＣｄＴｅ，ＨｇＴｅ，ＣｄＨｇＴｅなどである。ＳｉとＧｅは，元素状態で存在する（又は元素）半導体であるが，同じ族からの２つの元素により形成された幾つかのＳｉ系の半導体（例えばＳｉＣ，ＳｉＧｅ，つまり一般的には半導体材料を備えるシリコン）もまた，文字通り化合物半導体材料と呼ばれ，また本発明の観点から化合物半導体材料と見なされるということに注意しなければならない。」との記載が，互いに対応する記載であることは，当業者にとって明らかといえる。
　すなわち，上記摘記（当ｄ）の「例えば（１）ＩＩＩ族（Ｂ，Ａｌ，Ｇａ，Ｉｎ）と，Ｖ族（Ｎ，Ｐ，Ａｓ，Ｓｂ，Ｂｉ）とからの元素の組み合わせで形成された化合物，例えばＡｌＮ，ＡｌＰ，ＡｌＡｓ，ＧａＮ，ＧａＰ，ＧａＡｓ，ＩｎＰ，ＩｎＡｓ，ＩｎＳｂ，ＡｌＩｎＧａＰ，ＡｌＧａＡｓなど」と，上記摘記（当ｃ）の「例えば，ＩＩＩ−Ｖ族化合物半導体材料」とが，対応し，
　上記摘記（当ｄ）の「（２）ＩＩ族（Ｚｎ，Ｃｄ，Ｈｇ）と，ＶＩ族（Ｏ，Ｓ，Ｓｅ，Ｔｅ）とからの元素の組み合わせで形成された化合物，例えばＺｎＳ，ＺｎＳｅ，ＺｎＴｅ，ＣｄＴｅ，ＨｇＴｅ，ＣｄＨｇＴｅなどである」と，上記摘記（当ｃ）の「ＩＩ−ＶＩ族化合物半導体材料」とが，対応し
　上記摘記（当ｄ）の「同じ族からの２つの元素により形成された幾つかのＳｉ系の半導体（例えばＳｉＣ，ＳｉＧｅ，つまり一般的には半導体材料を備えるシリコン）もまた，文字通り化合物半導体材料と呼ばれ，また本発明の観点から化合物半導体材料と見なされるということに注意しなければならない」と，上記摘記（当ｃ）の「半導体材料を備えるシリコン」とが，対応するものと理解することは自然であるといえる。
　
キ　そうすると，上記摘記（当ｃ）の「半導体材料を備えるシリコン」が，上記摘記（当ｄ）の「同じ族からの２つの元素により形成された幾つかのＳｉ系の半導体」を意味していること，すなわち，ＳｉＣ，ＳｉＧｅ等の「シリコンと，シリコン以外の他の半導体材料とからの，２つの元素の組み合せで形成された化合物」を意味していることは，明らかといえる。
　
ク　したがって，審判請求書において，審判請求人が補正の根拠として主張する，当初明細書の【００１６】，【００１７】，【００２１】，【００５８】及び【００６６】には，「シリコンである少なくとも一つの半導体デバイス層（４）」という技術的事項の記載，若しくは，前記技術的事項に相当する記載は認めることはできない。
　
ケ　また，当初明細書等の他の箇所にも，「シリコンである少なくとも一つの半導体デバイス層（４）」という技術的事項の記載，若しくは，前記技術的事項に相当する記載は認めることはできず，しかも，前記技術的事項が，当初明細書等に記載された事項から自明であるとも認めることはできない。
　
コ　したがって，補正事項６は，当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において，新たな技術的事項を導入しないものということはできない。
　
サ　以上検討したように，補正事項６が，当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において，新たな技術的事項を導入しないものということはできないから，他の補正事項については検討するまでもなく，本件補正は，当初明細書等に記載された事項の範囲内においてしたものということはできない。
　
４　補正の目的の適否についての検討
　特許法第１７条の２第５項第２号は，拒絶査定不服審判を請求する場合において，特許請求の範囲についてする補正が，「特許請求の範囲の減縮（第三十六条第五項の規定により請求項に記載した発明を特定するために必要な事項を限定するものであつて，その補正前の当該請求項に記載された発明とその補正後の当該請求項に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるものに限る。）」という事項を目的とするものであるときに，補正をすることができることを規定する。
　そこで，補正事項６について検討すると，「化合物半導体材料及び／又はゲルマニウムを備えた少なくとも一つの半導体デバイス層（４）」を，「シリコンである少なくとも一つの半導体デバイス層（４）」にする補正は，「化合物半導体材料及び／又はゲルマニウム」が「シリコン」を含む上位の概念であるということができないことから，前記補正は，補正前の請求項に記載した発明を特定するために必要な事項を限定するものであると認めることはできない。
　すなわち，補正事項６は，特許法第１７条の２第５項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当しない。そして，補正事項６が，特許法第１７条の２第５項に掲げる他のいずれの事項を目的とするものにも該当しないことは明らかである。
　したがって，補正事項６を含む本件補正は，特許法第１７条の２第５項の規定に違反する。
　
５　補正の適否についての小活
　したがって，本件補正は，特許法第１７条の２第３項及び５項の規定に違反するので，同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。 
　
第３　本願発明について
１　本願発明
　平成２５年１２月１８日に提出された手続補正書でした補正は上記のとおり却下されたので，本願の請求項１−２１に係る発明は，平成２５年７月２日に提出された手続補正書により補正された明細書，特許請求の範囲及び図面の記載からみて，その特許請求の範囲の請求項１−２１に記載されている事項により特定されるとおりのものであるところ，そのうち請求項１８に係る発明（以下「本願発明１８」という。）は，次のとおりである。
　
「【請求項１８】
　化合物半導体材料及び／又はゲルマニウムを備えた少なくとも一つの半導体デバイス層（４）と，
　少なくとも一つの半導体デバイス層（４）と少なくとも部分的に直接に又は間接に接触するゲルマニウム・ゲッタリング層（３）であって，不純物が少なくとも一つの半導体デバイス層（４）から拡散可能なゲルマニウム・ゲッタリング層（３）と，
を備えた半導体デバイス。」
　
２　新規性・進歩性についての検討
（１）引用例とその記載事項，及び，引用発明
　拒絶査定の理由で引用した，本願の優先権の主張の日前に日本国内又は外国において頒布された刊行物である下記の引用例１には，図面とともに次の事項が記載されている。
　
ア　引用例１：特開２０００−２６０７７７号公報（拒絶理由で引用した引用文献２）
（１ａ）「【請求項１】　単結晶半導体材料を有するウエハを用いて，半導体デバイス及び集積回路用の結合半導体−オン−絶縁体基板の形成方法であって，前記ウエハの選択された深さへ単結晶半導体ウエハの表面を介して半導体材料のイオンを注入し，前記表面に隣接した位置に，前記選択された深さに実質的に位置する実質的に平面であるゾーンへ伸長し，格子欠陥により損傷を受けた単結晶半導体材料からなるアモルファス半導体層と，単結晶半導体材料の第一の層からなる前記選択された深さの下にある未損傷の単結晶半導体材料とを形成させ，前記アモルファス半導体層を単結晶半導体材料の第二の層へ変換するのに効果的な条件下で加熱し，格子欠陥により損傷を受けた単結晶半導体材料の前記ゾーンを合体させるのに効果的な条件下でウエハを加熱し，よって実質的に純度の高い半導体材料からなり，活性ゲッタリングサイトを含み，前記選択された深さに実質的に位置する実質的に平面であるイントリンシックゲッタリングゾーンが形成されて，ある表面に絶縁結合層を含み，前記ウエハの前記表面と前記絶縁結合層とが結合したハンドルウエハが生じ，もってハンドルウエハと，絶縁結合層と，単結晶半導体デバイスウエハからなる結合半導体−オン−絶縁体基板が形成されることからなり，前記デバイスウエハは実質的に純度の高い半導体材料からなり，活性ゲッタリングサイトを含み，実質的に平面であるイントリンシックゲッタリングゾーンを含む方法。
【請求項２】　
前記単結晶半導体材料はシリコンからなり
　
（１ｂ）「【請求項１０】　
単結晶半導体材料からなり，第一の表面及び第二の表面を有し，前記第一の表面に隣接した単結晶半導体材料の第一の層
第二の表面に隣接した単結晶半導体材料の第二の層
単結晶半導体材料の前記第一及び前記第二の層の間に介在させた層とを有するウエハ
　
（１ｃ）「【請求項１１】　前記ゲッタリングゾーンは約０．０５μｍから約０．２μｍの厚さを有し，請求項１０記載の基板の
単結晶半導体材料の第二の層
若しくは
第二の層に堆積されたエピタキシャル単結晶半導体材料の層に
デバイス
を具備する基板
前記デバイスはバイポーラ接合型トランシスタ
電界効果トランジスタ
　
（１ｄ）「【０００１】
【発明の属する技術分野】
本発明は
平面である（プラナー：planar）イントリンシックゲッタリングゾーンを含む結合半導体−オン−絶縁体基板
に形成された半導体デバイス
に関する
　
（１ｅ）「【００１８】
本発明の結合基板は
デバイス領域の近位に位置するゲッタリングゾーンを有し
上記領域から汚染物除去
ゲッタリングゾーンは実質的に純度の高い半導体材料からなる
　
（１ｆ）「【００２０】
【
発明の実施の形態
本発明の結合基板１０は一つの表面１２を有するハンドルウエハ１１と，絶縁結合層１３と，絶縁層１３に結合した半導体デバイスウエハ１４とを有する
半導体デバイスウエハ１４は絶縁層１３に隣接した単結晶半導体材料の第一の層１５と，その第一の層１５の上に位置する単結晶半導体材料の第二の層１６とを有する。第二の単結晶半導体層１６は，単結晶半導体材料中のゲッタリングサイトからなり，実質的に平面であるイントリンシックゲッタリングゾーン１７を介在させて，第一の単結晶半導体層１５から分離される
任意のエピタキシャル単結晶半導体層１８を層１６の表面１９に堆積させることもできる
【００２１】図２（Ａ）から図２（Ｆ）は，図１に示すデバイスウエハ１４を形成する本発明の方法を示す。図２（Ａ）に示すように，約１ｎｍから約５０ｎｍの
好ましい厚さを有する酸化物層２１は，単結晶半導体材料のウエハ２２に選択的に形成
半導体材料のイオン２３が，存在するならば酸化物層２１を介して，
ウエハ２２の選択された深さ２４へ注入
【００２２】図２（Ｃ）から分かるように，
イオン注入の結果として，アモルファス半導体層２５が形成される。酸化物層２１が存在するならば，アモルファス層２５は層２１に由来する酸素原子を含有する。未損傷の単結晶半導体材料の層２６は，格子欠陥を含む単結晶半導体材料の実質的に平面である潜在的ゲッタゾーン２７，つまり，注入損傷範囲の端部により，アモルファス層２５から分離している
アモルファス層２５は固相エキタキシャルアニーリングにより，
単結晶半導体材料の層２８へ変換させるのに効果的に条件下で加熱される
【００２３】約８００℃から１２００℃で約１時間から６時間，好ましくは約１０００℃から１１５０℃で約２時間から４時間，
更に加熱することにより，格子欠陥により損傷した単結晶半導体材料のゾーン２７を合体させて，活性ゲッタリングサイト含むゲッタリングゾーン１７が形成する
【００２４】層２５のアニーリングとゾーン２７の合体は，効果的に温度−時間条件下で一段階で行うことが可能であるが，二段階の手順，つまり低温度での第一の段階と，その後の高温度での第二の段階で行うことが好ましい。
ゾーン２７の合体により，第一の層１５と第二の層１６とを分離する実質的に平面であるイントリンシックゲッタリングゾーン１７が生じ
各層１５，１６は図２（Ｅ）に示すように，単結晶半導体材料からなる
【００２５】存在するならば，酸化物層２１の除去により，
図２（Ｆ）に示すように
デバイスウエハ１４が作製される
【００２６】図３は，図２（Ｆ）に示す
デバイスウエハ１４を反転させて，ハンドルウエハ１１の絶縁結合層１３と結合させて，本発明の結合半導体−オン−絶縁体基板の形成
層１２へのウエハ１４へ結合させた後，厚い第二の単結晶半導体層１６は所望の厚さに薄くなる
エピタキシャル単結晶半導体層１８は，図１に示す薄くなった層１６に堆積可能であり，アクティブデバイスがエピタキシャル層１８内で組立てられる
【００２７】平面であるゲッタリングゾーン１７はデバイスウエハ１４内の深さ２４に正確に位置させることが可能である。同様にして，第二の単結晶半導体層１６の厚さは，エッチング，ラッピング，グライニング及びポリッシングを含む化学的若しくは機械的材料除去手段により制御可能である。結果として，ゲッタリングゾーン１７は，層１６の表面１９若しくはエピタキシャル層１８で形成されたデバイスに対して，正確に位置決めすることも可能である。」
　
（１ｇ）「【００２８】
本発明の方法は，半導体−オン−絶縁体構造を有する基板へ応用可能である
デバイスウエハ１４からなる半導体材料は，ゲルマニウムであり，ゲッタリングゾーン１７は酸化ゲルマニウムの層２２を介してゲルマニウムイオン２３を注入させることにより形成される
【００２９】ハンドルウエハ１１は金属，絶縁体，シリコンカーバイド，ポリシリコン，又は好ましくは単結晶シリコンから作られる。絶縁結合層は何れかの絶縁材料からなるが，二酸化ケイ素からなることが好ましい。
このようにして，本発明の方法は，基板に結合したシリコン−オン−絶縁体（ＳＯＩ）を形成させるのに，特に有用であり，その基板に半導体デバイス及び集積回路が製造される
　
（１ｈ）「【００３０】図４は，
本発明によるプラナーイントリンシックゲッタリングゾーン１７を含む結合ＳＯＩ基板１０に形成されたエピタキシャル層１８に形成されたバイポーラ接合型トランジスタ（ＢＪＴ）４０
ＢＪＴに加えて，デバイスの多くの他のタイプが本発明の結合基板につくることが可能である。例えば，抵抗器，コンデンサ，ダイオード，接合型とＭＯＳＦＥＴとを含む電界効果トランジスタ（ＦＥＴ），サイリスタなどがある
　
（１ｉ）図２（Ｆ）は，引用例１に記載された，プラナーイントリンシックゲッタリングゾーンを含むデバイスウエハを形成する各段階の略図であって，上記摘記（１ｆ）の記載を参酌すれば，同図から，単結晶半導体材料の第一の層１５と，実質的に平面であるイントリンシックゲッタリングゾーン１７の一方の面とが，全面的に接触し，かつ，前記実質的に平面であるイントリンシックゲッタリングゾーン１７の他方の面と，単結晶半導体材料の第二の層１６とが，全面的に接触している構造を備えた，デバイスウエハ１４の構造を見て取ることができる。
　
イ　引用発明
　引用例１の上記摘記（１ｄ），（１ｅ），（１ｆ）及び（１ｉ）の記載から，引用例１には，引用例１の特許請求の範囲に記載された発明の【発明の実施の形態】として，以下に示す発明（以下「引用発明」という。）が開示されていることが認められる。
「平面である（プラナー：planar）イントリンシックゲッタリングゾーンを含む結合半導体−オン−絶縁体基板に形成された半導体デバイスであって，
（ａ−１）前記平面である（プラナー：planar）イントリンシックゲッタリングゾーンを含む結合半導体−オン−絶縁体基板，すなわち，結合基板１０は，
　一つの表面１２を有するハンドルウエハ１１と，
　絶縁結合層１３と，
　前記絶縁結合層１３に結合した半導体デバイスウエハ１４と
　を有するものであり，
（ａ−２）前記半導体デバイスウエハ１４は，
　前記絶縁結合層１３に隣接した単結晶半導体材料の第一の層１５と，
　実質的に平面であるイントリンシックゲッタリングゾーン１７と，
　単結晶半導体材料の第二の層１６と，
　を有し，
　前記単結晶半導体材料の第一の層１５と，前記実質的に平面であるイントリンシックゲッタリングゾーン１７の一方の面とが，全面的に接触し，かつ，
　前記実質的に平面であるイントリンシックゲッタリングゾーン１７の他方の面と，前記単結晶半導体材料の第二の層１６とが，全面的に接触する構造を備え，
　前記第二の単結晶半導体層１６は，前記実質的に平面であるイントリンシックゲッタリングゾーン１７を介在させて，前記第一の単結晶半導体層１５から分離され，
　前記実質的に平面であるイントリンシックゲッタリングゾーン１７は，単結晶半導体材料中のゲッタリングサイトからなるものであり，
（ｂ）前記結合基板は，デバイス領域の近位に位置するゲッタリングゾーンを有し，上記デバイス領域から汚染物除去の効率が向上して，小型形態の製品の製造を容易にするものであり，前記ゲッタリングゾーンは実質的に純度の高い半導体材料からなるので，その形成はウエハの構造的特性だけに影響を及ぼし，電気的特性には影響を与えず，前記結合基板は，信頼できる形で製造され，処理温度及び条件の幅広い範囲にわたり，前記結合基板に形成された半導体デバイスに優れた構造的安定性を付与するものである，半導体デバイス。」
　
（２）本願発明１８の新規性・進歩性についての検討
ア　本願発明１８と引用発明との対比
（ア）引用発明の「実質的に平面であるイントリンシックゲッタリングゾーン１７」と，本願発明１８の「ゲルマニウム・ゲッタリング層（３）」とは，「ゲッタリング層」である点で一致する。
　
（イ）引用発明の「単結晶半導体材料の第二の層１６」と，本願発明１８の「化合物半導体材料及び／又はゲルマニウムを備えた少なくとも一つの半導体デバイス層（４）」とは，「一つの半導体層」である点で一致する。
　
（ウ）そうすると，引用発明の「前記実質的に平面であるイントリンシックゲッタリングゾーン１７の他方の面と，前記単結晶半導体材料の第二の層１６とが，全面的に接触する構造」と，本願発明１８の「少なくとも一つの半導体デバイス層（４）と少なくとも部分的に直接に又は間接に接触するゲルマニウム・ゲッタリング層（３）」とは，「少なくとも一つの半導体層と少なくとも部分的に直接に又は間接に接触するゲッタリング層」である点で一致するといえる。
　
（エ）したがって，上記（ア）−（ウ）の対応関係から，本願発明１８と引用発明との一致点及び相違点は，次のとおりである。
　
＜一致点＞
「少なくとも一つの半導体層と，
　少なくとも一つの半導体層と少なくとも部分的に直接に又は間接に接触するゲッタリング層と，
を備えた半導体デバイス。」
　
＜相違点＞
・相違点１：「少なくとも一つの半導体層」が，本願発明１８では，「半導体デバイス層」，すなわち，半導体デバイスを形成する層であるのに対して，引用発明では，「単結晶半導体材料の第二の層１６」に，半導体デバイスを形成することが特定されていない点。
　
・相違点２：本願発明１８では，「少なくとも一つの半導体層」が「化合物半導体材料及び／又はゲルマニウムを備えた」ものであって，「ゲッタリング層」が「ゲルマニウム・ゲッタリング層（３）」であり，不純物が少なくとも一つの半導体デバイス層（４）からゲルマニウム・ゲッタリング層（３）に「拡散可能」であるのに対して，引用発明では，これらの事項が特定されていない点。
　
イ　本願発明１８と引用発明との相違点についての判断
・相違点１について
　引用発明は，引用例１の特許請求の範囲に記載された発明の【発明の実施の形態】として開示された発明である。
　そうすると，引用発明を理解するにあたって，引用例１の特許請求の範囲の記載を参酌することは当然といえる。
　そして，引用文献１の特許請求の範囲の記載である上記摘記（１ｃ）には，「・・・請求項１０記載の基板の
単結晶半導体材料の第二の層
若しくは
第二の層に堆積されたエピタキシャル単結晶半導体材料の層に
デバイス
を具備する基板
前記デバイスはバイポーラ接合型トランシスタ
電界効果トランジスタ
　そうすると，引用例１の特許請求の範囲には，バイポーラ接合型トランジスタ，電界効果トランジスタ等からなる群から選択されるデバイスを，単結晶半導体材料の第二の層に備える構造が明記されており，かつ，引用例１の上記摘記（１ｂ）に記載された請求項１０の記載を参酌すれば，バイポーラ接合型トランジスタ，電界効果トランジスタ等からなる群から選択されるデバイスを備える前記「単結晶半導体材料の第二の層」が，引用発明の「単結晶半導体材料の第二の層１６」に該当することは明らかであるから，引用発明の「単結晶半導体材料の第二の層１６」が，「バイポーラ接合型トランジスタ，電界効果トランジスタ等からなる群から選択されるデバイス」すなわち「半導体デバイス」を備える場合があることは，当業者が直ちに理解し得たことといえる。
　したがって，相違点１は，実質的なものではない。
　また，仮に相違点１が実質的なものであったとしても，引用例１の上記摘記（１ｃ）の上記記載から，引用発明において，相違点１について，本願発明１８の特定事項となすことは当業者が容易になし得たことであり，このような特定事項となしたことによる効果は当業者が予測する範囲内のものと認められる。
　
　なお，引用例１の上記摘記（１ｆ）には，「任意のエピタキシャル単結晶半導体層１８を層１６の表面１９に堆積させることもできる。」及び「エピタキシャル単結晶半導体層１８は，図１に示す薄くなった層１６に堆積可能であり，アクティブデバイスがエピタキシャル層１８内で組立てられる。」と記載されている。
　そして，当該箇所の「・・・こともできる」及び「・・・可能であり」との記載から，エピタキシャル単結晶半導体層１８を堆積し，前記エピタキシャル層１８内でアクティブデバイスを組み立てる構造が，選択可能な構造の一つとして示されていることが理解できる。
　すなわち，当該記載は，引用例１の上記摘記（１ｂ）における，「
若しくは
第二の層に堆積されたエピタキシャル単結晶半導体材料の層に
デバイス
具備する
　そうすると，引用例１の上記摘記（１ｆ）の前記記載は，エピタキシャル層１８内でアクティブデバイスを組み立てる構造以外の構造を選択すること，すなわち，「単結晶半導体材料の第二の層１６」内でアクティブデバイスを組み立てる構造を示唆しているものと認められるから，この点からも，相違点１が実質的なものではなく，仮に実質的なものであったとしても当業者が容易に想到し得たものであると認めることができる。
　
・相違点２について
　引用例１の上記摘記（１ｇ）に，
「
本発明の方法は，半導体−オン−絶縁体構造を有する基板へ応用可能である
デバイスウエハ１４からなる半導体材料は，ゲルマニウムであり，ゲッタリングゾーン１７は酸化ゲルマニウムの層２２を介してゲルマニウムイオン２３を注入させることにより形成される
と記載されている。
　すなわち，引用例１には，デバイスウエハ１４からなる半導体材料が，ゲルマニウムであり，ゲッタリングゾーン１７は酸化ゲルマニウムの層２２を介してゲルマニウムイオン２３を注入させることにより形成されることが記載されている。
　そうすると，引用発明において，
（ｉ）絶縁結合層１３に隣接した単結晶半導体材料の第一の層１５と，
　実質的に平面であるイントリンシックゲッタリングゾーン１７と，
　単結晶半導体材料の第二の層１６と，
　を有する半導体デバイスウエハ１４が，ゲルマニウムであり，
（ｉｉ）ゲッタリングゾーン１７が，酸化ゲルマニウムの層２２を介してゲルマニウムイオン２３を注入させることにより形成されたものであること，すなわち，ゲルマニウム・ゲッタリング層である場合があることは，当業者が直ちに理解し得たことといえる。
　しかも，引用発明において，半導体デバイスウエハ１４をゲルマニウムとなし，ゲッタリングゾーン１７をゲルマニウム・ゲッタリング層とした場合において，不純物が，ゲルマニウムを備えた少なくとも一つの半導体デバイス層から，ゲルマニウム・ゲッタリング層に「拡散可能」であることは，引用発明の「前記結合基板は，デバイス領域の近位に位置するゲッタリングゾーンを有し，上記デバイス領域から汚染物除去の効率が向上」との特性から明らかといえる。
　したがって，相違点２は，実質的なものではない。
　また，仮に相違点２が実質的なものであったとしても，引用例１の上記摘記（１ｇ）の上記記載から，引用発明において，相違点２について，本願発明１８の特定事項となすことは当業者が容易になし得たことであり，このような特定事項となしたことによる効果は当業者が予測する範囲内のものと認められる。
　
３　新規性・進歩性についての検討の小括
　相違点１−２については，以上のとおりであるから，本願発明１８は，上記引用例１に記載された発明である。
　仮に，本願発明１８が，上記引用例１に記載された発明であるとまでは認めることができなかったとしても，本願発明１８は，上記引用例１に記載された発明と，上記引用例１に記載された事項に基づいて当業者が容易に発明をすることができたものである。
　
第４　むすび 
　以上のとおり，本願の請求項１８に係る発明は，引用例１に記載された発明であるから，特許法第２９条第１項第３号に該当し，特許を受けることができない。
　仮に，本願の請求項１８に係る発明が，引用例１に記載された発明であるとまでは認めることができなかったとしても，引用例１に記載された発明に基いて当業者が容易に発明をすることができたものであるから，同法第２９条第２項の規定により特許を受けることができない。
　したがって，本願の他の請求項に係る発明については検討するまでもなく，本願は拒絶をすべきものである。
　
　よって，結論のとおり審決する。
　
〔予備的検討〕
　審判請求人は，平成２６年６月２日に，補正案（１），（２）を含む上申書を提出したので，予備的に上記補正案について検討する。
　
　上記補正案（１），（２）は，審判請求時の手続補正書によって補正された請求項１７の「シリコンである少なくとも一つの半導体デバイス層」を，「（III-V族・II-VI族）化合物半導体材料である少なくとも一つの半導体デバイス層」等とする補正事項を含むものである。
　一方，上記で検討したように，引用発明は，「任意のエピタキシャル単結晶半導体層１８を，前記単結晶半導体材料の第二の層１６の表面１９に堆積させることもできるものであり」，また，「半導体デバイスウエハ１４」を，ゲルマニウムとなすことは，引用例１の記載から，当業者が直ちに理解するものである。
　さらに，ゲルマニウム上に，（III-V族・II-VI族）化合物半導体材料を堆積した構造は，以下の周知例１−２にも記載されているように周知といえる。
　
・周知例１：特開昭６４−３０２１０号公報
（周１ａ）「シリコン（Ｓｉ）又は
ゲルマニウム（Ｇｅ）基板上にIII−Ｖ族化合物半導体層を２段階成長法を用いてエピタキシャル成長させる方法
　
・周知例２：特表２００１−５１０２８１号公報
（周２ａ）「【請求項１】  
基板（１０１）上に
ＩＩ−ＶＩ半導体構成素子を製造する
ａ）実質的にＳｅ及びＳ不在の第１のエピタキシー室（２１１，２２１）内で基板（１０１）上にＢｅＴｅをベースとするＳｅ不含のＩＩ−ＶＩ中間層（１０３）をエピタキシャル成長させる，及び
ｂ）Ｓｅ不含のＩＩ−ＶＩ中間層（１０３）上に活性層列（１１３）をエピタキシャル成長させる
工程からなることを特徴とする，ＩＩ−ＶＩ半導体構成素子の製造方法。」
（周２ｂ）「【００３２】
  実施例との関連における本発明による方法の記載は，もちろん本発明をこれらの実施例に制限しようとするものではない。ＢｅＴｅ緩衝体上に施される層列及び構成素子の本発明による変更は，同様に，例えばＧａＡｓ，ＩｎＡｓ，ＡｌＡｓ，ＧａＮ，ＡｌＮ，ＩｎＮ，ＧａＰ，ＩｎＰ，ＡｌＰ，ＧａＳｂ，ＩｎＳｂ，ＡｌＳｂ及びこれらの二元化合物をベースとする混晶系，並びにＺｎＳｅ，ＣｄＳｅ，ＭｇＳｅ，ＢｅＳｅ，ＨｇＳｅ，ＺｎＳ，ＣｄＳ，ＭｇＳ，ＢｅＳ，ＨｇＳ，ＺｎＴｅ，ＣｄＴｅ，ＭｇＴｅ，ＢｅＴｅ，ＨｇＴｅ，及びこれらから形成された混晶系のような別の半導体材料をベースとして形成されていてもよい。
基板材料は
Ｇｅ
であってもよい
　
　したがって，引用発明において，「半導体デバイスウエハ１４」を，ゲルマニウムとなすことで，イントリンシックゲッタリングゾーン１７を，ゲルマニウム・ゲッタリング層となし，また，「任意のエピタキシャル単結晶半導体層１８」として，（III-V族・II-VI族）化合物半導体材料を用いることは当業者が適宜なし得たことである。
　そして，このような構造とした場合に，前記（III-V族・II-VI族）化合物半導体材料からなるエピタキシャル単結晶半導体層１８と，前記ゲルマニウム・ゲッタリング層であるイントリンシックゲッタリングゾーン１７とが，間接に接触すること，及び，不純物が前記（III-V族・II-VI族）化合物半導体材料からなるエピタキシャル単結晶半導体層１８から，前記ゲルマニウム・ゲッタリング層であるイントリンシックゲッタリングゾーン１７に，拡散可能であることは明らかといえる。
　そうすると，上記補正案（１），（２）の請求項１７に係る発明は，引用例１に記載された発明及び周知技術から当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。