(57)【要約】【課題】同一形状の半導体チップを、フェースアップやフェースダウンの異なる方式によるパッケージングの両方に対応させることができ、同一チップに対してパッケージング方式の選択肢を持たせることができる半導体チップとその制御方法を提供する。【解決手段】半導体チップ１０１の外部から制御電極２０４、２０５に一定電位を与えることにより、外側の電源電極２１１の内部接続経路と内側の機能信号電極２１３の内部接続経路とを切替えて、外側の電源電極２１１と内側の機能信号電極２１３との間で各用途を置き換える。【選択図】図１
2007165567.tif 000002
【特許請求の範囲】
【請求項１】
基板上に搭載された状態でパッケージングされて半導体装置を構成する半導体チップであって、
チップ周辺部で２列状に複数の電極が配置され、
前記複数の電極のうち前記チップ周辺部の２列で内側と外側の近接する２つの電極間で電気的接続経路の相互切替えを可能とするスイッチ回路が、前記近接する２つの電極ごとに配置されたスイッチ回路群と、
前記スイッチ回路群を前記半導体チップの外部から直接制御して前記スイッチ回路による前記相互切替えを可能にするための制御電極とを備えた
ことを特徴とする半導体チップ。
【請求項２】
請求項１に記載の半導体チップであって、
前記スイッチ回路による前記相互切替えにより、電源電極を前記半導体チップの内側もしくは外側の電極に集中して配置を可能にする
ことを特徴とする半導体チップ。
【請求項３】
請求項２に記載の半導体チップであって、
前記スイッチ回路を、少なくとも前記電源電極が近接する内側と外側電極間にのみ配置する
ことを特徴とする半導体チップ。
【請求項４】
請求項１から請求項３のいずれかに記載の半導体チップの制御方法であって、
前記半導体チップの外部から供給する電源電極群の電位と、前記制御電極に半導体チップの外部から供給する制御電位との関係を論理的に定め、
前記半導体チップの内部の電源および機能信号と、前記半導体チップの外部からの電源と機能信号との整合性をとる接続になるように、前記半導体チップの外部から前記制御電位を前記制御電極に供給する
ことを特徴とする半導体チップの制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置を構成するため基板上に搭載された状態でパッケージングされ電極配置としてチップ周辺で多列の電極を配置した半導体チップとその制御方法に関するものである。
【背景技術】
【０００２】
近年、半導体装置を構成するため基板上に搭載された状態で樹脂封止等によりパッケージングされる半導体チップは、微細プロセスの発展により高集積、多機能、多電極の構造をもつものが少なくない。このような半導体チップのパッケージングを可能にするためには、半導体チップ上の電極配置として狭ピッチでかつ多列の電極配置を持たせることが一般的である。このように狭ピッチで多電極を持つ半導体チップにおいては、２列の電極を配置して対応する方法があり、この半導体チップをパッケージングする方法には、フェースアップ方式とフェースダウン方式がある。
【０００３】
フェースアップ方式は、半導体チップ搭載基板の半導体チップ搭載領域に、機能信号、電源の多数の電極パッドが周辺に配置された半導体チップを、その機能素子面を上に向けて搭載し、前記基板の半導体チップ搭載領域の周辺に配置された基板電極パッドと半導体チップ電極の間を、ワイヤボンディング接続技術によって接続したものである。
【０００４】
一方、フェースダウン方式は、半導体チップ搭載基板の半導体チップ搭載領域に、前記電極を持った半導体チップを、その機能素子面を下に向けて搭載し、半導体チップ搭載領域内に配置された半導体チップの電極と、半導体チップの電極配置位置と同じ位置にある半導体チップ搭載基板の電極パッドとを、バンプ接続技術によって接続したものである。
【０００５】
半導体チップ搭載基板は、一方の面に半導体チップと接続する電極を持ち、基板の他方面とを電気的に接続するビアホールと、他方面には２次実装用のエリアアレイ状に配置された電極と、その電極上にたとえば半田ボールが配置されており、半導体チップと接続する電極から、基板上の回路パターンとビアを経由して、半田ボール電極と電気的に導通する回路が形成されている。
【０００６】
また、従来の半導体装置として、フェースアップ方式でもフェースダウン方式でも共有できるように、半導体チップ搭載基板上に工夫が盛り込まれた半導体装置（例えば、特許文献１を参照）があった。この半導体装置は、半導体チップ搭載基板上に１つの半導体チップをフェースアップ方式でもフェースダウン方式でも搭載できるように配線した絶縁性のシートを挟みこんだ状態で構成されている。
【０００７】
このような従来の半導体装置として、フェースアップ方式でもフェースダウン方式でも共有できるように構成された半導体装置について、以下に説明する。
まず、半導体チップをフェースアップ方式により実装した場合の半導体装置を説明する。
【０００８】
図９はボールグリッドアレイタイプの半導体装置の断面図を示したもので、この半導体装置は半導体チップをフェースアップ方式により実装した場合の構成例である。図９に示すように、半導体チップ１０１は、チップ周辺に信号を半導体チップ外に引き出す電極１０２が配置されており、ワイヤ１０９で絶縁シート１０４の電極１０８に接続されている。絶縁シート１０４の電極１０８は、絶縁シート１０４の裏面の電極１１１にビアで引き出されており、電極１１１は、半導体チップ搭載基板１０５の配線とビア１０７を経由して、２次実装用のボール電極１０６に繋がっている。
【０００９】
次に、半導体チップをフェースダウン方式により実装した場合の半導体装置を説明する。
図１０は図９と同じ装置構造体の中で、半導体チップをフェースダウン方式により実装した場合の構成例である。図１０に示すように、半導体チップ１０１をフェースダウンで搭載し、半導体チップ１０１の電極１０２が絶縁シート１０４の電極１１０に接続され、前記と同様に、絶縁シート電極１１１を経由して半導体チップ搭載基板１０５のボール電極１０６に繋がる。ここで絶縁シート１０４は、半導体チップ１０１がフェースアップでもフェースダウンでも半導体チップ１０１の同じ信号が絶縁シート１０４の裏面電極１１１に繋がるように、絶縁シート１０４上で配線されているものである。
【特許文献１】特開２００１−４４３２０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら上記のような従来の半導体装置に対して、例えば後述する図５および図６に示す半導体装置１００のように、半導体チップ搭載基板上に搭載される半導体チップとして、その周辺に配置される電極が例えば２列配置のような多列に配置されて多電極になる場合は、半導体チップ搭載基板の２次実装向けボール電極部の配置として、電源ボール電極が基板の中央部で機能信号ボール電極が基板の周辺部に限定されている。
【００１１】
そのため、フェースアップ方式のパッケージングでは、半導体チップの電源電極を半導体チップの外側電極に配置する必要があり、一方、フェースダウン方式のパッケージングでは、半導体チップの電源電極を半導体チップの内側電極に配置することが有効となり、それぞれのパッケージング方式ごとに対応可能な形状の半導体チップを別々に用意する必要がある。
【００１２】
すなわち、同一形状の半導体チップを、フェースアップやフェースダウンの異なる方式によるパッケージングの両方に対応させることができず、同一チップに対してパッケージング方式の選択肢を持たせることができないという問題点を有していた。
【００１３】
本発明は、上記従来の問題点を解決するもので、同一形状の半導体チップを、フェースアップやフェースダウンの異なる方式によるパッケージングの両方に対応させることができ、同一チップに対してパッケージング方式の選択肢を持たせることができる半導体チップとその制御方法を提供する。
【課題を解決するための手段】
【００１４】
上記の課題を解決するために、本発明の請求項１に記載の半導体チップは、基板上に搭載された状態でパッケージングされて半導体装置を構成する半導体チップであって、チップ周辺部で２列状に複数の電極が配置され、前記複数の電極のうち前記チップ周辺部の２列で内側と外側の近接する２つの電極間で電気的接続経路の相互切替えを可能とするスイッチ回路が、前記近接する２つの電極ごとに配置されたスイッチ回路群と、前記スイッチ回路群を前記半導体チップの外部から直接制御して前記スイッチ回路による前記相互切替えを可能にするための制御電極とを備えたことを特徴とする。
【００１５】
また、本発明の請求項２に記載の半導体チップは、請求項１に記載の半導体チップであって、前記スイッチ回路による前記相互切替えにより、電源電極を前記半導体チップの内側もしくは外側の電極に集中して配置を可能にすることを特徴とする。
【００１６】
また、本発明の請求項３に記載の半導体チップは、請求項２に記載の半導体チップであって、前記スイッチ回路を、少なくとも前記電源電極が近接する内側と外側電極間にのみ配置することを特徴とする。
【００１７】
また、本発明の請求項４に記載の半導体チップの制御方法は、請求項１から請求項３のいずれかに記載の半導体チップの制御方法であって、前記半導体チップの外部から供給する電源電極群の電位と、前記制御電極に半導体チップの外部から供給する制御電位との関係を論理的に定め、前記半導体チップの内部の電源および機能信号と、前記半導体チップの外部からの電源と機能信号との整合性をとる接続になるように、前記半導体チップの外部から前記制御電位を前記制御電極に供給することを特徴とする。
【発明の効果】
【００１８】
以上のように本発明によれば、チップ周辺に配置された多列の電極部において、外側に機能信号電極と電源電極を、内側に機能信号電極を集合配置するとともに、外側の電源電極と内側で隣接する機能信号電極とを制御電極を経由して制御できる低オン抵抗タイプの相互切替えスイッチを配置し、半導体チップの外部から制御電極に一定電位を与えることにより、外側の電源電極の内部接続経路と内側の機能信号電極の内部接続経路とを切替えて、外側の電源電極と内側の機能信号電極との用途を置き換えることができる。
【００１９】
そのため、簡単な信号制御により、一つの半導体チップでフェースアップ方式により構成する半導体装置にもフェースダウン方式により構成する半導体装置にも、容易に適用させることができ、半導体装置を構成するためにパッケージングする場合に、その方式に対する自由度を向上することができる。
【００２０】
その結果、同一機能の半導体チップであれば、新たな半導体チップを開発する必要がなくなり、その開発費用を削減することができ、半導体チップおよびそれを搭載した半導体装置のコストを低減することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態を示す半導体チップとその制御方法について、図面を参照しながら具体的に説明する。
図１は本実施の形態１の半導体チップの構成を示す平面図と（Ａ）部分の拡大図である。図２は本実施の形態２の半導体チップの構成を示す平面図である。図３は本実施の形態３の半導体チップの構成を示す平面図である。図４は本実施の形態の半導体チップの制御方法の一例を示す回路図および制御説明図である。図５は本実施の形態の半導体チップをフェースアップ方式で実装した場合の半導体装置の構成を示す平面図である。図６は本実施の形態の半導体チップをフェースアップ方式で実装した場合の半導体装置の構成を示す断面図である。図７は本実施の形態の半導体チップをフェースダウン方式で実装した場合の半導体装置の構成を示す平面図である。図８は本実施の形態の半導体チップをフェースダウン方式で実装した場合の半導体装置の構成を示す断面図である。
（実施の形態１）
本発明の実施の形態１の半導体チップについて、図１を用いて説明する。
【００２２】
図１（ａ）において、１０１は半導体チップ、２０１、２０２は電極パッド群、２０４から２０７はスイッチ回路の制御系、２０８はスイッチ回路、２１１から２１５は半導体チップ１０１の電極パッドである。
【００２３】
図では、半導体チップ１０１のチップ周辺には２列の電極パッド群２０１、２０２が配置されている。電極パッド群２０１は、半導体チップ１０１周辺の外側に配置された外側電極パッド群であり、図では、外側電極パッド２１１、２１２として電源電極パッドと、外側電極パッド２１４、２１５として機能信号電極パッドとを配置している。電極パッド群２０２は、半導体チップ１０１周辺の内側に配置された内側電極パッド群であり、図では、内側電極パッドとして機能信号電極パッド（例えば、機能信号電極パッド２１３）のみを配置している。
【００２４】
スイッチ回路２０８は、電極パッド接続切替え用であり、電極パッド−スイッチ回路間の接続ライン２００、２１０の配線を経由して、外側電極パッド群２０１および内側電極パッド群２０２の各電極パッドの半導体チップ１０１内部への接続経路を切替える低オン抵抗タイプのスイッチ素子（後述する）を有し、外側電極パッド群２０１の各電極パッドとそれに近接する内側電極パッド群２０２の各電極パッド間のそれぞれの間の全てに配置している。
【００２５】
また、スイッチ回路２０８は、スイッチ回路２０８を制御するスイッチ回路制御信号線２０６、２０７の各制御信号で上記動作が制御され、スイッチ回路２０８を半導体チップ１０１の外部から直接制御するために、スイッチ回路２０８に対してスイッチ回路制御信号線２０６、２０７を通じて制御信号を供給する専用のスイッチ回路制御電極パッド２０４、２０５を配置している。
【００２６】
図１（ｂ）は図１（ａ）に示すスイッチ回路２０８を含む（Ａ）部付近の拡大図であり、（Ａ）部拡大図に示すように、半導体チップ１０１の内部信号として電源あるいは機能信号などが伝送される電源ノードあるいは機能信号ノードである内部信号ノード３０１、３０２は、スイッチ回路２０８を経由して、スイッチ回路制御信号線２０６、２０７の制御信号の状態により、外側電極パッド２１１と内側電極パッド２１３のどちらかへ、相互に接続経路が切替えられる。
【００２７】
半導体チップ１０１の内部信号ノード３０１若しくは内部信号ノード３０２のどちらかが電源ノードであれば、スイッチ回路制御電極パッド２０４、２０５から、スイッチ回路制御信号線２０６、２０７の制御信号の状態（電位レベルのハイあるいはロー）を切替えることにより、外側電極パッド２１１および内側電極パッド２１３のどちらかを、電源電極パッドとして使用可能にすることができる。
（実施の形態２）
本発明の実施の形態２の半導体チップについて、図２を用いて説明する。
【００２８】
図２において、４０１は半導体チップ搭載基板、１０１は半導体チップ、２０１、２０２は半導体チップ１０１の電極パッド群、４０２、４０３は半導体チップ搭載基板４０１上に配線パターンとして形成された電源ノード及び電極をもった電源配線電極、４０４、４０５は半導体チップ搭載基板４０１上の独立機能信号電極、４０６は半導体チップ搭載基板４０１の半導体チップ搭載面とは反対側面に、半導体装置１００の２次実装用として配置されたボール電極、４０７は半導体チップ搭載基板４０１の独立機能信号電極４０４、４０５と、半導体チップ１０１の外側および内側電極パッド群２０１、２０２とを電気的に繋ぐワイヤである。
【００２９】
半導体チップ１０１周辺部の電極パッド群２０１、２０２の各電源電極パッドは、ワイヤ４０７を経由して、半導体チップ搭載基板４０１の電源配線電極４０２、４０３の電源ノード面に接続され、電極パッド群２０１、２０２の各機能信号電極パッドは、ワイヤ４０７を経由して、半導体チップ搭載基板４０１上で独立した独立機能信号電極４０４、４０５に接続される。なお、半導体チップ１０１の内側電極パッド群２０２は、半導体チップ搭載基板４０１上で独立した独立機能信号電極４０５に接続されるが、図面上では、ワイヤ４０７を省略している。
【００３０】
半導体チップ搭載基板４０１上の電源配線電極４０２、４０３の電源ノードは、ビア（図示せず）を経由して、主に半導体チップ搭載基板４０１のボールパッド面の半導体チップ直下部のボール電極に接続される。また、半導体チップ搭載基板４０１上の独立機能信号電極４０４、４０５は、ビア（図示せず）を経由して、半導体チップ搭載基板４０１のボールパッド面の主に基板周辺部のボール電極４０６に接続される。
【００３１】
このように、半導体チップ１０１の電源電極パッドを外側電極パッド群２０１に集合配置することで、半導体チップ搭載基板４０１上では、電源配線電極４０２、４０３の電源ノード面に集中接続できるので、半導体チップ１０１に有効な電源供給が可能となる。
（実施の形態３）
本発明の実施の形態３の半導体チップについて、図３を用いて説明する。
【００３２】
図３において、１０１は半導体チップ、２０１、２０２は電極パッド群、２０４から２０７はスイッチ回路の制御系、２０８はスイッチ回路、２１１から２１５は半導体チップ１０１の電極パッドである。
【００３３】
図では、半導体チップ１０１のチップ周辺には２列の電極パッド群２０１、２０２が配置されている。電極パッド群２０１は、半導体チップ１０１周辺の外側に配置された外側電極パッド群であり、図では、外側電極パッド２１１、２１２として電源電極パッドと、外側電極パッド２１４、２１５として機能信号電極パッドとを配置している。電極パッド群２０２は、半導体チップ１０１周辺の内側に配置された内側電極パッド群であり、図では、内側電極パッドとして機能信号電極パッド（例えば、機能信号電極パッド２１３）のみを配置している。
【００３４】
スイッチ回路２０８は、電極パッド接続切替え用であり、電極パッド−スイッチ回路間の接続ライン２００、２１０の配線を経由して、外側電極パッド群２０１および内側電極パッド群２０２の各電極パッドの半導体チップ１０１内部への接続経路を切替える低オン抵抗タイプのスイッチ素子（後述する）を有し、外側電極パッド群２０１の一部電極パッドとそれに近接する内側電極パッド群２０２の一部電極パッド間のそれぞれの間に配置している。
【００３５】
本実施の形態３では、図３に示すように、スイッチ回路２０８を、少なくとも、半導体チップ１０１の外側電極パッド群２０１にある電源電極パッドのみ（例えば、電源電極パッド２１１、２１２）に対応させて配置し接続している。
【００３６】
この場合には、半導体チップ１０１において、スイッチ回路２０８が接続されている外側の電源電極パッド（例えば、電源電極パッド２１１、２１２）と、その電源電極パッドに近接する内側電極パッドのみが、スイッチ回路２０８を介して、チップ内部への接続経路が入れ替わるのみである。
【００３７】
以上のように構成された各実施の形態の半導体チップにおいて、周辺電極パッド間に配置したスイッチ回路２０８を制御する方法について、図４を用いて以下に説明する。
図４（ａ）において、２０４、２０５、２１１、２１３は半導体チップ１０１の電極パッドであり、２０６、２０７はスイッチ回路２０８の制御信号を伝達するスイッチ回路制御信号線、３０１、３０２は半導体チップ１０１の内部信号ノードである。３０３は内部信号ノード３０１、３０２と電極パッド２１１、２１３との接続経路を切替えるスイッチ素子であり、半導体チップ１０１の外部から電極パッド２０４、２０５に印加される信号のレベル状態にしたがって、スイッチ回路制御信号線２０６、２０７を経由して、内部信号ノード３０１、３０２と電極パッド２１１、２１３との接続経路を変更することができる。
【００３８】
図４（ｂ）は、半導体チップ１０１の外部から入力する電極パッド２０４、２０５への制御信号により、スイッチ回路制御信号線２０６、２０７を経由して、スイッチ回路２０８内のスイッチ素子３０３のオンオフを制御した場合に、電極パッド２０４、２０５の電位状態に対して電極パッド２１１、２１３がどのような電極パッド（電源電極パッドあるいは機能信号電極パッド）になるように制御されるか、その状態制御例を示している。
【００３９】
図４（ｂ）に示すような制御結果に基づいて、半導体チップ１０１をフェースアップ方式で搭載した状態でパッケージングするか、フェースダウン方式で搭載した状態でパッケージングするかに応じて、例えば図４（ｂ）に示す制御結果となるように、内部信号ノード３０１、３０２に対し、それぞれ半導体チップ内のどの信号ノード（例えば、電源ノードあるいは機能信号ノード）とするかを決定することができる。
【００４０】
図４（ａ）において、スイッチ素子３０３を全て正論理動作（制御端子がＨでオン、Ｌでオフ）するものとすると、例えば図４（ｂ）に示す制御結果にしたがって内部信号ノード３０１、３０２と電極パッド２１１、２１３との接続経路を切替える場合には、内部信号ノード３０１、３０２に対し、内部信号ノード３０１を機能信号ノードとし内部信号ノード３０２を電源ノードとするように、それぞれを決定する。
【００４１】
なお、図４（ｂ）において、外側電極パッド２１１を電源電極パッドとし内側電極パッド２１３を機能信号電極パッドとする場合が、フェースアップ方式で搭載した状態でパッケージングする場合に対応し、外側電極パッド２１１を機能信号電極パッドとし内側電極パッド２１３を電源電極パッドとする場合が、フェースダウン方式で搭載した状態でパッケージングする場合に対応している。
（具体構成例）
以上のような半導体チップとその制御方法について、その具体構成例を図面を用いて以下に説明する。
【００４２】
図５は本実施の形態の半導体チップをフェースアップ方式で実装した場合の半導体装置の構成例を示す平面図であり、半導体チップをフェースアップ方式で搭載しワイヤリング技術でパッケージングした場合において、半導体チップの電極パッド配置と半導体チップ搭載基板との関係を示したものである。
【００４３】
図５において、１００は半導体装置、１０１は半導体装置１００を構成する半導体チップ、４０１は半導体チップ１０１が搭載される半導体チップ搭載基板、４０２、４０３は半導体チップ搭載基板４０１において配線パターンとして形成された電源配線電極（電源ノード配線）、４０４、４０５は半導体チップ搭載基板４０１上に独立して形成された独立機能信号電極、４０６は半導体チップ搭載基板４０１の裏面に配置され半導体装置１００を実装するためのボール電極、４０７は半導体チップ搭載基板４０１上の電源配線電極４０２、４０３および独立機能信号電極４０４、４０５と半導体チップ１０１の各電極パッドとをワイヤリング技術で接続するワイヤである。
【００４４】
図６は本実施の形態の半導体チップをフェースアップ方式で実装した場合の半導体装置の構成を示す側断面図である。なお、図面内の符号は図５と同様の意味付けをもたしている。
【００４５】
図６に示すように、半導体チップ搭載基板４０１の電源配線電極４０２、４０３は、半導体チップ１０１の縁に沿う形で配置されており、半導体チップ１０１の外側電極パッド群２０１に配置された多数の電源電極パッドは、電源配線電極４０２、４０３からワイヤ４０７で接続される。また、半導体チップ１０１の外側電極パッド群２０１に配置された機能信号電極パッドは、半導体チップ搭載基板４０１上の独立機能信号電極４０４にワイヤ４０７で接続される。一方、半導体チップ１０１の内側電極パッド群２０２の機能信号電極パッドは、半導体チップ搭載基板４０１上の独立機能信号電極４０５にワイヤ４０７で接続される。
【００４６】
半導体チップ搭載基板４０１の半導体チップ搭載面の各電極は、半導体チップ搭載基板４０１上に形成された回路配線パターンと、半導体チップ搭載基板４０１の絶縁機材を貫通するビアを通して、２次実装配線側面のボールグリッドアレイ部に配置されたボール電極に電気的に接続される。この電気的接続状態を確保して２次実装を行う場合には、半導体チップ１０１の機能信号電極パッドは、半導体チップ搭載基板４０１の外周部のボール電極部（Ｄ）に接続し、半導体チップ１０１の電源電極パッドは、半導体チップ搭載基板４０１の中央部のボール電極（Ｃ）に接続することが望ましい。
【００４７】
一方、本実施の形態の半導体チップを半導体チップ搭載基板の半導体チップ搭載部にフェースダウン方式で搭載し、バンプ技術で半導体チップの各電極と半導体チップ搭載基板の各電極を接続する場合について、図７および図８を用いて以下に説明する。
【００４８】
図７の半導体チップ搭載基板５０１上に搭載された半導体チップ１０１の（Ｆ）部の拡大図は、半導体チップ１０１の電源電極パッドが内側電極パッド群２０２に配置されるように、図４で説明した方法によりスイッチ回路制御電極パッド２０４、２０５で制御された結果を示している。図８は本実施の形態の半導体チップをフェースダウン方式で実装した場合の半導体装置の構成を示す部分断面図であり、バンプ技術を使って実装した側断面図を示したものである。
【００４９】
フェースダウン方式でのパッケージでは、半導体チップ搭載基板５０１の半導体チップ搭載面で、半導体チップ１０１の電極パッド群２０１、２０２を、バンプを経由して半導体チップ搭載基板５０１の電極に引き出している。半導体チップ搭載基板５０１の各電極は、半導体チップ搭載基板５０１上の電気的回路パターンと半導体チップ搭載基板５０１を貫通するビアを経由して、２次実装用のボールグリッドアレイ上に電極として配置された半田ボール電極４０６に電気的に接続されている。
【００５０】
本実施の形態のフェースダウン方式によるパッケージングでも、フェースアップ方式でのパッケージングと同様に、電気的接続状態を確保して２次実装を行う場合には、半導体チップ１０１の電極パッド群２０１、２０２の機能信号電極パッドは、半導体チップ搭載基板５０１の外周部のボール電極部（Ｄ）に接続し、半導体チップ１０１の電極パッド群２０１、２０２の電源電極パッドは、半導体チップ搭載基板５０１の中央部のボール電極（Ｃ）に接続することが望ましく、この接続に最適なボール電極の配置状態を容易に作ることが可能となる。
【産業上の利用可能性】
【００５１】
本発明の半導体チップとその制御方法は、同一形状の半導体チップを、フェースアップやフェースダウンの異なる方式によるパッケージングの両方に対応させることができ、同一チップに対してパッケージング方式の選択肢を持たせることができるもので、半導体チップ搭載基板への半導体チップ搭載方式が選択でき半導体チップ搭載基板の設計の自由度向上を図る上で有用である。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施の形態１の半導体チップの構成を示す平面図と（Ａ）部分の拡大図
【図２】本発明の実施の形態２の半導体チップの構成を示す平面図
【図３】本発明の実施の形態３の半導体チップの構成を示す平面図
【図４】本発明の実施の形態の半導体チップの制御方法の一例を示す回路図および制御説明図
【図５】本発明の実施の形態の半導体チップをフェースアップ方式で実装した場合の半導体装置の構成を示す平面図
【図６】本発明の実施の形態の半導体チップをフェースアップ方式で実装した場合の半導体装置の構成を示す断面図
【図７】本発明の実施の形態の半導体チップをフェースダウン方式で実装した場合の半導体装置の構成を示す平面図
【図８】本発明の実施の形態の半導体チップをフェースダウン方式で実装した場合の半導体装置の構成を示す断面図
【図９】従来の半導体チップをフェースアップ方式で実装した場合の半導体装置の構成を示す断面図
【図１０】従来の半導体チップをフェースダウン方式で実装した場合の半導体装置の構成を示す断面図
【符号の説明】
【００５３】
１００    半導体装置
１０１    半導体チップ
１０２    チップ電極
１０３    モールド
１０４    絶縁シート
１０５    半導体チップ搭載基板
１０６    ボール電極
１０７    基板貫通ビア
１０８    絶縁シート上側電極
１０９    ワイヤ
１１０    絶縁シート上側電極
１１１    絶縁シート下側電極
２００    （電極パッド−スイッチ回路間の）接続ライン
２０１    外側電極パッド群
２０２    内側電極パッド群
２０４    （スイッチ回路を制御する）スイッチ回路制御電極パッド
２０５    （スイッチ回路を制御する）スイッチ回路制御電極パッド
２０６    （スイッチ回路を制御する）スイッチ回路制御信号線
２０７    （スイッチ回路を制御する）スイッチ回路制御信号線
２０８    （電極パッド接続切替え用の）スイッチ回路
２１０    （電極パッド−スイッチ回路間の）接続ライン
２１１    外側電極パッド（電源電極パッド）
２１２    外側電極パッド（電源電極パッド）
２１３    内側電極パッド（機能信号電極パッド）
２１４    外側電極パッド（機能信号電極パッド）
２１５    外側電極パッド（機能信号電極パッド）
３０１    内部信号ノード（電源ノードあるいは機能信号ノード）
３０２    内部信号ノード（電源ノードあるいは機能信号ノード）
３０３    スイッチ素子
４０１    半導体チップ搭載基板
４０２    電源配線電極
４０３    電源配線電極
４０４    独立機能信号電極
４０５    独立機能信号電極
４０６    ボール電極
４０７    ワイヤ
５０１    半導体チップ搭載基板
Ｃ    基板中央部ボール電極
Ｄ    基板外周部ボール電極
【図１】
2007165567.tif 000003
【図２】
2007165567.tif 000004
【図３】
2007165567.tif 000005
【図４】
2007165567.tif 000006
【図５】
2007165567.tif 000007
【図６】
2007165567.tif 000008
【図７】
2007165567.tif 000009
【図８】
2007165567.tif 000010
【図９】
2007165567.tif 000011
【図１０】
2007165567.tif 000012