(57)【要約】【課題】回路基板や半導体素子間を多段スタッドバンプで接続するにあたって、多段スタッドバンプの接合強度を向上させる。【解決手段】半導体素子２が実装された第１の回路基板３は、多段スタッドバンプ５を介して第２の回路基板４と接続されている。多段スタッドバンプ５を構成する各スタッドバンプのうち、1段目のスタッドバンプ５ａは2段目以降のスタッドバンプ５ｂ、５ｃより潰れ径が相対的に大きい大径スタッドバンプとされている。【選択図】図１
2007165443.tif 000002
【特許請求の範囲】
【請求項１】
回路基板および半導体素子から選ばれる複数の半導体装置用構成基材と、
前記複数の半導体装置用構成基材間を接続する多段スタッドバンプとを具備し、
前記多段スタッドバンプは、一方の前記半導体装置用構成基材に接合され、かつ他のスタッドバンプより潰れ径が大きい大径スタッドバンプを有することを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記複数の半導体装置用構成基材は、半導体素子が搭載された第１の回路基板と、前記第１の回路基板と前記多段スタッドバンプを介して接続された第２の回路基板とを有することを特徴とする半導体装置。
【請求項３】
請求項１または請求項２記載の半導体装置において、
前記大径スタッドバンプはボール径に対する変形率が1.36以上の潰れ径を有し、かつ前記大径スタッドバンプ以外の他のスタッドバンプはボール径に対する変形率が1.34以下の潰れ径を有することを特徴とする半導体装置。
【請求項４】
回路基板および半導体素子から選ばれる複数の半導体装置用構成基材間を、多段スタッドバンプで接続して半導体装置を作製するにあたり、
一方の前記半導体装置用構成基材上に最下層のスタッドバンプとして大径スタッドバンプを形成する工程と、
前記大径スタッドバンプ上にそれより潰れ径が小さいスタッドバンプを積層して、前記多段スタッドバンプを形成する工程と、
前記多段スタッドバンプに他方の前記半導体装置用構成基材を接続する工程と
を具備することを特徴とする半導体装置の製造方法。
【請求項５】
請求項４記載の半導体装置の製造方法において、
前記複数の半導体装置用構成基材は、半導体素子が搭載された第１の回路基板と、前記第１の回路基板と前記多段スタッドバンプを介して接続された第２の回路基板とを有し、前記多段スタッドバンプを前記第２の回路基板の前記第１の回路基板と対向する面に形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の回路基板または半導体素子間を多段スタッドバンプで接続した半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の小型化や高集積化等を実現するために、複数の半導体素子を1つのパッケージ内に収納してシステム化したマルチチップモジュール（ＭＣＭ）が実用化されている。ＭＣＭの代表的な構造としては、1つの回路基板上にメモリ素子やプロセッサ素子等を実装し、これらを一括して封止した構造が挙げられる。さらに、ＭＣＭの小型・高密度実装化を図る上で、半導体素子を実装した回路基板を立体的に積層したスタック型ＭＣＭ、例えばＰＯＰ（Package on Package）の実用化が進められている
【０００３】
スタック型ＭＣＭを構成するにあたって、上下の回路基板間の接続にはスタッドバンプを多段に積層した多段スタッドバンプを使用することが検討されている（例えば特許文献１，２参照）。多段スタッドバンプを形成するにあたっては、全て同じボンディング条件でスタッドバンプを形成することが一般的であるため、各段のバンプ形状はほぼ同じとなる。このような形状を有する多段スタッドバンプにおいては、2段目以降のスタッドバンプを形成する際に、1段目のスタッドバンプにも超音波振動をかけることになり、この超音波振動が最下層の1段目のスタッドバンプの接合部に悪影響を与えてしまう。
【０００４】
特に、回路基板のＮｉ／Ａｕメッキが施されたランド上にスタッドバンプを形成する場合、バンプ−基板間の強度が元々弱いという難点がある。このため、1段目のスタッドバンプ上に2段目、3段目とスタッドバンプを積み重ねていくたびに、バンプ−基板間の接合面に超音波振動の負荷が加わり、その結果としてバンプ−基板間の接合面の強度が非常に弱くなってしまう。従って、上段側のスタッドバンプを形成する際に、ワイヤカット等によるストレスがバンプ−基板間の接合面に加わると、1段目のスタッドバンプから剥がれが生じてしまうという問題が生じる。
【特許文献１】特開2000-299542号公報
【特許文献２】特開2000-183283号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、回路基板や半導体素子間を多段スタッドバンプで接続するにあたって、多段スタッドバンプの接合強度を向上させることを可能にした半導体装置とその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一態様に係る半導体装置は、回路基板および半導体素子から選ばれる複数の半導体装置用構成基材と、前記複数の半導体装置用構成基材間を接続する多段スタッドバンプとを具備し、前記多段スタッドバンプは一方の前記半導体装置用構成基材に接続され、かつ他のスタッドバンプより潰れ径が大きい大径スタッドバンプを有することを特徴としている。
【０００７】
本発明の一態様に係る半導体装置の製造方法は、回路基板および半導体素子から選ばれる複数の半導体装置用構成基材間を、多段スタッドバンプで接続して半導体装置を作製するにあたり、一方の前記半導体装置用構成基材上に最下層のスタッドバンプとして大径スタッドバンプを形成する工程と、前記大径スタッドバンプ上にそれより潰れ径が小さいスタッドバンプを積層して、前記多段スタッドバンプを形成する工程と、前記多段スタッドバンプに他方の前記半導体装置用構成基材を接続する工程とを具備することを特徴としている。
【発明の効果】
【０００８】
本発明の一態様に係る半導体装置とその製造方法によれば、回路基板や半導体素子に対する多段スタッドバンプの接合強度を向上させることが可能となる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明を実施するための形態について、図面を参照して説明する。なお、以下では本発明の実施形態を図面に基づいて説明するが、それらの図面は図解のために提供されるものであり、本発明はそれらの図面に限定されるものではない。
【００１０】
図１は本発明の半導体装置をＰＯＰ（Package on Package）用パッケージに適用した一実施形態の半導体装置の構成を示す断面図である。同図に示す半導体装置１は第１の半導体装置用構成基材として、半導体素子２が搭載された第１の回路基板３と、第２の半導体装置用構成基材として第２の回路基板４とを有している。これら回路基板３、４間は多段スタッドバンプ５で電気的および機械的に接続されている。
【００１１】
上述した半導体装置１の各構成要素について詳述する。第１および第２の回路基板３、４は、絶縁基板の表面や内部に導体層を形成した構成を有する。回路基板３、４を構成する絶縁基板には、樹脂基板、セラミックス基板、ガラス基板等、各種の絶縁材料からなる基板を適用することができる。樹脂基板を適用した回路基板３、４としては、一般的な多層銅張積層板（多層プリント配線板）等を用いることができる。
【００１２】
下側の第１の回路基板３の下面側には、半田バンプに代表される金属バンプ等からなる外部接続端子６が形成されている。第１の回路基板３の上面（素子搭載面）側には、外部接続端子６と内層配線７等を介して電気的に接続された配線層８が形成されている。この配線層８上にはインナー接続用バンプ９とアウター接続用バンプ１０とが設けられている。インナー接続用バンプ９には半導体素子２がフリップチップ接続されている。第１の回路基板３と半導体素子２との間には、インナー用封止樹脂１１が充填、固化されている。一方、アウター接続用バンプ１０には多段スタッドバンプ５が接続されている。
【００１３】
上側の第２の回路基板４の下面（第１の回路基板３と対向する面）側には、内層配線１２と電気的に接続された配線層１３が形成されており、この配線層１３上には多段スタッドバンプ５の形成部位となるランド１４が設けられている。ランド１４は例えばＮｉ／Ａｕメッキで構成されている。第２の回路基板４の上面側には、内層配線１２と電気的に接続されたバンプ接続用電極１５等が形成されている。そして、第１の回路基板３と第２の回路基板４との間にはアウター用封止樹脂１６が充填、固化されており、これらによってＰＯＰ用単体パッケージとして使用される半導体装置１が構成されている。
【００１４】
次に、半導体素子２が搭載された第１の回路基板３と第２の回路基板４との間を接続する多段スタッドバンプ５の具体的な構成について、図２ないし図４を参照して説明する。図２は多段スタッドバンプ５とその接続部を拡大して示す断面図である。この実施形態においては、第２の回路基板４の下面（第１の回路基板３と対向する面）側に設けられたランド１４上に、複数のスタッドバンプ５ａ、５ｂ、５ｃを順に積層して多段スタッドバンプ５を形成しているため、図２は便宜的に図１と上下逆転した状態を示している。
【００１５】
多段スタッドバンプ５を構成する各スタッドバンプ５ａ、５ｂ、５ｃにおいて、第２の回路基板４のランド１４と直接的に接合される1段目（最下層）のスタッドバンプ５ａは、他のスタッドバンプ５ｂ、５ｃより潰れ径が相対的に大きい大径スタッドバンプとされている。すなわち、1段目のスタッドバンプ５ａを形成する際のボンディング条件を、2段目以降のボンディング条件と変えることによって、1段目のスタッドバンプ５ａの潰れ径のみを大きくしている。このように、1段目のスタッドバンプ５ａを他のスタッドバンプ５ｂ、５ｃより潰れ径が相対的に大きい大径スタッドバンプとし、ランド１４との接合面積を拡大することによって、バンプ−ランド間の接合強度を高めている。
【００１６】
ここで、スタッドバンプ５ａは図３に示すように、キャピラリ２１に保持されたＡｕワイヤ２２の先端にＡｕボール２３を形成し、このＡｕボール２３をランド１４（図３では図示せず）に圧着しつつ超音波振動を加えて接合した後、Ａｕワイヤ２２を切断することにより形成される。このようなスタッドバンプ５ａの形成工程において、スタッドバンプ５ａの潰れ径Ｄ2が大きくなるように、例えばバンプ形成時の超音波出力を強くする。言い換えると、Ａｕボール２３の径Ｄ1に対するスタッドバンプ５ａの径（潰れ径）Ｄ2の比率（Ｄ2／Ｄ1＝Ａｕボール２３の変形率）が大きくなるように、超音波出力等のボンディング条件を設定する。これによって、1段目のスタッドバンプ５ａとランド１４との接合強度を高めることができる。
【００１７】
一方、2段目以降のスタッドバンプ５ｂ、５ｃは、バンプ間の接合に必要な強度が得られる範囲内で、バンプ形成時の超音波出力を弱くすることで潰れ径を小さくしている。図４に示すように、2段目以降のスタッドバンプ５ｂ、５ｃの径（潰れ径）をＤ3とした場合、2段目以降の潰れ径Ｄ3はＤ3＜Ｄ2を満足している。言い換えると、2段目以降のスタッドバンプ５ｂ、５ｃを形成する際の変形率（Ｄ3／Ｄ1）が1段目のスタッドバンプ５ａの変形率（Ｄ2／Ｄ1）より小さくなるように、超音波出力等のボンディング条件を設定する。このように、2段目以降のスタッドバンプ５ｂ、５ｃの潰れ径を相対的に小さくすることによって、2段目以降のボンディング時に1段目のスタッドバンプ５ａの接合部に及ぼす悪影響を抑制することができる。
【００１８】
1段目のスタッドバンプ５ａの潰れ径Ｄ2は、例えば当初のボール径Ｄ1に対する変形率（Ｄ2／Ｄ1）が1.36以上となるように設定することが好ましい。すなわち、1段目のスタッドバンプ５ａはＡｕボール２３を変形率（Ｄ2／Ｄ1）が1.36以上となるように潰して形成することが好ましい。1段目のスタッドバンプ５ａの変形率（Ｄ2／Ｄ1）が1.36未満であると、ランド１４との接合強度を十分に高めることができないおそれがある。図５ないし図７にＡｕボール２３の変形率（Ｄ2／Ｄ1）とシェア強度との関係を示す。図５は当初のボール径Ｄ1が80μmの場合、図６は当初のボール径Ｄ1が85μmの場合、図７は当初のボール径Ｄ1が90μmの場合である。
【００１９】
多段スタッドバンプ５を有する半導体装置１でスタック型マルチチップパッケージと同等のシェア強度を確保するにあたって、当初のボール径Ｄ1が80μmの場合（図５）には、変形率（Ｄ2／Ｄ1）は1.19以上とすることが好ましい。当初のボール径Ｄ1が85μmの場合（図６）には、変形率（Ｄ2／Ｄ1）は1.20以上とすることが好ましく、当初のボール径Ｄ1が90μmの場合（図７）には、変形率（Ｄ2／Ｄ1）は1.26以上とすることが好ましい。このように、シェア強度だけを考慮した場合、1段目のスタッドバンプ５ａの変形率（Ｄ2／Ｄ1）を1.26以上とすることによって、スタック型マルチチップパッケージと同等のシェア強度を確保することができる。
【００２０】
ただし、多段スタッドバンプ５のシェア強度に加えて、1段目のスタッドバンプ５ａとランド（Ｎｉ／Ａｕ）１４との間の破壊モードも重要となる。すなわち、バンプ−ランド間での界面剥離のみならず、ランド側のＡｕ残り率が少ない場合にも、1段目のスタッドバンプ５ａが十分な接合強度を有しているとは言えない。そこで、各ボール径（80μm、85μm、90μm）毎に変形率と破壊モードとの関係を調べた。破壊モードは、バンプ−ランド間の界面から剥離した場合をモード１、Ａｕ残り率が面積比で50％未満の場合をモード２、Ａｕ残り率が面積比で50％以上の場合をモード３とした。
【００２１】
そして、各ボール径（80μm、85μm、90μm）について、変形率を変えた試料をそれぞれ50個ずつ用意し、これら50個の試料の破壊モードをそれぞれ調べた。それらの結果を表１に示す。表１の測定結果は、それぞれ50個の試料のうち、破壊モードがモード１の試料が50％を超えた場合には××、モード１とモード２の試料の合計が50％を超えた場合には×、モード１とモード２の試料の合計が50％未満であってもモード３の試料が75％未満の場合には△、モード３の試料が75％以上の場合には○、モード３の試料が100％の場合には◎として示した。
【００２２】
【表１】
2007165443.tif 000003
【００２３】
図５、図６および図７に示したシェア強度と表１に示した破壊モードの測定結果から明らかなように、スタック型マルチチップパッケージと同等のシェア強度と破壊モード（Ａｕ残り率）を同時に満足させる上で、1段目のスタッドバンプ５ａの変形率（Ｄ2／Ｄ1）は1.36以上とすることが好ましいことが分かる。このように、1段目のスタッドバンプ５ａの潰れ径Ｄ2を、当初のボール径Ｄ1に対する変形率（Ｄ2／Ｄ1）が1.36以上となるように設定することによって、実用的な接合強度を再現性よく得ることが可能となる。なお、1段目のスタッドバンプ５ａの変形率を大きくしすぎても接合強度が低下する傾向があるため、変形率（Ｄ2／Ｄ1）は1.45以下とすることが好ましく、さらには1.40以下とすることが望ましい。
【００２４】
上述したように、1段目のスタッドバンプ５ａを大径スタッドバンプとしてランド１４との接合面積を拡大すると共に、2段目以降のスタッドバンプ５ｂ、５ｃの潰れ径を相対的に小さくして1段目のスタッドバンプ５ａの接合部に及ぼす悪影響を抑制することによって、多段スタッドバンプ５としての接合強度を向上させることが可能となる。さらに、2段目以降のスタッドバンプ５ｂ、５ｃの変形率を減少させて潰れ径Ｄ3を小さくすることによって、第１の回路基板３と第２の回路基板４との間の接続に要する多段スタッドバンプ５の段数を減少させることが可能となる。
【００２５】
すなわち、第１の回路基板３と第２の回路基板４との接続に必要な多段スタッドバンプ５の段数は、各スタッドバンプの高さと基板間距離との関係に基づいて設定される。多段スタッドバンプ５の段数が増加するということは、その分だけ製造コストが増大することを意味する。従って、半導体装置１の製造コストの増大を抑制するためには、多段スタッドバンプ５の段数をできるだけ減らすことが好ましい。図８ないし図１０に変形率を変えた場合の各段数による多段スタッドバンプの高さを示す。図８は当初のボール径Ｄ1が80μmの場合、図９は当初のボール径Ｄ1が85μmの場合、図１０は当初のボール径Ｄ1が90μmの場合である。
【００２６】
第１の回路基板３と第２の回路基板４との間の距離が165μmである場合を考えると、ボールの変形率が1.14であれば3段の多段スタッドバンプで第１の回路基板３と第２の回路基板４との間を接続することができる。ただし、このような変形率の多段スタッドバンプでは前述したように十分な接合強度を得ることができない。一方、変形率が1.36以上のスタッドバンプのみで多段スタッドバンプを構成した場合、165μmの基板間距離を接続するためには、スタッドバンプを4段以上積層する必要が生じる。これでは製造コストの上昇を招くことになる。
【００２７】
これらに対して、この実施形態の多段スタッドバンプ５は、1段目のスタッドバンプ５ａの変形率（Ｄ2／Ｄ1）のみを例えば1.36以上とし、2段目以降のスタッドバンプ５ｂ、５ｃの変形率（Ｄ3／Ｄ1）はバンプ間接合に必要な強度が得られる範囲内で小さくしている。このような多段スタッドバンプ５によれば、十分な接合強度を得た上で、例えば165μmの基板間距離を3段の多段スタッドバンプ５で接続することが可能となる。接続距離に対する多段スタッドバンプ５の段数を低減する上で、2段目以降のスタッドバンプ５ｂ、５ｃの変形率（Ｄ3／Ｄ1）は1.34以下とすることが好ましい。
【００２８】
すなわち、1段目のスタッドバンプ５ａの変形率（Ｄ2／Ｄ1）を1.36以上とし、2段目以降のスタッドバンプ５ｂ、５ｃの変形率（Ｄ3／Ｄ1）を1.34以下とすることによって、多段スタッドバンプ５の接合強度の向上と段数の低減とを両立させることが可能となる。2段目以降のスタッドバンプ５ｂ、５ｃの変形率（Ｄ3／Ｄ1）は1.15以下とすることがさらに好ましい。ただし、2段目以降のスタッドバンプ５ｂ、５ｃの変形率（Ｄ3／Ｄ1）が小さすぎると、バンプ間の接合強度が不足するおそれがあることから、変形率（Ｄ3／Ｄ1）は1.05以上とすることが好ましい。
【００２９】
この実施形態によれば、高強度化と低コスト化を両立させた多段スタッドバンプ５を提供することができる。従って、信頼性や製造歩留りを向上させた半導体装置１を低コストで提供することが可能となる。なお、この実施形態では3段の多段スタッドバンプ５を例として挙げたが、多段スタッドバンプ５の高さはあくまでも基板間距離により設定されるものであり、その段数は3段に限られるものではない。4段以上の多段スタッドバンプであっても、1段目のスタッドバンプの潰れ径Ｄ2を2段目以降のスタッドバンプの潰れ径より相対的に大きくすることによって、多段スタッドバンプの接合強度を高めた上で段数の増加を抑制することができる。
【００３０】
次に、上述した実施形態による半導体装置１の製造工程について、図１１を参照して説明する。まず、図１１（ａ）に示すように、第２の回路基板４の第１の回路基板３との対向面側に設けられたランド１４上に、1段目のスタッドバンプ５ａを形成する。1段目のスタッドバンプ５ａは、上述したように変形率（Ｄ2／Ｄ1）を例えば1.36以上に設定して形成することが好ましい。このようにして、1段目のスタッドバンプ５ａのみは潰れ径Ｄ2が相対的に大きい大径スタッドバンプとして形成する。
【００３１】
次いで、図１１（ｂ）に示すように、1段目のスタッドバンプ５ａ上に2段目以降のスタッドバンプ５ｂ、５ｃを積層して、多段スタッドバンプ５ａを形成する。2段目以降のスタッドバンプ５ｂ、５ｃは、上述したように変形率（Ｄ3／Ｄ1）を1段目の変形率（Ｄ2／Ｄ1）より小さくする（例えば1.34以下）ことで、潰れ径Ｄ3を1段目の潰れ径Ｄ2より小さくする。このようにして、1段目のスタッドバンプ５ａと2段目以降のスタッドバンプ５ｂ、５ｃとの潰れ径が相対的に異なる多段スタッドバンプ５を形成する。
【００３２】
一方、第１の回路基板３については、通常のフリップチップ接続工程を実施して半導体素子２を実装する。図１１（ｃ）に示すように、半導体素子２を実装した第１の回路基板３上に、基板３、４間の空間を充填するのに十分な量の封止樹脂を例えば樹脂シート１７として供給した後、多段スタッドバンプ５を有する第２の回路基板４を配置する。そして、図１１（ｄ）に示すように、第２の回路基板４を適度な圧力で加圧しつつ加熱することによって、第１の回路基板３のアウター接続用バンプ１０と第２の回路基板４の多段スタッドバンプ５とを接続すると共に、樹脂シート１７を硬化させてアウター用封止樹脂１６で樹脂封止する。
【００３３】
この後、半田バンプ等による外部接続端子６の形成工程を実施することによって、ＰＯＰ用の単体パッケージとして用いられる半導体装置１を作製する。なお、ここでは個片化された第１の回路基板３と第２の回路基板４とを接続する工程について説明したが、第１の回路基板３はブロック化されているものであってもよい。すなわち、複数個の第１の回路基板３が一体化されたブロック基板上に、個片化された第２の回路基板４を個々に配置し、封止樹脂１６の熱硬化工程を一括して実施した後に、これらを個片化することによって半導体装置１を作製することも可能である。
【００３４】
なお、ここでは本発明の半導体装置をＰＯＰ用単体パッケージに適用した例について説明したが、本発明はこれに限定されるものではない。例えば、複数の基板間やパッケージ間を多段スタッドバンプで接続して積層パッケージを構成するような場合においても、本発明の半導体装置は適用可能である。また、複数の半導体素子間や半導体素子と基板との間を多段スタッドバンプで接続する場合においても、本発明は適用可能である。
【００３５】
このように、本発明は回路基板および半導体素子から選ばれる複数の半導体装置用構成基材間を多段スタッドバンプで接続した各種構成の半導体装置に適用可能であり、そのような半導体装置も本発明に含まれるものである。また、本発明の実施形態は本発明の技術的思想の範囲内で拡張もしくは変更することができ、この拡張、変更した実施形態も本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【００３６】
【図１】本発明の一実施形態による半導体装置の構成を示す断面図である。
【図２】図１に示す半導体装置の要部を拡大して示す断面図である。
【図３】多段スタッドバンプにおける1段目のスタッドバンプの形成工程、並びに当初のボール径とスタッドバンプの潰れ径との関係を説明するための図である。
【図４】多段スタッドバンプにおける2段目以降のスタッドバンプの潰れ径を説明するための図である。
【図５】当初のボール径が80μmの場合の変形率とシェア強度との関係の一例を示す図である。
【図６】当初のボール径が85μmの場合の変形率とシェア強度との関係の一例を示す図である。
【図７】当初のボール径が90μmの場合の変形率とシェア強度との関係の一例を示す図である。
【図８】当初のボール径が80μmの場合の各段数における変形率と多段スタッドバンプの高さとの関係を示す図である。
【図９】当初のボール径が85μmの場合の各段数における変形率と多段スタッドバンプの高さとの関係を示す図である。
【図１０】当初のボール径が90μmの場合の各段数における変形率と多段スタッドバンプの高さとの関係を示す図である。
【図１１】図１に示す半導体装置の要部製造工程を示す断面図である。
【符号の説明】
【００３７】
１…半導体装置、２…半導体素子、３…第１の回路基板、４…第２の回路基板、５…多段スタッドバンプ、８…インナー接続用バンプ、９…アウター接続用バンプ、１３…ランド、１５…アウター用封止樹脂。
【図１】
2007165443.tif 000004
【図２】
2007165443.tif 000005
【図３】
2007165443.tif 000006
【図４】
2007165443.tif 000007
【図５】
2007165443.tif 000008
【図６】
2007165443.tif 000009
【図７】
2007165443.tif 000010
【図８】
2007165443.tif 000011
【図９】
2007165443.tif 000012
【図１０】
2007165443.tif 000013
【図１１】
2007165443.tif 000014