(57)【要約】【課題】トリミングによって所望する回路構造を得るために複数の素子を有する集積回路の小型化を可能とする集積回路を提供する。【解決手段】複数の素子群を構成する複数の素子のそれぞれが、トリミング配線を介してメイン配線に接続してあり、レーザにより前記トリミング配線を切断して素子群単位に前記メイン配線から切り離して所望の回路構成を得る集積回路であって、各素子の前記トリミング配線は、少なくとも前記レーザによる切断部において、前記素子群毎にレーザのスポット径内に配置してあることを特徴とする。【選択図】図３
2007165672.tif 000002
【特許請求の範囲】
【請求項１】
複数の素子群を構成する複数の素子のそれぞれが、トリミング配線を介してメイン配線に接続してあり、レーザにより前記トリミング配線を切断して素子群単位に前記メイン配線から切り離して所望の回路構成を得る集積回路であって、
各素子の前記トリミング配線は、少なくとも前記レーザによる切断部において、前記素子群毎にレーザのスポット径内に配置してあることを特徴とする集積回路。  
【請求項２】
前記各素子群間の前記切断部における前記トリミング配線は、前記レーザのスポット径以上の間隔をあけて配置することを特徴とする請求項１に記載の集積回路。
【請求項３】
前記切断部を構成するトリミング配線群のうち、最も外側に配置される配線を、トリミング配線の切断の有無を確認する識別子とすることを特徴とする請求項１又は請求項２に記載の集積回路。
【請求項４】
前記素子をコンデンサとした、請求項１乃至請求項３のいずれかに記載の集積回路と、
サーミスタと、
圧電振動子とを備えたことを特徴とする温度補償回路。
【請求項５】
請求項４に記載の温度補償回路を搭載したことを特徴とする温度補償型圧電デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レーザトリミングによって素子構成を選択することを可能とした集積回路、及びこの集積回路を搭載した温度補償回路、並びに温度補償型圧電デバイスに関する。
【背景技術】
【０００２】
集積回路化された素子群の中から、不要な素子に接続された配線をトリミング（切断）して所望する回路構造を得る技術は、従来より知られている。このような技術により、複数の素子構造を１つの設計から構成することが可能となるのである。
【０００３】
従来、このような技術において配線のトリミングには、レーザが用いられており、配線にレーザを照射することで配線を焼き切るようにしていた。このようなレーザによるトリミング（レーザトリミング）は、非常に有効な技術であるが、照射によってトリミングする範囲が微小であるが故に照射位置の位置決めが困難とされてきた。このため、所望する素子構造を得るために選択的にトリミングされる配線の間隔はレーザの照射範囲よりも広く設けられ、照射範囲のズレにより隣接して配置された配線が切断されないようにされていた。このような問題に鑑み、特許文献１には、レーザトリミングを行う際の位置決め精度の向上を図るための技術が開示されている。
【特許文献１】特開２０００−３９９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１に開示されているような技術を用いれば、確かにレーザトリミングの精度は向上するものと考えられる。しかし、照射範囲の誤差等を考慮した場合にはやはり、トリミング対象とする配線の間隔を狭めることは困難である。このため、上述したような素子間の配線をトリミングすることによって所望する回路構造を得る構成の集積回路では、配線の配置間隔を確保するために大型化してしまうという問題が生じている。
【０００５】
そこで本発明では、上記のようなトリミングによって所望する回路構造を得るために複数の素子を有する集積回路の小型化を可能とする集積回路、及びこの集積回路を採用した温度補償回路、並びに温度補償型圧電デバイスを提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するための本発明に係る集積回路は、複数の素子群を構成する複数の素子のそれぞれが、トリミング配線を介してメイン配線に接続してあり、レーザにより前記トリミング配線を切断して素子群単位に前記メイン配線から切り離して所望の回路構成を得る集積回路であって、各素子の前記トリミング配線は、少なくとも前記レーザによる切断部において、前記素子群毎にレーザのスポット径内に配置してあることを特徴とする。複数の素子間を繋ぐトリミング配線の配置を上記のようにすることで、従来に比べて配線の配置スペースを大幅に削減することができるようになる。このため、素子を内装する集積回路を小型化することができる。また、一度のレーザ照射により複数の配線をトリミングすることが可能となるため、効率的に所望する回路構造を得ることができるようになる。
【０００７】
また、上記のような構成の集積回路では、前記各素子群間の前記切断部における前記トリミング配線は、前記レーザのスポット径以上の間隔をあけて配置することが望ましい。このようにしてトリミング配線を配置すれば、１つのトリミング窓に対して従来よりも多くの配線を配置し、トリミングを行うことが可能となる。このため、配線の配置スペースを縮小することができるのはもちろん、トリミングを行う際の速度も向上させることができる。
【０００８】
また、上記のような構成の集積回路では、前記切断部を構成するトリミング配線群のうち、最も外側に配置される配線を、トリミング配線の切断の有無を確認する識別子とするようにしても良い。従来に比べて狭いスペースに多くの配線を配置することができるようになったため、識別子としてのダミー配線を、配線群に加えることができるようになる。このようにすることで、ダミー配線が切断されたか否かの確認により、素子間を繋ぐ配線のトリミングが完了したか否かを知ることが可能となる。このため、レーザの照射範囲（スポット位置）がズレた場合であっても、トリミングを予定した配線が残存するということが無くなる。
【０００９】
また、本発明に係る温度補償回路は、前記素子をコンデンサとして構成した上記いずれかに記載の集積回路と、サーミスタと、圧電振動子とを備えたことを特徴とする。このような特徴を有する温度補償回路であれば、集積回路の小型化に伴う回路構成の小型化を図ることができる。また、複数の素子構成を１つの集積回路によって選択的に設定することができるため、設計や在庫管理が容易となる。
【００１０】
さらに、本発明に係る温度補償型圧電デバイスは、上記温度補償回路を搭載したことを特徴とするものである。このような特徴を有する温度補償型圧電デバイスによれば、同一の集積回路によって複数の圧電特性を持つデバイスを構成することが可能となる。よって、圧電デバイスの製造コストを削減することが可能となる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の集積回路、及び温度補償回路、並びに前記温度補償回路を搭載した温度補償型圧電デバイスに係る実施の形態について、図面を参照して詳細に説明する。なお、以下に示す実施の形態は、本発明を実施するための一部の形態であって、本発明の技術的範囲はこれらの形態のみに拘束されるものでは無い。
【００１２】
まず、集積化した素子群を配置する回路構成の形態を例として、図１を参照して説明する。図１に示す回路は圧電デバイス１０であり、圧電振動子２０と、この圧電振動子２０に接続した直接型の温度補償回路３０とを基本構成とするものである。詳細には、圧電振動子２０、温度補償回路３０の他、外部端子であるＧＮＤ端子、ＨＯＴ−Ａ端子、ＨＯＴ−Ｂ端子、及びドレイン容量としてのコンデンサ５０とが設けられている。
【００１３】
ここで、本実施形態における圧電振動子２０は、電圧の付加によって振動を励起するものであれば、その仕様を限定するものでは無い。すなわち、振動片の構成材料は、水晶、タンタル酸リチウム、ニオブ酸リチウム、その他酸化亜鉛薄膜を有するサファイア基板等種々のものを選択することができる。
【００１４】
本実施形態における温度補償回路３０は、低温の温度補償を行う低温用温度補償回路３０ａと、高温の温度補償を行う高温用温度補償回路３０ｂとを直列に接続する構成を採っている。図１に示すように、いずれの温度補償回路３０ａ，３０ｂも、サーミスタ３２，３８と、コンデンサ３４，３６，４０とから成る並列回路によって構成されるものである。
【００１５】
このような構成の温度補償回路３０ａ，（３０ｂ）では、抵抗素子であるサーミスタ３２，（３８）と、容量素子であるコンデンサ３４，３６，（４０）との組み合わせにより圧電振動子２０が励起する振動の周波数の調整範囲、すなわち温度補償範囲を変えることができる。
【００１６】
本実施形態では、規定のサーミスタ３２，（３８）に対してコンデンサ３４，３６，（４０）の容量を変える場合を例に挙げて説明する。コンデンサ３４，３６，（４０）の容量の設定は、１つの設計から温度補償範囲、あるいはサーミスタの仕様に応じて変化させることができる構成とされている。すなわち、本実施形態におけるコンデンサ３４，３６，４０は、複数の容量を有するものを並列に配置したアレイ状の素子構造とした。このような構成のコンデンサ３４，３６，４０では、所望する容量を得るためのコンデンサ素子を選択し、不要なコンデンサ素子をアレイから切り離すことで、所望する容量のコンデンサが構成されるのである。また、本実施形態における温度補償回路３０では、サーミスタ３２，３８以外の素子、すなわちコンデンサ３４，３６，４０は集積化され、ＩＣ化された１つのチップとして温度補償回路３０に組み込まれている。よって、図１に示すＡ〜Ｆの端子は、集積回路３１（図３参照）とサーミスタ３２，３８、あるいは圧電デバイス１０内の回路とを接続するための端子である。
【００１７】
ＩＣ化されたチップ内における素子の切り離しは、背景技術の項でも述べたように、レーザトリミングによって行われる。上記のような温度補償回路３０において、アレイ化され、群として配置されるコンデンサ３４，３６，４０の概念は、図２に示すようなものである。このような構成のコンデンサ３４（３４ａ，３４ｂ，３４ｃ），３６（３６ａ，３６ｂ，３６ｃ），４０（４０ａ，４０ｂ，４０ｃ）では、所望するコンデンサ容量を得るためのコンデンサの組み合わせに不要となるコンデンサを基準となる容量を持つコンデンサ３４ａ，３６ａ，４０ａ（メイン配線に接続されたコンデンサ）から切り離すために、図中破線で示したトリミングポイント（切断部）をレーザによってトリミングする。配線３４ｂｌ〜４０ｃｌのトリミングは所望する容量を得るためのコンデンサの組み合わせにより選択的に行われるため、個々のコンデンサに接続された配線毎に行われることとなる。したがって従来は、隣り合う配線（例えば配線３４ｂｌと配線３４ｃｌ）間の間隔を、トリミングを行うレーザの照射範囲の直径（スポット径）よりも広くして、レーザの照射精度の影響による配線の誤切断を防止するようにしていた。
【００１８】
このような配線の配置に対して本実施形態の温度補償回路では図３に示すように、所望するコンデンサ容量を得るための複数の組み合わせを予め選定し、当該組み合わせを選択するために同時に切断する複数の配線（図３では配線３４ｂｌ，３６ｂｌ，４０ｂｌ、及び配線３４ｃｌ，３６ｃｌ，４０ｃｌ）を１つの群としてまとめ、当該群を成す複数の配線を近接させて配置することとした。具体的には、コンデンサ３４ａ，３６ａ，４０ａの容量がそれぞれ１０ｐＦ、１０ｐＦ、２０ｐＦであった場合、コンデンサ３４ｂ，３６ｂ，４０ｂの容量はそれぞれ３ｐＦ、コンデンサ３４ｃ，３６ｃ，４０ｃの容量はそれぞれ６ｐＦ等としておくのである。これにより、所定のトリミングポイントを切断することで、各コンデンサ３４，３６，４０の容量を任意の容量単位に削減していくことができる。
また、このように１つの群として配置する配線の配置幅、すなわち配線群の両端に位置する配線間の距離は、トリミングのために照射するレーザのスポット径よりも狭い間隔とすることとした。
【００１９】
このような配置形態とすることで、一度のレーザ照射により複数の配線（例えば配線３４ｂｌ，３６ｂｌ，４０ｂｌ）を切断することができ、効率良く所望する素子構造を得ることができるようになる。また従来は、配線の誤切断を防止するために配線毎の配置間隔をレーザのスポット径よりも広くして配置していたのに対し、複数の配線をレーザのスポット径内に収まるように配置するため、配線の配置スペースを大幅に削減することが可能となり、素子群（コンデンサ素子群）によって構成される集積回路３１の小型化を図ることが可能となり、これを含む温度補償回路３０や圧電デバイス１０の小型化も図ることができる。
【００２０】
なお、図３に示す集積回路３１内には、コンデンサ５０を記載していないが、単一の集積回路として構成することができる。また、図３においては、コンデンサ間を繋ぐ配線が交差しているように示しているが、実際には、積層基板等を用いて配線を立体的に配置することで、配線間の短絡等が生じることは無い。
【００２１】
上記のように配置した集積回路内におけるコンデンサ３４ａ，３４ｂ，３４ｃ（３６ａ〜３６ｃ、４０ａ〜４０ｃ）間の配線３４ｂｌ，３４ｃｌ（３６ｂｌ，３６ｃｌ、４０ｂｌ，４０ｃｌ）は、図４（Ａ）に示すように、集積回路３１を構成するチップ１００に設けられたトリミング窓１１０を介して外部に晒されることとなる。このトリミング窓１１０を介して配線３４ｂｌ，３６ｂｌ，４０ｂｌあるいは配線３４ｃｌ，３６ｃｌ，４０ｃｌにレーザを照射することにより、配線の切断が行われるのである。なお、図４において、図４（Ｂ）は本実施形態で示した配線の配置方法を用いて配置された配線状態を示す図であり、図４（Ｃ）は、従来の配線の配置方法によって配置された配線状態を示す図である。図４（Ｂ）、図４（Ｃ）から読み取れるように、本発明の配線の配置方法を実施した場合には、従来に比べて多くの配線を１つのトリミング窓１１０内に配置することが可能となる。つまり、従来、１つのトリミング窓１１０に対して３本の配線（例えば３４ｃｌ，３４ｂｌ，３６ｃｌ）を配置することが可能であった場合、本発明の配線の配置方法を実施することにより、例えば同数（３つ）の配線群を１つのトリミング窓内に配置することが可能となるのである。
【００２２】
上記のような構成の集積回路３１を概略的に示すと図５に示すような形となる。すなわち、外部端子Ａ〜Ｆに接続された基準素子によって構成される基準領域に対して、組み合わせの設定単位で仕分けされた素子群から成る追加領域ａ，ｂを、１つ、あるいは素子に対応した配線の数よりも少なく構成した配線群によって接続した状態が構成されるのである。このようにして設けられる追加領域による素子構造のパターンの選択数は、追加領域の数をｎとした場合には、
【数１】
2007165672.tif 000003
と表すことができる。
【００２３】
上記のような構成の温度補償回路１０は、外部端子であるＨＯＴ−Ａ端子、ＨＯＴ−Ｂ端子に対してインバータや帰還抵抗を備えた帰還回路を接続することにより、図６に示すような発振回路１０ａを構成することができる。図６に示す発振回路１０ａは、ＣＭＯＳインバータを使用した基本的な発振回路を構成する場合の例である。よって、図６に示す発振回路１０ａは、圧電振動子２０、インバータ７０、帰還抵抗８０、ゲイン調整抵抗６０、コンデンサ５０、及び温度補償回路３０によって構成される。なお、図６において温度補償回路３０は、基本とされる発振回路におけるゲート容量としてのコンデンサの代わりを担う。
【００２４】
上記実施形態に示した配線の配置方法を実施するにあたっては、次のような工夫をするようにしても良い。すなわち、図７に示すように素子間を繋ぐ配線２００ａ，２００ｂあるいは配線２００ｃ，２００ｄの他に、トリミングを予定する配線が実際に切断されたか否かを確認するためのダミー配線２１０ａ〜２１０ｄを配置するのである。上述したように、レーザトリミングでは、レーザの照射位置を定める際の精度を向上させることが困難である。したがって、レーザのスポット範囲という微小な範囲に配置された配線群の中には、レーザの照射位置のズレの影響を受けて、切断されずに残ってしまう物が生じ得る。このような場合に、前記のようなダミー配線２１０ａ〜２１０ｄの切断をもって素子間を繋ぐ配線２００ａ〜２００ｄの切断を確認することができれば、目的とする配線の切り残しが生じることが無くなる。
【００２５】
具体的な構成は次の通りである。まず、素子間を繋ぐ配線２００ａ，２００ｂ、あるいは２００ｃ、２００ｄをレーザのスポット範囲内に収まる幅に近接させて配置する。次に、前述のようにして配置した配線群の両端に位置する配線の外側に、上述したダミー配線２１０ａ〜２１０ｄを配置する。このとき、配線群の両端に位置することとなるダミー配線２１０ａ，２１０ｃからダミー配線２１０ｂ，２１０ｄまでの幅が、レーザのスポット径よりも狭くなるようにする。
【００２６】
前記ダミー配線２１０ａ，２１０ｂまたはダミー配線２１０ｃ，２１０ｄにはそれぞれ、既知の抵抗値を持つ抵抗素子２２０ａ，２１０ｂが接続されている。そして、ダミー配線２１０ａ，２１０ｂと抵抗素子２２０ａとによって構成される回路とダミー配線２１０ｃ，２１０ｄと抵抗素子２２０ｂとによって構成される回路とは直列に接続され、抵抗値測定部２３０へ接続される。このような構成とした配線切断確認回路では、抵抗値測定部２３０からの通電により回路全体の抵抗値が測定される。このため、抵抗値が０、あるいは極めて低いダミー配線２１０ａ〜２１０ｄが切断された場合、抵抗値測定部２３０によって測定される抵抗値は、前記抵抗素子を介した電流となるため、抵抗素子２２０ａ，２２０ｂの有する抵抗値の合計値を示すこととなる。
【００２７】
例えば、抵抗素子２２０ａ，２２０ｂの有する抵抗値が１０Ωであった場合、ダミー配線２１０ａ〜２１０ｄのいずれも切断されなければ、抵抗値測定部２３０によって測定される抵抗値は０Ωである。一方、ダミー配線２１０ａ，２１０ｂを含む配線群が切断された場合には、抵抗値として１０Ωが示される。また、ダミー配線２１０ｃ、２１０ｄを含む配線群も切断された場合には、全体として２０Ωの抵抗値が示される。
【００２８】
このような作用により、抵抗値測定部１３０によって測定される抵抗値から、素子間の配線の切断が完了したか否かを確認することができる。なお、ダミー配線２１０ａ〜２１０ｄに接続する抵抗素子２２０ａ，２２０ｂの抵抗値をそれぞれ異ならせるようにすれば、どのダミー配線が切断されたかを知ることができるようになる。なお、図７においては、対を成すダミー配線２１０ａ，２１０ｂ、あるいはダミー配線２１０ｃ，２１０ｄ毎に抵抗素子を設ける構成としたが、単一のダミー配線単位に抵抗素子を設けるようにしても良い。
【図面の簡単な説明】
【００２９】
【図１】温度補償回路を搭載した圧電デバイスの例を示す図である。
【図２】従来の集積回路における素子間を繋ぐ配線の配置構成を示す図である。
【図３】本発明に係る集積回路において、素子間を繋ぐ配線の配置構成の仕様を示す図である。
【図４】チップ化された集積回路と、チップに設けられたトリミング窓を示す図である。
【図５】本発明の集積回路における回路構成、及び素子間の接続の概念を示す図である。
【図６】温度補償型の発振回路の例を示す図である。
【図７】本発明のトリミング用配線の配置方法に係る応用例を示す図である。
【符号の説明】
【００３０】
１０………圧電デバイス、２０………圧電振動子、３０………温度補償回路、３０ａ………低温用温度補償回路（温度補償回路）、３０ｂ………高温用温度補償回路（温度補償回路）、３２………サーミスタ、３４（３４ａ〜３４ｃ）………コンデンサ、３６（３６ａ〜３６ｃ）………コンデンサ、３８………サーミスタ、４０（４０ａ〜４０ｃ）………コンデンサ、５０………コンデンサ。
【図１】
2007165672.tif 000004
【図２】
2007165672.tif 000005
【図３】
2007165672.tif 000006
【図４】
2007165672.tif 000007
【図５】
2007165672.tif 000008
【図６】
2007165672.tif 000009
【図７】
2007165672.tif 000010