(57)【要約】【課題】  誘電体膜を高誘電物質で形成したＳＡＮＯＳ構造のゲートエッチングの際、窒化膜をウェットエッチング工程で除去することにより、トンネル酸化膜損失を最小化し、半導体基板の損傷を防止してセル特性を向上させることが可能な半導体素子のゲート形成方法の提供。【解決手段】  半導体基板の上部にトンネル酸化膜、窒化膜、誘電体膜、ポリシリコン膜、タングステンシリサイド膜およびハードマスク膜を形成する段階と、前記ハードマスク膜、タングステンシリサイド膜、ポリシリコン膜および誘電体膜の所定の領域を順次エッチングし、コントロールゲートパターンを形成すると同時に窒化膜を露出させる段階と、前記コントロールゲートパターンの両側壁に熱酸化工程を行って酸化膜を形成する段階と、前記露出した窒化膜をウェットエッチング工程によって除去してトンネル酸化膜を露出させる段階とを含む、半導体素子のゲート形成方法を提供する。【選択図】    図１ｄ
2007165826.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上部にトンネル酸化膜、窒化膜、誘電体膜、ポリシリコン膜、タングステンシリサイド膜およびハードマスク膜を形成する段階と、
前記ハードマスク膜、タングステンシリサイド膜、ポリシリコン膜および誘電体膜の所定の領域を順次エッチングし、コントロールゲートパターンを形成すると同時に窒化膜を露出させる段階と、
前記コントロールゲートパターンの両側壁に熱酸化工程を行って酸化膜を形成する段階と、
前記露出した窒化膜をウェットエッチング工程によって除去してトンネル酸化膜を露出させる段階とを含むことを特徴とする、半導体素子のゲート形成方法。
【請求項２】
前記誘電体膜は、Ａｌ２Ｏ３を含むことを特徴とする、請求項１に記載の半導体素子のゲート形成方法。
【請求項３】
前記コントロールゲートパターンのエッチング工程は、ＨＢｒおよびＯ２、或いはＨＢｒ、Ｃｌ２およびＯ２の混合ガスを用いて行うことを特徴とする、請求項１に記載の半導体素子のゲート形成方法。
【請求項４】
前記露出した誘電体膜は、ＢＣｌ３、Ｃｌ２およびＡｒの混合ガスを用いてエッチングすることを特徴とする、請求項１に記載の半導体素子のゲート形成方法。
【請求項５】
前記酸化膜は７０〜１００Åの厚さに形成することを特徴とする、請求項１に記載の半導体素子のゲート形成方法。
【請求項６】
前記ウェットエッチング工程は、リン酸（Ｈ３ＰＯ４）を用いて行うことを特徴とする、請求項１に記載の半導体素子のゲート形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子のゲート形成方法に係り、特にフラッシュメモリ素子の誘電体膜を高誘電物質で形成したＳＡＮＯＳ構造のゲートエッチングの際に、窒化膜をウェットエッチング工程で除去することにより、トンネル酸化膜の損失(loss)を最小化して半導体基板の損傷を防止することが可能な半導体素子のゲート形成方法に関する。
【背景技術】
【０００２】
最近、ＮＡＮＤフラッシュメモリ素子の製造方法のうち、誘電体膜を高誘電物質(high K)を用いてゲートを形成する方法が用いられている。
【０００３】
特に、前記高誘電物質の中でもアルミニウム酸化膜（Ａｌ２Ｏ３）を用いて半導体基板、トンネル酸化膜、窒化膜、アルミニウム酸化膜およびポリシリコンを含んだゲートを形成する構造をＳＡＮＯＳ構造という。
【０００４】
以下、ＳＡＮＯＳ構造のゲート形成工程を簡略に説明すると、まず、半導体基板の上部にトンネル酸化膜、フローティングゲート用窒化膜、アルミニウム酸化膜（Ａｌ２Ｏ３）、コントロールゲート用ポリシリコン膜、タングステンシリサイド膜及びハードマスク膜を形成する。
【０００５】
ハードマスクの上部に感光膜パターンを形成した後、感光膜パターンをマスクとしてタングステンシリサイド膜、ポリシリコン膜、アルミニウム酸化膜および窒化膜を順次エッチングしてゲートを形成する。
【０００６】
この際、ゲートエッチング工程は、ドライエッチング工程を行うが、窒化膜の除去の後に、トンネル酸化膜でエッチング工程を止めなければならない。
【０００７】
すなわち、窒化膜エッチングの際に、窒化膜はエッチングされ易く、トンネル酸化膜は相対的に少なくエッチングされるレシピ(recipe)、言い換えれば窒化膜：トンネル酸化膜が１０：１以上の選択比でエッチングすることが好ましいが、現在、ドライエッチング技術では前記選択比を持たせることができないため、トンネル酸化膜でエッチング工程が止まり難いという問題点がある。
【０００８】
したがって、トンネル酸化膜が損失し、これにより半導体基板にもアタック(attack)が発生してセル特性を低下させるという問題点があった。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、誘電体膜を高誘電物質で形成したＳＡＮＯＳ構造のゲートエッチングの際、窒化膜をウェットエッチング工程で除去することにより、トンネル酸化膜損失を最小化し、半導体基板の損傷を防止してセル特性を向上させることが可能な半導体素子のゲート形成方法を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明に係る半導体素子のゲート形成方法は、半導体基板の上部にトンネル酸化膜、窒化膜、誘電体膜、ポリシリコン膜、タングステンシリサイド膜およびハードマスク膜を形成する段階と、前記ハードマスク膜、タングステンシリサイド膜、ポリシリコン膜および誘電体膜の所定の領域を順次エッチングし、コントロールゲートパターンを形成すると同時に窒化膜を露出させる段階と、前記コントロールゲートパターンの両側壁に熱酸化工程を行って酸化膜を形成する段階と、前記露出した窒化膜をウェットエッチング工程によって除去してトンネル酸化膜を露出させる段階とを含む。
【００１１】
前記誘電体膜は、Ａｌ２Ｏ３で形成する。前記コントロールゲートパターンのエッチング工程は、ＨＢｒおよびＯ２、或いはＨＢｒ、Ｃｌ２およびＯ２の混合ガスを用いて行う。
【００１２】
前記露出した誘電体膜は、ＢＣｌ３、Ｃｌ２およびＡｒの混合ガスを用いてエッチングする。
【００１３】
前記酸化膜は、７０〜１００Åの厚さに形成する。
【００１４】
前記ウェットエッチング工程は、リン酸（Ｈ３ＰＯ４）を用いて行う。
【発明の効果】
【００１５】
本発明は、誘電体膜を高誘電物質で形成したＳＡＮＯＳ構造のゲートエッチングの際に、窒化膜をウェットエッチング工程で除去することにより、トンネル酸化膜の損失を最小化し、半導体基板の損傷を防止してセル特性を向上させることができる。
【発明を実施するための最良の形態】
【００１６】
以下、添付図面を参照して本発明に係る実施例を詳細に説明する。
【００１７】
図１ａ〜図１ｄは本発明の実施例に係る半導体素子のゲート形成工程を示す断面図である。
【００１８】
図１ａに示すように、半導体基板１００の上部に、トンネル酸化膜１０２、フローティングゲート用窒化膜１０４、コントロールゲート用ポリシリコン膜１０８、タングステンシリサイド膜１１０およびハードマスク膜１１２を形成する。
【００１９】
誘電体膜１０６は、アルミニウム酸化膜（Ａｌ２Ｏ３）を含んで高誘電物質で形成することが好ましい。また、ハードマスク膜１１２は、オキサイド(Oxide)で形成することが好ましい。
【００２０】
ハードマスク膜１１２の上部に、ゲートエッチング工程を行うための感光膜パターン１１４を形成する。
【００２１】
図１ｂは図１ａの次の工程を行った半導体素子の断面図である。図１ｂに示すように、感光膜パターン１１４をマスクとしてハードマスク膜１１２、タングステンシリサイド膜１１０、ポリシリコン膜１０８、誘電体膜１０６を順次エッチングして窒化膜１０４を露出させる。
【００２２】
より詳しくは、ハードマスク膜１１２のエッチングは、オキサイドチャンバー(Oxide chamber)で行う。ハードマスク膜１１２のエッチングが完了すると、感光膜パターン１１４を除去した後、クリーニング工程を行う。
【００２３】
次に、エッチングされたハードマスク膜１１２をマスクとして、タングステンシリサイド膜１１０およびポリシリコン膜１０８をエッチングして誘電体膜１０６を露出させる。
【００２４】
この際、タングステンシリサイド膜１１０およびポリシリコン膜１０８のエッチング工程は、ＨＢｒおよびＯ２、あるいはＨＢｒ、Ｃｌ２およびＯ２の混合ガスを用いて行う。
【００２５】
露出した誘電体膜１０６は、ＢＣｌ３、Ｃｌ２およびＡｒの混合ガスを用いてエッチングして窒化膜１０４を露出させる。
【００２６】
図１ｃは図１ｂの次の工程を行った半導体素子の断面図である。図１ｃに示すように、ゲートエッチング工程によって残されたタングステンシリサイド膜１１０、ポリシリコン膜１０８および誘電体膜１０６の積層構造の両側壁に熱酸化(Thermal Oxidation)工程を行って７０〜１００Åの酸化膜１１６を形成する。
【００２７】
酸化膜１１６を形成する理由は、後工程である窒化膜除去工程の際に、前記積層構造に発生しうる損傷を防止するためである。
【００２８】
図１ｄは、図１ｃの次の工程を行った半導体素子の断面図である。図１ｄに示すように、図１ｃ工程で露出した窒化膜１０４にウェットエッチング工程を行ってトンネル酸化膜１０２を露出させる。
【００２９】
ウェットエッチング工程は、リン酸（Ｈ３ＰＯ４）を用いて行うことが好ましい。
【００３０】
リン酸を用いると、トンネル酸化膜１０２の損失を最小化しながら窒化膜１０４を除去するため、半導体基板１００にアタックが発生しない。
【００３１】
リン酸を用いたウェットエッチング工程を行うと、ゲート形成部に残っている窒化膜１０４の両側面にノッチング(Notching)が発生することもある。
【００３２】
前述したように、本発明は、誘電体膜１０６を高誘電物質で形成したＳＡＮＯＳ構造のゲートエッチングの際に、窒化膜１０４をウェットエッチング工程で除去することにより、トンネル酸化膜１０２の損失を最小化し、半導体基板１００の損傷を防止してセル特性を向上させることができる。
【００３３】
以上、本発明を図示した実施例によって説明したが、これらの実施例は例示的なものに過ぎない。当技術分野における通常の知識を有する者であれば、それらの実施例から各種変形例および修正例に相当し得ることを理解するであろう。よって、本発明の真正な技術的保護範囲は、特許請求の範囲の技術的思想によって定められるべきである。
【図面の簡単な説明】
【００３４】
【図１ａ】本発明の実施例に係る半導体素子のゲート形成工程を示す半導体素子の断面図である。
【図１ｂ】本発明の実施例に係る半導体素子のゲート形成工程を示す半導体素子の断面図である。
【図１ｃ】本発明の実施例に係る半導体素子のゲート形成工程を示す半導体素子の断面図である。
【図１ｄ】本発明の実施例に係る半導体素子のゲート形成工程を示す半導体素子の断面図である。
【符号の説明】
【００３５】
１００…半導体基板、１０２…トンネル酸化膜、１０４…窒化膜、１０６…誘電体膜、１０８…ポリシリコン膜、１１０…タングステンシリサイド膜、１１２…ハードマスク膜、１１４…感光膜パターン、１１６…酸化膜
【図１ａ】
2007165826.tif 000003
【図１ｂ】
2007165826.tif 000004
【図１ｃ】
2007165826.tif 000005
【図１ｄ】
2007165826.tif 000006