【事件の表示】
　特願２０００−３１４４３２「マルチプロセッサシステム」拒絶査定に対する審判事件〔平成１３年　６月２９日出願公開、特開２００１−１７５６３２、請求項の数（２）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
１．手続の経緯・本願発明
　本願は、平成２年１１月９日に出願した特願平２−３０２４０８号の一部を平成１２年１０月１０日に新たな特許出願としたものであって、その請求項１に係る発明（以下、本願発明という。）は、平成１４年７月２９日付けの手続補正書によって補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された
「複数のプロセッサと、上記複数のプロセッサに接続されたアドレスバスと、上記複数のプロセッサに接続されたデータバスと、それぞれが、上記アドレスバスを介して上記複数のプロセッサの一つのプロセッサからアドレス信号を受け取り、上記データバスを介して、上記複数のプロセッサのうち対応する一つのプロセッサにメモリ内のデータを与え、もしくは上記複数のプロセッサのうち対応する一つのプロセッサからデータをストアする複数のバンクを有するメモリと、上記アドレスバスに接続され、上記複数のプロセッサからの上記アドレスバスの使用要求を調停し、上記複数のプロセッサ一つに上記アドレスバスの使用権を決定して与える第１のアービタと、上記データバスに接続され、上記複数のプロセッサおよび上記複数のバンクからの上記データバスの使用要求を調停し、上記第１のアービタの使用権の決定とは独立に上記複数のプロセッサおよび上記複数のバンクのうちの一つに上記データバスの使用権を決定して与える第２のアービタを有し、
　上記第１のアービタは、上記第２のアービタが上記複数のプロセッサの何れか一つにデータのストアのために上記データバスの使用権を決定した時、上記第２のアービタがデータバスの使用権を与えるプロセッサに同時に上記アドレスバスの使用権を与える同期手段を備えることを特徴とするマルチプロセッサシステム。」にあると認める。
　
２．引用例
　これに対して、原査定の拒絶の理由に引用された特開昭５８−５８６６６号公報（昭和５８年４月７日出願公開。以下、引用例という。）には、複数のプロセッサが１つの主メモリを共用するデータ処理装置の発明に関して、「１つの主メモリを複数のプロセッサが共用するデータ処理装置は、一般にマルチプロセッサシステムと称されている。」（２頁右上欄１６行乃至１８行）こと、当該データ処理装置の共通バスの構成について、「共通バス５０は・・・起動バス５５，データバス５６・・・を含んでおり、時分割で使用される。」（６頁右下欄７行乃至１４行）こと、起動バスの情報の中味にはアドレスとアクセスの種類が含まれ、データバスの情報の中味はライトデータとリードデータであること（６頁右下欄１５行乃至７頁左上欄６行の記載参照。）、「共通バス５０では、起動と応答を分離した、いわゆるスプリット転送を行う。また、主メモリ１０は複数のメモリアクセスを処理出来る構成となっている。」（７頁右上欄７行乃至１０行）ことが記載されている。
　また、主メモリの構成について、「第１０図は主メモリ１０の構成の一例を示した図であり、メモリボード（ＭＢ）１４（１４ａ〜１４ｄ）は４Ｂｙｔｅのデータ幅で構成され、各メモリボード１４ａ、１４ｂ、１４ｃ、１４ｄは４Ｂｙｔｅ単位に付加されたアドレスの下位２ｂｉｔが００，０１，１０，１１であるデータを持っている。」（９頁左下欄１３行乃至１９行）と記載され、第１０図の記載によれば、それぞれのメモリボードは起動バス及びデータバスに接続されている。
　さらに、データキャッシュのライトアクセス時の起動バスとデータバスの獲得について、「データキャッシュコントローラより起動バス占有要求とデータバス占有要求を出し、両方の占有要求が許可されたら、ゲートを開いて起動バスに仮想アドレス等、データバスにはライトデータを転送する。」旨記載されている。（１５頁左下欄１３行乃至２０行の記載参照。）
　
３．対比
　引用例に記載された発明のデータ処理装置はマルチプロセッサシステムであり、主メモリを構成する各メモリボードはバンクに、起動バスはアドレスバスに相当する。
　また、引用例に記載された発明の起動バス及びデータバスにはそれぞれ占有要求を調停する手段が必要であり、スプリット転送を行うものであるから、それら調停手段は原則として独立に調停を行うものとなる。
　したがって、本願発明と引用例に記載された発明は、
「複数のプロセッサと、上記複数のプロセッサに接続されたアドレスバスと、上記複数のプロセッサに接続されたデータバスと、それぞれが、上記アドレスバスを介して上記複数のプロセッサの一つのプロセッサからアドレス信号を受け取り、上記データバスを介して、上記複数のプロセッサのうち対応する一つのプロセッサにメモリ内のデータを与え、もしくは上記複数のプロセッサのうち対応する一つのプロセッサからデータをストアする複数のバンクを有するメモリと、上記アドレスバスに接続され、上記複数のプロセッサからの上記アドレスバスの使用要求を調停し、上記複数のプロセッサ一つに上記アドレスバスの使用権を決定して与える第１のアービタと、上記データバスに接続され、上記複数のプロセッサおよび上記複数のバンクからの上記データバスの使用要求を調停し、上記第１のアービタの使用権の決定とは独立に上記複数のプロセッサおよび上記複数のバンクのうちの一つに上記データバスの使用権を決定して与える第２のアービタを有ることを特徴とするマルチプロセッサシステム。」であることで一致し、本願発明の第１のアービタは、上記第２のアービタが上記複数のプロセッサの何れか一つにデータのストアのために上記データバスの使用権を決定した時、上記第２のアービタがデータバスの使用権を与えるプロセッサに同時に上記アドレスバスの使用権を与える同期手段を備えるものであるのに対して、引用例に記載された発明の第１のアービタはそのような同期手段を備えていない点で相違する。
　
４．当審の判断
　引用例には、両方のバスへのアクセスの同期について、「両方の占有要求が許可されたら、ゲートを開いて起動バスに仮想アドレス等、データバスにはライトデータを転送する。」とのみ記載され、一方の占有要求が許可されたら、他方の占有要求が許可されるのを待ち合わせることが想定されるのみであって、引用例には、第２のアービタが複数のプロセッサの何れか一つにデータのストアのためにデータバスの使用権を決定した時、第２のアービタがデータバスの使用権を与えるプロセッサに同時にアドレスバスの使用権を与える同期手段を第１のアービタに備えることを示唆する記載もない。
　また、原査定の拒絶の理由に引用された、上記引用例以外の刊行物にも、上記相違点に係る構成について記載されておらず、示唆する記載もない。
　そして、本願発明は、第１のアービタに上記同期手段を備えることにより、複数のプロセッサから共有メモリへのアクセスの スループットが向上するという明細書記載の効果を有するものである。
　したがって、本願の請求項１に係る発明は、引用例に記載された発明に基いて、当業者が容易に発明をすることができたものではない。
　また、本願の特許請求の範囲に記載された、請求項１以外の請求項である請求項２は、請求項１を引用して限定を付加したものであるから、本願の請求項２に係る発明も、請求項１に係る発明と同様の理由で、引用例に記載された発明に基いて、当業者が容易に発明をすることができたものではない。
　
５．むすび
　以上のとおりであるので、原査定の理由によっては、本願を拒絶することはできない。
　また、他に本願を拒絶すべき理由を発見しない。
　
　よって、結論のとおり審決する。