(57)【要約】【課題】  完全なノーマリーオフ型動作を実現し、オン抵抗の増加を抑制することができる窒化物半導体装置を提供する。【解決手段】  第１の窒化物半導体層に凹部を形成した後、少なくともアルミニウムを含まず、エピタキシャル成長温度を通常の温度より低く設定して微結晶構造とした絶縁性の高い第２の窒化物半導体層を少なくとも凹部上に積層後、この第２の窒化物半導体層上に制御電極を接触させた構造とする。【選択図】  図１
2007165590.tif 000002
【特許請求の範囲】
【請求項１】
基板上に積層したガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも１つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むＶ族元素で構成されたIII−Ｖ族窒化物半導体層からなり、表面の一部に凹部を形成した第１の窒化物半導体層と、前記III−Ｖ族窒化物半導体層からなり、少なくとも前記第１の窒化物半導体層の凹部上に積層したアルミニウムを含まない第２の窒化物半導体層と、前記第２の窒化物半導体層上にショットキ接触する制御電極とを備え、前記第２の窒化物半導体層は、前記第１の窒化物半導体層より成膜温度の低い膜からなる窒化物半導体装置において、
前記制御電極に印加する制御電圧が０Ｖのとき、前記制御電極直下の前記第１の窒化物半導体層からなるチャネルにキャリアが存在せず、前記制御電極直下以外の前記チャネルにキャリアが存在していることを特徴とする窒化物半導体装置。
【請求項２】
前記第２の窒化物半導体層は、微結晶構造からなることを特徴とする請求項１に記載の窒化物半導体装置。
【請求項３】
前記基板と前記第１の窒化物半導体層との間に、前記第１の窒化物半導体層のエネルギーギャップより小さいエネルギーギャップを持つ、前記III−Ｖ族窒化物半導体層からなる第３の窒化物半導体層を備え、前記制御電極に印加する制御電圧が０Ｖのとき、前記制御電極直下の前記第３の窒化物半導体層と前記第１の窒化物半導体層との間に形成されるチャネルにキャリアが存在せず、前記制御電極直下以外の前記チャネルにキャリアが存在していることを特徴とする請求項１または請求項２いずれか記載の窒化物半導体装置。
【請求項４】
前記凹部が形成されていない前記第１の窒化物半導体層上に積層した前記第２の窒化物半導体層と、該第２の窒化物半導体層上にオーミック接触する電極を備え、該電極は、成膜状態の前記第２の窒化物半導体層に接触していることを特徴とする請求項１乃至請求項３いずれか記載の窒化物半導体装置。
【請求項５】
前記凹部上に積層した前記第２の窒化物半導体層にショットキ接触する前記制御電極と、前記第１の窒化物半導体層又は前記凹部が形成されていない前記第１の窒化物半導体層上に積層した前記第２の窒化物半導体層にオーミック接触するソース電極及びドレイン電極とを備え、前記第１の窒化物半導体層からなるチャネル、あるいは前記第３の窒化物半導体層と前記第１の窒化物半導体層との間に形成されるチャネルを流れる電流を前記制御電極に印加する制御電圧により制御することを特徴とする請求項１乃至請求項４いずれか記載の窒化物半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、能動層に窒化物半導体を用いた窒化物半導体装置に関し、特に高電子移動度トランジスタ（ＨＥＭＴ：High  Electron  Mobility  Transistor）や電界効果トランジスタ（ＦＥＴ：Field  Effect  Transistor）のような、半導体装置にショットキ接触する制御電極を有し、インバーターやコンバーターなどのスイッチング装置に応用されるノーマリーオフ型の電界効果トランジスタなどの窒化物半導体装置に関する。
【背景技術】
【０００２】
図７は、従来のIII−Ｖ族窒化物半導体からなる半導体装置の断面図を示している。図７に示す半導体装置は、いわゆるＨＥＭＴ構造を示しており、サファイア基板からなる基板１１上には、低温で成長した窒化ガリウム（ＧａＮ）からなるバッファ層１２、窒化ガリウムからなるチャネル層１３、ノンドープの窒化アルミニウムガリウムからなるショットキ層１４が順次積層した構造となっており、チャネル層１３とショットキ層１４とからなるヘテロ接合界面近傍に、ポテンシャル井戸からなる電子移動度が極めて大きい２次元電子ガス層１５が形成されている。ショットキ層１４には凹部２０を形成し、この凹部２０内にショットキ層１４とショットキ接触するゲート電極１８（制御電極）を形成している。このような構造の半導体装置では、ゲート電極１８に印加する電圧を制御することにより、ソース電極１７ａとドレイン電極１７ｂとの間を流れるキャリア（２次元電子ガス）を制御している。また凹部２０を備えることにより、ピンチオフ電圧を浅くしている。即ち、ゲート電極１８に印加する制御電圧が０Ｖのとき、ゲート電極１８直下のチャネルにはキャリアが存在せず、ゲート電極１８直下以外のチャネルにキャリアが存在しているノーマリーオフ型となっている。
【０００３】
図８は、別の従来のIII−Ｖ族窒化物半導体からなる半導体装置の断面図を示している。図８に示す半導体装置は、図７で説明したショットキ層１４に凹部２０を形成せず、インジウムを含む組成としてチャネル層１３と格子整合させ、さらにアルミニウムの組成を０．１に下げて２次元電子ガス層１５のシートキャリア濃度を低減させることでピンチオフ電圧を浅くし、ノーマリーオフ型としている。この種の半導体装置は、例えば非特許文献１に開示されている。
【非特許文献１】林、外３名、「Ｓａｐｐｈｉｒｅ基板上ＡｌＩｎＧａＮ／ＧａＮ  ＨＥＭＴの特性評価」、２００５年（平成１７年）秋季第６６回応用物理学会学術講演会講演予稿集第３分冊、応用物理学会、平成１７年９月７日、ｐ．１２５８
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図７に示す、ショットキ層１４に凹部２０を形成し、この凹部２０内にゲート電極１８を形成する従来の窒化物半導体装置では、ショットキ層１４をドライエッチングすることで凹部２０を形成する。そのため、完全なノーマリーオフ型の動作をさせるには凹部２０を深くしなければならず、その結果チャネル抵抗が増加し、オン抵抗が大きくなるという問題があった。
【０００５】
図８に示す別の従来の窒化物半導体装置では、ショットキ層１４をインジウムを含む組成としてチャネル層１３と格子整合させることでピエゾ分極を無くし、さらにアルミニウムの組成を０．１に下げて２次元電子ガス層１５のシートキャリア濃度を低減させるために、完全なノーマリーオフ型となってもチャネル抵抗が大きいため、オン抵抗が大きいという問題があった。
【０００６】
本発明は、完全なノーマリーオフ型動作を実現し、さらにオン抵抗の増加を抑制することができる窒化物半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本願請求項１に係る発明は、基板上に積層したガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも１つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むＶ族元素で構成されたIII−Ｖ族窒化物半導体層からなり、表面の一部に凹部を形成した第１の窒化物半導体層と、前記III−Ｖ族窒化物半導体層からなり、少なくとも前記第１の窒化物半導体層の凹部上に積層したアルミニウムを含まない第２の窒化物半導体層と、前記第２の窒化物半導体層上にショットキ接触する制御電極とを備え、前記第２の窒化物半導体層は、前記第１の窒化物半導体層より成膜温度の低い膜からなる窒化物半導体装置において、前記制御電極に印加する制御電圧が０Ｖのとき、前記制御電極直下の前記第１の窒化物半導体層からなるチャネルにキャリアが存在せず、前記制御電極直下以外の前記チャネルにキャリアが存在していることを特徴とするものである。
【０００８】
本願請求項２に係る発明は、本願請求項１記載の窒化物半導体装置において、前記第２の窒化物半導体層は、微結晶構造からなることを特徴とするものである。
【０００９】
本願請求項３に係る発明は、請求項１または請求項２いずれか記載の窒化物半導体装置において、前記基板と前記第１の窒化物半導体層との間に、前記第１の窒化物半導体層のエネルギーギャップより小さいエネルギーギャップを持つ、前記III−Ｖ族窒化物半導体層からなる第３の窒化物半導体層を備え、前記制御電極に印加する制御電圧が０Ｖのとき、前記制御電極直下の前記第３の窒化物半導体層と前記第１の窒化物半導体層との間に形成されるチャネルにキャリアが存在せず、前記制御電極直下以外の前記チャネルにキャリアが存在していることを特徴とするものである。
【００１０】
本願請求項４に係る発明は、請求項１乃至請求項３いずれか記載の窒化物半導体装置において、前記凹部が形成されていない前記第１の窒化物半導体層上に積層した前記第２の窒化物半導体層と、該第２の窒化物半導体層上にオーミック接触する電極を備え、該電極は、成膜状態の前記第２の窒化物半導体層に接触していることを特徴とするものである。
【００１１】
本願請求項５に係る発明は、請求項１乃至請求項４いずれか記載の窒化物半導体装置において、前記凹部上に積層した前記第２の窒化物半導体層にショットキ接触する前記制御電極と、前記第１の窒化物半導体層又は前記凹部が形成されていない前記第１の窒化物半導体層上に積層した前記第２の窒化物半導体層にオーミック接触するソース電極及びドレイン電極とを備え、前記第１の窒化物半導体層からなるチャネル、あるいは前記第３の窒化物半導体層と前記第１の窒化物半導体層との間に形成されるチャネルを流れる電流を前記制御電極に印加する制御電圧により制御することを特徴とするものである。
【発明の効果】
【００１２】
本発明による窒化物半導体装置は、凹部を形成した後、少なくともアルミニウムを含まず、エピタキシャル成長温度を通常の温度より低く設定して微結晶構造とした絶縁性の高い窒化物半導体層を少なくとも凹部上に積層後、この窒化物半導体層上に制御電極を接触させる構造とする。
【００１３】
制御電極と低温で積層した窒化物半導体層との間で形成されるショットキ障壁の高さは、通常の成膜温度で積層した窒化物半導体層との接触に比べて高くすることができるため、凹部の深さを従来よりも浅くすることが可能となる。
【００１４】
本発明の制御電極をＦＥＴあるいはＨＥＭＴ等のゲート電極とし、ソース−ゲート電極間の電位差が０Ｖとなるように制御電圧を印加した場合、凹部が浅いため従来よりも低いオン抵抗動作が可能となる。
【００１５】
このように、チャネル抵抗の増加を抑制したノーマリーオフ型動作の窒化物半導体装置を提供することが可能となる。
【００１６】
また本発明の制御電極は、絶縁性の高い微結晶構造からなる窒化物半導体層上に設けられるため、リーク電流を少なくすることができる。本発明の制御電極をＦＥＴあるいはＨＥＭＴ等のゲート電極とした場合、ゲートリーク電流が減少する。さらにチャネルでの衝突イオン化が抑制されることにより、高耐圧化を実現できる。
【００１７】
さらにゲート−ドレイン電極の間にも絶縁性の高い微結晶構造からなる窒化物半導体層が設けられている構造とすれば、ゲート−ドレイン電極の間の表面準位にトラップされる電子の抑制若しくは表面準位密度の低減により電流コラプス現象が抑制され、高周波特性も改善される。
【００１８】
さらにまたアルミニウムを含まず、不純物イオンの注入等の加工を施さない成膜後の、微結晶構造のままの窒化物半導体層上にオーミック電極を形成する場合、窒化物半導体の微結晶粒界にオーミック電極を構成する金属が侵入し、コンタクト抵抗率の低い（１０-6Ωｃｍ2台）オーミック電極を備えた半導体装置を得ることができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の窒化物半導体装置について、詳細に説明する。
【実施例１】
【００２０】
まず本発明の窒化物半導体装置について、III−Ｖ族窒化物半導体装置であるＨＥＭＴを例にとり、詳細に説明する。図１は本発明の第１の実施例の窒化物半導体装置の断面図であり、図２はその製造工程図である。サファイアからなる基板１１上に、厚さ３０ｎｍ程度の低温成長した窒化ガリウムからなるバッファ層１２を積層し、その後通常の成膜温度で後述するショットキ層のエネルギーギャップより小さいエネルギーギャップを持ち、厚さ２μｍのノンドープ窒化ガリウムからなるチャネル層１３（第３の窒化物半導体層）、チャネル層１３との界面にキャリアとなる２次元電子ガス層１５を形成する厚さ２５ｎｍのノンドープ窒化アルミニウムガリウムからなるショットキ層１４（第１の窒化物半導体層）を順次積層した基板を用意する（図２（ａ））。その後、酸化シリコンからなる絶縁膜１９を堆積し、通常のフォトリソグラフ法並びにウエットまたはドライエッチング法によりゲート電極を形成する部分を開口する（図２（ｂ））。塩素系のドライエッチングにより絶縁膜１９の開口部分のショットキ層１４を１０ｎｍエッチングし、凹部２０を形成する（図２（ｃ））。窒素雰囲気中で７００℃２０分のアニールにより開口部分のショットキ層１４表面のダメージを回復させた後、厚さ１０ｎｍの微結晶構造の低温成長窒化ガリウムからなるキャップ層１６（第２の窒化物半導体層）を凹部２０内に選択再成長させ、その後、絶縁膜１９を除去する（図２（ｄ））。
【００２１】
ショットキ層１４にオーミック接触するソース電極１７ａ、ドレイン電極１７ｂは、チタン（Ｔｉ）／アルミニウム（Ａｌ）／チタン（Ｔｉ）／金（Ａｕ）からなる積層体を作成後に８００℃３０秒のＲＴＡ処理で形成し、最後にキャップ層１６上にニッケル（Ｎｉ）／金（Ａｕ）の積層体等からなるゲート電極１８を形成し、ショットキ層１４との間にショットキ接触を形成して、窒化物半導体装置を完成する（図２（ｅ））。
【００２２】
微結晶構造からなるキャップ層１６は、ＭＯＣＶＤ（有機金属化学的気相堆積）法によりショットキ層１４の成膜温度より５５０℃程度低い温度で成膜することにより、絶縁性の高い半導体層が形成される。図１に示した第１の実施例のキャップ層１６は、ＭＯＣＶＤ法により５００℃で成膜されており、シート抵抗が１０9Ω／□以上の高抵抗となっている。なお、チャネル層１３、ショットキ層１４等のキャップ層１６以外の半導体層は、成膜温度１１３０℃でエピタキシャル成長している。
【００２３】
図３は、上記の窒化物半導体装置についてゲート−ソース電極間の電流−電圧特性を示したグラフである。このグラフにおいて横軸はゲート−ソース電極間電圧Ｖｇｓ（Ｖ）を、縦軸はゲート−ソース間の順方向電流Ｆｏｒｗａｒｄ  Ｃｕｒｒｅｎｔ（Ａ）、逆方向電流Ｒｅｖｅｒｓｅ  Ｃｕｒｒｅｎｔ（Ａ）を示している（実線）。比較のため、キャップ層１６をショットキ層１４と同じ温度、成膜条件で成膜させたノンドープ窒化アルミニウムガリウム（ＡｌＧａＮ）からなる半導体層上に同じ構造のゲート電極を形成した場合の電流−電圧特性を示している（破線）。両者を比較した場合、本実施例に係る窒化物半導体装置のターンオン電圧が、比較例に比べて２．０Ｖ程度高くなっていることがわかる。また、逆方向電流が大幅に低減していることがわかる。
【００２４】
図４、図５は、それぞれ本発明および上述の比較例のＨＥＭＴのドレイン電流−電圧特性を示している。ドレインのスイープ電圧が０Ｖ〜２０Ｖであり、図４ではゲート電圧を０Ｖから＋３Ｖまで、図５ではゲート電圧を−２Ｖから＋２Ｖまでステップ１Ｖで変化させた。図４を見ると明らかなように、本発明の窒化物半導体装置がノーマリーオフ型で動作していることが確認できた。このように本発明では、特性の優れた窒化物半導体装置を提供できることが確認できた。
【００２５】
次に、この優れた特性が、微結晶構造のキャップ層１６の効果であることを確認するため、次のような実験を行った。まず、ｎ−ＧａＮ層（Ｓｉドープ、不純物濃度２×１０17ｃｍ-3）上にノンドープの微結晶構造のＧａＮ層（第１の実施例のキャップ層１６に相当）を成長させた構造の窒化物半導体基板とノンドープの微結晶構造のＧａＮ層のない窒化物半導体基板とを用い、ショットキ電極の大きさが１４０μｍ×１４０μｍのショットキバリヤダイオード（ＳＢＤ）を作成し、Ｃ−Ｖ測定による１／Ｃ2−Ｖプロットからショットキ障壁高さ（φb）を求めた。その結果、微結晶構造のＧａＮ層を備えたＳＢＤのショットキ障壁高さは、φb＝１．５ｅＶとなり、微結晶構造のＧａＮ層のないＳＢＤに比べて０．８５ｅＶ程度高いことを確認した。この結果から、ショットキ障壁の高さによりターンオン電圧が高くなることが説明できる。また、ショットキ障壁が高くなったことにより、ノーマリーオフ型の動作を実現したものと考えられる。
【００２６】
またキャップ層１６は、絶縁特性が優れているため、２桁以上ゲートリーク電流が低減していることが確認された。この低減に伴い、チャネルでの衝突イオン化が抑制でき、その結果、オフ耐圧が従来の１００Ｖから１７０Ｖに改善された。なお、窒化物半導体ＨＥＭＴのオフ耐圧は熱暴走ではなく、衝突イオン化が起因しており、ショットキ電極からチャネルに流れ込むトンネル電流に大きく支配されていることが報告されている（Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｃｏｎｆｅｒｅｎｃｅ  ｏｎ  Ｎｉｔｒｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｎａｒａ，２００３，Ｔｕ−Ｐ２．０６７）。
【実施例２】
【００２７】
図６は、本発明の第２の実施例であるIII−Ｖ族窒化物半導体装置であるＨＥＭＴの断面図を示している。図２に示す第１の実施例と同様、サファイアからなる基板１１上に、厚さ３０ｎｍ程度の低温成長した窒化ガリウムからなるバッファ層１２を積層形成し、その後通常の成膜温度で、後述するショットキ層のエネルギーギャップより小さいエネルギーギャップを持ち、厚さ２μｍのノンドープ窒化ガリウムからなるチャネル層１３（第３の窒化物半導体層）、チャネル層１３との界面にキャリアとなる２次元電子ガス層を形成する厚さ２５ｎｍのノンドープ窒化アルミニウムガリウムからなるショットキ層１４（第１の窒化物半導体層）を順次積層した基板を用意する。
【００２８】
その後、酸化シリコンからなる絶縁膜１９を堆積し、通常のフォトリソグラフ法並びにウエットまたはドライエッチング法によりゲート電極を形成する部分を開口する。塩素系のドライエッチングにより絶縁膜１９の開口部分のショットキ層１４を１０ｎｍエッチングする。その後本実施例では、酸化シリコンからなる絶縁膜１９をすべて除去する。窒素雰囲気中で７００℃２０分のアニールにより開口部分のショットキ層１４表面のダメージを回復させた後、厚さ１０ｎｍの微結晶構造の低温成長窒化ガリウムからなるキャップ層１６（第２の窒化物半導体層）を全面に堆積する。
【００２９】
キャップ層１６にオーミック接触するソース電極１７ａ、ドレイン電極１７ｂは、チタン（Ｔｉ）／アルミニウム（Ａｌ）／チタン（Ｔｉ）／金（Ａｕ）からなる積層体を作成後に８００℃３０秒のＲＴＡ処理で形成し、凹部２０上のＬＴ−ＧａＮ層上には、ニッケル（Ｎｉ）／金（Ａｕ）の積層体等からなるゲート電極１８を形成し、ショットキ層１４との間にショットキ接触を形成する。
【００３０】
本実施例では、厚さ１０ｎｍの微結晶構造の低温成長窒化ガリウムからなるキャップ層１６を全面に堆積しており、オーミック接触が形成されるこのキャップ層１６は、成膜後に不純物イオンの注入やエッチングなどの特別な加工を施さず、成膜後の微結晶構造がそのまま保持されている点が、上述の第１の実施例と異なる点である。キャップ層１６上には、ニッケル（Ｎｉ）／金（Ａｕ）の積層体等からなるゲート電極１８を形成し、キャップ層１６との間にショットキ接合を形成している。
【００３１】
オーミック電極が形成されるキャップ層１６は、微結晶構造となっているため、微結晶粒界にオーミック電極を構成する金属が侵入し、コンタクト抵抗率の低い（１０-6Ω・ｃｍ-2台の）オーミック電極を得ることができる。このようにキャップ層１６の一部を除去することなくソース電極１７ａ、ドレイン電極１７ｂを形成することができるので、プレーナー構造となり製造工程の歩留りや信頼性が向上する。
【００３２】
本実施例の窒化物半導体装置においても、第１の実施例で説明したものと同様に、ノーマリーオフ型で動作していることが確認できた。またゲート電圧が、測定周期１０ｍｓ、パルス幅３００μｓで印加されたパルスＩ−Ｖ特性により、本発明の窒化物半導体装置が比較例に比べて大幅に電流コラプスが抑制されていることも確認できた。またキャップ層１６は、絶縁特性が優れているため、２桁以上ゲートリーク電流が低減していることが確認された。
【００３３】
以上本発明の実施例について説明したが、本発明はこれらの実施例に限定されるものではなく種々変更可能である。例えば、制御電極の種類、ショットキ層の厚さ及び不純物濃度は、制御電極直下のチャネルにキャリアが存在せず、制御電極直下以外のチャネルにキャリアが存在するように適宜選択、設定することができる。
【００３４】
また、ＨＥＭＴ構造の窒化物半導体装置の代わりに、基板上にバッファ層を形成し、その上に不純物が添加された窒化物半導体層を能動層（チャネル層、第１の窒化物半導体層に相当）として凹部２０を形成し、少なくとも凹部２０上に上述のキャップ層１６（第２の窒化物半導体層に相当）が形成された構造のＦＥＴ構造とすることができる。また、窒化物半導体層は、ＧａＮ／ＡｌＧａＮ系に限定されるものでなく、制御電極が形成される第２の窒化物半導体層（上記実施例ではキャップ層１６に相当）は、ＧａＮ、ＩｎＮあるいはこれらの混晶化合物を含み、かつアルミニウムを含まない層で形成することができる。また第１の窒化物半導体層（上記実施例ではショットキ層１４に相当）は、ＧａＮ、ＩｎＮ、ＡｌＮあるいはこれらの混晶化合物を含み、かつ少なくともアルミニウムを含む層で形成することができる。実施例において使用したサファイア基板の代わりに炭化珪素（ＳｉＣ）基板を用いてもかまわない。その場合は、バッファ層１２として窒化アルミニウム（ＡｌＮ）を用いる方が好ましい。またサファイア基板の代わりにシリコン（Ｓｉ）基板を用いてもかまわない。
【００３５】
また第１の窒化物半導体層あるいは第２の窒化物半導体層とオーミック接触する電極の組成は、使用する窒化物半導体層の種類等に応じて、適宜選択すればよい。
【００３６】
なお第２の窒化物半導体層について微結晶構造と説明したが、これは微結晶粒の集合体あるいはそれらの再配列化した構造であり、成長温度、成長時の雰囲気ガス組成、成長させる基板の種類などによって、結晶粒の大きさや配列等は変わるものであり、所望のショットキ特性や絶縁特性等が得られる範囲で、成長温度を制御することによって得られるものである。第２の窒化物半導体層の成長温度は、第１の窒化物半導体層の成長温度より４００℃程度以上低い温度に設定すると、ＨＥＭＴあるいはＦＥＴの制御電極を形成する場合に好適である。
【図面の簡単な説明】
【００３７】
【図１】本発明に係る第１の実施例である窒化物半導体装置の断面図である。
【図２】本発明に係る第１の実施例である窒化物半導体装置の製造工程図である。
【図３】本発明の効果を説明する電流−電圧特性を示す図である。
【図４】本発明の効果を説明するドレイン電流−電圧特性を示す図である。
【図５】従来の窒化物半導体装置のドレイン電流−電圧特性を示す図である。
【図６】本発明に係る第２の実施例である窒化物半導体装置の断面図である。
【図７】従来の窒化物半導体装置の断面図である。
【図８】従来の別の窒化物半導体装置の断面図である。
【符号の説明】
【００３８】
１１：基板、１２：バッファ層、１３：チャネル層、１４：ショットキ層、１５：２次元電子ガス層、１６：キャップ層、１７ａ：ソース電極、１７ｂ：ドレイン電極、１８：ゲート電極、１９：絶縁膜、２０：凹部
【図１】
2007165590.tif 000003
【図２】
2007165590.tif 000004
【図３】
2007165590.tif 000005
【図４】
2007165590.tif 000006
【図５】
2007165590.tif 000007
【図６】
2007165590.tif 000008
【図７】
2007165590.tif 000009
【図８】
2007165590.tif 000010