(57)【要約】【課題】再現性を良好にしかつばらつきを抑え、処理工程数の増加もなく、リーク確率を抑える。【解決手段】上部電極３および絶縁膜２はドライエッチにて一括して加工する。ただし、その際、レジストマスク４をそのパターン断面が裾広がりのテーパ形状とすることにより、上部電極３も裾広がりのテーパ形状に加工する。次に、エッチング条件として、絶縁膜２より上部電極３のエッチレートが大きい条件を選択する。これによって、絶縁膜２のエッチング中に、上部電極３の断面テーパ部が先にエッチングされて、絶縁膜２の外周端縁部が上部電極３より広いパターンに形成することができる。【選択図】  図１
2007165795.tif 000002
【特許請求の範囲】
【請求項１】
下部電極と上部電極との間に絶縁膜が設けられたキャパシタ構造を有する半導体装置の製造方法において、
該下部電極上に、該絶縁膜さらに該上部電極膜を形成する工程と、
該上部電極上に、所定パターンのレジストマスクを形成するレジストマスクパターン形成工程と、
該レジストマスクのパターンを用いて、該絶縁膜のエッチレートより該上部電極のエッチレートが大きい所定のドライエッチング条件により、該絶縁膜の端面が該上部電極の端面よりも外側に位置するように該上部電極および該絶縁膜をパターン形成する絶縁膜・上部電極パターン形成工程とを有する半導体装置の製造方法。
【請求項２】
前記レジストマスクパターン形成工程は、前記レジストマスクを、そのパターン断面形状が裾広がりのテーパ形状に形成する請求項１に記載の半導体装置の製造方法。
【請求項３】
前記レジストマスクパターン形成工程は、前記レジストマスクの膜厚を調整することにより、前記絶縁膜・上部電極パターン形成工程後の前記絶縁膜の端面と前記上部電極の端面との膜面に沿った方向の距離を調整する請求項２に記載の半導体装置の製造方法。
【請求項４】
前記レジストマスクパターン形成工程は、その形成条件が、露光時にプラスフォーカスにすることである請求項２または３に記載の半導体装置の製造方法。
【請求項５】
前記レジストマスクは、その材質が、カーボン系の樹脂である請求項１〜４のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記絶縁膜・上部電極パターン形成工程は、前記レジストマスクパターン形成工程において前記レジストマスクのパターン断面を裾広がりのテーパ形状とすることにより、前記上部電極のパターン断面も裾広がりのテーパ形状に加工した後に、該上部電極および前記絶縁膜をパターン形成する請求項１に記載の半導体装置の製造方法。
【請求項７】
前記絶縁膜・上部電極パターン形成工程は、前記所定のドライエッチング条件として、前記上部電極がＡｌＣｕを使用し、前記絶縁膜がシリコン酸化膜を使用する場合、ＲＩＥ装置において、圧力１０〜２０ｍＴｏｒｒ、ＲＦパワー１００〜５００Ｗ、Ｃｌ２：ＢＣｌ３：ＣＨＦ３：Ａｒ＝１０〜７０：１０〜７０：０〜１０：０〜５０ｓｃｃｍの混合ガスプラズマ条件により行う請求項１または５に記載の半導体装置の製造方法。
【請求項８】
前記下部電極は、スパッタ法で形成可能とされ、その材質としては、ＴｉＮ、ＡｌＣｕ、クロムおよびＴａ膜のうちの少なくともいずれかである請求項１に記載の半導体装置の製造方法。
【請求項９】
前記絶縁膜は、ＣＶＤ法で形成可能とされ、その材質としては、アモルファスシリコン、シリコン酸化物、シリコンオキシナイトライド、シリコンナイトライドおよびタンタルオキサイド膜のうちの少なくともいずれかである請求項１、６および７のいずれかに記載の半導体装置の製造方法。
【請求項１０】
前記上部電極は、スパッタ法で形成可能とされ、その材質としては、ＴｉＮ、ＡｌＣｕ、Ｐｔ、ＭｏおよびＩＴＯ膜のうちの少なくともいずれかである請求項１、６および７のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、半導体デバイスのA/D変換器におけるキャパシターに用いられ、下部電極と上部電極との間に絶縁膜が設けられたキャパシタ構造を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、この種のキャパシタ構造を有する半導体装置の製造方法としては、図４および図５に示すキャパシタ構造を有する半導体装置の製造方法（従来技術１）や、図６および図７に示す半導体装置の製造方法（従来技術２）などがあり、これらについて、以下に説明する。
【０００３】
図４は、従来技術１のキャパシタ構造を有する半導体装置の縦断面図である。
【０００４】
図４において、従来技術１の半導体装置１００は、Ｃｒ（クロム）などの下部電極１０１に、アモルファスシリコン系半導体層である絶縁膜１０２さらに、ＩＴＯ（ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ）層である上部電極１０３が設けられたＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタ構造を有している。
上記構成の半導体装置１００の製造方法について、図５（ａ）から図５（ｄ）を用いて説明する。
【０００５】
図５（ａ）〜図５（ｄ）は、図４の従来技術１の半導体装置を製造するための各工程を示す縦断面図である。
まず、図５（ａ）に示すように、下部電極１０１上に絶縁膜１０２を形成し、その後、さらにその上に上部電極１０３を形成し、フォトリソグラフィー技術により上部電極１０３上に所定パターンのレジストマスク１０４を形成する。
次に、図５（ｂ）に示すように、レジストマスク１０４のパターンを用いてドライエッチングにて上部電極１０３を所定パターンにエッチングする。
【０００６】
さらに、図５（ｃ）に示すように、レジストマスク１０４のパターンを用いて、ドライエッチングにて絶縁膜１０２をエッチングする。
【０００７】
さらに、図５（ｄ）に示すように、上部電極１０３上の所定パターンのレジストマスク１０４を除去して、ＭＩＭキャパシタ構造を有する半導体装置１００を完成させる。
【０００８】
しかし、この半導体装置１００の製造方法の欠点として、下部電極エッチング時に、絶縁膜１０２のパターン側壁に付く導電性のデポ物が、剥離工程で除去できないなどの原因で、下部電極１０１と上部電極１０３間にパスができてリークする虞がある。しかも、下部電極１０１と上部電極１０３間の距離が近いために、リークの発生確率が大きい。
【０００９】
このようなリークの発生確率を抑制するために、従来技術２として、レジストマスクパターンを用いた上部電極のパターニングの際に、上部電極の端面部がレジストマスクパターンの端面部よりも内側へ入り込むように、上部電極をサイドエッチングすることによって、上部電極と下部電極の電極面に沿った方向に距離を遠ざげることが考えられる。これが従来技術２として特許文献１に提案されている。
【００１０】
図６は、従来技術２のキャパシタ構造を有する半導体装置の縦断面図である。
図６において、従来技術２の半導体装置２００は、下部電極２０１上に絶縁膜２０２さらに上部電極２０３が形成されたキャパシタ構造を有している。
下部電極２０１は、その材質として、クロム、チタン、ニッケル、モリブデン、タンタル、プラチナおよびパラジウムのいずれかを用いる。
絶縁膜２０２は、その材質として、ＧａＡｓ系半導体、ＣｄＳ−ＣｄＳｅ系半導体、アモルファス系半導体およびアモルファスシリコン系半導体のいずれかを用いる。
上部電極２０３は、その材質として、ＩＴＯ、ＳｎＯ２、ＺｎＯ２または、これらを積層した導電膜を用いる。
上記構成の半導体装置２００の製造方法について、図７（ａ）〜図７（ｄ）を用いて説明する。
【００１１】
図７（ａ）〜図７（ｄ）は、図６の従来技術２の半導体装置を製造するための各工程を示す縦断面図である。
まず、図７（ａ）に示すように、下部電極２０１上に絶縁膜２０２を形成した後に、さらにその上に上部電極２０３を形成し、フォトリソグラフィー技術により上部電極２０３上にレジストマスクパターンを形成する。
次に、図７（ｂ）に示すように、ウエットエッチングにて上部電極２０３の端縁部がレジストマスクパターンの端縁部より内側入り込むようにサイドエッチングする。
さらに、図７（ｃ）に示すように、所定のパターンのレジストマスク２０４は除去せずにそのままで、ドライエッチングにて絶縁膜２０２をエッチングする。
【００１２】
さらに、図７（ｄ）に示すように、上部電極１０３上の所定パターンのレジストマスク２０４を除去して、キャパシタ構造の半導体装置２００を完成させる。
【特許文献１】特開平７−１４２７５８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
前述したように、上記従来技術１における半導体装置１００の製造方法では、下部電極エッチング時に、絶縁膜１０２のパターン側壁に付く導電性のデポ物が、剥離工程で除去できないことから、下部電極１０１と上部電極１０３間に導電性のデポ物によるパスができてリークが発生する虞がある。しかも、下部電極１０１と上部電極１０３との距離が近いために、そのリークの発生確率が大きいという問題を有していた。
上記従来技術２の構成では、上記従来技術１のリーク確率が抑えられるものの、ウエットエッチング工程により上部電極２０３の端面部がフォトレジストパターン２０４の端面部よりも内側へ入り込むようなサイドエッチングを含んでおり、これは微細加工の観点から再現性、ばらつきの点で問題がある。
これに加えて、従来技術１の場合には製造工程がドライエッチング工程だけであったが、従来技術例２では、ウエットエッチング工程とその次のドライエッチング工程の２工程となるため、処理工程数が増えてしまうという問題もある。
【００１４】
本発明は、上記従来の問題を解決するもので、再現性を良好にしかつばらつきを抑え、処理工程数の増加もなく、リーク確率を抑えることができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明の半導体装置の製造方法は、下部電極と上部電極との間に絶縁膜が設けられたキャパシタ構造を有する半導体装置の製造方法において、該下部電極上に、該絶縁膜さらに該上部電極膜を形成する工程と、該上部電極上に、所定パターンのレジストマスクを形成するレジストマスクパターン形成工程と、該レジストマスクのパターンを用いて、該絶縁膜のエッチレートより該上部電極のエッチレートが大きい所定のドライエッチング条件により、該絶縁膜の端面が該上部電極の端面よりも外側に位置するように該上部電極および該絶縁膜をパターン形成する絶縁膜・上部電極パターン形成工程とを有するものであり、そのことにより上記目的が達成される。
【００１６】
また、好ましくは、本発明の半導体装置の製造方法におけるレジストマスクパターン形成工程は、前記レジストマスクを、そのパターン断面形状が裾広がりのテーパ形状に形成する。
【００１７】
さらに、好ましくは、本発明の半導体装置の製造方法におけるレジストマスクパターン形成工程は、前記レジストマスクの膜厚を調整することにより、前記絶縁膜・上部電極パターン形成工程後の前記絶縁膜の端面と前記上部電極の端面との膜面に沿った方向の距離を調整する。
【００１８】
さらに、好ましくは、本発明の半導体装置の製造方法におけるレジストマスクパターン形成工程は、その形成条件が、露光時にプラスフォーカスにすることであるである。
【００１９】
さらに、好ましくは、本発明の半導体装置の製造方法におけるレジストマスクは、その材質が、カーボン系の樹脂である。
【００２０】
さらに、好ましくは、本発明の半導体装置の製造方法における絶縁膜・上部電極パターン形成工程は、前記レジストマスクパターン形成工程において前記レジストマスクのパターン断面を裾広がりのテーパ形状とすることにより、前記上部電極のパターン断面も裾広がりのテーパ形状に加工した後に、該上部電極および前記絶縁膜をパターン形成する。
【００２１】
さらに、好ましくは、本発明の半導体装置の製造方法における絶縁膜・上部電極パターン形成工程は、前記所定のドライエッチング条件として、前記上部電極がＡｌＣｕを使用し、前記絶縁膜がシリコン酸化膜を使用する場合、ＲＩＥ装置において、圧力１０〜２０ｍＴｏｒｒ、ＲＦパワー１００〜５００Ｗ、Ｃｌ２：ＢＣｌ３：ＣＨＦ３：Ａｒ＝１０〜７０：１０〜７０：０〜１０：０〜５０ｓｃｃｍの混合ガスプラズマ条件により行う。
【００２２】
さらに、好ましくは、本発明の半導体装置の製造方法における下部電極は、スパッタ法で形成可能とされ、その材質としては、ＴｉＮ、ＡｌＣｕ、クロムおよびＴａ膜のうちの少なくともいずれかである。
【００２３】
さらに、好ましくは、本発明の半導体装置の製造方法における絶縁膜は、ＣＶＤ法で形成可能とされ、その材質としては、アモルファスシリコン、シリコン酸化物、シリコンオキシナイトライド、シリコンナイトライドおよびタンタルオキサイド膜のうちの少なくともいずれかである。
【００２４】
さらに、好ましくは、本発明の半導体装置の製造方法における上部電極は、スパッタ法で形成可能とされ、その材質としては、ＴｉＮ、ＡｌＣｕ、Ｐｔ、ＭｏおよびＩＴＯ膜のうちの少なくともいずれかである。
【００２５】
上記構成により、以下、その作用を説明する。
本発明においては、パターン端面部が裾広がりのテーパ断面形状を持つ所定パタ−ンのレジストマスクを用い、かつ、絶縁膜のエッチングレートより上部電極のエッチレートの方が大きいエッチング条件を用いて、上部電極と絶縁膜を一括して１工程でエッチングする。このエッチング条件により、絶縁膜が上部電極のパターンよりはみ出して大きく形成される。したがって、特許文献１のように再現性やばらつきの問題を抑え、かつ処理工程数の増加もなく、上部電極と下部電極の距離が、膜厚方向だけではなく膜面に沿った方向にも保たれてリーク発生確率が抑制される。
【発明の効果】
【００２６】
以上により、本発明によれば、パターン端面部が裾広がりのテーパ断面形状を持つ所定パタ−ンのレジストマスクを用い、かつ、絶縁膜より上部電極のエッチレートが大きいエッチング条件により上部電極と絶縁膜を順次パターン形成するため、絶縁膜がパターニングされつつ、上部電極がサイドエッチされて、絶縁膜が上部電極パターンより大きく形成され、上部電極と下部電極の距離を膜面に沿った方向にも遠ざけることができ、リーク発生確率を低減できる。
しかも、この場合に、特許文献１のようにウエットエッチングとドライエッチングの２工程を使わずに、上部電極と絶縁膜を一括して１工程のみでエッチングできるので、処理工程数の増加がなく処理工程が簡略化きて、ウエットエッチングによるサイドエッチングを用いずドライエッチングだけであるため、再現性も良好でかつばらつきも抑制されて微細加工に適している。
【発明を実施するための最良の形態】
【００２７】
以下に、本発明のキャパシタ構造を持つ半導体装置の製造方法の実施形態について、図面を参照しながら詳細に説明する。
【００２８】
図１は発明の実施形態に係る半導体装置の要部構成例を示す縦断面図である。
【００２９】
図１において、本実施形態のキャパシタ膜構造を持つ半導体装置１０は、下部電極１上に、絶縁膜２さらに上部電極３がこの順に積層されて設けられている。
【００３０】
下部電極１は、スパッタ法などで形成可能とされ、その材質としてはＴｉＮ、ＡｌＣｕ、クロムおよびＴａ膜の少なくともいずれかである。
絶縁膜２は、ＣＶＤ法などで形成可能とされ、その材質としてはアモルファスシリコン、シリコン酸化物、シリコンオキシナイトライド、シリコンナイトライドおよびタンタルオキサイド膜の少なくともいずれかである。
【００３１】
上部電極３は、スパッタ法などで形成可能とされ、その材質としてはＴｉＮ、ＡｌＣｕ、Ｐｔ、ＭｏおよびＩＴＯ膜の少なくともいずれかである。
【００３２】
上記構成により、以下、図２（ａ）〜図２（ｃ）および図３（ｄ）、図３（ｅ）を用いて、その製造方法について説明する。
まず、図２（ａ）に示すように、下部電極１上に絶縁膜２を形成後、さらにその上に上部電極３を形成し、フォトリソグラフィー技術により上部電極３上に、パターンの端面部が裾広がりのテーパ形状を持つレジストマスクパターン４を形成する。
次に、ドライエッチングにて上部電極３と絶縁膜２を一括してエッチングする。
即ち、図２（ｂ）に示すように、ドライエッチングにより、レジストマスクパターン４と同様に上部電極３の端面部が裾広がりのテーパ形状に加工される。ただし、エッチング条件として絶縁膜２のエッチレートより上部電極３のエッチレートの方が大きい条件を用いる。さらに、図２（ｃ）に示すように、所定パターンのレジストマスク４を除去せず、連続して、上記絶縁膜２のエッチレートより上部電極３のエッチレートの方が大きいエッチング条件にて絶縁膜２をドライエッチングする。
このように、絶縁膜２のエッチレートより上部電極３のエッチレートの方が大きいエッチング条件を選択する理由は、選択比が小さい条件では絶縁膜２をエッチングしている間に、上部電極３の断面テーパ部がエッチングしきれずに、その断面テーパ部分が残り、絶縁膜２と上部電極３のパターンの幅が同じになってしまい、上部電極３と下部電極１間の距離を、膜面に沿った方向にも遠ざけることができないからである。よって、絶縁膜２のエッチングレートよりも上部電極３のエッチングレートの方が大きいので、絶縁膜２のエッチング中に、上部電極３のテーパ部が先にエッチングされて、絶縁膜２が上部電極３より広いパターンに形成することができる。
このドライエッチング条件の具体例としては、上部電極３としては例えばＡｌＣｕ、絶縁膜２としては例えばシリコン酸化膜を使用する場合、例えばＲＩＥ装置にて、圧力１０〜２０ｍＴｏｒｒ、ＲＦパワー１００〜５００Ｗ、Ｃｌ２：ＢＣｌ３：ＣＨＦ３：Ａｒ＝１０〜７０：１０〜７０：０〜１０：０〜５０ｓｃｃｍの混合ガスプラズマ条件が挙げられる。
このようにして、絶縁膜２がパターニングされつつ、上部電極３の断面テーパ部分が先にエッチングされて、絶縁膜２の外周端縁部分が上部電極３のパターンより大きく形成される。
【００３３】
さらに、図３（ｄ）に示すように、下部電極１と選択比が取れる条件にて、残りの絶縁膜２をエッチングする。
さらに、Ｏ２プラズマアッシングなどによりレジストマスクパターン４を除去し、続いてポリマー除去する。
【００３４】
これにより、図３（ｅ）に示すような本実施形態のキャパシタ構造を持つ半導体装置１０を完成させることができる。
【００３５】
以上により、本実施形態によれば、上部電極３および絶縁膜２はドライエッチにて一括して加工する。ただし、その際、レジストマスク４をそのパターン断面が裾広がりのテーパ形状とすることにより、上部電極３も裾広がりのテーパ形状に加工する。次に、エッチング条件として、絶縁膜２より上部電極３のエッチレートが大きい条件を選択する。これによって、絶縁膜２のエッチング中に、上部電極３の断面テーパ部が先にエッチングされて、絶縁膜２の外周端縁部が上部電極３より広いパターンに形成することができる。よって、上部電極３と下部電極１間の距離を、膜面に沿った方向にも遠ざけることができ、かつ、製造工程もドライエッチの１工程のみで済ませることができ、かつ、従来のようにウェットエッチを使わずに加工できるので、微細加工に適した方法である。
【００３６】
なお、上記実施形態では、特に説明しなかったが、レジストマスク形成工程において、レジストマスク４の膜厚を調整することにより、絶縁膜・上部電極パターン形成工程後の絶縁膜２の端面と上部電極３の端面との水平方向（または膜面に沿った方向）の距離を調整することができる。
【００３７】
また、上記実施形態では、特に説明しなかったが、レジストマスクのテーパ形状ができる形成条件およびレジストマスクの材質については、レジストマスクパターン形成工程は、その形成条件が、露光時にプラスフォーカスにすることである。また、レジストマスクは、その材質が、例えばカーボン系の樹脂である。
【００３８】
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される
【産業上の利用可能性】
【００３９】
本発明は例えば、半導体デバイスのA/D変換器におけるキャパシターに用いられ、下部電極と上部電極との間に絶縁膜が設けられたキャパシタ構造を有する半導体装置の製造方法の分野において、再現性を良好にしかつばらつきを抑え、処理工程数増加もなく、リーク確率を抑えることができる。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施形態に係る半導体装置の要部構成例を示す縦断面図である。
【図２】（ａ）〜（ｃ）は、図１の本実施形態の半導体装置を製造するための各工程（その１）を示す縦断面図である。
【図３】（ｄ）および（ｅ）は、図１の本実施形態の半導体装置を製造するための各工程（その２）を示す縦断面図である。
【図４】従来技術１のキャパシタ構造を有する半導体装置の縦断面図である。
【図５】（ａ）〜（ｄ）は、図４の従来技術１の半導体装置を製造するための各工程を示す縦断面図である。
【図６】従来技術２のキャパシタ構造を有する半導体装置の縦断面図である。
【図７】（ａ）〜（ｄ）は、図６の従来技術２の半導体装置を製造するための各工程を示す縦断面図である。
【符号の説明】
【００４１】
１  下部電極
２  絶縁膜
３  上部電極
４  レジストマスク
１０  半導体装置
【図１】
2007165795.tif 000003
【図２】
2007165795.tif 000004
【図３】
2007165795.tif 000005
【図４】
2007165795.tif 000006
【図５】
2007165795.tif 000007
【図６】
2007165795.tif 000008
【図７】
2007165795.tif 000009