【事件の表示】
　特願２００８−５０４３１４「拡張割込み制御装置および合成割込みソースに関するシステムおよび方法」拒絶査定不服審判事件〔平成１８年１０月　５日国際公開、ＷＯ２００６／１０５２０８、平成２０年　８月２８日国内公表、特表２００８−５３５０９９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　
　本願は，２００６年３月２８日（パリ条約による優先権主張外国庁受理２００５年３月２８日（以下，「本願優先日」という。）　米国）を国際出願日とする出願であって，
　平成１９年８月２８日付けで特許法第１８４条の５第１項の規定による書面が提出されると共に，特許法第１８４条の４第１項の規定による明細書，請求の範囲，及び，図面（図面の中の説明に限る。）の日本語による翻訳文が提出され，平成２１年２月２４日付けで審査請求がなされ，平成２３年１２月２日付けで審査官により拒絶理由が通知（同年同月６日発送）され，これに対して平成２４年３月６日付けで意見書が提出されると共に手続補正がなされたが，同年４月１１日付けで拒絶査定（同年同月１３日謄本送達）がなされた。
　これに対して，平成２４年８月１３日付けで審判請求がなされると共に手続補正がなされ，平成２５年３月２６日付けで審査官により最後の拒絶理由が通知（同年４月２日発送）され，これに対して同年７月２日付けで意見書が提出されると共に手続補正がなされ，同年７月３０日付けで審査官により特許法第１６４条第３項の規定に基づく報告がなされ，同年８月１３日付けで当審により特許法第１３４条第４項の規定に基づく審尋（同年同月２０日発送）がなされ，同年１１月１８日付けで回答書の提出がなされたものである。
　
　
第２．平成２５年７月２日付の手続補正についての補正却下の決定
　
［補正却下の決定の結論］
　平成２５年７月２日付の手続補正を却下する。
　
［理由］
１．本件手続補正
　平成２５年７月２日付けの手続補正（以下，「本件手続補正」という）により，平成２４年８月１３日付けの手続補正により補正された特許請求の範囲，
　
「　【請求項１】
　仮想マシンを有するコンピュータシステムにおける拡張割込み制御の方法であって，
　割込みソースによって，割込み信号および割込み情報を含む合成割込みを生成することであって，前記割込み情報は少なくとも割込みの理由を含むことと，
　仮想入出力割込み制御装置によって，前記合成割込みを受信し，仮想プロセッサの対応する仮想ローカル割込み制御装置に渡すことと，
　前記仮想ローカル割込み制御装置によって，前記仮想入出力割込み制御装置から渡された少なくとも前記割込み情報に基づいて前記割込み信号の優先度を決定することと，
　前記仮想プロセッサによって，前記決定された優先度に基づいて前記割込み信号を処理することと
を含むことを特徴とする方法。
　　【請求項２】
　前記割込み信号の優先度を決定することは，前記仮想ローカル割込み制御装置が前記割込み情報を使用して，次の複数のタスク，すなわち，前記割込みソースを識別すること，
および前記割込みの理由を確認することのうちの１つのタスクを実行する任意のデバイスをポーリングすることなく，処理する割込みを優先順位付けすることを含むこと
　を特徴とする請求項１に記載の方法。
　　【請求項３】
　前記仮想ローカル割込み制御装置は，仮想ＡＰＩＣ（advanced programmable interrupt controller）であること
　を特徴とする請求項２に記載の方法。
　　【請求項４】
　仮想マシンを有するコンピュータシステム内の拡張割込み制御に関するシステムであって，
　割込み信号および割込み情報を含む合成割込みを生成する割込みソースであって，前記割込み情報は少なくとも割込みの理由を含む割込みソースと，
　前記合成割込みを受信し，仮想プロセッサの対応する仮想ローカル割込み制御装置に渡す仮想入出力割込み制御装置と，
　前記仮想ローカル割込み制御装置であって，前記仮想入出力割込み制御装置から渡された少なくとも前記割込み情報に基づいて前記割込み信号の優先度を決定する前記仮想ローカル割込み制御装置と，
　前記決定された優先度に基づいて前記割込み信号を処理する前記仮想プロセッサと
　を含むことを特徴とするシステム。
　　【請求項５】
　前記割込み信号の優先度を決定することは，前記仮想ローカル割込み制御装置が前記割込み情報を使用して，次の複数のタスク，すなわち，前記割込みソースを識別すること，
および前記割込みの理由を確認することのうちの１つのタスクを実行する任意のデバイスをポーリングすることなく，処理する割込みを優先順位付けすることを含むこと
　を特徴とする請求項４に記載のシステム。
　　【請求項６】
　前記仮想ローカル割込み制御装置は，仮想ＡＰＩＣ（advanced programmable interrupt controller）であること
　を特徴とする請求項５に記載のシステム。
　　【請求項７】
　請求項１乃至３のいずれかに記載の方法をコンピュータシステムに実行させるコンピュータ読取可能命令を記憶したことを特徴とするコンピュータ読取可能記憶媒体。」（以下，上記引用の請求項各項を，「補正前の請求項」という）は，
　
「　【請求項１】
　仮想マシンを有するコンピュータシステムにおける拡張割込み制御の方法であって，
　割込みソースによって，割込み信号および割込み情報を含む合成割込みを生成することであって，前記割込み情報は少なくとも割込みの理由を含むことと，
　仮想入出力割込み制御装置によって，前記合成割込みを受信し，仮想プロセッサの対応する仮想ローカル割込み制御装置に渡すことと，
　
前記仮想ローカル割込み制御装置によって，前記割込み情報に基づいて前記合成割込みのソースを決定することと，
　前記仮想ローカル割込み制御装置によって，少なくとも
前記合成割込みの前記決定されたソース及び前記割込みの理由
であって，前記仮想ローカル割込み制御装置が，前記割込み情報にしたがって前記割込み信号を優先順位付けすること
　
前記仮想ローカル割込み制御装置によって
送信
を含むことを特徴とする方法。
　　【請求項２】
　前記割込み信号の優先度を決定することは，前記仮想ローカル割込み制御装置が前記割込み情報を使用して，次の複数のタスク，すなわち，前記割込みソースを識別すること，
および前記割込みの理由を確認することのうちの１つのタスクを実行する任意のデバイスをポーリングすることなく，処理する割込みを優先順位付けすることを含むこと
　を特徴とする請求項１に記載の方法。
　　【請求項３】
　前記仮想ローカル割込み制御装置は，仮想ＡＰＩＣ（advanced programmable interrupt controller）であること
　を特徴とする請求項２に記載の方法。
　　【請求項４】
　仮想マシンを有するコンピュータシステム内の拡張割込み制御に関するシステムであって，
　割込み信号および割込み情報を含む合成割込みを生成する割込みソースであって，前記割込み情報は少なくとも割込みの理由を含む割込みソースと，
　前記合成割込みを受信し，仮想プロセッサの対応する仮想ローカル割込み制御装置に渡す仮想入出力割込み制御装置と，
　前記仮想ローカル割込み制御装置であって，
前記割込みソースを決定し，
決定されたソース及び前記割込みの理由
し，前記決定された優先度に基づいて前記割込み信号を前記仮想プロセッサに送信
　前記決定された優先度に基づいて前記割込み信号を処理する前記仮想プロセッサと
　を含むことを特徴とするシステム。
　　【請求項５】
　前記割込み信号の優先度を決定することは，前記仮想ローカル割込み制御装置が前記割込み情報を使用して，次の複数のタスク，すなわち，前記割込みソースを識別すること，
および前記割込みの理由を確認することのうちの１つのタスクを実行する任意のデバイスをポーリングすることなく，処理する割込みを優先順位付けすることを含むこと
　を特徴とする請求項４に記載のシステム。
　　【請求項６】
　前記仮想ローカル割込み制御装置は，仮想ＡＰＩＣ（advanced programmable interrupt controller）であること
　を特徴とする請求項５に記載のシステム。
　　【請求項７】
　請求項１乃至３のいずれかに記載の方法をコンピュータシステムに実行させるコンピュータ読取可能命令を記憶したことを特徴とするコンピュータ読取可能記憶媒体。」（以下，上記引用の請求項各項を，「補正後の請求項」という。なお，下線は，補正箇所を示すものとして，出願人が付与したものである。）に補正された。
　
２．補正の適否
　
（１）新規事項
　
　本件手続補正が，特許法第１８４条の１２第２項により読み替える同法第１７条の２第３項の規定を満たすものであるか否か，即ち，本件手続補正が，国際出願日における国際特許出願の明細書若しくは図面（図面の中の説明に限る。）の翻訳文，国際出願日における国際特許出願の請求の範囲の翻訳文又は国際出願日における国際特許出願の図面（図面の中の説明を除く。）（以下「当初明細書等」という）に記載した事項の範囲内でなされたものであるかについて，以下に検討する。
　
ア．補正後の請求項１に，
　
「前記
仮想ローカル割込み制御装置によって
割込みのソースを決定する
　前記
仮想ローカル割込み制御装置によって
前記決定されたソース及び前記割込みの理由に基づいて
割込み信号の優先度を決定する
　
　と記載され，また補正後の請求項４に，
　
「前記
仮想ローカル割込み制御装置
割込みソースを決定し
前記決定されたソース及び前記割込みの理由に基づいて
割込み信号の優先度を決定
　
　と記載されているが，当初明細書等には，
　
“仮想ローカル割込み制御装置が，割込みソースを決定する”，及び，
“仮想ローカル割込み制御装置が，前記決定された割込みソース及び割込みの理由に基づいて割込み信号の優先度を決定する”という記載と同一の記載は存在しない。
　
　そこで，当初明細書等の記載から，上記引用の“仮想ローカル割込み制御装置が，割込みソースを決定する”，及び，“仮想ローカル割込み制御装置が，前記決定された割込みソース及び割込みの理由に基づいて割込み信号の優先度を決定する”という記載が読み取れるかについて，検討する。
　
イ．上記引用の“仮想ローカル割込み制御装置が，割込みソースを決定する”，及び，“仮想ローカル割込み制御装置が，前記決定された割込みソース及び割込みの理由に基づいて割込み信号の優先度を決定する”という記載に関し，当初明細書等の段落【００３６】〜【００３９】には，
 
「【００３６】
　図５Ｂは，本発明のいくつかの実施態様にある拡張割込み制御装置を使用した概念的な改良割込み処理を示すプロセスフロー図である。当該図のステップ５５２において，ソースデバイス（この場合，拡張されて「合成割込みソース」または「ＳＩＣ」を含む仮想装置）によって生成される割込みに，
割込みソースおよび割込みの理由に関するデータを含む割込み情報
割込みおよび付随する割込み情報（これらで「合成割込み」または「ＳＩ」を構成する）が拡張割込み制御装置（ＡＩＣ）により受信および優先順位付けされ
【００３７】
　本発明の前記実施態様のいくつかは，標準的な（非ＳＩ）割込みを，例えば実際の物理ハードウェア装置から受信するとき，通常の割込み処理が進行する。しかしながら，物理ハードウェア装置でさえも，標準割込みではなくＳＩを提供するように拡張可能であることが期待される。
【００３８】
　図６Ａおよび図６Ｂは，本発明のある実施態様に対する拡張割込み制御装置を示すブロック図であり，各々における割込み制御装置インタフェースは入力割込み（すなわち，ＳＩ）に関連付けられた追加情報を受信し，確実に配信するよう拡張される。図６Ａにおいて，仮想入出力ＡＰＩＣ６１２は，追加情報を割込みソース６０６から，例えばメッセージ信号割込み経由で直接受けるように拡張されている。この
追加情報は，割込み自身とともに，割込みソースと割込み理由を識別する合成割込み
を含む
追加情報を受信し，その追加情報と受信した割込み優先度とに基づいて割込みを優先順位付けする
【００３９】
　図６Ｂにおいて，割込みは入出力ＡＰＩＣ６１２により受信され，ローカルＡＰＩＣ６２２に渡されて，順にプロセッサコア６３２に渡されるが，割込みに関する追加情報は割込みソース６０６により共用メモリロケーション６０８内に置かれる。この共用メモリロケーション６０８は，割込みに関する割込みソースと割込み理由を識別するので，割込みソースと割込み理由を確認するために装置に問合わせせずに，割込みソース６０６にコアプロセッサ６３２は自動的にアクセスする。ある別の実施態様では，
共用メモリ内の
追加情報と受信した割込み優先度とに基づいて割込みを優先順位付けする
　
　と記載され，【図６Ａ】および【図６Ｂ】の記載内容によれば，上記引用の当初明細書等の記載における「追加情報」は，「割込み情報」に他ならなず，
　また，同様に，上記引用の当初明細書等の記載における「ローカルＡＰＩＣ」は，補正後の請求項１及び請求項４に記載の「仮想ローカル割込み制御装置」に相当し，同じく，上記引用の当初明細書等の記載における「拡張割込み制御装置（ＡＩＣ）」は，上記「ローカルＡＰＩＣ」に相当する「仮想ローカル割込み制御装置」を含むものである。
　
　よって，上記引用の当初明細書等の記載からは，
“仮想ローカル割込み制御装置を含む拡張割込み制御装置（ＡＩＣ）が，割込と，割込みソースおよび割込みの理由に関するデータを含む割込み情報とを，受信し，優先順位付けする”こと，および，
“仮想ローカル割込み制御装置が，割込みソースと割込み理由を識別するデータを含む割込み情報と，受信した割込み優先度と，に基づいて，割込みを優先順位付けする”ことが，読み取れる。
　
　しかしながら，上記引用の当初明細書等には，仮想ローカル割込み制御装置による，割込みソースの決定処理や，決定された割込みソースと割込みの理由を用いた割込み優先度の決定処理について，一切記載がないことから，上記引用の当初明細書等の記載から，「仮想ローカル割込み制御装置」が，「割込みソースを決定」すること，及び，当該「決定された割込みソース」及び「割込みの理由」とから，「割込み信号の優先度を決定する」ことを，読み取ることはできない。
　よって，上記引用の当初明細書等には，“仮想ローカル割込み制御装置が，割込みソースを決定する”，及び，“仮想ローカル割込み制御装置が，前記決定された割込みソース及び割込みの理由に基づいて割込み信号の優先度を決定する”ことが，記載されているとはいえない。
　また，上記引用した記載以外に，“仮想ローカル割込み制御装置が，割込みソースを決定する”，及び，“仮想ローカル割込み制御装置が，前記決定された割込みソース及び割込みの理由に基づいて割込み信号の優先度を決定する”ことに関連する記載は，当初明細書等には存在していない。
　
ウ．この点に関して，審判請求人は，平成２５年１１月１８日付けの回答書（以下，これを「回答書」という）において，
　
　『「前記仮想ローカル割込み制御装置によって，前記割込み情報に基づいて前記合成割込みのソースを決定する」という事項は，００３８段に，追加情報が割込みソースを識別するものであること，仮想ローカル割込み制御装置がそのような追加情報を受け取って該追加情報を利用していることから，本願に接した当業者には自明だと考えます。
　「前記仮想ローカル割込み制御装置によって，少なくとも前記合成割込みの前記決定されたソース及び前記割込みの理由に基づいて前記割込み信号の優先度を決定することであって，前記仮想ローカル割込み制御装置が，前記割込み情報にしたがって前記割込み信号を優先順位付けすること」については，同じく００３８段に，追加情報が割込みソースと割込み理由を識別するものであること，仮想ローカル割込み制御装置がそのような追加情報を受け取って「その追加情報……に基づいて割込みを優先順位付けする」ことから，本願に接した当業者には自明だと考えます。』
　
　と主張している。
　
　しかしながら，上記主張で引用した当初明細書等の段落【００３８】に，追加情報が割込みソースを識別するデータを含むこと，及び，仮想ローカル割込み制御装置が当該追加情報を受け取ること，は記載されているといえるものの，仮想ローカル割込み制御装置が，受け取った当該追加情報をどのように処理するのか，さらに，当該処理によってどのようにソースを決定するのかについての記載は全く存在せず，よって，仮想ローカル割込み制御装置が，当該追加情報に基づいて，ソースを決定する処理を行っていることが記載されているとはいえず，また，示唆されているとも言えない。
　同様に，上記主張で引用した当初明細書等の段落【００３８】には，仮想ローカル割込み制御装置が，決定されたソース及び前記割込みの理由に基づいて，どのように割込み信号の優先度を決定するのかについて，記載が全く存在せず，よって，仮想ローカル割込み制御装置が，決定された割込みソース及び割込みの理由に基づいて割込み信号の優先度を決定することが記載されているとはいえず，また，示唆されているとも言えない。
　
　したがって，審判請求人の回答書における主張は，採用できない。
　
　
エ．新規事項むすび
　
　以上検討したとおり，当初明細書等には，“仮想ローカル割込み制御装置が，割込みソースを決定する”，及び，“仮想ローカル割込み制御装置が，前記決定された割込みソース及び割込みの理由に基づいて割込み信号の優先度を決定する”ことは，記載されておらず，当初明細書等の記載内容から自明の事項ともいえない。
　よって，補正後の請求項１，および，請求項４に記載された事項は，当初明細書等の記載されたものではなく，本件手続補正は，当初明細書等の記載の範囲内でなされたものではない。
　
３．補正却下むすび
　
　以上検討したとおりであるから，本件手続補正は，特許法第１８４条の１２第２項により読み替える同法第１７条の２第３項の規定に違反するので，同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
　よって，補正却下の決定の結論のとおり決定する。
　
　
第３．本願発明について
　
１．平成２５年７月２日付の手続補正は前記のとおり却下されたので，本願の請求項４に係る発明は，平成２４年８月１３日付の手続補正書により補正された特許請求の範囲の請求項４に記載されたとおりの次の事項により特定されるものである。（再掲する。以下「本願発明」という。）
　
「仮想マシンを有するコンピュータシステム内の拡張割込み制御に関するシステムであって，
　割込み信号および割込み情報を含む合成割込みを生成する割込みソースであって，前記割込み情報は少なくとも割込みの理由を含む割込みソースと，
　前記合成割込みを受信し，仮想プロセッサの対応する仮想ローカル割込み制御装置に渡す仮想入出力割込み制御装置と，
　前記仮想ローカル割込み制御装置であって，前記仮想入出力割込み制御装置から渡された少なくとも前記割込み情報に基づいて前記割込み信号の優先度を決定する前記仮想ローカル割込み制御装置と，
　前記決定された優先度に基づいて前記割込み信号を処理する前記仮想プロセッサと
　を含むことを特徴とするシステム。」
　
２．引用文献
（１）引用文献１の記載事項及び引用発明
　本願優先日前に頒布又は電気通信回線を通じて公衆に利用可能となり，原審が平成２５年３月２６日付の拒絶理由に引用した，特開平０６−３２４９９６号公報（以下，「引用文献１」という。）には，図面とともに次の事項が記載されている。
　
Ａ「【００１１】
【発明が解決しようとする課題】本発明の目的の１つは，ローカル・プロセッサと関連ローカル・プロセッサ割り込みコントローラの両方を単一装置として組み込んだ集積回路チップを利用する，
マルチプロセッサ・プログラマブル割り込みコントローラ（ＭＰＩＣ）・システム
　
Ｂ「【００１４】
【課題を解決するための手段】本発明は，下記の３つの主要サブシステムを含む，ＭＰＩＣシステム構造によって，上記の機能を実現する：
１）
プロセッサ選択及びベクトル／優先順位情報に関する着信転送テーブルを備えた関連Ｉ／Ｏ周辺装置から割り込み要求（ＩＲＱ）信号を収集するためのＩ／Ｏ−ＭＰＩＣ装置
２）部分的に，または，全体として，関連プロセッサに組み込まれて，それぞれ，保留，ネスティング，及び，マスキング操作，並びに，プロセッサ間割り込み発生を含む，特定のシステム・プロセッサに関する割り込み要求を管理する，関連プロセッサまたは装置に接続された，独立した補助装置とすることが可能なローカルＭＰＩＣ装置，
３）任意のシステム・バス及びメモリ・バスとは別個の，Ｉ／ＯとローカルＭＰＩＣとの間，並びに，ローカルＭＰＩＣ間における通信専用のＩ／Ｏバス。」
　
Ｃ「【００２１】図２は，現在のところ望ましいマルチプロセッサ・プログラマブル割り込みコントローラ（ＭＰＩＣ）・システムのブロック図である。
ＭＰＩＣ１００は，３つの主要装置，すなわち，Ｉ／Ｏ−ＭＰＩＣ装置１０２，ＭＰＩＣ−バス１０３，及び，その１つが１０４で表示されている多数のローカルＭＰＩＣ装置から構成される。各Ｉ／Ｏ−ＭＰＩＣ１０２は，その関連Ｉ／Ｏサブシステム１０１（一般に，周辺装置の集合）から，それぞれ，独自のＩＲＱに対応する割り込みライン１０７を受け入れる。Ｉ／Ｏ−ＭＰＩＣの出力は，全てのローカルＭＰＩＣ装置１０４に対して，必要な識別情報及び優先順位情報の全てを含む，適正にフォーマッティングを施されたＩＲＱメッセージを同報通信するＭＰＩＣバス１０３に結合される。各ローカルＭＰＩＣ装置１０４は，メッセージを調べて，それを受諾すべきか否かを判定する。２つ以上のローカルＭＰＩＣ装置１０４によって仮に受諾されると，競合する装置間において，調停手順が呼び出される。優先順位が最低のローカルＭＰＩＣ１０４が調停で勝ちを納め，ＩＲＱを受諾して，適時にその関連プロセッサ１０５に分配する。
【００２２】システム・バス３０は，マルチプロセッサ・システムのプロセッサ，メモリ，及び，他の周辺装置間における通信のための共通手段である。各プロセッサ及び周辺装置は，メモリ・バス・コントローラ（ＭＢＣ）３１によって，システム・バス３０とインターフェイスされる。先行技術によるシステムの場合，システム・バス３０は，割り込み要求トラフィック，割り込みサービス・トラフィック，及び，他の全ての装置間システム・トラフィックを伝送する。本発明は，割り込み要求トラフィックをＭＰＩＣバス１０３に回し，これによって，システム全体の効率を向上させる。」
　
Ｄ「【００２３】Ｂ．
割り込み制御
マルチプロセッサ・システムにおいて，Ｉ／Ｏ装置とローカルＭＰＩＣ装置の両方の割り込み制御機能は，共同で，割り込み発生源から割り込みサービス・プロセッサに割り込みを配信する責務を果たす。
【００２４】
各割り込みは，システムにおける他の割り込みからその割り込みを一意的に識別するアイデンティティ，すなわち，割り込みベクトルを備えている。
【００２５】
各割り込みは，８ビット割り込みベクトルの５つの最上位ビットによって表される割り込み優先順位，すなわち，０が最低の優先順位で，１５が最高の優先順位をなす１６の優先レベルを備えている。
　
Ｅ「【００４６】Ｃ．構造の説明
図２のＩ／Ｏ−ＭＰＩＣ装置１０２は，図３にさらに詳細に示されている。割り込み入力ライン１０７によって，Ｉ／Ｏ装置が，その割り込みを送り込むための手段が得られる。エッジ・フィルタ１０８を用いることによって，入力ピンにおいてクリーンなレベル遷移が生じる。着信転送テーブル１０９は，各割り込み入力ピン（ライン１０７）毎に，専用の６４ビットの項目を備えている。前述の先行技術による８２Ｃ５９Ａ／８２３８０  ＰＩＣのＩＲＱピンとは違って，割り込み優先順位の概念は，本発明のＩ／Ｏ  ＭＰＩＣ装置における物理割り込み入力ピンの位置とは全く関係がない。各入力ピン１０７の優先順位は，着信転送テーブル１０９の対応する項目における８ビット・ベクトルを割り当てることによって，ソフトウェアでプログラム可能である。
【００４７】図４には，着信転送テーブルの各６４ビット項目のフォーマットが示されている。各項目の説明は以下の通りである：
ベクトル（０：７）：　　割り込みベクトルを含む８ビットのフィールド。
・・・（中略）・・・
【００５１】ローカルＭＰＩＣ装置１０４は，割り込み受諾，プロセッサに対する割り込みの分配，及び，プロセッサ間割り込みの送信の責務を負っている。割り込みの着信転送テーブル項目に指定の割り込み配信モードに基づいて，０，１，または，２以上のＭＰＩＣ装置が，割り込みを受諾することができる。ローカルＭＰＩＣは，その関連プロセッサに割り込みを配信できる場合に限って，割り込みを受諾する。割り込みの受諾は，純粋に，Ｉ／Ｏ−ＭＰＩＣ１０２及びローカルＭＰＩＣ１０４の問題であるが，プロセッサに対する割り込みの分配だけは，ローカルＭＰＩＣ１０４及びそのローカル・プロセッサ１０５を必要とする。
【００５２】Ｉ／Ｏ−ＭＰＩＣ装置１０２の着信転送テーブル１０９は，Ｉ／Ｏサブシステム１０１に生じた，所与の割り込みに対応する着信転送テーブル項目をＭＰＩＣバス１０３を介して同報通信することによって，任意のプロセッサに送らなければならない可能性のある割り込みの舵取りの働きをする。」
　
Ｆ「【００６２】図９は，ローカルＭＰＩＣ装置の割り込み受諾プロセスを表したフローチャートである。メッセージを受信すると，ローカルＭＰＩＣ装置は，現在のフォーカスになる，すなわち，関連ＩＲＲまたはＩＳＲビットが，保留中であり，優先順位とは関係なく割り込みを受諾し，他のローカルＭＰＩＣに知らせて，優先順位の調停を打ち切る。これによって，異なるプロセッサに対する同じ割り込み発生の多重配信が回避され，ユニプロセッサ・システムにおける先行技術による割り込み配信の意味と一致する。ローカルＭＰＩＣ装置は，現在フォーカスでなければ，他のローカルＭＰＩＣによる受諾について傾聴する。
２つ以上のＭＰＩＣが利用可能な場合，ＭＰＩＣバス・プロトコルと題するセクションで解説のように，調停を呼び出して，勝者となる（優先順位が最下位の）装置が判定される。
・・・（中略）・・・
【００６６】
ローカルＭＰＩＣは，割り込みを受諾すると，ローカル・プロセッサに対する割り込みの配信を保証する。マスキング可能な割り込みの分配は，プロセッサのＩＮＴピンに接続されたＩＮＴピン２６２をアサートするローカルＭＰＩＣ装置で開始される，ＩＮＴ／ＩＮＴＡプロトコルによって制御される。プロセッサは，割り込みが許可されると，これに応答して，ラインＩＮＴＡサイクルをライン２６１で送り出し，ローカルＭＰＩＣがその内部優先順位状態を凍結させ，優先順位が最高の割り込みの８ビット・ベクトルをプロセッサのデータ・バス１０６に解放する。該プロセッサは，ベクトルを読み取って，それを利用し，割り込みハンドラの入り口点を見つける。
　
　以下に，上記引用文献１の記載事項について検討する。　
　
ア．上記Ａに記載のとおり，引用文献１は，「マルチプロセッサ・プログラマブル割り込みコントローラ（ＭＰＩＣ）・システム」について説明するものであるところ，
　上記Ｃの「ＭＰＩＣ１００は，３つの主要装置，すなわち，Ｉ／Ｏ−ＭＰＩＣ装置１０２，ＭＰＩＣ−バス１０３，及び，その１つが１０４で表示されている多数のローカルＭＰＩＣ装置から構成される。」，「各Ｉ／Ｏ−ＭＰＩＣ１０２は，その関連Ｉ／Ｏサブシステム１０１（一般に，周辺装置の集合）から，それぞれ，独自のＩＲＱに対応する割り込みライン１０７を受け入れる。」，「Ｉ／Ｏ−ＭＰＩＣの出力は，全てのローカルＭＰＩＣ装置１０４に対して，必要な識別情報及び優先順位情報の全てを含む，適正にフォーマッティングを施されたＩＲＱメッセージを同報通信するＭＰＩＣバス１０３に結合される。」，「各ローカルＭＰＩＣ装置１０４は，メッセージを調べて，それを受諾すべきか否かを判定する。」，「２つ以上のローカルＭＰＩＣ装置１０４によって仮に受諾されると，競合する装置間において，調停手順が呼び出される。」，及び，「優先順位が最低のローカルＭＰＩＣ１０４が調停で勝ちを納め，ＩＲＱを受諾して，適時にその関連プロセッサ１０５に分配する。」との記載によれば，引用文献１には，
“マルチプロセッサ・プログラマブル割り込みコントローラ（ＭＰＩＣ）システムにおいて，
　Ｉ／Ｏ−ＭＰＩＣ装置，ＭＰＩＣ−バス，及び，多数のローカルＭＰＩＣ装置を含み，
　前記Ｉ／Ｏ−ＭＰＩＣ装置は，その関連Ｉ／Ｏサブシステムである周辺装置の集合から，それぞれ，独自のＩＲＱに対応する割り込みラインを受け入れ，
　前記Ｉ／Ｏ−ＭＰＩＣ装置の出力は，全ての前記ローカルＭＰＩＣ装置に対して，必要な識別情報及び優先順位情報の全てを含む，適正にフォーマッティングを施されたＩＲＱメッセージを同報通信する前記ＭＰＩＣ−バスに結合され，
　各ローカルＭＰＩＣ装置は，前記メッセージを調べて，それを受諾すべきか否かを判定し，
　２つ以上の前記ローカルＭＰＩＣ装置によって一旦受諾されると，競合するローカルＭＰＩＣ装置間において，調停手順が呼び出され，
　所定のローカルＭＰＩＣが調停で決定されるとＩＲＱを受諾して，関連プロセッサに分配する，
　マルチプロセッサ・プログラマブル割り込みコントローラ（ＭＰＩＣ）システム”
　が記載されているといえる。
　
イ．上記ア．の検討結果における，“前記Ｉ／Ｏ−ＭＰＩＣ装置は，その関連Ｉ／Ｏサブシステムである周辺装置の集合から，それぞれ，独自のＩＲＱに対応する割り込みラインを受け入れ”に関し，
　上記Ｂの「プロセッサ選択及びベクトル／優先順位情報に関する着信転送テーブルを備えた関連Ｉ／Ｏ周辺装置から割り込み要求（ＩＲＱ）信号を収集するためのＩ／Ｏ−ＭＰＩＣ装置」との記載から，
　“前記Ｉ／Ｏ−ＭＰＩＣ装置”は，“周辺装置”から，“割り込み要求（ＩＲＱ）信号を受信”することが読み取れ，
　さらに，上記“割り込み要求（ＩＲＱ）信号”に関し，
　上記Ｄに「マルチプロセッサ・システムにおいて，Ｉ／Ｏ装置とローカルＭＰＩＣ装置の両方の割り込み制御機能は，共同で，割り込み発生源から割り込みサービス・プロセッサに割り込みを配信する」との記載があり，当該記載における「割り込み発生源」，及び，「割り込み発生源」から配信される「割り込み」は，上記“周辺装置”，及び，“周辺装置”から送られる“割り込み要求（ＩＲＱ）信号”に相当すると解されるところ，
　上記Ｄの上記引用箇所に続く「各割り込みは，システムにおける他の割り込みからその割り込みを一意的に識別するアイデンティティ，すなわち，割り込みベクトルを備えている。・・・割り込み（ＩＲＱ）・・・」，及び，「各割り込みは，８ビット割り込みベクトルの５つの最上位ビットによって表される割り込み優先順位，すなわち，０が最低の優先順位で，１５が最高の優先順位をなす１６の優先レベルを備えている。」との記載から，上記“割り込み要求（ＩＲＱ）信号”は，“システムにおける他の割り込みからその割り込みを一意的に識別する情報”，及び，“割り込み優先順位に係る情報”を有する“割り込みベクトル”を含むこと，が読み取れる。
　してみると，
“前記Ｉ／Ｏ−ＭＰＩＣ装置は，その関連Ｉ／Ｏサブシステムである周辺装置の集合から，それぞれ，独自のＩＲＱに対応する割り込みラインを受け入れて，割り込みを一意的に識別する情報，及び，割り込み優先順位に係る情報，を有する割り込みベクトル，を含む割り込み要求（ＩＲＱ）信号を受信”することが読み取れる。
　
ウ．上記ア．の検討結果における，“所定のローカルＭＰＩＣが調停で決定されるとＩＲＱを受諾し，関連プロセッサに分配する”に関し，
　上記Ｆの「２つ以上のＭＰＩＣが利用可能な場合，ＭＰＩＣバス・プロトコルと題するセクションで解説のように，調停を呼び出して，勝者となる（優先順位が最下位の）装置が判定される。」，及び，「ローカルＭＰＩＣは，割り込みを受諾すると，ローカル・プロセッサに対する割り込みの配信を保証する。マスキング可能な割り込みの分配は，プロセッサのＩＮＴピンに接続されたＩＮＴピン２６２をアサートするローカルＭＰＩＣ装置で開始される，ＩＮＴ／ＩＮＴＡプロトコルによって制御される。プロセッサは，割り込みが許可されると，これに応答して，ラインＩＮＴＡサイクルをライン２６１で送り出し，ローカルＭＰＩＣがその内部優先順位状態を凍結させ，優先順位が最高の割り込みの８ビット・ベクトルをプロセッサのデータ・バス１０６に解放する。該プロセッサは，ベクトルを読み取って，それを利用し，割り込みハンドラの入り口点を見つける。」との記載から，
　上記“所定のローカルＭＰＩＣ装置が調停で決定されるとＩＲＱを受諾し，関連プロセッサに分配する”ために，“前記ローカルＭＰＩＣ装置は，優先順位が最高の割り込みの８ビット・ベクトルを関連プロセッサのデータ・バスに解放し，前記関連プロセッサは，解放された前記ベクトルを読み取って，それを利用し，割り込みハンドラの入り口点を見つける”ことが読み取れる。
　
　以上ア．〜ウ．をふまえれば，引用文献１には，次の発明（以下，「引用発明」という。）が示されている。　
　
「マルチプロセッサ・プログラマブル割り込みコントローラ（ＭＰＩＣ）システムにおいて，
　Ｉ／Ｏ−ＭＰＩＣ装置，ＭＰＩＣ−バス，及び，多数のローカルＭＰＩＣ装置を含み，
　前記Ｉ／Ｏ−ＭＰＩＣ装置は，その関連Ｉ／Ｏサブシステムである周辺装置の集合から，それぞれ，独自のＩＲＱに対応する割り込みラインを受け入れて，割り込みを一意的に識別する情報，及び，割り込み優先順位に係る情報，を有する割り込みベクトル，を含む割り込み要求（ＩＲＱ）信号を受信し，
　前記Ｉ／Ｏ−ＭＰＩＣ装置の出力は，全ての前記ローカルＭＰＩＣ装置に対して，必要な識別情報及び優先順位情報の全てを含む，適正にフォーマッティングを施されたＩＲＱメッセージを同報通信する前記ＭＰＩＣ−バスに結合され，
　各ローカルＭＰＩＣ装置は，前記メッセージを調べて，それを受諾すべきか否かを判定し，
　２つ以上の前記ローカルＭＰＩＣ装置によって一旦受諾されると，競合するローカルＭＰＩＣ装置間において，調停手順が呼び出され，
　所定のローカルＭＰＩＣ装置が調停で決定されるとＩＲＱを受諾し，関連プロセッサに分配するために，前記ローカルＭＰＩＣ装置は，優先順位が最高の割り込みの８ビット・ベクトルを関連プロセッサのデータ・バスに解放し，
　前記関連プロセッサは，解放された前記ベクトルを読み取って，それを利用し，割り込みハンドラの入り口点を見つける，
　マルチプロセッサ・プログラマブル割り込みコントローラ（ＭＰＩＣ）システム。」
　
（２）引用文献２の記載事項
　本願優先日前に頒布又は電気通信回線を通じて公衆に利用可能となり，原審が平成２５年３月２６日付の拒絶理由に引用した，特開２００４−３０３２３７号公報（以下，「引用文献２」という。）には，図面とともに次の事項が記載されている。
　
Ｇ「【００２１】
　論理パーティション１２５は，リソースおよびパーティション・マネージャ１２１と通信する。リソースおよびパーティション・マネージャ１２１は，論理パーティションを管理する。リソースおよびパーティション・マネージャ１２１に関する適切な具体化の１つに，ＩＢＭテクノロジにおいて『ｈｙｐｅｒｖｉｓｏｒ（ハイパーバイザ）』と呼ばれているものがある。リソースおよびパーティション・マネージャ１２１は，好ましくは，１ないしは複数の仮想割り込みレジスタ１２４を含む仮想プロセッサ・コントロール・メカニズム１２３を含む。
リソースおよびパーティション・マネージャ１２１内の割り込みマネジメント・メカニズム１２２は，
Ｉ／Ｏデバイス２１０として総括的に示されている割り込みハードウエアから割り込みを受け取る。
割り込みマネジメント・メカニズム１２２内の割り込みマネジメント・インターフェース２３０を呼び出す。割り込みマネジメント・メカニズム１２２は，それに応答して割り込みのソースを決定し，いずれの仮想プロセッサがその割り込みのハンドリングを行うべきかについて決定し，さらにその仮想プロセッサ用にその割り込みのエンキューを行う。
　
３．対比・判断
　本願発明と引用発明とを対比する。
　
ア．引用発明の「マルチプロセッサ・プログラマブル割り込みコントローラ（ＭＰＩＣ）」は，
　上記Ｄの「割り込み制御　マルチプロセッサ・システムにおいて，Ｉ／Ｏ装置とローカルＭＰＩＣ装置の両方の割り込み制御機能は，共同で，割り込み発生源から割り込みサービス・プロセッサに割り込みを配信する責務を果たす。」との記載によれば，「割り込み制御」を行うものであり，かつ，当該「割り込み制御」が，コンピュータシステムで行われることは自明である。
　してみると，引用発明の「マルチプロセッサ・プログラマブル割り込みコントローラ（ＭＰＩＣ）システム」と，
　本願発明の「仮想マシンを有するコンピュータシステム内の拡張割込み制御に関するシステム」とは，
“コンピュータシステム内の割込み制御に関するシステム”である点で共通するといえる。
　
イ．引用発明の「関連Ｉ／Ｏサブシステムである周辺装置」は，本願発明の「割込みソース」に対応するところ，
　引用発明の「割り込みを一意的に識別する情報，及び，割り込み優先順位に係る情報，を有する割り込みベクトル，を含む割り込み要求（ＩＲＱ）信号」と，本願発明の「割込み信号および割込み情報を含む合成割込み」とは，上位概念において，“割込み信号および割込み情報を含む割込み”である点で共通し，
　また，引用発明の上記「関連Ｉ／Ｏサブシステムである周辺装置」は，上記「割り込みを一意的に識別する情報，及び，割り込み優先順位に係る情報，を有する割り込みベクトル，を含む割り込み要求（ＩＲＱ）信号」を送信する“割り込み発生源”であり，発生源として「割り込み要求（ＩＲＱ）信号」を“生成”していることは自明であるところ，本願発明の「割込みソース」も，仮想化環境におけるソフトウェアとして，「割込み信号および割込み情報を含む合成割込み」を生成し発生する発生源であることから，ともに，“割り込み発生源”である点で共通する。
　してみると，
　引用発明の「割り込みを一意的に識別する情報，及び，割り込み優先順位に係る情報，を有する割り込みベクトル，を含む割り込み要求（ＩＲＱ）信号」を送信する「関連Ｉ／Ｏサブシステムである周辺装置」と，
　本願発明の「割込み信号および割込み情報を含む合成割込みを生成する割込みソースであって，前記割込み情報は少なくとも割込みの理由を含む割込みソース」とは，
“割込み信号および割込み情報を含む割込みを生成する割り込み発生源”である点で共通するといえる。
　
ウ．引用発明の「Ｉ／Ｏ−ＭＰＩＣ装置」は，本願発明の「仮想入出力割込み制御装置」に対応するところ，
　引用発明の上記「Ｉ／Ｏ−ＭＰＩＣ装置」は，「関連Ｉ／Ｏサブシステムである周辺装置」から「割り込み要求（ＩＲＱ）信号」を受信して，それを「ＩＲＱメッセージ」として「ローカルＭＰＩＣ装置」に送信している。
　してみると，
　引用発明の「その関連Ｉ／Ｏサブシステムである周辺装置の集合から，それぞれ，独自のＩＲＱに対応する割り込みラインを受け入れて，割り込みを一意的に識別する情報，及び，割り込み優先順位に係る情報，を有する割り込みベクトル，を含む割り込み要求（ＩＲＱ）信号を受信」し，「ＩＲＱメッセージ」として，「関連プロセッサ」の対応する「各ローカルＭＰＩＣ装置」に送信する「Ｉ／Ｏ−ＭＰＩＣ装置」と，
　本願発明の「前記合成割込みを受信し，仮想プロセッサの対応する仮想ローカル割込み制御装置に渡す仮想入出力割込み制御装置」とは，
“前記割込みを受信し，プロセッサの対応するローカル割込み制御装置に渡す入出力割込み制御装置”である点で共通するといえる。
　
エ．引用発明の「ローカルＭＰＩＣ装置」は，本願発明の「仮想ローカル割込み制御装置」に対応するところ，
　引用発明の上記「ローカルＭＰＩＣ装置」が，「調停で決定されるとＩＲＱを受諾し」，「優先順位が最高の割り込みの８ビット・ベクトルを関連プロセッサのデータ・バスに解放」するものであり，「割り込みの８ビット・ベクトル」に対し「最高」の「優先順位」を指定していること，及び，上記Ｄの「各割り込みは，８ビット割り込みベクトルの５つの最上位ビットによって表される割り込み優先順位，すなわち，０が最低の優先順位で，１５が最高の優先順位をなす１６の優先レベルを備えている。」との記載によれば，引用発明の「調停で決定されるとＩＲＱを受諾し」，「優先順位が最高の割り込みの８ビット・ベクトルを関連プロセッサのデータ・バスに解放」するとは，割り込みの優先度を，割込み情報に基づいて決定しているに他ならない。
　してみると，
　引用発明の「前記メッセージを調べて，それを受諾すべきか否かを判定し」，「２つ以上の前記ローカルＭＰＩＣ装置によって一旦受諾されると，競合するローカルＭＰＩＣ装置間において，調停手順が呼び出され」，「所定のローカルＭＰＩＣ装置が調停で決定されるとＩＲＱを受諾し，関連プロセッサに分配するために」，「優先順位が最高の割り込みの８ビット・ベクトルを関連プロセッサのデータ・バスに解放」する「ローカルＭＰＩＣ装置」と，
　本願発明の「前記仮想ローカル割込み制御装置であって，前記仮想入出力割込み制御装置から渡された少なくとも前記割込み情報に基づいて前記割込み信号の優先度を決定する前記仮想ローカル割込み制御装置」とは，
“前記ローカル割込み制御装置であって，前記入出力割込み制御装置から渡された少なくとも前記割込み情報に基づいて前記割込み信号の優先度を決定する前記ローカル割込み制御装置”である点で共通するといえる。
　
オ．引用発明の「関連プロセッサ」は，本願発明の「仮想プロセッサ」に対応するところ，
　引用発明の上記「関連プロセッサ」が，「解放された前記ベクトルを読み取って，それを利用し，割り込みハンドラの入り口点を見つける」ものであり，その結果，割り込みを処理することは自明であり，また，上記「解放された前記ベクトル」は，「優先順位が最高の割り込みの８ビット・ベクトル」であり優先度が指定されているものであり，上記「関連プロセッサ」による割り込みの処理が，上記「優先順位が最高の割り込みの８ビット・ベクトル」に基づくことも，自明であるといえる。
　してみると，
　引用発明の「解放された前記ベクトルを読み取って，それを利用し，割り込みハンドラの入り口点を見つける」，「関連プロセッサ」と，
　本願発明の「前記決定された優先度に基づいて前記割込み信号を処理する前記仮想プロセッサ」とは，
“前記決定された優先度に基づいて前記割込み信号を処理する前記プロセッサ”である点で共通するといえる。
　
　上記ア．〜オ．の対比によれば，本願発明と引用発明とは次の事項を有する発明である点で一致し，そして相違する。
　
〈一致点〉　
　コンピュータシステム内の割込み制御に関するシステムであって，
　割込み信号および割込み情報を含む割込みを生成する割り込み発生源と，
　前記割込みを受信し，プロセッサの対応するローカル割込み制御装置に渡す入出力割込み制御装置と，
　前記ローカル割込み制御装置であって，前記入出力割込み制御装置から渡された少なくとも前記割込み情報に基づいて前記割込み信号の優先度を決定する前記ローカル割込み制御装置と，
　前記決定された優先度に基づいて前記割込み信号を処理する前記プロセッサと
　を含むことを特徴とするシステム。
　
〈相違点１〉
　“割り込み発生源”，“入出力割込み制御装置”，“ローカル割込み制御装置”，及び，“プロセッサ”，並びに，それらを含む“コンピュータシステム”に関し，
　本願発明は，それぞれ，「割込みソース」，「仮想入出力割込み制御装置」，「仮想ローカル割込み制御装置」，及び，「仮想プロセッサ」，並びに，それらを含む「仮想マシンを有するコンピュータシステム」であるのに対し，引用発明は，仮想化に係るそのような構成を備えていない点。
　
〈相違点２〉
　本願発明は，割込み信号および割込み情報を含む割込みが「合成割込み」であり，当該「割込み情報は少なくとも割込みの理由を含む」ものであるとともに，「拡張割込み制御」に関するものであるのに対し，引用発明は，「合成割込み」，「割込み情報は少なくとも割込みの理由を含む」，及び，「拡張割込み制御」との言及はない点。
　
４．当審判断
〈相違点１〉について
　仮想入出力割り込み制御手段，仮想プロセッサに対応する仮想割り込み制御手段，及び，仮想プロセッサ，を含む仮想システムにおいて，割り込み発生源からの割り込みを，仮想プロセッサに割り当てるよう制御することは，本願優先日前には周知の事項（例えば，引用文献２の上記Ｇの記載）であり，また，割り込み発生をソフトウェアにより行うことも，例示するまでもなく周知の事項と言え，そして，引用発明と，上記周知事項とが，同様の技術分野に属することは明らかである。
　してみると，引用発明において，上記周知の事項を適用することで，“関連Ｉ／Ｏサブシステムである周辺装置”，“Ｉ／Ｏ−ＭＰＩＣ装置”，“ローカルＭＰＩＣ装置”，及び，“関連プロセッサ”，並びに，“マルチプロセッサ・プログラマブル割り込みコントローラ（ＭＰＩＣ）システム”を，それぞれ，「割込みソース」，「仮想入出力割込み制御装置」，「仮想ローカル割込み制御装置」，及び，「仮想プロセッサ」，並びに，「仮想マシンを有するコンピュータシステム」とすること，すなわち相違点１に係る構成とすることは，当業者が容易に想到し得たことである。
　よって，相違点１は格別なものではない。
　
〈相違点２〉について
　本願発明における「割込みの理由」について，本願明細書の発明の詳細な説明の段落【００３２】には，
（下線は，当審にて，説明の都合上，附加したものである。
　
「【００３２】
　それぞれのローカルＡＰＩＣに約２４０個の独自な割込みイベントに関する信号を送ることができ，それぞれの入出力ＡＰＩＣに一般に約２４個の独自な割込みイベントに関する信号を送ることができるが，入出力ＡＰＩＣとローカルＡＰＩＣとの間の通信に使用される一般的なＰＣＩバスは，
割込みソース
割込み要因を（割り込んでいる装置から割込みの理由に関する追加情報を収集することで）解明する
　
　と記載されており，これによれば，本願発明における「割込みの理由」とは，「割込みソース」の「割込み要因」を解明するための情報であると理解でき，同様に，本願発明における「合成割込み」は，「割込み信号」と上記「割込みの理由」を含む「割込み情報」とを合わせることで，更なる情報のポーリングを不要とした「割込み」であると，同じく，本願発明における「拡張割込み制御」は，上記「合成割込み」を用いた「割込み制御」であると，それぞれ理解できる。
　
　一方，引用発明は，「割り込みを一意的に識別する情報，及び，割り込み優先順位に係る情報，を有する割り込みベクトル，を含む割り込み要求（ＩＲＱ）信号」を用いた割り込み制御を行うものであり，そのうち「割り込みを一意的に識別する情報」は，「周辺装置の集合」の「それぞれ，独自のＩＲＱに対応する割り込みライン」から受け入れられ，割り込み発生源である「周辺装置」を識別し得る情報であるといえ，また，上記「割り込み要求（ＩＲＱ）信号」は，すでに「割り込みを一意的に識別する情報」を有していることから，「関連プロセッサ」は，「解放された前記ベクトルを読み取」ると，割り込みの処理を行うことができ，更なる情報の要求を要しない。
　
　そして，割り込み発生源を識別することで，当該割り込み発生源において割り込みを生じさせる処理内容を識別し得ることは，当該技術分野における技術常識であり，またこの場合の，割り込みを生じさせる処理内容とは，割り込みの要因といえることから，本願発明の，「割込み要因」を解明するための上記「割込みの理由」，及び，上記「合成割込み」の技術的意味は，引用発明における「割り込みを一意的に識別する情報」に対し上記技術常識を採用することで構成される，割り込み要因を識別し得る，割り込みを一意的に識別する情報，及び，それを有する割り込み要求（ＩＲＱ）信号，との態様を，それぞれ包含するものと解釈できるものである。
　
　してみると，引用発明に対し，上記技術常識を適用することで，割込み信号および割込み情報を含む割込みが「合成割込み」であり，当該「割込み情報は少なくとも割込みの理由を含む」ものであるとともに，「拡張割込み制御」に関するものとすること，すなわち，相違点２に係る構成とすることは，当業者が適宜なし得る程度の事項である。
　よって，相違点２は，格別のものではない。
　
　そして，本願発明の構成により奏する効果も，引用発明，及び，周知事項等から当然予測される範囲内のもので，格別顕著なものとは認められない。
　よって，本願発明は，引用発明，及び，周知事項等に基づいて当業者が容易に発明をすることができたものである。
　
　
第４．意見書における主張について
　
　なお，審判請求人は，平成２５年７月２日付けで提出された意見書において，
　
『文献１のＩＲＱメッセージは，「システムにおける他の割り込みからその割り込みを一意的に識別するアイデンティティ，すなわち，割り込みベクトル」を備え（文献１段落［００２４］），「８ビット割り込みベクトルの５つの最上位ビットによって表される割り込み優先順位」を備えると記載されています（文献１段落［００２５］）。このように，文献１の「ＩＲＱメッセージ」は，割込みの識別情報（割込みベクトル）及び優先順位（割込みベクトルの５つの最上位ビット）を備えると記載されていますが，この識別情報は，他の割込みからその割込みを識別するものと記載されています。よって，文献１の識別情報は，請求項１の割込みの理由を示す割込み情報に相当するものではなく，文献１は，請求項１の合成割込みを開示するものではありません。』
　
　と主張している。
　しかしながら，上記主張は，本願発明の「割込みの理由」と，引用発明の「割り込みを一意的に識別する情報」との実質的な内容の相違について何ら言及しておらず，また，上記「第３」，「４．」の「〈相違点２〉について」で述べたとおり，本願発明の「割込みの理由」に係る構成とすることは，当業者が適宜なし得る程度の事項であるから，上記意見書の主張は理由がなく採用することができない。
　
　
第５．むすび
　以上のとおりであるから，本願発明は，特許法第２９条第２項の規定により特許を受けることができないものであり，本願は，他の請求項について検討するまでもなく，拒絶すべきものである。
　
　よって，結論のとおり審決する。