(57)【要約】【課題】ＴＤＲ検査を安価な構成で実現できるＩＣチップを得ること。【解決手段】ＩＣチップは、ＴＤＲ（Ｔｉｍｅ  Ｄｏｍａｉｎ  Ｒｅｆｌｅｃｔｏｍｅｔｒｙ）検査のためのＩＣチップであって、クロック信号を生成するクロック生成部と、前記クロック信号をトリガとしてパルスを発生して検査対象へ出力するパルス発生部と、前記クロック信号を逓倍して逓倍クロック信号を生成する逓倍部と、前記逓倍クロック信号に同期して、前記検査対象からの反射信号をＡ／Ｄ変換して反射データとしてサンプリングするＡ／Ｄコンバータと、前記サンプリングされた反射データを記憶するメモリと、外部から読み出しコマンドを受け、前記読み出しコマンドに応じて前記メモリに記憶された反射データを外部に出力する通信制御部とを備えている。【選択図】図１
2012189396.tif 000002
【特許請求の範囲】
【請求項１】
ＴＤＲ（Ｔｉｍｅ  Ｄｏｍａｉｎ  Ｒｅｆｌｅｃｔｏｍｅｔｒｙ）検査のためのＩＣチップであって、
クロック信号を生成するクロック生成部と、
前記クロック信号をトリガとしてパルスを発生して検査対象へ出力するパルス発生部と、
前記クロック信号を逓倍して逓倍クロック信号を生成する逓倍部と、
前記逓倍クロック信号に同期して、前記検査対象からの反射信号をＡ／Ｄ変換して反射データとしてサンプリングするＡ／Ｄコンバータと、
前記サンプリングされた反射データを記憶するメモリと、
外部から読み出しコマンドを受け、前記読み出しコマンドに応じて前記メモリに記憶された反射データを外部に出力する通信制御部と、
を備えたことを特徴とするＩＣチップ。
【請求項２】
外部との電気Ｉ／Ｆをさらに備え、
前記電気Ｉ／Ｆは、
前記パルス発生部と前記検査対象との間のＩ／ＦとなるＤＵＴ端子と、
前記通信制御部と外部との間のＩ／ＦとなるＣＮＴ端子と、
外部から電源電圧が供給されるＶＤＤ端子と、
外部から接地電圧が供給されるＧＮＤ端子と、
を有する
ことを特徴とする請求項１に記載のＩＣチップ。
【請求項３】
請求項１又は２に記載のＩＣチップが実装されたＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）を備え、
前記ＣＳＰの電気端子は、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｐ  Ａｒｒａｙ）又はＬＧＡ（Ｌａｎｄ  Ｇｒｉｐ  Ａｒｒａｙ）で構成されている
ことを特徴とする半導体部品。
【請求項４】
請求項１又は２に記載のＩＣチップを内蔵した検査用プローブ。
【請求項５】
請求項１又は２に記載のＩＣチップを内蔵したハンディマルチテスター。
【請求項６】
請求項１又は２に記載のＩＣチップを通信ケーブルの特性に関するセンサとして用いた通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＣチップ、半導体部品、検査用プローブ、ハンディマルチテスター、及び通信装置に関する。
【背景技術】
【０００２】
ＴＤＲ（Ｔｉｍｅ  Ｄｏｍａｉｎ  Ｒｅｆｌｅｃｔｏｍｅｔｒｙ）を利用した電子部品の物理特性測定や故障検査は、プリント配線板（以下、基板と称す）配線の特性インピーダンス測定や配線接続検査に適用されており、基板配線のみでなくＬＳＩパッケージとの接続不良やパッケージ内の不良検査へ応用されている。
【０００３】
ＴＤＲは、ステップパルス状の電圧信号を規定の出力インピーダンスにて検査対象（以下、ＤＵＴ（Ｄｅｖｉｃｅ  Ｕｎｄｅｒ  Ｔｅｓｔ）と称す）へ入力した時の反射電圧波形を観測して、断線や短絡箇所の特定または配線の特性インピーダンスを計測するもので、ＴＤＲ検査器とＤＵＴとの電気的な接続が必要である。特に、精度を要求される不良箇所検出やインピーダンス計測では、パルス信号のもつ高周波数成分を減衰なく入力する必要から、特性インピーダンスが均一で高周波減衰の小さい同軸ケーブルを介してＴＤＲ検査器とＤＵＴとが接続される。
【０００４】
ＤＵＴが微細化され高密度実装された製品基板である場合、ＴＤＲ検査のためにＤＵＴへ同軸ケーブルを接続するには、ＤＵＴの配線が細い銅箔で作られているため構造変換部品を介す必要がある。そこで、同軸コネクタを基板へ実装して接続するか、高周波性能は落ちるがコネクタの代わりにマイクロプローバ等の針状プローブを同軸ケーブルへ接続して配線へ接触する方法が取られている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】国際公開第２００７／０６３９４９号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記のように、製品基板の検査では、ＢＧＡ等の多端子ＬＳＩパッケージの接続不良を検出するために各端子の接続される全配線に同軸コネクタを実装することは実質不可能なため、針状プローブを使うことになるが、微細化され高密度実装されたＤＵＴの計測精度を得るためには、位置分解能となるＴＤＲの時間分解能を上げるために、より高い周波数帯を通す同軸ケーブルとプローブとが要求される。
【０００７】
しかし、高い周波数帯を通す同軸ケーブルは、誘電損失と導体抵抗とを減らすために太く短くすることになり、太いケーブルはプローブとの不整合を生じ、短いケーブルは取り回しに制約が生じ、微細化したＤＵＴに適応させにくい。特に、テスタ装置等による多点同時プロービングにおいては、同軸ケーブル同士の干渉回避と高周波性能向上との両立が難しく、測定点の数を取るか計測精度を取るかの選択が迫られる。また、多点同時プロービング用の高周波検査用治具は、基板に高周波性能の優れたセラミック等の特殊な低損失材料を使用したり同軸コネクタを多数実装する必要から、製造コストが増大する傾向にある。
【０００８】
本発明は、上記に鑑みてなされたものであって、ＴＤＲ（Ｔｉｍｅ  Ｄｏｍａｉｎ  Ｒｅｆｌｅｃｔｏｍｅｔｒｙ）検査を安価な構成で実現できるＩＣチップ、半導体部品、検査用プローブ、ハンディマルチテスター、及び通信装置を得ることを目的とする。
【課題を解決するための手段】
【０００９】
上述した課題を解決し、目的を達成するために、本発明の１つの側面にかかるＩＣチップは、ＴＤＲ（Ｔｉｍｅ  Ｄｏｍａｉｎ  Ｒｅｆｌｅｃｔｏｍｅｔｒｙ）検査のためのＩＣチップであって、クロック信号を生成するクロック生成部と、前記クロック信号をトリガとしてパルスを発生して検査対象へ出力するパルス発生部と、前記クロック信号を逓倍して逓倍クロック信号を生成する逓倍部と、前記逓倍クロック信号に同期して、前記検査対象からの反射信号をＡ／Ｄ変換して反射データとしてサンプリングするＡ／Ｄコンバータと、前記サンプリングされた反射データを記憶するメモリと、外部から読み出しコマンドを受け、前記読み出しコマンドに応じて前記メモリに記憶された反射データを外部に出力する通信制御部とを備えたことを特徴とする。
【発明の効果】
【００１０】
本発明によれば、ＩＣチップをＴＤＲ検査の機能に特化したものとしているので、ＩＣチップ内の回路規模を小さく抑えることが容易であるとともに、ＩＣチップの製造コストを容易に低減できる。この結果、ＴＤＲ検査を安価な構成で実現できる。
【図面の簡単な説明】
【００１１】
【図１】図１は、実施の形態にかかるＩＣチップの構成を示す図である。
【図２】図２は、実施の形態にかかるＩＣチップを適用した検査用プローブの構成を示す図である。
【図３】図３は、実施の形態にかかるＩＣチップを適用した検査治具基板の構成を示す図である。
【図４】図４は、実施の形態にかかるＩＣチップを適用した検査治具基板の構成を示す図である。
【発明を実施するための形態】
【００１２】
以下に、本発明にかかるＩＣチップの実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００１３】
実施の形態．
実施の形態にかかるＩＣチップ１について図１を用いて説明する。図１は、実施の形態にかかるＩＣチップ１の構成を示すブロック図である。
【００１４】
ＩＣチップ１は、ＴＤＲ（Ｔｉｍｅ  Ｄｏｍａｉｎ  Ｒｅｆｌｅｃｔｏｍｅｔｒｙ）検査のためのＩＣチップである。例えば、ＩＣチップ１は、ＴＤＲの構成要素であるパルス発生部２０及びＡ／Ｄコンバータ４０と、デジタル通信の構成要素である通信制御部６０を持ち、それらの動作を同期するためのＣＬＯＣＫ生成部（クロック生成部）１０及びＰＬＬ（逓倍部）３０と、計測値を一時記憶するＭＥＭＯＲＹ（メモリ）５０とを備える。
【００１５】
また、ＩＣチップ１は、外部との電気Ｉ／Ｆ７０も備える。電気Ｉ／Ｆ７０は、ＤＵＴ端子７１、ＣＮＴ端子７２、ＶＤＤ端子７３、及びＧＮＤ端子７４を有する。ＤＵＴ端子７１は、パルス発生部２０と検査対象（ＤＵＴ：Ｄｅｖｉｃｅ  Ｕｎｄｅｒ  Ｔｅｓｔ）との間のＩ／Ｆとなるものであり、例えばＤＵＴピンである。ＣＮＴ端子７２は、通信制御部６０と外部との間のＩ／Ｆとなるものであり、例えばＣＮＴピンである。ＶＤＤ端子７３は、外部から電源電圧ＶＤＤが供給されるものであり、例えばＶＤＤピンである。ＧＮＤ端子７４は、外部から接地電圧ＧＮＤが供給されるものであり、例えばＧＮＤピンである。電気Ｉ／Ｆ７０は、例えば４端子（４ピン）で構成されている。
【００１６】
図１において、パルス発生部２０は、出力インピーダンスが既知で電圧立ち上がり時間の短い高速出力バッファを有する。Ａ／Ｄコンバータ４０は、パルス発生部２０の発生する立ち上がり波形を再現できる等価時間サンプリングの高速サンプリングヘッドを有する。また、通信制御部６０は、ＭＥＭＯＲＹ５０から入力されるパラレルデータをシリアルデータへ変換するパラレル／シリアル変換機能を有し、外部からのＩｎｐｕｔと外部へのＯｕｔｐｕｔとを切替できるＩ／Ｏ切り替え機能も持つ。ＭＥＭＯＲＹ５０は、ＦＩＦＯタイプの高速メモリであってもよい。
【００１７】
図１において、ＶＤＤ端子７３に電源電圧ＶＤＤが供給され、ＧＮＤ端子７４に接地電圧ＧＮＤが供給されると、ＣＬＯＣＫ生成部１０は、一定周期のＣＬＫ信号を生成してパルス発生部２０、ＰＬＬ３０、通信制御部６０へ供給する。
【００１８】
ＰＬＬ３０は、受けたＣＬＫ信号を逓倍して、逓倍ＣＬＫ信号を生成する。ＰＬＬ３０は、逓倍クロック信号をＡ／Ｄコンバータ４０へ供給する。通信制御部６０は、ＣＬＫ信号に同期して、ＣＮＴ端子７２をＩｎｐｕｔモードにして外部からの入力を待機する入力待機状態に入る。パルス発生部２０は、ＣＬＫ信号をトリガとしてパルスを発生してＤＵＴ端子７１経由でＤＵＴへ出力し始める。
【００１９】
Ａ／Ｄコンバータ４０は、逓倍ＣＬＫ信号に同期して、ＤＵＴ端子７１の電圧波形のサンプリングを開始し、サンプリングしたデータを順次にＭＥＭＯＲＹ５０へ書き込んでいく。
【００２０】
ここで、ＤＵＴ端子７１がプローブを通し電気的にＤＵＴと接続されていれば、一定周期で発生しているパルスに対しＤＵＴからの反射電圧波形が、Ａ／Ｄコンバータ４０による等価時間サンプリングによりＭＥＭＯＲＹ５０へ記憶されていく。すなわち、Ａ／Ｄコンバータ４０は、逓倍ＣＬＫ信号に同期して、ＤＵＴからの反射電圧波形（アナログ信号）をＡ／Ｄ変換して反射データ（デジタル信号）としてサンプリングし、その反射データをＭＥＭＯＲＹ５０へ書き込んでいく。ＭＥＭＯＲＹ５０は、書き込まれた反射データを追加的に記憶していく。
【００２１】
パルス発生部２０によるパルス発生動作とＡ／Ｄコンバータ４０によりサンプリング及び書き込み動作とが連続して繰り返される中、ＣＮＴ端子７２からＲｅａｄコマンド（読み出しコマンド）が入力されると、通信制御部６０は、ＣＮＴ端子７２をＯｕｔｐｕｔモードにすると共にＭＥＭＯＲＹ５０を読み出しモードにしてＡ／Ｄコンバータ４０からの書き込み受付を止める。通信制御部６０は、ＭＥＭＯＲＹ５０からパラレルデータを読み出しつつシリアルデータへ変換してＣＮＴ端子７２へ出力していく。すなわち、通信制御部６０は、外部からＲｅａｄコマンドを受け、Ｒｅａｄコマンドに応じてＭＥＭＯＲＹ５０に記憶された反射データを外部に出力する。ＭＥＭＯＲＹ５０のデータを全て出力し終わると、通信制御部６０は、ＣＮＴ端子７２を再びＩｎｐｕｔモードにし、ＭＥＭＯＲＹ５０を書き込みモードにして入力待機状態に戻る。
【００２２】
次に、実施の形態にかかるＩＣチップ１を適用した検査用プローブについて図２を用いて説明する。図２は、ＩＣチップ１を内蔵した検査用プローブの構造を示す図である。
【００２３】
図２に示す検査用プローブは、図１に示すＩＣチップ１をＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）で実装してパッケージ（半導体部品）化し、そのパッケージの電気端子をＢＧＡ（Ｂａｌｌ  Ｇｒｉｐ  Ａｒｒａｙ）又はＬＧＡ（Ｌａｎｄ  Ｇｒｉｐ  Ａｒｒａｙ）で構成したものを用いる。すなわち、ＢＧＡのボール又はＬＧＡのランドは、例えば、ＩＣチップ１の４端子（４ピン）に対応して４つ設けられており、対応する端子にボンディングワイヤを介して接続されている、又は半田バンプ等を介して合金接合されている。
【００２４】
検査用プローブのベースとなる基板２には、ＩＣチップ１のパッケージと２本のプローブ針５、６とが実装される。プローブ針５及びプローブ針６には、それぞれ、ＩＣチップ１のＤＵＴ端子７１及びＧＮＤ端子７４を基板２の配線経由で接続する。また、基板２におけるプローブ針５、６の反対側へ絶縁皮膜付き３芯のケーブル３を配置する。ケーブル３の各芯へは、それぞれ、ＩＣチップ１のＣＮＴ端子７２、ＶＤＤ端子７３、ＧＮＤ端子７４を基板２の配線経由で接続する。プロービング時にユーザの手が触れる部分は絶縁チューブ４で保護する。
【００２５】
次に、実施の形態にかかるＩＣチップ１を適用した検査治具基板について図３及び図４を用いて説明する。図３は、検査治具基板の回路構成を示す図である。図４は、検査治具基板の外観構成を示す図である。
【００２６】
図３に示す検査治具基板は、ＩＣチップ１を多数実装した多点同時プロービング検査基板である。検査治具基板において、複数のＩＣチップ１ａ〜１ｋは、複数のプローブピン５ａ〜５ｋを介してＤＵＴの複数箇所を同時にプロービングする。
【００２７】
図４（ａ）に示すように、検査治具基板７の表側には、ＤＵＴの複数箇所にプロービングするための複数のプローブピン５ａ〜５ｋを設ける。複数のプローブピン５ａ〜５ｋは、図４（ｂ）に示すように、検査治具基板７の裏側に実装された複数のＩＣチップ１ａ〜１ｋのＤＵＴ端子７１へ検査治具基板７の配線経由で近距離に接続する。各ＩＣチップ１ａ〜１ｋのＶＤＤ端子７３、ＧＮＤ端子７４は、検査治具基板７の配線経由で共通電源バスへ接続する。各ＩＣチップ１ａ〜１ｋのＣＮＴ端子７２は、信号を束ねて多ビットの信号バスにし、検査治具基板７の配線経由で多端子コネクタ８、９へ接続する。
【００２８】
以上のように、実施の形態では、ＴＤＲ検査の基本機能及び最小限のデジタル通信制御機能を１つのＩＣチップ１へ集約している。すなわち、ＩＣチップ１をＴＤＲ検査の機能に特化したものとしているので、ＩＣチップ１内の回路規模を小さく抑えることが容易であるとともに、ＩＣチップ１の製造コストを容易に低減できる。この結果、ＴＤＲ検査を安価な構成で実現できる。
【００２９】
また、ＩＣチップ１はＣＳＰで実装するとともに電気Ｉ／Ｆも少数（例えば４端子）にしたことで小型化できる。これにより、ＩＣチップ１の直近にプローブ針５、６を設置した検査用プローブでは、同軸ケーブルを使わなくともＤＵＴへの接続が可能となる。したがって、微細化され高密度実装された製品基板などのＤＵＴに対してＴＤＲ検査を行うことが容易である。
【００３０】
また、ＩＣチップ１によるＴＤＲ検査の計測値はシリアルデータのデジタル信号になるため、信号伝送用ケーブルへの高周波性能の要求は低く、細く長い簡便なデータ伝送用のケーブルが利用可能となる。これにより、ケーブル取り回しの制約が軽減されるとともに、パーソナルコンピュータのデジタル通信用ポートであるＵＳＢ等へ直接接続することも可能になり、高価な波形測定器を用いずに安価なパーソナルコンピュータでＴＤＲ検査を実現できる。
【００３１】
更に、ＩＣチップ１を多数実装した多点同時プロービング検査基板（検査治具基板）では、計測精度に関しＩＣチップとプローブピンとの間の基板配線による高周波信号の劣化だけを考慮すれば良く、ＩＣチップとプローブピンとを十分に近接させれば、両者の間の基板配線を高周波伝送路として設計する必要がなくなる。これにより、基板設計で高周波伝送に関する専門技術を用いる必要が無くなると共に、高周波性能が劣るガラスエポキシ等の一般電子機器用の基板材料を使うことが可能になるので、安価に検査治具を作ることができる。
【００３２】
なお、実施の形態にかかるＩＣチップ１が省スペースであることを用いれば、ハンディタイプのマルチテスターにＩＣチップ１を内蔵してＴＤＲ機能を実装することができる。テスター付属のプローブケーブルに高周波性能は期待できないが、検査対象を物理的サイズの大きく長いケーブル等とすれば、その故障箇所や特性インピーダンスを計測することは可能であり、家内外を問わず電話線や電源線など工事確認検査や故障判定に利用できる。
【００３３】
また、上記の実施の形態では、製品基板をＤＵＴとしてプローブによる外部からの検査に利用することを目的とした構成で説明したが、実施の形態にかかるＩＣチップ１自体を製品基板へ実装した構成では、断線や短絡の自己検出や終端抵抗値や配線長等の物理量を自己計測することが可能である。
【００３４】
例えば、データ通信の機能を持つ製品基板（通信装置）において、通信信号配線（通信ケーブル）にＩＣチップ１のＤＵＴ端子７１を接続し制御用マイコンのＩ／ＯへＩＣチップ１のＣＮＴ端子７２を接続してもよい。この場合、マイコンプログラムにて通信エラーが発生した時に計測するように制御すれば、配線回路（通信ケーブル）の故障状態を記録しておくことができる。またデータ通信前に配線特性（通信ケーブルの特性）を計測すれば、規定のケーブルをつなぐべきコネクタに規定外のケーブルが接続された時に警告を表示したり、接続されたケーブルの特性に合わせて信号品質を最適に調整する機能を持たせたりするような、ＴＤＲのセンサとして利用することが可能である。
【産業上の利用可能性】
【００３５】
以上のように、本発明にかかるＩＣチップ、半導体部品、検査用プローブ、ハンディマルチテスター、及び通信装置は、ＴＤＲ検査に有用である。
【符号の説明】
【００３６】
１  ＩＣチップ
２  基板
３  ケーブル
４  絶縁チューブ
５  プローブ針
６  プローブ針
７  検査治具基板
８、９  多端子コネクタ
１０  ＣＬＯＣＫ生成部
２０  パルス発生部
３０  ＰＬＬ
４０  Ａ／Ｄコンバータ
５０  ＭＥＭＯＲＹ
６０  通信制御部
７０  電気Ｉ／Ｆ
７１  ＤＵＴ端子
７２  ＣＮＴ端子
７３  ＶＤＤ端子
７４  ＧＮＤ端子
【図１】
2012189396.tif 000003
【図２】
2012189396.tif 000004
【図３】
2012189396.tif 000005
【図４】
2012189396.tif 000006