【事件の表示】
　平成　２年特許願第２５４００８号「埋込型デジタル信号プロセッサを有する集積回路」拒絶査定に対する審判事件［平成　３年　９月１９日出願公開、特開平　３−２１４３７０］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１.手続の経緯、本願発明
　本願は、平成２年９月２１日（パリ条約による優先権主張１９８９年９月２１日、米国）の出願であって、その請求項１に係る発明（以下、「本願発明」という。）は、平成１４年４月２４日付けの手続補正書によって補正された明細書及び図面の記載からみて特許請求の範囲の請求項１に記載された次のとおりのものと認める。
「半導体基板の表面に形成される集積回路であって、
　前記半導体基板の前記表面に形成されるデジタル信号プロセッサ回路、
　前記半導体基板の前記表面に形成される複数のボンドパッド、
　前記半導体基板の前記表面に形成され、前記デジタル信号プロセッサ回路と前記ボンドパッドに接続され、前記デジタル信号プロセッサ回路と前記ボンドパッドを通して前記集積回路に接続される外部電子コンポーネントと関連して動作する付加的な回路、
　前記デジタル信号プロセッサ回路を、前記デジタル信号プロセッサ回路と前記付加的な回路の間で動作信号を伝送する前記付加的な回路に接続し、前記ボンドパッドのいずれにも接続されない少なくとも１個の信号経路、
　前記ボンドパッドに接続される前記デジタル信号プロセッサ回路をテストするためのテスト信号経路、
　前記信号経路と前記テスト信号経路に接続されるマルチプレクサー回路とを有し、
　前記動作信号を前記信号経路から前記テスト信号経路に選択的に転じるテスト信号に応答して、前記信号経路が、前記マルチプレクサー回路を前記ボンドパッドの少なくとも１個に接続し、前記動作信号が前記ボンドパッドを通して選択的にアクセス可能となることを特徴とする前記集積回路。」
　
２．引用例に記載されている発明
　これに対し、原査定の拒絶の理由に引用した、 特開昭６２−９３７３６号公報（昭和６２年４月３０日出願公開。以下、「引用例」という。）には、第１図に示されるシングルチップ・マイクロコンピュータに関して、次のように記載されている。
（ａ）本発明では、電気的にプログラムを施すことによりシングルチップ・マイクロコンピュータの構成機能ブロックへのアドレスの割り付りつけを変更したり、構成機能ブロックをバスへ接続したり切り離したりできる書換え可能なロジック部を内蔵しているとともに、特定の動作モードにおいてアドレスバス、データバス及び各種制御信号を外部端子に出すことのできるシングルチップ・マイクロコンピュータを使用する。（第２頁右上欄第２行〜第１０行）
（ｂ）このシングルチップ・マイクロコンピュータ２を構成する機能ブロックはＣＰＵ４，ＲＡＭ６，タイマー／カウンタ１０，Ｓ．Ｃ．Ｉ（Serial　Communication　Interface）１２，Ｉ／Ｏボード１４及びプログラマブルロジック１６である。プログラマブルロジック１６としては、例えば、ともに電気的に書換え可能なＡＮＤアレイとＯＲアレイとを備えたＰＬＡ、又は電気的に書換え可能なＡＮＤアレイと固定されたＯＲアレイとを備えたＰＬＡなどを使用することができる。
　このシングルチップ・マイクロコンピュータ２は、例えばテストモードなどの特定の動作モードにおいてアドレスバス、データバス及び各種制御信号を外部端子に出すことができる。（第２頁右上欄第２０行〜左下欄第１４行）
　そして、上記引用例に記載されている「シングルチップ・マイクロコンピュータ２」は、半導体基板の表面に集積回路として形成され、該基板の表面には、複数の外部端子が形成されていることは明らかであり、「ＣＰＵ４」、「ＲＡＭ６」及び「ＲＯＭ８」は連携して動作するデジタルデータ処理回路といえる。また、上記引用例に記載されている「Ｓ．Ｃ．Ｉ（Serial　Communication　Interface）１２」は、「シングルチップ・マイクロコンピュータ２」と図示しない外部機器との間で該外部機器と関連してデータのやり取りをするためのものであることは明らかである。また、前記デジタルデータ処理回路と「Ｓ．Ｃ．Ｉ（Serial　Communication　Interface）１２」との間は、動作信号を流すためにデータバスで結ばれていることは明らかであり、このデータバスは直接外部端子に接続されないことも明らかである。そして、上記（ｂ）の「例えばテストモードなどの特定の動作モードにおいてアドレスバス、データバス及び各種制御信号を外部端子に出すことができる。」という記載から、アドレスバス、データバス及び各種制御信号源は、テストモード時にのみ生成されるテスト信号に応答してオンとなる切り換え回路を介してテスト信号路に接続されていることは明らかであり、また、テスト時には上記外部端子にテスト装置が接続され、該テスト装置と上記アドレスバス、データバス及び各種制御信号源とがテスト信号路を介して電気的に接続されることは明らかである。
　以上のことを参酌して、上記引用例に記載されている事項を本願発明の記載形式にそって表現すると、上記引用例には、
　半導体基板の表面に形成される集積回路であって、
　前記半導体基板の前記表面に形成されるＣＰＵ４，ＲＡＭ６及びＲＯＭ８からなるデジタルデータ処理回路、
　前記半導体基板の前記表面に形成される複数の外部端子、
　前記半導体基板の前記表面に形成され、前記デジタルデータ処理回路と前記外部端子に接続され、前記デジタルデータ処理回路と、前記外部端子を通して前記集積回路に接続される外部機器と関連して動作するＳ．Ｃ．Ｉ（Serial　Communication　Interface）１２、
　前記デジタルデータ処理回路を、前記デジタルデータ処理回路と前記Ｓ．Ｃ．Ｉ（Serial　Communication　Interface）１２の間で動作信号を伝送する前記Ｓ．Ｃ．Ｉ（Serial　Communication　Interface）１２に接続し、前記外部端子のいずれにも接続されないデータバス、
　前記外部端子に接続される前記デジタルデータ処理回路をテストするためのテスト信号経路、
　前記データバスと前記テスト信号経路に接続される切り換え回路とを有し、
　前記動作信号を前記データバスから前記テスト信号経路に選択的に転じるテスト信号に応答して、前記データバスが、前記切り換え回路を前記外部端子の少なくとも１個に接続し、前記動作信号が前記外部端子を通して選択的にアクセス可能となる前記集積回路、に関する発明（以下、「引用例記載発明」という。）が記載されている。
　
３．本願発明と引用例に記載されている発明との対比
　本願発明と引用例記載発明とを対比すると、本願発明の「デジタル信号プロセッサ回路」は、データをデジタル的に処理するものであるからデジタルデータ処理回路といえる。また、本願発明の「ボンドパッド」は、集積回路内の電気信号を外部に出力したり、外部からの電気信号を集積回路に取り込むための「外部端子」といえる。そして、引用例記載発明の「Ｓ．Ｃ．Ｉ（Serial　Communication　Interface）１２」及び「データバス」は、本願発明の「付加的な回路」及び「信号経路」にそれぞれ相当しており、本願発明の「マルチプレクサ」は、その機能から「切り換え回路」といえるので、両者の発明は共に、
「半導体基板の表面に形成される集積回路であって、
　前記半導体基板の前記表面に形成されるデジタルデータ処理回路、
　前記半導体基板の前記表面に形成される複数の外部端子、
　前記半導体基板の前記表面に形成され、前記デジタルデータ処理回路と前記外部端子に接続され、前記デジタルデータ処理回路と、前記外部端子を通して前記集積回路に接続される外部機器と関連して動作する付加的な回路、
　前記デジタルデータ処理回路を、前記デジタルデータ処理回路と前記付加的な回路の間で動作信号を伝送する前記付加的な回路に接続し、前記外部端子のいずれにも接続されない信号経路、
　前記外部端子に接続される前記デジタルデータ処理回路をテストするためのテスト信号経路、
　前記信号経路と前記テスト信号経路に接続される切り換え回路とを有し、
　前記動作信号を前記信号経路から前記テスト信号経路に選択的に転じるテスト信号に応答して、前記信号経路が、前記切り換え回路を前記外部端子の少なくとも１個に接続し、前記動作信号が前記外部端子を通して選択的にアクセス可能となる前記集積回路。」である点で一致し、以下の点で相違しているものと認められる。
＜相違点＞
（ａ）本願発明では、「デジタルデータ処理回路」が、「デジタル信号プロセッサ回路」であるのに対して、引用例記載発明では、「ＣＰＵ４」、「ＲＡＭ６」及び「ＲＯＭ８」からなる一般的な「デジタルデータ処理回路」である点。
（ｂ）本願発明では、「外部端子」を、「ボンドパッド」で形成しているのに対して、引用例記載発明には、このような「ボンドパッド」によって、「外部端子」を形成することについて記載されていない点。
（ｃ）本願発明では、「信号経路」を少なくとも１個としているのに対して、引用例記載発明では、「信号経路」の個数については何等記載されていない点。
（ｄ）本願発明では、「信号経路」と「テスト信号経路」との間の接続手段である切り換え回路が「マルチプレクサ回路」であるのに対して、引用例記載発明ではマルチプレクサを用いて切り換えを行うことが明記されていない点。
　
４．相違点についての当審の判断
　そこでまず、上記相違点（ａ）について検討すると、デジタル信号プロセッサ回路を半導体基板上に形成して集積回路化する際に、デジタル信号プロセッサ回路本来の機能以外の機能を有する付加的な回路を、同一チップ内に組み込むことは従来周知の技術事項であり（もし、必要ならば、雑誌、「インターフェース」第１３巻、第１１号、１９８７年１１月発行、第３０７〜第３０８頁の「第３世代のＤＳＰのＴＭＳ３２０Ｃ３０」の記載又は特開昭６０−９４５７６号公報を参照されたい。）、また、汎用のデジタルデータ処理回路を集積回路化するための技術思想を、デジタル信号プロセッサ回路を集積化する技術に容易に適用することができるということは自明な事項であるから、引用例記載発明の「ＣＰＵ（４）」、「ＲＡＭ（６）」及び「ＲＯＭ（８）」からなる「デジタルデータ処理回路」に代えて、デジタル信号プロセッサ回路を採用して本願発明のように構成することは当業者が容易に想到し得る程度のものと認められる。
　次に、上記相違点（ｂ）について検討すると、半導体集積回路の「外部端子」を「ボンドパッド」で形成することは従来周知の技術事項であるから（もし、必要ならば、特開昭６３−３１０１３４号公報又は特表平１−５０３１８４号公報を参照されたい。）、引用例記載発明の「外部端子」として「ボンドパッド」を採用して本願発明のように構成することは当業者が容易に想到し得る程度のものと認められる。
　次に、上記相違点（ｃ）について検討すると、本願発明のように「デジタル信号プロセッサ回路」と「付加的な回路」の間で「動作信号」を伝送するための「信号経路」の個数に応じて奏し得る格別な作用・効果は認められず、この点は当業者がその必要に応じて適宜為し得る単なる設計的な事項に過ぎないものと認められ、上記相違点（ｃ）を格別なものとすることはできない。
　次に、上記相違点（ｄ）について検討すると、切り換え手段としてマルチプレクサを用いることは、従来周知・慣用されている技術事項に過ぎないから、引用例記載発明の切り換え回路としてマルチプレクサを用いて本願発明のように構成することは当業者が容易に想到し得る程度のものと認められる。
　そして、本願発明の奏し得る作用・効果は引用例記載発明及び従来周知の技術事項から当業者が容易に予測し得る程度のものと認められる。
　
５.むすび
　以上のとおりであるから、本願発明は上記引用例記載発明及び従来周知の発明から当業者が容易に想到し得たものと認められるので、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。