【事件の表示】
　特願２０１１−１７１７８１「半導体装置の製造方法」拒絶査定不服審判事件〔平成２３年１０月２７日出願公開、特開２０１１−２１６９２１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯 
　
　本願は、平成１４年１２月２７日に出願した特願２００２−３７９２７０号の一部を平成２０年１０月１７日に出願した特願２００８−２６８０８３号の一部を平成２３年８月５日に特願２０１１−１７１７８１号として新たな特許出願をしたものであって、平成２５年３月２５日付けで拒絶理由が通知され、同年５月２９日付けで手続補正がなされたが、同年９月２６日付けで拒絶査定がなされた。
　これに対し、同年１２月２７日に拒絶査定不服の審判が請求され、平成２６年５月２７日付けで拒絶理由が通知され、同年７月２９日付けで手続補正がなされ、同年９月３０日付けで拒絶理由が通知され、同年１２月８日付けで手続補正がなされた
　
第２　本願発明について 
１．本願発明
　
　本願の請求項１に係る発明（以下、「本願発明」という。）は、平成２６年１２月８日付け手続補正書の特許請求の範囲の請求項１に記載された次のとおりのものである。 
　
「【請求項１】
　ステンレス基板（１）の一の面側に、半導体素子（Ｓ）搭載用のアイランド部（２ａ）および上記半導体素子（Ｓ）の電極（Ｌ）と接続される電極部（２ｂ）を形成するための所定パターンから成るレジストパターン層（６）を形成する第１の工程と、
　上記第１の工程の後、上記ステンレス基板（１）の上記面のうち上記レジストパターン層で覆われていない露出領域に対し、実装用金属薄膜（１１）として金をメッキ成長させるために、上記ステンレス基板（１）の上記露出領域に存在する不活性膜を化学エッチングにより除去する第２の工程であって、上記ステンレス基板（１）の上記面のうち上記レジストパターン層で覆われている被覆領域に対しては化学エッチングが行われない、第２の工程と、
　上記第２の工程の後、上記ステンレス基板（１）の上記面のうち化学エッチングにより不活性膜を除去した領域に、上記実装用金属薄膜（１１）として０．０５μｍ〜１μｍの厚で金をメッキ成長させ、上記実装用金属薄膜（１１）上に電鋳によりリード層（１２）を成長させ、上記実装用金属薄膜（１１）とこの上面に一体に積層される上記リード層（１２）との少なくとも二層構造から成る上記アイランド部（２ａ）および上記電極部（２ｂ）を独立して形成する第３の工程と、
　上記第３の工程の後、上記ステンレス基板（１）より上記レジストパターン層（６）を除去する第４の工程と、
　上記第４の工程の後、上記アイランド部（２ａ）に上記半導体素子（Ｓ）を搭載した後、上記半導体素子（Ｓ）の上記電極（Ｌ）と上記電極部（２ｂ）とを電気的に接続する第５の工程と、
　上記第５の工程の後、上記ステンレス基板（１）上の上記半導体素子（Ｓ）搭載部分を樹脂でモールドして樹脂層（４）を形成する第６の工程と、
　上記第６の工程の後、上記ステンレス基板（１）を引き剥がし除去して、上記樹脂層（４）のうち上記ステンレス基板（１）の上記面との対向面が、上記ステンレス基板（１）の上記面のうち上記第２の工程において化学エッチングが行われていない領域の剥離面として露出すると共に、上記アイランド部（２ａ）および上記電極部（２ｂ）の上記実装用金属薄膜（１１）のうち上記ステンレス基板（１）の上記面との各対向面が、上記樹脂層（４）の上記対向面と同じ側において上記ステンレス基板（１）の上記面のうち上記第２の工程において化学エッチングが行われた領域の剥離面として露出する、第７の工程とを含む、半導体装置の製造方法。」
２．引用例 
　
　平成２６年９月３０日付け拒絶理由通知で引用した特開２００２−１６１８１号公報（以下、「引用例」という。）には、「半導体装置、その製造方法、及び電着フレーム」について、図面とともに以下の事項が記載されている。
　
ア．「【００３６】以下、図４，図５を参照して、半導体装置の製造方法を、第１から第８の工程に大別して説明する。
【００３７】１）第１の製造工程は、図４（ａ）に示すように、ステンレス鋼板等による平板状の金属基板９の片面側全面に金属層８を電着して成膜する電着工程である。先ず、金属基板９の一面には、スピンコート法によって光感光性のレジストを塗布して、レジスト膜の全面に露光して硬化させる。続いて、マスクを施した金属基板９を電着槽に浸漬し、金属基板９の他面に金属層８を形成する。金属層８は、Ｎｉ又はＮｉ・Ｃｏ合金を電着したＮｉ又はＮｉ・Ｃｏ合金薄膜層であり、その後、Ｎｉ・Ｃｏ合金薄膜層上には、金をフラッシュ法等による真空蒸着或いはスパッタリング法等によって成膜される。電着工程は、金属基板９と電着槽内の電極間に通電することによって、金属基板９にＮｉ又はＮｉ・Ｃｏ合金薄膜層の金属層８が形成される。Ｎｉ・Ｃｏ合金薄膜は、例えば２０〜３５μｍの厚さとし、金薄膜層を０．３μｍの厚さとする。なお、金属基板９にＮｉ又はＮｉ・Ｃｏ合金を電着する前に、金を含む合金をフラッシュ法等で真空蒸着することによって、後の電極金属層を形成する成膜工程を省略することができる。
【００３８】２）第２の製造工程は、金属層８のエッチング工程である。このエッチング工程では、図４（ｂ）に示すように、金属基板９の片側にレジスト膜１０によるマスクを形成し、金属基板９の金属層８上には、レジスト膜１０ａ，１０ｂが選択的に形成される。
【００３９】その後、このエッチング工程では、金属層８を選択的にエッチングして除去する。図４（ｃ）に示したように、金属基板９の片側に金属層８ａ，８ｂが形成された電着フレームが形成する。電着フレームには、図３（ｂ）に示したように、半導体素子が搭載されて金線をワイヤーボンディングする領域Ｅが形成される。領域Ｅは、金属層８ａ，８ｂとがマトリック状に形成されている。図３（ｃ）には、その詳細なパターンを示した。
【００４０】図３（Ｃ）は樹脂封止体裏面の金属基板を剥離した場合におけるワイヤーボンディング領域Ｅ裏面のパターンを示す。このパターンには半導体素子が複数封止された樹脂封止体を個々の半導体装置に切断するための切断マーク９ｄ，９ｃがマーキングされている。切断時には切断マーク９ｄ，９ｃの間に切断部位が設定させる。
【００４１】３）第３の製造工程は、素子搭載工程である。この工程では、図４（ｄ）に示したように、半導体素子２が、公知の手法によって金属層８ｂに搭載される。半導体素子２は、図１に示したように、その表面には、電極パッド２ａが形成されている。
【００４２】４）電着フレームに半導体素子２が搭載された後、第４の製造工程のワイヤボンディング工程に進む。第４の製造工程では、図４（ｅ）に示したように、半導体素子２に金ワイヤ４をワイヤボンディングする工程であり、ワイヤ４は、半導体素子２の電極パッド２ａと金属層８ａとを超音波ボンディング等によって電気的に接続される。
【００４３】５）図４（ｅ）のワイヤボンディング工程に続いて、図５（ａ）に示した第５の製造工程である樹脂モールド工程に進む。樹脂モールド工程は、図５（ａ）に示したように、金属基材９に半導体素子２が搭載されて、ワイヤボンディングされた後の電着フレームが、モールド金型（上型）に装着される。モールド金型内には、エポキシ樹脂がモールド金型（上型）に形成されたキャビティ（図示しなし）により圧入される。この樹脂モールドでは、金属基材９が樹脂モールドにおける下型としての機能を果たす。
【００４４】なお、半導体素子２が搭載された金属基材９を並列に配置して、エポキシ樹脂がライナを通してそれぞれの金属基材９と上金型との間に圧入することで、半導体素子が搭載された電着フレームを多数樹脂封止することができる。
【００４５】６）樹脂モールド工程の後、第６の製造工程に進む。第６の製造工程は、図５（ｂ）に示した金属基材９の剥離工程である。図５（ｂ）に示したように、樹脂封止体１１から金属基材９を引き離す。金属基材９は可撓性のある平板状であるので、樹脂封止体１１から容易に剥離することができる。樹脂封止体１１の底面には、金属層８ａ，８ｂが露出している。金属層８ａ，８ｂの露呈面は、樹脂封止体１１の底面と面一である。・・・（以下、省略）」
　
イ．「【００５２】なお、電着フレームの形成は、上記の実施形態による製造方法に限定されることなく、金属基板の金または金と他の金属とを混合した薄膜層を形成した後、パターニングして、その後、ＮｉまたはＮｉ・Ｃｏの薄膜金属層を電着して形成してもよい。
【００５３】金属基板の金または金と他の金属を混合した薄膜層は、金属基板の一方の面にレジスト膜を全面に形成して、他方の面にレジスト膜をパターンニングして、半導体素子の搭載部と外部導出用の金属層とを形成する金属基板面を露呈させて、他はレジスト膜で覆って選択的に金薄膜層に電着して形成する。
【００５４】その後、パターンニングしたレジスト膜を除去して、金薄膜層が選択的に形成された面、全面にＮｉまたはＮｉ・Ｃｏの薄膜金属層を形成し、続いて、ＮｉまたはＮｉ・Ｃｏ薄膜金属層を選択的に除去する。
【００５５】このような製造工程を経て、先の実施形態で説明したように、金属基板９に金属層８ａと金属層８ｂとを形成する。その後の製造工程は、先に説明した製造工程と同様であるので説明を省略する。」
  
・引用例は、上記ア（段落【００３６】）によれば、半導体装置の製造方法に係る発明である。
　
・上記ア（段落【００３７】、【００３９】、【００４１】、【００４２】）、図１及び図４によれば、ステンレス鋼板等による平板状の金属基板９に半導体素子２を搭載する金属層８ｂ、半導体素子２の電極パッド２ａと接続される金属層８ａを形成するものである。そして、金属層８ａ、８ｂを形成後、金属層８ｂに半導体素子２を搭載し、該半導体素子２の電極パッド２ａと金属層８ａとを電気的に接続するものである。
　
・上記イ（段落【００５３】、【００５４】）によれば、金属層は、金の薄膜層、その後ＮｉまたはＮｉ・Ｃｏの薄膜金属層を順次形成してなるものである。形成方法は、金属基板の他方の面に半導体素子の搭載部と外部導出用の金属層とを形成する金属基板面を露呈するようにレジスト膜でパターンニングして、金薄膜層を電着形成し、その後、レジスト膜を除去し、全面にＮｉまたはＮｉ・Ｃｏの薄膜金属層を電着形成し、続いて、該ＮｉまたはＮｉ・Ｃｏの薄膜金属層を選択的に除去するものである。
　
・上記ア（段落【００３８】、【００３９】）、上記イ（段落【００５５】）、図４によれば、ＮｉまたはＮｉ・Ｃｏの薄膜金属層は、選択的に形成されたレジスト膜１０ａ、１０ｂをマスクにし、選択的にエッチング除去されるものである。そして、図４（ｂ）及び図４（ｃ）によれば、その後レジスト膜１０ａ、１０ｂは除去されるものである。これによって、金属層８ａ、８ｂが形成される。
　
・上記ア（段落【００４２】〜【００４５】）、図５によれば、金属層８ｂに半導体素子２を搭載し、該半導体素子２の電極パッド２ａと金属層８ａとを電気的接続した後、半導体素子２の搭載部分を樹脂モールドして樹脂封止体１１とし、その後、該樹脂封止体１１から金属基板９を引き離すものである。そして、金属基板を引き離した樹脂封止体１１の底面は、金属層８ａ、８ｂが露呈しているものである。
　そうすると、引用例には、以下の発明（以下、「引用発明」という。）が記載されている。 
 　 
　「ステンレス鋼板等による平板状の金属基板９の他方の面に、半導体素子２を搭載する金属層８ｂの金薄膜および上記半導体素子２の電極パッド２ａと接続される金属層８ａの金薄膜を形成するためのパターンニングされたレジスト膜を形成する工程と、
　上記工程の後、上記金属基板９の上記面のうち上記レジスト膜で覆われていない露呈された領域に対し、金薄膜層を形成し、その後、上記レジスト膜を除去し、全面にＮｉまたはＮｉ・Ｃｏの薄膜金属層を電着形成し、上記ＮｉまたはＮｉ・Ｃｏの薄膜金属層を選択的に除去する工程と、
　上記工程の後、上記金属層８ｂに上記半導体素子２を搭載した後、上記半導体素子２の上記電極パッド２ａと上記金属層８ａとを電気的に接続する工程と、
　上記工程の後、上記金属基板９上の上記半導体素子２搭載部分を樹脂でモールドして樹脂封止体１１を形成する工程と、
　上記工程の後、上記金属基板９を引き離し、上記樹脂封止体１１の底面には金属層８ａ、８ｂが露呈する、工程を含む、半導体装置の製造方法。」 
　
　
３．対比・判断 
　
　本願発明と引用発明とを対比する。 
　
ａ．引用発明の「ステンレス鋼板等による平板状の金属基板」は、本願発明の「ステンレス基板」に相当する。また、引用発明の金属基板の「他方の面」とは、半導体素子を搭載する面側であるから、本願発明のステンレス基板の「一の面側」に相当する。
ｂ．引用発明の「金属層８ｂ」は、半導体素子を搭載するものであるから、本願発明の「アイランド部」に相当する。また、引用発明の「半導体素子の電極パッド」は、半導体素子に形成された電極であるから、本願発明の「半導体素子の電極」に相当し、引用発明の「金属層８ａ」は、半導体素子の電極と電気的に接続されるものであるから、本願発明の「電極部」に相当する。よって、引用発明は、本願発明の「第５工程」を備えている。
　
ｃ．引用発明の「金薄膜層」及び「ＮｉまたはＮｉ・Ｃｏの薄膜金属層」は、この２層によって金属層（本願発明のアイランド部、電極部に相当。）を形成しており、共に電着形成されているから、引用発明の電着形成された「金薄膜層」は、本願発明の「金をメッキ成長」させた「実装用金属薄膜」に相当し、引用発明の電着形成された「ＮｉまたはＮｉ・Ｃｏの薄膜金属層」は、「電鋳により成長」させた「リード層」に相当する。
　
ｄ．引用発明の「パターンニングされたレジスト膜を形成する工程」は、金属層（本願発明のアイランド部、電極部に相当。）を形成するために該金属層形成領域以外にレジストパターンを形成するものであるから、本願発明の「所定のパターンから成るレジストパターン層を形成する第１の工程」に相当する。但し、この第１の工程の後にレジストパターンで覆われていない領域に、本願発明は 実装用金属薄膜及びリード層を連続して形成し、その後「レジストパターン層を除去」しているのに対して、引用発明は金薄膜（本願発明の実装用金属薄膜に相当。）のみを形成し、その後レジスト膜を除去し、それからＮｉまたはＮｉ・Ｃｏの薄膜金属層（本願発明のリード層に相当。）のパターンを形成している。
　
ｅ．本願発明は金メッキを成長させる前に「ステンレス基板の露出領域に存在する不活性膜を化学エッチングにより除去する」工程を有しているが、引用発明には金属基板の不活性膜を除去する旨の特定はない。
　
ｆ．本願発明は金メッキの厚みを「０．０５μｍ〜１μｍ」としているが、引用発明には金の厚みに関する特定はない。
　
ｇ．上記ｅ及びｆを除き、引用発明は、実装用金属薄膜及びリード層からなる二層構造のアイランド部及び電極部を独立して形成しているものであるから、本願発明の「第３の工程」を備えている。
　
ｈ．引用発明の「樹脂封止体」は、半導体素子搭載部分を樹脂でモールドしたものであるから、本願発明の「樹脂層」に相当する。よって、引用発明は、本願発明の「第６の工程」を備えている。
　
ｉ．引用発明は、金属基板（本願発明のステンレス基板に相当。）を引き剥がし、該引き剥がした面は樹脂領域と金薄膜（本願発明の実装用金属薄膜に相当。）領域とが露出するから、本願発明の「第７の工程」を備えている。但し、引用発明は、上記ｅのとおり、化学エッチングを行った領域は確認できない。
　
　したがって、本願発明と引用発明は、以下の点で一致ないし相違している。 
　
（一致点） 
　「ステンレス基板の一の面側に、半導体素子搭載用のアイランド部および上記半導体素子の電極と接続される電極部を形成するための所定パターンから成るレジストパターン層を形成する第１の工程と、
　上記第１の工程の後、上記ステンレス基板の上記面のうち上記レジストパターン層で覆われていない露出領域に、上記実装用金属薄膜として金をメッキ成長させ、上記実装用金属薄膜上に電鋳によりリード層を成長させ、上記実装用金属薄膜とこの上面に一体に積層される上記リード層との少なくとも二層構造から成る上記アイランド部および上記電極部を独立して形成する第３の工程と、
　上記工程の後、上記アイランド部に上記半導体素子を搭載した後、上記半導体素子の上記電極と上記電極部とを電気的に接続する第５の工程と、
　上記第５の工程の後、上記ステンレス基板上の上記半導体素子搭載部分を樹脂でモールドして樹脂層を形成する第６の工程と、
　上記第６の工程の後、上記ステンレス基板を引き剥がし除去して、上記樹脂層のうち上記ステンレス基板の上記面との対向面が剥離面として露出すると共に、上記アイランド部および上記電極部の上記実装用金属薄膜のうち上記ステンレス基板の上記面との各対向面が剥離面として露出する、第７の工程とを含む、半導体装置の製造方法。」
　
（相違点１）
　ステンレス基板の実装用金属薄膜を形成する面について、本願発明は「レジストパターン層で覆われていない露出領域に対し、不活性膜を化学エッチングにより除去する」工程を備えているが、引用発明は不活性膜を除去する工程に関して特定がない点。
　また、その結果、ステンレス基板を引きはがした面が、本願発明は「化学エッチングが行われていない領域と化学エッチングが行われた領域が剥離面として露出する」のに対し、引用発明はそのようなものか明らかではない点。
（相違点２）
　本願発明は、レジストパターン層を形成し、次に実装用金属薄膜とリード層を形成し、その後にレジストパターン層を除去しているのに対して、引用発明は、レジスト膜を形成し、次に金薄膜（本願の実装用金属薄膜に相当。）を形成し、その後にレジスト膜を除去し、続いて、ＮｉまたはＮｉ・Ｃｏの薄膜金属層（本願発明のリード層に相当。）を形成する点。
　
（相違点３）
　金をメッキ成長させた実装用金属薄膜について、本願発明は「０．０５μｍ〜１μｍの厚」で金をメッキするのに対して、引用発明は金の厚みに関して具体的な特定がない点。
　
　
　そこで、上記相違点について検討する。
　
＜相違点１について＞
　ステンレス表面に不活性膜があることは技術常識であるところ、ステンレス表面に金などの金属層を形成する前に、不活性膜を除去すること（活性化処理を行うこと）は、平成２６年９月３０日付け拒絶理由通知で引用した特開昭６０−２３４３８０号公報（第２頁１７行〜２０行、第３頁右上欄９行〜１４行を参照。以下、「引用例２」という。）、特開昭６１−２４３１９３号公報（第４頁左上欄４行〜１５行を参照。以下、「引用例３」という。）、特公昭６１−４２７９６号公報（第１頁左欄１２行〜１６行、第１頁右欄２６行〜第２頁左欄４行を参照。以下、「引用例４」という。）、特開平１０−１７７００４号公報（段落【０００９】〜【００１０】を参照。以下、「引用例５」という。）、特開１０−３３５７７９号公報（段落【００１２】、段落【００１８】を参照。以下、「引用例６」という。）、特開昭６３−１６４３２７号公報（第２頁左上欄６行〜同頁右上欄１行を参照。以下、「引用例７」という。）に記載されているように周知慣用手段である。そして、引用例２に「酸による活性化処理」を施すと記載されているように、不活性膜を除去する方法として化学エッチングを採用することも当業者であれば適宜選択し得ることである。
　したがって、引用発明のレジストパターン層を形成後に「金を薄膜形成する工程」に周知技術を採用して相違点１とすることは、当業者であれば容易に発明できたことである。
　
　なお、審判請求人は意見書において、活性化処理を「化学エッチング」で行うことに特化した旨の主張しているが、本願明細書には「必要に応じて化学エッチングによる表面酸化被膜除去や薬品による周知の化学処理等の表面活性処理を行った後」（段落【００１９】参照。）との記載が認められるだけで、複数の活性化処理手段の中から化学エッチングを選択したことによる特別な事情や作用効果の記載はないから、活性化処理としての化学エッチングを選択したことを格別な事項と認めることはできない。また、化学エッチングによって半導体装置底面に「窪み、突出」ができる旨を主張しているが、本願明細書にはその旨の記載はなく、寧ろ本願明細書には、「アイランド部および電極部の金属薄膜の各裏面が、樹脂層の底面と同一平面で露出した状態で形成される」と記載されており、審判請求人の主張を採用することはできない。
　
＜相違点２について＞
　１つのレジストパターン層を用いて、複数の金属層を形成し、その後に該レジストパターン層を除去することは、引用例７、平成２６年９月３０日付け拒絶理由通知で引用した特開昭６３−８６３２２号公報（第３頁右上欄５行〜１３行を参照。以下、「引用例８」という。）、特開２００２−１９８４６２号公報（段落【００９７】〜【０１０１】を参照。以下、「引用例９」という。）、特開２００２−２８９７３９号公報（段落【００４１】〜【００４５】を参照。以下、「引用例１０」という。）に記載されているように周知慣用手段である。
　したがって、引用発明の金属層を形成する工程に周知技術を採用して相違点２とすることは、当業者であれば容易に発明できたことである。
　
＜相違点３について＞
　金メッキの厚みは適宜設計し得るところ、厚みを０．０５μｍ〜１μｍとすることは、引用例３（第５頁の第１表を参照。）、引用例４（第３頁の実施例２の記載を参照。）、引用例８（第３頁の実施例１の記載を参照。）、引用例９（段落【０１００】を参照。）、引用例１０（段落【００４９】を参照。）に記載されているように周知慣用手段である。
　引用発明の金を薄膜形成する工程に周知技術を採用して相違点３とすることは、当業者であれば容易に発明できたことである。
　
　そして、本願発明の作用効果も、引用発明及び周知技術から当業者が容易に予測できる範囲のものである。　
　
　
４．むすび 
　
　以上のとおり、本願の請求項１に係る発明は、特許法第２９条第２項の規定により特許を受けることができないものであるから、その余の請求項について論及するまでもなく、本願は拒絶すべきものである。 
　よって、結論のとおり審決する。