【事件の表示】
　特願２００９−　２０３２７「画像表示装置」拒絶査定不服審判事件〔平成２２年　８月１２日出願公開、特開２０１０−１７５９８７、請求項の数（３）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は、平成２１年１月３０日の出願であって、平成２５年５月１４日付けで拒絶理由が通知され、同年８月１３日付けで意見書が提出されるとともに同日付で手続補正がなされたが、同年１２月６日付けで拒絶査定がなされた。
　本件は、これに対して、平成２６年４月１０日に拒絶査定に対する審判請求がなされ、同時に手続補正がなされたものである。その後、平成２６年６月４日付けで前置報告がなされた。
　
　
第２　平成２６年４月１０日付けの手続補正についての補正の却下の決定
［補正の却下の決定の結論］
　平成２６年４月１０日付けの手続補正を却下する。
　
［理由］
１．補正の内容
　平成２６年４月１０日付けの手続補正（以下「本件補正」という。）により、本願の特許請求の範囲は、本件補正前の、平成２５年８月１３日付けの手続補正により補正された特許請求の範囲に記載された、
「　　【請求項１】
　流れる電流量に基づいて発光する発光素子と、
　前記発光素子に流れる電流量を調整するドライバ素子と、
　前記ドライバ素子に印加する電位に応じた電荷が蓄積される容量素子とを備え、
　前記容量素子を構成する一対の電極のうち、一方の電極は平面視して切り込みが形成されており、
　前記容量素子は、前記発光素子の発光輝度に応じた電荷を前記容量素子に供給する画像信号線と接続されており、
　前記容量素子の前記一方の電極は、前記画像信号線と接続される電極であり、
　前記容量素子に接続され、オン状態又はオフ状態に切り替えられるスイッチング素子と、
　前記スイッチング素子のオン状態又はオフ状態を切り替える信号線と、
　前記信号線と平面視して重なる領域に発生する寄生容量素子とを更に備え、
　前記容量素子の前記一方の電極の外周の長さ及び該容量素子の面積の比が、前記寄生容量素子を構成する一対の電極のうち、一方の電極の外周の長さ及び該寄生容量素子の面積の比と共通の値となり、
　前記容量素子の前記一方の電極は、複数の切り込みが形成されていることを特徴とする画像表示装置。
　　【請求項２】
　請求項１に記載の画像表示装置において、
　前記スイッチング素子は、前記容量素子に蓄積される電荷を利用して、前記ドライバ素子の閾値電圧を検出することを特徴とする画像表示装置。
　　【請求項３】
　請求項１に記載の画像表示装置において、
　前記寄生容量素子は、前記スイッチング素子の寄生容量であることを特徴とする画像表示装置。」
から、
「　　【請求項１】
　流れる電流量に基づいて発光する発光素子と、
　前記発光素子に流れる電流量を調整するドライバ素子と、
　前記ドライバ素子に印加する電位に応じた電荷が蓄積される容量素子とを備え、
　前記容量素子を構成する一対の電極のうち、一方の電極は平面視して切り込みが形成されており、
　前記容量素子は、前記発光素子の発光輝度に応じた電荷を前記容量素子に供給する画像信号線と接続されており、
　前記容量素子の前記一方の電極は、前記画像信号線と接続される電極であり、
　前記容量素子に接続され、オン状態又はオフ状態に切り替えられるスイッチング素子と、
　前記スイッチング素子のオン状態又はオフ状態を切り替える信号線と、
　前記信号線と平面視して重なる領域に発生する寄生容量素子とを更に備え、
　前記容量素子の前記一方の電極の外周の長さ及び該容量素子の面積の比が、前記寄生容量素子を構成する一対の電極のうち、一方の電極の外周の長さ及び該寄生容量素子の面積の比と共通の値となり、
　前記容量素子の前記一方の電極は、複数の切り込みが形成され、
　前記複数の切り込みは、前記一方の電極の面積の増加を抑えつつ、前記一方の電極の外周の長さを増加するために形成されていることを特徴とする画像表示装置。
　　【請求項２】
　請求項１に記載の画像表示装置において、
　前記スイッチング素子は、前記容量素子に蓄積される電荷を利用して、前記ドライバ素子の閾値電圧を検出することを特徴とする画像表示装置。
　　【請求項３】
　請求項１に記載の画像表示装置において、
　前記寄生容量素子は、前記スイッチング素子の寄生容量であることを特徴とする画像表示装置。」
 に補正された。
　
２．特定事項
　本件補正後の本願の特許請求の範囲の請求項１は、「前記複数の切り込みは、前記一方の電極の面積の増加を抑えつつ、前記一方の電極の外周の長さを増加するために形成されている」という事項（以下「特定事項」という。）を含むものとされた。
　当該特定事項は、「前記複数の切り込みは、」と記載されるとおり「複数の切り込み」の構成を限定するものである。
　なお、特定事項は「前記一方の電極」との記載を含んでおり、請求項１には「前記容量素子を構成する一対の電極のうち、一方の電極」との記載及び「前記寄生容量素子を構成する一対の電極のうち、一方の電極」との記載がされており、一見「前記一方の電極」とはいずれの「一方の電極」を意味するのか明確でないが、当該特定事項は上述のとおり「複数の切り込み」の構成を限定するものであるから、上記特定事項が含む「前記一方の電極」は、請求項１の「前記容量素子の前記一方の電極は、複数の切り込みが形成され、」との記載における「前記容量素子の前記一方の電極」を意味することは自明である。
　
３．本願明細書等の記載 
　本願の願書に最初に添付した明細書、特許請求の範囲及び図面（以下「当初明細書等」という。）には、以下の事項が記載されている。（下線は当審で付した。）
（１）「【請求項１】
　流れる電流量に基づいて発光する発光素子と、
　前記発光素子に流れる電流量を調整するドライバ素子と、
　前記ドライバ素子に印加する電位に応じた電荷が蓄積される容量素子とを備え、
　
前記容量素子を構成する一対の電極のうち、一方の電極は平面視して切り込みが形成されている
　
（２）「【請求項５】
　請求項１に記載の画像表示装置において、
　
前記容量素子の前記一方の電極は、複数の切り込みが形成されている
　
（３）「　【０００８】
　上述した課題を解決し、目的を達成するため、本発明に係る画像表示装置は、流れる電流量に基づいて発光する発光素子と、前記発光素子に流れる電流量を調整するドライバ素子と、前記ドライバ素子に印加する電位に応じた電荷が蓄積される容量素子とを備え、
前記容量素子を構成する一対の電極のうち、一方の電極は平面視して切り込みが形成されている
　また、本発明に係る画像表示装置において、前記容量素子は、前記発光素子の発光輝度に応じた電荷を前記容量素子に供給する画像信号線と接続されており、前記容量素子の前記一方の電極は、前記画像信号線と接続される電極であることを特徴とする。
　また、本発明に係る画像表示装置において、前記容量素子に接続され、オン状態又はオフ状態に切り替えられるスイッチング素子と、前記スイッチング素子のオン状態又はオフ状態を切り替える信号線と、前記信号線と平面視して重なる領域に発生する寄生容量素子とを更に備え、前記容量素子の前記一方の電極の外周の長さ及び該容量素子の面積の比が、前記寄生容量素子を構成する一対の電極のうち、一方の電極の外周の長さ及び該寄生容量素子の面積の比と共通の値となることを特徴とする。
　また、本発明に係る画像表示装置において、前記スイッチング素子は、前記容量素子に蓄積される電荷を利用して、前記ドライバ素子の閾値電圧を検出することを特徴とする。
　また、本発明に係る画像表示装置において、
前記容量素子の前記一方の電極は、複数の切り込みが形成されている
　また、本発明に係る画像表示装置において、前記寄生容量素子は、前記スイッチング素子の寄生容量であることを特徴とする。」
　
（４）「　【００７５】
　なお、本実施形態では、保持容量Ｃｓの第１電極ｔ３１となる画像信号線１４を、矩形状にパターニングした形態について説明したが、パターニングの形状はこれに限定されないものとする。
　【００７６】
　例えば、保持容量Ｃｓと寄生容量ＣｇｓＴｔｈとの電極形状が相似形である場合、周長がｎ倍になると、その電極面積はｎ２倍となる。この場合、大面積になるほど電極面積に対する周長の比が小さく、小面積になるほど電極面積に対する周長の比が大きくなる。
　【００７７】
　
このような場合、電極面積がより大きな保持容量Ｃ
ｓ
を形成する電極（第１電極ｔ３１）のレジストパタンについて、図７及び図８に示したように、保持容量Ｃ
ｓ
を構成する一対の電極のうち、一方の電極は切り込みをいれた形状とすることで、電極面積の減少を抑えつつ、その周長を拡大することができる。なお、切り込みは、単数よりも複数形成することで、電極面積の減少をより抑制しつつ、その周長をより大きく拡大することができる。これにより、周長面積比を共通の値とすることが容易となる。
　【００７８】
　図７及び図８に示した画素回路を製造する場合においても、図６−１〜図６−１８で説明した製造工程のうち、図６−７で説明した第２金属層３５（第１電極ｔ３１）のレジストパタンの形状が異なるのみであるため、詳細な説明は省略する。
　【００７９】
　以上、本発明に係る実施形態について説明したが、本発明はこれに限定されるものではなく、本発明の主旨を逸脱しない範囲での種々の変更、置換、追加等が可能である。
上述した実施形態では、図７に示すように、保持容量Ｃ
ｓ
を構成する一対の電極のうち、保持容量Ｃ
ｓ
の外周から内部に向けて切り込みをいれた形状とすることで、周長を調整しているが、例えば、保持容量Ｃ
ｓ
を構成する一対の電極のうち、保持容量Ｃ
ｓ
の外周で囲まれた内部に切り込みをいれた形状であってもよい。
　
（５）「【図７】
【図８】
 　 　 　 　 　 　 　 　 　 　 　 　 　 　 　 　 　 　 　 　 　 」 
　
４．特定事項についての請求人の主張
　請求人は、審判請求書の「 ［３］本願が特許されるべき理由」「［３−１］手続補正書の提出」において、「当該事項は、明細書段落００７７の記載「切り込みは、単数よりも複数形成することで、電極面積の減少をより抑制しつつ、その周長をより大きく拡大することができる。」（この記載は、最終的には電極の面積増加を抑えつつその周長を増加させることを意図しているものと思料します。）等に基づくものであり、当該補正は、新規事項を含まず、特許請求の範囲の減縮を目的とするものであり、以下に申し述べますとおり、独立特許要件を満たす適法な補正と思料します。」と主張している。
　
５．判断
　上記「３．」の記載事項によると、当初明細書等には、「切り込み」に関して、
「容量素子を構成する一対の電極のうち、一方の電極は平面視して切り込みが形成されている」こと、
「容量素子の前記一方の電極は、複数の切り込みが形成されている」こと、
「一方の電極は切り込みをいれた形状とすることで、電極面積の減少を抑えつつ、その周長を拡大することができる」こと、
「切り込みは、単数よりも複数形成することで、電極面積の減少をより抑制しつつ、その周長をより大きく拡大することができる」こと、
「周長面積比を共通の値とすることが容易となる」こと、
一方の電極の「保持容量Ｃｓの外周で囲まれた内部に切り込みをいれた形状であってもよい」こと、
が記載されているものと認められる。
　そして、上記特定事項は、「前記複数の切り込みは、前記一方の電極の面積の増加を抑えつつ、前記一方の電極の外周の長さを増加するために形成されている」ことであるが、上述のように当初明細書等には、「一方の電極は切り込みをいれた形状とすることで、
電極面積の減少を抑えつつ
面積の増加を抑えつつ
　請求人は、上記「４．」のように、「明細書段落００７７の記載「切り込みは、単数よりも複数形成することで、電極面積の減少をより抑制しつつ、その周長をより大きく拡大することができる。」（この記載は、最終的には電極の面積増加を抑えつつその周長を増加させることを意図しているものと思料します。）」と主張しているが、「
電極面積の減少をより抑制しつつ
電極の面積増加を抑えつつ
　すると、本件補正の、上記特定事項を含むものとする補正は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入するものではないとはいえないから、本件補正は、当初明細書等に記載した事項の範囲内においてしたものではない。
　
６．小括 
　以上のとおりであるから、本件補正は、特許法第１７条の２第３項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　よって、上記［補正の却下の決定の結論］のとおり、決定する。 
　
　
第３　本願発明について
１．本願発明
　平成２６年４月１０日付けの手続補正は上記のとおり却下されたので、本願の特許請求の範囲の請求項１〜３に係る発明（以下、それぞれ、「本願発明１〜３」という。）は、平成２５年８月１３日付けの手続補正により補正された、本願の特許請求の範囲の請求項１〜３に記載された事項により特定される、以下のとおりのものである。
「　　【請求項１】
　流れる電流量に基づいて発光する発光素子と、
　前記発光素子に流れる電流量を調整するドライバ素子と、
　前記ドライバ素子に印加する電位に応じた電荷が蓄積される容量素子とを備え、
　前記容量素子を構成する一対の電極のうち、一方の電極は平面視して切り込みが形成されており、
　前記容量素子は、前記発光素子の発光輝度に応じた電荷を前記容量素子に供給する画像信号線と接続されており、
　前記容量素子の前記一方の電極は、前記画像信号線と接続される電極であり、
　前記容量素子に接続され、オン状態又はオフ状態に切り替えられるスイッチング素子と、
　前記スイッチング素子のオン状態又はオフ状態を切り替える信号線と、
　前記信号線と平面視して重なる領域に発生する寄生容量素子とを更に備え、
　前記容量素子の前記一方の電極の外周の長さ及び該容量素子の面積の比が、前記寄生容量素子を構成する一対の電極のうち、一方の電極の外周の長さ及び該寄生容量素子の面積の比と共通の値となり、
　前記容量素子の前記一方の電極は、複数の切り込みが形成されていることを特徴とする画像表示装置。
　　【請求項２】
　請求項１に記載の画像表示装置において、
　前記スイッチング素子は、前記容量素子に蓄積される電荷を利用して、前記ドライバ素子の閾値電圧を検出することを特徴とする画像表示装置。
　　【請求項３】
　請求項１に記載の画像表示装置において、
　前記寄生容量素子は、前記スイッチング素子の寄生容量であることを特徴とする画像表示装置。」
　
　これに対して、平成２５年１２月６日付けでされた拒絶査定では、本願発明１〜３は、引用文献１〜２に記載された発明に基いて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができないとされているので、以下に、拒絶査定の理由により、本願発明１〜３は拒絶すべきものであるか否かを検討する。
２．本願発明１について
（１）引用刊行物
ア　引用文献１
　拒絶査定に引用され、本願の出願前に頒布された刊行物である、特開２００８−１９１２４７号公報（以下「引用文献１」という。）には、以下の事項が記載されている。（下線は当審で付した。）
　
（ａ）「【００３１】
　＜基礎技術＞
　実施形態について説明する前に、後述する本発明の実施形態に係る画像表示装置の基礎となる画像表示装置（基礎技術に係る画像表示装置）について、図１から図１３に基づいて説明する。ここでは、画像表示装置は、いわゆる電流値によって発光輝度を調節する有機ＥＬディスプレイを備えて構成される。この
画像表示装置では、多数の画素が配置され、各画素に有機ＥＬ素子が配置されている。
【００３２】
　　＜画素回路の構成＞
　図１は、
基礎技術に係る画像表示装置を構成する１画素分の画素回路（駆動回路）７
【００３３】
　
画素回路７は、有機ＥＬ素子（ＯＬＥＤ）１、駆動トランジスタ２、閾値（Ｖｔｈ）補償用トランジスタ３、およびコンデンサ４を備える。
【００３４】
　
有機ＥＬ素子１は、有機物などで構成され、発光層を流れる電流の量（電流量）によって発光輝度が変化する発光素子である。
【００３５】
　
駆動トランジスタ２は、有機ＥＬ素子１に対して電気的に直列に接続され、有機ＥＬ素子１における電流量を調整することで有機ＥＬ素子１の発光輝度を制御するトランジスタである。
【００３６】
　この駆動トランジスタ２は、第１から第３電極２ｄｓ，２ｓｄ，２ｇを有している。第１電極２ｄｓは、有機ＥＬ素子１のカソード電極１ｂに対して電気的に接続され、有機ＥＬ素子１が発光する際、すなわち有機ＥＬ素子１に対して順方向の電流が流れる際にドレイン電極（以下「ドレイン」と略称する）として機能する。一方、有機ＥＬ素子１に対して逆方向に電流が流れる際には、逆にソース電極（以下「ソース」と略称する）として機能する。また、第２電極２ｓｄは、ＶＳＳ線Ｌｖｓに対して電気的に接続され、有機ＥＬ素子１に対して順方向の電流が流れる際にソース電極（ソース）として機能する。一方、有機ＥＬ素子１に対して逆方向に電流が流れる際には、逆にドレイン電極（ドレイン）として機能する。更に、
第３電極２ｇは、いわゆるゲート電極（以下「ゲート」と略称する）であり、コンデンサ４の一方の電極（第７電極４ａ）に対して電気的に接続される。
【００３７】
　また、駆動トランジスタ２では、第３電極２ｇに印加される電位、より詳細には第１電極２ｄｓまたは第２電極２ｓｄと第３電極２ｇとの間（すなわちゲートとソースとの間）に印加される電圧値が調整されることで、第１電極２ｄｓと第２電極２ｓｄとの間（以下「第１−２電極間」とも称する）において流れる電流の量（電流量）が調整される。そして、この第３電極（ゲート）２ｇに印加される電位により、駆動トランジスタ２は、第１−２電極間（すなわちドレインとソースとの間）において電流が流れ得る状態（導通状態）と、電流が流れ得ない状態（非導通状態）とに選択的に設定される。
【００３８】
　
Ｖｔｈ補償用トランジスタ３は、駆動トランジスタ２が通電状態となる場合の、駆動トランジスタ２の第２電極２ｓｄに対する第３電極２ｇの電位の下限値（所定の閾値電圧Ｖｔｈ）を検出するとともに、駆動トランジスタ２のゲート電圧を、閾値電圧Ｖｔｈ（以下「閾値Ｖｔｈ」と略称する）に調整するトランジスタである。
【００３９】
　このＶｔｈ補償用トランジスタ３は、第４から第６電極３ｄｓ，３ｓｄ，３ｇを有している。第４電極３ｄｓは、駆動トランジスタ２の第１電極２ｄｓと有機ＥＬ素子１のカソード電極１ｂとを電気的に接続する配線に対して導電可能に接続される。すなわち、第４電極３ｄｓは、駆動トランジスタ２の第１電極２ｄｓに対して電気的に接続される。また、
第５電極３ｓｄは、接続点Ｔ１において駆動トランジスタ２の第３電極（ゲート）２ｇとコンデンサ４とを電気的に接続する配線に対して導電可能に接続される。
更に、第６電極３ｇは、いわゆるゲート電極であり、走査信号線Ｌｓｓに対して電気的に接続される。
【００４０】
　また、Ｖｔｈ補償用トランジスタ３では、第６電極３ｇに印加される電位、より具体的には第４電極３ｄｓまたは第５電極３ｓｄと第６電極３ｇとの間（すなわちゲートとソースとの間）に印加される電圧値が調整されることで、第４電極３ｄｓと第５電極３ｓｄとの間（以下「第４−５電極間」とも称する）において流れる電流の量（電流量）が調整される。そして、
この第６電極（ゲート）３ｇに印加される電位により、Ｖｔｈ補償用トランジスタ３は、第４−５電極間（ドレインとソースとの間）において電流が流れ得る状態（導通状態）と、電流が流れ得ない状態（非導通状態）とに選択的に設定される。
【００４１】
　ここで、有機ＥＬ素子１は、電流値によって発光輝度が制御されるため、発光時における駆動トランジスタ２のゲート電圧のゆらぎに対して、発光輝度が敏感に変動する。特に、駆動トランジスタ２がアモルファスシリコンを用いて構成された場合には、駆動トランジスタ２ごとに閾値Ｖｔｈが異なる傾向にある。よって、画素毎に異なる閾値Ｖｔｈを補償する機能（Ｖｔｈ補償機能）を持たせないと、所望の発光輝度と実際の発光輝度との間に若干の乖離が生じ、結果として画素間で発光輝度のムラが生じてしまう。
【００４２】
　そこで、Ｖｔｈ補償用トランジスタ３は、発光前において各画素ごとに駆動トランジスタ２のゲート電圧を閾値Ｖｔｈに合わせることで、駆動トランジスタ２における閾値Ｖｔｈのばらつきを補償するＶｔｈ補償機能を実現するために設けられている。
【００４３】
　
コンデンサ４は、駆動トランジスタ２の第３電極２ｇに対して電気的に接続される第７電極４ａと、画像信号線Ｌｉｓに対して電気的に接続される第８電極４ｂとを備えて構成されている。
【００４４】
　ところで、有機ＥＬ素子１は、発光時と逆の電圧が印加されるとコンデンサとして機能し、この容量（ＥＬ素子容量）を所定値Ｃｏとする。また、駆動トランジスタ２は、第２電極２ｓｄと第３電極２ｇとの間（以下「第２−３電極間」とも称する）の寄生容量ＣｇｓＴｄと、第１電極２ｄｓと第３電極２ｇとの間（以下「第１−３電極間」とも称する）の寄生容量ＣｇｄＴｄとを有する。更に、
Ｖｔｈ補償用トランジスタ３は、第５電極３ｓｄと第６電極３ｇとの間（以下「第５−６電極間」とも称する）の寄生容量ＣｇｓＴｔｈと、第４電極３ｄｓと第６電極３ｇとの間（以下「第４−６電極間」とも称する）の寄生容量ＣｇｄＴｔｈとを有する。
【００４５】
　図２は、図１で示した画素回路７の回路構成（図中太線で記載）に対して、寄生容量ＣｇｓＴｔｈ，ＣｇｄＴｔｈ，ＣｇｓＴｄ，ＣｇｄＴｄとＥＬ素子容量Ｃｏとに係る回路構成（図中細線で記載）を加えた模式図である。
【００４６】
　図２で示すように、画素回路７では、有機ＥＬ素子１の両電極間にはＥＬ素子容量Ｃｏを有するコンデンサ（素子コンデンサ）１ｃが存在し、駆動トランジスタ２の第２−３電極間には寄生容量ＣｇｓＴｄを有するコンデンサ２ｇｓが存在する一方で、駆動トランジスタ２の第１−３電極間には寄生容量ＣｇｄＴｄを有するコンデンサ２ｇｄが存在し、更に、Ｖｔｈ補償用トランジスタ３の第５−６電極間には寄生容量ＣｇｓＴｔｈを有するコンデンサ３ｇｓが存在する一方で、Ｖｔｈ補償用トランジスタ３の第４−６電極間には寄生容量ＣｇｄＴｔｈを有するコンデンサ３ｇｄが存在している状態と等価な状態が発生する。
【００４７】
　なお、ここでは、１つの画素回路７に着目して説明したが、有機ＥＬディスプレイ全体では、画素回路７が多数存在する。このため、走査信号線Ｌｓｓも多数存在する。そこで、以下では、多数の走査信号線Ｌｓｓを、適宜「第Ｎ走査信号線（Ｎは自然数）Ｌｓｓ」と称する。」
　
（ｂ）「【００６６】
　○書込期間Ｐ４：
　図７では、書込期間Ｐ４（以下適宜「期間Ｐ４」と略する）での画素回路７における電流の流れが例示されている。
【００６７】
　期間Ｐ４では、ＶＤＤ線ＬｖｄおよびＶＳＳ線Ｌｖｓにそれぞれ基準電位０Ｖが印加されるとともに、画素データ信号に応じた電荷の蓄積を行う処理（データ書込処理）の実施対象画素において、走査信号線Ｌｓｓに高電位ＶｇＨが印加され、
画像信号線Ｌｉｓに電位（ＶｄＨ−Ｖdata）が印加される。なお、電位Ｖdataは、画素データ信号の電位であり、画像を構成する画素の輝度の階調に対応する値に応じた電位である。
【００６８】
　このとき、Ｖｔｈ補償用トランジスタ３については、走査信号線Ｌｓｓにおける高電位ＶｇＨの印加により、ゲートに高電位ＶｇＨに応じた正電位が印加され、導通状態となる。一方、駆動トランジスタ２については、画像信号線Ｌｉｓに対して、期間Ｐ３における電位ＶｄＨ以下の電位（ＶｄＨ−Ｖdata）が印加され、ゲート電圧が閾値Ｖｔｈ以下となるため、非導通状態となる。
【００６９】
　したがって、期間Ｐ４では、図７において白抜きの矢印で示すように、有機ＥＬ素子１（すなわち素子コンデンサ１ｃ）からＶｔｈ補償用トランジスタ３の第４および第５電極３ｄｓ，３ｓｄを介してコンデンサ４に向けて電流が流れる。その結果、コンデンサ４に既に蓄積された閾値Ｖｔｈに応じた電荷の上に電位Ｖdataに応じた電荷が加算されて蓄積される。すなわち、期間Ｐ４においては、
コンデンサ４に有機ＥＬ素子１の発光輝度に応じた電荷が蓄積される。
【００７０】
　なお、コンデンサ４の第７電極４ａの電位（駆動トランジスタ２のゲート電位）の変化量は、画像信号線Ｌｉｓの電位の変化量と、コンデンサ４の保持容量Ｃｓと素子コンデンサ１ｃのＥＬ素子容量Ｃｏとの比（容量比）との積である。すなわち、本実施形態においては、画像信号線Ｌｉｓの電位がＶｄＨからＶｄａｔａに変化する場合、駆動トランジスタ２のゲート電位が、（Ｖｄａｔａ−ＶｄＨ）・Ｃｓ／（Ｃｓ＋Ｃｏ）だけ変化する。例えば、ＶｄＨ＝１０Ｖ，Ｖdata＝５Ｖ、Ｃｓ：Ｃｏ＝１：２である場合には、画像信号線Ｌｉｓの電位が−５Ｖ変化し、駆動トランジスタ２のゲート電位は、有機ＥＬ素子１からコンデンサ４に対する電荷の移動により、（５−１０）・１／（１＋２）＝−５／３Ｖ変化する。このように
コンデンサ４に蓄積される電荷の移動により、画像信号線Ｌｉｓの電位の変化が駆動トランジスタ２のゲート電位に反映される。
　
（ｃ）「【図１】
【図２】
 　 　 　 　 　 　 　 　 　 　 　 　 　 　 　 　 　 　 　 　 　 」 
　
　すると、上記引用文献１の記載事項から、引用文献１には、以下の発明（以下「引用発明」という。）が記載されている。
「多数の画素が配置され、各画素に有機ＥＬ素子が配置されている画像表示装置であって、
画像表示装置を構成する１画素分の画素回路７は、有機ＥＬ素子１、駆動トランジスタ２、Ｖｔｈ補償用トランジスタ３、およびコンデンサ４を備え、
有機ＥＬ素子１は、発光層を流れる電流の量によって発光輝度が変化する発光素子であり、
駆動トランジスタ２は、有機ＥＬ素子１に対して電気的に直列に接続され、有機ＥＬ素子１における電流量を調整することで有機ＥＬ素子１の発光輝度を制御するトランジスタであり、
駆動トランジスタ２の第３電極２ｇは、いわゆるゲート電極であり、コンデンサ４の一方の電極に対して電気的に接続されており、
コンデンサ４は、駆動トランジスタ２の第３電極２ｇに対して電気的に接続される第７電極４ａと、画像信号線Ｌｉｓに対して電気的に接続される第８電極４ｂとを備えて構成されており、
Ｖｔｈ補償用トランジスタ３は、駆動トランジスタ２が通電状態となる場合の、駆動トランジスタ２の第２電極２ｓｄに対する第３電極２ｇの電位の下限値を検出するとともに、駆動トランジスタ２のゲート電圧を、閾値電圧Ｖｔｈに調整するトランジスタであり、
Ｖｔｈ補償用トランジスタ３の第５電極３ｓｄは、接続点Ｔ１において駆動トランジスタ２の第３電極２ｇとコンデンサ４とを電気的に接続する配線に対して導電可能に接続され、
更に、Ｖｔｈ補償用トランジスタ３の第６電極３ｇは、いわゆるゲート電極であり、走査信号線Ｌｓｓに対して電気的に接続され、
この第６電極３ｇに印加される電位により、Ｖｔｈ補償用トランジスタ３は、第４−５電極間（ドレインとソースとの間）において電流が流れ得る状態（導通状態）と、電流が流れ得ない状態（非導通状態）とに選択的に設定されており、
Ｖｔｈ補償用トランジスタ３は、第５電極３ｓｄと第６電極３ｇとの間の寄生容量ＣｇｓＴｔｈと、第４電極３ｄｓと第６電極３ｇとの間の寄生容量ＣｇｄＴｔｈとを有しており、
画像信号線Ｌｉｓに画素データ信号の電位が印加されて、コンデンサ４に有機ＥＬ素子１の発光輝度に応じた電荷が蓄積され、
コンデンサ４に蓄積される電荷の移動により、画像信号線Ｌｉｓの電位の変化が駆動トランジスタ２のゲート電位に反映される、
画像表示装置。」
　
イ　引用文献２
　拒絶査定に引用され、本願の出願前に頒布された刊行物である、特開２００７−７２４１５号公報（以下「引用文献２」という。）には、以下の事項が記載されている。（下線は当審で付した。）
　
（ａ）「【技術分野】
【０００１】
　本発明は、各種情報の表示に用いて好適な電気光学装置等に関する。
【背景技術】
【０００２】
　従来より、電気光学物質の挙動を制御するためにＴＦＤ(Thin Film Diode)素子などの二端子型非線形素子を利用したアクティブマトリクス型の電気光学装置が提案されている。
【０００３】
　この種の電気光学装置においては、電極間に電気光学物質を介挿してなる容量（以下、画素容量」と呼ぶ）と二端子型非線形素子とが走査線とデータ線との間に直列に接続されるのが一般的である。この構成の下、走査線とデータ線とに印加された電圧に応じて二端子型非線形素子の抵抗値が変化し、この抵抗値に応じた電荷が画素容量に蓄積されることによって電気光学物質の光学的な特性（例えば透過率）が制御される。
【０００４】
　この構成においては、走査線とデータ線とに印加された電圧が、二端子型非線形素子に付随する容量と画素容量とによって容量分割される。したがって、二端子型非線形素子の容量が画素容量に比較して充分に小さければ（すなわち画素容量とニ端子型非線形素子の容量との比が充分に大きければ）、走査線とデータ線との電圧の大部分が二端子型非線形素子に印加されるから、二端子型非線形素子の抵抗値を迅速かつ確実に低下させて画素容量に充分な電荷を蓄積することができる。しかしながら、二端子型非線形素子の容量の低下または画素容量の増大によって画素容量と二端子型非線形素子の容量との比（以下では単に「容量比」という場合がある）を増加させるには限界がある。すなわち、第１に、ニ端子型非線形素了の容量を低下させるためには二端子型非線形素子の小型化が必要となるが、このような小型化には製造技術上の制約が伴い、第２に、画素容量を増大させるためには画素面積の増加が必要となるものの、この面積の増大は表示画像の高精細化の要求に反する結果を招きかねないからである。そして、容量比を充分に確保できない場合には二端子型非線形素子に所期の電圧が印加されないから、二端子型非線形素子を適切に動作させることができず、ひいては表示品位の低下を招くといった問題がある。このような問題を解決するために、例えば特許文献１乃至特許文献４には、画素容量と並列に補助容量を配置した構成が提案されている。この補助容量は、画素容量を構成する画素電極と補助容量線とを絶縁層を挟んで対向させることによって形成される。また、補助容量線は、金属／絶縁体／金属からなるニ端子型非線形素子の下層側の金属電極と同時に形成される。
【０００５】
【特許文献１】特開平５−１９３０２号公報
【特許文献２】特開平１０−３０７２９８９号公報
【特許文献３】特開２０００−３１０７９５号公報
【特許文献４】特開２００４−２５８３６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
　しかしながら、かかる液晶装置の製造過程において、二端子型非線形素子及び補助容量を構成する各要素のパターン精度にバラツキが生じた場合には、二端子型非線形素子の容量と補助容量との容量比は一定でなくなるため、これに起因して、表示ムラなどが生じてしまうという問題がある。
【０００７】
　本発明は、以上の点に鑑みてなされたものであり、プロセス上において各要素のパターンにバラツキが生じた場合でも表示ムラが生じるのを低減することが可能な電気光学装置及び電子機器を提供することを課題とする。」
　
（ｂ）「【発明を実施するための最良の形態】
【００３８】
　以下、図面を参照しながら本発明の実施の形態について説明する。なお、以下の全ての図面においては、図面を見やすくするため、各構成要素の膜厚や寸法の比率などは適宜異ならせてある。
【００３９】
　（液晶装置の構成）
　図１は、本発明の電気光学装置の一例である液晶装置の電気的な構成を示すブロック図である。この
液晶装置Ｄは、液晶に印加される電圧を制御するための非線形素子として二端子型非線形素子を用いたアクティブマトリクス型の表示装置
【００４０】
　走査線２１とデータ線１３とが交差する各位置には画素Ｐが配置されている。したがって、これらの画素ＰはＸ方向およびＹ方向にわたって表示領域Ａｄ（二点鎖線にて囲まれる領域）内にマトリクス状に配列する。
各画素Ｐは、二端子型非線形素子１４と画素容量Ｇと補助容量１８とを含む。このうち二端子型非線形素子１４は、両端間に印加された電圧に応じて抵抗値が変化する素子であり、一端がデータ線１３に接続されている。画素容量Ｇは、二端子型非線形素子１４に対して直列に接続された容量であり、画素Ｐごとに形成された画素電極と走査線２１との間隙に液晶を介在させた構成となっている。一方、補助容量１８は、画素容量Ｇに対して並列に接続された容量である。すなわち、補助容量１８は、二端子型非線形素子１４および画素容量Ｇの接続点Ｎと補助容量線１７との間に介在する。
【００４１】
　図２は各画素Ｐの電気的な等価回路図である。同図に示されるように、
各画素Ｐは、素子容量Ｃｔｆｄおよび可変抵抗Ｒｔｆｄを並列に接続してなるニ端子型非線形素子１４と、容量Ｃｌｃｄおよび抵抗Ｒｌｃｄを並列に接続してなる画素容量Ｇとがデータ線１３および走査線２１の間に直列に接続され、さらに補助容量１８（以下、「補助容量Ｃａｄｄ」とも呼ぶ）、具体的には、第１補助容量１８ａ（容量Ｃｓ）、第２補助容量１８ｂ（容量Ｃｓ）、第３補助容量１８ｃ（容量Ｃｓ）及び第４補助容量１８ｄ（容量Ｃｓ）がそれぞれ画素容量Ｇに対して並列に接続された回路として把握される。
【００４２】
　この構成においては、走査線２１とデータ線１３との間に印加される電圧が素子容量Ｃｔｆｄと容量Ｃｌｃｄおよび補助容量Ｃａｄｄとによって容量分割される。ここで、二端子型非線形素子１４に充分な電圧を印加するためには、接続点Ｎからみて走査線２１側の容量Ｃと二端子型非線形素子１４の素子容量Ｃｔｆｄとの容量比α（＝Ｃ／Ｃｔｆｄ）を大きく確保することが必要となる。本実施形態のように画素容量Ｇと並列に補助容量１８を配置した構成によれば、補助容量１８を設けない場合の容量比α（＝Ｃｌｃｄ／Ｃｔｆｄ）と比較して、補助容量１８の分だけ容量比α（＝（Ｃｌｃｄ＋Ｃａｄｄ）／Ｃｔｆｄ）が大きくなるから、ニ端子型非線形素子１４に充分な電圧が印加されることになる。したがって、二端子型非線形素子１４を迅速かつ確実にオン状態に変化させて画素容量Ｇに所期の電荷を精度よく蓄積することができ、ひいては表示品位（特にコントラスト）を高い水準に維持することができる。」
　
（ｃ）「【００４６】
　図５は、第１基板１０のうち液晶３６に対向する表面上に形成された要素の構成を示す平面図である。なお、同図においては１つの画素Ｐに関わる要素のみが図示されているが、その他の画素Ｐも同様の構成である。図３乃至図５に示されるように、
第１基板１０の表示領域Ａｄには、Ｘ方向およびＹ方向にわたって複数の画素電極１６がマトリクス状に配列されている。
図１に示される画素容量Ｇは、画素電極１６と、これに対向する走査線２１と、その両者の間隙に挟まれた液晶３６とによって構成される。
【００４７】
　図６は、図５におけるＶＩ−ＶＩ線に沿った断面図であり、図７は、図５におけるＶＩＩ−ＶＩＩ線に沿った断面図である。図５から図７に示されるように、
二端子型非線形素子１４は、Ｘ方向を長手方向としてデータ線１３に交差する長尺状の第１導電層１４１と、この第１導電層１４１の表面を陽極酸化することによって形成された絶縁層（誘電体層）１４５と、絶縁層１４５の表面に相互に離間して形成された第２導電層１３１および１４２とを有する。
【００４８】
　
第２導電層１３１はデータ線１３から分岐した分岐部分によって構成されている。
このデータ線１３の分岐部分のうち絶縁層１４５を挟んで第１導電層１４１と重なり合う部分が第２導電層１３１となっている。
第２電極部１８２は、その一端側（その下方の縁辺）からＹ方向に延在するように形成された複数の矩形状の電極部分、即ち、第１部分１８２ａ、第２部分１８２ｂ、第３部分１８２ｃ及び第４部分１８２ｄを有する。上述した画素電極１６は第２電極部１８２と部分的に重なり合うように形成されて第２導電層１４２と電気的に接続されている（図８も参照）。第２電極部１８２の要素である、第１部分１８２ａ、第２部分１８２ｂ、第３部分１８２ｃ及び第４部分１８２ｄの各々は、補助容量１８の一方の電極として機能する部分であり、図５に示されるように、Ｙ方向に延在するように形成されている。
【００４９】
　図１に示した
二端子型非線形素子１４は、第１素子１４ａと第２素子１４ｂとから構成されている。
第１素子１４ａは、第２導電層１３１（デーク線１３）と絶縁層１４５と第１導電層１４１とがデータ線１３側からみてこの順番に積層された構成となっている。
二端子型非線形素子１４の素子容量Ｃｔｆｄは、図６等に示すように、第１素子１４ａの素子容量Ｃｔｆｄ１と第２素子１４ｂの素子容量Ｃｔｆｄ２を加算した値になっている。
走査信号の供給によって走査線２１が選択されているとき（水平走査期間）に所望の階調に応じたデータ信号をデータ線１３に供給することによって二端子型非線形素子１４がオン状態になると、このデータ信号に応じた電荷が画素容量Ｇに蓄積されて液晶３６の配向方向が変化する。
【００５０】
　図５に示されるように、第１基板１０のうち液晶３６に対向する表面上には、各画素電極１６の間隙においてＸ方向に延在する補助容量線１７が形成されている。図７に示すように、補助容量線１７はデータ線１３と共通の工程において同一の材料によって形成されている。このように抵抗率が低い材料が補助容量線１７に使用されることにより、補助容量線１７がタンタル等の抵抗率が高い材料からなる構成（例えば特許文献１に記載された構成）と比較して、補助容量１８に印加される電圧のばらつきが抑制される。」
　
（ｄ）「【００５３】
　図５に示されるように、補助容量線１７と画素電極１６との間には、補助容量１８の一方の電極となる導電層（以下、「第１電極部」という）１８１が形成されている。この第１電極部１８１は、中継層１５１及びニ端子型非線形素子１４の第１導電層１４１と共通の工程において同一の材料によって形成されている。この第１電極部１８１は、画素電極１６の縁辺に沿ってＸ方向に延在する第１の部分１８１ａと、当該部分１８１ａから補助容量線１７側に屈曲してＹ方向に延在する第２の部分１８１ｂとからなる。また、第１電極部１８１上には、図６等に示すように、その表面を陽極酸化することによって形成された絶縁層（以下、「容量部絶縁層」）１７５が積層されている。
第２電極部１８２の要素である、第１部分１８２ａ、第２部分１８２ｂ、第３部分１８２ｃ及び第４部分１８２ｄと、第１電極部１８１の第１の部分１８１ａとは、容量部絶縁層１７５を介して、部分的且つ平面的に重なっている。
第１補助容量１８ａ、第２補助容量１８ｂ、第３補助容量１８ｃ及び第４補助容量１８ｄの各々に対応する平面的な大きさ（面積）は、二端子型非線形素子１４の要素である、第１素子１４ａ及び第２素子１４ｂの各大きさ（面積）と略同一となるように設定されている
　
（ｅ）「【００５９】
　（補助容量と素子容量の容量比の変動低減構造）
　次に、図１１及び図１２を参照して、補助容量１８（補助容量Ｃａｄｄ）と二端子型非線形素子１４の素子容量Ｃｔｆｄの容量比の変動低減構造について説明する。
【００６０】
　図１１（ａ）は、図５における破線領域Ｅ１に対応する部分平面図であり、具体的には、二端子型非線形素子１４を拡大して示す部分平面図である。図１１（ｂ）は、図５における破線領域Ｅ２に対応する部分平面図であり、具体的には、補助容量１８が形成された部分を拡大して示す部分平面図である。
【００６１】
　二端子型非線形素子１４の基本的な構成は上述した通りであり、当該二端子型非線形素子１４は、第１素子１４ａ（素子容量Ｃｔｆｄ１）及び第２素子１４ｂ（素子容量Ｃｔｆｄ２）を有する。第１素子１４ａ及び第２素子１４ｂは、図１１（ａ）に示すように、各々縦幅（Ｙ方向に対応する長さ）ｄ３と、横幅（Ｘ方向に対応する長さ）ｄ４に設定されている。このため、
第１素子１４ａ及び第２素子１４ｂの各大きさ（面積）は、（ｄ３×ｄ４）で表される。
【００６２】
　また、二端子型非線形素子１４の素子容量Ｃｔｆｄは、一般的な静電容量の式より、
　　　　Ｃｔｆｄ＝（εｒ×ε０×Ｓｔｆｄ）／Ｄ１　　　（式１）
で表される。ここで、上記の式１において、「εｒ」は絶縁層１４５の比誘電率であり、「ε０」は真空の誘電率であり、「Ｓｔｆｄ」は二端子型非線形素子１４の大きさ（面積）であり、「Ｄ１」は絶縁層１４５の膜厚である。
【００６３】
　一方、第１電極部１８１は、図１１（ｂ）に示すように、Ｘ方向に延在する第１の部分１８１ａ等を有する。第１の部分１８１ａの縦幅（Ｙ方向における長さ）は、ｄ４に設定されている。そして、第１の部分１８１ａ上には、膜厚Ｄ２（＝Ｄ１×約５倍）を有する容量部絶縁層１７５が積層されている。また、第１部分１８２ａ、第２部分１８２ｂ、第３部分１８２ｃ及び第４部分１８２ｄの各々は、補助容量線１７の延在方向であるＸ方向に一定の間隔をおいて且つＹ方向に延在するように形成されている。第１部分１８２ａ、第２部分１８２ｂ、第３部分１８２ｃ及び第４部分１８２ｄの各横幅（Ｘ方向における長さ）は、ｄ３に設定されている。なお、本発明では、これに代えて、第１の部分１８１ａの縦幅をｄ３に設定する一方、第１部分１８２ａ、第２部分１８２ｂ、第３部分１８２ｃ及び第４部分１８２ｄの各横幅をｄ４に設定しても構わない。
【００６４】
　そして、第１部分１８２ａ、第２部分１８２ｂ、第３部分１８２ｃ及び第４部分１８２ｄの一部分は、容量部絶縁層１７５を介して、第１電極部１８１の第１の部分１８１ａと対向し且つ平面的に重なり合っている。これにより、第１の部分１８１ａと重なる第１部分１８２ａの間には、容量部絶縁層１７５を誘電体とする第１補助容量１８ａが、また、第１の部分１８１ａと重なる第２部分１８２ｂの間には、同じく容量部絶縁層１７５を誘電体とする第２補助容量１８ｂが、また、第１の部分１８１ａと重なる第３部分１８２ｃの間には、同じく容量部絶縁層１７５を誘電体とする第３補助容量１８ｃが、また、第１の部分１８１ａと重なる第４部分１８２ｄの間には、同じく容量部絶縁層１７５を誘電体とする第４補助容量１８ｄが夫々形成されている。
【００６５】
　
第１の部分１８１ａと重なる第１部分１８２ａの大きさ（面積）Ｓｃ、第１の部分１８１ａと重なる第２部分１８２ｂの大きさ（面積）Ｓｃ、第１の部分１８１ａと重なる第３部分１８２ｃの大きさ（面積）Ｓｃ、及び、第１の部分１８１ａと重なる第４部分１８２ｄの大きさ（面積）Ｓｃ、換言すれば、補助容量１８の要素である、第１補助容量１８ａ、第２補助容量１８ｂ、第３補助容量１８ｃ及び第４補助容量１８ｄの各々に対応する平面的な大きさ（面積）Ｓｃは、二端子型非線形素子１４の要素である、第１素子１４ａの大きさ（面積）Ｓａ及び第２素子１４ｂの大きさ（面積）Ｓｂと同一の大きさ、即ち、（ｄ３×ｄ４）に設定されている。
【００６６】
　また、補助容量１８、即ち補助容量Ｃａｄｄは、一般的な静電容量の式より、
　　　　Ｃａｄｄ＝（εｒ×ε０×Ｓａｄｄ）／Ｄ２　　　（式２）
で表される。ここで、上記の式２において、「Ｓａｄｄ」は、補助容量１８に対応する平面的な大きさ（面積）であり、また、「Ｄ２」は容量部絶縁層１７５の膜厚である。ここで、「Ｄ２」は、上記したように「Ｄ１×約５倍」となっている。
【００６７】
　なお、二端子型非線形素子１４の素子容量Ｃｔｆｄと、画素電極１６の容量Ｃｌｃｄと補助容量１８（補助容量Ｃａｄｄ）を加算した値との比は、１：４〜８に設定されるのが好ましい。また、好適な例では、素子容量Ｃｔｆｄと、補助容量Ｃａｄｄと、画素電極１６の容量Ｃｌｃｄの比は、１：２〜４：２〜４に設定されているのが好ましい。
【００６８】
　
以上の構成を有する液晶装置では、第１補助容量１８ａ、第２補助容量１８ｂ、第３補助容量１８ｃ及び第４補助容量１８ｄの各々に対応する平面的な大きさ（面積）Ｓｃは、二端子型非線形素子１４の要素である、第１素子１４ａの大きさ（面積）Ｓａ及び第２素子１４ｂの大きさ（面積）Ｓｂと略同一の大きさに設定されている。
【００６９】
　よって、この液晶装置の製造過程において、プロセス上の理由により、二端子型非線形素子１４の各要素のパターンにバラツキが生じた場合には、当該各要素と同一層に位置する、補助容量１８の構成要素のパターンも略同一の割合でバラツキが生じることになる。これにより、二端子型非線形素子１４の大きさ（面積）と、第１電極部１８１の第１の部分１８１ａと重なる、第１補助容量１８ａ、第２補助容量１８ｂ、第３補助容量１８ｃ及び第４補助容量１８ｄの各々に対応する平面的な大きさ（面積）Ｓｃとの比を一定にすることができる。
その結果、二端子型非線形素子１４の素子容量Ｃｔｆｄと、補助容量１８（補助容量Ｃａｄｄ）との容量比を一定にすることができ、それらの容量比の変動により生じる表示ムラを低減できる。
　
（ｆ）「【００７３】
　好適な一例として、本実施形態の図１１において、ｄ３＝ｄ４＝３μｍとした場合、二端子型非線形素子１４の大きさ（面積）Ｓｔｆｄは、Ｓａ＝Ｓｂ＝９μｍ２で、膜厚はＤ１×２になる。これにより、二端子型非線形素子１４の素子容量Ｃｔｆｄは、上記の式１より、４．５εｒε０／Ｄ１となる。一方、補助容量１８の大きさ（面積）Ｓａｄｄは、第１補助容量１８ａに対応する大きさ（面積）Ｓｃ（＝９μｍ２）と、第２補助容量１８ｂに対応する大きさ（面積）Ｓｃ（＝９μｍ２）と、第３補助容量１８ｃに対応する大きさ（面積）Ｓｃ（＝９μｍ２）と、第４補助容量１８ｄに対応する大きさ（面積）Ｓｃ（＝９μｍ２）を加算した値、即ち、３６μｍ２となる。これにより、補助容量Ｃａｄｄは、上記の式２より、３６εｒε０／Ｄ２となる。なお、実際には、上記のように、Ｄ２＝５×Ｄ１であるが、ここでは理解を容易とするためＤ１＝Ｄ２とする。このため、二端子型非線形素子１４の素子容量Ｃｔｆｄ：補助容量Ｃａｄｄ＝１：８となる。
【００７４】
　また、比較例の図１２において、ｄ４＝３μｍ、ｄ５＝ｄ３×４＝１２μｍとした場合、補助容量１８ｘに対応する大きさ（面積）Ｓｘは、３６μｍ２となる。これにより、補助容量Ｃａｄｄ２は、上記の式２より、補助容量Ｃａｄｄと同一の値、即ち３６εｒε０／Ｄ２となる。このため、本実施形態と同様に、二端子型非線形素子の素子容量Ｃｔｆｄ：補助容量Ｃａｄｄ２＝１：８となる。
【００７５】
　以上のように本実施形態及び比較例では、好適な一例として、上記の寸法を有するように各要素が形成されるのが理想である。しかし、実際には、各要素を形成する際にはプロセス上の理由により各要素のパターンにバラツキが生じる。即ち、本実施形態及び比較例の製造過程において、同一層に形成される各要素は、基本的に略同じ精度で形成され、当該各要素のパターンは略同一の割合でバラツキが生じる。このため、例えば、第２導電層１４２、それと一体的に形成された第２電極部１８２、及び、第２導電層１３１を含むデータ線１３は同一層に形成されるため、当該各要素のパターンは略同一の割合でバラツキが生じる。ここで、プロセス上の理由により、第２導電層１４２、それと一体的に形成される第２電極部１８２、及び、第２導電層１３１を含むデータ線１３が、それらの各外形辺より内側に約０.５μｍ小さく形成されたと仮定する。
【００７６】
　そうすると、本実施形態の図１１では、ｄ３＝ｄ４＝２μｍとなる。このため、二端子型非線形素子１４の大きさ（面積）Ｓｔｆｄは、Ｓａ＝Ｓｂ＝４μｍ２で、膜厚はＤ１×２になる。これにより、二端子型非線形素子１４の素子容量Ｃｔｆｄは、上記の式１より、２εｒε０／Ｄ１となる。一方、補助容量１８の大きさ（面積）Ｓａｄｄは、第１補助容量１８ａに対応する大きさ（面積）Ｓｃ（４μｍ２）と、第２補助容量１８ｂに対応する大きさ（面積）Ｓｃ（４μｍ２）と、第３補助容量１８ｃに対応する大きさ（面積）Ｓｃ（４μｍ２）と、第４補助容量１８ｄに対応する大きさ（面積）Ｓｃ（４μｍ２）を加算した値、即ち、１６μｍ２となる。これにより、補助容量Ｃａｄｄは、上記の式２より、１６εｒε０／Ｄ２となる。このため、二端子型非線形素子１４の素子容量Ｃｔｆｄ：補助容量Ｃａｄｄ＝１：８となる。
【００７７】
　一方、比較例の図１２では、ｄ４＝２μｍ、ｄ５＝１１μｍ（幅広部分１８２ｘのＸ方向における長さが１μｍ小さくなるため）となる。このため、補助容量１８ｘに対応する大きさ（面積）Ｓｘは、２２μｍ２となる。これにより、補助容量Ｃａｄｄ２は、上記の式２より、２２εｒε０／Ｄ２となる。このため、二端子型非線形素子の素子容量Ｃｔｆｄ：補助容量Ｃａｄｄ２＝２：２２＝１：１１となる。
【００７８】
　なお、上記では、プロセス上の理由により、第２導電層１４２、それと一体的に形成される第２電極部１８２、及び、第２導電層１３１を含むデータ線１３が、それらの各外形辺より内側に小さく形成された場合を仮定して説明したが、その逆に、それらの各要素の外形辺より大きく形成された場合においても上記と略同様の結果が生じる。
【００７９】
　以上の条件設定において、プロセス上の理由により上記の各要素のパターンにバラツキが生じた場合、本実施形態では、二端子型非線形素子１４の素子容量Ｃｔｆｄ：補助容量Ｃａｄｄ＝１：８の関係となる一方、比較例では、二端子型非線形素子の素子容量Ｃｔｆｄ：補助容量Ｃａｄｄ２＝２：２２＝１：１１の関係となる。よって、この結果より、本実施形態では、同一層の各要素を作製する際に当該各要素のパターンにバラツキが生じた場合でも、二端子型非線形素子１４の素子容量Ｃｔｆｄと補助容量Ｃａｄｄの容量比を一定にすることができる一方、比較例では、同-一層の各要素を作製する際に当該各要素のパターンにバラツキが生じた場合、二端子型非線形素子１４の素子容量Ｃｔｆｄと補助容量Ｃａｄｄの容量比を一定にすることができない、ということが理解される。
【００８０】
　この理由は、本実施形態では、第１補助容量１８ａ、第２補助容量１８ｂ、第３補助容量１８ｃ及び第４補助容量１８ｄの各々に対応する平面的な大きさ（面積）Ｓｃを、二端子型非線形素子１４の要素である、第１素子１４ａの大きさ（面積）Ｓａ及び第２素子１４ｂの大きさ（面積）Ｓｂと略同一に設定しているので、第１補助容量１８ａ、第２補助容量１８ｂ、第３補助容量１８ｃ及び第４補助容量１８ｄの各々に対応する平面的な大きさ（面積）Ｓｃと、第１素子１４ａの大きさ（面積）Ｓａ及び当該第２素子１４ｂの大きさ（面積）Ｓｂとが略同一の割合でバラツキが生じるからである。一方、比較例では、第１電極部１８１と平面的に重なる幅広部分１８２ｘの大きさＳｘ、換言すれば、補助容量１８ｘに対応する大きさ（面積）Ｓｘを、二端子型非線形素子１４の要素である、第１素子１４ａの大きさ（面積）Ｓａ及び第２素子１４ｂの大きさ（面積）Ｓｂと非同一に設定しているので、容量１８ｘに対応する大きさ（面積）Ｓｘと、第１素子１４ａの大きさ（面積）Ｓａ及び第２素子１４ｂの大きさ（面積）Ｓｂとが同一の割合でバラツキが生じないからである。
【００８１】
　よって、上記したように、本発明の実施形態では、
プロセス上の理由により、二端子型非線形素子１４及び補助容量１８を構成する各要素のパターンにバラツキが生じた場合であっても、二端子型非線形素子１４の素子容量Ｃｔｆｄと補助容量Ｃａｄｄの容量比を一定にすることができ、これにより表示ムラのない均一な表示を得ることができる
　
（ｇ）「【０１１４】
  また、本発明は、
液晶装置のみでなく、エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置
　
（ｈ）「【図１】
【図２】
【図５】
【図６】
【図７】
【図８】
【図１１】
【図１２】
 　 　 　 　 　 　 　 　 　 　 　 　 　 　 　 　 　 　 　 　 　 」 
　
（２）対比
ア　本願発明１と引用発明との対比
　
（ａ）引用発明の「有機ＥＬ素子１」、「駆動トランジスタ２」、「Ｖｔｈ補償用トランジスタ３」、「コンデンサ４」、「画像信号線」、「走査信号線Ｌｓｓ」、「画像表示装置」は、それぞれ、本願発明１の「発光素子」、「ドライバ素子」、「スイッチング素子」、「容量素子」、「画像信号線」、「信号線」、「画像表示装置」に相当する。
　
（ｂ）引用発明の「発光層を流れる電流の量によって発光輝度が変化する発光素子であ」る「有機ＥＬ素子１」は、本願発明１の「流れる電流量に基づいて発光する発光素子」に相当する。
　
（ｃ）引用発明の「有機ＥＬ素子１における電流量を調整することで有機ＥＬ素子１の発光輝度を制御するトランジスタであ」る「駆動トランジスタ２」は、本願発明１の「発光素子に流れる電流量を調整するドライバ素子」に相当する。
　
（ｄ）引用発明の「コンデンサ４に蓄積される電荷の移動により、画像信号線Ｌｉｓの電位の変化が駆動トランジスタ２のゲート電位に反映される」ものであって、コンデンサ４には駆動トランジスタ２のゲート電位に反映される電荷が蓄積されることが明らかであるから、引用発明の「コンデンサ４に蓄積される電荷の移動により、画像信号線Ｌｉｓの電位の変化が駆動トランジスタ２のゲート電位に反映される」ように構成された「コンデンサ４」は、本願発明１の「ドライバ素子に印加する電位に応じた電荷が蓄積される容量素子」に相当する。
　
（ｅ）引用発明の「コンデンサ４は、駆動トランジスタ２の第３電極２ｇに対して電気的に接続される第７電極４ａと、画像信号線Ｌｉｓに対して電気的に接続される第８電極４ｂとを備えて構成されており、」「画像信号線Ｌｉｓに画素データ信号の電位が印加されて、コンデンサ４に有機ＥＬ素子１の発光輝度に応じた電荷が蓄積され」る構成と、
本願発明１の「前記容量素子を構成する一対の電極のうち、一方の電極は平面視して切り込みが形成されており、
　前記容量素子は、前記発光素子の発光輝度に応じた電荷を前記容量素子に供給する画像信号線と接続されており、
　前記容量素子の前記一方の電極は、前記画像信号線と接続される電極であ」る構成は、
「前記容量素子を構成する一対の電極」を備え、「前記容量素子は、前記発光素子の発光輝度に応じた電荷を前記容量素子に供給する画像信号線と接続されており、」「前記容量素子の」「一方の電極は、前記画像信号線と接続される電極であ」る構成で共通する。
　
（ｆ）引用発明の「Ｖｔｈ補償用トランジスタ３の第５電極３ｓｄは、接続点Ｔ１において駆動トランジスタ２の第３電極２ｇとコンデンサ４とを電気的に接続する配線に対して導電可能に接続され、」「第６電極３ｇに印加される電位により、Ｖｔｈ補償用トランジスタ３は、第４−５電極間（ドレインとソースとの間）において電流が流れ得る状態（導通状態）と、電流が流れ得ない状態（非導通状態）とに選択的に設定されて」いる「Ｖｔｈ補償用トランジスタ３」は、本願発明１の「容量素子に接続され、オン状態又はオフ状態に切り替えられるスイッチング素子」に相当する。
　
（ｇ）引用発明の「Ｖｔｈ補償用トランジスタ３の第６電極３ｇは、いわゆるゲート電極であり、走査信号線Ｌｓｓに対して電気的に接続され、」「この第６電極３ｇに印加される電位により、Ｖｔｈ補償用トランジスタ３は、第４−５電極間（ドレインとソースとの間）において電流が流れ得る状態（導通状態）と、電流が流れ得ない状態（非導通状態）とに選択的に設定されて」いる構成により、走査信号線Ｌｓｓからの電位によりＶｔｈ補償用トランジスタ３が導通状態又は非導通状態に切り替えられることは明らかであるから、「Ｖｔｈ補償用トランジスタ３の第６電極３ｇは、いわゆるゲート電極であり、走査信号線Ｌｓｓに対して電気的に接続され、」「この第６電極３ｇに印加される電位により、Ｖｔｈ補償用トランジスタ３は、第４−５電極間（ドレインとソースとの間）において電流が流れ得る状態（導通状態）と、電流が流れ得ない状態（非導通状態）とに選択的に設定され」るように構成された「走査信号線Ｌｓｓ」は、本願発明１の「スイッチング素子のオン状態又はオフ状態を切り替える信号線」に相当する。
　
（ｈ）引用発明の「Ｖｔｈ補償用トランジスタ３は、第５電極３ｓｄと第６電極３ｇとの間の寄生容量ＣｇｓＴｔｈと、第４電極３ｄｓと第６電極３ｇとの間の寄生容量ＣｇｄＴｔｈとを有して」いる構成と、本願発明１の「信号線と平面視して重なる領域に発生する寄生容量素子とを更に備え」る構成は、「寄生容量素子とを更に備え」る構成で共通する。
　
イ　一致点
　してみると、両者は、
 「　流れる電流量に基づいて発光する発光素子と、
　前記発光素子に流れる電流量を調整するドライバ素子と、
　前記ドライバ素子に印加する電位に応じた電荷が蓄積される容量素子とを備え、
　前記容量素子を構成する一対の電極を備え、
　前記容量素子は、前記発光素子の発光輝度に応じた電荷を前記容量素子に供給する画像信号線と接続されており、
　前記容量素子の前記一方の電極は、前記画像信号線と接続される電極であり、
　前記容量素子に接続され、オン状態又はオフ状態に切り替えられるスイッチング素子と、
　前記スイッチング素子のオン状態又はオフ状態を切り替える信号線と、
　寄生容量素子とを更に備え、
　ていることを特徴とする画像表示装置。」
で一致し、次の各点で相違する。
　
ウ　相違点
（ａ）相違点１
　本願発明１では、「容量素子を構成する一対の電極のうち、一方の電極は平面視して切り込みが形成されており、」「容量素子の前記一方の電極は、複数の切り込みが形成されている」のに対して、引用発明では、「コンデンサ４」の「第７電極４ａ」又は「第８電極４ｂ」についての具体的な形状が限定されておらず、電極に切り込みが形成されているか不明な点。
　
（ｂ）相違点２
　本願発明１では、「信号線と平面視して重なる領域に発生する寄生容量素子とを更に備え」ているのに対して、引用発明では、「Ｖｔｈ補償用トランジスタ３」の「寄生容量ＣｇｓＴｔｈ」又は「寄生容量ＣｇｄＴｔｈ」と信号線の形状や配置が限定されておらず、「寄生容量ＣｇｓＴｔｈ」又は「寄生容量ＣｇｄＴｔｈ」が信号線と平面視して重なる領域に発生しているか不明な点。
　
（ｃ）相違点３
　本願発明１では、「前記容量素子の前記一方の電極の外周の長さ及び該容量素子の面積の比が、前記寄生容量素子を構成する一対の電極のうち、一方の電極の外周の長さ及び該寄生容量素子の面積の比と共通の値とな」っているのに対して、引用発明では、「コンデンサ４」の電極の形状・寸法及び「寄生容量ＣｇｓＴｔｈ」又は「寄生容量ＣｇｄＴｔｈ」を構成する電極の形状・寸法が限定されておらず、それぞれの電極の外周の長さ及び面積の比が共通の値となっているか不明な点。
　
（３）判断
ア　相違点１について
　引用文献２の「第２電極部１８２は、その一端側（その下方の縁辺）からＹ方向に延在するように形成された複数の矩形状の電極部分、即ち、第１部分１８２ａ、第２部分１８２ｂ、第３部分１８２ｃ及び第４部分１８２ｄを有する。上述した画素電極１６は第２電極部１８２と部分的に重なり合うように形成されて第２導電層１４２と電気的に接続されている（図８も参照）。第２電極部１８２の要素である、第１部分１８２ａ、第２部分１８２ｂ、第３部分１８２ｃ及び第４部分１８２ｄの各々は、補助容量１８の一方の電極として機能する部分であり、図５に示されるように、Ｙ方向に延在するように形成されている。」（【００４８】）との記載事項及び図５に示される記載から、引用文献２の「第１部分１８２ａ、第２部分１８２ｂ、第３部分１８２ｃ及び第４部分１８２ｄの各々は、補助容量１８の一方の電極として機能する部分」を備える「第２電極部１８２」は、「第２電極部１８２」の全体形状としては、その図面下側の部分に複数の切り込みが形成されることで「第１部分１８２ａ、第２部分１８２ｂ、第３部分１８２ｃ及び第４部分１８２ｄ」が形成されているともとれる形状を有している。
　しかしながら、上記記載事項にあるように、引用文献２の「第１部分１８２ａ、第２部分１８２ｂ、第３部分１８２ｃ及び第４部分１８２ｄの各々は、補助容量１８の一方の電極として機能する部分」であるから、当該「第１部分１８２ａ、第２部分１８２ｂ、第３部分１８２ｃ及び第４部分１８２ｄの各々」が、本願発明１の「容量素子を構成する一対の電極のうち、一方の電極」に相当するというべきものである。
　そのため、引用文献２の「補助容量１８の一方の電極」は、「平面視して切り込みが形成され」たものとはいえないし、「複数の切り込みが形成されている」ものでもない。
　また、引用文献２の「補助容量１８」を備える画素回路と、本願発明１の「容量素子」を備える画素回路とは、その構成が大きく異なっており、引用文献２の「補助容量１８」と本願発明１の「容量素子」は相当関係にない。
　さらに、引用発明の画素回路の構成と引用文献２の画素回路の構成は大きく異なるものであるから、引用発明に引用文献２記載の画素回路の構成を適用することの動機付けは存在しない。
　したがって、引用発明及び引用文献２記載の技術事項に基づいても、上記相違点１に係る構成は得られるものでない。
　
イ　相違点２について
　引用文献２の「第２導電層１３１はデータ線１３から分岐した分岐部分によって構成されている。」、「このデータ線１３の分岐部分のうち絶縁層１４５を挟んで第１導電層１４１と重なり合う部分が第２導電層１３１となっている。」（【００４８】）との記載事項、及び、引用文献２の「二端子型非線形素子１４は、第１素子１４ａと第２素子１４ｂとから構成されている。」、「第１素子１４ａは、第２導電層１３１（デーク線１３）と絶縁層１４５と第１導電層１４１とがデータ線１３側からみてこの順番に積層された構成となっている。」、「二端子型非線形素子１４の素子容量Ｃｔｆｄは、図６等に示すように、第１素子１４ａの素子容量Ｃｔｆｄ１と第２素子１４ｂの素子容量Ｃｔｆｄ２を加算した値になっている。」「走査信号の供給によって走査線２１が選択されているとき（水平走査期間）に所望の階調に応じたデータ信号をデータ線１３に供給することによって二端子型非線形素子１４がオン状態になる」（【００４９】）との記載事項から、引用文献２の「二端子型非線形素子１４」は、寄生容量を有するスイッチングを行う素子である。
　しかしながら、引用文献２の「二端子型非線形素子１４」を備える画素回路と、本願発明１の「スイッチング素子」ないし「寄生容量素子」を備える画素回路とは、その構成が大きく異なっており、引用文献２の「二端子型非線形素子１４」と本願発明１の「スイッチング素子」ないし「寄生容量素子」は相当関係にない。
　さらに、引用発明の画素回路の構成と引用文献２の画素回路の構成は大きく異なるものであるから、引用発明に引用文献２記載の画素回路の構成を適用することの動機付けは存在しない。
　したがって、引用発明及び引用文献２記載の技術事項に基づいても、上記相違点２に係る構成は得られるものでない。
　
ウ　相違点３について
　引用文献２の「第１素子１４ａ及び第２素子１４ｂの各大きさ（面積）は、（ｄ３×ｄ４）で表される。」（【００６１】）、「第１の部分１８１ａと重なる第１部分１８２ａの大きさ（面積）Ｓｃ、第１の部分１８１ａと重なる第２部分１８２ｂの大きさ（面積）Ｓｃ、第１の部分１８１ａと重なる第３部分１８２ｃの大きさ（面積）Ｓｃ、及び、第１の部分１８１ａと重なる第４部分１８２ｄの大きさ（面積）Ｓｃ、換言すれば、補助容量１８の要素である、第１補助容量１８ａ、第２補助容量１８ｂ、第３補助容量１８ｃ及び第４補助容量１８ｄの各々に対応する平面的な大きさ（面積）Ｓｃは、二端子型非線形素子１４の要素である、第１素子１４ａの大きさ（面積）Ｓａ及び第２素子１４ｂの大きさ（面積）Ｓｂと同一の大きさ、即ち、（ｄ３×ｄ４）に設定されている。」（【００６５】）、「以上の構成を有する液晶装置では、第１補助容量１８ａ、第２補助容量１８ｂ、第３補助容量１８ｃ及び第４補助容量１８ｄの各々に対応する平面的な大きさ（面積）Ｓｃは、二端子型非線形素子１４の要素である、第１素子１４ａの大きさ（面積）Ｓａ及び第２素子１４ｂの大きさ（面積）Ｓｂと略同一の大きさに設定されている。」「その結果、二端子型非線形素子１４の素子容量Ｃｔｆｄと、補助容量１８（補助容量Ｃａｄｄ）との容量比を一定にすることができ、それらの容量比の変動により生じる表示ムラを低減できる。」（【００６８】〜【００６９】）との記載事項から、引用文献２には、「二端子型非線形素子１４」の一方の電極の「面積Ｓａ」又は「面積Ｓｂ」と、「第１部分１８２ａ、第２部分１８２ｂ、第３部分１８２ｃ及び第４部分１８２ｄの各々は、補助容量１８の一方の電極として機能する部分」の「第１補助容量１８ａ、第２補助容量１８ｂ、第３補助容量１８ｃ及び第４補助容量１８ｄの各々に対応する平面的な面積Ｓｃ」は、「同一の大きさ、即ち、（ｄ３×ｄ４）に設定されている」ことが記載されている。
　引用文献２には、上記記載事項から、第１素子１４ａの大きさ（面積）Ｓａ及び第２素子１４ｂの大きさ（面積）Ｓｂと、第１補助容量１８ａ、第２補助容量１８ｂ、第３補助容量１８ｃ及び第４補助容量１８ｄの各々に対応する平面的な大きさ（面積）Ｓｃを、（ｄ３×ｄ４）という同一の大きさにすることは記載されているということはできるものの、本願発明１のような、外周の長さ及び面積の比を共通の値とすることは記載も示唆もされていない。
　さらに、引用発明の画素回路の構成と引用文献２の画素回路の構成は大きく異なるものであるから、引用発明に引用文献２記載の画素回路の構成を適用することの動機付けは存在しない。
　したがって、引用発明及び引用文献２記載の技術事項に基づいても、上記相違点３に係る構成は得られるものでない。
　
（４）効果について
　本願補正発明１は、「容量素子を構成する一対の電極のうち、一方の電極は平面視して切り込みが形成されており、」「前記容量素子の前記一方の電極の外周の長さ及び該容量素子の面積の比が、前記寄生容量素子を構成する一対の電極のうち、一方の電極の外周の長さ及び該寄生容量素子の面積の比と共通の値とな」る構成により、画素回路のパターニング時におけるエッチング量の変動に伴う画素特性への影響を抑制することができるという作用効果を奏し得るものである。
　
（５）結論
　してみると、本願発明１は、引用発明、引用文献２記載の技術事項に基いて、当業者が容易に発明をすることができたものとはいえないから、特許法第２９条第２項の規定により特許を受けることができないとすることはできない。すなわち、原査定の拒絶理由によって、本願発明１を拒絶することはできない。
　また、その他に、本願発明１が特許を受けることができないとする理由もない。
　
３．本願発明２〜３について
　本願発明２〜３は、いずれも、本願発明１の発明特定事項の全てを有するものであるため、本願発明１と同様、引用発明、引用文献２記載の技術事項に基いて、当業者が容易に発明をすることができたものとはいえないから、特許法第２９条第２項の規定により特許を受けることができないとすることはできない。すなわち、原査定の拒絶理由によって、本願発明１を拒絶することはできない。
　また、その他に、本願発明２〜３が特許を受けることができないとする理由もない。
　
　
第４　むすび
　したがって、本願については、原査定の拒絶理由を検討してもその理由によって拒絶すべきものとすることはできない。
　また、他に本願を拒絶すべき理由を発見しない。
　よって、結論のとおり審決する。