(57)【要約】【課題】発光素子を安定に駆動する。【解決手段】ヒステリシスコンパレータ２４は、ＤＣ／ＤＣコンバータの出力電圧Ｖｏｕｔに応じた検出電圧Ｖｏｕｔ’を、２つのしきい値電圧と比較し、検出電圧Ｖｏｕｔ’が、低電圧側のしきい値電圧を下回るとローレベルとなり、高電圧側のしきい値電圧を上回るとハイレベルとなる比較信号Ｖｃｍｐを出力する。スイッチング制御部３０は、比較信号Ｖｃｍｐを参照し、比較信号Ｖｃｍｐが、ローレベルの期間、ＤＣ／ＤＣコンバータ２１０のスイッチングトランジスタＴｒ１をスイッチング動作させ、比較信号Ｖｃｍｐがハイレベルの期間、スイッチング動作を停止する。制御回路１００は、比較信号Ｖｃｍｐがローレベルの期間、発光素子２１２を発光不能とし、ハイレベルの期間、発光を許可する。【選択図】図２
2007165002.tif 000002
【特許請求の範囲】
【請求項１】
発光素子に駆動電圧を供給するＤＣ／ＤＣコンバータの制御回路であって、
前記ＤＣ／ＤＣコンバータの出力電圧に応じた検出電圧を、２つのしきい値電圧と比較し、前記検出電圧が、低電圧側のしきい値電圧を下回ると第１レベルとなり、高電圧側のしきい値電圧を上回ると第２レベルとなる比較信号を出力するヒステリシスコンパレータと、
前記ヒステリシスコンパレータから出力される前記比較信号を参照し、当該比較信号が、前記第１レベルの期間、前記ＤＣ／ＤＣコンバータのスイッチング素子をスイッチング動作させ、前記比較信号が第２レベルの期間、前記スイッチング素子のスイッチング動作を停止するスイッチング制御部と、
を備え、
前記比較信号が前記第１レベルの期間、前記発光素子を発光不能とし、前記第２レベルの期間、発光を許可することを特徴とする制御回路。
【請求項２】
前記ヒステリシスコンパレータから出力される前記比較信号が制御端子に入力され、一端がプルアップ抵抗を介して高電位にバイアスされ、他端が接地されたトランジスタをさらに備え、
当該トランジスタの前記一端の電位にもとづき、前記発光素子の発光の可否状態を出力することを特徴とする請求項１に記載の制御回路。
【請求項３】
前記スイッチング制御部には、外部から昇圧指示信号が入力されており、当該スイッチング制御部は、前記昇圧指示信号によって昇圧停止が指示される期間、前記スイッチング素子のスイッチング動作を停止するとともに、内部の回路ブロックをオフ状態とし、
前記トランジスタの前記一端の電位がハイレベルとなる期間、前記発光素子を発光不能とすることを特徴とする請求項２に記載の制御回路。
【請求項４】
本制御回路の外部に接続されるトランスの１次側の電流に応じた電圧を、所定の第１しきい値電圧と比較する第１電圧比較器と、
前記トランスの２次側の電流に応じた電圧を所定の第２しきい値電圧と比較する第２電圧比較器と、
をさらに備え、
前記第１、第２電圧比較器の出力信号にもとづく自励方式によって前記スイッチング素子のオンオフを制御することを特徴とする請求項１から３のいずれかに記載の制御回路。
【請求項５】
ひとつの半導体基板上に一体集積化されたことを特徴とする請求項１から４のいずれかに記載の制御回路。
【請求項６】
スイッチングトランジスタを含み、当該スイッチングトランジスタのオンオフにより昇圧動作が制御されるＤＣ／ＤＣコンバータ出力回路と、
前記スイッチングトランジスタのオンオフを制御する請求項１から５のいずれかに記載の制御回路と、
前記ＤＣ／ＤＣコンバータ出力回路の出力電圧により駆動される発光素子と、
前記発光素子の発光状態を制御するマイクロプロセッサと、
を備え、
前記制御回路は、前記比較信号に応じた信号を前記マイクロプロセッサに出力して、前記発光素子の発光可否を制御することを特徴とする発光装置。
【請求項７】
前記発光素子は、キセノンチューブランプであって、その駆動経路上に設けられた発光制御トランジスタによって、発光状態が制御されることを特徴とする請求項６に記載の発光装置。
【請求項８】
撮像部と、
前記撮像部による撮像の際、フラッシュとして用いられる請求項６または７に記載の発光装置と、
を備え、前記発光装置は、電池電圧を昇圧して前記発光素子を駆動することを特徴とする電池駆動型の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子に駆動電圧を供給するＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
入力電圧よりも高い電圧を生成するため、昇圧型のスイッチング電源がさまざまな電子機器において広く用いられている。こうした昇圧型のスイッチング電源は、スイッチング素子と、インダクタあるいはトランスを備えており、スイッチング素子を時分割的にオンオフさせることによりインダクタあるいはトランスに逆起電力を発生させ、入力電圧を昇圧して出力する。
【０００３】
トランスを用いる絶縁型のＤＣ／ＤＣコンバータでは、スイッチングトランジスタがオンすると、トランスの１次側に電流が流れ、トランスにエネルギが蓄えられる。スイッチングトランジスタがオフすると、トランスの２次側においてトランスに蓄えられたエネルギが、整流用ダイオードを介して充電電流として出力キャパシタに転送され、出力電圧が上昇する。
【０００４】
たとえば特許文献１、２には、絶縁型のＤＣ／ＤＣコンバータのうち、発振器を用いず、トランスの１次側あるいは２次側の状態をモニタし、これらの状態に応じて、スイッチングトランジスタのオンオフを制御する自励式のＤＣ／ＤＣコンバータが開示されている。
【特許文献１】特開２００４−２０１４７４号公報
【特許文献２】特開２００５−７３４８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述の絶縁型のＤＣ／ＤＣコンバータを、カメラのフラッシュ光源の電源として用いる場合について考える。フラッシュ光源としては、キセノンランプなどの発光素子が用いられるが、このキセノンランプは、駆動電圧が所定の電圧値より高くないと、正常に発光しないという特性を有する。
【０００６】
そのため、ＤＣ／ＤＣコンバータの制御回路において、キセノンランプに供給される駆動電圧をモニタし、モニタした電圧が所定レベル以上である場合にのみ、発光を許可するという制御を行う必要がある。
【０００７】
本発明はこうした課題に鑑みてなされたものであり、その目的は、発光素子を安定に駆動することのできるＤＣ／ＤＣコンバータの制御回路の提供にある。
【課題を解決するための手段】
【０００８】
本発明のある態様の制御回路は、発光素子に駆動電圧を供給するＤＣ／ＤＣコンバータの制御回路に関する。この制御回路は、ＤＣ／ＤＣコンバータの出力電圧に応じた検出電圧を、２つのしきい値電圧と比較し、検出電圧が、低電圧側のしきい値電圧を下回ると第１レベルとなり、高電圧側のしきい値電圧を上回ると第２レベルとなる比較信号を出力するヒステリシスコンパレータと、ヒステリシスコンパレータから出力される比較信号を参照し、当該比較信号が、第１レベルの期間、ＤＣ／ＤＣコンバータのスイッチング素子をスイッチング動作させ、比較信号が第２レベルの期間、スイッチング素子のスイッチング動作を停止するスイッチング制御部と、を備える。制御回路は、比較信号が第１レベルの期間、発光素子を発光不能とし、第２レベルの期間、発光を許可する。
【０００９】
この態様において、スイッチング制御部は、スイッチング素子をスイッチング動作させて、ＤＣ／ＤＣコンバータの出力電圧を上昇させる充電期間と、スイッチング動作を停止して出力電圧を徐々に低下させる休止期間を、ヒステリシスコンパレータの出力である比較信号にもとづき交互に繰り返す間欠動作を行う。比較信号は、出力電圧が高電圧側のしきい値電圧から低電圧側のしきい値電圧に向かって低下する休止期間に第２レベルとなり、出力電圧が低電圧側のしきい値電圧から高電圧側のしきい値電圧に向かって上昇する充電期間に第１レベルとなる。その結果、発光素子は、休止期間のみ発光が許可され、充電期間には発光不能とされる。
【００１０】
この態様によると、休止期間中のみ発光を許可することにより、出力電圧は低電圧側のしきい値電圧より高い状態で発光することになるため、発光素子を安定に駆動することができる。また、充電期間中の発光を禁止することによって、ＤＣ／ＤＣコンバータの出力キャパシタの充電と、発光による放電が同時に起こるのを防止し、回路の消費電流を低減することができる。
【００１１】
制御回路は、ヒステリシスコンパレータから出力される比較信号が制御端子に入力され、一端がプルアップ抵抗を介して高電位にバイアスされ、他端が接地された制御トランジスタをさらに備えてもよい。当該トランジスタの一端の電位にもとづき、発光素子の発光の可否を制御してもよい。
【００１２】
スイッチング制御部には、外部から昇圧指示信号が入力されており、当該スイッチング制御部は、昇圧指示信号によって昇圧停止が指示される期間、スイッチング素子のスイッチング動作を停止するとともに、内部の回路ブロックをオフ状態とし、上記制御トランジスタの一端の電位がハイレベルとなる期間、発光素子を発光不能としてもよい。
この場合、昇圧停止が指示される期間、ヒステリシスコンパレータがオフすると、制御トランジスタの一端の電位はハイレベルにプルアップされることが保証されるため、この期間の発光を確実に停止することができる。
【００１３】
制御回路は、本制御回路の外部に接続されるトランスの１次側の電流に応じた電圧を、所定の第１しきい値電圧と比較する第１電圧比較器と、トランスの２次側の電流に応じた電圧を、所定の第２しきい値電圧と比較する第２電圧比較器と、をさらに備え、第１、第２電圧比較器の出力信号にもとづく自励方式によってスイッチング素子のオンオフを制御してもよい。
【００１４】
制御回路は、ひとつの半導体基板上に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。
【００１５】
本発明の別の態様は、発光装置である。この発光装置は、スイッチングトランジスタを含み、当該スイッチングトランジスタのオンオフにより昇圧動作が制御されるＤＣ／ＤＣコンバータ出力回路と、スイッチングトランジスタのオンオフを制御する上述の制御回路と、ＤＣ／ＤＣコンバータ出力回路の出力電圧により駆動される発光素子と、発光素子の発光状態を制御するマイクロプロセッサと、を備える。制御回路は、比較信号に応じた信号をマイクロプロセッサに出力しており、発光素子の発光可否を制御する。
【００１６】
発光素子は、キセノンチューブランプであって、その駆動経路上に設けられた発光制御トランジスタによって、発光状態が制御されてもよい。
【００１７】
本発明のさらに別の態様は、電池駆動型の電子機器である。この電池駆動型の電子機器は、撮像部と、撮像部による撮像の際、フラッシュとして用いられる上述の発光装置と、を備える。発光装置は、電池電圧を昇圧して発光素子を駆動する。
この態様によると、ＤＣ／ＤＣコンバータの休止期間中にのみ発光素子の発光が許可されるため、消費電流を低減し、電池の寿命を延ばすことができる。
【００１８】
なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１９】
本発明に係るＤＣ／ＤＣコンバータの制御回路によれば、発光素子を安定に駆動することができる。
【発明を実施するための最良の形態】
【００２０】
図１は、実施の形態に係る発光装置２００を搭載した電子機器３００の構成を示すブロック図である。電子機器３００は、カメラを搭載した携帯電話端末であり、電池３１０、通信処理部３１２、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）３１４、撮像部３１６、発光装置２００を備える。
【００２１】
電池３１０は、たとえばリチウムイオン電池であり、電子機器３００の電源として設けられる。電池３１０は、電池電圧Ｖｂａｔとして３〜４Ｖ程度の電圧を出力する。ＤＳＰ３１４は、電子機器３００全体を統括的に制御するブロックであり通信処理部３１２、撮像部３１６、発光装置２００と接続されている。通信処理部３１２は、アンテナ、高周波回路などを含み、基地局との通信を行うブロックである。撮像部３１６は、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）やＣＭＯＳセンサなどの撮像装置である。発光装置２００は、撮像部３１６による撮像の際に、フラッシュとして用いられる光源である。
【００２２】
発光装置２００は、ＤＣ／ＤＣコンバータ２１０、発光素子２１２、発光制御回路２１４を備える。発光素子２１２としてはキセノンチューブなどが用いられる。ＤＣ／ＤＣコンバータ２１０は、電池３１０から供給される電池電圧Ｖｂａｔを昇圧し、発光素子２１２に３００Ｖ程度の駆動電圧Ｖｏｕｔを供給する昇圧型のスイッチングレギュレータである。発光制御回路２１４は、発光装置２００の発光のタイミングを制御する回路である。
【００２３】
ＤＳＰ３１４は、ユーザによる撮像のタイミングと同期してフラッシュ信号ＦＬＡＳＨを発光制御回路２１４に対して出力する。発光制御回路２１４はフラッシュ信号ＦＬＡＳＨが入力されると、発光素子２１２を発光させる。また、ＤＳＰ３１４は、ＤＣ／ＤＣコンバータ２１０に対して昇圧指示信号ＥＮを出力する。ＤＣ／ＤＣコンバータ２１０は昇圧指示信号ＥＮがハイレベルの期間、昇圧動作を行い、ローレベルの期間、昇圧動作を停止し、内部の回路ブロックをオフ状態として低消費電力として待機する。
【００２４】
発光素子２１２は、十分に高い駆動電圧が供給されていないと、正常に発光しない。そこで、本実施の形態に係る電子機器３００において、ＤＣ／ＤＣコンバータ２１０は、発光素子２１２に供給する出力電圧Ｖｏｕｔに応じた電圧をモニタし、出力電圧Ｖｏｕｔの状態に応じて、ＤＳＰ３１４に対して発光の可否を通知する。ＤＳＰ３１４は、ＤＣ／ＤＣコンバータ２１０から出力される発光許可信号ＳＩＧ１０がローレベルのときに限り、フラッシュ信号ＦＬＡＳＨを発光制御回路２１４に出力する。
【００２５】
図２は、本実施の形態に係る発光装置２００の構成を示す回路図である。発光装置２００は、制御回路１００、トランス１０、整流用ダイオード１２、出力キャパシタＣ１、発光素子２１２、ＩＧＢＴ２１４ａを含む。以下の説明において、電圧信号、電流信号あるいは抵抗などに付された符号は、必要に応じてそれぞれの電圧値、電流値あるいは抵抗値を表すものとして用いることとする。
【００２６】
図２に示す制御回路１００、トランス１０、整流用ダイオード１２、出力キャパシタＣ１は、図１のＤＣ／ＤＣコンバータ２１０に対応する。また、本実施の形態において、スイッチングトランジスタＴｒ１、トランス１０、整流用ダイオード１２、出力キャパシタＣ１がＤＣ／ＤＣコンバータ出力回路を構成する。また、図２のＩＧＢＴ２１４ａ、発光制御部２１４ｂは、図１の発光制御回路２１４に対応する。
【００２７】
トランス１０の１次側コイルの第１端子には、電池電圧Ｖｂａｔが印加され、第２端子は、制御回路１００の第１出力端子１０４と接続される。また、トランス１０の２次側コイルの第１端子には、整流用ダイオード１２のアノードが接続される。整流用ダイオード１２のカソードと接地端子間には出力キャパシタＣ１が接続されている。トランス１０の２次側コイルの第２端子は、制御回路１００の第２検出端子１０６と接続される。
【００２８】
制御回路１００は、トランス１０の１次側および２次側コイルの電流を制御することによって、電池電圧Ｖｂａｔを昇圧し、出力電圧Ｖｏｕｔを駆動電圧として発光素子２１２に供給する。
【００２９】
発光素子２１２の電流経路上には、ＩＧＢＴ２１４ａが接続されている。ＩＧＢＴ２１４ａのゲートは、制御回路１００の発光制御端子１０８に接続されており、制御回路１００から出力される発光制御信号ＳＩＧ２０によってオンオフが制御される。発光制御信号ＳＩＧ２０がハイレベルのときＩＧＢＴ２１４ａはオンとなり、発光素子２１２が発光する。
【００３０】
次に、制御回路１００の構成について説明する。制御回路１００は、スイッチングトランジスタＴｒ１、スイッチング制御部３０、第１電圧比較器２０、第１抵抗Ｒ１、第２電圧比較器２２、第２抵抗Ｒ２、ヒステリシスコンパレータ２４、トランジスタＴｒ３、プルアップ抵抗Ｒｐ、発光制御部２１４ｂを備える。制御回路１００は、１つの半導体基板上に機能ＩＣとして一体集積化されている。
【００３１】
スイッチングトランジスタＴｒ１は、ＮＰＮ型のバイポーラトランジスタである。スイッチングトランジスタＴｒ１のコレクタは、第１出力端子１０４に接続される。このスイッチングトランジスタＴｒ１はＭＯＳＦＥＴで構成してもよい。
【００３２】
第１抵抗Ｒ１は、トランス１０の１次側コイルに流れる電流（以下、第１電流Ｉｃ１という）の電流経路上、すなわち、スイッチングトランジスタＴｒ１のエミッタと接地間に設けられる。スイッチングトランジスタＴｒ１がオンすることにより、トランス１０の１次側コイルに第１電流Ｉｃ１が流れると、第１抵抗Ｒ１に電圧降下Ｖｘ１＝Ｉｃ１×Ｒ１が発生する。以下、第１抵抗Ｒ１とスイッチングトランジスタＴｒ１の接続点に現れる電圧を第１検出電圧Ｖｘ１という。
【００３３】
第１電圧比較器２０は、第１検出電圧Ｖｘ１を、所定の第１しきい値電圧Ｖｔｈ１と比較し、Ｖｘ１＞Ｖｔｈ１のときハイレベル、Ｖｘ１＜Ｖｔｈ１のときローレベルとなる出力信号ＳＩＧ１を出力する。上述のように、第１検出電圧Ｖｘ１は、トランス１０の１次側コイルに流れる第１電流Ｉｃ１に比例する。したがって、第１電圧比較器２０の出力信号ＳＩＧ１は、第１電流Ｉｃ１が、Ｉｔｈ１＝Ｖｔｈ１／Ｒ１で与えられる第１しきい値電流Ｉｔｈ１に達するとハイレベルとなる。
【００３４】
第２抵抗Ｒ２は、トランス１０の２次側コイルに流れる電流（以下、第２電流Ｉｃ２という）の経路上、すなわち、第２検出端子１０６と接地間に設けられる。トランス１０の２次側コイルに第２電流Ｉｃ２が流れると、第２抵抗Ｒ２には、Ｖｘ２＝Ｉｃ２×Ｒ２で与えられる電圧降下が発生する。以下、第２抵抗Ｒ２の一端に現れる電圧を第２検出電圧Ｖｘ２という。
【００３５】
第２電圧比較器２２は、第２検出電圧Ｖｘ２を、所定の第２しきい値電圧Ｖｔｈ２と比較し、Ｖｔｈ２＞Ｖｘ２のときハイレベル、Ｖｔｈ２＜Ｖｘ２のときローレベルとなる出力信号ＳＩＧ２を出力する。いいかえれば、第２電圧比較器２２の出力信号ＳＩＧ２は、トランス１０の２次側コイルに流れる第２電流Ｉｃ２が、Ｉｔｈ２＝Ｖｔｈ２／Ｒ２で与えられる第２しきい値電流Ｉｔｈ２に達すると、ハイレベルとなる。本実施の形態において、第２しきい値電圧Ｖｔｈ２は、０Ｖより低い負の電圧に設定され、その結果、第２しきい値電流Ｉｔｈ２は、０Ａ付近の負電流に設定される。
【００３６】
ＤＣ／ＤＣコンバータ２１０の出力電圧Ｖｏｕｔは、第３抵抗Ｒ３、第４抵抗Ｒ４によって分圧される。分圧された電圧Ｖｏｕｔ’＝Ｖｏｕｔ×Ｒ４／（Ｒ３＋Ｒ４）は、制御回路１００の電圧検出端子１０２へと入力される。
【００３７】
ヒステリシスコンパレータ２４の非反転入力端子は、電圧検出端子１０２に接続され、検出電圧Ｖｏｕｔ’が入力されている。また、その反転入力端子には基準電圧Ｖｒｅｆが入力される。ヒステリシスコンパレータ２４は、ＤＣ／ＤＣコンバータの出力電圧Ｖｏｕｔに応じた検出電圧Ｖｏｕｔ’を、基準電圧Ｖｒｅｆにより定まる２つのしきい値電圧（以下、ＶＨおよびＶＬと記す）と比較する。ヒステリシスコンパレータ２４は、検出電圧Ｖｏｕｔ’が、低電圧側のしきい値電圧ＶＬを下回ると第１レベル（ローレベル）となり、高電圧側のしきい値電圧ＶＨを上回ると第２レベル（ハイレベル）となる比較信号Ｖｃｍｐを出力する。
【００３８】
スイッチング制御部３０は、第１電圧比較器２０、第２電圧比較器２２の出力信号ＳＩＧ１、ＳＩＧ２に加えて、ヒステリシスコンパレータ２４から出力される比較信号Ｖｃｍｐに、もとづき、スイッチングトランジスタＴｒ１のオンオフを制御する。
【００３９】
ここで、スイッチング制御部３０によるスイッチング動作の概要を説明する。スイッチング制御部３０は、第１電圧比較器２０、第２電圧比較器２２の出力信号ＳＩＧ１、ＳＩＧ２にもとづいて、速い時間スケールでスイッチングトランジスタＴｒ１のオンオフを制御する。
【００４０】
スイッチング制御部３０は、第１検出電圧Ｖｘ１が第１しきい値電圧Ｖｔｈ１を超えると、すなわち、トランス１０の１次側コイルに流れる第１電流Ｉｃ１が第１しきい値電流Ｉｔｈ１に達すると、スイッチングトランジスタＴｒ１をオフする。
【００４１】
また、スイッチング制御部３０は、第２検出電圧Ｖｘ２が第２しきい値電圧Ｖｔｈ２を超えてから、すなわち、トランス１０の２次側コイルに流れる第２電流Ｉｃ２が第２しきい値電流Ｉｔｈ２＝０Ａに達してから、所定の遅延時間経過後にスイッチングトランジスタＴｒ１をオンする。以上の制御によって、スイッチングトランジスタＴｒ１を交互にオン、オフすることにより電池電圧Ｖｂａｔが昇圧される。
【００４２】
スイッチング制御部３０は、より長い時間スケールでみると、上述のようにスイッチングトランジスタＴｒ１を交互にオンオフする充電期間と、スイッチング動作を停止する休止期間を繰り返す間欠動作を行っている。
【００４３】
次に、スイッチング制御部３０の構成例について詳細に説明する。
第１電圧比較器２０の出力信号ＳＩＧ１は、インバータ３２により反転される。インバータ３２の出力信号ＳＩＧ１’は、ＲＳフリップフロップ３４のセット端子（負論理）に入力される。ＲＳフリップフロップ３４の出力信号ＳＩＧ３は、インバータ３６により反転される。インバータ３６の出力信号ＳＩＧ４は、Ｄフリップフロップ４０のプリセット端子（負論理）に入力される。また、ＲＳフリップフロップ３４の出力信号ＳＩＧ３は、ＮＯＲゲート５０の入力端子の一方に入力される。
【００４４】
制御回路１００の昇圧指示端子１１４には、ＤＳＰ３１４から出力され、ＤＣ／ＤＣコンバータ２１０全体のオンオフを制御する昇圧指示信号ＥＮが入力されている。制御回路１００は、昇圧指示信号ＥＮがハイレベルのとき、スイッチングトランジスタＴｒ１を駆動して昇圧動作を行う。ＮＯＲゲート５０は、昇圧指示信号ＥＮと、ＲＳフリップフロップ３４の出力信号ＳＩＧ３を論理演算する。ＮＯＲゲート５０の出力信号ＳＩＧ８は、ＮＡＮＤゲート４４に入力される。
【００４５】
スイッチング制御部３０は、第２電圧比較器２２の出力信号ＳＩＧ２を遅延させる遅延回路３８を含み、遅延回路３８の出力にもとづいてスイッチングトランジスタＴｒ１をオンする。
【００４６】
遅延回路３８は、ベースが第２電圧比較器２２の出力に接続され、エミッタ接地されたトランジスタＴｒ２と、トランジスタＴｒ２のコレクタと電源電圧端子間に設けられた抵抗Ｒ３０と、トランジスタＴｒ２のコレクタ端子と接地端子間に設けられたキャパシタＣ３０と、を含む。第２検出電圧Ｖｘ２が０Ｖに達すると、第２電圧比較器２２の出力信号ＳＩＧ２がローレベルとなる。このとき、トランジスタＴｒ２がオフし、抵抗Ｒ３０を介してキャパシタＣ３０の充電が開始される。キャパシタＣ３０の一端に現れる電圧Ｖｘ４は、ＣＲ時定数に従って上昇する。
【００４７】
キャパシタＣ３０の一端に現れる電圧Ｖｘ４は、Ｄフリップフロップ４０のクロック端子へと入力される。Ｄフリップフロップ４０のデータ端子は接地され、ローレベルに固定されている。また、Ｄフリップフロップ４０のクリア端子には、昇圧指示信号ＥＮが入力される。昇圧指示信号ＥＮをクリア端子に入力することにより、制御回路１００を昇圧動作の開始ごとに初期化することができる。また、Ｄフリップフロップ４０のプリセット端子（負論理）には、インバータ３６の出力信号ＳＩＧ４が入力される。
【００４８】
Ｄフリップフロップ４０は、プリセット端子（負論理）およびクリア端子（負論理）にハイレベルが入力される期間において、クロック端子に入力される遅延回路３８の出力電圧Ｖｘ４がハイレベルとなると、反転出力信号ＳＩＧ５としてハイレベルを出力する。また、プリセット端子に入力されるインバータ３６の出力がハイレベルからローレベルに切り替わると、反転出力信号ＳＩＧ５としてローレベルを出力する。
【００４９】
Ｄフリップフロップ４０の反転出力信号ＳＩＧ５は、ＡＮＤゲート４２に入力される。ＡＮＤゲート４２は、Ｄフリップフロップ４０の反転出力信号ＳＩＧ５と昇圧指示信号ＥＮの論理積をＮＡＮＤゲート４４へと出力する。ＮＡＮＤゲート４４は、ＮＯＲゲート５０の出力とＡＮＤゲート４２の出力の否定論理積をインバータ４６に出力する。インバータ４６は、ＮＡＮＤゲート４４の出力信号ＳＩＧ９を反転する。インバータ４６の出力信号Ｖｓｗは、ＡＮＤゲート６０に入力される。
【００５０】
ＡＮＤゲート４８には、ＡＮＤゲート４２の出力信号ＳＩＧ６と昇圧指示信号ＥＮが入力される。ＡＮＤゲート４８の出力信号ＳＩＧ７は、ＲＳフリップフロップ３４のリセット端子に入力される。
【００５１】
ヒステリシスコンパレータ２４から出力される比較信号Ｖｃｍｐは、ＡＮＤゲート６０に入力される。ＡＮＤゲート６０は、比較信号Ｖｃｍｐの反転信号と、スイッチング信号Ｖｓｗの論理積を、スイッチングトランジスタＴｒ１のベースに出力する。
【００５２】
比較信号Ｖｃｍｐがハイレベルの期間、ＡＮＤゲート６０の出力であるスイッチング信号Ｖｓｗ’はローレベルに固定され、スイッチングトランジスタＴｒ１のスイッチング動作は停止する。以下、この期間を休止期間という。また、比較信号Ｖｃｍｐがローレベルの期間、スイッチング信号Ｖｓｗ’は、インバータ４６の出力信号Ｖｓｗと同じ論理値をとる。以下、この期間を充電期間という。スイッチング制御部３０は、ＤＣ／ＤＣコンバータ２１０の出力電圧Ｖｏｕｔにもとづいて、充電期間と休止期間を交互に繰り返す間欠動作を行う。以上が、スイッチング制御部３０の構成である。
【００５３】
トランジスタＴｒ３は、制御端子であるベースにヒステリシスコンパレータ２４から出力される比較信号Ｖｃｍｐが入力され、コレクタがプルアップ抵抗Ｒｐを介して電源電圧にバイアスされ、エミッタが接地される。トランジスタＴｒ３のコレクタは、発光許可端子１１０と接続される。発光許可端子１１０からは、比較信号Ｖｃｍｐを論理反転した発光許可信号ＳＩＧ１０が出力される。
【００５４】
発光制御部２１４ｂは、発光指示端子１１２に入力されたフラッシュ信号ＦＬＡＳＨにもとづき、発光制御信号ＳＩＧ２０を生成し、ＩＧＢＴ２１４ａのベース電圧を制御する。
【００５５】
以上のように構成された発光装置２００の動作について説明する。図３は、図２のＤＣ／ＤＣコンバータの制御回路１００の充電期間におけるタイムチャートである。各信号ＳＩＧ１〜ＳＩＧ９は、図２に示す各信号に対応している。時刻Ｔ０以降、昇圧指示信号ＥＮはハイレベルに設定されているものとする。
【００５６】
時刻Ｔ０に、スイッチング信号Ｖｓｗがハイレベルとなっており、スイッチングトランジスタＴｒ１はオンしている。スイッチングトランジスタＴｒ１がオンすることにより、トランス１０の１次側コイルに流れる第１電流Ｉｃ１が徐々に上昇し、時刻Ｔ１にＶｘ１＞Ｖｔｈ１となる。
【００５７】
Ｖｘ１＞Ｖｔｈ１となると、第１電圧比較器２０の出力信号ＳＩＧ１はローレベルからハイレベルに切り替わる。同時に、インバータ３２の出力信号ＳＩＧ１’は、ハイレベルからローレベルに切り替わる。信号ＳＩＧ１’がハイレベルからローレベルに切り替わると、ＲＳフリップフロップ３４がセットされ、ＲＳフリップフロップ３４の出力信号ＳＩＧ３はハイレベルとなる。信号ＳＩＧ３がハイレベルになると、インバータ３６の出力信号ＳＩＧ４はローレベルとなり、Ｄフリップフロップ４０がプリセットされ、Ｄフリップフロップ４０の反転出力信号ＳＩＧ５はローレベルとなる。ＡＮＤゲート４２の出力信号ＳＩＧ６は、昇圧指示信号ＥＮがハイレベルであるため、信号ＳＩＧ５と同じ論理値をとる。
【００５８】
昇圧指示信号ＥＮがハイレベルのとき、ＮＯＲゲート５０は、ＲＳフリップフロップ３４の出力信号ＳＩＧ３を反転するインバータとして機能する。したがって、時刻Ｔ１にＲＳフリップフロップ３４の出力信号ＳＩＧ３がハイレベルとなると、ＮＯＲゲート５０の出力信号ＳＩＧ８はハイレベルからローレベルに変化する。このとき、ＮＡＮＤゲート４４の２つの入力信号ＳＩＧ６、ＳＩＧ８は、いずれもローレベルとなるため、ＮＡＮＤゲート４４の出力信号ＳＩＧ９はハイレベルとなる。その結果、時刻Ｔ１にインバータ４６から出力されるスイッチング信号Ｖｓｗ（＝Ｖｓｗ’）はローレベルとなり、スイッチングトランジスタＴｒ１がオフする。
【００５９】
時刻Ｔ１にＡＮＤゲート４２の出力信号ＳＩＧ６がローレベルとなると、数ゲート分の遅延時間経過後の時刻Ｔ２に、ＡＮＤゲート４８の出力信号ＳＩＧ７は、ローレベルとなる。なお、この遅延以外にも遅延は存在するが、説明の簡略化のため省略する。ＡＮＤゲート４８の出力信号ＳＩＧ７がハイレベルからローレベルに変化すると、ＲＳフリップフロップ３４がリセットされる。その結果、ＲＳフリップフロップ３４の出力信号ＳＩＧ３は、すぐにローレベルに戻される。ＲＳフリップフロップ３４の出力信号ＳＩＧ３がローレベルとなると、ＮＯＲゲート５０の出力信号ＳＩＧ８はハイレベルとなる。また、インバータ３６の出力信号ＳＩＧ４、すなわち、Ｄフリップフロップ４０のプリセット端子への入力もハイレベルとなる。
【００６０】
時刻Ｔ１にスイッチングトランジスタＴｒ１がオフすると、トランス１０の２次側コイルに第２電流Ｉｃ２が流れ始める。この第２電流Ｉｃ２は、スイッチングトランジスタＴｒ１がオフされた瞬間に最大となり、トランス１０に蓄えられたエネルギが減少するに従って徐々に小さくなる。その結果、第２抵抗Ｒ２に現れる第２検出電圧Ｖｘ２は時間とともに徐々に上昇する。時刻Ｔ３に、第２検出電圧Ｖｘ２が第２しきい値電圧Ｖｔｈ２に達し、第２電圧比較器２２の出力信号ＳＩＧ２はハイレベルからローレベルに切り替わる。
【００６１】
時刻Ｔ３に第２電圧比較器２２の出力信号ＳＩＧ２がローレベルとなると、遅延回路３８の出力電圧Ｖｘ４は時定数をもって上昇し始める。時刻Ｔ３から遅延時間τ経過後の時刻Ｔ４に、Ｄフリップフロップ４０のクロック端子に入力された遅延回路３８の出力電圧Ｖｘ４が、しきい値電圧Ｖｔに達すると、Ｄフリップフロップ４０の反転出力信号ＳＩＧ５はハイレベルとなる。Ｄフリップフロップ４０の反転出力信号ＳＩＧ５がハイレベルとなると、ＡＮＤゲート４２の出力信号ＳＩＧ６、ＡＮＤゲート４８の出力信号ＳＩＧ７はいずれもハイレベルとなる。ＡＮＤゲート４２の出力信号ＳＩＧ６がハイレベルとなると、ＮＡＮＤゲート４４の出力信号ＳＩＧ９はローレベルとなり、インバータ４６の出力信号、すなわちスイッチング信号Ｖｓｗ（＝Ｖｓｗ’）はハイレベルとなって、スイッチングトランジスタＴｒ１は再びオンする。
【００６２】
このように、本実施の形態に係る制御回路１００では、充電期間において、トランス１０の１次側コイル、２次側コイルに流れる第１電流Ｉｃ１、第２電流Ｉｃ２をそれぞれ検出して、スイッチングトランジスタＴｒ１のオンオフを切り替える。スイッチングトランジスタＴｒ１のオンオフを切り替えることにより、出力キャパシタＣ１には電荷が蓄えられていき、出力電圧Ｖｏｕｔが上昇していく。
【００６３】
図４は、図２の発光装置２００全体のタイムチャートである。図４は、説明を簡潔にするため、縦軸および横軸を適宜拡大、縮小して示している。時刻Ｔ１０に、昇圧指示信号ＥＮがハイレベルとなり、制御回路１００は、昇圧動作を開始する。時刻Ｔ１０から時刻Ｔ１１までの期間、Ｖｏｕｔ’＜ＶＨであるため、ヒステリシスコンパレータ２４の出力である比較信号Ｖｃｍｐはローレベルとなっており、図３をもとに説明した昇圧動作を行う。その結果、ＤＣ／ＤＣコンバータ２１０の出力電圧は時間とともに上昇していく。時刻Ｔ１１に、出力電圧Ｖｏｕｔに応じた検出電圧Ｖｏｕｔ’が高電圧側のしきい値電圧ＶＨに達すると、比較信号Ｖｃｍｐはハイレベルとなる。比較信号Ｖｃｍｐがハイレベルとなると、スイッチング信号Ｖｓｗ’がローレベルに固定され、休止期間φ２となる。休止期間φ２に、スイッチングトランジスタＴｒ１のスイッチング動作が停止すると、出力キャパシタＣ１の充電が停止するため、検出電圧Ｖｏｕｔ’は、時間とともに低下し始める。
【００６４】
時刻Ｔ１２に、検出電圧Ｖｏｕｔ’が、低電圧側のしきい値電圧ＶＬまで低下すると、比較信号Ｖｃｍｐは、再びローレベルとなり、充電期間φ１となる。このように、ＤＣ／ＤＣコンバータ２１０は、充電期間φ１と、休止期間φ２を間欠的に繰り返すことにより、検出電圧Ｖｏｕｔ’を、２つのしきい値電圧ＶＨとＶＬの間に安定化する。
【００６５】
時刻Ｔ１３に、昇圧指示信号ＥＮがローレベルとなると、制御回路１００は、スイッチングトランジスタＴｒ１のスイッチング動作を停止して昇圧動作を停止し、さらに内部の回路ブロックをオフ状態として低消費電力として待機する。制御回路１００は、この間、内部の回路ブロックとして、第１電圧比較器２０、第２電圧比較器２２、ヒステリシスコンパレータ２４などのブロックをすべてオフする。
【００６６】
昇圧指示信号ＥＮがローレベルとなり、ヒステリシスコンパレータ２４がオフすると、検出電圧Ｖｏｕｔ’の値によらず比較信号Ｖｃｍｐはローレベルとなり、発光許可信号ＳＩＧ１０は、ハイレベルにプルアップされる。
【００６７】
時刻Ｔ１４に昇圧指示信号ＥＮが再びハイレベルとなると、ＤＣ／ＤＣコンバータ２１０は昇圧動作を開始する。
【００６８】
フラッシュ信号ＦＬＡＳＨは、発光許可信号ＳＩＧ１０がローレベルのときに限り、発光制御回路２１４に出力される。たとえば、図４においては、フラッシュ信号ＦＬＡＳＨは、時刻Ｔ１５にハイレベルとなる。フラッシュ信号ＦＬＡＳＨがハイレベルとなると、発光素子２１２が発光する。その結果、出力キャパシタＣ１に蓄えられた電荷が放電され、検出電圧Ｖｏｕｔ’が低下する。検出電圧Ｖｏｕｔ’が低電圧側のしきい値電圧ＶＬを下回ると、比較信号Ｖｃｍｐはローレベルとなる。比較信号Ｖｃｍｐがローレベルとなると、発光許可信号ＳＩＧ１０はハイレベルとなり、検出電圧Ｖｏｕｔ’が再び高電圧側のしきい値電圧ＶＨに達するまでの期間、発光が禁止される。
【００６９】
本実施の形態に係る発光装置２００では、発光許可信号ＳＩＧ１０がローレベルの期間、すなわち検出電圧Ｖｏｕｔ’が高電圧側のしきい値電圧ＶＨから低電圧側のしきい値電圧ＶＬに低下するまでの休止期間、発光が許可される。その結果、検出電圧Ｖｏｕｔ’が、しきい値電圧ＶＬよりも高い状態でのみ発光が許可されることになるため、発光素子２１２を安定に発光させることができる。
【００７０】
また、発光許可信号ＳＩＧ１０がハイレベルの期間、すなわち、検出電圧Ｖｏｕｔ’が低電圧側のしきい値電圧ＶＬから高電圧側のしきい値電圧ＶＨに向かって上昇する充電期間、発光が禁止される。
【００７１】
発光素子２１２が発光すると、出力キャパシタＣ１に蓄えられた電荷が発光素子２１２に流れる。したがって、出力キャパシタＣ１を充電する充電期間中に、発光素子２１２を発光させると、充電と放電が同時に起こることになるため、消費電流が大きくなってしまう。一方、本実施の形態に係る発光装置２００では、休止期間中にのみ発光を許可するため、消費電流を低減することができる。
【００７２】
また、本実施の形態に係る制御回路１００によれば、出力電圧Ｖｏｕｔ（検出電圧Ｖｏｕｔ’）を安定化するためのヒステリシスコンパレータを、発光素子２１２の発光を可否を決定するために用いている。すなわち、発光を可否を決定するためのコンパレータを別途設けた場合に比べて、回路規模を小さくすることができる。
【００７３】
さらに、比較信号Ｖｃｍｐを発光許可信号ＳＩＧ１０として直接、ＤＳＰ３１４に出力せずに、トランジスタＴｒ３、プルアップ抵抗Ｒｐを用いて反転してから出力することによって以下の効果を有する。
【００７４】
制御回路１００は、昇圧指示信号ＥＮがローレベルの期間、低消費電力化のために、ヒステリシスコンパレータ２４をオフする。ヒステリシスコンパレータ２４がオフすると、トランジスタＴｒ３のコレクタ電位、すなわち発光許可信号ＳＩＧ１０は、ハイレベルにプルアップされることが保証されるため、この間、発光素子２１２の発光を確実に禁止することができる。
【００７５】
上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００７６】
スイッチング制御部３０の回路構成については、さまざまな変形例が存在する。たとえば、実施の形態では、スイッチング制御部３０にＡＮＤゲート６０を設け、ヒステリシスコンパレータ２４の比較信号ＶｃｍｐにもとづいてスイッチングトランジスタＴｒ１のスイッチング動作を停止させる構成とした。しかしながら本発明はこの回路構成には限定されず、結果としてスイッチング信号Ｖｓｗ’がローレベルに固定される論理構成とすればよい。
【００７７】
また、本実施の形態において、ハイレベル、ローレベルの論理値の設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。
【００７８】
実施の形態では、制御回路１００を集積化する場合について説明したが、これには限定されない。たとえば、スイッチングトランジスタＴｒ１としてディスクリート素子を用いてもよいし、第１抵抗Ｒ１、第２抵抗Ｒ２などを、制御回路１００の外部にチップ部品として接続してもよい。
【００７９】
実施の形態では、自励方式のＤＣ／ＤＣコンバータについて説明したが、本発明は、発振器から出力される周期電圧にもとづき、スイッチングトランジスタＴｒ１をオンオフする他励方式のスイッチングレギュレータにも適用することができる。この場合にも、ヒステリシスコンパレータ２４を設け、比較信号Ｖｃｍｐにもとづいて充電期間と休止期間を繰り返す間欠動作を行うとともに、休止期間のみ発光素子２１２の発光を許可すればよい。
【図面の簡単な説明】
【００８０】
【図１】実施の形態に係る発光装置を搭載した電子機器の構成を示すブロック図である。
【図２】実施の形態に係る発光装置の構成を示す回路図である。
【図３】図２のＤＣ／ＤＣコンバータの制御回路の充電期間におけるタイムチャートである。
【図４】図２の発光装置全体のタイムチャートである。
【符号の説明】
【００８１】
１０  トランス、  ２０  第１電圧比較器、  ２２  第２電圧比較器、  ２４  ヒステリシスコンパレータ、  ３０  スイッチング制御部、  １００  制御回路、  ２００  発光装置、  ２１０  ＤＣ／ＤＣコンバータ、  ２１２  発光素子、  ３００  電子機器、  ３１０  電池、  ３１６  撮像部、  Ｔｒ１  スイッチングトランジスタ、  Ｔｒ２  トランジスタ。
【図１】
2007165002.tif 000003
【図２】
2007165002.tif 000004
【図３】
2007165002.tif 000005
【図４】
2007165002.tif 000006