(57)【要約】【課題】アクティブマトリクス基板を製造する際に必要なフォトマスクの枚数を従来よりも減らすと共に、低消費電力駆動を実現する。【解決手段】まず、第１のフォトマスクを用いて、ゲート線１、ゲート電極１ａ及びソース線下層部３ａを形成する。次いで、第２のフォトマスク１１を用いてレジスト層１２を形成する。続いて、レジスト層１２の第１開口部１２ａを介してｎ+アモルファスシリコン膜、真性アモルファスシリコン膜及びゲート絶縁膜４をエッチングする。その後、レジスト層１２の第２開口部１２ｂを介してｎ+アモルファスシリコン膜をエッチングして、ソース領域５ｂ及びドレイン領域５ｃをパターニングして半導体層５を形成する。さらに、第３のフォトマスクを用いて、コンタクトホール６ａ、６ｂ及び６ｃを形成する。最後に、第４のフォトマスクを用いて画素電極８ａ及びソース線３を形成する。【選択図】図１１
2007086197.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に設けられた複数の画素電極と、
上記各画素電極の間に互いに平行に延びる複数のゲート線と、
上記各画素電極の間に上記各ゲート線に交差する方向に互いに平行に延びる複数のソース線と、
上記各画素電極毎に設けられ、上記各ゲート線に接続されたゲート電極、及び上記各ソース線に接続されたソース領域と上記各画素電極に接続されたドレイン領域とを含む半導体層を有する薄膜トランジスタと備えたアクティブマトリクス基板を製造する方法であって、
第１のフォトマスクを用いたフォトリソグラフィによって、基板に上記各ゲート線及び各ゲート電極を形成するゲート層形成工程と、
上記形成された各ゲート線及び各ゲート電極を覆うように、ゲート絶縁膜、真性アモルファスシリコン膜、ｎ+アモルファスシリコン膜、及びレジスト膜を順に成膜して、第２のフォトマスクによって、上記レジスト膜に対し、上記半導体層となる部分以外の領域にｎ+アモルファスシリコン膜を露出させる第１開口部と、上記半導体層のソース領域及びドレイン電極となる部分以外の領域に所定厚さの底部を有する第２開口部とをそれぞれパターニングしてレジスト層を形成するレジスト層形成工程と、
上記レジスト層の第１開口部を介して、上記ゲート絶縁膜、真性アモルファスシリコン膜、及びｎ+アモルファスシリコン膜をエッチングするエッチング工程と、
上記レジスト層の第２開口部の底部を除去して露出させた上記ｎ+アモルファスシリコン膜をエッチングして、上記半導体層のソース領域及びドレイン領域を形成する半導体層形成工程と、
上記形成された半導体層を覆うように、上記ゲート絶縁膜よりも厚肉の保護膜を成膜して、第３のフォトマスクを用いたフォトリソグラフィによって、上記保護膜に対し、上記半導体層のソース領域及びドレイン電極のそれぞれにつながるコンタクトホールをパターニングして保護層を形成する保護層形成工程と、
第４のフォトマスクを用いたフォトリソグラフィによって、上記形成された保護層の上に上記各画素電極及び各ソース線を形成する画素電極形成工程とを備えることを特徴とするアクティブマトリクス基板の製造方法。
【請求項２】
請求項１に記載されたアクティブマトリクス基板の製造方法において、
上記ゲート層形成工程において、上記各ゲート線の間に上記各ソース線の一部となるソース線下層部を形成し、
上記保護層形成工程において、上記保護膜に対し、上記ソース線下層部の両端部分にそれぞれつながるコンタクトホールをパターニングし、
上記画素電極形成工程において、上記ソース線下層部とともに上記各ソース線を構成するソース上層部を形成することを特徴とするアクティブマトリクス基板の製造方法。
【請求項３】
請求項１に記載されたアクティブマトリクス基板の製造方法において、
上記画素電極形成工程の後に、第５のフォトマスクを用いたフォトリソグラフィによって、上記画素電極の一部を覆うように反射電極を形成する反射電極形成工程を備えることを特徴とするアクティブマトリクス基板の製造方法。
【請求項４】
請求項１に記載されたアクティブマトリクス基板の製造方法において、
上記レジスト膜は、ポシ型のレジスト材料に構成され、
上記第２のフォトマスクは、上記レジスト層の第２開口部に対応する部分が、微細なメッシュ状に加工されている、又は、微細な複数のスリットを有していることを特徴とするアクティブマトリクス基板の製造方法。
【請求項５】
請求項１に記載されたアクティブマトリクス基板の製造方法において、
上記保護層は、無機絶縁膜と、該無機絶縁膜を覆うように設けられた有機絶縁膜とにより構成されていることを特徴とするアクティブマトリクス基板の製造方法。
【請求項６】
請求項１に記載されたアクティブマトリクス基板の製造方法において、
上記保護層は、有機絶縁膜により構成されていることを特徴とするアクティブマトリクス基板の製造方法。
【請求項７】
請求項１に記載されたアクティブマトリクス基板の製造方法において、
上記画素電極は、発光材料により構成されていることを特徴とするアクティブマトリクス基板の製造方法。
【請求項８】
請求項１乃至７のいずれか１つに記載されたアクティブマトリクス基板の製造方法により製造されたアクティブマトリクス基板を備えた表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス基板の製造方法に関するものである。
【背景技術】
【０００２】
表示装置の１つである液晶表示装置は、近年、アクティブマトリクス駆動型のものが主流になっている。このアクティブマトリクス駆動型の液晶表示装置は、画像の最小単位である画素毎に薄膜トランジスタ（ＴＦＴ）などのスイッチング素子が形成されたアクティブマトリクス基板と、そのアクティブマトリクス基板に対向して配置された対向基板と、それら両基板の間に設けられた液晶層とを備えている。
【０００３】
上記アクティブマトリクス基板は、図２２に示すフローチャートのように、５つの工程によって製造される。各工程では、１枚のフォトマスクが必要であるので、アクティブマトリクス基板を製造するには、最低５枚のフォトマスクが必要である。
【０００４】
以下に、上記５つの工程について、図２３〜図２７を用いて説明する。ここで、図２３〜図２７は、アクティブマトリクス基板の各製造工程を示す平面図である。
【０００５】
最初に行われるゲート層形成工程では、ガラス基板上の基板全体に、アルミニウムなどの金属膜を成膜した後、１枚目のフォトマスクを用いて形成したレジスト層によってその金属膜をパターニングして、図２３に示すように、ゲート線１０１（ゲート電極１０１ａ）及び容量線１０２からなるゲート層を形成する。
【０００６】
続いて行われる半導体層形成工程では、上記ゲート層を覆うように基板全体に窒化シリコン膜などからなるゲート絶縁膜、真性アモルファスシリコン膜、及びｎ＋アモルファスシリコン膜を順に成膜した後、２枚目のフォトマスクを用いて形成したレジスト層によって、真性アモルファスシリコン膜及びｎ＋アモルファスシリコン膜をパターニングして、図２４に示すように、半導体層１０５を形成する。なお、容量線１０２上の半導体層１０５は、後述するコンタクトホール１０６を形成する際のエッチストッパーとなる。
【０００７】
続いて行われるソース・ドレイン形成工程では、半導体層１０５が形成されたゲート絶縁膜上の基板全体に、タンタル膜及びアルミニウム膜を順に成膜した後、３枚目のフォトマスクを用いて形成したレジスト層によって、タンタル膜及びアルミニウム膜をパターニングして、図２５に示すように、ソース線１０３、ソース電極Ｓ及びドレイン電極Ｄを形成する。
【０００８】
続いて行われる保護層形成工程では、ソース線１０３、ソース電極Ｓ及びドレイン電極Ｄが形成されたゲート絶縁膜上の基板全体に、窒化シリコン膜などの無機絶縁膜、及び有機絶縁膜を順に成膜した後、４枚目のフォトマスクを用いて形成したレジスト層によって、無機絶縁膜及び有機絶縁膜をパターニングして、図２６に示すように、コンタクトホール１０６を有する保護層１０７を形成する。
【０００９】
最後に行われる画素電極形成工程では、保護層１０７上の基板全体にＩＴＯ（Indium Tin Oxide）膜を成膜した後、５枚目のフォトマスクを用いて形成したレジスト層によって、ＩＴＯ膜をパターニングして、図２７に示すように、画素電極１０８を形成する。
【００１０】
以上のようにして、従来では５枚のフォトマスクを用いて、アクティブマトリクス基板を製造することができる。ここで、特許文献１には、上記と同様に、５枚のフォトマスクによる半導体装置の製造方法が開示されている。
【００１１】
また、特許文献２には、３枚のフォトマスクによるアクティブマトリクス液晶表示装置の製造方法が提案されているが、半導体層がＴＦＴ表面に露出しているなど、表示装置として実用性に欠けた構成となっている。
【特許文献１】特開２００３−３３０３８８号公報
【特許文献２】米国特許第５３４６８３３号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１２】
このように、上記のような透過型の液晶表示装置に用いられるアクティブマトリクス基板の製造には、５枚以上のフォトマスクが必要であり、半透過型の液晶表示装置では、反射電極を形成する際にさらに１枚フォトマスクが必要なため、最低６枚以上のフォトマスクが必要である。
【００１３】
ところで、一般的なアクティブマトリクス基板では、互いに交差するゲート線とソース線との間にゲート絶縁膜が介設されているので、ゲート線とソース線との交差部分に形成される容量によって、ＴＦＴの駆動に必要な電力が大きくなって、消費電力が大きくなってしまう問題がある。
【００１４】
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、アクティブマトリクス基板を製造する際に必要なフォトマスクの枚数を従来よりも減らすと共に、低消費電力駆動を実現することにある。
【課題を解決するための手段】
【００１５】
上記目的を達成するために、本発明は、アクティブマトリクス基板を、４枚のフォトマスクによって製造するようにしたものである。
【００１６】
具体的に本発明に係るアクティブマトリクス基板の製造方法は、マトリクス状に設けられた複数の画素電極と、上記各画素電極の間に互いに平行に延びる複数のゲート線と、上記各画素電極の間に上記各ゲート線に交差する方向に互いに平行に延びる複数のソース線と、上記各画素電極毎に設けられ、上記各ゲート線に接続されたゲート電極、及び上記各ソース線に接続されたソース領域と上記各画素電極に接続されたドレイン領域とを含む半導体層を有する薄膜トランジスタと備えたアクティブマトリクス基板を製造する方法であって、第１のフォトマスクを用いたフォトリソグラフィによって、基板に上記各ゲート線及び各ゲート電極を形成するゲート層形成工程と、上記形成された各ゲート線及び各ゲート電極を覆うように、ゲート絶縁膜、真性アモルファスシリコン膜、ｎ+アモルファスシリコン膜、及びレジスト膜を順に成膜して、第２のフォトマスクによって、上記レジスト膜に対し、上記半導体層となる部分以外の領域にｎ+アモルファスシリコン膜を露出させる第１開口部と、上記半導体層のソース領域及びドレイン電極となる部分以外の領域に所定厚さの底部を有する第２開口部とをそれぞれパターニングしてレジスト層を形成するレジスト層形成工程と、上記レジスト層の第１開口部を介して、上記ゲート絶縁膜、真性アモルファスシリコン膜、及びｎ+アモルファスシリコン膜をエッチングするエッチング工程と、上記レジスト層の第２開口部の底部を除去して露出させた上記ｎ+アモルファスシリコン膜をエッチングして、上記半導体層のソース領域及びドレイン領域を形成する半導体層形成工程と、上記形成された半導体層を覆うように、上記ゲート絶縁膜よりも厚肉の保護膜を成膜して、第３のフォトマスクを用いたフォトリソグラフィによって、上記保護膜に対し、上記半導体層のソース領域及びドレイン電極のそれぞれにつながるコンタクトホールをパターニングして保護層を形成する保護層形成工程と、第４のフォトマスクを用いたフォトリソグラフィによって、上記形成された保護層の上に上記各画素電極及び各ソース線を形成する画素電極形成工程とを備えることを特徴とする。
【００１７】
上記の方法によれば、まず、ゲート層形成工程において、第１のフォトマスクを用いたフォトリソグラフィによって、ゲート線及びゲート電極が形成される。
【００１８】
続いて、レジスト層形成工程において、ゲート絶縁膜、真性アモルファスシリコン膜及びｎ+アモルファスシリコン膜の積層膜上に成膜されたレジスト膜を第２のフォトマスクによってパターニングして第１開口部及び第２開口部を有するレジスト層が形成される。
【００１９】
そして、第１エッチング工程において、上記レジスト層を用いて、第１開口部から露出したｎ+アモルファスシリコン膜、及びその下層の真性アモルファスシリコン膜及びゲート絶縁膜をエッチングする。
【００２０】
さらに、半導体層形成工程において、上記レジスト層の第２開口部の底部を除去した後、その第２開口部から露出したｎ+アモルファスシリコン膜をエッチングすることにより、ソース領域及びドレイン領域をパターニングして半導体層が形成される。
【００２１】
その後、保護層形成工程において、成膜された保護膜に第３のフォトマスクを用いたフォトリソグラフィによって、半導体層のソース領域及びドレイン領域にそれぞれつながるコンタクトホールが形成される。
【００２２】
最後に、画素電極形成工程において、第４のフォトマスクを用いたフォトリソグラフィによって、画素電極及びソース線が形成される。
【００２３】
以上のようにして、第１、第２、第３及び第４の計４枚のフォトマスクを用いて、アクティブマトリクス基板が製造される。
【００２４】
また、ゲート線とソース線との間は、通常、ゲート線と半導体層との間に形成されるゲート絶縁膜ではなく、ゲート絶縁膜よりも肉厚な保護膜によって絶縁されるので、ゲート線とソース線との交差部分に形成される容量がゲート絶縁膜により絶縁される場合よりも小さくなる。そのため、薄膜トランジスタを駆動するための消費電力が低くなり、低消費電力による駆動が実現する。
【００２５】
したがって、アクティブマトリクス基板を製造する際に必要なフォトマスクの枚数が従来の５枚よりも４枚に減ると共に、低消費電力駆動が実現される。
【００２６】
上記ゲート層形成工程において、上記各ゲート線の間に上記各ソース線の一部となるソース線下層部を形成し、上記保護層形成工程において、上記保護膜に対し、上記ソース線下層部の両端部分にそれぞれつながるコンタクトホールをパターニングし、上記画素電極形成工程において、上記ソース線下層部とともに上記各ソース線を構成するソース上層部を形成してもよい。
【００２７】
上記の方法によれば、ゲート層形成工程において、第１のフォトマスクを用いたフォトリソグラフィによって、ゲート線、ゲート電極及びソース線下層部が形成される。また保護層形成工程において、成膜された保護膜に第３のフォトマスクを用いたフォトリソグラフィによって、半導体層のソース領域及びドレイン領域、並びに、各ソース線下層部の両端部分にそれぞれつながるコンタクトホールが形成される。さらに、画素電極形成工程において、画素電極及びソース線上層部が形成される。ここで、ソース下層部とソース上層部とがコンタクトホールにより連結されて、ソース線が形成される。
【００２８】
上記画素電極形成工程の後に、第５のフォトマスクを用いたフォトリソグラフィによって、上記画素電極の一部を覆うように反射電極を形成する反射電極形成工程を備えてもよい。
【００２９】
上記の方法によれば、反射電極形成工程において、第５のフォトマスクを用いたフォトリソグラフィによって、画素電極上に反射電極が形成される。ここで、画素電極のうち、反射電極に対応した領域が反射領域となり、その以外の領域が透過領域となるので、１つの画素内に反射領域及び透過領域を有する半透過型の液晶表示装置を構成するアクティブマトリクス基板が製造される。
【００３０】
上記レジスト膜は、ポシ型のレジスト材料に構成され、上記第２のフォトマスクは、上記レジスト層の第２開口部に対応する部分が、微細なメッシュ状に加工されている、又は、微細な複数のスリットを有していてもよい。
【００３１】
上記の方法によれば、第２のフォトマスクは、レジスト層の第２開口部に対応する部分が、微細なメッシュ状に加工されている、又は、微細な複数のスリットを有しているので、レジスト膜の第２開口部に対応する領域がハーフトーンに露光されるので、第２開口部においてレジスト層の底部が形成される。
【００３２】
上記保護層は、無機絶縁膜と、該無機絶縁膜を覆うように設けられた有機絶縁膜とにより構成されていてもよい。
【００３３】
上記の方法によれば、保護膜が無機絶縁膜と有機絶縁膜との２層構造となり、ゲート線とソース線との間の絶縁膜が肉厚になるので、ゲート線とソース線との交差部分に形成される容量が小さくなる。
【００３４】
上記保護層は、有機絶縁膜により構成されていてもよい。
【００３５】
上記の方法によれば、保護膜が有機絶縁膜の単層構造となるので、製造工程を簡略化することが可能になる。
【００３６】
上記画素電極は、発光材料により構成されていてもよい。
【００３７】
上記の方法によれば、薄膜トランジスタを介して表示信号が供給される画素電極を発光させることが可能になり、ＥＬ（Electro Luminescence）表示装置を構成するアクティブマトリクス基板が製造される。
【００３８】
以上のようなアクティブマトリクス基板の製造方法は、例えば、液晶表示装置やＥＬ表示装置などを構成するアクティブマトリクス基板において、特にその効果が有効に発揮される。
【発明の効果】
【００３９】
本発明のアクティブマトリクス基板の製造方法によれば、４枚のフォトマスクによってアクティブマトリクス基板を製造することができるため、必要なフォトマスクの枚数が従来よりも減り、製造工程の短縮を短縮できると共に、製造コストを削減することができる。また、ゲート線とソース線とは、ゲート絶縁膜よりも厚肉な保護膜によって絶縁されるので、ゲート線とソース線との交差部分で形成される容量が小さくなって消費電力を低くすることができる。
【発明を実施するための最良の形態】
【００４０】
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の実施形態に限定されるものではない。
【００４１】
《発明の実施形態１》
図１〜図１８は、本発明に係るアクティブマトリクス基板の製造方法の実施形態１を示している。
【００４２】
図１５は、本発明の実施形態１の液晶表示装置５０の断面図である。
【００４３】
液晶表示装置５０は、図１５に示すように、互いに対応して配置されたアクティブマトリクス基板２０ａと、対向基板３０と、それら両基板２０ａ及び３０の間に設けられた液晶層４０とを備えている。
【００４４】
アクティブマトリクス基板２０ａは、図１１に示すように、互いに平行に延びる複数のゲート線１と、各ゲート線１に直交する方向に互いに平行に延びる複数のソース線３と、各ゲート線１の間に延びる容量線２とを備えている。そして、ゲート線１とソース線３との各交差部分には、ＴＦＴ１５が設けられている。また、各ＴＦＴ１５に対応して一対のゲート線１及び一対のソース線３で囲われる表示領域には画素を構成する画素電極８ａが設けられている。
【００４５】
ＴＦＴ１５は、図１５に示すように、ゲート線１から側方に突出するように設けられたゲート電極１ａと、ゲート電極１ａ上にゲート絶縁膜４を介して設けられ、真性アモルファスシリコン層５ａ、ｎ＋アモルファスシリコン層であるソース領域５ｂ、及び同じくｎ＋アモルファスシリコン層であるドレイン領域５ｃにより構成された半導体層５とを備えている。ソース領域５ｂとドレイン領域５ｃとは真性アモルファスシリコン層５ａ上で互いに対峙するように配置され、その間の真性アモルファスシリコン層５ａの表面がチャネル領域ｃとなっている。
【００４６】
ＴＦＴ１５の上層には、無機絶縁層７ａと有機絶縁層７ｂとにより構成された保護層７が積層されている。そして、保護層７の上層には、コンタクトホール６ｂを介して半導体層５のソース領域５ｂに接続されたソース線第１上層部８ｂ、及びコンタクトホール６ｃを介して半導体層５のドレイン領域５ｂに接続された画素電極８ａが設けられている。さらに、画素電極８ａの上層には、配向膜（不図示）が設けられている。
【００４７】
ソース線３は、ゲート線１などと同一層（ゲート層）に形成され、ゲート線１と容量線２との各間に配置されたソース線下層部３ａと、画素電極８ａと同一層に形成され、ゲート線１を跨ぐように配置されたソース線第１上層部８ｂと、同じく、画素電極８ａと同一層に形成され、容量線２を跨ぐように配置されたソース線第２上層部８ｃとにより構成されている。ここで、ソース線下層部３ａと、ソース線第１上層部８ｂ及びソース線第２上層部８ｃとは、図１４に示すように、コンタクトホール６ａを介して接続されている。
【００４８】
容量線２は、ゲート絶縁膜４及び容量形成部５を挟んで画素電極８ａに重畳されており、それらとともに補助容量を構成している。
【００４９】
対向基板３０は、絶縁基板１０上に、カラーフィルター層１６、共通電極１７及び配向膜（不図示）が順に積層された多層積層構造になっている。
【００５０】
カラーフィルター層１６は、アクティブマトリクス基板２０ａの各画素に対応して、赤、緑及び青のうちのいずれか１つの着色層が設けられている。
【００５１】
液晶層４０には、電気光学特性を有するネマチック液晶分子が含まれている。
【００５２】
このような構成の液晶表示装置５０は、各画素電極８ａ毎に１つの画素が構成されており、各画素において、ゲート線１からゲート信号がゲート電極１ａを介して送られてＴＦＴ１５がオン状態になったときに、ソース線３からソース信号（表示信号）が送られてソース領域（電極）５ｂ及びドレイン領域（電極）５ｃを介して、画素電極８ａに所定の電荷が書き込まれ、画素電極８ａと共通電極１７との間で電位差が生じることになり、液晶層４０からなる液晶容量、及び補助容量に所定の電圧が印加されるように構成されている。そして、液晶表示装置５０では、その印加電圧の大きさに応じて液晶分子の配向状態が変わることを利用して、外部から入射する光の透過率を調整することにより、画像が表示される。
【００５３】
次に、液晶表示装置５０を構成するアクティブマトリクス基板２０ａの製造方法について、図１〜図１８を用いて、説明する。このアクティブマトリクス基板２０ａは、図１のフローチャートに示す、ゲート層形成工程と、半導体層形成工程と、保護層形成工程と、画素電極形成工程とにより製造される。
【００５４】
まず、ゲート層形成工程では、ガラス基板などの絶縁基板１０上の基板全体に、スパッタリング法により、チタン、アルミニウム、タンタル、モリブデンなどからなる金属導電膜（厚さ３０００Å程度）を成膜する。ここで、金属導電膜は、チタン、アルミニウム、タンタル、モリブデンなどを複数成膜して多層膜としてもよい。
【００５５】
続いて、成膜された金属導電膜上にレジスト膜を塗布し、第１のフォトマスクを用いてパターニングしてレジスト層を形成した後、そのレジスト層を介して金属導電膜をエッチングして、図２及び図３に示すように、ゲート線１、ゲート電極１ａ、容量線２及びソース線下層部３ａを形成する。ここで、上記レジスト膜としてポジ型のレジスト材料を使用した場合、第１のフォトマスクは、図２に示すゲート線１、ゲート電極１ａ、容量線２及びソース線下層部３ａとなる部分以外の領域が開口するように構成されている。
【００５６】
次に行う半導体層形成工程では、まず、基板全体に、プラズマＣＶＤ法により、窒化シリコン膜などからなるゲート絶縁膜４（厚さ４０００Å程度）、真性アモルファスシリコン膜（厚さ１５００Å程度）及びリンなどの不純物がドープされたｎ+アモルファスシリコン膜（厚さ５００Å程度）を順に成膜する。
【００５７】
続いて、成膜された真性アモルファスシリコン膜上にレジスト膜を塗布し、図１６に示すような第２のフォトマスク１１を用いてパターニングして、図１７に示すようなレジスト層１２を形成する（レジスト層形成工程）。ここで、フォトマスク１１は、３μｍ四方以上に開口した完全露光部１１ａと、１μｍ〜２μｍ四方に多数に開口したハーフ露光部１１ｂとを備えている。各ハーフ露光部１１ｂの間隔は、０．２μｍ〜０．５μｍ程度である。そして、上記レジスト膜としてポジ型のレジスト材料を使用した場合、レジスト層１２には、第２のフォトマスク１１の完全露光部１１ａに対応して第１開口部１２ａが、第２のフォトマスク１１のハーフ露光部１１ｂに対応して底部を有する第２開口部１２ｂがそれぞれ形成される。また、第１開口部１２ａ（完全露光部１１ａ）は、図４に示す真性アモルファスシリコン層５ａ及び容量形成部５ｄとなる部分以外の領域に対応し、第２開口部１２ｂ（ハーフ露光部１１ｂ）は、図４に示す真性アモルファスシリコン層５ａのうちソース領域５ｂ及びドレイン領域５ｃと重ならない領域に対応する。ここで、レジスト層１２は、例えば、非露光部１２ｃの厚さが０．５μｍ〜３μｍ程度であるのに対し、第２開口部１２ｂ（底部）の厚さが０．２μｍ〜２．７μｍ程度である。
【００５８】
そして、レジスト層１２を介して、ｎ+アモルファスシリコン膜、真性アモルファスシリコン膜及びゲート絶縁膜をエッチングする（エッチング工程）。さらに、レジスト層１２をアッシングすることにより薄肉化して図１８に示すようなレジスト層１３を形成して、そのレジスト層１３を介して、ｎ+アモルファスシリコン膜をエッチングして、ソース領域５ｂ及びドレイン領域５ｃを形成する。
【００５９】
次に行う保護層形成工程では、まず、基板全体に、プラズマＣＶＤ法により窒化シリコン膜などからなる無機絶縁膜（厚さ２０００Å程度）を、スピンコート法によりポジ型の感光性有機絶縁膜（厚さ２μｍ〜５μｍ程度）を順に成膜する。
【００６０】
続いて、第３のフォトマスクを用いて、上記感光性有機絶縁膜を露光、現像を行い、有機絶縁層７ｂを形成して、さらに、その有機絶縁層７ｂをマスクとして、無機絶縁膜をエッチングして、無機絶縁層７ａを形成する。これにより、図７〜図１０に示すように、ソース線下層部３ａにつながるコンタクトホール６ａ、半導体層５のソース領域５ｂにつながるコンタクトホール６ｂ、半導体層５のドレイン領域５ｃにつながるコンタクトホール６ｃ、及び容量形成部５ｄにつながるコンタクトホール６ｄを有し、無機絶縁層７ａ及び有機絶縁層７ｂの２層により構成された保護層７が形成される。ここで、第３のフォトマスクは、図７に示すコンタクトホール６ａ、６ｂ、６ｃ及び６ｄとなる部分が開口するように構成されている。
【００６１】
次に行う画素電極形成工程では、まず、基板全体に、スパッタリング法により、ＩＴＯ（Indium Tin Oxide）膜などからなる透明導電膜（厚さ１０００Å程度）を成膜する。
【００６２】
続いて、成膜された透明導電膜上にレジスト膜を塗布し、第４のフォトマスクを用いてパターニングしてレジスト層を形成した後、そのレジスト層を介して透明導電膜をエッチングして、図１１〜図１４に示すように、画素電極８ａ、ソース線第１上層部８ｂ及びソース線第２上層部８ｃを形成する。ここで、上記レジスト膜としてポジ型のレジスト材料を使用した場合、第４のフォトマスクは、図１１に示す画素電極８ａ、ソース線第１上層部８ｂ及びソース線第２上層部となる部分以外の領域が開口するように構成されている。これにより、画素電極８ａは、コンタクトホール６ｃを介して半導体層５のドレイン領域５ｃに接続され、ソース線第１上層部８ｂは、コンタクトホール６ｂを介して半導体層５のソース領域５ｂに接続される。また、ソース線第１上層部８ｂ及びソース線第２上層部８ｃは、コンタクトホール６ａを介して、ソース線下層部３ａに接続されてソース線３となっている。
【００６３】
透明導電膜は、特に、ＩＴＯ膜に限定されるものではなく、ＩＺＯ（Indium Zinc Oxide）膜、酸化亜鉛膜、酸化スズ膜など、所望の抵抗値が得られるものであればよい。
【００６４】
以上のようにして、アクティブマトリクス基板２０ａを製造することができる。
【００６５】
以上説明したように、本実施形態のアクティブマトリクス基板２０ａに製造方法によれば、まず、ゲート層形成工程において、第１のフォトマスクを用いて、ゲート線１、ゲート電極１ａ及びソース線下層部３ａが形成される。続いて、レジスト層形成工程において、レジスト膜を第２のフォトマスク１１を用いてパターニングして第１開口部１２ａ及び第２開口部１２ｂを有するレジスト層１２が形成される。そして、第１エッチング工程において、レジスト層１２を用いて、第１開口部１２ａから露出したｎ+アモルファスシリコン膜、及びその下層の真性アモルファスシリコン膜及びゲート絶縁膜４がエッチングされる。さらに、半導体層形成工程において、レジスト層１２の第２開口部１２ｂの底部を除去した後、その第２開口部１２ｂから露出したｎ+アモルファスシリコン膜をエッチングすることにより、ソース領域５ｂ及びドレイン領域５ｃをパターニングして半導体層５が形成される。その後、保護層形成工程において、第３のフォトマスクを用いて、ソース領域５ｂ、ドレイン領域５ｃ及びソース線下層部３ａにそれぞれつながるコンタクトホール６ｂ、６ｃ及び６ａが形成される。最後に、画素電極形成工程において、第４のフォトマスクを用いて画素電極８ａ及びソース線３（ソース線第１上層部８ｂ及びソース線第２上層部８ｃ）が形成される。
【００６６】
以上のようにして、第１、第２、第３及び第４の計４枚のフォトマスクを用いて、アクティブマトリクス基板２０ａを製造することができる。
【００６７】
また、ゲート線１とソース線３との間は、通常、ゲート線１と半導体層５との間に形成されるゲート絶縁膜４ではなく、ゲート絶縁膜４よりも肉厚な保護層７によって絶縁されるので、ゲート線１とソース線３との交差部分に形成される容量がゲート絶縁膜４により絶縁される場合よりも小さくなる。そのため、薄膜トランジスタ１５を駆動するための消費電力が低くなり、低消費電力による駆動を実現することができる。
【００６８】
したがって、アクティブマトリクス基板２０ａを製造する際に必要なフォトマスクの枚数が従来の５枚よりも４枚に減らすことができると共に、低消費電力駆動を実現することができる。
【００６９】
また、本実施形態では、第２のフォトマスク１１のハーフ露光部１１ｂが微細なメッシュ状に加工されたものを例示したが、微細な複数のスリットを有するフォトマスクとしていてもよい。
【００７０】
さらに、本実施形態では、保護層７が無機絶縁層７ａと有機絶縁層７ｂとの２層構造であるものを例示したが、保護層７を有機絶縁層７ｂのみにより構成させてもよい。これによれば、保護層７が有機絶縁層７ｂの単層構造となるので、製造工程を簡略化することができる。
【００７１】
また、本実施形態では、透過型の液晶表示装置を構成するアクティブマトリクス基板について例示したが、画素電極８ａを透明導電膜ではなくアルミニウム膜などの低抵抗で高反射率の金属導電膜により形成することにより、反射型の液晶表示装置を構成するアクティブマトリクス基板としてもよい。
【００７２】
さらに、本実施形態では、表示装置として液晶表示装置を例示したが、画素電極８ａをＺｎＳ：Ｍｎなどの発光材料により構成して、ＥＬ（Electro Luminescence）表示装置としてもよい。
【００７３】
《発明の実施形態２》
図１９は、本発明の実施形態２のアクティブマトリクス基板２０ｂを示す平面図である。なお、以下の各実施形態では図１〜図１８と同じ部分については同じ符号を付して、その詳細な説明を省略する。
【００７４】
上記実施形態１のアクティブマトリクス基板２０ａでは、ソース線３がソース線下層部３ａとソース線上層部８ｂ及び８ｃとをコンタクトホール６ａを介して接続することにより構成されていたが、このアクティブマトリクス基板２０ｂでは、図１９に示すように、ソース線８ｅが画素電極８ｄと同一層に線状に形成された透明導電膜のみにより構成されている。これによれば、多数のコンタクトホール６ａを形成することなくによってソース線８ｅを構成することができる。その他の構成及び効果については、上記実施形態１と同様であるので、その説明を省略する。
【００７５】
次に、上記構成のアクティブマトリクス基板２０ｂの製造方法について説明する。このアクティブマトリクス基板２０ｂは、上記実施形態１と同様に、図１のフローチャートに示す、ゲート層形成工程と、半導体層形成工程と、保護層形成工程と、画素電極形成工程とにより製造される。
【００７６】
まず、ゲート層形成工程では、ガラス基板などの絶縁基板上の基板全体に、スパッタリング法により、チタン、アルミニウム、タンタル、モリブデンなどからなる金属導電膜（厚さ３０００Å程度）を成膜する。ここで、金属導電膜は、チタン、アルミニウム、タンタル、モリブデンなどを複数成膜した多層膜としてもよい。
【００７７】
続いて、成膜された金属導電膜上にレジスト膜を塗布し、第１のフォトマスクを用いてパターニングしてレジスト層を形成した後、そのレジスト層を介して金属導電膜をエッチングして、図１９に示すように、ゲート線１、ゲート電極１ａ及び容量線２を形成する。ここで、上記レジスト膜としてポジ型のレジスト材料を使用した場合、第１のフォトマスクは、図１９に示すゲート線１、ゲート電極１ａ及び容量線２となる部分以外の領域が開口するように構成されている。
【００７８】
次に行う半導体層形成工程は、上記実施形態１と同様であるので、その説明を省略する。
【００７９】
次に行う保護層形成工程では、まず、基板全体に、プラズマＣＶＤ法により窒化シリコン膜などからなる無機絶縁膜（厚さ２０００Å程度）を、スピンコート法によりポジ型の感光性有機絶縁膜（厚さ２μｍ〜５μｍ程度）を順に成膜する。
【００８０】
続いて、第３のフォトマスクを用いて、上記感光性有機絶縁膜を露光、現像を行い、有機絶縁層を形成して、さらに、その有機絶縁層をマスクとして、無機絶縁膜をエッチングして、無機絶縁層を形成する。これにより、図１９に示すように、半導体層５のソース領域５ｂにつながるコンタクトホール６ｂ、半導体層５のドレイン領域５ｃにつながるコンタクトホール６ｃ、及び容量形成部５ｄにつながるコンタクトホール６ｄを有し、無機絶縁層及び有機絶縁層の２層により構成された保護層が形成される。ここで、第３のフォトマスクは、図１９に示すコンタクトホール６ｂ、６ｃ及び６ｄとなる部分が開口するように構成されている。
【００８１】
次に行う画素電極形成工程では、まず、基板全体に、スパッタリング法により、ＩＴＯ（Indium Tin Oxide）膜などからなる透明導電膜（厚さ１０００Å程度）を成膜する。
【００８２】
続いて、成膜された透明導電膜上にレジスト膜を塗布し、第４のフォトマスクを用いてパターニングしてレジスト層を形成した後、そのレジスト層を介して透明導電膜をエッチングして、図１９に示すように、画素電極８ｄ及びソース線８ｅを形成する。ここで、上記レジスト膜としてポジ型のレジスト材料を使用した場合、第４のフォトマスクは、図１９に示す画素電極８ｄ及びソース線８ｅとなる部分以外の領域が開口するように構成されている。これにより、画素電極８ｄは、コンタクトホール６ｃを介して半導体層５のドレイン領域５ｃに接続され、ソース線８ｅは、コンタクトホール６ｂを介して半導体層５のソース領域５ｂに接続される。
【００８３】
以上のようにして、アクティブマトリクス基板２０ｂを製造することができる。
【００８４】
《発明の実施形態３》
図２０及び図２１は、本発明の実施形態３のアクティブマトリクス基板２０ｃを示す平面図及び断面図である。
【００８５】
上記実施形態１及び２では、主に透過型の液晶表示装置を構成するアクティブマトリクス基板について説明したが、第５のフォトマスクを用いて、半透過型の液晶表示装置を構成するアクティブマトリクス２０ｃを製造することができる。
【００８６】
このアクティブマトリクス基板２０ｃでは、上記実施形態１で説明したアクティブマトリクス基板２０ａの画素電極８ａの一部がモリブデン層９ａ及びアルミニウム層９ｂからなる反射電極９に覆われている。その他の構成については、上記実施形態１と同様であるので、その説明を省略する。
【００８７】
このアクティブマトリクス基板２０ｃを備えた液晶表示装置では、各画素において、反射電極９の形成された領域が対向基板側から入射する光を反射する反射領域となり、画素電極８ａのみの領域がバックライトからの光を透過する透過領域となっている。
【００８８】
このアクティブマトリクス基板２０ｃを製造するには、上記実施形態１における画素電極形成工程の次に行う反射電極形成工程において、まず、基板全体に、スパッタリング法により、例えば、モリブデン膜（厚さ１０００Å程度）及びアルミニウム膜（厚さ１０００Å程度）を順に成膜する。
【００８９】
続いて、成膜されたモリブデン膜及びアルミニウム膜からなる金属導電膜上にレジスト膜を塗布し、第５のフォトマスクを用いてパターニングしてレジスト層を形成した後、そのレジスト層を介して金属導電膜をエッチングして、図２０及び図２１に示すように、画素電極８ａ上にモリブデン層９ａ及びアルミニウム層９ｂからなる反射電極９を形成する。ここで、上記レジスト膜としてポジ型のレジスト材料を使用した場合、第５のフォトマスクは、図２０に示す反射電極９となる部分以外の領域が開口するように構成されている。
【００９０】
以上説明したように、本実施形態のアクティブマトリクス基板２０ｃの製造方法によれば、まず、ゲート層形成工程において、第１のフォトマスクを用いて、ゲート線１、ゲート電極１ａ及びソース線下層部３ａが形成される。続いて、レジスト層形成工程において、レジスト膜を第２のフォトマスク１１を用いてパターニングして第１開口部１２ａ及び第２開口部１２ｂを有するレジスト層１２が形成される。そして、第１エッチング工程において、レジスト層１２を用いて、第１開口部１２ａから露出したｎ+アモルファスシリコン膜、及びその下層の真性アモルファスシリコン膜及びゲート絶縁膜４がエッチングされる。さらに、半導体層形成工程において、レジスト層１２の第２開口部１２ｂの底部を除去した後、その第２開口部１２ｂから露出したｎ+アモルファスシリコン膜をエッチングすることにより、ソース領域５ｂ及びドレイン領域５ｃをパターニングして半導体層５が形成される。その後、保護層形成工程において、第３のフォトマスクを用いて、ソース領域５ｂ、ドレイン領域５ｃ及びソース線下層部３ａにそれぞれつながるコンタクトホール６ｂ、６ｃ及び６ａが形成される。さらに、画素電極形成工程において、第４のフォトマスクを用いて画素電極８ａ及びソース線３（ソース線第１上層部８ｂ及びソース線第２上層部８ｃ）が形成される。最後に、反射電極形成工程において、第５のフォトマスクを用いて反射電極９が形成される。
【００９１】
以上のようにして、第１、第２、第３、第４及び第５の計５枚のフォトマスクを用いて、半透過型の液晶表示装置を構成するアクティブマトリクス基板２０ｃを製造することができる。
【００９２】
なお、本実施形態では、上記実施形態１で説明したアクティブマトリクス基板２０ａの画素電極８ａの上層に反射電極９を形成させたものを例示したが、上記実施形態２で説明したアクティブマトリクス基板２０ｂの画素電極８ｄの上層に反射電極９を形成してもよい。
【産業上の利用可能性】
【００９３】
以上説明したように、本発明は、アクティブマトリクス基板を従来よりも少ない枚数のフォトマスクによって製造することができるので、アクティブマトリクス基板を有する表示装置について有用である。
【図面の簡単な説明】
【００９４】
【図１】実施形態１に係るアクティブマトリクス基板の作製工程を示すフローチャートである。
【図２】実施形態１に係るゲート層形成工程後のアクティブマトリクス基板を示す平面図である。
【図３】図２中のIII−III線に沿ったアクティブマトリクス基板の断面図である。
【図４】実施形態１に係る半導体層形成工程後のアクティブマトリクス基板を示す平面図である。
【図５】図５中のV−V線に沿ったアクティブマトリクス基板の断面図である。
【図６】図５中のVI−VI線に沿ったアクティブマトリクス基板の断面図である。
【図７】実施形態１に係る保護層形成工程後のアクティブマトリクス基板を示す平面図である。
【図８】図７中のVIII−VIII線に沿ったアクティブマトリクス基板の断面図である。
【図９】図７中のIX−IX線に沿ったアクティブマトリクス基板の断面図である。
【図１０】図７中のX−X線に沿ったアクティブマトリクス基板の断面図である。
【図１１】実施形態１に係る画素電極形成工程後のアクティブマトリクス基板を示す平面図である。
【図１２】図１１中のXII−XII線に沿ったアクティブマトリクス基板の断面図である。
【図１３】図１１中のXIII−XIII線に沿ったアクティブマトリクス基板の断面図である。
【図１４】図１１中のXIV−XIV線に沿ったアクティブマトリクス基板の断面図である。
【図１５】実施形態１に係る液晶表示装置５０を示す断面図である。
【図１６】実施形態１に係るフォトマスク１１を示す平面図である。
【図１７】フォトマスク１１によって形成されるレジスト１２の断面図である。
【図１８】レジスト１２をアッシング処理して形成されるレジスト１３の断面図である。
【図１９】実施形態２に係るアクティブマトリクス基板２０ｂを示す平面図である。
【図２０】実施形態３に係るアクティブマトリクス基板２０ｃを示す平面図である。
【図２１】図２０中のXXI−XXI線に沿ったアクティブマトリクス基板２０ｃの断面図である。
【図２２】従来のアクティブマトリクス基板の作製工程を示すフローチャートである。
【図２３】ゲート層形成工程後のアクティブマトリクス基板を示す平面図である。
【図２４】半導体層形成工程後のアクティブマトリクス基板を示す平面図である。
【図２５】ソース・ドレイン形成工程後のアクティブマトリクス基板を示す平面図である。
【図２６】保護層形成工程後のアクティブマトリクス基板を示す平面図である。
【図２７】画素電極形成工程後のアクティブマトリクス基板を示す平面図である。
【符号の説明】
【００９５】
１          ゲート線
１ａ        ゲート電極
３，８ｅ    ソース線
３ａ        ソース線下層部
４          ゲート絶縁膜
５          半導体層
５ａ        真性アモルファスシリコン層
５ｂ        ソース領域（ｎ+アモルファスシリコン層）
５ｃ        ドレイン領域（ｎ+アモルファスシリコン層）
６ａ，６ｂ，６ｃ，６ｄ  コンタクトホール
７          保護層
８ａ，８ｄ  画素電極
８ｂ        ソース線第１上層部
８ｃ        ソース線第２上層部
９          反射電極
１０        絶縁基板
１１        第２のフォトマスク
１２        レジスト層
１２ａ      第１開口部
１２ｂ      第２開口部
１５        ＴＦＴ
２０ａ，２０ｂ，２０ｃ  アクティブマトリクス基板
５０        液晶表示装置
【図１】
2007086197.tif 000003
【図２】
2007086197.tif 000004
【図３】
2007086197.tif 000005
【図４】
2007086197.tif 000006
【図５】
2007086197.tif 000007
【図６】
2007086197.tif 000008
【図７】
2007086197.tif 000009
【図８】
2007086197.tif 000010
【図９】
2007086197.tif 000011
【図１０】
2007086197.tif 000012
【図１１】
2007086197.tif 000013
【図１２】
2007086197.tif 000014
【図１３】
2007086197.tif 000015
【図１４】
2007086197.tif 000016
【図１５】
2007086197.tif 000017
【図１６】
2007086197.tif 000018
【図１７】
2007086197.tif 000019
【図１８】
2007086197.tif 000020
【図１９】
2007086197.tif 000021
【図２０】
2007086197.tif 000022
【図２１】
2007086197.tif 000023
【図２２】
2007086197.tif 000024
【図２３】
2007086197.tif 000025
【図２４】
2007086197.tif 000026
【図２５】
2007086197.tif 000027
【図２６】
2007086197.tif 000028
【図２７】
2007086197.tif 000029