【事件の表示】
　特願２０１１−２０５４４０「自動車用電子制御装置」拒絶査定不服審判事件〔平成２５年　４月１８日出願公開、特開２０１３−　６８１０５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本件出願は、平成２３年９月２１日の出願であって、平成２５年８月９日付けで拒絶の理由が通知され、これに対して平成２５年１０月１５日に意見書及び手続補正書が提出されたが、平成２６年４月１０日付けで拒絶査定がされ、これに対して平成２６年７月１５日に拒絶査定不服審判が請求されると同時に明細書及び特許請求の範囲について補正する手続補正書が提出されたものである。
第２　平成２６年７月１５日付けの手続補正についての補正の却下の決定
［補正の却下の決定の結論］
　平成２６年７月１５日付けの手続補正を却下する。
［理由］
〔１〕本件補正の内容
　平成２６年７月１５日付けの手続補正（以下、「本件補正」という。）は、特許請求の範囲に関して、本件補正により補正される前の（すなわち、平成２５年１０月１５日付け手続補正書により補正された）下記の（Ａ）に示す請求項１ないし３を、下記の（Ｂ）に示す請求項１ないし３と補正するものである。
（Ａ）本件補正前の特許請求の範囲の請求項１ないし３
「　【請求項１】
　電気的にデータの消去及び書込みが可能な不揮発性メモリと、２つのバッファと、を備え、プログラムを所定サイズごとに分割した分割データを通信によって取得可能な自動車用電子制御装置であって、
　２つのバッファを交互に使用し分割データを受信し、受信した分割データを検証することと並行して、分割データの受信に使用しない方のバッファを使用し受信した分割データを前記不揮発性メモリに書込み、書込んだ不揮発性のメモリ上の分割データを検証することを特徴とする自動車用電子制御装置。
　　【請求項２】
　分割データの受信終了を契機とし、次の分割データの受信、及び、分割データの書込みを開始することを特徴とする請求項１に記載の自動車用電子制御装置。
　　【請求項３】
　分割データの受信及び分割データの書込みが終了したときに、分割データを受信した旨及び分割データを前記不揮発性メモリに書込んだ旨を、分割データの転送元に応答することを特徴とする請求項１又は２に記載の自動車用電子制御装置。」
（Ｂ）本件補正後の特許請求の範囲の請求項１ないし３
「　【請求項１】
　電気的にデータの消去及び書込みが可能な不揮発性メモリと、２つのバッファと、を備え、プログラムを所定サイズごとに分割した分割データを通信によって取得可能な自動車用電子制御装置であって、
　２つのバッファを交互に使用し
、通信順を示すシーケンス番号が含まれた
が、正しい順序で受信できたかどうか
　　【請求項２】
　分割データの受信終了を契機とし、次の分割データの受信、及び、分割データの書込みを開始することを特徴とする請求項１に記載の自動車用電子制御装置。
　　【請求項３】
　分割データの受信及び分割データの書込みが終了したときに、分割データを受信した旨及び分割データを前記不揮発性メモリに書込んだ旨を、分割データの転送元に応答することを特徴とする請求項１又は２に記載の自動車用電子制御装置。」（なお、下線は、請求人が補正箇所を明示するために付したものである。）
〔２〕本件補正の目的要件について
　本件補正は、本件補正前の請求項１における「分割データ」という記載を、「
通信順を示すシーケンス番号が含まれた
が、正しい順序で受信できたかどうか
　よって、特許請求の範囲の請求項１についての本件補正は、本件補正前の特許請求の範囲の請求項１に係る発明の発明特定事項を限定したものであって、本件補正前の請求項１に記載された発明と本件補正後の請求項１に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるから、本件補正は、特許法第１７条の２第５項第２号に規定する特許請求の範囲の減縮を目的とするものに該当する。
　そこで、本件補正によって補正された特許請求の範囲の請求項１に係る発明（以下、「本願補正発明」という。）が特許出願の際に独立して特許を受けることができるものであるか（特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に適合するか）について、以下に検討する。
〔３〕本願補正発明の独立特許要件について
１．本願補正発明
　本願補正発明は、平成２６年７月１５日に提出された手続補正書により補正された特許請求の範囲の請求項１に記載された事項により特定されるものであるところ、上記〔１〕（Ｂ）に示したとおりのものである。
２．引用刊行物
（１）刊行物１
　ア　刊行物１の記載事項
　原査定の拒絶の理由に引用された、本件出願前に頒布された刊行物である特開２００３−１２２６２２号公報（以下、「刊行物１」という。）には、図面とともに次の事項が記載されている。
ａ）「【請求項１】車両制御するための制御情報を記憶した書き換え可能な不揮発性メモリを有する車両制御装置であって、
第１および第２のバッファと、
外部の書き換え装置からデータを受信して該第１のバッファに格納する受信手段と、
前記第１のバッファに格納されたデータを前記第２のバッファに転送する転送手段と、
前記第２のバッファに格納されたデータを読み出して、前記メモリに書き込む書き込み手段と、を備え、
前記書き込み手段が、今回のサイクルで前記書き換え装置から受信したデータを前記第２のバッファから読み出して前記メモリに書き込んでいる間に、前記受信手段は、以降のサイクルで前記メモリに書き込まれるべきデータを前記書き換え装置から受信して前記第１のバッファに格納する、車両制御装置。」（特許請求の範囲の【請求項１】）
ｂ）「【０００１】
【発明の属する技術分野】この発明は、外部の書き換え装置から受信したデータで、車両制御装置のメモリに格納されたデータを書き換える、車両制御装置のための書き換えシステムに関する。
【０００２】
【従来の技術】現在、車両は、複数の車両制御装置（以下、「ＥＣＵ」ともいう）により、空燃比、燃料噴射量、エミッションなどのエンジンに関する制御、パワーウィンドウ、エアバッグ、ＡＢＳなどの車体に関する制御など、様々に制御されている。ＥＣＵは、車両に搭載された様々なセンサによって検出された車両の状態に基づいて、車両を様々に制御する。
【０００３】ＥＣＵは、中央演算処理装置（ＣＰＵ）、実行するプログラムおよびデータを格納するＲＯＭ（読み取り専用メモリ）、実行時の作業領域を提供し演算結果などを記憶するＲＡＭ（ランダムアクセスメモリ）、各種センサからの信号を受け取り、およびエンジン各部に制御信号を送る入出力インターフェースを備えている。上記ＲＯＭには、典型的にはフラッシュメモリ、ＥＥＰＲＯＭのような消去および書き込み可能な不揮発性メモリが含まれる。
【０００４】このような不揮発性メモリに格納されたデータを書き換えるシステムが知られている。このシステムは、典型的には、書き換え装置、ＥＣＵ、およびそれらを接続するシリアル通信路から構成される。ＥＣＵは、該ＥＣＵに搭載された不揮発性メモリに格納されたデータを消去し、書き換え装置からシリアル通信を介して送信されたデータを受信し、該受信したデータを該不揮発性メモリの所定の領域に書き込む。書き換え装置は、送信したデータが不揮発性メモリに書き込まれるのに必要な時間が経過した後、メモリに書き込むべき次のデータをＥＣＵに送信する。
【０００５】たとえば、特開昭６３−２２３９０１号公報には、外部の書き換え装置からの要求により、ＥＣＵを車両に搭載したままで、ＳＣＩ端子（シリアル・コミュニケーション・インターフェース）を介して、ＥＣＵのＥＥＰＲＯＭに格納されたプログラムを変更する方法が記載されている。
【０００６】このような従来の書き換えシステムにおける書き換え動作のタイムチャートを、図１２に示す。外部の書き換え装置は、データブロック１をＥＣＵに向けて送信する。データブロック１が書き換え装置からＥＣＵに到着するのに要する時間は、Ｔｔｘである。ＥＣＵは、データブロック１を受信し、データブロック１のメモリへの書き込みを開始する。データブロック１のメモリへの書き込みに要する時間は、Ｔｗｒである。メモリへのデータブロック１の書き込みが完了した後、書き換え装置は、次のデータブロック２を送信する。ＥＣＵは、データブロック２を受信し、データブロック２のメモリへの書き込みを開始する。このように、データの送信および書き込みがシリアルに実行される。
【０００７】図１２から明らかなように、すべてのデータブロックの大きさが等しいとすると、書き換えは、少なくとも「（Ｔｔｘ＋Ｔｗｒ）×Ｎｔｘ」の時間を要する。前述したように、Ｔｔｘは、書き換え装置からＥＣＵに向けた１回のデータ送信時間を示し、Ｔｗｒは、１個のデータブロックのメモリ書き込み時間を示す。Ｎｔｘは、データの送信回数を示す。
【０００８】
【発明が解決しようとする課題】書き込み時間Ｔｗｒは、不揮発性メモリの仕様に従って決定される。送信回数Ｎｔｘは、書き換えるデータ量に従って決定される。したがって、書き換えに要する時間を短縮するためには、送信時間Ｔｔｘを小さくすればよい。
【０００９】送信時間Ｔｔｘを小さくするには、通信速度を上げる必要がある。しかしながら、書き換え装置とＥＣＵの間は通常シリアル通信で接続される。シリアル通信では、通信速度は主にケーブルの仕様で決定され、簡単に高速化を図ることができない。
【００１０】したがって、通信速度を上げることなく、書き換え時間を短縮することのできる装置および方法が必要とされている。
【００１１】
【課題を解決するための手段】上記の課題を解決するため、請求項１の発明は、車両制御するための制御情報を記憶した書き換え可能な不揮発性メモリを有する車両制御装置であって、第１および第２のバッファと、外部の書き換え装置からデータを受信して該第１のバッファに格納する受信手段と、第１のバッファに格納されたデータを第２のバッファに転送する転送手段と、第２のバッファに格納されたデータを読み出して、メモリに書き込む書き込み手段と、を備え、書き込み手段が、今回のサイクルで書き換え装置から受信したデータを第２のバッファから読み出してメモリに書き込んでいる間に、受信手段は、以降のサイクルで前記メモリに書き込まれるべきデータを書き換え装置から受信して前記第１のバッファに格納する、という構成をとる。
【００１２】この発明によると、書き換え装置からのデータの受信および車両制御装置のメモリへのデータの書き込みが並行して行われるので、書き換え時間を短縮することができる。
【００１３】請求項２の発明は、請求項１の発明の車両制御装置において、転送手段によって第１のバッファに格納されたデータが第２のバッファに転送されたことに応答して、受信手段は、以降のサイクルで前記メモリに書き込まれるべきデータを書き換え装置から受信する、という構成をとる。
【００１４】この発明によると、データが第１のバッファから第２のバッファに転送された際に、以降のサイクルのデータを受信するので、今回のサイクルのデータのメモリへの書き込みを開始すると共に、以降のサイクルのデータを受信を開始することができ、よって書き換え時間が短縮される。
【００１５】請求項３の発明は、請求項１の発明の車両制御装置において、書き込み手段によって第２のバッファから読み出されたデータがメモリに書き込まれたことに応答して、転送手段は、第１のバッファに格納された、以降のサイクルでメモリに書き込まれるべきデータを第２のバッファに転送する、という構成をとる。
【００１６】この発明によると、メモリへの書き込みが完了した際に、以降のサイクルのデータが第１のバッファから第２のバッファに転送されるので、メモリへの書き込みを連続して実行することができ、よって書き換え時間が短縮される。」（段落【０００１】ないし【００１６】）
ｃ）「【００１９】
【発明の実施の形態】次に図面を参照してこの発明の実施の形態を、外部の書き換え装置が送信したデータで、車両制御装置（ＥＣＵ）の不揮発性メモリに格納されたデータを書き換えるシステムに関して説明する。
【００２０】図１は、この発明に従う書き換えシステムの全体的な機能ブロック図を示す。書き換えシステムは、ＥＣＵ１０およびその外部に設けられた書き換え装置２０を備える。書き換え装置２０は、ＥＣＵ１０が搭載される車両のメーカーによって認可された正規の書き換え装置である。書き換え装置２０をシリアル通信バスを介してＥＣＵ１０に接続することにより、書き換え装置２０によって、ＥＣＵ１０のＲＯＭ１６に格納されたデータおよびプログラムを書き換えることができる。
【００２１】ＥＣＵ１０は、典型的にはマイクロコンピュータおよびこれに付随する回路素子で構成され、中央演算処理装置（以下「ＣＰＵ」という）、不揮発性メモリであって、実行するプログラムおよびデータを格納するＲＯＭ１６、実行時の作業領域を提供し演算結果などを記憶するＲＡＭ（ランダムアクセスメモリ）、車両に設けられた様々なセンサから検出信号を受け取り、車両の各部に制御信号を送る入出力インターフェースを備える。ここで、センサからの検出信号には、エンジン回転数、エンジン水温、吸気温、バッテリ電圧、イグニションスイッチなどが含まれる。ＣＰＵは、入出力インターフェースから入力された検出信号に基づいて、ＲＯＭ１６から制御プログラムおよびデータを呼び出して演算を行い、その結果を入出力インターフェースを介して車両の各部に出力し、車両の様々な機能を制御する。簡単にするため、図１には、ＲＯＭ１６のみが表されている。以下、ＲＯＭ１６に格納されているデータを書き換える実施例について説明する。しかし、以下の実施例の説明は、ＲＯＭ１６に格納されているプログラムを書き換える場合にも同様に適用される。
【００２２】ＥＣＵ１０は、さらに、書き換え装置２０との通信を可能にするインターフェース（図示せず）を有する。このインターフェースを介して、ＥＣＵ１０および書き換え装置２０は、シリアル通信を行う。
【００２３】ＲＯＭ１６は、格納されたデータを消去して新たなデータを書き込むことができる不揮発性メモリであり、たとえばフラッシュメモリ、ＥＥＰＲＯＭによって実現することができる。
【００２４】受信部１１、転送部１３および書き込み部１５は、典型的にはプログラムとして実現される。これらのプログラムは、たとえば書き換え不可能なＲＯＭ（図示せず）に格納される。書き換え不可能なＲＯＭは、格納されたデータを変更することができない不揮発性メモリである。
【００２５】書き換え不可能なＲＯＭは、製造時にデータが決められ、その後に消去および書き込みができないマスクＲＯＭや、１度だけデータを書き込むことができるＰＲＯＭなどによって実現することができる。または、フラッシュメモリ、ＥＥＰＲＯＭのような消去および書き込み可能（すなわち書き換え可能）なＲＯＭ１６のメモリ領域のうち、ある領域を変更不可能領域と設定することによって実現してもよい。
【００２６】たとえば、ＥＥＰＲＯＭのある特定の領域を書き換え不可能領域と設定し、そこにプログラムなどを格納する。その後、該書き換え不可能領域以外の空き領域に対してスタートおよびエンドアドレスを指定することにより、書き換え可能領域を設定する。
【００２７】受信バッファ１２および書き込みバッファ１４は、典型的には、書き込みおよび消去がＲＯＭに比べて高速に行うことができるＲＡＭによって実現される。たとえば、ＳＲＡＭおよびＳＤＲＡＭ（シンクロナスＤＲＡＭ）などを用いることができる。受信バッファ１２および書き込みバッファ１４は、それぞれ別のＲＡＭによって実現されてもよいし、または１つのＲＡＭによって実現されてもよい。
【００２８】図１および図２を参照して、この発明の第１の実施例に従う、書き換え装置２０から受信したデータで、ＥＣＵ１０のＲＯＭ１６に格納されたデータを書き換える動作を説明する。ここで、書き換え装置２０からＥＣＵ１０へのデータ送信は、データブロック単位に実行される。わかりやすく説明するため、データブロック１、データブロック２、データブロック３、．．．が順番に送信されると仮定する。また、書き換え装置２０からデータブロックが送信されて、該データブロックがＥＣＵ１０のＲＯＭ１６に書き込まれるまでを１サイクルとする。さらに、受信バッファ１２および書き込みバッファ１４は、１個のデータブロックを格納する大きさを有すると仮定する。
【００２９】書き換え装置２０をＥＣＵ１０に接続した後、書き換え装置２０を操作して、書き換え動作を開始する。または、ＥＣＵ１０を操作して、書き換え動作を開始するようにしてもよい。
【００３０】ステップＳ４１において、書き換え装置２０は、ＥＣＵ１０にセキュリティ解除要求信号を送信する。ＥＣＵ１０は、それに応答して、正規の書き換え装置が接続されていることを確認する認証処理を開始する。書き換え装置２０が正規のものであると認証されたならば、ＥＣＵ１０は、認証が成功したことを示す信号を書き換え装置２０に送信する。一方、書き換え装置２０が正規のものではないと判断されたならば、認証が不成功だったことを示す信号を書き換え装置２０に送信する。
【００３１】認証が成功したならばステップＳ４２に進み、書き換え装置２０は、書き換え開始信号をＥＣＵ１０に送信する。ＥＣＵ１０は、それに応答して、書き換え開始許可信号を返す。
【００３２】ステップＳ４３において、書き換え装置２０は、書き換え制御モードへの移行を要求する信号をＥＣＵ１０に送信する。ＥＣＵ１０は、制御モード移行許可信号を書き換え装置２０に送信すると共に、たとえば書き換え制御フラグに１をセットすることにより、書き換え制御モードに移行する。ステップＳ４４において、書き換え装置２０は、制御モードの移行が完了したかどうかをＥＣＵ１０に問い合わせる。ＥＣＵ１０は、制御モードの移行が完了したならば、移行完了信号を書き換え装置２０に送信する。
【００３３】ステップＳ４５において、書き換え装置２０は、ＲＯＭ１６に格納されたデータの消去をＥＣＵ１０に要求する。具体的には、書き換え装置２０は、ＲＯＭ１６の消去すべきデータが格納されたメモリアドレスを送信する。ＥＣＵ１０は、受け取ったメモリアドレスに従って、ＲＯＭ１６のデータを消去する。消去が完了したならば、消去完了信号を書き換え装置２０に送信する。
【００３４】ステップ４６において、ＥＣＵ１０の受信部１１は、送信許可信号を書き換え装置２０に送信する。書き換え制御モードに移行した時点では、まだいかなるデータブロックも受信されていないので、受信バッファは空である。代替的に、受信バッファに空きがあることを確認した後に送信許可信号を送信してもよい。送信許可信号を受信したならば、書き換え装置２０は、データブロック１をＥＣＵ１０に送信する。ＥＣＵ１０の受信部１１は、受信したデータブロック１を受信バッファ１２に格納する。
【００３５】この時点では、まだいかなるデータブロックもＲＯＭ１６に書き込まれていないので、書き込みバッファ１４は空である。転送部１３は、受信バッファ１２に格納されたデータブロック１を読み出し、該データブロック１を書き込みバッファ１４に格納する。代替的に、書き込みバッファ１４が空であることを確認した後で、転送を開始してもよい。
【００３６】受信バッファ１２から書き込みバッファ１４にデータブロック１の転送が完了したとき、転送部１３は、受信バッファ１２からデータブロック１を消去する。言い換えると、転送部１３は、データブロック１を、受信バッファ１２から書き込みバッファ１４に移動させる。
【００３７】転送部１３は、転送が完了した際に転送完了信号を送出する。この信号は、受信バッファ１２に空きが生じたことを意味している。受信部１１は、転送完了信号に応答して、書き換え装置２０に、次のデータブロック２の送信を許可する送信許可信号を送る。
【００３８】書き込み部１５は、書き込みバッファ１４に格納されたデータブロック１を読み出す。書き込み部１５は、データブロック１に付加されているアドレスを抽出し、ＲＯＭ１６の該アドレスで指定された場所に、データブロック１を書き込む。ＲＯＭ１６への書き込みが完了したならば、書き込み部１５は、書き込みバッファ１４からデータブロック１を消去する。その後、書き込み部１５は、書き込み完了信号を送出する。この信号は、書き込みバッファ１４に空きが生じたことを意味している。
【００３９】次のデータブロック２についての送信許可信号を受信したならば、書き換え装置２０は、データブロック２をＥＣＵ１０に送信する。ＥＣＵ１０の受信部１１は、受信したデータブロック２を受信バッファ１２に格納する。
【００４０】前回のサイクルのデータブロック１についての書き込み完了信号に応答して、転送部１３は、受信バッファ１２に格納されたデータブロック２を読み出し、書き込みバッファ１４に格納する。
【００４１】受信バッファ１２から書き込みバッファ１４にデータブロック２の転送が完了したならば、転送部１３は、受信バッファ１２からデータブロック２を消去する。その後、転送部１３は、転送完了信号を送出する。この信号は、受信バッファ１２に空きが生じたことを意味している。受信部１１は、転送完了信号に応答して、書き換え装置２０に、次のデータブロック３の送信を許可する送信許可信号を送る。
【００４２】書き込み部１５は、書き込みバッファ１４に格納されたデータブロック２を読み出す。書き込み部１６は、データブロック２に付加されているアドレスを抽出し、ＲＯＭ１６の該アドレスで指定された場所に、データブロック２を書き込む。ＲＯＭ１６への書き込みが完了したならば、書き込みバッファ１４からデータブロック２を消去する。その後、書き込み部１５は、書き込み完了信号を送出する。この信号は、書き込みバッファ１４に空きが生じたことを意味している。
【００４３】ステップＳ４６は、すべてのデータブロックが書き換え装置２０からＥＣＵ１０に送信されるまで繰り返される。たとえば１つのプログラムを送信する場合、該プログラムは、所定の長さのデータブロックに分割されて送信される。プログラムを構成するすべてのデータブロックが送信されるまで、ステップＳ４６は繰り返される。
【００４４】ステップＳ４７において、書き換え装置２０は、書き換え制御モードの解除を要求する信号をＥＣＵ１０に送信する。ＥＣＵ１０は、すべてのデータブロックのＲＯＭ１６への書き込みが完了したならば、たとえば書き換え制御フラグをゼロにリセットすることにより、書き換え制御モードから通常の制御モードに移行する。ＥＣＵ１０は、書き換え制御モードが解除されたことを示す信号を書き換え装置２０に送る。
【００４５】図３は、この発明の第２の実施例に従う書き換え動作のシーケンスを示す。図２に示される第１の実施例と異なるのは、ステップＳ４６における、書き換え装置２０からのデータブロックの受信制御である。書き込み制御については同じなので、説明を省略する。
【００４６】消去完了信号を受信したならばステップＳ４６に進み、書き換え装置２０は、書き込み要求信号をＥＣＵ１０に送信する。ＥＣＵ１０の受信部１１は、受信バッファ１２に空きがあるかどうかチェックする。受信部１１は、空きがあるならば、送信許可信号を書き換え装置２０に送信し、空きがなければ、拒絶信号を書き換え装置２０に送信する。
【００４７】拒絶信号を受信したならば、書き換え装置２０は、たとえば所定時間経過後に再び書き込み要求信号をＥＣＵ１０に送信する。送信許可信号を受信したならば、書き換え装置２０は、データブロック１をＥＣＵ１０に送信する。ＥＣＵ１０の受信部１１は、データブロック１を受信し、受信バッファ１２に格納する。受信部１１は、受信バッファ１２への格納が完了したならば、受信完了信号を書き換え装置２０に送信する。
【００４８】受信完了信号を受信したならば、書き換え装置２０は、次のデータブロック２についての書き換え要求信号をＥＣＵ１０に送信する。ＥＣＵ１０の受信部１１は、受信バッファに空きがあるかどうかチェックする。受信部１１は、空きがあるならば、送信許可信号を書き換え装置２０に送信し、空きがなければ拒絶信号を書き換え装置２０に送信する。前述したように、転送部１３によってデータブロック１が受信バッファ１２から書き込みバッファ１４に転送されたとき、受信バッファ１２に空きが生じる。
【００４９】書き換え装置２０は、拒絶信号を受信したならば、たとえば所定期間経過後に、再び書き換え要求信号をＥＣＵ１０に送信する。書き換え装置２０は、送信許可信号を受信したならば、次のデータブロック２をＥＣＵ１０に送信する。ＥＣＵ１０の受信部１１は、データブロック２を受信し、受信バッファ１２に格納する。受信部１１は、受信バッファ１２への格納が完了したならば、受信完了信号を書き換え装置２０に送信する。
【００５０】上記の第１および第２のいずれの実施例においても、受信部１１は、受信バッファ１２に空きが生じたならば、書き換え装置２０から次のデータブロックを受信する。また、転送部１３は、書き込みバッファ１４に空きが生じ、かつ受信バッファ１２に転送待ちのデータブロックがあるならば、受信バッファ１２から書き込みバッファ１４への転送を開始する。受信バッファ１２に今回のサイクルのデータブロックが書き込まれている間に、書き込みバッファ１４に格納された前回のサイクルのデータブロックがＲＯＭ１６に書き込まれる。よって、書き換え時間が短縮される。
【００５１】代替的に、受信部１１および転送部１３が一定の時間間隔で受信バッファおよび書き込みバッファを調べ、それぞれのバッファに空きがあるかどうかチェックしてもよい。
【００５２】１回のデータ送信で送信されるデータブロックの大きさは、予め決められているのが好ましい（たとえば、８バイト）。データブロックの大きさが予め決められていれば、受信バッファおよび書き込みバッファの大きさをそれに合わせることができる。また、データブロックの受信および書き込みの並行度を上げることができる。しかしながら、データブロックの大きさを可変にしてもよい。」（段落【００１９】ないし【００５２】）
ｄ）「【００５３】図４〜図７を参照して、本発明の一実施例に従う書き換え動作のタイムチャートのいくつかの例を説明する。図２および図３に示される両実施例は、いずれのタイムチャート例にも適用することができる。
【００５４】図４は、１つの受信バッファ１２および１つの書き込みバッファ１４が設けられた場合の書き換え動作のタイムチャートの一例を示す。データブロックの大きさはすべて等しいと仮定する。書き換え装置２０からＥＣＵ１０へのデータブロックの送信時間をＴｔｘ、データブロックのＲＯＭ１６への書き込み時間をＴｗｒとする。
【００５５】時間ｔ１において、ＥＣＵ１０は、書き換え装置２０から送信されたデータブロック１の受信を開始する。受信は時間ｔ２において完了し、受信したデータブロック１は受信バッファ１２に格納される。この時点では、いかなるデータブロックもＲＯＭ１６に対して書き込まれていないので、書き込みバッファ１４は空である。受信バッファ１２に格納されたデータブロック１は、すぐに書き込みバッファ１４に転送される。転送が完了した時間ｔ３において、書き込みバッファ１４に格納されたデータブロック１のＲＯＭ１６への書き込みが開始される。
【００５６】時間ｔ３においてデータブロック１の書き込みバッファ１４への転送が完了したので、受信バッファ１２に空きが生じる。したがって、時間ｔ３において、ＥＣＵ１０は、書き換え装置２０からのデータブロック２の受信を開始する。受信は時間ｔ４において完了し、受信したデータブロック２は受信バッファ１２に格納される。
【００５７】時間ｔ５において、データブロック１のＲＯＭ１６への書き込みが完了する。したがって、時間ｔ５において、書き込みバッファ１４に空きが生じる。受信バッファ１２に格納されていたデータブロック２は書き込みバッファ１４に転送される。転送が完了した時間ｔ６において、データブロック２のＲＯＭ１６への書き込みが開始される。
【００５８】時間ｔ６においてデータブロック２の書き込みバッファ１４への転送が完了したので、受信バッファ１２に空きが生じる。したがって、時間ｔ６において、書き換え装置２０からのデータブロック３の受信を開始する。受信は時間ｔ７において完了し、受信したデータブロック３は受信バッファ１２に格納される。
【００５９】時間ｔ８において、データブロック２のＲＯＭ１６への書き込みが完了したとき、書き込みバッファ１４に空きが生じる。したがって、時間ｔ８において、受信バッファ１２に格納されていたデータブロック３の書き込みバッファ１４への転送が開始される。転送が完了した時間ｔ９において、データブロック３のＲＯＭ１６への書き込みが開始される。
【００６０】図１２と比較して明らかなように、本発明に従う書き換え制御によると、データの送信とデータの書き込みが並行に実施される。したがって、書き換え時間が短縮される。具体的には、図１２に示される従来の書き換え動作によると、Ｎｘサイクルにおける書き換え時間は、少なくとも「（Ｔｔｘ＋Ｔｗｒ）×Ｎｘ」であった。より詳細に述べると、Ｎｘサイクルにおける書き換え時間は、「（Ｔｔｘ＋Ｔｗｒ＋α）×Ｎｘ」で表される。ここでαは、データの受信が完了してから実際にデータの書き込みが開始されるまでの遅延、およびデータの書き込みが完了してからデータの受信が開始されるまでの遅延の合計を示す。
【００６１】図４の例では、Ｎｘサイクルの書き換え時間は、「（Ｔｗｒ＋β）×Ｎｘ」である（ただし、１サイクル目のデータの送信および転送時間ｔ１〜ｔ３は除く）。ここで、βは、受信バッファ１２から書き込みバッファ１４にデータが転送されて実際に書き込みが開始されるまでの遅延（たとえば、「ｔ６−ｔ５」）を示す。受信バッファ１２および書き込みバッファ１４は、アクセスが高速なＲＡＭによって実現されているので、βは、Ｔｗｒに比べてかなり小さい値を持つ。このように、図４に示されるように、データブロックの送信と並行してデータブロックの書き込みを実行することにより、書き換え時間を約半分に短縮することができる。
【００６２】図４の例のように、Ｔｔｘ＜Ｔｗｒの場合には、Ｎｘサイクルにおける書き換え時間が「（Ｔｗｒ＋β）×Ｎｘ」で表される。反対に、Ｔｔｘ＞Ｔｗｒの場合には、「（Ｔｔｘ＋β）×Ｎｘ」で表される。これらの式から明らかなように、より書き換え時間を短縮させるために、１個のデータブロックの送信時間Ｔｔｘおよび書き込み時間Ｔｗｒがなるべく等しくなるようデータブロックの大きさを選択するのが好ましい。
【００６３】図５は、２個の受信バッファ１２１および１２２と２個の書き込みバッファ１４１および１４２が設けられた場合の書き換え動作のタイムチャートの一例を示す。データブロックの大きさはすべて等しく、送信時間Ｔｔｘと受信時間Ｔｗｒがほぼ等しいと仮定する。
【００６４】時間ｔ１において、ＥＣＵ１０は、書き換え装置２０からのデータブロック１の受信を開始する。受信は時間ｔ２において完了し、受信したデータブロック１は受信バッファ１２１に格納される。この時点では、いかなるデータブロックもＲＯＭ１６に対して書き込まれていないので、書き込みバッファ１４１および１４２は空である。したがって、受信バッファ１２１に格納されたデータブロック１は、すぐに書き込みバッファ１４１に転送される。転送が完了した時間ｔ３において、書き込みバッファ１４１からデータブロック１が読み出され、ＲＯＭ１６への書き込みが開始する。
【００６５】時間ｔ２において、受信バッファ１２１から書き込みバッファ１４１への転送は完了していないため受信バッファ１２１は空でないが、他方の受信バッファ１２２は空である。したがって、ＥＣＵ１０は、書き換え装置２０からの次のデータブロック２の受信を開始する。受信は時間ｔ４において完了し、受信したデータブロック２は受信バッファ１２２に格納される。
【００６６】時間ｔ４において、データブロック１のＲＯＭ１６への書き込みはまだ完了していないため書き込みバッファ１４１は空ではないが、他方の書き込みバッファ１４２は空である。したがって、受信バッファ１２２に格納されたデータブロック２は書き込みバッファ１４２に転送される。
【００６７】時間ｔ５においてデータブロック１のＲＯＭ１６への書き込みが完了したとき、続けて、データブロック２が書き込みバッファ１４２から読み出されてＲＯＭ１６への書き込みが開始される。
【００６８】一方、受信バッファ１２１は時間ｔ３に空にされている。したがって、時間ｔ４において、ＥＣＵ１０は、書き換え装置２０からのデータブロック３の受信を開始する。受信は時間ｔ６において完了し、受信したデータブロック３は受信バッファ１２１に格納される。
【００６９】時間ｔ５において、データブロック１のＲＯＭ１６への書き込みが完了したので、書き込みバッファ１４１は空にされている。したがって、時間ｔ６において、受信バッファ１２１に格納されていたデータブロック３は書き込みバッファ１４１に転送される。時間ｔ７において、データブロック３のＲＯＭ１６への書き込みが開始される。
【００７０】図５に示されるように、送信時間Ｔｔｘと書き込み時間Ｔｗｒがほぼ等しい場合には、受信バッファと書き込みバッファをそれぞれ２個設けることにより、前述した受信バッファから書き込みバッファに転送されて実際にＲＯＭへの書き込みが開始されるまでの遅延“β”をなくすことができる。したがって、Ｎｘサイクルに要する書き換え時間は、「Ｔｔｘ（またはＴｗｒ）×Ｎｘ」で表される（ただし、１サイクル目のデータ送信および転送時間ｔ１〜ｔ３は除く）。このように、書き換え時間は、図４のものよりもさらに短縮される。
【００７１】図６は、１個の受信バッファ１２１と２個の書き込みバッファ１４１および１４２が設けられた場合の書き換え動作のタイムチャートのさらに一例を示す。データブロックの大きさはすべて等しく、送信時間Ｔｔｘよりも書き込み時間Ｔｗｒの方が長いと仮定する。
【００７２】時間ｔ１において、ＥＣＵ１０は、書き換え装置２０からのデータブロック１の受信を開始する。受信は時間ｔ２において完了し、受信したデータブロック１は受信バッファ１２１に格納される。この時点では、いかなるデータブロックもＲＯＭ１６に対して書き込まれていないので、書き込みバッファ１４１および１４２は空である。したがって、受信バッファ１２１に格納されたデータブロック１は、すぐに書き込みバッファ１４１に転送される。転送が完了した時間ｔ３において、書き込みバッファ１４１からデータブロック１が読み出され、ＲＯＭ１６への書き込みが開始される。
【００７３】時間ｔ３において、受信バッファ１２１から書き込みバッファ１４１への転送が完了したので、受信バッファ１２１に空きが生じる。したがって、時間ｔ３において、書き換え装置２０からの次のデータブロック２の受信を開始する。受信は時間ｔ４において完了し、受信したデータブロック２は受信バッファ１２１に格納される。
【００７４】時間ｔ４において、データブロック１のＲＯＭ１６への書き込みはまだ完了していないので書き込みバッファ１４１は空ではないが、他方の書き込みバッファ１４２は空である。したがって、時間ｔ４において、受信バッファ１２１に格納されたデータブロック２の書き込みバッファ１４２への転送が開始される。転送は時間ｔ５において完了する。時間ｔ６において、データブロック１のＲＯＭ１６への書き込みが完了したならば、連続して、書き込みバッファ１４２からデータブロック２が読み出され、ＲＯＭ１６への書き込みが開始される。書き込みは時間ｔ９において完了する。
【００７５】一方、転送が完了した時間ｔ５において、受信バッファ１２１に空きが生じる。したがって、ＥＣＵ１０は、書き換え装置２０からのデータブロック３の受信を開始する。受信は時間ｔ７において完了し、受信したデータブロック３は受信バッファ１２１に格納される。
【００７６】時間ｔ６においてデータブロック１のＲＯＭ１６への書き込みが完了すると、書き込みバッファ１４１に空きが生じる。したがって、時間ｔ７において、受信バッファ１２１に格納されていたデータブロック３は書き込みバッファ１４１に転送される。転送は時間ｔ８において完了する。時間ｔ９において、データブロック２のＲＯＭ１６への書き込みが完了したならば、連続して、書き込みバッファ１４１からデータブロック３が読み出され、ＲＯＭ１６への書き込みが開始される。書き込みは時間ｔ１０において完了する。
【００７７】図６に示されるように、書き込み時間Ｔｗｒが送信時間Ｔｔｘよりも長い場合には、書き込み動作が連続して実行されるのが好ましい。したがって、書き込みバッファの数を受信バッファより多くする。こうすることにより、書き込み動作を連続して実行することができる。図６に示される例によると、Ｎｘサイクルにおける書き換え時間は、「Ｔｗｒ×Ｎｘ」で表される（ただし、１サイクル目の時間ｔ１〜ｔ３は除く）。図５と同様に、送信時間および書き込み時間が異なる場合でも、受信バッファおよび書き込みバッファの数を調整することにより、書き換え時間を大きく短縮することができる。
【００７８】送信時間Ｔｔｘが書き込み時間Ｔｗｒよりも長い場合には、受信動作が連続して実行されるのが好ましい。したがってこの場合は、受信バッファの数を書き込みバッファの数よりも多くする。この場合のＮｘサイクルにおける書き換え時間は、「Ｔｔｘ×Ｎｘ」で表される。」（段落【００５３】ないし【００７８】）
ｅ）「【００９０】図８は、図２に示される第１の実施例に従う、ＥＣＵ１０の受信部１１によって実行されるデータブロックの受信を制御するプロセスを示すフローチャートである。
【００９１】ステップＳ２０１において、１サイクル目の書き換えかどうか判断する。１サイクル目ならば、ステップ２０２を飛ばし、２サイクル目以降ならば、ステップ２０２に進む。すなわち、１サイクル目は、ＲＯＭ１６に書き込むべきデータを全く受信していない状態なので、転送完了信号が送出されない。したがって、この場合はステップＳ２０２を飛ばす。１サイクル目においては、受信バッファ１２は空である。
【００９２】ステップＳ２０２において、転送完了信号が送出されたかどうか判断する。すなわち、前回のサイクルで受信されたデータブロックが書き込みバッファ１４に転送されたかどうか判断する。転送が完了したならば、受信バッファ１２に空きが生じたことを意味する。したがって、ステップＳ２０３に進み、送信許可信号を書き換え装置２０に送信する。ステップＳ２０４において、書き換え装置２０からデータブロックを受信し、それを受信バッファ１２に格納する。ステップＳ２０２において転送完了信号が送出されなければ、受信バッファに空きが生じていないことを示す。したがって、そのままこのルーチンを抜ける。
【００９３】このように、第１の実施例によると、ＥＣＵ１０は、転送完了信号によって受信バッファ１２に空きが生じたことを認識する。その後、書き換え装置２０にデータブロックの送信を要求し、該データブロックの受信を開始する。
【００９４】図９は、図３に示される第２の実施例に従う、ＥＣＵ１０の受信部１１によって実行されるデータブロックの受信を制御するプロセスを示すフローチャートである。
【００９５】ステップＳ２５１において、書き換え装置２０から書き換え要求信号を受信したかどうか判断する。受信しなければ、そのままこのルーチンを抜ける。受信したならば、受信バッファ１２に空きが存在するかどうか検査する（Ｓ２５２）。空きがなければ、拒絶信号を書き換え装置に送信する（Ｓ２５３）。空きがあれば、送信許可信号を書き換え装置に送信する（Ｓ２５４）。
【００９６】ステップＳ２５５において、書き換え装置から転送されたデータブロックを受信し、受信バッファ１２に格納する。ステップＳ２５６に進み、書き換え装置２０に受信完了信号を送信する。
【００９７】このように、第２の実施例によると、書き換え装置２０からの要求に従って受信バッファ１２の空きをチェックする。チェックの結果、受信バッファに空きがあることが判明されれば、書き換え装置２０にデータブロックの送信を要求し、該データブロックの受信を開始する。
【００９８】図１０は、転送部１３および書き込み部１５によって実行され、少なくとも１つの受信バッファと少なくとも１つの書き込みバッファを設けた場合（図４〜図６参照）の、データの書き込み制御のプロセスを示すフローチャートである。
【００９９】ステップＳ３０１において、１サイクル目のデータブロックかどうか判断する。１サイクル目のデータブロックならばステップＳ３０３に進み、そうでなければステップＳ３０２に進む。１サイクル目のデータブロックならば、ＲＯＭ１６への書き込みが全く実施されていないので、書き込み完了信号は送出されない。したがってその場合、ステップＳ３０２を飛ばす。
【０１００】ステップＳ３０２において、前回のサイクルにおいて受信したデータブロックについて書き込み完了信号が送出されたかどうか判断する。書き込み完了信号が送出されていなければ、まだ書き込みが終わっていないことを示すので、そのままルーチンを抜ける。書き込み完了信号が送出されたならば、受信バッファ１２に格納されている、今回のサイクルのデータブロックを読み出し、書き込みバッファ１４に格納する（Ｓ３０３）。ステップ３０４において、受信バッファ１２から、ステップ３０３で転送したデータブロックを消去して、受信バッファ１２に空きを作る。ステップＳ３０５において、転送完了信号を送出する。
【０１０１】ステップＳ３０６に進み、書き込みバッファ１４に転送されたデータブロックを読み出し、該データブロックをＲＯＭ１６に書き込む。書き込みが完了したならば、書き込みバッファ１４から、ステップ３０６で読み出したデータブロックを消去し、書き込みバッファに空きを作る（Ｓ３０７）。ステップ３０８に進み、書き込み完了信号を送出する。
【０１０２】図８および図９のいずれの受信制御にも、図１０の書き込み制御を適用することができる。ただし、図９の受信制御の場合は、図１０のステップＳ３０５に示される転送完了信号の送出は不要である。」（段落【００９０】ないし【０１０２】）
ｆ）「【０１０９】図８および図９のいずれの受信制御にも、図１０および図１１の書き込み制御を適用することができる。ただし、図９の受信制御の場合は、図１０のステップ３０５および図１１のステップＳ３５５に示される転送完了信号の送出は不要である。
【０１１０】このように、データブロックを受信して受信バッファに格納するプロセスと、データブロックを書き込みバッファに転送してＲＯＭに書き込むプロセスが、並行して実行される。その結果、書き換え時間が短縮される。
【０１１１】上記の実施例においては、受信バッファから書き込みバッファへの転送が完了したときにデータブロックを受信バッファから消去し、またＲＯＭへの書き込みが終了したときに書き込みバッファからデータブロックを消去している。しかしながら、受信バッファおよび書き込みバッファが複数のデータブロックを格納することができる場合、転送および書き込み完了の際に少なくとも１つのデータブロック分の空きが作られるならば、転送および書き込み完了の度に消去を実行しなくてもよい。たとえば、先入れ先出し方式でデータブロックを消去するようにしてもよい。すなわち、受信バッファにデータブロックが５個格納されることができるならば、データブロック１〜５を順番に受信し、順番に書き込みバッファに転送する。データブロック５が書き込みバッファに転送された時点で、一番古いデータブロック１を消去して受信バッファ１２に空きを作る。書き込みバッファについても、同様である。また、このような先入れ先出し方式が中間バッファにも適用されることができるのは当然である。
【０１１２】また、図４〜図６の例では、前回のサイクルのデータブロックがＲＯＭに書き込まれている間に、今回のサイクルのデータブロックが受信される形態を示す。しかしながら、受信バッファおよび書き込みバッファが複数のデータブロックを格納することができるならば、前回のサイクルのデータブロックがＲＯＭに書き込まれている間に、次回以降のサイクルのデータブロックを受信するようにしてもよい。受信動作および書き込み動作は、それぞれ、データブロックの順番に実行されるが、どのサイクルの受信動作がどのサイクルの書き込み動作と並行して動くかということは、任意に設定することができる。
【０１１３】
【発明の効果】この発明によると、外部の書き換え装置からのデータの送信およびデータの車両制御装置内のメモリへの書き込みが並行して実施されるので、書き換え時間を短縮させることができる。」（段落【０１０９】ないし【０１１３】）
　イ　刊行物１の記載事項及び図面の記載から分かること
ａ）上記アａ）ないしｆ）（特に、ｂ）の段落【０００３】及びｃ）の段落【００２３】）並びに図１の記載によれば、車両制御装置は、電気的にデータの消去及び書込みが可能な不揮発性メモリであるＲＯＭを備えることが分かる。
ｂ）上記アａ）ないしｆ）（特に、ｃ）の記載）並びに図１ないし６及び図８ないし１０の記載によれば、車両制御装置は、受信バッファ及び書き込みバッファを備え、受信バッファ及び書き込みバッファを使用して、外部の書き換え装置からデータを受信し、受信したデータを不揮発性メモリであるＲＯＭに書き込むことが分かる。
　そして、受信バッファ及び書き込みバッファは、外部の書き換え装置からデータを受信し、受信したデータを不揮発性メモリであるＲＯＭに書き込むためのバッファ手段を構成していることが分かる。
ｃ）上記アａ）ないしｆ）（特に、ｃ）の段落【００１９】及び【００２８】ないし【００４４】）並びに図１ないし６及び図８ないし１０の記載によれば、車両制御装置は、プログラムをデータブロック単位に分割した分割データを通信によって取得可能なものであることが分かる。
　また、上記ｂ）をあわせてみると、車両制御装置は、バッファ手段を使用し、分割データを受信し、受信した分割データを不揮発性メモリであるＲＯＭに書込むようにしたものであることが分かる。
　ウ　引用発明
　上記ア及びイを総合して、本願補正発明に倣って整理すると、刊行物１には、次の事項からなる発明（以下「引用発明」という。）が記載されていると認める。
「電気的にデータの消去及び書込みが可能な不揮発性メモリであるＲＯＭと、外部の書き換え装置からデータを受信し、不揮発性メモリであるＲＯＭに書き込むためのバッファ手段と、を備え、プログラムをデータブロック単位に分割した分割データを通信によって取得可能な車両制御装置であって、
　バッファ手段を使用し、分割データを受信し、受信した分割データを不揮発性メモリであるＲＯＭに書込むようにした車両制御装置。」
（２）刊行物２
　ア　刊行物２の記載事項
　原査定の拒絶の理由に引用された、本件出願前に頒布された刊行物である特開２０１１−１１８９２２号公報（公開日は平成２３年６月１６日。以下、「刊行物２」という。）には、図面とともに次の事項が記載されている。
ａ）「【００１３】
　本発明は、上記課題を解決するためになされたもので、各バッファＲＡＭのサイズを１セクタサイズ相当に低減し、製造コストが安価で、高速転送が可能であるとともに、書き込み・読出しの高速処理が可能な半導体記憶装置及びその読出し・書き込み方法を提供することを目的とする。
【００１４】
　また、本発明の他の目的は、上記性能を有するとともに、誤り訂正によりデータの信頼性向上が図れる半導体記憶装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
　上記目的を達成するために、本発明による半導体記憶装置は、システムバスを介して外部ホスト端末とデータ転送可能に接続され、
　複数個のブロック構成を有する不揮発性半導体メモリであって、各ブロック単位で読出し・書き込みのコマンドが実行処理され、１ブロックの容量サイズは外部ホスト端末がデータ読出し・書き込み単位とする１セクタサイズの複数倍である不揮発性半導体メモリと、
　上記外部ホスト端末と上記不揮発性半導体メモリ間のデータ転送を媒介する２個のバッファメモリであって、各々が上記不揮発性半導体メモリの１セクタサイズに相当する容量を有する第１及び第２のバッファメモリと、
　上記外部ホスト端末と上記バッファメモリ間のデータ転送および上記不揮発性半導体メモリと上記バッファメモリ間のデータ転送は、それぞれ上記第１及び第２のバッファメモリのうち別々のバッファメモリを選択し、一方のバッファメモリが外部ホスト端末との間で１セクタ分のデータの授受を行っている際には、もう一方のバッファメモリは不揮発性半導体メモリとの間で別の１セクタ分のデータの授受を行うように制御する制御手段とを有することを特徴とする。
【００１６】
　上記制御手段は、外部ホスト端末からのデータ読出し・書き込みの要求に応答して、前記不揮発性半導体メモリのブロックに対する読出し・書き込みのコマンドを印加し、順次セクタデータ毎に前記バッファメモリを介して外部ホスト端末と前記不揮発性半導体メモリ間のデータの授受を行う。
【００１７】
　また、上記制御手段は、１つのセクタデータの転送後は次のセクタデータの転送が継続できるように前記不揮発性半導体メモリへの制御レベルを保持し、データ転送の同時並列処理を行う。
【００１８】
　上記構成により、バッファメモリの容量を小さくできるので、低コストでの製造が可能となり、転送の並列処理ができるので、ホスト端末からみて高速な転送が実現できる。また、フラッシュメモリに対してブロック単位で処理を行うので、高速な書き込み・読出しが可能となり、処理時間の短縮を図ることができる。」（段落【００１３】ないし【００１８】）
ｂ）「【００２２】
　また、本発明による不揮発性半導体メモリへのデータ書き込み方法は、
　書き込み制御の初期化によって開始ブロックアドレスと開始セクタ番号と転送セクタ数を取得する工程と、
　ホストからのデータ転送要求を発行し、バッファメモリへのデータ転送を開始する工程と、
　フラッシュメモリのプログラム完了時に、ライトコマンド・ブロックアドレス印加処理を行う工程と、
　ホスト端末からのデータ転送完了を待って、転送セクタ数を１減算カウントした後、処理されるべき転送セクタ数が０か否か判定する工程と、を有し、
　転送セクタ数が０の場合は、ライトセクタ書き込み転送処理した後、ブロック処理を完了し、
　転送セクタ数が０より大の場合は、バッファメモリの切り替えを行い、ホスト端末からのデータ転送要求を発行し、バッファメモリへのデータ転送を開始し、ライトセクタ書き込み転送を行い、対象セクタ番号を１だけインクレメントして次のセクタへの書き込みを行い、一方のバッファメモリが外部ホスト端末との間で１セクタ分のデータの授受を行っている際には、もう一方のバッファメモリは不揮発性半導体メモリとの間で別の１セクタ分のデータの授受を行うことを特徴とする。
【００２３】
　上記不揮発性半導体メモリのデータ読出し・書き込み方法によれば、バッファメモリの容量を小さくできるので、低コストでの製造が可能となり、転送の並列処理ができるので、ホスト端末からみて高速な転送が実現できる。また、フラッシュメモリに対してブロック単位で処理を行うので、高速な書き込み・読出しが可能となり、処理時間の短縮を図ることができる。
【発明の効果】
【００２４】
　以上のように、本発明によれば、バッファＲＡＭの容量を小さくできるので、低コストでの製造が可能となり、転送の並列処理ができるので、ホストからみて高速な転送が実現できる。また、フラッシュメモリに対してブロック単位で処理を行うので、高速な書き込み・読出しが可能となる。さらに、上記効果を損なうことなく、誤り訂正によりデータの信頼性向上が図れる。」（段落【００２２】ないし【００２４】）
ｃ）「【００２６】
　（実施例１）
　図１乃至図５を用いて本発明の第１の実施例について説明する。なお、各図において共通する要素には同一の符号を付し、重複する説明については省略している。
【００２７】
　図１は、本発明による不揮発性半導体メモリを用いて構成された半導体記憶装置の１実施例のブロック構成を示す。同図において、半導体記憶装置は、制御信号生成手段としての機能を有する制御信号生成シーケンサ（ＳＥＱ）１と、複数のブロック階層構造を有するフラッシュメモリ２と、２つのバッファＲＡＭ（Ｒ１，Ｒ２）と、双方向バッファ３と、４つのセレクタ（Ｓ１，Ｓ２，Ｓ３，Ｓ４）とを備える。バッファＲＡＭ（Ｒ１，Ｒ２）は、それぞれホスト端末機からのデータの読出し・書き込みができるように、データバスによってセレクタ（Ｓ１，Ｓ２，Ｓ３）を介してホストインターフェース部４と接続されている。同様に、バッファＲＡＭ（Ｒ１，Ｒ２）は、フラッシュメモリ２に対するデータの読出し・書き込みができるように、データバスによってセレクタ（Ｓ２，Ｓ３，Ｓ４）および双方向バッファ３を介してフラッシュメモリ２と接続され、各セレクタによって接続されるデータバスが選択される。
【００２８】
　ここで、制御信号生成シーケンサ（ＳＥＱ）１は、各種のデータ転送を実施するために適切なタイミングで各ブロックに対して制御信号を与え、各セレクタの切替制御、バッファＲＡＭ（Ｒ１，Ｒ２）への制御信号、ブロックアドレス、フラッシュメモリ２への制御信号は全て制御信号生成シーケンサ（ＳＥＱ）１によって生成される（図３を用いて後述する）。
【００２９】
　図１に示す半導体記憶装置では、フラッシュメモリのリード、ライト、イレース処理はブロック単位で行われ、この１ブロックの容量サイズはホスト端末機が処理単位とする１セクタサイズの整数倍であり、本実施例では１ブロックサイズが４セクタサイズである構成例を示している。
【００３０】
　本発明では、ホスト端末機とフラッシュメモリ間のデータ転送を媒介するために設けられた２つのバッファＲＡＭ（Ｒ１，Ｒ２）としては、各々の記憶容量がホスト端末機の処理単位である１セクタサイズと同じ容量サイズのものが使用される。そのため、ホスト端末機とバッファＲＡＭ間のデータ転送、フラッシュメモリとバッファＲＡＭ間のデータ転送は、２つのバッファＲＡＭ（Ｒ１，Ｒ２）のうちそれぞれ別々のバッファＲＡＭを選択して行い、一方のバッファＲＡＭ（例えばＲ１）がホスト端末機とデータの送受信を行っている際には、もう一方のバッファＲＡＭ（例えばＲ２）はフラッシュメモリとのデータ送受信を行うように構成されている。
【００３１】
　ホスト端末機からの読出し・書き込みの要求に応答して、制御信号生成シーケンサ（ＳＥＱ）１は、フラッシュメモリのアドレス指定されたブロックに対するリードコマンド・ライトコマンドを印加し、順次セクタ単位毎にバッファＲＡＭを介してホスト端末機とフラッシュメモリ間のデータの授受を行い、これをブロック単位毎に繰り返してリードコマンド・ライトコマンドを実行する。ここで、１つのセクタデータの転送後は次のセクタデータの転送が継続できるようにフラッシュメモリへの制御信号はそのレベルが保持される。
【００３２】
　図２（ａ）はフラッシュメモリからホスト端末へのデータ読出し動作を示す模式図であり、図２（ｂ）はホスト端末からフラッシュメモリへのデータ書き込み動作を示す模式図であり、フラッシュメモリは１ブロックサイズが２ｋバイト（４セクタサイズ）で構成された場合を示している。
【００３３】
　図２（ａ）に示すフラッシュメモリからのデータ読出し動作において、破線矢印で示すデータ転送Dtr1は、フラッシュメモリから例えばセクタ１のデータが前段階の処理ステップで予めバッファＲＡＭ（Ｒ１）に格納されていることを示している。次に実線矢印で示した２つのデータ転送Dtr2とDtr3 を同時に行う。即ち、バッファＲＡＭ（Ｒ１）に先に格納されたセクタ１のデータをバッファＲＡＭ（Ｒ１）から読み出してホストに転送する(Dtr3)と同時的に、フラッシュメモリから次のセクタ２のデータを読み出してもう一方のバッファＲＡＭ（Ｒ２）に転送(Dtr2)し格納する。バッファＲＡＭ（Ｒ２）に格納されたセクタ２のデータを読み出してホストに転送するときは、それと同時に、フラッシュメモリから次のセクタ３のデータを読み出してもう一方のバッファＲＡＭ（Ｒ１）に転送し格納する。
【００３４】
　同様に、図２（ｂ）に示すホストからフラッシュメモリへのデータ書き込み動作において、破線矢印で示すデータ転送Dtw1は、ホスト端末から例えばセクタ１に対するデータが予めバッファＲＡＭ（Ｒ１）に格納されていることを示している。次に実線矢印で示した２つのデータ転送Dtw2とDtw3 を同時に行う。即ち、バッファＲＡＭ（Ｒ１）に先に格納されたセクタ１に対するデータを読み出してフラッシュメモリに転送する(Dtw3)と同時的に、ホスト端末から次のセクタ２に対するデータをバッファＲＡＭ（Ｒ２）に転送(Dtw2)し格納する。」（段落【００２６】ないし【００３４】）
ｄ）「【００４４】
　図５は本実施例の半導体記憶装置の書き込み動作についての内部動作のフローチャートを示す。図４の読出し動作の場合と同様に、先ず、ステップ＃５０１では、書き込み制御の初期化によって開始ブロックアドレス（ＢＡ）と開始セクタ番号（ｉ）と転送セクタ数（ＳＣ）が取得される。次に、ステップ＃５０２でホストからのデータ転送要求を発行し、バッファＲＡＭへのデータ転送が開始される（ステップ＃５０３）。ステップ＃５０４でフラッシュメモリのプログラム完了待ちを行った後、ステップ＃５０５でライトコマンド・ブロックアドレス印加(write_open)処理が行われる。
【００４５】
　ホスト端末からのデータ転送完了を待って（ステップ＃５０６）、ステップ＃５０７で転送セクタ数（ＳＣ）が１減算カウントされた後、ステップ＃５０８で、転送セクタ数（ＳＣ）が０（未転送セクタなし）か否（未転送セクタ有り）か判定される。未転送セクタなしの場合（ＳＣ＝０）は、ステップ＃５０９のライトセクタ転送（書き込み）(write_sector)に移行し、ブロック処理完了ステップ(write_close) ＃５１０を経て、ステップ＃５１１でフラッシュメモリのプログラム完了待ちを行った後終了する。
【００４６】
　未転送セクタ有りの場合（ＳＣ＞０）は、ステップ＃５１２でバッファＲＡＭの切り替えが行われ、ステップ＃５１３でホストからのデータ転送要求を発行し、バッファＲＡＭへのデータ転送が開始される（ステップ＃５１４）。次に、ステップ＃５１５でライトセクタ転送（書き込み）(write_sector)処理を行い、対象セクタ番号を１だけインクレメントして次のセクタへの書き込みに移行する（ステップ＃５１６）。
【００４７】
　ステップ＃５１７で対象セクタ番号（ｉ）が上限値か否か判定され、上限値以下の場合はステップ＃５０６の処理工程にもどり、上限値より大の場合は、ブロック処理完了ステップ(write_close)＃５１８での処理の後、ステップ＃５１９でブロックアドレス（ＢＡ）を次のブロックに移行して対象セクタ番号（ｉ）をｉ＝０に設定し、再びステップ＃５０４からの処理工程を繰り返す。
【００４８】
　本実施例によれば、バッファＲＡＭの容量を従来技術の複数セクタ分相当と比べて顕著に小さくできるので、低コストでの製造が可能となり、転送の並列処理ができるので、ホストからみて高速な転送が実現できる。また、フラッシュメモリに対してブロック単位で処理を行うので、高速な書き込み・読出しが可能となる。」（段落【００４４】ないし【００４８】）
　イ　刊行物２に記載された発明
　上記アａ）ないしｄ）並びに図１ないし３及び５の記載によれば、刊行物２には、次の事項（以下、「刊行物２に記載された発明」という。）が記載されていると認める。
「不揮発性半導体メモリであるフラッシュメモリを備え、ブロック単位のデータを１セクタサイズごとに分割した分割データを通信によって取得可能な半導体記憶装置において、第１及び第２のバッファＲＡＭを備え、第１及び第２のバッファＲＡＭを交互に使用して分割データを受信し、分割データの受信に使用しない方のバッファＲＡＭを使用して受信した分割データを不揮発性半導体メモリであるフラッシュメモリに書込むようにした発明。」
３．対比
　本願補正発明（以下、「前者」ともいう。）と引用発明（以下、「後者」ともいう。）とを、その機能、構造又は技術的意義を考慮して対比する。
・後者における「不揮発性メモリであるＲＯＭ」は、前者における「不揮発性メモリ」に相当し、以下同様に、「プログラムをデータブロック単位に分割した分割データ」は「プログラムを所定サイズごとに分割した分割データ」に、「車両制御装置」は「自動車用電子制御装置」に、それぞれ相当する。
・後者における「外部の書き換え装置からデータを受信し、不揮発性メモリであるＲＯＭに書き込むためのバッファ手段」は、前者における「２つのバッファ」に、「所定のバッファ」という限りにおいて、相当する。
・後者における「バッファ手段を使用し、分割データを受信し、受信した分割データを不揮発性メモリであるＲＯＭに書込む」は、前者における「２つのバッファを交互に使用し、通信順を示すシーケンス番号が含まれた分割データを受信し、受信した分割データが、正しい順序で受信できたかどうかを検証することと並行して、分割データの受信に使用しない方のバッファを使用し受信した分割データを前記不揮発性メモリに書込み、書込んだ不揮発性のメモリ上の分割データを検証する」に、「所定のバッファを使用し、分割データを受信し、受信した分割データを不揮発性メモリに書込む」という限りにおいて、相当する。
　
　したがって、両者は、
「電気的にデータの消去及び書込みが可能な不揮発性メモリと、所定のバッファと、を備え、プログラムを所定サイズごとに分割した分割データを通信によって取得可能な自動車用電子制御装置であって、
　所定のバッファを使用し、分割データを受信し、受信した分割データを不揮発性メモリに書込むようにした自動車用電子制御装置。」の点で一致し、以下の点で相違している。
［相違点１］
　所定のバッファに関し、本願補正発明においては、「２つのバッファ」であるのに対して、引用発明においては、「外部の書き換え装置からデータを受信し、不揮発性メモリであるＲＯＭに書き込むためのバッファ手段」であり、２つのバッファに特定されない点（以下、「相違点１」という。）。
［相違点２］
　所定のバッファを使用し、分割データを受信し、受信した分割データを不揮発性メモリに書込むことに関し、本願補正発明においては、「２つのバッファを交互に使用し、通信順を示すシーケンス番号が含まれた分割データを受信し、受信した分割データが、正しい順序で受信できたかどうかを検証することと並行して、分割データの受信に使用しない方のバッファを使用し受信した分割データを前記不揮発性メモリに書込み、書込んだ不揮発性のメモリ上の分割データを検証する」ものであるのに対して、引用発明においては、「バッファ手段を使用し、分割データを受信し、受信した分割データを不揮発性メモリであるＲＯＭに書込む」ものである点（以下、「相違点２」という。）。
４．判断
　上記相違点１及び２について検討する。
　相違点１及び２の検討に先立ち、刊行物２に記載された発明を本願補正発明の用語を用いて表現するために、本願補正発明と刊行物２に記載された発明（以下、「後者２」ともいう。）とを、その機能、構造又は技術的意義を考慮して対比する。
・後者２における「不揮発性半導体メモリであるフラッシュメモリ」は前者における「電気的にデータの消去及び書込みが可能な不揮発性メモリ」に相当し、以下同様に、「１セクタサイズ」は「所定サイズ」に相当し、「分割データ」は「分割データ」に、「第１及び第２のバッファＲＡＭ」は「２つのバッファ」に、「分割データの受信に使用しない方のバッファＲＡＭ」は「分割データの受信に使用しない方のバッファ」に、それぞれ相当する。
・後者２における「ブロック単位のデータ」は、前者における「プログラム」に、「書込みデータ」という限りにおいて、相当する。
・後者２における「半導体記憶装置」は、前者における「自動車用電子制御装置」に、「不揮発性メモリへのデータ書込み機能を有する装置」という限りにおいて、相当する。
　したがって、刊行物２に記載された発明は、本願補正発明の用語及び本願補正発明の上位概念の用語で表現すると、次のとおりの技術（以下、「刊行物２に記載された技術」という。）ということができる。
「電気的にデータの消去及び書込みが可能な不揮発性メモリを備え、書込みデータを所定サイズごとに分割した分割データを通信によって取得可能な不揮発性メモリへのデータ書込み機能を有する装置において、２つのバッファを備え、２つのバッファを交互に使用して分割データを受信し、分割データの受信に使用しない方のバッファを使用して受信した分割データを不揮発性メモリに書込むようにした技術。」
　一方、引用発明は、刊行物２に記載された技術に対して、「電気的にデータの消去及び書込みが可能な不揮発性メモリ（引用発明における「不揮発性メモリであるＲＯＭ」が相当。以下、括弧内は同様。）」を備え、「書込みデータ（プログラム）を所定サイズ（データブロック単位）ごとに分割した分割データを通信によって取得可能な不揮発性メモリへのデータ書込み機能を有する装置（車両制御装置）」において、「受信した分割データを不揮発性メモリに書込む」という共通の基本構成を有している。
　そして、引用発明は、刊行物１の段落【０００１】ないし【００１６】の記載を参酌すると分かるように、不揮発性メモリであるＲＯＭの書き換え時間の短縮を課題とするものであるところ、刊行物２に記載された技術は、刊行物２の段落【００１８】の記載を参酌すると分かるように、同様に、不揮発性メモリに対する書込みの処理時間の短縮を図ることを可能とするものであるから、引用発明において、刊行物２に記載された技術を適用することは、当業者が容易に想到し得たことである。
　また、分割データを受信する際に、分割データを通信順を示すシーケンス番号が含まれたものとし、受信した分割データが、正しい順序で受信できたかどうかを検証することは、本件出願前に慣用の技術（必要であれば、特開２００９−２０７０９９号公報（特に、段落【０１０２】）及び特開２０１１−１６０１８１号公報（特に、【請求項３】）を参照。以下、「慣用技術１」という。）であり、さらに、メモリへの書込みの際に、書込んだメモリ上のデータを検証することも、本件出願前に慣用の技術（必要であれば、原査定の拒絶の理由に引用された特開平１０−１１１８６３号公報（特に、段落【００６７】）を参照。以下、「慣用技術２」という。）であるところ、引用発明において、これらを採用することは、当業者が適宜なし得ることである。
　そうすると、引用発明において、刊行物２に記載された技術を適用するとともに、慣用技術１及び２を採用することにより、バッファ手段として２つのバッファを備えたものとするとともに、２つのバッファを交互に使用し、通信順を示すシーケンス番号が含まれた分割データを受信し、受信した分割データが、正しい順序で受信できたかどうかを検証することと並行して、分割データの受信に使用しない方のバッファを使用し受信した分割データを不揮発性メモリであるＲＯＭに書込み、書込んだ不揮発性メモリであるＲＯＭ上の分割データを検証するようにし、上記相違点１及び２に係る本願補正発明の発明特定事項とすることは、当業者が容易になし得たことである。
　そして、本願補正発明は、全体としてみても、引用発明、刊行物２に記載された技術、慣用技術１及び慣用技術２から予測される以上の格別な効果を奏するものではない。
　したがって、本願補正発明は、引用発明、刊行物２に記載された技術、慣用技術１及び慣用技術２に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
〔４〕むすび
以上のとおり、本件補正は、特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に違反するので、同法第１５９条第１項の規定において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　よって、［補正の却下の決定の結論］のとおり決定する。
第３　本願発明について
１．本願発明
　本件補正は上記のとおり却下されたので、本件出願の請求項１に係る発明（以下、同項記載の発明を「本願発明」という。）は、平成２５年１０月１５日に提出された手続補正書により補正された特許請求の範囲の請求項１に記載された事項により特定されるものであるところ、前記第２［理由］〔１〕（Ａ）に示したとおりのものである。
２．刊行物
　原査定の拒絶の理由に引用された刊行物１及びその記載事項、並びに、引用発明は、前記第２［理由］〔３〕２．（１）に記載したとおりであり、原査定の拒絶の理由に引用された刊行物２及びその記載事項、並びに、刊行物２に記載された発明は、前記第２［理由］〔３〕２．（２）に記載したとおりであり、さらに刊行物２に記載された技術は、前記第２［理由］〔３〕４．に記載したとおりである。
３．対比・判断
　本願発明は、前記第２［理由］〔３〕で検討した本願補正発明において、「通信順を示すシーケンス番号が含まれた分割データ」という発明特定事項について、「通信順を示すシーケンス番号が含まれた」というデータ内容の限定を削除するとともに、「受信した分割データが、正しい順序で受信できたかどうかを検証すること」という発明特定事項について、「受信した分割データを検証すること」とし、検証内容の限定を削除したものに相当する。
　そうすると、本願発明の発明特定事項である「分割データ」及び「受信した分割データを検証すること」について限定したものに相当する本願補正発明が、前記第２［理由］〔３〕に記載したとおり、引用発明、刊行物２に記載された技術、慣用技術１及び慣用技術２に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、引用発明、刊行物２に記載された技術、慣用技術１及び慣用技術２に基づいて、当業者が容易に発明をすることができたものであり、特許法第２９条第２項の規定により特許を受けることができない。
４．むすび
　以上のとおり、本願発明は、特許法第２９条第２項の規定により特許を受けることができないから、本件出願は拒絶すべきものである。
　よって、結論のとおり審決する。