(57)【要約】【課題】ＤＵＴ検査のスループットを改善できる半導体検査装置を提供すること。【解決手段】測定演算部と制御部がシステムバスを介して接続され、測定演算部と制御部との間で複数の割込み処理をかけるように構成された半導体検査装置において、前記演算部に前記制御部に対する複数の割込みに優先順位をつけて制御する割込み制御手段を設けたことを特徴とするもの。【選択図】                    図１
2007285737.tif 000002
【特許請求の範囲】
【請求項１】
測定演算部と制御部がシステムバスを介して接続され、測定演算部と制御部との間で複数の割込み処理をかけるように構成された半導体検査装置において、
前記演算部に前記制御部に対する複数の割込みに優先順位をつけて制御する割込み制御手段を設けたことを特徴とする半導体検査装置。
【請求項２】
前記割込み制御手段は、複数の割込みに対し個別に許可を与える割込み許可設定部と、許可された複数の割込みに対し優先順位を設定する優先順位設定部と、優先順位が設定された割込みを一時的に格納する割込み格納部とで構成されていることを特徴とする請求項１記載の半導体検査装置。
【請求項３】
前記演算部に、演算部の内部バスから割込み信号を分離する割込み信号分離手段を設けたことを特徴とする請求項１記載の半導体検査装置。
【請求項４】
前記割込みは、測定演算部内における測定データメモリから演算器への一群の測定データ転送終了通知および測定演算部の演算器から制御部への一連の演算結果データの転送終了通知を含むことを特徴とする請求項１から請求項３のいずれかに記載の半導体検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体検査装置に関し、詳しくは、測定データの転送に伴う割込み動作の改善によるスループットの向上に関するものである。
【背景技術】
【０００２】
被測定対象デバイス(以下ＤＵＴという)の合否を判定するメモリテスタやＬＳＩテスタ等の半導体検査装置の一種に、ＤＵＴの測定データを測定演算部を構成するメモリに一旦格納した後、測定データをメモリから演算器に読み出して合否判定のために必要な演算処理を行い、測定演算部で処理された測定データを装置全体の動作を制御するとともにＤＵＴの合否判定やその他の演算を行う制御部に転送するように構成されたものがある。
【０００３】
図３は従来の半導体検査装置の一例の主要部分を示すブロック図である。図３において、測定演算部１０と制御部２０は、システムバス３０を介して相互に接続されている。
【０００４】
測定演算部１０は、測定データを格納演算処理するとともに処理後のデータを制御部２０へ転送するものであり、測定データメモリ１１、演算器１２、バスコマンド付加器１３、バッファメモリ１４、バスインタフェース１５などで構成されている。
【０００５】
測定データメモリ１１は、図示しないテストヘッドで測定されたＤＵＴの測定データを格納する。
【０００６】
演算器１２は、測定データメモリ１１に格納されたデータを順次読み出し、測定に必要な演算処理を行う。
【０００７】
バスコマンド付加器１３は、演算器１２の演算結果データをシステムバス３０を介して制御部２０に伝送できるように、所定のコマンドを生成して付加する。
【０００８】
バッファメモリ１４は、前段の演算器１２やバスコマンド付加器１３と後段のバスインタフェース１５との速度差を補償するものであり、ファーストインファーストアウト(FIFO)形のメモリを用いる。
【０００９】
バスインタフェース１５は、測定演算部１０の内部バス１６とシステムバス３０との間でデータ伝送を行うためのプロトコル変換などを行う。
【００１０】
制御部２０は、測定演算部１０を制御するとともに演算結果データを処理するものであり、プロセッサ２１、割込み受信回路２２、バッファメモリ２３、バスインタフェース２４などで構成されている。
【００１１】
プロセッサ２１は、各種制御や演算結果データの処理を行う。
【００１２】
割込み受信回路２２は、測定演算部１０からの割込みアクセスを受けてプロセッサ２１に割り込みをかける。
【００１３】
バッファメモリ２３には、プロセッサ２１のプログラムやバスインタフェース１５に設けられているＤＭＡ（ダイレクトメモリアクセス）モジュールを使用して書き込まれる演算結果データが格納される。
【００１４】
バスインタフェース２４は、制御部２０の内部バス２５とシステムバス３０との間でデータ伝送を行うためのプロトコル変換などを行う。
【００１５】
図３の構成の動作を、図４のタイミングチャートを用いて説明する。
ＤＵＴの測定データは測定データメモリ１１に書き込まれる。
【００１６】
測定演算部１０は、制御部２０の指令により、一連の動作を開始する。測定データメモリ１１に格納されたデータ（d1〜d8）は、所定の演算を行うために順次演算器１２に読み出される。演算に必要な測定データが読み出されると終了データ(end)が送出される。
【００１７】
演算器１２は所定の演算を行い、一群の演算結果データ(c1〜c4)および演算結果終了データ(cend)をバスコマンド生成器１３に出力する。演算結果データのデータ数および演算時間は、演算種類やデータ内容に依存する。
【００１８】
バスコマンド生成器１３は、演算器１２の演算結果(c1〜c4)にバスコマンド(cd)を付加してバッファメモリ１４に出力する。
【００１９】
バッファメモリ１４に格納されたデータはバスインタフェース１５に読み出され、システムバス３０および制御部２０のバスインタフェース２４を介して制御部２０のバッファメモリ２３に転送格納される。制御部２０のバッファメモリ２３は、バスインタフェース１５に設けられているＤＭＡモジュールによりＤＭＡされる。
【００２０】
バスインタフェース１５は、バスコマンドをシステムバス３０のプロトコルに変換してシステムバスサイクルを発生させる。
【００２１】
制御部２０の割込み受信回路２２は、測定演算部１０から送信される演算結果終了データ(cend)を受信すると割込み信号を発生させ、演算結果データの終了をプロセッサ２１に伝える。プロセッサ２１は、送られてきた演算結果データを処理するとともに、次のデータ転送指令を測定演算部１０に送信する。
【００２２】
特許文献１には、半導体試験のスループット向上を可能とする技術が開示されている。
【特許文献１】特開２００２−１３１３９７
【発明の開示】
【発明が解決しようとする課題】
【００２３】
ところで、図３の構成によれば、測定演算部１０を構成する演算器１２の速度は、演算種類や演算結果データに依存して変化する。したがって、これらの処理を連続して行う場合には、一連の演算結果データ転送が終了してから測定演算部１０への次の測定データ転送指令が出力されるまでの間に、比較的長い停止時間が生じてしまうことがある。
【００２４】
しかし、停止時間が長くなると半導体検査装置の単位時間当たりのＤＵＴの検査個数が少なくなって検査効率を低下させることになり、できるだけ短縮することが望ましい。
【００２５】
本発明は、このような従来の問題点に着目したものであり、その目的は、ＤＵＴ検査のスループットを改善できる半導体検査装置を提供することにある。
【課題を解決するための手段】
【００２６】
上記課題を達成する請求項１の発明は、
測定演算部と制御部がシステムバスを介して接続され、測定演算部と制御部との間で複数の割込み処理をかけるように構成された半導体検査装置において、
前記演算部に前記制御部に対する複数の割込みに優先順位をつけて制御する割込み制御手段を設けたことを特徴とする。
【００２７】
請求項２の発明は、請求項１記載の半導体検査装置において、
前記割込み制御手段は、複数の割込みに対し個別に許可を与える割込み許可設定部と、許可された複数の割込みに対し優先順位を設定する優先順位設定部と、優先順位が設定された割込みを一時的に格納する割込み格納部とで構成されていることを特徴とする。
【００２８】
請求項３の発明は、請求項１記載の半導体検査装置において、
前記演算部に、演算部の内部バスから割込み信号を分離する割込み信号分離手段を設けたことを特徴とする。
【００２９】
請求項４の発明は、請求項１から請求項３のいずれかに記載の半導体検査装置において、
前記割込みは、測定演算部内における測定データメモリから演算器への一群の測定データ転送終了通知および測定演算部の演算器から制御部への一連の演算結果データの転送終了通知を含むことを特徴とする。
【発明の効果】
【００３０】
これらにより、測定演算部と制御部との間で、演算結果データの転送、測定データメモリから演算器への一群の測定データ転送、演算などを並行処理させることができ、ＤＵＴ検査のスループットを高めることができる。
【発明を実施するための最良の形態】
【００３１】
以下、本発明について、図面を用いて説明する。図１は本発明の一実施例を示すブロック図であり、図３と共通する部分には同一の符号を付けている。図１と図３の構成で異なる点は、割込み分離回路１７と割込み制御回路１８を追加していることである。
【００３２】
割込み信号分離回路１７は、内部バス１６に流れるデータのうち、割込みに関係するデータがバスインタフェース１５に流れないように分離して割込み制御回路１８に送り込む。
【００３３】
割込み制御回路１８は、測定演算部１０内で発生する複数の割込み信号について、割込み許可や優先順位などを管理制御するものであり、割込み許可設定部１８１、優先順位設定部１８２、割込み格納部１８３で構成されている。
【００３４】
割込み許可設定部１８１は、複数の割込み信号のそれぞれについて、個別に割込みを許可するかどうかを選択的に設定する。本実施例では、割込み許可設定部１８１には、測定データメモリ１１から演算器１２への測定データの読み出しが終了した時点で出力される割込み信号と、割込み信号分離回路１７で分離された割込み信号と、エラー情報などのその他の割込み信号が入力され、これら割込み信号の１つまたは複数を選択的に許可する例を示している。
【００３５】
優先順位設定部１８２は、許可された複数の割込み信号が同時に入った場合にどの割込み信号を先に送るかについての優先順位付けを行うものであり、例えば測定データメモリ１１から演算器１２への測定データの読み出しが終了した時点で出力される割込み信号を優先させることができる。
【００３６】
割込み格納部１８３は、実行中の割込み処理が完了するまで次の割込み信号をバスインタフェース１５に出力しないように、優先順位設定部１８２から出力される複数の割込み信号を、優先順位にしたがって一時的に順次格納する。
【００３７】
図２は図１の動作を説明するタイミングチャートである。
ＤＵＴの測定データは測定データメモリ１１に書き込まれる。
【００３８】
測定演算部１０は、制御部２０の指令により、一連の動作を開始する。測定データメモリ１１に格納されたデータ（d1〜d8）は、所定の演算を行うために順次演算器１２に読み出される。演算に必要な測定データが読み出されると測定データメモリ１１から演算器１２への一群の測定データ転送の終了を通知する終了データ(end)が送出されるとともに、割込み制御回路１８の割込み許可設定部１８１に一群の測定データ転送終了を通知する割込み信号が送出される。なお、割込み許可設定部１８１には、一群の測定データ転送終了を通知する割込み信号の他、割込み信号分離回路１７で分離された内部バス１６を流れる割込み信号やエラー情報などのその他の割込み信号も入力される。
【００３９】
演算器１２は必要な演算を行い、一連の演算結果データ(c1〜c4)および演算結果終了データ(cend)をバスコマンド生成器１３に出力する。演算結果データのデータ数および演算時間は、演算種類やデータ内容に依存する。
【００４０】
バスコマンド生成器１３は、演算器１２の演算結果(c1〜c4)にバスコマンド(cd)を付加してバッファメモリ１４に出力する。
【００４１】
バッファメモリ１４に格納されたデータはバスインタフェース１５に読み出され、システムバス３０および制御部２０のバスインタフェース２４を介して制御部２０のバッファメモリ２３に転送格納される。制御部２０のバッファメモリ２３は、バスインタフェース１５に設けられているＤＭＡモジュールによりＤＭＡされる。
【００４２】
バスインタフェース１５は、バスコマンドをシステムバス３０のプロトコルに変換してシステムバスサイクルを発生させる。
【００４３】
割込み制御回路１８の割込み許可設定部１８１に入力された一群の測定データ転送終了通知の割込み信号に対して割込み許可が与えられると、優先順位設定部１８２を介して割込み格納部１８３に格納される。その時点で他に待機中の割込み信号が無いなら直ちにバスインタフェース１５に送られ、制御部２０のプロセッサ２１に対する割込みアクセス(fin)として、システムバス３０、制御部２０のバスインタフェース２４および割込み受信回路２２を介して伝送される。
【００４４】
プロセッサ２１は、一群の測定データ転送終了通知の割込み信号を受信すると、割込み格納部１８３をクリアするとともに、測定データメモリ１１に次の一群の測定データを演算器１２に転送するように要求するための起動をかける。
【００４５】
これにより、一連の演算結果データの転送が終了する前に測定データメモリ１１に対して次の一群のデータ転送を要求する起動をかけることができることから、従来に比べて停止時間を短縮することができ、ＤＵＴ検査のスループットを向上させることができる。
【００４６】
一連の演算結果データが転送された後の演算結果転送終了データ(cend)は割込み信号として割込み信号分離回路１７で分離され、バスインタフェース１５に送られずに割込み制御回路１８に送られる。割込み制御回路１８では演算結果転送終了の割込み信号を割込み格納部１８３に一時的に格納し、待機中の割込み信号が有る場合はその割込み処理が終了してから次の割込みサイクルを発生させる。
【００４７】
これにより、プロセッサ２１への割込みが重なることを防止できる。制御部２０の割込み受信回路２２は、演算結果転送終了データ(cend)に基づく割込みサイクルを受信すると割込み信号を発生させ、演算結果データの転送終了をプロセッサ２１に通知する。
【００４８】
本発明では、演算結果データの転送終了を通知する割込みとは別に測定データメモリからの一群の測定データ転送終了を通知する割込みをかけられる仕組みを実現している。このことにより、従来の装置では演算結果データの転送が終了するまで次の動作指令を出せなかったが、演算結果データの転送と並行して測定データメモリからの次の一群の測定データの転送が可能となりＤＵＴ検査のスループットを高めることができる。
【００４９】
なお、上記実施例では、演算結果データの転送と並行して測定データメモリから演算器へ次の一群の測定データを転送させる例を説明したが、演算とデータ転送を並行処理させることも可能である。
【００５０】
以上説明したように、本発明によれば、スループットの高い半導体検査装置が実現できる。
【図面の簡単な説明】
【００５１】
【図１】本発明の一実施例を示すブロック図である。
【図２】図１の動作を説明するタイミングチャートである。
【図３】従来の半導体検査装置の一例の主要部分を示すブロック図である。
【図４】図３の動作を説明するタイミングチャートである。
【符号の説明】
【００５２】
１０  測定演算部
１１  測定データメモリ
１２  演算器
１３  バスコマンド生成器
１４  バッファメモリ
１５  バスインタフェース
１６  内部バス
１７  割込み信号分離回路
１８  割込み制御回路
１８１  割込み許可設定部
１８２  優先順位設定部
１８３  割込み格納部
２０  制御部
２１  プロセッサ
２２  割込み受信回路
２３  バッファメモリ
２４  バスインタフェース
２５  内部バス
３０  システムバス
【図１】
2007285737.tif 000003
【図２】
2007285737.tif 000004
【図３】
2007285737.tif 000005
【図４】
2007285737.tif 000006