(57)【要約】【課題】  ＰＤＰ装置において、全セル初期化期間における誤放電の発生を確実に抑制することで、維持期間における誤放電を防止し、高い画像品質を有するものを提供する。【解決手段】  維持期間において、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）に一括して維持パルスＰｕｌ．５を、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）に一括して維持パルスＰｕｌ．６を、サブフィールドの輝度重み付けに応じた回数だけ交互に印加する。  さらに、先頭のパルスＰｕｌ．５に同期して、データ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）に一括して、当該維持パルスＰｕｌ．５と同極性（正極性）の維持データパルスＰｕｌ．７を印加する。【選択図】        図４
2007086164.tif 000002
【特許請求の範囲】
【請求項１】
第１電極及び第２電極からなる電極対と、当該電極対に対して放電空間を挟んで立体交差する第３電極とを有し、前記電極対と第３電極との各立体交差部分に放電セルが形成されたプラズマディスプレイパネルを、初期化期間、書き込み期間および維持期間を有する複数のサブフィールドにより１フィールドを構成する方式で駆動して階調表示を行うプラズマディスプレイパネルの駆動方法であって、
前記維持期間において前記電極対に順次印加される複数の維持パルスの中から、先頭の維持パルスを含み且つ前半に偏って選択された１以上の維持パルスに同期させて、
前記第３電極に、当該１以上の維持パルスと同極性の維持データパルスを印加することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
前記第３電極に印加する維持データパルスの立ち上がりタイミングは、
同期する維持パルスの立ち上がりタイミングと同時またはそれに先行することを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
少なくとも全セル初期化期間を有するサブフィールドの直前のサブフィールドに対して、
前記第３電極に対する維持データパルスの印加を実行することを特徴とする請求項１または２記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
１フィールドを構成する複数のサブフィールド中で全セル初期化期間を設けるサブフィールドの割り付けを、
当該フィールドにおける画像の平均ピクチャーレベルに基づいて行なうことを特徴とする請求項１から３の何れかに記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
第１電極及び第２電極とからなる電極対と、当該電極対に対して放電空間を挟んで立体交差する第３電極とを有し、前記電極対と第３電極との各立体交差部分に放電セルが形成されたプラズマディスプレイパネルと、
前記プラズマディスプレイパネルを、初期化期間、書き込み期間および維持期間を有する複数のサブフィールドにより１フィールドを構成する方式で駆動して階調表示を行う駆動部とを備えるプラズマディスプレイパネル装置であって、
前記駆動部は、
前記維持期間において前記電極対に順次印加される複数の維持パルスの中から、先頭の維持パルスを含み且つ前半に偏って選択された１以上の維持パルスに同期させて、
前記第３電極に、当該１以上の維持パルスと同極性の維持データパルスを印加することを特徴とするプラズマディスプレイパネル装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネル装置およびその駆動方法に関し、特に交流面放電型プラズマディスプレイパネル装置に関する。
【背景技術】
【０００２】
プラズマディスプレイパネル（以下では、単に「ＰＤＰ」と記載する。）の中でも現在主流となっている交流面放電型ＰＤＰは、２枚のパネルが互いに間隔をあけて対向配置され、外周部で封止され、内方にＸｅを含む放電ガスが充填された構成となっている。
２枚のパネルの内、一方のパネル（前面パネル）は、ガラス基板の一方の主面に複数の表示電極対（スキャン電極、サスティン電極）が形成され、これを覆うように誘電体層および保護層が順に積層された構成を有し、他方のパネル（背面パネル）は、ガラス基板における前面パネルと対向する側の主面に、複数のデータ電極が形成され、このデータ電極を覆うように誘電体層が積層形成されている。そして、背面パネルにおける誘電体層の面上には、ストライプ状の隔壁が形成されている。隔壁は、データ電極に並行する部分を有し、且つ、隣り合うデータ電極とデータ電極との間に立設され、前面パネルと背面パネルとの間のギャップ材として機能する。隔壁の形成によって、背面パネルには複数の凹部が形成されるが、この各凹部には、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の各発光色の蛍光体層が凹部毎に形成されている。
【０００３】
上記ＰＤＰを駆動する駆動回路は、各電極に対して接続されるドライバと、この各ドライバに対して接続され、装置に入力される映像信号に基づき、サブフィールド法（フィールド内時分割階調表示方式）を用いて駆動信号を出力する駆動制御部とを主な構成としている。この駆動方式においては、図７に示すように、１フィールドを重み付けされた複数のサブフィールドＳＦ１，ＳＦ２‥ＳＦＸに時分割し、各サブフィールドの点灯／非点灯の制御を実行することで階調表示を行う。
【０００４】
各サブフィールドには、選択された放電セルにおいて、初期化放電を発生させ、前のサブフィールドでの壁電荷の履歴消去および書き込み動作のための壁電荷形成を実行する初期化期間と、表示電極対の一方（スキャン電極）とデータ電極との間に書き込み放電を生じさせ、この放電によって壁電荷の形成を行う書き込み期間と、全ての放電セルの表示電極対間に交流電圧を印加し、この電圧印加によって先に選択的に壁電荷の形成がなされた放電セルで維持放電を生じさせる維持期間とが割り当てられる（例えば、特許文献１を参照）。
【０００５】
ところで、初期化には、ＰＤＰの全放電セルを対象として一斉に初期化放電を発生させる全セル初期化と、前のサブフィールドにおいて維持放電が行われた放電セルに対して選択的に初期化を行う選択初期化とがある。
図７に示す例では、第１ＳＦで全セル初期化、第２ＳＦ以降のサブフィールドでは選択初期化がなされるが、１ＴＶフィールド中に全セル初期化期間が数回配置される場合もある。
【０００６】
全セル初期化においては、その前半部において、サスティン電極Ｓｕｓおよびデータ電極Ｄａｔの電位を０（Ｖ）に設定し、この状態でスキャン電極Ｓｃｎに対して電位Ｖｐ(Ｖ)から電位Ｖｒ（Ｖ）へと向かって緩やかに上昇する上りランプ波形の電圧を印加することによって１回目の微弱放電を発生させ、後半部では、データ電極Ｄａｔの電位を０（Ｖ）に維持しながらサスティン電極の電位をＶｈ（Ｖ）に設定し、この状態でスキャン電極Ｓｃｎに電位Ｖｇ（Ｖ）から電位Ｖａ（Ｖ）に向かって緩やかに下降する下りランプ波形の電圧を印加することによって２回目の微弱放電を発生させる。この２回の微弱放電で全ての放電セルが初期化される。
【０００７】
一方、選択初期化では、維持電極Ｓｕｓ１〜Ｓｕｓｎを電圧Ｖｈ（Ｖ）に保持し、データ電極Ｄ１〜Ｄｍを０（Ｖ）に保持し、走査電極Ｓｃｎ１〜Ｓｃｎｎに電圧Ｖｑ（Ｖ）から電圧Ｖａ（Ｖ）に向かって緩やかに下降するランプ電圧を印加することによって、前のサブフィールドの維持期間で維持放電を行った放電セルで、選択的に微弱な初期化放電を発生させて、走査電極Ｓｃｎ上および維持電極Ｓｕｓ上の壁電圧を弱めるとともに、データ電極Ｄｋ上の壁電圧を書込み動作に適した値に調整する。
【特許文献１】特開２０００−２４２２２４号公報
【特許文献２】特開２００４−１９１５３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記のようにしてＰＤＰを駆動する際に、図６に示すように、全セル初期化期間において、弱放電だけを発生させたいにもかかわらず強放電が発生することがある。特に、全セル初期化期間の前半部で強放電が発生した場合には、その影響を受けて後半部においても強放電を生じる傾向がある。そして全セル初期化期間の後半部で強放電が発生すると、恰も書き込み期間における書き込み動作が実行されたのと同じ壁電荷状態を形成するので、その放電セルでは書き込みを行わなくても、維持期間において維持放電が発生することがある。そして、この誤放電がチラツキとなって映像が劣化してしまう。
【０００９】
特に、１ＴＶフィールド中に全セル初期化期間が数回配置される場合、輝度重みの大きいサブフィールドで上記の維持期間における誤放電が発生してしまうと、輝度が明るいために、チラツキがより目立ち、本来の映像が極端に劣化してしまう。
このような問題に対するアプローチとして、例えば、全セル初期化期間の期間終了直後に、全ての放電セルを対象としてスキャン電極に補助消去パルスを印加するという方法がある（特許文献２を参照）。この文献で提案されている技術では、全セル初期化期間直後におけるスキャン電極への補助消去パルスの印加により、過剰な壁電荷を消去し、維持期間での誤放電発生を抑制できるとされている。
【００１０】
しかし、上記特許文献２の技術では、全セル初期化期間終了後に全ての放電セルを対象としてスキャン電極Ｓｃｎに補助消去パルスを印加しているので、強放電を生じていない放電セルにおける壁電荷の状態にまで影響を及ぼしてしまい、そのため、書き込み期間における印加電圧のマージンが狭くなってしまうという問題がある。ここでのマージンとは、正常な書き込み放電を生じさせるために必要となる印加電圧の範囲などのことをいう。
【００１１】
また、上記特許文献２の技術では、補助消去パルスの印加により全セル初期化期間に強放電を生じた放電セルの異常壁電荷が消去されると、その放電セルでは続く書き込み期間で書き込みを行なっても書き込み放電が生じないため、続く維持期間においても維持放電が生じないことになる。このため、特許文献２を採用した場合には、全セル初期化期間で上記強放電が発生したときに、ＰＤＰ装置の駆動における階調が犠牲となり、画像品質の低下を招いてしまう。
【００１２】
また、特許文献２の技術を採用する場合、補助消去パルスのパルス幅を細くし過ぎた場合には、放電遅れのために消去放電が発生しないこともあり、逆に太くし過ぎた場合には、壁電荷が蓄積され誤放電が発生する原因となるので、補助消去パルスの波形設定を非常にシビアにする必要があるという設計上の難しさもある。
さらに、上記特許文献２の技術では、全セル初期化期間における強放電の発生を防止するものではないため、この強放電および補助消去パルスの印加に伴う放電発光に起因して、画面のチラツキ等が発生し、画質の低下をもたらす。
【００１３】
本発明は、上記問題を解決しようとなされたものであって、ＰＤＰを駆動する際に、全セル初期化期間の誤放電の発生を確実に抑制し、維持期間における誤放電を防止して、高い画像品質を確保することを目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成するため、本発明は、第１電極及び第２電極からなる電極対と、当該電極対に対して放電空間を挟んで立体交差する第３電極とを有し、電極対と第３電極との各立体交差部分に放電セルが形成されたＰＤＰを、初期化期間、書き込み期間および維持期間を有する複数のサブフィールドにより１フィールドを構成する方式で駆動して階調表示を行うときに、維持期間において電極対に順次印加される複数の維持パルスの中から、先頭の維持パルスを含み且つ前半に偏って選択された１以上の維持パルスに同期させて、第３電極に、当該１以上の維持パルスと同極性の維持データパルスを印加することとした。
【００１５】
ここで、上記した「維持データパルスが維持パルスに同期」するというのは、この２つのパルスが時間軸上で重なる部分を有する状態をいう。
また、維持期間において電極対に順次印加される複数の維持パルスの中から「前半に偏って選択」というのは、維持期間を前半部と後半部に２等分したときに、前半部から選択される維持パルス数の方が、後半部から選択される維持パルス数よりも多くなるように選択するということ、すなわち、前半部からＡ個選択し（Ａは１以上の整数）、後半部からは全く選択しないかＡより少ない数だけ選択するということである。
【００１６】
具体的には、維持期間に順次印加される維持パルスの中、１番目の維持パルスだけに同期させて維持データパルスを印加する、あるいは１番目，２番目の維持パルスだけに同期させて維持データパルスを印加する、あるいは１番目〜３番目の維持パルスだけに同期させて、維持データパルスを印加することが好ましい。
維持データパルスの立ち上がりタイミングは、対応する維持パルスが立ち上がると同時かそれ以前とすることが好ましい。
【００１７】
第３電極に対する維持データパルスの印加は、少なくとも全セル初期化期間を有するサブフィールドの直前のサブフィールドに対して行なうことが好ましい。
１フィールドを構成する複数のサブフィールド中で全セル初期化期間を設けるサブフィールドの割り付けを、当該フィールドにおける画像の平均ピクチャーレベル（ＡＰＬ）に基づいて行なうようにしてもよい。
【発明の効果】
【００１８】
本発明者等は、上記従来技術において全セル初期化期間に強放電が発生する原因を探る中で、書き込み期間にスキャン電極とデータ電極に書込パルスを印加した場合、放電遅れによって書込パルスの後端エッジ付近で放電が発生すると、各々の電極上には、維持放電を発生させるのに必要なだけの壁電荷が蓄積されず、そのため維持期間において維持放電が発生せず、各電極上に異常な壁電荷が残留してしまうことを見出し、さらに、全セル初期化期間の直前の維持期間において、このような異常な壁電荷を持つ放電セルが生じると、次のサブフィールドの全セル初期化期間において、強放電が発生しやすくなることを見出した。
【００１９】
更に、上記本発明によってこの原因を取り除き、課題を解決できることも突き止めた。
すなわち、上記本発明では、少なくとも維持期間における最初の維持パルスに同期して、第３電極に維持パルスと同極性の維持データパルスが印加されるため、最初の維持パルスを印加するときの放電セルの放電開始電圧が、この維持データパルス印加によって低下する。従って、不完全な書き込み放電が発生した放電セルにおいても、維持期間の最初において確実に維持放電が発生し、それに伴って続く維持パルス印加時にも確実に維持放電が発生する。
【００２０】
なお、このように維持放電を確実に発生させることができるということは、維持パルスの幅を狭く設定してもよいということにもなる。
なお、このように第３電極に維持データパルスを印加することによって維持放電を確実に発生するのは、書込パルスのエッジ付近で書込放電が生じた場合でも、第２電極には負の壁電荷が形成されているため、第３電極に維持データパルスを印加することにより、第２電極と第３電極との間で維持放電の引き金となるトリガ放電が生じ、このトリガ放電を起点として、第１電極に印加する維持パルスの電圧が低くても維持放電が発生しやすくなるからとも考えられる。
【００２１】
このように本発明では、全セル初期化期間に先行するサブフィールドにおいて、書込パルスの後端エッジ付近で放電が発生した放電セルでも維持期間に確実に維持放電が発生するので、異常な壁電荷が蓄積されることがない。よって、それに続く全セル初期化期間には、安定した初期化放電がなされる。そして、全セル初期化期間で安定した初期化放電がなされると、それに続く維持期間における誤放電が防止され、チラツキによる映像劣化が防止される。
【００２２】
ところで、維持期間において電極対に順次印加されるすべての維持パルスに同期させて、第３電極に維持データパルスを印加しても、上記の効果は得られるが、その場合、維持データパルスを印加することによる電力消費の増加が多くなる。これに対して本発明では、維持期間において電極対に順次印加される複数の維持パルスの中から選択されたもの（すなわち、すべてではなく一部のものだけ）に同期させて、第３電極に維持データパルスを印加しているので、その分、電力消費の増加は抑えられる。
【００２３】
また、先頭の維持パルスにおいては、当該維持パルスに同期して維持データパルスを印加することによって維持放電を確実にする効果は大きく、２番目以降の維持パルスにおいては、その効果がだんだん少なくなる。この点、本発明では、維持期間において電極対に順次印加される複数の維持パルスの中から先頭を含み且つ前半に偏った形態で選択しているので、印加する維持データパルスは少なくても、維持放電を確実に生じさせる効果が十分に得られる。
【００２４】
維持データパルスの立ち上がりタイミングを、維持パルスの立ち上がりに先行させれば、維持パルスの立ち上がり時点ですでに維持データパルスが印加されているので、より確実に維持放電がなされる。
上記第３電極に対する維持データパルスの印加は、少なくとも全セル初期化期間を有するサブフィールドの直前のサブフィールドに対して行なえば、全セル初期化期間における強放電を確実に抑制して正常な微弱放電を発生させることができるので、全セル初期化期間を有するサブフィールドの維持期間における誤放電を回避できる。
【００２５】
１フィールド中における全セル初期化期間の設定を、そのフィールドにおける画像の平均ピクチャーレベル（ＡＰＬ）に基づいて行なえば、画像に応じた適正な表示ができる。
例えば、画像のＡＰＬが低い場合には、１フィールド中で、全セル初期化期間を設けるサブフィールドの割合を低く設定することによってコントラストを高め、画像のＡＰＬが低い場合には、１フィールド中で、全セル初期化期間を設けるサブフィールドの割合を高く設定することによって書き込み放電の安定化を図ることができる。
【００２６】
なお、本発明では、上記の特許文献２の技術のように全セル初期化期間の終了後に補助消去パルスを印加するのではなく、維持期間に維持データパルスを印加するので、書き込み期間で書き込み放電のマージンが狭くなることはないし、補助消去パルス印加による強放電によって階調が犠牲となることもない。また、補助消去パルスと比べて、維持データパルスを印加するのは容易であり、パルス幅の設定も比較的容易である。
【発明を実施するための最良の形態】
【００２７】
以下では、本発明を実施するための最良の形態について説明する。なお、以下で説明するＰＤＰ装置1はあくまでも一例であって、本発明はこれに限定されるものではない。
１．パネル部１０の構成
図１は、実施の形態に係るＰＤＰ装置1のパネル部１０の構造を示す要部斜視図（一部断面図）である。
【００２８】
図１に示すように、パネル部１０は、２枚のパネル１１，１２が間に放電空間１３をあけて対向配置された構成を有する。パネル部１０を構成する要素の内、前面パネル１１は、前面基板１１１における背面パネル１２と対向する側の面（図１では下面）に、スキャン電極Ｓｃｎとサスティン電極Ｓｕｓからなる表示電極対１１２が、互いに平行に複数対配設され、この表示電極対１１２を覆うように、誘電体層１１３および保護膜１１４が順に被覆形成されている。
【００２９】
前面基板１１１は、例えば、高歪点ガラスあるいはソーダライムガラスから構成されている。また、スキャン電極Ｓｃｎおよびサスティン電極Ｓｕｓの各々は、錫ドープ酸化インジウム（ＩＴＯ）、酸化錫（ＳｎＯ2）、酸化亜鉛（ＺｎＯ）などからなる幅広の透明電極部１１２１、１１２２と、電気抵抗を下げるためのクロム（Ｃｒ）−銅（Ｃｕ）−クロム（Ｃｒ）や銀（Ａｇ）などから形成されたバス電極部１１２３、１１２４とをそれぞれ積層して構成されている。
【００３０】
また、誘電体層１１３は、Ｐｂ−Ｂ系の低融点ガラス材料で形成され、保護膜１１４については、酸化マグネシウム（ＭｇＯ）あるいは弗化マグネシウム（ＭｇＦ2）を主材料として形成されている。
背面パネル１２は、背面基板１２１における前面パネル１１と対向する側の面（図１では上面）に、表示電極対１１２と略直交する方向において、データ電極Ｄａｔが複数配置されており、このデータ電極Ｄａｔを覆うように、誘電体層１２２が形成されている。また、この誘電体層１２２上には、隣り合うデータ電極Ｄａｔ間に主隔壁１２３１が立設され、さらに、この主隔壁１２３１と略直行する方向に補助隔壁１２３２が形成されている。本実施の形態に係るパネル部１０では、これら主隔壁１２３１と補助隔壁１２３２との組み合わせを以って隔壁１２３が構成されている。なお、図面ｚ方向において、補助隔壁１２３２の上端は、主隔壁１２３１の上端よりも若干低く設定されている。
【００３１】
誘電体層１２２と隣り合う２条の主隔壁１２３１および２条の補助隔壁１２３２とで囲まれた窪み部分の内壁面には、蛍光体層１２４が設けられている。蛍光体層１２４は、色毎に赤色（Ｒ）蛍光体層１２４Ｒ、緑色（Ｇ）蛍光体層１２４Ｇ、青色（Ｂ）蛍光体層１２４Ｂの各々に分けられ、図１におけるｙ方向に主隔壁１２３１で仕切られた窪み部分毎に色分けされて形成されている。なお、図１のｘ方向においては、隣り合う主隔壁１２３１間で構成される列毎に同じ色の蛍光体層１２４Ｒ、１２４Ｇ、１２４Ｂが形成されている。
【００３２】
背面パネル１２における背面基板１２１についても、上記前面基板１１１と同様に、高歪点ガラスあるいはソーダライムガラスなどから構成されている。データ電極Ｄａｔは、例えば、銀（Ａｇ）などの金属材料から形成されており、背面基板１２１の表面上にＡｇペーストをスクリーン印刷して形成されている。なお、データ電極Ｄａｔの形成材料としては、銀の他に、金（Ａｕ）、クロム（Ｃｒ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）等の金属材料や、これらを積層するなどの方法で組み合わせたものも用いることもできる。
【００３３】
誘電体層１２２は、基本的に前面パネル１１の誘電体層１１３と同じく、Ｐｂ−Ｂ系の低融点ガラス材料から形成されているが、酸化アルミニウム（Ａｌ2Ｏ3）や酸化チタン（ＴｉＯ2）が含まれたものでもよい。また、隔壁１２３は、例えば、鉛ガラス材料を用い形成されている。
蛍光体層１２４Ｒ、１２４Ｇ、１２４Ｂは、例えば次に示すような各色蛍光体で形成されている。
【００３４】
Ｒ蛍光体；（Ｙ，Ｇｄ）ＢＯ3：Ｅｕ
Ｇ蛍光体；（Ｙ，Ｇｄ）ＢＯ3：ＴｂとＺｎ2ＳｉＯ4：Ｍｎとの混合物
Ｂ蛍光体；ＢａＭｇ2Ａｌ14Ｏ24：Ｅｕ
パネル部１０は、前面パネル１１と背面パネル１２とが、背面パネル１２に形成された隔壁１２３をギャップ材として間に挟み、且つ、表示電極対１１２とデータ電極Ｄａｔとが略直交する方向に配され、この状態で各々の外周部どうしが封止された構成を有している。この構成によって、上述のように、前面パネル１１と背面パネル１２との間には、各隔壁１２３によって仕切られた放電空間１３が形成され、両パネル１１，１２が密閉容器を形成することになる。この放電空間１３には、Ｎｅ，Ｘｅ，Ｈｅ等が混合されてなる放電ガスが充填されている。放電ガスの封入圧力は、例えば、５０（ｋＰａ）〜８０（ｋＰａ）程度である。
【００３５】
パネル部１０では、表示電極対１１２とデータ電極Ｄａｔとが立体交差する各箇所が放電セル（不図示）に対応する。そして、パネル部１０には、複数の放電セルがマトリックス配列された状態となっている。
２．ＰＤＰ装置１の構成
図２は、ＰＤＰ装置１の構成を模式的に表したブロック図である。当図を用いて、上記パネル部１０を備えるＰＤＰ装置１の構成を説明する。なお、図２では、パネル部１０については電極Ｓｃｎ，Ｓｕｓ，Ｄａｔの配列のみを示している。
【００３６】
図２に示すように、ＰＤＰ装置１は、上記パネル部１０と、この各電極Ｓｃｎ、Ｓｕｓ、Ｄａｔに対して、所要のタイミングおよび波形で電圧を印加する表示駆動部２０とから構成されている。パネル部１０には、行方向にｎ本のスキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）およびｎ本のサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）が交互に配設され、列方向にｍ本のデータ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）が配設されている。そして、隣り合う一対のスキャン電極Ｓｃｎｋ（ｋ＝１〜ｎ）およびサスティン電極Ｓｕｓｋ（ｋ＝１〜ｎ）と、データ電極Ｄａｔｌ（ｌ＝１〜ｍ）との各交差部分に放電セルが形成され、パネル部１０全体として（ｍ×ｎ）個の放電セルを有している。
【００３７】
図２に示すように、表示駆動部２０は、パネル部１０の各電極Ｓｃｎ、Ｓｕｓ、Ｄａｔに接続されるデータドライバ２１、スキャンドライバ２２およびサスティンドライバ２３を有する。そして、表示駆動部２０には、この他に、タイミング発生部２４、Ａ／Ｄ変換部２５、走査数変換部２６、サブフィールド変換部２７およびＡＰＬ（平均ピクチャレベル）検出部２８を有する。また、図示を省略しているが、表示駆動部２０には、電源回路も有している。
【００３８】
表示駆動部２０において、映像信号ＶＤは、Ａ／Ｄ変換部２５に入力され、水平同期信号Ｈおよび垂直同期信号Ｖは、Ａ／Ｄ変換部２５、走査数変換部２６およびサブフィールド変換部２７に入力される。また、垂直同期信号Ｖはタイミング発生部２４にも入力される。
Ａ／Ｄ変換部２５は、入力された映像信号ＶＤをデジタル信号の画像データへと変換し、変換後の画像データを走査数変換部２６およびＡＰＬ検出部２８へと出力する。ＡＰＬ検出部２８は、Ａ／Ｄ変換部２５から転送されてくる１画面毎の各放電セルの各階調値を示す表示画面データに基づき、当該１画面の全ての階調値を積算し、これを全放電セルの数で割った値を求める。
【００３９】
そして、ＡＰＬ検出部２８は、求めた値から最大階調値（例えば、２５６階調）に対する百分率を、ＡＰＬ値としてタイミング発生部２４へ出力する。このＡＰＬ値が低いほど黒っぽい画面となり、ＡＰＬ値が高ければ白っぽい画面となる。
走査数変換部２６は、Ａ／Ｄ変換部２５から受け付けた画像データをパネル部１０の画素数に応じた画像データへと変換し、サブフィールド変換部２７へと出力する。サブフィールド変換部２７は、サブフィールドメモリ（不図示）を備え、走査数変換部２６から転送されてくる画像データをパネル部１０に階調表示させるための各サブフィールドでの放電セルの点灯／非点灯を示す２値データの集合であるサブフィールドデータに変換し、一旦サブフィールドメモリに格納する。そして、タイミング発生部２４からのタイミング信号に基づきサブフィールドデータをデータドライバ２１へと出力する。
【００４０】
タイミング発生部２４は、垂直同期信号Ｖから一定時間経過した時点でフィールド開始信号を生成し、このフィールド開始信号を起点に各サブフィールドの初期化期間、書き込み期間、維持期間の開始を指示するタイミング信号を生成する。さらに、各期間の開始を指示するタイミング信号を起点としてクロックをカウントすることにより、各ドライバ２１〜２３にパルス発生のタイミングを指示するタイミング信号を生成し、これら各種タイミング信号を各ドライバ２１〜２３に出力する。
【００４１】
各ドライバ２１〜２３は、公知のドライバＩＣなどを備え、タイミング発生部２４から送られてくるタイミング信号に基づいて以下のようにパネル部１０に駆動パルスを印加する。
データドライバ２１は、書き込み期間に、タイミング発生部２４から送られてくるタイミング信号に応じて、データ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）の中からサブフィールドデータに基づいて選択したものに書込パルスＰｕｌ．４を印加する。
【００４２】
また、後で詳述するが、データドライバ２１は、維持期間においても、タイミング発生部２４から送られてくるタイミング信号に基づいて、データ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）に一括して維持データパルスＰｕｌ．７を印加する。
スキャンドライバ２２は、タイミング発生部２４から送られてくるタイミング信号に基づいて、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）に、振幅Ｖｂ（Ｖ）のスキャンパルスＰｕｌ．３、振幅Ｖｍ（Ｖ）の維持パルスを印加する。
【００４３】
サスティンドライバ２３は、タイミング発生部２４から送られてくるタイミング信号に基づいて、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）に振幅Ｖｍ（Ｖ）の維持パルスなどを印加する。
また、上記タイミング発生部２４は、ＡＰＬ検出部２８から入力されるＡＰＬ値に基づいて１フィールドを構成するサブフィールドの各初期化期間において、全セル初期化を行なうか選択初期化を行なうかを判定する。判定の具体例については後述する。そして、その結果に基づいて、スキャンドライバ２２，サスティンドライバ２３に、全セル初期化パルスの印加を指示する信号または選択初期化パルスの印加を指示する信号を送る。
【００４４】
スキャンドライバ２２，サスティンドライバ２３には、全セル初期化パルスと選択初期化パルスの波形を形成するプラグラムが格納されており、タイミング発生部２４から送られてくる指示に従って、走査電極Ｓｃｎ及び維持電極Ｓｕｓに全セル初期化パルスあるいは選択初期化パルスを印加する。
これによって、ＡＰＬ値に基づいて、１フィールド内で、全セル初期化が適用されるサブフィールドと選択初期化が適用されるサブフィールドが割付られる。
【００４５】
３．ＰＤＰ装置１の駆動方法
図３は、ＰＤＰ装置１を駆動する際に各電極に印加するパルス波形を示している。
ＰＤＰ装置１は、従来技術と同様サブフィールド法を用いて駆動する。すなわち、１フィールドをＸ個のサブフィールドＳＦ１〜ＳＦＸで構成し、各サブフィールドＳＦ１〜ＳＦＸにおいて印加する維持パルス数の比率が１：２：４：〜：２（Ｘ−１）となるように設定されている。  そして、各サブフィールドＳＦ１〜ＳＦＸで、サブフィールド変換部２７から送られるサブフィールドデータに従って、データドライバ２１が点灯／非点灯を制御することにより、Ｘ個のサブフィールドの組み合わせを以って２Ｘ階調が表示される。
【００４６】
各サブフィールドは、初期化期間Ｔ1、書き込み期間Ｔ2および維持期間Ｔ3から構成される。ただし、初期化期間Ｔ1では、全セル初期化がなされる場合と、選択初期化がなされる場合とがある。なお図３に示すサブフィールドＳＦnでは、初期化期間Ｔ1に全セル初期化が行なわれる。
以下、各期間について詳述する。
【００４７】
３−１．初期化期間Ｔ1
全セル初期化期間Ｔ1においては、図３に示すように、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）に対してパルスＰｕｌ．１を、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）に対してパルスＰｕｌ．２を印加し、データ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）の電位は、全セル初期化期間Ｔ1全体を通して０（Ｖ）に維持する。
【００４８】
パルスＰｕｌ．１の波形は、接地電位から正の電位Ｖｐ（Ｖ）に変化する部分、その後、正の傾きで電位Ｖｒ（Ｖ）へと変化するランプ波形部分、その後、負の傾きで負の電位Ｖａ（Ｖ）に変化するランプ波形部分、その後に０（Ｖ）へと戻る波形部分で構成されている。
また、初期化パルスＰｕｌ．２は、Ｐｕｌ．１の電位がＶg（Ｖ）になるタイミングで、０（Ｖ）から正の電位Ｖｈ（Ｖ）に上がってそれを維持する波形である。なお、この電位Ｖｈ（Ｖ）は、その後の書き込み期間Ｔ2でも維持される。
【００４９】
このような全セル初期化によって、パネル部１０の全ての放電セルにおいて一斉に初期化放電を生じる。すなわち、パルスＰｕｌ．１の電位が０（Ｖ）からＶｒ（Ｖ）に至るまでの間（前半部Ｔ11）に１回目の初期化放電を生じ、パルスＰｕｌ．１の電位がＶｇ（Ｖ）からＶａ（Ｖ）に至るまでの間（後半部Ｔ12）に２回目の初期化放電が生じる。それによって、それ以前のサブフィールドＳＦでの壁電荷の履歴が消去され、且つ、後に続く書き込み期間Ｔ2で書き込み放電するのに適した壁電荷が形成される。
【００５０】
なお、１回目の初期化放電は、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）を陽極とし、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）およびデータ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）を陰極とする微弱な放電であり、２回目の初期化放電は、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）を陰極とし、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）およびデータ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）を陽極とする微弱な放電である。
【００５１】
一方、選択初期化期間においては、維持電極Ｓｕｓ１〜Ｓｕｓｎは電圧Ｖｈ（Ｖ）に保持し、データ電極Ｄ１〜Ｄｍは０（Ｖ）に保持し、走査電極Ｓｃｎ１〜Ｓｃｎｎに電圧Ｖｑ（Ｖ）から電圧Ｖａ（Ｖ）に向かって緩やかに下降するランプ電圧を印加する。
これによって、前のサブフィールドの維持期間で維持放電を行った放電セルでは、選択的に微弱な初期化放電が発生し、走査電極Ｓｃｎ上および維持電極Ｓｕｓ上の壁電圧が弱められ、データ電極Ｄｋ上の壁電圧も書込み動作に適した値に調整される。一方、前のサブフィールドで書込み放電および維持放電を行わなかった放電セルでは、放電することがなく、前のサブフィールドの初期化期間終了時における壁電圧の状態がそのまま保たれる。
【００５２】
３−２．書き込み期間Ｔ2
書き込み期間Ｔ2では、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）を一旦０（Ｖ）にし、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）に対して順次、振幅Ｖｂ（Ｖ）の負極性のスキャンパルスＰｕｌ．３を印加するとともに、データ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）の内、書き込みを行なう放電セルに対応するデータ電極Ｄａｔに振幅Ｖｗ（Ｖ）の書込パルスＰｕｌ．４を印加する。このとき、書き込みを行なう放電セルでは、外部印加電圧（Ｖｗ−Ｖｂ）にデータ電極Ｄａｔ上の壁電荷およびスキャン電極Ｓｃｎ上の壁電荷が加算された電圧が加わり、データ電極Ｄａｔとスキャン電極Ｓｃｎとの間、およびスキャン電極Ｓｃｎとサスティン電極Ｓｕｓとの間に書き込み放電が生じる。
【００５３】
この書き込み放電によって、スキャン電極Ｓｃｎ上に正の壁電荷、サスティン電極Ｓｕｓ上に負の壁電荷、データ電極Ｄａｔ上に負の壁電荷が形成される。
一方、書き込みパルスＰｕｌ．４を印加しなかったデータ電極Ｄａｔとスキャン電極Ｓｃｎとの交差部分における放電セルでは、書き込み放電は生じない。
３−３．維持期間Ｔ3
維持期間Ｔ3においては、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）及びサスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）の電位を一旦０（Ｖ）に戻し、スキャン電極Ｓｃｎ（１）〜Ｓｃｎ（ｎ）に一括して維持パルスＰｕｌ．５を、サスティン電極Ｓｕｓ（１）〜Ｓｕｓ（ｎ）に一括して維持パルスＰｕｌ．６を、サブフィールドの輝度重み付けに応じた回数だけ交互に印加することで、書き込み期間Ｔ2で書き込みがなされた放電セルで維持放電を継続的に発生させる。
【００５４】
スキャン電極Ｓｃｎとサスティン電極Ｓｕｓとの間で維持放電が生じると、維持パルスを印加した電極上に負の壁電荷が、他方の電極上に正の壁電荷が各々蓄積される。このとき、データ電極Ｄａｔ上にも正の壁電荷が蓄積される。
一方、書き込み期間Ｔ2に書き込みされなかった放電セルでは、維持パルスが印加されても維持放電を生じない。このため、この放電セルでは、全セル初期化期間Ｔ1終了時点での壁電荷状態が維持される。
【００５５】
この点は、従来技術と同様であるが、本実施形態ではさらに、先頭のパルスＰｕｌ．５に同期して、データ電極Ｄａｔ（１）〜Ｄａｔ（ｍ）に一括して、当該維持パルスＰｕｌ．５と同極性（すなわち正極性）の維持データパルスＰｕｌ．７を印加する。
なお維持データパルスＰｕｌ．７の振幅Ｖｗ2については、データパルスＰｕｌ．４の振幅Ｖｗと異なってもよいが同じでもよい。振幅Ｖｗ2を振幅Ｖｗと同じにすれば、データドライバ２１において、書き込みパルスＰｕｌ．４と維持データパルスＰｕｌ．７とを、共通のパルス発生回路を用いて生成できる。
【００５６】
このような動作を実現するため、タイミング発生部２４は維持期間において、先頭の維持パルスＰｕｌ．５の立ち上がり及び立下りを指示するタイミング信号をスキャンドライバ２２に送るのに合わせて、維持データパルスＰｕｌ．７の立ち上がり及び立下りを指示するタイミング信号をデータドライバ２１に送り、それ以降はデータドライバ２１にパルス印加の指示をしない。
【００５７】
すなわち、２番目以降の維持パルスの立ち上がり及び立下りを指示するタイミング信号をスキャンドライバ２２に送るときには、データドライバ２１に立ち上がり及び立下りを指示するタイミング信号を送らない。その具体例を以下に示す。
３−４．タイミング発生部２４が維持期間にパルス発生用のタイミング信号を生成する方法の具体例
タイミング発生部２４は、維持期間が開始されると、以下のようにして、各ドライバ２１〜２３に送信する維持パルス及び維持データパルスの立ち上がり立下りを指示するタイミング信号を生成する。
【００５８】
タイミング発生部２４には、各維持パルス及び維持データパルスの各々について、維持期間の開始からパルス立ち上がりまでの時間及び維持期間の開始からパルス立下りまでの設定時間ａ，ｂ，ｃ，ｄ，ｅ‥が、維持データパルスよりも幅の狭いクロックＣＬＫの数に換算されて格納されている。
ａ：維持期間開始から維持データパルス立ち上がりｔ5までの時間に相当するＣＬＫ数
ｂ：維持期間開始から先頭維持パルス立ち上がりｔ1までの時間に相当するＣＬＫ数
ｃ：維持期間開始から維持データパルス立ち下がりｔ6及び先頭維持パルス立ち下がりｔ2までの時間に相当するＣＬＫ数
ｄ：維持期間開始から２番目維持パルス立ち上がりｔ3までの時間に相当するＣＬＫ数
ｅ：維持期間開始から２番目維持パルス立ち下がりｔ4までの時間に相当するＣＬＫ数
なお、３番目以降の維持パルスについても、維持期間開始から立ち上がりまでの時間に相当するＣＬＫ数及び立下りまでの時間に相当するＣＬＫ数設定値がタイミング発生部２４に格納されている。
【００５９】
図８は、タイミング発生部２４が維持期間にタイミング信号を発生する方法を示すフローチャートであって、ここでは、維持データパルスＰｕｌ．７の立ち上がりを、先頭の維持パルスＰｕｌ．５の立ち上がりに先行して行い、維持データパルスＰｕｌ．７の立下りと先頭の維持パルスＰｕｌ．５の立下りを同時に行なう場合について示している。
維持期間の開始と同時に、図８に示すように、時間カウンタＣＴをリセットして（ステップＳ１）、時間カウンタＣＴが各設定時間ａ，ｂ，ｃ，ｄ，ｅ‥になると、各ドライバ２１〜２３に、維持パルスや維持データパルスの立ち上がりあるいは立下りの指示をする（ステップＳ２〜Ｓ１１）。スキャンドライバに先頭の維持パルスの立ち上げ立ち下げを指示するのに合わせてデータドライバに維持データパルスの立ち上げ立ち下げを指示している（ステップＳ２〜Ｓ８）が、２番目の維持パルスを印加するときには、データドライバに維持データパルスの立ち上げ立ち下げを指示していない（ステップＳ９〜Ｓ１１）。そして、図８では省略しているが、３番目以降の維持パルスを印加するときにも、ステップＳ９〜Ｓ１１と同様に、データドライバに維持データパルスの立ち上げ立ち下げを指示することなく、維持期間が終了するまで、維持パルスの立ち上げ立ち下げを繰り返し指示する。
【００６０】
これによって、維持期間において、先頭の維持パルスＰｕｌ．５に合わせて、維持データパルスＰｕｌ．７の立ち上がり及び立下りを指示するタイミング信号がデータドライバ２１に送られるが、それ以降はデータドライバ２１にパルス印加は指示されない。
従って、先頭の維持パルスＰｕｌ．５だけに同期してデータドライバ２１から維持データパルスＰｕｌ．４が印加されることになり、それによって以下の効果が得られる。
【００６１】
４．上記駆動方法による効果
サブフィールドＳＦn-1で書き込み動作および維持動作が行われ、サブフィールドＳＦnでは、全セル初期化期間が配置され、書き込み動作および維持動作が行われない放電セルにおいて、異常放電が起きやすい理由と、本実施形態ではそれが解消される理由を説明する。
【００６２】
書き込み期間において、スキャン電極Ｓｃｎに振幅Ｖｂ（Ｖ）の負極性のスキャンパルスＰｕｌ．３を印加すると共に、データ電極Ｄａｔに正極性の振幅Ｖｗ（Ｖ）の書き込みパルスＰｕｌ．４を印加することで書き込み放電を発生させるが、この放電において、パルスを印加してから放電が開始されるまでに、統計的放電遅れが発生する。
通常は、スキャンパルスＰｕｌ．３及び書き込みパルスＰｕｌ．４が終了する時間内で書き込み放電も終了するが、中にはパルスの立ち下がりエッジ近辺で放電が発生し、パルス立下りまでに放電が終了しない場合もある。
【００６３】
ここで、各電極上に蓄積される壁電荷は、放電が終了した時点において、各電極に印加されている電圧によって決まるので、パルス立下りまでに放電が終了すると壁電荷は正常に蓄積されるが、パルス立下りまでに放電が終了しないと壁電荷の蓄積が十分になされない。
従って、書き込みパルスが印加された放電セルの中には、壁電荷が不十分に蓄積されるものが確率的に発生する。
【００６４】
この状態で、次の維持期間Ｔ3において、スキャン電極Ｓｃｎに最初の維持パルスが印加されるときに、従来の一般的な駆動方法のようにデータ電極Ｄａｔに維持テータパルスが印加されないと、上記のように壁電荷が異常に蓄積されている放電セルでは、放電開始電圧を超えることができずに維持放電が発生せず、２番目以降の維持パルスが印加されるときにも維持放電が発生しない。
【００６５】
よって、このように異常な壁電荷を持つ放電セルでは、次のサブフィールドの全セル初期化期間において強放電が発生しやすくなる（図６参照）。そして、全セル初期化期間の後半部Ｔ12で強放電が発生すると、各々の電極上の壁電荷配置状態は、この後に続く書き込み期間において選択的に行う書き込み放電が発生した後と同じ壁電荷状態を形成してしまい、書き込みパルスを印加しないにもかかわらず、続く維持期間において維持放電がなされるという誤放電が発生してしまい、これがチラツキとなって画像が劣化してしまう。
【００６６】
これに対して本実施形態では、維持期間Ｔ3において、スキャン電極Ｓｃｎに印加される最初の維持パルスに同期させて、データ電極Ｄａｔに維持データパルスＰｕｌ．７が印加されるので、サスティン電極Ｓｕｓとスキャン電極Ｓｃｎとの間で維持放電が開始しやすくなり、壁電荷が異常に蓄積されている放電セルでも維持放電が発生する。
従って、全セル初期化期間Ｔ1では、図４に示すように前半部Ｔ11においても後半部Ｔ12においても強放電が発生せず、正常な初期化が行なわれ、それに続く維持期間において誤放電（書き込みをしないにもかかわらず維持放電がなされること）の発生を防止することができる。
【００６７】
なお、上記のデータ電極Ｄａｔに維持データパルスを印加することによって、サスティン電極Ｓｕｓとスキャン電極Ｓｃｎとの間で維持放電が開始しやすくなる理由については、データ電極Ｄａｔに維持データパルスを印加するとによってスキャン電極Ｓｃｎとサスティン電極Ｓｕｓとの間での放電開始電圧が低くなるためということができるが、サスティン電極Ｓｕｓ（ｊ）上には負の壁電荷が形成されているので、データ電極Ｄａｔ（ｉ）に維持データパルスＰｕｌ．７を印加することによって、サスティン電極とデータ電極との間で維持放電の引き金となるトリガ放電を生じ、そのトリガ放電によって、スキャン電極Ｓｃｎに印加する維持パルスの電圧が低くてもても放電開始されるとも考えられる。
【００６８】
また、維持期間において印加される維持パルスの中で先頭のものだけに同期させて、データ電極に維持データパルスを印加しているので、データドライバ２１の電力消費増加を抑える効果がある。
すなわち、上述した維持放電を確実に発生させる効果については、維持期間において電極対に順次印加されるすべての維持パルスに同期させて、データ電極に維持データパルスを印加しても得られるが、その場合、維持データパルスを印加することによるデータドライバ２１の電力消費の増加が多くなる。
【００６９】
これに対して本実施形態では、維持期間における印加されるすべての維持パルスの中から選択されたもの（具体的には、先頭のものだけ）に同期させて、データ電極に維持データパルスを印加しているので、その分、データドライバ２１の電力消費の増加は抑えられる。
（維持データパルスＰｕｌ．７を印加する形態）
上記説明では、維持期間において、スキャン電極に印加される最初の維持パルスだけに同期してデータ電極に維持データパルスを印加したが、維持期間において印加される最初の維持パルスとともに、２番目以降に印加される維持パルスにも同期してデータ電極に維持データパルスを印加してもよい。ただし、維持期間において電極対に順次印加される複数の維持パルスの中から先頭を含み、且つ前半に偏った形態で選択する。
【００７０】
前半に偏った形態としては、維持期間に順次印加される維持パルスの中、上記のように１番目の維持パルスだけに同期させて維持データパルスを印加する、あるいは１番目，２番目の維持パルスだけに同期させて維持データパルスを印加する、あるいは１番目〜３番目の維持パルスだけに同期させて、維持データパルスを印加することが好ましい。
このように先頭と２番目や３番目の維持パルスに同期して維持データパルスを印加すれば、仮に、先頭の維持パルス印加のときに放電がなされなかった場合でも、２番目の維持パルスあるいは３番目の維持パルスに同期して、維持データパルスが印加されることによって、維持放電が開始される可能性がある。従って、先頭の維持パルスだけに同期して維持データパルスを印加する場合よりも、より確実に維持放電を発生させることができる。
【００７１】
また、維持期間に順次印加される維持パルスの中で、間欠的に選択したものに同期させて維持データパルスを印加してもよい。例えば、維持期間に順次印加される維持パルスの中、１番目，３番目の維持パルスだけに同期させて維持データパルスを印加する、あるいは、１番目，３番目，５番目の維持パルスだけに同期させて維持データパルスを印加することも好ましい。
【００７２】
維持放電の途中において、何らかの理由で、スキャン電極とサスティン電極間での壁電荷の反転が正常に行われず維持放電が弱くなる場合もあるが、このように維持期間の途中で維持データパルスを印加することにより、正常な維持放電が回復しやすくなる。そして、次のサブフィールドの全セル初期化期間において正常な初期化を可能とし、その後の維持期間における誤放電を防止することができる。
【００７３】
以上のように、維持期間において電極対に順次印加される複数の維持パルスの中から先頭を含み、且つ前半に偏った形態で選択したものに同期して維持データパルスを印加すれば、電力消費の増加を抑えながら、確実に維持放電を発生させることができる。
なお、確実に維持放電を発生させる技術として、従来から、先頭の維持パルスの幅を広く設定するといった手法も用いられているが、本実施形態のように、維持データパルスを印加すれば、先頭の維持パルス幅を広く設定しなくてもよい。従って、先頭の維持パルスの幅を広く設定する時間を他の期間に振り分けることによって、駆動マージンを広げたり高階調化に利用できる。
【００７４】
（維持データパルスＰｕｌ．７の立ち上がりタイミングについて）
次に、維持データパルスＰｕｌ．７の立ち上がりタイミングについて図４を参照しながら説明する。
図４では、サブフィールドＳＦn-1の書き込み期間および維持期間とサブフィールドＳＦnの全セル初期化期間において、各電極に印加される電圧波形を示す詳細波形図である。
【００７５】
当図に示すように、データ電極Ｄａｔ（ｉ）に対して印加される維持データパルスＰｕｌ．７は、その立ち上がりタイミングｔ5が、スキャン電極Ｓｃｎ（ｊ）に最初に印加される維持パルスＰｕｌ．５の立ち上がりタイミングｔ1よりも先行している。
このように、維持データパルスＰｕｌ．７の立ち上がりタイミングｔ5を、維持パルスＰｕｌ．５の立ち上がりタイミングｔ1に先行させるか同時にすれば、維持パルスの立ち上がり時点ｔ1ですでに維持データパルスＰｕｌ．７が印加されているので、より確実に維持放電が開始される。
【００７６】
なお、維持データパルスの立ち下がりタイミングｔ6については、維持パルスＰｕｌ．５の立ち下がりタイミングｔ2とほぼ同時とすることが好ましいが、後でもよいし、先行させてもよい。
このような維持データパルスＰｕｌ．７における立ち上がりタイミングｔ5，立ち下がりタイミングｔ6の調整は、タイミング発生部２４において、当該維持データパルスＰｕｌ．７の立ち上がりを指示するタイミング信号及び立下りを指示するタイミング信号を調整することによって行なう。
【００７７】
５．  全セル初期化期間Ｔ1を備えるサブフィールドＳＦの設定
上述したように、タイミング発生部２４は、ＡＰＬ検出部２８で検出されたＡＰＬ値に基づいて、全セル初期化/選択初期化を行なうサブフィールドＳＦの割付パターンを選択するが、そのために、タイミング発生部２４には、ＡＰＬ値と、全セル初期化を行なうサブフィールドＳＦの割付パターンとを対応付けたテーブルを備え、当該テーブルを参照することによってＡＰＬ値に対応する割付パターンを選択する。
【００７８】
下記表１，表２，表３は、ＡＰＬ値と割付パターンとを対応付けたテーブルの例である。
【００７９】
【表１】
2007086164.tif 000003
【００８０】
【表２】
2007086164.tif 000004
【００８１】
【表３】
2007086164.tif 000005
表１，表２，表３ではいずれも、１フィールドが１０のサブフィールドＳＦ１〜ＳＦ１０で構成されているが、全セル初期化期間が割付られる割付パターンが異なっている。
表１では、ＡＰＬ値が５つの範囲に分けられ、各範囲ごとに割付パターンが対応づけらている。
【００８２】
図５は、表１に基づいて選択動作がなされるときに、全セル初期化及び選択初期化が、１フィールド中のどのサブフィールドＳＦで行なわれるかを示すパターンである。
表１にもとづいて割付パターンが選択されると、次にようになる。
ＡＰＬ値が０（％）〜１．５（％）のフィールドでは、ブフィールドＳＦ１だけに全セル初期化期間が割付けられ、サブフィールドＳＦ２〜ＳＦ１０には選択初期化期間が割付られている図５（ａ）のパターンとなる。
【００８３】
ＡＰＬ値が１．５（％）〜５（％）のフィールドでは、サブフィールドＳＦ１，ＳＦ４だけに全セル初期化期間が割付けられ、他のサブフィールドには選択初期化期間が割付られている図５（ｂ）のパターンとなる。
ＡＰＬ値が５（％）〜１０（％）のフィールドでは、サブフィールドＳＦ１，ＳＦ４，ＳＦ１０だけに全セル初期化期間が割付けられ、他のサブフィールドには選択初期化期間が割付られている図５（ｃ）のパターンとなる。
【００８４】
ＡＰＬ値が１０（％）〜１５（％）のフィールドでは、サブフィールドＳＦ１，ＳＦ４、ＳＦ８、ＳＦ１０だけに全セル初期化期間が割付けられ、他のサブフィールドには選択初期化期間が割付られている図５（ｄ）のパターンとなる。
ＡＰＬ値が１５（％）〜１００（％）のフィールドでは、サブフィールドＳＦ１、ＳＦ４、ＳＦ６、ＳＦ８、ＳＦ１０だけに全セル初期化期間が割付けられ、他のサブフィールドには選択初期化期間が割付られている図５（ｅ）のパターンとなる。
【００８５】
表２では、ＡＰＬ値が４つの範囲に分けられ、各範囲ごとに割付パターンが対応づけらている。この表２にもとづいて割付パターンが選択されると、次にようになる。
ＡＰＬ値が０（％）〜１．５（％）のフィールドでは、サブフィールドＳＦ１だけに全セル初期化期間が割付けられ、サブフィールドＳＦ２〜ＳＦ１０には選択初期化期間が割付られているパターンとなる。
【００８６】
ＡＰＬの値が１．５（％）〜５（％）のフィールドでは、サブフィールドＳＦ１，ＳＦ９の２つのサブフィールドだけに全セル初期化期間が割付けられ、他のサブフィールドには選択初期化期間が割付られているパターンとなる。
ＡＰＬ値が５（％）〜１０（％）のフィールドでは、サブフィールドＳＦ１，ＳＦ４，ＳＦ９の３つのサブフィールドだけに全セル初期化期間が割付けられ、他のサブフィールドには選択初期化期間が割付られているパターンとなる。
【００８７】
ＡＰＬ値が１０（％）〜１００（％）のフィールドでは、サブフィールドＳＦ１，ＳＦ４，ＳＦ８，ＳＦ１０の４つのサブフィールドだけに全セル初期化期間が割付けられ、他のサブフィールドには選択初期化期間が割付られているパターンとなる。
表３では、ＡＰＬ値が３つの範囲に分けられ、各範囲ごとに割付パターンが対応づけらている。この表３では、フィールド内における先頭に近いサブフィールドに対して全セル初期化期間を割り付けるようにしている。この表３にもとづいて割付パターンが選択されると、次にようになる。
【００８８】
ＡＰＬの値が０（％）〜１．５（％）のときには、サブフィールドＳＦ１だけに全セル初期化期間が割付けられ、サブフィールドＳＦ２〜ＳＦ１０には選択初期化期間が割付られているパターンとなる。
ＡＰＬ値が１．５（％）〜５（％）のフィールドでは、サブフィールドＳＦ１，ＳＦ４の２つのサブフィールドだけに全セル初期化期間が割付けられ、他のサブフィールドには選択初期化期間が割付られているパターンとなる。
【００８９】
ＡＰＬ値が５（％）〜１００（％）のフィールドでは、サブフィールドＳＦ１，ＳＦ４，ＳＦ６の３つのサブフィールドだけに全セル初期化期間が割付けられ、他のサブフィールドには選択初期化期間が割付られているパターンとなる。
上記表１〜３の対応表ではいずれも、１フィールドを構成する複数のサブフィールド中で全セル初期化期間を設けるサブフィールドの数を、ＡＰＬ値が高いときには多くし、ＡＰＬ値が低いときには少なくしている。これによって以下の効果を奏する。
【００９０】
選択初期化と全セル初期化とを比べると、全セル初期化の方が、初期化放電による安定化作用は優れるが、初期化放電に伴う発光により黒表示品質は低下する。また、一般に画像のＡＰＬ値が高い場合は黒表示領域が狭いので、黒表示品質が低下しても全体の画質にあまり影響しないが、ＡＰＬ値が低い場合は黒表示領域が広い傾向にあるので、黒表示品質が低下すると全体の画質が低下する。
【００９１】
従って、上記のように、ＡＰＬ値が高いときには初期化放電の数を多くして放電の安定化作用を高めるのを優先し、ＡＰＬ値が低いときには初期化放電の数少なくすることによって黒表示品質を高めるのを優先することが、全体的な画質を高める上で有効である。
また、表３のようにフィールド内の先頭に近いサブフィールドに全セル初期化期間を割り付けることで、以下のような効果を奏する。
【００９２】
維持放電回数が多く設定されたサブフィールドでは、その維持放電によって隣接する放電セルに対してクロストークを生じ易い。このため、影響を受ける隣接する放電セルにおいては、壁電荷の減少を生じてしまい、次のサブフィールドで書き込み放電を生じず、画質劣化を生じてしまうことがある。特に、低階調のサブフィールドにクロストークの影響が及んだ場合には、画質劣化の影響が大きい。
【００９３】
これに対して、各フィールドにおける先頭近くに配される低階調のサブフィールドに対して全セル初期化期間を設定することによって、直前のサブフィールドにおけるクロストークの影響を受けた場合にも、確実に放電セル内の壁電荷状態をリセットすることができるので、クロストークによる画質劣化を確実に抑制できる。
（その他の事項）
ＰＤＰ装置は、一般にパネル温度が低くなると、常温や高温時よりも放電が不安定になる傾向があるが、上記ＰＤＰ装置１において、上記図２に示す構成要素の他に、パネル部１０の温度を監視するパネル温度監視部を設け、その温度情報に基づいて、維持データパルスの回数や幅を変化させてもよい。
【００９４】
それによって、どのような温度環境においても安定した維持放電を可能とし、高品質な画像を表示することができる。
さらに、ＰＤＰ装置は、長時間駆動すると初期と比べて放電が不安定となるため、駆動時間を積算カウントする駆動時間カウント部を設けて、積載した使用時間に基づいて維持データパルスの回数や幅を変化させるようにしてもよい。それによって、長時間の使用においても安定した維持放電を可能とし、高品質な画像を表示することができる。
【産業上の利用可能性】
【００９５】
本発明は、テレビジョン及びコンピュータ用モニタなどの高精細で高品質が要求されるディスプレイデバイスに適用が可能である。
【図面の簡単な説明】
【００９６】
【図１】実施の形態に係るＰＤＰ装置１が備えるパネル部１０の要部斜視図である。
【図２】ＰＤＰ装置１の概略構成を示すブロック図である。
【図３】ＰＤＰ装置１の駆動に際して各電極に印加される電圧波形を示す波形図である。
【図４】全セル初期化期間とそれに先立つ書き込み期間，維持期間に、各電極に印加される電圧波形を示す詳細波形図である。
【図５】１フィールド内のサブフィールドＳＦ１〜ＳＦ１０に、全セル初期化と選択初期化を割り当てるパターン例を示す図である。
【図６】従来技術に係るＰＤＰ装置において、各電極に印加される電圧波形と放電形態を示す波形図である。
【図７】従来の一般的なＰＤＰ装置において、各電極に印加される電圧波形を示す図である。
【図８】実施形態にかかるタイミング発生部が維持期間にタイミング信号を発生する方法を示すフローチャートである。
【符号の説明】
【００９７】
１    ＰＤＰ装置
１０    パネル部
１１    前面パネル
１２    背面パネル
２０    表示駆動部
２１    データドライバ
２２    スキャンドライバ
２３    サスティンドライバ
２４    タイミング発生部
２５    Ａ／Ｄ変換部
２６    走査数変換部
２７    サブフィールド変換部
２８    ＡＰＬ検出部
Ｓｃｎ．スキャン電極
Ｓｕｓ．サスティン電極
Ｄａｔ．データ電極
【図１】
2007086164.tif 000006
【図２】
2007086164.tif 000007
【図３】
2007086164.tif 000008
【図４】
2007086164.tif 000009
【図５】
2007086164.tif 000010
【図６】
2007086164.tif 000011
【図７】
2007086164.tif 000012
【図８】
2007086164.tif 000013