【事件の表示】
　特願２００８−５４０２９３「集積ゲートドライバ回路を含むＴＦＴアレイを備えるフラットパネルディスプレイを試験する方法及び装置」拒絶査定不服審判事件〔平成１９年　５月２４日国際公開，ＷＯ２００７／０５９３１５，平成２１年　４月１６日国内公表，特表２００９−５１６１７４〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
　１　手続の経緯
　本件出願は，特許法１８４条の３第１項の規定により平成１８年１１月１５日（パリ条約による優先権　外国庁受理　平成１７年１１月１５日及び平成１８年１１月１４日　アメリカ合衆国）にされたとみなされる特許出願であって，その手続の経緯の概要は，以下のとおりである。
平成２４年　４月２４日：拒絶理由通知（同年５月８日発送）
平成２４年１１月　８日：意見書
平成２４年１１月　８日：手続補正書（以下「手続補正１」という。）
平成２４年１１月２７日：拒絶理由通知（同年１２月４日発送）
平成２５年　６月　３日：意見書
平成２５年　６月１９日：拒絶査定（同年同月２５日送達）
平成２５年１０月２３日：手続補正書（以下「手続補正２」という。）
平成２５年１０月２３日：審判請求
平成２５年１２月１８日：前置報告
平成２６年１０月２４日：拒絶理由通知（同年同月２８日発送）
平成２７年　１月２８日：意見書
　
　２　本願発明
　本件出願の特許請求の範囲の請求項１に係る発明は，手続補正１及び手続補正２によって補正された，特許請求の範囲，明細書及び図面の記載からみて，手続補正２による補正後の特許請求の範囲の請求項１に記載されたとおりの，以下のものである（以下「本願発明」という。）。
「　Ｎ個のシフトレジスタを有する集積ゲートドライバ回路を含むＴＦＴアレイを備えるフラットパネルディスプレイを試験する方法であって，
　第１のショートバーを用いて，第１のクロック信号を前記Ｎ個のシフトレジスタのそれぞれの第１のクロック信号入力端子に供給することと，
　第２のショートバーを用いて，前記第１のクロック信号と１８０度位相が異なる対の第２のクロック信号を前記Ｎ個のシフトレジスタのそれぞれの第２のクロック信号入力端子に供給することと，
　前記Ｎ個のシフトレジスタの１段目のシフトレジスタのイネーブル信号入力端子に，イネーブル信号を供給することとを含み，Ｎ段目を除く前記Ｎ個のシフトレジスタのそれぞれの出力信号は，次段のシフトレジスタのイネーブル信号として用いられ，
　前記Ｎ個のシフトレジスタの出力信号のそれぞれを，前記ＴＦＴアレイの対応するピクセル駆動素子のゲートに供給することでディスプレイパターンを生成することと，
　前記生成されたディスプレイパターンと予測されるディスプレイパターンとを比較することと，
　を備え，
　前記生成されたディスプレイパターンと予測されるディスプレイパターンとを比較することは，
　前記生成されたディスプレイパターンの一部をスキャンすることにより，検知された画像データを生成することと，
　前記検知された画像データと予測される画像データとを比較することと，
　前記集積ゲートドライバ回路内の前記Ｎ個のシフトレジスタに供給される前記第１のクロック信号及び前記第２のクロック信号，並びに，前記集積ゲートドライバ回路内の前記１段目のシフトレジスタに供給される前記イネーブル信号を含む電気駆動信号のパターンに応じていない複数のピクセルを検出することと，
　を含む方法。」
　
　３　当審判体の拒絶の理由
　当審判体の拒絶の理由は，概略，本件出願の請求項１に係る発明は，その最先の優先権主張の日前に日本国内又は外国において頒布された引用例１に記載された発明及び周知技術に基づいて，その最先の優先権主張の日前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから，特許法２９条２項の規定により特許を受けることができない，というものである。
引用例１：特開２００３−５０１８２号公報
　
　４　引用例１の記載及び引用発明
　(1) 引用例１の記載
　引用例１には，以下の事項が記載されている。なお，下線は当審判体が付したものである。
　
　ア　「【発明の名称】画像表示パネル部材のテスト方法，画像表示パネル部材，画像表示パネル，画像表示パネルの駆動方法，画像表示装置」
　
　イ　「【請求項１】
基板と，
前記基板上に設けられた複数のゲート配線と，
前記基板上に設けられた，前記複数のゲート配線とマトリックス状に交差する複数のソース配線と，
前記ソース配線および前記ゲート配線と接続された，複数の画素駆動部と，
前記基板上に一体形成された半導体素子を有する，前記ゲート配線に信号を出力するゲート駆動回路とを備えた画像表示パネル部材のテスト方法であって，
前記基板上にソース検査用配線を設け，前記ゲート駆動回路と前記画素駆動部とを駆動させながら，前記ソース検査用配線から検査用信号を前記ソース配線に印加する画像表示パネル部材のテスト方法。
　
　ウ　「【０００１】
【発明の属する技術分野】本発明は，液晶パネル等の画像表示パネルおよびその駆動方法に関する。
【０００２】
【従来の技術】液晶パネルは“産業の顔”としてパソコン用モニター，カーナビ用モニター等に使用されている。その中でも液晶パネルを駆動する回路を画素表示部と同一プロセスで作成するポリシリコン液晶パネルは，高精細パネルを目標として多彩な開発がなされている。その際，非常に高い動作周波数でも安定した画質を得るため，比較的に動作周波数が低いゲート配線用の駆動回路はポリシリコンからなる半導体素子を用いて形成し，動作周波数が高いソース配線用の駆動回路は半導体ＩＣを用いることが検討されている。
【０００３】この液晶パネルの一例を図５に示す。
【図５】
図５において，１１はガラス基板，１２はゲート配線，１３はソース配線，１４は画素電極である。１５はゲート配線１２，ソース配線１３，画素電極１４に接続されたスイッチング素子であり，ソース配線１３と画素電極１４とを電気的に接続／遮断する。１６はゲート配線１２用の駆動回路であり，ポリシリコンからなる半導体素子で，ガラス基板１１上に一体形成する。１７はソース配線１３用の駆動回路であり，半導体ＩＣを用いる。
【０００４】また図では省略されているが，このガラス基板１１は液晶を挟んで対向電極と向かい合う構造となっている。」
　
　エ　「【０００６】一方，特開平１０−７３５１６号公報に記載されている従来例を図６に示す。
【図６】
図６においては，ゲート配線１２用の駆動回路１６と，ソース配線１３用の駆動回路１７の両方に半導体ＩＣを用いた液晶パネルを，パネル完成直前のパネル部材の段階で画像表示させるために，ゲート配線１２を１本毎に交互に接続した２本の配線ＯおよびＥ，ソース配線１３を３本毎に接続した３本のソース配線Ｒ，ＧおよびＢ，対向電極に接続された１本の配線Ｃの合計６本の配線２１を液晶パネル内に設けている。
【０００７】しかしながら，このような従来例では，ゲート配線１２用の駆動回路１６をポリシリコンからなる半導体素子で形成し，ソース配線１３用の駆動回路１７に半導体ＩＣを用いる液晶パネルに，この６本の配線２１を設けると，パネル完成直前のパネル部材の段階で画像表示はできるが，ゲート配線１２用の駆動回路１６の動作確認ができない。
【０００８】このように，従来の液晶パネルにおいては，ゲート配線用の駆動回路を，基板上にポリシリコンからなる半導体素子で形成する一方，ソース配線用の駆動回路に半導体ＩＣを用いた構成とすると，半導体ＩＣを設ける以前のパネル部材の段階では，画像表示ができないという課題があった。
【０００９】本発明は，このような課題に鑑みてなされたもので，ゲート配線用の駆動回路が基板上に一体成形された画像表示用パネルを，ソース配線用の駆動回路を設ける前の段階で表示可能にする画像表示パネル部材のテスト方法等を提供することを目的とする。」
　
　オ　「【００３２】（実施の形態１）図１は，本発明の実施の形態１による液晶パネル部材の部分構成図である。
【図１】
図に示すように，本実施の形態の液晶パネル部材は，
ゲート配線１２用の駆動回路１６をポリシリコンからなる半導体素子で，ガラス基板１１上に一体成形し，ソース配線１３用の駆動回路は半導体ＩＣを用いて別途取り付けるものとし，ｎを０以上の整数とした場合に，全ての（３ｎ＋１）番目のソース配線１３ａと接続した配線２１ａと，全ての（３ｎ＋２）番目のソース配線１３ｂと接続した配線２１ｂと，全ての（３ｎ＋３）番目のソース配線１３ｃと接続した配線２１ｃとを有する，合計３本の配線２１を設ける
【００３３】このとき，
（３ｎ＋１）番目のソース配線１３ａは赤（Ｒ）を表示する画素電極に接続され，（３ｎ＋２）番目のソース配線１３ｂは緑（Ｇ）を表示する画素電極に接続され，（３ｎ＋３）番目のソース配線１３ｃは青（Ｂ）を表示する画素電極に接続されている
【００３４】この液晶パネル部材で，
ゲート配線１２用の駆動回路１６と対向電極（図示省略）を駆動させながら，３本の配線２１ａ〜２１ｃからテスト用の画像信号を印加すると，ソース配線１３用の駆動回路である半導体ＩＣがない段階でも，白，黒，赤，緑，青色の画像表示ができ，パネルのテストを行うことができる
【００３５】この配線２１ａ〜２１ｃは，テストの画像表示後には用いられないため，ソース配線１３と電気的に遮断する必要がある。そのため，
配線２１ａ〜２１ｃとソース配線１３との間に，それぞれスイッチング素子２２ａ〜２２ｃを設け，スイッチング素子２２ａ〜２２ｃの制御端子の全てと共通に接続した１本の制御配線２３を設ける
【００３６】
テスト動作中は，制御配線２３からスイッチング素子２２ａ〜２２ｃに制御信号を印加して，スイッチング素子２２ａ〜２２ｃをＯＮ状態にして，配線２１ａ〜２１ｃとソース配線１３とを導通させる
　
　カ　「【００５９】また，上記の各実施の形態の画像表示パネルの構成において，制御配線や画像信号を入力する配線，スイッチング素子の構成や配置は，上記の各実施の形態とは異なるものであってもよい。要するに，本発明の画像表示パネル部材のテスト方法は，基板上にソース検査用配線を設け，前記ゲート駆動回路と前記画素駆動部とを駆動させながら，前記ソース検査用配線から検査用信号を前記ソース配線に印加すればよく，基板上のソース検査用配線の構成によって限定されるものではない。
【００６０】また，上記の各実施の形態において，
ゲート駆動回路は，ポリシリコンからなる半導体素子で形成されるものとして説明を行ったが，本発明のゲート駆動回路は，基板に一体形成されるものであれば，ＭＯＳトランジスタや，アモルファスシリコン，結晶シリコン，ＣＧＳ等他の半導体素子で形成されるものであってもよい
【００６１】また，上記の各実施の形態において，基板はガラス基板であるとして説明を行ったが，本発明の基板は，プラスチック，シリコン等の素材を用いた基板であってもよい。
【００６２】また，上記の各実施の形態において，画像表示パネル部材は液晶パネル部材であるとして説明を行ったが，本発明の画像表示パネル部材は，有機ＥＬディスプレイ，プラズマディスプレイパネルなど，他の表示手段を有するパネル部材であってもよい。この場合，対向電極は不要となり，本発明の画像駆動部は，ソース配線およびゲート配線と接続したスイッチング素子と，スイッチング素子と接続した画素電極にて実現される。
【００６３】また，本発明は，テストが終了後の画像表示パネル部材に，ソース駆動回路，またはソース駆動回路およびゲート駆動回路を設けて完成させた画像表示パネルであってもよい。
【００６４】また，本発明は，本発明の画像表示パネルを搭載した画像表示装置であってもよい。」
　
　キ　「【００６５】
【発明の効果】以上説明したところから明らかなように，本発明により，
ゲート配線用の駆動回路を基板と一体に形成し，ソース配線用の駆動回路がないパネル完成直前のパネル部材の段階でも，テスト用の画像表示ができる
　
　(2) 引用発明
　以上の記載内容からみて，引用例１には，請求項１に係る発明の「実施の形態１」として，以下の発明が記載されている（以下「引用発明」という。）。なお，引用発明の認定に際して参考にした引用例１の記載箇所を，段落番号で付記する。また，用語を「実施の形態１」のものに統一してある。
「　【請求項１】ガラス基板１１と，
前記ガラス基板１１上に設けられた複数のゲート配線１２と，
前記ガラス基板１１上に設けられた，前記複数のゲート配線１２とマトリックス状に交差する複数のソース配線１３と，
前記ソース配線１３および前記ゲート配線１２と接続された，複数の画素駆動部と，
前記ガラス基板１１上に一体形成された半導体素子を有する，前記ゲート配線１２に信号を出力するゲート配線１２用の駆動回路１６と，
前記ガラス基板１１上に設けられた配線２１ａ〜２１ｃを備え，
前記ゲート配線１２用の駆動回路１６と前記画素駆動部とを駆動させながら，前記配線２１ａ〜２１ｃから検査用信号を前記ソース配線１３に印加する液晶パネル部材のテスト方法であって，
　【００３４】液晶パネル部材は，
　【００３２】ゲート配線１２用の駆動回路１６をポリシリコンからなる半導体素子で，ガラス基板１１上に一体成形し，【００６０】ゲート配線１２用の駆動回路１６は，基板に一体形成されるものであれば，アモルファスシリコンで形成されるものであってもよく，
　【００３２】ソース配線１３用の駆動回路は半導体ＩＣを用いて別途取り付けるものとし，
　【００３２】ｎを０以上の整数とした場合に，全ての（３ｎ＋１）番目のソース配線１３ａと接続した配線２１ａと，全ての（３ｎ＋２）番目のソース配線１３ｂと接続した配線２１ｂと，全ての（３ｎ＋３）番目のソース配線１３ｃと接続した配線２１ｃとを有する，合計３本の配線２１を設け，（３ｎ＋１）番目のソース配線１３ａは赤（Ｒ）を表示する画素電極に接続され，（３ｎ＋２）番目のソース配線１３ｂは緑（Ｇ）を表示する画素電極に接続され，（３ｎ＋３）番目のソース配線１３ｃは青（Ｂ）を表示する画素電極に接続され，
　【００３６】配線２１ａ〜２１ｃとソース配線１３との間に，それぞれスイッチング素子２２ａ〜２２ｃを設け，スイッチング素子２２ａ〜２２ｃの制御端子の全てと共通に接続した１本の制御配線２３を設け，
　【００３４】ゲート配線１２用の駆動回路１６と対向電極を駆動させながら，３本の配線２１ａ〜２１ｃからテスト用の画像信号を印加すると，ソース配線１３用の駆動回路である半導体ＩＣがない段階でも，白，黒，赤，緑，青色の画像表示ができ，パネルのテストを行うことができ,
　【００３６】テスト動作中は，制御配線２３からスイッチング素子２２ａ〜２２ｃに制御信号を印加して，スイッチング素子２２ａ〜２２ｃをＯＮ状態にして，配線２１ａ〜２１ｃとソース配線１３とを導通させ，
　【００６５】ゲート配線１２用の駆動回路１６を基板と一体に形成し，ソース配線１３用の駆動回路がないパネル完成直前の液晶パネル部材の段階でも，テスト用の画像表示ができる，
　【請求項１】テスト方法。」
　
　５　対比及び判断
　(1) 対比
　本願発明と引用発明を構成毎に対比すると，以下のとおりとなる。
　
　ア　フラットパネルディスプレイを試験する方法
　引用発明の「液晶パネル部材」は，「ゲート配線１２用の駆動回路１６をポリシリコンからなる半導体素子で，ガラス基板１１上に一体成形し」たものであり，また，引用発明の「テスト方法」は，「ゲート配線１２用の駆動回路１６を基板と一体に形成し，ソース配線１３用の駆動回路がないパネル完成直前の液晶パネル部材の段階でも，テスト用の画像表示ができる」というものである。
　したがって，引用発明の「ゲート配線１２用の駆動回路１６」及び「液晶パネル部材」は本願発明の「集積ゲートドライバ回路」及び「フラットパネルディスプレイ」に相当するとともに，本願発明と引用発明は，「集積ゲートドライバ回路を含むフラットパネルディスプレイを試験する方法」の点で共通する。
　
　イ　ディスプレイパターンを生成すること
　引用発明は，「ゲート配線１２用の駆動回路１６と対向電極を駆動させながら，３本の配線２１ａ〜２１ｃからテスト用の画像信号を印加すると，ソース配線１３用の駆動回路である半導体ＩＣがない段階でも，白，黒，赤，緑，青色の画像表示ができ，パネルのテストを行うことができ」るというものである。
　したがって，本願発明と引用発明は，「ディスプレイパターンを生成すること」を含む点で共通する。
　
　(2) 一致点及び相違点
　本願発明と引用発明の一致点及び相違点は，以下のとおりである。
（一致点）
「　集積ゲートドライバ回路を含むフラットパネルディスプレイを試験する方法であって，
　ディスプレイパターンを生成すること，
　を含む方法。」
　
（相違点１）
　「フラットパネルディスプレイ」に関して，本願発明は「ＴＦＴアレイを備える」のに対して，引用発明の「液晶パネル部材」は，一応，これが明らかではない点。
　
（相違点２）
　集積ゲートドライバ回路に関して，本願発明は「Ｎ個のシフトレジスタを有する集積ゲートドライバ回路」であり，「第１のショートバーを用いて，第１のクロック信号を前記Ｎ個のシフトレジスタのそれぞれの第１のクロック信号入力端子に供給することと，第２のショートバーを用いて，前記第１のクロック信号と１８０度位相が異なる対の第２のクロック信号を前記Ｎ個のシフトレジスタのそれぞれの第２のクロック信号入力端子に供給することと，前記Ｎ個のシフトレジスタの１段目のシフトレジスタのイネーブル信号入力端子に，イネーブル信号を供給することとを含み，Ｎ段目を除く前記Ｎ個のシフトレジスタのそれぞれの出力信号は，次段のシフトレジスタのイネーブル信号として用いられ，前記Ｎ個のシフトレジスタの出力信号のそれぞれを，前記ＴＦＴアレイの対応するピクセル駆動素子のゲートに供給することで」ディスプレイパターンを生成するものであるのに対して，引用発明の「ゲート配線１２用の駆動回路１６」は，これが明らかではない点。
　
（相違点３）
　方法に関して，本願発明は，「前記生成されたディスプレイパターンと予測されるディスプレイパターンとを比較すること」を備え，「前記生成されたディスプレイパターンと予測されるディスプレイパターンとを比較することは，前記生成されたディスプレイパターンの一部をスキャンすることにより，検知された画像データを生成することと，前記検知された画像データと予測される画像データとを比較することと，前記集積ゲートドライバ回路内の前記Ｎ個のシフトレジスタに供給される前記第１のクロック信号及び前記第２のクロック信号，並びに，前記集積ゲートドライバ回路内の前記１段目のシフトレジスタに供給される前記イネーブル信号を含む電気駆動信号のパターンに応じていない複数のピクセルを検出することと，を含む」のに対し，引用発明は，これが明らかではない点。
　
　(3) 判断
　ア　相違点１について
　引用発明の「液晶パネル部材」は，「ガラス基板１１と，前記ガラス基板１１上に設けられた複数のゲート配線１２と，前記ガラス基板１１上に設けられた，前記複数のゲート配線１２とマトリックス状に交差する複数のソース配線１３と，前記ソース配線１３および前記ゲート配線１２と接続された，複数の画素駆動部と」を備えるものであるから，当業者ならば，技術常識に基づいて，引用発明の「画素駆動部」はＴＦＴであると理解する。
　相違点１は，相違点ではない。
　
　イ　相違点２について
　液晶パネル部材上に画素駆動部と併せて形成される「ゲート配線１２用の駆動回路１６」として，「Ｎ個のシフトレジスタを有し，第１のクロック信号線を用いて，第１のクロック信号を前記Ｎ個のシフトレジスタのそれぞれの第１のクロック信号入力端子に供給し，第２のクロック信号線を用いて，前記第１のクロック信号と１８０度位相が異なる対の第２のクロック信号を前記Ｎ個のシフトレジスタのそれぞれの第２のクロック信号入力端子に供給し，前記Ｎ個のシフトレジスタの１段目のシフトレジスタのスタートパルス入力端子に，スタートパルスを供給し，Ｎ段目を除く前記Ｎ個のシフトレジスタのそれぞれの出力信号は，次段のシフトレジスタのスタートパルスとして用いられ，前記Ｎ個のシフトレジスタの出力信号のそれぞれを，アクティブマトリックス表示体の対応する画素トランジスタのゲートに供給する」回路は周知（以下「周知技術１」という。）であり，例えば，特開昭６０−２９８９号公報（当審判体の拒絶理由通知の周知例１，以下「周知例１」という。）には，周辺回路をアクティブマトリックス表示体用ＩＣ基板に内蔵することに関して，「（１）　外付けの場合はＣＭＯＳ技術が使えるが，一般にマトリクスＩＣ基板はＮ−ＭＯＳ，又はＰ−ＭＯＳであり，普通に駆動回路を構成すると消費電力が大きすぎて使いものにならない。又ＩＣ基板をＣＭＯＳにすると，製造プロセスが複雑になりすぎる。」（２頁左上欄１３〜１８行）という問題点の指摘とともに，「このような問題点を解決するためにＮチヤンネルＭＯＳプロセスを用いたダイナミツク型のシフトレジスタが採用されている。」（２頁右上欄３〜５行）として，第２図（回路）及び第３図（タイミング図）のゲートライン駆動用のシフトレジスタ回路が開示されている。また，周知技術１の「スタートパルス」は，シフトレジスタの出力信号に対し「イネーブル信号」として機能している。
　引用発明の「液晶パネル部材」は，「ゲート配線１２用の駆動回路１６をポリシリコンからなる半導体素子で，ガラス基板１１上に一体成形し，ゲート配線１２用の駆動回路１６は，基板に一体形成されるものであれば，アモルファスシリコンで形成されるものであってもよく」というものであるから，技術常識（上記問題点）を踏まえた当業者にとって，周知技術１は，引用発明で「採用されている」に等しい構成である。そして，引用発明の「テスト方法」は，「ゲート配線１２用の駆動回路１６と対向電極を駆動させながら，３本の配線２１ａ〜２１ｃからテスト用の画像信号を印加すると，ソース配線１３用の駆動回路である半導体ＩＣがない段階でも，白，黒，赤，緑，青色の画像表示ができ，パネルのテストを行うことができ」るというものであり，また，本願発明の「第１のショートバー」及び「第２のショートバー」が，少なくとも，ＩＣゲートドライバの「第１のクロック信号線」及び「第２のクロック信号線」の態様を含むことは，本件出願の発明の詳細な説明の段落【００２１】及び【００２５】の記載からみて明らかである。
　そうしてみると，引用発明の「ゲート配線１２用の駆動回路１６」として周知技術１の構成を採用して行われるテスト方法は，「Ｎ個のシフトレジスタを有する集積ゲートドライバ回路」において「第１のショートバーを用いて，第１のクロック信号を前記Ｎ個のシフトレジスタのそれぞれの第１のクロック信号入力端子に供給することと，第２のショートバーを用いて，前記第１のクロック信号と１８０度位相が異なる対の第２のクロック信号を前記Ｎ個のシフトレジスタのそれぞれの第２のクロック信号入力端子に供給することと，前記Ｎ個のシフトレジスタの１段目のシフトレジスタのイネーブル信号入力端子に，イネーブル信号を供給することとを含み，Ｎ段目を除く前記Ｎ個のシフトレジスタのそれぞれの出力信号は，次段のシフトレジスタのイネーブル信号として用いられ，前記Ｎ個のシフトレジスタの出力信号のそれぞれを，前記ＴＦＴアレイの対応するピクセル駆動素子のゲートに供給することでディスプレイパターンを生成すること」を含むものである。
　したがって，相違点２に係る構成は，当業者が「採用されている」と理解するに等しい構成であるから引用発明が実質的に具備する構成であり，少なくとも，当業者が引用発明の「ゲート配線１２用の駆動回路１６」として周知技術１を採用し，相違点２の構成を克服することは，当業者において容易にできたことである。
　
　ウ　相違点３について
　当審判体は，拒絶理由通知において，「本願発明１の「スキャン」の構成については必ずしも明確とはいえない」と指摘し「液晶封入前に行われる検査手法であると善解しても」容易であり，また，「画像データを順次取り込むといった程度の意味と解するならば，なおさら」容易であると指摘したところであるが，請求人は，スキャンに関する検査手法の構成を明確にする補正をしなかった。
　そこで，特許請求の範囲の「スキャン」を，(ア)通常の用語の意味に解釈した場合と，(イ)通常の用語の意味を離れて実施形態に限定解釈した場合の双方について，以下，検討する。
　(ア)通常の用語の意味に解釈した場合
　「スキャン」は「画像を走査すること」（広辞苑第６版）を意味するから，本願発明の「前記生成されたディスプレイパターンの一部をスキャンすることにより，検知された画像データを生成すること」は，「前記生成されたディスプレイパターンの一部を走査して画像データを順次取り込むことにより，検知された画像データを生成すること」を含むと解釈できる。
　また，試験対象について，本件出願の特許請求の範囲には，「フラットパネルディスプレイ」と記載されているから，本件出願の試験対象には，液晶が封入されて「ディスプレイ」として機能するものを含むと解釈できる。
（この点に関し，本件出願の発明の詳細な説明の段落【００２７】には，「本発明の上記実施形態は，例であって，これに限定されない。さまざまな変更および等価物があり得る。本発明は，フラットパネルディスプレイのタイプに限定されず，フラットパネルに集積されたゲートドライバ回路にも限定されない。本発明は，集積ゲートドライバ回路の入力信号の数にも制限されない。本開示を鑑み，さらなる追加，削除，あるいは，修正も明らかであり，添付の請求項の範囲に含まれることが意図される。」と記載され，また，段落【０００５】においても，液晶が封入され画像表示が可能となった後の試験方法が開示されているところでもある。）
　ここで，引用発明は「ゲート配線１２用の駆動回路１６と対向電極を駆動させながら，３本の配線２１ａ〜２１ｃからテスト用の画像信号を印加すると，ソース配線１３用の駆動回路である半導体ＩＣがない段階でも，白，黒，赤，緑，青色の画像表示ができ，パネルのテストを行うことができ」るものであるところ，画像表示をした後の，パネルのテストがどのように行われるのか，文言上は引用例１に明記されていない。しかしながら，引用例１には「液晶パネルは“産業の顔”としてパソコン用モニター，カーナビ用モニター等に使用されている。その中でも液晶パネルを駆動する回路を画素表示部と同一プロセスで作成するポリシリコン液晶パネルは，高精細パネルを目標として多彩な開発がなされている。」（段落【０００２】）と記載されており，パソコン用モニターのような高精細パネルを人間が目視でテストすることは困難であることを考慮すると，引用例１の記載に接した当業者ならば，引用発明のテストは，例えば，特開平７−７２０９５号公報（以下「周知例５」という。）の段落【００２３】，【００２６】及び【図１】，特開平４−２４４９２９号公報（以下「周知例６」という。）の段落【０００８】，【００１１】及び【図１】，特開昭６２−２８８８９２号公報（以下「周知例７」という。）の特許請求の範囲，３頁左下欄１７行〜右下欄２行及び第１図，米国特許５０８１６８７号明細書（本件出願の発明の詳細な説明の段落【０００５】記載の文献）に開示されているように，画像表示を撮像した画像データと予測画像の画像データを比較してテスト不合格の複数のピクセルを検出するよう自動化されていると理解する。
　引用発明において，当業者の理解に従い，画像表示を撮像した画像データと予測画像の画像データを比較してテスト不合格の複数のピクセルを検出するように自動化して，「前記生成されたディスプレイパターンの一部をスキャンすることにより，検知された画像データを生成することと，前記検知された画像データと予測される画像データとを比較することと，テスト不合格の複数のピクセルを検出すること」を含む「テスト方法」とすることは，当業者が容易にできたことである。
　
　(イ)発明の詳細な説明を参酌した場合
　本件出願の発明の詳細な説明の段落【００２２】には，「フォトンダイナミックス製の電圧画像光学系（ＶＩＯＳ）などの検出手段が信号パターンに応じていないピクセルを光学的または電気的に観察するパネル上をスキャンする。」と記載されているから，本願発明の「前記生成されたディスプレイパターンの一部をスキャンすることにより，検知された画像データを生成すること」は，例えば，特開平０６−１８０３５３号公報（拒絶理由通知の引用例２（本件出願の発明の詳細な説明の段落【０００４】記載の米国特許４９８３９１１号明細書に対応する刊行物），以下「引用例２」という。）の図２及びその説明，特開平６−２７４２８号公報（拒絶理由通知の周知例３，以下「周知例３」という。）の図１及びその説明に開示されているような，「検査対象の液晶パネルを動作させたときの各点の電圧を変調器により画像データとして得る方法」（以下「周知技術２」という。）のことを含むと理解できる。
（この点に関し，「ディスプレイ」として機能する前に関する事項であるが，本件出願の発明の詳細な説明の段落【０００４】には，「ＬＣＤパネルに関わる製造費用のかなりの部分は，ＬＣ材料が上下のガラスプレート間に注入されるときに発生する。したがって，この製造工程の前に画質に関するどんな問題も見極めて修正しておくことが重要である。」と記載されているところでもある。）
　ここで，引用発明は，「ゲート配線１２用の駆動回路１６を基板と一体に形成し，ソース配線１３用の駆動回路がないパネル完成直前の液晶パネル部材の段階でも，テスト用の画像表示ができる」というものであり，検査タイミングを液晶封入前に変更するだけで直ちに周知技術２が適用できるから，周知技術２に接した当業者ならば，引用発明の検査タイミングを，液晶パネルディスプレイ製造工程のより上流である，液晶封入前に変更して周知技術２を採用して「前記生成されたディスプレイパターンの一部をスキャンすることにより，検知された画像データを生成する」ことは容易にできたことである。また，周知技術２を適用して得られる情報は，可視される「画像表示」ではなく情報としての「画像データ」であるから，「前前記検知された画像データと予測される画像データとを比較することと，テスト不合格の複数のピクセルを検出する」手段を採用することは当然である。
　
　エ　小括
　相違点２についての判断は前記イのとおりであるから，前記ウにおける，「テスト不合格の複数のピクセル」は，相違点２についての容易推考に伴い自動的に「前記集積ゲートドライバ回路内の前記Ｎ個のシフトレジスタに供給される前記第１のクロック信号及び前記第２のクロック信号，並びに，前記集積ゲートドライバ回路内の前記１段目のシフトレジスタに供給される前記イネーブル信号を含む電気駆動信号のパターンに応じていない複数のピクセル」となる。
　
　また，本願発明が奏する効果は，引用発明及び周知技術から予測できる範囲内のものであり，顕著なものであるとはいえない。
　
　以上のとおりであるから，本願発明は，引用発明及び周知技術に基づいて，当業者が容易に発明できたものである。
　
　(4) 請求人の主張について
　請求人は，概略，以下のとおり主張している。
「　本願発明では，「Ｎ個のシフトレジスタのそれぞれの出力信号をＴＦＴアレイの対応するピクセル駆動素子のゲートに供給することでディスプレイパターンを生成し，生成されたディスプレイパターンと予測されるディスプレイパターンとを比較してフラットパネルディスプレイを試験」しているが，この際に，「第１のショートバーを用いて，第１のクロック信号をＮ個のシフトレジスタのそれぞれの第１のクロック信号入力端子に供給し」，「第２のショートバーを用いて，第１のクロック信号と１８０度位相が異なる対の第２のクロック信号をＮ個のシフトレジスタのそれぞれの第２のクロック信号入力端子に供給し」，「Ｎ個のシフトレジスタの１段目のシフトレジスタのイネーブル信号入力端子に，イネーブル信号を供給」している。つまり，集積ゲートドライバ回路を用いて複数のゲートラインに循環的な信号を供給し（本願の図４Ａ，４Ｂ及び４Ｃ参照），それぞれのゲートラインを特定のパネルリフレッシュレートで駆動させながら，「集積ゲートドライバ回路内のＮ個のシフトレジスタに供給される第１のクロック信号及び第２のクロック信号，並びに，集積ゲートドライバ回路内の１段目のシフトレジスタに供給されるイネーブル信号を含む電気駆動信号のパターンに応じていない複数のピクセルを検出」している。これにより，ＴＦＴアレイ画素領域のディスプレイパターンの挙動を評価することによって，ＴＦＴアレイ画素領域内の欠陥の特定ばかりではなく，集積ゲートドライバ回路内の欠陥をも特定することができる。このため，より簡易な構成で且つより効率的に，集積ゲートドライバ回路を含むＴＦＴアレイを備えるフラットパネルディスプレイの試験を網羅的に行うことができる。」
　
　そこで，本件出願の図４Ａ，４Ｂ及び４Ｃを参照すると，そこには，周知技術１と同様のゲート駆動回路が，周知技術１の通常動作と同様のタイミングで動作する様子が開示されているにすぎない（結局，相違点２において判断したとおりである。）。
【図４ａ】
【図４ｂ】
【図４ｃ】
さらにすすんで，図６を参照しても，そこには，周知技術１と同様のゲート駆動回路の通常の動作によって，液晶パネル全体の画素に対しオン信号が印加される構成が開示されているにすぎない（通常の「白」を書き込む動作にすぎない。）。
【図６】
また，「集積ゲートドライバ回路内の欠陥をも特定することができる」という効果は，引用発明が解決する効果（引用例１の段落【０００７】を参照）にすぎない。
　
　６　まとめ
　本願発明は，その最先の優先権主張の日前に日本国内又は外国において，頒布された引用例１に記載された発明及び周知技術に基づいて，その最先の優先権主張の日前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから，特許法２９条２項の規定により特許を受けることができないものである。
　したがって，他の請求項に係る発明について審理するまでもなく，本願は拒絶すべきものである。
　よって，結論のとおり審決する。