【事件の表示】
　特願２０１２−５２１６３５「高速整流回路」拒絶査定不服審判事件〔平成２３年　１月２７日国際公開、ＷＯ２０１１／０１１１０７、平成２４年１２月２７日国内公表、特表２０１２−５３３９６５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、２０１０年５月１７日（パリ条約による優先権主張外国庁受理２００９年７月２１日、米国）を国際出願日とする出願であって、平成２５年２月１日付けの拒絶理由通知に対して、同年５月３０日に意見書とともに手続補正書が提出され、同年７月８日付けで拒絶査定がなされ、これに対して同年１１月７日に拒絶査定不服の審判請求がなされるとともに、同日付けで手続補正がなされ、その後、平成２６年１月２７日付けで審尋がなされ、同年４月３０日に回答書が提出されたものである。
　
　
第２　補正の却下の決定
［補正の却下の決定の結論］
　平成２５年１１月７日付けの手続補正を却下する。
　
［理由］
１．本願発明と補正後の発明
　平成２５年１１月７日付けの手続補正（以下、「本件補正」という。）は、平成２５年５月３０日付け手続補正書の特許請求の範囲の請求項７に記載された、
　
「　　【請求項７】
　高電圧低静電容量の整流回路であって、
　前記整流回路の整流信号出力ノードに接続された、高速高電圧のノーマリーオン電界効果トランジスタ（ＦＥＴ）と、
　前記ＦＥＴのソースノードに接続されたカソードと、前記ＦＥＴのゲートノードおよび交流電流（ＡＣ）入力信号を受信する交流電流（ＡＣ）入力ノードの両方に接続されたアノードとを有する高速低電圧のダイオードと
　を含み、
　前記ＦＥＴは、高速低電圧のダイオードと共に単一の素子に組み込まれた窒化ガリウム（ＧａＮ）高電子移動度トランジスタ（ＨＥＭＴ）を構成することを特徴とする高電圧低静電容量の整流回路。」
　
という発明（以下、「本願発明」という。）を、
　
「　　【請求項７】
　高電圧低静電容量の整流回路であって、
　前記整流回路の整流信号出力ノードに接続された、高速高電圧のノーマリーオン電界効果トランジスタ（ＦＥＴ）と、
　前記ＦＥＴのソースノードに接続されたカソードと、前記ＦＥＴのゲートノードおよび交流電流（ＡＣ）入力信号を受信する交流電流（ＡＣ）入力ノードの両方に接続されたアノードとを有する高速低電圧のダイオードと
　を含み、
　前記ＦＥＴは、高速低電圧のダイオードと共に単一の素子に組み込まれた窒化ガリウム（ＧａＮ）高電子移動度トランジスタ（ＨＥＭＴ）を構成
し、
前記高速低電圧のダイオード及び前記ＦＥＴは、前記ＡＣ入力信号の第一の半サイクルが、前記ＡＣ入力ノードに印加されたときに、前記ＡＣ入力ノードと前記整流信号出力ノードとの間の電圧降下が、ダイオードの順バイアスの電圧降下と、前記ＧａＮ　ＨＥＭＴのソース−ドレイン間の抵抗に起因する電圧降下との合計からなるように構成された
　
という発明（以下、「補正後の発明」という。）に補正することを含むものである。
　
　
２．補正の適否
（１）新規事項の有無、補正の目的、シフト補正の有無
　上記補正は、高速低電圧のダイオード及びＦＥＴに関し「前記ＡＣ入力信号の第一の半サイクルが、前記ＡＣ入力ノードに印加されたときに、前記ＡＣ入力ノードと前記整流信号出力ノードとの間の電圧降下が、ダイオードの順バイアスの電圧降下と、前記ＧａＮ　ＨＥＭＴのソース−ドレイン間の抵抗に起因する電圧降下との合計からなるように構成されたこと」を限定する補正である。そうすると、上記補正は補正前の請求項７に記載された発明特定事項を限定的に減縮するから、特許法第１７条の２第５項第２号（補正の目的）に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　また、上記補正の内容に関連して、本願の願書に最初に添付した明細書の【００１９】段落に「ＡＣ入力信号の第一の半サイクルがＡＣ入力ノードに印加された場合に、ＡＣ入力ノードと整流信号出力ノードとの間の電圧降下は、ショットキーダイオードの順バイアスの電圧降下とＧａＮ　ＨＥＭＴのソースドレイン間抵抗に起因する電圧降下との合計を含む。」と記載されていることからみて、上記補正は、本願の願書に最初に添付した明細書、特許請求の範囲又は図面に記載された事項の範囲内においてされたことは明らかであるから、特許法第１７条の２第３項（新規事項）の規定に適合する。また、上記補正は同法第１７条の２第４項（シフト補正）の規定に適合することも明らかである。
　
（２）独立特許要件についての検討
　上記（１）で検討したとおり、本件補正による請求項７についての上記補正は、特許法第１７条の２第５項第２号に掲げる、特許請求の範囲の減縮を目的とするものに該当するから、補正後の特許請求の範囲の請求項７に記載された事項により特定される発明が、特許出願の際独立して特許を受けることができるものであるか否かにつき、更に検討する。
　
［補正後の発明］
　上記「１．本願発明と補正後の発明」の項において、「補正後の発明」として認定したとおりである。
　
［引用発明］
　原査定の拒絶理由に引用された刊行物である、特開２００８−１９８７３５号公報（以下、「引用例」という。）には、整流特性を有する複合半導体装置に関し、図面とともに以下の事項が記載されている。（注：下線部は当審合議体で付した。）
　
イ．「【０００８】
本発明は、次の効果を有する。
（１）本発明に従って半導体整流素子に対して直列に接続されたユニポーラ型電界効果トランジスタは、半導体整流素子が順方向バイアスされている時にオン状態となる。半導体整流素子が順方向バイアスされ且つ電界効果トランジスタがオン状態の時において、ゲート電極と第２の主電極（例えばドレイン電極）との間に流れる電流は前記半導体整流素子の第１及び第２の電極間を流れる電流（順方向電流）よりも小さいので、半導体整流素子の第１の電極と電界効果トランジスタの第２の主電極（例えばドレイン電極）との間を流れる電流の全部又は大部分は半導体整流素子を通って流れ、ゲート電極を通って実質的に流れない。ユニポーラ型電界効果トランジスタの電流は、電子と正孔との２種類のキャリアではなく、電子又は正孔のいずれか一方のみに基づいて流れる。従って、ユニポーラ型電界効果トランジスタにおいては、少数キャリアが存在せず、少数キャリアの蓄積に基づくターンオフの遅れの問題が生じない。半導体整流素子を逆方向バイアスする向きの電圧が第２の主電極（例えばドレン電極）と半導体整流素子の第１の電極（例えばアノード）との間に印加されると、ユニポーラ型電界効果トランジスタがオフ状態になるまでは半導体整流素子に逆方向バイアスが印加される。しかし、半導体整流素子がシリコンショットキーバリアダイオードの場合には、電流が多数キャリアであるので、逆回復時間が無く、ターンオフの応答遅れを無視できる。また、半導体整流素子がｐｎ接合ダイオードの場合には逆回復時間によるターンオフの応答遅れがあるが、ｐｎ接合ダイオードの耐圧をユニポーラ型電界効果トランジスタのゲート電極と第２の主電極（例えばドレイン電極）との間の耐圧よりも低く設定することにより、ｐｎ接合ダイオードの逆回復時間が短くなり、ターンオフの応答遅れが短くなる。周知のようにｐｎ接合ダイオードが低耐圧の場合には、半導体領域の不純物濃度が高くなり、少数キャリアのライフタイムが短くなり、逆回復時間が短くなる。これにより、本発明の複合半導体装置は等価的に高速ダイオードとして機能する。
（２）
ユニポーラ型電界効果トランジスタのオフ時には、複合半導体装置に印加される電圧の全部がユニポーラ型電界効果トランジスタの第２の主電極（例えばドレイン電極）とゲート電極との間に印加される。従って、複合半導体装置の耐圧は、第２の主電極（例えばドレイン電極）とゲート電極との間の耐圧で決定される。
この結果、本発明によれば、順方向電圧が小さく、耐圧が高く、且つ高速動作が可能な複合半導体装置（等価ダイオード）を提供することができる。
（３）ユニポーラ型電界効果トランジスタがオン状態の時においてゲート電極と第２の主電極（例えばドレイン電極）との間を流れる電流が半導体整流素子の第１及び第２の電極間を流れる電流（順方向電流）よりも小さくなるように半導体整流素子及びユニポーラ型電界効果トランジスタが形成されているので、複合半導体装置（等価ダイオード）の順方向電流は半導体整流素子を通って流れ、ユニポーラ型電界効果トランジスタのゲート電極を通って殆ど流れない。従って、ユニポーラ型電界効果トランジスタのゲート電極の電流容量を小さくできる。」（６〜７頁）
　
ロ．「【００１０】
　図１に示す実施例１の
整流特性を有する複合半導体装置１は、半導体整流素子としてのＳｉ（シリコン）−ＳＢＤ２と、ユニポーラ型電界効果トランジスタとしてのＨＥＭＴ(High Electron Mobility Transistor)３と、共通の支持基板４から成る。
【００１１】
　
Ｓｉ−ＳＢＤ２は、シリコン基板５と第１の電極又はアノード電極としてのショットキー電極６と第２の電極としてのカソード電極７とから成る。
【００１２】
　
ＨＥＭＴ３は、
ＧａＮ（窒化ガリウム）から成る電子走行層１７
この電子走行層１７の上に配置されたＡｌＧａＮ(窒化ガリウムアルミニウム)から成る電子供給層１８とから成る。
ＨＥＭＴ３はノーマリオン型の特性を有する。
Ｓｉ−ＳＢＤ２のカソード電極７は、金属支持基板４と第１の接続導体１９とを介してソース電極１１に接続されている。
【００１３】
　
複合半導体装置１は、ショットキー電極６に接続された第１の端子（アノード端子）２１と、ドレイン電極１２に接続された第２の端子（カソード端子）２２とを有し、全体として整流ダイオードとして機能する。
　即ち、
図２（Ａ）に示すように複合半導体装置１は半導体整流素子としてのＳｉ−ＳＢＤ２とノーマリオン特性を有する電界効果トランジスタとしてのＨＥＭＴ３との直列回路から成り、ＨＥＭＴ３のゲート電極Ｇは第１の端子２１に接続されている。
　
ハ．「【００１８】
　図５は、図１及び図２（Ａ）に示した複合半導体装置１を使用したインバータ回路を示す。このインバータ回路は第１及び第２の直流端子３１、３２間に接続された第１及び第２のスイッチＱ１、Ｑ２の直列回路と第３及び第４のスイッチＱ３、Ｑ４の直列回路から成る。・・・（略）・・・
本実施例に係わる複合半導体装置１は、インバータ回路のみでなく、ＤＣ−ＤＣ変換回路等のあらゆる回路における整流素子として使用することができる。
　
ニ．「【００４７】
　次に、図１４を参照して実施例８の変形された複合半導体装置１ｇを説明する。但し、図１４において図１と実質的に同一の部分には同一の符号を付してその説明を省略する。
　図１４に示す変形された複合半導体装置１ｇは、図１及び図２のＳｉ−ＳＢＤ２及びＨＥＭＴ３と同一機能を有するＳｉ−ＳＢＤ２ｂとＨＥＭＴ３ｆとを含む。しかし、
図１４ではＳｉ−ＳＢＤ２ｂとＨＥＭＴ３ｆとが個別のチップとして形成されておらず、共通の半導体基板５０で構成されている。
　半導体基板５０は、大別してシリコン半導体領域５１と窒化物半導体領域５２とから成る。Ｓｉ−ＳＢＤ２ｂを得るためにシリコン半導体領域５１は、第１の半導体層としてのｎ型シリコン半導体層５３と第２の半導体層としてのｎ+型シリコン半導体層５４とを有する。半導体基板５０の一方の主面５５側に配置されたｎ型シリコン半導体層５３には、アノード電極として機能するショットキー電極６ｂがショットキー接触している。ｎ+型シリコン半導体層５４はｎ型シリコン半導体層５３に隣接し、Ｓｉ−ＳＢＤ２ｂの等価的にカソード電極として機能している。シリコン半導体領域５１は、Ｓｉ−ＳＢＤ２ｂのための半導体層５３、５４を提供すると共に、窒化物半導体領域５２のエピタキシャル成長のための基板としても機能する。」（１４頁）
　
　上記摘記事項及びこの分野における技術常識を考慮すると、
　上記摘記事項ロ．及び図１、２によれば、引用例に記載された「整流特性を有する複合半導体装置１」は、その「第２の端子２２」が「ユニポーラ型電界効果トランジスタとしてのＨＥＭＴ３」のドレイン電極１２に接続されている。そして当該「ＨＥＭＴ３」はノーマリーオン型の特性を有している。
　したがって、引用例記載のものは、「整流特性を有する複合半導体装置」の「第２の端子２２」に「ドレイン電極１２」が接続された、ノーマリーオン型の特性を有する「ユニポーラ型電界効果トランジスタ」を有しているということができる。
　
　また、上記摘記事項ロ．及び図１、２によれば、「Ｓｉ−ＳＢＤ２」の「カソード電極７」は、「ＨＥＭＴ３」の「ソース電極１１」に接続され、「Ｓｉ−ＳＢＤ２」の「アノード電極としてのショットキー電極６」は、「ＨＥＭＴ３」の「ゲート電極１３」と、「複合半導体装置１」の「第１の端子２１」に接続されている。
　したがって、引用例記載のものは、「ＨＥＭＴ３」である「ユニポーラ型電界効果トランジスタ」の「ソース電極１１」に接続された「カソード電極７」と、「ユニポーラ型電界効果トランジスタ」の「ゲート電極１３」及び「複合半導体装置１」の「第１の端子２１」の両方に接続された「アノード電極としてのショットキー電極６」と、を有する「Ｓｉ−ＳＢＤ２」を有しているということができる。
　
　上記摘記事項ロ．の【００１２】段落、及び図１によれば、引用例記載のものにおいて「ＨＥＭＴ３」はＧａＮ（窒化ガリウム）を用いて構成され、また上述したように、「ユニポーラ型電界効果トランジスタ」は「ＨＥＭＴ３」として作られているから、「ユニポーラ型電界効果トランジスタ」はＧａＮ（窒化ガリウム）を用いた「ＨＥＭＴ３」を構成しているといえる。
　
　したがって、摘記した引用例の記載及び図１、２を参照すると、引用例には以下のような発明（以下、「引用発明」という。）が記載されているものと認められる。
　
（引用発明）
「整流特性を有する複合半導体装置であって、
　前記整流特性を有する複合半導体装置の第２の端子２２にドレイン電極１２が接続された、ノーマリーオン型の特性を有する、ユニポーラ型電界効果トランジスタと、
　前記ユニポーラ型電界効果トランジスタのソース電極１１に接続されたカソード電極７と、前記ユニポーラ型電界効果トランジスタのゲート電極１３、及び前記複合半導体装置の第１の端子２１の両方に接続されたアノード電極としてのショットキー電極６と、を有するＳｉ−ＳＢＤ２を含み、
　前記ユニポーラ型電界効果トランジスタは、ＧａＮ（窒化ガリウム）を用いたＨＥＭＴ３を構成した
整流特性を有する複合半導体装置。」
　
　
［対比］
　補正後の発明を引用発明と対比すると、
　引用発明の「整流特性を有する複合半導体装置」は整流を行う構成であり、「ユニポーラ型電界効果トランジスタ」と、「Ｓｉ−ＳＢＤ２」からなる「回路」として構成されているから、高電圧低静電容量であるかどうかは明らかではないが、補正後の発明の「整流回路」に対応する。
　
　引用発明の「ユニポーラ型電界効果トランジスタ」は、ノーマリーオン型の特性を有するから、補正後の発明の「ノーマリーオン電界効果トランジスタ（ＦＥＴ）」に対応する。そして、引用発明の「ユニポーラ型電界効果トランジスタ」が接続された「第２の端子２２」は、補正後の発明において、「ノーマリーオン電界効果トランジスタ（ＦＥＴ）」に接続されている構成であるという点で「整流信号出力ノード」に対応するものの、引用発明の「第２の端子２２」は整流信号を出力しているかどうかは明らかではない。しかしながら、両者は整流回路の端子であるから、これを「整流回路の端子１」と称すれば、両者は「整流回路の端子１」である点で共通する。
　
　引用発明の「Ｓｉ−ＳＢＤ２」は、ダイオードの一種であるから、補正後の発明のように「高速低電圧」であるかどうかは明らかではないが、補正後の発明の「ダイオード」に対応する。
　そして、引用発明の「ソース電極１１」「カソード電極７」「ゲート電極１３」、及び「アノード電極としてのショットキー電極６」が、それぞれ、補正後の発明の「ソースノード」「カソード」「ゲートノード」、及び「アノード」に相当する。
　そして、引用発明の「複合半導体装置の第１の端子２１」には交流電流が入力するか否か明らかではないが、補正後の発明の「交流電流（ＡＣ）入力信号を受信する交流電流（ＡＣ）入力ノード」と整流回路の端子である点では同様の構成といえるから、これを「整流回路の端子２」と称すれば、両者は「整流回路の端子２」である点で共通する。
　
　引用発明の「ＧａＮ（窒化ガリウム）を用いたＨＥＭＴ３」はダイオードと共に単一の素子に組み込まれてはいないが、補正後の発明の「窒化ガリウム（ＧａＮ）高電子移動度トランジスタ（ＨＥＭＴ）」に対応する。
　
　したがって、両者は以下の点で一致ないし相違する。
　
（一致点）
「　整流回路であって、
　前記整流回路の整流回路の端子１に接続された、ノーマリーオン電界効果トランジスタ（ＦＥＴ）と、
　前記ＦＥＴのソースノードに接続されたカソードと、前記ＦＥＴのゲートノードおよび整流回路の端子２の両方に接続されたアノードとを有するダイオードと
　を含み、
　前記ＦＥＴは、窒化ガリウム（ＧａＮ）高電子移動度トランジスタ（ＨＥＭＴ）を構成したことを特徴とする整流回路。」
　
（相違点１）
　補正後の発明は、「高電圧低静電容量の整流回路」であるのに対して、引用発明は「高電圧低静電容量」であるかどうかが明らかではない点。
　
（相違点２）
　補正後の発明の「ノーマリーオン電界効果トランジスタ（ＦＥＴ）」は「高速高電圧」であるのに対して、引用発明の「ユニポーラ型電界効果トランジスタ」は「高速高電圧」であるかどうかが明らかではない点。
　
（相違点３）
　「整流回路の端子１」に関して、補正後の発明では、整流信号を出力しているのに対して、引用発明の「第２の端子２２」はそのような機能を有しているか明らかではない点。
　
（相違点４）
　補正後の発明の「ダイオード」は高速低電圧であるのに対して、引用発明の「Ｓｉ−ＳＢＤ２」はそのようなものであるのか明らかではない点。
　
（相違点５）
　「整流回路の端子２」に関して、補正後の発明では「交流電流（ＡＣ)入力信号を受信する交流電流（ＡＣ）入力ノード」であるのに対して、引用発明の「複合半導体装置の第１の端子２１」がそのようなものであるのか明らかではない点。
　
（相違点６）
　補正後の発明の「ＦＥＴ」は「高速低電圧のダイオードと共に単一の素子に組み込まれ」て構成されるのに対して、引用発明ではダイオードと共に単一の素子に組み込んではいない点。
　
（相違点７）
　補正後の発明では「前記高速低電圧のダイオード及び前記ＦＥＴは、前記ＡＣ入力信号の第一の半サイクルが、前記ＡＣ入力ノードに印加されたときに、前記ＡＣ入力ノードと前記整流信号出力ノードとの間の電圧降下が、ダイオードの順バイアスの電圧降下と、前記ＧａＮ　ＨＥＭＴのソース−ドレイン間の抵抗に起因する電圧降下との合計からなるように構成され」ているのに対して、引用発明については明らかではない点。
　
　
［判断］
　事案に鑑み、（相違点２）、（相違点４）、（相違点１）についてそれぞれ検討した後、（相違点３）及び（相違点５）、（相違点６）、（相違点７）について検討する。
　
・（相違点２）について
　発明の要旨の認定、すなわち特許請求の範囲に記載された技術的事項の確定は、まず特許請求の範囲の記載に基づくべきであり、その記載が一義的に明確であり、その記載により発明の内容を的確に理解できる場合には、発明の詳細な説明に記載された事項を加えて発明の要旨を認定することは許されず、特許請求の範囲の記載文言自体から直ちにその技術的意味を確定するのに十分といえないときにはじめて詳細な説明中の記載を参酌できるにすぎないと解される。
　そして、補正後の発明の「前記整流回路の整流信号出力ノードに接続された、高速高電圧のノーマリオン電界効果トランジスタ（ＦＥＴ）」との記載において、「高速高電圧」は抽象的な程度を示す文言であって、その意味内容を一義的に理解することは困難であるため、本件補正により補正された特許請求の範囲の請求項７（以下「補正後の請求項７」という。）の記載は一義的に明確であるとはいえず、その記載より発明の内容を的確に理解できるということはできない。
　そこで、はじめに、補正後の請求項７における上記の記載について、本願明細書の発明の詳細な説明の記載を参酌して、その意味内容を理解することができるか否かについて検討する。
　本願明細書の発明の詳細な説明には、補正後の発明の「前記整流回路の整流出力信号ノードに接続された、高速高電圧のノーマリーオン電界効果トランジスタ（ＦＥＴ）」について、以下の記載がある。
「【００３８】
　いくつかの実施形態では、デプレッション型半導体１０２は、電界効果トランジスタ（ＦＥＴ）を含むことができる。例えば、本発明のいくつかの実施形態に従うと、高電圧、低静電容量の整流回路は、整流回路の整流出力信号ノードに接続された高速高電圧のノーマリーオンＦＥＴ１０２と、・・・（略）・・・いくつかの実施形態では、ＦＥＴは、導電チャネルとして少なくとも１つのヘテロ接合を内部に実装する高電子移動度トランジスタ（ＨＥＭＴ）回路を含む。いくつかの実施形態では、ＨＥＭＴはＧａＮ ＨＥＭＴである。」
　してみれば、本願明細書の発明の詳細な説明の記載を参酌すれば、補正後の発明における「前記整流回路の整流信号出力ノードに接続された、高速高電圧のノーマリオン電界効果トランジスタ（ＦＥＴ）」は、「ＧａＮ ＨＥＭＴ」のような「導電チャネルとして少なくとも１つのヘテロ接合を内部に実装する高電子移動度トランジスタ（ＨＥＭＴ）」を含むものと理解できる。
　次に、引用発明における「ユニポーラ型電界効果トランジスタ」について検討すると、引用例の記載（上記［引用発明］のロ．参照。）によれば、引用発明における「ユニポーラ型電界効果トランジスタ」は、ＧａＮ（窒化ガリウム）を用い、導電チャネルとして少なくとも１つのヘテロ接合を内部に実装する「ＨＥＭＴ３」で構成されるものである。
　そうすると、補正後の発明に関する上記の検討から、引用発明の「ユニポーラ型電界効果トランジスタ」も、「高速高電圧のノーマリオン電界効果トランジスタ（ＦＥＴ）」ということができる。
　以上によれば、本願発明の「高速高電圧のノーマリオン電界効果トランジスタ（ＦＥＴ）」と、引用発明の「ユニポーラ型電界効果トランジスタ」との間に実質的な相違があるとは認められないから、（相違点２）は実質的な相違点とはいえない。
　
・（相違点４）について
　上記（相違点２）ついての検討で述べたとおり、発明の要旨の認定は、特許請求の範囲の記載文言自体から直ちにその技術的意味を確定するのに十分といえないときにはじめて詳細な説明中の記載を参酌できるにすぎないと解されるところ、補正後の発明の「高速低電圧のダイオード」との記載において、「高速低電圧」は抽象的な程度を示す文言であって、その意味内容を一義的に理解することは困難であり、その記載より発明の内容を的確に理解できるということはできない。
　そこで、補正後の請求項７における上記の記載について、本願明細書の発明の詳細な説明の記載を参酌して、その意味内容を理解することができるか否かについて検討すると、本願明細書の発明の詳細な説明には、補正後の発明の「高速低電圧のダイオード」について、以下の記載がある。
「【００３１】
　整流回路１００は、カソード１０８およびアノード１０６を含むホットキャリア半導体ダイオード１０４を含むことができる。いくつかの実施形態では、ホットキャリアダイオードは、低い順電圧降下と非常に速いスイッチング動作によって特徴付けられ、多数キャリア半導体とも呼ばれ得る。・・・（略）・・・
【００３２】
　いくつかの実施形態では、ホットキャリア半導体ダイオード１０４は、ショットキーダイオードを含むことができる。いくつかの実施形態では、ホットキャリア半導体１０４は、低い順電圧降下特性を備える、低電圧の多数キャリア高速ダイオードを含むことができる。例えば、いくつかの実施形態では、例えば、Ｓｉ，ＳｉＣ，ＧａＮ，ＧａＡｓなどの任意の半導体において、ショットキー、接合障壁ショットキー（ＪＢＳ）などを含む。例えば、いくつかの模範的な実施形態では、ホットキャリア半導体ダイオード１０４は、シリコンショットキーダイオードを含む。・・・（略）・・・」
　そうすると、本願明細書の発明の詳細な説明の記載を参酌すれば、補正後の発明における「高速低電圧のダイオード」は、シリコンショットキーバリアダイオードのような、低い順電圧降下と非常に速いスイッチング動作によって特徴付けられた、ホットキャリア半導体ダイオードであるショットキーダイオードを含むものと理解できる。
　そして、引用発明について検討すると、シリコンショットキーバリアダイオードである、引用発明の「Ｓｉ−ＳＢＤ２」も、「高速低電圧のダイオード」ということができる。
　以上によれば、本願発明の「高速低電圧のダイオード」と、引用発明の「Ｓｉ−ＳＢＤ２」との間に実質的な相違があるとは認められないから、（相違点４）は実質的な相違点とはいえない。
　
・（相違点１）について
　上記（相違点２）ついての検討で述べたとおり、発明の要旨の認定は、特許請求の範囲の記載文言自体から直ちにその技術的意味を確定するのに十分といえないときにはじめて詳細な説明中の記載を参酌できるにすぎないと解されるところ、補正後の発明の「高電圧低静電容量の整流回路」との記載において、「高電圧低静電容量」は抽象的な程度を示す文言であって、その意味内容を一義的に理解することは困難であり、その記載より発明の内容を的確に理解できるということはできない。
　そこで、補正後の請求項７における上記の記載について、本願明細書の発明の詳細な説明の記載を参酌して、その意味内容を理解することができるか否かについて検討する。
　まず、「高電圧」である点に関して検討すると、本願明細書の発明の詳細な説明には、補正後の発明の「高電圧低静電容量の整流回路」について、以下の記載がある。
「【００３７】
  ・・・（略）・・・いくつかの実施形態では、ホットキャリア半導体ダイオード１０４の両端の逆電圧は、デプレッション型半導体１０２のしきい値電圧に制限され得る。それゆえに、結果として生じる整流回路１００は、低電圧高速ホットキャリア半導体ダイオード１０４のスイッチング特性とともに、高電圧デプレッション型半導体１０２の高電圧かつ低静電容量特性を持っている。・・・（略）・・・
【００３８】
  ・・・（略）・・・例えば、本発明のいくつかの実施形態に従うと、高電圧、低静電容量の整流回路は、整流回路の整流出力信号ノードに接続された高速高電圧のノーマリーオンＦＥＴ１０２と、ＦＥＴ１０２のソースノード１１２に接続されたカソード１０８とＦＥＴ１０２のゲートノード１１４に接続されたアノード１０６を有する高速低電圧のダイオード１０４とを含む。・・・（略）・・・」
　してみれば、本願明細書の発明の詳細な説明の記載を参酌すれば、補正後の発明における「高電圧静電容量の整流回路」は、整流回路の整流出力信号ノードに接続された高速高電圧のノーマリーオンＦＥＴと、上記ノーマリーオンＦＥＴのソースノードに接続されたカソードと、上記ノーマリーオンＦＥＴのゲートノードに接続されたアノードを有する高速低電圧のダイオードとを有する整流回路を含むものと理解できる。
　次に、引用発明における「整流特性を有する複合半導体装置」について検討すると、上記［引用発明］で検討したとおり、引用発明における「整流特性を有する複合半導体装置」は、「前記整流特性を有する・・・ユニポーラ型電界効果トランジスタ」と、「前記ユニポーラ型電界効果トランジスタのソース電極１１・・・を有するＳｉ−ＳＢＤ２」を含む。
　そして、上記（相違点２）及び（相違点４）それぞれについて検討したとおり、引用発明の「ユニポーラ型電界効果トランジスタ」及び「Ｓｉ−ＳＢＤ２」は、それぞれ、「高速高電圧のノーマリオン電界効果トランジスタ（ＦＥＴ）」及び「高速低電圧のダイオード」ということができる。
　そうすると、補正後の発明に関する上記の検討から、引用発明の「整流特性を有する複合半導体装置」も、「高電圧」の「整流回路」ということができる。
　次に、補正後の発明の「整流回路」が「低静電容量」である点について検討する。本願の発明の詳細な説明には以下の記載がある。
「【００３７】
　・・・（略）・・・それゆえに、結果として生じる整流回路１００は、・・・、高電圧デプレッション型半導体１０２の高電圧かつ低静電容量特性を持っている。・・・（略）・・・」
「【００４２】
　整流回路１００は、逆バイアス電圧についてほぼ非線形な静電容量特性を含むことができる。いくつかの実施形態では、整流回路１００の全静電容量は、ホットキャリア半導体ダイオード１０４とデプレッション型半導体１０２のドレイン−ソース間の静電容量との直列の組合せである。この点について、全静電容量は、次式のように表すことができる：
【００４３】（略）
【００４４】
　例として、図４を簡単に参照すると、図４は、本発明のいくつかの実施形態に従った整流回路１００の逆電圧と静電容量との特性図を示すグラフである。示されているように、整流回路１００の両端の逆電圧が、デプレッション型半導体１０２のしきい値電圧未満であるとき、デプレッション型半導体１０２は導電して、整流回路１００の全静電容量は、ホットキャリア半導体ダイオード１０４の逆バイアス静電容量によって占められ得る。整流回路１００の両端の逆電圧は、デプレッション型半導体１０２のしきい値電圧を超えるとき、デプレッション型半導体１０２は、非導電モードとなり、整流回路１００の全静電容量は、デプレッション型半導体１０２の出力静電容量とホットキャリア半導体ダイオード１０４の逆静電容量との直列の組合せである。したがって、示されているように、整流回路１００の静電容量は、逆バイアスがデプレッション型半導体のしきい値（いくつかの実施形態によると、約２．５Ｖ）を超えたときに著しく降下する。低い逆電圧−静電容量を提供することで、整流回路１００は、さらに増したスイッチング速度をもたらすことができる。」
　上記引用した記載からみて、補正後の発明の「整流回路」が「低静電容量」であることは、「高電圧デプレッション型半導体１０２」を「低静電容量特性」としたことと、ホットキャリア半導体ダイオード１０４とデプレッション型半導体１０２のドレイン−ソース間を直列に接続し、合成容量を低くしたことによると解される。
　そこで、引用発明についてみると、引用例の上記摘記事項イ．によれば、引用発明は高速動作可能とすることを目的の一つとしているから、引用発明の構成要素の一つである「ユニポーラ型電界効果トランジスタ」のスイッチング速度を向上するために、当該トランジスタ自体の静電容量を低くすることは当業者が技術常識に照らせば当然に行う事項であり、また、引用発明は「Ｓｉ−ＳＢＤ２」と「ユニポーラ型電界効果トランジスタ」のドレイン−ソース間を直列に接続しているから合成容量は低く押さえられており、この点で補正後の発明と格別の相違はない。
　そうすると、補正後の発明に関する上記の検討から、引用発明の「整流特性を有する複合半導体装置」も、「低静電容量」の「整流回路」ということができる。
　以上によれば、本願発明の「高電圧低静電容量の整流回路」と、引用発明の「整流特性を有する複合半導体装置」との間に実質的な相違があるとは認められないから、（相違点１）は実質的な相違点とはいえない。
　
・（相違点３）及び（相違点５）について
　引用発明の用途について、上記摘記事項ハ．に「本実施例に係わる複合半導体装置１は、・・・あらゆる回路における整流素子として使用することができる。」と記載されていることからみて、引用発明を、整流素子の用途としてごく一般的な、交流（ＡＣ）を入力して直流に変換する用途に使用することは当業者が格別の創意工夫を必要とすることなく実施できた程度の事項である。そしてこのように構成した場合、「第１の端子２１」は順方向の電流が流れる際に電流が入力される側の端子であるから、これは補正後の発明の「交流電流（ＡＣ）入力信号を受信する交流電流（ＡＣ）入力ノード」と格別相違はしない。そして、引用発明の「第２の端子２２」は順方向の電流が流れる際に電流が出力される側の端子であるから、補正後の発明の「整流信号出力ノード」と格別の相違はない。
　したがって、（相違点３）及び（相違点５）とした補正後の発明の構成は、当業者が引用発明から容易になし得た程度の事項であって、格別困難なものではない。
　
・（相違点６）について
　引用発明のような半導体素子からなる回路の技術分野において、回路を小型化しようという課題も、これを実現するため単一の素子に集積する技術も共に周知慣用技術である。例えば、引用例においても上記摘記事項ニ．及び図１４にＳｉ−ＳＢＤとＨＥＭＴを単一の素子として構成したものが記載されている。
　そうしてみると、（相違点６）とした補正後の発明の構成は、引用発明に周知技術を単に適用することによって、当業者が容易に想到できたものである。
　
・（相違点７）について
　上記（相違点３）及び（相違点５）について検討したように、引用発明において「第１の端子２１」から交流信号（ＡＣ）を入力し、「第２の端子２２」から整流された信号が出力されるように構成することは、当業者が容易になし得た程度の事項にすぎない。
　そして、そのように構成すると、順方向の電流が流れる場合は、「第１の端子２１」に正の半サイクルの信号が印加されたときである。そして、「第１の端子２１」と「第２の端子２２」との間の電流経路には「Ｓｉ−ＳＢＤ２」と、「ユニポーラ型電界効果トランジスタ」のソース−ドレイン間が直列に接続されているから、「第１の端子２１」と「第２の端子２２」との間に生じる電圧降下は、「Ｓｉ−ＳＢＤ２」によって生じる順方向バイアスの電圧降下と、「ユニポーラ型電界効果トランジスタ」のソース−ドレイン間の抵抗によって生じる電圧降下の和となることは、当業者にとって自明の事項である。そして「第１の端子２１」に印加される交流信号の正の半サイクルを、補正後の発明のように「第一の半サイクル」と称するのは任意である。
　そうすると、（相違点７）とした補正後の発明の構成は、引用発明から当業者が容易に構成することができたものである。
　
　そして、補正後の発明が奏する効果も引用発明及び周知技術から到達した構成から容易に予測できる範囲内のものである。
　
　よって、補正後の発明は、引用発明及び周知技術に基いて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
　
　
３．結語
　したがって、本件補正は、特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に違反するので、同法第１５９条第１項の規定において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
　
　
第３　本願発明について
１．本願発明
　平成２５年１１月７日付けの手続補正は上記のとおり却下されたので、本願の請求項７に係る発明は上記「第２　補正却下の決定」の項中の「１．本願発明と補正後の発明」の項で「本願発明」として認定したとおりである。
　
　
２．引用発明と周知技術
　引用発明及び周知技術は、上記「第２　補正の却下の決定」の項中の「（２）独立特許要件についての検討」の項で引用発明及び周知技術として認定したとおりである。
　
　
３．対比・判断
　本願発明は上記補正後の発明から本件補正に係る限定を省いたものである。
　そうすると、本願発明の構成に本件補正に係る限定を付加した補正後の発明が、上記「第２　補正却下の決定」の項中の「（２）独立特許要件についての検討」の項で検討したとおり、引用発明及び周知技術に基いて当業者が容易に発明をすることができたものであるから、本願発明も同様の理由により当業者が容易に発明をすることができたものである。　
　
４．むすび
　以上検討したとおり、本願の請求項７に係る発明は、特許法第２９条第２項の規定により特許を受けることができないから、その余の請求項について検討するまでもなく、本願は拒絶されるべきものである。
　よって、結論のとおり審決する。