(57)【要約】【課題】  半導体素子に過剰な電流が流れることを防止可能な検査装置等を提供する。【解決手段】  検査装置１００は、半導体素子１０と、電源２０と、スイッチング素子２４と、制御部５０と、切替部７０と、検査部２６とを備える。スイッチング素子２４が電源２０と半導体素子１０との間を接続し、且つ切替部７０が半導体素子１０をオンさせる状態で、電源２０によって半導体素子１０に電流が流れる時、制御部５０は、半導体素子１０が仮に電流破壊した時のスイッチング素子２４に流れ得る飽和電流を第１の値に設定する。スイッチング素子２４が電源２０と半導体素子１０との間を接続し、且つ切替部７０が半導体素子１０をオフさせる状態で、電源２０が半導体素子１０に電圧を印加する時、制御部５０は、半導体素子１０が仮に電圧破壊した時のスイッチング素子２４に流れ得る飽和電流を第１の値よりも小さい第２の値に設定する。【選択図】  図４
2012189512.tif 000002
【特許請求の範囲】
【請求項１】
第１のノードと第２のノードとの間に設けられる半導体素子と、
第３のノードと前記第２のノードとの間に設けられる電源と、
前記第１のノードと前記第３のノードとの間に設けられる第１のスイッチング素子と、
前記第１のスイッチング素子の飽和電流特性を制御する第１の制御部と、
前記半導体素子をオン又はオフさせて前記半導体素子の状態を切り替える切替部と、
前記半導体素子に流れる電流を検査する検査部と、
を備え、
前記第１のスイッチング素子が前記電源と前記半導体素子との間を接続し、且つ前記切替部が前記半導体素子をオンさせる状態で、前記電源によって前記半導体素子に電流が流れる時、前記第１の制御部は、前記半導体素子が仮に電流破壊した時の前記第１のスイッチング素子に流れ得る飽和電流を第１の値に設定し、
前記第１のスイッチング素子が前記電源と前記半導体素子との間を接続し、且つ前記切替部が前記半導体素子をオフさせる状態で、前記電源が前記半導体素子に電圧を印加する時、前記第１の制御部は、前記半導体素子が仮に電圧破壊した時の前記第１のスイッチング素子に流れ得る飽和電流を前記第１の値よりも小さい第２の値に設定することを特徴とする半導体素子の検査装置。
【請求項２】
前記電源によって前記半導体素子に電流が流れる時に予定される前記半導体素子の最大電流は、前記第１の値よりも小さく、
前記第２の値は、前記最大電流よりも小さいことを特徴とする請求項１に記載の半導体素子の検査装置。
【請求項３】
前記第１のスイッチング素子は、ゲートを有し、
前記半導体素子がオフされる状態の前記第１のスイッチング素子に印加されるゲート電圧は、前記半導体素子がオンされる状態の前記第１のスイッチング素子に印加されるゲート電圧よりも小さいことを特徴とする請求項２に記載の半導体素子の検査装置。
【請求項４】
第１のノードと第２のノードとの間に設けられる半導体素子と、
第３のノードと前記第２のノードとの間に設けられる電源と、
前記第１のノードと前記第３のノードとの間に設けられる第１のスイッチング素子と、
前記第１のスイッチング素子の飽和電流特性を制御する第１の制御部と、
前記半導体素子をオン又はオフさせて前記半導体素子の状態を切り替える切替部と、
前記半導体素子に流れる電流を検査する検査部と、
前記第１のノードと前記第３のノードとの間に設けられる第２のスイッチング素子と、
前記第２のスイッチング素子の飽和電流特性を制御する第２の制御部と、
を備え、
前記第１の制御部は、前記第１のスイッチング素子をオン又はオフさせ、
前記第２の制御部は、前記第２のスイッチング素子をオン又はオフさせ、
前記第１の制御部が前記第１のスイッチング素子をオンさせ、前記第１のスイッチング素子が前記電源と前記半導体素子との間を接続し、且つ前記切替部が前記半導体素子をオンさせる状態で、前記電源によって前記半導体素子に電流が流れる時、前記第１の制御部は、前記半導体素子が仮に電流破壊した時の前記第１のスイッチング素子に流れ得る飽和電流を第１の値に設定し、
前記第１の制御部が前記第１のスイッチング素子をオフさせ、前記第２の制御部が前記第２のスイッチング素子をオンさせ、前記第２のスイッチング素子のみが前記電源と前記半導体素子との間を接続し、且つ前記切替部が前記半導体素子をオフさせる状態で、前記電源が前記半導体素子に電圧を印加する時、前記第２の制御部は、前記半導体素子が仮に電圧破壊した時の前記第２のスイッチング素子に流れ得る飽和電流を前記第１の値よりも小さい第２の値に設定することを特徴とする半導体素子の検査装置。
【請求項５】
第１の制御部は、半導体素子が仮に電流破壊した時の第１のスイッチング素子に流れ得る飽和電流を第１の値に設定して、前記第１のスイッチング素子が電源と前記半導体素子との間を接続するとともに、切替部が前記半導体素子をオンさせる状態で、前記電源によって前記半導体素子に電流を流して、前記半導体素子が実際に電流破壊するか否かを検査すること、及び
前記半導体素子が実際に電流破壊しない場合、前記第１の制御部は、前記半導体素子が仮に電圧破壊した時の前記第１のスイッチング素子に流れ得る飽和電流を前記第１の値よりも小さい第２の値に設定し、前記第１のスイッチング素子が前記電源と前記半導体素子との間を接続し続け、前記切替部が前記半導体素子をオフさせる状態で、前記電源が前記半導体素子に電圧を印加して、前記半導体素子が実際に電圧破壊するか否かを検査すること、
を含むことを特徴とする半導体素子の検査方法。
【請求項６】
第１の制御部は、半導体素子が仮に電流破壊した時の第１のスイッチング素子に流れ得る飽和電流を第１の値に設定するとともに前記第１のスイッチング素子がオンされて、前記第１のスイッチング素子が電源と前記半導体素子との間を接続するとともに、切替部が前記半導体素子をオンさせる状態で、前記電源によって前記半導体素子に電流を流して、前記半導体素子が実際に電流破壊するか否かを検査すること、及び
前記半導体素子が実際に電流破壊しない場合、前記第１の制御部は、前記第１のスイッチング素子をオフさせ、第２の制御部は、前記半導体素子が仮に電圧破壊した時の前記第２のスイッチング素子に流れ得る飽和電流を前記第１の値よりも小さい第２の値に設定するとともに前記第２のスイッチング素子がオンされて、前記第２のスイッチング素子のみが前記電源と前記半導体素子との間を接続し、前記切替部が前記半導体素子をオフさせる状態で、前記電源が前記半導体素子に電圧を印加して、前記半導体素子が実際に電圧破壊するか否かを検査すること、
を含むことを特徴とする半導体素子の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子に電流を流し又は電圧を印加して、半導体素子を検査する検査装置及びその検査方法等に関する。
【背景技術】
【０００２】
半導体素子（例えばパワーデバイス等）は、一般的に、様々な電子機器に組み込み可能であり、その半導体素子を電子機器に組み込む前に、又はその半導体素子を電子機器に組み込んだ状態で、半導体素子が所定の特性を有しているか否かを確認する必要がある。具体的には、半導体素子の検査装置は、電圧、電流、時間等のパラメータからなる規定の条件で、半導体素子をオン又はオフさせ、半導体素子が破壊（破損）するか否かを検査することができる。一般に、半導体素子が破壊する時には、電流破壊及び電圧破壊の２種類のモードが存在し、半導体素子に電流を流す時に生じる熱エネルギーで半導体素子が破壊することを電流破壊と呼び、半導体素子に印加される電圧で半導体素子が破壊することを電圧破壊と呼ぶ。このような２つのモードの何れかで半導体素子が破壊しても、又は他のモードで半導体素子が破壊しても、その後に半導体素子に過剰な電流が流れ続ける場合、半導体素子の破壊が拡大してしまう。
【０００３】
特許文献１は、半導体素子が破壊した時に半導体素子に過剰な電流が流れることを防止する評価装置を開示する。具体的には、特許文献１の評価装置は、半導体素子１０が破壊した時に半導体素子１０と電源２２との間に設けられたＩＧＢＴスイッチ２４をオフすることで、過剰な電流が半導体素子１０に流れることを防止する（特許文献１の段落［００１７］、［００１８］）。
【０００４】
特許文献２は、半導体素子が破壊した時に半導体素子に過剰な電流が流れることを防止する試験装置を開示する。具体的には、特許文献２の試験装置は、半導体素子１０のアバランシェ破壊時に半導体素子１０と電源１２との間に設けられたリレー１をオフすることで、過剰な電流が半導体素子１０に流れることを防止する（特許文献２の段落［００２０］、［００２８］）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−３４５２４７号公報
【特許文献２】特開２００９−１４５３０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１、特許文献２等に開示の検査装置は、半導体素子が破壊した時に電源と半導体素子との間を遮断して、半導体素子に過剰な電流が流れることを防止する。言い換えれば、特許文献１、特許文献２等に開示の検査装置は、半導体素子が破壊する前に、電源と半導体素子との間を遮断して、半導体素子に過剰な電流が流れることを防止する。従って、特許文献１、特許文献２等に開示の検査装置では、電源と半導体素子との間を断絶しないで接続し、且つ半導体素子をオフさせる状態で、半導体素子に電源の電圧を印加して半導体素子が電圧破壊する時の過剰な電流を考慮していない。
【０００７】
本発明の１つの目的は、半導体素子が電圧破壊したか否かを検査する時でも半導体素子に過剰な電流が流れることを防止可能な検査装置等を提供することである。本発明の他の目的は、以下に述べる複数の形態及び好ましい実施形態、並びに添付の図面を参照することによって、当業者に明らかになるであろう。
【課題を解決するための手段】
【０００８】
以下に、本発明の概要を容易に理解するために、本発明に従う複数の形態のうちの幾つかの形態を例示する。
【０００９】
本発明に従う第１の形態は、第１のノードと第２のノードとの間に設けられる半導体素子と、
第３のノードと前記第２のノードとの間に設けられる電源と、
前記第１のノードと前記第３のノードとの間に設けられる第１のスイッチング素子と、
前記第１のスイッチング素子の飽和電流特性を制御する第１の制御部と、
前記半導体素子をオン又はオフさせて前記半導体素子の状態を切り替える切替部と、
前記半導体素子に流れる電流を検査する検査部と、
を備え、
前記第１のスイッチング素子が前記電源と前記半導体素子との間を接続し、且つ前記切替部が前記半導体素子をオンさせる状態で、前記電源によって前記半導体素子に電流が流れる時、前記第１の制御部は、前記半導体素子が仮に電流破壊した時の前記第１のスイッチング素子に流れ得る飽和電流を第１の値に設定し、
前記第１のスイッチング素子が前記電源と前記半導体素子との間を接続し、且つ前記切替部が前記半導体素子をオフさせる状態で、前記電源が前記半導体素子に電圧を印加する時、前記第１の制御部は、前記半導体素子が仮に電圧破壊した時の前記第１のスイッチング素子に流れ得る飽和電流を前記第１の値よりも小さい第２の値に設定することを特徴とする半導体素子の検査装置に関係する。
【００１０】
電源によって半導体素子に電流が流れる時、即ち検査装置が電流破壊検査モードを実施する時、第１のスイッチング素子に流れ得る飽和電流は、第１の値に設定されている。一方、電源が半導体素子に電圧を印加する時、即ち検査装置が電圧破壊検査モードを実施する時、第１のスイッチング素子に流れ得る飽和電流は、第１の値よりも小さい第２の値に設定されている。検査装置が電圧破壊検査モードを実施した結果、半導体素子が実際に電圧破壊したとしても、その時に第１のスイッチング素子の飽和電流特性を利用し、その飽和電流（第２の値）が電圧破壊した半導体素子に流れ込む。言い換えれば、実際に電圧破壊した半導体素子に流れ込む電流が第１のスイッチング素子の飽和電流（第２の値）を超えることはない。従って、例えば特許文献１の図７（Ｂ）のモードＩ（時刻ｔ２〜ｔ３）で示されるような過剰な電流を防止することができる。
【００１１】
第１の形態において、前記電源によって前記半導体素子に電流が流れる時に予定される前記半導体素子の最大電流は、前記第１の値よりも小さくてもよく、
前記第２の値は、前記最大電流よりも小さくてもよい。
【００１２】
検査装置が電圧破壊検査モードを実施した結果、実際に電圧破壊した半導体素子に流れ込む電流（第１のスイッチング素子の飽和電流（第２の値））は、検査装置が電流破壊検査モードを実施する時に半導体素子に流れ込む電流（予定される最大電流）よりも小さい。従って、半導体素子が実際に電圧破壊したとしても、その後に半導体素子が実際に電流破壊することはない。言い換えれば、半導体素子が実際に電圧破壊した後に、半導体素子がさらに実際に電流破壊する場合、実際に破壊した半導体素子の外見から、半導体素子が実際に破壊した原因が電圧破壊であるのか、或いは電流破壊であるのかを区別することができない。電圧破壊と電流破壊とを区別することで、半導体素子の開発を適切に行うことができる。
【００１３】
第１の形態において、前記第１のスイッチング素子は、ゲートを有してもよく、
前記半導体素子がオフされる状態の前記第１のスイッチング素子に印加されるゲート電圧は、前記半導体素子がオンされる状態の前記第１のスイッチング素子に印加されるゲート電圧よりも小さくてもよい。
【００１４】
第１のスイッチング素子に印加されるゲート電圧を制御して、検査装置が電流破壊検査モードを実施する時、第１のスイッチング素子に流れ得る飽和電流を第１の値に設定し、検査装置が電圧破壊検査モードを実施する時、第１のスイッチング素子に流れ得る飽和電流を第２の値に設定することができる。
【００１５】
本発明に従う第２の形態は、第１のノードと第２のノードとの間に設けられる半導体素子と、
第３のノードと前記第２のノードとの間に設けられる電源と、
前記第１のノードと前記第３のノードとの間に設けられる第１のスイッチング素子と、
前記第１のスイッチング素子の飽和電流特性を制御する第１の制御部と、
前記半導体素子をオン又はオフさせて前記半導体素子の状態を切り替える切替部と、
前記半導体素子に流れる電流を検査する検査部と、
前記第１のノードと前記第３のノードとの間に設けられる第２のスイッチング素子と、
前記第２のスイッチング素子の飽和電流特性を制御する第２の制御部と、
を備え、
前記第１の制御部は、前記第１のスイッチング素子をオン又はオフさせ、
前記第２の制御部は、前記第２のスイッチング素子をオン又はオフさせ、
前記第１の制御部が前記第１のスイッチング素子をオンさせ、前記第１のスイッチング素子が前記電源と前記半導体素子との間を接続し、且つ前記切替部が前記半導体素子をオンさせる状態で、前記電源によって前記半導体素子に電流が流れる時、前記第１の制御部は、前記半導体素子が仮に電流破壊した時の前記第１のスイッチング素子に流れ得る飽和電流を第１の値に設定し、
前記第１の制御部が前記第１のスイッチング素子をオフさせ、前記第２の制御部が前記第２のスイッチング素子をオンさせ、前記第２のスイッチング素子のみが前記電源と前記半導体素子との間を接続し、且つ前記切替部が前記半導体素子をオフさせる状態で、前記電源が前記半導体素子に電圧を印加する時、前記第２の制御部は、前記半導体素子が仮に電圧破壊した時の前記第２のスイッチング素子に流れ得る飽和電流を前記第１の値よりも小さい第２の値に設定することを特徴とする半導体素子の検査装置に関係する。
【００１６】
検査装置が電流破壊検査モードを実施する時、第１のスイッチング素子に流れ得る飽和電流は、第１の値に設定されている。一方、検査装置が電圧破壊検査モードを実施する時、第２のスイッチング素子に流れ得る飽和電流は、第１の値よりも小さい第２の値に設定されている。検査装置が電圧破壊検査モードを実施した結果、半導体素子が実際に電圧破壊したとしても、その時に第２のスイッチング素子の飽和電流特性を利用し、その飽和電流（第２の値）が電圧破壊した半導体素子に流れ込む。従って、電圧破壊した半導体素子に流れ込む過剰な電流を防止することができる。
【００１７】
加えて、検査装置が第２のスイッチング素子を使用して電圧破壊検査モードを実施できる。従って、第２のスイッチング素子の飽和電流（第２の値）は、検査装置が仮に第１のスイッチング素子を使用して電圧破壊検査モードを実施する時の第１のスイッチング素子の飽和電流よりも、低く設定することができる。言い換えれば、電流破壊検査モードの実施を目的とする第１のスイッチング素子で設定できる飽和電流に限界がある場合、検査装置は、電圧破壊検査モードの実施に適切な第２のスイッチング素子を使用することができる。
【００１８】
本発明に従う第３の形態は、第１の制御部は、半導体素子が仮に電流破壊した時の第１のスイッチング素子に流れ得る飽和電流を第１の値に設定して、前記第１のスイッチング素子が電源と前記半導体素子との間を接続するとともに、切替部が前記半導体素子をオンさせる状態で、前記電源によって前記半導体素子に電流を流して、前記半導体素子が実際に電流破壊するか否かを検査すること、及び
前記半導体素子が実際に電流破壊しない場合、前記第１の制御部は、前記半導体素子が仮に電圧破壊した時の前記第１のスイッチング素子に流れ得る飽和電流を前記第１の値よりも小さい第２の値に設定し、前記第１のスイッチング素子が前記電源と前記半導体素子との間を接続し続け、前記切替部が前記半導体素子をオフさせる状態で、前記電源が前記半導体素子に電圧を印加して、前記半導体素子が実際に電圧破壊するか否かを検査すること、
を含むことを特徴とする半導体素子の検査方法に関係する。
【００１９】
半導体素子が実際に電流破壊するか否かを検査する時、第１のスイッチング素子に流れ得る飽和電流は、第１の値に設定されている。半導体素子が実際に電流破壊するか否かを検査した結果、半導体素子が実際に破壊する場合、半導体素子が実際に破壊した原因が電流破壊であることを特定することができる。一方、半導体素子が実際に電流破壊しない場合、半導体素子が実際に電圧破壊するか否かを検査する時、第１のスイッチング素子に流れ得る飽和電流は、第１の値よりも小さい第２の値に設定されている。半導体素子が実際に電圧破壊するか否かを検査した結果、半導体素子が実際に破壊する場合、半導体素子が実際に破壊した原因が電圧破壊であることを特定することができる。半導体素子が実際に電圧破壊したとしても、その時に第１のスイッチング素子の飽和電流特性を利用し、その飽和電流（第２の値）が電圧破壊した半導体素子に流れ込む。従って、半導体素子の検査方法は、電圧破壊した半導体素子に流れ込む過剰な電流を防止することができるとともに、半導体素子が実際に破壊した原因が電圧破壊であるのか、或いは電流破壊であるのかを区別することができる。
【００２０】
本発明に従う第４の形態は、第１の制御部は、半導体素子が仮に電流破壊した時の第１のスイッチング素子に流れ得る飽和電流を第１の値に設定するとともに前記第１のスイッチング素子がオンされて、前記第１のスイッチング素子が電源と前記半導体素子との間を接続するとともに、切替部が前記半導体素子をオンさせる状態で、前記電源によって前記半導体素子に電流を流して、前記半導体素子が実際に電流破壊するか否かを検査すること、及び
前記半導体素子が実際に電流破壊しない場合、前記第１の制御部は、前記第１のスイッチング素子をオフさせ、第２の制御部は、前記半導体素子が仮に電圧破壊した時の前記第２のスイッチング素子に流れ得る飽和電流を前記第１の値よりも小さい第２の値に設定するとともに前記第２のスイッチング素子がオンされて、前記第２のスイッチング素子のみが前記電源と前記半導体素子との間を接続し、前記切替部が前記半導体素子をオフさせる状態で、前記電源が前記半導体素子に電圧を印加して、前記半導体素子が実際に電圧破壊するか否かを検査すること、
を含むことを特徴とする半導体素子の検査方法に関係する。
【００２１】
半導体素子の検査方法は、電圧破壊した半導体素子に流れ込む過剰な電流を防止することができるとともに、半導体素子が実際に破壊した原因が電圧破壊であるのか、或いは電流破壊であるのかを区別することができる。加えて、半導体素子が実際に電流破壊するか否かを検査する時の第１のスイッチング素子で設定できる飽和電流に限界がある場合、検査方法は、半導体素子が実際に電圧破壊するか否かを検査する時に適切な第２のスイッチング素子を使用することができる。
【００２２】
当業者は、本発明に従う複数の形態の各々が、本発明の精神を逸脱することなく、変形され得ることを容易に理解できるであろう。
【図面の簡単な説明】
【００２３】
【図１】本発明に従う半導体素子の検査装置の概略構成図を示す。
【図２】ＩＧＢＴの出力特性を示す。
【図３】従来の検査装置における検査モードの概略説明図を示す。
【図４】図１の検査装置の第１のスイッチング素子の飽和電流の設定例を示す。
【図５】図１の検査装置で実行可能な検査方法のフローチャート例を示す。
【図６】第１のスイッチング素子の制御例を示す。
【図７】図１の検査装置の変形例を示す。
【発明を実施するための形態】
【００２４】
以下に説明する好ましい実施形態は、本発明を容易に理解するために用いられている。従って、当業者は、本発明が、以下に説明される実施形態によって不当に限定されないことを留意すべきである。
【００２５】
１．検査装置
１．１．構成
図１は、本発明に従う半導体素子の検査装置の概略構成図を示す。図１に示されるように、検査装置１００は、半導体素子１０と、電源２０と、第１のスイッチング素子２４と、第１の制御部５０と、切替部７０と、検査部２６とを備える。図１の例において、半導体素子１０は、第１のノードＮＤ１と第２のノードＮＤ２との間に設けられ、電源２０は、第３のノードＮＤ３と第２のノードＮＤ２との間に設けられ、第１のスイッチング素子２４は、第１のノードＮＤ１と第３のノードＮＤ３との間に設けられる。第１の制御部５０は、第１のスイッチング素子２４の飽和電流特性を制御し、切替部７０は、半導体素子１０をオン又はオフさせて半導体素子１０の状態を切り替える。検査部２６は、半導体素子１０に流れる電流を検査する。
【００２６】
第１のスイッチング素子２４は、第１のノードＮＤ１と第３のノードＮＤ３との間を接続し、図１の例において、第１のスイッチング素子２４は、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）である。第１のスイッチング素子２４は、ＦＥＴ（Field Effect Transistor）でもよい。第１のスイッチング素子２４は、飽和電流特性を有していればよい。
【００２７】
図２は、ＩＧＢＴの出力特性を示す。第１のスイッチング素子２４がＩＧＢＴである場合、図２に示されるように、コレクタ電流ＩＣは、コレクタ・エミッタ電圧ＶＣＥの増加に伴い増加するが、その後、コレクタ・エミッタ電圧ＶＣＥが増加してもＩＧＢＴが飽和領域で動作する時、コレクタ電流ＩＣは、飽和電流特性（定電流特性）を示す。ＩＧＢＴに流れる飽和電流は、ゲート・エミッタ電圧ＶＧＥに依存し、ＩＧＢＴに流れる飽和電流は、ゲート・エミッタ電圧ＶＧＥの増加に伴い増加する。なお、第１のスイッチング素子２４が例えばＦＥＴである場合、ＦＥＴも、図２に示すような出力特性を有する。ＦＥＴが飽和領域で動作する時、ドレイン電流ＩＤは、飽和電流特性（定電流特性）を示し、ＦＥＴに流れる飽和電流は、ゲート・ソース電圧ＶＧＳの増加に伴い増加する。従って、第１の制御部５０は、ゲート・エミッタ電圧ＶＧＥ、ゲート・ソース電圧ＶＧＳ等のゲート電圧を制御することで、ＩＧＢＴ、ＦＥＴ等の第１のスイッチング素子２４に流れる飽和電流を設定することができる。
【００２８】
切替部７０が半導体素子１０をオンさせる時、半導体素子１０は、第１のノードＮＤ１と第２のノードＮＤ２との間を接続し、図１の例において、半導体素子１０は、例えばＩＧＢＴである。切替部７０が半導体素子１０をオフさせる時、半導体素子１０は、第１のノードＮＤ１と第２のノードＮＤ２との間を断絶する。検査対象である半導体素子１０は、例えばＦＥＴでもよい。
【００２９】
第１のスイッチング素子２４が電源２０と半導体素子１０との間を接続し、且つ切替部７０が半導体素子をオンさせる状態で、電源２０によって半導体素子１０に電流が流れる。図１の例において、電源２０は、例えば直流電源である。電源２０は、例えば特許文献１の図６のキャパシタ２２のような素子を有してもよい。電源２０によって半導体素子１０に電流が流れる時、即ち検査装置１００が電流破壊検査モードを実施する時、第１のスイッチング素子２４に流れ得る飽和電流は、第１の値に設定されている。第１のスイッチング素子２４が電源２０と半導体素子１０との間を接続し、且つ切替部７０が半導体素子１０をオフさせる状態で、電源２０が半導体素子１０に電圧を印加する。電源２０が半導体素子１０に電圧を印加する時、即ち検査装置１００が電圧破壊検査モードを実施する時、第１のスイッチング素子２４に流れ得る飽和電流は、第１の値よりも小さい第２の値に設定されている。なお、第１のスイッチング素子２４に印加されるゲート電圧（例えばゲート・エミッタ電圧ＶＧＥ）を制御して、第１のスイッチング素子２４に流れ得る飽和電流を第１の値の代わりに第２の値に設定することができる。
【００３０】
１．２．比較例
図３は、従来の検査装置における検査モードの概略説明図を示す。図３の例において、時刻Ｔ１からＴ４まで電流破壊検査モードが実施され、時刻Ｔ４からＴ６まで電圧破壊検査モードが実施される。実線は、検査対象となる半導体素子を流れる電流を示す。時刻Ｔ１で半導体素子がオフ状態からオン状態に変化する。時刻Ｔ１で半導体素子に電流が流れ始め、電流は増加し、その後、時刻Ｔ２まで、一定の電流が半導体素子に流れる。時刻Ｔ２で、半導体素子がオン状態からオフ状態に変化する。時刻Ｔ２から電流は減少し、時刻Ｔ４で、電流がゼロになる。時刻Ｔ４からＴ６まで、半導体素子に流れる電流がゼロである状態で、一定の電圧が半導体素子に加わる。
【００３１】
図３の例において、時刻Ｔ３で半導体素子が電流破壊する場合、点線で示されように、半導体素子に流れる電流が増加する。即ち、時刻Ｔ３で半導体素子が電流破壊する場合、時刻Ｔ３以降、過剰な電流が半導体素子に流れ込んでしまう。図３の例において、時刻Ｔ３で半導体素子が電流破壊せず、時刻Ｔ５で半導体素子が電圧破壊する場合、点線で示されように、時刻Ｔ５以降、過剰な電流が半導体素子に流れ込んでしまう。このような過剰な電流は、例えば特許文献１の図７（Ｂ）のモードＩ（時刻ｔ２〜ｔ３）に対応する。
【００３２】
２．動作原理
図４は、図１の検査装置１００の第１のスイッチング素子２４の飽和電流の設定例を示す。図４の例において、実線は、図３の実線に対応し、半導体素子１０に流れる電流を示す。図４の例において、一点鎖線は、第１のスイッチング素子２４に流れ得る飽和電流を示す。図４に示されるように、時刻Ｔ１からＴ４まで電流破壊検査モードにおいて、第１のスイッチング素子２４に流れ得る飽和電流は、第１の値に設定される。具体的には、図２に示すような飽和電流特性を利用して、第１のスイッチング素子２４に印加されるゲート電圧（例えばゲート・エミッタ電圧ＶＧＥ）を調整して、第１のスイッチング素子２４に流れ得る飽和電流は、第１の値に設定される。図４の例において、時刻Ｔ４からＴ６まで電流破壊検査モードにおいて、第１のスイッチング素子２４に流れ得る飽和電流は、第１のスイッチング素子２４に印加されるゲート電圧を調整して、第１の値よりも小さい第２の値に設定される。
【００３３】
図４の例において、時刻Ｔ１からＴ４まで電流破壊検査モードにおいて、電源２０によって半導体素子１０に電流が流れる時に予定される半導体素子１０の最大電流は、第１の値よりも小さい。言い換えれば、第１の値は、半導体素子１０の最大電流よりも大きく設定され、好ましくは、最大電流のバラツキσを考慮して設定される。例えば、第１の値は、最大電流＋３σ〜５σに設定される。従って、時刻Ｔ３で半導体素子１０が電流破壊する場合、点線で示されように、半導体素子１０に流れる電流が増加するが、半導体素子１０に流れる電流（点線）は、第１の値（一点鎖線）で制限される。或いは、時刻Ｔ５で半導体素子１０が電圧破壊する場合、点線で示されように、半導体素子１０に流れる電流が増加するが、半導体素子１０に流れる電流（点線）は、第２の値（一点鎖線）で制限される。このように、飽和電流特性を利用して、第１のスイッチング素子２４の飽和電流を設定することにより、電流破壊又は電圧破壊した半導体素子１０に流れ込む過剰な電流を防止することができる。なお、好ましくは、第２の値は、十分に小さく設定され、例えば、第２の値は、半導体素子１０の最大電流の１／１０〜１／５に設定される。
【００３４】
なお、図４で示すような半導体素子１０に流れる電流（実線又は点線）は、図１の検査部２６で検査することができる。半導体素子１０が電流破壊又は電圧破壊する場合、半導体素子１０に流れる電流は、第１の値又は第２の値まで増加するので、検査部２６は、半導体素子１０に流れる電流が第１の値又は第２の値を超える又は到達したか否かを判定することができる。電流破壊検査モードにおいて、検査部２６が第１の値を示す電流を検出する場合、第１の制御部５０は、第１のスイッチング素子２４をオフさせることが好ましい。或いは、電圧破壊検査モードにおいて、検査部２６が第２の値を示す電流を検出する場合、第１の制御部５０は、第１のスイッチング素子２４をオフさせることが好ましい。このように、検査部２６で半導体素子１０の破壊を検出する場合、第１の制御部５０で電流破壊検査モード又は電圧破壊検査モードを中止することが好ましい。
【００３５】
３．検査方法
図５は、図１の検査装置１００で実行可能な検査方法のフローチャート例を示す。検査方法を開始する前、切替部７０は、半導体素子１０にゲート電圧を印加しないで、半導体素子１０をオフさせる。第１の制御部５０も、第１のスイッチング素子２４にゲート電圧を印加しないで、第１のスイッチング素子２４をオフさせる。図５の例において、検査方法は、電流破壊検査モードを設定する（ステップＳ２１０）。具体的には、図１の切替部７０は、半導体素子１０にゲート電圧を印加して、半導体素子１０をオンさせる。半導体素子１０のゲート電圧は、半導体素子１０の閾値以上である。例えば図４の時刻Ｔ１で、第１の制御部５０は、第１のスイッチング素子２４にゲート電圧を印加して、半導体素子１０が仮に電流破壊した時の第１のスイッチング素子２４に流れ得る飽和電流を第１の値に設定する。第１のスイッチング素子２４のゲート電圧は、第１のスイッチング素子２４の閾値以上であり、且つ第１の値に対応する。
【００３６】
電流破壊検査モードが設定されると、例えば図４の実線で示されるように、時刻Ｔ１以降、半導体素子１０に流れる電流は増加し、電流が最大電流に到達すると、その後は電流が減少し、時刻Ｔ２まで、電流は、一定値を示す。電流破壊検査モードにおいて、切替部７０は、例えば図４の時刻Ｔ１からＴ２までの所定の期間、半導体素子１０にゲート電圧を印加し、時刻Ｔ２以降、切替部７０は、半導体素子１０にゲート電圧を印加しない。例えば図４の時刻Ｔ４で、半導体素子１０は、完全にオフされる。例えば図４の時刻Ｔ１からＴ４まで、電源２０によって半導体素子１０に電流を流す。
【００３７】
図５の例において、検査方法は、半導体素子１０が電流破壊したか否かを判定する（ステップＳ２２０）。具体的には、図１の検査部２６は、半導体素子１０に流れる電流を検出し、検出される電流が第１の値（第１のスイッチング素子２４に設定される飽和電流）に到達したか否かを判定する。例えば図４の時刻Ｔ１からＴ４までの間に、検査部２６で検出される電流が第１の値に到達すれば、半導体素子１０が実際に電流破壊したと判断することができる。
【００３８】
図５の例において、検査方法は、半導体素子１０が電流破壊した場合、検査モードを中止する（ステップＳ３１０）。具体的には、図１の制御部５０は、第１のスイッチング素子２４にゲート電圧を印加しないで、第１のスイッチング素子２４をオフさせ、第１のノードＮＤ１と第３のノードＮＤ３との間を断絶する。
【００３９】
図５の例において、検査方法は、半導体素子１０が電流破壊しない場合、電圧破壊検査モードを設定する（ステップＳ２３０）。具体的には、半導体素子１０が完全にオフされる時、例えば図４の時刻Ｔ４で、図１の第１の制御部５０は、第１のスイッチング素子２４に印加するゲート電圧を下げる。第１の制御部５０は、低下したゲート電圧を第１のスイッチング素子２４に印加して、半導体素子１０が仮に電圧破壊した時の第１のスイッチング素子２４に流れ得る飽和電流を第２の値に設定する。第１のスイッチング素子２４の低下したゲート電圧は、第１のスイッチング素子２４の閾値以上であり、且つ第２の値に対応する。
【００４０】
電圧破壊検査モードが設定されると、例えば図４の実線で示されるように、時刻Ｔ４以降、半導体素子１０に流れる電流はゼロを示す。電圧破壊検査モードにおいて、第１の制御部５０は、例えば図４の時刻Ｔ４からＴ６までの所定の期間、第１のスイッチング素子２４にゲート電圧を印加し、第１のスイッチング素子２４に流れ得る飽和電流を第２の値に設定する。
【００４１】
図６は、第１のスイッチング素子２４の制御例を示す。図６の例において、横軸の時間は、図４の例の横軸の時間に対応する。電流破壊検査モードに対応する時刻Ｔ１から時刻Ｔ４まで、図１の第１の制御部５０は、第１の値に対応するゲート電圧ＶＧａを第１のスイッチング素子２４に印加する。電圧破壊検査モードに対応する時刻Ｔ４から時刻Ｔ６まで、図１の第１の制御部５０は、第２の値に対応するゲート電圧ＶＧｂ（低下したゲート電圧）を第１のスイッチング素子２４に印加する。図６（又は図４）の例において、ゲート電圧ＶＧａ（又は第１の値）からゲート電圧ＶＧｂ（又は第２の値）に切り替える時刻Ｔ４は、半導体素子１０に流れる電流が低下する時刻に設定されているが、半導体素子１０がオフされる時刻Ｔ２を考慮して設定してもよい。時刻Ｔ４は、適宜、適切な時刻に設定することができる。なお、検査部２６は、半導体素子１０に流れる電流が例えばゼロ、第２の値等の所定の値を検出したことを示すモード切替信号を図１の第１の制御部５０に出力してもよく、図１の第１の制御部５０は、モード切替信号に応じて、第１の値に対応するゲート電圧ＶＧａを低下させてもよい。
【００４２】
図５の例において、検査方法は、半導体素子１０が電圧破壊したか否かを判定する（ステップＳ２４０）。具体的には、図１の検査部２６は、半導体素子１０に流れる電流を検出し、検出される電流が第２の値（第１のスイッチング素子２４に設定される飽和電流）に到達したか否かを判定する。例えば図４の時刻Ｔ４からＴ６までの間に、検査部２６で検出される電流が第２の値に到達すれば、半導体素子１０が実際に電圧破壊したと判断することができる。
【００４３】
図５の例において、検査方法は、半導体素子１０が電圧破壊した場合、検査モードを中止する（ステップＳ３１０）。具体的には、図１の制御部５０は、第１のスイッチング素子２４にゲート電圧を印加しないで、第１のノードＮＤ１と第３のノードＮＤ３との間を断絶する。ところで、第１のノードＮＤ１と第３のノードＮＤ３との間を断絶するまでの間、半導体素子１０が電圧破壊したとしても、電流が半導体素子１０に流れ続ける。例えば図４に示すように、第１のスイッチング素子２４の飽和電流が第２の値に設定されているので、半導体素子１０の破壊の拡大を防止することができる。言い換えれば、第１のスイッチング素子２４の飽和電流が第２の値に設定されているので、半導体素子１０が電圧破壊した後に半導体素子１０が電流破壊することがない。従って、半導体素子の検査方法は、電圧破壊した半導体素子１０に流れ込む過剰な電流を防止することができるとともに、半導体素子１０が実際に破壊した原因が電圧破壊であるのか、或いは電流破壊であるのかを区別することができる。
【００４４】
図５の例において、検査方法は、ステップＳ２４０で半導体素子１０が電圧破壊しない場合、電圧破壊検査モードを終了する。具体的には、図１の制御部５０は、第１のスイッチング素子２４にゲート電圧を印加しないで、第１のノードＮＤ１と第３のノードＮＤ３との間を断絶する。
【００４５】
４．変形例
図７は、図１の検査装置１００の変形例を示す。図７において、図１の符号と同一の符号は、図１の構成と同一の構成を示し、その同一の構成についての説明を省略する。図７の例において、検査装置１００は、第２のスイッチング素子８４と、第２の制御部８０と、をさらに備える。図７の例において、第２のスイッチング素子８４は、第１のノードＮＤ１と第３のノードＮＤ３との間に設けられる。第２のスイッチング素子８４は、第１のスイッチング素子２４と並列に接続される。第２の制御部５０は、第２のスイッチング素子８４の飽和電流特性を制御する。
【００４６】
検査装置１００は、第１のスイッチング素子２４を使用して電流破壊検査モードを実施し、第２のスイッチング素子８４を使用して電圧破壊検査モードを実施できる。第１のスイッチング素子２４の飽和電流は、例えば図４で示すような第１の値に設定し、第２のスイッチング素子８４の飽和電流は、例えば図４で示すような第２の値に設定する。電流破壊検査モードの実施を目的とする第１のスイッチング素子２４で設定できる飽和電流に限界がある場合、検査装置１００は、電圧破壊検査モードの実施に適切な第２のスイッチング素子８４を使用することができる。
【００４７】
図７の検査装置１００を図５のフローチャート例に適用する場合、ステップＳ２１０において、例えば図４の時刻Ｔ１で、第１の制御部５０は、第１のスイッチング素子２４にゲート電圧を印加して、半導体素子１０が仮に電流破壊した時の第１のスイッチング素子２４に流れ得る飽和電流を第１の値に設定する。第１のスイッチング素子２４のゲート電圧は、第１のスイッチング素子２４の閾値以上であり、且つ第１の値に対応する。例えば図４の時刻Ｔ１で、第２の制御部８０は、第２のスイッチング素子８４にゲート電圧を印加しない。電流破壊検査モードが設定されると、第１のスイッチング素子２４がオンされ、第２のスイッチング素子８４がオフされ、第１のスイッチング素子２４は、電源２０と半導体素子１０との間を接続する。
【００４８】
図７の検査装置１００を図５のフローチャート例に適用する場合、ステップＳ２３０において、半導体素子１０が完全にオフされる時、例えば図４の時刻Ｔ４で、図１の第１の制御部５０は、第１のスイッチング素子２４にゲート電圧を印加しない。例えば図４の時刻Ｔ４で、第２の制御部８０は、第２のスイッチング素子８４にゲート電圧を印加して、半導体素子１０が仮に電流破壊した時の第２のスイッチング素子８４に流れ得る飽和電流を第２の値に設定する。第２のスイッチング素子８４のゲート電圧は、第２のスイッチング素子８４の閾値以上であり、且つ第１の値に対応する。電圧破壊検査モードが設定されると、第１のスイッチング素子２４がオフされ、第２のスイッチング素子８４がオンされ、第２のスイッチング素子８４のみが、電源２０と半導体素子１０との間を接続する。
【００４９】
ところで、図４に示すように第２の値は小さいので、ステップＳ２１０で電流破壊検査モードが設定される時、第２のスイッチング素子８４がオンされてもよい。言い換えれば、検査装置１００は、第１のスイッチング素子２４だけを使用して電流破壊検査モードを実施してもよく、第１のスイッチング素子２４及び第２のスイッチング素子８４を使用して電流破壊検査モードを実施してもよい。
【００５０】
なお、本発明は、上述の例示的な実施形態に限定されず、また、当業者は、上述の例示的な実施形態を特許請求の範囲に含まれる範囲まで、容易に変更することができるであろう。
【符号の説明】
【００５１】
１０・・・半導体素子、２０・・・電源、２４・・・第１のスイッチング素子、２６・・・検査部、５０・・・第１の制御部、７０・・・切替部、８０・・・第２の制御部、８４・・・第２のスイッチング素子、１００・・・検査装置、ＮＤ１・・・第１のノード、ＮＤ２・・・第２のノード、ＮＤ３・・・第３のノード
【図１】
2012189512.tif 000003
【図２】
2012189512.tif 000004
【図３】
2012189512.tif 000005
【図４】
2012189512.tif 000006
【図５】
2012189512.tif 000007
【図６】
2012189512.tif 000008
【図７】
2012189512.tif 000009