(57)【要約】【課題】  電力回収回路における回収効率を改善し、かつ安定した画像表示動作が可能な平面表示装置を提供する。【解決手段】  画像表示に係る発光を行う際にパネル容量Ｃｐに印加される電圧Ｖｓ及びグランドにそれぞれ接続され、パネル容量の電圧をクランプするためのスイッチング素子ＱＡ３、ＱＡ４と、パネル容量に一端が接続されたコイルＬＡ１、ＬＡ２と、これらコイルの他端に接続され、充放電電流が流れる経路を分離する経路分離回路ＤＬＡ１、ＤＬＡ２と、電圧Ｖｓ及び経路分離回路の間に接続されたスイッチング素子ＱＡ１と、グランド及び経路分離回路の間に接続されたスイッチング素子ＱＡ２と、各スイッチング素子に並列接続されたダイオードとを有し、電力回収動作に係る共振基準電圧をパネル容量に印加される最大電圧及び最小電圧とし、かつ充電／放電電流の流れる経路を分離する。【選択図】  図３
2007226046.tif 000002
【特許請求の範囲】
【請求項１】
表示手段となる容量性負荷に電圧を印加し画像表示を行う自己発光型の表示パネルと、
上記容量性負荷に電圧を印加する駆動回路とを備え、
上記駆動回路は、
第１の電圧及び第２の電圧に接続され、上記容量性負荷の電極を上記第１及び第２の電圧にクランプするための第１及び第２のスイッチング素子と、
上記第１及び第２のスイッチング素子と上記容量性負荷の電極との相互接続点に一端が接続された第１及び第２のコイルと、
上記第１及び第２のコイルの他端に接続され、充放電電流が流れる経路を分離する経路分離回路と、
上記第１の電圧及び上記経路分離回路の間に接続された第３のスイッチング素子と、
上記第２の電圧及び上記経路分離回路の間に接続された第４のスイッチング素子と、
上記第１〜第４のスイッチング素子にそれぞれ対応し、上記スイッチング素子に並列接続された第１〜第４のダイオードとを有し、
上記第１及び第２の電圧は、それぞれ画像表示に係る発光を行う際に上記容量性負荷に印加される最大電圧及び最小電圧であることを特徴とする平面表示装置。
【請求項２】
上記経路分離回路は、
上記第１のコイルの上記他端にカソードが接続された第５のダイオードと、
上記第２のコイルの上記他端にアノードが接続された第６のダイオードとを有し、
上記第５のダイオードのアノード及び上記第６のダイオードのカソードの相互接続点に、上記第３及び第４のスイッチング素子が接続されていることを特徴とする請求項１記載の平面表示装置。
【請求項３】
上記第５及び第６のダイオードの少なくとも一方に、コンデンサ、又はコンデンサ及び抵抗の直列回路を並列に接続したことを特徴とする請求項２記載の平面表示装置。
【請求項４】
上記経路分離回路は、
上記第１のコイルの上記他端にカソードが接続され、上記第２のコイルの上記他端にアノードが接続された第５のダイオードを有し、
上記第３のスイッチング素子が上記第５のダイオードのカソードに接続され、上記第４のスイッチング素子が上記第５のダイオードのアノードに接続されていることを特徴とする請求項１記載の平面表示装置。
【請求項５】
上記第５のダイオードに、コンデンサ、又はコンデンサ及び抵抗の直列回路を並列に接続したことを特徴とする請求項４記載の平面表示装置。
【請求項６】
上記第１のコイルのインダクタンスは、上記第２のコイルのインダクタンスよりも小さいことを特徴とする請求項１〜５の何れか１項に記載の平面表示装置。
【請求項７】
上記容量性負荷の電極に上記第１の電圧を印加する場合に、上記第３のスイッチング素子をオンにし、上記容量性負荷及び上記第１のコイルの共振により上記容量性負荷への電力供給を開始してから、当該共振周期の１／４周期が経過した後に、さらに所定時間だけ遅延させて上記第３のスイッチング素子をオフすることを特徴とする請求項１〜６の何れか１項に記載の平面表示装置。
【請求項８】
上記第３及び第４のスイッチング素子の少なくとも１つのスイッチング素子に、コンデンサ、又はコンデンサ及び抵抗の直列回路を並列に接続したことを特徴とする請求項１〜７の何れか１項に記載の平面表示装置。
【請求項９】
上記第１〜第４のダイオードは、上記第１〜第４のスイッチング素子の寄生ダイオードであることを特徴とする請求項１〜８の何れか１項に記載の平面表示装置。
【請求項１０】
上記表示パネルは、プラズマディスプレイパネルであって、
上記第１の電圧が画像表示を行うための維持放電電圧であることを特徴とする請求項１〜９の何れか１項に記載の平面表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示手段として容量性負荷を用いた平面表示装置に関する。
【背景技術】
【０００２】
プラズマディスプレイ装置やＥＬ（Electro Luminescence）ディスプレイ装置などの表示装置においては、表示手段となる容量性負荷の充放電電力を回収する電力回収回路が設けられている。電力回収回路を用いて画像表示に係る容量性負荷の充放電電力を回収することにより、消費電力の低減を図っている（例えば、特許文献１〜３参照）。
【０００３】
図７（Ａ）は、従来のプラズマディスプレイ装置の駆動回路を示す図であり、駆動回路内のサステイン回路を図示している。サステイン回路は、表示手段となる容量性負荷に印加される図７（Ｂ）に示す維持放電パルスを生成するための回路である。この維持放電パルスが印加される毎に、表示する画像に応じて選択された容量性負荷の電極間で維持放電を行い、発光を行うことで画像が表示される。
【０００４】
図７（Ａ）においては、パネル容量Ｃｐの２つの電極のうち、一方の電極に係るサステイン回路の構成を図示しているが、他方の電極についても同様である。パネル容量Ｃｐは、表示手段となる容量性負荷である。また、トランジスタＱＣ１、ＱＣ２、ＱＣ３、及びＱＣ４は、ＮチャネルＭＯＳ電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）である。
【０００５】
容量ＣＣ１は、トランジスタＱＣ１のドレイン及びトランジスタＱＣ２のソースの相互接続点とグランド（ＧＮＤ）との間に接続される。トランジスタＱＣ１のソースは、ダイオードＤＣ１のアノードに接続され、トランジスタＱＣ２のドレインは、ダイオードＤＣ２のカソードに接続される。
【０００６】
コイルＬＣ１は、パネル容量Ｃｐの一方の電極及びダイオードＤＣ１のカソード間に接続される。コイルＬＣ２は、パネル容量Ｃｐの一方の電極及びダイオードＤＣ２のアノード間に接続される。ダイオードＤＣ５及びＤＣ６は、電圧Ｖｓ及びグランドの間に直列に接続され、ダイオードＤＣ５及びＤＣ６の相互接続点が、コイルＬＣ１及びダイオードＤＣ１のカソードの相互接続点に接続される。ダイオードＤＣ７及びＤＣ８は、電圧Ｖｓ及びグランドの間に直列に接続され、ダイオードＤＣ７及びＤＣ８の相互接続点が、コイルＬＣ２及びダイオードＤＣ２のアノードの相互接続点に接続される。
【０００７】
これらコイルＬＣ１、ＬＣ２、トランジスタＱＣ１、ＱＣ２、ダイオードＤＣ１、ＤＣ２、ＤＣ５〜ＤＣ８、及び容量ＣＣ１により電力回収回路が構成されている。
【０００８】
トランジスタＱＣ３は、ドレインが電圧Ｖｓに接続され、ソースがパネル容量Ｃｐの一方の電極に接続される。ダイオードＤＣ３は、トランジスタＱＣ３のドレイン及びソース間に接続される。トランジスタＱＣ４は、ドレインがパネル容量Ｃｐの一方の電極に接続され、ソースがグランドに接続される。ダイオードＤＣ４は、トランジスタＱＣ４のドレイン及びソース間に接続される。
【０００９】
図７（Ｂ）は、図７（Ａ）に示したサステイン回路により生成される維持放電パルスを示す図である。図７（Ｂ）において、維持電圧はパネル容量Ｃｐの一方の電極に印加される電圧であり、コイル電流はサステイン回路内のコイルＬＣ１、ＬＣ２を流れる電流である。維持電圧については、仮に回路における損失（ロス）がまったくないと仮定した場合を破線で示している。
【００１０】
時刻Ｔ１１において、トランジスタＱＣ１をオンにすると、容量ＣＣ１に充電されていた電荷は、ＬＣ共振によりパネル容量Ｃｐに供給される。すなわち回収電力が放出され、パネル容量Ｃｐの一方の電極の電圧はグランドレベルから上昇する。次に、時刻Ｔ１２において、トランジスタＱＣ１をオフし、トランジスタＱＣ３をオンすると、パネル容量Ｃｐの一方の電極は、電圧Ｖｓにクランプされる。時刻Ｔ１３において、トランジスタＱＣ３をオフにする。
【００１１】
次に、時刻Ｔ１４において、トランジスタＱＣ２をオンにすると、パネル容量Ｃｐに充電されていた電荷は、ＬＣ共振により容量ＣＣ１に供給される。すなわちパネル容量Ｃｐの電力が容量ＣＣ１に回収され、パネル容量Ｃｐの一方の電極の電圧はＶｓから下降する。次に、時刻Ｔ１５において、トランジスタＱＣ２をオフし、トランジスタＱＣ４をオンすると、パネル容量Ｃｐの一方の電極は、グランドレベルにクランプされる。時刻Ｔ１６において、トランジスタＱＣ４をオフにする。その後、時刻Ｔ１１〜Ｔ１６の動作を繰り返す。
【００１２】
【特許文献１】特開平１１−３５２９２７号公報
【特許文献２】特開昭６１−１３２９９７号公報
【特許文献３】特開平５−２６５３９７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
図７に示したような従来の駆動回路における電力回収動作においては、電力回収回路の共振基準電圧を発光を行うために容量性負荷に印加する電圧の（１／２）の電圧とし、回収動作期間を電力回収回路の共振周期の（１／２）未満としているため、以下のような問題があった。
【００１４】
図７（Ａ）に示した電力回収回路では、ＬＣ共振における到達電位近傍での電位上昇勾配が緩やかになるため、電圧上昇の途中で維持放電が発生してしまうことがある。その結果、放電セル（パネル容量Ｃｐ：表示手段となる容量性負荷）により放電がばらついたり、放電が不安定となったりすることがある。
【００１５】
また、電力回収回路内の抵抗成分等に起因してＬＣ共振の到達電位が低くなるため、図７（Ｂ）に示したように、パネル容量Ｃｐにクランプ用のトランジスタで、維持放電電圧Ｖｓまで急峻に電圧を印加する。このような急峻な電圧パルスの印加により放射ノイズが大きくなる。
【００１６】
また、クランプ用のトランジスタでパネル容量Ｃｐの印加電圧を急峻に維持放電電圧Ｖｓにあげると、クランプ用のトランジスタをオンした直後に放電電流が流れるためオン抵抗が大きく、それによる電圧降下（電圧ドロップ）が大きくなる。その結果、輝度低下や電圧マージンの低下による放電の不安定をまねく。
【００１７】
本発明は、電力回収回路における回収効率を改善し、かつ安定した画像表示動作が可能な平面表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明のプラズマディスプレイ装置は、表示手段となる容量性負荷に電圧を印加し画像表示を行う自己発光型の表示パネルと、上記容量性負荷に電圧を印加する駆動回路とを備え、上記駆動回路は、第１の電圧及び第２の電圧に接続され、上記容量性負荷の電極を上記第１及び第２の電圧にクランプするための第１及び第２のスイッチング素子と、上記第１及び第２のスイッチング素子と上記容量性負荷の電極との相互接続点に一端が接続された第１及び第２のコイルと、上記第１及び第２のコイルの他端に接続され、充放電電流が流れる経路を分離する経路分離回路と、上記第１の電圧及び上記経路分離回路の間に接続された第３のスイッチング素子と、上記第２の電圧及び上記経路分離回路の間に接続された第４のスイッチング素子と、上記第１〜第４のスイッチング素子にそれぞれ対応し、上記スイッチング素子に並列接続された第１〜第４のダイオードとを有し、上記第１及び第２の電圧は、それぞれ画像表示に係る発光を行う際に上記容量性負荷に印加される最大電圧及び最小電圧であることを特徴とする。
【発明の効果】
【００１９】
本発明によれば、電力回収動作に係る共振基準電圧を容量性負荷に印加される最大電圧及び最小電圧とすることで、ＬＣ共振による電圧変化の傾きが最大であるときに容量性負荷にて発光が行われる電圧に到達させることができ、安定した画像表示動作を実現することができる。また、電力回収動作に係る共振基準電圧を容量性負荷に印加される最大電圧及び最小電圧としても、充電電流及び放電電流の流れる経路を分離することができ、電圧上昇／下降における電力回収回路の回路特性を独立して選択し、回収効率を改善することができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施形態を図面に基づいて説明する。
本発明の実施形態は、プラズマディスプレイ装置やＥＬ（Electro Luminescence）ディスプレイ装置などのマトリクス状に配置された容量性負荷を表示手段として用いた自己発光型の平面表示装置に適用することが可能である。以下では、一例として図１に全体構成を示す交流駆動型プラズマディスプレイ装置１に適用した場合について説明する。
【００２１】
（第１の実施形態）
図１は、本発明の第１の実施形態による平面表示装置を適用したプラズマディスプレイ装置１の構成例を示す図である。本実施形態におけるプラズマディスプレイ装置１は、表示パネル（プラズマディスプレイパネル）Ｐ、Ｘ側駆動回路２、Ｙ側駆動回路３、アドレス側駆動回路４、及び制御回路５を有する。
【００２２】
表示パネルＰは、第１の基板に互いに平行な複数のＸ電極（維持電極）Ｘ１、Ｘ２、…、Ｘｎ及び複数のＹ電極（走査電極）Ｙ１、Ｙ２、…、Ｙｎが設けられるとともに、第１の基板に対向する第２の基板にアドレス電極Ａ１、Ａ２、…、Ａｍが設けられている。以下、Ｘ電極Ｘ１、Ｘ２、…、Ｘｎの各々を又はそれらの総称をＸ電極Ｘｉといい、Ｙ電極Ｙ１、Ｙ２、…、Ｙｎの各々を又はそれらの総称をＹ電極Ｙｉといい、ｉは添え字を意味する。また、以下、アドレス電極Ａ１、Ａ２、…、Ａｍの各々を又はそれらの総称をアドレス電極Ａｊといい、ｊは添え字を意味する。
【００２３】
Ｘ電極Ｘｉ及びＹ電極Ｙｉは交互かつ平行に配置され、アドレス電極Ａｊはこれらの電極Ｘｉ、Ｙｉと直交する方向に（交差するように）配置される。表示パネルＰにおいて、Ｘ電極Ｘｉ及びＹ電極Ｙｉが水平方向に延びる行を形成し、アドレス電極Ａｊが垂直方向に延びる列を形成する。
【００２４】
表示パネルＰは、ｎ行ｍ列のマトリクス状に配置された複数の表示セルを備える。各表示セルＣｉｊは、Ｙ電極Ｙｉ及びアドレス電極Ａｊの交点並びにそれに対応して隣接するＸ電極Ｘｉにより形成される。この表示セルＣｉｊが画素に対応し、表示パネルＰは２次元画像を表示することができる。
【００２５】
各Ｘ電極Ｘｉは、Ｘ電極Ｘｉに所定の電圧（駆動パルス）を供給するＸ側駆動回路２の出力端に接続され、各Ｙ電極Ｙｉは、Ｙ電極Ｙｉに所定の電圧（駆動パルス）を供給するＹ側駆動回路３の出力端に接続されている。アドレス電極Ａｊは、アドレス電極Ａｊに所定の電圧（駆動パルス）を印加するアドレス側駆動回路４の出力端に接続されている。
【００２６】
Ｘ側駆動回路２は放電を繰り返す回路からなり、Ｙ側駆動回路３は線順次走査する回路と放電を繰り返す回路とからなる。また、アドレス側駆動回路４は表示すべき列を選択する回路からなる。Ｘ側駆動回路２、Ｙ側駆動回路３、及びアドレス側駆動回路４は、制御回路５から供給される制御信号により制御される。Ｙ側駆動回路３内の線順次走査する回路とアドレス側駆動回路４とによりどこの表示セルを点灯させるかを決め、Ｘ側駆動回路２とＹ側駆動回路３内の放電を繰り返す回路とにより放電を繰り返すことによって、プラズマディスプレイ装置での表示動作が行われる。
【００２７】
制御回路５は、外部からの表示データＤ、表示データＤの読み込みタイミングを示すクロックＣＬＫ、水平同期信号ＨＳ、及び垂直同期信号ＶＳに基づいて、上記制御信号を生成し、Ｘ側駆動回路２、Ｙ側駆動回路３、及びアドレス側駆動回路４に供給する。
【００２８】
図２は、図１に示したプラズマディスプレイ装置１の駆動波形の一例を示す図である。画像は、図２に示すフレームｆｋ−１、ｆｋ、ｆｋ＋１等のような時系列の複数のフレームｆ（添え字は表示順位を表す。）で構成される。画像表示においては、各画素単位での２値の点灯制御によって階調再現を行うため、各フレームｆを例えば８個のサブフレームｓｆ１、ｓｆ２、ｓｆ３、ｓｆ４、ｓｆ５、ｓｆ６、ｓｆ７、ｓｆ８に分割する。サブフレームｓｆ１〜ｓｆ８は、輝度の相対比率が例えばおよそ１：２：４：８：１６：３２：６４：１２８となるように重み付けされ、各サブフレームｓｆ１〜ｓｆ８の点灯維持放電回数が設定される。
【００２９】
各サブフレームｓｆ１〜ｓｆ８にそれぞれ割り当てられるサブフレーム期間Ｔｓｆは、リセット期間ＴＲ、アドレス期間ＴＡ、及びサステイン（維持放電）期間ＴＳにより構成される。リセット期間ＴＲでは、表示セルＣｉｊの初期化を行う。リセット期間ＴＲにおいては、Ｙ電極Ｙｉに正極性の鈍波（正の傾斜を持つ波形）Ｐｒ１を一斉に印加して壁電荷を形成し、続いて負極性の鈍波（負の傾斜を持つ波形）Ｐｒ２を一斉に印加して表示セルＣｉｊの壁電荷量を調節する。
【００３０】
アドレス期間ＴＡでは、アドレス電極Ａｊ及びＹ電極Ｙｉ間の放電、並びにそれに伴うＸ電極Ｘｉ及びＹ電極Ｙｉ間の放電により各表示セルＣｉｊの発光又は非発光を選択することができる。具体的には、Ｙ電極Ｙ１、Ｙ２、Ｙ３、…等に順次スキャンパルスＰｙを印加し、そのスキャンパルスＰｙに対応してアドレス電極ＡｊにアドレスパルスＰａを印加することにより、アドレス電極Ａｊ及びＹ電極Ｙｉ間に放電が生じる。この放電により、Ｘ電極Ｘｉ及びＹ電極Ｙｉに壁電荷が形成され、所望の表示セルＣｉｊの発光又は非発光を選択することができる。
【００３１】
サステイン期間ＴＳでは、選択された表示セルＣｉｊのＸ電極Ｘｉ及びＹ電極Ｙｉ間で維持放電を行い、発光を行う。サステイン期間ＴＳにおいては、Ｘ電極Ｘｉ及びＹ電極Ｙｉに交互に維持放電パルスＰｓを印加する。維持放電パルスＰｓを印加する毎に、アドレス期間ＴＡにおいて壁電荷が形成された表示セルで放電が生じ、表示セルが発光する。維持放電パルスＰｓは、０Ｖ及び電圧Ｖｓのパルスである。
【００３２】
なお、図２に示した駆動波形は一例であって、これに限定されるものではなく、種々の変更が可能である。
【００３３】
図３は、図１に示したＸ側駆動回路２及びＹ側駆動回路３の構成例を示す回路図である。図３には、駆動回路２、３内の各サステイン回路のみを図示している。サステイン回路は、上述した維持放電パルスＰｓを生成するための回路である。
【００３４】
図３において、パネル容量Ｃｐは、Ｘ電極Ｘｉ及びＹ電極Ｙｉ間の容量であり、表示手段となる容量性負荷に相当する。また、トランジスタＱＡ１、ＱＡ２、ＱＡ３、ＱＡ４、及びＱＢ１、ＱＢ２、ＱＢ３、ＱＢ４は、それぞれスイッチング素子として機能するＮチャネルＭＯＳ電界効果トランジスタである。
【００３５】
Ｙ側駆動回路３内のサステイン回路について説明する。
トランジスタＱＡ１は、ドレインが電圧Ｖｓに接続され、ソースがトランジスタＱＡ２のドレインに接続される。トランジスタＱＡ２のソースはグランドに接続される。また、ダイオードＤＡ１及びＤＡ２が、それぞれトランジスタＱＡ１及びＱＡ２に並列に接続される。具体的には、ダイオードＤＡ１は、カソードがトランジスタＱＡ１のドレインに接続され、アノードがトランジスタＱＡ１のソースに接続される。ダイオードＤＡ２は、カソードがトランジスタＱＡ２のドレインに接続され、アノードがトランジスタＱＡ２のソースに接続される。
【００３６】
ダイオードＤＬＡ１のアノードは、トランジスタＱＡ１のソース及びトランジスタＱＡ２のドレインの相互接続点に接続される。コイルＬＡ１は、Ｙ電極Ｙｉ及びダイオードＤＬＡ１のカソード間に直列に接続される。つまり、コイルＬＡ１にはパネル容量Ｃｐ（表示パネル）に電流が流入する方向に電流が流れるようにダイオードＤＬＡ１が直列接続される。
【００３７】
ダイオードＤＬＡ２のカソードは、トランジスタＱＡ１のソース及びトランジスタＱＡ２のドレインの相互接続点に接続される。コイルＬＡ２は、Ｙ電極Ｙｉ及びダイオードＤＬＡ２のアノード間に直列に接続される。つまり、コイルＬＡ２にはパネル容量Ｃｐ（表示パネル）から電流が流出する方向に電流が流れるようにダイオードＤＬＡ２が直列接続される。
ダイオードＤＬＡ１及びＤＬＡ２により、パネル容量Ｃｐの充放電電流が流れる経路を分離する回路が構成される。
【００３８】
トランジスタＱＡ３は、ドレインが電圧Ｖｓに接続され、ソースがＹ電極Ｙｉに接続される。トランジスタＱＡ４は、ドレインがＹ電極Ｙｉに接続され、ソースがグランドに接続される。また、ダイオードＤＡ３及びＤＡ４が、それぞれトランジスタＱＡ３及びＱＡ４に並列に接続される。具体的には、ダイオードＤＡ３は、カソードがトランジスタＱＡ３のドレインに接続され、アノードがトランジスタＱＡ３のソースに接続される。ダイオードＤＡ４は、カソードがトランジスタＱＡ４のドレインに接続され、アノードがトランジスタＱＡ４のソースに接続される。トランジスタＱＡ３及びＱＡ４により、それぞれ電圧Ｖｓ及び０ＶにＹ電極Ｙｉの電圧をクランプすることが可能となっている。
【００３９】
Ｘ側駆動回路２内のサステイン回路は、トランジスタＱＢ１〜ＱＢ４、コイルＬＢ１、ＬＢ２、及びダイオードＤＢ１〜ＤＢ４、ＤＬＢ１、ＤＬＢ２が、トランジスタＱＡ１〜ＱＡ４、コイルＬＡ１、ＬＡ２、及びダイオードＤＡ１〜ＤＡ４、ＤＬＡ１、ＤＬＡ２にそれぞれ対応し、Ｙ側駆動回路３内のサステイン回路と同様に構成されるので説明は省略する。
【００４０】
図４は、図３に示した駆動回路による維持放電パルスＰｓ印加に係る駆動方法を説明するための図である。図４においては、パネル容量Ｃｐの何れか一方の電極について示しており、ＳＱ１、ＳＱ２、ＳＱ３、ＳＱ４は、トランジスタＱＡ１、ＱＡ２、ＱＡ３、ＱＡ４の組、もしくはトランジスタＱＢ１、ＱＢ２、ＱＢ３、ＱＢ４の組の各トランジスタのゲートに印加される信号を示している。
【００４１】
また、維持電圧はパネル容量Ｃｐの一方の電極に印加される電圧であり、コイル電流は駆動回路内のコイルを流れる電流である。なお、維持電圧については、回路内の抵抗成分による損失（ロス）がある場合を実線ＶＣ２で示し、仮に回路におけるロスがまったくないと仮定した場合を破線ＶＣ１で示している。コイル電流についても同様に、回路におけるロスがある場合を実線で示し、回路におけるロスがないとした場合を破線で示している。
【００４２】
以下、例として、Ｙ側駆動回路３における動作を、つまり信号ＳＱ１〜ＳＱ４が、トランジスタＱＡ１〜ＱＡ４の各ゲートにそれぞれ印加されるものとして説明する。
まず、パネル容量Ｃｐ（Ｙ電極Ｙｉ）に維持放電電圧Ｖｓを印加するとき、すなわち高電圧印加時の動作を説明する。
【００４３】
時刻Ｔ１において、トランジスタＱＡ１をオンにすると、電源Ｖｓのコンデンサに充電されていた電荷が放出され、ＬＣ共振によりパネル容量Ｃｐに供給される。すなわち回収されていた電力が放出され、Ｙ電極Ｙｉの電圧はグランドから上昇する。このとき、破線ＶＣ１に示されるように、回路内でのロスがなければ、時刻Ｔ１から電力回収回路の共振周期の１／４（ＴLC／４、（π／２））のだけ経過した時刻Ｔ２において、ＬＣ共振によりＹ電極Ｙｉの電位が維持放電電圧Ｖｓに達する。しかし、実線ＶＣ２に示されるように、回路内でのロスがあるため、時刻Ｔ２より所定時間だけ遅れた時刻Ｔ３において、ＬＣ共振によるＹ電極Ｙｉの電位は維持放電電圧Ｖｓに達する。
【００４４】
そこで、本実施形態では、時刻Ｔ２ではなく、ＬＣ共振による電位が維持放電電圧Ｖｓに達する時刻Ｔ３において、トランジスタＱＡ１をオフし、トランジスタＱＡ３をオンする。これにより、Ｙ電極Ｙｉは電圧Ｖｓにクランプされ、以降電圧Ｖｓを維持する。そして、時刻Ｔ４において、トランジスタＱＡ３をオフにする。
【００４５】
このようにして、Ｙ電極Ｙｉに維持放電電圧Ｖｓを印加することで、図４に示されるように電圧上昇勾配が最大であるときに維持放電電圧Ｖｓに到達し、維持放電電圧Ｖｓに到達した後に安定した放電を行うことができる。また、維持放電電圧Ｖｓに到達するときには、共振コイルであるコイルＬＡ１に十分な電流が流れており、発光放電電流（維持放電電流）として供給することも可能になる。例えば、スイッチング素子ＱＡ３のオン抵抗が大きくても、コイルＬＡ１から電流を供給できるので、安定した放電を実現することができる。
【００４６】
次に、パネル容量Ｃｐ（Ｙ電極Ｙｉ）の電位を維持放電電圧Ｖｓからグランドレベルにするとき、すなわち低電圧印加時の動作を説明する。
Ｙ電極Ｙｉが電圧Ｖｓである状態で、時刻Ｔ５において、トランジスタＱＡ２をオンにすると、パネル容量Ｃｐに充電されていた電荷は、ＬＣ共振により電源Ｖｓのコンデンサに供給される。すなわちパネル容量Ｃｐの電力が回収され、Ｙ電極Ｙｉの電圧はＶｓから下降する。このとき、破線ＶＣ１に示されるように、回路内でのロスがなければ、時刻Ｔ５から電力回収回路の共振周期の１／４のだけ経過した時刻Ｔ６において、ＬＣ共振によるＹ電極Ｙｉの電位がグランドレベル（０Ｖ）に達するが、回路内でのロスがあるため、実線ＶＣ２に示されるように、時刻Ｔ６より所定時間だけ遅れた時刻Ｔ７において、Ｙ電極Ｙｉの電位がグランドレベルになる。
【００４７】
したがって、時刻Ｔ６ではなく、ＬＣ共振によりＹ電極Ｙｉの電位がグランドレベルになる時刻Ｔ７において、トランジスタＱＡ２をオフし、トランジスタＱＡ４をオンする。これにより、Ｙ電極Ｙｉはグランドレベルにクランプされ、以降それを維持する。そして、時刻Ｔ８において、トランジスタＱＡ４をオフにする。
【００４８】
この、図４に示す時刻Ｔ１〜Ｔ８と同様の動作を、Ｘ側駆動回路２及びＹ側駆動回路３にて交互に繰り返すことで、図２に示したサステイン期間ＴＳでの動作が実現される。
【００４９】
ここで、電極Ｘｉ、Ｙｉの電位がＬＣ共振により維持放電電圧Ｖｓに達する時刻Ｔ３やグランドレベルになる時刻Ｔ７については、あらかじめ駆動回路の回路特性等から得ることができ、それを用いれば良い。また、上述した説明では、ＬＣ共振により電極Ｘｉ、Ｙｉの電位が維持放電電圧Ｖｓ又はグランドレベルになった時にスイッチング素子であるトランジスタのオン／オフ制御を行うようにしているが、電極Ｘｉ、Ｙｉの電位が維持放電電圧Ｖｓ又はグランドレベルに厳密に一致していなくとも良く、例えば維持放電電圧Ｖｓ又はグランドレベルにほぼ達したときにトランジスタのオン／オフ制御を行うようにしても良い。また、例えば、電極Ｘｉ、Ｙｉの電位が維持放電電圧Ｖｓに達した時点からさらに遅らせてトランジスタのオン／オフ制御を行うようにしても良く、この場合には放電電流をコイルより供給することができる。
【００５０】
また、トランジスタＱＡ１（ＱＢ１）をオフするのと同時に、トランジスタＱＡ３（ＱＢ３）をオンにしなくとも良く、トランジスタＱＡ１（ＱＢ１）をオフにした後、ダイオードＤＡ１（ＤＢ１）がオンとなる前に、トランジスタＱＡ３（ＱＢ３）をオンにすれば良い。なお、トランジスタＱＡ２（ＱＢ２）とトランジスタＱＡ４（ＱＢ４）に係るオン／オフ制御についても同様である。
【００５１】
第１の実施形態によれば、電力回収動作に係る共振基準電圧をパネル容量Ｃｐに印加される電圧の最大（電圧Ｖｓ）及び最小（０Ｖ）とし、かつ充放電電流が流れる経路（回収電流の入出経路）を分離する。
【００５２】
これにより、電圧上昇の傾きが最大であるときにパネル容量Ｃｐに供給される電圧が維持放電電圧Ｖｓに到達するので、維持放電電圧Ｖｓ到達後に安定した放電となる。また、維持放電電圧Ｖｓに到達するときには、共振コイル（ＬＡ１又はＬＢ１）には十分な電流が流れており、発光放電電流（維持放電電流）として供給することも可能になり、例えば、維持放電電圧Ｖｓにクランプするためのスイッチング素子のオン抵抗が大きくても、共振コイルから電流を供給できるので安定した放電を実現することができる。したがって、安定した画像表示動作を実現することができ、性能改善や製造歩留まりの向上が図れる。
【００５３】
また、充電／放電電流の流れる経路を分離することで、電圧上昇／下降における電力回収回路の回路特性（例えば、共振周期）を性能や効率に応じて独立して適宜設定することができ、電力回収効率を改善することができる。これにより、低消費電力の平面表示装置を提供することが可能になる。
【００５４】
また、従来の電力回収動作では回路でのロスによりＬＣ共振による到達電圧が維持放電電圧Ｖｓよりも低くなるが、本実施形態では、共振基準電圧を電圧Ｖｓとすることで、回路でのロスが多少あっても共振周期の１／４より遅れて維持放電電圧Ｖｓに達する。そのため、維持放電電圧Ｖｓに到達したときに維持放電電圧Ｖｓにクランプするスイッチング素子をオンすることで、パネル容量Ｃｐに印加される電圧が急峻に立ち上がることなく、放射ノイズを抑制することができる。
【００５５】
また、図３と図７（Ａ）とを比較すれば明らかなように、本実施形態では回路素子数を従来よりも低減することができ、経済的に有利であるとともに、信頼性を改善することができる。
なお、図３に示した駆動回路において、各スイッチング素子ＱＡ１〜ＱＡ４、ＱＢ１〜ＱＢ４に並列接続されたダイオードＤＡ１〜ＤＡ４、ＤＢ１〜ＤＢ４は、スイッチング素子として電界効果トランジスタを用いた場合には、その寄生ダイオードを用いるようにしても良く、その場合には更なる回路素子数の低減が可能になる。
【００５６】
ここで、図５（Ａ）に示すように駆動回路を構成するスイッチング素子ＱＡ１、ＱＡ２やダイオードＤＬＡ１、ＤＬＡ２に対して、並列にコンデンサＣＡ１、ＣＡ２、ＣＬＡ１、ＣＬＡ２を接続するようにしても良い。このように構成することで、ノイズを低減し誤動作を防止することができる。また、図５（Ｂ）に示すように、コンデンサＣＡ１、ＣＡ２、ＣＬＡ１、ＣＬＡ２に代えて、スイッチング素子ＱＡ１、ＱＡ２やダイオードＤＬＡ１、ＤＬＡ２に対して、並列にコンデンサＣＡ１１、ＣＡ１２、ＣＬＡ１１、ＣＬＡ１２及び抵抗ＲＡ１、ＲＡ２、ＲＬＡ１、ＲＬＡ２の直列回路を接続するようにしても良い。
【００５７】
なお、スイッチング素子ＱＡ１、ＱＡ２やダイオードＤＬＡ１、ＤＬＡ２のすべてに対して、コンデンサ、又はコンデンサと抵抗の直列回路を並列に接続するようにしても良いし、選択的に接続するようにしても良い。また、図５（Ａ）、（Ｂ）にはＹ側駆動回路３について図示しているが、Ｘ側駆動回路２についても同様である。
【００５８】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。
以下に説明する第２の実施形態は、上述した第１の実施形態とは駆動回路２、３内のサステイン回路の構成のみが異なり、その他の構成等は第１の実施形態と同様であるのでその説明は省略する。
【００５９】
図６は、第２の実施形態におけるＸ側駆動回路２及びＹ側駆動回路３のサステイン回路の構成例を示す回路図である。この図６において、図３に示した構成要素と同一の機能を有する構成要素には同一の符号を付し、重複する説明は省略する。
【００６０】
図６に示す第２の実施形態における回路は、図３に示す回路とはパネル容量Ｃｐの充放電電流が流れる経路を分離するための回路構成が異なる。第２の実施形態では、２つのダイオードを用いずに、充電用コイルＬＡ１（ＬＢ１）及び放電用コイルＬＡ２（ＬＢ２）の間に１つのダイオードＤＬＡ（ＤＬＢ）を接続することで、充放電電流が流れる経路を分離する。
【００６１】
具体的には、ダイオードＤＬＡは、カソードがトランジスタＱＡ１のソースに接続され、アノードがトランジスタＱＡ２のドレインに接続される。すなわち、トランジスタＱＡ１のソースとトランジスタＱＡ２のドレインは、ダイオードＤＬＡを介して接続される。コイルＬＡ１は、ダイオードＤＬＡのカソード及びトランジスタＱＡ１のソースの相互接続点と、Ｙ電極Ｙｉとの間に直列に接続される。コイルＬＡ２は、ダイオードＤＬＡのアノード及びトランジスタＱＡ２のドレインの相互接続点と、Ｙ電極Ｙｉとの間に直列に接続される。
【００６２】
同様に、ダイオードＤＬＢは、カソードがトランジスタＱＢ１のソースに接続され、アノードがトランジスタＱＢ２のドレインに接続される。すなわち、トランジスタＱＢ１のソースとトランジスタＱＢ２のドレインは、ダイオードＤＬＢを介して接続される。コイルＬＢ１は、ダイオードＤＬＢのカソード及びトランジスタＱＢ１のソースの相互接続点と、Ｘ電極Ｘｉとの間に直列に接続される。コイルＬＢ２は、ダイオードＤＬＢのアノード及びトランジスタＱＢ２のドレインの相互接続点と、Ｘ電極Ｘｉとの間に直列に接続される。
【００６３】
上述にように構成した第２の実施形態においても、電力回収動作に係る共振基準電圧をパネル容量Ｃｐに印加される電圧の最大（電圧Ｖｓ）及び最小（０Ｖ）としながらも、充放電電流が流れる経路（回収電流の入出経路）を分離することができ、第１の実施形態と同様の効果を得ることができる。また、２つのダイオードを用いずに、１つのダイオードＤＬＡ（ＤＬＢ）により充放電電流が流れる経路を分離できるので、第１の実施形態と比較して回路素子数をさらに低減することができる。
【００６４】
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。
図８は、本発明の第３の実施形態における駆動回路の構成例を示す図である。この図８において、図３に示した構成要素と同一の機能を有する構成要素には同一の符号を付し、重複する説明は省略する。図８に示した回路では、図３に示した回路と比べ、定電圧源Ｖｓｐ１、Ｖｓｐ２、ダイオードＤＡ５、ＤＡ６、ＤＡ７、ＤＡ８、ＤＢ５、ＤＢ６、ＤＢ７、ＤＢ８を追加した点が異なる。
【００６５】
図８に示した回路では、定電圧源Ｖｓｐ１に蓄えた電荷を、ダイオードＤＡ６、スイッチング素子ＱＡ１、ダイオードＤＬＡ１、及びコイルＬＡ１を介して、パネル容量Ｃｐへ供給している。
また、図８に示した回路では、パネル容量Ｃｐに蓄えた電荷を、コイルＬＡ２、ダイオードＤＬＡ２、スイッチング素子ＱＡ２、及びダイオードＤＡ８を介して、定電圧源Ｖｓｐ２へ供給している。
【００６６】
また、スイッチング素子ＱＡ１とＱＡ２の接続点の電位が維持放電電圧Ｖｓより高い場合は、ダイオードＤＡ１、ＤＡ５がオンし、スイッチング素子ＱＡ１とＱＡ２の接続点の電位がグランドレベル（ＧＮＤ）より低い場合は、ダイオードＤＡ２、ＤＡ７がオンする。
Ｘ側（ＤＢ５，ＤＢ６、ＤＢ７、ＤＢ８）の動作も同様の動作である。
【００６７】
図８に示した回路では、上記定電圧源Ｖｓｐ１、Ｖｓｐ２の電位を調整することにより、パネル容量Ｃｐへ供給する電圧の傾きや到達電位をより適切な値に設定することができる。その他の動作、効果は第１の実施形態と同様である。
【００６８】
（第４の実施形態）
次に、本発明の第４の実施形態について説明する。
図９は、本発明の第４の実施形態における駆動回路の構成例を示す図である。この図９において、図６及び図８に示した構成要素と同一の機能を有する構成要素には同一の符号を付し、重複する説明は省略する。図９に示す第４の実施形態における駆動回路は、第２の実施形態と第３の実施形態とを合わせた働きをする。
【００６９】
（他の実施形態）
図１０、図１１、図１２、図１３は、本発明の第５〜第８の実施形態を示している。図１０〜図１３において、図３、図６、図８、図９に示した構成要素と同一の機能を有する構成要素には同一の符号を付している。図１０〜図１３に示した第５〜第８の実施形態における駆動回路は、第１〜第４の実施形態における第１の電圧として（＋Ｖｓ／２）を用い、第２の電圧として（−Ｖｓ／２）を用いている。また、第３の電圧としては、Ｖｓｐ１を用い、第４の電圧としては（−Ｖｓｐ２）を用いている。
【００７０】
上記本発明の第５〜第８の実施形態を用いることにより、パネル容量Ｃｐへ正電圧と負電圧の両者を供給することができる。よって、駆動電圧設定値の自由度を高めることができる。
【００７１】
なお、上述した第１から第８の実施形態においては、スイッチング素子としてＮチャネル電界効果トランジスタを用いているが、これに限定されるものではなく、オン／オフ制御が可能な任意の回路素子を適用することができる。例えば、スイッチング素子としてＩＧＢＴ（Insulated Gate Bipolar Transistor）を用いても良い。
【００７２】
また、上記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【００７３】
具体例を付記に示す。
（付記１）
表示手段となる容量性負荷に電圧を印加し画像表示を行う自己発光型の表示パネルと、
上記容量性負荷に電圧を印加する駆動回路とを備え、
上記駆動回路は、
第１の電圧及び第２の電圧に接続され、上記容量性負荷の電極を上記第１及び第２の電圧にクランプするための第１及び第２のスイッチング素子と、
上記第１及び第２のスイッチング素子と上記容量性負荷の電極との相互接続点に一端が接続された第１及び第２のコイルと、
上記第１及び第２のコイルの他端に接続され、充放電電流が流れる経路を分離する経路分離回路と、
上記第１の電圧及び上記経路分離回路の間に接続された第３のスイッチング素子と、
上記第２の電圧及び上記経路分離回路の間に接続された第４のスイッチング素子と、
上記第１〜第４のスイッチング素子にそれぞれ対応し、上記スイッチング素子に並列接続された第１〜第４のダイオードとを有し、
上記第１及び第２の電圧は、それぞれ画像表示に係る発光を行う際に上記容量性負荷に印加される最大電圧及び最小電圧であることを特徴とする平面表示装置。
（付記２）
上記経路分離回路は、
上記第１のコイルの上記他端にカソードが接続された第５のダイオードと、
上記第２のコイルの上記他端にアノードが接続された第６のダイオードとを有し、
上記第５のダイオードのアノード及び上記第６のダイオードのカソードの相互接続点に、上記第３及び第４のスイッチング素子が接続されていることを特徴とする付記１記載の平面表示装置。
（付記３）
上記第５及び第６のダイオードの少なくとも一方に、コンデンサ、又はコンデンサ及び抵抗の直列回路を並列に接続したことを特徴とする付記２記載の平面表示装置。
（付記４）
上記経路分離回路は、
上記第１のコイルの上記他端にカソードが接続され、上記第２のコイルの上記他端にアノードが接続された第５のダイオードを有し、
上記第３のスイッチング素子が上記第５のダイオードのカソードに接続され、上記第４のスイッチング素子が上記第５のダイオードのアノードに接続されていることを特徴とする付記１記載の平面表示装置。
（付記５）
上記第５のダイオードに、コンデンサ、又はコンデンサ及び抵抗の直列回路を並列に接続したことを特徴とする付記４記載の平面表示装置。
（付記６）
上記第１のコイルのインダクタンスは、上記第２のコイルのインダクタンスよりも小さいことを特徴とする付記１〜５の何れか１項に記載の平面表示装置。
（付記７）
上記容量性負荷の電極に上記第１の電圧を印加する場合に、上記第３のスイッチング素子をオンにし、上記容量性負荷及び上記第１のコイルの共振により上記容量性負荷への電力供給を開始してから、当該共振周期の１／４周期が経過した後に、さらに所定時間だけ遅延させて上記第３のスイッチング素子をオフすることを特徴とする付記１〜６の何れか１項に記載の平面表示装置。
（付記８）
上記第３及び第４のスイッチング素子の少なくとも１つのスイッチング素子に、コンデンサ、又はコンデンサ及び抵抗の直列回路を並列に接続したことを特徴とする付記１〜７の何れか１項に記載の平面表示装置。
（付記９）
上記第１〜第４のダイオードは、上記第１〜第４のスイッチング素子の寄生ダイオードであることを特徴とする付記１〜８の何れか１項に記載の平面表示装置。
（付記１０）
上記表示パネルは、プラズマディスプレイパネルであって、
上記第１の電圧が画像表示を行うための維持放電電圧であることを特徴とする付記１〜９の何れか１項に記載の平面表示装置。
（付記１１）（図８に一例を示す。）
付記１において、第５、第６、第７、第８のスイッチング素子と、上記第１の電圧と上記第２の電圧との間に設定される第３の電圧及び第４の電圧を設け、
上記第３のスイッチング素子の一端は、上記第５のスイッチング素子を介して上記第１の電圧と接続され、
上記第３のスイッチング素子と上記第５のスイッチング素子の接続点と、上記第３の電圧との間に、上記第６のスイッチング素子を設け、
上記第４のスイッチング素子の一端は、上記第７のスイッチング素子を介して上記第２の電圧と接続され、
上記第４のスイッチング素子と上記第７のスイッチング素子の接続点と、上記第４の電圧との間に、上記第８のスイッチング素子を設けたことを特徴とする平面表示装置。
（付記１２）
付記１１において、
上記第５のスイッチング素子は、アノードが上記第３のスイッチング素子に接続され、カソードが上記第１の電圧に接続されたダイオードであり、
上記第６のスイッチング素子は、アノードが上記第３の電圧に接続され、カソードが上記第３のスイッチング素子と上記第５のスイッチング素子の接続点に接続されたダイオードであり、
上記第７のスイッチング素子は、アノードが上記第２の電圧に接続され、カソードが上記第４のスイッチング素子に接続されたダイオードであり、
上記第８のスイッチング素子は、カソードが上記第４の電圧に接続され、アノードが上記第４のスイッチング素子と上記第７のスイッチング素子の接続点に接続されたダイオードであることを特徴とする平面表示装置。
（付記１３）（図９に一例を示す。）
付記４において、第５、第６、第７、第８のスイッチング素子と、上記第１の電圧と上記第２の電圧との間に設定される第３の電圧及び第４の電圧を設け、
上記第３のスイッチング素子の一端は、上記第５のスイッチング素子を介して上記第１の電圧と接続され、
上記第３のスイッチング素子と上記第５のスイッチング素子の接続点と、上記第３の電圧との間に、上記第６のスイッチング素子を設け、
上記第４のスイッチング素子の一端は、上記第７のスイッチング素子を介して上記第２の電圧と接続され、
上記第４のスイッチング素子と上記第７のスイッチング素子の接続点と、上記第４の電圧との間に、上記第８のスイッチング素子を設けたことを特徴とする平面表示装置。
（付記１４）
付記１３において、
上記第５のスイッチング素子は、アノードが上記第３のスイッチング素子に接続され、カソードが上記第１の電圧に接続されたダイオードであり、
上記第６のスイッチング素子は、アノードが上記第３の電圧に接続され、カソードが上記第３のスイッチング素子と上記第５のスイッチング素子の接続点に接続されたダイオードであり、
上記第７のスイッチング素子は、アノードが上記第２の電圧に接続され、カソードが上記第４のスイッチング素子に接続されたダイオードであり、
上記第８のスイッチング素子は、カソードが上記第４の電圧に接続され、アノードが上記第４のスイッチング素子と上記第７のスイッチング素子の接続点に接続されたダイオードであることを特徴とする平面表示装置。
（付記１５）（図１０に一例を示す。）
付記１において、上記第１の電圧は（＋Ｖｓ／２）であり、上記第２の電圧は（−Ｖｓ／２）であることを特徴とする平面表示装置。
（付記１６）（図１１に一例を示す。）
付記４において、上記第１の電圧は（＋Ｖｓ／２）であり、上記第２の電圧は（−Ｖｓ／２）であることを特徴とする平面表示装置。
（付記１７）（図１２に一例を示す。）
付記１において、
上記第１の電圧は（＋Ｖｓ／２）であり、上記第２の電圧は（−Ｖｓ／２）であり、
第５、第６、第７、第８のスイッチング素子と、上記第１の電圧と上記第２の電圧との間に設定される第３の電圧及び第４の電圧を設け、
上記第３のスイッチング素子の一端は、上記第５のスイッチング素子を介して上記第１の電圧と接続され、
上記第３のスイッチング素子と上記第５のスイッチング素子の接続点と、上記第３の電圧との間に、上記第６のスイッチング素子を設け、
上記第４のスイッチング素子の一端は、上記第７のスイッチング素子を介して上記第２の電圧と接続され、
上記第４のスイッチング素子と上記第７のスイッチング素子の接続点と、上記第４の電圧との間に、上記第８のスイッチング素子を設けたことを特徴とする平面表示装置。
（付記１８）
付記１７において、
上記第５のスイッチング素子は、アノードが上記第３のスイッチング素子に接続され、カソードが上記第１の電圧に接続されたダイオードであり、
上記第６のスイッチング素子は、アノードが上記第３の電圧に接続され、カソードが上記第３のスイッチング素子と上記第５のスイッチング素子の接続点に接続されたダイオードであり、
上記第７のスイッチング素子は、アノードが上記第２の電圧に接続され、カソードが上記第４のスイッチング素子に接続されたダイオードであり、
上記第８のスイッチング素子は、カソードが上記第４の電圧に接続され、アノードが上記第４のスイッチング素子と上記第７のスイッチング素子の接続点に接続されたダイオードであることを特徴とする平面表示装置。
（付記１９）（図１３に一例を示す。）
付記４において、
上記第１の電圧は（＋Ｖｓ／２）であり、上記第２の電圧は（−Ｖｓ／２）であり、
第５、第６、第７、第８のスイッチング素子と、上記第１の電圧と上記第２の電圧との間に設定される第３の電圧及び第４の電圧を設け、
上記第３のスイッチング素子の一端は、上記第５のスイッチング素子を介して上記第１の電圧と接続され、
上記第３のスイッチング素子と上記第５のスイッチング素子の接続点と、上記第３の電圧との間に、上記第６のスイッチング素子を設け、
上記第４のスイッチング素子の一端は、上記第７のスイッチング素子を介して上記第２の電圧と接続され、
上記第４のスイッチング素子と上記第７のスイッチング素子の接続点と、上記第４の電圧との間に、上記第８のスイッチング素子を設けたことを特徴とする平面表示装置。
（付記２０）
付記１９において、
上記第５のスイッチング素子は、アノードが上記第３のスイッチング素子に接続され、カソードが上記第１の電圧に接続されたダイオードであり、
上記第６のスイッチング素子は、アノードが上記第３の電圧に接続され、カソードが上記第３のスイッチング素子と上記第５のスイッチング素子の接続点に接続されたダイオードであり、
上記第７のスイッチング素子は、アノードが上記第２の電圧に接続され、カソードが上記第４のスイッチング素子に接続されたダイオードであり、
上記第８のスイッチング素子は、カソードが上記第４の電圧に接続され、アノードが上記第４のスイッチング素子と上記第７のスイッチング素子の接続点に接続されたダイオードであることを特徴とする平面表示装置。
【図面の簡単な説明】
【００７４】
【図１】第１の実施形態におけるプラズマディスプレイ装置の構成例を示す図である。
【図２】図１に示したプラズマディスプレイ装置の駆動波形の一例を示す図である。
【図３】第１の実施形態における駆動回路の構成例を示す回路図である。
【図４】図３に示した駆動回路による維持放電パルス印加に係る駆動方法を説明するための図である。
【図５】第１の実施形態における駆動回路の他の構成例を示す回路図である。
【図６】第２の実施形態における駆動回路の構成例を示す回路図である。
【図７】従来の駆動回路を説明するための図である。
【図８】第３の実施形態における駆動回路の構成例を示す図である。
【図９】第４の実施形態における駆動回路の構成例を示す図である。
【図１０】第５の実施形態における駆動回路の構成例を示す図である。
【図１１】第６の実施形態における駆動回路の構成例を示す図である。
【図１２】第７の実施形態における駆動回路の構成例を示す図である。
【図１３】第８の実施形態における駆動回路の構成例を示す図である。
【符号の説明】
【００７５】
１  プラズマディスプレイ装置
２  アドレス側駆動回路
３  Ｙ側駆動回路
４  Ｘ側駆動回路
５  制御回路
Ｐ  プラズマディスプレイパネル
Ａ１〜Ａｍ  アドレス電極
Ｘ１〜Ｘｎ  Ｘ電極（維持電極）
Ｙ１〜Ｙｎ  Ｙ電極（走査電極）
【図１】
2007226046.tif 000003
【図２】
2007226046.tif 000004
【図３】
2007226046.tif 000005
【図４】
2007226046.tif 000006
【図５】
2007226046.tif 000007
【図６】
2007226046.tif 000008
【図７】
2007226046.tif 000009
【図８】
2007226046.tif 000010
【図９】
2007226046.tif 000011
【図１０】
2007226046.tif 000012
【図１１】
2007226046.tif 000013
【図１２】
2007226046.tif 000014
【図１３】
2007226046.tif 000015