(57)【要約】【課題】ゲームシステムにおける画面のフリッカを防止／低減すること。【解決手段】ビデオゲームシステムの光センサ装置によって生成されたシャッタ制御信号をシステムのゲームコンソールによって生成された水平帰線信号に同期させ、光センサ装置のフレームレートを水平帰線信号に同期させる。フレームレートを水平帰線信号に同期させることにより、光センサ装置によって取得された画像中に現れる、一般にフリッカと呼ばれるランダムなストライプの発生を防止、又は低減することができる。【選択図】図２
2007226218.tif 000002
【特許請求の範囲】
【請求項１】
ビデオゲームシステムにおけるフリッカを防止または低減する装置であって、
水平帰線信号を生成するゲームコンソールと、
前記ゲームコンソールと通信する入力装置と
を含み、前記入力装置が、前記ゲームコンソールから水平帰線信号を受信し、前記入力装置が、光センサ装置を有し、前記光センサ装置は、アサートされたシャッタ制御信号を受信したときに表示画面の少なくとも一部の画像の取得を開始し、前記シャッタ制御信号は前記水平帰線信号に同期し、前記光センサ装置のフレームレートが、前記水平帰線信号に同期するように構成された装置。
【請求項２】
前記光センサ装置は、あるフレームから次のフレームまで一定のシャッタサイズを有し、前記シャッタサイズは、前記シャッタ制御信号がアサートされたときに前記センサ装置によって取得される表示画面の行数に対応する、請求項１に記載の装置。
【請求項３】
前記シャッタ制御信号は、該シャッタ制御信号が論理レベル１であるときにアサートされる、請求項２に記載の装置。
【請求項４】
前記シャッタ制御信号は、該シャッタ制御信号が論理レベル０であるときにアサートされる、請求項２に記載の装置。
【請求項５】
前記シャッタサイズは、前記表示画面の行の総数よりも少ない、請求項２に記載の装置。
【請求項６】
前記シャッタサイズは、前記表示画面の行の総数以上である、請求項２に記載の装置。
【請求項７】
ビデオゲームシステムにおけるフリッカを防止または低減する方法であって、
ゲームコンソールにおいて水平帰線信号を生成するステップと、
入力装置において前記ゲームコンソールと通信し、前記ゲームコンソールから前記水平帰線信号を受信し、前記入力装置が光センサ装置を有し、前記光センサ装置が、アサートされたシャッタ制御信号を受信したときに表示画面の少なくとも一部の画像の取得を開始するステップと、
前記シャッタ制御信号を前記水平帰線信号に同期させるステップと
からなる方法。
【請求項８】
前記光センサ装置は、あるフレームから次のフレームまで一定のシャッタサイズを有し、前記シャッタサイズは、前記シャッタ制御信号がアサートされたときに前記センサ装置によって取得される表示画面の行数に対応する、請求項７に記載の方法。
【請求項９】
前記シャッタ制御信号は、該シャッタ制御信号が論理レベル１であるときにアサートされる、請求項７に記載の方法。
【請求項１０】
前記シャッタ制御信号は、該シャッタ制御信号が論理レベル０であるときにアサートされる、請求項７に記載の方法。
【請求項１１】
前記シャッタサイズは、前記表示画面の行の総数よりも少ない、請求項７に記載の方法。
【請求項１２】
前記シャッタサイズは、前記表示画面の行の総数以上である、請求項７に記載の方法。
【請求項１３】
ビデオゲームシステムにおけるフリッカを防止または低減するコンピュータプログラムであって、コンピュータ読取り可能媒体上で実施され、
ゲームコンソールからの水平帰線信号を入力装置において受信するための命令と、
前記光センサ装置が表示画面の少なくとも一部の画像の取得を開始するタイミングを制御するためのシャッタ制御信号を前記水平帰線信号に同期させるための命令と
を含む、コンピュータプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ビデオゲームシステムにおける光センサのフリッカを防止する方法、及び装置に関する。
【背景技術】
【０００２】
ビデオゲームシステムでは、テレビ画面やコンピュータモニタのような表示装置に画像を表示し、ユーザは、入力装置を使用した対話により、ゲームを楽しむことができる。ビデオゲームシステムにはフリッカと呼ばれる問題がある。フリッカは、フレームをリフレッシュする際に、光センサのシャッターが開いているときに、画素がオフになることによって発生する。
【０００３】
図１は、表示装置３、ゲームコンソール４、及び入力装置５を有するビデオゲームシステム２を示すブロック図である。入力装置５は光センサ６を有する。光センサ６は通常、フォトディテクタ素子のアレイである。ビデオ画像が表示装置３上に表示され、ユーザは、マウスやジョイスティックのような入力装置５を動かす。入力装置５は、ポインティングアイコン、又はその類を表示装置３上で操作するのに使用される。
【０００４】
入力装置５の光センサ６は、表示装置３から光を受け取る。光センサ６は、受け取った光信号を電気信号に変換する。入力装置５は、その電気信号を処理し、表示装置３の画面上のポインティング位置を得る。次に、ポインティング位置を表わす電気信号は、ゲームコンソール４に出力される。入力装置５を動かすと、センサ素子６（一般に画素と呼ばれる）のアレイが受け取る光の強度が変化する。ゲームコンソール４の処理回路（図示せず）は、入力装置５から受信したその電気信号を処理し、対応する電気信号を表示装置３の処理回路（図示せず）に出力する。この電気信号により、ポインティング位置が変化する。
【０００５】
表示装置３は、表示装置３の画面を構成する画素の強度値をセットすることにより、表示装置３上にビデオフレームを「描画」する。画素強度値は、左から右へ、そして上から下へと順番に一度に１つの画素だけをオンにするアドレス指定処理にしたがってセットされる。表示装置３は通常、陰極線（ブラウン）管であり、画素強度値は、左から右へと、そして上から下へと順番にＣＲＴを走査する電子ビームの印加によってセットされる。
【０００６】
ある行の一番右の画素がアドレス指定された後、水平帰線信号が生成され、この信号により、電子ビームは、その行の一番右の画素から表示画面上の次の行の一番左の画素へと移動される。電子ビームのこの移動の際には遅延時間が発生し、この遅延時間は一般に、水平帰線遅延、又は水平ブランクインターバル（ＨＢＩ）と呼ばれる。表示画面上の一番下の行の一番右の画素がアドレス指定された後、電子ビームは、表示画面上の一番下の行の一番右の画素から表示画面上の一番上の行の一番左の画素へと移動される。垂直帰線信号は、電子ビームを表示画面上の一番下の行の一番右の画素から表示画面上の一番上の行の一番左の画素へと移動させる。
【０００７】
ゲームコンソール４は、３つの異なるタイプの情報、すなわち、画素強度情報、水平帰線情報、及び垂直帰線情報からなるコンポジットビデオ信号を出力する。表示装置３は、画素値を設定するときに、コンポジットビデオ信号に含まれる情報を使用して、画素値をセットするタイミングをコントロールする。
【０００８】
光センサ６は、光センサ６のシャッターの外側にある暗い画素の暗い行によって生じる、ランダムに発生する黒いストライプを有する各フレームを取得する。このランダムに発生する黒いストライプは、一般に「フリッカ」と呼ばれる。フリッカは、センサ６によって取得される画像を劣化させ、したがって、センサの性能を劣化させる原因となる。したがって、ビデオゲームシステムにおけるフリッカを防止、又は低減する方法が必要とされている。
【発明の開示】
【課題を解決するための手段】
【０００９】
本発明は、ビデオゲームシステムにおけるフリッカを防止、又は低減する方法、及び装置を提供する。この装置は、ゲームコンソール（ゲーム機）と、光センサを備えた入力装置とを含む。ゲームコンソールは水平帰線信号を生成し、水平帰線信号は入力装置によって受信される。光センサは、アサートされたシャッタ制御信号を受信すると、表示画面の少なくとも一部の画像の取得を開始するように構成される。シャッタ制御信号は水平帰線信号に同期され、それによって光センサのフレームレートは水平帰線信号に同期される。フレームレートを水平帰線信号に同期させることにより、光センサによって取得される画像上のランダムストライプの発生を低減、又は防止することができる。
【００１０】
本方法は、ゲームコンソールにおいて水平帰線信号を生成するステップと、ゲームコンソールからの水平帰線信号を入力装置において受信するステップと、入力装置の光センサのシャッタ制御信号を水平帰線信号に同期させるステップとを含む。
【００１１】
また、本発明は、ビデオゲームシステムにおけるフリッカを低減、又は防止するためのコンピュータプログラムも提供する。このコンピュータプログラムは、ゲームコンソールからの水平帰線信号を入力装置において受信するための命令と、入力装置の光センサのシャッタ制御信号を水平帰線信号に同期させるための命令とを含む。
【発明を実施するための最良の形態】
【００１２】
本発明によれば、入力装置の光センサのシャッタ制御信号が、水平帰線信号に同期され、それによって、上記のフリッカ問題が低減、又は防止される。
【００１３】
図２は、本発明の一実施形態によるビデオゲームシステム１０を示すブロック図である。表示装置１１は、どのようなタイプの表示装置であってもよく、例えば、テレビ、コンピュータディスプレイモニタ、電話機の表示装置などであってもよい。表示装置には任意のタイプの表示技術を使用することができ、例えば、ＣＲＴ技術や液晶表示（ＬＣＤ）技術を使用することができる。表示装置１１は、ゲームインタフェース２１を介してゲームコンソール２０と通信する。ゲームインタフェース２１には、例えば、ユニバーサル・シリアルバス（ＵＳＢ）のような周辺機器インタフェースが使用される。インタフェース２１を介して、データはゲームコンソール２０から表示モニタ１１へと、また、表示モニタ１１からゲームコンソール２０へと伝達される。
【００１４】
ゲームシステム１０の入力装置３０は、図１に示した入力装置５を参照して上で説明した種々の機能を実施する。ただし、その他に、入力装置３０は、水平帰線信号に同期したシャッタ制御信号を生成する。シャッタ制御信号は、画像データフレームを光センサ４０によって取得するタイミングを制御する。ゲームコンソール２０から入力装置３０へ向かう矢印２２は、ゲームコンソール２０から出力され、入力装置３０によって受信される水平帰線信号を示している。入力装置３０からゲームコンソール２０へ向かう矢印２３は、入力装置３０から出力され、ゲームコンソール２０によって受信される、表示装置１１の画面上のポインティング位置を示す情報を表わす電気信号を示している。ゲームコンソール２０は、画面上のポインティング位置を示す情報を処理するための処理回路（図示せず）を有する。ゲームコンソール２０は、表示装置１１の画面上に表示される次の画像フレーム、及びポインタを生成する。
【００１５】
図３は、フレームレートと水平帰線信号の同期を示すタイミング図である。表示装置１１の画面上のある行の画素に画像データを書き込んでいる間、水平帰線信号５１はハイになる。その行の右端から１つ下の次の行の左端へビームが移動する間、水平帰線信号５１はローになる。ＨＢＩの持続時間は、例えば、５マイクロ秒である。トレース５３及び５５は、シャッタ制御信号によって制御されるような、センサ４０による画像フレームの取得（キャプチャ）に関連するタイミングに対応する。トレース５３及び５５それぞれにおける矢印５４及び５６は、シャッタ制御信号のアサートを示している。シャッタ制御信号がアサートされると、センサ４０は画像フレームを取得する。トレース５３は、表示装置１１の画面上の最初の行に対応する水平帰線信号が、ハイからローへ変化したとき常に、すなわち、立下りエッジにおいて常に、センサ４０が画像フレームの取得を開始する場合の例を示している。トレース５５は、表示装置１１の画面上の２番目の行に対応する水平帰線信号がハイからローへ変化するとき常に、センサ４０が画像フレームの取得を開始する例を示している。
【００１６】
シャッタ制御信号は、各画像フレームにおいて同じ時点でアサートしなければならない。トレース５３と５５によって示した２つの例は、シャッタ制御信号が、最初の行の水平帰線信号の立下りエッジと、２番目の行の水平帰線信号の立下りエッジのいずれかでアサートされることを示している。これらの例では、取得画像は、表示画面全体である。換言すれば、表示画面が、各フレームにおいて書き込まれるｎ個の行を有する場合、シャッタサイズはｎ行である。したがって、トレース５３に示した例では、シャッタ制御信号は、最初の行の水平帰線信号の立下りでアサートされ、シャッタサイズはｎ行である。シャッタサイズは固定、すなわち一定でなければならないが、表示画面上に表示される画像全体をカバーするほど大きい必要はない。例えば、表示画面が４８０本のラインを有している場合、シャッタ制御信号を同期させるためには、１０番目の行の立下りエッジの時と、４００番目の行の立下りエッジの時にアサートする場合がある。シャッタサイズを大きくするほどフレームレートは低下する。したがって、シャッタサイズを選ぶときには、そうした要因を考慮しなければならない。
【００１７】
シャッタ制御信号を水平帰線信号に同期させると、センサ４０によって取得される画像に少数の黒いストライプが現れることがあるが、そのようなストライプはランダムには発生しない。それらのストライプは既知の時点で発生するため、既知の画像処理技術を使用して除去することができる。
【００１８】
図４は、水平帰線信号をシャッタ制御信号に変換する入力装置３０の部分を示すブロック図である。入出力（Ｉ／Ｏ）インタフェース６１は、ゲームコンソールから水平帰線信号を受信する。水平帰線信号は、ゲームコンソールによって生成される上記のコンポジットビデオ信号に含まれる場合もある。プロセッサ６０は、水平帰線信号を受信し、それを処理し、シャッタ制御信号を生成する。そして、シャッタ制御信号はセンサ４０に渡される。記憶装置７０は、データと、プロセッサ６０によって実行される１以上のソフトウェアプログラムを記憶することができる。プロセッサ６０は任意の計算装置であってよく、例えば、マイクロプロセッサ、マイクロコントローラ、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、プログラマブルロジックアレイ、システム・オン・チップ（ＳＯＣ）、又はそれらの組み合わせ等が使用される。記憶装置７０も、任意のタイプのコンピュータ読取可能媒体であってよく、例えば、ランダムアクセスメモリ（ＲＡＭ）、リードオンリーメモリ（ＲＯＭ）、又はフラッシュメモリなどが使用される。プロセッサ６０によって実行されるタスクは、ハードウェアで実施してもソフトウェアで実施してもよく、また、ハードウェアとソフトウェア又はファームウェアの組み合わせで実施してもよい。
【００１９】
なお、本発明は、好ましい実施形態を例として説明されているが、本発明がそれらの実施形態に制限されることはない。例えば、シャッタ制御信号は、水平帰線信号の立下り時にアサートされるものとして記載されていて、それは好ましくはあるが、本発明の必須要件ではない。重要なのは、シャッタ制御信号を水平帰線信号に何らかの形で同期させ、それによって、フレームレートを水平帰線信号に同期させることである。また、光センサは、入力装置の一部であるものとして記載されているが、光センサは、入力装置とは別に設けられ、入力装置と通信するものであってもよい。また、本明細書に記載した実施形態に対して種々の変更を施すことも可能であり、そうした変更も全て本発明の範囲内にあることは、当業者には明らかであろう。
【図面の簡単な説明】
【００２０】
【図１】従来のゲームシステムを示すフロック図である。
【図２】本発明の一実施形態によるゲームシステムを示すブロック図である。
【図３】本発明による、フレームレートに対する水平帰線信号の同期を示すタイミング図である。
【図４】水平帰線信号をシャッタ制御信号に変換する入力装置３０の部分を示すブロック図である。
【図１】
2007226218.tif 000003
【図２】
2007226218.tif 000004
【図３】
2007226218.tif 000005
【図４】
2007226218.tif 000006