(57)【要約】【課題】被検査デバイスとしての半導体集積回路装置をテスタで検査する際に用いる回路ボードを検査するにあたって、同じテスタで回路ボード自体を被検査デバイスの影響を受けずに検査可能で、かつ、さらなる装置の設計および製造が不要な検査システムを提供する。【解決手段】被検査デバイスとしての半導体集積回路装置の内部に、集積回路部を迂回するためのセレクタ回路部および短絡回路部を設けることによって、回路ボードにおける通信デバイスをテスタで直接的に検査することが可能となる。このとき、被検査デバイスを検査する場合と同じ構成を用いて、その内部的な回路状態を切り替えるだけで、回路ボードの検査が可能となる。【選択図】図２Ａ
2012220226.tif 000002
【特許請求の範囲】
【請求項１】
切り替え可能な第１および第２の回路状態を有する半導体集積回路装置と、
前記半導体素集積回路装置を着脱可能に装着して外部のテスタに接続する回路ボードと
を具備し、
前記回路ボードは、
前記半導体集積回路装置および前記テスタを接続する第１の配線群と、
前記半導体集積回路装置との通信を行う通信デバイスと、
前記半導体集積回路装置および前記通信デバイスを接続する第２の配線群と
を具備し、
前記半導体集積回路装置は、
前記第１の回路状態において前記第１および前記第２の配線群にそれぞれ接続される第１および第２の入出力部群を有する集積回路部と、
前記第２の回路状態において前記第１の配線群を前記第２の配線群に短絡する短絡回路部と、
前記第１の配線群を、前記第１の回路状態では前記集積回路部における前記第１の入出力部群に接続し、前記第２の回路状態では前記短絡回路部における一方の端部に接続する第１のセレクタ回路部と、
前記第２の配線群を、前記第１の回路状態では前記集積回路部における前記第２の入出力部群に接続し、前記第２の回路状態では前記短絡回路部における他方の端部に接続する第２のセレクタ回路部と
を具備する
検査システム。
【請求項２】
請求項１に記載の検査システムにおいて、
前記第１のセレクタ回路部は、
前記接続の切り替えを制御する第１の制御信号を入力する第１の制御信号入力部
を具備し、
前記第２のセレクタ回路部は、
前記接続の切り替えを制御する第２の制御信号を入力する第２の制御信号入力部
を具備し、
前記第１および前記第２の制御信号を生成する制御信号生成部
をさらに具備する
検査システム。
【請求項３】
請求項２に記載の検査システムにおいて、
前記回路ボードは、
前記制御信号生成部
を具備する
検査システム。
【請求項４】
請求項１〜３のいずれかに記載の検査システムにおいて、
前記回路ボードは、
前記半導体集積回路装置を着脱可能に装着し、かつ、前記第１および前記第２の配線群を前記第１および前記第２の入出力部にそれぞれ接続するソケット
をさらに具備する
検査システム。
【請求項５】
請求項１に記載の検査システムにおいて、
前記半導体集積回路装置は前記第１または前記第２の回路状態と切り替え可能な第３の回路状態をさらに有し、
前記回路ボードは、
前記半導体集積回路装置との通信を行う他の通信デバイスと、
前記半導体集積回路装置および前記他の通信デバイスを接続する第３の配線群と
をさらに具備し、
前記半導体集積回路装置は、
前記第３の回路状態において前記第１の配線群を前記第３の配線群に短絡する他の短絡回路部
をさらに具備し、
前記第１のセレクタ回路部は、前記第３の回路状態において前記第１の配線群を前記他の短絡回路部における一方の端部に接続し、
前記第２のセレクタ回路部は、前記第３の回路状態において前記第３の配線群を前記他の短絡回路部における他方の端部に接続する
検査システム。
【請求項６】
請求項５に記載の検査システムにおいて、
前記第１のセレクタ回路部は、
前記接続の切り替えを制御する第１の制御信号を入力する第１の制御信号入力部
を具備し、
前記第２のセレクタ回路部は、
前記接続の切り替えを制御する第２の制御信号を入力する第２の制御信号入力部
を具備し、
前記第３のセレクタ回路部は、
前記接続の切り替えを制御する第３の制御信号を入力する第３の制御信号入力部
を具備し、
前記第１、前記第２および前記第３の制御信号を生成する制御信号生成部
をさらに具備する
検査システム。
【請求項７】
請求項６に記載の検査システムにおいて、
前記回路ボードは、
前記制御信号生成部
をさらに具備する
検査システム。
【請求項８】
請求項５〜７のいずれかに記載の検査システムにおいて、
前記回路ボードは、
前記半導体集積回路装置を着脱可能に装着し、かつ、前記第１、前記第２および前記第３の配線群を前記第１、前記第２および前記第３の入出力部にそれぞれ接続するソケット
をさらに具備する
検査システム。
【請求項９】
請求項１〜８のいずれかに記載の検査システムにおいて、
前記第２の配線群は、
インピーダンス成分
を具備している
検査システム。
【請求項１０】
請求項５〜９のいずれかに記載の検査システムにおいて、
前記第３の配線群は、
インピーダンス成分
を具備している
検査システム。
【請求項１１】
切り替え可能な第１、第２および第３の回路状態を有し、
外部に接続される第１、第２および第３の端子群と、
前記第１の回路状態において前記第１、前記第２および前記第３の端子群にそれぞれ接続される第１、第２および第３の入出力部群を有する集積回路部と、
前記第２の回路状態において前記第１の端子群を前記第２の端子群に短絡する第１の短絡回路部と、
前記第３の回路状態において前記第１の端子群を前記第３の端子群に短絡する第２の短絡回路部と、
前記第１の端子群を、前記第１の回路状態では前記集積回路部における前記第１の入出力部群に接続し、前記第２の回路状態では前記第１の短絡回路部における一方の端部に接続し、前記第３の回路状態では前記第２の短絡回路部における一方の端部に接続する第１のセレクタ回路部と、
前記第１の回路状態では前記第２および前記第３の端子群を前記第１および前記第２の短絡回路部における他方の端部にそれぞれ接続し、前記第２の回路状態では前記第２の端子群を前記第１の短絡回路部における他方の端部に接続し、前記第３の回路状態では前記第３の端子群を前記第２の短絡回路部における他方の端部に接続する第２のセレクタ回路部と
を具備する
半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、検査システムと、この検査システムの被検査デバイスとしての半導体装置とに係る。
【背景技術】
【０００２】
ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ：大規模集積回路）などの半導体装置は、出荷前に検査を行い、正常に動作することを確認する必要がある。一般的に、この検査を行うためには、検査装置として汎用性の高いＬＳＩテスタなどが用いられる。
【０００３】
しかし、ＬＳＩの多機能化、大規模化、高速化などが進むに伴い、ＬＳＩの全機能を汎用的なＬＳＩテスタの機能だけで検証することは難しくなってきている。また、高機能でこのような検査が可能なＬＳＩテスタは、ますます高価になってきている。
【０００４】
そこで、ＬＳＩテスタを高機能化する代わりに、ＤＵＴ（Ｄｅｖｉｃｅ  Ｕｎｄｅｒ  Ｔｅｓｔ：被検査デバイス）としてのＬＳＩと、ＬＳＩテスタとの間を取り持つＤＵＴボードを高機能化することで、検査コストを低減する方法が知られている。ＤＵＴボードは、ＬＳＩを着脱可能に装着するソケットと、ＬＳＩテスタとの接続を行う接続部と、種々の通信デバイスと、これらを接続する配線群とを有する。ここで、種々の通信デバイスとは、ＬＳＩとの間で信号の入出力を行うあらゆるデバイスを指す。例えば、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ：中央演算装置）、メモリ、クロック信号発生装置など、検査対象であるＬＳＩごとに必要なデバイスを選んでＤＵＴボードに設けることが可能である。
【０００５】
しかし、ＬＳＩテスタの代わりにＤＵＴボードを高機能化することで、ＤＵＴボードの構成が従来の場合と比べて飛躍的に複雑化している。その結果、今度はＤＵＴボード自身の故障や不具合が増加している。ＬＳＩの検査を正常に行うためには、ＤＵＴボードが正常に動作することを確認する必要がある。
【０００６】
上記に関連して、特許文献１（特開２００６−２６６７０２号公報）には、マルチチップパッケージ又はシステムインパッケージに係る記載が開示されている。特許文献１のマルチチップパッケージ又はシステムインパッケージは、ｍ個（１個も含む）のメモリチップ及び該ｍ個のメモリチップを制御するロジックチップをパッケージ基板に実装して構成される。テストモード切替信号又はテストモード切替コマンドをロジックチップへ送信することによってロジックチップに接続されるロジック信号ピンからｍ個のメモリチップへのメモリ制御信号にアクセス可能とするセレクタ回路をロジックチップに内蔵する。セレクタ回路とｍ個のメモリチップとの間においてメモリ制御信号をロジックチップから見て１対１の配線又は１対ｍ以下の分岐配線で接続する。
【０００７】
また、特許文献２（特開２００８−２０３０８９号公報）には、マルチチップ半導体装置に係る記載が開示されている。このマルチチップ半導体装置は、複数の半導体チップを内蔵している。半導体チップは、第１および第２接続用パッドを含む複数の接続用パッドと、第１接続用パッドに印加された信号と半導体チップの出力信号を入力し、テストモード信号に応じてどちらか一方の信号を第２接続用パッドに出力する１つ以上の切換回路を備えている。
【０００８】
また、特許文献３（特開２００９−２０４３２９号公報）には、回路ボード検査システムに係る記載が開示されている。この回路ボード検査システムは、テスタで被検査デバイスを検査する場合に使用する回路ボードを検査するものである。回路ボードには、被検査デバイスを着脱可能に装着するソケットが実装されている。回路ボードには、１又は複数の通信デバイスが直接又は間接的に実装されている。回路ボードは、被検査デバイスの第１信号端子とテスタとを電気的に接続する複数の第１配線を有する。回路ボードは、被検査デバイスの第１信号端子と電気的に接続されない第２信号端子と通信デバイスの信号端子とを電気的に接続する複数の第２配線を有する。回路ボードには、回路ボードを検査する際に被検査デバイスの代わりにショート基板がソケットに装着されている。ショート基板は、第１配線と第２配線を電気的に接続する短絡配線を有する。
【０００９】
また、特許文献４（特開２０１０−２３７０９６号公報）には、高周波信号出力試験方法に係る記載が開示されている。この高周波信号出力試験方法は、出力端子から高周波信号を出力する半導体装置をテスタで試験するものである。この高周波信号出力試験方法では、異なるインピーダンス調整量を与える複数のインピーダンス調整ユニットおよび選択信号に応じていずれかのインピーダンス調整ユニットを選択する選択回路を有するインピーダンス整合回路を、出力端子に接続し、複数のインピーダンス調整ユニットの選択を変えながら、インピーダンス整合回路が出力する高周波信号をテスタで測定して、測定結果に基づいて最適なインピーダンス調整ユニットを選択して、インピーダンス整合回路を最適なインピーダンス調整ユニットを選択した状態に設定し、インピーダンス整合回路が出力する高周波信号を、テスタで試験する。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００６−２６６７０２号公報
【特許文献２】特開２００８−２０３０８９号公報
【特許文献３】特開２００９−２０４３２９号公報
【特許文献４】特開２０１０−２３７０９６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
特許文献３について詳細に説明する。図１Ａは、特許文献３の従来技術による回路ボード検査システムの全体的な構成を概略的に示すブロック回路図である。図１Ａの回路ボード検査システムの構成要素について説明する。図１Ａの回路ボード検査システムは、被検査デバイスを着脱可能に装着する回路ボード２０と、被検査デバイスと同じ形状を有する回路ボード検査用ショート基板１３１とを具備している。回路ボード検査用ショート基板１３１は、４本の配線を具備している。回路ボードは、ソケット２２と、第１の配線群２１と、第２の配線群２３と、第３の配線群２５と、第１の通信デバイス２４と、第２の通信デバイス２６とを具備している。第１の配線群２１は、４本の配線２１ａ〜２１ｄを具備している。第２の配線群２３は、４本の配線２３ａ〜２３ｄを具備している。第３の配線群２５は、４本の配線２５ａ〜２５ｄを具備している。
【００１２】
なお、この検査システムを用いる際には、テスタ１０がさらに必要となるが、一般的に、テスタ１０は汎用的に用いられるものであるので、ここでは検査システムに含まないものとする。テスタ１０は、４つの測定ユニット１１〜１４を具備している。
【００１３】
図１Ａの回路ボード検査システムの構成要素接続関係について説明する。第１の通信デバイス２４は、第２の配線群２３における４本の配線２３ａ〜２３ｄのそれぞれにおける一方の端部に、並列に接続されている。第２の通信デバイス２６は、第３の配線群２５における４本の配線２５ａ〜２５ｄのそれぞれにおける一方の端部に、に並列に接続されている。第２の配線群２３における４本の配線２３ａ〜２４ｄのそれぞれにおける他方の端部は、ソケット２２を介して、第１のショート基板１３１における４本の配線のそれぞれにおける一方の端部に接続されている。第１のショート基板１３１における４本の配線のそれぞれにおける他方の端部は、第１の配線群２１における４本の配線２１ａ〜２１ｄのそれぞれにおける一方の端部に接続されている。第１の配線群２１における４本の配線２１ａ〜２１ｄのそれぞれにおける他方の端部は、テスタ１０における４つの測定ユニット１１〜１４のそれぞれにおける入出力部に接続されている。
【００１４】
このように、図１Ａの回路ボード検査システムでは、第１のショート基板１３１を介して、第１の通信デバイス２４がテスタ１０に接続される。こうすることで、特許文献３の従来技術では、回路ボード２０の検査を可能にしている。
【００１５】
図１Ｂは、特許文献３の従来技術による回路ボード検査システムの全体的な他の構成を概略的に示すブロック回路図である。図１Ｂのブロック回路図は、図１Ａのブロック回路部に、以下の変更を加えたものに等しい。すなわち、図１Ａにおける第１のショート基盤１３１を、第２のショート基盤１３２に置き換える。ここで、第２のショート基板１３２も、第１のショート基盤１３１と同様に、４本の配線を具備している。ただし、第２のショート基板１３２における４本の配線のそれぞれにおける一方の端部には、第３の配線群２５における４本の配線２５ａ〜２５ｄのそれぞれにおける他方の端部が接続されている。また、第２のショート基板１３２における４本の配線のそれぞれにおける他方の端部には、第１の配線群２１における４本の配線２１ａ〜２１ｄのそれぞれにおける一方の端部が接続されている。
【００１６】
このように、図１Ｂの回路ボード検査システムでは、第２のショート基板１３２を介して、第２の通信デバイス２４がテスタ１０に接続される。すなわち、特許文献３の従来技術では、同じ回路ボード２０に、第１または第２のショート基板１３１または１３２のいずれかを装着したり差し替えたりすることによって、第１および第２の通信デバイス２２および２４を両方とも検査することを可能にしている。
【００１７】
しかし、特許文献３の従来技術を実現するためには、第１および第２のショート基板１３１および１３２を設計し、製造する必要がある。ここで、第１および第２のショート基板１３１および１３２の形状およびサイズは、回路ボード２０によって検査される被検査デバイスとしての半導体集積回路装置と同じである必要がある。例えその内部に単なる配線しか無かったとしても、微細化が進む半導体集積回路装置と同じサイズのショート基板を形成することは、コスト的にも不利である。また、回路ボード２０のソケット２２に第１および第２のショート基板１３１および１３２を着脱する際に、各種端部との接触不良が発生して、回路ボード２０を正常に検査することが困難になる場合がある。
【課題を解決するための手段】
【００１８】
以下に、（発明を実施するための形態）で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、（特許請求の範囲）の記載と（発明を実施するための形態）との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、（特許請求の範囲）に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１９】
本発明による検査システムは、半導体集積回路装置（３０Ａ、３０Ｂ）と、回路ボード（２０）とを具備する。ここで、半導体集積回路装置（３０Ａ、３０Ｂ）は、切り替え可能な第１および第２の回路状態を有する。回路ボード（２０）は、半導体素集積回路装置（３０Ａ、３０Ｂ）を着脱可能に装着して外部のテスタ（１０）に接続する。回路ボード（２０）は、第１の配線群（２１）と、通信デバイス（２４）と、第２の配線群（２３）とを具備する。ここで、第１の配線群（２３）は、半導体集積回路装置（３０Ａ、３０Ｂ）およびテスタ（１０）を接続する。通信デバイス（２４）は、半導体集積回路装置（３０Ａ、３０Ｂ）との通信を行う。第２の配線群（２３）は、半導体集積回路装置（３０Ａ、３０Ｂ）および通信デバイス（２４）を接続する。半導体集積回路装置（３０Ａ、３０Ｂ）は、集積回路部（３１）と、短絡回路部（３３、３３Ａ）と、第１のセレクタ回路部（３２）と、第２のセレクタ回路部（３４）とを具備する。ここで、集積回路部（３１）は、第１の回路状態において第１および第２の配線群（３２、３４）にそれぞれ接続される第１および第２の入出力部群を有する。短絡回路部（３３、３３Ａ）は、第２の回路状態において第１の配線群（２１）を第２の配線群（２３）に短絡する。第１のセレクタ回路部（３２）は、第１の配線群（２１）を、第１の回路状態では集積回路部（３１）における第１の入出力部群に接続し、第２の回路状態では短絡回路部（３３、３３Ａ）における一方の端部に接続する。第２のセレクタ回路部（３４）は、第２の配線群（２３）を、第１の回路状態では集積回路部（３１）における第２の入出力部群に接続し、第２の回路状態では短絡回路部（３３、３３Ａ）における他方の端部に接続する。
【００２０】
本発明による半導体集積回路装置は、切り替え可能な第１、第２および第３の回路状態を有する。本発明による半導体集積回路装置は、第１、第２および第３の端子群と、集積回路部（３１）と、第１の短絡回路部（３３Ａ）と、第２の短絡回路部（３３Ｂ）と、第１のセレクタ回路部（３２）と、第２のセレクタ回路部（３４）とを具備する。ここで、第１、第２および第３の端子群は、外部に接続される。集積回路部（３１）は、第１の回路状態において第１、第２および第３の端子群にそれぞれ接続される第１、第２および第３の入出力部群を有する。第１の短絡回路部（３３Ａ）は、第２の回路状態において第１の端子群を第２の端子群に短絡する。第２の短絡回路部（３３Ｂ）は、第３の回路状態において第１の端子群を第３の端子群に短絡する。第１のセレクタ回路部（３１）は、第１の端子群を、第１の回路状態では集積回路部（３１）における第１の入出力部群に接続し、第２の回路状態では第１の短絡回路部（３３Ａ）における一方の端部に接続し、第３の回路状態では第２の短絡回路部（３３Ｂ）における一方の端部に接続する。第２のセレクタ回路部（３４）は、第１の回路状態では第２および第３の端子群を第１および第２の短絡回路部（３３Ｂ）における他方の端部にそれぞれ接続し、第２の回路状態では第２の端子群を第１の短絡回路部（３３Ａ）における他方の端部に接続し、第３の回路状態では第３の端子群を第２の短絡回路部（３３Ｂ）における他方の端部に接続する。
【発明の効果】
【００２１】
本発明によれば、被検査デバイスとしての半導体集積回路装置の内部に、集積回路部を迂回するためのセレクタ回路部および短絡回路部を設けることによって、回路ボードにおける通信デバイスをテスタで直接的に検査することが可能となる。このとき、被検査デバイスを検査する場合と同じ構成を用いて、その内部的な回路状態を切り替えるだけで、回路ボードの検査が可能となる。
【図面の簡単な説明】
【００２２】
【図１Ａ】図１Ａは、特許文献３の従来技術による回路ボード検査システムの全体的な構成を概略的に示すブロック回路図である。
【図１Ｂ】図１Ｂは、特許文献３の従来技術による回路ボード検査システムの全体的な他の構成を概略的に示すブロック回路図である。
【図２Ａ】図２Ａは、本発明の第１の実施形態による検査システムの全体的な構成を概略的に示すブロック回路図である。
【図２Ｂ】図２Ｂは、本発明の第１の実施形態による半導体集積回路装置である被検査デバイス３０Ａの全体的な構成を概略的に示すブロック回路図である。
【図２Ｃ】図２Ｃは、本発明のデイ１の実施形態による検査システムにおける第２の配線群の別の構成を示す回路図である。
【図３Ａ】図３Ａは、本発明の第１の実施形態による検査システムで正常に動作する回路ボード２０を検査した際に得られる結果の一例を示すグラフである。
【図３Ｂ】図３Ｂは、本発明の第１の実施形態による検査システムで異常な動作をする回路ボード２０を検査した際に得られる結果の一例を示すグラフである。
【図４Ａ】図４Ａは、本発明の第２の実施形態による検査システムの全体的な構成を概略的に示すブロック回路図である。
【図４Ｂ】図４Ｂは、本発明の第２の実施形態による半導体集積回路装置である被検査デバイス３０Ｂの全体的な構成を概略的に示すブロック回路図である。
【発明を実施するための形態】
【００２３】
添付図面を参照して、本発明による検査システムおよび半導体装置を実施するための形態を以下に説明する。
【００２４】
（第１の実施形態）
図２Ａは、本発明の第１の実施形態による検査システムの全体的な構成を概略的に示すブロック回路図である。図２Ｂは、本発明の第１の実施形態による半導体集積回路装置である被検査デバイス３０Ａの全体的な構成を概略的に示すブロック回路図である。
【００２５】
図２Ａおよび図２Ｂを参照して、本実施形態による検査システムの構成要素について説明する。本実施形態による検査システムは、半導体集積回路装置である被検査デバイス３０Ａと、回路ボード２０とを具備している。
【００２６】
まず、本実施形態による被検査デバイス３０Ａは、第１および第２の端子群と、集積回路部３１と、第１のセレクタ回路部３２と、短絡回路部３３と、第２のセレクタ回路部３３とを具備している。第１の端子群は、４つの端子を具備している。第２の端子群は、４つの端子を具備している。集積回路部３１は、第１および第２の入出力部群を具備している。第１の入出力部群は、４つの入出力部を具備している。第２の入出力部群は、４つの入出力部を具備している。
【００２７】
第１のセレクタ回路部３２は、４極双投スイッチである。言い換えれば、第１のセレクタ回路３２は、並列に接続されてかつ連動して動作する４つの単極双投スイッチを具備している。第１のセレクタ回路３２は、さらに、４つの単極双投スイッチを制御する第１の制御信号を入力する第１の制御信号入力部を具備している。
【００２８】
同様に、第２のセレクタ回路部３２も、４極双投スイッチであって、言い換えれば、並列に接続されてかつ連動して動作する４つの単極双投スイッチを具備している。第２のセレクタ回路３４は、さらに、４つの単極双投スイッチを制御する第２の制御信号を入力する第２の制御信号入力部を具備している。
【００２９】
なお、本実施形態による被検査デバイス３０Ａは、図示しないクロック信号入力部と、図示しないリセット信号入力部とをさらに具備していることが望ましい。ただし、クロック信号入力部およびリセット信号入力部の片方または両方が、第１の端子群における４つの端子に含まれていても構わない。
【００３０】
次に、本実施形態による回路ボード２０は、第１の配線群２１と、ソケット２２と、第２の配線群２３と、通信デバイス２４と、制御信号生成部２７とを具備している。第１の配線群２１は、４本の配線２１ａ〜２１ｄを具備している。第２の配線群２３は、４本の配線２３ａ〜２３ｄを具備している。
【００３１】
第２の配線群２３は、インピーダンスを有していても良い。ここで、第２の配線群２３における４本の配線２３ａ〜２３ｄは、図２Ａに示すように、それぞれに独立したインピーダンスを有していても良い。または、第１および第２の配線２３ａおよび２３ｂの間のインピーダンスと、第３および第４の配線２３ｃおよび２３ｄの間のインピーダンスとを有しても良い。図２Ｃは、本発明のデイ１の実施形態による検査システムにおける第２の配線群の別の構成を示す回路図である。図２Ｃの構成は、第１および第２の配線２３ａおよび２３ｂに伝搬する第１の差動信号と、第３および第４の配線２３ｃおよび２３ｄに伝搬する第２の差動信号とを用いる場合などに特に有効である。
【００３２】
ここで、通信デバイス２４は、半導体集積回路である被検査デバイス３０Ａと通信を行う、すなわち信号の入出力を行う、どんなデバイスであっても構わない。例えば、半導体メモリ装置であっても良いし、クロック信号発生装置であっても良いし、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ：中央演算装置）であっても良い。また、通信デバイス２４は、複数であっても構わないが、この場合については後述する第２の実施形態において説明する。
【００３３】
また、制御信号生成部２７は、回路ボード２０の外部に搭載されていても構わない。その場合は、図２Ａに示した制御信号生成部２７を、制御信号入力部などに読み替えることとする。
【００３４】
本実施形態による回路ボード２０は、図示しないクロック信号生成部と、図示しないリセット信号生成部とをさらに具備していることが好ましい。ただし、クロック信号生成部およびリセット信号生成部の片方または両方が、回路ボード２０の外部に搭載されていても構わない。その場合は、クロック信号生成部をクロック信号入力部と読み替えたり、リセット信号生成部をリセット信号入力部と読み替えたりすることとする。このときさらに、クロック信号入力部およびリセット信号入力部の片方または両方が、第１の配線群２１に含まれていても構わない。
【００３５】
なお、この検査システムを用いる際には、テスタ１０がさらに必要となるが、一般的に、テスタ１０は汎用的に用いられるものであるので、ここでは検査システムに含まないものとする。テスタ１０は、４つの測定ユニット１１〜１４を具備している。
【００３６】
また、本実施形態による検査システムの構成要素における総数は、あくまでも一例であって、本発明を限定するものではない。これらの総数は、テスタ１０に含まれる測定ユニットの総数や、被検査デバイス３０Ａにおける端子の総数や、通信デバイス２４における端子の総数などに合わせて、自由に変更可能である。
【００３７】
本実施形態による検査システムの構成要素の接続間系について説明する。ここでは、被検査デバイス３０Ａが、回路ボード２０のソケット２２に装着されている状態について説明するが、被検査デバイス３０Ａは、ソケット２２から取り外すことが可能である。
【００３８】
通信デバイス２４は、第２の配線群２３における４本の配線２３ａ〜２３ｄのそれぞれにおける一方の端部に、並列に接続されている。
【００３９】
第２の配線群２３における４本の配線２３ａ〜２４ｄのそれぞれにおける他方の端部は、ソケット２２を介して、被検査デバイス３０Ａにおける第２の端子群の４つの端子にそれぞれ接続されている。
【００４０】
第２の端子群における４つの端子は、第２のセレクタ回路部３４における４つの単極双投スイッチの共通端子にそれぞれ接続されている。
【００４１】
第２のセレクタ回路部３４における４つの単極双投スイッチのそれぞれにおける一方の端子は、集積回路３１における第２の入出力部群における４つの入手力部にそれぞれ接続されている。
【００４２】
集積回路部３１における第１の入手力部群における４つの入出力部は、第１のセレクタ回路部３２のそれぞれにおける一方の端子にそれぞれ接続されている。
【００４３】
第２のセレクタ回路部３４における４つの単極双投スイッチのそれぞれにおける他方の端子は、短絡回路部３３における４本の配線のそれぞれにおける一方の端部にそれぞれ接続されている。
【００４４】
短絡回路部３３における４本の配線のそれぞれにおける他方の端部は、第１のセレクタ回路部３２における４つの単極双投スイッチのそれぞれにおける他方の端部にそれぞれ接続されている。
【００４５】
第１のセレクタ回路部３２における４つの単極双投スイッチのそれぞれにおける共通端子は、被検査デバイス３０Ａにおける第１の端子群の４つの端子にそれぞれ接続されている。
【００４６】
被検査デバイス３０Ａにおける第１の端子群の４つの端子は、ソケット２２を介して、第１の配線群２１における４本の配線２１ａ〜２１ｄのそれぞれにおける一方の端部に接続されている。
【００４７】
第１の配線群２１における４本の配線２１ａ〜２１ｄのそれぞれにおける他方の端部は、テスタ１０における４つの測定ユニット１１〜１４のそれぞれにおける入出力部に接続されている。
【００４８】
制御信号生成部２７の出力部は、第１のセレクタ回路部における第１の制御信号入力部と、第２のセレクタ回路部における第２の制御信号入力部とに接続されている。
【００４９】
本実施形態による検査システムの動作、すなわち本実施形態による検査方法について説明する。本実施形態による検査システムは、大きく分けて２種類の検査を行うことが出来る。すなわち、本実施形態による検査システムは、被検査デバイス３０Ａの検査と、回路ボート２０の検査とを、別々に行うことが出来る。そのために、本実施形態による検査システムは、大きく分けて、２種類の回路状態を切り替えることが出来る。
【００５０】
本実施形態による検査システムは、第１の回路状態において、被検査デバイス３０Ａの検査を行う。このとき、第１のセレクタ回路部３２における４つの単極双投スイッチのそれぞれにおいて、共通端子は、集積回路部３１側の端子に接続されている。ここで、第１のセレクタ回路部３２の回路状態は、制御信号生成部２７が生成する第１の制御信号によって決定される。
【００５１】
同様に、第２のセレクタ回路部３４における４つの単極双投スイッチのそれぞれにおいても、共通端子は、集積回路部３１側の端子に接続されている。ここで、第２のセレクタ回路部３４の回路状態は、制御信号生成部２７が生成する第２の制御信号によって決定される。
【００５２】
その結果、テスタ１０における４つの測定ユニット１１〜１４は、被検査デバイス３０Ａの第１の端子群に対して信号の入出力を行う。また、通信デバイス２４は、被検査デバイス３０Ａの第２の端子群に対して信号の入出力を行う。
【００５３】
このように、本実施形態による検査システムは、第１の回路状態において、従来技術と同様に被検査デバイス３０Ａの検査を行うことが出来る。なお、さらなる詳細については、従来技術と同様であるので省略する。
【００５４】
本実施形態による検査システムは、第２の回路状態において、回路ボード２０の検査を行う。このとき、第１のセレクタ回路部３２における４つの単極双投スイッチのそれぞれにおいて、共通端子は、短絡回路部３３側の端子に接続されている。ここで、第１のセレクタ回路部３２の回路状態は、制御信号生成部２７が生成する第１の制御信号によって決定される。
【００５５】
同様に、第２のセレクタ回路部３４における４つの単極双投スイッチのそれぞれにおいても、共通端子は、短絡回路部３３側の端子に接続されている。ここで、第２のセレクタ回路部３４の回路状態は、制御信号生成部２７が生成する第２の制御信号によって決定される。
【００５６】
その結果、テスタ１０における４つの測定ユニット１１〜１４と、通信デバイス２４とは、被検査デバイス３０Ａを迂回して、かつ、短絡回路部３３を介して、信号の入出力を行う。
【００５７】
このように、本実施形態による検査システムは、第２の回路状態において、被検査デバイス３０Ａによる影響を受けることなく、回路ボード２０の検査を行うことが出来る。
【００５８】
なお、第１および第２のセレクタ回路部３２および３４のそれぞれにおける回路状態を、第１および第２の制御信号によって切り替える際には、半導体集積回路装置である被検査デバイス３０Ａがリセット信号によってリセット状態である間に行うことが好ましい。このとき、第１および第２の制御信号は、同一の信号であっても良いし、別々に入力しても良い。
【００５９】
ここで、通信デバイス２４がＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ：動的ランダムアクセスメモリ）である場合における回路ボード２０の検査方法の具体例について説明する。
【００６０】
ＤＲＡＭが正常に動作することを確認するためには、任意のアドレスに所定のデータを書き込み、その後に同じアドレスからデータを読み込み、書き込みデータおよび読み込みデータが一致する可動化を検査する必要がある。さらに、この検査を、ＤＲＡＭに電源電圧を供給する電源ラインに印加される電圧Ｖと、書き込みおよび読み込みを行う周波数ｆとを別々に段階的に変更しながら繰り返すことで、このＤＲＡＭが正常に動作する条件の範囲を確認する必要がある。
【００６１】
図３Ａは、本発明の第１の実施形態による検査システムで正常に動作する回路ボード２０を検査した際に得られる結果の一例を示すグラフである。図３Ａのグラフにおいて、横軸はＤＲＡＭの電源ラインに印加される電圧Ｖを示し、縦軸はこのＤＲＡＭに対して書き込みおよび読み込みを行う周波数ｆを示している。図３Ａに描かれた曲線は、第１の領域４１と、第２の領域４２との境界を、簡略的に表している。
【００６２】
第１の領域４１は、電圧Ｖおよび周波数ｆの組み合わせのうち、書き込みデータおよび読み込みデータが一致した範囲を示している。第２の領域４２は、電圧Ｖおよび周波数ｆの組み合わせのうち、書き込みデータおよび読み込みデータの一致が得られなかった範囲を示している。
【００６３】
図３Ａのような検査結果が得られて、かつ、ＤＲＡＭの使用条件として保証されている電圧Ｖおよび周波数ｆの組み合わせが、第１の領域４１の、特に境界曲線から十分離れた点にあれば、このＤＲＡＭを含む回路ボード２０は正常に動作するものと考えることが出来る。
【００６４】
図３Ｂは、本発明の第１の実施形態による検査システムで異常な動作をする回路ボード２０を検査した際に得られる結果の一例を示すグラフである。図３Ｂのグラフにおいて、横軸はＤＲＡＭの電源ラインに印加される電圧Ｖを示し、縦軸はこのＤＲＡＭに対して書き込みおよび読み込みを行う周波数ｆを示している。図３Ｂに描かれた２本の曲線のうち、１本は、第１の領域４３と、第２の領域４４との境界を簡略的に表し、もう１本は、第２の領域４４と、第３の領域４５との境界を簡略的に表している。
【００６５】
第１の領域４３は、電圧Ｖおよび周波数ｆの組み合わせのうち、書き込みデータおよび読み込みデータが一致した範囲を示している。第３の領域４５は、電圧Ｖおよび周波数ｆの組み合わせのうち、書き込みデータおよび読み込みデータの一致が得られなかった範囲を示している。その中間に位置する第２の領域４４は、電圧Ｖおよび周波数ｆの組み合わせのうち、書き込みデータおよび読み込みデータが一致したり、一致しなかったりと、結果が不安定な範囲を示している。
【００６６】
図３Ｂのような検査結果が得られた場合は、このＤＲＡＭを含む回路ボード２０に何らかの異常があるものと考えることが出来る。特に、ＤＲＡＭの使用条件として保証されている電圧Ｖおよび周波数ｆの組み合わせが第２の領域４４に含まれる点にあれば、このＤＲＡＭ以外の、例えば、第１の配線群２１や、第２の配線群２３などにも、異常があることが考えられる。
【００６７】
特に、第１または第２の配線群に含まれるインピーダンス素子の半田付けが不完全であった際などに、図３Ｂのような検査結果が得られる場合がある。これは、不完全な半田付けが原因でその場所のインピーダンスが高くなり、その結果としてデジタル信号の状態遷移が遅れて、特に高い動作周波数では書き込みや読み込みに伴う反応が間に合ない異常が多発し、第２の領域４４のような異常として現れるものである。
【００６８】
以上に説明したように、本実施形態による検査システムを用いることで、回路ボード２０をテスタ１０で直接的に検査することが可能となる。すなわち、回路ボード２０に実装された種々の部品の論理動作の検証、接続確認、パラメータ確認などを、テスタ１０の測定機能を用いて高速に行うことが可能となる。
【００６９】
さらに、このとき、被検査デバイス３０Ａ以外のデバイスを必要としない。すなわち、被検査デバイス３０Ａを検査するための準備さえ整っていれば、さらなる追加部品を新規で設計および製造するコストは不要である。ただし、回路ボード２０の検査に用いる被検査デバイス３０Ａは、正常動作する個体であることを事前に確認しておく必要がある。
【００７０】
また、本実施形態による回路ボード２０には、被検査デバイス３０Ａの検査に必要なもの以外に、検査用回路やテスタ信号端子などを付加する必要が無い。したがって、被検査デバイス３０Ａの検査における信号劣化を起こすことも無く、被検査デバイス３０Ａの特性に影響を与えることも無く、回路ボード２０における面積のオーバーヘッドも無い。
【００７１】
（第２の実施形態）
図４Ａは、本発明の第２の実施形態による検査システムの全体的な構成を概略的に示すブロック回路図である。図４Ｂは、本発明の第２の実施形態による半導体集積回路装置である被検査デバイス３０Ｂの全体的な構成を概略的に示すブロック回路図である。
【００７２】
本実施形態による回路ボード２０は、図２Ａに示した本発明の第１の実施形態による回路ボード２０に、以下の変更を加えたものに等しい。まず、本発明の第１の実施形態による通信デバイス２４を、本実施形態では第１の通信デバイス２４と呼び変える。次に、第２の通信デバイス２６と、第３の配線群２５とを加える。さらに、第３の配線群２５と、後述する被検査デバイス３０Ｂとを接続するための接続部をソケット２２に追加する。
【００７３】
また、本実施形態による半導体集積回路である被検査デバイス３０Ｂは、図２Ａおよび図２Ｂに示した本発明の第１の実施形態による被検査デバイス３０Ａに、以下の変更を加えたものに等しい。まず、本実施形態による被検査デバイス３０Ｂは、本発明の第１の実施形態による被検査デバイス３０Ａが具備する第１および第２の端子群に加えて、第３の端子群をさらに具備する。次に、本発明の第１の実施形態における短絡回路部３３を、第１の短絡回路部３３Ａと呼び変え、第２の短絡回路部３３Ｂを追加する。次に、第１のセレクタ回路部３２を、本発明の第１の実施形態における４極双投スイッチから、４極３投スイッチに置き換える。さらに、第２のセレクタ回路部３４を、本発明の第１の実施形態における４極双投スイッチから、８極双投スイッチに置き換える。最後に、集積回路部３１における第２の入出力部群の入出力部の総数を、本発明の第１の実施形態における４個から、８個に変更する。
【００７４】
次に、本実施形態による検査システムの構成要素の接続関係における、本発明の第１の実施形態からの変更点について説明する。第２の通信デバイス２６は、第３の配線群２５における４本の配線２５ａ〜２５ｄのそれぞれにおける一方の端部に、並列に接続されている。
【００７５】
第３の配線群２５における４本の配線２５ａ〜２５ｄのそれぞれにおける他方の端部は、ソケット２２を介して、被検査デバイス３０Ｂにおける第３の端子群の４つの端子にそれぞれ接続されている。
【００７６】
第２の端子群における４つの端子は、第２のセレクタ回路部３４における第１〜第４の単極双投スイッチのそれぞれにおける共通端子にそれぞれ接続されている。第３の端子群における４つの端子は、第２のセレクタ回路部３４における第５〜第８の単極双投スイッチのそれぞれにおける共通端子にそれぞれ接続されている。
【００７７】
第２のセレクタ回路部３４における８つの単極双投スイッチのそれぞれにおける一方の端子は、集積回路部３１における第２の入出力部群における８つの入力部にそれぞれ接続されている。集積回路部３１における第１の入出力部群における４つの入出力部は、第１のセレクタ回路部３２における４つの単極３投スイッチのそれぞれにおける第１の端子にそれぞれ接続されている。
【００７８】
第２のセレクタ回路部３４における第１〜第４の単極双投スイッチのそれぞれにおける他方の端子は、第１の短絡回路部３３Ａにおける４本の配線のそれぞれにおける一方の端部に接続されている。第１の短絡回路部３３Ａにおける４本の配線のそれぞれにおける他方の端部は、第１のセレクタ回路部３２における４つの単極３投スイッチのそれぞれにおける第２の端子にそれぞれ接続されている。
【００７９】
第２のセレクタ回路部３４における第５〜第８の単極双投スイッチのそれぞれにおける他方の端子は、第２の短絡回路部３３Ｂにおける４本の配線のそれぞれにおける一方の端部に接続されている。第２の短絡回路部３３Ｂにおける４本の配線のそれぞれにおける他方の端部は、第１のセレクタ以下路部３２における４つの単極３投スイッチのそれぞれにおける第３の端子にそれぞれ接続されている。
【００８０】
第１のセレクタ回路部３２における４つの単極３投スイッチのそれぞれにおける共通端子は、ソケット２２を介して、被検査デバイス３０Ｂにおける第１の端子群の４つの端子にそれぞれ接続されている。
【００８１】
本実施形態による検査システムの動作、すなわち本実施形態による検査方法について説明する。本実施形態による検査システムは、本発明の第１の実施形態の場合と同様に、大きく分けて２種類の検査を行うことが出来る。すなわち、本実施形態による検査システムは、被検査デバイス３０Ａの検査と、回路ボート２０の検査とを、別々に行うことが出来る。ただし、本実施形態による検査システムは、本発明の第１の実施形態の場合とは異なり、これら２種類の検査を行うにあたって、３種類の回路状態を切り替えることができる。
【００８２】
本実施形態による検査システムは、第１の回路状態において、被検査デバイス３０Ａの検査を行う。このとき、第１のセレクタ回路部３２における４つの単極３投スイッチのそれぞれにおいて、共通端子は、集積回路部３１側の端子に接続されている。ここで、第１のセレクタ回路部３２の回路状態は、制御信号生成部２７が生成する第１の制御信号によって決定される。
【００８３】
同様に、第２のセレクタ回路部３４における８つの単極双投スイッチのそれぞれにおいても、共通端子は、集積回路部３１側の端子に接続されている。ここで、第２のセレクタ回路部３４の回路状態は、制御信号生成部２７が生成する第２の制御信号によって決定される。
【００８４】
その結果、テスタ１０における４つの測定ユニット１１〜１４は、被検査デバイス３０Ｂの第１の端子群に対して信号の入出力を行う。また、第１の通信デバイス２４は、被検査デバイス３０Ｂの第２の端子群に対して信号の入出力を行う。また、第２の通信デバイス２６は、被検査デバイス３０Ｂの第３の端子群に対して信号の入出力を行う。
【００８５】
このように、本実施形態による検査システムは、第１の回路状態において、従来技術と同様に被検査デバイス３０Ｂの検査を行うことが出来る。なお、さらなる詳細については、従来技術と同様であるので省略する。
【００８６】
本実施形態による検査システムは、第２の実施形態において、回路ボード２０における一部の検査を行う。このとき、第１のセレクタ回路部３２における４つの単極３投スイッチのそれぞれにおいて、共通端子は、第１の短絡回路部３３Ａ側の端子に接続されている。ここで、第１のセレクタ回路部３２の回路状態は、制御信号生成部２７が生成する第１の制御信号によって決定される。
【００８７】
同様に、第２のセレクタ回路部３４における８つの単極双投スイッチのそれぞれにおいても、共通端子は、第１の短絡回路部３３Ａ側の端子に接続されている。ここで、第２のセレクタ回路部３４の回路状態は、制御信号生成部２７が生成する第２の制御信号によって決定される。
【００８８】
その結果、テスタ１０における４つの測定ユニット１１〜１４と、第１の通信デバイス２４とは、被検査デバイス３０Ａを迂回して、かつ、第１の短絡回路部３３Ａを介して、信号の入出力を行う。
【００８９】
このように、本実施形態による検査システムは、第２の回路状態において、被検査デバイス３０Ｂによる影響を受けることなく、回路ボード２０の一部、すなわち第１の通信デバイス２４および第２の配線群２３に係る部分、の検査を行うことが出来る。
【００９０】
本実施形態による検査システムは、第３の実施形態において、回路ボード２０における他の一部の検査を行う。このとき、第１のセレクタ回路部３２における４つの単極３投スイッチのそれぞれにおいて、共通端子は、第２の短絡回路部３３Ｂ側の端子に接続されている。ここで、第１のセレクタ回路部３２の回路状態は、制御信号生成部２７が生成する第１の制御信号によって決定される。
【００９１】
同様に、第２のセレクタ回路部３４における８つの単極双投スイッチのそれぞれにおいても、共通端子は、第２の短絡回路部３３Ｂ側の端子に接続されている。ここで、第２のセレクタ回路部３４の回路状態は、制御信号生成部２７が生成する第２の制御信号によって決定される。
【００９２】
その結果、テスタ１０における４つの測定ユニット１１〜１４と、第２の通信デバイス２６とは、被検査デバイス３０Ｂを迂回して、かつ、第２の短絡回路部３３Ｂを介して、信号の入出力を行う。
【００９３】
このように、本実施形態による検査システムは、第３の回路状態において、被検査デバイス３０Ｂによる影響を受けることなく、回路ボード２０の他の一部、すなわち第２の通信デバイス２６および第３の配線群２５に係る部分、の検査を行うことが出来る。
【００９４】
なお、本実施形態の検査システムにおける、第２および第３の回路状態に係る検査方法の具体例については、本発明の第１の実施形態による検査システムにおける、第２の回路状態に係る検査方法の場合と同様であるので、さらなる説明を省略する。
【００９５】
以上に説明したように、本実施形態による検査システムを用いることで、回路ボード２０をテスタ１０で直接的に検査することが可能となる。特に、半導体集積回路装置である被検査デバイス３０Ｂの端子の総数が、テスタ１０が有する測定ユニットの総数の２倍より多い場合でも、回路ボード２０に搭載された構成要素を数回に分けて検査することが可能である。
【００９６】
なお、上記の説明では２つの通信デバイス２４および２６と、２つの配線群２３および２５とを、２回に分けて検査したが、さらに多くの通信デバイスおよび配線群をさらに多くの回数に分けて検査することも可能である。その場合は、第１および第２の短絡回路部３３Ａおよび３３Ｂをさらに増やし、第１および第２のセレクタ回路部３２および３４のスイッチ構成を適宜に変更することで対応可能である。
【００９７】
以上に説明した本発明の各実施形態は、技術的な矛盾の生じない範囲において、自由に組み合わせることが可能である。
【符号の説明】
【００９８】
１０  テスタ
１１〜１４  測定ユニット
２０  回路ボード
２１  第１配線群
２１ａ〜２１ｄ  配線
２２  ソケット
２３  第２配線群
２３ａ〜２３ｄ  配線
２４  （第１の）通信デバイス
２５  第３配線群
２５ａ〜２５ｄ  配線
２６  （第２の）通信デバイス
２７  制御信号生成部
３０Ａ、３０Ｂ  被検査デバイス
３１  集積回路部
３２  （第１の）セレクタ回路
３３  短絡回路部
３４  （第２の）セレクタ回路
４１  （第１の）領域
４２  （第２の）領域
４３  （第１の）領域
４４  （第２の）領域
４５  （第３の）領域
１３１  第１のショート基盤
１３２  第２のショート基盤
【図１Ａ】
2012220226.tif 000003
【図１Ｂ】
2012220226.tif 000004
【図２Ａ】
2012220226.tif 000005
【図２Ｂ】
2012220226.tif 000006
【図２Ｃ】
2012220226.tif 000007
【図３Ａ】
2012220226.tif 000008
【図３Ｂ】
2012220226.tif 000009
【図４Ａ】
2012220226.tif 000010
【図４Ｂ】
2012220226.tif 000011