【事件の表示】
　特願２０１０−２５１５０２「半導体装置」拒絶査定不服審判事件〔平成２４年　５月３１日出願公開、特開２０１２−１０４６３３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯 
　
　本願は、平成２２年１１月１０日の出願であって、平成２５年９月３日付けで拒絶理由が通知され、同年１０月２３日付けで手続補正がなされ、平成２６年１月２９日付けで拒絶査定がなされ、これに対して、同年２月２８日に拒絶査定不服審判の請求及び手続補正がなされた。
　
　
第２　補正却下の決定 
　
［補正却下の決定の結論］ 
　平成２６年２月２８日付けの手続補正を却下する。 
　
［理由］ 
　
（１）補正後の本願発明
　
　平成２６年２月２８日付けの手続補正（以下、「本件補正」という。）は、特許請求の範囲について、
本件補正前には、 
「【請求項１】
　トランスファーモールドパッケージ内において、
　リードフレーム上に配置されたパワーチップと、
　前記リードフレーム上に配置され、前記パワーチップを駆動させるＩＣチップと、
　前記リードフレーム上に配置され、前記ＩＣチップと接続されたブートストラップコンデンサとを備え、
　前記ブートストラップコンデンサは、前記パワーチップに隣接して配置される、
半導体装置。
　
【請求項２】
　トランスファーモールドパッケージ内において、
　リードフレーム上に配置されたパワーチップと、
　前記リードフレーム上に配置され、前記パワーチップを駆動させるＩＣチップと、
　前記ＩＣチップと接続されたブートストラップコンデンサとを備え、
　前記ブートストラップコンデンサは、前記パワーチップ上にスタックされ、１本のみの接続配線を備える、
半導体装置。
　
【請求項３】
　前記パワーチップは、ワイドバンドギャップ半導体からなるスイッチング素子を備える、
請求項１または２に記載の半導体装置。
　
【請求項４】
　前記ブートストラップコンデンサは、セラミックコンデンサ、またはチップコンデンサである、
請求項１〜３のいずれか１項に記載の半導体装置。」
　
とあったものを、
　
「【請求項１】
　トランスファーモールドパッケージ内において、
　リードフレーム上に配置されたパワーチップと、
　前記リードフレーム上に配置され、前記パワーチップを駆動させるＩＣチップと、
　前記ＩＣチップと接続されたブートストラップコンデンサとを備え、
　前記ブートストラップコンデンサは、前記パワーチップ上にスタックされ、１本のみの接続配線を備
え、
前記ブートストラップコンデンサの裏面電極と前記パワーチップの表面電極とが直接接続されている、
　
【請求項２】
　前記パワーチップは、ワイドバンドギャップ半導体からなるスイッチング素子を備える、
請求項１に記載の半導体装置。
　
【請求項３】
　前記ブートストラップコンデンサは、セラミックコンデンサ、またはチップコンデンサである、
請求項１または２に記載の半導体装置。」
　
と補正するものである。
　
　
（２）新規事項の追加について
　
　本件補正は、補正前の請求項１を削除し、請求項２を新たな請求項１としたものにおいて、「前記ブートストラップコンデンサの裏面電極と前記パワーチップの表面電極とが直接接続されている」事項を追加したものである。以下、この追加された事項（以下、「補正事項」という。）について検討する。
　審判請求人は、補正事項について、「当該補正は、本願当初明細書の［００３４］の記載および図７に基づく補正であり、新規事項追加には該当致しません（特許法第１７条の２第３項）。また、当該補正は、拒絶理由に示す事項に対して不明瞭な記載を釈明するものであります。よって、補正要件を満たします（特許法第１７条の２第５項第４号）。」と主張しているが、本願明細書の段落【００３４】には、「図７は、ブートストラップコンデンサ６をパワーチップ２１上にスタックし、ブートストラップコンデンサ６の一方をワイヤ１０を介して配線した半導体装置の構造を示す図である。」と記載されているだけであって、図７を合わせて参照してみても、ブートストラップコンデンサの「裏面電極」、パワーチップの「表面電極」に関しては、記載も示唆もない。
　また、ブートストラップコンデンサがパワーチップにスタックしている場合、その接続がブートストラップコンデンサの裏面電極とパワーチップの表面電極との直接接続に限られるものではないことも明らかである。
　したがって、補正事項は、明細書及び図面の全ての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入するものといえるから、明細書及び図面に記載された事項の範囲内においてなされたものではなく、特許法第１７条の２第３項に規定に違反するものであるから、特許法第１５９条第１項の規定において読み替えて準用する特許法第５３条第１項の規定により却下すべきものである。
　
　
第３　本願発明について 
　
　平成２６年２月２８日付けの手続補正は上記のとおり却下されたので、本願の請求項１に係る発明（以下、「本願発明」という。）は、平成２５年１０月２３日付け手続補正書の特許請求の範囲の請求項１に記載された、次のとおりのものである。 
　
「【請求項１】
　トランスファーモールドパッケージ内において、
　リードフレーム上に配置されたパワーチップと、
　前記リードフレーム上に配置され、前記パワーチップを駆動させるＩＣチップと、
　前記リードフレーム上に配置され、前記ＩＣチップと接続されたブートストラップコンデンサとを備え、
　前記ブートストラップコンデンサは、前記パワーチップに隣接して配置される、
半導体装置。」
 　
（１）引用発明 
　
　原査定の拒絶の理由に引用された特開２０００−１９６００９号公報（以下、「引用例」という。）には、「半導体パワーモジュール」について、図面とともに以下の事項が記載されている。 
　
「【０００２】
【従来の技術】電力制御用に供するスイッチング素子を備える主回路と前記スイッチング素子を駆動制御する制御素子を備える制御回路とをパッケージに収めた半導体パワーモジュールがモータ制御用インバータ等に多用されている。
　
【０００３】図５は従来の半導体パワーモジュールに搭載された三相インバータの回路図、図６は図５に対応する半導体パワーモジュールの部品配置を示す平面図、図７は図６に示した半導体パワーモジュールのＡ−Ａ断面を示す図、図８は図７に示した半導体パワーモジュールの制御基板への取付法の一例を示す断面図である。
　
【０００４】図５、図６において、Ｔ１〜Ｔ３は絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）からなる第一スイッチング素子、Ｔ４〜Ｔ６はスイッチング素子Ｔ１〜Ｔ３とそれぞれ直列接続された絶縁ゲート・バイポーラ・トランジスタからなる第二スイッチング素子、Ｄ１〜Ｄ６はスイッチング素子Ｔ１〜Ｔ６のそれぞれに逆並列に接続されたフライホイルダイオード、ＩＣ１〜ＩＣ３はそれぞれスイッチング素子Ｔ１〜Ｔ３を駆動制御するハイサイドの制御ＩＣからなる第一制御半導体素子、ＩＣ４はスイッチング素子Ｔ４〜Ｔ６を駆動制御するローサイドの制御ＩＣからなる第二制御半導体素子である。
　
【０００５】図５に示した三相インバータの回路は第一制御半導体素子ＩＣ１〜ＩＣ３に供給する絶縁電源として、所謂ブートストラップ方式を採用しており、この電源供給用コンデンサＣ１〜Ｃ３が、第一制御半導体素子ＩＣ１〜ＩＣ３の負側の電源電極端子ＶＵＦＳ〜ＶＷＦＳと正側の電源電極端子ＶＵＦＢ〜ＶＷＦＢにおける対を成す端子ＶＵＦＳとＶＵＦＢ、ＶＶＦＳとＶＶＦＢ、ＶＷＦＳとＶＷＦＢの間に接続されている。
　
【０００６】そして、第一制御半導体素子ＩＣ１〜ＩＣ３、第二制御半導体素子ＩＣ４は外部のコントローラからそれぞれ制御信号を制御端子ＵＰ、ＶＰ、ＷＰ、ＵＮ、ＶＮ、ＷＮを介して入力し、入力された制御信号により対応するスイッチング素子Ｔ１〜Ｔ６へそれぞれ駆動制御信号を出力し、これらの駆動制御信号の入力によりスイッチング素子Ｔ１〜Ｔ６がＯＮ／ＯＦＦすることにより、電力入力端子Ｐ、Ｎから入力された主電流がスイッチング素子Ｔ１とスイッチング素子Ｔ４、スイッチング素子Ｔ２とスイッチング素子Ｔ５、スイッチング素子Ｔ３とスイッチング素子Ｔ６の接続点に接続されている出力端子Ｕ、Ｖ、Ｗを介して制御対象の三相モータ（図示せず）に任意の周波数の交流出力を供給する。
　
【０００７】例えば、スイッチング素子Ｔ１の動作は、まず、スイッチング素子Ｔ１と直列接続されたローサイドのスイッチング素子Ｔ４がＯＮ動作すると制御電源（図示せず）から供給される電流が正側の電源電極端子ＶＵＦＢ、制限抵抗Ｒ１、ダイオードＤ１を介して、コンデンサＣ１に充電され、スイッチング素子Ｔ４がＯＦＦした時、コンデンサＣ１に充電された電荷が、第一制御半導体素子ＩＣ１に電源電流として供給され、この状態で入力信号が端子ＵＰを介して入力されると第一制御半導体素子ＩＣ１からスイッチング素子Ｔ１をＯＮする駆動制御信号が出力され、スイッチング素子Ｔ１がＯＮする。他のスイッチング素子Ｔ２、Ｔ３も同様に動作する。
　
【０００８】図６、図７において、１０は絶縁金属基板であり、金属板１１と、金属板１１の一主面上に設けられた絶縁層１２にて構成され、絶縁層１２上には後述の導体領域を形成するリードフレーム１３が固着されている。
　
【０００９】このリードフレーム１３は、スイッチング素子Ｔ１〜Ｔ３およびフライホイルダイオードＤ１〜Ｄ３が載置されて半田付けされた第一の導体領域１３ａと、スイッチング素子Ｔ４〜Ｔ６とスイッチング素子Ｔ４〜Ｔ６のそれぞれと対を成すフライホイルダイオードＤ４〜Ｄ６とがそれぞれ載置されて半田付けされた第二の導体領域１３ｂと、スイッチング素子Ｔ１〜Ｔ６の第二の電源端子領域１３ｃと、第一制御半導体素子ＩＣ１〜ＩＣ３が載置されて半田付けされた第三の導体領域１３ｄと、第二制御半導体素子ＩＣ４が載置されて半田付けされた第四の導体領域１３ｅと、第一制御半導体素子ＩＣ１〜ＩＣ３の第一の制御端子領域１３ｆと、第一制御半導体素子ＩＣ１〜ＩＣ３の正側の電源電極端子領域１３ｇと、第一制御半導体素子ＩＣ１〜ＩＣ３の負側の電源電極端子領域１３ｈと、第二制御半導体素子ＩＣ４の第二の制御端子領域１３ｉやその他の端子領域と、スイッチング素子Ｔ１〜Ｔ６と第一制御半導体素子ＩＣ１〜ＩＣ３や第二制御半導体素子ＩＣ４との中継導体領域１３ｊとを有している。
　
【００１０】なお、スイッチング素子Ｔ１〜Ｔ６の第一の電源端子領域を第一の導体領域１３ａが兼ね、出力端子領域を第二の導体領域１３ｂが兼ね、それぞれ一体に形成されている。そして、外部と接続を要する各端子領域は、その一端部が絶縁金属基板１０の図面左右の辺に並列に配列され、絶縁金属基板１０の端縁から突出して、図面左側の一辺に電力用の外部リード端子列を、右側の一辺に制御用の外部リード端子列を形成している。
　
【００１１】即ち、第一の電源端子領域を兼ねる第一の導体領域１３ａ、出力端子領域を兼ねる第二の導体領域１３ｂおよび第二の電源端子領域１３ｃが、図面左側に配列されて絶縁金属基板１０の端縁から突出し、第一電源端子Ｐ、出力端子Ｕ、Ｖ、Ｗ、第二電源端子Ｎからなる電力用外部リード端子列を形成している。また、第一の制御端子領域１３ｆ、正側の電源電極端子領域１３ｇ、負側の電源電極端子領域１３ｈ、第二の制御端子領域１３ｉ等が図面右側に配列されて絶縁金属基板１０の端縁から突出し、制御端子ＵＰ、ＶＰ、ＷＰ、ＵＮ、ＶＮ、ＷＮ、正側の電源電極端子ＶＵＦＢ、ＶＶＦＢ、ＶＷＦＢ、負側の電源電極端子ＶＵＦＳ、ＶＶＦＳ、ＶＷＦＳ等の制御用外部リード端子列を形成している。
　
【００１２】そして、図７に示したように、リードフレーム１３にて構成された第二の導体領域１３ｂ、第二の電源端子領域１３ｃ、第四の導体領域１３ｅ、第二の制御端子領域１３ｉ、中継導体領域１３ｊ、および第二の導体領域１３ｂ上に載置されたスイッチング素子Ｔ６、第四の導体領域１３ｅ上に載置された第二制御半導体素子ＩＣ４の間がワイヤ１４により配線され、スイッチング素子Ｔ６および第二制御半導体素子ＩＣ４を含めて絶縁金属基板１０がケース１５に内包され、第二の電源端子領域１３ｃの端部および第二の制御端子領域１３ｉの端部がケース１５を図面左右に貫通して、電力用外部リード端子列として第二電源端子Ｎ、制御用外部リード端子列としての第二の制御端子ＵＮが露出している。
　
【００１３】以上のように構成された従来形の半導体パワーモジュールは、スイッチング素子Ｔ６から発生する熱をリードフレーム１３、絶縁材１２を介して金属板１１から外部に放散する。また、外部との接続のため、ケース１５における一方の側に第一電源端子Ｐ、出力端子Ｕ、Ｖ、Ｗ、第二電源端子Ｎの５本からなる電力用外部リード端子列が、他方の側に制御端子ＵＰ、ＶＰ、ＷＰ、ＵＮ、ＶＮ、ＷＮ、正側の電源電極端子ＶＵＦＢ、ＶＶＦＢ、ＶＷＦＢ、負側の電源電極端子ＶＵＦＳ、ＶＶＦＳ、ＶＷＦＳ等の合計２１本からなる制御用の外部リード端子列が配置されており、所謂、デュアルインラインパッケージ（以下、ＤＩＰと記す）を構成している。」
　
・引用例に記載の「半導体パワーモジュール」は、特に上記段落【０００４】、【０００５】及び図５の記載事項によれば、半導体からなるスイッチング素子Ｔ１〜６、該スイッチング素子を駆動する制御半導体素子ＩＣ１〜４、該制御半導体ＩＣと接続されたブートストラップ方式を採用したコンデンサＣ１〜３を備えているものである。
　
・特に上記段落【０００８】、【０００９】、【００１２】、【００１３】及び図７の記載事項によれば、デュアルインラインパッケージ内において、スイッチング素子と制御半導体素子をリードフレーム上に載置したものである。
　
・特に上記段落【０００５】、【００１１】、【００１３】の記載事項によれば、ブートストラップ方式を採用し、制御半導体素子と接続されたコンデンサは、デュアルインラインパッケージの外側の端子ＶＵＦＳ、ＶＵＦＢ、ＶＶＦＳ、ＶＶＦＢ、ＶＷＦＳ、ＶＷＦＢと接続されている。
　
　したがって、引用例には、以下の発明（以下、「引用発明」という。）が記載されているものと認められる。
　
　「デュアルインラインパッケージ内において、
　リードフレーム上に配置されたスイッチング素子と、
　前記リードフレーム上に配置され、前記スイッチング素子を駆動させる制御半導体素子と、
　前記制御半導体素子と接続されたコンデンサと
　を備える半導体パワーモジュール。」
　
　
（２）対比・判断 
　
　本願発明と引用発明とを対比する。 
　
ａ．引用発明の「デュアルインラインパッケージ」は、本願発明の「パッケージ」に相当する。しかしながら、引用発明のデュアルインラインパッケージは、「トランスファーモールド」であるとは特定されていない。
 　
ｂ．本願発明の「パワーチップ」は、本願明細書を参酌すると、半導体素子からなるスイッチング素子である。よって、引用発明の半導体からなる「スイッチング素子」は、本願発明の「パワーチップ」に相当する。
　
ｃ．引用発明の「制御半導体素子」は、スイッチング素子を駆動させるためのものであるから、本願発明の「ＩＣチップ」に相当する。
 　
ｄ．引用発明の「コンデンサ」は、ブートストラップ方式を採用し、制御半導体素子と接続されたものであるから、本願発明の「ブートストラップコンデンサ」に相当する。しかしながら、引用発明のコンデンサは、デュアルインラインパッケージの外側の端子に接続されるから、リードフレーム上に配置されておらず、スイッチング素子（本願発明のパワーチップに相当。）に隣接して配置されていない。
　
ｅ．引用発明の「半導体パワーモジュール」は、スイッチング素子、ＩＣチップ、コンデンサを備えているから、本願発明のパワーチップ、ＩＣチップ、ブートストラップコンデンサを備えた「半導体装置」に相当する。
　
　したがって、本願発明と引用発明は、以下の点で一致ないし相違している。 
　
（一致点） 
　「パッケージ内において、
　リードフレーム上に配置されたパワーチップと、
　前記リードフレーム上に配置され、前記パワーチップを駆動させるＩＣチップと、
　前記ＩＣチップと接続されたブートストラップコンデンサとを備える
　半導体装置。」
　
（相違点１）
　パッケージに関して、本願発明は「トランスファーモールド」で成形されたものであるのに対し、引用発明にはそのような特定がない点。
　
（相違点２）
　ブートストラップコンデンサに関して、本願発明は「リードフレーム上に配置され、パワーチップに隣接して配置される」のに対し、引用発明のコンデンサはそのように配置されていない点。
　
　そこで、上記相違点１及び２について検討する。 
　
＜相違点１について＞
　デュアルインラインパッケージをトランスファーモールドにより成形することは、例えば特開昭６３−７３００号公報（第１頁右欄１行〜３行を参照。）、特開平１０−１５８４８０号公報（段落【００３６】を参照。）に記載されているように周知である。
　したがって、引用発明の「デュアルインラインパッケージ」に周知技術を採用し、相違点１の構成とすることは当業者であれば容易になし得る事項である。
　
＜相違点２について＞
　コンデンサとスイッチング素子（半導体チップ）とを同一部材に搭載し、隣接して配置することは、例えば国際公開第２００６／０２２３８７号（段落【００６１】〜【００６５】、図７〜図９）、特開２００６−１５６７４８号公報（段落【０１４１】〜【０１４６】、図５８〜図６２）、原査定の拒絶の理由に引用された特開２０１０−１３５７３７号公報（段落【００４３】、図１４）に記載されているように周知である。
　したがって、引用発明の「ブートストラップコンデンサ」の配置について周知技術を採用し、「リードフレーム上にブートストラップコンデンサを配置し、ブートストラップコンデンサとパワーチップを隣接配置する」構成とすることは当業者であれば容易になし得る事項である。
　
　そして、本願発明の作用効果も、引用発明及び周知技術から当業者が容易に予測できる範囲のものである。 
　
　
（３）むすび 
　
　以上のとおり、本願の請求項１に係る発明は、特許法第２９条第２項の規定により特許を受けることができないものであるから、その余の請求項について論及するまでもなく、本願は拒絶すべきものである。 
　
　よって、結論のとおり審決する。