【事件の表示】
　平成１年特許願第２３１３５３号「試験回路」拒絶査定に対する審判事件［平成３年１月８日出願公開、特開平３−２５７７号］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１　手続の経緯
　本願は、アメリカ合衆国で１９８８年９月７日にされた特許出願（出願番号第２４１５１１号）による優先権を主張して平成１年９月６日に特許出願されたものであり、平成１４年２月１日付けで拒絶査定がされ、同月１２日に発送されたところ、同年５月１３日に拒絶査定に対する審判が請求されたものである。
　
２　本願請求項に係る発明
　本願請求項に係る発明は、平成８年９月６日付け手続補正書、平成１１年２月４日付け手続補正書、平成１２年１１月２４日付け手続補正書及び平成１３年１２月１２日付け手続補正書により補正された明細書及び図面の記載からみて、その明細書の特許請求の範囲の請求項１ないし１４に記載されたとおりのものと認められ、その請求項１に係る発明（以下「本願発明」という。）は、次のとおりのものである。
「（１）データを受け取る入力、データを供給する出力、テストデータを受け取る入力、テストデータを供給する出力を持ち、前記入力の内の一つを選択的に蓄積することが可能なテストセルを有し、
　前記データを受け取る入力を所定の値と比較し、前記入力が前記所定の値に一致するかどうかを示す制御信号を発生する前記テストセル内の比較回路とを有し、この比較回路はデータを受け取る入力に接続された第１の入力と、予測データを受け取る第２の入力と、比較マスクデータを受け取る第三の入力と、比較データを提供する出力を含んでいる、
　半導体集積回路内のテスト回路。」
　
３　引用刊行物に記載された発明
（１）特開昭６３−７３１６９号公報（以下「刊行物１」という。）には、図面と共に、「複数の内部回路と、・・・複数の記憶回路を含み、個々の記憶回路を直列に接続して・・・テスト用シフトレジスタを構成する論理集積回路装置において、外部入力ピンと、・・・シフト入力端子とを接続したことを特徴とする論理集積回路装置。」（１頁左下欄特許請求の範囲（１））、「第４図はシフトレジスタラッチ（以下ＳＲＬと略す）（４ａ）〜（４ｈ）の具体例を示す論理集積構成図」（１頁右下欄３行ないし５行）、「第４図に示されるＳＲＬ（４）は、２つのモード・・・を有する。システム動作モードでは、データ入力端子（Ｄ）からのデータをクロック信号（Ｃ）でラッチ回路（Ｌ１）にラッチし、データ出力端子（Ｑ１）から出力する。クロック信号（ａ）、（ｂ）は“Ｌ”に保たれており、データ入力端子（Ｉ）からのデータは出力に関係しない。逆に、シフトレジスタ動作モードでは、クロック信号（Ｃ）は“Ｌ”に保たれており、データ入力端子（Ｄ）からのデータは出力に関係せず、データ入力端子（Ｉ）からのデータを、クロック信号（ａ）でラッチ回路（Ｌ１）にラッチし、データ出力端子（Ｑ１）より出力する。次にクロック信号（ｂ）で、ラッチ回路（Ｌ１）にラッチされているデータの内容をラッチ回路（Ｌ２）にラッチし、データ出力端子（Ｑ２）から出力する。」（２頁右上欄１行ないし１６行）、「シフトレジスタ動作モード時は、ＳＲＬ全体としてクロック信号（ａ）及び（ｂ）によって制御される直列シフトレジスタ（５）として機能する。・・・システム（１０）の回路テストは以下の手順で実現できる。（i）シフトレジスタ（５）のテスト：シフト入力ピン（６ａ）よりテストパターンを入力し・・・テスト結果を観測することにより、シフトレジスタ（５）の正常動作を確認する。（ii）内部回路（１）のテスト・・・シフト出力ピン（７）でテスト結果を観測する。（iii）内部回路（２）のテスト・・・（iv）内部回路（３）のテスト・・・テスト結果は直接システム出力ピン（９ａ）〜（９ｃ）で観測する。」（２頁左下欄２行ないし右下欄８行）、「以下、この発明の一実施例を図について説明する。第１図において、・・・第３図のシステム入力ピン（８ｅ）とシフト入力ピン（６ａ）を共用の１本の多重入力ピン（６）とした。・・・これ以外の第１図の構成は、第３図の構成と同じである。」（３頁左上欄１４行ないし２０行）、「なお、上記実施例ではシフトレジスタを構成する記憶回路として第４図に示したＳＲＬを用いたが、第４図と同様の機能・・・を有していれば、・・・同様の効果を得る。一例を第２図に示す。」（３頁右上欄１９行ないし左下欄５行）との記載がされている。
（２）特開昭５７−２０９５４６号公報（以下「刊行物２」という。）には、図面と共に、「本発明は、処理装置内における複数のフリップ・フロップもしくはゲートを任意に指定できると共に条件をも任意に指定できる・・・条件比較による状態検出方式に関するものである。」（１頁右下欄１行ないし７行）、「論理ブロック（例えばＬＳＩ）内の所望のフリップ・フロップの状態を知ろうとするときには、このフリップ・フロップに与えられたスキャン・アドレスを外部から与えると、指定されたフリップ・フロップの内容が選択されてスキャン結果として外部に取り出されて来る。」（１頁右下欄１４行ないし２０行）、「第１図は本発明の１実施例のブロック図であって、１は論理ブロック、２−１ないし２−ｎはフリップ・フロップ、３−Ａ、３−Ｂはスキャン・アドレスを保持するための保持レジスタ、４−Ａないし４−Ｃはマルチプレクサ、５は比較条件設定用フリップ・フロップ、６は比較回路・・・をそれぞれ示している。論理ブロック１はＬＳＩで構成されているものであり、内部にフリップ・フロップ２−１ないし２−ｎ、保持レジスタ３−Ａ、３−Ｂ、マルチプレクサ４−Ａないし４−Ｃ、比較条件設定用フリップ・フロップ５、比較回路６およびその他の図示しないゲートなどを有している。」（２頁右上欄１１行ないし左下欄３行）、「比較回路６は、マルチプレクサ４−Ａ、４−Ｂの出力と条件設定用フリップ・フロップ５の内容とを比較し、両者が一致するとき「１」の一致信号を出力する。」（２頁右下欄５行ないし８行）、「第２図は本発明の第２実施例を示すものである。第２図において、１１−１ないし１１−３は論理ブロック、１２−１ないし１２−４はフリップ・フロップ、１３−１ないし１３−３はセレクタ、１４はマルチプレクサ、１５は比較条件設定用フリップ・フロップ、１６は比較回路、１７と１８はマルチプレクサ、１９は有効無効モード指定フリップ・フロップ、２０はＡＮＤ回路、２１と２２はスキャン・アドレス・レジスタをそれぞれ示している。」（３頁５行ないし１４行）、比較条件設定用フリップ・フロップ１５の値は比較回路１６に送られ、マルチプレクサ１７、１８の値と比較される。有効無効モードフリップ・フロップ１９はシステム・クロック停止処理の有効／無効を指定するものであって、「１」に設定されたとき有効となる。」（３頁右下欄１行ないし６行）との記載がされている。
　
４　対比・判断
　本願発明と刊行物１に記載された発明とを対比すると、刊行物１に記載されたデータ入力端子Ｄの入力、データ出力端子Ｑ１の出力、データ入力端子Ｉの入力、データ出力端子Ｑ２の出力、シフトレジスタラッチ（ＳＲＬ）４ａないし４ｈ、テスト用シフトレジスタ５は、それぞれ本願発明のデータを受け取る入力、データを供給する出力、テストデータを受け取る入力、テストデータを供給する出力、テストセル、テスト回路に相当し、また、刊行物１に記載されたシフトレジスタラッチは入力を選択的にラッチし、そのテスト用シフトレジスタは内部回路と共に論理集積回路装置内に存在するから、本願発明と刊行物１に記載された発明とは、「データを受け取る入力、データを供給する出力、テストデータを受け取る入力、テストデータを供給する出力を持ち、前記入力の内の一つを選択的に蓄積することが可能なテストセル」を有する「半導体集積回路内のテスト回路」である点で一致し、本願発明が「前記データを受け取る入力を所定の値と比較し、前記入力が前記所定の値に一致するかどうかを示す制御信号を発生する前記テストセル内の比較回路とを有し、この比較回路はデータを受け取る入力に接続された第１の入力と、予測データを受け取る第２の入力と、比較マスクデータを受け取る第三の入力と、比較データを提供する出力を含んでいる」のに対し、刊行物１にはこのような事項についての記載がない点で相違する。
　相違点について検討する。刊行物２には、上記のように、回路（フリップ・フロップ）の状態を示すデータを受け取る入力を条件設定用フリップ・フロップからの所定の値と比較し、前記入力が前記所定の値に一致するかどうかを示す信号を発生する比較回路を有し、この比較回路が回路の状態を示すデータを受け取る第１の入力と、条件設定用フリップ・フロップからのデータを受け取る第２の入力と、比較データを提供する出力を含み、回路の所定の状態の検出を行うこと、比較回路を他の回路と共にＬＳＩで構成されている論理ブロックに配することが示され、また、その第２実施例には有効無効モード指定フリップ・フロップのデータを受け取る入力を用いることが示されている。
　刊行物１に記載された発明と刊行物２に記載された発明とは半導体集積回路の状態の観測、検出を行う点で共通するものであり、また、関連する回路をまとめて配置することは通常行われることであり、比較回路等の信号出力をマスクするマスクデータを用いることは、刊行物２の第２実施例にも示され、原査定で引用された特開昭６０−２５２９５８号公報にも示されているように慣用手段であるから、刊行物２に記載された発明を刊行物１に記載された発明に適用して刊行物１に記載された回路の所定の状態を検出するようにし、比較回路を刊行物１に記載された回路内に配置し、比較マスクデータをも用いるようにすることは当業者が格別の困難性なく行うことができたものということができる。
　したがって、本願発明は、刊行物１及び２に記載された発明に基づいて当業者が容易に発明をすることができたものである。
　なお、請求人は、本願発明はチップ上の全体ではなく個別部分についてのみテスト結果をチェックすることができるものであり、刊行物１に記載された発明はオンチップ上にテストセルや比較回路を配するものでなく、刊行物２に記載された発明はオンチップ上にテスト回路を配するものではなく、本願発明は引用刊行物の記載から容易に発明をすることができたものではないと主張する。
　「チップ上の・・・個別部分についてのみテスト結果をチェック」、「オンチップ上に・・・配する」との記載は本願請求項１に存在しないものであり、請求人の上記主張は正確に本願請求項１の記載に基づくものではないが、刊行物２の比較回路についてもＬＳＩで構成されている論理ブロック中のフリップフロップの個別部分について状態検出、チェックをしているということができ、また、比較回路を刊行物１に記載の回路内に配置する点に格別の困難性が認められないことは前示のとおりである。したがって、請求人の上記主張を採用することはできない。
　
５　むすび
　以上のとおりであるので、本願発明は特許法２９条２項の規定により特許を受けることができないものであるから、本願請求項２ないし１４に係る発明について検討するまでもなく、本願は拒絶をすべきものである。
　よって、結論のとおり審決する。