【事件の表示】
　平成　３年特許願第　　４４２２号「増幅器」拒絶査定に対する審判事件［平成　４年　９月１７日出願公開、特開平　４−２６１２０６］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯及び本願発明
　本願は、平成３年１月１８日の出願であって、その発明（以下、「本願発明」という。）は、平成１４年１０月３日付けの手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された次のとおりのものである。
　【請求項１】　少なくとも、ＦＥＴ、トランジスタ等の能動回路素子を有する第１の半導体基板と、キャパシタ、インダクタ、抵抗等の受動回路素子のみを有する第２の半導体基板と、出力回路を有する第１の誘電体基板と、第１の半導体基板と第２の半導体基板と第１の誘電体基板の所定の回路及び素子を接続する接続手段とを有することにより、基板製作の歩留りを向上させることを特徴とする増幅器。
　　　　
２．引用例に記載の発明　
　i．当審が平成１４年７月２６日付けの拒絶理由で通知した特開昭５８−１６２１１１号公報（以下、「引用例」という。）には、以下の事項が記載されている。
　「限定された帯域で初段のトランジスタに対して雑音指数を最少にする無損失入力回路と、回路素子として抵抗を含み超広帯域特性を持つ段間および出力回路とを有する増幅器において、前記無損失回路以外の増幅回路をモノリシックＩＣ構成とし、前記無損失入力回路を該モノリシックＩＣの外部回路としたことを特徴とするモノリシックトランジスタ増幅器」（第１頁左下欄第７〜１４行）、
　「第３図は第２図実施例回路の具体的回路構成例である。図において６０は半絶縁性ＧａＡｓ基板で、図中斜線部はイオン注入により形成されたｎ型チャネルを示す。モノリシック化された初段ＦＥＴのソース電極はボンディング線によって金属ブロック５１に接地され、ドレイン電極４２は、４３を誘電体とした平行平板キャパシタによって次段のＦＥＴのゲート電極４６に容量結合されている。該ドレイン電極４２は、交流負荷抵抗４９に接続され、該抵抗４９の他端は、平行平板キャパシタを介してアース電極４５に接続されている。電極４５はボンディング線によって接地されている。次段ＦＥＴのゲート電極４６とモノリシック回路出力端子を構成するドレイン電極４４の間には抵抗４７と平行平板キャパシタの直列回路からなる負帰還回路を備えている。次段ＦＥＴのソース電極の一端を兼ねるアース電極４５と前記ドレイン電極４４との間には、交流負荷となる抵抗４８と平行平板キャパシタとの直列回路が設けられている。ＦＥＴのドレインバイアスは６２および６４から加えられ、ゲートバイアスは４１および６３から加えられる。半絶縁性ＧａＡｓ基板５０は金属接地ブロック５１にろう付けされている。前記モノリシック回路の外部に構成される雑音整合用入力回路は、裏面に接地電極を備えたアルミナ基板５２に形成されたスパイラルインダクタ５４および５７と、該アルミナ基板上のパッド６５にろう付けされた、平行平板型チップキャパシタ５６とから成る。５９は該入力回路の入力端子で前記インダクタ５７の入力端子５８とはボンディング線で結ばれ、前記チップキャパシタの上部電極と、前記インダクタ５４の一端子５５とはボンディング線で結ばれている。端子５３は該入力回路の出力端子であり、モノリシック回路の初段ＦＥＴのゲート４１とボンディング線で結ばれている。図中の６０はすべてボンディング線である。」（第３頁右上欄第８行〜右下欄第２行）、
　「さらに該モノリシック回路は抵抗を主体とした回路であるため超広帯域特性を有し、本発明の増幅器の増幅帯域の変更は、前記入力回路を取り換えるだけでよい。なお、本発明の実施例では入力回路に集中定数回路を用いているが、入力回路はこれに限らず、分布定数回路でもよい。また本実施例モノリシック回路部分には、回路素子として抵抗と直流ブロック用のキャパシタを用いているが、回路素子はこれだけに限らず、ピーキング用のキャパシタ、インダクタ、分布定数線路等を含んでいてもよい。また本実施例では半導体基板としてＧａＡｓを用いているが基板はＧａＡｓに限らずＳｉ、ＩｎＰ等の何れでもよい。」（第３頁右下欄第１２行〜第４頁左上欄第５行）。
　ii．前記記載及び図面第２及び３図によれば、引用例には、以下の発明（以下、「引用発明」という。）が記載されているものと認められる。
　「少なくとも、ＦＥＴ、トランジスタ等の能動回路素子及び出力回路を有する半導体基板と、入力回路を形成するキャパシタ、インダクタ等の受動回路素子のみを有するアルミナ基板と、前記半導体基板と前記アルミナ基板の所定の回路及び素子をボンディング線により接続する接続手段とを有する増幅器。」　
　　　　　　　　　
３．本願発明と引用発明との対比判断
　（１）本願発明と引用発明の対比
　本願発明と引用発明とを対比すると、引用発明における「少なくとも、ＦＥＴ、トランジスタ等の能動回路素子を有する半導体基板」は、本願発明における「少なくとも、ＦＥＴ、トランジスタ等の能動回路素子を有する第１の半導体基板」に相当する。
　また、引用発明における「出力回路を有する半導体基板」は、本願発明における「出力回路を有する第１の誘電体基板」と比較して、「出力回路を有する第１の特定基板」として共通している。
　さらに、抵抗素子は受動回路素子の構成要素として周知慣用のものであり、アルミナ基板は誘電体基板であるから、引用発明における「入力回路を形成するキャパシタ、インダクタ等の受動回路素子のみを有するアルミナ基板」は、本願発明における「キャパシタ、インダクタ、抵抗等の受動回路素子のみを有する第２の半導体基板」と比較して、「キャパシタ、インダクタ、抵抗等の受動回路素子のみを有する第２の特定基板」として共通している。
　そして、引用発明における「それぞれの基板(半導体基板とアルミナ基板)の所定の回路及び素子をボンディング線により接続する接続手段」は、本願発明における「それぞれの基板（第１の半導体基板と第２の半導体基板と第１の誘電体基板）の所定の回路及び素子を接続する接続手段」に相当する。
　そうすると、本願発明と引用発明とは、以下の点で一致ならびに相違するものと認められる。
　一致点．　少なくとも、ＦＥＴ、トランジスタ等の能動回路素子を有する第１の半導体基板と、キャパシタ、インダクタ、抵抗等の受動回路素子のみを有する第２の特定基板と、出力回路を有する第１の特定基板と、第１の半導体基板と第２の特定基板の所定の回路及び素子を接続する接続手段とを有する増幅器。
　相違点Ａ．　キャパシタ、インダクタ、抵抗等の受動回路素子のみを有する第２の特定基板について、本願発明は、能動回路素子を有する第１の半導体基板とは別基板として、前記受動回路素子のみを有する第２の半導体基板をもって構成するのに対して、引用発明は、能動回路素子を有する第１の半導体基板とは別基板として、前記受動回路素子のみを有する誘電体基板をもって構成する点。
　相違点Ｂ．　出力回路を有する第１の特定基板について、本願発明は、能動回路素子を有する第１の半導体基板とは別基板として、前記出力回路を有する第１の誘電体基板をもって構成するとともに、前記第１の半導体基板と前記第１の誘電体基板の所定の回路及び素子を接続する接続手段とを有するのに対して、引用発明は、能動回路素子及び出力回路を有する同一の半導体基板をもって構成する点。
　　
　（２）相違点の判断
　i．相違点Ａについて
　まず、引用発明は、入力回路を形成する受動回路素子のみを有する基板を能動回路素子を有する基板とは別基板とすることで、歩留まりの向上及び回路の定数変更への対応を図るものである。
　ところで、半導体技術分野において、所要の回路を単一の半導体基板上に形成するとチップサイズが大きくなって歩留まりが低下したり、回路の定数変更に対応性を欠いてコストが増す等の問題があるので、これらの問題を解決するとともに、半導体基板としての加工特性を活用することを課題に、入力回路あるいは出力回路を形成する受動回路素子のみを有する半導体基板を能動回路素子を有する半導体基板とは別基板をもって構成する集積回路技術が、周知（例えば、特開昭５３−３８２７４号公報、特開昭６３−１４０５６０号、特開平１−２２８２０２号公報、特開平２−５４５９号公報、以下「周知技術Ａ」という。）である。
　そうすると、受動回路素子のみを有する半導体基板を能動回路素子を有する半導体基板とは別基板をもって構成するという前記集積回路技術を熟知する当業者にとって、キャパシタ、インダクタ、抵抗等の受動回路素子のみを有する第２の特定基板として、引用発明における誘電体基板に代えて、前記周知技術Ａに示される半導体基板を採用して、本願発明のように構成することは、当業者が必要に応じて容易に想到できるものである。
　ii．相違点Ｂについて
　まず、引用発明は、能動回路素子を有する半導体基板とは別基板として、受動回路素子のみを有する誘電体基板をもって入力回路を構成するものであるところ、これはキャパシタ、インダクタ等の受動回路素子に適合する誘電体基板を用いることによって回路の小型化及び特性向上を図るものである。
　ところで、能動回路素子を有する半導体基板とは別基板として、キャパシタ、インダクタ、抵抗等の受動回路素子のみを有する入力回路あるいは出力回路を誘電体基板上に構成して回路の小型化及び特性向上を図ることは、周知技術（例えば、特開昭６３−１０５５０１号公報、特開昭５７−１８６３４７号公報、特開昭５２−７１６９９号公報、以下「周知技術Ｂ」という。）である。
　そうすると、引用発明に示される、キャパシタ、インダクタ、抵抗等の受動回路素子のみを有する出力回路について、これを能動回路素子と同一の半導体基板上に一体的に構成することに代えて、前記周知技術Ｂのように出力回路を別基板としての誘電体基板上に構成するとともに、別基板により構成した当該半導体基板と当該誘電体基板の所定の回路及び素子を接続手段により接続して、本願発明のように構成することは、当業者が必要に応じて容易に想到できるものである。
　iii．作用効果について
　本願発明にかかる、能動回路素子を有する第１の半導体基板を別基板として製作することで増幅器の歩留りを向上でき、使用周波数帯域が異なる増幅器を低コストで製作でき、誘電体基板上に形成する出力回路の回路損失を小さくできるとともに、第２の半導体基板上に受動回路素子を微細加工で配置できるという作用効果について検討する。
　まず、引用発明は、能動回路素子及び出力回路を有する半導体基板と、入力回路を形成する受動回路素子を有する誘電体基板とを、別基板をもって構成することによって、使用周波数帯域が異なる増幅器を低コストで製作できるという作用効果を奏するものであり、このように別基板とする基板製作によりその歩留りを向上できることはＩＣ製作上の技術常識である。
　また、引用発明に示されるように入力回路を形成する受動回路素子のみを有する誘電体基板とすることや、前記周知技術Ｂに示されるように受動回路素子のみを有する入力回路あるいは出力回路を誘電体基板上に形成することは、いずれも、誘電体基板上に受動回路素子のみを有する回路を形成することにより回路損失を小さくできるという周知の作用効果のものである。
　さらに、受動回路素子のみを有する半導体基板を能動回路素子を有する半導体基板とは別基板をもって構成することで、歩留まりの向上や回路の定数変更に対応できるとともに、半導体基板としての加工特性を活用できることは、前記周知技術Ａに示されるように周知の作用効果のものである。
　そうすると、本願発明の前記各作用効果は、引用発明に前記周知技術を適用したものにおいて、当業者が当然予測できるものである。
　iv．請求人の主張について
　請求人は、本願発明の受動回路素子のみを有する第２の半導体基板について、引用発明では、雑音指数を最少にする無損失入力回路に適合する基板として誘電体基板を使用しているものであるから、これに代えて半導体基板を採用することは、引用発明の本来の目的に反するものであって、動機付けがない旨主張する。
　しかしながら、引用発明の目的・課題のみに必ずしも拘束されることなく、引用発明に示される如き入力回路を形成する受動回路素子のみを有する基板を能動回路素子を有する基板とは別基板をもって構成する技術課題、及び、前記周知技術Ａに示される如き所要の回路を単一の半導体基板上に形成することによる問題を解決するとともに半導体基板としての加工特性を活用するという一般的課題に基づいて、受動回路素子のみを有する基板として、能動回路素子を有する半導体基板とは別基板としての半導体基板をもって構成する技術を採用することは、半導体技術分野の当業者にとって容易に想起しうる事項というべきであるから、請求人の主張は採用できない。
　　　
　（３）まとめ
　よって、本願発明は、引用例に記載の発明（引用発明）及び周知技術に基づいて当業者が容易に発明をすることができたものである。
　　　　  
４．むすび
　以上のとおり、本願の請求項１の発明は、引用例に記載の発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。