【事件の表示】
　平成　４年特許願第２４８３７０号「半導体記憶装置」拒絶査定に対する審判事件［平成　６年　４月１５日出願公開、特開平　６−１０３７９７］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
　
　本願は、平成４年９月１７日の出願であって、平成１４年７月４日付けで拒絶査定がなされ、これに対し、特許法第１７条の２第１項第四号に規定する期間内である平成１４年８月１２日に拒絶査定に対する審判請求がなされるとともに、平成１４年９月１１日付けで手続補正がなされたものである。
　本願の請求項１に係る発明（以下、本願発明という。）は、平成１４年９月１１日付けの手続補正書によって補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された次のとおりのものと認める。
　
「【請求項１】
　アドレスバッファによってアドレス指定され、指定されたメモリセル中のデータを出力するメインメモリセル群と、
　前記メインメモリセル群に不良メモリセルが存在する場合に救済データをプログラムでき、前記アドレスバッファによってプログラムされるスペアデコーダによってアドレス指定されるリダンダンシースペアメモリセル群と、
　前記メインメモリセル群の連続した０または１データに対応するように前記メインメモリセル群とは別に設けた固定データセルと、
　前記メインメモリセル群中の連続した０または１データのメモリセルに代えて、前記アドレスバッファによって前記メインメモリセル群の連続した０または１データに対応する固定データセルを選択するようにプログラムされる固定データ用デコーダと、
　を備える
　ことを特徴とする半導体記憶装置。」
　
２．引用例
　
　これに対して、原査定の拒絶の理由に引用された特開平４−１０３０９８号公報（平成４年４月６日出願公開。以下、引用例という。）には、欠陥救済を行うことのできる半導体記憶装置について、図面と共に次の事項が記載されている。
　
（ａ）「第１図に本発明の一実施例の半導体記憶装置の構成図を示す。第１図に示すように、アドレスデコーダ１００とメモリセルアレー３００との間にデコード結果出力線（ワード線）１１０と結合されるような選択検出手段２００を設け、救済すべき領域３２０へのアクセスを検出する。さらに検出結果制御手段６００によって、領域３２０の内容を救済手段を用いずにそのまま出力するのか、救済手段を用いて出力するのかを制御する。
　本実施例では、アドレスデコーダ１００でデコードされた各アドレスは、メモリセルアレー３００内の１ワード（メモリセルアレー３００内で横方向に並ぶ例えば１６ビットの領域）を指定するものであり、このワード単位で救済を行なうものである。検出結果は検出信号機１２０により検出結果制御手段６００に送られ、ここで有効とするときにのみ出力制御線１３０により固定値出力手段４００に送られる。そして、救済領域の論理値に応じて強制的に所定の固定値を出力する。」（第５頁左下欄第２行〜第２０行）
（ｂ）「より具体的な動作はつぎのとおりである。
　救済領域３２０が本来”０”が連続すべき領域である場合を例に説明する。この救済領域３２０がアクセスされると、救済領域３２０を選択するデコード結果出力線１１０ｂ,ｃ,ｆ,ｇ,ｈ,ｉのいずれかがイネーブルとなる。選択検出手段２００は救済領域３２０を選択するデコード結果出力線と電気的に接続されており、領域３２０へのアクセスを検出する。検出結果は検出信号機１２０を介して検出結果制御手段６００へ伝えられ、検出結果制御線６０１が検出結果を有効とする（救済手段を用いることを指示する）状態にあるときは固定値出力手段４００へ伝えられ、現実のメモリセルアレー内の内容、すなわち救済領域３２０内に現実に書き込まれている情報に拘わらず、固定値出力手段４００より全ビット”０”を出力する。」（第５頁右下欄第１行〜第１７行）
（ｃ）「第６図に本発明の他の実施例を示す。本実施例は、上述の２つの実施例を組み合わせたものであり、”０”のみからなる領域における欠陥と”１”のみからなる領域における欠陥の両方を救済する機能を有する半導体記憶装置に、検出結果制御線６０１と検出結果制御手段としてゲート６１０、６２０を設けた実施例である。
（略）
メモリセルアレー３００の格納データとゲート４３１および４３２の出力とから救済領域アクセス時のみ固定値”０”または”１”を出力するゲート４３０、から構成される。」（第７頁右下欄第１１行〜第８頁左上欄第１１行）
　
　上記記載事項（ａ）によれば、メモリセルアレーは、アドレスデコーダによりアドレス指定され、指定されたメモリセル中のデータを出力していることは明らかである。
　また、上記記載事項（ｂ）からみて、メモリセルアレーの救済領域が本来”０”が連続すべき領域である場合に、救済領域に現実に書き込まれている情報に拘わらず、固定値出力手段から全ビット”０”を出力しており、一方、上記記載事項（ｃ）によれば、他の実施例として本来”０”のみからなる領域における欠陥と本来”１”のみからなる領域における欠陥の両方を救済するために、救済領域アクセス時のみ固定値”０”または”１”を出力するゲートが記載されていることから、固定値出力手段は、メモリセルアレーとは別に設けられ、メモリセルアレーの連続した０または１データに対応するように値を出力するものと認められる。
　さらに、上記記載事項（ａ），（ｂ）によれば、半導体記憶装置は、選択検出手段及び検出結果制御手段を備え、選択検出手段と検出結果制御手段が連係して、アドレス指定により救済すべきメモリセルアレーへのアクセスを検出した時に、救済すべきメモリセルアレー中の連続した０または１データのメモリセルに代えて、固定値出力手段がデータを出力するように設定できるものと認められる。
　
　よって、引用例には、
　
「アドレスデコーダによりアドレス指定され、指定されたメモリセル中のデータを出力するメモリセルアレーと、
　前記メモリセルアレーの連続した０または１データに対応して値を出力するように前記メモリセルアレーとは別に設けた固定値出力手段と、
　前記メモリセルアレー中の連続した０または１データのメモリセルに代えて、アドレス指定により、前記メモリセルアレーの連続した０または１データに対応する固定値出力手段の出力を選択するように設定された、選択検出手段及び検出結果制御手段と、
　を備える
　ことを特徴とする半導体記憶装置。」（以下、「引用例に記載された発明」という。）が記載されていると認められる。
　
３．対比
　
　本願発明と引用例に記載された発明を対比する。
　
　引用例に記載された発明の「メモリセルアレー」は、アドレス指定され、指定されたメモリセル中のデータを出力しているから、本願発明の「メインメモリセル群」に相当するものと認められる。
　また、本願発明の「固定データセル」は、メインメモリセル群とは別に設けられているとともに、メインメモリセル群の連続した０または１データに対応するように設けられているが、機能的にはメインメモリセル群の連続した０または１データに対応するようにデータを出力する手段とみることができるから、本願発明の「固定データセル」と引用例に記載された発明の「固定値出力手段」とは、メインメモリセル群の連続した０または１データに対応して値を出力するように、前記メインメモリセル群とは別に設けた固定値出力手段である点で共通するものと認められる。
　さらに、引用例に記載された発明の「選択検出手段及び検出結果制御手段」は、両者が連係して、メモリセルアレー中の連続した０または１データのメモリセルに代えて、アドレス指定により固定値出力手段の出力を選択するように設定、すなわち、プログラムされているから、引用例に記載された発明の「選択検出手段及び検出結果制御手段」は、本願発明の「固定データ用デコーダ」に相当するものと認められる。
　
　よって、両者は
「アドレス指定されたメモリセル中のデータを出力するメインメモリセル群と、
　前記メインメモリセル群の連続した０または１データに対応して値を出力するように前記メインメモリセル群とは別に設けた固定値出力手段と、
　前記メインメモリセル群中の連続した０または１データのメモリセルに代えて、前記メインメモリセル群の連続した０または１データに対応した固定値出力手段の出力を選択するようにプログラムされる固定データ用デコーダと、
　を備える
　ことを特徴とする半導体記憶装置。」
　
である点で一致し、以下の点で相違する。
　
（相違点）
（１）本願発明では、アドレスバッファを備え、アドレスバッファによってアドレス情報が出力されているのに対して、引用例に記載された発明では、アドレス情報を出力する手段については特に明記されていない点。
　
（２）本願発明では、メインメモリセル群に不良メモリセルが存在する場合に救済データをプログラムでき、プログラムされるスペアデコーダによってアドレス指定されるリダンダンシースペアメモリセル群を備えているのに対して、引用例に記載された発明では、そのような構成については特に記載されていない点。
　
（３）本願発明では、メインメモリセル群の連続した０または１データに対応するように設けた固定データセルを備えているのに対して、引用例に記載された発明では、メモリセルアレーの連続した０または１データに対応して値を出力するように設けた固定値出力手段を備えている点。
　
４．当審の判断
　
　上記相違点について検討する。
　
（１）半導体記憶装置において、アドレス情報を一時保持し、メモリセルをアドレス指定するためのデコーダ手段にアドレス情報を出力するためのアドレスバッファは周知の技術手段であるから、この周知のアドレスバッファを引用例に記載された発明に適用し、本願発明のようにすることは当業者であれば容易に推考できたものと認められる。
　よって、上記相違点（１）を格別のものとは認めることはできない。
　
（２）引用例に記載された発明では、半導体記憶装置における欠陥救済を課題としているが、半導体メモリ装置において、欠陥救済を可能とするために、通常セルアレイ内に不良セルがある場合に置換データをプログラムでき、不良セルアドレスメモリにより切換えられるデコーダによりアドレス指定される冗長セルアレイ、を備えることは周知の技術である（必要とあれば、原査定の拒絶の理由に引用された特開平２−２１０６９８号公報を参照のこと）。そして、欠陥救済機能を更に付加するために、引用例に記載された発明に周知の技術手段を適用し、引用例の半導体記憶装置に本願発明のようなスペアデコーダによってアドレス指定されるリダンダンシースペアメモリセル群を具備させることは当業者であれば容易に推考できたものと認められる。
　よって、上記相違点（２）を格別のものとは認めることはできない。
　
（３）半導体記憶装置において、０または１データを固定データとして記憶し、必要に応じて固定データを読み出し可能とする記憶素子は周知の技術手段であり（必要とあれば、特開平３−１３４８８８号公報、特開平３−２０９６９６号公報を参照のこと）、この周知の技術手段を引用例に記載された発明に適用し、固定値を出力する手段として、本願発明のようなメインメモリセル群の連続した０または１データに対応するように設けた固定データセルを具備させることは当業者であれば容易に推考できたものと認められる。
　よって、上記相違点（３）を格別のものとは認めることはできない。
　
　そして、本願発明の作用効果も、引用例に記載された発明及び周知の技術手段の効果から当業者が予測できる範囲内のものである。
　
５．むすび
　
　したがって、本願発明は、引用例に記載された発明および周知の技術手段に基いて、当業者が容易に推考できたものと認められるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。