【事件の表示】
　平成　６年特許願第　６５１２１号「ＩＧＢＴ障害電流制限回路及び方法」拒絶査定に対する審判事件〔平成　６年１２月２２日出願公開、特開平　６−３５１２２６、請求項の数（９）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
１．手続の経緯、本願発明
　本願は、平成６年４月１日（パリ条約による優先権主張１９９３年４月１日、米国）の出願であって、原審において、平成１３年６月８日付けで拒絶理由通知がなされ、それに基づいて平成１３年１０月３日付けで拒絶査定がなされたものである。
　そして、本願の請求項１ないし９に係る発明（以下「本願発明１」ないし「本願発明９」という。）は、平成１４年２月５日付け手続補正書によって補正された明細書及び平成６年７月１日付け手続補正書により補正された図面の記載からみて、その明細書の特許請求の範囲の請求項１ないし９に記載された次のとおりのものであると認められる。
「【請求項１】　（ａ）ゲート、コレクタ及びエミッタを有する、保護されるＩＧＢＴと、
　（ｂ）短絡状態の間、上記ＩＧＢＴの上記ゲートに印加される電圧を減じることで上記ＩＧＢＴを流れる短絡電流を低減するＭＯＳトランジスタであって、ゲート、ドレイン及びソースを有するＭＯＳＦＥＴを含むＭＯＳトランジスタと、
　（ｃ）短絡状態の間、上記ＭＯＳＦＥＴをオン状態にするため上記ＭＯＳＦＥＴの上記ゲートに上昇した電圧を印加する手段と、を備え、
　上記上昇した電圧を印加する上記手段は、（ｉ）上記ＩＧＢＴの上記ゲートと上記ＭＯＳＦＥＴの上記ゲートとの間に接続される分圧器と、（ｉｉ）上記分圧器と上記ＩＧＢＴの上記コレクタとの間に接続されるダイオードであって、上記ＩＧＢＴの上記コレクタにおける電圧が上昇したとき、短絡状態の間、非導通となるように配向され、その結果、電流が上記ダイオードを流れるのを妨げ上記分圧器へ分配し上記ＭＯＳＦＥＴの上記ゲートにて上昇された電圧とするダイオードとを備え、
　上記ＭＯＳトランジスタと、上記ＩＧＢＴの上記ゲートとの間に接続される電圧クランプ装置をさらに備え、該電圧クランプ装置は、短絡状態の間に上記ＭＯＳトランジスタがオン状態にあるとき上記ＩＧＢＴの上記ゲートの電圧を所定電圧にクランプし、
　上記分圧器へ分配される上記電流は、上記ＩＧＢＴの上記ゲートに供給される電圧から発生する、
ことを特徴とする障害電流制限回路。
　　【請求項２】　上記電圧クランプ装置はツェナーダイオードを備えた、請求項１記載の障害電流制限回路。
　　【請求項３】　短絡状態が所定の時間間隔よりも長く続く場合、上記ＩＧＢＴを完全にオフ状態とするため上記ＩＧＢＴの上記ゲートと上記ダイオードとの間に接続される付加的なＭＯＳＦＥＴ及び付加的な分圧器をさらに備えた、請求項１記載の障害電流制限回路。
　　【請求項４】　短絡状態を示すエラーフラグを提供するため上記付加的なＭＯＳＦＥＴのソースとグランドとの間に接続されるダイオードをさらに備えた、請求項３記載の障害電流制限回路。
　　【請求項５】　ゲート、コレクタ及びエミッタを有するＩＧＢＴの耐短絡能力の改善方法において、
　（ａ）上記ＩＧＢＴの上記コレクタに接続され、上記ＩＧＢＴの上記コレクタにおける電圧が上昇したとき、短絡状態の間、非導通となるように配向されるダイオードを使用することで短絡状態の発生を検出する工程と、
　（ｂ）短絡状態の間、上記ＩＧＢＴのゲートに印加される電圧を減じて上記ＩＧＢＴを流れる短絡電流を低減するようにＭＯＳトランジスタを作動させる工程と、を備え、
　ここで、
　（i）上記ＭＯＳトランジスタは、ゲート、ドレイン及びソースを有するＭＯＳＦＥＴを備え、
　（ii）分圧器が上記ＩＧＢＴの上記ゲートと上記ＭＯＳＦＥＴの上記ゲートとの間に接続され、
　（iii）上記ダイオードは、上記分圧器と上記ＩＧＢＴの上記コレクタとの間に接続され、上記ＩＧＢＴの上記コレクタにおける電圧が上昇したとき、短絡状態の間、上記ダイオードが非導通であり、電流が上記ダイオードを流れるのを妨げられ上記分圧器へ分配されるので上記ＭＯＳＦＥＴの上記ゲートに上昇された電圧が発生し、
　短絡状態の間に上記ＭＯＳトランジスタがオン状態にあるとき上記ＩＧＢＴの上記ゲートの電圧を所定電圧にクランプする工程をさらに備え、
　上記分圧器へ分配される上記電流は、上記ＩＧＢＴの上記ゲートに供給される電圧から発生する、ことを特徴とする、ＩＧＢＴの耐短絡能力の改善方法。
　　【請求項６】　短絡状態が所定の時間間隔よりも長く続く場合、上記ＩＧＢＴを完全にオフ状態とする工程をさらに備えた、請求項５記載のＩＧＢＴの耐短絡能力の改善方法。
　　【請求項７】　短絡状態を示すエラーフラグを提供する工程をさらに備えた、請求項５記載のＩＧＢＴの耐短絡能力の改善方法。
　　【請求項８】　上記ＭＯＳＦＥＴは入力容量を有し、上記分圧器は抵抗を有し、上記分圧器の上記抵抗は、上記ＭＯＳＦＥＴの上記入力容量と結合して、過渡事象をスイッチングすることで上記ＭＯＳＦＥＴの誤ったトリガリングを避けるための時定数を形成する、請求項１記載の障害電流制限回路。
　　【請求項９】　上記ＭＯＳＦＥＴは入力容量を有し、上記分圧器は抵抗を有し、上記分圧器の上記抵抗は、上記ＭＯＳＦＥＴの上記入力容量と結合して、過渡事象をスイッチングすることで上記ＭＯＳＦＥＴの誤ったトリガリングを避けるための時定数を形成する、請求項５記載のＩＧＢＴの耐短絡能力の改善方法。」
　
２．原査定の理由の概要
　これに対して、原査定の拒絶の理由の概要は、本願各発明は、本願出願前に頒布された特開平３−１８３２０９号公報（以下「刊行物１」という。）、特開平２−８６３１３号公報（以下「刊行物２」という。）、特開平１−２９５５２０号公報（以下「刊行物３」という。）、特開平４−１７２９６２号公報（以下「刊行物４」という。）、特開平３−１０６２１７号公報（以下「刊行物５」という。）、さらに周知例としての特開平２−３７８２８号公報（以下「刊行物６」という。）に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができないということにある。
　
３．当審の判断
（１）本願発明１ないし９と刊行物１ないし６に記載の発明を対比すると、いずれの刊行物にも、本願各発明の構成事項である「分圧器が、ＩＧＢＴのゲートとＭＯＳＦＥＴの間に接続されること」、「当該分圧器とＩＧＢＴのコレクタの間にダイオードが接続されること」及び「当該分圧器へ分配される電流は、ＩＧＢＴのゲートに供給される電圧から発生しＭＯＳＦＥＴのゲートにて上昇された電圧とするものであること」の、分圧器に関する事項が記載されていない。
　
（２）分圧器に関して引用された刊行物６には、第２図及び第４図に関して、ＮＰＮトランジスタ８（ＩＧＢＴを過電流から保護するためのトランジスタである点において、本願各発明の「ＭＯＳＦＥＴを含むＭＯＳトランジスタ」に対応する。）のゲートには、ツェナーダイオード７ａ、７が配置され、特に第４図には、過電流時に、電源５ａ、５ｂの電圧が、トランジスタ１０ａ、抵抗９ｂ及びツェナーダイオード７を介してトランジスタ８のゲートに加えられる構成が記載されている。
　この構成によれば、トランジスタ８のゲートに加わる電圧は、ツェナーダイオード７，７ａで規制される値になるが、これらツェナーダイオードや抵抗９ｂは、ＩＧＢＴのゲート電圧を分圧するものとはされていない。
　したがって、そのような分圧器が、ＩＧＢＴのゲートとＭＯＳＦＥＴの間に接続されることにも、当該分圧器とＩＧＢＴのコレクタの間にダイオードが接続されることともされていない。
　
（３）そして、本願各発明においては、分圧器に関する上記構成を備えることにより、分圧器によりＩＧＢＴのゲート電圧を分圧された電圧が加えられるトランジスタが、本願各発明においてはＭＯＳＦＥＴを含むＭＯＳトランジスタであることと相俟って、ＭＯＳＦＥＴの静電容量と分圧器の抵抗値からＭＯＳトランジスタの導通のタイミングを設定することが可能となり、ＩＧＢＴの過渡期をスイッチングすることで誤ったトリガリングを避けることができることになる。（本願明細書の段落「００１６」参照。）
　
（４）なお、審判請求人は、ＩＧＢＴのゲートとＭＯＳトランジスタの間に設置されてＩＧＢＴのゲート電圧を所定電圧にクランプする手段（具体的にはツェナーダイオード）が、いずれの刊行物にも記載されていないと主張している。
　しかしながら、刊行物３の第１図、第２図においては、ＩＧＢＴ１のゲートとトランジスタ５との間に、ツェナーダイオード６が設置され、３頁左下欄の８〜１５行のとおり、この構成によって、ＩＧＢＴ１のゲート電圧を、低い所定のツェナー電圧に制限することが記載されている。
　さらに、このトランジスタ５は、ＦＥＴであってもよいとされている（４頁右上欄１，２行）。
　したがって、審判請求人の主張には理由がないが、上記のとおり、本願各発明の分圧器に関する構成事項については、各刊行物に記載がなく、容易に想到できたものともいえない。
　
（５）したがって、本願発明１ないし９が、刊行物１ないし６に記載された発明に基づいて容易に発明をすることができたものとは認められない。
　
４．むすび
　以上のとおりであるから本願は、原査定の理由によって拒絶をすることはできない。
　また、他に本願を拒絶すべき理由を発見しない。
　よって、結論のとおり審決する。