【事件の表示】
　特願２００８−５３１２５３「炭化ケイ素パワーデバイスを有する半導体ウェハを処理する方法」拒絶査定不服審判事件〔平成１９年　３月２９日国際公開，ＷＯ２００７／０３５３３３，平成２１年　３月　５日国内公表，特表２００９−５０９３３９〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
１　手続の経緯
　本願は，２００６年９月１２日（パリ条約による優先権主張外国庁受理２００５年９月１６日，アメリカ合衆国）を国際出願日とする出願であって，平成２３年１１月１０日付けの拒絶の理由の通知に対して，平成２４年５月１５日に意見書と手続補正書が提出され，同年８月８日付けで拒絶査定がなされ，同年１２月１０日に拒絶査定不服審判が請求されると同時に手続補正書が提出されたものである。
　その後，平成２５年１０月２３日付けで当審において，前記平成２４年１２月１０日に提出された手続補正書による補正を却下するとともに拒絶の理由を通知し，平成２６年４月２５日に意見書と手続補正書が提出された。
　
２　本願発明
　本願の請求項１−７に係る発明は，平成２６年４月２５日に提出された手続補正書によって補正された特許請求の範囲の請求項１−７に記載されている事項により特定されるとおりのものと認められるところ，その請求項１に係る発明（以下「本願発明１」という。）は，次のとおりである。
　
「【請求項１】
　炭化ケイ素半導体デバイスを形成する方法であって，
　炭化ケイ素基板の表面に少なくとも３ミクロンの厚さのエピタキシャル層を供給するステップと，
　前記炭化ケイ素基板とは反対側の前記エピタキシャル層の第１の表面に半導体デバイスを供給するステップと，
　キャリア基板を供給するステップと，
　前記エピタキシャル層の第１の表面にキャリア基板を結合するステップと，
　前記第１の表面とは反対側の前記エピタキシャル層の第２の表面を露出させるために，前記炭化ケイ素基板を除去するステップと，
　前記エピタキシャル層を前記キャリア基板から分離するステップと，それに続く
　前記エピタキシャル層の前記第２の表面に金属層を供給するステップと，
　前記エピタキシャル層の前記第２の表面にオーミックコンタクトを形成するために，前記金属層をアニールするステップと，
を含むことを特徴とする方法。」
　
３　引用例とその記載事項，及び，引用発明
　平成２５年１０月２３日付けの拒絶の理由で引用した，本願の優先権主張の日前に日本国内または外国において頒布された刊行物である下記の引用例１−４には，次の事項が記載されている。（なお，下線は，当合議体において付したものである。以下同じ。）
　
ア　引用例１：特開２００４−２２８７８号公報
（１ａ）「図２（ａ）〜（ｃ）および図３（ａ）〜（ｃ）は，本実施形態のショットキーダイオードの製造方法を示す断面図である。
ただし，説明を簡単にするために，マスク合わせのためのアラインメントキーの形成工程や，層間絶縁膜の形成工程は省略する
まず，図２（ａ）に示す工程で，
ＳｉＣ基板１１を準備
ＳｉＣ基板
厚さが４００μｍで直径２インチのウエハの状態である
本実施形態ではウエハ上に多数設けられるショットキーダイオードのうちの１つについて説明
次に，図２（ｂ）に示す工程で，炭素の原料ガスとしてプロパンガスを，シリコンの原料ガスとしてシランガスを，キャリアガスとして水素を用いたＣＶＤ法によって
ＳｉＣ基板１１上にｎ型不純物を含む４Ｈ−ＳｉＣからなるエピタキシャル成長層１２を形成
エピタキシャル成長層１２の厚さは１０μｍ程度
ここで，エピタキシャル成長層１２の上面も（　０　０　０−１）Ｃ面となっている
続いて，基板の上面を水素雰囲気に保つことにより，エピタキシャル成長層１２の表面処理を行なう。
次に，図２（ｃ）に示す工程で，エピタキシャル成長層１２の上に厚さ約６００ｎｍのＳｉＯ2 膜を形成した後，フォトレジストによるパターンを形成し，バッファードフッ酸を用いてＳｉＯ2 膜のエッチングを行なう。これにより，
エピタキシャル成長層１２の上に
ダミーマスク２１を形成する
次いで，
エピタキシャル成長層１２の上面側にダミーマスク２１をマスクとしてボロンイオンなどのｐ型不純物を注入
エピタキシャル成長層１２の上部のうち，ダミーマスク２１に保護されない領域に深さ約１５０ｎｍの不純物注入領域１３を形成
その後，
基板を加熱炉内に設置し，窒素雰囲気下１１００℃で９０分間の熱処理を行なう
不純物注入領域１３に含まれる不純物が活性化
次に，バッファードフッ酸を用いたエッチングにより
ダミーマスク２１を除去
エピタキシャル成長層１２上に厚さ約２００ｎｍのＴｉ層と，厚さ１００ｎｍのＡｕとからなる電極層を順に形成
フォトレジストのパターンを形成してからＡｕのめっき処理を行って厚さ約３μｍのＡｕを堆積する。続いて，レジストを除去した後にＡｕ膜のうちめっきされていない部分をエッチング処理で除去し，Ｔｉの一部もエッチング処理で除去
エピタキシャル成長層１２の上面上に
Ｔｉからなるショットキー電極１４と，ショットキー電極１４上に設けられたＡｕからなる上部電極１６とがそれぞれ形成される
次に，図３（ｂ）に示す工程で，
ＳｉＣ基板１１の裏面を，基板の厚さが約２００μｍになるまで研磨する。ここで研磨された基板を，以下ＳｉＣ基板１１ａとする。
次に，図３（ｃ）に示す工程で，ＳｉＣ基板１１ａの裏面を十分に洗浄した後，ＳｉＣ基板１１ａの裏面の全面上に厚さ２００ｎｍ程度のＡｌからなるオーミック電極１５と厚さ４００ｎｍ程度のＡｕからなる下部電極１７とを順に形成する。続いて，窒素雰囲気下，基板の熱処理を３００℃，５分間の条件で行い，ショットキー電極１４およびオーミック電極１５を安定化させる
本実施形態の方法においては，金属とオーミック接触しやすいＳｉＣ基板のＳｉ面上にオーミック電極１５を形成しているので，電極形成後に１０００℃以上の熱処理を行なわなくてもオーミック電極を形成することができる。
次に，図３（ｃ）に示す
ショットキーダイオードが多数形成されたウエハ状の基板は分割され，例えば１ｍｍ角の半導体チップとなる
　
（１ｂ）「なお，
本実施形態のショットキーダイオードでは，十分にエピタキシャル成長層１２を厚くして
ＳｉＣ基板１１を全て研磨してもよい
一般に，エピタキシャル成長層の方が基板よりも結晶性が優れているので，耐圧の向上などを期待できる場合がある
　
イ　引用発明
　上記摘記（１ａ）及び（１ｂ）の記載から，引用例１には，以下の発明（引用発明）が記載されていると認められる。
　
「（ａ）厚さが４００μｍで直径２インチのウエハの状態であるＳｉＣ基板１１を準備する工程と，
（ｂ）前記ＳｉＣ基板１１上に，ｎ型不純物を含む４Ｈ−ＳｉＣからなるエピタキシャル成長層１２を形成する工程であって，ここで，エピタキシャル成長層１２の上面が（　０　０　０−１）Ｃ面となっている工程と，
（ｃ）前記エピタキシャル成長層１２の上に，ダミーマスク２１を形成する工程と，
（ｄ）前記エピタキシャル成長層１２の上面側にダミーマスク２１をマスクとしてボロンイオンなどのｐ型不純物を注入することにより，前記エピタキシャル成長層１２の上部のうち，前記ダミーマスク２１に保護されない領域に深さ約１５０ｎｍの不純物注入領域１３を形成する工程と，
（ｅ）基板を加熱炉内に設置し，窒素雰囲気下１１００℃で９０分間の熱処理を行なうことにより，前記不純物注入領域１３に含まれる不純物を活性化する工程と，
（ｆ）前記ダミーマスク２１を除去した後，前記エピタキシャル成長層１２上に厚さ約２００ｎｍのＴｉ層と，厚さ１００ｎｍのＡｕとからなる電極層を順に形成する工程と，
（ｇ）フォトレジストのパターンを形成してからＡｕのめっき処理を行って厚さ約３μｍのＡｕを堆積した後，レジストを除去し，前記Ａｕ膜のうちめっきされていない部分をエッチング処理で除去し，Ｔｉの一部もエッチング処理で除去することで，前記エピタキシャル成長層１２の上面上に，大きさが０．６３ｍｍ×０．６３ｍｍのＴｉからなるショットキー電極１４と，ショットキー電極１４上に設けられたＡｕからなる上部電極１６とをそれぞれ形成する工程と，
（ｈ）ＳｉＣ基板１１の裏面を研磨する工程であって，ＳｉＣ基板を厚さが約２００μｍになるまで研磨する工程であって，ここで研磨された基板を，以下ＳｉＣ基板１１ａとする工程と，
（ｉ）ＳｉＣ基板１１ａの裏面を十分に洗浄した後，ＳｉＣ基板１１ａの裏面の全面上に厚さ２００ｎｍ程度のＡｌからなるオーミック電極１５と厚さ４００ｎｍ程度のＡｕからなる下部電極１７とを順に形成する工程と，
（ｊ）窒素雰囲気下，基板の熱処理を３００℃，５分間の条件で行い，ショットキー電極１４およびオーミック電極１５を安定化させる工程と，
（ｋ）ショットキーダイオードが多数形成されたウエハ状の基板を分割して，例えば１ｍｍ角の半導体チップとする工程と，
　を含む，ショットキーダイオードの製造方法において，
　一般に，エピタキシャル成長層の方が基板よりも結晶性が優れているので，耐圧の向上などが期待できることから，前記工程（ｂ）において，前記エピタキシャル成長層１２を，十分に厚く形成し，前記工程（ｈ）において，前記ＳｉＣ基板１１を全て研磨する，
　ショットキーダイオードの製造方法。」
　
ウ　引用例２：特開２００２−２０３８２２号公報
（２ａ）「【発明の実施の形態】以下，図面を参照しながら，本発明についてさらに具体的に説明する。まず，本発明に係る脆性部材の加工方法について説明する。本発明に係る脆性部材の加工方法では，はじめに図１に示すように，
脆性部材１を両面粘着シート１０を介して硬質板２の上に接着した状態とする
　
脆性部材１としては
各種半導体ウエハ
表面に回路が形成された半導体ウエハに適用することが特に好ましい
　図１に示すような状態は，半導体加工に要する種々の前処理工程を経て，様々な経路により実現される。したがって，本発明ではこのような状態の実現に如何なる工程を経てきたかについては特に限定はされない。たとえば，
一枚の半導体ウエハ１表面に回路を形成した後に，ウエハ１の回路面に両面粘着シート１０の第１の粘着剤層１１を貼付し，第２の粘着剤層１４を硬質板２に貼付することで，図１に示す構造となる
　
硬質板２としては，たとえばガラス板，石英板や，アクリル板，ポリ塩化ビニル板，ポリエチレンテレフタレート板，ポリプロピレン板，ポリカーボネート板等のプラスチック板が使用できる
　本発明では，上記の状態とする前，あるいは
図１の状態とした後
脆性部材１の加工を行なう
脆性部材１が表面に回路を有する半導体ウエハである場合には，本発明の方法は，図３に示すように，特にウエハの裏面研削を行うのに好適である
ウエハの裏面研削は，回路形成時にウエハ裏面に形成された酸化物被膜をグラインダーＧによって除去し，ウエハを一定の厚さまで研削するために行われる
　
エ　引用例３：国際公開第２００５／４８３６３号（対応する日本語公報：特表第２００７−５１１１０５号公報）
（３ａ）「It will be understood by those having skill in the art that many embodiments of the invention maybe employed with many different combinations of substrate and epitaxial layers. For example, other combinations can include AlGalnP diodes on GaP substrates; InGaAs diodes on GaAs substrates; AlGaAs diodes on GaAs substrates; 
Silicon Carbide (SiC) diodes on SiC
ＳｉＣ
基板上の炭化ケイ素（ＳｉＣ）ダイオード
　
（３ｂ）「
According to Figure 2, in some embodiments according to the invention, a wafer 100 (including the plurality of LEDs 110) and a wafer carrier 105 are coupled together via an adhesive layer 120 in contact with the plurality of LEDs so that the entire assembly can be subject to processing by, for example, mounting the wafer carrier 105 in a grinder so that the backside 103 of the wafer 100 can be accessed
図２によると，本発明のいくつかの実施形態において，（複数のＬＥＤ１１０を備える）ウエハ１００とウエハキャリア１０５とが，複数のＬＥＤと接触している接着層１２０を介して互いに結合されており，したがって，例えばウエハ１００の裏面１０３にアクセスできるようにウエハキャリア１０５を研磨機に取り付けることによって，アセンブリ全体を加工の対象とすることができる
　
（３ｃ）「In some embodiments according to the invention, the wafer 100 is thinned to a thickness of less than about 150 microns. In other embodiments according to the invention, the wafer 100 is thinned to a thickness of less than about 120 microns. In some embodiments according to the invention, the wafer 100 is thinned using an in- feed grinder or a creep-feed grinder. 
 The partial insertion of the beveled tip coupled with the reduced thickness of the thinned wafer 100' allows the plurality of LEDs to be separated from one another by, for example, breaking the thinned wafer 100' rather than cutting through the entire wafer. Once the backside 103 has been processed to sufficiently thin the wafer 100', the wafer carrier 105 can be removed from the assembly by, for example, heating the adhesive layer 120 so that the thinned wafer 100' and the plurality of LEDs thereon may be removed as shown in Figure 4. In other embodiments according to the invention, the wafer carrier 105 can be removed from the assembly using an appropriate based on the structure used to couple these elements as shown above in reference, for example, to Figure 2. For example, the structure may be dissolved or melted to separate the wafer carrier 105 from the assembly.
 Ohmic contacts 107 can be formed on the backside 103 of the wafer 100' using, for example, laser annealing as discussed in U.S. Patent Application Serial No.: 10/916,113, entitled Localized Annealing of Metal-Silicon Carbide Ohmic Contacts and Devices So Formed to Slater et al., filed August 11 , 2004, which is commonly assigned to the present Assignee, the disclosure of which is incorporated herein by reference. It will be understood that the ohmic contacts can be formed on the thinned wafer 100' while the wafer is coupled to the wafer carrier. 
In some embodiments according to the invention, the ohmic contacts can be formed on the thinned wafer 100' after the wafer is removed from the wafer carrier, as shown for example, in Figure 5
  ベベル先端の部分挿入は，薄層化ウエハ１００’の低減された厚さと結びついて，例えば，ウエハ全体を切削するのではなく薄層化されたウエハ１００’を分割することによって，複数のＬＥＤを互いに分離ことを可能にする。裏面１０３が加工されてウエハ１００’が十分に薄くなると，ウエハキャリア１０５を，例えば接着層１２０を加熱して，アセンブリから取り外し，それによって薄層化ウエハ１００’およびその上にある複数のＬＥＤを図４に示すように取り外すことができる。本発明の他の実施形態において，例えば図２を参照して示したような，これらの要素を結合するのに使用される構造に基づき，適当な方法を使用して，ウエハキャリア１０５をアセンブリから取り除くことができる。例えば，構造を溶解または融解させて，ウエハキャリア１０５をアセンブリから分離してもよい。
  オーミックコンタクト１０７は，例えば，本出願の譲受人に共有で譲渡された，その開示が参照により本明細書に組み込まれている特許文献２１で検討されているようなレーザアニーリングを使用して，ウエハ１００’の裏面１０３に形成することができる。ウエハがウエハキャリアに結合されている間に，オーミックコンタクトを薄層化したウエハ１００’上に形成することができることが理解されるだろう。
本発明のいくつかの実施形態においては，例えば図５に示すように，ウエハをキャリアから取り外した後に，オーミックコンタクトを薄層化したウエハ１００’上に形成することができる
　
（３ｄ）「16. A method of processing a semiconductor wafer to form a light emitting device, comprising:
 forming a plurality of Light Emitting Devices (LED) on a semiconductor wafer having a thickness;
 
contacting the plurality of LEDs on the wafer to a surface of a carrier to couple the plurality of LEDs to the carrier
 
reducing the thickness of the wafer to less than about 150μｍ
 
separating the carrier from the plurality of LEDs on the wafer
 cutting the wafer with a saw blade to depth beneath a surface of the wafer of less than about a length of a beveled tip of the saw blade to separate the plurality of LEDs on the wafer from one another.
　・・・＜途中省略＞・・・
　20. A method according to Claim 16 wherein the wafer comprises a 
Silicon Carbide
　半導体ウエハを加工して発光デバイスを形成する方法であって，
　ある厚さを有する半導体ウエハ上に複数の発光デバイス（ＬＥＤ）を形成することと，　
前記ウエハ上の前記複数のＬＥＤをキャリアの表面に接触させて前記複数のＬＥＤを前記キャリアに結合する
　
前記ウエハの厚さを，約１５０μｍ未満の厚さまで低減する
　
前記ウエハ上の前記複数のＬＥＤから前記キャリアを分離する
　鋸刃を用いて，前記鋸刃のベベル先端の長さ程度よりも小さい，ウエハの表面下の深さまで，前記ウエハを切削し，前記ウエハ上の前記複数のＬＥＤを互いに分離することと
　を含むことを特徴とする方法。
　・・・＜途中省略＞・・・
【請求項２０】
　
前記ウエハは
炭化ケイ素ウエハ
　
オ　引用例４：特開２００４−１４０１０１号公報
（４ａ）「実施の形態１．
図１および図２は，本発明の実施の形態１にかかる半導体素子の製造方法の製造プロセスを示す図である。まず，ｎ-ＦＺウエハー２１の表面側に，ＳｉＯ2等のゲート酸化膜とポリシリコンからなるゲート電極を堆積し，これらを加工する。そして，その表面にＢＰＳＧ等の層間絶縁膜を堆積し，これを加工することによって，絶縁ゲート構造を作製する。つづいて，Ｐ+ベース層を形成し，その中にｎ+エミッタ層を形成する。
そして，Ａｌ−Ｓｉ膜からなる表面電極，すなわちエミッタ電極を形成し，４００〜５００℃程度で熱処理をおこなって，Ａｌ−Ｓｉ膜を安定した接合性を有する低抵抗配線とする。その上全面に，ポリイミドのパッシベーション膜を積層し，図３０に示す構成と同様の表面側素子構造部２２ができあがる（図１（ａ））。本明細書では，ウエハー２１の，表面側素子構造部２２が形成される側の面をウエハー表面とし，その反対側の面をウエハー裏面とする。なお，図１および図２においては，表面側素子構造部２２の詳細な構成の図示を省略する。
ついで，ウエハー２１を裏返し，
表面側素子構造部２２の表面に，両面接着タイプの接着シート３１を介して，支持基板３２を接合する
ついで，
支持基板３２を接合した状態で，ウエハー裏面をバックグラインドやエッチング等により研削し，表面側素子構造部２２を含むウエハー全体の厚さを所望の厚さ，たとえば７０μｍとする
　
４　対比
（１）引用発明の「『前記ＳｉＣ基板１１上に，ｎ型不純物を含む４Ｈ−ＳｉＣからなるエピタキシャル成長層１２を形成する工程』を含む『ショットキーダイオードの製造方法』」は，本願発明１の「炭化ケイ素半導体デバイスを形成する方法」に相当する。
　
（２）引用発明の「（ｃ）前記エピタキシャル成長層１２の上に，ダミーマスク２１を形成する工程と，
（ｄ）前記エピタキシャル成長層１２の上面側にダミーマスク２１をマスクとしてボロンイオンなどのｐ型不純物を注入することにより，前記エピタキシャル成長層１２の上部のうち，前記ダミーマスク２１に保護されない領域に深さ約１５０ｎｍの不純物注入領域１３を形成する工程と，
（ｅ）基板を加熱炉内に設置し，窒素雰囲気下１１００℃で９０分間の熱処理を行なうことにより，前記不純物注入領域１３に含まれる不純物を活性化する工程と，
（ｆ）前記ダミーマスク２１を除去した後，前記エピタキシャル成長層１２上に厚さ約２００ｎｍのＴｉ層と，厚さ１００ｎｍのＡｕとからなる電極層を順に形成する工程と，
（ｇ）フォトレジストのパターンを形成してからＡｕのめっき処理を行って厚さ約３μｍのＡｕを堆積した後，レジストを除去し，前記Ａｕ膜のうちめっきされていない部分をエッチング処理で除去し，Ｔｉの一部もエッチング処理で除去することで，前記エピタキシャル成長層１２の上面上に，大きさが０．６３ｍｍ×０．６３ｍｍのＴｉからなるショットキー電極１４と，ショットキー電極１４上に設けられたＡｕからなる上部電極１６とをそれぞれ形成する工程」は，本願発明１の「前記炭化ケイ素基板とは反対側の前記エピタキシャル層の第１の表面に半導体デバイスを供給するステップ」に相当する。
　
（３）引用発明は，「一般に，エピタキシャル成長層の方が基板よりも結晶性が優れているので，耐圧の向上などが期待できることから，前記工程（ｂ）において，前記エピタキシャル成長層１２を，十分に厚く形成し，前記工程（ｈ）において，前記ＳｉＣ基板１１を全て研磨する」ものである。
　そして，引用発明の前記工程（ｂ）は，「ＳｉＣ基板１１上に，ｎ型不純物を含む４Ｈ−ＳｉＣからなるエピタキシャル成長層１２を形成する工程」である。
　そうすると，引用発明の「前記工程（ｈ）において，前記ＳｉＣ基板１１を全て研磨する」ことは，ｎ型不純物を含む４Ｈ−ＳｉＣからなるエピタキシャル成長層１２を形成したＳｉＣ基板１１から，前記ＳｉＣ基板１１を全て研磨して，前記「ｎ型不純物を含む４Ｈ−ＳｉＣからなるエピタキシャル成長層１２」の第２の表面を露出させる工程であると理解できる。
　したがって，引用発明の「前記工程（ｈ）において，前記ＳｉＣ基板１１を全て研磨する」は，本願発明１の「前記第１の表面とは反対側の前記エピタキシャル層の第２の表面を露出させるために，前記炭化ケイ素基板を除去するステップ」に相当する。
　
（４）引用発明の工程（ｈ）は，「ＳｉＣ基板１１の裏面を研磨する工程であって，ＳｉＣ基板を厚さが約２００μｍになるまで研磨する工程」である。
　そして，上記（３）で検討したように，引用発明の「前記工程（ｈ）において，前記ＳｉＣ基板１１を全て研磨する」は，本願発明１の「前記第１の表面とは反対側の前記エピタキシャル層の第２の表面を露出させるために，前記炭化ケイ素基板を除去するステップ」に相当する。
　そうすると，研磨によって第２の表面が露出したエピタキシャル成長層１２の厚さは，約２００μｍであるということができる。そして，当該「約２００μｍ」という厚さは，「少なくとも３ミクロンの厚さ」という条件を満たすものである。
　すなわち，「一般に，エピタキシャル成長層の方が基板よりも結晶性が優れているので，耐圧の向上などが期待できることから，前記工程（ｂ）において，前記エピタキシャル成長層１２を，十分に厚く形成し，前記工程（ｈ）において，前記ＳｉＣ基板１１を全て研磨する」ものである引用発明の，「前記工程（ｂ）において，前記エピタキシャル成長層１２を，十分に厚く形成し」という工程（ｂ）において，ＳｉＣ基板１１上に形成したエピタキシャル成長層１２の厚さは，本願発明１において規定する「少なくとも３ミクロンの厚さ」という条件を満たすものと認められる。
　したがって，引用発明の「前記工程（ｂ）において，前記エピタキシャル成長層１２を，十分に厚く形成し」は，本願発明１の「炭化ケイ素基板の表面に少なくとも３ミクロンの厚さのエピタキシャル層を供給するステップ」に相当する。
　
（５）引用発明の「ＳｉＣ基板１１ａの裏面を十分に洗浄した後，ＳｉＣ基板１１ａの裏面の全面上に厚さ２００ｎｍ程度のＡｌからなるオーミック電極１５と厚さ４００ｎｍ程度のＡｕからなる下部電極１７とを順に形成する工程」及び「窒素雰囲気下，基板の熱処理を３００℃，５分間の条件で行い，ショットキー電極１４およびオーミック電極１５を安定化させる工程」は，それぞれ，本願発明１の「前記エピタキシャル層の前記第２の表面に金属層を供給するステップ」及び「前記エピタキシャル層の前記第２の表面にオーミックコンタクトを形成するために，前記金属層をアニールするステップ」に相当する。
　
（６）そうすると，引用発明と，本願発明１の，一致点，相違点は以下のとおりとなる。
　
＜一致点＞
「炭化ケイ素半導体デバイスを形成する方法であって，
　炭化ケイ素基板の表面に少なくとも３ミクロンの厚さのエピタキシャル層を供給するステップと，
　前記炭化ケイ素基板とは反対側の前記エピタキシャル層の第１の表面に半導体デバイスを供給するステップと，
　前記第１の表面とは反対側の前記エピタキシャル層の第２の表面を露出させるために，前記炭化ケイ素基板を除去するステップと，
　前記エピタキシャル層の前記第２の表面に金属層を供給するステップと，
　前記エピタキシャル層の前記第２の表面にオーミックコンタクトを形成するために，前記金属層をアニールするステップと，
を含む方法。」
　
＜相違点＞
・相違点１：本願発明１は，「キャリア基板を供給するステップ」，「前記エピタキシャル層の第１の表面にキャリア基板を結合するステップ」，及び，エピタキシャル層の第２の表面に金属層を供給するステップに先立つ「前記エピタキシャル層を前記キャリア基板から分離するステップ」とを含むのに対して，引用発明は，このような特定がなされていない点。
　
５　相違点についての検討
・相違点１について
　半導体基板を薄くするために当該基板の裏面を研磨するに際して，前記基板の裏面を研磨する工程を実施する期間において，前記基板を保持する必要があることは明らかである。
　そして，基板の裏面を研磨するのであるから，前記研磨に差し障りがないように，前記基板を保持する部材を，前記基板の裏面とは反対側の面に結合することは，自明なことといえる。
　さらに，前記保持は，「基板の裏面を研磨する工程」を実施するために行われるのであるから，当該保持は，当該「基板の裏面を研磨する工程」を実施する期間においてなされていれば足りるのであって，前記「基板の裏面を研磨する工程」が終了した時点以降の任意の時点において前記保持を解除し得ることは当業者が直ちに理解することである。
　
　そこで，本願の優先権の主張の日前における，半導体装置の製造方法における，基板の裏面を研磨する方法の技術水準について検討すると，上記引用例２−４の記載からも明らかなように，基板の裏面を研磨する工程に先だって，本願発明１の「キャリア基板」に相当する保持部材を用意し，前記基板の表面に前記保持部材を結合し，かつ，前記基板の裏面の研磨が終了した後に，前記保持部材を除去する方法は，周知であったと認められる。
　
　そうすると，引用発明に上記周知の技術を適用して，「ＳｉＣ基板１１の裏面を研磨する工程」のために，前記「ＳｉＣ基板１１」を保持する部材である「キャリア基板」を用意し，前記「キャリア基板」を，前記「ＳｉＣ基板１１」の研磨する面とは反対側の面に結合し，前記「ＳｉＣ基板１１の裏面を研磨する工程」の終了後に，前記「キャリア基板」を分離することは，当業者が容易になし得たことである。
　
　しかも，先に検討したように，「基板の裏面を研磨する工程」が終了した時点以降の任意の時点において前記保持を解除し得ることは当業者が直ちに理解することであり，また，引用例３の上記摘記（３ｃ）に「In some embodiments according to the invention, the ohmic contacts can be formed on the thinned wafer 100' after the wafer is removed from the wafer carrier, as shown for example, in Figure 5.」（本発明のいくつかの実施形態においては，例えば図５に示すように，ウエハをキャリアから取り外した後に，オーミックコンタクトを薄層化したウエハ１００’上に形成することができる。）と記載されていることを併せて考慮すれば，「炭化ケイ素基板の前記第１の表面とは反対側の薄くされた前記炭化ケイ素基板の表面に金属層を供給するステップ」に先だって「前記キャリア基板を前記炭化ケイ素基板の第１の表面から除去するステップ」を行うことは当業者が適宜なし得たことと認められる。
　
　すなわち，上記相違点１について本願発明１の構成を採用することは当業者が容易になし得たことである。また，このような構成を採用したことによる効果は当業者が予測する範囲内のものである。
　
６　むすび 
　以上のとおり，本願発明１は，引用例１に記載された発明及び周知技術に基づいて，当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　
　したがって，本願の他の請求項に係る発明については検討するまでもなく，本願は拒絶をすべきものである。
　
　よって，結論のとおり審決する。