【事件の表示】
　平成１１年特許願第２６２４２２号「遊技機」拒絶査定に対する審判事件［平成１３年　３月２７日出願公開、特開２００１−　７９１６５］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
　本願は、平成１１年９月１６日の出願であって、その請求項１〜３に係る発明は、平成１４年３月２０日付けの手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１〜３に記載されたとおりのものであるところ、その請求項１に係る発明は下記のとおりのものと認められる。
「【請求項１】遊技盤面上の遊技球の挙動に基づいた遊技の進行を司る主制御基板（３０）と、入賞状態の発生により所定個数の遊技球を賞球として払い出す賞球制御基板（３１）を少なくとも含むサブ制御基板と、前記主制御基板（３０）及びサブ制御基板に電源を供給する電源基板（５５）と、を含む遊技機において、前記主制御基板（３０）は入賞データを前記賞球制御基板（３１）に送信する機能を有し、前記賞球制御基板（３１）は、受信した前記入賞データを未払データに加算する機能、球切モータ（２９ｂ）を駆動制御して賞球を払い出す機能、賞球の払い出しを賞球払い出しスイッチ（２９ａ）により検出する機能、前記賞球の払い出しの実行により前記未払データを減算する機能及び停電時に前記未払データを記憶保持する機能を有し、また、前記主制御基板（３０）及び前記サブ制御基板は、各々ＣＰＵを搭載し且つ電源投入時にはＲＯＭの内容が正規の内容であるか否かをチェックするセキュリティチェック機能を有しており、前記電源基板（５５）により前記主制御基板（３０）及び前記サブ制御基板に電源を投入するときには、前記サブ制御基板を前記主制御基板（３０）より早く立ち上げ、更に前記サブ制御基板の前記セキュリティチェック機能の動作に要する時間を前記主制御基板（３０）の前記セキュリティチェック機能の動作に要する時間以下としたことを特徴とする遊技機。」（以下、「本願発明」という。）
２．引用例
　これに対して、原査定の拒絶の理由に引用された特開平１１−１０４３１２号公報（以下、「引用例」という。）には、図面とともに、
「【００１０】
【課題を解決するための手段】本発明による遊技機は、表示状態が変化可能な可変表示装置を含み、可変表示装置に表示される識別情報の表示結果があらかじめ定められた特定の表示態様となった場合に所定の遊技価値が付与可能となる遊技機であって、遊技の進行を制御する遊技制御用のマイクロコンピュータと、遊技制御用のマイクロコンピュータからの指令に応じて可変表示装置の表示を制御する表示制御用のマイクロコンピュータとを備え、表示制御用のマイクロコンピュータのパワーオンリセット解除タイミングが、遊技制御用のマイクロコンピュータのパワーオンリセット解除タイミングよりも早くなるように構成されたものである。遊技機は、例えば、遊技制御用のマイクロコンピュータへのリセット信号を出力する初期リセット回路と、表示制御用のマイクロコンピュータへのリセット信号を出力するリセット回路と、初期リセット回路からのリセット信号を遅延させて遊技制御用のマイクロコンピュータに供給する遅延回路とを備える。また、遊技制御用のマイクロコンピュータへのリセット信号を出力する初期リセット回路と、表示制御用のマイクロコンピュータへのリセット信号を出力するリセット回路とを備え、初期リセット回路におけるリセット信号を作成するためのコンデンサの容量を、リセット回路におけるリセット信号を作成するためのコンデンサの容量よりも大きくしてもよい。遊技制御用のマイクロコンピュータがパワーオンリセット解除時にセキュリティチェックプログラム等の所定プログラムを実行する場合には、遊技制御用のマイクロコンピュータへのリセット信号を出力する初期リセット回路と、表示制御用のマイクロコンピュータへのリセット信号を出力するリセット回路とを備えた構成とし、初期リセット回路とリセット回路とを同一構成にしてもよい。
【００１８】機構板３６には、中継基板３０を介して画像表示装置９を制御する可変表示制御ユニット２９、基板ケース３２に覆われ遊技制御用マイクロコンピュータ等が搭載された遊技制御基板３１、可変表示制御ユニット２９と遊技制御基板３１との間の信号を中継するための中継基板３３、および景品玉の払出制御を行う払出制御用マイクロコンピュータ等が搭載された賞球基板３７が設置されている。さらに、機構板３６には、モータの回転力を利用して打球を遊技領域７に発射する打球発射装置３４と、スピーカ２７および遊技効果ランプ・ＬＥＤ２８に信号を送るための電飾基板３５が設置されている。
【００２０】図４は、遊技制御基板（メイン基板）３１における回路構成の一例を示すブロック図である。なお、図４には、賞球基板３７、電飾基板３５および表示制御基板（サブ基板）８０も示されている。メイン基板３１には、プログラムに従ってパチンコ遊技機１を制御する基本回路５３と、ゲートセンサ１２、始動口センサ１７、Ｖカウントセンサ２２およびカウントセンサ２３からの信号を基本回路５３に与えるスイッチ回路５８と、可変入賞球装置１５を開閉するソレノイド１６および開閉板２０を開閉するソレノイド２１を基本回路５３からの指令に従って駆動するソレノイド回路５９と、７セグメントＬＥＤによる可変表示器１０を駆動するとともに装飾ランプ２５を点滅させるランプ・ＬＥＤ回路６０と、賞球基板３７に基本回路５３からの賞球個数信号を送信するとともに賞球基板３７からの入賞データ信号を基本回路５３に入力する賞球基板入出力回路６１とが設けられている。入賞があったことは入賞玉検出器９９で検出されるが、その場合に、賞球基板３７は、入賞データ信号を出力する。基本回路５３は、賞球基板３７からの入賞データ信号に応じて、賞球基板３７に賞球個数信号を与える。例えば、基本回路５３は、始動口センサ１７のオンに対応した入賞データ信号の入力があると、賞球個数信号に「６」を出力し、カウントセンサ２３またはＶカウントセンサ２２のオンに対応した入賞データ信号の入力があると、賞球個数信号に「１５」を出力する。そして、それらのセンサがオンしない場合に入賞データ信号の入力があると、賞球個数信号に「１０」を出力する。
【００２４】図５は、サブ基板８０内の回路とＣＲＴ８２による画像表示部９の構成を示すブロック図である。サブ基板８０には、ＣＲＴコントロール回路８１をリセットするためのリセット回路８３、ＣＲＴコントロール回路８１にクロック信号を与える発振回路８４と、ＣＲＴコントロール回路８１が生成した画像データを記憶するＶＲＡＭ８６とが含まれている。なお、使用頻度の高い画像データを記憶するキャラクタＲＯＭを備えていてもよい。使用頻度の高い画像データとは、例えば、ＣＲＴ８２に表示される人物、動物、または、文字、図形もしくは記号等からなる画像などである。
【００２６】図６は、ＣＲＴコントロール回路８１の構成の一例を示すブロック図である。ＣＲＴコントロール回路８１には、表示制御用ＣＰＵ９１、表示制御用プログラムが記憶された制御データＲＯＭ９２、ビデオディスプレイプロセッサ９３，９４およびビデオカラーエンコーダ９５が含まれる。表示制御用ＣＰＵ９１は、制御データＲＯＭ９２の表示制御用プログラムに従って表示装置回路６３からの表示制御コマンドデータを解析する。そして、表示制御用ＣＰＵ９１は、表示制御用コマンドデータにもとづいて画像データを作成しビデオコントローラ９３，９４を介してＶＲＡＭ８６に画像データを転送する。ＲＡＭ８６に格納された画像データは、カラービデオエンコーダ９５からの同期信号に同期して、ビデオコントローラ９３，９４からカラービデオエンコーダ９５に転送される。カラービデオエンコーダ９５は、画像データをビデオ信号に変換してＣＲＴ８２に送出する。なお、図４には示されていないが、サブ基板８０とＣＲＴ８２との間には、ビデオ信号にもとづいてＣＲＴ８２を駆動するためのＣＲＴ駆動回路を有するＣＲＴ基板が設けられている。なお、この遊技機では２つのＶＤＰ９３，９４が設けられているので、図柄、背景およびキャラクタ情報を容易に重畳表示できる。
【００４１】また、ＣＰＵ５６は、賞球基板３７との間の信号処理を行う（ステップＳ１２）。入賞があったことは入賞玉検出器９９で検出されるが、その場合に、賞球基板３７は、入賞データ信号を出力する。ＣＰＵ５６は、入力ポートを介して入賞データ信号を入力すると、ステップＳ１０で確認した各センサのＯＮ／ＯＦＦ状態に応じた賞球個数を決定し、決定結果を賞球個数信号として、出力ポートおよび賞球基板入出力回路６１を介して賞球基板３７に出力する。賞球基板３７に搭載されている払出制御用マイクロコンピュータは、賞球個数信号に応じて玉払出装置９７を駆動する。
【００５９】メイン基板３１のＣＰＵ５６は、リセット解除後に、遊技制御プログラムに先立って所定のセキュリティチェックプログラムを実行するように構成されることもある。セキュリティチェックプログラムの実行にある程度の時間がかかるのであれば、その時間を利用してサブ基板８０の表示制御用ＣＰＵ９１のリセット解除を早くすることができる。図１４は、そのような考え方にもとづくさらに他の実施の形態を示す回路図である。
【００６０】この場合にも、遅延回路６５５は設けられず、また、初期リセット回路６５の出力は直接ＣＰＵ５６のリセット入力端子に接続される。そして、メイン基板３１におけるコンデンサ６５３の容量は、サブ基板８０におけるコンデンサ８３３の容量と同じでよい。従って、図１５に示すように、メイン基板３１のＣＰＵ５６とサブ基板８０の表示制御用ＣＰＵ９１とは、ほぼ同時にリセット解除される（タイミングＡの時点）。ＣＰＵ５６は、リセット解除されると、まず、セキュリティチェックプログラムを実行する。セキュリティチェックプログラムが実行されている間、表示制御コマンドデータがＣＰＵ５６から出力されることはない。セキュリティチェックプログラムの実行に十分な時間がかかるのであれば、その間に、表示制御用ＣＰＵ９１は、初期化プログラムの実行を終えている。よって、表示制御コマンドを待っている状態になる。
【００６１】この実施の形態では、図１５に示すように、セキュリティチェックプログラムの実行完了時が実質的なＣＰＵ５６のリセット解除タイミングとなっている。従って、この実施の形態でも、遊技機の電源投入後、表示制御手段を構成する表示制御用ＣＰＵ９１のリセット解除のタイミングは、遊技制御手段を構成するＣＰＵ５６のリセット解除のタイミングよりも実質的に早くなっている。よって、表示制御手段における初期化プログラムの実行が完了しないうちに遊技制御手段から表示制御コマンドデータが送出されて表示制御手段が表示制御コマンドデータを取り損なうという事態は生じない。
【００６２】なお、この実施の形態では、図１５に示すように、同一のリセットＩＣ６５１，８３１を用い、抵抗６５２，８３２の抵抗値を同一にし、コンデンサ６５３，８３３の容量を同一にして、ほぼ同一タイミングで双方のリセット信号が立ち上がるように構成したが、ＣＰＵ５６がセキュリティチェックプログラムを実行する場合であっても、先の実施の形態で示したように、サブ基板８０における実際のリセット信号の立ち上がりタイミングの方を早くしておいてもよい。
【００６４】
【発明の効果】　以上のように、本発明によれば、遊技機を、表示制御用のマイクロコンピュータのパワーオンリセット解除タイミングが、遊技制御用のマイクロコンピュータのパワーオンリセット解除タイミングよりも早くなるように構成したので、表示制御手段において確実に遊技制御手段からの表示制御コマンドデータを取り込むことができる効果がある。遊技制御用のマイクロコンピュータへのリセット信号を出力する初期リセット回路と、表示制御用のマイクロコンピュータへのリセット信号を出力するリセット回路と、初期リセット回路からのリセット信号を遅延させて遊技制御用のマイクロコンピュータに供給する遅延回路とを備えた構成とした場合には、初期リセット回路とリセット回路とを同一構成にできる。また、初期リセット回路におけるリセット信号を作成するためのコンデンサの容量をリセット回路におけるリセット信号を作成するためのコンデンサの容量よりも大きくした場合には、回路構成が簡略化される効果がある。遊技制御用のマイクロコンピュータがパワーオンリセット解除時にセキュリティチェックプログラム等の所定プログラムを実行する場合には、初期リセット回路とリセット回路とを同一構成にすることができるとともに、回路構成がさらに簡略化される効果がある。」
　と記載されている。
　以上の記載から上記引用例には、
「遊技盤面上の遊技球の動きに基づいた遊技の進行を制御する遊技制御基板３１と、入賞状態の発生により景品玉の払出し制御を行う賞球基板３７、表示制御基板８０を備える遊技機において、前記遊技制御基板３１は前記賞球基板３７に賞球個数信号を与える機能を有し、前記賞球基板３７は賞球を払い出す機能を有し、遊技制御基板３１及び、賞球基板３７、表示制御基板８０はＣＰＵを備え、遊技制御用のＣＰＵがパワーオンリセット解除時にセキュリティチェックプログラム等の所定プログラムを実行し、電源投入後、表示制御手段を構成する表示制御用ＣＰＵ９１のリセット解除のタイミングは、遊技制御手段を構成するＣＰＵ５６のリセット解除のタイミングよりも実質的に早くした遊技機」
　が記載されている。（以下、「引用発明」という。）
３．対比・判断
　本願発明と引用発明とを比較すると、
　引用発明の「遊技制御基板３１」、「賞球基板３７」は、本願発明の「主制御基板（３０）」、「賞球制御基板（３１）」に相当する。
　また、引用発明において、「遊技制御基板３１」とのリセット解除のタイミングについて問題にしているのは「表示制御基板８０」であるので、「表示制御基板８０」は本願発明の「サブ制御基板」の一つに相当する。
　そして、引用発明の段落【００２０】の「・・入賞があったことは入賞玉検出器９９で検出されるが、その場合に、賞球基板３７は、入賞データ信号を出力する。基本回路５３は、賞球基板３７からの入賞データ信号に応じて、賞球基板３７に賞球個数信号を与える。・・」との記載によれば、この「賞球個数信号」は、遊技制御基板に設けられる基本回路５３から賞球基板３７に入賞データ信号に基づいて送られる信号であるので、本願発明における「入賞データ」に相当するものと認められる。
　そうすると、　両者は、
「遊技盤面上の遊技球の挙動に基づいた遊技の進行を司る主制御基板と、サブ制御基板と、を含む遊技機において、前記主制御基板は入賞データを賞球制御基板に送信する機能を有し、また、前記主制御基板及び前記サブ制御基板は、各々ＣＰＵを搭載し、且つ電源投入時に前記主制御基板はＲＯＭの内容が正規の内容であるか否かをチェックするセキュリティチェック機能を有しており、前記主制御基板及び前記サブ制御基板に電源を投入するときには、前記サブ制御基板を前記主制御基板より早く立ち上げることを特徴とする遊技機。」である点で一致し、
１）本願発明が、主制御基板及びサブ制御基板に電源を供給する電源基板を備えているのに対し、引用発明ではどのように上記基板に電源を供給しているのか不明である点、
２）本願発明のサブ制御基板が、賞球制御基板を少なくとも含み、本願発明の主制御基板及びサブ制御基板は、各々ＣＰＵを搭載し且つ電源投入時にはＲＯＭの内容が正規の内容であるか否かをチェックするセキュリティチェック機能を有しており、主制御基板及びサブ制御基板に電源を投入するときには、サブ制御基板を主制御基板より早く立ち上げ、更にサブ制御基板のセキュリティチェック機能の動作に要する時間を主制御基板のセキュリティチェック機能の動作に要する時間以下としているのに対し、引用発明は、電源投入時に主制御基板はＲＯＭの内容が正規の内容であるか否かをチェックするセキュリティチェック機能を有しており、主制御基板及びサブ制御基板である表示制御基板に電源を投入するときには、サブ制御基板である表示制御基板を主制御基板より早く立ち上げている点、
３）本願発明のサブ制御基板である賞球制御基板は、受信した入賞データを未払データに加算する機能、球切モータを駆動制御して賞球を払い出す機能、賞球の払い出しを賞球払い出しスイッチにより検出する機能、賞球の払い出しの実行により未払データを減算する機能及び停電時に未払データを記憶保持する機能を有しているのに対し、引用発明の賞球制御基板は、このような機能を備えているのか否か不明である点、
　で相違しているものと認められる。
　上記相違点を検討する。
・相違点１）について　
　遊技機において、回路基板に対する電源の供給を電源基板によって行うことは周知（特開平１０−２０１９２５号公報、特開平１０−３０５１４８号公報参照）であるので、当業者が適宜行う設計的事項程度のことである。
・相違点２）について　
　引用発明もＣＰＵを有する賞球基板を備えているものであるから、これを本件発明でいうサブ制御基板に含ませることは当業者が適宜行える程度のことである。
　そして、引用発明のサブ制御基板の電源投入時の立ち上げ時間に、主制御基板と同様にセキュリティチェックを行わせることは、引用発明のサブ制御基板がＣＰＵ及びＲＯＭを備えるものである以上、当業者が容易に想到しえる程度のことであり、その際、サブ制御基板のセキュリティチェック機能の動作に要する時間を主制御基板（３０）のセキュリティチェック機能の動作に要する時間以下とすることも、サブ制御基板を主制御基板より早く立ち上げるという引用発明の技術思想があれば、時間を構成する要素時間をそれぞれ早くするようにすることも当業者の設計的事項であるので、当業者が格別の発明力を要したものということはできない。
・相違点３）について　
　賞球制御基板に、受信した入賞データを未払データに加算する機能、球切モータを駆動制御して賞球を払い出す機能、賞球の払い出しを賞球払い出しスイッチにより検出する機能、賞球の払い出しの実行により未払データを減算する機能及び停電時に未払データを記憶保持する機能を備えさせることは、これらの機能を賞球制御基板に設けることが周知（特開平６−７１０２８号公報、特開平１０−２４４０５８号公報参照。また、玉切りモータに関して、特開平１１−５７１５６号公報、特開平８−３３６６５０号公報参照）であるので、当業者が容易に想到しえる程度のことである。
　そして、本願発明の作用効果も、引用発明及び上記周知技術から当業者が予測できる範囲のものである。
４．むすび
　以上のとおり、本願発明は、引用発明及び上記周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。