【事件の表示】
　平成３年特許願第３３２６０７号「半導体装置」拒絶査定に対する審判事件［平成５年４月１６日出願公開、特開平５−９５２７３］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
　本願は、平成３年１１月２１日（優先権主張　平成２年１１月２１日）の出願であって、特許請求の範囲の請求項３に係る発明（以下、「本願発明」という。）は、平成１３年７月１９日付け手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項３に記載された、以下のとおりのものと認める。
　
「p-channel MOSトランジスタと n-channel MOSトランジスタと含むインバータ回路であって、
　前記 p-channel MOSトランジスタ は、一方の電極に、カソードが正の電源線と接続されるダイオードと前記ダイオードと並列的に接続されるバルク抵抗とが形成され、
　前記 n-channel MOSトランジスタ は、一方の電極に、アノードが接地線と接続されるダイオードと前記ダイオードと並列的に接続されるバルク抵抗とが形成され、
　前記ダイオードを通してオーバーシュート又はアンダーシュートに伴って生ずる電流を流すことを特徴とするインバータ回路。」
　
２．引用例
（１）これに対して、原審の拒絶理由に引用された実願昭６３−１３２９２４号の願書に添付された明細書と図面を撮影したマイクロフィルム（実開平２−５３６３８号公報参照、以下、「引用例１」という。）には、図面とともに次の事項が記載されている。
　イ．第１図は本考案の第１の実施例を示す回路図である。
　この実施例は、・・・第１のＣＭＯＳ型回路１Ａと、一端を第１の電源供給端子（ＶＤＤ）と接続するツェナーダイオードの第１の定電圧素子２Ａと、一端を第２の電源供給端子（ＶＳＳ）と接続するツェナーダイオードの第２の定電圧素子２Ｂと、一対の第２のＰチャネルＦＥＴＱＰ２及びＮチャネルＦＥＴＱＮ２を備え、入力端を第１のＣＭＯＳ型回路１Ａの出力端と接続しかつ第１及び第２の電源供給端子を第１及び第２の定電圧素子２Ａ、２Ｂの他端とそれぞれ対応して接続する第２のＣＭＯＳ型回路１Ｂと、・・・第３のＣＭＯＳ型回路１Ｃとを有する構成となっている。（７頁１０行目〜次頁１３行目）
　ロ．上記実施例において、各ＣＭＯＳ型回路１Ａ〜１Ｃがそれぞれ最も単純なインバータ回路で構成される場合について述べたが、Ｄ−フリップフロップやもっと複雑なＣＭＯＳ型の回路でもよく、・・・（９頁末行〜次頁３行目）
　ハ．第２図は考案の第２の実施例を示す回路図である。
　この実施例は、定電圧素子２Ｃ、２Ｄをそれぞれ３個のダイオードＤ１〜Ｄ３、Ｄ４〜Ｄ６で構成したものである。
　ダイオードＤ３はＰチャネルＦＥＴＱＰ２のゲート・ソース間に寄生する容量（Ｃ１相当）に蓄えられた電荷を放電するためのものであり、ダイオードＤ６はＮチャネルＦＥＴＱＮ２のゲート・ソース間に寄生する容量（Ｃ４に相当）に蓄えられた電荷を放電するためのものである。
　この実施例も、その動作及び効果は第１の実施例と同様である。（１０頁１１行目〜次頁３行目）
　
　以上の記載及び図面ならびにこの分野における技術常識を考慮すると、上記「ダイオードＤ１、Ｄ２」および「ダイオードＤ４、Ｄ５」は順方向に直列接続されたダイオードであるから、これらはツェナーダイオードと等価な定電圧素子である。したがって、これらをそれぞれ「第１の定電圧素子」および「第２の定電圧素子」と呼称すると、上記引用例１には以下の発明（以下、「引用発明」という。）が記載されているといえる。
　
「ＰチャネルＦＥＴとＮチャネルＦＥＴと含むインバータ回路であって、
　前記ＰチャネルＦＥＴは、一方の電極に、カソードが正の電源線と接続されるダイオードと前記ダイオードと並列的に接続される第１の定電圧素子とが形成され、
　前記ＮチャネルＦＥＴは、一方の電極に、アノードが接地線と接続されるダイオードと前記ダイオードと並列的に接続される第２の定電圧素子とが形成され、
　前記ダイオードを通してゲート・ソース間に蓄えられた電荷を放電することを特徴とするインバータ回路。」
　
（２）また、例えば特開平１−１０３８７６号公報（以下、「引用例２」という。）の第１図から第４図及び４頁左上欄８行目〜同頁右上欄２行目の「第３図は本発明の第２実施例の絶縁ゲート型半導体装置である。第１図と対応する部分には第１図と同一番号を付した。第２実施例では第１実施例で設けられたポリシリコン抵抗膜８を廃し、新たに電圧降下部であるＰ+ 型層４０を第３図に示す如く、ｎ+ 型ソース層６の表面上にボロンを注入することにより形成した。
　このＰ+ 型層４０の形成により、第２実施例の絶縁ゲート型半導体装置には、ｎ+ 型ソース層６とソース電極１４との間にＰ+ −ｎ+ 接合ダイオードが設けられたことになる。
　第２実施例の電気的な等価回路を第４図に示す。第４図では第１実施例での等価回路図における抵抗Ｒ１の代わりにＰ+ −ｎ+ 接合のツェナーダイオード４２が設けられている。」という記載によれば、「絶縁ゲート型半導体のソースと電源の間に設ける電圧降下部としてツェナーダイオードまたはポリシリコン抵抗膜を用いる」ことは単なる慣用手段である。
　
（３）また、例えば特開昭６１−２０８８６４号公報（以下、「引用例３」という。）には、第１図（ａ）および（ｂ）に「高電位電源端子１とソース７の間にポリシリコン抵抗５と寄生トランジスタ１９のベースエミッタ間ダイオードが並列に接続された」構成が開示されている。
　
（４）また、例えば特開昭６０−７４５６１号公報（以下、「引用例４」という。）には、第３図に「ＶＤＤとドレイン７の間に例えばプラチナシリコン層７”を形成してショットキーダイオードを設ける」構成が開示されている。
　
（５）また、例えば特開昭６２−１５４９１９号公報（以下、「引用例５」という。）または特開昭６３−８２１２１号公報（以下、「引用例６」という。）に開示されているように、「電源線とソースの間にダイオードを介挿してオーバシュートまたはアンダーシュートをクランプする」ことも広く知られている技術である。
　
３．対比
　そこで、本願発明と上記引用発明を対比すると、引用発明の「ＰチャネルＦＥＴ」、「ＮチャネルＦＥＴ」と本願発明の「p-channel MOSトランジスタ」、「n-channel MOSトランジスタ」はそれぞれ同じものであり、引用発明の「定電圧素子」と本願発明の「バルク抵抗」はいずれも「電圧降下部」であるという点で同じものである。
　また、引用発明の「ゲート・ソース間に蓄えられた電荷を放電する」と本願発明の「オーバーシュート又はアンダーシュートに伴って生ずる電流を流す」はいずれも「所定の電流を流す」という点で一致している。
　
　したがって、本願発明と上記引用発明は、
「p-channel MOSトランジスタと n-channel MOSトランジスタと含むインバータ回路であって、
　前記 p-channel MOSトランジスタ は、一方の電極に、カソードが正の電源線と接続されるダイオードと前記ダイオードと並列的に接続される電圧降下部とが形成され、
　前記 n-channel MOSトランジスタ は、一方の電極に、アノードが接地線と接続されるダイオードと前記ダイオードと並列的に接続される電圧降下部とが形成され、
　前記ダイオードを通して所定の電流を流すことを特徴とするインバータ回路。」
の点で一致しており、以下の点で相違している。
　
＜相違点＞
（１）「電圧降下部」に関し、本願発明が「バルク抵抗」であるのに対し、引用発明が「定電圧素子」である点。
（２）「所定の電流を流す」に関し、本願発明は「オーバーシュート又はアンダーシュートに伴って生ずる電流を流す」ものであるのに対し、引用発明では「ゲート・ソース間に蓄えられた電荷を放電する」ものである点。
　
４．当審の判断
　そこで、上記相違点（１）の「電圧降下部」について考察すると、上記引用例２に開示されているように、「絶縁ゲート型半導体のソースと電源の間に設ける電圧降下部としてツェナーダイオードまたはポリシリコン抵抗膜を用いる」ことは単なる慣用手段であるところ、引用発明の「定電圧素子」は具体的には２つのダイオードを順方向に直列接続したいわゆる「ツェナーダイオード」と等価な電圧降下部であるから、当該「定電圧素子」を例えばポリシリコンからなる抵抗即ち「バルク抵抗」に変更して本願発明のように構成することは容易なことである。また、上記引用例３に開示されているように「高電位電源端子１とソース７の間にポリシリコン抵抗５と寄生トランジスタ１９のベースエミッタ間ダイオードが並列に接続された」構成も周知であるから、この点からも引用発明の「定電圧素子」を「ポリシリコン抵抗」即ち「バルク抵抗」に変更することは容易なことである。
　また、本願発明の構成要件には含まれてはいないが、電源とソース間に積層型のショットキーダイオードを形成すること自体も例えば上記引用例４に開示されているように周知のことである。
　ついで、上記相違点（２）の「所定の電流を流す」について考察するに、例えば上記引用例５または６に開示されているように「オーバーシュート又はアンダーシュート」は「電圧降下部」が存在することによって有効に抑制されるのであって、例えその旨の記載がなくとも、同じ構成を有する引用例のものも当然に有している効果である。また、ダイオードを流れる「所定の電流」は流れる要件が満足したときに流れるのであって、その原因は「ゲート・ソース間に蓄えられた電荷を放電する」場合も含まれるのであり、「オーバーシュート又はアンダーシュートに伴って生ずる電流」ばかりでないことは明らかである。
　したがって、ダイオードを流れる「所定の電流」の内容を本願発明のように「オーバーシュート又はアンダーシュートに伴って生ずる電流を流す」ものに特定しても、インバータ回路としての構成は実質的に同じであるから、その作用効果に格別の差異はなく、このような特定を行うことは容易なことである。
　
５．むすび
　以上のとおり、本願発明は、上記引用例１に記載された発明及び上記引用例２〜６に記載された慣用手段乃至周知技術に基づいて当業者が容易に発明をすることができたものと認められるから、特許法第２９条第２項の規定により、特許を受けることができない。
　
　よって、結論のとおり審決する。