(57)【要約】【課題】貫通電極を備えた半導体装置を積層した３次元半導体装置において、貫通電極の抵抗と容量が大きく、高速データ転送ができないという問題がある。【解決手段】貫通電極をゲート電極の第１導電膜をマスクとして形成する。第１導電膜の上に成膜されたゲート電極の第２導電膜を、貫通電極の配線電極とする。ゲート電極形成工程において貫通電極を形成することで高融点金属およびその化合物が使用でき、低抵抗化が図れる。さらに貫通電極からの配線工程をゲート電極からの配線工程と共有化する等、半導体標準プロセスに適合させることで工程を短縮することができる。【選択図】  図８
2007165461.tif 000002
【特許請求の範囲】
【請求項１】
貫通電極の製造方法において、ゲート電極の第１導電膜をマスクとして、柱状半導体を有する内部貫通電極用トレンチと、前記内部貫通電極用トレンチを囲むリング状半導体の外周に外周貫通電極用トレンチとを形成し、前記内部貫通電極トレンチ及び外周貫通電極用トレンチのそれぞれの内部を貫通電極絶縁膜と貫通電極導電膜とで充填し、内部貫通電極と外周貫通電極を形成することを特徴とする貫通電極の製造方法。
【請求項２】
前記内部貫通電極用トレンチの内部に前記柱状半導体を備えることで、前記柱状半導体がない場合よりも薄い膜厚の貫通電極導電膜により前記内部貫通電極用のトレンチを充填することを特徴とする請求項１に記載の貫通電極の製造方法。
【請求項３】
前記第１導電膜の上にゲート電極の第２導電膜を成膜し、前記第２導電膜を前記内部貫通電極の接続配線とし、前記外周貫通電極はフローティング状態とすることを特徴とする請求項２に記載の貫通電極の製造方法。
【請求項４】
前記第１及び第２導電膜を、トランジスタのゲート電極パターンと同時にパターニングすることを特徴とする請求項３に記載の貫通電極の製造方法。
【請求項５】
前記貫通電極からの配線工程と、前記ゲート電極からの配線工程とを同一工程で行うことを特徴とする請求項４に記載の貫通電極の製造方法。
【請求項６】
前記第１の導電膜はポリシリコン及び高融点金属とシリコンとの化合物のなかから選択された材質により成膜されることを特徴とする請求項３に記載の貫通電極の製造方法。
【請求項７】
前記第２の導電膜は高融点金属、高融点金属のシリコン化合物及び高融点金属の窒化化合物のなかから選択された材質により成膜されることを特徴とする請求項３に記載の貫通電極の製造方法。
【請求項８】
前記貫通電極導電膜は高融点金属、高融点金属のシリコン化合物及び高融点金属の窒化化合物のなかから選択された材質により成膜されることを特徴とする請求項３に記載の貫通電極の製造方法。
【請求項９】
請求項１乃至請求項８のいずれか１項に記載の貫通電極の製造方法により製造された貫通電極を備えたことを特徴とする半導体装置。
【請求項１０】
前記外周貫通電極と前記リング状半導体は電位が供給されないフローティング状態であることを特徴とする請求項９に記載の半導体装置。
【請求項１１】
前記柱状半導体は正方形又は長方形の形状を有し、前記リング状半導体との間隔を等しくなるように配置形成され、前記リング状半導体との間隔は前記内部貫通導電膜により充填されていることを特徴とする請求項９に記載の半導体装置。
【請求項１２】
前記柱状半導体は正方形又は長方形の形状を有し、前記リング状半導体及び隣接する柱状半導体との間隔を等しくなるように複数配置形成され、前記リング状半導体及び隣接する柱状半導体との空間は前記内部貫通導電膜により充填されていることを特徴とする請求項９に記載の半導体装置。
【請求項１３】
前記外周貫通電極の外側に、さらにリング状半導体と外周貫通電極とを備えた外周層を複数備えたことを特徴とする請求項９に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に係り、特に３次元半導体装置を構成する貫通電極を備えた半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、複数の半導体装置を積層した３次元半導体装置が提案されている。これらの３次元半導体装置は、半導体基板を貫通する貫通電極によって各半導体装置間の電気的導通をはかっている。
【０００３】
従来の３次元半導体装置を図１４、図１５に示す。図１４の３次元半導体装置は３つの半導体装置３，４，５を支持基板１に搭載している。各半導体装置は半導体基板を貫通する貫通電極７を備えている。各半導体装置間は貫通電極７に接続されたバンプ６によりそれぞれ接続され、さらに支持基板１の配線パターン２に接続される。貫通電極７の断面図を図１５に示す。ここでの貫通電極７は、半導体装置製造工程の配線工程が終了した後に作成されたものである。
【０００４】
半導体装置は配線１６が形成された状態で絶縁膜１７を開口し、半導体基板１１にトレンチを形成する。トレンチ内壁に貫通電極絶縁膜７ｂを成膜し、さらに貫通導電膜７ａによりトレンチ内部を充填する。その後ＣＭＰ等により上面の貫通導電膜を半導体表面と同じ高さになるように平坦化する。半導体基板１１を裏面から所定の厚さまで研削し、裏面絶縁膜１８を成膜する。その裏面絶縁膜１８を開口し、バンブ１９を形成する。また必要に応じ、半導体基板の表面にバンプ１９を形成してもよく、またバンプを形成しない場合には保護用の絶縁膜が形成される。
【０００５】
これらの貫通電極は、電源線及び信号線として使用されることから、その配線抵抗及び浮遊容量はできるだけ小さいことが望まれる。もし配線抵抗が大きい場合には電圧の低下及び信号の遅れを招き、動作速度が遅くなり、さらには動作しなくなる。また容量が大きい場合には信号の遅れや、信号間のノイズにより信号波形が乱れ、高速データ転送ができなくなるという問題が発生する。そのため貫通電極としては、抵抗値を小さくするために、半導体基板に設けるトレンチ径を大きく、導電膜により充填する必要がある。また容量値を小さくするために、半導体基板と導電膜間の絶縁膜を厚く、低誘電率の絶縁膜を使用する必要がある。しかし半導体プロセスで使用される絶縁膜の種類は限られていることから膜厚を厚くすることになる。
【０００６】
そのためにこれらの貫通電極は、半導体基板に数十μｍの径を有するトレンチを形成し、貫通電極絶縁膜７ｂを数μｍ〜十数μｍ程度もの膜厚を堆積しなければならないことになる。従来技術においてこのような膜厚の導電膜あるいは絶縁膜を成膜させる場合には、成膜時間が長時間になり、製造工程での負荷が大きいという問題がある。さらに数十μｍの導電膜厚を成膜する場合には、膜厚が厚くなるにしたがって成膜されるグレーンが不均一となる。グレーンが不均一になることで、導電膜の特性がばらつき、抵抗率が高くなるという導電膜の問題もある。そのために低抵抗で、かつ容量値が小さい貫通電極の構造、その製造方法の確立が望まれている。
【０００７】
貫通電極に関する特許文献として下記特許文献１，２がある。特許文献１では、半導体基板に数十μｍ径のトレンチを形成した後に、トレンチに塗布絶縁膜を充填し、再度エッチングして形成されたトレンチに導電膜を成膜することで、導電膜中に空洞のない貫通電極を形成している。特許文献２では、貫通電極の外側に第２の絶縁領域を設けることで、貫通電極と半導体基板の短絡を防止している。
【０００８】
またビアホール、スルホールやコンタクトホールの形成方法に関する特許文献としては特許文献３，４，５，６がある。特許文献３、４では、ゲート電極の上部及び側面にエッチングレートが異なる絶縁膜を成膜し、セルフアラインコンタクトを形成している。特許文献５では、ゲート電極をマスクとして、拡散層を形成している。特許文献６には、層間絶縁膜のホール形成時のエッチング方法が記載されている。しかし、これらの特許文献においては、半導体基板との容量が小さく、低抵抗値を備えた貫通電極の構造や、その製造方法に関する技術については記載されていない。
【０００９】
【特許文献１】特開２００３−０１７５５８号公報
【特許文献２】特開２００２−２８９６２３号公報
【特許文献３】特開２００５−０９４０４４号公報
【特許文献４】特開２００４−２２８３０８号公報
【特許文献５】特開平０８−０７８６９９号公報
【特許文献６】特開２００４−２７３４８３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上記したように、３次元半導体装置に用いられる貫通電極は、貫通電極の抵抗が大きく、高速データ転送ができないという問題と、貫通電極の埋め込み導電膜の膜厚が厚いことから埋め込み導電膜の成膜時間が長くなるという問題がある。
【００１１】
本願の目的は、上記した問題に鑑み、貫通電極の抵抗が小さく、かつ導電膜の埋め込み時間が短く低抵抗の導電膜により形成された貫通電極の製造法及びこれらの貫通電極を備えた高速データ転送可能な半導体装置を提供することである。
【課題を解決するための手段】
【００１２】
本発明は上記した課題を解決するため、基本的に下記に記載される技術を採用するものである。またその技術趣旨を逸脱しない範囲で種々変更できる応用技術も、本願に含まれることは言うまでもない。
【００１３】
本発明の貫通電極の製造方法は、ゲート電極の第１導電膜をマスクとして、柱状半導体を有する内部貫通電極用トレンチと、前記内部貫通電極用トレンチを囲むリング状半導体の外周に外周貫通電極用トレンチとを形成し、前記内部貫通電極トレンチ及び外周貫通電極用トレンチのそれぞれの内部を貫通電極絶縁膜と貫通電極導電膜とで充填し、内部貫通電極と外周貫通電極を形成することを特徴とする。
【００１４】
本発明の貫通電極の製造方法において、前記内部貫通電極用トレンチの内部に前記柱状半導体を備えることで、前記柱状半導体がない場合よりも薄い膜厚の貫通電極導電膜により前記内部貫通電極用のトレンチを充填することを特徴とする。
【００１５】
本発明の貫通電極の製造方法において、前記第１導電膜の上にゲート電極の第２導電膜を成膜し、前記第２導電膜を前記内部貫通電極の接続配線とし、前記外周貫通電極はフローティング状態とすることを特徴とする。
【００１６】
本発明の貫通電極の製造方法において、前記第１及び第２導電膜を、トランジスタのゲート電極パターンと同時にパターニングすることを特徴とする。
【００１７】
本発明の貫通電極の製造方法において、前記貫通電極からの接続配線工程と、前記ゲート電極からの接続配線工程とを同一工程で行うことを特徴とする。
【００１８】
本発明の貫通電極の製造方法において、前記第１の導電膜はポリシリコン及び高融点金属とシリコンとの化合物のなかから選択された材質により成膜されることを特徴とする。
【００１９】
本発明の貫通電極の製造方法において、前記第２の導電膜は高融点金属、高融点金属のシリコン化合物及び高融点金属の窒化化合物のなかから選択された材質により成膜されることを特徴とする。
【００２０】
本発明の貫通電極の製造方法において、前記貫通電極導電膜は高融点金属、高融点金属のシリコン化合物及び高融点金属の窒化化合物のなかから選択された材質により成膜されることを特徴とする。
【００２１】
本発明の半導体装置は、上記したいずれか１つに記載の貫通電極の製造方法により製造された貫通電極を備えたことを特徴とする。
【００２２】
本発明の半導体装置において、前記外周貫通電極と前記リング状半導体は電位が供給されないフローティング状態であることを特徴とする。
【００２３】
本発明の半導体装置において、前記柱状半導体は正方形又は長方形の形状を有し、前記リング状半導体との間隔を等しくなるように配置形成され、前記リング状半導体との間隔は前記内部貫通導電膜により充填されていることを特徴とする。
【００２４】
本発明の半導体装置において、前記柱状半導体は、正方形又は長方形の形状を有し、前記リング状半導体及び隣接する柱状半導体との間隔を等しくなるように複数配置形成され、前記リング状半導体及び隣接する柱状半導体との空間は前記内部貫通導電膜により充填されていることを特徴とする。
【００２５】
本発明の半導体装置において、前記外周貫通電極の外側に、さらにリング状半導体と外周貫通電極とを備えた外周層を複数備えたことを特徴とする。
【発明の効果】
【００２６】
本発明の貫通電極は、ゲート電極の第１導電膜をマスクとして形成し、さらに第１導電膜の上に成膜されたゲート電極の第２導電膜を、貫通電極の配線電極とする。ゲート電極形成工程において貫通電極を形成することで高融点金属およびその化合物が使用でき、低抵抗化が図れる。さらに貫通電極からの接続配線工程をゲート電極からの接続配線工程を共有化することで工程を短縮できる効果が得られる。これらの構成とすることで抵抗値が小さい貫通電極が得られ、この貫通電極を備えた半導体装置が得られる。
【発明を実施するための最良の形態】
【００２７】
本発明の最良の形態について、図１を参照して説明する。図１には本発明の貫通電極の構造を示す。図１（Ａ）にはその平面図、図１（Ｂ）にはラインＡ−Ａ’における断面図を示す。
【００２８】
本発明の貫通電極は半導体基板１１に内部貫通電極１２と、外周貫通電極１４とを備えた２重の貫通電極構造である。外周貫通電極１４は半導体基板１１にリング状に形成されている。外周貫通電極１４の内側にはリング状半導体があり、内部貫通電極１２はリング状半導体１１ａに囲まれて形成されている。内部貫通電極１２が実際の貫通電極として機能する貫通電極である。外周貫通電極１４とリング状半導体は電位が供給されないフローティング状態であり、半導体基板１１と内部貫通電極１２との間の容量を小さくするために設けられている。内部貫通電極１２と外周貫通電極１４は、半導体基板１１のトレンチのなかに形成され、それぞれ周囲の半導体と絶縁するための貫通電極絶縁膜と、その絶縁膜に囲まれた貫通電極導電膜とを備えている。
【００２９】
外周貫通電極１４は、半導体基板１１とリング状半導体１１ａとの間のリング状のトレンチの中に形成される。半導体基板１１とリング状半導体１１ａと絶縁する外周貫通絶縁膜１５と、その内部に外周貫通導電膜１４ａを備えている。内部貫通電極１２は、リング状半導体１１ａ内部のトレンチに形成される。内部貫通電極用のトレンチ内部には複数の半導体柱１１ｄを有し、柱状半導体１１ｄとリング状半導体１１ａとの間及び隣接する柱状半導体間は内部貫通絶縁膜１３と、内部貫通導電膜１２ａを備えている。
【００３０】
内部貫通電極１２は、リング状半導体１１ａと柱状半導体１１ｄとの間に形成される。この柱状半導体１１ｄはリング状半導体１１ａ及び隣接する柱状半導体１１ｄとの間隔が等しくなるように配置する。これらの間隔を等間隔とすることで内部貫通電極の絶縁膜及び導電膜を成膜する際に、薄い膜厚で柱状半導体間を均等に充填することができる。トレンチを充填するためにはそのトレンチ径の半分以上の膜厚が必要となる。内部貫通電極の内部を等間隔の柱状半導体で分割し、その間隔を小さくすることで、成膜する膜厚を薄くできる。また等間隔とすることで均一に充填できる。
【００３１】
例えば図１（Ａ）においては、正方形の柱状半導体が４行４列配置されている。ここで、外側の正方形を３０μｍ角、その中の柱状半導体を１辺２μｍとする。絶縁膜厚を０．１μｍとすれば、約２μｍ程度の導電膜厚で内部貫通電極を充填することができる。柱状半導体で分割しない場合には一辺３０μｍの半分である１５μｍ以上の膜厚と比較すれば、その１／７の薄さとなる。このように薄い膜厚で充填できるために製造工程での導電膜の埋め込み時間が短くなり、生産ラインの負荷が軽くなる。さらに膜厚が薄いことで均一な膜質が得られることから、低抵抗の内部貫通電極が得られる。
【００３２】
また柱状半導体１１ｄはその間隔を等間隔に配置することから、その形状は正方形、または長方形とすることが好ましい。しかしその形状は特に限定されるものではなく、柱状半導体間のスペースが導電膜により均一に充填されるように、スペースをほぼ等間隔として形成される形状であればよい。さらに柱状半導体の個数は１個でもよく、複数配置することもできる。また柱状半導体のサイズを小さくすることで柱状半導体が形成される面積が小さくなり、導電膜を形成する領域の比率が大きくなり、より低抵抗の内部貫通電極が得られる。これらの内部貫通電極１２及び柱状半導体１１ｄの形状によって貫通電極の抵抗値は変化することから、貫通電極として必要な抵抗値や容量値によってその形状を変更することが可能である。
【００３３】
外周貫通電極１４は、外周貫通電極絶縁膜１５によりリング状半導体１１ａと半導体基板１１とから絶縁分離される。外周貫通電極１４とリング状半導体はどの電位配線にも接続せず、フローティング状態とする。外周貫通電極１４はフローティング状態であり電極としては、機能しないので、外周貫通導電膜１４ａを形成しないで、全て外周貫通電極絶縁膜１５として構成することもできる。したがって、外周貫通電極１４が形成される半導体基板１１とリング状半導体１１ａ間の間隔は、柱状半導体１１ｄ間の間隔と等しいか、小さくすることができる。また、リング状半導体１１ａと外周貫通電極１４を２重に構成することも可能である。
【００３４】
また外周貫通電極１４とリング状半導体１１ａとを、フローティング状態とすることで半導体基板１１と内部貫通電極１２との間の容量は飛躍的に小さくできる。半導体基板１１と内部貫通電極１２間の容量は、半導体基板１１と外周貫通電極１４間の容量と、外周貫通電極１４とリング状半導体１１ａ間の容量と、リング状半導体１１ａと内部貫通電極１２間の容量と、が直列接続された合成容量となる。そのため半導体基板１１と内部貫通電極１２との間の容量は飛躍的に小さくなる。また、内部貫通電極１２と半導体基板１１の間に生じる容量が小さくなることで容量による絶縁膜への膜厚制限がなくなる。内部貫通電極絶縁膜１３及び外周貫通電極絶縁膜１５の膜厚は絶縁耐圧のみを考慮すればよく、従来の絶縁膜厚よりも格段に、例えば１／３以下にも薄くすることができる。
【００３５】
本発明の貫通電極は、柱状半導体を設けた内部貫通電極と、リング状半導体と、外周貫通電極から構成される。半導体基板１１にトレンチを形成し、リング状半導体１１ａ、柱状半導体１１ｄを設けている。このトレンチは柱状半導体１１ｄを設けることから従来技術の貫通電極形成プロセスと比較し、微細パターンとなる。そのため貫通電極の形成は、配線工程前のなるべく早い工程で行うことが好ましい。
【００３６】
一般的な貫通電極は、配線工程または配線工程終了後に形成される。しかし、配線工程以降に貫通電極形成する場合には、半導体基板までの間に多種類の層間絶縁膜が使用され、その膜厚も厚くなっている。多種類の絶縁膜を同時にエッチングすると、それぞれの絶縁膜のエッチングレートが異なるために正常なエッチング形状が得られにくくなる。そのために微細パターンが得られなく、大きなパターンになる。柱状半導体の間隔が大きなパターンになると、貫通電極絶縁膜や貫通電極導電膜の膜厚を厚くせざる得なくなる。そのためになるべく最初の工程で実施することが望ましい。
【００３７】
以下簡単に製造工程について説明する。ここでは絶縁分離工程の後に、外周貫通電極用のトレンチと内部貫通電極用のトレンチを形成する。絶縁膜と導電膜を成膜し内部貫通電極絶縁膜１３と外周貫通絶縁膜１５、内部貫通電極導電膜１２ａと外周貫通電極導電膜１４ａを形成した後に平坦化する。この導電膜としてはポリシリが使用される。ポリシリが使用される理由はウェル拡散等における高温処理に対応できることである。金属を使用する場合には、高温処理の制限、汚染に対する保護膜の形成等が必要となる。そのため半導体標準プロセスの条件変更が必要になることで使用できない。
【００３８】
その後通常の拡散プロセスにより、拡散層、トランジスタ、配線１６等を形成する。この配線工程において貫通電極の取り出し配線を同時に形成される。配線工程が終了した後、裏面研削し、所定の厚さまで半導体基板を薄くする。半導体基板の裏面に半導体装置を保護する絶縁膜１８を形成し、さらに内部貫通導電膜１２ａ上の一部の絶縁膜を開口する。開口部にはバンプ１９を形成し、外部に接続する。図１（Ｂ）にはバンプ１９を半導体基板１１の裏面側に形成した。同様に表面側にも絶縁膜１７を開口し、バンプ１９を形成することができる。これらの工程により本願の貫通電極は構成される。
【００３９】
本発明の貫通電極は、内部貫通電極とその外周にフローティング状態のリング状半導体と外周貫通電極とから構成される。内部貫通電極はその内部に等間隔で配置された柱状半導体を有することで、薄い膜厚の導電膜により低抵抗の内部貫通電極を形成できる。リング状半導体と外周貫通電極とを設けフローティング状態にすることで、半導体基板と内部貫通電極間の容量を飛躍的に小さくできる。この構成とすることで抵抗、容量値が小さく、また生産しやすい貫通電極が得られ、この貫通電極を備えた高速データ転送できる半導体装置が得られる。
【実施例１】
【００４０】
実施例１として、本発明における貫通電極の製造方法を説明する。実施例の製造方法は半導体標準プロセスを大幅に変更することなく、半導体標準プロセスに適合させた貫通電極の製造方法である。本実施例ではゲート電極形成工程において貫通電極を形成する。図２〜図１３に貫通電極の製造工程に従ってそれぞれの半導体装置の断面図を示す。図２〜図８には図の左側に１つの貫通電極の断面図、右側にトランジスタの断面図を示す。図９〜図１３には１つの貫通電極の断面図を示す。
【００４１】
図２に示すように、半導体基板２１には素子分離用のシャロートレンチアイソレーション（以下ＳＴＩと称する）絶縁膜２２が形成されている。さらに図示されていないウェル拡散層が形成された後、ゲート絶縁膜、ゲート電極の第１導電膜であるゲートポリ２３が成膜される。ここまでは通常プロセスと同一であり、貫通電極が形成される領域とトランジスタ等が形成される領域とも同じ処理が行われる。さらにエッチングマスク用のマスク酸化膜２４が成膜される。貫通電極形成のためのリソグラフィー及びエッチング技術により内部貫通電極２５用のトレンチ２７、外周貫通電極２６用のトレンチ２８を開口する。内部／外周貫通電極用トレンチ２７及び２８によりシリコン基板２１は、リング状半導体３０と、柱状半導体２９とに分割される。
【００４２】
内部貫通電極用トレンチ２７はそれぞれ同じ幅を有するように、また外周貫通電極用トレンチ２８の幅は内部貫通電極用トレンチ２７と同等又は小さく形成する。内部貫通電極用トレンチ２７の幅を等しくすることでトレンチ２７内は同じ膜厚の導電膜で均一に埋め尽くすことができ、このときトレンチ２８も同時に埋め尽くすことになる。このときには右側に図示したトランジスタ部はパターニングされない。ゲートポリシリ２３はゲート電極の第１導電膜としての使用される材質であればよく、ポリシリや高融点メタルを含むシリサイドが使用することができる。
【００４３】
続いて図３に示すように半導体基板２１の全面に側壁絶縁膜３１を成膜する。絶縁膜はシリコン基板全体に形成されるが内部貫通電極２５用のトレンチ２７に形成された絶縁膜を内部貫通電極絶縁膜３２、外周貫通電極２６用のトレンチ２８に形成された絶縁膜を外周貫通電極絶縁膜３３と呼称する。内部貫通電極絶縁膜３２はリング状半導体と柱状半導体間、隣接する柱状半導体間を絶縁する。外周貫通電極２６は半導体基板とリング状半導体を絶縁する。
【００４４】
図４に示すように、ＣＶＤ法を用いて半導体基板２１の全面に導電膜を成膜し、内部貫通電極２５用のトレンチ２７、外周貫通電極２６用のトレンチ２８内を埋め込む。このとき柱状半導体２９によりトレンチ２７は複数に等間隔で分割されているために薄い膜厚の導電膜で埋め込むことが出来る。薄い膜厚の導電膜を形成することで均一な膜質で低抵抗の導電膜が得られる。導電膜はシリコン基板全体に形成されるが内部貫通電極２５用のトレンチ２７に形成された導電膜を内部貫通導電膜３４、外周貫通電極用のトレンチ２８に形成された導電膜を外周貫通導電膜３５と呼称する。
【００４５】
その後平坦化を行いトレンチ内に内部貫通電極２５、外周貫通電極２６を形成する。導電膜としてはタングステン、チタン等の高融点メタル、これら高融点メタルのシリコン化合物及び窒化物を用いる。成膜方法としてはＣＶＤ法、スパッター法等が用いられる。なお外周貫通電極２６は電位が供給されないでフローティング状態で使用されることから、外周貫通電極２６用のトレンチ２８の大きさを小さくし、外周貫通電極２６用のトレンチ２８は絶縁膜によって完全に埋め込み、導電膜を形成しない構成としてもよい。
【００４６】
次に図５に示すように側壁絶縁膜３１及びマスク酸化膜２４を除去し、ゲートポリ２３を露出させる。マスク酸化膜２４の成膜からマスク酸化膜２４の除去工程は貫通電極専用の工程である。図６のようにゲートポリ２３上にゲート電極メタル３６と窒化膜３７と、を成膜する。このゲート電極メタルとしてはタングステン、チタン等の高融点メタル、これら高融点メタルのシリコン化合物及び窒化物、またこれらの組み合わせた複数層とすることができる。
【００４７】
さらに図７に示すようにゲート電極のパターニングを行う。このゲートパターニングにおいては、右側のトランジスタ部のゲート電極３８と同時に、内部貫通電極２５と外周貫通電極２６の接続配線３９、４０が形成される。さらに窒化膜４１を成膜する（図８）。この窒化膜４１は、セルフアラインコンタクト用にゲート電極を保護するためのものであり、ダイナミックランダムアクセスメモリにおいては標準的な半導体プロセスである。この窒化膜４１で貫通電極を覆うことで、ゲート電極の第２導電膜及び貫通電極である金属類の汚染防止の役割を兼ねる。
【００４８】
これらのゲート電極メタル３６と窒化膜３７の成膜、ゲート電極のリソグラフィーとエッチング、窒化膜４１の成膜は貫通電極固有のプロセスではなく、半導体標準のプロセスと共有化する。その後は通常の半導体プロセス工程が実施される。この内部貫通電極２５と外周貫通電極２６の接続配線３９、４０は通常トランジスタのゲート電極と同じく、ゲートポリシリ２３とゲート電極メタル３６及び窒化膜３７により構成される。そのために貫通電極をゲート電極と同一に扱うことができる。
【００４９】
このようにゲート電極の第１導電膜をマスクとして、貫通電極を形成する。貫通電極導電膜として高融点金属及びその化合物が使用できることで、貫通電極の抵抗は低抵抗とできる。またゲート電極の第２導電膜を貫通電極の接続配線として利用することができる。さらにゲート電極の第２導電膜の成膜以降のゲートパターン工程、貫通電極の接続配線パターン等々を半導体標準のプロセスと共有化し同じ工程とできる。したがって貫通電極の表面はゲート電極と同一構成となることから、半導体標準工程と共有化することで貫通電極としての専用工程が少なく、量産上の利点が大きい。
【００５０】
層間膜４２に配線４３を形成する（図９）。半導体装置の拡散、配線工程が終了する。以降の工程は再び貫通電極専用の工程となる。図１０に示すように裏面側から、半導体基板２１を研削し、所定の厚さまで薄くする。半導体基板２１の裏面側を内部貫通電極２５及び外周貫通電極２６が露出するまで研削し、半導体基板２１を薄くする。なお半導体基板２１の裏面研削は、研削を途中まで実施し、その後ウェットポリッシュやドライポリッシュ等の２段階の研磨を行ってもよい。基板の裏面側に絶縁膜４４を成膜し、バンプ用のホールを開口する（図１１）。その開口部にバンプ４５を形成する（図１２）。表面側にバンプを形成する場合には層間膜４２に開口し、配線４３上にバンプを形成する。さらに、表面と裏面の両方にバンプを形成してもよい。その後チップに分割され貫通電極を備えた半導体装置となる。
【００５１】
図１３に２つの半導体装置を積層した３次元半導体装置を示す。上側の半導体装置の表面側（トランジスタ、配線層が形成された側）は保護膜で保護され、裏面側のバンプにより下側の半導体装置に接続される。下側の半導体装置は、裏面側が絶縁膜で保護され、表面側のバンプにより上側の半導体装置に接続される。このとき上側の半導体装置と下側の半導体装置の信頼性や電気的特性を確保するため、樹脂からなる接着層５６によって封止することが望ましい。このように貫通電極を備えた半導体装置を積層することで小型の３次元半導体装置が得られる。
【００５２】
本実施例の貫通電極の製造方法は、ゲート電極の第１導電膜をマスクとして、貫通電極を形成する。ゲート電極に使用される高融点金属やその化合物が使用できることで低抵抗の貫通電極が得られる。またゲート電極を覆う窒化膜により同時に貫通電極を保護することで汚染防止が図られる。このように通常の半導体プロセスに適合させ、工程を共有化させる。このように工程を共有化することで、貫通電極専用工程を減らし、工程短縮や、量産設備を共有することができる等の利点が大きい。
【００５３】
さらに本発明の貫通電極は内部貫通電極とその外周にフローティング状態の外周貫通電極とリング状半導体から構成される。内部貫通電極はその内部に等間隔で配置された柱状半導体を有することで、薄い膜厚の導電膜により内部貫通電極を形成できる。外周貫通電極とリング状半導体をフローティング状態とすることで、半導体基板と内部貫通電極間の容量を飛躍的に小さくできる。このように貫通電極の構成、製造方法とすることで抵抗値、容量値とも小さく、生産しやすい貫通電極及びこの貫通電極を備えた高速データ転送できる半導体装置が得られる。
【００５４】
以上本願発明を実施の形態及び実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その趣旨を逸脱しない範囲において種々変更して実施することが可能である。さらに上記実施例には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。
【図面の簡単な説明】
【００５５】
【図１】本発明における貫通電極の（Ａ）平面図、ラインＡーＡ’における（Ｂ）断面図である。
【図２】本発明の貫通電極の工程（トレンチ形成）における断面図である。
【図３】本発明の貫通電極の工程（側壁絶縁膜成膜）における断面図である。
【図４】本発明の貫通電極の工程（平坦化）における断面図である。
【図５】本発明の貫通電極の工程（マスク酸化膜除去）における断面図である。
【図６】本発明の貫通電極の工程（窒化膜成膜）における断面図である。
【図７】本発明の貫通電極の工程（ゲートパターニング）における断面図である。
【図８】本発明の貫通電極の工程（窒化膜成膜）における断面図である。
【図９】本発明の貫通電極の工程（配線形成）における断面図である。
【図１０】本発明の貫通電極の工程（裏面研削）における断面図である。
【図１１】本発明の貫通電極の工程（裏面絶縁膜開口）における断面図である。
【図１２】本発明の貫通電極の工程（バンプ形成）における断面図である。
【図１３】本発明における３次元半導体装置の断面図である。
【図１４】３次元半導体装置の断面図である。
【図１５】従来例の貫通電極の断面図である。
【符号の説明】
【００５６】
１    支持基板
２    配線パターン
３，４，５    半導体装置
６    バンプ
７    貫通電極
７ａ    貫通導電膜
７ｂ    貫通電極絶縁膜
１１、２１    半導体基板
１１ａ、３０    リング状半導体
１１ｄ、２９    柱状半導体
１２、２５    内部貫通電極
１２ａ，３４    内部貫通導電膜
１３、３２    内部貫通電極絶縁膜
１４、２６    外周貫通電極
１４ａ、３５    外周貫通導電膜
１５、３３    外周貫通電極絶縁膜
１６、４３    配線
１７、１８、３１、４２、４４    絶縁膜
１９、４５    バンプ
２２    ＳＴＩ絶縁膜
２３    ゲートポリ（ゲート電極第１導電膜）
２４    マスク酸化膜
２７、２８    トレンチ
３６    ゲート電極メタル（ゲート電極第２導電膜）
３７、４１    窒化膜
３８    ゲート電極
３９、４０    接続配線
４６    接着剤
【図１】
2007165461.tif 000003
【図２】
2007165461.tif 000004
【図３】
2007165461.tif 000005
【図４】
2007165461.tif 000006
【図５】
2007165461.tif 000007
【図６】
2007165461.tif 000008
【図７】
2007165461.tif 000009
【図８】
2007165461.tif 000010
【図９】
2007165461.tif 000011
【図１０】
2007165461.tif 000012
【図１１】
2007165461.tif 000013
【図１２】
2007165461.tif 000014
【図１３】
2007165461.tif 000015
【図１４】
2007165461.tif 000016
【図１５】
2007165461.tif 000017