【事件の表示】
　平成　４年特許願第　６４２０８号「論理シミュレーション方法及び論理シミュレータ」拒絶査定に対する審判事件［平成　５年１０月１５日出願公開、特開平　５−２６６１２３］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　
　本願は、平成４年３月１９日の出願であって、平成１２年１０月１０日付けで手続補正がされた後、平成１２年１１月１日付けで拒絶査定がされ、これに対して、平成１２年１２月７日に審判請求がされ、平成１３年１月９日付けで手続補正がされたものである。
　
　
２．本願発明
　
　本願発明は、明細書及び図面の記載からみて、平成１３年１月９日付け手続補正書で手続補正された特許請求の範囲に記載されたとおりであって、その請求項１に係る発明は次のとおりのもの（以下、「本願発明１」という。）である。
「【請求項１】
　複数の論理素子データ及びネットデータを含むＬＳＩの論理回路データを論理回路データ記憶部から入力するとともに、このＬＳＩに入力しその動作を調べるための外部信号データを外部信号データ記憶部から入力し、そのときの内部時刻における外部信号データの信号変化または各論理素子の入力ピンの信号変化を入力ピンイベントとし、各論理素子の出力ピンの信号変化を出力ピンイベントとして、入力ピンイベントまたは出力ピンイベントをそれぞれ対応する各論理素子の入力ピンまたは出力ピンに割り付け、
　各論理素子に出力ピンイベントが割り付けられた場合には、配線ディレイがあるか否かを判定し、配線ディレイがある場合にはそのときの内部時刻に出力先毎の前記配線ディレイを加算することにより当該論理素子の出力先における各論理素子の入力ピンの信号変化を算出し、その算出した信号変化を新たな入力ピンイベントとして第１の登録部に登録し、
　各論理素子に入力ピンイベントが割り付けられた場合にはそのイベントに基づいてその内部時刻以降に発生する当該論理素子の出力ピンの信号変化を算出し、その算出した信号変化を新たな出力ピンイベントとして第２の登録部に登録するようにしたことを特徴とする論理シミュレーション方法。」
　
　
３．刊行物
　
　これに対して、原審及び当審で拒絶の理由に引用した特開平４−５４６７５号公報（平成４年２月２１日出願公開。以下、「刊行物１」という。）には、「論理シミュレーション方式」に関する発明において、図面と共に、以下の記載がある。
　
（ア）「操作１−１
　タイムホイールの時刻ｔにスケジュールされているイベント（出力ピンの変化）を１つ取り出す。
操作１−２
　イベントに示されている出力ピン２の状態値をイベントに示された状態値に変更する。状態値は、例えば、論理０、論理１、不定、ハイインピーダンス等の値を取る。
操作１−３
　イベントに示されている出力ピン２の属するネット３をトレースし、それに属する入力ピン４、５、６の状態値をイベントに示された状態値に変更する。
（中略）
操作１−６
　操作１−４で作成された「入力ピンの状態値が変化したプリミティブの一覧テーブル」に記録されている各プリミティブをその機能（ＡＮＤ、ＯＲ、ＮＯＴ、フリップ・フロップなどの論理動作）に従って評価し、それぞれのプリミティブの出力ピン１０、１１、１２の新しい状態値を求める。
操作１−７
　操作１−６の出力ピンについて、新しい状態値と古い状態値を比較し、異なる場合は、タイムホイールの時刻ｔ＋１にその出力ピンと新しい状態値をイベントとしてスケジュールする。」（第２頁下右欄６行〜第３頁上左欄２０行）
　
（イ）「第５図のような動作をする論理シミュレーションにプリミティブのディレイＰｄ（入力ピンの変化が出力ピンに伝播するまでの時間）を反映させるためには、上記の操作１−７において変化した出力ピンをスケジュールする時刻をｔ＋１ではなくｔ＋Ｐｄにすれば良い。」（第３頁上右欄９行〜１５行）
　
（ウ）「配線ディレイを考慮するシミュレーションの従来方法を第６図を参照しつつ説明する。上述のようなプリミティブのディレイＰｄを考慮した論理シミュレータに配線ディレイを反映させるために、第６図に示すように、プリミティブ間のネットの分岐に対応して、ダミー・プリミティブ１３、１４、１５を回路モデルに挿入し、各配線ディレイＬｄをダミー・ディレイのプリミティブ・ディレイＰｄとして扱う方法が採用されている。」（第３頁下左欄１５行〜下右欄３行）
　
（エ）「第３図は本発明の論理シミュレータの構成概要を示す図である。同図において、３１は回路の初期状態値を記憶するファイル、３２は入力パターンを記憶するファイル、３３はシミュレーション結果の状態値を記憶するファイル、３４はシミュレータ本体、３５は回路モデル・メモリ、３６はタイムホイール・メモリ、３７はイベント・メモリ、３８は作業用メモリをそれぞれ示している。
　ファイル３１には、回路モデルを構成するプリミティブの初期状態値が記憶されている。ファイル３２には、論理シミュレーションの対象となる論理回路の外部入力ピンに印加される状態値のパターンが記憶されている。この入力パターンは、例えば、外部入力ピンＡの状態値が時刻１で論理１になるとか、外部入力ピンＢの状態値が時刻３で論理１になるとか云うものである。ファイル３３には、シミュレーション結果が書き込まれる。
　回路モデル・メモリ３５は、シミュレーション対象となる論理回路を構成するプリミティブ（ＡＮＤ、ＯＲ、フリップ・フロップなど）、ピン、ディレイ、状態値などを記憶する。」（第５頁下右欄１１行〜第６頁上左欄１１行）
　
　上記（ア）〜（エ）の記載によると、刊行物１には、
「プリミティブ・ディレイＰｄを考慮した論理シミュレータに更に配線ディレイＬｄを反映させるため、プリミティブ間のネットの分岐に対応して、ダミー・プリミティブ１３、１４、１５を回路モデルに挿入した、シミュレーション対象となる論理回路を構成するプリミティブ、ダミー・プリミティブ、ピン、ディレイ、状態値などを入力し、
　タイムホイールの時刻ｔにスケジュールされているイベント（出力ピンの変化）を１つ取り出し、イベントに示されている出力ピン２の状態値をイベントに示された状態値に変更し、
　イベントに示されている出力ピン２の属するネット３をトレースし、それに属する入力ピン４、５、６の状態値をイベントに示された状態値に変更し、
　各プリミティブをその機能（ＡＮＤ、ＯＲ、ＮＯＴ、フリップ・フロップなどの論理動作）に従って評価し、それぞれのプリミティブの出力ピン１０、１１、１２の新しい状態値を求め、
　出力ピンについて、新しい状態値と古い状態値を比較し、異なる場合は、プリミティブのディレイＰｄ（入力ピンの変化が出力ピンに伝播するまでの時間）を加算した、タイムホイールの時刻ｔ＋Ｐｄにその出力ピンと新しい状態値をイベントとしてスケジュールする論理シミュレーション方式」の発明（以下、「刊行物１記載の発明」という。）が記載されている。
　
　また、上記刊行物１には、上記（ア）〜（エ）の他、以下の記載がある。
（オ）「当該プリミティブの出力ピンについて新しい状態値と古い状態値とを比べ、異なる場合は、前記出力ピンに配線を介して接続されている受け側の入力ピンｊを特定する入力ピン特定情報と前記新しい状態値に等しい入力ピン状態値より成るイベント情報を、時刻ｔ＋Ｐｄ＋Ｌｄ（ｐｄは前記入力ピンｉを待つプリミティブのディレイ、Ｌｄは前記出力ピンと前記入力ピンｊとの間の配線ディレイ）に対応付けて前記イベント発生予定表に書き込む」（第１頁下右欄２行〜１１行）
　
（カ）「論理シミュレーション方式に関し、
　ダミー・プリミティブを必要としない配線ディレイを考慮した論理シミュレーション方式を提供することを目的とし、」（第１頁下右欄１７行〜２０行）
　
　（オ）及び（カ）の記載によると、
「ダミー・プリミティブを必要としない配線ディレイを考慮した論理シミュレーション方式を提供することを目的とし、
　当該プリミティブの出力ピンについて新しい状態値と古い状態値とを比べ、異なる場合は、前記出力ピンに配線を介して接続されている受け側の入力ピンｊを特定する入力ピン特定情報と前記新しい状態値に等しい入力ピン状態値より成るイベント情報を、時刻ｔ＋Ｐｄ＋Ｌｄ（ｐｄは前記入力ピンｉを待つプリミティブのディレイ、Ｌｄは前記出力ピンと前記入力ピンｊとの間の配線ディレイ）に対応付けて前記イベント発生予定表に書き込む」こと（以下、「刊行物１記載の事項」という。）が記載されている。
　
　
４．対比・判断
　
　刊行物１記載の発明は「論理シミュレーション方式」なる物として発明が表現されているが、これを方法として発明を表現し得ることは明らかであって、単なる表現上の問題にすぎない。
　また、配線遅延をダミー・プリミティブのプリミティブ・ディレイに置換することにより、配線部分のディレイはなくなることから、ダミー・プリミティブの出力ピンとプリミティブの入力ピンが配線により接続されている場合、ダミー・プリミティブの出力ピンの状態変化とプリミティブの入力ピンの状態変化とは同一となることは明らかである。
　
　これに基づいて、本願発明１と刊行物１記載の発明とを対比すると、
　
（あ）刊行物１記載の発明は、シミュレーション対象となる論理回路を構成するプリミティブ、ダミー・プリミティブ、ピン、ディレイ、状態値などを入力し、タイムホイールの時刻ｔにスケジュールされているイベントを１つ取り出し、イベントに示されている出力ピン２の状態値をイベントに示された状態値に変更し、イベントに示されている出力ピン２の属するネット３をトレースし、それに属する入力ピン４、５、６の状態値をイベントに示された状態値に変更する動作を奏している。
　このため、シミュレーション対象となる論理回路を構成するプリミティブ、ダミー・プリミティブ、ピン、ディレイ、状態値などの論理回路データを「回路モデル・メモリから入力する」点、「このＬＳＩに入力しその動作を調べるための外部信号データを外部信号データ記憶部から入力」する点、及び、入力ピンイベントが「外部信号データの信号変化または各論理素子の入力ピンの信号変化」である点を除き、複数の論理素子データ及びネットデータを含むＬＳＩの論理回路データを入力し、そのときの内部時刻における各論理素子の入力ピンの信号変化を入力ピンイベントとし、各論理素子の出力ピンの信号変化を出力ピンイベントとして、入力ピンイベントまたは出力ピンイベントをそれぞれ対応する各論理素子の入力ピンまたは出力ピンに割り付ける点で、本願発明１と相違しない。
　
（い）刊行物１記載の発明は、タイムホイールの時刻ｔにスケジュールされているイベントを１つ取り出し、イベントに示されている出力ピン２の状態値をイベントに示された状態値に変更し、イベントに示されている出力ピン２の属するネット３をトレースし、それに属する入力ピン４、５、６の状態値をイベントに示された状態値に変更し、各プリミティブをその機能に従って評価し、それぞれのプリミティブの出力ピン１０、１１、１２の新しい状態値を求め、出力ピンについて、新しい状態値と古い状態値を比較し、異なる場合は、プリミティブのディレイＰｄを加算した、タイムホイールの時刻ｔ＋Ｐｄにその出力ピンと新しい状態値をイベントとしてスケジュールする動作を奏している。
　そして、「タイムホイールの時刻ｔにスケジュールされているイベントを１つ取り出し、イベントに示されている出力ピン２の状態値をイベントに示された状態値に変更」することは、プリミティブの出力ピンにイベントが割り付けることに相当すること、及び、プリミティブの出力ピンに接続された配線部分に配線ディレイがあって、その配線部分にダミー・プリミティブが予め挿入されている場合、ダミー・プリミティブの入力ピンに接続されたプリミティブの出力ピンのイベントは、上記動作により、ダミー・プリミティブの出力ピンのイベントとして、そのピンと状態値がスケジュールされることは、明らかである。
　また、ピンと状態値のスケジュールは、イベント・メモリなどへの登録により行われることは、刊行物１第６頁上右欄７行〜１０行などの記載からみても明らかである。
　このため、刊行物１記載の発明は、「配線ディレイがあるか否かを判定し」の点、及び、「新たな入力ピンイベントとして」の点を除き、「各論理素子に出力ピンイベントが割り付けられた場合には、配線ディレイがある場合にはそのときの内部時刻に出力先毎の前記配線ディレイを加算することにより当該論理素子の出力先における各論理素子の入力ピンの信号変化を算出し、その算出した信号変化を新たなイベントとして第１の登録部に登録し」ている点で、本願発明１と相違しない。
　
（う）刊行物１記載の発明は、タイムホイールの時刻ｔにスケジュールされているイベントを１つ取り出し、イベントに示されている出力ピン２の状態値をイベントに示された状態値に変更し、イベントに示されている出力ピン２の属するネット３をトレースし、それに属する入力ピン４、５、６の状態値をイベントに示された状態値に変更し、各プリミティブをその機能に従って評価し、それぞれのプリミティブの出力ピン１０、１１、１２の新しい状態値を求め、出力ピンについて、新しい状態値と古い状態値を比較し、異なる場合は、プリミティブのディレイＰｄを加算した、タイムホイールの時刻ｔ＋Ｐｄにその出力ピンと新しい状態値をイベントとしてスケジュールする動作を奏している。
　そして、「イベントに示されている出力ピン２の属するネット３をトレースし、それに属する入力ピン４、５、６の状態値をイベントに示された状態値に変更」することは、プリミティブの入力ピンにイベントが割り付けることに相当すること、及び、プリミティブ間の出力ピンに接続された配線部分に配線ディレイがなく、その配線部分にダミー・プリミティブが挿入されていない場合、プリミティブが後段のプリミティブと直接接続され、前段のプリミティブの出力ピンの状態は後段のプリミティブの入力ピンの状態と同一となることから、前段のプリミティブの出力ピンのイベントは、上記動作により、後段の出力ピンのイベントとして、そのピンと状態値がスケジュールされることは、明らかである。
　また、ピンと状態値のスケジュールは、イベント・メモリなどへの登録により行われることは、刊行物１第６頁上右欄７行〜１０行などの記載からみても明らかである。
　このため、刊行物１記載の発明は、新たな出力イベントが「第２の登録部」に登録される点を除き、「各論理素子に入力ピンイベントが割り付けられた場合にはそのイベントに基づいてその内部時刻以降に発生する当該論理素子の出力ピンの信号変化を算出し、その算出した信号変化を新たな出力ピンイベントとして登録部に登録」している点で、本願発明１と相違しない。
　
　したがって、本願発明１と刊行物１記載の発明とは、
「複数の論理素子データ及びネットデータを含むＬＳＩの論理回路データを入力し、そのときの内部時刻における各論理素子の入力ピンの信号変化を入力ピンイベントとし、各論理素子の出力ピンの信号変化を出力ピンイベントとして、入力ピンイベントまたは出力ピンイベントをそれぞれ対応する各論理素子の入力ピンまたは出力ピンに割り付け、
　各論理素子に出力ピンイベントが割り付けられた場合には、配線ディレイがある場合にはそのときの内部時刻に出力先毎の前記配線ディレイを加算することにより当該論理素子の出力先における各論理素子の入力ピンの信号変化を算出し、その算出した信号変化を新たなイベントとして第１の登録部に登録し、
　各論理素子に入力ピンイベントが割り付けられた場合にはそのイベントに基づいてその内部時刻以降に発生する当該論理素子の出力ピンの信号変化を算出し、その算出した信号変化を新たな出力ピンイベントとして登録部に登録するようにしたことを特徴とする論理シミュレーション方法」である点で一致し、次の点で相違する。
　
（相違点１）
　本願発明１は、このＬＳＩに入力しその動作を調べるための外部信号データを外部信号データ記憶部から入力しており、入力ピンイベントが外部信号データの信号変化または各論理素子の入力ピンの信号変化であるのに対して、刊行物１記載の発明は、外部信号データに関して記載されておらず、入力ピンイベントが各論理素子の入力ピンの信号変化である点。
（相違点２）
　本願発明１は、複数の論理素子データ及びネットデータを含むＬＳＩの論理回路データを論理回路データ記憶部から入力するのに対して、刊行物１記載の発明は、ＬＳＩの論理回路データを如何なる構成から入力するか記載されていない点。
（相違点３）
　本願発明１は、各論理素子に出力ピンイベントが割り付けられた場合、配線ディレイがあるか否かを判定し、配線ディレイがある場合にはそのときの内部時刻に出力先毎の配線ディレイを加算することにより当該論理素子の出力先における各論理素子の入力ピンの信号変化を算出しているのに対して、刊行物１記載の発明では、予め、回路モデルにダミー・プリミティブが挿入されており、配線ディレイがある場合にはそのときの内部時刻に出力先毎の配線ディレイをダミー・プリミティブのプリミティブ・ディレイとして加算することにより当該論理素子の出力先における各論理素子の入力ピンの信号変化を算出している点。
（相違点４）
　本願発明１は、各論理素子に出力ピンイベントが割り付けられ、配線ディレイがある場合、新たなイベントを入力イベントとして登録しているのに対して、刊行物１記載の発明は、ダミー・プリミティブの出力イベントとして登録している点。
（相違点５）
　本願発明１は、新たな出力ピンイベントを、入力ピンイベントを登録する第１の登録部とは異なる第２の登録部に登録しているのに対して、刊行物１記載の発明は、ダミー・プリミティブの出力ピンのイベントとプリミティブの出力ピンのイベントとは同じ登録部に登録している点。
　
　そこで、上記相違点について、以下で検討する。
　
　相違点１に関し、刊行物１には、論理シミュレーションの対象となる論理回路の外部入力ピンに印加される状態値のパターンはファイル３２に記憶されることが記載されている。
　そして、論理回路のシュミレーションを行うには、論理シミュレーションの対象となる論理回路の外部入力ピンに印加される状態値のパターンを外部信号データとして入力する必要があることは明らかである。
　しかも、外部信号データを入力した場合、該外部信号データが入力したプリミティブの入力ピンの信号変化は、外部信号データに基づく信号変化であることは明らかである。
　このため、刊行物１記載の発明において、論理シミュレーションの対象となる論理回路の外部入力ピンに印加される状態値である外部信号データを外部信号データ記憶部から入力し、入力ピンイベントを外部信号データの信号変化または各論理素子の入力ピンの信号変化とするように構成することは、当業者であれば格別の創意を要することなくなし得る事項である。
　
　相違点２に関し、刊行物１には、シミュレーション対象となる論理回路を構成するプリミティブ（ＡＮＤ、ＯＲ、フリップ・フロップなど）、ピン、ディレイ、状態値などは回路モデル・メモリ３５に記憶されていることが記載されている。
　このため、刊行物１記載の発明において、シミュレーション対象となる論理回路を構成するプリミティブ、ダミー・プリミティブ、ピン、ディレイ、状態値などからなる論理回路データを回路モデル・メモリから入力するように構成することは、当業者であれば格別の創意を要することなくなし得る事項である。
　
　相違点３に関し、刊行物１記載の発明と認定した従来例とは別に、刊行物１には、ダミー・プリミティブを必要としない配線ディレイを考慮した論理シミュレーション方式を提供することを目的とし、当該プリミティブの出力ピンについて新しい状態値と古い状態値とを比べ、異なる場合は、前記出力ピンに配線を介して接続されている受け側の入力ピンｊを特定する入力ピン特定情報と前記新しい状態値に等しい入力ピン状態値より成るイベント情報を、時刻ｔ＋Ｐｄ＋Ｌｄに対応付けて前記イベント発生予定表に書き込むことが記載されている。
　そして、該記載から、イベント情報を時刻に対応付ける際、結果として、配線ディレイがある場合には時刻ｔ＋Ｐｄ＋Ｌｄに対応付け、配線ディレイがない場合には時刻ｔ＋Ｐｄに対応付けることになるから、配線ディレイがあるか否かを判定していることは明らかである。
　このため、刊行物１記載の発明において、刊行物１記載の事項に基づき、各論理素子に出力ピンイベントが割り付けられた場合、配線ディレイがあるか否かを判定し、配線ディレイがある場合には、そのときの内部時刻に出力先毎の配線ディレイを加算することにより当該論理素子の出力先における各論理素子の入力ピンの信号変化を算出するようにすることは、当業者であれば容易になし得る事項である。
　
　相違点４に関し、刊行物１記載の発明では、ダミー・プリミティブの出力ピンの信号状態及び信号変化と、該ダミー・プリミティブ出力ピンに接続されたプリミティブの入力ピンの信号状態及び信号変化は同一であるとともに、ダミー・プリミティブの出力ピンの出力イベントは、「イベントに示されている出力ピン２の状態値をイベントに示された状態値に変更し、イベントに示されている出力ピン２の属するネット３をトレースし、それに属する入力ピン４、５、６の状態値をイベントに示された状態値に変更」する動作によって、該ダミー・プリミティブ出力ピンに接続されたプリミティブの入力ピンの入力イベントに割り付けられるイベントである。
　このため、各論理素子に出力ピンイベントが割り付けられ、配線ディレイがある場合、新たなイベントをダミー・プリミティブ出力ピンに接続されたプリミティブの入力ピンの入力イベントとして登録することは、当業者であれば格別の創意を要することなくなし得る事項である。
　
　相違点５に関し、複数の登録事項を同一の登録部に登録することと同様に、登録事項ごとに異なる登録部に登録することは、いずれも慣用的に行われている事項である。
　このため、刊行物１記載の発明において、ダミー・プリミティブの出力ピンのイベントとプリミティブの出力ピンのイベントとを異なる登録部に登録し、新たな出力ピンイベントを、第２の登録部に登録するように構成することは、当業者であれば格別の創意を要することなくなし得る事項である。
　
　そして、本願発明１の構成によりもたらされる効果も、刊行物１記載の発明及び事項から当業者が容易に予想し得る程度のものであり、格別のものではない。
　
　
５．むすび
　
　したがって、本願発明１は、刊行物１記載の発明及び事項に基づいて、当業者が容易に発明をすることができたものであり、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。