(57)【要約】【課題】簡単で低コストな方法により、１つの外囲器内で、高品質の基板を具体化することを可能にする新しい製作方法を提供すること。【解決手段】本発明は、少なくとも１つの単結晶層が堆積された単結晶基板を含む構成要素の製作方法に関し、この方法は、気体プラズマ内の金属または半導体の粉末化による単結晶層の堆積に関する１つまたはいくつかのステップを含み、原子堆積の速度が、ステップ自体の中では、かかる原子の均質化速度より遅いことを特徴とする。      【選択図】図１
2007165878.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つの単結晶層が堆積された単結晶基板を含む構成要素の製作方法であって、気体プラズマ内の金属または半導体の粉末化による単結晶層の堆積に関する１つまたはいくつかのステップを含み、原子堆積の速度が、ステップ自体の中では、前記原子の均質化速度より遅いことを特徴とする、方法。
【請求項２】
前記粉末化に使用されるターゲットが、直流（ＤＣ）タイプもしくは脈動直流、または無線周波数（ＲＦ）の分極（２６）を含むグループ内に含まれる分極を使用して分極されることを特徴とする、請求項１に記載の方法。
【請求項３】
前記単結晶基板用の単結晶材料が、シリコン、ゲルマニウム、およびシリコン同位元素２８、Ｓｉ２８が豊富な材料を含むグループ内に含まれることを特徴とする、請求項１または２に記載の方法。
【請求項４】
あるステップ時に堆積させられる材料が、シリコン、ゲルマニウム、およびシリコン同位元素２８、Ｓｉ２８が豊富な材料を含むグループ内に含まれた半導体材料であることを特徴とする、請求項１から３の一項に記載の方法。
【請求項５】
あるステップ時に使用されるプラズマが、アルゴンおよび酸素からなるプラズマであり、堆積される層が、したがって、金属または半導体の酸化物からなる絶縁層であることを特徴とする、請求項１から４の一項に記載の方法。
【請求項６】
あるステップ時に使用されるプラズマが、アルゴンからなるプラズマであり、堆積される層が、したがって、単結晶金属または半導体の層であることを特徴とする、請求項１から５の一項に記載の方法。
【請求項７】
前記基板が単結晶シリコン基板であり、前記方法が単結晶シリコン堆積に関するステップを含む、請求項１から６の一項に記載の方法。
【請求項８】
半導体の単結晶基板上の、金属または半導体の酸化物からなる絶縁単結晶層の堆積を含むことを特徴とする、請求項１から７の一項に記載の方法。
【請求項９】
前記基板が単結晶シリコン基板であり、前記方法が以下の堆積に関する２つのステップ、すなわち
シリコンが、アルゴンおよび酸素プラズマ中で粉末化され、したがって、単結晶シリコン酸化物層が生成される第１のステップと、
シリコンが、アルゴンプラズマ中で粉末化され、したがって、単結晶シリコン酸化物層が生成される第２のステップとを含む、請求項１から７の一項に記載の方法。
【請求項１０】
前記単結晶基板が、たとえば、石英またはサファイアなどを絶縁する金属または半導体の酸化物基板であり、前記方法が、シリコンおよび／またはゲルマニウム単結晶堆積に関するステップを含む、請求項１から７の一項に記載の方法。
【請求項１１】
使用されるプラズマが誘導プラズマであり、すなわち、外部空中線（２０）によって、誘電体（２２）を介して生成されることを特徴とする、請求項１から１０の一項に記載の方法。
【請求項１２】
前記プラズマ発生源が、異なる粉末化に役立つ前記ターゲットの分極によって、詳細には、前記ターゲットまたは基板保持部と異なる電極によって、独立して制御されることを特徴とする、請求項１２に記載の方法。
【請求項１３】
前記外部空中線（２０）が、０．１から始まって、１００ＭＨｚまでの周波数範囲で放射することを特徴とする、請求項１２および１３に記載の方法。
【請求項１４】
単結晶シリコンの板上にある酸化物を除去する予備ステップを含む、請求項１から１３の一項に記載の方法。
【請求項１５】
前記構成要素を保護することになっている不動態化層を得るための製作に関する最後のステップを含む、請求項１から１４の一項に記載の方法。
【請求項１６】
前記不動態化層が、水素プラズマ中のシリコンおよび／またはゲルマニウムを粉末化することによって実施されることを特徴とする、請求項１５に記載の方法。
【請求項１７】
酸化物層が堆積されたとき、生成された前記酸化物が、高誘電率（たとえば、この場合、誘電率ｋが、１５と３０の間で構成される）を持つ酸化物であることを特徴とする、請求項１から１６の一項に記載の方法。
【請求項１８】
粉末化の前記第１のステップ時に生成された前記酸化物は、かかる酸化物と前記シリコンおよび／またはゲルマニウムとの間のメッシュ状の不具合が、６％より低くなるものであることを特徴とする、請求項１から１７の一項に記載の方法。
【請求項１９】
生成された前記酸化物が、ランタンアルミン酸塩（ＬａＡｌＯ３）、酸化イットリウムＹ２Ｏ３によって安定化された酸化ジルコニウム（ＺｒＯ２）（ＹＺＳ）、および酸化セリウム（ＣｅＯ２）を含むグループ内に含まれる、請求項１から１８の一項に記載の方法。
【請求項２０】
堆積された前記層の安定化を可能にする、アニールに関する１つまたはいくつかのステップを含むことを特徴とする、請求項１から１９の一項に記載の方法。
【請求項２１】
生成された前記構成要素が、円盤形状、および５０ミリメートルに相当する、またはそれを超える直径を持つことを特徴とする、請求項１から２０の一項に記載の方法。
【請求項２２】
請求項１から２１の一項に準拠するプロセスによって製作された構成要素のものと同じ仕様を持つ構成要素。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板、さらには単結晶上に１つまたはいくつかの単結晶層を重ね合わせることを含む構成要素の製作方法に関する。単結晶層は、シリコンおよび／またはゲルマニウムからなる層であり、または特に、酸化シリコンからなる絶縁層でもある。したがって、製作の方法は、たとえば、絶縁層（その上には、シリコンおよび／またはゲルマニウム、特に、単結晶の層が重ね合わされている）が堆積させられた単結晶シリコン基板を含む構成要素を製作することを可能にする。
【０００２】
かかる方法は、シリコン、さらには単結晶の層が堆積させられた単結晶シリコン基板を含む構成要素を製作することも可能にする。
【０００３】
他の応用例では、基板が、金属酸化物または半導体からなる単結晶の絶縁物であり、その上に、たとえば、単結晶シリコンおよび／またはゲルマニウムの層が堆積させられることを特徴とする構成要素が製作される。
【０００４】
金属または半導体の酸化物は、ある実施形態では、石英またはサファイアなどの絶縁物である。
【背景技術】
【０００５】
シリコンオンアイソレータ（ＳＯＩ）タイプで構成される基板は、先進の集積回路（ナノおよびマイクロ電気）の製作において使用されるが、不連続な半導体構成要素、またはミクロシステムＭＥＭＳを製作するためにも使用される。シリコン基板に対してＳＯＩ基板を使用する主な利点の１つは、集積回路のトランジスタに対する絶縁が改良されることであり（リーク電流がより低くなる）、それは、エネルギー消費量が減少したことによって実証されている。この絶縁利得は、詳細には、支持基板と活性単結晶シリコン層の間に介在させられた誘電体層よるものである。ＳＯＩに基づいた集積回路は、さらに厳しい条件（温度、放熱）で使用するようにもなされている。
【０００６】
絶縁物上にシリコン板を製作するために提案される多数の技術の中では、「ＳｍａｒｔＣｕｔ（商標）」技術、および「ＳＩＭＯＸ」技術をあげることができる。
【０００７】
ＳｍａｒｔＣｕｔ（商標）技術は、今日、ＳＯＩ基板を製作するための工業規格となっている。かかる技術は、表面上を熱酸化させた単結晶シリコン基板内に水素を注入することによって、脆弱な区域を形成することからなる。こうして構成された材料（基板Ａ）は、分子接着によって、予め熱酸化させられた第２の基板Ｂ上に関連付けられる。基板Ａ内に脆弱な区域が存在することによって容易になった機械的劈開の後、３つの層（Ｓｉ−ＳｉＯ２−Ｓｉ）からなるＳＯＩ基板が得られる。次に、シリコンの表面の層を薄くすることが必要であり、それは、機械化学研磨によって、実施される。
【０００８】
かかる方法は、非常に複雑で高価であり、ツールの全セットを必要とする。さらに、かかる技術は、表面的なシリコン層（「活性的」と呼ばれる）、および酸化物層（「ＢＯＸ」と呼ばれる）の厚さが最も薄いため、限りがある。実際は、厚さが最も薄い場合、研磨ステップによる基板の直径における厚さの不均一性は、基板を使用して具体化された半導体構成要素では、限定的な要素である。
【０００９】
ＳＩＭＯＸ技術は、そのことについて言えば、シリコン／シリコンの酸化物積層／シリコンを直接生成するために単結晶シリコン基板の中心に酸素Ｏ＋イオンを注入することからなる。
【００１０】
したがって、酸素イオンは、上部の基板層を貫通して、絶縁層に達する。この技術の主な不都合な点は、酸素イオンの通過により、酸化物層内、およびシリコンの上部層内に欠陥が生じるということである。したがって、いくつかのアニールプロセスを実行して、かかる欠陥を減らすことが必要であるが、欠陥は完全にはなくすことはできない。
【００１１】
さらに、かかる技術は、非常に薄いシリコン活性層および／または非常に薄いＳｉＯ２層（ＢＯＸ）であるＳＯＩ基板の実施形態には十分に適合されないということが知られている。
【００１２】
したがって、かかる技術は、最新の多数の半導体技術専用の構成された基板に対しては使用されない。
【００１３】
かかる技術は、特定の装置の使用、およびかなりのエネルギー消費を必要とする。
【００１４】
本発明は、１つの外囲器内で、ほぼ完全な積層を製作することを可能にする方法を提案することによって、これらの不都合な点の中の少なくとも１つを解決することを目的とする。
【００１５】
他の実施形態は、シリコンおよび／または単結晶のゲルマニウムの層が堆積させられた単結晶絶縁基板を含む構成された基板の製作の方法に関する。この絶縁基板は、たとえば、石英（ＳｉＯ２シリカクリスタル形状）、または、他の種類の金属酸化物、もしくは光学的特性および／または選択された電気的絶縁を持つ半導体の酸化物からなる。
【００１６】
このタイプの構成された基板は、一般的に、認識できることに関してその透過特性のために、さらにその優れた電気的絶縁特性のために評価されている。光電子工学（フラットスクリーン、ＣＣＤタイプのセンサ、ＣＭＯＳイメージャ）の光量子および通信技術（無線周波数ＲＦまたは高周波数ＨＦ）を含むさまざまな応用例向けの集積回路を製作するために、マイクロまたはナノエレクトロニクスの構成要素をかかる基板上に具体化することができる。
【００１７】
かかるタイプの構成された基板は、一般的に、Ｓｍａｒｔ−Ｃｕｔ（商標）技術を使用することによって、製作される。かかる技術は、主にＳＯＩ基板を具体化するために使用され、移送されるシリコンおよび／または単結晶ゲルマニウムの円形板を、同じ直径のシリカの円形板上に接着することによって関連付けることからなる。ＳＯＱを製作するためのこの技術に関連する限界は、材料の熱膨張係数の差から生じている。
【００１８】
Ｓｍａｒｔ−Ｃｕｔ技術を使用することによって、シリコンおよび／またはゲルマニウム層の移送は、この層に対して、一定の厚さを課すことになる。
【発明の開示】
【発明が解決しようとする課題】
【００１９】
本発明は、簡単で低コストな方法により、１つの外囲器内で、高品質の基板を具体化することを可能にする新しい製作方法を提案することを目的とする。かかるプロセスは、さらに、非常に薄い単結晶シリコンおよび／またはゲルマニウム層を具体化することを可能にする。
【課題を解決するための手段】
【００２０】
本発明は、したがって、少なくとも１つの単結晶層が堆積させられた単結晶基板を含む構成要素の製作に関し、この方法は、ガスプラズマ内の金属または半導体の粉末化による単結晶層の堆積に関する１つまたは複数のステップを含み、原子堆積の速度は、ステップ自体の中では、かかる原子の均質化の速度より遅いことを特徴とする。堆積速度は、したがって、２から１０ｎｍ／ｍｉｎの間で構成される。
【００２１】
かかる方法は、堆積速度がかなり遅いため、低温エピタキシを、すなわち、３５０℃から５００℃の間で、具体化することが可能である。実際には、技術の状態において、詳細には、化学的蒸発（ＣＶＤ：化学気相成長法）による堆積タイプの方法では、かかるエピタキシは、金属または半導体の融点に接近する温度、たとえば、約１０００℃で実施される。この場合、かかる高温により、この方法の１つのステップの間、堆積が行われる層内に存在するドーパントは、この粉末化された金属または半導体、たとえば、シリコン内部で再び分配される。かかる場合、逆分配現象が、不十分な電気的接合、および境界面における欠陥を引き起こす。さらに、かかる分配により、堆積された層は、たとえば、ドーパントの濃度の点から、均質にならない。
【００２２】
これに反して、この場合説明される方法では、堆積の温度は、はるかに低くなり、これは、既存の技術に対して、ドーパントの分配率を、３０または４０で割る効果を持つ。したがって、製作された構成要素は、ほとんど欠陥がない急峻な電気的接合部、および均質な層になる。
【００２３】
さらに、かかる緩慢な堆積速度により、堆積された金属、または半導体、または絶縁物の厚さ、すなわち、エピタキシの厚さを完全に制御することが可能になる。したがって、原子層と同様な精度を得ることができる。
【００２４】
ある応用例では、かかる方法を使用すると、絶縁層（その上に、シリコンおよび／またはゲルマニウムの層が重ね合わせられている）が堆積された単結晶シリコン基板を含む構成要素を製作することができ、かかる方法は、以下のステップを含む。
【００２５】
第１のステップの間、シリコンは、酸素およびアルゴンプラズマ中の単結晶シリコン板、金属、または半導体、または絶縁物上で、粉末化され、それによって、この板上に酸化物層が生成されて、絶縁層が生成され、次に、
第２のステップの間、シリコンおよび／またはゲルマニウムが、プラズマによって、かかる酸化物層上で粉末化される。
【００２６】
より一般的な方法では、複数の実施形態によれば、単結晶基板の単結晶材料は、シリコン、ゲルマニウム、およびシリコン同位元素２８、Ｓｉ２８が豊富な材料を含むグループ内に含まれる。
【００２７】
この方法は、たとえば、すべてのステップが、同一の真空外囲器（その中には、堆積を実施するべきである基板、ならびに粉末化されることになっている金属、半導体、または絶縁ターゲットがある）内で実施されるものである。
【００２８】
複数の実施形態によれば、製作の方法は、さまざまなステップを含み、さまざまな構成要素のタイプを製作することを可能にする。
【００２９】
第１の実施例では、この方法は、基板が単結晶シリコン基板であるものとし、単結晶シリコン堆積に関するステップを含む。
【００３０】
この場合、得られる構成要素は、単結晶シリコンの２つの層を含み、層は、それぞれ、電気的特性を持ち、それは異なっていても良い。かかる構成要素は、以下に詳細に説明されるであろう。
【００３１】
シリコンが、ゲルマニウム、またはシリコンとゲルマニウムの両方の組み合せに置き換えられた場合にも、かかる製作の方法を適用することもできる。
【００３２】
第２の実施例では、この方法は、基板が単結晶シリコン基板であるものとし、以下の堆積に関する２つのステップ、
シリコンが、アルゴンおよび酸素プラズマ中で粉末化され、それによって、単結晶酸化シリコン膜が生成されるときの第１のステップと、
シリコンが、アルゴンプラズマ中で粉末化され、それによって、単結晶酸化シリコン膜が生成されるときの第２のステップとを含む。
【００３３】
この場合、製作される構成要素は、ＳＯＩタイプ（シリコンオンインシュレータ）の構成要素である。
【００３４】
この製作方法は、ゲルマニウムオンインシュレータ構成要素の製作用にも適用できる。
【００３５】
第３の実施例では、この方法は、基板が、金属または半導体酸化物基板であり、絶縁しているものであり、単結晶シリコンおよび／またはゲルマニウム堆積に関するステップを含むものである。（たとえば、シリコンオンクォーツ（ＳＯＱ））。
【００３６】
他の実施形態では、ステップ時に堆積される材料は、シリコン、ゲルマニウム、およびシリコン同位元素２８、すなわちＳｉ２８が豊富な材料を含むグループ内に含まれた半導体材料である。
【００３７】
堆積ステップ時、シリコンのみ、ゲルマニウムのみ、または２つの生成物が同時に粉末化されるかどうかに応じて、生成される構成要素は、それぞれ、ＳＯＩ、
ＧｅＯＩ、またはＳｉＧｅＯＩとなるべきである。
【００３８】
プラズマを生成するために、外囲器の内部に導入される気体は、実施される粉末化ステップにより異なる。
【００３９】
したがって、ある実施形態では、堆積ステップ時に使用されるプラズマは、アルゴンまたは酸素プラズマとなる。かかる場合、堆積される層は、金属または半導体酸化物絶縁層である。
【００４０】
他の実施形態では、堆積ステップ時に使用されるプラズマは、アルゴンプラズマであり、堆積させられる層は、したがって、単結晶金属、または半導体層となる。
【００４１】
この場合、たとえば、第１のステップ時、酸素およびアルゴンを同時に注入し、次いで、第２のステップに進むとき、酸素注入を停止することができる。
【００４２】
ある実施形態では、堆積原子の速度が、ステップ自体の中では、この同じ原子の均質化速度より遅くなるということを達成するために、プラズマ発生源が、さまざまな粉末化に使えるターゲットの分極を制御するために使用されるものと異なる手段によって、詳細には、ターゲット、または基板保持部と異なる電極によって、制御される。
【００４３】
したがって、一方では、粉末化に役立つイオンの生成と、他方では、ターゲットの分極との間に、分離プロセスが存在し、かかる分極により粉末化の産出量が決定される。かかる分離により、分極されたイオンを、酸化物層上に送ることによって、均質化の速度が変化させられることが可能となり、その結果、イオンは、かかる層上に衝突したときにその運動力を失い、したがって、堆積させられた原子の移動度が増大することが可能となる。
【００４４】
ある実施形態では、使用されるプラズマは、誘導プラズマであり、すなわち、たとえば、０．１から１００ＭＨｚまでの周波数範囲で放出する外部空中線によって、誘電体の両端間で生成される。
【００４５】
したがって、ＩＣＰタイプ（誘導結合プラズマ）、またはＴＣＰタイプ（変換結合プラズマ）のプラズマを生成することができる。この方法では、最も均質なプラズマを保証するものを選択するように、空中線の幾何形状を、いくつかの形状の中から選択することができる。
【００４６】
さらに、外部空中線を使用するということにより、空中線からおよび／または誘電体からの寄生によるプラズマからの金属汚染の危険性が減少することが可能になる。したがって、ある実施形態では、ガラスなどの非金属材料の誘電体を使用することも有効である。
【００４７】
ある実施形態では、粉末化に使用されるターゲットは、無線周波数（ＲＦ）タイプの分極、直流（ＤＣ）での分極、または脈動直流での分極を含むグループ内に含まれた分極を使用することによって、分極される。
【００４８】
この最後の場合、各電圧パルスは、粉末化を、半導体および絶縁材料上で保持するために、正の電圧振幅を持つことが必要である。直流（ＤＣ）パルスにおける分極により、特に、低導電材料に対するカソードスパッタリングを安定させることが可能になる。無線周波数分極は、その場合、絶縁材料を得るように適合されている。
【００４９】
複数の実施形態の中の１つでは、上述の方法の第１のステップは、酸化物層を、単結晶シリコン基板上に堆積させることからなる。一般的に、使用される基板は、市場で入手可能なシリコン板からなり、したがって、酸化物によって、保護されている。この場合、しかし他の実施形態でも、この方法に、基板上に、特に、単結晶シリコンの板上に存在する酸化物を除去することからなる予備ステップを加えることは有効である。それを行うためには、たとえば、化学洗浄に関する既知の方法、「Ｒａｄｉｏ  Ｃｏｒｐｏｒａｔｉｏｎ  ｏｆ  Ａｍｅｒｉｃａ社」によって開発されたＲＣＡ洗浄などを使用するべきである。他の実施形態では、洗浄は、急速アニールプロセス（ＲＴＰ）によって、３０秒から５分までの範囲である時間にわたって、実施される。
【００５０】
この予備ステップは、本発明の他の好ましい実施形態でも実施することができる。
【００５１】
さらに、構成要素が完成させられると、すなわち、堆積がすべて実施されると、保護層を、構成要素の外部表面上に堆積させることも有効である。したがって、ある実施形態では、この方法は、上部層に、構成要素を保護することになっている不動態化層を堆積させることからなる最終ステップを含む。「バリア層」とも呼ばれるかかる層により、絶縁物構成要素上のシリコンおよび／またはゲルマニウムの品質に影響を及ぼすことが可能である不純物の通過を阻止することが可能になる。
【００５２】
上部の層は、たとえば、単結晶シリコンまたはゲルマニウムの層である。
かかる不動態化層を具体化するためのさまざまな方法は、当技術分野では、既に知られている。たとえば、不動態化層は、水素プラズマ中のシリコンおよび／またはゲルマニウムを粉末化することによって、実施される。かかる可能性は、シリコンおよび／またはゲルマニウム酸化物層を堆積させるために用いられるものに近い方法を使用することになるので、任意の特定の装置を必要としないという利点を持つ。
【００５３】
他の解決策は、気体状であり、プラズマ相ではない原子状水素を直接導入することからなる。この場合、水素は、シリコンおよび／またはゲルマニウムと直接反応して、不動態化水素接触を形成する。
【００５４】
ＳＯＩタイプの構成要素を具体化するため、また製作の方法が、最も簡単であり、できるだけ費用のかからないものとなるようにするために、このプロセスが使用された場合、すべてのステップ時に粉末化される金属または半導体が、ある実施形態では、シリコンであるということが有効である。したがって、さまざまな堆積を実施するために、１つのみの粉末化ターゲットを持てば十分である。この場合、絶縁層を生成するために生成された酸化物は、酸化シリコンである。
【００５５】
この構造で生成された構成要素は、シリコン／シリコンおよび／またはゲルマニウム用のシリコン／酸化物積層を含み、これは、今日、集積回路業界で、最も一般に使用される積層である。
【００５６】
他方では、酸化シリコンは、非常に低い誘電率を持ち、誘電率Ｋが３．９に相当し、生成された構成要素が、許容できる電気力を持つためには、非常に薄く、しかし電流が流れることができなくなるような絶縁層を必要とする。しかし、たとえば、５０ナノメートル未満の厚さのかかる層に関する実施形態は、シリコン表面が、電流のかなりの損失を防ぐために完全に覆われることが必要であるので、比較的複雑である。したがって、非常に精密で綿密な製作を実行することが必要である。
【００５７】
かかる不都合な点を解決するための１つの方法は、高誘電率（たとえば、この場合、誘電率ｋが、１５から３０の間で構成されている）を持つ酸化物を生成するための金属または半導体酸化物が堆積させられる実施形態において構成される。
【００５８】
かかる酸化物はより大きい誘電率を持ち、良好な電気容量を保持しながら、より厚い層を具体化することが可能であり、製作プロセスは、より簡単になり、したがって、より良好な品質の層をもたらす。
【００５９】
さらに、酸化シリコンは、シリコンに対して、約９．５％の比較的重大なメッシュ状の不具合となる。かかるメッシュ状の不具合は、単結晶シリコンおよび／またはゲルマニウムを基板上で増大させるために使用されるエピタキシにおいて、より難しいプライミングをもたらす。さらに、シリコン／酸化物境界面は、多くの構造上の欠陥になる。
【００６０】
かかる境界面の結晶度を改良するためには、かかる酸化物とシリコンおよび／またはゲルマニウムとの間のメッシュ状の不具合が６％未満となるように、ある実施形態において、第１のステップ時に、酸化物を生成することが有効である。
【００６１】
したがって、選択された実施形態により、生成された酸化物は、ランタンアルミン酸塩（ＬａＡｌＯ３）、酸化イットリウムＹ２Ｏ３によって安定化された酸化ジルコニウム（ＺｒＯ２）（ＹＺＳ）、および酸化セリウム（ＣｅＯ２）を含むグループ内に含まれる。
【００６２】
酸化ジルコニウム内に存在する酸化イットリウムの量は、一般的に、数パーセント、たとえば、８％だけである。
【００６３】
かかるさまざまな酸化物は、それらがすべて高誘電率を持ち、シリコンによるそれらのメッシュの不具合が、それぞれ、１．２％、５．３５％、および０．３５％の値がある場合、上述の２つの特性を表す。
【００６４】
上述の製作方法は、比較的大きいシリコンオンインシュレータ、および／またはゲルマニウムオンインシュレータ、および／またはシリコンゲルマニウムオンインシュレータ構成要素の実施形態を可能にするものである。たとえば、ある実施形態では、生成された構成要素は、円盤形状を持ち、５０ミリメートルに相当する、またはそれを超える直径を持つ。
【００６５】
かかる構成要素は、シリコンおよび／またはゲルマニウムドーパントによって、集積回路を製作するための基礎の役割を果たす。
【００６６】
良好な品質の回路を保証するためには、堆積される、また製作される構成要素を構成する層の適切な安定化を確保することが必要である。このような趣旨で、ある実施形態では、この方法は、１つまたはいくつかのアニールステップを含む。
【００６７】
本発明は、上述のタイプの方法によって製作された構成要素に関するものと同じ特性を持つ構成要素にも関する。
【００６８】
本発明の他の特性および利点は、好ましい実施形態に関する説明において示されており、かかる説明は、以下のそれに関する概略図によって補強されている。
【発明を実施するための最良の形態】
【００６９】
図１は、断面図として、本発明に準拠する製作方法によって得られる構成要素を示し、かかる構成要素は、５０ｍｍに相当する、またはそれを超える直径の円盤形状を持つ。
【００７０】
かかる構成要素は、単結晶シリコン基板１０、たとえば、市場で入手できるシリコン板などを含む。かかる板上の酸化物は、前もって、除去される。さらに、この構成要素は、酸化シリコン（ＳｉＯ２）、ランタンアルミン酸塩（ＬａＡｌＯ３）、酸化イットリウムＹ２Ｏ３によって安定化させられた酸化ジルコニウム（ＺｒＯ２）（ＹＺＳ）、または酸化セリウム（ＣｅＯ２）など、プラズマ粉末化によって堆積された酸化物からなる絶縁層１２を含む。かかる層１２は、３００ナノメートルの厚さを持つ。
【００７１】
最後の層１４は、１００ナノメートルの厚さを持つ、プラズマ粉末化によって堆積させられた単結晶シリコンおよび／またはゲルマニウム層である。
【００７２】
最後の層が単結晶シリコン層である場合には、かかるシリコンを、ドープすることができる。
【００７３】
この構成要素の製作は、図２に表したような真空外囲器３０内で実施される。かかる外囲器内の圧力は、たとえば、約０．１から１Ｐａである。
【００７４】
外囲器３０では、シリコン板１６の形態をした単結晶シリコン基板を見ることができる。かかるシリコン板は、構成要素のさまざまの層を形成することになっている堆積物を受けるための基台としての役割を果たす。板１６は、温度を調整するための手段１８に連携されており、それにより、かかる温度は、製作時、６００℃を超えない。
【００７５】
より精密な方法では、基板の温度は、一般的に、３７５℃から４５０℃の間で保持される。ある実施例では、この方法は、基板の温度を、３００℃未満に下げることができるものである。
【００７６】
プラズマ発生装置は、無線周波数空中線２０、および表面の近くのプラズマの金属汚染を防ぐために、ガラスなどの非金属の材料で具体化された誘電体方法２２を含む。他の実施形態では、誘電体管の周囲に巻かれたらせん状の空中線を使用することができる。
【００７７】
この場合、形成された構成要素は、シリコン／シリコン上の酸化物／シリコン積層となるべきである。このような趣旨で、外囲器３０は、単結晶シリコンターゲット２４を含むのみである。他の積層を具体化するためには、１つまたはいくつかの金属、または半導体、または絶縁ターゲットを、外囲器内に設置して、所望の酸化物に対応するべきである。
【００７８】
かかるターゲット２４は、プラズマ発生手段２０、２２とは無関係である分極手段２６を使用して、具体化される。ある実施例では、このターゲットは、「ＤＣパルス」タイプの直流パルス発生装置で分極される。
【００７９】
プラズマによるさまざまな層の堆積を実行するために、気体（２８）を、予め規定された順序に従って、連続的に導入するべきである。
【００８０】
順序の実施例を図３に示す。かかる図は、製作の方法のさまざまなステップ（タイムチャート３２）、アルゴンガスを外囲器中に導入する順序（タイムチャート３４）、酸素を外囲器中に導入する順序（タイムチャート３６）、および水素を外囲器中に導入する順序（タイムチャート３８）をそれぞれ示す４つタイムチャートを表している。
【００８１】
（３２ａ）である第１のステップは、酸化シリコン層を、シリコン基板１６上に堆積させるためのステップである。このような趣旨で、アルゴン（３４ａ）および酸素（３６ａ）が、外囲器３０中に導入され、手段２０、２２を使用してプラズマに変化させられる。
【００８２】
酸素イオンとシリコン蒸気の間で起こる化学反応は、主にアルゴンイオンによりターゲット２４を粉末化した結果生じ、シリコンをプラズマ中へ移送させたときに、酸化シリコンＳｉＯを生成する効果を持つ。
【００８３】
かかる酸化物が基板１６に達したとき、これらの原子は、酸化シリコンＳｉＯ２を形成するために再配列される。ｔ１の例では、絶縁層は、所望の厚さに従って堆積させられ、したがって、製作の方法内の次のステップ（３２ｂ）に通すことが必要である。
【００８４】
したがって、外囲器３０中に酸素を導入することが停止され、アルゴンのみが残るであろう。
【００８５】
かかるアルゴンは、プラズマによって、ターゲット２４のシリコンを粉末化して、以前に堆積させられた絶縁層上に、単結晶シリコンの層を堆積させることを可能にする。
【００８６】
ｔ２の例は、純粋なシリコンの堆積ステップの最後を示す。この構成要素は、したがって、完成する。
【００８７】
しかし、ステップ３２ｃの間、「不動態化層」と呼ばれる追加の層を堆積させることは有効である。
【００８８】
かかる層は、腐食から構成要素を保護することになっており、シリコンおよび／またはゲルマニウムの外部表面上の原子と反応して、シリコン水素および／またはゲルマニウム水素の不動態化接触を形成する原子状水素を、外囲器（３８ａ）中に導入することによって、具体化される。
【００８９】
一旦この方法が終了させられると、例ｔ３では、水素を外囲器中に導入することが停止される。
【００９０】
この方法を実施するための総時間は、選択された堆積速度に応じて、１分３０秒から、１５分までの範囲とすることができる。
【００９１】
シリコンの堆積速度は、たとえば、微小結晶の堆積の場合の２５０ｎｍ／ｍｉｎから、単結晶の堆積の場合の２ないし１０ｎｍ／ｍｉｎの間で構成される。
【００９２】
したがって、上述したように本発明による方法を用いると、さまざまなタイプの構成要素、詳細には、単結晶シリコン基板上に堆積させられた単結晶シリコン層を含む構成要素を具体化することができる。
【００９３】
図４は、透過による電子顕微鏡を使用して確認された、かかる構成要素の実施例を示す。
【００９４】
この図では、単結晶シリコンからなる層４１、またはエピタキシが、プラズマ粉末化によって、成長させられた、単結晶シリコン基板４０を確認することができる。層４１および基板４０は、境界面４２によって分離される。
【００９５】
たとえば、１センチメートル当たり５ないし１０オームの抵抗を有する基板を持ち、１センチメートル当たり約１００オームの抵抗を有するエピタキシアルシリコン層を、寸法的に増大させることが可能であるため、２つの層の電気的特性を異なったものとすることができる。これらの実施形態によれば、この方法の間に堆積させられるシリコンを、Ｎ型またはＰ型のドーパントによって、完成させることができる。
【００９６】
この図では、完全なレイアウトを形成するために、この基板の原子と共に、粉末化によって堆積させられたシリコン原子が、再配列され、均質化されているということを明確に認識することができる。
【図面の簡単な説明】
【００９７】
【図１】本発明に準拠する方法を使用することによって具体化された構成要素を表す図である。
【図２】本発明に準拠する方法を使用する構成要素を具体化することを可能にする方式を表す図である。
【図３】本発明に準拠する方法の多様なステップに関するタイミング図である。
【図４】本発明に準拠する方法に従って実行された、シリコン上のシリコン積層の実施例を表す図である。
【図１】
2007165878.tif 000003
【図２】
2007165878.tif 000004
【図３】
2007165878.tif 000005
【図４】
2007165878.tif 000006
【外国語明細書】
METHOD OF MANUFACTURE FOR A COMPONENT INCLUDING AT LEAST ONE SINGLE-CRYSTAL LAYER ON A SUBSTRATE
Background of the Invention
1.  Field of the Invention
This invention concerns a method of manufacture for a component including a superposition of one or several single-crystal layers on a substrate, also single-crystal.  The single-crystal layers are layers of silicon and/or germanium, or even insulating layers, notably made of silicon oxide.  Thus, the method of manufacture enables, for example, to manufacture a component comprising a single-crystal silicon substrate on which is deposited an insulating layer, on which is superposed a layer of silicon and/or germanium, notably single-crystal.
Such method also enables to manufacture a component comprising a single-crystal silicon substrate on which is deposited a layer of silicon, also single-crystal.
2.  Description of Prior Art
In another application, a component is manufactured, characterised in that the substrate is a single-crystal insulator, composed of a metal oxide or of semi-conductors, on which is deposited, for example, a layer of single-crystal silicon and/or germanium.
The metal or semi-conductors’ oxide is, in an embodiment, an insulator such as quartz or sapphire. 
The substrates composed of the silicon on isolator (SOI) type are used in the manufacture of advanced integrated circuits (nano and micro-electric), but also for the manufacture of discontinuous semi-conductor components, or of micro-systems MEMS.  One of the main advantages of using a SOI substrate in relation to a Silicon substrate, is improved insulation for the transistors of the integrated circuits (less leakage current), which is demonstrated by a reduced energy consumption.  This insulation gain is due, particularly, to the dielectric layer interposed between a support substrate and the active single-crystal Silicon layer.  The integrated circuits based on the SOI are also adapted to use in severe conditions (Temperature, Radiations). 
Among the numerous techniques proposed for the manufacture of silicon plates on insulator, the “SmartCut TM” technology and the “SIMOX” technology can be quoted.
The SmartCut TM technology has today become the industrial standard for manufacturing SOI substrates.  Such technique consists of creating a fragile zone, by implanting hydrogen in a single-crystal silicon substrate thermally oxidized on the surface.  The material (Substrate A) thus constituted is associated via molecular adhesion on a second substrate B thermally oxidized in advance.  After mechanical cleavage, eased by the existence of the fragile zone in the substrate A, a SOI substrate composed of three layers (Si-SiO2-Si) is obtained.  It is then necessary to thin down the superficial layer of silicon, and this is performed by a mechano-chemical polishing. 
Such method is quite complex and costly, and requires a full set of tools.  Furthermore, such technique is limited for the thinnest thicknesses of the superficial silicon layer (called “active”) and of the oxide layer (called “BOX”).  Indeed, for the thinnest thicknesses, the unevenness of the thickness on the diameter of the substrate, due to the polishing step, is a limitative factor for the semi-conductor components embodied using substrates.
The SIMOX technology, as for that, consists of implanting oxygen O+ ions at the heart of a single-crystal silicon substrate, in order to directly create a Silicon/Oxide stacking of silicon/Silicon.
Thus, the oxygen ions pass through the upper substrate layer in order to reach the insulating layer.  The major inconvenience of this technology is that the passage of the oxygen ions introduces defects in the oxide layer and in the upper layer of silicon.  It is thus necessary to carry out several annealing processes in order to reduce such defects, defects which cannot be entirely eliminated. 
Furthermore, such technique is known not to be well adapted to the embodiment of SOI substrates representing a very thin Silicon active layer, and/or a very thin SiO2 layer (BOX). 
Consequently, such technique is not used for composed substrates dedicated to the latest generations of semi-conductor technologies.
Such technique necessitates the use of specific equipment and considerable energy consumption.
Summary of the Invention
The invention aims at resolving at least one of these inconveniences, by proposing a method enabling to manufacture an almost perfect stacking within a single enclosure.
Another embodiment concerns a method of composed substrate manufacture comprising a single-crystal insulating substrate on which is deposited a layer of silicon and/or single-crystal germanium.  The insulating substrate is, for example, composed of Quartz (SiO2 silica crystal shape), or of another type of metal oxide or semi-conductors’ oxide having optical characteristics and/or selected electric insulation.
This type of composed substrate is generally appreciated for its transparency properties in terms of what can be seen, and further for its excellent electric insulation properties.  Micro or nanoelectronic components can be embodied on such substrates for the purpose of manufacturing integrated circuits destined for various applications including optoelectronics (Flat screens, sensors of the CCD type, CMOS imagers) photon and communication (radio frequency RF or high frequency HF). 
Such type of composed substrate is generally manufactured by using the Smart-Cut (TM) technology.  Such technology, mainly used to embody SOI substrates, consists of associating by adhesion a circular plate of silicon and/or single-crystal germanium transferred onto a circular plate in silica of the same diameter.  The limitations associated to this technique for manufacturing the SOQ originate from the materials’ thermal expansion coefficient differences.
By using the Smart-Cut technology, the transfer of the silicon and/or germanium layer imposes a certain thickness for this layer.
The invention aims at proposing a new method of manufacture, enabling to embody high quality substrates through a simple and low-cost method within a single enclosure.  Such process further enables to embody extremely thin single-crystal silicon and/or germanium layers. 
The invention thus concerns the manufacture of a component including a single-crystal substrate on which is deposed at least one single-crystal layer, the method including one or several steps for single-crystal layer deposit by pulverisation of a metal or of a semi-conductor inside a gas plasma, and the method being characterised in that the rate of atom deposit is lower than the homogenisation rate of such atoms among themselves.  The deposit rate is thus comprised between 2 and 10nm/min.
Such a method, due to the deposit rate being rather slow, enables to embody a low-temperature expitaxy, namely between 350°C and 500°C.  In fact, in the state of the technical art, particularly in the methods of the deposit type via chemical vapour (CVD: Chemical Vapour Deposition), such epitaxies are embodied at temperatures nearing the metals’ or the semi-conductors’ fusion point, for example, at around 1,000°C.  In this case, due to such high temperature, during one of the steps of the method, the dopants existing in the layer, on which the deposit is made, are distributed again inside the pulverised metal or the semi-conductor, for example, silicon.  In such a case, there is a retro-distribution phenomena giving rise to poor electric junctions, and to defects at interface level.  Furthermore, due to such distribution, the layer deposited is not homogeneous, for example, in terms of the dopants’ concentration. 
On the contrary, in the method described here, the temperature of the deposit is much lower, which has the effect of dividing the dopants’ distribution rate by 30 or 40 in relation to the existing techniques.  Consequently, the manufactured components represent abrupt electrical junctions, almost without defect, and homogeneous layers.
Furthermore, such slow deposit speed enables to perfectly control the thickness of the deposited metal or semi-conductor or insulator, i.e.the thickness of the epitaxy.  Thus can be obtained a precision similar to an atomic layer.
In an application, such method can be used to manufacture a component comprising a single-crystal silicon substrate on which is deposited an insulating layer, on which is superposed a layer of silicon and/or germanium, such method including the following steps:
-  during a first step, silicon is pulverised, onto a single-crystal silicon plate, a metal or a semi-conductor or an insulator into an oxygen and argon plasma, thus creating an oxide layer on the plate in order to create the insulating layer, then
-  during a second step, silicon and/or germanium is pulverised via plasma onto such oxide layer.  
In a more general manner, according to the embodiments, the single-crystal material from the single-crystal substrate is included in the group comprising silicon, germanium and a material rich in silicon isotope 28, the Si28.
The method is, for example, such that all the steps are embodied in a same vacuum enclosure, in whish is found the substrate whereon shall be performed the deposits, in addition to the metal, semi-conductor or insulating targets destined to be pulverised. 
According to the embodiments, the method of manufacture comprises different steps, and enables the manufacture of various component types:
In a first example, the method is such that the substrate is a single-crystal silicon substrate, and the method includes a step for single-crystal silicon deposit.
In this case, the component obtained comprises two layers of single-crystal silicon, each one having electrical characteristics which can be different.  Such a component shall be described in detail below.
Such method of manufacture can also be applied in the case where the silicon is replaced by germanium or by a combination of both.
In a second example, the method is such that the substrate is a single-crystal silicon substrate and the method includes two steps for deposit:
-  a first step during which silicon is pulverised into an argon and oxygen plasma, thus creating a single-crystal silicon oxide film, and 
-  a second step during which silicon is pulverised into argon plasma, thus creating a single-crystal silicon oxide film. 
In this case, the component manufactured is a component of the SOI type (Silicon on Insulator).
This method of manufacture is also applicable for the manufacture of a Germanium on Insulator component.
In a third example, the method is such that the substrate is a metal or semi-conductor oxide substrate, insulating, and the method includes a step for single-crystal silicon and/or germanium deposit.  (For example, Silicon On Quartz (SOQ)).
In another embodiment, the material deposed during a step is a semi-conductor material included in the group comprising: silicon, germanium, and a material rich in silicon isotope 28: the Si28.
Depending on whether is pulverised, during a deposit step, only silicon, only germanium, or the two products simultaneously, the component created shall be, respectively, of the SOI, GeOI or SiGeOI.
The gases introduced inside the enclosure for the purpose of creating the plasma differ according to the pulverisation step performed.
Thus, in an embodiment, the plasma used during a deposit step is argon or oxygen plasma.  In such a case, the layer deposited is a metal or semi-conductor oxide insulating layer.
In another embodiment, the plasma used during a deposit step is an argon plasma, the layer deposed thus being a single-crystal metal or of semi-conductor layer.
In this case, can be, for example, injected simultaneously oxygen and argon during the first step, then the oxygen injection stopped when passing to the second step. 
In an embodiment, in order to obtain that the deposit atoms’ rate is lower than the homogenisation rate of these same atoms among themselves, the plasma production source is controlled by different means than those used to control the polarisation of the targets serving for the different pulverisations, particularly by a different electrode than the targets or than the substrate holder.
Thus, there is a decoupling process between, on the one hand, the creation of ions serving for the pulverisation and, on the other hand, polarisation of the targets, such polarisation determining the pulverisation output.  Such decoupling enables to vary the homogenisation rate by sending polarised ions onto the oxide layer so that they lose their kinetic force upon impact on such layer, thus enabling to increase the mobility of the deposited atoms. 
In an embodiment, the plasma used is an inductive plasma, i.e.created by an external aerial, for example emitting in a frequency range from 0.1 to 100 MHz, across a dielectric.
Thus can be created a plasma of the ICP type (inductive coupling plasma), or of the TCP type (transforming coupling plasma).  In this manner, the geometry of the aerial can be chosen from among several configurations, so as to select the one ensuring the most homogenous plasma.
Furthermore, the fact of using an external aerial enables to reduce the risks of metallic contamination from the plasma due to parasites from the aerial and/or from the dielectric.  Thus, it is also useful, in an embodiment, to use a dielectric in a non-metallic material, such as glass.
In an embodiment, the targets used for the pulverisations are polarised by using a polarisation included in the group comprising: a polarisation of the radio frequency (RF) type, a polarisation in direct current (DC) or a polarisation in pulsating direct current. 
In this last case, it is essential that each voltage pulse has a positive voltage swing in order to maintain the pulverisation on the semi-conductor and insulating materials.  The polarisation in pulsed direct current (DC) enables to stabilise the cathode sputtering, this, in particular, for low-conducting materials.  The RF polarisation being, in its case, adapted for insulating materials.
In one of the embodiments, the first step of the method described above consists of depositing an oxide layer on a single-crystal silicon substrate.  Generally, the substrate used consists of a silicon plate available on the market, and which is therefore protected by an oxide.  In this case, but also in other embodiments, it is useful to add to the method a preliminary step consisting of removing the oxide existing on the substrate, notably on a plate of single-crystal silicon.  In order to do so, a known method, for example, of chemical cleaning shall be used, such as the RCA cleaning, developed by the “Radio Corporation of America”.  In another embodiment, the cleaning is performed by a rapid annealing process (RTP) over a time varying from 30 seconds to 5 minutes.
This preliminary step can also be performed in other preferred embodiments of the invention.
Furthermore, it is also useful, once the component finalised, i.e. once all the deposits performed, to deposit a protective layer on the external surface of the component.  Thus, in an embodiment, the method includes a final step consisting of depositing, on the upper layer, a passivation layer destined to protect the component.  Such layer, also called “barrier layer”, enables to prevent the passage of impurities able to affect the quality of the silicon and/or germanium on insulator component.
The upper layer is, for example, a layer of single-crystal silicon or germanium.
The various methods to embody such a passivation layer are already known in the art.  For example, the passivation layer is performed by pulverising silicon and/or germanium into a hydrogen plasma.  Such possibility has the advantage of not necessitating any specific equipment, as it will use a neighbouring method to the one employed for depositing the silicon and/or germanium oxide layers.
Another solution consists of directly introducing atomic hydrogen in the form of gas, and not in the plasma phase.  In this case, the hydrogen directly reacts with the silicon and/or the germanium in order to form passivation hydride liaisons. 
In the case where the process is used to embody a component of the SOI type, and in order for the method of manufacture to be the most simple and as less costly as possible, it is useful that the metal or the semi-conductor pulverised during all of the steps is, in an embodiment, silicon.  Thus, it is enough to have only a single pulverisation target for embodying the various deposits.  In this case, the oxide created to create the insulating layer is silicon oxide. 
The component created in this configuration includes a silicon / oxide stacking for silicon / silicon and/or germanium, which is the most commonly used stacking today, in the integrated circuit industry.
On the other hand, silicon oxide, having a very low permittivity, with a dielectric constant K equal to 3.9, it is necessary, so that the component created has an acceptable electricity power, for the insulating layer to be very thin without, however, enabling the current to pass.  However, the embodiment of such layers, for example, a thickness less than 50 nanometres, is relatively complex, as it is necessary that the silicon surface is completely covered over to prevent considerable loss of current.  It is thus necessary to proceed with an extremely precise and meticulous manufacture.
One solution to resolve such inconvenience consists, in an embodiment during which a metal or semi-conductor oxide is deposited, in order to create an oxide having high permittivity, for example, where the dielectric constant k is comprised between 15 and 30.
Such oxides having a higher permittivity, it is possible to embody thicker layers, while maintaining a good electric capacity; the manufacturing process is easier, thus leading to better quality layers.
Furthermore, silicon oxide represents, in relation to silicon, a relatively important mesh discrepancy of approximately 9.5%.  Such mesh discrepancy results in a more difficult priming for the epitaxy used in order to allow the single-crystal silicon and/or germanium increase on the substrate.  Furthermore, the silicon/oxide interfaces represent many structural defects.
In order to improve the crystallinity of such interfaces, it is useful, in an embodiment, to create, during the first step, an oxide so that the mesh discrepancy between such oxide and the silicon and/or germanium is lower than 6%. 
Thus, according to the chosen embodiment, the oxide created is included in the group comprising: lanthanum aluminate (LaAlO3), zirconium oxide (ZrO2) stabilised by yttrium oxide, Y2O3 (YZS), and cerium oxide (CeO2). 
The quantity of yttrium oxide existing in zirconium oxide is generally just several percent, for example 8%. 
Such different oxides represent the two characteristics mentioned above, as they all have a high permittivity, and their mesh discrepancies with silicon are respectively worth 1.2%, 5.35% and 0.35%.
The method of manufacture described above is such that it enables the embodiment of a relatively large silicon on insulator and/or germanium on insulator and/or silicon-germanium on insulator component.  For example, in an embodiment, the component created has a disk shape and a diameter equal to or exceeding 50 millimetres.
Such component serves as a basis for manufacturing integrated circuits by silicon and/or germanium dopant.
In order to ensure good quality circuits, it is necessary to ensure the proper stabilisation of the layers deposited and constituting the manufactured component.  To this effect, in an embodiment, the method includes one or several annealing steps.
The invention also concerns a component having the same characteristics as those of a component manufactured by a method of the above type.
Brief Description of the Drawings
Other characteristics and advantages of the invention will be shown in the description of preferred embodiments, such description being backed up by sketches on which:
-  figure 1 represents a component embodied by using a method complying with the invention,
-  figure 2 represents a system enabling to embody a component using a method complying with the invention, and
-  figure 3 represents a timing chart of the various steps of a method complying with the invention,
-  figure 4 represents an example of Silicon stacking on silicon, carried out according to a method complying with the invention.
Detailed Description of the Invention
Figure 1 shows, as a section, a component obtained by a method of manufacture complying with the invention, such component having a disk shape of a diameter equal to or exceeding 50 mm. 
Such component comprises a single-crystal silicon substrate 10, such as, for example, a silicon plate available on the market.  The oxide on such plate is cleaned off beforehand.  Furthermore, the component comprises an insulating layer 12 constituted of an oxide deposited by plasma pulverisation, such as silicon oxide (SiO2), lanthanum aluminate (LaAlO3), zirconium oxide (ZrO2) stabilised by yttrium oxide, Y2O3 (YZS), or even cerium oxide (CeO2).  Such layer 12 has a thickness of 300 nanometres. 
The last layer 14 is a single-crystal silicon and/or germanium layer deposited by plasma pulverisation, which has a thickness of 100 nanometres.
In the case where the last layer is a single-crystal silicon layer, such silicon can be doped.
The manufacture of this component is performed in a vacuum enclosure 30, such as represented in figure 2.  The pressure in such enclosure is, for example, around 0.1 to 1 Pa.
In the enclosure 30 can be found a single-crystal silicon substrate, in the shape of a silicon plate 16.  Such silicon plate serves as a base to receive deposits destined to create the different layers of the component.  The plate 16 is linked up to a means 18 for regulating the temperature so that such temperature does not exceed 600°C during manufacture.  
In a more precise manner, the temperature of the substrate is generally maintained between 375 and 450°C.  In an example, the method is such that the temperature of the substrate can be reduced below 300°C.
The plasma production device comprises a radio frequency aerial 20 and a dielectric plan 22, embodied in a non-metallic material, such as glass, in order to prevent any metallic contamination of the plasma by the surfaces.  In another embodiment, a helical aerial, rolled around a dielectric tube, can be used.
In this case, the component created shall be a silicon/oxide on silicon/silicon stacking.  To this effect, the enclosure 30 only comprises a single-crystal silicon target 24.  In order to embody other stackings, one or several metal or semi-conductor or insulating targets should be installed inside the enclosure, in order to correspond to the oxide desired. 
Such target 24 is embodied using means for polarisations 26, which are independent from the plasma production means 20 and 22.  In an example, the target is polarised with a pulsed direct current generator, of the “pulsed DC” type. 
In order to carry out the deposits of the various layers by plasma, gases (28) shall be successively introduced according to a sequence defined in advance.
An example of sequence is shown in figure 3.  Such figure illustrates 4 time charts respectively showing the different steps of the method of manufacture (time chart 32), the sequence of introducing Argon gas into the enclosure (time chart 34), the sequence of introducing oxygen into the enclosure (time chart 36), and the sequence of introducing hydrogen into the enclosure (time chart 38). 
The first step represented (32a) is the step for depositing a silicon oxide layer on a silicon substrate 16.  To this effect, argon (34a) and oxygen (36a) are introduced into the enclosure 30 and transformed into plasma using the means 20 and 22.
The chemical reaction taking place between the oxygen ions and the silicon vapour, mainly resulting from pulverisation of the target 24 by the argon ions, has the effect of creating silicon oxide SiO during the transport of silicon into the plasma. 
When such oxide reaches the substrate 16, the atoms are rearranged in order to form silicon oxide SiO2.  At the t1 instance, an insulating layer is deposited according to the desired thickness; thus it is necessary to pass to the next step (32b) in the method of manufacture.
Thus, the introduction of oxygen into the enclosure 30 is stopped and only argon shall remain.
Such argon enables to pulverise, by plasma, the target 24 silicon in order to deposit a layer of single-crystal silicon onto the insulating layer deposited previously.
The t2 instance indicates the end of the pure silicon depositing step.  The component is thus finished. 
However, it is useful to deposit, during a step 32c, an additional layer, called “passivation layer”. 
Such layer, destined to protect the component from corrosion, is embodied by introducing atomic hydrogen into the enclosure (38a) which reacts with the atoms on the outer surface of the silicon and/or germanium in order to create the silicon-hydrogen and/or germanium-hydrogen passivating liaisons.
Once the method is terminated, at the instance t3, the introduction of hydrogen into the enclosure is stopped.
The total time for embodying the method can vary from 1 minute 30 to 15 minutes depending on the deposit rates chosen. 
The silicon deposit rate is, for example, comprised between 250 nm/min for a micro-crystal deposit, and 2 to 10 nm/min for a single-crystal deposit.
Thus, as described above, a method according to the invention can be used to embody different types of components, particularly components comprising a single-crystal silicon layer deposited on a single-crystal silicon substrate.
Figure 4 shows an example of such component, observed using an electronic microscope with transmission.
In this figure can be seen a single-crystal silicon substrate 40 on which a layer 41, or eptitaxy, of single-crystal silicon is made to grow, via plasma pulverisation.  The layer 41 and the substrate 40 are separated by an interface 42.
The electrical characteristics of the two layers can be different due to, for example, it being possible to have a substrate with a resistance of 5 to 10 ohms per centimetre, and to make an epitaxial silicon layer increase in size, with a resistance of around 100 ohms per centimetre.  According to the embodiments, the silicon deposited during the method can be completed by dopants, of the N type or of the P type.
In this figure, it can be clearly seen that the silicon atoms deposited by pulverisation have been rearranged and homogenised in order to create a perfect layout with the atoms of the substrate.
1.  Method of manufacture for a component including a single-crystal substrate on which is deposed at least one single-crystal layer, the method being characterised in that it includes one or several steps for single-crystal layers’ deposit by pulverisation of a metal or of semi-conductors inside a plasma of gas, and in that the rate of atom deposit is lower than the homogenisation rate of the atom among themselves. 
2.  A method according to claim 1 characterised in that the targets used for the pulverisations are polarised using a polarisation included in the group comprising: a polarisation (26) of the direct current (DC) type or pulsating direct current, or radio frequency (RF).
3.  A method according to claims 1 or 2, characterised in that the single-crystal material for the single-crystal substrate is included in the group comprising: Silicon, Germanium, and a material rich in silicon isotope 28, the Si28. 
4.  A method according to one of the claims 1 to 3 characterised in that the material deposed during a step is a semi-conductor material included in the group comprising: silicon, germanium, and a material rich in silicon isotope 28, the Si28.
5.  A method according to one of the preceding claims, characterised in that the plasma used during a step is plasma of argon and of oxygen, a layer deposed thus being an insulating layer of metal or semi-conductors’ oxide.
6.  A method according to one of the preceding claims, characterised in that the plasma used during a step is plasma of argon, the layer deposed thus being a single-crystal metal or semi-conductors’ layer.
7.  A method according to one of the preceding claims in which the substrate is a single-crystal silicon substrate, and the method includes a step for single-crystal silicon deposit.
8.  A method according to one of the claims 1 to 7 characterised in that it includes an insulating single-crystal layer deposit of metal or semi-conductors’ oxide, on a semi-conductors’ single-crystal substrate.
9.  A method according to one of the claims 1 to 7 in which the substrate is a single-crystal silicon substrate, and the method includes two steps for deposit:
-  a first step during which silicon is pulverised into an argon and oxygen plasma, thus creating a single-crystal silicon oxide layer, and 
-  a second step during which silicon is pulverised into an argon plasma, thus creating a single-crystal silicon oxide layer.  
10.  A method according to one of the claims 1 to 7 in which the single-crystal substrate is a metal or semi-conductors’ oxide substrate, insulating such as, for example, quartz or sapphire, the method including a step for silicon and/or germanium single-crystal deposit.
11.  A method according to one of the preceding claims, characterised in that the plasma used is an inductive plasma, i.e. created by an external aerial (20) through a dielectric (22).
12.  A method according to claim 12 characterised in that the plasma production source is independently controlled by the polarisation of the targets serving for the different pulverisations, particularly by a different electrode than the targets or than the substrate holder.
13.  A method according to claims 12 and 13 characterised in that the external aerial (20) emits in a frequency range starting from 0.1 up to 100 MHz.
14.  A method according to one of the preceding claims including the preliminary step of removing the oxide present on the plate of single-crystal silicon.
15.  A method according to one of the preceding claims including the final step of manufacture for a layer of passivation destined to protect the component.
16.  A method according to claim 15, characterised in that the layer of passivation is performed by pulverising silicon and/or germanium into a hydrogen plasma. 
17.  A method according to one of the preceding claims characterised in that, when a layer of oxide is deposited, the oxide created is an oxide having high permittivity, for example, where the dielectric constant k is comprised between 15 and 30.
18.  A method according to one of the preceding claims characterised in that the oxide created during the first step of pulverisation is such that the mesh discrepancy between such oxide and the silicon and/or germanium is lower than 6%. 
19.  A method according to one of the preceding claims in which the oxide created is included in the group comprising: lanthanum aluminate (LaAlO3), zirconium oxide (ZrO2) stabilised by yttrium oxide, Y2O3 (YZS), and cerium oxide (CeO2).
20.  A method according to one of the preceding claims, characterised in that it includes one or several steps for annealing, enabling a stabilization of the layers deposited.
21.  A method according to one of the preceding claims characterised in that the component created has a disk shape and a diameter equal to or exceeding 50 millimetres.
22.  A component having the same specifications as those of a component manufactured by a process conform to one of the preceding claims.
1. Abstract
The invention refers to a method of manufacture for a component including a single-crystal substrate on which is deposed at least one single-crystal layer, the method including one or several steps for single-crystal layers’ deposit by pulverisation of a metal or of semi-conductors inside a plasma of gas, and the method being characterised in that the rate of atom deposit is lower than the homogenisation rate of such atoms among themselves.
2. Representative Drawing
Figure 1.
【図面１】
2007165878.tif 000007
【図面２】
2007165878.tif 000008
【図面３】
2007165878.tif 000009
【図面４】
2007165878.tif 000010