(57)【要約】【課題】単調増加性を有し、電流値ばらつきを低減した電流駆動回路を提供する。【解決手段】１つの駆動トランジスタ２０と、１つの差動増幅器３０と、抵抗素子２１と、複数のスイッチ１１〜１８とで構成する電流駆動回路で、複数のスイッチを制御して、第１の期間に駆動トランジスタ２０からの出力を遮断して差動増幅器３０からプリチャージ電圧を出力し、第１の期間の後の第２の期間に駆動トランジスタ２０から階調電流を出力する。  【選択図】図２
2007086328.tif 000002
【特許請求の範囲】
【請求項１】
出力端子に出力信号を出力する駆動回路であって、
前記駆動回路は、前記出力端子に階調電流を出力する１つの駆動トランジスタと、
１つの差動増幅器と、
前記駆動トランジスタに接続された抵抗素子と、
複数のスイッチと
を具備し、
前記複数のスイッチを制御して、第１の期間に前記駆動トランジスタからの出力を遮断して前記差動増幅器からプリチャージ電圧を前記出力端子に出力し、前記第１の期間の後の第２の期間に前記駆動トランジスタから階調電流を前記出力端子に出力する
駆動回路。
【請求項２】
請求項１に記載の駆動回路であって、
前記差動増幅器の差動入力トランジスタの極性を所定の周期ごとに入れ換えて階調電流を出力する
駆動回路。
【請求項３】
請求項１に記載の駆動回路であって、
前記差動増幅器に供給される電源ラインと、前記抵抗素子に供給される電源ラインとは分離して配置される
駆動回路。
【請求項４】
出力端子と、
第１の期間に、入力信号に基づいてプリチャージ電圧を前記出力端子に出力する差動増幅器と、
前記第１の期間の後の第２の期間に、前記入力信号に基づく前記差動増幅器からの出力に従って階調電流を前記出力端子に出力する単一の駆動トランジスタと
を具備する駆動回路。
【請求項５】
請求項４に記載の駆動回路であって、
前記差動増幅器の反転入力と非反転入力への前記入力信号の供給を所定の周期ごとに切換えるスイッチ手段
を更に具備する駆動回路。
【請求項６】
請求項４又は５に記載の駆動回路であって、
前記差動増幅器に接続される第１電源ラインと、前記駆動トランジスタに接続される第２電源ラインとは分離して配置される
駆動回路。
【請求項７】
請求項４乃至６のいずれかに記載の駆動回路において、
前記第１の期間における前記差動増幅器への前記入力信号は、表示データのビットの一部に基づいて決定され、
前記第２の期間における前記差動増幅器への前記入力信号は、前記表示データのビットの全部に基づいて決定されている
駆動回路。
【請求項８】
請求項４乃至７のいずれかに記載の駆動回路において、
前記第１の期間において前記駆動トランジスタの動作を禁止するための第１スイッチ
を更に具備する駆動回路。
【請求項９】
請求項４乃至７のいずれかに記載の駆動回路において、
前記第１の期間において前記駆動トランジスタを前記出力端子から遮断するための第２スイッチ
を更に具備する駆動回路。
【請求項１０】
請求項４乃至９のいずれかに記載の駆動回路において、
前記駆動トランジスタに直列に接続された第１抵抗素子と、
前記第１抵抗素子と並列に接続された、第３スイッチと第２抵抗素子の直列回路と
を更に具備し、
前記第３スイッチは、前記第１抵抗素子の抵抗値に基づいて制御される
駆動回路。
【請求項１１】
第１の期間に、入力信号に基づいて差動増幅器からプリチャージ電圧を出力端子に出力するステップと、
前記第１の期間の後の第２の期間に、前記入力信号に基づく前記差動増幅器からの出力に従って単一の駆動トランジスタから階調電流を前記出力端子に出力するステップと
を具備する表示装置の駆動方法。
【請求項１２】
請求項１１に記載の表示装置の駆動方法であって、
前記差動増幅器の反転入力と非反転入力への前記入力信号の供給を所定の周期ごとに切換えるステップ
を更に具備する表示装置の駆動方法。
【請求項１３】
請求項１１又は１２に記載の表示装置の駆動方法であって、
前記差動増幅器と前記駆動トランジスタに異なる電源ラインから電力が供給される
表示装置の駆動方法。
【請求項１４】
請求項１１乃至１３のいずれかに記載の表示装置の駆動方法において、
前記第１の期間における前記差動増幅器への前記入力信号は、表示データのビットの一部に基づいて決定され、
前記第２の期間における前記差動増幅器への前記入力信号は、前記表示データのビットの全部に基づいて決定されている
表示装置の駆動方法。
【請求項１５】
請求項１１乃至１４のいずれかに記載の表示装置の駆動方法において、
前記第１の期間において前記駆動トランジスタの動作を禁止するステップ
を更に具備する表示装置の駆動方法。
【請求項１６】
請求項１１乃至１４のいずれかに記載の表示装置の駆動方法において、
前記第１の期間において前記駆動トランジスタを前記出力端子から遮断するステップ
を更に具備する表示装置の駆動方法。
【請求項１７】
請求項１１乃至１６のいずれかに記載の表示装置の駆動方法において、
前記駆動トランジスタに直列に接続された抵抗素子の抵抗値を調整するステップ
を更に具備する表示装置の駆動方法。
【請求項１８】
請求項１７に記載の表示装置の駆動方法において、
前記駆動トランジスタに直列に接続された第１抵抗素子に並列に、スイッチと第２抵抗素子の直列回路と
前記第３スイッチは、前記第１抵抗素子の抵抗値に基づいて制御される
を更に具備し、
表示装置の駆動方法。
【請求項１９】
出力端子と、
ゲート入力信号に応答して駆動電流を前記出力端子に出力する単一の駆動トランジスタとを具備し、
入力信号電圧からの前記駆動トランジスタのドレイン電圧の差分に対応する第１電圧と、前記ドレイン電圧からの前記入力信号電圧の差分に対応する第２電圧との一方が、所定の周期ごとに切換えながら、前記ゲート入力信号として前記駆動トランジスタに供給される
駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、駆動回路に関し、特に電流値によって輝度が変化する電流駆動型発光素子を含む表示装置の画素に信号を供給する駆動回路に関する。
【背景技術】
【０００２】
コンピュータ技術の進歩に伴って、コンピュータと人間との仲立ちをする装置、即ち、マン・マシン・インターフェースの重要性が高まってきている。特に出力側のマン・マシン・インターフェースの一つであるディスプレイは、より高性能なものが要求されてきている。コンピュータなどから出力される電子データを、人間が視認できるように表示するディスプレイとして様々な形式のものが市場に流通している。そのなかで、代表的な表示装置としてフラットパネルディスプレイが存在する。
【０００３】
フラットパネルディスプレイには、液晶表示装置や、有機ＥＬ（Electro Luminescence：エレクトロ  ルミネッセンス）を使用した有機ＥＬ表示装置が知られている。有機ＥＬ表示装置は、液晶表示装置と比較される場合、バックライトがないので薄型の表示パネルを構成することができる。また、有機ＥＬ表示装置は、高視野角で表示画像を表示することが可能である。
【０００４】
フラットパネルディスプレイ、特に、有機ＥＬ表示装置の駆動方式は、大きく二つに分類されている。その一つは単純マトリックス型の駆動方式であり、もう一つがアクティブマトリックス型の駆動方式である。前者は、画素の構造は簡単であるが、大型化、高精細化の実現が難しい等の問題がある。後者では、１画素に複数のＴＦＴ（Thin Film  Transistor：薄膜トランジスタ）を使用する駆動方式の開発が進められている。しかし、アクティブマトリクス型の駆動方式の表示装置では、駆動ＴＦＴの電流特性ばらつき及び劣化により発光素子に流れる電流値が変化し輝度がばらついてしまうという問題がある。その対策として、特許文献１には、カレントコピー型の画素が提案されている。
【０００５】
図１（ａ）は、カレントコピー型の画素の構成を示す回路図である。図１（ａ）に示されているように、画素６は、発光素子６１と、駆動ＴＦＴ６２と、ＴＦＴ６３、６４、６５と、容量６６とを備えている。発光素子６１は、ＥＬ（Electro Luminescence）現象により発光を行う発光素子である。しかし、カレントコピー型の電流駆動方式では、定電流回路から供給される電流値が特に低輝度側で微少であるため、所定の駆動期間内にデータ線５及び画素６を駆動できないという問題がある。そのため、特許文献２や特許文献３では、電流駆動の前に、駆動ＴＦＴ６２とほぼ等価な疑似ＴＦＴが設けられ、それに電流が供給され、その疑似ＴＦＴで発生された電圧で駆動能力の高いボルテージフォロアを用いてデータ線５及び画素６がプリチャージされている。
【０００６】
特許文献２の定電流回路では、バイナリに重み付けされた複数の定電流源が設けられ、Ｄ／Ａ変換を通して階調電流が生成され、データ線５及び画素６に供給されている。特許文献３の定電流回路では、ＴＦＴと容量とで構成される回路でオリジナル電流源の電流値をサンプリングした電流値を画素に供給している。いずれも、１水平期間の電流駆動期間の前の電圧プリチャージ期間にボルテージフォロアなどでデータ線５及び画素６がプリチャージされ、その後の電流駆動期間に表示データに応じた電流値でデータ線５及び画素６が電流駆動されている。
【特許文献１】特表２００２−５１７８０６号公報
【特許文献２】特開２００３−１９５８１２号公報
【特許文献３】特開２００５−０９９７４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、この従来の定電流回路にはいくつかの問題点がある。特許文献２では、１つのデータ線に対し複数の重み付けされた定電流源を設けるために各定電流源の電流ばらつきにより単調増加性が失われる可能性がある。また、１つのデータ線を駆動するのに複数の定電流源を設けているので、回路規模が大きいだけでなく、その定電流源の寄生容量が大きくなり、電流駆動時間が長くなる。
特許文献３では、オリジナル電流源の電流値をＴＦＴと容量とで構成するサンプルホールド型であり、ＴＦＴのフィードフルーにより電圧ばらつきが生じるため、定電流回路として電流ばらつきが大きくなる。
【課題を解決するための手段】
【０００８】
本発明の駆動回路は、出力端子に出力信号を出力する駆動回路であって、前記駆動回路は、前記出力端子に階調電流を出力する１つの駆動トランジスタと、１つの差動増幅器と、抵抗素子と、複数のスイッチとで構成し、前記複数のスイッチを制御して、第１の期間に前記駆動トランジスタからの出力を遮断して前記差動増幅器からプリチャージ電圧を前記出力端子に出力し、前記第１の期間の後の第２の期間に前記駆動トランジスタから階調電流を前記出力端子に出力する。
【発明の効果】
【０００９】
本発明により、単調増加性を有し、電流値ばらつきを低減した電流駆動回路を提供することができる。また、定電流回路の構成の一部である差動増幅器をプリチャージ駆動期間と、電流駆動期間とで共用することで回路規模を縮小することができる。
【発明を実施するための最良の形態】
【００１０】
以下に、添付図面を参照して本発明の表示装置の駆動回路について説明する。本発明においては、表示データは「Ｄ５、Ｄ４、Ｄ３、Ｄ２、Ｄ１、Ｄ０」の６ビット（６４階調）で、最上位ビットをＤ５、最下位ビットをＤ０として説明する。また、表示データが「００００００」では最低輝度、「１１１１１１」では最大輝度とする。なお、便宜的に表示データを６ビットとして説明するが、表示データは５ビット以下でも７ビット以上でもよい。
【００１１】
［第１実施形態］
以下に、本発明の第１実施形態による駆動回路について説明する。まず、本発明の駆動回路１０が駆動する表示装置のカレントコピー型の画素６について図１（ａ）を参照して説明する。画素６は、発光素子６１と、駆動ＴＦＴ６２と、ＴＦＴ６３、６４、６５と、容量６６とを備えている。発光素子６１の一端は電圧供給線７に接続され、発光素子６１の他端はＴＦＴ６５の一端に接続され、ＴＦＴ６５の他端はノード６７に接続されている。また、駆動ＴＦＴ６２のソースは電圧供給線８に接続され、ドレインはノード６７に接続されている。ノード６７には、ＴＦＴ６３、６４、６５のそれぞれの他端が接続されている。ＴＦＴ６３の一端は、データ線５に接続され、ＴＦＴ６４の一端は、駆動ＴＦＴのゲート及び容量６６の一端に接続されている。容量６６の他端は、電圧供給線８に接続されている。図示していないが、ＴＦＴ６３、６４、６５のゲートには制御信号が供給される。ここで、以降の説明で電圧供給線８の電圧はシステムグランドＧＮＤとして説明する。
【００１２】
次に、画素６が電流値を記憶する動作について図１（ａ）及び図１（ｂ）を参照して説明する。電流記憶モードでは、ＴＦＴ６３、６４がターンオンされ、ＴＦＴ６５はターンオフされる。このとき、駆動回路１０からデータ線５及びＴＦＴ６３を介して駆動ＴＦＴ６２に電流値Ｊが供給されると、駆動トランジスタ６２のゲート及びドレインは、電流値Ｊが流れるようにＶｇの電圧に自己バイアスされる（図１（ｂ）の状態）。次に、ＴＦＴ６４をターンオフし、駆動ＴＦＴ６２のゲート電圧Ｖｇを容量６６に記憶する。その後、ＴＦＴ６３をターンオフ、ＴＦＴ６５をターンオンすると、発光モードに入り、発光素子６１は電流値Ｊに応じた輝度で発光する。
【００１３】
図２は、本発明の第１実施形態による駆動回路１０の構成を示す回路図である。図２に示されている駆動回路１０では、スイッチ１１〜１８と、出力端子１９と、駆動トランジスタ２０と、抵抗２１と、差動増幅器３０とを備えている。本発明は、駆動回路１０の構成要素である差動増幅器をプリチャージ期間と電流駆動期間とで共用し、さらに、差動増幅器のオフセット電圧ばらつきによる電流値ばらつきを走査期間又はフレーム期間ごとに分散することで画質を向上させる駆動回路である。
【００１４】
駆動回路１０の構成を詳細に説明する。まず、差動増幅器３０は、詳細は後述するが、差動入力トランジスタＱ１と差動入力トランジスタＱ２を備えている。差動入力トランジスタＱ１のゲート（ノード２５）とスイッチ１４の一端を接続する。また、差動入力トランジスタＱ２のゲート（ノード２６）とスイッチ１７の一端を接続する。そして、スイッチ１４及び１７の他端同士をショートしノード２７とする。ノード２７には、後述の２つのセレクタ４３、４４で選択されたプリチャージ電圧又は階調電圧が供給される。また、差動増幅器３０の出力（ノード２２）をスイッチ１１、１２、１６のそれぞれの一端に接続する。そして、スイッチ１１の他端を出力端子１９に接続し、スッチ１２の他端をノード２６に接続し、スイッチ１６の他端を駆動トランジスタ２０のゲート（ノード２３）に接続する。また、駆動トランジスタ２０のドレインを出力端子１９に接続し、駆動トランジスタ２０のソース（ノード２４）を抵抗２１の一端に接続する。抵抗２１の他端は、電源ライン２９ｂに接続する。さらにノード２３とスイッチ１３の一端を接続し、スイッチ１３の他端を電源ライン２９ｂに接続する。ノード２４とスイッチ１８の一端を接続し、スイッチ１８の他端をノード２５に接続する。また、ノード２４とスイッチ１５の一端を接続し、スイッチ１５の他端をノード２６に接続する。スイッチ１１〜１８は制御部（図示せず）により制御されている。
【００１５】
以降の説明では駆動回路１０は吐き出し型の階調電流回路であり、駆動回路１０は、電源電圧ＶＤＤ＝２０Ｖと電源電圧ＶＳＳ＝５Ｖで動作するものとして説明する。いうまでもないが、画素６の構成によっては、駆動回路１０は吸い込み型の階調電流回路でもよい。
【００１６】
次に、差動増幅器３０について図３を参照して説明する。差動増幅器３０は、差動入力段を構成する差動入力トランジスタＱ１、Ｑ２と、複数のスイッチ３１〜３４と、カレントミラー構成のトランジスタ３７、３８と、定電流源であるトランジスタ４０で構成される。ここで、スイッチ３１〜３４は、差動入力トランジスタＱ１、Ｑ２を反転入力か、又は非反転入力かを切り換えるスイッチである。スイッチ３１、３３とスイッチ３２、３４とのオンオフ制御は反対に制御される。スイッチ３１から３４は制御部（図示せず）により制御される。
出力段は、トランジスタ３５、３６とで構成される。また、差動入力段と出力段との間に中間段３９を設け、差動増幅器３０がプッシュプル動作するようにするのが好ましい。
【００１７】
差動増幅器３０の電源ライン２９ａと、抵抗２１に接続される電源ライン２９ｂは、分離して配置するのが好ましい。それは、駆動回路１０は、複数個あるため、差動増幅器３０に流れる電流によって電源ラインが電圧降下を生じ、電流値ばらつきが大きくなるためである。
【００１８】
次に、駆動回路１０にプリチャージ電圧又は階調電圧を供給する回路ブロックについて、図４を参照して説明する。図４では、表示データを所定の期間だけラッチするラッチ回路４９と、表示データの一部のビットをデコードするデコーダ４７と、表示データの全ビットをデコードするデコーダ４８と、複数のプリチャージ電圧を生成するプリチャージ電圧生成回路４５と、複数の階調電圧を生成する階調電圧生成回路４６と、表示データの一部のビットに応じて複数のプリチャージ電圧から１つの電圧を選択するプリチャージ電圧セレクタ４３と、表示データの全ビットに応じて複数の階調電圧から所望の階調電圧を選択する階調電圧セレクタ４４と、プリチャージ電圧か、階調電圧かを選択するスイッチ４１、４２と、制御部（図示せず）を備えている。スイッチ４１，４２は制御部により制御される。
【００１９】
階調電圧セレクタ４４は、図５（ａ）に示す６４個のスイッチで構成され、各スイッチにはＶ０〜Ｖ６３の６４値の階調電圧がそれぞれ供給される。これに対し、プリチャージ電圧セレクタ４３は、図５（ｂ）に示す１８個のスイッチで構成される。電圧プリチャージは、階調電流回路動作による電流駆動の前の予備動作であるため、電圧精度を必要としない。また、駆動ＴＦＴ６２の電流特性の変動が大きすぎるため、電圧精度を必要としない。そして、電圧プリチャージは、低輝度発光領域、つまり低電流値で駆動される電流領域だけで行えばよく、高電流値では、低電流値に比べ１０倍以上電流値が大きいので、プリチャージしなくとも所定の電流駆動期間にデータ線及び画素を駆動することができる。よって、最下位ビット（ＬＳＢ）と最上位ビット（ＭＳＢ）以外の４ビットで、低輝度領域に対応するようにＶＣ０〜ＶＣ１５の１６値のプリチャージ電圧から選択し、高輝度領域では、ＶＣ１５のプリチャージ電圧をデータ線５及び画素６に供給する。ここでは、最上位ビットが“０”で低輝度領域、最上位ビットが“１”で高輝度領域として輝度領域を２分する。
【００２０】
プリチャージ電圧生成回路４５は、電流駆動期間の前のプリチャージ電圧を生成する回路である。図６に駆動ＴＦＴ６２の電流−電圧特性を示す。点線が駆動ＴＦＴ６２の特性で、実線がプリチャージ電圧の設定例である。電流値が小さいときは、駆動ＴＦＴ６２の特性に合わせ、電流値が大きいときは、ＶＣ１５の固定電圧とする。０階調では、電流値が０なので、電流駆動できないので、ＶＣ０は、例えば５Ｖなどで駆動ＴＦＴ６２のＶｔ（しきい電圧）より低い電圧ならＶＣ１に近い電圧でなくてもよい。
【００２１】
階調電圧生成回路４６は、ガンマ補正された複数の階調電流を生成するための複数の階調電圧を生成する。駆動回路１０の抵抗２１による電圧降下（電圧差）ΔＶに応じた電流値Ｊ＝ΔＶ／Ｒが流れる。例えば、抵抗２１の抵抗値Ｒが５００ＫΩだとすれば、０階調：０ｎＡ、１階調：２０ｎＡ、・・・、６３階調：１０μＡだとすれば、０階調：Ｖ０＝２０Ｖ（ΔＶ＝０Ｖ）、１階調：Ｖ１＝１９．９９Ｖ（ΔＶ＝０．０１Ｖ）、・・・、６３階調：Ｖ６３＝１５Ｖ（ΔＶ＝５Ｖ）の階調電圧を生成する。
【００２２】
図４に示す回路は、駆動回路１０にプリチャージ電圧又は階調電圧を供給する回路の一例で、その他の回路構成であってもよい。例えば、プリチャージ電圧は、画素やダミー画素に電流値を流し、そこで発生した電圧からプリチャージ電圧を生成してもよい。
【００２３】
表示装置のデータ線５は複数本あり、駆動回路１０も複数であるため各駆動回路１０の電流ばらつきが画質に影響する。駆動回路１０の電流ばらつきの主原因は、抵抗２１の抵抗値ばらつきと差動増幅器３０のオフセット電圧ばらつきである。差動増幅器３０のオフセット電圧ばらつきは、差動トランジスタＱ１と差動トランジスタＱ２の相対ばらつきと、カレントミラー構成のトランジスタ３７とトランジスタ３８の相対ばらつきとで決定される。差動増幅器３０の電圧ばらつきは通常±１０ｍＶ程度あり、低輝度領域での電流精度が悪化する。特に１階調目では電圧差ΔＶが１０ｍＶに対し、電圧ばらつきが±１０ｍＶだと単調増加性が失われる。では、差動増幅器３０の電圧ばらつき±１０ｍＶを無視できる電圧差にすればよいことになるが、例えば、抵抗２１の抵抗値を２ＭΩにすれば、ΔＶ＝２０ｎＡ×２ＭΩ＝４０ｍＶとなるが、６３階調の１０μＡを設定するには、ΔＶ＝１０μＡ×２ＭΩ＝２０Ｖの電圧差が必要で、駆動回路１０の駆動電圧が大きくなり、消費電力が大きくなるだけでなく、回路面積が大きくなってしまう。
【００２４】
本発明では、差動増幅器の差動入力トランジスタＱ１、Ｑ２をフレームごとに入れ換えることでオフセット電圧を時間的に平均化し、画素に供給する電流値のばらつきを時間的に平均化することで画質を向上させる。
【００２５】
次に、駆動回路１０の動作を、図７（ａ）から（ｊ）のタイミングチャートを参照して詳細に説明する。
【００２６】
まず、水平期間（走査期間ともいう）の最初に、表示データがラッチ回路４９にラッチされる。
次のプリチャージ期間には、ラッチされた表示データに応じてデータ線５のプリチャージ駆動を行う。プリチャージ期間には、スイッチ１１、１２、１３、１４、３１、３３、４１はターンオンされ、スイッチ１５、１６、１７、１８、３２、３４、４２はターンオフされる。図９（ｃ）にそのときの等価回路を示すが、ボルテージフォロアとして動作し、データ線５には、スイッチ１１を介してＶＣ０〜ＶＣ１５のいずれかのプリチャージ電圧値にプリチャージされる。このとき、差動入力トランジスタＱ１は、非反転入力端子となり、差動入力トランジスタＱ２は、反転入力端子となる。スイッチ１３がターンオンすると駆動トランジスタのゲート電圧が電源電圧２９ｂとなり、駆動トランジスタ２０はオフ状態になり、駆動トランジスタ２０からの出力は遮断される。
【００２７】
次の電流駆動期間ａには、スイッチ１１、１２、１３、４１はターンオフされ、スイッチ１５、１６、４２はターンオンされると、差動入力トランジスタＱ１は、非反転入力端子となり、差動入力トランジスタＱ２は、反転入力端子となり、表示データに応じて選択された階調電圧が差動入力トランジスタＱ１に入力され、図９（ａ）に示す等価回路の階調電流回路Ａとして動作する。差動増幅器３０は、ノード２５とノード２６が同じ電圧になるように動作するので、抵抗２１（抵抗値Ｒ）には、電源電圧２９ａと階調電圧との電圧差ΔＶが印加され、Ｊ＝ΔＶ／Ｒの階調電流が出力端子１９に出力される。
【００２８】
次に、図８のタイミングチャートを用いて説明する。まず、水平期間の最初に、表示データがラッチ回路４９にラッチされる。
次のプリチャージ期間には、図７と同様に、スイッチ１１、１２、１３、１４、３１、３３、４１はターンオンされ、スイッチ１５、１６、１７、１８、３２、３４、４２はターンオフされ、ラッチされた表示データに応じてデータ線５のプリチャージ駆動を行う。
【００２９】
次の電流駆動期間ｂには、電流駆動期間ａと異なり、スイッチ１１、１２、１３、１４、３１、３３、４１はターンオフされ、スイッチ１６、１７、１８、３２、３４、４２はターンオンされる。これにより、差動入力トランジスタＱ１は、反転入力端子となり、差動入力トランジスタＱ２は、非反転入力端子となり、表示データに応じて選択された階調電圧が差動入力トランジスタＱ２に入力され、図９（ｂ）に示す等価回路の階調電流回路Ｂとして動作する。差動増幅器３０は、ノード２５とノード２６が同じ電圧になるように動作するので、抵抗２１（抵抗値Ｒ）には、電源電圧２９ａと階調電圧との電圧差ΔＶが印加され、Ｊ＝ΔＶ／Ｒの階調電流が出力端子１９に出力される。
【００３０】
このように、電流駆動期間ａと電流駆動期間ｂとは、所定の周期で差動増幅器３０の入力トランジスタＱ１、Ｑ２を切り換える。画素６には、図９に示される階調電流回路Ａと階調電流回路Ｂとの電流値が、例えば、フレームごとに切り換えながら、供給されるので、差動増幅器３０のオフセット電圧による駆動回路１０の電流値ばらつきを時間的に平均化して表示装置の画質を向上することができる。
【００３１】
自発光型の表示装置では、Ｒ（赤）、Ｇ（緑）、Ｂ（青）ごとに独立にプリチャージ電圧、階調電流値を設定できる構成にするのが好ましい。Ｒ、Ｇ、Ｂごとに電圧生成回路４５、４６を設けてもよいし、電圧生成回路４５、４６はＲ，Ｇ，Ｂで共用し、Ｒ，Ｇ，Ｂごとに設定レジスタを設け、時分割に設定レジスタを切り換えてもよい。
【００３２】
［第２実施形態］
次に、第２実施形態の駆動回路について、図１０を参照して説明する。ここでは、第１実施形態との違いについて説明し、詳細な説明は割愛する。第１実施形態では、差動増幅器３０の出力ノード２２と駆動トランジスタ２０のゲートとの間にスイッチ１６を設け、駆動トランジスタ２０のゲートと電源ライン２９ｂとの間にスイッチ１３を設け、駆動トランジスタ２０を制御していた。
これに対して、図１０では、スイッチ１３、１６を削除し、代わりに、駆動トランジスタ２０のドレインと出力端子１９との間にスイッチ７０を設ける。そして、スイッチ７０をスイッチ１６と同じタイミングで制御する。スイッチ７０も制御部（図示せず）により制御される。
【００３３】
［第３実施形態］
次に、第３実施形態の駆動回路について、図１１を参照して説明する。ここでも、第１及び第２の実施形態との違いについて説明し、詳細な説明は割愛する。第１及び第２の実施形態では、駆動トランジスタ２０のソースに接続される抵抗は１つであった。
これに対し、第３実施形態では、抵抗２１と並列に補正用抵抗７１と補正データに応じて制御されるスイッチ７２を設けている。これにより、抵抗２１の抵抗値ばらつきを補正することができる。なお、補正データは、ＥＥＰＲＯＭなどの書き換え可能な不揮発性メモリに記憶してもよい。スイッチ７２も制御部（図示せず）により制御される。
【００３４】
第１から第３の実施形態においては、電流ばらつきの原因である、差動増幅器３０の電圧オフセットばらつきによる電流値ばらつきは、差動入力トランジスタＱ１、Ｑ２を入れ換え、時間的に電流値ばらつきを平均化している。第３実施形態においては、さらに、補正用抵抗を設けることで、抵抗値ばらつきによる電流値ばらつきを低減して表示装置の画質を向上することができる。
なお、本発明の駆動回路は、表示装置だけでなく、プリンターヘッドドライバなどにも使用できる。
【図面の簡単な説明】
【００３５】
【図１】本発明の駆動回路が駆動する表示装置の画素の構成を示す模式図である。
【図２】本発明の第１の実施の形態における駆動回路の構成を示す回路図である。
【図３】本発明の駆動回路に使用される差動増幅器の１例を示す回路図である。
【図４】本発明の駆動回路に信号を供給するブロック図である。
【図５】本発明の駆動回路に信号を供給する電圧セレクタの模式図である。
【図６】本発明の駆動回路から出力されるプリチャージ電圧の特性図である。
【図７】本発明の第１の実施の形態における駆動回路のタイミングチャートである。
【図８】本発明の第１の実施の形態における駆動回路のタイミングチャートである。
【図９】本発明の駆動回路の各タイミングの等価回路図である。
【図１０】本発明の第２の実施の形態における駆動回路の構成を示す回路図である。
【図１１】本発明の第３の実施の形態における駆動回路の構成を示す回路図である。
【符号の説明】
【００３６】
５…データ線
６…画素
７、８…電圧供給線
１０…駆動回路
１１〜１８、３１〜３４、４１〜４２、７０、７２…スイッチ
１９…出力端子
２０…出力トランジスタ
２１、７１…抵抗
２２〜２７、５１〜５８、６７…ノード
２８、２９ａ、２９ｂ…電源ライン
３０…差動増幅器
３５〜３８、４０…トランジスタ
４３、４４…電圧セレクタ
４５、４６…電圧生成回路
４７、４８…デコーダ
４９…ラッチ回路
６１…発光素子
６２…駆動ＴＦＴ
６３〜６５…ＴＦＴ
６６…容量
Ｑ１、Ｑ２…差動入力トランジスタ
【図１】
2007086328.tif 000003
【図２】
2007086328.tif 000004
【図３】
2007086328.tif 000005
【図４】
2007086328.tif 000006
【図５】
2007086328.tif 000007
【図６】
2007086328.tif 000008
【図７】
2007086328.tif 000009
【図８】
2007086328.tif 000010
【図９】
2007086328.tif 000011
【図１０】
2007086328.tif 000012
【図１１】
2007086328.tif 000013