【事件の表示】
　特願２０００−１６０２８２「電子回路ユニット」拒絶査定に対する審判事件［平成１３年１２月　７日出願公開、特開２００１−３３９２４３］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続きの経緯
　本願は、平成１２年５月３０日の出願であって、平成１４年５月２０日付で拒絶査定がなされ、これに対し、同年６月２６日に拒絶査定に対する審判請求がなされるとともに、同年７月２５日付で明細書について手続補正がなされたものである。
　
２．平成１４年７月２５日付の手続補正についての補正却下の決定
［補正却下の決定の結論］
　　平成１４年７月２５日付の手続補正を却下する。
［理由］
（１）補正後の本願発明
　本件補正により、特許請求の範囲の請求項１は、
「アルミナ基板上に薄膜形成された導電パターンとコンデンサと抵抗およびインダクタンス素子を含む回路素子と、前記アルミナ基板上にワイヤーボンディングされた半導体ベアチップとを備え、前記インダクタンス素子が少なくともその導体幅を導体間距離よりも大きくした渦巻き形状に薄膜形成された共振周波数設定用インダクタンス素子を有し、この共振周波数設定用インダクタンス素子の一端側が導電パターンにワイヤーボンディングされると共に、前記アルミナ基板上に前記共振周波数設定用インダクタンス素子の他端側に接続された調整用導電パターンを薄膜形成し、この調整用導電パターンのトリミングにより前記共振周波数設定用インダクタンス素子の巻数を増加して共振周波数を調整するように構成したことを特徴とする電子回路ユニット。」
と補正された。
　上記補正は、請求項１に記載した発明を特定するために必要な事項である「インダクタンス素子」について「その導体幅を導体間距離よりも大きくした」との限定を付加するものであって、特許法第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　そこで、本件補正後の前記請求項１に記載された発明（以下、「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（特許法第１７条の２第５項において準用する同法第１２６条第４項の規定に適合するか）について以下に検討する。
　
（２）引用例
　原査定の拒絶の理由に引用された特表平６−５０１１４６号公報（以下、引用例１という。）には、図面とともに、
「電気回路において、所望の発振周波数の発振信号を発生する発振器であって；
・・・（中略）・・・ダイ；および
　ダイに接着され、ダイに対して少なくとも１個の接続経路を有して、部品素子のうちの所望の部品を電気回路の所望の部分に接続するセラミック基板であって、前記の少なくとも１個の接続経路は、少なくとも１個の受動回路素子を形成する材料と長さで構成され、それによって形成された少なくとも１個の受動回路素子と、ダイ内部に配置された部品回路素子とが共に、発振回路の出力部分において所望の発振周波数を持つ前記発振信号を発生する発振回路を形成するセラミック基板；
　によって構成されることを特徴とする発振器。」（第３頁右上欄第１３行〜同頁左下欄第８行；請求の範囲第９項）
「第３図は、積層構造のＶＣＯおよび増幅器２１１の概略図である。ＶＣＯ回路には、共振トランジスタ３３３、バイアス・トランジスタ３２５および共振器回路が含まれる。この共振器回路には、インダクタ３３５、バラクタ・ダイオード（ｖａｒａｃｔｏｒ　ｄｉｏｄｅ）３４１およびコンデンサ３４３、３３７が含まれる。」（第４頁右下欄最下行〜第５頁左上欄第５行）
「第３図に示される回路部品であって、ボックス３６５内に囲まれている部品が回路ダイ上に集積される。ダイからの接続部は、第３図において、クリア・バイアス３６３で示されている。回路ダイは、第６図に示されるセラミック基板上に搭載される。セラミック基板６０１は、回路ダイに含まれない回路部品と、回路ダイとの間の接続経路となる。接続経路は、回路の誘導および共振部品、すなわちインダクタ３３５、３２７、３５６、３０５、３０７となる。」（第５頁右下欄下から３行〜第６頁左上欄第６行）
との記載が認められる。
　これらの記載によれば、セラミック基板上に形成される受動回路素子として、コンデンサと抵抗およびインダクタが含まれており、また、回路ダイがワイヤボンディングにより接続される様子が第６図に示されており、さらに、共振器回路のインダクタ３３５は、共振周波数を設定しているといえる。そうすると、引用例１には、
「セラミック基板上に形成されたコンデンサと抵抗とインダクタを含む回路素子と、前記セラミック基板上にワイヤーボンディングされた回路ダイとを備え、前記インダクタが共振周波数設定用インダクタを有して構成したことを特徴とする電子回路ユニット。」なる発明（以下「引用例１発明」という。）が開示されていると認めることができる。
　同じく、原査定の拒絶の理由に引用された「市岡俊彦他３名，講演番号　Ｃ−８６「単層アルミナ薄膜基板を用いた８００ＭＨｚ帯アナログ、ディジタル共用パワーモジュール」，１９９６年電子情報通信学会総合大会講演論文集　エレクトロニクス１，社団法人電子情報通信学会，１９９６年３月１１日，ｐ．８６」（以下、引用例２という。）には、図面とともに、
「薄膜基板を用いたモジュールの構造を図１に示す。基板は、厚さ０．６３５ｍｍの単層アルミナ基板である。整合回路又は電源回路に用いるキャパシタと抵抗は薄膜素子で構成し、あらかじめ基板上に薄膜作製工程で形成する。このため、これら素子の専有面積は非常に小さく、数ｐＦのキャパシタは０．２５ｍｍ２の面積で形成できる。これは従来の積層型キャパシタを外付けする場合の専有面積と比較して約１／４に小型化される。ＦＥＴ及びＳＡＷフィルタはこの基板にベアチップ実装し、伝送線路とこれら素子間はワイヤーボンディングで接続する構造とした。」（「２．単層薄膜基板の構造」の欄）
と記載されていることが認められる。
　同じく、原査定の拒絶の理由に引用された「伊藤順治他５名，講演番号　Ｃ−１３０「薄膜基板を用いた移動体通信用フロントエンドハイブリッドＩＣの検討」，１９９４年電子情報通信学会秋季大会−ソサイエティ先行大会−講演論文集　エレクトロニクス１，社団法人電子情報通信学会，１９９４年９月５日，ｐ．１３０」（以下、引用例３という。）には、図面とともに、
「図１にＨＩＣの断面図を示す。セラミック基板上にＭＩＭキャパシタ、薄膜抵抗、スパイラルインダクタ等の受動素子を形成している。」（「２．構成」の欄）
「セラミック基板上にＭＩＭキャパシタ、抵抗などの受動素子を形成する薄膜プロセスを開発し、さらにＭＢＢ技術を使用してＩＣをフリップチップ実装することによって熱処理工程を必要としない超小型フロントエンドハイブリットＩＣを実現した。」（「４．まとめ」の欄）
と記載されていることが認められる。
　同じく、原査定の拒絶の理由に引用された特開平９−２３２１４３号公報（以下、引用例４という。）には、図面とともに、
「基材層と、
　前記基材層を挟むように設けられたパターン共振器電極及びベタグランド電極と、　を具備する高周波部品の設定周波数を調整する方法であって、
　前記ベタグランド電極側から前記ベタグランド電極と前記パターン共振器電極とを同時に且つ連続的に切削して前記設定周波数を任意に変化させることを特徴とする設定周波数調整方法。」（第１欄第２〜９行；請求項１）
「図８においてはパターン共振器電極１０はスパイラル状であり、その中央にスルーホール３０が形成される。切削は、パターン共振器電極１０の最も外側の辺において基材層５ｂ（５０ｂの誤記と認められる）の辺に平行な方向に行われ、切り取られた部分６０が形成される。」（第７欄第２２〜２６行；段落【００２９】）
と記載されていることが認められる。
　また、図８のパターン共振器電極は、その導体幅が導体間距離よりも大きい様子が示されている。
　同じく、原査定の拒絶の理由に引用された特開平１１−１８６６９３号公報（以下、引用例５という。）には、
「このような共振回路の周波数を調整する場合には、インダクタ導体膜の一部を除去して実質的に線路長を長くすることにより、インダクタンス成分を調整することによって行っていた。　
　また、上述のインダクタ導体膜を、特性的に固定的なインダクタンス成分を形成する第１のインダクタ導体膜と、該第１のインダクタ導体膜と接続し、主に周波数を調整するための第２のインダクタ導体膜とから構成し、第２のインダクタ導体膜の一部を除去して全体のインダクタンス成分を調整する構造がある。」（第１欄第４１〜５０行；段落【０００６】〜【０００７】）
と記載されていることが認められる。
　同じく、原査定の拒絶の理由に引用された特開平６−５３４０６号公報（以下、引用例６という。）には、図面とともに、
「図２は従来の薄膜回路形成法の手順を示すものである。始めに基板８上に薄膜インダクタパターン１０と薄膜キャパシタの下部電極を含む導体９が形成される。次に薄膜キャパシタの誘電体膜１１が形成され、その誘電体膜の上に薄膜キャパシタの上部電極１２が形成される。そして最後に薄膜インダクタパターン１０の端と導体９がＡｕワイヤで接続される。」（第１欄第１８〜２４行；段落【０００３】）
「アルミナ基板１上に、Ａｕ／ＮｉＣｒ薄膜により薄膜スパイラルインダクタパターン（パターン幅１００μｍ，パターン間隔１００μｍ，巻数１）２と、薄膜キャパシタの下部電極（電極面積３００μｍ角）を含む導体（パターン幅１００μｍ）３が形成される。」（第２欄第１１〜１５行；段落【００１１】）
と記載されていることが認められる。
　
（３）対比
　本願補正発明と引用例１発明とを比較すると、引用例１発明の「インダクタ」は、本願補正発明の「インダクタンス素子」に相当するから、両者は、
「セラミック基板上に形成されたコンデンサと抵抗とインダクタンス素子を含む回路素子と、前記セラミック基板上にワイヤーボンディングされた回路部品とを備え、前記インダクタンス素子が共振周波数設定用インダクタンス素子を有して構成したことを特徴とする電子回路ユニット。」
の点で一致し、以下の点で相違している。
［相違点１］本願補正発明は、基板がアルミナ基板であり、アルミナ基板上に導電パターンとコンデンサと抵抗およびインダクタンス素子を含む回路素子が薄膜形成されているのに対し、引用例１発明においては、基板がセラミック基板であり、基板上に形成されるコンデンサと抵抗およびインダクタンス素子が薄膜形成されているか明記がなく、また、導電パターンが形成されているかどうか不明である点。
［相違点２］基板上にワイヤーボンディングされる回路部品が、本願補正発明では、半導体ベアチップであるのに対し、引用例１発明では、回路ダイである点。
［相違点３］本願補正発明は、共振周波数設定用インダクタンス素子が、少なくともその導体幅を導体間距離よりも大きくした渦巻き形状に薄膜形成され、この共振周波数設定用インダクタンス素子の一端側が導電パターンにワイヤーボンディングされると共に、前記アルミナ基板上に前記共振周波数設定用インダクタンス素子の他端側に接続された調整用導電パターンを薄膜形成し、この調整用導電パターンのトリミングにより前記共振周波数設定用インダクタンス素子の巻数を増加して共振周波数を調整するのに対し、引用例１発明においては、共振周波数設定用インダクタンス素子がそのような構成を備えていない点。
　
（４）判断
［相違点１］について
　アルミナ基板はセラミック基板として周知のものである（例えば、引用例２及び引用例６にも記載されている）。また、アルミナ基板のようなセラミック基板上に導電パターンやコンデンサ、抵抗およびインダクタンス素子を薄膜形成することは、引用例２、引用例３及び引用例６に記載されるように周知の技術である。したがって、この点は格別の事項とは認められない。
［相違点２］について
　基板上にワイヤーボンディングされる回路部品として、半導体ベアチップを採用することは、引用例２に記載されている。引用例１においては、半導体素子とその周辺の一部回路素子とを集積させてダイとして基板に搭載しているが、これを半導体素子ベアチップを直接基板上に搭載するように変更することは、当業者の適宜設計変更し得るところと認められる。
［相違点３］について
　アルミナ基板のようなセラミック基板上にインダクタンス素子を渦巻き形状に薄膜形成することは、引用例３及び引用例６にも記載されているように周知の事項である。また、渦巻き形状に形成したインダクタンス素子の導体幅を導体間距離よりも大きくすることは、引用例４にも記載されているように周知の事項である。そして、渦巻き形状に形成されたインダクタンス素子の一端側を導電パターンにワイヤーボンディングすることは、引用例６に記載されているように周知の技術である（同様の事項は、例えば、実願昭５８−１７３１６８号（実開昭６０−８２８２２号）のマイクロフィルムにも記載されている）。さらに、インダクタンス素子の導電パターンのトリミングによりインダクタンス素子の巻数を増加して共振周波数を調整することは、引用例４に記載されており、インダクタンス素子の一部を除去して共振周波数の調整をするに当り、固定的なインダクタンス成分を形成する第１のインダクタ導体膜と、第１のインダクタ導体膜と接続し周波数を調整するための第２のインダクタ導体膜とから構成することは引用例５に記載されている。そうすると、相違点３の共振周波数設定用インダクタンス素子に係る構成は、いずれも格別の事項と認めることはできない。
　
　請求人は、審判請求書の請求の理由について補正した平成１４年７月２５日付手続補正書において、原査定の拒絶の理由に引用された各引用例は、請求項１に係る発明の要旨とする構成の一部が個々に記載されているだけである旨の主張をしているが、上記引用例１ないし６はいずれも電子回路ユニットもしくは電子回路ユニットを構成する回路素子としてのインダクタンス素子に係るものであり、上記引用例１に記載された発明に上記引用例２ないし６に記載された事項を適用することを妨げる格段の事情は認められない。
　
　したがって、本願補正発明は、引用例１ないし引用例６に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
（５）むすび
　以上のとおり、本件補正は、特許法第１７条の２第５項で準用する同法第１２６条第４項の規定に違反するものであり、特許法第１５９条第１項で準用する特許法第５３条第１項の規定により却下されるべきものである。
３．本願発明について
　平成１４年７月２５日付の手続補正は上記のとおり却下されたので、本願の請求項１に係る発明（以下、同項記載の発明を「本願発明」という。）は、平成１４年４月２６日付の手続補正書の特許請求の範囲の請求項１に記載された事項により特定される、以下のとおりのものである。
「アルミナ基板上に薄膜形成された導電パターンとコンデンサと抵抗およびインダクタンス素子を含む回路素子と、前記アルミナ基板上にワイヤーボンディングされた半導体ベアチップとを備え、前記インダクタンス素子が少なくとも渦巻き形状に薄膜形成された共振周波数設定用インダクタンス素子を有し、この共振周波数設定用インダクタンス素子の一端側が導電パターンにワイヤーボンディングされると共に、前記アルミナ基板上に前記共振周波数設定用インダクタンス素子の他端側に接続された調整用導電パターンを薄膜形成し、この調整用導電パターンのトリミングにより前記共振周波数設定用インダクタンス素子の巻数を増加して共振周波数を調整するように構成したことを特徴とする電子回路ユニット。」
　
（１）引用例
　原査定の拒絶の理由に引用された引用例、および、その記載事項は、前記「２．（２）」に記載したとおりである。
　
（２）対比・判断
　本願発明は、前記２．で検討した本願補正発明から「インダクタンス素子」の限定事項である「その導体幅を導体間距離よりも大きくした」との構成を省いたものである。
　そうすると、本願発明の構成要件を全て含み、さらに他の構成要件を付加したものに相当する本願補正発明が、前記「２．（４）」に記載したとおり、引用例１ないし引用例６に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、引用例１ないし引用例６に記載された発明に基づいて、当業者が容易に発明をすることができたものである。
　
（３）むすび
　以上のとおり、本願発明は、引用例１ないし引用例６に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。