【事件の表示】
　特願２０１１−　８１５００「情報処理装置およびプログラム転送方法」拒絶査定不服審判事件〔平成２４年１１月　８日出願公開，特開２０１２−２１６１０８〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
第１　手続の経緯
　
　本件審判請求に係る出願（以下，「本願」という。）は，
平成２３年４月１日を出願日とする出願であって，
平成２４年５月１０日に審査請求がなされ，
平成２５年４月２４日付けで拒絶理由通知（同年５月７日発送）がなされ，
同年６月２８日付けで意見書が提出されるとともに，
同日付けで手続補正書が提出され，
同年８月１日付けで，上記平成２５年４月２４日付けの拒絶理由通知書に記載した理由によって拒絶査定（同年８月６日謄本発送・送達）がなされたものである。
　
　本件審判請求は，上記拒絶査定を不服とし，
平成２５年１１月６日付けで請求されたものであり，
同日付けで手続補正書が提出され，
同年１２月１９日付けで審査官により特許法第１６４条第３項に定める報告（前置報告）がなされたものである。
　
　
第２　平成２５年１１月６日付けの手続補正についての補正の却下の決定
　
［補正の却下の決定の結論］
　平成２５年１１月６日付けの手続補正を却下する。
　
［理由］
１．補正の内容
　
　平成２５年１１月６日付けの手続補正（以下，「本件補正」という。）の内容は，平成２５年６月２８日付けの手続補正により補正された特許請求の範囲の請求項１〜２の記載
　
「　【請求項１】
　プログラムを読み出して実行するプロセッサと、
　前記プログラムを記憶する第１記憶装置から前記プログラムを読み出して第２記憶装置に書き込み、前記プロセッサの初期化が完了すると、前記第２記憶装置から前記プログラムを読み出して第３記憶装置に書き込むプログラム転送装置と、
　を具備し、
　前記プログラム転送装置は、ＦＰＧＡを具備し、
　前記第２記憶装置は、前記ＦＰＧＡの内部に設けられ、
　前記ＦＰＧＡは、前記第２記憶装置から前記プログラムを読み出して前記第３記憶装置に書き込む処理をＤＭＡ転送にて行い、
　前記プロセッサは、前記第３記憶装置から前記プログラムを読み出して実行することを特徴とする情報処理装置。
　　【請求項２】
　プロセッサとＦＰＧＡとを具備する情報処理装置のプログラム転送方法であって、
　第１記憶装置から前記プロセッサが実行するためのプログラムを読み出して前記ＦＰＧＡの内部の第２記憶装置に書き込む第１転送ステップと、
　前記プロセッサの初期化が完了すると、前記第２記憶装置から前記プログラムを読み出して、前記プロセッサが前記プログラムを読み出す際のアクセス先である第３記憶装置にＤＭＡ転送にて書き込む第２転送ステップと、
　を具備することを特徴とするプログラム転送方法。」
（以下，この特許請求の範囲に記載された請求項各項を「補正前の請求項」という。）
　
を，
　
「　【請求項１】
　プログラムを読み出して実行するプロセッサと、
　前記プログラムを記憶する第１記憶装置から前記プログラムを読み出して第２記憶装置に書き込み、前記プロセッサの初期化が完了すると、前記第２記憶装置から前記プログラムを読み出して第３記憶装置に書き込むプログラム転送装置と、
　を具備し、
　前記プログラム転送装置は、ＦＰＧＡを具備し
て、前記プログラムを含むコンフィグレーション・データを前記第１記憶装置から読み出して前記第２記憶装置に書き込み
　前記第２記憶装置は、前記ＦＰＧＡの内部に設けられ、
　前記ＦＰＧＡは、前記第２記憶装置から前記プログラムを読み出して前記第３記憶装置に書き込む処理をＤＭＡ転送にて行い、
　前記プロセッサは、前記第３記憶装置から前記プログラムを読み出して実行することを特徴とする情報処理装置。
　　【請求項２】
　プロセッサとＦＰＧＡとを具備する情報処理装置のプログラム転送方法であって、
　第１記憶装置から前記プロセッサが実行するためのプログラム
を含むコンフィグレーション・データ
　前記プロセッサの初期化が完了すると、前記第２記憶装置から前記プログラムを読み出して、前記プロセッサが前記プログラムを読み出す際のアクセス先である第３記憶装置にＤＭＡ転送にて書き込む第２転送ステップと、
　を具備することを特徴とするプログラム転送方法。」
（以下，この特許請求の範囲に記載された請求項各項を「補正後の請求項」という。なお，下線は，補正事項を示すものとして，出願人が付与したものである。）　
　
に補正することを含むものである。
　
　
２．補正の目的要件
　
　本件補正は，請求項１，２に記載した発明特定事項を限定するものであって，その補正前の当該補正項に記載された発明とその補正後の当該請求項に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるもの（以下，「限定的減縮」という。），すなわち，特許法第１７条の２第５項第２号に掲げられる事項を目的とするものである。
　
３．独立特許要件
　
　以上のように，本件補正は限定的減縮を目的とするので，本件補正後の請求項２に記載された発明（以下，「本件補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に適合するか），以下に検討する。
　
（１）本件補正発明
　
　本件補正発明は，前記「１．補正の内容」において，補正後の請求項２として引用した，次のとおりのものである。（再掲する。）
　
「プロセッサとＦＰＧＡとを具備する情報処理装置のプログラム転送方法であって、
　第１記憶装置から前記プロセッサが実行するためのプログラムを含むコンフィグレーション・データを読み出して前記ＦＰＧＡの内部の第２記憶装置に書き込む第１転送ステップと、
　前記プロセッサの初期化が完了すると、前記第２記憶装置から前記プログラムを読み出して、前記プロセッサが前記プログラムを読み出す際のアクセス先である第３記憶装置にＤＭＡ転送にて書き込む第２転送ステップと、
　を具備することを特徴とするプログラム転送方法。」
　
（２）引用文献等に記載されている技術的事項及び引用発明の認定
　
（２−１）引用文献１
　本願の出願日前に頒布または電気通信回線を通じて公衆に利用可能となり，原審の拒絶の査定の理由である上記平成２５年４月２４日付けの拒絶理由通知において引用された文献である，米国特許出願公開第２０１０／００７０７５１号明細書（２０１０年３月１８日出願公開。以下，「引用文献１」という。）には，関連する図面とともに，以下の技術的事項が記載されている。
（当審注：下線は，参考のために当審で付与したものである。なお，日本語訳として，引用文献１のパテントファミリ文献である特表２０１２−５０７７６２号公報〈以下，「対応公報」という。〉の記載を用いた。）
　
Ａ　「[0002] When a personal computer is powered on, a Basic Input/Output System (BIOS) is the first code executed. Conventional BIOS identify, test, and initialize system devices, such as hard disks and other hardware. In so doing, the BIOS prepares the personal computer so that operating system software can be loaded, executed, and given control. This process of preparing a personal computer is called booting up. Booting up a personal computer is often slow, especially when the computer's operating system is large, which is more and more often the case.」
対応公報：「【０００２】
　パーソナル・コンピュータの電源が投入された時に、最初に実行されるコードは基本入出力システム（ＢＩＯＳ）である。従来のＢＩＯＳは、ハードディスク及びその他のハードウェアなどのシステムデバイスを認識し、テストし、初期化する。それらを実行する間、ＢＩＯＳは、オペレーティング・システム・ソフトウェアがロードされ、実行され、制御されるようにパーソナル・コンピュータを準備する。このパーソナル・コンピュータの準備処理は、ブートアップと呼ばれる。パーソナル・コンピュータのブートアップは遅い場合が多い。コンピュータのオペレーティング・システムが大きい場合には、特にブートアップが遅く、このような場合がますます増えている。」
　
Ｂ　「[0015] Example Operating Environment
[0016] Fig. 1 illustrates an example operating environment 100, which includes a computer 102, such as a desktop personal computer, laptop, server, handheld computer, or other computing device. 
Computer 102 includes one or more processors 104, computer-readable media 106, and storage system(s) 108.
[0017] 
Processors 104 are capable of executing various programs, including those shown in computer-readable media 106.
[0018] BIOS 110 is configured to execute in booting-up situations, such as when computer 102 is powered on, restarted, or woken up from hibernation. 
BIOS 110 prepares computer 102 so that operating system 112 can be loaded, executed, and given control. This preparation includes various actions, such as identifying, testing, and initializing system devices (e.g., storage system(s) 108).
[0019] Storage system(s) 108 are configured to provide non-volatile memory storage using controller 116, which includes or has access to cache 118 and hard disk drive(s) 120. Hard disk drive(s) 120 include spinning media 122, such as magnetic or optical disks. Storage system(s) 108 may include a single or numerous hard disk drives, such as a RAID-controlled group of simple disk drives. If a RAID-controlled group, controller 116 is a RAID controller having significant amounts of cache memory (e.g., cache 118 is in the GB range). Spinning media 122 may store any of the elements included in computer-readable media 106, applications 124, and/or one or more logic-block index(es) 126. While Fig. 1 illustrates and environment 100 includes hard disk drives 120 and spinning media 122, other forms of memory may be used. These other forms of memory may include semiconductor or solid state memory, magnetic tape, or optical disk, to name a few.
[0020] Applications 124 may include many different software programs or routines and functions thereof, which may or may not be associated with the operating system. Non-operating-system (non-OS) applications include word-processing, email, calendar, browsing, gaming, and graphics programs, to name just a few. Applications associated with an operating system may include executable applications, applets, or various memory-based resources usable by the operating system during boot up. Applications 124 are shown including some number of applications 1 to n.
[0021] 
Cache 118 is configured to store logic blocks 128 of the various applications 124, which permits processors 104 to quickly load onto system memory the applications associated with the logic blocks 128.
[0022] 
Controller 116 is configured to preload logic blocks 128 at least partially during a boot-up process of computer 102. This preloading permits OS 112 to quickly access and execute the applications having those logic blocks.
対応公報：「【００１５】
　［オペレーティング環境の例］
　図１は、オペレーティング環境１００の一例を示す。オペレーティング環境１００は、デスクトップ・パーソナル・コンピュータ、ラップトップ、サーバー、ハンドヘルド・コンピュータ、又は他のコンピューティング・デバイスのようなコンピュータ１０２を含む。
コンピュータ１０２は、１以上のプロセッサ１０４、コンピュータ読出し可能媒体１０６、及びストレージシステム１０８を含む。
【００１６】
　
プロセッサ１０４は、コンピュータ読み出し可能媒体１０６に示されるプログラムを含むさまざまなプログラムを実行することができる。
【００１７】
　ＢＩＯＳ１１０は、コンピュータ１０２の電源が投入されたり、再起動されたり、休止状態から起動されたりする時のような、ブートアップ状態で実行される。
ＢＩＯＳ１１０は、ＯＳ１１２がロードされ、実行され、制御が与えられるようにコンピュータ１０２を準備する。当該準備は、システムデバイス（例えば、ストレージシステム１０８）の認識、テスト及び初期化などのさまざまな動作を含む。
【００１８】
　ストレージシステム１０８は、コントローラ１１６を用いて不揮発性メモリストレージを提供する。コントローラ１１６は、キャッシュ１１８及びハードディスク・ドライブ１２０を含む。ハードディスク・ドライブ１２０は、磁気又は光学ディスクのような回転メディア１２２を含む。ストレージシステム１０８は、単体のハードディスク・ドライブ、又は、単純なディスクドライブの集合体である、ＲＡＩＤ制御された多数のハードディスク・ドライブを含んでもよい。ＲＡＩＤ制御された集合体である場合には、コントローラ１１６は、大量のキャッシュメモリ（例えば、キャッシュ１１８はＧＢレンジである）を有するＲＡＩＤコントローラである。回転メディア１２２は、コンピュータ読み出し可能媒体１０６に含まれる任意の要素、アプリケーション１２４及び／又は１以上の論理ブロックインデックス１２６を格納してよい。図１において、オペレーティング環境１００はハードディスク・ドライブ１２０及び回転メディア１２２を含むが、他のメモリ形態が用いられてもよい。他のメモリ形態は、いくつか例をあげると、半導体又はソリッドステートメモリ、磁気テープ、若しくは、光ディスクを含んでもよい。
【００１９】
　アプリケーション１２４は、オペレーティング・システムに関連するか否かを問わず、多くの異なるソフトウェア・プログラム又はルーチン及びその機能を含んでよい。オペレーティング・システムでない（非ＯＳ）アプリケーションは、ほんの一例をあげると、ワープロ、電子メール、カレンダー、ブラウザー、ゲーム、及びグラフィックプログラムである。オペレーティング・システムに関連するアプリケーションは、実行可能なアプリケーション、アプレット、又は、ブートアップ中にオペレーティング・システムが使用できるさまざまなメモリ・ベース・リソースを含んでもよい。アプリケーション１２４は、１からｎまでのいくつかのアプリケーションを含むものとして示されている。
【００２０】
　
キャッシュ１１８は、さまざまなアプリケーション１２４の論理ブロック１２８を格納し、プロセッサ１０４に、論理ブロック１２８に関連するアプリケーションを短時間でシステムメモリにロードさせる。
【００２１】
　
コントローラ１１６は、コンピュータ１０２のブートアップ処理の間に、少なくとも部分的には論理ブロック１２８をプリロードする。このプリロードによって、ＯＳ１１２は、これらの論理ブロックを有するアプリケーションに高速にアクセスし、実行することができる。
　
Ｃ　「[0035] 
Fig. 3 depicts a method 300 for preloading applications at least partially during a boot-up process. At 302, identifiers (e.g., an index) of logic blocks associated with one or more applications are received.
[0036] At 304, 
the index received is saved onto memory accessible during a boot-up process. This memory holds the index but makes it available during boot up, such as during BIOS and/or OS booting.
[0037] At 306, the index responsive to a boot-up process commencing is accessed. Here controller 116 receives an indication that a boot-up process is commencing by being powered on or from receiving the indication directly from the BIOS. Thus, controller 116 is capable of accessing parts of memory on hard disk drive 120 without the boot-up processing of computer 102 completing. While the BIOS, OS, or other portions of the boot-up process are booting up, controller 116 may access index 126 and move forward with the rest of method 300. Note that 302 and 304 are performed prior to the boot-up process commencing, such as during some prior use of the computer.
[0038] 
At 308, logic blocks from the hard drive on which the logic blocks are saved are read
[0039] 
At 310 these logic blocks are preloaded, at least partially during the boot-up process, onto a cache memory that is accessible by a computer on which the boot-up process is performed.
[0040] By way of example, two applications (n=l and n=2) are to be preloaded. Assuming that the first application has four logic blocks (i==4) and the second application has six logic blocks (i=6), index 126 orders logic blocks in the following order: 1-1, 1-2, 1-3, 1-4, 2-1, 2-2, 2-3, 2-4, 2-5, and 2-6.
[0041] Consider also Fig. 4, which shows an example timeline 400 indicating when some operations of method 300 can be performed. 
Firstly, power or a boot-up instruction is received at 402. Responsive to this, BIOS 110 is booted up and begins checks and other tasks to prepare computer 102 for OS 112, which is shown as time duration 404. Also responsive to the powering up or boot-up instruction, controller 116 reads and loads logic blocks 128 associated with at least one of applications 124 onto cache 118 during time duration 406. While this is performed, OS 112 also boots during time duration 408. Note that when the boot-up process is complete and OS 112 has control of computer 102, OS 112 may quickly load logic blocks for one or more of applications 124 to system memory.Once the logic block or blocks are loaded to system memory, OS 112 may begin to execute the associated application(s) 124. This is shown as time duration 410. Reading and loading blocks over time duration 406 can be performed by controller 116 following 308 and 310 in Fig. 3.
対応公報：「【００３３】
　
図３は、少なくとも部分的にはブートアップ処理中にアプリケーションをプリロードする方法３００を示す。３０２において、１以上のアプリケーションに関連する論理ブロックの識別子（例えば、インデックス）が受信される。
【００３４】
　３０４においては、
受信されたインデックスがブートアップ処理中にアクセスできるメモリに保存される。当該メモリはインデックスを保持するが、ＢＩＯＳ及び／又はＯＳのブートのようなブートアップ中に使用可能になる。
【００３５】
　３０６においては、ブートアップ処理の開始に応じてインデックスがアクセスされる。ここで、コントローラ１１６は電源が投入されることにより、又は、ＢＩＯＳから直接指示を受信することにより、ブートアップ処理が開始されたことの通知を受信する。このようにして、コントローラ１１６はコンピュータ１０２のブートアップ処理が完了しないでも、ハードディスク・ドライブ１２０上のメモリの一部にアクセスすることができる。ＢＩＯＳ、ＯＳ又はブートアップ処理の他の部分がブートアップ中に、コントローラ１１６はアクセスインデックス１２６にアクセスして方法３００の残りを進めることができる。３０２及び３０４は、事前にコンピュータが使用されていた間のように、ブートアップ処理が始まる前に実行されてもよい。
【００３６】
　
３０８においては、論理ブロックが保存されているハード・ドライブから論理ブロックが読み出される。
【００３７】
　
３１０においては、これらの論理ブロックは、少なくとも部分的にはブートアップ処理中に、ブートアップ処理が実行されるコンピュータによってアクセスできるキャッシュメモリにプリロードされる。
【００３８】
　一例として、２つのアプリケーション（ｎ＝１及びｎ＝２）がプリロードされる。第１のアプリケーションが４つの論理ブロック（ｉ＝４）を有し、第２のアプリケーションが６つの論理ブロック（ｉ＝６）を有するとした場合に、インデックス１２６は論理ブロックを以下の順序とする：１−１、１−２、１−３、１−４、２−１、２−２、２−３、２−４、２−５及び２−６。
【００３９】
　方法３００のいくつかの処理が実行されるタイムライン４００の一例を示す図４も参照する。
まず、４０２において、電源投入又はブートアップ命令が受信される。これに応じて、期間４０４に示されるように、ＢＩＯＳ１１０がブートアップされ、他のタスクがＯＳ１１２の準備をコンピュータ１０２にさせるチェックを開始する。また、電源投入又はブートアップ命令に応じて、コントローラ１１６は期間４０６の間に、少なくとも１つのアプリケーション１２４に関連する論理ブロック１２８を読み出し、キャッシュ１１８にロードする。これが実行されている間、ＯＳ１１２も期間４０８の間にブートする。ブートアッププロセスが完了し、ＯＳ１１２がコンピュータ１０２の制御をできるようになると、ＯＳ１１２はすぐに１以上のアプリケーション１２４のための論理ブロックをシステムメモリにロードする。論理ブロックがシステムメモリにロードされると、ＯＳ１１２は関連するアプリケーション１２４の実行を開始する。これは期間４１０に示される。期間４０６の間にブロックを読出し、ロードすることは、図３における３０８及び３１０に続いて、コントローラ１１６によって実行される。
　
ア　引用文献１の記載事項
　
　ここで，上記引用文献１に記載されている事項を検討する。　
　
（ア）上記Ｂの「Computer 102 includes one or more processors 104, computer-readable media 106, and storage system(s) 108.（コンピュータ１０２は、１以上のプロセッサ１０４、コンピュータ読出し可能媒体１０６、及びストレージシステム１０８を含む。）」との記載及び上記Ｃの「Fig. 3 depicts a method 300 for preloading applications at least partially during a boot-up process.（図３は、少なくとも部分的にはブートアップ処理中にアプリケーションをプリロードする方法３００を示す。）」との記載等から，引用文献１において，「プロセッサを具備するコンピュータのアプリケーションをプリロードする方法」が記載されているといえる。
　
（イ）上記Ｂの「Processors 104 are capable of executing various programs, including those shown in computer-readable media 106.（プロセッサ１０４は、コンピュータ読み出し可能媒体１０６に示されるプログラムを含むさまざまなプログラムを実行することができる。）」との記載，並びに上記Ｃの「Fig. 3 depicts a method 300 for preloading applications at least partially during a boot-up process. At 302, identifiers (e.g., an index) of logic blocks associated with one or more applications are received.（図３は、少なくとも部分的にはブートアップ処理中にアプリケーションをプリロードする方法３００を示す。３０２において、１以上のアプリケーションに関連する論理ブロックの識別子（例えば、インデックス）が受信される。）」，「At 308, logic blocks from the hard drive on which the logic blocks are saved are read.（３０８においては、論理ブロックが保存されているハード・ドライブから論理ブロックが読み出される。）」及び「At 310 these logic blocks are preloaded, at least partially during the boot-up process, onto a cache memory that is accessible by a computer on which the boot-up process is performed.（３１０においては、これらの論理ブロックは、少なくとも部分的にはブートアップ処理中に、ブートアップ処理が実行されるコンピュータによってアクセスできるキャッシュメモリにプリロードされる。）」との記載等から，引用文献１において，「ハード・ドライブから論理ブロックを読み出し，キャッシュメモリにプリロードすることで，プロセッサが実行するアプリケーションをプリロードする段階」が読み取れる。
　
（ウ）上記Ｃの「Firstly, power or a boot-up instruction is received at 402. Responsive to this, BIOS 110 is booted up and begins checks and other tasks to prepare computer 102 for OS 112, which is shown as time duration 404. Also responsive to the powering up or boot-up instruction, controller 116 reads and loads logic blocks 128 associated with at least one of applications 124 onto cache 118 during time duration 406. While this is performed, OS 112 also boots during time duration 408. Note that when the boot-up process is complete and OS 112 has control of computer 102, OS 112 may quickly load logic blocks for one or more of applications 124 to system memory.Once the logic block or blocks are loaded to system memory, OS 112 may begin to execute the associated application(s) 124. This is shown as time duration 410. Reading and loading blocks over time duration 406 can be performed by controller 116 following 308 and 310 in Fig. 3.（まず、４０２において、電源投入又はブートアップ命令が受信される。これに応じて、期間４０４に示されるように、ＢＩＯＳ１１０がブートアップされ、他のタスクがＯＳ１１２の準備をコンピュータ１０２にさせるチェックを開始する。また、電源投入又はブートアップ命令に応じて、コントローラ１１６は期間４０６の間に、少なくとも１つのアプリケーション１２４に関連する論理ブロック１２８を読み出し、キャッシュ１１８にロードする。これが実行されている間、ＯＳ１１２も期間４０８の間にブートする。ブートアッププロセスが完了し、ＯＳ１１２がコンピュータ１０２の制御をできるようになると、ＯＳ１１２はすぐに１以上のアプリケーション１２４のための論理ブロックをシステムメモリにロードする。論理ブロックがシステムメモリにロードされると、ＯＳ１１２は関連するアプリケーション１２４の実行を開始する。これは期間４１０に示される。期間４０６の間にブロックを読出し、ロードすることは、図３における３０８及び３１０に続いて、コントローラ１１６によって実行される。）」との記載及び上記Ｂの「BIOS 110 prepares computer 102 so that operating system 112 can be loaded, executed, and given control. This preparation includes various actions, such as identifying, testing, and initializing system devices (e.g., storage system(s) 108).（ＢＩＯＳ１１０は、ＯＳ１１２がロードされ、実行され、制御が与えられるようにコンピュータ１０２を準備する。当該準備は、システムデバイス（例えば、ストレージシステム１０８）の認識、テスト及び初期化などのさまざまな動作を含む。）」との記載等から，「ブートアッププロセスが完了し，アプリケーションのための論理ブロックをシステムメモリにロードする）」ことが読み取れ，上記「ブートアッププロセス」には，「システム・デバイスの初期化」が含まれると解される。そして，上記「システムメモリにロードする」ことが，上記（イ）の「プリロード」に続いて実行されることが読み取れる。
　したがって，引用文献１には，「プリロードの後に，システム・デバイスの初期化を含むブートアッププロセスが完了し，アプリケーションのための論理ブロックをシステムメモリにロードする段階」が記載されているといえる。
　
イ　引用発明の認定
　
　以上，上記（ア）〜（ウ）で検討した事項を踏まえると，引用文献１には，次の発明（以下，「引用発明」という。）が記載されているものと認められる。
　
「プロセッサを具備するコンピュータのアプリケーションをプリロードする方法であって，
　ハード・ドライブから論理ブロックを読み出し，キャッシュメモリにプリロードすることで，前記プロセッサが実行するアプリケーションをプリロードする段階と，
　前記プリロードの後に，システム・デバイスの初期化を含むブートアッププロセスが完了し，前記アプリケーションのための該論理ブロックをシステムメモリにロードする段階と
　を備えたアプリケーションをプリロードする方法。」
　
（２−２）周知例ａ
　
　本願の出願日前に頒布または電気通信回線を通じて公衆に利用可能となり，上記平成２５年８月１日付けの拒絶査定において提示された周知例である，米国特許出願公開第２００２／００６９３５４号明細書（２００２年６月６日出願公開。以下，「周知例ａ」という。）には，関連する図面とともに，以下の技術的事項が記載されている。
　（当審注：参考のために，当審において追加で下線を付与している。）
　
Ｄ　「[0048] Referring now to FIG. 2, a block diagram illustrates a data storage controller 20 according to another embodiment of the present invention. More specifically, FIG. 2 illustrates a PCB (printed circuit board) implementation of the data storage controller 10 of FIG. 1. The storage controller 20 comprises a DSP (digital signal processor) 21 (or any other micro-processor device) that implements the DCE 12 of FIG. 1. The storage controller 21 further comprises at least one programmable logic device 22 (or volatile logic device). 
The programmable logic device 22 preferably implements the logic (program code) for instantiating and driving both the disk interface 14 and the bus interface 15 and for providing full DMA capability for the disk and bus interfaces 14, 15. 
・・・（中略）・・・
[0055] 
The programmable logic device 22 may comprise any form of volatile or non-volatile memory. Preferably, the programmable logic device 22 comprises a dynamically reprogrammable FPGA (field programmable gate array) 
　
　上記Ｄの記載から，周知例ａには，「記憶制御装置に少なくとも１つのプログラマブル・ロジック・デバイスが構成要素として含まれ，該プログラマブル・ロジック・デバイスにはＤＭＡが実装される」技術と，「該プログラマブル・ロジック・デバイスがＦＰＧＡで構成される」技術が記載されているものと認められる。
　
（２−３）周知例ｂ
　
　本願の出願日前に頒布または電気通信回線を通じて公衆に利用可能となり，上記平成２５年８月１日付けの拒絶査定において提示された周知例である，特開２０１０−１６６２６７号公報（平成２２年７月２９日出願公開。以下，「周知例ｂ」という。）には，関連する図面とともに，以下の技術的事項が記載されている。
　（当審注：参考のために，当審において追加で下線を付与している。）
　
Ｅ　「【００８９】
　
プログラマブル論理回路３１１（ＦＰＧＡ）は、ＳＤＲＡＭなどのワークメモリ３１３とメモリ制御手段３１２を介して接続されており、ワークメモリ３１３に処理データを格納できるようになっている。
プログラマブル論理回路３１１（ＦＰＧＡ）には、ＤＭＡＣ（DMA Controller）３１５のＩＰを実装しているので、ＰＣＩバス経由でＲＡＭ：１０３（メインメモリ）とワークメモリ３１３間のＤＭＡ転送が可能である。
　
（２−４）周知例ｃ
　
　本願の出願日前に頒布または電気通信回線を通じて公衆に利用可能となり，上記平成２５年８月１日付けの拒絶査定において提示された周知例である，特開２０１１−１８２４１号公報（平成２３年１月２７日出願公開。以下，「周知例ｃ」という。）には，関連する図面とともに，以下の技術的事項が記載されている。
　（当審注：参考のために，当審において追加で下線を付与している。）
　
Ｆ　「【００４８】
　次に、図２の説明に戻り、ＦＰＧＡ２０１ｃについて説明する。
ＦＰＧＡ２０１ｃは、所定のプログラムによって制御される集積回路を示し、ＤＭＡ（Direct  Memory  Access）エンジンを有する。
【００４９】
　この
ＤＭＡとは、ＣＰＵ(Central  Processing  Unit)を介さずに装置とＲＡＭ（Random  Access  Memory）間でデータ転送を行う方式を示し
　
（２−５）参考文献ｄ
　
　本願の出願日前に頒布又は電気通信回線を通じて公衆に利用可能となった文献である，特開平８−７６９７４号公報（平成８年３月２２日出願公開。以下，「参考文献ｄ」という。）には，関連する図面とともに，以下の技術的事項が記載されている。
　（当審注：参考のために，当審において追加で下線を付与している。）
　
Ｇ　「【要約】
【目的】 本発明は、
データ処理装置、特に、ハードウェアの機能を決定するＦＰＧＡのコンフィグレーション・データをＦＰＧＡ内のメモリにダウンロードする機構に関し、効率良く、初期の立ち上がりを高速化し、システム性能を向上させる。
【構成】 所定のハードウェアの機能を決定するＲＡＭ型のＦＰＧＡを備えているデータ処理装置に、電源投入時等の初期化時には、ＲＯＭ等に、予め、格納されているコンフィグレーション・データをＲＡＭ型ＦＰＧＡのＲＡＭにダウンロードし、外部記憶装置等からコンフィグレーション・データをダウンロードする際には、既に、上記ＦＰＧＡのＲＡＭにコンフィグレーションされているデータ種別と、新たにコンフィグレーションの依頼をされたデータの種別とを比較する手段を備え、該比較で同一の場合には、再ダウンロードしない。又、該ＦＰＧＡのＲＡＭへのコンフィグレーション・データのダウンロード時には、追加，又は、オーバライトとする。」
　
Ｈ　「【００２６】初期状態のデータ転送等による速度の低下を防ぐため、ハードウェア内部において、電源投入時にもアクセス可能なリード専用メモリ（ＲＯＭ）3 を使用し、使用頻度の高いデータ、診断用の
プログラムデータ等のコンフィグレーション・データ
　
（２−６）参考文献ｅ
　
　本願の出願日前に頒布又は電気通信回線を通じて公衆に利用可能となった文献である，特開２０００−８９９６３号公報（平成１２年３月３１日出願公開。以下，「参考文献ｅ」という。）には，関連する図面とともに，以下の技術的事項が記載されている。
　（当審注：下線は，参考のために当審で付与したものである。）
　
Ｉ　「【要約】
【課題】 
所望のデータ処理を実行する際に、そのデータ処理に応じて、必要なコンフィグレーション・データのみをフィールド・プログラマブル・ゲートアレイ内のコンフィグレーション用メモリにダウンロードすることにより、効率良く、初期の立ち上がりを高速化し、システム性能を向上させたデータ処理装置及びその処理方法を提供する。
【解決手段】 初期化時に、ファイル記憶装置１４０に予め格納されているフィールド・プログラマブル・ゲートアレイ（ＦＰＧＡ）１５０内のコンフィグレーション用メモリ（ＲＡＭ）１５３全領域分のコンフィグレーション・データを、システムメモリ１２０を介してＲＡＭ１５３にダウンロードし、その後、データ処理に必要なコンフィグレーション・データのみをＲＡＭ１５３の一部にダウンロードする。」
　
Ｊ　「【００１４】図１に示すように、本実施形態では、コンフィグレーション・データを格納するための記憶装置としてファイル記憶装置（ＨＤ）１４０を使用し、ファイル記憶装置１４０からシステムメモリ１２０を介してＦＰＧＡ１５０内のＲＡＭ１５３にダウンロードする手段と、初期状態でのＦＰＧＡ１５０の機能が確定しない期間ハードウェア内部において、ＦＰＧＡ１５０の内部を固定するデータ、又は使用頻度の高いデータ、診断用の
プログラムデータ等のコンフィグレーション・データ
　
（３）対比
　
　本件補正発明と引用発明とを対比する。
　
（３−１）引用発明の「コンピュータ」及び「アプリケーション」は，それぞれ，本件補正発明の「情報処理装置」及び「プログラム」に相当する。
　また，引用発明の「プリロード」は，ブートアップを早くするために，事前にアプリケーションをハード・ドライブからキャッシュメモリに転送するものであるから，本件補正発明の「転送」に相当する。
　したがって，引用発明の「プロセッサを具備するコンピュータのアプリケーションをプリロードする方法」は，本件補正発明の「プロセッサを具備する情報処理装置のプログラム転送方法」に相当する。
　
（３−２）また，引用発明の「ハード・ドライブ」は，本件補正発明の「第１記憶装置」に相当し，引用発明の「キャッシュメモリ」は，本件補正発明の「第２記憶装置」に相当することから，引用発明と本件補正発明とは，「第１記憶装置から前記プロセッサが実行するためのプログラムを読み出して第２記憶装置に書き込む第１転送ステップ」を備えた点で共通する。
　
（３−３）次に，引用発明の「システム・デバイス」には，本件補正発明の「プロセッサ」に相当するものが含まれるものと解され，引用発明の「システムメモリ」は，本件補正発明の「第３記憶装置」に相当することから，引用発明と本件補正発明とは，「前記プロセッサの初期化が完了すると、前記プロセッサが前記プログラムを読み出す際のアクセス先である第３記憶装置に書き込む第２転送ステップ」を備えた点で共通する。
　そして，引用発明は，論理ブロックをキャッシュメモリにプリロードした後に，該論理ブロックをシステムメモリに書き込むものであることから，引用発明においても，「キャッシュメモリから該論理ブロックを読み出し，システムメモリに書き込む」ものと解される。
　したがって，引用発明と，本件補正発明とは，「前記プロセッサの初期化が完了すると、前記第２記憶装置から前記プログラムを読み出して、前記プロセッサが前記プログラムを読み出す際のアクセス先である第３記憶装置に書き込む第２転送ステップ」を備えた点で共通する。
　
（４）よって，本件補正発明は，下記の一致点で引用発明と一致し，下記の相違点で引用発明と相違する。
　
＜一致点＞ 
「プロセッサを具備する情報処理装置のプログラム転送方法であって、
　第１記憶装置から前記プロセッサが実行するためのプログラムを読み出して第２記憶装置に書き込む第１転送ステップと、
　前記プロセッサの初期化が完了すると、前記第２記憶装置から前記プログラムを読み出して、前記プロセッサが前記プログラムを読み出す際のアクセス先である第３記憶装置に書き込む第２転送ステップと、
　を具備することを特徴とするプログラム転送方法。」
　
＜相違点１＞　
　本件補正発明では，情報処理装置が「ＦＰＧＡ」を具備しており，「第２記憶装置」は該ＦＰＧＡの内部にあるのに対して，引用発明はそのような限定がなされたものではない点。
  
＜相違点２＞
　本件補正発明では，「第２記憶装置から」「第３記憶装置にＤＭＡ転送にて書き込む」処理が記載されているが，引用発明では，「キャッシュメモリからシステムメモリに書き込む」ことについて開示されているものの，「ＤＭＡ転送」については言及されていない点。
　
＜相違点３＞
　本件補正発明では，「プログラムを含むコンフィグレーション・データ」を読み出しているのに対して，引用発明では，読み出されるアプリケーションが，そのようなものであるか不明である点。
　
（５）当審の判断
　
　上記相違点について検討する。
　
（５−１）相違点１について
　周知例ａ，ｂ，ｃ，及び参考文献ｄ，ｅに開示されているように，ＦＰＧＡを用いた情報処理装置は周知な構成であり，ＦＰＧＡ内部のメモリにプログラムまたはデータを格納して，情報処理装置を動作させるのに利用することも，適宜採用されているといえる。
　したがって，引用発明に対して，これらの周知慣用技術を採用することは，当業者が適宜実施しうることに過ぎない。
　
（５−２）相違点２について
　プログラムの転送の具体的な実現方法については、当業者が公知の種々の手法から適宜選択しうる事項に過ぎず、ＦＰＧＡを用いてＤＭＡ転送によりデータの転送を行うことが、例えば、周知例ａ（上記Ｄ）、周知例ｂ（上記Ｅ）、周知例ｃ（上記Ｆ）に記載されているように周知の技術であることを鑑みると、引用発明において、アプリケーションのプリロードに際し、上記周知の技術を採用し、本件補正発明のごとく構成することに格別の困難性は認められない。
（５−３）相違点３について
　参考文献ｄ（上記Ｇ）及び参考文献ｅ（上記Ｉ）に開示されているように，コンフィグレーション・データなるものをＦＰＧＡのＲＡＭに予め転送することで，初期の立ち上がり処理を高速化することは，本願出願前に周知の技術であった。
　本件補正発明の，「プログラムを含むコンフィグレーション・データ」に関して，本願明細書を参酌しても，「コンフィグレーション・データ」がどのようなものであるのかについて何ら記載がないことから，本件補正発明の「コンフィグレーション・データ」についても，参考文献ｄ，ｅの周知技術における「コンフィグレーション・データ」と格別相違しないものと解される。
　してみると，引用発明においても，「アプリケーションをプリロードする」際に，「プログラムを含むコンフィグレーション・データをプリロードする」ように構成することも，当業者であれば容易に想到しうることである。
（５−４）小結
　
　上記で検討したごとく，相違点１〜相違点３は，引用発明，周知例ａ〜ｃ及び参考文献ｄ，ｅの記載から，容易に想到しえたことであり，そして，本件補正発明の奏する作用効果は，上記引用発明及び当該技術分野の周知技術の奏する作用効果から予測される範囲内のものにすぎず，格別顕著なものということはできない。
　したがって，本件補正発明は，上記引用発明，周知例ａ〜ｃ及び参考文献ｄ，ｅの記載に基づいて，当業者が容易に発明をすることができたものであり，特許法第２９条第２項の規定により，特許出願の際独立して特許を受けることができない。
　
４．結び
　
　以上の理由より，本件補正後の請求項２に係る発明は，特許出願の際独立して特許を受けることができるものではないから，特許法第１７条の２第６項の規定により準用する同法第１２６条第７項の規定に違反するので，同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
　よって，補正の却下の決定の結論のとおり決定する。
　
　
第３　原審査定について
　
１．本願発明の認定
　
　平成２５年１１月６日付けの手続補正は上記のとおり却下されたので，本願の請求項２に係る発明（以下，「本願発明」という。）は，同年６月２８日付けの手続補正書の特許請求の範囲の請求項２に記載された事項により特定される，以下のとおりのものである。
　
「プロセッサとＦＰＧＡとを具備する情報処理装置のプログラム転送方法であって、
　第１記憶装置から前記プロセッサが実行するためのプログラムを読み出して前記ＦＰＧＡの内部の第２記憶装置に書き込む第１転送ステップと、
　前記プロセッサの初期化が完了すると、前記第２記憶装置から前記プログラムを読み出して、前記プロセッサが前記プログラムを読み出す際のアクセス先である第３記憶装置にＤＭＡ転送にて書き込む第２転送ステップと、
　を具備することを特徴とするプログラム転送方法。」
　
２．引用文献等に記載されている技術的事項及び引用発明の認定
　
　原査定の拒絶の理由に引用された，引用文献及びその記載事項及び引用発明は，前記「第２　平成２５年１１月６日付けの手続補正についての補正の却下の決定」の「３．独立特許要件」の「（２）引用文献等に記載されている技術的事項及び引用発明の認定」に記載したとおりである。
　
３．対比・判断
　
　本願発明は，前記「第２　平成２５年１１月６日付けの手続補正についての補正の却下の決定」の「３．独立特許要件」で検討した本件補正発明から，
「プログラム
を含むコンフィグレーション・データ
　
　そうすると，請求項２記載の発明の構成要件を全て含み，さらに特定の構成要件に限定要件を付加したものに相当する本件補正発明が，前記「第２　平成２５年１１月６日付けの手続補正についての補正の却下の決定」の「３．独立特許要件」の「（２）引用文献等に記載されている技術的事項及び引用発明の認定」〜「（５）当審の判断」に記載したとおり，引用発明，周知例ａ〜ｃ及び参考文献ｄ，ｅに基づいて，当業者が容易に発明をすることができたものであるから，本願発明も，同様の理由により，当該引用発明及び周知技術に基づいて，当業者が容易に発明をすることができたものである。
　
４．結び
　
　以上のとおり，本願の請求項２に係る発明は，特許法第２９条第２項の規定により特許を受けることができないものであるから，その余の請求項に係る発明を検討するまでもなく，本願は拒絶すべきものである。
　
　よって，結論のとおり審決する。