【事件の表示】
　平成　７年特許願第５００９０２号「パンクチュアされた畳込み符号化および復号化を含む送受信装置および方法」拒絶査定に対する審判事件［平成　６年１２月　８日国際公開、ＷＯ９４／２８６５６、平成　７年　７月１３日国内公表、特表平　７−５０６４７７］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
　１．手続の経緯、本願発明
　本願は、１９９４年（平成６年）５月２４日（優先権主張１９９３年５月２４日米国）を国際出願日とする出願であって、平成１０年７月６日付手続補正により補正された明細書および図面の記載からみて、その請求項４、１３に係る発明（以下、「本願第１発明」、「本願第２発明」という）は、特許請求の範囲の請求項４、１３に記載された次のとおりのものである。
　（請求項４）
　「４．第１の畳込み符号化ビットストリーム（２０からの出力）である一連のビットＰ１（０），Ｐ１（１），Ｐ１（２），Ｐ１（３），Ｐ１（４），及び第２の畳込み符号化ビットストリーム（２０からの出力）である一連のビットＰ２（０），Ｐ２（１），Ｐ２（２），Ｐ２（３），Ｐ２（４）を有する正方向誤り訂正畳込み符号化信号を送信する方法において，
　第１ビット・ストリームのひとつおきのビットのみをパンクチュアして，パンクチュアされた第１ビット・ストリームを導出する工程と，
　並列のＩチャンネルとＱチャンネルを導出するべく，パンクチュアされた第１ビット・ストリーム及び第２ビット・ストリームに応答する（２１４）工程であって，Ｉチャンネルの４つの連続するタイム・スロットｔＫ，ｔＫ＋１，ｔＫ＋２，ｔＫ＋３はそれぞれ，ビットＰ１（０），Ｐ２（１），Ｐ２（２），Ｐ１（４）から成り，Ｑチャンネルの対応するタイム・スロットｔＫ，ｔＫ＋１，ｔＫ＋２，ｔＫ＋３は，それぞれ，ビットＰ２（０），Ｐ１（２），Ｐ２（３），Ｐ２（４）から成るところの工程と，
　タイム・スロットｔＫ，ｔＫ＋１，ｔＫ＋２，ｔＫ＋３内のＩチャンネルとＱチャンネルの２つのビットによって，キャリアを同時に変調する工程と，から成る方法。」
　
　（請求項１３）
　「１３．一対の１／２率畳込み符号化信号に符号化されたデジタルデータ信号のための受信機であって，その受信機は，１／２率畳込み符号化信号が，相互に排他的時間で，２／３および６／７のパンクチェア・コードをそれぞれが有する第１および第２の正方向誤り訂正畳込みコード化データ信号に符号化され，前記コード化信号のただ一つのデータが一度に受信機に結合し，前記受信機が，直径が約１メートルより大きくないパラボラアンテナ（３６），アンテナにより変換された信号に応答し，第１の受信信号を導出する第１の回路手段（３８−６６），デジタルデータ信号のほぼレプリカである第３の信号を導出する手段から成り，第１の受信信号が，（１）第１の信号内のデータが受信機により受信されている間に，２／３パンクチュア・コードを有する正方向誤り訂正畳込みコード化信号に，および（２）第２の信号内のデータが受信機により受信されている間に，６／７パンクチュア・コードを有する正方向誤り訂正畳込みコード化信号にあるのと実質的に同じデータを含む，ところの受信機。」
　
　なお、平成１１年５月１８日付け手続補正は、補正後における特許請求の範囲の 請求項４、１３に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができないという理由により、決定をもって却下した。
　
　２．引用例
　（１）　原審の拒絶の理由に引用された特開昭６４−４４１３２号公報（平成６４年２月１６日公開、以下、「引用例１」という。）には、
　ア．「産業上の利用分野
　本発明は、特許請求の範囲の請求項１の上位概念に記載の方法から出発している。
従来の技術
　この種の方法は、Ｃｏｎｆｅｒｅｎｃｅ　Ｐｒｏｃｅｅｄｉｎｇｓ　ｏｆ　ｔｈｅ　６ｔｈ　Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｃｏｎｆｅｒｅｎｃｅ　ｏｎ　Ｄｉｇｉｔａｌ　Ｓａｔｅｌｌｉｔｅ　Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ，Ｐｈｏｅｎｉｘ，Ａｒｉzｏｎａ，ＵＳＡ，１９８５年９月，第ＸＩＩ／２４−３１頁から公知である。　
　高レートの畳込み符号は原理的に２つの形式において発生される：
ａ）高レートの符号器の使用による、
ｂ）低レートの符号に符号パンクチヤリングを適用することによる。
　符号パンクチヤリングでは、低レートの畳込み符号において周期的な間隔をおいて個別ビットが消去される。第１図は、この種のパンクチヤリングの原理を再現している。ソースビット１は、第２図の符号器のレジスタＲｅｇに書き込まれる。この符号器の出力ヒット流Ｑ１およびＱ２は、レジスタセルの並列出力側を相互に結合する加算器を介して取り出される。パンクチヤリング規定に従って動作するパンクチヤリング回路Ｐｕは、規定が０を有するビットを抑圧しかつ規定が１を有するヒットを伝送する。レート１／２の符号からそれぞれ４番目のビットを消去すれば、レート
　　１／２・４／３＝２／３（第１図）
の符号が生じる。
　パンクチヤード符号は、レート１／ｎの本来のパンクチヤードされていない符号のように復号化することができ、すなわちそれぞれの状態に対して２つの（２ｎ−１に代わって）可能な経路から１回の選択のみを実施すればよい。受信側においてパンクチヤード符号に対して復号器の前にデパンクチヤリング回路が設けられており、それを用いてその前に消去されたビットの所に、距離計算に影響を及ぼさない所謂“ダミービット”が挿入される（冒頭に挙げた刊行物の第ＸＩＩ／２５頁、第１欄）。
　ＩＥＥＥ　Ｔｒａｎｓａｃｔｉｏｎ　ｏｎ　Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ　Ｖｏｌ．ＣＯＭ‐３２，Ｎｒ．３，１９８４年３月，第３１５‐３１９頁から、比較的高レートの畳込み符号をレート１／２の符号からのパンクチヤリングによって導出することが公知であり、その際レートは可変であるようにすることもできる。」（３頁左上欄１２〜左下欄１７行）、
　
　イ．「実施例
　次に本発明を図示の実施例につき図面を用いて詳細に説明する。
　レートＲ＝１／２の符号からパンクチヤリングされたレートＲ＝４／５の畳込み符号によって伝送する際、符号器の出力ビット流Ｑ１およびＱ２を周期毎に、パンクチヤリング規定（デレーテイング・マツプ）を考慮してまず直列化し‐Ｑ１１Ｑ１２Ｑ１３Ｑ１４‐かつ引き続いて伝送のために再び並列化するとき、第３図に図示の、２つのチャネルにおけるデータの不均一分配が生じる。第３図は上側の列において、ＱＰＳＫ伝送に対するデータの分配を示しかつ下側の列において８ＰＳＫに対する分配を示す。本発明の方法では同様直列化されるが、第３図のように再び並列化されず、第２のチヤネルにおいて並列処理により次の時間間隔（ＱＸ’）から成る同じに構成された周期が生じる。第４図は、本発明による処理が行なわれる入力例および出力例のビット流を示す。ＱＰＳＫ伝送の際、上側のチヤネルはダツシを付されていないソースビットのみを含んでおり、すなわちすべてのソースビットは周期持続時間によって決められる時間間隔から到来する。下側のチヤネルは、すべて次に決る時間間隔から到来するダツシを付されたソースビットのみを含んでいる。それぞれのチヤネルには常時、均一分配された同じ数のソースビットが達する。８ＰＳＫ伝送において、相応の関係がその下に図示されている。第３図に属する従来の、受信側のデパンクチヤリングは第５図に図示されている。チヤネルに関してビツトは均一分配されていないので、１つのチヤネルに別のチヤネルより多くのビット‐中立の“ダミービットＸ”‐が押入されなければならない。復号器に対してダイビツトを発生するために、新たに順列化しかつ再び並列化されなければならない。これに対して本発明の方法では、データ流はチヤネルに関して同じに分配されかつ同じ構成されている。従つてデパンクチヤリングはすべてのチヤネルに対して並列および同時に行うことができる（第６図）。」（４頁左上欄１５〜左下欄１５行）。
　
　前記記載事項及び、ＦＩＧ．３、ＦＩＧ．５の記載及び当該分野の技術常識を勘案すると、
　引用例１には、
　「符号化レート４／５で、
　符号器の第１の出力ビット流Ｑ１；　Ｑ１１、Ｑ１２、Ｑ１３、Ｑ１４、　Ｑ１１’、符号器の第２の出力ビット流Ｑ２；　Ｑ２１、Ｑ２２、Ｑ２３、Ｑ２４、Ｑ２１’から成る符号化された信号を送信する方法において、
　前記第１の出力ビット流はそのまま、前記第２の出力ビット流のうち３つおきのビットを残し、３ビットづつをパンクチュアして、パンクチュアされた第２の出力ビット流を得、
　伝送のために再並列化された２つのチャンネルを得るように、第１の出力ビット流及びパンクチュアされた第２のビット流に応じ、伝送のために再並列化された２つのチャンネルの一方のチャンネルの４つの連続するタイム・スロットｔＫ，ｔＫ＋１，ｔＫ＋２，ｔＫ＋３は、それぞれ、Ｑ１１、Ｑ１２、Ｑ１４、Ｑ２１’から成り、伝送のために再並列化された２つのチャンネルの他方のチャンネルの４つの連続するタイム・スロットｔＫ，ｔＫ＋１，ｔＫ＋２，ｔＫ＋３は、それぞれ、Ｑ２１、Ｑ１３、Ｑ１１’、Ｑ１２’を出力し、
　タイム・スロットｔＫ，ｔＫ＋１，ｔＫ＋２，ｔＫ＋３の伝送のために再並列化された一方のチャンネルのビットと伝送のために再並列化された他方のチャンネルのビットの２つのビットによってＱＰＳＫ変調する送信側の方法」を構成とする発明（以下、「引用例１に記載された発明」という。）が記載されている。
　
　（２）また、原審の拒絶の理由に引用された、「Ｙ．Ｙａｓｕｄａ，ｅｔ　ａｌ．，”ＤＥＶＥＬＯＰＭＥＮＴ　ＯＦ　ＶＡＲＡＩＡＢＬＥ−ＲＡＴＥ　ＶＩＴＥＲＢＩ　ＤＥＣＯＤＥＲ　ＡＮＤ　ＩＴＳ　ＰＥＲＦＯＲＭＡＮＣＥ　ＣＨＡＲＡＣＴＥＲＩＳＴＩＣＳ”，Ｓｉｘｔｈ　Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｃｏｎｆｅｒｅｎｃｅ　 ｏｎ　Ｄｉｇｉｔａｌ　Ｓａｔｅｌｌｉｔｅ　Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ，１９−２３　Ｓｅｐｔｅｍｂｅｒ　１９８３，ＸＩＩ−２４〜３１　」（以下、「引用例２」という。）には、　
　ウ．その、ＸＩＩ−２４頁左欄１行〜ＸＩＩ−２７頁左欄４３行に、概略、「要約
この論文は、パンクチャード畳込み符号化の概念に基づいて新たに開発された可変レートＶｉｔｅｒｂｉデコーダの構成およびについて述べ、レート１／２〜１６／１７のパンクチャード符号の性能特性についてハードウェア実験および理論計算により明らかにする。得られた結果によると、開発されたコーデックはディジタル衛星通信システムの電力および帯域幅の効果的使用にとってきわめて有用である。
　
　Ｉ．　初めに
　
畳込み符号化／軟判定Ｖｉｔｅｒｂｉ復号化がその強力な誤信号訂正能力の故にディジタル衛星通信システムにとって効果的かつ魅力的な前進型誤信号訂正（ＦＥＣ）技術であることは広く認識されている。しかし、これまでに開発されたＶｉｔｅｒｂｉデコーダの符号化レートは１／２または３／４のような低いレートに限られており、これがＶｉｔｅｒｂｉ復号化技術の広範な適用の妨げの１つであった。この障害を克服するために、われわれは、いわゆるパンクチャード符号化の概念に基づいて、符号化レートを１／２〜１６／１７の範囲から任意に選択できる軟判定Ｖｉｔｅｒｂｉデコーダを開発した。
　
この論文では、開発したＶｉｔｅｒｂｉデコーダの基本構成ならびにその主な機能および特徴について説明する。次に、所要トランケーション・パス長、ビット誤り率（ＢＥＲ）性能、復号後の誤りパターンのような性能特性について、種々のレートのコードに関し、実験および理論的検討により明らかにする。さらに、開発したコーデックのディジタル衛星通信システムに対する適用可能性およびその可変レート機能の効果性について検討する。
　
　ＩＩ．　開発したコーデックの構成
　
Ａ．パンクチャード符号化の基礎概念
　
可変レート機能を持つ畳込みエンコーダ／Ｖｉｔｅｒｂｉデコーダを実現するために、いわゆるパンクチャード符号化技術を採用した。レート１／２畳込みコードから高レート・パンクチャード符号を構成する基本手順を図１に示す。削除ビット位置を示すマップに従って元のコード・シーケンスのｌブロック（２ｌビット）の中の特定のｍビットを削除し、残った２ｌ−ｍ　ビットを送信する。この手順により得られるパンクチャード・コードの符号化レートはｌ／（２ｌ−ｍ）に等しく、これはｍ＞０のとき１／２より高い。
　
Ｖｉｔｅｒｂｉ復号化は、このようなパンチャード・コードについて、元の符号化ビットが削除された位置にダミー・データを挿入した後に、元の１／２コードの場合と同様な方法で行う。しかし、このような挿入ダミー・データについては、Ｖｉｔｅｒｂｉ復号化過程においてそれらを「削除個所」とみなすために、両コード記号　（０と１）に同一の距離を割当てなければならない。
　
このようにして、元の低レート・コード用の通常の畳込みエンコーダおよびＶｉｔｅｒｂｉデコーダに簡単な回路を付加することにより高レート畳込みコード用のＶｉｔｅｒｂｉコーデックを実現できる。さらに、パンクチャード符号化する元のコードを固定した場合、削除ビット数およびそれらの位置を変えるだけで種々のレートの畳込みコードを得ることができるが、これは可変レートＶｉｔｅｒｂｉデコーダの実現をもたらす。
　
Ｂ． 開発したコーデックの概要
　
開発したコーデックのブロック・ダイヤグラムを図２に示す。元のコードとしては、われわれは制限長ｋ＝７のとき最大自由距離４を持つレート１／２畳込みコードを使用した。なぜならば、この畳込みコードのＶｉｔｅｒｂｉデコーダは現在の技術により手ごろな量のハードウェアで実現でき、また、パンクチャード符号化技術を適用した場合にも良好なビット誤り率性能をもたらすからである。
　
１／２より高い符号化レートのパンクチャード畳込みコードを生成するために、ビット・セレクタにおいてレート１／２の畳込みエンコーダの符号化ビットから削除マップに従って周期的に削除する。符号化レートは、削除ビット数およびそれらの位置を外部スイッチ経由で適宜決定するだけで、変更できる。この方法により構成した符号化データ・シーケンスを外部変調器に送る。
　
受信側では、復調された軟判定データ・シーケンスがコーデックに入り、ダミー・データ挿入器において、符号化ビットが送信側で削除された位置にダミー・データが挿入される。送信側と受信側間のコード同期を正しく確立するために、コード同期装置がダミー・データ挿入のタイミングを制御する。次に、ダミー・データを含む再構成された軟判定データ・シーケンスをｋ＝７、レート１／２コードのＶｉｔｅｒｂｉデコーダに送る。挿入されたダミー・データについては、通常の距離計算は抑止され、両方のコード記号（０と１）に対し同一の距離が与えられる。
　
開発したコーデックでは、追加ガウス雑音を含む等間隔の軟量子化チャネルをシミュレートするために、８レベルの軟判定復号化のために利用できるディジタル疑似ランダム雑音を発生するディジタル雑音発生器を設ける。この仮想チャネルのＥｘ／Ｎｏ（Ｅｓ：送信記号あたりのエネルギー、Ｎｏ：片側雑音電力密度）は、外部ダイヤルにより設定できる。
　
開発したコーデックの主な機能を表１に示す。パンクチャード符号化ブロックの長さ（ｌ）は１から１６まで可変であり、一方、削除ビット数（ｍ）は０からｌ−１まで変化する。したがって、畳込みコードの符号化レート（ｒ＝ｌ／（２ｌ−ｍ））は１／２から１６／１７の範囲で選択できる。削除ビット位置も特定レートのコードについて外部制御スイッチにより変更できる。
　
畳込みデコーダ中のトランケーション・パス長は、８から２５６の範囲で選択できる。この機能により、パス・トランケーションによるビット誤り率の劣化を種々のレート・パンクチャード・コードについて詳しく調べることができる。このコーデックで可能な情報データ・レートは最高１００　ｋｂｉｔ／ｓである。また、コード同期機能を設けたので、それにより外部で変調器により引き起こされる位相アンビギュイティも自動的に除去される。復号化前のチャネル・ビット誤り率は、コード同期装置中の回路により測定される。
Ｃ． 主な装置の構成
　
畳込みエンコーダ／Ｖｉｔｅｒｂｉデコーダ
　
レート１／２の当初畳込みコード（ｋ＝７）のための畳込みエンコーダおよびＶｉｔｅｒｂｉデコーダのブロック・ダイヤグラムを図３に示す。当初コードの発生多項式は、第１ビットについては１３３（８進表示）、第２ビットについては１７１である。このコードは受信データ反転に対して「トランスペアレント」であるから、外部復調器により引き起こされるデータ反転を取り除くために、畳込み符号化およびＶｉｔｅｒｂｉ復号化後に動作する差動コーダ／デコーダも設ける。この差動コーデックは、それが不要である場合には、バイパスできる。
　
Ｖｉｔｅｒｂｉデコーダの構成は、通常の距離を計算する代わりに特定の距離を挿入ダミー・データのために割当てることおよび残存パスのメモリ・サイズがかなり大きいことを除き、通常のデコーダと構成と基本的に同じである。８レベル軟判定データの場合の記号距離割当てを図４に示す。挿入されるダミー・データのために中央距離（０）を追加して割当てるために、各記号距離について４ビットを使用する＊。
　
＊挿入ダミー・データの位置におけるすべてのパスについて距離を追加しないようにＶｉｔｅｒｂｉデコーダを設計する場合、８レベル軟判定データのすべての記号距離を表すには３ビットで十分である。
　
６４個の状態の各々について残存パスを選択するために、各復号段階において３２回のＡＣＳ　（Ａｄｄ−Ｃｏｍｐａｒｅ−Ｓｅｌｅｃｔ（加算−比較−選択））動作を必要とする。開発したデコーダにおいては、１つのＡＣＳ回路を時分割方式で使用する。復号化されたデータは、各復号化段階において最大距離を持つ残存パスに対応するパス・メモリから押し出される。パス距離メモリにおけるオーバーフローを回避するために、すべてのパス距離は、各復号化段階において前の復号化段階における最少パス距離を差し引くことにより正規化される。各復号化段階における最大と最小パス距離の差は、コード同期装置においてコード同期状態を点検する手段の１つとして使用される。
　
ビット・セレクタ/ダミー・ビット・インサータ
　
図５に示すビット・セレクタのブロック・ダイヤグラムでは、元の畳込みエンコーダから送られた特定のビットが削除マップに従って周期的に削除され、残ったパンクチャード符号化データが外部変調器に導かれる。元の符号化データ・シーケンス中のビットは、速度２Ｒ（Ｒ：情報データ速度）の連続クロックを特定の削除ビット・パターンに従って変調することにより得られる間欠クロックにより、選択的に先入れ／先出し（ＦＩＦＯ）メモリに書き込まれる。この方法により書き込まれたパンクチャード符号化データは、ＦＩＦＯメモリから速度Ｒ／ｒ（ｒ：パンクチャード・コードの符号化レート）の連続クロックにより読み出される。レート７／８パンクチャード・コードを発生する場合のタイミング・チャートの例を図６に示す。
　
ダミー・ビット・インサータの構成は、挿入ダミー・データの位置を示す距離計算抑止パルスが生成され、Ｖｉｔｅｒｂｉデコーダに送られることを除き、ビット・セレクタの構成と基本的に逆である。距離計算抑止パルスがデコーダにおいて受信されたとき中央距離（０）が符号距離として自動的に割り当てられるので、挿入されるべきダミー・データ・パターンは、可能な軟判定データの中から任意に選択される。ダミー・データ挿入のタイミングは、すべてのパンクチャード・コードについて元の符号化データ・シーケンスを正しく再生するように、コード同期装置により制御される。
　
コード同期装置
　
同期外れ状態を検出するために、コード同期装置において次の２つの手段のいずれかを使用する。１つは、連続する復号化段階における最大と最小距離間の差の積分値を観察することである。最大と最小距離間の差は、同期外れ状態において非常に小さくなる。他の１つは、受信したデータ・シーケンス中の測定誤り率（チャネルＢＥＲ）を観察することである。開発したコーデックにおいては、受信したデータ・シーケンスと復号したデータから得られる再符号化データ・シーケンスと比較することにより、チャネルＢＥＲを常時測定する（図７参照）。この方法により測定したチャネルＢＥＲは、同期外れ状態において高くなる。
　
これらの手段は、４相ＰＳＫ復調器により引き起こされるチャネル変換状態（９０°位相アンビギュイティ）の検出にも効果的であるから、このコーデックに設けられたコード同期装置はこのような９０°位相アンビギュイティを除去する付加的役割も持っている。受信したデータ・シーケンスの逆転（１８０°位相アンビギュイティ）は、それぞれ、畳込みエンコーダおよびＶｉｔｅｒｂｉデコーダに設けられる差動エンコーダおよびデコーダにより除去される（図３参照）。
　
　ＩＩＩ．　種々のパンクチャード・コードの性能
　
レート（ｎ−１）／ｎパンクチャード・コード（ｎ　＝　３、４、…１７）およびレート１／２当初コードに関して、開発したコーデックを使用して所要トランケーション・パス長、ＢＥＲ性能、復号化後の誤り率パターンについて実験的に調査した。この節では、測定データを理論計算値と比較しながら、得られた結果について説明する。
　
Ａ．調査したコードのパラメータ
　
この研究で調査したレート（ｎ−１）／ｎコードの基本パラメータの一覧表を表２に示す。これらは、削除マップ、最低自由距離（ｄ）、オール０パスから距離ｄを持つすべてのパスの重みＣｄを含む。一般に、Ｖｉｔｅｒｂｉ復号化におけるビット誤り率（ＢＥＲ）性能は、ｄが大きくなるほど、また、同一ｄのコードに対してＣｄが小さくなるほど良くなる。表２の削除マップは、削除ビット位置のすべての可能な組合せの中から所与の符号化レートの下で最良のＢＥＲ性能を持つ非破局的コードを与える削除ビット位置を捜すことにより決定した。
　
表２によると、符号化レートが高くなると最小自由距離が減少するが、最高レート・コード（レート１６／１７）は依然として距離３を保っており、これはこれらの復号化マップにより得られる高いレート・コードがかなりよいＢＥＲ性能を与えることを示している。」と記載され、
　
　エ．また、その、ＸＩＩ−２８頁左欄１１行〜ＸＩＩ−３１頁左欄末行に、概略、「Ｃ．　ビット誤り率性能
　
図９は、８レベル軟判定Ｖｉｔｅｒｂｉ復号化におけるレート１／２当初コードおよびレート３／４、７／８、１５／１６パンクチャード・コードのＢＥＲ対Ｅｂ／Ｎｏ（Ｅｂ：情報ビットあたりのエネルギー）性能を示す。実線はこれらのコードの無限トランケーション・パス長に関する理論計算性能曲線（厳格な上限）であり、一方、測定データは、開発したコーデック、６４　ｋｂｉｔ／ｓの軟判定ＱＰＳＫモデム、ＩＦノイズ発生器を使用したハードウェア実験の結果に基づいてプロットしたものである。ハードウェア実験において、Ｖｉｔｅｒｂｉデコーダにおけるトランケーション・パス長は、レート１／２、３／４、７／８、１５／１６コードに対して、それぞれ、４０、５６、９６、２４０ビットに設定したが、これらはｄＴ＝ｄ＋２となるトランケーション・パス長にほぼ等しい。ＱＰＳＫモデム自身の性能も理論整合ＰＳＫ性能曲線とともにプロットした。図９は、ここで調査したすべてのコードについて測定ＢＥＲ性能が計算値とよく一致することを示している。
　
図９に示した性能曲線から明らかなように、符号化利得（符号化チャネルと符号化前チャネル間の所要Ｅｂ／Ｎｏの差）は、コードのレートが高くなるに小さくなる。たとえば、ＢＥＲ＝１０−６の点における利得は１／２コードに対して約５．５ｄＢであるが、レート３／４、７／８、１５／１６パンクチャード・コードについては、それぞれ、約４．５、３．６、３　ｄＢとなる。しかし、レート１５／１６のような高いレートのパンクチャード・コードに対しても約３ｄＢの符号化利得が依然実現でき、開発したコーデックにおいて利用可能なすべてのパンクチャード・コードの有効性が確保されていることに特に注意するべきである。
　
Ｄ．エラー・パターン
　
Ｖｉｔｅｒｂｉ復号化後のエラー・パターンについては、エラーはバースト的に発生することが一般に認識されている。これらのバースト・エラーは、別の誤り訂正コードまたは検出コードを使用している音声符号化、画像符号化および／またはデータ伝送システムのようなベースバンド・ディジタル信号処理に重大な影響を及ぼすので、デコーダにより引き起こされるバースト・エラーの特性を明らかにすることが重要である。したがって、われわれは復号化されたエラー・パターンの特性を詳細に測定・分析し、かつ、バースト・エラーの平均長およびその分布特性を調査した。
　
軟判定Ｖｉｔｅｒｂｉ復号化におけるレート１／２、３／４、７／８、１５／１６コードのＶｉｔｅｒｂｉデコーダにより引き起こされるバースト・エラーの長さの分布特性を図１０に示す。実験においては、結果の復号化ＢＥＲがそれぞれのコードについて約１０−３および１０−５となるようにＥｓ／Ｎｏを設定した。エラー・ビットに誤りのないビットが２０個続いたときにバースト・エラーが終了するという仮定に基づいて、バースト・エラーの長さを測定した。得られた結果によると、バースト・エラーの長さは１から数十ビットという広い範囲にわたって変動する。また、符号化レートが高くなるにつれて、かつ／または、復号化ＢＥＲが高くなる（Ｅｘ／Ｎｏが低くなる）につれて、長いバースト・エラーのパーセンテージが増加することも判明した。この傾向は、平均バースト・エラー長が本論文で調査した４つのコードの復号化ＢＥＲの関数として示されている図１１において、より明瞭に看取できる。
　
高いＥｓ／Ｎｏ状態において、バースト・エラーの平均長は、最小自由距離を持つ不正パスの分離スパンの長さにより理論的に計算される下限に近づく。表４は、個々のコードの距離特性に基づいて計算したバースト・エラー長のこの下限を示している。表４および図１１に示した結果は、復号化ＢＥＲが１０−６未満である高いＥｓ／Ｎｏ領域においては、すべてのパンクチャード・コードの平均バースト・エラー長が２０ビット未満であることを示している。
　
バースト・エラー中の誤りビットの密度に関しては、平均してほとんど半分のビットが誤りである。これは、単に、不正パスを発生するデータ・シーケンスがその分離パス中の正しいパスのデータ・シーケンスと完全に無関係であるということによる。差動復号化および／または自己同期型データ解読をＶｉｔｅｒｂｉデコーダの出力データ・シーケンスに適用した場合でも、差動デコーダおよび／またはデータ・デスクランブラにより引き起こされる対の誤りはバースト・エラーに含まれる誤りビットの高い密度のためにほとんどお互いにうち消し合うので、誤りビットの増加は非常に少ないことに注目するべきである。
　
　ＩＶ．　開発したコーデックのディジタル衛星通信システムに対する適用
　
Ａ．符号化利得の比較
　
前進型誤り符号訂正（ＦＥＣ）技術をディジタル衛星通信システムに適用する場合、適用コードの符号化利得はシステム全体構成の設計における重要な要因である。図１２では、第ＩＩＩ節で検討したパンクチャード・コードの符号化利得を、８レベル軟判定Ｖｉｔｅｒｂｉ復号化の下において、現在ＩＮＴＥＬＳＡＴ通信チャネルに適用されている代表的なＦＥＣコードの符号化利得と比較している。図１２の示すとおり、開発したコーデックで利用できるすべてのコードは、ＩＮＴＥＬＳＡＴ通信チャネルに適用されているＦＥＣコードに比して、かなり大きな符号化利得を提供する。もっともこの差違は、高いレートのコードでは、低いレートのコードの場合より小さくなるが。したがって、軟判定Ｖｉｔｅｒｂｉ復号化技術は十分な帯域幅余裕を持つ電力限定通信チャネルのみでなく、厳しく帯域の制限されている通信チャネルにおいても効果的であるといえる。
　
低速通信チャネルの場合、長大制限長畳込みコードを使用するシーケンシャル復号化技術は、かなり高い信号対雑音比状態で、Ｖｉｔｅｒｂｉ復号化より高い符号化利得を与えることができる。しかし、一般に、シーケンシャル復号化の誤り訂正性能は、チャネル信号対雑音比の減少に伴い、急速に劣化し、また、バースト・エラーの長さがＶｉｔｅｒｂｉ復号化の場合より増大する。
　
Ｂ．可変レート・コーデックの有効性
　
開発したコーデックは、符号化レートを選択できるという長所を持っている。この利点を活用して、信号品質に関するユーザーの要求および／または通信チャネルのリンク状態に従って符号化レートを弾力的に変更できる。このコーデックで利用可能な数種のコードの符号化ＢＥＲ（復号化後）対符号化前ＢＥＲ（復号化前）性能を図１３に示す。たとえば、目標ＢＥＲが１０−５である場合、符号化前ＢＥＲが１０−２より高い状態においてはレート１／２または２／３コードを選択するべきである。一方、符号化前ＢＥＲが１０−２程度である場合には、目的ＢＥＲを得るためにはレート３／４コードで十分である。さらに、符号化前ＢＥＲが１０−３程度である場合、レート１６／１７コードが１０−５のＢＥＲ要求を満たす。
　
符号化レートの増大は、伝送チャネルのビット・レートが同一に保たれている場合に、伝送情報レートの増大を可能にする。一方、情報データ・レートが同一値に保たれている場合、それを伝送するために必要な符号化ビット数は符号化レートの増加に従って減少する。したがって、リンク状態に従って適切に符号化レートを調整することにより通信チャネルを効率的に使用することができる。
　
可変レートＶｉｔｅｒｂｉデコーダの応用分野の１つは、ＩＮＴＥＬＳＡＴ　ＳＣＰＣチャネル経由の低速データ伝送システムであるが、このシステムでは、現在、レート３／４または７／８自己直交コードがユーザーの所要信号品質および希望データ伝送速度（４８　ｋｂｉｔ／ｓ、５６　ｋｂｉｔ／ｓまたは６４　ｋｂｉｔ／ｓ）に関する選択に従って独立に使用されている。別の適用候補は、海事衛星通信システムにおけるデータ伝送システムである。このコーデックを約１０　Ｍｂｉｔ／ｓの高速データに適するように設計した場合、それは種々のデータ伝送サービスを提供する企業衛星通信システムにも適用できる。
　
可変レート機能を持つＦＥＣデコーダについては、シーケンシャル・デコーダおよびＶｉｔｅｒｂｉデコーダとして実現例がいくつかある。しかし、それらは基本的には全面的に異なるコードのコーデックの組合せであるから、符号化レートの選択範囲は限られている。
　
Ｃ．高速ＴＤＭＡチャネルに対する応用の可能性
　
このような可変レートＶｉｔｅｒｂｉコーデックの幅広い応用を実現するためには、バースト・モード動作と高速動作の両方が要求される高速ＴＤＭＡシステムに適するコーデックを実現する必要がある。
　
ＦＥＣコーデックのバースト・モード動作については、長大制限長の畳込みコードは適さない。それは、それぞれのバースト・データにおいて符号化／復号化を完了するために長いオーバーヘッド・ビットを必要とするからである。しかし、Ｖｉｔｅｒｂｉ復号化はきわめて短い制限長コードを使用するので、それはバースト・モード動作に適している。これは、パンクチャード符号化技術を応用する場合にもあてはまる。
　
一方、高速Ｖｉｔｅｒｂｉデコーダの実現に関しては、ＶＬＳＩ技術の最新の発展により、１００　Ｍｂｉｔ／ｓに近いデータ速度の範囲で動作するワンチップデコーダを実現することが可能になっている。さらに、ＶＬＳＩ技術と組み合わせたパラレル信号処理技術を十分に活用することにより、近い将来において数百Ｍｂｉｔ／ｓのデータを処理する高速Ｖｉｔｅｒｂｉデコーダを実現できるであろう。可変レートＶｉｔｅｒｂｉデコーダは簡単な制御回路を在来のコーデックに追加することにより実現するので、高速コーデックの実現も技術的に可能である。このコーデックの１つの不利な点は、残存パスのために必要なメモリのサイズが比較的大きいことである。しかし、大容量ＲＡＭ　（ランダム・アクセス・メモリ）を併用するならば、これは重大な問題にはならない。
　
　Ｖ．結論
　
可変速度Ｖｉｔｅｒｂｉデコーダは、パンクチャード符号化の概念に基づいて開発された。開発されたコーデックは、レート１／２〜１６／１７の範囲から符号化レートを任意に選択できるという機能を持っている。所要トランケーション・パス長、ビット誤り率（ＢＥＲ）性能、エラー・パターンのような基本性能特性に関して、８レベル軟判定Ｖｉｔｅｒｂｉ符号化の下におけるレート（ｎ−１）／ｎコード（ｎ　＝　２、…、１７）について実験により調査するとともに、各コードの距離特性に関する理論的調査を行った。得られた結果の示すところによると、レート１６／１７のような高いレートのパンクチャード・コードについても、かなり大きい符号化利得を得ることができる。
　
可変レートＶｉｔｅｒｂｉコーデックは所要信号品質および／またはリンク状態に従って符号化レートを任意に変更できるという長所を持っており、それは通信システム設計における融通性および衛星電力および帯域幅の効率的使用をもたらす。この種類のＦＥＣコーデックを種々のディジタル衛星通信システムに応用するためには、適量のハードウェアにより高速コーデックを実現する必要がある。ＬＳＩ技術の最近の進歩により、それは近い将来において可能となるであろう。」と記載されている。
　
　また、引用例２のＸＩＩ−２７頁Ｔａｂｌｅ２には、符号化レート２／３、６／７の削除マップとして
「１１
　１０」
「１１１０１０
　１００１０１」を用いることが記載されている。
　
　（ア）前記ウ．の記載、ＸＩＩ−２７頁Ｔａｂｌｅ２、Ｆｉｇｕｒｅ　５、６の記載及び当該分野の技術常識を勘案すると、引用例２には、
「畳込みエンコーダから送られた、２つのデータ・シーケンスを直列化（Ｐ／Ｓ）し、直列化したデータ・シーケンス中のビットを、速度2R (R: 情報データ速度)の連続クロックを特定の削除マップの削除ビット・パターンに従って変調することにより得られる間欠クロックにより、選択的に、先入れ／先出し（ＦＩＦＯ）メモリに書き込み、特定のビットが削除マップに従って周期的に削除されたパンクチャード符号化データを外部変調器に出力する」ことが記載され、　
　また、符号化レート２／３に対応する、削除マップとして
「１１
　１０」、
を用いることが記載されている。　
　
　（イ）さらに、前記ウ．、エ．の記載、ＸＩＩ−２７頁Ｔａｂｌｅ２、Ｆｉｇｕｒｅ　２、３、５の記載及び当該分野の技術常識を勘案すると、第２引用例には、
　「一対の１／２率畳込み符号化信号に符号化されたデジタルデータ信号のための受信機であって、その受信機は、１／２率畳込み符号化信号が、符号化レート１／２〜１６／１７の範囲から任意に選択された（ｎ−１）／ｎのパンクチェア・コードをそれぞれが有する前進型誤り訂正畳込みコード化データ信号に符号化され、前記コード化信号のただ一つのデータが一度に受信機に結合し、前記受信機が、復調されたデータを導出するモデム、デジタルデータ信号とほぼ同じ信号を導出するダミー・データ挿入器を有し、復調されたデータが、前記任意に選択された（ｎ−１）／ｎのパンクチェア・コードを有する前進型誤り訂正畳込みコード化データ信号が受信機により受信されている間に、前記任意に選択された（ｎ−１）／ｎのパンクチュア・コードを有する前進型誤り訂正畳込みコード化信号と実質的に同じデータを含む、ところの受信機。」を構成とする発明（以下、「引用例２に記載された発明」という。）が記載されている。
　また、所要信号品質および／またはリンク状態に従って符号化レートを任意に変更すること、も記載されている。
　
　３．対比・判断
　
　３−１．請求項４について
　
　本願第１発明と引用例１に記載された発明とを対比すると、
　
　（ａ）引用例１に記載された発明の、「符号器の第２の出力ビット流Ｑ２；　Ｑ２１、Ｑ２２、Ｑ２３、Ｑ２４、Ｑ２１’」或いは「第２の出力ビット流」、「符号器の第１の出力ビット流Ｑ１；　Ｑ１１、Ｑ１２、Ｑ１３、Ｑ１４、Ｑ１１’」或いは「第１の出力ビット流」は、各々本願第１発明の「第１の畳込み符号化ビットストリームである一連のビットＰ１（０），Ｐ１（１），Ｐ１（２），Ｐ１（３），Ｐ１（４）」或いは「第１ビット・ストリーム」、「第２の畳込み符号化ビットストリームである一連のビットＰ２（０），Ｐ２（１），Ｐ２（２），Ｐ２（３），Ｐ２（４）」或いは「第２ビット・ストリーム」に相当する。　
　（ｂ）また、本願第１発明の「正方向誤り訂正畳込み符号化信号」と、引用例１の記載された発明の「符号化された信号」は、「畳込み符号化信号」である。
　
　（ｃ）また、前記（ａ）で記載したように、引用例１に記載された発明の、「第２の出力ビット流」、「第１の出力ビット流」は、各々本願第１発明の「第１ビット・ストリーム」、「第２ビット・ストリーム」に相当 しているので、本願第１発明の「第１ビット・ストリームのひとつおきのビットのみをパンクチュアして，パンクチュアされた第１ビット・ストリームを導出する工程」と引用例１に記載された発明における「前記第１の出力ビット流はそのまま、前記第２の出力ビット流のうち３つおきのビットを残し、３ビットづつをパンクチュアして、パンクチュアされた第２の出力ビット流を得」は、「第１ビット・ストリームの特定ビットのみをパンクチュアして，パンクチュアされた第１ビット・ストリームを導出する工程」である。
　
　（ｄ）また、引用例１には、ＱＰＳＫで伝送することが記載されているのであるから、引用例１に記載された発明において、「伝送のために再並列化された２つのチャンネル」が「並列のＩチャンネルとＱチャンネル」であることは自明であり、前記（ａ）で記載したように引用例１に記載された発明の、「第２の出力ビット流」、「第１の出力ビット流」は、各々本願第１発明の「第１ビット・ストリーム」、「第２ビット・ストリーム」に相当 しているので、本願第１発明の「並列のＩチャンネルとＱチャンネルを導出するべく，パンクチュアされた第１ビット・ストリーム及び第２ビット・ストリームに応答する工程であって，Ｉチャンネルの４つの連続するタイム・スロットｔＫ，ｔＫ＋１，ｔＫ＋２，ｔＫ＋３はそれぞれ，ビットＰ１（０），Ｐ２（１），Ｐ２（２），Ｐ１（４）から成り，Ｑチャンネルの対応するタイム・スロットｔＫ，ｔＫ＋１，ｔＫ＋２，ｔＫ＋３は，それぞれ，ビットＰ２（０），Ｐ１（２），Ｐ２（３），Ｐ２（４）から成るところの工程」と、引用例１に記載された発明における「伝送のために再並列化された２つのチャンネルを得るように、第１の出力ビット流及びパンクチュアされた第２のビット流に応じ、伝送のために再並列化された２つのチャンネルの一方のチャンネルの４つの連続するタイム・スロットｔＫ，ｔＫ＋１，ｔＫ＋２，ｔＫ＋３は、それぞれ、Ｑ１１、Ｑ１２、Ｑ１４、Ｑ２１’から成り、伝送のために再並列化された２つのチャンネルの他方のチャンネルの４つの連続するタイム・スロットｔＫ，ｔＫ＋１，ｔＫ＋２，ｔＫ＋３は、それぞれ、Ｑ２１、Ｑ１３、Ｑ１１’、Ｑ１２’を出力し、」は、「並列のＩチャンネルとＱチャンネルを導出するべく，パンクチュアされた第１ビット・ストリーム及び第２ビット・ストリームに応答する工程であって，ＩチャンネルとＱチャンネルの一方のチャンネルの４つの連続するタイム・スロットｔＫ，ｔＫ＋１，ｔＫ＋２，ｔＫ＋３はそれぞれ所定のビットから成り，ＩチャンネルとＱチャンネルの他方のチャンネルの対応するタイム・スロットｔＫ，ｔＫ＋１，ｔＫ＋２，ｔＫ＋３は、それぞれ所定のビットから成るところの工程」である。
　（ｅ）引用例１に記載された発明において、「伝送のために再並列化された一方のチャンネルのビットと伝送のために再並列化された他方のチャンネルのビット」は、「ＩチャンネルとＱチャンネルの２つのビット」を表すことは自明のことである。
　
　そうしてみると、本願第１発明と引用例１に記載された発明とは、
　 「第１の畳込み符号化ビットストリームである一連のビットＰ１（０）、Ｐ１（１）、Ｐ１（２）、Ｐ１（３）、Ｐ１（４）、及び第２の畳込み符号化ビットストリームである一連のビットＰ２（０）、Ｐ２（１）、Ｐ２（２）、Ｐ２（３）、Ｐ２（４）を有する畳込み符号化信号を送信する方法において、
　第１ビット・ストリームの特定ビットのみをパンクチュアして、パンクチュアされた第１ビット・ストリームを導出する工程と、
　並列のＩチャンネルとＱチャンネルを導出するべく、パンクチュアされた第１ビット・ストリーム及び第２ビット・ストリームに応答する工程であって、ＩチャンネルとＱチャンネルの一方のチャンネルの４つの連続するタイム・スロットｔＫ，ｔＫ＋１，ｔＫ＋２，ｔＫ＋３はそれぞれ所定のビットから成り、ＩチャンネルとＱチャンネルの他方のチャンネルの対応するタイム・スロットｔＫ，ｔＫ＋１，ｔＫ＋２，ｔＫ＋３は、それぞれ所定のビットから成るところの工程と、
　タイム・スロットｔＫ，ｔＫ＋１，ｔＫ＋２，ｔＫ＋３内のＩチャンネルとＱチャンネルの２つのビットによって、キャリアを変調する工程と、から成る方法。」、
である点において、一致し、
　
　（１）「畳込み符号化信号」について、本願第１発明が、「正方向誤り訂正畳込み符号化信号」であるのに対し、引用例１の記載された発明では「符号化された信号」である点、
　
　（２）「２つのビットによって、キャリアを変調する工程」について、本願第１発明では、２つのビットによって、キャリアを同時に変調するもの、であるのに対し、引用例１に記載された発明には、このような記載がない点、
　
　（３）「第１ビット・ストリームの特定ビットのみをパンクチュアして、パンクチュアされた第１ビット・ストリームを導出する工程」について、本願第１発明は、「第１ビット・ストリームのひとつおきのビットのみをパンクチュアして、パンクチュアされた第１ビット・ストリームを導出する工程」である、のに対し、引用例１に記載された発明は、「前記第１の出力ビット流はそのまま、前記第２の出力ビット流のうち３つおきのビットを残し、３ビットづつをパンクチュアして、パンクチュアされた第２の出力ビット流を得」である点、
　
　（４）「並列のＩチャンネルとＱチャンネルを導出するべく、パンクチュアされた第１ビット・ストリーム及び第２ビット・ストリームに応答する工程であって、ＩチャンネルとＱチャンネルの一方のチャンネルの４つの連続するタイム・スロットｔＫ，ｔＫ＋１，ｔＫ＋２，ｔＫ＋３はそれぞれ所定のビットから成り、ＩチャンネルとＱチャンネルの他方のチャンネルの対応するタイム・スロットｔＫ，ｔＫ＋１，ｔＫ＋２，ｔＫ＋３は、それぞれ所定のビットから成るところの工程」について、本願第１発明では、「並列のＩチャンネルとＱチャンネルを導出するべく、パンクチュアされた第１ビット・ストリーム及び第２ビット・ストリームに応答する工程であって、Ｉチャンネルの４つの連続するタイム・スロットｔＫ，ｔＫ＋１，ｔＫ＋２，ｔＫ＋３はそれぞれ、ビットＰ１（０）、Ｐ２（１）、Ｐ２（２）、Ｐ１（４）から成り、Ｑチャンネルの対応するタイム・スロットｔＫ，ｔＫ＋１，ｔＫ＋２，ｔＫ＋３は、それぞれ、ビットＰ２（０）、Ｐ１（２）、Ｐ２（３）、Ｐ２（４）から成るところの工程と」である、のに対し、引用例１に記載された発明では「伝送のために再並列化された２つのチャンネルを得るように、第１の出力ビット流及びパンクチュアされた第２のビット流に応じ、伝送のために再並列化された２つのチャンネルの一方のチャンネルの４つの連続するタイム・スロットｔＫ，ｔＫ＋１，ｔＫ＋２，ｔＫ＋３は、それぞれ、Ｑ１１、Ｑ１２、Ｑ１４、Ｑ２１’から成り、伝送のために再並列化された２つのチャンネルの他方のチャンネルの４つの連続するタイム・スロットｔＫ，ｔＫ＋１，ｔＫ＋２，ｔＫ＋３は、それぞれ、Ｑ２１、Ｑ１３、Ｑ１１’、Ｑ１２’を出力し、」である点、　において相違する。
　そこで、前記相違点（１）〜（４）について検討する。
　
　相違点（１）について
　畳込み符号化及びビタビ復号化により、正方向誤り訂正システム（ＦＥＣ）を構築することは本願出願前周知の技術（必要ならば、例えば、引用例２を参照）であり、引用例１に記載された発明において、符号化された信号を、正方向誤り訂正畳込み符号化信号、とすることは、当業者が容易に成し得たことである。
　
　相違点（２）について
　ＱＰＳＫ変調（４相位相変調）において、ＩチャンネルとＱチャンネルの２つのビットによって、キャリアを同時に変調（ＢＰＳＫ変調）し、ＱＰＳＫ変調することは、本願出願前周知の技術（必要ならば、例えば、宮内外１名著、「ディジタル衛星通信」、産業図書株式会社発行、昭和６３年４月２８日第３刷発行、４６頁〜４７頁、及び、Ｖ．Ｋ．ＢＨＡＲＧＡＶＡ外著、「最新ディジタル衛星通信」−実用化技術と最新動向−、（株）日本技術経済センター発行、昭和６１年５月２１日初版発行　５５頁〜５７頁　、電子情報通信学会編、「電子情報通信ハンドブック第２分冊」、オーム社、１９８８年、第２４９９頁　参照）であり、引用例１に記載された発明において、「２つのビットによって、キャリアを変調する工程」について、ＩチャンネルとＱチャンネルの２つのビットによって、キャリアを同時に変調するようにすることは、当業者が容易に成し得たことである。
　
　相違点（３）、（４）について
　ところで、引用例２には、「畳込みエンコーダから送られた、２つのデータ・シーケンスを直列化（Ｐ／Ｓ）し、直列化したデータ・シーケンス中のビットを、特定の削除マップの削除ビット・パターンに従って選択的に先入れ／先出し（ＦＩＦＯ）メモリに書き込み、特定のビットが削除マップに従って周期的に削除された、パンクチャード符号化データを外部変調器に出力する」ことが記載され、削除マップとして、符号化レート２／３に対応する、
「１１
　１０」、
を用いることが記載されているから、引用例１に記載された発明において、「第１ビット・ストリームの特定ビットのみをパンクチュアして、パンクチュアされた第１ビット・ストリームを導出する工程」について、符号化レート４／５のパンクチャリング規定の代わりに、引用例２に記載された、符号化レート２／３のパンクチャリング規定（削除マップ）を用い、前記第２ビット・ストリーム（第１の出力ビット流）はそのまま、前記第１ビット・ストリーム（第２の出力ビット流）のうち３つおきのビットを残し、３ビットづつをパンクチュアして、パンクチュアされた第１ビット・ストリームを得る、のに代え、「第１ビット・ストリーム（第２の出力ビット流）のひとつおきのビットのみをパンクチュアして、パンクチュアされた第１ビット・ストリーム（第２の出力ビット流）を導出する工程」とすることは当業者が容易に成し得たことである。また、その際、引用例１に記載された発明において、「並列のＩチャンネルとＱチャンネルを導出するべく、パンクチュアされた第１ビット・ストリーム及び第２ビット・ストリームに応答する工程であって、ＩチャンネルとＱチャンネルの一方のチャンネルの４つの連続するタイム・スロットｔＫ，ｔＫ＋１，ｔＫ＋２，ｔＫ＋３はそれぞれ所定のビットから成り、ＩチャンネルとＱチャンネルの他方のチャンネルの対応するタイム・スロットｔＫ，ｔＫ＋１，ｔＫ＋２，ｔＫ＋３は、それぞれ所定のビットから成るところの工程」について、「ＩチャンネルとＱチャンネルの一方のチャンネル」をＩチャンネル、「ＩチャンネルとＱチャンネルの他方のチャンネル」をＱチャンネルとし、「並列のＩチャンネルとＱチャンネルを導出するべく、パンクチュアされた第１ビット・ストリーム及び第２ビット・ストリームに応答する工程であって、Ｉチャンネルの４つの連続するタイム・スロットｔＫ，ｔＫ＋１，ｔＫ＋２，ｔＫ＋３はそれぞれ、ビットＰ１（０）、Ｐ２（１）、Ｐ２（２）、Ｐ１（４）から成り、Ｑチャンネルの対応するタイム・スロットｔＫ，ｔＫ＋１，ｔＫ＋２，ｔＫ＋３は、それぞれ、ビットＰ２（０）、Ｐ１（２）、Ｐ２（３）、Ｐ２（４）から成るところの工程と」を導くことは、当業者が適宜容易に成し得た事項である。
　
　３−２．請求項１３について
　
　本願第２発明と引用例２に記載された発明とを対比すると、
　
　（ａ）引用例２に記載された発明の、「前進型誤り訂正畳込みコード化データ信号」、「復調されたデータ」は、各々本願第２発明の「正方向誤り訂正畳込みコード化データ信号」、「第１の受信信号」に相当 する。
　（ｂ）また、引用例２に記載された発明の、「ダミー・データ挿入器」は、本願第２発明の、「第３の信号を導出する手段」である。
　（ｃ）また、引用例２記載された発明において、受信機がアンテナをもつことは自明のことである。
　
　（ｄ）また、本願第２発明の「アンテナにより変換された信号に応答し，第１の受信信号を導出する第１の回路手段」と引用例２に記載された発明における「復調されたデータを導出するモデム」は、「第１の受信信号を導出する手段」の点で一致する。
　
　（ｅ）また、本願第２発明の「相互に排他的時間で、２／３および６／７のパンクチェア・コードをそれぞれが有する第１および第２の正方向誤り訂正畳込みコード化データ信号に符号化され」と、引用例２に記載された発明における「符号化レート１／２〜１６／１７の範囲から任意に選択された（ｎ−１）／ｎのパンクチェア・コードをそれぞれが有する前進型誤り訂正畳込みコード化データ信号に符号化され」は、引用例２に記載された発明において、符号化レート２／３および６／７のパンクチェア・コードの場合を有するから、「２／３および６／７のパンクチェア・コードをそれぞれが有する第１および第２の正方向誤り訂正畳込みコード化データ信号に符号化され」の点で一致する。
　
　（ｆ）また、引用例２に記載された発明における「復調されたデータが、前記任意に選択された（ｎ−１）／ｎのパンクチェア・コードを有する前進型誤り訂正畳込みコード化データ信号が受信機により受信されている間に、前記任意に選択された（ｎ−１）／ｎのパンクチュア・コードを有する前進型誤り訂正畳込みコード化信号と実質的に同じデータを含む」は、前記任意に選択された（ｎ−１）／ｎのパンクチェア・コードが２／３と６／７のパンクチェア・コードの場合において、本願第２発明の「第１の受信信号が、（１）第１の信号内のデータが受信機により受信されている間に、２／３パンクチュア・コードを有する正方向誤り訂正畳込みコード化信号に、および（２）第２の信号内のデータが受信機により受信されている間に，６／７パンクチュア・コードを有する正方向誤り訂正畳込みコード化信号にあるのと実質的に同じデータを含む」と一致する。
　
　そうしてみると、本願第２発明と引用例２に記載された発明とは、
　
　「一対の１／２率畳込み符号化信号に符号化されたデジタルデータ信号のための受信機であって、その受信機は、１／２率畳込み符号化信号が、２／３および６／７のパンクチェア・コードをそれぞれが有する第１および第２の正方向誤り訂正畳込みコード化データ信号に符号化され、前記コード化信号のただ一つのデータが一度に受信機に結合し、前記受信機が、アンテナ、第１の受信信号を導出する手段、デジタルデータ信号のほぼレプリカである第３の信号を導出する手段から成り、第１の受信信号が、（１）第１の信号内のデータが受信機により受信されている間に、２／３パンクチュア・コードを有する正方向誤り訂正畳込みコード化信号に、および（２）第２の信号内のデータが受信機により受信されている間に，６／７パンクチュア・コードを有する正方向誤り訂正畳込みコード化信号にあるのと実質的に同じデータを含むところの受信機。」、
　である点において、一致し、
　
　（１）「２／３および６／７のパンクチェア・コードをそれぞれが有する第１および第２の正方向誤り訂正畳込みコード化データ信号に符号化」が本願第２発明では、「相互に排他的時間」で行われるのに対して、引用例２に記載された発明には、そのような記載がない点、
　（２）「アンテナ」について、本願第２発明は、「直径が約１メートルより大きくないパラボラアンテナ」である、のに対し、引用例２に記載された発明は、アンテナに関する記載は見あたらない点、
　（３）「第１の受信信号を導出する手段、」について、本願第２発明は、「アンテナにより変換された信号に応答し、第１の受信信号を導出する第１の回路手段」である、のに対し、引用例２に記載された発明は、「復調されたデータを導出するモデム」である点、
　で相違する。
　
　そこで、前記相違点（１）〜（３）について検討する。
　相違点（１）について
　引用例２に記載された発明において、使用する符号化レートを、２／３と６／７のみとすることは、所要信号品質、リンク状態等を考慮して当業者が適宜設定し得ることであり、引用例２に記載された発明において「２／３および６／７のパンクチェア・コードをそれぞれが有する第１および第２の正方向誤り訂正畳込みコード化データ信号に符号化」を「相互に排他的時間」で行うようにすることは当業者が容易に成し得たことである。
　
　相違点（２）について
　受信機において、アンテナとして、パラボラアンテナを用いることは、本願出願前周知の技術であり、引用例２に記載された発明において、アンテナとして、直径が約１メートルより大きくないパラボラアンテナを用いることは受信信号（受信電波）の強度等により、当業者が適宜決める事項であり、容易に成し得た事項である。
　
　相違点（３）について
　受信機において、アンテナにより変換された信号に処理を施して、復調器に入力することは本願出願前周知の技術（必要ならば、例えば、宮内外１名著、「ディジタル衛星通信」、産業図書株式会社発行、昭和６３年４月２８日第３刷発行、１５１頁〜１５９頁、１８４頁〜１８９頁参照）であり、引用例２に記載された発明において、第１の受信信号を導出する手段について、「アンテナにより変換された信号に応答し、第１の受信信号を導出する第１の回路手段」とすることは、 当業者が容易に成し得た事項である。　
　
　４．したがって、本願の請求項４に係る発明は、引用例１に記載された発明、引用例２に記載された事項、周知技術に基いて、また、請求項１３に係る発明は、引用例２に記載された発明、周知技術に基いて、当業者が容易に発明をすることができたものであるから、本願の請求項４、１３に係る発明は、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。