(57)【要約】【課題】ＬＣＤパネルを列反転により駆動可能で、余分なメモリまたは複雑なアルゴリズムを必要とせずにフレームの解像度を向上させるアクティブ・マトリクス表示装置用の画素サンプリング回路を提供すること。【解決手段】  画素サンプリング回路はラインペアで表示パネルに走査線データを送信し、列反転により表示パネルを駆動して、フレームを表示する。従って、この発明の画素サンプリング回路は、追加のメモリおよび複雑なアルゴリズムを用いることはなく、表示されるフレームの解像度を向上できる。【選択図】  図４
2007086712.tif 000002
【特許請求の範囲】
【請求項１】
データ線が必要とする複数の画素信号を提供するアクティブ・マトリクス表示装置用の画素サンプリング回路であって、
第一極性を備えたＮ番目の画素信号と、第二極性を備えたＮ番目の画素信号を受け取り、クロック信号に基づいて、第一極性のＮ番目の画素信号と、第二極性のＮ番目の画素信号の一方を出力するために用いられる第一画素サンプリング・ユニットと、
第一極性を備えた（Ｎ＋１）番目の画素信号と、第二極性を備えた（Ｎ＋１）番目の画素信号を受け取り、クロック信号に基づいて、第一極性の（Ｎ＋１）番目の画素信号と、第二極性の（Ｎ＋１）番目の画素信号の一方を出力するために用いられる第二画素サンプリング・ユニットを有し、
ここでＮが正の整数であり、第一極性が第二極性とは反対で、クロック信号に基づいて、Ｎ番目の画素信号と（Ｎ＋１）番目の画素信号の一方を連続的に受け取って送信する画素サンプリング回路。
【請求項２】
第一画素サンプリング・ユニットが、
第一極性のＮ番目の画素信号を受け取って格納するために用いられる第一格納ユニットと、
第二極性のＮ番目の画素信号を受け取って格納するために用いられる第二格納ユニットと、
第一格納ユニットと第二格納ユニットに接続し、第一極性のＮ番目の画素信号と、第二極性のＮ番目の画素信号の一方の出力を制御するために用いられる第一制御スイッチセットを有する請求項１記載の画素サンプリング回路。
【請求項３】
第二画素サンプリング・ユニットが、
第一極性の（Ｎ＋１）番目の画素信号を受け取って格納するために用いられる第三格納ユニットと、
第二極性の（Ｎ＋１）番目の画素信号を受け取って格納するために用いられる第四格納ユニットと、
第三格納ユニットと第四格納ユニットに接続し、第一極性の（Ｎ＋１）番目の画素信号と、第二極性の（Ｎ＋１）番目の画素信号の一方の出力を制御するために用いられる第二制御スイッチセットを有する請求項２記載の画素サンプリング回路。
【請求項４】
格納ユニットが各々第一スイッチと格納素子を有し、
前記第一スイッチの第一端子を用いて、画素信号を受け取り、
前記格納素子の第一端子を第一スイッチの第二端子に接続し、前記格納素子の第二端子を接地した請求項３記載の画素サンプリング回路。
【請求項５】
格納素子が、キャパシタである請求項４記載の画素サンプリング回路。
【請求項６】
クロック信号がＭ番目の期間にあるとき、第一格納ユニットと第二格納ユニットが、第一極性のＮ番目の画素信号と、第二極性のＮ番目の画素信号を各々格納し、ここでＭが正の整数である請求項４記載の画素サンプリング回路。
【請求項７】
第一格納ユニットの第一スイッチと、第二格納ユニットの第一スイッチがオンである請求項６記載の画素サンプリング回路。
【請求項８】
クロック信号が（Ｍ＋１）番目の期間にあるとき、第一制御スイッチセットを第一格納ユニットに接続する請求項７記載の画素サンプリング回路。
【請求項９】
クロック信号が（Ｍ＋２）番目の期間にあるとき、第一制御スイッチセットを第二格納ユニットに接続する請求項８記載の画素サンプリング回路。
【請求項１０】
第一制御スイッチセットが、第二スイッチと第三スイッチを有し、
前記第二スイッチの第一端子を第一格納ユニット内の第一スイッチの第二端子に接続し、前記第二スイッチの第二端子を第二格納ユニット内の第一スイッチの第二端子に接続し、
前記第三スイッチの第一端子を第二スイッチの第三端子に接続し、前記第三スイッチの第二端子がＮ番目の画素信号を出力する請求項９記載の画素サンプリング回路。
【請求項１１】
クロック信号が（Ｍ＋１）番目の期間にあるとき、第二スイッチの第一端子と第三端子がオンである請求項１０記載の画素サンプリング回路。
【請求項１２】
クロック信号が（Ｍ＋２）番目の期間にあるとき、第二スイッチの第二端子と第三端子がオンである請求項１０記載の画素サンプリング回路。
【請求項１３】
クロック信号が（Ｍ＋１）番目の期間と（Ｍ＋２）番目の期間にあるとき、第三スイッチがオンである請求項１０記載の画素サンプリング回路。
【請求項１４】
クロック信号が（Ｍ＋１）番目の期間と（Ｍ＋２）番目の期間にあるとき、第二制御スイッチセットが開回路状態にある請求項９記載の画素サンプリング回路。
【請求項１５】
クロック信号が（Ｍ＋２）番目にあるとき、第三格納ユニットと第四格納ユニットが、第一極性の（Ｎ＋１）番目の画素信号と、第二極性の（Ｎ＋１）番目の画素信号を各々格納する請求項９記載の画素サンプリング回路。
【請求項１６】
第三格納ユニットの第一スイッチと、第四格納ユニットの第一スイッチがオンである請求項１５記載の画素サンプリング回路。
【請求項１７】
クロック信号が（Ｍ＋３）番目の期間にあるとき、第二制御スイッチセットを第三格納ユニットに接続する請求項１６記載の画素サンプリング回路。
【請求項１８】
クロック信号が（Ｍ＋４）番目の期間にあるとき、第二制御スイッチセットを第四格納ユニットに接続する請求項１７記載の画素サンプリング回路。
【請求項１９】
第二制御スイッチセットが、第二スイッチと第三スイッチを有し、
前記第二スイッチの第一端子を第三格納ユニット内の第一スイッチの第二端子に接続し、前記第二スイッチの第二端子を第四格納ユニット内の第一スイッチの第二端子に接続し、
前記第三スイッチの第一端子を第二スイッチの第三端子に接続し、前記第三スイッチの第二端子が（Ｎ＋１）番目の画素信号を出力する請求項１８記載の画素サンプリング回路。
【請求項２０】
クロック信号が（Ｍ＋３）番目の期間にあるとき、第二スイッチの第一端子と第三端子がオンである請求項１９記載の画素サンプリング回路。
【請求項２１】
クロック信号が（Ｍ＋４）番目の期間にあるとき、第二スイッチの第二端子と第三端子がオンである請求項１９記載の画素サンプリング回路。
【請求項２２】
クロック信号が（Ｍ＋３）番目の期間と（Ｍ＋４）番目の期間にあるとき、第三スイッチがオンである請求項１９記載の画素サンプリング回路。
【請求項２３】
クロック信号が（Ｍ＋３）番目の期間と（Ｍ＋４）番目の期間にあるとき、第一制御スイッチセットが開回路状態にある請求項１８記載の画素サンプリング回路。
【請求項２４】
第一極性が正であり、第二極性が負である請求項１記載の画素サンプリング回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、画素サンプリング回路に関する。より詳細には、この発明はアクティブ・マトリクス表示装置用の画素サンプリング回路に関する。
【背景技術】
【０００２】
テレビジョン信号は、ほとんどインタレース方式を用いて表示されており、その方法ではＴＶ信号の各フレームに対して奇数フィールドと偶数フィールドを形成し、一つのフィールドの走査線は別のフィールドの走査線と咬み合っている。
【０００３】
図１は、インタレース型表示装置用のＴＶ信号の図である。ＮＴＳＣテレビジョン・システムを一例として用いる図１を参照すると、１フレームは５２５本の走査線を有するが、実際にはフライバックに用いた走査線を差し引いたものが映像データを有し、有効走査線は４８４本のみとなり、各々１、２、３、…４８２、４８３、４８４と示されている。さらに、１フレームは奇数フィールドと偶数フィールドからなり、奇数フィールドはそのフレームに対して１、３、５、…４８１、および４８３として示された走査線を有し、偶数フィールドはそのフレームに対して２、４、６、…４８２、および４８４として示された走査線を有する。
【０００４】
図２は、ＬＣＤを用いるインタレース型表示装置のＴＶ信号の動作を示す図である。実際は、ＬＣＤパネルの典型的な駆動方法は、ＬＣＤパネルの各走査線を順次有効にし、特定の走査線を有効にした際に、ＬＣＤパネルのデータ線を介して、対応するデータを入力する。データは、奇数フィールドまたは偶数フィールドの特定の有効走査線内に含まれるデータであってもよい。
【０００５】
図２を参照すると、ＸおよびＹは各々ＬＣＤパネルのデータ線および走査線を表している。Ｔは、テレビジョン信号の走査線データを表している。２４０本の走査線を備えたＬＣＤパネルを用いて、４８４本の走査線データを備えたフレームを表示する（つまり、その奇数フィールと偶数フィールドは、各々２４２本の走査線データを有する）場合、各フレームの奇数フィールドと偶数フィールドを交互に表示する。例えば、第一フレームの奇数フィールドをＬＣＤパネル上に表示し、それから第一フレームの偶数フィールドを表示する。その後、第二フレームの奇数フィールドを表示し、続いて第二フレームの偶数フィールドを表示する。その結果、全てのフレームの奇数フィールドと偶数フィールドが交互に表示される。
【０００６】
既存の技術では、対応する解像度を向上させるために、一般にＬＣＤパネルの走査線数を増大させる。例えば、２４０本の走査線を備えたＬＣＤパネルの走査線数は、４８０本の走査線まで増大させる。最も一般的に用いられる方法は、ラインペアの走査線数を増大させることである。例えば、もともと送信される送信奇数フィールドデータ線の参照番号は、順に｛１、３、５、７、９、１１、…｝である。ラインペア処理後は、それらは｛１、１、３、３、５、５、７、７、９、９、１１、１１、…｝となるように調整される。従って、それは、各データ線のデータが二度送信されることを意味する。同様に、偶数フィールドの走査線もラインペアで増大させ、ＬＣＤパネルの解像度を向上できる。
【０００７】
図３を参照すると、それはＬＣＤパネル内の既存の画素サンプリング回路の回路図であり、奇数フィールドの走査線データの送信方法を用いて説明される。前記回路では、奇数フィールドの走査線データは、制御スイッチ３０１〜３０７のオンオフによって順次連続的に送信される。例えば、データ線が第一走査線データを送信しようとする場合、スイッチ３０１をオンにして、第一走査線データをキャパシタＣ１内に格納する。それから、スイッチ３０３をオンにして、キャパシタＣ１内に格納した第一走査線データを送信する。しかし、スイッチ３０７は現時点では開回路状態にあるので、第二走査線データは送信できない。これに対して、次の走査線データを送信する場合、上記の同じ方法を用いて、スイッチ３０５と３０７の動作を制御する。
【０００８】
上記のように、ＬＣＤパネルの解像度を向上させるために、ラインペアを用いる方法を使用する場合、別の走査線データを格納するために、画素サンプリング回路内にさらに別のメモリを追加しなければならない。その上、奇数フィールドと偶数フィールドを交互に連続的に表示する過程で、同じデータ線に同じバイアスを印加する場合、単一方向の電界が液晶に常に印加される。その結果、液晶のツイスト特性が悪影響を受け、完全に不良となることになる。同時に、ＬＣＤパネルによって表示されるフレームが、フリッカを起こすこととなる。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
従って、この発明は、アクティブ・マトリクス表示装置用の画素サンプリング回路を提供することを対象とし、前記回路はＬＣＤパネルを列反転により駆動可能で、フレームの解像度を向上させ、余分なメモリまたは複雑なアルゴリズムの必要はない。
【課題を解決するための手段】
【００１０】
この発明は、アクティブ・マトリクス表示装置用の画素サンプリング回路を提供し、前記回路はデータ線が必要とする画素信号を提供するために用いられ、第一画素サンプリング・ユニットと第二画素サンプリング・ユニットを有する。前記第一画素サンプリング・ユニットは、第一極性を備えたＮ番目の画素信号と、第二極性を備えたＮ番目の画素信号を受け取り、クロック信号に基づいて、第一極性のＮ番目の画素信号と、第二極性のＮ番目の画素信号の一方を出力する。
【００１１】
さらに、第二画素サンプリング・ユニットは、第一極性を備えた（Ｎ＋１）番目の画素信号と、第二極性を備えた（Ｎ＋１）番目の画素信号を受け取り、クロック信号に基づいて、第一極性の（Ｎ＋１）番目の画素信号と、第二極性の（Ｎ＋１）番目の画素信号の一方を出力する。ここで、Ｎは正の整数であり、第一極性は第二極性と反対である。画素サンプリング回路は、クロック信号に基づいて、Ｎ番目の画素信号と（Ｎ＋１）番目の画素信号の一方を順次受け取って送信する。
【００１２】
この発明の典型的な実施例によると、第一画素サンプリング・ユニットは、第一格納ユニット、第二格納ユニット、および第一制御スイッチセットを有する。前記第一格納ユニットは、第一極性のＮ番目の画素信号を受け取って格納する。前記第二格納ユニットは、第二極性のＮ番目の画素信号を受け取って格納する。第一制御スイッチセットは第一格納ユニットと第二格納ユニットに接続し、第一極性のＮ番目の画素信号と、第二極性のＮ番目の画素信号の一方の出力を制御する。
【００１３】
この発明の典型的な実施例によると、第二画素サンプリング・ユニットは、第三格納ユニット、第四格納ユニット、および第二制御スイッチセットを有する。前記第三格納ユニットは、第一極性の（Ｎ＋１）番目の画素信号を受け取って格納する。第四格納ユニットは、第二極性の（Ｎ＋１）番目の画素信号を受け取って格納する。第二制御スイッチセットは第三格納ユニットと第四格納ユニットに接続し、第一極性の（Ｎ＋１）番目の画素信号と、第二極性の（Ｎ＋１）番目の画素信号の一方の出力を制御する。
【００１４】
この発明の典型的な実施例によると、格納ユニットは各々第一スイッチと格納素子を有する。前記第一スイッチの第一端子は画素信号を受け取り、格納素子の第一端子は第一スイッチの第二端子に接続し、格納素子の第二端子は接地する。前記格納素子は、キャパシタである。
【００１５】
この発明の典型的な実施例によると、クロック信号がＭ番目の期間にあるとき、第一格納ユニットと第二格納ユニットは各々、第一極性のＮ番目の画素信号と、第二極性のＮ番目の画素信号を格納する。前記第一格納ユニットと第二格納ユニットの両方の第一スイッチはオンであり、Ｍは正の整数である。
【００１６】
この発明の典型的な実施例によると、クロック信号が（Ｍ＋１）番目の期間にあるとき、第一制御スイッチセットは第一格納ユニットに接続し、クロック信号が（Ｍ＋２）番目の期間にあるとき、第一制御スイッチセットは第二格納ユニットに接続する。
【００１７】
この発明の典型的な実施例によると、第一制御スイッチセットは、第二スイッチと第三スイッチを有する。第二スイッチの第一端子は第一格納ユニット内の第一スイッチの第二端子に接続し、第二スイッチの第二端子は第二格納ユニット内の第一スイッチの第二端子に接続する。第三スイッチの第一端子は第二スイッチの第三端子に接続し、第三スイッチの第二端子はＮ番目の画素信号を出力する。
【００１８】
ここで、クロック信号が（Ｍ＋１）番目の期間にあるとき、第二スイッチの第一端子と第三端子はオンであり、クロック信号が（Ｍ＋２）番目の期間にあるとき、第二スイッチの第二端子と第三端子がオンであり、クロック信号が（Ｍ＋１）番目の期間と（Ｍ＋２）番目の期間にあるとき、第三スイッチはオンで、第二制御スイッチセットは開回路状態にある。
【００１９】
この発明の典型的な実施例によると、クロック信号が（Ｍ＋２）番目にあるとき、第三格納ユニットと第四格納ユニットは、第一極性の（Ｎ＋１）番目の画素信号と、第二極性の（Ｎ＋１）番目の画素信号を各々格納する。第三格納ユニットと第四格納ユニットの第一スイッチは、両方ともオンである。クロック信号が（Ｍ＋３）番目の期間にあるとき、第二制御スイッチセットは第三格納ユニットに接続し、クロック信号が（Ｍ＋４）番目の期間にあり、第二制御スイッチセットは第四格納ユニットに接続する。
【００２０】
この発明の典型的な実施例によると、第二制御スイッチセットは第二スイッチと第三スイッチを有する。前記第二スイッチの第一端子は第三格納ユニット内の第一スイッチの第二端子に接続し、第二スイッチの第二端子は第四格納ユニット内の第一スイッチの第二端子に接続する。第三スイッチの第一端子は第二スイッチの第三端子に接続し、第三スイッチの第二端子は（Ｎ＋１）番目の画素信号を出力する。
【００２１】
クロック信号が（Ｍ＋３）番目の期間にあるとき、第四スイッチの第一端子と第三端子はオンである。クロック信号が（Ｍ＋４）番目の期間にあるとき、第四スイッチの第二端子と第三端子はオンである。クロック信号が（Ｍ＋３）番目の期間と（Ｍ＋４）番目の期間にあるとき、第五スイッチはオンであり、第一制御スイッチセットは開回路状態にある。
【発明の効果】
【００２２】
この発明では、フレームの走査線データをＬＣＤパネルに送信するためにラインペア法を用い、ＬＣＤパネルは列反転により駆動できるので、余分なメモリまたは複雑なアルゴリズムを必要とせず、表示されるフレームの解像度を向上できる。
【００２３】
この発明の上記のおよび他の目的、特徴および利点を理解できるようにするために、図面と共に好ましい実施例を以降で詳しく説明する。
【００２４】
当然のことながら、以上の一般的な説明および以降の詳細な説明は例示的なものであり、請求されるとおりの発明をさらに説明することを意図するものである。
【発明を実施するための最良の形態】
【００２５】
図４を参照すると、この発明の典型的な実施例によるアクティブ・マトリクス表示装置用の画素サンプリング回路を示す回路図が示されている。図４に示したように、前記画素サンプリング回路は、第一サンプリング・ユニット４４１と第二画素サンプリング・ユニット４４３を有する。ここで、第一画素サンプリング・ユニット４４１は、第一格納ユニット４６１、第二格納ユニット４６２、および第一制御スイッチセット４５１を有する。そして、第二画素サンプリング・ユニット４４３は、第三格納ユニット４６３、第四格納ユニット４６４、および第二制御スイッチセット４５２を有する。
【００２６】
さらに、前記格納ユニットは各々、スイッチと格納素子を有する。例えば、第一画素サンプリング・ユニット４４１では、第一格納ユニット４６１は第一スイッチ４０１と第一格納素子４２１を有し、第二格納ユニット４６２は第二スイッチ４０２と第二格納素子４２２を有する。そして、第二画素サンプリング・ユニット４４３に含まれる素子は、第一画素サンプリング・ユニット４４１に含まれるものと同様であり、ここで再び詳しくは説明しない。
【００２７】
その上、各制御スイッチセットはさらに、二つの制御スイッチを有する。ここで、第一制御スイッチセット４５１では、第三スイッチ４０３の第一端子は第一スイッチ４０１の第二端子に接続し、第三スイッチ４０３の第二端子は第二スイッチ４０２の第二端子に接続し、第四スイッチ４０４の第一端子は第三スイッチ４０３の第三端子に接続し、第四スイッチ４０４の第二端子は画素サンプリング回路の出力端子４３５に接続し、格納ユニット内に格納された画素信号を出力する。
【００２８】
第二制御スイッチセット４５２では、第七スイッチ４０７の第一端子は第五スイッチ４０５の第二端子に接続し、第七スイッチ４０７の第二端子は第六スイッチ４０６の第二端子に接続し、第八スイッチ４０８の第一端子は第七スイッチ４０７の第三端子に接続し、第八スイッチ４０８の第二端子は画素サンプリング回路の出力端子４３５に接続し、格納ユニット内に格納された前記画素信号を出力する。
【００２９】
この実施例では、第一画素サンプリング・ユニット４４１の第一格納ユニット４６１において、第一スイッチ４０１の第一端子４３１は第一極性のＮ番目の画素信号を受け取り、第二スイッチ４０２の第一端子４３２は第二極性のＮ番目の画素信号を受け取る。第一格納素子４２１の第一端子は第一スイッチ４０１の第二端子に接続し、第二格納素子４２２の第一端子は第二スイッチ４０２の第二端子に接続し、格納素子の各々の第二端子は接地する。
【００３０】
その上、この実施例の第二画素サンプリング・ユニット４４３では、素子の間に接続は第一画素サンプリング・ユニット４４１とのものと同様であるので、再び詳しくは説明しない。ここでの違いは、第五スイッチ４０５の第一端子４３３が第一極性の（Ｎ＋１）番目の画素信号を受け取り、第六スイッチ４０６の第一端子４３４が第二極性の（Ｎ＋１）番目の画素信号を受け取るということである。
【００３１】
ここで、この実施例では、格納素子４２１〜４２４は格納機能を提供する。例えば、第一スイッチ４０１がオンのとき、第一格納素子４２１は第一極性の画素信号を格納できる。そして、この実施例では格納ユニットはキャパシタと置き換えられ、格納機能を提供可能な任意の素子がこの発明において許容できる。
【００３２】
この発明では、第一極性は第二極性とは反対である。例えば、第一極性が正で第二極性が負であるか、または第一極性が負で第二極性が正である。奇数フィールドと偶数フィールドを交互に連続的に表示する際、データ線に印加されるバイアスは同じであるが、第一極性は第二極性とは反対であるので、表示パネルは反転駆動され、異なるフレームを連続的に表示する際、液晶に同じ方向の電圧を印加する問題をさけることができる。
【００３３】
図５を参照すると、この発明の典型的な実施例による画素サンプリング回路内の各スイッチのデューティ期間の図が示されている。簡略化するために、図でスイッチがハイレベルで示されているとき、それはスイッチがオンであることを表し、スイッチがローレベルで示されているとき、それは開回路状態にあることを表す。図４の実施例は、次のように説明される。
【００３４】
クロック信号が期間１にあるとき、第一スイッチ４０１と第二スイッチ４０２はオンであるので、第一格納素子４２１は正の極性のＮ番目の画素信号の受け取りと記録を開始し、一方、第二格納素子４２２は負の極性のＮ番目の画素信号の受け取りと記録を開始する。
【００３５】
クロック信号が期間２と期間３にあるとき、第四スイッチ４０４はオンであり、第八スイッチ４０８は両方ともオフである。クロック信号が期間３にあるとき、第三スイッチ４０３の第一端子は第三端子に接続し、期間４では第三スイッチ４０３の第二端子は第三端子に接続する。従って、正の極性のＮ番目の画素信号のみが期間２で送信され、負の極性のＮ番目の画素信号は期間３で送信される。
【００３６】
その上、クロック信号が期間３にあるとき、第五スイッチ４０５と第六スイッチ４０６はオンであり、第三格納素子４２３は正の極性の（Ｎ＋１）番目の画素信号の受け取りと記録を開始し、一方、第四格納素子４２４は負の極性の（Ｎ＋１）番目の画素信号の受け取りと記録を開始する。
【００３７】
クロック信号が期間２と期間３にあるとき、第四スイッチ４０４はオンであり、クロック信号が期間４と期間５にあるとき、第八スイッチ４０８はオンであり、第四スイッチ４０４はオフである。クロック信号が期間４にあるとき、第七スイッチ４０７の第一端子は第三端子に接続し、期間５では第七スイッチ４０７の第二端子が第三端子に接続する。従って、正の極性の（Ｎ＋１）番目の画素信号のみが期間４で送信され、負の極性の（Ｎ＋１）番目の画素信号のみが期間５で送信される。
【００３８】
以上の説明に従って、第四スイッチ４０４と第八スイッチ４０８がオンになる前の期間で、格納素子４２１〜４２４は内部に格納したデータを更新し、それから次の二つのクロック信号期間中に、異なる極性の二つの画素信号を各々送信し、その結果、画素信号のデータを格納するための余分なメモリが不要になる。
【００３９】
典型的なアクティブ・マトリクス表示装置は、既存の技術で説明したように、奇数フィールドのデータ線信号と、偶数フィールドのデータ線信号を受け取る。上記の実施例では、画素サンプリング回路は各表示フィールドのデータ線のサンプリング回路であってもよい。この発明で開示した画素サンプリング回路を用いることで、奇数フィールドと偶数フィールドのフレームを表示パネル内で交互に表示できる。
【００４０】
その上、走査線のデータ数が表示装置の表示可能な走査線数より大きい場合、例えば、２４０本の走査線を備えたアクティブ・マトリクス表示装置が２４２本の走査線データを備えた奇数フィールド（または偶数フィールド）を表示しようとする場合、２本の走査線は破棄しなければならない。一般的に言えば、２本の走査線を削除する方法は最初と最後の走査線を破棄するか、または他の削除方法を用いるが、その結果についてはフレーム全体にはほとんど影響を与えない。
【産業上の利用可能性】
【００４１】
要約すると、この発明では、ラインペア方法を用いてフレームの走査線データをＬＣＤパネルに送信し、ＬＣＤパネルは列反転により駆動できるので、余分なメモリまたは複雑なアルゴリズムが不要になり、表示されるフレームの解像度を向上できる。
【００４２】
当業者には明らかなように、発明の範囲または精神から逸脱することなく、この発明の構造に様々な修正および変形を行うことができる。上記の観点から、添付の請求項およびそれらと等価なものの範囲内にある限り、この発明はその修正および変形態様を対象とするものとする。
【図面の簡単な説明】
【００４３】
添付の図面は、発明をさらに理解するために含められ、この明細書に組み込まれ、その一部を構成する。図面は発明の実施例を示し、説明と共に発明の原理を理解するために役立つ。
【図１】インタレース型表示装置用のＴＶ信号の図である。
【図２】ＬＣＤを用いるインタレース型表示装置のＴＶ信号の動作を示す図である。
【図３】ＬＣＤパネル内の既存の画素サンプリング回路の回路図である。
【図４】この発明の典型的な実施例によるアクティブ・マトリクス表示装置用の画素サンプリング回路を示す回路図である。
【図５】この発明の典型的な実施例による画素サンプリング回路内の各スイッチのデューティ期間を示す図である。
【符号の説明】
【００４４】
３０１-３０７ 制御スイッチ
４０１ 第一スイッチ
４０２ 第二スイッチ
４０３ 第三スイッチ
４０４ 第四スイッチ
４０５ 第五スイッチ
４０６ 第六スイッチ
４０７ 第七スイッチ
４０８ 第八スイッチ
４２１-４２４ 格納素子
４３１-４３４ 第一端子
４３５ 出力端子
４４１ 第一画素サンプリング・ユニット
４４３ 第二画素サンプリング・ユニット
４５１ 第一制御スイッチセット
４５２ 第二制御スイッチセット
４６１ 第一格納ユニット
４６２ 第二格納ユニット
４６３ 第三格納ユニット
４６４ 第四格納ユニット
Ｃ１   キャパシタ
【図１】
2007086712.tif 000003
【図２】
2007086712.tif 000004
【図３】
2007086712.tif 000005
【図４】
2007086712.tif 000006
【図５】
2007086712.tif 000007