【事件の表示】
　特願２０１１−５１４６６６「高抵抗率を有する低コストの基板の特性および製造方法」拒絶査定不服審判事件〔平成２２年　１月　７日国際公開，ＷＯ２０１０／００２５１５，平成２３年　９月　１日国内公表，特表２０１１−５２４６５０〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
第１　手続の経緯
　本願は，２００９年５月２１日（パリ条約による優先権主張２００８年６月３０日，フランス共和国，２００８年９月３日，アメリカ合衆国）を国際出願日とする出願であって，平成２５年２月２７日付けで拒絶の理由が通知され，同年６月５日に意見書と手続補正書が提出され，同年６月２８日付けで拒絶査定がされたものである。
　その後，同年１１月５日に拒絶査定不服審判が請求されるとともに手続補正書が提出され，平成２６年１月１４日付けで審尋を行い，前記審尋に対して回答がなかったので，同年５月７日及び８日に電話応対を行った。
　
第２　補正の却下の決定
　
［補正の却下の決定の結論］
　平成２５年１１月５日に提出された手続補正書による補正を却下する。
　
［理　由］
１　補正の内容
　平成２５年１１月５日に提出された手続補正書による補正（以下「本件補正」という。）は，補正前の特許請求の範囲の請求項１−１９を補正して，補正後の請求項１−１９にするものであり，そのうち補正前後の請求項１及び請求項９は各々次のとおりである。
　
＜補正前＞
「【請求項１】
　中に組み込まれるデバイスのための，高抵抗（ＨＲ）特性を有する基板を製造する方法であって，
　第１の抵抗を有する基底材を提供するステップと，
　前記基底材の上にＨＲ半導体層を提供するステップであって，前記ＨＲ半導体層は２０ｎｍと５０００ｎｍの間の厚さと，前記基底材の前記第１の抵抗より大きい抵抗とを有する，ステップと，
　前記ＨＲ半導体層の上またはドナー基板の表面に１０ｎｍと２００ｎｍの間の厚さを有する絶縁層を提供するステップと，
　前記ドナー基板を用いて前記基板を組み立てるステップと，
　前記ドナー基板の部分の厚さを減少させるステップと
　を含み，前記基底材は，１または複数の，クオーツ，単結晶シリコン，多結晶シリコン，多結晶シリコンカーバイド，多結晶アルミニウムナイトライド，または再生シリコンウエハを含むことを特徴とする方法。」
　
「【請求項９】
　中に組み込まれるデバイスのための，高抵抗（ＨＲ）特性を有する基板であって，
　第１の抵抗を有する基底材と，
　前記基底材の上に配置されたＨＲ半導体層であって，前記基底材の前記第１の抵抗より大きい抵抗とを有する，ＨＲ半導体層と，
　前記ＨＲ半導体層の上に配置された絶縁層と，
　前記絶縁層の上に配置され，デバイスの組み込みに適している最上部の半導体層と
　を含み，前記基底材は，１または複数の，クオーツ，単結晶シリコン，多結晶シリコン，多結晶シリコンカーバイド，多結晶アルミニウムナイトライド，または再生シリコンウエハを含むことを特徴とする基板。」
　
＜補正後＞
「【請求項１】
　中に組み込まれるデバイスのための，高抵抗（ＨＲ）特性を有する基板を製造する方法であって，
　第１の抵抗を有する基底材を提供するステップと，
　前記基底材の上にＨＲ半導体層を提供するステップであって，前記ＨＲ半導体層は２０ｎｍと５０００ｎｍの間の厚さと，前記基底材の前記第１の抵抗より大きい抵抗とを有する，ステップと，
　前記ＨＲ半導体層の上またはドナー基板の表面に１０ｎｍと２００ｎｍの間の厚さを有する絶縁層を提供するステップと，
　前記ドナー基板を用いて前記基板を組み立てるステップと，
　前記ドナー基板の部分の厚さを減少させるステップと
　を含み，前記基底材は，１または複数の，クオーツ，多結晶シリコン，多結晶シリコンカーバイド，多結晶アルミニウムナイトライド，または再生シリコンウエハを含むことを特徴とする方法。」
　
「【請求項９】
　中に組み込まれるデバイスのための，高抵抗（ＨＲ）特性を有する基板であって，
　第１の抵抗を有する基底材と，
　前記基底材の上に配置されたＨＲ半導体層であって，前記基底材の前記第１の抵抗より大きい抵抗とを有する，ＨＲ半導体層と，
　前記ＨＲ半導体層の上に配置された絶縁層と，
　前記絶縁層の上に配置され，デバイスの組み込みに適している最上部の半導体層と
　を含み，前記基底材は，１または複数の，クオーツ，多結晶シリコン，多結晶シリコンカーバイド，多結晶アルミニウムナイトライド，または再生シリコンウエハを含むことを特徴とする基板。」
　
２　補正事項の整理
　本件補正の補正事項を整理すると次のとおりである。
　
（１）補正事項１
　補正前の請求項１及び請求項９の「前記基底材は，１または複数の，クオーツ，単結晶シリコン，多結晶シリコン，多結晶シリコンカーバイド，多結晶アルミニウムナイトライド，または再生シリコンウエハを含む」を補正して，補正後の請求項１及び請求項９の「前記基底材は，１または複数の，クオーツ，多結晶シリコン，多結晶シリコンカーバイド，多結晶アルミニウムナイトライド，または再生シリコンウエハを含む」にすること。
　
３　新規事項追加の有無，及び，補正の目的の適否についての検討
（１）補正事項１について
　補正事項１により補正された部分は，本願の願書に最初に添付した明細書，特許請求の範囲又は図面（以下「当初明細書等」という。また，本願の願書に最初に添付した明細書を「当初明細書」という。）に記載されているものと認められるから，補正事項１は，当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入するものではない。
　したがって，補正事項１は，当初明細書等に記載された事項の範囲内においてなされたものであるから，特許法第１７条の２第３項に規定する要件を満たす。
　また，補正事項１が，特許法第１７条の２第４項に規定する要件を満たすことは明らかである。
　さらに，補正事項１は，特許法第１７条の２第５項第２号に掲げる，特許請求の範囲の減縮を目的とするものに該当する。
　したがって，補正事項１は，特許法第１７条の２第５項に規定する要件を満たす。
　
（２）新規事項追加の有無，及び，補正の目的の適否についてのまとめ
　以上検討したとおりであるから，本件補正は，特許法第１７条の２第３項−第５項に規定する要件を満たすものである。
　そして，本件補正は，特許法第１７条の２第５項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから，本件補正による補正後の特許請求の範囲に記載されている事項により特定される発明が，特許出願の際独立して特許を受けることができるものであるか否か，すなわち，本件補正がいわゆる独立特許要件を満たすものであるか否かについて，以下において更に検討する。
　
４　独立特許要件についての検討
（１）補正後の発明
　本件補正による補正後の請求項９に係る発明（以下「本願補正発明９」という。）は，本件補正により補正された明細書，特許請求の範囲及び図面の記載からみて，その特許請求の範囲の請求項９に記載されている事項により特定されるとおりのものである。
　以下，再掲する。
　
「【請求項９】
　中に組み込まれるデバイスのための，高抵抗（ＨＲ）特性を有する基板であって，
　第１の抵抗を有する基底材と，
　前記基底材の上に配置されたＨＲ半導体層であって，前記基底材の前記第１の抵抗より大きい抵抗とを有する，ＨＲ半導体層と，
　前記ＨＲ半導体層の上に配置された絶縁層と，
　前記絶縁層の上に配置され，デバイスの組み込みに適している最上部の半導体層と
　を含み，前記基底材は，１または複数の，クオーツ，多結晶シリコン，多結晶シリコンカーバイド，多結晶アルミニウムナイトライド，または再生シリコンウエハを含むことを特徴とする基板。」
　
（２）引用例とその記載事項，及び，引用発明
　原査定の拒絶の理由に引用され，本願の優先権の主張の日前に日本国内において頒布された刊行物である下記の引用例１には，次の事項が記載されている。（なお，下線は，当合議体において付したものである。以下同じ。）
　
ア　引用例１：特開平１０−３３５６１５号公報
（１ａ）「【請求項１】ハンドル基板と，ハンドルウエハ上の半絶縁層と，絶縁層と，絶縁層上の単結晶シリコンから成るデバイス層であって，半絶縁層が所定の厚さを有することを特徴とする，高周波数における損失およびクロストークを減少させるために半絶縁層によってボンディングされたウエハにより構成される半導体デバイス。」
　
（１ｂ）「【０００１】
【産業上の利用分野】本発明は半導体デバイスに関し，特に半絶縁ウエハに関する。
【０００２】
【従来の技術】マイクロ波周波数において作動する集積回路は，単結晶ガリウム砒素を含んで成るか，あるいはハイブリッド回路技法を利用する基板上に実装されている。従来のシリコンテクノロジーをもってマイクロ波周波数集積回路を実装しようという試みは，ギガヘルツ周波数におけるシリコン基板中で生ずる高い損失に起因して限定されて来た。ガリウム砒素およびハイブリッド回路テクノロジーは，マイクロ波周波数において作動する集積回路を製造するには有効であるが，それでも数種類の欠点を有している。これら両テクノロジーは高価であり，また一般に，プレーナシリコン集積回路におけるコストおよびデバイス密度と比較して低デバイス密度の回路を生ずるものである。高度抵抗性フロート・ゾーン法（highly resistive float zone method）基板が今やこのマルチ−ギガヘルツ領域に応用されているが，これらのタイプの基板は非常に高価であり，またウエハ直径が１００ｍｍに制限される。二酸化珪素は優れた絶縁体であるが，比較的低い熱伝導率を有している。
【０００３】
【課題を解決するための手段】
本発明は半導体デバイス，特に半絶縁ウエハに関し，そして下記のような望ましい全ての特性を可能とする基板構造を構成するもの
デバイス下方の半絶縁層の使用による低ＲＦ損失特性
【０００４】
本発明は
半絶縁層によるボンデッド・ウエハおよび導電性基礎構造であって，マルチ−ギガヘルツ周波数を含む高周波における基板損失ならびにクロストークを減少させる
【０００５】この半絶縁層を基礎導電層と組み合わせれば，回路エレメント間の減少した基板損失および減少したクロストークの両者をもたらす。本発明の一実施態様において，半絶縁層はデバイス層中のデバイス幅ほど厚く，あるいはデバイス層のデバイス幅より薄い。その上，この半絶縁層は実用的である程度に抵抗性のあるものとし，また基板は実用的である程度に導電性であるものとする。半絶縁層および基板間のバリヤー層が必要かも知れない。このバリヤー層はエピタキシャル非ドープシリコン，または金属，あるいはケイ化物から成る単層であり，またこれらの物質から成る多層であって，更に得られた構造体のＲＦ性能を高めるものであっても良い。このバリヤー層は，ハンドル基板中のドーパントがシリコンの半絶縁層内に拡散するのを阻止し，従ってその半絶縁特性を保持する。」
　
（１ｃ）「【０００６】
本発明は
高周波における損失およびクロストークを減少させるためのボンデッドウエハ
半絶縁層によって構成される半導体デバイスを包含し
このデバイスはハンドル基板，ハンドルウエハを覆う半絶縁層，絶縁層，およびその絶縁層を覆う単結晶シリコンのデバイス層を含んで成り
【０００７】
本発明を具体例により添付図面を参照しながら説明する
好ましくは単結晶シリコンから成るハンドル基板１６
ハンドルウエハ１６上に堆積されているのは半絶縁物質から成る層１４
半絶縁層１４は，デバイス層２０上に堆積されている絶縁層１８にボンディングされている
絶縁層１８は典型的に酸化物である
デバイス層２０は，ダイオードおよびトランジスタであって，回路に集積されるものを初めとして複数個の半導体デバイスを含んでいる
【０００８】図１は
厚さ約６００ミクロンで，抵抗率１０−２０Ω−ｃｍを有するハンドルウエハ１６
ポリシリコンの半絶縁層１４は厚さ約５０ミクロンである
アイソレーション酸化物層１８は厚さ約２ミクロン
デバイスシリコン層２０は厚さ約１０ミクロンである
【０００９】
多(multiple)ギガヘルツの高周波数の作用において，ボンデッドウエハ１０は，どんな標準のシリコンデバイスまたは標準のボンデッドウエハが体験するであろうよりも実質的に少ない損失を体験する
半絶縁層１４は二酸化珪素よりも一層熱的に導電性である。基板層１６はデバイス２２，２４間のクロストークを減少させるのに十分なほど導電性である
　
イ　引用発明
　引用例１の上記摘記（１ａ）−（１ｃ）の記載から，引用例１には，以下に示す発明（以下「引用発明」という。）が開示されていると認められる。
　
「厚さ約６００ミクロンで，抵抗率１０−２０Ω−ｃｍを有する，好ましくは単結晶シリコンから成るハンドル基板（ハンドルウエハ）と，
　前記ハンドル基板上に堆積されている，厚さ約５０ミクロンである，ポリシリコンの半絶縁層と，
　前記半絶縁層にボンディングされている，典型的に酸化物である，厚さ約２ミクロンの絶縁層と，
　前記絶縁層を，その上に堆積させる，厚さ約１０ミクロンである，ダイオードおよびトランジスタであって，回路に集積されるものを初めとして複数個の半導体デバイスを含んでいる，デバイス層と，
　を，含むボンデッドウエハであって，
　前記半絶縁層が二酸化珪素よりも一層熱的に導電性であり，前記ハンドル基板がデバイス間のクロストークを減少させるのに十分なほど導電性であることにより，多(multiple)ギガヘルツの高周波数の作用において，どんな標準のシリコンデバイスまたは標準のボンデッドウエハが体験するであろうよりも実質的に少ない損失を体験する，ボンデッドウエハ。」
　
（３）本願補正発明９の進歩性についての検討
ア　本願補正発明９と引用発明との対比
（ア）引用発明の「ボンデッドウエハ」は，当該「ボンデッドウエハ」を構成する「デバイス層」に含まれる「ダイオードおよびトランジスタであって，回路に集積されるものを初めとして複数個の半導体デバイス」のための「基板」であると理解できる。
　また，引用発明の「ボンデッドウエハ」は，「半絶縁層」を構成要素として含むから，「高抵抗（ＨＲ）特性を有する」といえる。
　したがって，引用発明の「ボンデッドウエハ」は，本願補正発明９の「中に組み込まれるデバイスのための，高抵抗（ＨＲ）特性を有する基板」に相当する。
　
（イ）引用発明の「厚さ約６００ミクロンで，抵抗率１０−２０Ω−ｃｍを有する，好ましくは単結晶シリコンから成るハンドル基板（ハンドルウエハ）」は，本願補正発明９の「第１の抵抗を有する基底材」に相当する。
　
（ウ）引用発明の「ポリシリコンの半絶縁層」は，半絶縁性であると理解できるから，「デバイス間のクロストークを減少させるのに十分なほど導電性である」「抵抗率１０−２０Ω−ｃｍを有する」「ハンドル基板」の抵抗より大きい抵抗を有することは明らかである。
　したがって，引用発明の「ポリシリコンの半絶縁層」は，本願補正発明９の「ＨＲ半導体層」に相当する。
　
（エ）引用発明の「絶縁層」及び「前記絶縁層を，その上に堆積させる，厚さ約１０ミクロンである，ダイオードおよびトランジスタであって，回路に集積されるものを初めとして複数個の半導体デバイスを含んでいる，デバイス層」は，本願補正発明９の「絶縁層」及び「絶縁層の上に配置され，デバイスの組み込みに適している最上部の半導体層」に相当する。
　
（オ）したがって，上記（ア）−（エ）の対応関係から，本願補正発明９と引用発明との一致点及び相違点は，次のとおりである。
　
＜一致点＞
「中に組み込まれるデバイスのための，高抵抗（ＨＲ）特性を有する基板であって，
　第１の抵抗を有する基底材と，
　前記基底材の上に配置されたＨＲ半導体層であって，前記基底材の前記第１の抵抗より大きい抵抗とを有する，ＨＲ半導体層と，
　前記ＨＲ半導体層の上に配置された絶縁層と，
　前記絶縁層の上に配置され，デバイスの組み込みに適している最上部の半導体層と
　を含む，基板。」
　
＜相違点＞
・相違点１：本願補正発明９では，基底材が，「１または複数の，クオーツ，多結晶シリコン，多結晶シリコンカーバイド，多結晶アルミニウムナイトライド，または再生シリコンウエハを含む」のに対して，引用発明では，そのような特定がされていない点。
　
イ　本願補正発明９と引用発明との相違点についての判断
・相違点１について
（ア）引用例１の上記摘記（１ｃ）の「このボンデッドウエハ１０は，好ましくは単結晶シリコンから成るハンドル基板１６を有している。」との記載から，引用発明の「ハンドル基板」としては，「単結晶シリコン」が好ましいものの，「単結晶シリコン」以外の材料を排除するものではないことが理解できる。
　また，引用例１の上記摘記（１ａ）の「【請求項１】ハンドル基板と，ハンドルウエハ上の半絶縁層と，絶縁層と，絶縁層上の単結晶シリコンから成るデバイス層であって，半絶縁層が所定の厚さを有することを特徴とする，高周波数における損失およびクロストークを減少させるために半絶縁層によってボンディングされたウエハにより構成される半導体デバイス。」との記載からも，ハンドル基板の材料については特段の限定が付されていないことは明らかであるから，引用例１の特許請求の範囲に記載された発明の具体例である引用発明において，ハンドル基板の材料として，好ましいと例示された「単結晶シリコン」以外の材料を用いることは当業者が適宜なし得たことといえる。
　
（イ）一方，引用発明の「ボンデッドウエハ」は，貼り合わせ基板ともいわれる基板であり，このような貼り合わせ基板の基底材として，「単結晶シリコン」以外の，クオーツ，多結晶シリコン，多結晶シリコンカーバイド，多結晶アルミニウムナイトライド，または再生シリコンウエハから選ばれる１または複数の材料を含むものを用いることは，下記の周知例１−５の記載からも明らかなように，本願の優先権主張の日前において周知である。
　
（ウ）してみれば，引用発明において，基底材を，「１または複数の，クオーツ，多結晶シリコン，多結晶シリコンカーバイド，多結晶アルミニウムナイトライド，または再生シリコンウエハを含む」ものとすること，すなわち，上記相違点１について本願補正発明９の構成となすことは，当業者にとって容易である。また，このような構成を採用したことによる効果は当業者が予測する範囲内のものである。
　
（エ）なお，審判請求人は，審判請求書において，「ここで，基底材の材料を「１または複数の，クオーツ，多結晶シリコン，多結晶シリコンカーバイド，多結晶アルミニウムナイトライド，または再生シリコンウエハ」とした場合，従来技術において知られているものとは対照的に，標準的な抵抗を有するものである。しかし，標準的な抵抗を有する基底材は，従来の基底材よりもコストがかからないという利点があり（段落００１６参照），また，基底材が標準的な抵抗を有していたとしても，基底材基板の上に高抵抗半導体層を設け，高抵抗層の上に絶縁層を設け，絶縁層の上に最上層を設けることにより，最終的に高抵抗特性を有する基板を提供することができる（段落０００７，０００８参照）。 
　そのため，本願発明は，上述したように，低コストのＨＲ基盤を提供することを可能にすることができる。」と，本願補正発明の効果を主張する。
　しかしながら，本願の明細書及び図面には，単結晶シリコンからなるウエハと，本願補正発明９の「１または複数の，クオーツ，多結晶シリコン，多結晶シリコンカーバイド，多結晶アルミニウムナイトライド，または再生シリコンウエハを含む」「基底材」との，単価の違いは明記されておらず，また，「１または複数の，クオーツ，多結晶シリコン，多結晶シリコンカーバイド，多結晶アルミニウムナイトライド，または再生シリコンウエハを含む」「基底材」が，単結晶シリコンからなるウエハと比べて，一概にコストが安いとも認められないから，審判請求人が主張する前記「本願発明は，上述したように，低コストのＨＲ基盤を提供することを可能にすることができる。」との効果を，本願補正発明９の進歩性を判断する際に汲むべき効果としては認めることができない。
　
・周知例１：特開平１０−２０００８０号公報
（周１ａ）「【請求項１】
シリコン基板
貼り合わせる
　
（周１ｂ）「【発明の実施の形態】
［実施態様例１］図１は，本発明の実施態様例１の工程を示す模式断面図である。
【００６１】まず，
第１のＳｉ単結晶基板１１を用意
Ｓｉ単結晶基板１１は，出来上がるＳＯＩ基体の特性は，非多孔質層１２で決められるため
一般の再生ウエハ等を用いて構わない
　
・周知例２：特開２０００−３６５８３号公報
（周２ａ）「【０１０１】（
貼り合わせ
第２の基板１５としては
単結晶シリコン
多結晶シリコン
石英
　
・周知例３：特開２０００−１０６４２４号公報
（周３ａ）「【００３０】次に，
支持基板１０７として
石英
半導体基板
単結晶も多結晶も含む
貼り合わせ
　
・周知例４：特開２００６−１７３５７７号公報
（周４ａ）「【請求項４】
　前記
支持ウェハ（２０）が
多結晶バルクＳｉＣ
多結晶バルクＡｌＮ
　
・周知例５：国際公開第２００６／１３８４２２号
（周５ａ）「What Is Claimed Is;
  1. A semiconductor device, comprising: a substrate, the substrate having a polished surface; a planarization layer formed over the polished surface of the substrate; and a single crystalline layer bonded to the planarization layer.
  2. The semiconductor device of claim 1, wherein the polished surface has a root-mean-square surface roughness of 10 nm or less.
  3. The semiconductor device of claim 1, wherein at least one trench is formed in at least one of the planarization layer or the single crystalline layer.
  4. The semiconductor device of claim 3, wherein the trenches have a pitch up to 2000 μm apart.
  5. The semiconductor device of claim 3 , wherein the trenches have a pitch of about 1500-1700 μm.
  6. The semiconductor device of claim 1, wherein the substrate comprises an amorphous, a single crystalline or
 a polycrystalline material
  
SiC
AlN
  7. The semiconductor device of claim 1, wherein the substrate comprises polycrystalline SiC.
  8. The semiconductor device of claim 1, wherein the planarization layer comprises Si.
  9. The semiconductor device of claim 1, wherein the single crystalline layer comprises Si.
  10. The semiconductor device of claim 1, which further comprises an epitaxial layer over the single crystalline layer.
  11. A method for manufacturing a semiconductor device, comprising : providing a substrate; polishing a surface of the substrate; forming a planarization layer over the surface of the substrate; and 
bonding
【請求項１】
  研磨された表面を有する基板；
  前記基板の研磨された表面上に形成された平坦化層；
  前記平坦化層に結合した単結晶層
を含む半導体装置。
【請求項２】
  前記研磨された表面が，１０ｎｍ以下の２乗平均表面粗さ値を有する請求項１の半導体装置。
【請求項３】
  少なくとも１つのトレンチが，少なくとも１つの平坦化層又は単結晶層に形成される請求項１の半導体装置。
【請求項４】
  前記トレンチが，２０００μｍまで離れたピッチを有する請求項３の半導体装置。
【請求項５】
  前記トレンチが，約１５００〜１７００μｍのピッチを有する請求項３の半導体装置。
【請求項６】
  前記基板が，
ＳｉＣ
ＡｌＮ
多結晶材料
【請求項７】
  前記基板が，多結晶ＳｉＣを含む請求項１の半導体装置。
【請求項８】
  前記平坦化層が，Ｓｉを含む請求項１の半導体装置。
【請求項９】
  前記単結晶層が，Ｓｉを含む請求項１の半導体装置。
【請求項１０】
  前記単結晶層上にエピタキシャル層を更に含む請求項１の半導体装置。
【請求項１１】
  基板を提供し；
  前記基板表面を研磨し；
  前記基板の表面上に平坦化層を形成し；
  前記平坦化層に単結晶層を
ボンディング
　
ウ　小括
　相違点１については，以上のとおりであるから，本願補正発明９は，上記引用例１に記載された発明及び周知技術に基いて当業者が容易に発明をすることができたものである。
　
（４）むすび
　本願補正発明９は，特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
　
５　補正の却下の決定のむすび
　したがって，本件補正は，特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に違反するので，同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明について
１　本願発明
　平成２５年１１月５日に提出された手続補正書による補正は，上記のとおり却下されたので，本願の請求項１−１９に係る発明は，平成２５年６月５日に提出された手続補正書によって補正された明細書，特許請求の範囲及び図面の記載からみて，その特許請求の範囲の請求項１−１９に記載されている事項により特定されるとおりのものであるところ，そのうち請求項９に係る発明（以下「本願発明９」という。）は，次のとおりである。
　
「【請求項９】
　中に組み込まれるデバイスのための，高抵抗（ＨＲ）特性を有する基板であって，
　第１の抵抗を有する基底材と，
　前記基底材の上に配置されたＨＲ半導体層であって，前記基底材の前記第１の抵抗より大きい抵抗とを有する，ＨＲ半導体層と，
　前記ＨＲ半導体層の上に配置された絶縁層と，
　前記絶縁層の上に配置され，デバイスの組み込みに適している最上部の半導体層と
　を含み，前記基底材は，１または複数の，クオーツ，単結晶シリコン，多結晶シリコン，多結晶シリコンカーバイド，多結晶アルミニウムナイトライド，または再生シリコンウ
エハを含むことを特徴とする基板。」
　
２　新規性について
（１）引用例及びその記載事項
　原査定の拒絶の理由に引用され，本願の優先権の主張の日前に頒布された刊行物である引用例１に記載されている事項は，上記「第２　４　（２）引用例とその記載事項，及び，引用発明」の項で指摘したとおりである。
　
（２）本願発明９の新規性についての検討
ア　本願発明９と引用発明との対比
（ア）引用発明の「ボンデッドウエハ」は，当該「ボンデッドウエハ」を構成する「デバイス層」に含まれる「ダイオードおよびトランジスタであって，回路に集積されるものを初めとして複数個の半導体デバイス」のための「基板」であると理解できる。
　また，引用発明の「ボンデッドウエハ」は，「半絶縁層」を構成要素として含むから，「高抵抗（ＨＲ）特性を有する」といえる。
　したがって，引用発明の「ボンデッドウエハ」は，本願発明９の「中に組み込まれるデバイスのための，高抵抗（ＨＲ）特性を有する基板」に相当する。
　
（イ）引用発明の「厚さ約６００ミクロンで，抵抗率１０−２０Ω−ｃｍを有する，好ましくは単結晶シリコンから成るハンドル基板（ハンドルウエハ）」は，本願発明９の「第１の抵抗を有する基底材」に相当する。
　
（ウ）引用発明の「ポリシリコンの半絶縁層」は，半絶縁性であると理解できるから，「デバイス間のクロストークを減少させるのに十分なほど導電性である」「抵抗率１０−２０Ω−ｃｍを有する」「ハンドル基板」の抵抗より大きい抵抗を有することは明らかである。
　したがって，引用発明の「ポリシリコンの半絶縁層」は，本願発明９の「ＨＲ半導体層」に相当する。
　
（エ）引用発明の「絶縁層」及び「前記絶縁層を，その上に堆積させる，厚さ約１０ミクロンである，ダイオードおよびトランジスタであって，回路に集積されるものを初めとして複数個の半導体デバイスを含んでいる，デバイス層」は，本願補正発明９の「絶縁層」及び「絶縁層の上に配置され，デバイスの組み込みに適している最上部の半導体層」に相当する。
　
（オ）引用発明の「単結晶シリコンから成るハンドル基板（ハンドルウエハ）」は，本願発明９の「基底材は，１または複数の，クオーツ，単結晶シリコン，多結晶シリコン，多結晶シリコンカーバイド，多結晶アルミニウムナイトライド，または再生シリコンウエハを含む」という要件を満たす。
　したがって，本願発明９と引用発明は，「基底材は，１または複数の，クオーツ，単結晶シリコン，多結晶シリコン，多結晶シリコンカーバイド，多結晶アルミニウムナイトライド，または再生シリコンウエハを含む」点で一致する。
　
（カ）したがって，上記（ア）−（オ）の対応関係から，本願発明９と引用発明との一致点は，次のとおりである。
　
＜一致点＞
「中に組み込まれるデバイスのための，高抵抗（ＨＲ）特性を有する基板であって，
　第１の抵抗を有する基底材と，
　前記基底材の上に配置されたＨＲ半導体層であって，前記基底材の前記第１の抵抗より大きい抵抗とを有する，ＨＲ半導体層と，
　前記ＨＲ半導体層の上に配置された絶縁層と，
　前記絶縁層の上に配置され，デバイスの組み込みに適している最上部の半導体層と
　を含み，前記基底材は，１または複数の，クオーツ，単結晶シリコン，多結晶シリコン，多結晶シリコンカーバイド，多結晶アルミニウムナイトライド，または再生シリコンウエハを含む基板。」
　
　そうすると，本願発明９の構成は，すべて引用発明に示されているといえるから，本願発明９は，引用発明と同一であると認められる。
　
第４　むすび 
　以上のとおり，本願の請求項９に係る発明は，引用例１に記載された発明であるから，特許法第２９条第１項第３号に該当し，特許を受けることができない。したがって，他の請求項について検討するまでもなく，本願は拒絶をすべきものである。
　
　よって，結論のとおり審決する。