(57)【要約】【課題】入力信号の減衰量が少なく、スイッチング動作に伴う容量成分の充放電による影響を低減することが可能な半導体スイッチ回路を提供する。【解決手段】この半導体スイッチ回路では、スイッチング動作を行うスイッチング制御回路８へのバイアス印加を間欠的にすることで、スイッチング動作に伴う結合コンデンサ５，６の充放電による影響を低減することができる。【選択図】図１
2007165994.tif 000002
【特許請求の範囲】
【請求項１】
入力端子に入力された交流信号を選択的に出力端子から出力する半導体スイッチ回路であって、
前記交流信号の導通、非導通を制御するスイッチング制御回路と、
前記スイッチング制御回路の入力端子に接続された第１の結合コンデンサと、
前記スイッチング制御回路の出力端子に接続された第２の結合コンデンサと、
前記スイッチング制御回路の入力端子と前記第１の結合コンデンサとの間に所定の電位を間欠的に印加するバイアス回路とを備えることを特徴とする、半導体スイッチ回路。
【請求項２】
前記バイアス回路は、前記スイッチング制御回路の導通、非導通の切り替えと同期して所定の電位を発生させるレベル変換回路を含むことを特徴とする、請求項１に記載の半導体スイッチ回路。
【請求項３】
前記半導体スイッチ回路は、半導体基板上に集積されていることを特徴とする、請求項１または請求項２に記載の半導体スイッチ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体スイッチ回路に関し、特に、入力端子に入力された交流信号を選択的に出力端子から出力する半導体スイッチ回路に関する。
【背景技術】
【０００２】
通信機器の送受信切り替え動作や、高速でスイッチング動作を行なうスイッチングレギュレータなどの電力変換装置（コンバータやインバータなど）に使用される半導体スイッチ回路には様々な種類があるが、バイポーラトランジスタ、ＭＯＳＦＥＴ（電界効果トランジスタ）、ダイオードなどの半導体スイッチング素子でスイッチング動作を行うように設計されているものが多い。
【０００３】
従来の半導体スイッチ回路では、内部に寄生容量を有するスイッチング素子（ＭＯＳＦＥＴ）のスイッチング損失を防ぐために、スイッチング素子の前段にバイポーラトランジスタを設けていた。そして、スイッチング素子およびバイポーラトランジスタのオン／オフ制御を行うことによって、スイッチング素子内に存在する出力容量（寄生容量）のスイッチング時の充放電電流を制限して、スイッチング素子の電力損失を低減する（たとえば特許文献１）。
【特許文献１】特開２００４−１５７３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上述のように、従来の半導体スイッチ回路では、スイッチング動作に伴う容量成分の充放電による影響を低減することができる。しかしながら、スイッチング素子の前段に補助スイッチの役割を担うバイポーラトランジスタを設けると、スイッチング素子のみならずバイポーラトランジスタによって入力信号のレベルが減衰するため、信号レベルの減衰量が増大するという問題があった。
【０００５】
それゆえに、この発明の主たる目的は、入力信号の減衰量が少なく、スイッチング動作に伴う容量成分の充放電による影響を低減することが可能な半導体スイッチ回路を提供することである。
【課題を解決するための手段】
【０００６】
この発明に係わる半導体スイッチ回路は、入力端子に入力された交流信号を選択的に出力端子から出力する半導体スイッチ回路であって、交流信号の導通、非導通を制御するスイッチング制御回路と、スイッチング制御回路の入力端子に接続された第１の結合コンデンサと、スイッチング制御回路の出力端子に接続された第２の結合コンデンサと、スイッチング制御回路の入力端子と第１の結合コンデンサとの間に所定の電位を間欠的に印加するバイアス回路とを備えることを特徴とする。
【発明の効果】
【０００７】
この発明に係わる半導体スイッチ回路では、交流信号の導通、非導通を制御するスイッチング制御回路と、スイッチング制御回路の入力端子に接続された第１の結合コンデンサと、スイッチング制御回路の出力端子に接続された第２の結合コンデンサと、スイッチング制御回路の入力端子と第１の結合コンデンサとの間に所定の電位を間欠的に印加するバイアス回路とが設けられる。したがって、スイッチング動作に伴う結合コンデンサからの充放電による影響を低減することができる。また、入力された交流信号の減衰量が増大することもない。
【発明を実施するための最良の形態】
【０００８】
実施の形態１．
図１は、この発明の実施の形態１による半導体スイッチ回路の概略構成を示す回路図である。図１において、この半導体スイッチ回路は、入力端子１と、バイアス端子２と、制御端子３と、出力端子４と、結合コンデンサ（カップリングコンデンサ）５，６と、負荷回路７と、スイッチング制御回路８と、制御電圧発生回路９と、バイアス電圧発生回路１０とを備える。負荷回路７は、インダクタ１１で構成される。スイッチング制御回路８は、バイポーラトランジスタ１２と、抵抗素子１３〜１５とを含む。
【０００９】
結合コンデンサ５は、入力端子１とノードＮ１との間に接続される。インダクタ１１は、バイアス端子２とノードＮ１との間に接続される。バイポーラトランジスタ１２のコレクタＣはノードＮ１に接続され、エミッタＥはノードＮ２に接続され、ベースＢは抵抗素子１３を介して制御端子３に接続される。抵抗素子１４は、バイポーラトランジスタ１２のエミッタＥとベースＢとの間に接続される。抵抗素子１５は、ノードＮ２と接地電位ＧＮＤのラインとの間に接続される。結合コンデンサ６は、ノードＮ２と出力端子４との間に接続される。抵抗素子１３〜１５は、バイポーラトランジスタ１２のバイアス回路を構成している。
【００１０】
図２は、入力端子１に入力される交流信号の波形を示す図である。図２に示すように、入力端子１にはたとえば電圧振幅１．０Ｖ、周波数３０ＭＨｚの交流信号が入力される。
【００１１】
制御電圧発生回路９は、パルス波形の制御電圧を生成し、生成した制御電圧を制御端子３を介してバイポーラトランジスタ１２に供給する。バイポーラトランジスタ１２は、制御電圧に応じてスイッチング動作を行なう。スイッチング制御回路８のスイッチング素子としてバイポーラトランジスタ１２などの半導体スイッチング素子を用いる場合、半導体スイッチング素子にバイアス電圧を供給する必要がある。これは、入力端子１に入力された交流信号が半導体スイッチング素子によってクランプされて、交流信号の一部が出力端子に伝わらなくなってしまうのを防ぐためである。バイアス電圧発生回路１０は、バイアス端子２を介してバイポーラトランジスタ１２に６Ｖまたは０Ｖのパルス波形のバイアス電圧を供給する。ここでは、バイポーラトランジスタ１２として、耐圧６ＶのＮＰＮ型のバイポーラトランジスタを用いた場合について説明する。
【００１２】
ここで、この発明の実施の形態について説明する前に、半導体スイッチ回路の基本動作について説明する。まず、図３に示すように、バイアス電圧発生回路１０からバイアス端子２に常時６Ｖの一定のバイアス電圧（直流電圧）が供給された場合の動作について説明する。
【００１３】
図４（Ａ）に示すように、制御端子３に１２Ｖの制御電圧が供給されたとき、バイポーラトランジスタ１２は導通する。このとき、入力端子１に入力された交流信号が出力端子４に伝達され、図４（Ｂ）に示すように、出力端子４から交流波形の信号が出力される。一方、図５（Ａ）に示すように、制御端子３に供給される制御電圧が０Ｖにされたとき、バイポーラトランジスタ１２は非導通になる。このとき、入力端子１に入力された交流信号は遮断され、図５（Ｂ）に示すように、出力端子４からの出力信号の電圧は０Ｖになる。
【００１４】
バイアス端子２に６Ｖのバイアス電圧が供給された状態で、制御端子３にパルス波形（方形波）の制御電圧が供給された場合は、出力端子４からの出力信号の波形は制御電圧のオンオフに伴い、容量成分からの放電の影響を受けるため図４（Ｂ）および図５（Ｂ）に示した波形とは異なる。
【００１５】
図６（Ａ）に示すように、制御端子３にたとえば繰り返し周期Ｔ１＝０．５μｓｅｃ、パルス幅Ｔ２＝０．２μｓｅｃのパルス波形の制御電圧が供給された場合、制御電圧が１２Ｖの期間はバイポーラトランジスタ１２が導通して入力端子１に入力された交流信号が出力端子４に伝達され、制御電圧が０Ｖの期間は入力端子１に入力された交流信号は遮断される。具体的には、図６（Ｂ）に示すように、制御電圧が１２Ｖの期間は、出力端子４からの出力信号は約５Ｖを中心に変動する交流波形の信号になり、制御電圧が０Ｖの期間は、出力端子４からの出力信号の電圧はほぼ０Ｖになる。
【００１６】
制御電圧が１２Ｖの期間、すなわちバイポーラトランジスタ１２が導通している期間は、バイアス端子２からインダクタ１１、バイポーラトランジスタ１２、および抵抗素子１５を介して接地電位ＧＮＤのラインに直流電流が流れる。このとき、ノードＮ１の電位はバイアス端子２の電位（６Ｖ）とインダクタ１１の抵抗成分による電圧降下分と結合コンデンサ５，６からの放電によって決まる電位になり、ノードＮ２の電位はノードＮ１の電位よりもバイポーラトランジスタ１２による電圧降下分だけ低い電位（図６（Ｂ）では約５Ｖ）になる。
【００１７】
一方、制御電圧が０Ｖの期間、すなわちバイポーラトランジスタ１２が非導通の期間は、バイアス端子２から接地電位ＧＮＤのラインに向かって直流電流が流れる経路が遮断される。このとき、ノードＮ１の電位は、バイアス端子２の電位と結合コンデンサ５の放電電圧によって決まる電位（６Ｖ）になり、ノードＮ２の電位は、結合コンデンサ６からＧＮＤのラインへの放電によって決まる電位（０Ｖ）になる。
【００１８】
このようにバイポーラトランジスタ１２のスイッチング動作に伴って、結合コンデンサ５，６が充電と放電を繰り返す現象が生じる。なお、結合コンデンサ５，６の容量は、入力端子１に入力される交流信号の周波数に対応して決定される。交流信号の周波数が低いほど、結合コンデンサ６の容量を大きくする必要があり、結合コンデンサ５，６の充放電による影響は大きくなる。たとえば、メガヘルツ帯の交流信号を用いる場合は、ギガヘルツ帯の交流信号を用いる場合に比べて、結合コンデンサ５，６の容量を大きくする必要がある。
【００１９】
結合コンデンサ６の容量が大きいと、結合コンデンサ６の充電および放電の時定数は大きくなる。このため、バイポーラトランジスタ１２が非導通状態のときに結合コンデンサ６の電荷が抵抗素子１５を介して接地電位ＧＮＤのラインに向かって放電し終わる前に、バイポーラトランジスタ１２が導通状態に切替えられ、再び結合コンデンサ６の充電が始まることになる。結合コンデンサ６の時定数が大きいため、結合コンデンサ６の充放電に伴う電位の変化が低周波信号としてあたかも直流成分のように出力端子４に現れる。
【００２０】
図６（Ｃ）は、バイポーラトランジスタ１２のエミッタＥ−コレクタＣ間の電圧波形を示す図である。図６（Ｃ）を参照して、バイポーラトランジスタ１２が非導通の状態において、エミッタＥ−コレクタＣ間の電圧が耐圧６Ｖを超えている。このため、バイポーラトランジスタ１２が破損する恐れがある。そこで、以下の実施の形態では、この問題の解決が図られる。
【００２１】
図７は、この発明の実施の形態１によるバイアス電圧の波形を示す図である。図７に示すように、この実施の形態１では、バイアス電圧発生回路１０は、繰返し周期Ｔ１＝０．５μｓｅｃ、パルス幅Ｔ３＝０．３μｓｅｃのパルス波形のバイアス電圧をバイアス端子２に出力する。ただし、図８（Ａ）に示すように、制御電圧発生回路９は繰返し周期Ｔ１＝０．５μｓｅｃ、パルス幅Ｔ２＝０．２μｓｅｃのパルス波形の制御電圧を制御端子３に出力するものとする。そして、バイアス電圧は、制御電圧が１２Ｖの期間すなわちバイポーラトランジスタ１２が導通している期間は０Ｖにされ、制御電圧が０Ｖの期間すなわちバイポーラトランジスタ１２が非導通の期間は６Ｖにされる。バイアス電圧のパルスの切替えタイミングは、制御電圧のパルスの切替えタイミングと同期させる。
【００２２】
この場合、図８（Ｂ）に示すように、制御電圧が１２Ｖの期間は、出力端子４からの出力信号は０Ｖを中心に変動する交流波形の信号になり、制御電圧が０Ｖの期間は、出力端子４からの出力信号の電圧は０Ｖになる。
【００２３】
制御電圧が１２Ｖの期間、すなわちバイポーラトランジスタ１２が導通している期間は、バイアス端子２に供給されるバイアス電圧が０Ｖにされるため直流電流は流れない。
【００２４】
一方、制御電圧が０Ｖの期間、すなわちバイポーラトランジスタ１２が非導通の期間は、バイアス端子２から接地電位ＧＮＤのラインに向かって直流電流が流れる経路が遮断される。このとき、ノードＮ１の電位は、バイアス端子２の電位と同じ電位（６Ｖ）になり、ノードＮ２の電位は、接地電位ＧＮＤのラインと同じ電位（０Ｖ）になる。
【００２５】
このため、バイポーラトランジスタ１２のスイッチング動作に伴う結合コンデンサ６の充放電電流が小さくなる。したがって、結合コンデンサ６の充放電による影響は低減され、制御電圧が１２Ｖの期間に対応する出力信号の波形は、図４（Ｂ）に示した出力信号の交流波形とほぼ同じになる。なお、バイポーラトランジスタ１２のスイッチング動作に伴って結合コンデンサ５が充放電されるが、結合コンデンサ５の後段にバイポーラトランジスタ１２があるため、その影響は少なくてすむ。
【００２６】
図８（Ｃ）は、バイポーラトランジスタ１２のエミッタＥ−コレクタＣ間の電圧波形を示す図である。図８（Ｃ）を参照して、バイポーラトランジスタ１２が非導通の状態においても、エミッタＥ−コレクタＣ間の電圧は耐圧６Ｖよりも十分低くなっている。したがって、バイポーラトランジスタ１２が破損するのが防止される。
【００２７】
以上のように、この実施の形態１では、スイッチング動作に伴う結合コンデンサ６の充放電による影響を低減することができる。また、従来のように半導体スイッチング素子（バイポーラトランジスタ１２）の前段に補助スイッチの役割を担うバイポーラトランジスタを設ける必要がないため、入力された交流信号の減衰量が増大することもない。
【００２８】
なお、図１に示したスイッチング制御回路８の構成は、その一例を示したものであって、これに限定されるものではない。たとえば、半導体スイッチング素子にＮＰＮ型のバイポーラトランジスタ１２を用いたが、ＰＮＰ型のバイポーラトランジスタやＭＯＳＦＥＴなど、スイッチング動作を行なう他の半導体スイッチング素子を用いてもよい。また、負荷回路７がインダクタ１１で構成される場合を示したが、負荷回路７を抵抗素子を用いて構成してもよい。
【００２９】
また、図７および図８（Ａ）に示したバイアス電圧および制御電圧の電圧値やパルス幅は、一例を示したものであってこれに限定されるものではない。バイアス電圧と制御電圧のパルスの切替えタイミングがかならずしも同期する必要はなく、バイアス電圧の印加されない時間が結合コンデンサ５，６からの放電の時定数に比べて大きく設定すればよい。
【００３０】
さらに、この半導体スイッチ回路の全体あるいは一部を半導体基板上に集積させて実現することにより、半導体スイッチ回路の小型化が図れる。また、微細プロセスを用いることで高速動作が可能になる。
【００３１】
実施の形態２．
図９は、この発明の実施の形態２による半導体スイッチ回路の概略構成を示す図であって、図１と対比される図である。図９の半導体スイッチ回路を参照して、図１の半導体スイッチ回路と異なる点は、レベル変換回路２１が追加され、バイアス端子２が削除されている点である。なお、図９において、図１と対応する部分においては同一符号を付し、その詳細説明は繰り返さない。
【００３２】
レベル変換回路２１は、制御電圧発生回路９から制御端子３に供給された制御電圧を受け、その論理レベルを反転させるとともに電圧レベルを変換し、バイアス電圧として出力する。図１０は、図９に示したレベル変換回路２１の入力電圧および出力電圧の波形を示す図である。図１０を参照して、レベル変換回路２１は、入力電圧（制御電圧）が０Ｖから６Ｖに立上げられたことに応じて、出力電圧（バイアス電圧）を１２Ｖから０Ｖに立下げ、入力電圧（制御電圧）が６Ｖから０Ｖに立下げられたことに応じて、出力電圧（バイアス電圧）を０Ｖから１２Ｖに立上げる。この入力電圧（制御電圧）の波形は、図８（Ａ）に示した制御電圧の波形と同じであり、出力電圧（バイアス電圧）の波形は、図７に示したバイアス電圧の波形と同じである。
【００３３】
したがって、この実施の形態２では、実施の形態１の場合と同様の効果が得られる。さらに、バイアス電圧発生回路１０が不要になるため回路規模を小さくすることが可能になる。
【００３４】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００３５】
【図１】この発明の実施の形態１による半導体スイッチ回路の概略構成を示す回路図である。
【図２】図１に示した入力端子に入力される交流信号の波形を示す図である。
【図３】図１に示した半導体スイッチ回路の基本動作を説明するための第１の図である。
【図４】図１に示した半導体スイッチ回路の基本動作を説明するための第２の図である。
【図５】図１に示した半導体スイッチ回路の基本動作を説明するための第３の図である。
【図６】図１に示した半導体スイッチ回路の基本動作を説明するための第４の図である。
【図７】この発明の実施の形態１によるバイアス電圧の波形を示す図である。。
【図８】この発明の実施の形態１による半導体スイッチ回路の動作を説明するための図である。
【図９】この発明の実施の形態２による半導体スイッチ回路の概略構成を示す回路図である。
【図１０】図９に示したレベル変換回路の入力電圧および出力電圧の波形を示す図である。
【符号の説明】
【００３６】
１  入力端子、２  バイアス端子、３  制御端子、４  出力端子、５，６  結合コンデンサ、７  負荷回路、８  スイッチング制御回路、９  制御電圧発生回路、１０  バイアス電圧発生回路、１１  インダクタ、１２  バイポーラトランジスタ、１３〜１５  抵抗素子、２１  レベル変換回路。
【図１】
2007165994.tif 000003
【図２】
2007165994.tif 000004
【図３】
2007165994.tif 000005
【図４】
2007165994.tif 000006
【図５】
2007165994.tif 000007
【図６】
2007165994.tif 000008
【図７】
2007165994.tif 000009
【図８】
2007165994.tif 000010
【図９】
2007165994.tif 000011
【図１０】
2007165994.tif 000012