【事件の表示】
　平成１０年特許願第３２１３５２号「オーバーシュート・アンダーシュート防止装置並びに半導体装置及びオーバーシュート・アンダーシュート防止方法」拒絶査定に対する審判事件［平成１２年　５月１２日出願公開、特開２０００−１３４０８９］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１　手続きの経緯・本願発明
　本願は、平成１０年１０月２８日の出願であって、その請求項１に係る発明は、特許請求の範囲の請求項１に記載された事項により特定される次のとおりのものである。（以下、「本願発明１」という。）
　「【請求項１】　波形入力部に入力される波形信号からオーバーシュート及びアンダーシュートを減衰させて整形波形として出力するオーバーシュート・アンダーシュート防止装置であって、
　前記波形信号からオーバーシュートを減衰させて前記整形波形として出力するオーバーシュート整形装置と、前記波形信号からアンダーシュートを減衰させて前記整形波形として出力するアンダーシュート整形装置とを備え、
　前記オーバーシュート整形装置が、前記波形信号の電位がオーバーシュート判定電位以上となるときに当該オーバーシュート判定電位以上となる部分の波形信号を選別してオーバーシュート波形として出力し、当該オーバーシュート波形の継続する時間に応じて、当該波形信号のオーバーシュート成分を減衰させて前記整形波形として出力し、
　前記アンダーシュート整形装置が、前記波形信号の電位がアンダーシュート判定電位以下となるときに当該アンダーシュート判定電位以下となる部分の波形信号を選別してアンダーシュート波形として出力し、当該アンダーシュート波形の継続する時間に応じて、当該波形信号のアンダーシュート成分を減衰させて前記整形波形として出力することで、
　当該オーバーシュート判定電位および当該アンダーシュート判定電位に基づいて入力波形を放電させる構成を有することを特徴とするオーバーシュート・アンダーシュート防止装置。」
２　引用刊行物に記載された発明
　これに対して、原審における、平成１３年１月２３日付けで通知した拒絶の理由に引用した、平成３年８月２６日に頒布された「特開平３−１９５１２６号公報」（以下、「引用刊行物１」という。）には、次の事項がそれぞれ記載されている。
　引用刊行物１
　記載事項（１）
　「本発明はインバータ回路に関し、更に詳述すれば出力電圧がノイズの影響をうけないインバータ回路を提案するものである。」（１頁左下欄１９行〜右下欄１行）
　記載事項（２）
　「第１図は本発明に係るインバータ回路の回路図である。ＰチャネルトランジスタＱ１とＮチャネルトランジスタＱ２との直列回路を電源２と接続しており、ＰチャネルトランジスタＱ１には正電圧Ｖｃｃが与えられ、ＮチャネルトランジスタＱ２には負電圧Ｖｓｓが与えられている。Ｐ，ＮチャネルトランジスタＱ１，Ｑ２の各ゲ−トはともに入力端子１と接続されており、ＰチャネルトランジスタＱ１とＮチャネルトランジスタＱ２との接続部は出力端子５と接続されている。前記ＰチャネルトランジスタＱ１には電圧制御用ＰチャネルトランジスタＱ３を、前記ＮチャネルトランジスタＱ２には電圧制御用ＮチャネルトランジスタＱ４を、夫々並列接続している。前記出力端子５は高速で反転する２つのコンパレータ８，９の夫々の正入力端子＋と接続されている。そして、一方のコンパレータ８の負入力端子−には、”Ｌ”レベル（ＶＬ）より僅かに低い基準電圧Ｖｒｅｆ１を与えるべく、負入力端子−と電源２の負電極との間に、基準電圧Ｖｒｅｆ１の基準電源６を介装させており、また他方のコンパレータ９の負入力端子−には”Ｈ”レベル（ＶＨ）より僅かに高い基準電圧Ｖｒｅｆ２を与えるべく、負入力端子−と電源２の正電極との間に基準電圧Ｖｒｅｆ２の基準電源７を介装させている。コンパレータ８の出力は、前記電圧制御用ＰチャネルトランジスタＱ３のゲートに、またコンパレータ９の出力は、前記電圧制御用ＮチャネルトランジスタＱ４のゲートの与えられている。なお、基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２を、Ｖｒｅｆ１＝Ｖｓｓ、Ｖｒｅｆ２＝Ｖｃｃとしている。」（２頁左下欄１３行〜３頁左上欄３行）
　記載事項（３）
　「次にこのように構成したインバータ回路の動作を出力端子５の出力電圧波形を示す第２図とともに説明する。先ず、ＰチャネルトランジスタＱ１のソース，ゲート間電圧をＶＧＳ１，ＰチャネルトランジスタＱ１のバックゲート電圧で決定されるスレッショルド電圧をＶＴＨ１とする。いま、入力端子１に、ＶＧＳ１＞＞ＶＴＨ１となる”Ｌ”レベルの電圧が与えられた場合、ＰチャネルトランジスタＱ１がオンし、ＮチャネルトランジスタＱ２がオフして、出力端子５の電圧は”Ｈ”レベルになる。ここで、出力端子５の接続された図示しない次段回路からノイズが与えられて、第６図に示すように出力端子５の電圧がノイズＢにより基準電圧Ｖｒｅｆ２より高くなった場合、コンパレ−タ９の出力電圧が”Ｈ”レベル（ＶＨ）になり、ＮチャネルトランジスタＱ４がオンする。それによりＮチャネルトランジスタＱ４のオン抵抗を介して出力端子５の放電回路が形成され、出力端子５にノイズＢと逆極性の電圧を与えることになる。その後、基準電圧Ｖｒｅｆ２に低下するとＮチャネルトランジスタＱ４がオフして放電回路が遮断され、出力端子５の電圧は第２図に示すように基準電圧Ｖｒｅｆ２と同電圧になる。」（３頁左上欄４行〜右上欄６行）
　記載事項（４）
　「前記同様にＮチャネルトランジスタＱ２のソース，ゲート間電圧をＶＧＳ２，ＮチャネルトランジスタＱ２のバックゲート電圧で決定されるスレッショルド電圧をＶＴＨ２とする。いま、入力端子１に、ＶＧＳ２＞＞ＶＴＨ２となる”Ｈ”レベルの電圧が与えられた場合、ＮチャネルトランジスタＱ２がオン、ＰチャネルトランジスタＱ１がオフとなり、出力端子５の電圧は”Ｌ”レベル（ＶＬ）となる。ここで、出力端子５の接続された図示しない次段回路からノイズが与えられて、第６図に示すように出力端子５の電圧が基準電圧Ｖｒｅｆ１より低くなった場合、コンパレ−タ８の出力電圧が”Ｌ”レベル（ＶＬ）になりＰチャネルトランジスタＱ３がオンする。それによりＰチャネルトランジスタＱ３のオン抵抗を介して出力端子５の充電回路が形成され、出力端子５にノイズＡと逆極性の電圧を与えることになる。その後、基準電圧Ｖｒｅｆ１に達すると、ＰチャネルトランジスタＱ３がオフして充電回路が遮断され、出力端子５の電圧は第２図に示すように基準電圧Ｖｒｅｆ１と同電圧になる。」（３頁右上欄１６行〜左下欄１６行）
　これらの記載事項（１）〜（４）によると、引用刊行物１には、「ＰチャネルトランジスタＱ１とＮチャネルトランジスタＱ２との接続部に入力される出力端子５の出力電圧波形からノイズＢ及びノイズＡを減衰させて基準電圧Ｖｒｅｆ２と同電圧の波形・基準電圧Ｖｒｅｆ１と同電圧の波形として出力するノイズＢ・ノイズＡの影響をうけない装置であって、
　前記出力端子５の出力電圧波形からノイズＢを減衰させて前記基準電圧Ｖｒｅｆ２と同電圧の波形として出力するノイズＢ用のコンパレータ９・ＮチャネルトランジスタＱ４と、前記出力端子５の出力電圧波形からノイズＡを減衰させて前記基準電圧Ｖｒｅｆ１と同電圧の波形として出力するノイズＡ用のコンパレータ８・ＰチャネルトランジスタＱ３とを備え、
　前記ノイズＢ用のコンパレータ９・ＮチャネルトランジスタＱ４が、前記出力端子５の出力電圧波形の電圧がノイズＢ用の基準電圧Ｖｒｅｆ２以上となるときに当該ノイズＢ用の基準電圧Ｖｒｅｆ２以上となる部分のノイズＢの電圧波形を選別してノイズＢと逆極性の電圧波形として出力し、当該ノイズＢと逆極性の電圧波形に応じて、当該ノイズＢの電圧波形のノイズＢ成分を減衰させて前記基準電圧Ｖｒｅｆ２と同電圧の波形として出力し、
　前記ノイズＡ用のコンパレータ８・ＰチャネルトランジスタＱ３が、前記出力端子５の出力電圧波形の電圧がノイズＡ用の基準電圧Ｖｒｅｆ１以下となるときに当該ノイズＡ用の基準電圧Ｖｒｅｆ１以下となる部分のノイズＡの電圧波形を選別してノイズＡと逆極性の電圧波形として出力し、当該ノイズＡと逆極性の電圧波形に応じて、当該ノイズＡの電圧波形のノイズＡ成分を減衰させて前記基準電圧Ｖｒｅｆ１と同電圧の波形として出力することで、
　当該ノイズＢ用の基準電圧Ｖｒｅｆ２および当該ノイズＡ用の基準電圧Ｖｒｅｆ１に基づいて出力端子５の出力電圧波形を放電させる構成を有することを特徴とするノイズＢ・ノイズＡの影響をうけない装置。」の発明が記載されている。（以下、「引用刊行物１に記載された発明」という。）
３　対比  
　本願発明１と引用刊行物１に記載された発明を対比すると、
　引用刊行物１における「ＰチャネルトランジスタＱ１とＮチャネルトランジスタＱ２との接続部」、「出力端子５の出力電圧波形」、「ノイズＢ」、「ノイズＡ」、「基準電圧Ｖｒｅｆ２と同電圧の波形・基準電圧Ｖｒｅｆ１と同電圧の波形」、「ノイズＢ・ノイズＡの影響をうけない装置」、「前記基準電圧Ｖｒｅｆ２と同電圧の波形」、「ノイズＢ用のコンパレータ９・ＮチャネルトランジスタＱ４」、「前記基準電圧Ｖｒｅｆ１と同電圧の波形」、「ノイズＡ用のコンパレータ８・ＰチャネルトランジスタＱ３」、「電圧」、「ノイズＢ用の基準電圧Ｖｒｅｆ２」、「ノイズＢの電圧波形」、「ノイズＢと逆極性の電圧波形」、「ノイズＡ用の基準電圧Ｖｒｅｆ１」、「ノイズＡの電圧波形」、「ノイズＡと逆極性の電圧波形」、「出力端子５の出力電圧波形」は、本願発明１の「波形入力部」、「波形信号」、「オーバーシュート」、「アンダーシュート」、「整形波形」、「オーバーシュート・アンダーシュート防止装置」、「前記整形波形」、「オーバーシュート整形装置」、「前記整形波形」、「アンダーシュート整形装置」、「電位」、「オーバーシュート判定電位」、「波形信号」、「オーバーシュート波形」、「アンダーシュート判定電位」、「波形信号」、「アンダーシュート波形」、「入力波形」にそれぞれ相当するので、
　両者は、「波形入力部に入力される波形信号からオーバーシュート及びアンダーシュートを減衰させて整形波形として出力するオーバーシュート・アンダーシュート防止装置であって、
　前記波形信号からオーバーシュートを減衰させて前記整形波形として出力するオーバーシュート整形装置と、前記波形信号からアンダーシュートを減衰させて前記整形波形として出力するアンダーシュート整形装置とを備え、
　前記オーバーシュート整形装置が、前記波形信号の電位がオーバーシュート判定電位以上となるときに当該オーバーシュート判定電位以上となる部分の波形信号を選別してオーバーシュート波形として出力し、当該オーバーシュート波形に応じて、当該波形信号のオーバーシュート成分を減衰させて前記整形波形として出力し、
　前記アンダーシュート整形装置が、前記波形信号の電位がアンダーシュート判定電位以下となるときに当該アンダーシュート判定電位以下となる部分の波形信号を選別してアンダーシュート波形として出力し、当該アンダーシュート波形に応じて、当該波形信号のアンダーシュート成分を減衰させて前記整形波形として出力することで、
　当該オーバーシュート判定電位および当該アンダーシュート判定電位に基づいて入力波形を放電させる構成を有することを特徴とするオーバーシュート・アンダーシュート防止装置。」である点で一致し、
　次の点で相違する。
  ａ）波形入力部に入力される波形信号のオーバーシュート成分を減衰させて整形波形として出力するための入力信号として、動作速度を高めるために、本願発明１は、「オーバーシュート波形の継続する時間」を用いているのに対し、引用刊行物１に記載された発明は、「オーバーシュート波形」を用いている点。
  ｂ）波形入力部に入力される波形信号のアンダーシュート成分を減衰させて整形波形として出力するための入力信号として、動作速度を高めるために、本願発明１は、「アンダーシュート波形の継続する時間」を用いているのに対し、引用刊行物１に記載された発明は、「アンダーシュート波形」を用いている点。
４　当審の判断
  上記相違点ａ）、ｂ）について検討する。
  インバータ回路において、ＮＭＯＳトランジスタの動作速度を高めるために、ＮＭＯＳトランジスタの入力信号として、微分回路を介した入力信号を用いること、即ちＮＭＯＳトランジスタの入力信号として、入力波形の継続する時間を用いること、及びＰＭＯＳトランジスタの動作速度を高めるために、ＰＭＯＳトランジスタの入力信号として、微分回路を介した入力信号を用いること、即ちＰＭＯＳトランジスタの入力信号として、入力波形の継続する時間を用いることは、慣用技術である。
　そして、引用刊行物１に記載された発明に上記慣用技術を適用することには格別の困難性が存在しないため、引用刊行物１に上記慣用技術を適用すると、波形入力部に入力される波形信号のオーバーシュート成分を減衰させて整形波形として出力するための入力信号として、オーバーシュート整形装置では「オーバーシュート波形の継続する時間」を用いることなり、波形入力部に入力される波形信号のアンダーシュート成分を減衰させて整形波形として出力するための入力信号として、アンダーシュート整形装置では「アンダーシュート波形の継続する時間」を用いことになるので、上記相違点ａ）、ｂ）は、当業者が容易に想到し得る程度のものである。
　５．むすび
　したがって、本願発明１は、引用刊行物１に記載された発明に基づいて、当業者が容易に発明をすることができたものであるので、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。