(57)【要約】【課題】不揮発性メモリー装置の製造方法であって、特に半導体パターン厚さの均一性が向上される３次元半導体装置の製造方法、及び当該製造方法によって製造された３次元半導体装置を提供する。【解決手段】この製造方法は、基板１０の上に複数の第１の膜（鋳型膜）１２０及び複数の第２の膜（犠牲膜）が交互に積層された積層膜構造体を形成する段階、積層膜構造体を貫通する開口部、及び開口部周囲にアンダーカット領域を形成する段階、アンダーカット領域に局所的に配置される絶縁スペーサー１５５を形成する段階、絶縁スペーサー１５５が形成された開口部内に半導体パターン１６５を形成する段階を含む。【選択図】図３９
2012080105.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に、上部面及び下部面を有する犠牲膜、前記犠牲膜の上部面に直接接触する第１の鋳型膜、及び前記犠牲膜の下部面に直接接触する第２の鋳型膜の複合体を含む絶縁膜を形成する段階と、
前記絶縁膜を貫通して延長され、前記第１の鋳型膜、前記第２の鋳型膜、及び前記犠牲膜の内側壁を露出させる開口部を形成する段階と、
前記開口部の側壁を覆う絶縁性保護膜を形成する段階と、
前記開口部内で前記絶縁性保護膜の内側壁を覆う第１の半導体膜を形成する段階と、
前記第１の鋳型膜及び前記第２の鋳型膜の間で前記犠牲膜の少なくとも一部を選択的に蝕刻して前記絶縁性保護膜の外側壁を露出させるリセスを形成する段階と、
前記絶縁性保護膜の露出された外側壁を選択的に蝕刻して前記第１の半導体膜の一部を露出させる段階と、
前記リセス内部の前記第１の半導体膜の露出された部分を覆うゲート誘電膜を形成する段階と、
前記ゲート誘電膜の上にゲート電極を形成する段階と、を含む不揮発性メモリー装置の製造方法。
【請求項２】
前記ゲート誘電膜を形成する段階は、前記リセス内部の前記第１の半導体膜の露出された部分の上に、トンネル絶縁膜、電荷格納膜及びブロッキング絶縁膜の複合体を形成する段階を含む請求項１に記載の不揮発性メモリー装置の製造方法。
【請求項３】
前記ゲート誘電膜を形成する段階は、前記リセス内部の前記第１の半導体膜の露出された部分、及び前記リセス内部の前記第１の鋳型膜及び前記第２の鋳型膜の露出された部分を前記トンネル絶縁膜で薄く覆う段階を含む請求項２に記載の不揮発性メモリー装置の製造方法。
【請求項４】
前記第１の半導体膜を形成した後、埋め込み絶縁膜で前記開口部を満たす段階をさらに含む請求項１に記載の不揮発性メモリー装置の製造方法。
【請求項５】
前記開口部を形成する前に、前記第１の鋳型膜の上にキャッピングマスクパターンを形成する段階をさらに含み、
前記開口部を形成する段階は、前記キャッピングマスクパターンを蝕刻マスクとして使用して前記絶縁膜を選択的に蝕刻する段階を含み、前記開口部は前記絶縁膜を貫通して前記基板内にリセスホールを形成するように形成される請求項１に記載の不揮発性メモリー装置の製造方法。
【請求項６】
基板の上に、交互に積層された複数の犠牲膜、及び絶縁性の複数の鋳型膜を含む垂直積層体を形成する段階と、
前記垂直積層体を選択的に蝕刻して、前記垂直積層体を貫通し、基板を露出させながら前記複数の鋳型膜の内側壁に比べて前記複数の犠牲膜の内側壁をリセスさせる開口部を形成する段階と、
前記複数の犠牲膜のリセスされた内側壁、及び前記複数の鋳型膜の内側壁を絶縁性保護膜で覆う段階と、
前記複数の鋳型膜の内側壁から前記絶縁性保護膜を選択的に除去して、前記複数の犠牲膜のリセスされた内側壁の上に保護スペーサーを形成する段階と、
前記保護スペーサーの内側壁、前記複数の鋳型膜の内側壁、及び露出された前記基板の上に半導体活性膜を形成する段階と、
前記垂直積層体から前記複数の犠牲膜の部分を選択的に除去して、前記複数の鋳型膜の間にリセスを形成し、前記リセス内で前記保護スペーサーを露出させる段階と、
露出された前記保護スペーサーの上にゲート電極を形成する段階と、を含む不揮発性メモリー装置の製造方法。
【請求項７】
基板の上に、上部面及び下部面を有する犠牲膜、前記犠牲膜の上部面に直接接触する第１の鋳型膜、及び前記犠牲膜の下部面に直接接触する第２の鋳型膜の複合体を含む絶縁膜を形成する段階と、
前記絶縁膜の上にキャッピングマスクパターンを形成する段階と、
前記キャッピングマスクパターンを蝕刻マスクとして使用し、前記絶縁膜を貫通して前記基板内へ延長され、前記第１の鋳型膜、前記第２の鋳型膜及び前記犠牲膜の内側壁、及び前記基板内のリセスホールを露出させる開口部を形成する段階と、
前記キャッピングマスクパターン内の開口部の側壁に対して、前記第１の鋳型膜、前記第２の鋳型膜、及び前記犠牲膜の露出された内側壁をリセスさせて前記絶縁膜内の前記開口部内にアンダーカット領域を形成する段階と、
前記アンダーカット領域内に位置する前記第１の鋳型膜、前記第２の鋳型膜、及び前記犠牲膜のリセスされた側壁を絶縁性保護膜で覆う段階と、
前記第１の鋳型膜、前記第２の鋳型膜、及び前記犠牲膜のリセスされた側壁の上に位置する前記絶縁性保護膜の厚さを薄くする段階と、
前記絶縁性保護膜の上に半導体膜を形成する段階と、を含む不揮発性メモリー装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は不揮発性メモリー装置の製造方法に関し、より具体的には３次元的に配列されたメモリーセルを含む３次元半導体装置の製造方法に関する。
【背景技術】
【０００２】
３Ｄ−ＩＣメモリー技術は、メモリー容量を増大するための技術であって、メモリーセルを３次元的に配列することと関連された諸般技術を意味する。メモリー容量は、３Ｄ−ＩＣメモリー技術以外にも、（１）パターン微細化技術及び（２）多重レベルセル（ＭＬＣ）技術を通じても増大できる。しかし、パターン微細化技術は高費用の問題を随伴し、ＭＬＣ技術は増加させ得るセル当りビット数で制限されている。このような理由から、３Ｄ−ＩＣ技術はメモリー容量を増大するための必然的な方法であると見られる。勿論、パターン微細化及びＭＬＳ技術が３Ｄ−ＩＣ技術に接木される場合、さらに増加されたメモリー容量を具現することができるという点で、パターン微細化及びＭＬＳ技術もやはり３Ｄ−ＩＣ技術とは独立的に発展するものと期待される。
【０００３】
３Ｄ−ＩＣ技術の１つとして、パンチ−アンド−プラグ（ｐｕｎｃｈ−ａｎｄ−ｐｌｕｇ）技術が最近提案された。パンチ−アンド−プラグ技術は多層の薄膜を基板の上に順に形成した後、薄膜を貫通するプラグを形成する段階を含む。この技術を利用すれば、製造費用を大きく増加しなくとも３Ｄメモリー素子のメモリー容量を大きく増加させ得るので、この技術は最近大きく注目を浴びている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】韓国特許公開第１０−２００９−００４７６１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする技術的課題は、不揮発性メモリー装置の製造方法であって、特に半導体パターン厚さの不均一性を減らすことができる３次元半導体装置の製造方法、及び当該製造方法によって製造された３次元半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
請求項１に係る発明によれば、不揮発性メモリー装置の製造方法は、下記（１．１）〜（１．８）の段階を含む。
（１．１）基板の上に、上部面及び下部面を有する犠牲膜、前記犠牲膜の上部面に直接接触する第１の鋳型膜、及び前記犠牲膜の下部面に直接接触する第２の鋳型膜の複合体を含む絶縁膜を形成する段階、
（１．２）前記絶縁膜を貫通して延長され、前記第１の鋳型膜、前記第２の鋳型膜、及び前記犠牲膜の内側壁を露出させる開口部を形成する段階、
（１．３）前記開口部の側壁を覆う絶縁性保護膜を形成する段階、
（１．４）前記開口部内で前記絶縁性保護膜の内側壁を覆う第１の半導体膜を形成する段階、
（１．５）前記第１の鋳型膜及び前記第２の鋳型膜の間で前記犠牲膜の少なくとも一部を選択的に蝕刻して前記絶縁性保護膜の外側壁を露出させるリセスを形成する段階、
（１．６）前記絶縁性保護膜の露出された外側壁を選択的に蝕刻して前記第１半導体膜の一部を露出させるリセスを形成する段階、
（１．７）前記リセス内部の前記第１の半導体膜の露出された部分を覆うゲート誘電膜を形成する段階、
（１．８）前記ゲート誘電膜の上にゲート電極を形成する段階。
【０００７】
請求項２に係る発明によれば、前記ゲート誘電膜を形成する段階は、前記リセス内部の前記第１の半導体膜の露出された部分の上に、トンネル絶縁膜、電荷格納膜及びブロッキング絶縁膜の複合体を形成する段階を含む。
【０００８】
特に、請求項３に係る発明によれば、前記ゲート誘電膜を形成する段階は、前記リセス内部の前記第１の半導体膜の露出された部分、前記リセス内部の前記第１の鋳型膜及び前記第２の鋳型膜の露出された部分を前記トンネル絶縁膜で薄く覆う段階を含む。
請求項４に係る発明によれば、前記第１の半導体膜を形成した後、埋め込み絶縁膜で前記開口部を満たす段階をさらに含む。
【０００９】
請求項５に係る発明によれば、前記開口部を形成する前に、前記第１の鋳型膜の上にキャッピングマスクパターンを形成する段階をさらに含む。
前記開口部を形成する段階は、前記キャッピングマスクパターンを蝕刻マスクとして使用して前記絶縁膜を選択的に蝕刻する段階を含み、前記開口部は前記絶縁膜を貫通して前記基板内にリセスホールを形成するように形成される。
【００１０】
これに加えて、前記キャッピングマスクパターンを蝕刻マスクとして使用し、前記開口部内で、前記第１の鋳型膜、前記び第２の鋳型膜、及び前記犠牲膜の露出された内側壁を水平方向にリセスさせる段階をさらに含むことができる。
【００１１】
この時、前記開口部の側壁を覆う絶縁性保護膜を形成する段階は、前記絶縁性保護膜で前記リセスホール、前記第１の鋳型膜、前記第２の鋳型膜、及び前記犠牲膜の前記リセスされた内側壁を覆う段階を含むことができる。
【００１２】
また、前記絶縁性保護膜の内側壁の上に前記第１の半導体膜を形成する前に、前記基板の前記リセスホールから前記絶縁性保護膜を選択的に除去する段階をさらに含むことができる。
【００１３】
このような選択的除去は、前記リセスホールから前記絶縁性保護膜を選択的に除去する前に、前記キャッピングマスクパターンをイオン注入マスクとして使用し、前記リセスホール内に位置する前記絶縁性保護膜の一部分に蝕刻向上不純物を選択的に注入することによって達成できる。
【００１４】
さらに、前記絶縁性保護膜の内側壁の上に前記第１の半導体膜を形成する段階は、前記リセスホール内に前記第１の半導体膜を蒸着する段階を含むことができる。
加えて、前記リセスホール内に前記第１の半導体膜を蒸着した後、埋め込み絶縁膜で前記開口部を満たす段階をさらに含むことができる。
【００１５】
請求項６に係る発明によれば、不揮発性メモリー装置の製造方法は、下記（２．１）〜（２．７）の段階を含む。
（２．１）基板の上に、交互に積層された複数の犠牲膜、及び絶縁性の複数の鋳型膜を含む垂直積層体を形成する段階、
（２．２）前記垂直積層体を選択的に蝕刻して、前記垂直積層体を貫通し、基板を露出させながら前記複数の鋳型膜の内側壁に比べて前記複数の犠牲膜の内側壁をリセスさせる開口部を形成する段階、
（２．３）前記複数の犠牲膜のリセスされた内側壁、及び前記複数の鋳型膜の内側壁を絶縁性保護膜に覆う段階、
（２．４）前記複数の鋳型膜の内側壁から前記絶縁性保護膜を選択的に除去して、前記複数の犠牲膜のリセスされた内側壁の上に保護スペーサーを形成する段階、
（２．５）前記保護スペーサーの内側壁、前記複数の鋳型膜の内側壁、及び露出された前記基板の上に半導体活性膜を形成する段階、
（２．６）前記垂直積層体から前記複数の犠牲膜の部分を選択的に除去して、前記複数の鋳型膜の間にリセスを形成し、前記リセス内で前記保護スペーサーを露出させる段階、
（２．７）前記露出された前記保護スペーサーの上にゲート電極を形成する段階。
【００１６】
この場合、前記ゲート電極を形成する段階は、露出された前記保護スペーサーの上にゲート電極及びゲート誘電膜を形成する段階を含むことができる。
【００１７】
請求項７に係る発明によれば、不揮発性メモリー装置の製造方法は下記（３．１）〜（３．７）の段階を含む。
（３．１）基板の上に、上部面及び下部面を有する犠牲膜、前記犠牲膜の上部面に直接接触する第１の鋳型膜、及び前記犠牲膜の下部面に直接接触する第２の鋳型膜の複合体を含む絶縁膜を形成する段階
（３．２）前記絶縁膜上にキャッピングマスクパターンを形成する段階、
（３．３）前記キャッピングマスクパターンを蝕刻マスクとして使用し、前記絶縁膜を貫通して前記基板内へ延長され、前記第１の鋳型膜、前記第２の鋳型膜及び前記犠牲膜の内側壁、及び前記基板内のリセスホールを露出させる開口部を形成する段階、
（３．４）前記キャッピングマスクパターン内の開口部の側壁に対して、前記第１の鋳型膜、前記第２の鋳型膜、及び前記犠牲膜の露出された内側壁をリセスさせて前記絶縁膜内の前記開口部内にアンダーカット領域を形成する段階、
（３．５）前記アンダーカット領域内に位置する前記第１の鋳型膜、前記第２の鋳型膜、及び前記犠牲膜のリセスされた側壁を絶縁性保護膜で覆う段階、
（３．６）前記第１の鋳型膜、前記第２の鋳型膜、及び前記犠牲膜の前記リセスされた側壁の上に位置する前記絶縁性保護膜の厚さを薄くする段階、
（３．７）前記絶縁性保護膜の上に半導体膜を形成する段階。
【００１８】
この場合、前記リセスされた側壁を絶縁性保護膜に覆う段階は、前記リセスホールを前記絶縁性保護膜に覆う段階を含むことができる。
また、前記絶縁性保護膜の厚さを薄くする段階は、（前記リセスホール内に位置する）前記絶縁性保護膜の第１の部分にドーパントを選択的に注入した後、（前記第１及び第２の鋳型膜、及び前記犠牲膜の前記露出された内側壁の上に位置し、前記ドーパントを包まない）前記絶縁性保護膜の第２の部分に比べて速い蝕刻速度で（前記ドーパントを含む）前記絶縁性保護膜の前記第１の部分を蝕刻する段階を含む。
【００１９】
また、前記犠牲膜はゲート電極に代替され得る。
この時、前記犠牲膜をゲート電極に代替する段階は、前記犠牲膜を除去して、前記第１の鋳型膜及び第２の鋳型膜の間へ延長されて前記絶縁性保護膜の一部を露出させる水平リセスを形成し、前記絶縁性保護膜の露出された部分を除去して前記半導体膜の一部を露出させ、前記半導体膜の露出された部分の上に、トンネル酸化膜及び電荷格納膜の複合体を含むゲート絶縁膜を形成した後、前記ゲート絶縁膜の上に前記ゲート電極を形成する段階を通じて達成できる。
【００２０】
本発明の一側面によれば、蝕刻停止膜として機能する絶縁スペーサーが開口部の内壁に形成される。これにより、犠牲膜を除去する工程で半導体パターンの側壁が損傷される技術的な問題は有効に防止され得る。
【００２１】
本発明の他の側面によれば、絶縁スペーサーが開口部の周辺のアンダーカット領域に局所的に形成される。これにより、基板又は下部構造体に形成されるリセス溝の内壁の全体が半導体パターンと直接接触する。この場合、前記半導体パターンを経由する電流経路が長くなる技術的な問題は防止され得る。
【００２２】
前記絶縁スペーサーの局所化は、不純物濃度の空間的差異にしたがう蝕刻速度の差異を利用する方法、又は補助スペーサーを蝕刻マスクとして使用する方法等を通じて具現され得る。
【００２３】
本発明のその他の側面によれば、前記絶縁スペーサーは半導体パターン又は補助スペーサーの下地膜（ｕｎｄｅｒｌａｙｅｒ）として使用される。この場合、下地膜としての前記絶縁スペーサーは、半導体パターン又は補助スペーサーの培養時間又は厚さの均一性を改善できる物性を有するように形成される。例えば、一部の実施形態として開示されるように、絶縁性スペーサーは、窒素を含有する酸化物、シリコン酸化窒化物又はシリコン窒化物であり得る。
【図面の簡単な説明】
【００２４】
【図１】本発明の技術的思想の第１の側面を具現する不揮発性メモリー装置の製造方法を説明するための断面図である。
【図２】本発明の技術的思想の第１の側面を具現する不揮発性メモリー装置の製造方法を説明するための断面図である。
【図３】本発明の技術的思想の第１の側面を具現する不揮発性メモリー装置の製造方法を説明するための断面図である。
【図４】本発明の技術的思想の第１の側面を具現する不揮発性メモリー装置の製造方法を説明するための断面図である。
【図５】本発明の技術的思想の第１の側面を具現する不揮発性メモリー装置の製造方法を説明するための断面図である。
【図６】本発明の技術的思想の第１の側面を具現する不揮発性メモリー装置の製造方法を説明するための断面図である。
【図７】本発明の技術的思想の第１の側面を具現する不揮発性メモリー装置の製造方法を説明するための断面図である。
【図８】本発明の技術的思想の第１の側面を具現する不揮発性メモリー装置の製造方法を説明するための断面図である。
【図９】本発明の技術的思想の第２の側面を具現する不揮発性メモリー装置の製造方法を説明するための断面図である。
【図１０】本発明の技術的思想の第２の側面を具現する不揮発性メモリー装置の製造方法を説明するための断面図である。
【図１１】本発明の技術的思想の第２の側面を具現する不揮発性メモリー装置の製造方法を説明するための断面図である。
【図１２】本発明の技術的思想の第２の側面を具現する不揮発性メモリー装置の製造方法を説明するための断面図である。
【図１３】本発明の技術的思想の第２の側面を具現する不揮発性メモリー装置の製造方法を説明するための断面図である。
【図１４】本発明の技術的思想の第２の側面を具現する不揮発性メモリー装置の製造方法を説明するための断面図である。
【図１５】本発明の技術的思想の第２の側面を具現する不揮発性メモリー装置の製造方法を説明するための断面図である。
【図１６】不純物濃度にしたがう蝕刻速力を例示的に図示するグラフである。
【図１７】本発明の技術的思想の第４側面を具現する不揮発性メモリーの製造方法を説明するための断面図である。
【図１８】本発明の技術的思想の第４側面を具現する不揮発性メモリーの製造方法を説明するための断面図である。
【図１９】本発明の技術的思想の第４側面を具現する不揮発性メモリーの製造方法を説明するための断面図である。
【図２０】本発明の技術的思想の第４側面を具現する不揮発性メモリーの製造方法を説明するための断面図である。
【図２１】本発明の第１の実施形態による３次元半導体装置の製造方法を説明するための断面図である。
【図２２】本発明の第１の実施形態による３次元半導体装置の製造方法を説明するための断面図である。
【図２３】本発明の第１の実施形態による３次元半導体装置の製造方法を説明するための断面図である。
【図２４】本発明の第１の実施形態による３次元半導体装置の製造方法を説明するための断面図である。
【図２５】本発明の第１の実施形態による３次元半導体装置の製造方法を説明するための断面図である。
【図２６】本発明の第１の実施形態による３次元半導体装置の製造方法を説明するための断面図である。
【図２７】本発明の第１の実施形態による３次元半導体装置の製造方法を説明するための断面図である。
【図２８】本発明の第２の実施形態による３次元半導体装置の製造方法を説明するための断面図である。
【図２９】本発明の第２の実施形態による３次元半導体装置の製造方法を説明するための断面図である。
【図３０】本発明の第２の実施形態による３次元半導体装置の製造方法を説明するための断面図である。
【図３１】本発明の第２の実施形態による３次元半導体装置の製造方法を説明するための断面図である。
【図３２】本発明の第２の実施形態による３次元半導体装置の製造方法を説明するための断面図である。
【図３３】本発明の第３の実施形態による３次元半導体装置の製造方法を説明するための断面図である。
【図３４】本発明の第３の実施形態による３次元半導体装置の製造方法を説明するための断面図である。
【図３５】本発明の第３の実施形態による３次元半導体装置の製造方法を説明するための断面図である。
【図３６】本発明の第３の実施形態による３次元半導体装置の製造方法を説明するための断面図である。
【図３７】本発明の第４の実施形態による３次元半導体装置の製造方法を説明するための断面図である。
【図３８】本発明の第４の実施形態による３次元半導体装置の製造方法を説明するための断面図である。
【図３９】本発明の第４の実施形態による３次元半導体装置の製造方法を説明するための断面図である。
【図４０】本発明の実施形態によるフラッシュメモリー装置を具備するメモリーカードの一例を簡略に示したブロック図である。
【図４１】本発明の実施形態によるメモリーシステムを装着する情報処理システムを簡略に示すブロック図である。
【発明を実施するための形態】
【００２５】
以上の本発明の目的、他の目的、特徴及び長所は、添付された図面と関連された以下の望ましい実施形態を通じて容易に理解できる。しかし、本発明は、ここで説明される実施形態に限定されず、他の形態に具体化できる。むしろ、ここで紹介される実施形態は、開示された内容が徹底して完全になり得るように、そして当業者に本発明の思想が十分に伝達できるようにするために提供されるものである。
【００２６】
また、本明細書で「ある膜が他の膜、または基板の上にある」と言及される場合、それは、「他の膜、または基板の上に直接形成されることができ、或いはその間に第３の膜が介在され得る」ことを意味する。また、図面において、膜及び領域の厚さは技術的内容を効果的に説明するために誇張されたものである。
また、本明細書の多様な実施形態で「第１、第２、第３」等の用語が多様な領域、膜等を記述するために使用されたが、これらの領域、膜がこのような用語によって限定されない。これら用語は、単に、「ある所定の領域又は膜」を「他の領域又は膜」と区別させるために使用されただけである。したがって、いずれか一実施形態で「第１の膜質」と言及された膜質が他の実施形態では「第２の膜質」と言及されることもあり得る。
ここに説明され、例示される各実施形態は、その相補的な実施形態も含む。
【００２７】
本発明の実施形態による３次元半導体装置は、セルアレイ領域、周辺回路領域、センスアンプ領域、デコーディング回路領域及び連結領域を含むことができる。セルアレイ領域には、複数のメモリーセル、及びメモリーセルへ電気的に連結するための複数のビットライン及び複数のワードラインが配置される。周辺回路領域にはメモリーセルを駆動するための回路が配置され、センスアンプ領域にはメモリーセルに格納された情報を読み出すための回路が配置される。連結領域は、セルアレイ領域とデコーディング回路領域との間に配置でき、ここにはワードラインとデコーディング回路領域とを電気的に連結する配線構造体が配置され得る。
【００２８】
以下では、３次元半導体装置のセルアレイ領域の一部分と関連された技術的特徴が主に説明される。
一方、２００９年１２月１８日に出願された韓国特許出願番号１０−２００９−０１２６８５４（韓国特許公開第１０−２０１１−００７０１４２号公報）、２０１０年２月１８日に出願された韓国特許出願番号１０−２０１０−００１４７５１（韓国特許公開第１０−２０１１−００９４９８５号公報）、２０１０年１月２２日に出願された韓国特許出願番号１０−２０１０−０００６１２４（韓国特許公開第１０−２０１１−００８６４０５号公報）、２００９年１０月１９日に出願された韓国特許出願番号１０−２００９−００９９３７０（韓国特許公開第１０−２０１１−００４２６１９号公報）、２００９年６月８日に出願された米国特許出願番号１２／４８０、３９９（未公開）は、セルアレイ領域のみでなく（周辺回路領域又は連結領域のような）他の領域と関連された技術的特徴を開示している。韓国特許出願番号第１０−２００９−０１２６８５４、２０１０−００１４７５１、２０１０−０００６１２４、２００９−００９９３７０及び米国特許出願番号１２／４８０、３９９に開示された内容は完全な形態でこの出願の一部として含まれる。
【００２９】
これに加えて、韓国特許出願番号２０１０−０００６１２４は、メモリー構造体を形成する段階を繰り返すことによってメモリー構造体を多層に形成する構成を開示している。本発明の技術的思想は、以下で説明されるメモリー構造体を反復的に形成することによって多層のメモリー構造体を形成する実施形態に拡張されて具現され得る。
【００３０】
本発明の実施形態による垂直形不揮発性メモリー装置の製造方法は、不揮発性メモリーセルの３次元積層体を形成する技術を含むことができる。
（製造方法−第１の側面）
図１〜図８は、本発明の技術的思想の第１の側面（ａｓｐｅｃｔ）を具現する３次元半導体装置の製造方法を説明するための断面図である。
図１を参照すれば、基板（図示せず）の上に複数の第１の膜（複数の鋳型膜）１２０及び複数の第２の膜（又は複数の犠牲膜）１３０を順に、そして交互に蒸着する。その結果、図１に図示したように、犠牲膜１３０は垂直方向に積層された鋳型膜１２０の間に介在され得る。
【００３１】
犠牲膜１３０は鋳型膜１２０に対して蝕刻選択性を有する物質で形成され得る。即ち、犠牲膜１３０は、所定の蝕刻レシピーを使用する蝕刻工程で、鋳型膜１２０に対する蝕刻を実質的に防止しながら、除去できる物質で形成され得る。例えば、鋳型膜１２０がシリコン酸化膜である場合、犠牲膜１３０はシリコン窒化膜であり得る。
一方、「蝕刻選択性」という用語は、以下に述べるような意味で使用される。即ち、複数の薄膜ａ及びｂの間の「蝕刻選択性」は、使用される蝕刻レシピーで、選択される薄膜ａと選択されない薄膜ｂとの蝕刻速度の比率（以下、「蝕刻選択比」という）を通じて定量的に表現できる。「蝕刻選択性を有する」という表現は、このような蝕刻速度の間の差異が実質的に十分に大きいという意味で理解できる。
【００３２】
図２を参照すれば、複数の鋳型膜１２０及び複数の犠牲膜１３０を貫通する開口部１０５を形成した後、開口部１０５の内側壁を順に覆う絶縁性保護膜１５０及び半導体膜１６０を形成する。一方、一部の実施形態によれば、図示したように、半導体膜１６０が形成された開口部１０５を満たす埋め込み絶縁膜１７０がさらに形成され得る。
【００３３】
絶縁性保護膜１５０は、犠牲膜１３０に対して蝕刻選択性を有する物質で形成でき、その厚さ及び物質の種類等は半導体膜１６０の物質及び薄膜構造にしたがって多様に変形できる。
本発明の一部の実施形態によれば、絶縁性保護膜１５０はシリコン酸化物、窒素が含まれたシリコン酸化物、シリコン酸化窒化物、シリコン窒化物又は高誘電率の誘電膜（ｈｉｇｈ−ｋ  ｄｉｅｌｅｃｔｒｉｃｓ）の中の少なくとも１つを含むことができる。一方、絶縁性保護膜１５０と鋳型膜１２０とを形成する製造工程（又は蒸着工程）が互いに異なるので、絶縁性保護膜１５０は、化学的組成、密度、及びそれに含まれた不純物濃度の中の少なくとも１つにおいて、鋳型膜１２０と異なるか、或いは絶縁性保護膜１５０と鋳型膜１２０との間には不連続的境界面が形成され得る。
【００３４】
図３を参照すれば、複数の鋳型膜１２０及び複数の犠牲膜１３０をパターニングして、複数の犠牲膜１３０の側壁を露出させるトレンチ２００を形成する。トレンチ２００は、開口部１０５から離隔された位置で複数の鋳型膜１２０及び複数の犠牲膜１３０を貫通するように形成され得る。
【００３５】
続いて、トレンチ２００によって露出された複数の犠牲膜１３０を選択的に除去して絶縁性保護膜１５０の側壁を露出させるリセス領域２１０を形成する。リセス領域２１０を形成する段階は、鋳型膜１２０及び絶縁性保護膜１５０に対して蝕刻選択性を有する蝕刻レシピーを使用して犠牲膜１３０を等方的に蝕刻する段階を含むことができる。例えば、鋳型膜１２０及び犠牲膜１３０が各々シリコン酸化膜及びシリコン窒化膜である場合、リセス領域２１０は燐酸を含む蝕刻液を使用して形成され得る。
一方、蝕刻レシピーに対して鋳型膜１２０及び絶縁性保護膜１５０が犠牲膜１３０に対して十分に大きい蝕刻選択比を有しない場合、図３に図示したように、犠牲膜１３０に隣接する絶縁性保護膜１５０の表面は、犠牲膜１３０を蝕刻する間に部分的にリセスされ得る。
【００３６】
以後、図４に図示したように、絶縁性保護膜１５０の露出された部分を選択的に除去して絶縁性保護膜１５０に隣接する半導体膜１６０の表面を露出させた後、図５に図示したように、半導体膜１６０の露出された表面を順に覆う情報格納膜２２０及び導電パターン２３０を形成する。情報格納膜２２０は水平方向に延長されて、図示したように、導電パターン２３０の上部面及び下部面を覆うことができる。
【００３７】
半導体膜１６０の表面を露出させる段階は、半導体膜１６０に対して蝕刻選択性を有する蝕刻レシピーを使用して実施できる。一実施形態によれば、蝕刻レシピーは鋳型膜１２０に対しても蝕刻選択性を有するように選択され得る。
【００３８】
他の実施形態によれば、鋳型膜１２０及び絶縁性保護膜１５０は、十分に高い蝕刻選択比を有しない物質で形成され得る。即ち、鋳型膜１２０及び絶縁性保護膜１５０は半導体膜１６０の表面を露出させる間に共に蝕刻できる。この場合、絶縁性保護膜１５０の露出された部分を除去する間に、リセス領域２１０の厚さ（即ち、垂直に隣接する２つの鋳型膜の間の距離）は、図１に図示された犠牲膜１３０の最初の蒸着厚さより大きくなり得る。
【００３９】
一方、鋳型膜１２０及び絶縁性保護膜１５０の蝕刻速力（ｅｔｃｈ  ｒａｔｅｓ）は互いに異なり得る。例えば、絶縁性保護膜１５０の蝕刻速力が鋳型膜１２０の蝕刻速力より大きい場合、絶縁性保護膜１５０の垂直方向の厚さは、平均値において、鋳型膜１２０の垂直方向の厚さより減少され得る。この場合、図６に図示したように、情報格納膜２２０の一部分は鋳型膜１２０と半導体膜１６０との側壁の間へ延長され得る。
これに対し、絶縁性保護膜１５０の蝕刻速力が鋳型膜１２０の蝕刻速力より小さい場合、絶縁性保護膜１５０の垂直方向の厚さは鋳型膜１２０の垂直方向の厚さより大きくなり得る。即ち、図７に図示したように、絶縁性保護膜１５０は情報格納膜２２０と半導体膜１６０との側壁の間へ延長された部分を有することができる。
【００４０】
本発明の変形された実施形態によれば、半導体膜１６０を形成する前に、絶縁性保護膜１５０を形成する段階が省略される。この場合、図８に図示したように、半導体膜１６０は鋳型膜１２０に直接接触するように形成される。しかし、半導体膜１６０が犠牲膜１３０に対して十分に大きい蝕刻選択性を有しない物質で形成される場合、リセス領域２１０を形成する間に、半導体膜１６０の表面がリセスされ得る。製品の特性が半導体膜１６０の厚さの均一性に大きく影響を受けるのであれば、このようなリセスは防止されなければならない。
【００４１】
一方、本発明の一部の実施形態によれば、トレンチ２００からの距離が異なる複数の開口部１０５、及びこれを満たす半導体膜１６０が、一対の隣接するトレンチ２００の間に形成され得る。例えば、一対の隣接するトレンチ２００の間には、トレンチ２００からの距離が異なる、２つ〜８つの半導体膜１６０が形成され得る。このような構造の場合、半導体膜１６０に対する蝕刻損傷及び厚さの不均一性がさらに深くなり得る。なぜならば、リセス領域２１０を形成するために使用される蝕刻物質に長く露出されるほど半導体膜１６０に対する蝕刻損傷は増加するので、トレンチ２００に近いほど、半導体膜１６０に対する蝕刻損傷は深くなり得る。
【００４２】
図１〜図７を参照して説明されたように、絶縁性保護膜１５０は犠牲膜１３０と半導体膜１６０との間に介在されてリセス領域２１０を形成する間に半導体膜１６０の蝕刻損傷を予防する。これにより、図８を参照して説明された実施形態と異なり、半導体膜１６０の厚さの均一性は確保できる。例えば、本発明の一部の実施形態によれば、絶縁性保護膜１５０の側壁の上で測定される半導体膜１６０の厚さＴ１と情報格納膜２２０の側壁の上で測定される半導体膜１６０の厚さＴ２との間の差異（即ち、Ｔ１−Ｔ２）は、半導体膜１６０の平均的な厚さの（１／１０）より小さいことがあり得る。
【００４３】
（製造方法−第２の側面）
図９〜図１５は、本発明の技術的思想の第２の側面を具現する３次元半導体装置の製造方法を説明するための断面図である。図１６は、不純物濃度にしたがう蝕刻速力を例示的に図示するグラフである。
図９を参照すれば、基板１０の上に積層膜構造体１００を形成した後、これを貫通する開口部（リセスホール）１０５を形成する。
【００４４】
積層膜構造体１００は、順に、そして交互に形成される複数の第１の膜（鋳型膜）１２０及び複数の第２の膜（犠牲膜）１３０を含むことができる。これに加えて、積層膜構造体１００はその最上部に形成されるキャッピングマスク膜（キャッピングマスクパターン）１４０をさらに含むことができる。
第１の膜１２０は、第２の膜１３０に対して蝕刻選択性を有する物質で形成でき、キャッピングマスク膜１４０は、第１及び第２の膜１２０、１３０の全てに対して蝕刻選択性を有する物質で形成され得る。即ち、化学的組成又は物理的構造において、第１の膜１２０及び第２の膜１３０は互いに異なる物質であり、キャッピングマスク膜１４０は第１及び第２の膜１２０、１３０と異なる物質であり得る。例えば、第１の膜１２０、第２の膜１３０及びキャッピングマスク膜１４０は、上述した蝕刻選択性の要件を充足させ、その各々は、シリコン酸化物、シリコン窒化物、シリコン酸化窒化物、シリコンゲルマニウム、シリコン、カーバイドの中で選択される１つを含むことができる。一部の実施形態によれば、第１の膜１２０はシリコン酸化物であり、第２の膜１３０はシリコン窒化物であり、キャッピングマスク膜１４０はシリコン、シリコンカーバイド又はシリコンゲルマニウムの中の少なくとも１つであり得る。
【００４５】
開口部（リセスホール）１０５は、基板１０の上部面をリセスさせるように形成され得る。これにより、開口部１０５下の基板１０には、リセス溝ＲＨが形成され得る。リセス溝ＲＨは、図９に図示したように、下に行くほど幅が狭くなるように形成され得るが、その形態は多様に変形できる。
【００４６】
図１０を参照すれば、キャッピングマスク膜１４０を蝕刻マスクとして使用し、開口部１０５によって露出される第１及び第２の膜１２０、１３０の側壁を水平方向に蝕刻する。これにより、図示したように、キャッピングマスク膜１４０と基板１０との間にはアンダーカット領域ＵＣが形成され得る。水平方向の側面で、アンダーカット領域ＵＣは、第１及び第２膜１２０、１３０と開口部１０５との間の領域に形成され得る。
【００４７】
アンダーカット領域ＵＣを形成する段階は、基板１０に対して蝕刻選択性を有する蝕刻レシピーを使用して第１及び第２の膜１２０、１３０を等方的に蝕刻する段階を含むことができる。この段階は、第１及び第２の膜１２０、１３０を同時に蝕刻する方式、又はこれらの中の１つ及び他の１つを逐次的に蝕刻する方式を通じて実施できる。例えば、第１の膜１２０を蝕刻した後、第２の膜１３０を蝕刻する過程を通じてアンダーカット領域ＵＣを形成できる。この場合、アンダーカット領域ＵＣは、第１の膜１２０の付近でよりも第２の膜１３０の付近で、より広い幅を有することができる。
【００４８】
図１１を参照すれば、アンダーカット領域ＵＣが形成された結果物の上に絶縁性保護膜１５０を形成する。絶縁性保護膜１５０は、アンダーカット領域ＵＣの幅（即ち、開口部１０５とアンダーカット領域ＵＣの外側壁との間の距離）より小さい厚さでコンフォーマルに形成され得る。これにより、絶縁性保護膜１５０は、第１及び第２の膜１２０、１３０の側壁、及びリセス溝ＲＨの内壁を覆うように形成される。この時、第１及び第２の膜１２０、１３０の側壁を覆う絶縁性保護膜１５０の部分は、キャッピングマスク膜１４０の陰（ｓｈａｄｏｗ）となるアンダーカット領域ＵＣ内に形成される。
【００４９】
一部の実施形態によれば、絶縁性保護膜１５０は、第１の膜１２０又は第２の膜１３０に対して蝕刻選択性を有する物質で形成され得る。例えば、絶縁性保護膜１５０は、第２の膜１３０と異なる物質で形成され得る。より具体的に、絶縁性保護膜１５０は、シリコン酸化物、窒素が含まれたシリコン酸化物、シリコン酸化窒化物、シリコン窒化物又は高誘電率の誘電膜の中の少なくとも１つを含むことができる。
一方、絶縁性保護膜１５０と第１の膜１２０とを形成する製造工程（又は蒸着工程）が互いに異なるので、絶縁性保護膜１５０は、化学的組成、密度及びそれに含まれた不純物濃度の中の少なくとも１つにおいて、第１の膜１２０と異なるか、或いは絶縁性保護膜１５０と第１の膜１２０との間には不連続的境界面が形成され得る。
【００５０】
図１２を参照すれば、絶縁性保護膜１５０のリセス溝ＲＨを覆う部分（以下、「第３の部分」）１５０ｃへ不純物を注入する。このような不純物注入は、第１の及び第２の膜１２０、１３０の側壁を覆う絶縁性保護膜１５０の部分（以下、「第１の部分」）１５０ａでは抑制され得る。
【００５１】
一部の実施形態によれば、不純物注入はキャッピングマスク膜１４０をイオンマスクとして使用するイオン注入工程（ＩＩＰ）を利用して実施できる。この場合、不純物はキャッピングマスク膜１４０を覆う絶縁性保護膜１５０の一部分（以下、「第２の部分」）１５０ｂへ注入され得る。しかし、キャッピングマスク膜１４０がイオンマスクとして使用されるので、第１の部分１５０ａへの不純物注入は上述したように抑制され得る。結果的に、絶縁性保護膜１５０は不純物濃度で差異を有する複数の部分を有する。
一部の実施形態によれば、このような不純物濃度での差異を具現するために、イオン注入工程（ＩＩＰ）で使用される不純物は基板１０の上部面へ実質的に垂直に入射され得る。
【００５２】
以後、絶縁性保護膜１５０の第２の部分１５０ｂをアンダーカット領域ＵＣ内に残存させながら、絶縁性保護膜１５０の第３の部分１５０ｃを選択的に除去する。これにより、リセス溝ＲＨの内壁（即ち、底面及び側壁）の全体が露出され得る。一部の実施形態によれば、この過程は、図１４に図示したようにキャッピングマスク膜１４０及び基板１０に対して蝕刻選択性を有する蝕刻レシピーを使用して絶縁性保護膜１５０を等方的に蝕刻する段階を含むことができる。この場合、上述した不純物濃度の空間的な差異によって、絶縁性保護膜１５０の第３の部分１５０ｃは選択的に除去され、アンダーカット領域ＵＣ内には局所化された絶縁スペーサー１５５が残存できる。
【００５３】
図１６は、発明者によって遂行された実験結果を図示する実験グラフである。
実験は、シリコン酸化膜にボロン（ホウ素）イオンを注入した後、蝕刻速力を測定した。実験で使用された蝕刻液及びイオンエネルギーは同一であった。グラフの横軸は蝕刻時間であり、縦軸は蝕刻量であり、曲線Ｃ１、Ｃ２及びＣ３は各々０、５．０×１０１２、５．０×１０１４のドーズ（ｄｏｓｅ）でボロン（ホウ素）が注入された試料から得られる実験結果を示す。図１６から分かるように、イオンが注入された場合が注入されない場合に比べてさらに速い蝕刻速力特性を示す。特に、曲線Ｃ１とＣ３とを比較すれば、おおよそ８０〜１００秒の蝕刻時間の間に、５０Åの蝕刻量の差異が得られる。即ち、不純物濃度の差異は蝕刻速力の差異を示した。
したがって、図１３を参照して説明されたように、ドーピングされた第３の部分１５０ｃが選択的に除去する間に、ドーピングされない（ｕｎｄｏｐｅｄ）第１の部分１５０ａはアンダーカット領域ＵＣ内に残存できる。
【００５４】
変形された実施形態によれば、絶縁性保護膜１５０を等方的に蝕刻する前に、図１３に図示したように、絶縁性保護膜１５０を異方的に蝕刻する段階がさらに実施できる。この段階は、キャッピングマスク膜１４０を蝕刻マスクとして使用することができる。これにより、絶縁性保護膜１５０はリセス溝ＲＨの底、そしてキャッピングマスク膜１４０の上部で除去され、アンダーカット領域ＵＣ内に残存できる。一方、異方的蝕刻の結果として、絶縁性保護膜１５０はリセス溝ＲＨの側壁の上にも残存できる。リセス溝ＲＨの側壁の上に残存する絶縁性保護膜１５０の部分１５０ｃは、図１４を参照して説明された等方的蝕刻段階で除去できる。
【００５５】
図１５を参照すれば、絶縁スペーサー１５５が形成された結果物の上に半導体膜１６０を形成する。半導体膜１６０は、リセス溝ＲＨの内壁及び絶縁スペーサー１５５の内壁を実質的にコンフォーマルに覆うように形成され得る。一部の実施形態によれば、半導体膜１６０は化学的気相蒸着（ＣＶＤ）又は原子層蒸着（ＡＬＤ）技術を使用して形成されるシリコン膜であり得る。
【００５６】
（製造方法−第３の側面）
一方、本発明の技術的思想の第３の側面によれば、絶縁スペーサー１５５は、半導体膜１６０の蒸着工程での技術的な問題を解決するのに寄与できる。
発明者の実験によれば、半導体膜１６０の蒸着工程は、それによって被せる下地膜（ｕｎｄｅｒｌａｙｅｒ）の物性に影響を受ける。例えば、半導体膜１６０を所定の厚さに形成するのに所要される時間（又は、培養時間（ｉｎｃｕｂａｔｉｏｎ  ｔｉｍｅ））又は半導体膜１６０の厚さの均一性（ｕｎｉｆｏｒｍｉｔｙ）は、下地膜の物性に依存される。より具体的に、半導体膜１６０が化学的気相蒸着又は原子層蒸着技術を使用して形成される多結晶シリコンである場合、発明者の実験によれば、半導体膜１６０の培養時間及び厚さの均一性は、シリコン酸化膜に比べてシリコン窒化膜が優れた。このような実験結果を考慮した本発明の一部の実施形態によれば、絶縁スペーサー１５５又は絶縁性保護膜１５０は、窒素を含有する酸化物、シリコン酸化窒化物、又はシリコン窒化物であり得る。
【００５７】
（製造方法−第４側面）
図１７〜図２０は、本発明の技術的思想の第４側面を具現する３次元半導体装置の製造方法を説明するための断面図である。説明を簡単にするために、図９〜図１５を参照して説明された方法と重複される技術的な特徴に対する説明は省略される。
【００５８】
図１７を参照すれば、イオン注入工程（ＩＩＰ）を実施する前に、絶縁性保護膜１５０をコンフォーマルに覆う補助マスク膜９０を形成する。一部の実施形態によれば、補助マスク膜９０は半導体特性を有する物質であり得る。例えば、補助マスク膜９０は、蒸着技術を使用して形成される多結晶シリコン膜であり得る。
【００５９】
図１８を参照すれば、補助マスク膜９０を異方性蝕刻して開口部１０５の底で絶縁性保護膜１５０を露出させる補助スペーサー９５を形成する。キャッピングマスク膜１４０は、補助マスク膜９０を異方性蝕刻する間に蝕刻マスクとして使用できる。これにより、図示したように、補助スペーサー９５は、アンダーカット領域ＵＣ内部、その付近に局所化され得る。
【００６０】
続いて、イオン注入工程（ＩＩＰ）を実施して露出された絶縁性保護膜１５０内へ不純物を注入する。これにより、キャッピングマスク膜１４０の上の第２の部分１５０ｂ及び開口部１０５の底面の上の第３の部分１５０ｃは不純物でドーピングされる。この時、補助スペーサー９５は、不純物がアンダーカット領域ＵＣに形成された絶縁性保護膜１５０の部分へ注入されることを防止するイオンマスクとして機能することができる。これにより、アンダーカット領域ＵＣの第１の部分１５０ａはドーピングされない。結果的に、図１２を参照して説明されたように、絶縁性保護膜１５０は、不純物が注入される第２及び第３の部分１５０ｂ、１５０ｃ、及びドーピングされない第１の部分１５０ａを有する。
【００６１】
続いて、図１９に図示したように絶縁性保護膜１５０を異方的に蝕刻する段階、及び図２０に図示したように絶縁性保護膜１５０を等方的に蝕刻する段階を順に遂行し、リセス溝ＲＨの内壁を覆う半導体膜１６０を形成する。図１６を参照して説明されたように、不純物濃度の差異は蝕刻速力の差異を生じるので、図１４を参照して説明されたように、第３の部分１５０ｃを選択的に除去されて、リセス溝ＲＨの内壁全体が露出される。一方、先に説明されたように、変形された実施形態によれば、異方性及び等方性蝕刻段階の中の１つは省略されることができる。
【００６２】
キャッピングマスク膜１４０及び補助スペーサー９５は、異方性及び等方性蝕刻段階で、絶縁性保護膜１５０の第１の部分１５０ａ、複数の第１の膜１２０、及び複数の第２の膜１３０の蝕刻を防止する蝕刻マスクとして使用され得る。この時、補助スペーサー９５が絶縁性保護膜１５０の第１の部分１５０ａの蝕刻を防止するので、不純物濃度での空間的な差異を使わなくとも、第３の部分１５０ｃは選択的に除去できる。したがって、本発明の技術的思想は、イオン注入工程（ＩＩＰ）を省略するその他の変形された実施形態を通じても具現され得る。
【００６３】
以下では、図２１〜図３８を参照して、本発明の技術的思想の上述した様々な側面の中の少なくとも１つを具現するように構成される、３次元半導体装置の製造方法に対する実施形態を例示的に説明する。しかし、本発明の技術的思想が図２１〜図３８を参照して説明される以下の実施形態に限定的に適用されるものではない。
【００６４】
（製造方法−第１の実施形態）
図２１〜図２７は、本発明の技術的思想の上述した様々な側面の中の少なくとも１つを具現するように構成された第１の実施形態による３次元半導体装置の製造方法を説明するための断面図である。
図２１を参照すれば、基板１０の上に積層膜構造体１００を形成した後、これを貫通する開口部１０５を形成する。
【００６５】
基板１０は、半導体特性を有する物質、絶縁性物質、絶縁性物質によって被せた半導体、又は導電体の中の１つであり得る。例えば、基板１０はシリコンウエハーであり得る。また、積層膜構造体１００は、順に、そして交互に形成される複数の第１の膜（鋳型膜）１２０及び複数の第２の膜（犠牲膜）１３０を含むことができる。これに加えて、積層膜構造体１００は、その最上部に形成されるキャッピングマスク膜（キャッピングマスクパターン）１４０をさらに含むことができる。積層数での差異を除外すれば、積層膜構造体１００は、図９を参照して説明された方法を使用して形成され得る。
以下では、本発明の技術的思想に対するより容易な理解のために、鋳型膜１２０はシリコン酸化膜であり、犠牲膜１３０はシリコン窒化膜である実施形態を例示的に説明する。
【００６６】
一部の実施形態によれば、開口部１０５はホール形態に形成され得る。即ち、開口部１０５の各々は、その深さがその幅より少なくとも５倍以上大きい形態に形成され得る。この場合、開口部１０５は、特許請求の範囲に記載の「リセスホール」に相当する。これに加えて、この実施形態によれば、開口部（リセスホール）１０５は、基板１０の上部面（即ち、ｘｙ平面）の上に２次元的に形成され得る。即ち、開口部（リセスホール）１０５の各々は、ｘ及びｙ方向に沿って、他のものから離隔されて形成される孤立された領域であり得る。
【００６７】
開口部（リセスホール）１０５を形成する段階は積層膜構造体１００の上に開口部１０５（リセスホール）の位置を形成する所定のマスクパターンを形成する段階、及びこれを蝕刻マスクとして使用して積層膜構造体１００を異方性蝕刻する段階を含むことができる。
一部の実施形態によれば、開口部（リセスホール）１０５は、基板１０の上部面を露出させるように形成でき、異方性蝕刻段階での過度蝕刻（ｏｖｅｒ−ｅｔｃｈ）の結果として、図示したように基板１０は所定の深さでリセスされ得る。即ち、開口部（リセスホール）１０５の下にはリセス溝ＲＨが形成され得る。
【００６８】
図２２を参照すれば、開口部１０５を通じて露出される鋳型膜１２０及び犠牲膜１３０の側壁を蝕刻して、開口部１０５から水平方向に延長されて形成されるギャップ領域であるアンダーカット領域ＵＣを形成する。以後、アンダーカット領域ＵＣ、及び開口部１０５を満たす絶縁スペーサー１５５、半導体膜１６０、及び埋め込み絶縁膜１７０を形成する。
【００６９】
アンダーカット領域ＵＣ及び絶縁スペーサー１５５は、上述した図面（図９〜図１５）を参照して説明された製造方法を適用して形成され得る。その結果として、絶縁スペーサー１５５は、図２２に図示したように、実質的にアンダーカット領域ＵＣ内部に局所的に形成され得る。また、半導体膜１６０は、リセス溝ＲＨの内壁全体と直接接触するように形成され得る。
【００７０】
一方、本発明の一部の実施形態によれば、半導体膜１６０は原子層蒸着（ＡＬＤ）又は化学的気相蒸着（ＣＶＤ）技術の中の１つを使用して形成される多結晶シリコン膜であり得る。また、半導体膜１６０は、開口部１０５の幅の（１／５０）〜（１／５）の範囲で選択される厚さで形成され得る。
変形された実施形態によれば、半導体膜１６０はエピタキシァル技術の中の１つを使用して形成され得る。２０１０年２月２日に出願された韓国出願番号２０１０−０００９６２８は、半導体膜１６０を形成するための方法として使用され得るエピタキシァル技術を開示し、ここに開示された内容は完全な形態でこの出願の一部に含まれる。
本発明の他の変形された実施形態によれば、半導体膜１６０は、有機半導体膜及び炭素ナノ構造体の中の１つであり得る。
【００７１】
図２３を参照すれば、半導体膜１６０を平坦化蝕刻して、２次元的に分離された半導体パターン１６５を形成する。この段階は、少なくともキャッピングマスク膜１４０の上部面を露出させるように実施できる。しかし、図示したようにキャッピングマスク膜１４０を除去して鋳型膜１２０を露出させるように実施できる。
【００７２】
一方、半導体パターン１６５の上部領域に接続するパッドパターン１８０がさらに形成され得る。パッドパターン１８０を形成する段階は、埋め込み絶縁膜１７０をリセスして開口部１０５の上部領域にギャップ領域を形成し、これを満たすパッド導電膜を形成した後、パッド導電膜を平坦化蝕刻する段階を含むことができる。
【００７３】
ギャップ領域は、埋め込み絶縁膜１７０を選択的に蝕刻して開口部１０５内で半導体膜１６０の上部側壁を露出させることによって形成され得る。これにより、埋め込み絶縁膜１７０は、開口部１０５内に局所化された埋め込み絶縁パターン１７５を形成する。
【００７４】
パッド導電膜は、半導体膜１６０と異なる導電形を有する半導体物質であり得る。例えば、パッド導電膜は、蒸着技術を使用して形成されるｎ形多結晶シリコン膜であり得る。
変形された実施形態によれば、パッド導電膜を形成した後、半導体膜１６０又はパッド導電膜内へ不純物を注入する段階がさらに実施できる。一方、パッド導電膜を平坦化蝕刻する段階は、半導体膜１６０を平坦化する段階と同時に遂行できる。
【００７５】
図２４を参照すれば、積層膜構造体１００を貫通しながら犠牲膜１３０及び鋳型膜１２０の側壁を露出させるトレンチ２００を形成する。トレンチ２００は、開口部１０５から離隔されてこれらの間を横切ることができる。
【００７６】
トレンチ２００を形成する段階は、積層膜構造体１００の上部に上部絶縁膜１９０を形成した後、上部絶縁膜１９０を蝕刻マスクとして使用して積層膜構造体１００を構成する膜を異方性蝕刻する段階を含むことができる。この時、トレンチ２００は、基板１０の上部面を露出させるように形成され得る。また、異方性蝕刻段階での過度蝕刻（ｏｖｅｒ−ｅｔｃｈ）の結果として、図示したように、トレンチ２００下の基板１０は所定の深さでリセスされ得る。
【００７７】
一部の実施形態によれば、図２４に図示したように、一対のトレンチ２００が開口部１０５各々の両側に形成され得る。即ち、トレンチ２００を横切る方向に沿って配列される開口部１０５とトレンチ２００との数は実質的に同一であり得る。
しかし、本発明の技術的思想がこのような実施形態に限定されるものではない。例えば、一対の隣接するトレンチ２００の間には、２次元的に配列される複数の半導体パターン１６５が配置され得る。即ち、（一対の隣接するトレンチ２００の間に配置される）半導体パターン１６５の中の少なくとも２つは、トレンチ２００からの距離で、互いに異なり得る。
【００７８】
図２５を参照すれば、露出された犠牲膜１３０を選択的に除去して鋳型膜１２０の間にリセス領域２１０を形成する。リセス領域２１０は、トレンチ２００から水平方向に延長されて形成されるギャップ領域であり得、絶縁スペーサー１５５の側壁を露出させるように形成される。より具体的に、リセス領域２１０の外側境界（ｏｕｔｅｒ  ｂｏｕｎｄａｒｙ）は、それの上／下部に位置する鋳型膜１２０、及びそれの両側に位置するトレンチ２００によって限定される。また、リセス領域２１０の内部境界（ｉｎｔｅｒｎａｌ  ｂｏｕｎｄａｒｙ）はそれを垂直に貫通する絶縁スペーサー１５５によって形成される。
【００７９】
リセス領域２１０を形成する段階は、鋳型膜１２０及び絶縁スペーサー１５５に対して蝕刻選択性を有する蝕刻レシピーを使用して犠牲膜１３０を水平方向に蝕刻する段階を含むことができる。例えば、犠牲膜１３０がシリコン窒化膜であり、鋳型膜１２０がシリコン酸化膜である場合、水平方向の蝕刻段階は燐酸を含む蝕刻液を使用して遂行できる。この実施形態によれば、図２〜図４を参照して説明されたように、絶縁スペーサー１５５は、リセス領域２１０を形成する段階で半導体パターン１６５がリセスされることを防止する保護膜又は蝕刻停止膜として機能することができる。
【００８０】
図２６を参照すれば、リセス領域２１０を満たす水平構造体を形成する。水平構造体は、リセス領域２１０の内壁を覆う情報格納膜２２０、及びリセス領域２１０の残りの空間を満たす導電パターン２３０を含むことができる。
【００８１】
この実施形態によれば、水平構造体を形成する前に、絶縁スペーサー１５５の露出された側壁を蝕刻して、半導体パターン１６５の側壁を露出させる段階が実施できる。この段階は、図３及び図４を参照して説明された方法を利用して実施できる。これにり、絶縁スペーサー１５５は、垂直方向に分離されて、その各々は垂直方向の位置において鋳型膜１２０と半導体パターン１６５の側壁との間に局所的に配置され得る。垂直方向に分離された絶縁スペーサー１５５は、リング形態のパターンであり得る。
【００８２】
水平構造体を形成する段階は、リセス領域２１０を順に満たす情報格納膜２２０及び導電膜を順に形成した後、トレンチ２００内で導電膜を除去してリセス領域２１０内に導電パターン２３０を残す段階を含むことができる。情報格納膜２２０は、図示したように絶縁スペーサー１５５を蝕刻することによって露出される半導体パターン１６５の側壁に直接接触するように形成され得る。
【００８３】
情報格納膜２２０は、１つの薄膜又は複数の薄膜で構成され得る。導電膜は、情報格納膜２２０によって被せたリセス領域２１０を満たすように形成され得る。この時、トレンチ２００は、導電膜によって完全に又は部分的に満たされ得る。導電膜は、ドーピングされたシリコン、金属物質、金属窒化膜及び金属シリサイドの中の少なくとも１つを含むことができる。例えば、導電膜は、タンタル窒化膜又はタングステンを含むことができる。
一実施形態によれば、導電膜はトレンチ２００の内壁をコンフォーマルに覆うように形成でき、この場合、導電パターン２３０を形成する段階は、トレンチ２００内で導電膜を等方的蝕刻の方法に除去する段階を含むことができる。
他の実施形態によれば、導電膜はトレンチ２００を満たすように形成でき、この場合導電パターン２３０を形成する段階は、トレンチ２００内で導電膜を異方性蝕刻する段階を含むことができる。
【００８４】
フラッシュメモリーのための本発明の一実施形態によれば、導電パターン２３０を形成した後、不純物領域２４０を形成する段階がさらに実施できる。不純物領域２４０はイオン注入工程を通じて形成でき、トレンチ２００を通じて露出された基板１０内に形成され得る。一方、不純物領域２４０は、基板１０と異なる導電形を有することができる。
【００８５】
図２７を参照すれば、トレンチ２００を満たす電極分離パターン２５０を形成した後、パッドパターン１８０の各々に接続する上部プラグ２６０及び上部プラグ２６０を連結する上部配線２７０を順に形成する。上部配線２７０の各々は、上部プラグ２６０を通じて半導体パターン１６５に電気的に連結でき、導電パターン２３０を横切るように形成され得る。ＮＡＮＤフラッシュメモリーのための実施形態によれば、上部配線２７０は、複数のセルストリングの一端に接続するビットラインとして使用され得る。
【００８６】
（製造方法−第２の実施形態）
図２８〜図３２は、本発明の技術的思想の上述した様々な側面の中の少なくとも１つを具現するように構成された第２の実施形態による３次元半導体装置の製造方法を説明するための断面図である。説明を簡単にするために、上述した製造方法と重複される技術的特徴に対する説明は省略される。
【００８７】
図２８を参照すれば、基板１０の上に積層膜構造体１００を形成し、積層膜構造体１００を貫通する開口部１０５を形成した後、開口部１０５の内壁を覆う保護膜１５０をコンフォーマルに形成する。
【００８８】
この実施形態によれば、保護膜１５０を形成する前に、開口部１０５によって露出される犠牲膜１３０の側壁をリセスして、鋳型膜１２０の間にアンダーカット領域ＵＣを形成できる。この場合、１つの開口部１０５の周囲には、互いに異なる高さで形成される複数のアンダーカット領域ＵＣが形成され得る。
【００８９】
保護膜１５０は、アンダーカット領域ＵＣを満たすように形成され得る。即ち、保護膜１５０は、アンダーカット領域ＵＣの各々の厚さの半分より厚く、開口部１０５の幅の半分より薄い厚さで形成され得る。
【００９０】
一方、変形された実施形態によれば、図示したように、積層膜構造体１００は先の実施形態と異なりにキャッピングマスク膜１４０を包まないこともあり得る。即ち、この実施形態による積層膜構造体は、犠牲膜１３０及び鋳型膜１２０で構成され得る。
【００９１】
図２９を参照すれば、保護膜１５０をパターニングしてアンダーカット領域ＵＣに残存する保護スペーサー１５５を形成する。保護スペーサー１５５を形成する段階は、図１０〜図１４を参照して説明された製造方法を利用して実施できる。その他の方法としては、保護スペーサー１５５は、保護膜１５０を等方的に蝕刻する段階を通じてアンダーカット領域ＵＣ内に局所化できる。先の実施形態と同様に、保護膜１５０は、リセス溝ＲＨ内で完全に除去されて、リセス溝ＲＨの内壁全体が露出され得る。
【００９２】
図３０を参照すれば、開口部１０５の内壁を覆う半導体膜１６０を形成した後、開口部１０５の残りの空間を満たす埋め込み絶縁パターン１７５及びパッドパターン１８０を形成する。この段階は、図２２及び図２３を参照して説明された製造方法を利用して遂行できる。
【００９３】
図３１を参照すれば、半導体膜１６０をパターニングして開口部１０５内に局所化された半導体パターン１６５を形成した後、積層膜構造体１００を貫通するトレンチ２００を形成する。続いて、犠牲膜１３０を選択的に除去して保護スペーサー１５５を露出させるリセス領域２１０を形成する。この過程は、図２４及び図２５を参照して説明された製造方法を利用して遂行できる。
【００９４】
図３２を参照すれば、リセス領域２１０の内壁を覆う情報格納膜２２０及びリセス領域２１０の残りの空間を満たす導電パターン２３０を形成した後、トレンチ２００を満たす電極分離パターン２５０、パッドパターン１８０の各々に接続する上部プラグ２６０及び上部プラグ２６０を連結する上部配線２７０を順に形成する。電極分離パターン２５０を形成する前に、不純物領域２４０を形成する段階がさらに実施できる。この段階は、図２６及び図２７を参照して説明された製造方法を利用して遂行できる。
【００９５】
一方、一部の実施形態によれば、保護スペーサー１５５を除去する段階が省略される。この場合、図３２に図示したように、情報格納膜２２０と半導体パターン１６５との間には保護スペーサー１５５が介在され得る。しかし、他の実施形態によれば、図２６を参照して説明されたように、保護スペーサー１５５を除去した後、半導体パターン１６５の側壁に直接接触する情報格納膜２２０を形成できる。
【００９６】
アンダーカット領域ＵＣが犠牲膜１３０の側壁の上に局所的に形成されるので、保護スペーサー１５５は、図３２に図示したように、鋳型膜１２０と半導体パターン１６５との間に形成されない。したがって、保護スペーサー１５５は先に説明された実施形態と異なり、絶縁性物質に限定される必要がない。即ち、この実施形態によれば、保護スペーサー１５５は、絶縁性物質、導電性物質及び半導体物質の中の少なくとも１つであり得る。例えば、図３２に図示したように、保護スペーサー１５５が情報格納膜２２０と半導体パターン１６５との間に介在される場合、保護スペーサー１５５は半導体パターン１６５と同様の半導体物質や情報格納膜２２０を構成する物質であり得る。
【００９７】
（製造方法−第３の実施形態）
図３３〜図３６は、本発明の技術的思想の上述した様々な側面の中の少なくとも１つを具現するように構成された第３の実施形態による３次元半導体装置の製造方法を説明するための断面図である。説明を簡単にするために、上述した製造方法と重複される技術的特徴に対する説明は省略される。
【００９８】
図３３を参照すれば、基板１０の上に下部導電領域５０を形成した後、下部導電領域５０の上に積層膜構造体１００を形成する。続いて、積層膜構造体１００を貫通して下部導電領域５０にリセス溝ＲＨを有する開口部１０５を形成する。
【００９９】
一部の実施形態によれば、下部導電領域５０は基板１０内に不純物を注入することによって形成される不純物領域であり得る。この場合、下部導電領域５０は基板１０と異なる導電形を有するように形成され得る。
【０１００】
この実施形態によれば、積層膜構造体１００は順に、そして交互に形成される複数の第１の膜１２０及び複数の第２の膜１３０を含み，複数の第１の膜１２０は絶縁性物質（例えば、シリコン酸化物）であり、複数の第２の膜１３０は導電性物質（例えば、ドーピングされた多結晶シリコン）であり得る。
これに加えて、その最上部に形成されるキャッピングマスク膜１４０をさらに含むことができる。キャッピングマスク膜１４０は、第１及び第２の膜１２０、１３０と異なる物質であり得る。例えば、キャッピングマスク膜１４０は、シリコン酸化物、シリコン窒化物、シリコン酸化窒化物、シリコンゲルマニウム、シリコン、カーバイドの中で、第１及び第２の膜１２０、１３０と異なるものから選択される１つであり得る。
【０１０１】
図３４を参照すれば、開口部１０５を通じて露出される複数の第１の膜１２０及び複数の第２の膜１３０の側壁を蝕刻して、開口部１０５から水平方向に延長されて形成されるギャップ領域であるアンダーカット領域ＵＣを形成する。以後、アンダーカット領域ＵＣに、絶縁スペーサー１５５及び補助スペーサー９５を形成する。この過程は、図１７〜図２０を参照して説明された製造方法を利用して実施できる。その結果、絶縁スペーサー１５５及び補助スペーサー９５はアンダーカット領域ＵＣ内に局所的に配置され、リセス溝ＲＨの内壁全体が露出される。
【０１０２】
図３５を参照すれば、リセス溝ＲＨ及び補助スペーサー９５の内壁を覆う半導体膜１６０を形成した後、開口部１０５の残りの空間を満たす埋め込み絶縁パターン１７５及びパッドパターン１８０を形成する。この段階は、図２２及び図２３を参照して説明された製造方法又は図３０を参照して説明された製造方法を利用して遂行できる。
【０１０３】
図３６を参照すれば、半導体膜１６０をパターニングして、開口部１０５内に局所化された半導体パターン１６５を形成した後、パッドパターン１８０の各々に接続する上部プラグ２６０及び上部プラグ２６０を連結する上部配線２７０を順に形成する。この過程は、図３２を参照して説明された製造方法を利用して遂行できる。
【０１０４】
一方、キャッピングマスク膜１４０を除去した後、上部絶縁膜１９０を形成する段階がさらに実施できる。キャッピングマスク膜１４０は、半導体パターン１６５及びパッドパターン１８０に対して蝕刻選択性を有する蝕刻方法を使用して選択的に除去できる。上部プラグ２６０は、上部絶縁膜１９０を貫通してパッドパターン１８０に接続することができる。
【０１０５】
図３６に図示したように、絶縁スペーサー１５５は、補助スペーサー９５及び複数の第２の膜１３０の間に介在される。データを格納するための要素が補助スペーサー９５と複数の第２の膜１３０との間に形成する一部メモリー半導体装置の場合、絶縁スペーサー１５５は情報を格納するための要素として使用され得る。例えば、絶縁スペーサー１５５は電荷を格納するための多層薄膜構造であり得る。
【０１０６】
（製造方法−第４の実施形態）
図３７〜図３９は、本発明の技術的思想の上述した様々な側面の中の少なくとも１つを具現するように構成された第４の実施形態による３次元半導体装置の製造方法を説明するための断面図である。説明を簡単にするために、上述した製造方法と重複される技術的特徴に対する説明は省略される。
【０１０７】
図３７を参照すれば、図２１及び図２２を参照して説明された製造方法を利用して、開口部１０５が形成された積層膜構造体１００を基板１０の上に形成した後、開口部１０５から水平方法に延長されて形成されるギャップ領域であるアンダーカット領域ＵＣを形成する。
続いて、図１７〜図２０を参照して説明された製造方法を利用して、アンダーカット領域ＵＣ及び開口部１０５を満たす絶縁スペーサー１５５、補助スペーサー９５及び半導体パターン１６５を形成する。これにより、図３７に図示したように、半導体パターン１６５はリセス溝ＲＨの内壁全体を覆い、絶縁スペーサー１５５はアンダーカット領域ＵＣ内に局所的に形成される。
これに加えて、図２２及び図２３を参照して説明された製造方法を利用して、半導体パターン１６５が形成された開口部１０５を満たす埋め込み絶縁パターン１７５及びパッドパターン１８０を順に形成する。
【０１０８】
図３８を参照すれば、積層膜構造体１００を貫通するトレンチ２００を形成した後、犠牲膜１３０を除去して絶縁スペーサー１５５の側壁を露出させるリセス領域２１０を形成する。この過程は、図２４及び図２５を参照して説明された製造方法を利用して実施できる。
【０１０９】
この実施形態によれば、絶縁スペーサー１５５は、情報を格納するための要素として使用され得る。この場合、絶縁スペーサー１５５は少なくとも１つの「トンネル絶縁膜」、少なくとも１つの「電荷格納膜」又は少なくとも１つの「ブロッキング絶縁膜」の中の少なくとも１つを含むことができる。「トンネル絶縁膜」は、「電荷格納膜」と半導体パターン１６５との間に介在され、「ブロッキング絶縁膜」は、「電荷格納膜」と導電パターン２３０との間に介在され得る。
【０１１０】
「電荷格納膜」は、トラップサイトが豊かな絶縁膜及びナノ粒子を含む絶縁膜の中の１つであり得、化学気相蒸着又は原子層蒸着技術の中の１つを使用して形成され得る。例えば、「電荷格納膜」は、トラップ絶縁膜、浮遊ゲート電極又は導電性ナノドット（ｃｏｎｄｕｃｔｉｖｅ  ｎａｎｏ  ｄｏｔｓ）を含む絶縁膜の中の１つを含むことができる。さらに具体的な例として、「電荷格納膜」は、シリコン窒化膜、シリコン酸化窒化膜、シリコン−リッチ窒化膜（Ｓｉ−ｒｉｃｈ  ｎｉｔｒｉｄｅ）、ナノ結晶質シリコン（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  Ｓｉ）、及び薄層化されたトラップ膜（ｌａｍｉｎａｔｅｄ  ｔｒａｐ  ｌａｙｅｒ）の中の少なくとも１つを含むことができる。
【０１１１】
「トンネル絶縁膜」は、「電荷格納膜」より大きいバンドギャップを有する物質の中の１つであり得る。例えば、「トンネル絶縁膜」は、化学気相蒸着又は原子層蒸着技術の中の１つを使用して形成されるシリコン酸化膜であり得る。
「ブロッキング絶縁膜」は、「トンネル絶縁膜」より小さく「電荷格納膜」より大きいバンドギャップを有する物質の中の１つであり得る。例えば、「ブロッキング絶縁膜」は、アルミニウム酸化膜及びハフニウム酸化膜等のような高誘電膜を含むことができる。
【０１１２】
変形された実施形態によれば、絶縁スペーサー１５５は、上述した実施形態と類似し、リセス領域２１０を形成する間に補助スペーサー９５が蝕刻されることを防止する蝕刻停止膜として機能することができる。
【０１１３】
図３９を参照すれば、リセス領域２１０の内壁を覆う情報格納膜２２０及びリセス領域２１０の残りの空間を満たす導電パターン２３０を形成した後、トレンチ２００を満たす電極分離パターン２５０、パッドパターン１８０の各々に接続する上部プラグ２６０及び上部プラグ２６０を連結する上部配線２７０を順に形成する。
電極分離パターン２５０を形成する前に、不純物領域２４０を形成する段階がさらに実施できる。この段階は、図２６及び図２７を参照して説明された製造方法を利用して遂行できる。
【０１１４】
図４０は、本発明の実施形態によるフラッシュメモリー装置を具備するメモリーカード１２００の一例を簡略に示したブロック図である。
図４０を参照すれば、高容量のデータ格納能力を支援するためのメモリーカード１２００は本発明によるフラッシュメモリー装置１２１０を装着する。本発明の実施形態によるメモリーカード１２００は、ホスト（Ｈｏｓｔ）とフラッシュメモリー装置１２１０との間の諸般データ交換を制御するメモリーコントローラー１２２０を含む。
【０１１５】
ＳＲＡＭ１２２１は、プロセシングユニット１２２２の動作メモリーとして使用される。ホストインターフェイス１２２３は、メモリーカード１２００と接続されるホストのデータ交換プロトコルを具備する。エラー訂正ブロック１２２４は、マルチビットフラッシュメモリー装置１２１０から読出されたデータに含まれるエラーを検出及び訂正する。メモリーインターフェイス１２２５は、本発明の実施形態のフラッシュメモリー装置１２１０とインターフェイシングする。プロセシングユニット１２２２は、メモリーコントローラー１２２０のデータを交換するための諸般制御動作を実行する。
図示しないが、本発明の実施形態によるメモリーカード１２００は、ホストとのインターフェイシングのためのコードデータを格納するＲＯＭ（図示せず）等がさらに提供され得ることは、この分野の通常的な知識を習得した者に自明である。
【０１１６】
以上の本発明の実施形態のフラッシュメモリー装置及びメモリーカード又はメモリーシステムによれば、ダミーセルの消去特性が改善されたフラッシュメモリー装置１２１０を通じて信頼性の高いメモリーシステムを提供できる。特に、最近活発に進行される半導体ディスク装置（Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｄｉｓｋ：以下、ＳＳＤ）装置のようなメモリーシステムで、本発明の実施形態のフラッシュメモリー装置が提供され得る。この場合、ダミーセルから生じる読出しエラーを遮断することによって信頼性の高いメモリーシステムを具現することができる。
【０１１７】
図４１は、本発明の実施形態によるフラッシュメモリーシステム１３１０を装着する情報処理システム１３００を簡略に示すブロック図である。
図４１を参照すれば、モバイル機器やデスクトップコンピュータコンピューターのような情報処理システムに本発明のフラッシュメモリーシステム１３１０が装着される。
本発明の実施形態による情報処理システム１３００は、フラッシュメモリーシステム１３１０と各々のシステムバス１３６０に電気的に連結されたモデム１３２０、中央処理装置１３３０、ＲＡＭ１３４０、ユーザーインターフェイス１３５０を含む。フラッシュメモリーシステム１３１０は、先に言及されたメモリーシステム又はフラッシュメモリーシステムと実質的に同様に構成される。フラッシュメモリーシステム１３１０には、中央処理装置１３３０によって処理されたデータ又は外部で入力されたデータが格納される。
ここで、上述したフラッシュメモリーシステム１３１０が半導体ディスク装置（ＳＳＤ）で構成され得り、この場合、情報処理システム１３００は大容量のデータをフラッシュメモリーシステム１３１０に安定的に格納できる。そして、信頼性の増大にしたがって、フラッシュメモリーシステム１３１０はエラー訂正に所要される資源を節減できるので、高速のデータ交換機能を情報処理システム１３００に提供する。
図示しないが、本発明の実施形態による情報処理システム１３００には応用チップセット（Ａｐｐｌｉｃａｔｉｏｎ  Ｃｈｉｐｓｅｔ）、カメライメージプロセッサー（Ｃａｍｅｒａ  Ｉｍａｇｅ  Ｐｒｏｃｅｓｓｏｒ：ＣＩＳ）、入出力装置等がさらに提供され得ることは、この分野の通常的な知識を習得した者に自明である。
【０１１８】
また、本発明の実施形態によるフラッシュメモリー装置又はメモリーシステムは、多様な形態のパッケージに実装され得る。例えば、本発明の実施形態によるフラッシュメモリー装置又はメモリーシステムは、ＰｏＰ（Ｐａｃｋａｇｅ  ｏｎ  Ｐａｃｋａｇｅ）、  Ｂａｌｌ  ｇｒｉｄ  ａｒｒａｙｓ（ＢＧＡｓ）、Ｃｈｉｐ  ｓｃａｌｅ  ｐａｃｋａｇｅｓ（ＣＳＰｓ）、Ｐｌａｓｔｉｃ  Ｌｅａｄｅｄ  Ｃｈｉｐ  Ｃａｒｒｉｅｒ（ＰＬＣＣ）、Ｐｌａｓｔｉｃ  Ｄｕａｌ  Ｉｎ−Ｌｉｎｅ  Ｐａｃｋａｇｅ（ＰＤＩＰ）、Ｄｉｅ  ｉｎ  Ｗａｆｆｌｅ  Ｐａｃｋ、Ｄｉｅ  ｉｎ  Ｗａｆｅｒ  Ｆｏｒｍ、Ｃｈｉｐ  Ｏｎ  Ｂｏａｒｄ（ＣＯＢ）、Ｃｅｒａｍｉｃ  Ｄｕａｌ  Ｉｎ−Ｌｉｎｅ  Ｐａｃｋａｇｅ（ＣＥＲＤＩＰ）、Ｐｌａｓｔｉｃ  Ｍｅｔｒｉｃ  Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋ（ＭＱＦＰ）、Ｔｈｉｎ  Ｑｕａｄ  Ｆｌａｔｐａｃｋ（ＴＱＦＰ）、Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ（ＳＯＩＣ）、Ｓｈｒｉｎｋ  Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ（ＳＳＯＰ）、Ｔｈｉｎ  Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ（ＴＳＯＰ）、Ｔｈｉｎ  Ｑｕａｄ  Ｆｌａｔｐａｃｋ（ＴＱＦＰ）、Ｓｙｓｔｅｍ  Ｉｎ  Ｐａｃｋａｇｅ（ＳＩＰ）、Ｍｕｌｔｉ  Ｃｈｉｐ  Ｐａｃｋａｇｅ（ＭＣＰ）、Ｗａｆｅｒ−ｌｅｖｅｌ  Ｆａｂｒｉｃａｔｅｄ  Ｐａｃｋａｇｅ（ＷＦＰ）、Ｗａｆｅｒ−Ｌｅｖｅｌ  Ｐｒｏｃｅｓｓｅｄ  Ｓｔａｃｋ  Ｐａｃｋａｇｅ（ＷＳＰ）等のような方式にパッケージ化されて実装され得る。
【符号の説明】
【０１１９】
１０  ・・・基板
９０  ・・・補助マスク膜
９５  ・・・補助スペーサー
１００・・・積層膜構造体（垂直積層体）
１０５・・・開口部、リセスホール
１２０・・・第１の膜、鋳型膜
１３０・・・第２の膜、犠牲膜
１４０・・・キャッピングマスク膜（キャッピングマスクパターン）
１５０・・・絶縁性保護膜、保護膜
１５５・・・保護スペーサー、絶縁スペーサー
１６０・・・（第１の）半導体膜
１６５・・・半導体パターン
１７０・・・埋め込み絶縁膜
１７５・・・埋め込み絶縁パターン
１８０・・・パッドパターン
２００・・・トレンチ
２１０・・・リセス領域
２２０・・・情報格納膜
２３０・・・導電パターン
２４０・・・不純物領域
２５０・・・電極分離パターン
２６０・・・上部プラグ
２７０・・・上部配線
ＵＣ  ・・・アンダーカット領域
【図１】
2012080105.tif 000003
【図２】
2012080105.tif 000004
【図３】
2012080105.tif 000005
【図４】
2012080105.tif 000006
【図５】
2012080105.tif 000007
【図６】
2012080105.tif 000008
【図７】
2012080105.tif 000009
【図８】
2012080105.tif 000010
【図９】
2012080105.tif 000011
【図１０】
2012080105.tif 000012
【図１１】
2012080105.tif 000013
【図１２】
2012080105.tif 000014
【図１３】
2012080105.tif 000015
【図１４】
2012080105.tif 000016
【図１５】
2012080105.tif 000017
【図１６】
2012080105.tif 000018
【図１７】
2012080105.tif 000019
【図１８】
2012080105.tif 000020
【図１９】
2012080105.tif 000021
【図２０】
2012080105.tif 000022
【図２１】
2012080105.tif 000023
【図２２】
2012080105.tif 000024
【図２３】
2012080105.tif 000025
【図２４】
2012080105.tif 000026
【図２５】
2012080105.tif 000027
【図２６】
2012080105.tif 000028
【図２７】
2012080105.tif 000029
【図２８】
2012080105.tif 000030
【図２９】
2012080105.tif 000031
【図３０】
2012080105.tif 000032
【図３１】
2012080105.tif 000033
【図３２】
2012080105.tif 000034
【図３３】
2012080105.tif 000035
【図３４】
2012080105.tif 000036
【図３５】
2012080105.tif 000037
【図３６】
2012080105.tif 000038
【図３７】
2012080105.tif 000039
【図３８】
2012080105.tif 000040
【図３９】
2012080105.tif 000041
【図４０】
2012080105.tif 000042
【図４１】
2012080105.tif 000043