【事件の表示】
　平成８年特許願第１１９１６４号「半導体装置」拒絶査定不服審判事件〔平成９年１１月２８日出願公開、特開平　９−３０６８７２〕について、次のとおり審決する。
【結論】
　本件審判の請求は、成り立たない。
【理由】
第１　手続の経緯
　本件出願は、平成８年５月１４日の特許出願であって、平成１５年５月２３日付けで拒絶の理由が通知され、同１５年７月７日に意見書とともに手続補正書が提出されたが、同１５年１１月６日付けで拒絶をすべき旨の査定がされ、同１５年１２月９日に本件審判の請求がされ、同１６年１月８日に手続補正（以下、「本件補正」という。）がされたものである。
第２　本件補正についての補正却下の決定
［補正却下の決定の結論］
　本件補正を却下する。
［理由］
　１　補正の内容の概要
　本件補正は特許請求の範囲を含む明細書について補正をするものであって、補正前後の特許請求の範囲の請求項１及び請求項２の記載は以下のとおりである。
　（１）補正前
「【請求項１】半導体ウェハ上に複数の半導体チップ領域が形成され、各半導体チップ領域間のスクライブライン領域に沿ってダイシングされる半導体装置であって、
　前記スクライブライン領域の各半導体チップ領域側の部分にチッピング防止部が設けられ、
　上記チッピング防止部は、上記半導体基板の表面を保護する絶縁保護膜のスクライブライン領域内に位置する部分に形成された一又は複数の溝によって構成されている
　ことを特徴とする半導体装置。
　【請求項２】半導体ウェハ上に複数の半導体チップ領域が形成され、各半導体チップ領域間のスクライブライン領域に沿ってダイシングされる半導体装置であって、
　上記スクライブライン領域の各半導体チップ領域側の部分にチッピング防止部が設けられ、
　上記チッピング防止部は、上記半導体基板の表面を保護する絶縁保護膜上のスクライブライン領域内に位置する部分にて、電極を成す導電膜と同層の導電膜の介在により盛り上げられて形成された一又は複数の突起からなる
　ことを特徴とする半導体装置。」
　（２）補正後
「【請求項１】半導体ウェハ上に複数の半導体チップ領域が形成され、各半導体チップ領域間のスクライブライン領域に沿ってダイシングされる半導体装置であって、
　前記スクライブライン領域の各半導体チップ領域側の部分にチッピング防止部が設けられ、
　上記チッピング防止部は、上記半導体基板の表面を保護する絶縁保護膜のスクライブライン領域内に位置する部分に形成された複数の溝によって構成されている
　ことを特徴とする半導体装置。
　【請求項２】半導体ウェハ上に複数の半導体チップ領域が形成され、各半導体チップ領域間のスクライブライン領域に沿ってダイシングされる半導体装置であって、
　上記スクライブライン領域の各半導体チップ領域側の部分にチッピング防止部が設けられ、
　上記チッピング防止部は、上記半導体基板の表面を保護する絶縁保護膜上のスクライブライン領域内に位置する部分にて、電極を成す導電膜と同層の導電膜の介在により盛り上げられて形成された複数の突起からなる
　ことを特徴とする半導体装置。」
　２　補正の適否
　請求項１における補正は、「一又は複数の溝」を「複数の溝」と限定し、請求項２における補正は、「一又は複数の突起」を「複数の突起」と限定するものであり、ともに特許請求の範囲の減縮を目的とするものである。
　そこで、本件補正後の特許請求の範囲の請求項１及び請求項２に記載された発明（以下、「補正発明１」及び「補正発明２」という。）が特許出願の際独立して特許を受けることができるものであるか否かについて、以下検討する。
　（１）補正発明
　補正発明１及び補正発明２は、本件補正により補正がされた明細書及び図面の記載からみて、前記１の（２）の補正後の請求項１及び請求項２に記載された事項により特定されるとおりのものと認める。
　（２）周知技術及び引用例記載事項
　ア　周知技術
「半導体ウェハ上に複数の半導体チップ領域が形成され、各半導体チップ領域間のスクライブライン領域に沿ってダイシングされる半導体装置であって、上記スクライブライン領域は、半導体基板の表面を保護する絶縁保護膜が形成されている半導体装置」は、例えば、特開平３−２２２３４６号公報に記載されているように、従来周知である（以下、この従来周知な半導体装置を「周知の半導体装置」という。）。
　イ　引用例１記載事項
　原査定の拒絶の理由に引用された本件出願前に日本国内において頒布された刊行物である特開平７−２６３３８０号公報（以下、「引用例１」という。）には、以下のとおり記載されている。
　ａ　第２欄第４７行−第３欄第３５行
「【実施例】以下図面を参照して本発明を詳細に説明する。図１は本発明の第１の実施例である半導体装置の上面図であり、図２は図１に示した半導体装置の断面図である。１はＧａＡｓ基板、２は集積回路素子、３はチッピングを防止するための手段として設けられたＳｉＯ２膜、４はダイシングにより素子を分離する際に発生したチッピングである。なお、本実施例においては一例として基板にＧａＡｓ基板１を用いているが、他の半導体基板に対しても適用できる。図３は図１に示した半導体装置の素子分離を行なう前の断面図であり、５はダイシングにより切削されるカーフと呼ばれる部分である。
　【００１２】図１乃至図３に示した半導体装置の製造方法について説明する。まず、一般的な集積回路形成工程によりＧａＡｓ基板１に集積回路素子２を形成する。次にＳｉＯ２膜をプラズマＣＶＤ法等により集積回路素子２を形成したＧａＡｓ基板１上に成膜し、次に一般的なフォトリソグラフィ技術と、例えばエッチングガスとしてＣＦ４ガスを用いたＲＩＥ法を用いることにより、図３に示したように、少なくとも集積回路素子２およびカーフとなる部分５のＧａＡｓ基板１の表面で互いに対向する辺６、７の間のＧａＡｓ基板１上にＳｉＯ２膜３を残し、少なくともカーフ５の上に形成された部分を除去するように、ＳｉＯ２膜を選択的に除去する。なお、集積回路素子２を形成したＧａＡｓ基板１上にＳｉＯ２膜を成膜する方法としては、例えばスパッタリング法等も用いることができることは勿論である。また、ＳｉＯ２膜を選択的に除去する方法としては、ウェットエッチング法等を用いることも可能である。
　このようにチッピングを止める手段を形成することにより、カーフとなる部分５をダイシングする際に発生したチッピング４は、ＳｉＯ２膜３を境界として集積回路素子２側には達することがなく、チッピング４による集積回路素子２の損傷は激減する。
　【００１３】チッピングを止める手段として設けられる膜としては、上述した実施例に示したＳｉＯ２膜やＳｉ３Ｎ４、ＳｉＯＮなどの絶縁膜のほか、例えばその膜を集積回路素子２に近接し過ぎてショートする可能性があるなどの支障がない場合には、導電性の膜であっても構わない。」
　ｂ　第６欄第２５−４９行
「【００２４】図１４に示した半導体装置の製造方法について説明する。まず、一般的な集積回路形成工程によりＧａＡｓ基板１に集積回路素子２を形成し、次に図１６に示したように一般的なフォトリソグラフィ技術と、例えばエッチングガスとしてＳｉＣｌ４ガスを用いたＲＩＥ法を用いることにより溝１４を形成する。このとき溝１４は、集積回路素子２の端部のＧａＡｓ基板１と接する辺１５およびそれに対向するカーフになる部分５の端部の辺１６の間の領域にあり、カーフになる部分５は含まないように形成する。溝１４の形状は本発明の趣旨を逸脱しない範囲で適宜形成することが可能であり、例えばウェットエッチング法を用いて溝１４の切り口の形状を曲線的にしたり、階段状に複数の段差をつけるなどしても構わない。
　溝１４を形成する工程は、本発明の趣旨を逸脱しない範囲で集積回路素子２を形成する工程の前でも後でも良く、または集積回路素子２を形成する工程の途中でも良い。さらに溝１４を形成する工程は、２工程以上に分けて、その一部の工程を集積回路素子２を形成する工程の前あるいは集積回路素子２を形成する工程の途中に形成し、他の一部の工程を集積回路素子２を形成する工程の後に形成するなどしても構わない。
　このような溝１４を形成することにより、ダイシングする際に発生したチッピングは、溝１４で止めることができ、集積回路素子２に損傷を与えることから防止することができる。」
　ｃ　図３
　各集積回路素子２の領域間の領域の各集積回路素子２の領域側の部分にＳｉＯ２膜３が設けられていること。
　ｄ　図１６
　各集積回路素子２の領域間の領域の各集積回路素子２の領域側の部分に溝１４が設けられていること。
　以上のとおりであるので、引用例１には、次のことが記載されていると認める。
「ダイシングされる半導体装置において、各集積回路素子２の領域間の領域の各集積回路素子２の領域側の部分にチッピングを防止する溝１４を設けること」（以下、「引用例１記載の技術的事項１」という。）、及び、「ダイシングされる半導体装置において、各集積回路素子２の領域間の領域の各集積回路素子２の領域側の部分にチッピングを防止する導電性の膜を設けること」（以下、「引用例１記載の技術的事項２」という。）。
　ウ　引用例２記載事項
　同じく原査定の拒絶の理由に引用された本件出願前に日本国内において頒布された刊行物である実願平２−１９９７７号（実開平２−１１６７３９号）のマイクロフィルム（以下、「引用例２」という。）には、以下のとおり記載されている。
　ａ　明細書第１頁末行−第２頁第３行
「この考案は、化合物半導体基板上に多数形成された半導体装置を有していて個々のチップに分割するためのスクライブライン構造を具える化合物半導体ウエハに関する。」
　ｂ　明細書第１０頁第３−１２行
「図において１１は化合物半導体基板としてのＧａＡｓ基板１１示す。先ず、ＭＥＳＦＥＴのオーミック電極（図示せず）形成と同時にリフトオフ法により、このオーミック電極形成金属であるＡｕＧｅ（Ｇｅ１２ｗｔ％）／Ｎｉ／Ａｕを用いて、例えば５０μｍの幅としたスクライブライン１２の両側の、スクライブラインに沿った基板面上に、ガードパターンとして、幅２０μｍの金属膜１７を形成し、第１図（Ａ）に示すウエハ構造を得る。」
　ｃ　明細書第１３頁第７−１６行
「又、実施例ではＭＥＳＦＥＴのオーミック電極形成と同時に、この電極を形成する金属であるＡｕＧｅ（Ｇｅ１２ｗｔ％）／Ｎｉ／Ａｕを用いて金属膜１７を形成したが、ここで用いる金属及びその金属の形成工程はこの実施例に限定されるものではなく金属膜１７を、ゲート電極形成と同時にゲート形成金属であるＡｌ、Ｐｔ、Ｗ、Ｔｉ等を用いて形成しても良く、又、配線金属膜形成と同時に配線金属材料として用いられるＴｉ／Ｐｔ／Ａｕにより形成しても良い。」
　上記摘記事項ｂに記載の「オーミック電極」が膜状のものであることは技術常識であるから、引用例２には、次のことが記載されていると認める。
「ダイシングされる半導体ウエハにおいて、スクライブラインの両側に、電極を成す金属膜の形成と同時に金属膜１７を形成すること」（以下、「引用例２記載の技術的事項」という。）。
　（３）対比・判断
　ア　補正発明１について
　補正発明１と周知の半導体装置とを対比すると、両者は、次の「半導体装置」で一致している。
　半導体ウェハ上に複数の半導体チップ領域が形成され、各半導体チップ領域間のスクライブライン領域に沿ってダイシングされる半導体装置。
　そして、両者は、次の点で相違している。
　補正発明１では、スクライブライン領域の各半導体チップ領域側の部分にチッピング防止部が設けられ、上記チッピング防止部は、半導体基板の表面を保護する絶縁保護膜のスクライブライン領域内に位置する部分に形成された複数の溝によって構成されているのに対し、周知の半導体装置では、チッピング防止部が設けられていない点。
　そこで、上記相違している点について、以下検討する。
　前記引用例１には、前記（２）のイに示した技術的事項１が記載されており、引用例１記載の技術的事項１の「各集積回路素子の領域間の領域の各集積回路素子の領域側の部分」は、補正発明１の「各半導体チップ領域間のスクライブライン領域の各半導体チップ領域側の部分」に相当しており、同様に、「チッピングを防止する溝」は「チッピング防止部」に相当していることが明らかであるので、結局、引用例１記載の技術的事項１は、ダイシングされる半導体装置において、各半導体チップ領域間のスクライブライン領域の各半導体チップ領域側の部分にチッピング防止部が設けられ、上記チッピング防止部は、溝によって構成されていることとなる。
　そして、周知の半導体装置と引用例１記載の技術的事項１とは、共にダイシングされる半導体装置に関するものであり技術分野が一致するので、周知の半導体装置に引用例１記載の技術的事項１を採用して、スクライブライン領域の各半導体チップ領域側の部分にチッピング防止部を設けることは、当業者にとって格別困難なことではなく、また、周知の半導体装置のスクライブライン領域には、半導体基板の表面を保護する絶縁保護膜が形成されているので、上記採用に際し、チッピング防止部を構成する溝を上記絶縁保護膜のスクライブライン領域内に位置する部分に形成することも、当業者にとって格別困難なことではない。
　さらに、上記採用に際し、溝を複数とすることは、必要に応じて適宜なし得る設計的事項にすぎない。
　また、補正発明１が奏する作用効果は、周知の半導体装置及び引用例１記載の技術的事項１から当業者であれば予測できる程度のものであって格別のものではない。
　以上のとおりであるので、補正発明１は、周知の半導体装置及び引用例１記載の技術的事項１に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
　イ　補正発明２について
　補正発明２と周知の半導体装置とを対比すると、両者は、次の「半導体装置」で一致している。
　半導体ウェハ上に複数の半導体チップ領域が形成され、各半導体チップ領域間のスクライブライン領域に沿ってダイシングされる半導体装置。
　そして、両者は、次の点で相違している。
　補正発明２では、スクライブライン領域の各半導体チップ領域側の部分にチッピング防止部が設けられ、上記チッピング防止部は、半導体基板の表面を保護する絶縁保護膜上のスクライブライン領域内に位置する部分にて、電極を成す導電膜と同層の導電膜の介在により盛り上げられて形成された複数の突起からなるのに対し、周知の半導体装置では、チッピング防止部が設けられていない点。
　そこで、上記相違している点について、以下検討する。
　前記引用例１には、前記（２）のイに示した技術的事項２が記載されており、引用例１記載の技術的事項２の「各集積回路素子の領域間の領域の各集積回路素子の領域側の部分」は、補正発明１の「各半導体チップ領域間のスクライブライン領域の各半導体チップ領域側の部分」に相当しており、同様に、「チッピングを防止する導電性の膜」は「チッピング防止部」に、「導電性の膜」は「導電膜」にそれぞれ相当していることが明らかであるので、結局、引用例１記載の技術的事項２は、ダイシングされる半導体装置において、各半導体チップ領域間のスクライブライン領域の各半導体チップ領域側の部分に導電膜からなるチッピング防止部が設けられていることとなる。
　そして、周知の半導体装置と引用例１記載の技術的事項２とは、共にダイシングされる半導体装置に関するものであり技術分野が一致するので、周知の半導体装置に引用例１記載の技術的事項２を採用して、スクライブライン領域の各半導体チップ領域側の部分にチッピング防止部を設けることは、当業者にとって格別困難なことではなく、また、周知の半導体装置のスクライブライン領域には、半導体基板の表面を保護する絶縁保護膜が形成されているので、上記採用によりチッピング防止部を設けるに際し、導電膜を上記絶縁保護膜上のスクライブライン領域内に位置する部分に形成することも、当業者にとって格別困難なことではない。
　また、前記（２）のウに示した引用例２記載の技術的事項の「ダイシングされる半導体ウエハ」は、本件発明２の「ダイシングされる半導体装置」に相当していることが明らかであり、周知の半導体装置と引用例２記載の技術的事項とは、共にダイシングされる半導体装置に関するものであり技術分野が一致するので、上記採用に際し、導電膜の形成に引用例２記載の技術的事項の電極を成す金属膜の形成と同時に金属膜を形成することを参酌し、電極を成す導電膜と同層の導電膜を形成することは、当業者にとって格別困難なことではない。
　さらに、導電膜を例えば絶縁膜で覆うようなことは、必要に応じて適宜なし得る設計的事項であり、その結果、導電膜の介在により盛り上げられた突起が形成されることは、技術常識より明らかであるので、チッピング防止部を、電極を成す導電膜と同層の導電膜の介在により盛り上げられて形成された突起からなるものとすることも当業者にとって格別困難なことではなく、また、突起を複数とすることは、必要に応じて適宜なし得る設計的事項にすぎない。
　また、補正発明２が奏する作用効果は、周知の半導体装置、引用例１記載の技術的事項２及び引用例２記載の技術的事項から当業者であれば予測できる程度のものであって格別のものではない。
　以上のとおりであるので、補正発明２は、周知の半導体装置、引用例１記載の技術的事項２及び引用例２記載の技術的事項に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
　３　むすび
　以上のとおりであるので、本件補正は、平成１５年法律第４７号による改正前の特許法第１７条の２第５項において準用する同法第１２６条第４項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
第３　本件発明について
　１　本件発明
　本件補正は、前記のとおり却下されたので、本件出願の請求項１及び請求項２に係る発明（以下、「本件発明１」及び「本件発明２」という。）は、平成１５年７月７日付手続補正書により補正がされた明細書及び図面の記載からみて、前記第２の１の（１）の補正前の請求項１及び請求項２に記載された事項により特定されるとおりのものと認める。
　２　引用例記載事項
　これに対して、周知技術並びに原査定の拒絶の理由に引用された引用例及びその記載事項は、前記第２の２の（２）に示したとおりである。
　３　対比・判断
　前記第２の２で述べたように、本件発明１は、補正発明１の「複数の溝」を「一又は複数の溝」とするものであり、また、本件発明２は、補正発明２の「複数の突起」を「一又は複数の突起」とするものであるから、前記第２の２の（３）で検討したとおり、本件発明１は、周知の半導体装置及び引用例１記載の技術的事項１に基づいて当業者が容易に発明をすることができたものであり、また、本件発明２は、周知の半導体装置、引用例１記載の技術的事項２及び引用例２記載の技術的事項に基づいて当業者が容易に発明をすることができたものである。
　４　むすび
　以上のとおりであるので、本件発明１は、周知の半導体装置及び引用例１記載の技術的事項１に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができず、また、本件発明２も、周知の半導体装置、引用例１記載の技術的事項２及び引用例２記載の技術的事項に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。