【事件の表示】
　特願２０１０−５００８１２「読み取りレベル制御装置およびその方法」拒絶査定不服審判事件〔平成２０年１０月　２日国際公開、ＷＯ２００８／１１７９２１、平成２２年　７月　８日国内公表、特表２０１０−５２２９２４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯  
　本願は、平成２０年１月１０日（パリ条約による優先権主張外国庁受理平成１９年３月２８日、韓国）を国際出願日とする出願であって、平成２１年１１月２４日付けで明細書等の翻訳文が提出され、平成２４年９月２５日付けで拒絶理由通知がなされ、平成２５年２月２６日付けで拒絶査定がなされ、同年７月５日に拒絶査定不服審判の請求がなされ、同時に手続補正がなされたものである。　
　
第２　平成２５年７月５日付けの手続補正についての補正却下の決定
　
［補正却下の決定の結論］  
　平成２５年７月５日付けの手続補正（以下、「本件補正」という。）を却下する。
　
［理由］ 
１．補正内容 
　本件補正は、特許請求の範囲の補正を含むものであって、請求項２３を、
「【請求項２３】
　格納手段から読み取ったデータをＥＣＣ復号してシンドロームを出力するステップと、
　前記シンドロームに基づいて前記読み取ったデータのエラー率を判断するステップと、
　前記エラー率に基づいて前記格納手段の読み取りレベルを制御するステップと、
　を含むことを特徴とする読み取りレベル制御方法。」 
から、
「　　【請求項２３】
　格納手段から
基準電圧に基づいて
　前記シンドロームに基づいて前記読み取ったデータの
エラーの量
　前記
エラーの量
の前記基準電圧
　を含むことを特徴とする読み取りレベル制御方法。」
に変更する補正事項を含むものである。 
　なお、下線は、補正箇所を表している。
　
２．特許法第１７条の２第５項の規定への不適合（補正の目的要件違反）について  
　下の（１）〜（５）に示すように、上記補正事項のうちの、「エラー率」を「エラーの量」に変更する補正事項（以下、「補正事項Ａ」という。）は、特許法第１７条の２第５項各号に掲げられる目的のいずれを目的とするものでもない。
　したがって、本件補正は、同特許法第１７条の２第５項の規定に適合しないものである。
　
（１）上記補正事項Ａが、特許法第１７条の２第５項第１号でいう「請求項の削除」を目的とするものでないことは、明らかである。
　
（２）一般に、「率」は割合を表す語であるのに対し、「量」は割合を表す語ではなく事物の多寡を表す語であるから、「エラーの量」という語と「エラー率」という語は、相互に異なる意味内容を有する語と解するほかはなく、「エラーの量」という語を「エラー率」という語の下位概念を表す語と解することはできないし、「エラーの量」という語を「エラー率」という語で表される事物の部分を表す語と解することもできない。
　したがって、「エラー率」という語の「エラーの量」という語への変更は、特許請求の範囲の減縮ではない。
　また、審判請求人も上記補正事項Ａが「特許請求の範囲の減縮」を目的とするものである旨の主張はしていない。
　以上によれば、上記補正事項Ａが特許法第１７条の２第５項第２号でいう「特許請求の範囲の減縮」を目的とするものでないことも、明らかである。
　
（３）本願の特許請求の範囲の記載からは元より、発明の詳細な説明に照らしても、上記補正事項Ａに係る補正前の「エラー率」を「エラーの量」の誤記であったと解すべき理由は全くない。
　また、審判請求人も上記補正事項Ａが「誤記の訂正」を目的とするものである旨の主張はしていない。
　したがって、上記補正事項Ａが特許法第１７条の２第５項第３号でいう「誤記の訂正」を目的とするものでないことも、明らかである。
　
（４）一般に、特許請求の範囲における「明りょうでない記載」とは、請求項の記載そのものが、文理上、意味が不明りょうであること、請求項自体の記載内容が他の記載との関係において不合理を生じていること、又は、請求項自体の記載は明りょうであるが請求項に記載した発明が技術的に正確に特定されず不明りょうであること等をいい、「釈明」とは、それらの不明りょうさを正して、「その記載本来の意味内容」を明らかにすることをいう（「特許・実用新案審査基準」の「第III部 第III節 最後の拒絶理由通知後の特許請求の範囲についての補正」の「５．２」の項（http://www.jpo.go.jp/shiryou/kijun/kijun2/pdf/tjkijun_iii.pdf）参照）。
　したがって、「補正前の請求項の記載本来の意味内容」を、「補正前の請求項の記載本来の意味内容とは異なる意味内容」に変更する補正は、「明りょうでない記載の釈明」を目的とするものとはいえない。
　これを上記補正事項Ａについて見るに、「エラー率」という語と「エラーの量」という語が相互に異なる意味内容を有することは、上記（２）で述べたとおりであるし、特許請求の範囲の他の箇所の記載や発明の詳細な説明の記載を参酌しても、補正前の「エラー率」という語の本来の意味内容を、「エラーの量」の意味と解すべき理由は見当たらないから、上記補正事項Ａは、「補正前の請求項の記載本来の意味内容」を、「補正前の請求項の記載本来の意味内容とは異なる意味内容」に変更する補正事項である。
　よって、上記補正事項Ａは、特許法第１７条の２第５項第４号でいう「明りょうでない記載の釈明」を目的とするものであるともいえない。
　
（５）以上のことは、補正事項Ａが、特許法第１７条の２第５項各号に掲げられる目的のいずれを目的とするものでもないことを意味している。
　
３．特許法第１７条の２第３項の規定への不適合（新規事項の追加）について
　特許法１８４条の４第１項でいう「外国語特許出願」に該当し、誤訳訂正書が提出されていない本願においては、明細書、特許請求の範囲又は図面についての補正は、平成２１年１１月２４日付けの明細書等の翻訳文（以下、「平成２１年１１月２４日付けの明細書等の翻訳文」を、単に「翻訳文」という。）に記載した事項の範囲内においてなされる必要がある（特許法第１７条の２第３項）が、下の（１）〜（４）に示すように、上記補正事項Ａに係る補正は、翻訳文に記載した事項の範囲内においてなされるものとは認められない。
　従って、本件補正は、特許法第１７条の２第３項の規定にも適合しないものである。
　
（１）上記補正事項Ａは、「前記読み取ったデータのエラー率を判断するステップ」を「前記読み取ったデータの
エラーの量
エラーの量
エラーの量
エラーの量
　したがって、上記補正事項Ａは、それを「翻訳文のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入するものではない」と解すべき理由がない限り、翻訳文に記載した事項の範囲内の補正とはいえない。
　
（２）審判請求人は、審判請求書において、上記補正事項Ａは、本願出願当初明細書（審決注：平成２１年１１月２４日付けの明細書等の翻訳文を指すものと解される。）の段落［００８３］〜［００８７］の記載に基づく旨主張しており、該段落［００８３］〜［００８７］には、次の記載がある。
「【００８３】
  図５を参照すれば、閾値電圧の初期分布（ｉｎｉｔｉａｌ  ｄｉｓｔｒｉｂｕｔｉｏｎ）がレベル１、２、３などのように決定されており、各分布のレベルを判断する基準電圧Ｖ１、Ｖ２などが設定されている。
【００８４】
  フラッシュメモリから初期分布の基準電圧Ｖ１、Ｖ２などを基準としてデータを読み取る。
【００８５】
  ＦＰカップルリングによって高い電圧に閾値電圧の分布が移動したとき、初期分布の基準電圧でデータを読み取るようになれば、モニタリング部およびエラー判断部によって初期分布の基準電圧によって読み取ったデータのエラーが大きくなったことを認知し、レベル制御部の制御によって読み取りレベルを制御する。すなわち、読み取りレベルの基準電圧を高く変化させ、フラッシュメモリから読み取るデータのエラーを減らす。
【００８６】
  また、フラッシュメモリの閾値電圧が初期分布状態からチャージロスによって低い電圧に閾値電圧の分布が移動するようになれば、モニタリング部およびエラー判断部によって初期分布の基準電圧によって読み取ったデータのエラーが大きくなったことを認知し、レベル制御部の制御によって読み取りレベルを制御する。すなわち、読み取りレベルの基準電圧を低く変化させ、フラッシュメモリから読み取るデータのエラーを減らすことができる。
【００８７】
  勿論、ＦＰカップルリングによる分布状態からチャージロスによる分布状態に変化しても、同じ過程を介して読み取りレベルを制御できるだけでなく、チャージロスによる分布状態からＦＰカップルリングによる分布状態に変換しても、同じ過程を介して読み取りレベルを制御することができる。」
　
　しかしながら、上記段落［００８３］〜［００８７］の記載をもって、翻訳文に上記「前記読み取ったデータの
エラーの量
エラーの量
　なぜならば、上記段落［００８３］〜［００８７］中の「読み取ったデータのエラーの量」に関係すると思われる記載は、段落［００８５］と［００８６］の２箇所にある「読み取ったデータのエラーが大きくなったことを認知」という記載だけであるが、以下の事情を総合すると、そこでいう「エラー」を「エラーの量」の意味に解することはできないからである。
ア．上記「読み取ったデータのエラーが大きくなったことを認知」という記載のみからは、そこでいう「エラーが大きくなった」が、「エラー率」が大きくなったことと、「エラーの量」が大きくなったこと、のいずれを意味しているのかを特定することはできない。
イ．したがって、上記「読み取ったデータのエラーが大きくなったことを認知」という記載は、翻訳文中の他の箇所の記載や、技術的合理性を考慮してその意味内容を理解するのが適当であるが、翻訳文中の他の箇所には、上記「読み取ったデータのエラーが大きくなったことを認知」を「読み取ったデータのエラー率が大きくなったことを認知」の意味に解するのが妥当であることを示す記載はある（例えば段落［００８０］の「本発明に係る読み取りレベル制御装置は、格納手段１１０から読み取ったデータのエラー率によって読み取りレベルを変化させる」という記載）ものの、それを「読み取ったデータのエラーの量が大きくなったことを認知」の意味に解することが妥当であることを示す記載は見当たらない。
ウ．また、技術的合理性の観点からみても、上記「読み取ったデータのエラーが大きくなったことを認知」を「読み取ったデータのエラーの量が大きくなったことを認知」の意味に解することが妥当であると考えるべき理由は見当たらない。
エ．以上のことは、上記「読み取ったデータのエラーが大きくなったことを認知」という記載は、「読み取ったデータのエラーの量が大きくなったことを認知」の意味に解するのではなく「読み取ったデータのエラー率が大きくなったことを認知」の意味に解するのが妥当であることを意味している。
　
（３）翻訳文の上記段落［００８３］〜［００８７］以外の箇所の記載を精査しても、上記補正事項Ａを、「翻訳文のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入するものではない」と解すべき理由を見出すことはできない。
　
（４）以上のことは、上記補正事項Ａに係る補正が、翻訳文に記載した事項の範囲内においてなされたものでないことを意味している。
　
４．むすび
　以上のとおりであるから、本件補正は、特許法第１７条の２第５項、及び第３項の規定に違反するものであり、特許法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下されるべきものである。  
　
　
第３　本願について 
　 
１．本願発明  
　本件補正は上記のとおり却下されたので、本願の請求項２３に係る発明（以下、「本願発明」と呼ぶ。）は、翻訳文の特許請求の範囲の請求項２３に記載されたとおりのものであり、上記「第２」の「１．」の欄に補正前の請求項２３として転記したとおりのものである。
　
２．引用例 
　原査定の拒絶の理由に引用された国際公開２００５／０４１１０７号（以下、「引用例」と呼ぶ。）には、以下の記載がある。
　なお、引用例の記載の摘記は、引用例に記載された内容の翻訳文が掲載されていると認められる、特表２００７−５１２６３９号公報からの摘記で代用する。
　
「【請求項１】
  可能な基準レベルのセットからある基準レベルを選択する方法であって、
  前記可能な基準レベルの各々を使用して、メモリエリアからセルのセットを読み取る段階と、
  前記セルのセットの読み取りに関連する前記可能な基準レベルの各々に対して読み取り誤り率を決定する段階と、
  前記可能な基準レベルのセットから読み取り誤り率が比較的低い基準レベルを選択する段階と、
を含む方法。」
　
「【技術分野】
【０００１】
  本発明は、一般に不揮発性メモリ（「ＮＶＭ」）セルの分野に関する。更に具体的には、本発明は、メモリセルアレイ内の１つ又はそれ以上のメモリセルを読み取るために１つ又はそれ以上の基準セルの基準電圧を選択するための方法及びシステムに関する。
【背景技術】
【０００２】
  ＮＶＭセルは一般に、１つ又はそれ以上の基準構造体又はセルを使用して動作（例えばプログラム、読み取り、及び消去）される。１つ又はそれ以上の基準構造体又はセルの各々は、動作されるメモリセルの条件又は状態を決定するために動作されるメモリセルに対して比較することができる。よく知られているように、ＮＶＭセルの状態は、そのスレショルド電圧、つまりセルが電流を通し始める電圧によって定義し決定することができる。ＮＶＭセルのスレショルド電圧レベルは通常、セルの電荷蓄積領域内に蓄積された電荷量に相関付けられる。種々のスレショルド電圧範囲が、ＮＶＭセルの種々の状態に関連付けられる。図１Ａは、バイナリＮＶＭセルの２つの状態、すなわち消去とプログラム状態の間の境界と、２つの状態間のバッファ領域とを描いたグラフである。
【０００３】
  一般的に、ＮＶＭセルが特定の状態、例えば消去状態、プログラム状態、或いはマルチレベルセル（「ＭＬＣ」）内の複数の可能なプログラム状態の１つにプログラム状態にあるかどうかを決定するために、セルのスレショルドレベルは、スレショルドレベルが設定された基準構造体又はセルのスレショルドレベルと比較され、或いは他の場合では、試験される特定の状態に関連した電圧レベルであることが知られている。ＮＶＭセルのスレショルド電圧を基準セルのスレショルド電圧と比較することは、センス増幅器又は類似の回路を使用して行われることが多い。ＮＶＭセルの状態を決定するために、１つ又はそれ以上の基準セル又は構造体のスレショルド電圧に対してＮＶＭのスレショルド電圧を比較するため種々の技術はよく知られており、本発明に適用可能である。基準セル又は構造体のスレショルド電圧レベルをＮＶＭセルに対して比較するための現在知られている又は将来考案される何らかの方法又は回路は、本発明に適用可能である。
【０００４】
  ＮＶＭセルを所望の状態にプログラムする場合、各プログラムパルスの後、ＮＶＭセルのスレショルド値は、「プログラム検証」レベルとして定義される電圧レベルに基準スレショルド値を設定している基準セルに対して比較することができる。所与の状態について「プログラム検証」レベルとして定義される電圧レベルに設定されたスレショルド電圧を有する基準セルは、プログラム（すなわち帯電）されるセルのスレショルド電圧と比較して、プログラムされているセルの電荷蓄積エリア又は領域が、所望の状態に「プログラムされた」とみなし得る条件でセルを配置するように十分帯電されたかどうかを決定することができる。
【０００５】
  ＮＶＭセルを読み取る場合、該セルが特定の状態にあるかどうか決定するために、セルのスレショルド電圧は、特定の状態について「読み取り」レベルとして定義される基準スレショルド電圧を有する基準セルのスレショルド電圧に対して比較することができる。「読み取り」レベルは通常、動作中に起こる可能性のある電圧ドリフトを補償するために、「プログラム検証」レベルよりも低く且つ消去検証レベルよりも高く設定される。セルの論理状態は、セルのＶｔが読み取り基準のＶｔよりも高い場合には「０」に定められ、低い場合には「１」に定められる。
　
・・・（中略）・・・
　
【０００７】
  ＮＶＭセルの電圧スレショルドが固定されたままであることは希である。スレショルド電圧ドリフトは、メモリセルのスレショルド電圧の大きな変動を生じる可能性のある現象である。これらの変動は、セルの電荷蓄積領域からの電荷のリーク、温度変化、及び近傍にあるＮＶＭセルの動作からの干渉に起因して生じる可能性がある。ここで図２を参照すると、１０サイクルと１０００サイクルにおいての、例示的なＭＬＣの２つのプログラム状態に関連したスレショルド電圧（Ｖｔ）のドリフトに起因する変化を時間の関数として示したグラフが示されている。グラフに見られるように、電圧ドリフトは、多数のセルにわたり生じる可能性があり、これらのセル全体に相関のあるパターンで起こる可能性がある。ドリフトの大きさ及び方向は、ＮＶＭがプログラム及び消去サイクルを受けた回数及びＭＬＣのプログラムのレベルに依存することが知られている。セル（Ｖｔ）の偏移は、上方向又は下方向のいずれかとすることができることも知られている。
　
・・・（中略）・・・
　
【発明の開示】
【課題を解決するための手段】
【００１０】
  本発明は、基準電圧を決定するための方法、回路、及びシステムである。本発明の幾つかの実施形態は、ＮＶＭブロック又はアレイでセルを動作する（例えば読み取る）際に使用される動作基準セルのセットを設定するためのシステム、方法、及び回路に関する。本発明の一部として、ＮＶＭブロック又はアレイのセルの少なくとも１つのサブセットは、試験基準セルの２つ又はそれ以上のセットの各々を使用して読み取ることができ、ここで試験基準セルの各セットは、試験基準セルの互いのセットから少なくとも僅かにオフセットされた基準電圧を生成又は供給することができる。ＮＶＭブロックの少なくとも１つのサブセットを読み取るのに使用される試験基準セルの各セットについて、読み取り誤り率を計算又は決定することができる。比較的低い読み取り誤り率に関連した試験基準セルのセットは、ＮＶＭブロック又はアレイ内のセルのサブセットの外側にある他のセルを動作（例えば読み取る）する際に使用される動作基準セルのセットとして選択することができる。別の実施形態では、試験基準セルの選択されたセットを用いて、選択された試験セットとほぼ同じ基準電圧を有する基準セルの動作セットを設定することができる。
【００１１】
    （発明を実施するための最良の形態）
　
・・・（中略）・・・
　
【００１４】
  本発明は、基準電圧を決定するための方法、回路、及びシステムである。本発明の幾つかの実施形態は、ＮＶＭブロック又はアレイ内でセルを動作する（例えば読み取る）のに使用される動作基準セルのセットを設定するためのシステム、方法、及び回路に関する。本発明の一部として、ＮＶＭブロック又はアレイのセルの少なくとも１つのサブセットは、試験基準セルの２つ又はそれ以上のセットの各々を使用して読み取ることができ、ここで試験基準セルの各セットは、試験基準セルの互いのセットから少なくとも僅かにオフセットされた基準電圧を生成することができ、或いは供給することができる。ＮＶＭブロックの少なくとも１つのサブセットを読み取るのに使用される試験基準セルの各セットについて、読み取り誤り率を計算することができ、或いは決定することができる。比較的低読み取り誤り率に関連する試験基準セルのセットは、ＮＶＭブロック又はアレイ内でセルのサブセットの外側にある他のセルを動作する（例えば読み取る）のに使用される動作基準セルのセットとして選択することができる。別の実施形態では、試験基準セルの選択されたセットを用いて、選択された試験セットとほぼ同じ基準電圧を有する基準セルの動作セットを設定（例えばプログラム）することができる。
【００１５】
  ここで図３を参照すると、本発明の幾つかの実施形態によるＮＶＭブロック又はアレイを動作するのに使用される基準セルのセットを選択する方法の各ステップのフローチャートが示されている。本発明の幾つかの実施形態の一部として、関連する誤り検出機能を有し、試験基準セルのＮ個のセットに関連付けられる所与のＮＶＭブロック又はアレイにおいて、設定カウンタ「ｎ」が最初に１に設定することができる（ブロック３１０）。次いで、試験基準セルのｎ番目のセット（最初は１番目のセット）を用いて、ＮＶＭブロックの少なくとも１つのサブセットを読み取ることができる（ブロック３２０）。
【００１６】
  ブロック３２０で読み取られたデータを用いて、試験基準セルのｎ番目のセットに関連した読み取り誤り率を決定することができる（ブロック３３０）。本発明の幾つかの実施形態によれば、ＮＶＭブロックの少なくとも１つのサブセットは、プログラム中に得られた追加の誤り検出データ／コードと共に、ソースデータがＮＶＭセルに格納されるＮＶＭブロックの予め定められた部分又はセグメントとすることができる。読み取り誤り率は、例えばパリティビット、チェックサム、ＣＲＣ、及び種々の他の技術の種々の誤り率サンプリング技術及び／又は誤り検出技術を使用して決定することができる。現在知られている、又は将来考案される何らかの誤り検出コーディング及び／又は評価技術は、本発明に適用可能である。
【００１７】
  誤り率が試験基準セルのｎ番目のセットを使用してＮＶＭブロックの少なくとも１つのサブセットについて計算又は決定されると、試験基準セルのｎ番目のセットに関連する誤り率を記録することができる（ブロック３４０）。次いで、カウンタ「ｎ」は１つだけインクリメントすることができ（ブロック３５０）、該カウンタをチェックして、新しい「ｎ」がＮ＋１に等しいかどうか、すなわち試験基準セルセットの総数よりも大きな値であるかどうかを調べることができる（ブロック３６０）。新しい「ｎ」がＮ＋１よりも小さい（等しくない）場合には、ブロック３２０?３６０を繰り返すことができ、従って、ＮＶＭブロックの少なくとも１つのサブセットを読み取るための試験基準セルセットの各々の使用に関連する誤り率を決定し記録することができる。
【００１８】
  カウンタ「ｎ」がＮ＋１に等しく、試験セットの各々に関連した誤り率が決定されると、比較的低い（例えば最も低い）読み取り誤り率に関連する基準試験セルのセットを選択することができる（ブロック３７０）。基準セルの選択されたセットを用いて、ＮＶＭブロック又はアレイ上でセルを動作させる（ブロック３８０）か、或いは選択されたセットの基準スレショルド電圧に基準スレショルド電圧がほぼ対応する基準セルの動作セットを設定することができ（ブロック３９０）、これにより設定された動作セットを用いてＮＶＭアレイ内でセルを動作させることができるようになる。
【００１９】
  上記の説明は、セル又はアレイのＮＶＭブロックを動作する場合に使用される動作基準セルのセットを設定する方法の１つの実施形態を例示している。本発明の他の実施形態は、上記の説明と逸脱したものであってもよい点に留意されたい。選択された試験は、動作基準セットとして使用することができ、該試験を用いて、動作セットを選択又はプログラムすることができ、或いは調整可能な基準構造体のセットに関し基準レベルを調整することができる。更に本発明の方法は、現在公知とすることができるか、或いは将来考案される可能性のあるハードウェア及び／又はソフトウェアモジュールを含む種々のインプリメンテーションにおいて実施することができる。本発明の幾つかの実施形態によるＮＶＭブロック又はアレイのセルを動作するのに使用される動作基準セルのセットを設定する方法の可能な実施の一例を図４を参照して本明細書で以下に説明する。
【００２０】
  ここで図４を参照すると、ＮＶＭアレイ４００と共に１つの可能な実施を示すブロック図が図示されている。本発明の幾つかの実施形態の一部として、ＮＶＭブロック又はアレイ４００を動作するための回路４０１は、コントローラ４１０、制御可能な電圧源４１２、センス増幅器４１４、及び試験基準セルの２つ又はそれ以上のセット４３２、４３４、及び４３６を含むことができる。試験基準セルの各セット４３２、４３４、及び４３６は、２つ又はそれ以上の試験基準セルを含むことができる。試験基準セルの各セット４３２、４３４、及び４３６は、試験基準セルの互いのセットから少なくとも僅かにオフセットされた基準電圧を有することができる。例えば、試験基準セルの各セット（例えば４３２）は、増分的にオフセットでき、これにより、各セットを、試験基準セルの前のセット（第１セットを除く）に関連する対応する一連のスレショルド電圧よりも僅かに高い一連のスレッショルド電圧に関連付けることができるようになる。別の実施例として、試験基準セルの第１セットが基準電圧を有するセル；すなわち、セル１＝４．２Ｖ、セル２＝５．２Ｖ、セル３＝６．２Ｖを含む場合、第２セットは、セル１＝４．３Ｖ、セル２＝５．３Ｖ、セル３＝６．３Ｖであるような基準電圧をオフセットしたセルを含むことができる。
【００２１】
  図示された実施形態では、コントローラ４１０は、カウンタ「ｎ」を実装することができる（図示せず）。しかしながら、限定ではないが特徴的なカウンタモジュールを含むいずれかの他の構成も使用することができる。コントローラ４１０は、制御可能な電圧源４１２及びセンス増幅器４１４の動作を制御するように構成することができる。図３に示されるような本発明の幾つかの実施形態によれば、コントローラ４１０は、最初に基準試験設定カウンタ「ｎ」を１に設定することができる。次に、コントローラ４１０は、制御可能な電圧源４１２を動作し、試験基準セルのｎ番目のセット（最初は第１セット４３２）を使用して、ＮＶＭブロック又はアレイのセルの少なくとも１つのサブセット４０２を読み取ることができる。本発明の幾つかの実施形態の一部として、コントローラ４１０は、電圧源４１２に指令して、サブセットエリア４０２内のメモリセルの各々及び試験基準セルのｎ番目のセット（例えば４３２）からの１つ又はそれ以上の試験基準セルに段階的に増加する電圧パルスを印加することができる。サブセットエリア４０２内のメモリセルの各々のスレショルド電圧は、例えばセンス増幅器４１４を使用して、試験基準セルのｎ番目のセット（例えば４３２）内の試験基準セルの１つ又はそれ以上のスレショルド電圧に対して比較することができる。セルのスレショルド電圧を試験基準セルのｎ番目のセットからの基準セルのスレショルド電圧に対して比較することによって、セルのサブセット４０２内のセルの各々の状態を読み取り、又は決定することができる。メモリセルの状態を決定するために、メモリセルのスレショルド電圧を１つ又はそれ以上の基準セル及び／又は構造体のスレショルド電圧に対して比較する他の種々の技術はよく知られており、本発明の別の実施形態に従って実施することができる。
【００２２】
  コントローラ４１０は、サブセットエリア４０２内のＮＶＭセルから読み取られたデータを受信することができる。コントローラ４１０は、データを処理することができ、サブセットエリア４０２内のメモリセルを読み取るのに使用される試験基準セルのｎ番目のセットに関連する読み取り誤り率を決定することができる。読み取り誤り率は、例えばパリティビット、チェックサム、ＣＲＣ、及び種々の他の技術のような種々の誤り率サンプリング及び／又は誤り検出技術を使用して決定することができる。必要とされる可能性のある何らかの付加的な要素を含む、サブセットエリア４０２及び／又はＮＶＭブロック４００の他の要素のいずれか及び／又は補助回路４０１は、誤り率サンプリング及び／又は一般的な誤り検出技術をサポートするように構成することができる。図示された実施形態では、サブセットエリア４０２は、パリティチェック誤り検出をサポートする１つ又はそれ以上のパリティビット（Ｐｎの記号がある）を含むことができる。コントローラ４１０は、サブセットエリア４０２から読み取られたデータを処理し、パリティチェック誤り検出に従って読み取り誤り率を決定するように構成することができる。本発明の別の実施形態では、別個の誤りコーディング及び検出回路（図示せず）を含むことができる。
【００２３】
  計算されると、コントローラ４１０は、試験基準セル又は構造体の各セットについての読み取り誤り率を内部的に、又は指定された誤り率テーブル４１６のいずれかに記録することができ、この誤り率テーブルは、ＮＶＭブロック又はアレイの一部とすることができる。読み取り誤り率は、記録される読み取り誤り率の各々と該誤り率を作成するのに使用された試験基準セルのセットとの関連性を維持するような方法で記録することができる。
【００２４】
  試験基準セルのｎ番目のセットに対し読み取り誤り率が設定された後、１つだけ「ｎ」をインクリメントするようにカウンタに指令することができる。「ｎ」の新しい値が試験基準セルセットの総数を超えていないかどうかチェックするために、コントローラ４１０に照会することができる。超えている場合、試験基準セルのセットの各々に関連する読み取り誤り率を決定及び記録するプロセスは、コントローラ４１０が中断させることができる。言い換えると、読み取り誤り率を決定及び記録するプロセスは、試験基準セルのＮ個のセット（例えば４３２、４３４、及び４３６）の各々について繰り返すことができる。
【００２５】
  次に、コントローラ４１０は、記録された読み取り誤り率の中から比較的低い（例えば最も低い）読み取り誤り率を選択することができる。選択された比較的低い読み取り誤り率に関連する試験基準セルのセットは、ＮＶＭブロック又はアレイ４００のセルを動作するのに使用される動作基準セルのセットとして選択することができる。本発明の１つの任意選択的な実施形態によれば、コントローラ４１０はまた、選択された比較的低い読み取り誤り率に関連する選択された試験セットに用いられる基準電圧のセットを決定することができる。基準電圧のセットは、例えば、誤り率テーブル４１６に記録することができる。基準電圧のセットは記憶しておくことができ、これによりの基準電圧の記憶されたセットと試験基準セルの選択されたセット（例えば４３２）との関連性が維持されるようになる。」
　
　したがって、引用例には、その請求項１に記載されるとおりの次の発明（以下、「引用発明」という。）が記載されているといえる。
「可能な基準レベルのセットからある基準レベルを選択する方法であって、
  前記可能な基準レベルの各々を使用して、メモリエリアからセルのセットを読み取る段階と、
  前記セルのセットの読み取りに関連する前記可能な基準レベルの各々に対して読み取り誤り率を決定する段階と、
  前記可能な基準レベルのセットから読み取り誤り率が比較的低い基準レベルを選択する段階と、
を含む方法。」
　
３．対比  
　本願発明と引用発明とを対比すると、次のことがいえる。
  
（１）本願発明の「前記シンドロームに基づいて前記読み取ったデータのエラー率を判断するステップ」は、「格納手段から読み取ったデータのエラー率を判断するステップ」の一種である。
　一方、引用例の上に摘記した箇所の記載を参酌すると、引用発明の「前記セルのセットの読み取りに関連する前記可能な基準レベルの各々に対して読み取り誤り率を決定する段階」は、引用例の図３のブロック３１０〜３６０に例示されるような段階であり、「格納手段」の一種といえる「ＮＶＭブロックの少なくとも１つのサブセット」から読み取ったデータについての誤り率（すなわちエラー率）を判断する段階（すなわちステップ）であると解される。
　したがって、引用発明の「前記セルのセットの読み取りに関連する前記可能な基準レベルの各々に対して読み取り誤り率を決定する段階」と本願発明の「前記シンドロームに基づいて前記読み取ったデータのエラー率を判断するステップ」とは、「格納手段から読み取ったデータのエラー率を判断するステップ」である点で共通する。
　
（２）本願発明の「前記エラー率に基づいて前記格納手段の読み取りレベルを制御するステップ」は、それに何らの限定も付されていないから、その前の「格納手段から読み取ったデータのエラー率を判断するステップ」で得られたエラー率に基づいて格納手段の読み取りレベルを制御するステップ全般、換言すれば、「『格納手段から読み取ったデータのエラー率を判断するステップ』で得られたエラー率を何らかの形で利用して、格納手段の読み取りレベルを何らかの形で操作するステップ」全般を含むものと解するのが妥当である。
　一方、引用発明の「前記可能な基準レベルのセットから読み取り誤り率が比較的低い基準レベルを選択する段階」は、引用例の図３のブロック３７０、３８０に例示されるような段階であり、上記ブロック３１０〜３６０に例示されるような段階で算出された誤り率すなわちエラー率を利用して、格納手段の一種といえる「ＮＶＭブロックの少なくとも１つのサブセット」の読み取りレベルを操作する段階であるといえる。
　したがって、引用発明の「前記可能な基準レベルのセットから読み取り誤り率が比較的低い基準レベルを選択する段階」は、本願発明の「前記エラー率に基づいて前記格納手段の読み取りレベルを制御するステップ」に相当する。
　
（３）上述したように、引用発明の「前記可能な基準レベルのセットから読み取り誤り率が比較的低い基準レベルを選択する段階」は、本願発明の「前記エラー率に基づいて前記格納手段の読み取りレベルを制御するステップ」に相当するといえるから、引用発明の方法は、「読み取りレベル制御方法」ともいい得る。
　
　したがって、本願発明と引用発明との間には、次の一致点、相違点があるといえる。  
　  
（一致点）  
「格納手段から読み取ったデータのエラー率を判断するステップと、
　前記エラー率に基づいて前記格納手段の読み取りレベルを制御するステップと、
　を含む読み取りレベル制御方法。」である点。 
　
（相違点） 
　本願発明は、「格納手段から読み取ったデータをＥＣＣ復号してシンドロームを出力するステップ」を有するものであり、本願発明の「読み取ったデータのエラー率を判断するステップ」は、「前記シンドロームに基づいて」エラー率を判断するものであるのに対し、引用発明は、「格納手段から読み取ったデータをＥＣＣ復号してシンドロームを出力するステップ」を有するものではなく、引用発明の「読み取ったデータのエラー率を判断するステップ」は、「シンドロームに基づいて」エラー率を判断するものではない点。
　
４．判断  
（１）（相違点）について
　以下の事情を総合すると、引用発明を「格納手段から読み取ったデータをＥＣＣ復号してシンドロームを出力するステップ」を有するものとし、引用発明の「読み取ったデータのエラー率を判断するステップ」を、「前記シンドロームに基づいて」エラー率を判断するものとすることは、当業者が容易に推考し得たことというべきである。
　
ア．引用例の段落【０００１】の記載からも明らかなように、引用発明は、不揮発性メモリを対象としたものであるが、そのような不揮発メモリにおいて、信頼性向上のためにＥＣＣ回路を設けておき、復号の際にエラーのパターンを表すシンドロームを算出してエラー訂正をすることはごく普通のことである（特開２００４−２３４５４号公報、特開２００３−１５７６９７号公報の各【従来の技術】の欄の記載参照）。
　そして、引用発明においてもシンドロームを算出するＥＣＣ回路によるエラー訂正が有用であることは明らかであるから、引用発明にシンドロームを算出するＥＣＣ回路によるエラー訂正機能を設けること、換言すれば、引用発明を「格納手段から読み取ったデータをＥＣＣ復号してシンドロームを出力するステップ」を有するものとすること自体は、当業者が容易に推考し得たことである。
　
イ．一方、引用例の段落【００１６】の「読み取り誤り率は、例えばパリティビット、チェックサム、ＣＲＣ、及び種々の他の技術の種々の誤り率サンプリング技術及び／又は誤り検出技術を使用して決定することができる。現在知られている、又は将来考案される何らかの誤り検出コーディング及び／又は評価技術は、本発明に適用可能である。」という記載からも明らかなように、引用発明において、格納手段から読み取ったデータのエラー率（誤り率）を具体的にどのようにして判断するかは、当業者が適宜決定し得ることである。
　そして、そのデータのエラー率（誤り率）の判断のために利用可能な情報が既に存在している場合にはその既に存在しているデータの利用を試みるのが普通であるが、上記ア．で言及したシンドロームが、そのデータのエラー率（誤り率）の判断のために利用可能な情報であることは、エラーのパターンを表すものであるというシンドロームの性質から当業者に自明のことである。
　してみれば、引用発明の「読み取ったデータのエラー率を判断するステップ」を、「前記シンドロームに基づいて」エラー率を判断するものとすることも、当業者が容易に推考し得たことである。
　
（２）本願発明の効果について 
　本願発明の構成によってもたらされる効果は、引用発明、及び周知の事項から当業者が容易に予測し得る程度のものであって、本願発明の進歩性を肯定する根拠となり得るものではない。
　 
（３）まとめ 
　以上のとおりであるから、本願発明は、引用発明、及び周知の事項に基いて、当業者が容易に発明をすることができたものであり、特許法第２９条第２項の規定により特許を受けることができないものである。 
　 
５．むすび  
　以上のとおり、本願発明は、特許法第２９条第２項の規定により特許を受けることができないものである。  したがって、本願は、他の請求項について検討するまでもなく、拒絶されるべきものである。  
　よって、結論のとおり審決する。