(57)【要約】【課題】デバイスの微細化が進み、トレンチのアスペクト比が大きくなっても、容易にトレンチ内部を埋め込むことができる半導体装置の製造方法を提供する。【解決手段】トレンチ１０を有する半導体基板１上に第１酸化膜４を成膜する工程と、熱処理を行うことにより、前記第１酸化膜４を熱収縮する工程と、前記第１酸化膜４上に第２酸化膜５を成膜する工程と、を備える。熱処理により第１酸化膜４が熱収縮し、トレンチ１１の幅が広がる。そのため、トレンチ１１のアスペクト比が改善し、トレンチ１１の内部に第２酸化膜５を容易に埋め込むことができる。その結果、トレンチ１０のアスペクト比が大きくなっても、容易にトレンチ１０の内部に酸化膜を埋め込むことができる。【選択図】図６
2007165422.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）トレンチを有する下地上に第１絶縁膜を成膜することにより前記トレンチに対する第１の埋め込みを実施する工程と、
（ｂ）熱処理を行うことにより、前記第１絶縁膜を熱収縮する工程と、
（ｃ）前記第１絶縁膜上に第２絶縁膜を成膜することにより前記トレンチに対する第２の埋め込みを実施する工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項２】
前記工程（ｂ）の前に、前記第１絶縁膜をドライエッチングする工程をさらに備えることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記工程（ｂ）の前に、前記第１絶縁膜の表層部をウエットエッチングする工程をさらに備えることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記工程（ａ）は、オゾンと正珪素四エチルを原料とした熱ＣＶＤ法によって成膜する工程を含むことを特徴とする請求項１から３の何れかに記載の半導体装置の製造方法。
【請求項５】
前記工程（ａ）は、酸素と正珪素四エチルを原料とした熱ＣＶＤ法によって成膜する工程を含むことを特徴とする請求項１から３の何れかに記載の半導体装置の製造方法。
【請求項６】
前記工程（ｂ）は、非酸化性の雰囲気で実行され、
前記工程（ｂ）と（ｃ）の間に、酸化性の雰囲気下で熱処理する工程をさらに備えることを特徴とする請求項１から５の何れかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特にトレンチや狭ピッチの配線間を絶縁膜により埋め込む方法に関する。
【背景技術】
【０００２】
従来（６５ｎｍノード以前）は、デバイスのトレンチ分離形成のための埋め込み酸化膜は、高密度プラズマＣＶＤ（以下、ＨＤＰ−ＣＶＤと称する。）によるプラズマＣＶＤ膜が使用されることが多かった。
【０００３】
今後（４５ｎｍノード以降）は、準常圧ＣＶＤによるオゾンと正珪酸四エチル(Ｓｉ（ＯＣ２Ｈ５）４)を原料とした熱ＣＶＤ法による酸化膜（熱ＣＶＤ酸化膜）や、液体原料を塗布、焼成する塗布法等が併せて検討されている。
【０００４】
熱ＣＶＤ酸化膜等は優れた埋め込み性を有するが、トレンチのアスペクト比が大きくなると埋め込みは困難になり、ボイドを生じる恐れがある。
【０００５】
そこで、特許文献１に記載の発明では、第１酸化膜を成膜した後にエッチングをしている。そして、エッチング後に第２酸化膜を成膜することで、トレンチ内部を埋め込んでいる。
【０００６】
ここで、エッチングの目的は、第１酸化膜によりトレンチが閉塞した場合に、その開口を行うこと、及びトレンチの開口の後に、さらにエッチングを進めることでトレンチのコーナ部を丸め、トレンチのアスペクト比を改善して第２酸化膜による埋め込みを容易にすることである。
【０００７】
なお、本発明に関連した先行技術が特許文献２〜５に開示されている。
【０００８】
【特許文献１】特開平１１−１７６９３６号公報
【特許文献２】特開平１１−２９７８１１号公報
【特許文献３】特開２００２−２０３８９５号公報
【特許文献４】特開２００４−２０７５６９４号公報
【特許文献５】特開平７−５８１０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、例えば、デザインルールが５０ｎｍを切るような先端デバイスでは、第１酸化膜を３０ｎｍも成膜すればトレンチの閉塞が起こる。
【００１０】
そのため、エッチングによりトレンチを開口した後、トレンチのコーナ部を丸めるために、さらにエッチングできる第１酸化膜の膜厚は、最大でも３０ｎｍである。
【００１１】
実際は、残すべき残膜の膜厚と、エッチングの面内分布、及びエッチング量の再現ばらつき、第１酸化膜の面内分布と成膜量の再現性ばらつきから、エッチングできる膜厚は半分あるいは２／３程度が現実的と考えられる。
【００１２】
以上から、特許文献１に記載の方法では、デバイスの微細化が進みトレンチのアスペクト比が大きくなると、トレンチのコーナ部を丸めるためにエッチングできる第１酸化膜の膜厚が少なくなる。そのため、アスペクト比を改善することが難しく、トレンチ内部を埋め込むことが困難になる。
【００１３】
そこで、本発明の目的は、デバイスの微細化が進み、トレンチのアスペクト比が大きくなった場合であっても、容易にトレンチ内部を埋め込むことができる半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【００１４】
請求項１に係る半導体装置の製造方法は、（ａ）トレンチを有する下地上に第１絶縁膜を成膜することにより前記トレンチに対する第１の埋め込みを実施する工程と、（ｂ）熱処理を行うことにより、前記第１絶縁膜を熱収縮する工程と、（ｃ）前記第１絶縁膜上に第２絶縁膜を成膜することにより前記トレンチに対する第２の埋め込みを実施する工程と、を備えることを特徴とする。
【発明の効果】
【００１５】
請求項１に係る半導体装置の製造方法によれば、熱処理を行うことで第１絶縁膜を熱収縮する工程を備えているので、第１絶縁膜形成後のトレンチの幅を広げることができる。
【００１６】
そのため、第１絶縁膜上に第２絶縁膜を形成することで、第１絶縁膜形成後のトレンチを容易に埋め込むことができる。
【００１７】
その結果、トレンチのアスペクト比が大きくなった場合であっても、第１絶縁膜及び第２絶縁膜によりトレンチ内部を容易に埋め込むことができる。
【発明を実施するための最良の形態】
【００１８】
＜実施の形態１＞
＜Ａ．製造方法＞
図１から図７を参照して、本実施の形態１に係る半導体装置の製造方法について説明する。
【００１９】
図１から図７は、本実施の形態１に係る半導体装置の製造方法を示す断面図である。
【００２０】
まず、図１に示す工程では、シリコン基板等の半導体基板１（下地）上に、例えば１００ｎｍのシリコン窒化膜２を成膜する。
【００２１】
次に、図２に示す工程では、半導体基板１及びシリコン窒化膜２にトレンチ９を形成することで、トレンチ９を有する半導体基板１を形成する。
【００２２】
次に、図３に示す工程では、酸素と水分を含む雰囲気下で熱処理を行うことにより、半導体基板１を酸化してシリコン酸化膜３Ａをトレンチ９の内壁に形成する。同時に、シリコン窒化膜２を酸化することで、シリコン窒化膜２をシリコン酸化膜３Ｂへ変化させる。
【００２３】
ここでは、シリコン酸化膜３Ａの膜厚が５〜１０ｎｍ程度になるように時間を調整して、１０００℃の温度で酸化した。
【００２４】
以上の工程により、幅が約５０ｎｍ、深さが約２５０ｎｍのトレンチ１０が形成される。
【００２５】
次に、図４に示す工程では、オゾンと正珪素酸四エチルを原料とした熱ＣＶＤ法によりトレンチ１０が閉塞しない程度に第１ＵＳＧ膜４を堆積する。即ち、トレンチ１０を有する半導体基板１上に、第１絶縁膜である第１ＵＳＧ膜４を成膜することによりトレンチ１０に対する第１の埋め込みを実施する。その結果、第１ＵＳＧ膜４のトレンチ１０に対応する位置には、トレンチ１１が形成される。
【００２６】
ここで、トレンチ１０の幅が約５０ｎｍなので、トレンチ１０が閉塞しないように、第１ＵＳＧ膜４の膜厚は、トレンチ１０の幅の４５％の２３ｎｍとした。そのため、トレンチ１１の幅は、４ｎｍ程度となり、アスペクト比は相当大きくなっている。
【００２７】
次に、熱処理を行うことにより、第１ＵＳＧ膜４を熱収縮する工程を行う。
【００２８】
具体的には、１０００℃、１時間程度の非酸化性の雰囲気で熱処理を行う。このとき、第１ＵＳＧ膜４のうち、トレンチ１０の下部に堆積された第１ＵＳＧ膜４ＡＡは、熱処理により生じる圧縮応力を半導体基板１が支えることになり、あまり変化しない。
【００２９】
そして、トレンチ１０の内部に充填され、表面が露出している第１ＵＳＧ膜４ＡＢは、熱処理により図面水平方向へ収縮が起こる。
【００３０】
また、半導体基板１上の第１ＵＳＧ膜４ＡＤは、図面垂直方向への収縮が起こる。
【００３１】
さらに、トレンチ１０のコーナ部に堆積された第１ＵＳＧ膜４ＡＣは、第１ＵＳＧ膜４ＡＢの収縮に加え、第１ＵＳＧ膜４ＡＤから引っ張り応力も受ける。その結果、熱処理を行うことで図５に示すように、第１ＵＳＧ膜４は約１０％程度収縮し、トレンチ１１の幅が広がる。
【００３２】
ここで、第１ＵＳＧ膜４の膜厚２３ｎｍの１０％の２倍、即ち４．６ｎｍ以上トレンチ１１の幅が広がるため、トレンチ１１のアスペクト比は半分以下に改善される。
【００３３】
次に、図６に示す工程では、第１ＵＳＧ膜４上に第２ＵＳＧ膜５を成膜する。すなわち、第１絶縁膜である第１ＵＳＧ膜４上に、第２絶縁膜である第２ＵＳＧ膜５を成膜することにより、トレンチ１０に対する第２の埋め込みを実施する。
【００３４】
このとき、トレンチ１１のアスペクト比が改善しているため、第２ＵＳＧ膜５によりトレンチ１１内部を容易に埋め込むことができる。
【００３５】
次に、図７に示す工程では、ＣＭＰ法よって第１ＵＳＧ膜４及び第２ＵＳＧ膜５を研磨することでトレンチ分離を完成する。
【００３６】
＜Ｂ．効果＞
本実施の形態１に係る半導体装置の製造方法では、第１ＵＳＧ膜４をトレンチ１０が閉塞しないように形成した後、熱処理によって第１ＵＳＧ膜４を熱収縮させ、トレンチ１１の幅を広げている。
【００３７】
そのため、第２ＵＳＧ膜５を第１ＵＳＧ膜４上に形成することによりトレンチ１１内を容易に埋め込むことができる。
【００３８】
第１ＵＳＧ膜４のエッチングによりトレンチ１１の幅を広げる必要がないので、トレンチ１０のアスペクト比が大きくなっても、その内部を容易に埋め込むことができる。
【００３９】
本実施の形態１に係る半導体装置の製造方法では、第１ＵＳＧ膜４の材料は、オゾン及び正珪素四エチルであるので、熱処理により容易に熱収縮させることができる。
【００４０】
なお、第１ＵＳＧ膜４の材料は、酸素及び正珪素四エチルを用いてもよい。この場合であっても、熱処理により容易に熱収縮させることができる。
【００４１】
なお、本実施の形態１に係る半導体装置の製造方法では、二段階の埋め込みによりトレンチ１０の内部を埋め込みを実施したが、第３の埋め込みを追加して、さらに多段階に分割してトレンチ１０の埋め込みを実施してもよい。
【００４２】
＜実施の形態２＞
＜Ａ．製造方法＞
本実施の形態２係る半導体装置の製造方法では、第１ＵＳＧ膜４の形成により、トレンチ１０が閉塞した場合に、エッチング工程を追加することで、第２ＵＳＧ膜５の埋め込み性を向上させる。
【００４３】
以下、図８から図１０を参照して、本実施の形態２に係る半導体装置の製造方法について説明する。図８から図１０は、本実施の形態２に係る半導体装置の製造方法を示す断面図である。図８から図１０において、実施の形態１と同一の構成には同一の符号を付し、重複する説明は省略する。
【００４４】
まず、実施の形態１と同様の工程により図３に示す構造を形成する。
【００４５】
次に、図８に示すように、半導体基板１上に第１ＵＳＧ膜４を成膜する。図８では、１０ｎｍ程度第１ＵＳＧ膜４を厚く成膜したために、トレンチ１０が閉塞している。
【００４６】
次に図９に示す工程では、第１ＵＳＧ膜４をドライエッチングする。具体的には、ドライエッチングにより最大でも２０ｎｍ程度のエッチバックを行うことでトレンチ１０を開口する。その結果、第１ＵＳＧ膜４のトレンチ１０に対応する位置には、トレンチ１１が形成される。
【００４７】
ここで、図９に示すように、本実施の形態２では、ドライエッチングの効果により、第１ＵＳＧ膜４のコーナ部１２がわずかに丸くなっている。
【００４８】
続いて図１０に示す工程では、実施の形態１と同様に、１０００℃１時間の非酸化性雰囲気下で熱処理を行うことにより、第１ＵＳＧ膜４の熱収縮を行ってトレンチ１１のアスペクト比を改善する。
【００４９】
その後は、実施の形態１と同様の工程により、第１ＵＳＧ膜４上に第２ＵＳＧ膜５を成膜し、ＣＭＰ処理を行うことでトレンチ分離を完成する。
【００５０】
＜Ｂ．効果＞
本実施の形態２に係る半導体装置の製造方法は、実施の形態１に比べて、熱処理を行って第１ＵＳＧ膜４を熱収縮する前に、第１ＵＳＧ膜４をエッチングする工程をさらに備えている。
【００５１】
そのため、第１ＵＳＧ膜４の成膜によりトレンチ１０が閉塞した場合であっても、エッチングによりトレンチ１０を開口することができる。そして、第１ＵＳＧ膜４の熱収縮を行うことで、第２ＵＳＧ膜５を容易に埋め込むことができる。
【００５２】
その結果、第１ＵＳＧ膜４の成膜によりトレンチ１０が閉塞した場合であっても、トレンチ１０を容易に埋め込むことができる。
【００５３】
また、ドライエッチングにより、第１ＵＳＧ膜４のコーナ部１２が丸められるので、さらに容易に第２ＵＳＧ膜５の埋め込みを行うことができる。
【００５４】
＜実施の形態３＞
＜Ａ．製造方法＞
本実施の形態３に係る半導体装置の製造方法は、トレンチ１０の内部に後述するシーム状のボイド１３（図１１参照）が形成された場合に適用できる。この場合、希薄なフッ酸で積極的にボイド１３内部を溶解させる。すなわちウエットエッチングすることで、第１ＵＳＧ膜４の熱収縮の効果を増大させ、第２ＵＳＧ膜５の埋め込み性を向上する。
【００５５】
以下、図１１から図１３を参照して、本実施の形態３に係る半導体装置の製造方法について具体的に説明する。図１１から図１３は、本実施の形態３に係る半導体装置の製造方法を示す断面図である。
【００５６】
まず、実施の形態１と同様の工程により図３に示す構造を形成する。
【００５７】
続いて、図１１に示す工程では、半導体基板１上に第１ＵＳＧ膜４を成膜する。ここで、図１１では、トレンチ１０の内部の殆どが第１ＵＳＧ膜４により充填され、シーム状のボイド１３が形成されている。そして、ボイド１３において、第１ＵＳＧ膜４の表面同士が部分的に接合している。
【００５８】
第１ＵＳＧ膜４が部分的に接合しているので、このままでは熱処理を行っても、接合部分により第１ＵＳＧ膜４の熱収縮が阻害される。その結果、熱処理によってボイド１３の幅を広げてトレンチ１１を形成し、トレンチ１１の内部に第２ＵＳＧ膜５を埋め込むのが困難になる。
【００５９】
そこで、図１２に示す工程では、第１ＵＳＧ膜４の表層部を溶解する工程を行う。具体的には、希薄なフッ酸により第１ＵＳＧ膜４の表層部を融解する。そして、ボイド１３における、第１ＵＳＧ膜４の接合部を分離する。
【００６０】
第１ＵＳＧ膜４の融解に使用するフッ酸は、１％以下若しくは溶解量によっては０．１％以下の低濃度のものが適している。第１ＵＳＧ膜４の表層部は、第１ＵＳＧ膜４の内部に比べて緻密でない膜なので、フッ酸が表面から染み込んで相対的に早く溶解する。
【００６１】
次に図１３に示す工程では、実施の形態１と同様に、１０００℃１時間の非酸化性雰囲気下で熱処理を行うことにより、第１ＵＳＧ膜４を熱収縮させてトレンチ１１のアスペクト比を改善する。
【００６２】
その後、実施の形態１と同様の工程によりトレンチ分離を完成する。
【００６３】
＜Ｂ．効果＞
本実施の形態３に係る半導体装置の製造方法では、熱処理を行うことにより、第１ＵＳＧ膜４を熱収縮する前に、第１ＵＳＧ膜４の表層部をウエットエッチングする工程をさらに備えている。
【００６４】
そのため、トレンチ１０にシーム状のボイド１３が残った場合であっても、第１ＵＳＧ膜４を熱収縮させて第２ＵＳＧ膜５を容易に埋め込むことができる。
【００６５】
なお、実施の形態１から３では、トレンチ分離の形成方法について説明したが、配線間の埋め込み等の他の工程にも適用することができる。
【００６６】
また、２回のＵＳＧ膜の成膜工程により、トレンチの充填を行っているが、３回以上に分けて行ってもよい。
【００６７】
さらに、実施の形態１から３において、下部構造の対酸化性を向上することで、第１ＵＳＧ膜４を非酸化性雰囲気下で熱処理を行った後に、酸化性の雰囲気下で熱処理する工程を追加することもできる。
【００６８】
第１ＵＳＧ膜４は、内部に炭素を含んでいる。酸化性雰囲気下で熱処理を行うことで、炭素が酸素と結合して外部に排出されるため、第１ＵＳＧ膜４をさらに収縮させることが可能になる。
【図面の簡単な説明】
【００６９】
【図１】実施の形態１に係る半導体装置の製造工程を示す断面図である。
【図２】実施の形態１に係る半導体装置の製造工程を示す断面図である。
【図３】実施の形態１に係る半導体装置の製造工程を示す断面図である。
【図４】実施の形態１に係る半導体装置の製造工程を示す断面図である。
【図５】実施の形態１に係る半導体装置の製造工程を示す断面図である。
【図６】実施の形態１に係る半導体装置の製造工程を示す断面図である。
【図７】実施の形態１に係る半導体装置の製造工程を示す断面図である。
【図８】実施の形態２に係る半導体装置の製造工程を示す断面図である。
【図９】実施の形態２に係る半導体装置の製造工程を示す断面図である。
【図１０】実施の形態２に係る半導体装置の製造工程を示す断面図である。
【図１１】実施の形態３に係る半導体装置の製造工程を示す断面図である。
【図１２】実施の形態３に係る半導体装置の製造工程を示す断面図である。
【図１３】実施の形態３に係る半導体装置の製造工程を示す断面図である。
【符号の説明】
【００７０】
１  半導体基板、２  シリコン窒化膜、３Ａ，３Ｂ  シリコン酸化膜、４，４ＡＡ，４ＡＢ，４ＡＣ，４ＡＤ  第１ＵＳＧ膜、５  第２ＵＳＧ膜、９，１０，１１  トレンチ、１２  コーナ部、１３  ボイド。
【図１】
2007165422.tif 000003
【図２】
2007165422.tif 000004
【図３】
2007165422.tif 000005
【図４】
2007165422.tif 000006
【図５】
2007165422.tif 000007
【図６】
2007165422.tif 000008
【図７】
2007165422.tif 000009
【図８】
2007165422.tif 000010
【図９】
2007165422.tif 000011
【図１０】
2007165422.tif 000012
【図１１】
2007165422.tif 000013
【図１２】
2007165422.tif 000014
【図１３】
2007165422.tif 000015