【事件の表示】
　平成　６年特許願第２０５２２７号「ＶＰシェーパー」拒絶査定に対する審判事件［平成　８年　３月１２日出願公開、特開平　８−　７０３０３］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
　本願は、平成６年８月３０日の出願であって、その請求項１に係る発明（以下、「本願発明」という。）は、平成１２年４月２８日付け手続補正によって補正された明細書および図面の記載からみて、その特許請求の範囲の請求項１に記載された次のとおりのものと認められる。
「【請求項１】　複数のバーチャルチャネル又はバーチャルパスを多重化してあらかじめ決められたセル間隔で伝送路に送出するＶＰシェーパーにおいて、
　到着するセルを記憶し、読み出したセルを上記伝送路に供給するセル記憶部と、
　上記記憶部への書き込み／読み出しを制御し、多重化前の上記バーチャルチャネル又はバーチャルパスごとにそのセルをチェーニングして上記記憶部に書き込み、上記バーチャルチャネル又はバーチャルパスごとに、上記記憶部から、該当バーチャルチャネル又はバーチャルパスのセルが読み出されてからの経過時間を計数し、その計数した経過時間が、そのバーチャルチャネル又はバーチャルパスに決められた時間を越えると、そのバーチャルチャネル又はバーチャルパスのセルの読み出しを可能とし、上記記憶部から読み出し可能とされたバーチャルチャネル又はバーチャルパスのセルをほぼ上記セル間隔で読み出すバッファ制御手段と、
　を具備することを特徴とするＶＰシェーパー。」
　
　なお、平成１２年７月３１日付け手続補正は、補正後における特許請求の範囲の請求項１に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができないという理由により、決定をもって却下した。
　
２．引用例
（１）これに対して、原審拒絶の理由で引用された特開平４−１３２４３４号公報（以下、「引用例１」という。）には、下記（ア）、（イ）の記載がなされている。
（ア）「出力インタフェースの構成としては、ＡＴＭスイッチ部３７−２から受信した複数のＶＣのセル流をひとつのＶＰに多重化するための機構、および複数のＶＰのセル流を局内伝送路へ多重化するための機構が縦続して存在する場合（第４図に示す）と、ＡＴＭスイッチ部３７−２から受信した複数のＶＣのセル流を直接（ＶＰをという単位を意識せずに）局内伝送路へ多重化するための機構のみが存在する場合とが考えられる。」（第６頁左上欄第１８行〜同頁右上欄第６行）、
（イ）「出力インタフェース機能４２では、まずＡＴＭスイッチ部３７−２から受け取ったセルのＶＰＩ値、ＶＣＩ値（厳密にはＶＣＩ値にインプリシットにマッピングされたセル転送品質クラス情報）をもとにＶＰ分離機能４４およびクラス分離機能４５により、ＶＰ毎、クラス毎に少なくとも論理的に分割してバッファに蓄積する。次に、論理的にＶＰ単位に分割されたセル流は、対応した優先制御機能付きＶＰシェイピング機能４６に入力される。ここでは、局内伝送路３４−１上に多重化される個々のＶＰが各々あらかじめ規定されたトラヒック特性に違反しないように、セルのクラス別バッファからのセルの引き抜き速度を制御する機能（ＶＰシェイピング機能）と各ＶＰ用のクラス別バッファからのセルの引き抜きを上位クラスを優先的に行う機能（優先制御機能）をあわせもっている。各ＶＰに対応した優先制御機能付きＶＰシェイピング機能４６がバッファから抜き出したセルは、ＶＰ多重化機能４７により局内伝送路３４−１へ送信される。」（第６頁左下欄第４行〜同頁右下欄第３行）。
これらの記載並びに当該技術分野の技術常識を勘案すると、
引用例１には、
「複数のバーチャルパスを多重化して伝送路に送出する出力インターフェース機能において、
　受け取ったセルを蓄積し、抜き出したセルを伝送路に接続されたＶＰ多重化機能に送出するバッファと、
　受け取ったセルをＶＰＩ値をもとにＶＰ分離機能によりＶＰ毎に少なくとも論理的に分割してバッファに蓄積し、
　多重化される個々のＶＰが各々にあらかじめ規定されたトラヒック特性に違反しないように、バッファからのセルの引き抜き速度を制御するＶＰシェイピング機能を有する出力インターフェース機能」、
を構成とする発明（以下、「引用例１に記載された発明」という。）
が記載されている。
（２）さらに、原審拒絶の理由で引用された特開平４−９８９３８号公報（以下、「引用例２」という。）には、下記（ウ）、（エ）の記載がなされている。
（ウ）「バッファ内に出線毎にチェインを用いたリスト構造を作成する。セルが入力されたならば、まず、バッファメモリにセルを格納する。それと同時に、そのセルの出線を判断して、対応する出線のリスト構造の末尾にセルが格納されたバッファのアドレスのチェインを接続する。また、セルを出力する際は、出力する出線に従ったリスト構造を選択し、そのリスト構造の先頭より出力すべきセルが格納されているバッファのアドレスを取り出して、そのアドレスよりセルの出力を行う。」（第３頁右下欄第８行〜第１８行）、
（エ）「セルを出線毎にリスト構造に加えるのみでなく、出線毎に更にバーチャルパスもしくはバーチャルチャンネルに分類して、それぞれのバーチャルパスもしくはバーチャルチャンネルに対応したリスト構造に接続する。また、セルを読み出す際に、それぞれの出線に対して出力すべきバーチャルパスもしくはバーチャルチャンネルを時間的に指定して、対応したリスト構造の先頭からセルを読み出す。」（第４頁左上欄第６行〜１４行）。
これらの記載並びに当該技術分野の技術常識を勘案すると、
引用例２には、
「バーチャルパスごとにセルをチェーニングすること」が記載されているものと認められる。
３．対比・判断
　本願発明と引用例１に記載された発明を対比すると、
（ａ）引用例１に記載された発明の「バーチャルパス」は、本願発明の「バーチャルチャネル又はバーチャルパス」に包含されるものである。
（ｂ）引用例１に記載された発明の「出力インターフェース」は、ＶＰシェイピング機能を有するものであるから、本願発明の「ＶＰシェーパー」に相当する。
（ｃ）本願発明の「到着するセルを記憶し、読み出したセルを上記伝送路に供給するセル記憶部」と、引用例１に記載された発明の「受け取ったセルを蓄積し、抜き出したセルを伝送路に接続されたＶＰ多重化機能に送出するバッファ」とは、「到着するセルを記憶し、読み出したセルを供給するセル記憶部」に一致する。
（ｄ）引用例１に記載された発明は、バッファへのセルの蓄積、抜き出しを行っているから、それらを制御する手段を有していることは明らかであり、その手段はバッファを制御する手段であるから、引用例１に記載された発明は、バッファ制御手段を有しているものと解される。
（ｅ）引用例１に記載された発明の「ＶＰＩ値をもとにＶＰ分離機能によりＶＰ毎に少なくとも論理的に分割してバッファに蓄積」することは、引用例１に記載された発明においては、分離機能により分割されたＶＰは、後に多重化されるものであり、すなわち、多重化前のものということができるから、本願発明の「多重化前のバーチャルチャネル又はバーチャルパスごとにそのセルを記憶部に書き込」むことに相当する。
（ｆ）本願発明の「上記バーチャルチャネル又はバーチャルパスごとに、上記記憶部から、該当バーチャルチャネル又はバーチャルパスのセルが伝送路に読み出されてからの経過時間を計数し、その計数した経過時間が、そのバーチャルチャネル又はバーチャルパス毎に決められた時間を越えると、そのバーチャルパス又はバーチャルチャネルのセルの読み出しを可能とし、上記記憶部に読み出し可能とされたバーチャルチャネル又はバーチャルパスのセルがあればこれを読み出し、前記伝送路に読み出した時刻から再び前記経過時間を計数する」ことと、引用例１に記載された発明の「多重化される個々のＶＰが各々にあらかじめ規定されたトラヒック特性に違反しないように、バッファからのセルの引き抜き速度を制御する」こととは、「多重化前の個々の単位毎に規定されたトラヒック特性に違反しないようにセル記憶部からのセルの読み出しを制御する」ことで一致する。
　したがって、両者は、
「複数のバーチャルチャネル又はバーチャルパスを多重化して伝送路に送出するＶＰシェーパーにおいて、
　到着するセルを記憶し、読み出したセルを供給するセル記憶部と、
　上記記憶部への書き込み／読み出しを制御し、多重化前の上記バーチャルチャネル又はバーチャルパスごとにそのセルを上記記憶部に書き込み、多重化前の個々の単位毎に規定されたトラヒック特性に違反しないようにセル記憶部からのセルの読み出しを制御するバッファ制御手段と、
　を具備することを特徴とするＶＰシェーパー。」、
である点で一致し、
　（１）バッファ制御手段の「多重化前の上記バーチャルチャネル又はバーチャルパスごとにそのセルを上記記憶部に書き込み」の制御について、本願発明は、「チェーニング」により行うのに対し、引用例１に記載された発明は、チェーニングについて記載がない点、
　
　（２）バッファ制御手段の「多重化前の個々の単位毎に規定されたトラヒック特性に違反しないようにセル記憶部からセルを読み出し」の制御について、本願発明は、「上記バーチャルチャネル又はバーチャルパスごとに、上記記憶部から、該当バーチャルチャネル又はバーチャルパスのセルが読み出されてからの経過時間を計数し、その計数した経過時間が、そのバーチャルチャネル又はバーチャルパス毎に決められた時間を越えると、そのバーチャルパス又はバーチャルチャネルのセルの読み出しを可能とし、上記記憶部に読み出し可能とされたバーチャルチャネル又はバーチャルパスのセルをほぼ上記セル間隔で読み出す」ことにより行うのに対し、引用例１には、具体的な構成について記載がない点、
　
　（３）「伝送路に送出する」際に、本願発明のＶＰシェーパーは、あらかじめ決められたセル間隔で伝送路に送出するのに対し、引用例１に記載された発明は、その点について記載がない点、
　
　（４）セル記憶部の、読み出したセルを供給する対象が、本願発明は、「伝送路」であるのに対し、引用例１に記載された発明は、「伝送路に接続されたＶＰ多重化機能」である点、
で相違する。
　次に、相違点について検討する。
　相違点（１）について、
　バーチャルパスごとにセルをチェーニングすることは、引用例２に記載されている。
　引用例１に記載された発明及び引用例２に記載された技術的事項は、それぞれ、ＡＴＭの帯域制御という共通の技術分野に属するから、引用例１に記載された発明に、引用例２に記載された技術的事項を適用し、引用例１に記載された発明において、バッファ制御手段の「多重化前の上記バーチャルチャネル又はバーチャルパスごとにそのセルを上記記憶部に書き込み」の制御について、セルをチェーニングして書き込むことは、当業者が容易になし得たことである。
　相違点（２）、（３）について、
　多重化される信号をシェーピング及び多重化して伝送路に送出する際に、あらかじめ決められたセル間隔で伝送路に送出すること、および、ＡＴＭ等のパケット交換においてシェーピングを行うに際し、セル（パケット）の引き抜き速度の制御として、多重化前の各セル流における最小セル間隔を伝送路において保証するために、多重化前の各セル流が読み出されてからの時間を計数し、その計数した経過時間が、多重化前の各セル流毎に決められた時間を超えると、その多重化前のセル流のセルの読み出しを可能とし、読み出し可能とされた多重化前のセル流のセルをほぼ上記セル間隔で読み出すことは当該技術分野において周知技術（必要あれば、例えば、
（ａ）「１９９４年電子情報通信学会春季大会Ｂ−５２２　ＶＰシェーパにおけるＶＣセルスペーシングコントロールとＱｏＳへのインパクト」（平成６年３月１０日発行）の、特に、概ね「基本的に、それぞれのＶＣに対して、調停機構は、ＶＣ毎の最小セル送信間隔を保証する。このために、先行セルがＶＣから送出された後に最小セル送信間隔を経たとき、そのＶＣに読み出し要求フラグが立てられる。調停機構は、フラグが立ったときにのみＶＣからセルを読み出すことができ、ＶＰに送出することができる。」（左欄第２６行〜第３１行）なる記載、および、図３の、Arbitration Mechanism から出力される出力の間隔がT0VPである旨の記載、
（ｂ）特開平４−１５７９４６号公報（平成４年５月２９日公開）の、特に、「ＲＥＱから出力される出力要求信号と、タイマ２０−１の前回のパケット出力時のＯＣＳＳによる起動からの経過時間が、所定値に達しているときにだけ、ＦＩＦＯ１からの多重化回路５ａによるパケット伝送が行われる。このとき、多重化回路５ａでは、ＡＮＤ回路３０−１〜３０−ｎからの出力信号の出ているＦＩＦＯ１〜ｎの中から、予め外部の装置により行われる優先順位の設定に従って１つのＦＩＦＯを選択し、データバスを介して、このＦＩＦＯにパケット取り出し信号を返し、これを契機として、当該ＦＩＦＯからのパケットの送り出しが行われる。上記実施例によれば、アンド回路とタイマによって、前回のパケット送出と今回のパケット送出との間隔を、外部から設定された値以上に空けてパケットの送出が行われ、多重化回路５ａによって多重化されることになる。また、このとき、同時に、該当するタイマは再起動される。これにより、同一種別のパケットが集中的に回線に送出されるという現象を防止し、ある一定以上の間隔をおいてパケットが伝送路に出力されるようになる」（第３頁右下欄第１９行〜第４頁左上欄第１９行）なる記載、参照）であるから、
　
　引用例１に記載された発明に、前記周知技術を適用し、引用例１に記載された発明において、セルを「伝送路に送出する」際に、「あらかじめ決められたセル間隔で伝送路に送出」し（相違点（３））、バッファ制御手段の「多重化前の個々の単位毎に規定されたトラヒック特性に違反しないようにセル記憶部からセルを読み出し」の制御について、多重化前の各セル流であるバーチャルパス毎に、上記記憶部から、該当バーチャルパスのセルが伝送路に読み出されてからの経過時間を計数し、その計数した経過時間が、そのバーチャルパス毎に決められた時間を越えると、そのバーチャルパスのセルの読み出しを可能とし、上記記憶部に読み出し可能とされたバーチャルパスのセルをほぼ上記セル間隔で読み出すこと（相違点（２））は、当業者が容易になし得たことである。
　相違点（４）について、
　バッファ制御部により、セル記憶部からの読み出しを制御することで多重化して、セルを伝送路に供給することは、当該技術分野において、周知技術（必要あれば、例えば、
（ｃ）「１９９４年電子情報通信学会春季大会Ｂ−５２２　ＶＰシェーパにおけるＶＣセルスペーシングコントロールとＱｏＳへのインパクト」（平成６年３月１０日発行）の特に、概ね「調停機構は、フラグが立ったときにのみＶＣからセルを読み出すことができ、ＶＰに送出することができる。」（左欄３０行〜第３１行）なる記載（すなわち、調停機構は、ＶＣからの読み出しを制御することで多重化してＶＰに供給していると認められる。）、
（ｄ）特開平４−１５７９４６号公報（平成４年５月２９日公開）の、特に、「多重化回路５ａでは、ＡＮＤ回路３０−１〜３０−ｎからの出力信号の出ているＦＩＦＯ１〜ｎの中から、予め外部の装置により行われる優先順位の設定に従って１つのＦＩＦＯを選択し、データバスを介して、このＦＩＦＯにパケット取り出し信号を返し、これを契機として、当該ＦＩＦＯからのパケットの送り出しが行われる。上記実施例によれば、アンド回路とタイマによって、前回のパケット送出と今回のパケット送出との間隔を、外部から設定された値以上に空けてパケットの送出が行われ、多重化回路５ａによって多重化されることになる。」（第４頁左上欄第４行〜第１５行）なる記載（多重化回路５ａの制御によりＦＩＦＯから伝送路への出力が制御され、それにより多重化して伝送路に供給していると認められる。）、参照、）、であるから、
　
　引用例１に記載された発明に前記周知技術を適用し、引用例１に記載された発明において、セル記憶部の、読み出したセルを供給する対象を、「伝送路」とすることは、当業者が容易になし得たことである。
　
４．むすび
　したがって、本願発明は、引用例１及び引用例２に記載された発明、並びに周知技術に基づいて当業者が容易に発明をすることができたものであり、特許法第２９条第２項の規定により、特許を受けることができない。
　よって、結論のとおり審決する。